Fitter report for LimeSDR-Mini_lms7_trx
Fri Jan 18 15:34:56 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Jan 18 15:34:56 2019       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; LimeSDR-Mini_lms7_trx                       ;
; Top-level Entity Name              ; lms7_trx_top                                ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M16SAU169C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 8,492 / 15,840 ( 54 % )                     ;
;     Total combinational functions  ; 7,814 / 15,840 ( 49 % )                     ;
;     Dedicated logic registers      ; 4,440 / 15,840 ( 28 % )                     ;
; Total registers                    ; 4508                                        ;
; Total pins                         ; 113 / 130 ( 87 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 199,936 / 562,176 ( 36 % )                  ;
; Embedded Multiplier 9-bit elements ; 72 / 90 ( 80 % )                            ;
; Total PLLs                         ; 1 / 1 ( 100 % )                             ;
; UFM blocks                         ; 1 / 1 ( 100 % )                             ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 10M16SAU169C8G      ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                 ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Auto Merge PLLs                                                    ; Off                 ; On                                    ;
; Router Timing Optimization Level                                   ; MAXIMUM             ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; On                  ; Off                                   ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                ; 2.5 V               ;                                       ;
; Power Optimization During Fitting                                  ; Extra effort        ; Normal compilation                    ;
; Auto Packed Registers                                              ; Normal              ; Auto                                  ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                  ; Off                                   ;
; Perform Register Duplication for Performance                       ; On                  ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                  ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; On                  ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit        ; Auto Fit                              ;
; Logic Cell Insertion - Logic Duplication                           ; On                  ; Auto                                  ;
; Auto Global Register Control Signals                               ; Off                 ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.33        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.5%      ;
;     Processor 3            ;  10.3%      ;
;     Processor 4            ;  10.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                         ; Action          ; Operation        ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                                                               ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------+------------------+-----------------------+
; FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|altsyncram_8661:fifo_ram|ram_block5a10~RAM_ENABLE_AND                                                        ; Created         ; Placement        ; Power reduction                 ; COMBOUT   ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|altsyncram_vu31:fifo_ram|ram_block5a31~RAM_ENABLE_AND                                                        ; Created         ; Placement        ; Power reduction                 ; COMBOUT   ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|altsyncram_h141:fifo_ram|altsyncram:ram_block5a0|altsyncram_3bi3:auto_generated|ram_block1a31~RAM_ENABLE_AND ; Created         ; Placement        ; Power reduction                 ; COMBOUT   ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|altsyncram_h141:fifo_ram|altsyncram:ram_block5a0|altsyncram_3bi3:auto_generated|ram_block1a63~RAM_ENABLE_AND ; Created         ; Placement        ; Power reduction                 ; COMBOUT   ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|be[0]~en                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_BE[0]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|be[0]~en                                                                                                                                                                                         ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|be[1]~en                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_BE[1]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|be[1]~en                                                                                                                                                                                         ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|be[2]~en                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_BE[2]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|be[2]~en                                                                                                                                                                                         ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|be[3]~en                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_BE[3]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|be[3]~en                                                                                                                                                                                         ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[0]~en                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[0]~output                                                                                 ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[0]~en                                                                                                                                                                                       ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[0]~reg0                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[0]~output                                                                                 ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[1]~en                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[1]~output                                                                                 ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[1]~en                                                                                                                                                                                       ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[1]~reg0                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[1]~output                                                                                 ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[2]~en                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[2]~output                                                                                 ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[2]~en                                                                                                                                                                                       ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[2]~reg0                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[2]~output                                                                                 ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[3]~en                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[3]~output                                                                                 ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[3]~en                                                                                                                                                                                       ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[3]~reg0                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[3]~output                                                                                 ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[4]~en                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[4]~output                                                                                 ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[4]~en                                                                                                                                                                                       ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[4]~reg0                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[4]~output                                                                                 ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[5]~en                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[5]~output                                                                                 ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[5]~en                                                                                                                                                                                       ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[5]~reg0                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[5]~output                                                                                 ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[6]~en                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[6]~output                                                                                 ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[6]~en                                                                                                                                                                                       ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[6]~reg0                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[6]~output                                                                                 ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[7]~en                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[7]~output                                                                                 ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[7]~en                                                                                                                                                                                       ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[7]~reg0                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[7]~output                                                                                 ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[8]~en                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[8]~output                                                                                 ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[8]~en                                                                                                                                                                                       ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[8]~reg0                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[8]~output                                                                                 ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[9]~en                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[9]~output                                                                                 ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[9]~en                                                                                                                                                                                       ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[9]~reg0                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[9]~output                                                                                 ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[10]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[10]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[10]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[10]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[10]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[11]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[11]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[11]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[11]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[11]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[12]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[12]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[12]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[12]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[12]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[13]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[13]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[13]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[13]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[13]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[14]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[14]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[14]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[14]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[14]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[15]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[15]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[15]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[15]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[15]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[16]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[16]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[16]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[16]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[16]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[17]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[17]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[17]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[17]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[17]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[18]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[18]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[18]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[18]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[18]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[19]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[19]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[19]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[19]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[19]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[20]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[20]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[20]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[20]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[20]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[21]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[21]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[21]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[21]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[21]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[22]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[22]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[22]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[22]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[22]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[23]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[23]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[23]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[23]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[23]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[24]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[24]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[24]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[24]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[24]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[25]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[25]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[25]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[25]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[25]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[26]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[26]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[26]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[26]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[26]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[27]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[27]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[27]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[27]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[27]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[28]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[28]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[28]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[28]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[28]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[29]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[29]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[29]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[29]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[29]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[30]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[30]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[30]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[30]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[30]~output                                                                                ; I                ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[31]~en                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT_D[31]~output                                                                                ; OE               ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[31]~en                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization             ; Q         ;                ;                                                                                                ;                  ;                       ;
; FT601_top:inst|FT601:ft_fsm|data[31]~reg0                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; FT_D[31]~output                                                                                ; I                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3696                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3696                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3696~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3696~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3698                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3698                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3698~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3698~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3700                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3700                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3700~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3700~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3702                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3702                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3702~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3702~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3704                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3704                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3704~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3704~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3706                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3706                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3706~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3706~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3708                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3708                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3708~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3708~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3710                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3710                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3710~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3710~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3712                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3712                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3712~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3712~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3714                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3714                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3714~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3714~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3716                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3716                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3716~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3716~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3718                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3720                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3722                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3724                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3726                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3728                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3730                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3732                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3734                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3736                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3738                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3740                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3742                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3744                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3746                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3748                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3750                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2_OTERM3752                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3754                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3756                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3758                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3760                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3762                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3764                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3766                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3768                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3770                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3772                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3774                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3776                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3778                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3780                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3782                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3784                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3786                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2_OTERM3788                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3790                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3790                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3790~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3790~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3792                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3792                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3792~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3792~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3794                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3794                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3794~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3794~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3796                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3796                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3796~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3796~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3798                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3798                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3798~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3798~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3800                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3800                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3800~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3800~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3802                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3802                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3802~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3802~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3804                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3804                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3804~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3804~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3806                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3806                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3806~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3806~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3808                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3808                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3808~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3808~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3810                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3810                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3810~_Duplicate_1  ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3810~_Duplicate_1                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3812                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3814                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3816                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3818                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3820                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3822                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3824                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3826                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3828                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3830                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3832                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3834                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3836                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3838                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3840                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3842                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3844                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2_OTERM3846                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3964                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3966                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3968                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3970                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3972                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3974                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3976                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3978                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3980                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3982                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3984                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3986                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3988                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3990                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3992                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3994                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3996                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2_OTERM3998                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3848                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3848                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3848~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3848~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3850                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3850                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3850~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3850~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3852                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3852                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3852~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3852~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3854                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3854                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3854~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3854~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3856                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3856                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3856~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3856~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3858                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3858                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3858~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3858~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3860                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3860                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3860~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3860~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3862                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3862                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3862~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3862~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3864                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3864                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3864~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3864~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3866                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3866                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3866~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3866~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3868                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3868                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3868~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3868~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3870                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3872                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3874                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3876                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3878                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3880                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3882                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3884                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3886                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3888                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3890                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3892                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3894                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3896                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3898                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3900                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3902                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2_OTERM3904                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4000                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4002                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4004                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4006                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4008                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4010                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4012                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4014                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4016                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4018                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4020                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4022                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4024                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4026                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4028                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4030                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4032                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2_OTERM4034                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3906                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3906                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3906~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3906~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3908                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3908                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3908~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3908~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3910                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3910                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3910~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3910~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3912                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3912                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3912~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3912~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3914                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3914                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3914~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3914~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3916                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3916                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3916~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3916~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3918                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3918                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3918~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3918~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3920                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3920                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3920~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3920~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3922                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3922                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3922~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3922~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3924                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3924                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3924~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3924~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3926                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3926                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3926~_Duplicate_1 ; Q                ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3926~_Duplicate_1                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3928                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3930                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3932                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3934                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3936                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3938                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3940                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3942                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3944                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3946                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3948                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3950                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3952                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3954                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3956                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3958                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3960                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2_OTERM3962                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4036                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4038                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4040                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4042                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4044                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4046                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4048                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4050                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4052                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4054                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4056                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4058                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4060                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4062                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4064                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4066                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4068                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2_OTERM4070                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-1]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-2]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-3]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-4]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-5]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-6]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-7]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-8]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-9]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-10]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-11]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-12]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-13]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-14]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-15]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-16]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-17]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-18]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-19]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-20]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-21]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-22]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-23]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-24]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-25]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-26]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-27]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-28]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-29]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-30]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-31]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-32]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-33]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[-34]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[0]                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.dc_removal.output.data[1]                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-1]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-1]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-1]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-2]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-2]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-2]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-3]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-3]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-3]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-4]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-4]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-4]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-5]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-5]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-5]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-6]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-6]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-6]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-7]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-7]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-7]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-8]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-8]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-8]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-9]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-9]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-9]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-10]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-10]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-10]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-11]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-11]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-11]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-12]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-12]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-12]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-13]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-13]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-13]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-14]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-14]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-14]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-15]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-15]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-15]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-16]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-16]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-16]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-17]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-17]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-17]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-18]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-18]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-18]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-19]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-19]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-19]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-20]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-20]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-20]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-21]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-21]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-21]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-22]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-22]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-22]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-23]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-23]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-23]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-24]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-24]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-24]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-25]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-25]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-25]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-26]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-26]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-26]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-27]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-27]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-27]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-28]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-28]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-28]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-29]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-29]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-29]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-30]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-30]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-30]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-31]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-31]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-31]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-32]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-32]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-32]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-33]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-33]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-33]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-34]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-34]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[-34]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[0]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[0]                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[0]~_Duplicate_1                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[1]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[1]                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_0.stage1_out[1]~_Duplicate_1                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-1]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-1]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-1]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-2]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-2]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-2]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-3]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-3]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-3]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-4]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-4]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-4]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-5]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-5]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-5]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-6]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-6]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-6]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-7]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-7]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-7]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-8]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-8]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-8]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-9]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-9]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-9]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-10]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-10]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-10]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-11]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-11]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-11]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-12]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-12]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-12]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-13]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-13]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-13]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-14]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-14]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-14]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-15]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-15]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-15]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-16]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-16]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-16]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-17]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-17]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-17]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-18]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-18]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-18]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-19]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-19]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-19]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-20]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-20]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-20]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-21]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-21]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-21]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-22]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-22]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-22]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-23]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-23]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-23]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-24]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-24]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-24]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-25]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-25]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-25]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-26]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-26]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-26]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-27]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-27]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-27]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-28]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-28]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-28]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-29]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-29]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-29]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-30]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-30]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-30]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-31]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-31]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-31]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-32]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-32]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-32]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-33]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-33]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-33]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-34]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-34]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[-34]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[0]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[0]                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[0]~_Duplicate_1                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[1]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1                        ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[1]                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_1.stage1_out[1]~_Duplicate_1                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-1]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-1]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-1]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-2]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-2]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-2]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-3]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-3]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-3]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-4]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-4]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-4]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-5]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-5]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-5]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-6]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-6]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-6]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-7]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-7]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-7]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-8]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-8]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-8]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-9]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-9]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-9]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-10]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-10]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-10]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-11]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-11]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-11]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-12]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-12]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-12]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-13]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-13]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-13]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-14]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-14]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-14]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-15]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-15]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-15]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-16]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-16]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-16]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-17]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-17]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-17]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-18]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-18]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-18]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-19]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-19]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-19]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-20]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-20]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-20]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-21]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-21]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-21]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-22]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-22]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-22]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-23]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-23]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-23]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-24]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-24]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-24]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-25]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-25]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-25]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-26]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-26]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-26]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-27]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-27]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-27]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-28]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-28]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-28]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-29]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-29]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-29]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-30]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-30]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-30]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-31]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-31]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-31]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-32]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-32]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-32]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-33]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-33]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-33]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-34]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-34]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[-34]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[0]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[0]                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[0]~_Duplicate_1                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[1]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[1]                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_2.stage1_out[1]~_Duplicate_1                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-1]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-1]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-1]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-2]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-2]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-2]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-3]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-3]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-3]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-4]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-4]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-4]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-5]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-5]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-5]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-6]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-6]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-6]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-7]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-7]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-7]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-8]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-8]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-8]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-9]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-9]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-9]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-10]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-10]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-10]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-11]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-11]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-11]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-12]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-12]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-12]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-13]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-13]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-13]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-14]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-14]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-14]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-15]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-15]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-15]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-16]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-16]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-16]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-17]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-17]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-17]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-18]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-18]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-18]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-19]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-19]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-19]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-20]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-20]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-20]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-21]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-21]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-21]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-22]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-22]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-22]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-23]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-23]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-23]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-24]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-24]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-24]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-25]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-25]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-25]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-26]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-26]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-26]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-27]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-27]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-27]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-28]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-28]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-28]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-29]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-29]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-29]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-30]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-30]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-30]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-31]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-31]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-31]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-32]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-32]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-32]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-33]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-33]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-33]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-34]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-34]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[-34]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[0]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[0]                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[0]~_Duplicate_1                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[1]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[1]                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_3.stage1_out[1]~_Duplicate_1                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-1]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-1]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-1]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-1]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-1]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-1]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-2]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-2]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-2]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-2]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-2]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-2]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-3]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-3]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-3]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-3]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-3]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-3]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-4]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-4]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-4]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-4]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-4]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-4]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-5]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-5]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-5]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-5]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-5]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-5]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-6]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-6]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-6]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-6]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-6]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-6]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-7]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-7]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-7]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-7]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-7]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-7]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-8]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-8]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-8]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-8]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-8]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-8]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-9]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-9]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-9]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-9]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-9]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-9]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-10]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-10]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-10]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-10]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-10]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-10]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-11]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-11]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-11]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-11]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-11]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-11]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-12]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-12]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-12]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-12]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-12]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-12]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-13]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-13]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-13]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-13]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-13]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-13]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-14]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-14]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-14]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-14]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-14]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-14]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-15]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-15]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-15]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-15]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-15]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-15]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-16]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-16]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-16]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-16]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-16]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-16]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-17]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-17]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-17]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-17]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-17]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-17]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-18]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-18]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-18]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-18]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-18]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-18]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-19]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-19]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-19]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-19]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-19]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-19]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-20]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-20]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-20]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-20]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-20]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-20]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-21]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-21]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-21]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-21]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-21]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-21]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-22]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-22]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-22]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-22]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-22]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-22]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-23]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-23]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-23]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-23]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-23]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-23]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-24]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-24]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-24]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-24]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-24]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-24]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-25]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-25]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-25]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-25]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-25]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-25]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-26]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-26]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-26]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-26]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-26]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-26]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-27]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-27]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-27]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-27]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-27]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-27]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-28]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-28]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-28]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-28]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-28]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-28]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-29]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-29]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-29]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-29]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-29]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-29]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-30]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-30]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-30]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-30]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-30]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-30]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-31]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-31]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-31]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-31]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-31]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-31]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-32]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-32]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-32]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-32]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-32]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-32]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-33]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-33]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-33]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-33]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-33]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-33]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-34]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-34]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-34]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-34]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-34]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[-34]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[0]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[0]                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[0]~_Duplicate_1                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[0]~_Duplicate_1                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[0]~_Duplicate_1                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[0]~_Duplicate_2                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[1]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[1]                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[1]~_Duplicate_1                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[1]~_Duplicate_1                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[1]~_Duplicate_1                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_4.stage1_out[1]~_Duplicate_2                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-1]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-1]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-1]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-1]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-1]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-1]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-2]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-2]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-2]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-2]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-2]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-2]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-3]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-3]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-3]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-3]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-3]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-3]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-4]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-4]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-4]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-4]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-4]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-4]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-5]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-5]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-5]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-5]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-5]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-5]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-6]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-6]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-6]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-6]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-6]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-6]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-7]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-7]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-7]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-7]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-7]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-7]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-8]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-8]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-8]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-8]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-8]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-8]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-9]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-9]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-9]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-9]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-9]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-9]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-10]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-10]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-10]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-10]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-10]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-10]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-11]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-11]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-11]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-11]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-11]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-11]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-12]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-12]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-12]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-12]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-12]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-12]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-13]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-13]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-13]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-13]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-13]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-13]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-14]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-14]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-14]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-14]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-14]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-14]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-15]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-15]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-15]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-15]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-15]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-15]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-16]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-16]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-16]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-16]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-16]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-16]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-17]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-17]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-17]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-17]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-17]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-17]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-18]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-18]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-18]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-18]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-18]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-18]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-19]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-19]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-19]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-19]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-19]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-19]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-20]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-20]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-20]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-20]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-20]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-20]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-21]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-21]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-21]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-21]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-21]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-21]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-22]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-22]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-22]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-22]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-22]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-22]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-23]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-23]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-23]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-23]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-23]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-23]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-24]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-24]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-24]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-24]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-24]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-24]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-25]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-25]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-25]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-25]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-25]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-25]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-26]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-26]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-26]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-26]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-26]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-26]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-27]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-27]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-27]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-27]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-27]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-27]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-28]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-28]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-28]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-28]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-28]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-28]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-29]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-29]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-29]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-29]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-29]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-29]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-30]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-30]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-30]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-30]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-30]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-30]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-31]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-31]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-31]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-31]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-31]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-31]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-32]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-32]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-32]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-32]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-32]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-32]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-33]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-33]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-33]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-33]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-33]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-33]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-34]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-34]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-34]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-34]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-34]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[-34]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[0]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[0]                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[0]~_Duplicate_1                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[0]~_Duplicate_1                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[0]~_Duplicate_1                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[0]~_Duplicate_2                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[1]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[1]                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[1]~_Duplicate_1                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[1]~_Duplicate_1                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[1]~_Duplicate_1                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.stage1_out[1]~_Duplicate_2                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-9]                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-9]                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-9]~_Duplicate_1                        ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-9]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-9]~_Duplicate_1                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-9]~_Duplicate_2                        ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-11]                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-11]                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-11]~_Duplicate_1                       ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-11]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-11]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-11]~_Duplicate_2                       ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-11]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-11]~_Duplicate_2                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-11]~_Duplicate_3                       ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-11]~_Duplicate_3                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-12]                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-12]                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-12]~_Duplicate_1                       ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-12]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-14]                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-14]                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-14]~_Duplicate_1                       ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-14]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-15]                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-15]                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-15]~_Duplicate_1                       ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-15]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-17]                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-17]                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-17]~_Duplicate_1                       ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-17]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-18]                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-18]                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-18]~_Duplicate_1                       ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-18]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-19]                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-19]                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-19]~_Duplicate_1                       ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.twiddle[-19]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-1]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-1]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-1]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-1]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-1]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-1]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-2]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-2]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-2]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-2]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-2]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-2]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-3]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-3]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-3]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-3]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-3]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-3]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-4]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-4]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-4]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-4]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-4]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-4]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-5]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-5]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-5]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-5]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-5]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-5]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-6]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-6]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-6]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-6]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-6]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-6]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-7]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-7]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-7]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-7]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-7]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-7]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-8]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-8]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-8]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-8]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-8]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-8]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-9]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-9]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-9]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-9]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-9]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-9]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-10]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-10]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-10]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-10]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-10]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-10]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-11]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-11]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-11]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-11]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-11]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-11]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-12]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-12]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-12]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-12]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-12]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-12]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-13]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-13]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-13]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-13]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-13]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-13]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-14]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-14]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-14]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-14]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-14]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-14]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-15]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-15]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-15]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-15]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-15]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-15]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-16]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-16]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-16]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-16]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-16]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-16]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-17]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-17]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-17]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-17]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-17]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-17]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-18]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-18]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-18]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-18]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-18]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-18]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-19]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-19]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-19]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-19]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-19]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-19]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-20]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-20]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-20]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-20]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-20]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-20]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-21]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-21]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-21]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-21]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-21]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-21]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-22]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-22]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-22]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-22]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-22]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-22]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-23]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-23]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-23]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-23]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-23]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-23]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-24]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-24]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-24]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-24]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-24]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-24]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-25]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-25]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-25]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-25]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-25]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-25]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-26]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-26]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-26]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-26]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-26]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-26]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-27]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-27]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-27]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-27]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-27]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-27]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-28]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-28]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-28]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-28]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-28]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-28]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-29]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-29]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-29]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-29]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-29]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-29]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-30]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-30]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-30]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-30]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-30]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-30]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-31]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-31]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-31]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-31]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-31]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-31]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-32]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-32]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-32]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-32]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-32]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-32]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-33]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-33]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-33]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-33]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-33]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-33]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-34]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-34]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-34]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-34]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-34]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[-34]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[0]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[0]                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[0]~_Duplicate_1                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[0]~_Duplicate_1                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[0]~_Duplicate_1                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[0]~_Duplicate_2                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[1]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[1]                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[1]~_Duplicate_1                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[1]~_Duplicate_1                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[1]~_Duplicate_1                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.stage1_out[1]~_Duplicate_2                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-8]                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-8]                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-8]~_Duplicate_1                        ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-8]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-8]~_Duplicate_1                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-8]~_Duplicate_2                        ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_1                       ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_2                       ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_2                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_3                       ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_3                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_3                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_4                       ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_4                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_4                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_5                       ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_5                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_5                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_6                       ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_6                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_6                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_7                       ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.twiddle[-12]~_Duplicate_7                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-1]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-1]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-1]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-1]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-1]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-1]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-2]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-2]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-2]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-2]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-2]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-2]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-3]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-3]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-3]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-3]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-3]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-3]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-4]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-4]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-4]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-4]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-4]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-4]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-5]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-5]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-5]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-5]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-5]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-5]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-6]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-6]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-6]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-6]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-6]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-6]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-7]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-7]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-7]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-7]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-7]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-7]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-8]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-8]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-8]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-8]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-8]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-8]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-9]                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-9]                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-9]~_Duplicate_1                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-9]~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-9]~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-9]~_Duplicate_2                     ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-10]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-10]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-10]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-10]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-10]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-10]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-11]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-11]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-11]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-11]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-11]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-11]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-12]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-12]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-12]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-12]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-12]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-12]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-13]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-13]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-13]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-13]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-13]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-13]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-14]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-14]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-14]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-14]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-14]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-14]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-15]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-15]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-15]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-15]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-15]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-15]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-16]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-16]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-16]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-16]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-16]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-16]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-17]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-17]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-17]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-17]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-17]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-17]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-18]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-18]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-18]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-18]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-18]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-18]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-19]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-19]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-19]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-19]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-19]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-19]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-20]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-20]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-20]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-20]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-20]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-20]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-21]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-21]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-21]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-21]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-21]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-21]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-22]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-22]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-22]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-22]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-22]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-22]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-23]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-23]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-23]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-23]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-23]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-23]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-24]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-24]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-24]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-24]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-24]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-24]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-25]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-25]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-25]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-25]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-25]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-25]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-26]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-26]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-26]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-26]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-26]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-26]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-27]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-27]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-27]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-27]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-27]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-27]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-28]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-28]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-28]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-28]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-28]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-28]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-29]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-29]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-29]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-29]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-29]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-29]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-30]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-30]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-30]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-30]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-30]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-30]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-31]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-31]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-31]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-31]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-31]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-31]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-32]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-32]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-32]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-32]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-32]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-32]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-33]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-33]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-33]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-33]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-33]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-33]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-34]                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-34]                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-34]~_Duplicate_1                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-34]~_Duplicate_1                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-34]~_Duplicate_1                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[-34]~_Duplicate_2                    ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[0]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[0]                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[0]~_Duplicate_1                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[0]~_Duplicate_1                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[0]~_Duplicate_1                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[0]~_Duplicate_2                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[1]                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[1]                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[1]~_Duplicate_1                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[1]~_Duplicate_1                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1                       ; DATAA            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[1]~_Duplicate_1                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.stage1_out[1]~_Duplicate_2                      ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.twiddle[0]                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.twiddle[0]                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.twiddle[0]~_Duplicate_1                         ; Q                ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.twiddle[0]~_Duplicate_1                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1                       ; DATAB            ;                       ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.twiddle[0]~_Duplicate_1                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization             ; Q         ;                ; FT601_top:inst|top:fft|self.spect.fft.stages_7.twiddle[0]~_Duplicate_2                         ; Q                ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                  ;
+---------------+----------------+--------------+---------------------+---------------+----------------+
; Name          ; Ignored Entity ; Ignored From ; Ignored To          ; Ignored Value ; Ignored Source ;
+---------------+----------------+--------------+---------------------+---------------+----------------+
; Location      ;                ;              ; FPGA_GPIO[4]        ; PIN_E13       ; QSF Assignment ;
; Location      ;                ;              ; FPGA_GPIO[5]        ; PIN_F13       ; QSF Assignment ;
; Location      ;                ;              ; FPGA_GPIO[6]        ; PIN_F10       ; QSF Assignment ;
; Location      ;                ;              ; FPGA_GPIO[7]        ; PIN_G10       ; QSF Assignment ;
; Global Signal ; lms7_trx_top   ;              ; lmsrx_clk           ; GLOBAL_CLOCK  ; QSF Assignment ;
; I/O Standard  ; lms7_trx_top   ;              ; FPGA_GPIO[4]        ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard  ; lms7_trx_top   ;              ; FPGA_GPIO[5]        ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard  ; lms7_trx_top   ;              ; FPGA_GPIO[6]        ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard  ; lms7_trx_top   ;              ; FPGA_GPIO[7]        ; 3.3-V LVCMOS  ; QSF Assignment ;
; I/O Standard  ; lms7_trx_top   ;              ; altera_reserved_tms ; 2.5 V         ; QSF Assignment ;
+---------------+----------------+--------------+---------------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 13615 ) ; 0.00 % ( 0 / 13615 )       ; 0.00 % ( 0 / 13615 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 13615 ) ; 0.00 % ( 0 / 13615 )       ; 0.00 % ( 0 / 13615 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 13605 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/output_files/LimeSDR-Mini_lms7_trx.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 8,492 / 15,840 ( 54 % )    ;
;     -- Combinational with no register       ; 4052                       ;
;     -- Register only                        ; 678                        ;
;     -- Combinational with a register        ; 3762                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2936                       ;
;     -- 3 input functions                    ; 3404                       ;
;     -- <=2 input functions                  ; 1474                       ;
;     -- Register only                        ; 678                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 5688                       ;
;     -- arithmetic mode                      ; 2126                       ;
;                                             ;                            ;
; Total registers*                            ; 4,508 / 16,445 ( 27 % )    ;
;     -- Dedicated logic registers            ; 4,440 / 15,840 ( 28 % )    ;
;     -- I/O registers                        ; 68 / 605 ( 11 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 619 / 990 ( 63 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 113 / 130 ( 87 % )         ;
;     -- Clock pins                           ; 6 / 7 ( 86 % )             ;
;     -- Dedicated input pins                 ; 0 / 1 ( 0 % )              ;
;                                             ;                            ;
; M9Ks                                        ; 31 / 61 ( 51 % )           ;
; UFM blocks                                  ; 1 / 1 ( 100 % )            ;
; ADC blocks                                  ; 0 / 1 ( 0 % )              ;
; Total block memory bits                     ; 199,936 / 562,176 ( 36 % ) ;
; Total block memory implementation bits      ; 285,696 / 562,176 ( 51 % ) ;
; Embedded Multiplier 9-bit elements          ; 72 / 90 ( 80 % )           ;
; PLLs                                        ; 1 / 1 ( 100 % )            ;
; Global signals                              ; 6                          ;
;     -- Global clocks                        ; 6 / 20 ( 30 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Remote update blocks                        ; 1 / 1 ( 100 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 14.9% / 15.3% / 14.2%      ;
; Peak interconnect usage (total/H/V)         ; 26.9% / 25.0% / 30.3%      ;
; Maximum fan-out                             ; 2616                       ;
; Highest non-global fan-out                  ; 1105                       ;
; Total fan-out                               ; 41711                      ;
; Average fan-out                             ; 3.16                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+----------------------------------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                            ;
;                                              ;                       ;                                ;
; Total logic elements                         ; 8492 / 15840 ( 54 % ) ; 0 / 15840 ( 0 % )              ;
;     -- Combinational with no register        ; 4052                  ; 0                              ;
;     -- Register only                         ; 678                   ; 0                              ;
;     -- Combinational with a register         ; 3762                  ; 0                              ;
;                                              ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                                ;
;     -- 4 input functions                     ; 2936                  ; 0                              ;
;     -- 3 input functions                     ; 3404                  ; 0                              ;
;     -- <=2 input functions                   ; 1474                  ; 0                              ;
;     -- Register only                         ; 678                   ; 0                              ;
;                                              ;                       ;                                ;
; Logic elements by mode                       ;                       ;                                ;
;     -- normal mode                           ; 5688                  ; 0                              ;
;     -- arithmetic mode                       ; 2126                  ; 0                              ;
;                                              ;                       ;                                ;
; Total registers                              ; 4508                  ; 0                              ;
;     -- Dedicated logic registers             ; 4440 / 15840 ( 28 % ) ; 0 / 15840 ( 0 % )              ;
;     -- I/O registers                         ; 136                   ; 0                              ;
;                                              ;                       ;                                ;
; Total LABs:  partially or completely used    ; 619 / 990 ( 63 % )    ; 0 / 990 ( 0 % )                ;
;                                              ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                              ;
; I/O pins                                     ; 113                   ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 72 / 90 ( 80 % )      ; 0 / 90 ( 0 % )                 ;
; Total memory bits                            ; 199936                ; 0                              ;
; Total RAM block bits                         ; 285696                ; 0                              ;
; PLL                                          ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M9K                                          ; 31 / 61 ( 50 % )      ; 0 / 61 ( 0 % )                 ;
; Remote update block                          ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Clock control block                          ; 5 / 24 ( 20 % )       ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                            ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Double Data Rate I/O output circuitry        ; 32 / 320 ( 10 % )     ; 0 / 320 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 36 / 320 ( 11 % )     ; 0 / 320 ( 0 % )                ;
; Analog-to-Digital Converter                  ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
;                                              ;                       ;                                ;
; Connections                                  ;                       ;                                ;
;     -- Input Connections                     ; 2656                  ; 1                              ;
;     -- Registered Input Connections          ; 2573                  ; 0                              ;
;     -- Output Connections                    ; 41                    ; 2616                           ;
;     -- Registered Output Connections         ; 0                     ; 0                              ;
;                                              ;                       ;                                ;
; Internal Connections                         ;                       ;                                ;
;     -- Total Connections                     ; 43198                 ; 2623                           ;
;     -- Registered Connections                ; 21524                 ; 0                              ;
;                                              ;                       ;                                ;
; External Connections                         ;                       ;                                ;
;     -- Top                                   ; 80                    ; 2617                           ;
;     -- hard_block:auto_generated_inst        ; 2617                  ; 0                              ;
;                                              ;                       ;                                ;
; Partition Interface                          ;                       ;                                ;
;     -- Input Ports                           ; 29                    ; 1                              ;
;     -- Output Ports                          ; 44                    ; 1                              ;
;     -- Bidir Ports                           ; 40                    ; 0                              ;
;                                              ;                       ;                                ;
; Registered Ports                             ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 0                              ;
;                                              ;                       ;                                ;
; Port Connectivity                            ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 0                              ;
+----------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; BOM_VER[0]        ; K7    ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; 0         ;
; BOM_VER[1]        ; H3    ; 1B       ; 0            ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; BOM_VER[2]        ; C2    ; 1A       ; 25           ; 25           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; FPGA_QSPI_IO1     ; C1    ; 1A       ; 25           ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; 0         ;
; FPGA_SPI_MISO     ; J6    ; 3        ; 14           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; FT_CLK            ; G9    ; 6        ; 50           ; 14           ; 21           ; 330                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; FT_RXFn           ; C11   ; 6        ; 50           ; 24           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; FT_TXEn           ; C13   ; 6        ; 50           ; 21           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; HW_VER[0]         ; E3    ; 1A       ; 25           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; HW_VER[1]         ; E4    ; 1A       ; 25           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; HW_VER[2]         ; F4    ; 1B       ; 0            ; 12           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; HW_VER[3]         ; G4    ; 1B       ; 0            ; 12           ; 21           ; 169                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 1.8 V        ; --                        ; User                 ; 0         ;
; LM75_OS           ; H2    ; 1B       ; 0            ; 11           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; 0         ;
; LMK_CLK           ; H6    ; 2        ; 0            ; 9            ; 21           ; 1424                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[0]     ; M2    ; 2        ; 0            ; 8            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[10]    ; L5    ; 3        ; 3            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[11]    ; L4    ; 3        ; 6            ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[1]     ; M4    ; 3        ; 3            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[2]     ; M1    ; 2        ; 0            ; 8            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[3]     ; J1    ; 2        ; 0            ; 9            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[4]     ; N2    ; 2        ; 0            ; 7            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[5]     ; K1    ; 2        ; 0            ; 3            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[6]     ; L2    ; 2        ; 0            ; 7            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[7]     ; J2    ; 2        ; 0            ; 9            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[8]     ; N4    ; 3        ; 6            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_DIQ2_D[9]     ; K2    ; 2        ; 0            ; 3            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_ENABLE_IQSEL2 ; N3    ; 2        ; 0            ; 7            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_MCLK1         ; G5    ; 2        ; 0            ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; LMS_MCLK2         ; H4    ; 2        ; 0            ; 8            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; FAN_CTRL           ; C5    ; 8        ; 10           ; 17           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_GPIO[0]       ; A11   ; 8        ; 16           ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_GPIO[1]       ; B10   ; 8        ; 19           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_GPIO[2]       ; C10   ; 8        ; 21           ; 17           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_GPIO[3]       ; D11   ; 6        ; 50           ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_LED_G         ; D8    ; 8        ; 16           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_LED_R         ; B9    ; 8        ; 19           ; 17           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_QSPI_FLASH_SS ; E1    ; 1A       ; 25           ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_QSPI_IO0      ; D1    ; 1A       ; 25           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_QSPI_IO2      ; B1    ; 1A       ; 25           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_QSPI_IO3      ; H1    ; 1B       ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_QSPI_SCLK     ; F1    ; 1A       ; 25           ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_DAC_SS    ; K8    ; 3        ; 24           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_LMS_SS    ; J5    ; 3        ; 6            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_MOSI      ; J7    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI_SCLK      ; K5    ; 3        ; 6            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FT_WRn             ; E12   ; 6        ; 50           ; 16           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_CORE_LDO_EN    ; N11   ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[0]        ; M12   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[10]       ; M9    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[11]       ; N6    ; 3        ; 8            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[1]        ; N12   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[2]        ; N10   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[3]        ; L10   ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[4]        ; M10   ; 3        ; 24           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[5]        ; M13   ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[6]        ; N9    ; 3        ; 19           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[7]        ; N8    ; 3        ; 8            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[8]        ; M7    ; 3        ; 8            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1[9]        ; N7    ; 3        ; 8            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_ENABLE_IQSEL1  ; M8    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_FCLK1          ; L3    ; 2        ; 0            ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_FCLK2          ; M3    ; 2        ; 0            ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_RESET          ; L1    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_RXEN           ; M11   ; 3        ; 21           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_TXEN           ; K6    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_TXNRX1         ; J8    ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_TXNRX2         ; H5    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 4mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RFSW_RX_V1         ; A10   ; 8        ; 16           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RFSW_RX_V2         ; C9    ; 8        ; 19           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RFSW_TX_V1         ; L11   ; 3        ; 21           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RFSW_TX_V2         ; C4    ; 8        ; 10           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX_LB_AT           ; K10   ; 5        ; 50           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX_LB_SH           ; J10   ; 5        ; 50           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; FPGA_EGPIO[0] ; B7    ; 8        ; 14           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                      ;
; FPGA_EGPIO[1] ; D6    ; 8        ; 10           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                      ;
; FPGA_I2C_SCL  ; D13   ; 6        ; 50           ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen (inverted) ;
; FPGA_I2C_SDA  ; K13   ; 5        ; 50           ; 8            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen (inverted) ;
; FT_BE[0]      ; B11   ; 6        ; 50           ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|be[0]~en                                                                                                                                                   ;
; FT_BE[1]      ; C12   ; 6        ; 50           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|be[1]~en                                                                                                                                                   ;
; FT_BE[2]      ; A12   ; 6        ; 50           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|be[2]~en                                                                                                                                                   ;
; FT_BE[3]      ; B13   ; 6        ; 50           ; 24           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|be[3]~en                                                                                                                                                   ;
; FT_D[0]       ; A2    ; 8        ; 8            ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[0]~en                                                                                                                                                 ;
; FT_D[10]      ; E9    ; 6        ; 50           ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[10]~en                                                                                                                                                ;
; FT_D[11]      ; B2    ; 8        ; 8            ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[11]~en                                                                                                                                                ;
; FT_D[12]      ; D9    ; 6        ; 50           ; 25           ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[12]~en                                                                                                                                                ;
; FT_D[13]      ; J9    ; 5        ; 50           ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[13]~en                                                                                                                                                ;
; FT_D[14]      ; A9    ; 8        ; 19           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[14]~en                                                                                                                                                ;
; FT_D[15]      ; H9    ; 5        ; 50           ; 11           ; 22           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[15]~en                                                                                                                                                ;
; FT_D[16]      ; A7    ; 8        ; 14           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[16]~en                                                                                                                                                ;
; FT_D[17]      ; F8    ; 6        ; 50           ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[17]~en                                                                                                                                                ;
; FT_D[18]      ; A6    ; 8        ; 14           ; 17           ; 28           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[18]~en                                                                                                                                                ;
; FT_D[19]      ; E10   ; 6        ; 50           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[19]~en                                                                                                                                                ;
; FT_D[1]       ; B6    ; 8        ; 12           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[1]~en                                                                                                                                                 ;
; FT_D[20]      ; A5    ; 8        ; 8            ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[20]~en                                                                                                                                                ;
; FT_D[21]      ; F9    ; 6        ; 50           ; 21           ; 22           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[21]~en                                                                                                                                                ;
; FT_D[22]      ; E8    ; 8        ; 16           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[22]~en                                                                                                                                                ;
; FT_D[23]      ; A8    ; 8        ; 19           ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[23]~en                                                                                                                                                ;
; FT_D[24]      ; K11   ; 5        ; 50           ; 2            ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[24]~en                                                                                                                                                ;
; FT_D[25]      ; K12   ; 5        ; 50           ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[25]~en                                                                                                                                                ;
; FT_D[26]      ; J12   ; 5        ; 50           ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[26]~en                                                                                                                                                ;
; FT_D[27]      ; G12   ; 5        ; 50           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[27]~en                                                                                                                                                ;
; FT_D[28]      ; L13   ; 5        ; 50           ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[28]~en                                                                                                                                                ;
; FT_D[29]      ; G13   ; 5        ; 50           ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[29]~en                                                                                                                                                ;
; FT_D[2]       ; B3    ; 8        ; 10           ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[2]~en                                                                                                                                                 ;
; FT_D[30]      ; J13   ; 5        ; 50           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[30]~en                                                                                                                                                ;
; FT_D[31]      ; H13   ; 5        ; 50           ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[31]~en                                                                                                                                                ;
; FT_D[3]       ; B5    ; 8        ; 12           ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[3]~en                                                                                                                                                 ;
; FT_D[4]       ; A3    ; 8        ; 12           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[4]~en                                                                                                                                                 ;
; FT_D[5]       ; B4    ; 8        ; 10           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[5]~en                                                                                                                                                 ;
; FT_D[6]       ; E6    ; 8        ; 12           ; 17           ; 28           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[6]~en                                                                                                                                                 ;
; FT_D[7]       ; A4    ; 8        ; 12           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[7]~en                                                                                                                                                 ;
; FT_D[8]       ; B12   ; 6        ; 50           ; 22           ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[8]~en                                                                                                                                                 ;
; FT_D[9]       ; H8    ; 5        ; 50           ; 11           ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; FT601_top:inst|FT601:ft_fsm|data[9]~en                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+----------------------------------------------------+--------------------------------+------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+------------------+------------------+
; G1       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~     ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~     ; Dual Purpose Pin ;
; F5       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~     ; Dual Purpose Pin ;
; F6       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~     ; Dual Purpose Pin ;
; B9       ; DIFFIO_RX_T28n, DIFFOUT_T28n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; FPGA_LED_R       ; Dual Purpose Pin ;
; D8       ; DIFFIO_RX_T30p, DIFFOUT_T30p, DEV_OE, Low_Speed    ; Use as regular IO              ; FPGA_LED_G       ; Dual Purpose Pin ;
; D6       ; DIFFIO_RX_T34n, DIFFOUT_T34n, CRC_ERROR, Low_Speed ; Use as regular IO              ; FPGA_EGPIO[1]    ; Dual Purpose Pin ;
; C4       ; DIFFIO_RX_T36p, DIFFOUT_T36p, nSTATUS, Low_Speed   ; Use as regular IO              ; RFSW_TX_V2       ; Dual Purpose Pin ;
; C5       ; DIFFIO_RX_T36n, DIFFOUT_T36n, CONF_DONE, Low_Speed ; Use as regular IO              ; FAN_CTRL         ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 8 / 8 ( 100 % )   ; 1.8V          ; --           ;
; 1B       ; 9 / 10 ( 90 % )   ; 1.8V          ; --           ;
; 2        ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ;
; 3        ; 28 / 30 ( 93 % )  ; 2.5V          ; --           ;
; 5        ; 14 / 16 ( 88 % )  ; 3.3V          ; --           ;
; 6        ; 16 / 22 ( 73 % )  ; 3.3V          ; --           ;
; 8        ; 26 / 28 ( 93 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; A2       ; 316        ; 8        ; FT_D[0]                                        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 307        ; 8        ; FT_D[4]                                        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 305        ; 8        ; FT_D[7]                                        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 313        ; 8        ; FT_D[20]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 303        ; 8        ; FT_D[18]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 301        ; 8        ; FT_D[16]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 289        ; 8        ; FT_D[23]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 291        ; 8        ; FT_D[14]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 8        ; RFSW_RX_V1                                     ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 295        ; 8        ; FPGA_GPIO[0]                                   ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 227        ; 6        ; FT_BE[2]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B1       ; 10         ; 1A       ; FPGA_QSPI_IO2                                  ; output ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 318        ; 8        ; FT_D[11]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B3       ; 309        ; 8        ; FT_D[2]                                        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 311        ; 8        ; FT_D[5]                                        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 306        ; 8        ; FT_D[3]                                        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 304        ; 8        ; FT_D[1]                                        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 299        ; 8        ; FPGA_EGPIO[0]                                  ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B9       ; 294        ; 8        ; FPGA_LED_R                                     ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 8        ; FPGA_GPIO[1]                                   ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 223        ; 6        ; FT_BE[0]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B12      ; 221        ; 6        ; FT_D[8]                                        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B13      ; 225        ; 6        ; FT_BE[3]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 8          ; 1A       ; FPGA_QSPI_IO1                                  ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 2          ; 1A       ; BOM_VER[2]                                     ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; C3       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; C4       ; 312        ; 8        ; RFSW_TX_V2                                     ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 314        ; 8        ; FAN_CTRL                                       ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C6       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C8       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C9       ; 290        ; 8        ; RFSW_RX_V2                                     ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 288        ; 8        ; FPGA_GPIO[2]                                   ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 226        ; 6        ; FT_RXFn                                        ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C12      ; 224        ; 6        ; FT_BE[1]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C13      ; 219        ; 6        ; FT_TXEn                                        ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 0          ; 1A       ; FPGA_QSPI_IO0                                  ; output ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ;            ;          ; ANAIN1                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; ADC_VREF                                       ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; D6       ; 310        ; 8        ; FPGA_EGPIO[1]                                  ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 300        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 296        ; 8        ; FPGA_LED_G                                     ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 230        ; 6        ; FT_D[12]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D10      ;            ; --       ; VCCA2                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D11      ; 234        ; 6        ; FPGA_GPIO[3]                                   ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D12      ; 232        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; D13      ; 217        ; 6        ; FPGA_I2C_SCL                                   ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 14         ; 1A       ; FPGA_QSPI_FLASH_SS                             ; output ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; REFGND                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; E3       ; 4          ; 1A       ; HW_VER[0]                                      ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; E4       ; 6          ; 1A       ; HW_VER[1]                                      ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; E5       ; 18         ; 1B       ; RESERVED_INPUT                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 308        ; 8        ; FT_D[6]                                        ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 302        ; 8        ; RESERVED_INPUT                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 298        ; 8        ; FT_D[22]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 222        ; 6        ; FT_D[10]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E10      ; 228        ; 6        ; FT_D[19]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E12      ; 202        ; 6        ; FT_WRn                                         ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E13      ; 198        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 12         ; 1A       ; FPGA_QSPI_SCLK                                 ; output ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 1.8V      ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; F4       ; 28         ; 1B       ; HW_VER[2]                                      ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; F5       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 1.8 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; F6       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 1.8 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; F7       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F8       ; 220        ; 6        ; FT_D[17]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F9       ; 216        ; 6        ; FT_D[21]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F10      ; 218        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; F11      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; F12      ; 200        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; F13      ; 196        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 1.8 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; G2       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 1.8 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 1.8V      ; --         ;                 ; --       ; --           ;
; G4       ; 30         ; 1B       ; HW_VER[3]                                      ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; G5       ; 40         ; 2        ; LMS_MCLK1                                      ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G8       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G9       ; 192        ; 6        ; FT_CLK                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G10      ; 194        ; 6        ; RESERVED_INPUT                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; G11      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; G12      ; 187        ; 5        ; FT_D[27]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 185        ; 5        ; FT_D[29]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 21         ; 1B       ; FPGA_QSPI_IO3                                  ; output ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 32         ; 1B       ; LM75_OS                                        ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 34         ; 1B       ; BOM_VER[1]                                     ; input  ; 1.8 V                 ;           ; Row I/O    ; Y               ; no       ; On           ;
; H4       ; 46         ; 2        ; LMS_MCLK2                                      ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 44         ; 2        ; LMS_TXNRX2                                     ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 42         ; 2        ; LMK_CLK                                        ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; H8       ; 186        ; 5        ; FT_D[9]                                        ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ; 184        ; 5        ; FT_D[15]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H10      ; 182        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; H11      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; H13      ; 183        ; 5        ; FT_D[31]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 41         ; 2        ; LMS_DIQ2_D[3]                                  ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 43         ; 2        ; LMS_DIQ2_D[7]                                  ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J5       ; 74         ; 3        ; FPGA_SPI_LMS_SS                                ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; J6       ; 92         ; 3        ; FPGA_SPI_MISO                                  ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; J7       ; 96         ; 3        ; FPGA_SPI_MOSI                                  ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; J8       ; 108        ; 3        ; LMS_TXNRX1                                     ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; J9       ; 180        ; 5        ; FT_D[13]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J10      ; 158        ; 5        ; TX_LB_SH                                       ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J11      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J12      ; 178        ; 5        ; FT_D[26]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 181        ; 5        ; FT_D[30]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 65         ; 2        ; LMS_DIQ2_D[5]                                  ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 67         ; 2        ; LMS_DIQ2_D[9]                                  ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA1                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K5       ; 72         ; 3        ; FPGA_SPI_SCLK                                  ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; K6       ; 94         ; 3        ; LMS_TXEN                                       ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; K7       ; 98         ; 3        ; BOM_VER[0]                                     ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; On           ;
; K8       ; 110        ; 3        ; FPGA_SPI_DAC_SS                                ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; K9       ;            ; --       ; VCCA4                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K10      ; 156        ; 5        ; TX_LB_AT                                       ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K11      ; 157        ; 5        ; FT_D[24]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 176        ; 5        ; FT_D[25]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ; 179        ; 5        ; FPGA_I2C_SDA                                   ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 49         ; 2        ; LMS_RESET                                      ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 51         ; 2        ; LMS_DIQ2_D[6]                                  ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 66         ; 2        ; LMS_FCLK1                                      ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 70         ; 3        ; LMS_DIQ2_D[11]                                 ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; L5       ; 68         ; 3        ; LMS_DIQ2_D[10]                                 ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; L6       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L7       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; L10      ; 114        ; 3        ; LMS_DIQ1[3]                                    ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 106        ; 3        ; RFSW_TX_V1                                     ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 159        ; 5        ; RESERVED_INPUT                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 177        ; 5        ; FT_D[28]                                       ; bidir  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; LMS_DIQ2_D[2]                                  ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 47         ; 2        ; LMS_DIQ2_D[0]                                  ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 64         ; 2        ; LMS_FCLK2                                      ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 69         ; 3        ; LMS_DIQ2_D[1]                                  ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; M5       ; 71         ; 3        ; RESERVED_INPUT                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; M6       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M7       ; 78         ; 3        ; LMS_DIQ1[8]                                    ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 93         ; 3        ; LMS_ENABLE_IQSEL1                              ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 95         ; 3        ; LMS_DIQ1[10]                                   ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 112        ; 3        ; LMS_DIQ1[4]                                    ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 104        ; 3        ; LMS_RXEN                                       ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 102        ; 3        ; LMS_DIQ1[0]                                    ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; M13      ; 100        ; 3        ; LMS_DIQ1[5]                                    ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; N2       ; 48         ; 2        ; LMS_DIQ2_D[4]                                  ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 50         ; 2        ; LMS_ENABLE_IQSEL2                              ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 73         ; 3        ; LMS_DIQ2_D[8]                                  ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N5       ; 75         ; 3        ; RESERVED_INPUT                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 76         ; 3        ; LMS_DIQ1[11]                                   ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N7       ; 77         ; 3        ; LMS_DIQ1[9]                                    ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N8       ; 79         ; 3        ; LMS_DIQ1[7]                                    ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 103        ; 3        ; LMS_DIQ1[6]                                    ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N10      ; 101        ; 3        ; LMS_DIQ1[2]                                    ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N11      ; 97         ; 3        ; LMS_CORE_LDO_EN                                ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 99         ; 3        ; LMS_DIQ1[1]                                    ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1                                                                                                                                                                                                                                                                                                  ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; inst19|altpll_component|auto_generated|pll1                                                                                                                                                                                                                                                                                                                                ;
; PLL mode                      ; Source Synchronous                                                                                                                                                                                                                                                                                                                                                         ;
; Compensate clock              ; clock0                                                                                                                                                                                                                                                                                                                                                                     ;
; Compensated input/output pins ; LMS_DIQ2_D[11], LMS_DIQ2_D[10], LMS_DIQ2_D[9], LMS_DIQ2_D[8], LMS_DIQ2_D[7], LMS_DIQ2_D[6], LMS_DIQ2_D[5], LMS_DIQ2_D[4], LMS_DIQ2_D[3], LMS_DIQ2_D[2], LMS_DIQ2_D[1], LMS_DIQ2_D[0], LMS_DIQ2_D[11], LMS_DIQ2_D[10], LMS_DIQ2_D[9], LMS_DIQ2_D[8], LMS_DIQ2_D[7], LMS_DIQ2_D[6], LMS_DIQ2_D[5], LMS_DIQ2_D[4], LMS_DIQ2_D[3], LMS_DIQ2_D[2], LMS_DIQ2_D[1], LMS_DIQ2_D[0] ;
; Switchover type               ; --                                                                                                                                                                                                                                                                                                                                                                         ;
; Input frequency 0             ; 80.0 MHz                                                                                                                                                                                                                                                                                                                                                                   ;
; Input frequency 1             ; --                                                                                                                                                                                                                                                                                                                                                                         ;
; Nominal PFD frequency         ; 80.0 MHz                                                                                                                                                                                                                                                                                                                                                                   ;
; Nominal VCO frequency         ; 640.0 MHz                                                                                                                                                                                                                                                                                                                                                                  ;
; VCO post scale K counter      ; 2                                                                                                                                                                                                                                                                                                                                                                          ;
; VCO frequency control         ; Auto                                                                                                                                                                                                                                                                                                                                                                       ;
; VCO phase shift step          ; 195 ps                                                                                                                                                                                                                                                                                                                                                                     ;
; VCO multiply                  ; --                                                                                                                                                                                                                                                                                                                                                                         ;
; VCO divide                    ; --                                                                                                                                                                                                                                                                                                                                                                         ;
; Freq min lock                 ; 37.5 MHz                                                                                                                                                                                                                                                                                                                                                                   ;
; Freq max lock                 ; 81.27 MHz                                                                                                                                                                                                                                                                                                                                                                  ;
; M VCO Tap                     ; 0                                                                                                                                                                                                                                                                                                                                                                          ;
; M Initial                     ; 1                                                                                                                                                                                                                                                                                                                                                                          ;
; M value                       ; 8                                                                                                                                                                                                                                                                                                                                                                          ;
; N value                       ; 1                                                                                                                                                                                                                                                                                                                                                                          ;
; Charge pump current           ; setting 1                                                                                                                                                                                                                                                                                                                                                                  ;
; Loop filter resistance        ; setting 27                                                                                                                                                                                                                                                                                                                                                                 ;
; Loop filter capacitance       ; setting 0                                                                                                                                                                                                                                                                                                                                                                  ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                                                                                                                                                                                                                                                                                                       ;
; Bandwidth type                ; Medium                                                                                                                                                                                                                                                                                                                                                                     ;
; Real time reconfigurable      ; Off                                                                                                                                                                                                                                                                                                                                                                        ;
; Scan chain MIF file           ; --                                                                                                                                                                                                                                                                                                                                                                         ;
; Preserve PLL counter order    ; Off                                                                                                                                                                                                                                                                                                                                                                        ;
; PLL location                  ; PLL_1                                                                                                                                                                                                                                                                                                                                                                      ;
; Inclk0 signal                 ; LMS_MCLK2                                                                                                                                                                                                                                                                                                                                                                  ;
; Inclk1 signal                 ; --                                                                                                                                                                                                                                                                                                                                                                         ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                                                                                                                                                                                                                                              ;
; Inclk1 signal type            ; --                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; Name                                                                                  ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift   ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                       ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 80.0 MHz         ; 180 (6250 ps) ; 5.62 (195 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; --            ; 5       ; 0       ; inst19|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+


+-----------------------------------------------------------+
; I/O Assignment Warnings                                   ;
+--------------------+--------------------------------------+
; Pin Name           ; Reason                               ;
+--------------------+--------------------------------------+
; FPGA_LED_G         ; Missing drive strength               ;
; FT_WRn             ; Missing drive strength               ;
; FPGA_SPI_SCLK      ; Missing drive strength and slew rate ;
; FPGA_SPI_MOSI      ; Missing drive strength and slew rate ;
; FPGA_SPI_LMS_SS    ; Missing drive strength and slew rate ;
; FPGA_SPI_DAC_SS    ; Missing drive strength and slew rate ;
; LMS_RESET          ; Missing slew rate                    ;
; LMS_ENABLE_IQSEL1  ; Missing slew rate                    ;
; FPGA_LED_R         ; Missing drive strength               ;
; FAN_CTRL           ; Missing drive strength               ;
; LMS_FCLK1          ; Missing slew rate                    ;
; LMS_FCLK2          ; Missing slew rate                    ;
; TX_LB_AT           ; Missing drive strength               ;
; TX_LB_SH           ; Missing drive strength               ;
; RFSW_RX_V1         ; Missing drive strength               ;
; RFSW_RX_V2         ; Missing drive strength               ;
; RFSW_TX_V1         ; Missing drive strength and slew rate ;
; RFSW_TX_V2         ; Missing drive strength               ;
; FPGA_QSPI_FLASH_SS ; Missing drive strength and slew rate ;
; FPGA_QSPI_SCLK     ; Missing drive strength and slew rate ;
; FPGA_QSPI_IO0      ; Missing drive strength and slew rate ;
; FPGA_QSPI_IO2      ; Missing drive strength and slew rate ;
; FPGA_QSPI_IO3      ; Missing drive strength and slew rate ;
; LMS_CORE_LDO_EN    ; Missing slew rate                    ;
; LMS_TXEN           ; Missing slew rate                    ;
; LMS_RXEN           ; Missing slew rate                    ;
; LMS_TXNRX1         ; Missing slew rate                    ;
; LMS_TXNRX2         ; Missing slew rate                    ;
; FPGA_GPIO[3]       ; Missing drive strength               ;
; FPGA_GPIO[2]       ; Missing drive strength               ;
; FPGA_GPIO[1]       ; Missing drive strength               ;
; FPGA_GPIO[0]       ; Missing drive strength               ;
; LMS_DIQ1[11]       ; Missing slew rate                    ;
; LMS_DIQ1[10]       ; Missing slew rate                    ;
; LMS_DIQ1[9]        ; Missing slew rate                    ;
; LMS_DIQ1[8]        ; Missing slew rate                    ;
; LMS_DIQ1[7]        ; Missing slew rate                    ;
; LMS_DIQ1[6]        ; Missing slew rate                    ;
; LMS_DIQ1[5]        ; Missing slew rate                    ;
; LMS_DIQ1[4]        ; Missing slew rate                    ;
; LMS_DIQ1[3]        ; Missing slew rate                    ;
; LMS_DIQ1[2]        ; Missing slew rate                    ;
; LMS_DIQ1[1]        ; Missing slew rate                    ;
; LMS_DIQ1[0]        ; Missing slew rate                    ;
; FPGA_I2C_SCL       ; Missing drive strength               ;
; FPGA_I2C_SDA       ; Missing drive strength               ;
; FT_BE[3]           ; Missing drive strength               ;
; FT_BE[2]           ; Missing drive strength               ;
; FT_BE[1]           ; Missing drive strength               ;
; FT_BE[0]           ; Missing drive strength               ;
; FT_D[31]           ; Missing drive strength               ;
; FT_D[30]           ; Missing drive strength               ;
; FT_D[29]           ; Missing drive strength               ;
; FT_D[28]           ; Missing drive strength               ;
; FT_D[27]           ; Missing drive strength               ;
; FT_D[26]           ; Missing drive strength               ;
; FT_D[25]           ; Missing drive strength               ;
; FT_D[24]           ; Missing drive strength               ;
; FT_D[23]           ; Missing drive strength               ;
; FT_D[22]           ; Missing drive strength               ;
; FT_D[21]           ; Missing drive strength               ;
; FT_D[20]           ; Missing drive strength               ;
; FT_D[19]           ; Missing drive strength               ;
; FT_D[18]           ; Missing drive strength               ;
; FT_D[17]           ; Missing drive strength               ;
; FT_D[16]           ; Missing drive strength               ;
; FT_D[15]           ; Missing drive strength               ;
; FT_D[14]           ; Missing drive strength               ;
; FT_D[13]           ; Missing drive strength               ;
; FT_D[12]           ; Missing drive strength               ;
; FT_D[11]           ; Missing drive strength               ;
; FT_D[10]           ; Missing drive strength               ;
; FT_D[9]            ; Missing drive strength               ;
; FT_D[8]            ; Missing drive strength               ;
; FT_D[7]            ; Missing drive strength               ;
; FT_D[6]            ; Missing drive strength               ;
; FT_D[5]            ; Missing drive strength               ;
; FT_D[4]            ; Missing drive strength               ;
; FT_D[3]            ; Missing drive strength               ;
; FT_D[2]            ; Missing drive strength               ;
; FT_D[1]            ; Missing drive strength               ;
; FT_D[0]            ; Missing drive strength               ;
; FPGA_EGPIO[1]      ; Missing drive strength               ;
; FPGA_EGPIO[0]      ; Missing drive strength               ;
+--------------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                        ; Entity Name                                          ; Library Name ;
+---------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+
; |lms7_trx_top                                                                                                 ; 8492 (1)    ; 4440 (0)                  ; 68 (68)       ; 199936      ; 31   ; 1          ; 72           ; 0       ; 36        ; 113  ; 0            ; 4052 (1)     ; 678 (0)           ; 3762 (0)         ; 0          ; |lms7_trx_top                                                                                                                                                                                                                              ; lms7_trx_top                                         ; work         ;
;    |FT601_top:inst|                                                                                           ; 5695 (0)    ; 2865 (0)                  ; 0 (0)         ; 165120      ; 25   ; 0          ; 72           ; 0       ; 36        ; 0    ; 0            ; 2828 (0)     ; 383 (0)           ; 2484 (0)         ; 0          ; |lms7_trx_top|FT601_top:inst                                                                                                                                                                                                               ; FT601_top                                            ; work         ;
;       |FT601:ft_fsm|                                                                                          ; 137 (137)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 26 (26)           ; 41 (41)          ; 0          ; |lms7_trx_top|FT601_top:inst|FT601:ft_fsm                                                                                                                                                                                                  ; FT601                                                ; work         ;
;       |FT601_arb:ftdi_arbiter|                                                                                ; 55 (55)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 16 (16)          ; 0          ; |lms7_trx_top|FT601_top:inst|FT601_arb:ftdi_arbiter                                                                                                                                                                                        ; FT601_arb                                            ; work         ;
;       |fifo_inst:EP02_fifo|                                                                                   ; 97 (0)      ; 89 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 44 (0)            ; 46 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo                                                                                                                                                                                           ; fifo_inst                                            ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                  ; 97 (0)      ; 89 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 44 (0)            ; 46 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                         ; dcfifo_mixed_widths                                  ; work         ;
;             |dcfifo_upn1:auto_generated|                                                                      ; 97 (29)     ; 89 (27)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (2)        ; 44 (16)           ; 46 (5)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated                                                                                                              ; dcfifo_upn1                                          ; work         ;
;                |a_graycounter_fub:wrptr_g1p|                                                                  ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                  ; a_graycounter_fub                                    ; work         ;
;                |a_graycounter_jg6:rdptr_g1p|                                                                  ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 14 (14)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_jg6:rdptr_g1p                                                                                  ; a_graycounter_jg6                                    ; work         ;
;                |alt_synch_pipe_eol:rs_dgwp|                                                                   ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 4 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp                                                                                   ; alt_synch_pipe_eol                                   ; work         ;
;                   |dffpipe_1e9:dffpipe6|                                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6                                                              ; dffpipe_1e9                                          ; work         ;
;                |alt_synch_pipe_fol:ws_dgrp|                                                                   ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp                                                                                   ; alt_synch_pipe_fol                                   ; work         ;
;                   |dffpipe_2e9:dffpipe9|                                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9                                                              ; dffpipe_2e9                                          ; work         ;
;                |altsyncram_8661:fifo_ram|                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|altsyncram_8661:fifo_ram                                                                                     ; altsyncram_8661                                      ; work         ;
;                |cmpr_5h5:rdempty_eq_comp|                                                                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                     ; cmpr_5h5                                             ; work         ;
;                |cmpr_5h5:wrempty_eq_comp|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|cmpr_5h5:wrempty_eq_comp                                                                                     ; cmpr_5h5                                             ; work         ;
;                |cmpr_5h5:wrfull_eq_comp|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                      ; cmpr_5h5                                             ; work         ;
;       |fifo_inst:EP82_fifo|                                                                                   ; 127 (0)     ; 106 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 49 (0)            ; 60 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo                                                                                                                                                                                           ; fifo_inst                                            ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                  ; 127 (0)     ; 106 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 49 (0)            ; 60 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                         ; dcfifo_mixed_widths                                  ; work         ;
;             |dcfifo_0nn1:auto_generated|                                                                      ; 127 (38)    ; 106 (27)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (9)       ; 49 (20)           ; 60 (4)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated                                                                                                              ; dcfifo_0nn1                                          ; work         ;
;                |a_gray2bin_kra:rdptr_g_gray2bin|                                                              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|a_gray2bin_kra:rdptr_g_gray2bin                                                                              ; a_gray2bin_kra                                       ; work         ;
;                |a_gray2bin_kra:rs_dgwp_gray2bin|                                                              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|a_gray2bin_kra:rs_dgwp_gray2bin                                                                              ; a_gray2bin_kra                                       ; work         ;
;                |a_graycounter_fub:wrptr_g1p|                                                                  ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 15 (15)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|a_graycounter_fub:wrptr_g1p                                                                                  ; a_graycounter_fub                                    ; work         ;
;                |a_graycounter_jg6:rdptr_g1p|                                                                  ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|a_graycounter_jg6:rdptr_g1p                                                                                  ; a_graycounter_jg6                                    ; work         ;
;                |alt_synch_pipe_gol:rs_dgwp|                                                                   ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 3 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|alt_synch_pipe_gol:rs_dgwp                                                                                   ; alt_synch_pipe_gol                                   ; work         ;
;                   |dffpipe_3e9:dffpipe6|                                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 3 (3)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|alt_synch_pipe_gol:rs_dgwp|dffpipe_3e9:dffpipe6                                                              ; dffpipe_3e9                                          ; work         ;
;                |alt_synch_pipe_hol:ws_dgrp|                                                                   ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|alt_synch_pipe_hol:ws_dgrp                                                                                   ; alt_synch_pipe_hol                                   ; work         ;
;                   |dffpipe_4e9:dffpipe9|                                                                      ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|alt_synch_pipe_hol:ws_dgrp|dffpipe_4e9:dffpipe9                                                              ; dffpipe_4e9                                          ; work         ;
;                |altsyncram_vu31:fifo_ram|                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|altsyncram_vu31:fifo_ram                                                                                     ; altsyncram_vu31                                      ; work         ;
;                |cmpr_5h5:rdempty_eq_comp|                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|cmpr_5h5:rdempty_eq_comp                                                                                     ; cmpr_5h5                                             ; work         ;
;                |cmpr_5h5:rdfull_eq_comp|                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|cmpr_5h5:rdfull_eq_comp                                                                                      ; cmpr_5h5                                             ; work         ;
;                |cmpr_5h5:wrfull_eq_comp|                                                                      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|cmpr_5h5:wrfull_eq_comp                                                                                      ; cmpr_5h5                                             ; work         ;
;                |dffpipe_8d9:rdfull_reg|                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                       ; dffpipe_8d9                                          ; work         ;
;                |dffpipe_gd9:rs_brp|                                                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|dffpipe_gd9:rs_brp                                                                                           ; dffpipe_gd9                                          ; work         ;
;                |dffpipe_gd9:rs_bwp|                                                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|dffpipe_gd9:rs_bwp                                                                                           ; dffpipe_gd9                                          ; work         ;
;       |fifo_inst:EP83_fifo|                                                                                   ; 160 (0)     ; 131 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 60 (0)            ; 71 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo                                                                                                                                                                                           ; fifo_inst                                            ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                  ; 160 (0)     ; 131 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 60 (0)            ; 71 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                         ; dcfifo_mixed_widths                                  ; work         ;
;             |dcfifo_tqn1:auto_generated|                                                                      ; 160 (43)    ; 131 (33)                  ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (11)      ; 60 (25)           ; 71 (3)           ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated                                                                                                              ; dcfifo_tqn1                                          ; work         ;
;                |a_gray2bin_tsa:rdptr_g_gray2bin|                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|a_gray2bin_tsa:rdptr_g_gray2bin                                                                              ; a_gray2bin_tsa                                       ; work         ;
;                |a_gray2bin_tsa:rs_dgwp_gray2bin|                                                              ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|a_gray2bin_tsa:rs_dgwp_gray2bin                                                                              ; a_gray2bin_tsa                                       ; work         ;
;                |a_graycounter_ovb:wrptr_g1p|                                                                  ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 16 (16)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|a_graycounter_ovb:wrptr_g1p                                                                                  ; a_graycounter_ovb                                    ; work         ;
;                |a_graycounter_th6:rdptr_g1p|                                                                  ; 24 (24)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 17 (17)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|a_graycounter_th6:rdptr_g1p                                                                                  ; a_graycounter_th6                                    ; work         ;
;                |alt_synch_pipe_gpl:rs_dgwp|                                                                   ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 4 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|alt_synch_pipe_gpl:rs_dgwp                                                                                   ; alt_synch_pipe_gpl                                   ; work         ;
;                   |dffpipe_4f9:dffpipe6|                                                                      ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 4 (4)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_4f9:dffpipe6                                                              ; dffpipe_4f9                                          ; work         ;
;                |alt_synch_pipe_hpl:ws_dgrp|                                                                   ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 7 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|alt_synch_pipe_hpl:ws_dgrp                                                                                   ; alt_synch_pipe_hpl                                   ; work         ;
;                   |dffpipe_5f9:dffpipe9|                                                                      ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 7 (7)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_5f9:dffpipe9                                                              ; dffpipe_5f9                                          ; work         ;
;                |altsyncram_h141:fifo_ram|                                                                     ; 7 (0)       ; 3 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|altsyncram_h141:fifo_ram                                                                                     ; altsyncram_h141                                      ; work         ;
;                   |altsyncram:ram_block5a0|                                                                   ; 7 (0)       ; 3 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|altsyncram_h141:fifo_ram|altsyncram:ram_block5a0                                                             ; altsyncram                                           ; work         ;
;                      |altsyncram_3bi3:auto_generated|                                                         ; 7 (5)       ; 3 (3)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|altsyncram_h141:fifo_ram|altsyncram:ram_block5a0|altsyncram_3bi3:auto_generated                              ; altsyncram_3bi3                                      ; work         ;
;                         |decode_97a:decode2|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|altsyncram_h141:fifo_ram|altsyncram:ram_block5a0|altsyncram_3bi3:auto_generated|decode_97a:decode2           ; decode_97a                                           ; work         ;
;                |cmpr_ei5:rdempty_eq_comp|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|cmpr_ei5:rdempty_eq_comp                                                                                     ; cmpr_ei5                                             ; work         ;
;                |cmpr_ei5:rdfull_eq_comp|                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|cmpr_ei5:rdfull_eq_comp                                                                                      ; cmpr_ei5                                             ; work         ;
;                |cmpr_ei5:wrfull_eq_comp|                                                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|cmpr_ei5:wrfull_eq_comp                                                                                      ; cmpr_ei5                                             ; work         ;
;                |dffpipe_8d9:rdfull_reg|                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                       ; dffpipe_8d9                                          ; work         ;
;                |dffpipe_pe9:rs_brp|                                                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|dffpipe_pe9:rs_brp                                                                                           ; dffpipe_pe9                                          ; work         ;
;                |dffpipe_pe9:rs_bwp|                                                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|dffpipe_pe9:rs_bwp                                                                                           ; dffpipe_pe9                                          ; work         ;
;       |top:fft|                                                                                               ; 5128 (4928) ; 2461 (2401)               ; 0 (0)         ; 115968      ; 19   ; 0          ; 72           ; 0       ; 36        ; 0    ; 0            ; 2665 (2525)  ; 204 (200)         ; 2259 (2181)      ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft                                                                                                                                                                                                       ; top                                                  ; work         ;
;          |altshift_taps:self.spect.dc_removal.averages_0.shr.data_rtl_0|                                      ; 80 (0)      ; 14 (0)                    ; 0 (0)         ; 24528       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 4 (0)             ; 32 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_0.shr.data_rtl_0                                                                                                                                         ; altshift_taps                                        ; work         ;
;             |shift_taps_lhl:auto_generated|                                                                   ; 80 (0)      ; 14 (0)                    ; 0 (0)         ; 24528       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 4 (0)             ; 32 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_0.shr.data_rtl_0|shift_taps_lhl:auto_generated                                                                                                           ; shift_taps_lhl                                       ; work         ;
;                |altsyncram_o081:altsyncram2|                                                                  ; 56 (0)      ; 4 (0)                     ; 0 (0)         ; 24528       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 4 (0)             ; 22 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_0.shr.data_rtl_0|shift_taps_lhl:auto_generated|altsyncram_o081:altsyncram2                                                                               ; altsyncram_o081                                      ; work         ;
;                   |altsyncram:ram_block3a0|                                                                   ; 56 (0)      ; 4 (0)                     ; 0 (0)         ; 24528       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 4 (0)             ; 22 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_0.shr.data_rtl_0|shift_taps_lhl:auto_generated|altsyncram_o081:altsyncram2|altsyncram:ram_block3a0                                                       ; altsyncram                                           ; work         ;
;                      |altsyncram_ofe3:auto_generated|                                                         ; 56 (4)      ; 4 (4)                     ; 0 (0)         ; 24528       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 4 (4)             ; 22 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_0.shr.data_rtl_0|shift_taps_lhl:auto_generated|altsyncram_o081:altsyncram2|altsyncram:ram_block3a0|altsyncram_ofe3:auto_generated                        ; altsyncram_ofe3                                      ; work         ;
;                         |decode_c7a:decode2|                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_0.shr.data_rtl_0|shift_taps_lhl:auto_generated|altsyncram_o081:altsyncram2|altsyncram:ram_block3a0|altsyncram_ofe3:auto_generated|decode_c7a:decode2     ; decode_c7a                                           ; work         ;
;                         |mux_a3b:mux3|                                                                        ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 22 (22)          ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_0.shr.data_rtl_0|shift_taps_lhl:auto_generated|altsyncram_o081:altsyncram2|altsyncram:ram_block3a0|altsyncram_ofe3:auto_generated|mux_a3b:mux3           ; mux_a3b                                              ; work         ;
;                |cntr_t9f:cntr1|                                                                               ; 24 (21)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (11)      ; 0 (0)             ; 10 (10)          ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_0.shr.data_rtl_0|shift_taps_lhl:auto_generated|cntr_t9f:cntr1                                                                                            ; cntr_t9f                                             ; work         ;
;                   |cmpr_tsb:cmpr4|                                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_0.shr.data_rtl_0|shift_taps_lhl:auto_generated|cntr_t9f:cntr1|cmpr_tsb:cmpr4                                                                             ; cmpr_tsb                                             ; work         ;
;          |altshift_taps:self.spect.dc_removal.averages_1.shr.data_rtl_0|                                      ; 60 (0)      ; 12 (0)                    ; 0 (0)         ; 36792       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 12 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_1.shr.data_rtl_0                                                                                                                                         ; altshift_taps                                        ; work         ;
;             |shift_taps_53m:auto_generated|                                                                   ; 60 (0)      ; 12 (0)                    ; 0 (0)         ; 36792       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 12 (0)           ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_1.shr.data_rtl_0|shift_taps_53m:auto_generated                                                                                                           ; shift_taps_53m                                       ; work         ;
;                |altsyncram_u081:altsyncram2|                                                                  ; 38 (0)      ; 2 (0)                     ; 0 (0)         ; 36792       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_1.shr.data_rtl_0|shift_taps_53m:auto_generated|altsyncram_u081:altsyncram2                                                                               ; altsyncram_u081                                      ; work         ;
;                   |altsyncram:ram_block3a0|                                                                   ; 38 (0)      ; 2 (0)                     ; 0 (0)         ; 36792       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_1.shr.data_rtl_0|shift_taps_53m:auto_generated|altsyncram_u081:altsyncram2|altsyncram:ram_block3a0                                                       ; altsyncram                                           ; work         ;
;                      |altsyncram_89f3:auto_generated|                                                         ; 38 (2)      ; 2 (2)                     ; 0 (0)         ; 36792       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_1.shr.data_rtl_0|shift_taps_53m:auto_generated|altsyncram_u081:altsyncram2|altsyncram:ram_block3a0|altsyncram_89f3:auto_generated                        ; altsyncram_89f3                                      ; work         ;
;                         |mux_b3b:mux3|                                                                        ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_1.shr.data_rtl_0|shift_taps_53m:auto_generated|altsyncram_u081:altsyncram2|altsyncram:ram_block3a0|altsyncram_89f3:auto_generated|mux_b3b:mux3           ; mux_b3b                                              ; work         ;
;                |cntr_t9f:cntr1|                                                                               ; 24 (21)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (9)       ; 0 (0)             ; 12 (12)          ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_1.shr.data_rtl_0|shift_taps_53m:auto_generated|cntr_t9f:cntr1                                                                                            ; cntr_t9f                                             ; work         ;
;                   |cmpr_tsb:cmpr4|                                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_1.shr.data_rtl_0|shift_taps_53m:auto_generated|cntr_t9f:cntr1|cmpr_tsb:cmpr4                                                                             ; cmpr_tsb                                             ; work         ;
;          |altshift_taps:self.spect.fft.stages_0.shr.data_rtl_0|                                               ; 19 (0)      ; 8 (0)                     ; 0 (0)         ; 9144        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_0.shr.data_rtl_0                                                                                                                                                  ; altshift_taps                                        ; work         ;
;             |shift_taps_r1m:auto_generated|                                                                   ; 19 (0)      ; 8 (0)                     ; 0 (0)         ; 9144        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_0.shr.data_rtl_0|shift_taps_r1m:auto_generated                                                                                                                    ; shift_taps_r1m                                       ; work         ;
;                |altsyncram_or71:altsyncram2|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9144        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_0.shr.data_rtl_0|shift_taps_r1m:auto_generated|altsyncram_or71:altsyncram2                                                                                        ; altsyncram_or71                                      ; work         ;
;                |cntr_a7f:cntr1|                                                                               ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_0.shr.data_rtl_0|shift_taps_r1m:auto_generated|cntr_a7f:cntr1                                                                                                     ; cntr_a7f                                             ; work         ;
;                   |cmpr_krb:cmpr4|                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_0.shr.data_rtl_0|shift_taps_r1m:auto_generated|cntr_a7f:cntr1|cmpr_krb:cmpr4                                                                                      ; cmpr_krb                                             ; work         ;
;          |altshift_taps:self.spect.fft.stages_1.shr.data_rtl_0|                                               ; 17 (0)      ; 7 (0)                     ; 0 (0)         ; 4536        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 7 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_1.shr.data_rtl_0                                                                                                                                                  ; altshift_taps                                        ; work         ;
;             |shift_taps_p1m:auto_generated|                                                                   ; 17 (0)      ; 7 (0)                     ; 0 (0)         ; 4536        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 7 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_1.shr.data_rtl_0|shift_taps_p1m:auto_generated                                                                                                                    ; shift_taps_p1m                                       ; work         ;
;                |altsyncram_ir71:altsyncram2|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4536        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_1.shr.data_rtl_0|shift_taps_p1m:auto_generated|altsyncram_ir71:altsyncram2                                                                                        ; altsyncram_ir71                                      ; work         ;
;                |cntr_77f:cntr1|                                                                               ; 17 (15)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (8)       ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_1.shr.data_rtl_0|shift_taps_p1m:auto_generated|cntr_77f:cntr1                                                                                                     ; cntr_77f                                             ; work         ;
;                   |cmpr_jrb:cmpr4|                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_1.shr.data_rtl_0|shift_taps_p1m:auto_generated|cntr_77f:cntr1|cmpr_jrb:cmpr4                                                                                      ; cmpr_jrb                                             ; work         ;
;          |altshift_taps:self.spect.fft.stages_2.shr.data_rtl_0|                                               ; 15 (0)      ; 6 (0)                     ; 0 (0)         ; 2232        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_2.shr.data_rtl_0                                                                                                                                                  ; altshift_taps                                        ; work         ;
;             |shift_taps_80m:auto_generated|                                                                   ; 15 (0)      ; 6 (0)                     ; 0 (0)         ; 2232        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_2.shr.data_rtl_0|shift_taps_80m:auto_generated                                                                                                                    ; shift_taps_80m                                       ; work         ;
;                |altsyncram_eo71:altsyncram2|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2232        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_2.shr.data_rtl_0|shift_taps_80m:auto_generated|altsyncram_eo71:altsyncram2                                                                                        ; altsyncram_eo71                                      ; work         ;
;                |cntr_l5f:cntr1|                                                                               ; 15 (14)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_2.shr.data_rtl_0|shift_taps_80m:auto_generated|cntr_l5f:cntr1                                                                                                     ; cntr_l5f                                             ; work         ;
;                   |cmpr_irb:cmpr4|                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_2.shr.data_rtl_0|shift_taps_80m:auto_generated|cntr_l5f:cntr1|cmpr_irb:cmpr4                                                                                      ; cmpr_irb                                             ; work         ;
;          |altshift_taps:self.spect.fft.stages_3.shr.data_rtl_0|                                               ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 1080        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_3.shr.data_rtl_0                                                                                                                                                  ; altshift_taps                                        ; work         ;
;             |shift_taps_30m:auto_generated|                                                                   ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 1080        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_3.shr.data_rtl_0|shift_taps_30m:auto_generated                                                                                                                    ; shift_taps_30m                                       ; work         ;
;                |altsyncram_2o71:altsyncram2|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1080        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_3.shr.data_rtl_0|shift_taps_30m:auto_generated|altsyncram_2o71:altsyncram2                                                                                        ; altsyncram_2o71                                      ; work         ;
;                |cntr_f5f:cntr1|                                                                               ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_3.shr.data_rtl_0|shift_taps_30m:auto_generated|cntr_f5f:cntr1                                                                                                     ; cntr_f5f                                             ; work         ;
;                   |cmpr_hrb:cmpr4|                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_3.shr.data_rtl_0|shift_taps_30m:auto_generated|cntr_f5f:cntr1|cmpr_hrb:cmpr4                                                                                      ; cmpr_hrb                                             ; work         ;
;          |altshift_taps:self.spect.fft.stages_4.shr.data_rtl_0|                                               ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 504         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_4.shr.data_rtl_0                                                                                                                                                  ; altshift_taps                                        ; work         ;
;             |shift_taps_50m:auto_generated|                                                                   ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 504         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_4.shr.data_rtl_0|shift_taps_50m:auto_generated                                                                                                                    ; shift_taps_50m                                       ; work         ;
;                |altsyncram_4o71:altsyncram2|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 504         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_4.shr.data_rtl_0|shift_taps_50m:auto_generated|altsyncram_4o71:altsyncram2                                                                                        ; altsyncram_4o71                                      ; work         ;
;                |cntr_g5f:cntr1|                                                                               ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_4.shr.data_rtl_0|shift_taps_50m:auto_generated|cntr_g5f:cntr1                                                                                                     ; cntr_g5f                                             ; work         ;
;                   |cmpr_grb:cmpr4|                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_4.shr.data_rtl_0|shift_taps_50m:auto_generated|cntr_g5f:cntr1|cmpr_grb:cmpr4                                                                                      ; cmpr_grb                                             ; work         ;
;          |altshift_taps:self.spect.fft.stages_5.shr.data_rtl_0|                                               ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 216         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_5.shr.data_rtl_0                                                                                                                                                  ; altshift_taps                                        ; work         ;
;             |shift_taps_mul:auto_generated|                                                                   ; 8 (0)       ; 3 (0)                     ; 0 (0)         ; 216         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_5.shr.data_rtl_0|shift_taps_mul:auto_generated                                                                                                                    ; shift_taps_mul                                       ; work         ;
;                |altsyncram_4l71:altsyncram2|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 216         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_5.shr.data_rtl_0|shift_taps_mul:auto_generated|altsyncram_4l71:altsyncram2                                                                                        ; altsyncram_4l71                                      ; work         ;
;                |cntr_04f:cntr1|                                                                               ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_5.shr.data_rtl_0|shift_taps_mul:auto_generated|cntr_04f:cntr1                                                                                                     ; cntr_04f                                             ; work         ;
;          |altshift_taps:self.spect.fft.stages_6.shr.data_rtl_0|                                               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 72          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_6.shr.data_rtl_0                                                                                                                                                  ; altshift_taps                                        ; work         ;
;             |shift_taps_iul:auto_generated|                                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 72          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_6.shr.data_rtl_0|shift_taps_iul:auto_generated                                                                                                                    ; shift_taps_iul                                       ; work         ;
;                |altsyncram_ok71:altsyncram2|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 72          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_6.shr.data_rtl_0|shift_taps_iul:auto_generated|altsyncram_ok71:altsyncram2                                                                                        ; altsyncram_ok71                                      ; work         ;
;                |cntr_q3f:cntr1|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_6.shr.data_rtl_0|shift_taps_iul:auto_generated|cntr_q3f:cntr1                                                                                                     ; cntr_q3f                                             ; work         ;
;          |altsyncram:self.spect.dec.ram[0].data[0][1]__1|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altsyncram:self.spect.dec.ram[0].data[0][1]__1                                                                                                                                                        ; altsyncram                                           ; work         ;
;             |altsyncram_g3d1:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altsyncram:self.spect.dec.ram[0].data[0][1]__1|altsyncram_g3d1:auto_generated                                                                                                                         ; altsyncram_g3d1                                      ; work         ;
;          |altsyncram:self.spect.dec.ram[1].data[0][1]__2|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altsyncram:self.spect.dec.ram[1].data[0][1]__2                                                                                                                                                        ; altsyncram                                           ; work         ;
;             |altsyncram_g3d1:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|altsyncram:self.spect.dec.ram[1].data[0][1]__2|altsyncram_g3d1:auto_generated                                                                                                                         ; altsyncram_g3d1                                      ; work         ;
;          |lpm_mult:Mult0|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult0                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated                                                                                                                                                                ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult10|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult10                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult11|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult11                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult12|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult12                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult13|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult13                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult14|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult14                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult15|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult15                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult16|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult16                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult17|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult17                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult18|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult18                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult19|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult19                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult1|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult1                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated                                                                                                                                                                ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult20|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult20                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult21|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult21                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult22|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult22                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult23|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult23                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult24|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult24                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult25|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult25                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult26|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult26                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult27|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult27                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult28|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult28                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult29|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult29                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult2|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult2                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated                                                                                                                                                                ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult30|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult30                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult31|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult31                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult32|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult32                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult33|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult33                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated                                                                                                                                                               ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult34|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult34                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_1hs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult34|mult_1hs:auto_generated                                                                                                                                                               ; mult_1hs                                             ; work         ;
;          |lpm_mult:Mult35|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult35                                                                                                                                                                                       ; lpm_mult                                             ; work         ;
;             |mult_1hs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult35|mult_1hs:auto_generated                                                                                                                                                               ; mult_1hs                                             ; work         ;
;          |lpm_mult:Mult3|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult3                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated                                                                                                                                                                ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult4|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult4                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated                                                                                                                                                                ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult5|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult5                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated                                                                                                                                                                ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult6|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult6                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated                                                                                                                                                                ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult7|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult7                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated                                                                                                                                                                ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult8|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult8                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated                                                                                                                                                                ; mult_sgs                                             ; work         ;
;          |lpm_mult:Mult9|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult9                                                                                                                                                                                        ; lpm_mult                                             ; work         ;
;             |mult_sgs:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated                                                                                                                                                                ; mult_sgs                                             ; work         ;
;    |fft_pll:inst19|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|fft_pll:inst19                                                                                                                                                                                                               ; fft_pll                                              ; work         ;
;       |altpll:altpll_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|fft_pll:inst19|altpll:altpll_component                                                                                                                                                                                       ; altpll                                               ; work         ;
;          |fft_pll_altpll:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated                                                                                                                                                         ; fft_pll_altpll                                       ; work         ;
;    |fpgacfg:inst27|                                                                                           ; 73 (58)     ; 44 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (20)      ; 8 (8)             ; 36 (27)          ; 0          ; |lms7_trx_top|fpgacfg:inst27                                                                                                                                                                                                               ; fpgacfg                                              ; work         ;
;       |mcfg32wm_fsm:fsm|                                                                                      ; 18 (18)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|fpgacfg:inst27|mcfg32wm_fsm:fsm                                                                                                                                                                                              ; mcfg32wm_fsm                                         ; work         ;
;    |limelight_top:inst12|                                                                                     ; 36 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 0 (0)            ; 0          ; |lms7_trx_top|limelight_top:inst12                                                                                                                                                                                                         ; limelight_top                                        ; work         ;
;       |rx_path_top:rx_path_top_inst0|                                                                         ; 36 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 0 (0)            ; 0          ; |lms7_trx_top|limelight_top:inst12|rx_path_top:rx_path_top_inst0                                                                                                                                                                           ; rx_path_top                                          ; work         ;
;          |diq2fifo:diq2fifo_inst0|                                                                            ; 36 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 0 (0)            ; 0          ; |lms7_trx_top|limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0                                                                                                                                                   ; diq2fifo                                             ; work         ;
;             |lms7002_ddin:inst0_lms7002_ddin|                                                                 ; 36 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 0 (0)            ; 0          ; |lms7_trx_top|limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin                                                                                                                   ; lms7002_ddin                                         ; work         ;
;                |altddio_in:ALTDDIO_IN_component|                                                              ; 36 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 0 (0)            ; 0          ; |lms7_trx_top|limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component                                                                                   ; altddio_in                                           ; work         ;
;                   |ddio_in_e4i:auto_generated|                                                                ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (36)           ; 0 (0)            ; 0          ; |lms7_trx_top|limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated                                                        ; ddio_in_e4i                                          ; work         ;
;    |nios_cpu:inst10|                                                                                          ; 2692 (2)    ; 1495 (0)                  ; 0 (0)         ; 34816       ; 6    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1194 (2)     ; 251 (0)           ; 1247 (0)         ; 0          ; |lms7_trx_top|nios_cpu:inst10                                                                                                                                                                                                              ; nios_cpu                                             ; work         ;
;       |lms_ctr:u0|                                                                                            ; 2690 (0)    ; 1495 (0)                  ; 0 (0)         ; 34816       ; 6    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1192 (0)     ; 251 (0)           ; 1247 (0)         ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0                                                                                                                                                                                                   ; lms_ctr                                              ; lms_ctr      ;
;          |altera_dual_boot:dual_boot_0|                                                                       ; 238 (0)     ; 169 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 59 (0)            ; 110 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0                                                                                                                                                                      ; altera_dual_boot                                     ; lms_ctr      ;
;             |alt_dual_boot_avmm:alt_dual_boot_avmm_comp|                                                      ; 238 (26)    ; 169 (17)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (9)       ; 59 (9)            ; 110 (27)         ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp                                                                                                                           ; alt_dual_boot_avmm                                   ; lms_ctr      ;
;                |alt_dual_boot:alt_dual_boot|                                                                  ; 212 (135)   ; 152 (76)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (59)      ; 50 (21)           ; 102 (55)         ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot                                                                                               ; alt_dual_boot                                        ; lms_ctr      ;
;                   |lpm_counter:counter|                                                                       ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter                                                                           ; lpm_counter                                          ; work         ;
;                      |cntr_d7i:auto_generated|                                                                ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter|cntr_d7i:auto_generated                                                   ; cntr_d7i                                             ; work         ;
;                   |lpm_shiftreg:read_reg|                                                                     ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_shiftreg:read_reg                                                                         ; lpm_shiftreg                                         ; work         ;
;                   |lpm_shiftreg:write_reg|                                                                    ; 41 (41)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 41 (41)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_shiftreg:write_reg                                                                        ; lpm_shiftreg                                         ; work         ;
;          |altera_onchip_flash:onchip_flash_0|                                                                 ; 568 (0)     ; 282 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 253 (0)      ; 4 (0)             ; 311 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0                                                                                                                                                                ; altera_onchip_flash                                  ; lms_ctr      ;
;             |altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|                                     ; 87 (87)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 63 (63)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller                                                                                                    ; altera_onchip_flash_avmm_csr_controller              ; lms_ctr      ;
;             |altera_onchip_flash_avmm_data_controller:avmm_data_controller|                                   ; 483 (426)   ; 249 (213)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 229 (211)    ; 4 (2)             ; 250 (201)        ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller                                                                                                  ; altera_onchip_flash_avmm_data_controller             ; lms_ctr      ;
;                |altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker| ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker     ; altera_onchip_flash_a_address_write_protection_check ; lms_ctr      ;
;                |altera_onchip_flash_address_range_check:address_range_checker|                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_address_range_check:address_range_checker                                    ; altera_onchip_flash_address_range_check              ; lms_ctr      ;
;                |altera_onchip_flash_convert_address:address_convertor|                                        ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_address:address_convertor                                            ; altera_onchip_flash_convert_address                  ; lms_ctr      ;
;                |altera_onchip_flash_convert_sector:sector_convertor|                                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_sector:sector_convertor                                              ; altera_onchip_flash_convert_sector                   ; lms_ctr      ;
;                |altera_std_synchronizer:stdsync_busy_clear|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy_clear                                                       ; altera_std_synchronizer                              ; work         ;
;                |altera_std_synchronizer:stdsync_busy|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy                                                             ; altera_std_synchronizer                              ; work         ;
;                |lpm_shiftreg:ufm_data_shiftreg|                                                               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|lpm_shiftreg:ufm_data_shiftreg                                                                   ; lpm_shiftreg                                         ; work         ;
;             |altera_onchip_flash_block:altera_onchip_flash_block|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block                                                                                                            ; altera_onchip_flash_block                            ; lms_ctr      ;
;          |altera_reset_controller:rst_controller|                                                             ; 17 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (6)            ; 6 (5)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_reset_controller:rst_controller                                                                                                                                                            ; altera_reset_controller                              ; lms_ctr      ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                             ; altera_reset_synchronizer                            ; lms_ctr      ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                 ; altera_reset_synchronizer                            ; lms_ctr      ;
;          |avfifo:av_fifo_int_0|                                                                               ; 40 (40)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 35 (35)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|avfifo:av_fifo_int_0                                                                                                                                                                              ; avfifo                                               ; lms_ctr      ;
;          |i2c_opencores:i2c_opencores_0|                                                                      ; 291 (0)     ; 129 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (0)      ; 2 (0)             ; 127 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0                                                                                                                                                                     ; i2c_opencores                                        ; lms_ctr      ;
;             |i2c_master_top:i2c_master_top_inst|                                                              ; 291 (84)    ; 129 (54)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (30)     ; 2 (0)             ; 127 (49)         ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst                                                                                                                                  ; i2c_master_top                                       ; lms_ctr      ;
;                |i2c_master_byte_ctrl:byte_controller|                                                         ; 212 (66)    ; 75 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (40)     ; 2 (0)             ; 78 (26)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller                                                                                             ; i2c_master_byte_ctrl                                 ; lms_ctr      ;
;                   |i2c_master_bit_ctrl:bit_controller|                                                        ; 146 (146)   ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 2 (2)             ; 52 (52)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                          ; i2c_master_bit_ctrl                                  ; lms_ctr      ;
;          |lms_ctr_dac_spi:dac_spi|                                                                            ; 144 (144)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 47 (47)           ; 68 (68)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi                                                                                                                                                                           ; lms_ctr_dac_spi                                      ; lms_ctr      ;
;          |lms_ctr_flash_spi:flash_spi|                                                                        ; 140 (140)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 41 (41)           ; 74 (74)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_flash_spi:flash_spi                                                                                                                                                                       ; lms_ctr_flash_spi                                    ; lms_ctr      ;
;          |lms_ctr_fpga_spi:fpga_spi|                                                                          ; 157 (157)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 45 (45)           ; 73 (73)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi                                                                                                                                                                         ; lms_ctr_fpga_spi                                     ; lms_ctr      ;
;          |lms_ctr_leds:leds|                                                                                  ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 9 (9)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_leds:leds                                                                                                                                                                                 ; lms_ctr_leds                                         ; lms_ctr      ;
;          |lms_ctr_lms_ctr_gpio:lms_ctr_gpio|                                                                  ; 14 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_lms_ctr_gpio:lms_ctr_gpio                                                                                                                                                                 ; lms_ctr_lms_ctr_gpio                                 ; lms_ctr      ;
;          |lms_ctr_mm_interconnect_0:mm_interconnect_0|                                                        ; 425 (0)     ; 219 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 203 (0)      ; 17 (0)            ; 205 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0                                                                                                                                                       ; lms_ctr_mm_interconnect_0                            ; lms_ctr      ;
;             |altera_avalon_sc_fifo:av_fifo_int_0_avalon_slave_0_agent_rsp_fifo|                               ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_fifo_int_0_avalon_slave_0_agent_rsp_fifo                                                                                     ; altera_avalon_sc_fifo                                ; lms_ctr      ;
;             |altera_avalon_sc_fifo:dac_spi_spi_control_port_agent_rsp_fifo|                                   ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dac_spi_spi_control_port_agent_rsp_fifo                                                                                         ; altera_avalon_sc_fifo                                ; lms_ctr      ;
;             |altera_avalon_sc_fifo:dual_boot_0_avalon_agent_rsp_fifo|                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dual_boot_0_avalon_agent_rsp_fifo                                                                                               ; altera_avalon_sc_fifo                                ; lms_ctr      ;
;             |altera_avalon_sc_fifo:flash_spi_spi_control_port_agent_rsp_fifo|                                 ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:flash_spi_spi_control_port_agent_rsp_fifo                                                                                       ; altera_avalon_sc_fifo                                ; lms_ctr      ;
;             |altera_avalon_sc_fifo:fpga_spi_spi_control_port_agent_rsp_fifo|                                  ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fpga_spi_spi_control_port_agent_rsp_fifo                                                                                        ; altera_avalon_sc_fifo                                ; lms_ctr      ;
;             |altera_avalon_sc_fifo:i2c_opencores_0_avalon_slave_0_agent_rsp_fifo|                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_opencores_0_avalon_slave_0_agent_rsp_fifo                                                                                   ; altera_avalon_sc_fifo                                ; lms_ctr      ;
;             |altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|                                                    ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo                                                                                                          ; altera_avalon_sc_fifo                                ; lms_ctr      ;
;             |altera_avalon_sc_fifo:lms_ctr_gpio_s1_agent_rsp_fifo|                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lms_ctr_gpio_s1_agent_rsp_fifo                                                                                                  ; altera_avalon_sc_fifo                                ; lms_ctr      ;
;             |altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo                                                                                               ; altera_avalon_sc_fifo                                ; lms_ctr      ;
;             |altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|                                        ; 13 (13)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 6 (6)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo                                                                                              ; altera_avalon_sc_fifo                                ; lms_ctr      ;
;             |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                              ; altera_avalon_sc_fifo                                ; lms_ctr      ;
;             |altera_avalon_sc_fifo:switch_s1_agent_rsp_fifo|                                                  ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switch_s1_agent_rsp_fifo                                                                                                        ; altera_avalon_sc_fifo                                ; lms_ctr      ;
;             |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                       ; altera_avalon_sc_fifo                                ; lms_ctr      ;
;             |altera_merlin_master_agent:nios2_cpu_data_master_agent|                                          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_cpu_data_master_agent                                                                                                ; altera_merlin_master_agent                           ; lms_ctr      ;
;             |altera_merlin_master_agent:nios2_cpu_instruction_master_agent|                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_cpu_instruction_master_agent                                                                                         ; altera_merlin_master_agent                           ; lms_ctr      ;
;             |altera_merlin_master_translator:nios2_cpu_data_master_translator|                                ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_data_master_translator                                                                                      ; altera_merlin_master_translator                      ; lms_ctr      ;
;             |altera_merlin_master_translator:nios2_cpu_instruction_master_translator|                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_instruction_master_translator                                                                               ; altera_merlin_master_translator                      ; lms_ctr      ;
;             |altera_merlin_slave_agent:av_fifo_int_0_avalon_slave_0_agent|                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_fifo_int_0_avalon_slave_0_agent                                                                                          ; altera_merlin_slave_agent                            ; lms_ctr      ;
;             |altera_merlin_slave_agent:leds_s1_agent|                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_s1_agent                                                                                                               ; altera_merlin_slave_agent                            ; lms_ctr      ;
;             |altera_merlin_slave_agent:lms_ctr_gpio_s1_agent|                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lms_ctr_gpio_s1_agent                                                                                                       ; altera_merlin_slave_agent                            ; lms_ctr      ;
;             |altera_merlin_slave_agent:onchip_flash_0_csr_agent|                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_flash_0_csr_agent                                                                                                    ; altera_merlin_slave_agent                            ; lms_ctr      ;
;             |altera_merlin_slave_agent:onchip_flash_0_data_agent|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_flash_0_data_agent                                                                                                   ; altera_merlin_slave_agent                            ; lms_ctr      ;
;             |altera_merlin_slave_agent:switch_s1_agent|                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:switch_s1_agent                                                                                                             ; altera_merlin_slave_agent                            ; lms_ctr      ;
;             |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                            ; altera_merlin_slave_agent                            ; lms_ctr      ;
;             |altera_merlin_slave_translator:av_fifo_int_0_avalon_slave_0_translator|                          ; 39 (39)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 35 (35)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:av_fifo_int_0_avalon_slave_0_translator                                                                                ; altera_merlin_slave_translator                       ; lms_ctr      ;
;             |altera_merlin_slave_translator:dac_spi_spi_control_port_translator|                              ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 8 (8)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dac_spi_spi_control_port_translator                                                                                    ; altera_merlin_slave_translator                       ; lms_ctr      ;
;             |altera_merlin_slave_translator:dual_boot_0_avalon_translator|                                    ; 24 (24)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 20 (20)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dual_boot_0_avalon_translator                                                                                          ; altera_merlin_slave_translator                       ; lms_ctr      ;
;             |altera_merlin_slave_translator:flash_spi_spi_control_port_translator|                            ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 13 (13)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:flash_spi_spi_control_port_translator                                                                                  ; altera_merlin_slave_translator                       ; lms_ctr      ;
;             |altera_merlin_slave_translator:fpga_spi_spi_control_port_translator|                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fpga_spi_spi_control_port_translator                                                                                   ; altera_merlin_slave_translator                       ; lms_ctr      ;
;             |altera_merlin_slave_translator:i2c_opencores_0_avalon_slave_0_translator|                        ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i2c_opencores_0_avalon_slave_0_translator                                                                              ; altera_merlin_slave_translator                       ; lms_ctr      ;
;             |altera_merlin_slave_translator:leds_s1_translator|                                               ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator                                                                                                     ; altera_merlin_slave_translator                       ; lms_ctr      ;
;             |altera_merlin_slave_translator:lms_ctr_gpio_s1_translator|                                       ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lms_ctr_gpio_s1_translator                                                                                             ; altera_merlin_slave_translator                       ; lms_ctr      ;
;             |altera_merlin_slave_translator:onchip_flash_0_csr_translator|                                    ; 36 (36)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 33 (33)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_flash_0_csr_translator                                                                                          ; altera_merlin_slave_translator                       ; lms_ctr      ;
;             |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                         ; altera_merlin_slave_translator                       ; lms_ctr      ;
;             |altera_merlin_slave_translator:switch_s1_translator|                                             ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 3 (3)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switch_s1_translator                                                                                                   ; altera_merlin_slave_translator                       ; lms_ctr      ;
;             |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                            ; 10 (10)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 4 (4)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                  ; altera_merlin_slave_translator                       ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_demux:cmd_demux|                                                   ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                         ; lms_ctr_mm_interconnect_0_cmd_demux                  ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|                                               ; 22 (19)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (16)      ; 0 (0)             ; 5 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005                                                                                                     ; lms_ctr_mm_interconnect_0_cmd_mux_005                ; lms_ctr      ;
;                |altera_merlin_arbitrator:arb|                                                                 ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb                                                                        ; altera_merlin_arbitrator                             ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_router:router|                                                         ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_router:router                                                                                                               ; lms_ctr_mm_interconnect_0_router                     ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_rsp_demux_005:rsp_demux_005|                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_rsp_demux_005:rsp_demux_005                                                                                                 ; lms_ctr_mm_interconnect_0_rsp_demux_005              ; lms_ctr      ;
;             |lms_ctr_mm_interconnect_0_rsp_mux:rsp_mux|                                                       ; 137 (137)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 59 (59)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                             ; lms_ctr_mm_interconnect_0_rsp_mux                    ; lms_ctr      ;
;          |lms_ctr_nios2_cpu:nios2_cpu|                                                                        ; 716 (0)     ; 316 (0)                   ; 0 (0)         ; 2048        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 398 (0)      ; 17 (0)            ; 301 (0)          ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu                                                                                                                                                                       ; lms_ctr_nios2_cpu                                    ; lms_ctr      ;
;             |lms_ctr_nios2_cpu_cpu:cpu|                                                                       ; 716 (650)   ; 316 (316)                 ; 0 (0)         ; 2048        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 398 (332)    ; 17 (17)           ; 301 (301)        ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu                                                                                                                                             ; lms_ctr_nios2_cpu_cpu                                ; lms_ctr      ;
;                |lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a                                                          ; lms_ctr_nios2_cpu_cpu_register_bank_a_module         ; lms_ctr      ;
;                   |altsyncram:the_altsyncram|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram                                ; altsyncram                                           ; work         ;
;                      |altsyncram_ssb1:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_ssb1:auto_generated ; altsyncram_ssb1                                      ; work         ;
;                |lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b                                                          ; lms_ctr_nios2_cpu_cpu_register_bank_b_module         ; lms_ctr      ;
;                   |altsyncram:the_altsyncram|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram                                ; altsyncram                                           ; work         ;
;                      |altsyncram_ssb1:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_ssb1:auto_generated ; altsyncram_ssb1                                      ; work         ;
;                |lpm_add_sub:Add2|                                                                             ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lpm_add_sub:Add2                                                                                                                            ; lpm_add_sub                                          ; work         ;
;                   |add_sub_gai:auto_generated|                                                                ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lpm_add_sub:Add2|add_sub_gai:auto_generated                                                                                                 ; add_sub_gai                                          ; work         ;
;          |lms_ctr_onchip_memory2_0:onchip_memory2_0|                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_onchip_memory2_0:onchip_memory2_0                                                                                                                                                         ; lms_ctr_onchip_memory2_0                             ; lms_ctr      ;
;             |altsyncram:the_altsyncram|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                               ; altsyncram                                           ; work         ;
;                |altsyncram_sgc1:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_sgc1:auto_generated                                                                                                ; altsyncram_sgc1                                      ; work         ;
;          |lms_ctr_switch:switch|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |lms7_trx_top|nios_cpu:inst10|lms_ctr:u0|lms_ctr_switch:switch                                                                                                                                                                             ; lms_ctr_switch                                       ; lms_ctr      ;
+---------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                         ;
+--------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+--------------------+----------+---------------+---------------+-----------------------+----------+----------+
; FPGA_LED_G         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FT_WRn             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_SPI_SCLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_SPI_MOSI      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_SPI_LMS_SS    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_SPI_DAC_SS    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_RESET          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_ENABLE_IQSEL1  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_LED_R         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FAN_CTRL           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_FCLK1          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_FCLK2          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; TX_LB_AT           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; TX_LB_SH           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RFSW_RX_V1         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RFSW_RX_V2         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RFSW_TX_V1         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; RFSW_TX_V2         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_QSPI_FLASH_SS ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_QSPI_SCLK     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_QSPI_IO0      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_QSPI_IO2      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_QSPI_IO3      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_CORE_LDO_EN    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_TXEN           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_RXEN           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_TXNRX1         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_TXNRX2         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_GPIO[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_GPIO[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_GPIO[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_GPIO[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1[11]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1[10]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1[9]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1[8]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1[7]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1[6]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1[5]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1[4]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LMS_DIQ1[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LM75_OS            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LMS_MCLK1          ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_I2C_SCL       ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
; FPGA_I2C_SDA       ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
; FT_BE[3]           ; Bidir    ; --            ; --            ; --                    ; --       ; (0) 0 ps ;
; FT_BE[2]           ; Bidir    ; --            ; --            ; --                    ; --       ; (0) 0 ps ;
; FT_BE[1]           ; Bidir    ; --            ; --            ; --                    ; --       ; (0) 0 ps ;
; FT_BE[0]           ; Bidir    ; --            ; --            ; --                    ; --       ; (0) 0 ps ;
; FT_D[31]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[30]           ; Bidir    ; (1) 186 ps    ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[29]           ; Bidir    ; (1) 186 ps    ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[28]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[27]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[26]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[25]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[24]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[23]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[22]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[21]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[20]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[19]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[18]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[17]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[16]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[15]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[14]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[13]           ; Bidir    ; (1) 186 ps    ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[12]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[11]           ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[10]           ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[9]            ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[8]            ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[7]            ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[6]            ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[5]            ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[4]            ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[3]            ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[2]            ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[1]            ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FT_D[0]            ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; FPGA_EGPIO[1]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; FPGA_EGPIO[0]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LMS_ENABLE_IQSEL2  ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[0]      ; Input    ; (6) 873 ps    ; (0) 0 ps      ; --                    ; --       ; --       ;
; LMS_MCLK2          ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMK_CLK            ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --       ;
; FT_RXFn            ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; FT_CLK             ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; HW_VER[3]          ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; FT_TXEn            ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
; FPGA_QSPI_IO1      ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; FPGA_SPI_MISO      ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
; BOM_VER[2]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; HW_VER[2]          ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
; HW_VER[1]          ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
; HW_VER[0]          ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; BOM_VER[1]         ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; BOM_VER[0]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[11]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[10]     ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
; LMS_DIQ2_D[9]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[8]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[7]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[6]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[5]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[4]      ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
; LMS_DIQ2_D[3]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[2]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; LMS_DIQ2_D[1]      ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
+--------------------+----------+---------------+---------------+-----------------------+----------+----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; LM75_OS                                                                                                                                                                                              ;                   ;         ;
; LMS_MCLK1                                                                                                                                                                                            ;                   ;         ;
; FPGA_I2C_SCL                                                                                                                                                                                         ;                   ;         ;
;      - nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL~0                    ; 1                 ; 6       ;
; FPGA_I2C_SDA                                                                                                                                                                                         ;                   ;         ;
;      - nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA~0                    ; 1                 ; 6       ;
; FT_BE[3]                                                                                                                                                                                             ;                   ;         ;
; FT_BE[2]                                                                                                                                                                                             ;                   ;         ;
; FT_BE[1]                                                                                                                                                                                             ;                   ;         ;
; FT_BE[0]                                                                                                                                                                                             ;                   ;         ;
; FT_D[31]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[31]~feeder                                                                                                                                                ; 0                 ; 0       ;
; FT_D[30]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[30]~feeder                                                                                                                                                ; 0                 ; 1       ;
; FT_D[29]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[29]~feeder                                                                                                                                                ; 0                 ; 1       ;
; FT_D[28]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[28]                                                                                                                                                       ; 0                 ; 0       ;
; FT_D[27]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[27]                                                                                                                                                       ; 0                 ; 0       ;
; FT_D[26]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[26]                                                                                                                                                       ; 0                 ; 0       ;
; FT_D[25]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[25]                                                                                                                                                       ; 0                 ; 0       ;
; FT_D[24]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[24]~feeder                                                                                                                                                ; 0                 ; 0       ;
; FT_D[23]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[23]~feeder                                                                                                                                                ; 1                 ; 0       ;
; FT_D[22]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[22]~feeder                                                                                                                                                ; 1                 ; 0       ;
; FT_D[21]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[21]                                                                                                                                                       ; 1                 ; 0       ;
; FT_D[20]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[20]                                                                                                                                                       ; 1                 ; 0       ;
; FT_D[19]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[19]~feeder                                                                                                                                                ; 0                 ; 0       ;
; FT_D[18]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[18]                                                                                                                                                       ; 0                 ; 0       ;
; FT_D[17]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[17]~feeder                                                                                                                                                ; 0                 ; 0       ;
; FT_D[16]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[16]~feeder                                                                                                                                                ; 0                 ; 0       ;
; FT_D[15]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[15]                                                                                                                                                       ; 1                 ; 0       ;
; FT_D[14]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[14]~feeder                                                                                                                                                ; 0                 ; 0       ;
; FT_D[13]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[13]~feeder                                                                                                                                                ; 0                 ; 1       ;
; FT_D[12]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|Selector2~5                                                                                                                                             ; 1                 ; 0       ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[12]~feeder                                                                                                                                                ; 1                 ; 0       ;
; FT_D[11]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[11]~feeder                                                                                                                                                ; 0                 ; 0       ;
; FT_D[10]                                                                                                                                                                                             ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[10]                                                                                                                                                       ; 1                 ; 0       ;
; FT_D[9]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|Selector5~0                                                                                                                                             ; 0                 ; 0       ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[9]                                                                                                                                                        ; 0                 ; 0       ;
; FT_D[8]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|Selector1~2                                                                                                                                             ; 0                 ; 0       ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[8]~feeder                                                                                                                                                 ; 0                 ; 0       ;
; FT_D[7]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[7]~feeder                                                                                                                                                 ; 0                 ; 0       ;
; FT_D[6]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[6]~feeder                                                                                                                                                 ; 0                 ; 0       ;
; FT_D[5]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[5]                                                                                                                                                        ; 1                 ; 0       ;
; FT_D[4]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[4]                                                                                                                                                        ; 1                 ; 0       ;
; FT_D[3]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[3]                                                                                                                                                        ; 0                 ; 0       ;
; FT_D[2]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[2]~feeder                                                                                                                                                 ; 1                 ; 0       ;
; FT_D[1]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[1]                                                                                                                                                        ; 1                 ; 0       ;
; FT_D[0]                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data[0]~feeder                                                                                                                                                 ; 0                 ; 0       ;
; FPGA_EGPIO[1]                                                                                                                                                                                        ;                   ;         ;
; FPGA_EGPIO[0]                                                                                                                                                                                        ;                   ;         ;
; LMS_ENABLE_IQSEL2                                                                                                                                                                                    ;                   ;         ;
;      - FPGA_GPIO[3]~output                                                                                                                                                                           ; 0                 ; 6       ;
; LMS_DIQ2_D[0]                                                                                                                                                                                        ;                   ;         ;
;      - FPGA_GPIO[2]~output                                                                                                                                                                           ; 0                 ; 6       ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[0]~feeder  ; 1                 ; 0       ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[0]~feeder  ; 1                 ; 0       ;
; LMS_MCLK2                                                                                                                                                                                            ;                   ;         ;
; LMK_CLK                                                                                                                                                                                              ;                   ;         ;
;      - nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|transmitting                                                                                                                               ; 0                 ; 0       ;
;      - nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|stateZero                                                                                                                                  ; 0                 ; 0       ;
;      - nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|spi_slave_select_reg[0]                                                                                                                    ; 0                 ; 0       ;
;      - nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|SSO_reg                                                                                                                                    ; 0                 ; 0       ;
;      - nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|SCLK_reg                                                                                                                                 ; 1                 ; 0       ;
; FT_RXFn                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|Selector2~0                                                                                                                                                       ; 0                 ; 0       ;
;      - FT601_top:inst|FT601:ft_fsm|Selector37~0                                                                                                                                                      ; 0                 ; 0       ;
;      - FT601_top:inst|FT601:ft_fsm|Selector35~1                                                                                                                                                      ; 0                 ; 0       ;
;      - FT601_top:inst|FT601:ft_fsm|WR_data_req_int~3                                                                                                                                                 ; 0                 ; 0       ;
;      - FT601_top:inst|FT601:ft_fsm|RD_data_valid_int~1                                                                                                                                               ; 0                 ; 0       ;
; FT_CLK                                                                                                                                                                                               ;                   ;         ;
; HW_VER[3]                                                                                                                                                                                            ;                   ;         ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|altsyncram_8661:fifo_ram|ram_block5a0                                         ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|ch_n_reg[0]                                                                                                                                                       ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|ch_n_reg[1]                                                                                                                                                       ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|rd_wr_reg                                                                                                                                                         ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|current_state.idle                                                                                                                                                ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|current_state.prep_cmd                                                                                                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|current_state.cmd                                                                                                                                                 ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|current_state.bus_turn0                                                                                                                                           ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|current_state.bus_turn1                                                                                                                                           ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|current_state.data_trnsf                                                                                                                                          ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[0]                                                                                                                                                       ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[1]                                                                                                                                                       ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[2]                                                                                                                                                       ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[3]                                                                                                                                                       ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[4]                                                                                                                                                       ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[5]                                                                                                                                                       ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[6]                                                                                                                                                       ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[7]                                                                                                                                                       ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[8]                                                                                                                                                       ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[9]                                                                                                                                                       ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[10]                                                                                                                                                      ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[11]                                                                                                                                                      ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[12]                                                                                                                                                      ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[13]                                                                                                                                                      ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[14]                                                                                                                                                      ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|term_cnt[15]                                                                                                                                                      ; 0                 ; 6       ;
;      - fpgacfg:inst27|dout_reg[15]                                                                                                                                                                   ; 0                 ; 6       ;
;      - fpgacfg:inst27|dout_reg[14]                                                                                                                                                                   ; 0                 ; 6       ;
;      - fpgacfg:inst27|dout_reg[13]                                                                                                                                                                   ; 0                 ; 6       ;
;      - fpgacfg:inst27|dout_reg[12]                                                                                                                                                                   ; 0                 ; 6       ;
;      - fpgacfg:inst27|dout_reg[11]                                                                                                                                                                   ; 0                 ; 6       ;
;      - fpgacfg:inst27|dout_reg[10]                                                                                                                                                                   ; 0                 ; 6       ;
;      - fpgacfg:inst27|dout_reg[9]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|dout_reg[8]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|dout_reg[7]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|dout_reg[6]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|dout_reg[5]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|dout_reg[4]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|dout_reg[3]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|dout_reg[2]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|dout_reg[1]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|dout_reg[0]                                                                                                                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|trnsf_en_reg                                                                                                                                                      ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.go_ep02                                                                                                                                   ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.go_ep82                                                                                                                                   ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.go_ep83                                                                                                                                   ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|ep_priority[1]                                                                                                                                          ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|ep_priority[0]                                                                                                                                          ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|wrptr_g[6]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|wrptr_g[4]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe11a[4]                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe11a[6]                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|wrptr_g[5]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|wrptr_g[2]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe11a[2]                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe11a[5]                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|wrptr_g[3]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|wrptr_g[0]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe11a[0]                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe11a[3]                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|wrptr_g[1]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe11a[1]                    ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.check_ep02                                                                                                                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|wrptr_g[7]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe11a[7]                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|wrptr_g[8]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe11a[8]                    ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.check_ep82                                                                                                                                ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.check_ep83                                                                                                                                ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.check_ep03                                                                                                                                ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|WR_data_req_int                                                                                                                                                   ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a6                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a4                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe10a[4]                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe10a[6]                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a5                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a2                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe10a[2]                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe10a[5]                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a3                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a0                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe10a[0]                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe10a[3]                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a1                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe10a[1]                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a7                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe10a[7]                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_fub:wrptr_g1p|counter8a8                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_fol:ws_dgrp|dffpipe_2e9:dffpipe9|dffe10a[8]                    ; 0                 ; 6       ;
;      - FT601_top:inst|FT601:ft_fsm|master_is_writting                                                                                                                                                ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_fub:wrptr_g1p|parity9                                           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|rdptr_g[4]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|rdptr_g[6]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|rdptr_g[2]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|rdptr_g[5]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|rdptr_g[0]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|rdptr_g[3]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|rdptr_g[1]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|rdptr_g[7]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|rdptr_g[8]                                                                    ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe8a[6]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe8a[8]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe8a[4]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe8a[7]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe8a[5]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe8a[2]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe8a[3]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe8a[0]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe8a[1]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a0                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a1                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a2                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a3                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a4                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a5                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a6                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a7                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_jg6:rdptr_g1p|counter5a8                                        ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity10a[2]                                  ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity10a[1]                                  ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_fub:wrptr_g1p|sub_parity10a[0]                                  ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe7a[6]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe7a[8]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe7a[4]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe7a[7]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe7a[5]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe7a[2]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe7a[3]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe7a[0]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|alt_synch_pipe_eol:rs_dgwp|dffpipe_1e9:dffpipe6|dffe7a[1]                     ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_jg6:rdptr_g1p|parity6                                           ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|delayed_wrptr_g[6]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|delayed_wrptr_g[8]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|delayed_wrptr_g[4]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|delayed_wrptr_g[7]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|delayed_wrptr_g[5]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|delayed_wrptr_g[2]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|delayed_wrptr_g[3]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|delayed_wrptr_g[0]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|delayed_wrptr_g[1]                                                            ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[2]                                   ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[1]                                   ; 0                 ; 6       ;
;      - FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|a_graycounter_jg6:rdptr_g1p|sub_parity7a[0]                                   ; 0                 ; 6       ;
;      - fpgacfg:inst27|inst_reg[15]                                                                                                                                                                   ; 0                 ; 6       ;
;      - fpgacfg:inst27|inst_reg[14]                                                                                                                                                                   ; 0                 ; 6       ;
;      - fpgacfg:inst27|inst_reg[13]                                                                                                                                                                   ; 0                 ; 6       ;
;      - fpgacfg:inst27|inst_reg[12]                                                                                                                                                                   ; 0                 ; 6       ;
;      - fpgacfg:inst27|inst_reg[11]                                                                                                                                                                   ; 0                 ; 6       ;
;      - fpgacfg:inst27|inst_reg[10]                                                                                                                                                                   ; 0                 ; 6       ;
;      - fpgacfg:inst27|inst_reg[9]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|inst_reg[8]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|inst_reg[7]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|inst_reg[6]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|inst_reg[5]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|inst_reg[4]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|inst_reg[1]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|inst_reg[3]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|inst_reg[2]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|inst_reg[0]                                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|mcfg32wm_fsm:fsm|state[5]~0                                                                                                                                                    ; 0                 ; 6       ;
;      - fpgacfg:inst27|bom_ver_int[2]                                                                                                                                                                 ; 0                 ; 6       ;
;      - fpgacfg:inst27|Equal0~0                                                                                                                                                                       ; 0                 ; 6       ;
;      - fpgacfg:inst27|bom_ver_int[1]                                                                                                                                                                 ; 0                 ; 6       ;
;      - fpgacfg:inst27|bom_ver_int[0]                                                                                                                                                                 ; 0                 ; 6       ;
;      - fpgacfg:inst27|hw_ver_int[2]                                                                                                                                                                  ; 0                 ; 6       ;
;      - fpgacfg:inst27|hw_ver_int[1]                                                                                                                                                                  ; 0                 ; 6       ;
;      - fpgacfg:inst27|hw_ver_int[0]                                                                                                                                                                  ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.check_priority_NEW_REG212                                                                                                                 ; 0                 ; 6       ;
;      - FT601_top:inst|FT601_arb:ftdi_arbiter|current_state.check_priority_NEW_REG214                                                                                                                 ; 0                 ; 6       ;
; FT_TXEn                                                                                                                                                                                              ;                   ;         ;
;      - FT601_top:inst|FT601:ft_fsm|process_4~0                                                                                                                                                       ; 1                 ; 0       ;
; FPGA_QSPI_IO1                                                                                                                                                                                        ;                   ;         ;
;      - nios_cpu:inst10|lms_ctr:u0|lms_ctr_flash_spi:flash_spi|MISO_reg~0                                                                                                                             ; 0                 ; 6       ;
; FPGA_SPI_MISO                                                                                                                                                                                        ;                   ;         ;
;      - nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|MISO_reg~2                                                                                                                               ; 1                 ; 0       ;
; BOM_VER[2]                                                                                                                                                                                           ;                   ;         ;
;      - fpgacfg:inst27|bom_ver_int~0                                                                                                                                                                  ; 0                 ; 6       ;
;      - fpgacfg:inst27|hw_ver_int~0                                                                                                                                                                   ; 0                 ; 6       ;
;      - fpgacfg:inst27|hw_ver_int~1                                                                                                                                                                   ; 0                 ; 6       ;
; HW_VER[2]                                                                                                                                                                                            ;                   ;         ;
;      - fpgacfg:inst27|Equal0~0                                                                                                                                                                       ; 1                 ; 6       ;
;      - fpgacfg:inst27|hw_ver_int[2]                                                                                                                                                                  ; 1                 ; 6       ;
; HW_VER[1]                                                                                                                                                                                            ;                   ;         ;
;      - fpgacfg:inst27|Equal0~0                                                                                                                                                                       ; 1                 ; 6       ;
;      - fpgacfg:inst27|hw_ver_int~0                                                                                                                                                                   ; 1                 ; 6       ;
; HW_VER[0]                                                                                                                                                                                            ;                   ;         ;
;      - fpgacfg:inst27|Equal0~0                                                                                                                                                                       ; 0                 ; 6       ;
;      - fpgacfg:inst27|hw_ver_int~1                                                                                                                                                                   ; 0                 ; 6       ;
; BOM_VER[1]                                                                                                                                                                                           ;                   ;         ;
;      - fpgacfg:inst27|bom_ver_int[1]                                                                                                                                                                 ; 0                 ; 6       ;
; BOM_VER[0]                                                                                                                                                                                           ;                   ;         ;
;      - fpgacfg:inst27|bom_ver_int[0]                                                                                                                                                                 ; 0                 ; 6       ;
; LMS_DIQ2_D[11]                                                                                                                                                                                       ;                   ;         ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[11]~feeder ; 0                 ; 0       ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[11]~feeder ; 0                 ; 0       ;
; LMS_DIQ2_D[10]                                                                                                                                                                                       ;                   ;         ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[10]~feeder ; 1                 ; 0       ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[10]~feeder ; 1                 ; 0       ;
; LMS_DIQ2_D[9]                                                                                                                                                                                        ;                   ;         ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[9]~feeder  ; 0                 ; 0       ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[9]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[8]                                                                                                                                                                                        ;                   ;         ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[8]~feeder  ; 0                 ; 0       ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[8]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[7]                                                                                                                                                                                        ;                   ;         ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[7]~feeder  ; 0                 ; 0       ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[7]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[6]                                                                                                                                                                                        ;                   ;         ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[6]~feeder  ; 0                 ; 0       ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[6]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[5]                                                                                                                                                                                        ;                   ;         ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[5]~feeder  ; 0                 ; 0       ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[5]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[4]                                                                                                                                                                                        ;                   ;         ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[4]~feeder  ; 1                 ; 0       ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[4]~feeder  ; 1                 ; 0       ;
; LMS_DIQ2_D[3]                                                                                                                                                                                        ;                   ;         ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[3]~feeder  ; 0                 ; 0       ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[3]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[2]                                                                                                                                                                                        ;                   ;         ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[2]~feeder  ; 0                 ; 0       ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[2]~feeder  ; 0                 ; 0       ;
; LMS_DIQ2_D[1]                                                                                                                                                                                        ;                   ;         ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[1]~feeder  ; 1                 ; 0       ;
;      - limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[1]~feeder  ; 1                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                      ; Location               ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; FT601_top:inst|FT601:ft_fsm|be[0]~en                                                                                                                                                                                                      ; DDIOOECELL_X50_Y22_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|be[1]~en                                                                                                                                                                                                      ; DDIOOECELL_X50_Y24_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|be[2]~en                                                                                                                                                                                                      ; DDIOOECELL_X50_Y24_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|be[3]~en                                                                                                                                                                                                      ; DDIOOECELL_X50_Y24_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|current_state.data_trnsf                                                                                                                                                                                      ; FF_X49_Y16_N25         ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[0]~en                                                                                                                                                                                                    ; DDIOOECELL_X8_Y17_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[10]~en                                                                                                                                                                                                   ; DDIOOECELL_X50_Y22_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[11]~en                                                                                                                                                                                                   ; DDIOOECELL_X8_Y17_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[12]~en                                                                                                                                                                                                   ; DDIOOECELL_X50_Y25_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[13]~en                                                                                                                                                                                                   ; DDIOOECELL_X50_Y10_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[14]~en                                                                                                                                                                                                   ; DDIOOECELL_X19_Y17_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[15]~en                                                                                                                                                                                                   ; DDIOOECELL_X50_Y11_N27 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[16]~en                                                                                                                                                                                                   ; DDIOOECELL_X14_Y17_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[17]~en                                                                                                                                                                                                   ; DDIOOECELL_X50_Y22_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[18]~en                                                                                                                                                                                                   ; DDIOOECELL_X14_Y17_N33 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[19]~en                                                                                                                                                                                                   ; DDIOOECELL_X50_Y25_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[1]~en                                                                                                                                                                                                    ; DDIOOECELL_X12_Y17_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[20]~en                                                                                                                                                                                                   ; DDIOOECELL_X8_Y17_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[21]~en                                                                                                                                                                                                   ; DDIOOECELL_X50_Y21_N27 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[22]~en                                                                                                                                                                                                   ; DDIOOECELL_X16_Y17_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[23]~en                                                                                                                                                                                                   ; DDIOOECELL_X19_Y17_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[24]~en                                                                                                                                                                                                   ; DDIOOECELL_X50_Y2_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[25]~en                                                                                                                                                                                                   ; DDIOOECELL_X50_Y8_N26  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[26]~en                                                                                                                                                                                                   ; DDIOOECELL_X50_Y8_N19  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[27]~en                                                                                                                                                                                                   ; DDIOOECELL_X50_Y11_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[28]~en                                                                                                                                                                                                   ; DDIOOECELL_X50_Y8_N12  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[29]~en                                                                                                                                                                                                   ; DDIOOECELL_X50_Y11_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[2]~en                                                                                                                                                                                                    ; DDIOOECELL_X10_Y17_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[30]~en                                                                                                                                                                                                   ; DDIOOECELL_X50_Y10_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[31]~en                                                                                                                                                                                                   ; DDIOOECELL_X50_Y10_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[3]~en                                                                                                                                                                                                    ; DDIOOECELL_X12_Y17_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[4]~en                                                                                                                                                                                                    ; DDIOOECELL_X12_Y17_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[5]~en                                                                                                                                                                                                    ; DDIOOECELL_X10_Y17_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[6]~en                                                                                                                                                                                                    ; DDIOOECELL_X12_Y17_N33 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[7]~en                                                                                                                                                                                                    ; DDIOOECELL_X12_Y17_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[8]~en                                                                                                                                                                                                    ; DDIOOECELL_X50_Y22_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601:ft_fsm|data[9]~en                                                                                                                                                                                                    ; DDIOOECELL_X50_Y11_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|FT601_arb:ftdi_arbiter|fsm_epgo                                                                                                                                                                                            ; LCCOMB_X37_Y15_N26     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|altsyncram_8661:fifo_ram|ram_block5a10~RAM_ENABLE_AND                                                                     ; LCCOMB_X24_Y15_N16     ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|valid_rdreq~0                                                                                                             ; LCCOMB_X28_Y13_N20     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|valid_wrreq~0                                                                                                             ; LCCOMB_X24_Y15_N26     ; 19      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|a_graycounter_fub:wrptr_g1p|_~1                                                                                           ; LCCOMB_X32_Y13_N16     ; 19      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|altsyncram_vu31:fifo_ram|ram_block5a31~RAM_ENABLE_AND                                                                     ; LCCOMB_X41_Y13_N8      ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|valid_rdreq~0                                                                                                             ; LCCOMB_X36_Y12_N0      ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|altsyncram_h141:fifo_ram|altsyncram:ram_block5a0|altsyncram_3bi3:auto_generated|_~4                                       ; LCCOMB_X46_Y18_N22     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|altsyncram_h141:fifo_ram|altsyncram:ram_block5a0|altsyncram_3bi3:auto_generated|decode_97a:decode2|eq_node[0]             ; LCCOMB_X47_Y17_N16     ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|altsyncram_h141:fifo_ram|altsyncram:ram_block5a0|altsyncram_3bi3:auto_generated|decode_97a:decode2|eq_node[1]             ; LCCOMB_X47_Y17_N4      ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|altsyncram_h141:fifo_ram|altsyncram:ram_block5a0|altsyncram_3bi3:auto_generated|ram_block1a31~RAM_ENABLE_AND              ; LCCOMB_X47_Y17_N26     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|altsyncram_h141:fifo_ram|altsyncram:ram_block5a0|altsyncram_3bi3:auto_generated|ram_block1a63~RAM_ENABLE_AND              ; LCCOMB_X47_Y17_N0      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|valid_rdreq~0                                                                                                             ; LCCOMB_X47_Y18_N6      ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|valid_wrreq~0                                                                                                             ; LCCOMB_X43_Y21_N10     ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_0.shr.data_rtl_0|shift_taps_lhl:auto_generated|altsyncram_o081:altsyncram2|altsyncram:ram_block3a0|altsyncram_ofe3:auto_generated|decode_c7a:decode2|w_anode807w[2]   ; LCCOMB_X4_Y3_N24       ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_0.shr.data_rtl_0|shift_taps_lhl:auto_generated|altsyncram_o081:altsyncram2|altsyncram:ram_block3a0|altsyncram_ofe3:auto_generated|decode_c7a:decode2|w_anode820w[2]   ; LCCOMB_X3_Y3_N24       ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_0.shr.data_rtl_0|shift_taps_lhl:auto_generated|altsyncram_o081:altsyncram2|altsyncram:ram_block3a0|altsyncram_ofe3:auto_generated|decode_c7a:decode2|w_anode828w[2]   ; LCCOMB_X4_Y3_N30       ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_0.shr.data_rtl_0|shift_taps_lhl:auto_generated|altsyncram_o081:altsyncram2|altsyncram:ram_block3a0|altsyncram_ofe3:auto_generated|decode_c7a:decode2|w_anode836w[2]~0 ; LCCOMB_X3_Y3_N0        ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_1.shr.data_rtl_0|shift_taps_53m:auto_generated|cntr_t9f:cntr1|counter_reg_bit[9]                                                                                      ; FF_X4_Y9_N9            ; 7       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|main~0                                                                                                                                                                                                             ; LCCOMB_X46_Y28_N16     ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|main~1                                                                                                                                                                                                             ; LCCOMB_X12_Y6_N26      ; 206     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|main~10                                                                                                                                                                                                            ; LCCOMB_X12_Y6_N30      ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|main~11                                                                                                                                                                                                            ; LCCOMB_X12_Y6_N8       ; 75      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|main~2                                                                                                                                                                                                             ; LCCOMB_X35_Y7_N24      ; 200     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|main~3                                                                                                                                                                                                             ; LCCOMB_X35_Y21_N10     ; 185     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|main~4                                                                                                                                                                                                             ; LCCOMB_X36_Y21_N26     ; 191     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|main~5                                                                                                                                                                                                             ; LCCOMB_X35_Y21_N2      ; 148     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|main~6                                                                                                                                                                                                             ; LCCOMB_X35_Y21_N26     ; 233     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|main~7                                                                                                                                                                                                             ; LCCOMB_X37_Y21_N30     ; 202     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|main~8                                                                                                                                                                                                             ; LCCOMB_X35_Y7_N28      ; 196     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|main~9                                                                                                                                                                                                             ; LCCOMB_X35_Y7_N20      ; 198     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.dc_removal.averages_0.output.valid                                                                                                                                                                      ; FF_X12_Y6_N21          ; 113     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.dec.start_counter.counter[9]~2                                                                                                                                                                          ; LCCOMB_X46_Y28_N28     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.dec.time_axis_counter[31]~2                                                                                                                                                                             ; LCCOMB_X49_Y26_N0      ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.output.valid                                                                                                                                                                                        ; FF_X35_Y21_N17         ; 78      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.control[7]                                                                                                                                                                                 ; FF_X37_Y4_N25          ; 170     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_0.start_counter.counter[6]~0                                                                                                                                                                 ; LCCOMB_X31_Y4_N6       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.control[6]                                                                                                                                                                                 ; FF_X39_Y7_N23          ; 107     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_1.start_counter.counter[8]~0                                                                                                                                                                 ; LCCOMB_X35_Y7_N30      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.control[5]                                                                                                                                                                                 ; FF_X39_Y10_N29         ; 59      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_2.start_counter.counter[7]~0                                                                                                                                                                 ; LCCOMB_X35_Y7_N18      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.control[4]                                                                                                                                                                                 ; FF_X39_Y14_N25         ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_3.start_counter.counter[0]~0                                                                                                                                                                 ; LCCOMB_X36_Y21_N18     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_4.start_counter.counter[1]~0                                                                                                                                                                 ; LCCOMB_X37_Y21_N0      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.mode_delay                                                                                                                                                                                 ; FF_X39_Y25_N27         ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_5.start_counter.counter[4]~0                                                                                                                                                                 ; LCCOMB_X36_Y21_N28     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.mode_delay                                                                                                                                                                                 ; FF_X19_Y16_N23         ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_6.start_counter.counter[3]~0                                                                                                                                                                 ; LCCOMB_X27_Y18_N18     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.control[1]                                                                                                                                                                                 ; FF_X35_Y21_N7          ; 74      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.mode_delay                                                                                                                                                                                 ; FF_X36_Y16_N19         ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_7.start_counter.counter[3]~0                                                                                                                                                                 ; LCCOMB_X31_Y21_N4      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FT601_top:inst|top:fft|self.spect.fft.stages_8.control[0]                                                                                                                                                                                 ; FF_X35_Y19_N29         ; 73      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FT_CLK                                                                                                                                                                                                                                    ; PIN_G9                 ; 330     ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; HW_VER[3]                                                                                                                                                                                                                                 ; PIN_G4                 ; 169     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; LMK_CLK                                                                                                                                                                                                                                   ; PIN_H6                 ; 14      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; LMK_CLK                                                                                                                                                                                                                                   ; PIN_H6                 ; 1411    ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; LMS_MCLK2                                                                                                                                                                                                                                 ; PIN_H4                 ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                     ; PLL_1                  ; 2616    ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; fpgacfg:inst27|mcfg32wm_fsm:fsm|Mux0~0                                                                                                                                                                                                    ; LCCOMB_X10_Y9_N28      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst27|mcfg32wm_fsm:fsm|Mux2~0                                                                                                                                                                                                    ; LCCOMB_X10_Y9_N2       ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; fpgacfg:inst27|mcfg32wm_fsm:fsm|state[5]~0                                                                                                                                                                                                ; LCCOMB_X11_Y8_N24      ; 6       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|fpga_spi_SCLK                                                                                                                                                                                                             ; LCCOMB_X15_Y4_N20      ; 44      ; Clock                                 ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|always5~0                                                                                                  ; LCCOMB_X12_Y10_N4      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source1[2]~1                                                                                  ; LCCOMB_X11_Y11_N14     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_reconfig_source2[2]~1                                                                                  ; LCCOMB_X11_Y11_N24     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|busy                                                                                                       ; FF_X12_Y11_N21         ; 18      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|comb~10                                                                                                    ; LCCOMB_X10_Y12_N6      ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|comb~11                                                                                                    ; LCCOMB_X11_Y12_N30     ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|comb~12                                                                                                    ; LCCOMB_X12_Y12_N16     ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_CAPTURE                                                                           ; FF_X11_Y12_N17         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_counter:counter|cntr_d7i:auto_generated|_~0                                                            ; LCCOMB_X10_Y12_N24     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rd_boot_sel_overwrite~0                                                                                    ; LCCOMB_X11_Y11_N28     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_clk                                                                                                     ; FF_X11_Y12_N3          ; 10      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[10]~0                                                                                       ; LCCOMB_X11_Y11_N8      ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata~18                                                                                                                   ; LCCOMB_X25_Y11_N6      ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|dual_boot_int_clk                                                                                                                      ; LCCOMB_X25_Y3_N8       ; 169     ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_sector_page_erase_addr_reg~1                                                                                ; LCCOMB_X15_Y12_N20     ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_wp_mode~1                                                                                                   ; LCCOMB_X15_Y12_N16     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|reset_n_reg2                                                                                                    ; FF_X22_Y9_N19          ; 229     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|Equal2~0                                                                                                      ; LCCOMB_X27_Y11_N4      ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always9~0                                                                                                     ; LCCOMB_X13_Y12_N12     ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state.ERASE_STATE_IDLE                                                                                  ; FF_X22_Y14_N15         ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE                                                                                    ; FF_X25_Y14_N23         ; 59      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE                                                                                  ; FF_X22_Y14_N23         ; 44      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_WRITE                                                                                 ; FF_X15_Y12_N23         ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc                                                                                                                     ; UNVM_X0_Y18_N40        ; 2       ; Clock                                 ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                             ; FF_X11_Y8_N19          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                              ; FF_X11_Y8_N29          ; 1105    ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|avfifo:av_fifo_int_0|coe_fifo_rst                                                                                                                                                                              ; FF_X35_Y13_N21         ; 108     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|cr~2                                                                                                                                          ; LCCOMB_X31_Y8_N6       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|cr~7                                                                                                                                          ; LCCOMB_X31_Y8_N8       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|ctr~1                                                                                                                                         ; LCCOMB_X32_Y9_N0       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|dcnt~1                                                                                                   ; LCCOMB_X34_Y9_N14      ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state~22                                                            ; LCCOMB_X32_Y6_N4       ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|prer~1                                                                                                                                        ; LCCOMB_X33_Y12_N10     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|prer~9                                                                                                                                        ; LCCOMB_X31_Y10_N2      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|txr~0                                                                                                                                         ; LCCOMB_X33_Y12_N18     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|always11~0                                                                                                                                                                             ; LCCOMB_X15_Y6_N18      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|always6~0                                                                                                                                                                              ; LCCOMB_X15_Y8_N14      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|control_wr_strobe~0                                                                                                                                                                    ; LCCOMB_X14_Y6_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|endofpacketvalue_wr_strobe~0                                                                                                                                                           ; LCCOMB_X14_Y6_N22      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|shift_reg~7                                                                                                                                                                            ; LCCOMB_X15_Y6_N2       ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|slaveselect_wr_strobe                                                                                                                                                                  ; LCCOMB_X14_Y6_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|transaction_primed                                                                                                                                                                     ; FF_X16_Y6_N19          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|write_tx_holding                                                                                                                                                                       ; LCCOMB_X16_Y6_N12      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_flash_spi:flash_spi|always11~0                                                                                                                                                                         ; LCCOMB_X17_Y14_N22     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_flash_spi:flash_spi|always6~0                                                                                                                                                                          ; LCCOMB_X17_Y9_N14      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_flash_spi:flash_spi|control_wr_strobe~0                                                                                                                                                                ; LCCOMB_X15_Y8_N18      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_flash_spi:flash_spi|endofpacketvalue_wr_strobe~0                                                                                                                                                       ; LCCOMB_X16_Y10_N10     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_flash_spi:flash_spi|rx_holding_reg[6]~0                                                                                                                                                                ; LCCOMB_X17_Y14_N20     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_flash_spi:flash_spi|shift_reg~8                                                                                                                                                                        ; LCCOMB_X17_Y14_N24     ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_flash_spi:flash_spi|slaveselect_wr_strobe                                                                                                                                                              ; LCCOMB_X15_Y8_N16      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_flash_spi:flash_spi|write_tx_holding                                                                                                                                                                   ; LCCOMB_X13_Y10_N2      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|always12~5                                                                                                                                                                           ; LCCOMB_X17_Y8_N30      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|always6~0                                                                                                                                                                            ; LCCOMB_X16_Y8_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|control_wr_strobe~0                                                                                                                                                                  ; LCCOMB_X15_Y8_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|endofpacketvalue_wr_strobe~0                                                                                                                                                         ; LCCOMB_X15_Y8_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|shift_reg~8                                                                                                                                                                          ; LCCOMB_X14_Y7_N20      ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|slaveselect_wr_strobe                                                                                                                                                                ; LCCOMB_X15_Y8_N12      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|transmitting~0                                                                                                                                                                       ; LCCOMB_X14_Y7_N22      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|write_tx_holding                                                                                                                                                                     ; LCCOMB_X17_Y8_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_leds:leds|always0~1                                                                                                                                                                                    ; LCCOMB_X30_Y11_N10     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_lms_ctr_gpio:lms_ctr_gpio|wr_strobe~1                                                                                                                                                                  ; LCCOMB_X27_Y9_N4       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|always0~0                                                                                                 ; LCCOMB_X26_Y10_N8      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                               ; LCCOMB_X30_Y10_N14     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|update_grant~1                                                                                                   ; LCCOMB_X30_Y10_N4      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|D_ctrl_mem8~1                                                                                                                                            ; LCCOMB_X25_Y6_N28      ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|D_iw[2]                                                                                                                                                  ; FF_X25_Y7_N15          ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|E_alu_result~3                                                                                                                                           ; LCCOMB_X24_Y4_N6       ; 60      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|E_new_inst                                                                                                                                               ; FF_X27_Y8_N3           ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|E_valid_from_R                                                                                                                                           ; FF_X27_Y8_N9           ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_valid~0                                                                                                                                                ; LCCOMB_X26_Y10_N20     ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_ctrl_exception                                                                                                                                         ; FF_X22_Y5_N25          ; 2       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                          ; FF_X22_Y6_N15          ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_ctrl_shift_rot                                                                                                                                         ; FF_X21_Y4_N25          ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_src1~27                                                                                                                                                ; LCCOMB_X24_Y5_N22      ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_src2_hi~0                                                                                                                                              ; LCCOMB_X26_Y5_N0       ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[3]                                                                                                                                          ; FF_X29_Y5_N21          ; 168     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                      ; LCCOMB_X20_Y5_N0       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_rf_wren                                                                                                                                                ; LCCOMB_X22_Y7_N30      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_valid                                                                                                                                                  ; FF_X27_Y8_N31          ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                    ; LCCOMB_X21_Y8_N26      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_rshift8~1                                                                                                                                          ; LCCOMB_X21_Y8_N0       ; 32      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                               ; LCCOMB_X26_Y9_N28      ; 4       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; FT_CLK                                                                                                                ; PIN_G9            ; 330     ; 21                                   ; Global Clock         ; GCLK9            ; --                        ;
; LMK_CLK                                                                                                               ; PIN_H6            ; 1411    ; 10                                   ; Global Clock         ; GCLK4            ; --                        ;
; fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|wire_pll1_clk[0]                                 ; PLL_1             ; 2616    ; 186                                  ; Global Clock         ; GCLK18           ; --                        ;
; nios_cpu:inst10|fpga_spi_SCLK                                                                                         ; LCCOMB_X15_Y4_N20 ; 44      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|dual_boot_int_clk  ; LCCOMB_X25_Y3_N8  ; 169     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc ; UNVM_X0_Y18_N40   ; 2       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                        ;
+------------------------------------------------------------------------------+---------+
; Name                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------+---------+
; nios_cpu:inst10|lms_ctr:u0|altera_reset_controller:rst_controller|r_sync_rst ; 1105    ;
+------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; FT601_top:inst|fifo_inst:EP02_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_upn1:auto_generated|altsyncram_8661:fifo_ram|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X23_Y13_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst|fifo_inst:EP82_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_0nn1:auto_generated|altsyncram_vu31:fifo_ram|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X45_Y13_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst|fifo_inst:EP83_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_tqn1:auto_generated|altsyncram_h141:fifo_ram|altsyncram:ram_block5a0|altsyncram_3bi3:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X45_Y16_N0, M9K_X45_Y15_N0, M9K_X45_Y17_N0, M9K_X45_Y18_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_0.shr.data_rtl_0|shift_taps_lhl:auto_generated|altsyncram_o081:altsyncram2|altsyncram:ram_block3a0|altsyncram_ofe3:auto_generated|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 1022         ; 24           ; 1022         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 24528 ; 1022                        ; 24                          ; 1022                        ; 24                          ; 24528               ; 4    ; None ; M9K_X5_Y2_N0, M9K_X5_Y3_N0, M9K_X5_Y4_N0, M9K_X5_Y5_N0         ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst|top:fft|altshift_taps:self.spect.dc_removal.averages_1.shr.data_rtl_0|shift_taps_53m:auto_generated|altsyncram_u081:altsyncram2|altsyncram:ram_block3a0|altsyncram_89f3:auto_generated|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 1022         ; 36           ; 1022         ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 36792 ; 1022                        ; 36                          ; 1022                        ; 36                          ; 36792               ; 4    ; None ; M9K_X5_Y8_N0, M9K_X5_Y7_N0, M9K_X5_Y9_N0, M9K_X5_Y6_N0         ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_0.shr.data_rtl_0|shift_taps_r1m:auto_generated|altsyncram_or71:altsyncram2|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 254          ; 36           ; 254          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 9144  ; 254                         ; 36                          ; 254                         ; 36                          ; 9144                ; 1    ; None ; M9K_X23_Y2_N0                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_1.shr.data_rtl_0|shift_taps_p1m:auto_generated|altsyncram_ir71:altsyncram2|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 126          ; 36           ; 126          ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 4536  ; 126                         ; 36                          ; 126                         ; 36                          ; 4536                ; 1    ; None ; M9K_X45_Y4_N0                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_2.shr.data_rtl_0|shift_taps_80m:auto_generated|altsyncram_eo71:altsyncram2|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 62           ; 36           ; 62           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 2232  ; 62                          ; 36                          ; 62                          ; 36                          ; 2232                ; 1    ; None ; M9K_X45_Y8_N0                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_3.shr.data_rtl_0|shift_taps_30m:auto_generated|altsyncram_2o71:altsyncram2|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 30           ; 36           ; 30           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 1080  ; 30                          ; 36                          ; 30                          ; 36                          ; 1080                ; 1    ; None ; M9K_X45_Y12_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_4.shr.data_rtl_0|shift_taps_50m:auto_generated|altsyncram_4o71:altsyncram2|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 14           ; 36           ; 14           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 504   ; 14                          ; 36                          ; 14                          ; 36                          ; 504                 ; 1    ; None ; M9K_X45_Y19_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_5.shr.data_rtl_0|shift_taps_mul:auto_generated|altsyncram_4l71:altsyncram2|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 36           ; 6            ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 216   ; 6                           ; 36                          ; 6                           ; 36                          ; 216                 ; 1    ; None ; M9K_X45_Y26_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst|top:fft|altshift_taps:self.spect.fft.stages_6.shr.data_rtl_0|shift_taps_iul:auto_generated|altsyncram_ok71:altsyncram2|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 36           ; 2            ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 72    ; 2                           ; 36                          ; 2                           ; 36                          ; 72                  ; 1    ; None ; M9K_X23_Y16_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst|top:fft|altsyncram:self.spect.dec.ram[0].data[0][1]__1|altsyncram_g3d1:auto_generated|ALTSYNCRAM                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 36           ; 512          ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 18432 ; 512                         ; 36                          ; 512                         ; 36                          ; 18432               ; 2    ; None ; M9K_X45_Y23_N0, M9K_X45_Y24_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; FT601_top:inst|top:fft|altsyncram:self.spect.dec.ram[1].data[0][1]__2|altsyncram_g3d1:auto_generated|ALTSYNCRAM                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 36           ; 512          ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 18432 ; 512                         ; 36                          ; 512                         ; 36                          ; 18432               ; 2    ; None ; M9K_X45_Y22_N0, M9K_X45_Y25_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_ssb1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X23_Y7_N0                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_ssb1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X23_Y6_N0                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_sgc1:auto_generated|ALTSYNCRAM                                                                                                ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; None ; M9K_X23_Y10_N0, M9K_X23_Y11_N0, M9K_X23_Y8_N0, M9K_X23_Y9_N0   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 90                ;
; Simple Multipliers (18-bit)           ; 36          ; 1                   ; 45                ;
; Embedded Multiplier Blocks            ; 36          ; --                  ; 45                ;
; Embedded Multiplier 9-bit elements    ; 72          ; 2                   ; 90                ;
; Signed Embedded Multipliers           ; 36          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; FT601_top:inst|top:fft|lpm_mult:Mult35|mult_1hs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FT601_top:inst|top:fft|lpm_mult:Mult35|mult_1hs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y25_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult34|mult_1hs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    FT601_top:inst|top:fft|lpm_mult:Mult34|mult_1hs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y24_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult33|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y18_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult32|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y16_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult30|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y17_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult31|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y19_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult29|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y15_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult28|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y12_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult26|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y14_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult27|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y13_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult25|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y27_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult24|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y26_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult22|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y29_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult23|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y28_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult20|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y21_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult21|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y20_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult18|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y23_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult19|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y22_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult16|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y14_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult17|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y15_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult14|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y13_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult15|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y16_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult12|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y11_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult13|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y12_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult10|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y10_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult11|mult_sgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X40_Y9_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult8|mult_sgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X40_Y5_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult9|mult_sgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X40_Y6_N0  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult6|mult_sgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X40_Y7_N0  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult7|mult_sgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X40_Y8_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult4|mult_sgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X40_Y1_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult5|mult_sgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X40_Y2_N0  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult2|mult_sgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X40_Y4_N0  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult3|mult_sgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X40_Y3_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult1|mult_sgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X18_Y2_N0  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    FT601_top:inst|top:fft|lpm_mult:Mult0|mult_sgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X18_Y3_N0  ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 13,035 / 49,625 ( 26 % ) ;
; C16 interconnects     ; 45 / 2,250 ( 2 % )       ;
; C4 interconnects      ; 5,869 / 39,600 ( 15 % )  ;
; Direct links          ; 2,201 / 49,625 ( 4 % )   ;
; Global clocks         ; 6 / 20 ( 30 % )          ;
; Local interconnects   ; 4,057 / 15,840 ( 26 % )  ;
; NSLEEPs               ; 0 / 320 ( 0 % )          ;
; R24 interconnects     ; 141 / 2,146 ( 7 % )      ;
; R4 interconnects      ; 8,296 / 53,244 ( 16 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.72) ; Number of LABs  (Total = 619) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 19                            ;
; 2                                           ; 10                            ;
; 3                                           ; 11                            ;
; 4                                           ; 11                            ;
; 5                                           ; 3                             ;
; 6                                           ; 9                             ;
; 7                                           ; 12                            ;
; 8                                           ; 1                             ;
; 9                                           ; 19                            ;
; 10                                          ; 8                             ;
; 11                                          ; 19                            ;
; 12                                          ; 10                            ;
; 13                                          ; 18                            ;
; 14                                          ; 30                            ;
; 15                                          ; 43                            ;
; 16                                          ; 396                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.55) ; Number of LABs  (Total = 619) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 142                           ;
; 1 Clock                            ; 437                           ;
; 1 Clock enable                     ; 274                           ;
; 1 Sync. clear                      ; 28                            ;
; 1 Sync. load                       ; 40                            ;
; 2 Async. clears                    ; 5                             ;
; 2 Clock enables                    ; 17                            ;
; 2 Clocks                           ; 17                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.42) ; Number of LABs  (Total = 619) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 13                            ;
; 2                                            ; 14                            ;
; 3                                            ; 7                             ;
; 4                                            ; 7                             ;
; 5                                            ; 7                             ;
; 6                                            ; 3                             ;
; 7                                            ; 3                             ;
; 8                                            ; 3                             ;
; 9                                            ; 5                             ;
; 10                                           ; 6                             ;
; 11                                           ; 8                             ;
; 12                                           ; 7                             ;
; 13                                           ; 8                             ;
; 14                                           ; 16                            ;
; 15                                           ; 34                            ;
; 16                                           ; 79                            ;
; 17                                           ; 11                            ;
; 18                                           ; 26                            ;
; 19                                           ; 15                            ;
; 20                                           ; 18                            ;
; 21                                           ; 23                            ;
; 22                                           ; 33                            ;
; 23                                           ; 30                            ;
; 24                                           ; 35                            ;
; 25                                           ; 21                            ;
; 26                                           ; 24                            ;
; 27                                           ; 24                            ;
; 28                                           ; 20                            ;
; 29                                           ; 19                            ;
; 30                                           ; 22                            ;
; 31                                           ; 29                            ;
; 32                                           ; 49                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.09) ; Number of LABs  (Total = 619) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 36                            ;
; 2                                               ; 33                            ;
; 3                                               ; 33                            ;
; 4                                               ; 34                            ;
; 5                                               ; 25                            ;
; 6                                               ; 33                            ;
; 7                                               ; 21                            ;
; 8                                               ; 43                            ;
; 9                                               ; 81                            ;
; 10                                              ; 47                            ;
; 11                                              ; 41                            ;
; 12                                              ; 34                            ;
; 13                                              ; 25                            ;
; 14                                              ; 44                            ;
; 15                                              ; 36                            ;
; 16                                              ; 29                            ;
; 17                                              ; 6                             ;
; 18                                              ; 6                             ;
; 19                                              ; 6                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 2                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.00) ; Number of LABs  (Total = 619) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 10                            ;
; 3                                            ; 21                            ;
; 4                                            ; 12                            ;
; 5                                            ; 18                            ;
; 6                                            ; 17                            ;
; 7                                            ; 16                            ;
; 8                                            ; 16                            ;
; 9                                            ; 24                            ;
; 10                                           ; 23                            ;
; 11                                           ; 30                            ;
; 12                                           ; 35                            ;
; 13                                           ; 20                            ;
; 14                                           ; 21                            ;
; 15                                           ; 20                            ;
; 16                                           ; 23                            ;
; 17                                           ; 13                            ;
; 18                                           ; 12                            ;
; 19                                           ; 34                            ;
; 20                                           ; 33                            ;
; 21                                           ; 35                            ;
; 22                                           ; 28                            ;
; 23                                           ; 19                            ;
; 24                                           ; 18                            ;
; 25                                           ; 16                            ;
; 26                                           ; 8                             ;
; 27                                           ; 7                             ;
; 28                                           ; 9                             ;
; 29                                           ; 7                             ;
; 30                                           ; 7                             ;
; 31                                           ; 8                             ;
; 32                                           ; 11                            ;
; 33                                           ; 14                            ;
; 34                                           ; 13                            ;
; 35                                           ; 8                             ;
; 36                                           ; 3                             ;
; 37                                           ; 5                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 19    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 11    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 36           ; 113       ; 113       ; 0            ; 0            ; 113       ; 113       ; 0            ; 0            ; 7            ; 0            ; 4            ; 10           ; 31           ; 0            ; 0            ; 0            ; 61           ; 10           ; 21           ; 61           ; 7            ; 0            ; 10           ; 21           ; 113       ; 113       ; 113       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 77           ; 0         ; 0         ; 113          ; 113          ; 0         ; 0         ; 113          ; 113          ; 106          ; 113          ; 109          ; 103          ; 82           ; 113          ; 113          ; 113          ; 52           ; 103          ; 92           ; 52           ; 106          ; 113          ; 103          ; 92           ; 0         ; 0         ; 0         ; 113          ; 113          ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; FPGA_LED_G         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_WRn             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_SCLK      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_MOSI      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_LMS_SS    ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_DAC_SS    ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_RESET          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_ENABLE_IQSEL1  ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_LED_R         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FAN_CTRL           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_FCLK1          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_FCLK2          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TX_LB_AT           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; TX_LB_SH           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RFSW_RX_V1         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RFSW_RX_V2         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RFSW_TX_V1         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RFSW_TX_V2         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_QSPI_FLASH_SS ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_QSPI_SCLK     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_QSPI_IO0      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_QSPI_IO2      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_QSPI_IO3      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_CORE_LDO_EN    ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_TXEN           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_RXEN           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_TXNRX1         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_TXNRX2         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[3]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[2]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[1]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_GPIO[0]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[11]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[10]       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[9]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[8]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[7]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[6]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[5]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[4]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[3]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[2]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[1]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ1[0]        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LM75_OS            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_MCLK1          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCL       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDA       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[3]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[2]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[1]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_BE[0]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[31]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[30]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[29]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[28]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[27]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[26]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[25]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[24]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[23]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[22]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[21]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[20]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[19]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[18]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[17]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[16]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[15]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[14]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[13]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[12]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[11]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[10]           ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[9]            ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[8]            ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[7]            ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[6]            ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[5]            ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[4]            ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[3]            ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[2]            ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[1]            ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_D[0]            ; Pass         ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_EGPIO[1]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_EGPIO[0]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_ENABLE_IQSEL2  ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[0]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_MCLK2          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMK_CLK            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_RXFn            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_CLK             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[3]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FT_TXEn            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_QSPI_IO1      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI_MISO      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[2]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[2]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[1]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[0]          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[1]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[0]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[11]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[10]     ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[9]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[8]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[7]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[6]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[5]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[4]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[3]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[2]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[1]      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; Off                    ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; Off                    ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                               ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
; Source Clock(s)                                    ; Destination Clock(s)                               ; Delay Added in ns ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
; LMK_CLK                                            ; LMK_CLK                                            ; 207.5             ;
; inst19|altpll_component|auto_generated|pll1|clk[0] ; inst19|altpll_component|auto_generated|pll1|clk[0] ; 59.6              ;
; LMK_CLK                                            ; LMK_CLK,ONCHIP_FLASH_CLK                           ; 16.0              ;
; FT_CLK                                             ; FT_CLK                                             ; 12.4              ;
; LMK_CLK                                            ; DUAL_BOOT_CLK                                      ; 6.4               ;
; LMK_CLK                                            ; FPGA_SPI_SCLK                                      ; 6.1               ;
; LMK_CLK                                            ; FPGA_SPI_SCLK,I/O                                  ; 5.2               ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                 ; Destination Register                                                                                                                                    ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE          ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 4.885             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|shift_reg[7]                                                                                                 ; fpgacfg:inst27|inst_reg[0]                                                                                                                              ; 4.282             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state.ERASE_STATE_IDLE        ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 4.185             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|shift_reg[7]                                                                                               ; fpgacfg:inst27|inst_reg[0]                                                                                                                              ; 4.155             ;
; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE        ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 4.137             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|spi_slave_select_reg[1]                                                                                    ; fpgacfg:inst27|mcfg32wm_fsm:fsm|state[4]                                                                                                                ; 4.001             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_read                                                                         ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.840             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|saved_grant[1]                         ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.768             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|SSO_reg                                                                                                    ; fpgacfg:inst27|mcfg32wm_fsm:fsm|state[4]                                                                                                                ; 3.763             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|spi_slave_select_reg[0]                                                                                      ; fpgacfg:inst27|inst_reg[0]                                                                                                                              ; 3.539             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|stateZero                                                                                                    ; fpgacfg:inst27|inst_reg[0]                                                                                                                              ; 3.539             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|SSO_reg                                                                                                      ; fpgacfg:inst27|inst_reg[0]                                                                                                                              ; 3.539             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|transmitting                                                                                                 ; fpgacfg:inst27|inst_reg[0]                                                                                                                              ; 3.539             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|mem_used[1]                     ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.427             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_005:cmd_mux_005|saved_grant[0]                         ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.421             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|transmitting                                                                                               ; fpgacfg:inst27|mcfg32wm_fsm:fsm|state[4]                                                                                                                ; 3.406             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|delayCounter[2]                                                                                            ; fpgacfg:inst27|mcfg32wm_fsm:fsm|state[4]                                                                                                                ; 3.390             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_write                                                                        ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.339             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|delayCounter[1]                                                                                            ; fpgacfg:inst27|mcfg32wm_fsm:fsm|state[4]                                                                                                                ; 3.317             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_fpga_spi:fpga_spi|delayCounter[0]                                                                                            ; fpgacfg:inst27|mcfg32wm_fsm:fsm|state[4]                                                                                                                ; 3.241             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_data_master_translator|write_accepted          ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.225             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_data_master_translator|read_accepted           ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.214             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[21]                                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[20]                                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[5]                                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[13]                                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[18]                                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[17]                                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[14]                                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[15]                                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[16]                                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[9]                                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[10]                                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[12]                                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[11]                                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[7]                                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[4]                                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[6]                                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[19]                                                               ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[8]                                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_cpu_data_master_agent|hold_waitrequest                  ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 3.009             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[3]                                                                ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 2.960             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_instruction_master_translator|read_accepted    ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 2.960             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|i_read                                                                         ; nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                ; 2.960             ;
; nios_cpu:inst10|lms_ctr:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                    ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ ; 2.206             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dual_boot_0_avalon_agent_rsp_fifo|mem_used[1]                      ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]     ; 2.088             ;
; HW_VER[3]                                                                                                                                                       ; fpgacfg:inst27|mcfg32wm_fsm:fsm|state[4]                                                                                                                ; 1.926             ;
; fpgacfg:inst27|mcfg32wm_fsm:fsm|state[3]                                                                                                                        ; fpgacfg:inst27|inst_reg[4]                                                                                                                              ; 1.833             ;
; fpgacfg:inst27|mcfg32wm_fsm:fsm|state[2]                                                                                                                        ; fpgacfg:inst27|inst_reg[4]                                                                                                                              ; 1.833             ;
; fpgacfg:inst27|mcfg32wm_fsm:fsm|state[4]                                                                                                                        ; fpgacfg:inst27|inst_reg[4]                                                                                                                              ; 1.833             ;
; fpgacfg:inst27|mcfg32wm_fsm:fsm|state[0]                                                                                                                        ; fpgacfg:inst27|inst_reg[4]                                                                                                                              ; 1.833             ;
; fpgacfg:inst27|mcfg32wm_fsm:fsm|state[1]                                                                                                                        ; fpgacfg:inst27|inst_reg[4]                                                                                                                              ; 1.833             ;
; fpgacfg:inst27|mcfg32wm_fsm:fsm|state[5]                                                                                                                        ; fpgacfg:inst27|inst_reg[4]                                                                                                                              ; 1.833             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ         ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                ; 1.688             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[4]             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]     ; 1.676             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[3]             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]     ; 1.676             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[2]             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]     ; 1.676             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[1]             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]     ; 1.676             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]     ; 1.676             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_writedata[1]                                                                 ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]     ; 1.676             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dual_boot_0_avalon_translator|wait_latency_counter[1]     ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]     ; 1.676             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dual_boot_0_avalon_translator|wait_latency_counter[0]     ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]     ; 1.676             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_alu_result[2]                                                                ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|rst_timer_counter[0]     ; 1.676             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_WRITE   ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                ; 1.667             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_WRITE        ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                ; 1.645             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_EXTRA   ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                ; 1.586             ;
; LMK_CLK                                                                                                                                                         ; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|SSO_reg                                                                                              ; 1.566             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|lpm_shiftreg:write_reg|dffs[0]   ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                ; 1.513             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_writedata[0]                                                                 ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|boot_sel_overwrite_reg   ; 1.496             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|state[0]                                                                                                     ; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|stateZero                                                                                            ; 1.392             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|state[4]                                                                                                     ; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|stateZero                                                                                            ; 1.390             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_CLR_RD_APP1  ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[1]        ; 1.317             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[1]                ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[1]        ; 1.317             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|busy                             ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[1]        ; 1.317             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|spi_slave_select_holding_reg[0]                                                                              ; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|spi_slave_select_reg[0]                                                                              ; 1.303             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|tx_holding_primed                                                                                            ; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|transmitting                                                                                         ; 1.265             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[0]                ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[0]        ; 1.261             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_CLR_RD_WD    ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[0]        ; 1.261             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_CLR_RD_INREG ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]        ; 1.177             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_writedata[3]                                                                 ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]        ; 1.177             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]                ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[3]        ; 1.177             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_CLR_RD_APP2  ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[2]        ; 1.177             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|d_writedata[2]                                                                 ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[2]        ; 1.177             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[2]                ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|operations_reg[2]        ; 1.177             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|transaction_primed                                                                                           ; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|transmitting                                                                                         ; 1.160             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|current_state.STATE_READ_CAPTURE ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|ru_regout                ; 1.106             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|msm_cs[2]                        ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[15]                                ; 1.079             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[11]               ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[11]                                ; 1.079             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_en                      ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[12]                                ; 1.079             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[9]                ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[9]                                 ; 1.079             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[8]                ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[8]                                 ; 1.079             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|msm_cs[3]                        ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[16]                                ; 1.079             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|msm_cs[0]                        ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[13]                                ; 1.079             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_msm_cs1[1]                   ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[5]                                 ; 0.992             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[5]                ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[5]                                 ; 0.992             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|app_msm_cs1[2]                   ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[6]                                 ; 0.992             ;
; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|alt_dual_boot:alt_dual_boot|watchdog_timer[6]                ; nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|avmm_rcv_readdata[6]                                 ; 0.992             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|state[3]                                                                                                     ; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|shift_reg[7]                                                                                         ; 0.950             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|state[2]                                                                                                     ; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|shift_reg[7]                                                                                         ; 0.932             ;
; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|state[1]                                                                                                     ; nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|shift_reg[7]                                                                                         ; 0.902             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Power optimization mode selected -- dynamic power will be prioritized at the potential cost of reduced timing performance and increased compilation time
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M16SAU169C8G for design "LimeSDR-Mini_lms7_trx"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15575): None of the inputs fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode are set as the compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[11]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[10]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[9]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[8]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[7]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[6]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[5]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[4]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[3]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[2]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[1]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[0]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[11]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[10]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[9]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[8]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[7]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[6]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[5]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[4]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[3]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[2]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[1]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15574): Input "LMS_DIQ2_D[0]" that is fed by the compensated output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
Info (15535): Implemented PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" as MAX 10 PLL type File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 180 degrees (6250 ps) for fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|wire_pll1_clk[0] port File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAU169C8G is compatible
    Info (176445): Device 10M08SAU169C8GES is compatible
    Info (176445): Device 10M04SAU169C8G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location G1
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location F5
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location F6
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (176584): Output pin "FPGA_GPIO[0]" (external output clock of PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1") uses I/O standard 3.3-V LVCMOS, has current strength 2mA, output load 0pF, and output clock frequency of 80 MHz, but target device can support only maximum output clock frequency of 64 MHz for this combination of I/O standard, current strength and load File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 77
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_0nn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_4e9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_3e9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_tqn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_5f9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_4f9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_upn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_2e9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_1e9:dffpipe6|dffe7a* 
Info (332104): Reading SDC File: 'lms_ctr/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'lms_ctr/synthesis/submodules/altera_onchip_flash.sdc'
Info (332104): Reading SDC File: 'LMS7002_timing.sdc'
Warning (332174): Ignored filter at LMS7002_timing.sdc(56): *pll_top*|pll1|inclk[0] could not be matched with a pin File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 56
Warning (332174): Ignored filter at LMS7002_timing.sdc(58): *pll_top*|pll1|clk[0] could not be matched with a pin File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 58
Critical Warning (332049): Ignored create_generated_clock at LMS7002_timing.sdc(54): Argument <targets> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 54
    Info (332050): create_generated_clock     -name  TX_C0 \
                                -master     [get_clocks LMS_MCLK2] \
                                -source     [get_pins -compatibility_mode *pll_top*|pll1|inclk[0]] \
                                -phase 0 \
                                            [get_pins -compatibility_mode *pll_top*|pll1|clk[0]] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 54
Warning (332049): Ignored create_generated_clock at LMS7002_timing.sdc(54): Argument -source is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 54
Warning (332174): Ignored filter at LMS7002_timing.sdc(64): *pll_top*|pll1|clk[1] could not be matched with a pin File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 64
Critical Warning (332049): Ignored create_generated_clock at LMS7002_timing.sdc(60): Argument <targets> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 60
    Info (332050): create_generated_clock     -name   TX_C1 \
                                -master     [get_clocks LMS_MCLK2] \
                                -source     [get_pins -compatibility_mode *pll_top*|pll1|inclk[0]] \
                                -phase 90 \
                                            [get_pins -compatibility_mode *pll_top*|pll1|clk[1]] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 60
Warning (332049): Ignored create_generated_clock at LMS7002_timing.sdc(60): Argument -source is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 60
Warning (332174): Ignored filter at LMS7002_timing.sdc(70): *pll_top*|pll1|clk[2] could not be matched with a pin File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 70
Critical Warning (332049): Ignored create_generated_clock at LMS7002_timing.sdc(66): Argument <targets> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 66
    Info (332050): create_generated_clock     -name   RX_C2 \
                                -master     [get_clocks LMS_MCLK2] \
                                -source     [get_pins -compatibility_mode *pll_top*|pll1|inclk[0]] \
                                -phase 0 \
                                            [get_pins -compatibility_mode *pll_top*|pll1|clk[2]] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 66
Warning (332049): Ignored create_generated_clock at LMS7002_timing.sdc(66): Argument -source is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 66
Warning (332174): Ignored filter at LMS7002_timing.sdc(76): *pll_top*|pll1|clk[3] could not be matched with a pin File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 76
Critical Warning (332049): Ignored create_generated_clock at LMS7002_timing.sdc(72): Argument <targets> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 72
    Info (332050): create_generated_clock     -name   RX_C3 \
                                -master     [get_clocks LMS_MCLK2] \
                                -source     [get_pins -compatibility_mode *pll_top*|pll1|inclk[0]] \
                                -phase 90 \
                                            [get_pins -compatibility_mode *pll_top*|pll1|clk[3]] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 72
Warning (332049): Ignored create_generated_clock at LMS7002_timing.sdc(72): Argument -source is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 72
Warning (332174): Ignored filter at LMS7002_timing.sdc(80): TX_C0 could not be matched with a clock File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 80
Warning (332174): Ignored filter at LMS7002_timing.sdc(81): *pll_top*|*inst6*|*dataout* could not be matched with a pin File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 81
Warning (332049): Ignored create_generated_clock at LMS7002_timing.sdc(79): Argument -source is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 79
    Info (332050): create_generated_clock     -name LMS_FCLK1 \
                                -master     [get_clocks TX_C0] \
                                -source     [get_pins -compatibility_mode *pll_top*|*inst6*|*dataout*] \
                                            [get_ports LMS_FCLK1] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 79
Warning (332049): Ignored create_generated_clock at LMS7002_timing.sdc(79): Argument: -master_clock must contain exactly one valid clock. File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 79
Warning (332174): Ignored filter at LMS7002_timing.sdc(92): RX_C2 could not be matched with a clock File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 92
Warning (332174): Ignored filter at LMS7002_timing.sdc(93): *pll_top*|*inst7*|*dataout* could not be matched with a pin File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 93
Warning (332049): Ignored create_generated_clock at LMS7002_timing.sdc(91): Argument -source is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 91
    Info (332050): create_generated_clock     -name LMS_FCLK2 \
                                -master     [get_clocks RX_C2] \
                                -source     [get_pins -compatibility_mode *pll_top*|*inst7*|*dataout*] \
                                            [get_ports {LMS_FCLK2}] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 91
Warning (332049): Ignored create_generated_clock at LMS7002_timing.sdc(91): Argument: -master_clock must contain exactly one valid clock. File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 91
Warning (332174): Ignored filter at LMS7002_timing.sdc(155): LMS_FCLK1 could not be matched with a clock File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 155
Warning (332049): Ignored set_output_delay at LMS7002_timing.sdc(154): Argument -clock is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 154
    Info (332050): set_output_delay    -max $LMS_LMS7_Tsu \
                        -clock     [get_clocks LMS_FCLK1] \
                                    [get_ports {LMS_DIQ1[*] LMS_ENABLE_IQSEL1}] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 154
Warning (332049): Ignored set_output_delay at LMS7002_timing.sdc(158): Argument -clock is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 158
    Info (332050): set_output_delay    -min -$LMS_LMS7_Th \
                        -clock     [get_clocks LMS_FCLK1] \
                                    [get_ports {LMS_DIQ1[*] LMS_ENABLE_IQSEL1}]                         File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 158
Warning (332049): Ignored set_output_delay at LMS7002_timing.sdc(162): Argument -clock is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 162
    Info (332050): set_output_delay    -max $LMS_LMS7_Tsu \
                        -clock     [get_clocks LMS_FCLK1] \
                        -clock_fall \
                                    [get_ports { LMS_DIQ1[*] LMS_ENABLE_IQSEL1}] \
                        -add_delay File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 162
Warning (332049): Ignored set_output_delay at LMS7002_timing.sdc(168): Argument -clock is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 168
    Info (332050): set_output_delay    -min -$LMS_LMS7_Th \
                        -clock     [get_clocks LMS_FCLK1] \
                        -clock_fall \
                                    [get_ports {LMS_DIQ1[*] LMS_ENABLE_IQSEL1}] \
                        -add_delay File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 168
Warning (332174): Ignored filter at LMS7002_timing.sdc(203): RX_C3 could not be matched with a clock File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 203
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(202): Argument <to> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 202
    Info (332050): set_false_path -setup     -fall_from     [get_clocks LMS_MCLK2_VIRT] -rise_to \
                                                [get_clocks RX_C3] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 202
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(204): Argument <to> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 204
    Info (332050): set_false_path -setup     -rise_from     [get_clocks LMS_MCLK2_VIRT] -fall_to \
                                                [get_clocks RX_C3] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 204
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(206): Argument <to> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 206
    Info (332050): set_false_path -hold     -rise_from     [get_clocks LMS_MCLK2_VIRT] -rise_to \
                                                [get_clocks RX_C3] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 206
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(208): Argument <to> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 208
    Info (332050): set_false_path -hold     -fall_from     [get_clocks LMS_MCLK2_VIRT] -fall_to \
                                                [get_clocks RX_C3] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 208
Warning (332174): Ignored filter at LMS7002_timing.sdc(223): TX_C1 could not be matched with a clock File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 223
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(223): Argument <from> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 223
    Info (332050): set_false_path -setup     -rise_from     [get_clocks TX_C1] -rise_to \
                                                [get_clocks LMS_FCLK1] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 223
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(223): Argument <to> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 223
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(225): Argument <from> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 225
    Info (332050): set_false_path -setup     -fall_from     [get_clocks TX_C1] -fall_to \
                                                [get_clocks LMS_FCLK1] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 225
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(225): Argument <to> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 225
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(227): Argument <from> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 227
    Info (332050): set_false_path -hold     -rise_from     [get_clocks TX_C1] -fall_to \
                                                [get_clocks LMS_FCLK1] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 227
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(227): Argument <to> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 227
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(229): Argument <from> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 229
    Info (332050): set_false_path -hold     -fall_from     [get_clocks TX_C1] -rise_to \
                                                [get_clocks LMS_FCLK1] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 229
Warning (332049): Ignored set_false_path at LMS7002_timing.sdc(229): Argument <to> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/LMS7002_timing.sdc Line: 229
Info (332104): Reading SDC File: 'FT601_timing.sdc'
Info (332104): Reading SDC File: 'timing.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at timing.sdc(126): altera_reserved_tck could not be matched with a port or pin or register or keeper or net or combinational node or node File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 126
Warning (332049): Ignored create_clock at timing.sdc(126): Argument <targets> is not an object ID File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 126
    Info (332050): create_clock     -period 10MHz {altera_reserved_tck} File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 126
Warning (332174): Ignored filter at timing.sdc(128): altera_reserved_tck could not be matched with a clock File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 128
Warning (332049): Ignored set_clock_groups at timing.sdc(128): Argument -group with value altera_reserved_tck could not match any element of the following types: ( clk ) File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 128
    Info (332050): set_clock_groups     -asynchronous -group {altera_reserved_tck}                                             File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 128
Warning (332174): Ignored filter at timing.sdc(130): altera_reserved_tdi could not be matched with a port File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 130
Warning (332049): Ignored set_input_delay at timing.sdc(130): Argument <targets> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 130
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall .1 [get_ports altera_reserved_tdi] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 130
Warning (332049): Ignored set_input_delay at timing.sdc(130): Argument -clock is not an object ID File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 130
Warning (332174): Ignored filter at timing.sdc(132): altera_reserved_tms could not be matched with a port File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 132
Warning (332049): Ignored set_input_delay at timing.sdc(132): Argument <targets> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 132
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall .1 [get_ports altera_reserved_tms] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 132
Warning (332049): Ignored set_input_delay at timing.sdc(132): Argument -clock is not an object ID File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 132
Warning (332174): Ignored filter at timing.sdc(134): altera_reserved_tdo could not be matched with a port File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 134
Warning (332049): Ignored set_output_delay at timing.sdc(134): Argument <targets> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 134
    Info (332050): set_output_delay -clock altera_reserved_tck -clock_fall .1 [get_ports altera_reserved_tdo] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 134
Warning (332049): Ignored set_output_delay at timing.sdc(134): Argument -clock is not an object ID File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 134
Warning (332174): Ignored filter at timing.sdc(141): *pll_top*|*lcell*|combout* could not be matched with a pin File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 141
Warning (332049): Ignored set_net_delay at timing.sdc(140): argument -from with value [get_pins -compatibility_mode {*pll_top*|*lcell*|combout*}] contains zero elements File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 140
    Info (332050): set_net_delay     -max 5.1 \
                    -from [get_pins -compatibility_mode *pll_top*|*lcell*|combout*]  File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 140
Warning (332049): Ignored set_net_delay at timing.sdc(142): argument -from with value [get_pins -compatibility_mode {*pll_top*|*lcell*|combout*}] contains zero elements File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 142
    Info (332050): set_net_delay     -min 4 \
                    -from [get_pins -compatibility_mode *pll_top*|*lcell*|combout*] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 142
Warning (332174): Ignored filter at timing.sdc(146): *sync_reg[0]* could not be matched with a keeper File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 146
Warning (332049): Ignored set_false_path at timing.sdc(146): Argument <to> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 146
    Info (332050): set_false_path -to [get_keepers *sync_reg[0]*] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 146
Warning (332174): Ignored filter at timing.sdc(147): *sync_reg0[*]* could not be matched with a keeper File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 147
Warning (332049): Ignored set_false_path at timing.sdc(147): Argument <to> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 147
    Info (332050): set_false_path -to [get_keepers *sync_reg0[*]*] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 147
Warning (332174): Ignored filter at timing.sdc(154): SPARE_IO_PULL_UP* could not be matched with a port File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 154
Warning (332049): Ignored set_false_path at timing.sdc(154): Argument <from> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 154
    Info (332050): set_false_path -from [get_ports SPARE_IO_PULL_UP*] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/timing.sdc Line: 154
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 181.818 -name {inst10|u0|onchip_flash_0|altera_onchip_flash_block|ufm_block|osc} {inst10|u0|onchip_flash_0|altera_onchip_flash_block|ufm_block|osc}
    Info (332110): create_generated_clock -source {inst19|altpll_component|auto_generated|pll1|inclk[0]} -phase 180.00 -duty_cycle 50.00 -name {inst19|altpll_component|auto_generated|pll1|clk[0]} {inst19|altpll_component|auto_generated|pll1|clk[0]}
Info (332104): Reading SDC File: 'Clock_groups.sdc'
Warning (332174): Ignored filter at Clock_groups.sdc(16): TX_C0 could not be matched with a clock File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/Clock_groups.sdc Line: 16
Warning (332174): Ignored filter at Clock_groups.sdc(16): LMS_FCLK1 could not be matched with a clock File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/Clock_groups.sdc Line: 16
Warning (332174): Ignored filter at Clock_groups.sdc(16): TX_C1 could not be matched with a clock File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/Clock_groups.sdc Line: 16
Warning (332174): Ignored filter at Clock_groups.sdc(16): RX_C2 could not be matched with a clock File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/Clock_groups.sdc Line: 16
Warning (332174): Ignored filter at Clock_groups.sdc(16): LMS_FCLK2 could not be matched with a clock File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/Clock_groups.sdc Line: 16
Warning (332174): Ignored filter at Clock_groups.sdc(16): RX_C3 could not be matched with a clock File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/Clock_groups.sdc Line: 16
Warning (332054): Assignment set_clock_groups is accepted but has some problems at Clock_groups.sdc(16): Argument -group with value  TX_C0  could not match any element of the following types: ( clk ) File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/Clock_groups.sdc Line: 16
    Info (332050): set_clock_groups     -asynchronous \
                        -group { LMK_CLK \
                                    FPGA_SPI_SCLK \
                                    FPGA_SPI_SCLK_out \
                                    DUAL_BOOT_CLK \
                                    ONCHIP_FLASH_CLK } \
                        -group { FT_CLK } \
                        -group { LMS_MCLK2 } \
                        -group { TX_C0 } \
                        -group { TX_C1 LMS_FCLK1} \
                        -group { RX_C2 } \
                        -group { RX_C3 LMS_FCLK2} File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/Clock_groups.sdc Line: 16
Warning (332054): Assignment set_clock_groups is accepted but has some problems at Clock_groups.sdc(16): Argument -group with value  TX_C1 LMS_FCLK1 could not match any element of the following types: ( clk ) File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/Clock_groups.sdc Line: 16
Warning (332054): Assignment set_clock_groups is accepted but has some problems at Clock_groups.sdc(16): Argument -group with value  RX_C2  could not match any element of the following types: ( clk ) File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/Clock_groups.sdc Line: 16
Warning (332054): Assignment set_clock_groups is accepted but has some problems at Clock_groups.sdc(16): Argument -group with value  RX_C3 LMS_FCLK2 could not match any element of the following types: ( clk ) File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/Clock_groups.sdc Line: 16
Warning (332174): Ignored filter at Clock_groups.sdc(39): *pll_top*|*clkctrl_inst7*|outclk could not be matched with a pin File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/Clock_groups.sdc Line: 39
Warning (332049): Ignored set_false_path at Clock_groups.sdc(39): Argument <from> is an empty collection File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/Clock_groups.sdc Line: 39
    Info (332050): set_false_path        -from [get_pins -compatibility_mode *pll_top*|*clkctrl_inst7*|outclk] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/Clock_groups.sdc Line: 39
Warning (332070): Port "FT_BE[0]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_BE[0]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_BE[1]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_BE[1]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_BE[2]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_BE[2]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_BE[3]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_BE[3]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[0]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[0]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[10]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[10]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[11]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[11]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[12]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[12]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[13]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[13]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[14]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[14]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[15]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[15]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[16]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[16]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[17]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[17]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[18]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[18]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[19]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[19]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[1]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[1]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[20]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[20]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[21]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[21]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[22]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[22]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[23]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[23]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[24]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[24]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[25]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[25]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[26]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[26]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[27]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[27]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[28]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[28]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[29]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[29]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[2]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[2]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[30]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[30]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[31]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[31]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[3]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[3]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[4]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[4]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[5]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[5]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[6]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[6]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[7]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[7]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[8]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[8]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_D[9]" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_D[9]" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Warning (332070): Port "FT_WRn" relative to the rising edge of clock "FT_CLK" does not specify a min-fall output delay
Warning (332070): Port "FT_WRn" relative to the rising edge of clock "FT_CLK" does not specify a min-rise output delay
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: inst19|altpll_component|auto_generated|pll1|clk[0] with master clock period: 8.000 found on PLL node: inst19|altpll_component|auto_generated|pll1|clk[0] does not match the master clock period requirement: 12.500
Warning (332061): Virtual clock FT_CLK_VIRT is never referenced in any input or output delay assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 12 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   25.000 DUAL_BOOT_CLK
    Info (332111):  100.000 FPGA_SPI_SCLK
    Info (332111):  100.000 FPGA_SPI_SCLK_out
    Info (332111):   10.000       FT_CLK
    Info (332111):   10.000  FT_CLK_VIRT
    Info (332111):  181.818 inst10|u0|onchip_flash_0|altera_onchip_flash_block|ufm_block|osc
    Info (332111):    8.000 inst19|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   25.000      LMK_CLK
    Info (332111):    8.000    LMS_MCLK1
    Info (332111):    8.000    LMS_MCLK2
    Info (332111):    8.000 LMS_MCLK2_VIRT
    Info (332111):  100.000 ONCHIP_FLASH_CLK
Info (176353): Automatically promoted node fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node LMK_CLK~input (placed in PIN H6 (CLK0p, DIFFIO_RX_L20p, DIFFOUT_L20p, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|transmitting File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_dac_spi.v Line: 135
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|stateZero File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_dac_spi.v Line: 132
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|spi_slave_select_reg[0] File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_dac_spi.v Line: 244
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|lms_ctr_dac_spi:dac_spi|SSO_reg File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_dac_spi.v Line: 213
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_reg File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 214
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_arclk_neg_pos_reg File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 213
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_arclk_neg_reg File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 212
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_arclk~0 File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 165
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_pos_reg File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 215
        Info (176357): Destination node nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_pos_write_reg File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/lms_ctr/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 216
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node FT_CLK~input (placed in PIN G9 (CLK2p, DIFFIO_RX_R18p, DIFFOUT_R18p, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node nios_cpu:inst10|lms_ctr:u0|altera_dual_boot:dual_boot_0|alt_dual_boot_avmm:alt_dual_boot_avmm_comp|dual_boot_int_clk  File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/lms_ctr/synthesis/submodules/rtl/alt_dual_boot_avmm.v Line: 43
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node nios_cpu:inst10|fpga_spi_SCLK  File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/src/nios_cpu/nios_cpu.vhd Line: 29
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FPGA_SPI_SCLK~output
Info (176353): Automatically promoted node nios_cpu:inst10|lms_ctr:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc  File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/lms_ctr/synthesis/submodules/rtl/altera_onchip_flash_block.v Line: 147
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176466): Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[0]~input" is constrained to location IOIBUF_X0_Y8_N8 to improve DDIO timing
    Info (176467): Node "LMS_DIQ2_D[0]" is constrained to location PIN M2 to improve DDIO timing
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[11]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[11]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[11]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[11]~input" is constrained to location IOIBUF_X6_Y0_N29 to improve DDIO timing
    Info (176467): Node "LMS_DIQ2_D[11]" is constrained to location PIN L4 to improve DDIO timing
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[10]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[10]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[10]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[10]~input" is constrained to location IOIBUF_X3_Y0_N1 to improve DDIO timing
    Info (176467): Node "LMS_DIQ2_D[10]" is constrained to location PIN L5 to improve DDIO timing
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[9]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[9]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[9]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[9]~input" is constrained to location IOIBUF_X0_Y3_N8 to improve DDIO timing
    Info (176467): Node "LMS_DIQ2_D[9]" is constrained to location PIN K2 to improve DDIO timing
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[8]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[8]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[8]" is constrained to location LAB_X6_Y1_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[8]~input" is constrained to location IOIBUF_X6_Y0_N22 to improve DDIO timing
    Info (176467): Node "LMS_DIQ2_D[8]" is constrained to location PIN N4 to improve DDIO timing
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[7]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[7]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[7]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[7]~input" is constrained to location IOIBUF_X0_Y9_N8 to improve DDIO timing
    Info (176467): Node "LMS_DIQ2_D[7]" is constrained to location PIN J2 to improve DDIO timing
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[6]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[6]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[6]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[6]~input" is constrained to location IOIBUF_X0_Y7_N8 to improve DDIO timing
    Info (176467): Node "LMS_DIQ2_D[6]" is constrained to location PIN L2 to improve DDIO timing
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[5]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[5]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[5]" is constrained to location LAB_X1_Y3_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[5]~input" is constrained to location IOIBUF_X0_Y3_N1 to improve DDIO timing
    Info (176467): Node "LMS_DIQ2_D[5]" is constrained to location PIN K1 to improve DDIO timing
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[4]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[4]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[4]" is constrained to location LAB_X1_Y7_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[4]~input" is constrained to location IOIBUF_X0_Y7_N15 to improve DDIO timing
    Info (176467): Node "LMS_DIQ2_D[4]" is constrained to location PIN N2 to improve DDIO timing
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[3]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[3]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[3]" is constrained to location LAB_X1_Y9_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[3]~input" is constrained to location IOIBUF_X0_Y9_N1 to improve DDIO timing
    Info (176467): Node "LMS_DIQ2_D[3]" is constrained to location PIN J1 to improve DDIO timing
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[2]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[2]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[2]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[2]~input" is constrained to location IOIBUF_X0_Y8_N1 to improve DDIO timing
    Info (176467): Node "LMS_DIQ2_D[2]" is constrained to location PIN M1 to improve DDIO timing
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_h[1]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 33
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_cell_l[1]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 34
    Info (176467): Node "limelight_top:inst12|rx_path_top:rx_path_top_inst0|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_e4i:auto_generated|input_latch_l[1]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/ddio_in_e4i.tdf Line: 35
    Info (176467): Node "LMS_DIQ2_D[1]~input" is constrained to location IOIBUF_X3_Y0_N15 to improve DDIO timing
    Info (176467): Node "LMS_DIQ2_D[1]" is constrained to location PIN M4 to improve DDIO timing
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 730 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 68 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 498 register duplicates
Warning (15064): PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" output port clk[0] feeds output pin "FPGA_GPIO[0]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:03
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "FPGA_GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_GPIO[7]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:12
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:22
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 12% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X38_Y10 to location X50_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:19
Info (11888): Total time spent on timing analysis during the Fitter is 11.51 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (176440): Auto delay chain can't change the delay chain setting on I/O pin LMS_DIQ2_D[11] since it's a PLL compensated pin
Info (176440): Auto delay chain can't change the delay chain setting on I/O pin LMS_DIQ2_D[10] since it's a PLL compensated pin
Info (176440): Auto delay chain can't change the delay chain setting on I/O pin LMS_DIQ2_D[9] since it's a PLL compensated pin
Info (176440): Auto delay chain can't change the delay chain setting on I/O pin LMS_DIQ2_D[8] since it's a PLL compensated pin
Info (176440): Auto delay chain can't change the delay chain setting on I/O pin LMS_DIQ2_D[7] since it's a PLL compensated pin
Info (176440): Auto delay chain can't change the delay chain setting on I/O pin LMS_DIQ2_D[6] since it's a PLL compensated pin
Info (176440): Auto delay chain can't change the delay chain setting on I/O pin LMS_DIQ2_D[5] since it's a PLL compensated pin
Info (176440): Auto delay chain can't change the delay chain setting on I/O pin LMS_DIQ2_D[4] since it's a PLL compensated pin
Info (176440): Auto delay chain can't change the delay chain setting on I/O pin LMS_DIQ2_D[3] since it's a PLL compensated pin
Info (176440): Auto delay chain can't change the delay chain setting on I/O pin LMS_DIQ2_D[2] since it's a PLL compensated pin
Info (176440): Auto delay chain can't change the delay chain setting on I/O pin LMS_DIQ2_D[1] since it's a PLL compensated pin
Info (176440): Auto delay chain can't change the delay chain setting on I/O pin LMS_DIQ2_D[0] since it's a PLL compensated pin
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Warning (15062): PLL "fft_pll:inst19|altpll:altpll_component|fft_pll_altpll:auto_generated|pll1" in Source Synchronous mode with compensated output clock set to clk[0] is not fully compensated because it does not feed an I/O input register File: /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/db/fft_pll_altpll.v Line: 43
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 43 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin FPGA_I2C_SCL uses I/O standard 3.3-V LVCMOS at D13
    Info (169178): Pin FPGA_I2C_SDA uses I/O standard 3.3-V LVCMOS at K13
    Info (169178): Pin FT_BE[3] uses I/O standard 3.3-V LVCMOS at B13
    Info (169178): Pin FT_BE[2] uses I/O standard 3.3-V LVCMOS at A12
    Info (169178): Pin FT_BE[1] uses I/O standard 3.3-V LVCMOS at C12
    Info (169178): Pin FT_BE[0] uses I/O standard 3.3-V LVCMOS at B11
    Info (169178): Pin FT_D[31] uses I/O standard 3.3-V LVCMOS at H13
    Info (169178): Pin FT_D[30] uses I/O standard 3.3-V LVCMOS at J13
    Info (169178): Pin FT_D[29] uses I/O standard 3.3-V LVCMOS at G13
    Info (169178): Pin FT_D[28] uses I/O standard 3.3-V LVCMOS at L13
    Info (169178): Pin FT_D[27] uses I/O standard 3.3-V LVCMOS at G12
    Info (169178): Pin FT_D[26] uses I/O standard 3.3-V LVCMOS at J12
    Info (169178): Pin FT_D[25] uses I/O standard 3.3-V LVCMOS at K12
    Info (169178): Pin FT_D[24] uses I/O standard 3.3-V LVCMOS at K11
    Info (169178): Pin FT_D[23] uses I/O standard 3.3-V LVCMOS at A8
    Info (169178): Pin FT_D[22] uses I/O standard 3.3-V LVCMOS at E8
    Info (169178): Pin FT_D[21] uses I/O standard 3.3-V LVCMOS at F9
    Info (169178): Pin FT_D[20] uses I/O standard 3.3-V LVCMOS at A5
    Info (169178): Pin FT_D[19] uses I/O standard 3.3-V LVCMOS at E10
    Info (169178): Pin FT_D[18] uses I/O standard 3.3-V LVCMOS at A6
    Info (169178): Pin FT_D[17] uses I/O standard 3.3-V LVCMOS at F8
    Info (169178): Pin FT_D[16] uses I/O standard 3.3-V LVCMOS at A7
    Info (169178): Pin FT_D[15] uses I/O standard 3.3-V LVCMOS at H9
    Info (169178): Pin FT_D[14] uses I/O standard 3.3-V LVCMOS at A9
    Info (169178): Pin FT_D[13] uses I/O standard 3.3-V LVCMOS at J9
    Info (169178): Pin FT_D[12] uses I/O standard 3.3-V LVCMOS at D9
    Info (169178): Pin FT_D[11] uses I/O standard 3.3-V LVCMOS at B2
    Info (169178): Pin FT_D[10] uses I/O standard 3.3-V LVCMOS at E9
    Info (169178): Pin FT_D[9] uses I/O standard 3.3-V LVCMOS at H8
    Info (169178): Pin FT_D[8] uses I/O standard 3.3-V LVCMOS at B12
    Info (169178): Pin FT_D[7] uses I/O standard 3.3-V LVCMOS at A4
    Info (169178): Pin FT_D[6] uses I/O standard 3.3-V LVCMOS at E6
    Info (169178): Pin FT_D[5] uses I/O standard 3.3-V LVCMOS at B4
    Info (169178): Pin FT_D[4] uses I/O standard 3.3-V LVCMOS at A3
    Info (169178): Pin FT_D[3] uses I/O standard 3.3-V LVCMOS at B5
    Info (169178): Pin FT_D[2] uses I/O standard 3.3-V LVCMOS at B3
    Info (169178): Pin FT_D[1] uses I/O standard 3.3-V LVCMOS at B6
    Info (169178): Pin FT_D[0] uses I/O standard 3.3-V LVCMOS at A2
    Info (169178): Pin FPGA_EGPIO[1] uses I/O standard 3.3-V LVCMOS at D6
    Info (169178): Pin FPGA_EGPIO[0] uses I/O standard 3.3-V LVCMOS at B7
    Info (169178): Pin FT_RXFn uses I/O standard 3.3-V LVCMOS at C11
    Info (169178): Pin FT_CLK uses I/O standard 3.3-V LVCMOS at G9
    Info (169178): Pin FT_TXEn uses I/O standard 3.3-V LVCMOS at C13
Warning (169064): Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin FPGA_EGPIO[1] has a permanently disabled output enable
    Info (169065): Pin FPGA_EGPIO[0] has a permanently disabled output enable
Info (144001): Generated suppressed messages file /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/output_files/LimeSDR-Mini_lms7_trx.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 165 warnings
    Info: Peak virtual memory: 1786 megabytes
    Info: Processing ended: Fri Jan 18 15:34:58 2019
    Info: Elapsed time: 00:01:12
    Info: Total CPU time (on all processors): 00:02:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/gaspar/git/LimeSDR-Mini_GW/LimeSDR-Mini_lms7_trx/output_files/LimeSDR-Mini_lms7_trx.fit.smsg.


