/*
 * Copyright (c) 2009-2019 ARM Limited. All rights reserved.
 * 
 * SPDX-License-Identifier: Apache-2.0
 * 
 * Licensed under the Apache License, Version 2.0 (the License); you may
 * not use this file except in compliance with the License.
 * You may obtain a copy of the License at
 * 
 * http://www.apache.org/licenses/LICENSE-2.0
 * 
 * Unless required by applicable law or agreed to in writing, software
 * distributed under the License is distributed on an AS IS BASIS, WITHOUT
 * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
 * See the License for the specific language governing permissions and
 * limitations under the License.
 *
 * @file     E:/SVN/PT061/A15_MCU_tools/B01_PY_PACK/MDK/MDK Pack Source/MDK Pack F0 Series/01_Basic_Pack/Files/CMSIS/SVD/PY32F002Bxx.sfd
 * @brief    CMSIS-SVD SFD File
 * @version  1.0.0
 * @date     Mon Jul 28 15:34:14 2025
 * @note     Generated by SVDConv V3.3.47
 *           from File 'E:/SVN/PT061/A15_MCU_tools/B01_PY_PACK/MDK/MDK Pack Source/MDK Pack F0 Series/01_Basic_Pack/Files/CMSIS/SVD/PY32F002Bxx.svd',
 *           last modified on Thu Jul 10 11:23:17 2025
 */



// -----------------------------  Register Item Address: ADC_ISR  ---------------------------------
// SVD Line: 41

unsigned int ADC_ISR __AT (0x40012400);



// --------------------------------  Field Item: ADC_ISR_EOSMP  -----------------------------------
// SVD Line: 47

//  <item> SFDITEM_FIELD__ADC_ISR_EOSMP
//    <name> EOSMP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012400) ADC group regular end of sampling flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.1..1> EOSMP
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_ISR_EOC  ------------------------------------
// SVD Line: 52

//  <item> SFDITEM_FIELD__ADC_ISR_EOC
//    <name> EOC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012400) ADC group regular end of unitary conversion flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.2..2> EOC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_ISR_EOSEQ  -----------------------------------
// SVD Line: 57

//  <item> SFDITEM_FIELD__ADC_ISR_EOSEQ
//    <name> EOSEQ </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012400) ADC group regular end of sequence conversions flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.3..3> EOSEQ
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_ISR_OVR  ------------------------------------
// SVD Line: 62

//  <item> SFDITEM_FIELD__ADC_ISR_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012400) ADC group regular overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.4..4> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_ISR_AWD  ------------------------------------
// SVD Line: 67

//  <item> SFDITEM_FIELD__ADC_ISR_AWD
//    <name> AWD </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012400) ADC analog watchdog flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_ISR ) </loc>
//      <o.7..7> AWD
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_ISR  ------------------------------------
// SVD Line: 41

//  <rtree> SFDITEM_REG__ADC_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012400) ADC interrupt and status register </i>
//    <loc> ( (unsigned int)((ADC_ISR >> 0) & 0xFFFFFFFF), ((ADC_ISR = (ADC_ISR & ~(0x9EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_ISR_EOSMP </item>
//    <item> SFDITEM_FIELD__ADC_ISR_EOC </item>
//    <item> SFDITEM_FIELD__ADC_ISR_EOSEQ </item>
//    <item> SFDITEM_FIELD__ADC_ISR_OVR </item>
//    <item> SFDITEM_FIELD__ADC_ISR_AWD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_IER  ---------------------------------
// SVD Line: 74

unsigned int ADC_IER __AT (0x40012404);



// -------------------------------  Field Item: ADC_IER_EOSMPIE  ----------------------------------
// SVD Line: 80

//  <item> SFDITEM_FIELD__ADC_IER_EOSMPIE
//    <name> EOSMPIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012404) ADC group regular end of sampling interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.1..1> EOSMPIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_EOCIE  -----------------------------------
// SVD Line: 85

//  <item> SFDITEM_FIELD__ADC_IER_EOCIE
//    <name> EOCIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012404) ADC group regular end of unitary conversion interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.2..2> EOCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_IER_EOSEQIE  ----------------------------------
// SVD Line: 90

//  <item> SFDITEM_FIELD__ADC_IER_EOSEQIE
//    <name> EOSEQIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012404) ADC group regular end of sequence conversions interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.3..3> EOSEQIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_OVRIE  -----------------------------------
// SVD Line: 95

//  <item> SFDITEM_FIELD__ADC_IER_OVRIE
//    <name> OVRIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012404) ADC group regular overrun interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.4..4> OVRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_IER_AWDIE  -----------------------------------
// SVD Line: 100

//  <item> SFDITEM_FIELD__ADC_IER_AWDIE
//    <name> AWDIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012404) ADC analog watchdog interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_IER ) </loc>
//      <o.7..7> AWDIE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_IER  ------------------------------------
// SVD Line: 74

//  <rtree> SFDITEM_REG__ADC_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012404) ADC interrupt enable register </i>
//    <loc> ( (unsigned int)((ADC_IER >> 0) & 0xFFFFFFFF), ((ADC_IER = (ADC_IER & ~(0x9EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_IER_EOSMPIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_EOCIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_EOSEQIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_OVRIE </item>
//    <item> SFDITEM_FIELD__ADC_IER_AWDIE </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_CR  ---------------------------------
// SVD Line: 107

unsigned int ADC_CR __AT (0x40012408);



// ---------------------------------  Field Item: ADC_CR_ADEN  ------------------------------------
// SVD Line: 113

//  <item> SFDITEM_FIELD__ADC_CR_ADEN
//    <name> ADEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012408) ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.0..0> ADEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR_ADDIS  ------------------------------------
// SVD Line: 118

//  <item> SFDITEM_FIELD__ADC_CR_ADDIS
//    <name> ADDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012408) ADC enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.1..1> ADDIS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR_ADSTART  -----------------------------------
// SVD Line: 123

//  <item> SFDITEM_FIELD__ADC_CR_ADSTART
//    <name> ADSTART </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012408) ADC group regular conversion start </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.2..2> ADSTART
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR_ADSTP  ------------------------------------
// SVD Line: 128

//  <item> SFDITEM_FIELD__ADC_CR_ADSTP
//    <name> ADSTP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012408) ADC group regular conversion stop </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.4..4> ADSTP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC_CR_VREF_BUFFERE  --------------------------------
// SVD Line: 133

//  <item> SFDITEM_FIELD__ADC_CR_VREF_BUFFERE
//    <name> VREF_BUFFERE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012408) desc VREF_BUFFERE </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.5..5> VREF_BUFFERE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC_CR_VERBUFF_SEL  ---------------------------------
// SVD Line: 138

//  <item> SFDITEM_FIELD__ADC_CR_VERBUFF_SEL
//    <name> VERBUFF_SEL </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40012408) desc VERBUFF_SEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR >> 6) & 0x3), ((ADC_CR = (ADC_CR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR_ADCAL  ------------------------------------
// SVD Line: 143

//  <item> SFDITEM_FIELD__ADC_CR_ADCAL
//    <name> ADCAL </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40012408) ADC group regular conversion calibration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR ) </loc>
//      <o.31..31> ADCAL
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CR  -------------------------------------
// SVD Line: 107

//  <rtree> SFDITEM_REG__ADC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012408) ADC control register </i>
//    <loc> ( (unsigned int)((ADC_CR >> 0) & 0xFFFFFFFF), ((ADC_CR = (ADC_CR & ~(0x800000F7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x800000F7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CR_ADEN </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADDIS </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADSTART </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADSTP </item>
//    <item> SFDITEM_FIELD__ADC_CR_VREF_BUFFERE </item>
//    <item> SFDITEM_FIELD__ADC_CR_VERBUFF_SEL </item>
//    <item> SFDITEM_FIELD__ADC_CR_ADCAL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CFGR1  --------------------------------
// SVD Line: 150

unsigned int ADC_CFGR1 __AT (0x4001240C);



// ------------------------------  Field Item: ADC_CFGR1_SCANDIR  ---------------------------------
// SVD Line: 156

//  <item> SFDITEM_FIELD__ADC_CFGR1_SCANDIR
//    <name> SCANDIR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001240C) Scan sequence direction </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.2..2> SCANDIR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_RESSEL  ----------------------------------
// SVD Line: 161

//  <item> SFDITEM_FIELD__ADC_CFGR1_RESSEL
//    <name> RESSEL </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x4001240C) ADC data resolution </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 3) & 0x3), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_ALIGN  ----------------------------------
// SVD Line: 166

//  <item> SFDITEM_FIELD__ADC_CFGR1_ALIGN
//    <name> ALIGN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001240C) ADC data alignement </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.5..5> ALIGN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_EXTSEL  ----------------------------------
// SVD Line: 171

//  <item> SFDITEM_FIELD__ADC_CFGR1_EXTSEL
//    <name> EXTSEL </name>
//    <rw> 
//    <i> [Bits 8..6] RW (@ 0x4001240C) ADC group regular external trigger source </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 6) & 0x7), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x7UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_EXTEN  ----------------------------------
// SVD Line: 176

//  <item> SFDITEM_FIELD__ADC_CFGR1_EXTEN
//    <name> EXTEN </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4001240C) ADC group regular external trigger polarity </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 10) & 0x3), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_OVRMOD  ----------------------------------
// SVD Line: 181

//  <item> SFDITEM_FIELD__ADC_CFGR1_OVRMOD
//    <name> OVRMOD </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001240C) ADC group regular overrun configuration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.12..12> OVRMOD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_CONT  -----------------------------------
// SVD Line: 186

//  <item> SFDITEM_FIELD__ADC_CFGR1_CONT
//    <name> CONT </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001240C) ADC group regular continuous conversion mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.13..13> CONT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_WAIT  -----------------------------------
// SVD Line: 191

//  <item> SFDITEM_FIELD__ADC_CFGR1_WAIT
//    <name> WAIT </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001240C) Wait conversion mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.14..14> WAIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_DISCEN  ----------------------------------
// SVD Line: 196

//  <item> SFDITEM_FIELD__ADC_CFGR1_DISCEN
//    <name> DISCEN </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4001240C) ADC group regular sequencer discontinuous mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.16..16> DISCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CFGR1_AWDSGL  ----------------------------------
// SVD Line: 201

//  <item> SFDITEM_FIELD__ADC_CFGR1_AWDSGL
//    <name> AWDSGL </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4001240C) ADC analog watchdog monitoring a single channel or all channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.22..22> AWDSGL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_AWDEN  ----------------------------------
// SVD Line: 206

//  <item> SFDITEM_FIELD__ADC_CFGR1_AWDEN
//    <name> AWDEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4001240C) ADC analog watchdog enable on scope ADC group regular </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CFGR1 ) </loc>
//      <o.23..23> AWDEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CFGR1_AWDCH  ----------------------------------
// SVD Line: 211

//  <item> SFDITEM_FIELD__ADC_CFGR1_AWDCH
//    <name> AWDCH </name>
//    <rw> 
//    <i> [Bits 29..26] RW (@ 0x4001240C) ADC analog watchdog monitored channel selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR1 >> 26) & 0xF), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0xFUL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CFGR1  -----------------------------------
// SVD Line: 150

//  <rtree> SFDITEM_REG__ADC_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001240C) ADC configuration register 1 </i>
//    <loc> ( (unsigned int)((ADC_CFGR1 >> 0) & 0xFFFFFFFF), ((ADC_CFGR1 = (ADC_CFGR1 & ~(0x3CC17DFCUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3CC17DFC) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CFGR1_SCANDIR </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_RESSEL </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_ALIGN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_EXTSEL </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_EXTEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_OVRMOD </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_CONT </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_WAIT </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_DISCEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_AWDSGL </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_AWDEN </item>
//    <item> SFDITEM_FIELD__ADC_CFGR1_AWDCH </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CFGR2  --------------------------------
// SVD Line: 218

unsigned int ADC_CFGR2 __AT (0x40012410);



// ------------------------------  Field Item: ADC_CFGR2_CKMODE  ----------------------------------
// SVD Line: 224

//  <item> SFDITEM_FIELD__ADC_CFGR2_CKMODE
//    <name> CKMODE </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40012410) ADC clock mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CFGR2 >> 28) & 0xF), ((ADC_CFGR2 = (ADC_CFGR2 & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CFGR2  -----------------------------------
// SVD Line: 218

//  <rtree> SFDITEM_REG__ADC_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012410) ADC configuration register 2 </i>
//    <loc> ( (unsigned int)((ADC_CFGR2 >> 0) & 0xFFFFFFFF), ((ADC_CFGR2 = (ADC_CFGR2 & ~(0xF0000000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0000000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CFGR2_CKMODE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_SMPR  --------------------------------
// SVD Line: 231

unsigned int ADC_SMPR __AT (0x40012414);



// --------------------------------  Field Item: ADC_SMPR_SMP  ------------------------------------
// SVD Line: 237

//  <item> SFDITEM_FIELD__ADC_SMPR_SMP
//    <name> SMP </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012414) Sampling time selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR >> 0) & 0x7), ((ADC_SMPR = (ADC_SMPR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SMPR  ------------------------------------
// SVD Line: 231

//  <rtree> SFDITEM_REG__ADC_SMPR
//    <name> SMPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012414) ADC sampling time register </i>
//    <loc> ( (unsigned int)((ADC_SMPR >> 0) & 0xFFFFFFFF), ((ADC_SMPR = (ADC_SMPR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SMPR_SMP </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_TR  ---------------------------------
// SVD Line: 244

unsigned int ADC_TR __AT (0x40012420);



// ----------------------------------  Field Item: ADC_TR_LT  -------------------------------------
// SVD Line: 251

//  <item> SFDITEM_FIELD__ADC_TR_LT
//    <name> LT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012420) ADC analog watchdog threshold low </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_TR >> 0) & 0xFFF), ((ADC_TR = (ADC_TR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: ADC_TR_HT  -------------------------------------
// SVD Line: 256

//  <item> SFDITEM_FIELD__ADC_TR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40012420) ADC analog watchdog threshold high </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_TR >> 16) & 0xFFF), ((ADC_TR = (ADC_TR & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_TR  -------------------------------------
// SVD Line: 244

//  <rtree> SFDITEM_REG__ADC_TR
//    <name> TR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012420) ADC analog watchdog 1 threshold register </i>
//    <loc> ( (unsigned int)((ADC_TR >> 0) & 0xFFFFFFFF), ((ADC_TR = (ADC_TR & ~(0xFFF0FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_TR_LT </item>
//    <item> SFDITEM_FIELD__ADC_TR_HT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_CHSELR  -------------------------------
// SVD Line: 263

unsigned int ADC_CHSELR __AT (0x40012428);



// ------------------------------  Field Item: ADC_CHSELR_CHSEL0  ---------------------------------
// SVD Line: 270

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL0
//    <name> CHSEL0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012428) Channel-0 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.0..0> CHSEL0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL1  ---------------------------------
// SVD Line: 275

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL1
//    <name> CHSEL1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012428) Channel-1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.1..1> CHSEL1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL2  ---------------------------------
// SVD Line: 280

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL2
//    <name> CHSEL2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012428) Channel-2 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.2..2> CHSEL2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL3  ---------------------------------
// SVD Line: 285

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL3
//    <name> CHSEL3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012428) Channel-3 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.3..3> CHSEL3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL4  ---------------------------------
// SVD Line: 290

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL4
//    <name> CHSEL4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012428) Channel-4 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.4..4> CHSEL4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL5  ---------------------------------
// SVD Line: 295

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL5
//    <name> CHSEL5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012428) Channel-5 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.5..5> CHSEL5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL6  ---------------------------------
// SVD Line: 300

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL6
//    <name> CHSEL6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012428) Channel-6 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.6..6> CHSEL6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL7  ---------------------------------
// SVD Line: 305

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL7
//    <name> CHSEL7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012428) Channel-7 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.7..7> CHSEL7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL8  ---------------------------------
// SVD Line: 310

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL8
//    <name> CHSEL8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012428) Channel-8 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.8..8> CHSEL8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC_CHSELR_CHSEL9  ---------------------------------
// SVD Line: 315

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL9
//    <name> CHSEL9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012428) Channel-9 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.9..9> CHSEL9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: ADC_CHSELR_CHSEL10  ---------------------------------
// SVD Line: 320

//  <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL10
//    <name> CHSEL10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012428) Channel-10 selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CHSELR ) </loc>
//      <o.10..10> CHSEL10
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: ADC_CHSELR  -----------------------------------
// SVD Line: 263

//  <rtree> SFDITEM_REG__ADC_CHSELR
//    <name> CHSELR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012428) ADC group regular sequencer register </i>
//    <loc> ( (unsigned int)((ADC_CHSELR >> 0) & 0xFFFFFFFF), ((ADC_CHSELR = (ADC_CHSELR & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL0 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL1 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL2 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL3 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL4 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL5 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL6 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL7 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL8 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL9 </item>
//    <item> SFDITEM_FIELD__ADC_CHSELR_CHSEL10 </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_DR  ---------------------------------
// SVD Line: 327

unsigned int ADC_DR __AT (0x40012440);



// ---------------------------------  Field Item: ADC_DR_DATA  ------------------------------------
// SVD Line: 334

//  <item> SFDITEM_FIELD__ADC_DR_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012440) ADC group regular conversion data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_DR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_DR  -------------------------------------
// SVD Line: 327

//  <rtree> SFDITEM_REG__ADC_DR
//    <name> DR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012440) ADC group regular data register </i>
//    <loc> ( (unsigned int)((ADC_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_DR_DATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CCSR  --------------------------------
// SVD Line: 341

unsigned int ADC_CCSR __AT (0x40012444);



// -------------------------------  Field Item: ADC_CCSR_CALSEL  ----------------------------------
// SVD Line: 347

//  <item> SFDITEM_FIELD__ADC_CCSR_CALSEL
//    <name> CALSEL </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012444) Calibration contents selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCSR ) </loc>
//      <o.11..11> CALSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCSR_CALSMP  ----------------------------------
// SVD Line: 352

//  <item> SFDITEM_FIELD__ADC_CCSR_CALSMP
//    <name> CALSMP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40012444) Calibration sample time selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CCSR >> 12) & 0x3), ((ADC_CCSR = (ADC_CCSR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCSR_CALBYP  ----------------------------------
// SVD Line: 357

//  <item> SFDITEM_FIELD__ADC_CCSR_CALBYP
//    <name> CALBYP </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012444) desc CALBYP </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCSR ) </loc>
//      <o.14..14> CALBYP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCSR_CALSET  ----------------------------------
// SVD Line: 362

//  <item> SFDITEM_FIELD__ADC_CCSR_CALSET
//    <name> CALSET </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012444) Calibration factor selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCSR ) </loc>
//      <o.15..15> CALSET
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCSR_OFFSUC  ----------------------------------
// SVD Line: 367

//  <item> SFDITEM_FIELD__ADC_CCSR_OFFSUC
//    <name> OFFSUC </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40012444) desc OFFSUC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCSR ) </loc>
//      <o.29..29> OFFSUC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCSR_CALSUC  ----------------------------------
// SVD Line: 372

//  <item> SFDITEM_FIELD__ADC_CCSR_CALSUC
//    <name> CALSUC </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40012444) desc CALSUC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCSR ) </loc>
//      <o.30..30> CALSUC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCSR_CALON  -----------------------------------
// SVD Line: 377

//  <item> SFDITEM_FIELD__ADC_CCSR_CALON
//    <name> CALON </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x40012444) Calibration flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCSR ) </loc>
//      <o.31..31> CALON
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: ADC_CCSR  ------------------------------------
// SVD Line: 341

//  <rtree> SFDITEM_REG__ADC_CCSR
//    <name> CCSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012444) ADC calibration configuration and status register </i>
//    <loc> ( (unsigned int)((ADC_CCSR >> 0) & 0xFFFFFFFF), ((ADC_CCSR = (ADC_CCSR & ~(0x6000F800UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x6000F800) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CCSR_CALSEL </item>
//    <item> SFDITEM_FIELD__ADC_CCSR_CALSMP </item>
//    <item> SFDITEM_FIELD__ADC_CCSR_CALBYP </item>
//    <item> SFDITEM_FIELD__ADC_CCSR_CALSET </item>
//    <item> SFDITEM_FIELD__ADC_CCSR_OFFSUC </item>
//    <item> SFDITEM_FIELD__ADC_CCSR_CALSUC </item>
//    <item> SFDITEM_FIELD__ADC_CCSR_CALON </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CCR  ---------------------------------
// SVD Line: 385

unsigned int ADC_CCR __AT (0x40012708);



// -------------------------------  Field Item: ADC_CCR_VREFEN  -----------------------------------
// SVD Line: 391

//  <item> SFDITEM_FIELD__ADC_CCR_VREFEN
//    <name> VREFEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012708) VREFINT enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCR ) </loc>
//      <o.22..22> VREFEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CCR_TSEN  ------------------------------------
// SVD Line: 396

//  <item> SFDITEM_FIELD__ADC_CCR_TSEN
//    <name> TSEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012708) Temperature sensor enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCR ) </loc>
//      <o.23..23> TSEN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CCR  ------------------------------------
// SVD Line: 385

//  <rtree> SFDITEM_REG__ADC_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012708) ADC common configuration register </i>
//    <loc> ( (unsigned int)((ADC_CCR >> 0) & 0xFFFFFFFF), ((ADC_CCR = (ADC_CCR & ~(0xC00000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC00000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CCR_VREFEN </item>
//    <item> SFDITEM_FIELD__ADC_CCR_TSEN </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: ADC  --------------------------------------
// SVD Line: 25

//  <view> ADC
//    <name> ADC </name>
//    <item> SFDITEM_REG__ADC_ISR </item>
//    <item> SFDITEM_REG__ADC_IER </item>
//    <item> SFDITEM_REG__ADC_CR </item>
//    <item> SFDITEM_REG__ADC_CFGR1 </item>
//    <item> SFDITEM_REG__ADC_CFGR2 </item>
//    <item> SFDITEM_REG__ADC_SMPR </item>
//    <item> SFDITEM_REG__ADC_TR </item>
//    <item> SFDITEM_REG__ADC_CHSELR </item>
//    <item> SFDITEM_REG__ADC_DR </item>
//    <item> SFDITEM_REG__ADC_CCSR </item>
//    <item> SFDITEM_REG__ADC_CCR </item>
//  </view>
//  


// ----------------------------  Register Item Address: COMP1_CSR  --------------------------------
// SVD Line: 421

unsigned int COMP1_CSR __AT (0x40010200);



// --------------------------------  Field Item: COMP1_CSR_EN  ------------------------------------
// SVD Line: 427

//  <item> SFDITEM_FIELD__COMP1_CSR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010200) COMP enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP1_CSR_INNSEL  ----------------------------------
// SVD Line: 432

//  <item> SFDITEM_FIELD__COMP1_CSR_INNSEL
//    <name> INNSEL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010200) desc INNSEL </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.5..5> INNSEL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP1_CSR_WINMODE  ---------------------------------
// SVD Line: 437

//  <item> SFDITEM_FIELD__COMP1_CSR_WINMODE
//    <name> WINMODE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010200) Comparator non-inverting input selector for window mode </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.11..11> WINMODE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: COMP1_CSR_POLARITY  ---------------------------------
// SVD Line: 442

//  <item> SFDITEM_FIELD__COMP1_CSR_POLARITY
//    <name> POLARITY </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010200) Comparator polarity selector </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.15..15> POLARITY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP1_CSR_VCDIV  ----------------------------------
// SVD Line: 447

//  <item> SFDITEM_FIELD__COMP1_CSR_VCDIV
//    <name> VCDIV </name>
//    <rw> 
//    <i> [Bits 25..22] RW (@ 0x40010200) VCDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP1_CSR >> 22) & 0xF), ((COMP1_CSR = (COMP1_CSR & ~(0xFUL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: COMP1_CSR_VCDIV_EN  ---------------------------------
// SVD Line: 452

//  <item> SFDITEM_FIELD__COMP1_CSR_VCDIV_EN
//    <name> VCDIV_EN </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40010200) VCDIV_EN </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.26..26> VCDIV_EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP1_CSR_VCSEL  ----------------------------------
// SVD Line: 457

//  <item> SFDITEM_FIELD__COMP1_CSR_VCSEL
//    <name> VCSEL </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40010200) VCSEL </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.27..27> VCSEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: COMP1_CSR_COMP_OUT  ---------------------------------
// SVD Line: 462

//  <item> SFDITEM_FIELD__COMP1_CSR_COMP_OUT
//    <name> COMP_OUT </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40010200) Comparator output status </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_CSR ) </loc>
//      <o.30..30> COMP_OUT
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: COMP1_CSR  -----------------------------------
// SVD Line: 421

//  <rtree> SFDITEM_REG__COMP1_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010200) COMP control and status register </i>
//    <loc> ( (unsigned int)((COMP1_CSR >> 0) & 0xFFFFFFFF), ((COMP1_CSR = (COMP1_CSR & ~(0x4FC08821UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4FC08821) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP1_CSR_EN </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_INNSEL </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_WINMODE </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_POLARITY </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_VCDIV </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_VCDIV_EN </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_VCSEL </item>
//    <item> SFDITEM_FIELD__COMP1_CSR_COMP_OUT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: COMP1_FR  --------------------------------
// SVD Line: 469

unsigned int COMP1_FR __AT (0x40010204);



// -------------------------------  Field Item: COMP1_FR_FLTEN1  ----------------------------------
// SVD Line: 475

//  <item> SFDITEM_FIELD__COMP1_FR_FLTEN1
//    <name> FLTEN1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010204) Filter enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) COMP1_FR ) </loc>
//      <o.0..0> FLTEN1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP1_FR_FLTCNT1  ----------------------------------
// SVD Line: 480

//  <item> SFDITEM_FIELD__COMP1_FR_FLTCNT1
//    <name> FLTCNT1 </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40010204) Comparator filter and counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((COMP1_FR >> 16) & 0xFFFF), ((COMP1_FR = (COMP1_FR & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: COMP1_FR  ------------------------------------
// SVD Line: 469

//  <rtree> SFDITEM_REG__COMP1_FR
//    <name> FR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010204) Comparator Filter register </i>
//    <loc> ( (unsigned int)((COMP1_FR >> 0) & 0xFFFFFFFF), ((COMP1_FR = (COMP1_FR & ~(0xFFFF0001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF0001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP1_FR_FLTEN1 </item>
//    <item> SFDITEM_FIELD__COMP1_FR_FLTCNT1 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: COMP1  -------------------------------------
// SVD Line: 405

//  <view> COMP1
//    <name> COMP1 </name>
//    <item> SFDITEM_REG__COMP1_CSR </item>
//    <item> SFDITEM_REG__COMP1_FR </item>
//  </view>
//  


// ----------------------------  Register Item Address: COMP2_CSR  --------------------------------
// SVD Line: 505

unsigned int COMP2_CSR __AT (0x40010210);



// --------------------------------  Field Item: COMP2_CSR_EN  ------------------------------------
// SVD Line: 511

//  <item> SFDITEM_FIELD__COMP2_CSR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010210) COMP enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_CSR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP2_CSR_INMSEL  ----------------------------------
// SVD Line: 516

//  <item> SFDITEM_FIELD__COMP2_CSR_INMSEL
//    <name> INMSEL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010210) Comparator signal selector for inverting input INM </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_CSR ) </loc>
//      <o.5..5> INMSEL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP2_CSR_INPSEL  ----------------------------------
// SVD Line: 521

//  <item> SFDITEM_FIELD__COMP2_CSR_INPSEL
//    <name> INPSEL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010210) Comparator signal selector for non-inverting input </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_CSR ) </loc>
//      <o.9..9> INPSEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: COMP2_CSR_POLARITY  ---------------------------------
// SVD Line: 526

//  <item> SFDITEM_FIELD__COMP2_CSR_POLARITY
//    <name> POLARITY </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010210) Comparator polarity selector </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_CSR ) </loc>
//      <o.15..15> POLARITY
//    </check>
//  </item>
//  


// -----------------------------  Field Item: COMP2_CSR_COMP_OUT  ---------------------------------
// SVD Line: 531

//  <item> SFDITEM_FIELD__COMP2_CSR_COMP_OUT
//    <name> COMP_OUT </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40010210) Comparator output status </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_CSR ) </loc>
//      <o.30..30> COMP_OUT
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: COMP2_CSR  -----------------------------------
// SVD Line: 505

//  <rtree> SFDITEM_REG__COMP2_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010210) COMP control and status register </i>
//    <loc> ( (unsigned int)((COMP2_CSR >> 0) & 0xFFFFFFFF), ((COMP2_CSR = (COMP2_CSR & ~(0x40008221UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x40008221) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP2_CSR_EN </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_INMSEL </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_INPSEL </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_POLARITY </item>
//    <item> SFDITEM_FIELD__COMP2_CSR_COMP_OUT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: COMP2_FR  --------------------------------
// SVD Line: 538

unsigned int COMP2_FR __AT (0x40010214);



// -------------------------------  Field Item: COMP2_FR_FLTEN2  ----------------------------------
// SVD Line: 544

//  <item> SFDITEM_FIELD__COMP2_FR_FLTEN2
//    <name> FLTEN2 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010214) Filter enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) COMP2_FR ) </loc>
//      <o.0..0> FLTEN2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP2_FR_FLTCNT2  ----------------------------------
// SVD Line: 549

//  <item> SFDITEM_FIELD__COMP2_FR_FLTCNT2
//    <name> FLTCNT2 </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40010214) Comparator filter and counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((COMP2_FR >> 16) & 0xFFFF), ((COMP2_FR = (COMP2_FR & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: COMP2_FR  ------------------------------------
// SVD Line: 538

//  <rtree> SFDITEM_REG__COMP2_FR
//    <name> FR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010214) Comparator Filter register </i>
//    <loc> ( (unsigned int)((COMP2_FR >> 0) & 0xFFFFFFFF), ((COMP2_FR = (COMP2_FR & ~(0xFFFF0001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF0001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP2_FR_FLTEN2 </item>
//    <item> SFDITEM_FIELD__COMP2_FR_FLTCNT2 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: COMP2  -------------------------------------
// SVD Line: 489

//  <view> COMP2
//    <name> COMP2 </name>
//    <item> SFDITEM_REG__COMP2_CSR </item>
//    <item> SFDITEM_REG__COMP2_FR </item>
//  </view>
//  


// ------------------------------  Register Item Address: CRC_DR  ---------------------------------
// SVD Line: 569

unsigned int CRC_DR __AT (0x40023000);



// ----------------------------------  Field Item: CRC_DR_DR  -------------------------------------
// SVD Line: 576

//  <item> SFDITEM_FIELD__CRC_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data Register </i>
//    <edit> 
//      <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_DR  -------------------------------------
// SVD Line: 569

//  <rtree> SFDITEM_REG__CRC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data register </i>
//    <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_IDR  ---------------------------------
// SVD Line: 583

unsigned int CRC_IDR __AT (0x40023004);



// ---------------------------------  Field Item: CRC_IDR_IDR  ------------------------------------
// SVD Line: 589

//  <item> SFDITEM_FIELD__CRC_IDR_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40023004) Independent Data register </i>
//    <edit> 
//      <loc> ( (unsigned char)((CRC_IDR >> 0) & 0xFF), ((CRC_IDR = (CRC_IDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_IDR  ------------------------------------
// SVD Line: 583

//  <rtree> SFDITEM_REG__CRC_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023004) Independent Data register </i>
//    <loc> ( (unsigned int)((CRC_IDR >> 0) & 0xFFFFFFFF), ((CRC_IDR = (CRC_IDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_IDR_IDR </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: CRC_CR  ---------------------------------
// SVD Line: 596

unsigned int CRC_CR __AT (0x40023008);



// --------------------------------  Field Item: CRC_CR_RESET  ------------------------------------
// SVD Line: 603

//  <item> SFDITEM_FIELD__CRC_CR_RESET
//    <name> RESET </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40023008) Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.0..0> RESET
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_CR  -------------------------------------
// SVD Line: 596

//  <rtree> SFDITEM_REG__CRC_CR
//    <name> CR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40023008) Control register </i>
//    <loc> ( (unsigned int)((CRC_CR >> 0) & 0xFFFFFFFF), ((CRC_CR = (CRC_CR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_CR_RESET </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: CRC  --------------------------------------
// SVD Line: 558

//  <view> CRC
//    <name> CRC </name>
//    <item> SFDITEM_REG__CRC_DR </item>
//    <item> SFDITEM_REG__CRC_IDR </item>
//    <item> SFDITEM_REG__CRC_CR </item>
//  </view>
//  


// --------------------------  Register Item Address: DBGMCU_IDCODE  ------------------------------
// SVD Line: 623

unsigned int DBGMCU_IDCODE __AT (0x40015800);



// ----------------------------  Field Item: DBGMCU_IDCODE_REV_ID  --------------------------------
// SVD Line: 630

//  <item> SFDITEM_FIELD__DBGMCU_IDCODE_REV_ID
//    <name> REV_ID </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40015800) REV_ID </i>
//    <edit> 
//      <loc> ( (unsigned int)((DBGMCU_IDCODE >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: DBGMCU_IDCODE  ---------------------------------
// SVD Line: 623

//  <rtree> SFDITEM_REG__DBGMCU_IDCODE
//    <name> IDCODE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40015800) MCU Device ID Code Register </i>
//    <loc> ( (unsigned int)((DBGMCU_IDCODE >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_IDCODE_REV_ID </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DBGMCU_CR  --------------------------------
// SVD Line: 637

unsigned int DBGMCU_CR __AT (0x40015804);



// -----------------------------  Field Item: DBGMCU_CR_DBG_STOP  ---------------------------------
// SVD Line: 643

//  <item> SFDITEM_FIELD__DBGMCU_CR_DBG_STOP
//    <name> DBG_STOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015804) Debug Stop Mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_CR ) </loc>
//      <o.1..1> DBG_STOP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DBGMCU_CR  -----------------------------------
// SVD Line: 637

//  <rtree> SFDITEM_REG__DBGMCU_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015804) Debug MCU Configuration Register </i>
//    <loc> ( (unsigned int)((DBGMCU_CR >> 0) & 0xFFFFFFFF), ((DBGMCU_CR = (DBGMCU_CR & ~(0x2UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x2) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_CR_DBG_STOP </item>
//  </rtree>
//  


// --------------------------  Register Item Address: DBGMCU_APB_FZ1  -----------------------------
// SVD Line: 650

unsigned int DBGMCU_APB_FZ1 __AT (0x40015808);



// ------------------------  Field Item: DBGMCU_APB_FZ1_DBG_LPTIM_STOP  ---------------------------
// SVD Line: 656

//  <item> SFDITEM_FIELD__DBGMCU_APB_FZ1_DBG_LPTIM_STOP
//    <name> DBG_LPTIM_STOP </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40015808) Debug LPTIM stopped when Core ishalted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB_FZ1 ) </loc>
//      <o.31..31> DBG_LPTIM_STOP
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: DBGMCU_APB_FZ1  ---------------------------------
// SVD Line: 650

//  <rtree> SFDITEM_REG__DBGMCU_APB_FZ1
//    <name> APB_FZ1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015808) APB Freeze Register1 </i>
//    <loc> ( (unsigned int)((DBGMCU_APB_FZ1 >> 0) & 0xFFFFFFFF), ((DBGMCU_APB_FZ1 = (DBGMCU_APB_FZ1 & ~(0x80000000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80000000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_APB_FZ1_DBG_LPTIM_STOP </item>
//  </rtree>
//  


// --------------------------  Register Item Address: DBGMCU_APB_FZ2  -----------------------------
// SVD Line: 663

unsigned int DBGMCU_APB_FZ2 __AT (0x4001580C);



// -----------------------  Field Item: DBGMCU_APB_FZ2_DBG_TIMER1_STOP  ---------------------------
// SVD Line: 669

//  <item> SFDITEM_FIELD__DBGMCU_APB_FZ2_DBG_TIMER1_STOP
//    <name> DBG_TIMER1_STOP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001580C) Debug Timer 1 stopped when Core ishalted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB_FZ2 ) </loc>
//      <o.11..11> DBG_TIMER1_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB_FZ2_DBG_TIM14_STOP  ---------------------------
// SVD Line: 674

//  <item> SFDITEM_FIELD__DBGMCU_APB_FZ2_DBG_TIM14_STOP
//    <name> DBG_TIM14_STOP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001580C) Debug TIM 14 stopped whenCore is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB_FZ2 ) </loc>
//      <o.15..15> DBG_TIM14_STOP
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: DBGMCU_APB_FZ2  ---------------------------------
// SVD Line: 663

//  <rtree> SFDITEM_REG__DBGMCU_APB_FZ2
//    <name> APB_FZ2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001580C) APB Freeze Register2 </i>
//    <loc> ( (unsigned int)((DBGMCU_APB_FZ2 >> 0) & 0xFFFFFFFF), ((DBGMCU_APB_FZ2 = (DBGMCU_APB_FZ2 & ~(0x8800UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8800) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_APB_FZ2_DBG_TIMER1_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB_FZ2_DBG_TIM14_STOP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: DBGMCU  ------------------------------------
// SVD Line: 612

//  <view> DBGMCU
//    <name> DBGMCU </name>
//    <item> SFDITEM_REG__DBGMCU_IDCODE </item>
//    <item> SFDITEM_REG__DBGMCU_CR </item>
//    <item> SFDITEM_REG__DBGMCU_APB_FZ1 </item>
//    <item> SFDITEM_REG__DBGMCU_APB_FZ2 </item>
//  </view>
//  


// ----------------------------  Register Item Address: EXTI_RTSR  --------------------------------
// SVD Line: 709

unsigned int EXTI_RTSR __AT (0x40021800);



// --------------------------------  Field Item: EXTI_RTSR_RT0  -----------------------------------
// SVD Line: 715

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT0
//    <name> RT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.0..0> RT0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT1  -----------------------------------
// SVD Line: 720

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT1
//    <name> RT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.1..1> RT1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT2  -----------------------------------
// SVD Line: 725

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT2
//    <name> RT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.2..2> RT2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT3  -----------------------------------
// SVD Line: 730

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT3
//    <name> RT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.3..3> RT3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT4  -----------------------------------
// SVD Line: 735

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT4
//    <name> RT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.4..4> RT4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT5  -----------------------------------
// SVD Line: 740

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT5
//    <name> RT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.5..5> RT5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT6  -----------------------------------
// SVD Line: 745

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT6
//    <name> RT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.6..6> RT6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_RT7  -----------------------------------
// SVD Line: 750

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT7
//    <name> RT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.7..7> RT7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT17  -----------------------------------
// SVD Line: 755

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT17
//    <name> RT17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.17..17> RT17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_RT18  -----------------------------------
// SVD Line: 760

//  <item> SFDITEM_FIELD__EXTI_RTSR_RT18
//    <name> RT18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021800) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.18..18> RT18
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_RTSR  -----------------------------------
// SVD Line: 709

//  <rtree> SFDITEM_REG__EXTI_RTSR
//    <name> RTSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021800) EXTI rising trigger selection register </i>
//    <loc> ( (unsigned int)((EXTI_RTSR >> 0) & 0xFFFFFFFF), ((EXTI_RTSR = (EXTI_RTSR & ~(0x600FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x600FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT0 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT1 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT2 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT3 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT4 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT5 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT6 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT7 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT17 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_RT18 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_FTSR  --------------------------------
// SVD Line: 767

unsigned int EXTI_FTSR __AT (0x40021804);



// --------------------------------  Field Item: EXTI_FTSR_FT0  -----------------------------------
// SVD Line: 773

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT0
//    <name> FT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.0..0> FT0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT1  -----------------------------------
// SVD Line: 778

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT1
//    <name> FT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.1..1> FT1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT2  -----------------------------------
// SVD Line: 783

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT2
//    <name> FT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.2..2> FT2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT3  -----------------------------------
// SVD Line: 788

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT3
//    <name> FT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.3..3> FT3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT4  -----------------------------------
// SVD Line: 793

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT4
//    <name> FT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.4..4> FT4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT5  -----------------------------------
// SVD Line: 798

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT5
//    <name> FT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.5..5> FT5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT6  -----------------------------------
// SVD Line: 803

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT6
//    <name> FT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.6..6> FT6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_FT7  -----------------------------------
// SVD Line: 808

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT7
//    <name> FT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.7..7> FT7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT17  -----------------------------------
// SVD Line: 813

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT17
//    <name> FT17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.17..17> FT17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_FT18  -----------------------------------
// SVD Line: 818

//  <item> SFDITEM_FIELD__EXTI_FTSR_FT18
//    <name> FT18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021804) Falling trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.18..18> FT18
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_FTSR  -----------------------------------
// SVD Line: 767

//  <rtree> SFDITEM_REG__EXTI_FTSR
//    <name> FTSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021804) EXTI falling trigger selection register </i>
//    <loc> ( (unsigned int)((EXTI_FTSR >> 0) & 0xFFFFFFFF), ((EXTI_FTSR = (EXTI_FTSR & ~(0x600FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x600FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT0 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT1 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT2 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT3 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT4 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT5 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT6 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT7 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT17 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_FT18 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_SWIER  -------------------------------
// SVD Line: 825

unsigned int EXTI_SWIER __AT (0x40021808);



// -------------------------------  Field Item: EXTI_SWIER_SWI0  ----------------------------------
// SVD Line: 831

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI0
//    <name> SWI0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021808) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.0..0> SWI0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI1  ----------------------------------
// SVD Line: 836

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI1
//    <name> SWI1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021808) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.1..1> SWI1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI2  ----------------------------------
// SVD Line: 841

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI2
//    <name> SWI2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021808) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.2..2> SWI2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI3  ----------------------------------
// SVD Line: 846

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI3
//    <name> SWI3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021808) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.3..3> SWI3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI4  ----------------------------------
// SVD Line: 851

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI4
//    <name> SWI4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021808) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.4..4> SWI4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI5  ----------------------------------
// SVD Line: 856

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI5
//    <name> SWI5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021808) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.5..5> SWI5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI6  ----------------------------------
// SVD Line: 861

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI6
//    <name> SWI6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021808) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.6..6> SWI6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_SWIER_SWI7  ----------------------------------
// SVD Line: 866

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI7
//    <name> SWI7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021808) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.7..7> SWI7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI17  ----------------------------------
// SVD Line: 871

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI17
//    <name> SWI17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021808) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.17..17> SWI17
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWI18  ----------------------------------
// SVD Line: 876

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWI18
//    <name> SWI18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021808) Rising trigger event configuration bit of Configurable Event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.18..18> SWI18
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_SWIER  -----------------------------------
// SVD Line: 825

//  <rtree> SFDITEM_REG__EXTI_SWIER
//    <name> SWIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021808) EXTI software interrupt event register </i>
//    <loc> ( (unsigned int)((EXTI_SWIER >> 0) & 0xFFFFFFFF), ((EXTI_SWIER = (EXTI_SWIER & ~(0x600FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x600FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI0 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI1 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI2 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI3 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI4 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI5 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI6 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI7 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI17 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWI18 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_PR  ---------------------------------
// SVD Line: 883

unsigned int EXTI_PR __AT (0x4002180C);



// ---------------------------------  Field Item: EXTI_PR_PR0  ------------------------------------
// SVD Line: 889

//  <item> SFDITEM_FIELD__EXTI_PR_PR0
//    <name> PR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002180C) configurable event inputs x rising edge Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.0..0> PR0
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR1  ------------------------------------
// SVD Line: 894

//  <item> SFDITEM_FIELD__EXTI_PR_PR1
//    <name> PR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002180C) configurable event inputs x rising edge Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.1..1> PR1
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR2  ------------------------------------
// SVD Line: 899

//  <item> SFDITEM_FIELD__EXTI_PR_PR2
//    <name> PR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002180C) configurable event inputs x rising edge Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.2..2> PR2
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR3  ------------------------------------
// SVD Line: 904

//  <item> SFDITEM_FIELD__EXTI_PR_PR3
//    <name> PR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002180C) configurable event inputs x rising edge Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.3..3> PR3
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR4  ------------------------------------
// SVD Line: 909

//  <item> SFDITEM_FIELD__EXTI_PR_PR4
//    <name> PR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002180C) configurable event inputs x rising edge Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.4..4> PR4
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR5  ------------------------------------
// SVD Line: 914

//  <item> SFDITEM_FIELD__EXTI_PR_PR5
//    <name> PR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002180C) configurable event inputs x rising edge Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.5..5> PR5
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR6  ------------------------------------
// SVD Line: 919

//  <item> SFDITEM_FIELD__EXTI_PR_PR6
//    <name> PR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002180C) configurable event inputs x rising edge Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.6..6> PR6
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR7  ------------------------------------
// SVD Line: 924

//  <item> SFDITEM_FIELD__EXTI_PR_PR7
//    <name> PR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002180C) configurable event inputs x rising edge Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.7..7> PR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR17  ------------------------------------
// SVD Line: 929

//  <item> SFDITEM_FIELD__EXTI_PR_PR17
//    <name> PR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002180C) configurable event inputs x rising edge Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.17..17> PR17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR18  ------------------------------------
// SVD Line: 934

//  <item> SFDITEM_FIELD__EXTI_PR_PR18
//    <name> PR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4002180C) configurable event inputs x rising edge Pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.18..18> PR18
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: EXTI_PR  ------------------------------------
// SVD Line: 883

//  <rtree> SFDITEM_REG__EXTI_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002180C) EXTI pending register </i>
//    <loc> ( (unsigned int)((EXTI_PR >> 0) & 0xFFFFFFFF), ((EXTI_PR = (EXTI_PR & ~(0x600FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x600FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_PR_PR0 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR1 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR2 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR3 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR4 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR5 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR6 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR7 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR17 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR18 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_EXTICR1  ------------------------------
// SVD Line: 941

unsigned int EXTI_EXTICR1 __AT (0x40021860);



// -----------------------------  Field Item: EXTI_EXTICR1_EXTI0  ---------------------------------
// SVD Line: 947

//  <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI0
//    <name> EXTI0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021860) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR1 >> 0) & 0x3), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EXTICR1_EXTI1  ---------------------------------
// SVD Line: 952

//  <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI1
//    <name> EXTI1 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40021860) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR1 >> 8) & 0x3), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EXTICR1_EXTI2  ---------------------------------
// SVD Line: 957

//  <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI2
//    <name> EXTI2 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40021860) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR1 >> 16) & 0x3), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EXTICR1_EXTI3  ---------------------------------
// SVD Line: 962

//  <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI3
//    <name> EXTI3 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40021860) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR1 >> 24) & 0x3), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: EXTI_EXTICR1  ----------------------------------
// SVD Line: 941

//  <rtree> SFDITEM_REG__EXTI_EXTICR1
//    <name> EXTICR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021860) EXTI external interrupt selection register </i>
//    <loc> ( (unsigned int)((EXTI_EXTICR1 >> 0) & 0xFFFFFFFF), ((EXTI_EXTICR1 = (EXTI_EXTICR1 & ~(0x3030303UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3030303) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI0 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI1 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI2 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR1_EXTI3 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: EXTI_EXTICR2  ------------------------------
// SVD Line: 969

unsigned int EXTI_EXTICR2 __AT (0x40021864);



// -----------------------------  Field Item: EXTI_EXTICR2_EXTI4  ---------------------------------
// SVD Line: 975

//  <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI4
//    <name> EXTI4 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021864) GPIO port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((EXTI_EXTICR2 >> 0) & 0x3), ((EXTI_EXTICR2 = (EXTI_EXTICR2 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EXTICR2_EXTI5  ---------------------------------
// SVD Line: 980

//  <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI5
//    <name> EXTI5 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021864) GPIO port selection </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EXTICR2 ) </loc>
//      <o.8..8> EXTI5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EXTICR2_EXTI6  ---------------------------------
// SVD Line: 985

//  <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI6
//    <name> EXTI6 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021864) GPIO port selection </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EXTICR2 ) </loc>
//      <o.16..16> EXTI6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_EXTICR2_EXTI7  ---------------------------------
// SVD Line: 990

//  <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI7
//    <name> EXTI7 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40021864) GPIO port selection </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EXTICR2 ) </loc>
//      <o.24..24> EXTI7
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: EXTI_EXTICR2  ----------------------------------
// SVD Line: 969

//  <rtree> SFDITEM_REG__EXTI_EXTICR2
//    <name> EXTICR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021864) EXTI external interrupt selection register </i>
//    <loc> ( (unsigned int)((EXTI_EXTICR2 >> 0) & 0xFFFFFFFF), ((EXTI_EXTICR2 = (EXTI_EXTICR2 & ~(0x1010103UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1010103) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI4 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI5 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI6 </item>
//    <item> SFDITEM_FIELD__EXTI_EXTICR2_EXTI7 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_IMR  --------------------------------
// SVD Line: 997

unsigned int EXTI_IMR __AT (0x40021880);



// --------------------------------  Field Item: EXTI_IMR_IM0  ------------------------------------
// SVD Line: 1004

//  <item> SFDITEM_FIELD__EXTI_IMR_IM0
//    <name> IM0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021880) CPU wakeup with interrupt mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.0..0> IM0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM1  ------------------------------------
// SVD Line: 1009

//  <item> SFDITEM_FIELD__EXTI_IMR_IM1
//    <name> IM1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021880) CPU wakeup with interrupt mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.1..1> IM1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM2  ------------------------------------
// SVD Line: 1014

//  <item> SFDITEM_FIELD__EXTI_IMR_IM2
//    <name> IM2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021880) CPU wakeup with interrupt mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.2..2> IM2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM3  ------------------------------------
// SVD Line: 1019

//  <item> SFDITEM_FIELD__EXTI_IMR_IM3
//    <name> IM3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021880) CPU wakeup with interrupt mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.3..3> IM3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM4  ------------------------------------
// SVD Line: 1024

//  <item> SFDITEM_FIELD__EXTI_IMR_IM4
//    <name> IM4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021880) CPU wakeup with interrupt mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.4..4> IM4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM5  ------------------------------------
// SVD Line: 1029

//  <item> SFDITEM_FIELD__EXTI_IMR_IM5
//    <name> IM5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021880) CPU wakeup with interrupt mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.5..5> IM5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM6  ------------------------------------
// SVD Line: 1034

//  <item> SFDITEM_FIELD__EXTI_IMR_IM6
//    <name> IM6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021880) CPU wakeup with interrupt mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.6..6> IM6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM7  ------------------------------------
// SVD Line: 1039

//  <item> SFDITEM_FIELD__EXTI_IMR_IM7
//    <name> IM7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021880) CPU wakeup with interrupt mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.7..7> IM7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM17  -----------------------------------
// SVD Line: 1044

//  <item> SFDITEM_FIELD__EXTI_IMR_IM17
//    <name> IM17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021880) CPU wakeup with interrupt mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.17..17> IM17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM18  -----------------------------------
// SVD Line: 1049

//  <item> SFDITEM_FIELD__EXTI_IMR_IM18
//    <name> IM18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021880) CPU wakeup with interrupt mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.18..18> IM18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_IM29  -----------------------------------
// SVD Line: 1054

//  <item> SFDITEM_FIELD__EXTI_IMR_IM29
//    <name> IM29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021880) CPU wakeup with interrupt mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.29..29> IM29
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_IMR  ------------------------------------
// SVD Line: 997

//  <rtree> SFDITEM_REG__EXTI_IMR
//    <name> IMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021880) EXTI CPU wakeup with interrupt mask register </i>
//    <loc> ( (unsigned int)((EXTI_IMR >> 0) & 0xFFFFFFFF), ((EXTI_IMR = (EXTI_IMR & ~(0x200600FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x200600FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM0 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM1 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM2 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM3 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM4 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM5 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM6 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM7 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM17 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM18 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_IM29 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_EMR  --------------------------------
// SVD Line: 1061

unsigned int EXTI_EMR __AT (0x40021884);



// --------------------------------  Field Item: EXTI_EMR_EM0  ------------------------------------
// SVD Line: 1067

//  <item> SFDITEM_FIELD__EXTI_EMR_EM0
//    <name> EM0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021884) CPU wakeup with event mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.0..0> EM0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM1  ------------------------------------
// SVD Line: 1072

//  <item> SFDITEM_FIELD__EXTI_EMR_EM1
//    <name> EM1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021884) CPU wakeup with event mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.1..1> EM1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM2  ------------------------------------
// SVD Line: 1077

//  <item> SFDITEM_FIELD__EXTI_EMR_EM2
//    <name> EM2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021884) CPU wakeup with event mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.2..2> EM2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM3  ------------------------------------
// SVD Line: 1082

//  <item> SFDITEM_FIELD__EXTI_EMR_EM3
//    <name> EM3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021884) CPU wakeup with event mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.3..3> EM3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM4  ------------------------------------
// SVD Line: 1087

//  <item> SFDITEM_FIELD__EXTI_EMR_EM4
//    <name> EM4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021884) CPU wakeup with event mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.4..4> EM4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM5  ------------------------------------
// SVD Line: 1092

//  <item> SFDITEM_FIELD__EXTI_EMR_EM5
//    <name> EM5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021884) CPU wakeup with event mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.5..5> EM5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM6  ------------------------------------
// SVD Line: 1097

//  <item> SFDITEM_FIELD__EXTI_EMR_EM6
//    <name> EM6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021884) CPU wakeup with event mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.6..6> EM6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM7  ------------------------------------
// SVD Line: 1102

//  <item> SFDITEM_FIELD__EXTI_EMR_EM7
//    <name> EM7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021884) CPU wakeup with event mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.7..7> EM7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM17  -----------------------------------
// SVD Line: 1107

//  <item> SFDITEM_FIELD__EXTI_EMR_EM17
//    <name> EM17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021884) CPU wakeup with event mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.17..17> EM17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM18  -----------------------------------
// SVD Line: 1112

//  <item> SFDITEM_FIELD__EXTI_EMR_EM18
//    <name> EM18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021884) CPU wakeup with event mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.18..18> EM18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_EM29  -----------------------------------
// SVD Line: 1117

//  <item> SFDITEM_FIELD__EXTI_EMR_EM29
//    <name> EM29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021884) CPU wakeup with event mask on event input </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.29..29> EM29
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_EMR  ------------------------------------
// SVD Line: 1061

//  <rtree> SFDITEM_REG__EXTI_EMR
//    <name> EMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021884) EXTI CPU wakeup with event mask register </i>
//    <loc> ( (unsigned int)((EXTI_EMR >> 0) & 0xFFFFFFFF), ((EXTI_EMR = (EXTI_EMR & ~(0x200600FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x200600FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM0 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM1 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM2 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM3 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM4 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM5 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM6 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM7 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM17 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM18 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_EM29 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: EXTI  -------------------------------------
// SVD Line: 683

//  <view> EXTI
//    <name> EXTI </name>
//    <item> SFDITEM_REG__EXTI_RTSR </item>
//    <item> SFDITEM_REG__EXTI_FTSR </item>
//    <item> SFDITEM_REG__EXTI_SWIER </item>
//    <item> SFDITEM_REG__EXTI_PR </item>
//    <item> SFDITEM_REG__EXTI_EXTICR1 </item>
//    <item> SFDITEM_REG__EXTI_EXTICR2 </item>
//    <item> SFDITEM_REG__EXTI_IMR </item>
//    <item> SFDITEM_REG__EXTI_EMR </item>
//  </view>
//  


// ----------------------------  Register Item Address: FLASH_ACR  --------------------------------
// SVD Line: 1142

unsigned int FLASH_ACR __AT (0x40022000);



// ------------------------------  Field Item: FLASH_ACR_LATENCY  ---------------------------------
// SVD Line: 1149

//  <item> SFDITEM_FIELD__FLASH_ACR_LATENCY
//    <name> LATENCY </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022000) Latency </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ACR ) </loc>
//      <o.0..0> LATENCY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_ACR  -----------------------------------
// SVD Line: 1142

//  <rtree> SFDITEM_REG__FLASH_ACR
//    <name> ACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022000) Access control register </i>
//    <loc> ( (unsigned int)((FLASH_ACR >> 0) & 0xFFFFFFFF), ((FLASH_ACR = (FLASH_ACR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_ACR_LATENCY </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_KEYR  -------------------------------
// SVD Line: 1156

unsigned int FLASH_KEYR __AT (0x40022008);



// -------------------------------  Field Item: FLASH_KEYR_KEY  -----------------------------------
// SVD Line: 1163

//  <item> SFDITEM_FIELD__FLASH_KEYR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022008) Flash key </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_KEYR >> 0) & 0x0), ((FLASH_KEYR = (FLASH_KEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_KEYR  -----------------------------------
// SVD Line: 1156

//  <rtree> SFDITEM_REG__FLASH_KEYR
//    <name> KEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022008) Flash key register </i>
//    <loc> ( (unsigned int)((FLASH_KEYR >> 0) & 0xFFFFFFFF), ((FLASH_KEYR = (FLASH_KEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_KEYR_KEY </item>
//  </rtree>
//  


// --------------------------  Register Item Address: FLASH_OPTKEYR  ------------------------------
// SVD Line: 1170

unsigned int FLASH_OPTKEYR __AT (0x4002200C);



// ----------------------------  Field Item: FLASH_OPTKEYR_OPTKEY  --------------------------------
// SVD Line: 1177

//  <item> SFDITEM_FIELD__FLASH_OPTKEYR_OPTKEY
//    <name> OPTKEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4002200C) Option byte key </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_OPTKEYR >> 0) & 0x0), ((FLASH_OPTKEYR = (FLASH_OPTKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_OPTKEYR  ---------------------------------
// SVD Line: 1170

//  <rtree> SFDITEM_REG__FLASH_OPTKEYR
//    <name> OPTKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4002200C) Option byte key register </i>
//    <loc> ( (unsigned int)((FLASH_OPTKEYR >> 0) & 0xFFFFFFFF), ((FLASH_OPTKEYR = (FLASH_OPTKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_OPTKEYR_OPTKEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FLASH_SR  --------------------------------
// SVD Line: 1184

unsigned int FLASH_SR __AT (0x40022010);



// --------------------------------  Field Item: FLASH_SR_EOP  ------------------------------------
// SVD Line: 1190

//  <item> SFDITEM_FIELD__FLASH_SR_EOP
//    <name> EOP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022010) End of operation </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.0..0> EOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_SR_WRPERR  ----------------------------------
// SVD Line: 1195

//  <item> SFDITEM_FIELD__FLASH_SR_WRPERR
//    <name> WRPERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40022010) Write protected error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.4..4> WRPERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_SR_OPTVERR  ----------------------------------
// SVD Line: 1200

//  <item> SFDITEM_FIELD__FLASH_SR_OPTVERR
//    <name> OPTVERR </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40022010) Option and Engineering bits loading validity error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.15..15> OPTVERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_SR_BSY  ------------------------------------
// SVD Line: 1205

//  <item> SFDITEM_FIELD__FLASH_SR_BSY
//    <name> BSY </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40022010) Busy </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.16..16> BSY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_SR  ------------------------------------
// SVD Line: 1184

//  <rtree> SFDITEM_REG__FLASH_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022010) Status register </i>
//    <loc> ( (unsigned int)((FLASH_SR >> 0) & 0xFFFFFFFF), ((FLASH_SR = (FLASH_SR & ~(0x18011UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x18011) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_SR_EOP </item>
//    <item> SFDITEM_FIELD__FLASH_SR_WRPERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_OPTVERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_BSY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FLASH_CR  --------------------------------
// SVD Line: 1212

unsigned int FLASH_CR __AT (0x40022014);



// ---------------------------------  Field Item: FLASH_CR_PG  ------------------------------------
// SVD Line: 1219

//  <item> SFDITEM_FIELD__FLASH_CR_PG
//    <name> PG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022014) Programming </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.0..0> PG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_PER  ------------------------------------
// SVD Line: 1224

//  <item> SFDITEM_FIELD__FLASH_CR_PER
//    <name> PER </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40022014) Page erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.1..1> PER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_MER  ------------------------------------
// SVD Line: 1229

//  <item> SFDITEM_FIELD__FLASH_CR_MER
//    <name> MER </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40022014) Mass erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.2..2> MER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_SER  ------------------------------------
// SVD Line: 1234

//  <item> SFDITEM_FIELD__FLASH_CR_SER
//    <name> SER </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40022014) Sector erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.11..11> SER
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_CR_OPTSTRT  ----------------------------------
// SVD Line: 1239

//  <item> SFDITEM_FIELD__FLASH_CR_OPTSTRT
//    <name> OPTSTRT </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40022014) Option byte program start </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.17..17> OPTSTRT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_PGSTRT  ----------------------------------
// SVD Line: 1244

//  <item> SFDITEM_FIELD__FLASH_CR_PGSTRT
//    <name> PGSTRT </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40022014) Flash main memory program start </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.19..19> PGSTRT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_EOPIE  -----------------------------------
// SVD Line: 1249

//  <item> SFDITEM_FIELD__FLASH_CR_EOPIE
//    <name> EOPIE </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40022014) End of operation interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.24..24> EOPIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_ERRIE  -----------------------------------
// SVD Line: 1254

//  <item> SFDITEM_FIELD__FLASH_CR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40022014) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.25..25> ERRIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_CR_OBL_LAUNCH  --------------------------------
// SVD Line: 1259

//  <item> SFDITEM_FIELD__FLASH_CR_OBL_LAUNCH
//    <name> OBL_LAUNCH </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40022014) Force the option byte loading </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.27..27> OBL_LAUNCH
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_CR_OPTLOCK  ----------------------------------
// SVD Line: 1264

//  <item> SFDITEM_FIELD__FLASH_CR_OPTLOCK
//    <name> OPTLOCK </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40022014) Options Lock </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.30..30> OPTLOCK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_LOCK  -----------------------------------
// SVD Line: 1269

//  <item> SFDITEM_FIELD__FLASH_CR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40022014) FLASH_CR Lock </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.31..31> LOCK
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_CR  ------------------------------------
// SVD Line: 1212

//  <rtree> SFDITEM_REG__FLASH_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022014) Flash control register </i>
//    <loc> ( (unsigned int)((FLASH_CR >> 0) & 0xFFFFFFFF), ((FLASH_CR = (FLASH_CR & ~(0xCB0A0807UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xCB0A0807) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_CR_PG </item>
//    <item> SFDITEM_FIELD__FLASH_CR_PER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_MER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_SER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OPTSTRT </item>
//    <item> SFDITEM_FIELD__FLASH_CR_PGSTRT </item>
//    <item> SFDITEM_FIELD__FLASH_CR_EOPIE </item>
//    <item> SFDITEM_FIELD__FLASH_CR_ERRIE </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OBL_LAUNCH </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OPTLOCK </item>
//    <item> SFDITEM_FIELD__FLASH_CR_LOCK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_OPTR  -------------------------------
// SVD Line: 1276

unsigned int FLASH_OPTR __AT (0x40022020);



// ------------------------------  Field Item: FLASH_OPTR_BOREN  ----------------------------------
// SVD Line: 1283

//  <item> SFDITEM_FIELD__FLASH_OPTR_BOREN
//    <name> BOREN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40022020) BOR reset Level </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.8..8> BOREN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OPTR_BORF_LEV  --------------------------------
// SVD Line: 1288

//  <item> SFDITEM_FIELD__FLASH_OPTR_BORF_LEV
//    <name> BORF_LEV </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40022020) These bits contain the VDD supply level threshold that activates the reset </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_OPTR >> 9) & 0x7), ((FLASH_OPTR = (FLASH_OPTR & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OPTR_IWDG_SW  ---------------------------------
// SVD Line: 1293

//  <item> SFDITEM_FIELD__FLASH_OPTR_IWDG_SW
//    <name> IWDG_SW </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40022020) Independent watchdog selection </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.12..12> IWDG_SW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OPTR_SWD_MODE  --------------------------------
// SVD Line: 1298

//  <item> SFDITEM_FIELD__FLASH_OPTR_SWD_MODE
//    <name> SWD_MODE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40022020) SWD_MODE </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.13..13> SWD_MODE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_OPTR_NRST_MODE  --------------------------------
// SVD Line: 1303

//  <item> SFDITEM_FIELD__FLASH_OPTR_NRST_MODE
//    <name> NRST_MODE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40022020) NRST_MODE </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OPTR ) </loc>
//      <o.14..14> NRST_MODE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_OPTR  -----------------------------------
// SVD Line: 1276

//  <rtree> SFDITEM_REG__FLASH_OPTR
//    <name> OPTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022020) Flash option register </i>
//    <loc> ( (unsigned int)((FLASH_OPTR >> 0) & 0xFFFFFFFF), ((FLASH_OPTR = (FLASH_OPTR & ~(0x7F00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_OPTR_BOREN </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_BORF_LEV </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_IWDG_SW </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_SWD_MODE </item>
//    <item> SFDITEM_FIELD__FLASH_OPTR_NRST_MODE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_SDKR  -------------------------------
// SVD Line: 1310

unsigned int FLASH_SDKR __AT (0x40022024);



// -----------------------------  Field Item: FLASH_SDKR_SDK_STRT  --------------------------------
// SVD Line: 1317

//  <item> SFDITEM_FIELD__FLASH_SDKR_SDK_STRT
//    <name> SDK_STRT </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40022024) SDK area start address </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_SDKR >> 0) & 0xF), ((FLASH_SDKR = (FLASH_SDKR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FLASH_SDKR_SDK_END  ---------------------------------
// SVD Line: 1322

//  <item> SFDITEM_FIELD__FLASH_SDKR_SDK_END
//    <name> SDK_END </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40022024) SDK area end address </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_SDKR >> 8) & 0xF), ((FLASH_SDKR = (FLASH_SDKR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_SDKR  -----------------------------------
// SVD Line: 1310

//  <rtree> SFDITEM_REG__FLASH_SDKR
//    <name> SDKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022024) Flash SDK address register </i>
//    <loc> ( (unsigned int)((FLASH_SDKR >> 0) & 0xFFFFFFFF), ((FLASH_SDKR = (FLASH_SDKR & ~(0xF0FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_SDKR_SDK_STRT </item>
//    <item> SFDITEM_FIELD__FLASH_SDKR_SDK_END </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_BTCR  -------------------------------
// SVD Line: 1329

unsigned int FLASH_BTCR __AT (0x40022028);



// ----------------------------  Field Item: FLASH_BTCR_BOOT_SIZE  --------------------------------
// SVD Line: 1335

//  <item> SFDITEM_FIELD__FLASH_BTCR_BOOT_SIZE
//    <name> BOOT_SIZE </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40022028) desc BOOT_SIZE </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_BTCR >> 0) & 0x7), ((FLASH_BTCR = (FLASH_BTCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FLASH_BTCR_BOOT0  ----------------------------------
// SVD Line: 1340

//  <item> SFDITEM_FIELD__FLASH_BTCR_BOOT0
//    <name> BOOT0 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40022028) desc BOOT0 </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_BTCR ) </loc>
//      <o.14..14> BOOT0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_BTCR_NBOOT1  ---------------------------------
// SVD Line: 1345

//  <item> SFDITEM_FIELD__FLASH_BTCR_NBOOT1
//    <name> NBOOT1 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40022028) desc NBOOT1 </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_BTCR ) </loc>
//      <o.15..15> NBOOT1
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_BTCR  -----------------------------------
// SVD Line: 1329

//  <rtree> SFDITEM_REG__FLASH_BTCR
//    <name> BTCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022028) FLASH boot control register </i>
//    <loc> ( (unsigned int)((FLASH_BTCR >> 0) & 0xFFFFFFFF), ((FLASH_BTCR = (FLASH_BTCR & ~(0xC007UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC007) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_BTCR_BOOT_SIZE </item>
//    <item> SFDITEM_FIELD__FLASH_BTCR_BOOT0 </item>
//    <item> SFDITEM_FIELD__FLASH_BTCR_NBOOT1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_WRPR  -------------------------------
// SVD Line: 1352

unsigned int FLASH_WRPR __AT (0x4002202C);



// -------------------------------  Field Item: FLASH_WRPR_WRP  -----------------------------------
// SVD Line: 1359

//  <item> SFDITEM_FIELD__FLASH_WRPR_WRP
//    <name> WRP </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x4002202C) WRP address </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_WRPR >> 0) & 0x3F), ((FLASH_WRPR = (FLASH_WRPR & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_WRPR  -----------------------------------
// SVD Line: 1352

//  <rtree> SFDITEM_REG__FLASH_WRPR
//    <name> WRPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002202C) Flash WRP address register </i>
//    <loc> ( (unsigned int)((FLASH_WRPR >> 0) & 0xFFFFFFFF), ((FLASH_WRPR = (FLASH_WRPR & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_WRPR_WRP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_STCR  -------------------------------
// SVD Line: 1366

unsigned int FLASH_STCR __AT (0x40022090);



// -----------------------------  Field Item: FLASH_STCR_SLEEP_EN  --------------------------------
// SVD Line: 1373

//  <item> SFDITEM_FIELD__FLASH_STCR_SLEEP_EN
//    <name> SLEEP_EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022090) FLash sleep enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_STCR ) </loc>
//      <o.0..0> SLEEP_EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_STCR_SLEEP_TIME  -------------------------------
// SVD Line: 1378

//  <item> SFDITEM_FIELD__FLASH_STCR_SLEEP_TIME
//    <name> SLEEP_TIME </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40022090) FLash sleep time configuration(counter based on HSI_10M) </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_STCR >> 8) & 0xFF), ((FLASH_STCR = (FLASH_STCR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_STCR  -----------------------------------
// SVD Line: 1366

//  <rtree> SFDITEM_REG__FLASH_STCR
//    <name> STCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022090) Flash sleep time config register </i>
//    <loc> ( (unsigned int)((FLASH_STCR >> 0) & 0xFFFFFFFF), ((FLASH_STCR = (FLASH_STCR & ~(0xFF01UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF01) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_STCR_SLEEP_EN </item>
//    <item> SFDITEM_FIELD__FLASH_STCR_SLEEP_TIME </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TS0  --------------------------------
// SVD Line: 1385

unsigned int FLASH_TS0 __AT (0x40022100);



// --------------------------------  Field Item: FLASH_TS0_TS0  -----------------------------------
// SVD Line: 1392

//  <item> SFDITEM_FIELD__FLASH_TS0_TS0
//    <name> TS0 </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40022100) FLash TS0 register </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_TS0 >> 0) & 0x1FF), ((FLASH_TS0 = (FLASH_TS0 & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_TS0  -----------------------------------
// SVD Line: 1385

//  <rtree> SFDITEM_REG__FLASH_TS0
//    <name> TS0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022100) Flash TS0 register </i>
//    <loc> ( (unsigned int)((FLASH_TS0 >> 0) & 0xFFFFFFFF), ((FLASH_TS0 = (FLASH_TS0 & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TS0_TS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TS1  --------------------------------
// SVD Line: 1399

unsigned int FLASH_TS1 __AT (0x40022104);



// --------------------------------  Field Item: FLASH_TS1_TS1  -----------------------------------
// SVD Line: 1406

//  <item> SFDITEM_FIELD__FLASH_TS1_TS1
//    <name> TS1 </name>
//    <rw> 
//    <i> [Bits 9..0] RW (@ 0x40022104) FLash TS1 register </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_TS1 >> 0) & 0x3FF), ((FLASH_TS1 = (FLASH_TS1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_TS1  -----------------------------------
// SVD Line: 1399

//  <rtree> SFDITEM_REG__FLASH_TS1
//    <name> TS1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022104) Flash TS1 register </i>
//    <loc> ( (unsigned int)((FLASH_TS1 >> 0) & 0xFFFFFFFF), ((FLASH_TS1 = (FLASH_TS1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TS1_TS1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TS2P  -------------------------------
// SVD Line: 1413

unsigned int FLASH_TS2P __AT (0x40022108);



// -------------------------------  Field Item: FLASH_TS2P_TS2P  ----------------------------------
// SVD Line: 1420

//  <item> SFDITEM_FIELD__FLASH_TS2P_TS2P
//    <name> TS2P </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40022108) FLash TS2P register </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_TS2P >> 0) & 0x1FF), ((FLASH_TS2P = (FLASH_TS2P & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_TS2P  -----------------------------------
// SVD Line: 1413

//  <rtree> SFDITEM_REG__FLASH_TS2P
//    <name> TS2P </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022108) Flash TS2P register </i>
//    <loc> ( (unsigned int)((FLASH_TS2P >> 0) & 0xFFFFFFFF), ((FLASH_TS2P = (FLASH_TS2P & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TS2P_TS2P </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TPS3  -------------------------------
// SVD Line: 1427

unsigned int FLASH_TPS3 __AT (0x4002210C);



// -------------------------------  Field Item: FLASH_TPS3_TPS3  ----------------------------------
// SVD Line: 1434

//  <item> SFDITEM_FIELD__FLASH_TPS3_TPS3
//    <name> TPS3 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4002210C) FLash TPS3 register </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_TPS3 >> 0) & 0xFFF), ((FLASH_TPS3 = (FLASH_TPS3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_TPS3  -----------------------------------
// SVD Line: 1427

//  <rtree> SFDITEM_REG__FLASH_TPS3
//    <name> TPS3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002210C) Flash TPS3 register </i>
//    <loc> ( (unsigned int)((FLASH_TPS3 >> 0) & 0xFFFFFFFF), ((FLASH_TPS3 = (FLASH_TPS3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TPS3_TPS3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_TS3  --------------------------------
// SVD Line: 1441

unsigned int FLASH_TS3 __AT (0x40022110);



// --------------------------------  Field Item: FLASH_TS3_TS3  -----------------------------------
// SVD Line: 1448

//  <item> SFDITEM_FIELD__FLASH_TS3_TS3
//    <name> TS3 </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40022110) FLash TS3 register </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_TS3 >> 0) & 0x1FF), ((FLASH_TS3 = (FLASH_TS3 & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_TS3  -----------------------------------
// SVD Line: 1441

//  <rtree> SFDITEM_REG__FLASH_TS3
//    <name> TS3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022110) Flash TS3 register </i>
//    <loc> ( (unsigned int)((FLASH_TS3 >> 0) & 0xFFFFFFFF), ((FLASH_TS3 = (FLASH_TS3 & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_TS3_TS3 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FLASH_PERTPE  ------------------------------
// SVD Line: 1455

unsigned int FLASH_PERTPE __AT (0x40022114);



// -----------------------------  Field Item: FLASH_PERTPE_PERTPE  --------------------------------
// SVD Line: 1462

//  <item> SFDITEM_FIELD__FLASH_PERTPE_PERTPE
//    <name> PERTPE </name>
//    <rw> 
//    <i> [Bits 17..0] RW (@ 0x40022114) FLash PERTPE register </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_PERTPE >> 0) & 0x3FFFF), ((FLASH_PERTPE = (FLASH_PERTPE & ~(0x3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_PERTPE  ----------------------------------
// SVD Line: 1455

//  <rtree> SFDITEM_REG__FLASH_PERTPE
//    <name> PERTPE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022114) Flash PERTPE register </i>
//    <loc> ( (unsigned int)((FLASH_PERTPE >> 0) & 0xFFFFFFFF), ((FLASH_PERTPE = (FLASH_PERTPE & ~(0x3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_PERTPE_PERTPE </item>
//  </rtree>
//  


// --------------------------  Register Item Address: FLASH_SMERTPE  ------------------------------
// SVD Line: 1469

unsigned int FLASH_SMERTPE __AT (0x40022118);



// ----------------------------  Field Item: FLASH_SMERTPE_SMERTPE  -------------------------------
// SVD Line: 1476

//  <item> SFDITEM_FIELD__FLASH_SMERTPE_SMERTPE
//    <name> SMERTPE </name>
//    <rw> 
//    <i> [Bits 17..0] RW (@ 0x40022118) FLash SMERTPE register </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_SMERTPE >> 0) & 0x3FFFF), ((FLASH_SMERTPE = (FLASH_SMERTPE & ~(0x3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_SMERTPE  ---------------------------------
// SVD Line: 1469

//  <rtree> SFDITEM_REG__FLASH_SMERTPE
//    <name> SMERTPE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022118) Flash SMERTPE register </i>
//    <loc> ( (unsigned int)((FLASH_SMERTPE >> 0) & 0xFFFFFFFF), ((FLASH_SMERTPE = (FLASH_SMERTPE & ~(0x3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_SMERTPE_SMERTPE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FLASH_PRGTPE  ------------------------------
// SVD Line: 1483

unsigned int FLASH_PRGTPE __AT (0x4002211C);



// -----------------------------  Field Item: FLASH_PRGTPE_PRGTPE  --------------------------------
// SVD Line: 1490

//  <item> SFDITEM_FIELD__FLASH_PRGTPE_PRGTPE
//    <name> PRGTPE </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002211C) FLash PRGTPE register </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_PRGTPE >> 0) & 0xFFFF), ((FLASH_PRGTPE = (FLASH_PRGTPE & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_PRGTPE  ----------------------------------
// SVD Line: 1483

//  <rtree> SFDITEM_REG__FLASH_PRGTPE
//    <name> PRGTPE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002211C) Flash PRGTPE register </i>
//    <loc> ( (unsigned int)((FLASH_PRGTPE >> 0) & 0xFFFFFFFF), ((FLASH_PRGTPE = (FLASH_PRGTPE & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_PRGTPE_PRGTPE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: FLASH_PRETPE  ------------------------------
// SVD Line: 1497

unsigned int FLASH_PRETPE __AT (0x40022120);



// -----------------------------  Field Item: FLASH_PRETPE_PRETPE  --------------------------------
// SVD Line: 1504

//  <item> SFDITEM_FIELD__FLASH_PRETPE_PRETPE
//    <name> PRETPE </name>
//    <rw> 
//    <i> [Bits 13..0] RW (@ 0x40022120) FLash PRETPE register </i>
//    <edit> 
//      <loc> ( (unsigned short)((FLASH_PRETPE >> 0) & 0x3FFF), ((FLASH_PRETPE = (FLASH_PRETPE & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_PRETPE  ----------------------------------
// SVD Line: 1497

//  <rtree> SFDITEM_REG__FLASH_PRETPE
//    <name> PRETPE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022120) Flash PRETPE register </i>
//    <loc> ( (unsigned int)((FLASH_PRETPE >> 0) & 0xFFFFFFFF), ((FLASH_PRETPE = (FLASH_PRETPE & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_PRETPE_PRETPE </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: FLASH  -------------------------------------
// SVD Line: 1126

//  <view> FLASH
//    <name> FLASH </name>
//    <item> SFDITEM_REG__FLASH_ACR </item>
//    <item> SFDITEM_REG__FLASH_KEYR </item>
//    <item> SFDITEM_REG__FLASH_OPTKEYR </item>
//    <item> SFDITEM_REG__FLASH_SR </item>
//    <item> SFDITEM_REG__FLASH_CR </item>
//    <item> SFDITEM_REG__FLASH_OPTR </item>
//    <item> SFDITEM_REG__FLASH_SDKR </item>
//    <item> SFDITEM_REG__FLASH_BTCR </item>
//    <item> SFDITEM_REG__FLASH_WRPR </item>
//    <item> SFDITEM_REG__FLASH_STCR </item>
//    <item> SFDITEM_REG__FLASH_TS0 </item>
//    <item> SFDITEM_REG__FLASH_TS1 </item>
//    <item> SFDITEM_REG__FLASH_TS2P </item>
//    <item> SFDITEM_REG__FLASH_TPS3 </item>
//    <item> SFDITEM_REG__FLASH_TS3 </item>
//    <item> SFDITEM_REG__FLASH_PERTPE </item>
//    <item> SFDITEM_REG__FLASH_SMERTPE </item>
//    <item> SFDITEM_REG__FLASH_PRGTPE </item>
//    <item> SFDITEM_REG__FLASH_PRETPE </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOA_MODER  -------------------------------
// SVD Line: 1524

unsigned int GPIOA_MODER __AT (0x50000000);



// ------------------------------  Field Item: GPIOA_MODER_MODE0  ---------------------------------
// SVD Line: 1531

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 0) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE1  ---------------------------------
// SVD Line: 1536

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 2) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE2  ---------------------------------
// SVD Line: 1541

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 4) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE3  ---------------------------------
// SVD Line: 1546

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 6) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE4  ---------------------------------
// SVD Line: 1551

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 8) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE5  ---------------------------------
// SVD Line: 1556

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 10) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE6  ---------------------------------
// SVD Line: 1561

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 12) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_MODER_MODE7  ---------------------------------
// SVD Line: 1566

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000000) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 14) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_MODER  ----------------------------------
// SVD Line: 1524

//  <rtree> SFDITEM_REG__GPIOA_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000000) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOA_MODER >> 0) & 0xFFFFFFFF), ((GPIOA_MODER = (GPIOA_MODER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODE7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_OTYPER  ------------------------------
// SVD Line: 1573

unsigned int GPIOA_OTYPER __AT (0x50000004);



// ------------------------------  Field Item: GPIOA_OTYPER_OT0  ----------------------------------
// SVD Line: 1579

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT1  ----------------------------------
// SVD Line: 1584

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT2  ----------------------------------
// SVD Line: 1589

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT3  ----------------------------------
// SVD Line: 1594

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT4  ----------------------------------
// SVD Line: 1599

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT5  ----------------------------------
// SVD Line: 1604

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT6  ----------------------------------
// SVD Line: 1609

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT7  ----------------------------------
// SVD Line: 1614

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000004) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOA_OTYPER  ----------------------------------
// SVD Line: 1573

//  <rtree> SFDITEM_REG__GPIOA_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000004) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOA_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOA_OTYPER = (GPIOA_OTYPER & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT0 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT7 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOA_OSPEEDR  ------------------------------
// SVD Line: 1621

unsigned int GPIOA_OSPEEDR __AT (0x50000008);



// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED0  -------------------------------
// SVD Line: 1628

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED0
//    <name> OSPEED0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 0) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED1  -------------------------------
// SVD Line: 1633

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED1
//    <name> OSPEED1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 2) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED2  -------------------------------
// SVD Line: 1638

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED2
//    <name> OSPEED2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 4) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED3  -------------------------------
// SVD Line: 1643

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED3
//    <name> OSPEED3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 6) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED4  -------------------------------
// SVD Line: 1648

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED4
//    <name> OSPEED4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 8) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED5  -------------------------------
// SVD Line: 1653

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED5
//    <name> OSPEED5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 10) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED6  -------------------------------
// SVD Line: 1658

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED6
//    <name> OSPEED6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 12) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOA_OSPEEDR_OSPEED7  -------------------------------
// SVD Line: 1663

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED7
//    <name> OSPEED7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000008) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDR >> 14) & 0x3), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOA_OSPEEDR  ---------------------------------
// SVD Line: 1621

//  <rtree> SFDITEM_REG__GPIOA_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000008) GPIO port output speed register </i>
//    <loc> ( (unsigned int)((GPIOA_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOA_OSPEEDR = (GPIOA_OSPEEDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED0 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDR_OSPEED7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_PUPDR  -------------------------------
// SVD Line: 1670

unsigned int GPIOA_PUPDR __AT (0x5000000C);



// ------------------------------  Field Item: GPIOA_PUPDR_PUPD0  ---------------------------------
// SVD Line: 1677

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD0
//    <name> PUPD0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 0) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD1  ---------------------------------
// SVD Line: 1682

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD1
//    <name> PUPD1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 2) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD2  ---------------------------------
// SVD Line: 1687

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD2
//    <name> PUPD2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 4) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD3  ---------------------------------
// SVD Line: 1692

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD3
//    <name> PUPD3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 6) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD4  ---------------------------------
// SVD Line: 1697

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD4
//    <name> PUPD4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 8) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD5  ---------------------------------
// SVD Line: 1702

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD5
//    <name> PUPD5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 10) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD6  ---------------------------------
// SVD Line: 1707

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD6
//    <name> PUPD6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 12) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_PUPDR_PUPD7  ---------------------------------
// SVD Line: 1712

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD7
//    <name> PUPD7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x5000000C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 14) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PUPDR  ----------------------------------
// SVD Line: 1670

//  <rtree> SFDITEM_REG__GPIOA_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000000C) GPIO port pull-up/pull-down register </i>
//    <loc> ( (unsigned int)((GPIOA_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD0 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPD7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_IDR  --------------------------------
// SVD Line: 1719

unsigned int GPIOA_IDR __AT (0x50000010);



// --------------------------------  Field Item: GPIOA_IDR_ID0  -----------------------------------
// SVD Line: 1726

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID0
//    <name> ID0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.0..0> ID0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID1  -----------------------------------
// SVD Line: 1731

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID1
//    <name> ID1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.1..1> ID1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID2  -----------------------------------
// SVD Line: 1736

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID2
//    <name> ID2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.2..2> ID2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID3  -----------------------------------
// SVD Line: 1741

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID3
//    <name> ID3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.3..3> ID3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID4  -----------------------------------
// SVD Line: 1746

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID4
//    <name> ID4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.4..4> ID4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID5  -----------------------------------
// SVD Line: 1751

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID5
//    <name> ID5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.5..5> ID5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID6  -----------------------------------
// SVD Line: 1756

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID6
//    <name> ID6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.6..6> ID6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_IDR_ID7  -----------------------------------
// SVD Line: 1761

//  <item> SFDITEM_FIELD__GPIOA_IDR_ID7
//    <name> ID7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x50000010) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.7..7> ID7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_IDR  -----------------------------------
// SVD Line: 1719

//  <rtree> SFDITEM_REG__GPIOA_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50000010) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOA_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID0 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID1 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID2 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID3 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID4 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID5 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID6 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_ID7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_ODR  --------------------------------
// SVD Line: 1768

unsigned int GPIOA_ODR __AT (0x50000014);



// --------------------------------  Field Item: GPIOA_ODR_OD0  -----------------------------------
// SVD Line: 1774

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD0
//    <name> OD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.0..0> OD0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD1  -----------------------------------
// SVD Line: 1779

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD1
//    <name> OD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.1..1> OD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD2  -----------------------------------
// SVD Line: 1784

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD2
//    <name> OD2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.2..2> OD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD3  -----------------------------------
// SVD Line: 1789

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD3
//    <name> OD3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.3..3> OD3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD4  -----------------------------------
// SVD Line: 1794

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD4
//    <name> OD4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.4..4> OD4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD5  -----------------------------------
// SVD Line: 1799

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD5
//    <name> OD5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.5..5> OD5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD6  -----------------------------------
// SVD Line: 1804

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD6
//    <name> OD6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.6..6> OD6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_ODR_OD7  -----------------------------------
// SVD Line: 1809

//  <item> SFDITEM_FIELD__GPIOA_ODR_OD7
//    <name> OD7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000014) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.7..7> OD7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_ODR  -----------------------------------
// SVD Line: 1768

//  <rtree> SFDITEM_REG__GPIOA_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000014) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOA_ODR >> 0) & 0xFFFFFFFF), ((GPIOA_ODR = (GPIOA_ODR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD0 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD1 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD2 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD3 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD4 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD5 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD6 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_OD7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BSRR  -------------------------------
// SVD Line: 1816

unsigned int GPIOA_BSRR __AT (0x50000018);



// -------------------------------  Field Item: GPIOA_BSRR_BS0  -----------------------------------
// SVD Line: 1823

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS1  -----------------------------------
// SVD Line: 1828

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS2  -----------------------------------
// SVD Line: 1833

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS3  -----------------------------------
// SVD Line: 1838

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS4  -----------------------------------
// SVD Line: 1843

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS5  -----------------------------------
// SVD Line: 1848

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS6  -----------------------------------
// SVD Line: 1853

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS7  -----------------------------------
// SVD Line: 1858

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR0  -----------------------------------
// SVD Line: 1863

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x50000018) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR1  -----------------------------------
// SVD Line: 1868

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR2  -----------------------------------
// SVD Line: 1873

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR3  -----------------------------------
// SVD Line: 1878

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR4  -----------------------------------
// SVD Line: 1883

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR5  -----------------------------------
// SVD Line: 1888

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR6  -----------------------------------
// SVD Line: 1893

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR7  -----------------------------------
// SVD Line: 1898

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x50000018) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_BSRR  -----------------------------------
// SVD Line: 1816

//  <rtree> SFDITEM_REG__GPIOA_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000018) GPIO port bit set/reset register </i>
//    <loc> ( (unsigned int)((GPIOA_BSRR >> 0) & 0xFFFFFFFF), ((GPIOA_BSRR = (GPIOA_BSRR & ~(0xFF00FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF00FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_LCKR  -------------------------------
// SVD Line: 1905

unsigned int GPIOA_LCKR __AT (0x5000001C);



// -------------------------------  Field Item: GPIOA_LCKR_LCK0  ----------------------------------
// SVD Line: 1911

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK1  ----------------------------------
// SVD Line: 1916

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK2  ----------------------------------
// SVD Line: 1921

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK3  ----------------------------------
// SVD Line: 1926

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK4  ----------------------------------
// SVD Line: 1931

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK5  ----------------------------------
// SVD Line: 1936

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK6  ----------------------------------
// SVD Line: 1941

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK7  ----------------------------------
// SVD Line: 1946

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCKK  ----------------------------------
// SVD Line: 1951

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000001C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_LCKR  -----------------------------------
// SVD Line: 1905

//  <rtree> SFDITEM_REG__GPIOA_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000001C) GPIO port configuration lock register </i>
//    <loc> ( (unsigned int)((GPIOA_LCKR >> 0) & 0xFFFFFFFF), ((GPIOA_LCKR = (GPIOA_LCKR & ~(0x100FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x100FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_AFRL  -------------------------------
// SVD Line: 1958

unsigned int GPIOA_AFRL __AT (0x50000020);



// ------------------------------  Field Item: GPIOA_AFRL_AFSEL0  ---------------------------------
// SVD Line: 1964

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 0) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL1  ---------------------------------
// SVD Line: 1969

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 4) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL2  ---------------------------------
// SVD Line: 1974

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL2
//    <name> AFSEL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 8) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL3  ---------------------------------
// SVD Line: 1979

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL3
//    <name> AFSEL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 12) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL4  ---------------------------------
// SVD Line: 1984

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL4
//    <name> AFSEL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 16) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL5  ---------------------------------
// SVD Line: 1989

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL5
//    <name> AFSEL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 20) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL6  ---------------------------------
// SVD Line: 1994

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL6
//    <name> AFSEL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 24) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFSEL7  ---------------------------------
// SVD Line: 1999

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL7
//    <name> AFSEL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000020) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 28) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_AFRL  -----------------------------------
// SVD Line: 1958

//  <rtree> SFDITEM_REG__GPIOA_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000020) GPIO alternate function low register </i>
//    <loc> ( (unsigned int)((GPIOA_AFRL >> 0) & 0xFFFFFFFF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL0 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL1 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL2 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL3 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL4 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL5 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL6 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFSEL7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BRR  --------------------------------
// SVD Line: 2006

unsigned int GPIOA_BRR __AT (0x50000028);



// --------------------------------  Field Item: GPIOA_BRR_BR0  -----------------------------------
// SVD Line: 2013

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR1  -----------------------------------
// SVD Line: 2018

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR2  -----------------------------------
// SVD Line: 2023

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR3  -----------------------------------
// SVD Line: 2028

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR4  -----------------------------------
// SVD Line: 2033

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR5  -----------------------------------
// SVD Line: 2038

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR6  -----------------------------------
// SVD Line: 2043

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR7  -----------------------------------
// SVD Line: 2048

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000028) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_BRR  -----------------------------------
// SVD Line: 2006

//  <rtree> SFDITEM_REG__GPIOA_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000028) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOA_BRR >> 0) & 0xFFFFFFFF), ((GPIOA_BRR = (GPIOA_BRR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR7 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOA  -------------------------------------
// SVD Line: 1513

//  <view> GPIOA
//    <name> GPIOA </name>
//    <item> SFDITEM_REG__GPIOA_MODER </item>
//    <item> SFDITEM_REG__GPIOA_OTYPER </item>
//    <item> SFDITEM_REG__GPIOA_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOA_PUPDR </item>
//    <item> SFDITEM_REG__GPIOA_IDR </item>
//    <item> SFDITEM_REG__GPIOA_ODR </item>
//    <item> SFDITEM_REG__GPIOA_BSRR </item>
//    <item> SFDITEM_REG__GPIOA_LCKR </item>
//    <item> SFDITEM_REG__GPIOA_AFRL </item>
//    <item> SFDITEM_REG__GPIOA_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOB_MODER  -------------------------------
// SVD Line: 1524

unsigned int GPIOB_MODER __AT (0x50000400);



// ------------------------------  Field Item: GPIOB_MODER_MODE0  ---------------------------------
// SVD Line: 1531

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 0) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE1  ---------------------------------
// SVD Line: 1536

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 2) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE2  ---------------------------------
// SVD Line: 1541

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 4) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE3  ---------------------------------
// SVD Line: 1546

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 6) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE4  ---------------------------------
// SVD Line: 1551

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 8) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE5  ---------------------------------
// SVD Line: 1556

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 10) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE6  ---------------------------------
// SVD Line: 1561

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 12) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_MODER_MODE7  ---------------------------------
// SVD Line: 1566

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000400) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 14) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_MODER  ----------------------------------
// SVD Line: 1524

//  <rtree> SFDITEM_REG__GPIOB_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000400) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOB_MODER >> 0) & 0xFFFFFFFF), ((GPIOB_MODER = (GPIOB_MODER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODE7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_OTYPER  ------------------------------
// SVD Line: 1573

unsigned int GPIOB_OTYPER __AT (0x50000404);



// ------------------------------  Field Item: GPIOB_OTYPER_OT0  ----------------------------------
// SVD Line: 1579

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT1  ----------------------------------
// SVD Line: 1584

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT2  ----------------------------------
// SVD Line: 1589

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT3  ----------------------------------
// SVD Line: 1594

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT4  ----------------------------------
// SVD Line: 1599

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT5  ----------------------------------
// SVD Line: 1604

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT6  ----------------------------------
// SVD Line: 1609

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT7  ----------------------------------
// SVD Line: 1614

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000404) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOB_OTYPER  ----------------------------------
// SVD Line: 1573

//  <rtree> SFDITEM_REG__GPIOB_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000404) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOB_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOB_OTYPER = (GPIOB_OTYPER & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT0 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT7 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOB_OSPEEDR  ------------------------------
// SVD Line: 1621

unsigned int GPIOB_OSPEEDR __AT (0x50000408);



// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED0  -------------------------------
// SVD Line: 1628

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED0
//    <name> OSPEED0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 0) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED1  -------------------------------
// SVD Line: 1633

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED1
//    <name> OSPEED1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 2) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED2  -------------------------------
// SVD Line: 1638

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED2
//    <name> OSPEED2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 4) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED3  -------------------------------
// SVD Line: 1643

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED3
//    <name> OSPEED3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 6) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED4  -------------------------------
// SVD Line: 1648

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED4
//    <name> OSPEED4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 8) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED5  -------------------------------
// SVD Line: 1653

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED5
//    <name> OSPEED5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 10) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED6  -------------------------------
// SVD Line: 1658

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED6
//    <name> OSPEED6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 12) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOB_OSPEEDR_OSPEED7  -------------------------------
// SVD Line: 1663

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED7
//    <name> OSPEED7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x50000408) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDR >> 14) & 0x3), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOB_OSPEEDR  ---------------------------------
// SVD Line: 1621

//  <rtree> SFDITEM_REG__GPIOB_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000408) GPIO port output speed register </i>
//    <loc> ( (unsigned int)((GPIOB_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOB_OSPEEDR = (GPIOB_OSPEEDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED0 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDR_OSPEED7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_PUPDR  -------------------------------
// SVD Line: 1670

unsigned int GPIOB_PUPDR __AT (0x5000040C);



// ------------------------------  Field Item: GPIOB_PUPDR_PUPD0  ---------------------------------
// SVD Line: 1677

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD0
//    <name> PUPD0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 0) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD1  ---------------------------------
// SVD Line: 1682

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD1
//    <name> PUPD1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 2) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD2  ---------------------------------
// SVD Line: 1687

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD2
//    <name> PUPD2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 4) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD3  ---------------------------------
// SVD Line: 1692

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD3
//    <name> PUPD3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 6) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD4  ---------------------------------
// SVD Line: 1697

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD4
//    <name> PUPD4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 8) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD5  ---------------------------------
// SVD Line: 1702

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD5
//    <name> PUPD5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 10) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD6  ---------------------------------
// SVD Line: 1707

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD6
//    <name> PUPD6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 12) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_PUPDR_PUPD7  ---------------------------------
// SVD Line: 1712

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD7
//    <name> PUPD7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x5000040C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 14) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PUPDR  ----------------------------------
// SVD Line: 1670

//  <rtree> SFDITEM_REG__GPIOB_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000040C) GPIO port pull-up/pull-down register </i>
//    <loc> ( (unsigned int)((GPIOB_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD0 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPD7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_IDR  --------------------------------
// SVD Line: 1719

unsigned int GPIOB_IDR __AT (0x50000410);



// --------------------------------  Field Item: GPIOB_IDR_ID0  -----------------------------------
// SVD Line: 1726

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID0
//    <name> ID0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.0..0> ID0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID1  -----------------------------------
// SVD Line: 1731

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID1
//    <name> ID1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.1..1> ID1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID2  -----------------------------------
// SVD Line: 1736

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID2
//    <name> ID2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.2..2> ID2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID3  -----------------------------------
// SVD Line: 1741

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID3
//    <name> ID3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.3..3> ID3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID4  -----------------------------------
// SVD Line: 1746

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID4
//    <name> ID4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.4..4> ID4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID5  -----------------------------------
// SVD Line: 1751

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID5
//    <name> ID5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.5..5> ID5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID6  -----------------------------------
// SVD Line: 1756

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID6
//    <name> ID6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.6..6> ID6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_IDR_ID7  -----------------------------------
// SVD Line: 1761

//  <item> SFDITEM_FIELD__GPIOB_IDR_ID7
//    <name> ID7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x50000410) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.7..7> ID7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_IDR  -----------------------------------
// SVD Line: 1719

//  <rtree> SFDITEM_REG__GPIOB_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50000410) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOB_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID0 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID1 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID2 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID3 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID4 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID5 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID6 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_ID7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_ODR  --------------------------------
// SVD Line: 1768

unsigned int GPIOB_ODR __AT (0x50000414);



// --------------------------------  Field Item: GPIOB_ODR_OD0  -----------------------------------
// SVD Line: 1774

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD0
//    <name> OD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.0..0> OD0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD1  -----------------------------------
// SVD Line: 1779

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD1
//    <name> OD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.1..1> OD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD2  -----------------------------------
// SVD Line: 1784

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD2
//    <name> OD2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.2..2> OD2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD3  -----------------------------------
// SVD Line: 1789

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD3
//    <name> OD3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.3..3> OD3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD4  -----------------------------------
// SVD Line: 1794

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD4
//    <name> OD4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.4..4> OD4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD5  -----------------------------------
// SVD Line: 1799

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD5
//    <name> OD5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.5..5> OD5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD6  -----------------------------------
// SVD Line: 1804

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD6
//    <name> OD6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.6..6> OD6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_ODR_OD7  -----------------------------------
// SVD Line: 1809

//  <item> SFDITEM_FIELD__GPIOB_ODR_OD7
//    <name> OD7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50000414) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.7..7> OD7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_ODR  -----------------------------------
// SVD Line: 1768

//  <rtree> SFDITEM_REG__GPIOB_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000414) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOB_ODR >> 0) & 0xFFFFFFFF), ((GPIOB_ODR = (GPIOB_ODR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD0 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD1 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD2 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD3 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD4 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD5 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD6 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_OD7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BSRR  -------------------------------
// SVD Line: 1816

unsigned int GPIOB_BSRR __AT (0x50000418);



// -------------------------------  Field Item: GPIOB_BSRR_BS0  -----------------------------------
// SVD Line: 1823

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS1  -----------------------------------
// SVD Line: 1828

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS2  -----------------------------------
// SVD Line: 1833

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS3  -----------------------------------
// SVD Line: 1838

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS4  -----------------------------------
// SVD Line: 1843

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS5  -----------------------------------
// SVD Line: 1848

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS6  -----------------------------------
// SVD Line: 1853

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS7  -----------------------------------
// SVD Line: 1858

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR0  -----------------------------------
// SVD Line: 1863

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x50000418) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR1  -----------------------------------
// SVD Line: 1868

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR2  -----------------------------------
// SVD Line: 1873

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR3  -----------------------------------
// SVD Line: 1878

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR4  -----------------------------------
// SVD Line: 1883

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR5  -----------------------------------
// SVD Line: 1888

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR6  -----------------------------------
// SVD Line: 1893

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR7  -----------------------------------
// SVD Line: 1898

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x50000418) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_BSRR  -----------------------------------
// SVD Line: 1816

//  <rtree> SFDITEM_REG__GPIOB_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000418) GPIO port bit set/reset register </i>
//    <loc> ( (unsigned int)((GPIOB_BSRR >> 0) & 0xFFFFFFFF), ((GPIOB_BSRR = (GPIOB_BSRR & ~(0xFF00FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF00FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_LCKR  -------------------------------
// SVD Line: 1905

unsigned int GPIOB_LCKR __AT (0x5000041C);



// -------------------------------  Field Item: GPIOB_LCKR_LCK0  ----------------------------------
// SVD Line: 1911

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK1  ----------------------------------
// SVD Line: 1916

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK2  ----------------------------------
// SVD Line: 1921

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK3  ----------------------------------
// SVD Line: 1926

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK4  ----------------------------------
// SVD Line: 1931

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK5  ----------------------------------
// SVD Line: 1936

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK6  ----------------------------------
// SVD Line: 1941

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK7  ----------------------------------
// SVD Line: 1946

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCKK  ----------------------------------
// SVD Line: 1951

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000041C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_LCKR  -----------------------------------
// SVD Line: 1905

//  <rtree> SFDITEM_REG__GPIOB_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000041C) GPIO port configuration lock register </i>
//    <loc> ( (unsigned int)((GPIOB_LCKR >> 0) & 0xFFFFFFFF), ((GPIOB_LCKR = (GPIOB_LCKR & ~(0x100FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x100FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_AFRL  -------------------------------
// SVD Line: 1958

unsigned int GPIOB_AFRL __AT (0x50000420);



// ------------------------------  Field Item: GPIOB_AFRL_AFSEL0  ---------------------------------
// SVD Line: 1964

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 0) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL1  ---------------------------------
// SVD Line: 1969

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 4) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL2  ---------------------------------
// SVD Line: 1974

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL2
//    <name> AFSEL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 8) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL3  ---------------------------------
// SVD Line: 1979

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL3
//    <name> AFSEL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 12) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL4  ---------------------------------
// SVD Line: 1984

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL4
//    <name> AFSEL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 16) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL5  ---------------------------------
// SVD Line: 1989

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL5
//    <name> AFSEL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 20) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL6  ---------------------------------
// SVD Line: 1994

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL6
//    <name> AFSEL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 24) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFSEL7  ---------------------------------
// SVD Line: 1999

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL7
//    <name> AFSEL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x50000420) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 28) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_AFRL  -----------------------------------
// SVD Line: 1958

//  <rtree> SFDITEM_REG__GPIOB_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000420) GPIO alternate function low register </i>
//    <loc> ( (unsigned int)((GPIOB_AFRL >> 0) & 0xFFFFFFFF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL0 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL1 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL2 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL3 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL4 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL5 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL6 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFSEL7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BRR  --------------------------------
// SVD Line: 2006

unsigned int GPIOB_BRR __AT (0x50000428);



// --------------------------------  Field Item: GPIOB_BRR_BR0  -----------------------------------
// SVD Line: 2013

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR1  -----------------------------------
// SVD Line: 2018

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR2  -----------------------------------
// SVD Line: 2023

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR3  -----------------------------------
// SVD Line: 2028

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR4  -----------------------------------
// SVD Line: 2033

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR5  -----------------------------------
// SVD Line: 2038

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR6  -----------------------------------
// SVD Line: 2043

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR7  -----------------------------------
// SVD Line: 2048

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x50000428) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_BRR  -----------------------------------
// SVD Line: 2006

//  <rtree> SFDITEM_REG__GPIOB_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000428) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOB_BRR >> 0) & 0xFFFFFFFF), ((GPIOB_BRR = (GPIOB_BRR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR7 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOB  -------------------------------------
// SVD Line: 2057

//  <view> GPIOB
//    <name> GPIOB </name>
//    <item> SFDITEM_REG__GPIOB_MODER </item>
//    <item> SFDITEM_REG__GPIOB_OTYPER </item>
//    <item> SFDITEM_REG__GPIOB_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOB_PUPDR </item>
//    <item> SFDITEM_REG__GPIOB_IDR </item>
//    <item> SFDITEM_REG__GPIOB_ODR </item>
//    <item> SFDITEM_REG__GPIOB_BSRR </item>
//    <item> SFDITEM_REG__GPIOB_LCKR </item>
//    <item> SFDITEM_REG__GPIOB_AFRL </item>
//    <item> SFDITEM_REG__GPIOB_BRR </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOC_MODER  -------------------------------
// SVD Line: 2072

unsigned int GPIOC_MODER __AT (0x50000800);



// ------------------------------  Field Item: GPIOC_MODER_MODE0  ---------------------------------
// SVD Line: 2079

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 0) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_MODER_MODE1  ---------------------------------
// SVD Line: 2084

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000800) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 2) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_MODER  ----------------------------------
// SVD Line: 2072

//  <rtree> SFDITEM_REG__GPIOC_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000800) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOC_MODER >> 0) & 0xFFFFFFFF), ((GPIOC_MODER = (GPIOC_MODER & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODE1 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOC_OTYPER  ------------------------------
// SVD Line: 2091

unsigned int GPIOC_OTYPER __AT (0x50000804);



// ------------------------------  Field Item: GPIOC_OTYPER_OT0  ----------------------------------
// SVD Line: 2097

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000804) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT1  ----------------------------------
// SVD Line: 2102

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000804) Port x configuration bits (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOC_OTYPER  ----------------------------------
// SVD Line: 2091

//  <rtree> SFDITEM_REG__GPIOC_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000804) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOC_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOC_OTYPER = (GPIOC_OTYPER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT0 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT1 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOC_OSPEEDR  ------------------------------
// SVD Line: 2109

unsigned int GPIOC_OSPEEDR __AT (0x50000808);



// ----------------------------  Field Item: GPIOC_OSPEEDR_OSPEED0  -------------------------------
// SVD Line: 2116

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEED0
//    <name> OSPEED0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x50000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 0) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: GPIOC_OSPEEDR_OSPEED1  -------------------------------
// SVD Line: 2121

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEED1
//    <name> OSPEED1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x50000808) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDR >> 2) & 0x3), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: GPIOC_OSPEEDR  ---------------------------------
// SVD Line: 2109

//  <rtree> SFDITEM_REG__GPIOC_OSPEEDR
//    <name> OSPEEDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000808) GPIO port output speed register </i>
//    <loc> ( (unsigned int)((GPIOC_OSPEEDR >> 0) & 0xFFFFFFFF), ((GPIOC_OSPEEDR = (GPIOC_OSPEEDR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEED0 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDR_OSPEED1 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOC_PUPDR  -------------------------------
// SVD Line: 2128

unsigned int GPIOC_PUPDR __AT (0x5000080C);



// ------------------------------  Field Item: GPIOC_PUPDR_PUPD0  ---------------------------------
// SVD Line: 2135

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPD0
//    <name> PUPD0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x5000080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 0) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_PUPDR_PUPD1  ---------------------------------
// SVD Line: 2140

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPD1
//    <name> PUPD1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x5000080C) Port x configuration bits (y = 0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 2) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_PUPDR  ----------------------------------
// SVD Line: 2128

//  <rtree> SFDITEM_REG__GPIOC_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000080C) GPIO port pull-up/pull-down register </i>
//    <loc> ( (unsigned int)((GPIOC_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPD0 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPD1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_IDR  --------------------------------
// SVD Line: 2147

unsigned int GPIOC_IDR __AT (0x50000810);



// --------------------------------  Field Item: GPIOC_IDR_ID0  -----------------------------------
// SVD Line: 2154

//  <item> SFDITEM_FIELD__GPIOC_IDR_ID0
//    <name> ID0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.0..0> ID0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_IDR_ID1  -----------------------------------
// SVD Line: 2159

//  <item> SFDITEM_FIELD__GPIOC_IDR_ID1
//    <name> ID1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50000810) Port input data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.1..1> ID1
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_IDR  -----------------------------------
// SVD Line: 2147

//  <rtree> SFDITEM_REG__GPIOC_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50000810) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOC_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOC_IDR_ID0 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_ID1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_ODR  --------------------------------
// SVD Line: 2166

unsigned int GPIOC_ODR __AT (0x50000814);



// --------------------------------  Field Item: GPIOC_ODR_OD0  -----------------------------------
// SVD Line: 2172

//  <item> SFDITEM_FIELD__GPIOC_ODR_OD0
//    <name> OD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.0..0> OD0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_ODR_OD1  -----------------------------------
// SVD Line: 2177

//  <item> SFDITEM_FIELD__GPIOC_ODR_OD1
//    <name> OD1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x50000814) Port output data (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.1..1> OD1
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_ODR  -----------------------------------
// SVD Line: 2166

//  <rtree> SFDITEM_REG__GPIOC_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000814) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOC_ODR >> 0) & 0xFFFFFFFF), ((GPIOC_ODR = (GPIOC_ODR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_ODR_OD0 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_OD1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_BSRR  -------------------------------
// SVD Line: 2184

unsigned int GPIOC_BSRR __AT (0x50000818);



// -------------------------------  Field Item: GPIOC_BSRR_BS0  -----------------------------------
// SVD Line: 2191

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS1  -----------------------------------
// SVD Line: 2196

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR0  -----------------------------------
// SVD Line: 2201

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x50000818) Port x set bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR1  -----------------------------------
// SVD Line: 2206

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x50000818) Port x reset bit y (y = 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_BSRR  -----------------------------------
// SVD Line: 2184

//  <rtree> SFDITEM_REG__GPIOC_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000818) GPIO port bit set/reset register </i>
//    <loc> ( (unsigned int)((GPIOC_BSRR >> 0) & 0xFFFFFFFF), ((GPIOC_BSRR = (GPIOC_BSRR & ~(0x30003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_LCKR  -------------------------------
// SVD Line: 2213

unsigned int GPIOC_LCKR __AT (0x5000081C);



// -------------------------------  Field Item: GPIOC_LCKR_LCK0  ----------------------------------
// SVD Line: 2219

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x5000081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK1  ----------------------------------
// SVD Line: 2224

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x5000081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCKK  ----------------------------------
// SVD Line: 2229

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x5000081C) Port x lock bit y (y= 0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_LCKR  -----------------------------------
// SVD Line: 2213

//  <rtree> SFDITEM_REG__GPIOC_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5000081C) GPIO port configuration lock register </i>
//    <loc> ( (unsigned int)((GPIOC_LCKR >> 0) & 0xFFFFFFFF), ((GPIOC_LCKR = (GPIOC_LCKR & ~(0x10003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCKK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_AFRL  -------------------------------
// SVD Line: 2236

unsigned int GPIOC_AFRL __AT (0x50000820);



// ------------------------------  Field Item: GPIOC_AFRL_AFSEL0  ---------------------------------
// SVD Line: 2242

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL0
//    <name> AFSEL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x50000820) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 0) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFSEL1  ---------------------------------
// SVD Line: 2247

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL1
//    <name> AFSEL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x50000820) Alternate function selection for port x bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 4) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_AFRL  -----------------------------------
// SVD Line: 2236

//  <rtree> SFDITEM_REG__GPIOC_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50000820) GPIO alternate function low register </i>
//    <loc> ( (unsigned int)((GPIOC_AFRL >> 0) & 0xFFFFFFFF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL0 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFSEL1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_BRR  --------------------------------
// SVD Line: 2254

unsigned int GPIOC_BRR __AT (0x50000828);



// --------------------------------  Field Item: GPIOC_BRR_BR0  -----------------------------------
// SVD Line: 2261

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR1  -----------------------------------
// SVD Line: 2266

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x50000828) Port Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_BRR  -----------------------------------
// SVD Line: 2254

//  <rtree> SFDITEM_REG__GPIOC_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x50000828) port bit reset register </i>
//    <loc> ( (unsigned int)((GPIOC_BRR >> 0) & 0xFFFFFFFF), ((GPIOC_BRR = (GPIOC_BRR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR1 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOC  -------------------------------------
// SVD Line: 2061

//  <view> GPIOC
//    <name> GPIOC </name>
//    <item> SFDITEM_REG__GPIOC_MODER </item>
//    <item> SFDITEM_REG__GPIOC_OTYPER </item>
//    <item> SFDITEM_REG__GPIOC_OSPEEDR </item>
//    <item> SFDITEM_REG__GPIOC_PUPDR </item>
//    <item> SFDITEM_REG__GPIOC_IDR </item>
//    <item> SFDITEM_REG__GPIOC_ODR </item>
//    <item> SFDITEM_REG__GPIOC_BSRR </item>
//    <item> SFDITEM_REG__GPIOC_LCKR </item>
//    <item> SFDITEM_REG__GPIOC_AFRL </item>
//    <item> SFDITEM_REG__GPIOC_BRR </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C_CR1  ---------------------------------
// SVD Line: 2291

unsigned int I2C_CR1 __AT (0x40005400);



// ---------------------------------  Field Item: I2C_CR1_PE  -------------------------------------
// SVD Line: 2297

//  <item> SFDITEM_FIELD__I2C_CR1_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005400) Peripheral enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CR1_ENGC  ------------------------------------
// SVD Line: 2302

//  <item> SFDITEM_FIELD__I2C_CR1_ENGC
//    <name> ENGC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005400) General call enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.6..6> ENGC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C_CR1_NOSTRETCH  ---------------------------------
// SVD Line: 2307

//  <item> SFDITEM_FIELD__I2C_CR1_NOSTRETCH
//    <name> NOSTRETCH </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005400) Clock stretching disable (Slavemode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.7..7> NOSTRETCH
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CR1_START  -----------------------------------
// SVD Line: 2312

//  <item> SFDITEM_FIELD__I2C_CR1_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005400) Start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.8..8> START
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CR1_STOP  ------------------------------------
// SVD Line: 2317

//  <item> SFDITEM_FIELD__I2C_CR1_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005400) Stop generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.9..9> STOP
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_CR1_ACK  ------------------------------------
// SVD Line: 2322

//  <item> SFDITEM_FIELD__I2C_CR1_ACK
//    <name> ACK </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005400) Acknowledge enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.10..10> ACK
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_CR1_POS  ------------------------------------
// SVD Line: 2327

//  <item> SFDITEM_FIELD__I2C_CR1_POS
//    <name> POS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005400) Acknowledge/PEC Position (for datareception) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.11..11> POS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_CR1_SWRST  -----------------------------------
// SVD Line: 2332

//  <item> SFDITEM_FIELD__I2C_CR1_SWRST
//    <name> SWRST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005400) Software reset </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR1 ) </loc>
//      <o.15..15> SWRST
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_CR1  ------------------------------------
// SVD Line: 2291

//  <rtree> SFDITEM_REG__I2C_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005400) Control register 1 </i>
//    <loc> ( (unsigned int)((I2C_CR1 >> 0) & 0xFFFFFFFF), ((I2C_CR1 = (I2C_CR1 & ~(0x8FC1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FC1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_CR1_PE </item>
//    <item> SFDITEM_FIELD__I2C_CR1_ENGC </item>
//    <item> SFDITEM_FIELD__I2C_CR1_NOSTRETCH </item>
//    <item> SFDITEM_FIELD__I2C_CR1_START </item>
//    <item> SFDITEM_FIELD__I2C_CR1_STOP </item>
//    <item> SFDITEM_FIELD__I2C_CR1_ACK </item>
//    <item> SFDITEM_FIELD__I2C_CR1_POS </item>
//    <item> SFDITEM_FIELD__I2C_CR1_SWRST </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C_CR2  ---------------------------------
// SVD Line: 2339

unsigned int I2C_CR2 __AT (0x40005404);



// --------------------------------  Field Item: I2C_CR2_FREQ  ------------------------------------
// SVD Line: 2345

//  <item> SFDITEM_FIELD__I2C_CR2_FREQ
//    <name> FREQ </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40005404) Peripheral clock frequency </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C_CR2 >> 0) & 0x3F), ((I2C_CR2 = (I2C_CR2 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C_CR2_ITERREN  ----------------------------------
// SVD Line: 2350

//  <item> SFDITEM_FIELD__I2C_CR2_ITERREN
//    <name> ITERREN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005404) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR2 ) </loc>
//      <o.8..8> ITERREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C_CR2_ITEVTEN  ----------------------------------
// SVD Line: 2355

//  <item> SFDITEM_FIELD__I2C_CR2_ITEVTEN
//    <name> ITEVTEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005404) Event interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR2 ) </loc>
//      <o.9..9> ITEVTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C_CR2_ITBUFEN  ----------------------------------
// SVD Line: 2360

//  <item> SFDITEM_FIELD__I2C_CR2_ITBUFEN
//    <name> ITBUFEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005404) Buffer interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CR2 ) </loc>
//      <o.10..10> ITBUFEN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_CR2  ------------------------------------
// SVD Line: 2339

//  <rtree> SFDITEM_REG__I2C_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005404) Control register 2 </i>
//    <loc> ( (unsigned int)((I2C_CR2 >> 0) & 0xFFFFFFFF), ((I2C_CR2 = (I2C_CR2 & ~(0x73FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x73F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_CR2_FREQ </item>
//    <item> SFDITEM_FIELD__I2C_CR2_ITERREN </item>
//    <item> SFDITEM_FIELD__I2C_CR2_ITEVTEN </item>
//    <item> SFDITEM_FIELD__I2C_CR2_ITBUFEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C_OAR1  --------------------------------
// SVD Line: 2367

unsigned int I2C_OAR1 __AT (0x40005408);



// --------------------------------  Field Item: I2C_OAR1_ADD  ------------------------------------
// SVD Line: 2373

//  <item> SFDITEM_FIELD__I2C_OAR1_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005408) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C_OAR1 >> 1) & 0x7F), ((I2C_OAR1 = (I2C_OAR1 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C_OAR1  ------------------------------------
// SVD Line: 2367

//  <rtree> SFDITEM_REG__I2C_OAR1
//    <name> OAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005408) Own address register 1 </i>
//    <loc> ( (unsigned int)((I2C_OAR1 >> 0) & 0xFFFFFFFF), ((I2C_OAR1 = (I2C_OAR1 & ~(0xFEUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFE) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_OAR1_ADD </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: I2C_DR  ---------------------------------
// SVD Line: 2380

unsigned int I2C_DR __AT (0x40005410);



// ----------------------------------  Field Item: I2C_DR_DR  -------------------------------------
// SVD Line: 2386

//  <item> SFDITEM_FIELD__I2C_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005410) 8-bit data register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C_DR >> 0) & 0xFF), ((I2C_DR = (I2C_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_DR  -------------------------------------
// SVD Line: 2380

//  <rtree> SFDITEM_REG__I2C_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005410) Data register </i>
//    <loc> ( (unsigned int)((I2C_DR >> 0) & 0xFFFFFFFF), ((I2C_DR = (I2C_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C_SR1  ---------------------------------
// SVD Line: 2393

unsigned int I2C_SR1 __AT (0x40005414);



// ---------------------------------  Field Item: I2C_SR1_SB  -------------------------------------
// SVD Line: 2399

//  <item> SFDITEM_FIELD__I2C_SR1_SB
//    <name> SB </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005414) Start bit (Master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.0..0> SB
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR1_ADDR  ------------------------------------
// SVD Line: 2405

//  <item> SFDITEM_FIELD__I2C_SR1_ADDR
//    <name> ADDR </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005414) Address sent (master mode)/matched(slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.1..1> ADDR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_SR1_BTF  ------------------------------------
// SVD Line: 2411

//  <item> SFDITEM_FIELD__I2C_SR1_BTF
//    <name> BTF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005414) Byte transfer finished </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.2..2> BTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR1_STOPF  -----------------------------------
// SVD Line: 2417

//  <item> SFDITEM_FIELD__I2C_SR1_STOPF
//    <name> STOPF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005414) Stop detection (slavemode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.4..4> STOPF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR1_RxNE  ------------------------------------
// SVD Line: 2423

//  <item> SFDITEM_FIELD__I2C_SR1_RxNE
//    <name> RxNE </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005414) Data register not empty(receivers) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.6..6> RxNE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_SR1_TxE  ------------------------------------
// SVD Line: 2429

//  <item> SFDITEM_FIELD__I2C_SR1_TxE
//    <name> TxE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005414) Data register empty(transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.7..7> TxE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR1_BERR  ------------------------------------
// SVD Line: 2435

//  <item> SFDITEM_FIELD__I2C_SR1_BERR
//    <name> BERR </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005414) Bus error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.8..8> BERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR1_ARLO  ------------------------------------
// SVD Line: 2440

//  <item> SFDITEM_FIELD__I2C_SR1_ARLO
//    <name> ARLO </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005414) Arbitration lost (mastermode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.9..9> ARLO
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_SR1_AF  -------------------------------------
// SVD Line: 2445

//  <item> SFDITEM_FIELD__I2C_SR1_AF
//    <name> AF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005414) Acknowledge failure </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.10..10> AF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_SR1_OVR  ------------------------------------
// SVD Line: 2450

//  <item> SFDITEM_FIELD__I2C_SR1_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005414) Overrun/Underrun </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR1 ) </loc>
//      <o.11..11> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_SR1  ------------------------------------
// SVD Line: 2393

//  <rtree> SFDITEM_REG__I2C_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005414) Status register 1 </i>
//    <loc> ( (unsigned int)((I2C_SR1 >> 0) & 0xFFFFFFFF), ((I2C_SR1 = (I2C_SR1 & ~(0xF00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_SR1_SB </item>
//    <item> SFDITEM_FIELD__I2C_SR1_ADDR </item>
//    <item> SFDITEM_FIELD__I2C_SR1_BTF </item>
//    <item> SFDITEM_FIELD__I2C_SR1_STOPF </item>
//    <item> SFDITEM_FIELD__I2C_SR1_RxNE </item>
//    <item> SFDITEM_FIELD__I2C_SR1_TxE </item>
//    <item> SFDITEM_FIELD__I2C_SR1_BERR </item>
//    <item> SFDITEM_FIELD__I2C_SR1_ARLO </item>
//    <item> SFDITEM_FIELD__I2C_SR1_AF </item>
//    <item> SFDITEM_FIELD__I2C_SR1_OVR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C_SR2  ---------------------------------
// SVD Line: 2457

unsigned int I2C_SR2 __AT (0x40005418);



// ---------------------------------  Field Item: I2C_SR2_MSL  ------------------------------------
// SVD Line: 2464

//  <item> SFDITEM_FIELD__I2C_SR2_MSL
//    <name> MSL </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005418) Master/slave </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR2 ) </loc>
//      <o.0..0> MSL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C_SR2_BUSY  ------------------------------------
// SVD Line: 2469

//  <item> SFDITEM_FIELD__I2C_SR2_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005418) Bus busy </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR2 ) </loc>
//      <o.1..1> BUSY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_SR2_TRA  ------------------------------------
// SVD Line: 2474

//  <item> SFDITEM_FIELD__I2C_SR2_TRA
//    <name> TRA </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005418) Transmitter/receiver </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR2 ) </loc>
//      <o.2..2> TRA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C_SR2_GENCALL  ----------------------------------
// SVD Line: 2479

//  <item> SFDITEM_FIELD__I2C_SR2_GENCALL
//    <name> GENCALL </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005418) General call address (Slavemode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_SR2 ) </loc>
//      <o.4..4> GENCALL
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_SR2  ------------------------------------
// SVD Line: 2457

//  <rtree> SFDITEM_REG__I2C_SR2
//    <name> SR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005418) Status register 2 </i>
//    <loc> ( (unsigned int)((I2C_SR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C_SR2_MSL </item>
//    <item> SFDITEM_FIELD__I2C_SR2_BUSY </item>
//    <item> SFDITEM_FIELD__I2C_SR2_TRA </item>
//    <item> SFDITEM_FIELD__I2C_SR2_GENCALL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C_CCR  ---------------------------------
// SVD Line: 2486

unsigned int I2C_CCR __AT (0x4000541C);



// ---------------------------------  Field Item: I2C_CCR_CCR  ------------------------------------
// SVD Line: 2492

//  <item> SFDITEM_FIELD__I2C_CCR_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4000541C) Clock control register in Fast/Standardmode (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C_CCR >> 0) & 0xFFF), ((I2C_CCR = (I2C_CCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: I2C_CCR_DUTY  ------------------------------------
// SVD Line: 2497

//  <item> SFDITEM_FIELD__I2C_CCR_DUTY
//    <name> DUTY </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000541C) Fast mode duty cycle </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CCR ) </loc>
//      <o.14..14> DUTY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C_CCR_F_S  ------------------------------------
// SVD Line: 2502

//  <item> SFDITEM_FIELD__I2C_CCR_F_S
//    <name> F_S </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000541C) I2C master mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C_CCR ) </loc>
//      <o.15..15> F_S
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: I2C_CCR  ------------------------------------
// SVD Line: 2486

//  <rtree> SFDITEM_REG__I2C_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000541C) Clock control register </i>
//    <loc> ( (unsigned int)((I2C_CCR >> 0) & 0xFFFFFFFF), ((I2C_CCR = (I2C_CCR & ~(0xCFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xCFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_CCR_CCR </item>
//    <item> SFDITEM_FIELD__I2C_CCR_DUTY </item>
//    <item> SFDITEM_FIELD__I2C_CCR_F_S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C_TRISE  --------------------------------
// SVD Line: 2509

unsigned int I2C_TRISE __AT (0x40005420);



// -------------------------------  Field Item: I2C_TRISE_TRISE  ----------------------------------
// SVD Line: 2516

//  <item> SFDITEM_FIELD__I2C_TRISE_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40005420) Maximum rise time in Fast/Standard mode(Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C_TRISE >> 0) & 0x3F), ((I2C_TRISE = (I2C_TRISE & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C_TRISE  -----------------------------------
// SVD Line: 2509

//  <rtree> SFDITEM_REG__I2C_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005420) TRISE register </i>
//    <loc> ( (unsigned int)((I2C_TRISE >> 0) & 0xFFFFFFFF), ((I2C_TRISE = (I2C_TRISE & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C_TRISE_TRISE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C  --------------------------------------
// SVD Line: 2275

//  <view> I2C
//    <name> I2C </name>
//    <item> SFDITEM_REG__I2C_CR1 </item>
//    <item> SFDITEM_REG__I2C_CR2 </item>
//    <item> SFDITEM_REG__I2C_OAR1 </item>
//    <item> SFDITEM_REG__I2C_DR </item>
//    <item> SFDITEM_REG__I2C_SR1 </item>
//    <item> SFDITEM_REG__I2C_SR2 </item>
//    <item> SFDITEM_REG__I2C_CCR </item>
//    <item> SFDITEM_REG__I2C_TRISE </item>
//  </view>
//  


// -----------------------------  Register Item Address: IWDG_KR  ---------------------------------
// SVD Line: 2536

unsigned int IWDG_KR __AT (0x40003000);



// ---------------------------------  Field Item: IWDG_KR_KEY  ------------------------------------
// SVD Line: 2543

//  <item> SFDITEM_FIELD__IWDG_KR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40003000) Key value </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_KR >> 0) & 0x0), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_KR  ------------------------------------
// SVD Line: 2536

//  <rtree> SFDITEM_REG__IWDG_KR
//    <name> KR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40003000) Key register (IWDG_KR) </i>
//    <loc> ( (unsigned int)((IWDG_KR >> 0) & 0xFFFFFFFF), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_KR_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_PR  ---------------------------------
// SVD Line: 2550

unsigned int IWDG_PR __AT (0x40003004);



// ---------------------------------  Field Item: IWDG_PR_PR  -------------------------------------
// SVD Line: 2556

//  <item> SFDITEM_FIELD__IWDG_PR_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40003004) Prescaler divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((IWDG_PR >> 0) & 0x7), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_PR  ------------------------------------
// SVD Line: 2550

//  <rtree> SFDITEM_REG__IWDG_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003004) Prescaler register (IWDG_PR) </i>
//    <loc> ( (unsigned int)((IWDG_PR >> 0) & 0xFFFFFFFF), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_PR_PR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_RLR  --------------------------------
// SVD Line: 2563

unsigned int IWDG_RLR __AT (0x40003008);



// ---------------------------------  Field Item: IWDG_RLR_RL  ------------------------------------
// SVD Line: 2570

//  <item> SFDITEM_FIELD__IWDG_RLR_RL
//    <name> RL </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40003008) Watchdog counter reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_RLR >> 0) & 0xFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_RLR  ------------------------------------
// SVD Line: 2563

//  <rtree> SFDITEM_REG__IWDG_RLR
//    <name> RLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003008) Reload register (IWDG_RLR) </i>
//    <loc> ( (unsigned int)((IWDG_RLR >> 0) & 0xFFFFFFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_RLR_RL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_SR  ---------------------------------
// SVD Line: 2577

unsigned int IWDG_SR __AT (0x4000300C);



// ---------------------------------  Field Item: IWDG_SR_PVU  ------------------------------------
// SVD Line: 2584

//  <item> SFDITEM_FIELD__IWDG_SR_PVU
//    <name> PVU </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000300C) Watchdog prescaler value update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.0..0> PVU
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: IWDG_SR_RVU  ------------------------------------
// SVD Line: 2589

//  <item> SFDITEM_FIELD__IWDG_SR_RVU
//    <name> RVU </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000300C) Watchdog counter reload value update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.1..1> RVU
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_SR  ------------------------------------
// SVD Line: 2577

//  <rtree> SFDITEM_REG__IWDG_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000300C) Status register (IWDG_SR) </i>
//    <loc> ( (unsigned int)((IWDG_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_SR_PVU </item>
//    <item> SFDITEM_FIELD__IWDG_SR_RVU </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: IWDG  -------------------------------------
// SVD Line: 2525

//  <view> IWDG
//    <name> IWDG </name>
//    <item> SFDITEM_REG__IWDG_KR </item>
//    <item> SFDITEM_REG__IWDG_PR </item>
//    <item> SFDITEM_REG__IWDG_RLR </item>
//    <item> SFDITEM_REG__IWDG_SR </item>
//  </view>
//  


// ----------------------------  Register Item Address: LPTIM1_ISR  -------------------------------
// SVD Line: 2614

unsigned int LPTIM1_ISR __AT (0x40007C00);



// -------------------------------  Field Item: LPTIM1_ISR_ARRM  ----------------------------------
// SVD Line: 2621

//  <item> SFDITEM_FIELD__LPTIM1_ISR_ARRM
//    <name> ARRM </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40007C00) Autoreload match </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ISR ) </loc>
//      <o.1..1> ARRM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_ISR_ARROK  ----------------------------------
// SVD Line: 2626

//  <item> SFDITEM_FIELD__LPTIM1_ISR_ARROK
//    <name> ARROK </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40007C00) Autoreload match update OK </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ISR ) </loc>
//      <o.4..4> ARROK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_ISR  -----------------------------------
// SVD Line: 2614

//  <rtree> SFDITEM_REG__LPTIM1_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007C00) Interrupt and Status Register </i>
//    <loc> ( (unsigned int)((LPTIM1_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_ISR_ARRM </item>
//    <item> SFDITEM_FIELD__LPTIM1_ISR_ARROK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM1_ICR  -------------------------------
// SVD Line: 2633

unsigned int LPTIM1_ICR __AT (0x40007C04);



// ------------------------------  Field Item: LPTIM1_ICR_ARRMCF  ---------------------------------
// SVD Line: 2640

//  <item> SFDITEM_FIELD__LPTIM1_ICR_ARRMCF
//    <name> ARRMCF </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40007C04) Autoreload match Clear Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ICR ) </loc>
//      <o.1..1> ARRMCF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_ICR_ARROKCF  ---------------------------------
// SVD Line: 2645

//  <item> SFDITEM_FIELD__LPTIM1_ICR_ARROKCF
//    <name> ARROKCF </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40007C04) Autoreload match update OK Clear Flag </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_ICR ) </loc>
//      <o.4..4> ARROKCF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_ICR  -----------------------------------
// SVD Line: 2633

//  <rtree> SFDITEM_REG__LPTIM1_ICR
//    <name> ICR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40007C04) Interrupt Clear Register </i>
//    <loc> ( (unsigned int)((LPTIM1_ICR >> 0) & 0xFFFFFFFF), ((LPTIM1_ICR = (LPTIM1_ICR & ~(0x12UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x12) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_ICR_ARRMCF </item>
//    <item> SFDITEM_FIELD__LPTIM1_ICR_ARROKCF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM1_IER  -------------------------------
// SVD Line: 2652

unsigned int LPTIM1_IER __AT (0x40007C08);



// ------------------------------  Field Item: LPTIM1_IER_ARRMIE  ---------------------------------
// SVD Line: 2658

//  <item> SFDITEM_FIELD__LPTIM1_IER_ARRMIE
//    <name> ARRMIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C08) Autoreload matchInterrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_IER ) </loc>
//      <o.1..1> ARRMIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_IER_ARROKIE  ---------------------------------
// SVD Line: 2663

//  <item> SFDITEM_FIELD__LPTIM1_IER_ARROKIE
//    <name> ARROKIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C08) Autoreload match update OK Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_IER ) </loc>
//      <o.4..4> ARROKIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_IER  -----------------------------------
// SVD Line: 2652

//  <rtree> SFDITEM_REG__LPTIM1_IER
//    <name> IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C08) Interrupt Enable Register </i>
//    <loc> ( (unsigned int)((LPTIM1_IER >> 0) & 0xFFFFFFFF), ((LPTIM1_IER = (LPTIM1_IER & ~(0x12UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x12) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_IER_ARRMIE </item>
//    <item> SFDITEM_FIELD__LPTIM1_IER_ARROKIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LPTIM1_CFGR  -------------------------------
// SVD Line: 2670

unsigned int LPTIM1_CFGR __AT (0x40007C0C);



// ------------------------------  Field Item: LPTIM1_CFGR_PRESC  ---------------------------------
// SVD Line: 2676

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_PRESC
//    <name> PRESC </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40007C0C) Clock prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((LPTIM1_CFGR >> 9) & 0x7), ((LPTIM1_CFGR = (LPTIM1_CFGR & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_CFGR_PRELOAD  --------------------------------
// SVD Line: 2681

//  <item> SFDITEM_FIELD__LPTIM1_CFGR_PRELOAD
//    <name> PRELOAD </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40007C0C) Registers update mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CFGR ) </loc>
//      <o.22..22> PRELOAD
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_CFGR  ----------------------------------
// SVD Line: 2670

//  <rtree> SFDITEM_REG__LPTIM1_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C0C) Configuration Register </i>
//    <loc> ( (unsigned int)((LPTIM1_CFGR >> 0) & 0xFFFFFFFF), ((LPTIM1_CFGR = (LPTIM1_CFGR & ~(0x400E00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x400E00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_PRESC </item>
//    <item> SFDITEM_FIELD__LPTIM1_CFGR_PRELOAD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM1_CR  --------------------------------
// SVD Line: 2688

unsigned int LPTIM1_CR __AT (0x40007C10);



// ------------------------------  Field Item: LPTIM1_CR_ENABLE  ----------------------------------
// SVD Line: 2694

//  <item> SFDITEM_FIELD__LPTIM1_CR_ENABLE
//    <name> ENABLE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C10) LPTIM Enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CR ) </loc>
//      <o.0..0> ENABLE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_CR_SNGSTRT  ---------------------------------
// SVD Line: 2699

//  <item> SFDITEM_FIELD__LPTIM1_CR_SNGSTRT
//    <name> SNGSTRT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C10) LPTIM start in single mode </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CR ) </loc>
//      <o.1..1> SNGSTRT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_CR_CNTSTRT  ---------------------------------
// SVD Line: 2704

//  <item> SFDITEM_FIELD__LPTIM1_CR_CNTSTRT
//    <name> CNTSTRT </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007C10) CNTSTRT </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CR ) </loc>
//      <o.2..2> CNTSTRT
//    </check>
//  </item>
//  


// -----------------------------  Field Item: LPTIM1_CR_COUNTRST  ---------------------------------
// SVD Line: 2709

//  <item> SFDITEM_FIELD__LPTIM1_CR_COUNTRST
//    <name> COUNTRST </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007C10) Reset counter </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CR ) </loc>
//      <o.3..3> COUNTRST
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LPTIM1_CR_RSTARE  ----------------------------------
// SVD Line: 2714

//  <item> SFDITEM_FIELD__LPTIM1_CR_RSTARE
//    <name> RSTARE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C10) Reset after read enable </i>
//    <check> 
//      <loc> ( (unsigned int) LPTIM1_CR ) </loc>
//      <o.4..4> RSTARE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: LPTIM1_CR  -----------------------------------
// SVD Line: 2688

//  <rtree> SFDITEM_REG__LPTIM1_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C10) Control Register </i>
//    <loc> ( (unsigned int)((LPTIM1_CR >> 0) & 0xFFFFFFFF), ((LPTIM1_CR = (LPTIM1_CR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_CR_ENABLE </item>
//    <item> SFDITEM_FIELD__LPTIM1_CR_SNGSTRT </item>
//    <item> SFDITEM_FIELD__LPTIM1_CR_CNTSTRT </item>
//    <item> SFDITEM_FIELD__LPTIM1_CR_COUNTRST </item>
//    <item> SFDITEM_FIELD__LPTIM1_CR_RSTARE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM1_ARR  -------------------------------
// SVD Line: 2721

unsigned int LPTIM1_ARR __AT (0x40007C18);



// -------------------------------  Field Item: LPTIM1_ARR_ARR  -----------------------------------
// SVD Line: 2728

//  <item> SFDITEM_FIELD__LPTIM1_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007C18) Auto reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM1_ARR >> 0) & 0xFFFF), ((LPTIM1_ARR = (LPTIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_ARR  -----------------------------------
// SVD Line: 2721

//  <rtree> SFDITEM_REG__LPTIM1_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C18) Autoreload Register </i>
//    <loc> ( (unsigned int)((LPTIM1_ARR >> 0) & 0xFFFFFFFF), ((LPTIM1_ARR = (LPTIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: LPTIM1_CNT  -------------------------------
// SVD Line: 2735

unsigned int LPTIM1_CNT __AT (0x40007C1C);



// -------------------------------  Field Item: LPTIM1_CNT_CNT  -----------------------------------
// SVD Line: 2742

//  <item> SFDITEM_FIELD__LPTIM1_CNT_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40007C1C) Counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((LPTIM1_CNT >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: LPTIM1_CNT  -----------------------------------
// SVD Line: 2735

//  <rtree> SFDITEM_REG__LPTIM1_CNT
//    <name> CNT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007C1C) Counter Register </i>
//    <loc> ( (unsigned int)((LPTIM1_CNT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__LPTIM1_CNT_CNT </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: LPTIM1  ------------------------------------
// SVD Line: 2598

//  <view> LPTIM1
//    <name> LPTIM1 </name>
//    <item> SFDITEM_REG__LPTIM1_ISR </item>
//    <item> SFDITEM_REG__LPTIM1_ICR </item>
//    <item> SFDITEM_REG__LPTIM1_IER </item>
//    <item> SFDITEM_REG__LPTIM1_CFGR </item>
//    <item> SFDITEM_REG__LPTIM1_CR </item>
//    <item> SFDITEM_REG__LPTIM1_ARR </item>
//    <item> SFDITEM_REG__LPTIM1_CNT </item>
//  </view>
//  


// -----------------------------  Register Item Address: PWR_CR1  ---------------------------------
// SVD Line: 2762

unsigned int PWR_CR1 __AT (0x40007000);



// -------------------------------  Field Item: PWR_CR1_BIAS_CR  ----------------------------------
// SVD Line: 2769

//  <item> SFDITEM_FIELD__PWR_CR1_BIAS_CR
//    <name> BIAS_CR </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40007000) MR Bias current </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 0) & 0xF), ((PWR_CR1 = (PWR_CR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: PWR_CR1_BIAS_CR_SEL  --------------------------------
// SVD Line: 2774

//  <item> SFDITEM_FIELD__PWR_CR1_BIAS_CR_SEL
//    <name> BIAS_CR_SEL </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007000) MR Bias current selection </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.4..4> BIAS_CR_SEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: PWR_CR1_FLS_SLPTIME  --------------------------------
// SVD Line: 2779

//  <item> SFDITEM_FIELD__PWR_CR1_FLS_SLPTIME
//    <name> FLS_SLPTIME </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40007000) Flash wait time after wakeup from the stop mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 12) & 0x3), ((PWR_CR1 = (PWR_CR1 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR1_LPR  ------------------------------------
// SVD Line: 2784

//  <item> SFDITEM_FIELD__PWR_CR1_LPR
//    <name> LPR </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40007000) Low-power run </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 14) & 0x3), ((PWR_CR1 = (PWR_CR1 & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: PWR_CR1_SRAM_RETV  ---------------------------------
// SVD Line: 2789

//  <item> SFDITEM_FIELD__PWR_CR1_SRAM_RETV
//    <name> SRAM_RETV </name>
//    <rw> 
//    <i> [Bits 18..16] RW (@ 0x40007000) SRAM retention voltage control </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR1 >> 16) & 0x7), ((PWR_CR1 = (PWR_CR1 & ~(0x7UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: PWR_CR1_HSION_CTRL  ---------------------------------
// SVD Line: 2794

//  <item> SFDITEM_FIELD__PWR_CR1_HSION_CTRL
//    <name> HSION_CTRL </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40007000) HSI open time control </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR1 ) </loc>
//      <o.19..19> HSION_CTRL
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR1  ------------------------------------
// SVD Line: 2762

//  <rtree> SFDITEM_REG__PWR_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007000) Power control register 1 </i>
//    <loc> ( (unsigned int)((PWR_CR1 >> 0) & 0xFFFFFFFF), ((PWR_CR1 = (PWR_CR1 & ~(0xFF01FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF01F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR1_BIAS_CR </item>
//    <item> SFDITEM_FIELD__PWR_CR1_BIAS_CR_SEL </item>
//    <item> SFDITEM_FIELD__PWR_CR1_FLS_SLPTIME </item>
//    <item> SFDITEM_FIELD__PWR_CR1_LPR </item>
//    <item> SFDITEM_FIELD__PWR_CR1_SRAM_RETV </item>
//    <item> SFDITEM_FIELD__PWR_CR1_HSION_CTRL </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: PWR  --------------------------------------
// SVD Line: 2751

//  <view> PWR
//    <name> PWR </name>
//    <item> SFDITEM_REG__PWR_CR1 </item>
//  </view>
//  


// ------------------------------  Register Item Address: RCC_CR  ---------------------------------
// SVD Line: 2819

unsigned int RCC_CR __AT (0x40021000);



// --------------------------------  Field Item: RCC_CR_HSION  ------------------------------------
// SVD Line: 2826

//  <item> SFDITEM_FIELD__RCC_CR_HSION
//    <name> HSION </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021000) HSI16 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.8..8> HSION
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSIRDY  -----------------------------------
// SVD Line: 2831

//  <item> SFDITEM_FIELD__RCC_CR_HSIRDY
//    <name> HSIRDY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021000) HSI16 clock ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.10..10> HSIRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSIDIV  -----------------------------------
// SVD Line: 2836

//  <item> SFDITEM_FIELD__RCC_CR_HSIDIV
//    <name> HSIDIV </name>
//    <rw> 
//    <i> [Bits 13..11] RW (@ 0x40021000) HSI16 clock division factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CR >> 11) & 0x7), ((RCC_CR = (RCC_CR & ~(0x7UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEEN  ------------------------------------
// SVD Line: 2841

//  <item> SFDITEM_FIELD__RCC_CR_HSEEN
//    <name> HSEEN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021000) HSEEN </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.18..18> HSEEN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CR  -------------------------------------
// SVD Line: 2819

//  <rtree> SFDITEM_REG__RCC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021000) Clock control register </i>
//    <loc> ( (unsigned int)((RCC_CR >> 0) & 0xFFFFFFFF), ((RCC_CR = (RCC_CR & ~(0x43D00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x43D00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CR_HSION </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSIDIV </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_ICSCR  --------------------------------
// SVD Line: 2847

unsigned int RCC_ICSCR __AT (0x40021004);



// -----------------------------  Field Item: RCC_ICSCR_HSI_TRIM  ---------------------------------
// SVD Line: 2854

//  <item> SFDITEM_FIELD__RCC_ICSCR_HSI_TRIM
//    <name> HSI_TRIM </name>
//    <rw> 
//    <i> [Bits 12..0] RW (@ 0x40021004) HSI clock trimming </i>
//    <edit> 
//      <loc> ( (unsigned short)((RCC_ICSCR >> 0) & 0x1FFF), ((RCC_ICSCR = (RCC_ICSCR & ~(0x1FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_ICSCR_HSI_FS  ----------------------------------
// SVD Line: 2859

//  <item> SFDITEM_FIELD__RCC_ICSCR_HSI_FS
//    <name> HSI_FS </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x40021004) HSI frequency selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ICSCR >> 13) & 0x7), ((RCC_ICSCR = (RCC_ICSCR & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RCC_ICSCR_LSI_TRIM  ---------------------------------
// SVD Line: 2864

//  <item> SFDITEM_FIELD__RCC_ICSCR_LSI_TRIM
//    <name> LSI_TRIM </name>
//    <rw> 
//    <i> [Bits 24..16] RW (@ 0x40021004) LSI clock trimming </i>
//    <edit> 
//      <loc> ( (unsigned short)((RCC_ICSCR >> 16) & 0x1FF), ((RCC_ICSCR = (RCC_ICSCR & ~(0x1FFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: RCC_ICSCR_LSI_STARTUP  -------------------------------
// SVD Line: 2869

//  <item> SFDITEM_FIELD__RCC_ICSCR_LSI_STARTUP
//    <name> LSI_STARTUP </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40021004) LSI startup time </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ICSCR >> 26) & 0x3), ((RCC_ICSCR = (RCC_ICSCR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_ICSCR  -----------------------------------
// SVD Line: 2847

//  <rtree> SFDITEM_REG__RCC_ICSCR
//    <name> ICSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021004) Internal clock sources calibration register </i>
//    <loc> ( (unsigned int)((RCC_ICSCR >> 0) & 0xFFFFFFFF), ((RCC_ICSCR = (RCC_ICSCR & ~(0xDFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xDFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_ICSCR_HSI_TRIM </item>
//    <item> SFDITEM_FIELD__RCC_ICSCR_HSI_FS </item>
//    <item> SFDITEM_FIELD__RCC_ICSCR_LSI_TRIM </item>
//    <item> SFDITEM_FIELD__RCC_ICSCR_LSI_STARTUP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CFGR  --------------------------------
// SVD Line: 2876

unsigned int RCC_CFGR __AT (0x40021008);



// ---------------------------------  Field Item: RCC_CFGR_SW  ------------------------------------
// SVD Line: 2882

//  <item> SFDITEM_FIELD__RCC_CFGR_SW
//    <name> SW </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40021008) System clock switch </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 0) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_SWS  ------------------------------------
// SVD Line: 2887

//  <item> SFDITEM_FIELD__RCC_CFGR_SWS
//    <name> SWS </name>
//    <r> 
//    <i> [Bits 5..3] RO (@ 0x40021008) System clock switch status </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 3) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_HPRE  -----------------------------------
// SVD Line: 2893

//  <item> SFDITEM_FIELD__RCC_CFGR_HPRE
//    <name> HPRE </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40021008) AHB prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 8) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_PPRE  -----------------------------------
// SVD Line: 2898

//  <item> SFDITEM_FIELD__RCC_CFGR_PPRE
//    <name> PPRE </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40021008) APB prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 12) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_MCOSEL  ----------------------------------
// SVD Line: 2903

//  <item> SFDITEM_FIELD__RCC_CFGR_MCOSEL
//    <name> MCOSEL </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x40021008) Microcontroller clock output </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 24) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_MCOPRE  ----------------------------------
// SVD Line: 2908

//  <item> SFDITEM_FIELD__RCC_CFGR_MCOPRE
//    <name> MCOPRE </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x40021008) Microcontroller clock output prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 28) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CFGR  ------------------------------------
// SVD Line: 2876

//  <rtree> SFDITEM_REG__RCC_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021008) Clock configuration register </i>
//    <loc> ( (unsigned int)((RCC_CFGR >> 0) & 0xFFFFFFFF), ((RCC_CFGR = (RCC_CFGR & ~(0x77007F07UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77007F07) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CFGR_SW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_SWS </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_HPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_MCOSEL </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_MCOPRE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_ECSCR  --------------------------------
// SVD Line: 2915

unsigned int RCC_ECSCR __AT (0x40021010);



// ----------------------------  Field Item: RCC_ECSCR_LSE_DRIVER  --------------------------------
// SVD Line: 2921

//  <item> SFDITEM_FIELD__RCC_ECSCR_LSE_DRIVER
//    <name> LSE_DRIVER </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40021010) desc LSE_DRIVER </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ECSCR >> 16) & 0x3), ((RCC_ECSCR = (RCC_ECSCR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: RCC_ECSCR_LSE_STARTUP  -------------------------------
// SVD Line: 2926

//  <item> SFDITEM_FIELD__RCC_ECSCR_LSE_STARTUP
//    <name> LSE_STARTUP </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40021010) desc LSE_STARTUP </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ECSCR >> 20) & 0x3), ((RCC_ECSCR = (RCC_ECSCR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_ECSCR  -----------------------------------
// SVD Line: 2915

//  <rtree> SFDITEM_REG__RCC_ECSCR
//    <name> ECSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021010) External clock source control register </i>
//    <loc> ( (unsigned int)((RCC_ECSCR >> 0) & 0xFFFFFFFF), ((RCC_ECSCR = (RCC_ECSCR & ~(0x330000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x330000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_ECSCR_LSE_DRIVER </item>
//    <item> SFDITEM_FIELD__RCC_ECSCR_LSE_STARTUP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CIER  --------------------------------
// SVD Line: 2933

unsigned int RCC_CIER __AT (0x40021018);



// ------------------------------  Field Item: RCC_CIER_LSIRDYIE  ---------------------------------
// SVD Line: 2939

//  <item> SFDITEM_FIELD__RCC_CIER_LSIRDYIE
//    <name> LSIRDYIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021018) LSI ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.0..0> LSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIER_LSERDYIE  ---------------------------------
// SVD Line: 2944

//  <item> SFDITEM_FIELD__RCC_CIER_LSERDYIE
//    <name> LSERDYIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021018) LSE ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.1..1> LSERDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIER_HSIRDYIE  ---------------------------------
// SVD Line: 2949

//  <item> SFDITEM_FIELD__RCC_CIER_HSIRDYIE
//    <name> HSIRDYIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021018) HSI ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIER ) </loc>
//      <o.3..3> HSIRDYIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CIER  ------------------------------------
// SVD Line: 2933

//  <rtree> SFDITEM_REG__RCC_CIER
//    <name> CIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021018) Clock interrupt enable register </i>
//    <loc> ( (unsigned int)((RCC_CIER >> 0) & 0xFFFFFFFF), ((RCC_CIER = (RCC_CIER & ~(0xBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CIER_LSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIER_LSERDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIER_HSIRDYIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CIFR  --------------------------------
// SVD Line: 2956

unsigned int RCC_CIFR __AT (0x4002101C);



// ------------------------------  Field Item: RCC_CIFR_LSIRDYF  ----------------------------------
// SVD Line: 2963

//  <item> SFDITEM_FIELD__RCC_CIFR_LSIRDYF
//    <name> LSIRDYF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4002101C) LSI ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.0..0> LSIRDYF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_LSERDYF  ----------------------------------
// SVD Line: 2968

//  <item> SFDITEM_FIELD__RCC_CIFR_LSERDYF
//    <name> LSERDYF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4002101C) LSE ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.2..2> LSERDYF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_HSIRDYF  ----------------------------------
// SVD Line: 2973

//  <item> SFDITEM_FIELD__RCC_CIFR_HSIRDYF
//    <name> HSIRDYF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4002101C) HSI ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.3..3> HSIRDYF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIFR_LSECSSF  ----------------------------------
// SVD Line: 2978

//  <item> SFDITEM_FIELD__RCC_CIFR_LSECSSF
//    <name> LSECSSF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x4002101C) LSE clock secure system interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIFR ) </loc>
//      <o.9..9> LSECSSF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CIFR  ------------------------------------
// SVD Line: 2956

//  <rtree> SFDITEM_REG__RCC_CIFR
//    <name> CIFR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002101C) Clock interrupt flag register </i>
//    <loc> ( (unsigned int)((RCC_CIFR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RCC_CIFR_LSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_LSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_HSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIFR_LSECSSF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CICR  --------------------------------
// SVD Line: 2985

unsigned int RCC_CICR __AT (0x40021020);



// ------------------------------  Field Item: RCC_CICR_LSIRDYC  ----------------------------------
// SVD Line: 2992

//  <item> SFDITEM_FIELD__RCC_CICR_LSIRDYC
//    <name> LSIRDYC </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40021020) LSI ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.0..0> LSIRDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_LSERDYC  ----------------------------------
// SVD Line: 2997

//  <item> SFDITEM_FIELD__RCC_CICR_LSERDYC
//    <name> LSERDYC </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40021020) LSE ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.1..1> LSERDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_HSIRDYC  ----------------------------------
// SVD Line: 3002

//  <item> SFDITEM_FIELD__RCC_CICR_HSIRDYC
//    <name> HSIRDYC </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40021020) HSI ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.3..3> HSIRDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CICR_LSECSSC  ----------------------------------
// SVD Line: 3007

//  <item> SFDITEM_FIELD__RCC_CICR_LSECSSC
//    <name> LSECSSC </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40021020) LSE clock secure system interrupt flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CICR ) </loc>
//      <o.9..9> LSECSSC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CICR  ------------------------------------
// SVD Line: 2985

//  <rtree> SFDITEM_REG__RCC_CICR
//    <name> CICR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40021020) Clock interrupt clear register </i>
//    <loc> ( (unsigned int)((RCC_CICR >> 0) & 0xFFFFFFFF), ((RCC_CICR = (RCC_CICR & ~(0x20BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x20B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CICR_LSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_LSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_HSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CICR_LSECSSC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_IOPRSTR  -------------------------------
// SVD Line: 3014

unsigned int RCC_IOPRSTR __AT (0x40021024);



// ----------------------------  Field Item: RCC_IOPRSTR_GPIOARST  --------------------------------
// SVD Line: 3020

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOARST
//    <name> GPIOARST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021024) I/O port A reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.0..0> GPIOARST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_IOPRSTR_GPIOBRST  --------------------------------
// SVD Line: 3025

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOBRST
//    <name> GPIOBRST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021024) I/O port B reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.1..1> GPIOBRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_IOPRSTR_GPIOCRST  --------------------------------
// SVD Line: 3030

//  <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOCRST
//    <name> GPIOCRST </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021024) I/O port C reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPRSTR ) </loc>
//      <o.2..2> GPIOCRST
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_IOPRSTR  ----------------------------------
// SVD Line: 3014

//  <rtree> SFDITEM_REG__RCC_IOPRSTR
//    <name> IOPRSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021024) GPIO reset register </i>
//    <loc> ( (unsigned int)((RCC_IOPRSTR >> 0) & 0xFFFFFFFF), ((RCC_IOPRSTR = (RCC_IOPRSTR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOARST </item>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOBRST </item>
//    <item> SFDITEM_FIELD__RCC_IOPRSTR_GPIOCRST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_AHBRSTR  -------------------------------
// SVD Line: 3037

unsigned int RCC_AHBRSTR __AT (0x40021028);



// ----------------------------  Field Item: RCC_AHBRSTR_FLASHRST  --------------------------------
// SVD Line: 3043

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_FLASHRST
//    <name> FLASHRST </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021028) FLASH reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.8..8> FLASHRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBRSTR_CRCRST  ---------------------------------
// SVD Line: 3048

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_CRCRST
//    <name> CRCRST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021028) CRC reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.12..12> CRCRST
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBRSTR  ----------------------------------
// SVD Line: 3037

//  <rtree> SFDITEM_REG__RCC_AHBRSTR
//    <name> AHBRSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021028) AHB peripheral reset register </i>
//    <loc> ( (unsigned int)((RCC_AHBRSTR >> 0) & 0xFFFFFFFF), ((RCC_AHBRSTR = (RCC_AHBRSTR & ~(0x1100UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1100) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_FLASHRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_CRCRST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR1  ------------------------------
// SVD Line: 3055

unsigned int RCC_APBRSTR1 __AT (0x4002102C);



// -----------------------------  Field Item: RCC_APBRSTR1_I2CRST  --------------------------------
// SVD Line: 3061

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_I2CRST
//    <name> I2CRST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002102C) I2C reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.21..21> I2CRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR1_DBGRST  --------------------------------
// SVD Line: 3066

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_DBGRST
//    <name> DBGRST </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4002102C) Debug support reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.27..27> DBGRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR1_PWRRST  --------------------------------
// SVD Line: 3071

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_PWRRST
//    <name> PWRRST </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4002102C) Power interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.28..28> PWRRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR1_LPTIMRST  -------------------------------
// SVD Line: 3076

//  <item> SFDITEM_FIELD__RCC_APBRSTR1_LPTIMRST
//    <name> LPTIMRST </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4002102C) Low Power Timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR1 ) </loc>
//      <o.31..31> LPTIMRST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR1  ----------------------------------
// SVD Line: 3055

//  <rtree> SFDITEM_REG__RCC_APBRSTR1
//    <name> APBRSTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002102C) APB peripheral reset register 1 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR1 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR1 = (RCC_APBRSTR1 & ~(0x98200000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x98200000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_I2CRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_DBGRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_PWRRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR1_LPTIMRST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBRSTR2  ------------------------------
// SVD Line: 3083

unsigned int RCC_APBRSTR2 __AT (0x40021030);



// ---------------------------  Field Item: RCC_APBRSTR2_SYSCFGRST  -------------------------------
// SVD Line: 3089

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_SYSCFGRST
//    <name> SYSCFGRST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021030) SYSCFG and COMP reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.0..0> SYSCFGRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_TIM1RST  --------------------------------
// SVD Line: 3094

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM1RST
//    <name> TIM1RST </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021030) TIM1 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.11..11> TIM1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_SPI1RST  --------------------------------
// SVD Line: 3099

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_SPI1RST
//    <name> SPI1RST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021030) SPI1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.12..12> SPI1RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APBRSTR2_USART1RST  -------------------------------
// SVD Line: 3104

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_USART1RST
//    <name> USART1RST </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021030) USART1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.14..14> USART1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_TIM14RST  -------------------------------
// SVD Line: 3109

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM14RST
//    <name> TIM14RST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021030) TIM14 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.15..15> TIM14RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBRSTR2_ADCRST  --------------------------------
// SVD Line: 3114

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_ADCRST
//    <name> ADCRST </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021030) ADC reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.20..20> ADCRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_COMP1RST  -------------------------------
// SVD Line: 3119

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_COMP1RST
//    <name> COMP1RST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021030) COMP1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.21..21> COMP1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBRSTR2_COMP2RST  -------------------------------
// SVD Line: 3124

//  <item> SFDITEM_FIELD__RCC_APBRSTR2_COMP2RST
//    <name> COMP2RST </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021030) COMP2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBRSTR2 ) </loc>
//      <o.22..22> COMP2RST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APBRSTR2  ----------------------------------
// SVD Line: 3083

//  <rtree> SFDITEM_REG__RCC_APBRSTR2
//    <name> APBRSTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021030) APB peripheral reset register 2 </i>
//    <loc> ( (unsigned int)((RCC_APBRSTR2 >> 0) & 0xFFFFFFFF), ((RCC_APBRSTR2 = (RCC_APBRSTR2 & ~(0x70D801UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70D801) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_SYSCFGRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_SPI1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_USART1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_TIM14RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_ADCRST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_COMP1RST </item>
//    <item> SFDITEM_FIELD__RCC_APBRSTR2_COMP2RST </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_IOPENR  -------------------------------
// SVD Line: 3131

unsigned int RCC_IOPENR __AT (0x40021034);



// -----------------------------  Field Item: RCC_IOPENR_GPIOAEN  ---------------------------------
// SVD Line: 3137

//  <item> SFDITEM_FIELD__RCC_IOPENR_GPIOAEN
//    <name> GPIOAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021034) I/O port A clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.0..0> GPIOAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_IOPENR_GPIOBEN  ---------------------------------
// SVD Line: 3142

//  <item> SFDITEM_FIELD__RCC_IOPENR_GPIOBEN
//    <name> GPIOBEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021034) I/O port B clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.1..1> GPIOBEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_IOPENR_GPIOCEN  ---------------------------------
// SVD Line: 3147

//  <item> SFDITEM_FIELD__RCC_IOPENR_GPIOCEN
//    <name> GPIOCEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021034) I/O port C clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_IOPENR ) </loc>
//      <o.2..2> GPIOCEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_IOPENR  -----------------------------------
// SVD Line: 3131

//  <rtree> SFDITEM_REG__RCC_IOPENR
//    <name> IOPENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021034) GPIO clock enable register </i>
//    <loc> ( (unsigned int)((RCC_IOPENR >> 0) & 0xFFFFFFFF), ((RCC_IOPENR = (RCC_IOPENR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_IOPENR_GPIOAEN </item>
//    <item> SFDITEM_FIELD__RCC_IOPENR_GPIOBEN </item>
//    <item> SFDITEM_FIELD__RCC_IOPENR_GPIOCEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_AHBENR  -------------------------------
// SVD Line: 3154

unsigned int RCC_AHBENR __AT (0x40021038);



// -----------------------------  Field Item: RCC_AHBENR_FLASHEN  ---------------------------------
// SVD Line: 3160

//  <item> SFDITEM_FIELD__RCC_AHBENR_FLASHEN
//    <name> FLASHEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021038) Flash memory interface clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.8..8> FLASHEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_SRAMEN  ---------------------------------
// SVD Line: 3165

//  <item> SFDITEM_FIELD__RCC_AHBENR_SRAMEN
//    <name> SRAMEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021038) SRAM memory interface clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.9..9> SRAMEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_CRCEN  ----------------------------------
// SVD Line: 3170

//  <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021038) CRC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.12..12> CRCEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBENR  -----------------------------------
// SVD Line: 3154

//  <rtree> SFDITEM_REG__RCC_AHBENR
//    <name> AHBENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021038) AHB peripheral clock enable register </i>
//    <loc> ( (unsigned int)((RCC_AHBENR >> 0) & 0xFFFFFFFF), ((RCC_AHBENR = (RCC_AHBENR & ~(0x1300UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1300) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBENR_FLASHEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_SRAMEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR1  -------------------------------
// SVD Line: 3177

unsigned int RCC_APBENR1 __AT (0x4002103C);



// ------------------------------  Field Item: RCC_APBENR1_I2CEN  ---------------------------------
// SVD Line: 3183

//  <item> SFDITEM_FIELD__RCC_APBENR1_I2CEN
//    <name> I2CEN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002103C) I2C clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.21..21> I2CEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_DBGEN  ---------------------------------
// SVD Line: 3188

//  <item> SFDITEM_FIELD__RCC_APBENR1_DBGEN
//    <name> DBGEN </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4002103C) Debug support clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.27..27> DBGEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR1_PWREN  ---------------------------------
// SVD Line: 3193

//  <item> SFDITEM_FIELD__RCC_APBENR1_PWREN
//    <name> PWREN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4002103C) Power interface clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.28..28> PWREN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR1_LPTIMEN  --------------------------------
// SVD Line: 3198

//  <item> SFDITEM_FIELD__RCC_APBENR1_LPTIMEN
//    <name> LPTIMEN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4002103C) LPTIM clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR1 ) </loc>
//      <o.31..31> LPTIMEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR1  ----------------------------------
// SVD Line: 3177

//  <rtree> SFDITEM_REG__RCC_APBENR1
//    <name> APBENR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002103C) APB peripheral clock enable register 1 </i>
//    <loc> ( (unsigned int)((RCC_APBENR1 >> 0) & 0xFFFFFFFF), ((RCC_APBENR1 = (RCC_APBENR1 & ~(0x98200000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x98200000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR1_I2CEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_DBGEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_PWREN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR1_LPTIMEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APBENR2  -------------------------------
// SVD Line: 3205

unsigned int RCC_APBENR2 __AT (0x40021040);



// ----------------------------  Field Item: RCC_APBENR2_SYSCFGEN  --------------------------------
// SVD Line: 3211

//  <item> SFDITEM_FIELD__RCC_APBENR2_SYSCFGEN
//    <name> SYSCFGEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021040) SYSCFG, COMP and VREFBUF clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.0..0> SYSCFGEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_TIM1EN  ---------------------------------
// SVD Line: 3216

//  <item> SFDITEM_FIELD__RCC_APBENR2_TIM1EN
//    <name> TIM1EN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021040) TIM1 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.11..11> TIM1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_SPI1EN  ---------------------------------
// SVD Line: 3221

//  <item> SFDITEM_FIELD__RCC_APBENR2_SPI1EN
//    <name> SPI1EN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021040) SPI1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.12..12> SPI1EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APBENR2_USART1EN  --------------------------------
// SVD Line: 3226

//  <item> SFDITEM_FIELD__RCC_APBENR2_USART1EN
//    <name> USART1EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021040) USART1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.14..14> USART1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_TIM14EN  --------------------------------
// SVD Line: 3231

//  <item> SFDITEM_FIELD__RCC_APBENR2_TIM14EN
//    <name> TIM14EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021040) TIM14 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.15..15> TIM14EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APBENR2_ADCEN  ---------------------------------
// SVD Line: 3236

//  <item> SFDITEM_FIELD__RCC_APBENR2_ADCEN
//    <name> ADCEN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021040) ADC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.20..20> ADCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_COMP1EN  --------------------------------
// SVD Line: 3241

//  <item> SFDITEM_FIELD__RCC_APBENR2_COMP1EN
//    <name> COMP1EN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021040) COMP1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.21..21> COMP1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APBENR2_COMP2EN  --------------------------------
// SVD Line: 3246

//  <item> SFDITEM_FIELD__RCC_APBENR2_COMP2EN
//    <name> COMP2EN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021040) COMP2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APBENR2 ) </loc>
//      <o.22..22> COMP2EN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APBENR2  ----------------------------------
// SVD Line: 3205

//  <rtree> SFDITEM_REG__RCC_APBENR2
//    <name> APBENR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021040) APB peripheral clock enable register 2 </i>
//    <loc> ( (unsigned int)((RCC_APBENR2 >> 0) & 0xFFFFFFFF), ((RCC_APBENR2 = (RCC_APBENR2 & ~(0x70D801UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70D801) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APBENR2_SYSCFGEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TIM1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_SPI1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_USART1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_TIM14EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_ADCEN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_COMP1EN </item>
//    <item> SFDITEM_FIELD__RCC_APBENR2_COMP2EN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_CCIPR  --------------------------------
// SVD Line: 3253

unsigned int RCC_CCIPR __AT (0x40021054);



// -----------------------------  Field Item: RCC_CCIPR_COMP1SEL  ---------------------------------
// SVD Line: 3259

//  <item> SFDITEM_FIELD__RCC_CCIPR_COMP1SEL
//    <name> COMP1SEL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021054) COMP1 clock source selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CCIPR ) </loc>
//      <o.10..10> COMP1SEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_CCIPR_COMP2SEL  ---------------------------------
// SVD Line: 3264

//  <item> SFDITEM_FIELD__RCC_CCIPR_COMP2SEL
//    <name> COMP2SEL </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021054) COMP2 clock source selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CCIPR ) </loc>
//      <o.11..11> COMP2SEL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_CCIPR_LPTIM1SEL  --------------------------------
// SVD Line: 3269

//  <item> SFDITEM_FIELD__RCC_CCIPR_LPTIM1SEL
//    <name> LPTIM1SEL </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40021054) LPTIM1 clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CCIPR >> 18) & 0x3), ((RCC_CCIPR = (RCC_CCIPR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CCIPR  -----------------------------------
// SVD Line: 3253

//  <rtree> SFDITEM_REG__RCC_CCIPR
//    <name> CCIPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021054) Peripherals independent clock configuration register </i>
//    <loc> ( (unsigned int)((RCC_CCIPR >> 0) & 0xFFFFFFFF), ((RCC_CCIPR = (RCC_CCIPR & ~(0xC0C00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0C00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CCIPR_COMP1SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_COMP2SEL </item>
//    <item> SFDITEM_FIELD__RCC_CCIPR_LPTIM1SEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_BDCR  --------------------------------
// SVD Line: 3276

unsigned int RCC_BDCR __AT (0x4002105C);



// -------------------------------  Field Item: RCC_BDCR_LSEON  -----------------------------------
// SVD Line: 3282

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEON
//    <name> LSEON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002105C) LSE oscillator enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.0..0> LSEON
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSERDY  ----------------------------------
// SVD Line: 3287

//  <item> SFDITEM_FIELD__RCC_BDCR_LSERDY
//    <name> LSERDY </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002105C) LSE oscillator ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.1..1> LSERDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSEBYP  ----------------------------------
// SVD Line: 3292

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEBYP
//    <name> LSEBYP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002105C) LSE oscillator bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.2..2> LSEBYP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_BDCR_LSECSSON  ---------------------------------
// SVD Line: 3297

//  <item> SFDITEM_FIELD__RCC_BDCR_LSECSSON
//    <name> LSECSSON </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002105C) LSE CSS enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.5..5> LSECSSON
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_BDCR_LSECSSD  ----------------------------------
// SVD Line: 3302

//  <item> SFDITEM_FIELD__RCC_BDCR_LSECSSD
//    <name> LSECSSD </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002105C) LSE CSS detect </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.6..6> LSECSSD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSCOEN  ----------------------------------
// SVD Line: 3307

//  <item> SFDITEM_FIELD__RCC_BDCR_LSCOEN
//    <name> LSCOEN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4002105C) Low-speed clock output (LSCO) enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.24..24> LSCOEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_BDCR_LSCOSEL  ----------------------------------
// SVD Line: 3312

//  <item> SFDITEM_FIELD__RCC_BDCR_LSCOSEL
//    <name> LSCOSEL </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4002105C) Low-speed clock output selection </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.25..25> LSCOSEL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_BDCR  ------------------------------------
// SVD Line: 3276

//  <rtree> SFDITEM_REG__RCC_BDCR
//    <name> BDCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002105C) RTC domain control register </i>
//    <loc> ( (unsigned int)((RCC_BDCR >> 0) & 0xFFFFFFFF), ((RCC_BDCR = (RCC_BDCR & ~(0x3000067UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3000067) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEON </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSERDY </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSECSSON </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSECSSD </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSCOEN </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSCOSEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CSR  ---------------------------------
// SVD Line: 3319

unsigned int RCC_CSR __AT (0x40021060);



// --------------------------------  Field Item: RCC_CSR_LSION  -----------------------------------
// SVD Line: 3325

//  <item> SFDITEM_FIELD__RCC_CSR_LSION
//    <name> LSION </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021060) LSI oscillator enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.0..0> LSION
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_LSIRDY  -----------------------------------
// SVD Line: 3330

//  <item> SFDITEM_FIELD__RCC_CSR_LSIRDY
//    <name> LSIRDY </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021060) LSI oscillator ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.1..1> LSIRDY
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_CSR_PINRST_FLTDIS  -------------------------------
// SVD Line: 3335

//  <item> SFDITEM_FIELD__RCC_CSR_PINRST_FLTDIS
//    <name> PINRST_FLTDIS </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021060) desc PINRST_FLTDIS </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.8..8> PINRST_FLTDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CSR_RMVF  ------------------------------------
// SVD Line: 3340

//  <item> SFDITEM_FIELD__RCC_CSR_RMVF
//    <name> RMVF </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40021060) Remove reset flags </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.23..23> RMVF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_OBLRSTF  ----------------------------------
// SVD Line: 3345

//  <item> SFDITEM_FIELD__RCC_CSR_OBLRSTF
//    <name> OBLRSTF </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40021060) Option byte loader reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.25..25> OBLRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PINRSTF  ----------------------------------
// SVD Line: 3350

//  <item> SFDITEM_FIELD__RCC_CSR_PINRSTF
//    <name> PINRSTF </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40021060) Pin reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.26..26> PINRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PWRRSTF  ----------------------------------
// SVD Line: 3355

//  <item> SFDITEM_FIELD__RCC_CSR_PWRRSTF
//    <name> PWRRSTF </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40021060) BOR or POR/PDR flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.27..27> PWRRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_SFTRSTF  ----------------------------------
// SVD Line: 3360

//  <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF
//    <name> SFTRSTF </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021060) Software reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.28..28> SFTRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_IWDGRSTF  ----------------------------------
// SVD Line: 3365

//  <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF
//    <name> IWDGRSTF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021060) Independent window watchdog reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.29..29> IWDGRSTF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CSR  ------------------------------------
// SVD Line: 3319

//  <rtree> SFDITEM_REG__RCC_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021060) Control/status register </i>
//    <loc> ( (unsigned int)((RCC_CSR >> 0) & 0xFFFFFFFF), ((RCC_CSR = (RCC_CSR & ~(0x3E800103UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3E800103) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CSR_LSION </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PINRST_FLTDIS </item>
//    <item> SFDITEM_FIELD__RCC_CSR_RMVF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_OBLRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PINRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PWRRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RCC  --------------------------------------
// SVD Line: 2803

//  <view> RCC
//    <name> RCC </name>
//    <item> SFDITEM_REG__RCC_CR </item>
//    <item> SFDITEM_REG__RCC_ICSCR </item>
//    <item> SFDITEM_REG__RCC_CFGR </item>
//    <item> SFDITEM_REG__RCC_ECSCR </item>
//    <item> SFDITEM_REG__RCC_CIER </item>
//    <item> SFDITEM_REG__RCC_CIFR </item>
//    <item> SFDITEM_REG__RCC_CICR </item>
//    <item> SFDITEM_REG__RCC_IOPRSTR </item>
//    <item> SFDITEM_REG__RCC_AHBRSTR </item>
//    <item> SFDITEM_REG__RCC_APBRSTR1 </item>
//    <item> SFDITEM_REG__RCC_APBRSTR2 </item>
//    <item> SFDITEM_REG__RCC_IOPENR </item>
//    <item> SFDITEM_REG__RCC_AHBENR </item>
//    <item> SFDITEM_REG__RCC_APBENR1 </item>
//    <item> SFDITEM_REG__RCC_APBENR2 </item>
//    <item> SFDITEM_REG__RCC_CCIPR </item>
//    <item> SFDITEM_REG__RCC_BDCR </item>
//    <item> SFDITEM_REG__RCC_CSR </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI1_CR1  --------------------------------
// SVD Line: 3390

unsigned int SPI1_CR1 __AT (0x40013000);



// --------------------------------  Field Item: SPI1_CR1_CPHA  -----------------------------------
// SVD Line: 3395

//  <item> SFDITEM_FIELD__SPI1_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013000) desc CPHA </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_CPOL  -----------------------------------
// SVD Line: 3400

//  <item> SFDITEM_FIELD__SPI1_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013000) desc CPOL </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_MSTR  -----------------------------------
// SVD Line: 3405

//  <item> SFDITEM_FIELD__SPI1_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013000) desc MSTR </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_CR1_BR  ------------------------------------
// SVD Line: 3410

//  <item> SFDITEM_FIELD__SPI1_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40013000) desc BR </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_CR1 >> 3) & 0x7), ((SPI1_CR1 = (SPI1_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SPE  ------------------------------------
// SVD Line: 3415

//  <item> SFDITEM_FIELD__SPI1_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013000) desc SPE </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_LSBFIRST  ---------------------------------
// SVD Line: 3420

//  <item> SFDITEM_FIELD__SPI1_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013000) desc LSBFIRST </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SSI  ------------------------------------
// SVD Line: 3425

//  <item> SFDITEM_FIELD__SPI1_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013000) desc SSI </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SSM  ------------------------------------
// SVD Line: 3430

//  <item> SFDITEM_FIELD__SPI1_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013000) desc SSM </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_RXONLY  ----------------------------------
// SVD Line: 3435

//  <item> SFDITEM_FIELD__SPI1_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013000) desc RXONLY </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_DDF  ------------------------------------
// SVD Line: 3440

//  <item> SFDITEM_FIELD__SPI1_CR1_DDF
//    <name> DDF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013000) desc DDF </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.11..11> DDF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_BIDIOE  ----------------------------------
// SVD Line: 3445

//  <item> SFDITEM_FIELD__SPI1_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013000) desc BIDIOE </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_BIDIMODE  ---------------------------------
// SVD Line: 3450

//  <item> SFDITEM_FIELD__SPI1_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013000) desc BIDIMODE </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CR1  ------------------------------------
// SVD Line: 3390

//  <rtree> SFDITEM_REG__SPI1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013000) desc CR1 </i>
//    <loc> ( (unsigned int)((SPI1_CR1 >> 0) & 0xFFFFFFFF), ((SPI1_CR1 = (SPI1_CR1 & ~(0xCFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xCFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CR1_CPHA </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BR </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SPE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SSI </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SSM </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_DDF </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BIDIMODE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_CR2  --------------------------------
// SVD Line: 3457

unsigned int SPI1_CR2 __AT (0x40013004);



// --------------------------------  Field Item: SPI1_CR2_SSOE  -----------------------------------
// SVD Line: 3462

//  <item> SFDITEM_FIELD__SPI1_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013004) desc SSOE </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_ERRIE  -----------------------------------
// SVD Line: 3467

//  <item> SFDITEM_FIELD__SPI1_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013004) desc ERRIE </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_RXNEIE  ----------------------------------
// SVD Line: 3472

//  <item> SFDITEM_FIELD__SPI1_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013004) desc RXNEIE </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_TXEIE  -----------------------------------
// SVD Line: 3477

//  <item> SFDITEM_FIELD__SPI1_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013004) desc TXEIE </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_CR2_DS  ------------------------------------
// SVD Line: 3482

//  <item> SFDITEM_FIELD__SPI1_CR2_DS
//    <name> DS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013004) desc DS </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.11..11> DS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_SLVFM  -----------------------------------
// SVD Line: 3487

//  <item> SFDITEM_FIELD__SPI1_CR2_SLVFM
//    <name> SLVFM </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013004) desc SLVFM </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.15..15> SLVFM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CR2  ------------------------------------
// SVD Line: 3457

//  <rtree> SFDITEM_REG__SPI1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013004) desc CR2 </i>
//    <loc> ( (unsigned int)((SPI1_CR2 >> 0) & 0xFFFFFFFF), ((SPI1_CR2 = (SPI1_CR2 & ~(0x88E4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x88E4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_DS </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_SLVFM </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_SR  ---------------------------------
// SVD Line: 3494

unsigned int SPI1_SR __AT (0x40013008);



// --------------------------------  Field Item: SPI1_SR_RXNE  ------------------------------------
// SVD Line: 3500

//  <item> SFDITEM_FIELD__SPI1_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013008) desc RXNE </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_TXE  ------------------------------------
// SVD Line: 3506

//  <item> SFDITEM_FIELD__SPI1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40013008) desc TXE </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_MODF  ------------------------------------
// SVD Line: 3512

//  <item> SFDITEM_FIELD__SPI1_SR_MODF
//    <name> MODF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40013008) desc MODF </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_OVR  ------------------------------------
// SVD Line: 3518

//  <item> SFDITEM_FIELD__SPI1_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40013008) desc OVR </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_BSY  ------------------------------------
// SVD Line: 3524

//  <item> SFDITEM_FIELD__SPI1_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40013008) desc BSY </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_FRLVL  -----------------------------------
// SVD Line: 3530

//  <item> SFDITEM_FIELD__SPI1_SR_FRLVL
//    <name> FRLVL </name>
//    <r> 
//    <i> [Bits 10..9] RO (@ 0x40013008) desc FRLVL </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_SR >> 9) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_FTLVL  -----------------------------------
// SVD Line: 3536

//  <item> SFDITEM_FIELD__SPI1_SR_FTLVL
//    <name> FTLVL </name>
//    <r> 
//    <i> [Bits 12..11] RO (@ 0x40013008) desc FTLVL </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_SR >> 11) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI1_SR  ------------------------------------
// SVD Line: 3494

//  <rtree> SFDITEM_REG__SPI1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013008) desc SR </i>
//    <loc> ( (unsigned int)((SPI1_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI1_SR_RXNE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_MODF </item>
//    <item> SFDITEM_FIELD__SPI1_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_BSY </item>
//    <item> SFDITEM_FIELD__SPI1_SR_FRLVL </item>
//    <item> SFDITEM_FIELD__SPI1_SR_FTLVL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_DR  ---------------------------------
// SVD Line: 3544

unsigned int SPI1_DR __AT (0x4001300C);



// ---------------------------------  Field Item: SPI1_DR_DR  -------------------------------------
// SVD Line: 3549

//  <item> SFDITEM_FIELD__SPI1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001300C) desc DR </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_DR >> 0) & 0xFFFF), ((SPI1_DR = (SPI1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI1_DR  ------------------------------------
// SVD Line: 3544

//  <rtree> SFDITEM_REG__SPI1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001300C) desc DR </i>
//    <loc> ( (unsigned int)((SPI1_DR >> 0) & 0xFFFFFFFF), ((SPI1_DR = (SPI1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_DR_DR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI1  -------------------------------------
// SVD Line: 3374

//  <view> SPI1
//    <name> SPI1 </name>
//    <item> SFDITEM_REG__SPI1_CR1 </item>
//    <item> SFDITEM_REG__SPI1_CR2 </item>
//    <item> SFDITEM_REG__SPI1_SR </item>
//    <item> SFDITEM_REG__SPI1_DR </item>
//  </view>
//  


// ---------------------------  Register Item Address: SYSCFG_CFGR1  ------------------------------
// SVD Line: 3569

unsigned int SYSCFG_CFGR1 __AT (0x40010000);



// ----------------------------  Field Item: SYSCFG_CFGR1_MEM_MODE  -------------------------------
// SVD Line: 3575

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_MEM_MODE
//    <name> MEM_MODE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010000) Memory mapping selection bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR1 >> 0) & 0x3), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PA2_FMP  ------------------------------
// SVD Line: 3580

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA2_FMP
//    <name> I2C_PA2_FMP </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010000) desc I2C_PA2_FMP </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.16..16> I2C_PA2_FMP
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PB3_FMP  ------------------------------
// SVD Line: 3585

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB3_FMP
//    <name> I2C_PB3_FMP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010000) desc I2C_PB3_FMP </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.17..17> I2C_PB3_FMP
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PB4_FMP  ------------------------------
// SVD Line: 3590

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB4_FMP
//    <name> I2C_PB4_FMP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010000) desc I2C_PB4_FMP </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.18..18> I2C_PB4_FMP
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR1_I2C_PB6_FMP  ------------------------------
// SVD Line: 3595

//  <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB6_FMP
//    <name> I2C_PB6_FMP </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010000) desc I2C_PB6_FMP </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR1 ) </loc>
//      <o.19..19> I2C_PB6_FMP
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_CFGR1  ----------------------------------
// SVD Line: 3569

//  <rtree> SFDITEM_REG__SYSCFG_CFGR1
//    <name> CFGR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010000) SYSCFG configuration register 1 </i>
//    <loc> ( (unsigned int)((SYSCFG_CFGR1 >> 0) & 0xFFFFFFFF), ((SYSCFG_CFGR1 = (SYSCFG_CFGR1 & ~(0xF0003UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF0003) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_MEM_MODE </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PA2_FMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB3_FMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB4_FMP </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR1_I2C_PB6_FMP </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SYSCFG_CFGR2  ------------------------------
// SVD Line: 3602

unsigned int SYSCFG_CFGR2 __AT (0x40010018);



// --------------------------  Field Item: SYSCFG_CFGR2_LOCKUP_LOCK  ------------------------------
// SVD Line: 3608

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_LOCKUP_LOCK
//    <name> LOCKUP_LOCK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010018) Cortex-M0+ LOCKUP bit enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_CFGR2 ) </loc>
//      <o.0..0> LOCKUP_LOCK
//    </check>
//  </item>
//  


// --------------------------  Field Item: SYSCFG_CFGR2_ETR_SRC_TIM1  -----------------------------
// SVD Line: 3613

//  <item> SFDITEM_FIELD__SYSCFG_CFGR2_ETR_SRC_TIM1
//    <name> ETR_SRC_TIM1 </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40010018) TIM1 ETR source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_CFGR2 >> 9) & 0x3), ((SYSCFG_CFGR2 = (SYSCFG_CFGR2 & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_CFGR2  ----------------------------------
// SVD Line: 3602

//  <rtree> SFDITEM_REG__SYSCFG_CFGR2
//    <name> CFGR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010018) SYSCFG configuration register 2 </i>
//    <loc> ( (unsigned int)((SYSCFG_CFGR2 >> 0) & 0xFFFFFFFF), ((SYSCFG_CFGR2 = (SYSCFG_CFGR2 & ~(0x601UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x601) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_LOCKUP_LOCK </item>
//    <item> SFDITEM_FIELD__SYSCFG_CFGR2_ETR_SRC_TIM1 </item>
//  </rtree>
//  


// -------------------------  Register Item Address: SYSCFG_GPIO_ENS  -----------------------------
// SVD Line: 3620

unsigned int SYSCFG_GPIO_ENS __AT (0x4001001C);



// ---------------------------  Field Item: SYSCFG_GPIO_ENS_PA_ENS  -------------------------------
// SVD Line: 3625

//  <item> SFDITEM_FIELD__SYSCFG_GPIO_ENS_PA_ENS
//    <name> PA_ENS </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x4001001C) desc PA_ENS </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_GPIO_ENS >> 0) & 0xFF), ((SYSCFG_GPIO_ENS = (SYSCFG_GPIO_ENS & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_GPIO_ENS_PB_ENS  -------------------------------
// SVD Line: 3630

//  <item> SFDITEM_FIELD__SYSCFG_GPIO_ENS_PB_ENS
//    <name> PB_ENS </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x4001001C) desc PB_ENS </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_GPIO_ENS >> 8) & 0xFF), ((SYSCFG_GPIO_ENS = (SYSCFG_GPIO_ENS & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_GPIO_ENS_PC_ENS  -------------------------------
// SVD Line: 3635

//  <item> SFDITEM_FIELD__SYSCFG_GPIO_ENS_PC_ENS
//    <name> PC_ENS </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x4001001C) desc PC_ENS </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_GPIO_ENS >> 16) & 0x3), ((SYSCFG_GPIO_ENS = (SYSCFG_GPIO_ENS & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_GPIO_ENS  --------------------------------
// SVD Line: 3620

//  <rtree> SFDITEM_REG__SYSCFG_GPIO_ENS
//    <name> GPIO_ENS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001001C) desc GPIO_ENS </i>
//    <loc> ( (unsigned int)((SYSCFG_GPIO_ENS >> 0) & 0xFFFFFFFF), ((SYSCFG_GPIO_ENS = (SYSCFG_GPIO_ENS & ~(0x3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_GPIO_ENS_PA_ENS </item>
//    <item> SFDITEM_FIELD__SYSCFG_GPIO_ENS_PB_ENS </item>
//    <item> SFDITEM_FIELD__SYSCFG_GPIO_ENS_PC_ENS </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: SYSCFG  ------------------------------------
// SVD Line: 3558

//  <view> SYSCFG
//    <name> SYSCFG </name>
//    <item> SFDITEM_REG__SYSCFG_CFGR1 </item>
//    <item> SFDITEM_REG__SYSCFG_CFGR2 </item>
//    <item> SFDITEM_REG__SYSCFG_GPIO_ENS </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM1_CR1  --------------------------------
// SVD Line: 3665

unsigned int TIM1_CR1 __AT (0x40012C00);



// --------------------------------  Field Item: TIM1_CR1_CEN  ------------------------------------
// SVD Line: 3671

//  <item> SFDITEM_FIELD__TIM1_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C00) desc CEN </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_UDIS  -----------------------------------
// SVD Line: 3676

//  <item> SFDITEM_FIELD__TIM1_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C00) desc UDIS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_URS  ------------------------------------
// SVD Line: 3681

//  <item> SFDITEM_FIELD__TIM1_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C00) desc URS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_OPM  ------------------------------------
// SVD Line: 3686

//  <item> SFDITEM_FIELD__TIM1_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C00) desc OPM </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_DIR  ------------------------------------
// SVD Line: 3691

//  <item> SFDITEM_FIELD__TIM1_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C00) desc DIR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_CMS  ------------------------------------
// SVD Line: 3696

//  <item> SFDITEM_FIELD__TIM1_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40012C00) desc CMS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR1 >> 5) & 0x3), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_ARPE  -----------------------------------
// SVD Line: 3701

//  <item> SFDITEM_FIELD__TIM1_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C00) desc ARPE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_CKD  ------------------------------------
// SVD Line: 3706

//  <item> SFDITEM_FIELD__TIM1_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C00) desc CKD </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR1 >> 8) & 0x3), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CR1  ------------------------------------
// SVD Line: 3665

//  <rtree> SFDITEM_REG__TIM1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C00) desc CR1 </i>
//    <loc> ( (unsigned int)((TIM1_CR1 >> 0) & 0xFFFFFFFF), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_CKD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_CR2  --------------------------------
// SVD Line: 3713

unsigned int TIM1_CR2 __AT (0x40012C04);



// --------------------------------  Field Item: TIM1_CR2_CCPC  -----------------------------------
// SVD Line: 3719

//  <item> SFDITEM_FIELD__TIM1_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C04) desc CCPC </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_CCUS  -----------------------------------
// SVD Line: 3724

//  <item> SFDITEM_FIELD__TIM1_CR2_CCUS
//    <name> CCUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C04) desc CCUS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.2..2> CCUS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_MMS  ------------------------------------
// SVD Line: 3729

//  <item> SFDITEM_FIELD__TIM1_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C04) desc MMS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR2 >> 4) & 0x7), ((TIM1_CR2 = (TIM1_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_TI1S  -----------------------------------
// SVD Line: 3734

//  <item> SFDITEM_FIELD__TIM1_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C04) desc TI1S </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS1  -----------------------------------
// SVD Line: 3739

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C04) desc OIS1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS1N  -----------------------------------
// SVD Line: 3744

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C04) desc OIS1N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS2  -----------------------------------
// SVD Line: 3749

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS2
//    <name> OIS2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C04) desc OIS2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.10..10> OIS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS2N  -----------------------------------
// SVD Line: 3754

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS2N
//    <name> OIS2N </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C04) desc OIS2N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.11..11> OIS2N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS3  -----------------------------------
// SVD Line: 3759

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS3
//    <name> OIS3 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C04) desc OIS3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.12..12> OIS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS3N  -----------------------------------
// SVD Line: 3764

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS3N
//    <name> OIS3N </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C04) desc OIS3N </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.13..13> OIS3N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS4  -----------------------------------
// SVD Line: 3769

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS4
//    <name> OIS4 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C04) desc OIS4 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.14..14> OIS4
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CR2  ------------------------------------
// SVD Line: 3713

//  <rtree> SFDITEM_REG__TIM1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C04) desc CR2 </i>
//    <loc> ( (unsigned int)((TIM1_CR2 >> 0) & 0xFFFFFFFF), ((TIM1_CR2 = (TIM1_CR2 & ~(0x7FF5UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF5) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCPC </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCUS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS2 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS2N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS3 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS3N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_SMCR  --------------------------------
// SVD Line: 3776

unsigned int TIM1_SMCR __AT (0x40012C08);



// --------------------------------  Field Item: TIM1_SMCR_SMS  -----------------------------------
// SVD Line: 3782

//  <item> SFDITEM_FIELD__TIM1_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012C08) desc SMS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 0) & 0x7), ((TIM1_SMCR = (TIM1_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_OCCS  -----------------------------------
// SVD Line: 3787

//  <item> SFDITEM_FIELD__TIM1_SMCR_OCCS
//    <name> OCCS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C08) desc OCCS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.3..3> OCCS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_TS  ------------------------------------
// SVD Line: 3792

//  <item> SFDITEM_FIELD__TIM1_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C08) desc TS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 4) & 0x7), ((TIM1_SMCR = (TIM1_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_MSM  -----------------------------------
// SVD Line: 3797

//  <item> SFDITEM_FIELD__TIM1_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C08) desc MSM </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ETF  -----------------------------------
// SVD Line: 3802

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40012C08) desc ETF </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 8) & 0xF), ((TIM1_SMCR = (TIM1_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_ETPS  -----------------------------------
// SVD Line: 3807

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40012C08) desc ETPS </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 12) & 0x3), ((TIM1_SMCR = (TIM1_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ECE  -----------------------------------
// SVD Line: 3812

//  <item> SFDITEM_FIELD__TIM1_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C08) desc ECE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ETP  -----------------------------------
// SVD Line: 3817

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C08) desc ETP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_SMCR  -----------------------------------
// SVD Line: 3776

//  <rtree> SFDITEM_REG__TIM1_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C08) desc SMCR </i>
//    <loc> ( (unsigned int)((TIM1_SMCR >> 0) & 0xFFFFFFFF), ((TIM1_SMCR = (TIM1_SMCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SMCR_SMS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_OCCS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_DIER  --------------------------------
// SVD Line: 3824

unsigned int TIM1_DIER __AT (0x40012C0C);



// --------------------------------  Field Item: TIM1_DIER_UIE  -----------------------------------
// SVD Line: 3830

//  <item> SFDITEM_FIELD__TIM1_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C0C) desc UIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC1IE  ----------------------------------
// SVD Line: 3835

//  <item> SFDITEM_FIELD__TIM1_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C0C) desc CC1IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC2IE  ----------------------------------
// SVD Line: 3840

//  <item> SFDITEM_FIELD__TIM1_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C0C) desc CC2IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC3IE  ----------------------------------
// SVD Line: 3845

//  <item> SFDITEM_FIELD__TIM1_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C0C) desc CC3IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC4IE  ----------------------------------
// SVD Line: 3850

//  <item> SFDITEM_FIELD__TIM1_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C0C) desc CC4IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_COMIE  ----------------------------------
// SVD Line: 3855

//  <item> SFDITEM_FIELD__TIM1_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C0C) desc COMIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_TIE  -----------------------------------
// SVD Line: 3860

//  <item> SFDITEM_FIELD__TIM1_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C0C) desc TIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_BIE  -----------------------------------
// SVD Line: 3865

//  <item> SFDITEM_FIELD__TIM1_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C0C) desc BIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DIER  -----------------------------------
// SVD Line: 3824

//  <rtree> SFDITEM_REG__TIM1_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C0C) desc DIER </i>
//    <loc> ( (unsigned int)((TIM1_DIER >> 0) & 0xFFFFFFFF), ((TIM1_DIER = (TIM1_DIER & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_COMIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_BIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_SR  ---------------------------------
// SVD Line: 3872

unsigned int TIM1_SR __AT (0x40012C10);



// ---------------------------------  Field Item: TIM1_SR_UIF  ------------------------------------
// SVD Line: 3878

//  <item> SFDITEM_FIELD__TIM1_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C10) desc UIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC1IF  -----------------------------------
// SVD Line: 3883

//  <item> SFDITEM_FIELD__TIM1_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C10) desc CC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC2IF  -----------------------------------
// SVD Line: 3888

//  <item> SFDITEM_FIELD__TIM1_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C10) desc CC2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC3IF  -----------------------------------
// SVD Line: 3893

//  <item> SFDITEM_FIELD__TIM1_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C10) desc CC3IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC4IF  -----------------------------------
// SVD Line: 3898

//  <item> SFDITEM_FIELD__TIM1_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C10) desc CC4IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_COMIF  -----------------------------------
// SVD Line: 3903

//  <item> SFDITEM_FIELD__TIM1_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C10) desc COMIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_SR_TIF  ------------------------------------
// SVD Line: 3908

//  <item> SFDITEM_FIELD__TIM1_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C10) desc TIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_SR_BIF  ------------------------------------
// SVD Line: 3913

//  <item> SFDITEM_FIELD__TIM1_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C10) desc BIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC1OF  -----------------------------------
// SVD Line: 3918

//  <item> SFDITEM_FIELD__TIM1_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C10) desc CC1OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC2OF  -----------------------------------
// SVD Line: 3923

//  <item> SFDITEM_FIELD__TIM1_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C10) desc CC2OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC3OF  -----------------------------------
// SVD Line: 3928

//  <item> SFDITEM_FIELD__TIM1_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C10) desc CC3OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC4OF  -----------------------------------
// SVD Line: 3933

//  <item> SFDITEM_FIELD__TIM1_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C10) desc CC4OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC1IR  -----------------------------------
// SVD Line: 3938

//  <item> SFDITEM_FIELD__TIM1_SR_IC1IR
//    <name> IC1IR </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C10) desc IC1IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.16..16> IC1IR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC2IR  -----------------------------------
// SVD Line: 3943

//  <item> SFDITEM_FIELD__TIM1_SR_IC2IR
//    <name> IC2IR </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40012C10) desc IC2IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.17..17> IC2IR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC3IR  -----------------------------------
// SVD Line: 3948

//  <item> SFDITEM_FIELD__TIM1_SR_IC3IR
//    <name> IC3IR </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40012C10) desc IC3IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.18..18> IC3IR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC4IR  -----------------------------------
// SVD Line: 3953

//  <item> SFDITEM_FIELD__TIM1_SR_IC4IR
//    <name> IC4IR </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40012C10) desc IC3IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.19..19> IC4IR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC1IF  -----------------------------------
// SVD Line: 3958

//  <item> SFDITEM_FIELD__TIM1_SR_IC1IF
//    <name> IC1IF </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40012C10) desc IC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.20..20> IC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC2IF  -----------------------------------
// SVD Line: 3963

//  <item> SFDITEM_FIELD__TIM1_SR_IC2IF
//    <name> IC2IF </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40012C10) desc IC2IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.21..21> IC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC3IF  -----------------------------------
// SVD Line: 3968

//  <item> SFDITEM_FIELD__TIM1_SR_IC3IF
//    <name> IC3IF </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012C10) desc IC3IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.22..22> IC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_IC4IF  -----------------------------------
// SVD Line: 3973

//  <item> SFDITEM_FIELD__TIM1_SR_IC4IF
//    <name> IC4IF </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012C10) desc IC3IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.23..23> IC4IF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM1_SR  ------------------------------------
// SVD Line: 3872

//  <rtree> SFDITEM_REG__TIM1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C10) desc SR </i>
//    <loc> ( (unsigned int)((TIM1_SR >> 0) & 0xFFFFFFFF), ((TIM1_SR = (TIM1_SR & ~(0xFF1EFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1EFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SR_UIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC1IR </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC2IR </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC3IR </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC4IR </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC1IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC2IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC3IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_IC4IF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_EGR  --------------------------------
// SVD Line: 3980

unsigned int TIM1_EGR __AT (0x40012C14);



// ---------------------------------  Field Item: TIM1_EGR_UG  ------------------------------------
// SVD Line: 3987

//  <item> SFDITEM_FIELD__TIM1_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40012C14) desc UG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC1G  -----------------------------------
// SVD Line: 3993

//  <item> SFDITEM_FIELD__TIM1_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40012C14) Capture/Compare 1 Generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC2G  -----------------------------------
// SVD Line: 3999

//  <item> SFDITEM_FIELD__TIM1_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40012C14) desc CC2G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC3G  -----------------------------------
// SVD Line: 4005

//  <item> SFDITEM_FIELD__TIM1_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40012C14) desc CC3G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC4G  -----------------------------------
// SVD Line: 4011

//  <item> SFDITEM_FIELD__TIM1_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40012C14) desc CC4G </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_COMG  -----------------------------------
// SVD Line: 4017

//  <item> SFDITEM_FIELD__TIM1_EGR_COMG
//    <name> COMG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40012C14) desc COMG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_EGR_TG  ------------------------------------
// SVD Line: 4023

//  <item> SFDITEM_FIELD__TIM1_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40012C14) desc TG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_EGR_BG  ------------------------------------
// SVD Line: 4029

//  <item> SFDITEM_FIELD__TIM1_EGR_BG
//    <name> BG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40012C14) desc BG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_EGR  ------------------------------------
// SVD Line: 3980

//  <rtree> SFDITEM_REG__TIM1_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40012C14) desc EGR </i>
//    <loc> ( (unsigned int)((TIM1_EGR >> 0) & 0xFFFFFFFF), ((TIM1_EGR = (TIM1_EGR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_EGR_UG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_BG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM1_CCMR1_OUTPUT  ----------------------------
// SVD Line: 4037

unsigned int TIM1_CCMR1_OUTPUT __AT (0x40012C18);



// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_CC1S  -------------------------------
// SVD Line: 4043

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C18) desc CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_OUTPUT >> 0) & 0x3), ((TIM1_CCMR1_OUTPUT = (TIM1_CCMR1_OUTPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC1FE  ------------------------------
// SVD Line: 4048

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C18) desc OC1FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC1PE  ------------------------------
// SVD Line: 4053

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C18) desc OC1PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC1M  -------------------------------
// SVD Line: 4058

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C18) desc OC1M </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_OUTPUT >> 4) & 0x7), ((TIM1_CCMR1_OUTPUT = (TIM1_CCMR1_OUTPUT & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC1CE  ------------------------------
// SVD Line: 4063

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C18) desc OC1CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_CC2S  -------------------------------
// SVD Line: 4068

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C18) desc CC2S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_OUTPUT >> 8) & 0x3), ((TIM1_CCMR1_OUTPUT = (TIM1_CCMR1_OUTPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC2FE  ------------------------------
// SVD Line: 4073

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C18) desc OC2FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC2PE  ------------------------------
// SVD Line: 4078

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C18) desc OC2PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC2M  -------------------------------
// SVD Line: 4083

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C18) desc OC2M </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_OUTPUT >> 12) & 0x7), ((TIM1_CCMR1_OUTPUT = (TIM1_CCMR1_OUTPUT & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_OUTPUT_OC2CE  ------------------------------
// SVD Line: 4088

//  <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C18) desc OC2CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_OUTPUT ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR1_OUTPUT  -------------------------------
// SVD Line: 4037

//  <rtree> SFDITEM_REG__TIM1_CCMR1_OUTPUT
//    <name> CCMR1_OUTPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C18) desc CCMR1:OUTPUT </i>
//    <loc> ( (unsigned int)((TIM1_CCMR1_OUTPUT >> 0) & 0xFFFFFFFF), ((TIM1_CCMR1_OUTPUT = (TIM1_CCMR1_OUTPUT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_CC2S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_OUTPUT_OC2CE </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM1_CCMR1_INPUT  ----------------------------
// SVD Line: 4095

unsigned int TIM1_CCMR1_INPUT __AT (0x40012C18);



// ----------------------------  Field Item: TIM1_CCMR1_INPUT_CC1S  -------------------------------
// SVD Line: 4102

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C18) desc CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 0) & 0x3), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_INPUT_IC1PSC  ------------------------------
// SVD Line: 4107

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012C18) desc IC1PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 2) & 0x3), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_INPUT_IC1F  -------------------------------
// SVD Line: 4112

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012C18) desc IC1F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 4) & 0xF), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_INPUT_CC2S  -------------------------------
// SVD Line: 4117

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C18) desc CC2S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 8) & 0x3), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_INPUT_IC2PSC  ------------------------------
// SVD Line: 4122

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40012C18) desc IC2PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 10) & 0x3), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_INPUT_IC2F  -------------------------------
// SVD Line: 4127

//  <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012C18) desc IC2F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_INPUT >> 12) & 0xF), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR1_INPUT  --------------------------------
// SVD Line: 4095

//  <rtree> SFDITEM_REG__TIM1_CCMR1_INPUT
//    <name> CCMR1_INPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C18) desc CCMR1:INPUT </i>
//    <loc> ( (unsigned int)((TIM1_CCMR1_INPUT >> 0) & 0xFFFFFFFF), ((TIM1_CCMR1_INPUT = (TIM1_CCMR1_INPUT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC1F </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_CC2S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_INPUT_IC2F </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM1_CCMR2_OUTPUT  ----------------------------
// SVD Line: 4134

unsigned int TIM1_CCMR2_OUTPUT __AT (0x40012C1C);



// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_CC3S  -------------------------------
// SVD Line: 4140

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C1C) desc CC3S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_OUTPUT >> 0) & 0x3), ((TIM1_CCMR2_OUTPUT = (TIM1_CCMR2_OUTPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC3FE  ------------------------------
// SVD Line: 4145

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C1C) desc OC3FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC3PE  ------------------------------
// SVD Line: 4150

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C1C) desc OC3PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC3M  -------------------------------
// SVD Line: 4155

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C1C) desc OC3M </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_OUTPUT >> 4) & 0x7), ((TIM1_CCMR2_OUTPUT = (TIM1_CCMR2_OUTPUT & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC3CE  ------------------------------
// SVD Line: 4160

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C1C) desc OC3CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_CC4S  -------------------------------
// SVD Line: 4165

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C1C) desc CC4S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_OUTPUT >> 8) & 0x3), ((TIM1_CCMR2_OUTPUT = (TIM1_CCMR2_OUTPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC4FE  ------------------------------
// SVD Line: 4170

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C1C) desc OC4FE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC4PE  ------------------------------
// SVD Line: 4175

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C1C) desc OC4PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC4M  -------------------------------
// SVD Line: 4180

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C1C) desc OC4M </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_OUTPUT >> 12) & 0x7), ((TIM1_CCMR2_OUTPUT = (TIM1_CCMR2_OUTPUT & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_OUTPUT_OC4CE  ------------------------------
// SVD Line: 4185

//  <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C1C) desc OC4CE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_OUTPUT ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR2_OUTPUT  -------------------------------
// SVD Line: 4134

//  <rtree> SFDITEM_REG__TIM1_CCMR2_OUTPUT
//    <name> CCMR2_OUTPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C1C) desc CCMR2:OUTPUT </i>
//    <loc> ( (unsigned int)((TIM1_CCMR2_OUTPUT >> 0) & 0xFFFFFFFF), ((TIM1_CCMR2_OUTPUT = (TIM1_CCMR2_OUTPUT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_CC3S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_CC4S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_OUTPUT_OC4CE </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM1_CCMR2_INPUT  ----------------------------
// SVD Line: 4192

unsigned int TIM1_CCMR2_INPUT __AT (0x40012C1C);



// ----------------------------  Field Item: TIM1_CCMR2_INPUT_CC3S  -------------------------------
// SVD Line: 4199

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C1C) desc CC3S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 0) & 0x3), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_INPUT_IC3PSC  ------------------------------
// SVD Line: 4204

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012C1C) desc IC3PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 2) & 0x3), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_INPUT_IC3F  -------------------------------
// SVD Line: 4209

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012C1C) desc IC3F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 4) & 0xF), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_INPUT_CC4S  -------------------------------
// SVD Line: 4214

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C1C) desc CC4S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 8) & 0x3), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_INPUT_IC4PSC  ------------------------------
// SVD Line: 4219

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40012C1C) desc IC4PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 10) & 0x3), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_INPUT_IC4F  -------------------------------
// SVD Line: 4224

//  <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012C1C) desc IC4F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_INPUT >> 12) & 0xF), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR2_INPUT  --------------------------------
// SVD Line: 4192

//  <rtree> SFDITEM_REG__TIM1_CCMR2_INPUT
//    <name> CCMR2_INPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C1C) desc CCMR2:INPUT </i>
//    <loc> ( (unsigned int)((TIM1_CCMR2_INPUT >> 0) & 0xFFFFFFFF), ((TIM1_CCMR2_INPUT = (TIM1_CCMR2_INPUT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_CC3S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC3F </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_CC4S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_INPUT_IC4F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCER  --------------------------------
// SVD Line: 4231

unsigned int TIM1_CCER __AT (0x40012C20);



// -------------------------------  Field Item: TIM1_CCER_CC1E  -----------------------------------
// SVD Line: 4237

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C20) desc CC1E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1P  -----------------------------------
// SVD Line: 4242

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C20) desc CC1P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1NE  ----------------------------------
// SVD Line: 4247

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C20) desc CC1NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1NP  ----------------------------------
// SVD Line: 4252

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C20) desc CC1NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2E  -----------------------------------
// SVD Line: 4257

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C20) desc CC2E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2P  -----------------------------------
// SVD Line: 4262

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C20) desc CC2P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2NE  ----------------------------------
// SVD Line: 4267

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2NE
//    <name> CC2NE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C20) desc CC2NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.6..6> CC2NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2NP  ----------------------------------
// SVD Line: 4272

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C20) desc CC2NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3E  -----------------------------------
// SVD Line: 4277

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C20) desc CC3E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3P  -----------------------------------
// SVD Line: 4282

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C20) desc CC3P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3NE  ----------------------------------
// SVD Line: 4287

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3NE
//    <name> CC3NE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C20) desc CC3NE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.10..10> CC3NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3NP  ----------------------------------
// SVD Line: 4292

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C20) desc CC3NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC4E  -----------------------------------
// SVD Line: 4297

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C20) desc CC4E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC4P  -----------------------------------
// SVD Line: 4302

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C20) desc CC4P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCER  -----------------------------------
// SVD Line: 4231

//  <rtree> SFDITEM_REG__TIM1_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C20) desc CCER </i>
//    <loc> ( (unsigned int)((TIM1_CCER >> 0) & 0xFFFFFFFF), ((TIM1_CCER = (TIM1_CCER & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4P </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_CNT  --------------------------------
// SVD Line: 4309

unsigned int TIM1_CNT __AT (0x40012C24);



// --------------------------------  Field Item: TIM1_CNT_CNT  ------------------------------------
// SVD Line: 4315

//  <item> SFDITEM_FIELD__TIM1_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C24) desc CNT </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CNT >> 0) & 0xFFFF), ((TIM1_CNT = (TIM1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CNT  ------------------------------------
// SVD Line: 4309

//  <rtree> SFDITEM_REG__TIM1_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C24) desc CNT </i>
//    <loc> ( (unsigned int)((TIM1_CNT >> 0) & 0xFFFFFFFF), ((TIM1_CNT = (TIM1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_PSC  --------------------------------
// SVD Line: 4322

unsigned int TIM1_PSC __AT (0x40012C28);



// --------------------------------  Field Item: TIM1_PSC_PSC  ------------------------------------
// SVD Line: 4328

//  <item> SFDITEM_FIELD__TIM1_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C28) desc PSC </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_PSC >> 0) & 0xFFFF), ((TIM1_PSC = (TIM1_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_PSC  ------------------------------------
// SVD Line: 4322

//  <rtree> SFDITEM_REG__TIM1_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C28) desc PSC </i>
//    <loc> ( (unsigned int)((TIM1_PSC >> 0) & 0xFFFFFFFF), ((TIM1_PSC = (TIM1_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_ARR  --------------------------------
// SVD Line: 4335

unsigned int TIM1_ARR __AT (0x40012C2C);



// --------------------------------  Field Item: TIM1_ARR_ARR  ------------------------------------
// SVD Line: 4342

//  <item> SFDITEM_FIELD__TIM1_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C2C) desc ARR </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_ARR >> 0) & 0xFFFF), ((TIM1_ARR = (TIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_ARR  ------------------------------------
// SVD Line: 4335

//  <rtree> SFDITEM_REG__TIM1_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C2C) desc ARR </i>
//    <loc> ( (unsigned int)((TIM1_ARR >> 0) & 0xFFFFFFFF), ((TIM1_ARR = (TIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_ARR_ARR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_RCR  --------------------------------
// SVD Line: 4349

unsigned int TIM1_RCR __AT (0x40012C30);



// --------------------------------  Field Item: TIM1_RCR_REP  ------------------------------------
// SVD Line: 4356

//  <item> SFDITEM_FIELD__TIM1_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012C30) desc REP </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_RCR >> 0) & 0xFF), ((TIM1_RCR = (TIM1_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_RCR  ------------------------------------
// SVD Line: 4349

//  <rtree> SFDITEM_REG__TIM1_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C30) desc RCR </i>
//    <loc> ( (unsigned int)((TIM1_RCR >> 0) & 0xFFFFFFFF), ((TIM1_RCR = (TIM1_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR1  --------------------------------
// SVD Line: 4363

unsigned int TIM1_CCR1 __AT (0x40012C34);



// -------------------------------  Field Item: TIM1_CCR1_CCR1  -----------------------------------
// SVD Line: 4369

//  <item> SFDITEM_FIELD__TIM1_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C34) desc CCR1 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR1 >> 0) & 0xFFFF), ((TIM1_CCR1 = (TIM1_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR1  -----------------------------------
// SVD Line: 4363

//  <rtree> SFDITEM_REG__TIM1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C34) desc CCR1 </i>
//    <loc> ( (unsigned int)((TIM1_CCR1 >> 0) & 0xFFFFFFFF), ((TIM1_CCR1 = (TIM1_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR2  --------------------------------
// SVD Line: 4376

unsigned int TIM1_CCR2 __AT (0x40012C38);



// -------------------------------  Field Item: TIM1_CCR2_CCR2  -----------------------------------
// SVD Line: 4382

//  <item> SFDITEM_FIELD__TIM1_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C38) desc CCR2 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR2 >> 0) & 0xFFFF), ((TIM1_CCR2 = (TIM1_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR2  -----------------------------------
// SVD Line: 4376

//  <rtree> SFDITEM_REG__TIM1_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C38) desc CCR2 </i>
//    <loc> ( (unsigned int)((TIM1_CCR2 >> 0) & 0xFFFFFFFF), ((TIM1_CCR2 = (TIM1_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR3  --------------------------------
// SVD Line: 4389

unsigned int TIM1_CCR3 __AT (0x40012C3C);



// -------------------------------  Field Item: TIM1_CCR3_CCR3  -----------------------------------
// SVD Line: 4395

//  <item> SFDITEM_FIELD__TIM1_CCR3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C3C) desc CCR3 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR3 >> 0) & 0xFFFF), ((TIM1_CCR3 = (TIM1_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR3  -----------------------------------
// SVD Line: 4389

//  <rtree> SFDITEM_REG__TIM1_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C3C) desc CCR3 </i>
//    <loc> ( (unsigned int)((TIM1_CCR3 >> 0) & 0xFFFFFFFF), ((TIM1_CCR3 = (TIM1_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR3_CCR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR4  --------------------------------
// SVD Line: 4402

unsigned int TIM1_CCR4 __AT (0x40012C40);



// -------------------------------  Field Item: TIM1_CCR4_CCR4  -----------------------------------
// SVD Line: 4408

//  <item> SFDITEM_FIELD__TIM1_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C40) desc CCR4 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR4 >> 0) & 0xFFFF), ((TIM1_CCR4 = (TIM1_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR4  -----------------------------------
// SVD Line: 4402

//  <rtree> SFDITEM_REG__TIM1_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C40) desc CCR4 </i>
//    <loc> ( (unsigned int)((TIM1_CCR4 >> 0) & 0xFFFFFFFF), ((TIM1_CCR4 = (TIM1_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR4_CCR4 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_BDTR  --------------------------------
// SVD Line: 4415

unsigned int TIM1_BDTR __AT (0x40012C44);



// --------------------------------  Field Item: TIM1_BDTR_DTG  -----------------------------------
// SVD Line: 4421

//  <item> SFDITEM_FIELD__TIM1_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012C44) desc DTG </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 0) & 0xFF), ((TIM1_BDTR = (TIM1_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_LOCK  -----------------------------------
// SVD Line: 4426

//  <item> SFDITEM_FIELD__TIM1_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C44) desc LOCK </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 8) & 0x3), ((TIM1_BDTR = (TIM1_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_OSSI  -----------------------------------
// SVD Line: 4431

//  <item> SFDITEM_FIELD__TIM1_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C44) desc OSSI </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_OSSR  -----------------------------------
// SVD Line: 4436

//  <item> SFDITEM_FIELD__TIM1_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C44) desc OSSR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_BKE  -----------------------------------
// SVD Line: 4441

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C44) desc BKE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_BKP  -----------------------------------
// SVD Line: 4446

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C44) desc BKP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_AOE  -----------------------------------
// SVD Line: 4451

//  <item> SFDITEM_FIELD__TIM1_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C44) desc AOE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_MOE  -----------------------------------
// SVD Line: 4456

//  <item> SFDITEM_FIELD__TIM1_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C44) desc MOE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_BDTR  -----------------------------------
// SVD Line: 4415

//  <rtree> SFDITEM_REG__TIM1_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C44) desc BDTR </i>
//    <loc> ( (unsigned int)((TIM1_BDTR >> 0) & 0xFFFFFFFF), ((TIM1_BDTR = (TIM1_BDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_BDTR_DTG </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_MOE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM1  -------------------------------------
// SVD Line: 3644

//  <view> TIM1
//    <name> TIM1 </name>
//    <item> SFDITEM_REG__TIM1_CR1 </item>
//    <item> SFDITEM_REG__TIM1_CR2 </item>
//    <item> SFDITEM_REG__TIM1_SMCR </item>
//    <item> SFDITEM_REG__TIM1_DIER </item>
//    <item> SFDITEM_REG__TIM1_SR </item>
//    <item> SFDITEM_REG__TIM1_EGR </item>
//    <item> SFDITEM_REG__TIM1_CCMR1_OUTPUT </item>
//    <item> SFDITEM_REG__TIM1_CCMR1_INPUT </item>
//    <item> SFDITEM_REG__TIM1_CCMR2_OUTPUT </item>
//    <item> SFDITEM_REG__TIM1_CCMR2_INPUT </item>
//    <item> SFDITEM_REG__TIM1_CCER </item>
//    <item> SFDITEM_REG__TIM1_CNT </item>
//    <item> SFDITEM_REG__TIM1_PSC </item>
//    <item> SFDITEM_REG__TIM1_ARR </item>
//    <item> SFDITEM_REG__TIM1_RCR </item>
//    <item> SFDITEM_REG__TIM1_CCR1 </item>
//    <item> SFDITEM_REG__TIM1_CCR2 </item>
//    <item> SFDITEM_REG__TIM1_CCR3 </item>
//    <item> SFDITEM_REG__TIM1_CCR4 </item>
//    <item> SFDITEM_REG__TIM1_BDTR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM14_CR1  --------------------------------
// SVD Line: 4481

unsigned int TIM14_CR1 __AT (0x40002000);



// --------------------------------  Field Item: TIM14_CR1_CEN  -----------------------------------
// SVD Line: 4487

//  <item> SFDITEM_FIELD__TIM14_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002000) desc CEN </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CR1_UDIS  -----------------------------------
// SVD Line: 4492

//  <item> SFDITEM_FIELD__TIM14_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002000) desc UDIS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_URS  -----------------------------------
// SVD Line: 4497

//  <item> SFDITEM_FIELD__TIM14_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002000) desc URS </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_OPM  -----------------------------------
// SVD Line: 4502

//  <item> SFDITEM_FIELD__TIM14_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002000) desc OPM </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CR1_ARPE  -----------------------------------
// SVD Line: 4507

//  <item> SFDITEM_FIELD__TIM14_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002000) desc ARPE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_CKD  -----------------------------------
// SVD Line: 4512

//  <item> SFDITEM_FIELD__TIM14_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40002000) desc CKD </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CR1 >> 8) & 0x3), ((TIM14_CR1 = (TIM14_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_CR1  -----------------------------------
// SVD Line: 4481

//  <rtree> SFDITEM_REG__TIM14_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002000) desc CR1 </i>
//    <loc> ( (unsigned int)((TIM14_CR1 >> 0) & 0xFFFFFFFF), ((TIM14_CR1 = (TIM14_CR1 & ~(0x38FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x38F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CR1_CEN </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_CKD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_DIER  -------------------------------
// SVD Line: 4519

unsigned int TIM14_DIER __AT (0x4000200C);



// -------------------------------  Field Item: TIM14_DIER_UIE  -----------------------------------
// SVD Line: 4525

//  <item> SFDITEM_FIELD__TIM14_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000200C) desc UIE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_DIER_CC1IE  ----------------------------------
// SVD Line: 4530

//  <item> SFDITEM_FIELD__TIM14_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000200C) desc CC1IE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_DIER  -----------------------------------
// SVD Line: 4519

//  <rtree> SFDITEM_REG__TIM14_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000200C) desc DIER </i>
//    <loc> ( (unsigned int)((TIM14_DIER >> 0) & 0xFFFFFFFF), ((TIM14_DIER = (TIM14_DIER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_CC1IE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM14_SR  --------------------------------
// SVD Line: 4537

unsigned int TIM14_SR __AT (0x40002010);



// --------------------------------  Field Item: TIM14_SR_UIF  ------------------------------------
// SVD Line: 4543

//  <item> SFDITEM_FIELD__TIM14_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002010) desc UIF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC1IF  -----------------------------------
// SVD Line: 4548

//  <item> SFDITEM_FIELD__TIM14_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002010) desc CC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC1OF  -----------------------------------
// SVD Line: 4553

//  <item> SFDITEM_FIELD__TIM14_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002010) desc CC1OF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_IC1IR  -----------------------------------
// SVD Line: 4558

//  <item> SFDITEM_FIELD__TIM14_SR_IC1IR
//    <name> IC1IR </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40002010) desc IC1IR </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.16..16> IC1IR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_IC1IF  -----------------------------------
// SVD Line: 4563

//  <item> SFDITEM_FIELD__TIM14_SR_IC1IF
//    <name> IC1IF </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40002010) desc IC1IF </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.20..20> IC1IF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_SR  ------------------------------------
// SVD Line: 4537

//  <rtree> SFDITEM_REG__TIM14_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002010) desc SR </i>
//    <loc> ( (unsigned int)((TIM14_SR >> 0) & 0xFFFFFFFF), ((TIM14_SR = (TIM14_SR & ~(0x110203UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x110203) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_SR_UIF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_IC1IR </item>
//    <item> SFDITEM_FIELD__TIM14_SR_IC1IF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_EGR  --------------------------------
// SVD Line: 4570

unsigned int TIM14_EGR __AT (0x40002014);



// --------------------------------  Field Item: TIM14_EGR_UG  ------------------------------------
// SVD Line: 4577

//  <item> SFDITEM_FIELD__TIM14_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40002014) desc UG </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_EGR_CC1G  -----------------------------------
// SVD Line: 4583

//  <item> SFDITEM_FIELD__TIM14_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40002014) Capture/Compare 1 Generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_EGR  -----------------------------------
// SVD Line: 4570

//  <rtree> SFDITEM_REG__TIM14_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002014) desc EGR </i>
//    <loc> ( (unsigned int)((TIM14_EGR >> 0) & 0xFFFFFFFF), ((TIM14_EGR = (TIM14_EGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_EGR_UG </item>
//    <item> SFDITEM_FIELD__TIM14_EGR_CC1G </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM14_CCMR1_OUTPUT  ---------------------------
// SVD Line: 4591

unsigned int TIM14_CCMR1_OUTPUT __AT (0x40002018);



// ---------------------------  Field Item: TIM14_CCMR1_OUTPUT_CC1S  ------------------------------
// SVD Line: 4597

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002018) desc CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_OUTPUT >> 0) & 0x3), ((TIM14_CCMR1_OUTPUT = (TIM14_CCMR1_OUTPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_OUTPUT_OC1PE  ------------------------------
// SVD Line: 4602

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002018) desc OC1PE </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_OUTPUT ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM14_CCMR1_OUTPUT_OC1M  ------------------------------
// SVD Line: 4607

//  <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002018) desc OC1M </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_OUTPUT >> 4) & 0x7), ((TIM14_CCMR1_OUTPUT = (TIM14_CCMR1_OUTPUT & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM14_CCMR1_OUTPUT  -------------------------------
// SVD Line: 4591

//  <rtree> SFDITEM_REG__TIM14_CCMR1_OUTPUT
//    <name> CCMR1_OUTPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002018) desc CCMR1:OUTPUT </i>
//    <loc> ( (unsigned int)((TIM14_CCMR1_OUTPUT >> 0) & 0xFFFFFFFF), ((TIM14_CCMR1_OUTPUT = (TIM14_CCMR1_OUTPUT & ~(0x7BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_OUTPUT_OC1M </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM14_CCMR1_INPUT  ----------------------------
// SVD Line: 4614

unsigned int TIM14_CCMR1_INPUT __AT (0x40002018);



// ---------------------------  Field Item: TIM14_CCMR1_INPUT_CC1S  -------------------------------
// SVD Line: 4621

//  <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002018) desc CC1S </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_INPUT >> 0) & 0x3), ((TIM14_CCMR1_INPUT = (TIM14_CCMR1_INPUT & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_INPUT_IC1PSC  ------------------------------
// SVD Line: 4626

//  <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40002018) desc IC1PSC </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_INPUT >> 2) & 0x3), ((TIM14_CCMR1_INPUT = (TIM14_CCMR1_INPUT & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM14_CCMR1_INPUT_IC1F  -------------------------------
// SVD Line: 4631

//  <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40002018) desc IC1F </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_INPUT >> 4) & 0xF), ((TIM14_CCMR1_INPUT = (TIM14_CCMR1_INPUT & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM14_CCMR1_INPUT  -------------------------------
// SVD Line: 4614

//  <rtree> SFDITEM_REG__TIM14_CCMR1_INPUT
//    <name> CCMR1_INPUT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002018) desc CCMR1:INPUT </i>
//    <loc> ( (unsigned int)((TIM14_CCMR1_INPUT >> 0) & 0xFFFFFFFF), ((TIM14_CCMR1_INPUT = (TIM14_CCMR1_INPUT & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_CC1S </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_INPUT_IC1F </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CCER  -------------------------------
// SVD Line: 4638

unsigned int TIM14_CCER __AT (0x40002020);



// -------------------------------  Field Item: TIM14_CCER_CC1E  ----------------------------------
// SVD Line: 4644

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002020) desc CC1E </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC1P  ----------------------------------
// SVD Line: 4649

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002020) desc CC1P </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM14_CCER_CC1NP  ----------------------------------
// SVD Line: 4654

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002020) desc CC1NP </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_CCER  -----------------------------------
// SVD Line: 4638

//  <rtree> SFDITEM_REG__TIM14_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002020) desc CCER </i>
//    <loc> ( (unsigned int)((TIM14_CCER >> 0) & 0xFFFFFFFF), ((TIM14_CCER = (TIM14_CCER & ~(0xBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1E </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1NP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CNT  --------------------------------
// SVD Line: 4661

unsigned int TIM14_CNT __AT (0x40002024);



// --------------------------------  Field Item: TIM14_CNT_CNT  -----------------------------------
// SVD Line: 4667

//  <item> SFDITEM_FIELD__TIM14_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002024) desc CNT </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_CNT >> 0) & 0xFFFF), ((TIM14_CNT = (TIM14_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_CNT  -----------------------------------
// SVD Line: 4661

//  <rtree> SFDITEM_REG__TIM14_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002024) desc CNT </i>
//    <loc> ( (unsigned int)((TIM14_CNT >> 0) & 0xFFFFFFFF), ((TIM14_CNT = (TIM14_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_PSC  --------------------------------
// SVD Line: 4674

unsigned int TIM14_PSC __AT (0x40002028);



// --------------------------------  Field Item: TIM14_PSC_PSC  -----------------------------------
// SVD Line: 4680

//  <item> SFDITEM_FIELD__TIM14_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002028) desc PSC </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_PSC >> 0) & 0xFFFF), ((TIM14_PSC = (TIM14_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_PSC  -----------------------------------
// SVD Line: 4674

//  <rtree> SFDITEM_REG__TIM14_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002028) desc PSC </i>
//    <loc> ( (unsigned int)((TIM14_PSC >> 0) & 0xFFFFFFFF), ((TIM14_PSC = (TIM14_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_ARR  --------------------------------
// SVD Line: 4687

unsigned int TIM14_ARR __AT (0x4000202C);



// --------------------------------  Field Item: TIM14_ARR_ARR  -----------------------------------
// SVD Line: 4694

//  <item> SFDITEM_FIELD__TIM14_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000202C) desc ARR </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_ARR >> 0) & 0xFFFF), ((TIM14_ARR = (TIM14_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_ARR  -----------------------------------
// SVD Line: 4687

//  <rtree> SFDITEM_REG__TIM14_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000202C) desc ARR </i>
//    <loc> ( (unsigned int)((TIM14_ARR >> 0) & 0xFFFFFFFF), ((TIM14_ARR = (TIM14_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CCR1  -------------------------------
// SVD Line: 4701

unsigned int TIM14_CCR1 __AT (0x40002034);



// -------------------------------  Field Item: TIM14_CCR1_CCR1  ----------------------------------
// SVD Line: 4707

//  <item> SFDITEM_FIELD__TIM14_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002034) desc CCR1 </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_CCR1 >> 0) & 0xFFFF), ((TIM14_CCR1 = (TIM14_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_CCR1  -----------------------------------
// SVD Line: 4701

//  <rtree> SFDITEM_REG__TIM14_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002034) desc CCR1 </i>
//    <loc> ( (unsigned int)((TIM14_CCR1 >> 0) & 0xFFFFFFFF), ((TIM14_CCR1 = (TIM14_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCR1_CCR1 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM14_OR  --------------------------------
// SVD Line: 4714

unsigned int TIM14_OR __AT (0x40002050);



// ------------------------------  Field Item: TIM14_OR_TI1_RMP  ----------------------------------
// SVD Line: 4719

//  <item> SFDITEM_FIELD__TIM14_OR_TI1_RMP
//    <name> TI1_RMP </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002050) desc TI1_RMP </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_OR >> 0) & 0x3), ((TIM14_OR = (TIM14_OR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_OR  ------------------------------------
// SVD Line: 4714

//  <rtree> SFDITEM_REG__TIM14_OR
//    <name> OR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002050) desc OR </i>
//    <loc> ( (unsigned int)((TIM14_OR >> 0) & 0xFFFFFFFF), ((TIM14_OR = (TIM14_OR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_OR_TI1_RMP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM14  -------------------------------------
// SVD Line: 4465

//  <view> TIM14
//    <name> TIM14 </name>
//    <item> SFDITEM_REG__TIM14_CR1 </item>
//    <item> SFDITEM_REG__TIM14_DIER </item>
//    <item> SFDITEM_REG__TIM14_SR </item>
//    <item> SFDITEM_REG__TIM14_EGR </item>
//    <item> SFDITEM_REG__TIM14_CCMR1_OUTPUT </item>
//    <item> SFDITEM_REG__TIM14_CCMR1_INPUT </item>
//    <item> SFDITEM_REG__TIM14_CCER </item>
//    <item> SFDITEM_REG__TIM14_CNT </item>
//    <item> SFDITEM_REG__TIM14_PSC </item>
//    <item> SFDITEM_REG__TIM14_ARR </item>
//    <item> SFDITEM_REG__TIM14_CCR1 </item>
//    <item> SFDITEM_REG__TIM14_OR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART1_SR  --------------------------------
// SVD Line: 4744

unsigned int USART1_SR __AT (0x40013800);



// --------------------------------  Field Item: USART1_SR_PE  ------------------------------------
// SVD Line: 4751

//  <item> SFDITEM_FIELD__USART1_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013800) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_FE  ------------------------------------
// SVD Line: 4757

//  <item> SFDITEM_FIELD__USART1_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40013800) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_NE  ------------------------------------
// SVD Line: 4763

//  <item> SFDITEM_FIELD__USART1_SR_NE
//    <name> NE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40013800) Noise error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.2..2> NE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_ORE  -----------------------------------
// SVD Line: 4769

//  <item> SFDITEM_FIELD__USART1_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40013800) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_IDLE  -----------------------------------
// SVD Line: 4775

//  <item> SFDITEM_FIELD__USART1_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40013800) IDLE line detected </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_RXNE  -----------------------------------
// SVD Line: 4781

//  <item> SFDITEM_FIELD__USART1_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013800) Read data register not empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_TC  ------------------------------------
// SVD Line: 4786

//  <item> SFDITEM_FIELD__USART1_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013800) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_TXE  -----------------------------------
// SVD Line: 4791

//  <item> SFDITEM_FIELD__USART1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40013800) Transmit data register empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_CTS  -----------------------------------
// SVD Line: 4797

//  <item> SFDITEM_FIELD__USART1_SR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013800) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.9..9> CTS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_ABRF  -----------------------------------
// SVD Line: 4802

//  <item> SFDITEM_FIELD__USART1_SR_ABRF
//    <name> ABRF </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40013800) Automate baudrate detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.10..10> ABRF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_ABRE  -----------------------------------
// SVD Line: 4808

//  <item> SFDITEM_FIELD__USART1_SR_ABRE
//    <name> ABRE </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40013800) Automate baudrate detection error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.11..11> ABRE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_ABRRQ  ----------------------------------
// SVD Line: 4814

//  <item> SFDITEM_FIELD__USART1_SR_ABRRQ
//    <name> ABRRQ </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40013800) Automate baudrate detection requeset </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.12..12> ABRRQ
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USART1_SR  -----------------------------------
// SVD Line: 4744

//  <rtree> SFDITEM_REG__USART1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013800) Status register </i>
//    <loc> ( (unsigned int)((USART1_SR >> 0) & 0xFFFFFFFF), ((USART1_SR = (USART1_SR & ~(0x1260UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1260) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_SR_PE </item>
//    <item> SFDITEM_FIELD__USART1_SR_FE </item>
//    <item> SFDITEM_FIELD__USART1_SR_NE </item>
//    <item> SFDITEM_FIELD__USART1_SR_ORE </item>
//    <item> SFDITEM_FIELD__USART1_SR_IDLE </item>
//    <item> SFDITEM_FIELD__USART1_SR_RXNE </item>
//    <item> SFDITEM_FIELD__USART1_SR_TC </item>
//    <item> SFDITEM_FIELD__USART1_SR_TXE </item>
//    <item> SFDITEM_FIELD__USART1_SR_CTS </item>
//    <item> SFDITEM_FIELD__USART1_SR_ABRF </item>
//    <item> SFDITEM_FIELD__USART1_SR_ABRE </item>
//    <item> SFDITEM_FIELD__USART1_SR_ABRRQ </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_DR  --------------------------------
// SVD Line: 4822

unsigned int USART1_DR __AT (0x40013804);



// --------------------------------  Field Item: USART1_DR_DR  ------------------------------------
// SVD Line: 4828

//  <item> SFDITEM_FIELD__USART1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40013804) Data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_DR >> 0) & 0x1FF), ((USART1_DR = (USART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: USART1_DR  -----------------------------------
// SVD Line: 4822

//  <rtree> SFDITEM_REG__USART1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013804) Data register </i>
//    <loc> ( (unsigned int)((USART1_DR >> 0) & 0xFFFFFFFF), ((USART1_DR = (USART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_BRR  -------------------------------
// SVD Line: 4835

unsigned int USART1_BRR __AT (0x40013808);



// ---------------------------  Field Item: USART1_BRR_DIV_Fraction  ------------------------------
// SVD Line: 4841

//  <item> SFDITEM_FIELD__USART1_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40013808) fraction of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_BRR >> 0) & 0xF), ((USART1_BRR = (USART1_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART1_BRR_DIV_Mantissa  ------------------------------
// SVD Line: 4846

//  <item> SFDITEM_FIELD__USART1_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40013808) mantissa of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_BRR >> 4) & 0xFFF), ((USART1_BRR = (USART1_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_BRR  -----------------------------------
// SVD Line: 4835

//  <rtree> SFDITEM_REG__USART1_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013808) Baud rate register </i>
//    <loc> ( (unsigned int)((USART1_BRR >> 0) & 0xFFFFFFFF), ((USART1_BRR = (USART1_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_BRR_DIV_Fraction </item>
//    <item> SFDITEM_FIELD__USART1_BRR_DIV_Mantissa </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR1  -------------------------------
// SVD Line: 4853

unsigned int USART1_CR1 __AT (0x4001380C);



// -------------------------------  Field Item: USART1_CR1_RWU  -----------------------------------
// SVD Line: 4859

//  <item> SFDITEM_FIELD__USART1_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001380C) Receiver wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_RE  -----------------------------------
// SVD Line: 4864

//  <item> SFDITEM_FIELD__USART1_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001380C) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_TE  -----------------------------------
// SVD Line: 4869

//  <item> SFDITEM_FIELD__USART1_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001380C) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_IDLEIE  ---------------------------------
// SVD Line: 4874

//  <item> SFDITEM_FIELD__USART1_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001380C) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_RXNEIE  ---------------------------------
// SVD Line: 4879

//  <item> SFDITEM_FIELD__USART1_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001380C) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_TCIE  ----------------------------------
// SVD Line: 4884

//  <item> SFDITEM_FIELD__USART1_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001380C) Transmission complete interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_TXEIE  ----------------------------------
// SVD Line: 4889

//  <item> SFDITEM_FIELD__USART1_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001380C) TXE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_PEIE  ----------------------------------
// SVD Line: 4894

//  <item> SFDITEM_FIELD__USART1_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001380C) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_PS  -----------------------------------
// SVD Line: 4899

//  <item> SFDITEM_FIELD__USART1_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001380C) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_PCE  -----------------------------------
// SVD Line: 4904

//  <item> SFDITEM_FIELD__USART1_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001380C) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_WAKE  ----------------------------------
// SVD Line: 4909

//  <item> SFDITEM_FIELD__USART1_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001380C) Wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_M  ------------------------------------
// SVD Line: 4914

//  <item> SFDITEM_FIELD__USART1_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001380C) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_UE  -----------------------------------
// SVD Line: 4919

//  <item> SFDITEM_FIELD__USART1_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001380C) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR1  -----------------------------------
// SVD Line: 4853

//  <rtree> SFDITEM_REG__USART1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001380C) Control register 1 </i>
//    <loc> ( (unsigned int)((USART1_CR1 >> 0) & 0xFFFFFFFF), ((USART1_CR1 = (USART1_CR1 & ~(0x3FFEUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFE) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR1_RWU </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_M </item>
//    <item> SFDITEM_FIELD__USART1_CR1_UE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR2  -------------------------------
// SVD Line: 4926

unsigned int USART1_CR2 __AT (0x40013810);



// -------------------------------  Field Item: USART1_CR2_ADD  -----------------------------------
// SVD Line: 4932

//  <item> SFDITEM_FIELD__USART1_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40013810) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 0) & 0xF), ((USART1_CR2 = (USART1_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_LBCL  ----------------------------------
// SVD Line: 4937

//  <item> SFDITEM_FIELD__USART1_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013810) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_CPHA  ----------------------------------
// SVD Line: 4942

//  <item> SFDITEM_FIELD__USART1_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013810) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_CPOL  ----------------------------------
// SVD Line: 4947

//  <item> SFDITEM_FIELD__USART1_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013810) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_CLKEN  ----------------------------------
// SVD Line: 4952

//  <item> SFDITEM_FIELD__USART1_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013810) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_STOP  ----------------------------------
// SVD Line: 4957

//  <item> SFDITEM_FIELD__USART1_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40013810) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 12) & 0x3), ((USART1_CR2 = (USART1_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR2  -----------------------------------
// SVD Line: 4926

//  <rtree> SFDITEM_REG__USART1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013810) Control register 2 </i>
//    <loc> ( (unsigned int)((USART1_CR2 >> 0) & 0xFFFFFFFF), ((USART1_CR2 = (USART1_CR2 & ~(0x3F0FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F0F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR2_ADD </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_STOP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR3  -------------------------------
// SVD Line: 4964

unsigned int USART1_CR3 __AT (0x40013814);



// -------------------------------  Field Item: USART1_CR3_EIE  -----------------------------------
// SVD Line: 4970

//  <item> SFDITEM_FIELD__USART1_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013814) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_HDSEL  ----------------------------------
// SVD Line: 4975

//  <item> SFDITEM_FIELD__USART1_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013814) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_RTSE  ----------------------------------
// SVD Line: 4980

//  <item> SFDITEM_FIELD__USART1_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013814) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_CTSE  ----------------------------------
// SVD Line: 4985

//  <item> SFDITEM_FIELD__USART1_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013814) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_CTSIE  ----------------------------------
// SVD Line: 4990

//  <item> SFDITEM_FIELD__USART1_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013814) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_OVER8  ----------------------------------
// SVD Line: 4995

//  <item> SFDITEM_FIELD__USART1_CR3_OVER8
//    <name> OVER8 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013814) Oversampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.11..11> OVER8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_ABREN  ----------------------------------
// SVD Line: 5000

//  <item> SFDITEM_FIELD__USART1_CR3_ABREN
//    <name> ABREN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013814) Auto baudrate enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.12..12> ABREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_ABRMOD  ---------------------------------
// SVD Line: 5005

//  <item> SFDITEM_FIELD__USART1_CR3_ABRMOD
//    <name> ABRMOD </name>
//    <rw> 
//    <i> [Bits 14..13] RW (@ 0x40013814) Auto baudrate mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR3 >> 13) & 0x3), ((USART1_CR3 = (USART1_CR3 & ~(0x3UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR3  -----------------------------------
// SVD Line: 4964

//  <rtree> SFDITEM_REG__USART1_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013814) Control register 3 </i>
//    <loc> ( (unsigned int)((USART1_CR3 >> 0) & 0xFFFFFFFF), ((USART1_CR3 = (USART1_CR3 & ~(0x7F09UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F09) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR3_EIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART1_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_OVER8 </item>
//    <item> SFDITEM_FIELD__USART1_CR3_ABREN </item>
//    <item> SFDITEM_FIELD__USART1_CR3_ABRMOD </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART1  ------------------------------------
// SVD Line: 4728

//  <view> USART1
//    <name> USART1 </name>
//    <item> SFDITEM_REG__USART1_SR </item>
//    <item> SFDITEM_REG__USART1_DR </item>
//    <item> SFDITEM_REG__USART1_BRR </item>
//    <item> SFDITEM_REG__USART1_CR1 </item>
//    <item> SFDITEM_REG__USART1_CR2 </item>
//    <item> SFDITEM_REG__USART1_CR3 </item>
//  </view>
//  


// ----------------------------   IRQ Num definition: PY32F002Bxx  --------------------------------
// SVD Line: 2



// ------------------------------------------------------------------------------------------------
// -----                              Interrupt Number Definition                             -----
// ------------------------------------------------------------------------------------------------



// ------------------------  ARM Cortex-M0+ Specific Interrupt Numbers  ---------------------------

//  <qitem> Reset_IRQ
//    <name> Reset </name>
//    <i> Reset Vector, invoked on Power up and warm reset </i>
//    <loc> 1 </loc>
//  </qitem>
//  
//  <qitem> NonMaskableInt_IRQ
//    <name> NonMaskableInt </name>
//    <i> Non maskable Interrupt, cannot be stopped or preempted </i>
//    <loc> 2 </loc>
//  </qitem>
//  
//  <qitem> HardFault_IRQ
//    <name> HardFault </name>
//    <i> Hard Fault, all classes of Fault </i>
//    <loc> 3 </loc>
//  </qitem>
//  
//  <qitem> SVCall_IRQ
//    <name> SVCall </name>
//    <i> System Service Call via SVC instruction </i>
//    <loc> 11 </loc>
//  </qitem>
//  
//  <qitem> PendSV_IRQ
//    <name> PendSV </name>
//    <i> Pendable request for system service </i>
//    <loc> 14 </loc>
//  </qitem>
//  
//  <qitem> SysTick_IRQ
//    <name> SysTick </name>
//    <i> System Tick Timer </i>
//    <loc> 15 </loc>
//  </qitem>
//  


// -------------------------  PY32F002Bxx Specific Interrupt Numbers  -----------------------------

//  <qitem> FLASH_IRQ
//    <name> FLASH </name>
//    <i> FLASH global Interrupt </i>
//    <loc> 19 </loc>
//  </qitem>
//  
//  <qitem> RCC_IRQ
//    <name> RCC </name>
//    <i> RCC global Interrupt </i>
//    <loc> 20 </loc>
//  </qitem>
//  
//  <qitem> EXTI0_1_IRQ
//    <name> EXTI0_1 </name>
//    <i> EXTI Line 0 and 1 Interrupt </i>
//    <loc> 21 </loc>
//  </qitem>
//  
//  <qitem> EXTI2_3_IRQ
//    <name> EXTI2_3 </name>
//    <i> EXTI Line 2 and 3 Interrupt </i>
//    <loc> 22 </loc>
//  </qitem>
//  
//  <qitem> EXTI4_15_IRQ
//    <name> EXTI4_15 </name>
//    <i> EXTI Line 4 to 15 Interrupt </i>
//    <loc> 23 </loc>
//  </qitem>
//  
//  <qitem> ADC_COMP_IRQ
//    <name> ADC_COMP </name>
//    <i> ADC and COMP Interrupts </i>
//    <loc> 28 </loc>
//  </qitem>
//  
//  <qitem> TIM1_BRK_UP_TRG_COM_IRQ
//    <name> TIM1_BRK_UP_TRG_COM </name>
//    <i> TIM1 Break, Update, Trigger and Commutation Interrupt </i>
//    <loc> 29 </loc>
//  </qitem>
//  
//  <qitem> TIM1_CC_IRQ
//    <name> TIM1_CC </name>
//    <i> TIM1 Capture Compare Interrupt </i>
//    <loc> 30 </loc>
//  </qitem>
//  
//  <qitem> LPTIM1_DAC_IRQ
//    <name> LPTIM1_DAC </name>
//    <i> LPTIM1, DAC global Interrupts </i>
//    <loc> 33 </loc>
//  </qitem>
//  
//  <qitem> TIM14_IRQ
//    <name> TIM14 </name>
//    <i> TIM14 global Interrupt </i>
//    <loc> 35 </loc>
//  </qitem>
//  
//  <qitem> I2C1_IRQ
//    <name> I2C1 </name>
//    <i> I2C1 global Interrupt </i>
//    <loc> 39 </loc>
//  </qitem>
//  
//  <qitem> SPI1_IRQ
//    <name> SPI1 </name>
//    <i> SPI1 global Interrupt </i>
//    <loc> 41 </loc>
//  </qitem>
//  
//  <qitem> USART1_IRQ
//    <name> USART1 </name>
//    <i> USART1 global Interrupt </i>
//    <loc> 43 </loc>
//  </qitem>
//  
//  <irqtable> PY32F002Bxx_IRQTable
//    <name> PY32F002Bxx Interrupt Table </name>
//    <nvicPrioBits> 4 </nvicPrioBits>
//    <qitem> Reset_IRQ </qitem>
//    <qitem> NonMaskableInt_IRQ </qitem>
//    <qitem> HardFault_IRQ </qitem>
//    <qitem> SVCall_IRQ </qitem>
//    <qitem> PendSV_IRQ </qitem>
//    <qitem> SysTick_IRQ </qitem>
//    <qitem> FLASH_IRQ </qitem>
//    <qitem> RCC_IRQ </qitem>
//    <qitem> EXTI0_1_IRQ </qitem>
//    <qitem> EXTI2_3_IRQ </qitem>
//    <qitem> EXTI4_15_IRQ </qitem>
//    <qitem> ADC_COMP_IRQ </qitem>
//    <qitem> TIM1_BRK_UP_TRG_COM_IRQ </qitem>
//    <qitem> TIM1_CC_IRQ </qitem>
//    <qitem> LPTIM1_DAC_IRQ </qitem>
//    <qitem> TIM14_IRQ </qitem>
//    <qitem> I2C1_IRQ </qitem>
//    <qitem> SPI1_IRQ </qitem>
//    <qitem> USART1_IRQ </qitem>
//  </irqtable>


// -----------------------------------   Menu: PY32F002Bxx  ---------------------------------------
// SVD Line: 2



// -----------------------------  Peripheral Menu: 'PY32F002Bxx'  ---------------------------------



// ------------------------------------------------------------------------------------------------
// -----                                       Main Menu                                      -----
// ------------------------------------------------------------------------------------------------

//  <b> ADC
//    <m> ADC </m>
//  </b>
//  
//  <b> COMP
//    <m> COMP1 </m>
//    <m> COMP2 </m>
//  </b>
//  
//  <b> CRC
//    <m> CRC </m>
//  </b>
//  
//  <b> DBGMCU
//    <m> DBGMCU </m>
//  </b>
//  
//  <b> EXTI
//    <m> EXTI </m>
//  </b>
//  
//  <b> Flash
//    <m> FLASH </m>
//  </b>
//  
//  <b> GPIO
//    <m> GPIOA </m>
//    <m> GPIOB </m>
//    <m> GPIOC </m>
//  </b>
//  
//  <b> I2C
//    <m> I2C </m>
//  </b>
//  
//  <b> IWDG
//    <m> IWDG </m>
//  </b>
//  
//  <b> LPTIM1
//    <m> LPTIM1 </m>
//  </b>
//  
//  <b> PWR
//    <m> PWR </m>
//  </b>
//  
//  <b> RCC
//    <m> RCC </m>
//  </b>
//  
//  <b> SPI
//    <m> SPI1 </m>
//  </b>
//  
//  <b> SYSCFG
//    <m> SYSCFG </m>
//  </b>
//  
//  <b> TIM
//    <m> TIM1 </m>
//    <m> TIM14 </m>
//  </b>
//  
//  <b> USART
//    <m> USART1 </m>
//  </b>
//  
