TimeQuest Timing Analyzer report for SeqDetector
Fri May 21 10:46:01 2021
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:ClkDivider|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:ClkDivider|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:ClkDivider|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:ClkDivider|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:ClkDivider|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:ClkDivider|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; SeqDetector                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; ClkDividerN:ClkDivider|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:ClkDivider|clkOut } ;
; CLOCK_50                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                      ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                            ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                           ;
+------------+-----------------+-------------------------------+------------------------------------------------+
; 184.4 MHz  ; 184.4 MHz       ; CLOCK_50                      ;                                                ;
; 932.84 MHz ; 437.64 MHz      ; ClkDividerN:ClkDivider|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                    ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -4.423 ; -121.083      ;
; ClkDividerN:ClkDivider|clkOut ; -0.072 ; -0.144        ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; ClkDividerN:ClkDivider|clkOut ; 0.460 ; 0.000         ;
; CLOCK_50                      ; 0.637 ; 0.000         ;
+-------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -40.265       ;
; ClkDividerN:ClkDivider|clkOut ; -1.285 ; -5.140        ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                          ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.423 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.340      ;
; -4.423 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.340      ;
; -4.423 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.340      ;
; -4.423 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.340      ;
; -4.423 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.340      ;
; -4.423 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.340      ;
; -4.421 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.338      ;
; -4.421 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.338      ;
; -4.421 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.338      ;
; -4.421 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.338      ;
; -4.421 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.338      ;
; -4.421 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.338      ;
; -4.317 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.234      ;
; -4.317 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.234      ;
; -4.317 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.234      ;
; -4.317 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.234      ;
; -4.317 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.234      ;
; -4.317 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.234      ;
; -4.286 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.615      ;
; -4.286 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.615      ;
; -4.286 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.615      ;
; -4.286 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.615      ;
; -4.286 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.615      ;
; -4.286 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.615      ;
; -4.286 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.615      ;
; -4.286 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.615      ;
; -4.286 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.615      ;
; -4.286 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.615      ;
; -4.286 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.615      ;
; -4.286 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.615      ;
; -4.284 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.613      ;
; -4.284 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.613      ;
; -4.284 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.613      ;
; -4.284 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.613      ;
; -4.284 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.613      ;
; -4.284 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.613      ;
; -4.284 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.613      ;
; -4.284 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.613      ;
; -4.284 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.613      ;
; -4.284 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.613      ;
; -4.284 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.613      ;
; -4.284 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.613      ;
; -4.191 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.520      ;
; -4.191 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.520      ;
; -4.191 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.520      ;
; -4.191 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.520      ;
; -4.191 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.520      ;
; -4.191 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.520      ;
; -4.191 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.520      ;
; -4.191 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.520      ;
; -4.191 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.520      ;
; -4.191 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.520      ;
; -4.191 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.520      ;
; -4.191 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.520      ;
; -4.171 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.088      ;
; -4.171 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.088      ;
; -4.171 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.088      ;
; -4.171 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.088      ;
; -4.171 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.088      ;
; -4.171 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.088      ;
; -4.116 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 4.603      ;
; -4.116 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 4.603      ;
; -4.116 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 4.603      ;
; -4.116 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 4.603      ;
; -4.116 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 4.603      ;
; -4.116 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 4.603      ;
; -4.104 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 4.590      ;
; -4.104 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 4.590      ;
; -4.104 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 4.590      ;
; -4.104 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 4.590      ;
; -4.104 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 4.590      ;
; -4.104 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 4.590      ;
; -4.072 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.989      ;
; -4.072 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.989      ;
; -4.072 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.989      ;
; -4.072 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.989      ;
; -4.072 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.989      ;
; -4.072 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.989      ;
; -4.063 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.392      ;
; -4.063 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.392      ;
; -4.063 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.392      ;
; -4.063 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.392      ;
; -4.063 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.392      ;
; -4.063 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.392      ;
; -4.063 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.392      ;
; -4.063 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.392      ;
; -4.063 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.392      ;
; -4.063 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.392      ;
; -4.063 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.392      ;
; -4.063 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.331      ; 5.392      ;
; -4.060 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 4.547      ;
; -4.060 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 4.547      ;
; -4.060 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 4.547      ;
; -4.060 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 4.547      ;
; -4.060 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 4.547      ;
; -4.060 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 4.547      ;
; -4.009 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.333      ; 5.340      ;
; -4.009 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.333      ; 5.340      ;
; -4.009 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.333      ; 5.340      ;
; -4.009 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.333      ; 5.340      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:ClkDivider|clkOut'                                                                                                                 ;
+--------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.072 ; SeqDetFSM:SeqDet|pstaty.S10 ; SeqDetFSM:SeqDet|pstaty.S0   ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.079     ; 0.991      ;
; -0.072 ; SeqDetFSM:SeqDet|pstaty.S10 ; SeqDetFSM:SeqDet|pstaty.S100 ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.079     ; 0.991      ;
; 0.095  ; SeqDetFSM:SeqDet|pstaty.S1  ; SeqDetFSM:SeqDet|pstaty.S10  ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.079     ; 0.824      ;
; 0.097  ; SeqDetFSM:SeqDet|pstaty.S1  ; SeqDetFSM:SeqDet|pstaty.S0   ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.079     ; 0.822      ;
+--------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:ClkDivider|clkOut'                                                                                                                 ;
+-------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.460 ; SeqDetFSM:SeqDet|pstaty.S1  ; SeqDetFSM:SeqDet|pstaty.S0   ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.079      ; 0.725      ;
; 0.461 ; SeqDetFSM:SeqDet|pstaty.S1  ; SeqDetFSM:SeqDet|pstaty.S10  ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.079      ; 0.726      ;
; 0.586 ; SeqDetFSM:SeqDet|pstaty.S10 ; SeqDetFSM:SeqDet|pstaty.S100 ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.079      ; 0.851      ;
; 0.589 ; SeqDetFSM:SeqDet|pstaty.S10 ; SeqDetFSM:SeqDet|pstaty.S0   ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.079      ; 0.854      ;
+-------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                          ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.637 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.921      ;
; 0.637 ; ClkDividerN:ClkDivider|s_divCounter[13] ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.921      ;
; 0.638 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.922      ;
; 0.638 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.922      ;
; 0.638 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.922      ;
; 0.639 ; ClkDividerN:ClkDivider|s_divCounter[25] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.923      ;
; 0.640 ; ClkDividerN:ClkDivider|s_divCounter[27] ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.924      ;
; 0.640 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.907      ;
; 0.641 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.925      ;
; 0.641 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.925      ;
; 0.641 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.925      ;
; 0.642 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.926      ;
; 0.643 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.927      ;
; 0.643 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.927      ;
; 0.644 ; ClkDividerN:ClkDivider|s_divCounter[26] ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.928      ;
; 0.791 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.489      ;
; 0.796 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.494      ;
; 0.815 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.082      ;
; 0.821 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.088      ;
; 0.824 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.091      ;
; 0.837 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.104      ;
; 0.917 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.615      ;
; 0.922 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.620      ;
; 0.940 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.638      ;
; 0.955 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.239      ;
; 0.956 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.240      ;
; 0.956 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.240      ;
; 0.956 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.240      ;
; 0.957 ; ClkDividerN:ClkDivider|s_divCounter[25] ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.241      ;
; 0.958 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.242      ;
; 0.958 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.242      ;
; 0.958 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.225      ;
; 0.960 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.658      ;
; 0.968 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.252      ;
; 0.969 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.253      ;
; 0.970 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.254      ;
; 0.970 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.970 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.254      ;
; 0.971 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.255      ;
; 0.971 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.255      ;
; 0.971 ; ClkDividerN:ClkDivider|s_divCounter[26] ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.255      ;
; 0.971 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.255      ;
; 0.973 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.257      ;
; 0.975 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.259      ;
; 0.975 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.259      ;
; 0.976 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.260      ;
; 0.976 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.260      ;
; 0.976 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.260      ;
; 1.026 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.724      ;
; 1.031 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.729      ;
; 1.043 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.741      ;
; 1.066 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.764      ;
; 1.072 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.770      ;
; 1.076 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.360      ;
; 1.077 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.361      ;
; 1.077 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.361      ;
; 1.077 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.361      ;
; 1.078 ; ClkDividerN:ClkDivider|s_divCounter[25] ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.362      ;
; 1.079 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.346      ;
; 1.079 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.363      ;
; 1.079 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.363      ;
; 1.082 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.366      ;
; 1.082 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.366      ;
; 1.082 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.366      ;
; 1.083 ; ClkDividerN:ClkDivider|s_divCounter[13] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.365      ;
; 1.084 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.351      ;
; 1.084 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.368      ;
; 1.084 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.368      ;
; 1.086 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.784      ;
; 1.088 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.786      ;
; 1.089 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.787      ;
; 1.094 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.792      ;
; 1.094 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.378      ;
; 1.096 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.380      ;
; 1.096 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.380      ;
; 1.097 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.381      ;
; 1.097 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.381      ;
; 1.097 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.381      ;
; 1.099 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.383      ;
; 1.101 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.385      ;
; 1.102 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.386      ;
; 1.102 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.384      ;
; 1.102 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.386      ;
; 1.124 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.409      ;
; 1.129 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.414      ;
; 1.141 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.408      ;
; 1.142 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.409      ;
; 1.145 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.412      ;
; 1.147 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.414      ;
; 1.150 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.417      ;
; 1.152 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.850      ;
; 1.157 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.855      ;
; 1.176 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.872      ;
; 1.192 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.890      ;
; 1.198 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.896      ;
; 1.203 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.487      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                              ;
+-------------+-----------------+-------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                    ; Note                                           ;
+-------------+-----------------+-------------------------------+------------------------------------------------+
; 201.69 MHz  ; 201.69 MHz      ; CLOCK_50                      ;                                                ;
; 1037.34 MHz ; 437.64 MHz      ; ClkDividerN:ClkDivider|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+-------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.958 ; -108.307      ;
; ClkDividerN:ClkDivider|clkOut ; 0.036  ; 0.000         ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; ClkDividerN:ClkDivider|clkOut ; 0.424 ; 0.000         ;
; CLOCK_50                      ; 0.582 ; 0.000         ;
+-------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -40.265       ;
; ClkDividerN:ClkDivider|clkOut ; -1.285 ; -5.140        ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                           ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.958 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.884      ;
; -3.958 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.884      ;
; -3.958 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.884      ;
; -3.958 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.884      ;
; -3.958 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.884      ;
; -3.958 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.884      ;
; -3.942 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.868      ;
; -3.942 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.868      ;
; -3.942 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.868      ;
; -3.942 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.868      ;
; -3.942 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.868      ;
; -3.942 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.868      ;
; -3.876 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.802      ;
; -3.876 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.802      ;
; -3.876 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.802      ;
; -3.876 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.802      ;
; -3.876 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.802      ;
; -3.876 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.802      ;
; -3.861 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.166      ;
; -3.861 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.166      ;
; -3.861 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.166      ;
; -3.861 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.166      ;
; -3.861 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.166      ;
; -3.861 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.166      ;
; -3.861 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.166      ;
; -3.861 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.166      ;
; -3.861 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.166      ;
; -3.861 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.166      ;
; -3.861 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.166      ;
; -3.861 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.166      ;
; -3.845 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.150      ;
; -3.845 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.150      ;
; -3.845 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.150      ;
; -3.845 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.150      ;
; -3.845 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.150      ;
; -3.845 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.150      ;
; -3.845 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.150      ;
; -3.845 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.150      ;
; -3.845 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.150      ;
; -3.845 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.150      ;
; -3.845 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.150      ;
; -3.845 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.150      ;
; -3.779 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.084      ;
; -3.779 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.084      ;
; -3.779 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.084      ;
; -3.779 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.084      ;
; -3.779 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.084      ;
; -3.779 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.084      ;
; -3.779 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.084      ;
; -3.779 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.084      ;
; -3.779 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.084      ;
; -3.779 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.084      ;
; -3.779 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.084      ;
; -3.779 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 5.084      ;
; -3.760 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.686      ;
; -3.760 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.686      ;
; -3.760 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.686      ;
; -3.760 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.686      ;
; -3.760 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.686      ;
; -3.760 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.686      ;
; -3.715 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.246      ;
; -3.715 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.246      ;
; -3.715 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.246      ;
; -3.715 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.246      ;
; -3.715 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.246      ;
; -3.715 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.246      ;
; -3.708 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.239      ;
; -3.708 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.239      ;
; -3.708 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.239      ;
; -3.708 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.239      ;
; -3.708 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.239      ;
; -3.708 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.239      ;
; -3.663 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 4.968      ;
; -3.663 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 4.968      ;
; -3.663 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 4.968      ;
; -3.663 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 4.968      ;
; -3.663 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 4.968      ;
; -3.663 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 4.968      ;
; -3.663 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 4.968      ;
; -3.663 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 4.968      ;
; -3.663 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 4.968      ;
; -3.663 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 4.968      ;
; -3.663 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 4.968      ;
; -3.663 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 4.968      ;
; -3.632 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.558      ;
; -3.632 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.558      ;
; -3.632 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.558      ;
; -3.632 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.558      ;
; -3.632 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.558      ;
; -3.632 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.558      ;
; -3.625 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.156      ;
; -3.625 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.156      ;
; -3.625 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.156      ;
; -3.625 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.156      ;
; -3.625 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.156      ;
; -3.625 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 4.156      ;
; -3.618 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.089     ; 4.528      ;
; -3.618 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.089     ; 4.528      ;
; -3.618 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.089     ; 4.528      ;
; -3.618 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.089     ; 4.528      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:ClkDivider|clkOut'                                                                                                                 ;
+-------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.036 ; SeqDetFSM:SeqDet|pstaty.S10 ; SeqDetFSM:SeqDet|pstaty.S0   ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.070     ; 0.893      ;
; 0.036 ; SeqDetFSM:SeqDet|pstaty.S10 ; SeqDetFSM:SeqDet|pstaty.S100 ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.070     ; 0.893      ;
; 0.188 ; SeqDetFSM:SeqDet|pstaty.S1  ; SeqDetFSM:SeqDet|pstaty.S10  ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.070     ; 0.741      ;
; 0.189 ; SeqDetFSM:SeqDet|pstaty.S1  ; SeqDetFSM:SeqDet|pstaty.S0   ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.070     ; 0.740      ;
+-------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:ClkDivider|clkOut'                                                                                                                  ;
+-------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.424 ; SeqDetFSM:SeqDet|pstaty.S1  ; SeqDetFSM:SeqDet|pstaty.S0   ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.070      ; 0.665      ;
; 0.426 ; SeqDetFSM:SeqDet|pstaty.S1  ; SeqDetFSM:SeqDet|pstaty.S10  ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.070      ; 0.667      ;
; 0.538 ; SeqDetFSM:SeqDet|pstaty.S10 ; SeqDetFSM:SeqDet|pstaty.S100 ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.070      ; 0.779      ;
; 0.541 ; SeqDetFSM:SeqDet|pstaty.S10 ; SeqDetFSM:SeqDet|pstaty.S0   ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.070      ; 0.782      ;
+-------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                           ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.582 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.841      ;
; 0.582 ; ClkDividerN:ClkDivider|s_divCounter[13] ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.841      ;
; 0.583 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.842      ;
; 0.583 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.842      ;
; 0.584 ; ClkDividerN:ClkDivider|s_divCounter[25] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.843      ;
; 0.584 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.843      ;
; 0.585 ; ClkDividerN:ClkDivider|s_divCounter[27] ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.844      ;
; 0.585 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.829      ;
; 0.585 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.844      ;
; 0.587 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.831      ;
; 0.587 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.846      ;
; 0.587 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.846      ;
; 0.587 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.846      ;
; 0.588 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.847      ;
; 0.589 ; ClkDividerN:ClkDivider|s_divCounter[26] ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.848      ;
; 0.589 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.848      ;
; 0.589 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.848      ;
; 0.590 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.849      ;
; 0.700 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.339      ;
; 0.711 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.350      ;
; 0.756 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.000      ;
; 0.761 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.005      ;
; 0.765 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.009      ;
; 0.777 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.021      ;
; 0.810 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.449      ;
; 0.821 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.460      ;
; 0.825 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.464      ;
; 0.868 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.127      ;
; 0.869 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.128      ;
; 0.869 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.128      ;
; 0.870 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.129      ;
; 0.870 ; ClkDividerN:ClkDivider|s_divCounter[25] ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.129      ;
; 0.871 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.115      ;
; 0.872 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.511      ;
; 0.873 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.132      ;
; 0.874 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.133      ;
; 0.874 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.133      ;
; 0.875 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.134      ;
; 0.875 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.876 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.135      ;
; 0.876 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.135      ;
; 0.877 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.136      ;
; 0.877 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.136      ;
; 0.877 ; ClkDividerN:ClkDivider|s_divCounter[26] ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.136      ;
; 0.878 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.137      ;
; 0.884 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.143      ;
; 0.887 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.146      ;
; 0.887 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.146      ;
; 0.888 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.147      ;
; 0.888 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.147      ;
; 0.889 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.148      ;
; 0.905 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.544      ;
; 0.916 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.555      ;
; 0.920 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.559      ;
; 0.935 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.574      ;
; 0.940 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.579      ;
; 0.967 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.226      ;
; 0.968 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.227      ;
; 0.968 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.227      ;
; 0.969 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.228      ;
; 0.969 ; ClkDividerN:ClkDivider|s_divCounter[25] ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.228      ;
; 0.970 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.214      ;
; 0.973 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.232      ;
; 0.973 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.232      ;
; 0.979 ; ClkDividerN:ClkDivider|s_divCounter[13] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.237      ;
; 0.979 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.238      ;
; 0.979 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.238      ;
; 0.979 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.618      ;
; 0.980 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.239      ;
; 0.981 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.225      ;
; 0.982 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.621      ;
; 0.983 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.242      ;
; 0.984 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.243      ;
; 0.984 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.243      ;
; 0.986 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.245      ;
; 0.986 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.245      ;
; 0.987 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.626      ;
; 0.987 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.246      ;
; 0.987 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.246      ;
; 0.988 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.247      ;
; 0.990 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.629      ;
; 0.994 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.253      ;
; 0.997 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.255      ;
; 0.997 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.256      ;
; 0.998 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.257      ;
; 0.999 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.258      ;
; 1.013 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.272      ;
; 1.015 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.654      ;
; 1.026 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.665      ;
; 1.039 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.298      ;
; 1.042 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.680      ;
; 1.044 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.288      ;
; 1.045 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.684      ;
; 1.046 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.290      ;
; 1.050 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.689      ;
; 1.052 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.296      ;
; 1.055 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.299      ;
; 1.057 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.301      ;
; 1.078 ; ClkDividerN:ClkDivider|s_divCounter[13] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.336      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -1.583 ; -42.726       ;
; ClkDividerN:ClkDivider|clkOut ; 0.478  ; 0.000         ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; ClkDividerN:ClkDivider|clkOut ; 0.205 ; 0.000         ;
; CLOCK_50                      ; 0.289 ; 0.000         ;
+-------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -3.000 ; -34.327       ;
; ClkDividerN:ClkDivider|clkOut ; -1.000 ; -4.000        ;
+-------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                           ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.583 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.528      ;
; -1.583 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.528      ;
; -1.583 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.528      ;
; -1.583 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.528      ;
; -1.583 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.528      ;
; -1.583 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.528      ;
; -1.582 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.527      ;
; -1.582 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.527      ;
; -1.582 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.527      ;
; -1.582 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.527      ;
; -1.582 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.527      ;
; -1.582 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.527      ;
; -1.538 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.676      ;
; -1.538 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.676      ;
; -1.538 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.676      ;
; -1.538 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.676      ;
; -1.538 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.676      ;
; -1.538 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.676      ;
; -1.538 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.676      ;
; -1.538 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.676      ;
; -1.538 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.676      ;
; -1.538 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.676      ;
; -1.538 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.676      ;
; -1.538 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.676      ;
; -1.537 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.675      ;
; -1.537 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.675      ;
; -1.537 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.675      ;
; -1.537 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.675      ;
; -1.537 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.675      ;
; -1.537 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.675      ;
; -1.537 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.675      ;
; -1.537 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.675      ;
; -1.537 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.675      ;
; -1.537 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.675      ;
; -1.537 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.675      ;
; -1.537 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.675      ;
; -1.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.467      ;
; -1.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.467      ;
; -1.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.467      ;
; -1.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.467      ;
; -1.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.467      ;
; -1.522 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.467      ;
; -1.477 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.615      ;
; -1.477 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.615      ;
; -1.477 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.615      ;
; -1.477 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.615      ;
; -1.477 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.615      ;
; -1.477 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.615      ;
; -1.477 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.615      ;
; -1.477 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.615      ;
; -1.477 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.615      ;
; -1.477 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.615      ;
; -1.477 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.615      ;
; -1.477 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.615      ;
; -1.449 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.394      ;
; -1.449 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.394      ;
; -1.449 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.394      ;
; -1.449 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.394      ;
; -1.449 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.394      ;
; -1.449 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.394      ;
; -1.427 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 2.170      ;
; -1.427 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 2.170      ;
; -1.427 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 2.170      ;
; -1.427 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 2.170      ;
; -1.427 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 2.170      ;
; -1.427 ; ClkDividerN:ClkDivider|s_divCounter[6]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 2.170      ;
; -1.415 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 2.157      ;
; -1.415 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 2.157      ;
; -1.415 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 2.157      ;
; -1.415 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 2.157      ;
; -1.415 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 2.157      ;
; -1.415 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 2.157      ;
; -1.412 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.357      ;
; -1.412 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.357      ;
; -1.412 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.357      ;
; -1.412 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.357      ;
; -1.412 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.357      ;
; -1.412 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.357      ;
; -1.404 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.542      ;
; -1.404 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.542      ;
; -1.404 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.542      ;
; -1.404 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.542      ;
; -1.404 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.542      ;
; -1.404 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.542      ;
; -1.404 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.542      ;
; -1.404 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.542      ;
; -1.404 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.542      ;
; -1.404 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.542      ;
; -1.404 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.542      ;
; -1.404 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.542      ;
; -1.399 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 2.142      ;
; -1.399 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 2.142      ;
; -1.399 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 2.142      ;
; -1.399 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 2.142      ;
; -1.399 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 2.142      ;
; -1.399 ; ClkDividerN:ClkDivider|s_divCounter[7]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 2.142      ;
; -1.388 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.528      ;
; -1.388 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.528      ;
; -1.388 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.528      ;
; -1.388 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.528      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:ClkDivider|clkOut'                                                                                                                 ;
+-------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.478 ; SeqDetFSM:SeqDet|pstaty.S10 ; SeqDetFSM:SeqDet|pstaty.S0   ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.040     ; 0.469      ;
; 0.479 ; SeqDetFSM:SeqDet|pstaty.S10 ; SeqDetFSM:SeqDet|pstaty.S100 ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.040     ; 0.468      ;
; 0.556 ; SeqDetFSM:SeqDet|pstaty.S1  ; SeqDetFSM:SeqDet|pstaty.S10  ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.040     ; 0.391      ;
; 0.557 ; SeqDetFSM:SeqDet|pstaty.S1  ; SeqDetFSM:SeqDet|pstaty.S0   ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 1.000        ; -0.040     ; 0.390      ;
+-------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:ClkDivider|clkOut'                                                                                                                  ;
+-------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.205 ; SeqDetFSM:SeqDet|pstaty.S1  ; SeqDetFSM:SeqDet|pstaty.S0   ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.040      ; 0.329      ;
; 0.206 ; SeqDetFSM:SeqDet|pstaty.S1  ; SeqDetFSM:SeqDet|pstaty.S10  ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.040      ; 0.330      ;
; 0.267 ; SeqDetFSM:SeqDet|pstaty.S10 ; SeqDetFSM:SeqDet|pstaty.S100 ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.040      ; 0.391      ;
; 0.268 ; SeqDetFSM:SeqDet|pstaty.S10 ; SeqDetFSM:SeqDet|pstaty.S0   ; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 0.000        ; 0.040      ; 0.392      ;
+-------+-----------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                           ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.289 ; ClkDividerN:ClkDivider|s_divCounter[13] ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.423      ;
; 0.290 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.424      ;
; 0.291 ; ClkDividerN:ClkDivider|s_divCounter[25] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; ClkDividerN:ClkDivider|s_divCounter[27] ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.427      ;
; 0.294 ; ClkDividerN:ClkDivider|s_divCounter[26] ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.428      ;
; 0.294 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.428      ;
; 0.365 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.491      ;
; 0.366 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.492      ;
; 0.368 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.494      ;
; 0.375 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.501      ;
; 0.380 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.709      ;
; 0.383 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.712      ;
; 0.439 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.573      ;
; 0.440 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.574      ;
; 0.440 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.574      ;
; 0.440 ; ClkDividerN:ClkDivider|s_divCounter[25] ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.574      ;
; 0.440 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.574      ;
; 0.441 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.575      ;
; 0.441 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.770      ;
; 0.442 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.576      ;
; 0.444 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.773      ;
; 0.446 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.775      ;
; 0.449 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.778      ;
; 0.450 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.584      ;
; 0.450 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.584      ;
; 0.451 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.585      ;
; 0.451 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.585      ;
; 0.451 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.585      ;
; 0.451 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.585      ;
; 0.452 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.586      ;
; 0.452 ; ClkDividerN:ClkDivider|s_divCounter[26] ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.586      ;
; 0.453 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.587      ;
; 0.454 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.588      ;
; 0.454 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.588      ;
; 0.454 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.588      ;
; 0.454 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.588      ;
; 0.455 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.589      ;
; 0.499 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.828      ;
; 0.502 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.831      ;
; 0.502 ; ClkDividerN:ClkDivider|s_divCounter[11] ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.636      ;
; 0.503 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.637      ;
; 0.503 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.637      ;
; 0.503 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.637      ;
; 0.503 ; ClkDividerN:ClkDivider|s_divCounter[25] ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.637      ;
; 0.504 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.504 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.638      ;
; 0.505 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.639      ;
; 0.506 ; ClkDividerN:ClkDivider|s_divCounter[13] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.638      ;
; 0.506 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.640      ;
; 0.506 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.640      ;
; 0.506 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.640      ;
; 0.507 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.836      ;
; 0.507 ; ClkDividerN:ClkDivider|s_divCounter[21] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.641      ;
; 0.508 ; ClkDividerN:ClkDivider|s_divCounter[23] ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.642      ;
; 0.509 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.838      ;
; 0.510 ; ClkDividerN:ClkDivider|s_divCounter[5]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.839      ;
; 0.512 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.841      ;
; 0.512 ; ClkDividerN:ClkDivider|s_divCounter[4]  ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.841      ;
; 0.516 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.650      ;
; 0.516 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.650      ;
; 0.517 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.651      ;
; 0.517 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.651      ;
; 0.517 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.651      ;
; 0.517 ; ClkDividerN:ClkDivider|s_divCounter[3]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; ClkDividerN:ClkDivider|s_divCounter[10] ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.651      ;
; 0.518 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.847      ;
; 0.518 ; ClkDividerN:ClkDivider|s_divCounter[24] ; ClkDividerN:ClkDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.652      ;
; 0.519 ; ClkDividerN:ClkDivider|s_divCounter[8]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.653      ;
; 0.519 ; ClkDividerN:ClkDivider|s_divCounter[20] ; ClkDividerN:ClkDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.653      ;
; 0.520 ; ClkDividerN:ClkDivider|s_divCounter[18] ; ClkDividerN:ClkDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.654      ;
; 0.520 ; ClkDividerN:ClkDivider|s_divCounter[16] ; ClkDividerN:ClkDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.654      ;
; 0.520 ; ClkDividerN:ClkDivider|s_divCounter[22] ; ClkDividerN:ClkDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.654      ;
; 0.521 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.850      ;
; 0.521 ; ClkDividerN:ClkDivider|s_divCounter[12] ; ClkDividerN:ClkDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.653      ;
; 0.523 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.526 ; ClkDividerN:ClkDivider|s_divCounter[2]  ; ClkDividerN:ClkDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; ClkDividerN:ClkDivider|s_divCounter[0]  ; ClkDividerN:ClkDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.565 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.894      ;
; 0.568 ; ClkDividerN:ClkDivider|s_divCounter[1]  ; ClkDividerN:ClkDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.897      ;
; 0.569 ; ClkDividerN:ClkDivider|s_divCounter[13] ; ClkDividerN:ClkDivider|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.701      ;
; 0.569 ; ClkDividerN:ClkDivider|s_divCounter[9]  ; ClkDividerN:ClkDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.703      ;
; 0.569 ; ClkDividerN:ClkDivider|s_divCounter[19] ; ClkDividerN:ClkDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.703      ;
; 0.569 ; ClkDividerN:ClkDivider|s_divCounter[17] ; ClkDividerN:ClkDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.703      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+--------------------------------+----------+-------+----------+---------+---------------------+
; Clock                          ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack               ; -4.423   ; 0.205 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                      ; -4.423   ; 0.289 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:ClkDivider|clkOut ; -0.072   ; 0.205 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                ; -121.227 ; 0.0   ; 0.0      ; 0.0     ; -45.405             ;
;  CLOCK_50                      ; -121.083 ; 0.000 ; N/A      ; N/A     ; -40.265             ;
;  ClkDividerN:ClkDivider|clkOut ; -0.144   ; 0.000 ; N/A      ; N/A     ; -5.140              ;
+--------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 4        ; 0        ; 0        ; 0        ;
; CLOCK_50                      ; CLOCK_50                      ; 1218     ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; 4        ; 0        ; 0        ; 0        ;
; CLOCK_50                      ; CLOCK_50                      ; 1218     ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 9     ; 9    ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------+
; Clock Status Summary                                                               ;
+-------------------------------+-------------------------------+------+-------------+
; Target                        ; Clock                         ; Type ; Status      ;
+-------------------------------+-------------------------------+------+-------------+
; CLOCK_50                      ; CLOCK_50                      ; Base ; Constrained ;
; ClkDividerN:ClkDivider|clkOut ; ClkDividerN:ClkDivider|clkOut ; Base ; Constrained ;
+-------------------------------+-------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Fri May 21 10:45:59 2021
Info: Command: quartus_sta SeqDetector -c SeqDetector
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SeqDetector.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:ClkDivider|clkOut ClkDividerN:ClkDivider|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.423
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.423            -121.083 CLOCK_50 
    Info (332119):    -0.072              -0.144 ClkDividerN:ClkDivider|clkOut 
Info (332146): Worst-case hold slack is 0.460
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.460               0.000 ClkDividerN:ClkDivider|clkOut 
    Info (332119):     0.637               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.265 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:ClkDivider|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.958
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.958            -108.307 CLOCK_50 
    Info (332119):     0.036               0.000 ClkDividerN:ClkDivider|clkOut 
Info (332146): Worst-case hold slack is 0.424
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.424               0.000 ClkDividerN:ClkDivider|clkOut 
    Info (332119):     0.582               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.265 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:ClkDivider|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.583
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.583             -42.726 CLOCK_50 
    Info (332119):     0.478               0.000 ClkDividerN:ClkDivider|clkOut 
Info (332146): Worst-case hold slack is 0.205
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.205               0.000 ClkDividerN:ClkDivider|clkOut 
    Info (332119):     0.289               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.327 CLOCK_50 
    Info (332119):    -1.000              -4.000 ClkDividerN:ClkDivider|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4838 megabytes
    Info: Processing ended: Fri May 21 10:46:01 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


