; REQUIRES: solver, solver-model

; RUN: %souper-check %solver -infer-rhs -souper-infer-inst -souper-synthesis-wiring-iterations=25 -souper-synthesis-comps=const,slt,xor %s > %t1
; RUN: %FileCheck %s < %t1

; CHECK:      %9:i32 = xor %0, %2
; CHECK-NEXT: %10:i1 = slt %9, 0
; CHECK-NEXT: result %10

; (a<0 && b>=0) || (a>=0 && b<0)

%0:i32 = var
%1:i1 = slt 4294967295:i32, %0
%2:i32 = var
%3:i1 = slt %2, 0:i32
%4:i1 = and %1, %3
%5:i1 = slt 4294967295:i32, %2
%6:i1 = slt %0, 0:i32
%7:i1 = and %5, %6
%8:i1 = xor %4, %7
infer %8
