{
    "version": "https://jsonfeed.org/version/1",
    "title": "我的博客 • All posts by \"单周期cpu\" tag",
    "description": "",
    "home_page_url": "http://LuoYZ1028.github.io/myBlog",
    "items": [
        {
            "id": "http://luoyz1028.github.io/myBlog/2022/10/05/RISC-V%E5%8D%95%E5%91%A8%E6%9C%9FCPU/",
            "url": "http://luoyz1028.github.io/myBlog/2022/10/05/RISC-V%E5%8D%95%E5%91%A8%E6%9C%9FCPU/",
            "title": "RISC-V单周期CPU",
            "date_published": "2022-10-05T12:00:21.000Z",
            "content_html": "<h1 id=\"写在前面\"><a class=\"markdownIt-Anchor\" href=\"#写在前面\">#</a> 写在前面</h1>\n<blockquote>\n<p><a href=\"https://blog.csdn.net/paticita/article/details/119508499\">CSDN 相关博客页</a></p>\n</blockquote>\n<p>里面详细说明了这个项目的来龙去脉，同时对项目的关键点进行了简单的描述，建议结合项目代码进行阅读</p>\n<h1 id=\"内容摘要\"><a class=\"markdownIt-Anchor\" href=\"#内容摘要\">#</a> 内容摘要</h1>\n<ul>\n<li>使用 Verilog 语言，配合 Vivado 软件进行硬件设计，并最终能生成比特流导入板子进行实际效果模拟</li>\n<li>指令集架构基于 risc-v，32 位基础整数指令，没有特权指令或是内核态，也不存在中断操作</li>\n<li>该部分是单周期模型，所有指令都限定在一个周期内进行 5 个阶段：取指<span class=\"katex\"><span class=\"katex-mathml\"><math xmlns=\"http://www.w3.org/1998/Math/MathML\"><semantics><mrow><mo>→</mo></mrow><annotation encoding=\"application/x-tex\">\\to</annotation></semantics></math></span><span class=\"katex-html\" aria-hidden=\"true\"><span class=\"base\"><span class=\"strut\" style=\"height:0.36687em;vertical-align:0em;\"></span><span class=\"mrel\">→</span></span></span></span> 译码<span class=\"katex\"><span class=\"katex-mathml\"><math xmlns=\"http://www.w3.org/1998/Math/MathML\"><semantics><mrow><mo>→</mo></mrow><annotation encoding=\"application/x-tex\">\\to</annotation></semantics></math></span><span class=\"katex-html\" aria-hidden=\"true\"><span class=\"base\"><span class=\"strut\" style=\"height:0.36687em;vertical-align:0em;\"></span><span class=\"mrel\">→</span></span></span></span> 执行<span class=\"katex\"><span class=\"katex-mathml\"><math xmlns=\"http://www.w3.org/1998/Math/MathML\"><semantics><mrow><mo>→</mo></mrow><annotation encoding=\"application/x-tex\">\\to</annotation></semantics></math></span><span class=\"katex-html\" aria-hidden=\"true\"><span class=\"base\"><span class=\"strut\" style=\"height:0.36687em;vertical-align:0em;\"></span><span class=\"mrel\">→</span></span></span></span> 访存<span class=\"katex\"><span class=\"katex-mathml\"><math xmlns=\"http://www.w3.org/1998/Math/MathML\"><semantics><mrow><mo>→</mo></mrow><annotation encoding=\"application/x-tex\">\\to</annotation></semantics></math></span><span class=\"katex-html\" aria-hidden=\"true\"><span class=\"base\"><span class=\"strut\" style=\"height:0.36687em;vertical-align:0em;\"></span><span class=\"mrel\">→</span></span></span></span> 写回，因此整体时延超大，主频难以提升\n<ul>\n<li>但这并不意味单周期模型就是废物，相反，单周期模型能够证明我们设计的合理性</li>\n<li>此外单周期模型提供 5 段流水的思想，能够大幅度减少流水线 CPU 的设计难度</li>\n<li>忽视单周期模型的设计很可能会导致流水线的 Bug 多如牛毛，不过单周期确实没有多大的实际应用意义</li>\n</ul>\n</li>\n</ul>\n",
            "tags": [
                "risc-v",
                "单周期CPU"
            ]
        }
    ]
}