# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 6
attribute \top 1
attribute \src "dut.sv:1.1-10.10"
module \always01
  attribute \src "dut.sv:8.24-8.33"
  attribute \unused_bits "4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  wire width 32 $add$dut.sv:8$2_Y
  attribute \src "dut.sv:3.7-3.12"
  wire input 1 \clock
  attribute \src "dut.sv:4.14-4.19"
  wire width 4 output 3 \count
  attribute \src "dut.sv:3.14-3.19"
  wire input 2 \reset
  attribute \src "dut.sv:8.24-8.33"
  cell $add $add$dut.sv:8$2
    parameter \A_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A \count
    connect \B 1
    connect \Y $add$dut.sv:8$2_Y
  end
  attribute \src "dut.sv:7.1-8.34"
  cell $sdff $auto$ff.cc:266:slice$5
    parameter \CLK_POLARITY 1
    parameter \SRST_POLARITY 1
    parameter \SRST_VALUE 4'0000
    parameter \WIDTH 4
    connect \CLK \clock
    connect \D $add$dut.sv:8$2_Y [3:0]
    connect \Q \count
    connect \SRST \reset
  end
end
