# 주석
주석은 문장 앞에 -- 로 만든다.

``` VHDL
-- This is a comment.
```

# 라이브러리
``` VHDL
library ieee;
use ieee.std_logic_1164.all;
```

std_logic_1164 패키지를 불러온다. 이 라이브러리는 추가적인 타입, 연산자, 함수 등을 VHDL에 추가할 수 있다.

# entity 선언
entity 선언은 회로에서 필수적인 I/O 신호들을 서술(outline)한다.

+ 1-bit_Comparator.vhdl
``` VHDL
-- entity eq1 선언. 신호 i0, i1, eq을 정의한다.
entity eq1 is
	port
	(
		i0, i1; in std_logic; -- input 신호
		eq: out std_logic -- output 신호
	);
end eq1;
```

우변에 in 혹은 out을 붙이는 것으로 입출력 신호를 선언할 수 있다. 또한 **inout**으로 양방향성의 신호를 선언할 수 있다.

# 데이터 타입
VHDL은 객체가 반드시 데이터 타입을 지녀야 하고, 정의된 값과 연산자만이 객체에 적용될 수 있는 언어 강 타입(strongly typed language)이다.
+ std_logic 타입은 std_logic_1164 패키지에 정의되어 있으며 9개의 값으로 구성되어 있다. **'0'** 은 논리적 0을, **'1'** 은 논리적 1을, **'Z'** 는 하이 임피던스(high impedance)를 나타내며, 합성(synthesize)될 수 있다. **'U'** 는 초기화 되지 않은 상태(uninitialized), **'X'** 는 불명(unknown, 값과 결과를 정하는 것이 불가능한 상태)을 나타내며, simulation에서 사용할 것이다. 이 외의 다른 값들('-', 'H', 'L', 'W')은 이 책에서 사용하지 않는다.
+ 디지털 회로에서 신호는 빈번하게 여러개의 bit를 포함하므로, std_logic 요소의 배열로 정의된 **std_logic_vector** 데이터 타입이 이때 사용될 수 있다. 예시로, 8bit 입력 포트는 다음과 같이 선언될 수 있다.
``` vhdl
a: in std_logic_vector(7 downto 0);
```
+ (7 downto 4)와 같이 원하는 범위를 설정할 수 있고, a(1)과 같이 배열의 한 요소에 접근할 수도 있다.
+ (0 to 7)과 같은 형식은 일반적으로 피한다.
+ not, and, or, xor 등을 포함한 논리연산자는 std_logic_vector와 std_logic 데이터 타입에 정의되어 있다. 

# Architecture body
아키텍쳐(Architecture)는 회로의 운영을 기술(記述)한다.
``` vhdl
-- sum of products architecture
architecture sop_arch of eq1 is 
    signal p0, p1: std_logic;
begin
    -- sum of two product terms
    eq <= p0 or p1;
    -- product terms
    p0 <= (not i0) and (not i1);
    p1 <= i0 and i1;
end sop_arch;
```
VHDL은 하나의 entity와 연관된 여러개의 아키텍쳐를 허용한다.
아키텍쳐는 다음과 같이 상수, 내부 신호 등을 구체화하는 임의의 선언구간(declaration section)을 포함할 수 있다.
``` vhdl
    signal p0, p1: std_logic;
```
**begin**과**end** 로 둘러싸인 부분은 주요 기술(main description)로, 3개의 병행 처리문(concurrent statement)을 포함한다. C언어와 같은 절차적 언어와는 달리, 병행 처리문은 회로부품과 비슷하게 병렬적으로 운영된다.
다음과 같이 좌변의 신호는 해당 부분의 출력으로 간주할 수 있으며, 이 식(expression)은 회로의 기능과 상응하는 입력 신호를 구체화한다.
``` vhdl
    eq <= p0 or p1;
```
이 서술은 or 연산자를 처리하는 것으로, p0 또는 p1의 값이 변할 때, 서술문이 작동하여 식이 평가(evaluate)되며, 기본 전파 지연(default propagation delay)이후 새로운 값이 eq에 할당된다.

<br/>

![SmartSelect_20220818-155258_Logic Gate Simulator](https://user-images.githubusercontent.com/111409004/185324093-1806cfce-cf86-46f4-b6c9-4c2c93ec9026.jpg)

*1-bit Comparator*
<br/>

# Structural Description
디지털 시스템은 몇개의 작은 서브시스템(subsystem)들로 구성된다. 서브시스템은 우리들에게 하여금 단순한 시스템이나 미리 설계된 부품으로부터 큰 시스템을 만들 수 있게 해준다. 이러한 작업을 수행하기 위해 VHDL은 *component instantiation(entity의 subcomponent를 정의하고, 신호 또는 값을 해당 subcomponent의 포트와 연결하는 것)* 라고 알려진 매커니즘을 제공한다. 이러한 타입의 코드를 **structure description** 이라고 한다.

+ 2-bit Comparator

2-bit Comparator는 a, b 두개의 입력포트와 aeqb 하나의 출력포트를 가지며, 그 구조는 1-bit Comparator를 2개 이은 것과 같다. 

![2022-08-18 23 15 22](https://user-images.githubusercontent.com/111409004/185417323-6f3e9218-a524-406f-8d71-b1fe794e9b16.png)

*2-bit Comparator*

<br/>

``` vhdl
-- entity를 포함한 코드의 전문은 2-bit_Comparator.vhdl 파일에 있음
architecture struc_arch of eq2 is
  signal e0, e1: std_logic;
begin
  -- instantiate two 1-bit comparators
  eq_bit0_unit: entity work.eq1(sop_arch)
    port map( i0 => a(0), i1 => b(0), eq => e0 );
  eq_bit1_unit: entity work.eq1(sop_arch)
    port map( i0 => a(1), i1 => b(1), eq => e1 );
  
  aeqb <= e0 and e1;

end struc_arch;
```

위의 architecture는 2개의 component instantiation 서술문을 포함한다. 그 문법은 다음과 같다.

``` vhdl
	unit_label: entity lib_name.entity_name(arch_name)
		port map
		(
			formal_signal => actual_signal,
			formal_signal => actual_signal,
			...
			formal_signal => actual_signal
		);
```

서술문의 첫 부분은 어떤 부품(component)이 사용되는지 구체화한다. **unit_label** 은 부품에 고유한 이름을 붙여준다.(예시로, 2 bit Comparator의 architecture에서는 1 bit Comparator 2개에 각각 eq_bit0_unit, eq_bit1_unit 이라는 고유한 이름을 붙여주었다.)

**lib_name** 은 부품이 어디(어느 라이브러리)에 속해있는지 가르키며, **entity_name** 과 **arch_name** 은 각각 부품의 entity와 architecture의 이름을 가리킨다. 이때 **arch_name** 은 선택적으로 적을 수 있으며, 생략하면 마지막으로 컴파일된 architecture가 사용된다.

서술문의 두번째 부분은 포트 매핑(port mapping)이다. 이는 부품의 entity가 선언한 I/O 포트와(*formal signals*), architecture에서 사용하는 신호(*actual signals*)의 연결을 가리킨다. 

``` vhdl
  eq_bit0_unit: entity work.eq1(sop_arch)
    port map( i0 => a(0), i1 => b(0), eq => e0 );
```

이제 위의 코드를 해석해보자. **work** 라이브러리는 컴파일된 부품의 entity와 architecture 유닛이 저장된 곳이다. eq1과 sop_arch는 각각 1-bit Comparator에서 정의된 entity와 architecture의 이름이다. 

component instantiation 서술문또한 병행처리문이며, 마치 다른 언어의 함수와 같이, 'black box'로 둘러싸인 회로를 대표한다(이것은 즉 2-bit Comparator의 구조 그림에서 1-bit Comparator가 구체적인 게이트가 아닌 eq_bitX_unit이라는 이름의 박스로 나타내어져 있다는 뜻이다).

코드는 본질적으로 도식에 대한 텍스트 설명이다. 비록 코드로 된 설명은 사람이 그림을 이해하기 위한 제대로 된 방법이 아니긴 하지만, 대신에 코드는 모든 표현을 하나의 HDL 프레임워크에 집어넣을 수 있다.

component instantiation은 VHDL 93에서 처음으로 추가되었다. 따라서 구버젼인 VHDL 87에서는 부품이 반드시 먼저 선언되어야 한다. VHDL 87을 기준으로 한 Structual Description의 예시는 다음과 같다. (entity는 위의 것과 동일하다)

``` vhdl
architecture vhd_87_arch of eq2 is
	-- component declaration
	component eq1
		port
		(
			i0, i1: in std_logic;
			eq: out std_logic
		);
	end component;
	
	signal e0, e1: std_logic;
begin
	-- instantiate two 1-bit comparators
	eq_bit0_unit: eq1
		port map( i0 => a(0), i1 => b(0), eq => e0 );
	eq_bit1_unit: eq2
		port map( i0 => a(1), i1 => b(1), eq => e1 );
	
	aeqb <= e1 and e1;

end vhd_87_arch;
```

상술한 대로 부품인 1-bit Comparator가 **component** 문으로 먼저 선언되어야 하며, "eq_bit0_unit: entity work.eq1(sop-arch)" 였던 부분이 "eq_bit0_unit: eq1"으로 변경되었다.

# Test Bench

