[Multiplexer2.png](https://zh.wikipedia.org/wiki/File:Multiplexer2.png "fig:Multiplexer2.png")
[Demultiplexer.png](https://zh.wikipedia.org/wiki/File:Demultiplexer.png "fig:Demultiplexer.png")
在[电子技术](../Page/电子技术.md "wikilink")（特别是[数字电路](../Page/数字电路.md "wikilink")）中，**数据选择器**（，简称：\<ref
name =
"wisegeek\></ref>），或称**多路复用器**，是一种可以从多个[模拟或](../Page/模擬信號.md "wikilink")[数字输入信号中选择一个信号进行输出的器件](https://zh.wikipedia.org/wiki/数字信号 "wikilink")。\[1\]
一个有 2<sup>*n*</sup> 输入端的数据选择器有 *n*
个可选择的输入－输出线路，可以通过控制端来选择其中一个信号被选择作为输出。\[2\]
数据选择器主要用于增加一定量的时间和[带宽内的可以通过](../Page/带宽.md "wikilink")[网络发送的数据量](../Page/计算机网络.md "wikilink")。\[3\]

数据选择器使多个信号共享一个设备或资源，例如一个[模拟数字转换器或一个传输线](https://zh.wikipedia.org/wiki/模拟数字转换器 "wikilink")，而不必给每一个输入信号配备一个设备。

## 结构图

在结构图中，数据选择器的符号是一个等腰梯形，其中较长的底上为数个输入引脚，较短的底上为一个输出引脚。右图即为一个2选1数据选择器的结构图和其等效简化图。Sel引脚可以选择需要的信号。

此外，在很多数据选择器里，还有一个“使能”引脚用于控制器件的有效或者无效\[4\]。

## 数字电路中的应用

在[数字电路设计中](../Page/数字电路.md "wikilink")，选择端的输入信号是[数字信号](https://zh.wikipedia.org/wiki/数字信号 "wikilink")。在2选1数据选择器的例子中，选择端输入低电平0，则输出引脚会输出\(\scriptstyle I_0\)上的输入信号；反之，当选择端输入高电平1，则输出引脚会输出\(\scriptstyle I_1\)上的输入信号。当输入引脚的数目更多时，情况与上面类似，不过所需的选择端引脚数目变为\(\scriptstyle \left \lceil \log_2(n) \right \rceil\)个，这里\(\scriptstyle n\)是输入引脚的个数。

[Multiplexer_2-to-1.svg](https://zh.wikipedia.org/wiki/File:Multiplexer_2-to-1.svg "fig:Multiplexer_2-to-1.svg")
一个2选1数据选择器有如下的[布尔函数](../Page/布尔函数.md "wikilink")，\(\scriptstyle A\)和\(\scriptstyle B\)分别表示两个输入信号，\(\scriptstyle S\)为选择信号，\(\scriptstyle Z\)为输出信号，则有

  -
    \(Z = ( A \cdot \overline{S}) + (B \cdot S)\)

注意，并非所有的逻辑函数直接具有以上的形式，但是所有的逻辑函数都可以使用[香农展开](https://zh.wikipedia.org/wiki/香农展开 "wikilink")（Shannon's
expansion）的方法将它变换为上面这种形式。逻辑函数\(Z\)可以用下面的[真值表表示](../Page/真值表.md "wikilink")：

|                    |                    |                    |                    |
| ------------------ | ------------------ | ------------------ | ------------------ |
| \(\scriptstyle S\) | \(\scriptstyle A\) | \(\scriptstyle B\) | \(\scriptstyle Z\) |
| 0                  | 1                  | 1                  | 1                  |
| 1                  | 0                  | 1                  |                    |
| 0                  | 1                  | 0                  |                    |
| 0                  | 0                  | 0                  |                    |
| 1                  | 1                  | 1                  | 1                  |
| 1                  | 0                  | 0                  |                    |
| 0                  | 1                  | 1                  |                    |
| 0                  | 0                  | 0                  |                    |

这个真值表显示，当\(\scriptstyle S=0\)，那么\(\scriptstyle Z=A\)；而当\(\scriptstyle S=1\)，则\(\scriptstyle Z=B\)。在具体的电路中，实现一个这样的2选1数据选择器需要2个[与门](../Page/与门.md "wikilink")、一个[或门和一个](../Page/或门.md "wikilink")[非门](https://zh.wikipedia.org/wiki/非门 "wikilink")。

更大型的数据选择器也较常见，而且正如上面描述的，\(n\)个输入引脚需要\(\scriptstyle \left \lceil \log_2(n) \right \rceil\)个选择引脚。其他常见的类型有4选1、8选1和16选1等。由于数字逻辑采用[二进制的](https://zh.wikipedia.org/wiki/二进制 "wikilink")[数字信号](https://zh.wikipedia.org/wiki/数字信号 "wikilink")，输入引脚的个数通常是2的[幂](https://zh.wikipedia.org/wiki/幂 "wikilink")。

<File:Multiplexer> 4-to-1.svg|4选1数据选择器 <File:Multiplexer>
8-to-1.svg|8选1数据选择器 <File:Multiplexer> 16-to-1.svg|16选1数据选择器

4选1数据选择器的布尔函数如下：

\[F = (A \cdot \overline{S_0} \cdot \overline{S_1}) + (B \cdot \overline {S_0} \cdot S_1) + (C \cdot S_0 \cdot \overline{S_1}) + (D \cdot S_0 \cdot S_1)\]

这样的数据选择器可以由如下的电路实现：

<table>
<tbody>
<tr class="odd">
<td><table>
<tbody>
<tr class="odd">
<td><p><a href="https://zh.wikipedia.org/wiki/File:Mux_from_3_state_buffers.png" title="fig:Mux_from_3_state_buffers.png">Mux_from_3_state_buffers.png</a></p></td>
</tr>
<tr class="even">
<td><p>两种实现方式：</p>
<ul>
<li>由一个<a href="../Page/译码器.md" title="wikilink">译码器</a>、几个与门、一个或门实现</li>
<li>由几个<a href="https://zh.wikipedia.org/wiki/三态门" title="wikilink">三态门</a>、几个与门（与门充当译码器）</li>
</ul>
<p>注意：<span class="math inline">$\scriptstyle I_n$</span>输入引脚的下标表示选择端所表示的二进制数的各位<br />
</p></td>
</tr>
</tbody>
</table></td>
</tr>
</tbody>
</table>

### 芯片的级联

大型的数据选择器可以由较小的数据选择器[级联来实现](https://zh.wikipedia.org/wiki/级联 "wikilink")\[5\]。例如，一个8选1数据选择器可以由两个4选1数据选择器组成，一个4选1数据选择器可以由两个2选1数据选择器组成。在前者中，两个4选1选择器的输出端连接到2选1选择器，并且两个4选1选择器和一个2选1选择器的选择端的引脚平行地接出，视为“8选1数据选择器”的“3个选择引脚”。

### 数据选择集成芯片

[7400系列有若干种](https://zh.wikipedia.org/wiki/7400系列 "wikilink")[集成电路具有数据选择器功能](../Page/集成电路.md "wikilink")，列表如下\[6\]：

|   | IC 芯片代号 | 功能        | 输出状态      |
| - | ------- | --------- | --------- |
| 1 | 74157   | 四2选1数据选择器 | 输出原变量     |
| 2 | 74158   | 四2选1数据选择器 | 输出反变量     |
| 3 | 74153   | 双4选1数据选择器 | 输出原变量     |
| 4 | 74352   | 双4选1数据选择器 | 输出反变量     |
| 5 | 74151A  | 8选1数据选择器  | 输出原变量/反变量 |
| 6 | 74151   | 8选1数据选择器  | 输出反变量     |
| 7 | 74150   | 16选1数据选择器 | 输出反变量     |

## 数据选择器作为可编程逻辑器件

数据选择器同样可被用作[可编程逻辑器件](https://zh.wikipedia.org/wiki/可编程逻辑器件 "wikilink")。通过指定输入信号的排列，用户可以创建一个定制的逻辑电路。选择引脚充当了逻辑输入的功能。当生产成本和模块化有限的时候，这种方式十分有用。

在[硬件描述语言中](../Page/硬件描述语言.md "wikilink")，可以采用数据流或者行为语句对数据选择器进行描述。例如，在[Verilog中](../Page/Verilog.md "wikilink")，可以使用条件运算符`条件?表达式1:表达式2`或者使用`if`条件结构或`case`选择结构来实现数据选择器。

## 参考文献

  -
## 相关内容

  - [数字用户线接入复用设备](https://zh.wikipedia.org/wiki/数字用户线接入复用设备 "wikilink")
  - [多路复用](../Page/多路复用.md "wikilink")
      - [码分多址](https://zh.wikipedia.org/wiki/码分多址 "wikilink")

      - [频分多路复用](https://zh.wikipedia.org/wiki/FDM "wikilink")

      - [时分多路复用](https://zh.wikipedia.org/wiki/时分多路复用 "wikilink")

      - [波分复用](https://zh.wikipedia.org/wiki/波分复用 "wikilink")

      -
[Category:数字电子](https://zh.wikipedia.org/wiki/Category:数字电子 "wikilink")

1.

2.

3.
4.

5.

6.