
TimerBasic3.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         0000010a  00800200  000002c0  00000354  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000002c0  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000002  0080030a  0080030a  0000045e  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000045e  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000490  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000a8  00000000  00000000  000004d0  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000010e2  00000000  00000000  00000578  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000c61  00000000  00000000  0000165a  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000639  00000000  00000000  000022bb  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000174  00000000  00000000  000028f4  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000064a  00000000  00000000  00002a68  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000037a  00000000  00000000  000030b2  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000088  00000000  00000000  0000342c  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	65 c0       	rjmp	.+202    	; 0xcc <__ctors_end>
   2:	00 00       	nop
   4:	80 c0       	rjmp	.+256    	; 0x106 <__bad_interrupt>
   6:	00 00       	nop
   8:	7e c0       	rjmp	.+252    	; 0x106 <__bad_interrupt>
   a:	00 00       	nop
   c:	7c c0       	rjmp	.+248    	; 0x106 <__bad_interrupt>
   e:	00 00       	nop
  10:	a5 c0       	rjmp	.+330    	; 0x15c <__vector_4>
  12:	00 00       	nop
  14:	78 c0       	rjmp	.+240    	; 0x106 <__bad_interrupt>
  16:	00 00       	nop
  18:	76 c0       	rjmp	.+236    	; 0x106 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	74 c0       	rjmp	.+232    	; 0x106 <__bad_interrupt>
  1e:	00 00       	nop
  20:	b0 c0       	rjmp	.+352    	; 0x182 <__vector_8>
  22:	00 00       	nop
  24:	70 c0       	rjmp	.+224    	; 0x106 <__bad_interrupt>
  26:	00 00       	nop
  28:	6e c0       	rjmp	.+220    	; 0x106 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	6c c0       	rjmp	.+216    	; 0x106 <__bad_interrupt>
  2e:	00 00       	nop
  30:	6a c0       	rjmp	.+212    	; 0x106 <__bad_interrupt>
  32:	00 00       	nop
  34:	68 c0       	rjmp	.+208    	; 0x106 <__bad_interrupt>
  36:	00 00       	nop
  38:	66 c0       	rjmp	.+204    	; 0x106 <__bad_interrupt>
  3a:	00 00       	nop
  3c:	64 c0       	rjmp	.+200    	; 0x106 <__bad_interrupt>
  3e:	00 00       	nop
  40:	62 c0       	rjmp	.+196    	; 0x106 <__bad_interrupt>
  42:	00 00       	nop
  44:	60 c0       	rjmp	.+192    	; 0x106 <__bad_interrupt>
  46:	00 00       	nop
  48:	5e c0       	rjmp	.+188    	; 0x106 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	5c c0       	rjmp	.+184    	; 0x106 <__bad_interrupt>
  4e:	00 00       	nop
  50:	5a c0       	rjmp	.+180    	; 0x106 <__bad_interrupt>
  52:	00 00       	nop
  54:	58 c0       	rjmp	.+176    	; 0x106 <__bad_interrupt>
  56:	00 00       	nop
  58:	56 c0       	rjmp	.+172    	; 0x106 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	54 c0       	rjmp	.+168    	; 0x106 <__bad_interrupt>
  5e:	00 00       	nop
  60:	52 c0       	rjmp	.+164    	; 0x106 <__bad_interrupt>
  62:	00 00       	nop
  64:	50 c0       	rjmp	.+160    	; 0x106 <__bad_interrupt>
  66:	00 00       	nop
  68:	4e c0       	rjmp	.+156    	; 0x106 <__bad_interrupt>
  6a:	00 00       	nop
  6c:	4c c0       	rjmp	.+152    	; 0x106 <__bad_interrupt>
  6e:	00 00       	nop
  70:	4a c0       	rjmp	.+148    	; 0x106 <__bad_interrupt>
  72:	00 00       	nop
  74:	48 c0       	rjmp	.+144    	; 0x106 <__bad_interrupt>
  76:	00 00       	nop
  78:	46 c0       	rjmp	.+140    	; 0x106 <__bad_interrupt>
  7a:	00 00       	nop
  7c:	44 c0       	rjmp	.+136    	; 0x106 <__bad_interrupt>
  7e:	00 00       	nop
  80:	42 c0       	rjmp	.+132    	; 0x106 <__bad_interrupt>
  82:	00 00       	nop
  84:	40 c0       	rjmp	.+128    	; 0x106 <__bad_interrupt>
  86:	00 00       	nop
  88:	3e c0       	rjmp	.+124    	; 0x106 <__bad_interrupt>
  8a:	00 00       	nop
  8c:	3c c0       	rjmp	.+120    	; 0x106 <__bad_interrupt>
  8e:	00 00       	nop
  90:	3a c0       	rjmp	.+116    	; 0x106 <__bad_interrupt>
  92:	00 00       	nop
  94:	38 c0       	rjmp	.+112    	; 0x106 <__bad_interrupt>
  96:	00 00       	nop
  98:	36 c0       	rjmp	.+108    	; 0x106 <__bad_interrupt>
  9a:	00 00       	nop
  9c:	34 c0       	rjmp	.+104    	; 0x106 <__bad_interrupt>
  9e:	00 00       	nop
  a0:	32 c0       	rjmp	.+100    	; 0x106 <__bad_interrupt>
  a2:	00 00       	nop
  a4:	30 c0       	rjmp	.+96     	; 0x106 <__bad_interrupt>
  a6:	00 00       	nop
  a8:	2e c0       	rjmp	.+92     	; 0x106 <__bad_interrupt>
  aa:	00 00       	nop
  ac:	2c c0       	rjmp	.+88     	; 0x106 <__bad_interrupt>
  ae:	00 00       	nop
  b0:	2a c0       	rjmp	.+84     	; 0x106 <__bad_interrupt>
  b2:	00 00       	nop
  b4:	28 c0       	rjmp	.+80     	; 0x106 <__bad_interrupt>
  b6:	00 00       	nop
  b8:	26 c0       	rjmp	.+76     	; 0x106 <__bad_interrupt>
  ba:	00 00       	nop
  bc:	75 c0       	rjmp	.+234    	; 0x1a8 <__vector_47>
  be:	00 00       	nop
  c0:	22 c0       	rjmp	.+68     	; 0x106 <__bad_interrupt>
  c2:	00 00       	nop
  c4:	20 c0       	rjmp	.+64     	; 0x106 <__bad_interrupt>
  c6:	00 00       	nop
  c8:	1e c0       	rjmp	.+60     	; 0x106 <__bad_interrupt>
	...

000000cc <__ctors_end>:
  cc:	11 24       	eor	r1, r1
  ce:	1f be       	out	0x3f, r1	; 63
  d0:	cf ef       	ldi	r28, 0xFF	; 255
  d2:	d1 e2       	ldi	r29, 0x21	; 33
  d4:	de bf       	out	0x3e, r29	; 62
  d6:	cd bf       	out	0x3d, r28	; 61

000000d8 <__do_copy_data>:
  d8:	13 e0       	ldi	r17, 0x03	; 3
  da:	a0 e0       	ldi	r26, 0x00	; 0
  dc:	b2 e0       	ldi	r27, 0x02	; 2
  de:	e0 ec       	ldi	r30, 0xC0	; 192
  e0:	f2 e0       	ldi	r31, 0x02	; 2
  e2:	00 e0       	ldi	r16, 0x00	; 0
  e4:	0b bf       	out	0x3b, r16	; 59
  e6:	02 c0       	rjmp	.+4      	; 0xec <__do_copy_data+0x14>
  e8:	07 90       	elpm	r0, Z+
  ea:	0d 92       	st	X+, r0
  ec:	aa 30       	cpi	r26, 0x0A	; 10
  ee:	b1 07       	cpc	r27, r17
  f0:	d9 f7       	brne	.-10     	; 0xe8 <__do_copy_data+0x10>

000000f2 <__do_clear_bss>:
  f2:	23 e0       	ldi	r18, 0x03	; 3
  f4:	aa e0       	ldi	r26, 0x0A	; 10
  f6:	b3 e0       	ldi	r27, 0x03	; 3
  f8:	01 c0       	rjmp	.+2      	; 0xfc <.do_clear_bss_start>

000000fa <.do_clear_bss_loop>:
  fa:	1d 92       	st	X+, r1

000000fc <.do_clear_bss_start>:
  fc:	ac 30       	cpi	r26, 0x0C	; 12
  fe:	b2 07       	cpc	r27, r18
 100:	e1 f7       	brne	.-8      	; 0xfa <.do_clear_bss_loop>
 102:	bf d0       	rcall	.+382    	; 0x282 <main>
 104:	db c0       	rjmp	.+438    	; 0x2bc <_exit>

00000106 <__bad_interrupt>:
 106:	7c cf       	rjmp	.-264    	; 0x0 <__vectors>

00000108 <fnd_write>:
    } else {        
        fnd_write_number(0, num_1, 0);
        fnd_write_number(1, num_10, 0);
        fnd_write_number(2, num_100, 0);                
    }    
}
 108:	9f b7       	in	r25, 0x3f	; 63
 10a:	f8 94       	cli
 10c:	84 bb       	out	0x14, r24	; 20
 10e:	68 b9       	out	0x08, r22	; 8
 110:	87 e0       	ldi	r24, 0x07	; 7
 112:	84 bb       	out	0x14, r24	; 20
 114:	99 23       	and	r25, r25
 116:	0c f4       	brge	.+2      	; 0x11a <fnd_write+0x12>
 118:	78 94       	sei
 11a:	08 95       	ret

0000011c <fnd_clear_all>:
 11c:	60 e0       	ldi	r22, 0x00	; 0
 11e:	80 e0       	ldi	r24, 0x00	; 0
 120:	f3 df       	rcall	.-26     	; 0x108 <fnd_write>
 122:	60 e0       	ldi	r22, 0x00	; 0
 124:	81 e0       	ldi	r24, 0x01	; 1
 126:	f0 df       	rcall	.-32     	; 0x108 <fnd_write>
 128:	60 e0       	ldi	r22, 0x00	; 0
 12a:	82 e0       	ldi	r24, 0x02	; 2
 12c:	ed cf       	rjmp	.-38     	; 0x108 <fnd_write>
 12e:	08 95       	ret

00000130 <led_write>:
 * -------------------------------------------------------------------------- */
void led_write(uint8_t value)
{
    uint8_t sreg;
    
    sreg = SREG;            // save SREG
 130:	9f b7       	in	r25, 0x3f	; 63
    cli();                  // disable interrupt to prevent shared-data problem
 132:	f8 94       	cli
 * arguments
 *  - fnd_num: FND number (2 ~ 0)
 * -------------------------------------------------------------------------- */
inline static void fnd_select(uint8_t fnd_num)
{
    PORTG = fnd_num;
 134:	23 e0       	ldi	r18, 0x03	; 3
 136:	24 bb       	out	0x14, r18	; 20
    
    sreg = SREG;            // save SREG
    cli();                  // disable interrupt to prevent shared-data problem

    fnd_select(3);
    PORTC = value;
 138:	88 b9       	out	0x08, r24	; 8
/* ----------------------------------------------------------------------------
 * deselect selected FND
 * -------------------------------------------------------------------------- */
inline static void fnd_deselect(void)
{
    PORTG = 0x07;
 13a:	87 e0       	ldi	r24, 0x07	; 7
 13c:	84 bb       	out	0x14, r24	; 20

    fnd_select(3);
    PORTC = value;
    fnd_deselect();

    if(sreg&0x80)           // if global interrupt was enabled before executing cli()
 13e:	99 23       	and	r25, r25
 140:	0c f4       	brge	.+2      	; 0x144 <led_write+0x14>
        sei();              // enable interrupt        
 142:	78 94       	sei
 144:	08 95       	ret

00000146 <fnd_init>:
 * initialize port for FND/LED interface
 * -------------------------------------------------------------------------- */
inline static void fnd_port_init(void)
{
    // configure output
    DDRC = 0xff;            // PORTC[7..0]
 146:	8f ef       	ldi	r24, 0xFF	; 255
 148:	87 b9       	out	0x07, r24	; 7
    DDRG = 0x07;            // PORTG[2..0]
 14a:	87 e0       	ldi	r24, 0x07	; 7
 14c:	83 bb       	out	0x13, r24	; 19
    DDRB |= _BV(LED_COLOR);
 14e:	84 b1       	in	r24, 0x04	; 4
 150:	80 61       	ori	r24, 0x10	; 16
 152:	84 b9       	out	0x04, r24	; 4
 * initialize FND/LED
 * -------------------------------------------------------------------------- */
void fnd_init(void)
{
    fnd_port_init();
    fnd_clear_all();
 154:	e3 df       	rcall	.-58     	; 0x11c <fnd_clear_all>
    led_write(0xff);
 156:	8f ef       	ldi	r24, 0xFF	; 255
 158:	eb cf       	rjmp	.-42     	; 0x130 <led_write>
 15a:	08 95       	ret

0000015c <__vector_4>:

uint8_t i= 0;
uint8_t idx= 0;
uint8_t duty_cycle= 50;

ISR(INT3_vect){
 15c:	1f 92       	push	r1
 15e:	0f 92       	push	r0
 160:	0f b6       	in	r0, 0x3f	; 63
 162:	0f 92       	push	r0
 164:	11 24       	eor	r1, r1
 166:	8f 93       	push	r24
	if(duty_cycle > 0)
 168:	80 91 00 02 	lds	r24, 0x0200	; 0x800200 <__DATA_REGION_ORIGIN__>
 16c:	88 23       	and	r24, r24
 16e:	19 f0       	breq	.+6      	; 0x176 <__vector_4+0x1a>
	duty_cycle -= 10;
 170:	8a 50       	subi	r24, 0x0A	; 10
 172:	80 93 00 02 	sts	0x0200, r24	; 0x800200 <__DATA_REGION_ORIGIN__>
}
 176:	8f 91       	pop	r24
 178:	0f 90       	pop	r0
 17a:	0f be       	out	0x3f, r0	; 63
 17c:	0f 90       	pop	r0
 17e:	1f 90       	pop	r1
 180:	18 95       	reti

00000182 <__vector_8>:
ISR(INT7_vect){
 182:	1f 92       	push	r1
 184:	0f 92       	push	r0
 186:	0f b6       	in	r0, 0x3f	; 63
 188:	0f 92       	push	r0
 18a:	11 24       	eor	r1, r1
 18c:	8f 93       	push	r24
	if(duty_cycle < 100)
 18e:	80 91 00 02 	lds	r24, 0x0200	; 0x800200 <__DATA_REGION_ORIGIN__>
 192:	84 36       	cpi	r24, 0x64	; 100
 194:	18 f4       	brcc	.+6      	; 0x19c <__vector_8+0x1a>
	duty_cycle += 10;
 196:	86 5f       	subi	r24, 0xF6	; 246
 198:	80 93 00 02 	sts	0x0200, r24	; 0x800200 <__DATA_REGION_ORIGIN__>
}
 19c:	8f 91       	pop	r24
 19e:	0f 90       	pop	r0
 1a0:	0f be       	out	0x3f, r0	; 63
 1a2:	0f 90       	pop	r0
 1a4:	1f 90       	pop	r1
 1a6:	18 95       	reti

000001a8 <__vector_47>:

ISR(TIMER5_COMPA_vect){
 1a8:	1f 92       	push	r1
 1aa:	0f 92       	push	r0
 1ac:	0f b6       	in	r0, 0x3f	; 63
 1ae:	0f 92       	push	r0
 1b0:	11 24       	eor	r1, r1
 1b2:	0b b6       	in	r0, 0x3b	; 59
 1b4:	0f 92       	push	r0
 1b6:	8f 93       	push	r24
 1b8:	ef 93       	push	r30
 1ba:	ff 93       	push	r31
	OCR2A = signal_table[i++];
 1bc:	e0 91 0b 03 	lds	r30, 0x030B	; 0x80030b <i>
 1c0:	81 e0       	ldi	r24, 0x01	; 1
 1c2:	8e 0f       	add	r24, r30
 1c4:	80 93 0b 03 	sts	0x030B, r24	; 0x80030b <i>
 1c8:	f0 e0       	ldi	r31, 0x00	; 0
 1ca:	e7 5f       	subi	r30, 0xF7	; 247
 1cc:	fd 4f       	sbci	r31, 0xFD	; 253
 1ce:	80 81       	ld	r24, Z
 1d0:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7e00b3>
}
 1d4:	ff 91       	pop	r31
 1d6:	ef 91       	pop	r30
 1d8:	8f 91       	pop	r24
 1da:	0f 90       	pop	r0
 1dc:	0b be       	out	0x3b, r0	; 59
 1de:	0f 90       	pop	r0
 1e0:	0f be       	out	0x3f, r0	; 63
 1e2:	0f 90       	pop	r0
 1e4:	1f 90       	pop	r1
 1e6:	18 95       	reti

000001e8 <ioport_init>:
void ioport_init(){
	DDRB |= _BV(PB4); // OC2A output
 1e8:	84 b1       	in	r24, 0x04	; 4
 1ea:	80 61       	ori	r24, 0x10	; 16
 1ec:	84 b9       	out	0x04, r24	; 4
	DDRE |= _BV(PE3); // OC3A output
 1ee:	8d b1       	in	r24, 0x0d	; 13
 1f0:	88 60       	ori	r24, 0x08	; 8
 1f2:	8d b9       	out	0x0d, r24	; 13
	
	PORTD = _BV(SW3); // pull-up resistor enable
 1f4:	88 e0       	ldi	r24, 0x08	; 8
 1f6:	8b b9       	out	0x0b, r24	; 11
	PORTE = _BV(SW2); // pull-up resistor enable
 1f8:	80 e8       	ldi	r24, 0x80	; 128
 1fa:	8e b9       	out	0x0e, r24	; 14
 1fc:	08 95       	ret

000001fe <timer_init>:
}
void timer_init(void){
	TCCR2A = _BV(COM2A1) | _BV(WGM21)| _BV(WGM20) ; // Fast PWM mode, OC2A output
 1fe:	83 e8       	ldi	r24, 0x83	; 131
 200:	80 93 b0 00 	sts	0x00B0, r24	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7e00b0>
	TCCR2B = _BV(CS20); // prescaler 1
 204:	81 e0       	ldi	r24, 0x01	; 1
 206:	80 93 b1 00 	sts	0x00B1, r24	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7e00b1>
	OCR2A = 127; // Duty cycle 50% : (1+TOP)/2 -1 
 20a:	8f e7       	ldi	r24, 0x7F	; 127
 20c:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7e00b3>

	TCCR3A = _BV(COM3A1) |_BV(WGM31); // Phase collect PWM mode
 210:	82 e8       	ldi	r24, 0x82	; 130
 212:	80 93 90 00 	sts	0x0090, r24	; 0x800090 <__TEXT_REGION_LENGTH__+0x7e0090>
	TCCR3B = _BV(WGM33) | _BV(CS31); // prescaler 8, 
 216:	82 e1       	ldi	r24, 0x12	; 18
 218:	80 93 91 00 	sts	0x0091, r24	; 0x800091 <__TEXT_REGION_LENGTH__+0x7e0091>
	ICR3 = 1000; // F_CPU/(2*8*freq), freq = 1000  
 21c:	88 ee       	ldi	r24, 0xE8	; 232
 21e:	93 e0       	ldi	r25, 0x03	; 3
 220:	90 93 97 00 	sts	0x0097, r25	; 0x800097 <__TEXT_REGION_LENGTH__+0x7e0097>
 224:	80 93 96 00 	sts	0x0096, r24	; 0x800096 <__TEXT_REGION_LENGTH__+0x7e0096>
	OCR3A = 500; // Duty cycle 50% : TOP/2 
 228:	84 ef       	ldi	r24, 0xF4	; 244
 22a:	91 e0       	ldi	r25, 0x01	; 1
 22c:	90 93 99 00 	sts	0x0099, r25	; 0x800099 <__TEXT_REGION_LENGTH__+0x7e0099>
 230:	80 93 98 00 	sts	0x0098, r24	; 0x800098 <__TEXT_REGION_LENGTH__+0x7e0098>
	
	TCCR5B = _BV(WGM52) | _BV(CS51); // CTC mode, prescaler 8
 234:	8a e0       	ldi	r24, 0x0A	; 10
 236:	80 93 21 01 	sts	0x0121, r24	; 0x800121 <__TEXT_REGION_LENGTH__+0x7e0121>
	OCR5A = 1952;  // F_CPU/(8*256*4) -1;
 23a:	80 ea       	ldi	r24, 0xA0	; 160
 23c:	97 e0       	ldi	r25, 0x07	; 7
 23e:	90 93 29 01 	sts	0x0129, r25	; 0x800129 <__TEXT_REGION_LENGTH__+0x7e0129>
 242:	80 93 28 01 	sts	0x0128, r24	; 0x800128 <__TEXT_REGION_LENGTH__+0x7e0128>
 246:	08 95       	ret

00000248 <interrupt_init>:
}
void interrupt_init(void){
	EICRA = _BV(ISC31); // Falling edge trigger
 248:	80 e8       	ldi	r24, 0x80	; 128
 24a:	80 93 69 00 	sts	0x0069, r24	; 0x800069 <__TEXT_REGION_LENGTH__+0x7e0069>
	EICRB = _BV(ISC71); 
 24e:	80 93 6a 00 	sts	0x006A, r24	; 0x80006a <__TEXT_REGION_LENGTH__+0x7e006a>
	EIMSK = _BV(INT7) | _BV(INT3); // External interrupt enable
 252:	88 e8       	ldi	r24, 0x88	; 136
 254:	8d bb       	out	0x1d, r24	; 29
	
	TIMSK5 = _BV(OCIE5A);
 256:	82 e0       	ldi	r24, 0x02	; 2
 258:	80 93 73 00 	sts	0x0073, r24	; 0x800073 <__TEXT_REGION_LENGTH__+0x7e0073>
	
	sei();
 25c:	78 94       	sei
 25e:	08 95       	ret

00000260 <set_timer3_dutycycle>:
}
void set_timer3_dutycycle(uint8_t dutycycle){
	OCR3A = 10*dutycycle; // (TOP/100)*dutycycle 
 260:	90 e0       	ldi	r25, 0x00	; 0
 262:	9c 01       	movw	r18, r24
 264:	22 0f       	add	r18, r18
 266:	33 1f       	adc	r19, r19
 268:	88 0f       	add	r24, r24
 26a:	99 1f       	adc	r25, r25
 26c:	88 0f       	add	r24, r24
 26e:	99 1f       	adc	r25, r25
 270:	88 0f       	add	r24, r24
 272:	99 1f       	adc	r25, r25
 274:	82 0f       	add	r24, r18
 276:	93 1f       	adc	r25, r19
 278:	90 93 99 00 	sts	0x0099, r25	; 0x800099 <__TEXT_REGION_LENGTH__+0x7e0099>
 27c:	80 93 98 00 	sts	0x0098, r24	; 0x800098 <__TEXT_REGION_LENGTH__+0x7e0098>
 280:	08 95       	ret

00000282 <main>:
}
int main(void)
{
	ioport_init();
 282:	b2 df       	rcall	.-156    	; 0x1e8 <ioport_init>
	timer_init();
 284:	bc df       	rcall	.-136    	; 0x1fe <timer_init>
	interrupt_init();
 286:	e0 df       	rcall	.-64     	; 0x248 <interrupt_init>
 288:	5e df       	rcall	.-324    	; 0x146 <fnd_init>
	fnd_init();
 28a:	e0 91 0a 03 	lds	r30, 0x030A	; 0x80030a <__data_end>
	
    while (1) 
    {
		led_write(led_pattern[idx++%8]);
 28e:	81 e0       	ldi	r24, 0x01	; 1
 290:	8e 0f       	add	r24, r30
 292:	80 93 0a 03 	sts	0x030A, r24	; 0x80030a <__data_end>
 296:	e7 70       	andi	r30, 0x07	; 7
 298:	f0 e0       	ldi	r31, 0x00	; 0
 29a:	ef 5f       	subi	r30, 0xFF	; 255
 29c:	fd 4f       	sbci	r31, 0xFD	; 253
 29e:	80 81       	ld	r24, Z
 2a0:	47 df       	rcall	.-370    	; 0x130 <led_write>
 2a2:	2f ef       	ldi	r18, 0xFF	; 255
 2a4:	84 e3       	ldi	r24, 0x34	; 52
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 2a6:	9c e0       	ldi	r25, 0x0C	; 12
 2a8:	21 50       	subi	r18, 0x01	; 1
 2aa:	80 40       	sbci	r24, 0x00	; 0
 2ac:	90 40       	sbci	r25, 0x00	; 0
 2ae:	e1 f7       	brne	.-8      	; 0x2a8 <main+0x26>
 2b0:	00 c0       	rjmp	.+0      	; 0x2b2 <main+0x30>
 2b2:	00 00       	nop
 2b4:	80 91 00 02 	lds	r24, 0x0200	; 0x800200 <__DATA_REGION_ORIGIN__>
		_delay_ms(250);
		set_timer3_dutycycle(duty_cycle);	
 2b8:	d3 df       	rcall	.-90     	; 0x260 <set_timer3_dutycycle>
 2ba:	e7 cf       	rjmp	.-50     	; 0x28a <main+0x8>

000002bc <_exit>:
 2bc:	f8 94       	cli

000002be <__stop_program>:
 2be:	ff cf       	rjmp	.-2      	; 0x2be <__stop_program>
