[Inputs]
clk
[Outputs]
segclk
sltclk
[BiDir]
[ATTRIBUTES]
VeriModel clockdiv

