Fitter report for rv32i_fpga
Thu Nov 20 14:30:08 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Thu Nov 20 14:30:07 2025           ;
; Quartus Prime Version           ; 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Revision Name                   ; rv32i_fpga                                      ;
; Top-level Entity Name           ; fpga_top                                        ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 24,450 / 32,070 ( 76 % )                        ;
; Total registers                 ; 9606                                            ;
; Total pins                      ; 67 / 457 ( 15 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 0 / 4,065,280 ( 0 % )                           ;
; Total RAM Blocks                ; 0 / 397 ( 0 % )                                 ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0 / 6 ( 0 % )                                   ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Use smart compilation                                              ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Router Timing Optimization Level                                   ; MINIMUM                               ; Normal                                ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Extra                                 ; Normal                                ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.2%      ;
;     Processor 3            ;   1.2%      ;
;     Processor 4            ;   1.2%      ;
;     Processor 5            ;   1.2%      ;
;     Processor 6            ;   1.2%      ;
;     Processor 7            ;   1.2%      ;
;     Processor 8            ;   1.1%      ;
;     Processor 9            ;   1.1%      ;
;     Processor 10           ;   1.1%      ;
;     Processor 11           ;   1.1%      ;
;     Processor 12           ;   1.1%      ;
;     Processor 13           ;   1.1%      ;
;     Processor 14           ;   1.1%      ;
;     Processor 15           ;   1.1%      ;
;     Processor 16           ;   1.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; Node                                                             ; Action           ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                 ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                            ; Created          ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                  ;                  ;                       ;
; cpu_clk~CLKENA0                                                  ; Created          ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                  ;                  ;                       ;
; Mux48~5                                                          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; Mux50~5                                                          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[0]                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[1]                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[2]                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[3]                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[4]                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[5]                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[6]                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[7]                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[8]                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[9]                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[10]                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[11]                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[12]                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[13]                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[13]_OTERM43                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[14]                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[15]                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; display_data[15]_OTERM45                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder0|WideOr0~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder0|WideOr0~0_OTERM13 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder0|WideOr1~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder0|WideOr1~0_OTERM11 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder0|WideOr2~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder0|WideOr2~0_OTERM9  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder0|WideOr3~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder0|WideOr3~0_OTERM7  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder0|WideOr4~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder0|WideOr4~0_OTERM5  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder0|WideOr5~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder0|WideOr5~0_OTERM3  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder0|WideOr6~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder0|WideOr6~0_OTERM1  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder1|WideOr0~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder1|WideOr0~0_OTERM27 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder1|WideOr1~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder1|WideOr1~0_OTERM25 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder1|WideOr2~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder1|WideOr2~0_OTERM23 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder1|WideOr3~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder1|WideOr3~0_OTERM21 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder1|WideOr4~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder1|WideOr4~0_OTERM19 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder1|WideOr5~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder1|WideOr5~0_OTERM17 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder2|WideOr0~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder2|WideOr0~0_OTERM41 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder2|WideOr1~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder2|WideOr1~0_OTERM39 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder2|WideOr2~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder2|WideOr2~0_OTERM37 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder2|WideOr3~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder2|WideOr3~0_OTERM35 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder2|WideOr4~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder2|WideOr4~0_OTERM33 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder2|WideOr5~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder2|WideOr5~0_OTERM31 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder2|WideOr6~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder2|WideOr6~0_OTERM29 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder3|WideOr0~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder3|WideOr0~0_OTERM59 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder3|WideOr1~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder3|WideOr1~0_OTERM57 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder3|WideOr2~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder3|WideOr2~0_OTERM55 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder3|WideOr3~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder3|WideOr3~0_OTERM53 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder3|WideOr4~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder3|WideOr4~0_OTERM51 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder3|WideOr5~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder3|WideOr5~0_OTERM49 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder3|WideOr6~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; hex_display_6:hex_display|hex_decoder:decoder3|WideOr6~0_OTERM47 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|alu:u_alu|Add0~34                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|alu:u_alu|Add1~34                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|alu:u_alu|Mux31~2                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Add1~21                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Add1~22                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Add2~33                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Add2~34                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~0                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~2                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~3                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~4                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~5                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~6                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~7                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~8                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~9                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~10                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~11                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~12                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~13                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~14                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~15                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~16                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~33                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~34                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~35                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~36                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~37                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~38                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~39                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~40                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~41                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~42                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~43                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~44                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~45                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~46                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~47                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder2~48                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~1                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~2                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~3                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~4                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~5                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~6                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~7                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~8                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~9                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~10                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~11                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~12                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~13                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~14                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~15                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~16                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~33                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~34                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~35                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~36                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~37                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~38                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~39                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~40                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~41                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~42                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~43                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~44                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~45                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~46                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~47                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|dm:u_dm|Decoder3~48                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxnextpc:u_muxnextpc|next_pc[2]~3                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~5                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~10                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~15                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~20                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~26                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~31                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~36                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~41                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~63                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~68                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~73                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~74                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~75                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~76                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~77                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~83                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~106                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~127                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~128                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~129                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~130                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~131                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~133                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~134                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~135                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~136                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~138                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~139                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~140                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~141                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~147                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~169                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~175                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~180                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~185                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~190                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~212                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~213                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~214                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~215                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~216                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~218                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~219                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~220                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~221                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~227                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~228                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~229                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~230                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~231                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~254                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux0~340                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux1~340                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~2                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~3                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~4                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~5                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~7                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~8                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~9                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~10                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~12                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~13                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~14                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~15                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~17                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~18                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~19                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~20                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~23                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~24                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~25                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~26                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~28                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~29                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~30                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~31                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~33                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~34                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~35                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~36                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~38                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~39                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~40                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~41                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~44                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~45                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~46                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~47                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~49                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~50                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~51                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~52                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~54                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~55                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~56                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~57                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~59                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~60                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~61                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~62                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~65                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~66                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~67                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~68                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~70                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~71                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~72                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~73                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~75                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~76                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~77                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~78                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~80                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~81                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~82                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~83                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~87                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~88                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~89                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~90                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~92                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~93                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~94                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~95                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~97                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~98                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~99                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~100                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~102                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~103                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~104                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~105                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~108                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~109                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~110                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~111                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~113                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~114                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~115                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~116                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~118                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~119                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~120                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~121                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~123                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~124                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~125                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~126                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~129                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~130                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~131                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~132                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~134                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~135                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~136                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~137                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~139                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~140                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~141                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~142                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~148                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~150                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~151                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~152                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~153                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~159                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~160                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~161                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~162                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~163                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~169                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~176                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~181                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~186                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~191                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~197                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~198                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~199                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~200                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~201                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~207                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~208                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~209                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~210                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~211                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~218                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~223                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~228                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~233                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~239                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~244                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~245                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~246                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~247                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~248                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~254                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~261                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~266                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~271                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~276                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~282                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~287                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~292                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~297                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~303                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~308                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~313                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~318                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~324                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~329                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~330                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~331                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~332                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~333                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux2~339                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~4                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~9                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~14                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~19                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~41                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~46                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~51                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~56                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~61                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~83                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~89                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~94                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~99                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~104                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~126                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~131                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~136                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~141                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~146                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~168                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~190                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~211                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~232                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~253                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~275                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~276                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~277                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~278                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~279                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~281                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~282                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~283                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~284                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~286                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~287                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~288                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~289                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~291                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~292                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~293                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~294                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~317                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~318                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~319                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~320                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~321                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~323                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~324                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~325                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~326                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~328                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~329                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~330                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~331                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~333                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~334                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~335                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux3~336                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~20                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~41                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~46                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~51                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~56                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~61                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~83                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~169                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~170                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~171                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~172                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~173                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~175                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~176                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~177                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~178                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~180                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~181                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~182                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~183                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~185                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~186                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~187                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~188                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~191                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~192                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~193                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~194                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~196                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~197                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~198                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~199                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~201                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~202                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~203                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~204                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~206                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~207                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~208                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~209                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~232                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~233                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~234                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~235                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~236                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~238                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~239                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~240                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~241                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~243                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~244                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~245                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~246                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~248                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~249                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~250                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~251                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~275                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~296                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~297                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~298                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~299                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~300                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~302                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~303                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~304                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~305                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~307                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~308                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~309                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~310                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~312                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~313                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~314                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~315                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux4~338                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~84                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~169                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~170                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~171                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~172                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~173                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~175                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~176                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~177                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~178                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~180                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~181                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~182                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~183                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~185                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~186                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~187                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~188                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~191                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~192                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~193                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~194                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~196                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~197                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~198                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~199                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~201                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~202                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~203                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~204                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~206                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~207                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~208                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~209                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~216                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~217                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~218                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~219                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~220                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~226                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~227                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~228                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~229                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~230                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~237                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~238                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~239                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~240                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~241                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~247                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~248                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~249                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~250                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~251                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~259                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~260                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~261                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~262                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~263                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~269                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~270                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~271                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~272                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~273                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~296                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~297                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~298                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~299                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~300                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~306                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~307                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~308                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~309                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~310                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~316                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux5~338                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux6~340                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~0                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~1                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~2                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~3                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~5                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~6                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~7                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~8                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~10                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~11                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~12                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~13                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~15                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~16                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~17                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~18                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~21                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~22                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~23                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~24                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~26                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~27                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~28                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~29                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~31                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~32                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~33                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~34                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~36                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~37                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~38                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~39                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~42                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~43                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~44                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~45                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~47                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~48                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~49                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~50                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~52                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~53                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~54                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~55                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~57                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~58                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~59                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~60                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~63                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~64                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~65                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~66                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~68                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~69                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~70                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~71                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~73                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~74                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~75                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~76                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~78                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~79                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~80                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~81                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~89                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~94                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~99                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~104                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~110                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~115                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~120                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~125                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~131                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~136                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~141                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~142                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~143                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~144                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~145                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~152                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~153                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~154                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~155                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~156                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~162                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~163                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~164                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~165                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~166                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~174                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~179                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~184                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~189                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~195                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~200                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~205                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~210                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~216                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~221                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~222                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~223                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~224                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~225                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~231                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~237                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~242                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~247                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~252                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~259                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~264                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~269                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~274                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~280                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~285                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~290                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~291                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~292                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~293                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~294                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~317                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~318                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~319                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~320                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~321                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~327                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~328                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~329                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~330                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~331                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux7~337                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~2                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~3                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~4                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~5                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~11                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~12                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~13                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~14                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~15                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~21                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~43                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~48                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~53                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~54                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~55                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~56                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~57                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~63                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~69                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~70                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~71                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~72                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~73                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~79                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~80                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~81                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~82                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~83                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux8~171                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~0                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~1                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~2                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~3                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~5                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~6                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~7                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~8                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~10                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~11                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~12                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~13                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~15                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~16                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~17                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~18                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~21                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~22                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~23                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~24                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~26                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~27                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~28                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~29                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~35                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~36                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~37                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~38                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~39                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~46                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~51                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~56                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~61                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~67                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~72                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~73                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~74                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~75                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~76                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~82                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~89                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~94                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~99                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~104                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~126                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~127                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~128                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~129                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~130                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~136                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~137                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~138                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~139                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~140                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~146                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux9~168                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~20                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~25                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~30                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~35                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~40                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~62                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~63                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~64                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~65                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~66                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~68                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~69                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~70                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~71                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~73                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~74                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~75                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~76                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~78                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~79                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~80                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~81                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux10~169                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~0                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~1                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~2                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~3                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~5                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~6                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~7                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~8                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~10                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~11                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~12                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~13                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~15                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~16                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~17                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~18                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~21                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~22                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~23                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~24                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~26                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~27                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~28                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~29                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~31                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~32                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~33                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~34                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~36                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~37                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~38                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~39                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~46                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~47                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~48                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~49                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~50                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~56                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~57                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~58                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~59                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~60                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~67                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~72                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~77                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~82                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~89                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~94                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~99                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~104                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~126                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~131                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~136                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~137                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~138                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~139                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~140                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~146                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux11~168                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~20                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~41                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~42                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~43                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~44                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~45                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~47                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~48                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~49                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~50                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~52                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~53                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~54                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~55                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~57                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~58                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~59                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~60                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~83                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux12~169                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~5                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~6                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~7                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~8                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~10                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~11                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~12                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~13                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~15                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~16                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~17                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~18                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~20                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~21                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~22                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~23                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~26                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~27                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~28                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~29                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~31                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~32                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~33                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~34                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~36                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~37                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~38                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~39                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~41                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~42                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~43                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~44                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~47                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~48                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~49                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~50                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~52                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~53                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~54                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~55                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~61                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~62                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~63                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~64                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~65                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~72                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~77                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~82                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~87                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~94                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~99                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~104                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~109                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~115                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~120                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~121                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~122                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~123                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~124                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~130                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~152                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~153                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~154                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~155                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~156                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~158                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~159                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~160                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~161                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~163                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~164                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~165                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~166                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux13~172                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~20                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~25                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~30                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~35                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~40                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~62                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~63                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~64                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~65                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~66                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~68                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~69                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~70                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~71                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~73                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~74                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~75                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~76                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~78                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~79                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~80                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~81                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux14~169                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~0                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~1                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~2                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~3                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~5                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~6                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~7                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~8                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~10                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~11                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~12                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~13                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~15                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~16                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~17                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~18                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~21                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~22                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~23                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~24                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~26                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~27                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~28                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~29                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~35                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~36                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~37                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~38                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~39                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~46                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~51                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~56                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~61                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~67                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~72                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~73                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~74                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~75                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~76                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~82                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~89                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~94                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~99                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~104                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~126                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~127                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~128                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~129                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~130                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~136                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~137                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~138                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~139                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~140                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~146                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux15~168                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|muxrudata:u_muxrudata|Mux29~171                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|sum:u_sum|Add0~13                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; monociclo:cpu|sum:u_sum|Add0~14                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                  ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[1]                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[1]~DUPLICATE  ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[2]                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[2]~DUPLICATE  ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[4]                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[4]~DUPLICATE  ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[7]                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[7]~DUPLICATE  ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[11]                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[11]~DUPLICATE ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[13]                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[13]~DUPLICATE ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[15]                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[15]~DUPLICATE ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[17]                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[17]~DUPLICATE ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[4][1]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[4][1]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[15][6]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[15][6]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[22][3]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[22][3]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[28][6]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[28][6]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[31][6]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[31][6]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[52][2]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[52][2]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[59][4]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[59][4]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[65][4]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[65][4]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[69][0]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[69][0]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[81][6]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[81][6]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[82][3]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[82][3]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[84][3]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[84][3]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[85][6]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[85][6]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[88][5]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[88][5]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[91][4]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[91][4]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[101][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[101][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[102][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[102][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[115][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[115][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[124][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[124][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[132][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[132][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[132][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[132][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[135][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[135][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[136][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[136][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[143][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[143][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[147][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[147][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[148][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[148][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[151][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[151][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[154][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[154][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[163][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[163][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[167][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[167][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[168][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[168][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[174][5]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[174][5]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[178][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[178][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[181][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[181][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[182][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[182][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[183][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[183][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[184][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[184][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[184][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[184][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[187][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[187][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[188][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[188][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[190][5]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[190][5]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[192][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[192][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[196][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[196][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[200][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[200][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[206][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[206][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[212][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[212][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[215][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[215][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[216][5]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[216][5]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[218][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[218][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[221][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[221][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[223][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[223][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[224][5]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[224][5]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[227][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[227][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[227][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[227][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[235][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[235][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[243][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[243][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[247][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[247][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[253][7]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[253][7]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[258][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[258][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[259][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[259][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[262][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[262][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[272][5]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[272][5]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[272][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[272][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[288][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[288][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[295][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[295][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[300][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[300][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[304][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[304][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[325][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[325][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[327][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[327][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[328][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[328][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[328][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[328][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[330][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[330][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[330][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[330][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[330][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[330][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[338][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[338][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[354][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[354][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[356][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[356][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[364][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[364][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[374][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[374][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[376][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[376][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[378][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[378][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[380][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[380][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[394][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[394][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[399][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[399][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[406][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[406][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[407][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[407][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[423][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[423][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[440][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[440][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[441][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[441][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[441][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[441][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[442][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[442][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[444][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[444][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[446][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[446][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[460][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[460][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[479][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[479][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[499][5]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[499][5]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[500][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[500][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[503][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[503][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[510][5]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[510][5]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[511][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[511][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[513][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[513][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[518][5]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[518][5]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[520][7]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[520][7]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[528][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[528][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[532][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[532][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[532][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[532][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[536][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[536][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[536][7]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[536][7]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[541][5]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[541][5]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[548][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[548][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[553][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[553][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[555][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[555][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[560][7]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[560][7]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[561][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[561][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[574][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[574][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[582][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[582][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[588][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[588][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[590][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[590][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[590][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[590][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[597][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[597][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[607][7]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[607][7]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[610][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[610][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[611][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[611][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[617][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[617][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[626][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[626][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[634][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[634][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[635][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[635][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[636][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[636][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[640][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[640][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[646][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[646][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[647][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[647][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[648][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[648][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[649][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[649][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[652][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[652][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[652][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[652][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[656][5]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[656][5]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[658][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[658][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[666][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[666][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[666][5]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[666][5]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[679][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[679][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[682][5]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[682][5]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[690][7]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[690][7]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[695][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[695][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[696][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[696][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[701][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[701][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[706][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[706][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[715][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[715][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[726][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[726][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[732][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[732][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[739][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[739][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[742][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[742][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[753][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[753][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[759][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[759][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[762][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[762][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[762][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[762][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[763][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[763][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[766][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[766][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[788][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[788][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[793][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[793][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[798][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[798][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[799][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[799][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[800][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[800][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[801][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[801][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[802][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[802][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[802][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[802][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[804][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[804][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[815][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[815][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[821][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[821][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[821][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[821][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[825][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[825][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[825][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[825][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[828][2]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[828][2]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[828][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[828][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[834][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[834][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[834][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[834][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[836][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[836][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[840][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[840][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[840][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[840][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[845][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[845][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[851][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[851][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[853][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[853][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[857][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[857][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[858][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[858][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[865][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[865][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[867][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[867][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[868][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[868][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[872][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[872][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[875][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[875][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[880][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[880][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[883][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[883][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[885][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[885][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[892][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[892][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[894][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[894][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[897][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[897][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[902][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[902][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[906][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[906][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[907][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[907][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[911][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[911][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[911][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[911][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[928][5]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[928][5]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[930][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[930][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[936][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[936][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[937][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[937][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[937][4]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[937][4]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[944][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[944][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[948][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[948][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[950][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[950][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[951][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[951][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[960][3]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[960][3]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[966][5]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[966][5]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[971][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[971][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[974][5]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[974][5]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[977][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[977][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[978][5]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[978][5]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[985][0]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[985][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[985][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[985][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[994][1]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[994][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[995][6]                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[995][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[1001][4]                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[1001][4]~DUPLICATE     ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[1003][3]                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[1003][3]~DUPLICATE     ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[1007][6]                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[1007][6]~DUPLICATE     ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[1010][0]                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[1010][0]~DUPLICATE     ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[1018][4]                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[1018][4]~DUPLICATE     ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[1022][1]                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[1022][1]~DUPLICATE     ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[1022][6]                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[1022][6]~DUPLICATE     ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[1][3]                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[1][3]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[2][1]                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[2][1]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[2][3]                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[2][3]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[2][11]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[2][11]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[2][12]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[2][12]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[2][18]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[2][18]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[2][26]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[2][26]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[3][8]                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[3][8]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[4][11]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[4][11]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[5][10]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[5][10]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[5][14]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[5][14]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[5][15]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[5][15]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[6][10]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[6][10]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[7][20]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[7][20]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[19][22]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[19][22]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[24][14]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[24][14]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[25][28]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[25][28]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[26][9]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[26][9]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[26][19]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[26][19]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][14]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][14]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[30][1]                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[30][1]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[30][14]                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[30][14]~DUPLICATE       ;                  ;                       ;
+------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 39610 ) ; 0.00 % ( 0 / 39610 )       ; 0.00 % ( 0 / 39610 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 39610 ) ; 0.00 % ( 0 / 39610 )       ; 0.00 % ( 0 / 39610 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 39610 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/quartus/output_files/rv32i_fpga.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 24,450 / 32,070       ; 76 %  ;
; ALMs needed [=A-B+C]                                        ; 24,450                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 24,454 / 32,070       ; 76 %  ;
;         [a] ALMs used for LUT logic and registers           ; 4,348                 ;       ;
;         [b] ALMs used for LUT logic                         ; 19,797                ;       ;
;         [c] ALMs used for registers                         ; 309                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 741 / 32,070          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 737 / 32,070          ; 2 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 737                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 3,207 / 3,207         ; 100 % ;
;     -- Logic LABs                                           ; 3,207                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 30,135                ;       ;
;     -- 7 input functions                                    ; 18                    ;       ;
;     -- 6 input functions                                    ; 18,225                ;       ;
;     -- 5 input functions                                    ; 4,069                 ;       ;
;     -- 4 input functions                                    ; 2,251                 ;       ;
;     -- <=3 input functions                                  ; 5,572                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 221                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 9,606                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 9,314 / 64,140        ; 15 %  ;
;         -- Secondary logic registers                        ; 292 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 9,351                 ;       ;
;         -- Routing optimization registers                   ; 255                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 67 / 457              ; 15 %  ;
;     -- Clock pins                                           ; 4 / 8                 ; 50 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 397               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 4,065,280         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 4,065,280         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 36.5% / 35.3% / 40.4% ;       ;
; Peak interconnect usage (total/H/V)                         ; 66.1% / 66.1% / 84.5% ;       ;
; Maximum fan-out                                             ; 9464                  ;       ;
; Highest non-global fan-out                                  ; 5320                  ;       ;
; Total fan-out                                               ; 184489                ;       ;
; Average fan-out                                             ; 4.60                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 24450 / 32070 ( 76 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 24450                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 24454 / 32070 ( 76 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 4348                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 19797                  ; 0                              ;
;         [c] ALMs used for registers                         ; 309                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 741 / 32070 ( 2 % )    ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 737 / 32070 ( 2 % )    ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 737                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 3207 / 3207 ( 100 % )  ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 3207                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 30135                  ; 0                              ;
;     -- 7 input functions                                    ; 18                     ; 0                              ;
;     -- 6 input functions                                    ; 18225                  ; 0                              ;
;     -- 5 input functions                                    ; 4069                   ; 0                              ;
;     -- 4 input functions                                    ; 2251                   ; 0                              ;
;     -- <=3 input functions                                  ; 5572                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 221                    ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 9314 / 64140 ( 15 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 292 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 9351                   ; 0                              ;
;         -- Routing optimization registers                   ; 255                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 67                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; Clock enable block                                          ; 2 / 116 ( 1 % )        ; 0 / 116 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 184520                 ; 0                              ;
;     -- Registered Connections                               ; 27131                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 15                     ; 0                              ;
;     -- Output Ports                                         ; 52                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 143                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 66                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]   ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]   ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]    ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 103                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]    ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 93                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]    ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 52                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]    ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 33                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]    ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 54                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]    ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 55                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]    ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 34                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]    ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]    ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]    ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0] ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1] ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2] ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3] ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4] ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5] ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6] ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0] ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1] ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2] ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3] ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4] ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5] ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6] ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0] ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1] ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2] ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3] ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4] ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5] ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6] ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7] ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8] ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9] ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 48 ( 10 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 7 / 80 ( 9 % )    ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 13 / 16 ( 81 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LEDR[0]  ; Missing drive strength and slew rate ;
; LEDR[2]  ; Missing drive strength and slew rate ;
; LEDR[1]  ; Missing drive strength and slew rate ;
; LEDR[3]  ; Missing drive strength and slew rate ;
; LEDR[4]  ; Missing drive strength and slew rate ;
; LEDR[5]  ; Missing drive strength and slew rate ;
; LEDR[6]  ; Missing drive strength and slew rate ;
; LEDR[7]  ; Missing drive strength and slew rate ;
; LEDR[8]  ; Missing drive strength and slew rate ;
; LEDR[9]  ; Missing drive strength and slew rate ;
; HEX0[0]  ; Missing drive strength and slew rate ;
; HEX0[1]  ; Missing drive strength and slew rate ;
; HEX0[2]  ; Missing drive strength and slew rate ;
; HEX0[3]  ; Missing drive strength and slew rate ;
; HEX0[4]  ; Missing drive strength and slew rate ;
; HEX0[5]  ; Missing drive strength and slew rate ;
; HEX0[6]  ; Missing drive strength and slew rate ;
; HEX1[0]  ; Missing drive strength and slew rate ;
; HEX1[1]  ; Missing drive strength and slew rate ;
; HEX1[2]  ; Missing drive strength and slew rate ;
; HEX1[3]  ; Missing drive strength and slew rate ;
; HEX1[4]  ; Missing drive strength and slew rate ;
; HEX1[5]  ; Missing drive strength and slew rate ;
; HEX1[6]  ; Missing drive strength and slew rate ;
; HEX2[0]  ; Missing drive strength and slew rate ;
; HEX2[1]  ; Missing drive strength and slew rate ;
; HEX2[2]  ; Missing drive strength and slew rate ;
; HEX2[3]  ; Missing drive strength and slew rate ;
; HEX2[4]  ; Missing drive strength and slew rate ;
; HEX2[5]  ; Missing drive strength and slew rate ;
; HEX2[6]  ; Missing drive strength and slew rate ;
; HEX3[0]  ; Missing drive strength and slew rate ;
; HEX3[1]  ; Missing drive strength and slew rate ;
; HEX3[2]  ; Missing drive strength and slew rate ;
; HEX3[3]  ; Missing drive strength and slew rate ;
; HEX3[4]  ; Missing drive strength and slew rate ;
; HEX3[5]  ; Missing drive strength and slew rate ;
; HEX3[6]  ; Missing drive strength and slew rate ;
; HEX4[0]  ; Missing drive strength and slew rate ;
; HEX4[1]  ; Missing drive strength and slew rate ;
; HEX4[2]  ; Missing drive strength and slew rate ;
; HEX4[3]  ; Missing drive strength and slew rate ;
; HEX4[4]  ; Missing drive strength and slew rate ;
; HEX4[5]  ; Missing drive strength and slew rate ;
; HEX4[6]  ; Missing drive strength and slew rate ;
; HEX5[0]  ; Missing drive strength and slew rate ;
; HEX5[1]  ; Missing drive strength and slew rate ;
; HEX5[2]  ; Missing drive strength and slew rate ;
; HEX5[3]  ; Missing drive strength and slew rate ;
; HEX5[4]  ; Missing drive strength and slew rate ;
; HEX5[5]  ; Missing drive strength and slew rate ;
; HEX5[6]  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------+---------------+--------------+
; Compilation Hierarchy Node       ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                      ; Entity Name   ; Library Name ;
+----------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------+---------------+--------------+
; |fpga_top                        ; 24449.1 (172.6)      ; 24450.9 (179.8)                  ; 738.3 (8.7)                                       ; 736.5 (1.4)                      ; 0.0 (0.0)            ; 30135 (264)         ; 9606 (26)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 67   ; 0            ; |fpga_top                                                ; fpga_top      ; work         ;
;    |clock_divider:clk_div_1sec|  ; 24.0 (24.0)          ; 24.0 (24.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|clock_divider:clk_div_1sec                     ; clock_divider ; work         ;
;    |debouncer:debouncer_key0|    ; 13.9 (13.9)          ; 14.0 (14.0)                      ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 26 (26)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|debouncer:debouncer_key0                       ; debouncer     ; work         ;
;    |debouncer:debouncer_key1|    ; 13.5 (13.5)          ; 14.8 (14.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|debouncer:debouncer_key1                       ; debouncer     ; work         ;
;    |edge_detector:edge_det_key0| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|edge_detector:edge_det_key0                    ; edge_detector ; work         ;
;    |edge_detector:edge_det_key1| ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|edge_detector:edge_det_key1                    ; edge_detector ; work         ;
;    |hex_display_6:hex_display|   ; 21.3 (0.0)           ; 21.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display                      ; hex_display_6 ; work         ;
;       |hex_decoder:decoder0|     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder0 ; hex_decoder   ; work         ;
;       |hex_decoder:decoder1|     ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder1 ; hex_decoder   ; work         ;
;       |hex_decoder:decoder2|     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder2 ; hex_decoder   ; work         ;
;       |hex_decoder:decoder3|     ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder3 ; hex_decoder   ; work         ;
;       |hex_decoder:decoder4|     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder4 ; hex_decoder   ; work         ;
;       |hex_decoder:decoder5|     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder5 ; hex_decoder   ; work         ;
;    |monociclo:cpu|               ; 24202.3 (0.0)        ; 24196.2 (0.0)                    ; 728.8 (0.0)                                       ; 734.8 (0.0)                      ; 0.0 (0.0)            ; 29736 (0)           ; 9463 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu                                  ; monociclo     ; work         ;
;       |alu:u_alu|                ; 296.0 (296.0)        ; 308.8 (308.8)                    ; 17.3 (17.3)                                       ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 429 (429)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|alu:u_alu                        ; alu           ; work         ;
;       |bru:u_bru|                ; 25.5 (25.5)          ; 27.5 (27.5)                      ; 2.2 (2.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 41 (41)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|bru:u_bru                        ; bru           ; work         ;
;       |cu:u_cu|                  ; 9.2 (9.2)            ; 9.5 (9.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|cu:u_cu                          ; cu            ; work         ;
;       |dm:u_dm|                  ; 15297.9 (15297.9)    ; 15288.4 (15288.4)                ; 523.3 (523.3)                                     ; 532.8 (532.8)                    ; 0.0 (0.0)            ; 20680 (20680)       ; 8417 (8417)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|dm:u_dm                          ; dm            ; work         ;
;       |im:u_im|                  ; 30.0 (30.0)          ; 33.0 (33.0)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|im:u_im                          ; im            ; work         ;
;       |muxaluA:u_muxaluA|        ; 17.8 (17.8)          ; 20.3 (20.3)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|muxaluA:u_muxaluA                ; muxaluA       ; work         ;
;       |muxaluB:u_muxaluB|        ; 22.8 (22.8)          ; 24.7 (24.7)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|muxaluB:u_muxaluB                ; muxaluB       ; work         ;
;       |muxnextpc:u_muxnextpc|    ; 8.6 (8.6)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|muxnextpc:u_muxnextpc            ; muxnextpc     ; work         ;
;       |muxrudata:u_muxrudata|    ; 7840.7 (7840.7)      ; 7677.5 (7677.5)                  ; 30.5 (30.5)                                       ; 193.7 (193.7)                    ; 0.0 (0.0)            ; 7758 (7758)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|muxrudata:u_muxrudata            ; muxrudata     ; work         ;
;       |pc:u_pc|                  ; 9.6 (9.6)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|pc:u_pc                          ; pc            ; work         ;
;       |ru:u_ru|                  ; 630.2 (630.2)        ; 773.8 (773.8)                    ; 147.0 (147.0)                                     ; 3.3 (3.3)                        ; 0.0 (0.0)            ; 606 (606)           ; 1014 (1014)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|ru:u_ru                          ; ru            ; work         ;
;       |sum:u_sum|                ; 12.5 (12.5)          ; 14.7 (14.7)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|sum:u_sum                        ; sum           ; work         ;
+----------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------+---------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[2]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]    ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]    ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]    ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]   ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; KEY[2]                                                  ;                   ;         ;
; KEY[3]                                                  ;                   ;         ;
; SW[7]                                                   ;                   ;         ;
; SW[9]                                                   ;                   ;         ;
;      - cpu_clk~0                                        ; 1                 ; 0       ;
;      - cpu_clk                                          ; 1                 ; 0       ;
;      - LEDR[0]~output                                   ; 1                 ; 0       ;
; SW[8]                                                   ;                   ;         ;
;      - display_high[0]~0                                ; 1                 ; 0       ;
;      - display_high[1]~1                                ; 1                 ; 0       ;
;      - display_high[2]~2                                ; 1                 ; 0       ;
;      - display_high[3]~3                                ; 1                 ; 0       ;
;      - display_high[4]~4                                ; 1                 ; 0       ;
;      - display_high[5]~5                                ; 1                 ; 0       ;
;      - display_high[6]~6                                ; 1                 ; 0       ;
;      - display_high[7]~7                                ; 1                 ; 0       ;
;      - LEDR[1]~output                                   ; 1                 ; 0       ;
; SW[1]                                                   ;                   ;         ;
;      - Mux55~2                                          ; 0                 ; 7       ;
;      - Mux63~0                                          ; 0                 ; 7       ;
;      - display_data[3]~0                                ; 0                 ; 7       ;
;      - Mux32~0                                          ; 0                 ; 7       ;
;      - Mux63~4                                          ; 0                 ; 7       ;
;      - display_data[13]~1                               ; 0                 ; 7       ;
;      - display_data[13]~3                               ; 0                 ; 7       ;
;      - display_data[3]~4                                ; 0                 ; 7       ;
;      - display_data[3]~5                                ; 0                 ; 7       ;
;      - Mux62~0                                          ; 0                 ; 7       ;
;      - Mux62~4                                          ; 0                 ; 7       ;
;      - Mux61~0                                          ; 0                 ; 7       ;
;      - Mux61~4                                          ; 0                 ; 7       ;
;      - Mux60~0                                          ; 0                 ; 7       ;
;      - Mux60~4                                          ; 0                 ; 7       ;
;      - Mux32~1                                          ; 0                 ; 7       ;
;      - Mux32~2                                          ; 0                 ; 7       ;
;      - Mux32~5                                          ; 0                 ; 7       ;
;      - Mux59~0                                          ; 0                 ; 7       ;
;      - Mux59~2                                          ; 0                 ; 7       ;
;      - Mux59~3                                          ; 0                 ; 7       ;
;      - Mux58~0                                          ; 0                 ; 7       ;
;      - Mux58~4                                          ; 0                 ; 7       ;
;      - Mux57~0                                          ; 0                 ; 7       ;
;      - Mux57~4                                          ; 0                 ; 7       ;
;      - Mux56~0                                          ; 0                 ; 7       ;
;      - Mux56~1                                          ; 0                 ; 7       ;
;      - Mux56~2                                          ; 0                 ; 7       ;
;      - Mux35~0                                          ; 0                 ; 7       ;
;      - Mux35~1                                          ; 0                 ; 7       ;
;      - Mux35~4                                          ; 0                 ; 7       ;
;      - Mux55~0                                          ; 0                 ; 7       ;
;      - Mux54~0                                          ; 0                 ; 7       ;
;      - Mux54~1                                          ; 0                 ; 7       ;
;      - Mux54~2                                          ; 0                 ; 7       ;
;      - Mux53~0                                          ; 0                 ; 7       ;
;      - Mux53~1                                          ; 0                 ; 7       ;
;      - Mux53~2                                          ; 0                 ; 7       ;
;      - Mux52~0                                          ; 0                 ; 7       ;
;      - Mux52~1                                          ; 0                 ; 7       ;
;      - Mux52~2                                          ; 0                 ; 7       ;
;      - Mux32~6                                          ; 0                 ; 7       ;
;      - Mux32~7                                          ; 0                 ; 7       ;
;      - Mux32~8                                          ; 0                 ; 7       ;
;      - Mux32~9                                          ; 0                 ; 7       ;
;      - Mux50~0                                          ; 0                 ; 7       ;
;      - Mux50~1                                          ; 0                 ; 7       ;
;      - Mux50~4                                          ; 0                 ; 7       ;
;      - display_data[13]~10                              ; 0                 ; 7       ;
;      - Mux49~0                                          ; 0                 ; 7       ;
;      - display_data[14]~11                              ; 0                 ; 7       ;
;      - Mux34~0                                          ; 0                 ; 7       ;
;      - Mux48~0                                          ; 0                 ; 7       ;
;      - Mux48~1                                          ; 0                 ; 7       ;
;      - Mux48~4                                          ; 0                 ; 7       ;
;      - Mux47~0                                          ; 0                 ; 7       ;
;      - Mux47~1                                          ; 0                 ; 7       ;
;      - Mux47~4                                          ; 0                 ; 7       ;
;      - Mux39~0                                          ; 0                 ; 7       ;
;      - Mux46~0                                          ; 0                 ; 7       ;
;      - Mux38~0                                          ; 0                 ; 7       ;
;      - Mux38~1                                          ; 0                 ; 7       ;
;      - Mux38~4                                          ; 0                 ; 7       ;
;      - Mux45~0                                          ; 0                 ; 7       ;
;      - Mux45~1                                          ; 0                 ; 7       ;
;      - Mux45~4                                          ; 0                 ; 7       ;
;      - Mux37~0                                          ; 0                 ; 7       ;
;      - Mux37~1                                          ; 0                 ; 7       ;
;      - Mux37~4                                          ; 0                 ; 7       ;
;      - Mux44~0                                          ; 0                 ; 7       ;
;      - Mux44~1                                          ; 0                 ; 7       ;
;      - Mux44~4                                          ; 0                 ; 7       ;
;      - Mux36~0                                          ; 0                 ; 7       ;
;      - Mux36~1                                          ; 0                 ; 7       ;
;      - Mux36~4                                          ; 0                 ; 7       ;
;      - Mux43~0                                          ; 0                 ; 7       ;
;      - Mux35~5                                          ; 0                 ; 7       ;
;      - Mux35~6                                          ; 0                 ; 7       ;
;      - Mux35~9                                          ; 0                 ; 7       ;
;      - Mux42~0                                          ; 0                 ; 7       ;
;      - Mux42~1                                          ; 0                 ; 7       ;
;      - Mux42~4                                          ; 0                 ; 7       ;
;      - Mux34~1                                          ; 0                 ; 7       ;
;      - Mux41~0                                          ; 0                 ; 7       ;
;      - Mux33~0                                          ; 0                 ; 7       ;
;      - Mux33~1                                          ; 0                 ; 7       ;
;      - Mux33~4                                          ; 0                 ; 7       ;
;      - Mux40~0                                          ; 0                 ; 7       ;
;      - Mux40~1                                          ; 0                 ; 7       ;
;      - Mux40~4                                          ; 0                 ; 7       ;
;      - Mux32~10                                         ; 0                 ; 7       ;
;      - Mux32~11                                         ; 0                 ; 7       ;
;      - Mux32~14                                         ; 0                 ; 7       ;
; SW[0]                                                   ;                   ;         ;
;      - Mux55~2                                          ; 0                 ; 7       ;
;      - Mux63~0                                          ; 0                 ; 7       ;
;      - display_data[3]~0                                ; 0                 ; 7       ;
;      - Mux32~0                                          ; 0                 ; 7       ;
;      - Mux63~4                                          ; 0                 ; 7       ;
;      - display_data[13]~1                               ; 0                 ; 7       ;
;      - display_data[3]~4                                ; 0                 ; 7       ;
;      - display_data[3]~5                                ; 0                 ; 7       ;
;      - Mux62~0                                          ; 0                 ; 7       ;
;      - Mux62~4                                          ; 0                 ; 7       ;
;      - Mux61~0                                          ; 0                 ; 7       ;
;      - Mux61~4                                          ; 0                 ; 7       ;
;      - Mux60~0                                          ; 0                 ; 7       ;
;      - Mux60~4                                          ; 0                 ; 7       ;
;      - Mux32~1                                          ; 0                 ; 7       ;
;      - Mux32~2                                          ; 0                 ; 7       ;
;      - Mux32~4                                          ; 0                 ; 7       ;
;      - Mux32~5                                          ; 0                 ; 7       ;
;      - Mux59~1                                          ; 0                 ; 7       ;
;      - Mux59~2                                          ; 0                 ; 7       ;
;      - Mux58~0                                          ; 0                 ; 7       ;
;      - Mux58~4                                          ; 0                 ; 7       ;
;      - Mux57~0                                          ; 0                 ; 7       ;
;      - Mux57~4                                          ; 0                 ; 7       ;
;      - Mux56~0                                          ; 0                 ; 7       ;
;      - Mux56~1                                          ; 0                 ; 7       ;
;      - Mux56~2                                          ; 0                 ; 7       ;
;      - Mux56~5                                          ; 0                 ; 7       ;
;      - Mux35~0                                          ; 0                 ; 7       ;
;      - Mux35~1                                          ; 0                 ; 7       ;
;      - Mux35~3                                          ; 0                 ; 7       ;
;      - Mux35~4                                          ; 0                 ; 7       ;
;      - Mux55~1                                          ; 0                 ; 7       ;
;      - Mux54~0                                          ; 0                 ; 7       ;
;      - Mux54~1                                          ; 0                 ; 7       ;
;      - Mux54~2                                          ; 0                 ; 7       ;
;      - Mux54~5                                          ; 0                 ; 7       ;
;      - Mux53~0                                          ; 0                 ; 7       ;
;      - Mux53~1                                          ; 0                 ; 7       ;
;      - Mux53~2                                          ; 0                 ; 7       ;
;      - Mux53~5                                          ; 0                 ; 7       ;
;      - Mux52~0                                          ; 0                 ; 7       ;
;      - Mux52~1                                          ; 0                 ; 7       ;
;      - Mux52~2                                          ; 0                 ; 7       ;
;      - Mux52~5                                          ; 0                 ; 7       ;
;      - Mux32~6                                          ; 0                 ; 7       ;
;      - Mux32~7                                          ; 0                 ; 7       ;
;      - Mux32~8                                          ; 0                 ; 7       ;
;      - Mux32~9                                          ; 0                 ; 7       ;
;      - Mux50~0                                          ; 0                 ; 7       ;
;      - Mux50~1                                          ; 0                 ; 7       ;
;      - Mux50~4                                          ; 0                 ; 7       ;
;      - display_data[13]~10                              ; 0                 ; 7       ;
;      - Mux49~0                                          ; 0                 ; 7       ;
;      - Mux49~3                                          ; 0                 ; 7       ;
;      - display_data[14]~11                              ; 0                 ; 7       ;
;      - Mux34~0                                          ; 0                 ; 7       ;
;      - Mux48~0                                          ; 0                 ; 7       ;
;      - Mux48~1                                          ; 0                 ; 7       ;
;      - Mux48~4                                          ; 0                 ; 7       ;
;      - Mux47~0                                          ; 0                 ; 7       ;
;      - Mux47~1                                          ; 0                 ; 7       ;
;      - Mux47~4                                          ; 0                 ; 7       ;
;      - Mux39~0                                          ; 0                 ; 7       ;
;      - Mux39~3                                          ; 0                 ; 7       ;
;      - Mux46~0                                          ; 0                 ; 7       ;
;      - Mux46~3                                          ; 0                 ; 7       ;
;      - Mux38~0                                          ; 0                 ; 7       ;
;      - Mux38~1                                          ; 0                 ; 7       ;
;      - Mux38~4                                          ; 0                 ; 7       ;
;      - Mux45~0                                          ; 0                 ; 7       ;
;      - Mux45~1                                          ; 0                 ; 7       ;
;      - Mux45~4                                          ; 0                 ; 7       ;
;      - Mux37~0                                          ; 0                 ; 7       ;
;      - Mux37~1                                          ; 0                 ; 7       ;
;      - Mux37~4                                          ; 0                 ; 7       ;
;      - Mux44~0                                          ; 0                 ; 7       ;
;      - Mux44~1                                          ; 0                 ; 7       ;
;      - Mux44~4                                          ; 0                 ; 7       ;
;      - Mux36~0                                          ; 0                 ; 7       ;
;      - Mux36~1                                          ; 0                 ; 7       ;
;      - Mux36~4                                          ; 0                 ; 7       ;
;      - Mux43~0                                          ; 0                 ; 7       ;
;      - Mux43~3                                          ; 0                 ; 7       ;
;      - Mux35~5                                          ; 0                 ; 7       ;
;      - Mux35~6                                          ; 0                 ; 7       ;
;      - Mux35~9                                          ; 0                 ; 7       ;
;      - Mux42~0                                          ; 0                 ; 7       ;
;      - Mux42~1                                          ; 0                 ; 7       ;
;      - Mux42~4                                          ; 0                 ; 7       ;
;      - Mux34~1                                          ; 0                 ; 7       ;
;      - Mux34~4                                          ; 0                 ; 7       ;
;      - Mux41~0                                          ; 0                 ; 7       ;
;      - Mux41~3                                          ; 0                 ; 7       ;
;      - Mux33~0                                          ; 0                 ; 7       ;
;      - Mux33~1                                          ; 0                 ; 7       ;
;      - Mux33~4                                          ; 0                 ; 7       ;
;      - Mux40~0                                          ; 0                 ; 7       ;
;      - Mux40~1                                          ; 0                 ; 7       ;
;      - Mux40~4                                          ; 0                 ; 7       ;
;      - Mux32~10                                         ; 0                 ; 7       ;
;      - Mux32~11                                         ; 0                 ; 7       ;
;      - Mux32~14                                         ; 0                 ; 7       ;
; SW[4]                                                   ;                   ;         ;
;      - Mux19~1                                          ; 0                 ; 7       ;
;      - Mux63~1                                          ; 0                 ; 7       ;
;      - Mux63~2                                          ; 0                 ; 7       ;
;      - Mux63~4                                          ; 0                 ; 7       ;
;      - Mux62~1                                          ; 0                 ; 7       ;
;      - Mux62~2                                          ; 0                 ; 7       ;
;      - Mux61~1                                          ; 0                 ; 7       ;
;      - Mux61~2                                          ; 0                 ; 7       ;
;      - Mux60~1                                          ; 0                 ; 7       ;
;      - Mux60~2                                          ; 0                 ; 7       ;
;      - Mux27~0                                          ; 0                 ; 7       ;
;      - Mux32~3                                          ; 0                 ; 7       ;
;      - Mux58~1                                          ; 0                 ; 7       ;
;      - Mux58~2                                          ; 0                 ; 7       ;
;      - Mux57~1                                          ; 0                 ; 7       ;
;      - Mux57~2                                          ; 0                 ; 7       ;
;      - Mux56~3                                          ; 0                 ; 7       ;
;      - Mux56~4                                          ; 0                 ; 7       ;
;      - Mux23~0                                          ; 0                 ; 7       ;
;      - Mux35~2                                          ; 0                 ; 7       ;
;      - Mux54~3                                          ; 0                 ; 7       ;
;      - Mux54~4                                          ; 0                 ; 7       ;
;      - Mux53~3                                          ; 0                 ; 7       ;
;      - Mux53~4                                          ; 0                 ; 7       ;
;      - Mux52~3                                          ; 0                 ; 7       ;
;      - Mux52~4                                          ; 0                 ; 7       ;
;      - Mux19~0                                          ; 0                 ; 7       ;
;      - Mux50~2                                          ; 0                 ; 7       ;
;      - display_data[13]~7                               ; 0                 ; 7       ;
;      - display_data[13]~9                               ; 0                 ; 7       ;
;      - Mux49~1                                          ; 0                 ; 7       ;
;      - Mux49~2                                          ; 0                 ; 7       ;
;      - Mux48~2                                          ; 0                 ; 7       ;
;      - Mux47~2                                          ; 0                 ; 7       ;
;      - Mux39~1                                          ; 0                 ; 7       ;
;      - Mux39~2                                          ; 0                 ; 7       ;
;      - Mux46~1                                          ; 0                 ; 7       ;
;      - Mux46~2                                          ; 0                 ; 7       ;
;      - Mux38~2                                          ; 0                 ; 7       ;
;      - Mux45~2                                          ; 0                 ; 7       ;
;      - Mux37~2                                          ; 0                 ; 7       ;
;      - Mux44~2                                          ; 0                 ; 7       ;
;      - Mux36~2                                          ; 0                 ; 7       ;
;      - Mux43~1                                          ; 0                 ; 7       ;
;      - Mux43~2                                          ; 0                 ; 7       ;
;      - Mux35~7                                          ; 0                 ; 7       ;
;      - Mux42~2                                          ; 0                 ; 7       ;
;      - Mux34~2                                          ; 0                 ; 7       ;
;      - Mux34~3                                          ; 0                 ; 7       ;
;      - Mux41~1                                          ; 0                 ; 7       ;
;      - Mux41~2                                          ; 0                 ; 7       ;
;      - Mux33~2                                          ; 0                 ; 7       ;
;      - Mux40~2                                          ; 0                 ; 7       ;
;      - Mux32~12                                         ; 0                 ; 7       ;
; SW[5]                                                   ;                   ;         ;
;      - Mux19~1                                          ; 1                 ; 7       ;
;      - Mux63~1                                          ; 1                 ; 7       ;
;      - Mux63~2                                          ; 1                 ; 7       ;
;      - Mux62~1                                          ; 1                 ; 7       ;
;      - Mux62~2                                          ; 1                 ; 7       ;
;      - Mux62~4                                          ; 1                 ; 7       ;
;      - Mux61~1                                          ; 1                 ; 7       ;
;      - Mux61~2                                          ; 1                 ; 7       ;
;      - Mux60~1                                          ; 1                 ; 7       ;
;      - Mux60~2                                          ; 1                 ; 7       ;
;      - Mux27~0                                          ; 1                 ; 7       ;
;      - Mux32~3                                          ; 1                 ; 7       ;
;      - Mux58~1                                          ; 1                 ; 7       ;
;      - Mux58~2                                          ; 1                 ; 7       ;
;      - Mux57~1                                          ; 1                 ; 7       ;
;      - Mux57~2                                          ; 1                 ; 7       ;
;      - Mux56~3                                          ; 1                 ; 7       ;
;      - Mux56~4                                          ; 1                 ; 7       ;
;      - Mux23~0                                          ; 1                 ; 7       ;
;      - Mux35~2                                          ; 1                 ; 7       ;
;      - Mux54~3                                          ; 1                 ; 7       ;
;      - Mux54~4                                          ; 1                 ; 7       ;
;      - Mux53~3                                          ; 1                 ; 7       ;
;      - Mux53~4                                          ; 1                 ; 7       ;
;      - Mux52~3                                          ; 1                 ; 7       ;
;      - Mux52~4                                          ; 1                 ; 7       ;
;      - Mux19~0                                          ; 1                 ; 7       ;
;      - Mux50~2                                          ; 1                 ; 7       ;
;      - display_data[13]~7                               ; 1                 ; 7       ;
;      - display_data[13]~8                               ; 1                 ; 7       ;
;      - display_data[13]~9                               ; 1                 ; 7       ;
;      - Mux49~1                                          ; 1                 ; 7       ;
;      - Mux49~2                                          ; 1                 ; 7       ;
;      - Mux48~2                                          ; 1                 ; 7       ;
;      - Mux47~2                                          ; 1                 ; 7       ;
;      - Mux39~1                                          ; 1                 ; 7       ;
;      - Mux39~2                                          ; 1                 ; 7       ;
;      - Mux46~1                                          ; 1                 ; 7       ;
;      - Mux46~2                                          ; 1                 ; 7       ;
;      - Mux38~2                                          ; 1                 ; 7       ;
;      - Mux45~2                                          ; 1                 ; 7       ;
;      - Mux37~2                                          ; 1                 ; 7       ;
;      - Mux44~2                                          ; 1                 ; 7       ;
;      - Mux36~2                                          ; 1                 ; 7       ;
;      - Mux43~1                                          ; 1                 ; 7       ;
;      - Mux43~2                                          ; 1                 ; 7       ;
;      - Mux35~7                                          ; 1                 ; 7       ;
;      - Mux42~2                                          ; 1                 ; 7       ;
;      - Mux34~2                                          ; 1                 ; 7       ;
;      - Mux34~3                                          ; 1                 ; 7       ;
;      - Mux41~1                                          ; 1                 ; 7       ;
;      - Mux41~2                                          ; 1                 ; 7       ;
;      - Mux33~2                                          ; 1                 ; 7       ;
;      - Mux40~2                                          ; 1                 ; 7       ;
;      - Mux32~12                                         ; 1                 ; 7       ;
; SW[6]                                                   ;                   ;         ;
;      - Mux19~1                                          ; 0                 ; 7       ;
;      - Mux63~1                                          ; 0                 ; 7       ;
;      - display_data[3]~0                                ; 0                 ; 7       ;
;      - Mux62~1                                          ; 0                 ; 7       ;
;      - Mux61~1                                          ; 0                 ; 7       ;
;      - Mux61~4                                          ; 0                 ; 7       ;
;      - Mux60~1                                          ; 0                 ; 7       ;
;      - Mux32~4                                          ; 0                 ; 7       ;
;      - Mux58~1                                          ; 0                 ; 7       ;
;      - Mux57~1                                          ; 0                 ; 7       ;
;      - Mux56~4                                          ; 0                 ; 7       ;
;      - Mux56~5                                          ; 0                 ; 7       ;
;      - Mux35~3                                          ; 0                 ; 7       ;
;      - Mux54~4                                          ; 0                 ; 7       ;
;      - Mux54~5                                          ; 0                 ; 7       ;
;      - Mux53~4                                          ; 0                 ; 7       ;
;      - Mux53~5                                          ; 0                 ; 7       ;
;      - Mux52~4                                          ; 0                 ; 7       ;
;      - Mux52~5                                          ; 0                 ; 7       ;
;      - display_data[13]~7                               ; 0                 ; 7       ;
;      - display_data[13]~8                               ; 0                 ; 7       ;
;      - display_data[13]~9                               ; 0                 ; 7       ;
;      - Mux49~2                                          ; 0                 ; 7       ;
;      - Mux49~3                                          ; 0                 ; 7       ;
;      - Mux39~2                                          ; 0                 ; 7       ;
;      - Mux39~3                                          ; 0                 ; 7       ;
;      - Mux46~2                                          ; 0                 ; 7       ;
;      - Mux46~3                                          ; 0                 ; 7       ;
;      - Mux43~2                                          ; 0                 ; 7       ;
;      - Mux43~3                                          ; 0                 ; 7       ;
;      - Mux34~3                                          ; 0                 ; 7       ;
;      - Mux34~4                                          ; 0                 ; 7       ;
;      - Mux41~2                                          ; 0                 ; 7       ;
;      - Mux41~3                                          ; 0                 ; 7       ;
; SW[2]                                                   ;                   ;         ;
;      - display_data[13]~2                               ; 1                 ; 7       ;
;      - display_data[13]~3                               ; 1                 ; 7       ;
;      - display_data[3]~4                                ; 1                 ; 7       ;
;      - display_data[3]~5                                ; 1                 ; 7       ;
;      - Mux32~1                                          ; 1                 ; 7       ;
;      - Mux32~2                                          ; 1                 ; 7       ;
;      - Mux32~5                                          ; 1                 ; 7       ;
;      - Mux59~0                                          ; 1                 ; 7       ;
;      - Mux59~1                                          ; 1                 ; 7       ;
;      - Mux59~2                                          ; 1                 ; 7       ;
;      - Mux56~1                                          ; 1                 ; 7       ;
;      - Mux35~0                                          ; 1                 ; 7       ;
;      - Mux35~1                                          ; 1                 ; 7       ;
;      - Mux35~4                                          ; 1                 ; 7       ;
;      - Mux55~0                                          ; 1                 ; 7       ;
;      - Mux55~1                                          ; 1                 ; 7       ;
;      - Mux54~1                                          ; 1                 ; 7       ;
;      - Mux53~1                                          ; 1                 ; 7       ;
;      - Mux52~1                                          ; 1                 ; 7       ;
;      - Mux32~9                                          ; 1                 ; 7       ;
;      - Mux51~0                                          ; 1                 ; 7       ;
;      - Mux50~0                                          ; 1                 ; 7       ;
;      - display_data[13]~10                              ; 1                 ; 7       ;
;      - display_data[14]~11                              ; 1                 ; 7       ;
;      - display_data[14]~12                              ; 1                 ; 7       ;
;      - Mux34~0                                          ; 1                 ; 7       ;
;      - Mux48~0                                          ; 1                 ; 7       ;
;      - Mux47~0                                          ; 1                 ; 7       ;
;      - Mux47~5                                          ; 1                 ; 7       ;
;      - Mux38~0                                          ; 1                 ; 7       ;
;      - Mux38~5                                          ; 1                 ; 7       ;
;      - Mux45~0                                          ; 1                 ; 7       ;
;      - Mux45~5                                          ; 1                 ; 7       ;
;      - Mux37~0                                          ; 1                 ; 7       ;
;      - Mux37~5                                          ; 1                 ; 7       ;
;      - Mux44~0                                          ; 1                 ; 7       ;
;      - Mux44~5                                          ; 1                 ; 7       ;
;      - Mux36~0                                          ; 1                 ; 7       ;
;      - Mux36~5                                          ; 1                 ; 7       ;
;      - Mux35~5                                          ; 1                 ; 7       ;
;      - Mux35~10                                         ; 1                 ; 7       ;
;      - Mux42~0                                          ; 1                 ; 7       ;
;      - Mux42~5                                          ; 1                 ; 7       ;
;      - Mux33~0                                          ; 1                 ; 7       ;
;      - Mux33~5                                          ; 1                 ; 7       ;
;      - Mux40~0                                          ; 1                 ; 7       ;
;      - Mux40~5                                          ; 1                 ; 7       ;
;      - Mux32~10                                         ; 1                 ; 7       ;
;      - Mux32~15                                         ; 1                 ; 7       ;
;      - Mux55~2                                          ; 1                 ; 7       ;
;      - display_data[13]_NEW42                           ; 1                 ; 7       ;
;      - display_data[15]_NEW44                           ; 1                 ; 7       ;
; SW[3]                                                   ;                   ;         ;
;      - Mux55~2                                          ; 0                 ; 7       ;
;      - display_data[3]~4                                ; 0                 ; 7       ;
;      - display_data[3]~5                                ; 0                 ; 7       ;
;      - Mux59~3                                          ; 0                 ; 7       ;
;      - Mux56~7                                          ; 0                 ; 7       ;
;      - Mux54~7                                          ; 0                 ; 7       ;
;      - Mux53~7                                          ; 0                 ; 7       ;
;      - Mux52~7                                          ; 0                 ; 7       ;
;      - Mux32~9                                          ; 0                 ; 7       ;
;      - Mux51~0                                          ; 0                 ; 7       ;
;      - display_data[13]~9                               ; 0                 ; 7       ;
;      - display_data[14]~11                              ; 0                 ; 7       ;
;      - display_data[14]~12                              ; 0                 ; 7       ;
;      - Mux34~0                                          ; 0                 ; 7       ;
;      - Mux49~6                                          ; 0                 ; 7       ;
;      - Mux47~5                                          ; 0                 ; 7       ;
;      - Mux39~6                                          ; 0                 ; 7       ;
;      - Mux46~6                                          ; 0                 ; 7       ;
;      - Mux38~5                                          ; 0                 ; 7       ;
;      - Mux45~5                                          ; 0                 ; 7       ;
;      - Mux37~5                                          ; 0                 ; 7       ;
;      - Mux44~5                                          ; 0                 ; 7       ;
;      - Mux36~5                                          ; 0                 ; 7       ;
;      - Mux43~6                                          ; 0                 ; 7       ;
;      - Mux35~10                                         ; 0                 ; 7       ;
;      - Mux42~5                                          ; 0                 ; 7       ;
;      - Mux34~7                                          ; 0                 ; 7       ;
;      - Mux41~6                                          ; 0                 ; 7       ;
;      - Mux33~5                                          ; 0                 ; 7       ;
;      - Mux40~5                                          ; 0                 ; 7       ;
;      - Mux32~15                                         ; 0                 ; 7       ;
;      - display_data[13]_NEW42                           ; 0                 ; 7       ;
;      - display_data[15]_NEW44                           ; 0                 ; 7       ;
; CLOCK_50                                                ;                   ;         ;
; KEY[1]                                                  ;                   ;         ;
;      - clock_divider:clk_div_1sec|counter[7]            ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[13]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[14]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[15]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[16]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[17]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[18]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[20]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[26]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[25]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[4]            ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[5]            ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[24]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[6]            ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[19]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[8]            ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[23]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[9]            ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[10]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[11]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[12]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[22]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[21]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[27]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[28]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[30]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[31]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[29]           ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[3]            ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[2]            ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[1]            ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[0]            ; 1                 ; 0       ;
;      - edge_detector:edge_det_key0|signal_d             ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|button_out              ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|clk_out               ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[14]             ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[12]             ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[13]             ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[6]              ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[7]              ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[8]              ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[9]              ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[10]             ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[11]             ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[19]             ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[18]             ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[17]             ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[16]             ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[5]              ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[4]              ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[3]              ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[2]              ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[1]              ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[0]              ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|counter[15]             ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|button_sync_1           ; 1                 ; 0       ;
;      - debouncer:debouncer_key0|button_sync_0           ; 1                 ; 0       ;
;      - debouncer:debouncer_key1|button_sync_0~feeder    ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[17]~DUPLICATE ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[11]~DUPLICATE ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[7]~DUPLICATE  ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[4]~DUPLICATE  ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[2]~DUPLICATE  ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[1]~DUPLICATE  ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[13]~DUPLICATE ; 1                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[15]~DUPLICATE ; 1                 ; 0       ;
; KEY[0]                                                  ;                   ;         ;
;      - debouncer:debouncer_key0|button_sync_0~0         ; 1                 ; 7       ;
+---------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                       ;
+-------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location             ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                  ; PIN_AF14             ; 143     ; Clock                     ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; KEY[1]                                    ; PIN_AA15             ; 66      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; clk_manual_extended~0                     ; LABCELL_X2_Y36_N21   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clock_divider:clk_div_1sec|LessThan0~7    ; LABCELL_X1_Y1_N48    ; 41      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; cpu_clk                                   ; LABCELL_X1_Y36_N30   ; 9464    ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; debouncer:debouncer_key0|button_out~1     ; MLABCELL_X28_Y1_N36  ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; debouncer:debouncer_key0|counter[14]~0    ; MLABCELL_X28_Y1_N39  ; 20      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; debouncer:debouncer_key1|button_out       ; FF_X1_Y36_N38        ; 5       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; debouncer:debouncer_key1|button_out~1     ; LABCELL_X1_Y36_N36   ; 1       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; debouncer:debouncer_key1|counter[19]~0    ; LABCELL_X1_Y36_N21   ; 20      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; display_data[13]~10                       ; LABCELL_X85_Y9_N54   ; 13      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; edge_detector:edge_det_key0|edge_detected ; MLABCELL_X28_Y1_N18  ; 11      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[0][0]~6         ; LABCELL_X43_Y11_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1000][0]~1647   ; LABCELL_X27_Y37_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1001][0]~1654   ; LABCELL_X27_Y37_N42  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1002][0]~1913   ; MLABCELL_X39_Y36_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1003][0]~1920   ; LABCELL_X43_Y39_N36  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1004][0]~1703   ; MLABCELL_X28_Y37_N36 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1005][0]~1710   ; MLABCELL_X15_Y39_N3  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1006][0]~1927   ; LABCELL_X35_Y39_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1007][0]~1934   ; LABCELL_X33_Y38_N54  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1008][0]~3065   ; LABCELL_X18_Y58_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1009][0]~3072   ; LABCELL_X22_Y58_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[100][0]~4591    ; LABCELL_X27_Y6_N54   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1010][0]~3289   ; LABCELL_X35_Y59_N36  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1011][0]~3296   ; LABCELL_X23_Y58_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1012][0]~3079   ; LABCELL_X33_Y59_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1013][0]~3086   ; LABCELL_X33_Y59_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1014][0]~3303   ; LABCELL_X31_Y47_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1015][0]~3310   ; LABCELL_X23_Y58_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1016][0]~3513   ; LABCELL_X35_Y53_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1017][0]~3520   ; LABCELL_X35_Y53_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1018][0]~3695   ; LABCELL_X48_Y43_N30  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1019][0]~3702   ; LABCELL_X35_Y39_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[101][0]~4598    ; LABCELL_X33_Y10_N39  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1020][0]~3527   ; LABCELL_X35_Y61_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1021][0]~3534   ; LABCELL_X37_Y47_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1022][0]~3751   ; LABCELL_X37_Y39_N21  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1023][0]~3758   ; LABCELL_X37_Y39_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[102][0]~4815    ; MLABCELL_X34_Y14_N48 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[103][0]~4822    ; MLABCELL_X34_Y10_N36 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[104][0]~5025    ; LABCELL_X37_Y11_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[105][0]~5032    ; MLABCELL_X34_Y10_N57 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[106][0]~5277    ; LABCELL_X37_Y10_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[107][0]~5284    ; MLABCELL_X39_Y8_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[108][0]~5039    ; LABCELL_X37_Y11_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[109][0]~5046    ; LABCELL_X37_Y11_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[10][0]~87       ; LABCELL_X63_Y4_N3    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[110][0]~5291    ; MLABCELL_X34_Y8_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[111][0]~5298    ; LABCELL_X37_Y10_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[112][0]~6369    ; LABCELL_X30_Y11_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[113][0]~6376    ; LABCELL_X33_Y5_N9    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[114][0]~6593    ; LABCELL_X31_Y13_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[115][0]~6600    ; MLABCELL_X28_Y14_N24 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[116][0]~6383    ; MLABCELL_X28_Y13_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[117][0]~6390    ; LABCELL_X30_Y14_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[118][0]~6607    ; MLABCELL_X34_Y10_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[119][0]~6614    ; LABCELL_X22_Y13_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[11][0]~123      ; LABCELL_X61_Y9_N0    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[120][0]~6803    ; MLABCELL_X28_Y13_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[121][0]~6810    ; LABCELL_X29_Y13_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[122][0]~7069    ; LABCELL_X35_Y5_N36   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[123][0]~7076    ; MLABCELL_X47_Y7_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[124][0]~6859    ; LABCELL_X31_Y13_N57  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[125][0]~6866    ; LABCELL_X31_Y13_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[126][0]~7083    ; LABCELL_X50_Y5_N42   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[127][0]~7090    ; LABCELL_X48_Y13_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[128][0]~3765    ; LABCELL_X22_Y13_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[129][0]~3772    ; LABCELL_X7_Y13_N54   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[12][0]~33       ; LABCELL_X55_Y7_N48   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[130][0]~3779    ; LABCELL_X10_Y7_N3    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[131][0]~3786    ; LABCELL_X10_Y10_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[132][0]~3933    ; LABCELL_X10_Y10_N57  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[133][0]~3940    ; MLABCELL_X6_Y11_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[134][0]~3947    ; LABCELL_X16_Y13_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[135][0]~3954    ; LABCELL_X16_Y9_N54   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[136][0]~3793    ; MLABCELL_X15_Y11_N27 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[137][0]~3800    ; LABCELL_X19_Y11_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[138][0]~3807    ; LABCELL_X22_Y13_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[139][0]~3814    ; LABCELL_X22_Y5_N0    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[13][0]~60       ; LABCELL_X61_Y8_N36   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[140][0]~3961    ; LABCELL_X12_Y11_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[141][0]~3968    ; MLABCELL_X21_Y8_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[142][0]~3975    ; MLABCELL_X15_Y11_N48 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[143][0]~3982    ; LABCELL_X29_Y7_N3    ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[144][0]~5501    ; MLABCELL_X6_Y11_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[145][0]~5508    ; MLABCELL_X8_Y14_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[146][0]~5515    ; LABCELL_X9_Y13_N57   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[147][0]~5522    ; LABCELL_X16_Y9_N45   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[148][0]~5949    ; LABCELL_X2_Y6_N36    ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[149][0]~5956    ; LABCELL_X7_Y13_N3    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[14][0]~105      ; LABCELL_X61_Y9_N42   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[150][0]~5963    ; LABCELL_X4_Y9_N42    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[151][0]~5970    ; LABCELL_X22_Y13_N24  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[152][0]~5529    ; LABCELL_X10_Y12_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[153][0]~5536    ; LABCELL_X16_Y14_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[154][0]~5543    ; LABCELL_X18_Y9_N27   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[155][0]~5550    ; LABCELL_X18_Y9_N54   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[156][0]~5977    ; LABCELL_X13_Y11_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[157][0]~5984    ; MLABCELL_X21_Y11_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[158][0]~5991    ; LABCELL_X19_Y11_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[159][0]~5998    ; LABCELL_X23_Y11_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[15][0]~141      ; LABCELL_X61_Y9_N57   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[160][0]~4605    ; MLABCELL_X8_Y14_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[161][0]~4612    ; LABCELL_X13_Y12_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[162][0]~4829    ; LABCELL_X16_Y13_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[163][0]~4836    ; LABCELL_X10_Y10_N3   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[164][0]~4619    ; MLABCELL_X6_Y11_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[165][0]~4626    ; MLABCELL_X6_Y11_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[166][0]~4843    ; MLABCELL_X21_Y11_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[167][0]~4850    ; MLABCELL_X21_Y14_N24 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[168][0]~5053    ; LABCELL_X11_Y12_N9   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[169][0]~5060    ; LABCELL_X19_Y8_N45   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[16][0]~5445     ; LABCELL_X50_Y8_N15   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[170][0]~5333    ; LABCELL_X29_Y7_N6    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[171][0]~5340    ; LABCELL_X18_Y2_N36   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[172][0]~5067    ; LABCELL_X18_Y12_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[173][0]~5074    ; MLABCELL_X21_Y8_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[174][0]~5347    ; MLABCELL_X25_Y8_N18  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[175][0]~5354    ; LABCELL_X19_Y8_N42   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[176][0]~6397    ; MLABCELL_X3_Y14_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[177][0]~6404    ; MLABCELL_X3_Y13_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[178][0]~6621    ; LABCELL_X10_Y7_N12   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[179][0]~6628    ; LABCELL_X18_Y12_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[17][0]~5452     ; MLABCELL_X47_Y6_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[180][0]~6411    ; LABCELL_X7_Y13_N51   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[181][0]~6418    ; LABCELL_X2_Y6_N30    ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[182][0]~6635    ; LABCELL_X16_Y13_N57  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[183][0]~6642    ; LABCELL_X17_Y13_N54  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[184][0]~6817    ; LABCELL_X9_Y14_N42   ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[185][0]~6824    ; LABCELL_X16_Y13_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[186][0]~7125    ; LABCELL_X23_Y13_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[187][0]~7132    ; MLABCELL_X21_Y11_N18 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[188][0]~6873    ; LABCELL_X16_Y13_N21  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[189][0]~6880    ; LABCELL_X13_Y12_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[18][0]~5459     ; LABCELL_X55_Y7_N6    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[190][0]~7139    ; MLABCELL_X21_Y8_N57  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[191][0]~7146    ; LABCELL_X23_Y11_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[192][0]~4213    ; MLABCELL_X8_Y14_N42  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[193][0]~4220    ; LABCELL_X12_Y17_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[194][0]~4227    ; LABCELL_X7_Y13_N18   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[195][0]~4234    ; MLABCELL_X6_Y9_N6    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[196][0]~4353    ; LABCELL_X24_Y11_N24  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[197][0]~4360    ; LABCELL_X10_Y12_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[198][0]~4409    ; LABCELL_X24_Y11_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[199][0]~4416    ; LABCELL_X24_Y11_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[19][0]~5466     ; MLABCELL_X39_Y12_N48 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1][0]~51        ; LABCELL_X56_Y8_N51   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[200][0]~4269    ; LABCELL_X18_Y11_N6   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[201][0]~4276    ; LABCELL_X23_Y11_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[202][0]~4283    ; LABCELL_X23_Y4_N33   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[203][0]~4290    ; LABCELL_X29_Y9_N27   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[204][0]~4367    ; LABCELL_X18_Y12_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[205][0]~4374    ; LABCELL_X27_Y8_N3    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[206][0]~4423    ; LABCELL_X29_Y14_N0   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[207][0]~4430    ; MLABCELL_X25_Y8_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[208][0]~5697    ; LABCELL_X1_Y14_N6    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[209][0]~5704    ; LABCELL_X7_Y14_N42   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[20][0]~5893     ; LABCELL_X56_Y12_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[210][0]~5711    ; MLABCELL_X3_Y13_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[211][0]~5718    ; LABCELL_X9_Y13_N54   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[212][0]~6229    ; LABCELL_X7_Y13_N33   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[213][0]~6236    ; LABCELL_X7_Y14_N48   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[214][0]~6285    ; MLABCELL_X3_Y13_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[215][0]~6292    ; LABCELL_X18_Y14_N45  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[216][0]~5753    ; LABCELL_X9_Y14_N30   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[217][0]~5760    ; LABCELL_X16_Y14_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[218][0]~5767    ; LABCELL_X29_Y11_N27  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[219][0]~5774    ; LABCELL_X29_Y11_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[21][0]~5900     ; LABCELL_X50_Y1_N24   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[220][0]~6243    ; LABCELL_X18_Y12_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[221][0]~6250    ; LABCELL_X10_Y12_N39  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[222][0]~6299    ; LABCELL_X29_Y14_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[223][0]~6306    ; LABCELL_X23_Y11_N18  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[224][0]~4633    ; LABCELL_X9_Y14_N33   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[225][0]~4640    ; MLABCELL_X15_Y16_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[226][0]~4857    ; LABCELL_X13_Y13_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[227][0]~4864    ; LABCELL_X16_Y9_N51   ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[228][0]~4647    ; LABCELL_X7_Y13_N45   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[229][0]~4654    ; MLABCELL_X15_Y16_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[22][0]~5907     ; LABCELL_X60_Y7_N12   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[230][0]~4871    ; LABCELL_X13_Y13_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[231][0]~4878    ; MLABCELL_X21_Y14_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[232][0]~5081    ; LABCELL_X12_Y11_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[233][0]~5088    ; LABCELL_X22_Y13_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[234][0]~5389    ; LABCELL_X29_Y7_N0    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[235][0]~5396    ; LABCELL_X29_Y9_N24   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[236][0]~5095    ; LABCELL_X22_Y13_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[237][0]~5102    ; MLABCELL_X21_Y8_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[238][0]~5403    ; MLABCELL_X25_Y8_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[239][0]~5410    ; LABCELL_X27_Y8_N51   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[23][0]~5914     ; LABCELL_X50_Y1_N9    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[240][0]~6425    ; MLABCELL_X3_Y14_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[241][0]~6432    ; LABCELL_X2_Y6_N24    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[242][0]~6649    ; LABCELL_X2_Y6_N57    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[243][0]~6656    ; LABCELL_X7_Y13_N30   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[244][0]~6439    ; MLABCELL_X3_Y14_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[245][0]~6446    ; MLABCELL_X3_Y14_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[246][0]~6663    ; LABCELL_X16_Y13_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[247][0]~6670    ; LABCELL_X13_Y13_N57  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[248][0]~6831    ; LABCELL_X9_Y14_N45   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[249][0]~6838    ; LABCELL_X7_Y13_N6    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[24][0]~5473     ; LABCELL_X36_Y8_N12   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[250][0]~7181    ; LABCELL_X23_Y13_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[251][0]~7188    ; LABCELL_X27_Y12_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[252][0]~6887    ; LABCELL_X23_Y13_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[253][0]~6894    ; LABCELL_X22_Y12_N0   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[254][0]~7195    ; LABCELL_X27_Y12_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[255][0]~7202    ; LABCELL_X23_Y11_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[256][0]~3821    ; LABCELL_X31_Y22_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[257][0]~3828    ; MLABCELL_X87_Y20_N36 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[258][0]~3835    ; LABCELL_X75_Y25_N42  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[259][0]~3842    ; LABCELL_X63_Y21_N3   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[25][0]~5480     ; LABCELL_X55_Y7_N27   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[260][0]~3989    ; LABCELL_X73_Y20_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[261][0]~3996    ; MLABCELL_X65_Y24_N3  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[262][0]~4003    ; LABCELL_X73_Y20_N24  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[263][0]~4010    ; LABCELL_X68_Y25_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[264][0]~3849    ; LABCELL_X75_Y22_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[265][0]~3856    ; LABCELL_X37_Y22_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[266][0]~3863    ; MLABCELL_X59_Y24_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[267][0]~3870    ; LABCELL_X63_Y21_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[268][0]~4017    ; MLABCELL_X82_Y21_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[269][0]~4024    ; MLABCELL_X39_Y23_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[26][0]~5487     ; LABCELL_X50_Y5_N24   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[270][0]~4031    ; MLABCELL_X52_Y28_N42 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[271][0]~4038    ; LABCELL_X63_Y21_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[272][0]~5557    ; LABCELL_X29_Y25_N24  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[273][0]~5564    ; LABCELL_X33_Y22_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[274][0]~5571    ; LABCELL_X81_Y24_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[275][0]~5578    ; LABCELL_X81_Y24_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[276][0]~6005    ; LABCELL_X56_Y20_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[277][0]~6012    ; LABCELL_X75_Y22_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[278][0]~6019    ; LABCELL_X19_Y24_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[279][0]~6026    ; LABCELL_X68_Y24_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[27][0]~5494     ; LABCELL_X63_Y5_N24   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[280][0]~5585    ; MLABCELL_X52_Y20_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[281][0]~5592    ; LABCELL_X55_Y22_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[282][0]~5599    ; LABCELL_X74_Y30_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[283][0]~5606    ; LABCELL_X81_Y24_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[284][0]~6033    ; LABCELL_X79_Y20_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[285][0]~6040    ; MLABCELL_X87_Y20_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[286][0]~6047    ; MLABCELL_X87_Y26_N42 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[287][0]~6054    ; LABCELL_X68_Y24_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[288][0]~4661    ; LABCELL_X35_Y23_N12  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[289][0]~4668    ; LABCELL_X29_Y25_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[28][0]~5921     ; LABCELL_X42_Y10_N57  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[290][0]~4885    ; LABCELL_X36_Y21_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[291][0]~4892    ; LABCELL_X70_Y24_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[292][0]~4675    ; LABCELL_X57_Y25_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[293][0]~4682    ; LABCELL_X36_Y21_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[294][0]~4899    ; MLABCELL_X87_Y25_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[295][0]~4906    ; MLABCELL_X65_Y24_N12 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[296][0]~5109    ; LABCELL_X70_Y24_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[297][0]~5116    ; LABCELL_X75_Y29_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[298][0]~5249    ; MLABCELL_X87_Y25_N42 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[299][0]~5256    ; MLABCELL_X78_Y27_N33 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[29][0]~5928     ; LABCELL_X37_Y12_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[2][0]~78        ; LABCELL_X73_Y10_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[300][0]~5123    ; LABCELL_X57_Y23_N51  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[301][0]~5130    ; LABCELL_X57_Y23_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[302][0]~5263    ; LABCELL_X81_Y24_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[303][0]~5270    ; MLABCELL_X82_Y21_N15 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[304][0]~6453    ; MLABCELL_X47_Y24_N6  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[305][0]~6460    ; LABCELL_X33_Y22_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[306][0]~6677    ; LABCELL_X68_Y24_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[307][0]~6684    ; LABCELL_X67_Y23_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[308][0]~6467    ; LABCELL_X48_Y23_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[309][0]~6474    ; LABCELL_X33_Y22_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[30][0]~5935     ; LABCELL_X60_Y7_N57   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[310][0]~6691    ; LABCELL_X56_Y26_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[311][0]~6698    ; MLABCELL_X82_Y27_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[312][0]~6901    ; LABCELL_X31_Y22_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[313][0]~6908    ; LABCELL_X37_Y23_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[314][0]~7041    ; MLABCELL_X65_Y27_N39 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[315][0]~7048    ; LABCELL_X55_Y22_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[316][0]~6957    ; LABCELL_X55_Y22_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[317][0]~6964    ; MLABCELL_X87_Y25_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[318][0]~7055    ; MLABCELL_X78_Y27_N39 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[319][0]~7062    ; MLABCELL_X72_Y29_N39 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[31][0]~5942     ; LABCELL_X61_Y9_N9    ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[320][0]~4129    ; MLABCELL_X52_Y25_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[321][0]~4136    ; MLABCELL_X52_Y25_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[322][0]~4143    ; LABCELL_X60_Y30_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[323][0]~4150    ; LABCELL_X53_Y23_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[324][0]~4437    ; LABCELL_X35_Y23_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[325][0]~4444    ; MLABCELL_X34_Y24_N36 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[326][0]~4493    ; LABCELL_X36_Y17_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[327][0]~4500    ; MLABCELL_X34_Y24_N45 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[328][0]~4185    ; LABCELL_X53_Y23_N39  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[329][0]~4192    ; LABCELL_X37_Y22_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[32][0]~4549     ; LABCELL_X37_Y13_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[330][0]~4199    ; LABCELL_X42_Y15_N45  ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[331][0]~4206    ; LABCELL_X63_Y34_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[332][0]~4451    ; LABCELL_X46_Y23_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[333][0]~4458    ; LABCELL_X85_Y23_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[334][0]~4507    ; MLABCELL_X65_Y24_N9  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[335][0]~4514    ; LABCELL_X40_Y42_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[336][0]~5781    ; LABCELL_X33_Y25_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[337][0]~5788    ; MLABCELL_X34_Y24_N42 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[338][0]~5795    ; MLABCELL_X52_Y25_N0  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[339][0]~5802    ; LABCELL_X36_Y24_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[33][0]~4556     ; MLABCELL_X47_Y7_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[340][0]~6145    ; LABCELL_X31_Y24_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[341][0]~6152    ; LABCELL_X31_Y26_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[342][0]~6201    ; MLABCELL_X34_Y24_N57 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[343][0]~6208    ; LABCELL_X37_Y23_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[344][0]~5837    ; MLABCELL_X39_Y23_N39 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[345][0]~5844    ; MLABCELL_X39_Y23_N36 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[346][0]~5851    ; LABCELL_X68_Y24_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[347][0]~5858    ; LABCELL_X56_Y26_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[348][0]~6159    ; MLABCELL_X39_Y23_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[349][0]~6166    ; LABCELL_X37_Y22_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[34][0]~4773     ; LABCELL_X42_Y10_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[350][0]~6215    ; MLABCELL_X34_Y24_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[351][0]~6222    ; MLABCELL_X34_Y24_N39 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[352][0]~4689    ; MLABCELL_X25_Y22_N57 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[353][0]~4696    ; LABCELL_X29_Y26_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[354][0]~4913    ; LABCELL_X29_Y25_N45  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[355][0]~4920    ; MLABCELL_X59_Y24_N51 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[356][0]~4703    ; LABCELL_X22_Y25_N21  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[357][0]~4710    ; MLABCELL_X25_Y22_N39 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[358][0]~4927    ; LABCELL_X57_Y23_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[359][0]~4934    ; MLABCELL_X59_Y24_N42 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[35][0]~4780     ; LABCELL_X36_Y8_N42   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[360][0]~5137    ; LABCELL_X68_Y25_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[361][0]~5144    ; LABCELL_X36_Y24_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[362][0]~5305    ; LABCELL_X63_Y21_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[363][0]~5312    ; LABCELL_X63_Y21_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[364][0]~5151    ; MLABCELL_X59_Y25_N51 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[365][0]~5158    ; LABCELL_X46_Y23_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[366][0]~5319    ; LABCELL_X81_Y24_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[367][0]~5326    ; MLABCELL_X87_Y26_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[368][0]~6481    ; LABCELL_X23_Y22_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[369][0]~6488    ; LABCELL_X22_Y26_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[36][0]~4563     ; LABCELL_X27_Y9_N51   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[370][0]~6705    ; LABCELL_X31_Y24_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[371][0]~6712    ; LABCELL_X29_Y26_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[372][0]~6495    ; LABCELL_X19_Y22_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[373][0]~6502    ; LABCELL_X27_Y24_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[374][0]~6719    ; MLABCELL_X39_Y23_N57 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[375][0]~6726    ; LABCELL_X22_Y25_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[376][0]~6915    ; LABCELL_X27_Y24_N18  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[377][0]~6922    ; MLABCELL_X25_Y22_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[378][0]~7097    ; MLABCELL_X65_Y27_N54 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[379][0]~7104    ; LABCELL_X56_Y27_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[37][0]~4570     ; LABCELL_X36_Y10_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[380][0]~6971    ; LABCELL_X67_Y23_N33  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[381][0]~6978    ; LABCELL_X81_Y24_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[382][0]~7111    ; LABCELL_X56_Y27_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[383][0]~7118    ; MLABCELL_X59_Y25_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[384][0]~3877    ; LABCELL_X13_Y47_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[385][0]~3884    ; LABCELL_X11_Y58_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[386][0]~3891    ; LABCELL_X12_Y54_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[387][0]~3898    ; LABCELL_X12_Y54_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[388][0]~4045    ; LABCELL_X13_Y47_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[389][0]~4052    ; LABCELL_X19_Y58_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[38][0]~4787     ; MLABCELL_X39_Y12_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[390][0]~4059    ; LABCELL_X11_Y48_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[391][0]~4066    ; LABCELL_X19_Y61_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[392][0]~3905    ; LABCELL_X2_Y40_N33   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[393][0]~3912    ; LABCELL_X11_Y36_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[394][0]~3919    ; LABCELL_X18_Y40_N6   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[395][0]~3926    ; MLABCELL_X21_Y37_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[396][0]~4073    ; LABCELL_X18_Y39_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[397][0]~4080    ; LABCELL_X12_Y38_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[398][0]~4087    ; LABCELL_X31_Y38_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[399][0]~4094    ; LABCELL_X27_Y39_N6   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[39][0]~4794     ; MLABCELL_X39_Y13_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[3][0]~114       ; LABCELL_X63_Y4_N45   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[400][0]~5613    ; LABCELL_X18_Y58_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[401][0]~5620    ; LABCELL_X18_Y57_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[402][0]~5627    ; LABCELL_X18_Y59_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[403][0]~5634    ; LABCELL_X17_Y62_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[404][0]~6061    ; LABCELL_X24_Y59_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[405][0]~6068    ; LABCELL_X17_Y55_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[406][0]~6075    ; LABCELL_X22_Y56_N51  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[407][0]~6082    ; LABCELL_X17_Y55_N12  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[408][0]~5641    ; LABCELL_X17_Y55_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[409][0]~5648    ; LABCELL_X17_Y56_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[40][0]~4997     ; LABCELL_X48_Y13_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[410][0]~5655    ; LABCELL_X29_Y41_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[411][0]~5662    ; LABCELL_X29_Y41_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[412][0]~6089    ; LABCELL_X19_Y52_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[413][0]~6096    ; LABCELL_X22_Y56_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[414][0]~6103    ; LABCELL_X29_Y44_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[415][0]~6110    ; MLABCELL_X28_Y47_N3  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[416][0]~4717    ; LABCELL_X24_Y54_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[417][0]~4724    ; MLABCELL_X21_Y57_N21 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[418][0]~4941    ; MLABCELL_X28_Y57_N48 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[419][0]~4948    ; LABCELL_X35_Y54_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[41][0]~5004     ; MLABCELL_X39_Y12_N51 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[420][0]~4731    ; LABCELL_X19_Y61_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[421][0]~4738    ; MLABCELL_X21_Y57_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[422][0]~4955    ; LABCELL_X23_Y55_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[423][0]~4962    ; LABCELL_X31_Y52_N3   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[424][0]~5165    ; LABCELL_X22_Y54_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[425][0]~5172    ; LABCELL_X19_Y37_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[426][0]~5361    ; LABCELL_X23_Y36_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[427][0]~5368    ; LABCELL_X31_Y37_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[428][0]~5179    ; MLABCELL_X15_Y38_N39 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[429][0]~5186    ; LABCELL_X12_Y38_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[42][0]~5221     ; LABCELL_X61_Y9_N48   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[430][0]~5375    ; LABCELL_X33_Y39_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[431][0]~5382    ; LABCELL_X35_Y39_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[432][0]~6509    ; LABCELL_X18_Y58_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[433][0]~6516    ; LABCELL_X22_Y58_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[434][0]~6733    ; LABCELL_X18_Y59_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[435][0]~6740    ; MLABCELL_X21_Y59_N21 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[436][0]~6523    ; LABCELL_X18_Y59_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[437][0]~6530    ; LABCELL_X22_Y58_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[438][0]~6747    ; MLABCELL_X3_Y52_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[439][0]~6754    ; LABCELL_X27_Y59_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[43][0]~5228     ; LABCELL_X62_Y6_N24   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[440][0]~6929    ; MLABCELL_X21_Y59_N6  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[441][0]~6936    ; LABCELL_X27_Y48_N36  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[442][0]~7153    ; LABCELL_X23_Y42_N21  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[443][0]~7160    ; LABCELL_X35_Y43_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[444][0]~6985    ; LABCELL_X18_Y57_N18  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[445][0]~6992    ; LABCELL_X22_Y56_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[446][0]~7167    ; LABCELL_X35_Y46_N18  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[447][0]~7174    ; LABCELL_X35_Y46_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[448][0]~4241    ; MLABCELL_X8_Y51_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[449][0]~4248    ; LABCELL_X11_Y58_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[44][0]~5011     ; LABCELL_X56_Y4_N15   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[450][0]~4255    ; LABCELL_X16_Y58_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[451][0]~4262    ; LABCELL_X19_Y53_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[452][0]~4465    ; LABCELL_X10_Y59_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[453][0]~4472    ; MLABCELL_X8_Y38_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[454][0]~4521    ; LABCELL_X23_Y55_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[455][0]~4528    ; MLABCELL_X34_Y40_N15 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[456][0]~4297    ; LABCELL_X11_Y38_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[457][0]~4304    ; LABCELL_X11_Y36_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[458][0]~4311    ; LABCELL_X40_Y33_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[459][0]~4318    ; MLABCELL_X34_Y32_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[45][0]~5018     ; LABCELL_X63_Y4_N12   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[460][0]~4479    ; LABCELL_X22_Y32_N21  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[461][0]~4486    ; LABCELL_X27_Y36_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[462][0]~4535    ; MLABCELL_X34_Y36_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[463][0]~4542    ; LABCELL_X19_Y38_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[464][0]~5809    ; LABCELL_X1_Y52_N24   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[465][0]~5816    ; LABCELL_X1_Y49_N42   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[466][0]~5823    ; LABCELL_X9_Y53_N45   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[467][0]~5830    ; MLABCELL_X6_Y47_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[468][0]~6257    ; MLABCELL_X6_Y46_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[469][0]~6264    ; LABCELL_X1_Y49_N0    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[46][0]~5235     ; LABCELL_X61_Y4_N48   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[470][0]~6313    ; MLABCELL_X28_Y49_N39 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[471][0]~6320    ; MLABCELL_X28_Y49_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[472][0]~5865    ; LABCELL_X12_Y45_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[473][0]~5872    ; LABCELL_X12_Y45_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[474][0]~5879    ; LABCELL_X30_Y36_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[475][0]~5886    ; LABCELL_X22_Y37_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[476][0]~6271    ; LABCELL_X22_Y37_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[477][0]~6278    ; MLABCELL_X28_Y49_N48 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[478][0]~6327    ; LABCELL_X33_Y38_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[479][0]~6334    ; MLABCELL_X34_Y35_N30 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[47][0]~5242     ; LABCELL_X62_Y8_N36   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[480][0]~4745    ; LABCELL_X16_Y45_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[481][0]~4752    ; MLABCELL_X15_Y60_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[482][0]~4969    ; MLABCELL_X28_Y57_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[483][0]~4976    ; LABCELL_X35_Y50_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[484][0]~4759    ; MLABCELL_X28_Y57_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[485][0]~4766    ; LABCELL_X24_Y56_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[486][0]~4983    ; LABCELL_X33_Y39_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[487][0]~4990    ; LABCELL_X36_Y39_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[488][0]~5193    ; MLABCELL_X21_Y37_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[489][0]~5200    ; LABCELL_X30_Y37_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[48][0]~6341     ; LABCELL_X37_Y13_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[490][0]~5417    ; LABCELL_X30_Y37_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[491][0]~5424    ; LABCELL_X31_Y37_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[492][0]~5207    ; LABCELL_X13_Y37_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[493][0]~5214    ; LABCELL_X19_Y37_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[494][0]~5431    ; LABCELL_X36_Y39_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[495][0]~5438    ; LABCELL_X42_Y40_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[496][0]~6537    ; LABCELL_X13_Y53_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[497][0]~6544    ; LABCELL_X22_Y58_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[498][0]~6761    ; LABCELL_X23_Y59_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[499][0]~6768    ; LABCELL_X17_Y56_N39  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[49][0]~6348     ; LABCELL_X29_Y13_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[4][0]~24        ; LABCELL_X50_Y13_N30  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[500][0]~6551    ; LABCELL_X23_Y59_N45  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[501][0]~6558    ; LABCELL_X23_Y60_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[502][0]~6775    ; LABCELL_X35_Y47_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[503][0]~6782    ; LABCELL_X35_Y47_N12  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[504][0]~6943    ; LABCELL_X35_Y50_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[505][0]~6950    ; LABCELL_X35_Y47_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[506][0]~7209    ; LABCELL_X13_Y37_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[507][0]~7216    ; MLABCELL_X39_Y36_N21 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[508][0]~6999    ; LABCELL_X37_Y58_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[509][0]~7006    ; LABCELL_X36_Y39_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[50][0]~6565     ; LABCELL_X35_Y5_N9    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[510][0]~7223    ; LABCELL_X42_Y46_N48  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[511][0]~7230    ; LABCELL_X37_Y39_N42  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[512][0]~149     ; LABCELL_X42_Y15_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[513][0]~156     ; LABCELL_X33_Y38_N51  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[514][0]~163     ; MLABCELL_X72_Y10_N3  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[515][0]~170     ; LABCELL_X62_Y14_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[516][0]~597     ; LABCELL_X57_Y14_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[517][0]~604     ; LABCELL_X62_Y14_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[518][0]~611     ; LABCELL_X53_Y14_N9   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[519][0]~618     ; MLABCELL_X72_Y10_N33 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[51][0]~6572     ; LABCELL_X45_Y8_N6    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[520][0]~177     ; LABCELL_X60_Y16_N18  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[521][0]~184     ; LABCELL_X37_Y15_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[522][0]~191     ; LABCELL_X55_Y13_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[523][0]~198     ; LABCELL_X50_Y16_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[524][0]~625     ; LABCELL_X43_Y11_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[525][0]~632     ; LABCELL_X62_Y14_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[526][0]~639     ; MLABCELL_X78_Y15_N57 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[527][0]~646     ; LABCELL_X67_Y12_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[528][0]~1943    ; LABCELL_X42_Y15_N24  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[529][0]~1952    ; LABCELL_X53_Y16_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[52][0]~6355     ; LABCELL_X31_Y2_N18   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[530][0]~1961    ; LABCELL_X60_Y16_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[531][0]~1970    ; LABCELL_X57_Y14_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[532][0]~2407    ; LABCELL_X53_Y14_N42  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[533][0]~2416    ; LABCELL_X70_Y13_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[534][0]~2425    ; LABCELL_X56_Y13_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[535][0]~2434    ; LABCELL_X70_Y13_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[536][0]~1979    ; LABCELL_X50_Y16_N24  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[537][0]~1988    ; LABCELL_X53_Y16_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[538][0]~1997    ; LABCELL_X67_Y14_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[539][0]~2006    ; LABCELL_X67_Y14_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[53][0]~6362     ; MLABCELL_X34_Y13_N51 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[540][0]~2443    ; LABCELL_X67_Y14_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[541][0]~2452    ; LABCELL_X67_Y14_N36  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[542][0]~2461    ; LABCELL_X64_Y12_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[543][0]~2470    ; LABCELL_X61_Y13_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[544][0]~1045    ; LABCELL_X36_Y15_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[545][0]~1052    ; LABCELL_X50_Y16_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[546][0]~1269    ; LABCELL_X53_Y16_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[547][0]~1276    ; LABCELL_X37_Y16_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[548][0]~1059    ; LABCELL_X62_Y12_N15  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[549][0]~1066    ; LABCELL_X53_Y14_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[54][0]~6579     ; LABCELL_X55_Y7_N54   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[550][0]~1283    ; MLABCELL_X72_Y16_N15 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[551][0]~1290    ; LABCELL_X62_Y14_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[552][0]~1493    ; LABCELL_X74_Y17_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[553][0]~1500    ; LABCELL_X42_Y15_N9   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[554][0]~1717    ; LABCELL_X80_Y17_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[555][0]~1724    ; LABCELL_X62_Y17_N12  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[556][0]~1549    ; LABCELL_X67_Y14_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[557][0]~1556    ; LABCELL_X53_Y14_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[558][0]~1731    ; LABCELL_X62_Y14_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[559][0]~1738    ; LABCELL_X62_Y12_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[55][0]~6586     ; LABCELL_X43_Y5_N36   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[560][0]~2869    ; LABCELL_X36_Y15_N18  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[561][0]~2876    ; LABCELL_X37_Y18_N48  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[562][0]~3093    ; LABCELL_X61_Y14_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[563][0]~3100    ; LABCELL_X37_Y16_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[564][0]~2883    ; LABCELL_X62_Y18_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[565][0]~2890    ; MLABCELL_X39_Y13_N27 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[566][0]~3107    ; LABCELL_X56_Y13_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[567][0]~3114    ; LABCELL_X64_Y13_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[568][0]~3317    ; LABCELL_X36_Y16_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[569][0]~3324    ; LABCELL_X36_Y16_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[56][0]~6789     ; LABCELL_X37_Y13_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[570][0]~3541    ; LABCELL_X37_Y16_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[571][0]~3548    ; LABCELL_X46_Y16_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[572][0]~3331    ; LABCELL_X46_Y16_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[573][0]~3338    ; LABCELL_X67_Y14_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[574][0]~3597    ; MLABCELL_X84_Y16_N36 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[575][0]~3604    ; MLABCELL_X84_Y16_N33 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[576][0]~373     ; LABCELL_X42_Y15_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[577][0]~380     ; LABCELL_X50_Y19_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[578][0]~387     ; LABCELL_X37_Y18_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[579][0]~394     ; LABCELL_X23_Y16_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[57][0]~6796     ; LABCELL_X56_Y8_N54   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[580][0]~821     ; LABCELL_X24_Y20_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[581][0]~828     ; LABCELL_X24_Y20_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[582][0]~835     ; LABCELL_X36_Y17_N12  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[583][0]~842     ; MLABCELL_X28_Y20_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[584][0]~429     ; LABCELL_X37_Y18_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[585][0]~436     ; LABCELL_X42_Y15_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[586][0]~443     ; LABCELL_X36_Y15_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[587][0]~450     ; LABCELL_X50_Y13_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[588][0]~849     ; LABCELL_X35_Y16_N3   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[589][0]~856     ; LABCELL_X50_Y19_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[58][0]~7013     ; LABCELL_X37_Y9_N42   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[590][0]~863     ; LABCELL_X50_Y16_N33  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[591][0]~870     ; LABCELL_X37_Y18_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[592][0]~2181    ; MLABCELL_X28_Y20_N33 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[593][0]~2188    ; LABCELL_X35_Y20_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[594][0]~2237    ; MLABCELL_X34_Y20_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[595][0]~2244    ; MLABCELL_X21_Y20_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[596][0]~2645    ; LABCELL_X23_Y21_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[597][0]~2652    ; MLABCELL_X21_Y20_N33 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[598][0]~2659    ; MLABCELL_X34_Y20_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[599][0]~2666    ; LABCELL_X23_Y16_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[59][0]~7020     ; LABCELL_X61_Y8_N30   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[5][0]~42        ; LABCELL_X43_Y11_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[600][0]~2293    ; MLABCELL_X34_Y20_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[601][0]~2300    ; MLABCELL_X34_Y20_N33 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[602][0]~2349    ; LABCELL_X37_Y15_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[603][0]~2356    ; LABCELL_X46_Y16_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[604][0]~2673    ; LABCELL_X36_Y17_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[605][0]~2680    ; LABCELL_X36_Y17_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[606][0]~2687    ; LABCELL_X46_Y16_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[607][0]~2694    ; LABCELL_X46_Y16_N54  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[608][0]~1073    ; MLABCELL_X21_Y21_N39 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[609][0]~1080    ; LABCELL_X23_Y16_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[60][0]~6845     ; LABCELL_X61_Y4_N30   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[610][0]~1297    ; LABCELL_X30_Y14_N21  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[611][0]~1304    ; LABCELL_X31_Y18_N51  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[612][0]~1087    ; LABCELL_X24_Y20_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[613][0]~1094    ; MLABCELL_X21_Y20_N3  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[614][0]~1311    ; LABCELL_X35_Y16_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[615][0]~1318    ; LABCELL_X24_Y20_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[616][0]~1507    ; LABCELL_X36_Y17_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[617][0]~1514    ; LABCELL_X36_Y17_N51  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[618][0]~1773    ; LABCELL_X53_Y16_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[619][0]~1780    ; LABCELL_X53_Y16_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[61][0]~6852     ; LABCELL_X37_Y12_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[620][0]~1563    ; LABCELL_X46_Y16_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[621][0]~1570    ; LABCELL_X36_Y17_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[622][0]~1787    ; LABCELL_X50_Y16_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[623][0]~1794    ; LABCELL_X53_Y16_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[624][0]~2897    ; LABCELL_X36_Y21_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[625][0]~2904    ; LABCELL_X23_Y22_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[626][0]~3121    ; MLABCELL_X28_Y18_N6  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[627][0]~3128    ; MLABCELL_X28_Y14_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[628][0]~2911    ; LABCELL_X19_Y22_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[629][0]~2918    ; LABCELL_X31_Y22_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[62][0]~7027     ; LABCELL_X56_Y13_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[630][0]~3135    ; LABCELL_X30_Y14_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[631][0]~3142    ; LABCELL_X18_Y14_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[632][0]~3345    ; LABCELL_X31_Y22_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[633][0]~3352    ; MLABCELL_X25_Y22_N36 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[634][0]~3653    ; LABCELL_X37_Y16_N57  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[635][0]~3660    ; LABCELL_X53_Y14_N12  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[636][0]~3359    ; LABCELL_X46_Y16_N21  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[637][0]~3366    ; MLABCELL_X39_Y18_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[638][0]~3709    ; LABCELL_X53_Y14_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[639][0]~3716    ; LABCELL_X55_Y18_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[63][0]~7034     ; LABCELL_X61_Y9_N36   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[640][0]~205     ; LABCELL_X11_Y26_N36  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[641][0]~212     ; MLABCELL_X3_Y14_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[642][0]~219     ; MLABCELL_X3_Y37_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[643][0]~226     ; LABCELL_X9_Y40_N9    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[644][0]~653     ; MLABCELL_X3_Y37_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[645][0]~660     ; LABCELL_X4_Y40_N51   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[646][0]~667     ; LABCELL_X11_Y41_N24  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[647][0]~674     ; LABCELL_X11_Y34_N48  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[648][0]~233     ; LABCELL_X11_Y32_N33  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[649][0]~240     ; LABCELL_X11_Y32_N54  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[64][0]~4101     ; LABCELL_X43_Y11_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[650][0]~247     ; LABCELL_X9_Y37_N30   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[651][0]~254     ; LABCELL_X12_Y38_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[652][0]~681     ; MLABCELL_X15_Y34_N36 ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[653][0]~688     ; MLABCELL_X8_Y38_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[654][0]~695     ; MLABCELL_X15_Y39_N57 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[655][0]~702     ; LABCELL_X11_Y36_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[656][0]~2013    ; LABCELL_X1_Y42_N54   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[657][0]~2020    ; LABCELL_X1_Y49_N3    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[658][0]~2027    ; LABCELL_X10_Y42_N48  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[659][0]~2034    ; MLABCELL_X6_Y47_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[65][0]~4108     ; MLABCELL_X39_Y12_N9  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[660][0]~2477    ; LABCELL_X1_Y53_N30   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[661][0]~2484    ; LABCELL_X4_Y40_N21   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[662][0]~2491    ; LABCELL_X1_Y49_N45   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[663][0]~2498    ; LABCELL_X11_Y41_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[664][0]~2041    ; LABCELL_X1_Y42_N21   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[665][0]~2048    ; LABCELL_X18_Y40_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[666][0]~2055    ; LABCELL_X13_Y42_N3   ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[667][0]~2062    ; LABCELL_X18_Y40_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[668][0]~2505    ; LABCELL_X7_Y45_N48   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[669][0]~2512    ; LABCELL_X11_Y41_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[66][0]~4115     ; LABCELL_X51_Y10_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[670][0]~2519    ; LABCELL_X17_Y42_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[671][0]~2526    ; LABCELL_X12_Y38_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[672][0]~1101    ; LABCELL_X1_Y53_N27   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[673][0]~1108    ; MLABCELL_X3_Y42_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[674][0]~1325    ; LABCELL_X18_Y51_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[675][0]~1332    ; LABCELL_X13_Y53_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[676][0]~1115    ; MLABCELL_X6_Y46_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[677][0]~1122    ; LABCELL_X18_Y51_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[678][0]~1339    ; LABCELL_X16_Y47_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[679][0]~1346    ; LABCELL_X18_Y38_N48  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[67][0]~4122     ; LABCELL_X29_Y10_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[680][0]~1605    ; LABCELL_X13_Y42_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[681][0]~1612    ; LABCELL_X19_Y39_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[682][0]~1745    ; LABCELL_X18_Y38_N6   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[683][0]~1752    ; LABCELL_X18_Y39_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[684][0]~1661    ; LABCELL_X13_Y39_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[685][0]~1668    ; LABCELL_X17_Y38_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[686][0]~1759    ; MLABCELL_X15_Y39_N21 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[687][0]~1766    ; LABCELL_X18_Y38_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[688][0]~2925    ; LABCELL_X13_Y53_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[689][0]~2932    ; LABCELL_X18_Y57_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[68][0]~4325     ; MLABCELL_X39_Y12_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[690][0]~3149    ; LABCELL_X4_Y54_N21   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[691][0]~3156    ; LABCELL_X12_Y50_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[692][0]~2939    ; MLABCELL_X3_Y52_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[693][0]~2946    ; MLABCELL_X3_Y52_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[694][0]~3163    ; LABCELL_X13_Y55_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[695][0]~3170    ; LABCELL_X17_Y62_N51  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[696][0]~3373    ; LABCELL_X17_Y50_N42  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[697][0]~3380    ; LABCELL_X13_Y55_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[698][0]~3555    ; LABCELL_X23_Y42_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[699][0]~3562    ; MLABCELL_X25_Y43_N3  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[69][0]~4332     ; LABCELL_X43_Y5_N9    ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[6][0]~96        ; LABCELL_X73_Y11_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[700][0]~3387    ; LABCELL_X24_Y58_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[701][0]~3394    ; LABCELL_X12_Y55_N51  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[702][0]~3611    ; LABCELL_X19_Y40_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[703][0]~3618    ; LABCELL_X19_Y40_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[704][0]~401     ; LABCELL_X17_Y44_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[705][0]~408     ; LABCELL_X2_Y44_N15   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[706][0]~415     ; LABCELL_X9_Y46_N30   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[707][0]~422     ; LABCELL_X16_Y45_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[708][0]~877     ; LABCELL_X9_Y48_N51   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[709][0]~884     ; LABCELL_X2_Y40_N0    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[70][0]~4381     ; LABCELL_X50_Y1_N57   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[710][0]~891     ; LABCELL_X13_Y51_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[711][0]~898     ; LABCELL_X13_Y37_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[712][0]~457     ; LABCELL_X9_Y40_N36   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[713][0]~464     ; LABCELL_X12_Y36_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[714][0]~471     ; LABCELL_X11_Y36_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[715][0]~478     ; LABCELL_X17_Y35_N6   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[716][0]~905     ; LABCELL_X10_Y38_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[717][0]~912     ; LABCELL_X17_Y38_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[718][0]~919     ; MLABCELL_X15_Y39_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[719][0]~926     ; LABCELL_X11_Y36_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[71][0]~4388     ; LABCELL_X42_Y10_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[720][0]~2195    ; LABCELL_X13_Y51_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[721][0]~2202    ; LABCELL_X9_Y53_N24   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[722][0]~2251    ; LABCELL_X9_Y53_N36   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[723][0]~2258    ; MLABCELL_X6_Y47_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[724][0]~2701    ; LABCELL_X1_Y51_N54   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[725][0]~2708    ; LABCELL_X17_Y55_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[726][0]~2715    ; LABCELL_X11_Y48_N48  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[727][0]~2722    ; LABCELL_X11_Y36_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[728][0]~2307    ; LABCELL_X11_Y42_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[729][0]~2314    ; LABCELL_X1_Y51_N24   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[72][0]~4157     ; LABCELL_X50_Y5_N6    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[730][0]~2363    ; MLABCELL_X21_Y41_N48 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[731][0]~2370    ; LABCELL_X30_Y37_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[732][0]~2729    ; MLABCELL_X25_Y37_N6  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[733][0]~2736    ; LABCELL_X12_Y55_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[734][0]~2743    ; LABCELL_X27_Y31_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[735][0]~2750    ; LABCELL_X30_Y37_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[736][0]~1129    ; LABCELL_X11_Y42_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[737][0]~1136    ; MLABCELL_X3_Y42_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[738][0]~1353    ; LABCELL_X12_Y54_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[739][0]~1360    ; LABCELL_X18_Y51_N15  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[73][0]~4164     ; LABCELL_X51_Y10_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[740][0]~1143    ; MLABCELL_X8_Y46_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[741][0]~1150    ; MLABCELL_X3_Y42_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[742][0]~1367    ; LABCELL_X16_Y47_N51  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[743][0]~1374    ; LABCELL_X18_Y51_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[744][0]~1619    ; MLABCELL_X15_Y38_N36 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[745][0]~1626    ; LABCELL_X10_Y38_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[746][0]~1801    ; MLABCELL_X34_Y36_N21 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[747][0]~1808    ; LABCELL_X31_Y37_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[748][0]~1675    ; LABCELL_X27_Y36_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[749][0]~1682    ; LABCELL_X27_Y36_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[74][0]~4171     ; LABCELL_X33_Y5_N15   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[750][0]~1815    ; LABCELL_X29_Y37_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[751][0]~1822    ; LABCELL_X31_Y38_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[752][0]~2953    ; MLABCELL_X8_Y48_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[753][0]~2960    ; LABCELL_X10_Y48_N27  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[754][0]~3177    ; LABCELL_X4_Y54_N48   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[755][0]~3184    ; LABCELL_X13_Y59_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[756][0]~2967    ; MLABCELL_X6_Y50_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[757][0]~2974    ; MLABCELL_X3_Y52_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[758][0]~3191    ; LABCELL_X12_Y57_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[759][0]~3198    ; LABCELL_X23_Y58_N39  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[75][0]~4178     ; LABCELL_X37_Y9_N45   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[760][0]~3401    ; LABCELL_X17_Y50_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[761][0]~3408    ; LABCELL_X27_Y48_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[762][0]~3667    ; LABCELL_X30_Y36_N24  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[763][0]~3674    ; MLABCELL_X25_Y35_N42 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[764][0]~3415    ; MLABCELL_X25_Y37_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[765][0]~3422    ; LABCELL_X13_Y39_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[766][0]~3723    ; MLABCELL_X28_Y37_N45 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[767][0]~3730    ; LABCELL_X17_Y44_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[768][0]~261     ; LABCELL_X23_Y36_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[769][0]~268     ; LABCELL_X61_Y34_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[76][0]~4339     ; MLABCELL_X34_Y10_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[770][0]~275     ; LABCELL_X74_Y36_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[771][0]~282     ; MLABCELL_X34_Y36_N36 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[772][0]~709     ; LABCELL_X33_Y36_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[773][0]~716     ; LABCELL_X63_Y34_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[774][0]~723     ; MLABCELL_X78_Y34_N45 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[775][0]~730     ; LABCELL_X77_Y33_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[776][0]~289     ; LABCELL_X74_Y30_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[777][0]~296     ; LABCELL_X30_Y35_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[778][0]~303     ; MLABCELL_X72_Y32_N45 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[779][0]~310     ; LABCELL_X63_Y35_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[77][0]~4346     ; LABCELL_X51_Y10_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[780][0]~737     ; LABCELL_X70_Y35_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[781][0]~744     ; MLABCELL_X72_Y36_N3  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[782][0]~751     ; MLABCELL_X34_Y35_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[783][0]~758     ; LABCELL_X80_Y35_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[784][0]~2069    ; LABCELL_X43_Y35_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[785][0]~2076    ; LABCELL_X61_Y34_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[786][0]~2083    ; LABCELL_X74_Y35_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[787][0]~2090    ; LABCELL_X66_Y35_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[788][0]~2533    ; LABCELL_X37_Y39_N48  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[789][0]~2540    ; LABCELL_X61_Y33_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[78][0]~4395     ; MLABCELL_X39_Y13_N9  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[790][0]~2547    ; LABCELL_X74_Y36_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[791][0]~2554    ; MLABCELL_X78_Y33_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[792][0]~2097    ; LABCELL_X42_Y43_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[793][0]~2104    ; LABCELL_X63_Y34_N21  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[794][0]~2111    ; MLABCELL_X72_Y36_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[795][0]~2118    ; MLABCELL_X72_Y36_N27 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[796][0]~2561    ; LABCELL_X70_Y34_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[797][0]~2568    ; MLABCELL_X72_Y35_N33 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[798][0]~2575    ; LABCELL_X50_Y45_N57  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[799][0]~2582    ; LABCELL_X73_Y35_N21  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[79][0]~4402     ; MLABCELL_X39_Y8_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[7][0]~132       ; LABCELL_X61_Y1_N15   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[800][0]~1157    ; LABCELL_X29_Y37_N18  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[801][0]~1164    ; LABCELL_X30_Y35_N57  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[802][0]~1381    ; LABCELL_X61_Y33_N0   ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[803][0]~1388    ; LABCELL_X31_Y35_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[804][0]~1171    ; LABCELL_X30_Y35_N54  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[805][0]~1178    ; LABCELL_X29_Y37_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[806][0]~1395    ; LABCELL_X43_Y35_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[807][0]~1402    ; MLABCELL_X39_Y36_N3  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[808][0]~1521    ; LABCELL_X62_Y36_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[809][0]~1528    ; LABCELL_X68_Y30_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[80][0]~5669     ; LABCELL_X37_Y11_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[810][0]~1829    ; LABCELL_X70_Y35_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[811][0]~1836    ; LABCELL_X63_Y35_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[812][0]~1577    ; LABCELL_X70_Y35_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[813][0]~1584    ; LABCELL_X70_Y35_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[814][0]~1843    ; MLABCELL_X65_Y36_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[815][0]~1850    ; LABCELL_X70_Y35_N30  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[816][0]~2981    ; LABCELL_X30_Y35_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[817][0]~2988    ; LABCELL_X48_Y35_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[818][0]~3205    ; LABCELL_X74_Y35_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[819][0]~3212    ; LABCELL_X17_Y35_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[81][0]~5676     ; MLABCELL_X34_Y13_N48 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[820][0]~2995    ; LABCELL_X62_Y36_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[821][0]~3002    ; LABCELL_X33_Y39_N3   ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[822][0]~3219    ; MLABCELL_X78_Y34_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[823][0]~3226    ; LABCELL_X80_Y35_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[824][0]~3429    ; LABCELL_X30_Y37_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[825][0]~3436    ; LABCELL_X50_Y41_N39  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[826][0]~3569    ; LABCELL_X56_Y27_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[827][0]~3576    ; LABCELL_X40_Y42_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[828][0]~3443    ; MLABCELL_X25_Y37_N18 ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[829][0]~3450    ; LABCELL_X61_Y34_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[82][0]~5683     ; LABCELL_X30_Y11_N30  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[830][0]~3625    ; LABCELL_X33_Y38_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[831][0]~3632    ; LABCELL_X29_Y40_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[832][0]~485     ; LABCELL_X37_Y31_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[833][0]~492     ; LABCELL_X37_Y31_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[834][0]~499     ; MLABCELL_X52_Y28_N36 ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[835][0]~506     ; LABCELL_X37_Y31_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[836][0]~933     ; LABCELL_X27_Y30_N0   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[837][0]~940     ; LABCELL_X24_Y31_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[838][0]~947     ; MLABCELL_X52_Y29_N45 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[839][0]~954     ; LABCELL_X45_Y29_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[83][0]~5690     ; MLABCELL_X34_Y14_N57 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[840][0]~541     ; LABCELL_X43_Y31_N48  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[841][0]~548     ; LABCELL_X43_Y31_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[842][0]~555     ; LABCELL_X43_Y35_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[843][0]~562     ; LABCELL_X64_Y31_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[844][0]~961     ; LABCELL_X60_Y29_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[845][0]~968     ; MLABCELL_X28_Y34_N12 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[846][0]~975     ; LABCELL_X63_Y24_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[847][0]~982     ; LABCELL_X31_Y29_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[848][0]~2209    ; LABCELL_X37_Y31_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[849][0]~2216    ; LABCELL_X30_Y30_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[84][0]~6117     ; MLABCELL_X34_Y14_N54 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[850][0]~2265    ; LABCELL_X60_Y29_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[851][0]~2272    ; LABCELL_X22_Y32_N36  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[852][0]~2757    ; MLABCELL_X34_Y31_N45 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[853][0]~2764    ; LABCELL_X33_Y33_N54  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[854][0]~2771    ; LABCELL_X45_Y29_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[855][0]~2778    ; LABCELL_X63_Y31_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[856][0]~2321    ; MLABCELL_X28_Y31_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[857][0]~2328    ; MLABCELL_X34_Y31_N42 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[858][0]~2377    ; LABCELL_X42_Y47_N36  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[859][0]~2384    ; LABCELL_X57_Y30_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[85][0]~6124     ; LABCELL_X33_Y13_N54  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[860][0]~2785    ; LABCELL_X60_Y30_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[861][0]~2792    ; LABCELL_X48_Y30_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[862][0]~2799    ; LABCELL_X60_Y29_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[863][0]~2806    ; MLABCELL_X25_Y34_N3  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[864][0]~1185    ; MLABCELL_X25_Y34_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[865][0]~1192    ; LABCELL_X36_Y31_N36  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[866][0]~1409    ; MLABCELL_X25_Y35_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[867][0]~1416    ; LABCELL_X48_Y30_N30  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[868][0]~1199    ; LABCELL_X27_Y30_N6   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[869][0]~1206    ; LABCELL_X27_Y30_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[86][0]~6173     ; MLABCELL_X39_Y13_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[870][0]~1423    ; LABCELL_X45_Y30_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[871][0]~1430    ; LABCELL_X53_Y28_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[872][0]~1535    ; MLABCELL_X25_Y34_N6  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[873][0]~1542    ; LABCELL_X27_Y30_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[874][0]~1885    ; LABCELL_X61_Y33_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[875][0]~1892    ; LABCELL_X45_Y30_N6   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[876][0]~1591    ; LABCELL_X60_Y29_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[877][0]~1598    ; LABCELL_X33_Y36_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[878][0]~1899    ; LABCELL_X61_Y29_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[879][0]~1906    ; LABCELL_X11_Y36_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[87][0]~6180     ; LABCELL_X33_Y13_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[880][0]~3009    ; LABCELL_X30_Y30_N12  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[881][0]~3016    ; LABCELL_X27_Y36_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[882][0]~3233    ; LABCELL_X48_Y30_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[883][0]~3240    ; LABCELL_X60_Y30_N48  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[884][0]~3023    ; LABCELL_X33_Y33_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[885][0]~3030    ; LABCELL_X33_Y33_N36  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[886][0]~3247    ; LABCELL_X40_Y33_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[887][0]~3254    ; LABCELL_X40_Y33_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[888][0]~3457    ; LABCELL_X33_Y33_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[889][0]~3464    ; MLABCELL_X34_Y36_N48 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[88][0]~5725     ; LABCELL_X29_Y13_N0   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[890][0]~3681    ; LABCELL_X75_Y29_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[891][0]~3688    ; LABCELL_X60_Y29_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[892][0]~3471    ; MLABCELL_X59_Y24_N36 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[893][0]~3478    ; LABCELL_X33_Y28_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[894][0]~3737    ; LABCELL_X61_Y29_N36  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[895][0]~3744    ; MLABCELL_X72_Y29_N42 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[896][0]~317     ; LABCELL_X27_Y46_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[897][0]~324     ; MLABCELL_X21_Y57_N0  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[898][0]~331     ; LABCELL_X29_Y57_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[899][0]~338     ; LABCELL_X22_Y54_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[89][0]~5732     ; MLABCELL_X34_Y14_N51 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[8][0]~15        ; LABCELL_X67_Y12_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[900][0]~765     ; MLABCELL_X28_Y61_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[901][0]~772     ; LABCELL_X27_Y59_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[902][0]~779     ; LABCELL_X27_Y59_N24  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[903][0]~786     ; LABCELL_X13_Y55_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[904][0]~345     ; MLABCELL_X15_Y39_N27 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[905][0]~352     ; LABCELL_X19_Y39_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[906][0]~359     ; MLABCELL_X25_Y43_N6  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[907][0]~366     ; LABCELL_X19_Y39_N45  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[908][0]~793     ; LABCELL_X19_Y39_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[909][0]~800     ; LABCELL_X24_Y39_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[90][0]~5739     ; LABCELL_X37_Y9_N48   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[910][0]~807     ; LABCELL_X42_Y46_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[911][0]~814     ; LABCELL_X31_Y38_N39  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[912][0]~2125    ; MLABCELL_X25_Y58_N36 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[913][0]~2132    ; LABCELL_X27_Y61_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[914][0]~2139    ; MLABCELL_X21_Y63_N51 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[915][0]~2146    ; LABCELL_X36_Y59_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[916][0]~2589    ; MLABCELL_X39_Y60_N33 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[917][0]~2596    ; LABCELL_X23_Y60_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[918][0]~2603    ; LABCELL_X22_Y56_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[919][0]~2610    ; LABCELL_X11_Y58_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[91][0]~5746     ; LABCELL_X40_Y11_N36  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[920][0]~2153    ; LABCELL_X27_Y59_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[921][0]~2160    ; LABCELL_X29_Y57_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[922][0]~2167    ; LABCELL_X35_Y51_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[923][0]~2174    ; LABCELL_X29_Y41_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[924][0]~2617    ; LABCELL_X24_Y58_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[925][0]~2624    ; LABCELL_X35_Y61_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[926][0]~2631    ; LABCELL_X31_Y47_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[927][0]~2638    ; LABCELL_X35_Y51_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[928][0]~1213    ; MLABCELL_X21_Y55_N0  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[929][0]~1220    ; LABCELL_X23_Y55_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[92][0]~6131     ; MLABCELL_X39_Y8_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[930][0]~1437    ; LABCELL_X24_Y56_N27  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[931][0]~1444    ; LABCELL_X35_Y54_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[932][0]~1227    ; LABCELL_X30_Y57_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[933][0]~1234    ; LABCELL_X30_Y57_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[934][0]~1451    ; LABCELL_X31_Y55_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[935][0]~1458    ; LABCELL_X35_Y40_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[936][0]~1633    ; LABCELL_X29_Y40_N18  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[937][0]~1640    ; MLABCELL_X21_Y39_N39 ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[938][0]~1857    ; LABCELL_X45_Y43_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[939][0]~1864    ; LABCELL_X18_Y39_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[93][0]~6138     ; MLABCELL_X39_Y7_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[940][0]~1689    ; LABCELL_X29_Y40_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[941][0]~1696    ; LABCELL_X19_Y37_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[942][0]~1871    ; LABCELL_X42_Y43_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[943][0]~1878    ; LABCELL_X35_Y43_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[944][0]~3037    ; LABCELL_X18_Y57_N42  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[945][0]~3044    ; LABCELL_X18_Y57_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[946][0]~3261    ; LABCELL_X27_Y55_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[947][0]~3268    ; LABCELL_X35_Y56_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[948][0]~3051    ; MLABCELL_X39_Y61_N21 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[949][0]~3058    ; LABCELL_X35_Y56_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[94][0]~6187     ; LABCELL_X40_Y11_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[950][0]~3275    ; LABCELL_X35_Y58_N6   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[951][0]~3282    ; LABCELL_X35_Y58_N36  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[952][0]~3485    ; LABCELL_X30_Y59_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[953][0]~3492    ; LABCELL_X27_Y55_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[954][0]~3583    ; LABCELL_X23_Y42_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[955][0]~3590    ; MLABCELL_X34_Y43_N33 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[956][0]~3499    ; LABCELL_X27_Y57_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[957][0]~3506    ; LABCELL_X24_Y56_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[958][0]~3639    ; MLABCELL_X34_Y43_N45 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[959][0]~3646    ; MLABCELL_X34_Y47_N42 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[95][0]~6194     ; LABCELL_X40_Y11_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[960][0]~513     ; LABCELL_X27_Y46_N54  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[961][0]~520     ; LABCELL_X19_Y58_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[962][0]~527     ; LABCELL_X31_Y47_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[963][0]~534     ; MLABCELL_X21_Y51_N45 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[964][0]~989     ; LABCELL_X31_Y57_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[965][0]~996     ; LABCELL_X19_Y58_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[966][0]~1003    ; LABCELL_X23_Y55_N0   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[967][0]~1010    ; MLABCELL_X39_Y45_N42 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[968][0]~569     ; MLABCELL_X21_Y40_N57 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[969][0]~576     ; LABCELL_X24_Y39_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[96][0]~4577     ; LABCELL_X29_Y11_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[970][0]~583     ; MLABCELL_X34_Y38_N39 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[971][0]~590     ; LABCELL_X31_Y37_N18  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[972][0]~1017    ; LABCELL_X27_Y37_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[973][0]~1024    ; LABCELL_X35_Y39_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[974][0]~1031    ; LABCELL_X31_Y38_N45  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[975][0]~1038    ; LABCELL_X35_Y40_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[976][0]~2223    ; LABCELL_X18_Y58_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[977][0]~2230    ; MLABCELL_X28_Y58_N36 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[978][0]~2279    ; LABCELL_X27_Y49_N24  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[979][0]~2286    ; LABCELL_X27_Y49_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[97][0]~4584     ; MLABCELL_X28_Y14_N3  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[980][0]~2813    ; LABCELL_X16_Y59_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[981][0]~2820    ; MLABCELL_X34_Y60_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[982][0]~2827    ; MLABCELL_X21_Y51_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[983][0]~2834    ; LABCELL_X31_Y58_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[984][0]~2335    ; LABCELL_X30_Y59_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[985][0]~2342    ; MLABCELL_X34_Y52_N36 ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[986][0]~2391    ; MLABCELL_X21_Y41_N33 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[987][0]~2398    ; LABCELL_X30_Y37_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[988][0]~2841    ; LABCELL_X37_Y58_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[989][0]~2848    ; LABCELL_X37_Y47_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[98][0]~4801     ; LABCELL_X30_Y14_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[990][0]~2855    ; MLABCELL_X34_Y38_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[991][0]~2862    ; MLABCELL_X21_Y39_N42 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[992][0]~1241    ; LABCELL_X17_Y55_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[993][0]~1248    ; LABCELL_X17_Y57_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[994][0]~1465    ; LABCELL_X18_Y51_N42  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[995][0]~1472    ; LABCELL_X35_Y52_N6   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[996][0]~1255    ; LABCELL_X17_Y57_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[997][0]~1262    ; LABCELL_X36_Y58_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[998][0]~1479    ; MLABCELL_X34_Y63_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[999][0]~1486    ; LABCELL_X37_Y45_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[99][0]~4808     ; LABCELL_X29_Y10_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[9][0]~69        ; LABCELL_X61_Y9_N24   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[10][0]~26        ; LABCELL_X81_Y4_N42   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[11][0]~27        ; LABCELL_X80_Y4_N42   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[12][0]~16        ; LABCELL_X80_Y4_N21   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[13][0]~17        ; LABCELL_X80_Y4_N54   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[14][0]~18        ; LABCELL_X81_Y4_N39   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[15][0]~19        ; LABCELL_X80_Y4_N15   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[16][0]~0         ; LABCELL_X80_Y4_N48   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[17][0]~4         ; LABCELL_X80_Y4_N9    ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[18][0]~8         ; LABCELL_X81_Y4_N36   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[19][0]~12        ; LABCELL_X80_Y4_N45   ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[1][0]~28         ; LABCELL_X81_Y4_N54   ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[20][0]~1         ; LABCELL_X80_Y4_N51   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[21][0]~5         ; LABCELL_X81_Y4_N57   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[22][0]~9         ; MLABCELL_X82_Y4_N42  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[23][0]~13        ; LABCELL_X80_Y4_N36   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[24][0]~2         ; LABCELL_X80_Y4_N0    ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[25][0]~6         ; LABCELL_X81_Y4_N12   ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[26][0]~10        ; LABCELL_X81_Y4_N15   ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[27][0]~14        ; LABCELL_X80_Y4_N39   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[28][0]~3         ; LABCELL_X80_Y4_N18   ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[29][0]~7         ; LABCELL_X80_Y4_N3    ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[2][0]~29         ; LABCELL_X81_Y4_N30   ; 38      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[30][0]~11        ; LABCELL_X81_Y4_N9    ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[31][0]~15        ; LABCELL_X80_Y4_N12   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[3][0]~30         ; LABCELL_X80_Y4_N30   ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[4][0]~20         ; LABCELL_X80_Y4_N24   ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[5][0]~21         ; LABCELL_X80_Y4_N57   ; 35      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[6][0]~22         ; LABCELL_X81_Y4_N45   ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[7][0]~23         ; LABCELL_X80_Y4_N33   ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[8][0]~24         ; LABCELL_X80_Y4_N27   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|RU[9][0]~25         ; LABCELL_X80_Y4_N6    ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reset_triggered                           ; FF_X4_Y36_N26        ; 42      ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                   ;
+----------+--------------------+---------+----------------------+------------------+---------------------------+
; Name     ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+--------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_AF14           ; 143     ; Global Clock         ; GCLK5            ; --                        ;
; cpu_clk  ; LABCELL_X1_Y36_N30 ; 9464    ; Global Clock         ; GCLK2            ; --                        ;
+----------+--------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------+
; Non-Global High Fan-Out Signals                ;
+--------------------------------------+---------+
; Name                                 ; Fan-Out ;
+--------------------------------------+---------+
; monociclo:cpu|alu:u_alu|Mux31~4      ; 5320    ;
; monociclo:cpu|cu:u_cu|Selector4~0    ; 4168    ;
; monociclo:cpu|cu:u_cu|Selector5~0    ; 2055    ;
; monociclo:cpu|alu:u_alu|Mux27~7      ; 1493    ;
; monociclo:cpu|alu:u_alu|Mux30~6      ; 1432    ;
; monociclo:cpu|alu:u_alu|Mux26~4      ; 1351    ;
; monociclo:cpu|alu:u_alu|Mux28~6      ; 1097    ;
; monociclo:cpu|alu:u_alu|Mux25~4      ; 1083    ;
; monociclo:cpu|alu:u_alu|Mux29~6      ; 1081    ;
; monociclo:cpu|cu:u_cu|DmCtrl[2]~0    ; 1033    ;
; monociclo:cpu|ru:u_ru|Mux49~10       ; 1028    ;
; monociclo:cpu|ru:u_ru|Mux47~10       ; 1028    ;
; monociclo:cpu|ru:u_ru|Mux42~10       ; 1028    ;
; monociclo:cpu|ru:u_ru|Mux43~10       ; 1028    ;
; monociclo:cpu|ru:u_ru|Mux32~10       ; 1028    ;
; monociclo:cpu|ru:u_ru|Mux56~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux55~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux57~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux50~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux54~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux51~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux44~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux46~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux48~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux45~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux53~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux36~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux38~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux41~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux37~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux39~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux40~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux33~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux34~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux59~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux61~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux60~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux62~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux58~10       ; 1027    ;
; monociclo:cpu|ru:u_ru|Mux35~10       ; 1026    ;
; monociclo:cpu|ru:u_ru|Mux52~10       ; 1026    ;
; monociclo:cpu|ru:u_ru|Mux63~10       ; 1026    ;
; monociclo:cpu|dm:u_dm|mem[1023][0]~3 ; 1025    ;
; monociclo:cpu|cu:u_cu|Decoder3~4     ; 1024    ;
; monociclo:cpu|alu:u_alu|Mux22~11     ; 1016    ;
; monociclo:cpu|alu:u_alu|Mux23~4      ; 773     ;
; monociclo:cpu|alu:u_alu|Mux24~4      ; 768     ;
; monociclo:cpu|dm:u_dm|Add2~17        ; 607     ;
; monociclo:cpu|dm:u_dm|Add2~21        ; 607     ;
; monociclo:cpu|dm:u_dm|Add2~37        ; 589     ;
; monociclo:cpu|dm:u_dm|Add2~13        ; 574     ;
; monociclo:cpu|dm:u_dm|Add2~9         ; 574     ;
; monociclo:cpu|dm:u_dm|Add2~1         ; 568     ;
; monociclo:cpu|dm:u_dm|Add2~5         ; 568     ;
; monociclo:cpu|dm:u_dm|Add2~29        ; 550     ;
; monociclo:cpu|dm:u_dm|Add2~25        ; 550     ;
+--------------------------------------+---------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 86,575 / 289,320 ( 30 % ) ;
; C12 interconnects                           ; 4,281 / 13,420 ( 32 % )   ;
; C2 interconnects                            ; 36,537 / 119,108 ( 31 % ) ;
; C4 interconnects                            ; 27,811 / 56,300 ( 49 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,245 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 8,848 / 84,580 ( 10 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 3,517 / 12,676 ( 28 % )   ;
; R14/C12 interconnect drivers                ; 7,042 / 20,720 ( 34 % )   ;
; R3 interconnects                            ; 43,831 / 130,992 ( 33 % ) ;
; R6 interconnects                            ; 83,245 / 266,960 ( 31 % ) ;
; Spine clocks                                ; 17 / 360 ( 5 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 67        ; 0            ; 67        ; 0            ; 0            ; 67        ; 67        ; 0            ; 67        ; 67        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 67           ; 0         ; 67           ; 67           ; 0         ; 0         ; 67           ; 0         ; 0         ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; CLOCK_50             ; 11.8              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                           ;
+----------------------------------+------------------------------------------------------------------+-------------------+
; Source Register                  ; Destination Register                                             ; Delay Added in ns ;
+----------------------------------+------------------------------------------------------------------+-------------------+
; KEY[0]                           ; debouncer:debouncer_key0|button_sync_0                           ; 2.060             ;
; SW[1]                            ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.634             ;
; SW[0]                            ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; SW[2]                            ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; SW[4]                            ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; SW[5]                            ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; SW[6]                            ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; SW[3]                            ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[12][4]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[13][4]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[14][4]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[15][4]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[8][4]   ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[9][4]   ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[10][4]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[11][4]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|pc:u_pc|pc_out[0]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[16][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[20][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[24][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[28][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[17][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[21][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[25][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[29][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[18][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[22][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[26][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[30][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[19][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[23][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[27][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[31][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[12][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[13][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[14][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[15][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[4][2]   ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[5][2]   ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[6][2]   ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[7][2]   ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[8][2]   ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[9][2]   ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[10][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[11][2]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[1][2]   ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[2][2]   ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[16][1]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[20][1]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[17][1]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[21][1]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[18][1]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[22][1]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[19][1]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[23][1]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[12][1]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[13][1]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[14][1]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[15][1]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[8][1]   ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[9][1]   ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[10][1]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[11][1]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|pc:u_pc|pc_out[21] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|pc:u_pc|pc_out[20] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[12][29] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[13][29] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[14][29] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[15][29] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[8][29]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[9][29]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[10][29] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[11][29] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|pc:u_pc|pc_out[14] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[12][30] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[13][30] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[14][30] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[15][30] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[8][30]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[9][30]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[10][30] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[11][30] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[16][27] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[20][27] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[17][27] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[21][27] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[18][27] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[22][27] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[19][27] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[23][27] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[12][27] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[13][27] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[14][27] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[15][27] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[8][27]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[9][27]  ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[10][27] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[11][27] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[16][16] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
; monociclo:cpu|ru:u_ru|RU[20][16] ; hex_display_6:hex_display|hex_decoder:decoder1|WideOr6~0_OTERM15 ; 0.593             ;
+----------------------------------+------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Area optimization mode selected -- logic area will be prioritized at the potential cost of reduced timing performance
    Info (16304): Mode behavior is affected by advanced setting Physical Synthesis Effort Level (default for this mode is Normal)
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "rv32i_fpga"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): cpu_clk~CLKENA0 with 9217 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): CLOCK_50~inputCLKENA0 with 123 fanout uses global clock CLKCTRL_G5
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'DE1_SoC.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: SW[9] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register monociclo:cpu|pc:u_pc|pc_out[5] is being clocked by SW[9]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:21
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:42
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:08:58
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:47
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 32% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 60% of the available device resources in the region that extends from location X45_Y23 to location X55_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:03:12
Info (11888): Total time spent on timing analysis during the Fitter is 9.74 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:14
Info (144001): Generated suppressed messages file D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/quartus/output_files/rv32i_fpga.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 8259 megabytes
    Info: Processing ended: Thu Nov 20 14:30:18 2025
    Info: Elapsed time: 00:24:40
    Info: Total CPU time (on all processors): 02:11:42


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/SistemasUniversidad/sistemas6/Arquitectura/Proyecto/rv32i_mono/quartus/output_files/rv32i_fpga.fit.smsg.


