$date
	Mon Nov 04 16:35:19 2024
$end
$version
	Icarus Verilog
$end
$timescale
	1ps
$end
$scope module SE_tb $end
$var wire 32 ! inmExt_tb [31:0] $end
$var reg 25 " inm_tb [24:0] $end
$var reg 3 # src_tb [2:0] $end
$scope module UUT $end
$var wire 25 $ inm [24:0] $end
$var wire 3 % src [2:0] $end
$var reg 32 & inmExt [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
$end
#0
$dumpvars
b1 &
b0 %
b10000011000001 $
b0 #
b10000011000001 "
b1 !
$end
#5000
b11111111111111111111111111111010 !
b11111111111111111111111111111010 &
b1111111110101111111111111 "
b1111111110101111111111111 $
#10000
b10 !
b10 &
b1 #
b1 %
b10 "
b10 $
#15000
b11111111111111111111111111111110 !
b11111111111111111111111111111110 &
b1111111111111111111111110 "
b1111111111111111111111110 $
#20000
b100 !
b100 &
b10 #
b10 %
b100 "
b100 $
#25000
b11111111111111111111011111111100 !
b11111111111111111111011111111100 &
b1111111111111111111111100 "
b1111111111111111111111100 $
#30000
b0 !
b0 &
b11 #
b11 %
b1000 "
b1000 $
#35000
b11111111111111111111000000000000 !
b11111111111111111111000000000000 &
b1111111111111111111111000 "
b1111111111111111111111000 $
#40000
b1000000000000000 !
b1000000000000000 &
b100 #
b100 %
b100000000 "
b100000000 $
#45000
b11111111111111101000111111111110 !
b11111111111111101000111111111110 &
b1111111111111110100000000 "
b1111111111111110100000000 $
#50000
