MC_DQSL_inc
{
  STRUCT inc_spec_HMEMC_DQSL
  {
      int ty_dqsl;
      string port_dqsl;
      string io_dqsl;
      string port_hmemc;
      string device_hmemc;
  };
  STRUCT inc_spec_HMEMC_DQSL inc_HMEMC_DQSL_spec[] = 
  {
 //ty      port_name_dqs             IO     port_name_hmemc    device_hmemc 
      {6,    "WL_OV",    "O",    "DQS_DDC0_WL_OV",  "HMEMC_TILE"},   
      {6,    "RDEL_OV",    "O",    "DQS_DDC0_RDEL_OV",  "HMEMC_TILE"},
      {6,    "DGTS",    "O",    "DQS_DDC0_DGTS",  "HMEMC_TILE"},   
      {6,    "READ_VALID",    "O",    "DQS_DDC0_READ_VALID",  "HMEMC_TILE"}, 
      {6,    "HMEMC_TO_DQS[0]",    "I",    "DQS_DDC0_RST_DQS",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[1]",    "I",    "DQS_DDC0_CLK_REGIONAL",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[2]",    "I",    "DQS_DDC0_GATEI",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[3]",    "I",    "DQS_DDC0_WL_STEP[0]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[4]",    "I",    "DQS_DDC0_WL_STEP[1]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[5]",    "I",    "DQS_DDC0_WL_STEP[2]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[6]",    "I",    "DQS_DDC0_WL_STEP[3]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[7]",    "I",    "DQS_DDC0_WL_STEP[4]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[8]",    "I",    "DQS_DDC0_WL_STEP[5]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[9]",    "I",    "DQS_DDC0_WL_STEP[6]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[10]",    "I",    "DQS_DDC0_WL_STEP[7]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[11]",    "I",    "DQS_DDC0_WL_CTRL[0]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[12]",    "I",    "DQS_DDC0_WL_CTRL[1]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[13]",    "I",    "DQS_DDC0_WL_CTRL[2]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[14]",    "I",    "DQS_DDC0_DQS_GATE_CTRL[0]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[15]",    "I",    "DQS_DDC0_DQS_GATE_CTRL[1]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[16]",    "I",    "DQS_DDC0_DQS_GATE_CTRL[2]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[17]",    "I",    "DQS_DDC0_DQS_GATE_CTRL[3]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[18]",    "I",    "DQS_DDC0_READ_CLK_CTRL[0]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[19]",    "I",    "DQS_DDC0_READ_CLK_CTRL[1]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[20]",    "I",    "DQS_DDC0_READ_CLK_CTRL[2]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[21]",    "I",    "DQS_DDC0_RDEL_CTRL[0]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[22]",    "I",    "DQS_DDC0_RDEL_CTRL[1]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[23]",    "I",    "DQS_DDC0_RDEL_CTRL[2]",    "HMEMC_TILE"},
      {6,    "HMEMC_TO_DQS[24]",    "I",    "DQS_DDC0_RST_TRAINING_N",    "HMEMC_TILE"},
      {13,    "WL_OV",    "O",    "DQS_DDC1_WL_OV",  "HMEMC_TILE"},   
      {13,    "RDEL_OV",    "O",    "DQS_DDC1_RDEL_OV",  "HMEMC_TILE"},
      {13,    "DGTS",    "O",    "DQS_DDC1_DGTS",  "HMEMC_TILE"},   
      {13,    "READ_VALID",    "O",    "DQS_DDC1_READ_VALID",  "HMEMC_TILE"}, 
      {13,    "HMEMC_TO_DQS[0]",    "I",    "DQS_DDC1_RST_DQS",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[1]",    "I",    "DQS_DDC1_CLK_REGIONAL",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[2]",    "I",    "DQS_DDC1_GATEI",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[3]",    "I",    "DQS_DDC1_WL_STEP[0]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[4]",    "I",    "DQS_DDC1_WL_STEP[1]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[5]",    "I",    "DQS_DDC1_WL_STEP[2]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[6]",    "I",    "DQS_DDC1_WL_STEP[3]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[7]",    "I",    "DQS_DDC1_WL_STEP[4]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[8]",    "I",    "DQS_DDC1_WL_STEP[5]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[9]",    "I",    "DQS_DDC1_WL_STEP[6]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[10]",    "I",    "DQS_DDC1_WL_STEP[7]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[11]",    "I",    "DQS_DDC1_WL_CTRL[0]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[12]",    "I",    "DQS_DDC1_WL_CTRL[1]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[13]",    "I",    "DQS_DDC1_WL_CTRL[2]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[14]",    "I",    "DQS_DDC1_DQS_GATE_CTRL[0]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[15]",    "I",    "DQS_DDC1_DQS_GATE_CTRL[1]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[16]",    "I",    "DQS_DDC1_DQS_GATE_CTRL[2]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[17]",    "I",    "DQS_DDC1_DQS_GATE_CTRL[3]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[18]",    "I",    "DQS_DDC1_READ_CLK_CTRL[0]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[19]",    "I",    "DQS_DDC1_READ_CLK_CTRL[1]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[20]",    "I",    "DQS_DDC1_READ_CLK_CTRL[2]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[21]",    "I",    "DQS_DDC1_RDEL_CTRL[0]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[22]",    "I",    "DQS_DDC1_RDEL_CTRL[1]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[23]",    "I",    "DQS_DDC1_RDEL_CTRL[2]",    "HMEMC_TILE"},
      {13,    "HMEMC_TO_DQS[24]",    "I",    "DQS_DDC1_RST_TRAINING_N",    "HMEMC_TILE"},
      {24,    "WL_OV",    "O",    "DQS_DDC2_WL_OV",  "HMEMC_TILE"},   
      {24,    "RDEL_OV",    "O",    "DQS_DDC2_RDEL_OV",  "HMEMC_TILE"},
      {24,    "DGTS",    "O",    "DQS_DDC2_DGTS",  "HMEMC_TILE"},   
      {24,    "READ_VALID",    "O",    "DQS_DDC2_READ_VALID",  "HMEMC_TILE"}, 
      {24,    "HMEMC_TO_DQS[0]",    "I",    "DQS_DDC2_RST_DQS",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[1]",    "I",    "DQS_DDC2_CLK_REGIONAL",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[2]",    "I",    "DQS_DDC2_GATEI",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[3]",    "I",    "DQS_DDC2_WL_STEP[0]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[4]",    "I",    "DQS_DDC2_WL_STEP[1]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[5]",    "I",    "DQS_DDC2_WL_STEP[2]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[6]",    "I",    "DQS_DDC2_WL_STEP[3]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[7]",    "I",    "DQS_DDC2_WL_STEP[4]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[8]",    "I",    "DQS_DDC2_WL_STEP[5]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[9]",    "I",    "DQS_DDC2_WL_STEP[6]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[10]",    "I",    "DQS_DDC2_WL_STEP[7]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[11]",    "I",    "DQS_DDC2_WL_CTRL[0]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[12]",    "I",    "DQS_DDC2_WL_CTRL[1]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[13]",    "I",    "DQS_DDC2_WL_CTRL[2]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[14]",    "I",    "DQS_DDC2_DQS_GATE_CTRL[0]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[15]",    "I",    "DQS_DDC2_DQS_GATE_CTRL[1]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[16]",    "I",    "DQS_DDC2_DQS_GATE_CTRL[2]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[17]",    "I",    "DQS_DDC2_DQS_GATE_CTRL[3]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[18]",    "I",    "DQS_DDC2_READ_CLK_CTRL[0]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[19]",    "I",    "DQS_DDC2_READ_CLK_CTRL[1]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[20]",    "I",    "DQS_DDC2_READ_CLK_CTRL[2]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[21]",    "I",    "DQS_DDC2_RDEL_CTRL[0]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[22]",    "I",    "DQS_DDC2_RDEL_CTRL[1]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[23]",    "I",    "DQS_DDC2_RDEL_CTRL[2]",    "HMEMC_TILE"},
      {24,    "HMEMC_TO_DQS[24]",    "I",    "DQS_DDC2_RST_TRAINING_N",    "HMEMC_TILE"},
      {37,    "WL_OV",    "O",    "DQS_DDC3_WL_OV",  "HMEMC_TILE"},   
      {37,    "RDEL_OV",    "O",    "DQS_DDC3_RDEL_OV",  "HMEMC_TILE"},
      {37,    "DGTS",    "O",    "DQS_DDC3_DGTS",  "HMEMC_TILE"},   
      {37,    "READ_VALID",    "O",    "DQS_DDC3_READ_VALID",  "HMEMC_TILE"}, 
      {37,    "HMEMC_TO_DQS[0]",    "I",    "DQS_DDC3_RST_DQS",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[1]",    "I",    "DQS_DDC3_CLK_REGIONAL",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[2]",    "I",    "DQS_DDC3_GATEI",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[3]",    "I",    "DQS_DDC3_WL_STEP[0]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[4]",    "I",    "DQS_DDC3_WL_STEP[1]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[5]",    "I",    "DQS_DDC3_WL_STEP[2]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[6]",    "I",    "DQS_DDC3_WL_STEP[3]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[7]",    "I",    "DQS_DDC3_WL_STEP[4]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[8]",    "I",    "DQS_DDC3_WL_STEP[5]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[9]",    "I",    "DQS_DDC3_WL_STEP[6]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[10]",    "I",    "DQS_DDC3_WL_STEP[7]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[11]",    "I",    "DQS_DDC3_WL_CTRL[0]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[12]",    "I",    "DQS_DDC3_WL_CTRL[1]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[13]",    "I",    "DQS_DDC3_WL_CTRL[2]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[14]",    "I",    "DQS_DDC3_DQS_GATE_CTRL[0]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[15]",    "I",    "DQS_DDC3_DQS_GATE_CTRL[1]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[16]",    "I",    "DQS_DDC3_DQS_GATE_CTRL[2]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[17]",    "I",    "DQS_DDC3_DQS_GATE_CTRL[3]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[18]",    "I",    "DQS_DDC3_READ_CLK_CTRL[0]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[19]",    "I",    "DQS_DDC3_READ_CLK_CTRL[1]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[20]",    "I",    "DQS_DDC3_READ_CLK_CTRL[2]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[21]",    "I",    "DQS_DDC3_RDEL_CTRL[0]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[22]",    "I",    "DQS_DDC3_RDEL_CTRL[1]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[23]",    "I",    "DQS_DDC3_RDEL_CTRL[2]",    "HMEMC_TILE"},
      {37,    "HMEMC_TO_DQS[24]",    "I",    "DQS_DDC3_RST_TRAINING_N",    "HMEMC_TILE"},
      {44,    "WL_OV",    "O",    "DQS_DDC4_WL_OV",  "HMEMC_TILE"},   
      {44,    "RDEL_OV",    "O",    "DQS_DDC4_RDEL_OV",  "HMEMC_TILE"},
      {44,    "DGTS",    "O",    "DQS_DDC4_DGTS",  "HMEMC_TILE"},   
      {44,    "READ_VALID",    "O",    "DQS_DDC4_READ_VALID",  "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[0]",    "I",    "DQS_DDC4_RST_DQS",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[1]",    "I",    "DQS_DDC4_CLK_REGIONAL",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[2]",    "I",    "DQS_DDC4_GATEI",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[3]",    "I",    "DQS_DDC4_WL_STEP[0]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[4]",    "I",    "DQS_DDC4_WL_STEP[1]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[5]",    "I",    "DQS_DDC4_WL_STEP[2]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[6]",    "I",    "DQS_DDC4_WL_STEP[3]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[7]",    "I",    "DQS_DDC4_WL_STEP[4]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[8]",    "I",    "DQS_DDC4_WL_STEP[5]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[9]",    "I",    "DQS_DDC4_WL_STEP[6]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[10]",    "I",    "DQS_DDC4_WL_STEP[7]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[11]",    "I",    "DQS_DDC4_WL_CTRL[0]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[12]",    "I",    "DQS_DDC4_WL_CTRL[1]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[13]",    "I",    "DQS_DDC4_WL_CTRL[2]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[14]",    "I",    "DQS_DDC4_DQS_GATE_CTRL[0]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[15]",    "I",    "DQS_DDC4_DQS_GATE_CTRL[1]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[16]",    "I",    "DQS_DDC4_DQS_GATE_CTRL[2]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[17]",    "I",    "DQS_DDC4_DQS_GATE_CTRL[3]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[18]",    "I",    "DQS_DDC4_READ_CLK_CTRL[0]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[19]",    "I",    "DQS_DDC4_READ_CLK_CTRL[1]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[20]",    "I",    "DQS_DDC4_READ_CLK_CTRL[2]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[21]",    "I",    "DQS_DDC4_RDEL_CTRL[0]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[22]",    "I",    "DQS_DDC4_RDEL_CTRL[1]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[23]",    "I",    "DQS_DDC4_RDEL_CTRL[2]",    "HMEMC_TILE"},
      {44,    "HMEMC_TO_DQS[24]",    "I",    "DQS_DDC4_RST_TRAINING_N",    "HMEMC_TILE"}
  };
}

