---
{"dg-publish":true,"permalink":"/microelectronics-failure-analysis-desk-reference-7th-edition/section-1-failure-analysis-process-and-management/4/"}
---


原文标题：Non-destructive Techniques for Advanced Board Level Failure Analysis

*Christian Schmidt, PhD*
*Nvidia Corp., Santa Clara, California, USA*
*christians@nvidia.com*

*翻译整理：Ernest Liu，mail to : 2020022102@szjm.edu.cn*

# 摘要 Abstract

随着微型化和功能增加的趋势，印刷电路板 (PCB) 必须应对更高的焊点密度、更小的特征尺寸和更多种类的半导体封装组装[^1]。这一趋势还包括了 3D 器件集成构建，例如堆叠芯片器件和封装叠封装(PoP, package-on-package)。这些设计实现为质量和可靠性设定了新的标准，也给相关的失效分析带来了影响。由于导致缺陷行为的物理根因可能深埋在器件结构中，并且由于三维器件结构增加了多样性，因此局部电性探测（探针）越来越受限，系统的复杂性要求在分析过程中保持整体功能完好。因此，非破坏性测试是首要的，并且导致整个失效分析流程发生了显著的变化。X 射线显微镜、热成像和超声成像或时域反射法等方法是合适的替代方案，它们正在持续进步并适应，以弥合过去、现在和未来板级失效分析之间的差距。本文将讨论一个先进板级失效分析流程的案例，并介绍可以实现非破坏性测试的技术。本文还将给出两个应用技术完成高效、高成功率缺陷定位与分析的案例。

# Introduction

随着微型化、功能密度增加和复杂度增长的趋势，先进半导体正面临着不断的变化。如图 1 所示，PCB 路线图已从最初的组件和板级别的区分发展到两种技术的进一步集成。过去的系统可以清楚地分离板设计和制造及其各个组件。硅片被封装在单独的封装中，并安装在板表面的相应位置。光学和电学测量可以发现这些技术上的大多数与板相关的缺陷，而组件分析则可以在另一个失效分析流程中进行。

![Pasted image 20230404082437.png|400](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230404082437.png)
图 1：板级和系统级半导体封装集成趋势概览[^2]

在现有的系统设计中，高密度多芯片封装，如多芯片模块 (MCM) 和 2.5/3D 封装，正在成为缩小纯硅尺寸的替代方案。这些封装解决方案在系统级芯片 (SoC) 设计方面具有优势，但也带来了技术集成和失效分析的新挑战。不同的封装技术，使用如 TSV、Cu-pillar 微凸点和 C4 凸点实现互连[^3]。在这种样品中，定位电性短路、空洞或电性开路等潜在缺陷非常困难，因为它包含了多层复杂结构和多种材料。这些因素限制了对缺陷位置的接近，使得确定失效的根本原因变得不易。图 1 也显示了封装技术向更小尺寸发展的趋势。将单个组件集成到板层中的过程将在未来的系统级封装设计中持续加速。嵌入式系统正日益流行，并提供了轻薄、灵活和高密度的封装解决方案[^4]。系统级、板级和单个组件级失效分析之间的界限正逐渐模糊。为了找出缺陷起始的区域，对样品进行根本原因分析和成像，必须保持整体功能不受影响。这就需要采用一些额外的技术，来隔离和成像那些深埋在板结构中的缺陷。分析工具领域也在不断进步，为集成设计提供了新的机会和解决方案。本文将介绍多种非破坏性定位技术的先进板级失效分析方法。本文还将简要介绍这些方法的原理，并通过案例研究说明它们在板级缺陷分析中的作用。

[^1]: Brizoux, M., et al, “Development of a Design & Manufacturing Environment for Reliable and Cost-Effective PCB Embedding Technology, ” IPC Apex Expo conference, Las Vegas, NV, USA, April 2011
[^2]: Schmidt, C. et al., “Nanoscale 3D X-Ray Microscopy for high density Multi-Chip Packaging FA,” Proc 44rd Int’l Symp for Testing and Failure Analysis, Phoenix, CA, November 2018, pp. 424-428.
[^3]: A. Cardoso et al., “Development of Novel High Density System Integration Solutions in FOWLP - Complex and Thin Wafer-Level SiP and Wafer-Level 3D Packages”, in Proc. ECTC, Orlando, FL, USA, 2017, pp.14 – 21.
[^4]: J P Colonna, R Segaud, F Marion, M Volpert, A Garnier, L Di Cioccio, Y Beillard, S Mermoz, F De Crécy, C Laviron, S. Chéramy, "Towards alternative technologies for fine pitch interconnects", Electronic Components and Technology Conference (ECTC) 2013 IEEE 63rd, pp. 872-878, 2013, ISSN 0569-5503.

# 先进板级分析流程Advanced Board Level Analysis Workflow

为了保证失效分析的高质量，以及找出物性根因的高成功率，需要在板级层面实施先进的失效分析流程。图 2 提出了一种通用的分析流程。

![Pasted image 20230405081048.png|400](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230405081048.png)
图 2：使用无损检测方法进行高级板级分析的失效分析流程图[^5]

首先对失效器件进行光学检查和电特性测试，完成初步故障隔离。如果是系统功能失效，可能是某个组件（如CPU，GPU）的芯片有缺陷，需要进一步分析。如果是开路、短路或漏电等物性失效，根本原因较复杂，需要应用板级高级技术继续进行故障隔离。这些技术包括：

- 磁电流成像（检测短路和开路）
- 红外热成像（检测电性短路）
- 时域反射测量（检测短路和开路）
- 扫描声学显微镜
- 二维/三维 X 射线显微镜 

根据这些技术的测量结果，可以更精确地定位缺陷，并在必要时进行物性分析 (PFA)。下面将简要介绍这些技术的原理。

[^5]: Lihong, C., “Package Fault level isolation”, Proc 41rd Int’l Symp for Testing and Failure Analysis, Portland, OR, November 2015.

# 非破坏性失效分析技术的运行原理 Operational principle of Non-Destructive Failure Analysis Techniques

## 磁电流成像 Magnetic Current Imaging (MCI)

磁电流成像是一种利用超导量子干涉仪 (SQUID) 测量电路板或组件内部电流流动的特殊技术。它的原理是使用高温 (72K) SQUID 检测导体周围的磁场垂直分量，这些导体可能是因为短路或是由于开路引起的驻波反射而产生电流[^6]。然后将磁场图像转换为电流密度图像，这些图像通常能够显示出局部窄电流路径或电流密度消失处的较高梯度变化或短路位置的功率平面。图 3 展示了电流密度流过一个 PCB 上不同组件的例子。

![Pasted image 20230406065720.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230406065720.png)
图 3：PCB 级别的磁电流成像示意图。该方法允许跟踪板上和多个组件的电流[^7]。在图中，可以看到一个顶部表面下的短路，其中电流消散到接地的平面。

该方法原则上可以检测电路的短路和开路，不过需要不同的测量模式。成像短路时，需要在样品上施加一个小的交流偏压，并利用锁相放大器抑制噪声。检测开路时，则需要施加一个射频波形 (60-200MHz)，产生一个反射的驻波电流——这是一种空间域反射计 (SDR) 的方法[^8]。电流密度在靠近开路的地方迅速降低，并在电路径的末端近乎为零。对于三维磁电流成像的应用，可以通过分析磁场强度、电流和样品表面法线方向（与电流方向垂直）的磁场强度 z 分量之间的关系来计算深度。这样，就可以估算出绝对电流深度和两个或多个导体之间的相对距离。

[^6]: Schrag, B., et al, “Quantitative Analysis and Depth Measurement via Magnetic Field Imaging”, Electronic Device Failure Analysis, Vol. 7 no. 4, ASM International, pages 24-31.
[^7]: Neocera, Magnetic current imaging Space Domain Reflectometry – PCB Applications, Application note
[^8]: V. Talanov, et. al., “DC SQUID RF magnetometer with 200 MHz bandwidth”, 2012 APS March Meeting, February 27–March 2, 2012; Boston, MA, USA.

## 红外热成像 Infrared Thermography (IR)

红外热成像技术在半导体封装失效分析中得到了广泛的应用。它不仅可以测量绝对温度，还可以检测由电路短路引起的局部热源。在过去十年里，热成像技术通过采用锁相技术，使得空间分辨率提高到微米级，灵敏度达到微瓦级[^9]。一般来说，这种技术是通过一个对准器件表面的中波红外相机和一个对器件进行电激励的装置组成的。如果电激励是恒定的，那么得到的热图像就反映了器件上的热分布，可以用来确定不同条件（比如不同电压）下的绝对温度。如果电刺激是基于频率的，就相当于模拟了器件的开关切换。根据锁相频率的不同，器件内部的热传导会被大大减弱[^10]，从而可以找出热源的准确位置。这种方法主要用于单个组件内部的短路定位。此外，这种方法也可以用于板级失效分析中的热点检测。导电特征（如 PCB 内外层走线或嵌入/组装的组件）之间的漏电流在加偏压时会产生局部热量，这些热量会被热成像检测为一个热点。图 4 展示了一个例子，显示了 PCB 在工作状态下的热分布以及其各个组件的贡献。

![Pasted image 20230408081140.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230408081140.png)
图4：板级热成像，显示了工作状态下的各个热点区域[^11]

虽然这项技术是检测电路短路的最先进的方法，但是对于检测电路开路却有很大的局限性。

[^9]: Schlangen, R. et al. “Use of Lock-in Thermography for non-destructive 3D defect localization on system-inpackage and stacked-die technology”, Proceedings of the 37th Symposium for Testing and Failure Analysis (ISTFA), 2011
[^10]: Schmidt, C., Altmann, F.: “Non-destructive defect depth determination at fully packaged and stacked die devices using Lock-in Thermography”, 17th IEEE International Symposium on the physical and failure analysis of integrated circuits (IPFA), 2010
[^11]: Infratec Datasheet Image IR9300

## 时域反射计和光电太赫兹反射计 Time-Domain Reflectometry (TDR) and Electro-Optical Terahertz Reflectometry (EOTPR)

TDR 和 EOTPR 都是利用电脉冲来检测器件内部的电性开路、漏电和短路[^12]，但它们使用的信号频率不同。电脉冲在器件的每个互连点上会有不同程度的反射或传输，从而形成一个电压与时间的曲线，反映了信号在器件中的传播情况。如果有电性开路，曲线会在较早的时间点出现一个正峰值；如果有电性短路，曲线会出现一个负峰值。TDR 使用的是 MHz 级别的低频信号，适用于长度在几百毫米的长电流路径，但分辨率只有 1mm 左右，因此主要用于板级缺陷定位。EOTPR 使用的是太赫兹级别的高频信号，可以将分辨率提高到几微米，因此可以用于定位组件到板互连和芯片内部连接（如TSV或微凸点）中的开路缺陷[^13]。但是，高频信号在传输过程中会有更大的衰减，所以 EOTPR 只能应用于长度小于 300mm 的网表。

[^12]: M.Y. Tay, L. Cao, M. Venkata, L. Tran, W. Donna, W. Qiu, J. Alton, P.F. Taday, and M. Lin: “Advanced Fault Isolation Technique Using Electro-Optical Terahertz Pulse Reflectometry,” Proc. 19th Int. Symp. Phys. Fail. Anal. Integr. Circuits (IPFA), July 2-6, 2012 (Singapore). S. Barbeau, J. Alton, and M. Igarashi: “Electro Optical Terahertz Pulse Reflectometry—A Fast and Highly Accurate Non-Destructive Fault Isolation Technique for 3D Flip Chip Packages,” Proc. 39th Int. Symp. Test. Fail. Anal. (ISTFA), Nov. 3-7, 2013 (San Jose, CA).
[^13]: Brand, S., et al, “Extending Acoustic Microscopy for Comprehensive Failure Analysis Applications,” 36th International Symposium for Testing and Failure Analysis 2010 in Dallas, TX

## 扫描声学显微镜Scanning Acoustic Microscopy (SAM)

扫描声学显微镜 (SAM) 是一种检测器件内部空洞和分层的方法，可以用于定位冷焊点、焊球裂纹和组件分层等导致的电性开路缺陷。SAM 的原理是通过换能器向被测器件顶部发射声波，声波在器件的不同材料中传播，并在材料界面处部分或全部反射[^14]。换能器根据声波阻抗的变化来测量声波的反射情况，并以电压与时间的曲线形式显示出来。这个过程是在扫描模式下进行的，可以得到各层材料的图像。空洞、裂纹和分层等缺陷会使声波产生强反射，在图像上与周围区域形成明显的对比。通过扫描一个失效样品，并与一个正常样品的图像进行比较，就可以找出与缺陷有关的信号。SAM 的应用受到两方面的限制。一是为了减少声波在进入器件时的损失，样品需要浸入水中。这就要求在大部分电性测试完成后再使用 SAM，以免造成电性短路和腐蚀。二是空间分辨率和样品厚度之间存在着权衡。高频声波有更好的分辨率，但在传播过程中会有更大的衰减；低频声波则相反。因此，SAM 需要根据被测样品的特点进行优化。PCB 检测通常使用 30-50MHz 的频率，可以发现大于 1mm 的分层缺陷。单个组件，如堆叠芯片或裸硅器件，可以使用 100MHz-300MHz 的频率，可以将分辨率提高到 1μm 左右。

图 5 是一个板级 SAM 图像的典型示例。从图中可以看出，SAM 可以成功地对一个 1.1mm 厚的 PCB 单元进行成像，这个单元是由 4-2-4 的方式构建的。内部连接采用了堆叠填充的微孔技术[^15]。

![Pasted image 20230409091330.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230409091330.png)
Figure 5: Through scan mode of the test vehicle after reflow simulation: onsets of delamination in the corners of the die are observed (red arrows) [15]
图 5：测试样品经过回流模拟后，穿透扫描模式 (T-Scan) 观察到芯片角落出现分层的迹象（红色箭头）[^15]

[^14]: Perraud, J. et al., “Development of advanced nondestructive techniques for Failure Analysis of PCB and PCBAs”, Proc38th Int’l Symp for Testing and Failure Analysis, Phoenix, AZ, November 2012.
[^15]: Wang, Y., et al., A transmission x-ray microscope (TXM) for non-destructive 3D imaging of integrated circuits at sub-100 nm resolution, Conference Proceeding from International 29th Symposium for Testing and Failure Analysis, 29 227-233, 2002.

## 二维和三维 X 射线断层分析 2D & 3D X-Ray Tomography

X 射线成像能够直接观察器件内部的大致结构，通常只需要简单的或者根本不需要准备样品。与基于电子和可见光的成像技术相比，X 射线具有的一些有利特质，使其非常适合用于无损检测。因此，X 射线检测系统已成为失效分析实验室中关键的无损成像与分析工具。大多数商用 X 射线设备都是基于投影的系统，将样品放置在来自微焦点或纳米聚焦源的 X 射线光路上，并记录图像。这类系统的分辨率取决于 X 射线源的光斑尺寸、放大倍数和探测器像素尺寸[^16][^17][^18][^19]。在大多数实际应用中，可以实现约 1μm 的分辨率。另外，这些系统还提供了高速成像，使操作者可以操纵样品的位置和观察角度，进行实时观察。一些制造商还提供了与 CAD 设计数据的集成，以便在三维 X 射线图像上进行实时叠加，进行直接比较和缺陷分析[^20]。

![Pasted image 20230410074418.png|400](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230410074418.png)
图6：常用于3DX射线显微成像的封装级缺陷的虚拟横截面示例[^20]。

目前，大多数 X 射线设备制造商都提供了能够自动完成数据采集、重建和分析的三维模型。在典型的三维成像过程中，操作者只需定位感兴趣的区域 (ROI, region of interest)，然后启动三维成像序列。计算机断层扫描 (CT, computed tomography) 基于围绕单个轴旋转拍摄大量的 X 射线图像，并通过计算机重新构建出一个精确的三维体数据集，从而展现样品的内部结构。数据采集的时间依据分辨率的高低而不同，低分辨率下可能只需几分钟，高分辨率下可能需要几小时。图 6 展示了这种工作流程的一些示例。图像显示了一种先进的封装结构，并标出了通过 X 射线成像发现的各种缺陷类型。因此，使用这种技术，可以轻松地、通过无损的方式发现由于材料挤出导致的短路和由于裂纹或互连空洞导致的开路等失效模式。这对于需要观察多层焊点 (SiP、PoP) 或大量的堆叠填充微孔甚至嵌入式组件的先进板级分析是非常有用的。为了达到失效分析所需的分辨率，最近 X 射线系统的几个方面已经得到了不少改进（例如：X 射线源的分辨率、平板探测器的灵敏度和控制器的精度等）。

[^16]: Bonse, U. (Editor.), “Developments in X-Ray Tomography IV” SPIE, Wellingham, (2004).
[^17]: Brockdorf, K. et al., “Sub-micron CT: visualization of internal structures” in Developments in X-ray Tomography VI, edited by Stuart Stock, Proceedings of SPIE, Vol. 7078, (2008).
[^18]: Wang, Y., X-ray Microtomography Tools for Advanced IC Packaging Failure Analysis, Microelectronic Failure Analysis Desk Reference, pp 261, Fifth Edition, ASM International, 2004.
[^19]: Neubrand, T., Can AXI Meet Zero Defect Quality Standards, Surface Mount Technology, Oct 26, 2009.
[^20]: Non-destructive, High-resolution Fault Imaging for Package Failure Analysis with 3D X-ray Microscopy. ZEISS Application note. 2019

# 案例研究 Case studies

## 案例研究 I：板级根因分析 Case study I: Root cause analysis on board level

第一个案例研究，利用磁电流成像和太赫兹时域反射技术，成功地在板级定位并发现了电气短路和电气开路的缺陷[^21]。被测样品是一块 23mm×23mm 的 6 层 PCB，在左下角有两条相邻的走线发生了短路。通过电流成像技术，将测量结果与电路板设计图叠加，可以准确地找出缺陷所在位置，见图 7。对缺陷区域进行近红外成像 (NIR, near infrared imaging) 检测，发现存在多余的图形，造成了两条电流路径的桥接。整个 FA 过程无需破坏样品，只有在必要时才进行进一步的物性失效分析。

![Pasted image 20230411082143.png|400](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230411082143.png)
图 7：磁电流成像显示了网表中的电流流动（左图）和电路路径中电气短路的位置（右图）。不同放大倍数的近红外成像证实了失效的根因为多余图形导致的短路（右图）[^21]。

在与前一个样品相似的测试条件下，发现并定位了电路板右上角的电性开路缺陷。采用太赫兹成像技术，将测得的时间-振幅信号与合格品进行对比，对比结果如图 8 右上角所示。根据信号在各个电流路径中传播的时间，可以大致推断出缺陷在 X 和 Y 方向上的位置（图 8，左图）。近红外成像验证了这一推断，并发现了相应的电流路径开路。与前一个样品一样，这种测量方法无需破坏样品，也无需进行其他的 PFA。

![Pasted image 20230411090202.png|400](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230411090202.png)
图 8：使用 EOTPR（右上图）对电性开路的电路路径进行探测，并将测试结果与参考器件进行对比，可以将缺陷定位在几百微米的范围内（左图）；光学成像（右下图）证实了缺陷位置为电路路径开路[^22]

[^21]: Choi, D et al: “Advanced Non-destructive Fault isolation techniques fo PCB substrates using magnetic current imaging and terahertz time domain reflectometry,” Proc. 44th Int. Symp. Test. Fail. Anal. (ISTFA), Nov. 2018, Phoenix, AZ, pp. 43-46

## 案例研究 II：从板级到组件级根因分析 Case study II: Root cause analysis from board to component level

第二个案例研究，演示了如何进行从板级到具体失效元件的先进失效分析。被测板是一块 GPU PCB，出现了失效现象，经过系统级测试，推测 12V 电源轨道上的电性短路是可能的根本原因。但是，由于测试的网表很长，涉及到几十个组件与互连，还需要进一步隔离，缩小范围。于是采用锁相热成像技术，使用 250mV/500mA 的电压电流条件激励有缺陷的网表，并发现了一个明显的热点，见图 9。

![Pasted image 20230411110225.png|300](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230411110225.png)
图 9：激励电性缺陷并捕捉板级热发射，在电容区域内发现单个热点

通过进一步放大热点区域，可以确定局部的热辐射来源于某个电容。接下来用二维 X 射线显微成像技术，在 80kV/7W 以及高曝光时间的条件下，对可疑的电容进行成像，结果发现了一个穿过电容元件的细微裂缝（图 10 右）。整个缺陷定位过程无需破坏样品，只需 30~60min 即可完成。

![Pasted image 20230411110447.png|400](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230411110447.png)
图 10：进一步将缺陷区域隔离到单个电容元件，并显示出块体材料内部的细微裂纹。左：高倍热成像图像，右：二维 X 射线图像

为了验证根本原因，还需要继续进行物性失效分析。根据二维 X 射线图像，确定最佳的切片方向和位置。在切片过程中，保持可疑电容与 PCB 的连接（不取下来），避免在破坏性分析的过程中引入假象。切片完成后，使用图像拼接技术对高倍光学成像进行拼接。图 11 显示了切片图像，可以看到电容内部有一条从上到下的垂直裂缝。此外，图像还显示出焊点界面完整，以及电容内存在局部熔化区域。这些证据表明，失效是由过电应力 (EOS) 条件引起的。由于开始时进行了无损缺陷定位，整个失效分析过程只需要 3-4 个小时，FA 的成功率也非常高。

![Pasted image 20230411110659.png|400](/img/user/Microelectronics%20Failure%20Analysis%20Desk%20Reference(7th%20Edition)/Section%201%20Failure%20Analysis%20Process%20and%20Management/attachments/Pasted%20image%2020230411110659.png)
图 11：通过对有缺陷的电容元件进行切片分析，光学图像显示垂直的细微裂缝和局部熔化区域，可能是过电应力导致的

本案例研究展示了如何通过电学测试、热成像、X 射线成像和物性失效分析，实现无缝的失效分析流程。其中，锁相热成像技术的应用非常高效，它可以在几分钟内，将可能的缺陷区域从几百厘米缩小到几百微米。这样就可以在特定条件下，进行更精确的 X 射线检测和测量参数优化。

# 结论 Conclusions

板级失效分析是进行缺陷系统物性根因分析的重要步骤。由于组件复杂度、互连密度和特征尺寸不断增加，仅靠电性测试和光学检查很难保证高 FA 成功率。非破坏性测试方法是适应这一挑战并确保高质量根因确定的最佳选择。扫描声学显微镜和 X 射线成像在这一领域的应用已有多年，并且不断发展，目前已能实现高分辨率缺陷定位，并缩短测量时间。红外热成像、磁电流成像和时域反射技术是新兴的技术，并越来越多地被应用到板级 FA 流程中。虽然每种方法都有其适用的缺陷类型、缺陷大小和信号长度，但它们与其他方法相结合时能够发挥更好的效果，共同构成了先进的板级失效分析流程。案例研究展示了这种流程可以实现精准的根本原因分析，并改进分析周期，提高分析成功率，是一种新的最先进的工作流程。未来的发展方向将是改善工具之间的协同，如 CAD 导航和自动化。

***
# My comments

- Case I 的短路失效可以用thermo抓热点，然后把水抹在基板上，然后用暗场或者偏振就可以透过solder mask观察了，不一定要用红外显微镜。我有一个case，回头放在失效分析手册里。
- 文中所谓的“根因”不是真正的root cause，更像是failure mode，root cause应该是设计问题、工艺问题、原材料问题等，比如这个多余图形 (extra pattern) 是如何形成的？是residue，还是particle？residue是如何形成的？Particle是哪里来的？要打破砂锅问到底。
***

# 参考文献 References
