TimeQuest Timing Analyzer report for game_display
Sat Aug 24 14:23:08 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Minimum Pulse Width: 'CLOCK_50'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLOCK_50'
 27. Fast Model Hold: 'CLOCK_50'
 28. Fast Model Minimum Pulse Width: 'CLOCK_50'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Progagation Delay
 41. Minimum Progagation Delay
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; game_display                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; game_display.sdc ; OK     ; Sat Aug 24 14:23:07 2019 ;
+------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 133.49 MHz ; 133.49 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -6.491 ; -11407.299    ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.445 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.631 ; -2725.469          ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                       ;
+--------+--------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------+--------------+-------------+--------------+------------+------------+
; -6.491 ; hor_reg[2]         ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.534      ;
; -6.468 ; ver_reg[7]         ; disp_player[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 7.513      ;
; -6.446 ; hor_reg[5]         ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.489      ;
; -6.414 ; hor_reg[3]         ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.457      ;
; -6.377 ; hor_reg[1]         ; disp_player[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.416      ;
; -6.361 ; ver_reg[4]         ; disp_player[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 7.406      ;
; -6.350 ; hor_reg[8]         ; disp_player[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 7.381      ;
; -6.333 ; ver_reg[1]         ; disp_player[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.373      ;
; -6.325 ; ver_reg[6]         ; disp_player[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 7.356      ;
; -6.295 ; hor_reg[6]         ; disp_player[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 7.326      ;
; -6.290 ; hor_reg[10]        ; disp_player[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 7.332      ;
; -6.286 ; hor_reg[5]         ; disp_player[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 7.317      ;
; -6.282 ; player_x[6][16][0] ; disp_player[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 7.319      ;
; -6.282 ; hor_reg[4]         ; disp_player[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 7.331      ;
; -6.267 ; hor_reg[6]         ; disp_player[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 7.309      ;
; -6.266 ; ver_reg[4]         ; disp_player[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 7.297      ;
; -6.256 ; ver_reg[7]         ; disp_player[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 7.277      ;
; -6.243 ; hor_reg[1]         ; disp_player[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 7.274      ;
; -6.239 ; hor_reg[5]         ; disp_player[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 7.280      ;
; -6.238 ; hor_reg[10]        ; disp_player[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 7.279      ;
; -6.231 ; hor_reg[8]         ; disp_player[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 7.278      ;
; -6.230 ; ver_reg[3]         ; disp_player[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 7.251      ;
; -6.230 ; hor_reg[7]         ; disp_player[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 7.271      ;
; -6.227 ; hor_reg[1]         ; disp_player[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 7.269      ;
; -6.222 ; ver_reg[2]         ; disp_player[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 7.267      ;
; -6.221 ; hor_reg[6]         ; disp_player[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.260      ;
; -6.216 ; ver_reg[4]         ; disp_player[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 7.237      ;
; -6.201 ; hor_reg[4]         ; disp_player[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 7.242      ;
; -6.198 ; ver_reg[8]         ; disp_player[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 7.243      ;
; -6.198 ; hor_reg[8]         ; disp_player[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.237      ;
; -6.197 ; hor_reg[10]        ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.240      ;
; -6.171 ; hor_reg[6]         ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.214      ;
; -6.168 ; ver_reg[1]         ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.211      ;
; -6.164 ; ver_reg[5]         ; disp_player[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 7.195      ;
; -6.159 ; hor_reg[2]         ; disp_player[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 7.204      ;
; -6.151 ; ver_reg[0]         ; disp_player[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 7.198      ;
; -6.147 ; ver_reg[6]         ; disp_player[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 7.189      ;
; -6.145 ; hor_reg[3]         ; disp_player[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.185      ;
; -6.141 ; ver_reg[8]         ; disp_player[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 7.172      ;
; -6.135 ; hor_reg[0]         ; disp_player[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 7.177      ;
; -6.134 ; hor_reg[7]         ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.177      ;
; -6.128 ; hor_reg[7]         ; disp_player[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 7.159      ;
; -6.127 ; player_x[7][16][0] ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 7.164      ;
; -6.125 ; hor_reg[7]         ; disp_player[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.164      ;
; -6.125 ; ver_reg[5]         ; disp_player[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.165      ;
; -6.123 ; hor_reg[6]         ; disp_player[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 7.144      ;
; -6.123 ; hor_reg[0]         ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.166      ;
; -6.122 ; hor_reg[2]         ; disp_player[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 7.169      ;
; -6.122 ; hor_reg[6]         ; disp_player[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 7.169      ;
; -6.119 ; hor_reg[2]         ; disp_player[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 7.150      ;
; -6.118 ; hor_reg[3]         ; disp_player[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 7.160      ;
; -6.118 ; ver_reg[7]         ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.161      ;
; -6.117 ; hor_reg[7]         ; disp_player[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 7.164      ;
; -6.115 ; ver_reg[1]         ; disp_player[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 7.157      ;
; -6.112 ; hor_reg[8]         ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.155      ;
; -6.112 ; hor_reg[3]         ; disp_player[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.151      ;
; -6.110 ; hor_reg[0]         ; disp_player[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 7.155      ;
; -6.105 ; hor_reg[2]         ; disp_player[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 7.146      ;
; -6.104 ; ver_reg[4]         ; disp_player[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 7.151      ;
; -6.102 ; hor_reg[2]         ; disp_player[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.141      ;
; -6.098 ; ver_reg[2]         ; disp_player[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 7.139      ;
; -6.094 ; ver_reg[2]         ; disp_player[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 7.136      ;
; -6.074 ; ver_reg[4]         ; disp_player[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 7.115      ;
; -6.070 ; ver_reg[1]         ; disp_player[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 7.102      ;
; -6.067 ; ver_reg[6]         ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.110      ;
; -6.065 ; ver_reg[3]         ; disp_player[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 7.097      ;
; -6.064 ; ver_reg[2]         ; disp_player[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.104      ;
; -6.064 ; ver_reg[1]         ; disp_player[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 7.095      ;
; -6.062 ; ver_reg[2]         ; disp_player[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.101      ;
; -6.058 ; hor_reg[7]         ; disp_player[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 7.100      ;
; -6.054 ; player_x[4][16][3] ; disp_player[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 7.089      ;
; -6.052 ; hor_reg[1]         ; disp_player[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 7.097      ;
; -6.052 ; hor_reg[6]         ; disp_player[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 7.084      ;
; -6.046 ; ver_reg[2]         ; disp_player[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 7.067      ;
; -6.044 ; ver_reg[3]         ; disp_player[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 7.085      ;
; -6.041 ; ver_reg[0]         ; disp_player[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 7.083      ;
; -6.037 ; ver_reg[7]         ; disp_player[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.076      ;
; -6.037 ; hor_reg[8]         ; disp_player[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 7.082      ;
; -6.035 ; hor_reg[4]         ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.015      ; 7.088      ;
; -6.035 ; hor_reg[3]         ; disp_player[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 7.082      ;
; -6.034 ; ver_reg[0]         ; disp_player[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 7.055      ;
; -6.030 ; hor_reg[5]         ; disp_player[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 7.077      ;
; -6.029 ; ver_reg[8]         ; disp_player[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 7.076      ;
; -6.027 ; hor_reg[8]         ; disp_player[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 7.048      ;
; -6.024 ; hor_reg[8]         ; disp_player[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 7.056      ;
; -6.023 ; hor_reg[0]         ; disp_player[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.062      ;
; -6.019 ; hor_reg[1]         ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.062      ;
; -6.019 ; ver_reg[6]         ; disp_player[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 7.040      ;
; -6.016 ; ver_reg[1]         ; disp_player[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 7.061      ;
; -6.014 ; ver_reg[0]         ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.057      ;
; -6.005 ; ver_reg[4]         ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.048      ;
; -5.999 ; ver_reg[4]         ; disp_player[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 7.041      ;
; -5.997 ; ver_reg[9]         ; disp_player[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.037      ;
; -5.997 ; hor_reg[4]         ; disp_player[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.019      ; 7.054      ;
; -5.996 ; ver_reg[8]         ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.039      ;
; -5.996 ; ver_reg[2]         ; disp_player[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.039      ;
; -5.995 ; hor_reg[8]         ; disp_player[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 7.036      ;
; -5.993 ; hor_reg[6]         ; disp_player[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 7.034      ;
; -5.992 ; player_y[1][16][0] ; disp_player[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 7.046      ;
; -5.988 ; ver_reg[4]         ; disp_player[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 7.027      ;
+--------+--------------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; flash_count[0]                                               ; flash_count[0]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; flash_count[1]                                               ; flash_count[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; flash_count[2]                                               ; flash_count[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; flash_count[3]                                               ; flash_count[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]               ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]               ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]               ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]               ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE     ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rxfinished                   ; uarttestTLE:uart|uarttest:uart1|rxfinished                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[2]                           ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[0]                           ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[1]                           ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|rxbytescounter[3]                           ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                   ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                   ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                   ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                   ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                   ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                   ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                   ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                   ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; hor_reg[10]                                                  ; hor_reg[10]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; flash_boarders                                               ; flash_boarders                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ver_sync                                                     ; ver_sync                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.624 ; uarttestTLE:uart|smallMem[22]                                ; uarttestTLE:uart|smallMem[30]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.910      ;
; 0.629 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]               ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.632 ; uarttestTLE:uart|smallMem[16]                                ; uarttestTLE:uart|smallMem[24]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.918      ;
; 0.634 ; uarttestTLE:uart|smallMem[19]                                ; uarttestTLE:uart|smallMem[27]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.920      ;
; 0.640 ; uarttestTLE:uart|smallMem[1]                                 ; uarttestTLE:uart|smallMem[9]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.926      ;
; 0.642 ; uarttestTLE:uart|rxbytescounter[3]                           ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.928      ;
; 0.642 ; uarttestTLE:uart|rxbytescounter[3]                           ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.928      ;
; 0.674 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                      ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.960      ;
; 0.692 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.978      ;
; 0.694 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.980      ;
; 0.698 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.984      ;
; 0.774 ; uarttestTLE:uart|smallMem[20]                                ; uarttestTLE:uart|smallMem[28]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.060      ;
; 0.775 ; uarttestTLE:uart|smallMem[7]                                 ; uarttestTLE:uart|smallMem[15]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.782 ; uarttestTLE:uart|smallMem[17]                                ; uarttestTLE:uart|smallMem[25]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.786 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.786 ; uarttestTLE:uart|smallMem[6]                                 ; uarttestTLE:uart|smallMem[14]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.796 ; uarttestTLE:uart|smallMem[3]                                 ; uarttestTLE:uart|smallMem[11]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.968 ; count_value[13]                                              ; count_value[13]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[0]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; count_value[1]                                               ; count_value[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; count_value[8]                                               ; count_value[8]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; count_value[6]                                               ; count_value[6]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; count_value[14]                                              ; count_value[14]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; count_value[22]                                              ; count_value[22]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; count_value[4]                                               ; count_value[4]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count_value[10]                                              ; count_value[10]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count_value[11]                                              ; count_value[11]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count_value[12]                                              ; count_value[12]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; count_value[24]                                              ; count_value[24]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]               ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]               ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]               ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.980 ; hor_reg[0]                                                   ; hor_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.985 ; hor_reg[2]                                                   ; hor_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.989 ; hor_reg[7]                                                   ; hor_reg[7]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.275      ;
; 0.989 ; hor_reg[9]                                                   ; hor_reg[9]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.275      ;
; 0.989 ; ver_reg[6]                                                   ; ver_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.275      ;
; 0.992 ; count_value[15]                                              ; count_value[15]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.278      ;
; 0.993 ; ver_reg[8]                                                   ; ver_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.279      ;
; 0.997 ; count_value[17]                                              ; count_value[17]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.283      ;
; 0.997 ; uarttestTLE:uart|rxbytescounter[0]                           ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.283      ;
; 1.000 ; count_value[20]                                              ; count_value[20]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.286      ;
; 1.001 ; uarttestTLE:uart|rxbytescounter[0]                           ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.287      ;
; 1.012 ; uarttestTLE:uart|smallMem[4]                                 ; uarttestTLE:uart|smallMem[12]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.298      ;
; 1.015 ; count_value[5]                                               ; count_value[5]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; count_value[7]                                               ; count_value[7]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; count_value[9]                                               ; count_value[9]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]               ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]               ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.019 ; count_value[2]                                               ; count_value[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.020 ; count_value[23]                                              ; count_value[23]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.020 ; count_value[25]                                              ; count_value[25]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.021 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                      ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.307      ;
; 1.022 ; count_value[0]                                               ; count_value[0]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; count_value[21]                                              ; count_value[21]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; count_value[3]                                               ; count_value[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.310      ;
; 1.024 ; ver_reg[5]                                                   ; ver_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.310      ;
; 1.025 ; uarttestTLE:uart|smallMem[2]                                 ; uarttestTLE:uart|smallMem[10]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.311      ;
; 1.025 ; ver_reg[2]                                                   ; ver_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.311      ;
; 1.027 ; ver_reg[0]                                                   ; ver_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.313      ;
; 1.029 ; uarttestTLE:uart|smallMem[0]                                 ; uarttestTLE:uart|smallMem[8]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.315      ;
; 1.030 ; count_value[16]                                              ; count_value[16]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.316      ;
; 1.030 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE ; uarttestTLE:uart|uarttest:uart1|rxfinished                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.316      ;
; 1.032 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE     ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.318      ;
; 1.033 ; hor_reg[5]                                                   ; hor_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.319      ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][6] ;
+--------+--------------+----------------+------------------+----------+------------+---------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 3.643 ; 3.643 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; 4.449 ; 4.449 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; CLOCK_50   ; -0.484 ; -0.484 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; -4.201 ; -4.201 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 8.168  ; 8.168  ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 7.647  ; 7.647  ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 7.774  ; 7.774  ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 7.888  ; 7.888  ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 7.964  ; 7.964  ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 7.752  ; 7.752  ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 8.110  ; 8.110  ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 7.768  ; 7.768  ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 8.168  ; 8.168  ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 15.686 ; 15.686 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 15.975 ; 15.975 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 8.161  ; 8.161  ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 16.196 ; 16.196 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 7.972  ; 7.972  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 7.647  ; 7.647  ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 7.647  ; 7.647  ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 7.774  ; 7.774  ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 7.888  ; 7.888  ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 7.964  ; 7.964  ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 7.752  ; 7.752  ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 8.110  ; 8.110  ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 7.768  ; 7.768  ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 8.168  ; 8.168  ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 11.481 ; 11.481 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 11.577 ; 11.577 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 8.161  ; 8.161  ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 11.744 ; 11.744 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 7.972  ; 7.972  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 9.752 ;    ;    ; 9.752 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 9.752 ;    ;    ; 9.752 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -1.881 ; -3200.676     ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -2230.380          ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.881 ; ver_reg[7]                    ; disp_player[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.919      ;
; -1.854 ; ver_reg[4]                    ; disp_player[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.892      ;
; -1.847 ; hor_reg[2]                    ; disp_player[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.884      ;
; -1.838 ; hor_reg[6]                    ; disp_player[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.873      ;
; -1.818 ; uarttestTLE:uart|smallMem[16] ; player_x[0][2][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.848      ;
; -1.818 ; hor_reg[3]                    ; disp_player[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.855      ;
; -1.809 ; hor_reg[1]                    ; disp_player[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.843      ;
; -1.807 ; hor_reg[10]                   ; disp_player[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.844      ;
; -1.796 ; uarttestTLE:uart|smallMem[17] ; player_x[0][2][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.826      ;
; -1.791 ; hor_reg[5]                    ; disp_player[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.828      ;
; -1.788 ; uarttestTLE:uart|smallMem[16] ; player_x[5][2][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.818      ;
; -1.787 ; player_x[6][16][0]            ; disp_player[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.818      ;
; -1.785 ; ver_reg[8]                    ; disp_player[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.823      ;
; -1.783 ; hor_reg[10]                   ; disp_player[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.818      ;
; -1.775 ; ver_reg[2]                    ; disp_player[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.813      ;
; -1.771 ; uarttestTLE:uart|smallMem[32] ; player_y[8][35][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.799      ;
; -1.771 ; uarttestTLE:uart|smallMem[32] ; player_y[8][35][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.799      ;
; -1.771 ; uarttestTLE:uart|smallMem[32] ; player_y[8][16][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.799      ;
; -1.771 ; uarttestTLE:uart|smallMem[32] ; player_y[8][16][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.799      ;
; -1.771 ; uarttestTLE:uart|smallMem[32] ; player_y[8][16][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.799      ;
; -1.766 ; uarttestTLE:uart|smallMem[17] ; player_x[5][2][9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.796      ;
; -1.764 ; hor_reg[7]                    ; disp_player[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.799      ;
; -1.762 ; ver_reg[6]                    ; disp_player[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 2.788      ;
; -1.762 ; hor_reg[10]                   ; disp_player[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.797      ;
; -1.762 ; hor_reg[7]                    ; disp_player[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.799      ;
; -1.761 ; ver_reg[1]                    ; disp_player[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.794      ;
; -1.761 ; uarttestTLE:uart|smallMem[32] ; player_y[8][42][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 2.779      ;
; -1.761 ; uarttestTLE:uart|smallMem[32] ; player_y[8][42][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 2.779      ;
; -1.760 ; uarttestTLE:uart|smallMem[32] ; player_y[8][42][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.791      ;
; -1.760 ; uarttestTLE:uart|smallMem[32] ; player_y[8][42][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.791      ;
; -1.760 ; uarttestTLE:uart|smallMem[32] ; player_y[8][28][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.791      ;
; -1.760 ; uarttestTLE:uart|smallMem[32] ; player_y[8][28][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.791      ;
; -1.758 ; uarttestTLE:uart|smallMem[32] ; player_y[1][16][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.780      ;
; -1.758 ; uarttestTLE:uart|smallMem[32] ; player_y[1][16][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.780      ;
; -1.758 ; uarttestTLE:uart|smallMem[32] ; player_y[1][16][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.780      ;
; -1.758 ; uarttestTLE:uart|smallMem[32] ; player_y[1][16][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.780      ;
; -1.758 ; uarttestTLE:uart|smallMem[32] ; player_y[1][16][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.780      ;
; -1.758 ; uarttestTLE:uart|smallMem[32] ; player_y[1][16][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.780      ;
; -1.758 ; uarttestTLE:uart|smallMem[32] ; player_y[1][21][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.780      ;
; -1.758 ; uarttestTLE:uart|smallMem[32] ; player_y[1][35][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.780      ;
; -1.758 ; uarttestTLE:uart|smallMem[32] ; player_y[1][42][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.780      ;
; -1.758 ; uarttestTLE:uart|smallMem[32] ; player_y[1][42][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.780      ;
; -1.758 ; uarttestTLE:uart|smallMem[32] ; player_y[1][42][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.780      ;
; -1.758 ; uarttestTLE:uart|smallMem[32] ; player_y[1][42][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.780      ;
; -1.758 ; uarttestTLE:uart|smallMem[32] ; player_y[1][42][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.780      ;
; -1.758 ; uarttestTLE:uart|smallMem[32] ; player_y[1][42][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.780      ;
; -1.758 ; hor_reg[2]                    ; disp_player[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.792      ;
; -1.757 ; player_x[4][16][3]            ; disp_player[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.787      ;
; -1.755 ; ver_reg[7]                    ; disp_player[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 2.773      ;
; -1.755 ; hor_reg[8]                    ; disp_player[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.792      ;
; -1.751 ; hor_reg[4]                    ; disp_player[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 2.794      ;
; -1.751 ; hor_reg[6]                    ; disp_player[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.785      ;
; -1.749 ; uarttestTLE:uart|smallMem[32] ; player_y[1][21][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.777      ;
; -1.748 ; uarttestTLE:uart|smallMem[32] ; player_y[8][21][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.780      ;
; -1.748 ; uarttestTLE:uart|smallMem[32] ; player_y[8][16][0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.780      ;
; -1.748 ; uarttestTLE:uart|smallMem[32] ; player_y[8][16][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.780      ;
; -1.748 ; uarttestTLE:uart|smallMem[32] ; player_y[8][21][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.780      ;
; -1.748 ; uarttestTLE:uart|smallMem[32] ; player_y[8][21][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.780      ;
; -1.748 ; uarttestTLE:uart|smallMem[32] ; player_y[8][28][6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.780      ;
; -1.748 ; uarttestTLE:uart|smallMem[32] ; player_y[8][28][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.780      ;
; -1.748 ; uarttestTLE:uart|smallMem[32] ; player_y[8][28][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.780      ;
; -1.747 ; uarttestTLE:uart|smallMem[39] ; player_y[8][35][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.775      ;
; -1.747 ; uarttestTLE:uart|smallMem[39] ; player_y[8][35][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.775      ;
; -1.747 ; uarttestTLE:uart|smallMem[39] ; player_y[8][16][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.775      ;
; -1.747 ; uarttestTLE:uart|smallMem[39] ; player_y[8][16][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.775      ;
; -1.747 ; uarttestTLE:uart|smallMem[39] ; player_y[8][16][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.775      ;
; -1.744 ; uarttestTLE:uart|smallMem[32] ; player_y[9][35][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.774      ;
; -1.744 ; uarttestTLE:uart|smallMem[32] ; player_y[9][35][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.774      ;
; -1.744 ; uarttestTLE:uart|smallMem[32] ; player_y[9][21][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.774      ;
; -1.744 ; uarttestTLE:uart|smallMem[32] ; player_y[9][21][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.774      ;
; -1.744 ; uarttestTLE:uart|smallMem[32] ; player_y[9][28][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.766      ;
; -1.744 ; uarttestTLE:uart|smallMem[32] ; player_y[9][28][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.766      ;
; -1.744 ; uarttestTLE:uart|smallMem[32] ; player_y[9][28][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 2.766      ;
; -1.744 ; uarttestTLE:uart|smallMem[16] ; player_x[0][16][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.776      ;
; -1.743 ; ver_reg[4]                    ; disp_player[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 2.769      ;
; -1.742 ; ver_reg[3]                    ; disp_player[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 2.780      ;
; -1.741 ; uarttestTLE:uart|smallMem[33] ; player_y[8][35][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.769      ;
; -1.741 ; uarttestTLE:uart|smallMem[33] ; player_y[8][35][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.769      ;
; -1.741 ; uarttestTLE:uart|smallMem[33] ; player_y[8][16][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.769      ;
; -1.741 ; uarttestTLE:uart|smallMem[33] ; player_y[8][16][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.769      ;
; -1.741 ; uarttestTLE:uart|smallMem[33] ; player_y[8][16][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.769      ;
; -1.740 ; hor_reg[6]                    ; disp_player[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 2.766      ;
; -1.738 ; uarttestTLE:uart|smallMem[32] ; player_x[8][17][7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.750      ;
; -1.738 ; uarttestTLE:uart|smallMem[32] ; player_x[8][17][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.750      ;
; -1.738 ; uarttestTLE:uart|smallMem[32] ; player_x[8][17][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.750      ;
; -1.738 ; uarttestTLE:uart|smallMem[32] ; player_x[8][17][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.750      ;
; -1.738 ; uarttestTLE:uart|smallMem[32] ; player_x[8][17][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.750      ;
; -1.738 ; uarttestTLE:uart|smallMem[32] ; player_x[8][18][9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.750      ;
; -1.738 ; uarttestTLE:uart|smallMem[32] ; player_x[8][18][8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.750      ;
; -1.738 ; uarttestTLE:uart|smallMem[32] ; player_x[8][18][1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.750      ;
; -1.738 ; uarttestTLE:uart|smallMem[32] ; player_x[8][18][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.750      ;
; -1.738 ; uarttestTLE:uart|smallMem[32] ; player_x[8][18][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.750      ;
; -1.738 ; uarttestTLE:uart|smallMem[32] ; player_x[8][21][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.750      ;
; -1.738 ; uarttestTLE:uart|smallMem[32] ; player_x[8][21][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.750      ;
; -1.738 ; uarttestTLE:uart|smallMem[32] ; player_x[8][21][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.750      ;
; -1.737 ; uarttestTLE:uart|smallMem[39] ; player_y[8][42][5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 2.755      ;
; -1.737 ; uarttestTLE:uart|smallMem[39] ; player_y[8][42][4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.014     ; 2.755      ;
; -1.736 ; hor_reg[8]                    ; disp_player[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.770      ;
; -1.736 ; uarttestTLE:uart|smallMem[39] ; player_y[8][42][2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.767      ;
; -1.736 ; uarttestTLE:uart|smallMem[39] ; player_y[8][42][3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.767      ;
+--------+-------------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; flash_count[0]                                               ; flash_count[0]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_count[1]                                               ; flash_count[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_count[2]                                               ; flash_count[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_count[3]                                               ; flash_count[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]               ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]               ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]               ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]               ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE     ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rxfinished                   ; uarttestTLE:uart|uarttest:uart1|rxfinished                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[2]                           ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[0]                           ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[1]                           ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|rxbytescounter[3]                           ; uarttestTLE:uart|rxbytescounter[3]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                   ; uarttestTLE:uart|uarttest:uart1|rx_data[3]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                   ; uarttestTLE:uart|uarttest:uart1|rx_data[2]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                   ; uarttestTLE:uart|uarttest:uart1|rx_data[7]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                   ; uarttestTLE:uart|uarttest:uart1|rx_data[5]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                   ; uarttestTLE:uart|uarttest:uart1|rx_data[1]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                   ; uarttestTLE:uart|uarttest:uart1|rx_data[6]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                   ; uarttestTLE:uart|uarttest:uart1|rx_data[0]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                   ; uarttestTLE:uart|uarttest:uart1|rx_data[4]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hor_reg[10]                                                  ; hor_reg[10]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_boarders                                               ; flash_boarders                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ver_sync                                                     ; ver_sync                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; uarttestTLE:uart|smallMem[22]                                ; uarttestTLE:uart|smallMem[30]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]               ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[15]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; uarttestTLE:uart|smallMem[19]                                ; uarttestTLE:uart|smallMem[27]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; uarttestTLE:uart|smallMem[16]                                ; uarttestTLE:uart|smallMem[24]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.248 ; uarttestTLE:uart|smallMem[1]                                 ; uarttestTLE:uart|smallMem[9]                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.253 ; uarttestTLE:uart|rxbytescounter[3]                           ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; uarttestTLE:uart|rxbytescounter[3]                           ; uarttestTLE:uart|rxbytescounter[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.268 ; uarttestTLE:uart|uarttest:uart1|Rx_Data                      ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.420      ;
; 0.276 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.428      ;
; 0.277 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.429      ;
; 0.281 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.DATABITS_STATE ; uarttestTLE:uart|uarttest:uart1|bitcount_rx[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.433      ;
; 0.321 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.FINISHEDRX_STATE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.473      ;
; 0.328 ; uarttestTLE:uart|smallMem[7]                                 ; uarttestTLE:uart|smallMem[15]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; uarttestTLE:uart|smallMem[20]                                ; uarttestTLE:uart|smallMem[28]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; uarttestTLE:uart|smallMem[17]                                ; uarttestTLE:uart|smallMem[25]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.483      ;
; 0.336 ; uarttestTLE:uart|smallMem[6]                                 ; uarttestTLE:uart|smallMem[14]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; uarttestTLE:uart|smallMem[3]                                 ; uarttestTLE:uart|smallMem[11]                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.492      ;
; 0.355 ; count_value[13]                                              ; count_value[13]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[0]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[0]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; count_value[8]                                               ; count_value[8]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; count_value[6]                                               ; count_value[6]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; count_value[14]                                              ; count_value[14]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[1]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; count_value[22]                                              ; count_value[22]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; count_value[24]                                              ; count_value[24]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[2]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[9]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]               ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[11]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; hor_reg[0]                                                   ; hor_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; count_value[1]                                               ; count_value[1]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count_value[4]                                               ; count_value[4]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count_value[10]                                              ; count_value[10]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count_value[11]                                              ; count_value[11]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; count_value[12]                                              ; count_value[12]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[4]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[7]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]               ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[13]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]               ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; hor_reg[2]                                                   ; hor_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; hor_reg[7]                                                   ; hor_reg[7]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; hor_reg[9]                                                   ; hor_reg[9]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; ver_reg[6]                                                   ; ver_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; ver_reg[8]                                                   ; ver_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; count_value[5]                                               ; count_value[5]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; count_value[7]                                               ; count_value[7]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; count_value[15]                                              ; count_value[15]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[3]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[8]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]               ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[10]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; count_value[9]                                               ; count_value[9]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[5]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[6]                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]               ; uarttestTLE:uart|uarttest:uart1|clk50_cntr[12]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; count_value[17]                                              ; count_value[17]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; ver_reg[5]                                                   ; ver_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; count_value[20]                                              ; count_value[20]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; count_value[23]                                              ; count_value[23]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; count_value[25]                                              ; count_value[25]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; ver_reg[0]                                                   ; ver_reg[0]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; ver_reg[2]                                                   ; ver_reg[2]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; count_value[21]                                              ; count_value[21]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; uarttestTLE:uart|rxbytescounter[0]                           ; uarttestTLE:uart|rxbytescounter[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; uarttestTLE:uart|rxbytescounter[0]                           ; uarttestTLE:uart|rxbytescounter[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; count_value[0]                                               ; count_value[0]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; count_value[2]                                               ; count_value[2]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; count_value[3]                                               ; count_value[3]                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; hor_reg[5]                                                   ; hor_reg[5]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; hor_reg[3]                                                   ; hor_reg[3]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.IDLE_STATE     ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STARTBIT_STATE   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; hor_reg[6]                                                   ; hor_reg[6]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; hor_reg[8]                                                   ; hor_reg[8]                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; uarttestTLE:uart|uarttest:uart1|UART_Rx_State.STOPBITS_STATE ; uarttestTLE:uart|uarttest:uart1|rxfinished                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; count_value[16]                                              ; count_value[16]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.384 ; count_value[18]                                              ; count_value[18]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+----------+------------+---------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[10][9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[11][9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_x[13][9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[0][9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ball_y[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ball_y[10][6] ;
+--------+--------------+----------------+------------------+----------+------------+---------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 1.004 ; 1.004 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; 2.003 ; 2.003 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 0.273  ; 0.273  ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; -1.883 ; -1.883 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 4.260 ; 4.260 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.046 ; 4.046 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.078 ; 4.078 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.131 ; 4.131 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.172 ; 4.172 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 4.072 ; 4.072 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 4.211 ; 4.211 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 4.082 ; 4.082 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 4.260 ; 4.260 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 7.275 ; 7.275 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 7.408 ; 7.408 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 4.276 ; 4.276 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 7.461 ; 7.461 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.221 ; 4.221 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 4.046 ; 4.046 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.046 ; 4.046 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.078 ; 4.078 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.131 ; 4.131 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.172 ; 4.172 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 4.072 ; 4.072 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 4.211 ; 4.211 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 4.082 ; 4.082 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 4.260 ; 4.260 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 5.494 ; 5.494 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 5.560 ; 5.560 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 4.276 ; 4.276 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 5.670 ; 5.670 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.221 ; 4.221 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 5.108 ;    ;    ; 5.108 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 5.108 ;    ;    ; 5.108 ;
+------------+--------------+-------+----+----+-------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.491     ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50        ; -6.491     ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -11407.299 ; 0.0   ; 0.0      ; 0.0     ; -2725.469           ;
;  CLOCK_50        ; -11407.299 ; 0.000 ; N/A      ; N/A     ; -2725.469           ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 3.643 ; 3.643 ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; 4.449 ; 4.449 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; CLOCK_50   ; 0.273  ; 0.273  ; Rise       ; CLOCK_50        ;
; uart_rx_i ; CLOCK_50   ; -1.883 ; -1.883 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 8.168  ; 8.168  ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 7.647  ; 7.647  ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 7.774  ; 7.774  ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 7.888  ; 7.888  ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 7.964  ; 7.964  ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 7.752  ; 7.752  ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 8.110  ; 8.110  ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 7.768  ; 7.768  ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 8.168  ; 8.168  ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 15.686 ; 15.686 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 15.975 ; 15.975 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 8.161  ; 8.161  ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 16.196 ; 16.196 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 7.972  ; 7.972  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 4.046 ; 4.046 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.046 ; 4.046 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.078 ; 4.078 ; Rise       ; CLOCK_50        ;
;  LED[2]   ; CLOCK_50   ; 4.131 ; 4.131 ; Rise       ; CLOCK_50        ;
;  LED[3]   ; CLOCK_50   ; 4.172 ; 4.172 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 4.072 ; 4.072 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 4.211 ; 4.211 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 4.082 ; 4.082 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 4.260 ; 4.260 ; Rise       ; CLOCK_50        ;
; VGA_BLUE  ; CLOCK_50   ; 5.494 ; 5.494 ; Rise       ; CLOCK_50        ;
; VGA_GREEN ; CLOCK_50   ; 5.560 ; 5.560 ; Rise       ; CLOCK_50        ;
; VGA_HS    ; CLOCK_50   ; 4.276 ; 4.276 ; Rise       ; CLOCK_50        ;
; VGA_RED   ; CLOCK_50   ; 5.670 ; 5.670 ; Rise       ; CLOCK_50        ;
; VGA_VS    ; CLOCK_50   ; 4.221 ; 4.221 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------+
; Progagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 9.752 ;    ;    ; 9.752 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; uart_rx_i  ; uart_rx_dump ; 5.108 ;    ;    ; 5.108 ;
+------------+--------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 129475   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 129475   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2184  ; 2184 ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 68    ; 68   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Aug 24 14:23:06 2019
Info: Command: quartus_sta game_display -c game_display
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'game_display.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.491
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.491    -11407.299 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631     -2725.469 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.881
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.881     -3200.676 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -2230.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4607 megabytes
    Info: Processing ended: Sat Aug 24 14:23:08 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


