Fitter report for signalProj
Fri Nov 08 15:54:18 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 08 15:54:18 2024       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; signalProj                                  ;
; Top-level Entity Name              ; signalProj02                                ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,773 / 49,760 ( 4 % )                      ;
;     Total combinational functions  ; 1,109 / 49,760 ( 2 % )                      ;
;     Dedicated logic registers      ; 1,393 / 49,760 ( 3 % )                      ;
; Total registers                    ; 1393                                        ;
; Total pins                         ; 13 / 360 ( 4 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 768 / 1,677,312 ( < 1 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.45        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.7%      ;
;     Processor 3            ;   6.5%      ;
;     Processor 4            ;   6.4%      ;
;     Processor 5            ;   6.3%      ;
;     Processor 6            ;   6.3%      ;
;     Processor 7            ;   6.2%      ;
;     Processor 8            ;   6.2%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                     ;
+----------+----------------+--------------+-------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+-------------+---------------+----------------+
; Location ;                ;              ; dac_out[10] ; PIN_W9        ; QSF Assignment ;
; Location ;                ;              ; dac_out[11] ; PIN_W10       ; QSF Assignment ;
; Location ;                ;              ; dac_out[4]  ; PIN_AB13      ; QSF Assignment ;
; Location ;                ;              ; dac_out[5]  ; PIN_W13       ; QSF Assignment ;
; Location ;                ;              ; dac_out[6]  ; PIN_AA15      ; QSF Assignment ;
; Location ;                ;              ; dac_out[7]  ; PIN_V5        ; QSF Assignment ;
; Location ;                ;              ; dac_out[8]  ; PIN_W7        ; QSF Assignment ;
; Location ;                ;              ; dac_out[9]  ; PIN_W8        ; QSF Assignment ;
+----------+----------------+--------------+-------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2592 ) ; 0.00 % ( 0 / 2592 )        ; 0.00 % ( 0 / 2592 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2592 ) ; 0.00 % ( 0 / 2592 )        ; 0.00 % ( 0 / 2592 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2543 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 49 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/My files/Study Stuff/Cpre 201/Signal/Kaew Code/output_files/signalProj.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 1,773 / 49,760 ( 4 % )      ;
;     -- Combinational with no register       ; 380                         ;
;     -- Register only                        ; 664                         ;
;     -- Combinational with a register        ; 729                         ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 945                         ;
;     -- 3 input functions                    ; 56                          ;
;     -- <=2 input functions                  ; 108                         ;
;     -- Register only                        ; 664                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 1041                        ;
;     -- arithmetic mode                      ; 68                          ;
;                                             ;                             ;
; Total registers*                            ; 1,393 / 51,509 ( 3 % )      ;
;     -- Dedicated logic registers            ; 1,393 / 49,760 ( 3 % )      ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 156 / 3,110 ( 5 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 13 / 360 ( 4 % )            ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 1 / 182 ( < 1 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 1 / 2 ( 50 % )              ;
; Total block memory bits                     ; 768 / 1,677,312 ( < 1 % )   ;
; Total block memory implementation bits      ; 9,216 / 1,677,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global signals                              ; 1                           ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 1.2% / 1.1% / 1.4%          ;
; Peak interconnect usage (total/H/V)         ; 14.5% / 13.5% / 16.5%       ;
; Maximum fan-out                             ; 1394                        ;
; Highest non-global fan-out                  ; 1250                        ;
; Total fan-out                               ; 10253                       ;
; Average fan-out                             ; 3.17                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1773 / 49760 ( 4 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 380                  ; 0                              ;
;     -- Register only                        ; 664                  ; 0                              ;
;     -- Combinational with a register        ; 729                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 945                  ; 0                              ;
;     -- 3 input functions                    ; 56                   ; 0                              ;
;     -- <=2 input functions                  ; 108                  ; 0                              ;
;     -- Register only                        ; 664                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1041                 ; 0                              ;
;     -- arithmetic mode                      ; 68                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1393                 ; 0                              ;
;     -- Dedicated logic registers            ; 1393 / 49760 ( 3 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 156 / 3110 ( 5 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 13                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 768                  ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 1 / 182 ( < 1 % )    ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 3                    ; 1                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 1                    ; 3                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 10239                ; 29                             ;
;     -- Registered Connections               ; 4282                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 4                              ;
;     -- hard_block:auto_generated_inst       ; 4                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 1                              ;
;     -- Output Ports                         ; 11                   ; 2                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk     ; P11   ; 3        ; 34           ; 0            ; 28           ; 1395                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; reset_n ; C10   ; 7        ; 51           ; 54           ; 28           ; 1250                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; led[0] ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1] ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2] ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3] ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[4] ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[5] ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[6] ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[7] ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[8] ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[9] ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx     ; AB6   ; 3        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )   ; 3.3V          ; --           ;
; 2        ; 0 / 36 ( 0 % )    ; 3.3V          ; --           ;
; 3        ; 2 / 48 ( 4 % )    ; 3.3V          ; --           ;
; 4        ; 0 / 48 ( 0 % )    ; 3.3V          ; --           ;
; 5        ; 0 / 40 ( 0 % )    ; 3.3V          ; --           ;
; 6        ; 0 / 60 ( 0 % )    ; 3.3V          ; --           ;
; 7        ; 11 / 52 ( 21 % )  ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )   ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; led[0]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; led[1]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; led[2]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; led[8]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; tx                                             ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; led[3]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; led[9]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; reset_n                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; led[5]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; led[4]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; led[7]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; ~ALTERA_ADC2IN8~                               ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 1          ; 1A       ; ~ALTERA_ADC2IN1~                               ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; led[6]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; ~ALTERA_ADC2IN4~                               ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 2          ; 1A       ; ~ALTERA_ADC1IN2~                               ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ; 0          ; 1A       ; ~ALTERA_ADC1IN1~                               ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; ~ALTERA_ADC2IN6~                               ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 5          ; 1A       ; ~ALTERA_ADC2IN3~                               ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; ~ALTERA_ADC1IN6~                               ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 9          ; 1A       ; ~ALTERA_ADC2IN5~                               ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; ~ALTERA_ADC2IN2~                               ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 8          ; 1A       ; ~ALTERA_ADC1IN5~                               ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; ~ALTERA_ADC1IN3~                               ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; J9       ; 6          ; 1A       ; ~ALTERA_ADC1IN4~                               ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; ~ALTERA_ADC2IN7~                               ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 12         ; 1A       ; ~ALTERA_ADC1IN7~                               ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 14         ; 1A       ; ~ALTERA_ADC1IN8~                               ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; clk                                            ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                  ;
+-------------------------------+------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; u0|adc_mega_0|ADC_CTRL|adc_pll|auto_generated|pll1                                                                           ;
; PLL mode                      ; Normal                                                                                                                       ;
; Compensate clock              ; clock0                                                                                                                       ;
; Compensated input/output pins ; --                                                                                                                           ;
; Switchover type               ; --                                                                                                                           ;
; Input frequency 0             ; 100.0 MHz                                                                                                                    ;
; Input frequency 1             ; --                                                                                                                           ;
; Nominal PFD frequency         ; 100.0 MHz                                                                                                                    ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                                                    ;
; VCO post scale K counter      ; 2                                                                                                                            ;
; VCO frequency control         ; Auto                                                                                                                         ;
; VCO phase shift step          ; 208 ps                                                                                                                       ;
; VCO multiply                  ; --                                                                                                                           ;
; VCO divide                    ; --                                                                                                                           ;
; Freq min lock                 ; 50.01 MHz                                                                                                                    ;
; Freq max lock                 ; 108.37 MHz                                                                                                                   ;
; M VCO Tap                     ; 0                                                                                                                            ;
; M Initial                     ; 1                                                                                                                            ;
; M value                       ; 6                                                                                                                            ;
; N value                       ; 1                                                                                                                            ;
; Charge pump current           ; setting 1                                                                                                                    ;
; Loop filter resistance        ; setting 27                                                                                                                   ;
; Loop filter capacitance       ; setting 0                                                                                                                    ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                                                         ;
; Bandwidth type                ; Medium                                                                                                                       ;
; Real time reconfigurable      ; Off                                                                                                                          ;
; Scan chain MIF file           ; --                                                                                                                           ;
; Preserve PLL counter order    ; Off                                                                                                                          ;
; PLL location                  ; PLL_1                                                                                                                        ;
; Inclk0 signal                 ; clk                                                                                                                          ;
; Inclk1 signal                 ; --                                                                                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                ;
; Inclk1 signal type            ; --                                                                                                                           ;
+-------------------------------+------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; Name                                                                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 2   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; u0|adc_mega_0|ADC_CTRL|adc_pll|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; led[0]   ; Missing drive strength ;
; led[1]   ; Missing drive strength ;
; led[2]   ; Missing drive strength ;
; led[3]   ; Missing drive strength ;
; led[4]   ; Missing drive strength ;
; led[5]   ; Missing drive strength ;
; led[6]   ; Missing drive strength ;
; led[7]   ; Missing drive strength ;
; led[8]   ; Missing drive strength ;
; led[9]   ; Missing drive strength ;
; tx       ; Missing drive strength ;
+----------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
; Compilation Hierarchy Node                                                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                  ; Entity Name                            ; Library Name ;
+---------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
; |signalProj02                                                                   ; 1773 (1644) ; 1393 (1283)               ; 0 (0)         ; 768         ; 1    ; 1          ; 0            ; 0       ; 0         ; 13   ; 0            ; 380 (361)    ; 664 (618)         ; 729 (665)        ; 0          ; |signalProj02                                                                                                                                                                                                                                                                                        ; signalProj02                           ; work         ;
;    |adc0:u0|                                                                    ; 129 (0)     ; 110 (0)                   ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 46 (0)            ; 64 (0)           ; 0          ; |signalProj02|adc0:u0                                                                                                                                                                                                                                                                                ; adc0                                   ; adc0         ;
;       |adc0_adc_mega_0:adc_mega_0|                                              ; 129 (13)    ; 110 (13)                  ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 46 (12)           ; 64 (1)           ; 0          ; |signalProj02|adc0:u0|adc0_adc_mega_0:adc_mega_0                                                                                                                                                                                                                                                     ; adc0_adc_mega_0                        ; adc0         ;
;          |altera_up_avalon_adv_adc:ADC_CTRL|                                    ; 116 (31)    ; 97 (21)                   ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (10)      ; 34 (12)           ; 63 (9)           ; 0          ; |signalProj02|adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL                                                                                                                                                                                                                   ; altera_up_avalon_adv_adc               ; adc0         ;
;             |DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|                   ; 85 (0)      ; 76 (0)                    ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 22 (0)            ; 54 (0)           ; 0          ; |signalProj02|adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core                                                                                                                                                                   ; DE10_Lite_ADC_Core_modular_adc_0       ; adc0         ;
;                |altera_modular_adc_control:control_internal|                    ; 64 (0)      ; 55 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 20 (0)            ; 35 (0)           ; 0          ; |signalProj02|adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal                                                                                                                       ; altera_modular_adc_control             ; adc0         ;
;                   |altera_modular_adc_control_fsm:u_control_fsm|                ; 64 (60)     ; 55 (51)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 20 (16)           ; 35 (35)          ; 0          ; |signalProj02|adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm                                                                          ; altera_modular_adc_control_fsm         ; adc0         ;
;                      |altera_std_synchronizer:u_clk_dft_synchronizer|           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |signalProj02|adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_clk_dft_synchronizer                           ; altera_std_synchronizer                ; work         ;
;                      |altera_std_synchronizer:u_eoc_synchronizer|               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |signalProj02|adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_eoc_synchronizer                               ; altera_std_synchronizer                ; work         ;
;                   |fiftyfivenm_adcblock_top_wrapper:adc_inst|                   ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |signalProj02|adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst                                                                             ; fiftyfivenm_adcblock_top_wrapper       ; adc0         ;
;                      |chsel_code_converter_sw_to_hw:decoder|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |signalProj02|adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|chsel_code_converter_sw_to_hw:decoder                                       ; chsel_code_converter_sw_to_hw          ; adc0         ;
;                      |fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |signalProj02|adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance                    ; fiftyfivenm_adcblock_primitive_wrapper ; adc0         ;
;                |altera_modular_adc_sample_store:sample_store_internal|          ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 19 (19)          ; 0          ; |signalProj02|adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal                                                                                                             ; altera_modular_adc_sample_store        ; adc0         ;
;                   |altera_modular_adc_sample_store_ram:u_ss_ram|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |signalProj02|adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram                                                                ; altera_modular_adc_sample_store_ram    ; adc0         ;
;                      |altsyncram:altsyncram_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |signalProj02|adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component                                ; altsyncram                             ; work         ;
;                         |altsyncram_v5s1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |signalProj02|adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated ; altsyncram_v5s1                        ; work         ;
;             |altpll:adc_pll|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |signalProj02|adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll                                                                                                                                                                                                    ; altpll                                 ; work         ;
;                |MAX10_ADC_PLL_altpll:auto_generated|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |signalProj02|adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated                                                                                                                                                                ; MAX10_ADC_PLL_altpll                   ; work         ;
+---------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; led[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset_n ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------+
; Pad To Core Delay Chain Fanout                           ;
+----------------------------+-------------------+---------+
; Source Pin / Fanout        ; Pad To Core Index ; Setting ;
+----------------------------+-------------------+---------+
; clk                        ;                   ;         ;
; reset_n                    ;                   ;         ;
;      - led_reg[0]          ; 1                 ; 6       ;
;      - led_reg[1]          ; 1                 ; 6       ;
;      - led_reg[2]          ; 1                 ; 6       ;
;      - led_reg[3]          ; 1                 ; 6       ;
;      - led_reg[4]          ; 1                 ; 6       ;
;      - led_reg[5]          ; 1                 ; 6       ;
;      - led_reg[6]          ; 1                 ; 6       ;
;      - led_reg[7]          ; 1                 ; 6       ;
;      - led_reg[8]          ; 1                 ; 6       ;
;      - led_reg[9]          ; 1                 ; 6       ;
;      - sample_sum[9]       ; 1                 ; 6       ;
;      - sample_sum[10]      ; 1                 ; 6       ;
;      - sample_sum[11]      ; 1                 ; 6       ;
;      - sample_sum[12]      ; 1                 ; 6       ;
;      - sample_sum[13]      ; 1                 ; 6       ;
;      - sample_sum[14]      ; 1                 ; 6       ;
;      - sample_sum[15]      ; 1                 ; 6       ;
;      - sample_sum[16]      ; 1                 ; 6       ;
;      - sample_sum[17]      ; 1                 ; 6       ;
;      - sample_sum[18]      ; 1                 ; 6       ;
;      - sample_sum[8]       ; 1                 ; 6       ;
;      - sample_sum[7]       ; 1                 ; 6       ;
;      - sample_sum[6]       ; 1                 ; 6       ;
;      - sample_sum[5]       ; 1                 ; 6       ;
;      - sample_sum[4]       ; 1                 ; 6       ;
;      - sample_sum[3]       ; 1                 ; 6       ;
;      - sample_sum[2]       ; 1                 ; 6       ;
;      - sample_sum[1]       ; 1                 ; 6       ;
;      - sample_sum[0]       ; 1                 ; 6       ;
;      - sample_tick         ; 1                 ; 6       ;
;      - filtered_value[2]~0 ; 1                 ; 6       ;
;      - sample_timer[10]    ; 1                 ; 6       ;
;      - sample_timer[9]     ; 1                 ; 6       ;
;      - sample_timer[8]     ; 1                 ; 6       ;
;      - sample_timer[7]     ; 1                 ; 6       ;
;      - sample_timer[6]     ; 1                 ; 6       ;
;      - sample_timer[5]     ; 1                 ; 6       ;
;      - sample_timer[3]     ; 1                 ; 6       ;
;      - sample_timer[4]     ; 1                 ; 6       ;
;      - sample_timer[2]     ; 1                 ; 6       ;
;      - sample_timer[0]     ; 1                 ; 6       ;
;      - sample_timer[1]     ; 1                 ; 6       ;
;      - uart_send_trigger   ; 1                 ; 6       ;
;      - samples[86][9]      ; 1                 ; 6       ;
;      - sample_index[2]     ; 1                 ; 6       ;
;      - samples[90][9]      ; 1                 ; 6       ;
;      - sample_index[3]     ; 1                 ; 6       ;
;      - samples[82][9]      ; 1                 ; 6       ;
;      - samples[94][9]      ; 1                 ; 6       ;
;      - sample_index[1]     ; 1                 ; 6       ;
;      - samples[89][9]      ; 1                 ; 6       ;
;      - samples[85][9]      ; 1                 ; 6       ;
;      - samples[81][9]      ; 1                 ; 6       ;
;      - samples[93][9]      ; 1                 ; 6       ;
;      - sample_index[0]     ; 1                 ; 6       ;
;      - samples[84][9]      ; 1                 ; 6       ;
;      - samples[88][9]      ; 1                 ; 6       ;
;      - samples[80][9]      ; 1                 ; 6       ;
;      - samples[92][9]      ; 1                 ; 6       ;
;      - samples[91][9]      ; 1                 ; 6       ;
;      - samples[87][9]      ; 1                 ; 6       ;
;      - samples[83][9]      ; 1                 ; 6       ;
;      - samples[95][9]      ; 1                 ; 6       ;
;      - sample_index[6]     ; 1                 ; 6       ;
;      - sample_index[5]     ; 1                 ; 6       ;
;      - sample_index[4]     ; 1                 ; 6       ;
;      - samples[21][9]      ; 1                 ; 6       ;
;      - samples[37][9]      ; 1                 ; 6       ;
;      - samples[5][9]       ; 1                 ; 6       ;
;      - samples[53][9]      ; 1                 ; 6       ;
;      - samples[41][9]      ; 1                 ; 6       ;
;      - samples[25][9]      ; 1                 ; 6       ;
;      - samples[9][9]       ; 1                 ; 6       ;
;      - samples[57][9]      ; 1                 ; 6       ;
;      - samples[33][9]      ; 1                 ; 6       ;
;      - samples[17][9]      ; 1                 ; 6       ;
;      - samples[1][9]       ; 1                 ; 6       ;
;      - samples[49][9]      ; 1                 ; 6       ;
;      - samples[29][9]      ; 1                 ; 6       ;
;      - samples[45][9]      ; 1                 ; 6       ;
;      - samples[13][9]      ; 1                 ; 6       ;
;      - samples[61][9]      ; 1                 ; 6       ;
;      - samples[42][9]      ; 1                 ; 6       ;
;      - samples[26][9]      ; 1                 ; 6       ;
;      - samples[10][9]      ; 1                 ; 6       ;
;      - samples[58][9]      ; 1                 ; 6       ;
;      - samples[22][9]      ; 1                 ; 6       ;
;      - samples[38][9]      ; 1                 ; 6       ;
;      - samples[6][9]       ; 1                 ; 6       ;
;      - samples[54][9]      ; 1                 ; 6       ;
;      - samples[34][9]      ; 1                 ; 6       ;
;      - samples[18][9]      ; 1                 ; 6       ;
;      - samples[2][9]       ; 1                 ; 6       ;
;      - samples[50][9]      ; 1                 ; 6       ;
;      - samples[30][9]      ; 1                 ; 6       ;
;      - samples[46][9]      ; 1                 ; 6       ;
;      - samples[14][9]      ; 1                 ; 6       ;
;      - samples[62][9]      ; 1                 ; 6       ;
;      - samples[40][9]      ; 1                 ; 6       ;
;      - samples[24][9]      ; 1                 ; 6       ;
;      - samples[8][9]       ; 1                 ; 6       ;
;      - samples[56][9]      ; 1                 ; 6       ;
;      - samples[20][9]      ; 1                 ; 6       ;
;      - samples[36][9]      ; 1                 ; 6       ;
;      - samples[4][9]       ; 1                 ; 6       ;
;      - samples[52][9]      ; 1                 ; 6       ;
;      - samples[32][9]      ; 1                 ; 6       ;
;      - samples[16][9]      ; 1                 ; 6       ;
;      - samples[0][9]       ; 1                 ; 6       ;
;      - samples[48][9]      ; 1                 ; 6       ;
;      - samples[28][9]      ; 1                 ; 6       ;
;      - samples[44][9]      ; 1                 ; 6       ;
;      - samples[12][9]      ; 1                 ; 6       ;
;      - samples[60][9]      ; 1                 ; 6       ;
;      - samples[23][9]      ; 1                 ; 6       ;
;      - samples[39][9]      ; 1                 ; 6       ;
;      - samples[7][9]       ; 1                 ; 6       ;
;      - samples[55][9]      ; 1                 ; 6       ;
;      - samples[43][9]      ; 1                 ; 6       ;
;      - samples[27][9]      ; 1                 ; 6       ;
;      - samples[11][9]      ; 1                 ; 6       ;
;      - samples[59][9]      ; 1                 ; 6       ;
;      - samples[35][9]      ; 1                 ; 6       ;
;      - samples[19][9]      ; 1                 ; 6       ;
;      - samples[3][9]       ; 1                 ; 6       ;
;      - samples[51][9]      ; 1                 ; 6       ;
;      - samples[31][9]      ; 1                 ; 6       ;
;      - samples[47][9]      ; 1                 ; 6       ;
;      - samples[15][9]      ; 1                 ; 6       ;
;      - samples[63][9]      ; 1                 ; 6       ;
;      - samples[74][9]      ; 1                 ; 6       ;
;      - samples[73][9]      ; 1                 ; 6       ;
;      - samples[72][9]      ; 1                 ; 6       ;
;      - samples[75][9]      ; 1                 ; 6       ;
;      - samples[69][9]      ; 1                 ; 6       ;
;      - samples[70][9]      ; 1                 ; 6       ;
;      - samples[68][9]      ; 1                 ; 6       ;
;      - samples[71][9]      ; 1                 ; 6       ;
;      - samples[66][9]      ; 1                 ; 6       ;
;      - samples[65][9]      ; 1                 ; 6       ;
;      - samples[64][9]      ; 1                 ; 6       ;
;      - samples[67][9]      ; 1                 ; 6       ;
;      - samples[77][9]      ; 1                 ; 6       ;
;      - samples[78][9]      ; 1                 ; 6       ;
;      - samples[76][9]      ; 1                 ; 6       ;
;      - samples[79][9]      ; 1                 ; 6       ;
;      - samples[98][9]      ; 1                 ; 6       ;
;      - samples[97][9]      ; 1                 ; 6       ;
;      - samples[96][9]      ; 1                 ; 6       ;
;      - samples[99][9]      ; 1                 ; 6       ;
;      - samples[21][8]      ; 1                 ; 6       ;
;      - samples[37][8]      ; 1                 ; 6       ;
;      - samples[5][8]       ; 1                 ; 6       ;
;      - samples[53][8]      ; 1                 ; 6       ;
;      - samples[38][8]      ; 1                 ; 6       ;
;      - samples[22][8]      ; 1                 ; 6       ;
;      - samples[6][8]       ; 1                 ; 6       ;
;      - samples[54][8]      ; 1                 ; 6       ;
;      - samples[36][8]      ; 1                 ; 6       ;
;      - samples[20][8]      ; 1                 ; 6       ;
;      - samples[4][8]       ; 1                 ; 6       ;
;      - samples[52][8]      ; 1                 ; 6       ;
;      - samples[23][8]      ; 1                 ; 6       ;
;      - samples[39][8]      ; 1                 ; 6       ;
;      - samples[7][8]       ; 1                 ; 6       ;
;      - samples[55][8]      ; 1                 ; 6       ;
;      - samples[42][8]      ; 1                 ; 6       ;
;      - samples[26][8]      ; 1                 ; 6       ;
;      - samples[10][8]      ; 1                 ; 6       ;
;      - samples[58][8]      ; 1                 ; 6       ;
;      - samples[25][8]      ; 1                 ; 6       ;
;      - samples[41][8]      ; 1                 ; 6       ;
;      - samples[9][8]       ; 1                 ; 6       ;
;      - samples[57][8]      ; 1                 ; 6       ;
;      - samples[40][8]      ; 1                 ; 6       ;
;      - samples[24][8]      ; 1                 ; 6       ;
;      - samples[8][8]       ; 1                 ; 6       ;
;      - samples[56][8]      ; 1                 ; 6       ;
;      - samples[27][8]      ; 1                 ; 6       ;
;      - samples[43][8]      ; 1                 ; 6       ;
;      - samples[11][8]      ; 1                 ; 6       ;
;      - samples[59][8]      ; 1                 ; 6       ;
;      - samples[34][8]      ; 1                 ; 6       ;
;      - samples[18][8]      ; 1                 ; 6       ;
;      - samples[2][8]       ; 1                 ; 6       ;
;      - samples[50][8]      ; 1                 ; 6       ;
;      - samples[17][8]      ; 1                 ; 6       ;
;      - samples[33][8]      ; 1                 ; 6       ;
;      - samples[1][8]       ; 1                 ; 6       ;
;      - samples[49][8]      ; 1                 ; 6       ;
;      - samples[32][8]      ; 1                 ; 6       ;
;      - samples[16][8]      ; 1                 ; 6       ;
;      - samples[0][8]       ; 1                 ; 6       ;
;      - samples[48][8]      ; 1                 ; 6       ;
;      - samples[19][8]      ; 1                 ; 6       ;
;      - samples[35][8]      ; 1                 ; 6       ;
;      - samples[3][8]       ; 1                 ; 6       ;
;      - samples[51][8]      ; 1                 ; 6       ;
;      - samples[29][8]      ; 1                 ; 6       ;
;      - samples[45][8]      ; 1                 ; 6       ;
;      - samples[13][8]      ; 1                 ; 6       ;
;      - samples[61][8]      ; 1                 ; 6       ;
;      - samples[46][8]      ; 1                 ; 6       ;
;      - samples[30][8]      ; 1                 ; 6       ;
;      - samples[14][8]      ; 1                 ; 6       ;
;      - samples[62][8]      ; 1                 ; 6       ;
;      - samples[44][8]      ; 1                 ; 6       ;
;      - samples[28][8]      ; 1                 ; 6       ;
;      - samples[12][8]      ; 1                 ; 6       ;
;      - samples[60][8]      ; 1                 ; 6       ;
;      - samples[31][8]      ; 1                 ; 6       ;
;      - samples[47][8]      ; 1                 ; 6       ;
;      - samples[15][8]      ; 1                 ; 6       ;
;      - samples[63][8]      ; 1                 ; 6       ;
;      - samples[85][8]      ; 1                 ; 6       ;
;      - samples[89][8]      ; 1                 ; 6       ;
;      - samples[81][8]      ; 1                 ; 6       ;
;      - samples[93][8]      ; 1                 ; 6       ;
;      - samples[90][8]      ; 1                 ; 6       ;
;      - samples[86][8]      ; 1                 ; 6       ;
;      - samples[82][8]      ; 1                 ; 6       ;
;      - samples[94][8]      ; 1                 ; 6       ;
;      - samples[88][8]      ; 1                 ; 6       ;
;      - samples[84][8]      ; 1                 ; 6       ;
;      - samples[80][8]      ; 1                 ; 6       ;
;      - samples[92][8]      ; 1                 ; 6       ;
;      - samples[87][8]      ; 1                 ; 6       ;
;      - samples[91][8]      ; 1                 ; 6       ;
;      - samples[83][8]      ; 1                 ; 6       ;
;      - samples[95][8]      ; 1                 ; 6       ;
;      - samples[70][8]      ; 1                 ; 6       ;
;      - samples[69][8]      ; 1                 ; 6       ;
;      - samples[68][8]      ; 1                 ; 6       ;
;      - samples[71][8]      ; 1                 ; 6       ;
;      - samples[73][8]      ; 1                 ; 6       ;
;      - samples[74][8]      ; 1                 ; 6       ;
;      - samples[72][8]      ; 1                 ; 6       ;
;      - samples[75][8]      ; 1                 ; 6       ;
;      - samples[65][8]      ; 1                 ; 6       ;
;      - samples[66][8]      ; 1                 ; 6       ;
;      - samples[64][8]      ; 1                 ; 6       ;
;      - samples[67][8]      ; 1                 ; 6       ;
;      - samples[78][8]      ; 1                 ; 6       ;
;      - samples[77][8]      ; 1                 ; 6       ;
;      - samples[76][8]      ; 1                 ; 6       ;
;      - samples[79][8]      ; 1                 ; 6       ;
;      - samples[97][8]      ; 1                 ; 6       ;
;      - samples[98][8]      ; 1                 ; 6       ;
;      - samples[96][8]      ; 1                 ; 6       ;
;      - samples[99][8]      ; 1                 ; 6       ;
;      - samples[86][7]      ; 1                 ; 6       ;
;      - samples[90][7]      ; 1                 ; 6       ;
;      - samples[82][7]      ; 1                 ; 6       ;
;      - samples[94][7]      ; 1                 ; 6       ;
;      - samples[89][7]      ; 1                 ; 6       ;
;      - samples[85][7]      ; 1                 ; 6       ;
;      - samples[81][7]      ; 1                 ; 6       ;
;      - samples[93][7]      ; 1                 ; 6       ;
;      - samples[84][7]      ; 1                 ; 6       ;
;      - samples[88][7]      ; 1                 ; 6       ;
;      - samples[80][7]      ; 1                 ; 6       ;
;      - samples[92][7]      ; 1                 ; 6       ;
;      - samples[91][7]      ; 1                 ; 6       ;
;      - samples[87][7]      ; 1                 ; 6       ;
;      - samples[83][7]      ; 1                 ; 6       ;
;      - samples[95][7]      ; 1                 ; 6       ;
;      - samples[42][7]      ; 1                 ; 6       ;
;      - samples[26][7]      ; 1                 ; 6       ;
;      - samples[10][7]      ; 1                 ; 6       ;
;      - samples[58][7]      ; 1                 ; 6       ;
;      - samples[22][7]      ; 1                 ; 6       ;
;      - samples[38][7]      ; 1                 ; 6       ;
;      - samples[6][7]       ; 1                 ; 6       ;
;      - samples[54][7]      ; 1                 ; 6       ;
;      - samples[34][7]      ; 1                 ; 6       ;
;      - samples[18][7]      ; 1                 ; 6       ;
;      - samples[2][7]       ; 1                 ; 6       ;
;      - samples[50][7]      ; 1                 ; 6       ;
;      - samples[30][7]      ; 1                 ; 6       ;
;      - samples[46][7]      ; 1                 ; 6       ;
;      - samples[14][7]      ; 1                 ; 6       ;
;      - samples[62][7]      ; 1                 ; 6       ;
;      - samples[21][7]      ; 1                 ; 6       ;
;      - samples[37][7]      ; 1                 ; 6       ;
;      - samples[5][7]       ; 1                 ; 6       ;
;      - samples[53][7]      ; 1                 ; 6       ;
;      - samples[41][7]      ; 1                 ; 6       ;
;      - samples[25][7]      ; 1                 ; 6       ;
;      - samples[9][7]       ; 1                 ; 6       ;
;      - samples[57][7]      ; 1                 ; 6       ;
;      - samples[33][7]      ; 1                 ; 6       ;
;      - samples[17][7]      ; 1                 ; 6       ;
;      - samples[1][7]       ; 1                 ; 6       ;
;      - samples[49][7]      ; 1                 ; 6       ;
;      - samples[29][7]      ; 1                 ; 6       ;
;      - samples[45][7]      ; 1                 ; 6       ;
;      - samples[13][7]      ; 1                 ; 6       ;
;      - samples[61][7]      ; 1                 ; 6       ;
;      - samples[40][7]      ; 1                 ; 6       ;
;      - samples[24][7]      ; 1                 ; 6       ;
;      - samples[8][7]       ; 1                 ; 6       ;
;      - samples[56][7]      ; 1                 ; 6       ;
;      - samples[20][7]      ; 1                 ; 6       ;
;      - samples[36][7]      ; 1                 ; 6       ;
;      - samples[4][7]       ; 1                 ; 6       ;
;      - samples[52][7]      ; 1                 ; 6       ;
;      - samples[32][7]      ; 1                 ; 6       ;
;      - samples[16][7]      ; 1                 ; 6       ;
;      - samples[0][7]       ; 1                 ; 6       ;
;      - samples[48][7]      ; 1                 ; 6       ;
;      - samples[28][7]      ; 1                 ; 6       ;
;      - samples[44][7]      ; 1                 ; 6       ;
;      - samples[12][7]      ; 1                 ; 6       ;
;      - samples[60][7]      ; 1                 ; 6       ;
;      - samples[23][7]      ; 1                 ; 6       ;
;      - samples[39][7]      ; 1                 ; 6       ;
;      - samples[7][7]       ; 1                 ; 6       ;
;      - samples[55][7]      ; 1                 ; 6       ;
;      - samples[43][7]      ; 1                 ; 6       ;
;      - samples[27][7]      ; 1                 ; 6       ;
;      - samples[11][7]      ; 1                 ; 6       ;
;      - samples[59][7]      ; 1                 ; 6       ;
;      - samples[35][7]      ; 1                 ; 6       ;
;      - samples[19][7]      ; 1                 ; 6       ;
;      - samples[3][7]       ; 1                 ; 6       ;
;      - samples[51][7]      ; 1                 ; 6       ;
;      - samples[31][7]      ; 1                 ; 6       ;
;      - samples[47][7]      ; 1                 ; 6       ;
;      - samples[15][7]      ; 1                 ; 6       ;
;      - samples[63][7]      ; 1                 ; 6       ;
;      - samples[74][7]      ; 1                 ; 6       ;
;      - samples[73][7]      ; 1                 ; 6       ;
;      - samples[72][7]      ; 1                 ; 6       ;
;      - samples[75][7]      ; 1                 ; 6       ;
;      - samples[69][7]      ; 1                 ; 6       ;
;      - samples[70][7]      ; 1                 ; 6       ;
;      - samples[68][7]      ; 1                 ; 6       ;
;      - samples[71][7]      ; 1                 ; 6       ;
;      - samples[66][7]      ; 1                 ; 6       ;
;      - samples[65][7]      ; 1                 ; 6       ;
;      - samples[64][7]      ; 1                 ; 6       ;
;      - samples[67][7]      ; 1                 ; 6       ;
;      - samples[77][7]      ; 1                 ; 6       ;
;      - samples[78][7]      ; 1                 ; 6       ;
;      - samples[76][7]      ; 1                 ; 6       ;
;      - samples[79][7]      ; 1                 ; 6       ;
;      - samples[98][7]      ; 1                 ; 6       ;
;      - samples[97][7]      ; 1                 ; 6       ;
;      - samples[96][7]      ; 1                 ; 6       ;
;      - samples[99][7]      ; 1                 ; 6       ;
;      - samples[26][6]      ; 1                 ; 6       ;
;      - samples[25][6]      ; 1                 ; 6       ;
;      - samples[24][6]      ; 1                 ; 6       ;
;      - samples[27][6]      ; 1                 ; 6       ;
;      - samples[41][6]      ; 1                 ; 6       ;
;      - samples[42][6]      ; 1                 ; 6       ;
;      - samples[40][6]      ; 1                 ; 6       ;
;      - samples[43][6]      ; 1                 ; 6       ;
;      - samples[9][6]       ; 1                 ; 6       ;
;      - samples[10][6]      ; 1                 ; 6       ;
;      - samples[8][6]       ; 1                 ; 6       ;
;      - samples[11][6]      ; 1                 ; 6       ;
;      - samples[58][6]      ; 1                 ; 6       ;
;      - samples[57][6]      ; 1                 ; 6       ;
;      - samples[56][6]      ; 1                 ; 6       ;
;      - samples[59][6]      ; 1                 ; 6       ;
;      - samples[22][6]      ; 1                 ; 6       ;
;      - samples[38][6]      ; 1                 ; 6       ;
;      - samples[6][6]       ; 1                 ; 6       ;
;      - samples[54][6]      ; 1                 ; 6       ;
;      - samples[37][6]      ; 1                 ; 6       ;
;      - samples[21][6]      ; 1                 ; 6       ;
;      - samples[5][6]       ; 1                 ; 6       ;
;      - samples[53][6]      ; 1                 ; 6       ;
;      - samples[20][6]      ; 1                 ; 6       ;
;      - samples[36][6]      ; 1                 ; 6       ;
;      - samples[4][6]       ; 1                 ; 6       ;
;      - samples[52][6]      ; 1                 ; 6       ;
;      - samples[39][6]      ; 1                 ; 6       ;
;      - samples[23][6]      ; 1                 ; 6       ;
;      - samples[7][6]       ; 1                 ; 6       ;
;      - samples[55][6]      ; 1                 ; 6       ;
;      - samples[34][6]      ; 1                 ; 6       ;
;      - samples[33][6]      ; 1                 ; 6       ;
;      - samples[32][6]      ; 1                 ; 6       ;
;      - samples[35][6]      ; 1                 ; 6       ;
;      - samples[17][6]      ; 1                 ; 6       ;
;      - samples[18][6]      ; 1                 ; 6       ;
;      - samples[16][6]      ; 1                 ; 6       ;
;      - samples[19][6]      ; 1                 ; 6       ;
;      - samples[2][6]       ; 1                 ; 6       ;
;      - samples[1][6]       ; 1                 ; 6       ;
;      - samples[0][6]       ; 1                 ; 6       ;
;      - samples[3][6]       ; 1                 ; 6       ;
;      - samples[49][6]      ; 1                 ; 6       ;
;      - samples[50][6]      ; 1                 ; 6       ;
;      - samples[48][6]      ; 1                 ; 6       ;
;      - samples[51][6]      ; 1                 ; 6       ;
;      - samples[29][6]      ; 1                 ; 6       ;
;      - samples[45][6]      ; 1                 ; 6       ;
;      - samples[13][6]      ; 1                 ; 6       ;
;      - samples[61][6]      ; 1                 ; 6       ;
;      - samples[46][6]      ; 1                 ; 6       ;
;      - samples[30][6]      ; 1                 ; 6       ;
;      - samples[14][6]      ; 1                 ; 6       ;
;      - samples[62][6]      ; 1                 ; 6       ;
;      - samples[44][6]      ; 1                 ; 6       ;
;      - samples[28][6]      ; 1                 ; 6       ;
;      - samples[12][6]      ; 1                 ; 6       ;
;      - samples[60][6]      ; 1                 ; 6       ;
;      - samples[31][6]      ; 1                 ; 6       ;
;      - samples[47][6]      ; 1                 ; 6       ;
;      - samples[15][6]      ; 1                 ; 6       ;
;      - samples[63][6]      ; 1                 ; 6       ;
;      - samples[85][6]      ; 1                 ; 6       ;
;      - samples[89][6]      ; 1                 ; 6       ;
;      - samples[81][6]      ; 1                 ; 6       ;
;      - samples[93][6]      ; 1                 ; 6       ;
;      - samples[90][6]      ; 1                 ; 6       ;
;      - samples[86][6]      ; 1                 ; 6       ;
;      - samples[82][6]      ; 1                 ; 6       ;
;      - samples[94][6]      ; 1                 ; 6       ;
;      - samples[88][6]      ; 1                 ; 6       ;
;      - samples[84][6]      ; 1                 ; 6       ;
;      - samples[80][6]      ; 1                 ; 6       ;
;      - samples[92][6]      ; 1                 ; 6       ;
;      - samples[87][6]      ; 1                 ; 6       ;
;      - samples[91][6]      ; 1                 ; 6       ;
;      - samples[83][6]      ; 1                 ; 6       ;
;      - samples[95][6]      ; 1                 ; 6       ;
;      - samples[70][6]      ; 1                 ; 6       ;
;      - samples[69][6]      ; 1                 ; 6       ;
;      - samples[68][6]      ; 1                 ; 6       ;
;      - samples[71][6]      ; 1                 ; 6       ;
;      - samples[73][6]      ; 1                 ; 6       ;
;      - samples[74][6]      ; 1                 ; 6       ;
;      - samples[72][6]      ; 1                 ; 6       ;
;      - samples[75][6]      ; 1                 ; 6       ;
;      - samples[65][6]      ; 1                 ; 6       ;
;      - samples[66][6]      ; 1                 ; 6       ;
;      - samples[64][6]      ; 1                 ; 6       ;
;      - samples[67][6]      ; 1                 ; 6       ;
;      - samples[78][6]      ; 1                 ; 6       ;
;      - samples[77][6]      ; 1                 ; 6       ;
;      - samples[76][6]      ; 1                 ; 6       ;
;      - samples[79][6]      ; 1                 ; 6       ;
;      - samples[97][6]      ; 1                 ; 6       ;
;      - samples[98][6]      ; 1                 ; 6       ;
;      - samples[96][6]      ; 1                 ; 6       ;
;      - samples[99][6]      ; 1                 ; 6       ;
;      - samples[86][5]      ; 1                 ; 6       ;
;      - samples[90][5]      ; 1                 ; 6       ;
;      - samples[82][5]      ; 1                 ; 6       ;
;      - samples[94][5]      ; 1                 ; 6       ;
;      - samples[89][5]      ; 1                 ; 6       ;
;      - samples[85][5]      ; 1                 ; 6       ;
;      - samples[81][5]      ; 1                 ; 6       ;
;      - samples[93][5]      ; 1                 ; 6       ;
;      - samples[84][5]      ; 1                 ; 6       ;
;      - samples[88][5]      ; 1                 ; 6       ;
;      - samples[80][5]      ; 1                 ; 6       ;
;      - samples[92][5]      ; 1                 ; 6       ;
;      - samples[91][5]      ; 1                 ; 6       ;
;      - samples[87][5]      ; 1                 ; 6       ;
;      - samples[83][5]      ; 1                 ; 6       ;
;      - samples[95][5]      ; 1                 ; 6       ;
;      - samples[21][5]      ; 1                 ; 6       ;
;      - samples[25][5]      ; 1                 ; 6       ;
;      - samples[17][5]      ; 1                 ; 6       ;
;      - samples[29][5]      ; 1                 ; 6       ;
;      - samples[41][5]      ; 1                 ; 6       ;
;      - samples[37][5]      ; 1                 ; 6       ;
;      - samples[33][5]      ; 1                 ; 6       ;
;      - samples[45][5]      ; 1                 ; 6       ;
;      - samples[9][5]       ; 1                 ; 6       ;
;      - samples[5][5]       ; 1                 ; 6       ;
;      - samples[1][5]       ; 1                 ; 6       ;
;      - samples[13][5]      ; 1                 ; 6       ;
;      - samples[53][5]      ; 1                 ; 6       ;
;      - samples[57][5]      ; 1                 ; 6       ;
;      - samples[49][5]      ; 1                 ; 6       ;
;      - samples[61][5]      ; 1                 ; 6       ;
;      - samples[42][5]      ; 1                 ; 6       ;
;      - samples[38][5]      ; 1                 ; 6       ;
;      - samples[34][5]      ; 1                 ; 6       ;
;      - samples[46][5]      ; 1                 ; 6       ;
;      - samples[22][5]      ; 1                 ; 6       ;
;      - samples[26][5]      ; 1                 ; 6       ;
;      - samples[18][5]      ; 1                 ; 6       ;
;      - samples[30][5]      ; 1                 ; 6       ;
;      - samples[10][5]      ; 1                 ; 6       ;
;      - samples[6][5]       ; 1                 ; 6       ;
;      - samples[2][5]       ; 1                 ; 6       ;
;      - samples[14][5]      ; 1                 ; 6       ;
;      - samples[54][5]      ; 1                 ; 6       ;
;      - samples[58][5]      ; 1                 ; 6       ;
;      - samples[50][5]      ; 1                 ; 6       ;
;      - samples[62][5]      ; 1                 ; 6       ;
;      - samples[40][5]      ; 1                 ; 6       ;
;      - samples[36][5]      ; 1                 ; 6       ;
;      - samples[32][5]      ; 1                 ; 6       ;
;      - samples[44][5]      ; 1                 ; 6       ;
;      - samples[20][5]      ; 1                 ; 6       ;
;      - samples[24][5]      ; 1                 ; 6       ;
;      - samples[16][5]      ; 1                 ; 6       ;
;      - samples[28][5]      ; 1                 ; 6       ;
;      - samples[8][5]       ; 1                 ; 6       ;
;      - samples[4][5]       ; 1                 ; 6       ;
;      - samples[0][5]       ; 1                 ; 6       ;
;      - samples[12][5]      ; 1                 ; 6       ;
;      - samples[52][5]      ; 1                 ; 6       ;
;      - samples[56][5]      ; 1                 ; 6       ;
;      - samples[48][5]      ; 1                 ; 6       ;
;      - samples[60][5]      ; 1                 ; 6       ;
;      - samples[27][5]      ; 1                 ; 6       ;
;      - samples[43][5]      ; 1                 ; 6       ;
;      - samples[11][5]      ; 1                 ; 6       ;
;      - samples[59][5]      ; 1                 ; 6       ;
;      - samples[39][5]      ; 1                 ; 6       ;
;      - samples[23][5]      ; 1                 ; 6       ;
;      - samples[7][5]       ; 1                 ; 6       ;
;      - samples[55][5]      ; 1                 ; 6       ;
;      - samples[19][5]      ; 1                 ; 6       ;
;      - samples[35][5]      ; 1                 ; 6       ;
;      - samples[3][5]       ; 1                 ; 6       ;
;      - samples[51][5]      ; 1                 ; 6       ;
;      - samples[47][5]      ; 1                 ; 6       ;
;      - samples[31][5]      ; 1                 ; 6       ;
;      - samples[15][5]      ; 1                 ; 6       ;
;      - samples[63][5]      ; 1                 ; 6       ;
;      - samples[74][5]      ; 1                 ; 6       ;
;      - samples[73][5]      ; 1                 ; 6       ;
;      - samples[72][5]      ; 1                 ; 6       ;
;      - samples[75][5]      ; 1                 ; 6       ;
;      - samples[69][5]      ; 1                 ; 6       ;
;      - samples[70][5]      ; 1                 ; 6       ;
;      - samples[68][5]      ; 1                 ; 6       ;
;      - samples[71][5]      ; 1                 ; 6       ;
;      - samples[66][5]      ; 1                 ; 6       ;
;      - samples[65][5]      ; 1                 ; 6       ;
;      - samples[64][5]      ; 1                 ; 6       ;
;      - samples[67][5]      ; 1                 ; 6       ;
;      - samples[77][5]      ; 1                 ; 6       ;
;      - samples[78][5]      ; 1                 ; 6       ;
;      - samples[76][5]      ; 1                 ; 6       ;
;      - samples[79][5]      ; 1                 ; 6       ;
;      - samples[98][5]      ; 1                 ; 6       ;
;      - samples[97][5]      ; 1                 ; 6       ;
;      - samples[96][5]      ; 1                 ; 6       ;
;      - samples[99][5]      ; 1                 ; 6       ;
;      - samples[38][4]      ; 1                 ; 6       ;
;      - samples[37][4]      ; 1                 ; 6       ;
;      - samples[36][4]      ; 1                 ; 6       ;
;      - samples[39][4]      ; 1                 ; 6       ;
;      - samples[21][4]      ; 1                 ; 6       ;
;      - samples[22][4]      ; 1                 ; 6       ;
;      - samples[20][4]      ; 1                 ; 6       ;
;      - samples[23][4]      ; 1                 ; 6       ;
;      - samples[6][4]       ; 1                 ; 6       ;
;      - samples[5][4]       ; 1                 ; 6       ;
;      - samples[4][4]       ; 1                 ; 6       ;
;      - samples[7][4]       ; 1                 ; 6       ;
;      - samples[53][4]      ; 1                 ; 6       ;
;      - samples[54][4]      ; 1                 ; 6       ;
;      - samples[52][4]      ; 1                 ; 6       ;
;      - samples[55][4]      ; 1                 ; 6       ;
;      - samples[25][4]      ; 1                 ; 6       ;
;      - samples[26][4]      ; 1                 ; 6       ;
;      - samples[24][4]      ; 1                 ; 6       ;
;      - samples[27][4]      ; 1                 ; 6       ;
;      - samples[42][4]      ; 1                 ; 6       ;
;      - samples[41][4]      ; 1                 ; 6       ;
;      - samples[40][4]      ; 1                 ; 6       ;
;      - samples[43][4]      ; 1                 ; 6       ;
;      - samples[10][4]      ; 1                 ; 6       ;
;      - samples[9][4]       ; 1                 ; 6       ;
;      - samples[8][4]       ; 1                 ; 6       ;
;      - samples[11][4]      ; 1                 ; 6       ;
;      - samples[57][4]      ; 1                 ; 6       ;
;      - samples[58][4]      ; 1                 ; 6       ;
;      - samples[56][4]      ; 1                 ; 6       ;
;      - samples[59][4]      ; 1                 ; 6       ;
;      - samples[17][4]      ; 1                 ; 6       ;
;      - samples[18][4]      ; 1                 ; 6       ;
;      - samples[16][4]      ; 1                 ; 6       ;
;      - samples[19][4]      ; 1                 ; 6       ;
;      - samples[34][4]      ; 1                 ; 6       ;
;      - samples[33][4]      ; 1                 ; 6       ;
;      - samples[32][4]      ; 1                 ; 6       ;
;      - samples[35][4]      ; 1                 ; 6       ;
;      - samples[2][4]       ; 1                 ; 6       ;
;      - samples[1][4]       ; 1                 ; 6       ;
;      - samples[0][4]       ; 1                 ; 6       ;
;      - samples[3][4]       ; 1                 ; 6       ;
;      - samples[49][4]      ; 1                 ; 6       ;
;      - samples[50][4]      ; 1                 ; 6       ;
;      - samples[48][4]      ; 1                 ; 6       ;
;      - samples[51][4]      ; 1                 ; 6       ;
;      - samples[46][4]      ; 1                 ; 6       ;
;      - samples[30][4]      ; 1                 ; 6       ;
;      - samples[14][4]      ; 1                 ; 6       ;
;      - samples[62][4]      ; 1                 ; 6       ;
;      - samples[29][4]      ; 1                 ; 6       ;
;      - samples[45][4]      ; 1                 ; 6       ;
;      - samples[13][4]      ; 1                 ; 6       ;
;      - samples[61][4]      ; 1                 ; 6       ;
;      - samples[44][4]      ; 1                 ; 6       ;
;      - samples[28][4]      ; 1                 ; 6       ;
;      - samples[12][4]      ; 1                 ; 6       ;
;      - samples[60][4]      ; 1                 ; 6       ;
;      - samples[31][4]      ; 1                 ; 6       ;
;      - samples[47][4]      ; 1                 ; 6       ;
;      - samples[15][4]      ; 1                 ; 6       ;
;      - samples[63][4]      ; 1                 ; 6       ;
;      - samples[85][4]      ; 1                 ; 6       ;
;      - samples[89][4]      ; 1                 ; 6       ;
;      - samples[81][4]      ; 1                 ; 6       ;
;      - samples[93][4]      ; 1                 ; 6       ;
;      - samples[90][4]      ; 1                 ; 6       ;
;      - samples[86][4]      ; 1                 ; 6       ;
;      - samples[82][4]      ; 1                 ; 6       ;
;      - samples[94][4]      ; 1                 ; 6       ;
;      - samples[88][4]      ; 1                 ; 6       ;
;      - samples[84][4]      ; 1                 ; 6       ;
;      - samples[80][4]      ; 1                 ; 6       ;
;      - samples[92][4]      ; 1                 ; 6       ;
;      - samples[87][4]      ; 1                 ; 6       ;
;      - samples[91][4]      ; 1                 ; 6       ;
;      - samples[83][4]      ; 1                 ; 6       ;
;      - samples[95][4]      ; 1                 ; 6       ;
;      - samples[70][4]      ; 1                 ; 6       ;
;      - samples[69][4]      ; 1                 ; 6       ;
;      - samples[68][4]      ; 1                 ; 6       ;
;      - samples[71][4]      ; 1                 ; 6       ;
;      - samples[73][4]      ; 1                 ; 6       ;
;      - samples[74][4]      ; 1                 ; 6       ;
;      - samples[72][4]      ; 1                 ; 6       ;
;      - samples[75][4]      ; 1                 ; 6       ;
;      - samples[65][4]      ; 1                 ; 6       ;
;      - samples[66][4]      ; 1                 ; 6       ;
;      - samples[64][4]      ; 1                 ; 6       ;
;      - samples[67][4]      ; 1                 ; 6       ;
;      - samples[78][4]      ; 1                 ; 6       ;
;      - samples[77][4]      ; 1                 ; 6       ;
;      - samples[76][4]      ; 1                 ; 6       ;
;      - samples[79][4]      ; 1                 ; 6       ;
;      - samples[97][4]      ; 1                 ; 6       ;
;      - samples[98][4]      ; 1                 ; 6       ;
;      - samples[96][4]      ; 1                 ; 6       ;
;      - samples[99][4]      ; 1                 ; 6       ;
;      - samples[86][3]      ; 1                 ; 6       ;
;      - samples[90][3]      ; 1                 ; 6       ;
;      - samples[82][3]      ; 1                 ; 6       ;
;      - samples[94][3]      ; 1                 ; 6       ;
;      - samples[89][3]      ; 1                 ; 6       ;
;      - samples[85][3]      ; 1                 ; 6       ;
;      - samples[81][3]      ; 1                 ; 6       ;
;      - samples[93][3]      ; 1                 ; 6       ;
;      - samples[84][3]      ; 1                 ; 6       ;
;      - samples[88][3]      ; 1                 ; 6       ;
;      - samples[80][3]      ; 1                 ; 6       ;
;      - samples[92][3]      ; 1                 ; 6       ;
;      - samples[91][3]      ; 1                 ; 6       ;
;      - samples[87][3]      ; 1                 ; 6       ;
;      - samples[83][3]      ; 1                 ; 6       ;
;      - samples[95][3]      ; 1                 ; 6       ;
;      - samples[38][3]      ; 1                 ; 6       ;
;      - samples[42][3]      ; 1                 ; 6       ;
;      - samples[34][3]      ; 1                 ; 6       ;
;      - samples[46][3]      ; 1                 ; 6       ;
;      - samples[26][3]      ; 1                 ; 6       ;
;      - samples[22][3]      ; 1                 ; 6       ;
;      - samples[18][3]      ; 1                 ; 6       ;
;      - samples[30][3]      ; 1                 ; 6       ;
;      - samples[6][3]       ; 1                 ; 6       ;
;      - samples[10][3]      ; 1                 ; 6       ;
;      - samples[2][3]       ; 1                 ; 6       ;
;      - samples[14][3]      ; 1                 ; 6       ;
;      - samples[58][3]      ; 1                 ; 6       ;
;      - samples[54][3]      ; 1                 ; 6       ;
;      - samples[50][3]      ; 1                 ; 6       ;
;      - samples[62][3]      ; 1                 ; 6       ;
;      - samples[25][3]      ; 1                 ; 6       ;
;      - samples[21][3]      ; 1                 ; 6       ;
;      - samples[17][3]      ; 1                 ; 6       ;
;      - samples[29][3]      ; 1                 ; 6       ;
;      - samples[37][3]      ; 1                 ; 6       ;
;      - samples[41][3]      ; 1                 ; 6       ;
;      - samples[33][3]      ; 1                 ; 6       ;
;      - samples[45][3]      ; 1                 ; 6       ;
;      - samples[5][3]       ; 1                 ; 6       ;
;      - samples[9][3]       ; 1                 ; 6       ;
;      - samples[1][3]       ; 1                 ; 6       ;
;      - samples[13][3]      ; 1                 ; 6       ;
;      - samples[57][3]      ; 1                 ; 6       ;
;      - samples[53][3]      ; 1                 ; 6       ;
;      - samples[49][3]      ; 1                 ; 6       ;
;      - samples[61][3]      ; 1                 ; 6       ;
;      - samples[36][3]      ; 1                 ; 6       ;
;      - samples[40][3]      ; 1                 ; 6       ;
;      - samples[32][3]      ; 1                 ; 6       ;
;      - samples[44][3]      ; 1                 ; 6       ;
;      - samples[24][3]      ; 1                 ; 6       ;
;      - samples[20][3]      ; 1                 ; 6       ;
;      - samples[16][3]      ; 1                 ; 6       ;
;      - samples[28][3]      ; 1                 ; 6       ;
;      - samples[4][3]       ; 1                 ; 6       ;
;      - samples[8][3]       ; 1                 ; 6       ;
;      - samples[0][3]       ; 1                 ; 6       ;
;      - samples[12][3]      ; 1                 ; 6       ;
;      - samples[56][3]      ; 1                 ; 6       ;
;      - samples[52][3]      ; 1                 ; 6       ;
;      - samples[48][3]      ; 1                 ; 6       ;
;      - samples[60][3]      ; 1                 ; 6       ;
;      - samples[39][3]      ; 1                 ; 6       ;
;      - samples[23][3]      ; 1                 ; 6       ;
;      - samples[7][3]       ; 1                 ; 6       ;
;      - samples[55][3]      ; 1                 ; 6       ;
;      - samples[27][3]      ; 1                 ; 6       ;
;      - samples[43][3]      ; 1                 ; 6       ;
;      - samples[11][3]      ; 1                 ; 6       ;
;      - samples[59][3]      ; 1                 ; 6       ;
;      - samples[19][3]      ; 1                 ; 6       ;
;      - samples[35][3]      ; 1                 ; 6       ;
;      - samples[3][3]       ; 1                 ; 6       ;
;      - samples[51][3]      ; 1                 ; 6       ;
;      - samples[47][3]      ; 1                 ; 6       ;
;      - samples[31][3]      ; 1                 ; 6       ;
;      - samples[15][3]      ; 1                 ; 6       ;
;      - samples[63][3]      ; 1                 ; 6       ;
;      - samples[74][3]      ; 1                 ; 6       ;
;      - samples[73][3]      ; 1                 ; 6       ;
;      - samples[72][3]      ; 1                 ; 6       ;
;      - samples[75][3]      ; 1                 ; 6       ;
;      - samples[69][3]      ; 1                 ; 6       ;
;      - samples[70][3]      ; 1                 ; 6       ;
;      - samples[68][3]      ; 1                 ; 6       ;
;      - samples[71][3]      ; 1                 ; 6       ;
;      - samples[66][3]      ; 1                 ; 6       ;
;      - samples[65][3]      ; 1                 ; 6       ;
;      - samples[64][3]      ; 1                 ; 6       ;
;      - samples[67][3]      ; 1                 ; 6       ;
;      - samples[77][3]      ; 1                 ; 6       ;
;      - samples[78][3]      ; 1                 ; 6       ;
;      - samples[76][3]      ; 1                 ; 6       ;
;      - samples[79][3]      ; 1                 ; 6       ;
;      - samples[98][3]      ; 1                 ; 6       ;
;      - samples[97][3]      ; 1                 ; 6       ;
;      - samples[96][3]      ; 1                 ; 6       ;
;      - samples[99][3]      ; 1                 ; 6       ;
;      - samples[26][2]      ; 1                 ; 6       ;
;      - samples[25][2]      ; 1                 ; 6       ;
;      - samples[24][2]      ; 1                 ; 6       ;
;      - samples[27][2]      ; 1                 ; 6       ;
;      - samples[41][2]      ; 1                 ; 6       ;
;      - samples[42][2]      ; 1                 ; 6       ;
;      - samples[40][2]      ; 1                 ; 6       ;
;      - samples[43][2]      ; 1                 ; 6       ;
;      - samples[9][2]       ; 1                 ; 6       ;
;      - samples[10][2]      ; 1                 ; 6       ;
;      - samples[8][2]       ; 1                 ; 6       ;
;      - samples[11][2]      ; 1                 ; 6       ;
;      - samples[58][2]      ; 1                 ; 6       ;
;      - samples[57][2]      ; 1                 ; 6       ;
;      - samples[56][2]      ; 1                 ; 6       ;
;      - samples[59][2]      ; 1                 ; 6       ;
;      - samples[37][2]      ; 1                 ; 6       ;
;      - samples[38][2]      ; 1                 ; 6       ;
;      - samples[36][2]      ; 1                 ; 6       ;
;      - samples[39][2]      ; 1                 ; 6       ;
;      - samples[22][2]      ; 1                 ; 6       ;
;      - samples[21][2]      ; 1                 ; 6       ;
;      - samples[20][2]      ; 1                 ; 6       ;
;      - samples[23][2]      ; 1                 ; 6       ;
;      - samples[5][2]       ; 1                 ; 6       ;
;      - samples[6][2]       ; 1                 ; 6       ;
;      - samples[4][2]       ; 1                 ; 6       ;
;      - samples[7][2]       ; 1                 ; 6       ;
;      - samples[54][2]      ; 1                 ; 6       ;
;      - samples[53][2]      ; 1                 ; 6       ;
;      - samples[52][2]      ; 1                 ; 6       ;
;      - samples[55][2]      ; 1                 ; 6       ;
;      - samples[18][2]      ; 1                 ; 6       ;
;      - samples[17][2]      ; 1                 ; 6       ;
;      - samples[16][2]      ; 1                 ; 6       ;
;      - samples[19][2]      ; 1                 ; 6       ;
;      - samples[33][2]      ; 1                 ; 6       ;
;      - samples[34][2]      ; 1                 ; 6       ;
;      - samples[32][2]      ; 1                 ; 6       ;
;      - samples[35][2]      ; 1                 ; 6       ;
;      - samples[1][2]       ; 1                 ; 6       ;
;      - samples[2][2]       ; 1                 ; 6       ;
;      - samples[0][2]       ; 1                 ; 6       ;
;      - samples[3][2]       ; 1                 ; 6       ;
;      - samples[50][2]      ; 1                 ; 6       ;
;      - samples[49][2]      ; 1                 ; 6       ;
;      - samples[48][2]      ; 1                 ; 6       ;
;      - samples[51][2]      ; 1                 ; 6       ;
;      - samples[29][2]      ; 1                 ; 6       ;
;      - samples[45][2]      ; 1                 ; 6       ;
;      - samples[13][2]      ; 1                 ; 6       ;
;      - samples[61][2]      ; 1                 ; 6       ;
;      - samples[46][2]      ; 1                 ; 6       ;
;      - samples[30][2]      ; 1                 ; 6       ;
;      - samples[14][2]      ; 1                 ; 6       ;
;      - samples[62][2]      ; 1                 ; 6       ;
;      - samples[44][2]      ; 1                 ; 6       ;
;      - samples[28][2]      ; 1                 ; 6       ;
;      - samples[12][2]      ; 1                 ; 6       ;
;      - samples[60][2]      ; 1                 ; 6       ;
;      - samples[31][2]      ; 1                 ; 6       ;
;      - samples[47][2]      ; 1                 ; 6       ;
;      - samples[15][2]      ; 1                 ; 6       ;
;      - samples[63][2]      ; 1                 ; 6       ;
;      - samples[85][2]      ; 1                 ; 6       ;
;      - samples[89][2]      ; 1                 ; 6       ;
;      - samples[81][2]      ; 1                 ; 6       ;
;      - samples[93][2]      ; 1                 ; 6       ;
;      - samples[90][2]      ; 1                 ; 6       ;
;      - samples[86][2]      ; 1                 ; 6       ;
;      - samples[82][2]      ; 1                 ; 6       ;
;      - samples[94][2]      ; 1                 ; 6       ;
;      - samples[88][2]      ; 1                 ; 6       ;
;      - samples[84][2]      ; 1                 ; 6       ;
;      - samples[80][2]      ; 1                 ; 6       ;
;      - samples[92][2]      ; 1                 ; 6       ;
;      - samples[87][2]      ; 1                 ; 6       ;
;      - samples[91][2]      ; 1                 ; 6       ;
;      - samples[83][2]      ; 1                 ; 6       ;
;      - samples[95][2]      ; 1                 ; 6       ;
;      - samples[70][2]      ; 1                 ; 6       ;
;      - samples[69][2]      ; 1                 ; 6       ;
;      - samples[68][2]      ; 1                 ; 6       ;
;      - samples[71][2]      ; 1                 ; 6       ;
;      - samples[73][2]      ; 1                 ; 6       ;
;      - samples[74][2]      ; 1                 ; 6       ;
;      - samples[72][2]      ; 1                 ; 6       ;
;      - samples[75][2]      ; 1                 ; 6       ;
;      - samples[65][2]      ; 1                 ; 6       ;
;      - samples[66][2]      ; 1                 ; 6       ;
;      - samples[64][2]      ; 1                 ; 6       ;
;      - samples[67][2]      ; 1                 ; 6       ;
;      - samples[78][2]      ; 1                 ; 6       ;
;      - samples[77][2]      ; 1                 ; 6       ;
;      - samples[76][2]      ; 1                 ; 6       ;
;      - samples[79][2]      ; 1                 ; 6       ;
;      - samples[97][2]      ; 1                 ; 6       ;
;      - samples[98][2]      ; 1                 ; 6       ;
;      - samples[96][2]      ; 1                 ; 6       ;
;      - samples[99][2]      ; 1                 ; 6       ;
;      - samples[86][1]      ; 1                 ; 6       ;
;      - samples[90][1]      ; 1                 ; 6       ;
;      - samples[82][1]      ; 1                 ; 6       ;
;      - samples[94][1]      ; 1                 ; 6       ;
;      - samples[89][1]      ; 1                 ; 6       ;
;      - samples[85][1]      ; 1                 ; 6       ;
;      - samples[81][1]      ; 1                 ; 6       ;
;      - samples[93][1]      ; 1                 ; 6       ;
;      - samples[84][1]      ; 1                 ; 6       ;
;      - samples[88][1]      ; 1                 ; 6       ;
;      - samples[80][1]      ; 1                 ; 6       ;
;      - samples[92][1]      ; 1                 ; 6       ;
;      - samples[91][1]      ; 1                 ; 6       ;
;      - samples[87][1]      ; 1                 ; 6       ;
;      - samples[83][1]      ; 1                 ; 6       ;
;      - samples[95][1]      ; 1                 ; 6       ;
;      - samples[21][1]      ; 1                 ; 6       ;
;      - samples[25][1]      ; 1                 ; 6       ;
;      - samples[17][1]      ; 1                 ; 6       ;
;      - samples[29][1]      ; 1                 ; 6       ;
;      - samples[41][1]      ; 1                 ; 6       ;
;      - samples[37][1]      ; 1                 ; 6       ;
;      - samples[33][1]      ; 1                 ; 6       ;
;      - samples[45][1]      ; 1                 ; 6       ;
;      - samples[9][1]       ; 1                 ; 6       ;
;      - samples[5][1]       ; 1                 ; 6       ;
;      - samples[1][1]       ; 1                 ; 6       ;
;      - samples[13][1]      ; 1                 ; 6       ;
;      - samples[53][1]      ; 1                 ; 6       ;
;      - samples[57][1]      ; 1                 ; 6       ;
;      - samples[49][1]      ; 1                 ; 6       ;
;      - samples[61][1]      ; 1                 ; 6       ;
;      - samples[42][1]      ; 1                 ; 6       ;
;      - samples[38][1]      ; 1                 ; 6       ;
;      - samples[34][1]      ; 1                 ; 6       ;
;      - samples[46][1]      ; 1                 ; 6       ;
;      - samples[22][1]      ; 1                 ; 6       ;
;      - samples[26][1]      ; 1                 ; 6       ;
;      - samples[18][1]      ; 1                 ; 6       ;
;      - samples[30][1]      ; 1                 ; 6       ;
;      - samples[10][1]      ; 1                 ; 6       ;
;      - samples[6][1]       ; 1                 ; 6       ;
;      - samples[2][1]       ; 1                 ; 6       ;
;      - samples[14][1]      ; 1                 ; 6       ;
;      - samples[54][1]      ; 1                 ; 6       ;
;      - samples[58][1]      ; 1                 ; 6       ;
;      - samples[50][1]      ; 1                 ; 6       ;
;      - samples[62][1]      ; 1                 ; 6       ;
;      - samples[40][1]      ; 1                 ; 6       ;
;      - samples[36][1]      ; 1                 ; 6       ;
;      - samples[32][1]      ; 1                 ; 6       ;
;      - samples[44][1]      ; 1                 ; 6       ;
;      - samples[20][1]      ; 1                 ; 6       ;
;      - samples[24][1]      ; 1                 ; 6       ;
;      - samples[16][1]      ; 1                 ; 6       ;
;      - samples[28][1]      ; 1                 ; 6       ;
;      - samples[8][1]       ; 1                 ; 6       ;
;      - samples[4][1]       ; 1                 ; 6       ;
;      - samples[0][1]       ; 1                 ; 6       ;
;      - samples[12][1]      ; 1                 ; 6       ;
;      - samples[52][1]      ; 1                 ; 6       ;
;      - samples[56][1]      ; 1                 ; 6       ;
;      - samples[48][1]      ; 1                 ; 6       ;
;      - samples[60][1]      ; 1                 ; 6       ;
;      - samples[27][1]      ; 1                 ; 6       ;
;      - samples[43][1]      ; 1                 ; 6       ;
;      - samples[11][1]      ; 1                 ; 6       ;
;      - samples[59][1]      ; 1                 ; 6       ;
;      - samples[39][1]      ; 1                 ; 6       ;
;      - samples[23][1]      ; 1                 ; 6       ;
;      - samples[7][1]       ; 1                 ; 6       ;
;      - samples[55][1]      ; 1                 ; 6       ;
;      - samples[19][1]      ; 1                 ; 6       ;
;      - samples[35][1]      ; 1                 ; 6       ;
;      - samples[3][1]       ; 1                 ; 6       ;
;      - samples[51][1]      ; 1                 ; 6       ;
;      - samples[47][1]      ; 1                 ; 6       ;
;      - samples[31][1]      ; 1                 ; 6       ;
;      - samples[15][1]      ; 1                 ; 6       ;
;      - samples[63][1]      ; 1                 ; 6       ;
;      - samples[74][1]      ; 1                 ; 6       ;
;      - samples[73][1]      ; 1                 ; 6       ;
;      - samples[72][1]      ; 1                 ; 6       ;
;      - samples[75][1]      ; 1                 ; 6       ;
;      - samples[69][1]      ; 1                 ; 6       ;
;      - samples[70][1]      ; 1                 ; 6       ;
;      - samples[68][1]      ; 1                 ; 6       ;
;      - samples[71][1]      ; 1                 ; 6       ;
;      - samples[66][1]      ; 1                 ; 6       ;
;      - samples[65][1]      ; 1                 ; 6       ;
;      - samples[64][1]      ; 1                 ; 6       ;
;      - samples[67][1]      ; 1                 ; 6       ;
;      - samples[77][1]      ; 1                 ; 6       ;
;      - samples[78][1]      ; 1                 ; 6       ;
;      - samples[76][1]      ; 1                 ; 6       ;
;      - samples[79][1]      ; 1                 ; 6       ;
;      - samples[98][1]      ; 1                 ; 6       ;
;      - samples[97][1]      ; 1                 ; 6       ;
;      - samples[96][1]      ; 1                 ; 6       ;
;      - samples[99][1]      ; 1                 ; 6       ;
;      - samples[38][0]      ; 1                 ; 6       ;
;      - samples[37][0]      ; 1                 ; 6       ;
;      - samples[36][0]      ; 1                 ; 6       ;
;      - samples[39][0]      ; 1                 ; 6       ;
;      - samples[21][0]      ; 1                 ; 6       ;
;      - samples[22][0]      ; 1                 ; 6       ;
;      - samples[20][0]      ; 1                 ; 6       ;
;      - samples[23][0]      ; 1                 ; 6       ;
;      - samples[6][0]       ; 1                 ; 6       ;
;      - samples[5][0]       ; 1                 ; 6       ;
;      - samples[4][0]       ; 1                 ; 6       ;
;      - samples[7][0]       ; 1                 ; 6       ;
;      - samples[53][0]      ; 1                 ; 6       ;
;      - samples[54][0]      ; 1                 ; 6       ;
;      - samples[52][0]      ; 1                 ; 6       ;
;      - samples[55][0]      ; 1                 ; 6       ;
;      - samples[25][0]      ; 1                 ; 6       ;
;      - samples[26][0]      ; 1                 ; 6       ;
;      - samples[24][0]      ; 1                 ; 6       ;
;      - samples[27][0]      ; 1                 ; 6       ;
;      - samples[42][0]      ; 1                 ; 6       ;
;      - samples[41][0]      ; 1                 ; 6       ;
;      - samples[40][0]      ; 1                 ; 6       ;
;      - samples[43][0]      ; 1                 ; 6       ;
;      - samples[10][0]      ; 1                 ; 6       ;
;      - samples[9][0]       ; 1                 ; 6       ;
;      - samples[8][0]       ; 1                 ; 6       ;
;      - samples[11][0]      ; 1                 ; 6       ;
;      - samples[57][0]      ; 1                 ; 6       ;
;      - samples[58][0]      ; 1                 ; 6       ;
;      - samples[56][0]      ; 1                 ; 6       ;
;      - samples[59][0]      ; 1                 ; 6       ;
;      - samples[17][0]      ; 1                 ; 6       ;
;      - samples[18][0]      ; 1                 ; 6       ;
;      - samples[16][0]      ; 1                 ; 6       ;
;      - samples[19][0]      ; 1                 ; 6       ;
;      - samples[34][0]      ; 1                 ; 6       ;
;      - samples[33][0]      ; 1                 ; 6       ;
;      - samples[32][0]      ; 1                 ; 6       ;
;      - samples[35][0]      ; 1                 ; 6       ;
;      - samples[2][0]       ; 1                 ; 6       ;
;      - samples[1][0]       ; 1                 ; 6       ;
;      - samples[0][0]       ; 1                 ; 6       ;
;      - samples[3][0]       ; 1                 ; 6       ;
;      - samples[49][0]      ; 1                 ; 6       ;
;      - samples[50][0]      ; 1                 ; 6       ;
;      - samples[48][0]      ; 1                 ; 6       ;
;      - samples[51][0]      ; 1                 ; 6       ;
;      - samples[46][0]      ; 1                 ; 6       ;
;      - samples[45][0]      ; 1                 ; 6       ;
;      - samples[44][0]      ; 1                 ; 6       ;
;      - samples[47][0]      ; 1                 ; 6       ;
;      - samples[29][0]      ; 1                 ; 6       ;
;      - samples[30][0]      ; 1                 ; 6       ;
;      - samples[28][0]      ; 1                 ; 6       ;
;      - samples[31][0]      ; 1                 ; 6       ;
;      - samples[14][0]      ; 1                 ; 6       ;
;      - samples[13][0]      ; 1                 ; 6       ;
;      - samples[12][0]      ; 1                 ; 6       ;
;      - samples[15][0]      ; 1                 ; 6       ;
;      - samples[61][0]      ; 1                 ; 6       ;
;      - samples[62][0]      ; 1                 ; 6       ;
;      - samples[60][0]      ; 1                 ; 6       ;
;      - samples[63][0]      ; 1                 ; 6       ;
;      - samples[85][0]      ; 1                 ; 6       ;
;      - samples[89][0]      ; 1                 ; 6       ;
;      - samples[81][0]      ; 1                 ; 6       ;
;      - samples[93][0]      ; 1                 ; 6       ;
;      - samples[90][0]      ; 1                 ; 6       ;
;      - samples[86][0]      ; 1                 ; 6       ;
;      - samples[82][0]      ; 1                 ; 6       ;
;      - samples[94][0]      ; 1                 ; 6       ;
;      - samples[88][0]      ; 1                 ; 6       ;
;      - samples[84][0]      ; 1                 ; 6       ;
;      - samples[80][0]      ; 1                 ; 6       ;
;      - samples[92][0]      ; 1                 ; 6       ;
;      - samples[87][0]      ; 1                 ; 6       ;
;      - samples[91][0]      ; 1                 ; 6       ;
;      - samples[83][0]      ; 1                 ; 6       ;
;      - samples[95][0]      ; 1                 ; 6       ;
;      - samples[70][0]      ; 1                 ; 6       ;
;      - samples[69][0]      ; 1                 ; 6       ;
;      - samples[68][0]      ; 1                 ; 6       ;
;      - samples[71][0]      ; 1                 ; 6       ;
;      - samples[73][0]      ; 1                 ; 6       ;
;      - samples[74][0]      ; 1                 ; 6       ;
;      - samples[72][0]      ; 1                 ; 6       ;
;      - samples[75][0]      ; 1                 ; 6       ;
;      - samples[65][0]      ; 1                 ; 6       ;
;      - samples[66][0]      ; 1                 ; 6       ;
;      - samples[64][0]      ; 1                 ; 6       ;
;      - samples[67][0]      ; 1                 ; 6       ;
;      - samples[78][0]      ; 1                 ; 6       ;
;      - samples[77][0]      ; 1                 ; 6       ;
;      - samples[76][0]      ; 1                 ; 6       ;
;      - samples[79][0]      ; 1                 ; 6       ;
;      - samples[97][0]      ; 1                 ; 6       ;
;      - samples[98][0]      ; 1                 ; 6       ;
;      - samples[96][0]      ; 1                 ; 6       ;
;      - samples[99][0]      ; 1                 ; 6       ;
;      - samples[42][10]     ; 1                 ; 6       ;
;      - samples[26][10]     ; 1                 ; 6       ;
;      - samples[10][10]     ; 1                 ; 6       ;
;      - samples[58][10]     ; 1                 ; 6       ;
;      - samples[25][10]     ; 1                 ; 6       ;
;      - samples[41][10]     ; 1                 ; 6       ;
;      - samples[9][10]      ; 1                 ; 6       ;
;      - samples[57][10]     ; 1                 ; 6       ;
;      - samples[40][10]     ; 1                 ; 6       ;
;      - samples[24][10]     ; 1                 ; 6       ;
;      - samples[8][10]      ; 1                 ; 6       ;
;      - samples[56][10]     ; 1                 ; 6       ;
;      - samples[27][10]     ; 1                 ; 6       ;
;      - samples[43][10]     ; 1                 ; 6       ;
;      - samples[11][10]     ; 1                 ; 6       ;
;      - samples[59][10]     ; 1                 ; 6       ;
;      - samples[21][10]     ; 1                 ; 6       ;
;      - samples[37][10]     ; 1                 ; 6       ;
;      - samples[5][10]      ; 1                 ; 6       ;
;      - samples[53][10]     ; 1                 ; 6       ;
;      - samples[38][10]     ; 1                 ; 6       ;
;      - samples[22][10]     ; 1                 ; 6       ;
;      - samples[6][10]      ; 1                 ; 6       ;
;      - samples[54][10]     ; 1                 ; 6       ;
;      - samples[36][10]     ; 1                 ; 6       ;
;      - samples[20][10]     ; 1                 ; 6       ;
;      - samples[4][10]      ; 1                 ; 6       ;
;      - samples[52][10]     ; 1                 ; 6       ;
;      - samples[23][10]     ; 1                 ; 6       ;
;      - samples[39][10]     ; 1                 ; 6       ;
;      - samples[7][10]      ; 1                 ; 6       ;
;      - samples[55][10]     ; 1                 ; 6       ;
;      - samples[34][10]     ; 1                 ; 6       ;
;      - samples[18][10]     ; 1                 ; 6       ;
;      - samples[2][10]      ; 1                 ; 6       ;
;      - samples[50][10]     ; 1                 ; 6       ;
;      - samples[17][10]     ; 1                 ; 6       ;
;      - samples[33][10]     ; 1                 ; 6       ;
;      - samples[1][10]      ; 1                 ; 6       ;
;      - samples[49][10]     ; 1                 ; 6       ;
;      - samples[32][10]     ; 1                 ; 6       ;
;      - samples[16][10]     ; 1                 ; 6       ;
;      - samples[0][10]      ; 1                 ; 6       ;
;      - samples[48][10]     ; 1                 ; 6       ;
;      - samples[19][10]     ; 1                 ; 6       ;
;      - samples[35][10]     ; 1                 ; 6       ;
;      - samples[3][10]      ; 1                 ; 6       ;
;      - samples[51][10]     ; 1                 ; 6       ;
;      - samples[29][10]     ; 1                 ; 6       ;
;      - samples[45][10]     ; 1                 ; 6       ;
;      - samples[13][10]     ; 1                 ; 6       ;
;      - samples[61][10]     ; 1                 ; 6       ;
;      - samples[46][10]     ; 1                 ; 6       ;
;      - samples[30][10]     ; 1                 ; 6       ;
;      - samples[14][10]     ; 1                 ; 6       ;
;      - samples[62][10]     ; 1                 ; 6       ;
;      - samples[44][10]     ; 1                 ; 6       ;
;      - samples[28][10]     ; 1                 ; 6       ;
;      - samples[12][10]     ; 1                 ; 6       ;
;      - samples[60][10]     ; 1                 ; 6       ;
;      - samples[31][10]     ; 1                 ; 6       ;
;      - samples[47][10]     ; 1                 ; 6       ;
;      - samples[15][10]     ; 1                 ; 6       ;
;      - samples[63][10]     ; 1                 ; 6       ;
;      - samples[85][10]     ; 1                 ; 6       ;
;      - samples[89][10]     ; 1                 ; 6       ;
;      - samples[81][10]     ; 1                 ; 6       ;
;      - samples[93][10]     ; 1                 ; 6       ;
;      - samples[90][10]     ; 1                 ; 6       ;
;      - samples[86][10]     ; 1                 ; 6       ;
;      - samples[82][10]     ; 1                 ; 6       ;
;      - samples[94][10]     ; 1                 ; 6       ;
;      - samples[88][10]     ; 1                 ; 6       ;
;      - samples[84][10]     ; 1                 ; 6       ;
;      - samples[80][10]     ; 1                 ; 6       ;
;      - samples[92][10]     ; 1                 ; 6       ;
;      - samples[87][10]     ; 1                 ; 6       ;
;      - samples[91][10]     ; 1                 ; 6       ;
;      - samples[83][10]     ; 1                 ; 6       ;
;      - samples[95][10]     ; 1                 ; 6       ;
;      - samples[74][10]     ; 1                 ; 6       ;
;      - samples[70][10]     ; 1                 ; 6       ;
;      - samples[66][10]     ; 1                 ; 6       ;
;      - samples[78][10]     ; 1                 ; 6       ;
;      - samples[69][10]     ; 1                 ; 6       ;
;      - samples[73][10]     ; 1                 ; 6       ;
;      - samples[65][10]     ; 1                 ; 6       ;
;      - samples[77][10]     ; 1                 ; 6       ;
;      - samples[72][10]     ; 1                 ; 6       ;
;      - samples[68][10]     ; 1                 ; 6       ;
;      - samples[64][10]     ; 1                 ; 6       ;
;      - samples[76][10]     ; 1                 ; 6       ;
;      - samples[71][10]     ; 1                 ; 6       ;
;      - samples[75][10]     ; 1                 ; 6       ;
;      - samples[67][10]     ; 1                 ; 6       ;
;      - samples[79][10]     ; 1                 ; 6       ;
;      - samples[97][10]     ; 1                 ; 6       ;
;      - samples[98][10]     ; 1                 ; 6       ;
;      - samples[96][10]     ; 1                 ; 6       ;
;      - samples[99][10]     ; 1                 ; 6       ;
;      - samples[85][11]     ; 1                 ; 6       ;
;      - samples[89][11]     ; 1                 ; 6       ;
;      - samples[81][11]     ; 1                 ; 6       ;
;      - samples[93][11]     ; 1                 ; 6       ;
;      - samples[90][11]     ; 1                 ; 6       ;
;      - samples[86][11]     ; 1                 ; 6       ;
;      - samples[82][11]     ; 1                 ; 6       ;
;      - samples[94][11]     ; 1                 ; 6       ;
;      - samples[88][11]     ; 1                 ; 6       ;
;      - samples[84][11]     ; 1                 ; 6       ;
;      - samples[80][11]     ; 1                 ; 6       ;
;      - samples[92][11]     ; 1                 ; 6       ;
;      - samples[87][11]     ; 1                 ; 6       ;
;      - samples[91][11]     ; 1                 ; 6       ;
;      - samples[83][11]     ; 1                 ; 6       ;
;      - samples[95][11]     ; 1                 ; 6       ;
;      - samples[42][11]     ; 1                 ; 6       ;
;      - samples[26][11]     ; 1                 ; 6       ;
;      - samples[10][11]     ; 1                 ; 6       ;
;      - samples[58][11]     ; 1                 ; 6       ;
;      - samples[22][11]     ; 1                 ; 6       ;
;      - samples[38][11]     ; 1                 ; 6       ;
;      - samples[6][11]      ; 1                 ; 6       ;
;      - samples[54][11]     ; 1                 ; 6       ;
;      - samples[34][11]     ; 1                 ; 6       ;
;      - samples[18][11]     ; 1                 ; 6       ;
;      - samples[2][11]      ; 1                 ; 6       ;
;      - samples[50][11]     ; 1                 ; 6       ;
;      - samples[30][11]     ; 1                 ; 6       ;
;      - samples[46][11]     ; 1                 ; 6       ;
;      - samples[14][11]     ; 1                 ; 6       ;
;      - samples[62][11]     ; 1                 ; 6       ;
;      - samples[21][11]     ; 1                 ; 6       ;
;      - samples[37][11]     ; 1                 ; 6       ;
;      - samples[5][11]      ; 1                 ; 6       ;
;      - samples[53][11]     ; 1                 ; 6       ;
;      - samples[41][11]     ; 1                 ; 6       ;
;      - samples[25][11]     ; 1                 ; 6       ;
;      - samples[9][11]      ; 1                 ; 6       ;
;      - samples[57][11]     ; 1                 ; 6       ;
;      - samples[33][11]     ; 1                 ; 6       ;
;      - samples[17][11]     ; 1                 ; 6       ;
;      - samples[1][11]      ; 1                 ; 6       ;
;      - samples[49][11]     ; 1                 ; 6       ;
;      - samples[29][11]     ; 1                 ; 6       ;
;      - samples[45][11]     ; 1                 ; 6       ;
;      - samples[13][11]     ; 1                 ; 6       ;
;      - samples[61][11]     ; 1                 ; 6       ;
;      - samples[40][11]     ; 1                 ; 6       ;
;      - samples[24][11]     ; 1                 ; 6       ;
;      - samples[8][11]      ; 1                 ; 6       ;
;      - samples[56][11]     ; 1                 ; 6       ;
;      - samples[20][11]     ; 1                 ; 6       ;
;      - samples[36][11]     ; 1                 ; 6       ;
;      - samples[4][11]      ; 1                 ; 6       ;
;      - samples[52][11]     ; 1                 ; 6       ;
;      - samples[32][11]     ; 1                 ; 6       ;
;      - samples[16][11]     ; 1                 ; 6       ;
;      - samples[0][11]      ; 1                 ; 6       ;
;      - samples[48][11]     ; 1                 ; 6       ;
;      - samples[28][11]     ; 1                 ; 6       ;
;      - samples[44][11]     ; 1                 ; 6       ;
;      - samples[12][11]     ; 1                 ; 6       ;
;      - samples[60][11]     ; 1                 ; 6       ;
;      - samples[23][11]     ; 1                 ; 6       ;
;      - samples[39][11]     ; 1                 ; 6       ;
;      - samples[7][11]      ; 1                 ; 6       ;
;      - samples[55][11]     ; 1                 ; 6       ;
;      - samples[43][11]     ; 1                 ; 6       ;
;      - samples[27][11]     ; 1                 ; 6       ;
;      - samples[11][11]     ; 1                 ; 6       ;
;      - samples[59][11]     ; 1                 ; 6       ;
;      - samples[35][11]     ; 1                 ; 6       ;
;      - samples[19][11]     ; 1                 ; 6       ;
;      - samples[3][11]      ; 1                 ; 6       ;
;      - samples[51][11]     ; 1                 ; 6       ;
;      - samples[31][11]     ; 1                 ; 6       ;
;      - samples[47][11]     ; 1                 ; 6       ;
;      - samples[15][11]     ; 1                 ; 6       ;
;      - samples[63][11]     ; 1                 ; 6       ;
;      - samples[74][11]     ; 1                 ; 6       ;
;      - samples[70][11]     ; 1                 ; 6       ;
;      - samples[66][11]     ; 1                 ; 6       ;
;      - samples[78][11]     ; 1                 ; 6       ;
;      - samples[69][11]     ; 1                 ; 6       ;
;      - samples[73][11]     ; 1                 ; 6       ;
;      - samples[65][11]     ; 1                 ; 6       ;
;      - samples[77][11]     ; 1                 ; 6       ;
;      - samples[72][11]     ; 1                 ; 6       ;
;      - samples[68][11]     ; 1                 ; 6       ;
;      - samples[64][11]     ; 1                 ; 6       ;
;      - samples[76][11]     ; 1                 ; 6       ;
;      - samples[71][11]     ; 1                 ; 6       ;
;      - samples[75][11]     ; 1                 ; 6       ;
;      - samples[67][11]     ; 1                 ; 6       ;
;      - samples[79][11]     ; 1                 ; 6       ;
;      - samples[98][11]     ; 1                 ; 6       ;
;      - samples[97][11]     ; 1                 ; 6       ;
;      - samples[96][11]     ; 1                 ; 6       ;
;      - samples[99][11]     ; 1                 ; 6       ;
+----------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Decoder0~100                                                                                                                                                                                                                  ; LCCOMB_X43_Y34_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~101                                                                                                                                                                                                                  ; LCCOMB_X41_Y32_N14 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~102                                                                                                                                                                                                                  ; LCCOMB_X37_Y34_N20 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~103                                                                                                                                                                                                                  ; LCCOMB_X46_Y36_N10 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~104                                                                                                                                                                                                                  ; LCCOMB_X49_Y36_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~105                                                                                                                                                                                                                  ; LCCOMB_X50_Y34_N18 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~107                                                                                                                                                                                                                  ; LCCOMB_X47_Y42_N28 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~108                                                                                                                                                                                                                  ; LCCOMB_X47_Y42_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~109                                                                                                                                                                                                                  ; LCCOMB_X47_Y42_N8  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~110                                                                                                                                                                                                                  ; LCCOMB_X47_Y42_N2  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~111                                                                                                                                                                                                                  ; LCCOMB_X38_Y35_N18 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~112                                                                                                                                                                                                                  ; LCCOMB_X47_Y42_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~113                                                                                                                                                                                                                  ; LCCOMB_X47_Y42_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~114                                                                                                                                                                                                                  ; LCCOMB_X46_Y36_N0  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~116                                                                                                                                                                                                                  ; LCCOMB_X47_Y31_N2  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~117                                                                                                                                                                                                                  ; LCCOMB_X47_Y31_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~118                                                                                                                                                                                                                  ; LCCOMB_X46_Y36_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~119                                                                                                                                                                                                                  ; LCCOMB_X47_Y42_N16 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~120                                                                                                                                                                                                                  ; LCCOMB_X38_Y35_N20 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~121                                                                                                                                                                                                                  ; LCCOMB_X47_Y42_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~122                                                                                                                                                                                                                  ; LCCOMB_X47_Y42_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~123                                                                                                                                                                                                                  ; LCCOMB_X38_Y35_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~125                                                                                                                                                                                                                  ; LCCOMB_X40_Y33_N22 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~126                                                                                                                                                                                                                  ; LCCOMB_X40_Y33_N16 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~127                                                                                                                                                                                                                  ; LCCOMB_X40_Y33_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~128                                                                                                                                                                                                                  ; LCCOMB_X49_Y32_N14 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~129                                                                                                                                                                                                                  ; LCCOMB_X49_Y32_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~130                                                                                                                                                                                                                  ; LCCOMB_X47_Y31_N10 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~131                                                                                                                                                                                                                  ; LCCOMB_X49_Y32_N22 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~132                                                                                                                                                                                                                  ; LCCOMB_X49_Y32_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~133                                                                                                                                                                                                                  ; LCCOMB_X49_Y32_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~134                                                                                                                                                                                                                  ; LCCOMB_X47_Y31_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~135                                                                                                                                                                                                                  ; LCCOMB_X49_Y32_N8  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~18                                                                                                                                                                                                                   ; LCCOMB_X38_Y35_N22 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~20                                                                                                                                                                                                                   ; LCCOMB_X50_Y34_N24 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~22                                                                                                                                                                                                                   ; LCCOMB_X42_Y34_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~23                                                                                                                                                                                                                   ; LCCOMB_X38_Y35_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~25                                                                                                                                                                                                                   ; LCCOMB_X47_Y42_N0  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~27                                                                                                                                                                                                                   ; LCCOMB_X47_Y38_N14 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~28                                                                                                                                                                                                                   ; LCCOMB_X47_Y42_N14 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~29                                                                                                                                                                                                                   ; LCCOMB_X47_Y42_N20 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~30                                                                                                                                                                                                                   ; LCCOMB_X43_Y37_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~31                                                                                                                                                                                                                   ; LCCOMB_X38_Y37_N10 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~32                                                                                                                                                                                                                   ; LCCOMB_X47_Y42_N22 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~33                                                                                                                                                                                                                   ; LCCOMB_X43_Y37_N2  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~34                                                                                                                                                                                                                   ; LCCOMB_X49_Y38_N0  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~35                                                                                                                                                                                                                   ; LCCOMB_X49_Y38_N10 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~36                                                                                                                                                                                                                   ; LCCOMB_X49_Y38_N28 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~37                                                                                                                                                                                                                   ; LCCOMB_X49_Y38_N18 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~39                                                                                                                                                                                                                   ; LCCOMB_X37_Y34_N16 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~43                                                                                                                                                                                                                   ; LCCOMB_X47_Y36_N18 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~45                                                                                                                                                                                                                   ; LCCOMB_X46_Y36_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~47                                                                                                                                                                                                                   ; LCCOMB_X49_Y36_N24 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~49                                                                                                                                                                                                                   ; LCCOMB_X43_Y34_N28 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~50                                                                                                                                                                                                                   ; LCCOMB_X46_Y36_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~51                                                                                                                                                                                                                   ; LCCOMB_X49_Y36_N22 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~52                                                                                                                                                                                                                   ; LCCOMB_X49_Y32_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~53                                                                                                                                                                                                                   ; LCCOMB_X37_Y34_N2  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~55                                                                                                                                                                                                                   ; LCCOMB_X47_Y31_N16 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~56                                                                                                                                                                                                                   ; LCCOMB_X49_Y36_N16 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~57                                                                                                                                                                                                                   ; LCCOMB_X37_Y34_N8  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~58                                                                                                                                                                                                                   ; LCCOMB_X46_Y36_N2  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~59                                                                                                                                                                                                                   ; LCCOMB_X49_Y36_N10 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~60                                                                                                                                                                                                                   ; LCCOMB_X49_Y32_N0  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~62                                                                                                                                                                                                                   ; LCCOMB_X45_Y36_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~63                                                                                                                                                                                                                   ; LCCOMB_X46_Y36_N24 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~64                                                                                                                                                                                                                   ; LCCOMB_X46_Y36_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~66                                                                                                                                                                                                                   ; LCCOMB_X37_Y34_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~68                                                                                                                                                                                                                   ; LCCOMB_X38_Y35_N10 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~69                                                                                                                                                                                                                   ; LCCOMB_X38_Y35_N8  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~70                                                                                                                                                                                                                   ; LCCOMB_X37_Y34_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~71                                                                                                                                                                                                                   ; LCCOMB_X38_Y35_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~72                                                                                                                                                                                                                   ; LCCOMB_X43_Y35_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~73                                                                                                                                                                                                                   ; LCCOMB_X41_Y33_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~74                                                                                                                                                                                                                   ; LCCOMB_X38_Y35_N24 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~75                                                                                                                                                                                                                   ; LCCOMB_X49_Y32_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~76                                                                                                                                                                                                                   ; LCCOMB_X38_Y35_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~77                                                                                                                                                                                                                   ; LCCOMB_X38_Y35_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~78                                                                                                                                                                                                                   ; LCCOMB_X37_Y34_N28 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~79                                                                                                                                                                                                                   ; LCCOMB_X46_Y36_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~80                                                                                                                                                                                                                   ; LCCOMB_X49_Y36_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~81                                                                                                                                                                                                                   ; LCCOMB_X37_Y34_N22 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~82                                                                                                                                                                                                                   ; LCCOMB_X45_Y36_N8  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~83                                                                                                                                                                                                                   ; LCCOMB_X46_Y36_N22 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~84                                                                                                                                                                                                                   ; LCCOMB_X49_Y36_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~85                                                                                                                                                                                                                   ; LCCOMB_X49_Y32_N16 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~86                                                                                                                                                                                                                   ; LCCOMB_X37_Y34_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~87                                                                                                                                                                                                                   ; LCCOMB_X47_Y31_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~88                                                                                                                                                                                                                   ; LCCOMB_X47_Y34_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~89                                                                                                                                                                                                                   ; LCCOMB_X39_Y35_N28 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~90                                                                                                                                                                                                                   ; LCCOMB_X39_Y35_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~91                                                                                                                                                                                                                   ; LCCOMB_X49_Y36_N14 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~92                                                                                                                                                                                                                   ; LCCOMB_X37_Y34_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~93                                                                                                                                                                                                                   ; LCCOMB_X38_Y35_N2  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~94                                                                                                                                                                                                                   ; LCCOMB_X38_Y35_N16 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~95                                                                                                                                                                                                                   ; LCCOMB_X49_Y36_N0  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~96                                                                                                                                                                                                                   ; LCCOMB_X43_Y35_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~97                                                                                                                                                                                                                   ; LCCOMB_X46_Y36_N16 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~98                                                                                                                                                                                                                   ; LCCOMB_X49_Y36_N2  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Decoder0~99                                                                                                                                                                                                                   ; LCCOMB_X40_Y33_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Selector1~1                                                                                                                                                                                                                   ; LCCOMB_X38_Y32_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|arc_to_conv~0   ; LCCOMB_X44_Y50_N22 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[0]~24 ; LCCOMB_X44_Y50_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|load_dout~0     ; LCCOMB_X45_Y52_N16 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_valid       ; FF_X50_Y52_N17     ; 11      ; Sync. clear, Sync. load, Write enable ; no     ; --                   ; --               ; --                        ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|channel[3]~1                                                                                                                                             ; LCCOMB_X51_Y46_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.doneConversionState                                                                                                                            ; FF_X50_Y46_N31     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.readConversionState                                                                                                                            ; FF_X50_Y46_N25     ; 10      ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[11]~1                                                                                                                                           ; LCCOMB_X50_Y46_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                           ; PIN_P11            ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                           ; PIN_P11            ; 1394    ; Clock                                 ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; clk_count[2]~7                                                                                                                                                                                                                ; LCCOMB_X38_Y32_N30 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; filtered_value[2]~0                                                                                                                                                                                                           ; LCCOMB_X40_Y35_N10 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; reset_n                                                                                                                                                                                                                       ; PIN_C10            ; 1250    ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sample_tick                                                                                                                                                                                                                   ; FF_X38_Y32_N17     ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_data[7]~1                                                                                                                                                                                                                  ; LCCOMB_X39_Y32_N16 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_P11  ; 1394    ; 12                                   ; Global Clock         ; GCLK19           ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------------+-----------------+
; Name          ; Fan-Out         ;
+---------------+-----------------+
; reset_n~input ; 1250            ;
+---------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 1    ; None ; M9K_X53_Y50_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 2,996 / 148,641 ( 2 % ) ;
; C16 interconnects     ; 26 / 5,382 ( < 1 % )    ;
; C4 interconnects      ; 1,503 / 106,704 ( 1 % ) ;
; Direct links          ; 284 / 148,641 ( < 1 % ) ;
; Global clocks         ; 1 / 20 ( 5 % )          ;
; Local interconnects   ; 550 / 49,760 ( 1 % )    ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 21 / 5,406 ( < 1 % )    ;
; R4 interconnects      ; 1,724 / 147,764 ( 1 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.37) ; Number of LABs  (Total = 156) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 11                            ;
; 2                                           ; 11                            ;
; 3                                           ; 5                             ;
; 4                                           ; 6                             ;
; 5                                           ; 2                             ;
; 6                                           ; 4                             ;
; 7                                           ; 4                             ;
; 8                                           ; 5                             ;
; 9                                           ; 4                             ;
; 10                                          ; 4                             ;
; 11                                          ; 1                             ;
; 12                                          ; 2                             ;
; 13                                          ; 9                             ;
; 14                                          ; 9                             ;
; 15                                          ; 19                            ;
; 16                                          ; 60                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.77) ; Number of LABs  (Total = 156) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 137                           ;
; 1 Clock                            ; 154                           ;
; 1 Clock enable                     ; 28                            ;
; 1 Sync. clear                      ; 1                             ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 111                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.21) ; Number of LABs  (Total = 156) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 10                            ;
; 3                                            ; 0                             ;
; 4                                            ; 11                            ;
; 5                                            ; 0                             ;
; 6                                            ; 5                             ;
; 7                                            ; 1                             ;
; 8                                            ; 6                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 0                             ;
; 14                                           ; 4                             ;
; 15                                           ; 3                             ;
; 16                                           ; 6                             ;
; 17                                           ; 4                             ;
; 18                                           ; 8                             ;
; 19                                           ; 5                             ;
; 20                                           ; 3                             ;
; 21                                           ; 2                             ;
; 22                                           ; 6                             ;
; 23                                           ; 2                             ;
; 24                                           ; 6                             ;
; 25                                           ; 2                             ;
; 26                                           ; 4                             ;
; 27                                           ; 2                             ;
; 28                                           ; 10                            ;
; 29                                           ; 5                             ;
; 30                                           ; 12                            ;
; 31                                           ; 8                             ;
; 32                                           ; 24                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.34) ; Number of LABs  (Total = 156) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 13                            ;
; 2                                               ; 13                            ;
; 3                                               ; 9                             ;
; 4                                               ; 8                             ;
; 5                                               ; 5                             ;
; 6                                               ; 11                            ;
; 7                                               ; 7                             ;
; 8                                               ; 13                            ;
; 9                                               ; 7                             ;
; 10                                              ; 4                             ;
; 11                                              ; 15                            ;
; 12                                              ; 14                            ;
; 13                                              ; 13                            ;
; 14                                              ; 10                            ;
; 15                                              ; 10                            ;
; 16                                              ; 4                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.15) ; Number of LABs  (Total = 156) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 4                             ;
; 4                                            ; 8                             ;
; 5                                            ; 2                             ;
; 6                                            ; 5                             ;
; 7                                            ; 7                             ;
; 8                                            ; 5                             ;
; 9                                            ; 4                             ;
; 10                                           ; 4                             ;
; 11                                           ; 5                             ;
; 12                                           ; 0                             ;
; 13                                           ; 3                             ;
; 14                                           ; 5                             ;
; 15                                           ; 4                             ;
; 16                                           ; 4                             ;
; 17                                           ; 1                             ;
; 18                                           ; 9                             ;
; 19                                           ; 8                             ;
; 20                                           ; 4                             ;
; 21                                           ; 3                             ;
; 22                                           ; 4                             ;
; 23                                           ; 2                             ;
; 24                                           ; 3                             ;
; 25                                           ; 7                             ;
; 26                                           ; 4                             ;
; 27                                           ; 3                             ;
; 28                                           ; 3                             ;
; 29                                           ; 4                             ;
; 30                                           ; 6                             ;
; 31                                           ; 3                             ;
; 32                                           ; 5                             ;
; 33                                           ; 2                             ;
; 34                                           ; 8                             ;
; 35                                           ; 4                             ;
; 36                                           ; 4                             ;
; 37                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 13        ; 0            ; 13        ; 0            ; 0            ; 13        ; 13        ; 0            ; 13        ; 13        ; 0            ; 0            ; 0            ; 0            ; 2            ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 13        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 13           ; 0         ; 13           ; 13           ; 0         ; 0         ; 13           ; 0         ; 0         ; 13           ; 13           ; 13           ; 13           ; 11           ; 13           ; 13           ; 11           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 0         ; 13           ; 13           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_n            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                   ;
+-----------------+-----------------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                                      ; Delay Added in ns ;
+-----------------+-----------------------------------------------------------+-------------------+
; clk             ; u0|adc_mega_0|ADC_CTRL|adc_pll|auto_generated|pll1|clk[0] ; 28.6              ;
+-----------------+-----------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                            ; Destination Register                                                                                                                                                                                                                                                                                                   ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[1]     ; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|primitive_instance~CHSEL_4                         ; 4.675             ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[0]     ; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|primitive_instance~CHSEL_2                         ; 4.445             ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|soc          ; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|primitive_instance~SOC_DFF                         ; 4.307             ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[4]                                     ; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.105             ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[5]                                     ; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.105             ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[2]                                     ; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.101             ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[6] ; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|chsel[1]                                                                                                 ; 0.099             ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[10] ; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[10]                                                                                             ; 0.098             ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|dout_flp[1]  ; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[1]                                                                                              ; 0.098             ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[3]                                     ; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.072             ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[1]                                     ; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.071             ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|slot_num[0]                                     ; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.055             ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.resetState                                                                                                                                  ; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|channel[2]                                                                                                                                                                                                                                        ; 0.042             ;
; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_data[6]  ; adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.034             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 14 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "signalProj"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/My files/Study Stuff/Cpre 201/Signal/Kaew Code/db/max10_adc_pll_altpll.v Line: 46
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated|wire_pll1_clk[0] port File: C:/My files/Study Stuff/Cpre 201/Signal/Kaew Code/db/max10_adc_pll_altpll.v Line: 46
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Info (169124): Fitter converted 16 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ADC1IN1~ is reserved at location F5
    Info (169125): Pin ~ALTERA_ADC2IN1~ is reserved at location E4
    Info (169125): Pin ~ALTERA_ADC1IN2~ is reserved at location F4
    Info (169125): Pin ~ALTERA_ADC2IN8~ is reserved at location E3
    Info (169125): Pin ~ALTERA_ADC1IN3~ is reserved at location J8
    Info (169125): Pin ~ALTERA_ADC2IN3~ is reserved at location G4
    Info (169125): Pin ~ALTERA_ADC1IN4~ is reserved at location J9
    Info (169125): Pin ~ALTERA_ADC2IN4~ is reserved at location F3
    Info (169125): Pin ~ALTERA_ADC1IN5~ is reserved at location J4
    Info (169125): Pin ~ALTERA_ADC2IN5~ is reserved at location H4
    Info (169125): Pin ~ALTERA_ADC1IN6~ is reserved at location H3
    Info (169125): Pin ~ALTERA_ADC2IN6~ is reserved at location G3
    Info (169125): Pin ~ALTERA_ADC1IN7~ is reserved at location K5
    Info (169125): Pin ~ALTERA_ADC2IN7~ is reserved at location K4
    Info (169125): Pin ~ALTERA_ADC1IN8~ is reserved at location K6
    Info (169125): Pin ~ALTERA_ADC2IN2~ is reserved at location J3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Critical Warning (332012): Synopsys Design Constraints File file not found: 'signalProj.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: u0|adc_mega_0|ADC_CTRL|max10_adc_core|control_internal|adc_inst|adcblock_instance|primitive_instance|clkin_from_pll_c0  to: adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|DE10_Lite_ADC_Core_modular_adc_0:max10_adc_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|eoc
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: C:/My files/Study Stuff/Cpre 201/Signal/Kaew Code/signalProj02.vhd Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15058): PLL "adc0:u0|adc0_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|altpll:adc_pll|MAX10_ADC_PLL_altpll:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins File: C:/My files/Study Stuff/Cpre 201/Signal/Kaew Code/db/max10_adc_pll_altpll.v Line: 46
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "dac_out[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dac_out[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dac_out[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dac_out[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dac_out[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dac_out[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dac_out[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dac_out[9]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X45_Y33 to location X55_Y43
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 0.75 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 18 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at P11 File: C:/My files/Study Stuff/Cpre 201/Signal/Kaew Code/signalProj02.vhd Line: 7
    Info (169178): Pin reset_n uses I/O standard 3.3-V LVTTL at C10 File: C:/My files/Study Stuff/Cpre 201/Signal/Kaew Code/signalProj02.vhd Line: 8
    Info (169178): Pin ~ALTERA_ADC1IN1~ uses I/O standard 3.3-V LVTTL at F5
    Info (169178): Pin ~ALTERA_ADC2IN1~ uses I/O standard 3.3-V LVTTL at E4
    Info (169178): Pin ~ALTERA_ADC1IN2~ uses I/O standard 3.3-V LVTTL at F4
    Info (169178): Pin ~ALTERA_ADC2IN8~ uses I/O standard 3.3-V LVTTL at E3
    Info (169178): Pin ~ALTERA_ADC1IN3~ uses I/O standard 3.3-V LVTTL at J8
    Info (169178): Pin ~ALTERA_ADC2IN3~ uses I/O standard 3.3-V LVTTL at G4
    Info (169178): Pin ~ALTERA_ADC1IN4~ uses I/O standard 3.3-V LVTTL at J9
    Info (169178): Pin ~ALTERA_ADC2IN4~ uses I/O standard 3.3-V LVTTL at F3
    Info (169178): Pin ~ALTERA_ADC1IN5~ uses I/O standard 3.3-V LVTTL at J4
    Info (169178): Pin ~ALTERA_ADC2IN5~ uses I/O standard 3.3-V LVTTL at H4
    Info (169178): Pin ~ALTERA_ADC1IN6~ uses I/O standard 3.3-V LVTTL at H3
    Info (169178): Pin ~ALTERA_ADC2IN6~ uses I/O standard 3.3-V LVTTL at G3
    Info (169178): Pin ~ALTERA_ADC1IN7~ uses I/O standard 3.3-V LVTTL at K5
    Info (169178): Pin ~ALTERA_ADC2IN7~ uses I/O standard 3.3-V LVTTL at K4
    Info (169178): Pin ~ALTERA_ADC1IN8~ uses I/O standard 3.3-V LVTTL at K6
    Info (169178): Pin ~ALTERA_ADC2IN2~ uses I/O standard 3.3-V LVTTL at J3
Info (144001): Generated suppressed messages file C:/My files/Study Stuff/Cpre 201/Signal/Kaew Code/output_files/signalProj.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 5980 megabytes
    Info: Processing ended: Fri Nov 08 15:54:18 2024
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/My files/Study Stuff/Cpre 201/Signal/Kaew Code/output_files/signalProj.fit.smsg.


