TimeQuest Timing Analyzer report for MultiCycle
Sat Nov 24 12:06:44 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'rst'
 13. Slow Model Hold: 'rst'
 14. Slow Model Hold: 'clk'
 15. Slow Model Recovery: 'clk'
 16. Slow Model Removal: 'clk'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'rst'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'rst'
 30. Fast Model Hold: 'rst'
 31. Fast Model Hold: 'clk'
 32. Fast Model Recovery: 'clk'
 33. Fast Model Removal: 'clk'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'rst'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MultiCycle                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
; rst        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 35.7 MHz ; 35.7 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -13.507 ; -4057.054     ;
; rst   ; -1.724  ; -6.125        ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; rst   ; -0.247 ; -0.411        ;
; clk   ; 0.626  ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.075 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.103 ; -1.339        ;
+-------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.064 ; -894.261              ;
; rst   ; -1.631 ; -1.631                ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                          ;
+---------+----------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node            ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -13.507 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[25] ; clk          ; clk         ; 0.500        ; -0.098     ; 13.947     ;
; -13.490 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[25] ; clk          ; clk         ; 0.500        ; -0.098     ; 13.930     ;
; -13.392 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[12] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.997     ;
; -13.392 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[13] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.997     ;
; -13.392 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[14] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.997     ;
; -13.392 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[15] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.997     ;
; -13.392 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[16] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.997     ;
; -13.392 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[25] ; clk          ; clk         ; 0.500        ; -0.098     ; 13.832     ;
; -13.384 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[8]  ; clk          ; clk         ; 0.500        ; -0.013     ; 13.909     ;
; -13.384 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[3]  ; clk          ; clk         ; 0.500        ; -0.013     ; 13.909     ;
; -13.384 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[20] ; clk          ; clk         ; 0.500        ; -0.013     ; 13.909     ;
; -13.384 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[24] ; clk          ; clk         ; 0.500        ; -0.013     ; 13.909     ;
; -13.384 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[26] ; clk          ; clk         ; 0.500        ; -0.013     ; 13.909     ;
; -13.384 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[27] ; clk          ; clk         ; 0.500        ; -0.013     ; 13.909     ;
; -13.375 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[12] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.980     ;
; -13.375 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[13] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.980     ;
; -13.375 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[14] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.980     ;
; -13.375 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[15] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.980     ;
; -13.375 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[16] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.980     ;
; -13.367 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[8]  ; clk          ; clk         ; 0.500        ; -0.013     ; 13.892     ;
; -13.367 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[3]  ; clk          ; clk         ; 0.500        ; -0.013     ; 13.892     ;
; -13.367 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[20] ; clk          ; clk         ; 0.500        ; -0.013     ; 13.892     ;
; -13.367 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[24] ; clk          ; clk         ; 0.500        ; -0.013     ; 13.892     ;
; -13.367 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[26] ; clk          ; clk         ; 0.500        ; -0.013     ; 13.892     ;
; -13.367 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[27] ; clk          ; clk         ; 0.500        ; -0.013     ; 13.892     ;
; -13.357 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[4]  ; clk          ; clk         ; 0.500        ; 0.095      ; 13.990     ;
; -13.357 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[7]  ; clk          ; clk         ; 0.500        ; 0.095      ; 13.990     ;
; -13.357 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[10] ; clk          ; clk         ; 0.500        ; 0.095      ; 13.990     ;
; -13.357 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[11] ; clk          ; clk         ; 0.500        ; 0.095      ; 13.990     ;
; -13.357 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[21] ; clk          ; clk         ; 0.500        ; 0.095      ; 13.990     ;
; -13.357 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[22] ; clk          ; clk         ; 0.500        ; 0.095      ; 13.990     ;
; -13.357 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[23] ; clk          ; clk         ; 0.500        ; 0.095      ; 13.990     ;
; -13.345 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[1]  ; clk          ; clk         ; 0.500        ; 0.107      ; 13.990     ;
; -13.345 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[5]  ; clk          ; clk         ; 0.500        ; 0.107      ; 13.990     ;
; -13.345 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[6]  ; clk          ; clk         ; 0.500        ; 0.107      ; 13.990     ;
; -13.345 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[17] ; clk          ; clk         ; 0.500        ; 0.107      ; 13.990     ;
; -13.345 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[18] ; clk          ; clk         ; 0.500        ; 0.107      ; 13.990     ;
; -13.345 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[19] ; clk          ; clk         ; 0.500        ; 0.107      ; 13.990     ;
; -13.344 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[29] ; clk          ; clk         ; 0.500        ; 0.074      ; 13.956     ;
; -13.344 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[30] ; clk          ; clk         ; 0.500        ; 0.074      ; 13.956     ;
; -13.344 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[28] ; clk          ; clk         ; 0.500        ; 0.074      ; 13.956     ;
; -13.344 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[31] ; clk          ; clk         ; 0.500        ; 0.074      ; 13.956     ;
; -13.340 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[4]  ; clk          ; clk         ; 0.500        ; 0.095      ; 13.973     ;
; -13.340 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[7]  ; clk          ; clk         ; 0.500        ; 0.095      ; 13.973     ;
; -13.340 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[10] ; clk          ; clk         ; 0.500        ; 0.095      ; 13.973     ;
; -13.340 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[11] ; clk          ; clk         ; 0.500        ; 0.095      ; 13.973     ;
; -13.340 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[21] ; clk          ; clk         ; 0.500        ; 0.095      ; 13.973     ;
; -13.340 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[22] ; clk          ; clk         ; 0.500        ; 0.095      ; 13.973     ;
; -13.340 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[23] ; clk          ; clk         ; 0.500        ; 0.095      ; 13.973     ;
; -13.328 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[1]  ; clk          ; clk         ; 0.500        ; 0.107      ; 13.973     ;
; -13.328 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[5]  ; clk          ; clk         ; 0.500        ; 0.107      ; 13.973     ;
; -13.328 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[6]  ; clk          ; clk         ; 0.500        ; 0.107      ; 13.973     ;
; -13.328 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[17] ; clk          ; clk         ; 0.500        ; 0.107      ; 13.973     ;
; -13.328 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[18] ; clk          ; clk         ; 0.500        ; 0.107      ; 13.973     ;
; -13.328 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[19] ; clk          ; clk         ; 0.500        ; 0.107      ; 13.973     ;
; -13.327 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[29] ; clk          ; clk         ; 0.500        ; 0.074      ; 13.939     ;
; -13.327 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[30] ; clk          ; clk         ; 0.500        ; 0.074      ; 13.939     ;
; -13.327 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[28] ; clk          ; clk         ; 0.500        ; 0.074      ; 13.939     ;
; -13.327 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[31] ; clk          ; clk         ; 0.500        ; 0.074      ; 13.939     ;
; -13.277 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[12] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.882     ;
; -13.277 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[13] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.882     ;
; -13.277 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[14] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.882     ;
; -13.277 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[15] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.882     ;
; -13.277 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[16] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.882     ;
; -13.269 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[8]  ; clk          ; clk         ; 0.500        ; -0.013     ; 13.794     ;
; -13.269 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[3]  ; clk          ; clk         ; 0.500        ; -0.013     ; 13.794     ;
; -13.269 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[20] ; clk          ; clk         ; 0.500        ; -0.013     ; 13.794     ;
; -13.269 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[24] ; clk          ; clk         ; 0.500        ; -0.013     ; 13.794     ;
; -13.269 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[26] ; clk          ; clk         ; 0.500        ; -0.013     ; 13.794     ;
; -13.269 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[27] ; clk          ; clk         ; 0.500        ; -0.013     ; 13.794     ;
; -13.242 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[4]  ; clk          ; clk         ; 0.500        ; 0.095      ; 13.875     ;
; -13.242 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[7]  ; clk          ; clk         ; 0.500        ; 0.095      ; 13.875     ;
; -13.242 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[10] ; clk          ; clk         ; 0.500        ; 0.095      ; 13.875     ;
; -13.242 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[11] ; clk          ; clk         ; 0.500        ; 0.095      ; 13.875     ;
; -13.242 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[21] ; clk          ; clk         ; 0.500        ; 0.095      ; 13.875     ;
; -13.242 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[22] ; clk          ; clk         ; 0.500        ; 0.095      ; 13.875     ;
; -13.242 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[23] ; clk          ; clk         ; 0.500        ; 0.095      ; 13.875     ;
; -13.230 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[1]  ; clk          ; clk         ; 0.500        ; 0.107      ; 13.875     ;
; -13.230 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[5]  ; clk          ; clk         ; 0.500        ; 0.107      ; 13.875     ;
; -13.230 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[6]  ; clk          ; clk         ; 0.500        ; 0.107      ; 13.875     ;
; -13.230 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[17] ; clk          ; clk         ; 0.500        ; 0.107      ; 13.875     ;
; -13.230 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[18] ; clk          ; clk         ; 0.500        ; 0.107      ; 13.875     ;
; -13.230 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[19] ; clk          ; clk         ; 0.500        ; 0.107      ; 13.875     ;
; -13.229 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[29] ; clk          ; clk         ; 0.500        ; 0.074      ; 13.841     ;
; -13.229 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[30] ; clk          ; clk         ; 0.500        ; 0.074      ; 13.841     ;
; -13.229 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[28] ; clk          ; clk         ; 0.500        ; 0.074      ; 13.841     ;
; -13.229 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[31] ; clk          ; clk         ; 0.500        ; 0.074      ; 13.841     ;
; -13.208 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[25] ; clk          ; clk         ; 0.500        ; -0.098     ; 13.648     ;
; -13.093 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[12] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.698     ;
; -13.093 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[13] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.698     ;
; -13.093 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[14] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.698     ;
; -13.093 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[15] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.698     ;
; -13.093 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[16] ; clk          ; clk         ; 0.500        ; 0.067      ; 13.698     ;
; -13.085 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[8]  ; clk          ; clk         ; 0.500        ; -0.013     ; 13.610     ;
; -13.085 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[3]  ; clk          ; clk         ; 0.500        ; -0.013     ; 13.610     ;
; -13.085 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[20] ; clk          ; clk         ; 0.500        ; -0.013     ; 13.610     ;
; -13.085 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[24] ; clk          ; clk         ; 0.500        ; -0.013     ; 13.610     ;
; -13.085 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[26] ; clk          ; clk         ; 0.500        ; -0.013     ; 13.610     ;
; -13.085 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[27] ; clk          ; clk         ; 0.500        ; -0.013     ; 13.610     ;
; -13.058 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[4]  ; clk          ; clk         ; 0.500        ; 0.095      ; 13.691     ;
+---------+----------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'rst'                                                                                                              ;
+--------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.724 ; NewState:NEWST|CS[3] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 1.793      ; 3.341      ;
; -1.705 ; NewState:NEWST|CS[2] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 1.793      ; 3.322      ;
; -1.604 ; NewState:NEWST|CS[0] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 1.793      ; 3.221      ;
; -1.562 ; IR:INSTREG|op_out[5] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 1.804      ; 3.190      ;
; -1.523 ; NewState:NEWST|CS[3] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 1.654      ; 3.172      ;
; -1.504 ; NewState:NEWST|CS[2] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 1.654      ; 3.153      ;
; -1.500 ; NewState:NEWST|CS[3] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 1.654      ; 3.097      ;
; -1.481 ; NewState:NEWST|CS[2] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 1.654      ; 3.078      ;
; -1.412 ; NewState:NEWST|CS[1] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 1.793      ; 3.029      ;
; -1.403 ; NewState:NEWST|CS[0] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 1.654      ; 3.052      ;
; -1.380 ; NewState:NEWST|CS[0] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 1.654      ; 2.977      ;
; -1.378 ; NewState:NEWST|CS[3] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 1.654      ; 3.027      ;
; -1.359 ; NewState:NEWST|CS[2] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 1.654      ; 3.008      ;
; -1.258 ; NewState:NEWST|CS[0] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 1.654      ; 2.907      ;
; -1.256 ; IR:INSTREG|op_out[1] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 1.804      ; 2.884      ;
; -1.240 ; IR:INSTREG|op_out[0] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 1.946      ; 3.181      ;
; -1.222 ; IR:INSTREG|op_out[0] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 2.085      ; 3.131      ;
; -1.211 ; NewState:NEWST|CS[1] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 1.654      ; 2.860      ;
; -1.200 ; IR:INSTREG|op_out[4] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 1.946      ; 3.141      ;
; -1.195 ; IR:INSTREG|op_out[1] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 1.665      ; 2.855      ;
; -1.188 ; NewState:NEWST|CS[1] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 1.654      ; 2.785      ;
; -1.145 ; IR:INSTREG|op_out[5] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 1.665      ; 2.805      ;
; -1.076 ; IR:INSTREG|op_out[1] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 1.665      ; 2.684      ;
; -1.066 ; NewState:NEWST|CS[1] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 1.654      ; 2.715      ;
; -0.930 ; IR:INSTREG|op_out[3] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 1.946      ; 2.871      ;
; -0.891 ; IR:INSTREG|op_out[5] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 1.665      ; 2.551      ;
; -0.864 ; IR:INSTREG|op_out[3] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 1.946      ; 2.753      ;
; -0.839 ; IR:INSTREG|op_out[2] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 1.946      ; 2.780      ;
; -0.829 ; IR:INSTREG|op_out[0] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 1.946      ; 2.718      ;
; -0.757 ; IR:INSTREG|op_out[3] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 2.085      ; 2.666      ;
; -0.638 ; IR:INSTREG|op_out[0] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 1.946      ; 2.579      ;
; -0.631 ; IR:INSTREG|op_out[1] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 1.665      ; 2.291      ;
; -0.552 ; IR:INSTREG|op_out[3] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 1.946      ; 2.493      ;
; -0.550 ; IR:INSTREG|op_out[4] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 1.946      ; 2.491      ;
; -0.345 ; IR:INSTREG|op_out[4] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 1.946      ; 2.234      ;
; -0.335 ; IR:INSTREG|op_out[2] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 1.946      ; 2.224      ;
; -0.165 ; IR:INSTREG|op_out[2] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 1.946      ; 2.106      ;
; -0.046 ; IR:INSTREG|op_out[2] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 2.085      ; 1.955      ;
; 0.071  ; IR:INSTREG|op_out[4] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 2.085      ; 1.838      ;
; 0.107  ; IR:INSTREG|op_out[5] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 1.665      ; 1.501      ;
+--------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'rst'                                                                                                               ;
+--------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.247 ; IR:INSTREG|op_out[4] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 2.085      ; 1.838      ;
; -0.164 ; IR:INSTREG|op_out[5] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 1.665      ; 1.501      ;
; -0.130 ; IR:INSTREG|op_out[2] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 2.085      ; 1.955      ;
; 0.070  ; IR:INSTREG|op_out[1] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 1.665      ; 1.735      ;
; 0.160  ; IR:INSTREG|op_out[2] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 1.946      ; 2.106      ;
; 0.245  ; IR:INSTREG|op_out[1] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 1.804      ; 2.049      ;
; 0.278  ; IR:INSTREG|op_out[2] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 1.946      ; 2.224      ;
; 0.288  ; IR:INSTREG|op_out[4] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 1.946      ; 2.234      ;
; 0.414  ; IR:INSTREG|op_out[3] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 1.946      ; 2.360      ;
; 0.545  ; IR:INSTREG|op_out[4] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 1.946      ; 2.491      ;
; 0.547  ; IR:INSTREG|op_out[3] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 1.946      ; 2.493      ;
; 0.581  ; IR:INSTREG|op_out[3] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 2.085      ; 2.666      ;
; 0.626  ; IR:INSTREG|op_out[1] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 1.665      ; 2.291      ;
; 0.633  ; IR:INSTREG|op_out[0] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 1.946      ; 2.579      ;
; 0.772  ; IR:INSTREG|op_out[0] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 1.946      ; 2.718      ;
; 0.807  ; IR:INSTREG|op_out[3] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 1.946      ; 2.753      ;
; 0.834  ; IR:INSTREG|op_out[2] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 1.946      ; 2.780      ;
; 0.846  ; IR:INSTREG|op_out[5] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 1.665      ; 2.511      ;
; 0.871  ; IR:INSTREG|op_out[0] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 1.946      ; 2.817      ;
; 0.921  ; IR:INSTREG|op_out[0] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 2.085      ; 3.006      ;
; 1.019  ; IR:INSTREG|op_out[1] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 1.665      ; 2.684      ;
; 1.021  ; IR:INSTREG|op_out[5] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 1.804      ; 2.825      ;
; 1.061  ; NewState:NEWST|CS[1] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 1.654      ; 2.715      ;
; 1.061  ; NewState:NEWST|CS[1] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 1.654      ; 2.715      ;
; 1.098  ; NewState:NEWST|CS[1] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 1.793      ; 2.891      ;
; 1.131  ; NewState:NEWST|CS[1] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 1.654      ; 2.785      ;
; 1.140  ; IR:INSTREG|op_out[5] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 1.665      ; 2.805      ;
; 1.195  ; IR:INSTREG|op_out[4] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 1.946      ; 3.141      ;
; 1.253  ; NewState:NEWST|CS[0] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 1.654      ; 2.907      ;
; 1.253  ; NewState:NEWST|CS[0] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 1.654      ; 2.907      ;
; 1.290  ; NewState:NEWST|CS[0] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 1.793      ; 3.083      ;
; 1.323  ; NewState:NEWST|CS[0] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 1.654      ; 2.977      ;
; 1.354  ; NewState:NEWST|CS[2] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 1.654      ; 3.008      ;
; 1.354  ; NewState:NEWST|CS[2] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 1.654      ; 3.008      ;
; 1.373  ; NewState:NEWST|CS[3] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 1.654      ; 3.027      ;
; 1.373  ; NewState:NEWST|CS[3] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 1.654      ; 3.027      ;
; 1.391  ; NewState:NEWST|CS[2] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 1.793      ; 3.184      ;
; 1.410  ; NewState:NEWST|CS[3] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 1.793      ; 3.203      ;
; 1.424  ; NewState:NEWST|CS[2] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 1.654      ; 3.078      ;
; 1.443  ; NewState:NEWST|CS[3] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 1.654      ; 3.097      ;
+--------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                    ;
+-------+--------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.626 ; reg32bit:regB|dt_out[26] ; reg32bitEN:REG7SEG|dt_out[26]                                                                    ; clk          ; clk         ; 0.000        ; 0.385      ; 1.297      ;
; 0.652 ; reg32bit:regB|dt_out[30] ; reg32bitEN:REG7SEG|dt_out[30]                                                                    ; clk          ; clk         ; 0.000        ; 0.753      ; 1.691      ;
; 0.658 ; reg32bit:regB|dt_out[31] ; reg32bitEN:REG7SEG|dt_out[31]                                                                    ; clk          ; clk         ; 0.000        ; 0.651      ; 1.595      ;
; 0.847 ; reg32bit:regB|dt_out[19] ; reg32bitEN:REG7SEG|dt_out[19]                                                                    ; clk          ; clk         ; 0.000        ; 0.501      ; 1.634      ;
; 0.881 ; reg32bit:regB|dt_out[28] ; reg32bitEN:REG7SEG|dt_out[28]                                                                    ; clk          ; clk         ; 0.000        ; 0.785      ; 1.952      ;
; 0.930 ; rst                      ; IR:INSTREG|op_out[1]                                                                             ; rst          ; clk         ; 0.000        ; 3.013      ; 4.229      ;
; 0.930 ; rst                      ; IR:INSTREG|op_out[5]                                                                             ; rst          ; clk         ; 0.000        ; 3.013      ; 4.229      ;
; 0.931 ; reg32bit:regB|dt_out[18] ; reg32bitEN:REG7SEG|dt_out[18]                                                                    ; clk          ; clk         ; 0.000        ; 0.531      ; 1.748      ;
; 0.936 ; rst                      ; IR:INSTREG|jump_out[13]                                                                          ; rst          ; clk         ; 0.000        ; 3.011      ; 4.233      ;
; 0.936 ; rst                      ; IR:INSTREG|jump_out[12]                                                                          ; rst          ; clk         ; 0.000        ; 3.011      ; 4.233      ;
; 0.936 ; rst                      ; IR:INSTREG|jump_out[6]                                                                           ; rst          ; clk         ; 0.000        ; 3.011      ; 4.233      ;
; 0.936 ; rst                      ; IR:INSTREG|jump_out[8]                                                                           ; rst          ; clk         ; 0.000        ; 3.011      ; 4.233      ;
; 0.936 ; rst                      ; IR:INSTREG|jump_out[20]                                                                          ; rst          ; clk         ; 0.000        ; 3.011      ; 4.233      ;
; 0.982 ; IR:INSTREG|jump_out[23]  ; reg32bit:regA|dt_out[28]                                                                         ; clk          ; clk         ; 0.000        ; 0.167      ; 1.435      ;
; 0.999 ; rst                      ; IR:INSTREG|jump_out[22]                                                                          ; rst          ; clk         ; 0.000        ; 3.006      ; 4.291      ;
; 0.999 ; rst                      ; IR:INSTREG|jump_out[23]                                                                          ; rst          ; clk         ; 0.000        ; 3.006      ; 4.291      ;
; 0.999 ; rst                      ; IR:INSTREG|jump_out[25]                                                                          ; rst          ; clk         ; 0.000        ; 3.006      ; 4.291      ;
; 1.038 ; IR:INSTREG|jump_out[18]  ; reg32bit:regB|dt_out[21]                                                                         ; clk          ; clk         ; 0.000        ; 0.685      ; 2.009      ;
; 1.061 ; rst                      ; NewState:NEWST|CS[1]                                                                             ; rst          ; clk         ; 0.000        ; 3.024      ; 4.371      ;
; 1.080 ; rst                      ; registerFile:REGFILE|MEM~50                                                                      ; rst          ; clk         ; 0.000        ; 2.712      ; 4.078      ;
; 1.083 ; IR:INSTREG|jump_out[18]  ; reg32bit:regB|dt_out[26]                                                                         ; clk          ; clk         ; 0.000        ; 0.290      ; 1.659      ;
; 1.113 ; rst                      ; registerFile:REGFILE|MEM~137                                                                     ; rst          ; clk         ; 0.000        ; 3.158      ; 4.557      ;
; 1.119 ; rst                      ; registerFile:REGFILE|MEM~153                                                                     ; rst          ; clk         ; 0.000        ; 2.654      ; 4.059      ;
; 1.124 ; NewState:NEWST|CS[2]     ; NewState:NEWST|CS[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.410      ;
; 1.126 ; reg32bit:regB|dt_out[29] ; reg32bitEN:REG7SEG|dt_out[29]                                                                    ; clk          ; clk         ; 0.000        ; 0.797      ; 2.209      ;
; 1.142 ; rst                      ; registerFile:REGFILE|MEM~152                                                                     ; rst          ; clk         ; 0.000        ; 2.394      ; 3.822      ;
; 1.143 ; rst                      ; registerFile:REGFILE|MEM~162                                                                     ; rst          ; clk         ; 0.000        ; 3.158      ; 4.587      ;
; 1.147 ; rst                      ; IR:INSTREG|func_out[0]                                                                           ; rst          ; clk         ; 0.000        ; 3.133      ; 4.566      ;
; 1.147 ; rst                      ; IR:INSTREG|func_out[2]                                                                           ; rst          ; clk         ; 0.000        ; 3.133      ; 4.566      ;
; 1.147 ; rst                      ; IR:INSTREG|func_out[3]                                                                           ; rst          ; clk         ; 0.000        ; 3.133      ; 4.566      ;
; 1.147 ; rst                      ; IR:INSTREG|jump_out[4]                                                                           ; rst          ; clk         ; 0.000        ; 3.133      ; 4.566      ;
; 1.155 ; rst                      ; registerFile:REGFILE|MEM~189                                                                     ; rst          ; clk         ; 0.000        ; 3.090      ; 4.531      ;
; 1.155 ; rst                      ; registerFile:REGFILE|MEM~157                                                                     ; rst          ; clk         ; 0.000        ; 3.091      ; 4.532      ;
; 1.190 ; rst                      ; registerFile:REGFILE|MEM~93                                                                      ; rst          ; clk         ; 0.000        ; 3.120      ; 4.596      ;
; 1.216 ; rst                      ; registerFile:REGFILE|MEM~160                                                                     ; rst          ; clk         ; 0.000        ; 3.091      ; 4.593      ;
; 1.220 ; reg32bit:regB|dt_out[18] ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg18 ; clk          ; clk         ; -0.500       ; 0.469      ; 1.439      ;
; 1.233 ; rst                      ; reg32bit:regALU|dt_out[12]                                                                       ; rst          ; clk         ; 0.000        ; 3.522      ; 5.041      ;
; 1.242 ; rst                      ; IR:INSTREG|op_out[2]                                                                             ; rst          ; clk         ; 0.000        ; 2.732      ; 4.260      ;
; 1.242 ; rst                      ; IR:INSTREG|op_out[3]                                                                             ; rst          ; clk         ; 0.000        ; 2.732      ; 4.260      ;
; 1.242 ; rst                      ; IR:INSTREG|op_out[4]                                                                             ; rst          ; clk         ; 0.000        ; 2.732      ; 4.260      ;
; 1.242 ; rst                      ; IR:INSTREG|op_out[0]                                                                             ; rst          ; clk         ; 0.000        ; 2.732      ; 4.260      ;
; 1.254 ; rst                      ; registerFile:REGFILE|MEM~128                                                                     ; rst          ; clk         ; 0.000        ; 3.121      ; 4.661      ;
; 1.265 ; rst                      ; registerFile:REGFILE|MEM~212                                                                     ; rst          ; clk         ; 0.000        ; 3.135      ; 4.686      ;
; 1.266 ; rst                      ; registerFile:REGFILE|MEM~276                                                                     ; rst          ; clk         ; 0.000        ; 3.135      ; 4.687      ;
; 1.295 ; rst                      ; registerFile:REGFILE|MEM~150                                                                     ; rst          ; clk         ; 0.000        ; 3.091      ; 4.672      ;
; 1.296 ; rst                      ; registerFile:REGFILE|MEM~182                                                                     ; rst          ; clk         ; 0.000        ; 3.090      ; 4.672      ;
; 1.307 ; NewState:NEWST|CS[3]     ; NewState:NEWST|CS[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.593      ;
; 1.327 ; reg32bit:regB|dt_out[19] ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; -0.500       ; 0.439      ; 1.516      ;
; 1.351 ; rst                      ; registerFile:REGFILE|MEM~125                                                                     ; rst          ; clk         ; 0.000        ; 2.723      ; 4.360      ;
; 1.352 ; rst                      ; reg32bit:regALU|dt_out[4]                                                                        ; rst          ; clk         ; 0.000        ; 3.173      ; 4.811      ;
; 1.376 ; rst                      ; registerFile:REGFILE|MEM~262                                                                     ; rst          ; clk         ; 0.000        ; 2.940      ; 4.602      ;
; 1.384 ; rst                      ; registerFile:REGFILE|MEM~51                                                                      ; rst          ; clk         ; 0.000        ; 2.974      ; 4.644      ;
; 1.387 ; reg32bit:regB|dt_out[21] ; reg32bitEN:REG7SEG|dt_out[21]                                                                    ; clk          ; clk         ; 0.000        ; -0.010     ; 1.663      ;
; 1.390 ; rst                      ; registerFile:REGFILE|MEM~268                                                                     ; rst          ; clk         ; 0.000        ; 2.940      ; 4.616      ;
; 1.395 ; reg32bit:regB|dt_out[12] ; reg32bitEN:REG7SEG|dt_out[12]                                                                    ; clk          ; clk         ; 0.000        ; 0.421      ; 2.102      ;
; 1.400 ; IR:INSTREG|jump_out[16]  ; reg32bit:regB|dt_out[30]                                                                         ; clk          ; clk         ; 0.000        ; 0.627      ; 2.313      ;
; 1.401 ; rst                      ; PC:PROGCOUNT|addr_out[8]                                                                         ; rst          ; clk         ; 0.000        ; 3.011      ; 4.698      ;
; 1.401 ; rst                      ; PC:PROGCOUNT|addr_out[20]                                                                        ; rst          ; clk         ; 0.000        ; 3.011      ; 4.698      ;
; 1.405 ; rst                      ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg0 ; rst          ; clk         ; 0.000        ; 3.404      ; 5.059      ;
; 1.411 ; rst                      ; reg32bit:regALU|dt_out[18]                                                                       ; rst          ; clk         ; 0.000        ; 3.092      ; 4.789      ;
; 1.416 ; rst                      ; PC:PROGCOUNT|addr_out[3]                                                                         ; rst          ; clk         ; 0.000        ; 3.011      ; 4.713      ;
; 1.417 ; rst                      ; reg32bit:regALU|dt_out[6]                                                                        ; rst          ; clk         ; 0.000        ; 3.173      ; 4.876      ;
; 1.417 ; rst                      ; PC:PROGCOUNT|addr_out[24]                                                                        ; rst          ; clk         ; 0.000        ; 3.011      ; 4.714      ;
; 1.417 ; rst                      ; PC:PROGCOUNT|addr_out[26]                                                                        ; rst          ; clk         ; 0.000        ; 3.011      ; 4.714      ;
; 1.418 ; IR:INSTREG|jump_out[23]  ; reg32bit:regA|dt_out[31]                                                                         ; clk          ; clk         ; 0.000        ; -0.282     ; 1.422      ;
; 1.419 ; rst                      ; PC:PROGCOUNT|addr_out[27]                                                                        ; rst          ; clk         ; 0.000        ; 3.011      ; 4.716      ;
; 1.420 ; IR:INSTREG|jump_out[23]  ; reg32bit:regA|dt_out[30]                                                                         ; clk          ; clk         ; 0.000        ; -0.282     ; 1.424      ;
; 1.427 ; rst                      ; registerFile:REGFILE|MEM~202                                                                     ; rst          ; clk         ; 0.000        ; 2.997      ; 4.710      ;
; 1.430 ; rst                      ; IR:INSTREG|op_out[1]                                                                             ; rst          ; clk         ; -0.500       ; 3.013      ; 4.229      ;
; 1.430 ; rst                      ; IR:INSTREG|op_out[5]                                                                             ; rst          ; clk         ; -0.500       ; 3.013      ; 4.229      ;
; 1.436 ; rst                      ; IR:INSTREG|jump_out[13]                                                                          ; rst          ; clk         ; -0.500       ; 3.011      ; 4.233      ;
; 1.436 ; rst                      ; IR:INSTREG|jump_out[12]                                                                          ; rst          ; clk         ; -0.500       ; 3.011      ; 4.233      ;
; 1.436 ; rst                      ; IR:INSTREG|jump_out[6]                                                                           ; rst          ; clk         ; -0.500       ; 3.011      ; 4.233      ;
; 1.436 ; rst                      ; IR:INSTREG|jump_out[8]                                                                           ; rst          ; clk         ; -0.500       ; 3.011      ; 4.233      ;
; 1.436 ; rst                      ; IR:INSTREG|jump_out[20]                                                                          ; rst          ; clk         ; -0.500       ; 3.011      ; 4.233      ;
; 1.441 ; rst                      ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg0 ; rst          ; clk         ; 0.000        ; 3.368      ; 5.059      ;
; 1.445 ; IR:INSTREG|jump_out[23]  ; reg32bit:regA|dt_out[10]                                                                         ; clk          ; clk         ; 0.000        ; 0.516      ; 2.247      ;
; 1.447 ; IR:INSTREG|jump_out[18]  ; reg32bit:regB|dt_out[7]                                                                          ; clk          ; clk         ; 0.000        ; 0.627      ; 2.360      ;
; 1.448 ; IR:INSTREG|jump_out[18]  ; reg32bit:regB|dt_out[30]                                                                         ; clk          ; clk         ; 0.000        ; 0.627      ; 2.361      ;
; 1.453 ; IR:INSTREG|jump_out[18]  ; reg32bit:regB|dt_out[23]                                                                         ; clk          ; clk         ; 0.000        ; 0.627      ; 2.366      ;
; 1.463 ; rst                      ; reg32bit:regALU|dt_out[29]                                                                       ; rst          ; clk         ; 0.000        ; 3.522      ; 5.271      ;
; 1.480 ; rst                      ; registerFile:REGFILE|MEM~190                                                                     ; rst          ; clk         ; 0.000        ; 3.082      ; 4.848      ;
; 1.480 ; rst                      ; registerFile:REGFILE|MEM~191                                                                     ; rst          ; clk         ; 0.000        ; 3.082      ; 4.848      ;
; 1.480 ; rst                      ; registerFile:REGFILE|MEM~194                                                                     ; rst          ; clk         ; 0.000        ; 3.082      ; 4.848      ;
; 1.480 ; rst                      ; registerFile:REGFILE|MEM~195                                                                     ; rst          ; clk         ; 0.000        ; 3.082      ; 4.848      ;
; 1.481 ; rst                      ; registerFile:REGFILE|MEM~285                                                                     ; rst          ; clk         ; 0.000        ; 2.976      ; 4.743      ;
; 1.486 ; rst                      ; registerFile:REGFILE|MEM~198                                                                     ; rst          ; clk         ; 0.000        ; 3.005      ; 4.777      ;
; 1.499 ; rst                      ; IR:INSTREG|jump_out[22]                                                                          ; rst          ; clk         ; -0.500       ; 3.006      ; 4.291      ;
; 1.499 ; rst                      ; IR:INSTREG|jump_out[23]                                                                          ; rst          ; clk         ; -0.500       ; 3.006      ; 4.291      ;
; 1.499 ; rst                      ; IR:INSTREG|jump_out[25]                                                                          ; rst          ; clk         ; -0.500       ; 3.006      ; 4.291      ;
; 1.500 ; rst                      ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg2 ; rst          ; clk         ; 0.000        ; 3.404      ; 5.154      ;
; 1.508 ; IR:INSTREG|jump_out[25]  ; PC:PROGCOUNT|addr_out[27]                                                                        ; clk          ; clk         ; -0.500       ; 0.005      ; 1.299      ;
; 1.511 ; rst                      ; registerFile:REGFILE|MEM~134                                                                     ; rst          ; clk         ; 0.000        ; 2.394      ; 4.191      ;
; 1.511 ; rst                      ; registerFile:REGFILE|MEM~139                                                                     ; rst          ; clk         ; 0.000        ; 2.394      ; 4.191      ;
; 1.511 ; rst                      ; registerFile:REGFILE|MEM~141                                                                     ; rst          ; clk         ; 0.000        ; 2.394      ; 4.191      ;
; 1.511 ; rst                      ; registerFile:REGFILE|MEM~142                                                                     ; rst          ; clk         ; 0.000        ; 2.394      ; 4.191      ;
; 1.511 ; rst                      ; registerFile:REGFILE|MEM~144                                                                     ; rst          ; clk         ; 0.000        ; 2.394      ; 4.191      ;
; 1.511 ; rst                      ; registerFile:REGFILE|MEM~146                                                                     ; rst          ; clk         ; 0.000        ; 2.394      ; 4.191      ;
; 1.511 ; rst                      ; registerFile:REGFILE|MEM~147                                                                     ; rst          ; clk         ; 0.000        ; 2.394      ; 4.191      ;
; 1.511 ; rst                      ; registerFile:REGFILE|MEM~158                                                                     ; rst          ; clk         ; 0.000        ; 2.394      ; 4.191      ;
+-------+--------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                          ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.075 ; rst       ; PC:PROGCOUNT|addr_out[4]  ; rst          ; clk         ; 0.500        ; 3.119      ; 3.582      ;
; 0.075 ; rst       ; PC:PROGCOUNT|addr_out[7]  ; rst          ; clk         ; 0.500        ; 3.119      ; 3.582      ;
; 0.075 ; rst       ; PC:PROGCOUNT|addr_out[10] ; rst          ; clk         ; 0.500        ; 3.119      ; 3.582      ;
; 0.075 ; rst       ; PC:PROGCOUNT|addr_out[11] ; rst          ; clk         ; 0.500        ; 3.119      ; 3.582      ;
; 0.075 ; rst       ; PC:PROGCOUNT|addr_out[21] ; rst          ; clk         ; 0.500        ; 3.119      ; 3.582      ;
; 0.075 ; rst       ; PC:PROGCOUNT|addr_out[22] ; rst          ; clk         ; 0.500        ; 3.119      ; 3.582      ;
; 0.075 ; rst       ; PC:PROGCOUNT|addr_out[23] ; rst          ; clk         ; 0.500        ; 3.119      ; 3.582      ;
; 0.085 ; rst       ; PC:PROGCOUNT|addr_out[0]  ; rst          ; clk         ; 0.500        ; 3.434      ; 3.887      ;
; 0.163 ; rst       ; PC:PROGCOUNT|addr_out[8]  ; rst          ; clk         ; 0.500        ; 3.011      ; 3.386      ;
; 0.163 ; rst       ; PC:PROGCOUNT|addr_out[3]  ; rst          ; clk         ; 0.500        ; 3.011      ; 3.386      ;
; 0.163 ; rst       ; PC:PROGCOUNT|addr_out[20] ; rst          ; clk         ; 0.500        ; 3.011      ; 3.386      ;
; 0.163 ; rst       ; PC:PROGCOUNT|addr_out[24] ; rst          ; clk         ; 0.500        ; 3.011      ; 3.386      ;
; 0.163 ; rst       ; PC:PROGCOUNT|addr_out[26] ; rst          ; clk         ; 0.500        ; 3.011      ; 3.386      ;
; 0.163 ; rst       ; PC:PROGCOUNT|addr_out[27] ; rst          ; clk         ; 0.500        ; 3.011      ; 3.386      ;
; 0.215 ; rst       ; PC:PROGCOUNT|addr_out[25] ; rst          ; clk         ; 0.500        ; 2.926      ; 3.249      ;
; 0.299 ; rst       ; PC:PROGCOUNT|addr_out[1]  ; rst          ; clk         ; 0.500        ; 3.131      ; 3.370      ;
; 0.299 ; rst       ; PC:PROGCOUNT|addr_out[5]  ; rst          ; clk         ; 0.500        ; 3.131      ; 3.370      ;
; 0.299 ; rst       ; PC:PROGCOUNT|addr_out[6]  ; rst          ; clk         ; 0.500        ; 3.131      ; 3.370      ;
; 0.299 ; rst       ; PC:PROGCOUNT|addr_out[17] ; rst          ; clk         ; 0.500        ; 3.131      ; 3.370      ;
; 0.299 ; rst       ; PC:PROGCOUNT|addr_out[18] ; rst          ; clk         ; 0.500        ; 3.131      ; 3.370      ;
; 0.299 ; rst       ; PC:PROGCOUNT|addr_out[19] ; rst          ; clk         ; 0.500        ; 3.131      ; 3.370      ;
; 0.323 ; rst       ; PC:PROGCOUNT|addr_out[2]  ; rst          ; clk         ; 0.500        ; 3.128      ; 3.343      ;
; 0.323 ; rst       ; PC:PROGCOUNT|addr_out[9]  ; rst          ; clk         ; 0.500        ; 3.128      ; 3.343      ;
; 0.352 ; rst       ; PC:PROGCOUNT|addr_out[29] ; rst          ; clk         ; 0.500        ; 3.098      ; 3.284      ;
; 0.352 ; rst       ; PC:PROGCOUNT|addr_out[30] ; rst          ; clk         ; 0.500        ; 3.098      ; 3.284      ;
; 0.352 ; rst       ; PC:PROGCOUNT|addr_out[28] ; rst          ; clk         ; 0.500        ; 3.098      ; 3.284      ;
; 0.352 ; rst       ; PC:PROGCOUNT|addr_out[31] ; rst          ; clk         ; 0.500        ; 3.098      ; 3.284      ;
; 0.355 ; rst       ; PC:PROGCOUNT|addr_out[12] ; rst          ; clk         ; 0.500        ; 3.091      ; 3.274      ;
; 0.355 ; rst       ; PC:PROGCOUNT|addr_out[13] ; rst          ; clk         ; 0.500        ; 3.091      ; 3.274      ;
; 0.355 ; rst       ; PC:PROGCOUNT|addr_out[14] ; rst          ; clk         ; 0.500        ; 3.091      ; 3.274      ;
; 0.355 ; rst       ; PC:PROGCOUNT|addr_out[15] ; rst          ; clk         ; 0.500        ; 3.091      ; 3.274      ;
; 0.355 ; rst       ; PC:PROGCOUNT|addr_out[16] ; rst          ; clk         ; 0.500        ; 3.091      ; 3.274      ;
; 0.575 ; rst       ; PC:PROGCOUNT|addr_out[4]  ; rst          ; clk         ; 1.000        ; 3.119      ; 3.582      ;
; 0.575 ; rst       ; PC:PROGCOUNT|addr_out[7]  ; rst          ; clk         ; 1.000        ; 3.119      ; 3.582      ;
; 0.575 ; rst       ; PC:PROGCOUNT|addr_out[10] ; rst          ; clk         ; 1.000        ; 3.119      ; 3.582      ;
; 0.575 ; rst       ; PC:PROGCOUNT|addr_out[11] ; rst          ; clk         ; 1.000        ; 3.119      ; 3.582      ;
; 0.575 ; rst       ; PC:PROGCOUNT|addr_out[21] ; rst          ; clk         ; 1.000        ; 3.119      ; 3.582      ;
; 0.575 ; rst       ; PC:PROGCOUNT|addr_out[22] ; rst          ; clk         ; 1.000        ; 3.119      ; 3.582      ;
; 0.575 ; rst       ; PC:PROGCOUNT|addr_out[23] ; rst          ; clk         ; 1.000        ; 3.119      ; 3.582      ;
; 0.585 ; rst       ; PC:PROGCOUNT|addr_out[0]  ; rst          ; clk         ; 1.000        ; 3.434      ; 3.887      ;
; 0.663 ; rst       ; PC:PROGCOUNT|addr_out[8]  ; rst          ; clk         ; 1.000        ; 3.011      ; 3.386      ;
; 0.663 ; rst       ; PC:PROGCOUNT|addr_out[3]  ; rst          ; clk         ; 1.000        ; 3.011      ; 3.386      ;
; 0.663 ; rst       ; PC:PROGCOUNT|addr_out[20] ; rst          ; clk         ; 1.000        ; 3.011      ; 3.386      ;
; 0.663 ; rst       ; PC:PROGCOUNT|addr_out[24] ; rst          ; clk         ; 1.000        ; 3.011      ; 3.386      ;
; 0.663 ; rst       ; PC:PROGCOUNT|addr_out[26] ; rst          ; clk         ; 1.000        ; 3.011      ; 3.386      ;
; 0.663 ; rst       ; PC:PROGCOUNT|addr_out[27] ; rst          ; clk         ; 1.000        ; 3.011      ; 3.386      ;
; 0.715 ; rst       ; PC:PROGCOUNT|addr_out[25] ; rst          ; clk         ; 1.000        ; 2.926      ; 3.249      ;
; 0.799 ; rst       ; PC:PROGCOUNT|addr_out[1]  ; rst          ; clk         ; 1.000        ; 3.131      ; 3.370      ;
; 0.799 ; rst       ; PC:PROGCOUNT|addr_out[5]  ; rst          ; clk         ; 1.000        ; 3.131      ; 3.370      ;
; 0.799 ; rst       ; PC:PROGCOUNT|addr_out[6]  ; rst          ; clk         ; 1.000        ; 3.131      ; 3.370      ;
; 0.799 ; rst       ; PC:PROGCOUNT|addr_out[17] ; rst          ; clk         ; 1.000        ; 3.131      ; 3.370      ;
; 0.799 ; rst       ; PC:PROGCOUNT|addr_out[18] ; rst          ; clk         ; 1.000        ; 3.131      ; 3.370      ;
; 0.799 ; rst       ; PC:PROGCOUNT|addr_out[19] ; rst          ; clk         ; 1.000        ; 3.131      ; 3.370      ;
; 0.823 ; rst       ; PC:PROGCOUNT|addr_out[2]  ; rst          ; clk         ; 1.000        ; 3.128      ; 3.343      ;
; 0.823 ; rst       ; PC:PROGCOUNT|addr_out[9]  ; rst          ; clk         ; 1.000        ; 3.128      ; 3.343      ;
; 0.852 ; rst       ; PC:PROGCOUNT|addr_out[29] ; rst          ; clk         ; 1.000        ; 3.098      ; 3.284      ;
; 0.852 ; rst       ; PC:PROGCOUNT|addr_out[30] ; rst          ; clk         ; 1.000        ; 3.098      ; 3.284      ;
; 0.852 ; rst       ; PC:PROGCOUNT|addr_out[28] ; rst          ; clk         ; 1.000        ; 3.098      ; 3.284      ;
; 0.852 ; rst       ; PC:PROGCOUNT|addr_out[31] ; rst          ; clk         ; 1.000        ; 3.098      ; 3.284      ;
; 0.855 ; rst       ; PC:PROGCOUNT|addr_out[12] ; rst          ; clk         ; 1.000        ; 3.091      ; 3.274      ;
; 0.855 ; rst       ; PC:PROGCOUNT|addr_out[13] ; rst          ; clk         ; 1.000        ; 3.091      ; 3.274      ;
; 0.855 ; rst       ; PC:PROGCOUNT|addr_out[14] ; rst          ; clk         ; 1.000        ; 3.091      ; 3.274      ;
; 0.855 ; rst       ; PC:PROGCOUNT|addr_out[15] ; rst          ; clk         ; 1.000        ; 3.091      ; 3.274      ;
; 0.855 ; rst       ; PC:PROGCOUNT|addr_out[16] ; rst          ; clk         ; 1.000        ; 3.091      ; 3.274      ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                            ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.103 ; rst       ; PC:PROGCOUNT|addr_out[12] ; rst          ; clk         ; 0.000        ; 3.091      ; 3.274      ;
; -0.103 ; rst       ; PC:PROGCOUNT|addr_out[13] ; rst          ; clk         ; 0.000        ; 3.091      ; 3.274      ;
; -0.103 ; rst       ; PC:PROGCOUNT|addr_out[14] ; rst          ; clk         ; 0.000        ; 3.091      ; 3.274      ;
; -0.103 ; rst       ; PC:PROGCOUNT|addr_out[15] ; rst          ; clk         ; 0.000        ; 3.091      ; 3.274      ;
; -0.103 ; rst       ; PC:PROGCOUNT|addr_out[16] ; rst          ; clk         ; 0.000        ; 3.091      ; 3.274      ;
; -0.100 ; rst       ; PC:PROGCOUNT|addr_out[29] ; rst          ; clk         ; 0.000        ; 3.098      ; 3.284      ;
; -0.100 ; rst       ; PC:PROGCOUNT|addr_out[30] ; rst          ; clk         ; 0.000        ; 3.098      ; 3.284      ;
; -0.100 ; rst       ; PC:PROGCOUNT|addr_out[28] ; rst          ; clk         ; 0.000        ; 3.098      ; 3.284      ;
; -0.100 ; rst       ; PC:PROGCOUNT|addr_out[31] ; rst          ; clk         ; 0.000        ; 3.098      ; 3.284      ;
; -0.071 ; rst       ; PC:PROGCOUNT|addr_out[2]  ; rst          ; clk         ; 0.000        ; 3.128      ; 3.343      ;
; -0.071 ; rst       ; PC:PROGCOUNT|addr_out[9]  ; rst          ; clk         ; 0.000        ; 3.128      ; 3.343      ;
; -0.047 ; rst       ; PC:PROGCOUNT|addr_out[1]  ; rst          ; clk         ; 0.000        ; 3.131      ; 3.370      ;
; -0.047 ; rst       ; PC:PROGCOUNT|addr_out[5]  ; rst          ; clk         ; 0.000        ; 3.131      ; 3.370      ;
; -0.047 ; rst       ; PC:PROGCOUNT|addr_out[6]  ; rst          ; clk         ; 0.000        ; 3.131      ; 3.370      ;
; -0.047 ; rst       ; PC:PROGCOUNT|addr_out[17] ; rst          ; clk         ; 0.000        ; 3.131      ; 3.370      ;
; -0.047 ; rst       ; PC:PROGCOUNT|addr_out[18] ; rst          ; clk         ; 0.000        ; 3.131      ; 3.370      ;
; -0.047 ; rst       ; PC:PROGCOUNT|addr_out[19] ; rst          ; clk         ; 0.000        ; 3.131      ; 3.370      ;
; 0.037  ; rst       ; PC:PROGCOUNT|addr_out[25] ; rst          ; clk         ; 0.000        ; 2.926      ; 3.249      ;
; 0.089  ; rst       ; PC:PROGCOUNT|addr_out[8]  ; rst          ; clk         ; 0.000        ; 3.011      ; 3.386      ;
; 0.089  ; rst       ; PC:PROGCOUNT|addr_out[3]  ; rst          ; clk         ; 0.000        ; 3.011      ; 3.386      ;
; 0.089  ; rst       ; PC:PROGCOUNT|addr_out[20] ; rst          ; clk         ; 0.000        ; 3.011      ; 3.386      ;
; 0.089  ; rst       ; PC:PROGCOUNT|addr_out[24] ; rst          ; clk         ; 0.000        ; 3.011      ; 3.386      ;
; 0.089  ; rst       ; PC:PROGCOUNT|addr_out[26] ; rst          ; clk         ; 0.000        ; 3.011      ; 3.386      ;
; 0.089  ; rst       ; PC:PROGCOUNT|addr_out[27] ; rst          ; clk         ; 0.000        ; 3.011      ; 3.386      ;
; 0.167  ; rst       ; PC:PROGCOUNT|addr_out[0]  ; rst          ; clk         ; 0.000        ; 3.434      ; 3.887      ;
; 0.177  ; rst       ; PC:PROGCOUNT|addr_out[4]  ; rst          ; clk         ; 0.000        ; 3.119      ; 3.582      ;
; 0.177  ; rst       ; PC:PROGCOUNT|addr_out[7]  ; rst          ; clk         ; 0.000        ; 3.119      ; 3.582      ;
; 0.177  ; rst       ; PC:PROGCOUNT|addr_out[10] ; rst          ; clk         ; 0.000        ; 3.119      ; 3.582      ;
; 0.177  ; rst       ; PC:PROGCOUNT|addr_out[11] ; rst          ; clk         ; 0.000        ; 3.119      ; 3.582      ;
; 0.177  ; rst       ; PC:PROGCOUNT|addr_out[21] ; rst          ; clk         ; 0.000        ; 3.119      ; 3.582      ;
; 0.177  ; rst       ; PC:PROGCOUNT|addr_out[22] ; rst          ; clk         ; 0.000        ; 3.119      ; 3.582      ;
; 0.177  ; rst       ; PC:PROGCOUNT|addr_out[23] ; rst          ; clk         ; 0.000        ; 3.119      ; 3.582      ;
; 0.397  ; rst       ; PC:PROGCOUNT|addr_out[12] ; rst          ; clk         ; -0.500       ; 3.091      ; 3.274      ;
; 0.397  ; rst       ; PC:PROGCOUNT|addr_out[13] ; rst          ; clk         ; -0.500       ; 3.091      ; 3.274      ;
; 0.397  ; rst       ; PC:PROGCOUNT|addr_out[14] ; rst          ; clk         ; -0.500       ; 3.091      ; 3.274      ;
; 0.397  ; rst       ; PC:PROGCOUNT|addr_out[15] ; rst          ; clk         ; -0.500       ; 3.091      ; 3.274      ;
; 0.397  ; rst       ; PC:PROGCOUNT|addr_out[16] ; rst          ; clk         ; -0.500       ; 3.091      ; 3.274      ;
; 0.400  ; rst       ; PC:PROGCOUNT|addr_out[29] ; rst          ; clk         ; -0.500       ; 3.098      ; 3.284      ;
; 0.400  ; rst       ; PC:PROGCOUNT|addr_out[30] ; rst          ; clk         ; -0.500       ; 3.098      ; 3.284      ;
; 0.400  ; rst       ; PC:PROGCOUNT|addr_out[28] ; rst          ; clk         ; -0.500       ; 3.098      ; 3.284      ;
; 0.400  ; rst       ; PC:PROGCOUNT|addr_out[31] ; rst          ; clk         ; -0.500       ; 3.098      ; 3.284      ;
; 0.429  ; rst       ; PC:PROGCOUNT|addr_out[2]  ; rst          ; clk         ; -0.500       ; 3.128      ; 3.343      ;
; 0.429  ; rst       ; PC:PROGCOUNT|addr_out[9]  ; rst          ; clk         ; -0.500       ; 3.128      ; 3.343      ;
; 0.453  ; rst       ; PC:PROGCOUNT|addr_out[1]  ; rst          ; clk         ; -0.500       ; 3.131      ; 3.370      ;
; 0.453  ; rst       ; PC:PROGCOUNT|addr_out[5]  ; rst          ; clk         ; -0.500       ; 3.131      ; 3.370      ;
; 0.453  ; rst       ; PC:PROGCOUNT|addr_out[6]  ; rst          ; clk         ; -0.500       ; 3.131      ; 3.370      ;
; 0.453  ; rst       ; PC:PROGCOUNT|addr_out[17] ; rst          ; clk         ; -0.500       ; 3.131      ; 3.370      ;
; 0.453  ; rst       ; PC:PROGCOUNT|addr_out[18] ; rst          ; clk         ; -0.500       ; 3.131      ; 3.370      ;
; 0.453  ; rst       ; PC:PROGCOUNT|addr_out[19] ; rst          ; clk         ; -0.500       ; 3.131      ; 3.370      ;
; 0.537  ; rst       ; PC:PROGCOUNT|addr_out[25] ; rst          ; clk         ; -0.500       ; 2.926      ; 3.249      ;
; 0.589  ; rst       ; PC:PROGCOUNT|addr_out[8]  ; rst          ; clk         ; -0.500       ; 3.011      ; 3.386      ;
; 0.589  ; rst       ; PC:PROGCOUNT|addr_out[3]  ; rst          ; clk         ; -0.500       ; 3.011      ; 3.386      ;
; 0.589  ; rst       ; PC:PROGCOUNT|addr_out[20] ; rst          ; clk         ; -0.500       ; 3.011      ; 3.386      ;
; 0.589  ; rst       ; PC:PROGCOUNT|addr_out[24] ; rst          ; clk         ; -0.500       ; 3.011      ; 3.386      ;
; 0.589  ; rst       ; PC:PROGCOUNT|addr_out[26] ; rst          ; clk         ; -0.500       ; 3.011      ; 3.386      ;
; 0.589  ; rst       ; PC:PROGCOUNT|addr_out[27] ; rst          ; clk         ; -0.500       ; 3.011      ; 3.386      ;
; 0.667  ; rst       ; PC:PROGCOUNT|addr_out[0]  ; rst          ; clk         ; -0.500       ; 3.434      ; 3.887      ;
; 0.677  ; rst       ; PC:PROGCOUNT|addr_out[4]  ; rst          ; clk         ; -0.500       ; 3.119      ; 3.582      ;
; 0.677  ; rst       ; PC:PROGCOUNT|addr_out[7]  ; rst          ; clk         ; -0.500       ; 3.119      ; 3.582      ;
; 0.677  ; rst       ; PC:PROGCOUNT|addr_out[10] ; rst          ; clk         ; -0.500       ; 3.119      ; 3.582      ;
; 0.677  ; rst       ; PC:PROGCOUNT|addr_out[11] ; rst          ; clk         ; -0.500       ; 3.119      ; 3.582      ;
; 0.677  ; rst       ; PC:PROGCOUNT|addr_out[21] ; rst          ; clk         ; -0.500       ; 3.119      ; 3.582      ;
; 0.677  ; rst       ; PC:PROGCOUNT|addr_out[22] ; rst          ; clk         ; -0.500       ; 3.119      ; 3.582      ;
; 0.677  ; rst       ; PC:PROGCOUNT|addr_out[23] ; rst          ; clk         ; -0.500       ; 3.119      ; 3.582      ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'rst'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; rst   ; Rise       ; rst                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CONTROLU|nxt_st[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CONTROLU|nxt_st[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CONTROLU|nxt_st[1]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CONTROLU|nxt_st[1]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CONTROLU|nxt_st[1]~6clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CONTROLU|nxt_st[1]~6clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CONTROLU|nxt_st[1]~6clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CONTROLU|nxt_st[1]~6clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CONTROLU|nxt_st[1]~6|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CONTROLU|nxt_st[1]~6|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; CONTROLU|nxt_st[1]~6|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; CONTROLU|nxt_st[1]~6|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CONTROLU|nxt_st[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CONTROLU|nxt_st[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CONTROLU|nxt_st[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CONTROLU|nxt_st[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; controlUnit:CONTROLU|nxt_st[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; controlUnit:CONTROLU|nxt_st[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; controlUnit:CONTROLU|nxt_st[1]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; controlUnit:CONTROLU|nxt_st[1]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; controlUnit:CONTROLU|nxt_st[2]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; controlUnit:CONTROLU|nxt_st[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; controlUnit:CONTROLU|nxt_st[3]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; controlUnit:CONTROLU|nxt_st[3]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst|combout                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key[*]    ; clk        ; 4.126  ; 4.126  ; Rise       ; clk             ;
;  key[0]   ; clk        ; 3.678  ; 3.678  ; Rise       ; clk             ;
;  key[1]   ; clk        ; 2.912  ; 2.912  ; Rise       ; clk             ;
;  key[2]   ; clk        ; 3.990  ; 3.990  ; Rise       ; clk             ;
;  key[3]   ; clk        ; 3.415  ; 3.415  ; Rise       ; clk             ;
;  key[4]   ; clk        ; 4.120  ; 4.120  ; Rise       ; clk             ;
;  key[5]   ; clk        ; 3.600  ; 3.600  ; Rise       ; clk             ;
;  key[6]   ; clk        ; 4.126  ; 4.126  ; Rise       ; clk             ;
;  key[7]   ; clk        ; 3.905  ; 3.905  ; Rise       ; clk             ;
;  key[8]   ; clk        ; 4.114  ; 4.114  ; Rise       ; clk             ;
; rst       ; clk        ; 7.494  ; 7.494  ; Rise       ; clk             ;
; rst       ; clk        ; 11.289 ; 11.289 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key[*]    ; clk        ; -1.334 ; -1.334 ; Rise       ; clk             ;
;  key[0]   ; clk        ; -1.502 ; -1.502 ; Rise       ; clk             ;
;  key[1]   ; clk        ; -1.334 ; -1.334 ; Rise       ; clk             ;
;  key[2]   ; clk        ; -2.052 ; -2.052 ; Rise       ; clk             ;
;  key[3]   ; clk        ; -2.153 ; -2.153 ; Rise       ; clk             ;
;  key[4]   ; clk        ; -2.472 ; -2.472 ; Rise       ; clk             ;
;  key[5]   ; clk        ; -2.295 ; -2.295 ; Rise       ; clk             ;
;  key[6]   ; clk        ; -3.290 ; -3.290 ; Rise       ; clk             ;
;  key[7]   ; clk        ; -2.820 ; -2.820 ; Rise       ; clk             ;
;  key[8]   ; clk        ; -2.941 ; -2.941 ; Rise       ; clk             ;
; rst       ; clk        ; -0.930 ; -0.930 ; Rise       ; clk             ;
; rst       ; clk        ; -1.080 ; -1.080 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg7exit[*]  ; clk        ; 17.949 ; 17.949 ; Rise       ; clk             ;
;  seg7exit[0] ; clk        ; 17.776 ; 17.776 ; Rise       ; clk             ;
;  seg7exit[1] ; clk        ; 17.442 ; 17.442 ; Rise       ; clk             ;
;  seg7exit[2] ; clk        ; 17.279 ; 17.279 ; Rise       ; clk             ;
;  seg7exit[3] ; clk        ; 16.490 ; 16.490 ; Rise       ; clk             ;
;  seg7exit[4] ; clk        ; 17.234 ; 17.234 ; Rise       ; clk             ;
;  seg7exit[5] ; clk        ; 17.949 ; 17.949 ; Rise       ; clk             ;
;  seg7exit[6] ; clk        ; 17.743 ; 17.743 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg7exit[*]  ; clk        ; 11.075 ; 11.075 ; Rise       ; clk             ;
;  seg7exit[0] ; clk        ; 12.186 ; 12.186 ; Rise       ; clk             ;
;  seg7exit[1] ; clk        ; 11.075 ; 11.075 ; Rise       ; clk             ;
;  seg7exit[2] ; clk        ; 12.481 ; 12.481 ; Rise       ; clk             ;
;  seg7exit[3] ; clk        ; 11.299 ; 11.299 ; Rise       ; clk             ;
;  seg7exit[4] ; clk        ; 11.803 ; 11.803 ; Rise       ; clk             ;
;  seg7exit[5] ; clk        ; 12.781 ; 12.781 ; Rise       ; clk             ;
;  seg7exit[6] ; clk        ; 11.864 ; 11.864 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -5.165 ; -1435.988     ;
; rst   ; 0.331  ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; rst   ; -0.385 ; -1.277        ;
; clk   ; 0.203  ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.384 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.098 ; -1.262        ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.880 ; -759.702              ;
; rst   ; -1.380 ; -1.380                ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                         ;
+--------+----------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -5.165 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[25] ; clk          ; clk         ; 0.500        ; -0.056     ; 5.641      ;
; -5.155 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[25] ; clk          ; clk         ; 0.500        ; -0.056     ; 5.631      ;
; -5.103 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[12] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.648      ;
; -5.103 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[13] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.648      ;
; -5.103 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[14] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.648      ;
; -5.103 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[15] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.648      ;
; -5.103 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[16] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.648      ;
; -5.099 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[25] ; clk          ; clk         ; 0.500        ; -0.056     ; 5.575      ;
; -5.093 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[12] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.638      ;
; -5.093 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[13] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.638      ;
; -5.093 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[14] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.638      ;
; -5.093 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[15] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.638      ;
; -5.093 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[16] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.638      ;
; -5.083 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[8]  ; clk          ; clk         ; 0.500        ; -0.012     ; 5.603      ;
; -5.083 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[3]  ; clk          ; clk         ; 0.500        ; -0.012     ; 5.603      ;
; -5.083 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[20] ; clk          ; clk         ; 0.500        ; -0.012     ; 5.603      ;
; -5.083 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[24] ; clk          ; clk         ; 0.500        ; -0.012     ; 5.603      ;
; -5.083 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[26] ; clk          ; clk         ; 0.500        ; -0.012     ; 5.603      ;
; -5.083 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[27] ; clk          ; clk         ; 0.500        ; -0.012     ; 5.603      ;
; -5.073 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[8]  ; clk          ; clk         ; 0.500        ; -0.012     ; 5.593      ;
; -5.073 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[3]  ; clk          ; clk         ; 0.500        ; -0.012     ; 5.593      ;
; -5.073 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[20] ; clk          ; clk         ; 0.500        ; -0.012     ; 5.593      ;
; -5.073 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[24] ; clk          ; clk         ; 0.500        ; -0.012     ; 5.593      ;
; -5.073 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[26] ; clk          ; clk         ; 0.500        ; -0.012     ; 5.593      ;
; -5.073 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[27] ; clk          ; clk         ; 0.500        ; -0.012     ; 5.593      ;
; -5.066 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[4]  ; clk          ; clk         ; 0.500        ; 0.043      ; 5.641      ;
; -5.066 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[7]  ; clk          ; clk         ; 0.500        ; 0.043      ; 5.641      ;
; -5.066 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[10] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.641      ;
; -5.066 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[11] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.641      ;
; -5.066 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[21] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.641      ;
; -5.066 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[22] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.641      ;
; -5.066 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[23] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.641      ;
; -5.062 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[1]  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.641      ;
; -5.062 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[5]  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.641      ;
; -5.062 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[6]  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.641      ;
; -5.062 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[17] ; clk          ; clk         ; 0.500        ; 0.047      ; 5.641      ;
; -5.062 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[18] ; clk          ; clk         ; 0.500        ; 0.047      ; 5.641      ;
; -5.062 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[19] ; clk          ; clk         ; 0.500        ; 0.047      ; 5.641      ;
; -5.056 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[4]  ; clk          ; clk         ; 0.500        ; 0.043      ; 5.631      ;
; -5.056 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[7]  ; clk          ; clk         ; 0.500        ; 0.043      ; 5.631      ;
; -5.056 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[10] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.631      ;
; -5.056 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[11] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.631      ;
; -5.056 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[21] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.631      ;
; -5.056 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[22] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.631      ;
; -5.056 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[23] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.631      ;
; -5.052 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[1]  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.631      ;
; -5.052 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[5]  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.631      ;
; -5.052 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[6]  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.631      ;
; -5.052 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[17] ; clk          ; clk         ; 0.500        ; 0.047      ; 5.631      ;
; -5.052 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[18] ; clk          ; clk         ; 0.500        ; 0.047      ; 5.631      ;
; -5.052 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[19] ; clk          ; clk         ; 0.500        ; 0.047      ; 5.631      ;
; -5.037 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[12] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.582      ;
; -5.037 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[13] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.582      ;
; -5.037 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[14] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.582      ;
; -5.037 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[15] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.582      ;
; -5.037 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[16] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.582      ;
; -5.031 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[25] ; clk          ; clk         ; 0.500        ; -0.056     ; 5.507      ;
; -5.017 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[8]  ; clk          ; clk         ; 0.500        ; -0.012     ; 5.537      ;
; -5.017 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[3]  ; clk          ; clk         ; 0.500        ; -0.012     ; 5.537      ;
; -5.017 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[20] ; clk          ; clk         ; 0.500        ; -0.012     ; 5.537      ;
; -5.017 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[24] ; clk          ; clk         ; 0.500        ; -0.012     ; 5.537      ;
; -5.017 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[26] ; clk          ; clk         ; 0.500        ; -0.012     ; 5.537      ;
; -5.017 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[27] ; clk          ; clk         ; 0.500        ; -0.012     ; 5.537      ;
; -5.000 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[4]  ; clk          ; clk         ; 0.500        ; 0.043      ; 5.575      ;
; -5.000 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[7]  ; clk          ; clk         ; 0.500        ; 0.043      ; 5.575      ;
; -5.000 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[10] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.575      ;
; -5.000 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[11] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.575      ;
; -5.000 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[21] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.575      ;
; -5.000 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[22] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.575      ;
; -5.000 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[23] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.575      ;
; -4.996 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[1]  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.575      ;
; -4.996 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[5]  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.575      ;
; -4.996 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[6]  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.575      ;
; -4.996 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[17] ; clk          ; clk         ; 0.500        ; 0.047      ; 5.575      ;
; -4.996 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[18] ; clk          ; clk         ; 0.500        ; 0.047      ; 5.575      ;
; -4.996 ; NewState:NEWST|CS[0] ; PC:PROGCOUNT|addr_out[19] ; clk          ; clk         ; 0.500        ; 0.047      ; 5.575      ;
; -4.978 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[29] ; clk          ; clk         ; 0.500        ; 0.028      ; 5.538      ;
; -4.978 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[30] ; clk          ; clk         ; 0.500        ; 0.028      ; 5.538      ;
; -4.978 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[28] ; clk          ; clk         ; 0.500        ; 0.028      ; 5.538      ;
; -4.978 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[31] ; clk          ; clk         ; 0.500        ; 0.028      ; 5.538      ;
; -4.969 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[12] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.514      ;
; -4.969 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[13] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.514      ;
; -4.969 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[14] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.514      ;
; -4.969 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[15] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.514      ;
; -4.969 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[16] ; clk          ; clk         ; 0.500        ; 0.013      ; 5.514      ;
; -4.968 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[29] ; clk          ; clk         ; 0.500        ; 0.028      ; 5.528      ;
; -4.968 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[30] ; clk          ; clk         ; 0.500        ; 0.028      ; 5.528      ;
; -4.968 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[28] ; clk          ; clk         ; 0.500        ; 0.028      ; 5.528      ;
; -4.968 ; NewState:NEWST|CS[2] ; PC:PROGCOUNT|addr_out[31] ; clk          ; clk         ; 0.500        ; 0.028      ; 5.528      ;
; -4.949 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[8]  ; clk          ; clk         ; 0.500        ; -0.012     ; 5.469      ;
; -4.949 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[3]  ; clk          ; clk         ; 0.500        ; -0.012     ; 5.469      ;
; -4.949 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[20] ; clk          ; clk         ; 0.500        ; -0.012     ; 5.469      ;
; -4.949 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[24] ; clk          ; clk         ; 0.500        ; -0.012     ; 5.469      ;
; -4.949 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[26] ; clk          ; clk         ; 0.500        ; -0.012     ; 5.469      ;
; -4.949 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[27] ; clk          ; clk         ; 0.500        ; -0.012     ; 5.469      ;
; -4.938 ; NewState:NEWST|CS[3] ; PC:PROGCOUNT|addr_out[0]  ; clk          ; clk         ; 0.500        ; 0.177      ; 5.647      ;
; -4.932 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[4]  ; clk          ; clk         ; 0.500        ; 0.043      ; 5.507      ;
; -4.932 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[7]  ; clk          ; clk         ; 0.500        ; 0.043      ; 5.507      ;
; -4.932 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[10] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.507      ;
; -4.932 ; NewState:NEWST|CS[1] ; PC:PROGCOUNT|addr_out[11] ; clk          ; clk         ; 0.500        ; 0.043      ; 5.507      ;
+--------+----------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'rst'                                                                                                             ;
+-------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.331 ; NewState:NEWST|CS[3] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 1.018      ; 1.289      ;
; 0.342 ; NewState:NEWST|CS[2] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 1.018      ; 1.278      ;
; 0.376 ; NewState:NEWST|CS[0] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 1.018      ; 1.244      ;
; 0.385 ; NewState:NEWST|CS[3] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 0.974      ; 1.219      ;
; 0.396 ; NewState:NEWST|CS[2] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 0.974      ; 1.208      ;
; 0.401 ; NewState:NEWST|CS[3] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 0.974      ; 1.227      ;
; 0.412 ; NewState:NEWST|CS[2] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 0.974      ; 1.216      ;
; 0.430 ; NewState:NEWST|CS[0] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 0.974      ; 1.174      ;
; 0.445 ; IR:INSTREG|op_out[5] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 1.025      ; 1.182      ;
; 0.446 ; NewState:NEWST|CS[3] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 0.974      ; 1.182      ;
; 0.446 ; NewState:NEWST|CS[0] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 0.974      ; 1.182      ;
; 0.457 ; NewState:NEWST|CS[2] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 0.974      ; 1.171      ;
; 0.478 ; NewState:NEWST|CS[1] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 1.018      ; 1.142      ;
; 0.491 ; IR:INSTREG|op_out[0] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 1.085      ; 1.248      ;
; 0.491 ; NewState:NEWST|CS[0] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 0.974      ; 1.137      ;
; 0.501 ; IR:INSTREG|op_out[4] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 1.085      ; 1.238      ;
; 0.532 ; NewState:NEWST|CS[1] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 0.974      ; 1.072      ;
; 0.541 ; IR:INSTREG|op_out[1] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 0.981      ; 1.094      ;
; 0.541 ; IR:INSTREG|op_out[1] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 1.025      ; 1.086      ;
; 0.548 ; NewState:NEWST|CS[1] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 0.974      ; 1.080      ;
; 0.558 ; IR:INSTREG|op_out[0] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 1.129      ; 1.173      ;
; 0.588 ; IR:INSTREG|op_out[5] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 0.981      ; 1.047      ;
; 0.589 ; IR:INSTREG|op_out[1] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 0.981      ; 1.022      ;
; 0.593 ; NewState:NEWST|CS[1] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 0.974      ; 1.035      ;
; 0.631 ; IR:INSTREG|op_out[3] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 1.085      ; 1.108      ;
; 0.639 ; IR:INSTREG|op_out[5] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 0.981      ; 0.996      ;
; 0.665 ; IR:INSTREG|op_out[0] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 1.085      ; 1.050      ;
; 0.673 ; IR:INSTREG|op_out[2] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 1.085      ; 1.066      ;
; 0.681 ; IR:INSTREG|op_out[3] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 1.085      ; 1.034      ;
; 0.729 ; IR:INSTREG|op_out[3] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 1.129      ; 1.002      ;
; 0.748 ; IR:INSTREG|op_out[1] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 0.981      ; 0.887      ;
; 0.760 ; IR:INSTREG|op_out[0] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 1.085      ; 0.979      ;
; 0.796 ; IR:INSTREG|op_out[4] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 1.000        ; 1.085      ; 0.943      ;
; 0.799 ; IR:INSTREG|op_out[3] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 1.085      ; 0.940      ;
; 0.829 ; IR:INSTREG|op_out[2] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 1.085      ; 0.886      ;
; 0.834 ; IR:INSTREG|op_out[4] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 1.085      ; 0.881      ;
; 0.925 ; IR:INSTREG|op_out[2] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 1.000        ; 1.085      ; 0.814      ;
; 0.971 ; IR:INSTREG|op_out[2] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 1.129      ; 0.760      ;
; 0.983 ; IR:INSTREG|op_out[5] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 1.000        ; 0.981      ; 0.628      ;
; 0.987 ; IR:INSTREG|op_out[4] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 1.000        ; 1.129      ; 0.744      ;
+-------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'rst'                                                                                                               ;
+--------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.385 ; IR:INSTREG|op_out[4] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 1.129      ; 0.744      ;
; -0.369 ; IR:INSTREG|op_out[2] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 1.129      ; 0.760      ;
; -0.353 ; IR:INSTREG|op_out[5] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 0.981      ; 0.628      ;
; -0.271 ; IR:INSTREG|op_out[2] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 1.085      ; 0.814      ;
; -0.268 ; IR:INSTREG|op_out[1] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 0.981      ; 0.713      ;
; -0.204 ; IR:INSTREG|op_out[1] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 1.025      ; 0.821      ;
; -0.204 ; IR:INSTREG|op_out[4] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 1.085      ; 0.881      ;
; -0.199 ; IR:INSTREG|op_out[2] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 1.085      ; 0.886      ;
; -0.186 ; IR:INSTREG|op_out[3] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 1.085      ; 0.899      ;
; -0.145 ; IR:INSTREG|op_out[3] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 1.085      ; 0.940      ;
; -0.142 ; IR:INSTREG|op_out[4] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 1.085      ; 0.943      ;
; -0.127 ; IR:INSTREG|op_out[3] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 1.129      ; 1.002      ;
; -0.106 ; IR:INSTREG|op_out[0] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 1.085      ; 0.979      ;
; -0.094 ; IR:INSTREG|op_out[1] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 0.981      ; 0.887      ;
; -0.051 ; IR:INSTREG|op_out[3] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 1.085      ; 1.034      ;
; -0.035 ; IR:INSTREG|op_out[0] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 1.085      ; 1.050      ;
; -0.025 ; IR:INSTREG|op_out[5] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 0.981      ; 0.956      ;
; -0.020 ; IR:INSTREG|op_out[0] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 1.085      ; 1.065      ;
; -0.019 ; IR:INSTREG|op_out[2] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 1.085      ; 1.066      ;
; -0.016 ; IR:INSTREG|op_out[0] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 1.129      ; 1.113      ;
; 0.039  ; IR:INSTREG|op_out[5] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 1.025      ; 1.064      ;
; 0.041  ; IR:INSTREG|op_out[1] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 0.981      ; 1.022      ;
; 0.060  ; NewState:NEWST|CS[1] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 0.974      ; 1.034      ;
; 0.061  ; NewState:NEWST|CS[1] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 0.974      ; 1.035      ;
; 0.066  ; NewState:NEWST|CS[1] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 1.018      ; 1.084      ;
; 0.066  ; IR:INSTREG|op_out[5] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 0.981      ; 1.047      ;
; 0.098  ; NewState:NEWST|CS[1] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 0.974      ; 1.072      ;
; 0.153  ; IR:INSTREG|op_out[4] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 1.085      ; 1.238      ;
; 0.162  ; NewState:NEWST|CS[0] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 0.974      ; 1.136      ;
; 0.163  ; NewState:NEWST|CS[0] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 0.974      ; 1.137      ;
; 0.168  ; NewState:NEWST|CS[0] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 1.018      ; 1.186      ;
; 0.196  ; NewState:NEWST|CS[2] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 0.974      ; 1.170      ;
; 0.197  ; NewState:NEWST|CS[2] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 0.974      ; 1.171      ;
; 0.200  ; NewState:NEWST|CS[0] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 0.974      ; 1.174      ;
; 0.202  ; NewState:NEWST|CS[2] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 1.018      ; 1.220      ;
; 0.207  ; NewState:NEWST|CS[3] ; controlUnit:CONTROLU|nxt_st[2] ; clk          ; rst         ; 0.000        ; 0.974      ; 1.181      ;
; 0.208  ; NewState:NEWST|CS[3] ; controlUnit:CONTROLU|nxt_st[0] ; clk          ; rst         ; 0.000        ; 0.974      ; 1.182      ;
; 0.213  ; NewState:NEWST|CS[3] ; controlUnit:CONTROLU|nxt_st[1] ; clk          ; rst         ; 0.000        ; 1.018      ; 1.231      ;
; 0.234  ; NewState:NEWST|CS[2] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 0.974      ; 1.208      ;
; 0.245  ; NewState:NEWST|CS[3] ; controlUnit:CONTROLU|nxt_st[3] ; clk          ; rst         ; 0.000        ; 0.974      ; 1.219      ;
+--------+----------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                    ;
+-------+--------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; rst                      ; NewState:NEWST|CS[1]                                                                             ; rst          ; clk         ; 0.000        ; 1.474      ; 1.829      ;
; 0.217 ; rst                      ; registerFile:REGFILE|MEM~50                                                                      ; rst          ; clk         ; 0.000        ; 1.340      ; 1.709      ;
; 0.231 ; rst                      ; registerFile:REGFILE|MEM~153                                                                     ; rst          ; clk         ; 0.000        ; 1.314      ; 1.697      ;
; 0.238 ; rst                      ; registerFile:REGFILE|MEM~152                                                                     ; rst          ; clk         ; 0.000        ; 1.225      ; 1.615      ;
; 0.239 ; reg32bit:regB|dt_out[30] ; reg32bitEN:REG7SEG|dt_out[30]                                                                    ; clk          ; clk         ; 0.000        ; 0.333      ; 0.724      ;
; 0.243 ; rst                      ; registerFile:REGFILE|MEM~137                                                                     ; rst          ; clk         ; 0.000        ; 1.536      ; 1.931      ;
; 0.243 ; rst                      ; registerFile:REGFILE|MEM~162                                                                     ; rst          ; clk         ; 0.000        ; 1.536      ; 1.931      ;
; 0.244 ; rst                      ; registerFile:REGFILE|MEM~189                                                                     ; rst          ; clk         ; 0.000        ; 1.506      ; 1.902      ;
; 0.246 ; rst                      ; registerFile:REGFILE|MEM~157                                                                     ; rst          ; clk         ; 0.000        ; 1.505      ; 1.903      ;
; 0.247 ; reg32bit:regB|dt_out[31] ; reg32bitEN:REG7SEG|dt_out[31]                                                                    ; clk          ; clk         ; 0.000        ; 0.284      ; 0.683      ;
; 0.252 ; rst                      ; IR:INSTREG|jump_out[13]                                                                          ; rst          ; clk         ; 0.000        ; 1.463      ; 1.867      ;
; 0.252 ; rst                      ; IR:INSTREG|jump_out[12]                                                                          ; rst          ; clk         ; 0.000        ; 1.463      ; 1.867      ;
; 0.252 ; rst                      ; IR:INSTREG|jump_out[6]                                                                           ; rst          ; clk         ; 0.000        ; 1.463      ; 1.867      ;
; 0.252 ; rst                      ; IR:INSTREG|jump_out[8]                                                                           ; rst          ; clk         ; 0.000        ; 1.463      ; 1.867      ;
; 0.252 ; rst                      ; IR:INSTREG|jump_out[20]                                                                          ; rst          ; clk         ; 0.000        ; 1.463      ; 1.867      ;
; 0.258 ; rst                      ; registerFile:REGFILE|MEM~160                                                                     ; rst          ; clk         ; 0.000        ; 1.505      ; 1.915      ;
; 0.264 ; reg32bit:regB|dt_out[26] ; reg32bitEN:REG7SEG|dt_out[26]                                                                    ; clk          ; clk         ; 0.000        ; 0.153      ; 0.569      ;
; 0.267 ; rst                      ; registerFile:REGFILE|MEM~93                                                                      ; rst          ; clk         ; 0.000        ; 1.512      ; 1.931      ;
; 0.272 ; rst                      ; IR:INSTREG|op_out[1]                                                                             ; rst          ; clk         ; 0.000        ; 1.467      ; 1.891      ;
; 0.272 ; rst                      ; IR:INSTREG|op_out[5]                                                                             ; rst          ; clk         ; 0.000        ; 1.467      ; 1.891      ;
; 0.287 ; rst                      ; reg32bit:regALU|dt_out[12]                                                                       ; rst          ; clk         ; 0.000        ; 1.683      ; 2.122      ;
; 0.292 ; rst                      ; registerFile:REGFILE|MEM~125                                                                     ; rst          ; clk         ; 0.000        ; 1.355      ; 1.799      ;
; 0.292 ; rst                      ; registerFile:REGFILE|MEM~128                                                                     ; rst          ; clk         ; 0.000        ; 1.512      ; 1.956      ;
; 0.298 ; rst                      ; IR:INSTREG|jump_out[22]                                                                          ; rst          ; clk         ; 0.000        ; 1.460      ; 1.910      ;
; 0.298 ; rst                      ; IR:INSTREG|jump_out[23]                                                                          ; rst          ; clk         ; 0.000        ; 1.460      ; 1.910      ;
; 0.298 ; rst                      ; IR:INSTREG|jump_out[25]                                                                          ; rst          ; clk         ; 0.000        ; 1.460      ; 1.910      ;
; 0.299 ; rst                      ; reg32bit:regALU|dt_out[29]                                                                       ; rst          ; clk         ; 0.000        ; 1.683      ; 2.134      ;
; 0.306 ; rst                      ; reg32bit:regALU|dt_out[6]                                                                        ; rst          ; clk         ; 0.000        ; 1.546      ; 2.004      ;
; 0.313 ; rst                      ; reg32bit:regALU|dt_out[4]                                                                        ; rst          ; clk         ; 0.000        ; 1.546      ; 2.011      ;
; 0.314 ; reg32bit:regB|dt_out[18] ; reg32bitEN:REG7SEG|dt_out[18]                                                                    ; clk          ; clk         ; 0.000        ; 0.248      ; 0.714      ;
; 0.319 ; rst                      ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg0 ; rst          ; clk         ; 0.000        ; 1.634      ; 2.091      ;
; 0.321 ; rst                      ; reg32bit:regALU|dt_out[18]                                                                       ; rst          ; clk         ; 0.000        ; 1.518      ; 1.991      ;
; 0.322 ; reg32bit:regB|dt_out[28] ; reg32bitEN:REG7SEG|dt_out[28]                                                                    ; clk          ; clk         ; 0.000        ; 0.348      ; 0.822      ;
; 0.322 ; rst                      ; reg32bit:regALU|dt_out[14]                                                                       ; rst          ; clk         ; 0.000        ; 1.683      ; 2.157      ;
; 0.323 ; rst                      ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg0 ; rst          ; clk         ; 0.000        ; 1.630      ; 2.091      ;
; 0.323 ; rst                      ; registerFile:REGFILE|MEM~51                                                                      ; rst          ; clk         ; 0.000        ; 1.437      ; 1.912      ;
; 0.343 ; reg32bit:regB|dt_out[19] ; reg32bitEN:REG7SEG|dt_out[19]                                                                    ; clk          ; clk         ; 0.000        ; 0.231      ; 0.726      ;
; 0.343 ; rst                      ; PC:PROGCOUNT|addr_out[3]                                                                         ; rst          ; clk         ; 0.000        ; 1.462      ; 1.957      ;
; 0.343 ; rst                      ; PC:PROGCOUNT|addr_out[26]                                                                        ; rst          ; clk         ; 0.000        ; 1.462      ; 1.957      ;
; 0.345 ; rst                      ; PC:PROGCOUNT|addr_out[24]                                                                        ; rst          ; clk         ; 0.000        ; 1.462      ; 1.959      ;
; 0.346 ; rst                      ; PC:PROGCOUNT|addr_out[27]                                                                        ; rst          ; clk         ; 0.000        ; 1.462      ; 1.960      ;
; 0.349 ; rst                      ; IR:INSTREG|func_out[0]                                                                           ; rst          ; clk         ; 0.000        ; 1.523      ; 2.024      ;
; 0.349 ; rst                      ; IR:INSTREG|func_out[2]                                                                           ; rst          ; clk         ; 0.000        ; 1.523      ; 2.024      ;
; 0.349 ; rst                      ; IR:INSTREG|func_out[3]                                                                           ; rst          ; clk         ; 0.000        ; 1.523      ; 2.024      ;
; 0.349 ; rst                      ; IR:INSTREG|jump_out[4]                                                                           ; rst          ; clk         ; 0.000        ; 1.523      ; 2.024      ;
; 0.350 ; rst                      ; registerFile:REGFILE|MEM~276                                                                     ; rst          ; clk         ; 0.000        ; 1.516      ; 2.018      ;
; 0.350 ; rst                      ; registerFile:REGFILE|MEM~212                                                                     ; rst          ; clk         ; 0.000        ; 1.515      ; 2.017      ;
; 0.351 ; IR:INSTREG|jump_out[23]  ; reg32bit:regA|dt_out[28]                                                                         ; clk          ; clk         ; 0.000        ; 0.086      ; 0.589      ;
; 0.354 ; rst                      ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg2 ; rst          ; clk         ; 0.000        ; 1.634      ; 2.126      ;
; 0.356 ; rst                      ; reg32bit:regALU|dt_out[10]                                                                       ; rst          ; clk         ; 0.000        ; 1.683      ; 2.191      ;
; 0.357 ; rst                      ; registerFile:REGFILE|MEM~202                                                                     ; rst          ; clk         ; 0.000        ; 1.449      ; 1.958      ;
; 0.358 ; rst                      ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg2 ; rst          ; clk         ; 0.000        ; 1.630      ; 2.126      ;
; 0.360 ; rst                      ; PC:PROGCOUNT|addr_out[8]                                                                         ; rst          ; clk         ; 0.000        ; 1.462      ; 1.974      ;
; 0.360 ; rst                      ; PC:PROGCOUNT|addr_out[20]                                                                        ; rst          ; clk         ; 0.000        ; 1.462      ; 1.974      ;
; 0.362 ; rst                      ; registerFile:REGFILE|MEM~262                                                                     ; rst          ; clk         ; 0.000        ; 1.425      ; 1.939      ;
; 0.364 ; rst                      ; registerFile:REGFILE|MEM~182                                                                     ; rst          ; clk         ; 0.000        ; 1.506      ; 2.022      ;
; 0.365 ; rst                      ; registerFile:REGFILE|MEM~150                                                                     ; rst          ; clk         ; 0.000        ; 1.505      ; 2.022      ;
; 0.370 ; rst                      ; reg32bit:regALU|dt_out[8]                                                                        ; rst          ; clk         ; 0.000        ; 1.546      ; 2.068      ;
; 0.371 ; rst                      ; registerFile:REGFILE|MEM~285                                                                     ; rst          ; clk         ; 0.000        ; 1.435      ; 1.958      ;
; 0.372 ; rst                      ; reg32bit:regALU|dt_out[27]                                                                       ; rst          ; clk         ; 0.000        ; 1.518      ; 2.042      ;
; 0.373 ; rst                      ; registerFile:REGFILE|MEM~198                                                                     ; rst          ; clk         ; 0.000        ; 1.460      ; 1.985      ;
; 0.375 ; rst                      ; reg32bit:regALU|dt_out[0]                                                                        ; rst          ; clk         ; 0.000        ; 1.650      ; 2.177      ;
; 0.381 ; rst                      ; registerFile:REGFILE|MEM~268                                                                     ; rst          ; clk         ; 0.000        ; 1.425      ; 1.958      ;
; 0.393 ; rst                      ; PC:PROGCOUNT|addr_out[0]                                                                         ; rst          ; clk         ; 0.000        ; 1.651      ; 2.196      ;
; 0.396 ; reg32bit:regB|dt_out[29] ; reg32bitEN:REG7SEG|dt_out[29]                                                                    ; clk          ; clk         ; 0.000        ; 0.364      ; 0.912      ;
; 0.396 ; rst                      ; IR:INSTREG|op_out[2]                                                                             ; rst          ; clk         ; 0.000        ; 1.363      ; 1.911      ;
; 0.396 ; rst                      ; IR:INSTREG|op_out[3]                                                                             ; rst          ; clk         ; 0.000        ; 1.363      ; 1.911      ;
; 0.396 ; rst                      ; IR:INSTREG|op_out[4]                                                                             ; rst          ; clk         ; 0.000        ; 1.363      ; 1.911      ;
; 0.396 ; rst                      ; reg32bit:regALU|dt_out[26]                                                                       ; rst          ; clk         ; 0.000        ; 1.431      ; 1.979      ;
; 0.396 ; rst                      ; IR:INSTREG|op_out[0]                                                                             ; rst          ; clk         ; 0.000        ; 1.363      ; 1.911      ;
; 0.397 ; rst                      ; registerFile:REGFILE|MEM~156                                                                     ; rst          ; clk         ; 0.000        ; 1.505      ; 2.054      ;
; 0.402 ; rst                      ; registerFile:REGFILE|MEM~204                                                                     ; rst          ; clk         ; 0.000        ; 1.460      ; 2.014      ;
; 0.411 ; rst                      ; registerFile:REGFILE|MEM~256                                                                     ; rst          ; clk         ; 0.000        ; 1.483      ; 2.046      ;
; 0.411 ; rst                      ; registerFile:REGFILE|MEM~99                                                                      ; rst          ; clk         ; 0.000        ; 1.511      ; 2.074      ;
; 0.412 ; rst                      ; reg32bit:regALU|dt_out[22]                                                                       ; rst          ; clk         ; 0.000        ; 1.586      ; 2.150      ;
; 0.412 ; rst                      ; registerFile:REGFILE|MEM~60                                                                      ; rst          ; clk         ; 0.000        ; 1.510      ; 2.074      ;
; 0.413 ; rst                      ; registerFile:REGFILE|MEM~163                                                                     ; rst          ; clk         ; 0.000        ; 1.505      ; 2.070      ;
; 0.423 ; rst                      ; reg32bit:regALU|dt_out[1]                                                                        ; rst          ; clk         ; 0.000        ; 1.546      ; 2.121      ;
; 0.426 ; rst                      ; registerFile:REGFILE|MEM~253                                                                     ; rst          ; clk         ; 0.000        ; 1.482      ; 2.060      ;
; 0.427 ; rst                      ; reg32bit:regALU|dt_out[20]                                                                       ; rst          ; clk         ; 0.000        ; 1.594      ; 2.173      ;
; 0.431 ; rst                      ; registerFile:REGFILE|MEM~210                                                                     ; rst          ; clk         ; 0.000        ; 1.460      ; 2.043      ;
; 0.432 ; IR:INSTREG|jump_out[18]  ; reg32bit:regB|dt_out[21]                                                                         ; clk          ; clk         ; 0.000        ; 0.256      ; 0.840      ;
; 0.436 ; rst                      ; reg32bit:regALU|dt_out[30]                                                                       ; rst          ; clk         ; 0.000        ; 1.511      ; 2.099      ;
; 0.445 ; rst                      ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg3 ; rst          ; clk         ; 0.000        ; 1.634      ; 2.217      ;
; 0.446 ; rst                      ; PC:PROGCOUNT|addr_out[2]                                                                         ; rst          ; clk         ; 0.000        ; 1.518      ; 2.116      ;
; 0.448 ; IR:INSTREG|jump_out[18]  ; reg32bit:regB|dt_out[26]                                                                         ; clk          ; clk         ; 0.000        ; 0.110      ; 0.710      ;
; 0.449 ; rst                      ; NewState:NEWST|CS[0]                                                                             ; rst          ; clk         ; 0.000        ; 1.474      ; 2.075      ;
; 0.449 ; rst                      ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg3 ; rst          ; clk         ; 0.000        ; 1.630      ; 2.217      ;
; 0.450 ; rst                      ; NewState:NEWST|CS[3]                                                                             ; rst          ; clk         ; 0.000        ; 1.474      ; 2.076      ;
; 0.450 ; rst                      ; PC:PROGCOUNT|addr_out[9]                                                                         ; rst          ; clk         ; 0.000        ; 1.518      ; 2.120      ;
; 0.452 ; NewState:NEWST|CS[2]     ; NewState:NEWST|CS[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.454 ; rst                      ; PC:PROGCOUNT|addr_out[5]                                                                         ; rst          ; clk         ; 0.000        ; 1.521      ; 2.127      ;
; 0.454 ; rst                      ; PC:PROGCOUNT|addr_out[6]                                                                         ; rst          ; clk         ; 0.000        ; 1.521      ; 2.127      ;
; 0.457 ; rst                      ; PC:PROGCOUNT|addr_out[19]                                                                        ; rst          ; clk         ; 0.000        ; 1.521      ; 2.130      ;
; 0.458 ; rst                      ; reg32bit:MDR|dt_out[2]                                                                           ; rst          ; clk         ; 0.000        ; 1.522      ; 2.132      ;
; 0.458 ; rst                      ; reg32bit:MDR|dt_out[0]                                                                           ; rst          ; clk         ; 0.000        ; 1.522      ; 2.132      ;
; 0.459 ; rst                      ; PC:PROGCOUNT|addr_out[1]                                                                         ; rst          ; clk         ; 0.000        ; 1.521      ; 2.132      ;
; 0.461 ; rst                      ; reg32bit:MDR|dt_out[3]                                                                           ; rst          ; clk         ; 0.000        ; 1.522      ; 2.135      ;
; 0.472 ; rst                      ; registerFile:REGFILE|MEM~277                                                                     ; rst          ; clk         ; 0.000        ; 1.491      ; 2.115      ;
; 0.474 ; rst                      ; registerFile:REGFILE|MEM~230                                                                     ; rst          ; clk         ; 0.000        ; 1.483      ; 2.109      ;
+-------+--------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                          ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; rst       ; PC:PROGCOUNT|addr_out[4]  ; rst          ; clk         ; 0.500        ; 1.517      ; 1.665      ;
; 0.384 ; rst       ; PC:PROGCOUNT|addr_out[7]  ; rst          ; clk         ; 0.500        ; 1.517      ; 1.665      ;
; 0.384 ; rst       ; PC:PROGCOUNT|addr_out[10] ; rst          ; clk         ; 0.500        ; 1.517      ; 1.665      ;
; 0.384 ; rst       ; PC:PROGCOUNT|addr_out[11] ; rst          ; clk         ; 0.500        ; 1.517      ; 1.665      ;
; 0.384 ; rst       ; PC:PROGCOUNT|addr_out[21] ; rst          ; clk         ; 0.500        ; 1.517      ; 1.665      ;
; 0.384 ; rst       ; PC:PROGCOUNT|addr_out[22] ; rst          ; clk         ; 0.500        ; 1.517      ; 1.665      ;
; 0.384 ; rst       ; PC:PROGCOUNT|addr_out[23] ; rst          ; clk         ; 0.500        ; 1.517      ; 1.665      ;
; 0.386 ; rst       ; PC:PROGCOUNT|addr_out[8]  ; rst          ; clk         ; 0.500        ; 1.462      ; 1.608      ;
; 0.386 ; rst       ; PC:PROGCOUNT|addr_out[3]  ; rst          ; clk         ; 0.500        ; 1.462      ; 1.608      ;
; 0.386 ; rst       ; PC:PROGCOUNT|addr_out[20] ; rst          ; clk         ; 0.500        ; 1.462      ; 1.608      ;
; 0.386 ; rst       ; PC:PROGCOUNT|addr_out[24] ; rst          ; clk         ; 0.500        ; 1.462      ; 1.608      ;
; 0.386 ; rst       ; PC:PROGCOUNT|addr_out[26] ; rst          ; clk         ; 0.500        ; 1.462      ; 1.608      ;
; 0.386 ; rst       ; PC:PROGCOUNT|addr_out[27] ; rst          ; clk         ; 0.500        ; 1.462      ; 1.608      ;
; 0.395 ; rst       ; PC:PROGCOUNT|addr_out[0]  ; rst          ; clk         ; 0.500        ; 1.651      ; 1.788      ;
; 0.401 ; rst       ; PC:PROGCOUNT|addr_out[25] ; rst          ; clk         ; 0.500        ; 1.418      ; 1.549      ;
; 0.412 ; rst       ; PC:PROGCOUNT|addr_out[1]  ; rst          ; clk         ; 0.500        ; 1.521      ; 1.641      ;
; 0.412 ; rst       ; PC:PROGCOUNT|addr_out[5]  ; rst          ; clk         ; 0.500        ; 1.521      ; 1.641      ;
; 0.412 ; rst       ; PC:PROGCOUNT|addr_out[6]  ; rst          ; clk         ; 0.500        ; 1.521      ; 1.641      ;
; 0.412 ; rst       ; PC:PROGCOUNT|addr_out[17] ; rst          ; clk         ; 0.500        ; 1.521      ; 1.641      ;
; 0.412 ; rst       ; PC:PROGCOUNT|addr_out[18] ; rst          ; clk         ; 0.500        ; 1.521      ; 1.641      ;
; 0.412 ; rst       ; PC:PROGCOUNT|addr_out[19] ; rst          ; clk         ; 0.500        ; 1.521      ; 1.641      ;
; 0.460 ; rst       ; PC:PROGCOUNT|addr_out[12] ; rst          ; clk         ; 0.500        ; 1.487      ; 1.559      ;
; 0.460 ; rst       ; PC:PROGCOUNT|addr_out[13] ; rst          ; clk         ; 0.500        ; 1.487      ; 1.559      ;
; 0.460 ; rst       ; PC:PROGCOUNT|addr_out[14] ; rst          ; clk         ; 0.500        ; 1.487      ; 1.559      ;
; 0.460 ; rst       ; PC:PROGCOUNT|addr_out[15] ; rst          ; clk         ; 0.500        ; 1.487      ; 1.559      ;
; 0.460 ; rst       ; PC:PROGCOUNT|addr_out[16] ; rst          ; clk         ; 0.500        ; 1.487      ; 1.559      ;
; 0.469 ; rst       ; PC:PROGCOUNT|addr_out[2]  ; rst          ; clk         ; 0.500        ; 1.518      ; 1.581      ;
; 0.469 ; rst       ; PC:PROGCOUNT|addr_out[9]  ; rst          ; clk         ; 0.500        ; 1.518      ; 1.581      ;
; 0.478 ; rst       ; PC:PROGCOUNT|addr_out[29] ; rst          ; clk         ; 0.500        ; 1.502      ; 1.556      ;
; 0.478 ; rst       ; PC:PROGCOUNT|addr_out[30] ; rst          ; clk         ; 0.500        ; 1.502      ; 1.556      ;
; 0.478 ; rst       ; PC:PROGCOUNT|addr_out[28] ; rst          ; clk         ; 0.500        ; 1.502      ; 1.556      ;
; 0.478 ; rst       ; PC:PROGCOUNT|addr_out[31] ; rst          ; clk         ; 0.500        ; 1.502      ; 1.556      ;
; 0.884 ; rst       ; PC:PROGCOUNT|addr_out[4]  ; rst          ; clk         ; 1.000        ; 1.517      ; 1.665      ;
; 0.884 ; rst       ; PC:PROGCOUNT|addr_out[7]  ; rst          ; clk         ; 1.000        ; 1.517      ; 1.665      ;
; 0.884 ; rst       ; PC:PROGCOUNT|addr_out[10] ; rst          ; clk         ; 1.000        ; 1.517      ; 1.665      ;
; 0.884 ; rst       ; PC:PROGCOUNT|addr_out[11] ; rst          ; clk         ; 1.000        ; 1.517      ; 1.665      ;
; 0.884 ; rst       ; PC:PROGCOUNT|addr_out[21] ; rst          ; clk         ; 1.000        ; 1.517      ; 1.665      ;
; 0.884 ; rst       ; PC:PROGCOUNT|addr_out[22] ; rst          ; clk         ; 1.000        ; 1.517      ; 1.665      ;
; 0.884 ; rst       ; PC:PROGCOUNT|addr_out[23] ; rst          ; clk         ; 1.000        ; 1.517      ; 1.665      ;
; 0.886 ; rst       ; PC:PROGCOUNT|addr_out[8]  ; rst          ; clk         ; 1.000        ; 1.462      ; 1.608      ;
; 0.886 ; rst       ; PC:PROGCOUNT|addr_out[3]  ; rst          ; clk         ; 1.000        ; 1.462      ; 1.608      ;
; 0.886 ; rst       ; PC:PROGCOUNT|addr_out[20] ; rst          ; clk         ; 1.000        ; 1.462      ; 1.608      ;
; 0.886 ; rst       ; PC:PROGCOUNT|addr_out[24] ; rst          ; clk         ; 1.000        ; 1.462      ; 1.608      ;
; 0.886 ; rst       ; PC:PROGCOUNT|addr_out[26] ; rst          ; clk         ; 1.000        ; 1.462      ; 1.608      ;
; 0.886 ; rst       ; PC:PROGCOUNT|addr_out[27] ; rst          ; clk         ; 1.000        ; 1.462      ; 1.608      ;
; 0.895 ; rst       ; PC:PROGCOUNT|addr_out[0]  ; rst          ; clk         ; 1.000        ; 1.651      ; 1.788      ;
; 0.901 ; rst       ; PC:PROGCOUNT|addr_out[25] ; rst          ; clk         ; 1.000        ; 1.418      ; 1.549      ;
; 0.912 ; rst       ; PC:PROGCOUNT|addr_out[1]  ; rst          ; clk         ; 1.000        ; 1.521      ; 1.641      ;
; 0.912 ; rst       ; PC:PROGCOUNT|addr_out[5]  ; rst          ; clk         ; 1.000        ; 1.521      ; 1.641      ;
; 0.912 ; rst       ; PC:PROGCOUNT|addr_out[6]  ; rst          ; clk         ; 1.000        ; 1.521      ; 1.641      ;
; 0.912 ; rst       ; PC:PROGCOUNT|addr_out[17] ; rst          ; clk         ; 1.000        ; 1.521      ; 1.641      ;
; 0.912 ; rst       ; PC:PROGCOUNT|addr_out[18] ; rst          ; clk         ; 1.000        ; 1.521      ; 1.641      ;
; 0.912 ; rst       ; PC:PROGCOUNT|addr_out[19] ; rst          ; clk         ; 1.000        ; 1.521      ; 1.641      ;
; 0.960 ; rst       ; PC:PROGCOUNT|addr_out[12] ; rst          ; clk         ; 1.000        ; 1.487      ; 1.559      ;
; 0.960 ; rst       ; PC:PROGCOUNT|addr_out[13] ; rst          ; clk         ; 1.000        ; 1.487      ; 1.559      ;
; 0.960 ; rst       ; PC:PROGCOUNT|addr_out[14] ; rst          ; clk         ; 1.000        ; 1.487      ; 1.559      ;
; 0.960 ; rst       ; PC:PROGCOUNT|addr_out[15] ; rst          ; clk         ; 1.000        ; 1.487      ; 1.559      ;
; 0.960 ; rst       ; PC:PROGCOUNT|addr_out[16] ; rst          ; clk         ; 1.000        ; 1.487      ; 1.559      ;
; 0.969 ; rst       ; PC:PROGCOUNT|addr_out[2]  ; rst          ; clk         ; 1.000        ; 1.518      ; 1.581      ;
; 0.969 ; rst       ; PC:PROGCOUNT|addr_out[9]  ; rst          ; clk         ; 1.000        ; 1.518      ; 1.581      ;
; 0.978 ; rst       ; PC:PROGCOUNT|addr_out[29] ; rst          ; clk         ; 1.000        ; 1.502      ; 1.556      ;
; 0.978 ; rst       ; PC:PROGCOUNT|addr_out[30] ; rst          ; clk         ; 1.000        ; 1.502      ; 1.556      ;
; 0.978 ; rst       ; PC:PROGCOUNT|addr_out[28] ; rst          ; clk         ; 1.000        ; 1.502      ; 1.556      ;
; 0.978 ; rst       ; PC:PROGCOUNT|addr_out[31] ; rst          ; clk         ; 1.000        ; 1.502      ; 1.556      ;
+-------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                            ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.098 ; rst       ; PC:PROGCOUNT|addr_out[29] ; rst          ; clk         ; 0.000        ; 1.502      ; 1.556      ;
; -0.098 ; rst       ; PC:PROGCOUNT|addr_out[30] ; rst          ; clk         ; 0.000        ; 1.502      ; 1.556      ;
; -0.098 ; rst       ; PC:PROGCOUNT|addr_out[28] ; rst          ; clk         ; 0.000        ; 1.502      ; 1.556      ;
; -0.098 ; rst       ; PC:PROGCOUNT|addr_out[31] ; rst          ; clk         ; 0.000        ; 1.502      ; 1.556      ;
; -0.089 ; rst       ; PC:PROGCOUNT|addr_out[2]  ; rst          ; clk         ; 0.000        ; 1.518      ; 1.581      ;
; -0.089 ; rst       ; PC:PROGCOUNT|addr_out[9]  ; rst          ; clk         ; 0.000        ; 1.518      ; 1.581      ;
; -0.080 ; rst       ; PC:PROGCOUNT|addr_out[12] ; rst          ; clk         ; 0.000        ; 1.487      ; 1.559      ;
; -0.080 ; rst       ; PC:PROGCOUNT|addr_out[13] ; rst          ; clk         ; 0.000        ; 1.487      ; 1.559      ;
; -0.080 ; rst       ; PC:PROGCOUNT|addr_out[14] ; rst          ; clk         ; 0.000        ; 1.487      ; 1.559      ;
; -0.080 ; rst       ; PC:PROGCOUNT|addr_out[15] ; rst          ; clk         ; 0.000        ; 1.487      ; 1.559      ;
; -0.080 ; rst       ; PC:PROGCOUNT|addr_out[16] ; rst          ; clk         ; 0.000        ; 1.487      ; 1.559      ;
; -0.032 ; rst       ; PC:PROGCOUNT|addr_out[1]  ; rst          ; clk         ; 0.000        ; 1.521      ; 1.641      ;
; -0.032 ; rst       ; PC:PROGCOUNT|addr_out[5]  ; rst          ; clk         ; 0.000        ; 1.521      ; 1.641      ;
; -0.032 ; rst       ; PC:PROGCOUNT|addr_out[6]  ; rst          ; clk         ; 0.000        ; 1.521      ; 1.641      ;
; -0.032 ; rst       ; PC:PROGCOUNT|addr_out[17] ; rst          ; clk         ; 0.000        ; 1.521      ; 1.641      ;
; -0.032 ; rst       ; PC:PROGCOUNT|addr_out[18] ; rst          ; clk         ; 0.000        ; 1.521      ; 1.641      ;
; -0.032 ; rst       ; PC:PROGCOUNT|addr_out[19] ; rst          ; clk         ; 0.000        ; 1.521      ; 1.641      ;
; -0.021 ; rst       ; PC:PROGCOUNT|addr_out[25] ; rst          ; clk         ; 0.000        ; 1.418      ; 1.549      ;
; -0.015 ; rst       ; PC:PROGCOUNT|addr_out[0]  ; rst          ; clk         ; 0.000        ; 1.651      ; 1.788      ;
; -0.006 ; rst       ; PC:PROGCOUNT|addr_out[8]  ; rst          ; clk         ; 0.000        ; 1.462      ; 1.608      ;
; -0.006 ; rst       ; PC:PROGCOUNT|addr_out[3]  ; rst          ; clk         ; 0.000        ; 1.462      ; 1.608      ;
; -0.006 ; rst       ; PC:PROGCOUNT|addr_out[20] ; rst          ; clk         ; 0.000        ; 1.462      ; 1.608      ;
; -0.006 ; rst       ; PC:PROGCOUNT|addr_out[24] ; rst          ; clk         ; 0.000        ; 1.462      ; 1.608      ;
; -0.006 ; rst       ; PC:PROGCOUNT|addr_out[26] ; rst          ; clk         ; 0.000        ; 1.462      ; 1.608      ;
; -0.006 ; rst       ; PC:PROGCOUNT|addr_out[27] ; rst          ; clk         ; 0.000        ; 1.462      ; 1.608      ;
; -0.004 ; rst       ; PC:PROGCOUNT|addr_out[4]  ; rst          ; clk         ; 0.000        ; 1.517      ; 1.665      ;
; -0.004 ; rst       ; PC:PROGCOUNT|addr_out[7]  ; rst          ; clk         ; 0.000        ; 1.517      ; 1.665      ;
; -0.004 ; rst       ; PC:PROGCOUNT|addr_out[10] ; rst          ; clk         ; 0.000        ; 1.517      ; 1.665      ;
; -0.004 ; rst       ; PC:PROGCOUNT|addr_out[11] ; rst          ; clk         ; 0.000        ; 1.517      ; 1.665      ;
; -0.004 ; rst       ; PC:PROGCOUNT|addr_out[21] ; rst          ; clk         ; 0.000        ; 1.517      ; 1.665      ;
; -0.004 ; rst       ; PC:PROGCOUNT|addr_out[22] ; rst          ; clk         ; 0.000        ; 1.517      ; 1.665      ;
; -0.004 ; rst       ; PC:PROGCOUNT|addr_out[23] ; rst          ; clk         ; 0.000        ; 1.517      ; 1.665      ;
; 0.402  ; rst       ; PC:PROGCOUNT|addr_out[29] ; rst          ; clk         ; -0.500       ; 1.502      ; 1.556      ;
; 0.402  ; rst       ; PC:PROGCOUNT|addr_out[30] ; rst          ; clk         ; -0.500       ; 1.502      ; 1.556      ;
; 0.402  ; rst       ; PC:PROGCOUNT|addr_out[28] ; rst          ; clk         ; -0.500       ; 1.502      ; 1.556      ;
; 0.402  ; rst       ; PC:PROGCOUNT|addr_out[31] ; rst          ; clk         ; -0.500       ; 1.502      ; 1.556      ;
; 0.411  ; rst       ; PC:PROGCOUNT|addr_out[2]  ; rst          ; clk         ; -0.500       ; 1.518      ; 1.581      ;
; 0.411  ; rst       ; PC:PROGCOUNT|addr_out[9]  ; rst          ; clk         ; -0.500       ; 1.518      ; 1.581      ;
; 0.420  ; rst       ; PC:PROGCOUNT|addr_out[12] ; rst          ; clk         ; -0.500       ; 1.487      ; 1.559      ;
; 0.420  ; rst       ; PC:PROGCOUNT|addr_out[13] ; rst          ; clk         ; -0.500       ; 1.487      ; 1.559      ;
; 0.420  ; rst       ; PC:PROGCOUNT|addr_out[14] ; rst          ; clk         ; -0.500       ; 1.487      ; 1.559      ;
; 0.420  ; rst       ; PC:PROGCOUNT|addr_out[15] ; rst          ; clk         ; -0.500       ; 1.487      ; 1.559      ;
; 0.420  ; rst       ; PC:PROGCOUNT|addr_out[16] ; rst          ; clk         ; -0.500       ; 1.487      ; 1.559      ;
; 0.468  ; rst       ; PC:PROGCOUNT|addr_out[1]  ; rst          ; clk         ; -0.500       ; 1.521      ; 1.641      ;
; 0.468  ; rst       ; PC:PROGCOUNT|addr_out[5]  ; rst          ; clk         ; -0.500       ; 1.521      ; 1.641      ;
; 0.468  ; rst       ; PC:PROGCOUNT|addr_out[6]  ; rst          ; clk         ; -0.500       ; 1.521      ; 1.641      ;
; 0.468  ; rst       ; PC:PROGCOUNT|addr_out[17] ; rst          ; clk         ; -0.500       ; 1.521      ; 1.641      ;
; 0.468  ; rst       ; PC:PROGCOUNT|addr_out[18] ; rst          ; clk         ; -0.500       ; 1.521      ; 1.641      ;
; 0.468  ; rst       ; PC:PROGCOUNT|addr_out[19] ; rst          ; clk         ; -0.500       ; 1.521      ; 1.641      ;
; 0.479  ; rst       ; PC:PROGCOUNT|addr_out[25] ; rst          ; clk         ; -0.500       ; 1.418      ; 1.549      ;
; 0.485  ; rst       ; PC:PROGCOUNT|addr_out[0]  ; rst          ; clk         ; -0.500       ; 1.651      ; 1.788      ;
; 0.494  ; rst       ; PC:PROGCOUNT|addr_out[8]  ; rst          ; clk         ; -0.500       ; 1.462      ; 1.608      ;
; 0.494  ; rst       ; PC:PROGCOUNT|addr_out[3]  ; rst          ; clk         ; -0.500       ; 1.462      ; 1.608      ;
; 0.494  ; rst       ; PC:PROGCOUNT|addr_out[20] ; rst          ; clk         ; -0.500       ; 1.462      ; 1.608      ;
; 0.494  ; rst       ; PC:PROGCOUNT|addr_out[24] ; rst          ; clk         ; -0.500       ; 1.462      ; 1.608      ;
; 0.494  ; rst       ; PC:PROGCOUNT|addr_out[26] ; rst          ; clk         ; -0.500       ; 1.462      ; 1.608      ;
; 0.494  ; rst       ; PC:PROGCOUNT|addr_out[27] ; rst          ; clk         ; -0.500       ; 1.462      ; 1.608      ;
; 0.496  ; rst       ; PC:PROGCOUNT|addr_out[4]  ; rst          ; clk         ; -0.500       ; 1.517      ; 1.665      ;
; 0.496  ; rst       ; PC:PROGCOUNT|addr_out[7]  ; rst          ; clk         ; -0.500       ; 1.517      ; 1.665      ;
; 0.496  ; rst       ; PC:PROGCOUNT|addr_out[10] ; rst          ; clk         ; -0.500       ; 1.517      ; 1.665      ;
; 0.496  ; rst       ; PC:PROGCOUNT|addr_out[11] ; rst          ; clk         ; -0.500       ; 1.517      ; 1.665      ;
; 0.496  ; rst       ; PC:PROGCOUNT|addr_out[21] ; rst          ; clk         ; -0.500       ; 1.517      ; 1.665      ;
; 0.496  ; rst       ; PC:PROGCOUNT|addr_out[22] ; rst          ; clk         ; -0.500       ; 1.517      ; 1.665      ;
; 0.496  ; rst       ; PC:PROGCOUNT|addr_out[23] ; rst          ; clk         ; -0.500       ; 1.517      ; 1.665      ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; clk   ; Fall       ; memoryV2:MEM|altsyncram:MEM_rtl_0|altsyncram_uji1:auto_generated|ram_block1a17~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'rst'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; rst   ; Rise       ; rst                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CONTROLU|nxt_st[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CONTROLU|nxt_st[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CONTROLU|nxt_st[1]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CONTROLU|nxt_st[1]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CONTROLU|nxt_st[1]~6clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CONTROLU|nxt_st[1]~6clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CONTROLU|nxt_st[1]~6clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CONTROLU|nxt_st[1]~6clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CONTROLU|nxt_st[1]~6|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CONTROLU|nxt_st[1]~6|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; CONTROLU|nxt_st[1]~6|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; CONTROLU|nxt_st[1]~6|dataa           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CONTROLU|nxt_st[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CONTROLU|nxt_st[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CONTROLU|nxt_st[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CONTROLU|nxt_st[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; controlUnit:CONTROLU|nxt_st[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; controlUnit:CONTROLU|nxt_st[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; controlUnit:CONTROLU|nxt_st[1]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; controlUnit:CONTROLU|nxt_st[1]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; controlUnit:CONTROLU|nxt_st[2]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; controlUnit:CONTROLU|nxt_st[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; controlUnit:CONTROLU|nxt_st[3]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; controlUnit:CONTROLU|nxt_st[3]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; rst|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; rst|combout                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key[*]    ; clk        ; 1.471 ; 1.471 ; Rise       ; clk             ;
;  key[0]   ; clk        ; 1.250 ; 1.250 ; Rise       ; clk             ;
;  key[1]   ; clk        ; 1.008 ; 1.008 ; Rise       ; clk             ;
;  key[2]   ; clk        ; 1.398 ; 1.398 ; Rise       ; clk             ;
;  key[3]   ; clk        ; 1.153 ; 1.153 ; Rise       ; clk             ;
;  key[4]   ; clk        ; 1.471 ; 1.471 ; Rise       ; clk             ;
;  key[5]   ; clk        ; 1.234 ; 1.234 ; Rise       ; clk             ;
;  key[6]   ; clk        ; 1.442 ; 1.442 ; Rise       ; clk             ;
;  key[7]   ; clk        ; 1.380 ; 1.380 ; Rise       ; clk             ;
;  key[8]   ; clk        ; 1.465 ; 1.465 ; Rise       ; clk             ;
; rst       ; clk        ; 2.744 ; 2.744 ; Rise       ; clk             ;
; rst       ; clk        ; 4.400 ; 4.400 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key[*]    ; clk        ; -0.367 ; -0.367 ; Rise       ; clk             ;
;  key[0]   ; clk        ; -0.427 ; -0.427 ; Rise       ; clk             ;
;  key[1]   ; clk        ; -0.367 ; -0.367 ; Rise       ; clk             ;
;  key[2]   ; clk        ; -0.657 ; -0.657 ; Rise       ; clk             ;
;  key[3]   ; clk        ; -0.682 ; -0.682 ; Rise       ; clk             ;
;  key[4]   ; clk        ; -0.891 ; -0.891 ; Rise       ; clk             ;
;  key[5]   ; clk        ; -0.720 ; -0.720 ; Rise       ; clk             ;
;  key[6]   ; clk        ; -1.147 ; -1.147 ; Rise       ; clk             ;
;  key[7]   ; clk        ; -0.929 ; -0.929 ; Rise       ; clk             ;
;  key[8]   ; clk        ; -1.018 ; -1.018 ; Rise       ; clk             ;
; rst       ; clk        ; -0.203 ; -0.203 ; Rise       ; clk             ;
; rst       ; clk        ; -0.217 ; -0.217 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg7exit[*]  ; clk        ; 7.738 ; 7.738 ; Rise       ; clk             ;
;  seg7exit[0] ; clk        ; 7.630 ; 7.630 ; Rise       ; clk             ;
;  seg7exit[1] ; clk        ; 7.418 ; 7.418 ; Rise       ; clk             ;
;  seg7exit[2] ; clk        ; 7.443 ; 7.443 ; Rise       ; clk             ;
;  seg7exit[3] ; clk        ; 7.105 ; 7.105 ; Rise       ; clk             ;
;  seg7exit[4] ; clk        ; 7.351 ; 7.351 ; Rise       ; clk             ;
;  seg7exit[5] ; clk        ; 7.738 ; 7.738 ; Rise       ; clk             ;
;  seg7exit[6] ; clk        ; 7.503 ; 7.503 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg7exit[*]  ; clk        ; 5.014 ; 5.014 ; Rise       ; clk             ;
;  seg7exit[0] ; clk        ; 5.511 ; 5.511 ; Rise       ; clk             ;
;  seg7exit[1] ; clk        ; 5.014 ; 5.014 ; Rise       ; clk             ;
;  seg7exit[2] ; clk        ; 5.628 ; 5.628 ; Rise       ; clk             ;
;  seg7exit[3] ; clk        ; 5.105 ; 5.105 ; Rise       ; clk             ;
;  seg7exit[4] ; clk        ; 5.276 ; 5.276 ; Rise       ; clk             ;
;  seg7exit[5] ; clk        ; 5.780 ; 5.780 ; Rise       ; clk             ;
;  seg7exit[6] ; clk        ; 5.296 ; 5.296 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -13.507   ; -0.385 ; 0.075    ; -0.103  ; -2.064              ;
;  clk             ; -13.507   ; 0.203  ; 0.075    ; -0.103  ; -2.064              ;
;  rst             ; -1.724    ; -0.385 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -4063.179 ; -1.277 ; 0.0      ; -1.339  ; -895.892            ;
;  clk             ; -4057.054 ; 0.000  ; 0.000    ; -1.339  ; -894.261            ;
;  rst             ; -6.125    ; -1.277 ; N/A      ; N/A     ; -1.631              ;
+------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key[*]    ; clk        ; 4.126  ; 4.126  ; Rise       ; clk             ;
;  key[0]   ; clk        ; 3.678  ; 3.678  ; Rise       ; clk             ;
;  key[1]   ; clk        ; 2.912  ; 2.912  ; Rise       ; clk             ;
;  key[2]   ; clk        ; 3.990  ; 3.990  ; Rise       ; clk             ;
;  key[3]   ; clk        ; 3.415  ; 3.415  ; Rise       ; clk             ;
;  key[4]   ; clk        ; 4.120  ; 4.120  ; Rise       ; clk             ;
;  key[5]   ; clk        ; 3.600  ; 3.600  ; Rise       ; clk             ;
;  key[6]   ; clk        ; 4.126  ; 4.126  ; Rise       ; clk             ;
;  key[7]   ; clk        ; 3.905  ; 3.905  ; Rise       ; clk             ;
;  key[8]   ; clk        ; 4.114  ; 4.114  ; Rise       ; clk             ;
; rst       ; clk        ; 7.494  ; 7.494  ; Rise       ; clk             ;
; rst       ; clk        ; 11.289 ; 11.289 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key[*]    ; clk        ; -0.367 ; -0.367 ; Rise       ; clk             ;
;  key[0]   ; clk        ; -0.427 ; -0.427 ; Rise       ; clk             ;
;  key[1]   ; clk        ; -0.367 ; -0.367 ; Rise       ; clk             ;
;  key[2]   ; clk        ; -0.657 ; -0.657 ; Rise       ; clk             ;
;  key[3]   ; clk        ; -0.682 ; -0.682 ; Rise       ; clk             ;
;  key[4]   ; clk        ; -0.891 ; -0.891 ; Rise       ; clk             ;
;  key[5]   ; clk        ; -0.720 ; -0.720 ; Rise       ; clk             ;
;  key[6]   ; clk        ; -1.147 ; -1.147 ; Rise       ; clk             ;
;  key[7]   ; clk        ; -0.929 ; -0.929 ; Rise       ; clk             ;
;  key[8]   ; clk        ; -1.018 ; -1.018 ; Rise       ; clk             ;
; rst       ; clk        ; -0.203 ; -0.203 ; Rise       ; clk             ;
; rst       ; clk        ; -0.217 ; -0.217 ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg7exit[*]  ; clk        ; 17.949 ; 17.949 ; Rise       ; clk             ;
;  seg7exit[0] ; clk        ; 17.776 ; 17.776 ; Rise       ; clk             ;
;  seg7exit[1] ; clk        ; 17.442 ; 17.442 ; Rise       ; clk             ;
;  seg7exit[2] ; clk        ; 17.279 ; 17.279 ; Rise       ; clk             ;
;  seg7exit[3] ; clk        ; 16.490 ; 16.490 ; Rise       ; clk             ;
;  seg7exit[4] ; clk        ; 17.234 ; 17.234 ; Rise       ; clk             ;
;  seg7exit[5] ; clk        ; 17.949 ; 17.949 ; Rise       ; clk             ;
;  seg7exit[6] ; clk        ; 17.743 ; 17.743 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg7exit[*]  ; clk        ; 5.014 ; 5.014 ; Rise       ; clk             ;
;  seg7exit[0] ; clk        ; 5.511 ; 5.511 ; Rise       ; clk             ;
;  seg7exit[1] ; clk        ; 5.014 ; 5.014 ; Rise       ; clk             ;
;  seg7exit[2] ; clk        ; 5.628 ; 5.628 ; Rise       ; clk             ;
;  seg7exit[3] ; clk        ; 5.105 ; 5.105 ; Rise       ; clk             ;
;  seg7exit[4] ; clk        ; 5.276 ; 5.276 ; Rise       ; clk             ;
;  seg7exit[5] ; clk        ; 5.780 ; 5.780 ; Rise       ; clk             ;
;  seg7exit[6] ; clk        ; 5.296 ; 5.296 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 58085    ; 5704     ; 1378015  ; 54320    ;
; rst        ; clk      ; 8255     ; 8251     ; 168225   ; 168225   ;
; clk        ; rst      ; 55       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 58085    ; 5704     ; 1378015  ; 54320    ;
; rst        ; clk      ; 8255     ; 8251     ; 168225   ; 168225   ;
; clk        ; rst      ; 55       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 0        ; 0        ; 32       ; 32       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 0        ; 0        ; 32       ; 32       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 224   ; 224  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 24 12:06:42 2018
Info: Command: quartus_sta MultiCycle -c MultiCycle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MultiCycle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rst rst
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.507
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.507     -4057.054 clk 
    Info (332119):    -1.724        -6.125 rst 
Info (332146): Worst-case hold slack is -0.247
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.247        -0.411 rst 
    Info (332119):     0.626         0.000 clk 
Info (332146): Worst-case recovery slack is 0.075
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.075         0.000 clk 
Info (332146): Worst-case removal slack is -0.103
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.103        -1.339 clk 
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -894.261 clk 
    Info (332119):    -1.631        -1.631 rst 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.165
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.165     -1435.988 clk 
    Info (332119):     0.331         0.000 rst 
Info (332146): Worst-case hold slack is -0.385
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.385        -1.277 rst 
    Info (332119):     0.203         0.000 clk 
Info (332146): Worst-case recovery slack is 0.384
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.384         0.000 clk 
Info (332146): Worst-case removal slack is -0.098
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.098        -1.262 clk 
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880      -759.702 clk 
    Info (332119):    -1.380        -1.380 rst 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4553 megabytes
    Info: Processing ended: Sat Nov 24 12:06:44 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


