`timescale 1ns / 1ps

module System_Top_tb ();

/////////////////////////////////////////////////////
//////////////////clk_generator//////////////////////
/////////////////////////////////////////////////////

parameter clk_period= 20; 
reg clk_tb=0; 
always #(clk_period/2) clk_tb = ~clk_tb;

/////////////////////////////////////////////////////
///////////////Decleration & Instances///////////////
/////////////////////////////////////////////////////

reg		ref_clk_tb;
reg		uart_clk_tb;
reg		rst_tb;
reg		RX_IN_tb;
wire			TX_OUT_tb;
wire			stop_err_tb;
wire			par_err_tb;

 ŸçSystem_Top DUT (
		.ref_clk(ref_clk_tb),
		.uart_clk(uart_clk_tb),
		.rst(rst_tb),
		.RX_IN(RX_IN_tb),
		.TX_OUT(TX_OUT_tb),
		.stop_err(stop_err_tb),
		.par_err(par_err_tb)
		);


/////////////////////////////////////////////////////
///////////////////Initial Block/////////////////////
/////////////////////////////////////////////////////

initial begin 
	$dumpfile("System_Top.vcd"); 
	$dumpvars; 
end 

/////////////////////////////////////////////////////
//////////////////////Tasks//////////////////////////
/////////////////////////////////////////////////////

task reset;
 begin
 rst_tb=1;
 #(clk_period)
 rst_tb=0;
 #(clk_period)
 rst_tb=1;
 end
endtask
endmodule
