---
date: 2024-03-11
tags: VLSI
---

## 설명

- **Chip Test를 위해 설계에 Scan Chain 삽입**
    - 더 빠르게 설계를 테스트하기 위해
- **Testability**
    - Controllability
    - Observability
- **아래 사항을 만족하는 설계**
    - 설계에 원하는 테스트 데이터를 입력할 수 있어야함
    - 설계에 테스트 데이터를 입력했을 때 원하는 출력값이 나와야함
- **종류**
    - Scan
    - BIST
    - BISR
    - BIRA

> ([[Design Compiler User Guide.pdf#page=645&selection=3,0,4,16|Design Compiler User Guide, p.645]])
> Incremental ASCII Flow With a Third-Party DFT Flow Example

## Tool

- Synopsys의 Design Compiler
- Cadence Genus Synthesis solution