m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dD:/uGit/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/simulation/modelsim
vmultiplier
Z1 DXx6 sv_std 3 std 0 22 AD7iAPLo6nTIKk<N0eo=D3
Z2 !s110 1568790194
!i10b 1
!s100 kEdThd9g@Kd=ZMc4KoT023
I7EUgZDdd<0g<XSmzF<4SM2
Z3 VDg1SIo80bB@j0V0VzS_@n1
!s105 multiplier_sv_unit
S1
R0
w1568773898
8D:/uGit/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/multiplier.sv
FD:/uGit/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/multiplier.sv
L0 1
Z4 OV;L;10.5b;63
r1
!s85 0
31
Z5 !s108 1568790194.000000
!s107 D:/uGit/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/multiplier.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU|D:/uGit/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU/multiplier.sv|
!i113 1
Z6 o-sv -work work
!s92 -sv -work work +incdir+D:/uGit/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/Processor/ALU
Z7 tCvgOpt 0
vtest
R1
R2
!i10b 1
!s100 SEm:a=ogXP[4M6dMh0i0A2
InN:=96djQIK>H0L2f3VE^0
R3
!s105 test_sv_unit
S1
R0
w1568790159
8D:/uGit/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/test.sv
FD:/uGit/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/test.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 D:/uGit/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/test.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/uGit/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src|D:/uGit/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src/test.sv|
!i113 1
R6
!s92 -sv -work work +incdir+D:/uGit/Arquitectura-de-Computadores-1/Proyecto1/ProcesadorUniciclo/src
R7
