## 一生一芯分享会——静态时序分析与逻辑综合 2025-6-15

## 简介

本次分享将讲解静态时序分析的基本原理与主流逻辑综合优化策略，并结合 Yosys/ABC 工具进行实操演示，旨在帮助大家理解并掌握提升电路综合性能的具体方法。


## 大纲

1. 静态时序分析(STA)
    - Setup/Hold Time & Propagation Delay
    - Standard Cell Library Timing Information
    - Critical Path 
    - Hold Constraint
    - How to Read Timing Report
2. 逻辑综合(SYN)
    - And-Inverter Graph (AIG)
    - Structural hashing
    - Rewrite
    - Balance
    - SAT-Sweeping
    - Retiming 
    - Mapping
    - Synthesis Flow in Yosys
    - Use ABC to optimize the Design 


## 幻灯片

> 幻灯片下载: [静态时序分析与逻辑综合.pdf](./files/静态时序分析与逻辑综合.pdf)


## 视频

> [https://www.bilibili.com/video/BV1zxMtzmEqC](https://www.bilibili.com/video/BV1zxMtzmEqC/)