{"Nomor": 77249, "Judul": "PERANCANGAN MATION COMPENSATOR DAN INTEGRASI DECODER H.264", "Abstrak": "Teknologi transmisi video digital menjadi kebutuhan umum dewasa ini. Dalam\nthesis ini dilakukan perancangan modul Motion Compensator dan Integrasi System Decoder berbasis \nstandar MPEG4 H.264/AVC. Decoder memiliki fungsi merekonstruksi image dari image asli yang telah \ndikompresi. Komponen utama penyusun decoder MPEG4 H.264/AVC adalah Inverse Block Transform, \nDeblocking Filter, dan Motion Compensator. Motion Compensator berfungsi untuk menghasilkan frame \nprediksi dari satu atau dua gambar referensi  yang dipilih dari sekelompok gambar referensi. \nInverse Block Transform  berfungsi untuk melakukan proses dekompresi terhadap data masukan yang \nditerima dari NAL (Network Abstraction Layer) dan entropi decode.  Deblocking  Filter berfungsi \nuntuk mengurangi distorsi pada batas antar blok dalam  suatu makroblok.\n\nMotion Compensator yang dirancang mendukung operasi dengan resolusi  half- pixel dan quarter-pixel. \nProses integrasi memerlukan perancangan modul pengalamatan dan buffer yang effisien. Modul \npengalamatan berfungsi untuk mempermudah penempatan data dan pengindentifikasian fungsi  dan  tata  \nletak data pada sebuah frame. Buffer berfungsi untuk menyesuaikan aliran data antar modul-modul \nDecoder. Perancangan dilakukan dalam bentuk RTL menggunakan bahasa Verilog HDL.\n\nPengujian dilakukan dengan membandingan file hasil  design  dengan  data referensi yang diperoleh \ndari software referensi H.264 JM11.0 dari standard ITU-\nT. Setelah itu dilanjutkan dengan proses implementasi menggunakan Synopsys Design Analyzer\u00ae. Selain \nuntuk implementasi pada standard Cell, proses ini juga berfungsi  untuk  menunjukan  hasil  \nrancangan  dapat  disintesis  ke  dalam  bentuk\nlogic level.   Hasil yang diperoleh menunjukan perbedaan piksel antara data hasil\n simulasi dan data referensi kurang lebih   5%.   Perbedaan ini masih ditoleransi\nkarena dapat dianggap sebagai lossy compression dan secara kualitas tidak mempengaruhi gambar dari \nsegi penglihatan. Waktu untuk decoding 30 frame dicapai dalam waktu 4.936.140 clock.   Hal ini \nmenunjukan sistem dapat bekerja\nsecara real-time dengan kecepatan minimum 50MHz.", "Daftar File": {"2008 TS PP ZENER SUKRA 1-COVER": "https://digilib.itb.ac.id/gdl/download/305680", "2008 TS PP ZENER SUKRA 1-BAB 1": "https://digilib.itb.ac.id/gdl/download/305681", "2008 TS PP ZENER SUKRA 1-BAB 2": "https://digilib.itb.ac.id/gdl/download/305682", "2008 TS PP ZENER SUKRA 1-BAB 3": "https://digilib.itb.ac.id/gdl/download/305683", "2008 TS PP ZENER SUKRA 1-BAB 4": "https://digilib.itb.ac.id/gdl/download/305684", "2008 TS PP ZENER SUKRA 1-BAB 5": "https://digilib.itb.ac.id/gdl/download/305685", "2008 TS PP ZENER SUKRA 1-BAB 6": "https://digilib.itb.ac.id/gdl/download/305687", "2008 TS PP ZENER SUKRA 1-PUSTAKA": "https://digilib.itb.ac.id/gdl/download/305688"}, "Penulis": "Zener Sukra [23206010]", "Kontributor / Dosen Pembimbing": ["Prof. Trio Adiono, S.T, M.T, Ph.D."], "Jenis Koleksi": "Tesis", "Penerbit": "Teknik Elektro", "Fakultas": "Sekolah Teknik Elektro dan Informatika", "Subjek": "", "Kata Kunci": "MPEG4 H.264/AVC, Decoder, Motion Compensator, Verilog HDL.", "Sumber": "", "Staf Input/Edit": "rikrik", "File": "8 file", "Tanggal Input": "24 Agu 2023"}