Timing Analyzer report for arbiter
Sat Apr  3 14:59:19 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'MAX10_CLK1_50'
 13. Slow 1200mV 85C Model Setup: 'mask_arbiter:ma|cnt[0]'
 14. Slow 1200mV 85C Model Hold: 'MAX10_CLK1_50'
 15. Slow 1200mV 85C Model Hold: 'mask_arbiter:ma|cnt[0]'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'MAX10_CLK1_50'
 24. Slow 1200mV 0C Model Setup: 'mask_arbiter:ma|cnt[0]'
 25. Slow 1200mV 0C Model Hold: 'MAX10_CLK1_50'
 26. Slow 1200mV 0C Model Hold: 'mask_arbiter:ma|cnt[0]'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'MAX10_CLK1_50'
 34. Fast 1200mV 0C Model Setup: 'mask_arbiter:ma|cnt[0]'
 35. Fast 1200mV 0C Model Hold: 'mask_arbiter:ma|cnt[0]'
 36. Fast 1200mV 0C Model Hold: 'MAX10_CLK1_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; arbiter                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.7%      ;
;     Processor 3            ;   3.6%      ;
;     Processor 4            ;   3.5%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; mask_arbiter:ma|cnt[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { mask_arbiter:ma|cnt[0] } ;
; MAX10_CLK1_50          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MAX10_CLK1_50 }          ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                    ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; 377.93 MHz ; 250.0 MHz       ; MAX10_CLK1_50          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 560.85 MHz ; 500.0 MHz       ; mask_arbiter:ma|cnt[0] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; MAX10_CLK1_50          ; -1.990 ; -31.149       ;
; mask_arbiter:ma|cnt[0] ; -0.783 ; -4.348        ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; MAX10_CLK1_50          ; 0.335 ; 0.000         ;
; mask_arbiter:ma|cnt[0] ; 0.372 ; 0.000         ;
+------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; MAX10_CLK1_50          ; -3.000 ; -26.000         ;
; mask_arbiter:ma|cnt[0] ; -1.000 ; -17.000         ;
+------------------------+--------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MAX10_CLK1_50'                                                                                                 ;
+--------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+
; -1.990 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[21] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.877      ; 4.551      ;
; -1.984 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[22] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.877      ; 4.545      ;
; -1.874 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.877      ; 4.435      ;
; -1.868 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[20] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.877      ; 4.429      ;
; -1.758 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.877      ; 4.319      ;
; -1.752 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.877      ; 4.313      ;
; -1.646 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.550      ;
; -1.642 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.877      ; 4.203      ;
; -1.641 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.545      ;
; -1.640 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.544      ;
; -1.636 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.877      ; 4.197      ;
; -1.571 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.475      ;
; -1.535 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.439      ;
; -1.530 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.434      ;
; -1.529 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.433      ;
; -1.529 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.433      ;
; -1.526 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.877      ; 4.087      ;
; -1.525 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.429      ;
; -1.524 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.428      ;
; -1.520 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.877      ; 4.081      ;
; -1.503 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[22] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.877      ; 4.564      ;
; -1.455 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.359      ;
; -1.451 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.355      ;
; -1.428 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.332      ;
; -1.422 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.326      ;
; -1.419 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.323      ;
; -1.414 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.318      ;
; -1.413 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.317      ;
; -1.413 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.317      ;
; -1.412 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.316      ;
; -1.409 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.313      ;
; -1.408 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.312      ;
; -1.404 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[12] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.877      ; 3.965      ;
; -1.387 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[20] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.877      ; 4.448      ;
; -1.381 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[21] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.877      ; 4.442      ;
; -1.378 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.909      ; 3.971      ;
; -1.339 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.243      ;
; -1.335 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.239      ;
; -1.334 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.238      ;
; -1.312 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.216      ;
; -1.306 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.210      ;
; -1.303 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.207      ;
; -1.299 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.203      ;
; -1.298 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.202      ;
; -1.297 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.201      ;
; -1.297 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.201      ;
; -1.296 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.200      ;
; -1.293 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.197      ;
; -1.293 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.197      ;
; -1.293 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.197      ;
; -1.292 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.196      ;
; -1.271 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.877      ; 4.332      ;
; -1.265 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.877      ; 4.326      ;
; -1.262 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.909      ; 3.855      ;
; -1.256 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.909      ; 3.849      ;
; -1.223 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.127      ;
; -1.221 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.125      ;
; -1.219 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.123      ;
; -1.218 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.122      ;
; -1.196 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.100      ;
; -1.190 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.094      ;
; -1.187 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.091      ;
; -1.184 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.088      ;
; -1.183 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.087      ;
; -1.182 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.086      ;
; -1.181 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.085      ;
; -1.181 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.085      ;
; -1.180 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.084      ;
; -1.178 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.082      ;
; -1.177 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.081      ;
; -1.177 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.081      ;
; -1.177 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.081      ;
; -1.176 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.080      ;
; -1.176 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.080      ;
; -1.155 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.877      ; 4.216      ;
; -1.149 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.877      ; 4.210      ;
; -1.146 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.909      ; 3.739      ;
; -1.140 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.909      ; 3.733      ;
; -1.107 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.011      ;
; -1.105 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.009      ;
; -1.103 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.007      ;
; -1.103 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.007      ;
; -1.102 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 2.006      ;
; -1.080 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 1.984      ;
; -1.074 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 1.978      ;
; -1.071 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 1.975      ;
; -1.068 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 1.972      ;
; -1.067 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 1.971      ;
; -1.067 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.909      ; 3.660      ;
; -1.065 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 1.969      ;
; -1.065 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 1.969      ;
; -1.064 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 1.968      ;
; -1.062 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 1.966      ;
; -1.061 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 1.965      ;
; -1.061 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 1.965      ;
; -1.061 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 1.965      ;
; -1.060 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 1.964      ;
; -1.060 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 1.964      ;
; -1.060 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.111     ; 1.964      ;
; -1.039 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.877      ; 4.100      ;
+--------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mask_arbiter:ma|cnt[0]'                                                                                                                                                                     ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.783 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.714      ;
; -0.783 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.714      ;
; -0.783 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.714      ;
; -0.783 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.714      ;
; -0.758 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.689      ;
; -0.758 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.689      ;
; -0.758 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.689      ;
; -0.758 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.689      ;
; -0.626 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.557      ;
; -0.619 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.550      ;
; -0.619 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.550      ;
; -0.619 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.550      ;
; -0.619 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.550      ;
; -0.601 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.532      ;
; -0.521 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.452      ;
; -0.521 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.452      ;
; -0.521 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.452      ;
; -0.521 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.452      ;
; -0.462 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.393      ;
; -0.364 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.295      ;
; -0.349 ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.280      ;
; -0.218 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 1.149      ;
; -0.023 ; mask_arbiter:ma|mask[2]                                   ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 0.954      ;
; -0.016 ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 0.947      ;
; 0.086  ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|result[2]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 0.845      ;
; 0.103  ; mask_arbiter:ma|mask[1]                                   ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 0.828      ;
; 0.109  ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|result[1]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 0.822      ;
; 0.242  ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|result[3]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 0.689      ;
; 0.243  ; mask_arbiter:ma|mask[0]                                   ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 0.688      ;
; 0.244  ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.064     ; 0.687      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MAX10_CLK1_50'                                                                                                 ;
+-------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+
; 0.335 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.988      ; 2.709      ;
; 0.415 ; mask_arbiter:ma|cnt[22] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.610      ;
; 0.581 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[2]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.776      ;
; 0.581 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[9]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.776      ;
; 0.581 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[11] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.776      ;
; 0.581 ; mask_arbiter:ma|cnt[12] ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.776      ;
; 0.581 ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.776      ;
; 0.582 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[7]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.777      ;
; 0.582 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[8]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.777      ;
; 0.582 ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.777      ;
; 0.582 ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.777      ;
; 0.583 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[10] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.778      ;
; 0.583 ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.778      ;
; 0.583 ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.778      ;
; 0.584 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[4]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.779      ;
; 0.584 ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.779      ;
; 0.584 ; mask_arbiter:ma|cnt[20] ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.779      ;
; 0.585 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[5]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.780      ;
; 0.586 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[3]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.781      ;
; 0.587 ; mask_arbiter:ma|cnt[21] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.782      ;
; 0.587 ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.782      ;
; 0.596 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[6]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.038      ; 0.791      ;
; 0.628 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.988      ; 3.002      ;
; 0.630 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.988      ; 3.004      ;
; 0.740 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.988      ; 3.114      ;
; 0.742 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.988      ; 3.116      ;
; 0.849 ; mask_arbiter:ma|cnt[12] ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.050      ;
; 0.850 ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.051      ;
; 0.851 ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.052      ;
; 0.852 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[3]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.051      ;
; 0.852 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[9]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.051      ;
; 0.852 ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.053      ;
; 0.852 ; mask_arbiter:ma|cnt[20] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.053      ;
; 0.852 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.988      ; 3.226      ;
; 0.853 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[11] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.052      ;
; 0.854 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[5]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.053      ;
; 0.854 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.988      ; 3.228      ;
; 0.861 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.046      ; 1.064      ;
; 0.863 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.046      ; 1.066      ;
; 0.863 ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.064      ;
; 0.864 ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.065      ;
; 0.865 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[10] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.064      ;
; 0.865 ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.066      ;
; 0.865 ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.066      ;
; 0.866 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[2]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.065      ;
; 0.866 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[7]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.065      ;
; 0.866 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[8]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.065      ;
; 0.866 ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.067      ;
; 0.867 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[11] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.066      ;
; 0.867 ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.068      ;
; 0.868 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[3]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.067      ;
; 0.868 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[6]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.067      ;
; 0.868 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[9]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.067      ;
; 0.868 ; mask_arbiter:ma|cnt[21] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.069      ;
; 0.868 ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.069      ;
; 0.869 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[4]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.068      ;
; 0.870 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[7]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.069      ;
; 0.870 ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.071      ;
; 0.871 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[5]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.070      ;
; 0.891 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; -0.500       ; 1.988      ; 2.765      ;
; 0.924 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.988      ; 3.298      ;
; 0.959 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.046      ; 1.162      ;
; 0.959 ; mask_arbiter:ma|cnt[12] ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.160      ;
; 0.960 ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.161      ;
; 0.961 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.046      ; 1.164      ;
; 0.961 ; mask_arbiter:ma|cnt[12] ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.162      ;
; 0.961 ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.162      ;
; 0.962 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[4]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.161      ;
; 0.962 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[10] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.161      ;
; 0.962 ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.163      ;
; 0.962 ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.163      ;
; 0.962 ; mask_arbiter:ma|cnt[20] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.163      ;
; 0.963 ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.164      ;
; 0.964 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[5]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.163      ;
; 0.964 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[6]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.163      ;
; 0.964 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[11] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.163      ;
; 0.964 ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.165      ;
; 0.964 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.988      ; 3.338      ;
; 0.966 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[7]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.165      ;
; 0.966 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.988      ; 3.340      ;
; 0.973 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.046      ; 1.176      ;
; 0.973 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.046      ; 1.176      ;
; 0.975 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.046      ; 1.178      ;
; 0.975 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.046      ; 1.178      ;
; 0.975 ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.176      ;
; 0.976 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[8]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.175      ;
; 0.976 ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.177      ;
; 0.977 ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.178      ;
; 0.977 ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.178      ;
; 0.978 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[4]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.177      ;
; 0.978 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[9]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.177      ;
; 0.978 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[10] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.177      ;
; 0.978 ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.179      ;
; 0.979 ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.180      ;
; 0.980 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[5]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.179      ;
; 0.980 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[8]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.179      ;
; 0.980 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[11] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.179      ;
; 0.980 ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.044      ; 1.181      ;
; 0.981 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[6]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.180      ;
; 0.982 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[9]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.042      ; 1.181      ;
+-------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mask_arbiter:ma|cnt[0]'                                                                                                                                                                     ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.372 ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 0.593      ;
; 0.372 ; mask_arbiter:ma|mask[0]                                   ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 0.593      ;
; 0.373 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|result[3]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 0.594      ;
; 0.478 ; mask_arbiter:ma|mask[1]                                   ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 0.699      ;
; 0.510 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|result[1]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.065      ; 0.732      ;
; 0.530 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 0.751      ;
; 0.531 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|result[2]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.065      ; 0.753      ;
; 0.535 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 0.756      ;
; 0.538 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 0.759      ;
; 0.561 ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 0.782      ;
; 0.615 ; mask_arbiter:ma|mask[2]                                   ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 0.836      ;
; 0.739 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 0.960      ;
; 0.753 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 0.974      ;
; 0.769 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 0.990      ;
; 0.795 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 1.016      ;
; 0.817 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 1.038      ;
; 0.914 ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 1.135      ;
; 0.939 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 1.160      ;
; 0.965 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 1.186      ;
; 0.976 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 1.197      ;
; 1.066 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 1.287      ;
; 1.207 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 1.428      ;
; 1.225 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 1.446      ;
; 1.230 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 1.451      ;
; 1.472 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 1.693      ;
; 1.472 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 1.693      ;
; 1.472 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 1.693      ;
; 1.472 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 1.693      ;
; 1.490 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 1.711      ;
; 1.490 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.064      ; 1.711      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                     ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; 431.41 MHz ; 250.0 MHz       ; MAX10_CLK1_50          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 624.22 MHz ; 500.0 MHz       ; mask_arbiter:ma|cnt[0] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; MAX10_CLK1_50          ; -1.597 ; -24.049       ;
; mask_arbiter:ma|cnt[0] ; -0.602 ; -3.165        ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; MAX10_CLK1_50          ; 0.268 ; 0.000         ;
; mask_arbiter:ma|cnt[0] ; 0.337 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; MAX10_CLK1_50          ; -3.000 ; -26.000        ;
; mask_arbiter:ma|cnt[0] ; -1.000 ; -17.000        ;
+------------------------+--------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MAX10_CLK1_50'                                                                                                  ;
+--------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+
; -1.597 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[21] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.761      ; 4.023      ;
; -1.579 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[22] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.761      ; 4.005      ;
; -1.497 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.761      ; 3.923      ;
; -1.479 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[20] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.761      ; 3.905      ;
; -1.397 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.761      ; 3.823      ;
; -1.379 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.761      ; 3.805      ;
; -1.318 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.236      ;
; -1.316 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.234      ;
; -1.300 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.218      ;
; -1.297 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.761      ; 3.723      ;
; -1.279 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.761      ; 3.705      ;
; -1.259 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.177      ;
; -1.223 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.141      ;
; -1.219 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.137      ;
; -1.218 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.136      ;
; -1.216 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.134      ;
; -1.205 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.123      ;
; -1.200 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.118      ;
; -1.197 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.761      ; 3.623      ;
; -1.179 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.761      ; 3.605      ;
; -1.178 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[22] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.761      ; 4.104      ;
; -1.159 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.077      ;
; -1.152 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.070      ;
; -1.131 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.049      ;
; -1.123 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.041      ;
; -1.119 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.037      ;
; -1.119 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.037      ;
; -1.118 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.036      ;
; -1.116 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.034      ;
; -1.113 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.031      ;
; -1.105 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.023      ;
; -1.100 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 2.018      ;
; -1.079 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[12] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.761      ; 3.505      ;
; -1.078 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[20] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.761      ; 4.004      ;
; -1.070 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.788      ; 3.523      ;
; -1.060 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[21] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.761      ; 3.986      ;
; -1.059 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.977      ;
; -1.052 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.970      ;
; -1.051 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.969      ;
; -1.031 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.949      ;
; -1.023 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.941      ;
; -1.019 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.937      ;
; -1.019 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.937      ;
; -1.019 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.937      ;
; -1.018 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.936      ;
; -1.016 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.934      ;
; -1.015 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.933      ;
; -1.013 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.931      ;
; -1.005 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.923      ;
; -1.001 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.919      ;
; -1.000 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.918      ;
; -0.978 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.761      ; 3.904      ;
; -0.970 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.788      ; 3.423      ;
; -0.960 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.761      ; 3.886      ;
; -0.959 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.877      ;
; -0.957 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.875      ;
; -0.952 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.870      ;
; -0.952 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.788      ; 3.405      ;
; -0.951 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.869      ;
; -0.931 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.849      ;
; -0.923 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.841      ;
; -0.920 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.838      ;
; -0.919 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.837      ;
; -0.919 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.837      ;
; -0.919 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.837      ;
; -0.918 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.836      ;
; -0.916 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.834      ;
; -0.915 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.833      ;
; -0.914 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.832      ;
; -0.913 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.831      ;
; -0.905 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.823      ;
; -0.902 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.820      ;
; -0.901 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.819      ;
; -0.900 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.818      ;
; -0.878 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.761      ; 3.804      ;
; -0.870 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.788      ; 3.323      ;
; -0.860 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.761      ; 3.786      ;
; -0.859 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.777      ;
; -0.857 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.775      ;
; -0.853 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.771      ;
; -0.852 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.770      ;
; -0.852 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.788      ; 3.305      ;
; -0.851 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.769      ;
; -0.831 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.749      ;
; -0.823 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.741      ;
; -0.820 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.738      ;
; -0.819 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.737      ;
; -0.819 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.737      ;
; -0.819 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.737      ;
; -0.816 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.734      ;
; -0.815 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.733      ;
; -0.815 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.733      ;
; -0.814 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.732      ;
; -0.813 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.731      ;
; -0.809 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.788      ; 3.262      ;
; -0.805 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.723      ;
; -0.802 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.720      ;
; -0.801 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.719      ;
; -0.800 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.097     ; 1.718      ;
; -0.778 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.761      ; 3.704      ;
+--------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mask_arbiter:ma|cnt[0]'                                                                                                                                                                      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.602 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.540      ;
; -0.602 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.540      ;
; -0.602 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.540      ;
; -0.602 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.540      ;
; -0.580 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.518      ;
; -0.580 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.518      ;
; -0.580 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.518      ;
; -0.580 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.518      ;
; -0.468 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.406      ;
; -0.465 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.403      ;
; -0.465 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.403      ;
; -0.465 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.403      ;
; -0.465 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.403      ;
; -0.446 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.384      ;
; -0.374 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.312      ;
; -0.374 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.312      ;
; -0.374 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.312      ;
; -0.374 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.312      ;
; -0.331 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.269      ;
; -0.240 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.178      ;
; -0.203 ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.141      ;
; -0.086 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 1.024      ;
; 0.091  ; mask_arbiter:ma|mask[2]                                   ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 0.847      ;
; 0.100  ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 0.838      ;
; 0.194  ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|result[2]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 0.744      ;
; 0.198  ; mask_arbiter:ma|mask[1]                                   ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 0.740      ;
; 0.215  ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|result[1]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 0.723      ;
; 0.327  ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|result[3]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 0.611      ;
; 0.328  ; mask_arbiter:ma|mask[0]                                   ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 0.610      ;
; 0.329  ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.057     ; 0.609      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MAX10_CLK1_50'                                                                                                  ;
+-------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+
; 0.268 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.858      ; 2.480      ;
; 0.369 ; mask_arbiter:ma|cnt[22] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.547      ;
; 0.521 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[2]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.699      ;
; 0.521 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[9]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.699      ;
; 0.521 ; mask_arbiter:ma|cnt[12] ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.699      ;
; 0.522 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[7]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.700      ;
; 0.522 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[10] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.700      ;
; 0.522 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[11] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.700      ;
; 0.522 ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.700      ;
; 0.522 ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.700      ;
; 0.522 ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.700      ;
; 0.523 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[4]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.701      ;
; 0.523 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[8]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.701      ;
; 0.524 ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.702      ;
; 0.524 ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.702      ;
; 0.524 ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.702      ;
; 0.525 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[3]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.703      ;
; 0.525 ; mask_arbiter:ma|cnt[20] ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.703      ;
; 0.526 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[5]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.704      ;
; 0.526 ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.704      ;
; 0.526 ; mask_arbiter:ma|cnt[21] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.704      ;
; 0.533 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.858      ; 2.745      ;
; 0.535 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[6]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.034      ; 0.713      ;
; 0.540 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.858      ; 2.752      ;
; 0.629 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.858      ; 2.841      ;
; 0.636 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.858      ; 2.848      ;
; 0.725 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.858      ; 2.937      ;
; 0.732 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.858      ; 2.944      ;
; 0.760 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[3]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.943      ;
; 0.761 ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.944      ;
; 0.761 ; mask_arbiter:ma|cnt[12] ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.944      ;
; 0.762 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[11] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.945      ;
; 0.762 ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.945      ;
; 0.763 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[5]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.946      ;
; 0.763 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[9]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.946      ;
; 0.764 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.041      ; 0.949      ;
; 0.764 ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.947      ;
; 0.765 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[10] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.948      ;
; 0.765 ; mask_arbiter:ma|cnt[20] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.948      ;
; 0.766 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[8]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.949      ;
; 0.766 ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.949      ;
; 0.767 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[2]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.950      ;
; 0.768 ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.951      ;
; 0.768 ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.951      ;
; 0.769 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[4]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.952      ;
; 0.770 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[6]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.953      ;
; 0.770 ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.953      ;
; 0.770 ; mask_arbiter:ma|cnt[21] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.953      ;
; 0.771 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.041      ; 0.956      ;
; 0.772 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[11] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.955      ;
; 0.773 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[9]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.956      ;
; 0.773 ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.956      ;
; 0.774 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[3]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.957      ;
; 0.775 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[7]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.958      ;
; 0.775 ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.958      ;
; 0.775 ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.958      ;
; 0.776 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[5]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.959      ;
; 0.777 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[7]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.960      ;
; 0.777 ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 0.960      ;
; 0.814 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; -0.500       ; 1.858      ; 2.526      ;
; 0.820 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.858      ; 3.032      ;
; 0.821 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.858      ; 3.033      ;
; 0.828 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.858      ; 3.040      ;
; 0.849 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[4]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.032      ;
; 0.849 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.041      ; 1.034      ;
; 0.850 ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.033      ;
; 0.850 ; mask_arbiter:ma|cnt[12] ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.033      ;
; 0.851 ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.034      ;
; 0.852 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[6]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.035      ;
; 0.852 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[10] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.035      ;
; 0.853 ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.036      ;
; 0.854 ; mask_arbiter:ma|cnt[20] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.037      ;
; 0.856 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[5]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.039      ;
; 0.856 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.041      ; 1.041      ;
; 0.857 ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.040      ;
; 0.857 ; mask_arbiter:ma|cnt[12] ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.040      ;
; 0.858 ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.041      ;
; 0.859 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[7]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.042      ;
; 0.859 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[11] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.042      ;
; 0.859 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.041      ; 1.044      ;
; 0.860 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.041      ; 1.045      ;
; 0.860 ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.043      ;
; 0.862 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[10] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.045      ;
; 0.862 ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.045      ;
; 0.863 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[4]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.046      ;
; 0.864 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[8]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.047      ;
; 0.864 ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.047      ;
; 0.864 ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.047      ;
; 0.865 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[6]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.048      ;
; 0.866 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[8]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.049      ;
; 0.866 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.041      ; 1.051      ;
; 0.866 ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.049      ;
; 0.867 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.041      ; 1.052      ;
; 0.869 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[11] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.052      ;
; 0.869 ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.052      ;
; 0.870 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[5]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.053      ;
; 0.871 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[9]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.054      ;
; 0.871 ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.054      ;
; 0.871 ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.054      ;
; 0.872 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[7]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.039      ; 1.055      ;
+-------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mask_arbiter:ma|cnt[0]'                                                                                                                                                                      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.337 ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 0.538      ;
; 0.338 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|result[3]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 0.539      ;
; 0.338 ; mask_arbiter:ma|mask[0]                                   ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 0.539      ;
; 0.431 ; mask_arbiter:ma|mask[1]                                   ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 0.632      ;
; 0.470 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|result[1]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.058      ; 0.672      ;
; 0.478 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 0.679      ;
; 0.482 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 0.683      ;
; 0.488 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|result[2]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.058      ; 0.690      ;
; 0.492 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 0.693      ;
; 0.502 ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 0.703      ;
; 0.562 ; mask_arbiter:ma|mask[2]                                   ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 0.763      ;
; 0.677 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 0.878      ;
; 0.681 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 0.882      ;
; 0.697 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 0.898      ;
; 0.719 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 0.920      ;
; 0.753 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 0.954      ;
; 0.841 ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 1.042      ;
; 0.858 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 1.059      ;
; 0.860 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 1.061      ;
; 0.892 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 1.093      ;
; 0.949 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 1.150      ;
; 1.076 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 1.277      ;
; 1.092 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 1.293      ;
; 1.112 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 1.313      ;
; 1.328 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 1.529      ;
; 1.328 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 1.529      ;
; 1.328 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 1.529      ;
; 1.328 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 1.529      ;
; 1.344 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 1.545      ;
; 1.344 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.057      ; 1.545      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; MAX10_CLK1_50          ; -1.096 ; -16.589       ;
; mask_arbiter:ma|cnt[0] ; 0.014  ; 0.000         ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; mask_arbiter:ma|cnt[0] ; 0.193 ; 0.000         ;
; MAX10_CLK1_50          ; 0.219 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; MAX10_CLK1_50          ; -3.000 ; -28.626        ;
; mask_arbiter:ma|cnt[0] ; -1.000 ; -17.000        ;
+------------------------+--------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MAX10_CLK1_50'                                                                                                  ;
+--------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+
; -1.096 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[22] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.037      ; 2.715      ;
; -1.092 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[21] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.037      ; 2.711      ;
; -1.028 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[20] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.037      ; 2.647      ;
; -1.024 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.037      ; 2.643      ;
; -0.960 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.037      ; 2.579      ;
; -0.956 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.037      ; 2.575      ;
; -0.892 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.037      ; 2.511      ;
; -0.888 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.037      ; 2.507      ;
; -0.824 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.037      ; 2.443      ;
; -0.820 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.037      ; 2.439      ;
; -0.756 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[12] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.037      ; 2.375      ;
; -0.737 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.052      ; 2.371      ;
; -0.673 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.052      ; 2.307      ;
; -0.669 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.052      ; 2.303      ;
; -0.605 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.052      ; 2.239      ;
; -0.601 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.052      ; 2.235      ;
; -0.544 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.052      ; 2.178      ;
; -0.537 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.052      ; 2.171      ;
; -0.533 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.052      ; 2.167      ;
; -0.495 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.441      ;
; -0.491 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.437      ;
; -0.485 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.431      ;
; -0.481 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[22] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.037      ; 2.600      ;
; -0.469 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.052      ; 2.103      ;
; -0.465 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.052      ; 2.099      ;
; -0.449 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.395      ;
; -0.432 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.378      ;
; -0.428 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.374      ;
; -0.427 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.373      ;
; -0.423 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.369      ;
; -0.417 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.363      ;
; -0.417 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[21] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.037      ; 2.536      ;
; -0.416 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.362      ;
; -0.413 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[20] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.037      ; 2.532      ;
; -0.401 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.500        ; 1.052      ; 2.035      ;
; -0.381 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.327      ;
; -0.380 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.326      ;
; -0.369 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.315      ;
; -0.365 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.311      ;
; -0.364 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.310      ;
; -0.360 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.306      ;
; -0.359 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.305      ;
; -0.355 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.301      ;
; -0.349 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.295      ;
; -0.349 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.037      ; 2.468      ;
; -0.348 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.294      ;
; -0.348 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.294      ;
; -0.345 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.037      ; 2.464      ;
; -0.313 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.259      ;
; -0.312 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.258      ;
; -0.311 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.257      ;
; -0.301 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.247      ;
; -0.297 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.243      ;
; -0.296 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.242      ;
; -0.294 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.240      ;
; -0.292 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.238      ;
; -0.291 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.237      ;
; -0.290 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.236      ;
; -0.287 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.233      ;
; -0.281 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.227      ;
; -0.281 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.227      ;
; -0.281 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.037      ; 2.400      ;
; -0.280 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.226      ;
; -0.280 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.226      ;
; -0.277 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.037      ; 2.396      ;
; -0.245 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.191      ;
; -0.244 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.190      ;
; -0.243 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.189      ;
; -0.243 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.189      ;
; -0.233 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.179      ;
; -0.229 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.175      ;
; -0.228 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.174      ;
; -0.227 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.173      ;
; -0.226 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.172      ;
; -0.224 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.170      ;
; -0.223 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.169      ;
; -0.223 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.169      ;
; -0.222 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.168      ;
; -0.219 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.165      ;
; -0.213 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.159      ;
; -0.213 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.159      ;
; -0.213 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.037      ; 2.332      ;
; -0.212 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.158      ;
; -0.212 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.158      ;
; -0.211 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.157      ;
; -0.209 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 1.000        ; 1.037      ; 2.328      ;
; -0.177 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.123      ;
; -0.176 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.122      ;
; -0.175 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.121      ;
; -0.175 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.121      ;
; -0.175 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.121      ;
; -0.165 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.111      ;
; -0.161 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.107      ;
; -0.160 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.106      ;
; -0.159 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.105      ;
; -0.158 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.104      ;
; -0.156 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.102      ;
; -0.155 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.101      ;
; -0.155 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.101      ;
; -0.154 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 1.000        ; -0.061     ; 1.100      ;
+--------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mask_arbiter:ma|cnt[0]'                                                                                                                                                                     ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.014 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.936      ;
; 0.014 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.936      ;
; 0.014 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.936      ;
; 0.014 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.936      ;
; 0.030 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.920      ;
; 0.030 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.920      ;
; 0.030 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.920      ;
; 0.030 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.920      ;
; 0.111 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.839      ;
; 0.114 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.836      ;
; 0.114 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.836      ;
; 0.114 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.836      ;
; 0.114 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.836      ;
; 0.127 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.823      ;
; 0.163 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.787      ;
; 0.163 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.787      ;
; 0.163 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.787      ;
; 0.163 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.787      ;
; 0.206 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.744      ;
; 0.240 ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.710      ;
; 0.260 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.690      ;
; 0.309 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.641      ;
; 0.427 ; mask_arbiter:ma|mask[2]                                   ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.523      ;
; 0.427 ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.523      ;
; 0.483 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|result[2]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.467      ;
; 0.496 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|result[1]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.454      ;
; 0.502 ; mask_arbiter:ma|mask[1]                                   ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.448      ;
; 0.576 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|result[3]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.374      ;
; 0.577 ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.373      ;
; 0.578 ; mask_arbiter:ma|mask[0]                                   ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 1.000        ; -0.037     ; 0.372      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mask_arbiter:ma|cnt[0]'                                                                                                                                                                      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.193 ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; mask_arbiter:ma|mask[0]                                   ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|result[3]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.254 ; mask_arbiter:ma|mask[1]                                   ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.375      ;
; 0.261 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|result[1]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.382      ;
; 0.270 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|result[2]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.391      ;
; 0.279 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.400      ;
; 0.279 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.400      ;
; 0.279 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.400      ;
; 0.302 ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.423      ;
; 0.320 ; mask_arbiter:ma|mask[2]                                   ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.441      ;
; 0.388 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.509      ;
; 0.395 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.516      ;
; 0.405 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.526      ;
; 0.419 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.540      ;
; 0.426 ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|result[0]                                 ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.547      ;
; 0.479 ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|priority_arbiter:pa_for_unmasked|grant[0] ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.600      ;
; 0.494 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.615      ;
; 0.516 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.637      ;
; 0.533 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.654      ;
; 0.586 ; mask_arbiter:ma|masked_req[0]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.707      ;
; 0.658 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.779      ;
; 0.667 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|no_mask                                   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.788      ;
; 0.674 ; mask_arbiter:ma|masked_req[1]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.795      ;
; 0.799 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[3]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.920      ;
; 0.799 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[2]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.920      ;
; 0.799 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.920      ;
; 0.799 ; mask_arbiter:ma|masked_req[3]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.920      ;
; 0.808 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[0]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.929      ;
; 0.808 ; mask_arbiter:ma|masked_req[2]                             ; mask_arbiter:ma|priority_arbiter:pa_for_masked|grant[1]   ; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0.000        ; 0.037      ; 0.929      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MAX10_CLK1_50'                                                                                                  ;
+-------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+
; 0.219 ; mask_arbiter:ma|cnt[22] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.325      ;
; 0.251 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.098      ; 1.568      ;
; 0.311 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[2]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.417      ;
; 0.311 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[11] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.417      ;
; 0.311 ; mask_arbiter:ma|cnt[12] ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.417      ;
; 0.312 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[8]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.418      ;
; 0.312 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[9]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.418      ;
; 0.312 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[10] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.418      ;
; 0.312 ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.418      ;
; 0.312 ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.418      ;
; 0.313 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[4]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[5]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[7]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; mask_arbiter:ma|cnt[20] ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.419      ;
; 0.314 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[3]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.420      ;
; 0.314 ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.420      ;
; 0.314 ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.420      ;
; 0.314 ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.420      ;
; 0.315 ; mask_arbiter:ma|cnt[21] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.421      ;
; 0.320 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[6]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.022      ; 0.426      ;
; 0.383 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.098      ; 1.700      ;
; 0.386 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.098      ; 1.703      ;
; 0.449 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.098      ; 1.766      ;
; 0.452 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.098      ; 1.769      ;
; 0.457 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[3]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.566      ;
; 0.458 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[9]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.567      ;
; 0.458 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[11] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.567      ;
; 0.459 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[5]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.568      ;
; 0.459 ; mask_arbiter:ma|cnt[12] ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.566      ;
; 0.460 ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.567      ;
; 0.461 ; mask_arbiter:ma|cnt[20] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.568      ;
; 0.461 ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.568      ;
; 0.462 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.029      ; 0.575      ;
; 0.462 ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.569      ;
; 0.465 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.029      ; 0.578      ;
; 0.466 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[7]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.575      ;
; 0.467 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[10] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.576      ;
; 0.468 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[6]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.577      ;
; 0.468 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[8]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.577      ;
; 0.469 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[4]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.578      ;
; 0.469 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[2]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.578      ;
; 0.469 ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.576      ;
; 0.470 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[11] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.579      ;
; 0.470 ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.577      ;
; 0.471 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[7]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.580      ;
; 0.471 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[9]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.580      ;
; 0.471 ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.578      ;
; 0.471 ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.578      ;
; 0.472 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[5]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.581      ;
; 0.472 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[3]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.581      ;
; 0.472 ; mask_arbiter:ma|cnt[21] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.579      ;
; 0.472 ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.579      ;
; 0.473 ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.580      ;
; 0.474 ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.581      ;
; 0.474 ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.581      ;
; 0.515 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.098      ; 1.832      ;
; 0.517 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.029      ; 0.630      ;
; 0.518 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.098      ; 1.835      ;
; 0.520 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[4]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.629      ;
; 0.520 ; mask_arbiter:ma|cnt[10] ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.029      ; 0.633      ;
; 0.521 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[10] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.630      ;
; 0.522 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[6]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.631      ;
; 0.522 ; mask_arbiter:ma|cnt[12] ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.629      ;
; 0.523 ; mask_arbiter:ma|cnt[2]  ; mask_arbiter:ma|cnt[5]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.632      ;
; 0.523 ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.630      ;
; 0.524 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[11] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.633      ;
; 0.524 ; mask_arbiter:ma|cnt[20] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.631      ;
; 0.524 ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.631      ;
; 0.524 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.098      ; 1.841      ;
; 0.525 ; mask_arbiter:ma|cnt[4]  ; mask_arbiter:ma|cnt[7]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.634      ;
; 0.525 ; mask_arbiter:ma|cnt[12] ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.632      ;
; 0.525 ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.632      ;
; 0.526 ; mask_arbiter:ma|cnt[18] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.633      ;
; 0.527 ; mask_arbiter:ma|cnt[14] ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.634      ;
; 0.528 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[14] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.029      ; 0.641      ;
; 0.528 ; mask_arbiter:ma|cnt[16] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.635      ;
; 0.529 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[8]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.638      ;
; 0.529 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.029      ; 0.642      ;
; 0.531 ; mask_arbiter:ma|cnt[11] ; mask_arbiter:ma|cnt[15] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.029      ; 0.644      ;
; 0.532 ; mask_arbiter:ma|cnt[6]  ; mask_arbiter:ma|cnt[9]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.641      ;
; 0.532 ; mask_arbiter:ma|cnt[9]  ; mask_arbiter:ma|cnt[13] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.029      ; 0.645      ;
; 0.534 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[8]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.643      ;
; 0.534 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[10] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.643      ;
; 0.535 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[6]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.644      ;
; 0.535 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[4]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.644      ;
; 0.535 ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[16] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.642      ;
; 0.536 ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[18] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.643      ;
; 0.537 ; mask_arbiter:ma|cnt[5]  ; mask_arbiter:ma|cnt[9]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.646      ;
; 0.537 ; mask_arbiter:ma|cnt[7]  ; mask_arbiter:ma|cnt[11] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.646      ;
; 0.537 ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[20] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.644      ;
; 0.537 ; mask_arbiter:ma|cnt[19] ; mask_arbiter:ma|cnt[22] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.644      ;
; 0.538 ; mask_arbiter:ma|cnt[3]  ; mask_arbiter:ma|cnt[7]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.647      ;
; 0.538 ; mask_arbiter:ma|cnt[1]  ; mask_arbiter:ma|cnt[5]  ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.025      ; 0.647      ;
; 0.538 ; mask_arbiter:ma|cnt[13] ; mask_arbiter:ma|cnt[17] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.645      ;
; 0.539 ; mask_arbiter:ma|cnt[15] ; mask_arbiter:ma|cnt[19] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.646      ;
; 0.540 ; mask_arbiter:ma|cnt[17] ; mask_arbiter:ma|cnt[21] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.023      ; 0.647      ;
; 0.581 ; mask_arbiter:ma|cnt[0]  ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50 ; 0.000        ; 1.098      ; 1.898      ;
; 0.583 ; mask_arbiter:ma|cnt[8]  ; mask_arbiter:ma|cnt[12] ; MAX10_CLK1_50          ; MAX10_CLK1_50 ; 0.000        ; 0.029      ; 0.696      ;
+-------+-------------------------+-------------------------+------------------------+---------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+-------------------------+---------+-------+----------+---------+---------------------+
; Clock                   ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack        ; -1.990  ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  MAX10_CLK1_50          ; -1.990  ; 0.219 ; N/A      ; N/A     ; -3.000              ;
;  mask_arbiter:ma|cnt[0] ; -0.783  ; 0.193 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS         ; -35.497 ; 0.0   ; 0.0      ; 0.0     ; -45.626             ;
;  MAX10_CLK1_50          ; -31.149 ; 0.000 ; N/A      ; N/A     ; -28.626             ;
;  mask_arbiter:ma|cnt[0] ; -4.348  ; 0.000 ; N/A      ; N/A     ; -17.000             ;
+-------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MAX10_CLK1_50           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0        ; 0        ; 0        ; 39       ;
; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50          ; 23       ; 23       ; 0        ; 0        ;
; MAX10_CLK1_50          ; MAX10_CLK1_50          ; 253      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; 0        ; 0        ; 0        ; 39       ;
; mask_arbiter:ma|cnt[0] ; MAX10_CLK1_50          ; 23       ; 23       ; 0        ; 0        ;
; MAX10_CLK1_50          ; MAX10_CLK1_50          ; 253      ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------+
; Clock Status Summary                                                 ;
+------------------------+------------------------+------+-------------+
; Target                 ; Clock                  ; Type ; Status      ;
+------------------------+------------------------+------+-------------+
; MAX10_CLK1_50          ; MAX10_CLK1_50          ; Base ; Constrained ;
; mask_arbiter:ma|cnt[0] ; mask_arbiter:ma|cnt[0] ; Base ; Constrained ;
+------------------------+------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Sat Apr  3 14:59:17 2021
Info: Command: quartus_sta arbiter -c arbiter
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored 24 assignments for entity "DE10_LITE_Default" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS UPDATE_CONFLICTING -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity DE10_LITE_Default -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ENABLE_STRICT_PRESERVATION OFF -entity DE10_LITE_Default -section_id Top was ignored
Warning (20013): Ignored 24 assignments for entity "test" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS UPDATE_CONFLICTING -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity test -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ENABLE_STRICT_PRESERVATION OFF -entity test -section_id Top was ignored
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'arbiter.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name MAX10_CLK1_50 MAX10_CLK1_50
    Info (332105): create_clock -period 1.000 -name mask_arbiter:ma|cnt[0] mask_arbiter:ma|cnt[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.990
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.990             -31.149 MAX10_CLK1_50 
    Info (332119):    -0.783              -4.348 mask_arbiter:ma|cnt[0] 
Info (332146): Worst-case hold slack is 0.335
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.335               0.000 MAX10_CLK1_50 
    Info (332119):     0.372               0.000 mask_arbiter:ma|cnt[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -26.000 MAX10_CLK1_50 
    Info (332119):    -1.000             -17.000 mask_arbiter:ma|cnt[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.597
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.597             -24.049 MAX10_CLK1_50 
    Info (332119):    -0.602              -3.165 mask_arbiter:ma|cnt[0] 
Info (332146): Worst-case hold slack is 0.268
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.268               0.000 MAX10_CLK1_50 
    Info (332119):     0.337               0.000 mask_arbiter:ma|cnt[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -26.000 MAX10_CLK1_50 
    Info (332119):    -1.000             -17.000 mask_arbiter:ma|cnt[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.096
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.096             -16.589 MAX10_CLK1_50 
    Info (332119):     0.014               0.000 mask_arbiter:ma|cnt[0] 
Info (332146): Worst-case hold slack is 0.193
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.193               0.000 mask_arbiter:ma|cnt[0] 
    Info (332119):     0.219               0.000 MAX10_CLK1_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.626 MAX10_CLK1_50 
    Info (332119):    -1.000             -17.000 mask_arbiter:ma|cnt[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 55 warnings
    Info: Peak virtual memory: 463 megabytes
    Info: Processing ended: Sat Apr  3 14:59:19 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


