<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Clock">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Constant">
      <a name="facing" val="south"/>
      <a name="value" val="0x0"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="file#Regfile.circ" name="7"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="width" val="26"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(450,660)" to="(450,680)"/>
    <wire from="(90,420)" to="(180,420)"/>
    <wire from="(710,420)" to="(730,420)"/>
    <wire from="(330,270)" to="(330,400)"/>
    <wire from="(300,420)" to="(490,420)"/>
    <wire from="(530,400)" to="(660,400)"/>
    <wire from="(510,460)" to="(510,470)"/>
    <wire from="(500,400)" to="(500,410)"/>
    <wire from="(440,290)" to="(440,390)"/>
    <wire from="(550,310)" to="(550,390)"/>
    <wire from="(90,400)" to="(100,400)"/>
    <wire from="(180,220)" to="(180,420)"/>
    <wire from="(300,430)" to="(490,430)"/>
    <wire from="(530,400)" to="(530,410)"/>
    <wire from="(330,400)" to="(500,400)"/>
    <wire from="(540,430)" to="(710,430)"/>
    <wire from="(90,470)" to="(110,470)"/>
    <wire from="(250,470)" to="(280,470)"/>
    <wire from="(30,470)" to="(40,470)"/>
    <wire from="(90,420)" to="(90,470)"/>
    <wire from="(50,490)" to="(50,660)"/>
    <wire from="(300,450)" to="(490,450)"/>
    <wire from="(310,470)" to="(510,470)"/>
    <wire from="(520,460)" to="(520,660)"/>
    <wire from="(300,460)" to="(310,460)"/>
    <wire from="(70,470)" to="(90,470)"/>
    <wire from="(50,660)" to="(450,660)"/>
    <wire from="(550,440)" to="(550,470)"/>
    <wire from="(510,390)" to="(510,410)"/>
    <wire from="(660,320)" to="(660,400)"/>
    <wire from="(450,660)" to="(520,660)"/>
    <wire from="(300,440)" to="(490,440)"/>
    <wire from="(550,470)" to="(730,470)"/>
    <wire from="(440,390)" to="(510,390)"/>
    <wire from="(710,420)" to="(710,430)"/>
    <wire from="(30,350)" to="(30,470)"/>
    <wire from="(140,390)" to="(150,390)"/>
    <wire from="(30,350)" to="(150,350)"/>
    <wire from="(310,460)" to="(310,470)"/>
    <wire from="(520,390)" to="(550,390)"/>
    <wire from="(540,440)" to="(550,440)"/>
    <wire from="(90,400)" to="(90,420)"/>
    <wire from="(150,350)" to="(150,390)"/>
    <wire from="(520,390)" to="(520,410)"/>
    <comp lib="7" loc="(540,430)" name="main"/>
    <comp lib="0" loc="(660,320)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="label" val="Reg 3 Value"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(100,380)" name="Constant">
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(180,220)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
      <a name="label" val="test #"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(730,420)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="label" val="Read Data 1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(730,470)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="label" val="Read Data 2"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(330,270)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="label" val="Reg 0 Value"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="4" loc="(70,470)" name="Register"/>
    <comp lib="4" loc="(250,470)" name="ROM">
      <a name="dataWidth" val="23"/>
      <a name="contents">addr/data: 8 23
0
</a>
    </comp>
    <comp lib="0" loc="(280,470)" name="Splitter">
      <a name="fanout" val="5"/>
      <a name="incoming" val="23"/>
      <a name="bit1" val="0"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="1"/>
      <a name="bit4" val="2"/>
      <a name="bit5" val="2"/>
      <a name="bit6" val="3"/>
      <a name="bit7" val="3"/>
      <a name="bit8" val="3"/>
      <a name="bit9" val="3"/>
      <a name="bit10" val="3"/>
      <a name="bit11" val="3"/>
      <a name="bit12" val="3"/>
      <a name="bit13" val="3"/>
      <a name="bit14" val="3"/>
      <a name="bit15" val="3"/>
      <a name="bit16" val="3"/>
      <a name="bit17" val="3"/>
      <a name="bit18" val="3"/>
      <a name="bit19" val="3"/>
      <a name="bit20" val="3"/>
      <a name="bit21" val="3"/>
      <a name="bit22" val="4"/>
    </comp>
    <comp lib="0" loc="(40,480)" name="Constant"/>
    <comp lib="0" loc="(440,290)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="label" val="Reg 1 Value"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="3" loc="(140,390)" name="Adder"/>
    <comp lib="0" loc="(450,680)" name="Clock">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(160,510)" name="Constant">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(550,310)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="label" val="Reg 2 Value"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
