Fitter report for subBytes
Fri Nov 15 18:20:18 2019
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Non-Global High Fan-Out Signals
 21. Routing Usage Summary
 22. LAB Logic Elements
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 15 18:20:18 2019      ;
; Quartus II 32-bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; subBytes                                   ;
; Top-level Entity Name              ; subBytes                                   ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C25F324C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 208 / 24,624 ( < 1 % )                     ;
;     Total combinational functions  ; 208 / 24,624 ( < 1 % )                     ;
;     Dedicated logic registers      ; 0 / 24,624 ( 0 % )                         ;
; Total registers                    ; 0                                          ;
; Total pins                         ; 17 / 216 ( 8 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C25F324C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; clock      ; Incomplete set of assignments ;
; data[0]    ; Incomplete set of assignments ;
; data[1]    ; Incomplete set of assignments ;
; data[2]    ; Incomplete set of assignments ;
; data[3]    ; Incomplete set of assignments ;
; data[4]    ; Incomplete set of assignments ;
; data[5]    ; Incomplete set of assignments ;
; data[6]    ; Incomplete set of assignments ;
; data[7]    ; Incomplete set of assignments ;
; address[0] ; Incomplete set of assignments ;
; address[1] ; Incomplete set of assignments ;
; address[6] ; Incomplete set of assignments ;
; address[5] ; Incomplete set of assignments ;
; address[2] ; Incomplete set of assignments ;
; address[3] ; Incomplete set of assignments ;
; address[7] ; Incomplete set of assignments ;
; address[4] ; Incomplete set of assignments ;
+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 253 ) ; 0.00 % ( 0 / 253 )         ; 0.00 % ( 0 / 253 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 253 ) ; 0.00 % ( 0 / 253 )         ; 0.00 % ( 0 / 253 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 243 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/marina/Documentos/projeto_aes/subBytes/output_files/subBytes.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 208 / 24,624 ( < 1 % ) ;
;     -- Combinational with no register       ; 208                    ;
;     -- Register only                        ; 0                      ;
;     -- Combinational with a register        ; 0                      ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 205                    ;
;     -- 3 input functions                    ; 2                      ;
;     -- <=2 input functions                  ; 1                      ;
;     -- Register only                        ; 0                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 208                    ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers*                            ; 0 / 25,629 ( 0 % )     ;
;     -- Dedicated logic registers            ; 0 / 24,624 ( 0 % )     ;
;     -- I/O registers                        ; 0 / 1,005 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 13 / 1,539 ( < 1 % )   ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 17 / 216 ( 8 % )       ;
;     -- Clock pins                           ; 0 / 8 ( 0 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 0                      ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 0 / 20 ( 0 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%           ;
; Maximum fan-out                             ; 97                     ;
; Highest non-global fan-out                  ; 97                     ;
; Total fan-out                               ; 858                    ;
; Average fan-out                             ; 3.40                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 208 / 24624 ( < 1 % ) ; 0 / 24624 ( 0 % )              ;
;     -- Combinational with no register       ; 208                   ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;     -- Combinational with a register        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 205                   ; 0                              ;
;     -- 3 input functions                    ; 2                     ; 0                              ;
;     -- <=2 input functions                  ; 1                     ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 208                   ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 0                     ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 24624 ( 0 % )     ; 0 / 24624 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 13 / 1539 ( < 1 % )   ; 0 / 1539 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 17                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 853                   ; 5                              ;
;     -- Registered Connections               ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 9                     ; 0                              ;
;     -- Output Ports                         ; 8                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; address[0] ; U4    ; 3        ; 14           ; 0            ; 21           ; 90                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[1] ; V7    ; 3        ; 23           ; 0            ; 7            ; 97                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[2] ; V6    ; 3        ; 20           ; 0            ; 7            ; 80                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[3] ; N8    ; 3        ; 7            ; 0            ; 7            ; 82                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[4] ; P8    ; 3        ; 18           ; 0            ; 14           ; 75                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[5] ; U14   ; 4        ; 36           ; 0            ; 14           ; 76                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[6] ; L16   ; 5        ; 53           ; 13           ; 7            ; 70                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; address[7] ; V8    ; 3        ; 25           ; 0            ; 14           ; 58                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; clock      ; V2    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; data[0] ; G18   ; 6        ; 53           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[1] ; L13   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[2] ; U8    ; 3        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[3] ; U5    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[4] ; C18   ; 6        ; 53           ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[5] ; L18   ; 5        ; 53           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[6] ; L3    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data[7] ; T17   ; 5        ; 53           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; G5       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H3       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K6       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; K14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; K13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; J18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; J17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; J14      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G18      ; DIFFIO_R5n, INIT_DONE       ; Use as regular IO        ; data[0]                 ; Dual Purpose Pin          ;
; E18      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C18      ; DIFFIO_R2n, PADD22          ; Use as regular IO        ; data[4]                 ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 20 ( 20 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 25 ( 4 % )  ; 2.5V          ; --           ;
; 3        ; 9 / 31 ( 29 % ) ; 2.5V          ; --           ;
; 4        ; 1 / 32 ( 3 % )  ; 2.5V          ; --           ;
; 5        ; 4 / 23 ( 17 % ) ; 2.5V          ; --           ;
; 6        ; 3 / 20 ( 15 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 33 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A2       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 222        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A11      ; 204        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 202        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 196        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 223        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B11      ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 203        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 192        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B18      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 214        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 207        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ; 195        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 172        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C18      ; 171        ; 6        ; data[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D7       ; 228        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D9       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 208        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D16      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 166        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D18      ; 165        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 213        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 206        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F2       ; 25         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 235        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 230        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 194        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 193        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F18      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G5       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 247        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G15      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 159        ; 6        ; data[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H4       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H13      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H14      ; 168        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H15      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 158        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 157        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J5       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 145        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 37         ; 2        ; data[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; data[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 141        ; 5        ; address[6]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L18      ; 144        ; 5        ; data[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M5       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ; 121        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M14      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ; 64         ; 3        ; address[3]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ; 109        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N11      ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 118        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 122        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N14      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 125        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N17      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N18      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P8       ; 78         ; 3        ; address[4]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R8       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ; 104        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R13      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 131        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 130        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T17      ; 129        ; 5        ; data[7]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T18      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U2       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U3       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U4       ; 71         ; 3        ; address[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U5       ; 73         ; 3        ; data[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U6       ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 84         ; 3        ; data[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U9       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U10      ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 100        ; 4        ; address[5]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U15      ; 102        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 113        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V2       ; 61         ; 3        ; clock                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V3       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V4       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 81         ; 3        ; address[2]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 83         ; 3        ; address[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 85         ; 3        ; address[7]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V11      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 103        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 114        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                           ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
; |subBytes                  ; 208 (208)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 17   ; 0            ; 208 (208)    ; 0 (0)             ; 0 (0)            ; |subBytes           ; work         ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; clock      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; data[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; address[0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; address[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; address[6] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; address[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; address[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; address[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; address[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; address[4] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clock               ;                   ;         ;
; address[0]          ;                   ;         ;
;      - Ram0~0       ; 1                 ; 6       ;
;      - Ram0~1       ; 1                 ; 6       ;
;      - Ram0~2       ; 1                 ; 6       ;
;      - Ram0~4       ; 1                 ; 6       ;
;      - Ram0~9       ; 1                 ; 6       ;
;      - Ram0~12      ; 1                 ; 6       ;
;      - Ram0~13      ; 1                 ; 6       ;
;      - Ram0~14      ; 1                 ; 6       ;
;      - Ram0~16      ; 1                 ; 6       ;
;      - Ram0~19      ; 1                 ; 6       ;
;      - Ram0~20      ; 1                 ; 6       ;
;      - Ram0~21      ; 1                 ; 6       ;
;      - Ram0~23      ; 1                 ; 6       ;
;      - Ram0~29      ; 1                 ; 6       ;
;      - Ram0~32      ; 1                 ; 6       ;
;      - Ram0~34      ; 1                 ; 6       ;
;      - Ram0~36      ; 1                 ; 6       ;
;      - Ram0~41      ; 1                 ; 6       ;
;      - Ram0~45      ; 1                 ; 6       ;
;      - Ram0~46      ; 1                 ; 6       ;
;      - Ram0~47      ; 1                 ; 6       ;
;      - Ram0~49      ; 1                 ; 6       ;
;      - Ram0~52      ; 1                 ; 6       ;
;      - Ram0~53      ; 1                 ; 6       ;
;      - Ram0~56      ; 1                 ; 6       ;
;      - Ram0~61      ; 1                 ; 6       ;
;      - Ram0~64      ; 1                 ; 6       ;
;      - Ram0~65      ; 1                 ; 6       ;
;      - Ram0~66      ; 1                 ; 6       ;
;      - Ram0~68      ; 1                 ; 6       ;
;      - Ram0~71      ; 1                 ; 6       ;
;      - Ram0~72      ; 1                 ; 6       ;
;      - Ram0~73      ; 1                 ; 6       ;
;      - Ram0~75      ; 1                 ; 6       ;
;      - Ram0~78      ; 1                 ; 6       ;
;      - Ram0~79      ; 1                 ; 6       ;
;      - Ram0~80      ; 1                 ; 6       ;
;      - Ram0~82      ; 1                 ; 6       ;
;      - Ram0~87      ; 1                 ; 6       ;
;      - Ram0~90      ; 1                 ; 6       ;
;      - Ram0~91      ; 1                 ; 6       ;
;      - Ram0~92      ; 1                 ; 6       ;
;      - Ram0~94      ; 1                 ; 6       ;
;      - Ram0~97      ; 1                 ; 6       ;
;      - Ram0~98      ; 1                 ; 6       ;
;      - Ram0~99      ; 1                 ; 6       ;
;      - Ram0~101     ; 1                 ; 6       ;
;      - Ram0~104     ; 1                 ; 6       ;
;      - Ram0~105     ; 1                 ; 6       ;
;      - Ram0~106     ; 1                 ; 6       ;
;      - Ram0~108     ; 1                 ; 6       ;
;      - Ram0~113     ; 1                 ; 6       ;
;      - Ram0~116     ; 1                 ; 6       ;
;      - Ram0~117     ; 1                 ; 6       ;
;      - Ram0~118     ; 1                 ; 6       ;
;      - Ram0~120     ; 1                 ; 6       ;
;      - Ram0~123     ; 1                 ; 6       ;
;      - Ram0~124     ; 1                 ; 6       ;
;      - Ram0~125     ; 1                 ; 6       ;
;      - Ram0~127     ; 1                 ; 6       ;
;      - Ram0~130     ; 1                 ; 6       ;
;      - Ram0~131     ; 1                 ; 6       ;
;      - Ram0~132     ; 1                 ; 6       ;
;      - Ram0~134     ; 1                 ; 6       ;
;      - Ram0~136     ; 1                 ; 6       ;
;      - Ram0~137     ; 1                 ; 6       ;
;      - Ram0~138     ; 1                 ; 6       ;
;      - Ram0~140     ; 1                 ; 6       ;
;      - Ram0~142     ; 1                 ; 6       ;
;      - Ram0~143     ; 1                 ; 6       ;
;      - Ram0~144     ; 1                 ; 6       ;
;      - Ram0~146     ; 1                 ; 6       ;
;      - Ram0~149     ; 1                 ; 6       ;
;      - Ram0~150     ; 1                 ; 6       ;
;      - Ram0~151     ; 1                 ; 6       ;
;      - Ram0~153     ; 1                 ; 6       ;
;      - Ram0~156     ; 1                 ; 6       ;
;      - Ram0~157     ; 1                 ; 6       ;
;      - Ram0~158     ; 1                 ; 6       ;
;      - Ram0~160     ; 1                 ; 6       ;
;      - Ram0~165     ; 1                 ; 6       ;
;      - Ram0~168     ; 1                 ; 6       ;
;      - Ram0~169     ; 1                 ; 6       ;
;      - Ram0~170     ; 1                 ; 6       ;
;      - Ram0~172     ; 1                 ; 6       ;
;      - Ram0~175     ; 1                 ; 6       ;
;      - Ram0~176     ; 1                 ; 6       ;
;      - Ram0~177     ; 1                 ; 6       ;
;      - Ram0~179     ; 1                 ; 6       ;
;      - Ram0~200     ; 1                 ; 6       ;
; address[1]          ;                   ;         ;
;      - Ram0~0       ; 0                 ; 6       ;
;      - Ram0~1       ; 0                 ; 6       ;
;      - Ram0~2       ; 0                 ; 6       ;
;      - Ram0~4       ; 0                 ; 6       ;
;      - Ram0~6       ; 0                 ; 6       ;
;      - Ram0~7       ; 0                 ; 6       ;
;      - Ram0~8       ; 0                 ; 6       ;
;      - Ram0~10      ; 0                 ; 6       ;
;      - Ram0~12      ; 0                 ; 6       ;
;      - Ram0~13      ; 0                 ; 6       ;
;      - Ram0~14      ; 0                 ; 6       ;
;      - Ram0~16      ; 0                 ; 6       ;
;      - Ram0~19      ; 0                 ; 6       ;
;      - Ram0~20      ; 0                 ; 6       ;
;      - Ram0~21      ; 0                 ; 6       ;
;      - Ram0~23      ; 0                 ; 6       ;
;      - Ram0~26      ; 0                 ; 6       ;
;      - Ram0~27      ; 0                 ; 6       ;
;      - Ram0~28      ; 0                 ; 6       ;
;      - Ram0~30      ; 0                 ; 6       ;
;      - Ram0~32      ; 0                 ; 6       ;
;      - Ram0~33      ; 0                 ; 6       ;
;      - Ram0~34      ; 0                 ; 6       ;
;      - Ram0~36      ; 0                 ; 6       ;
;      - Ram0~38      ; 0                 ; 6       ;
;      - Ram0~39      ; 0                 ; 6       ;
;      - Ram0~40      ; 0                 ; 6       ;
;      - Ram0~42      ; 0                 ; 6       ;
;      - Ram0~45      ; 0                 ; 6       ;
;      - Ram0~46      ; 0                 ; 6       ;
;      - Ram0~47      ; 0                 ; 6       ;
;      - Ram0~49      ; 0                 ; 6       ;
;      - Ram0~55      ; 0                 ; 6       ;
;      - Ram0~58      ; 0                 ; 6       ;
;      - Ram0~59      ; 0                 ; 6       ;
;      - Ram0~60      ; 0                 ; 6       ;
;      - Ram0~62      ; 0                 ; 6       ;
;      - Ram0~67      ; 0                 ; 6       ;
;      - Ram0~74      ; 0                 ; 6       ;
;      - Ram0~81      ; 0                 ; 6       ;
;      - Ram0~84      ; 0                 ; 6       ;
;      - Ram0~85      ; 0                 ; 6       ;
;      - Ram0~88      ; 0                 ; 6       ;
;      - Ram0~90      ; 0                 ; 6       ;
;      - Ram0~91      ; 0                 ; 6       ;
;      - Ram0~92      ; 0                 ; 6       ;
;      - Ram0~94      ; 0                 ; 6       ;
;      - Ram0~97      ; 0                 ; 6       ;
;      - Ram0~98      ; 0                 ; 6       ;
;      - Ram0~99      ; 0                 ; 6       ;
;      - Ram0~101     ; 0                 ; 6       ;
;      - Ram0~104     ; 0                 ; 6       ;
;      - Ram0~105     ; 0                 ; 6       ;
;      - Ram0~106     ; 0                 ; 6       ;
;      - Ram0~108     ; 0                 ; 6       ;
;      - Ram0~110     ; 0                 ; 6       ;
;      - Ram0~111     ; 0                 ; 6       ;
;      - Ram0~112     ; 0                 ; 6       ;
;      - Ram0~114     ; 0                 ; 6       ;
;      - Ram0~116     ; 0                 ; 6       ;
;      - Ram0~117     ; 0                 ; 6       ;
;      - Ram0~118     ; 0                 ; 6       ;
;      - Ram0~120     ; 0                 ; 6       ;
;      - Ram0~123     ; 0                 ; 6       ;
;      - Ram0~124     ; 0                 ; 6       ;
;      - Ram0~125     ; 0                 ; 6       ;
;      - Ram0~127     ; 0                 ; 6       ;
;      - Ram0~130     ; 0                 ; 6       ;
;      - Ram0~131     ; 0                 ; 6       ;
;      - Ram0~132     ; 0                 ; 6       ;
;      - Ram0~134     ; 0                 ; 6       ;
;      - Ram0~136     ; 0                 ; 6       ;
;      - Ram0~137     ; 0                 ; 6       ;
;      - Ram0~138     ; 0                 ; 6       ;
;      - Ram0~140     ; 0                 ; 6       ;
;      - Ram0~145     ; 0                 ; 6       ;
;      - Ram0~149     ; 0                 ; 6       ;
;      - Ram0~150     ; 0                 ; 6       ;
;      - Ram0~151     ; 0                 ; 6       ;
;      - Ram0~153     ; 0                 ; 6       ;
;      - Ram0~174     ; 0                 ; 6       ;
;      - Ram0~182     ; 0                 ; 6       ;
;      - Ram0~183     ; 0                 ; 6       ;
;      - Ram0~184     ; 0                 ; 6       ;
;      - Ram0~186     ; 0                 ; 6       ;
;      - Ram0~188     ; 0                 ; 6       ;
;      - Ram0~189     ; 0                 ; 6       ;
;      - Ram0~190     ; 0                 ; 6       ;
;      - Ram0~192     ; 0                 ; 6       ;
;      - Ram0~194     ; 0                 ; 6       ;
;      - Ram0~195     ; 0                 ; 6       ;
;      - Ram0~196     ; 0                 ; 6       ;
;      - Ram0~198     ; 0                 ; 6       ;
;      - Ram0~201     ; 0                 ; 6       ;
;      - Ram0~202     ; 0                 ; 6       ;
;      - Ram0~203     ; 0                 ; 6       ;
;      - Ram0~205     ; 0                 ; 6       ;
; address[6]          ;                   ;         ;
;      - Ram0~0       ; 1                 ; 6       ;
;      - Ram0~1       ; 1                 ; 6       ;
;      - Ram0~2       ; 1                 ; 6       ;
;      - Ram0~4       ; 1                 ; 6       ;
;      - Ram0~6       ; 1                 ; 6       ;
;      - Ram0~7       ; 1                 ; 6       ;
;      - Ram0~8       ; 1                 ; 6       ;
;      - Ram0~10      ; 1                 ; 6       ;
;      - Ram0~15      ; 1                 ; 6       ;
;      - Ram0~17      ; 1                 ; 6       ;
;      - Ram0~22      ; 1                 ; 6       ;
;      - Ram0~24      ; 1                 ; 6       ;
;      - Ram0~26      ; 1                 ; 6       ;
;      - Ram0~27      ; 1                 ; 6       ;
;      - Ram0~28      ; 1                 ; 6       ;
;      - Ram0~30      ; 1                 ; 6       ;
;      - Ram0~32      ; 1                 ; 6       ;
;      - Ram0~33      ; 1                 ; 6       ;
;      - Ram0~34      ; 1                 ; 6       ;
;      - Ram0~36      ; 1                 ; 6       ;
;      - Ram0~38      ; 1                 ; 6       ;
;      - Ram0~39      ; 1                 ; 6       ;
;      - Ram0~40      ; 1                 ; 6       ;
;      - Ram0~42      ; 1                 ; 6       ;
;      - Ram0~48      ; 1                 ; 6       ;
;      - Ram0~50      ; 1                 ; 6       ;
;      - Ram0~70      ; 1                 ; 6       ;
;      - Ram0~96      ; 1                 ; 6       ;
;      - Ram0~104     ; 1                 ; 6       ;
;      - Ram0~105     ; 1                 ; 6       ;
;      - Ram0~106     ; 1                 ; 6       ;
;      - Ram0~108     ; 1                 ; 6       ;
;      - Ram0~113     ; 1                 ; 6       ;
;      - Ram0~115     ; 1                 ; 6       ;
;      - Ram0~116     ; 1                 ; 6       ;
;      - Ram0~117     ; 1                 ; 6       ;
;      - Ram0~118     ; 1                 ; 6       ;
;      - Ram0~120     ; 1                 ; 6       ;
;      - Ram0~126     ; 1                 ; 6       ;
;      - Ram0~128     ; 1                 ; 6       ;
;      - Ram0~130     ; 1                 ; 6       ;
;      - Ram0~131     ; 1                 ; 6       ;
;      - Ram0~132     ; 1                 ; 6       ;
;      - Ram0~134     ; 1                 ; 6       ;
;      - Ram0~136     ; 1                 ; 6       ;
;      - Ram0~137     ; 1                 ; 6       ;
;      - Ram0~138     ; 1                 ; 6       ;
;      - Ram0~140     ; 1                 ; 6       ;
;      - Ram0~145     ; 1                 ; 6       ;
;      - Ram0~147     ; 1                 ; 6       ;
;      - Ram0~149     ; 1                 ; 6       ;
;      - Ram0~150     ; 1                 ; 6       ;
;      - Ram0~151     ; 1                 ; 6       ;
;      - Ram0~153     ; 1                 ; 6       ;
;      - Ram0~174     ; 1                 ; 6       ;
;      - Ram0~181     ; 1                 ; 6       ;
;      - Ram0~182     ; 1                 ; 6       ;
;      - Ram0~183     ; 1                 ; 6       ;
;      - Ram0~184     ; 1                 ; 6       ;
;      - Ram0~186     ; 1                 ; 6       ;
;      - Ram0~188     ; 1                 ; 6       ;
;      - Ram0~189     ; 1                 ; 6       ;
;      - Ram0~190     ; 1                 ; 6       ;
;      - Ram0~192     ; 1                 ; 6       ;
;      - Ram0~197     ; 1                 ; 6       ;
;      - Ram0~199     ; 1                 ; 6       ;
;      - Ram0~201     ; 1                 ; 6       ;
;      - Ram0~202     ; 1                 ; 6       ;
;      - Ram0~203     ; 1                 ; 6       ;
;      - Ram0~205     ; 1                 ; 6       ;
; address[5]          ;                   ;         ;
;      - Ram0~0       ; 0                 ; 6       ;
;      - Ram0~1       ; 0                 ; 6       ;
;      - Ram0~2       ; 0                 ; 6       ;
;      - Ram0~4       ; 0                 ; 6       ;
;      - Ram0~6       ; 0                 ; 6       ;
;      - Ram0~7       ; 0                 ; 6       ;
;      - Ram0~8       ; 0                 ; 6       ;
;      - Ram0~10      ; 0                 ; 6       ;
;      - Ram0~12      ; 0                 ; 6       ;
;      - Ram0~13      ; 0                 ; 6       ;
;      - Ram0~14      ; 0                 ; 6       ;
;      - Ram0~16      ; 0                 ; 6       ;
;      - Ram0~19      ; 0                 ; 6       ;
;      - Ram0~20      ; 0                 ; 6       ;
;      - Ram0~21      ; 0                 ; 6       ;
;      - Ram0~23      ; 0                 ; 6       ;
;      - Ram0~44      ; 0                 ; 6       ;
;      - Ram0~55      ; 0                 ; 6       ;
;      - Ram0~57      ; 0                 ; 6       ;
;      - Ram0~58      ; 0                 ; 6       ;
;      - Ram0~59      ; 0                 ; 6       ;
;      - Ram0~60      ; 0                 ; 6       ;
;      - Ram0~62      ; 0                 ; 6       ;
;      - Ram0~64      ; 0                 ; 6       ;
;      - Ram0~65      ; 0                 ; 6       ;
;      - Ram0~66      ; 0                 ; 6       ;
;      - Ram0~68      ; 0                 ; 6       ;
;      - Ram0~71      ; 0                 ; 6       ;
;      - Ram0~72      ; 0                 ; 6       ;
;      - Ram0~73      ; 0                 ; 6       ;
;      - Ram0~75      ; 0                 ; 6       ;
;      - Ram0~78      ; 0                 ; 6       ;
;      - Ram0~79      ; 0                 ; 6       ;
;      - Ram0~80      ; 0                 ; 6       ;
;      - Ram0~82      ; 0                 ; 6       ;
;      - Ram0~87      ; 0                 ; 6       ;
;      - Ram0~89      ; 0                 ; 6       ;
;      - Ram0~93      ; 0                 ; 6       ;
;      - Ram0~95      ; 0                 ; 6       ;
;      - Ram0~100     ; 0                 ; 6       ;
;      - Ram0~104     ; 0                 ; 6       ;
;      - Ram0~105     ; 0                 ; 6       ;
;      - Ram0~106     ; 0                 ; 6       ;
;      - Ram0~108     ; 0                 ; 6       ;
;      - Ram0~110     ; 0                 ; 6       ;
;      - Ram0~111     ; 0                 ; 6       ;
;      - Ram0~112     ; 0                 ; 6       ;
;      - Ram0~114     ; 0                 ; 6       ;
;      - Ram0~119     ; 0                 ; 6       ;
;      - Ram0~126     ; 0                 ; 6       ;
;      - Ram0~133     ; 0                 ; 6       ;
;      - Ram0~135     ; 0                 ; 6       ;
;      - Ram0~136     ; 0                 ; 6       ;
;      - Ram0~137     ; 0                 ; 6       ;
;      - Ram0~138     ; 0                 ; 6       ;
;      - Ram0~140     ; 0                 ; 6       ;
;      - Ram0~142     ; 0                 ; 6       ;
;      - Ram0~143     ; 0                 ; 6       ;
;      - Ram0~144     ; 0                 ; 6       ;
;      - Ram0~146     ; 0                 ; 6       ;
;      - Ram0~152     ; 0                 ; 6       ;
;      - Ram0~156     ; 0                 ; 6       ;
;      - Ram0~157     ; 0                 ; 6       ;
;      - Ram0~158     ; 0                 ; 6       ;
;      - Ram0~160     ; 0                 ; 6       ;
;      - Ram0~162     ; 0                 ; 6       ;
;      - Ram0~163     ; 0                 ; 6       ;
;      - Ram0~164     ; 0                 ; 6       ;
;      - Ram0~166     ; 0                 ; 6       ;
;      - Ram0~171     ; 0                 ; 6       ;
;      - Ram0~175     ; 0                 ; 6       ;
;      - Ram0~176     ; 0                 ; 6       ;
;      - Ram0~177     ; 0                 ; 6       ;
;      - Ram0~179     ; 0                 ; 6       ;
;      - Ram0~200     ; 0                 ; 6       ;
;      - Ram0~207     ; 0                 ; 6       ;
; address[2]          ;                   ;         ;
;      - Ram0~3       ; 0                 ; 6       ;
;      - Ram0~5       ; 0                 ; 6       ;
;      - Ram0~6       ; 0                 ; 6       ;
;      - Ram0~7       ; 0                 ; 6       ;
;      - Ram0~8       ; 0                 ; 6       ;
;      - Ram0~10      ; 0                 ; 6       ;
;      - Ram0~15      ; 0                 ; 6       ;
;      - Ram0~22      ; 0                 ; 6       ;
;      - Ram0~29      ; 0                 ; 6       ;
;      - Ram0~31      ; 0                 ; 6       ;
;      - Ram0~32      ; 0                 ; 6       ;
;      - Ram0~33      ; 0                 ; 6       ;
;      - Ram0~34      ; 0                 ; 6       ;
;      - Ram0~36      ; 0                 ; 6       ;
;      - Ram0~38      ; 0                 ; 6       ;
;      - Ram0~39      ; 0                 ; 6       ;
;      - Ram0~40      ; 0                 ; 6       ;
;      - Ram0~42      ; 0                 ; 6       ;
;      - Ram0~45      ; 0                 ; 6       ;
;      - Ram0~46      ; 0                 ; 6       ;
;      - Ram0~47      ; 0                 ; 6       ;
;      - Ram0~49      ; 0                 ; 6       ;
;      - Ram0~52      ; 0                 ; 6       ;
;      - Ram0~53      ; 0                 ; 6       ;
;      - Ram0~56      ; 0                 ; 6       ;
;      - Ram0~58      ; 0                 ; 6       ;
;      - Ram0~59      ; 0                 ; 6       ;
;      - Ram0~60      ; 0                 ; 6       ;
;      - Ram0~62      ; 0                 ; 6       ;
;      - Ram0~64      ; 0                 ; 6       ;
;      - Ram0~65      ; 0                 ; 6       ;
;      - Ram0~66      ; 0                 ; 6       ;
;      - Ram0~68      ; 0                 ; 6       ;
;      - Ram0~74      ; 0                 ; 6       ;
;      - Ram0~76      ; 0                 ; 6       ;
;      - Ram0~78      ; 0                 ; 6       ;
;      - Ram0~79      ; 0                 ; 6       ;
;      - Ram0~80      ; 0                 ; 6       ;
;      - Ram0~82      ; 0                 ; 6       ;
;      - Ram0~84      ; 0                 ; 6       ;
;      - Ram0~85      ; 0                 ; 6       ;
;      - Ram0~86      ; 0                 ; 6       ;
;      - Ram0~88      ; 0                 ; 6       ;
;      - Ram0~90      ; 0                 ; 6       ;
;      - Ram0~91      ; 0                 ; 6       ;
;      - Ram0~92      ; 0                 ; 6       ;
;      - Ram0~94      ; 0                 ; 6       ;
;      - Ram0~97      ; 0                 ; 6       ;
;      - Ram0~98      ; 0                 ; 6       ;
;      - Ram0~99      ; 0                 ; 6       ;
;      - Ram0~101     ; 0                 ; 6       ;
;      - Ram0~122     ; 0                 ; 6       ;
;      - Ram0~129     ; 0                 ; 6       ;
;      - Ram0~148     ; 0                 ; 6       ;
;      - Ram0~156     ; 0                 ; 6       ;
;      - Ram0~157     ; 0                 ; 6       ;
;      - Ram0~158     ; 0                 ; 6       ;
;      - Ram0~160     ; 0                 ; 6       ;
;      - Ram0~162     ; 0                 ; 6       ;
;      - Ram0~163     ; 0                 ; 6       ;
;      - Ram0~164     ; 0                 ; 6       ;
;      - Ram0~166     ; 0                 ; 6       ;
;      - Ram0~168     ; 0                 ; 6       ;
;      - Ram0~169     ; 0                 ; 6       ;
;      - Ram0~170     ; 0                 ; 6       ;
;      - Ram0~172     ; 0                 ; 6       ;
;      - Ram0~178     ; 0                 ; 6       ;
;      - Ram0~185     ; 0                 ; 6       ;
;      - Ram0~188     ; 0                 ; 6       ;
;      - Ram0~189     ; 0                 ; 6       ;
;      - Ram0~190     ; 0                 ; 6       ;
;      - Ram0~192     ; 0                 ; 6       ;
;      - Ram0~194     ; 0                 ; 6       ;
;      - Ram0~195     ; 0                 ; 6       ;
;      - Ram0~196     ; 0                 ; 6       ;
;      - Ram0~198     ; 0                 ; 6       ;
;      - Ram0~201     ; 0                 ; 6       ;
;      - Ram0~202     ; 0                 ; 6       ;
;      - Ram0~203     ; 0                 ; 6       ;
;      - Ram0~205     ; 0                 ; 6       ;
; address[3]          ;                   ;         ;
;      - Ram0~3       ; 0                 ; 6       ;
;      - Ram0~9       ; 0                 ; 6       ;
;      - Ram0~11      ; 0                 ; 6       ;
;      - Ram0~12      ; 0                 ; 6       ;
;      - Ram0~13      ; 0                 ; 6       ;
;      - Ram0~14      ; 0                 ; 6       ;
;      - Ram0~16      ; 0                 ; 6       ;
;      - Ram0~19      ; 0                 ; 6       ;
;      - Ram0~20      ; 0                 ; 6       ;
;      - Ram0~21      ; 0                 ; 6       ;
;      - Ram0~23      ; 0                 ; 6       ;
;      - Ram0~26      ; 0                 ; 6       ;
;      - Ram0~27      ; 0                 ; 6       ;
;      - Ram0~28      ; 0                 ; 6       ;
;      - Ram0~30      ; 0                 ; 6       ;
;      - Ram0~35      ; 0                 ; 6       ;
;      - Ram0~38      ; 0                 ; 6       ;
;      - Ram0~39      ; 0                 ; 6       ;
;      - Ram0~40      ; 0                 ; 6       ;
;      - Ram0~42      ; 0                 ; 6       ;
;      - Ram0~48      ; 0                 ; 6       ;
;      - Ram0~52      ; 0                 ; 6       ;
;      - Ram0~53      ; 0                 ; 6       ;
;      - Ram0~54      ; 0                 ; 6       ;
;      - Ram0~56      ; 0                 ; 6       ;
;      - Ram0~61      ; 0                 ; 6       ;
;      - Ram0~63      ; 0                 ; 6       ;
;      - Ram0~64      ; 0                 ; 6       ;
;      - Ram0~65      ; 0                 ; 6       ;
;      - Ram0~66      ; 0                 ; 6       ;
;      - Ram0~68      ; 0                 ; 6       ;
;      - Ram0~71      ; 0                 ; 6       ;
;      - Ram0~72      ; 0                 ; 6       ;
;      - Ram0~73      ; 0                 ; 6       ;
;      - Ram0~75      ; 0                 ; 6       ;
;      - Ram0~78      ; 0                 ; 6       ;
;      - Ram0~79      ; 0                 ; 6       ;
;      - Ram0~80      ; 0                 ; 6       ;
;      - Ram0~82      ; 0                 ; 6       ;
;      - Ram0~84      ; 0                 ; 6       ;
;      - Ram0~85      ; 0                 ; 6       ;
;      - Ram0~86      ; 0                 ; 6       ;
;      - Ram0~88      ; 0                 ; 6       ;
;      - Ram0~93      ; 0                 ; 6       ;
;      - Ram0~97      ; 0                 ; 6       ;
;      - Ram0~98      ; 0                 ; 6       ;
;      - Ram0~99      ; 0                 ; 6       ;
;      - Ram0~101     ; 0                 ; 6       ;
;      - Ram0~122     ; 0                 ; 6       ;
;      - Ram0~133     ; 0                 ; 6       ;
;      - Ram0~139     ; 0                 ; 6       ;
;      - Ram0~142     ; 0                 ; 6       ;
;      - Ram0~143     ; 0                 ; 6       ;
;      - Ram0~144     ; 0                 ; 6       ;
;      - Ram0~146     ; 0                 ; 6       ;
;      - Ram0~149     ; 0                 ; 6       ;
;      - Ram0~150     ; 0                 ; 6       ;
;      - Ram0~151     ; 0                 ; 6       ;
;      - Ram0~153     ; 0                 ; 6       ;
;      - Ram0~159     ; 0                 ; 6       ;
;      - Ram0~162     ; 0                 ; 6       ;
;      - Ram0~163     ; 0                 ; 6       ;
;      - Ram0~164     ; 0                 ; 6       ;
;      - Ram0~166     ; 0                 ; 6       ;
;      - Ram0~168     ; 0                 ; 6       ;
;      - Ram0~169     ; 0                 ; 6       ;
;      - Ram0~170     ; 0                 ; 6       ;
;      - Ram0~172     ; 0                 ; 6       ;
;      - Ram0~175     ; 0                 ; 6       ;
;      - Ram0~176     ; 0                 ; 6       ;
;      - Ram0~177     ; 0                 ; 6       ;
;      - Ram0~179     ; 0                 ; 6       ;
;      - Ram0~182     ; 0                 ; 6       ;
;      - Ram0~183     ; 0                 ; 6       ;
;      - Ram0~184     ; 0                 ; 6       ;
;      - Ram0~186     ; 0                 ; 6       ;
;      - Ram0~191     ; 0                 ; 6       ;
;      - Ram0~194     ; 0                 ; 6       ;
;      - Ram0~195     ; 0                 ; 6       ;
;      - Ram0~196     ; 0                 ; 6       ;
;      - Ram0~198     ; 0                 ; 6       ;
;      - Ram0~204     ; 0                 ; 6       ;
; address[7]          ;                   ;         ;
;      - Ram0~18      ; 0                 ; 6       ;
;      - Ram0~25      ; 0                 ; 6       ;
;      - Ram0~44      ; 0                 ; 6       ;
;      - Ram0~51      ; 0                 ; 6       ;
;      - Ram0~70      ; 0                 ; 6       ;
;      - Ram0~77      ; 0                 ; 6       ;
;      - Ram0~96      ; 0                 ; 6       ;
;      - Ram0~103     ; 0                 ; 6       ;
;      - Ram0~107     ; 0                 ; 6       ;
;      - Ram0~109     ; 0                 ; 6       ;
;      - Ram0~110     ; 0                 ; 6       ;
;      - Ram0~111     ; 0                 ; 6       ;
;      - Ram0~112     ; 0                 ; 6       ;
;      - Ram0~114     ; 0                 ; 6       ;
;      - Ram0~116     ; 0                 ; 6       ;
;      - Ram0~117     ; 0                 ; 6       ;
;      - Ram0~118     ; 0                 ; 6       ;
;      - Ram0~120     ; 0                 ; 6       ;
;      - Ram0~123     ; 0                 ; 6       ;
;      - Ram0~124     ; 0                 ; 6       ;
;      - Ram0~125     ; 0                 ; 6       ;
;      - Ram0~127     ; 0                 ; 6       ;
;      - Ram0~130     ; 0                 ; 6       ;
;      - Ram0~131     ; 0                 ; 6       ;
;      - Ram0~132     ; 0                 ; 6       ;
;      - Ram0~134     ; 0                 ; 6       ;
;      - Ram0~139     ; 0                 ; 6       ;
;      - Ram0~141     ; 0                 ; 6       ;
;      - Ram0~142     ; 0                 ; 6       ;
;      - Ram0~143     ; 0                 ; 6       ;
;      - Ram0~144     ; 0                 ; 6       ;
;      - Ram0~146     ; 0                 ; 6       ;
;      - Ram0~152     ; 0                 ; 6       ;
;      - Ram0~154     ; 0                 ; 6       ;
;      - Ram0~156     ; 0                 ; 6       ;
;      - Ram0~157     ; 0                 ; 6       ;
;      - Ram0~158     ; 0                 ; 6       ;
;      - Ram0~160     ; 0                 ; 6       ;
;      - Ram0~165     ; 0                 ; 6       ;
;      - Ram0~167     ; 0                 ; 6       ;
;      - Ram0~171     ; 0                 ; 6       ;
;      - Ram0~173     ; 0                 ; 6       ;
;      - Ram0~175     ; 0                 ; 6       ;
;      - Ram0~176     ; 0                 ; 6       ;
;      - Ram0~177     ; 0                 ; 6       ;
;      - Ram0~179     ; 0                 ; 6       ;
;      - Ram0~185     ; 0                 ; 6       ;
;      - Ram0~187     ; 0                 ; 6       ;
;      - Ram0~188     ; 0                 ; 6       ;
;      - Ram0~189     ; 0                 ; 6       ;
;      - Ram0~190     ; 0                 ; 6       ;
;      - Ram0~192     ; 0                 ; 6       ;
;      - Ram0~194     ; 0                 ; 6       ;
;      - Ram0~195     ; 0                 ; 6       ;
;      - Ram0~196     ; 0                 ; 6       ;
;      - Ram0~198     ; 0                 ; 6       ;
;      - Ram0~204     ; 0                 ; 6       ;
;      - Ram0~206     ; 0                 ; 6       ;
; address[4]          ;                   ;         ;
;      - Ram0~18      ; 1                 ; 6       ;
;      - Ram0~26      ; 1                 ; 6       ;
;      - Ram0~27      ; 1                 ; 6       ;
;      - Ram0~28      ; 1                 ; 6       ;
;      - Ram0~30      ; 1                 ; 6       ;
;      - Ram0~35      ; 1                 ; 6       ;
;      - Ram0~37      ; 1                 ; 6       ;
;      - Ram0~41      ; 1                 ; 6       ;
;      - Ram0~43      ; 1                 ; 6       ;
;      - Ram0~45      ; 1                 ; 6       ;
;      - Ram0~46      ; 1                 ; 6       ;
;      - Ram0~47      ; 1                 ; 6       ;
;      - Ram0~49      ; 1                 ; 6       ;
;      - Ram0~52      ; 1                 ; 6       ;
;      - Ram0~53      ; 1                 ; 6       ;
;      - Ram0~54      ; 1                 ; 6       ;
;      - Ram0~56      ; 1                 ; 6       ;
;      - Ram0~58      ; 1                 ; 6       ;
;      - Ram0~59      ; 1                 ; 6       ;
;      - Ram0~60      ; 1                 ; 6       ;
;      - Ram0~62      ; 1                 ; 6       ;
;      - Ram0~67      ; 1                 ; 6       ;
;      - Ram0~69      ; 1                 ; 6       ;
;      - Ram0~71      ; 1                 ; 6       ;
;      - Ram0~72      ; 1                 ; 6       ;
;      - Ram0~73      ; 1                 ; 6       ;
;      - Ram0~75      ; 1                 ; 6       ;
;      - Ram0~81      ; 1                 ; 6       ;
;      - Ram0~83      ; 1                 ; 6       ;
;      - Ram0~84      ; 1                 ; 6       ;
;      - Ram0~85      ; 1                 ; 6       ;
;      - Ram0~86      ; 1                 ; 6       ;
;      - Ram0~88      ; 1                 ; 6       ;
;      - Ram0~90      ; 1                 ; 6       ;
;      - Ram0~91      ; 1                 ; 6       ;
;      - Ram0~92      ; 1                 ; 6       ;
;      - Ram0~94      ; 1                 ; 6       ;
;      - Ram0~100     ; 1                 ; 6       ;
;      - Ram0~102     ; 1                 ; 6       ;
;      - Ram0~107     ; 1                 ; 6       ;
;      - Ram0~110     ; 1                 ; 6       ;
;      - Ram0~111     ; 1                 ; 6       ;
;      - Ram0~112     ; 1                 ; 6       ;
;      - Ram0~114     ; 1                 ; 6       ;
;      - Ram0~119     ; 1                 ; 6       ;
;      - Ram0~121     ; 1                 ; 6       ;
;      - Ram0~123     ; 1                 ; 6       ;
;      - Ram0~124     ; 1                 ; 6       ;
;      - Ram0~125     ; 1                 ; 6       ;
;      - Ram0~127     ; 1                 ; 6       ;
;      - Ram0~148     ; 1                 ; 6       ;
;      - Ram0~155     ; 1                 ; 6       ;
;      - Ram0~159     ; 1                 ; 6       ;
;      - Ram0~161     ; 1                 ; 6       ;
;      - Ram0~162     ; 1                 ; 6       ;
;      - Ram0~163     ; 1                 ; 6       ;
;      - Ram0~164     ; 1                 ; 6       ;
;      - Ram0~166     ; 1                 ; 6       ;
;      - Ram0~168     ; 1                 ; 6       ;
;      - Ram0~169     ; 1                 ; 6       ;
;      - Ram0~170     ; 1                 ; 6       ;
;      - Ram0~172     ; 1                 ; 6       ;
;      - Ram0~178     ; 1                 ; 6       ;
;      - Ram0~180     ; 1                 ; 6       ;
;      - Ram0~182     ; 1                 ; 6       ;
;      - Ram0~183     ; 1                 ; 6       ;
;      - Ram0~184     ; 1                 ; 6       ;
;      - Ram0~186     ; 1                 ; 6       ;
;      - Ram0~191     ; 1                 ; 6       ;
;      - Ram0~193     ; 1                 ; 6       ;
;      - Ram0~197     ; 1                 ; 6       ;
;      - Ram0~201     ; 1                 ; 6       ;
;      - Ram0~202     ; 1                 ; 6       ;
;      - Ram0~203     ; 1                 ; 6       ;
;      - Ram0~205     ; 1                 ; 6       ;
+---------------------+-------------------+---------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------------+--------------+
; Name             ; Fan-Out      ;
+------------------+--------------+
; address[1]~input ; 97           ;
; address[0]~input ; 90           ;
; address[3]~input ; 82           ;
; address[2]~input ; 80           ;
; address[5]~input ; 76           ;
; address[4]~input ; 75           ;
; address[6]~input ; 70           ;
; address[7]~input ; 58           ;
; Ram0~207         ; 1            ;
; Ram0~206         ; 1            ;
; Ram0~205         ; 1            ;
; Ram0~204         ; 1            ;
; Ram0~203         ; 1            ;
; Ram0~202         ; 1            ;
; Ram0~201         ; 1            ;
; Ram0~200         ; 1            ;
; Ram0~199         ; 1            ;
; Ram0~198         ; 1            ;
; Ram0~197         ; 1            ;
; Ram0~196         ; 1            ;
; Ram0~195         ; 1            ;
; Ram0~194         ; 1            ;
; Ram0~193         ; 1            ;
; Ram0~192         ; 1            ;
; Ram0~191         ; 1            ;
; Ram0~190         ; 1            ;
; Ram0~189         ; 1            ;
; Ram0~188         ; 1            ;
; Ram0~187         ; 1            ;
; Ram0~186         ; 1            ;
; Ram0~185         ; 1            ;
; Ram0~184         ; 1            ;
; Ram0~183         ; 1            ;
; Ram0~182         ; 1            ;
; Ram0~181         ; 1            ;
; Ram0~180         ; 1            ;
; Ram0~179         ; 1            ;
; Ram0~178         ; 1            ;
; Ram0~177         ; 1            ;
; Ram0~176         ; 1            ;
; Ram0~175         ; 1            ;
; Ram0~174         ; 1            ;
; Ram0~173         ; 1            ;
; Ram0~172         ; 1            ;
; Ram0~171         ; 1            ;
; Ram0~170         ; 1            ;
; Ram0~169         ; 1            ;
; Ram0~168         ; 1            ;
; Ram0~167         ; 1            ;
; Ram0~166         ; 1            ;
; Ram0~165         ; 1            ;
; Ram0~164         ; 1            ;
; Ram0~163         ; 1            ;
; Ram0~162         ; 1            ;
; Ram0~161         ; 1            ;
; Ram0~160         ; 1            ;
; Ram0~159         ; 1            ;
; Ram0~158         ; 1            ;
; Ram0~157         ; 1            ;
; Ram0~156         ; 1            ;
; Ram0~155         ; 1            ;
; Ram0~154         ; 1            ;
; Ram0~153         ; 1            ;
; Ram0~152         ; 1            ;
; Ram0~151         ; 1            ;
; Ram0~150         ; 1            ;
; Ram0~149         ; 1            ;
; Ram0~148         ; 1            ;
; Ram0~147         ; 1            ;
; Ram0~146         ; 1            ;
; Ram0~145         ; 1            ;
; Ram0~144         ; 1            ;
; Ram0~143         ; 1            ;
; Ram0~142         ; 1            ;
; Ram0~141         ; 1            ;
; Ram0~140         ; 1            ;
; Ram0~139         ; 1            ;
; Ram0~138         ; 1            ;
; Ram0~137         ; 1            ;
; Ram0~136         ; 1            ;
; Ram0~135         ; 1            ;
; Ram0~134         ; 1            ;
; Ram0~133         ; 1            ;
; Ram0~132         ; 1            ;
; Ram0~131         ; 1            ;
; Ram0~130         ; 1            ;
; Ram0~129         ; 1            ;
; Ram0~128         ; 1            ;
; Ram0~127         ; 1            ;
; Ram0~126         ; 1            ;
; Ram0~125         ; 1            ;
; Ram0~124         ; 1            ;
; Ram0~123         ; 1            ;
; Ram0~122         ; 1            ;
; Ram0~121         ; 1            ;
; Ram0~120         ; 1            ;
; Ram0~119         ; 1            ;
; Ram0~118         ; 1            ;
; Ram0~117         ; 1            ;
; Ram0~116         ; 1            ;
; Ram0~115         ; 1            ;
; Ram0~114         ; 1            ;
; Ram0~113         ; 1            ;
; Ram0~112         ; 1            ;
; Ram0~111         ; 1            ;
; Ram0~110         ; 1            ;
; Ram0~109         ; 1            ;
; Ram0~108         ; 1            ;
; Ram0~107         ; 1            ;
; Ram0~106         ; 1            ;
; Ram0~105         ; 1            ;
; Ram0~104         ; 1            ;
; Ram0~103         ; 1            ;
; Ram0~102         ; 1            ;
; Ram0~101         ; 1            ;
; Ram0~100         ; 1            ;
; Ram0~99          ; 1            ;
; Ram0~98          ; 1            ;
; Ram0~97          ; 1            ;
; Ram0~96          ; 1            ;
; Ram0~95          ; 1            ;
; Ram0~94          ; 1            ;
; Ram0~93          ; 1            ;
; Ram0~92          ; 1            ;
; Ram0~91          ; 1            ;
; Ram0~90          ; 1            ;
; Ram0~89          ; 1            ;
; Ram0~88          ; 1            ;
; Ram0~87          ; 1            ;
; Ram0~86          ; 1            ;
; Ram0~85          ; 1            ;
; Ram0~84          ; 1            ;
; Ram0~83          ; 1            ;
; Ram0~82          ; 1            ;
; Ram0~81          ; 1            ;
; Ram0~80          ; 1            ;
; Ram0~79          ; 1            ;
; Ram0~78          ; 1            ;
; Ram0~77          ; 1            ;
; Ram0~76          ; 1            ;
; Ram0~75          ; 1            ;
; Ram0~74          ; 1            ;
; Ram0~73          ; 1            ;
; Ram0~72          ; 1            ;
; Ram0~71          ; 1            ;
; Ram0~70          ; 1            ;
; Ram0~69          ; 1            ;
; Ram0~68          ; 1            ;
; Ram0~67          ; 1            ;
; Ram0~66          ; 1            ;
; Ram0~65          ; 1            ;
; Ram0~64          ; 1            ;
; Ram0~63          ; 1            ;
; Ram0~62          ; 1            ;
; Ram0~61          ; 1            ;
; Ram0~60          ; 1            ;
; Ram0~59          ; 1            ;
; Ram0~58          ; 1            ;
; Ram0~57          ; 1            ;
; Ram0~56          ; 1            ;
; Ram0~55          ; 1            ;
; Ram0~54          ; 1            ;
; Ram0~53          ; 1            ;
; Ram0~52          ; 1            ;
; Ram0~51          ; 1            ;
; Ram0~50          ; 1            ;
; Ram0~49          ; 1            ;
; Ram0~48          ; 1            ;
; Ram0~47          ; 1            ;
; Ram0~46          ; 1            ;
; Ram0~45          ; 1            ;
; Ram0~44          ; 1            ;
; Ram0~43          ; 1            ;
; Ram0~42          ; 1            ;
; Ram0~41          ; 1            ;
; Ram0~40          ; 1            ;
; Ram0~39          ; 1            ;
; Ram0~38          ; 1            ;
; Ram0~37          ; 1            ;
; Ram0~36          ; 1            ;
; Ram0~35          ; 1            ;
; Ram0~34          ; 1            ;
; Ram0~33          ; 1            ;
; Ram0~32          ; 1            ;
; Ram0~31          ; 1            ;
; Ram0~30          ; 1            ;
; Ram0~29          ; 1            ;
; Ram0~28          ; 1            ;
; Ram0~27          ; 1            ;
; Ram0~26          ; 1            ;
; Ram0~25          ; 1            ;
; Ram0~24          ; 1            ;
; Ram0~23          ; 1            ;
; Ram0~22          ; 1            ;
; Ram0~21          ; 1            ;
; Ram0~20          ; 1            ;
; Ram0~19          ; 1            ;
; Ram0~18          ; 1            ;
; Ram0~17          ; 1            ;
; Ram0~16          ; 1            ;
; Ram0~15          ; 1            ;
; Ram0~14          ; 1            ;
; Ram0~13          ; 1            ;
; Ram0~12          ; 1            ;
; Ram0~11          ; 1            ;
; Ram0~10          ; 1            ;
; Ram0~9           ; 1            ;
; Ram0~8           ; 1            ;
; Ram0~7           ; 1            ;
; Ram0~6           ; 1            ;
; Ram0~5           ; 1            ;
; Ram0~4           ; 1            ;
; Ram0~3           ; 1            ;
; Ram0~2           ; 1            ;
; Ram0~1           ; 1            ;
; Ram0~0           ; 1            ;
+------------------+--------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 156 / 71,559 ( < 1 % ) ;
; C16 interconnects     ; 18 / 2,597 ( < 1 % )   ;
; C4 interconnects      ; 96 / 46,848 ( < 1 % )  ;
; Direct links          ; 9 / 71,559 ( < 1 % )   ;
; Global clocks         ; 0 / 20 ( 0 % )         ;
; Local interconnects   ; 163 / 24,624 ( < 1 % ) ;
; R24 interconnects     ; 23 / 2,496 ( < 1 % )   ;
; R4 interconnects      ; 131 / 62,424 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 16.00) ; Number of LABs  (Total = 13) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 13                           ;
+---------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.00) ; Number of LABs  (Total = 13) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 13                           ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 2.69) ; Number of LABs  (Total = 13) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 4                            ;
; 3                                               ; 3                            ;
; 4                                               ; 4                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.69) ; Number of LABs  (Total = 13) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 3                            ;
; 8                                           ; 1                            ;
; 9                                           ; 3                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 17        ; 0            ; 0            ; 17        ; 17        ; 0            ; 8            ; 0            ; 0            ; 9            ; 0            ; 8            ; 9            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 17        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 17           ; 17           ; 17           ; 17           ; 17           ; 0         ; 17           ; 17           ; 0         ; 0         ; 17           ; 9            ; 17           ; 17           ; 8            ; 17           ; 9            ; 8            ; 17           ; 17           ; 17           ; 9            ; 17           ; 17           ; 17           ; 17           ; 17           ; 0         ; 17           ; 17           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; address[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C25F324C6 for design "subBytes"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F324C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H4
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H3
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location E18
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 17 pins of 17 total pins
    Info (169086): Pin clock not assigned to an exact location on the device
    Info (169086): Pin data[0] not assigned to an exact location on the device
    Info (169086): Pin data[1] not assigned to an exact location on the device
    Info (169086): Pin data[2] not assigned to an exact location on the device
    Info (169086): Pin data[3] not assigned to an exact location on the device
    Info (169086): Pin data[4] not assigned to an exact location on the device
    Info (169086): Pin data[5] not assigned to an exact location on the device
    Info (169086): Pin data[6] not assigned to an exact location on the device
    Info (169086): Pin data[7] not assigned to an exact location on the device
    Info (169086): Pin address[0] not assigned to an exact location on the device
    Info (169086): Pin address[1] not assigned to an exact location on the device
    Info (169086): Pin address[6] not assigned to an exact location on the device
    Info (169086): Pin address[5] not assigned to an exact location on the device
    Info (169086): Pin address[2] not assigned to an exact location on the device
    Info (169086): Pin address[3] not assigned to an exact location on the device
    Info (169086): Pin address[7] not assigned to an exact location on the device
    Info (169086): Pin address[4] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'subBytes.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 17 (unused VREF, 2.5V VCCIO, 9 input, 8 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  33 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.24 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file /home/marina/Documentos/projeto_aes/subBytes/output_files/subBytes.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 547 megabytes
    Info: Processing ended: Fri Nov 15 18:20:18 2019
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/marina/Documentos/projeto_aes/subBytes/output_files/subBytes.fit.smsg.


