verilog
├── glip
│   ├── soc_glip_channel.sv
│   └── soc_glip_tcp_top.sv
├── main
│   ├── soc_riscv_tile_testbench.sv
│   └── soc_riscv_testbench.sv
└── monitor
    ├── soc_r3_checker.sv
    └── soc_trace_monitor.sv

3 directories, 6 files
