
Slave_Micro_Testing.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000012  00800100  000006f0  00000784  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000006f0  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000008  00800112  00800112  00000796  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000796  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  000007c8  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000220  00000000  00000000  00000804  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00002c8b  00000000  00000000  00000a24  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000110d  00000000  00000000  000036af  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000011ac  00000000  00000000  000047bc  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000007d4  00000000  00000000  00005968  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000cfe  00000000  00000000  0000613c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000278f  00000000  00000000  00006e3a  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000238  00000000  00000000  000095c9  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	21 c0       	rjmp	.+66     	; 0x44 <__ctors_end>
   2:	3b c0       	rjmp	.+118    	; 0x7a <__bad_interrupt>
   4:	3a c0       	rjmp	.+116    	; 0x7a <__bad_interrupt>
   6:	39 c0       	rjmp	.+114    	; 0x7a <__bad_interrupt>
   8:	38 c0       	rjmp	.+112    	; 0x7a <__bad_interrupt>
   a:	37 c0       	rjmp	.+110    	; 0x7a <__bad_interrupt>
   c:	36 c0       	rjmp	.+108    	; 0x7a <__bad_interrupt>
   e:	35 c0       	rjmp	.+106    	; 0x7a <__bad_interrupt>
  10:	34 c0       	rjmp	.+104    	; 0x7a <__bad_interrupt>
  12:	33 c0       	rjmp	.+102    	; 0x7a <__bad_interrupt>
  14:	32 c0       	rjmp	.+100    	; 0x7a <__bad_interrupt>
  16:	19 c1       	rjmp	.+562    	; 0x24a <__vector_11>
  18:	30 c0       	rjmp	.+96     	; 0x7a <__bad_interrupt>
  1a:	2f c0       	rjmp	.+94     	; 0x7a <__bad_interrupt>
  1c:	2e c0       	rjmp	.+92     	; 0x7a <__bad_interrupt>
  1e:	2d c0       	rjmp	.+90     	; 0x7a <__bad_interrupt>
  20:	2c c0       	rjmp	.+88     	; 0x7a <__bad_interrupt>
  22:	51 c1       	rjmp	.+674    	; 0x2c6 <__vector_17>
  24:	2a c0       	rjmp	.+84     	; 0x7a <__bad_interrupt>
  26:	29 c0       	rjmp	.+82     	; 0x7a <__bad_interrupt>
  28:	28 c0       	rjmp	.+80     	; 0x7a <__bad_interrupt>
  2a:	27 c0       	rjmp	.+78     	; 0x7a <__bad_interrupt>
  2c:	26 c0       	rjmp	.+76     	; 0x7a <__bad_interrupt>
  2e:	25 c0       	rjmp	.+74     	; 0x7a <__bad_interrupt>
  30:	24 c0       	rjmp	.+72     	; 0x7a <__bad_interrupt>
  32:	23 c0       	rjmp	.+70     	; 0x7a <__bad_interrupt>
  34:	2a c0       	rjmp	.+84     	; 0x8a <readADC+0xe>
  36:	2c c0       	rjmp	.+88     	; 0x90 <readADC+0x14>
  38:	2f c0       	rjmp	.+94     	; 0x98 <readADC+0x1c>
  3a:	32 c0       	rjmp	.+100    	; 0xa0 <readADC+0x24>
  3c:	35 c0       	rjmp	.+106    	; 0xa8 <readADC+0x2c>
  3e:	38 c0       	rjmp	.+112    	; 0xb0 <readADC+0x34>
  40:	3b c0       	rjmp	.+118    	; 0xb8 <readADC+0x3c>
  42:	3e c0       	rjmp	.+124    	; 0xc0 <readADC+0x44>

00000044 <__ctors_end>:
  44:	11 24       	eor	r1, r1
  46:	1f be       	out	0x3f, r1	; 63
  48:	cf ef       	ldi	r28, 0xFF	; 255
  4a:	d4 e0       	ldi	r29, 0x04	; 4
  4c:	de bf       	out	0x3e, r29	; 62
  4e:	cd bf       	out	0x3d, r28	; 61

00000050 <__do_copy_data>:
  50:	11 e0       	ldi	r17, 0x01	; 1
  52:	a0 e0       	ldi	r26, 0x00	; 0
  54:	b1 e0       	ldi	r27, 0x01	; 1
  56:	e0 ef       	ldi	r30, 0xF0	; 240
  58:	f6 e0       	ldi	r31, 0x06	; 6
  5a:	02 c0       	rjmp	.+4      	; 0x60 <__do_copy_data+0x10>
  5c:	05 90       	lpm	r0, Z+
  5e:	0d 92       	st	X+, r0
  60:	a2 31       	cpi	r26, 0x12	; 18
  62:	b1 07       	cpc	r27, r17
  64:	d9 f7       	brne	.-10     	; 0x5c <__do_copy_data+0xc>

00000066 <__do_clear_bss>:
  66:	21 e0       	ldi	r18, 0x01	; 1
  68:	a2 e1       	ldi	r26, 0x12	; 18
  6a:	b1 e0       	ldi	r27, 0x01	; 1
  6c:	01 c0       	rjmp	.+2      	; 0x70 <.do_clear_bss_start>

0000006e <.do_clear_bss_loop>:
  6e:	1d 92       	st	X+, r1

00000070 <.do_clear_bss_start>:
  70:	aa 31       	cpi	r26, 0x1A	; 26
  72:	b2 07       	cpc	r27, r18
  74:	e1 f7       	brne	.-8      	; 0x6e <.do_clear_bss_loop>
  76:	e7 d0       	rcall	.+462    	; 0x246 <main>
  78:	39 c3       	rjmp	.+1650   	; 0x6ec <_exit>

0000007a <__bad_interrupt>:
  7a:	c2 cf       	rjmp	.-124    	; 0x0 <__vectors>

0000007c <readADC>:

//Implement a function to read from an ADC channel.
unsigned int readADC( unsigned int channel_num )
{
	//Determine the correct bit pattern to send to the ADMUX register based on the desired channel number.
	switch ( channel_num )
  7c:	88 30       	cpi	r24, 0x08	; 8
  7e:	91 05       	cpc	r25, r1
  80:	10 f5       	brcc	.+68     	; 0xc6 <readADC+0x4a>
  82:	fc 01       	movw	r30, r24
  84:	e6 5e       	subi	r30, 0xE6	; 230
  86:	ff 4f       	sbci	r31, 0xFF	; 255
  88:	09 94       	ijmp
	{
	case 0 :
		ADMUX  = 0b00000000;
  8a:	10 92 7c 00 	sts	0x007C, r1	; 0x80007c <__EEPROM_REGION_LENGTH__+0x7f007c>
		break;
  8e:	1b c0       	rjmp	.+54     	; 0xc6 <readADC+0x4a>
	case 1 :
		ADMUX  = 0b00000001;
  90:	81 e0       	ldi	r24, 0x01	; 1
  92:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__EEPROM_REGION_LENGTH__+0x7f007c>
		break;
  96:	17 c0       	rjmp	.+46     	; 0xc6 <readADC+0x4a>
	case 2 :
		ADMUX  = 0b00000010;
  98:	82 e0       	ldi	r24, 0x02	; 2
  9a:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__EEPROM_REGION_LENGTH__+0x7f007c>
		break;
  9e:	13 c0       	rjmp	.+38     	; 0xc6 <readADC+0x4a>
	case 3 :
		ADMUX  = 0b00000011;
  a0:	83 e0       	ldi	r24, 0x03	; 3
  a2:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__EEPROM_REGION_LENGTH__+0x7f007c>
		break;
  a6:	0f c0       	rjmp	.+30     	; 0xc6 <readADC+0x4a>
	case 4 :
		ADMUX  = 0b00000100;	
  a8:	84 e0       	ldi	r24, 0x04	; 4
  aa:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__EEPROM_REGION_LENGTH__+0x7f007c>
		break;
  ae:	0b c0       	rjmp	.+22     	; 0xc6 <readADC+0x4a>
	case 5 :
		ADMUX  = 0b00000101;
  b0:	85 e0       	ldi	r24, 0x05	; 5
  b2:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__EEPROM_REGION_LENGTH__+0x7f007c>
		break;
  b6:	07 c0       	rjmp	.+14     	; 0xc6 <readADC+0x4a>
	case 6 :
		ADMUX  = 0b00000110;	
  b8:	86 e0       	ldi	r24, 0x06	; 6
  ba:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__EEPROM_REGION_LENGTH__+0x7f007c>
		break;
  be:	03 c0       	rjmp	.+6      	; 0xc6 <readADC+0x4a>
	case 7 :
		ADMUX  = 0b00000111;	
  c0:	87 e0       	ldi	r24, 0x07	; 7
  c2:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__EEPROM_REGION_LENGTH__+0x7f007c>
		break;
	}
	
	//Retrieve the current ADC value at the specified channel.
	ADCSRA = ADCSRA | 0b01000000;						// Start AD conversion.  Sets bit 7 to 1 and leaves all other bits the same.
  c6:	ea e7       	ldi	r30, 0x7A	; 122
  c8:	f0 e0       	ldi	r31, 0x00	; 0
  ca:	80 81       	ld	r24, Z
  cc:	80 64       	ori	r24, 0x40	; 64
  ce:	80 83       	st	Z, r24
	while ((ADCSRA & 0b01000000) == 0b01000000);		// Wait while AD conversion is executed.  Waits until bit 7 is set to 1.
  d0:	80 81       	ld	r24, Z
  d2:	86 fd       	sbrc	r24, 6
  d4:	fd cf       	rjmp	.-6      	; 0xd0 <readADC+0x54>
	return ADCW;										// [0-1023] ADC value.
  d6:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__EEPROM_REGION_LENGTH__+0x7f0078>
  da:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__EEPROM_REGION_LENGTH__+0x7f0079>
	
}
  de:	08 95       	ret

000000e0 <bang_bang_pressure_control>:
}


// Implement a function that controls the pressure in the BPA using a bang-bang control technique with a threshold.
void bang_bang_pressure_control( float p_desired, float p_actual )
{
  e0:	4f 92       	push	r4
  e2:	5f 92       	push	r5
  e4:	6f 92       	push	r6
  e6:	7f 92       	push	r7
  e8:	8f 92       	push	r8
  ea:	9f 92       	push	r9
  ec:	af 92       	push	r10
  ee:	bf 92       	push	r11
  f0:	cf 92       	push	r12
  f2:	df 92       	push	r13
  f4:	ef 92       	push	r14
  f6:	ff 92       	push	r15
  f8:	4b 01       	movw	r8, r22
  fa:	5c 01       	movw	r10, r24
  fc:	69 01       	movw	r12, r18
  fe:	7a 01       	movw	r14, r20
	// Define local variables.
	float p_lower;
	float p_upper;
	
	// Compute the lower and upper pressure bounds.
	p_lower = p_desired - p_threshold;
 100:	40 90 0e 01 	lds	r4, 0x010E	; 0x80010e <p_threshold>
 104:	50 90 0f 01 	lds	r5, 0x010F	; 0x80010f <p_threshold+0x1>
 108:	60 90 10 01 	lds	r6, 0x0110	; 0x800110 <p_threshold+0x2>
 10c:	70 90 11 01 	lds	r7, 0x0111	; 0x800111 <p_threshold+0x3>
	p_upper = p_desired + p_threshold;

	// Determine whether to open or close the valve.
	if (p_actual > p_upper)				// If the current pressure is above the upper pressure limit...
 110:	9b 01       	movw	r18, r22
 112:	ac 01       	movw	r20, r24
 114:	c3 01       	movw	r24, r6
 116:	b2 01       	movw	r22, r4
 118:	f3 d0       	rcall	.+486    	; 0x300 <__addsf3>
 11a:	a7 01       	movw	r20, r14
 11c:	96 01       	movw	r18, r12
 11e:	54 d1       	rcall	.+680    	; 0x3c8 <__cmpsf2>
 120:	88 23       	and	r24, r24
 122:	14 f4       	brge	.+4      	; 0x128 <bang_bang_pressure_control+0x48>
	{
		// Close the valve to exhaust air.
		PORTB &= ~(1 << 1);
 124:	29 98       	cbi	0x05, 1	; 5
 126:	0b c0       	rjmp	.+22     	; 0x13e <bang_bang_pressure_control+0x5e>
	}
	else if (p_actual < p_lower)		// If the current pressure is below the lower pressure limit...
 128:	a3 01       	movw	r20, r6
 12a:	92 01       	movw	r18, r4
 12c:	c5 01       	movw	r24, r10
 12e:	b4 01       	movw	r22, r8
 130:	e6 d0       	rcall	.+460    	; 0x2fe <__subsf3>
 132:	a7 01       	movw	r20, r14
 134:	96 01       	movw	r18, r12
 136:	53 d2       	rcall	.+1190   	; 0x5de <__gesf2>
 138:	18 16       	cp	r1, r24
 13a:	0c f4       	brge	.+2      	; 0x13e <bang_bang_pressure_control+0x5e>
	{
		// Open the valve to add air.
		PORTB |= (1 << 1);
 13c:	29 9a       	sbi	0x05, 1	; 5
	}
	
}
 13e:	ff 90       	pop	r15
 140:	ef 90       	pop	r14
 142:	df 90       	pop	r13
 144:	cf 90       	pop	r12
 146:	bf 90       	pop	r11
 148:	af 90       	pop	r10
 14a:	9f 90       	pop	r9
 14c:	8f 90       	pop	r8
 14e:	7f 90       	pop	r7
 150:	6f 90       	pop	r6
 152:	5f 90       	pop	r5
 154:	4f 90       	pop	r4
 156:	08 95       	ret

00000158 <byte_array2int>:
	ADCuint16 = round( (65535/1023)*ADC_value );

	//Return the uint16 value associated with the ADC value.
	return ADCuint16;
	
}
 158:	cf 93       	push	r28
 15a:	df 93       	push	r29
 15c:	00 d0       	rcall	.+0      	; 0x15e <byte_array2int+0x6>
 15e:	cd b7       	in	r28, 0x3d	; 61
 160:	de b7       	in	r29, 0x3e	; 62
 162:	fc 01       	movw	r30, r24
 164:	20 81       	ld	r18, Z
 166:	29 83       	std	Y+1, r18	; 0x01
 168:	81 81       	ldd	r24, Z+1	; 0x01
 16a:	8a 83       	std	Y+2, r24	; 0x02
 16c:	89 81       	ldd	r24, Y+1	; 0x01
 16e:	9a 81       	ldd	r25, Y+2	; 0x02
 170:	0f 90       	pop	r0
 172:	0f 90       	pop	r0
 174:	df 91       	pop	r29
 176:	cf 91       	pop	r28
 178:	08 95       	ret

0000017a <uint162ADC>:
	
	// Define a variable to store the ADC value.
	unsigned int ADC_value;
	
	// Convert the uint16 to an ADC value.
	ADC_value = round( (1023./65535.)*uint16_value );
 17a:	bc 01       	movw	r22, r24
 17c:	80 e0       	ldi	r24, 0x00	; 0
 17e:	90 e0       	ldi	r25, 0x00	; 0
 180:	53 d1       	rcall	.+678    	; 0x428 <__floatunsisf>
 182:	20 e0       	ldi	r18, 0x00	; 0
 184:	31 ec       	ldi	r19, 0xC1	; 193
 186:	4f e7       	ldi	r20, 0x7F	; 127
 188:	5c e3       	ldi	r21, 0x3C	; 60
 18a:	2d d2       	rcall	.+1114   	; 0x5e6 <__mulsf3>
 18c:	8f d2       	rcall	.+1310   	; 0x6ac <round>
	
	// Return the ADC value.
	return ADC_value;
 18e:	20 d1       	rcall	.+576    	; 0x3d0 <__fixunssfsi>
	
}
 190:	cb 01       	movw	r24, r22
 192:	08 95       	ret

00000194 <ADC2Voltage>:
	
	// Convert the ADC value to a voltage.
	voltage = (5./1023)*ADC_value;
	
	// Return the voltage.
	return voltage;
 194:	bc 01       	movw	r22, r24
 196:	80 e0       	ldi	r24, 0x00	; 0
 198:	90 e0       	ldi	r25, 0x00	; 0
 19a:	46 d1       	rcall	.+652    	; 0x428 <__floatunsisf>
 19c:	2a e0       	ldi	r18, 0x0A	; 10
 19e:	38 e2       	ldi	r19, 0x28	; 40
 1a0:	40 ea       	ldi	r20, 0xA0	; 160
 1a2:	5b e3       	ldi	r21, 0x3B	; 59
 1a4:	20 d2       	rcall	.+1088   	; 0x5e6 <__mulsf3>
	
}
 1a6:	08 95       	ret

000001a8 <uart_putchar>:
//Include the associated header file.
#include "Slave_Micro_Testing_Header.h"

//Implement the USART putchar function.
void uart_putchar(char c, FILE *stream)
{
 1a8:	cf 93       	push	r28
 1aa:	c8 2f       	mov	r28, r24
	if (c == '\n') uart_putchar('\r', stream);
 1ac:	8a 30       	cpi	r24, 0x0A	; 10
 1ae:	11 f4       	brne	.+4      	; 0x1b4 <uart_putchar+0xc>
 1b0:	8d e0       	ldi	r24, 0x0D	; 13
 1b2:	fa df       	rcall	.-12     	; 0x1a8 <uart_putchar>
	
	loop_until_bit_is_set(UCSR0A, UDRE0);
 1b4:	e0 ec       	ldi	r30, 0xC0	; 192
 1b6:	f0 e0       	ldi	r31, 0x00	; 0
 1b8:	80 81       	ld	r24, Z
 1ba:	85 ff       	sbrs	r24, 5
 1bc:	fd cf       	rjmp	.-6      	; 0x1b8 <uart_putchar+0x10>
	UDR0 = c;
 1be:	c0 93 c6 00 	sts	0x00C6, r28	; 0x8000c6 <__EEPROM_REGION_LENGTH__+0x7f00c6>
}
 1c2:	cf 91       	pop	r28
 1c4:	08 95       	ret

000001c6 <SetupPins>:

//Implement a function to setup ADC.
void SetupADC( void )
{
	//Setup the ADC.
	ADCSRA = 0b10000111;	//ADC on, /128 for a 16 MHz clock, interrupt off.		
 1c6:	83 e1       	ldi	r24, 0x13	; 19
 1c8:	84 b9       	out	0x04, r24	; 4
 1ca:	17 b8       	out	0x07, r1	; 7
 1cc:	8e ef       	ldi	r24, 0xFE	; 254
 1ce:	8a b9       	out	0x0a, r24	; 10
 1d0:	28 98       	cbi	0x05, 0	; 5
 1d2:	29 98       	cbi	0x05, 1	; 5
 1d4:	2c 98       	cbi	0x05, 4	; 5
 1d6:	5a 98       	cbi	0x0b, 2	; 11
 1d8:	5b 98       	cbi	0x0b, 3	; 11
 1da:	5c 98       	cbi	0x0b, 4	; 11
 1dc:	5d 98       	cbi	0x0b, 5	; 11
 1de:	5e 98       	cbi	0x0b, 6	; 11
 1e0:	5f 98       	cbi	0x0b, 7	; 11
 1e2:	08 95       	ret

000001e4 <SetupSPI>:
	//Define local variables.
	unsigned char temp;
	
	//Configure the SPI Control Register (SPCR).
	//SPCR=0b01000010;			//0, 1 = SPI Clock Rate Setting (SPR0, SPR1); 2 = SPI Clock Phase (CPHA); 3 = SPI Clock Polarity (CPOL); 4 = Master / Slave Setting (MSTR); 5 = SPI Data Order (DORD); 6 = SPI Enable (SPE); 7 = SPI Interrupt Enable (SPIE)
	SPCR=0b11000010;			//0, 1 = SPI Clock Rate Setting (SPR0, SPR1); 2 = SPI Clock Phase (CPHA); 3 = SPI Clock Polarity (CPOL); 4 = Master / Slave Setting (MSTR); 5 = SPI Data Order (DORD); 6 = SPI Enable (SPE); 7 = SPI Interrupt Enable (SPIE)
 1e4:	82 ec       	ldi	r24, 0xC2	; 194
 1e6:	8c bd       	out	0x2c, r24	; 44
	
	//Clear the SPI Status Register (SPSR) and SPI Data Register (SPDR) by reading them.
	temp = SPSR;
 1e8:	8d b5       	in	r24, 0x2d	; 45
	temp = SPDR;
 1ea:	8e b5       	in	r24, 0x2e	; 46
 1ec:	08 95       	ret

000001ee <SetupTimerInterrupts>:

//Implement a function to setup timer interrupts.
void SetupTimerInterrupts( void )
{
	//Setup timer interrupt properties.
	TCCR1B |= (1 << WGM12);										// Configure timer 1 for CTC mode
 1ee:	e1 e8       	ldi	r30, 0x81	; 129
 1f0:	f0 e0       	ldi	r31, 0x00	; 0
 1f2:	80 81       	ld	r24, Z
 1f4:	88 60       	ori	r24, 0x08	; 8
 1f6:	80 83       	st	Z, r24
	TIMSK1 |= (1 << OCIE1A);									// Enable CTC interrupt
 1f8:	af e6       	ldi	r26, 0x6F	; 111
 1fa:	b0 e0       	ldi	r27, 0x00	; 0
 1fc:	8c 91       	ld	r24, X
 1fe:	82 60       	ori	r24, 0x02	; 2
 200:	8c 93       	st	X, r24
	OCR1A = 15999;												//Set target timer count for 1 kHz interrupt given 16MHz clock & prescaler of 1. Use 3999 for 4 kHz under same conditions. OCR1A = Target_Timer_Count = (Clock_Frequency / (Prescale * Target_Frequency)) – 1
 202:	8f e7       	ldi	r24, 0x7F	; 127
 204:	9e e3       	ldi	r25, 0x3E	; 62
 206:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__EEPROM_REGION_LENGTH__+0x7f0089>
 20a:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__EEPROM_REGION_LENGTH__+0x7f0088>
	TCCR1B |= ((1 << CS10) | (0 << CS11) | (0 << CS12));		//Sets the prescaler to 1.
 20e:	80 81       	ld	r24, Z
 210:	81 60       	ori	r24, 0x01	; 1
 212:	80 83       	st	Z, r24
 214:	08 95       	ret

00000216 <SetupUSART>:

//Implement a function to setup USART communication.
void SetupUSART( void )
{
	//USART Setup
	UBRR0H = MYUBRR >> 8;
 216:	10 92 c5 00 	sts	0x00C5, r1	; 0x8000c5 <__EEPROM_REGION_LENGTH__+0x7f00c5>
	UBRR0L = MYUBRR;
 21a:	80 e1       	ldi	r24, 0x10	; 16
 21c:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__EEPROM_REGION_LENGTH__+0x7f00c4>
	UCSR0B = (1<<RXEN0)|(1<<TXEN0);
 220:	88 e1       	ldi	r24, 0x18	; 24
 222:	80 93 c1 00 	sts	0x00C1, r24	; 0x8000c1 <__EEPROM_REGION_LENGTH__+0x7f00c1>
	stdout = &mystdout;
 226:	80 e0       	ldi	r24, 0x00	; 0
 228:	91 e0       	ldi	r25, 0x01	; 1
 22a:	90 93 17 01 	sts	0x0117, r25	; 0x800117 <__iob+0x3>
 22e:	80 93 16 01 	sts	0x0116, r24	; 0x800116 <__iob+0x2>
 232:	08 95       	ret

00000234 <SetupMicro>:
//Implement a function to setup mircocontroller functionality.
void SetupMicro( void )
{
	
	//Setup the microcontroller pins.
	SetupPins();
 234:	c8 df       	rcall	.-112    	; 0x1c6 <SetupPins>

//Implement a function to setup ADC.
void SetupADC( void )
{
	//Setup the ADC.
	ADCSRA = 0b10000111;	//ADC on, /128 for a 16 MHz clock, interrupt off.		
 236:	87 e8       	ldi	r24, 0x87	; 135
 238:	80 93 7a 00 	sts	0x007A, r24	; 0x80007a <__EEPROM_REGION_LENGTH__+0x7f007a>
	
	//Setup for ADC.
	SetupADC();
	
	//Setup SPI communication.
	SetupSPI();
 23c:	d3 df       	rcall	.-90     	; 0x1e4 <SetupSPI>
	
	//Setup timer interrupts.
	SetupTimerInterrupts();
 23e:	d7 df       	rcall	.-82     	; 0x1ee <SetupTimerInterrupts>
	
	//Setup USART communication.
	SetupUSART();	
 240:	ea df       	rcall	.-44     	; 0x216 <SetupUSART>
	
	//Enable global interrupts.
	sei();													// Enable global interrupts
 242:	78 94       	sei
 244:	08 95       	ret

00000246 <main>:
//Implement the main function.
int main (void)
{
	
	//Setup the microcontroller.
	SetupMicro();
 246:	f6 df       	rcall	.-20     	; 0x234 <SetupMicro>
 248:	ff cf       	rjmp	.-2      	; 0x248 <main+0x2>

0000024a <__vector_11>:

}

//Implement the first timer interrupt function.
ISR(TIMER1_COMPA_vect)
{			
 24a:	1f 92       	push	r1
 24c:	0f 92       	push	r0
 24e:	0f b6       	in	r0, 0x3f	; 63
 250:	0f 92       	push	r0
 252:	11 24       	eor	r1, r1
 254:	cf 92       	push	r12
 256:	df 92       	push	r13
 258:	ef 92       	push	r14
 25a:	ff 92       	push	r15
 25c:	2f 93       	push	r18
 25e:	3f 93       	push	r19
 260:	4f 93       	push	r20
 262:	5f 93       	push	r21
 264:	6f 93       	push	r22
 266:	7f 93       	push	r23
 268:	8f 93       	push	r24
 26a:	9f 93       	push	r25
 26c:	af 93       	push	r26
 26e:	bf 93       	push	r27
 270:	ef 93       	push	r30
 272:	ff 93       	push	r31
	// Define local variables.
	float p_desired;
	float p_actual;
		
	// Retrieve the desired pressure value from the SPI bytes.
	p_desired = ADC2Voltage( uint162ADC( byte_array2int( spi_bytes ) ) );						// [0-5] Desired pressure as a floating point voltage.
 274:	82 e1       	ldi	r24, 0x12	; 18
 276:	91 e0       	ldi	r25, 0x01	; 1
 278:	6f df       	rcall	.-290    	; 0x158 <byte_array2int>
 27a:	7f df       	rcall	.-258    	; 0x17a <uint162ADC>
 27c:	8b df       	rcall	.-234    	; 0x194 <ADC2Voltage>
 27e:	6b 01       	movw	r12, r22
 280:	7c 01       	movw	r14, r24
		
	//p_desired = 2.5;
		
	// Read in the current pressure value.
	p_actual = ADC2Voltage( readADC( 0 ) );														// [0-5] Actual pressure as a floating point voltage.
 282:	80 e0       	ldi	r24, 0x00	; 0
 284:	90 e0       	ldi	r25, 0x00	; 0
 286:	fa de       	rcall	.-524    	; 0x7c <readADC>
 288:	85 df       	rcall	.-246    	; 0x194 <ADC2Voltage>
 28a:	9b 01       	movw	r18, r22
 28c:	ac 01       	movw	r20, r24
		
	// Perform bang-bang control.  i.e., if the actual pressure is sufficiently far below the desired pressure, open the valve to increase the pressure.  If the actual pressure is sufficiently far above the actual pressure, close the valve to decrease the pressure.
	bang_bang_pressure_control( p_desired, p_actual );
 28e:	c7 01       	movw	r24, r14
 290:	b6 01       	movw	r22, r12
 292:	26 df       	rcall	.-436    	; 0xe0 <bang_bang_pressure_control>
	
	
	
	
	// Toggle a pin each time this interrupt executes.
	PORTD ^= (1 << 3);
 294:	9b b1       	in	r25, 0x0b	; 11
 296:	88 e0       	ldi	r24, 0x08	; 8
 298:	89 27       	eor	r24, r25
 29a:	8b b9       	out	0x0b, r24	; 11
	
}
 29c:	ff 91       	pop	r31
 29e:	ef 91       	pop	r30
 2a0:	bf 91       	pop	r27
 2a2:	af 91       	pop	r26
 2a4:	9f 91       	pop	r25
 2a6:	8f 91       	pop	r24
 2a8:	7f 91       	pop	r23
 2aa:	6f 91       	pop	r22
 2ac:	5f 91       	pop	r21
 2ae:	4f 91       	pop	r20
 2b0:	3f 91       	pop	r19
 2b2:	2f 91       	pop	r18
 2b4:	ff 90       	pop	r15
 2b6:	ef 90       	pop	r14
 2b8:	df 90       	pop	r13
 2ba:	cf 90       	pop	r12
 2bc:	0f 90       	pop	r0
 2be:	0f be       	out	0x3f, r0	; 63
 2c0:	0f 90       	pop	r0
 2c2:	1f 90       	pop	r1
 2c4:	18 95       	reti

000002c6 <__vector_17>:

ISR(SPI_STC_vect)
{
 2c6:	1f 92       	push	r1
 2c8:	0f 92       	push	r0
 2ca:	0f b6       	in	r0, 0x3f	; 63
 2cc:	0f 92       	push	r0
 2ce:	11 24       	eor	r1, r1
 2d0:	8f 93       	push	r24
 2d2:	9f 93       	push	r25
 2d4:	ef 93       	push	r30
 2d6:	ff 93       	push	r31

	//Define local variables.
	unsigned char spi_byte;

	//Read in the SPI value.
	spi_byte = SPDR;
 2d8:	8e b5       	in	r24, 0x2e	; 46
	
	//Cycle the SPI bytes.
	spi_bytes[0] = spi_bytes[1];
 2da:	e2 e1       	ldi	r30, 0x12	; 18
 2dc:	f1 e0       	ldi	r31, 0x01	; 1
 2de:	91 81       	ldd	r25, Z+1	; 0x01
 2e0:	90 83       	st	Z, r25
	spi_bytes[1] = spi_byte;
 2e2:	81 83       	std	Z+1, r24	; 0x01
	
	//Toggle Pin D4 to indicate complete SPI transfer.
	PORTD ^= (1 << 4);
 2e4:	9b b1       	in	r25, 0x0b	; 11
 2e6:	80 e1       	ldi	r24, 0x10	; 16
 2e8:	89 27       	eor	r24, r25
 2ea:	8b b9       	out	0x0b, r24	; 11
	//PORTD |= (1 << 4);
	//PORTD &= ~(1 << 4);
	
	////Enable global interrupts.
	//sei();
}
 2ec:	ff 91       	pop	r31
 2ee:	ef 91       	pop	r30
 2f0:	9f 91       	pop	r25
 2f2:	8f 91       	pop	r24
 2f4:	0f 90       	pop	r0
 2f6:	0f be       	out	0x3f, r0	; 63
 2f8:	0f 90       	pop	r0
 2fa:	1f 90       	pop	r1
 2fc:	18 95       	reti

000002fe <__subsf3>:
 2fe:	50 58       	subi	r21, 0x80	; 128

00000300 <__addsf3>:
 300:	bb 27       	eor	r27, r27
 302:	aa 27       	eor	r26, r26
 304:	0e d0       	rcall	.+28     	; 0x322 <__addsf3x>
 306:	31 c1       	rjmp	.+610    	; 0x56a <__fp_round>
 308:	22 d1       	rcall	.+580    	; 0x54e <__fp_pscA>
 30a:	30 f0       	brcs	.+12     	; 0x318 <__addsf3+0x18>
 30c:	27 d1       	rcall	.+590    	; 0x55c <__fp_pscB>
 30e:	20 f0       	brcs	.+8      	; 0x318 <__addsf3+0x18>
 310:	31 f4       	brne	.+12     	; 0x31e <__addsf3+0x1e>
 312:	9f 3f       	cpi	r25, 0xFF	; 255
 314:	11 f4       	brne	.+4      	; 0x31a <__addsf3+0x1a>
 316:	1e f4       	brtc	.+6      	; 0x31e <__addsf3+0x1e>
 318:	17 c1       	rjmp	.+558    	; 0x548 <__fp_nan>
 31a:	0e f4       	brtc	.+2      	; 0x31e <__addsf3+0x1e>
 31c:	e0 95       	com	r30
 31e:	e7 fb       	bst	r30, 7
 320:	e4 c0       	rjmp	.+456    	; 0x4ea <__fp_inf>

00000322 <__addsf3x>:
 322:	e9 2f       	mov	r30, r25
 324:	33 d1       	rcall	.+614    	; 0x58c <__fp_split3>
 326:	80 f3       	brcs	.-32     	; 0x308 <__addsf3+0x8>
 328:	ba 17       	cp	r27, r26
 32a:	62 07       	cpc	r22, r18
 32c:	73 07       	cpc	r23, r19
 32e:	84 07       	cpc	r24, r20
 330:	95 07       	cpc	r25, r21
 332:	18 f0       	brcs	.+6      	; 0x33a <__addsf3x+0x18>
 334:	71 f4       	brne	.+28     	; 0x352 <__addsf3x+0x30>
 336:	9e f5       	brtc	.+102    	; 0x39e <__addsf3x+0x7c>
 338:	4b c1       	rjmp	.+662    	; 0x5d0 <__fp_zero>
 33a:	0e f4       	brtc	.+2      	; 0x33e <__addsf3x+0x1c>
 33c:	e0 95       	com	r30
 33e:	0b 2e       	mov	r0, r27
 340:	ba 2f       	mov	r27, r26
 342:	a0 2d       	mov	r26, r0
 344:	0b 01       	movw	r0, r22
 346:	b9 01       	movw	r22, r18
 348:	90 01       	movw	r18, r0
 34a:	0c 01       	movw	r0, r24
 34c:	ca 01       	movw	r24, r20
 34e:	a0 01       	movw	r20, r0
 350:	11 24       	eor	r1, r1
 352:	ff 27       	eor	r31, r31
 354:	59 1b       	sub	r21, r25
 356:	99 f0       	breq	.+38     	; 0x37e <__addsf3x+0x5c>
 358:	59 3f       	cpi	r21, 0xF9	; 249
 35a:	50 f4       	brcc	.+20     	; 0x370 <__addsf3x+0x4e>
 35c:	50 3e       	cpi	r21, 0xE0	; 224
 35e:	68 f1       	brcs	.+90     	; 0x3ba <__addsf3x+0x98>
 360:	1a 16       	cp	r1, r26
 362:	f0 40       	sbci	r31, 0x00	; 0
 364:	a2 2f       	mov	r26, r18
 366:	23 2f       	mov	r18, r19
 368:	34 2f       	mov	r19, r20
 36a:	44 27       	eor	r20, r20
 36c:	58 5f       	subi	r21, 0xF8	; 248
 36e:	f3 cf       	rjmp	.-26     	; 0x356 <__addsf3x+0x34>
 370:	46 95       	lsr	r20
 372:	37 95       	ror	r19
 374:	27 95       	ror	r18
 376:	a7 95       	ror	r26
 378:	f0 40       	sbci	r31, 0x00	; 0
 37a:	53 95       	inc	r21
 37c:	c9 f7       	brne	.-14     	; 0x370 <__addsf3x+0x4e>
 37e:	7e f4       	brtc	.+30     	; 0x39e <__addsf3x+0x7c>
 380:	1f 16       	cp	r1, r31
 382:	ba 0b       	sbc	r27, r26
 384:	62 0b       	sbc	r22, r18
 386:	73 0b       	sbc	r23, r19
 388:	84 0b       	sbc	r24, r20
 38a:	ba f0       	brmi	.+46     	; 0x3ba <__addsf3x+0x98>
 38c:	91 50       	subi	r25, 0x01	; 1
 38e:	a1 f0       	breq	.+40     	; 0x3b8 <__addsf3x+0x96>
 390:	ff 0f       	add	r31, r31
 392:	bb 1f       	adc	r27, r27
 394:	66 1f       	adc	r22, r22
 396:	77 1f       	adc	r23, r23
 398:	88 1f       	adc	r24, r24
 39a:	c2 f7       	brpl	.-16     	; 0x38c <__addsf3x+0x6a>
 39c:	0e c0       	rjmp	.+28     	; 0x3ba <__addsf3x+0x98>
 39e:	ba 0f       	add	r27, r26
 3a0:	62 1f       	adc	r22, r18
 3a2:	73 1f       	adc	r23, r19
 3a4:	84 1f       	adc	r24, r20
 3a6:	48 f4       	brcc	.+18     	; 0x3ba <__addsf3x+0x98>
 3a8:	87 95       	ror	r24
 3aa:	77 95       	ror	r23
 3ac:	67 95       	ror	r22
 3ae:	b7 95       	ror	r27
 3b0:	f7 95       	ror	r31
 3b2:	9e 3f       	cpi	r25, 0xFE	; 254
 3b4:	08 f0       	brcs	.+2      	; 0x3b8 <__addsf3x+0x96>
 3b6:	b3 cf       	rjmp	.-154    	; 0x31e <__addsf3+0x1e>
 3b8:	93 95       	inc	r25
 3ba:	88 0f       	add	r24, r24
 3bc:	08 f0       	brcs	.+2      	; 0x3c0 <__addsf3x+0x9e>
 3be:	99 27       	eor	r25, r25
 3c0:	ee 0f       	add	r30, r30
 3c2:	97 95       	ror	r25
 3c4:	87 95       	ror	r24
 3c6:	08 95       	ret

000003c8 <__cmpsf2>:
 3c8:	6c d0       	rcall	.+216    	; 0x4a2 <__fp_cmp>
 3ca:	08 f4       	brcc	.+2      	; 0x3ce <__cmpsf2+0x6>
 3cc:	81 e0       	ldi	r24, 0x01	; 1
 3ce:	08 95       	ret

000003d0 <__fixunssfsi>:
 3d0:	e5 d0       	rcall	.+458    	; 0x59c <__fp_splitA>
 3d2:	88 f0       	brcs	.+34     	; 0x3f6 <__fixunssfsi+0x26>
 3d4:	9f 57       	subi	r25, 0x7F	; 127
 3d6:	90 f0       	brcs	.+36     	; 0x3fc <__fixunssfsi+0x2c>
 3d8:	b9 2f       	mov	r27, r25
 3da:	99 27       	eor	r25, r25
 3dc:	b7 51       	subi	r27, 0x17	; 23
 3de:	a0 f0       	brcs	.+40     	; 0x408 <__LOCK_REGION_LENGTH__+0x8>
 3e0:	d1 f0       	breq	.+52     	; 0x416 <__LOCK_REGION_LENGTH__+0x16>
 3e2:	66 0f       	add	r22, r22
 3e4:	77 1f       	adc	r23, r23
 3e6:	88 1f       	adc	r24, r24
 3e8:	99 1f       	adc	r25, r25
 3ea:	1a f0       	brmi	.+6      	; 0x3f2 <__fixunssfsi+0x22>
 3ec:	ba 95       	dec	r27
 3ee:	c9 f7       	brne	.-14     	; 0x3e2 <__fixunssfsi+0x12>
 3f0:	12 c0       	rjmp	.+36     	; 0x416 <__LOCK_REGION_LENGTH__+0x16>
 3f2:	b1 30       	cpi	r27, 0x01	; 1
 3f4:	81 f0       	breq	.+32     	; 0x416 <__LOCK_REGION_LENGTH__+0x16>
 3f6:	ec d0       	rcall	.+472    	; 0x5d0 <__fp_zero>
 3f8:	b1 e0       	ldi	r27, 0x01	; 1
 3fa:	08 95       	ret
 3fc:	e9 c0       	rjmp	.+466    	; 0x5d0 <__fp_zero>
 3fe:	67 2f       	mov	r22, r23
 400:	78 2f       	mov	r23, r24
 402:	88 27       	eor	r24, r24
 404:	b8 5f       	subi	r27, 0xF8	; 248
 406:	39 f0       	breq	.+14     	; 0x416 <__LOCK_REGION_LENGTH__+0x16>
 408:	b9 3f       	cpi	r27, 0xF9	; 249
 40a:	cc f3       	brlt	.-14     	; 0x3fe <__fixunssfsi+0x2e>
 40c:	86 95       	lsr	r24
 40e:	77 95       	ror	r23
 410:	67 95       	ror	r22
 412:	b3 95       	inc	r27
 414:	d9 f7       	brne	.-10     	; 0x40c <__LOCK_REGION_LENGTH__+0xc>
 416:	3e f4       	brtc	.+14     	; 0x426 <__LOCK_REGION_LENGTH__+0x26>
 418:	90 95       	com	r25
 41a:	80 95       	com	r24
 41c:	70 95       	com	r23
 41e:	61 95       	neg	r22
 420:	7f 4f       	sbci	r23, 0xFF	; 255
 422:	8f 4f       	sbci	r24, 0xFF	; 255
 424:	9f 4f       	sbci	r25, 0xFF	; 255
 426:	08 95       	ret

00000428 <__floatunsisf>:
 428:	e8 94       	clt
 42a:	09 c0       	rjmp	.+18     	; 0x43e <__floatsisf+0x12>

0000042c <__floatsisf>:
 42c:	97 fb       	bst	r25, 7
 42e:	3e f4       	brtc	.+14     	; 0x43e <__floatsisf+0x12>
 430:	90 95       	com	r25
 432:	80 95       	com	r24
 434:	70 95       	com	r23
 436:	61 95       	neg	r22
 438:	7f 4f       	sbci	r23, 0xFF	; 255
 43a:	8f 4f       	sbci	r24, 0xFF	; 255
 43c:	9f 4f       	sbci	r25, 0xFF	; 255
 43e:	99 23       	and	r25, r25
 440:	a9 f0       	breq	.+42     	; 0x46c <__floatsisf+0x40>
 442:	f9 2f       	mov	r31, r25
 444:	96 e9       	ldi	r25, 0x96	; 150
 446:	bb 27       	eor	r27, r27
 448:	93 95       	inc	r25
 44a:	f6 95       	lsr	r31
 44c:	87 95       	ror	r24
 44e:	77 95       	ror	r23
 450:	67 95       	ror	r22
 452:	b7 95       	ror	r27
 454:	f1 11       	cpse	r31, r1
 456:	f8 cf       	rjmp	.-16     	; 0x448 <__floatsisf+0x1c>
 458:	fa f4       	brpl	.+62     	; 0x498 <__floatsisf+0x6c>
 45a:	bb 0f       	add	r27, r27
 45c:	11 f4       	brne	.+4      	; 0x462 <__floatsisf+0x36>
 45e:	60 ff       	sbrs	r22, 0
 460:	1b c0       	rjmp	.+54     	; 0x498 <__floatsisf+0x6c>
 462:	6f 5f       	subi	r22, 0xFF	; 255
 464:	7f 4f       	sbci	r23, 0xFF	; 255
 466:	8f 4f       	sbci	r24, 0xFF	; 255
 468:	9f 4f       	sbci	r25, 0xFF	; 255
 46a:	16 c0       	rjmp	.+44     	; 0x498 <__floatsisf+0x6c>
 46c:	88 23       	and	r24, r24
 46e:	11 f0       	breq	.+4      	; 0x474 <__floatsisf+0x48>
 470:	96 e9       	ldi	r25, 0x96	; 150
 472:	11 c0       	rjmp	.+34     	; 0x496 <__floatsisf+0x6a>
 474:	77 23       	and	r23, r23
 476:	21 f0       	breq	.+8      	; 0x480 <__floatsisf+0x54>
 478:	9e e8       	ldi	r25, 0x8E	; 142
 47a:	87 2f       	mov	r24, r23
 47c:	76 2f       	mov	r23, r22
 47e:	05 c0       	rjmp	.+10     	; 0x48a <__floatsisf+0x5e>
 480:	66 23       	and	r22, r22
 482:	71 f0       	breq	.+28     	; 0x4a0 <__floatsisf+0x74>
 484:	96 e8       	ldi	r25, 0x86	; 134
 486:	86 2f       	mov	r24, r22
 488:	70 e0       	ldi	r23, 0x00	; 0
 48a:	60 e0       	ldi	r22, 0x00	; 0
 48c:	2a f0       	brmi	.+10     	; 0x498 <__floatsisf+0x6c>
 48e:	9a 95       	dec	r25
 490:	66 0f       	add	r22, r22
 492:	77 1f       	adc	r23, r23
 494:	88 1f       	adc	r24, r24
 496:	da f7       	brpl	.-10     	; 0x48e <__floatsisf+0x62>
 498:	88 0f       	add	r24, r24
 49a:	96 95       	lsr	r25
 49c:	87 95       	ror	r24
 49e:	97 f9       	bld	r25, 7
 4a0:	08 95       	ret

000004a2 <__fp_cmp>:
 4a2:	99 0f       	add	r25, r25
 4a4:	00 08       	sbc	r0, r0
 4a6:	55 0f       	add	r21, r21
 4a8:	aa 0b       	sbc	r26, r26
 4aa:	e0 e8       	ldi	r30, 0x80	; 128
 4ac:	fe ef       	ldi	r31, 0xFE	; 254
 4ae:	16 16       	cp	r1, r22
 4b0:	17 06       	cpc	r1, r23
 4b2:	e8 07       	cpc	r30, r24
 4b4:	f9 07       	cpc	r31, r25
 4b6:	c0 f0       	brcs	.+48     	; 0x4e8 <__fp_cmp+0x46>
 4b8:	12 16       	cp	r1, r18
 4ba:	13 06       	cpc	r1, r19
 4bc:	e4 07       	cpc	r30, r20
 4be:	f5 07       	cpc	r31, r21
 4c0:	98 f0       	brcs	.+38     	; 0x4e8 <__fp_cmp+0x46>
 4c2:	62 1b       	sub	r22, r18
 4c4:	73 0b       	sbc	r23, r19
 4c6:	84 0b       	sbc	r24, r20
 4c8:	95 0b       	sbc	r25, r21
 4ca:	39 f4       	brne	.+14     	; 0x4da <__fp_cmp+0x38>
 4cc:	0a 26       	eor	r0, r26
 4ce:	61 f0       	breq	.+24     	; 0x4e8 <__fp_cmp+0x46>
 4d0:	23 2b       	or	r18, r19
 4d2:	24 2b       	or	r18, r20
 4d4:	25 2b       	or	r18, r21
 4d6:	21 f4       	brne	.+8      	; 0x4e0 <__fp_cmp+0x3e>
 4d8:	08 95       	ret
 4da:	0a 26       	eor	r0, r26
 4dc:	09 f4       	brne	.+2      	; 0x4e0 <__fp_cmp+0x3e>
 4de:	a1 40       	sbci	r26, 0x01	; 1
 4e0:	a6 95       	lsr	r26
 4e2:	8f ef       	ldi	r24, 0xFF	; 255
 4e4:	81 1d       	adc	r24, r1
 4e6:	81 1d       	adc	r24, r1
 4e8:	08 95       	ret

000004ea <__fp_inf>:
 4ea:	97 f9       	bld	r25, 7
 4ec:	9f 67       	ori	r25, 0x7F	; 127
 4ee:	80 e8       	ldi	r24, 0x80	; 128
 4f0:	70 e0       	ldi	r23, 0x00	; 0
 4f2:	60 e0       	ldi	r22, 0x00	; 0
 4f4:	08 95       	ret

000004f6 <__fp_mintl>:
 4f6:	88 23       	and	r24, r24
 4f8:	71 f4       	brne	.+28     	; 0x516 <__stack+0x17>
 4fa:	77 23       	and	r23, r23
 4fc:	21 f0       	breq	.+8      	; 0x506 <__stack+0x7>
 4fe:	98 50       	subi	r25, 0x08	; 8
 500:	87 2b       	or	r24, r23
 502:	76 2f       	mov	r23, r22
 504:	07 c0       	rjmp	.+14     	; 0x514 <__stack+0x15>
 506:	66 23       	and	r22, r22
 508:	11 f4       	brne	.+4      	; 0x50e <__stack+0xf>
 50a:	99 27       	eor	r25, r25
 50c:	0d c0       	rjmp	.+26     	; 0x528 <__stack+0x29>
 50e:	90 51       	subi	r25, 0x10	; 16
 510:	86 2b       	or	r24, r22
 512:	70 e0       	ldi	r23, 0x00	; 0
 514:	60 e0       	ldi	r22, 0x00	; 0
 516:	2a f0       	brmi	.+10     	; 0x522 <__stack+0x23>
 518:	9a 95       	dec	r25
 51a:	66 0f       	add	r22, r22
 51c:	77 1f       	adc	r23, r23
 51e:	88 1f       	adc	r24, r24
 520:	da f7       	brpl	.-10     	; 0x518 <__stack+0x19>
 522:	88 0f       	add	r24, r24
 524:	96 95       	lsr	r25
 526:	87 95       	ror	r24
 528:	97 f9       	bld	r25, 7
 52a:	08 95       	ret

0000052c <__fp_mpack>:
 52c:	9f 3f       	cpi	r25, 0xFF	; 255
 52e:	31 f0       	breq	.+12     	; 0x53c <__fp_mpack_finite+0xc>

00000530 <__fp_mpack_finite>:
 530:	91 50       	subi	r25, 0x01	; 1
 532:	20 f4       	brcc	.+8      	; 0x53c <__fp_mpack_finite+0xc>
 534:	87 95       	ror	r24
 536:	77 95       	ror	r23
 538:	67 95       	ror	r22
 53a:	b7 95       	ror	r27
 53c:	88 0f       	add	r24, r24
 53e:	91 1d       	adc	r25, r1
 540:	96 95       	lsr	r25
 542:	87 95       	ror	r24
 544:	97 f9       	bld	r25, 7
 546:	08 95       	ret

00000548 <__fp_nan>:
 548:	9f ef       	ldi	r25, 0xFF	; 255
 54a:	80 ec       	ldi	r24, 0xC0	; 192
 54c:	08 95       	ret

0000054e <__fp_pscA>:
 54e:	00 24       	eor	r0, r0
 550:	0a 94       	dec	r0
 552:	16 16       	cp	r1, r22
 554:	17 06       	cpc	r1, r23
 556:	18 06       	cpc	r1, r24
 558:	09 06       	cpc	r0, r25
 55a:	08 95       	ret

0000055c <__fp_pscB>:
 55c:	00 24       	eor	r0, r0
 55e:	0a 94       	dec	r0
 560:	12 16       	cp	r1, r18
 562:	13 06       	cpc	r1, r19
 564:	14 06       	cpc	r1, r20
 566:	05 06       	cpc	r0, r21
 568:	08 95       	ret

0000056a <__fp_round>:
 56a:	09 2e       	mov	r0, r25
 56c:	03 94       	inc	r0
 56e:	00 0c       	add	r0, r0
 570:	11 f4       	brne	.+4      	; 0x576 <__fp_round+0xc>
 572:	88 23       	and	r24, r24
 574:	52 f0       	brmi	.+20     	; 0x58a <__fp_round+0x20>
 576:	bb 0f       	add	r27, r27
 578:	40 f4       	brcc	.+16     	; 0x58a <__fp_round+0x20>
 57a:	bf 2b       	or	r27, r31
 57c:	11 f4       	brne	.+4      	; 0x582 <__fp_round+0x18>
 57e:	60 ff       	sbrs	r22, 0
 580:	04 c0       	rjmp	.+8      	; 0x58a <__fp_round+0x20>
 582:	6f 5f       	subi	r22, 0xFF	; 255
 584:	7f 4f       	sbci	r23, 0xFF	; 255
 586:	8f 4f       	sbci	r24, 0xFF	; 255
 588:	9f 4f       	sbci	r25, 0xFF	; 255
 58a:	08 95       	ret

0000058c <__fp_split3>:
 58c:	57 fd       	sbrc	r21, 7
 58e:	90 58       	subi	r25, 0x80	; 128
 590:	44 0f       	add	r20, r20
 592:	55 1f       	adc	r21, r21
 594:	59 f0       	breq	.+22     	; 0x5ac <__fp_splitA+0x10>
 596:	5f 3f       	cpi	r21, 0xFF	; 255
 598:	71 f0       	breq	.+28     	; 0x5b6 <__fp_splitA+0x1a>
 59a:	47 95       	ror	r20

0000059c <__fp_splitA>:
 59c:	88 0f       	add	r24, r24
 59e:	97 fb       	bst	r25, 7
 5a0:	99 1f       	adc	r25, r25
 5a2:	61 f0       	breq	.+24     	; 0x5bc <__fp_splitA+0x20>
 5a4:	9f 3f       	cpi	r25, 0xFF	; 255
 5a6:	79 f0       	breq	.+30     	; 0x5c6 <__fp_splitA+0x2a>
 5a8:	87 95       	ror	r24
 5aa:	08 95       	ret
 5ac:	12 16       	cp	r1, r18
 5ae:	13 06       	cpc	r1, r19
 5b0:	14 06       	cpc	r1, r20
 5b2:	55 1f       	adc	r21, r21
 5b4:	f2 cf       	rjmp	.-28     	; 0x59a <__fp_split3+0xe>
 5b6:	46 95       	lsr	r20
 5b8:	f1 df       	rcall	.-30     	; 0x59c <__fp_splitA>
 5ba:	08 c0       	rjmp	.+16     	; 0x5cc <__fp_splitA+0x30>
 5bc:	16 16       	cp	r1, r22
 5be:	17 06       	cpc	r1, r23
 5c0:	18 06       	cpc	r1, r24
 5c2:	99 1f       	adc	r25, r25
 5c4:	f1 cf       	rjmp	.-30     	; 0x5a8 <__fp_splitA+0xc>
 5c6:	86 95       	lsr	r24
 5c8:	71 05       	cpc	r23, r1
 5ca:	61 05       	cpc	r22, r1
 5cc:	08 94       	sec
 5ce:	08 95       	ret

000005d0 <__fp_zero>:
 5d0:	e8 94       	clt

000005d2 <__fp_szero>:
 5d2:	bb 27       	eor	r27, r27
 5d4:	66 27       	eor	r22, r22
 5d6:	77 27       	eor	r23, r23
 5d8:	cb 01       	movw	r24, r22
 5da:	97 f9       	bld	r25, 7
 5dc:	08 95       	ret

000005de <__gesf2>:
 5de:	61 df       	rcall	.-318    	; 0x4a2 <__fp_cmp>
 5e0:	08 f4       	brcc	.+2      	; 0x5e4 <__gesf2+0x6>
 5e2:	8f ef       	ldi	r24, 0xFF	; 255
 5e4:	08 95       	ret

000005e6 <__mulsf3>:
 5e6:	0b d0       	rcall	.+22     	; 0x5fe <__mulsf3x>
 5e8:	c0 cf       	rjmp	.-128    	; 0x56a <__fp_round>
 5ea:	b1 df       	rcall	.-158    	; 0x54e <__fp_pscA>
 5ec:	28 f0       	brcs	.+10     	; 0x5f8 <__mulsf3+0x12>
 5ee:	b6 df       	rcall	.-148    	; 0x55c <__fp_pscB>
 5f0:	18 f0       	brcs	.+6      	; 0x5f8 <__mulsf3+0x12>
 5f2:	95 23       	and	r25, r21
 5f4:	09 f0       	breq	.+2      	; 0x5f8 <__mulsf3+0x12>
 5f6:	79 cf       	rjmp	.-270    	; 0x4ea <__fp_inf>
 5f8:	a7 cf       	rjmp	.-178    	; 0x548 <__fp_nan>
 5fa:	11 24       	eor	r1, r1
 5fc:	ea cf       	rjmp	.-44     	; 0x5d2 <__fp_szero>

000005fe <__mulsf3x>:
 5fe:	c6 df       	rcall	.-116    	; 0x58c <__fp_split3>
 600:	a0 f3       	brcs	.-24     	; 0x5ea <__mulsf3+0x4>

00000602 <__mulsf3_pse>:
 602:	95 9f       	mul	r25, r21
 604:	d1 f3       	breq	.-12     	; 0x5fa <__mulsf3+0x14>
 606:	95 0f       	add	r25, r21
 608:	50 e0       	ldi	r21, 0x00	; 0
 60a:	55 1f       	adc	r21, r21
 60c:	62 9f       	mul	r22, r18
 60e:	f0 01       	movw	r30, r0
 610:	72 9f       	mul	r23, r18
 612:	bb 27       	eor	r27, r27
 614:	f0 0d       	add	r31, r0
 616:	b1 1d       	adc	r27, r1
 618:	63 9f       	mul	r22, r19
 61a:	aa 27       	eor	r26, r26
 61c:	f0 0d       	add	r31, r0
 61e:	b1 1d       	adc	r27, r1
 620:	aa 1f       	adc	r26, r26
 622:	64 9f       	mul	r22, r20
 624:	66 27       	eor	r22, r22
 626:	b0 0d       	add	r27, r0
 628:	a1 1d       	adc	r26, r1
 62a:	66 1f       	adc	r22, r22
 62c:	82 9f       	mul	r24, r18
 62e:	22 27       	eor	r18, r18
 630:	b0 0d       	add	r27, r0
 632:	a1 1d       	adc	r26, r1
 634:	62 1f       	adc	r22, r18
 636:	73 9f       	mul	r23, r19
 638:	b0 0d       	add	r27, r0
 63a:	a1 1d       	adc	r26, r1
 63c:	62 1f       	adc	r22, r18
 63e:	83 9f       	mul	r24, r19
 640:	a0 0d       	add	r26, r0
 642:	61 1d       	adc	r22, r1
 644:	22 1f       	adc	r18, r18
 646:	74 9f       	mul	r23, r20
 648:	33 27       	eor	r19, r19
 64a:	a0 0d       	add	r26, r0
 64c:	61 1d       	adc	r22, r1
 64e:	23 1f       	adc	r18, r19
 650:	84 9f       	mul	r24, r20
 652:	60 0d       	add	r22, r0
 654:	21 1d       	adc	r18, r1
 656:	82 2f       	mov	r24, r18
 658:	76 2f       	mov	r23, r22
 65a:	6a 2f       	mov	r22, r26
 65c:	11 24       	eor	r1, r1
 65e:	9f 57       	subi	r25, 0x7F	; 127
 660:	50 40       	sbci	r21, 0x00	; 0
 662:	8a f0       	brmi	.+34     	; 0x686 <__mulsf3_pse+0x84>
 664:	e1 f0       	breq	.+56     	; 0x69e <__mulsf3_pse+0x9c>
 666:	88 23       	and	r24, r24
 668:	4a f0       	brmi	.+18     	; 0x67c <__mulsf3_pse+0x7a>
 66a:	ee 0f       	add	r30, r30
 66c:	ff 1f       	adc	r31, r31
 66e:	bb 1f       	adc	r27, r27
 670:	66 1f       	adc	r22, r22
 672:	77 1f       	adc	r23, r23
 674:	88 1f       	adc	r24, r24
 676:	91 50       	subi	r25, 0x01	; 1
 678:	50 40       	sbci	r21, 0x00	; 0
 67a:	a9 f7       	brne	.-22     	; 0x666 <__mulsf3_pse+0x64>
 67c:	9e 3f       	cpi	r25, 0xFE	; 254
 67e:	51 05       	cpc	r21, r1
 680:	70 f0       	brcs	.+28     	; 0x69e <__mulsf3_pse+0x9c>
 682:	33 cf       	rjmp	.-410    	; 0x4ea <__fp_inf>
 684:	a6 cf       	rjmp	.-180    	; 0x5d2 <__fp_szero>
 686:	5f 3f       	cpi	r21, 0xFF	; 255
 688:	ec f3       	brlt	.-6      	; 0x684 <__mulsf3_pse+0x82>
 68a:	98 3e       	cpi	r25, 0xE8	; 232
 68c:	dc f3       	brlt	.-10     	; 0x684 <__mulsf3_pse+0x82>
 68e:	86 95       	lsr	r24
 690:	77 95       	ror	r23
 692:	67 95       	ror	r22
 694:	b7 95       	ror	r27
 696:	f7 95       	ror	r31
 698:	e7 95       	ror	r30
 69a:	9f 5f       	subi	r25, 0xFF	; 255
 69c:	c1 f7       	brne	.-16     	; 0x68e <__mulsf3_pse+0x8c>
 69e:	fe 2b       	or	r31, r30
 6a0:	88 0f       	add	r24, r24
 6a2:	91 1d       	adc	r25, r1
 6a4:	96 95       	lsr	r25
 6a6:	87 95       	ror	r24
 6a8:	97 f9       	bld	r25, 7
 6aa:	08 95       	ret

000006ac <round>:
 6ac:	77 df       	rcall	.-274    	; 0x59c <__fp_splitA>
 6ae:	e0 f0       	brcs	.+56     	; 0x6e8 <round+0x3c>
 6b0:	9e 37       	cpi	r25, 0x7E	; 126
 6b2:	d8 f0       	brcs	.+54     	; 0x6ea <round+0x3e>
 6b4:	96 39       	cpi	r25, 0x96	; 150
 6b6:	b8 f4       	brcc	.+46     	; 0x6e6 <round+0x3a>
 6b8:	9e 38       	cpi	r25, 0x8E	; 142
 6ba:	48 f4       	brcc	.+18     	; 0x6ce <round+0x22>
 6bc:	67 2f       	mov	r22, r23
 6be:	78 2f       	mov	r23, r24
 6c0:	88 27       	eor	r24, r24
 6c2:	98 5f       	subi	r25, 0xF8	; 248
 6c4:	f9 cf       	rjmp	.-14     	; 0x6b8 <round+0xc>
 6c6:	86 95       	lsr	r24
 6c8:	77 95       	ror	r23
 6ca:	67 95       	ror	r22
 6cc:	93 95       	inc	r25
 6ce:	95 39       	cpi	r25, 0x95	; 149
 6d0:	d0 f3       	brcs	.-12     	; 0x6c6 <round+0x1a>
 6d2:	b6 2f       	mov	r27, r22
 6d4:	b1 70       	andi	r27, 0x01	; 1
 6d6:	6b 0f       	add	r22, r27
 6d8:	71 1d       	adc	r23, r1
 6da:	81 1d       	adc	r24, r1
 6dc:	20 f4       	brcc	.+8      	; 0x6e6 <round+0x3a>
 6de:	87 95       	ror	r24
 6e0:	77 95       	ror	r23
 6e2:	67 95       	ror	r22
 6e4:	93 95       	inc	r25
 6e6:	07 cf       	rjmp	.-498    	; 0x4f6 <__fp_mintl>
 6e8:	21 cf       	rjmp	.-446    	; 0x52c <__fp_mpack>
 6ea:	73 cf       	rjmp	.-282    	; 0x5d2 <__fp_szero>

000006ec <_exit>:
 6ec:	f8 94       	cli

000006ee <__stop_program>:
 6ee:	ff cf       	rjmp	.-2      	; 0x6ee <__stop_program>
