Текущие планы:

0) разработка тз (selen reference manual)

1) доработка ядра с учётом нового интерфейса к L1
   
   изучение vscale, добавление как сабмодуль

2) разработка L1
  
  изменение регистровой памяти на статическую память, окончательное соглосование протокола взаимодействия с ядром

3) доработка/поиск wishbone коммутатора

4) доработка boot uart: создание документации регистровой модели, правки rtl

5) интеграция spi контроллера с open cores 

6) проект в ise под выбранную платформу 

7) ise: создание ram и rom

8) доработка модульной тестовой системы на ядро

9) доработка системной сборки для тестирования всей системы

10) разработка ассемблерных тестов на spi

