TimeQuest Timing Analyzer report for TB_mp
Thu Mar 05 15:14:27 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'cpu_clk'
 13. Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 14. Slow 1200mV 85C Model Hold: 'cpu_clk'
 15. Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 16. Slow 1200mV 85C Model Recovery: 'cpu_clk'
 17. Slow 1200mV 85C Model Removal: 'cpu_clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'cpu_clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'cpu_clk'
 36. Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 37. Slow 1200mV 0C Model Hold: 'cpu_clk'
 38. Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 39. Slow 1200mV 0C Model Recovery: 'cpu_clk'
 40. Slow 1200mV 0C Model Removal: 'cpu_clk'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Output Enable Times
 48. Minimum Output Enable Times
 49. Output Disable Times
 50. Minimum Output Disable Times
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'cpu_clk'
 58. Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 59. Fast 1200mV 0C Model Hold: 'cpu_clk'
 60. Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 61. Fast 1200mV 0C Model Recovery: 'cpu_clk'
 62. Fast 1200mV 0C Model Removal: 'cpu_clk'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Output Enable Times
 70. Minimum Output Enable Times
 71. Output Disable Times
 72. Minimum Output Disable Times
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Board Trace Model Assignments
 80. Input Transition Times
 81. Signal Integrity Metrics (Slow 1200mv 0c Model)
 82. Signal Integrity Metrics (Slow 1200mv 85c Model)
 83. Signal Integrity Metrics (Fast 1200mv 0c Model)
 84. Setup Transfers
 85. Hold Transfers
 86. Recovery Transfers
 87. Removal Transfers
 88. Report TCCS
 89. Report RSKM
 90. Unconstrained Paths
 91. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; TB_mp                                                              ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                           ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; Clock Name                              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                     ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; cpu_clk                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpu_clk }                                 ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ctrl_unit:Unit0|controller:U0|IRld_ctrl } ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 138.22 MHz ; 138.22 MHz      ; cpu_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                              ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -6.235 ; -1618.909     ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -2.736 ; -39.837       ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -2.882 ; -2.997        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 1.576  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; cpu_clk ; -0.678 ; -10.848             ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; cpu_clk ; 1.192 ; 0.000               ;
+---------+-------+---------------------+


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -3.000 ; -541.305      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.428  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cpu_clk'                                                                                                                       ;
+--------+--------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -6.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.090     ; 7.143      ;
; -6.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.090     ; 7.143      ;
; -6.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.090     ; 7.143      ;
; -6.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.090     ; 7.143      ;
; -6.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.090     ; 7.143      ;
; -6.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.090     ; 7.143      ;
; -6.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.090     ; 7.143      ;
; -6.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.090     ; 7.143      ;
; -6.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.090     ; 7.143      ;
; -6.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.090     ; 7.143      ;
; -6.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.090     ; 7.143      ;
; -6.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.090     ; 7.143      ;
; -6.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.090     ; 7.143      ;
; -6.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.090     ; 7.143      ;
; -6.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.090     ; 7.143      ;
; -6.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.090     ; 7.143      ;
; -5.949 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.091     ; 6.856      ;
; -5.949 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.091     ; 6.856      ;
; -5.949 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.091     ; 6.856      ;
; -5.949 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.091     ; 6.856      ;
; -5.949 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.091     ; 6.856      ;
; -5.949 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.091     ; 6.856      ;
; -5.949 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.091     ; 6.856      ;
; -5.949 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.091     ; 6.856      ;
; -5.949 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.091     ; 6.856      ;
; -5.949 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.091     ; 6.856      ;
; -5.949 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.091     ; 6.856      ;
; -5.949 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.091     ; 6.856      ;
; -5.949 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.091     ; 6.856      ;
; -5.949 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.091     ; 6.856      ;
; -5.949 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.091     ; 6.856      ;
; -5.949 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.091     ; 6.856      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.102     ; 6.812      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.102     ; 6.812      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.102     ; 6.812      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.102     ; 6.812      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.102     ; 6.812      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.102     ; 6.812      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.102     ; 6.812      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.102     ; 6.812      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.102     ; 6.812      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.102     ; 6.812      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.102     ; 6.812      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.102     ; 6.812      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.102     ; 6.812      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.102     ; 6.812      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.102     ; 6.812      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.102     ; 6.812      ;
; -5.880 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.789      ;
; -5.880 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.789      ;
; -5.880 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.789      ;
; -5.880 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.789      ;
; -5.880 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.789      ;
; -5.880 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.789      ;
; -5.880 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.789      ;
; -5.880 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.789      ;
; -5.880 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.789      ;
; -5.880 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.789      ;
; -5.880 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.789      ;
; -5.880 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.789      ;
; -5.880 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.789      ;
; -5.880 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.789      ;
; -5.880 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.789      ;
; -5.880 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.789      ;
; -5.820 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.732      ;
; -5.820 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.732      ;
; -5.820 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.732      ;
; -5.820 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.732      ;
; -5.820 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.732      ;
; -5.820 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.732      ;
; -5.820 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.732      ;
; -5.820 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.732      ;
; -5.820 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.732      ;
; -5.820 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.732      ;
; -5.820 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.732      ;
; -5.820 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.732      ;
; -5.820 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.732      ;
; -5.820 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.732      ;
; -5.820 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.732      ;
; -5.820 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.732      ;
; -5.793 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.705      ;
; -5.793 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.705      ;
; -5.793 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.705      ;
; -5.793 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.705      ;
; -5.793 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.705      ;
; -5.793 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.705      ;
; -5.793 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.705      ;
; -5.793 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.705      ;
; -5.793 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.705      ;
; -5.793 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.705      ;
; -5.793 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.705      ;
; -5.793 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.705      ;
; -5.793 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.705      ;
; -5.793 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.705      ;
; -5.793 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.705      ;
; -5.793 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.705      ;
; -5.769 ; datapath:Unit1|reg_file:U2|RFr2[8]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.678      ;
; -5.769 ; datapath:Unit1|reg_file:U2|RFr2[8]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.678      ;
; -5.769 ; datapath:Unit1|reg_file:U2|RFr2[8]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.678      ;
; -5.769 ; datapath:Unit1|reg_file:U2|RFr2[8]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.089     ; 6.678      ;
+--------+--------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -2.736 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.459     ; 1.589      ;
; -2.726 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.458     ; 1.581      ;
; -2.724 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.474     ; 1.554      ;
; -2.689 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.533     ; 1.596      ;
; -2.687 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.541     ; 1.472      ;
; -2.671 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.535     ; 1.594      ;
; -2.663 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.699     ; 1.407      ;
; -2.659 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.540     ; 1.466      ;
; -2.641 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.532     ; 1.557      ;
; -2.577 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.699     ; 1.370      ;
; -2.459 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.704     ; 1.170      ;
; -2.287 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.525     ; 1.219      ;
; -2.282 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.524     ; 1.196      ;
; -2.081 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.441     ; 0.943      ;
; -1.991 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.524     ; 0.929      ;
; -1.964 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.523     ; 0.898      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cpu_clk'                                                                                                                                                                       ;
+--------+---------------------------------------------+-----------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                             ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-----------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -2.882 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl             ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; 0.000        ; 3.110      ; 0.676      ;
; -2.389 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl             ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 3.110      ; 0.669      ;
; -0.079 ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S3a             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.062      ; 3.169      ;
; -0.036 ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.SaveMemory_a    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.058      ; 3.208      ;
; 0.041  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.SaveMemory_b    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.062      ; 3.289      ;
; 0.042  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.LoadMemory_a    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.062      ; 3.290      ;
; 0.042  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S5b             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.062      ; 3.290      ;
; 0.043  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S4b             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.062      ; 3.291      ;
; 0.071  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S11a            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.056      ; 3.313      ;
; 0.072  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S5a             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.064      ; 3.322      ;
; 0.087  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S1              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.043      ; 3.316      ;
; 0.091  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S1a             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.043      ; 3.320      ;
; 0.139  ; ctrl_unit:Unit0|IR:U2|dir_addr[6]           ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]         ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.214      ; 0.069      ;
; 0.166  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S4a             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.062      ; 3.414      ;
; 0.291  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S4_wait         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.062      ; 3.539      ;
; 0.291  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S5_wait         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.062      ; 3.539      ;
; 0.291  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S3_wait         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.062      ; 3.539      ;
; 0.291  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.LoadMemory_wait ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.062      ; 3.539      ;
; 0.291  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S11_wait        ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.062      ; 3.539      ;
; 0.291  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.SaveMemory_wait ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.062      ; 3.539      ;
; 0.291  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S1_wait         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.062      ; 3.539      ;
; 0.293  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.LoadMemory      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.045      ; 3.524      ;
; 0.293  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S11             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.045      ; 3.524      ;
; 0.293  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S3              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.045      ; 3.524      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl    ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]   ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]   ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl    ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]    ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl    ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl      ; ctrl_unit:Unit0|controller:U0|Mre_ctrl              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl      ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]    ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl    ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl    ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|oe_ctrl       ; ctrl_unit:Unit0|controller:U0|oe_ctrl               ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|state.S10     ; ctrl_unit:Unit0|controller:U0|state.S10             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|cur_state[0]  ; ctrl_unit:Unit0|controller:U0|cur_state[0]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|cur_state[1]  ; ctrl_unit:Unit0|controller:U0|cur_state[1]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|cur_state[2]  ; ctrl_unit:Unit0|controller:U0|cur_state[2]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|cur_state[3]  ; ctrl_unit:Unit0|controller:U0|cur_state[3]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.416  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S4              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.365      ; 0.497      ;
; 0.419  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S6              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.365      ; 0.500      ;
; 0.420  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.LoadMemory      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.365      ; 0.501      ;
; 0.421  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S5              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.365      ; 0.502      ;
; 0.423  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S3              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.365      ; 0.504      ;
; 0.427  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S9              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.365      ; 0.508      ;
; 0.427  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S11             ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.365      ; 0.508      ;
; 0.427  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.SaveMemory      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.365      ; 0.508      ;
; 0.429  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S8              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.365      ; 0.510      ;
; 0.430  ; ctrl_unit:Unit0|controller:U0|state.S9a     ; ctrl_unit:Unit0|controller:U0|state.S9b             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.696      ;
; 0.434  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S7              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.365      ; 0.515      ;
; 0.443  ; ctrl_unit:Unit0|controller:U0|state.S0      ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.708      ;
; 0.491  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S3a             ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 3.062      ; 3.259      ;
; 0.538  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.SaveMemory_a    ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 3.058      ; 3.302      ;
; 0.590  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S5b             ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 3.062      ; 3.358      ;
; 0.597  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S4b             ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 3.062      ; 3.365      ;
; 0.598  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.LoadMemory_a    ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 3.062      ; 3.366      ;
; 0.598  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.SaveMemory_b    ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 3.062      ; 3.366      ;
; 0.603  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S5a             ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 3.064      ; 3.373      ;
; 0.607  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S1              ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 3.043      ; 3.356      ;
; 0.614  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S1a             ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 3.043      ; 3.363      ;
; 0.624  ; ctrl_unit:Unit0|controller:U0|state.S1b     ; ctrl_unit:Unit0|controller:U0|state.S2              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.889      ;
; 0.631  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S11a            ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 3.056      ; 3.393      ;
; 0.656  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.922      ;
; 0.657  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.923      ;
; 0.657  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.923      ;
; 0.658  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.924      ;
; 0.659  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.925      ;
; 0.659  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.925      ;
; 0.661  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.927      ;
; 0.661  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.927      ;
; 0.662  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.670  ; ctrl_unit:Unit0|controller:U0|state.S2      ; ctrl_unit:Unit0|controller:U0|state.S10             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.935      ;
; 0.683  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.080      ; 0.949      ;
; 0.694  ; ctrl_unit:Unit0|IR:U2|IRout[15]             ; ctrl_unit:Unit0|controller:U0|state.S8              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.365      ; 0.775      ;
; 0.696  ; ctrl_unit:Unit0|IR:U2|IRout[15]             ; ctrl_unit:Unit0|controller:U0|state.S7              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.365      ; 0.777      ;
; 0.702  ; ctrl_unit:Unit0|IR:U2|IRout[12]             ; ctrl_unit:Unit0|controller:U0|state.S3              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.206      ; 0.624      ;
; 0.703  ; ctrl_unit:Unit0|IR:U2|IRout[12]             ; ctrl_unit:Unit0|controller:U0|state.S7              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.206      ; 0.625      ;
; 0.704  ; ctrl_unit:Unit0|IR:U2|IRout[12]             ; ctrl_unit:Unit0|controller:U0|state.LoadMemory      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.206      ; 0.626      ;
; 0.704  ; ctrl_unit:Unit0|IR:U2|IRout[12]             ; ctrl_unit:Unit0|controller:U0|state.S5              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.206      ; 0.626      ;
; 0.709  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S4a             ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 3.062      ; 3.477      ;
; 0.709  ; ctrl_unit:Unit0|IR:U2|IRout[12]             ; ctrl_unit:Unit0|controller:U0|state.S9              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.206      ; 0.631      ;
; 0.711  ; ctrl_unit:Unit0|IR:U2|IRout[15]             ; ctrl_unit:Unit0|controller:U0|state.S9              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.365      ; 0.792      ;
+--------+---------------------------------------------+-----------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 1.576 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.206     ; 0.900      ;
; 1.619 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.298     ; 0.851      ;
; 1.652 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.300     ; 0.882      ;
; 1.906 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.299     ; 1.137      ;
; 1.932 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.301     ; 1.161      ;
; 2.057 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.487     ; 1.100      ;
; 2.163 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.317     ; 1.376      ;
; 2.175 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.224     ; 1.481      ;
; 2.176 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.317     ; 1.389      ;
; 2.176 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.241     ; 1.465      ;
; 2.198 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.225     ; 1.503      ;
; 2.249 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.308     ; 1.471      ;
; 2.272 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.482     ; 1.320      ;
; 2.277 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.312     ; 1.495      ;
; 2.287 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.309     ; 1.508      ;
; 2.310 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.482     ; 1.358      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'cpu_clk'                                                                                                                  ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.678 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.596      ;
; -0.678 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.596      ;
; -0.678 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.596      ;
; -0.678 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.596      ;
; -0.678 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.596      ;
; -0.678 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.596      ;
; -0.678 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.596      ;
; -0.678 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.596      ;
; -0.678 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.596      ;
; -0.678 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.596      ;
; -0.678 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.596      ;
; -0.678 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.596      ;
; -0.678 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.596      ;
; -0.678 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.596      ;
; -0.678 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.596      ;
; -0.678 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.596      ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'cpu_clk'                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.192 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.079      ; 1.457      ;
; 1.192 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.079      ; 1.457      ;
; 1.192 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.079      ; 1.457      ;
; 1.192 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.079      ; 1.457      ;
; 1.192 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.079      ; 1.457      ;
; 1.192 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.079      ; 1.457      ;
; 1.192 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.079      ; 1.457      ;
; 1.192 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.079      ; 1.457      ;
; 1.192 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.079      ; 1.457      ;
; 1.192 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.079      ; 1.457      ;
; 1.192 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.079      ; 1.457      ;
; 1.192 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.079      ; 1.457      ;
; 1.192 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.079      ; 1.457      ;
; 1.192 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.079      ; 1.457      ;
; 1.192 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.079      ; 1.457      ;
; 1.192 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.079      ; 1.457      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'cpu_clk'                                                                                                                                         ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                                                                                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.LoadMemory                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.LoadMemory_a                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.LoadMemory_b                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.LoadMemory_wait                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S0                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S1                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S10                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S11                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S11_wait                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S11a                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S1_wait                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S1a                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S1b                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S2                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S3                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S3_wait                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S3a                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S3b                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S4                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S4_wait                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S4a                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S4b                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S5                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S5_wait                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S5a                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S5b                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S6                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S6a                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S7                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S7a                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S7b                                                                         ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|dataa          ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|dataa          ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datad            ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.479 ; 0.479        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.529 ; 0.529        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.530 ; 0.530        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datad            ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.553 ; 0.553        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|dataa          ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|dataa          ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.567 ; 0.636 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 1.429 ; 1.532 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.079 ; -0.011 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 0.027 ; -0.057 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port         ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                 ; 10.383 ; 10.617 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[0]      ; cpu_clk                                 ; 10.383 ; 10.617 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[1]      ; cpu_clk                                 ; 8.101  ; 8.165  ; Rise       ; cpu_clk                                 ;
; D_Mre_s           ; cpu_clk                                 ; 8.790  ; 8.761  ; Rise       ; cpu_clk                                 ;
; D_Mwe_s           ; cpu_clk                                 ; 10.788 ; 10.824 ; Rise       ; cpu_clk                                 ;
; D_PCld_s          ; cpu_clk                                 ; 12.997 ; 12.999 ; Rise       ; cpu_clk                                 ;
; D_RFr1a_s[*]      ; cpu_clk                                 ; 9.361  ; 9.290  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[0]     ; cpu_clk                                 ; 7.955  ; 8.007  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[1]     ; cpu_clk                                 ; 9.361  ; 9.290  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[2]     ; cpu_clk                                 ; 8.485  ; 8.469  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[3]     ; cpu_clk                                 ; 8.724  ; 8.718  ; Rise       ; cpu_clk                                 ;
; D_RFr1e_s         ; cpu_clk                                 ; 8.524  ; 8.485  ; Rise       ; cpu_clk                                 ;
; D_RFr2a_s[*]      ; cpu_clk                                 ; 9.566  ; 9.606  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[0]     ; cpu_clk                                 ; 9.566  ; 9.606  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[1]     ; cpu_clk                                 ; 9.439  ; 9.402  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[2]     ; cpu_clk                                 ; 9.394  ; 9.324  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[3]     ; cpu_clk                                 ; 8.460  ; 8.592  ; Rise       ; cpu_clk                                 ;
; D_RFr2e_s         ; cpu_clk                                 ; 7.988  ; 8.047  ; Rise       ; cpu_clk                                 ;
; D_RFs_s[*]        ; cpu_clk                                 ; 9.695  ; 9.613  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[0]       ; cpu_clk                                 ; 9.496  ; 9.431  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[1]       ; cpu_clk                                 ; 9.695  ; 9.613  ; Rise       ; cpu_clk                                 ;
; D_RFwa_s[*]       ; cpu_clk                                 ; 9.807  ; 9.724  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[0]      ; cpu_clk                                 ; 9.807  ; 9.724  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[1]      ; cpu_clk                                 ; 8.229  ; 8.294  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[2]      ; cpu_clk                                 ; 8.277  ; 8.366  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[3]      ; cpu_clk                                 ; 9.467  ; 9.401  ; Rise       ; cpu_clk                                 ;
; D_RFwe_s          ; cpu_clk                                 ; 9.305  ; 9.380  ; Rise       ; cpu_clk                                 ;
; D_addr_bus[*]     ; cpu_clk                                 ; 13.148 ; 13.230 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[0]    ; cpu_clk                                 ; 11.707 ; 11.665 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[1]    ; cpu_clk                                 ; 11.673 ; 11.607 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[2]    ; cpu_clk                                 ; 11.341 ; 11.383 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[3]    ; cpu_clk                                 ; 13.141 ; 13.230 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[4]    ; cpu_clk                                 ; 12.261 ; 12.222 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[5]    ; cpu_clk                                 ; 12.130 ; 12.200 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[6]    ; cpu_clk                                 ; 11.935 ; 11.866 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[7]    ; cpu_clk                                 ; 12.892 ; 12.875 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[8]    ; cpu_clk                                 ; 13.148 ; 13.169 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[9]    ; cpu_clk                                 ; 11.756 ; 11.618 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[10]   ; cpu_clk                                 ; 10.179 ; 10.252 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[11]   ; cpu_clk                                 ; 12.246 ; 12.264 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[12]   ; cpu_clk                                 ; 9.734  ; 9.731  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[13]   ; cpu_clk                                 ; 10.183 ; 10.144 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[14]   ; cpu_clk                                 ; 11.985 ; 12.039 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[15]   ; cpu_clk                                 ; 12.161 ; 12.100 ; Rise       ; cpu_clk                                 ;
; D_cur_state[*]    ; cpu_clk                                 ; 9.847  ; 9.767  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[0]   ; cpu_clk                                 ; 8.584  ; 8.578  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[1]   ; cpu_clk                                 ; 8.315  ; 8.361  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[2]   ; cpu_clk                                 ; 9.847  ; 9.767  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[3]   ; cpu_clk                                 ; 8.512  ; 8.518  ; Rise       ; cpu_clk                                 ;
; D_jpz_s           ; cpu_clk                                 ; 8.621  ; 8.629  ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 4.247  ; 4.374  ; Rise       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 4.217  ; 4.344  ; Rise       ; cpu_clk                                 ;
; D_mdin_bus[*]     ; cpu_clk                                 ; 13.446 ; 13.464 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[0]    ; cpu_clk                                 ; 11.386 ; 11.478 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[1]    ; cpu_clk                                 ; 13.446 ; 13.283 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[2]    ; cpu_clk                                 ; 11.902 ; 11.883 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[3]    ; cpu_clk                                 ; 11.394 ; 11.310 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[4]    ; cpu_clk                                 ; 12.135 ; 12.039 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[5]    ; cpu_clk                                 ; 11.978 ; 11.881 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[6]    ; cpu_clk                                 ; 12.766 ; 12.841 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[7]    ; cpu_clk                                 ; 12.892 ; 12.988 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[8]    ; cpu_clk                                 ; 12.964 ; 13.085 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[9]    ; cpu_clk                                 ; 13.007 ; 12.984 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[10]   ; cpu_clk                                 ; 13.214 ; 13.143 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[11]   ; cpu_clk                                 ; 12.922 ; 12.832 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[12]   ; cpu_clk                                 ; 13.433 ; 13.464 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[13]   ; cpu_clk                                 ; 13.405 ; 13.312 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[14]   ; cpu_clk                                 ; 12.926 ; 13.097 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[15]   ; cpu_clk                                 ; 12.632 ; 12.624 ; Rise       ; cpu_clk                                 ;
; D_mdout_bus[*]    ; cpu_clk                                 ; 11.665 ; 11.486 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[0]   ; cpu_clk                                 ; 9.522  ; 9.512  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[1]   ; cpu_clk                                 ; 10.529 ; 10.504 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[2]   ; cpu_clk                                 ; 9.612  ; 9.602  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[3]   ; cpu_clk                                 ; 10.186 ; 10.183 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[4]   ; cpu_clk                                 ; 9.412  ; 9.311  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[5]   ; cpu_clk                                 ; 9.506  ; 9.635  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[6]   ; cpu_clk                                 ; 9.190  ; 9.176  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[7]   ; cpu_clk                                 ; 8.494  ; 8.497  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[8]   ; cpu_clk                                 ; 9.085  ; 9.088  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[9]   ; cpu_clk                                 ; 10.636 ; 10.556 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[10]  ; cpu_clk                                 ; 10.252 ; 10.215 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[11]  ; cpu_clk                                 ; 11.665 ; 11.486 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[12]  ; cpu_clk                                 ; 10.245 ; 10.149 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[13]  ; cpu_clk                                 ; 9.258  ; 9.228  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[14]  ; cpu_clk                                 ; 11.095 ; 11.086 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[15]  ; cpu_clk                                 ; 10.145 ; 10.178 ; Rise       ; cpu_clk                                 ;
; D_mem_addr[*]     ; cpu_clk                                 ; 13.642 ; 13.668 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[0]    ; cpu_clk                                 ; 11.727 ; 11.681 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[1]    ; cpu_clk                                 ; 11.703 ; 11.637 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[2]    ; cpu_clk                                 ; 11.331 ; 11.373 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[3]    ; cpu_clk                                 ; 13.642 ; 13.668 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[4]    ; cpu_clk                                 ; 12.286 ; 12.245 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[5]    ; cpu_clk                                 ; 12.140 ; 12.210 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[6]    ; cpu_clk                                 ; 11.945 ; 11.876 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[7]    ; cpu_clk                                 ; 12.942 ; 12.925 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[8]    ; cpu_clk                                 ; 13.404 ; 13.406 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[9]    ; cpu_clk                                 ; 11.766 ; 11.628 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[10]   ; cpu_clk                                 ; 10.627 ; 10.660 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[11]   ; cpu_clk                                 ; 12.256 ; 12.274 ; Rise       ; cpu_clk                                 ;
; D_oe_s            ; cpu_clk                                 ; 10.158 ; 10.196 ; Rise       ; cpu_clk                                 ;
; D_rfout_bus[*]    ; cpu_clk                                 ; 10.317 ; 10.262 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[0]   ; cpu_clk                                 ; 9.066  ; 9.178  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[1]   ; cpu_clk                                 ; 9.256  ; 9.368  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[2]   ; cpu_clk                                 ; 8.252  ; 8.283  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[3]   ; cpu_clk                                 ; 8.970  ; 8.895  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[4]   ; cpu_clk                                 ; 8.717  ; 8.699  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[5]   ; cpu_clk                                 ; 9.672  ; 9.815  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[6]   ; cpu_clk                                 ; 9.578  ; 9.670  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[7]   ; cpu_clk                                 ; 9.387  ; 9.414  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[8]   ; cpu_clk                                 ; 9.993  ; 9.902  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[9]   ; cpu_clk                                 ; 8.968  ; 8.990  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[10]  ; cpu_clk                                 ; 8.891  ; 8.883  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[11]  ; cpu_clk                                 ; 8.922  ; 8.865  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[12]  ; cpu_clk                                 ; 9.843  ; 9.764  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[13]  ; cpu_clk                                 ; 8.304  ; 8.270  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[14]  ; cpu_clk                                 ; 10.317 ; 10.262 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[15]  ; cpu_clk                                 ; 8.422  ; 8.460  ; Rise       ; cpu_clk                                 ;
; cpu_output[*]     ; cpu_clk                                 ; 11.860 ; 11.746 ; Rise       ; cpu_clk                                 ;
;  cpu_output[0]    ; cpu_clk                                 ; 9.562  ; 9.552  ; Rise       ; cpu_clk                                 ;
;  cpu_output[1]    ; cpu_clk                                 ; 10.519 ; 10.494 ; Rise       ; cpu_clk                                 ;
;  cpu_output[2]    ; cpu_clk                                 ; 10.965 ; 11.055 ; Rise       ; cpu_clk                                 ;
;  cpu_output[3]    ; cpu_clk                                 ; 9.877  ; 9.898  ; Rise       ; cpu_clk                                 ;
;  cpu_output[4]    ; cpu_clk                                 ; 8.990  ; 8.933  ; Rise       ; cpu_clk                                 ;
;  cpu_output[5]    ; cpu_clk                                 ; 10.827 ; 11.061 ; Rise       ; cpu_clk                                 ;
;  cpu_output[6]    ; cpu_clk                                 ; 10.257 ; 10.371 ; Rise       ; cpu_clk                                 ;
;  cpu_output[7]    ; cpu_clk                                 ; 8.494  ; 8.497  ; Rise       ; cpu_clk                                 ;
;  cpu_output[8]    ; cpu_clk                                 ; 9.077  ; 9.083  ; Rise       ; cpu_clk                                 ;
;  cpu_output[9]    ; cpu_clk                                 ; 10.626 ; 10.546 ; Rise       ; cpu_clk                                 ;
;  cpu_output[10]   ; cpu_clk                                 ; 9.881  ; 9.900  ; Rise       ; cpu_clk                                 ;
;  cpu_output[11]   ; cpu_clk                                 ; 11.860 ; 11.746 ; Rise       ; cpu_clk                                 ;
;  cpu_output[12]   ; cpu_clk                                 ; 10.265 ; 10.169 ; Rise       ; cpu_clk                                 ;
;  cpu_output[13]   ; cpu_clk                                 ; 9.257  ; 9.229  ; Rise       ; cpu_clk                                 ;
;  cpu_output[14]   ; cpu_clk                                 ; 11.471 ; 11.453 ; Rise       ; cpu_clk                                 ;
;  cpu_output[15]   ; cpu_clk                                 ; 10.135 ; 10.168 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 4.247  ; 4.374  ; Fall       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 4.217  ; 4.344  ; Fall       ; cpu_clk                                 ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.758 ; 11.722 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.700  ; 9.663  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.920  ; 9.822  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.857  ; 9.899  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.912  ; 9.993  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.346  ; 9.365  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.466 ; 10.498 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.503 ; 10.473 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.328 ; 11.296 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.758 ; 11.722 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.056 ; 10.935 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.382 ; 10.412 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.660 ; 11.706 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.712  ; 9.668  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.277  ; 8.267  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.926  ; 8.965  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.916  ; 7.875  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.013  ; 8.868  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.712  ; 9.668  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.985  ; 8.890  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.360  ; 8.295  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.812  ; 8.939  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.014 ; 11.959 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.720  ; 9.679  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.950  ; 9.852  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.847  ; 9.889  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.413 ; 10.431 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.371  ; 9.388  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.476 ; 10.508 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.513 ; 10.483 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.378 ; 11.346 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.014 ; 11.959 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.066 ; 10.945 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.830 ; 10.820 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.670 ; 11.716 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port         ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                 ; 7.825  ; 7.885  ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[0]      ; cpu_clk                                 ; 10.063 ; 10.291 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[1]      ; cpu_clk                                 ; 7.825  ; 7.885  ; Rise       ; cpu_clk                                 ;
; D_Mre_s           ; cpu_clk                                 ; 8.483  ; 8.455  ; Rise       ; cpu_clk                                 ;
; D_Mwe_s           ; cpu_clk                                 ; 10.456 ; 10.493 ; Rise       ; cpu_clk                                 ;
; D_PCld_s          ; cpu_clk                                 ; 9.510  ; 9.570  ; Rise       ; cpu_clk                                 ;
; D_RFr1a_s[*]      ; cpu_clk                                 ; 7.684  ; 7.732  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[0]     ; cpu_clk                                 ; 7.684  ; 7.732  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[1]     ; cpu_clk                                 ; 9.032  ; 8.963  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[2]     ; cpu_clk                                 ; 8.193  ; 8.176  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[3]     ; cpu_clk                                 ; 8.420  ; 8.413  ; Rise       ; cpu_clk                                 ;
; D_RFr1e_s         ; cpu_clk                                 ; 8.228  ; 8.190  ; Rise       ; cpu_clk                                 ;
; D_RFr2a_s[*]      ; cpu_clk                                 ; 8.169  ; 8.294  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[0]     ; cpu_clk                                 ; 9.229  ; 9.266  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[1]     ; cpu_clk                                 ; 9.107  ; 9.071  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[2]     ; cpu_clk                                 ; 9.065  ; 8.996  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[3]     ; cpu_clk                                 ; 8.169  ; 8.294  ; Rise       ; cpu_clk                                 ;
; D_RFr2e_s         ; cpu_clk                                 ; 7.716  ; 7.771  ; Rise       ; cpu_clk                                 ;
; D_RFs_s[*]        ; cpu_clk                                 ; 9.163  ; 9.098  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[0]       ; cpu_clk                                 ; 9.163  ; 9.098  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[1]       ; cpu_clk                                 ; 9.354  ; 9.273  ; Rise       ; cpu_clk                                 ;
; D_RFwa_s[*]       ; cpu_clk                                 ; 7.945  ; 8.006  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[0]      ; cpu_clk                                 ; 9.461  ; 9.381  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[1]      ; cpu_clk                                 ; 7.945  ; 8.006  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[2]      ; cpu_clk                                 ; 7.991  ; 8.076  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[3]      ; cpu_clk                                 ; 9.136  ; 9.071  ; Rise       ; cpu_clk                                 ;
; D_RFwe_s          ; cpu_clk                                 ; 8.981  ; 9.051  ; Rise       ; cpu_clk                                 ;
; D_addr_bus[*]     ; cpu_clk                                 ; 8.626  ; 8.673  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[0]    ; cpu_clk                                 ; 9.696  ; 9.703  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[1]    ; cpu_clk                                 ; 10.301 ; 10.209 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[2]    ; cpu_clk                                 ; 10.356 ; 10.444 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[3]    ; cpu_clk                                 ; 10.015 ; 10.130 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[4]    ; cpu_clk                                 ; 9.718  ; 9.791  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[5]    ; cpu_clk                                 ; 10.780 ; 10.862 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[6]    ; cpu_clk                                 ; 10.512 ; 10.423 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[7]    ; cpu_clk                                 ; 11.473 ; 11.508 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[8]    ; cpu_clk                                 ; 10.524 ; 10.513 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[9]    ; cpu_clk                                 ; 10.859 ; 10.680 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[10]   ; cpu_clk                                 ; 8.626  ; 8.673  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[11]   ; cpu_clk                                 ; 9.667  ; 9.741  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[12]   ; cpu_clk                                 ; 8.695  ; 8.700  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[13]   ; cpu_clk                                 ; 8.937  ; 8.911  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[14]   ; cpu_clk                                 ; 9.208  ; 9.293  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[15]   ; cpu_clk                                 ; 9.379  ; 9.355  ; Rise       ; cpu_clk                                 ;
; D_cur_state[*]    ; cpu_clk                                 ; 8.030  ; 8.073  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[0]   ; cpu_clk                                 ; 8.286  ; 8.278  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[1]   ; cpu_clk                                 ; 8.030  ; 8.073  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[2]   ; cpu_clk                                 ; 9.501  ; 9.422  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[3]   ; cpu_clk                                 ; 8.218  ; 8.223  ; Rise       ; cpu_clk                                 ;
; D_jpz_s           ; cpu_clk                                 ; 8.320  ; 8.327  ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 4.132  ; 4.257  ; Rise       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 4.102  ; 4.227  ; Rise       ; cpu_clk                                 ;
; D_mdin_bus[*]     ; cpu_clk                                 ; 9.257  ; 9.258  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[0]    ; cpu_clk                                 ; 9.956  ; 10.083 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[1]    ; cpu_clk                                 ; 10.857 ; 10.788 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[2]    ; cpu_clk                                 ; 9.820  ; 9.834  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[3]    ; cpu_clk                                 ; 9.257  ; 9.258  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[4]    ; cpu_clk                                 ; 9.858  ; 9.768  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[5]    ; cpu_clk                                 ; 9.917  ; 9.896  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[6]    ; cpu_clk                                 ; 10.168 ; 10.300 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[7]    ; cpu_clk                                 ; 10.546 ; 10.702 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[8]    ; cpu_clk                                 ; 10.724 ; 10.877 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[9]    ; cpu_clk                                 ; 10.465 ; 10.498 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[10]   ; cpu_clk                                 ; 10.357 ; 10.293 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[11]   ; cpu_clk                                 ; 10.337 ; 10.347 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[12]   ; cpu_clk                                 ; 10.616 ; 10.693 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[13]   ; cpu_clk                                 ; 10.603 ; 10.574 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[14]   ; cpu_clk                                 ; 10.095 ; 10.268 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[15]   ; cpu_clk                                 ; 9.718  ; 9.796  ; Rise       ; cpu_clk                                 ;
; D_mdout_bus[*]    ; cpu_clk                                 ; 8.220  ; 8.223  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[0]   ; cpu_clk                                 ; 9.209  ; 9.198  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[1]   ; cpu_clk                                 ; 10.175 ; 10.151 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[2]   ; cpu_clk                                 ; 9.289  ; 9.278  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[3]   ; cpu_clk                                 ; 9.847  ; 9.843  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[4]   ; cpu_clk                                 ; 9.102  ; 9.004  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[5]   ; cpu_clk                                 ; 9.193  ; 9.316  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[6]   ; cpu_clk                                 ; 8.891  ; 8.876  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[7]   ; cpu_clk                                 ; 8.220  ; 8.223  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[8]   ; cpu_clk                                 ; 8.789  ; 8.792  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[9]   ; cpu_clk                                 ; 10.279 ; 10.201 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[10]  ; cpu_clk                                 ; 9.909  ; 9.872  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[11]  ; cpu_clk                                 ; 11.266 ; 11.093 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[12]  ; cpu_clk                                 ; 9.903  ; 9.809  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[13]  ; cpu_clk                                 ; 8.954  ; 8.924  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[14]  ; cpu_clk                                 ; 10.718 ; 10.709 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[15]  ; cpu_clk                                 ; 9.808  ; 9.838  ; Rise       ; cpu_clk                                 ;
; D_mem_addr[*]     ; cpu_clk                                 ; 9.053  ; 9.062  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[0]    ; cpu_clk                                 ; 9.716  ; 9.719  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[1]    ; cpu_clk                                 ; 10.331 ; 10.239 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[2]    ; cpu_clk                                 ; 10.346 ; 10.434 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[3]    ; cpu_clk                                 ; 10.495 ; 10.550 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[4]    ; cpu_clk                                 ; 9.742  ; 9.814  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[5]    ; cpu_clk                                 ; 10.790 ; 10.872 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[6]    ; cpu_clk                                 ; 10.522 ; 10.433 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[7]    ; cpu_clk                                 ; 11.523 ; 11.558 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[8]    ; cpu_clk                                 ; 10.768 ; 10.740 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[9]    ; cpu_clk                                 ; 10.869 ; 10.690 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[10]   ; cpu_clk                                 ; 9.053  ; 9.062  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[11]   ; cpu_clk                                 ; 9.677  ; 9.751  ; Rise       ; cpu_clk                                 ;
; D_oe_s            ; cpu_clk                                 ; 9.798  ; 9.834  ; Rise       ; cpu_clk                                 ;
; D_rfout_bus[*]    ; cpu_clk                                 ; 7.969  ; 7.984  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[0]   ; cpu_clk                                 ; 8.748  ; 8.855  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[1]   ; cpu_clk                                 ; 8.926  ; 9.033  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[2]   ; cpu_clk                                 ; 7.969  ; 7.997  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[3]   ; cpu_clk                                 ; 8.658  ; 8.584  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[4]   ; cpu_clk                                 ; 8.415  ; 8.396  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[5]   ; cpu_clk                                 ; 9.330  ; 9.466  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[6]   ; cpu_clk                                 ; 9.239  ; 9.326  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[7]   ; cpu_clk                                 ; 9.059  ; 9.084  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[8]   ; cpu_clk                                 ; 9.639  ; 9.551  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[9]   ; cpu_clk                                 ; 8.656  ; 8.675  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[10]  ; cpu_clk                                 ; 8.582  ; 8.573  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[11]  ; cpu_clk                                 ; 8.611  ; 8.555  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[12]  ; cpu_clk                                 ; 9.498  ; 9.420  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[13]  ; cpu_clk                                 ; 8.018  ; 7.984  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[14]  ; cpu_clk                                 ; 9.953  ; 9.898  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[15]  ; cpu_clk                                 ; 8.126  ; 8.162  ; Rise       ; cpu_clk                                 ;
; cpu_output[*]     ; cpu_clk                                 ; 8.220  ; 8.223  ; Rise       ; cpu_clk                                 ;
;  cpu_output[0]    ; cpu_clk                                 ; 9.249  ; 9.238  ; Rise       ; cpu_clk                                 ;
;  cpu_output[1]    ; cpu_clk                                 ; 10.165 ; 10.141 ; Rise       ; cpu_clk                                 ;
;  cpu_output[2]    ; cpu_clk                                 ; 10.642 ; 10.731 ; Rise       ; cpu_clk                                 ;
;  cpu_output[3]    ; cpu_clk                                 ; 9.549  ; 9.568  ; Rise       ; cpu_clk                                 ;
;  cpu_output[4]    ; cpu_clk                                 ; 8.697  ; 8.641  ; Rise       ; cpu_clk                                 ;
;  cpu_output[5]    ; cpu_clk                                 ; 10.515 ; 10.742 ; Rise       ; cpu_clk                                 ;
;  cpu_output[6]    ; cpu_clk                                 ; 9.967  ; 10.080 ; Rise       ; cpu_clk                                 ;
;  cpu_output[7]    ; cpu_clk                                 ; 8.220  ; 8.223  ; Rise       ; cpu_clk                                 ;
;  cpu_output[8]    ; cpu_clk                                 ; 8.780  ; 8.786  ; Rise       ; cpu_clk                                 ;
;  cpu_output[9]    ; cpu_clk                                 ; 10.269 ; 10.191 ; Rise       ; cpu_clk                                 ;
;  cpu_output[10]   ; cpu_clk                                 ; 9.555  ; 9.571  ; Rise       ; cpu_clk                                 ;
;  cpu_output[11]   ; cpu_clk                                 ; 11.455 ; 11.344 ; Rise       ; cpu_clk                                 ;
;  cpu_output[12]   ; cpu_clk                                 ; 9.923  ; 9.829  ; Rise       ; cpu_clk                                 ;
;  cpu_output[13]   ; cpu_clk                                 ; 8.955  ; 8.926  ; Rise       ; cpu_clk                                 ;
;  cpu_output[14]   ; cpu_clk                                 ; 11.079 ; 11.062 ; Rise       ; cpu_clk                                 ;
;  cpu_output[15]   ; cpu_clk                                 ; 9.798  ; 9.828  ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 4.132  ; 4.257  ; Fall       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 4.102  ; 4.227  ; Fall       ; cpu_clk                                 ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.669  ; 8.650  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.669  ; 8.650  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.415  ; 9.344  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.289  ; 9.356  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.996  ; 9.103  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.999  ; 9.016  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.066 ; 10.097 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.069 ; 10.039 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.901 ; 10.869 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.241 ; 11.182 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.638 ; 10.518 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.906  ; 9.899  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.106 ; 11.125 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.625  ; 7.585  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.966  ; 7.955  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.588  ; 8.624  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.625  ; 7.585  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.672  ; 8.531  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.351  ; 9.308  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.648  ; 8.555  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.052  ; 7.988  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.486  ; 8.607  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.689  ; 8.666  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.689  ; 8.666  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.445  ; 9.374  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.279  ; 9.346  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.476  ; 9.523  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.023  ; 9.039  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.076 ; 10.107 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.079 ; 10.049 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.951 ; 10.919 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.485 ; 11.409 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.648 ; 10.528 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.333 ; 10.288 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.116 ; 11.135 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 10.131 ; 10.034 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 10.249 ; 10.152 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 10.150 ; 10.073 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 11.757 ; 11.774 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 10.270 ; 10.173 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 10.302 ; 10.205 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 11.537 ; 11.541 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 11.922 ; 11.926 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 10.175 ; 10.098 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 10.149 ; 10.072 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 10.302 ; 10.205 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 10.540 ; 10.443 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 10.139 ; 10.042 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 10.139 ; 10.042 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 10.302 ; 10.205 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 10.136 ; 10.059 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 10.131 ; 10.034 ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 9.748  ; 9.651  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.860  ; 9.763  ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.798  ; 9.721  ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 11.392 ; 11.409 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.880  ; 9.783  ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.911  ; 9.814  ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 11.152 ; 11.156 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 11.521 ; 11.525 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.822  ; 9.745  ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.797  ; 9.720  ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.911  ; 9.814  ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 10.139 ; 10.042 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.755  ; 9.658  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.755  ; 9.658  ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.911  ; 9.814  ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.784  ; 9.707  ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.748  ; 9.651  ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 10.119    ; 10.196    ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 10.277    ; 10.374    ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 10.135    ; 10.212    ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 11.833    ; 11.816    ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 10.299    ; 10.396    ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 10.241    ; 10.338    ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 11.606    ; 11.602    ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 12.038    ; 12.034    ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 10.214    ; 10.291    ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 10.131    ; 10.208    ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 10.241    ; 10.338    ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 10.550    ; 10.647    ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 10.136    ; 10.233    ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 10.136    ; 10.233    ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 10.241    ; 10.338    ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 10.119    ; 10.196    ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 10.128    ; 10.225    ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 9.740     ; 9.837     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.883     ; 9.980     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.781     ; 9.858     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 11.465    ; 11.448    ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.904     ; 10.001    ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.848     ; 9.945     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 11.218    ; 11.214    ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 11.633    ; 11.629    ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.856     ; 9.933     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.777     ; 9.854     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.848     ; 9.945     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 10.145    ; 10.242    ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.748     ; 9.845     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.748     ; 9.845     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.848     ; 9.945     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.765     ; 9.842     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.740     ; 9.837     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 151.93 MHz ; 151.93 MHz      ; cpu_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -5.582 ; -1443.712     ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -2.532 ; -36.873       ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -2.628 ; -2.693        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 1.531  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; cpu_clk ; -0.510 ; -8.160             ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; cpu_clk ; 1.096 ; 0.000              ;
+---------+-------+--------------------+


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                 ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -3.000 ; -540.425      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.463  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cpu_clk'                                                                                                                        ;
+--------+--------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -5.582 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 6.499      ;
; -5.582 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 6.499      ;
; -5.582 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 6.499      ;
; -5.582 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 6.499      ;
; -5.582 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 6.499      ;
; -5.582 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 6.499      ;
; -5.582 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 6.499      ;
; -5.582 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 6.499      ;
; -5.582 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 6.499      ;
; -5.582 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 6.499      ;
; -5.582 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 6.499      ;
; -5.582 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 6.499      ;
; -5.582 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 6.499      ;
; -5.582 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 6.499      ;
; -5.582 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 6.499      ;
; -5.582 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 6.499      ;
; -5.318 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.093     ; 6.224      ;
; -5.318 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.093     ; 6.224      ;
; -5.318 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.093     ; 6.224      ;
; -5.318 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.093     ; 6.224      ;
; -5.318 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.093     ; 6.224      ;
; -5.318 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.093     ; 6.224      ;
; -5.318 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.093     ; 6.224      ;
; -5.318 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.093     ; 6.224      ;
; -5.318 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.093     ; 6.224      ;
; -5.318 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.093     ; 6.224      ;
; -5.318 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.093     ; 6.224      ;
; -5.318 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.093     ; 6.224      ;
; -5.318 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.093     ; 6.224      ;
; -5.318 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.093     ; 6.224      ;
; -5.318 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.093     ; 6.224      ;
; -5.318 ; datapath:Unit1|reg_file:U2|RFr1[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.093     ; 6.224      ;
; -5.313 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.083     ; 6.229      ;
; -5.313 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.083     ; 6.229      ;
; -5.313 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.083     ; 6.229      ;
; -5.313 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.083     ; 6.229      ;
; -5.313 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.083     ; 6.229      ;
; -5.313 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.083     ; 6.229      ;
; -5.313 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.083     ; 6.229      ;
; -5.313 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.083     ; 6.229      ;
; -5.313 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.083     ; 6.229      ;
; -5.313 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.083     ; 6.229      ;
; -5.313 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.083     ; 6.229      ;
; -5.313 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.083     ; 6.229      ;
; -5.313 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.083     ; 6.229      ;
; -5.313 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.083     ; 6.229      ;
; -5.313 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.083     ; 6.229      ;
; -5.313 ; datapath:Unit1|reg_file:U2|RFr2[6]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.083     ; 6.229      ;
; -5.273 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.192      ;
; -5.273 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.192      ;
; -5.273 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.192      ;
; -5.273 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.192      ;
; -5.273 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.192      ;
; -5.273 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.192      ;
; -5.273 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.192      ;
; -5.273 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.192      ;
; -5.273 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.192      ;
; -5.273 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.192      ;
; -5.273 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.192      ;
; -5.273 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.192      ;
; -5.273 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.192      ;
; -5.273 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.192      ;
; -5.273 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.192      ;
; -5.273 ; datapath:Unit1|reg_file:U2|RFr2[5]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.192      ;
; -5.185 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.107      ;
; -5.185 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.107      ;
; -5.185 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.107      ;
; -5.185 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.107      ;
; -5.185 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.107      ;
; -5.185 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.107      ;
; -5.185 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.107      ;
; -5.185 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.107      ;
; -5.185 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.107      ;
; -5.185 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.107      ;
; -5.185 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.107      ;
; -5.185 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.107      ;
; -5.185 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.107      ;
; -5.185 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.107      ;
; -5.185 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.107      ;
; -5.185 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.107      ;
; -5.184 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.106      ;
; -5.184 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.106      ;
; -5.184 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.106      ;
; -5.184 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.106      ;
; -5.184 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.106      ;
; -5.184 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.106      ;
; -5.184 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.106      ;
; -5.184 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.106      ;
; -5.184 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.106      ;
; -5.184 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.106      ;
; -5.184 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.106      ;
; -5.184 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.106      ;
; -5.184 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.106      ;
; -5.184 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.106      ;
; -5.184 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.106      ;
; -5.184 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.106      ;
; -5.177 ; datapath:Unit1|reg_file:U2|RFr2[8]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.096      ;
; -5.177 ; datapath:Unit1|reg_file:U2|RFr2[8]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.096      ;
; -5.177 ; datapath:Unit1|reg_file:U2|RFr2[8]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.096      ;
; -5.177 ; datapath:Unit1|reg_file:U2|RFr2[8]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 6.096      ;
+--------+--------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -2.532 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.481     ; 1.471      ;
; -2.523 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.480     ; 1.464      ;
; -2.520 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.495     ; 1.439      ;
; -2.506 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.557     ; 1.377      ;
; -2.484 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.543     ; 1.478      ;
; -2.470 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.545     ; 1.476      ;
; -2.464 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.557     ; 1.367      ;
; -2.460 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.702     ; 1.306      ;
; -2.441 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.542     ; 1.443      ;
; -2.387 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.702     ; 1.273      ;
; -2.244 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.704     ; 1.063      ;
; -2.128 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.542     ; 1.138      ;
; -2.118 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.540     ; 1.114      ;
; -1.934 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.474     ; 0.873      ;
; -1.843 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.540     ; 0.859      ;
; -1.819 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.539     ; 0.831      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cpu_clk'                                                                                                                                                                        ;
+--------+---------------------------------------------+-----------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                             ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-----------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -2.628 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl             ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; 0.000        ; 2.826      ; 0.612      ;
; -2.143 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl             ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 2.826      ; 0.597      ;
; -0.045 ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S3a             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.777      ; 2.903      ;
; -0.020 ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.SaveMemory_a    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.773      ; 2.924      ;
; 0.075  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.SaveMemory_b    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.777      ; 3.023      ;
; 0.078  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.LoadMemory_a    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.777      ; 3.026      ;
; 0.078  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S5b             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.777      ; 3.026      ;
; 0.079  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S4b             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.777      ; 3.027      ;
; 0.084  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S5a             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.779      ; 3.034      ;
; 0.092  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S1              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.760      ; 3.023      ;
; 0.103  ; ctrl_unit:Unit0|IR:U2|dir_addr[6]           ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]         ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.258      ; 0.062      ;
; 0.119  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S11a            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.771      ; 3.061      ;
; 0.127  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S1a             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.760      ; 3.058      ;
; 0.171  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S4a             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.777      ; 3.119      ;
; 0.294  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S4_wait         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.777      ; 3.242      ;
; 0.294  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S5_wait         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.777      ; 3.242      ;
; 0.294  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S3_wait         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.777      ; 3.242      ;
; 0.294  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.LoadMemory_wait ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.777      ; 3.242      ;
; 0.294  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S11_wait        ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.777      ; 3.242      ;
; 0.294  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.SaveMemory_wait ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.777      ; 3.242      ;
; 0.294  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S1_wait         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.777      ; 3.242      ;
; 0.302  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.LoadMemory      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.762      ; 3.235      ;
; 0.302  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S11             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.762      ; 3.235      ;
; 0.302  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S3              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.762      ; 3.235      ;
; 0.347  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S4              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.449      ;
; 0.349  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S6              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.451      ;
; 0.350  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.LoadMemory      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.452      ;
; 0.351  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S5              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.453      ;
; 0.353  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S3              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.455      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]   ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]   ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl    ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl    ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl    ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]    ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]    ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl    ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl    ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl      ; ctrl_unit:Unit0|controller:U0|Mre_ctrl              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl      ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|oe_ctrl       ; ctrl_unit:Unit0|controller:U0|oe_ctrl               ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|state.S10     ; ctrl_unit:Unit0|controller:U0|state.S10             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|cur_state[0]  ; ctrl_unit:Unit0|controller:U0|cur_state[0]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|cur_state[1]  ; ctrl_unit:Unit0|controller:U0|cur_state[1]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|cur_state[2]  ; ctrl_unit:Unit0|controller:U0|cur_state[2]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|cur_state[3]  ; ctrl_unit:Unit0|controller:U0|cur_state[3]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.357  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.SaveMemory      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.459      ;
; 0.364  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S9              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.466      ;
; 0.364  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S11             ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.466      ;
; 0.366  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S8              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.468      ;
; 0.371  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S7              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.473      ;
; 0.397  ; ctrl_unit:Unit0|controller:U0|state.S9a     ; ctrl_unit:Unit0|controller:U0|state.S9b             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.639      ;
; 0.400  ; ctrl_unit:Unit0|controller:U0|state.S0      ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.072      ; 0.643      ;
; 0.556  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S3a             ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 2.777      ; 3.024      ;
; 0.570  ; ctrl_unit:Unit0|controller:U0|state.S1b     ; ctrl_unit:Unit0|controller:U0|state.S2              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.812      ;
; 0.600  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.842      ;
; 0.600  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.842      ;
; 0.600  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.842      ;
; 0.600  ; ctrl_unit:Unit0|IR:U2|IRout[15]             ; ctrl_unit:Unit0|controller:U0|state.S7              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.702      ;
; 0.601  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.843      ;
; 0.601  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.843      ;
; 0.602  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.844      ;
; 0.602  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.844      ;
; 0.602  ; ctrl_unit:Unit0|IR:U2|IRout[15]             ; ctrl_unit:Unit0|controller:U0|state.S8              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.704      ;
; 0.604  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.846      ;
; 0.604  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.846      ;
; 0.605  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.847      ;
; 0.605  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.847      ;
; 0.605  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.847      ;
; 0.606  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.848      ;
; 0.606  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.848      ;
; 0.606  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.848      ;
; 0.607  ; ctrl_unit:Unit0|IR:U2|IRout[12]             ; ctrl_unit:Unit0|controller:U0|state.S3              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.256      ; 0.564      ;
; 0.607  ; ctrl_unit:Unit0|IR:U2|IRout[12]             ; ctrl_unit:Unit0|controller:U0|state.S7              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.256      ; 0.564      ;
; 0.609  ; ctrl_unit:Unit0|IR:U2|IRout[12]             ; ctrl_unit:Unit0|controller:U0|state.LoadMemory      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.256      ; 0.566      ;
; 0.609  ; ctrl_unit:Unit0|IR:U2|IRout[12]             ; ctrl_unit:Unit0|controller:U0|state.S5              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.256      ; 0.566      ;
; 0.610  ; ctrl_unit:Unit0|IR:U2|IRout[15]             ; ctrl_unit:Unit0|controller:U0|state.S9              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.712      ;
; 0.612  ; ctrl_unit:Unit0|controller:U0|state.S2      ; ctrl_unit:Unit0|controller:U0|state.S10             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.854      ;
; 0.613  ; ctrl_unit:Unit0|IR:U2|IRout[12]             ; ctrl_unit:Unit0|controller:U0|state.S9              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.256      ; 0.570      ;
; 0.620  ; ctrl_unit:Unit0|IR:U2|IRout[15]             ; ctrl_unit:Unit0|controller:U0|state.S11             ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.722      ;
; 0.621  ; ctrl_unit:Unit0|IR:U2|IRout[12]             ; ctrl_unit:Unit0|controller:U0|state.SaveMemory      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.256      ; 0.578      ;
; 0.625  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.071      ; 0.867      ;
; 0.625  ; ctrl_unit:Unit0|IR:U2|IRout[12]             ; ctrl_unit:Unit0|controller:U0|state.S8              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.256      ; 0.582      ;
; 0.627  ; ctrl_unit:Unit0|IR:U2|IRout[12]             ; ctrl_unit:Unit0|controller:U0|state.S11             ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.256      ; 0.584      ;
; 0.627  ; ctrl_unit:Unit0|IR:U2|IRout[12]             ; ctrl_unit:Unit0|controller:U0|state.S6              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.256      ; 0.584      ;
; 0.630  ; ctrl_unit:Unit0|IR:U2|IRout[12]             ; ctrl_unit:Unit0|controller:U0|state.S4              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.256      ; 0.587      ;
; 0.632  ; ctrl_unit:Unit0|IR:U2|IRout[15]             ; ctrl_unit:Unit0|controller:U0|state.SaveMemory      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.734      ;
; 0.634  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.SaveMemory_a    ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 2.773      ; 3.098      ;
; 0.645  ; ctrl_unit:Unit0|IR:U2|IRout[15]             ; ctrl_unit:Unit0|controller:U0|state.S4              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.747      ;
; 0.646  ; ctrl_unit:Unit0|IR:U2|IRout[15]             ; ctrl_unit:Unit0|controller:U0|state.LoadMemory      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.401      ; 0.748      ;
+--------+---------------------------------------------+-----------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 1.531 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.259     ; 0.802      ;
; 1.562 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.332     ; 0.760      ;
; 1.590 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.334     ; 0.786      ;
; 1.821 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.334     ; 1.017      ;
; 1.843 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.336     ; 1.037      ;
; 1.959 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.504     ; 0.985      ;
; 2.047 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.351     ; 1.226      ;
; 2.058 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.351     ; 1.237      ;
; 2.063 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.265     ; 1.328      ;
; 2.070 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.281     ; 1.319      ;
; 2.084 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.266     ; 1.348      ;
; 2.122 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.335     ; 1.317      ;
; 2.151 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.339     ; 1.342      ;
; 2.160 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.501     ; 1.189      ;
; 2.164 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.337     ; 1.357      ;
; 2.190 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.501     ; 1.219      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'cpu_clk'                                                                                                                   ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.510 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.437      ;
; -0.510 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.437      ;
; -0.510 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.437      ;
; -0.510 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.437      ;
; -0.510 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.437      ;
; -0.510 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.437      ;
; -0.510 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.437      ;
; -0.510 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.437      ;
; -0.510 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.437      ;
; -0.510 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.437      ;
; -0.510 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.437      ;
; -0.510 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.437      ;
; -0.510 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.437      ;
; -0.510 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.437      ;
; -0.510 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.437      ;
; -0.510 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.437      ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'cpu_clk'                                                                                                                   ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.096 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.338      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                                                                                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.LoadMemory                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.LoadMemory_a                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.LoadMemory_b                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.LoadMemory_wait                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S0                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S1                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S10                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S11                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S11_wait                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S11a                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S1_wait                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S1a                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S1b                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S2                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S3                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S3_wait                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S3a                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S3b                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S4                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S4_wait                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S4a                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S4b                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S5                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S5_wait                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S5a                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S5b                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S6                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S6a                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S7                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S7a                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S7b                                                                         ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|dataa          ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|dataa          ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datad            ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datad            ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.515 ; 0.515        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.515 ; 0.515        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.519 ; 0.519        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.525 ; 0.525        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.525 ; 0.525        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|dataa          ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|dataa          ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.539 ; 0.671 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 1.319 ; 1.505 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.045  ; -0.076 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; -0.013 ; -0.143 ; Rise       ; cpu_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port         ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                 ; 9.398  ; 9.469  ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[0]      ; cpu_clk                                 ; 9.398  ; 9.469  ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[1]      ; cpu_clk                                 ; 7.339  ; 7.340  ; Rise       ; cpu_clk                                 ;
; D_Mre_s           ; cpu_clk                                 ; 8.042  ; 7.847  ; Rise       ; cpu_clk                                 ;
; D_Mwe_s           ; cpu_clk                                 ; 9.762  ; 9.663  ; Rise       ; cpu_clk                                 ;
; D_PCld_s          ; cpu_clk                                 ; 11.755 ; 11.710 ; Rise       ; cpu_clk                                 ;
; D_RFr1a_s[*]      ; cpu_clk                                 ; 8.593  ; 8.331  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[0]     ; cpu_clk                                 ; 7.197  ; 7.188  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[1]     ; cpu_clk                                 ; 8.593  ; 8.331  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[2]     ; cpu_clk                                 ; 7.687  ; 7.610  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[3]     ; cpu_clk                                 ; 7.956  ; 7.821  ; Rise       ; cpu_clk                                 ;
; D_RFr1e_s         ; cpu_clk                                 ; 7.785  ; 7.607  ; Rise       ; cpu_clk                                 ;
; D_RFr2a_s[*]      ; cpu_clk                                 ; 8.760  ; 8.610  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[0]     ; cpu_clk                                 ; 8.760  ; 8.610  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[1]     ; cpu_clk                                 ; 8.650  ; 8.430  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[2]     ; cpu_clk                                 ; 8.553  ; 8.392  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[3]     ; cpu_clk                                 ; 7.670  ; 7.711  ; Rise       ; cpu_clk                                 ;
; D_RFr2e_s         ; cpu_clk                                 ; 7.227  ; 7.224  ; Rise       ; cpu_clk                                 ;
; D_RFs_s[*]        ; cpu_clk                                 ; 8.821  ; 8.651  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[0]       ; cpu_clk                                 ; 8.638  ; 8.492  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[1]       ; cpu_clk                                 ; 8.821  ; 8.651  ; Rise       ; cpu_clk                                 ;
; D_RFwa_s[*]       ; cpu_clk                                 ; 8.984  ; 8.729  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[0]      ; cpu_clk                                 ; 8.984  ; 8.729  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[1]      ; cpu_clk                                 ; 7.479  ; 7.428  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[2]      ; cpu_clk                                 ; 7.526  ; 7.501  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[3]      ; cpu_clk                                 ; 8.613  ; 8.469  ; Rise       ; cpu_clk                                 ;
; D_RFwe_s          ; cpu_clk                                 ; 8.465  ; 8.424  ; Rise       ; cpu_clk                                 ;
; D_addr_bus[*]     ; cpu_clk                                 ; 12.027 ; 11.962 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[0]    ; cpu_clk                                 ; 10.680 ; 10.541 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[1]    ; cpu_clk                                 ; 10.654 ; 10.401 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[2]    ; cpu_clk                                 ; 10.290 ; 10.218 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[3]    ; cpu_clk                                 ; 12.017 ; 11.962 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[4]    ; cpu_clk                                 ; 11.256 ; 10.965 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[5]    ; cpu_clk                                 ; 11.121 ; 10.929 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[6]    ; cpu_clk                                 ; 10.945 ; 10.686 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[7]    ; cpu_clk                                 ; 11.769 ; 11.615 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[8]    ; cpu_clk                                 ; 12.027 ; 11.803 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[9]    ; cpu_clk                                 ; 10.792 ; 10.426 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[10]   ; cpu_clk                                 ; 9.271  ; 9.217  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[11]   ; cpu_clk                                 ; 11.204 ; 10.994 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[12]   ; cpu_clk                                 ; 8.898  ; 8.739  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[13]   ; cpu_clk                                 ; 9.275  ; 9.171  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[14]   ; cpu_clk                                 ; 10.882 ; 10.904 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[15]   ; cpu_clk                                 ; 11.080 ; 10.949 ; Rise       ; cpu_clk                                 ;
; D_cur_state[*]    ; cpu_clk                                 ; 8.987  ; 8.783  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[0]   ; cpu_clk                                 ; 7.836  ; 7.683  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[1]   ; cpu_clk                                 ; 7.536  ; 7.513  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[2]   ; cpu_clk                                 ; 8.987  ; 8.783  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[3]   ; cpu_clk                                 ; 7.748  ; 7.649  ; Rise       ; cpu_clk                                 ;
; D_jpz_s           ; cpu_clk                                 ; 7.868  ; 7.723  ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 3.843  ; 3.963  ; Rise       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 3.813  ; 3.933  ; Rise       ; cpu_clk                                 ;
; D_mdin_bus[*]     ; cpu_clk                                 ; 12.238 ; 12.039 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[0]    ; cpu_clk                                 ; 10.366 ; 10.322 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[1]    ; cpu_clk                                 ; 12.238 ; 11.936 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[2]    ; cpu_clk                                 ; 10.820 ; 10.649 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[3]    ; cpu_clk                                 ; 10.302 ; 10.129 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[4]    ; cpu_clk                                 ; 11.115 ; 10.772 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[5]    ; cpu_clk                                 ; 10.841 ; 10.633 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[6]    ; cpu_clk                                 ; 11.631 ; 11.494 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[7]    ; cpu_clk                                 ; 11.599 ; 11.566 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[8]    ; cpu_clk                                 ; 11.707 ; 11.652 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[9]    ; cpu_clk                                 ; 11.781 ; 11.620 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[10]   ; cpu_clk                                 ; 12.017 ; 11.764 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[11]   ; cpu_clk                                 ; 11.755 ; 11.465 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[12]   ; cpu_clk                                 ; 12.217 ; 12.039 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[13]   ; cpu_clk                                 ; 12.211 ; 11.900 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[14]   ; cpu_clk                                 ; 11.730 ; 11.721 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[15]   ; cpu_clk                                 ; 11.416 ; 11.291 ; Rise       ; cpu_clk                                 ;
; D_mdout_bus[*]    ; cpu_clk                                 ; 10.656 ; 10.333 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[0]   ; cpu_clk                                 ; 8.657  ; 8.537  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[1]   ; cpu_clk                                 ; 9.653  ; 9.410  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[2]   ; cpu_clk                                 ; 8.758  ; 8.596  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[3]   ; cpu_clk                                 ; 9.266  ; 9.132  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[4]   ; cpu_clk                                 ; 8.574  ; 8.339  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[5]   ; cpu_clk                                 ; 8.650  ; 8.644  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[6]   ; cpu_clk                                 ; 8.343  ; 8.223  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[7]   ; cpu_clk                                 ; 7.724  ; 7.609  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[8]   ; cpu_clk                                 ; 8.256  ; 8.152  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[9]   ; cpu_clk                                 ; 9.681  ; 9.491  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[10]  ; cpu_clk                                 ; 9.351  ; 9.153  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[11]  ; cpu_clk                                 ; 10.656 ; 10.333 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[12]  ; cpu_clk                                 ; 9.345  ; 9.104  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[13]  ; cpu_clk                                 ; 8.392  ; 8.278  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[14]  ; cpu_clk                                 ; 10.159 ; 9.945  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[15]  ; cpu_clk                                 ; 9.254  ; 9.121  ; Rise       ; cpu_clk                                 ;
; D_mem_addr[*]     ; cpu_clk                                 ; 12.487 ; 12.350 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[0]    ; cpu_clk                                 ; 10.696 ; 10.556 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[1]    ; cpu_clk                                 ; 10.684 ; 10.431 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[2]    ; cpu_clk                                 ; 10.280 ; 10.208 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[3]    ; cpu_clk                                 ; 12.487 ; 12.350 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[4]    ; cpu_clk                                 ; 11.280 ; 10.986 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[5]    ; cpu_clk                                 ; 11.131 ; 10.939 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[6]    ; cpu_clk                                 ; 10.955 ; 10.696 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[7]    ; cpu_clk                                 ; 11.819 ; 11.665 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[8]    ; cpu_clk                                 ; 12.264 ; 12.013 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[9]    ; cpu_clk                                 ; 10.802 ; 10.436 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[10]   ; cpu_clk                                 ; 9.687  ; 9.571  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[11]   ; cpu_clk                                 ; 11.214 ; 11.004 ; Rise       ; cpu_clk                                 ;
; D_oe_s            ; cpu_clk                                 ; 9.297  ; 9.149  ; Rise       ; cpu_clk                                 ;
; D_rfout_bus[*]    ; cpu_clk                                 ; 9.409  ; 9.251  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[0]   ; cpu_clk                                 ; 8.261  ; 8.235  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[1]   ; cpu_clk                                 ; 8.427  ; 8.408  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[2]   ; cpu_clk                                 ; 7.478  ; 7.442  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[3]   ; cpu_clk                                 ; 8.152  ; 8.003  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[4]   ; cpu_clk                                 ; 7.958  ; 7.810  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[5]   ; cpu_clk                                 ; 8.822  ; 8.802  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[6]   ; cpu_clk                                 ; 8.750  ; 8.673  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[7]   ; cpu_clk                                 ; 8.534  ; 8.441  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[8]   ; cpu_clk                                 ; 9.106  ; 8.917  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[9]   ; cpu_clk                                 ; 8.138  ; 8.081  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[10]  ; cpu_clk                                 ; 8.065  ; 7.981  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[11]  ; cpu_clk                                 ; 8.105  ; 7.954  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[12]  ; cpu_clk                                 ; 8.965  ; 8.792  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[13]  ; cpu_clk                                 ; 7.529  ; 7.423  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[14]  ; cpu_clk                                 ; 9.409  ; 9.251  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[15]  ; cpu_clk                                 ; 7.642  ; 7.595  ; Rise       ; cpu_clk                                 ;
; cpu_output[*]     ; cpu_clk                                 ; 10.830 ; 10.567 ; Rise       ; cpu_clk                                 ;
;  cpu_output[0]    ; cpu_clk                                 ; 8.697  ; 8.577  ; Rise       ; cpu_clk                                 ;
;  cpu_output[1]    ; cpu_clk                                 ; 9.643  ; 9.400  ; Rise       ; cpu_clk                                 ;
;  cpu_output[2]    ; cpu_clk                                 ; 9.942  ; 9.836  ; Rise       ; cpu_clk                                 ;
;  cpu_output[3]    ; cpu_clk                                 ; 8.983  ; 8.875  ; Rise       ; cpu_clk                                 ;
;  cpu_output[4]    ; cpu_clk                                 ; 8.172  ; 8.004  ; Rise       ; cpu_clk                                 ;
;  cpu_output[5]    ; cpu_clk                                 ; 9.803  ; 9.855  ; Rise       ; cpu_clk                                 ;
;  cpu_output[6]    ; cpu_clk                                 ; 9.268  ; 9.232  ; Rise       ; cpu_clk                                 ;
;  cpu_output[7]    ; cpu_clk                                 ; 7.724  ; 7.609  ; Rise       ; cpu_clk                                 ;
;  cpu_output[8]    ; cpu_clk                                 ; 8.249  ; 8.145  ; Rise       ; cpu_clk                                 ;
;  cpu_output[9]    ; cpu_clk                                 ; 9.671  ; 9.481  ; Rise       ; cpu_clk                                 ;
;  cpu_output[10]   ; cpu_clk                                 ; 9.001  ; 8.879  ; Rise       ; cpu_clk                                 ;
;  cpu_output[11]   ; cpu_clk                                 ; 10.830 ; 10.567 ; Rise       ; cpu_clk                                 ;
;  cpu_output[12]   ; cpu_clk                                 ; 9.365  ; 9.124  ; Rise       ; cpu_clk                                 ;
;  cpu_output[13]   ; cpu_clk                                 ; 8.391  ; 8.283  ; Rise       ; cpu_clk                                 ;
;  cpu_output[14]   ; cpu_clk                                 ; 10.508 ; 10.277 ; Rise       ; cpu_clk                                 ;
;  cpu_output[15]   ; cpu_clk                                 ; 9.244  ; 9.111  ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 3.843  ; 3.963  ; Fall       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 3.813  ; 3.933  ; Fall       ; cpu_clk                                 ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.682 ; 10.435 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.772  ; 8.633  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.042  ; 8.718  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.881  ; 8.809  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.972  ; 8.876  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.467  ; 8.338  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.516  ; 9.334  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.532  ; 9.346  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.325 ; 10.061 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.682 ; 10.435 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.093 ; 9.728  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.393  ; 9.272  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.577 ; 10.421 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.777  ; 8.615  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.432  ; 7.350  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.062  ; 7.956  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.141  ; 6.991  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.114  ; 7.890  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.777  ; 8.615  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.099  ; 7.931  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.567  ; 7.378  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.951  ; 7.943  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.919 ; 10.645 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.788  ; 8.648  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.072  ; 8.748  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.871  ; 8.799  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.442  ; 9.264  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.491  ; 8.359  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.526  ; 9.344  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.542  ; 9.356  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.375 ; 10.111 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.919 ; 10.645 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.103 ; 9.738  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.809  ; 9.626  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.587 ; 10.431 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port         ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                 ; 7.072  ; 7.072  ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[0]      ; cpu_clk                                 ; 9.093  ; 9.163  ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[1]      ; cpu_clk                                 ; 7.072  ; 7.072  ; Rise       ; cpu_clk                                 ;
; D_Mre_s           ; cpu_clk                                 ; 7.749  ; 7.560  ; Rise       ; cpu_clk                                 ;
; D_Mwe_s           ; cpu_clk                                 ; 9.444  ; 9.351  ; Rise       ; cpu_clk                                 ;
; D_PCld_s          ; cpu_clk                                 ; 8.664  ; 8.554  ; Rise       ; cpu_clk                                 ;
; D_RFr1a_s[*]      ; cpu_clk                                 ; 6.934  ; 6.925  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[0]     ; cpu_clk                                 ; 6.934  ; 6.925  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[1]     ; cpu_clk                                 ; 8.277  ; 8.024  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[2]     ; cpu_clk                                 ; 7.406  ; 7.331  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[3]     ; cpu_clk                                 ; 7.665  ; 7.535  ; Rise       ; cpu_clk                                 ;
; D_RFr1e_s         ; cpu_clk                                 ; 7.502  ; 7.330  ; Rise       ; cpu_clk                                 ;
; D_RFr2a_s[*]      ; cpu_clk                                 ; 7.390  ; 7.429  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[0]     ; cpu_clk                                 ; 8.438  ; 8.292  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[1]     ; cpu_clk                                 ; 8.333  ; 8.121  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[2]     ; cpu_clk                                 ; 8.238  ; 8.082  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[3]     ; cpu_clk                                 ; 7.390  ; 7.429  ; Rise       ; cpu_clk                                 ;
; D_RFr2e_s         ; cpu_clk                                 ; 6.965  ; 6.961  ; Rise       ; cpu_clk                                 ;
; D_RFs_s[*]        ; cpu_clk                                 ; 8.317  ; 8.176  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[0]       ; cpu_clk                                 ; 8.317  ; 8.176  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[1]       ; cpu_clk                                 ; 8.493  ; 8.328  ; Rise       ; cpu_clk                                 ;
; D_RFwa_s[*]       ; cpu_clk                                 ; 7.206  ; 7.156  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[0]      ; cpu_clk                                 ; 8.654  ; 8.407  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[1]      ; cpu_clk                                 ; 7.206  ; 7.156  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[2]      ; cpu_clk                                 ; 7.253  ; 7.227  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[3]      ; cpu_clk                                 ; 8.295  ; 8.156  ; Rise       ; cpu_clk                                 ;
; D_RFwe_s          ; cpu_clk                                 ; 8.153  ; 8.113  ; Rise       ; cpu_clk                                 ;
; D_addr_bus[*]     ; cpu_clk                                 ; 7.832  ; 7.768  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[0]    ; cpu_clk                                 ; 8.828  ; 8.687  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[1]    ; cpu_clk                                 ; 9.418  ; 9.169  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[2]    ; cpu_clk                                 ; 9.434  ; 9.354  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[3]    ; cpu_clk                                 ; 9.108  ; 9.048  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[4]    ; cpu_clk                                 ; 8.863  ; 8.776  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[5]    ; cpu_clk                                 ; 9.828  ; 9.723  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[6]    ; cpu_clk                                 ; 9.602  ; 9.353  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[7]    ; cpu_clk                                 ; 10.510 ; 10.309 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[8]    ; cpu_clk                                 ; 9.586  ; 9.417  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[9]    ; cpu_clk                                 ; 9.918  ; 9.604  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[10]   ; cpu_clk                                 ; 7.832  ; 7.768  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[11]   ; cpu_clk                                 ; 8.790  ; 8.722  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[12]   ; cpu_clk                                 ; 7.916  ; 7.791  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[13]   ; cpu_clk                                 ; 8.112  ; 7.981  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[14]   ; cpu_clk                                 ; 8.386  ; 8.329  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[15]   ; cpu_clk                                 ; 8.578  ; 8.377  ; Rise       ; cpu_clk                                 ;
; D_cur_state[*]    ; cpu_clk                                 ; 7.261  ; 7.238  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[0]   ; cpu_clk                                 ; 7.550  ; 7.401  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[1]   ; cpu_clk                                 ; 7.261  ; 7.238  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[2]   ; cpu_clk                                 ; 8.654  ; 8.457  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[3]   ; cpu_clk                                 ; 7.467  ; 7.370  ; Rise       ; cpu_clk                                 ;
; D_jpz_s           ; cpu_clk                                 ; 7.581  ; 7.440  ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 3.726  ; 3.843  ; Rise       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 3.696  ; 3.813  ; Rise       ; cpu_clk                                 ;
; D_mdin_bus[*]     ; cpu_clk                                 ; 8.412  ; 8.287  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[0]    ; cpu_clk                                 ; 9.080  ; 9.031  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[1]    ; cpu_clk                                 ; 9.897  ; 9.697  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[2]    ; cpu_clk                                 ; 8.937  ; 8.808  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[3]    ; cpu_clk                                 ; 8.412  ; 8.287  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[4]    ; cpu_clk                                 ; 9.057  ; 8.730  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[5]    ; cpu_clk                                 ; 9.015  ; 8.861  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[6]    ; cpu_clk                                 ; 9.277  ; 9.220  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[7]    ; cpu_clk                                 ; 9.523  ; 9.512  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[8]    ; cpu_clk                                 ; 9.692  ; 9.678  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[9]    ; cpu_clk                                 ; 9.520  ; 9.394  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[10]   ; cpu_clk                                 ; 9.433  ; 9.217  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[11]   ; cpu_clk                                 ; 9.462  ; 9.244  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[12]   ; cpu_clk                                 ; 9.670  ; 9.564  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[13]   ; cpu_clk                                 ; 9.732  ; 9.452  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[14]   ; cpu_clk                                 ; 9.186  ; 9.190  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[15]   ; cpu_clk                                 ; 8.835  ; 8.761  ; Rise       ; cpu_clk                                 ;
; D_mdout_bus[*]    ; cpu_clk                                 ; 7.454  ; 7.344  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[0]   ; cpu_clk                                 ; 8.348  ; 8.233  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[1]   ; cpu_clk                                 ; 9.307  ; 9.075  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[2]   ; cpu_clk                                 ; 8.443  ; 8.287  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[3]   ; cpu_clk                                 ; 8.934  ; 8.805  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[4]   ; cpu_clk                                 ; 8.268  ; 8.042  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[5]   ; cpu_clk                                 ; 8.341  ; 8.336  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[6]   ; cpu_clk                                 ; 8.048  ; 7.933  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[7]   ; cpu_clk                                 ; 7.454  ; 7.344  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[8]   ; cpu_clk                                 ; 7.967  ; 7.867  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[9]   ; cpu_clk                                 ; 9.332  ; 9.150  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[10]  ; cpu_clk                                 ; 9.013  ; 8.824  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[11]  ; cpu_clk                                 ; 10.267 ; 9.957  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[12]  ; cpu_clk                                 ; 9.008  ; 8.778  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[13]  ; cpu_clk                                 ; 8.092  ; 7.984  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[14]  ; cpu_clk                                 ; 9.793  ; 9.587  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[15]  ; cpu_clk                                 ; 8.922  ; 8.795  ; Rise       ; cpu_clk                                 ;
; D_mem_addr[*]     ; cpu_clk                                 ; 8.228  ; 8.106  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[0]    ; cpu_clk                                 ; 8.844  ; 8.701  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[1]    ; cpu_clk                                 ; 9.448  ; 9.199  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[2]    ; cpu_clk                                 ; 9.424  ; 9.344  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[3]    ; cpu_clk                                 ; 9.559  ; 9.421  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[4]    ; cpu_clk                                 ; 8.886  ; 8.797  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[5]    ; cpu_clk                                 ; 9.838  ; 9.733  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[6]    ; cpu_clk                                 ; 9.612  ; 9.363  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[7]    ; cpu_clk                                 ; 10.560 ; 10.359 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[8]    ; cpu_clk                                 ; 9.812  ; 9.618  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[9]    ; cpu_clk                                 ; 9.928  ; 9.614  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[10]   ; cpu_clk                                 ; 8.228  ; 8.106  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[11]   ; cpu_clk                                 ; 8.800  ; 8.732  ; Rise       ; cpu_clk                                 ;
; D_oe_s            ; cpu_clk                                 ; 8.954  ; 8.810  ; Rise       ; cpu_clk                                 ;
; D_rfout_bus[*]    ; cpu_clk                                 ; 7.204  ; 7.151  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[0]   ; cpu_clk                                 ; 7.958  ; 7.932  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[1]   ; cpu_clk                                 ; 8.112  ; 8.094  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[2]   ; cpu_clk                                 ; 7.204  ; 7.168  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[3]   ; cpu_clk                                 ; 7.850  ; 7.706  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[4]   ; cpu_clk                                 ; 7.668  ; 7.525  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[5]   ; cpu_clk                                 ; 8.497  ; 8.477  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[6]   ; cpu_clk                                 ; 8.426  ; 8.351  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[7]   ; cpu_clk                                 ; 8.218  ; 8.128  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[8]   ; cpu_clk                                 ; 8.767  ; 8.585  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[9]   ; cpu_clk                                 ; 7.839  ; 7.784  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[10]  ; cpu_clk                                 ; 7.767  ; 7.685  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[11]  ; cpu_clk                                 ; 7.806  ; 7.659  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[12]  ; cpu_clk                                 ; 8.633  ; 8.466  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[13]  ; cpu_clk                                 ; 7.253  ; 7.151  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[14]  ; cpu_clk                                 ; 9.059  ; 8.906  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[15]  ; cpu_clk                                 ; 7.359  ; 7.313  ; Rise       ; cpu_clk                                 ;
; cpu_output[*]     ; cpu_clk                                 ; 7.454  ; 7.344  ; Rise       ; cpu_clk                                 ;
;  cpu_output[0]    ; cpu_clk                                 ; 8.388  ; 8.273  ; Rise       ; cpu_clk                                 ;
;  cpu_output[1]    ; cpu_clk                                 ; 9.297  ; 9.065  ; Rise       ; cpu_clk                                 ;
;  cpu_output[2]    ; cpu_clk                                 ; 9.626  ; 9.527  ; Rise       ; cpu_clk                                 ;
;  cpu_output[3]    ; cpu_clk                                 ; 8.661  ; 8.557  ; Rise       ; cpu_clk                                 ;
;  cpu_output[4]    ; cpu_clk                                 ; 7.882  ; 7.721  ; Rise       ; cpu_clk                                 ;
;  cpu_output[5]    ; cpu_clk                                 ; 9.494  ; 9.547  ; Rise       ; cpu_clk                                 ;
;  cpu_output[6]    ; cpu_clk                                 ; 8.981  ; 8.949  ; Rise       ; cpu_clk                                 ;
;  cpu_output[7]    ; cpu_clk                                 ; 7.454  ; 7.344  ; Rise       ; cpu_clk                                 ;
;  cpu_output[8]    ; cpu_clk                                 ; 7.959  ; 7.859  ; Rise       ; cpu_clk                                 ;
;  cpu_output[9]    ; cpu_clk                                 ; 9.322  ; 9.140  ; Rise       ; cpu_clk                                 ;
;  cpu_output[10]   ; cpu_clk                                 ; 8.680  ; 8.563  ; Rise       ; cpu_clk                                 ;
;  cpu_output[11]   ; cpu_clk                                 ; 10.435 ; 10.183 ; Rise       ; cpu_clk                                 ;
;  cpu_output[12]   ; cpu_clk                                 ; 9.028  ; 8.798  ; Rise       ; cpu_clk                                 ;
;  cpu_output[13]   ; cpu_clk                                 ; 8.093  ; 7.990  ; Rise       ; cpu_clk                                 ;
;  cpu_output[14]   ; cpu_clk                                 ; 10.128 ; 9.906  ; Rise       ; cpu_clk                                 ;
;  cpu_output[15]   ; cpu_clk                                 ; 8.912  ; 8.785  ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 3.726  ; 3.843  ; Fall       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 3.696  ; 3.813  ; Fall       ; cpu_clk                                 ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.794  ; 7.668  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.794  ; 7.668  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.536  ; 8.274  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.365  ; 8.307  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.101  ; 8.064  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.139  ; 8.011  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.139  ; 8.961  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.117  ; 8.938  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.920  ; 9.663  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.192 ; 9.933  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.695  ; 9.338  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.937  ; 8.795  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.054 ; 9.883  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.863  ; 6.717  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.133  ; 7.053  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.741  ; 7.637  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.863  ; 6.717  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.787  ; 7.572  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.432  ; 8.276  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.775  ; 7.613  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.271  ; 7.089  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.640  ; 7.631  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.810  ; 7.682  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.810  ; 7.682  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.566  ; 8.304  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.355  ; 8.297  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.552  ; 8.437  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.162  ; 8.032  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.149  ; 8.971  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.127  ; 8.948  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.970  ; 9.713  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.418 ; 10.134 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.705  ; 9.348  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.333  ; 9.133  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.064 ; 9.893  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 9.228  ; 9.159  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.337  ; 9.268  ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.265  ; 9.177  ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 10.666 ; 10.659 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.358  ; 9.289  ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.400  ; 9.331  ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 10.458 ; 10.442 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 10.818 ; 10.802 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.288  ; 9.200  ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.263  ; 9.175  ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.400  ; 9.331  ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.609  ; 9.540  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.236  ; 9.167  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.236  ; 9.167  ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.400  ; 9.331  ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.250  ; 9.162  ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.228  ; 9.159  ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.869  ; 8.800  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 8.974  ; 8.905  ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 8.942  ; 8.854  ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 10.331 ; 10.324 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.994  ; 8.925  ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.034  ; 8.965  ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 10.097 ; 10.081 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 10.443 ; 10.427 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 8.964  ; 8.876  ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.941  ; 8.853  ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.034  ; 8.965  ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.234  ; 9.165  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.876  ; 8.807  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 8.876  ; 8.807  ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.034  ; 8.965  ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.928  ; 8.840  ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 8.869  ; 8.800  ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 9.047     ; 9.135     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.206     ; 9.275     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.064     ; 9.152     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 10.530    ; 10.537    ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.229     ; 9.298     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.176     ; 9.245     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 10.339    ; 10.355    ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 10.727    ; 10.743    ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.131     ; 9.219     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.060     ; 9.148     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.176     ; 9.245     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.457     ; 9.526     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.082     ; 9.151     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.082     ; 9.151     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.176     ; 9.245     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.047     ; 9.135     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.074     ; 9.143     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.718     ; 8.787     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 8.845     ; 8.914     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 8.746     ; 8.834     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 10.200    ; 10.207    ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.867     ; 8.936     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.816     ; 8.885     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 9.982     ; 9.998     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 10.355    ; 10.371    ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 8.810     ; 8.898     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.742     ; 8.830     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 8.816     ; 8.885     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.086     ; 9.155     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.726     ; 8.795     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 8.726     ; 8.795     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 8.816     ; 8.885     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.729     ; 8.817     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 8.718     ; 8.787     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -2.547 ; -625.901      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -1.153 ; -16.417       ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -1.585 ; -1.827        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.991  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; cpu_clk ; 0.150 ; 0.000               ;
+---------+-------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; cpu_clk ; 0.555 ; 0.000              ;
+---------+-------+--------------------+


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                 ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -3.000 ; -426.074      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.416  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cpu_clk'                                                                                                                                  ;
+--------+---------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.051     ; 3.483      ;
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.051     ; 3.483      ;
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.051     ; 3.483      ;
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.051     ; 3.483      ;
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.051     ; 3.483      ;
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.051     ; 3.483      ;
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.051     ; 3.483      ;
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.051     ; 3.483      ;
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.051     ; 3.483      ;
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.051     ; 3.483      ;
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.051     ; 3.483      ;
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.051     ; 3.483      ;
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.051     ; 3.483      ;
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.051     ; 3.483      ;
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.051     ; 3.483      ;
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.051     ; 3.483      ;
; -2.393 ; datapath:Unit1|reg_file:U2|RFr2[6]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.327      ;
; -2.393 ; datapath:Unit1|reg_file:U2|RFr2[6]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.327      ;
; -2.393 ; datapath:Unit1|reg_file:U2|RFr2[6]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.327      ;
; -2.393 ; datapath:Unit1|reg_file:U2|RFr2[6]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.327      ;
; -2.393 ; datapath:Unit1|reg_file:U2|RFr2[6]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.327      ;
; -2.393 ; datapath:Unit1|reg_file:U2|RFr2[6]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.327      ;
; -2.393 ; datapath:Unit1|reg_file:U2|RFr2[6]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.327      ;
; -2.393 ; datapath:Unit1|reg_file:U2|RFr2[6]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.327      ;
; -2.393 ; datapath:Unit1|reg_file:U2|RFr2[6]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.327      ;
; -2.393 ; datapath:Unit1|reg_file:U2|RFr2[6]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.327      ;
; -2.393 ; datapath:Unit1|reg_file:U2|RFr2[6]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.327      ;
; -2.393 ; datapath:Unit1|reg_file:U2|RFr2[6]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.327      ;
; -2.393 ; datapath:Unit1|reg_file:U2|RFr2[6]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.327      ;
; -2.393 ; datapath:Unit1|reg_file:U2|RFr2[6]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.327      ;
; -2.393 ; datapath:Unit1|reg_file:U2|RFr2[6]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.327      ;
; -2.393 ; datapath:Unit1|reg_file:U2|RFr2[6]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.327      ;
; -2.328 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; datapath:Unit1|reg_file:U2|tmp_rf[1][12]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.033     ; 3.282      ;
; -2.326 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; datapath:Unit1|reg_file:U2|tmp_rf[0][12]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.033     ; 3.280      ;
; -2.307 ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr2[14]       ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.033     ; 3.261      ;
; -2.306 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; datapath:Unit1|reg_file:U2|tmp_rf[11][10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.235      ;
; -2.304 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; datapath:Unit1|reg_file:U2|tmp_rf[12][10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.233      ;
; -2.300 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.229      ;
; -2.300 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.229      ;
; -2.300 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.229      ;
; -2.300 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.229      ;
; -2.300 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.229      ;
; -2.300 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.229      ;
; -2.300 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.229      ;
; -2.300 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.229      ;
; -2.300 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.229      ;
; -2.300 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.229      ;
; -2.300 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.229      ;
; -2.300 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.229      ;
; -2.300 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.229      ;
; -2.300 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.229      ;
; -2.300 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.229      ;
; -2.300 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.058     ; 3.229      ;
; -2.297 ; datapath:Unit1|reg_file:U2|RFr2[2]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.237      ;
; -2.297 ; datapath:Unit1|reg_file:U2|RFr2[2]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.237      ;
; -2.297 ; datapath:Unit1|reg_file:U2|RFr2[2]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.237      ;
; -2.297 ; datapath:Unit1|reg_file:U2|RFr2[2]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.237      ;
; -2.297 ; datapath:Unit1|reg_file:U2|RFr2[2]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.237      ;
; -2.297 ; datapath:Unit1|reg_file:U2|RFr2[2]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.237      ;
; -2.297 ; datapath:Unit1|reg_file:U2|RFr2[2]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.237      ;
; -2.297 ; datapath:Unit1|reg_file:U2|RFr2[2]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.237      ;
; -2.297 ; datapath:Unit1|reg_file:U2|RFr2[2]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.237      ;
; -2.297 ; datapath:Unit1|reg_file:U2|RFr2[2]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.237      ;
; -2.297 ; datapath:Unit1|reg_file:U2|RFr2[2]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.237      ;
; -2.297 ; datapath:Unit1|reg_file:U2|RFr2[2]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.237      ;
; -2.297 ; datapath:Unit1|reg_file:U2|RFr2[2]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.237      ;
; -2.297 ; datapath:Unit1|reg_file:U2|RFr2[2]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.237      ;
; -2.297 ; datapath:Unit1|reg_file:U2|RFr2[2]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.237      ;
; -2.297 ; datapath:Unit1|reg_file:U2|RFr2[2]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.237      ;
; -2.285 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; datapath:Unit1|reg_file:U2|tmp_rf[12][13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.031     ; 3.241      ;
; -2.285 ; datapath:Unit1|reg_file:U2|RFr2[8]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.222      ;
; -2.285 ; datapath:Unit1|reg_file:U2|RFr2[8]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.222      ;
; -2.285 ; datapath:Unit1|reg_file:U2|RFr2[8]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.222      ;
; -2.285 ; datapath:Unit1|reg_file:U2|RFr2[8]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.222      ;
; -2.285 ; datapath:Unit1|reg_file:U2|RFr2[8]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.222      ;
; -2.285 ; datapath:Unit1|reg_file:U2|RFr2[8]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.222      ;
; -2.285 ; datapath:Unit1|reg_file:U2|RFr2[8]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.222      ;
; -2.285 ; datapath:Unit1|reg_file:U2|RFr2[8]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.222      ;
; -2.285 ; datapath:Unit1|reg_file:U2|RFr2[8]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.222      ;
; -2.285 ; datapath:Unit1|reg_file:U2|RFr2[8]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.222      ;
; -2.285 ; datapath:Unit1|reg_file:U2|RFr2[8]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.222      ;
; -2.285 ; datapath:Unit1|reg_file:U2|RFr2[8]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.222      ;
; -2.285 ; datapath:Unit1|reg_file:U2|RFr2[8]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.222      ;
; -2.285 ; datapath:Unit1|reg_file:U2|RFr2[8]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.222      ;
; -2.285 ; datapath:Unit1|reg_file:U2|RFr2[8]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.222      ;
; -2.285 ; datapath:Unit1|reg_file:U2|RFr2[8]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.222      ;
; -2.281 ; datapath:Unit1|reg_file:U2|RFr2[5]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.218      ;
; -2.281 ; datapath:Unit1|reg_file:U2|RFr2[5]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.218      ;
; -2.281 ; datapath:Unit1|reg_file:U2|RFr2[5]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.218      ;
; -2.281 ; datapath:Unit1|reg_file:U2|RFr2[5]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.218      ;
; -2.281 ; datapath:Unit1|reg_file:U2|RFr2[5]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.218      ;
; -2.281 ; datapath:Unit1|reg_file:U2|RFr2[5]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.218      ;
; -2.281 ; datapath:Unit1|reg_file:U2|RFr2[5]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.218      ;
; -2.281 ; datapath:Unit1|reg_file:U2|RFr2[5]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.218      ;
; -2.281 ; datapath:Unit1|reg_file:U2|RFr2[5]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.218      ;
; -2.281 ; datapath:Unit1|reg_file:U2|RFr2[5]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.218      ;
; -2.281 ; datapath:Unit1|reg_file:U2|RFr2[5]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.218      ;
; -2.281 ; datapath:Unit1|reg_file:U2|RFr2[5]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.218      ;
; -2.281 ; datapath:Unit1|reg_file:U2|RFr2[5]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.218      ;
; -2.281 ; datapath:Unit1|reg_file:U2|RFr2[5]          ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.050     ; 3.218      ;
+--------+---------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -1.153 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.234     ; 0.832      ;
; -1.149 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.245     ; 0.813      ;
; -1.140 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.277     ; 0.840      ;
; -1.140 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.233     ; 0.820      ;
; -1.130 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.288     ; 0.757      ;
; -1.128 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.278     ; 0.832      ;
; -1.126 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.360     ; 0.733      ;
; -1.118 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.288     ; 0.750      ;
; -1.114 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.275     ; 0.816      ;
; -1.082 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.360     ; 0.715      ;
; -1.004 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.360     ; 0.596      ;
; -0.932 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.278     ; 0.635      ;
; -0.922 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.276     ; 0.621      ;
; -0.797 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.230     ; 0.475      ;
; -0.747 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.272     ; 0.463      ;
; -0.735 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.270     ; 0.446      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cpu_clk'                                                                                                                                                                        ;
+--------+---------------------------------------------+-----------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                             ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-----------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -1.585 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl             ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; 0.000        ; 1.673      ; 0.307      ;
; -1.077 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl             ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 1.673      ; 0.315      ;
; -0.075 ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S3a             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.628      ; 1.637      ;
; -0.038 ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.LoadMemory_a    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.628      ; 1.674      ;
; -0.038 ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S5b             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.628      ; 1.674      ;
; -0.036 ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.SaveMemory_b    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.628      ; 1.676      ;
; -0.036 ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S4b             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.628      ; 1.676      ;
; -0.016 ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.SaveMemory_a    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.624      ; 1.692      ;
; -0.003 ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S1a             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.614      ; 1.695      ;
; 0.000  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S11a            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.622      ; 1.706      ;
; 0.015  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S5a             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.630      ; 1.729      ;
; 0.027  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S1              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.614      ; 1.725      ;
; 0.051  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S4a             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.628      ; 1.763      ;
; 0.094  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.LoadMemory      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.616      ; 1.794      ;
; 0.094  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S11             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.616      ; 1.794      ;
; 0.094  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S3              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.616      ; 1.794      ;
; 0.150  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S4_wait         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.628      ; 1.862      ;
; 0.150  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S5_wait         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.628      ; 1.862      ;
; 0.150  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S3_wait         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.628      ; 1.862      ;
; 0.150  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.LoadMemory_wait ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.628      ; 1.862      ;
; 0.150  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S11_wait        ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.628      ; 1.862      ;
; 0.150  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.SaveMemory_wait ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.628      ; 1.862      ;
; 0.150  ; cpu_clk                                     ; ctrl_unit:Unit0|controller:U0|state.S1_wait         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.628      ; 1.862      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl    ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]   ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]   ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl    ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]    ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl    ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl    ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl      ; ctrl_unit:Unit0|controller:U0|Mre_ctrl              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl      ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]    ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl    ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|oe_ctrl       ; ctrl_unit:Unit0|controller:U0|oe_ctrl               ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|state.S10     ; ctrl_unit:Unit0|controller:U0|state.S10             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|cur_state[0]  ; ctrl_unit:Unit0|controller:U0|cur_state[0]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|cur_state[1]  ; ctrl_unit:Unit0|controller:U0|cur_state[1]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|cur_state[2]  ; ctrl_unit:Unit0|controller:U0|cur_state[2]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|cur_state[3]  ; ctrl_unit:Unit0|controller:U0|cur_state[3]          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.189  ; ctrl_unit:Unit0|controller:U0|state.S9a     ; ctrl_unit:Unit0|controller:U0|state.S9b             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.314      ;
; 0.204  ; ctrl_unit:Unit0|controller:U0|state.S0      ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.329      ;
; 0.276  ; ctrl_unit:Unit0|controller:U0|state.S1b     ; ctrl_unit:Unit0|controller:U0|state.S2              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.400      ;
; 0.299  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.424      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.303  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.428      ;
; 0.303  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.428      ;
; 0.307  ; ctrl_unit:Unit0|controller:U0|state.S2      ; ctrl_unit:Unit0|controller:U0|state.S10             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.431      ;
; 0.309  ; ctrl_unit:Unit0|IR:U2|dir_addr[6]           ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]         ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.108      ; 0.031      ;
; 0.312  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.437      ;
; 0.334  ; ctrl_unit:Unit0|controller:U0|state.S4a     ; ctrl_unit:Unit0|controller:U0|state.S4_wait         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.459      ;
; 0.335  ; ctrl_unit:Unit0|controller:U0|state.S9b     ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.460      ;
; 0.347  ; datapath:Unit1|reg_file:U2|tmp_rf[7][7]     ; datapath:Unit1|reg_file:U2|RFr1[7]                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.472      ;
; 0.391  ; ctrl_unit:Unit0|controller:U0|state.S2      ; ctrl_unit:Unit0|controller:U0|state.S7              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.042      ; 0.517      ;
; 0.391  ; ctrl_unit:Unit0|controller:U0|state.S2      ; ctrl_unit:Unit0|controller:U0|state.S9              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.042      ; 0.517      ;
; 0.391  ; ctrl_unit:Unit0|controller:U0|state.S2      ; ctrl_unit:Unit0|controller:U0|state.S5              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.042      ; 0.517      ;
; 0.391  ; ctrl_unit:Unit0|controller:U0|state.S2      ; ctrl_unit:Unit0|controller:U0|state.LoadMemory      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.042      ; 0.517      ;
; 0.391  ; ctrl_unit:Unit0|controller:U0|state.S2      ; ctrl_unit:Unit0|controller:U0|state.S11             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.042      ; 0.517      ;
; 0.391  ; ctrl_unit:Unit0|controller:U0|state.S2      ; ctrl_unit:Unit0|controller:U0|state.S3              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.042      ; 0.517      ;
; 0.391  ; ctrl_unit:Unit0|controller:U0|state.S2      ; ctrl_unit:Unit0|controller:U0|state.S6              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.042      ; 0.517      ;
; 0.391  ; ctrl_unit:Unit0|controller:U0|state.S2      ; ctrl_unit:Unit0|controller:U0|state.S4              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.042      ; 0.517      ;
; 0.391  ; ctrl_unit:Unit0|controller:U0|state.S2      ; ctrl_unit:Unit0|controller:U0|state.SaveMemory      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.042      ; 0.517      ;
; 0.391  ; ctrl_unit:Unit0|controller:U0|state.S2      ; ctrl_unit:Unit0|controller:U0|state.S8              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.042      ; 0.517      ;
; 0.400  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[8]                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.524      ;
; 0.426  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[9]                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.550      ;
; 0.427  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[13]                 ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.551      ;
; 0.430  ; ctrl_unit:Unit0|controller:U0|state.S11a    ; ctrl_unit:Unit0|controller:U0|oe_ctrl               ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.035      ; 0.549      ;
; 0.436  ; ctrl_unit:Unit0|controller:U0|state.S3_wait ; ctrl_unit:Unit0|controller:U0|state.S3a             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.561      ;
; 0.440  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S11             ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.177      ; 0.231      ;
; 0.441  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S9              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.177      ; 0.232      ;
; 0.442  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S4              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.177      ; 0.233      ;
; 0.443  ; ctrl_unit:Unit0|controller:U0|state.S1a     ; ctrl_unit:Unit0|controller:U0|state.S1b             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.567      ;
; 0.443  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S8              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.177      ; 0.234      ;
; 0.446  ; ctrl_unit:Unit0|controller:U0|state.S5a     ; ctrl_unit:Unit0|controller:U0|state.S5_wait         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.569      ;
; 0.446  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S6              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.177      ; 0.237      ;
; 0.447  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S7              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.177      ; 0.238      ;
; 0.447  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.LoadMemory      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.177      ; 0.238      ;
; 0.448  ; ctrl_unit:Unit0|IR:U2|IRout[14]             ; ctrl_unit:Unit0|controller:U0|state.S5              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 0.177      ; 0.239      ;
; 0.449  ; datapath:Unit1|reg_file:U2|tmp_rf[15][11]   ; datapath:Unit1|reg_file:U2|RFr2[11]                 ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.041      ; 0.574      ;
+--------+---------------------------------------------+-----------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.991 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.094     ; 0.427      ;
; 1.014 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.138     ; 0.406      ;
; 1.028 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.140     ; 0.418      ;
; 1.168 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.144     ; 0.554      ;
; 1.178 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.146     ; 0.562      ;
; 1.218 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.232     ; 0.516      ;
; 1.292 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.156     ; 0.666      ;
; 1.296 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.097     ; 0.729      ;
; 1.299 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.156     ; 0.673      ;
; 1.300 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.098     ; 0.732      ;
; 1.300 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.110     ; 0.720      ;
; 1.330 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.232     ; 0.628      ;
; 1.333 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.143     ; 0.720      ;
; 1.342 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.232     ; 0.640      ;
; 1.356 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.145     ; 0.741      ;
; 1.356 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.147     ; 0.739      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'cpu_clk'                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.795      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.795      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.795      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.795      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.795      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.795      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.795      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.795      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.795      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.795      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.795      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.795      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.795      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.795      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.795      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.795      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'cpu_clk'                                                                                                                   ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.555 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.040      ; 0.679      ;
; 0.555 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.040      ; 0.679      ;
; 0.555 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.040      ; 0.679      ;
; 0.555 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.040      ; 0.679      ;
; 0.555 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.040      ; 0.679      ;
; 0.555 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.040      ; 0.679      ;
; 0.555 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.040      ; 0.679      ;
; 0.555 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.040      ; 0.679      ;
; 0.555 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.040      ; 0.679      ;
; 0.555 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.040      ; 0.679      ;
; 0.555 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.040      ; 0.679      ;
; 0.555 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.040      ; 0.679      ;
; 0.555 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.040      ; 0.679      ;
; 0.555 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.040      ; 0.679      ;
; 0.555 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.040      ; 0.679      ;
; 0.555 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.040      ; 0.679      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.LoadMemory                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.LoadMemory_a                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.LoadMemory_b                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.LoadMemory_wait                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S0                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S1                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S10                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S11                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S11_wait                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S11a                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S1_wait                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S1a                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S1b                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S2                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S3                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S3_wait                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S3a                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S3b                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S4                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S4_wait                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S4a                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S4b                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S5                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S5_wait                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S5a                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S5b                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S6                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S6a                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S7                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S7a                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S7b                                                                         ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|dataa          ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|dataa          ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datad            ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datad          ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datad            ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.573 ; 0.573        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.573 ; 0.573        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.573 ; 0.573        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|dataa          ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|dataa          ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.289 ; 0.512 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 0.734 ; 0.952 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.075 ; -0.210 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 0.023 ; -0.242 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                              ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port         ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                 ; 5.672 ; 5.989 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[0]      ; cpu_clk                                 ; 5.672 ; 5.989 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[1]      ; cpu_clk                                 ; 4.312 ; 4.471 ; Rise       ; cpu_clk                                 ;
; D_Mre_s           ; cpu_clk                                 ; 4.579 ; 4.778 ; Rise       ; cpu_clk                                 ;
; D_Mwe_s           ; cpu_clk                                 ; 5.831 ; 6.115 ; Rise       ; cpu_clk                                 ;
; D_PCld_s          ; cpu_clk                                 ; 6.718 ; 6.831 ; Rise       ; cpu_clk                                 ;
; D_RFr1a_s[*]      ; cpu_clk                                 ; 4.881 ; 5.107 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[0]     ; cpu_clk                                 ; 4.217 ; 4.361 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[1]     ; cpu_clk                                 ; 4.881 ; 5.107 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[2]     ; cpu_clk                                 ; 4.464 ; 4.631 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[3]     ; cpu_clk                                 ; 4.563 ; 4.777 ; Rise       ; cpu_clk                                 ;
; D_RFr1e_s         ; cpu_clk                                 ; 4.468 ; 4.650 ; Rise       ; cpu_clk                                 ;
; D_RFr2a_s[*]      ; cpu_clk                                 ; 4.986 ; 5.266 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[0]     ; cpu_clk                                 ; 4.986 ; 5.266 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[1]     ; cpu_clk                                 ; 4.939 ; 5.181 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[2]     ; cpu_clk                                 ; 4.935 ; 5.143 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[3]     ; cpu_clk                                 ; 4.479 ; 4.693 ; Rise       ; cpu_clk                                 ;
; D_RFr2e_s         ; cpu_clk                                 ; 4.238 ; 4.390 ; Rise       ; cpu_clk                                 ;
; D_RFs_s[*]        ; cpu_clk                                 ; 5.058 ; 5.291 ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[0]       ; cpu_clk                                 ; 4.970 ; 5.198 ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[1]       ; cpu_clk                                 ; 5.058 ; 5.291 ; Rise       ; cpu_clk                                 ;
; D_RFwa_s[*]       ; cpu_clk                                 ; 5.084 ; 5.347 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[0]      ; cpu_clk                                 ; 5.084 ; 5.347 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[1]      ; cpu_clk                                 ; 4.311 ; 4.505 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[2]      ; cpu_clk                                 ; 4.361 ; 4.565 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[3]      ; cpu_clk                                 ; 4.986 ; 5.196 ; Rise       ; cpu_clk                                 ;
; D_RFwe_s          ; cpu_clk                                 ; 4.900 ; 5.147 ; Rise       ; cpu_clk                                 ;
; D_addr_bus[*]     ; cpu_clk                                 ; 6.921 ; 7.157 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[0]    ; cpu_clk                                 ; 6.144 ; 6.315 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[1]    ; cpu_clk                                 ; 6.061 ; 6.295 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[2]    ; cpu_clk                                 ; 5.966 ; 6.210 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[3]    ; cpu_clk                                 ; 6.921 ; 7.154 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[4]    ; cpu_clk                                 ; 6.288 ; 6.705 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[5]    ; cpu_clk                                 ; 6.198 ; 6.643 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[6]    ; cpu_clk                                 ; 6.288 ; 6.487 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[7]    ; cpu_clk                                 ; 6.704 ; 6.987 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[8]    ; cpu_clk                                 ; 6.684 ; 7.157 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[9]    ; cpu_clk                                 ; 6.054 ; 6.329 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[10]   ; cpu_clk                                 ; 5.349 ; 5.530 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[11]   ; cpu_clk                                 ; 6.330 ; 6.638 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[12]   ; cpu_clk                                 ; 5.104 ; 5.325 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[13]   ; cpu_clk                                 ; 5.336 ; 5.485 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[14]   ; cpu_clk                                 ; 6.383 ; 6.399 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[15]   ; cpu_clk                                 ; 6.446 ; 6.430 ; Rise       ; cpu_clk                                 ;
; D_cur_state[*]    ; cpu_clk                                 ; 5.146 ; 5.388 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[0]   ; cpu_clk                                 ; 4.478 ; 4.667 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[1]   ; cpu_clk                                 ; 4.407 ; 4.583 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[2]   ; cpu_clk                                 ; 5.146 ; 5.388 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[3]   ; cpu_clk                                 ; 4.481 ; 4.681 ; Rise       ; cpu_clk                                 ;
; D_jpz_s           ; cpu_clk                                 ; 4.491 ; 4.696 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 2.315 ; 2.698 ; Rise       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 2.285 ; 2.668 ; Rise       ; cpu_clk                                 ;
; D_mdin_bus[*]     ; cpu_clk                                 ; 6.942 ; 7.220 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[0]    ; cpu_clk                                 ; 5.940 ; 6.169 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[1]    ; cpu_clk                                 ; 6.927 ; 7.199 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[2]    ; cpu_clk                                 ; 6.138 ; 6.360 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[3]    ; cpu_clk                                 ; 5.876 ; 6.028 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[4]    ; cpu_clk                                 ; 6.241 ; 6.459 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[5]    ; cpu_clk                                 ; 6.168 ; 6.327 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[6]    ; cpu_clk                                 ; 6.607 ; 6.929 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[7]    ; cpu_clk                                 ; 6.913 ; 7.137 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[8]    ; cpu_clk                                 ; 6.942 ; 7.203 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[9]    ; cpu_clk                                 ; 6.691 ; 6.939 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[10]   ; cpu_clk                                 ; 6.782 ; 7.039 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[11]   ; cpu_clk                                 ; 6.660 ; 6.879 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[12]   ; cpu_clk                                 ; 6.904 ; 7.220 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[13]   ; cpu_clk                                 ; 6.867 ; 7.132 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[14]   ; cpu_clk                                 ; 6.726 ; 7.013 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[15]   ; cpu_clk                                 ; 6.527 ; 6.720 ; Rise       ; cpu_clk                                 ;
; D_mdout_bus[*]    ; cpu_clk                                 ; 6.067 ; 6.371 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[0]   ; cpu_clk                                 ; 5.004 ; 5.216 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[1]   ; cpu_clk                                 ; 5.499 ; 5.788 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[2]   ; cpu_clk                                 ; 5.004 ; 5.228 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[3]   ; cpu_clk                                 ; 5.326 ; 5.585 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[4]   ; cpu_clk                                 ; 4.896 ; 5.072 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[5]   ; cpu_clk                                 ; 5.046 ; 5.303 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[6]   ; cpu_clk                                 ; 4.826 ; 5.016 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[7]   ; cpu_clk                                 ; 4.483 ; 4.652 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[8]   ; cpu_clk                                 ; 4.811 ; 5.009 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[9]   ; cpu_clk                                 ; 5.564 ; 5.841 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[10]  ; cpu_clk                                 ; 5.326 ; 5.585 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[11]  ; cpu_clk                                 ; 6.067 ; 6.371 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[12]  ; cpu_clk                                 ; 5.338 ; 5.584 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[13]  ; cpu_clk                                 ; 4.851 ; 5.048 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[14]  ; cpu_clk                                 ; 5.780 ; 6.123 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[15]  ; cpu_clk                                 ; 5.315 ; 5.585 ; Rise       ; cpu_clk                                 ;
; D_mem_addr[*]     ; cpu_clk                                 ; 7.138 ; 7.391 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[0]    ; cpu_clk                                 ; 6.149 ; 6.319 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[1]    ; cpu_clk                                 ; 6.091 ; 6.325 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[2]    ; cpu_clk                                 ; 5.956 ; 6.200 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[3]    ; cpu_clk                                 ; 7.138 ; 7.391 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[4]    ; cpu_clk                                 ; 6.307 ; 6.721 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[5]    ; cpu_clk                                 ; 6.208 ; 6.653 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[6]    ; cpu_clk                                 ; 6.298 ; 6.497 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[7]    ; cpu_clk                                 ; 6.754 ; 7.037 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[8]    ; cpu_clk                                 ; 6.785 ; 7.279 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[9]    ; cpu_clk                                 ; 6.064 ; 6.339 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[10]   ; cpu_clk                                 ; 5.513 ; 5.722 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[11]   ; cpu_clk                                 ; 6.340 ; 6.648 ; Rise       ; cpu_clk                                 ;
; D_oe_s            ; cpu_clk                                 ; 5.292 ; 5.618 ; Rise       ; cpu_clk                                 ;
; D_rfout_bus[*]    ; cpu_clk                                 ; 5.442 ; 5.710 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[0]   ; cpu_clk                                 ; 4.780 ; 5.038 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[1]   ; cpu_clk                                 ; 4.840 ; 5.109 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[2]   ; cpu_clk                                 ; 4.347 ; 4.522 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[3]   ; cpu_clk                                 ; 4.692 ; 4.867 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[4]   ; cpu_clk                                 ; 4.596 ; 4.792 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[5]   ; cpu_clk                                 ; 5.062 ; 5.382 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[6]   ; cpu_clk                                 ; 5.021 ; 5.300 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[7]   ; cpu_clk                                 ; 4.884 ; 5.122 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[8]   ; cpu_clk                                 ; 5.223 ; 5.467 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[9]   ; cpu_clk                                 ; 4.723 ; 4.936 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[10]  ; cpu_clk                                 ; 4.643 ; 4.850 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[11]  ; cpu_clk                                 ; 4.631 ; 4.819 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[12]  ; cpu_clk                                 ; 5.170 ; 5.407 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[13]  ; cpu_clk                                 ; 4.354 ; 4.491 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[14]  ; cpu_clk                                 ; 5.442 ; 5.710 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[15]  ; cpu_clk                                 ; 4.429 ; 4.614 ; Rise       ; cpu_clk                                 ;
; cpu_output[*]     ; cpu_clk                                 ; 6.183 ; 6.525 ; Rise       ; cpu_clk                                 ;
;  cpu_output[0]    ; cpu_clk                                 ; 5.044 ; 5.256 ; Rise       ; cpu_clk                                 ;
;  cpu_output[1]    ; cpu_clk                                 ; 5.489 ; 5.778 ; Rise       ; cpu_clk                                 ;
;  cpu_output[2]    ; cpu_clk                                 ; 5.922 ; 6.202 ; Rise       ; cpu_clk                                 ;
;  cpu_output[3]    ; cpu_clk                                 ; 5.176 ; 5.425 ; Rise       ; cpu_clk                                 ;
;  cpu_output[4]    ; cpu_clk                                 ; 4.712 ; 4.872 ; Rise       ; cpu_clk                                 ;
;  cpu_output[5]    ; cpu_clk                                 ; 5.939 ; 6.252 ; Rise       ; cpu_clk                                 ;
;  cpu_output[6]    ; cpu_clk                                 ; 5.612 ; 5.844 ; Rise       ; cpu_clk                                 ;
;  cpu_output[7]    ; cpu_clk                                 ; 4.483 ; 4.652 ; Rise       ; cpu_clk                                 ;
;  cpu_output[8]    ; cpu_clk                                 ; 4.787 ; 4.994 ; Rise       ; cpu_clk                                 ;
;  cpu_output[9]    ; cpu_clk                                 ; 5.554 ; 5.831 ; Rise       ; cpu_clk                                 ;
;  cpu_output[10]   ; cpu_clk                                 ; 5.189 ; 5.441 ; Rise       ; cpu_clk                                 ;
;  cpu_output[11]   ; cpu_clk                                 ; 6.183 ; 6.525 ; Rise       ; cpu_clk                                 ;
;  cpu_output[12]   ; cpu_clk                                 ; 5.358 ; 5.604 ; Rise       ; cpu_clk                                 ;
;  cpu_output[13]   ; cpu_clk                                 ; 4.872 ; 5.069 ; Rise       ; cpu_clk                                 ;
;  cpu_output[14]   ; cpu_clk                                 ; 5.964 ; 6.333 ; Rise       ; cpu_clk                                 ;
;  cpu_output[15]   ; cpu_clk                                 ; 5.305 ; 5.575 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 2.315 ; 2.698 ; Fall       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 2.285 ; 2.668 ; Fall       ; cpu_clk                                 ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.023 ; 6.399 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.083 ; 5.254 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.127 ; 5.408 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.180 ; 5.424 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.162 ; 5.460 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.897 ; 5.156 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.434 ; 5.773 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.453 ; 5.747 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.819 ; 6.201 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.023 ; 6.399 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.658 ; 5.994 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.365 ; 5.667 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.981 ; 6.382 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.088 ; 5.348 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.382 ; 4.548 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.713 ; 4.948 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.183 ; 4.365 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.698 ; 4.888 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.088 ; 5.348 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.775 ; 4.961 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.413 ; 4.594 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.650 ; 4.920 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.124 ; 6.521 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.088 ; 5.258 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.157 ; 5.438 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.170 ; 5.414 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.379 ; 5.697 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.916 ; 5.172 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.444 ; 5.783 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.463 ; 5.757 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.869 ; 6.251 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.124 ; 6.521 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.668 ; 6.004 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.529 ; 5.859 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.991 ; 6.392 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                      ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port         ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                 ; 4.169 ; 4.321 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[0]      ; cpu_clk                                 ; 5.511 ; 5.817 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[1]      ; cpu_clk                                 ; 4.169 ; 4.321 ; Rise       ; cpu_clk                                 ;
; D_Mre_s           ; cpu_clk                                 ; 4.427 ; 4.618 ; Rise       ; cpu_clk                                 ;
; D_Mwe_s           ; cpu_clk                                 ; 5.661 ; 5.936 ; Rise       ; cpu_clk                                 ;
; D_PCld_s          ; cpu_clk                                 ; 4.932 ; 5.135 ; Rise       ; cpu_clk                                 ;
; D_RFr1a_s[*]      ; cpu_clk                                 ; 4.077 ; 4.214 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[0]     ; cpu_clk                                 ; 4.077 ; 4.214 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[1]     ; cpu_clk                                 ; 4.717 ; 4.935 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[2]     ; cpu_clk                                 ; 4.314 ; 4.474 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[3]     ; cpu_clk                                 ; 4.411 ; 4.618 ; Rise       ; cpu_clk                                 ;
; D_RFr1e_s         ; cpu_clk                                 ; 4.320 ; 4.496 ; Rise       ; cpu_clk                                 ;
; D_RFr2a_s[*]      ; cpu_clk                                 ; 4.328 ; 4.533 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[0]     ; cpu_clk                                 ; 4.818 ; 5.087 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[1]     ; cpu_clk                                 ; 4.773 ; 5.006 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[2]     ; cpu_clk                                 ; 4.765 ; 4.965 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[3]     ; cpu_clk                                 ; 4.328 ; 4.533 ; Rise       ; cpu_clk                                 ;
; D_RFr2e_s         ; cpu_clk                                 ; 4.097 ; 4.243 ; Rise       ; cpu_clk                                 ;
; D_RFs_s[*]        ; cpu_clk                                 ; 4.798 ; 5.018 ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[0]       ; cpu_clk                                 ; 4.798 ; 5.018 ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[1]       ; cpu_clk                                 ; 4.883 ; 5.107 ; Rise       ; cpu_clk                                 ;
; D_RFwa_s[*]       ; cpu_clk                                 ; 4.168 ; 4.355 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[0]      ; cpu_clk                                 ; 4.912 ; 5.165 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[1]      ; cpu_clk                                 ; 4.168 ; 4.355 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[2]      ; cpu_clk                                 ; 4.216 ; 4.413 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[3]      ; cpu_clk                                 ; 4.815 ; 5.017 ; Rise       ; cpu_clk                                 ;
; D_RFwe_s          ; cpu_clk                                 ; 4.733 ; 4.970 ; Rise       ; cpu_clk                                 ;
; D_addr_bus[*]     ; cpu_clk                                 ; 4.521 ; 4.709 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[0]    ; cpu_clk                                 ; 5.004 ; 5.259 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[1]    ; cpu_clk                                 ; 5.277 ; 5.498 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[2]    ; cpu_clk                                 ; 5.374 ; 5.635 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[3]    ; cpu_clk                                 ; 5.168 ; 5.399 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[4]    ; cpu_clk                                 ; 5.080 ; 5.371 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[5]    ; cpu_clk                                 ; 5.568 ; 5.846 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[6]    ; cpu_clk                                 ; 5.456 ; 5.742 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[7]    ; cpu_clk                                 ; 5.890 ; 6.287 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[8]    ; cpu_clk                                 ; 5.411 ; 5.711 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[9]    ; cpu_clk                                 ; 5.618 ; 5.768 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[10]   ; cpu_clk                                 ; 4.521 ; 4.709 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[11]   ; cpu_clk                                 ; 5.016 ; 5.289 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[12]   ; cpu_clk                                 ; 4.548 ; 4.737 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[13]   ; cpu_clk                                 ; 4.636 ; 4.833 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[14]   ; cpu_clk                                 ; 4.823 ; 5.082 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[15]   ; cpu_clk                                 ; 4.887 ; 5.117 ; Rise       ; cpu_clk                                 ;
; D_cur_state[*]    ; cpu_clk                                 ; 4.259 ; 4.428 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[0]   ; cpu_clk                                 ; 4.329 ; 4.511 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[1]   ; cpu_clk                                 ; 4.259 ; 4.428 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[2]   ; cpu_clk                                 ; 4.968 ; 5.201 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[3]   ; cpu_clk                                 ; 4.334 ; 4.527 ; Rise       ; cpu_clk                                 ;
; D_jpz_s           ; cpu_clk                                 ; 4.341 ; 4.539 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 2.260 ; 2.643 ; Rise       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 2.230 ; 2.613 ; Rise       ; cpu_clk                                 ;
; D_mdin_bus[*]     ; cpu_clk                                 ; 4.783 ; 5.008 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[0]    ; cpu_clk                                 ; 5.183 ; 5.508 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[1]    ; cpu_clk                                 ; 5.615 ; 5.911 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[2]    ; cpu_clk                                 ; 5.076 ; 5.339 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[3]    ; cpu_clk                                 ; 4.783 ; 5.008 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[4]    ; cpu_clk                                 ; 5.054 ; 5.293 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[5]    ; cpu_clk                                 ; 5.110 ; 5.342 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[6]    ; cpu_clk                                 ; 5.291 ; 5.635 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[7]    ; cpu_clk                                 ; 5.688 ; 5.990 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[8]    ; cpu_clk                                 ; 5.776 ; 6.082 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[9]    ; cpu_clk                                 ; 5.376 ; 5.701 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[10]   ; cpu_clk                                 ; 5.312 ; 5.568 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[11]   ; cpu_clk                                 ; 5.323 ; 5.623 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[12]   ; cpu_clk                                 ; 5.456 ; 5.805 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[13]   ; cpu_clk                                 ; 5.416 ; 5.757 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[14]   ; cpu_clk                                 ; 5.254 ; 5.586 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[15]   ; cpu_clk                                 ; 5.016 ; 5.296 ; Rise       ; cpu_clk                                 ;
; D_mdout_bus[*]    ; cpu_clk                                 ; 4.335 ; 4.498 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[0]   ; cpu_clk                                 ; 4.832 ; 5.036 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[1]   ; cpu_clk                                 ; 5.312 ; 5.591 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[2]   ; cpu_clk                                 ; 4.833 ; 5.048 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[3]   ; cpu_clk                                 ; 5.142 ; 5.391 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[4]   ; cpu_clk                                 ; 4.727 ; 4.897 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[5]   ; cpu_clk                                 ; 4.873 ; 5.120 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[6]   ; cpu_clk                                 ; 4.662 ; 4.844 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[7]   ; cpu_clk                                 ; 4.335 ; 4.498 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[8]   ; cpu_clk                                 ; 4.652 ; 4.843 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[9]   ; cpu_clk                                 ; 5.371 ; 5.637 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[10]  ; cpu_clk                                 ; 5.140 ; 5.389 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[11]  ; cpu_clk                                 ; 5.853 ; 6.145 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[12]  ; cpu_clk                                 ; 5.153 ; 5.390 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[13]  ; cpu_clk                                 ; 4.684 ; 4.874 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[14]  ; cpu_clk                                 ; 5.581 ; 5.912 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[15]  ; cpu_clk                                 ; 5.132 ; 5.391 ; Rise       ; cpu_clk                                 ;
; D_mem_addr[*]     ; cpu_clk                                 ; 4.677 ; 4.891 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[0]    ; cpu_clk                                 ; 5.008 ; 5.262 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[1]    ; cpu_clk                                 ; 5.307 ; 5.528 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[2]    ; cpu_clk                                 ; 5.364 ; 5.625 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[3]    ; cpu_clk                                 ; 5.376 ; 5.627 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[4]    ; cpu_clk                                 ; 5.098 ; 5.388 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[5]    ; cpu_clk                                 ; 5.578 ; 5.856 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[6]    ; cpu_clk                                 ; 5.466 ; 5.752 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[7]    ; cpu_clk                                 ; 5.940 ; 6.337 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[8]    ; cpu_clk                                 ; 5.506 ; 5.828 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[9]    ; cpu_clk                                 ; 5.628 ; 5.778 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[10]   ; cpu_clk                                 ; 4.677 ; 4.891 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[11]   ; cpu_clk                                 ; 5.026 ; 5.299 ; Rise       ; cpu_clk                                 ;
; D_oe_s            ; cpu_clk                                 ; 5.112 ; 5.427 ; Rise       ; cpu_clk                                 ;
; D_rfout_bus[*]    ; cpu_clk                                 ; 4.200 ; 4.339 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[0]   ; cpu_clk                                 ; 4.620 ; 4.869 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[1]   ; cpu_clk                                 ; 4.674 ; 4.933 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[2]   ; cpu_clk                                 ; 4.200 ; 4.368 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[3]   ; cpu_clk                                 ; 4.531 ; 4.699 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[4]   ; cpu_clk                                 ; 4.444 ; 4.633 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[5]   ; cpu_clk                                 ; 4.890 ; 5.198 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[6]   ; cpu_clk                                 ; 4.850 ; 5.119 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[7]   ; cpu_clk                                 ; 4.716 ; 4.945 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[8]   ; cpu_clk                                 ; 5.041 ; 5.275 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[9]   ; cpu_clk                                 ; 4.562 ; 4.767 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[10]  ; cpu_clk                                 ; 4.483 ; 4.682 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[11]  ; cpu_clk                                 ; 4.473 ; 4.653 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[12]  ; cpu_clk                                 ; 4.992 ; 5.220 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[13]  ; cpu_clk                                 ; 4.206 ; 4.339 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[14]  ; cpu_clk                                 ; 5.253 ; 5.511 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[15]  ; cpu_clk                                 ; 4.280 ; 4.458 ; Rise       ; cpu_clk                                 ;
; cpu_output[*]     ; cpu_clk                                 ; 4.335 ; 4.498 ; Rise       ; cpu_clk                                 ;
;  cpu_output[0]    ; cpu_clk                                 ; 4.872 ; 5.076 ; Rise       ; cpu_clk                                 ;
;  cpu_output[1]    ; cpu_clk                                 ; 5.302 ; 5.581 ; Rise       ; cpu_clk                                 ;
;  cpu_output[2]    ; cpu_clk                                 ; 5.750 ; 6.022 ; Rise       ; cpu_clk                                 ;
;  cpu_output[3]    ; cpu_clk                                 ; 4.997 ; 5.236 ; Rise       ; cpu_clk                                 ;
;  cpu_output[4]    ; cpu_clk                                 ; 4.551 ; 4.706 ; Rise       ; cpu_clk                                 ;
;  cpu_output[5]    ; cpu_clk                                 ; 5.765 ; 6.069 ; Rise       ; cpu_clk                                 ;
;  cpu_output[6]    ; cpu_clk                                 ; 5.451 ; 5.677 ; Rise       ; cpu_clk                                 ;
;  cpu_output[7]    ; cpu_clk                                 ; 4.335 ; 4.498 ; Rise       ; cpu_clk                                 ;
;  cpu_output[8]    ; cpu_clk                                 ; 4.628 ; 4.828 ; Rise       ; cpu_clk                                 ;
;  cpu_output[9]    ; cpu_clk                                 ; 5.361 ; 5.627 ; Rise       ; cpu_clk                                 ;
;  cpu_output[10]   ; cpu_clk                                 ; 5.010 ; 5.253 ; Rise       ; cpu_clk                                 ;
;  cpu_output[11]   ; cpu_clk                                 ; 5.965 ; 6.293 ; Rise       ; cpu_clk                                 ;
;  cpu_output[12]   ; cpu_clk                                 ; 5.173 ; 5.410 ; Rise       ; cpu_clk                                 ;
;  cpu_output[13]   ; cpu_clk                                 ; 4.705 ; 4.895 ; Rise       ; cpu_clk                                 ;
;  cpu_output[14]   ; cpu_clk                                 ; 5.758 ; 6.113 ; Rise       ; cpu_clk                                 ;
;  cpu_output[15]   ; cpu_clk                                 ; 5.122 ; 5.381 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 2.260 ; 2.643 ; Fall       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 2.230 ; 2.613 ; Fall       ; cpu_clk                                 ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.524 ; 4.715 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.524 ; 4.715 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.880 ; 5.128 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.872 ; 5.134 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.689 ; 4.940 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.724 ; 4.973 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.236 ; 5.564 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.235 ; 5.520 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.608 ; 5.977 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.768 ; 6.112 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.452 ; 5.777 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.130 ; 5.397 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.706 ; 6.079 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.038 ; 4.214 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.222 ; 4.382 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.543 ; 4.771 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.038 ; 4.214 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.525 ; 4.708 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.903 ; 5.152 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.601 ; 4.780 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.259 ; 4.433 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.486 ; 4.746 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.528 ; 4.718 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.528 ; 4.718 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.910 ; 5.158 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.862 ; 5.124 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.897 ; 5.168 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.742 ; 4.990 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.246 ; 5.574 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.245 ; 5.530 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.658 ; 6.027 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.863 ; 6.229 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.462 ; 5.787 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.286 ; 5.579 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.716 ; 6.089 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 5.273 ; 5.259 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.338 ; 5.324 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 5.287 ; 5.286 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 6.332 ; 6.367 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 5.356 ; 5.342 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 5.338 ; 5.324 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 6.222 ; 6.257 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 6.439 ; 6.474 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.309 ; 5.308 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 5.286 ; 5.285 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.338 ; 5.324 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.487 ; 5.473 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.282 ; 5.268 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.282 ; 5.268 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.338 ; 5.324 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.274 ; 5.273 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.273 ; 5.259 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 5.090 ; 5.076 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.152 ; 5.138 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 5.112 ; 5.111 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 6.151 ; 6.186 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 5.169 ; 5.155 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 5.152 ; 5.138 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 6.038 ; 6.073 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 6.247 ; 6.282 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.134 ; 5.133 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 5.112 ; 5.111 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.152 ; 5.138 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.295 ; 5.281 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.098 ; 5.084 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.098 ; 5.084 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.152 ; 5.138 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.100 ; 5.099 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.090 ; 5.076 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 5.559     ; 5.570     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.640     ; 5.654     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 5.584     ; 5.585     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 6.682     ; 6.647     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 5.659     ; 5.673     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 5.619     ; 5.633     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 6.568     ; 6.533     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 6.813     ; 6.778     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.624     ; 5.625     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 5.581     ; 5.582     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.619     ; 5.633     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.809     ; 5.823     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.569     ; 5.583     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.569     ; 5.583     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.619     ; 5.633     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.569     ; 5.570     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.559     ; 5.573     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 5.364     ; 5.378     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.441     ; 5.455     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 5.398     ; 5.399     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 6.488     ; 6.453     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 5.460     ; 5.474     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 5.422     ; 5.436     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 6.371     ; 6.336     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 6.607     ; 6.572     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.436     ; 5.437     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 5.395     ; 5.396     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.422     ; 5.436     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.604     ; 5.618     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.373     ; 5.387     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.373     ; 5.387     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.422     ; 5.436     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.383     ; 5.384     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.364     ; 5.378     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                      ;
+------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                    ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                         ; -6.235    ; -2.882 ; -0.678   ; 0.555   ; -3.000              ;
;  cpu_clk                                 ; -6.235    ; -2.882 ; -0.678   ; 0.555   ; -3.000              ;
;  ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -2.736    ; 0.991  ; N/A      ; N/A     ; 0.416               ;
; Design-wide TNS                          ; -1658.746 ; -2.997 ; -10.848  ; 0.0     ; -541.305            ;
;  cpu_clk                                 ; -1618.909 ; -2.997 ; -10.848  ; 0.000   ; -541.305            ;
;  ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -39.837   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------+-----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.567 ; 0.671 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 1.429 ; 1.532 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.079 ; -0.011 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 0.027 ; -0.057 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port         ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                 ; 10.383 ; 10.617 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[0]      ; cpu_clk                                 ; 10.383 ; 10.617 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[1]      ; cpu_clk                                 ; 8.101  ; 8.165  ; Rise       ; cpu_clk                                 ;
; D_Mre_s           ; cpu_clk                                 ; 8.790  ; 8.761  ; Rise       ; cpu_clk                                 ;
; D_Mwe_s           ; cpu_clk                                 ; 10.788 ; 10.824 ; Rise       ; cpu_clk                                 ;
; D_PCld_s          ; cpu_clk                                 ; 12.997 ; 12.999 ; Rise       ; cpu_clk                                 ;
; D_RFr1a_s[*]      ; cpu_clk                                 ; 9.361  ; 9.290  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[0]     ; cpu_clk                                 ; 7.955  ; 8.007  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[1]     ; cpu_clk                                 ; 9.361  ; 9.290  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[2]     ; cpu_clk                                 ; 8.485  ; 8.469  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[3]     ; cpu_clk                                 ; 8.724  ; 8.718  ; Rise       ; cpu_clk                                 ;
; D_RFr1e_s         ; cpu_clk                                 ; 8.524  ; 8.485  ; Rise       ; cpu_clk                                 ;
; D_RFr2a_s[*]      ; cpu_clk                                 ; 9.566  ; 9.606  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[0]     ; cpu_clk                                 ; 9.566  ; 9.606  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[1]     ; cpu_clk                                 ; 9.439  ; 9.402  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[2]     ; cpu_clk                                 ; 9.394  ; 9.324  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[3]     ; cpu_clk                                 ; 8.460  ; 8.592  ; Rise       ; cpu_clk                                 ;
; D_RFr2e_s         ; cpu_clk                                 ; 7.988  ; 8.047  ; Rise       ; cpu_clk                                 ;
; D_RFs_s[*]        ; cpu_clk                                 ; 9.695  ; 9.613  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[0]       ; cpu_clk                                 ; 9.496  ; 9.431  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[1]       ; cpu_clk                                 ; 9.695  ; 9.613  ; Rise       ; cpu_clk                                 ;
; D_RFwa_s[*]       ; cpu_clk                                 ; 9.807  ; 9.724  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[0]      ; cpu_clk                                 ; 9.807  ; 9.724  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[1]      ; cpu_clk                                 ; 8.229  ; 8.294  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[2]      ; cpu_clk                                 ; 8.277  ; 8.366  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[3]      ; cpu_clk                                 ; 9.467  ; 9.401  ; Rise       ; cpu_clk                                 ;
; D_RFwe_s          ; cpu_clk                                 ; 9.305  ; 9.380  ; Rise       ; cpu_clk                                 ;
; D_addr_bus[*]     ; cpu_clk                                 ; 13.148 ; 13.230 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[0]    ; cpu_clk                                 ; 11.707 ; 11.665 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[1]    ; cpu_clk                                 ; 11.673 ; 11.607 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[2]    ; cpu_clk                                 ; 11.341 ; 11.383 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[3]    ; cpu_clk                                 ; 13.141 ; 13.230 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[4]    ; cpu_clk                                 ; 12.261 ; 12.222 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[5]    ; cpu_clk                                 ; 12.130 ; 12.200 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[6]    ; cpu_clk                                 ; 11.935 ; 11.866 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[7]    ; cpu_clk                                 ; 12.892 ; 12.875 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[8]    ; cpu_clk                                 ; 13.148 ; 13.169 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[9]    ; cpu_clk                                 ; 11.756 ; 11.618 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[10]   ; cpu_clk                                 ; 10.179 ; 10.252 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[11]   ; cpu_clk                                 ; 12.246 ; 12.264 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[12]   ; cpu_clk                                 ; 9.734  ; 9.731  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[13]   ; cpu_clk                                 ; 10.183 ; 10.144 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[14]   ; cpu_clk                                 ; 11.985 ; 12.039 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[15]   ; cpu_clk                                 ; 12.161 ; 12.100 ; Rise       ; cpu_clk                                 ;
; D_cur_state[*]    ; cpu_clk                                 ; 9.847  ; 9.767  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[0]   ; cpu_clk                                 ; 8.584  ; 8.578  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[1]   ; cpu_clk                                 ; 8.315  ; 8.361  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[2]   ; cpu_clk                                 ; 9.847  ; 9.767  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[3]   ; cpu_clk                                 ; 8.512  ; 8.518  ; Rise       ; cpu_clk                                 ;
; D_jpz_s           ; cpu_clk                                 ; 8.621  ; 8.629  ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 4.247  ; 4.374  ; Rise       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 4.217  ; 4.344  ; Rise       ; cpu_clk                                 ;
; D_mdin_bus[*]     ; cpu_clk                                 ; 13.446 ; 13.464 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[0]    ; cpu_clk                                 ; 11.386 ; 11.478 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[1]    ; cpu_clk                                 ; 13.446 ; 13.283 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[2]    ; cpu_clk                                 ; 11.902 ; 11.883 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[3]    ; cpu_clk                                 ; 11.394 ; 11.310 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[4]    ; cpu_clk                                 ; 12.135 ; 12.039 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[5]    ; cpu_clk                                 ; 11.978 ; 11.881 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[6]    ; cpu_clk                                 ; 12.766 ; 12.841 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[7]    ; cpu_clk                                 ; 12.892 ; 12.988 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[8]    ; cpu_clk                                 ; 12.964 ; 13.085 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[9]    ; cpu_clk                                 ; 13.007 ; 12.984 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[10]   ; cpu_clk                                 ; 13.214 ; 13.143 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[11]   ; cpu_clk                                 ; 12.922 ; 12.832 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[12]   ; cpu_clk                                 ; 13.433 ; 13.464 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[13]   ; cpu_clk                                 ; 13.405 ; 13.312 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[14]   ; cpu_clk                                 ; 12.926 ; 13.097 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[15]   ; cpu_clk                                 ; 12.632 ; 12.624 ; Rise       ; cpu_clk                                 ;
; D_mdout_bus[*]    ; cpu_clk                                 ; 11.665 ; 11.486 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[0]   ; cpu_clk                                 ; 9.522  ; 9.512  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[1]   ; cpu_clk                                 ; 10.529 ; 10.504 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[2]   ; cpu_clk                                 ; 9.612  ; 9.602  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[3]   ; cpu_clk                                 ; 10.186 ; 10.183 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[4]   ; cpu_clk                                 ; 9.412  ; 9.311  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[5]   ; cpu_clk                                 ; 9.506  ; 9.635  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[6]   ; cpu_clk                                 ; 9.190  ; 9.176  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[7]   ; cpu_clk                                 ; 8.494  ; 8.497  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[8]   ; cpu_clk                                 ; 9.085  ; 9.088  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[9]   ; cpu_clk                                 ; 10.636 ; 10.556 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[10]  ; cpu_clk                                 ; 10.252 ; 10.215 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[11]  ; cpu_clk                                 ; 11.665 ; 11.486 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[12]  ; cpu_clk                                 ; 10.245 ; 10.149 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[13]  ; cpu_clk                                 ; 9.258  ; 9.228  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[14]  ; cpu_clk                                 ; 11.095 ; 11.086 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[15]  ; cpu_clk                                 ; 10.145 ; 10.178 ; Rise       ; cpu_clk                                 ;
; D_mem_addr[*]     ; cpu_clk                                 ; 13.642 ; 13.668 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[0]    ; cpu_clk                                 ; 11.727 ; 11.681 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[1]    ; cpu_clk                                 ; 11.703 ; 11.637 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[2]    ; cpu_clk                                 ; 11.331 ; 11.373 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[3]    ; cpu_clk                                 ; 13.642 ; 13.668 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[4]    ; cpu_clk                                 ; 12.286 ; 12.245 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[5]    ; cpu_clk                                 ; 12.140 ; 12.210 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[6]    ; cpu_clk                                 ; 11.945 ; 11.876 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[7]    ; cpu_clk                                 ; 12.942 ; 12.925 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[8]    ; cpu_clk                                 ; 13.404 ; 13.406 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[9]    ; cpu_clk                                 ; 11.766 ; 11.628 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[10]   ; cpu_clk                                 ; 10.627 ; 10.660 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[11]   ; cpu_clk                                 ; 12.256 ; 12.274 ; Rise       ; cpu_clk                                 ;
; D_oe_s            ; cpu_clk                                 ; 10.158 ; 10.196 ; Rise       ; cpu_clk                                 ;
; D_rfout_bus[*]    ; cpu_clk                                 ; 10.317 ; 10.262 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[0]   ; cpu_clk                                 ; 9.066  ; 9.178  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[1]   ; cpu_clk                                 ; 9.256  ; 9.368  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[2]   ; cpu_clk                                 ; 8.252  ; 8.283  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[3]   ; cpu_clk                                 ; 8.970  ; 8.895  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[4]   ; cpu_clk                                 ; 8.717  ; 8.699  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[5]   ; cpu_clk                                 ; 9.672  ; 9.815  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[6]   ; cpu_clk                                 ; 9.578  ; 9.670  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[7]   ; cpu_clk                                 ; 9.387  ; 9.414  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[8]   ; cpu_clk                                 ; 9.993  ; 9.902  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[9]   ; cpu_clk                                 ; 8.968  ; 8.990  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[10]  ; cpu_clk                                 ; 8.891  ; 8.883  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[11]  ; cpu_clk                                 ; 8.922  ; 8.865  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[12]  ; cpu_clk                                 ; 9.843  ; 9.764  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[13]  ; cpu_clk                                 ; 8.304  ; 8.270  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[14]  ; cpu_clk                                 ; 10.317 ; 10.262 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[15]  ; cpu_clk                                 ; 8.422  ; 8.460  ; Rise       ; cpu_clk                                 ;
; cpu_output[*]     ; cpu_clk                                 ; 11.860 ; 11.746 ; Rise       ; cpu_clk                                 ;
;  cpu_output[0]    ; cpu_clk                                 ; 9.562  ; 9.552  ; Rise       ; cpu_clk                                 ;
;  cpu_output[1]    ; cpu_clk                                 ; 10.519 ; 10.494 ; Rise       ; cpu_clk                                 ;
;  cpu_output[2]    ; cpu_clk                                 ; 10.965 ; 11.055 ; Rise       ; cpu_clk                                 ;
;  cpu_output[3]    ; cpu_clk                                 ; 9.877  ; 9.898  ; Rise       ; cpu_clk                                 ;
;  cpu_output[4]    ; cpu_clk                                 ; 8.990  ; 8.933  ; Rise       ; cpu_clk                                 ;
;  cpu_output[5]    ; cpu_clk                                 ; 10.827 ; 11.061 ; Rise       ; cpu_clk                                 ;
;  cpu_output[6]    ; cpu_clk                                 ; 10.257 ; 10.371 ; Rise       ; cpu_clk                                 ;
;  cpu_output[7]    ; cpu_clk                                 ; 8.494  ; 8.497  ; Rise       ; cpu_clk                                 ;
;  cpu_output[8]    ; cpu_clk                                 ; 9.077  ; 9.083  ; Rise       ; cpu_clk                                 ;
;  cpu_output[9]    ; cpu_clk                                 ; 10.626 ; 10.546 ; Rise       ; cpu_clk                                 ;
;  cpu_output[10]   ; cpu_clk                                 ; 9.881  ; 9.900  ; Rise       ; cpu_clk                                 ;
;  cpu_output[11]   ; cpu_clk                                 ; 11.860 ; 11.746 ; Rise       ; cpu_clk                                 ;
;  cpu_output[12]   ; cpu_clk                                 ; 10.265 ; 10.169 ; Rise       ; cpu_clk                                 ;
;  cpu_output[13]   ; cpu_clk                                 ; 9.257  ; 9.229  ; Rise       ; cpu_clk                                 ;
;  cpu_output[14]   ; cpu_clk                                 ; 11.471 ; 11.453 ; Rise       ; cpu_clk                                 ;
;  cpu_output[15]   ; cpu_clk                                 ; 10.135 ; 10.168 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 4.247  ; 4.374  ; Fall       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 4.217  ; 4.344  ; Fall       ; cpu_clk                                 ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.758 ; 11.722 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.700  ; 9.663  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.920  ; 9.822  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.857  ; 9.899  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.912  ; 9.993  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.346  ; 9.365  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.466 ; 10.498 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.503 ; 10.473 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.328 ; 11.296 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.758 ; 11.722 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.056 ; 10.935 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.382 ; 10.412 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.660 ; 11.706 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.712  ; 9.668  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.277  ; 8.267  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.926  ; 8.965  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.916  ; 7.875  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.013  ; 8.868  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.712  ; 9.668  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.985  ; 8.890  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.360  ; 8.295  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.812  ; 8.939  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.014 ; 11.959 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.720  ; 9.679  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.950  ; 9.852  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.847  ; 9.889  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.413 ; 10.431 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.371  ; 9.388  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.476 ; 10.508 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.513 ; 10.483 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.378 ; 11.346 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.014 ; 11.959 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.066 ; 10.945 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.830 ; 10.820 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.670 ; 11.716 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                      ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port         ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                 ; 4.169 ; 4.321 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[0]      ; cpu_clk                                 ; 5.511 ; 5.817 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[1]      ; cpu_clk                                 ; 4.169 ; 4.321 ; Rise       ; cpu_clk                                 ;
; D_Mre_s           ; cpu_clk                                 ; 4.427 ; 4.618 ; Rise       ; cpu_clk                                 ;
; D_Mwe_s           ; cpu_clk                                 ; 5.661 ; 5.936 ; Rise       ; cpu_clk                                 ;
; D_PCld_s          ; cpu_clk                                 ; 4.932 ; 5.135 ; Rise       ; cpu_clk                                 ;
; D_RFr1a_s[*]      ; cpu_clk                                 ; 4.077 ; 4.214 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[0]     ; cpu_clk                                 ; 4.077 ; 4.214 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[1]     ; cpu_clk                                 ; 4.717 ; 4.935 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[2]     ; cpu_clk                                 ; 4.314 ; 4.474 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[3]     ; cpu_clk                                 ; 4.411 ; 4.618 ; Rise       ; cpu_clk                                 ;
; D_RFr1e_s         ; cpu_clk                                 ; 4.320 ; 4.496 ; Rise       ; cpu_clk                                 ;
; D_RFr2a_s[*]      ; cpu_clk                                 ; 4.328 ; 4.533 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[0]     ; cpu_clk                                 ; 4.818 ; 5.087 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[1]     ; cpu_clk                                 ; 4.773 ; 5.006 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[2]     ; cpu_clk                                 ; 4.765 ; 4.965 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[3]     ; cpu_clk                                 ; 4.328 ; 4.533 ; Rise       ; cpu_clk                                 ;
; D_RFr2e_s         ; cpu_clk                                 ; 4.097 ; 4.243 ; Rise       ; cpu_clk                                 ;
; D_RFs_s[*]        ; cpu_clk                                 ; 4.798 ; 5.018 ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[0]       ; cpu_clk                                 ; 4.798 ; 5.018 ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[1]       ; cpu_clk                                 ; 4.883 ; 5.107 ; Rise       ; cpu_clk                                 ;
; D_RFwa_s[*]       ; cpu_clk                                 ; 4.168 ; 4.355 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[0]      ; cpu_clk                                 ; 4.912 ; 5.165 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[1]      ; cpu_clk                                 ; 4.168 ; 4.355 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[2]      ; cpu_clk                                 ; 4.216 ; 4.413 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[3]      ; cpu_clk                                 ; 4.815 ; 5.017 ; Rise       ; cpu_clk                                 ;
; D_RFwe_s          ; cpu_clk                                 ; 4.733 ; 4.970 ; Rise       ; cpu_clk                                 ;
; D_addr_bus[*]     ; cpu_clk                                 ; 4.521 ; 4.709 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[0]    ; cpu_clk                                 ; 5.004 ; 5.259 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[1]    ; cpu_clk                                 ; 5.277 ; 5.498 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[2]    ; cpu_clk                                 ; 5.374 ; 5.635 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[3]    ; cpu_clk                                 ; 5.168 ; 5.399 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[4]    ; cpu_clk                                 ; 5.080 ; 5.371 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[5]    ; cpu_clk                                 ; 5.568 ; 5.846 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[6]    ; cpu_clk                                 ; 5.456 ; 5.742 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[7]    ; cpu_clk                                 ; 5.890 ; 6.287 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[8]    ; cpu_clk                                 ; 5.411 ; 5.711 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[9]    ; cpu_clk                                 ; 5.618 ; 5.768 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[10]   ; cpu_clk                                 ; 4.521 ; 4.709 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[11]   ; cpu_clk                                 ; 5.016 ; 5.289 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[12]   ; cpu_clk                                 ; 4.548 ; 4.737 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[13]   ; cpu_clk                                 ; 4.636 ; 4.833 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[14]   ; cpu_clk                                 ; 4.823 ; 5.082 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[15]   ; cpu_clk                                 ; 4.887 ; 5.117 ; Rise       ; cpu_clk                                 ;
; D_cur_state[*]    ; cpu_clk                                 ; 4.259 ; 4.428 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[0]   ; cpu_clk                                 ; 4.329 ; 4.511 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[1]   ; cpu_clk                                 ; 4.259 ; 4.428 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[2]   ; cpu_clk                                 ; 4.968 ; 5.201 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[3]   ; cpu_clk                                 ; 4.334 ; 4.527 ; Rise       ; cpu_clk                                 ;
; D_jpz_s           ; cpu_clk                                 ; 4.341 ; 4.539 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 2.260 ; 2.643 ; Rise       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 2.230 ; 2.613 ; Rise       ; cpu_clk                                 ;
; D_mdin_bus[*]     ; cpu_clk                                 ; 4.783 ; 5.008 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[0]    ; cpu_clk                                 ; 5.183 ; 5.508 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[1]    ; cpu_clk                                 ; 5.615 ; 5.911 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[2]    ; cpu_clk                                 ; 5.076 ; 5.339 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[3]    ; cpu_clk                                 ; 4.783 ; 5.008 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[4]    ; cpu_clk                                 ; 5.054 ; 5.293 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[5]    ; cpu_clk                                 ; 5.110 ; 5.342 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[6]    ; cpu_clk                                 ; 5.291 ; 5.635 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[7]    ; cpu_clk                                 ; 5.688 ; 5.990 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[8]    ; cpu_clk                                 ; 5.776 ; 6.082 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[9]    ; cpu_clk                                 ; 5.376 ; 5.701 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[10]   ; cpu_clk                                 ; 5.312 ; 5.568 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[11]   ; cpu_clk                                 ; 5.323 ; 5.623 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[12]   ; cpu_clk                                 ; 5.456 ; 5.805 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[13]   ; cpu_clk                                 ; 5.416 ; 5.757 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[14]   ; cpu_clk                                 ; 5.254 ; 5.586 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[15]   ; cpu_clk                                 ; 5.016 ; 5.296 ; Rise       ; cpu_clk                                 ;
; D_mdout_bus[*]    ; cpu_clk                                 ; 4.335 ; 4.498 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[0]   ; cpu_clk                                 ; 4.832 ; 5.036 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[1]   ; cpu_clk                                 ; 5.312 ; 5.591 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[2]   ; cpu_clk                                 ; 4.833 ; 5.048 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[3]   ; cpu_clk                                 ; 5.142 ; 5.391 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[4]   ; cpu_clk                                 ; 4.727 ; 4.897 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[5]   ; cpu_clk                                 ; 4.873 ; 5.120 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[6]   ; cpu_clk                                 ; 4.662 ; 4.844 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[7]   ; cpu_clk                                 ; 4.335 ; 4.498 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[8]   ; cpu_clk                                 ; 4.652 ; 4.843 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[9]   ; cpu_clk                                 ; 5.371 ; 5.637 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[10]  ; cpu_clk                                 ; 5.140 ; 5.389 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[11]  ; cpu_clk                                 ; 5.853 ; 6.145 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[12]  ; cpu_clk                                 ; 5.153 ; 5.390 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[13]  ; cpu_clk                                 ; 4.684 ; 4.874 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[14]  ; cpu_clk                                 ; 5.581 ; 5.912 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[15]  ; cpu_clk                                 ; 5.132 ; 5.391 ; Rise       ; cpu_clk                                 ;
; D_mem_addr[*]     ; cpu_clk                                 ; 4.677 ; 4.891 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[0]    ; cpu_clk                                 ; 5.008 ; 5.262 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[1]    ; cpu_clk                                 ; 5.307 ; 5.528 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[2]    ; cpu_clk                                 ; 5.364 ; 5.625 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[3]    ; cpu_clk                                 ; 5.376 ; 5.627 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[4]    ; cpu_clk                                 ; 5.098 ; 5.388 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[5]    ; cpu_clk                                 ; 5.578 ; 5.856 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[6]    ; cpu_clk                                 ; 5.466 ; 5.752 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[7]    ; cpu_clk                                 ; 5.940 ; 6.337 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[8]    ; cpu_clk                                 ; 5.506 ; 5.828 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[9]    ; cpu_clk                                 ; 5.628 ; 5.778 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[10]   ; cpu_clk                                 ; 4.677 ; 4.891 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[11]   ; cpu_clk                                 ; 5.026 ; 5.299 ; Rise       ; cpu_clk                                 ;
; D_oe_s            ; cpu_clk                                 ; 5.112 ; 5.427 ; Rise       ; cpu_clk                                 ;
; D_rfout_bus[*]    ; cpu_clk                                 ; 4.200 ; 4.339 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[0]   ; cpu_clk                                 ; 4.620 ; 4.869 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[1]   ; cpu_clk                                 ; 4.674 ; 4.933 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[2]   ; cpu_clk                                 ; 4.200 ; 4.368 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[3]   ; cpu_clk                                 ; 4.531 ; 4.699 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[4]   ; cpu_clk                                 ; 4.444 ; 4.633 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[5]   ; cpu_clk                                 ; 4.890 ; 5.198 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[6]   ; cpu_clk                                 ; 4.850 ; 5.119 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[7]   ; cpu_clk                                 ; 4.716 ; 4.945 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[8]   ; cpu_clk                                 ; 5.041 ; 5.275 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[9]   ; cpu_clk                                 ; 4.562 ; 4.767 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[10]  ; cpu_clk                                 ; 4.483 ; 4.682 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[11]  ; cpu_clk                                 ; 4.473 ; 4.653 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[12]  ; cpu_clk                                 ; 4.992 ; 5.220 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[13]  ; cpu_clk                                 ; 4.206 ; 4.339 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[14]  ; cpu_clk                                 ; 5.253 ; 5.511 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[15]  ; cpu_clk                                 ; 4.280 ; 4.458 ; Rise       ; cpu_clk                                 ;
; cpu_output[*]     ; cpu_clk                                 ; 4.335 ; 4.498 ; Rise       ; cpu_clk                                 ;
;  cpu_output[0]    ; cpu_clk                                 ; 4.872 ; 5.076 ; Rise       ; cpu_clk                                 ;
;  cpu_output[1]    ; cpu_clk                                 ; 5.302 ; 5.581 ; Rise       ; cpu_clk                                 ;
;  cpu_output[2]    ; cpu_clk                                 ; 5.750 ; 6.022 ; Rise       ; cpu_clk                                 ;
;  cpu_output[3]    ; cpu_clk                                 ; 4.997 ; 5.236 ; Rise       ; cpu_clk                                 ;
;  cpu_output[4]    ; cpu_clk                                 ; 4.551 ; 4.706 ; Rise       ; cpu_clk                                 ;
;  cpu_output[5]    ; cpu_clk                                 ; 5.765 ; 6.069 ; Rise       ; cpu_clk                                 ;
;  cpu_output[6]    ; cpu_clk                                 ; 5.451 ; 5.677 ; Rise       ; cpu_clk                                 ;
;  cpu_output[7]    ; cpu_clk                                 ; 4.335 ; 4.498 ; Rise       ; cpu_clk                                 ;
;  cpu_output[8]    ; cpu_clk                                 ; 4.628 ; 4.828 ; Rise       ; cpu_clk                                 ;
;  cpu_output[9]    ; cpu_clk                                 ; 5.361 ; 5.627 ; Rise       ; cpu_clk                                 ;
;  cpu_output[10]   ; cpu_clk                                 ; 5.010 ; 5.253 ; Rise       ; cpu_clk                                 ;
;  cpu_output[11]   ; cpu_clk                                 ; 5.965 ; 6.293 ; Rise       ; cpu_clk                                 ;
;  cpu_output[12]   ; cpu_clk                                 ; 5.173 ; 5.410 ; Rise       ; cpu_clk                                 ;
;  cpu_output[13]   ; cpu_clk                                 ; 4.705 ; 4.895 ; Rise       ; cpu_clk                                 ;
;  cpu_output[14]   ; cpu_clk                                 ; 5.758 ; 6.113 ; Rise       ; cpu_clk                                 ;
;  cpu_output[15]   ; cpu_clk                                 ; 5.122 ; 5.381 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 2.260 ; 2.643 ; Fall       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 2.230 ; 2.613 ; Fall       ; cpu_clk                                 ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.524 ; 4.715 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.524 ; 4.715 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.880 ; 5.128 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.872 ; 5.134 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.689 ; 4.940 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.724 ; 4.973 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.236 ; 5.564 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.235 ; 5.520 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.608 ; 5.977 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.768 ; 6.112 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.452 ; 5.777 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.130 ; 5.397 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.706 ; 6.079 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.038 ; 4.214 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.222 ; 4.382 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.543 ; 4.771 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.038 ; 4.214 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.525 ; 4.708 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.903 ; 5.152 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.601 ; 4.780 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.259 ; 4.433 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.486 ; 4.746 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.528 ; 4.718 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.528 ; 4.718 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.910 ; 5.158 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.862 ; 5.124 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.897 ; 5.168 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.742 ; 4.990 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.246 ; 5.574 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.245 ; 5.530 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.658 ; 6.027 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.863 ; 6.229 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.462 ; 5.787 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.286 ; 5.579 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.716 ; 6.089 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; cpu_output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwe_s          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1e_s         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2e_s         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFs_s[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFs_s[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_PCld_s          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_Mre_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_Mwe_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_jpz_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_oe_s            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_big_addr        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_main_mem_status ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_main_mem_clk    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; cpu_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cpu_rst                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; cpu_clk                                 ; cpu_clk                                 ; 28726    ; 21       ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk                                 ; 1        ; 213      ; 0        ; 0        ;
; cpu_clk                                 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0        ; 0        ; 16       ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; cpu_clk                                 ; cpu_clk                                 ; 28726    ; 21       ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk                                 ; 1        ; 213      ; 0        ; 0        ;
; cpu_clk                                 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0        ; 0        ; 16       ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; cpu_clk    ; cpu_clk  ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; cpu_clk    ; cpu_clk  ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 363   ; 363  ;
; Unconstrained Output Ports      ; 130   ; 130  ;
; Unconstrained Output Port Paths ; 584   ; 584  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Mar 05 15:14:24 2015
Info: Command: quartus_sta TB_mp -c TB_mp
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TB_mp.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpu_clk cpu_clk
    Info (332105): create_clock -period 1.000 -name ctrl_unit:Unit0|controller:U0|IRld_ctrl ctrl_unit:Unit0|controller:U0|IRld_ctrl
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.235
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.235     -1618.909 cpu_clk 
    Info (332119):    -2.736       -39.837 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case hold slack is -2.882
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.882        -2.997 cpu_clk 
    Info (332119):     1.576         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is -0.678
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.678       -10.848 cpu_clk 
Info (332146): Worst-case removal slack is 1.192
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.192         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -541.305 cpu_clk 
    Info (332119):     0.428         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.582
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.582     -1443.712 cpu_clk 
    Info (332119):    -2.532       -36.873 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case hold slack is -2.628
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.628        -2.693 cpu_clk 
    Info (332119):     1.531         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is -0.510
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.510        -8.160 cpu_clk 
Info (332146): Worst-case removal slack is 1.096
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.096         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -540.425 cpu_clk 
    Info (332119):     0.463         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.547
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.547      -625.901 cpu_clk 
    Info (332119):    -1.153       -16.417 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case hold slack is -1.585
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.585        -1.827 cpu_clk 
    Info (332119):     0.991         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is 0.150
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.150         0.000 cpu_clk 
Info (332146): Worst-case removal slack is 0.555
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.555         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -426.074 cpu_clk 
    Info (332119):     0.416         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 550 megabytes
    Info: Processing ended: Thu Mar 05 15:14:27 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


