ğŸ“ Descriere

Acest proiect implementeazÄƒ un procesor MIPS cu ciclu unic, incluzÃ¢nd principalele unitÄƒÈ›i funcÈ›ionale necesare pentru execuÈ›ia instrucÈ›iunilor. Proiectul a fost testat pe plÄƒcuÈ›ele Nexys È™i Basys.

ğŸ—ï¸ ArhitecturÄƒ

Proiectul include urmÄƒtoarele unitÄƒÈ›i funcÈ›ionale:

ğŸ¹ Unitatea de extragere a instrucÈ›iunilor (IFetch)

ğŸ›ï¸ Unitatea de control (UC)

ğŸ” Unitatea de decodificare a instrucÈ›iunilor (ID)

âš™ï¸ Unitatea de execuÈ›ie a instrucÈ›iunilor (EX)

ğŸ’¾ Unitatea de memorie (MEM)

â³ Generatorul monopuls sincron (MPG)

ğŸ”¢ AfiÈ™orul pe 7 segmente (SSD)

âš ï¸ Nu existÄƒ elemente nefuncÈ›ionale.

ğŸ’¡ InstrucÈ›iuni Implementate

ğŸ“Œ InstrucÈ›iuni de tip Register

ğŸ”„ Shift Right Arithmetic (SRA)

ğŸ“œ Descriere: DeplaseazÄƒ aritmetic spre dreapta un registru È™i stocheazÄƒ rezultatul Ã®ntr-altul.

ğŸ“Œ SintaxÄƒ: sra $d, $t, h

ğŸ–¥ï¸ Format RTL: $d <= $t >> h

ğŸ”¢ Cod MaÈ™inÄƒ: 000000 00000 ttttt ddddd hhhhh 000011

âœ–ï¸ Bitwise eXclusive-OR (XOR)

ğŸ“œ Descriere: RealizeazÄƒ operaÈ›ia de sau-exclusiv Ã®ntre douÄƒ registre È™i memoreazÄƒ rezultatul.

ğŸ“Œ SintaxÄƒ: xor $d, $s, $t

ğŸ–¥ï¸ Format RTL: $d <= $s ^ $t

ğŸ”¢ Cod MaÈ™inÄƒ: 000000 sssss ttttt ddddd 00000 100110

ğŸ“Œ InstrucÈ›iuni de tip Immediate

ğŸ”€ BGEZ â€“ Branch on Greater than or Equal to Zero

ğŸ“œ Descriere: ExecutÄƒ un salt condiÈ›ionat dacÄƒ registrul specificat este â‰¥ 0.

ğŸ“Œ SintaxÄƒ: bgez $s, offset

ğŸ–¥ï¸ Format RTL: if $s â‰¥ 0 then PC <= (PC + 4) + (SE(offset) << 2) else PC <= PC + 4;

ğŸ”¢ Cod MaÈ™inÄƒ: 000001 sssss 00000 oooooooooooooooo

ğŸ”— ORI â€“ bitwise OR Immediate

ğŸ“œ Descriere: RealizeazÄƒ operaÈ›ia logicÄƒ SAU Ã®ntre un registru È™i o valoare imediatÄƒ.

ğŸ“Œ SintaxÄƒ: ori $t, $s, imm

ğŸ–¥ï¸ Format RTL: $t <= $s | ZE(imm)

ğŸ”¢ Cod MaÈ™inÄƒ: 001101 sssss ttttt iiiiiiiiiiiiiiii
