Fitter report for riscv-CCMM
Sun Jul 09 09:46:15 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. |riscv_top|riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|altsyncram_35b2:altsyncram1|ALTSYNCRAM
 27. |riscv_top|riscv_wishbone:cpu|rom:M0|altsyncram:altsyncram_component|altsyncram_hia1:auto_generated|ALTSYNCRAM
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Jul 09 09:46:14 2017       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; riscv-CCMM                                  ;
; Top-level Entity Name              ; riscv_top                                   ;
; Family                             ; Cyclone IV GX                               ;
; Device                             ; EP4CGX150DF31C7                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 27,394 / 149,760 ( 18 % )                   ;
;     Total combinational functions  ; 17,801 / 149,760 ( 12 % )                   ;
;     Dedicated logic registers      ; 10,966 / 149,760 ( 7 % )                    ;
; Total registers                    ; 10966                                       ;
; Total pins                         ; 30 / 508 ( 6 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 131,072 / 6,635,520 ( 2 % )                 ;
; Embedded Multiplier 9-bit elements ; 8 / 720 ( 1 % )                             ;
; Total GXB Receiver Channel PCS     ; 0 / 8 ( 0 % )                               ;
; Total GXB Receiver Channel PMA     ; 0 / 8 ( 0 % )                               ;
; Total GXB Transmitter Channel PCS  ; 0 / 8 ( 0 % )                               ;
; Total GXB Transmitter Channel PMA  ; 0 / 8 ( 0 % )                               ;
; Total PLLs                         ; 1 / 8 ( 13 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX150DF31C7                       ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 3.84        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  94.8%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; HEX0_D[0] ; Incomplete set of assignments ;
; HEX0_D[1] ; Incomplete set of assignments ;
; HEX0_D[2] ; Incomplete set of assignments ;
; HEX0_D[3] ; Incomplete set of assignments ;
; HEX0_D[4] ; Incomplete set of assignments ;
; HEX0_D[5] ; Incomplete set of assignments ;
; HEX0_D[6] ; Incomplete set of assignments ;
; HEX1_D[0] ; Incomplete set of assignments ;
; HEX1_D[1] ; Incomplete set of assignments ;
; HEX1_D[2] ; Incomplete set of assignments ;
; HEX1_D[3] ; Incomplete set of assignments ;
; HEX1_D[4] ; Incomplete set of assignments ;
; HEX1_D[5] ; Incomplete set of assignments ;
; HEX1_D[6] ; Incomplete set of assignments ;
; HEX2_D[0] ; Incomplete set of assignments ;
; HEX2_D[1] ; Incomplete set of assignments ;
; HEX2_D[2] ; Incomplete set of assignments ;
; HEX2_D[3] ; Incomplete set of assignments ;
; HEX2_D[4] ; Incomplete set of assignments ;
; HEX2_D[5] ; Incomplete set of assignments ;
; HEX2_D[6] ; Incomplete set of assignments ;
; HEX3_D[0] ; Incomplete set of assignments ;
; HEX3_D[1] ; Incomplete set of assignments ;
; HEX3_D[2] ; Incomplete set of assignments ;
; HEX3_D[3] ; Incomplete set of assignments ;
; HEX3_D[4] ; Incomplete set of assignments ;
; HEX3_D[5] ; Incomplete set of assignments ;
; HEX3_D[6] ; Incomplete set of assignments ;
; BUTTON    ; Incomplete set of assignments ;
; CLOCK_50  ; Incomplete set of assignments ;
+-----------+-------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 28924 ) ; 0.00 % ( 0 / 28924 )       ; 0.00 % ( 0 / 28924 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 28924 ) ; 0.00 % ( 0 / 28924 )       ; 0.00 % ( 0 / 28924 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 28718 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 194 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Workspace/TG/riscv_sv_integracao - 2/work_sint2/output_files/riscv-CCMM.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 27,394 / 149,760 ( 18 % )   ;
;     -- Combinational with no register       ; 16428                       ;
;     -- Register only                        ; 9593                        ;
;     -- Combinational with a register        ; 1373                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 16008                       ;
;     -- 3 input functions                    ; 1275                        ;
;     -- <=2 input functions                  ; 518                         ;
;     -- Register only                        ; 9593                        ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 17108                       ;
;     -- arithmetic mode                      ; 693                         ;
;                                             ;                             ;
; Total registers*                            ; 10,966 / 152,165 ( 7 % )    ;
;     -- Dedicated logic registers            ; 10,966 / 149,760 ( 7 % )    ;
;     -- I/O registers                        ; 0 / 2,405 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 3,708 / 9,360 ( 40 % )      ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 30 / 508 ( 6 % )            ;
;     -- Clock pins                           ; 2 / 10 ( 20 % )             ;
;     -- Dedicated input pins                 ; 3 / 25 ( 12 % )             ;
;                                             ;                             ;
; Global signals                              ; 6                           ;
; M9Ks                                        ; 16 / 720 ( 2 % )            ;
; Total block memory bits                     ; 131,072 / 6,635,520 ( 2 % ) ;
; Total block memory implementation bits      ; 147,456 / 6,635,520 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 720 ( 1 % )             ;
; PLLs                                        ; 1 / 8 ( 13 % )              ;
; Global clocks                               ; 6 / 30 ( 20 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; GXB Receiver channel PCSs                   ; 0 / 8 ( 0 % )               ;
; GXB Receiver channel PMAs                   ; 0 / 8 ( 0 % )               ;
; GXB Transmitter channel PCSs                ; 0 / 8 ( 0 % )               ;
; GXB Transmitter channel PMAs                ; 0 / 8 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 13% / 12% / 13%             ;
; Peak interconnect usage (total/H/V)         ; 47% / 45% / 50%             ;
; Maximum fan-out                             ; 10838                       ;
; Highest non-global fan-out                  ; 2402                        ;
; Total fan-out                               ; 109241                      ;
; Average fan-out                             ; 3.16                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                     ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                     ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                    ; Low                            ;
;                                             ;                         ;                        ;                                ;
; Total logic elements                        ; 27256 / 149760 ( 18 % ) ; 138 / 149760 ( < 1 % ) ; 0 / 149760 ( 0 % )             ;
;     -- Combinational with no register       ; 16370                   ; 58                     ; 0                              ;
;     -- Register only                        ; 9569                    ; 24                     ; 0                              ;
;     -- Combinational with a register        ; 1317                    ; 56                     ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                        ;                                ;
;     -- 4 input functions                    ; 15960                   ; 48                     ; 0                              ;
;     -- 3 input functions                    ; 1246                    ; 29                     ; 0                              ;
;     -- <=2 input functions                  ; 481                     ; 37                     ; 0                              ;
;     -- Register only                        ; 9569                    ; 24                     ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Logic elements by mode                      ;                         ;                        ;                                ;
;     -- normal mode                          ; 17002                   ; 106                    ; 0                              ;
;     -- arithmetic mode                      ; 685                     ; 8                      ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Total registers                             ; 10886                   ; 80                     ; 0                              ;
;     -- Dedicated logic registers            ; 10886 / 149760 ( 7 % )  ; 80 / 149760 ( < 1 % )  ; 0 / 149760 ( 0 % )             ;
;     -- I/O registers                        ; 0                       ; 0                      ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Total LABs:  partially or completely used   ; 3695 / 9360 ( 39 % )    ; 17 / 9360 ( < 1 % )    ; 0 / 9360 ( 0 % )               ;
;                                             ;                         ;                        ;                                ;
; Virtual pins                                ; 0                       ; 0                      ; 0                              ;
; I/O pins                                    ; 30                      ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 720 ( 1 % )         ; 0 / 720 ( 0 % )        ; 0 / 720 ( 0 % )                ;
; Total memory bits                           ; 131072                  ; 0                      ; 0                              ;
; Total RAM block bits                        ; 147456                  ; 0                      ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 8 ( 0 % )           ; 0 / 8 ( 0 % )          ; 1 / 8 ( 12 % )                 ;
; M9K                                         ; 16 / 720 ( 2 % )        ; 0 / 720 ( 0 % )        ; 0 / 720 ( 0 % )                ;
; Clock control block                         ; 5 / 38 ( 13 % )         ; 0 / 38 ( 0 % )         ; 1 / 38 ( 2 % )                 ;
;                                             ;                         ;                        ;                                ;
; Connections                                 ;                         ;                        ;                                ;
;     -- Input Connections                    ; 10980                   ; 118                    ; 2                              ;
;     -- Registered Input Connections         ; 10914                   ; 89                     ; 0                              ;
;     -- Output Connections                   ; 196                     ; 66                     ; 10838                          ;
;     -- Registered Output Connections        ; 5                       ; 65                     ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Internal Connections                        ;                         ;                        ;                                ;
;     -- Total Connections                    ; 108858                  ; 703                    ; 10847                          ;
;     -- Registered Connections               ; 54641                   ; 470                    ; 0                              ;
;                                             ;                         ;                        ;                                ;
; External Connections                        ;                         ;                        ;                                ;
;     -- Top                                  ; 152                     ; 184                    ; 10840                          ;
;     -- sld_hub:auto_hub                     ; 184                     ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 10840                   ; 0                      ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Partition Interface                         ;                         ;                        ;                                ;
;     -- Input Ports                          ; 20                      ; 16                     ; 2                              ;
;     -- Output Ports                         ; 35                      ; 34                     ; 1                              ;
;     -- Bidir Ports                          ; 0                       ; 0                      ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Registered Ports                            ;                         ;                        ;                                ;
;     -- Registered Input Ports               ; 0                       ; 4                      ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 23                     ; 0                              ;
;                                             ;                         ;                        ;                                ;
; Port Connectivity                           ;                         ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 1                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 1                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 1                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 2                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 19                     ; 0                              ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; BUTTON   ; W15   ; 3A       ; 57           ; 0            ; 14           ; 27                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; CLOCK_50 ; V12   ; 3B       ; 7            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0_D[0] ; AD9   ; 3        ; 15           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0_D[1] ; AK14  ; 3        ; 53           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0_D[2] ; AE3   ; 3        ; 10           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0_D[3] ; AG4   ; 3        ; 10           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0_D[4] ; AF12  ; 3        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0_D[5] ; AK4   ; 3        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0_D[6] ; E16   ; 8        ; 48           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1_D[0] ; F12   ; 8        ; 37           ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1_D[1] ; AH5   ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1_D[2] ; AK3   ; 3        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1_D[3] ; AG3   ; 3        ; 12           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1_D[4] ; AG5   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1_D[5] ; AH4   ; 3        ; 17           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX1_D[6] ; AH9   ; 3        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2_D[0] ; AF27  ; 5        ; 117          ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2_D[1] ; AF3   ; 3        ; 12           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2_D[2] ; AD10  ; 3        ; 15           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2_D[3] ; AE10  ; 3        ; 8            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2_D[4] ; AE12  ; 3        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2_D[5] ; AH3   ; 3        ; 15           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX2_D[6] ; AK5   ; 3        ; 24           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3_D[0] ; AJ3   ; 3        ; 17           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3_D[1] ; AJ4   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3_D[2] ; AH6   ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3_D[3] ; AK6   ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3_D[4] ; AF15  ; 3        ; 48           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3_D[5] ; AB16  ; 3        ; 39           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX3_D[6] ; AH2   ; 3        ; 17           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                               ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+
; AC8      ; MSEL3                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AC7      ; MSEL2                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AD8      ; MSEL1                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AD7      ; MSEL0                 ; -                        ; -                   ; Dedicated Programming Pin ;
; AB9      ; CONF_DONE             ; -                        ; -                   ; Dedicated Programming Pin ;
; AJ1      ; nSTATUS               ; -                        ; -                   ; Dedicated Programming Pin ;
; AE7      ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~       ; Dual Purpose Pin          ;
; AE10     ; DIFFIO_B3p, DATA7     ; Use as regular IO        ; HEX2_D[3]           ; Dual Purpose Pin          ;
; AF27     ; DIFFIO_R55p, DEV_CLRn ; Use as regular IO        ; HEX2_D[0]           ; Dual Purpose Pin          ;
; A3       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~      ; Dual Purpose Pin          ;
; G9       ; DATA1, ASDO           ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~ ; Dual Purpose Pin          ;
; B4       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~       ; Dual Purpose Pin          ;
; B3       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; B1       ; nCONFIG               ; -                        ; -                   ; Dedicated Programming Pin ;
; C1       ; nCE                   ; -                        ; -                   ; Dedicated Programming Pin ;
; E2       ; TDI                   ; -                        ; altera_reserved_tdi ; JTAG Pin                  ;
; F2       ; TCK                   ; -                        ; altera_reserved_tck ; JTAG Pin                  ;
; E1       ; TMS                   ; -                        ; altera_reserved_tms ; JTAG Pin                  ;
; F1       ; TDO                   ; -                        ; altera_reserved_tdo ; JTAG Pin                  ;
+----------+-----------------------+--------------------------+---------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL1      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 26 / 82 ( 32 % ) ; 2.5V          ; --           ; --               ;
; 3B       ; 1 / 4 ( 25 % )   ; --            ; --           ; 2.5V             ;
; 3A       ; 1 / 2 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 0 / 82 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 5        ; 1 / 66 ( 2 % )   ; 2.5V          ; --           ; --               ;
; 6        ; 0 / 69 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 7        ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 2 / 81 ( 2 % )   ; 2.5V          ; --           ; --               ;
; 8B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 510        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A4       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 460        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 456        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 458        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 442        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 443        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 438        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 431        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 432        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 393        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 386        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 387        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ; 380        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A25      ; 370        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 371        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ; 364        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A28      ; 362        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A29      ; 357        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA1      ; 27         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ; 26         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA7      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA10     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 129        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA24     ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA25     ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA27     ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA28     ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA29     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA30     ; 250        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ; 29         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB4      ; 28         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB9      ; 36         ; 3        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB13     ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB16     ; 100        ; 3        ; HEX3_D[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 136        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB21     ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB22     ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB25     ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB29     ; 248        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB30     ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 31         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC2      ; 30         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 33         ; 3        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC8      ; 32         ; 3        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC16     ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC22     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC27     ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC30     ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD3      ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD4      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD6      ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD7      ; 35         ; 3        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD8      ; 34         ; 3        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD9      ; 62         ; 3        ; HEX0_D[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD10     ; 63         ; 3        ; HEX2_D[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD15     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD16     ; 134        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD17     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD20     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD22     ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD24     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD26     ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD29     ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD30     ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ;            ;          ; RREF                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE3      ; 57         ; 3        ; HEX0_D[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE4      ; 51         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 40         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE8      ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 49         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 53         ; 3        ; HEX2_D[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE12     ; 76         ; 3        ; HEX2_D[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 135        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 137        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE26     ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE29     ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE30     ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ; 58         ; 3        ; HEX2_D[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF4      ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF9      ; 50         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF12     ; 77         ; 3        ; HEX0_D[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF13     ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF15     ; 113        ; 3        ; HEX3_D[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF16     ; 130        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF18     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF21     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF24     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 225        ; 5        ; HEX2_D[0]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AF28     ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF30     ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AG1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 59         ; 3        ; HEX1_D[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG4      ; 56         ; 3        ; HEX0_D[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG5      ; 68         ; 3        ; HEX1_D[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG6      ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG10     ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG12     ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG14     ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG15     ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG16     ; 131        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG17     ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG21     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG22     ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ; 186        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG25     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG28     ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG29     ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AG30     ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AH1      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AH2      ; 64         ; 3        ; HEX3_D[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH3      ; 60         ; 3        ; HEX2_D[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH4      ; 66         ; 3        ; HEX1_D[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH5      ; 69         ; 3        ; HEX1_D[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH6      ; 72         ; 3        ; HEX3_D[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH7      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ; 79         ; 3        ; HEX1_D[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH10     ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH15     ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH16     ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH21     ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 187        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH25     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH28     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH29     ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AH30     ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AJ1      ; 37         ; 3        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ3      ; 65         ; 3        ; HEX3_D[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ4      ; 67         ; 3        ; HEX3_D[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ5      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ6      ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ7      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ9      ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ10     ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ11     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ12     ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ13     ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ14     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ15     ; 132        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ16     ; 126        ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AJ17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ18     ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ19     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ21     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ22     ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ23     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ24     ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ25     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ26     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ27     ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ28     ; 189        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AJ29     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ30     ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AK2      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 70         ; 3        ; HEX1_D[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK4      ; 71         ; 3        ; HEX0_D[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK5      ; 74         ; 3        ; HEX2_D[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK6      ; 75         ; 3        ; HEX3_D[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK7      ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK8      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK9      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK10     ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK11     ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK12     ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK13     ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK14     ; 123        ; 3        ; HEX0_D[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AK15     ; 133        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK16     ; 127        ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AK17     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK18     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK19     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK20     ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK21     ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK22     ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK23     ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK24     ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK25     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK26     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK27     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK28     ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AK29     ; 190        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 514        ; 9        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 513        ; 9        ; ~ALTERA_DCLK~                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B4       ; 512        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 461        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 457        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 459        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 450        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 439        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 422        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 394        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B24      ; 382        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B25      ; 381        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B27      ; 365        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B28      ; 363        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B30      ; 358        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ; 515        ; 9        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C9       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 451        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 462        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 454        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 446        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 444        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 440        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 427        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C22      ; 392        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 384        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 383        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 372        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 368        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C28      ; 349        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C29      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C30      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 463        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 455        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 447        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 445        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 441        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 428        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 376        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 374        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 385        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 366        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 373        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 369        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D27      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D28      ; 350        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D29      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D30      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 518        ; 9        ; altera_reserved_tms                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; E2       ; 516        ; 9        ; altera_reserved_tdi                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; E3       ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E4       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 448        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 436        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 433        ; 8        ; HEX0_D[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 377        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 375        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 367        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 348        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E30      ; 316        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 519        ; 9        ; altera_reserved_tdo                                   ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; F2       ; 517        ; 9        ; altera_reserved_tck                                   ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F5       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F6       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 452        ; 8        ; HEX1_D[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 449        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 437        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 425        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 395        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 378        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F21      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 360        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ; 355        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F24      ; 347        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F25      ; 344        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F26      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F29      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F30      ; 317        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 511        ; 9        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; G10      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G12      ; 453        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 429        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 430        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 426        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G17      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ; 379        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 359        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G22      ; 361        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 356        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G24      ; 351        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G25      ; 343        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G26      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 319        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G29      ; 318        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G30      ; 303        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 1          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 0          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; 9        ; VCCIO9                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H24      ; 352        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H25      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H27      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H28      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H30      ; 304        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 3          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 2          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J14      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J17      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J20      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J23      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J28      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J29      ; 306        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J30      ; 305        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 5          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 4          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ; 8B       ; VCC_CLKIN8B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K11      ; 506        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 423        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K16      ;            ; 8A       ; VCC_CLKIN8A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K18      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K19      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 354        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K22      ; 353        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K23      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K24      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K25      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 308        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K29      ; 307        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K30      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 7          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 6          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ; 508        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L11      ; 507        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 424        ; 8A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L25      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L27      ; 312        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 311        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L30      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ; 9          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 8          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 509        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 314        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 313        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M25      ; 297        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 300        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 299        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M29      ; 296        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M30      ; 295        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 11         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 10         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 309        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N24      ; 298        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N25      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N27      ; 292        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N28      ; 291        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N29      ; 288        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N30      ; 287        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ; 13         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 12         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 310        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P25      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P27      ; 285        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 284        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P30      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 15         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 14         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R23      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R24      ; 290        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 278        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 281        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 280        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R29      ; 276        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R30      ; 283        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 17         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ; 16         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 251        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T23      ; 269        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T24      ; 268        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T25      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 271        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ; 270        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T28      ; 277        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T29      ; 275        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T30      ; 274        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 19         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ; 18         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 252        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U25      ; 256        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 266        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 265        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U30      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ; 21         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ; 41         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V12      ; 43         ; 3B       ; CLOCK_50                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ; 124        ; 3A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V25      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 253        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 264        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V29      ; 273        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V30      ; 272        ; 5        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W1       ; 23         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ; 22         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ; 42         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W12      ; 44         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ; 125        ; 3A       ; BUTTON                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ;            ; 3A       ; VCC_CLKIN3A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W23      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 257        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 259        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W29      ; 262        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W30      ; 261        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 25         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 24         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 3B       ; VCC_CLKIN3B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 128        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 191        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y21      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y22      ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y24      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y25      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y27      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y28      ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y29      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y30      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                             ;
+-------------------------------+-------------------------------------------------------------------------+
; Name                          ; pll_50:pll_50|altpll:altpll_component|pll_50_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------+
; SDC pin name                  ; pll_50|altpll_component|auto_generated|pll1                             ;
; PLL type                      ; GPLL                                                                    ;
; PLL mode                      ; Normal                                                                  ;
; Compensate clock              ; clock0                                                                  ;
; Compensated input/output pins ; --                                                                      ;
; Switchover type               ; --                                                                      ;
; Input frequency 0             ; 50.0 MHz                                                                ;
; Input frequency 1             ; --                                                                      ;
; Nominal PFD frequency         ; 50.0 MHz                                                                ;
; Nominal VCO frequency         ; 800.0 MHz                                                               ;
; VCO post scale K counter      ; 2                                                                       ;
; VCO frequency control         ; Auto                                                                    ;
; VCO phase shift step          ; 156 ps                                                                  ;
; VCO multiply                  ; --                                                                      ;
; VCO divide                    ; --                                                                      ;
; DPA multiply                  ; --                                                                      ;
; DPA divide                    ; --                                                                      ;
; DPA divider counter value     ; 1                                                                       ;
; Freq min lock                 ; 18.75 MHz                                                               ;
; Freq max lock                 ; 50.0 MHz                                                                ;
; M VCO Tap                     ; 0                                                                       ;
; M Initial                     ; 1                                                                       ;
; M value                       ; 16                                                                      ;
; N value                       ; 1                                                                       ;
; Charge pump current           ; setting 1                                                               ;
; Loop filter resistance        ; setting 27                                                              ;
; Loop filter capacitance       ; setting 0                                                               ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                      ;
; Bandwidth type                ; Medium                                                                  ;
; Real time reconfigurable      ; Off                                                                     ;
; Scan chain MIF file           ; --                                                                      ;
; Preserve PLL counter order    ; Off                                                                     ;
; PLL location                  ; PLL_1                                                                   ;
; Inclk0 signal                 ; CLOCK_50                                                                ;
; Inclk1 signal                 ; --                                                                      ;
; Inclk0 signal type            ; Dedicated Pin                                                           ;
; Inclk1 signal type            ; --                                                                      ;
+-------------------------------+-------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; Name                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                       ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; pll_50:pll_50|altpll:altpll_component|pll_50_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 2.81 (156 ps)    ; 50/50      ; C0      ; 16            ; 8/8 Even   ; --            ; 1       ; 0       ; pll_50|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+---------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs  ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                        ; Library Name ;
+---------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+---------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |riscv_top                                                                ; 27394 (38)    ; 10966 (21)                ; 0 (0)         ; 131072      ; 16   ; 8            ; 0       ; 4         ; 0         ; 30   ; 0            ; 16428 (17)    ; 9593 (18)         ; 1373 (0)         ; |riscv_top                                                                                                                                                                                                 ; work         ;
;    |button_debouncer:debouncer|                                           ; 54 (54)       ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)       ; 3 (3)             ; 23 (23)          ; |riscv_top|button_debouncer:debouncer                                                                                                                                                                      ; work         ;
;    |pll_50:pll_50|                                                        ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |riscv_top|pll_50:pll_50                                                                                                                                                                                   ; work         ;
;       |altpll:altpll_component|                                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |riscv_top|pll_50:pll_50|altpll:altpll_component                                                                                                                                                           ; work         ;
;          |pll_50_altpll:auto_generated|                                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |riscv_top|pll_50:pll_50|altpll:altpll_component|pll_50_altpll:auto_generated                                                                                                                              ; work         ;
;    |riscv_wishbone:cpu|                                                   ; 27167 (0)     ; 10839 (0)                 ; 0 (0)         ; 131072      ; 16   ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 16325 (0)     ; 9548 (0)          ; 1294 (1)         ; |riscv_top|riscv_wishbone:cpu                                                                                                                                                                              ; work         ;
;       |cache:M1|                                                          ; 21990 (21990) ; 9216 (9216)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12761 (12761) ; 8636 (8636)       ; 593 (593)        ; |riscv_top|riscv_wishbone:cpu|cache:M1                                                                                                                                                                     ; work         ;
;       |inst_mem_ctrl:inst_mem|                                            ; 44 (44)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (42)       ; 0 (0)             ; 2 (2)            ; |riscv_top|riscv_wishbone:cpu|inst_mem_ctrl:inst_mem                                                                                                                                                       ; work         ;
;       |interrupt_controller:int_ctrl|                                     ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 2 (2)            ; |riscv_top|riscv_wishbone:cpu|interrupt_controller:int_ctrl                                                                                                                                                ; work         ;
;       |mem_ctrl:mem_controller|                                           ; 56 (56)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (54)       ; 1 (1)             ; 1 (1)            ; |riscv_top|riscv_wishbone:cpu|mem_ctrl:mem_controller                                                                                                                                                      ; work         ;
;       |riscv_cpu_no:cpu1|                                                 ; 4672 (1750)   ; 1370 (169)                ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 3299 (1586)   ; 797 (74)          ; 576 (375)        ; |riscv_top|riscv_wishbone:cpu|riscv_cpu_no:cpu1                                                                                                                                                            ; work         ;
;          |riscv_alu:riscv_alu|                                            ; 1251 (778)    ; 110 (0)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 1136 (778)    ; 2 (0)             ; 113 (0)          ; |riscv_top|riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu                                                                                                                                        ; work         ;
;             |comparator:comparator|                                       ; 32 (32)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (32)       ; 0 (0)             ; 0 (0)            ; |riscv_top|riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|comparator:comparator                                                                                                                  ; work         ;
;             |lpm_mult:Mult0|                                              ; 79 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 74 (0)        ; 0 (0)             ; 5 (0)            ; |riscv_top|riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|lpm_mult:Mult0                                                                                                                         ; work         ;
;                |mult_1ht:auto_generated|                                  ; 79 (79)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 74 (74)       ; 0 (0)             ; 5 (5)            ; |riscv_top|riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|lpm_mult:Mult0|mult_1ht:auto_generated                                                                                                 ; work         ;
;             |riscv_div:riscv_div|                                         ; 362 (362)     ; 110 (110)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 252 (252)     ; 2 (2)             ; 108 (108)        ; |riscv_top|riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div                                                                                                                    ; work         ;
;          |riscv_decoder:riscv_decoder|                                    ; 183 (183)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 174 (174)     ; 0 (0)             ; 9 (9)            ; |riscv_top|riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder                                                                                                                                ; work         ;
;          |riscv_fetch:riscv_fetch|                                        ; 448 (448)     ; 99 (99)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 342 (342)     ; 27 (27)           ; 79 (79)          ; |riscv_top|riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch                                                                                                                                    ; work         ;
;          |riscv_regfile:riscv_regfile|                                    ; 1053 (1053)   ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 61 (61)       ; 694 (694)         ; 298 (298)        ; |riscv_top|riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile                                                                                                                                ; work         ;
;       |rom:M0|                                                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |riscv_top|riscv_wishbone:cpu|rom:M0                                                                                                                                                                       ; work         ;
;          |altsyncram:altsyncram_component|                                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |riscv_top|riscv_wishbone:cpu|rom:M0|altsyncram:altsyncram_component                                                                                                                                       ; work         ;
;             |altsyncram_hia1:auto_generated|                              ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |riscv_top|riscv_wishbone:cpu|rom:M0|altsyncram:altsyncram_component|altsyncram_hia1:auto_generated                                                                                                        ; work         ;
;       |wshbn_master:wbus|                                                 ; 50 (50)       ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)         ; 33 (33)           ; 15 (15)          ; |riscv_top|riscv_wishbone:cpu|wshbn_master:wbus                                                                                                                                                            ; work         ;
;       |wshbn_master_cache:MST_CACHE|                                      ; 90 (90)       ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)       ; 50 (50)           ; 25 (25)          ; |riscv_top|riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE                                                                                                                                                 ; work         ;
;       |wshbn_pio:SLV0|                                                    ; 1 (1)         ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 1 (1)            ; |riscv_top|riscv_wishbone:cpu|wshbn_pio:SLV0                                                                                                                                                               ; work         ;
;       |wshbn_slave_ram:SLV_RAM|                                           ; 170 (71)      ; 66 (2)                    ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 104 (69)      ; 4 (0)             ; 62 (2)           ; |riscv_top|riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM                                                                                                                                                      ; work         ;
;          |ram:ram1|                                                       ; 99 (0)        ; 64 (0)                    ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (0)        ; 4 (0)             ; 60 (0)           ; |riscv_top|riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1                                                                                                                                             ; work         ;
;             |altsyncram:altsyncram_component|                             ; 99 (0)        ; 64 (0)                    ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (0)        ; 4 (0)             ; 60 (0)           ; |riscv_top|riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component                                                                                                             ; work         ;
;                |altsyncram_epk1:auto_generated|                           ; 99 (0)        ; 64 (0)                    ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (0)        ; 4 (0)             ; 60 (0)           ; |riscv_top|riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated                                                                              ; work         ;
;                   |altsyncram_35b2:altsyncram1|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; |riscv_top|riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|altsyncram_35b2:altsyncram1                                                  ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                             ; 99 (76)       ; 64 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (21)       ; 4 (4)             ; 60 (51)          ; |riscv_top|riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 23 (23)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)       ; 0 (0)             ; 9 (9)            ; |riscv_top|riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ; work         ;
;       |wshbn_timer:SLV1|                                                  ; 119 (119)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (48)       ; 27 (27)           ; 44 (44)          ; |riscv_top|riscv_wishbone:cpu|wshbn_timer:SLV1                                                                                                                                                             ; work         ;
;    |sld_hub:auto_hub|                                                     ; 138 (1)       ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (1)        ; 24 (0)            ; 56 (0)           ; |riscv_top|sld_hub:auto_hub                                                                                                                                                                                ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                      ; 137 (97)      ; 80 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (45)       ; 24 (22)           ; 56 (31)          ; |riscv_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                   ; work         ;
;          |sld_rom_sr:hub_info_reg|                                        ; 20 (20)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)       ; 0 (0)             ; 9 (9)            ; |riscv_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                           ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                      ; 20 (20)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)         ; 2 (2)             ; 17 (17)          ; |riscv_top|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                         ; work         ;
+---------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+---------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; HEX0_D[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BUTTON    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CLOCK_50  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; BUTTON              ;                   ;         ;
; CLOCK_50            ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                               ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; BUTTON                                                                                                                                                                                                             ; PIN_W15            ; 27      ; Async. clear               ; yes    ; Global Clock         ; GCLK26           ; --                        ;
; CLOCK_50                                                                                                                                                                                                           ; PIN_V12            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                       ; JTAG_X0_Y78_N0     ; 152     ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                       ; JTAG_X0_Y78_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; button_debouncer:debouncer|data_out                                                                                                                                                                                ; FF_X67_Y3_N13      ; 1331    ; Async. clear               ; yes    ; Global Clock         ; GCLK24           ; --                        ;
; button_debouncer:debouncer|data_out                                                                                                                                                                                ; FF_X67_Y3_N13      ; 421     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pll_50:pll_50|altpll:altpll_component|pll_50_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                ; PLL_1              ; 10838   ; Clock                      ; yes    ; Global Clock         ; GCLK29           ; --                        ;
; riscv_wishbone:cpu|cache:M1|Equal4~3                                                                                                                                                                               ; LCCOMB_X32_Y16_N16 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|Selector8704~0                                                                                                                                                                         ; LCCOMB_X56_Y11_N22 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|rep_buf.data[0][0]~0                                                                                                                                                                   ; LCCOMB_X45_Y16_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|rep_buf.data[0][0]~1                                                                                                                                                                   ; LCCOMB_X37_Y22_N22 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[0][-1]~230                                                                                                                                                              ; LCCOMB_X63_Y10_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[100][-1]~66                                                                                                                                                             ; LCCOMB_X62_Y13_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[101][-1]~52                                                                                                                                                             ; LCCOMB_X59_Y15_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[102][-1]~58                                                                                                                                                             ; LCCOMB_X62_Y15_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[103][-1]~76                                                                                                                                                             ; LCCOMB_X62_Y14_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[104][-1]~68                                                                                                                                                             ; LCCOMB_X59_Y15_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[105][-1]~50                                                                                                                                                             ; LCCOMB_X57_Y13_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[106][-1]~60                                                                                                                                                             ; LCCOMB_X61_Y17_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[107][-1]~74                                                                                                                                                             ; LCCOMB_X56_Y15_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[108][-1]~72                                                                                                                                                             ; LCCOMB_X61_Y17_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[109][-1]~56                                                                                                                                                             ; LCCOMB_X61_Y15_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[10][-1]~210                                                                                                                                                             ; LCCOMB_X57_Y9_N10  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[110][-1]~64                                                                                                                                                             ; LCCOMB_X61_Y17_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[111][-1]~80                                                                                                                                                             ; LCCOMB_X60_Y16_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[112][-1]~134                                                                                                                                                            ; LCCOMB_X63_Y13_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[113][-1]~132                                                                                                                                                            ; LCCOMB_X63_Y15_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[114][-1]~130                                                                                                                                                            ; LCCOMB_X62_Y15_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[115][-1]~136                                                                                                                                                            ; LCCOMB_X63_Y16_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[116][-1]~118                                                                                                                                                            ; LCCOMB_X62_Y13_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[117][-1]~114                                                                                                                                                            ; LCCOMB_X59_Y15_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[118][-1]~116                                                                                                                                                            ; LCCOMB_X62_Y15_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[119][-1]~120                                                                                                                                                            ; LCCOMB_X63_Y16_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[11][-1]~236                                                                                                                                                             ; LCCOMB_X56_Y8_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[120][-1]~126                                                                                                                                                            ; LCCOMB_X59_Y15_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[121][-1]~124                                                                                                                                                            ; LCCOMB_X61_Y15_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[122][-1]~122                                                                                                                                                            ; LCCOMB_X61_Y17_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[123][-1]~128                                                                                                                                                            ; LCCOMB_X56_Y15_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[124][-1]~142                                                                                                                                                            ; LCCOMB_X61_Y17_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[125][-1]~138                                                                                                                                                            ; LCCOMB_X61_Y15_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[126][-1]~140                                                                                                                                                            ; LCCOMB_X61_Y17_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[127][-1]~144                                                                                                                                                            ; LCCOMB_X60_Y16_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[12][-1]~232                                                                                                                                                             ; LCCOMB_X60_Y10_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[13][-1]~224                                                                                                                                                             ; LCCOMB_X55_Y9_N20  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[14][-1]~216                                                                                                                                                             ; LCCOMB_X57_Y9_N22  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[15][-1]~240                                                                                                                                                             ; LCCOMB_X58_Y14_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[16][-1]~198                                                                                                                                                             ; LCCOMB_X62_Y10_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[17][-1]~194                                                                                                                                                             ; LCCOMB_X62_Y10_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[18][-1]~196                                                                                                                                                             ; LCCOMB_X62_Y9_N2   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[19][-1]~200                                                                                                                                                             ; LCCOMB_X62_Y9_N14  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[1][-1]~222                                                                                                                                                              ; LCCOMB_X55_Y9_N0   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[20][-1]~190                                                                                                                                                             ; LCCOMB_X62_Y10_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[21][-1]~188                                                                                                                                                             ; LCCOMB_X62_Y10_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[22][-1]~186                                                                                                                                                             ; LCCOMB_X62_Y9_N30  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[23][-1]~192                                                                                                                                                             ; LCCOMB_X57_Y10_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[24][-1]~182                                                                                                                                                             ; LCCOMB_X60_Y8_N12  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[25][-1]~178                                                                                                                                                             ; LCCOMB_X56_Y8_N6   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[26][-1]~180                                                                                                                                                             ; LCCOMB_X61_Y12_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[27][-1]~184                                                                                                                                                             ; LCCOMB_X56_Y8_N0   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[28][-1]~206                                                                                                                                                             ; LCCOMB_X62_Y10_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[29][-1]~204                                                                                                                                                             ; LCCOMB_X62_Y10_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[2][-1]~214                                                                                                                                                              ; LCCOMB_X55_Y9_N24  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[30][-1]~202                                                                                                                                                             ; LCCOMB_X57_Y10_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[31][-1]~208                                                                                                                                                             ; LCCOMB_X57_Y10_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[32][-1]~166                                                                                                                                                             ; LCCOMB_X63_Y13_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[33][-1]~150                                                                                                                                                             ; LCCOMB_X57_Y13_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[34][-1]~158                                                                                                                                                             ; LCCOMB_X57_Y13_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[35][-1]~174                                                                                                                                                             ; LCCOMB_X61_Y12_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[36][-1]~162                                                                                                                                                             ; LCCOMB_X63_Y13_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[37][-1]~148                                                                                                                                                             ; LCCOMB_X61_Y12_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[38][-1]~154                                                                                                                                                             ; LCCOMB_X58_Y13_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[39][-1]~172                                                                                                                                                             ; LCCOMB_X61_Y12_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[3][-1]~238                                                                                                                                                              ; LCCOMB_X62_Y9_N26  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[40][-1]~164                                                                                                                                                             ; LCCOMB_X63_Y13_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[41][-1]~146                                                                                                                                                             ; LCCOMB_X57_Y13_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[42][-1]~156                                                                                                                                                             ; LCCOMB_X57_Y13_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[43][-1]~170                                                                                                                                                             ; LCCOMB_X62_Y14_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[44][-1]~168                                                                                                                                                             ; LCCOMB_X63_Y13_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[45][-1]~152                                                                                                                                                             ; LCCOMB_X57_Y13_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[46][-1]~160                                                                                                                                                             ; LCCOMB_X58_Y13_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[47][-1]~176                                                                                                                                                             ; LCCOMB_X58_Y14_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[48][-1]~262                                                                                                                                                             ; LCCOMB_X63_Y13_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[49][-1]~260                                                                                                                                                             ; LCCOMB_X62_Y10_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[4][-1]~228                                                                                                                                                              ; LCCOMB_X63_Y10_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[50][-1]~258                                                                                                                                                             ; LCCOMB_X62_Y9_N10  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[51][-1]~264                                                                                                                                                             ; LCCOMB_X62_Y9_N22  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[52][-1]~246                                                                                                                                                             ; LCCOMB_X63_Y13_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[53][-1]~242                                                                                                                                                             ; LCCOMB_X61_Y12_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[54][-1]~244                                                                                                                                                             ; LCCOMB_X62_Y9_N6   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[55][-1]~248                                                                                                                                                             ; LCCOMB_X61_Y12_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[56][-1]~254                                                                                                                                                             ; LCCOMB_X60_Y8_N20  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[57][-1]~252                                                                                                                                                             ; LCCOMB_X57_Y9_N2   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[58][-1]~250                                                                                                                                                             ; LCCOMB_X57_Y9_N30  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[59][-1]~256                                                                                                                                                             ; LCCOMB_X57_Y9_N18  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[5][-1]~218                                                                                                                                                              ; LCCOMB_X55_Y9_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[60][-1]~270                                                                                                                                                             ; LCCOMB_X60_Y10_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[61][-1]~266                                                                                                                                                             ; LCCOMB_X57_Y10_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[62][-1]~268                                                                                                                                                             ; LCCOMB_X57_Y10_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[63][-1]~272                                                                                                                                                             ; LCCOMB_X57_Y10_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[64][-1]~102                                                                                                                                                             ; LCCOMB_X62_Y10_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[65][-1]~94                                                                                                                                                              ; LCCOMB_X63_Y15_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[66][-1]~86                                                                                                                                                              ; LCCOMB_X62_Y15_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[67][-1]~110                                                                                                                                                             ; LCCOMB_X63_Y16_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[68][-1]~100                                                                                                                                                             ; LCCOMB_X62_Y10_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[69][-1]~90                                                                                                                                                              ; LCCOMB_X62_Y15_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[6][-1]~212                                                                                                                                                              ; LCCOMB_X62_Y9_N18  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[70][-1]~84                                                                                                                                                              ; LCCOMB_X62_Y15_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[71][-1]~106                                                                                                                                                             ; LCCOMB_X63_Y16_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[72][-1]~98                                                                                                                                                              ; LCCOMB_X63_Y10_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[73][-1]~92                                                                                                                                                              ; LCCOMB_X63_Y14_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[74][-1]~82                                                                                                                                                              ; LCCOMB_X63_Y14_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[75][-1]~108                                                                                                                                                             ; LCCOMB_X63_Y16_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[76][-1]~104                                                                                                                                                             ; LCCOMB_X62_Y13_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[77][-1]~96                                                                                                                                                              ; LCCOMB_X62_Y15_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[78][-1]~88                                                                                                                                                              ; LCCOMB_X62_Y14_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[79][-1]~112                                                                                                                                                             ; LCCOMB_X63_Y16_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[7][-1]~234                                                                                                                                                              ; LCCOMB_X55_Y9_N12  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[80][-1]~38                                                                                                                                                              ; LCCOMB_X63_Y10_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[81][-1]~34                                                                                                                                                              ; LCCOMB_X63_Y14_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[82][-1]~36                                                                                                                                                              ; LCCOMB_X63_Y10_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[83][-1]~40                                                                                                                                                              ; LCCOMB_X63_Y14_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[84][-1]~30                                                                                                                                                              ; LCCOMB_X62_Y13_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[85][-1]~28                                                                                                                                                              ; LCCOMB_X62_Y13_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[86][-1]~26                                                                                                                                                              ; LCCOMB_X62_Y13_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[87][-1]~32                                                                                                                                                              ; LCCOMB_X63_Y14_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[88][-1]~22                                                                                                                                                              ; LCCOMB_X63_Y10_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[89][-1]~18                                                                                                                                                              ; LCCOMB_X63_Y14_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[8][-1]~226                                                                                                                                                              ; LCCOMB_X60_Y8_N22  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[90][-1]~20                                                                                                                                                              ; LCCOMB_X63_Y14_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[91][-1]~24                                                                                                                                                              ; LCCOMB_X62_Y14_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[92][-1]~46                                                                                                                                                              ; LCCOMB_X62_Y13_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[93][-1]~44                                                                                                                                                              ; LCCOMB_X62_Y10_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[94][-1]~42                                                                                                                                                              ; LCCOMB_X62_Y14_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[95][-1]~48                                                                                                                                                              ; LCCOMB_X58_Y14_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[96][-1]~70                                                                                                                                                              ; LCCOMB_X59_Y15_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[97][-1]~54                                                                                                                                                              ; LCCOMB_X59_Y15_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[98][-1]~62                                                                                                                                                              ; LCCOMB_X62_Y15_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[99][-1]~78                                                                                                                                                              ; LCCOMB_X62_Y14_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[9][-1]~220                                                                                                                                                              ; LCCOMB_X56_Y8_N18  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[0][0][31]~0                                                                                                                                                               ; LCCOMB_X68_Y22_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[0][1][31]~1                                                                                                                                                               ; LCCOMB_X68_Y22_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[100][0][31]~2                                                                                                                                                             ; LCCOMB_X68_Y26_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[100][1][31]~1                                                                                                                                                             ; LCCOMB_X68_Y26_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[101][0][31]~4                                                                                                                                                             ; LCCOMB_X59_Y22_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[101][1][31]~1                                                                                                                                                             ; LCCOMB_X59_Y22_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[102][0][31]~2                                                                                                                                                             ; LCCOMB_X55_Y22_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[102][1][31]~1                                                                                                                                                             ; LCCOMB_X55_Y22_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[103][0][31]~2                                                                                                                                                             ; LCCOMB_X58_Y22_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[103][1][31]~1                                                                                                                                                             ; LCCOMB_X58_Y22_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[104][0][31]~1                                                                                                                                                             ; LCCOMB_X68_Y28_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[104][1][31]~2                                                                                                                                                             ; LCCOMB_X68_Y28_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[105][0][31]~1                                                                                                                                                             ; LCCOMB_X64_Y24_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[105][1][31]~2                                                                                                                                                             ; LCCOMB_X64_Y24_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[106][0][31]~2                                                                                                                                                             ; LCCOMB_X45_Y30_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[106][1][31]~1                                                                                                                                                             ; LCCOMB_X46_Y30_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[107][0][31]~1                                                                                                                                                             ; LCCOMB_X67_Y27_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[107][1][31]~2                                                                                                                                                             ; LCCOMB_X67_Y27_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[108][0][31]~1                                                                                                                                                             ; LCCOMB_X67_Y27_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[108][1][31]~2                                                                                                                                                             ; LCCOMB_X67_Y27_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[109][0][31]~2                                                                                                                                                             ; LCCOMB_X68_Y26_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[109][1][31]~1                                                                                                                                                             ; LCCOMB_X68_Y26_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[10][0][31]~1                                                                                                                                                              ; LCCOMB_X44_Y30_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[10][1][31]~0                                                                                                                                                              ; LCCOMB_X44_Y30_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[110][0][31]~2                                                                                                                                                             ; LCCOMB_X47_Y17_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[110][1][31]~1                                                                                                                                                             ; LCCOMB_X47_Y17_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[111][0][31]~2                                                                                                                                                             ; LCCOMB_X48_Y27_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[111][1][31]~1                                                                                                                                                             ; LCCOMB_X48_Y27_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[112][0][31]~0                                                                                                                                                             ; LCCOMB_X67_Y24_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[112][1][31]~1                                                                                                                                                             ; LCCOMB_X67_Y24_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[113][0][31]~0                                                                                                                                                             ; LCCOMB_X64_Y30_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[113][1][31]~1                                                                                                                                                             ; LCCOMB_X64_Y30_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[114][0][31]~1                                                                                                                                                             ; LCCOMB_X50_Y23_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[114][1][31]~0                                                                                                                                                             ; LCCOMB_X50_Y23_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[115][0][31]~1                                                                                                                                                             ; LCCOMB_X46_Y26_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[115][1][31]~0                                                                                                                                                             ; LCCOMB_X46_Y26_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[116][0][31]~0                                                                                                                                                             ; LCCOMB_X62_Y26_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[116][1][31]~1                                                                                                                                                             ; LCCOMB_X61_Y24_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[117][0][31]~0                                                                                                                                                             ; LCCOMB_X59_Y22_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[117][1][31]~1                                                                                                                                                             ; LCCOMB_X59_Y22_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[118][0][31]~1                                                                                                                                                             ; LCCOMB_X55_Y22_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[118][1][31]~0                                                                                                                                                             ; LCCOMB_X55_Y22_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[119][0][31]~1                                                                                                                                                             ; LCCOMB_X46_Y26_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[119][1][31]~0                                                                                                                                                             ; LCCOMB_X46_Y26_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[11][0][31]~1                                                                                                                                                              ; LCCOMB_X47_Y27_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[11][1][31]~0                                                                                                                                                              ; LCCOMB_X47_Y27_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[120][0][31]~0                                                                                                                                                             ; LCCOMB_X63_Y19_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[120][1][31]~1                                                                                                                                                             ; LCCOMB_X63_Y19_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[121][0][31]~1                                                                                                                                                             ; LCCOMB_X64_Y24_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[121][1][31]~0                                                                                                                                                             ; LCCOMB_X64_Y24_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[122][0][31]~0                                                                                                                                                             ; LCCOMB_X45_Y30_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[122][1][31]~1                                                                                                                                                             ; LCCOMB_X45_Y30_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[123][0][31]~1                                                                                                                                                             ; LCCOMB_X51_Y27_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[123][1][31]~0                                                                                                                                                             ; LCCOMB_X51_Y27_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[124][0][31]~1                                                                                                                                                             ; LCCOMB_X63_Y27_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[124][1][31]~0                                                                                                                                                             ; LCCOMB_X63_Y27_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[125][0][31]~1                                                                                                                                                             ; LCCOMB_X59_Y26_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[125][1][31]~0                                                                                                                                                             ; LCCOMB_X59_Y26_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[126][0][31]~1                                                                                                                                                             ; LCCOMB_X39_Y30_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[126][1][31]~0                                                                                                                                                             ; LCCOMB_X40_Y30_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[127][0][31]~1                                                                                                                                                             ; LCCOMB_X48_Y27_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[127][1][31]~0                                                                                                                                                             ; LCCOMB_X48_Y27_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[12][0][31]~0                                                                                                                                                              ; LCCOMB_X61_Y26_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[12][1][31]~1                                                                                                                                                              ; LCCOMB_X62_Y26_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[13][0][31]~1                                                                                                                                                              ; LCCOMB_X55_Y20_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[13][1][31]~0                                                                                                                                                              ; LCCOMB_X55_Y20_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[14][0][31]~1                                                                                                                                                              ; LCCOMB_X35_Y30_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[14][1][31]~0                                                                                                                                                              ; LCCOMB_X39_Y30_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[15][0][31]~1                                                                                                                                                              ; LCCOMB_X44_Y27_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[15][1][31]~0                                                                                                                                                              ; LCCOMB_X44_Y27_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[16][0][31]~1                                                                                                                                                              ; LCCOMB_X53_Y22_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[16][1][31]~2                                                                                                                                                              ; LCCOMB_X53_Y22_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[17][0][31]~2                                                                                                                                                              ; LCCOMB_X55_Y19_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[17][1][31]~1                                                                                                                                                              ; LCCOMB_X55_Y19_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[18][0][31]~1                                                                                                                                                              ; LCCOMB_X51_Y24_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[18][1][31]~2                                                                                                                                                              ; LCCOMB_X51_Y24_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[19][0][31]~1                                                                                                                                                              ; LCCOMB_X59_Y26_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[19][1][31]~2                                                                                                                                                              ; LCCOMB_X60_Y26_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[1][0][31]~1                                                                                                                                                               ; LCCOMB_X59_Y26_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[1][1][31]~0                                                                                                                                                               ; LCCOMB_X60_Y26_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[20][0][31]~1                                                                                                                                                              ; LCCOMB_X60_Y26_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[20][1][31]~2                                                                                                                                                              ; LCCOMB_X60_Y26_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[21][0][31]~2                                                                                                                                                              ; LCCOMB_X57_Y22_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[21][1][31]~1                                                                                                                                                              ; LCCOMB_X57_Y22_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[22][0][31]~1                                                                                                                                                              ; LCCOMB_X44_Y26_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[22][1][31]~2                                                                                                                                                              ; LCCOMB_X44_Y26_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[23][0][31]~1                                                                                                                                                              ; LCCOMB_X41_Y25_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[23][1][31]~2                                                                                                                                                              ; LCCOMB_X41_Y25_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[24][0][31]~1                                                                                                                                                              ; LCCOMB_X51_Y22_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[24][1][31]~2                                                                                                                                                              ; LCCOMB_X51_Y22_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[25][0][31]~2                                                                                                                                                              ; LCCOMB_X61_Y24_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[25][1][31]~1                                                                                                                                                              ; LCCOMB_X61_Y24_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[26][0][31]~2                                                                                                                                                              ; LCCOMB_X44_Y30_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[26][1][31]~1                                                                                                                                                              ; LCCOMB_X44_Y30_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[27][0][31]~2                                                                                                                                                              ; LCCOMB_X51_Y27_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[27][1][31]~1                                                                                                                                                              ; LCCOMB_X48_Y27_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[28][0][31]~1                                                                                                                                                              ; LCCOMB_X63_Y27_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[28][1][31]~2                                                                                                                                                              ; LCCOMB_X63_Y27_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[29][0][31]~2                                                                                                                                                              ; LCCOMB_X58_Y26_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[29][1][31]~1                                                                                                                                                              ; LCCOMB_X58_Y26_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[2][0][31]~0                                                                                                                                                               ; LCCOMB_X51_Y25_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[2][1][31]~1                                                                                                                                                               ; LCCOMB_X51_Y25_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[30][0][31]~2                                                                                                                                                              ; LCCOMB_X35_Y30_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[30][1][31]~1                                                                                                                                                              ; LCCOMB_X35_Y30_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[31][0][31]~2                                                                                                                                                              ; LCCOMB_X45_Y27_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[31][1][31]~1                                                                                                                                                              ; LCCOMB_X44_Y27_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[32][0][31]~0                                                                                                                                                              ; LCCOMB_X68_Y22_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[32][1][31]~1                                                                                                                                                              ; LCCOMB_X68_Y22_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[33][0][31]~1                                                                                                                                                              ; LCCOMB_X68_Y26_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[33][1][31]~0                                                                                                                                                              ; LCCOMB_X68_Y26_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[34][0][31]~0                                                                                                                                                              ; LCCOMB_X63_Y19_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[34][1][31]~1                                                                                                                                                              ; LCCOMB_X63_Y19_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[35][0][31]~0                                                                                                                                                              ; LCCOMB_X51_Y25_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[35][1][31]~1                                                                                                                                                              ; LCCOMB_X51_Y25_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[36][0][31]~0                                                                                                                                                              ; LCCOMB_X68_Y26_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[36][1][31]~1                                                                                                                                                              ; LCCOMB_X68_Y26_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[37][0][31]~1                                                                                                                                                              ; LCCOMB_X59_Y22_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[37][1][31]~0                                                                                                                                                              ; LCCOMB_X59_Y22_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[38][0][31]~0                                                                                                                                                              ; LCCOMB_X55_Y22_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[38][1][31]~1                                                                                                                                                              ; LCCOMB_X55_Y22_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[39][0][31]~0                                                                                                                                                              ; LCCOMB_X58_Y22_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[39][1][31]~1                                                                                                                                                              ; LCCOMB_X58_Y22_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[3][0][31]~0                                                                                                                                                               ; LCCOMB_X50_Y25_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[3][1][31]~1                                                                                                                                                               ; LCCOMB_X50_Y25_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[40][0][31]~0                                                                                                                                                              ; LCCOMB_X68_Y28_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[40][1][31]~1                                                                                                                                                              ; LCCOMB_X68_Y28_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[41][0][31]~1                                                                                                                                                              ; LCCOMB_X64_Y24_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[41][1][31]~0                                                                                                                                                              ; LCCOMB_X64_Y24_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[42][0][31]~1                                                                                                                                                              ; LCCOMB_X45_Y30_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[42][1][31]~0                                                                                                                                                              ; LCCOMB_X45_Y30_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[43][0][31]~1                                                                                                                                                              ; LCCOMB_X67_Y27_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[43][1][31]~0                                                                                                                                                              ; LCCOMB_X67_Y27_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[44][0][31]~0                                                                                                                                                              ; LCCOMB_X67_Y27_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[44][1][31]~1                                                                                                                                                              ; LCCOMB_X67_Y27_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[45][0][31]~1                                                                                                                                                              ; LCCOMB_X68_Y26_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[45][1][31]~0                                                                                                                                                              ; LCCOMB_X68_Y26_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[46][0][31]~1                                                                                                                                                              ; LCCOMB_X47_Y17_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[46][1][31]~0                                                                                                                                                              ; LCCOMB_X47_Y17_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[47][0][31]~1                                                                                                                                                              ; LCCOMB_X48_Y27_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[47][1][31]~0                                                                                                                                                              ; LCCOMB_X48_Y27_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[48][0][31]~3                                                                                                                                                              ; LCCOMB_X67_Y24_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[48][1][31]~2                                                                                                                                                              ; LCCOMB_X67_Y24_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[49][0][31]~4                                                                                                                                                              ; LCCOMB_X64_Y30_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[49][1][31]~1                                                                                                                                                              ; LCCOMB_X64_Y30_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[4][0][31]~0                                                                                                                                                               ; LCCOMB_X62_Y26_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[4][1][31]~1                                                                                                                                                               ; LCCOMB_X61_Y26_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[50][0][31]~3                                                                                                                                                              ; LCCOMB_X50_Y23_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[50][1][31]~2                                                                                                                                                              ; LCCOMB_X50_Y23_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[51][0][31]~3                                                                                                                                                              ; LCCOMB_X46_Y26_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[51][1][31]~2                                                                                                                                                              ; LCCOMB_X46_Y26_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[52][0][31]~3                                                                                                                                                              ; LCCOMB_X62_Y26_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[52][1][31]~2                                                                                                                                                              ; LCCOMB_X61_Y26_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[53][0][31]~4                                                                                                                                                              ; LCCOMB_X59_Y22_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[53][1][31]~1                                                                                                                                                              ; LCCOMB_X59_Y22_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[54][0][31]~3                                                                                                                                                              ; LCCOMB_X55_Y22_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[54][1][31]~2                                                                                                                                                              ; LCCOMB_X55_Y22_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[55][0][31]~3                                                                                                                                                              ; LCCOMB_X46_Y26_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[55][1][31]~2                                                                                                                                                              ; LCCOMB_X46_Y26_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[56][0][31]~3                                                                                                                                                              ; LCCOMB_X63_Y19_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[56][1][31]~2                                                                                                                                                              ; LCCOMB_X63_Y19_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[57][0][31]~4                                                                                                                                                              ; LCCOMB_X64_Y24_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[57][1][31]~1                                                                                                                                                              ; LCCOMB_X64_Y24_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[58][0][31]~6                                                                                                                                                              ; LCCOMB_X45_Y30_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[58][1][31]~1                                                                                                                                                              ; LCCOMB_X44_Y30_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[59][0][31]~4                                                                                                                                                              ; LCCOMB_X51_Y27_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[59][1][31]~1                                                                                                                                                              ; LCCOMB_X51_Y27_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[5][0][31]~1                                                                                                                                                               ; LCCOMB_X57_Y22_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[5][1][31]~0                                                                                                                                                               ; LCCOMB_X57_Y22_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[60][0][31]~3                                                                                                                                                              ; LCCOMB_X63_Y27_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[60][1][31]~2                                                                                                                                                              ; LCCOMB_X63_Y27_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[61][0][31]~4                                                                                                                                                              ; LCCOMB_X58_Y26_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[61][1][31]~1                                                                                                                                                              ; LCCOMB_X58_Y26_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[62][0][31]~4                                                                                                                                                              ; LCCOMB_X39_Y30_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[62][1][31]~1                                                                                                                                                              ; LCCOMB_X39_Y30_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[63][0][31]~4                                                                                                                                                              ; LCCOMB_X48_Y27_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[63][1][31]~1                                                                                                                                                              ; LCCOMB_X48_Y27_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[64][0][31]~1                                                                                                                                                              ; LCCOMB_X68_Y22_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[64][1][31]~2                                                                                                                                                              ; LCCOMB_X68_Y22_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[65][0][31]~1                                                                                                                                                              ; LCCOMB_X59_Y26_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[65][1][31]~2                                                                                                                                                              ; LCCOMB_X59_Y26_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[66][0][31]~1                                                                                                                                                              ; LCCOMB_X51_Y25_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[66][1][31]~2                                                                                                                                                              ; LCCOMB_X51_Y25_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[67][0][31]~1                                                                                                                                                              ; LCCOMB_X50_Y25_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[67][1][31]~2                                                                                                                                                              ; LCCOMB_X50_Y25_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[68][0][31]~2                                                                                                                                                              ; LCCOMB_X62_Y26_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[68][1][31]~1                                                                                                                                                              ; LCCOMB_X61_Y26_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[69][0][31]~1                                                                                                                                                              ; LCCOMB_X57_Y22_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[69][1][31]~2                                                                                                                                                              ; LCCOMB_X57_Y22_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[6][0][31]~0                                                                                                                                                               ; LCCOMB_X44_Y26_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[6][1][31]~1                                                                                                                                                               ; LCCOMB_X44_Y26_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[70][0][31]~2                                                                                                                                                              ; LCCOMB_X44_Y26_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[70][1][31]~1                                                                                                                                                              ; LCCOMB_X44_Y26_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[71][0][31]~1                                                                                                                                                              ; LCCOMB_X48_Y26_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[71][1][31]~2                                                                                                                                                              ; LCCOMB_X48_Y26_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[72][0][31]~1                                                                                                                                                              ; LCCOMB_X68_Y28_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[72][1][31]~2                                                                                                                                                              ; LCCOMB_X68_Y28_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[73][0][31]~1                                                                                                                                                              ; LCCOMB_X61_Y24_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[73][1][31]~2                                                                                                                                                              ; LCCOMB_X61_Y24_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[74][0][31]~2                                                                                                                                                              ; LCCOMB_X45_Y30_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[74][1][31]~1                                                                                                                                                              ; LCCOMB_X46_Y30_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[75][0][31]~1                                                                                                                                                              ; LCCOMB_X47_Y27_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[75][1][31]~2                                                                                                                                                              ; LCCOMB_X47_Y27_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[76][0][31]~1                                                                                                                                                              ; LCCOMB_X61_Y26_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[76][1][31]~2                                                                                                                                                              ; LCCOMB_X62_Y26_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[77][0][31]~2                                                                                                                                                              ; LCCOMB_X55_Y20_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[77][1][31]~1                                                                                                                                                              ; LCCOMB_X55_Y20_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[78][0][31]~2                                                                                                                                                              ; LCCOMB_X40_Y30_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[78][1][31]~1                                                                                                                                                              ; LCCOMB_X39_Y30_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[79][0][31]~2                                                                                                                                                              ; LCCOMB_X44_Y27_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[79][1][31]~1                                                                                                                                                              ; LCCOMB_X44_Y27_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[7][0][31]~0                                                                                                                                                               ; LCCOMB_X46_Y26_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[7][1][31]~1                                                                                                                                                               ; LCCOMB_X46_Y26_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[80][0][31]~1                                                                                                                                                              ; LCCOMB_X53_Y22_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[80][1][31]~1                                                                                                                                                              ; LCCOMB_X53_Y22_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[81][0][31]~1                                                                                                                                                              ; LCCOMB_X55_Y19_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[81][1][31]~1                                                                                                                                                              ; LCCOMB_X55_Y19_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[82][0][31]~2                                                                                                                                                              ; LCCOMB_X51_Y24_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[82][1][31]~0                                                                                                                                                              ; LCCOMB_X51_Y24_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[83][0][31]~2                                                                                                                                                              ; LCCOMB_X50_Y25_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[83][1][31]~0                                                                                                                                                              ; LCCOMB_X51_Y27_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[84][0][31]~1                                                                                                                                                              ; LCCOMB_X62_Y26_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[84][1][31]~1                                                                                                                                                              ; LCCOMB_X61_Y26_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[85][0][31]~1                                                                                                                                                              ; LCCOMB_X58_Y22_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[85][1][31]~1                                                                                                                                                              ; LCCOMB_X58_Y22_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[86][0][31]~2                                                                                                                                                              ; LCCOMB_X44_Y26_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[86][1][31]~0                                                                                                                                                              ; LCCOMB_X44_Y26_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[87][0][31]~2                                                                                                                                                              ; LCCOMB_X41_Y25_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[87][1][31]~0                                                                                                                                                              ; LCCOMB_X41_Y25_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[88][0][31]~1                                                                                                                                                              ; LCCOMB_X48_Y26_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[88][1][31]~1                                                                                                                                                              ; LCCOMB_X48_Y26_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[89][0][31]~1                                                                                                                                                              ; LCCOMB_X51_Y24_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[89][1][31]~1                                                                                                                                                              ; LCCOMB_X61_Y24_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[8][0][31]~0                                                                                                                                                               ; LCCOMB_X68_Y28_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[8][1][31]~1                                                                                                                                                               ; LCCOMB_X68_Y28_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[90][0][31]~1                                                                                                                                                              ; LCCOMB_X44_Y30_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[90][1][31]~1                                                                                                                                                              ; LCCOMB_X44_Y30_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[91][0][31]~1                                                                                                                                                              ; LCCOMB_X47_Y27_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[91][1][31]~1                                                                                                                                                              ; LCCOMB_X47_Y27_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[92][0][31]~2                                                                                                                                                              ; LCCOMB_X63_Y27_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[92][1][31]~0                                                                                                                                                              ; LCCOMB_X63_Y27_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[93][0][31]~1                                                                                                                                                              ; LCCOMB_X59_Y26_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[93][1][31]~1                                                                                                                                                              ; LCCOMB_X59_Y26_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[94][0][31]~2                                                                                                                                                              ; LCCOMB_X40_Y30_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[94][1][31]~0                                                                                                                                                              ; LCCOMB_X39_Y30_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[95][0][31]~1                                                                                                                                                              ; LCCOMB_X45_Y27_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[95][1][31]~1                                                                                                                                                              ; LCCOMB_X45_Y27_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[96][0][31]~1                                                                                                                                                              ; LCCOMB_X68_Y22_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[96][1][31]~2                                                                                                                                                              ; LCCOMB_X68_Y22_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[97][0][31]~2                                                                                                                                                              ; LCCOMB_X68_Y26_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[97][1][31]~1                                                                                                                                                              ; LCCOMB_X68_Y26_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[98][0][31]~1                                                                                                                                                              ; LCCOMB_X63_Y19_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[98][1][31]~2                                                                                                                                                              ; LCCOMB_X63_Y19_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[99][0][31]~2                                                                                                                                                              ; LCCOMB_X51_Y25_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[99][1][31]~1                                                                                                                                                              ; LCCOMB_X51_Y25_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[9][0][31]~1                                                                                                                                                               ; LCCOMB_X61_Y24_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[9][1][31]~0                                                                                                                                                               ; LCCOMB_X61_Y24_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[0][0]~108                                                                                                                                                                  ; LCCOMB_X39_Y9_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[100][0]~26                                                                                                                                                                 ; LCCOMB_X40_Y20_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[101][0]~19                                                                                                                                                                 ; LCCOMB_X46_Y12_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[102][0]~22                                                                                                                                                                 ; LCCOMB_X40_Y14_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[103][0]~31                                                                                                                                                                 ; LCCOMB_X38_Y19_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[104][0]~27                                                                                                                                                                 ; LCCOMB_X41_Y17_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[105][0]~18                                                                                                                                                                 ; LCCOMB_X39_Y16_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[106][0]~23                                                                                                                                                                 ; LCCOMB_X39_Y16_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[107][0]~30                                                                                                                                                                 ; LCCOMB_X41_Y17_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[108][0]~29                                                                                                                                                                 ; LCCOMB_X40_Y14_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[109][0]~21                                                                                                                                                                 ; LCCOMB_X46_Y15_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[10][0]~98                                                                                                                                                                  ; LCCOMB_X44_Y8_N28  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[110][0]~25                                                                                                                                                                 ; LCCOMB_X42_Y14_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[111][0]~33                                                                                                                                                                 ; LCCOMB_X42_Y14_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[112][0]~60                                                                                                                                                                 ; LCCOMB_X39_Y19_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[113][0]~59                                                                                                                                                                 ; LCCOMB_X39_Y19_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[114][0]~58                                                                                                                                                                 ; LCCOMB_X41_Y19_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[115][0]~61                                                                                                                                                                 ; LCCOMB_X42_Y19_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[116][0]~52                                                                                                                                                                 ; LCCOMB_X42_Y19_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[117][0]~50                                                                                                                                                                 ; LCCOMB_X45_Y17_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[118][0]~51                                                                                                                                                                 ; LCCOMB_X41_Y17_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[119][0]~53                                                                                                                                                                 ; LCCOMB_X38_Y19_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[11][0]~111                                                                                                                                                                 ; LCCOMB_X40_Y9_N12  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[120][0]~56                                                                                                                                                                 ; LCCOMB_X41_Y17_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[121][0]~55                                                                                                                                                                 ; LCCOMB_X45_Y17_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[122][0]~54                                                                                                                                                                 ; LCCOMB_X41_Y17_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[123][0]~57                                                                                                                                                                 ; LCCOMB_X41_Y17_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[124][0]~64                                                                                                                                                                 ; LCCOMB_X40_Y20_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[125][0]~62                                                                                                                                                                 ; LCCOMB_X45_Y17_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[126][0]~63                                                                                                                                                                 ; LCCOMB_X45_Y17_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[127][0]~65                                                                                                                                                                 ; LCCOMB_X45_Y17_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[12][0]~109                                                                                                                                                                 ; LCCOMB_X40_Y9_N2   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[13][0]~105                                                                                                                                                                 ; LCCOMB_X45_Y10_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[14][0]~101                                                                                                                                                                 ; LCCOMB_X41_Y8_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[15][0]~113                                                                                                                                                                 ; LCCOMB_X40_Y9_N16  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[16][0]~76                                                                                                                                                                  ; LCCOMB_X42_Y10_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[17][0]~74                                                                                                                                                                  ; LCCOMB_X46_Y12_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[18][0]~75                                                                                                                                                                  ; LCCOMB_X49_Y11_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[19][0]~77                                                                                                                                                                  ; LCCOMB_X42_Y10_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[1][0]~104                                                                                                                                                                  ; LCCOMB_X39_Y10_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[20][0]~72                                                                                                                                                                  ; LCCOMB_X41_Y13_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[21][0]~71                                                                                                                                                                  ; LCCOMB_X51_Y13_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[22][0]~70                                                                                                                                                                  ; LCCOMB_X40_Y8_N10  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[23][0]~73                                                                                                                                                                  ; LCCOMB_X39_Y9_N30  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[24][0]~68                                                                                                                                                                  ; LCCOMB_X44_Y9_N10  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[25][0]~66                                                                                                                                                                  ; LCCOMB_X39_Y9_N28  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[26][0]~67                                                                                                                                                                  ; LCCOMB_X44_Y8_N14  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[27][0]~69                                                                                                                                                                  ; LCCOMB_X44_Y9_N16  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[28][0]~80                                                                                                                                                                  ; LCCOMB_X40_Y11_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[29][0]~79                                                                                                                                                                  ; LCCOMB_X45_Y10_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[2][0]~100                                                                                                                                                                  ; LCCOMB_X41_Y8_N28  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[30][0]~78                                                                                                                                                                  ; LCCOMB_X40_Y8_N14  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[31][0]~81                                                                                                                                                                  ; LCCOMB_X46_Y12_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[32][0]~92                                                                                                                                                                  ; LCCOMB_X47_Y12_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[33][0]~84                                                                                                                                                                  ; LCCOMB_X46_Y12_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[34][0]~88                                                                                                                                                                  ; LCCOMB_X44_Y12_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[35][0]~96                                                                                                                                                                  ; LCCOMB_X49_Y10_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[36][0]~90                                                                                                                                                                  ; LCCOMB_X45_Y12_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[37][0]~83                                                                                                                                                                  ; LCCOMB_X46_Y12_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[38][0]~86                                                                                                                                                                  ; LCCOMB_X47_Y12_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[39][0]~95                                                                                                                                                                  ; LCCOMB_X45_Y12_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[3][0]~112                                                                                                                                                                  ; LCCOMB_X40_Y9_N30  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[40][0]~91                                                                                                                                                                  ; LCCOMB_X49_Y10_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[41][0]~82                                                                                                                                                                  ; LCCOMB_X47_Y12_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[42][0]~87                                                                                                                                                                  ; LCCOMB_X44_Y12_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[43][0]~94                                                                                                                                                                  ; LCCOMB_X45_Y12_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[44][0]~93                                                                                                                                                                  ; LCCOMB_X47_Y12_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[45][0]~85                                                                                                                                                                  ; LCCOMB_X45_Y10_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[46][0]~89                                                                                                                                                                  ; LCCOMB_X45_Y10_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[47][0]~97                                                                                                                                                                  ; LCCOMB_X46_Y12_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[48][0]~124                                                                                                                                                                 ; LCCOMB_X42_Y10_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[49][0]~123                                                                                                                                                                 ; LCCOMB_X39_Y10_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[4][0]~107                                                                                                                                                                  ; LCCOMB_X39_Y12_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[50][0]~122                                                                                                                                                                 ; LCCOMB_X41_Y8_N20  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[51][0]~125                                                                                                                                                                 ; LCCOMB_X42_Y10_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[52][0]~116                                                                                                                                                                 ; LCCOMB_X39_Y12_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[53][0]~114                                                                                                                                                                 ; LCCOMB_X45_Y14_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[54][0]~115                                                                                                                                                                 ; LCCOMB_X40_Y8_N30  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[55][0]~117                                                                                                                                                                 ; LCCOMB_X41_Y13_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[56][0]~120                                                                                                                                                                 ; LCCOMB_X44_Y9_N8   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[57][0]~119                                                                                                                                                                 ; LCCOMB_X39_Y9_N10  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[58][0]~118                                                                                                                                                                 ; LCCOMB_X44_Y8_N2   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[59][0]~121                                                                                                                                                                 ; LCCOMB_X44_Y9_N2   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[5][0]~102                                                                                                                                                                  ; LCCOMB_X45_Y10_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[60][0]~128                                                                                                                                                                 ; LCCOMB_X45_Y14_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[61][0]~126                                                                                                                                                                 ; LCCOMB_X45_Y10_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[62][0]~127                                                                                                                                                                 ; LCCOMB_X41_Y8_N26  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[63][0]~129                                                                                                                                                                 ; LCCOMB_X41_Y13_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[64][0]~44                                                                                                                                                                  ; LCCOMB_X46_Y15_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[65][0]~40                                                                                                                                                                  ; LCCOMB_X42_Y15_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[66][0]~36                                                                                                                                                                  ; LCCOMB_X42_Y14_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[67][0]~48                                                                                                                                                                  ; LCCOMB_X42_Y14_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[68][0]~43                                                                                                                                                                  ; LCCOMB_X42_Y19_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[69][0]~38                                                                                                                                                                  ; LCCOMB_X47_Y14_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[6][0]~99                                                                                                                                                                   ; LCCOMB_X40_Y8_N12  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[70][0]~35                                                                                                                                                                  ; LCCOMB_X42_Y15_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[71][0]~46                                                                                                                                                                  ; LCCOMB_X42_Y19_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[72][0]~42                                                                                                                                                                  ; LCCOMB_X44_Y16_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[73][0]~39                                                                                                                                                                  ; LCCOMB_X47_Y14_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[74][0]~34                                                                                                                                                                  ; LCCOMB_X39_Y16_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[75][0]~47                                                                                                                                                                  ; LCCOMB_X44_Y16_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[76][0]~45                                                                                                                                                                  ; LCCOMB_X40_Y20_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[77][0]~41                                                                                                                                                                  ; LCCOMB_X46_Y15_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[78][0]~37                                                                                                                                                                  ; LCCOMB_X42_Y14_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[79][0]~49                                                                                                                                                                  ; LCCOMB_X42_Y14_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[7][0]~110                                                                                                                                                                  ; LCCOMB_X39_Y9_N8   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[80][0]~12                                                                                                                                                                  ; LCCOMB_X40_Y18_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[81][0]~10                                                                                                                                                                  ; LCCOMB_X48_Y18_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[82][0]~11                                                                                                                                                                  ; LCCOMB_X46_Y18_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[83][0]~13                                                                                                                                                                  ; LCCOMB_X40_Y18_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[84][0]~8                                                                                                                                                                   ; LCCOMB_X40_Y20_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[85][0]~7                                                                                                                                                                   ; LCCOMB_X46_Y18_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[86][0]~6                                                                                                                                                                   ; LCCOMB_X41_Y17_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[87][0]~9                                                                                                                                                                   ; LCCOMB_X42_Y19_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[88][0]~4                                                                                                                                                                   ; LCCOMB_X44_Y16_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[89][0]~2                                                                                                                                                                   ; LCCOMB_X48_Y18_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[8][0]~106                                                                                                                                                                  ; LCCOMB_X44_Y9_N22  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[90][0]~3                                                                                                                                                                   ; LCCOMB_X41_Y17_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[91][0]~5                                                                                                                                                                   ; LCCOMB_X44_Y16_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[92][0]~16                                                                                                                                                                  ; LCCOMB_X40_Y20_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[93][0]~15                                                                                                                                                                  ; LCCOMB_X48_Y18_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[94][0]~14                                                                                                                                                                  ; LCCOMB_X45_Y17_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[95][0]~17                                                                                                                                                                  ; LCCOMB_X45_Y17_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[96][0]~28                                                                                                                                                                  ; LCCOMB_X40_Y14_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[97][0]~20                                                                                                                                                                  ; LCCOMB_X46_Y12_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[98][0]~24                                                                                                                                                                  ; LCCOMB_X44_Y12_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[99][0]~32                                                                                                                                                                  ; LCCOMB_X40_Y14_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[9][0]~103                                                                                                                                                                  ; LCCOMB_X39_Y9_N20  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|interrupt_controller:int_ctrl|state.s1                                                                                                                                                          ; FF_X25_Y20_N27     ; 75      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|mem0_rd~0                                                                                                                                                               ; LCCOMB_X29_Y15_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|wshbn_wr~0                                                                                                                                                              ; LCCOMB_X29_Y15_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|div_d[31]~90                                                                                                                          ; LCCOMB_X11_Y1_N14  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|div_n[31]~1                                                                                                                           ; LCCOMB_X9_Y2_N16   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|div_r[31]~5                                                                                                                           ; LCCOMB_X9_Y2_N4    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|state[3]                                                                                                                              ; FF_X3_Y1_N9        ; 41      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|state[4]                                                                                                                              ; FF_X12_Y1_N3       ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|Selector18~6                                                                                                                                      ; LCCOMB_X26_Y12_N0  ; 147     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|WideOr18~3                                                                                                                                        ; LCCOMB_X15_Y13_N6  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|state.ready                                                                                                                                           ; FF_X57_Y90_N1      ; 97      ; Async. clear               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~465                                                                                                                                      ; LCCOMB_X9_Y22_N2   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~466                                                                                                                                      ; LCCOMB_X9_Y22_N20  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~467                                                                                                                                      ; LCCOMB_X9_Y22_N22  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~468                                                                                                                                      ; LCCOMB_X9_Y22_N10  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~469                                                                                                                                      ; LCCOMB_X8_Y22_N28  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~470                                                                                                                                      ; LCCOMB_X8_Y22_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~471                                                                                                                                      ; LCCOMB_X8_Y22_N22  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~472                                                                                                                                      ; LCCOMB_X8_Y22_N26  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~473                                                                                                                                      ; LCCOMB_X8_Y22_N2   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~474                                                                                                                                      ; LCCOMB_X9_Y22_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~475                                                                                                                                      ; LCCOMB_X8_Y22_N10  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~476                                                                                                                                      ; LCCOMB_X9_Y22_N16  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~477                                                                                                                                      ; LCCOMB_X9_Y22_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~478                                                                                                                                      ; LCCOMB_X9_Y22_N26  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~479                                                                                                                                      ; LCCOMB_X10_Y22_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~480                                                                                                                                      ; LCCOMB_X9_Y22_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~481                                                                                                                                      ; LCCOMB_X10_Y22_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~482                                                                                                                                      ; LCCOMB_X10_Y22_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~483                                                                                                                                      ; LCCOMB_X10_Y22_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~484                                                                                                                                      ; LCCOMB_X10_Y22_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~485                                                                                                                                      ; LCCOMB_X11_Y22_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~486                                                                                                                                      ; LCCOMB_X11_Y22_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~487                                                                                                                                      ; LCCOMB_X11_Y22_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~488                                                                                                                                      ; LCCOMB_X11_Y22_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~489                                                                                                                                      ; LCCOMB_X10_Y22_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~490                                                                                                                                      ; LCCOMB_X10_Y22_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~491                                                                                                                                      ; LCCOMB_X11_Y22_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~492                                                                                                                                      ; LCCOMB_X10_Y22_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~493                                                                                                                                      ; LCCOMB_X11_Y22_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~494                                                                                                                                      ; LCCOMB_X11_Y22_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~495                                                                                                                                      ; LCCOMB_X11_Y22_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|wshbn_master:wbus|state~13                                                                                                                                                                      ; LCCOMB_X30_Y15_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|mem_res.data[0][31]~1                                                                                                                                              ; LCCOMB_X24_Y31_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|mem_res.data[1][31]~2                                                                                                                                              ; LCCOMB_X24_Y31_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; LCCOMB_X18_Y34_N10 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; LCCOMB_X19_Y34_N0  ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; LCCOMB_X18_Y34_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                           ; LCCOMB_X18_Y33_N0  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]~13                                                ; LCCOMB_X19_Y33_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[31]~1                                                ; LCCOMB_X18_Y33_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~4       ; LCCOMB_X18_Y33_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~10 ; LCCOMB_X18_Y33_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~9  ; LCCOMB_X17_Y33_N4  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|wren~8                                                                                                                                                                  ; LCCOMB_X27_Y24_N2  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|wshbn_timer:SLV1|mtime0[31]~33                                                                                                                                                                  ; LCCOMB_X21_Y25_N0  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|wshbn_timer:SLV1|mtime0cmp_wen~3                                                                                                                                                                ; LCCOMB_X26_Y19_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; riscv_wishbone:cpu|wshbn_timer:SLV1|process_3~0                                                                                                                                                                    ; LCCOMB_X26_Y19_N22 ; 32      ; Async. clear               ; yes    ; Global Clock         ; GCLK25           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                              ; FF_X16_Y32_N5      ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                   ; LCCOMB_X13_Y34_N18 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                     ; LCCOMB_X13_Y34_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                   ; LCCOMB_X15_Y32_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                      ; LCCOMB_X13_Y34_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                     ; LCCOMB_X13_Y34_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                        ; FF_X17_Y34_N27     ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                      ; LCCOMB_X17_Y34_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                        ; FF_X18_Y34_N9      ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                        ; LCCOMB_X16_Y34_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~17                                                                                                                                 ; LCCOMB_X11_Y34_N18 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~7                                                                                                                                  ; LCCOMB_X13_Y34_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~15                                                                                                                ; LCCOMB_X13_Y33_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                                                           ; LCCOMB_X13_Y33_N2  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                                           ; LCCOMB_X13_Y33_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                   ; FF_X16_Y32_N7      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                  ; FF_X16_Y32_N23     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                   ; FF_X15_Y32_N17     ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                   ; FF_X15_Y33_N29     ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                            ; LCCOMB_X16_Y32_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                  ; FF_X17_Y32_N25     ; 17      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; BUTTON                                                                              ; PIN_W15            ; 27      ; 0                                    ; Global Clock         ; GCLK26           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                        ; JTAG_X0_Y78_N0     ; 152     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; button_debouncer:debouncer|data_out                                                 ; FF_X67_Y3_N13      ; 1331    ; 0                                    ; Global Clock         ; GCLK24           ; --                        ;
; pll_50:pll_50|altpll:altpll_component|pll_50_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 10838   ; 0                                    ; Global Clock         ; GCLK29           ; --                        ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|state.ready            ; FF_X57_Y90_N1      ; 97      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; riscv_wishbone:cpu|wshbn_timer:SLV1|process_3~0                                     ; LCCOMB_X26_Y19_N22 ; 32      ; 0                                    ; Global Clock         ; GCLK25           ; --                        ;
+-------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                               ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; riscv_wishbone:cpu|cache:M1|line_buf[4]                                                                                                                                                                            ; 2402    ;
; riscv_wishbone:cpu|cache:M1|line_buf[6]                                                                                                                                                                            ; 2336    ;
; riscv_wishbone:cpu|cache:M1|offset_buf[0]                                                                                                                                                                          ; 2306    ;
; riscv_wishbone:cpu|cache:M1|line_buf[5]                                                                                                                                                                            ; 2213    ;
; riscv_wishbone:cpu|cache:M1|line_buf[2]                                                                                                                                                                            ; 2054    ;
; riscv_wishbone:cpu|cache:M1|line_buf[1]                                                                                                                                                                            ; 2054    ;
; riscv_wishbone:cpu|cache:M1|line_buf[3]                                                                                                                                                                            ; 2052    ;
; riscv_wishbone:cpu|cache:M1|line_buf[0]                                                                                                                                                                            ; 2050    ;
; button_debouncer:debouncer|data_out                                                                                                                                                                                ; 420     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[23]                                                                                                                                   ; 261     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[17]                                                                                                                                   ; 260     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[22]                                                                                                                                   ; 260     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[18]                                                                                                                                   ; 258     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[20]                                                                                                                                   ; 246     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[21]                                                                                                                                   ; 245     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[15]                                                                                                                                   ; 244     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[16]                                                                                                                                   ; 244     ;
; riscv_wishbone:cpu|cache:M1|Equal4~2                                                                                                                                                                               ; 174     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Add1~151                                                                                                                                                  ; 168     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Add1~145                                                                                                                                                  ; 168     ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[127][0]~1                                                                                                                                                                  ; 164     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|Selector18~6                                                                                                                                      ; 147     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Add1~139                                                                                                                                                  ; 140     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Add1~134                                                                                                                                                  ; 140     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Add1~128                                                                                                                                                  ; 140     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Add1~122                                                                                                                                                  ; 140     ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[101][0][31]~2                                                                                                                                                             ; 132     ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[58][0][31]~4                                                                                                                                                              ; 132     ;
; riscv_wishbone:cpu|cache:M1|sets[0].tag[127][0]~0                                                                                                                                                                  ; 129     ;
; riscv_wishbone:cpu|cache:M1|tag_buf[2]                                                                                                                                                                             ; 129     ;
; riscv_wishbone:cpu|cache:M1|tag_buf[1]                                                                                                                                                                             ; 129     ;
; riscv_wishbone:cpu|cache:M1|tag_buf[0]                                                                                                                                                                             ; 129     ;
; riscv_wishbone:cpu|cache:M1|Selector8448~0                                                                                                                                                                         ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector8449~0                                                                                                                                                                         ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector0~0                                                                                                                                                                            ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector32~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector48~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector16~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector56~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector24~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector40~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector8~0                                                                                                                                                                            ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector33~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector1~0                                                                                                                                                                            ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector57~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector25~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector41~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector9~0                                                                                                                                                                            ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector49~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector17~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector34~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector2~0                                                                                                                                                                            ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector58~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector26~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector50~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector18~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector42~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector10~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector35~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector3~0                                                                                                                                                                            ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector51~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector19~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector59~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector27~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector43~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector11~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector36~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector4~0                                                                                                                                                                            ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector52~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector20~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector44~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector12~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector60~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector28~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector37~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector5~0                                                                                                                                                                            ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector53~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector21~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector45~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector13~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector61~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector29~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector38~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector6~0                                                                                                                                                                            ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector54~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector22~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector46~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector14~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector62~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector30~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector39~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector7~0                                                                                                                                                                            ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector55~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector23~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector47~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector15~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Decoder6~18                                                                                                                                                                            ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector63~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|cache:M1|Selector31~0                                                                                                                                                                           ; 128     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux91~4                                                                                                                                                                       ; 118     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|alu_sel[2]~1                                                                                                                                      ; 108     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux93~2                                                                                                                                                                       ; 107     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|alu_sel[0]~0                                                                                                                                      ; 105     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|alu_sel[1]~2                                                                                                                                      ; 102     ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux94~2                                                                                                                                                                       ; 96      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux92~2                                                                                                                                                                       ; 94      ;
; riscv_wishbone:cpu|cache:M1|sets[0].valid[86]~0                                                                                                                                                                    ; 92      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|op1_sel~0                                                                                                                                         ; 86      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Add1~117                                                                                                                                                  ; 84      ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|mem_res.ack~0                                                                                                                                                      ; 84      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|state[1]                                                                                                                              ; 76      ;
; riscv_wishbone:cpu|interrupt_controller:int_ctrl|state.s1                                                                                                                                                          ; 75      ;
; riscv_wishbone:cpu|cache:M1|Mux41~84                                                                                                                                                                               ; 70      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|Decoder3~5                                                                                                                                        ; 70      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|pc_mux_sel_o[0]~1                                                                                                                                 ; 68      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|Selector1~1                                                                                                                                       ; 67      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|WideOr18~3                                                                                                                                        ; 64      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~22                                                                                                                                                                            ; 64      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~21                                                                                                                                                                            ; 64      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~20                                                                                                                                                                            ; 64      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~19                                                                                                                                                                            ; 64      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~3                                                                                                                                                                             ; 64      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~0                                                                                                                                                                             ; 64      ;
; riscv_wishbone:cpu|cache:M1|rep_buf.data[0][0]~1                                                                                                                                                                   ; 64      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|data_add_r[1]                                                                                                                                                                 ; 64      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|Selector9~3                                                                                                                                       ; 63      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux95~2                                                                                                                                                                       ; 63      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|Selector0~0                                                                                                                                       ; 55      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|data_add_r[0]                                                                                                                                                                 ; 53      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|pc_input_mux_sel_w[1]~1                                                                                                                               ; 52      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|div_r[20]~1                                                                                                                           ; 50      ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[89][-1]~16                                                                                                                                                              ; 49      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|div_r[20]~0                                                                                                                           ; 48      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|pc_input_mux_sel_w[0]~3                                                                                                                               ; 48      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[5]                                                                                                                                    ; 47      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[31]                                                                                                                                   ; 47      ;
; riscv_wishbone:cpu|cache:M1|Equal4~0                                                                                                                                                                               ; 46      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux26~0                                                                                                                                                                       ; 42      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|state[3]                                                                                                                              ; 41      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|state[4]                                                                                                                              ; 40      ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|state[0]                                                                                                                                                           ; 40      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|state[0]                                                                                                                              ; 39      ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|offset_counter[1]                                                                                                                                                  ; 39      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|Selector4~2                                                                                                                                       ; 38      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|unalign_str_mux_sel_r[0]                                                                                                                                                      ; 37      ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|offset_counter[0]                                                                                                                                                  ; 37      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[31]~0                                                                                                                                                                 ; 36      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux128~1                                                                                                                                                                      ; 36      ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|addr_cmp_r                                                                                                                                                              ; 36      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|div_by_zero                                                                                                                           ; 35      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|state[0]                                                                                                                                                                ; 34      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[14]~0                                                                                                                                 ; 34      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Selector32~0                                                                                                                                                                  ; 34      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|mem_align_mux_r[0]                                                                                                                                                            ; 34      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|mem_align_mux_r[1]                                                                                                                                                            ; 34      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux58~0                                                                                                                                                                       ; 34      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|wb_add_reg[4]                                                                                                                                                                 ; 34      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|wb_add_reg[3]                                                                                                                                                                 ; 34      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|wb_add_reg[1]                                                                                                                                                                 ; 34      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|wb_add_reg[0]                                                                                                                                                                 ; 34      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|state[1]                                                                                                                                                                ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|Selector29~5                                                                                                                                          ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Add1~11                                                                                                                                                   ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux168~4                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux169~3                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux170~3                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux171~3                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux172~3                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux173~3                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux174~3                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux175~3                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux176~3                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux177~3                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux178~3                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux179~3                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux180~3                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux181~9                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux182~3                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux183~3                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux184~3                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux185~3                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux189~7                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux191~8                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux192~7                                                                                                                                                                      ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux193                                                                                                                                                                        ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux194                                                                                                                                                                        ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux195                                                                                                                                                                        ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux196                                                                                                                                                                        ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux197                                                                                                                                                                        ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux26~2                                                                                                                                                                       ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux198                                                                                                                                                                        ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux58~3                                                                                                                                                                       ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux199                                                                                                                                                                        ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|wb_add_reg[2]                                                                                                                                                                 ; 33      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~495                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~494                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~493                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~492                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~491                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~490                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~489                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~488                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~487                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~486                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~485                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~484                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~483                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~482                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~481                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~480                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~479                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~478                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~477                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~476                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~475                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~474                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~473                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~472                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~471                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~470                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~469                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~468                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~467                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~466                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_regfile:riscv_regfile|Decoder0~465                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|wshbn_wr~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|mem_res.data[1][31]~2                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|mem_res.data[0][31]~1                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|wshbn_timer:SLV1|mtime0cmp_wen~3                                                                                                                                                                ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|div_d[31]~90                                                                                                                          ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[127][1][31]~0                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[95][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[95][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[127][0][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[121][1][31]~0                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[89][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[89][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[121][0][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[125][1][31]~0                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[93][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[93][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[125][0][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[123][1][31]~0                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[91][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[91][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[123][0][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[118][1][31]~0                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[82][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[86][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[114][1][31]~0                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[116][0][31]~0                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[80][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[84][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[112][0][31]~0                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[116][1][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[80][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[84][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[112][1][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[118][0][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[82][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[86][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[114][0][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[119][1][31]~0                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[83][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[87][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[115][1][31]~0                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[117][0][31]~0                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[81][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[85][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[113][0][31]~0                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[117][1][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[81][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[85][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[113][1][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[119][0][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[83][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[87][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[115][0][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[126][1][31]~0                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[92][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[94][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[124][1][31]~0                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[122][0][31]~0                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[88][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[90][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[120][0][31]~0                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[122][1][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[88][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[90][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[120][1][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[126][0][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[92][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[94][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[124][0][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[47][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[14][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[15][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[46][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[39][0][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[6][0][31]~0                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[7][0][31]~0                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[38][0][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[39][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[6][1][31]~1                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[7][1][31]~1                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[38][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[47][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[14][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[15][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[46][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[41][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[1][1][31]~0                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[9][1][31]~0                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[33][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[40][0][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[0][0][31]~0                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[8][0][31]~0                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[32][0][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[40][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[0][1][31]~1                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[8][1][31]~1                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[32][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[41][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[1][0][31]~1                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[9][0][31]~1                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[33][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[45][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[5][1][31]~0                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[13][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[37][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[44][0][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[4][0][31]~0                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[12][0][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[36][0][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[44][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[4][1][31]~1                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[12][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[36][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[45][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[5][0][31]~1                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[13][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[37][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[43][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[10][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[11][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[42][1][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[35][0][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[2][0][31]~0                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[3][0][31]~0                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[34][0][31]~0                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[35][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[2][1][31]~1                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[3][1][31]~1                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[34][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[43][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[10][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[11][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[42][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[111][1][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[77][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[79][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[109][1][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[107][0][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[73][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[75][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[105][0][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[107][1][31]~2                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[73][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[75][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[105][1][31]~2                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[111][0][31]~2                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[77][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[79][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[109][0][31]~2                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[102][1][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[68][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[70][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[100][1][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[98][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[64][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[66][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[96][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[98][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[64][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[66][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[96][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[102][0][31]~2                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[68][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[70][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[100][0][31]~2                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[110][1][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[74][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[78][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[106][1][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[108][0][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[72][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[76][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[104][0][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[108][1][31]~2                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[72][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[76][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[104][1][31]~2                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[110][0][31]~2                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[74][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[78][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[106][0][31]~2                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[103][1][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[71][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[71][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[103][0][31]~2                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[97][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[65][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[65][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[97][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[99][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[67][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[67][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[99][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[101][1][31]~1                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[69][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[69][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[101][0][31]~4                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[63][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[30][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[31][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[62][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[55][0][31]~3                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[22][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[23][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[54][0][31]~3                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[55][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[22][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[23][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~17                                                                                                                                                                            ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[54][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~16                                                                                                                                                                            ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[63][0][31]~4                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[30][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[31][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~15                                                                                                                                                                            ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[62][0][31]~4                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~14                                                                                                                                                                            ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[57][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[17][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[25][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[49][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[56][0][31]~3                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[16][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[24][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[48][0][31]~3                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[56][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[16][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[24][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~13                                                                                                                                                                            ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[48][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~12                                                                                                                                                                            ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[57][0][31]~4                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[17][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[25][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~11                                                                                                                                                                            ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[49][0][31]~4                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~10                                                                                                                                                                            ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[61][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[21][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[29][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[53][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[60][0][31]~3                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[20][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[28][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[52][0][31]~3                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[60][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[20][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[28][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~9                                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[52][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~8                                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[61][0][31]~4                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[21][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[29][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~7                                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[53][0][31]~4                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~6                                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[59][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[26][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[27][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[58][1][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[51][0][31]~3                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[18][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[19][0][31]~1                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[50][0][31]~3                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[51][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[18][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[19][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~5                                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[50][1][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~4                                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[59][0][31]~4                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[26][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[27][0][31]~2                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~2                                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[58][0][31]~6                                                                                                                                                              ; 32      ;
; riscv_wishbone:cpu|cache:M1|Decoder6~1                                                                                                                                                                             ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux96~0                                                                                                                                                                       ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|div_n[31]~1                                                                                                                           ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|div_r[31]~5                                                                                                                           ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|div_r[20]~2                                                                                                                           ; 32      ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|mem0_rd~0                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|inst_mem_ctrl:inst_mem|instr_o[31]~16                                                                                                                                                           ; 32      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|data_in~1                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|data_in~0                                                                                                                                                               ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux95~1                                                                                                                                                                       ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux186~3                                                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux188~3                                                                                                                                                                      ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux26~1                                                                                                                                                                       ; 32      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux58~2                                                                                                                                                                       ; 32      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[31]~1                                                ; 32      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                           ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                   ; 31      ;
; riscv_wishbone:cpu|wshbn_timer:SLV1|mtime0[31]~33                                                                                                                                                                  ; 31      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux187~3                                                                                                                                                                      ; 31      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux190~3                                                                                                                                                                      ; 31      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Mux16~0                                                                                                                                                   ; 31      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|rf_wrten_pipe                                                                                                                                                                 ; 30      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|Selector15~1                                                                                                                                          ; 30      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[4]                                                                                                                                    ; 29      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[12]                                                                                                                                   ; 29      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux181~0                                                                                                                                                                      ; 28      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|wb_mux_sel_pipe[0]                                                                                                                                                            ; 28      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[13]                                                                                                                                   ; 28      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux76~0                                                                                                                                                                       ; 27      ;
; riscv_wishbone:cpu|inst_mem_ctrl:inst_mem|addcmp2_r[0]                                                                                                                                                             ; 26      ;
; riscv_wishbone:cpu|inst_mem_ctrl:inst_mem|addcmp2_r[1]                                                                                                                                                             ; 26      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                       ; 23      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|Decoder3~3                                                                                                                                        ; 23      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux181~2                                                                                                                                                                      ; 23      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux181~1                                                                                                                                                                      ; 23      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|wb_mux_sel_pipe[2]                                                                                                                                                            ; 23      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[6]                                                                                                                                    ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                   ; 21      ;
; riscv_wishbone:cpu|cache:M1|state[2]                                                                                                                                                                               ; 21      ;
; riscv_wishbone:cpu|cache:M1|state[1]                                                                                                                                                                               ; 21      ;
; Equal0~14                                                                                                                                                                                                          ; 21      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[14]                                                                                                                                   ; 21      ;
; riscv_wishbone:cpu|cache:M1|state[0]                                                                                                                                                                               ; 20      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux92~1                                                                                                                                                                       ; 19      ;
; riscv_wishbone:cpu|cache:M1|line_count[7]                                                                                                                                                                          ; 19      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[26]~5                                                                                                                                                                 ; 18      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[27]~4                                                                                                                                                                 ; 18      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[28]~3                                                                                                                                                                 ; 18      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[30]~1                                                                                                                                                                 ; 18      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|wb_mux_sel_pipe[1]                                                                                                                                                            ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                  ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                              ; 17      ;
; button_debouncer:debouncer|counter[0]                                                                                                                                                                              ; 17      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Mux29~11                                                                                                                                                  ; 17      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Add1~116                                                                                                                                                  ; 17      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[29]~2                                                                                                                                                                 ; 17      ;
; riscv_wishbone:cpu|cache:M1|line_count[3]                                                                                                                                                                          ; 17      ;
; riscv_wishbone:cpu|cache:M1|line_count[4]                                                                                                                                                                          ; 17      ;
; riscv_wishbone:cpu|cache:M1|line_count[5]                                                                                                                                                                          ; 17      ;
; riscv_wishbone:cpu|cache:M1|line_count[6]                                                                                                                                                                          ; 17      ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[87][-1]~280                                                                                                                                                             ; 16      ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[84][-1]~279                                                                                                                                                             ; 16      ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[85][-1]~278                                                                                                                                                             ; 16      ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[86][-1]~277                                                                                                                                                             ; 16      ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[91][-1]~276                                                                                                                                                             ; 16      ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[88][-1]~275                                                                                                                                                             ; 16      ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[90][-1]~274                                                                                                                                                             ; 16      ;
; riscv_wishbone:cpu|cache:M1|set_to_replace[89][-1]~273                                                                                                                                                             ; 16      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[58][0][31]~7                                                                                                                                                              ; 16      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[11][0][31]~2                                                                                                                                                              ; 16      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[42][0][31]~2                                                                                                                                                              ; 16      ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[25]~83                                                                                                                                                                   ; 16      ;
; riscv_wishbone:cpu|cache:M1|Decoder1~23                                                                                                                                                                            ; 16      ;
; riscv_wishbone:cpu|cache:M1|Decoder1~22                                                                                                                                                                            ; 16      ;
; riscv_wishbone:cpu|cache:M1|Decoder1~21                                                                                                                                                                            ; 16      ;
; riscv_wishbone:cpu|cache:M1|Decoder1~20                                                                                                                                                                            ; 16      ;
; riscv_wishbone:cpu|cache:M1|Decoder1~19                                                                                                                                                                            ; 16      ;
; riscv_wishbone:cpu|cache:M1|Decoder1~18                                                                                                                                                                            ; 16      ;
; riscv_wishbone:cpu|cache:M1|Decoder1~17                                                                                                                                                                            ; 16      ;
; riscv_wishbone:cpu|cache:M1|Decoder1~16                                                                                                                                                                            ; 16      ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[117]~66                                                                                                                                                                  ; 16      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[69][1][31]~3                                                                                                                                                              ; 16      ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[101][0][31]~5                                                                                                                                                             ; 16      ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[89]~1                                                                                                                                                                    ; 16      ;
; riscv_wishbone:cpu|cache:M1|Decoder1~15                                                                                                                                                                            ; 16      ;
; riscv_wishbone:cpu|cache:M1|Decoder1~14                                                                                                                                                                            ; 16      ;
; riscv_wishbone:cpu|cache:M1|Decoder1~13                                                                                                                                                                            ; 16      ;
; riscv_wishbone:cpu|cache:M1|Decoder1~12                                                                                                                                                                            ; 16      ;
; riscv_wishbone:cpu|cache:M1|Decoder1~11                                                                                                                                                                            ; 16      ;
; riscv_wishbone:cpu|cache:M1|Decoder1~10                                                                                                                                                                            ; 16      ;
; riscv_wishbone:cpu|cache:M1|sets[0].valid[91]~35                                                                                                                                                                   ; 16      ;
; riscv_wishbone:cpu|cache:M1|sets[0].valid[87]~32                                                                                                                                                                   ; 16      ;
; riscv_wishbone:cpu|cache:M1|sets[0].valid[88]~25                                                                                                                                                                   ; 16      ;
; riscv_wishbone:cpu|cache:M1|sets[0].valid[84]~22                                                                                                                                                                   ; 16      ;
; riscv_wishbone:cpu|cache:M1|sets[0].valid[89]~15                                                                                                                                                                   ; 16      ;
; riscv_wishbone:cpu|cache:M1|sets[0].valid[85]~12                                                                                                                                                                   ; 16      ;
; riscv_wishbone:cpu|cache:M1|sets[0].valid[90]~5                                                                                                                                                                    ; 16      ;
; riscv_wishbone:cpu|cache:M1|Decoder1~2                                                                                                                                                                             ; 16      ;
; riscv_wishbone:cpu|cache:M1|sets[0].valid[86]~2                                                                                                                                                                    ; 16      ;
; riscv_wishbone:cpu|cache:M1|Decoder1~0                                                                                                                                                                             ; 16      ;
; button_debouncer:debouncer|Equal0~5                                                                                                                                                                                ; 16      ;
; button_debouncer:debouncer|Equal0~4                                                                                                                                                                                ; 16      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Mux17~2                                                                                                                                                   ; 16      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[25]~6                                                                                                                                                                 ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                   ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[12]~20                                                                                                                                                                ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[13]~18                                                                                                                                                                ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[15]~16                                                                                                                                                                ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[17]~14                                                                                                                                                                ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[18]~13                                                                                                                                                                ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[19]~12                                                                                                                                                                ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[20]~11                                                                                                                                                                ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[21]~10                                                                                                                                                                ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[22]~9                                                                                                                                                                 ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[23]~8                                                                                                                                                                 ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[24]~7                                                                                                                                                                 ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux181~5                                                                                                                                                                      ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux181~4                                                                                                                                                                      ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux168~0                                                                                                                                                                      ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux181~3                                                                                                                                                                      ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux137~0                                                                                                                                                                      ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[1]                                                                                                                                    ; 15      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[2]                                                                                                                                    ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                        ; 14      ;
; riscv_wishbone:cpu|cache:M1|Equal4~3                                                                                                                                                                               ; 14      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Mux17~3                                                                                                                                                   ; 14      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[14]~17                                                                                                                                                                ; 14      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[16]~15                                                                                                                                                                ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                          ; 13      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux64~1                                                                                                                                                                       ; 13      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[0]~41                                                                                                                                                                 ; 13      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[11]~22                                                                                                                                                                ; 13      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux91~3                                                                                                                                                                       ; 13      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|WideOr1~2                                                                                                                                         ; 13      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|Decoder3~0                                                                                                                                        ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                  ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                       ; 12      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Mux77~2                                                                                                                                                   ; 12      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|Selector106~17                                                                                                                        ; 12      ;
; riscv_wishbone:cpu|cache:M1|rep_buf.data[0][0]~0                                                                                                                                                                   ; 12      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                           ; 12      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[4]~33                                                                                                                                                                 ; 12      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|WideOr9~1                                                                                                                                         ; 12      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Selector43~0                                                                                                                                                                  ; 12      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|mem_align_mux_r[2]                                                                                                                                                            ; 12      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[0]                                                                                                                                    ; 12      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[3]                                                                                                                                    ; 12      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|div_done                                                                                                                              ; 11      ;
; riscv_wishbone:cpu|cache:M1|Equal4~1                                                                                                                                                                               ; 11      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]~13                                                ; 11      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux65~1                                                                                                                                                                       ; 11      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux67~1                                                                                                                                                                       ; 11      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[7]~28                                                                                                                                                                 ; 11      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux87~1                                                                                                                                                                       ; 11      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[8]~26                                                                                                                                                                 ; 11      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[9]~25                                                                                                                                                                 ; 11      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux75~1                                                                                                                                                                       ; 11      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux71~1                                                                                                                                                                       ; 11      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux93~1                                                                                                                                                                       ; 11      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux196~1                                                                                                                                                                      ; 11      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|wb_mux_sel_pipe[3]                                                                                                                                                            ; 11      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                   ; 11      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                   ; 11      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                   ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                   ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                    ; 10      ;
; riscv_wishbone:cpu|cache:M1|Decoder2~15                                                                                                                                                                            ; 10      ;
; riscv_wishbone:cpu|cache:M1|Decoder2~14                                                                                                                                                                            ; 10      ;
; riscv_wishbone:cpu|cache:M1|Decoder2~13                                                                                                                                                                            ; 10      ;
; riscv_wishbone:cpu|cache:M1|Decoder2~12                                                                                                                                                                            ; 10      ;
; riscv_wishbone:cpu|cache:M1|Decoder2~11                                                                                                                                                                            ; 10      ;
; riscv_wishbone:cpu|cache:M1|Decoder2~10                                                                                                                                                                            ; 10      ;
; riscv_wishbone:cpu|cache:M1|Decoder2~9                                                                                                                                                                             ; 10      ;
; riscv_wishbone:cpu|cache:M1|Decoder2~8                                                                                                                                                                             ; 10      ;
; riscv_wishbone:cpu|cache:M1|Decoder2~7                                                                                                                                                                             ; 10      ;
; riscv_wishbone:cpu|cache:M1|Decoder2~6                                                                                                                                                                             ; 10      ;
; riscv_wishbone:cpu|cache:M1|Decoder2~5                                                                                                                                                                             ; 10      ;
; riscv_wishbone:cpu|cache:M1|Decoder2~4                                                                                                                                                                             ; 10      ;
; riscv_wishbone:cpu|cache:M1|Decoder2~3                                                                                                                                                                             ; 10      ;
; riscv_wishbone:cpu|cache:M1|Decoder2~2                                                                                                                                                                             ; 10      ;
; riscv_wishbone:cpu|cache:M1|Decoder2~1                                                                                                                                                                             ; 10      ;
; riscv_wishbone:cpu|cache:M1|Decoder2~0                                                                                                                                                                             ; 10      ;
; riscv_wishbone:cpu|cache:M1|line_count[0]                                                                                                                                                                          ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Add1~155                                                                                                                                                  ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux66~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[1]~39                                                                                                                                                                 ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[2]~37                                                                                                                                                                 ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[3]~35                                                                                                                                                                 ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux90~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[5]~31                                                                                                                                                                 ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux89~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[6]~29                                                                                                                                                                 ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux88~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux86~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux85~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux84~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux83~2                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux82~2                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux81~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux80~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux79~2                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux78~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux77~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux76~2                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux74~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux73~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux72~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux70~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux69~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux68~1                                                                                                                                                                       ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux21~22                                                                                                                                                                      ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux31                                                                                                                                                                         ; 10      ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux196~2                                                                                                                                                                      ; 10      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                  ; 10      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                   ; 10      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                   ; 10      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                   ; 10      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                   ; 10      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                   ; 10      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                   ; 10      ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                   ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                    ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                    ; 9       ;
; riscv_wishbone:cpu|cache:M1|Selector8704~0                                                                                                                                                                         ; 9       ;
; riscv_wishbone:cpu|wshbn_master:wbus|state~13                                                                                                                                                                      ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|Selector22~5                                                                                                                                          ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|Selector23~5                                                                                                                                          ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|Selector24~5                                                                                                                                          ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|Selector25~5                                                                                                                                          ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|Selector26~5                                                                                                                                          ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|Selector27~5                                                                                                                                          ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|Selector28~5                                                                                                                                          ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|Selector29~6                                                                                                                                          ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|Selector30~6                                                                                                                                          ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|Selector31~6                                                                                                                                          ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|Selector32~6                                                                                                                                          ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|op1_mux[10]~23                                                                                                                                                                ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux94~1                                                                                                                                                                       ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux23~22                                                                                                                                                                      ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux191~2                                                                                                                                                                      ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux25                                                                                                                                                                         ; 9       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[25]                                                                                                                                   ; 9       ;
; riscv_wishbone:cpu|cache:M1|line_count[1]                                                                                                                                                                          ; 9       ;
; riscv_wishbone:cpu|cache:M1|line_count[2]                                                                                                                                                                          ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                 ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                          ; 8       ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|wren~8                                                                                                                                                                  ; 8       ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|Add1~49                                                                                                                                                            ; 8       ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|Add1~48                                                                                                                                                            ; 8       ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|Add1~47                                                                                                                                                            ; 8       ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|Add1~46                                                                                                                                                            ; 8       ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|Add1~45                                                                                                                                                            ; 8       ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|Add1~44                                                                                                                                                            ; 8       ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|Add1~43                                                                                                                                                            ; 8       ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|Add1~42                                                                                                                                                            ; 8       ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|Add1~41                                                                                                                                                            ; 8       ;
; riscv_wishbone:cpu|wshbn_master_cache:MST_CACHE|Add1~40                                                                                                                                                            ; 8       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux96~1                                                                                                                                                                       ; 8       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux112~0                                                                                                                                                                      ; 8       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux107~0                                                                                                                                                                      ; 8       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux122~0                                                                                                                                                                      ; 8       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|state[2]                                                                                                                              ; 8       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|data_wren                                                                                                                                                                     ; 8       ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|addr~0                                                                                                                                                                  ; 8       ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; 8       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux191~3                                                                                                                                                                      ; 8       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux26                                                                                                                                                                         ; 8       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux29                                                                                                                                                                         ; 8       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux28                                                                                                                                                                         ; 8       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux30                                                                                                                                                                         ; 8       ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                              ; 8       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[24]                                                                                                                                   ; 8       ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]    ; 8       ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]    ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                          ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                          ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                     ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Mux38~12                                                                                                                                                  ; 7       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|always3~0                                                                                                                                                               ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|Selector11~1                                                                                                                                      ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[28]                                                                                                                                               ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[14]                                                                                                                                               ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[15]                                                                                                                                               ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[16]                                                                                                                                               ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[17]                                                                                                                                               ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[18]                                                                                                                                               ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[19]                                                                                                                                               ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[20]                                                                                                                                               ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[21]                                                                                                                                               ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[22]                                                                                                                                               ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[23]                                                                                                                                               ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[24]                                                                                                                                               ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[25]                                                                                                                                               ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[26]                                                                                                                                               ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[27]                                                                                                                                               ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux22                                                                                                                                                                         ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux159~0                                                                                                                                                                      ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux153~1                                                                                                                                                                      ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux24                                                                                                                                                                         ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux27                                                                                                                                                                         ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux196~4                                                                                                                                                                      ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux196~3                                                                                                                                                                      ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux196~0                                                                                                                                                                      ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux167~2                                                                                                                                                                      ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux153~0                                                                                                                                                                      ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux161~0                                                                                                                                                                      ; 7       ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[5]~0                                      ; 7       ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|clear_signal       ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[26]                                                                                                                                   ; 7       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[30]                                                                                                                                   ; 7       ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                              ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                              ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|Selector106~18                                                                                                                        ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|WideOr0                                                                                                                               ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|rs2_reg[7]                                                                                                                                                                    ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|rs2_reg[6]                                                                                                                                                                    ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|rs2_reg[5]                                                                                                                                                                    ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|rs2_reg[4]                                                                                                                                                                    ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|rs2_reg[3]                                                                                                                                                                    ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|rs2_reg[2]                                                                                                                                                                    ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|rs2_reg[1]                                                                                                                                                                    ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|rs2_reg[0]                                                                                                                                                                    ; 6       ;
; riscv_wishbone:cpu|wshbn_timer:SLV1|tmr_ctrl[0]                                                                                                                                                                    ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[28]                                                                                                                                   ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[27]                                                                                                                                   ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[26]                                                                                                                                   ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[25]                                                                                                                                   ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[22]                                                                                                                                   ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[23]                                                                                                                                   ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[24]                                                                                                                                   ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[21]                                                                                                                                   ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[20]                                                                                                                                   ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[19]                                                                                                                                   ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[14]                                                                                                                                   ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[15]                                                                                                                                   ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[16]                                                                                                                                   ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[17]                                                                                                                                   ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[18]                                                                                                                                   ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[30]                                                                                                                                               ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[31]                                                                                                                                               ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[29]                                                                                                                                               ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[5]                                                                                                                                                ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[6]                                                                                                                                                ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[7]                                                                                                                                                ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[8]                                                                                                                                                ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[9]                                                                                                                                                ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[10]                                                                                                                                               ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[11]                                                                                                                                               ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[12]                                                                                                                                               ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[13]                                                                                                                                               ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[4]                                                                                                                                                ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[3]                                                                                                                                                ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[2]                                                                                                                                                ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|pc_mux_sel_o[0]~0                                                                                                                                 ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux48~22                                                                                                                                                                      ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux49~22                                                                                                                                                                      ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux52~22                                                                                                                                                                      ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux53~22                                                                                                                                                                      ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux54                                                                                                                                                                         ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux55~22                                                                                                                                                                      ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux56                                                                                                                                                                         ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux57                                                                                                                                                                         ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux58                                                                                                                                                                         ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux59                                                                                                                                                                         ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux60                                                                                                                                                                         ; 6       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[3]~12                                                                                                                                                            ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux61                                                                                                                                                                         ; 6       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[2]~8                                                                                                                                                             ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux62                                                                                                                                                                         ; 6       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[9]~6                                                                                                                                                             ; 6       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[1]~4                                                                                                                                                             ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux63                                                                                                                                                                         ; 6       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[0]~0                                                                                                                                                             ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|Decoder0~1                                                                                                                                        ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|WideOr2~2                                                                                                                                         ; 6       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[28]                                                                                                                                   ; 6       ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]    ; 6       ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]    ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~17                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~7                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                          ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Mux17~9                                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Mux36~8                                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|WideOr1~3                                                                                                                                         ; 5       ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[111]~48                                                                                                                                                                  ; 5       ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[99]~46                                                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[103]~44                                                                                                                                                                  ; 5       ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[107]~42                                                                                                                                                                  ; 5       ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[108]~40                                                                                                                                                                  ; 5       ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[96]~38                                                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[104]~36                                                                                                                                                                  ; 5       ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[100]~34                                                                                                                                                                  ; 5       ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[110]~32                                                                                                                                                                  ; 5       ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[98]~30                                                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[106]~28                                                                                                                                                                  ; 5       ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[102]~26                                                                                                                                                                  ; 5       ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[109]~24                                                                                                                                                                  ; 5       ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[97]~22                                                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[101]~20                                                                                                                                                                  ; 5       ;
; riscv_wishbone:cpu|cache:M1|sets[0].dirty[105]~18                                                                                                                                                                  ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|unalign_str_mux_sel_r[1]                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|wshbn_pio:SLV0|r_ack_o                                                                                                                                                                          ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|div_r[0]                                                                                                                              ; 5       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|Equal0~0                                                                                                                                                                ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[29]                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[30]                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[31]                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[13]                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[12]                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[11]                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[10]                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[9]                                                                                                                                    ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[8]                                                                                                                                    ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[7]                                                                                                                                    ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[6]                                                                                                                                    ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[5]                                                                                                                                    ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[4]                                                                                                                                    ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[3]                                                                                                                                    ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|program_counter[2]                                                                                                                                    ; 5       ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~10 ; 5       ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~9  ; 5       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|LessThan1~0                                                                                                                                                             ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Add1~42                                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_decoder:riscv_decoder|mem_unalign_str_mux[0]~1                                                                                                                          ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|div_r[29]                                                                                                                             ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Mux32~8                                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|npc[1]                                                                                                                                                ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|load_mem_r                                                                                                                                                                    ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux1~22                                                                                                                                                                       ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux0~23                                                                                                                                                                       ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux32~23                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux33~22                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux3~22                                                                                                                                                                       ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux34~22                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux35~22                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux36~22                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux37~22                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux7~22                                                                                                                                                                       ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux38~22                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux39~22                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux40~22                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux41~22                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux11~22                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux42~22                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux43~22                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux44~22                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux45~22                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux46~22                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux47~22                                                                                                                                                                      ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux50                                                                                                                                                                         ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux51                                                                                                                                                                         ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|Mux20                                                                                                                                                                         ; 5       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[31]~31                                                                                                                                                           ; 5       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[15]~30                                                                                                                                                           ; 5       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[6]~26                                                                                                                                                            ; 5       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[5]~22                                                                                                                                                            ; 5       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[13]~21                                                                                                                                                           ; 5       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[12]~17                                                                                                                                                           ; 5       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[4]~16                                                                                                                                                            ; 5       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[11]~14                                                                                                                                                           ; 5       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[19]~13                                                                                                                                                           ; 5       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[18]~9                                                                                                                                                            ; 5       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[17]~5                                                                                                                                                            ; 5       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|data_o[16]~1                                                                                                                                                            ; 5       ;
; riscv_wishbone:cpu|mem_ctrl:mem_controller|wshbn_data_r[0]                                                                                                                                                         ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[27]                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[29]                                                                                                                                   ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[7]                                                                                                                                    ; 5       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|instruction_reg[8]                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~15                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                              ; 4       ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|Add1~194                                                                                                                                                  ; 4       ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[55][0][31]~4                                                                                                                                                              ; 4       ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[54][0][31]~4                                                                                                                                                              ; 4       ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[63][0][31]~5                                                                                                                                                              ; 4       ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[62][0][31]~5                                                                                                                                                              ; 4       ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[56][0][31]~4                                                                                                                                                              ; 4       ;
; riscv_wishbone:cpu|cache:M1|sets[0].data[48][0][31]~4                                                                                                                                                              ; 4       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                      ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                       ; Location                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; riscv_wishbone:cpu|rom:M0|altsyncram:altsyncram_component|altsyncram_hia1:auto_generated|ALTSYNCRAM                                                       ; AUTO ; ROM            ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 65536 ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 8    ; ../../isa-test/lw/rom.mif ; M9K_X23_Y10_N0, M9K_X23_Y8_N0, M9K_X23_Y12_N0, M9K_X23_Y6_N0, M9K_X23_Y13_N0, M9K_X23_Y11_N0, M9K_X23_Y9_N0, M9K_X23_Y7_N0     ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|altsyncram_35b2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; yes                     ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; ../../isa-test/lw/ram.mif ; M9K_X23_Y33_N0, M9K_X23_Y32_N0, M9K_X23_Y34_N0, M9K_X23_Y30_N0, M9K_X23_Y27_N0, M9K_X23_Y29_N0, M9K_X23_Y28_N0, M9K_X23_Y31_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |riscv_top|riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|altsyncram_35b2:altsyncram1|ALTSYNCRAM                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000111111110000000011111111) (77600377) (16711935) (FF00FF)    ;(11111111000000001111111100000000) (-77600400) (-16711936) (-15-150-100)   ;(00001111111100000000111111110000) (1774007760) (267390960) (FF00FF0)   ;(11110000000011111111000000001111) (-1774007761) (-267390961) (-15-1500-15-15-1)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |riscv_top|riscv_wishbone:cpu|rom:M0|altsyncram:altsyncram_component|altsyncram_hia1:auto_generated|ALTSYNCRAM                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000001010000000000000001101111) (120000157) (20971631) (140006F)    ;(01010011100100011110000110010011) (196876975) (1402069395) (5391E193)   ;(00000000000000000001111100010111) (17427) (7959) (1F17)   ;(11111110001111110010110000100011) (-160151735) (-29414365) (-1-120-13-3-13-13)   ;(11111111100111111111000001101111) (-30007621) (-6295441) (-600-15-9-1)   ;(00000000000000000010000010010111) (20227) (8343) (2097)   ;(11111110110000001000000010010011) (-117677555) (-20938605) (-1-3-15-7-15-6-13)   ;(00000000000000001010111100000011) (127403) (44803) (AF03)   ;
;8;(00000000111111110000111010110111) (77607267) (16715447) (FF0EB7)    ;(00001111111111101000111010010011) (1777507223) (268340883) (FFE8E93)   ;(00000000001000000000000110010011) (10000623) (2097555) (200193)   ;(00100111110111110001101001100011) (472647847) (668932707) (27DF1A63)   ;(00000000000000000010000010010111) (20227) (8343) (2097)   ;(11111101000000001000000010010011) (-277677555) (-50298733) (-2-15-15-7-15-6-13)   ;(00000000010000001010111100000011) (20127403) (4239107) (40AF03)   ;(11111111000000010000111010110111) (-77570511) (-16707913) (-15-14-15-1-4-9)   ;
;16;(11110000000011101000111010010011) (-1774270555) (-267481453) (-15-15-1-7-1-6-13)    ;(00000000001100000000000110010011) (14000623) (3146131) (300193)   ;(00100101110111110001110001100011) (272648847) (635378787) (25DF1C63)   ;(00000000000000000010000010010111) (20227) (8343) (2097)   ;(11111011010000001000000010010011) (-457677555) (-79658861) (-4-11-15-7-15-6-13)   ;(00000000100000001010111100000011) (40127403) (8433411) (80AF03)   ;(00001111111100000001111010110111) (1774017267) (267394743) (FF01EB7)   ;(11111111000011101000111010010011) (-74270555) (-15823213) (-15-1-7-1-6-13)   ;
;24;(00000000010000000000000110010011) (20000623) (4194707) (400193)    ;(00100011110111110001111001100011) (72649847) (601824867) (23DF1E63)   ;(00000000000000000010000010010111) (20227) (8343) (2097)   ;(11111001100000001000000010010011) (-637677555) (-109018989) (-6-7-15-7-15-6-13)   ;(00000000110000001010111100000011) (60127403) (12627715) (C0AF03)   ;(11110000000011111111111010110111) (-1774000511) (-267387209) (-15-1500-1-4-9)   ;(00000000111111101000111010010011) (77507223) (16682643) (FE8E93)   ;(00000000010100000000000110010011) (24000623) (5243283) (500193)   ;
;32;(00100011110111110001000001100011) (72642847) (601821283) (23DF1063)    ;(00000000000000000010000010010111) (20227) (8343) (2097)   ;(11111000100000001000000010010011) (-737677555) (-125796205) (-7-7-15-7-15-6-13)   ;(11111111010000001010111100000011) (-57650375) (-12538109) (-11-15-50-15-13)   ;(00000000111111110000111010110111) (77607267) (16715447) (FF0EB7)   ;(00001111111111101000111010010011) (1777507223) (268340883) (FFE8E93)   ;(00000000011000000000000110010011) (30000623) (6291859) (600193)   ;(00100001110111110001001001100011) (-127356153) (568267363) (21DF1263)   ;
;40;(00000000000000000010000010010111) (20227) (8343) (2097)    ;(11110110110000001000000010010011) (-1117677555) (-155156333) (-9-3-15-7-15-6-13)   ;(11111111100000001010111100000011) (-37650375) (-8343805) (-7-15-50-15-13)   ;(11111111000000010000111010110111) (-77570511) (-16707913) (-15-14-15-1-4-9)   ;(11110000000011101000111010010011) (-1774270555) (-267481453) (-15-15-1-7-1-6-13)   ;(00000000011100000000000110010011) (34000623) (7340435) (700193)   ;(00011111110111110001010001100011) (-527355153) (534713443) (1FDF1463)   ;(00000000000000000010000010010111) (20227) (8343) (2097)   ;
;48;(11110101000000001000000010010011) (-1277677555) (-184516461) (-10-15-15-7-15-6-13)    ;(11111111110000001010111100000011) (-17650375) (-4149501) (-3-15-50-15-13)   ;(00001111111100000001111010110111) (1774017267) (267394743) (FF01EB7)   ;(11111111000011101000111010010011) (-74270555) (-15823213) (-15-1-7-1-6-13)   ;(00000000100000000000000110010011) (40000623) (8389011) (800193)   ;(00011101110111110001011001100011) (-727354153) (501159523) (1DDF1663)   ;(00000000000000000010000010010111) (20227) (8343) (2097)   ;(11110011010000001000000010010011) (-1457677555) (-213876589) (-12-11-15-7-15-6-13)   ;
;56;(00000000000000001010111100000011) (127403) (44803) (AF03)    ;(11110000000011111111111010110111) (-1774000511) (-267387209) (-15-1500-1-4-9)   ;(00000000111111101000111010010011) (77507223) (16682643) (FE8E93)   ;(00000000100100000000000110010011) (44000623) (9437587) (900193)   ;(00011011110111110001100001100011) (-927353153) (467605603) (1BDF1863)   ;(00000000000000000010000010010111) (20227) (8343) (2097)   ;(11110000110000001000000010010011) (-1717677555) (-255819629) (-15-3-15-7-15-6-13)   ;(11111110000000001000000010010011) (-177677555) (-33521517) (-1-15-15-7-15-6-13)   ;
;64;(00000010000000001010001010000011) (200121203) (33596035) (200A283)    ;(00000000111111110000111010110111) (77607267) (16715447) (FF0EB7)   ;(00001111111111101000111010010011) (1777507223) (268340883) (FFE8E93)   ;(00000000101000000000000110010011) (50000623) (10486163) (A00193)   ;(00011001110100101001100001100011) (-1130453153) (433231971) (19D29863)   ;(00000000000000000010000010010111) (20227) (8343) (2097)   ;(11101110110000001000000010010011) (-2117677555) (-289374061) (-1-1-3-15-7-15-6-13)   ;(11111111110100001000000010010011) (-13677555) (-3112813) (-2-15-7-15-6-13)   ;
;72;(00000000011100001010001010000011) (34121203) (7381635) (70A283)    ;(11111111000000010000111010110111) (-77570511) (-16707913) (-15-14-15-1-4-9)   ;(11110000000011101000111010010011) (-1774270555) (-267481453) (-15-15-1-7-1-6-13)   ;(00000000101100000000000110010011) (54000623) (11534739) (B00193)   ;(00010111110100101001100001100011) (-1530453153) (399677539) (17D29863)   ;(00000000110000000000000110010011) (60000623) (12583315) (C00193)   ;(00000000000000000000001000010011) (1023) (531) (213)   ;(00000000000000000010000010010111) (20227) (8343) (2097)   ;
;80;(11101100100000001000000010010011) (1957289741) (-327122797) (-1-3-7-15-7-15-6-13)    ;(00000000010000001010111100000011) (20127403) (4239107) (40AF03)   ;(00000000000011110000001100010011) (3601423) (983827) (F0313)   ;(00001111111100000001111010110111) (1774017267) (267394743) (FF01EB7)   ;(11111111000011101000111010010011) (-74270555) (-15823213) (-15-1-7-1-6-13)   ;(00010101110100110001011001100011) (-1730354153) (366155363) (15D31663)   ;(00000000000100100000001000010011) (4401023) (1180179) (120213)   ;(00000000001000000000001010010011) (10001223) (2097811) (200293)   ;
;88;(11111100010100100001111011100011) (-353360435) (-61727005) (-3-10-13-14-1-1-13)    ;(00000000110100000000000110010011) (64000623) (13631891) (D00193)   ;(00000000000000000000001000010011) (1023) (531) (213)   ;(00000000000000000010000010010111) (20227) (8343) (2097)   ;(11101001110000001000000010010011) (1677289741) (-373260141) (-1-6-3-15-7-15-6-13)   ;(00000000010000001010111100000011) (20127403) (4239107) (40AF03)   ;(00000000000000000000000000010011) (23) (19) (13)   ;(00000000000011110000001100010011) (3601423) (983827) (F0313)   ;
;96;(11110000000011111111111010110111) (-1774000511) (-267387209) (-15-1500-1-4-9)    ;(00000000111111101000111010010011) (77507223) (16682643) (FE8E93)   ;(00010001110100110001110001100011) (-2130351153) (299048035) (11D31C63)   ;(00000000000100100000001000010011) (4401023) (1180179) (120213)   ;(00000000001000000000001010010011) (10001223) (2097811) (200293)   ;(11111100010100100001110011100011) (-353361435) (-61727517) (-3-10-13-14-3-1-13)   ;(00000000111000000000000110010011) (70000623) (14680467) (E00193)   ;(00000000000000000000001000010011) (1023) (531) (213)   ;
;104;(00000000000000000010000010010111) (20227) (8343) (2097)    ;(11100110000000001000000010010011) (1117289741) (-436174701) (-1-9-15-15-7-15-6-13)   ;(00000000010000001010111100000011) (20127403) (4239107) (40AF03)   ;(00000000000000000000000000010011) (23) (19) (13)   ;(00000000000000000000000000010011) (23) (19) (13)   ;(00000000000011110000001100010011) (3601423) (983827) (F0313)   ;(11111111000000010000111010110111) (-77570511) (-16707913) (-15-14-15-1-4-9)   ;(11110000000011101000111010010011) (-1774270555) (-267481453) (-15-15-1-7-1-6-13)   ;
;112;(00001111110100110001000001100011) (1764610143) (265490531) (FD31063)    ;(00000000000100100000001000010011) (4401023) (1180179) (120213)   ;(00000000001000000000001010010011) (10001223) (2097811) (200293)   ;(11111100010100100001101011100011) (-353362435) (-61728029) (-3-10-13-14-5-1-13)   ;(00000000111100000000000110010011) (74000623) (15729043) (F00193)   ;(00000000000000000000001000010011) (1023) (531) (213)   ;(00000000000000000010000010010111) (20227) (8343) (2097)   ;(11100010110000001000000010010011) (777289741) (-490700653) (-1-13-3-15-7-15-6-13)   ;
;120;(00000000010000001010111100000011) (20127403) (4239107) (40AF03)    ;(00001111111100000001111010110111) (1774017267) (267394743) (FF01EB7)   ;(11111111000011101000111010010011) (-74270555) (-15823213) (-15-1-7-1-6-13)   ;(00001011110111110001101001100011) (1367615143) (199170659) (BDF1A63)   ;(00000000000100100000001000010011) (4401023) (1180179) (120213)   ;(00000000001000000000001010010011) (10001223) (2097811) (200293)   ;(11111110010100100001000011100011) (-153367435) (-28176157) (-1-10-13-14-15-1-13)   ;(00000001000000000000000110010011) (100000623) (16777619) (1000193)   ;
;128;(00000000000000000000001000010011) (1023) (531) (213)    ;(00000000000000000010000010010111) (20227) (8343) (2097)   ;(11100000010000001000000010010011) (537289741) (-532643693) (-1-15-11-15-7-15-6-13)   ;(00000000000000000000000000010011) (23) (19) (13)   ;(00000000010000001010111100000011) (20127403) (4239107) (40AF03)   ;(11110000000011111111111010110111) (-1774000511) (-267387209) (-15-1500-1-4-9)   ;(00000000111111101000111010010011) (77507223) (16682643) (FE8E93)   ;(00001001110111110001001001100011) (1167611143) (165614179) (9DF1263)   ;
;136;(00000000000100100000001000010011) (4401023) (1180179) (120213)    ;(00000000001000000000001010010011) (10001223) (2097811) (200293)   ;(11111100010100100001111011100011) (-353360435) (-61727005) (-3-10-13-14-1-1-13)   ;(00000001000100000000000110010011) (104000623) (17826195) (1100193)   ;(00000000000000000000001000010011) (1023) (531) (213)   ;(00000000000000000010000010010111) (20227) (8343) (2097)   ;(11011100110000001000000010010011) (-22710259) (-591363949) (-2-3-3-15-7-15-6-13)   ;(00000000000000000000000000010011) (23) (19) (13)   ;
;144;(00000000000000000000000000010011) (23) (19) (13)    ;(00000000010000001010111100000011) (20127403) (4239107) (40AF03)   ;(11111111000000010000111010110111) (-77570511) (-16707913) (-15-14-15-1-4-9)   ;(11110000000011101000111010010011) (-1774270555) (-267481453) (-15-15-1-7-1-6-13)   ;(00000101110111110001100001100011) (567614143) (98506851) (5DF1863)   ;(00000000000100100000001000010011) (4401023) (1180179) (120213)   ;(00000000001000000000001010010011) (10001223) (2097811) (200293)   ;(11111100010100100001110011100011) (-353361435) (-61727517) (-3-10-13-14-3-1-13)   ;
;152;(00000000000000000010001010010111) (21227) (8855) (2297)    ;(11011010000000101000001010010011) (-282309259) (-637369709) (-2-5-15-13-7-13-6-13)   ;(00000000000000101010000100000011) (520403) (172291) (2A103)   ;(00000000001000000000000100010011) (10000423) (2097427) (200113)   ;(00000000001000000000111010010011) (10007223) (2100883) (200E93)   ;(00000001001000000000000110010011) (110000623) (18874771) (1200193)   ;(00000011110100010001010001100011) (364212143) (64033891) (3D11463)   ;(00000000000000000010001010010111) (21227) (8855) (2297)   ;
;160;(11011000010000101000001010010011) (-462309259) (-666729837) (-2-7-11-13-7-13-6-13)    ;(00000000000000101010000100000011) (520403) (172291) (2A103)   ;(00000000000000000000000000010011) (23) (19) (13)   ;(00000000001000000000000100010011) (10000423) (2097427) (200113)   ;(00000000001000000000111010010011) (10007223) (2100883) (200E93)   ;(00000001001100000000000110010011) (114000623) (19923347) (1300193)   ;(00000001110100010001010001100011) (164212143) (30479459) (1D11463)   ;(00000000001100000001110001100011) (14016143) (3152995) (301C63)   ;
;168;(00001111111100000000000000001111) (1774000017) (267386895) (FF0000F)    ;(00000000000000011000000001100011) (300143) (98403) (18063)   ;(00000000000100011001000110010011) (4310623) (1151379) (119193)   ;(00000000000100011110000110010011) (4360623) (1171859) (11E193)   ;(00000000000000000000000011101111) (357) (239) (EF)   ;(00001111111100000000000000001111) (1774000017) (267386895) (FF0000F)   ;(00000000000100000000000110010011) (4000623) (1048979) (100193)   ;(00000000000000000000000011101111) (357) (239) (EF)   ;
;176;(11000000000000000001000001110011) (812166977) (-1073737613) (-3-15-15-15-14-15-8-13)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 720               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 360               ;
; Simple Multipliers (36-bit)           ; 0           ; 0                   ; 0                 ;
; Multiply Accumulators (18-bit)        ; 0           ; 0                   ; 0                 ;
; Two-Multipliers Adders (9-bit)        ; 0           ; 1                   ; 360               ;
; Two-Multipliers Adders (18-bit)       ; 0           ; 0                   ; 0                 ;
; Four-Multipliers Adders (9-bit)       ; 0           ; 0                   ; 0                 ;
; Four-Multipliers Adders (18-bit)      ; 0           ; 0                   ; 0                 ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 360               ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 720               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                         ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|lpm_mult:Mult0|mult_1ht:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X14_Y3_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|lpm_mult:Mult0|mult_1ht:auto_generated|mac_mult3 ;                            ; DSPMULT_X14_Y3_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|lpm_mult:Mult0|mult_1ht:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X14_Y2_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|lpm_mult:Mult0|mult_1ht:auto_generated|mac_mult5 ;                            ; DSPMULT_X14_Y2_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|lpm_mult:Mult0|mult_1ht:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X14_Y6_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|lpm_mult:Mult0|mult_1ht:auto_generated|mac_mult1 ;                            ; DSPMULT_X14_Y6_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|lpm_mult:Mult0|mult_1ht:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X14_Y1_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|lpm_mult:Mult0|mult_1ht:auto_generated|mac_mult7 ;                            ; DSPMULT_X14_Y1_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------------+---------------------------+
; Routing Resource Type             ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 50,328 / 445,464 ( 11 % ) ;
; C16 interconnects                 ; 1,609 / 12,402 ( 13 % )   ;
; C4 interconnects                  ; 35,105 / 263,952 ( 13 % ) ;
; Direct links                      ; 5,278 / 445,464 ( 1 % )   ;
; GXB block output buffers          ; 0 / 3,600 ( 0 % )         ;
; Global clocks                     ; 6 / 30 ( 20 % )           ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 10,292 / 149,760 ( 7 % )  ;
; R24 interconnects                 ; 2,090 / 12,690 ( 16 % )   ;
; R4 interconnects                  ; 40,231 / 370,260 ( 11 % ) ;
+-----------------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 7.39) ; Number of LABs  (Total = 3708) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 226                            ;
; 2                                          ; 299                            ;
; 3                                          ; 291                            ;
; 4                                          ; 363                            ;
; 5                                          ; 327                            ;
; 6                                          ; 297                            ;
; 7                                          ; 278                            ;
; 8                                          ; 270                            ;
; 9                                          ; 238                            ;
; 10                                         ; 197                            ;
; 11                                         ; 167                            ;
; 12                                         ; 158                            ;
; 13                                         ; 112                            ;
; 14                                         ; 111                            ;
; 15                                         ; 117                            ;
; 16                                         ; 257                            ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.67) ; Number of LABs  (Total = 3708) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 331                            ;
; 1 Clock                            ; 3001                           ;
; 1 Clock enable                     ; 563                            ;
; 1 Sync. clear                      ; 3                              ;
; 1 Sync. load                       ; 10                             ;
; 2 Async. clears                    ; 10                             ;
; 2 Clock enables                    ; 2279                           ;
+------------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+---------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 9.24) ; Number of LABs  (Total = 3708) ;
+---------------------------------------------+--------------------------------+
; 0                                           ; 5                              ;
; 1                                           ; 169                            ;
; 2                                           ; 233                            ;
; 3                                           ; 201                            ;
; 4                                           ; 258                            ;
; 5                                           ; 232                            ;
; 6                                           ; 299                            ;
; 7                                           ; 222                            ;
; 8                                           ; 262                            ;
; 9                                           ; 227                            ;
; 10                                          ; 225                            ;
; 11                                          ; 199                            ;
; 12                                          ; 184                            ;
; 13                                          ; 142                            ;
; 14                                          ; 149                            ;
; 15                                          ; 128                            ;
; 16                                          ; 165                            ;
; 17                                          ; 97                             ;
; 18                                          ; 77                             ;
; 19                                          ; 58                             ;
; 20                                          ; 35                             ;
; 21                                          ; 33                             ;
; 22                                          ; 32                             ;
; 23                                          ; 20                             ;
; 24                                          ; 13                             ;
; 25                                          ; 9                              ;
; 26                                          ; 11                             ;
; 27                                          ; 3                              ;
; 28                                          ; 0                              ;
; 29                                          ; 1                              ;
; 30                                          ; 7                              ;
; 31                                          ; 3                              ;
; 32                                          ; 9                              ;
+---------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 5.86) ; Number of LABs  (Total = 3708) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 5                              ;
; 1                                               ; 298                            ;
; 2                                               ; 371                            ;
; 3                                               ; 399                            ;
; 4                                               ; 466                            ;
; 5                                               ; 384                            ;
; 6                                               ; 387                            ;
; 7                                               ; 322                            ;
; 8                                               ; 285                            ;
; 9                                               ; 223                            ;
; 10                                              ; 168                            ;
; 11                                              ; 124                            ;
; 12                                              ; 89                             ;
; 13                                              ; 49                             ;
; 14                                              ; 44                             ;
; 15                                              ; 40                             ;
; 16                                              ; 41                             ;
; 17                                              ; 8                              ;
; 18                                              ; 3                              ;
; 19                                              ; 1                              ;
; 20                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 13.93) ; Number of LABs  (Total = 3708) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 6                              ;
; 3                                            ; 71                             ;
; 4                                            ; 233                            ;
; 5                                            ; 85                             ;
; 6                                            ; 181                            ;
; 7                                            ; 172                            ;
; 8                                            ; 178                            ;
; 9                                            ; 172                            ;
; 10                                           ; 199                            ;
; 11                                           ; 198                            ;
; 12                                           ; 172                            ;
; 13                                           ; 184                            ;
; 14                                           ; 184                            ;
; 15                                           ; 174                            ;
; 16                                           ; 206                            ;
; 17                                           ; 187                            ;
; 18                                           ; 181                            ;
; 19                                           ; 168                            ;
; 20                                           ; 112                            ;
; 21                                           ; 121                            ;
; 22                                           ; 113                            ;
; 23                                           ; 60                             ;
; 24                                           ; 70                             ;
; 25                                           ; 66                             ;
; 26                                           ; 48                             ;
; 27                                           ; 44                             ;
; 28                                           ; 26                             ;
; 29                                           ; 22                             ;
; 30                                           ; 21                             ;
; 31                                           ; 13                             ;
; 32                                           ; 23                             ;
; 33                                           ; 13                             ;
; 34                                           ; 0                              ;
; 35                                           ; 0                              ;
; 36                                           ; 2                              ;
; 37                                           ; 0                              ;
; 38                                           ; 0                              ;
; 39                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 0            ; 0            ; 0            ; 0            ; 0            ; 34        ; 0            ; 0            ; 34        ; 34        ; 0            ; 28           ; 0            ; 0            ; 2            ; 0            ; 28           ; 2            ; 0            ; 0            ; 0            ; 28           ; 0            ; 0            ; 0            ; 0            ; 0            ; 34        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 34           ; 34           ; 34           ; 34           ; 34           ; 0         ; 34           ; 34           ; 0         ; 0         ; 34           ; 6            ; 34           ; 34           ; 32           ; 34           ; 6            ; 32           ; 34           ; 34           ; 34           ; 6            ; 34           ; 34           ; 34           ; 34           ; 34           ; 0         ; 34           ; 34           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; HEX0_D[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 1.0               ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                   ; Destination Register                                                                                                                                                           ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[24] ; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|altsyncram_35b2:altsyncram1|ram_block3a24~portb_datain_reg0 ; 0.143             ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[17] ; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|altsyncram_35b2:altsyncram1|ram_block3a17~portb_datain_reg0 ; 0.143             ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[16] ; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|altsyncram_35b2:altsyncram1|ram_block3a16~portb_datain_reg0 ; 0.143             ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]  ; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|altsyncram_35b2:altsyncram1|ram_block3a3~portb_datain_reg0  ; 0.143             ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]  ; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|altsyncram_35b2:altsyncram1|ram_block3a2~portb_datain_reg0  ; 0.143             ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]  ; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|altsyncram_35b2:altsyncram1|ram_block3a1~portb_datain_reg0  ; 0.143             ;
; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]  ; riscv_wishbone:cpu|wshbn_slave_ram:SLV_RAM|ram:ram1|altsyncram:altsyncram_component|altsyncram_epk1:auto_generated|altsyncram_35b2:altsyncram1|ram_block3a0~portb_datain_reg0  ; 0.143             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 7 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CGX150DF31C7 for design "riscv-CCMM"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX150DF31I7 is compatible
    Info (176445): Device EP4CGX150DF31I7AD is compatible
    Info (176445): Device EP4CGX110DF31C7 is compatible
    Info (176445): Device EP4CGX110DF31I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location AE7
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A3
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location G9
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location B3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 30 pins of 30 total pins
    Info (169086): Pin HEX0_D[0] not assigned to an exact location on the device
    Info (169086): Pin HEX0_D[1] not assigned to an exact location on the device
    Info (169086): Pin HEX0_D[2] not assigned to an exact location on the device
    Info (169086): Pin HEX0_D[3] not assigned to an exact location on the device
    Info (169086): Pin HEX0_D[4] not assigned to an exact location on the device
    Info (169086): Pin HEX0_D[5] not assigned to an exact location on the device
    Info (169086): Pin HEX0_D[6] not assigned to an exact location on the device
    Info (169086): Pin HEX1_D[0] not assigned to an exact location on the device
    Info (169086): Pin HEX1_D[1] not assigned to an exact location on the device
    Info (169086): Pin HEX1_D[2] not assigned to an exact location on the device
    Info (169086): Pin HEX1_D[3] not assigned to an exact location on the device
    Info (169086): Pin HEX1_D[4] not assigned to an exact location on the device
    Info (169086): Pin HEX1_D[5] not assigned to an exact location on the device
    Info (169086): Pin HEX1_D[6] not assigned to an exact location on the device
    Info (169086): Pin HEX2_D[0] not assigned to an exact location on the device
    Info (169086): Pin HEX2_D[1] not assigned to an exact location on the device
    Info (169086): Pin HEX2_D[2] not assigned to an exact location on the device
    Info (169086): Pin HEX2_D[3] not assigned to an exact location on the device
    Info (169086): Pin HEX2_D[4] not assigned to an exact location on the device
    Info (169086): Pin HEX2_D[5] not assigned to an exact location on the device
    Info (169086): Pin HEX2_D[6] not assigned to an exact location on the device
    Info (169086): Pin HEX3_D[0] not assigned to an exact location on the device
    Info (169086): Pin HEX3_D[1] not assigned to an exact location on the device
    Info (169086): Pin HEX3_D[2] not assigned to an exact location on the device
    Info (169086): Pin HEX3_D[3] not assigned to an exact location on the device
    Info (169086): Pin HEX3_D[4] not assigned to an exact location on the device
    Info (169086): Pin HEX3_D[5] not assigned to an exact location on the device
    Info (169086): Pin HEX3_D[6] not assigned to an exact location on the device
    Info (169086): Pin BUTTON not assigned to an exact location on the device
    Info (169086): Pin CLOCK_50 not assigned to an exact location on the device
Info (15535): Implemented PLL "pll_50:pll_50|altpll:altpll_component|pll_50_altpll:auto_generated|pll1" as MPLL PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_50:pll_50|altpll:altpll_component|pll_50_altpll:auto_generated|wire_pll1_clk[0] port
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'riscv-CCMM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pll_50|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node pll_50:pll_50|altpll:altpll_component|pll_50_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G29
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node BUTTON~input (placed in PIN W15 (CLKIO13, DIFFCLK_7n, REFCLK2n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G26
Info (176353): Automatically promoted node button_debouncer:debouncer|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node riscv_wishbone:cpu|inst_mem_ctrl:inst_mem|addcmp2_r[1]
        Info (176357): Destination node riscv_wishbone:cpu|inst_mem_ctrl:inst_mem|addcmp2_r[0]
        Info (176357): Destination node riscv_wishbone:cpu|mem_ctrl:mem_controller|hold_cpu~1
        Info (176357): Destination node button_debouncer:debouncer|data_out~0
        Info (176357): Destination node riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_alu:riscv_alu|riscv_div:riscv_div|div_r[31]~3
        Info (176357): Destination node riscv_wishbone:cpu|cache:M1|rep_buf.data[0][0]~1
        Info (176357): Destination node riscv_wishbone:cpu|cache:M1|sets[0].data[58][0][31]~6
        Info (176357): Destination node riscv_wishbone:cpu|cache:M1|sets[0].data[27][0][31]~2
        Info (176357): Destination node riscv_wishbone:cpu|cache:M1|sets[0].data[26][0][31]~2
        Info (176357): Destination node riscv_wishbone:cpu|cache:M1|sets[0].data[59][0][31]~4
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node riscv_wishbone:cpu|riscv_cpu_no:cpu1|riscv_fetch:riscv_fetch|state.ready 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node riscv_wishbone:cpu|wshbn_timer:SLV1|process_3~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 28 (unused VREF, 2.5V VCCIO, 0 input, 28 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  81 pins available
        Info (176213): I/O bank number 3B does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  82 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  66 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  69 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  80 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  81 pins available
        Info (176213): I/O bank number 8B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:11
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 13% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 107% of the available device resources in the region that extends from location X59_Y34 to location X69_Y45
Info (170131): Fitter routing phase terminated due to predicted failure from regional routing congestion
    Info (170132): Routing phase ended with 2343 interconnect resources used by multiple signals
    Info (170196): Router estimated peak interconnect usage is 98% of the available device resources in the region that extends from location X59_Y34 to location X69_Y45
    Info (170133): The likelihood of this design fitting with aggressive routability optimizations is low
Info (170194): Fitter routing operations ending: elapsed time is 00:50:52
Info (170134): Cannot fit design in device -- retrying with increased optimization that can result in longer processing time
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170197): The Fitter will not skip routability optimizations in all subsequent fit attempts
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:03:34
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 12% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 47% of the available device resources in the region that extends from location X47_Y46 to location X58_Y56
Info (170194): Fitter routing operations ending: elapsed time is 00:00:24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 8.34 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:13
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin BUTTON uses I/O standard 2.5 V at W15
    Info (169178): Pin CLOCK_50 uses I/O standard 2.5 V at V12
Info (144001): Generated suppressed messages file C:/Workspace/TG/riscv_sv_integracao - 2/work_sint2/output_files/riscv-CCMM.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 1906 megabytes
    Info: Processing ended: Sun Jul 09 09:46:21 2017
    Info: Elapsed time: 00:56:57
    Info: Total CPU time (on all processors): 01:04:45


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Workspace/TG/riscv_sv_integracao - 2/work_sint2/output_files/riscv-CCMM.fit.smsg.


