[Inputs]
A
B
[Outputs]
S
C
[BiDir]
[ATTRIBUTES]
VeriModel half_adder

