41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
8 6 288 55 239 1 1
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
1 61 284 52 263
38 2
19 29 274 88 255 0
adr2_1
19 29 256 88 237 0
adr2_0
19 29 226 88 207 0
adr1_1
19 29 208 88 189 0
adr1_0
19 30 176 89 157 0
sel
19 30 158 89 139 0
update
19 30 140 89 121 0
clear
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
19 29 390 88 371 0
kpad_1
19 29 372 88 353 0
kpad_2
19 29 354 88 335 0
kpad_3
19 29 408 88 389 0
kpad_0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
20 361 150 420 131 0
in1_3
20 361 168 420 149 0
in1_2
20 361 186 420 167 0
in1_1
20 361 204 420 185 0
in1_0
20 361 234 420 215 0
in2_3
20 361 252 420 233 0
in2_2
20 361 288 420 269 0
in2_0
20 361 270 420 251 0
in2_1
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 300 88 359 69 0
clear
20 440 89 499 70 0
CLR
5 374 104 423 55 0
20 552 348 611 329 0
reg0
20 521 307 580 288 0
reg1
20 516 261 575 242 0
reg2
20 510 196 569 177 0
reg3
19 321 220 380 201 0
update
19 336 267 395 248 0
update
19 340 315 399 296 0
update
19 383 371 442 352 0
update
5 385 352 434 303 0
5 401 306 450 257 0
5 391 260 440 211 0
5 371 203 420 154 0
3 481 362 530 313 0 0
3 459 317 508 268 0 0
3 446 275 495 226 0 0
3 429 212 478 163 0 0
19 71 309 130 290 0
wadr_0
19 69 285 128 266 0
wadr_1
14 140 345 189 296
31 197 305 246 220 0 4
22 56 466 709 446 0 \NUL
The input from the write address AND the update being pushed turns on the corresponding registers.
1 356 78 375 79
1 441 79 420 79
1 482 351 439 361
1 396 305 460 306
1 392 257 447 264
1 430 201 377 210
1 243 265 386 327
1 482 323 431 327
1 460 278 447 281
1 402 281 243 259
1 447 236 437 235
1 243 253 392 235
1 430 173 417 178
1 372 178 243 247
1 198 289 127 299
1 198 283 125 275
1 186 320 198 301
1 511 186 475 187
1 517 251 492 250
1 522 297 505 292
1 527 337 553 338
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
8 31 181 80 132 1 0
8 30 231 79 182 1 0
35 125 170 174 121 0 0
3 125 217 174 168 0 0
35 266 199 315 150 0 0
8 33 362 82 313 1 0
8 32 412 81 363 1 0
35 128 351 177 302 0 0
3 127 398 176 349 0 0
35 206 437 255 388 0 0
3 206 486 255 437 0 0
35 268 380 317 331 0 0
7 291 437 340 388 0 1
22 301 450 333 430 0 \NUL
sum
8 419 360 468 311 1 0
8 418 410 467 361 1 0
3 513 396 562 347 0 0
35 592 435 641 386 0 0
3 592 484 641 435 0 0
35 654 378 703 329 0 0
7 677 435 726 386 0 1
22 687 448 719 428 0 \NUL
sum
20 334 365 393 346 0
c2
20 719 181 778 162 0
c3
7 717 378 766 329 0 1
19 48 457 107 438 0
c1
20 330 185 389 166 0
c1
35 514 349 563 300 0 0
8 422 179 471 130 1 0
8 421 229 470 180 1 0
35 517 168 566 119 0 0
3 516 215 565 166 0 0
35 595 254 644 205 0 0
3 595 303 644 254 0 0
35 657 197 706 148 0 0
7 680 254 729 205 0 1
22 690 267 722 247 0 \NUL
sum
19 409 278 468 259 0
c2
19 404 458 463 439 0
c3
22 296 269 328 249 0 \NUL
sum
7 289 256 338 207 0 1
3 204 305 253 256 0 0
35 204 256 253 207 0 0
8 33 302 82 253 1 0
1 77 156 126 131
1 77 156 126 178
1 76 206 126 159
1 76 206 126 206
1 171 192 267 160
1 79 337 129 312
1 79 337 128 359
1 78 387 129 340
1 78 387 128 387
1 174 326 207 447
1 174 326 207 398
1 173 373 269 341
1 252 412 292 412
1 252 461 269 369
1 465 335 514 357
1 464 385 514 385
1 559 371 655 339
1 638 410 678 410
1 638 459 655 367
1 700 353 718 353
1 314 355 335 355
1 312 174 331 175
1 465 335 515 310
1 464 385 515 338
1 560 324 593 445
1 560 324 593 396
1 468 154 518 129
1 468 154 517 176
1 467 204 518 157
1 467 204 517 204
1 563 143 596 264
1 563 143 596 215
1 562 190 658 158
1 641 229 681 229
1 641 278 658 186
1 703 172 720 171
1 104 447 207 426
1 104 447 207 475
1 465 268 596 243
1 465 268 596 292
1 460 448 593 424
1 460 448 593 473
1 171 145 205 217
1 250 231 290 231
1 250 280 267 188
1 171 145 205 266
1 79 277 205 294
1 79 277 205 245
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
11 347 133 374 35 0 1
19 225 117 284 98 0
kpad_2
19 225 99 284 80 0
kpad_3
19 225 153 284 134 0
kpad_0
31 93 324 142 239 0 2
14 33 347 82 298
31 85 491 134 406 0 2
14 25 514 74 465
31 287 319 336 234 0 2
14 227 342 276 293
31 302 523 351 438 0 2
14 242 546 291 497
19 225 135 284 116 0
kpad_1
19 19 318 78 299 0
sel
19 200 313 259 294 0
sel
19 17 485 76 466 0
sel
19 223 517 282 498 0
sel
19 22 286 81 267 0
kpad_3
19 17 456 76 437 0
kpad_2
19 199 283 258 264 0
kpad_1
19 227 486 286 467 0
kpad_0
1 281 89 348 99
1 348 105 281 107
1 348 117 281 143
1 79 322 94 320
1 71 489 86 487
1 273 317 288 315
1 288 521 303 519
1 281 125 348 111
1 73 475 86 475
1 75 308 94 308
1 288 303 256 303
1 303 507 279 507
1 94 278 78 276
1 86 445 73 446
1 255 273 288 273
1 303 477 283 476
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
7 459 144 508 95 0 1
7 401 122 450 73 0 1
7 459 100 508 51 0 1
7 400 77 449 28 0 1
19 329 129 388 110 0
reg3
19 328 107 387 88 0
reg2
19 327 85 386 66 0
reg1
19 327 62 386 43 0
reg0
20 720 359 779 340 0
alu_0
20 721 341 780 322 0
alu_1
20 719 322 778 303 0
alu_2
20 720 304 779 285 0
alu_3
31 151 344 200 259 0 1
31 152 523 201 438 0 1
19 14 314 73 295 0
reg0
19 21 494 80 475 0
reg0
19 13 294 72 275 0
reg1
19 25 474 84 455 0
reg1
19 27 274 86 255 0
reg2
19 48 453 107 434 0
reg2
19 52 253 111 234 0
reg3
19 73 431 132 412 0
reg3
19 31 358 90 339 0
wadr_0
19 19 337 78 318 0
wadr_1
19 13 536 72 517 0
wadr_0
19 14 514 73 495 0
wadr_1
14 64 563 113 514
14 79 380 128 331
7 227 319 276 270 0 1
7 232 503 281 454 0 1
1 460 119 385 119
1 402 97 384 97
1 460 75 383 75
1 401 52 383 52
1 108 243 152 286
1 83 264 152 292
1 69 284 152 298
1 70 304 152 304
1 77 484 153 483
1 153 477 81 464
1 104 443 153 471
1 153 465 129 421
1 75 327 152 322
1 152 328 87 348
1 153 501 70 504
1 153 507 69 526
1 152 340 125 355
1 110 538 153 519
1 197 298 228 294
1 233 478 198 477
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
24 459 349 508 277 1 1 1
24 412 233 461 161 1 1 1
24 532 444 581 372 1 1 1
24 416 533 465 461 1 1 1
19 362 253 421 234 0
CLR
19 405 367 464 348 0
CLR
19 479 461 538 442 0
CLR
19 366 554 425 535 0
CLR
15 367 178 416 129
15 418 291 467 242
15 489 385 538 336
15 377 478 426 429
24 134 343 183 271 1 1 1
24 87 227 136 155 1 1 1
24 207 438 256 366 1 1 1
24 102 547 151 475 1 1 1
19 37 247 96 228 0
CLR
19 80 361 139 342 0
CLR
19 154 455 213 436 0
CLR
19 52 568 111 549 0
CLR
15 42 172 91 123
15 93 285 142 236
15 164 379 213 330
15 63 492 112 443
20 170 181 229 162 0
reg0_3
20 196 299 255 280 0
reg0_2
20 267 394 326 375 0
reg0_1
20 165 505 224 486 0
reg0_0
20 483 190 542 171 0
reg1_3
20 527 307 586 288 0
reg1_2
20 592 401 651 382 0
reg1_1
20 496 512 555 493 0
reg1_0
22 243 44 413 24 0 \NUL
Register 0 and Register 1
19 22 204 81 185 0
reg0
19 65 328 124 309 0
reg0
19 127 425 186 406 0
reg0
19 33 540 92 521 0
reg0
19 325 222 384 203 0
reg1
19 339 520 398 501 0
reg1
19 390 337 449 318 0
reg1
19 454 432 513 413 0
reg1
1 418 243 426 229
1 461 357 473 345
1 535 451 546 440
1 422 544 430 529
1 413 153 426 163
1 464 266 473 279
1 535 360 546 374
1 423 453 430 463
1 93 237 101 223
1 136 351 148 339
1 210 445 221 434
1 108 558 116 543
1 88 147 101 157
1 139 260 148 273
1 210 354 221 368
1 109 467 116 477
1 166 495 148 495
1 268 384 253 386
1 197 289 180 291
1 171 171 133 175
1 484 180 458 181
1 528 297 505 297
1 578 392 593 391
1 497 502 462 481
1 78 194 88 193
1 121 318 135 309
1 89 530 103 513
1 183 415 208 404
1 395 510 417 499
1 510 422 533 410
1 446 327 460 315
1 381 212 413 199
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
24 183 359 232 287 1 1 1
24 136 243 185 171 1 1 1
24 256 454 305 382 1 1 1
24 139 542 188 470 1 1 1
19 86 263 145 244 0
CLR
19 129 377 188 358 0
CLR
19 203 471 262 452 0
CLR
19 89 563 148 544 0
CLR
15 91 188 140 139
15 142 301 191 252
15 213 395 262 346
15 100 487 149 438
24 527 307 576 235 1 1 1
24 480 191 529 119 1 1 1
24 600 402 649 330 1 1 1
24 481 484 530 412 1 1 1
19 430 211 489 192 0
CLR
19 473 325 532 306 0
CLR
19 547 419 606 400 0
CLR
19 431 505 490 486 0
CLR
15 435 136 484 87
15 486 249 535 200
15 557 343 606 294
15 442 429 491 380
22 243 44 413 24 0 \NUL
Register 2 and Register 3
20 197 202 256 183 0
reg2_3
20 247 314 306 295 0
reg2_2
20 317 410 376 391 0
reg2_1
20 209 499 268 480 0
reg2_0
20 540 149 599 130 0
reg3_3
20 592 263 651 244 0
reg3_2
20 664 359 723 340 0
reg3_1
20 546 445 605 426 0
reg3_0
19 51 219 110 200 0
reg2
19 90 334 149 315 0
reg2
19 176 435 235 416 0
reg2
19 70 521 129 502 0
reg2
19 389 182 448 163 0
reg3
19 439 290 498 271 0
reg3
19 524 383 583 364 0
reg3
19 400 465 459 446 0
reg3
1 142 253 150 239
1 185 367 197 355
1 259 461 270 450
1 145 553 153 538
1 137 163 150 173
1 188 276 197 289
1 259 370 270 384
1 146 462 153 472
1 486 201 494 187
1 529 315 541 303
1 603 409 614 398
1 487 495 495 480
1 481 111 494 121
1 532 224 541 237
1 603 318 614 332
1 488 404 495 414
1 182 191 198 192
1 248 304 229 307
1 318 400 302 402
1 210 489 185 490
1 547 435 527 432
1 665 349 646 350
1 573 255 593 253
1 526 139 541 139
1 107 209 137 209
1 146 324 184 325
1 232 425 257 420
1 126 511 140 508
1 456 455 482 450
1 580 373 601 368
1 528 273 495 280
1 481 157 445 172
38 9
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 10
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
39 16777215
47 0
40 1 10 10
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
