---
layout: post
title: "[유혁 교수의 운영체제] 4.컴퓨터 구조"
categories:
  - OS
tags:
  - 컴퓨터 구조
---

# 컴퓨터 구조

### 이 장의 목표

- 운영체제에서 알아야 할 HW 이슈 정리
  - 컴퓨터 시스템의 전체적인 구성
  - 장치의 성능 비교
  - I/O의 동작원리

### 버스 구조

- 단일 버스 - 초창기 컴퓨터
  - 시스템 버스에 여러가지 디바이스들이 연결
    - 버스 : High speed serial connection
    - CPU, Memory, I/O의 속도가 비슷했던 초창기에 사용
  -  CPU, Memory, I/O의 속도 격차 증가 -> 병목 현상 발생

![]({{site.url}}/assets/images/64.png)

### 장치의 속도 비교

- 속도 격차
  - CPU > Memory >> I/O 로 속도의 격차가 커짐
    - CPU와 메모리 속도: GHz vs usec 
      - CPU는 0.5nsec 정도의 속도로 동작
      - 메모리는 usec 정도의 속도로 동작하며, 서버용 하드웨어는 몇십 nsec으로 동작하기도 함
    - 메모리와 disk: usec vs msec
      - disk는 msec 속도로 동작 (CPU와 약 100만 배의 차이)
    - Disk와 네트워크
      - 네트워크는 1bit를 보낼때마다 걸리는 시간 기준
    - I/O 장치 - CD, Keyboard
      - 특정 단위(1Mb)를 읽고 쓰는 데 걸리는 시간 기준
  - 이로 인한 병목현상 발생
    - 여러 격차의 속도를 갖는 것들이 하나의 경로를 통해 다닌다면, 전체적인 속도는 가장 느린 것의 속도에 맞춰짐

> usec(Microsecond) vs msec(Millisecond) vs nsec(Nanosecond) vs GHz
>
> - 1000usec = 1msec = 0.001sec
> - 1e-9nsec = 1usec
> - 1Hz : 1초에 1한번 진동
> - 1GHz = 1,000,000,000Hz (1초에 10억번 진동)
> - 1GHz = 1/1,000,000,000sec = 0.00000001sec = 0.01usec

### Bottleneck

- 병목현상
  - 같은 버스에 연결된 디바이스들 간의 속도 차이로 인해 발생
  - 빠른 디바이스가 처리하는 양 만큼을 느린 디바이스가 처리하지 못함
    -> 빠른 디바이스 stall (기다려야 함)
  - 전체 시스템 속도는 느린 디바이스의 속도로 제한됨
  - ex) CPU는 초당 5 단위의 일을 처리할 수 있지만 메모리가 초당 3 단위의 일만을 전달해 줄 수 있다고 할 때, 전체적인 시스템 속도는 메모리의 속도로 제한된다.

### 버스 이중화

- 계층적 버스 구성 (2tier)
  - System Bus와 I/O 버스 두 계층으로 분리
    - 유명한 I/O 버스 : SCSI, PCI 버스...
    - System Bus는 I/O 버스에 비해 유명한 것들이 없는데, 회사마다 Secure specific하기 때문이다. 그에 비해 I/O 버스는 이름이 알려지거나 표준화되어있는 이유는 다양한 종류의 CPU 같은 디바이스들과 호환이 되어야하기 때문이다.
    - 버스를 둘로 분리함으로써 CPU와 Memory가 I/O 디바이스를 기다리는 일을 방지한다.
    - System Bus와 I/O 버스를 연결해주는 것은 Bridge Bus Interface이다.
      - I/O Device에서 Memory로 데이터를 보낼 때, I/O Bus를 거친 데이터가 Bridge 측에서 대기하다가 때가 되면 System Bus를 통해 Memory로 보낸다. 
  - 속도 격차로 인한 병목 현상 해결
  - 접근 빈도가 적고, 처리 속도가 느린 장치들은 시스템 버스에 직접 연결하지 않음(I/O 버스를 거쳐 연결됨) -> stall 방지

![]({{site.url}}/assets/images/65.png)

### 이벤트 처리 기법 : Interrupt

- 비동기적 이벤트를 처리하기 위한 기법
  - 비동기적 이벤트를 쉽게 표현하면, 특정 프로세스의 수행 순서와 상관없는 시점에서 이벤트가 독립적으로 발생하는 것을 말한다.
  - 예: 네트워크 패킷 도착 이벤트, I/O 요청
  - 하드웨어 레벨에서 Interrupt를 발생시켜야 한다. 이 때 발생된 Interrupt를 CPU는 반드시 처리해줘야 한다.

- 인터럽트 처리 순서
  1. 현재 실행 상태(state)를 저장
  2. ISR(interrupt service routine)로 점프
  3. 저장한 실행 상태(state)를 복원
  4. 인터럽트로 중단된 시점부터 다시 시작
- 인터럽트에는 우선순위가 있으며, H/W 장치마다 다르게 설정됨
- Note
  - ISR은 짧아야 함
    - 너무 길면 다른 인터럽트들이 제시간에 처리되지 못함
    - Timesharing 역시 timer interrupt의 도움으로 가능하게 됨

