Timing Analyzer report for de0_nano
Fri Nov 01 13:53:25 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 22. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 30. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; de0_nano                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.3%      ;
;     Processors 3-16        ;   0.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 266.67 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -2.750 ; -242.890        ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.358 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -143.000                      ;
+----------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                    ;
+--------+-------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.750 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1] ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.683      ;
; -2.695 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.263      ;
; -2.676 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.244      ;
; -2.667 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.235      ;
; -2.665 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.233      ;
; -2.658 ; mcp4725_dac:dac|wait_cnt[1]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.591      ;
; -2.618 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.551      ;
; -2.574 ; mcp4725_dac:dac|wait_cnt[0]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.507      ;
; -2.572 ; mcp4725_dac:dac|wait_cnt[29]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.140      ;
; -2.559 ; mcp4725_dac:dac|wait_cnt[1]                           ; mcp4725_dac:dac|wait_cnt[26]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.492      ;
; -2.553 ; mcp4725_dac:dac|wait_cnt[29]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.121      ;
; -2.551 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0] ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.484      ;
; -2.550 ; mcp4725_dac:dac|wait_cnt[5]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.484      ;
; -2.544 ; mcp4725_dac:dac|wait_cnt[29]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.112      ;
; -2.542 ; mcp4725_dac:dac|wait_cnt[29]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.110      ;
; -2.542 ; mcp4725_dac:dac|wait_cnt[3]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.475      ;
; -2.504 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_clk ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.289      ; 3.788      ;
; -2.484 ; mcp4725_dac:dac|wait_cnt[13]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.418      ;
; -2.475 ; mcp4725_dac:dac|wait_cnt[0]                           ; mcp4725_dac:dac|wait_cnt[26]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.408      ;
; -2.465 ; mcp4725_dac:dac|wait_cnt[13]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.399      ;
; -2.463 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[18]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.031      ;
; -2.463 ; mcp4725_dac:dac|wait_cnt[2]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.396      ;
; -2.462 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[17]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.030      ;
; -2.462 ; mcp4725_dac:dac|wait_cnt[25]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.030      ;
; -2.461 ; mcp4725_dac:dac|wait_cnt[0]                           ; mcp4725_dac:dac|wait_cnt[31]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.289      ; 3.745      ;
; -2.460 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[27]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.028      ;
; -2.460 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.028      ;
; -2.459 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[19]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.027      ;
; -2.459 ; mcp4725_dac:dac|wait_cnt[1]                           ; mcp4725_dac:dac|wait_cnt[31]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.289      ; 3.743      ;
; -2.456 ; mcp4725_dac:dac|wait_cnt[13]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.390      ;
; -2.454 ; mcp4725_dac:dac|wait_cnt[13]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.388      ;
; -2.452 ; mcp4725_dac:dac|wait_cnt[7]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.386      ;
; -2.451 ; mcp4725_dac:dac|wait_cnt[5]                           ; mcp4725_dac:dac|wait_cnt[26]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.385      ;
; -2.448 ; mcp4725_dac:dac|wait_cnt[21]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.382      ;
; -2.448 ; mcp4725_dac:dac|wait_cnt[20]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.382      ;
; -2.446 ; counter[3]                                            ; DATA[1]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.379      ;
; -2.446 ; counter[3]                                            ; DATA[4]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.379      ;
; -2.446 ; counter[3]                                            ; DATA[7]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.379      ;
; -2.446 ; counter[3]                                            ; DATA[11]                                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.379      ;
; -2.446 ; counter[3]                                            ; DATA[10]                                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.379      ;
; -2.446 ; counter[3]                                            ; DATA[9]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.379      ;
; -2.446 ; counter[3]                                            ; DATA[8]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.379      ;
; -2.446 ; counter[3]                                            ; DATA[6]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.379      ;
; -2.446 ; counter[3]                                            ; DATA[5]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.379      ;
; -2.446 ; counter[3]                                            ; DATA[3]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.379      ;
; -2.446 ; counter[3]                                            ; DATA[2]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.379      ;
; -2.446 ; counter[3]                                            ; DATA[0]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.379      ;
; -2.444 ; mcp4725_dac:dac|wait_cnt[0]                           ; mcp4725_dac:dac|wait_cnt[27]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.377      ;
; -2.444 ; counter[0]                                            ; DATA[1]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.377      ;
; -2.444 ; counter[0]                                            ; DATA[4]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.377      ;
; -2.444 ; counter[0]                                            ; DATA[7]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.377      ;
; -2.444 ; counter[0]                                            ; DATA[11]                                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.377      ;
; -2.444 ; counter[0]                                            ; DATA[10]                                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.377      ;
; -2.444 ; counter[0]                                            ; DATA[9]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.377      ;
; -2.444 ; counter[0]                                            ; DATA[8]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.377      ;
; -2.444 ; counter[0]                                            ; DATA[6]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.377      ;
; -2.444 ; counter[0]                                            ; DATA[5]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.377      ;
; -2.444 ; counter[0]                                            ; DATA[3]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.377      ;
; -2.444 ; counter[0]                                            ; DATA[2]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.377      ;
; -2.444 ; counter[0]                                            ; DATA[0]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.377      ;
; -2.443 ; mcp4725_dac:dac|wait_cnt[25]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.011      ;
; -2.443 ; mcp4725_dac:dac|wait_cnt[3]                           ; mcp4725_dac:dac|wait_cnt[26]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.376      ;
; -2.440 ; mcp4725_dac:dac|wait_cnt[1]                           ; mcp4725_dac:dac|wait_cnt[27]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.373      ;
; -2.434 ; mcp4725_dac:dac|wait_cnt[28]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.002      ;
; -2.434 ; mcp4725_dac:dac|wait_cnt[25]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.002      ;
; -2.432 ; mcp4725_dac:dac|wait_cnt[25]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 3.000      ;
; -2.429 ; mcp4725_dac:dac|wait_cnt[21]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.363      ;
; -2.429 ; mcp4725_dac:dac|wait_cnt[20]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.363      ;
; -2.428 ; mcp4725_dac:dac|wait_cnt[10]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.361      ;
; -2.428 ; mcp4725_dac:dac|wait_cnt[12]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.362      ;
; -2.420 ; mcp4725_dac:dac|wait_cnt[21]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.354      ;
; -2.420 ; mcp4725_dac:dac|wait_cnt[20]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.354      ;
; -2.418 ; mcp4725_dac:dac|wait_cnt[21]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.352      ;
; -2.418 ; mcp4725_dac:dac|wait_cnt[20]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.352      ;
; -2.417 ; counter[5]                                            ; DATA[1]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.350      ;
; -2.417 ; counter[5]                                            ; DATA[4]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.350      ;
; -2.417 ; counter[5]                                            ; DATA[7]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.350      ;
; -2.417 ; counter[5]                                            ; DATA[11]                                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.350      ;
; -2.417 ; counter[5]                                            ; DATA[10]                                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.350      ;
; -2.417 ; counter[5]                                            ; DATA[9]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.350      ;
; -2.417 ; counter[5]                                            ; DATA[8]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.350      ;
; -2.417 ; counter[5]                                            ; DATA[6]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.350      ;
; -2.417 ; counter[5]                                            ; DATA[5]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.350      ;
; -2.417 ; counter[5]                                            ; DATA[3]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.350      ;
; -2.417 ; counter[5]                                            ; DATA[2]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.350      ;
; -2.417 ; counter[5]                                            ; DATA[0]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.350      ;
; -2.415 ; mcp4725_dac:dac|wait_cnt[28]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 2.983      ;
; -2.415 ; mcp4725_dac:dac|wait_cnt[4]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.348      ;
; -2.413 ; mcp4725_dac:dac|wait_cnt[0]                           ; mcp4725_dac:dac|wait_cnt[29]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.289      ; 3.697      ;
; -2.411 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2] ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.344      ;
; -2.409 ; mcp4725_dac:dac|wait_cnt[10]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.342      ;
; -2.409 ; mcp4725_dac:dac|wait_cnt[12]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.343      ;
; -2.406 ; mcp4725_dac:dac|wait_cnt[28]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 2.974      ;
; -2.404 ; mcp4725_dac:dac|wait_cnt[28]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.427     ; 2.972      ;
; -2.400 ; mcp4725_dac:dac|wait_cnt[10]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.333      ;
; -2.400 ; mcp4725_dac:dac|wait_cnt[12]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.334      ;
; -2.398 ; mcp4725_dac:dac|wait_cnt[10]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.331      ;
; -2.398 ; mcp4725_dac:dac|wait_cnt[12]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.332      ;
; -2.395 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[0]   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.328      ;
; -2.395 ; mcp4725_dac:dac|wait_cnt[1]                           ; mcp4725_dac:dac|wait_cnt[29]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.289      ; 3.679      ;
+--------+-------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                              ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; mcp4725_dac:dac|data_wr[7]                                ; mcp4725_dac:dac|data_wr[7]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|data_wr[4]                                ; mcp4725_dac:dac|data_wr[4]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|data_wr[5]                                ; mcp4725_dac:dac|data_wr[5]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|data_wr[6]                                ; mcp4725_dac:dac|data_wr[6]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; mcp4725_dac:dac|state.ST_WR_2                             ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.580      ;
; 0.373 ; mcp4725_dac:dac|data_buffer[0]                            ; mcp4725_dac:dac|data_wr[0]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; mcp4725_dac:dac|data_buffer[3]                            ; mcp4725_dac:dac|data_wr[3]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; mcp4725_dac:dac|data_buffer[2]                            ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; mcp4725_dac:dac|data_buffer[9]                            ; mcp4725_dac:dac|data_wr[1]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.594      ;
; 0.378 ; counter[19]                                               ; counter[19]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.597      ;
; 0.400 ; DATA[10]                                                  ; data_out[10]~reg0                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.620      ;
; 0.400 ; DATA[9]                                                   ; data_out[9]~reg0                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.620      ;
; 0.401 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.620      ;
; 0.402 ; DATA[1]                                                   ; data_out[1]~reg0                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.622      ;
; 0.408 ; mcp4725_dac:dac|busy_prev[1]                              ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.626      ;
; 0.416 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.635      ;
; 0.481 ; mcp4725_dac:dac|state.ST_IDLE                             ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.699      ;
; 0.492 ; mcp4725_dac:dac|state.ST_WR_2                             ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.710      ;
; 0.494 ; mcp4725_dac:dac|state.ST_WR_2                             ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.712      ;
; 0.508 ; mcp4725_dac:dac|state.ST_START                            ; mcp4725_dac:dac|ena                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.726      ;
; 0.529 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.748      ;
; 0.535 ; mcp4725_dac:dac|data_buffer[4]                            ; mcp4725_dac:dac|data_wr[4]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.754      ;
; 0.539 ; DATA[0]                                                   ; mcp4725_dac:dac|data_buffer[0]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.758      ;
; 0.542 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.761      ;
; 0.550 ; mcp4725_dac:dac|data_buffer[10]                           ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.769      ;
; 0.552 ; mcp4725_dac:dac|data_buffer[11]                           ; mcp4725_dac:dac|data_wr[3]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.771      ;
; 0.553 ; mcp4725_dac:dac|data_buffer[8]                            ; mcp4725_dac:dac|data_wr[0]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.772      ;
; 0.553 ; mcp4725_dac:dac|data_buffer[1]                            ; mcp4725_dac:dac|data_wr[1]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.773      ;
; 0.556 ; counter[9]                                                ; counter[9]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.775      ;
; 0.557 ; counter[5]                                                ; counter[5]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; counter[13]                                               ; counter[13]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; counter[11]                                               ; counter[11]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; counter[15]                                               ; counter[15]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; counter[10]                                               ; counter[10]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; counter[16]                                               ; counter[16]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; counter[8]                                                ; counter[8]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; counter[1]                                                ; counter[1]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; counter[3]                                                ; counter[3]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; counter[2]                                                ; counter[2]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; counter[4]                                                ; counter[4]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; counter[6]                                                ; counter[6]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; counter[12]                                               ; counter[12]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; counter[17]                                               ; counter[17]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; counter[14]                                               ; counter[14]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.781      ;
; 0.563 ; counter[18]                                               ; counter[18]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.782      ;
; 0.564 ; counter[7]                                                ; counter[7]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.783      ;
; 0.570 ; DATA[2]                                                   ; DATA[2]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.790      ;
; 0.571 ; DATA[4]                                                   ; DATA[4]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; DATA[11]                                                  ; DATA[11]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.792      ;
; 0.574 ; DATA[7]                                                   ; DATA[7]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.794      ;
; 0.577 ; counter[0]                                                ; counter[0]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.796      ;
; 0.578 ; DATA[1]                                                   ; DATA[1]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.798      ;
; 0.579 ; DATA[10]                                                  ; DATA[10]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.799      ;
; 0.580 ; mcp4725_dac:dac|state.ST_START                            ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.798      ;
; 0.581 ; DATA[9]                                                   ; DATA[9]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.801      ;
; 0.583 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.802      ;
; 0.590 ; DATA[0]                                                   ; DATA[0]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.810      ;
; 0.591 ; DATA[8]                                                   ; DATA[8]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.811      ;
; 0.591 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.809      ;
; 0.607 ; mcp4725_dac:dac|state.ST_STOP                             ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.825      ;
; 0.628 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.846      ;
; 0.633 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.852      ;
; 0.685 ; r                                                         ; r                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.904      ;
; 0.692 ; DATA[8]                                                   ; data_out[8]~reg0                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.912      ;
; 0.697 ; DATA[6]                                                   ; DATA[6]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.917      ;
; 0.703 ; mcp4725_dac:dac|state.ST_STOP                             ; mcp4725_dac:dac|wait_cnt[24]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.429      ; 1.289      ;
; 0.706 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.925      ;
; 0.706 ; DATA[5]                                                   ; DATA[5]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.926      ;
; 0.706 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.925      ;
; 0.708 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.927      ;
; 0.712 ; DATA[3]                                                   ; DATA[3]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.932      ;
; 0.713 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.932      ;
; 0.713 ; mcp4725_dac:dac|busy_prev[1]                              ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 0.931      ;
; 0.729 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.948      ;
; 0.734 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.953      ;
; 0.737 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.956      ;
; 0.755 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.974      ;
; 0.772 ; DATA[5]                                                   ; mcp4725_dac:dac|data_buffer[5]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.991      ;
; 0.788 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.007      ;
; 0.789 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.007      ;
; 0.791 ; DATA[6]                                                   ; mcp4725_dac:dac|data_buffer[6]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.010      ;
; 0.801 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.020      ;
; 0.802 ; DATA[1]                                                   ; mcp4725_dac:dac|data_buffer[1]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.021      ;
; 0.804 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.023      ;
; 0.807 ; DATA[2]                                                   ; mcp4725_dac:dac|data_buffer[2]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.026      ;
; 0.809 ; DATA[9]                                                   ; mcp4725_dac:dac|data_buffer[9]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.028      ;
; 0.812 ; DATA[3]                                                   ; mcp4725_dac:dac|data_buffer[3]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.031      ;
; 0.813 ; DATA[5]                                                   ; data_out[5]~reg0                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.048      ;
; 0.813 ; DATA[3]                                                   ; data_out[3]~reg0                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.032      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 299.49 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -2.339 ; -205.167       ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.311 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -143.000                     ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                     ;
+--------+-------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.339 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1] ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.279      ;
; -2.333 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.946      ;
; -2.318 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.931      ;
; -2.310 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.923      ;
; -2.303 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.916      ;
; -2.230 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.170      ;
; -2.227 ; mcp4725_dac:dac|wait_cnt[1]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 3.166      ;
; -2.226 ; mcp4725_dac:dac|wait_cnt[29]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.839      ;
; -2.211 ; mcp4725_dac:dac|wait_cnt[29]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.824      ;
; -2.203 ; mcp4725_dac:dac|wait_cnt[29]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.816      ;
; -2.196 ; mcp4725_dac:dac|wait_cnt[29]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.809      ;
; -2.193 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0] ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.133      ;
; -2.156 ; mcp4725_dac:dac|wait_cnt[0]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 3.095      ;
; -2.143 ; mcp4725_dac:dac|wait_cnt[25]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.756      ;
; -2.137 ; mcp4725_dac:dac|wait_cnt[5]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.077      ;
; -2.128 ; mcp4725_dac:dac|wait_cnt[25]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.741      ;
; -2.127 ; mcp4725_dac:dac|wait_cnt[3]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 3.066      ;
; -2.123 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_clk ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.260      ; 3.378      ;
; -2.122 ; mcp4725_dac:dac|wait_cnt[1]                           ; mcp4725_dac:dac|wait_cnt[26]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 3.061      ;
; -2.120 ; mcp4725_dac:dac|wait_cnt[25]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.733      ;
; -2.115 ; mcp4725_dac:dac|wait_cnt[13]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.056      ;
; -2.113 ; mcp4725_dac:dac|wait_cnt[25]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.726      ;
; -2.112 ; counter[3]                                            ; DATA[1]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; counter[3]                                            ; DATA[4]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; counter[3]                                            ; DATA[7]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; counter[3]                                            ; DATA[11]                                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; counter[3]                                            ; DATA[10]                                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; counter[3]                                            ; DATA[9]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; counter[3]                                            ; DATA[8]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; counter[3]                                            ; DATA[6]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; counter[3]                                            ; DATA[5]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; counter[3]                                            ; DATA[3]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; counter[3]                                            ; DATA[2]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.052      ;
; -2.112 ; counter[3]                                            ; DATA[0]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.052      ;
; -2.111 ; counter[0]                                            ; DATA[1]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.051      ;
; -2.111 ; counter[0]                                            ; DATA[4]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.051      ;
; -2.111 ; counter[0]                                            ; DATA[7]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.051      ;
; -2.111 ; counter[0]                                            ; DATA[11]                                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.051      ;
; -2.111 ; counter[0]                                            ; DATA[10]                                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.051      ;
; -2.111 ; counter[0]                                            ; DATA[9]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.051      ;
; -2.111 ; counter[0]                                            ; DATA[8]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.051      ;
; -2.111 ; counter[0]                                            ; DATA[6]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.051      ;
; -2.111 ; counter[0]                                            ; DATA[5]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.051      ;
; -2.111 ; counter[0]                                            ; DATA[3]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.051      ;
; -2.111 ; counter[0]                                            ; DATA[2]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.051      ;
; -2.111 ; counter[0]                                            ; DATA[0]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.051      ;
; -2.109 ; mcp4725_dac:dac|wait_cnt[21]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.050      ;
; -2.108 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[18]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.383     ; 2.720      ;
; -2.107 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[17]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.383     ; 2.719      ;
; -2.105 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[27]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.383     ; 2.717      ;
; -2.105 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.383     ; 2.717      ;
; -2.104 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[19]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.383     ; 2.716      ;
; -2.104 ; mcp4725_dac:dac|wait_cnt[20]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.045      ;
; -2.101 ; mcp4725_dac:dac|wait_cnt[28]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.714      ;
; -2.100 ; mcp4725_dac:dac|wait_cnt[13]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.041      ;
; -2.093 ; mcp4725_dac:dac|wait_cnt[21]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.034      ;
; -2.092 ; mcp4725_dac:dac|wait_cnt[13]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.033      ;
; -2.089 ; mcp4725_dac:dac|wait_cnt[21]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.030      ;
; -2.088 ; mcp4725_dac:dac|wait_cnt[20]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.029      ;
; -2.086 ; mcp4725_dac:dac|wait_cnt[28]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.699      ;
; -2.085 ; mcp4725_dac:dac|wait_cnt[13]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.026      ;
; -2.084 ; mcp4725_dac:dac|wait_cnt[20]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.025      ;
; -2.082 ; mcp4725_dac:dac|wait_cnt[21]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.023      ;
; -2.079 ; counter[5]                                            ; DATA[1]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; counter[5]                                            ; DATA[4]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; counter[5]                                            ; DATA[7]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; counter[5]                                            ; DATA[11]                                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; counter[5]                                            ; DATA[10]                                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; counter[5]                                            ; DATA[9]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; counter[5]                                            ; DATA[8]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; counter[5]                                            ; DATA[6]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; counter[5]                                            ; DATA[5]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; counter[5]                                            ; DATA[3]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; counter[5]                                            ; DATA[2]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; counter[5]                                            ; DATA[0]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.019      ;
; -2.078 ; mcp4725_dac:dac|wait_cnt[28]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.691      ;
; -2.077 ; mcp4725_dac:dac|wait_cnt[20]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.018      ;
; -2.074 ; mcp4725_dac:dac|wait_cnt[12]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.015      ;
; -2.074 ; mcp4725_dac:dac|wait_cnt[10]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.014      ;
; -2.072 ; mcp4725_dac:dac|wait_cnt[19]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.013      ;
; -2.071 ; mcp4725_dac:dac|wait_cnt[28]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.382     ; 2.684      ;
; -2.063 ; mcp4725_dac:dac|wait_cnt[2]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 3.002      ;
; -2.063 ; mcp4725_dac:dac|wait_cnt[18]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.004      ;
; -2.059 ; mcp4725_dac:dac|wait_cnt[10]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.999      ;
; -2.058 ; mcp4725_dac:dac|wait_cnt[12]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.999      ;
; -2.056 ; mcp4725_dac:dac|wait_cnt[19]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.997      ;
; -2.055 ; mcp4725_dac:dac|wait_cnt[7]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.995      ;
; -2.054 ; mcp4725_dac:dac|wait_cnt[12]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.995      ;
; -2.052 ; mcp4725_dac:dac|wait_cnt[19]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.993      ;
; -2.051 ; mcp4725_dac:dac|wait_cnt[0]                           ; mcp4725_dac:dac|wait_cnt[26]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.990      ;
; -2.051 ; mcp4725_dac:dac|wait_cnt[10]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.991      ;
; -2.049 ; mcp4725_dac:dac|wait_cnt[12]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.990      ;
; -2.047 ; mcp4725_dac:dac|wait_cnt[18]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.988      ;
; -2.045 ; mcp4725_dac:dac|wait_cnt[19]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.986      ;
; -2.045 ; mcp4725_dac:dac|wait_cnt[26]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.986      ;
; -2.044 ; mcp4725_dac:dac|wait_cnt[10]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.984      ;
; -2.043 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[0]   ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.983      ;
; -2.043 ; mcp4725_dac:dac|wait_cnt[0]                           ; mcp4725_dac:dac|wait_cnt[27]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 2.982      ;
; -2.043 ; mcp4725_dac:dac|wait_cnt[18]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 2.984      ;
; -2.042 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2] ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.982      ;
+--------+-------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                               ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|data_wr[7]                                ; mcp4725_dac:dac|data_wr[7]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|data_wr[4]                                ; mcp4725_dac:dac|data_wr[4]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|data_wr[5]                                ; mcp4725_dac:dac|data_wr[5]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|data_wr[6]                                ; mcp4725_dac:dac|data_wr[6]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; mcp4725_dac:dac|state.ST_WR_2                             ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.319 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.519      ;
; 0.337 ; counter[19]                                               ; counter[19]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.536      ;
; 0.339 ; mcp4725_dac:dac|data_buffer[0]                            ; mcp4725_dac:dac|data_wr[0]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; mcp4725_dac:dac|data_buffer[2]                            ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; mcp4725_dac:dac|data_buffer[9]                            ; mcp4725_dac:dac|data_wr[1]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; mcp4725_dac:dac|data_buffer[3]                            ; mcp4725_dac:dac|data_wr[3]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.539      ;
; 0.362 ; DATA[10]                                                  ; data_out[10]~reg0                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.561      ;
; 0.362 ; DATA[9]                                                   ; data_out[9]~reg0                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.561      ;
; 0.363 ; mcp4725_dac:dac|busy_prev[1]                              ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.561      ;
; 0.364 ; DATA[1]                                                   ; data_out[1]~reg0                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.563      ;
; 0.364 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.563      ;
; 0.374 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.573      ;
; 0.427 ; mcp4725_dac:dac|state.ST_IDLE                             ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.625      ;
; 0.436 ; mcp4725_dac:dac|state.ST_WR_2                             ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.634      ;
; 0.445 ; mcp4725_dac:dac|state.ST_WR_2                             ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.643      ;
; 0.458 ; mcp4725_dac:dac|state.ST_START                            ; mcp4725_dac:dac|ena                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.656      ;
; 0.492 ; mcp4725_dac:dac|data_buffer[4]                            ; mcp4725_dac:dac|data_wr[4]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.691      ;
; 0.492 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.691      ;
; 0.494 ; DATA[0]                                                   ; mcp4725_dac:dac|data_buffer[0]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.693      ;
; 0.494 ; mcp4725_dac:dac|data_buffer[10]                           ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.693      ;
; 0.495 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.695      ;
; 0.496 ; mcp4725_dac:dac|data_buffer[8]                            ; mcp4725_dac:dac|data_wr[0]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; mcp4725_dac:dac|data_buffer[11]                           ; mcp4725_dac:dac|data_wr[3]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; mcp4725_dac:dac|data_buffer[1]                            ; mcp4725_dac:dac|data_wr[1]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.696      ;
; 0.499 ; counter[9]                                                ; counter[9]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; counter[5]                                                ; counter[5]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; counter[11]                                               ; counter[11]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; counter[13]                                               ; counter[13]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.699      ;
; 0.502 ; counter[3]                                                ; counter[3]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; counter[15]                                               ; counter[15]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; counter[1]                                                ; counter[1]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; counter[6]                                                ; counter[6]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; counter[10]                                               ; counter[10]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; counter[16]                                               ; counter[16]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; counter[8]                                                ; counter[8]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; counter[12]                                               ; counter[12]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; counter[17]                                               ; counter[17]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; counter[2]                                                ; counter[2]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.704      ;
; 0.505 ; counter[4]                                                ; counter[4]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.704      ;
; 0.505 ; counter[14]                                               ; counter[14]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.704      ;
; 0.506 ; counter[7]                                                ; counter[7]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.705      ;
; 0.506 ; counter[18]                                               ; counter[18]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.705      ;
; 0.513 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; DATA[2]                                                   ; DATA[2]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; DATA[4]                                                   ; DATA[4]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; DATA[11]                                                  ; DATA[11]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.713      ;
; 0.517 ; DATA[7]                                                   ; DATA[7]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; counter[0]                                                ; counter[0]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.716      ;
; 0.520 ; mcp4725_dac:dac|state.ST_START                            ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.718      ;
; 0.521 ; DATA[1]                                                   ; DATA[1]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.720      ;
; 0.522 ; DATA[10]                                                  ; DATA[10]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.721      ;
; 0.524 ; DATA[9]                                                   ; DATA[9]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.723      ;
; 0.525 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.724      ;
; 0.528 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.726      ;
; 0.530 ; DATA[0]                                                   ; DATA[0]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.729      ;
; 0.532 ; DATA[8]                                                   ; DATA[8]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.731      ;
; 0.543 ; mcp4725_dac:dac|state.ST_STOP                             ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.741      ;
; 0.562 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.760      ;
; 0.568 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.768      ;
; 0.622 ; r                                                         ; r                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.822      ;
; 0.624 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.824      ;
; 0.630 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.830      ;
; 0.634 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.833      ;
; 0.634 ; DATA[8]                                                   ; data_out[8]~reg0                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.833      ;
; 0.639 ; DATA[6]                                                   ; DATA[6]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.838      ;
; 0.642 ; DATA[5]                                                   ; DATA[5]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.841      ;
; 0.642 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.841      ;
; 0.643 ; mcp4725_dac:dac|busy_prev[1]                              ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.841      ;
; 0.647 ; mcp4725_dac:dac|state.ST_STOP                             ; mcp4725_dac:dac|wait_cnt[24]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 1.175      ;
; 0.647 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.847      ;
; 0.651 ; DATA[3]                                                   ; DATA[3]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.850      ;
; 0.653 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.853      ;
; 0.666 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.865      ;
; 0.687 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.886      ;
; 0.709 ; DATA[5]                                                   ; mcp4725_dac:dac|data_buffer[5]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.908      ;
; 0.721 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.920      ;
; 0.722 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.921      ;
; 0.723 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 0.921      ;
; 0.727 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.926      ;
; 0.728 ; DATA[6]                                                   ; mcp4725_dac:dac|data_buffer[6]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.927      ;
; 0.733 ; DATA[1]                                                   ; mcp4725_dac:dac|data_buffer[1]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.932      ;
; 0.735 ; DATA[5]                                                   ; data_out[5]~reg0                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.949      ;
; 0.740 ; DATA[9]                                                   ; mcp4725_dac:dac|data_buffer[9]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.939      ;
; 0.741 ; DATA[2]                                                   ; mcp4725_dac:dac|data_buffer[2]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.940      ;
; 0.742 ; counter[9]                                                ; counter[10]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.942      ;
; 0.744 ; counter[5]                                                ; counter[6]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.943      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -1.108 ; -79.651        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.186 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -181.771                     ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                     ;
+--------+-------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.108 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1] ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.060      ;
; -1.094 ; mcp4725_dac:dac|wait_cnt[1]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 2.044      ;
; -1.044 ; mcp4725_dac:dac|wait_cnt[0]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.994      ;
; -1.031 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.785      ;
; -1.029 ; mcp4725_dac:dac|wait_cnt[1]                           ; mcp4725_dac:dac|wait_cnt[26]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.979      ;
; -1.029 ; mcp4725_dac:dac|wait_cnt[5]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.980      ;
; -1.026 ; mcp4725_dac:dac|wait_cnt[3]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.976      ;
; -1.023 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.777      ;
; -1.021 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.775      ;
; -1.020 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.774      ;
; -1.001 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.952      ;
; -0.993 ; mcp4725_dac:dac|wait_cnt[1]                           ; mcp4725_dac:dac|wait_cnt[31]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.133      ;
; -0.980 ; mcp4725_dac:dac|wait_cnt[2]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.930      ;
; -0.979 ; mcp4725_dac:dac|wait_cnt[0]                           ; mcp4725_dac:dac|wait_cnt[26]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.929      ;
; -0.977 ; mcp4725_dac:dac|wait_cnt[0]                           ; mcp4725_dac:dac|wait_cnt[31]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.117      ;
; -0.974 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0] ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.926      ;
; -0.973 ; mcp4725_dac:dac|wait_cnt[1]                           ; mcp4725_dac:dac|wait_cnt[27]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.923      ;
; -0.971 ; mcp4725_dac:dac|wait_cnt[7]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.922      ;
; -0.970 ; mcp4725_dac:dac|wait_cnt[1]                           ; mcp4725_dac:dac|wait_cnt[29]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.110      ;
; -0.964 ; mcp4725_dac:dac|wait_cnt[29]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.718      ;
; -0.964 ; mcp4725_dac:dac|wait_cnt[5]                           ; mcp4725_dac:dac|wait_cnt[26]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.915      ;
; -0.961 ; mcp4725_dac:dac|wait_cnt[3]                           ; mcp4725_dac:dac|wait_cnt[26]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.911      ;
; -0.957 ; mcp4725_dac:dac|wait_cnt[4]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.907      ;
; -0.957 ; mcp4725_dac:dac|wait_cnt[0]                           ; mcp4725_dac:dac|wait_cnt[27]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.907      ;
; -0.956 ; mcp4725_dac:dac|wait_cnt[29]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.710      ;
; -0.954 ; mcp4725_dac:dac|wait_cnt[29]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.708      ;
; -0.954 ; mcp4725_dac:dac|wait_cnt[0]                           ; mcp4725_dac:dac|wait_cnt[29]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.094      ;
; -0.953 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[17]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 1.706      ;
; -0.953 ; mcp4725_dac:dac|wait_cnt[29]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.233     ; 1.707      ;
; -0.952 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[18]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 1.705      ;
; -0.952 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[27]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 1.705      ;
; -0.951 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[19]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 1.704      ;
; -0.951 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 1.704      ;
; -0.947 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|data_clk ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.087      ;
; -0.938 ; mcp4725_dac:dac|wait_cnt[13]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.890      ;
; -0.930 ; mcp4725_dac:dac|wait_cnt[13]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.882      ;
; -0.928 ; mcp4725_dac:dac|wait_cnt[20]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.879      ;
; -0.928 ; mcp4725_dac:dac|wait_cnt[13]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.880      ;
; -0.928 ; mcp4725_dac:dac|wait_cnt[5]                           ; mcp4725_dac:dac|wait_cnt[31]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 2.069      ;
; -0.927 ; mcp4725_dac:dac|wait_cnt[13]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.879      ;
; -0.927 ; mcp4725_dac:dac|wait_cnt[21]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.878      ;
; -0.925 ; mcp4725_dac:dac|wait_cnt[6]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.876      ;
; -0.925 ; mcp4725_dac:dac|wait_cnt[3]                           ; mcp4725_dac:dac|wait_cnt[31]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.065      ;
; -0.920 ; mcp4725_dac:dac|wait_cnt[20]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.871      ;
; -0.919 ; mcp4725_dac:dac|wait_cnt[21]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.870      ;
; -0.918 ; mcp4725_dac:dac|wait_cnt[20]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.869      ;
; -0.917 ; mcp4725_dac:dac|wait_cnt[20]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.868      ;
; -0.917 ; mcp4725_dac:dac|wait_cnt[10]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.867      ;
; -0.917 ; mcp4725_dac:dac|wait_cnt[21]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.868      ;
; -0.916 ; mcp4725_dac:dac|wait_cnt[4]                           ; mcp4725_dac:dac|wait_cnt[31]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.056      ;
; -0.916 ; mcp4725_dac:dac|wait_cnt[21]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.867      ;
; -0.915 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2] ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.866      ;
; -0.915 ; mcp4725_dac:dac|wait_cnt[2]                           ; mcp4725_dac:dac|wait_cnt[26]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.865      ;
; -0.914 ; mcp4725_dac:dac|wait_cnt[1]                           ; mcp4725_dac:dac|wait_cnt[23]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.864      ;
; -0.913 ; counter[3]                                            ; DATA[1]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.863      ;
; -0.913 ; counter[3]                                            ; DATA[4]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.863      ;
; -0.913 ; counter[3]                                            ; DATA[7]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.863      ;
; -0.913 ; counter[3]                                            ; DATA[11]                                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.863      ;
; -0.913 ; counter[3]                                            ; DATA[10]                                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.863      ;
; -0.913 ; counter[3]                                            ; DATA[9]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.863      ;
; -0.913 ; counter[3]                                            ; DATA[8]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.863      ;
; -0.913 ; counter[3]                                            ; DATA[6]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.863      ;
; -0.913 ; counter[3]                                            ; DATA[5]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.863      ;
; -0.913 ; counter[3]                                            ; DATA[3]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.863      ;
; -0.913 ; counter[3]                                            ; DATA[2]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.863      ;
; -0.913 ; counter[3]                                            ; DATA[0]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.863      ;
; -0.912 ; mcp4725_dac:dac|wait_cnt[2]                           ; mcp4725_dac:dac|wait_cnt[31]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.052      ;
; -0.912 ; counter[0]                                            ; DATA[1]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.862      ;
; -0.912 ; counter[0]                                            ; DATA[4]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.862      ;
; -0.912 ; counter[0]                                            ; DATA[7]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.862      ;
; -0.912 ; counter[0]                                            ; DATA[11]                                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.862      ;
; -0.912 ; counter[0]                                            ; DATA[10]                                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.862      ;
; -0.912 ; counter[0]                                            ; DATA[9]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.862      ;
; -0.912 ; counter[0]                                            ; DATA[8]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.862      ;
; -0.912 ; counter[0]                                            ; DATA[6]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.862      ;
; -0.912 ; counter[0]                                            ; DATA[5]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.862      ;
; -0.912 ; counter[0]                                            ; DATA[3]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.862      ;
; -0.912 ; counter[0]                                            ; DATA[2]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.862      ;
; -0.912 ; counter[0]                                            ; DATA[0]                                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.862      ;
; -0.910 ; mcp4725_dac:dac|wait_cnt[1]                           ; mcp4725_dac:dac|wait_cnt[22]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.860      ;
; -0.909 ; mcp4725_dac:dac|wait_cnt[10]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.859      ;
; -0.908 ; mcp4725_dac:dac|wait_cnt[5]                           ; mcp4725_dac:dac|wait_cnt[27]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.859      ;
; -0.907 ; mcp4725_dac:dac|wait_cnt[10]                          ; mcp4725_dac:dac|wait_cnt[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.857      ;
; -0.906 ; mcp4725_dac:dac|wait_cnt[7]                           ; mcp4725_dac:dac|wait_cnt[26]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.857      ;
; -0.906 ; mcp4725_dac:dac|wait_cnt[8]                           ; mcp4725_dac:dac|wait_cnt[30]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.855      ;
; -0.906 ; mcp4725_dac:dac|wait_cnt[10]                          ; mcp4725_dac:dac|wait_cnt[0]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.856      ;
; -0.905 ; mcp4725_dac:dac|wait_cnt[3]                           ; mcp4725_dac:dac|wait_cnt[27]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.855      ;
; -0.905 ; mcp4725_dac:dac|wait_cnt[5]                           ; mcp4725_dac:dac|wait_cnt[29]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 2.046      ;
; -0.902 ; mcp4725_dac:dac|wait_cnt[3]                           ; mcp4725_dac:dac|wait_cnt[29]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.042      ;
; -0.902 ; mcp4725_dac:dac|wait_cnt[12]                          ; mcp4725_dac:dac|wait_cnt[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.854      ;
; -0.898 ; mcp4725_dac:dac|wait_cnt[0]                           ; mcp4725_dac:dac|wait_cnt[23]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.848      ;
; -0.896 ; mcp4725_dac:dac|wait_cnt[4]                           ; mcp4725_dac:dac|wait_cnt[27]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.846      ;
; -0.894 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[21]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 1.647      ;
; -0.894 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[23]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 1.647      ;
; -0.894 ; mcp4725_dac:dac|wait_cnt[12]                          ; mcp4725_dac:dac|wait_cnt[3]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.846      ;
; -0.893 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[20]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 1.646      ;
; -0.893 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[22]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 1.646      ;
; -0.893 ; mcp4725_dac:dac|wait_cnt[4]                           ; mcp4725_dac:dac|wait_cnt[29]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.033      ;
; -0.892 ; mcp4725_dac:dac|wait_cnt[31]                          ; mcp4725_dac:dac|wait_cnt[16]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 1.645      ;
; -0.892 ; mcp4725_dac:dac|wait_cnt[2]                           ; mcp4725_dac:dac|wait_cnt[27]                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.842      ;
+--------+-------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                               ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; mcp4725_dac:dac|data_wr[7]                                ; mcp4725_dac:dac|data_wr[7]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mcp4725_dac:dac|data_wr[5]                                ; mcp4725_dac:dac|data_wr[5]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mcp4725_dac:dac|data_wr[6]                                ; mcp4725_dac:dac|data_wr[6]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|data_wr[4]                                ; mcp4725_dac:dac|data_wr[4]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|state.ST_WR_2                             ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; mcp4725_dac:dac|i2c_master:i2c_master_inst|ack_error      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; mcp4725_dac:dac|i2c_master:i2c_master_inst|stretch        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; mcp4725_dac:dac|data_buffer[0]                            ; mcp4725_dac:dac|data_wr[0]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; mcp4725_dac:dac|data_buffer[3]                            ; mcp4725_dac:dac|data_wr[3]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; mcp4725_dac:dac|data_buffer[2]                            ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; mcp4725_dac:dac|data_buffer[9]                            ; mcp4725_dac:dac|data_wr[1]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; counter[19]                                               ; counter[19]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.318      ;
; 0.209 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; DATA[10]                                                  ; data_out[10]~reg0                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; DATA[9]                                                   ; data_out[9]~reg0                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.330      ;
; 0.212 ; DATA[1]                                                   ; data_out[1]~reg0                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.332      ;
; 0.218 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack2 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.338      ;
; 0.220 ; mcp4725_dac:dac|busy_prev[1]                              ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.340      ;
; 0.255 ; mcp4725_dac:dac|state.ST_IDLE                             ; mcp4725_dac:dac|state.ST_START                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.375      ;
; 0.262 ; mcp4725_dac:dac|state.ST_WR_2                             ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.382      ;
; 0.264 ; mcp4725_dac:dac|state.ST_WR_2                             ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.384      ;
; 0.268 ; mcp4725_dac:dac|state.ST_START                            ; mcp4725_dac:dac|ena                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.388      ;
; 0.273 ; mcp4725_dac:dac|data_buffer[4]                            ; mcp4725_dac:dac|data_wr[4]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.393      ;
; 0.278 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.399      ;
; 0.281 ; DATA[0]                                                   ; mcp4725_dac:dac|data_buffer[0]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.401      ;
; 0.287 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.command  ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.407      ;
; 0.292 ; mcp4725_dac:dac|data_buffer[10]                           ; mcp4725_dac:dac|data_wr[2]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; mcp4725_dac:dac|data_buffer[11]                           ; mcp4725_dac:dac|data_wr[3]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; mcp4725_dac:dac|data_buffer[8]                            ; mcp4725_dac:dac|data_wr[0]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; mcp4725_dac:dac|data_buffer[1]                            ; mcp4725_dac:dac|data_wr[1]                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; counter[9]                                                ; counter[9]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.416      ;
; 0.297 ; counter[8]                                                ; counter[8]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; counter[5]                                                ; counter[5]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; counter[10]                                               ; counter[10]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; counter[11]                                               ; counter[11]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; counter[13]                                               ; counter[13]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; counter[1]                                                ; counter[1]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; counter[2]                                                ; counter[2]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; counter[3]                                                ; counter[3]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; counter[15]                                               ; counter[15]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; counter[17]                                               ; counter[17]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; counter[4]                                                ; counter[4]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; counter[6]                                                ; counter[6]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; counter[12]                                               ; counter[12]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; counter[16]                                               ; counter[16]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; counter[14]                                               ; counter[14]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; counter[18]                                               ; counter[18]                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.421      ;
; 0.301 ; counter[7]                                                ; counter[7]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.422      ;
; 0.306 ; DATA[4]                                                   ; DATA[4]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; DATA[11]                                                  ; DATA[11]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; DATA[2]                                                   ; DATA[2]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; DATA[7]                                                   ; DATA[7]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; counter[0]                                                ; counter[0]                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.428      ;
; 0.310 ; DATA[1]                                                   ; DATA[1]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; mcp4725_dac:dac|state.ST_START                            ; mcp4725_dac:dac|state.ST_WR_1                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; DATA[10]                                                  ; DATA[10]                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; DATA[9]                                                   ; DATA[9]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.rd       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.mstr_ack ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.432      ;
; 0.317 ; DATA[0]                                                   ; DATA[0]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; DATA[8]                                                   ; DATA[8]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_STOP                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.438      ;
; 0.325 ; mcp4725_dac:dac|state.ST_STOP                             ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.445      ;
; 0.337 ; mcp4725_dac:dac|state.ST_WR_1                             ; mcp4725_dac:dac|state.ST_WR_2                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.457      ;
; 0.349 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[0]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.469      ;
; 0.356 ; r                                                         ; r                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.477      ;
; 0.358 ; DATA[8]                                                   ; data_out[8]~reg0                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.478      ;
; 0.370 ; DATA[6]                                                   ; DATA[6]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.490      ;
; 0.372 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|scl_ena        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.493      ;
; 0.373 ; mcp4725_dac:dac|state.ST_STOP                             ; mcp4725_dac:dac|wait_cnt[24]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.693      ;
; 0.373 ; DATA[5]                                                   ; DATA[5]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.493      ;
; 0.375 ; DATA[3]                                                   ; DATA[3]                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.495      ;
; 0.376 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|sda_int        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.496      ;
; 0.380 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.500      ;
; 0.381 ; mcp4725_dac:dac|busy_prev[1]                              ; mcp4725_dac:dac|state.ST_IDLE                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.501      ;
; 0.384 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[3]       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.504      ;
; 0.390 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.stop     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.ready    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.510      ;
; 0.390 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.510      ;
; 0.394 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[5]       ; mcp4725_dac:dac|i2c_master:i2c_master_inst|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.514      ;
; 0.398 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|bit_cnt[2]     ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.518      ;
; 0.408 ; DATA[5]                                                   ; mcp4725_dac:dac|data_buffer[5]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.528      ;
; 0.416 ; DATA[6]                                                   ; mcp4725_dac:dac|data_buffer[6]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.536      ;
; 0.416 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.slv_ack1 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.wr       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.536      ;
; 0.422 ; DATA[1]                                                   ; mcp4725_dac:dac|data_buffer[1]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.542      ;
; 0.424 ; DATA[2]                                                   ; mcp4725_dac:dac|data_buffer[2]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.544      ;
; 0.426 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|state.start    ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.546      ;
; 0.429 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; mcp4725_dac:dac|busy_prev[0]                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.549      ;
; 0.429 ; DATA[9]                                                   ; mcp4725_dac:dac|data_buffer[9]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.549      ;
; 0.429 ; DATA[3]                                                   ; data_out[3]~reg0                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.550      ;
; 0.431 ; DATA[3]                                                   ; mcp4725_dac:dac|data_buffer[3]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.551      ;
; 0.435 ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; mcp4725_dac:dac|i2c_master:i2c_master_inst|busy           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.555      ;
; 0.436 ; DATA[5]                                                   ; data_out[5]~reg0                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.568      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.750   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -2.750   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -242.89  ; 0.0   ; 0.0      ; 0.0     ; -181.771            ;
;  CLOCK_50        ; -242.890 ; 0.000 ; N/A      ; N/A     ; -181.771            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[8]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[9]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[10]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[11]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SADDR     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_CS_N      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ADC_SDAT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDA                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCL                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; data_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; data_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; data_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; data_out[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; data_out[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; data_out[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; data_out[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; data_out[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; data_out[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; data_out[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; data_out[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ADC_SADDR     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_CS_N      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; data_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; data_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; data_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; data_out[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; data_out[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; data_out[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; data_out[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; data_out[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; data_out[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; data_out[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; data_out[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ADC_SADDR     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_CS_N      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; data_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; data_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; data_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; data_out[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; data_out[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; data_out[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; data_out[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; data_out[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; data_out[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; data_out[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; data_out[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ADC_SADDR     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_CS_N      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 3418     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 3418     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 150   ; 150  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; CLOCK_50 ; CLOCK_50 ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Fri Nov 01 13:53:24 2024
Info: Command: quartus_sta de0_nano -c de0_nano
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'de0_nano.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.750
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.750            -242.890 CLOCK_50 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -143.000 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.339            -205.167 CLOCK_50 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -143.000 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.108
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.108             -79.651 CLOCK_50 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -181.771 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4931 megabytes
    Info: Processing ended: Fri Nov 01 13:53:25 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


