<?xml version="1.0" encoding="UTF-8"?>
<simPackage>
 <file
   path="sim/pcie_top.v"
   type="VERILOG"
   library="pcie_top"
   hasInlineConfiguration="true" />
 <topLevel name="pcie_top.pcie_top" />
 <deviceFamily name="agilex5" />
 <device name="A5ED065BB32AE4SR0" />
</simPackage>
