顺序单发射五级流水线CPU
---------------

CPU 设计除了实现延迟槽技术，尽量减少了流水线气泡的产生外，还设计了伪 Dcache（历史数据记录堆）。

##【说明】
设计的伪 Dcache 采用全相联的地址映射策略 和 LRU（最近最少使用）替换策略，在测试通过的最高主频下，伪 Dcache 可存储数据的容量为 16B。


##【解释】
之所以说是“伪 Dcache”，是因为该 cache 不具备写回功能，且该 cache 的功能是记录历史中写入 ExtRAM 中的数据，尽可能减少因为 load 数据相关现象（id 模块需要的数据存在上一条指令，且上一条指令是 load 指令，需要的数据还未从sram 中取出）而暂停流水线的问题。  
