library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
use ieee.numeric_std.all;

entity senal_pwm is

	-- * Cree las señales de entrada y salida.
	port(
		tau : in std_logic;
		T : in integer;
		clk : in std_logic;
	
		pwm : out std_logic
	);
		
end senal_pwm;


architecture ciclo_trabajo of senal_pwm is

	-- * Diseñe la arquitectura de la entidad.
	
	-- Recuerde que este módulo entrega como salida la señal de pwm dado un cierto ciclo de trabajo.
	
	-- Pista: Su diseño es muy parecido al del divisor de frecuencia.

	signal cuenta2 : integer range 1 to T;
	signal O : std_logic := '1';

    begin

        process(clk)
        begin
            if rising_edge(clk) then
                if cuenta2 = T then
                    cuenta2 <= 1;
                    O <= not O;
                else
                    cuenta2 <= cuenta2 + 1;
                end if;
                if cuenta2 = tau then
                    O <= not O;
                end if;
            end if;
        end process;
        pwm <= O;

end ciclo_trabajo;