# Домашнее задание 1

## Дедлайн

31 октября 23:59 (UTC + 3).

## Часть 1

Реализовать программы для кодирования и декодирования целых чисел в zig-zag encoding на вашем любимом языке программирования.
Zig-zag encoding начинает нумерацию целых чисел с `-1`, то есть `0 = 0, -1 = 1, 1 = 2, -2 = 3 ...`

В качестве решения необходимо предоставить исходный код двух программ:
* Первая должна считывать со стандартного ввода целое число и печатать в стандартный вывод его представление
  в zig-zag encoding (в десятичной системе счисления). Например, число `-3` представляется как `5`.
* Вторая должна считывать со стандартного ввода натуральное число и печатать в стандартный вывод, какое
  целое число соответствует заданному натуральному в zig-zag encoding. Например, для `5` возвращаемое значение `-3`.

Ожидаемая ассимптотика времени работы – `O(1)`.

При использовании битовой магии будьте готовы к тому, что вас могут попросить за нее пояснить;)

## Часть 2

Написать 2 модуля, реализующих функции троичной логики, на языке Verilog:
* Одну из двух функций `min` или `max` (на ваш выбор).
* Одну из двух функций `consensus`, `any` (на ваш выбор).

Таблицы истинности эти функций могут быть найдены в [презентации](https://slides.com/romanmelnikov/deck-1#/18).

Трит кодируется с помощью двух бит:
* `-` - 00
* `0` - 01
* `+` - 10

В качестве решения необходимо прислать файл `ternary_logic.v`, в котором будут реализованы
фунцкии для троичной логики, а также все необходимые примитивы.

В данном задании запрещено использование встроенных логических примитивов, их необходимо реализовать
самостоятельно с помощью транзисторов.

Шаблон для [`ternary_logic.v`](./ternary_logic_template.v).

## Формат сдачи

Файлы с решением части 1 должны называться `ToZigZag.*` и `FromZigZag.*`, расширения файлов и регистр в имени файла определяются вашим языком программирования.

Для решения части 2 необходимо использовать шаблон (https://github.com/rvem/itmo-comp-arch-2021/blob/main/ternary_logic_template.v), файл с Вашим решением должен называться
`ternary_logic.v`. Изменять имена и сигнатуру модулей (количество, порядок и названия портов) запрещено. Пожалуйста, обратите особое внимание на порядок нумерации бит: трит `0`
кодируется двумя битами `01`, причём нулевой бит в этом числе имеет значение `1`, а первый бит в этом числе имеет значение `0`."

Ваше письмо должно содержать ровно три прикреплённых файла: `ToZigZag.*`, `FromZigZag.*` (где вместо * может быть соответствующее вашему языку расширение)
и `ternary_logic.v`.

Сжимать эти файлы в один архив и прикреплять его к письму не нужно.
Помещать код в текст письма, прикреплять pdf'ки или изображения также не нужно.

Тема должна быть равна "ДЗ-1.2" (без кавычек). Если Вы хотите прислать исправление, пришлите новое письмо (по таким же правилам), прикрепив к нему все три файла (даже если вы изменяли только один из них). Во избежание путаницы, можете написать в тексте письма (не в теме), что именно было исправлено.
Проверяться будет последнее письмо с данной темой, присланное "до дедлайна".
