{
  "deps": [
    {
      "name": "input",
      "label": "",
      "ports": {
        "in": [],
        "out": [ { "id": "out", "label": "" } ]
      }
    },
    {
      "name": "output",
      "label": "",
      "ports": {
        "in": [ { "id": "in", "label": "" } ],
        "out": []
      }
    },
    {
       "name": "and",
       "label": "",
       "ports": {
          "in": [ { "id": "a", "label": "" },
                  { "id": "b", "label": "" } ],
          "out": [ { "id": "out", "label": "" } ]
       },
       "code": {
          "type": "verilog",
          "data" : "assign out = a & b;"
       }
    }
  ],
  "project":
  {
     "name": "and_wraper",
     "label": "AND",
     "ports": {
        "in": [ { "id": "x", "label": "" },
                { "id": "y", "label": "" } ],
        "out": [ { "id": "out", "label": "" } ]
     },
     "code": {
        "type": "graph",
        "data" : {
          "nodes": [
             { "id": "x", "type": "input", "x": 0, "y": 5 },
             { "id": "y", "type": "input", "x": 0, "y": 25 },
             { "id": "a", "type": "and", "x": 10, "y": 10 },
             { "id": "out", "type": "output", "x": 30, "y": 20 }
          ],
          "links": [
            {
              "source": { "node": "x", "port": "out" },
              "target": { "node": "a", "port": "a" }
            },
            {
              "source": { "node": "y", "port": "out" },
              "target": { "node": "a", "port": "b" }
            },
            {
              "source": { "node": "a", "port": "out" },
              "target": { "node": "out", "port": "in" }
            }
          ]
        }
     }
  }
}
