TimeQuest Timing Analyzer report for Processor
Mon Nov 27 15:33:34 2017
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Processor                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 5.98 MHz ; 5.98 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -166.229 ; -11394.234    ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -5.289 ; -169.653      ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.064 ; -1078.335             ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                   ;
+----------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node          ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -166.229 ; CU:Step1|stage[31] ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.003      ; 167.270    ;
; -166.052 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.005      ; 167.095    ;
; -166.031 ; CU:Step1|stage[31] ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.006      ; 167.075    ;
; -166.031 ; CU:Step1|stage[31] ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.006      ; 167.075    ;
; -165.937 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.006      ; 166.981    ;
; -165.937 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.006      ; 166.981    ;
; -165.937 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.006      ; 166.981    ;
; -165.937 ; CU:Step1|stage[31] ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.983    ;
; -165.862 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.005      ; 166.905    ;
; -165.854 ; CU:Step1|stage[1]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.008      ; 166.900    ;
; -165.854 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.008      ; 166.900    ;
; -165.851 ; CU:Step1|stage[31] ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.008      ; 166.897    ;
; -165.835 ; CU:Step1|stage[31] ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.009      ; 166.882    ;
; -165.787 ; CU:Step1|stage[31] ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.008      ; 166.833    ;
; -165.766 ; CU:Step1|stage[31] ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; 0.003      ; 166.807    ;
; -165.760 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.806    ;
; -165.760 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.806    ;
; -165.760 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.806    ;
; -165.760 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 166.808    ;
; -165.728 ; CU:Step1|stage[2]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.005      ; 166.771    ;
; -165.727 ; CU:Step1|stage[31] ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.773    ;
; -165.677 ; CU:Step1|stage[31] ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.001      ; 166.716    ;
; -165.677 ; CU:Step1|stage[31] ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.001      ; 166.716    ;
; -165.674 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.010      ; 166.722    ;
; -165.664 ; CU:Step1|stage[0]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.008      ; 166.710    ;
; -165.664 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.008      ; 166.710    ;
; -165.661 ; CU:Step1|stage[31] ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.009      ; 166.708    ;
; -165.658 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.011      ; 166.707    ;
; -165.610 ; CU:Step1|stage[1]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.010      ; 166.658    ;
; -165.589 ; CU:Step1|stage[1]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; 0.005      ; 166.632    ;
; -165.570 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.616    ;
; -165.570 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.616    ;
; -165.570 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.616    ;
; -165.570 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 166.618    ;
; -165.551 ; CU:Step1|stage[31] ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.009      ; 166.598    ;
; -165.550 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 166.598    ;
; -165.530 ; CU:Step1|stage[2]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.008      ; 166.576    ;
; -165.530 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.008      ; 166.576    ;
; -165.500 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.003      ; 166.541    ;
; -165.500 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.003      ; 166.541    ;
; -165.486 ; CU:Step1|stage[6]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.005      ; 166.529    ;
; -165.484 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.010      ; 166.532    ;
; -165.484 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 166.533    ;
; -165.468 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.011      ; 166.517    ;
; -165.436 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.482    ;
; -165.436 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.482    ;
; -165.436 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.482    ;
; -165.436 ; CU:Step1|stage[2]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 166.484    ;
; -165.420 ; CU:Step1|stage[0]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.010      ; 166.468    ;
; -165.399 ; CU:Step1|stage[0]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; 0.005      ; 166.442    ;
; -165.390 ; CU:Step1|stage[3]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.005      ; 166.433    ;
; -165.374 ; CU:Step1|stage[1]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.011      ; 166.423    ;
; -165.360 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 166.408    ;
; -165.350 ; CU:Step1|stage[2]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.010      ; 166.398    ;
; -165.334 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.011      ; 166.383    ;
; -165.310 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.003      ; 166.351    ;
; -165.310 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.003      ; 166.351    ;
; -165.294 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 166.343    ;
; -165.288 ; CU:Step1|stage[6]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.008      ; 166.334    ;
; -165.288 ; CU:Step1|stage[6]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.008      ; 166.334    ;
; -165.286 ; CU:Step1|stage[2]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.010      ; 166.334    ;
; -165.265 ; CU:Step1|stage[2]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; 0.005      ; 166.308    ;
; -165.237 ; CU:Step1|stage[4]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.005      ; 166.280    ;
; -165.226 ; CU:Step1|stage[2]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 166.274    ;
; -165.210 ; CU:Step1|stage[5]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.005      ; 166.253    ;
; -165.194 ; CU:Step1|stage[6]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.240    ;
; -165.194 ; CU:Step1|stage[6]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.240    ;
; -165.194 ; CU:Step1|stage[6]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.240    ;
; -165.194 ; CU:Step1|stage[6]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 166.242    ;
; -165.192 ; CU:Step1|stage[3]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.008      ; 166.238    ;
; -165.192 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.008      ; 166.238    ;
; -165.184 ; CU:Step1|stage[0]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.011      ; 166.233    ;
; -165.176 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.003      ; 166.217    ;
; -165.176 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.003      ; 166.217    ;
; -165.160 ; CU:Step1|stage[2]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 166.209    ;
; -165.141 ; CU:Step1|stage[31] ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; 0.001      ; 166.180    ;
; -165.135 ; CU:Step1|stage[31] ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; 0.001      ; 166.174    ;
; -165.108 ; CU:Step1|stage[6]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.010      ; 166.156    ;
; -165.098 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.144    ;
; -165.098 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.144    ;
; -165.098 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.008      ; 166.144    ;
; -165.098 ; CU:Step1|stage[3]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 166.146    ;
; -165.092 ; CU:Step1|stage[6]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.011      ; 166.141    ;
; -165.050 ; CU:Step1|stage[2]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.011      ; 166.099    ;
; -165.044 ; CU:Step1|stage[6]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.010      ; 166.092    ;
; -165.039 ; CU:Step1|stage[4]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.008      ; 166.085    ;
; -165.039 ; CU:Step1|stage[4]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.008      ; 166.085    ;
; -165.023 ; CU:Step1|stage[6]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; 0.005      ; 166.066    ;
; -165.021 ; CU:Step1|stage[31] ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; 0.001      ; 166.060    ;
; -165.014 ; CU:Step1|stage[7]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; 0.005      ; 166.057    ;
; -165.012 ; CU:Step1|stage[5]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.008      ; 166.058    ;
; -165.012 ; CU:Step1|stage[5]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.008      ; 166.058    ;
; -165.012 ; CU:Step1|stage[3]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.010      ; 166.060    ;
; -164.996 ; CU:Step1|stage[3]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.011      ; 166.045    ;
; -164.984 ; CU:Step1|stage[6]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.010      ; 166.032    ;
; -164.964 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; 0.003      ; 166.005    ;
; -164.958 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; 0.003      ; 165.999    ;
; -164.948 ; CU:Step1|stage[3]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.010      ; 165.996    ;
; -164.945 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.008      ; 165.991    ;
; -164.945 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.008      ; 165.991    ;
+----------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.289 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]              ; clock        ; clock       ; -0.500       ; 6.409      ; 0.906      ;
; -5.289 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]              ; clock        ; clock       ; -0.500       ; 6.409      ; 0.906      ;
; -5.177 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]              ; clock        ; clock       ; -0.500       ; 6.406      ; 1.015      ;
; -4.896 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[7]             ; clock        ; clock       ; -0.500       ; 6.422      ; 1.312      ;
; -4.667 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:SWITCHES1|lpm_ff:lpm_ff_component|dffs[0]        ; clock        ; clock       ; -0.500       ; 6.668      ; 1.787      ;
; -4.391 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]              ; clock        ; clock       ; -0.500       ; 6.393      ; 1.788      ;
; -4.381 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[4]     ; clock        ; clock       ; -0.500       ; 6.417      ; 1.822      ;
; -4.368 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[4]             ; clock        ; clock       ; -0.500       ; 6.404      ; 1.822      ;
; -4.336 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]      ; clock        ; clock       ; -0.500       ; 6.420      ; 1.870      ;
; -4.330 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[2]             ; clock        ; clock       ; -0.500       ; 6.416      ; 1.872      ;
; -4.242 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]      ; clock        ; clock       ; -0.500       ; 6.399      ; 1.943      ;
; -4.233 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]              ; clock        ; clock       ; -0.500       ; 6.390      ; 1.943      ;
; -4.221 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[1]    ; clock        ; clock       ; -0.500       ; 6.528      ; 2.093      ;
; -4.168 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]      ; clock        ; clock       ; -0.500       ; 6.410      ; 2.028      ;
; -4.162 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[0]             ; clock        ; clock       ; -0.500       ; 6.406      ; 2.030      ;
; -4.107 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[1]             ; clock        ; clock       ; -0.500       ; 6.411      ; 2.090      ;
; -3.921 ; BUFFREG:Step5|output[9]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[9]             ; clock        ; clock       ; -0.500       ; 6.415      ; 2.280      ;
; -3.836 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[5]    ; clock        ; clock       ; -0.500       ; 6.532      ; 2.482      ;
; -3.790 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]      ; clock        ; clock       ; -0.500       ; 6.419      ; 2.415      ;
; -3.780 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]              ; clock        ; clock       ; -0.500       ; 6.410      ; 2.416      ;
; -3.727 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]      ; clock        ; clock       ; -0.500       ; 6.419      ; 2.478      ;
; -3.722 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[3]     ; clock        ; clock       ; -0.500       ; 6.746      ; 2.810      ;
; -3.721 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]      ; clock        ; clock       ; -0.500       ; 6.422      ; 2.487      ;
; -3.713 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[6]             ; clock        ; clock       ; -0.500       ; 6.418      ; 2.491      ;
; -3.702 ; BUFFREG:Step5|output[8]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[8]             ; clock        ; clock       ; -0.500       ; 6.415      ; 2.499      ;
; -3.695 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[2]     ; clock        ; clock       ; -0.500       ; 6.429      ; 2.520      ;
; -3.503 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[4]     ; clock        ; clock       ; -0.500       ; 6.735      ; 3.018      ;
; -3.494 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[3]    ; clock        ; clock       ; -0.500       ; 6.532      ; 2.824      ;
; -3.421 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[3]     ; clock        ; clock       ; -0.500       ; 6.444      ; 2.809      ;
; -3.381 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]      ; clock        ; clock       ; -0.500       ; 6.419      ; 2.824      ;
; -3.303 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[1]     ; clock        ; clock       ; -0.500       ; 6.729      ; 3.212      ;
; -3.289 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[4]    ; clock        ; clock       ; -0.500       ; 6.521      ; 3.018      ;
; -3.155 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[5]     ; clock        ; clock       ; -0.500       ; 6.722      ; 3.353      ;
; -3.000 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[1]     ; clock        ; clock       ; -0.500       ; 6.427      ; 3.213      ;
; -2.877 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[6]    ; clock        ; clock       ; -0.500       ; 6.539      ; 3.448      ;
; -2.850 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[5]     ; clock        ; clock       ; -0.500       ; 6.420      ; 3.356      ;
; -2.788 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[3]             ; clock        ; clock       ; -0.500       ; 6.421      ; 3.419      ;
; -2.786 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]              ; clock        ; clock       ; -0.500       ; 6.416      ; 3.416      ;
; -2.772 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[6]     ; clock        ; clock       ; -0.500       ; 6.436      ; 3.450      ;
; -2.679 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[0]     ; clock        ; clock       ; -0.500       ; 6.733      ; 3.840      ;
; -2.604 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[2]     ; clock        ; clock       ; -0.500       ; 6.734      ; 3.916      ;
; -2.556 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[5]             ; clock        ; clock       ; -0.500       ; 6.416      ; 3.646      ;
; -2.550 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]              ; clock        ; clock       ; -0.500       ; 6.411      ; 3.647      ;
; -2.528 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[6]     ; clock        ; clock       ; -0.500       ; 6.744      ; 4.002      ;
; -2.478 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[0]    ; clock        ; clock       ; -0.500       ; 6.533      ; 3.841      ;
; -2.401 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[2]    ; clock        ; clock       ; -0.500       ; 6.534      ; 3.919      ;
; -1.374 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[0]     ; clock        ; clock       ; -0.500       ; 6.447      ; 4.859      ;
; 0.445  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|pc_select[0]                                                             ; CU:Step1|pc_select[0]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|Mem_write                                                                ; CU:Step1|Mem_write                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.614  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.900      ;
; 0.620  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.630  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step6|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.916      ;
; 0.631  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.917      ;
; 0.634  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.920      ;
; 0.729  ; BUFFREG:Step4|output[2]                                                           ; BUFFREG:Step5|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.015      ;
; 0.809  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.095      ;
; 0.863  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.149      ;
; 0.886  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.172      ;
; 0.908  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.194      ;
; 0.963  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step6|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.249      ;
; 0.978  ; IR:Step12|Instruction[5]                                                          ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.264      ;
; 1.016  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.302      ;
; 1.026  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.312      ;
; 1.031  ; IR:Step12|Instruction[8]                                                          ; BUFFREG:Step6|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.317      ;
; 1.060  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.346      ;
; 1.062  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.348      ;
; 1.062  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BUFFREG:Step6|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.348      ;
; 1.066  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.352      ;
; 1.093  ; IR:Step12|Instruction[15]                                                         ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.379      ;
; 1.121  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.003      ; 1.410      ;
; 1.130  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.416      ;
; 1.143  ; BUFFREG:Step4|output[0]                                                           ; BUFFREG:Step5|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.003      ; 1.432      ;
; 1.180  ; IR:Step12|Instruction[6]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; clock        ; clock       ; 0.000        ; -0.008     ; 1.458      ;
; 1.232  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.006      ; 1.524      ;
; 1.266  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.552      ;
; 1.269  ; IR:Step12|Instruction[11]                                                         ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.555      ;
; 1.297  ; IR:Step12|Instruction[14]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; clock        ; clock       ; 0.000        ; 0.027      ; 1.610      ;
; 1.297  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BUFFREG:Step6|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.583      ;
; 1.298  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.584      ;
; 1.314  ; IR:Step12|Instruction[1]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; clock        ; clock       ; 0.000        ; -0.003     ; 1.597      ;
; 1.315  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; -0.027     ; 1.574      ;
; 1.324  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; -0.028     ; 1.582      ;
; 1.343  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.631      ;
; 1.346  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.636      ;
; 1.354  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.005      ; 1.645      ;
; 1.358  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.005      ; 1.649      ;
; 1.359  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.008      ; 1.653      ;
; 1.360  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; -0.005     ; 1.641      ;
; 1.369  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 0.007      ; 1.662      ;
; 1.376  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[11]                                                          ; clock        ; clock       ; 0.000        ; -0.019     ; 1.643      ;
; 1.376  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; -0.031     ; 1.631      ;
; 1.379  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[9]                                                           ; clock        ; clock       ; 0.000        ; -0.014     ; 1.651      ;
; 1.405  ; BUFFREG:Step7|output[0]                                                           ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.691      ;
; 1.415  ; IR:Step12|Instruction[12]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; clock        ; clock       ; 0.000        ; 0.026      ; 1.727      ;
; 1.449  ; CU:Step1|y_select[0]                                                              ; CU:Step1|y_select[0]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.735      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 171.408 ; 171.408 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 3.958   ; 3.958   ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 4.408   ; 4.408   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 4.408   ; 4.408   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 3.824   ; 3.824   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 3.962   ; 3.962   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 4.306   ; 4.306   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.327   ; 0.327   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.138   ; 0.138   ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.035   ; 0.035   ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.327   ; 0.327   ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.265   ; 0.265   ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.000   ; 0.000   ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.091   ; 0.091   ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.127  ; -0.127  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.422  ; -0.422  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.098   ; 0.098   ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.295  ; -0.295  ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -7.325 ; -7.325 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -3.710 ; -3.710 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -3.576 ; -3.576 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -4.160 ; -4.160 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -3.576 ; -3.576 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -3.714 ; -3.714 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -4.058 ; -4.058 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.670  ; 0.670  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.110  ; 0.110  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.213  ; 0.213  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.079 ; -0.079 ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.017 ; -0.017 ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.248  ; 0.248  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.157  ; 0.157  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.375  ; 0.375  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.670  ; 0.670  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.150  ; 0.150  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.543  ; 0.543  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ClockCheck ; clock      ; 5.908  ; 5.908  ; Rise       ; clock           ;
; ClockCheck ; clock      ; 5.908  ; 5.908  ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 15.012 ; 15.012 ; Fall       ; clock           ;
; IOHEX0[*]  ; clock      ; 15.274 ; 15.274 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 13.740 ; 13.740 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 15.069 ; 15.069 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 15.274 ; 15.274 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 13.629 ; 13.629 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 14.817 ; 14.817 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 14.897 ; 14.897 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 14.868 ; 14.868 ; Fall       ; clock           ;
; IOHEX1[*]  ; clock      ; 17.102 ; 17.102 ; Fall       ; clock           ;
;  IOHEX1[0] ; clock      ; 13.696 ; 13.696 ; Fall       ; clock           ;
;  IOHEX1[1] ; clock      ; 15.394 ; 15.394 ; Fall       ; clock           ;
;  IOHEX1[2] ; clock      ; 13.068 ; 13.068 ; Fall       ; clock           ;
;  IOHEX1[3] ; clock      ; 13.762 ; 13.762 ; Fall       ; clock           ;
;  IOHEX1[4] ; clock      ; 13.984 ; 13.984 ; Fall       ; clock           ;
;  IOHEX1[5] ; clock      ; 17.102 ; 17.102 ; Fall       ; clock           ;
;  IOHEX1[6] ; clock      ; 13.620 ; 13.620 ; Fall       ; clock           ;
; IOHEX2[*]  ; clock      ; 15.907 ; 15.907 ; Fall       ; clock           ;
;  IOHEX2[0] ; clock      ; 14.175 ; 14.175 ; Fall       ; clock           ;
;  IOHEX2[1] ; clock      ; 13.823 ; 13.823 ; Fall       ; clock           ;
;  IOHEX2[2] ; clock      ; 15.539 ; 15.539 ; Fall       ; clock           ;
;  IOHEX2[3] ; clock      ; 14.206 ; 14.206 ; Fall       ; clock           ;
;  IOHEX2[4] ; clock      ; 15.907 ; 15.907 ; Fall       ; clock           ;
;  IOHEX2[5] ; clock      ; 13.573 ; 13.573 ; Fall       ; clock           ;
;  IOHEX2[6] ; clock      ; 13.626 ; 13.626 ; Fall       ; clock           ;
; IOHEX3[*]  ; clock      ; 15.552 ; 15.552 ; Fall       ; clock           ;
;  IOHEX3[0] ; clock      ; 13.881 ; 13.881 ; Fall       ; clock           ;
;  IOHEX3[1] ; clock      ; 14.332 ; 14.332 ; Fall       ; clock           ;
;  IOHEX3[2] ; clock      ; 13.826 ; 13.826 ; Fall       ; clock           ;
;  IOHEX3[3] ; clock      ; 14.118 ; 14.118 ; Fall       ; clock           ;
;  IOHEX3[4] ; clock      ; 14.164 ; 14.164 ; Fall       ; clock           ;
;  IOHEX3[5] ; clock      ; 13.865 ; 13.865 ; Fall       ; clock           ;
;  IOHEX3[6] ; clock      ; 15.552 ; 15.552 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 15.677 ; 15.677 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 15.155 ; 15.155 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 14.601 ; 14.601 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 14.384 ; 14.384 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 13.244 ; 13.244 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 14.972 ; 14.972 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 14.445 ; 14.445 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 15.677 ; 15.677 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 15.093 ; 15.093 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 15.348 ; 15.348 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 14.976 ; 14.976 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 15.235 ; 15.235 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 15.348 ; 15.348 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 13.571 ; 13.571 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 14.448 ; 14.448 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 14.876 ; 14.876 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 14.979 ; 14.979 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 15.010 ; 15.010 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 14.303 ; 14.303 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 14.408 ; 14.408 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ClockCheck ; clock      ; 5.908  ; 5.908  ; Rise       ; clock           ;
; ClockCheck ; clock      ; 5.908  ; 5.908  ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 15.012 ; 15.012 ; Fall       ; clock           ;
; IOHEX0[*]  ; clock      ; 13.629 ; 13.629 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 13.740 ; 13.740 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 15.069 ; 15.069 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 15.274 ; 15.274 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 13.629 ; 13.629 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 14.817 ; 14.817 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 14.897 ; 14.897 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 14.868 ; 14.868 ; Fall       ; clock           ;
; IOHEX1[*]  ; clock      ; 13.068 ; 13.068 ; Fall       ; clock           ;
;  IOHEX1[0] ; clock      ; 13.696 ; 13.696 ; Fall       ; clock           ;
;  IOHEX1[1] ; clock      ; 15.394 ; 15.394 ; Fall       ; clock           ;
;  IOHEX1[2] ; clock      ; 13.068 ; 13.068 ; Fall       ; clock           ;
;  IOHEX1[3] ; clock      ; 13.762 ; 13.762 ; Fall       ; clock           ;
;  IOHEX1[4] ; clock      ; 13.984 ; 13.984 ; Fall       ; clock           ;
;  IOHEX1[5] ; clock      ; 17.102 ; 17.102 ; Fall       ; clock           ;
;  IOHEX1[6] ; clock      ; 13.620 ; 13.620 ; Fall       ; clock           ;
; IOHEX2[*]  ; clock      ; 13.573 ; 13.573 ; Fall       ; clock           ;
;  IOHEX2[0] ; clock      ; 14.175 ; 14.175 ; Fall       ; clock           ;
;  IOHEX2[1] ; clock      ; 13.823 ; 13.823 ; Fall       ; clock           ;
;  IOHEX2[2] ; clock      ; 15.539 ; 15.539 ; Fall       ; clock           ;
;  IOHEX2[3] ; clock      ; 14.206 ; 14.206 ; Fall       ; clock           ;
;  IOHEX2[4] ; clock      ; 15.907 ; 15.907 ; Fall       ; clock           ;
;  IOHEX2[5] ; clock      ; 13.573 ; 13.573 ; Fall       ; clock           ;
;  IOHEX2[6] ; clock      ; 13.626 ; 13.626 ; Fall       ; clock           ;
; IOHEX3[*]  ; clock      ; 13.826 ; 13.826 ; Fall       ; clock           ;
;  IOHEX3[0] ; clock      ; 13.881 ; 13.881 ; Fall       ; clock           ;
;  IOHEX3[1] ; clock      ; 14.332 ; 14.332 ; Fall       ; clock           ;
;  IOHEX3[2] ; clock      ; 13.826 ; 13.826 ; Fall       ; clock           ;
;  IOHEX3[3] ; clock      ; 14.118 ; 14.118 ; Fall       ; clock           ;
;  IOHEX3[4] ; clock      ; 14.164 ; 14.164 ; Fall       ; clock           ;
;  IOHEX3[5] ; clock      ; 13.865 ; 13.865 ; Fall       ; clock           ;
;  IOHEX3[6] ; clock      ; 15.552 ; 15.552 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 13.244 ; 13.244 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 15.155 ; 15.155 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 14.601 ; 14.601 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 14.384 ; 14.384 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 13.244 ; 13.244 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 14.972 ; 14.972 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 14.445 ; 14.445 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 15.677 ; 15.677 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 15.093 ; 15.093 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 13.571 ; 13.571 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 14.976 ; 14.976 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 15.235 ; 15.235 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 15.348 ; 15.348 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 13.571 ; 13.571 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 14.448 ; 14.448 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 14.876 ; 14.876 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 14.979 ; 14.979 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 15.010 ; 15.010 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 14.303 ; 14.303 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 14.408 ; 14.408 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -64.452 ; -4274.262     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.964 ; -60.403       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -953.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                  ;
+---------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -64.452 ; CU:Step1|stage[31] ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.409     ; 65.075     ;
; -64.374 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.999     ;
; -64.322 ; CU:Step1|stage[31] ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.409     ; 64.945     ;
; -64.311 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.936     ;
; -64.247 ; CU:Step1|stage[2]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.872     ;
; -64.244 ; CU:Step1|stage[1]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.869     ;
; -64.181 ; CU:Step1|stage[0]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.806     ;
; -64.147 ; CU:Step1|stage[6]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.772     ;
; -64.117 ; CU:Step1|stage[3]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.742     ;
; -64.117 ; CU:Step1|stage[2]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.742     ;
; -64.100 ; CU:Step1|stage[31] ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.003      ; 65.135     ;
; -64.100 ; CU:Step1|stage[31] ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.003      ; 65.135     ;
; -64.099 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.003      ; 65.134     ;
; -64.099 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.003      ; 65.134     ;
; -64.099 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.003      ; 65.134     ;
; -64.050 ; CU:Step1|stage[4]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.675     ;
; -64.047 ; CU:Step1|stage[5]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.672     ;
; -64.022 ; CU:Step1|stage[1]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.005      ; 65.059     ;
; -64.022 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.005      ; 65.059     ;
; -64.021 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.005      ; 65.058     ;
; -64.021 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.005      ; 65.058     ;
; -64.021 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.005      ; 65.058     ;
; -64.017 ; CU:Step1|stage[6]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.642     ;
; -63.987 ; CU:Step1|stage[3]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.612     ;
; -63.982 ; CU:Step1|stage[31] ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.005      ; 65.019     ;
; -63.972 ; CU:Step1|stage[7]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.597     ;
; -63.970 ; CU:Step1|stage[31] ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.000      ; 65.002     ;
; -63.970 ; CU:Step1|stage[31] ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.000      ; 65.002     ;
; -63.959 ; CU:Step1|stage[0]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.005      ; 64.996     ;
; -63.959 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.005      ; 64.996     ;
; -63.958 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.995     ;
; -63.958 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.995     ;
; -63.958 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.995     ;
; -63.945 ; CU:Step1|stage[31] ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.005      ; 64.982     ;
; -63.920 ; CU:Step1|stage[4]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.545     ;
; -63.917 ; CU:Step1|stage[5]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.542     ;
; -63.913 ; CU:Step1|stage[31] ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.005      ; 64.950     ;
; -63.904 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.007      ; 64.943     ;
; -63.901 ; CU:Step1|stage[31] ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.005      ; 64.938     ;
; -63.895 ; CU:Step1|stage[2]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.005      ; 64.932     ;
; -63.895 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.005      ; 64.932     ;
; -63.894 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.931     ;
; -63.894 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.931     ;
; -63.894 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.931     ;
; -63.893 ; CU:Step1|stage[31] ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.930     ;
; -63.892 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.002      ; 64.926     ;
; -63.892 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.002      ; 64.926     ;
; -63.875 ; CU:Step1|stage[10] ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.500     ;
; -63.867 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.906     ;
; -63.851 ; CU:Step1|stage[31] ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.005      ; 64.888     ;
; -63.848 ; CU:Step1|stage[8]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.473     ;
; -63.842 ; CU:Step1|stage[7]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.467     ;
; -63.841 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.007      ; 64.880     ;
; -63.835 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.007      ; 64.874     ;
; -63.829 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.002      ; 64.863     ;
; -63.829 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.002      ; 64.863     ;
; -63.823 ; CU:Step1|stage[1]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.007      ; 64.862     ;
; -63.822 ; CU:Step1|stage[31] ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.005      ; 64.859     ;
; -63.815 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.007      ; 64.854     ;
; -63.804 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.843     ;
; -63.795 ; CU:Step1|stage[6]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.005      ; 64.832     ;
; -63.795 ; CU:Step1|stage[6]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.005      ; 64.832     ;
; -63.794 ; CU:Step1|stage[6]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.831     ;
; -63.794 ; CU:Step1|stage[6]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.831     ;
; -63.794 ; CU:Step1|stage[6]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.831     ;
; -63.782 ; CU:Step1|stage[9]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.407     ;
; -63.777 ; CU:Step1|stage[2]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.007      ; 64.816     ;
; -63.773 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.812     ;
; -63.772 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.007      ; 64.811     ;
; -63.765 ; CU:Step1|stage[3]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.005      ; 64.802     ;
; -63.765 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.005      ; 64.802     ;
; -63.765 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.002      ; 64.799     ;
; -63.765 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.002      ; 64.799     ;
; -63.764 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.801     ;
; -63.764 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.801     ;
; -63.764 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.801     ;
; -63.760 ; CU:Step1|stage[0]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.007      ; 64.799     ;
; -63.752 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.007      ; 64.791     ;
; -63.745 ; CU:Step1|stage[10] ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.370     ;
; -63.744 ; CU:Step1|stage[1]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.007      ; 64.783     ;
; -63.740 ; CU:Step1|stage[2]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.779     ;
; -63.718 ; CU:Step1|stage[11] ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.343     ;
; -63.718 ; CU:Step1|stage[8]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.343     ;
; -63.710 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.007      ; 64.749     ;
; -63.708 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.007      ; 64.747     ;
; -63.698 ; CU:Step1|stage[4]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.005      ; 64.735     ;
; -63.698 ; CU:Step1|stage[4]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.005      ; 64.735     ;
; -63.697 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.734     ;
; -63.697 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.734     ;
; -63.697 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.734     ;
; -63.696 ; CU:Step1|stage[2]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.007      ; 64.735     ;
; -63.695 ; CU:Step1|stage[5]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; 0.005      ; 64.732     ;
; -63.695 ; CU:Step1|stage[5]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; 0.005      ; 64.732     ;
; -63.694 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.731     ;
; -63.694 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.731     ;
; -63.694 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.005      ; 64.731     ;
; -63.688 ; CU:Step1|stage[2]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.007      ; 64.727     ;
; -63.686 ; CU:Step1|stage[12] ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.407     ; 64.311     ;
; -63.681 ; CU:Step1|stage[0]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.007      ; 64.720     ;
; -63.677 ; CU:Step1|stage[6]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.007      ; 64.716     ;
+---------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.964 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]              ; clock        ; clock       ; -0.500       ; 2.702      ; 0.390      ;
; -1.963 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]              ; clock        ; clock       ; -0.500       ; 2.702      ; 0.391      ;
; -1.888 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]              ; clock        ; clock       ; -0.500       ; 2.703      ; 0.467      ;
; -1.786 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[7]             ; clock        ; clock       ; -0.500       ; 2.711      ; 0.577      ;
; -1.612 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[4]     ; clock        ; clock       ; -0.500       ; 2.715      ; 0.755      ;
; -1.610 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]              ; clock        ; clock       ; -0.500       ; 2.690      ; 0.732      ;
; -1.592 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[4]             ; clock        ; clock       ; -0.500       ; 2.695      ; 0.755      ;
; -1.583 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]      ; clock        ; clock       ; -0.500       ; 2.711      ; 0.780      ;
; -1.575 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[1]    ; clock        ; clock       ; -0.500       ; 2.775      ; 0.852      ;
; -1.573 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[2]             ; clock        ; clock       ; -0.500       ; 2.703      ; 0.782      ;
; -1.520 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]      ; clock        ; clock       ; -0.500       ; 2.696      ; 0.828      ;
; -1.512 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]              ; clock        ; clock       ; -0.500       ; 2.688      ; 0.828      ;
; -1.502 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[1]             ; clock        ; clock       ; -0.500       ; 2.700      ; 0.850      ;
; -1.478 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]      ; clock        ; clock       ; -0.500       ; 2.703      ; 0.877      ;
; -1.469 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[0]             ; clock        ; clock       ; -0.500       ; 2.695      ; 0.878      ;
; -1.449 ; BUFFREG:Step5|output[9]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[9]             ; clock        ; clock       ; -0.500       ; 2.705      ; 0.908      ;
; -1.413 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[5]    ; clock        ; clock       ; -0.500       ; 2.779      ; 1.018      ;
; -1.378 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]      ; clock        ; clock       ; -0.500       ; 2.711      ; 0.985      ;
; -1.369 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]              ; clock        ; clock       ; -0.500       ; 2.703      ; 0.986      ;
; -1.349 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]      ; clock        ; clock       ; -0.500       ; 2.712      ; 1.015      ;
; -1.344 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]      ; clock        ; clock       ; -0.500       ; 2.711      ; 1.019      ;
; -1.341 ; BUFFREG:Step5|output[8]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[8]             ; clock        ; clock       ; -0.500       ; 2.705      ; 1.016      ;
; -1.339 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[2]     ; clock        ; clock       ; -0.500       ; 2.721      ; 1.034      ;
; -1.332 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[6]             ; clock        ; clock       ; -0.500       ; 2.703      ; 1.023      ;
; -1.330 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[3]     ; clock        ; clock       ; -0.500       ; 2.882      ; 1.204      ;
; -1.309 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[4]     ; clock        ; clock       ; -0.500       ; 2.875      ; 1.218      ;
; -1.213 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[3]    ; clock        ; clock       ; -0.500       ; 2.776      ; 1.215      ;
; -1.204 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[4]    ; clock        ; clock       ; -0.500       ; 2.769      ; 1.217      ;
; -1.196 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[1]     ; clock        ; clock       ; -0.500       ; 2.867      ; 1.323      ;
; -1.183 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[3]     ; clock        ; clock       ; -0.500       ; 2.735      ; 1.204      ;
; -1.164 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:SWITCHES1|lpm_ff:lpm_ff_component|dffs[0]        ; clock        ; clock       ; -0.500       ; 2.243      ; 0.731      ;
; -1.161 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[5]     ; clock        ; clock       ; -0.500       ; 2.862      ; 1.353      ;
; -1.147 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]      ; clock        ; clock       ; -0.500       ; 2.709      ; 1.214      ;
; -1.048 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[1]     ; clock        ; clock       ; -0.500       ; 2.720      ; 1.324      ;
; -1.019 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[6]    ; clock        ; clock       ; -0.500       ; 2.782      ; 1.415      ;
; -1.012 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[5]     ; clock        ; clock       ; -0.500       ; 2.715      ; 1.355      ;
; -0.962 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[6]     ; clock        ; clock       ; -0.500       ; 2.727      ; 1.417      ;
; -0.962 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[2]     ; clock        ; clock       ; -0.500       ; 2.870      ; 1.560      ;
; -0.941 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[0]     ; clock        ; clock       ; -0.500       ; 2.870      ; 1.581      ;
; -0.914 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]              ; clock        ; clock       ; -0.500       ; 2.709      ; 1.447      ;
; -0.911 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[3]             ; clock        ; clock       ; -0.500       ; 2.709      ; 1.450      ;
; -0.905 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[5]             ; clock        ; clock       ; -0.500       ; 2.706      ; 1.453      ;
; -0.904 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]              ; clock        ; clock       ; -0.500       ; 2.706      ; 1.454      ;
; -0.873 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[6]     ; clock        ; clock       ; -0.500       ; 2.883      ; 1.662      ;
; -0.865 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[2]    ; clock        ; clock       ; -0.500       ; 2.777      ; 1.564      ;
; -0.847 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[0]    ; clock        ; clock       ; -0.500       ; 2.777      ; 1.582      ;
; -0.392 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[0]     ; clock        ; clock       ; -0.500       ; 2.737      ; 1.997      ;
; 0.130  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.391      ; 0.673      ;
; 0.134  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.390      ; 0.676      ;
; 0.154  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.388      ; 0.694      ;
; 0.215  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|pc_select[0]                                                             ; CU:Step1|pc_select[0]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|Mem_write                                                                ; CU:Step1|Mem_write                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.225  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.392      ; 0.769      ;
; 0.238  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.244  ; IR:Step12|Instruction[7]                                                          ; BUFFREG:Step6|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.247  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.399      ;
; 0.304  ; BUFFREG:Step7|output[13]                                                          ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.390      ; 0.846      ;
; 0.315  ; BUFFREG:Step4|output[2]                                                           ; BUFFREG:Step5|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.467      ;
; 0.320  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.472      ;
; 0.326  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.337  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.357  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step6|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.365  ; IR:Step12|Instruction[5]                                                          ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.376  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.381  ; IR:Step12|Instruction[8]                                                          ; BUFFREG:Step6|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.533      ;
; 0.405  ; IR:Step12|Instruction[15]                                                         ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.557      ;
; 0.417  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.569      ;
; 0.420  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.002      ; 0.574      ;
; 0.426  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.578      ;
; 0.426  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BUFFREG:Step6|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.578      ;
; 0.426  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.578      ;
; 0.428  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.579      ;
; 0.432  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.584      ;
; 0.433  ; BUFFREG:Step4|output[0]                                                           ; BUFFREG:Step5|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.002      ; 0.587      ;
; 0.456  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.608      ;
; 0.472  ; IR:Step12|Instruction[6]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; clock        ; clock       ; 0.000        ; -0.007     ; 0.617      ;
; 0.477  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.004      ; 0.633      ;
; 0.496  ; IR:Step12|Instruction[11]                                                         ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.500  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.652      ;
; 0.505  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.506  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; BUFFREG:Step6|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.658      ;
; 0.512  ; IR:Step12|Instruction[1]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; clock        ; clock       ; 0.000        ; -0.003     ; 0.661      ;
; 0.514  ; BUFFREG:Step7|output[0]                                                           ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.530  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[11]                                                          ; clock        ; clock       ; 0.000        ; -0.014     ; 0.668      ;
; 0.531  ; CU:Step1|y_select[0]                                                              ; CU:Step1|y_select[0]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.535  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[9]                                                           ; clock        ; clock       ; 0.000        ; -0.010     ; 0.677      ;
; 0.539  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.002      ; 0.693      ;
; 0.541  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.003      ; 0.696      ;
; 0.544  ; CU:Step1|y_select[1]                                                              ; CU:Step1|y_select[1]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 0.005      ; 0.701      ;
; 0.550  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.005      ; 0.707      ;
; 0.552  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.700      ;
; 0.552  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.007      ; 0.711      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; 67.341 ; 67.341 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 1.832  ; 1.832  ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 2.060  ; 2.060  ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 2.060  ; 2.060  ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 1.774  ; 1.774  ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 1.809  ; 1.809  ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 2.000  ; 2.000  ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; -0.325 ; -0.325 ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; -0.419 ; -0.419 ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.469 ; -0.469 ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.325 ; -0.325 ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.380 ; -0.380 ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.563 ; -0.563 ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.463 ; -0.463 ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.572 ; -0.572 ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.686 ; -0.686 ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.494 ; -0.494 ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.672 ; -0.672 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -3.069 ; -3.069 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -1.712 ; -1.712 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -1.654 ; -1.654 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.940 ; -1.940 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -1.654 ; -1.654 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -1.689 ; -1.689 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -1.880 ; -1.880 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.806  ; 0.806  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.539  ; 0.539  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.589  ; 0.589  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.445  ; 0.445  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.500  ; 0.500  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.683  ; 0.683  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.583  ; 0.583  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.692  ; 0.692  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.806  ; 0.806  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.614  ; 0.614  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.792  ; 0.792  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ClockCheck ; clock      ; 2.942 ; 2.942 ; Rise       ; clock           ;
; ClockCheck ; clock      ; 2.942 ; 2.942 ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 6.685 ; 6.685 ; Fall       ; clock           ;
; IOHEX0[*]  ; clock      ; 7.220 ; 7.220 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 6.619 ; 6.619 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 7.178 ; 7.178 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 7.220 ; 7.220 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 6.631 ; 6.631 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 7.128 ; 7.128 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 7.125 ; 7.125 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 7.062 ; 7.062 ; Fall       ; clock           ;
; IOHEX1[*]  ; clock      ; 8.100 ; 8.100 ; Fall       ; clock           ;
;  IOHEX1[0] ; clock      ; 6.613 ; 6.613 ; Fall       ; clock           ;
;  IOHEX1[1] ; clock      ; 7.285 ; 7.285 ; Fall       ; clock           ;
;  IOHEX1[2] ; clock      ; 6.359 ; 6.359 ; Fall       ; clock           ;
;  IOHEX1[3] ; clock      ; 6.707 ; 6.707 ; Fall       ; clock           ;
;  IOHEX1[4] ; clock      ; 6.723 ; 6.723 ; Fall       ; clock           ;
;  IOHEX1[5] ; clock      ; 8.100 ; 8.100 ; Fall       ; clock           ;
;  IOHEX1[6] ; clock      ; 6.584 ; 6.584 ; Fall       ; clock           ;
; IOHEX2[*]  ; clock      ; 7.515 ; 7.515 ; Fall       ; clock           ;
;  IOHEX2[0] ; clock      ; 6.830 ; 6.830 ; Fall       ; clock           ;
;  IOHEX2[1] ; clock      ; 6.626 ; 6.626 ; Fall       ; clock           ;
;  IOHEX2[2] ; clock      ; 7.357 ; 7.357 ; Fall       ; clock           ;
;  IOHEX2[3] ; clock      ; 6.869 ; 6.869 ; Fall       ; clock           ;
;  IOHEX2[4] ; clock      ; 7.515 ; 7.515 ; Fall       ; clock           ;
;  IOHEX2[5] ; clock      ; 6.542 ; 6.542 ; Fall       ; clock           ;
;  IOHEX2[6] ; clock      ; 6.579 ; 6.579 ; Fall       ; clock           ;
; IOHEX3[*]  ; clock      ; 7.371 ; 7.371 ; Fall       ; clock           ;
;  IOHEX3[0] ; clock      ; 6.689 ; 6.689 ; Fall       ; clock           ;
;  IOHEX3[1] ; clock      ; 6.932 ; 6.932 ; Fall       ; clock           ;
;  IOHEX3[2] ; clock      ; 6.750 ; 6.750 ; Fall       ; clock           ;
;  IOHEX3[3] ; clock      ; 6.836 ; 6.836 ; Fall       ; clock           ;
;  IOHEX3[4] ; clock      ; 6.796 ; 6.796 ; Fall       ; clock           ;
;  IOHEX3[5] ; clock      ; 6.683 ; 6.683 ; Fall       ; clock           ;
;  IOHEX3[6] ; clock      ; 7.371 ; 7.371 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 7.363 ; 7.363 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 7.120 ; 7.120 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 6.956 ; 6.956 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 6.896 ; 6.896 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 6.418 ; 6.418 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 7.118 ; 7.118 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 6.927 ; 6.927 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 7.363 ; 7.363 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 7.190 ; 7.190 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 7.313 ; 7.313 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 7.182 ; 7.182 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 7.195 ; 7.195 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 7.313 ; 7.313 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 6.541 ; 6.541 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 6.994 ; 6.994 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 7.057 ; 7.057 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 7.163 ; 7.163 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 7.216 ; 7.216 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 6.827 ; 6.827 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 6.884 ; 6.884 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ClockCheck ; clock      ; 2.942 ; 2.942 ; Rise       ; clock           ;
; ClockCheck ; clock      ; 2.942 ; 2.942 ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 6.685 ; 6.685 ; Fall       ; clock           ;
; IOHEX0[*]  ; clock      ; 6.619 ; 6.619 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 6.619 ; 6.619 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 7.178 ; 7.178 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 7.220 ; 7.220 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 6.631 ; 6.631 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 7.128 ; 7.128 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 7.125 ; 7.125 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 7.062 ; 7.062 ; Fall       ; clock           ;
; IOHEX1[*]  ; clock      ; 6.359 ; 6.359 ; Fall       ; clock           ;
;  IOHEX1[0] ; clock      ; 6.613 ; 6.613 ; Fall       ; clock           ;
;  IOHEX1[1] ; clock      ; 7.285 ; 7.285 ; Fall       ; clock           ;
;  IOHEX1[2] ; clock      ; 6.359 ; 6.359 ; Fall       ; clock           ;
;  IOHEX1[3] ; clock      ; 6.707 ; 6.707 ; Fall       ; clock           ;
;  IOHEX1[4] ; clock      ; 6.723 ; 6.723 ; Fall       ; clock           ;
;  IOHEX1[5] ; clock      ; 8.100 ; 8.100 ; Fall       ; clock           ;
;  IOHEX1[6] ; clock      ; 6.584 ; 6.584 ; Fall       ; clock           ;
; IOHEX2[*]  ; clock      ; 6.542 ; 6.542 ; Fall       ; clock           ;
;  IOHEX2[0] ; clock      ; 6.830 ; 6.830 ; Fall       ; clock           ;
;  IOHEX2[1] ; clock      ; 6.626 ; 6.626 ; Fall       ; clock           ;
;  IOHEX2[2] ; clock      ; 7.357 ; 7.357 ; Fall       ; clock           ;
;  IOHEX2[3] ; clock      ; 6.869 ; 6.869 ; Fall       ; clock           ;
;  IOHEX2[4] ; clock      ; 7.515 ; 7.515 ; Fall       ; clock           ;
;  IOHEX2[5] ; clock      ; 6.542 ; 6.542 ; Fall       ; clock           ;
;  IOHEX2[6] ; clock      ; 6.579 ; 6.579 ; Fall       ; clock           ;
; IOHEX3[*]  ; clock      ; 6.683 ; 6.683 ; Fall       ; clock           ;
;  IOHEX3[0] ; clock      ; 6.689 ; 6.689 ; Fall       ; clock           ;
;  IOHEX3[1] ; clock      ; 6.932 ; 6.932 ; Fall       ; clock           ;
;  IOHEX3[2] ; clock      ; 6.750 ; 6.750 ; Fall       ; clock           ;
;  IOHEX3[3] ; clock      ; 6.836 ; 6.836 ; Fall       ; clock           ;
;  IOHEX3[4] ; clock      ; 6.796 ; 6.796 ; Fall       ; clock           ;
;  IOHEX3[5] ; clock      ; 6.683 ; 6.683 ; Fall       ; clock           ;
;  IOHEX3[6] ; clock      ; 7.371 ; 7.371 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 6.418 ; 6.418 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 7.120 ; 7.120 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 6.956 ; 6.956 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 6.896 ; 6.896 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 6.418 ; 6.418 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 7.118 ; 7.118 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 6.927 ; 6.927 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 7.363 ; 7.363 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 7.190 ; 7.190 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 6.541 ; 6.541 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 7.182 ; 7.182 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 7.195 ; 7.195 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 7.313 ; 7.313 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 6.541 ; 6.541 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 6.994 ; 6.994 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 7.057 ; 7.057 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 7.163 ; 7.163 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 7.216 ; 7.216 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 6.827 ; 6.827 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 6.884 ; 6.884 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+------------------+------------+----------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack ; -166.229   ; -5.289   ; N/A      ; N/A     ; -2.064              ;
;  clock           ; -166.229   ; -5.289   ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -11394.234 ; -169.653 ; 0.0      ; 0.0     ; -1078.335           ;
;  clock           ; -11394.234 ; -169.653 ; N/A      ; N/A     ; -1078.335           ;
+------------------+------------+----------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 171.408 ; 171.408 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 3.958   ; 3.958   ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 4.408   ; 4.408   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 4.408   ; 4.408   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 3.824   ; 3.824   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 3.962   ; 3.962   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 4.306   ; 4.306   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.327   ; 0.327   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.138   ; 0.138   ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.035   ; 0.035   ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.327   ; 0.327   ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.265   ; 0.265   ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.000   ; 0.000   ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.091   ; 0.091   ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.127  ; -0.127  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.422  ; -0.422  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.098   ; 0.098   ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.295  ; -0.295  ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -3.069 ; -3.069 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -1.712 ; -1.712 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -1.654 ; -1.654 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.940 ; -1.940 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -1.654 ; -1.654 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -1.689 ; -1.689 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -1.880 ; -1.880 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.806  ; 0.806  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.539  ; 0.539  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.589  ; 0.589  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.445  ; 0.445  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.500  ; 0.500  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.683  ; 0.683  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.583  ; 0.583  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.692  ; 0.692  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.806  ; 0.806  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.614  ; 0.614  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.792  ; 0.792  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ClockCheck ; clock      ; 5.908  ; 5.908  ; Rise       ; clock           ;
; ClockCheck ; clock      ; 5.908  ; 5.908  ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 15.012 ; 15.012 ; Fall       ; clock           ;
; IOHEX0[*]  ; clock      ; 15.274 ; 15.274 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 13.740 ; 13.740 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 15.069 ; 15.069 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 15.274 ; 15.274 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 13.629 ; 13.629 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 14.817 ; 14.817 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 14.897 ; 14.897 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 14.868 ; 14.868 ; Fall       ; clock           ;
; IOHEX1[*]  ; clock      ; 17.102 ; 17.102 ; Fall       ; clock           ;
;  IOHEX1[0] ; clock      ; 13.696 ; 13.696 ; Fall       ; clock           ;
;  IOHEX1[1] ; clock      ; 15.394 ; 15.394 ; Fall       ; clock           ;
;  IOHEX1[2] ; clock      ; 13.068 ; 13.068 ; Fall       ; clock           ;
;  IOHEX1[3] ; clock      ; 13.762 ; 13.762 ; Fall       ; clock           ;
;  IOHEX1[4] ; clock      ; 13.984 ; 13.984 ; Fall       ; clock           ;
;  IOHEX1[5] ; clock      ; 17.102 ; 17.102 ; Fall       ; clock           ;
;  IOHEX1[6] ; clock      ; 13.620 ; 13.620 ; Fall       ; clock           ;
; IOHEX2[*]  ; clock      ; 15.907 ; 15.907 ; Fall       ; clock           ;
;  IOHEX2[0] ; clock      ; 14.175 ; 14.175 ; Fall       ; clock           ;
;  IOHEX2[1] ; clock      ; 13.823 ; 13.823 ; Fall       ; clock           ;
;  IOHEX2[2] ; clock      ; 15.539 ; 15.539 ; Fall       ; clock           ;
;  IOHEX2[3] ; clock      ; 14.206 ; 14.206 ; Fall       ; clock           ;
;  IOHEX2[4] ; clock      ; 15.907 ; 15.907 ; Fall       ; clock           ;
;  IOHEX2[5] ; clock      ; 13.573 ; 13.573 ; Fall       ; clock           ;
;  IOHEX2[6] ; clock      ; 13.626 ; 13.626 ; Fall       ; clock           ;
; IOHEX3[*]  ; clock      ; 15.552 ; 15.552 ; Fall       ; clock           ;
;  IOHEX3[0] ; clock      ; 13.881 ; 13.881 ; Fall       ; clock           ;
;  IOHEX3[1] ; clock      ; 14.332 ; 14.332 ; Fall       ; clock           ;
;  IOHEX3[2] ; clock      ; 13.826 ; 13.826 ; Fall       ; clock           ;
;  IOHEX3[3] ; clock      ; 14.118 ; 14.118 ; Fall       ; clock           ;
;  IOHEX3[4] ; clock      ; 14.164 ; 14.164 ; Fall       ; clock           ;
;  IOHEX3[5] ; clock      ; 13.865 ; 13.865 ; Fall       ; clock           ;
;  IOHEX3[6] ; clock      ; 15.552 ; 15.552 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 15.677 ; 15.677 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 15.155 ; 15.155 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 14.601 ; 14.601 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 14.384 ; 14.384 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 13.244 ; 13.244 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 14.972 ; 14.972 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 14.445 ; 14.445 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 15.677 ; 15.677 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 15.093 ; 15.093 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 15.348 ; 15.348 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 14.976 ; 14.976 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 15.235 ; 15.235 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 15.348 ; 15.348 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 13.571 ; 13.571 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 14.448 ; 14.448 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 14.876 ; 14.876 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 14.979 ; 14.979 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 15.010 ; 15.010 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 14.303 ; 14.303 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 14.408 ; 14.408 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ClockCheck ; clock      ; 2.942 ; 2.942 ; Rise       ; clock           ;
; ClockCheck ; clock      ; 2.942 ; 2.942 ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 6.685 ; 6.685 ; Fall       ; clock           ;
; IOHEX0[*]  ; clock      ; 6.619 ; 6.619 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 6.619 ; 6.619 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 7.178 ; 7.178 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 7.220 ; 7.220 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 6.631 ; 6.631 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 7.128 ; 7.128 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 7.125 ; 7.125 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 7.062 ; 7.062 ; Fall       ; clock           ;
; IOHEX1[*]  ; clock      ; 6.359 ; 6.359 ; Fall       ; clock           ;
;  IOHEX1[0] ; clock      ; 6.613 ; 6.613 ; Fall       ; clock           ;
;  IOHEX1[1] ; clock      ; 7.285 ; 7.285 ; Fall       ; clock           ;
;  IOHEX1[2] ; clock      ; 6.359 ; 6.359 ; Fall       ; clock           ;
;  IOHEX1[3] ; clock      ; 6.707 ; 6.707 ; Fall       ; clock           ;
;  IOHEX1[4] ; clock      ; 6.723 ; 6.723 ; Fall       ; clock           ;
;  IOHEX1[5] ; clock      ; 8.100 ; 8.100 ; Fall       ; clock           ;
;  IOHEX1[6] ; clock      ; 6.584 ; 6.584 ; Fall       ; clock           ;
; IOHEX2[*]  ; clock      ; 6.542 ; 6.542 ; Fall       ; clock           ;
;  IOHEX2[0] ; clock      ; 6.830 ; 6.830 ; Fall       ; clock           ;
;  IOHEX2[1] ; clock      ; 6.626 ; 6.626 ; Fall       ; clock           ;
;  IOHEX2[2] ; clock      ; 7.357 ; 7.357 ; Fall       ; clock           ;
;  IOHEX2[3] ; clock      ; 6.869 ; 6.869 ; Fall       ; clock           ;
;  IOHEX2[4] ; clock      ; 7.515 ; 7.515 ; Fall       ; clock           ;
;  IOHEX2[5] ; clock      ; 6.542 ; 6.542 ; Fall       ; clock           ;
;  IOHEX2[6] ; clock      ; 6.579 ; 6.579 ; Fall       ; clock           ;
; IOHEX3[*]  ; clock      ; 6.683 ; 6.683 ; Fall       ; clock           ;
;  IOHEX3[0] ; clock      ; 6.689 ; 6.689 ; Fall       ; clock           ;
;  IOHEX3[1] ; clock      ; 6.932 ; 6.932 ; Fall       ; clock           ;
;  IOHEX3[2] ; clock      ; 6.750 ; 6.750 ; Fall       ; clock           ;
;  IOHEX3[3] ; clock      ; 6.836 ; 6.836 ; Fall       ; clock           ;
;  IOHEX3[4] ; clock      ; 6.796 ; 6.796 ; Fall       ; clock           ;
;  IOHEX3[5] ; clock      ; 6.683 ; 6.683 ; Fall       ; clock           ;
;  IOHEX3[6] ; clock      ; 7.371 ; 7.371 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 6.418 ; 6.418 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 7.120 ; 7.120 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 6.956 ; 6.956 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 6.896 ; 6.896 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 6.418 ; 6.418 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 7.118 ; 7.118 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 6.927 ; 6.927 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 7.363 ; 7.363 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 7.190 ; 7.190 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 6.541 ; 6.541 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 7.182 ; 7.182 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 7.195 ; 7.195 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 7.313 ; 7.313 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 6.541 ; 6.541 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 6.994 ; 6.994 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 7.057 ; 7.057 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 7.163 ; 7.163 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 7.216 ; 7.216 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 6.827 ; 6.827 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 6.884 ; 6.884 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 968      ; 6515     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 968      ; 6515     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 449   ; 449  ;
; Unconstrained Output Ports      ; 48    ; 48   ;
; Unconstrained Output Port Paths ; 48    ; 48   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Nov 27 15:33:01 2017
Info: Command: quartus_sta Project -c Processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -166.229
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -166.229    -11394.234 clock 
Info (332146): Worst-case hold slack is -5.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.289      -169.653 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1078.335 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 48 output pins without output pin load capacitance assignment
    Info (306007): Pin "IOLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIOOut" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ClockCheck" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -64.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -64.452     -4274.262 clock 
Info (332146): Worst-case hold slack is -1.964
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.964       -60.403 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -953.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 552 megabytes
    Info: Processing ended: Mon Nov 27 15:33:34 2017
    Info: Elapsed time: 00:00:33
    Info: Total CPU time (on all processors): 00:00:32


