<!DOCTYPE html>
<html lang="en">
<head>
<meta charset="utf-8">
<title>riscv_insts_zicsr</title></head>
<body>
<h1>riscv_insts_zicsr.sail (148/249) 59%</h1>
<code style="display: block">
/*=======================================================================================*/<br>
/*&nbsp;&nbsp;RISCV&nbsp;Sail&nbsp;Model&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;This&nbsp;Sail&nbsp;RISC-V&nbsp;architecture&nbsp;model,&nbsp;comprising&nbsp;all&nbsp;files&nbsp;and&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;directories&nbsp;except&nbsp;for&nbsp;the&nbsp;snapshots&nbsp;of&nbsp;the&nbsp;Lem&nbsp;and&nbsp;Sail&nbsp;libraries&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;in&nbsp;the&nbsp;prover_snapshots&nbsp;directory&nbsp;(which&nbsp;include&nbsp;copies&nbsp;of&nbsp;their&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;licences),&nbsp;is&nbsp;subject&nbsp;to&nbsp;the&nbsp;BSD&nbsp;two-clause&nbsp;licence&nbsp;below.&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;Copyright&nbsp;(c)&nbsp;2017-2023&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Prashanth&nbsp;Mundkur&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Rishiyur&nbsp;S.&nbsp;Nikhil&nbsp;and&nbsp;Bluespec,&nbsp;Inc.&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Jon&nbsp;French&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Brian&nbsp;Campbell&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Robert&nbsp;Norton-Wright&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Alasdair&nbsp;Armstrong&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Thomas&nbsp;Bauereiss&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Shaked&nbsp;Flur&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Christopher&nbsp;Pulte&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Peter&nbsp;Sewell&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Alexander&nbsp;Richardson&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Hesham&nbsp;Almatary&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Jessica&nbsp;Clarke&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Microsoft,&nbsp;for&nbsp;contributions&nbsp;by&nbsp;Robert&nbsp;Norton-Wright&nbsp;and&nbsp;Nathaniel&nbsp;Wesley&nbsp;Filardo&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Peter&nbsp;Rugg&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Aril&nbsp;Computer&nbsp;Corp.,&nbsp;for&nbsp;contributions&nbsp;by&nbsp;Scott&nbsp;Johnson&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;Philipp&nbsp;Tomsich&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;VRULL&nbsp;GmbH,&nbsp;for&nbsp;contributions&nbsp;by&nbsp;its&nbsp;employees&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;All&nbsp;rights&nbsp;reserved.&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;This&nbsp;software&nbsp;was&nbsp;developed&nbsp;by&nbsp;the&nbsp;above&nbsp;within&nbsp;the&nbsp;Rigorous&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;Engineering&nbsp;of&nbsp;Mainstream&nbsp;Systems&nbsp;(REMS)&nbsp;project,&nbsp;partly&nbsp;funded&nbsp;by&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;EPSRC&nbsp;grant&nbsp;EP/K008528/1,&nbsp;at&nbsp;the&nbsp;Universities&nbsp;of&nbsp;Cambridge&nbsp;and&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;Edinburgh.&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;This&nbsp;software&nbsp;was&nbsp;developed&nbsp;by&nbsp;SRI&nbsp;International&nbsp;and&nbsp;the&nbsp;University&nbsp;of&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;Cambridge&nbsp;Computer&nbsp;Laboratory&nbsp;(Department&nbsp;of&nbsp;Computer&nbsp;Science&nbsp;and&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;Technology)&nbsp;under&nbsp;DARPA/AFRL&nbsp;contract&nbsp;FA8650-18-C-7809&nbsp;(&quot;CIFV&quot;),&nbsp;and&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;under&nbsp;DARPA&nbsp;contract&nbsp;HR0011-18-C-0016&nbsp;(&quot;ECATS&quot;)&nbsp;as&nbsp;part&nbsp;of&nbsp;the&nbsp;DARPA&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;SSITH&nbsp;research&nbsp;programme.&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;This&nbsp;project&nbsp;has&nbsp;received&nbsp;funding&nbsp;from&nbsp;the&nbsp;European&nbsp;Research&nbsp;Council&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;(ERC)&nbsp;under&nbsp;the&nbsp;European&nbsp;Union’s&nbsp;Horizon&nbsp;2020&nbsp;research&nbsp;and&nbsp;innovation&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;programme&nbsp;(grant&nbsp;agreement&nbsp;789108,&nbsp;ELVER).&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;Redistribution&nbsp;and&nbsp;use&nbsp;in&nbsp;source&nbsp;and&nbsp;binary&nbsp;forms,&nbsp;with&nbsp;or&nbsp;without&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;modification,&nbsp;are&nbsp;permitted&nbsp;provided&nbsp;that&nbsp;the&nbsp;following&nbsp;conditions&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;are&nbsp;met:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;1.&nbsp;Redistributions&nbsp;of&nbsp;source&nbsp;code&nbsp;must&nbsp;retain&nbsp;the&nbsp;above&nbsp;copyright&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;notice,&nbsp;this&nbsp;list&nbsp;of&nbsp;conditions&nbsp;and&nbsp;the&nbsp;following&nbsp;disclaimer.&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;2.&nbsp;Redistributions&nbsp;in&nbsp;binary&nbsp;form&nbsp;must&nbsp;reproduce&nbsp;the&nbsp;above&nbsp;copyright&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;notice,&nbsp;this&nbsp;list&nbsp;of&nbsp;conditions&nbsp;and&nbsp;the&nbsp;following&nbsp;disclaimer&nbsp;in&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;the&nbsp;documentation&nbsp;and/or&nbsp;other&nbsp;materials&nbsp;provided&nbsp;with&nbsp;the&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;distribution.&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;THIS&nbsp;SOFTWARE&nbsp;IS&nbsp;PROVIDED&nbsp;BY&nbsp;THE&nbsp;AUTHOR&nbsp;AND&nbsp;CONTRIBUTORS&nbsp;``AS&nbsp;IS''&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;AND&nbsp;ANY&nbsp;EXPRESS&nbsp;OR&nbsp;IMPLIED&nbsp;WARRANTIES,&nbsp;INCLUDING,&nbsp;BUT&nbsp;NOT&nbsp;LIMITED&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;TO,&nbsp;THE&nbsp;IMPLIED&nbsp;WARRANTIES&nbsp;OF&nbsp;MERCHANTABILITY&nbsp;AND&nbsp;FITNESS&nbsp;FOR&nbsp;A&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;PARTICULAR&nbsp;PURPOSE&nbsp;ARE&nbsp;DISCLAIMED.&nbsp;&nbsp;IN&nbsp;NO&nbsp;EVENT&nbsp;SHALL&nbsp;THE&nbsp;AUTHOR&nbsp;OR&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;CONTRIBUTORS&nbsp;BE&nbsp;LIABLE&nbsp;FOR&nbsp;ANY&nbsp;DIRECT,&nbsp;INDIRECT,&nbsp;INCIDENTAL,&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;SPECIAL,&nbsp;EXEMPLARY,&nbsp;OR&nbsp;CONSEQUENTIAL&nbsp;DAMAGES&nbsp;(INCLUDING,&nbsp;BUT&nbsp;NOT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;LIMITED&nbsp;TO,&nbsp;PROCUREMENT&nbsp;OF&nbsp;SUBSTITUTE&nbsp;GOODS&nbsp;OR&nbsp;SERVICES;&nbsp;LOSS&nbsp;OF&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;USE,&nbsp;DATA,&nbsp;OR&nbsp;PROFITS;&nbsp;OR&nbsp;BUSINESS&nbsp;INTERRUPTION)&nbsp;HOWEVER&nbsp;CAUSED&nbsp;AND&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;ON&nbsp;ANY&nbsp;THEORY&nbsp;OF&nbsp;LIABILITY,&nbsp;WHETHER&nbsp;IN&nbsp;CONTRACT,&nbsp;STRICT&nbsp;LIABILITY,&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;OR&nbsp;TORT&nbsp;(INCLUDING&nbsp;NEGLIGENCE&nbsp;OR&nbsp;OTHERWISE)&nbsp;ARISING&nbsp;IN&nbsp;ANY&nbsp;WAY&nbsp;OUT&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;OF&nbsp;THE&nbsp;USE&nbsp;OF&nbsp;THIS&nbsp;SOFTWARE,&nbsp;EVEN&nbsp;IF&nbsp;ADVISED&nbsp;OF&nbsp;THE&nbsp;POSSIBILITY&nbsp;OF&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*&nbsp;&nbsp;SUCH&nbsp;DAMAGE.&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
/*=======================================================================================*/<br>
<br>
/*&nbsp;******************************************************************&nbsp;*/<br>
/*&nbsp;This&nbsp;file&nbsp;specifies&nbsp;the&nbsp;instructions&nbsp;in&nbsp;the&nbsp;'Zicsr'&nbsp;extension.&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;*/<br>
<br>
/*&nbsp;******************************************************************&nbsp;*/<br>
union&nbsp;clause&nbsp;ast&nbsp;=&nbsp;CSR&nbsp;&nbsp;:&nbsp;(bits(12),&nbsp;regidx,&nbsp;regidx,&nbsp;bool,&nbsp;csrop)<br>
<br>
mapping&nbsp;encdec_csrop&nbsp;:&nbsp;csrop&nbsp;&lt;-&gt;&nbsp;bits(2)&nbsp;=&nbsp;{<br>
&nbsp;&nbsp;<span style="background-color: hsl(120, 85%, 80%)">CSRRW</span>&nbsp;&lt;-&gt;&nbsp;0b01,<br>
&nbsp;&nbsp;<span style="background-color: hsl(120, 85%, 80%)">CSRRS</span>&nbsp;&lt;-&gt;&nbsp;0b10,<br>
&nbsp;&nbsp;<span style="background-color: hsl(120, 85%, 80%)">CSRRC</span>&nbsp;&lt;-&gt;&nbsp;0b11<br>
}<br>
<br>
mapping&nbsp;clause&nbsp;encdec&nbsp;=&nbsp;CSR(csr,&nbsp;rs1,&nbsp;rd,&nbsp;is_imm,&nbsp;op)<br>
&nbsp;&nbsp;&lt;-&gt;&nbsp;<span style="background-color: hsl(120, 85%, 80%)">csr&nbsp;@&nbsp;rs1&nbsp;@&nbsp;bool_bits(is_imm)&nbsp;@&nbsp;encdec_csrop(op)&nbsp;@&nbsp;rd&nbsp;@&nbsp;0b1110011</span><br>
<br>
function&nbsp;readCSR&nbsp;csr&nbsp;:&nbsp;csreg&nbsp;-&gt;&nbsp;xlenbits&nbsp;=&nbsp;<span style="background-color: hsl(120, 85%, 80%)">{<br>
&nbsp;&nbsp;let&nbsp;res&nbsp;:&nbsp;xlenbits&nbsp;=<br>
&nbsp;&nbsp;<span style="background-color: hsl(0, 85%, 80%)">match&nbsp;(csr,&nbsp;sizeof(xlen))&nbsp;{<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;machine&nbsp;mode&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xF11,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">zero_extend(mvendorid)</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xF12,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">marchid</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xF13,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">mimpid</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xF14,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">mhartid</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x300,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">mstatus.bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x301,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">misa.bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x302,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">medeleg.bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x303,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">mideleg.bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x304,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">mie.bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x305,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">get_mtvec()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x306,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">zero_extend(mcounteren.bits())</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x30A,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">menvcfg.bits()[sizeof(xlen)&nbsp;-&nbsp;1&nbsp;..&nbsp;0]</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x310,&nbsp;32)&nbsp;=&gt;&nbsp;mstatush.bits(),<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x31A,&nbsp;32)&nbsp;=&gt;&nbsp;menvcfg.bits()[63&nbsp;..&nbsp;32],<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x320,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">zero_extend(mcountinhibit.bits())</span>,<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x340,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">mscratch</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x341,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">get_xret_target(Machine,&nbsp;V0)&nbsp;&&nbsp;pc_alignment_mask()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x342,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">mcause.bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x343,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">mtval</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x344,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">mip.bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x34A,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">mtinst</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x34B,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">mtval2</span>,<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3A0,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">pmpReadCfgReg(0)</span>,&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;//&nbsp;pmpcfg0<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3A1,&nbsp;32)&nbsp;=&gt;&nbsp;pmpReadCfgReg(1),&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;//&nbsp;pmpcfg1<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3A2,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">pmpReadCfgReg(2)</span>,&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;//&nbsp;pmpcfg2<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3A3,&nbsp;32)&nbsp;=&gt;&nbsp;pmpReadCfgReg(3),&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;//&nbsp;pmpcfg3<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B0,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">pmpaddr0</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B1,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">pmpaddr1</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B2,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">pmpaddr2</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B3,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">pmpaddr3</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B4,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">pmpaddr4</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B5,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">pmpaddr5</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B6,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">pmpaddr6</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B7,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">pmpaddr7</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B8,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">pmpaddr8</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B9,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">pmpaddr9</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3BA,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">pmpaddr10</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3BB,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">pmpaddr11</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3BC,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">pmpaddr12</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3BD,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">pmpaddr13</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3BE,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">pmpaddr14</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3BF,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">pmpaddr15</span>,<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;machine&nbsp;mode&nbsp;counters&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xB00,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">mcycle[(sizeof(xlen)&nbsp;-&nbsp;1)&nbsp;..&nbsp;0]</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xB02,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">minstret[(sizeof(xlen)&nbsp;-&nbsp;1)&nbsp;..&nbsp;0]</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xB80,&nbsp;32)&nbsp;=&gt;&nbsp;mcycle[63&nbsp;..&nbsp;32],<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xB82,&nbsp;32)&nbsp;=&gt;&nbsp;minstret[63&nbsp;..&nbsp;32],<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;vector&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x008,&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">zero_extend(vstart)</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x009,&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">zero_extend(vxsat)</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x00A,&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">zero_extend(vxrm)</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x00F,&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">zero_extend(vcsr.bits())</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xC20,&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">vl</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xC21,&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">vtype.bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xC22,&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">vlenb</span>,<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;trigger/debug&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x7a0,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">~(tselect)</span>,&nbsp;&nbsp;/*&nbsp;this&nbsp;indicates&nbsp;we&nbsp;don't&nbsp;have&nbsp;any&nbsp;trigger&nbsp;support&nbsp;*/<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;hypervisor&nbsp;extended&nbsp;supervisor&nbsp;mode&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x600,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">hstatus.bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x602,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">hedeleg.bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x603,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">hideleg.bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x604,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">lower_mie_to_hie(mie).bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x606,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">zero_extend(hcounteren.bits())</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x607,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">hgeie</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x643,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">htval</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x644,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">lower_mip_to_hip(mip).bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x645,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">lower_mip_to_hvip(mip).bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x64A,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">htinst</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xE12,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">hgeip</span>,&nbsp;//&nbsp;hgeip&nbsp;is&nbsp;read-only<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x60A,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">henvcfg.bits()[sizeof(xlen)&nbsp;-&nbsp;1&nbsp;..&nbsp;0]</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x61A,&nbsp;32)&nbsp;=&gt;&nbsp;henvcfg.bits()[63&nbsp;..&nbsp;32],<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x680,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">hgatp</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;//&nbsp;(0x6A8,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;hcontext,&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;//&nbsp;TODO:&nbsp;henvcfg&nbsp;read&nbsp;handle<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x605,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">htimedelta[sizeof(xlen)&nbsp;-&nbsp;1&nbsp;..&nbsp;0]</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x615,&nbsp;32)&nbsp;=&gt;&nbsp;htimedelta[63&nbsp;..&nbsp;32],<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;supervisor&nbsp;mode&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x100,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">if&nbsp;cur_virtualization&nbsp;==&nbsp;V1&nbsp;then&nbsp;<span style="background-color: hsl(120, 85%, 70%)">vsstatus.bits()</span>&nbsp;else&nbsp;<span style="background-color: hsl(120, 85%, 70%)">lower_mstatus(mstatus).bits()</span></span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x102,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">sedeleg.bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x103,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">sideleg.bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x104,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">if&nbsp;cur_virtualization&nbsp;==&nbsp;V1&nbsp;then&nbsp;<span style="background-color: hsl(120, 85%, 70%)">lower_mie_to_vsie(mie,&nbsp;hideleg).bits()</span>&nbsp;else&nbsp;<span style="background-color: hsl(120, 85%, 70%)">lower_mie(mie,&nbsp;mideleg).bits()</span></span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x105,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">get_trap_vector(Supervisor,&nbsp;cur_virtualization)</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x106,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">zero_extend(scounteren.bits())</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x10A,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">senvcfg.bits()[sizeof(xlen)&nbsp;-&nbsp;1&nbsp;..&nbsp;0]</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x140,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">if&nbsp;cur_virtualization&nbsp;==&nbsp;V1&nbsp;then&nbsp;<span style="background-color: hsl(120, 85%, 70%)">vsscratch</span>&nbsp;else&nbsp;<span style="background-color: hsl(120, 85%, 70%)">sscratch</span></span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x141,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">get_xret_target(Supervisor,&nbsp;cur_virtualization)&nbsp;&&nbsp;pc_alignment_mask()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x142,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">if&nbsp;cur_virtualization&nbsp;==&nbsp;V1&nbsp;then&nbsp;<span style="background-color: hsl(120, 85%, 70%)">vscause.bits()</span>&nbsp;else&nbsp;<span style="background-color: hsl(120, 85%, 70%)">scause.bits()</span></span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x143,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">if&nbsp;cur_virtualization&nbsp;==&nbsp;V1&nbsp;then&nbsp;<span style="background-color: hsl(120, 85%, 70%)">vstval</span>&nbsp;else&nbsp;<span style="background-color: hsl(120, 85%, 70%)">stval</span></span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x144,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">if&nbsp;cur_virtualization&nbsp;==&nbsp;V1&nbsp;then&nbsp;<span style="background-color: hsl(120, 85%, 70%)">lower_mip_to_vsip(mip,&nbsp;hideleg).bits()</span>&nbsp;else&nbsp;<span style="background-color: hsl(120, 85%, 70%)">lower_mip_to_sip(mip,&nbsp;mideleg).bits()</span></span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x180,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">if&nbsp;cur_virtualization&nbsp;==&nbsp;V1&nbsp;then&nbsp;<span style="background-color: hsl(0, 85%, 75%)">vsatp</span>&nbsp;else&nbsp;<span style="background-color: hsl(120, 85%, 70%)">satp</span></span>,<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;virtual&nbsp;supervisor&nbsp;mode&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x200,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">vsstatus.bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x204,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">lower_mie_to_vsie(mie,&nbsp;hideleg).bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x205,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">get_trap_vector(Supervisor,&nbsp;V1)</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x240,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">vsscratch</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x241,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;get_xret_target(Supervisor,&nbsp;V1),<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x242,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">vscause.bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x243,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">vstval</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x244,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">lower_mip_to_vsip(mip,&nbsp;hideleg).bits()</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x280,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">vsatp</span>,<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;user&nbsp;mode&nbsp;counters&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xC00,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">mcycle[(sizeof(xlen)&nbsp;-&nbsp;1)&nbsp;..&nbsp;0]</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xC01,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">(<span style="background-color: hsl(0, 85%, 75%)">if&nbsp;cur_virtualization&nbsp;==&nbsp;V0&nbsp;then&nbsp;<span style="background-color: hsl(120, 85%, 70%)">mtime</span>&nbsp;else&nbsp;<span style="background-color: hsl(120, 85%, 70%)">mtime&nbsp;+&nbsp;htimedelta</span></span>)[(sizeof(xlen)&nbsp;-&nbsp;1)&nbsp;..&nbsp;0]</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xC02,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">minstret[(sizeof(xlen)&nbsp;-&nbsp;1)&nbsp;..&nbsp;0]</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xC80,&nbsp;32)&nbsp;=&gt;&nbsp;mcycle[63&nbsp;..&nbsp;32],<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xC81,&nbsp;32)&nbsp;=&gt;&nbsp;(if&nbsp;cur_virtualization&nbsp;==&nbsp;V0&nbsp;then&nbsp;mtime&nbsp;else&nbsp;mtime&nbsp;+&nbsp;htimedelta)[63&nbsp;..&nbsp;32],<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xC82,&nbsp;32)&nbsp;=&gt;&nbsp;minstret[63&nbsp;..&nbsp;32],<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;user&nbsp;mode:&nbsp;Zkr&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x015,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">read_seed_csr()</span>,<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;_&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;/*&nbsp;check&nbsp;extensions&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">match&nbsp;ext_read_CSR(csr)&nbsp;{<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Some(res)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 70%)">res</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;None()&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 70%)">{&nbsp;print_bits(&quot;unhandled&nbsp;read&nbsp;to&nbsp;CSR&nbsp;&quot;,&nbsp;csr);<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;zero_extend(0x0)&nbsp;}</span><br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}</span><br>
&nbsp;&nbsp;}</span>;<br>
&nbsp;&nbsp;<span style="background-color: hsl(0, 85%, 80%)">if&nbsp;&nbsp;&nbsp;get_config_print_reg()<br>
&nbsp;&nbsp;then&nbsp;<span style="background-color: hsl(120, 85%, 75%)">print_reg(&quot;CSR&nbsp;&quot;&nbsp;^&nbsp;to_str(csr)&nbsp;^&nbsp;&quot;&nbsp;-&gt;&nbsp;&quot;&nbsp;^&nbsp;BitStr(res))</span></span><span style="background-color: hsl(0, 85%, 80%)">&#171;Invisible branch not taken here&#187</span>;<br>
&nbsp;&nbsp;res<br>
}</span><br>
<br>
function&nbsp;writeCSR&nbsp;(csr&nbsp;:&nbsp;csreg,&nbsp;value&nbsp;:&nbsp;xlenbits)&nbsp;-&gt;&nbsp;unit&nbsp;=&nbsp;<span style="background-color: hsl(120, 85%, 80%)">{<br>
&nbsp;&nbsp;let&nbsp;res&nbsp;:&nbsp;option(xlenbits)&nbsp;=<br>
&nbsp;&nbsp;<span style="background-color: hsl(0, 85%, 80%)">match&nbsp;(csr,&nbsp;sizeof(xlen))&nbsp;{<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;machine&nbsp;mode&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x300,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;mstatus&nbsp;=&nbsp;legalize_mstatus(mstatus,&nbsp;value);&nbsp;Some(mstatus.bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x301,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;misa&nbsp;=&nbsp;legalize_misa(misa,&nbsp;value);&nbsp;Some(misa.bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x302,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;medeleg&nbsp;=&nbsp;legalize_medeleg(medeleg,&nbsp;value);&nbsp;Some(medeleg.bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x303,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;mideleg&nbsp;=&nbsp;legalize_mideleg(mideleg,&nbsp;value);&nbsp;Some(mideleg.bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x304,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;mie&nbsp;=&nbsp;legalize_mie(mie,&nbsp;value);&nbsp;Some(mie.bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x305,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;Some(set_mtvec(value))&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x306,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;mcounteren&nbsp;=&nbsp;legalize_mcounteren(mcounteren,&nbsp;value);&nbsp;Some(zero_extend(mcounteren.bits()))&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x30A,&nbsp;32)&nbsp;=&gt;&nbsp;{&nbsp;menvcfg&nbsp;=&nbsp;legalize_envcfg(menvcfg,&nbsp;menvcfg.bits()[63&nbsp;..&nbsp;32]&nbsp;@&nbsp;value);&nbsp;Some(menvcfg.bits()[31&nbsp;..&nbsp;0])&nbsp;},<br>
&nbsp;&nbsp;&nbsp;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">(0x30A,&nbsp;64)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 70%)">{&nbsp;menvcfg&nbsp;=&nbsp;legalize_envcfg(menvcfg,&nbsp;value);&nbsp;Some(menvcfg.bits())&nbsp;}</span></span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x310,&nbsp;32)&nbsp;=&gt;&nbsp;{&nbsp;Some(mstatush.bits())&nbsp;},&nbsp;//&nbsp;ignore&nbsp;writes&nbsp;for&nbsp;now<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x31A,&nbsp;32)&nbsp;=&gt;&nbsp;{&nbsp;menvcfg&nbsp;=&nbsp;legalize_envcfg(menvcfg,&nbsp;value&nbsp;@&nbsp;menvcfg.bits()[31&nbsp;..&nbsp;0]);&nbsp;Some(menvcfg.bits()[63&nbsp;..&nbsp;32])&nbsp;},<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x320,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;mcountinhibit&nbsp;=&nbsp;legalize_mcountinhibit(mcountinhibit,&nbsp;value);&nbsp;Some(zero_extend(mcountinhibit.bits()))&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x340,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;mscratch&nbsp;=&nbsp;value;&nbsp;Some(mscratch)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x341,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;Some(set_xret_target(Machine,&nbsp;V0,&nbsp;value))&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x342,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;mcause-&gt;bits()&nbsp;=&nbsp;value;&nbsp;Some(mcause.bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x343,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;mtval&nbsp;=&nbsp;value;&nbsp;Some(mtval)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x344,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;mip&nbsp;=&nbsp;legalize_mip(mip,&nbsp;value);&nbsp;Some(mip.bits())&nbsp;}</span>,<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;//&nbsp;Note:&nbsp;Some(value)&nbsp;returned&nbsp;below&nbsp;is&nbsp;not&nbsp;the&nbsp;legalized&nbsp;value&nbsp;due&nbsp;to&nbsp;locked&nbsp;entries<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3A0,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;pmpWriteCfgReg(0,&nbsp;value);&nbsp;Some(pmpReadCfgReg(0))&nbsp;}</span>,&nbsp;&nbsp;//&nbsp;pmpcfg0<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3A1,&nbsp;32)&nbsp;=&gt;&nbsp;{&nbsp;pmpWriteCfgReg(1,&nbsp;value);&nbsp;Some(pmpReadCfgReg(1))&nbsp;},&nbsp;&nbsp;//&nbsp;pmpcfg1<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3A2,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;pmpWriteCfgReg(2,&nbsp;value);&nbsp;Some(pmpReadCfgReg(2))&nbsp;}</span>,&nbsp;&nbsp;//&nbsp;pmpcfg2<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3A3,&nbsp;32)&nbsp;=&gt;&nbsp;{&nbsp;pmpWriteCfgReg(3,&nbsp;value);&nbsp;Some(pmpReadCfgReg(3))&nbsp;},&nbsp;&nbsp;//&nbsp;pmpcfg3<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B0,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;pmpaddr0&nbsp;&nbsp;=&nbsp;pmpWriteAddr(pmpLocked(pmp0cfg),&nbsp;&nbsp;pmpTORLocked(pmp1cfg),&nbsp;&nbsp;pmpaddr0,&nbsp;&nbsp;value);&nbsp;Some(pmpaddr0)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B1,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;pmpaddr1&nbsp;&nbsp;=&nbsp;pmpWriteAddr(pmpLocked(pmp1cfg),&nbsp;&nbsp;pmpTORLocked(pmp2cfg),&nbsp;&nbsp;pmpaddr1,&nbsp;&nbsp;value);&nbsp;Some(pmpaddr1)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B2,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;pmpaddr2&nbsp;&nbsp;=&nbsp;pmpWriteAddr(pmpLocked(pmp2cfg),&nbsp;&nbsp;pmpTORLocked(pmp3cfg),&nbsp;&nbsp;pmpaddr2,&nbsp;&nbsp;value);&nbsp;Some(pmpaddr2)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B3,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;pmpaddr3&nbsp;&nbsp;=&nbsp;pmpWriteAddr(pmpLocked(pmp3cfg),&nbsp;&nbsp;pmpTORLocked(pmp4cfg),&nbsp;&nbsp;pmpaddr3,&nbsp;&nbsp;value);&nbsp;Some(pmpaddr3)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B4,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;pmpaddr4&nbsp;&nbsp;=&nbsp;pmpWriteAddr(pmpLocked(pmp4cfg),&nbsp;&nbsp;pmpTORLocked(pmp5cfg),&nbsp;&nbsp;pmpaddr4,&nbsp;&nbsp;value);&nbsp;Some(pmpaddr4)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B5,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;pmpaddr5&nbsp;&nbsp;=&nbsp;pmpWriteAddr(pmpLocked(pmp5cfg),&nbsp;&nbsp;pmpTORLocked(pmp6cfg),&nbsp;&nbsp;pmpaddr5,&nbsp;&nbsp;value);&nbsp;Some(pmpaddr5)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B6,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;pmpaddr6&nbsp;&nbsp;=&nbsp;pmpWriteAddr(pmpLocked(pmp6cfg),&nbsp;&nbsp;pmpTORLocked(pmp7cfg),&nbsp;&nbsp;pmpaddr6,&nbsp;&nbsp;value);&nbsp;Some(pmpaddr6)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B7,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;pmpaddr7&nbsp;&nbsp;=&nbsp;pmpWriteAddr(pmpLocked(pmp7cfg),&nbsp;&nbsp;pmpTORLocked(pmp8cfg),&nbsp;&nbsp;pmpaddr7,&nbsp;&nbsp;value);&nbsp;Some(pmpaddr7)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B8,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;pmpaddr8&nbsp;&nbsp;=&nbsp;pmpWriteAddr(pmpLocked(pmp8cfg),&nbsp;&nbsp;pmpTORLocked(pmp9cfg),&nbsp;&nbsp;pmpaddr8,&nbsp;&nbsp;value);&nbsp;Some(pmpaddr8)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3B9,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;pmpaddr9&nbsp;&nbsp;=&nbsp;pmpWriteAddr(pmpLocked(pmp9cfg),&nbsp;&nbsp;pmpTORLocked(pmp10cfg),&nbsp;pmpaddr9,&nbsp;&nbsp;value);&nbsp;Some(pmpaddr9)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3BA,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;pmpaddr10&nbsp;=&nbsp;pmpWriteAddr(pmpLocked(pmp10cfg),&nbsp;pmpTORLocked(pmp11cfg),&nbsp;pmpaddr10,&nbsp;value);&nbsp;Some(pmpaddr10)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3BB,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;pmpaddr11&nbsp;=&nbsp;pmpWriteAddr(pmpLocked(pmp11cfg),&nbsp;pmpTORLocked(pmp12cfg),&nbsp;pmpaddr11,&nbsp;value);&nbsp;Some(pmpaddr11)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3BC,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;pmpaddr12&nbsp;=&nbsp;pmpWriteAddr(pmpLocked(pmp12cfg),&nbsp;pmpTORLocked(pmp13cfg),&nbsp;pmpaddr12,&nbsp;value);&nbsp;Some(pmpaddr12)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3BD,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;pmpaddr13&nbsp;=&nbsp;pmpWriteAddr(pmpLocked(pmp13cfg),&nbsp;pmpTORLocked(pmp14cfg),&nbsp;pmpaddr13,&nbsp;value);&nbsp;Some(pmpaddr13)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3BE,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;pmpaddr14&nbsp;=&nbsp;pmpWriteAddr(pmpLocked(pmp14cfg),&nbsp;pmpTORLocked(pmp15cfg),&nbsp;pmpaddr14,&nbsp;value);&nbsp;Some(pmpaddr14)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x3BF,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;pmpaddr15&nbsp;=&nbsp;pmpWriteAddr(pmpLocked(pmp15cfg),&nbsp;false,&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;pmpaddr15,&nbsp;value);&nbsp;Some(pmpaddr15)&nbsp;}</span>,<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;machine&nbsp;mode&nbsp;counters&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xB00,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;mcycle[(sizeof(xlen)&nbsp;-&nbsp;1)&nbsp;..&nbsp;0]&nbsp;=&nbsp;value;&nbsp;Some(value)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xB02,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;minstret[(sizeof(xlen)&nbsp;-&nbsp;1)&nbsp;..&nbsp;0]&nbsp;=&nbsp;value;&nbsp;minstret_increment&nbsp;=&nbsp;false;&nbsp;Some(value)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xB80,&nbsp;32)&nbsp;=&gt;&nbsp;{&nbsp;mcycle[63&nbsp;..&nbsp;32]&nbsp;=&nbsp;value;&nbsp;Some(value)&nbsp;},<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xB82,&nbsp;32)&nbsp;=&gt;&nbsp;{&nbsp;minstret[63&nbsp;..&nbsp;32]&nbsp;=&nbsp;value;&nbsp;minstret_increment&nbsp;=&nbsp;false;&nbsp;Some(value)&nbsp;},<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;trigger/debug&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x7a0,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;tselect&nbsp;=&nbsp;value;&nbsp;Some(tselect)&nbsp;}</span>,<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;hypervisor&nbsp;extendended&nbsp;supervisor&nbsp;mode&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x34A,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;mtinst&nbsp;=&nbsp;value;&nbsp;Some(mtinst)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x34B,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;mtval2&nbsp;=&nbsp;value;&nbsp;Some(mtval2)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x600,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;hstatus&nbsp;=&nbsp;legalize_hstatus(hstatus,&nbsp;value);&nbsp;Some(hstatus.bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x602,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;hedeleg&nbsp;=&nbsp;legalize_hedeleg(hedeleg,&nbsp;value);&nbsp;Some(hedeleg.bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x603,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;hideleg&nbsp;=&nbsp;legalize_hideleg(hideleg,&nbsp;value);&nbsp;Some(hideleg.bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x604,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;mie&nbsp;=&nbsp;legalize_hie(mie,&nbsp;value);&nbsp;Some(lower_mie_to_hie(mie).bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x606,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;hcounteren&nbsp;=&nbsp;legalize_hcounteren(hcounteren,&nbsp;value);&nbsp;Some(zero_extend(hcounteren.bits()))&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x607,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;hgeie&nbsp;=&nbsp;legalize_hgeie(value);&nbsp;Some(hgeie)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">(0x60A,&nbsp;64)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 70%)">{&nbsp;henvcfg&nbsp;=&nbsp;legalize_envcfg(henvcfg,&nbsp;value);&nbsp;Some(henvcfg.bits())&nbsp;}</span></span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x60A,&nbsp;32)&nbsp;=&gt;&nbsp;{&nbsp;henvcfg&nbsp;=&nbsp;legalize_envcfg(henvcfg,&nbsp;henvcfg.bits()[63&nbsp;..&nbsp;32]&nbsp;@&nbsp;value);&nbsp;Some(henvcfg.bits()[31&nbsp;..&nbsp;0])&nbsp;},<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x61A,&nbsp;32)&nbsp;=&gt;&nbsp;{&nbsp;henvcfg&nbsp;=&nbsp;legalize_envcfg(henvcfg,&nbsp;value&nbsp;@&nbsp;henvcfg.bits()[31&nbsp;..&nbsp;0]);&nbsp;Some(henvcfg.bits()[63&nbsp;..&nbsp;32])&nbsp;},<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x643,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;htval&nbsp;=&nbsp;value;&nbsp;Some(htval)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x644,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;mip&nbsp;=&nbsp;legalize_hip(mip,&nbsp;value);&nbsp;Some(lower_mip_to_hip(mip).bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x645,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;mip&nbsp;=&nbsp;legalize_hvip(mip,&nbsp;value);&nbsp;Some(lower_mip_to_hvip(mip).bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x64A,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;htinst&nbsp;=&nbsp;value;&nbsp;Some(htinst)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x680,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;hgatp&nbsp;=&nbsp;legalize_hgatp(cur_Architecture(),&nbsp;hgatp,&nbsp;value);&nbsp;Some(hgatp)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x605,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;htimedelta[(sizeof(xlen)&nbsp;-&nbsp;1)&nbsp;..&nbsp;0]&nbsp;=&nbsp;value;&nbsp;Some(htimedelta[(sizeof(xlen)&nbsp;-&nbsp;1)&nbsp;..&nbsp;0])}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x615,&nbsp;32)&nbsp;=&gt;&nbsp;{&nbsp;htimedelta[63&nbsp;..&nbsp;32]&nbsp;=&nbsp;value;&nbsp;Some(htimedelta[63&nbsp;..&nbsp;32])},<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;supervisor&nbsp;mode&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x100,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">match&nbsp;cur_virtualization&nbsp;{<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;V0&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 70%)">{&nbsp;mstatus&nbsp;=&nbsp;legalize_sstatus(mstatus,&nbsp;value);&nbsp;Some(mstatus.bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;V1&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 70%)">{&nbsp;vsstatus&nbsp;=&nbsp;legalize_vsstatus(vsstatus,&nbsp;value);&nbsp;Some(vsstatus.bits())&nbsp;}</span><br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x102,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;sedeleg&nbsp;=&nbsp;legalize_sedeleg(sedeleg,&nbsp;value);&nbsp;Some(sedeleg.bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x103,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;sideleg-&gt;bits()&nbsp;=&nbsp;value;&nbsp;Some(sideleg.bits())&nbsp;}</span>,&nbsp;/*&nbsp;TODO:&nbsp;does&nbsp;this&nbsp;need&nbsp;legalization?&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x104,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">match&nbsp;cur_virtualization&nbsp;{<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;V0&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 70%)">{&nbsp;mie&nbsp;=&nbsp;legalize_sie(mie,&nbsp;mideleg,&nbsp;value);&nbsp;Some(lower_mie(mie,&nbsp;mideleg).bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;V1&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 70%)">{&nbsp;mie&nbsp;=&nbsp;legalize_vsie(mie,&nbsp;hideleg,&nbsp;value);&nbsp;Some(lower_mie_to_vsie(mie,&nbsp;hideleg).bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x105,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;Some(set_trap_vector(Supervisor,&nbsp;cur_virtualization,&nbsp;value))&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x106,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;scounteren&nbsp;=&nbsp;legalize_scounteren(scounteren,&nbsp;value);&nbsp;Some(zero_extend(scounteren.bits()))&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x10A,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;senvcfg&nbsp;=&nbsp;legalize_envcfg(senvcfg,&nbsp;zero_extend(value));&nbsp;Some(senvcfg.bits()[sizeof(xlen)&nbsp;-&nbsp;1&nbsp;..&nbsp;0])&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x140,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">match&nbsp;cur_virtualization&nbsp;{<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;V0&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 70%)">{&nbsp;sscratch&nbsp;=&nbsp;value;&nbsp;Some(sscratch)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;V1&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 70%)">{&nbsp;vsscratch&nbsp;=&nbsp;value;&nbsp;Some(vsscratch)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x141,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;Some(set_xret_target(Supervisor,&nbsp;cur_virtualization,&nbsp;value))&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x142,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">match&nbsp;cur_virtualization&nbsp;{<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;V0&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 70%)">{&nbsp;scause-&gt;bits()&nbsp;=&nbsp;value;&nbsp;Some(scause.bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;V1&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 70%)">{&nbsp;vscause-&gt;bits()&nbsp;=&nbsp;value;&nbsp;Some(vscause.bits())&nbsp;}</span><br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x143,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">match&nbsp;cur_virtualization&nbsp;{<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;V0&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 70%)">{&nbsp;stval&nbsp;=&nbsp;value;&nbsp;Some(stval)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;V1&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 70%)">{&nbsp;vstval&nbsp;=&nbsp;value;&nbsp;Some(vstval)&nbsp;}</span><br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x144,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">match&nbsp;cur_virtualization&nbsp;{<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;V0&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 70%)">{&nbsp;mip&nbsp;=&nbsp;legalize_sip(mip,&nbsp;mideleg,&nbsp;value);&nbsp;Some(lower_mip_to_sip(mip,&nbsp;mideleg).bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;V1&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 70%)">{&nbsp;mip&nbsp;=&nbsp;legalize_vsip(mip,&nbsp;hideleg,&nbsp;value);&nbsp;Some(lower_mip_to_vsip(mip,&nbsp;hideleg).bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x180,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">match&nbsp;cur_virtualization&nbsp;{<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;V0&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 70%)">{&nbsp;satp&nbsp;=&nbsp;legalize_satp(cur_Architecture(),&nbsp;satp,&nbsp;value);&nbsp;Some(satp)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;V1&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;vsatp&nbsp;=&nbsp;legalize_satp(cur_Architecture(),&nbsp;vsatp,&nbsp;value);&nbsp;Some(vsatp)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}</span>,<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;virtual&nbsp;supervisor&nbsp;mode&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x200,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;vsstatus&nbsp;=&nbsp;legalize_vsstatus(vsstatus,&nbsp;value);&nbsp;Some(vsstatus.bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x204,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;mie&nbsp;=&nbsp;legalize_vsie(mie,&nbsp;hideleg,&nbsp;value);&nbsp;Some(lower_mie_to_vsie(mie,&nbsp;hideleg).bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x205,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;Some(set_trap_vector(Supervisor,&nbsp;V1,&nbsp;value))&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x240,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;vsscratch&nbsp;=&nbsp;value;&nbsp;Some(vsscratch)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x241,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;Some(set_xret_target(Supervisor,&nbsp;V1,&nbsp;value))&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x242,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;vscause-&gt;bits()&nbsp;=&nbsp;value;&nbsp;Some(vscause.bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x243,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;vstval&nbsp;=&nbsp;value;&nbsp;Some(vstval)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x244,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;mip&nbsp;=&nbsp;legalize_vsip(mip,&nbsp;hideleg,&nbsp;value);&nbsp;Some(lower_mip_to_vsip(mip,&nbsp;hideleg).bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x280,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{&nbsp;vsatp&nbsp;=&nbsp;value;&nbsp;Some(vsatp)&nbsp;}</span>,<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;user&nbsp;mode:&nbsp;seed&nbsp;(entropy&nbsp;source).&nbsp;writes&nbsp;are&nbsp;ignored&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x015,&nbsp;&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">write_seed_csr()</span>,<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;/*&nbsp;vector&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x008,&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;let&nbsp;vstart_length&nbsp;=&nbsp;get_vlen_pow();&nbsp;vstart&nbsp;=&nbsp;zero_extend(16,&nbsp;value[(vstart_length&nbsp;-&nbsp;1)&nbsp;..&nbsp;0]);&nbsp;Some(zero_extend(vstart))&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x009,&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;vxsat&nbsp;=&nbsp;value[0&nbsp;..&nbsp;0];&nbsp;Some(zero_extend(vxsat))&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x00A,&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;vxrm&nbsp;=&nbsp;value[1&nbsp;..&nbsp;0];&nbsp;Some(zero_extend(vxrm))&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0x00F,&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;vcsr-&gt;bits()&nbsp;=&nbsp;value[2&nbsp;..0];&nbsp;Some(zero_extend(vcsr.bits()))&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xC20,&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;vl&nbsp;=&nbsp;value;&nbsp;Some(vl)&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xC21,&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;vtype-&gt;bits()&nbsp;=&nbsp;value;&nbsp;Some(vtype.bits())&nbsp;}</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;(0xC22,&nbsp;_)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;vlenb&nbsp;=&nbsp;value;&nbsp;Some(vlenb)&nbsp;}</span>,<br>
<br>
&nbsp;&nbsp;&nbsp;&nbsp;_&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">ext_write_CSR(csr,&nbsp;value)</span><br>
&nbsp;&nbsp;}</span>;<br>
&nbsp;&nbsp;<span style="background-color: hsl(0, 85%, 80%)">match&nbsp;res&nbsp;{<br>
&nbsp;&nbsp;&nbsp;&nbsp;Some(v)&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">if&nbsp;&nbsp;&nbsp;get_config_print_reg()<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;then&nbsp;<span style="background-color: hsl(120, 85%, 70%)">print_reg(&quot;CSR&nbsp;&quot;&nbsp;^&nbsp;to_str(csr)&nbsp;^&nbsp;&quot;&nbsp;&lt;-&nbsp;&quot;&nbsp;^&nbsp;BitStr(v)&nbsp;^&nbsp;&quot;&nbsp;(input:&nbsp;&quot;&nbsp;^&nbsp;BitStr(value)&nbsp;^&nbsp;&quot;)&quot;)</span></span><span style="background-color: hsl(0, 85%, 80%)">&#171;Invisible branch not taken here&#187</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;None()&nbsp;&nbsp;=&gt;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">print_bits(&quot;unhandled&nbsp;write&nbsp;to&nbsp;CSR&nbsp;&quot;,&nbsp;csr)</span><br>
&nbsp;&nbsp;}</span><br>
}</span><br>
<br>
function&nbsp;clause&nbsp;execute&nbsp;CSR(csr,&nbsp;rs1,&nbsp;rd,&nbsp;is_imm,&nbsp;op)&nbsp;=&nbsp;<span style="background-color: hsl(120, 85%, 80%)">{<br>
&nbsp;&nbsp;let&nbsp;rs1_val&nbsp;:&nbsp;xlenbits&nbsp;=&nbsp;<span style="background-color: hsl(0, 85%, 80%)">if&nbsp;is_imm&nbsp;then&nbsp;<span style="background-color: hsl(120, 85%, 75%)">zero_extend(rs1)</span>&nbsp;else&nbsp;<span style="background-color: hsl(120, 85%, 75%)">X(rs1)</span></span>;<br>
&nbsp;&nbsp;let&nbsp;isWrite&nbsp;:&nbsp;bool&nbsp;=&nbsp;<span style="background-color: hsl(0, 85%, 80%)">match&nbsp;op&nbsp;{<br>
&nbsp;&nbsp;&nbsp;&nbsp;CSRRW&nbsp;&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">true</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;_&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 75%)">if&nbsp;is_imm&nbsp;then&nbsp;<span style="background-color: hsl(120, 85%, 70%)">unsigned(rs1_val)&nbsp;!=&nbsp;0</span>&nbsp;else&nbsp;<span style="background-color: hsl(120, 85%, 70%)">unsigned(rs1)&nbsp;!=&nbsp;0</span></span><br>
&nbsp;&nbsp;}</span>;<br>
&nbsp;&nbsp;<span style="background-color: hsl(0, 85%, 80%)">if&nbsp;not(check_CSR(csr,&nbsp;cur_privilege,&nbsp;cur_virtualization,&nbsp;isWrite))<br>
&nbsp;&nbsp;then&nbsp;<span style="background-color: hsl(120, 85%, 75%)">{<br>
&nbsp;&nbsp;&nbsp;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">if&nbsp;<span style="background-color: hsl(0, 85%, 70%)">haveHExt()&nbsp;&&nbsp;<span style="background-color: hsl(120, 85%, 70%)">csr_access_raises_virtual_instr(csr,&nbsp;cur_privilege,&nbsp;cur_virtualization,&nbsp;isWrite)</span></span><br>
&nbsp;&nbsp;&nbsp;&nbsp;then&nbsp;<span style="background-color: hsl(120, 85%, 70%)">handle_virtual_instr()</span><br>
&nbsp;&nbsp;&nbsp;&nbsp;else&nbsp;<span style="background-color: hsl(120, 85%, 70%)">handle_illegal()</span></span>;<br>
&nbsp;&nbsp;&nbsp;&nbsp;RETIRE_FAIL<br>
&nbsp;&nbsp;}</span><br>
&nbsp;&nbsp;else&nbsp;<span style="background-color: hsl(120, 85%, 75%)">if&nbsp;not(ext_check_CSR(csr,&nbsp;cur_privilege,&nbsp;isWrite))<br>
&nbsp;&nbsp;then&nbsp;<span style="background-color: hsl(0, 85%, 75%)">{&nbsp;ext_check_CSR_fail();&nbsp;RETIRE_FAIL&nbsp;}</span><br>
&nbsp;&nbsp;else&nbsp;<span style="background-color: hsl(120, 85%, 70%)">{<br>
&nbsp;&nbsp;&nbsp;&nbsp;let&nbsp;csr_val&nbsp;=&nbsp;readCSR(csr);&nbsp;/*&nbsp;could&nbsp;have&nbsp;side-effects,&nbsp;so&nbsp;technically&nbsp;shouldn't&nbsp;perform&nbsp;for&nbsp;CSRW[I]&nbsp;with&nbsp;rd&nbsp;==&nbsp;0&nbsp;*/<br>
&nbsp;&nbsp;&nbsp;&nbsp;<span style="background-color: hsl(0, 85%, 75%)">if&nbsp;isWrite&nbsp;then&nbsp;<span style="background-color: hsl(120, 85%, 65%)">{<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;let&nbsp;new_val&nbsp;:&nbsp;xlenbits&nbsp;=&nbsp;<span style="background-color: hsl(0, 85%, 70%)">match&nbsp;op&nbsp;{<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;CSRRW&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 60%)">rs1_val</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;CSRRS&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 60%)">csr_val&nbsp;|&nbsp;rs1_val</span>,<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;CSRRC&nbsp;=&gt;&nbsp;<span style="background-color: hsl(120, 85%, 60%)">csr_val&nbsp;&&nbsp;~(rs1_val)</span><br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;}</span>;<br>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;writeCSR(csr,&nbsp;new_val)<br>
&nbsp;&nbsp;&nbsp;&nbsp;}</span></span>;<br>
&nbsp;&nbsp;&nbsp;&nbsp;X(rd)&nbsp;=&nbsp;csr_val;<br>
&nbsp;&nbsp;&nbsp;&nbsp;RETIRE_SUCCESS<br>
&nbsp;&nbsp;}</span></span></span><br>
}</span><br>
<br>
mapping&nbsp;maybe_i&nbsp;:&nbsp;bool&nbsp;&lt;-&gt;&nbsp;string&nbsp;=&nbsp;{<br>
&nbsp;&nbsp;true&nbsp;&nbsp;&lt;-&gt;&nbsp;&quot;i&quot;,<br>
&nbsp;&nbsp;false&nbsp;&lt;-&gt;&nbsp;&quot;&quot;<br>
}<br>
<br>
mapping&nbsp;csr_mnemonic&nbsp;:&nbsp;csrop&nbsp;&lt;-&gt;&nbsp;string&nbsp;=&nbsp;{<br>
&nbsp;&nbsp;CSRRW&nbsp;&lt;-&gt;&nbsp;<span style="background-color: hsl(120, 85%, 80%)">&quot;csrrw&quot;</span>,<br>
&nbsp;&nbsp;CSRRS&nbsp;&lt;-&gt;&nbsp;<span style="background-color: hsl(120, 85%, 80%)">&quot;csrrs&quot;</span>,<br>
&nbsp;&nbsp;CSRRC&nbsp;&lt;-&gt;&nbsp;<span style="background-color: hsl(120, 85%, 80%)">&quot;csrrc&quot;</span><br>
}<br>
<br>
mapping&nbsp;clause&nbsp;assembly&nbsp;=&nbsp;CSR(csr,&nbsp;rs1,&nbsp;rd,&nbsp;true,&nbsp;op)<br>
&nbsp;&nbsp;&lt;-&gt;&nbsp;<span style="background-color: hsl(120, 85%, 80%)">csr_mnemonic(op)&nbsp;^&nbsp;&quot;i&quot;&nbsp;^&nbsp;spc()&nbsp;^&nbsp;reg_name(rd)&nbsp;&nbsp;^&nbsp;sep()&nbsp;^&nbsp;csr_name_map(csr)&nbsp;^&nbsp;sep()&nbsp;^&nbsp;hex_bits_5(rs1)</span><br>
mapping&nbsp;clause&nbsp;assembly&nbsp;=&nbsp;CSR(csr,&nbsp;rs1,&nbsp;rd,&nbsp;false,&nbsp;op)<br>
&nbsp;&nbsp;&lt;-&gt;&nbsp;<span style="background-color: hsl(120, 85%, 80%)">csr_mnemonic(op)&nbsp;^&nbsp;spc()&nbsp;^&nbsp;reg_name(rd)&nbsp;^&nbsp;sep()&nbsp;^&nbsp;csr_name_map(csr)&nbsp;^&nbsp;sep()&nbsp;^&nbsp;reg_name(rs1)</span><br>
</code>
</body>
</html>
