
Implementaci贸n de un Sumador con FSM y un cron贸metro en FPGA con Quartus y Verilog

 Descripci贸n

Este proyecto fue el examen argumentativo de la unidad TE2002B, donde implement茅 un cron贸metro y un sumador con FSM que va desde N hasta 0.

锔 Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (Ejemplo: Cyclone IV, MAX10)

Cable de programaci贸n JTAG


 Estructura del Proyecto

/Argumentativo

 Chronometer.v # M贸dulo de cron贸metro

 Chronometer.qpf # Archivo del proyecto en Quartus

 Chronometer.qsf # Archivo de configuraci贸n del FPGA

 README.md # Este archivo

 SumModule.v # M贸dulo de sumador

 SumModule.qpf # Archivo del proyecto en Quartus

 SumModule.qsf # Archivo de configuraci贸n del FPGA



