TimeQuest Timing Analyzer report for pepinosDigitais
Mon Aug 28 18:29:52 2023
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'move_y'
 12. Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 13. Slow Model Setup: 'clock_50M'
 14. Slow Model Hold: 'move_y'
 15. Slow Model Hold: 'clock_50M'
 16. Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 17. Slow Model Minimum Pulse Width: 'move_y'
 18. Slow Model Minimum Pulse Width: 'clock_50M'
 19. Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'move_y'
 30. Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 31. Fast Model Setup: 'clock_50M'
 32. Fast Model Hold: 'move_y'
 33. Fast Model Hold: 'clock_50M'
 34. Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 35. Fast Model Minimum Pulse Width: 'move_y'
 36. Fast Model Minimum Pulse Width: 'clock_50M'
 37. Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pepinosDigitais                                                 ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                             ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; Clock Name                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                      ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; clock_25M_divider:inst_clock_25M|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_25M_divider:inst_clock_25M|clk_out } ;
; clock_50M                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50M }                                ;
; move_y                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { move_y }                                   ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 29.33 MHz  ; 29.33 MHz       ; move_y                                   ;      ;
; 124.88 MHz ; 124.88 MHz      ; clock_25M_divider:inst_clock_25M|clk_out ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow Model Setup Summary                                           ;
+------------------------------------------+---------+---------------+
; Clock                                    ; Slack   ; End Point TNS ;
+------------------------------------------+---------+---------------+
; move_y                                   ; -16.549 ; -486.296      ;
; clock_25M_divider:inst_clock_25M|clk_out ; -13.468 ; -442.061      ;
; clock_50M                                ; 1.996   ; 0.000         ;
+------------------------------------------+---------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; move_y                                   ; -4.083 ; -8.024        ;
; clock_50M                                ; -1.726 ; -1.726        ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.813  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; move_y                                   ; -4.861 ; -108.534      ;
; clock_50M                                ; -1.380 ; -2.380        ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -52.000       ;
+------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'move_y'                                                                          ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -16.549 ; pos[3]    ; pos[8]  ; move_y       ; move_y      ; 0.500        ; -5.884     ; 10.212     ;
; -16.425 ; pos[2]    ; pos[8]  ; move_y       ; move_y      ; 0.500        ; -5.747     ; 10.225     ;
; -16.300 ; pos[3]    ; pos[31] ; move_y       ; move_y      ; 0.500        ; -5.901     ; 9.934      ;
; -16.209 ; pos[3]    ; pos[16] ; move_y       ; move_y      ; 0.500        ; -5.896     ; 9.862      ;
; -16.209 ; pos[3]    ; pos[28] ; move_y       ; move_y      ; 0.500        ; -5.996     ; 9.887      ;
; -16.176 ; pos[2]    ; pos[31] ; move_y       ; move_y      ; 0.500        ; -5.764     ; 9.947      ;
; -16.161 ; pos[3]    ; pos[25] ; move_y       ; move_y      ; 0.500        ; -6.051     ; 9.770      ;
; -16.135 ; pos[3]    ; pos[9]  ; move_y       ; move_y      ; 0.500        ; -5.883     ; 9.562      ;
; -16.133 ; pos[3]    ; pos[6]  ; move_y       ; move_y      ; 0.500        ; -5.882     ; 9.564      ;
; -16.117 ; pos[3]    ; pos[19] ; move_y       ; move_y      ; 0.500        ; -6.003     ; 9.790      ;
; -16.112 ; pos[3]    ; pos[18] ; move_y       ; move_y      ; 0.500        ; -5.997     ; 9.780      ;
; -16.090 ; pos[3]    ; pos[10] ; move_y       ; move_y      ; 0.500        ; -5.887     ; 9.555      ;
; -16.085 ; pos[2]    ; pos[16] ; move_y       ; move_y      ; 0.500        ; -5.759     ; 9.875      ;
; -16.085 ; pos[2]    ; pos[28] ; move_y       ; move_y      ; 0.500        ; -5.859     ; 9.900      ;
; -16.046 ; pos[3]    ; pos[30] ; move_y       ; move_y      ; 0.500        ; -6.090     ; 9.341      ;
; -16.037 ; pos[2]    ; pos[25] ; move_y       ; move_y      ; 0.500        ; -5.914     ; 9.783      ;
; -16.024 ; pos[3]    ; pos[17] ; move_y       ; move_y      ; 0.500        ; -6.048     ; 9.637      ;
; -16.020 ; pos[3]    ; pos[22] ; move_y       ; move_y      ; 0.500        ; -6.343     ; 9.337      ;
; -16.015 ; pos[3]    ; pos[24] ; move_y       ; move_y      ; 0.500        ; -6.343     ; 9.332      ;
; -16.011 ; pos[2]    ; pos[9]  ; move_y       ; move_y      ; 0.500        ; -5.746     ; 9.575      ;
; -16.009 ; pos[2]    ; pos[6]  ; move_y       ; move_y      ; 0.500        ; -5.745     ; 9.577      ;
; -15.999 ; pos[3]    ; pos[15] ; move_y       ; move_y      ; 0.500        ; -5.905     ; 9.602      ;
; -15.993 ; pos[2]    ; pos[19] ; move_y       ; move_y      ; 0.500        ; -5.866     ; 9.803      ;
; -15.988 ; pos[3]    ; pos[27] ; move_y       ; move_y      ; 0.500        ; -5.681     ; 9.651      ;
; -15.988 ; pos[2]    ; pos[18] ; move_y       ; move_y      ; 0.500        ; -5.860     ; 9.793      ;
; -15.984 ; pos[3]    ; pos[4]  ; move_y       ; move_y      ; 0.500        ; -6.549     ; 9.103      ;
; -15.983 ; pos[3]    ; pos[23] ; move_y       ; move_y      ; 0.500        ; -5.903     ; 9.599      ;
; -15.966 ; pos[2]    ; pos[10] ; move_y       ; move_y      ; 0.500        ; -5.750     ; 9.568      ;
; -15.962 ; pos[3]    ; pos[13] ; move_y       ; move_y      ; 0.500        ; -5.906     ; 9.599      ;
; -15.936 ; pos[3]    ; pos[20] ; move_y       ; move_y      ; 0.500        ; -5.896     ; 9.596      ;
; -15.934 ; pos[3]    ; pos[11] ; move_y       ; move_y      ; 0.500        ; -5.883     ; 9.561      ;
; -15.927 ; pos[3]    ; pos[12] ; move_y       ; move_y      ; 0.500        ; -5.890     ; 9.538      ;
; -15.922 ; pos[2]    ; pos[30] ; move_y       ; move_y      ; 0.500        ; -5.953     ; 9.354      ;
; -15.900 ; pos[2]    ; pos[17] ; move_y       ; move_y      ; 0.500        ; -5.911     ; 9.650      ;
; -15.896 ; pos[2]    ; pos[22] ; move_y       ; move_y      ; 0.500        ; -6.206     ; 9.350      ;
; -15.891 ; pos[2]    ; pos[24] ; move_y       ; move_y      ; 0.500        ; -6.206     ; 9.345      ;
; -15.890 ; pos[3]    ; pos[14] ; move_y       ; move_y      ; 0.500        ; -5.890     ; 9.539      ;
; -15.886 ; pos[3]    ; pos[21] ; move_y       ; move_y      ; 0.500        ; -5.901     ; 9.493      ;
; -15.884 ; pos[3]    ; pos[8]  ; move_y       ; move_y      ; 1.000        ; -5.719     ; 10.212     ;
; -15.875 ; pos[2]    ; pos[15] ; move_y       ; move_y      ; 0.500        ; -5.768     ; 9.615      ;
; -15.864 ; pos[2]    ; pos[27] ; move_y       ; move_y      ; 0.500        ; -5.544     ; 9.664      ;
; -15.860 ; pos[2]    ; pos[4]  ; move_y       ; move_y      ; 0.500        ; -6.412     ; 9.116      ;
; -15.859 ; pos[2]    ; pos[23] ; move_y       ; move_y      ; 0.500        ; -5.766     ; 9.612      ;
; -15.841 ; pos[3]    ; pos[29] ; move_y       ; move_y      ; 0.500        ; -6.087     ; 9.330      ;
; -15.838 ; pos[2]    ; pos[13] ; move_y       ; move_y      ; 0.500        ; -5.769     ; 9.612      ;
; -15.828 ; pos[3]    ; pos[5]  ; move_y       ; move_y      ; 0.500        ; -5.902     ; 9.473      ;
; -15.827 ; pos[3]    ; pos[7]  ; move_y       ; move_y      ; 0.500        ; -5.902     ; 9.477      ;
; -15.812 ; pos[2]    ; pos[20] ; move_y       ; move_y      ; 0.500        ; -5.759     ; 9.609      ;
; -15.810 ; pos[2]    ; pos[11] ; move_y       ; move_y      ; 0.500        ; -5.746     ; 9.574      ;
; -15.803 ; pos[2]    ; pos[12] ; move_y       ; move_y      ; 0.500        ; -5.753     ; 9.551      ;
; -15.778 ; pos[3]    ; pos[26] ; move_y       ; move_y      ; 0.500        ; -5.683     ; 9.594      ;
; -15.766 ; pos[2]    ; pos[14] ; move_y       ; move_y      ; 0.500        ; -5.753     ; 9.552      ;
; -15.762 ; pos[2]    ; pos[21] ; move_y       ; move_y      ; 0.500        ; -5.764     ; 9.506      ;
; -15.760 ; pos[2]    ; pos[8]  ; move_y       ; move_y      ; 1.000        ; -5.582     ; 10.225     ;
; -15.717 ; pos[2]    ; pos[29] ; move_y       ; move_y      ; 0.500        ; -5.950     ; 9.343      ;
; -15.704 ; pos[2]    ; pos[5]  ; move_y       ; move_y      ; 0.500        ; -5.765     ; 9.486      ;
; -15.703 ; pos[2]    ; pos[7]  ; move_y       ; move_y      ; 0.500        ; -5.765     ; 9.490      ;
; -15.654 ; pos[2]    ; pos[26] ; move_y       ; move_y      ; 0.500        ; -5.546     ; 9.607      ;
; -15.635 ; pos[3]    ; pos[31] ; move_y       ; move_y      ; 1.000        ; -5.736     ; 9.934      ;
; -15.544 ; pos[3]    ; pos[16] ; move_y       ; move_y      ; 1.000        ; -5.731     ; 9.862      ;
; -15.544 ; pos[3]    ; pos[28] ; move_y       ; move_y      ; 1.000        ; -5.831     ; 9.887      ;
; -15.511 ; pos[2]    ; pos[31] ; move_y       ; move_y      ; 1.000        ; -5.599     ; 9.947      ;
; -15.496 ; pos[3]    ; pos[25] ; move_y       ; move_y      ; 1.000        ; -5.886     ; 9.770      ;
; -15.470 ; pos[3]    ; pos[9]  ; move_y       ; move_y      ; 1.000        ; -5.718     ; 9.562      ;
; -15.468 ; pos[3]    ; pos[6]  ; move_y       ; move_y      ; 1.000        ; -5.717     ; 9.564      ;
; -15.452 ; pos[3]    ; pos[19] ; move_y       ; move_y      ; 1.000        ; -5.838     ; 9.790      ;
; -15.447 ; pos[3]    ; pos[18] ; move_y       ; move_y      ; 1.000        ; -5.832     ; 9.780      ;
; -15.425 ; pos[3]    ; pos[10] ; move_y       ; move_y      ; 1.000        ; -5.722     ; 9.555      ;
; -15.422 ; pos[3]    ; pos[2]  ; move_y       ; move_y      ; 0.500        ; -5.663     ; 9.433      ;
; -15.420 ; pos[2]    ; pos[16] ; move_y       ; move_y      ; 1.000        ; -5.594     ; 9.875      ;
; -15.420 ; pos[2]    ; pos[28] ; move_y       ; move_y      ; 1.000        ; -5.694     ; 9.900      ;
; -15.403 ; pos[3]    ; pos[3]  ; move_y       ; move_y      ; 0.500        ; -5.526     ; 9.428      ;
; -15.381 ; pos[3]    ; pos[30] ; move_y       ; move_y      ; 1.000        ; -5.925     ; 9.341      ;
; -15.372 ; pos[2]    ; pos[25] ; move_y       ; move_y      ; 1.000        ; -5.749     ; 9.783      ;
; -15.359 ; pos[3]    ; pos[17] ; move_y       ; move_y      ; 1.000        ; -5.883     ; 9.637      ;
; -15.355 ; pos[3]    ; pos[22] ; move_y       ; move_y      ; 1.000        ; -6.178     ; 9.337      ;
; -15.350 ; pos[3]    ; pos[24] ; move_y       ; move_y      ; 1.000        ; -6.178     ; 9.332      ;
; -15.346 ; pos[2]    ; pos[9]  ; move_y       ; move_y      ; 1.000        ; -5.581     ; 9.575      ;
; -15.344 ; pos[2]    ; pos[6]  ; move_y       ; move_y      ; 1.000        ; -5.580     ; 9.577      ;
; -15.334 ; pos[3]    ; pos[15] ; move_y       ; move_y      ; 1.000        ; -5.740     ; 9.602      ;
; -15.328 ; pos[2]    ; pos[19] ; move_y       ; move_y      ; 1.000        ; -5.701     ; 9.803      ;
; -15.323 ; pos[3]    ; pos[27] ; move_y       ; move_y      ; 1.000        ; -5.516     ; 9.651      ;
; -15.323 ; pos[2]    ; pos[18] ; move_y       ; move_y      ; 1.000        ; -5.695     ; 9.793      ;
; -15.319 ; pos[3]    ; pos[4]  ; move_y       ; move_y      ; 1.000        ; -6.384     ; 9.103      ;
; -15.318 ; pos[3]    ; pos[23] ; move_y       ; move_y      ; 1.000        ; -5.738     ; 9.599      ;
; -15.301 ; pos[2]    ; pos[10] ; move_y       ; move_y      ; 1.000        ; -5.585     ; 9.568      ;
; -15.298 ; pos[2]    ; pos[2]  ; move_y       ; move_y      ; 0.500        ; -5.526     ; 9.446      ;
; -15.297 ; pos[3]    ; pos[13] ; move_y       ; move_y      ; 1.000        ; -5.741     ; 9.599      ;
; -15.279 ; pos[2]    ; pos[3]  ; move_y       ; move_y      ; 0.500        ; -5.389     ; 9.441      ;
; -15.271 ; pos[3]    ; pos[20] ; move_y       ; move_y      ; 1.000        ; -5.731     ; 9.596      ;
; -15.269 ; pos[3]    ; pos[11] ; move_y       ; move_y      ; 1.000        ; -5.718     ; 9.561      ;
; -15.262 ; pos[3]    ; pos[12] ; move_y       ; move_y      ; 1.000        ; -5.725     ; 9.538      ;
; -15.257 ; pos[2]    ; pos[30] ; move_y       ; move_y      ; 1.000        ; -5.788     ; 9.354      ;
; -15.235 ; pos[2]    ; pos[17] ; move_y       ; move_y      ; 1.000        ; -5.746     ; 9.650      ;
; -15.231 ; pos[2]    ; pos[22] ; move_y       ; move_y      ; 1.000        ; -6.041     ; 9.350      ;
; -15.226 ; pos[2]    ; pos[24] ; move_y       ; move_y      ; 1.000        ; -6.041     ; 9.345      ;
; -15.225 ; pos[3]    ; pos[14] ; move_y       ; move_y      ; 1.000        ; -5.725     ; 9.539      ;
; -15.221 ; pos[3]    ; pos[21] ; move_y       ; move_y      ; 1.000        ; -5.736     ; 9.493      ;
; -15.210 ; pos[2]    ; pos[15] ; move_y       ; move_y      ; 1.000        ; -5.603     ; 9.615      ;
; -15.199 ; pos[2]    ; pos[27] ; move_y       ; move_y      ; 1.000        ; -5.379     ; 9.664      ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                           ;
+---------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node       ; Launch Clock ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+
; -13.468 ; pos[3]    ; vga_g[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.529     ; 6.475      ;
; -13.467 ; pos[3]    ; vga_g[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.529     ; 6.474      ;
; -13.308 ; pos[3]    ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.506     ; 6.338      ;
; -13.308 ; pos[3]    ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.506     ; 6.338      ;
; -13.305 ; pos[3]    ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.506     ; 6.335      ;
; -13.305 ; pos[3]    ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.506     ; 6.335      ;
; -13.305 ; pos[3]    ; vga_b[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.506     ; 6.335      ;
; -13.305 ; pos[3]    ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.506     ; 6.335      ;
; -13.305 ; pos[3]    ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.506     ; 6.335      ;
; -13.304 ; pos[3]    ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.506     ; 6.334      ;
; -13.250 ; pos[3]    ; vga_g[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.536     ; 6.250      ;
; -13.247 ; pos[3]    ; vga_g[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.536     ; 6.247      ;
; -13.237 ; pos[3]    ; vga_g[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.529     ; 6.244      ;
; -13.193 ; pos[2]    ; vga_g[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.392     ; 6.337      ;
; -13.192 ; pos[2]    ; vga_g[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.392     ; 6.336      ;
; -13.177 ; pos[3]    ; vga_r[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.536     ; 6.177      ;
; -13.176 ; pos[3]    ; vga_r[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.536     ; 6.176      ;
; -13.033 ; pos[2]    ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.369     ; 6.200      ;
; -13.033 ; pos[2]    ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.369     ; 6.200      ;
; -13.032 ; pos[3]    ; vga_r[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.536     ; 6.032      ;
; -13.032 ; pos[3]    ; vga_r[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.536     ; 6.032      ;
; -13.032 ; pos[3]    ; vga_r[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.536     ; 6.032      ;
; -13.030 ; pos[2]    ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.369     ; 6.197      ;
; -13.030 ; pos[2]    ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.369     ; 6.197      ;
; -13.030 ; pos[2]    ; vga_b[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.369     ; 6.197      ;
; -13.030 ; pos[2]    ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.369     ; 6.197      ;
; -13.030 ; pos[2]    ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.369     ; 6.197      ;
; -13.029 ; pos[2]    ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.369     ; 6.196      ;
; -13.027 ; pos[3]    ; vga_r[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.536     ; 6.027      ;
; -13.027 ; pos[3]    ; vga_r[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.536     ; 6.027      ;
; -12.975 ; pos[2]    ; vga_g[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.399     ; 6.112      ;
; -12.972 ; pos[2]    ; vga_g[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.399     ; 6.109      ;
; -12.962 ; pos[2]    ; vga_g[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.392     ; 6.106      ;
; -12.918 ; pos[3]    ; vga_g[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.529     ; 5.925      ;
; -12.902 ; pos[2]    ; vga_r[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.399     ; 6.039      ;
; -12.901 ; pos[2]    ; vga_r[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.399     ; 6.038      ;
; -12.871 ; pos[3]    ; vga_b[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.512     ; 5.895      ;
; -12.863 ; pos[3]    ; vga_b[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.506     ; 5.893      ;
; -12.848 ; pos[3]    ; vga_g[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.536     ; 5.848      ;
; -12.803 ; pos[3]    ; vga_g[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.364     ; 6.475      ;
; -12.802 ; pos[3]    ; vga_g[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.364     ; 6.474      ;
; -12.791 ; pos[2]    ; vga_r[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.399     ; 5.928      ;
; -12.791 ; pos[2]    ; vga_r[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.399     ; 5.928      ;
; -12.791 ; pos[2]    ; vga_r[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.399     ; 5.928      ;
; -12.786 ; pos[2]    ; vga_r[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.399     ; 5.923      ;
; -12.786 ; pos[2]    ; vga_r[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.399     ; 5.923      ;
; -12.781 ; pos[3]    ; vga_r[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.536     ; 5.781      ;
; -12.756 ; pos[3]    ; vga_g[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.519     ; 5.773      ;
; -12.743 ; pos[3]    ; vga_g[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.519     ; 5.760      ;
; -12.723 ; pos[2]    ; vga_b[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.375     ; 5.884      ;
; -12.720 ; pos[3]    ; vga_r[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.512     ; 5.744      ;
; -12.702 ; pos[3]    ; vga_g[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.529     ; 5.709      ;
; -12.643 ; pos[3]    ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.341     ; 6.338      ;
; -12.643 ; pos[3]    ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.341     ; 6.338      ;
; -12.643 ; pos[2]    ; vga_g[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.392     ; 5.787      ;
; -12.640 ; pos[3]    ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.341     ; 6.335      ;
; -12.640 ; pos[3]    ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.341     ; 6.335      ;
; -12.640 ; pos[3]    ; vga_b[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.341     ; 6.335      ;
; -12.640 ; pos[3]    ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.341     ; 6.335      ;
; -12.640 ; pos[3]    ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.341     ; 6.335      ;
; -12.639 ; pos[3]    ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.341     ; 6.334      ;
; -12.605 ; pos[3]    ; vga_r[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.536     ; 5.605      ;
; -12.588 ; pos[2]    ; vga_b[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.369     ; 5.755      ;
; -12.585 ; pos[3]    ; vga_g[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.371     ; 6.250      ;
; -12.582 ; pos[3]    ; vga_g[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.371     ; 6.247      ;
; -12.573 ; pos[2]    ; vga_g[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.399     ; 5.710      ;
; -12.572 ; pos[3]    ; vga_g[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.364     ; 6.244      ;
; -12.555 ; pos[2]    ; vga_r[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.375     ; 5.716      ;
; -12.528 ; pos[2]    ; vga_g[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.227     ; 6.337      ;
; -12.527 ; pos[2]    ; vga_g[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.227     ; 6.336      ;
; -12.512 ; pos[3]    ; vga_r[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.371     ; 6.177      ;
; -12.511 ; pos[3]    ; vga_r[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.371     ; 6.176      ;
; -12.506 ; pos[2]    ; vga_r[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.399     ; 5.643      ;
; -12.481 ; pos[2]    ; vga_g[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.382     ; 5.635      ;
; -12.468 ; pos[2]    ; vga_g[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.382     ; 5.622      ;
; -12.427 ; pos[2]    ; vga_g[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.392     ; 5.571      ;
; -12.368 ; pos[2]    ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.204     ; 6.200      ;
; -12.368 ; pos[2]    ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.204     ; 6.200      ;
; -12.367 ; pos[3]    ; vga_r[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.371     ; 6.032      ;
; -12.367 ; pos[3]    ; vga_r[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.371     ; 6.032      ;
; -12.367 ; pos[3]    ; vga_r[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.371     ; 6.032      ;
; -12.365 ; pos[2]    ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.204     ; 6.197      ;
; -12.365 ; pos[2]    ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.204     ; 6.197      ;
; -12.365 ; pos[2]    ; vga_b[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.204     ; 6.197      ;
; -12.365 ; pos[2]    ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.204     ; 6.197      ;
; -12.365 ; pos[2]    ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.204     ; 6.197      ;
; -12.364 ; pos[2]    ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.204     ; 6.196      ;
; -12.364 ; pos[2]    ; vga_r[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -7.399     ; 5.501      ;
; -12.362 ; pos[3]    ; vga_r[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.371     ; 6.027      ;
; -12.362 ; pos[3]    ; vga_r[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.371     ; 6.027      ;
; -12.310 ; pos[2]    ; vga_g[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.234     ; 6.112      ;
; -12.307 ; pos[2]    ; vga_g[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.234     ; 6.109      ;
; -12.297 ; pos[2]    ; vga_g[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.227     ; 6.106      ;
; -12.253 ; pos[3]    ; vga_g[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.364     ; 5.925      ;
; -12.237 ; pos[2]    ; vga_r[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.234     ; 6.039      ;
; -12.236 ; pos[2]    ; vga_r[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.234     ; 6.038      ;
; -12.206 ; pos[3]    ; vga_b[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.347     ; 5.895      ;
; -12.198 ; pos[3]    ; vga_b[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.341     ; 5.893      ;
; -12.183 ; pos[3]    ; vga_g[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.371     ; 5.848      ;
; -12.126 ; pos[2]    ; vga_r[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -7.234     ; 5.928      ;
+---------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50M'                                                                                                                                                                 ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 1.996 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.500        ; 1.867      ; 0.657      ;
; 2.496 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 1.000        ; 1.867      ; 0.657      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'move_y'                                                                          ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -4.083 ; move_y    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 9.696      ; 5.613      ;
; -3.941 ; move_y    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 9.559      ; 5.618      ;
; -3.918 ; move_y    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 9.531      ; 5.613      ;
; -3.776 ; move_y    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 9.394      ; 5.618      ;
; -3.583 ; move_y    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 9.696      ; 5.613      ;
; -3.441 ; move_y    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 9.559      ; 5.618      ;
; -3.418 ; move_y    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 9.531      ; 5.613      ;
; -3.396 ; pos[0]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 6.650      ; 3.254      ;
; -3.326 ; pos[1]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 6.549      ; 3.223      ;
; -3.276 ; move_y    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 9.394      ; 5.618      ;
; -3.076 ; pos[0]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 6.787      ; 3.711      ;
; -3.061 ; pos[0]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 6.815      ; 3.254      ;
; -2.991 ; pos[1]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 6.714      ; 3.223      ;
; -2.741 ; pos[0]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 6.952      ; 3.711      ;
; -2.705 ; pos[1]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 6.686      ; 3.981      ;
; -2.370 ; pos[1]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 6.851      ; 3.981      ;
; -2.204 ; pos[2]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.361      ; 3.157      ;
; -1.869 ; pos[2]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.526      ; 3.157      ;
; -1.721 ; pos[31]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.736      ; 4.015      ;
; -1.579 ; pos[31]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.599      ; 4.020      ;
; -1.569 ; pos[2]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.498      ; 3.929      ;
; -1.523 ; pos[3]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.361      ; 3.838      ;
; -1.490 ; pos[4]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 6.384      ; 4.894      ;
; -1.485 ; pos[24]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 6.178      ; 4.693      ;
; -1.386 ; pos[31]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.901      ; 4.015      ;
; -1.348 ; pos[4]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 6.247      ; 4.899      ;
; -1.343 ; pos[24]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 6.041      ; 4.698      ;
; -1.244 ; pos[31]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.764      ; 4.020      ;
; -1.234 ; pos[2]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.663      ; 3.929      ;
; -1.188 ; pos[3]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.526      ; 3.838      ;
; -1.155 ; pos[4]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 6.549      ; 4.894      ;
; -1.150 ; pos[24]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 6.343      ; 4.693      ;
; -1.121 ; pos[18]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.832      ; 4.711      ;
; -1.111 ; pos[5]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.737      ; 4.626      ;
; -1.076 ; pos[22]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 6.178      ; 5.102      ;
; -1.054 ; pos[30]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.925      ; 4.871      ;
; -1.013 ; pos[4]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 6.412      ; 4.899      ;
; -1.008 ; pos[24]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 6.206      ; 4.698      ;
; -1.004 ; pos[29]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.922      ; 4.918      ;
; -0.979 ; pos[18]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.695      ; 4.716      ;
; -0.969 ; pos[5]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.600      ; 4.631      ;
; -0.934 ; pos[22]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 6.041      ; 5.107      ;
; -0.912 ; pos[30]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.788      ; 4.876      ;
; -0.899 ; pos[17]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.883      ; 4.984      ;
; -0.862 ; pos[29]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.785      ; 4.923      ;
; -0.861 ; pos[23]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.738      ; 4.877      ;
; -0.830 ; pos[15]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.740      ; 4.910      ;
; -0.811 ; pos[28]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.831      ; 5.020      ;
; -0.786 ; pos[18]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.997      ; 4.711      ;
; -0.784 ; pos[20]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.731      ; 4.947      ;
; -0.776 ; pos[5]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.902      ; 4.626      ;
; -0.757 ; pos[17]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.746      ; 4.989      ;
; -0.741 ; pos[22]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 6.343      ; 5.102      ;
; -0.722 ; pos[25]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.886      ; 5.164      ;
; -0.719 ; pos[23]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.601      ; 4.882      ;
; -0.719 ; pos[30]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 6.090      ; 4.871      ;
; -0.693 ; pos[7]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.737      ; 5.044      ;
; -0.688 ; pos[15]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.603      ; 4.915      ;
; -0.669 ; pos[28]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.694      ; 5.025      ;
; -0.669 ; pos[29]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 6.087      ; 4.918      ;
; -0.644 ; pos[18]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.860      ; 4.716      ;
; -0.642 ; pos[20]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.594      ; 4.952      ;
; -0.634 ; pos[5]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.765      ; 4.631      ;
; -0.609 ; pos[13]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.741      ; 5.132      ;
; -0.599 ; pos[22]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 6.206      ; 5.107      ;
; -0.594 ; pos[21]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.736      ; 5.142      ;
; -0.593 ; pos[12]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.725      ; 5.132      ;
; -0.580 ; pos[25]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.749      ; 5.169      ;
; -0.577 ; pos[30]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.953      ; 4.876      ;
; -0.564 ; pos[17]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 6.048      ; 4.984      ;
; -0.551 ; pos[7]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.600      ; 5.049      ;
; -0.527 ; pos[29]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.950      ; 4.923      ;
; -0.526 ; pos[23]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.903      ; 4.877      ;
; -0.495 ; pos[15]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.905      ; 4.910      ;
; -0.476 ; pos[28]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.996      ; 5.020      ;
; -0.467 ; pos[13]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.604      ; 5.137      ;
; -0.452 ; pos[21]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.599      ; 5.147      ;
; -0.451 ; pos[12]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.588      ; 5.137      ;
; -0.449 ; pos[20]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.896      ; 4.947      ;
; -0.444 ; pos[19]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.838      ; 5.394      ;
; -0.422 ; pos[17]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.911      ; 4.989      ;
; -0.415 ; pos[27]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.516      ; 5.101      ;
; -0.399 ; pos[14]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.725      ; 5.326      ;
; -0.387 ; pos[25]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 6.051      ; 5.164      ;
; -0.384 ; pos[23]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.766      ; 4.882      ;
; -0.358 ; pos[7]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.902      ; 5.044      ;
; -0.353 ; pos[11]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.718      ; 5.365      ;
; -0.353 ; pos[15]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.768      ; 4.915      ;
; -0.334 ; pos[28]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.859      ; 5.025      ;
; -0.317 ; pos[6]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 5.717      ; 5.400      ;
; -0.307 ; pos[20]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.759      ; 4.952      ;
; -0.302 ; pos[19]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.701      ; 5.399      ;
; -0.274 ; pos[13]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.906      ; 5.132      ;
; -0.273 ; pos[27]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.379      ; 5.106      ;
; -0.259 ; pos[21]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.901      ; 5.142      ;
; -0.258 ; pos[12]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 5.890      ; 5.132      ;
; -0.257 ; pos[14]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.588      ; 5.331      ;
; -0.245 ; pos[25]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.914      ; 5.169      ;
; -0.216 ; pos[7]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 5.765      ; 5.049      ;
; -0.211 ; pos[11]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 5.581      ; 5.370      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50M'                                                                                                                                                                   ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -1.726 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 1.867      ; 0.657      ;
; -1.226 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 1.867      ; 0.657      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.813 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.079      ;
; 0.819 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.085      ;
; 0.819 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.085      ;
; 0.852 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.118      ;
; 0.945 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.211      ;
; 0.972 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.239      ;
; 1.009 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.275      ;
; 1.010 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.276      ;
; 1.012 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.278      ;
; 1.012 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.278      ;
; 1.027 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.293      ;
; 1.035 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.301      ;
; 1.058 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.324      ;
; 1.079 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.346      ;
; 1.208 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.474      ;
; 1.221 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.487      ;
; 1.237 ; vga:instancia_vga|sy[7] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.504      ;
; 1.273 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.539      ;
; 1.279 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.545      ;
; 1.283 ; vga:instancia_vga|sx[6] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.006     ; 1.543      ;
; 1.285 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.551      ;
; 1.288 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.554      ;
; 1.309 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.575      ;
; 1.344 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.610      ;
; 1.344 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.610      ;
; 1.382 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.648      ;
; 1.390 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.656      ;
; 1.392 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.658      ;
; 1.395 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.661      ;
; 1.395 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.661      ;
; 1.410 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.676      ;
; 1.413 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.679      ;
; 1.415 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.681      ;
; 1.421 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.687      ;
; 1.444 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.710      ;
; 1.461 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.727      ;
; 1.466 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.732      ;
; 1.486 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.752      ;
; 1.489 ; vga:instancia_vga|sy[1] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.756      ;
; 1.492 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.758      ;
; 1.495 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.761      ;
; 1.501 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.768      ;
; 1.513 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.779      ;
; 1.514 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.780      ;
; 1.532 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.798      ;
; 1.540 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.006     ; 1.800      ;
; 1.551 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.817      ;
; 1.552 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.818      ;
; 1.554 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.820      ;
; 1.557 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.823      ;
; 1.563 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.829      ;
; 1.566 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.832      ;
; 1.603 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.869      ;
; 1.604 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.870      ;
; 1.615 ; vga:instancia_vga|sy[8] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.882      ;
; 1.619 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.886      ;
; 1.621 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.887      ;
; 1.623 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.889      ;
; 1.625 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.891      ;
; 1.625 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.891      ;
; 1.634 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.900      ;
; 1.637 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.903      ;
; 1.653 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.920      ;
; 1.675 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.941      ;
; 1.696 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.962      ;
; 1.708 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.974      ;
; 1.716 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.982      ;
; 1.722 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.988      ;
; 1.760 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.026      ;
; 1.761 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.027      ;
; 1.762 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.028      ;
; 1.767 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.033      ;
; 1.778 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.044      ;
; 1.784 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.051      ;
; 1.790 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.056      ;
; 1.798 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.064      ;
; 1.831 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.097      ;
; 1.834 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.100      ;
; 1.834 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.100      ;
; 1.838 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.104      ;
; 1.838 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.104      ;
; 1.839 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.105      ;
; 1.840 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.106      ;
; 1.847 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.114      ;
; 1.859 ; vga:instancia_vga|sx[9] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.009      ; 2.134      ;
; 1.867 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.133      ;
; 1.881 ; vga:instancia_vga|sx[7] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.006     ; 2.141      ;
; 1.905 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.171      ;
; 1.909 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.175      ;
; 1.954 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.015      ; 2.235      ;
; 1.973 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.239      ;
; 1.975 ; vga:instancia_vga|sx[8] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.009      ; 2.250      ;
; 1.976 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.242      ;
; 1.987 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.253      ;
; 2.024 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.290      ;
; 2.044 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.310      ;
; 2.047 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.313      ;
; 2.050 ; vga:instancia_vga|sy[8] ; vga_r[8]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.009     ; 2.307      ;
; 2.066 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.015     ; 2.317      ;
; 2.069 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.335      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'move_y'                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; -4.861 ; -4.861       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[2]                    ;
; -4.861 ; -4.861       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[2]                    ;
; -4.861 ; -4.861       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[2]|datad              ;
; -4.861 ; -4.861       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[2]|datad              ;
; -4.861 ; -4.861       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]                    ;
; -4.861 ; -4.861       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]                    ;
; -4.861 ; -4.861       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]|datac              ;
; -4.861 ; -4.861       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]|datac              ;
; -4.861 ; -4.861       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]~65clkctrl|inclk[0] ;
; -4.861 ; -4.861       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]~65clkctrl|inclk[0] ;
; -4.861 ; -4.861       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]~65clkctrl|outclk   ;
; -4.861 ; -4.861       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]~65clkctrl|outclk   ;
; -4.861 ; -4.861       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]~65|combout         ;
; -4.861 ; -4.861       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]~65|combout         ;
; -1.465 ; -1.465       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[2]                    ;
; -1.465 ; -1.465       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[2]                    ;
; -1.465 ; -1.465       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[2]|datad              ;
; -1.465 ; -1.465       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[2]|datad              ;
; -1.465 ; -1.465       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]                    ;
; -1.465 ; -1.465       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]                    ;
; -1.465 ; -1.465       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]|datac              ;
; -1.465 ; -1.465       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]|datac              ;
; -1.465 ; -1.465       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]~62|combout         ;
; -1.465 ; -1.465       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]~62|combout         ;
; -1.465 ; -1.465       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]~65clkctrl|inclk[0] ;
; -1.465 ; -1.465       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]~65clkctrl|inclk[0] ;
; -1.465 ; -1.465       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]~65clkctrl|outclk   ;
; -1.465 ; -1.465       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]~65clkctrl|outclk   ;
; -1.465 ; -1.465       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]~65|combout         ;
; -1.465 ; -1.465       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]~65|combout         ;
; -1.465 ; -1.465       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]~65|datac           ;
; -1.465 ; -1.465       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]~65|datac           ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; move_y ; Rise       ; move_y                    ;
; -0.731 ; -0.731       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]~62|combout         ;
; -0.731 ; -0.731       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]~62|combout         ;
; -0.731 ; -0.731       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]~65|datac           ;
; -0.731 ; -0.731       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]~65|datac           ;
; -0.494 ; -0.494       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~8|combout      ;
; -0.494 ; -0.494       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~8|combout      ;
; -0.494 ; -0.494       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]~62|datad           ;
; -0.494 ; -0.494       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]~62|datad           ;
; -0.472 ; -0.472       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~1|combout      ;
; -0.472 ; -0.472       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~1|combout      ;
; -0.472 ; -0.472       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~4|combout      ;
; -0.472 ; -0.472       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~4|combout      ;
; -0.472 ; -0.472       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~4|datab        ;
; -0.472 ; -0.472       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~4|datab        ;
; -0.472 ; -0.472       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]~62|datac           ;
; -0.472 ; -0.472       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]~62|datac           ;
; -0.465 ; -0.465       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~4|combout      ;
; -0.465 ; -0.465       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~4|combout      ;
; -0.465 ; -0.465       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]~62|datac           ;
; -0.465 ; -0.465       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]~62|datac           ;
; -0.386 ; -0.386       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~8|combout      ;
; -0.386 ; -0.386       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~8|combout      ;
; -0.386 ; -0.386       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]~62|datad           ;
; -0.386 ; -0.386       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]~62|datad           ;
; -0.098 ; -0.098       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~1|combout      ;
; -0.098 ; -0.098       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~1|combout      ;
; -0.098 ; -0.098       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~4|datab        ;
; -0.098 ; -0.098       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~4|datab        ;
; -0.095 ; -0.095       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~0|combout      ;
; -0.095 ; -0.095       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~0|combout      ;
; -0.095 ; -0.095       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~4|dataa        ;
; -0.095 ; -0.095       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~4|dataa        ;
; -0.009 ; -0.009       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~6|combout      ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~6|combout      ;
; -0.009 ; -0.009       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~8|dataa        ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~8|dataa        ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~3|combout      ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~3|combout      ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~4|datad        ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~4|datad        ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~7|combout      ;
; 0.027  ; 0.027        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~7|combout      ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~8|datad        ;
; 0.027  ; 0.027        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~8|datad        ;
; 0.092  ; 0.092        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~2|combout      ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~2|combout      ;
; 0.092  ; 0.092        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~4|datac        ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~4|datac        ;
; 0.150  ; 0.150        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~6|combout      ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~6|combout      ;
; 0.150  ; 0.150        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~8|dataa        ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~8|dataa        ;
; 0.171  ; 0.171        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~2|combout      ;
; 0.171  ; 0.171        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~2|combout      ;
; 0.171  ; 0.171        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~4|datac        ;
; 0.171  ; 0.171        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~4|datac        ;
; 0.179  ; 0.179        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~3|combout      ;
; 0.179  ; 0.179        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~3|combout      ;
; 0.179  ; 0.179        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~4|datad        ;
; 0.179  ; 0.179        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~4|datad        ;
; 0.180  ; 0.180        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~7|combout      ;
; 0.180  ; 0.180        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~7|combout      ;
; 0.180  ; 0.180        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~8|datad        ;
; 0.180  ; 0.180        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~8|datad        ;
; 0.258  ; 0.258        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~5|combout      ;
; 0.258  ; 0.258        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~5|combout      ;
; 0.258  ; 0.258        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~8|datac        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50M'                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; move_x    ; move_y     ; 6.150 ; 6.150 ; Rise       ; move_y          ;
; move_y    ; move_y     ; 6.098 ; 6.098 ; Rise       ; move_y          ;
; move_x    ; move_y     ; 1.462 ; 1.462 ; Fall       ; move_y          ;
; move_y    ; move_y     ; 0.815 ; 0.815 ; Fall       ; move_y          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; move_x    ; move_y     ; 1.306 ; 1.306 ; Rise       ; move_y          ;
; move_y    ; move_y     ; 3.918 ; 3.918 ; Rise       ; move_y          ;
; move_x    ; move_y     ; 1.471 ; 1.471 ; Fall       ; move_y          ;
; move_y    ; move_y     ; 4.083 ; 4.083 ; Fall       ; move_y          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 5.182 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.621 ; 7.621 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.621 ; 7.621 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.608 ; 7.608 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.070 ; 7.070 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.831 ; 6.831 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.372 ; 7.372 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.153 ; 7.153 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.361 ; 7.361 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.485 ; 7.485 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.335 ; 7.335 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.173 ; 7.173 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 8.639 ; 8.639 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.172 ; 7.172 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.381 ; 7.381 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.867 ; 7.867 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.639 ; 8.639 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.205 ; 7.205 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.004 ; 8.004 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.112 ; 8.112 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.828 ; 7.828 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.908 ; 7.908 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.602 ; 7.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.518 ; 8.518 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 8.602 ; 8.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.669 ; 7.669 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.547 ; 8.547 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.602 ; 8.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.430 ; 8.430 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.918 ; 7.918 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.413 ; 8.413 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.615 ; 7.615 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.417 ; 7.417 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.304 ; 8.304 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.834 ; 7.834 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.384 ; 7.384 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 5.182 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 5.182 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.831 ; 6.831 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.621 ; 7.621 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.608 ; 7.608 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.070 ; 7.070 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.831 ; 6.831 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.372 ; 7.372 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.153 ; 7.153 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.361 ; 7.361 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.485 ; 7.485 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.335 ; 7.335 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.173 ; 7.173 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.172 ; 7.172 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.172 ; 7.172 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.381 ; 7.381 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.867 ; 7.867 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.639 ; 8.639 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.205 ; 7.205 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.004 ; 8.004 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.112 ; 8.112 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.828 ; 7.828 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.908 ; 7.908 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.602 ; 7.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.518 ; 8.518 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.417 ; 7.417 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.669 ; 7.669 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.547 ; 8.547 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.602 ; 8.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.430 ; 8.430 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.918 ; 7.918 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.413 ; 8.413 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.615 ; 7.615 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.417 ; 7.417 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.304 ; 8.304 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.834 ; 7.834 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.384 ; 7.384 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 5.182 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; move_y                                   ; -7.327 ; -213.355      ;
; clock_25M_divider:inst_clock_25M|clk_out ; -5.663 ; -178.134      ;
; clock_50M                                ; 1.353  ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; move_y                                   ; -2.073 ; -4.117        ;
; clock_50M                                ; -0.973 ; -0.973        ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.364  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; move_y                                   ; -1.902 ; -34.174       ;
; clock_50M                                ; -1.380 ; -2.380        ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -52.000       ;
+------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'move_y'                                                                         ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -7.327 ; pos[3]    ; pos[8]  ; move_y       ; move_y      ; 0.500        ; -2.838     ; 4.596      ;
; -7.272 ; pos[2]    ; pos[8]  ; move_y       ; move_y      ; 0.500        ; -2.788     ; 4.591      ;
; -7.220 ; pos[3]    ; pos[31] ; move_y       ; move_y      ; 0.500        ; -2.851     ; 4.470      ;
; -7.176 ; pos[3]    ; pos[28] ; move_y       ; move_y      ; 0.500        ; -2.879     ; 4.456      ;
; -7.165 ; pos[2]    ; pos[31] ; move_y       ; move_y      ; 0.500        ; -2.801     ; 4.465      ;
; -7.164 ; pos[3]    ; pos[16] ; move_y       ; move_y      ; 0.500        ; -2.847     ; 4.426      ;
; -7.150 ; pos[3]    ; pos[6]  ; move_y       ; move_y      ; 0.500        ; -2.838     ; 4.319      ;
; -7.150 ; pos[3]    ; pos[9]  ; move_y       ; move_y      ; 0.500        ; -2.835     ; 4.318      ;
; -7.143 ; pos[3]    ; pos[25] ; move_y       ; move_y      ; 0.500        ; -2.920     ; 4.375      ;
; -7.133 ; pos[3]    ; pos[10] ; move_y       ; move_y      ; 0.500        ; -2.841     ; 4.313      ;
; -7.122 ; pos[3]    ; pos[19] ; move_y       ; move_y      ; 0.500        ; -2.885     ; 4.396      ;
; -7.121 ; pos[2]    ; pos[28] ; move_y       ; move_y      ; 0.500        ; -2.829     ; 4.451      ;
; -7.120 ; pos[3]    ; pos[18] ; move_y       ; move_y      ; 0.500        ; -2.879     ; 4.393      ;
; -7.109 ; pos[2]    ; pos[16] ; move_y       ; move_y      ; 0.500        ; -2.797     ; 4.421      ;
; -7.099 ; pos[3]    ; pos[30] ; move_y       ; move_y      ; 0.500        ; -2.928     ; 4.194      ;
; -7.095 ; pos[2]    ; pos[6]  ; move_y       ; move_y      ; 0.500        ; -2.788     ; 4.314      ;
; -7.095 ; pos[2]    ; pos[9]  ; move_y       ; move_y      ; 0.500        ; -2.785     ; 4.313      ;
; -7.088 ; pos[2]    ; pos[25] ; move_y       ; move_y      ; 0.500        ; -2.870     ; 4.370      ;
; -7.081 ; pos[3]    ; pos[17] ; move_y       ; move_y      ; 0.500        ; -2.918     ; 4.316      ;
; -7.078 ; pos[3]    ; pos[22] ; move_y       ; move_y      ; 0.500        ; -3.049     ; 4.181      ;
; -7.078 ; pos[2]    ; pos[10] ; move_y       ; move_y      ; 0.500        ; -2.791     ; 4.308      ;
; -7.077 ; pos[3]    ; pos[27] ; move_y       ; move_y      ; 0.500        ; -2.753     ; 4.339      ;
; -7.074 ; pos[3]    ; pos[15] ; move_y       ; move_y      ; 0.500        ; -2.855     ; 4.313      ;
; -7.073 ; pos[3]    ; pos[24] ; move_y       ; move_y      ; 0.500        ; -3.051     ; 4.174      ;
; -7.067 ; pos[3]    ; pos[23] ; move_y       ; move_y      ; 0.500        ; -2.854     ; 4.312      ;
; -7.067 ; pos[2]    ; pos[19] ; move_y       ; move_y      ; 0.500        ; -2.835     ; 4.391      ;
; -7.065 ; pos[2]    ; pos[18] ; move_y       ; move_y      ; 0.500        ; -2.829     ; 4.388      ;
; -7.061 ; pos[3]    ; pos[13] ; move_y       ; move_y      ; 0.500        ; -2.857     ; 4.310      ;
; -7.058 ; pos[3]    ; pos[4]  ; move_y       ; move_y      ; 0.500        ; -3.143     ; 4.069      ;
; -7.056 ; pos[3]    ; pos[11] ; move_y       ; move_y      ; 0.500        ; -2.835     ; 4.316      ;
; -7.045 ; pos[3]    ; pos[20] ; move_y       ; move_y      ; 0.500        ; -2.847     ; 4.310      ;
; -7.044 ; pos[3]    ; pos[12] ; move_y       ; move_y      ; 0.500        ; -2.845     ; 4.289      ;
; -7.044 ; pos[2]    ; pos[30] ; move_y       ; move_y      ; 0.500        ; -2.878     ; 4.189      ;
; -7.031 ; pos[3]    ; pos[14] ; move_y       ; move_y      ; 0.500        ; -2.847     ; 4.288      ;
; -7.026 ; pos[2]    ; pos[17] ; move_y       ; move_y      ; 0.500        ; -2.868     ; 4.311      ;
; -7.023 ; pos[2]    ; pos[22] ; move_y       ; move_y      ; 0.500        ; -2.999     ; 4.176      ;
; -7.022 ; pos[2]    ; pos[27] ; move_y       ; move_y      ; 0.500        ; -2.703     ; 4.334      ;
; -7.019 ; pos[2]    ; pos[15] ; move_y       ; move_y      ; 0.500        ; -2.805     ; 4.308      ;
; -7.018 ; pos[2]    ; pos[24] ; move_y       ; move_y      ; 0.500        ; -3.001     ; 4.169      ;
; -7.016 ; pos[3]    ; pos[21] ; move_y       ; move_y      ; 0.500        ; -2.850     ; 4.257      ;
; -7.012 ; pos[2]    ; pos[23] ; move_y       ; move_y      ; 0.500        ; -2.804     ; 4.307      ;
; -7.006 ; pos[3]    ; pos[7]  ; move_y       ; move_y      ; 0.500        ; -2.857     ; 4.259      ;
; -7.006 ; pos[2]    ; pos[13] ; move_y       ; move_y      ; 0.500        ; -2.807     ; 4.305      ;
; -7.005 ; pos[3]    ; pos[5]  ; move_y       ; move_y      ; 0.500        ; -2.857     ; 4.254      ;
; -7.004 ; pos[3]    ; pos[29] ; move_y       ; move_y      ; 0.500        ; -2.928     ; 4.186      ;
; -7.003 ; pos[2]    ; pos[4]  ; move_y       ; move_y      ; 0.500        ; -3.093     ; 4.064      ;
; -7.001 ; pos[2]    ; pos[11] ; move_y       ; move_y      ; 0.500        ; -2.785     ; 4.311      ;
; -6.990 ; pos[2]    ; pos[20] ; move_y       ; move_y      ; 0.500        ; -2.797     ; 4.305      ;
; -6.989 ; pos[2]    ; pos[12] ; move_y       ; move_y      ; 0.500        ; -2.795     ; 4.284      ;
; -6.976 ; pos[2]    ; pos[14] ; move_y       ; move_y      ; 0.500        ; -2.797     ; 4.283      ;
; -6.975 ; pos[3]    ; pos[26] ; move_y       ; move_y      ; 0.500        ; -2.756     ; 4.307      ;
; -6.961 ; pos[2]    ; pos[21] ; move_y       ; move_y      ; 0.500        ; -2.800     ; 4.252      ;
; -6.951 ; pos[2]    ; pos[7]  ; move_y       ; move_y      ; 0.500        ; -2.807     ; 4.254      ;
; -6.950 ; pos[2]    ; pos[5]  ; move_y       ; move_y      ; 0.500        ; -2.807     ; 4.249      ;
; -6.949 ; pos[2]    ; pos[29] ; move_y       ; move_y      ; 0.500        ; -2.878     ; 4.181      ;
; -6.920 ; pos[2]    ; pos[26] ; move_y       ; move_y      ; 0.500        ; -2.706     ; 4.302      ;
; -6.774 ; pos[3]    ; pos[8]  ; move_y       ; move_y      ; 1.000        ; -2.785     ; 4.596      ;
; -6.719 ; pos[2]    ; pos[8]  ; move_y       ; move_y      ; 1.000        ; -2.735     ; 4.591      ;
; -6.667 ; pos[3]    ; pos[31] ; move_y       ; move_y      ; 1.000        ; -2.798     ; 4.470      ;
; -6.623 ; pos[3]    ; pos[28] ; move_y       ; move_y      ; 1.000        ; -2.826     ; 4.456      ;
; -6.612 ; pos[2]    ; pos[31] ; move_y       ; move_y      ; 1.000        ; -2.748     ; 4.465      ;
; -6.611 ; pos[3]    ; pos[16] ; move_y       ; move_y      ; 1.000        ; -2.794     ; 4.426      ;
; -6.597 ; pos[3]    ; pos[6]  ; move_y       ; move_y      ; 1.000        ; -2.785     ; 4.319      ;
; -6.597 ; pos[3]    ; pos[9]  ; move_y       ; move_y      ; 1.000        ; -2.782     ; 4.318      ;
; -6.595 ; pos[3]    ; pos[3]  ; move_y       ; move_y      ; 0.500        ; -2.455     ; 4.249      ;
; -6.590 ; pos[3]    ; pos[25] ; move_y       ; move_y      ; 1.000        ; -2.867     ; 4.375      ;
; -6.580 ; pos[3]    ; pos[10] ; move_y       ; move_y      ; 1.000        ; -2.788     ; 4.313      ;
; -6.575 ; pos[3]    ; pos[2]  ; move_y       ; move_y      ; 0.500        ; -2.505     ; 4.228      ;
; -6.569 ; pos[3]    ; pos[19] ; move_y       ; move_y      ; 1.000        ; -2.832     ; 4.396      ;
; -6.568 ; pos[2]    ; pos[28] ; move_y       ; move_y      ; 1.000        ; -2.776     ; 4.451      ;
; -6.567 ; pos[3]    ; pos[18] ; move_y       ; move_y      ; 1.000        ; -2.826     ; 4.393      ;
; -6.556 ; pos[2]    ; pos[16] ; move_y       ; move_y      ; 1.000        ; -2.744     ; 4.421      ;
; -6.546 ; pos[3]    ; pos[30] ; move_y       ; move_y      ; 1.000        ; -2.875     ; 4.194      ;
; -6.542 ; pos[2]    ; pos[6]  ; move_y       ; move_y      ; 1.000        ; -2.735     ; 4.314      ;
; -6.542 ; pos[2]    ; pos[9]  ; move_y       ; move_y      ; 1.000        ; -2.732     ; 4.313      ;
; -6.540 ; pos[2]    ; pos[3]  ; move_y       ; move_y      ; 0.500        ; -2.405     ; 4.244      ;
; -6.535 ; pos[2]    ; pos[25] ; move_y       ; move_y      ; 1.000        ; -2.817     ; 4.370      ;
; -6.528 ; pos[3]    ; pos[17] ; move_y       ; move_y      ; 1.000        ; -2.865     ; 4.316      ;
; -6.525 ; pos[3]    ; pos[22] ; move_y       ; move_y      ; 1.000        ; -2.996     ; 4.181      ;
; -6.525 ; pos[2]    ; pos[10] ; move_y       ; move_y      ; 1.000        ; -2.738     ; 4.308      ;
; -6.524 ; pos[3]    ; pos[27] ; move_y       ; move_y      ; 1.000        ; -2.700     ; 4.339      ;
; -6.521 ; pos[3]    ; pos[15] ; move_y       ; move_y      ; 1.000        ; -2.802     ; 4.313      ;
; -6.520 ; pos[3]    ; pos[24] ; move_y       ; move_y      ; 1.000        ; -2.998     ; 4.174      ;
; -6.520 ; pos[2]    ; pos[2]  ; move_y       ; move_y      ; 0.500        ; -2.455     ; 4.223      ;
; -6.514 ; pos[3]    ; pos[23] ; move_y       ; move_y      ; 1.000        ; -2.801     ; 4.312      ;
; -6.514 ; pos[2]    ; pos[19] ; move_y       ; move_y      ; 1.000        ; -2.782     ; 4.391      ;
; -6.512 ; pos[2]    ; pos[18] ; move_y       ; move_y      ; 1.000        ; -2.776     ; 4.388      ;
; -6.508 ; pos[3]    ; pos[13] ; move_y       ; move_y      ; 1.000        ; -2.804     ; 4.310      ;
; -6.505 ; pos[3]    ; pos[4]  ; move_y       ; move_y      ; 1.000        ; -3.090     ; 4.069      ;
; -6.503 ; pos[3]    ; pos[11] ; move_y       ; move_y      ; 1.000        ; -2.782     ; 4.316      ;
; -6.492 ; pos[3]    ; pos[20] ; move_y       ; move_y      ; 1.000        ; -2.794     ; 4.310      ;
; -6.491 ; pos[3]    ; pos[12] ; move_y       ; move_y      ; 1.000        ; -2.792     ; 4.289      ;
; -6.491 ; pos[2]    ; pos[30] ; move_y       ; move_y      ; 1.000        ; -2.825     ; 4.189      ;
; -6.478 ; pos[3]    ; pos[14] ; move_y       ; move_y      ; 1.000        ; -2.794     ; 4.288      ;
; -6.473 ; pos[2]    ; pos[17] ; move_y       ; move_y      ; 1.000        ; -2.815     ; 4.311      ;
; -6.470 ; pos[2]    ; pos[22] ; move_y       ; move_y      ; 1.000        ; -2.946     ; 4.176      ;
; -6.469 ; pos[2]    ; pos[27] ; move_y       ; move_y      ; 1.000        ; -2.650     ; 4.334      ;
; -6.466 ; pos[2]    ; pos[15] ; move_y       ; move_y      ; 1.000        ; -2.752     ; 4.308      ;
; -6.465 ; pos[2]    ; pos[24] ; move_y       ; move_y      ; 1.000        ; -2.948     ; 4.169      ;
; -6.463 ; pos[3]    ; pos[21] ; move_y       ; move_y      ; 1.000        ; -2.797     ; 4.257      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                          ;
+--------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+
; -5.663 ; pos[3]    ; vga_g[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.389     ; 2.806      ;
; -5.662 ; pos[3]    ; vga_g[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.389     ; 2.805      ;
; -5.587 ; pos[3]    ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.364     ; 2.755      ;
; -5.587 ; pos[3]    ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.364     ; 2.755      ;
; -5.586 ; pos[3]    ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.364     ; 2.754      ;
; -5.585 ; pos[3]    ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.364     ; 2.753      ;
; -5.585 ; pos[3]    ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.364     ; 2.753      ;
; -5.585 ; pos[3]    ; vga_b[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.364     ; 2.753      ;
; -5.585 ; pos[3]    ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.364     ; 2.753      ;
; -5.584 ; pos[3]    ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.364     ; 2.752      ;
; -5.578 ; pos[3]    ; vga_g[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.392     ; 2.718      ;
; -5.574 ; pos[3]    ; vga_g[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.392     ; 2.714      ;
; -5.565 ; pos[3]    ; vga_g[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.389     ; 2.708      ;
; -5.562 ; pos[2]    ; vga_g[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.339     ; 2.755      ;
; -5.561 ; pos[2]    ; vga_g[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.339     ; 2.754      ;
; -5.559 ; pos[3]    ; vga_r[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.392     ; 2.699      ;
; -5.558 ; pos[3]    ; vga_r[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.392     ; 2.698      ;
; -5.500 ; pos[3]    ; vga_r[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.392     ; 2.640      ;
; -5.500 ; pos[3]    ; vga_r[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.392     ; 2.640      ;
; -5.500 ; pos[3]    ; vga_r[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.392     ; 2.640      ;
; -5.495 ; pos[3]    ; vga_r[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.392     ; 2.635      ;
; -5.495 ; pos[3]    ; vga_r[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.392     ; 2.635      ;
; -5.486 ; pos[2]    ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.314     ; 2.704      ;
; -5.486 ; pos[2]    ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.314     ; 2.704      ;
; -5.485 ; pos[2]    ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.314     ; 2.703      ;
; -5.484 ; pos[2]    ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.314     ; 2.702      ;
; -5.484 ; pos[2]    ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.314     ; 2.702      ;
; -5.484 ; pos[2]    ; vga_b[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.314     ; 2.702      ;
; -5.484 ; pos[2]    ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.314     ; 2.702      ;
; -5.483 ; pos[2]    ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.314     ; 2.701      ;
; -5.477 ; pos[2]    ; vga_g[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.342     ; 2.667      ;
; -5.473 ; pos[2]    ; vga_g[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.342     ; 2.663      ;
; -5.464 ; pos[2]    ; vga_g[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.339     ; 2.657      ;
; -5.458 ; pos[2]    ; vga_r[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.342     ; 2.648      ;
; -5.457 ; pos[2]    ; vga_r[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.342     ; 2.647      ;
; -5.406 ; pos[3]    ; vga_g[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.392     ; 2.546      ;
; -5.403 ; pos[3]    ; vga_g[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.389     ; 2.546      ;
; -5.399 ; pos[2]    ; vga_r[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.342     ; 2.589      ;
; -5.399 ; pos[2]    ; vga_r[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.342     ; 2.589      ;
; -5.399 ; pos[2]    ; vga_r[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.342     ; 2.589      ;
; -5.394 ; pos[2]    ; vga_r[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.342     ; 2.584      ;
; -5.394 ; pos[2]    ; vga_r[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.342     ; 2.584      ;
; -5.393 ; pos[3]    ; vga_r[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.392     ; 2.533      ;
; -5.392 ; pos[3]    ; vga_b[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.364     ; 2.560      ;
; -5.379 ; pos[3]    ; vga_b[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.370     ; 2.541      ;
; -5.353 ; pos[3]    ; vga_g[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.376     ; 2.509      ;
; -5.350 ; pos[2]    ; vga_b[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.320     ; 2.562      ;
; -5.342 ; pos[3]    ; vga_g[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.376     ; 2.498      ;
; -5.314 ; pos[3]    ; vga_r[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.392     ; 2.454      ;
; -5.314 ; pos[3]    ; vga_r[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.370     ; 2.476      ;
; -5.314 ; pos[3]    ; vga_g[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.389     ; 2.457      ;
; -5.305 ; pos[2]    ; vga_g[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.342     ; 2.495      ;
; -5.302 ; pos[2]    ; vga_g[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.339     ; 2.495      ;
; -5.292 ; pos[2]    ; vga_r[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.342     ; 2.482      ;
; -5.291 ; pos[2]    ; vga_b[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.314     ; 2.509      ;
; -5.252 ; pos[2]    ; vga_g[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.326     ; 2.458      ;
; -5.241 ; pos[2]    ; vga_g[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.326     ; 2.447      ;
; -5.240 ; pos[2]    ; vga_r[9]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.320     ; 2.452      ;
; -5.213 ; pos[2]    ; vga_r[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.342     ; 2.403      ;
; -5.213 ; pos[2]    ; vga_g[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 0.500        ; -3.339     ; 2.406      ;
; -5.110 ; pos[3]    ; vga_g[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.336     ; 2.806      ;
; -5.109 ; pos[3]    ; vga_g[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.336     ; 2.805      ;
; -5.034 ; pos[3]    ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.311     ; 2.755      ;
; -5.034 ; pos[3]    ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.311     ; 2.755      ;
; -5.033 ; pos[3]    ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.311     ; 2.754      ;
; -5.032 ; pos[3]    ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.311     ; 2.753      ;
; -5.032 ; pos[3]    ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.311     ; 2.753      ;
; -5.032 ; pos[3]    ; vga_b[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.311     ; 2.753      ;
; -5.032 ; pos[3]    ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.311     ; 2.753      ;
; -5.031 ; pos[3]    ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.311     ; 2.752      ;
; -5.025 ; pos[3]    ; vga_g[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.339     ; 2.718      ;
; -5.021 ; pos[3]    ; vga_g[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.339     ; 2.714      ;
; -5.012 ; pos[3]    ; vga_g[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.336     ; 2.708      ;
; -5.009 ; pos[2]    ; vga_g[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.286     ; 2.755      ;
; -5.008 ; pos[2]    ; vga_g[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.286     ; 2.754      ;
; -5.006 ; pos[3]    ; vga_r[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.339     ; 2.699      ;
; -5.005 ; pos[3]    ; vga_r[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.339     ; 2.698      ;
; -4.947 ; pos[3]    ; vga_r[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.339     ; 2.640      ;
; -4.947 ; pos[3]    ; vga_r[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.339     ; 2.640      ;
; -4.947 ; pos[3]    ; vga_r[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.339     ; 2.640      ;
; -4.942 ; pos[3]    ; vga_r[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.339     ; 2.635      ;
; -4.942 ; pos[3]    ; vga_r[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.339     ; 2.635      ;
; -4.933 ; pos[2]    ; vga_b[2]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.261     ; 2.704      ;
; -4.933 ; pos[2]    ; vga_b[3]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.261     ; 2.704      ;
; -4.932 ; pos[2]    ; vga_b[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.261     ; 2.703      ;
; -4.931 ; pos[2]    ; vga_b[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.261     ; 2.702      ;
; -4.931 ; pos[2]    ; vga_b[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.261     ; 2.702      ;
; -4.931 ; pos[2]    ; vga_b[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.261     ; 2.702      ;
; -4.931 ; pos[2]    ; vga_b[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.261     ; 2.702      ;
; -4.930 ; pos[2]    ; vga_b[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.261     ; 2.701      ;
; -4.924 ; pos[2]    ; vga_g[8]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.289     ; 2.667      ;
; -4.920 ; pos[2]    ; vga_g[6]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.289     ; 2.663      ;
; -4.911 ; pos[2]    ; vga_g[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.286     ; 2.657      ;
; -4.905 ; pos[2]    ; vga_r[7]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.289     ; 2.648      ;
; -4.904 ; pos[2]    ; vga_r[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.289     ; 2.647      ;
; -4.853 ; pos[3]    ; vga_g[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.339     ; 2.546      ;
; -4.850 ; pos[3]    ; vga_g[5]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.336     ; 2.546      ;
; -4.846 ; pos[2]    ; vga_r[0]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.289     ; 2.589      ;
; -4.846 ; pos[2]    ; vga_r[1]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.289     ; 2.589      ;
; -4.846 ; pos[2]    ; vga_r[4]~reg0 ; move_y       ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -3.289     ; 2.589      ;
+--------+-----------+---------------+--------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50M'                                                                                                                                                                 ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 1.353 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.500        ; 1.047      ; 0.367      ;
; 1.853 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 1.000        ; 1.047      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'move_y'                                                                          ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -2.073 ; move_y    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.729      ; 2.656      ;
; -2.044 ; move_y    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.679      ; 2.635      ;
; -2.020 ; move_y    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 4.676      ; 2.656      ;
; -1.991 ; move_y    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 4.626      ; 2.635      ;
; -1.866 ; pos[0]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 3.227      ; 1.361      ;
; -1.850 ; pos[1]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 3.191      ; 1.341      ;
; -1.676 ; pos[0]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 3.277      ; 1.601      ;
; -1.573 ; move_y    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 4.729      ; 2.656      ;
; -1.547 ; pos[1]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 3.241      ; 1.694      ;
; -1.544 ; move_y    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 4.679      ; 2.635      ;
; -1.520 ; move_y    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 4.676      ; 2.656      ;
; -1.491 ; move_y    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 4.626      ; 2.635      ;
; -1.419 ; pos[0]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 3.280      ; 1.361      ;
; -1.403 ; pos[1]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 3.244      ; 1.341      ;
; -1.229 ; pos[0]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 3.330      ; 1.601      ;
; -1.100 ; pos[1]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 3.294      ; 1.694      ;
; -1.064 ; pos[2]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.402      ; 1.338      ;
; -1.031 ; pos[31]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.798      ; 1.767      ;
; -1.002 ; pos[31]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.748      ; 1.746      ;
; -0.966 ; pos[24]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.998      ; 2.032      ;
; -0.945 ; pos[4]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 3.090      ; 2.145      ;
; -0.937 ; pos[24]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.948      ; 2.011      ;
; -0.916 ; pos[4]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 3.040      ; 2.124      ;
; -0.804 ; pos[18]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.826      ; 2.022      ;
; -0.796 ; pos[5]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.804      ; 2.008      ;
; -0.788 ; pos[2]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.452      ; 1.664      ;
; -0.785 ; pos[30]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.875      ; 2.090      ;
; -0.775 ; pos[18]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.776      ; 2.001      ;
; -0.767 ; pos[5]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.754      ; 1.987      ;
; -0.763 ; pos[22]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.996      ; 2.233      ;
; -0.756 ; pos[30]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.825      ; 2.069      ;
; -0.745 ; pos[29]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.875      ; 2.130      ;
; -0.737 ; pos[3]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.402      ; 1.665      ;
; -0.734 ; pos[22]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.946      ; 2.212      ;
; -0.716 ; pos[29]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.825      ; 2.109      ;
; -0.704 ; pos[17]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.865      ; 2.161      ;
; -0.686 ; pos[23]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.801      ; 2.115      ;
; -0.675 ; pos[17]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.815      ; 2.140      ;
; -0.663 ; pos[20]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.794      ; 2.131      ;
; -0.657 ; pos[23]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.751      ; 2.094      ;
; -0.654 ; pos[28]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.826      ; 2.172      ;
; -0.652 ; pos[15]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.802      ; 2.150      ;
; -0.634 ; pos[20]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.744      ; 2.110      ;
; -0.625 ; pos[28]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.776      ; 2.151      ;
; -0.623 ; pos[15]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.752      ; 2.129      ;
; -0.617 ; pos[2]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.455      ; 1.338      ;
; -0.612 ; pos[25]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.867      ; 2.255      ;
; -0.610 ; pos[7]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.804      ; 2.194      ;
; -0.584 ; pos[31]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.851      ; 1.767      ;
; -0.583 ; pos[25]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.817      ; 2.234      ;
; -0.581 ; pos[7]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.754      ; 2.173      ;
; -0.562 ; pos[13]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.804      ; 2.242      ;
; -0.557 ; pos[12]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.792      ; 2.235      ;
; -0.555 ; pos[31]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.801      ; 1.746      ;
; -0.541 ; pos[21]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.797      ; 2.256      ;
; -0.533 ; pos[13]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.754      ; 2.221      ;
; -0.528 ; pos[12]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.742      ; 2.214      ;
; -0.519 ; pos[24]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 3.051      ; 2.032      ;
; -0.512 ; pos[21]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.747      ; 2.235      ;
; -0.501 ; pos[27]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.700      ; 2.199      ;
; -0.498 ; pos[4]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 3.143      ; 2.145      ;
; -0.490 ; pos[24]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 3.001      ; 2.011      ;
; -0.479 ; pos[19]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.832      ; 2.353      ;
; -0.477 ; pos[14]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.794      ; 2.317      ;
; -0.472 ; pos[27]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.650      ; 2.178      ;
; -0.469 ; pos[4]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 3.093      ; 2.124      ;
; -0.450 ; pos[19]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.782      ; 2.332      ;
; -0.449 ; pos[6]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.785      ; 2.336      ;
; -0.448 ; pos[14]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.744      ; 2.296      ;
; -0.420 ; pos[6]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.735      ; 2.315      ;
; -0.419 ; pos[11]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.782      ; 2.363      ;
; -0.390 ; pos[11]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.732      ; 2.342      ;
; -0.375 ; pos[10]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.788      ; 2.413      ;
; -0.357 ; pos[18]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.879      ; 2.022      ;
; -0.354 ; pos[16]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.794      ; 2.440      ;
; -0.349 ; pos[5]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.857      ; 2.008      ;
; -0.346 ; pos[10]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.738      ; 2.392      ;
; -0.341 ; pos[2]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.505      ; 1.664      ;
; -0.338 ; pos[30]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.928      ; 2.090      ;
; -0.328 ; pos[18]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.829      ; 2.001      ;
; -0.325 ; pos[16]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.744      ; 2.419      ;
; -0.320 ; pos[5]    ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.807      ; 1.987      ;
; -0.317 ; pos[26]   ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.703      ; 2.386      ;
; -0.316 ; pos[22]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 3.049      ; 2.233      ;
; -0.309 ; pos[30]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.878      ; 2.069      ;
; -0.298 ; pos[29]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.928      ; 2.130      ;
; -0.290 ; pos[3]    ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.455      ; 1.665      ;
; -0.288 ; pos[26]   ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.653      ; 2.365      ;
; -0.287 ; pos[22]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.999      ; 2.212      ;
; -0.280 ; pos[8]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.785      ; 2.505      ;
; -0.269 ; pos[29]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.878      ; 2.109      ;
; -0.257 ; pos[17]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.918      ; 2.161      ;
; -0.251 ; pos[8]    ; pos[2]  ; move_y       ; move_y      ; 0.000        ; 2.735      ; 2.484      ;
; -0.239 ; pos[23]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.854      ; 2.115      ;
; -0.228 ; pos[17]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.868      ; 2.140      ;
; -0.216 ; pos[20]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.847      ; 2.131      ;
; -0.210 ; pos[23]   ; pos[2]  ; move_y       ; move_y      ; -0.500       ; 2.804      ; 2.094      ;
; -0.207 ; pos[9]    ; pos[3]  ; move_y       ; move_y      ; 0.000        ; 2.782      ; 2.575      ;
; -0.207 ; pos[28]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.879      ; 2.172      ;
; -0.205 ; pos[15]   ; pos[3]  ; move_y       ; move_y      ; -0.500       ; 2.855      ; 2.150      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50M'                                                                                                                                                                   ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -0.973 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 1.047      ; 0.367      ;
; -0.473 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 1.047      ; 0.367      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.364 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.518      ;
; 0.378 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.530      ;
; 0.418 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.570      ;
; 0.452 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.604      ;
; 0.454 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.606      ;
; 0.456 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.608      ;
; 0.457 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.609      ;
; 0.459 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.611      ;
; 0.462 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.614      ;
; 0.464 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.617      ;
; 0.474 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.626      ;
; 0.510 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.662      ;
; 0.518 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.671      ;
; 0.539 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.691      ;
; 0.544 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.697      ;
; 0.557 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.709      ;
; 0.573 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; vga:instancia_vga|sy[7] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.727      ;
; 0.574 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.726      ;
; 0.580 ; vga:instancia_vga|sx[6] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 0.728      ;
; 0.587 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.739      ;
; 0.590 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.742      ;
; 0.594 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.746      ;
; 0.595 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.747      ;
; 0.595 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.747      ;
; 0.599 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.751      ;
; 0.600 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.752      ;
; 0.608 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.760      ;
; 0.613 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.765      ;
; 0.614 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.766      ;
; 0.623 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.775      ;
; 0.625 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.777      ;
; 0.629 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.781      ;
; 0.634 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.786      ;
; 0.636 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.788      ;
; 0.643 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.795      ;
; 0.659 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.811      ;
; 0.659 ; vga:instancia_vga|sy[1] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.812      ;
; 0.660 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.812      ;
; 0.661 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.814      ;
; 0.662 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.814      ;
; 0.669 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.821      ;
; 0.670 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.822      ;
; 0.671 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.823      ;
; 0.678 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.830      ;
; 0.682 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.834      ;
; 0.684 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.836      ;
; 0.689 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.841      ;
; 0.689 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.841      ;
; 0.691 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 0.839      ;
; 0.695 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.847      ;
; 0.705 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.857      ;
; 0.706 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.858      ;
; 0.717 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.869      ;
; 0.723 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.875      ;
; 0.724 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.876      ;
; 0.728 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.881      ;
; 0.741 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.893      ;
; 0.748 ; vga:instancia_vga|sy[8] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.901      ;
; 0.755 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.907      ;
; 0.758 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.910      ;
; 0.759 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.912      ;
; 0.759 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.911      ;
; 0.761 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.913      ;
; 0.763 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.915      ;
; 0.772 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.924      ;
; 0.788 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.940      ;
; 0.788 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.940      ;
; 0.789 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.941      ;
; 0.794 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.946      ;
; 0.794 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.946      ;
; 0.803 ; vga:instancia_vga|sx[9] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.010      ; 0.965      ;
; 0.811 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.963      ;
; 0.822 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.975      ;
; 0.823 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.975      ;
; 0.825 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.978      ;
; 0.826 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.978      ;
; 0.828 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.980      ;
; 0.829 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.981      ;
; 0.835 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.987      ;
; 0.863 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.015      ;
; 0.864 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.016      ;
; 0.866 ; vga:instancia_vga|sx[7] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.004     ; 1.014      ;
; 0.886 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.038      ;
; 0.888 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.040      ;
; 0.888 ; vga:instancia_vga|sx[8] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.010      ; 1.050      ;
; 0.892 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.014      ; 1.058      ;
; 0.893 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.045      ;
; 0.895 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.047      ;
; 0.899 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.051      ;
; 0.909 ; vga:instancia_vga|sy[8] ; vga_r[8]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.008     ; 1.053      ;
; 0.919 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.071      ;
; 0.920 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.014     ; 1.058      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'move_y'                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+
; -1.902 ; -1.902       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[2]                    ;
; -1.902 ; -1.902       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[2]                    ;
; -1.902 ; -1.902       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[2]|datad              ;
; -1.902 ; -1.902       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[2]|datad              ;
; -1.902 ; -1.902       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]                    ;
; -1.902 ; -1.902       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]                    ;
; -1.902 ; -1.902       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]|datac              ;
; -1.902 ; -1.902       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]|datac              ;
; -1.902 ; -1.902       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]~65clkctrl|inclk[0] ;
; -1.902 ; -1.902       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]~65clkctrl|inclk[0] ;
; -1.902 ; -1.902       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]~65clkctrl|outclk   ;
; -1.902 ; -1.902       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]~65clkctrl|outclk   ;
; -1.902 ; -1.902       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]~65|combout         ;
; -1.902 ; -1.902       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]~65|combout         ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; move_y ; Rise       ; move_y                    ;
; -0.342 ; -0.342       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[2]                    ;
; -0.342 ; -0.342       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[2]                    ;
; -0.342 ; -0.342       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[2]|datad              ;
; -0.342 ; -0.342       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[2]|datad              ;
; -0.342 ; -0.342       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]                    ;
; -0.342 ; -0.342       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]                    ;
; -0.342 ; -0.342       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]|datac              ;
; -0.342 ; -0.342       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]|datac              ;
; -0.342 ; -0.342       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]~62|combout         ;
; -0.342 ; -0.342       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]~62|combout         ;
; -0.342 ; -0.342       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]~65clkctrl|inclk[0] ;
; -0.342 ; -0.342       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]~65clkctrl|inclk[0] ;
; -0.342 ; -0.342       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]~65clkctrl|outclk   ;
; -0.342 ; -0.342       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]~65clkctrl|outclk   ;
; -0.342 ; -0.342       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]~65|combout         ;
; -0.342 ; -0.342       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]~65|combout         ;
; -0.342 ; -0.342       ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]~65|datac           ;
; -0.342 ; -0.342       ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]~65|datac           ;
; -0.042 ; -0.042       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]~62|combout         ;
; -0.042 ; -0.042       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]~62|combout         ;
; -0.042 ; -0.042       ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]~65|datac           ;
; -0.042 ; -0.042       ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]~65|datac           ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~8|combout      ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~8|combout      ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]~62|datad           ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]~62|datad           ;
; 0.050  ; 0.050        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~1|combout      ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~1|combout      ;
; 0.050  ; 0.050        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~4|combout      ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~4|combout      ;
; 0.050  ; 0.050        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~4|datab        ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~4|datab        ;
; 0.050  ; 0.050        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; pos[3]~62|datac           ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; pos[3]~62|datac           ;
; 0.080  ; 0.080        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~4|combout      ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~4|combout      ;
; 0.080  ; 0.080        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]~62|datac           ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]~62|datac           ;
; 0.107  ; 0.107        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~8|combout      ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~8|combout      ;
; 0.107  ; 0.107        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; pos[3]~62|datad           ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; pos[3]~62|datad           ;
; 0.190  ; 0.190        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~0|combout      ;
; 0.190  ; 0.190        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~0|combout      ;
; 0.190  ; 0.190        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~4|dataa        ;
; 0.190  ; 0.190        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~4|dataa        ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~1|combout      ;
; 0.229  ; 0.229        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~1|combout      ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~4|datab        ;
; 0.229  ; 0.229        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~4|datab        ;
; 0.250  ; 0.250        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~3|combout      ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~3|combout      ;
; 0.250  ; 0.250        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~4|datad        ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~4|datad        ;
; 0.256  ; 0.256        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~7|combout      ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~7|combout      ;
; 0.256  ; 0.256        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~8|datad        ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~8|datad        ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~6|combout      ;
; 0.262  ; 0.262        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~6|combout      ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~8|dataa        ;
; 0.262  ; 0.262        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~8|dataa        ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~2|combout      ;
; 0.302  ; 0.302        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~2|combout      ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~4|datac        ;
; 0.302  ; 0.302        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~4|datac        ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~6|combout      ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~6|combout      ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~8|dataa        ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~8|dataa        ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~3|combout      ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~3|combout      ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~4|datad        ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~4|datad        ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~7|combout      ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~7|combout      ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~8|datad        ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~8|datad        ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~2|combout      ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~2|combout      ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; move_y ; Rise       ; LessThan36~4|datac        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; move_y ; Rise       ; LessThan36~4|datac        ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~5|combout      ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; move_y ; Fall       ; LessThan36~5|combout      ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; move_y ; Fall       ; LessThan36~8|datac        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50M'                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; move_x    ; move_y     ; 3.357 ; 3.357 ; Rise       ; move_y          ;
; move_y    ; move_y     ; 2.703 ; 2.703 ; Rise       ; move_y          ;
; move_x    ; move_y     ; 1.012 ; 1.012 ; Fall       ; move_y          ;
; move_y    ; move_y     ; 0.002 ; 0.002 ; Fall       ; move_y          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; move_x    ; move_y     ; 0.168 ; 0.168 ; Rise       ; move_y          ;
; move_y    ; move_y     ; 2.020 ; 2.020 ; Rise       ; move_y          ;
; move_x    ; move_y     ; 0.221 ; 0.221 ; Fall       ; move_y          ;
; move_y    ; move_y     ; 2.073 ; 2.073 ; Fall       ; move_y          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.742 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.148 ; 4.148 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.148 ; 4.148 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.143 ; 4.143 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.891 ; 3.891 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.814 ; 3.814 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.055 ; 4.055 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.993 ; 3.993 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.042 ; 4.042 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.112 ; 4.112 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.020 ; 4.020 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.957 ; 3.957 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.778 ; 4.778 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.991 ; 3.991 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.091 ; 4.091 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.261 ; 4.261 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.778 ; 4.778 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.006 ; 4.006 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.358 ; 4.358 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.353 ; 4.353 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.236 ; 4.236 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.284 ; 4.284 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.182 ; 4.182 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.588 ; 4.588 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.677 ; 4.677 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.222 ; 4.222 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.589 ; 4.589 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.592 ; 4.592 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.677 ; 4.677 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.330 ; 4.330 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.524 ; 4.524 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.180 ; 4.180 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.103 ; 4.103 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.445 ; 4.445 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.240 ; 4.240 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120 ; 4.120 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.742 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.742 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.814 ; 3.814 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.148 ; 4.148 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.143 ; 4.143 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.891 ; 3.891 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.814 ; 3.814 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.055 ; 4.055 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.993 ; 3.993 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.042 ; 4.042 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.112 ; 4.112 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.020 ; 4.020 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.957 ; 3.957 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.991 ; 3.991 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.991 ; 3.991 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.091 ; 4.091 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.261 ; 4.261 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.778 ; 4.778 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.006 ; 4.006 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.358 ; 4.358 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.353 ; 4.353 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.236 ; 4.236 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.284 ; 4.284 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.182 ; 4.182 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.588 ; 4.588 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.103 ; 4.103 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.222 ; 4.222 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.589 ; 4.589 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.592 ; 4.592 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.677 ; 4.677 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.330 ; 4.330 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.524 ; 4.524 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.180 ; 4.180 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.103 ; 4.103 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.445 ; 4.445 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.240 ; 4.240 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120 ; 4.120 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.742 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                      ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                     ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                          ; -16.549  ; -4.083 ; N/A      ; N/A     ; -4.861              ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -13.468  ; 0.364  ; N/A      ; N/A     ; -0.500              ;
;  clock_50M                                ; 1.353    ; -1.726 ; N/A      ; N/A     ; -1.380              ;
;  move_y                                   ; -16.549  ; -4.083 ; N/A      ; N/A     ; -4.861              ;
; Design-wide TNS                           ; -928.357 ; -9.75  ; 0.0      ; 0.0     ; -162.914            ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -442.061 ; 0.000  ; N/A      ; N/A     ; -52.000             ;
;  clock_50M                                ; 0.000    ; -1.726 ; N/A      ; N/A     ; -2.380              ;
;  move_y                                   ; -486.296 ; -8.024 ; N/A      ; N/A     ; -108.534            ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; move_x    ; move_y     ; 6.150 ; 6.150 ; Rise       ; move_y          ;
; move_y    ; move_y     ; 6.098 ; 6.098 ; Rise       ; move_y          ;
; move_x    ; move_y     ; 1.462 ; 1.462 ; Fall       ; move_y          ;
; move_y    ; move_y     ; 0.815 ; 0.815 ; Fall       ; move_y          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; move_x    ; move_y     ; 1.306 ; 1.306 ; Rise       ; move_y          ;
; move_y    ; move_y     ; 3.918 ; 3.918 ; Rise       ; move_y          ;
; move_x    ; move_y     ; 1.471 ; 1.471 ; Fall       ; move_y          ;
; move_y    ; move_y     ; 4.083 ; 4.083 ; Fall       ; move_y          ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 5.182 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.621 ; 7.621 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.621 ; 7.621 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.608 ; 7.608 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.070 ; 7.070 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.831 ; 6.831 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.372 ; 7.372 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.153 ; 7.153 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.361 ; 7.361 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.485 ; 7.485 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.335 ; 7.335 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.173 ; 7.173 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 8.639 ; 8.639 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.172 ; 7.172 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.381 ; 7.381 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.867 ; 7.867 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.639 ; 8.639 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.205 ; 7.205 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.004 ; 8.004 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.112 ; 8.112 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.828 ; 7.828 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.908 ; 7.908 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.602 ; 7.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.518 ; 8.518 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 8.602 ; 8.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.669 ; 7.669 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.547 ; 8.547 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.602 ; 8.602 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.430 ; 8.430 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.918 ; 7.918 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.413 ; 8.413 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.615 ; 7.615 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.417 ; 7.417 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 8.304 ; 8.304 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.834 ; 7.834 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.384 ; 7.384 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 5.182 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.742 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.814 ; 3.814 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.148 ; 4.148 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.143 ; 4.143 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.891 ; 3.891 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.814 ; 3.814 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.055 ; 4.055 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.993 ; 3.993 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.042 ; 4.042 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.112 ; 4.112 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.020 ; 4.020 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.957 ; 3.957 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.991 ; 3.991 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.991 ; 3.991 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.091 ; 4.091 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.261 ; 4.261 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.778 ; 4.778 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.006 ; 4.006 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.358 ; 4.358 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.353 ; 4.353 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.236 ; 4.236 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.284 ; 4.284 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.182 ; 4.182 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.588 ; 4.588 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.103 ; 4.103 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.222 ; 4.222 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.589 ; 4.589 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.592 ; 4.592 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.677 ; 4.677 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.330 ; 4.330 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.524 ; 4.524 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.180 ; 4.180 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.103 ; 4.103 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.445 ; 4.445 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.240 ; 4.240 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120 ; 4.120 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.742 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 42800    ; 0        ; 0        ; 0        ;
; move_y                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 11584    ; 724      ; 0        ; 0        ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0        ; 0        ;
; move_y                                   ; move_y                                   ; 110675   ; 15984    ; 5358     ; 752      ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 42800    ; 0        ; 0        ; 0        ;
; move_y                                   ; clock_25M_divider:inst_clock_25M|clk_out ; 11584    ; 724      ; 0        ; 0        ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0        ; 0        ;
; move_y                                   ; move_y                                   ; 110675   ; 15984    ; 5358     ; 752      ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Aug 28 18:29:50 2023
Info: Command: quartus_sta pepinosDigitais -c pepinosDigitais
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pepinosDigitais.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_25M_divider:inst_clock_25M|clk_out clock_25M_divider:inst_clock_25M|clk_out
    Info (332105): create_clock -period 1.000 -name clock_50M clock_50M
    Info (332105): create_clock -period 1.000 -name move_y move_y
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: pos~10  from: datab  to: combout
    Info (332098): Cell: pos~12  from: datac  to: combout
    Info (332098): Cell: pos~14  from: datac  to: combout
    Info (332098): Cell: pos~16  from: datac  to: combout
    Info (332098): Cell: pos~18  from: dataa  to: combout
    Info (332098): Cell: pos~20  from: datac  to: combout
    Info (332098): Cell: pos~22  from: dataa  to: combout
    Info (332098): Cell: pos~24  from: datab  to: combout
    Info (332098): Cell: pos~26  from: datac  to: combout
    Info (332098): Cell: pos~28  from: datab  to: combout
    Info (332098): Cell: pos~30  from: datab  to: combout
    Info (332098): Cell: pos~32  from: datac  to: combout
    Info (332098): Cell: pos~34  from: datad  to: combout
    Info (332098): Cell: pos~36  from: datac  to: combout
    Info (332098): Cell: pos~38  from: datac  to: combout
    Info (332098): Cell: pos~3  from: datad  to: combout
    Info (332098): Cell: pos~40  from: datac  to: combout
    Info (332098): Cell: pos~42  from: datad  to: combout
    Info (332098): Cell: pos~44  from: datac  to: combout
    Info (332098): Cell: pos~46  from: datad  to: combout
    Info (332098): Cell: pos~48  from: datad  to: combout
    Info (332098): Cell: pos~50  from: datad  to: combout
    Info (332098): Cell: pos~52  from: datad  to: combout
    Info (332098): Cell: pos~54  from: datad  to: combout
    Info (332098): Cell: pos~56  from: datad  to: combout
    Info (332098): Cell: pos~58  from: datad  to: combout
    Info (332098): Cell: pos~5  from: datac  to: combout
    Info (332098): Cell: pos~60  from: dataa  to: combout
    Info (332098): Cell: pos~6  from: datab  to: combout
    Info (332098): Cell: pos~8  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.549
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.549      -486.296 move_y 
    Info (332119):   -13.468      -442.061 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     1.996         0.000 clock_50M 
Info (332146): Worst-case hold slack is -4.083
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.083        -8.024 move_y 
    Info (332119):    -1.726        -1.726 clock_50M 
    Info (332119):     0.813         0.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.861
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.861      -108.534 move_y 
    Info (332119):    -1.380        -2.380 clock_50M 
    Info (332119):    -0.500       -52.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: pos~10  from: datab  to: combout
    Info (332098): Cell: pos~12  from: datac  to: combout
    Info (332098): Cell: pos~14  from: datac  to: combout
    Info (332098): Cell: pos~16  from: datac  to: combout
    Info (332098): Cell: pos~18  from: dataa  to: combout
    Info (332098): Cell: pos~20  from: datac  to: combout
    Info (332098): Cell: pos~22  from: dataa  to: combout
    Info (332098): Cell: pos~24  from: datab  to: combout
    Info (332098): Cell: pos~26  from: datac  to: combout
    Info (332098): Cell: pos~28  from: datab  to: combout
    Info (332098): Cell: pos~30  from: datab  to: combout
    Info (332098): Cell: pos~32  from: datac  to: combout
    Info (332098): Cell: pos~34  from: datad  to: combout
    Info (332098): Cell: pos~36  from: datac  to: combout
    Info (332098): Cell: pos~38  from: datac  to: combout
    Info (332098): Cell: pos~3  from: datad  to: combout
    Info (332098): Cell: pos~40  from: datac  to: combout
    Info (332098): Cell: pos~42  from: datad  to: combout
    Info (332098): Cell: pos~44  from: datac  to: combout
    Info (332098): Cell: pos~46  from: datad  to: combout
    Info (332098): Cell: pos~48  from: datad  to: combout
    Info (332098): Cell: pos~50  from: datad  to: combout
    Info (332098): Cell: pos~52  from: datad  to: combout
    Info (332098): Cell: pos~54  from: datad  to: combout
    Info (332098): Cell: pos~56  from: datad  to: combout
    Info (332098): Cell: pos~58  from: datad  to: combout
    Info (332098): Cell: pos~5  from: datac  to: combout
    Info (332098): Cell: pos~60  from: dataa  to: combout
    Info (332098): Cell: pos~6  from: datab  to: combout
    Info (332098): Cell: pos~8  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.327
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.327      -213.355 move_y 
    Info (332119):    -5.663      -178.134 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     1.353         0.000 clock_50M 
Info (332146): Worst-case hold slack is -2.073
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.073        -4.117 move_y 
    Info (332119):    -0.973        -0.973 clock_50M 
    Info (332119):     0.364         0.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.902
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.902       -34.174 move_y 
    Info (332119):    -1.380        -2.380 clock_50M 
    Info (332119):    -0.500       -52.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4558 megabytes
    Info: Processing ended: Mon Aug 28 18:29:52 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


