Timing Analyzer report for cronometro_sincrono
Wed Nov 26 12:00:25 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'CLK_50MHz'
 12. Setup: 'divider:U1|temp'
 13. Setup: 'divider:U2|temp'
 14. Hold: 'CLK_50MHz'
 15. Hold: 'divider:U2|temp'
 16. Hold: 'divider:U1|temp'
 17. Recovery: 'divider:U1|temp'
 18. Removal: 'divider:U1|temp'
 19. Setup Transfers
 20. Hold Transfers
 21. Recovery Transfers
 22. Removal Transfers
 23. Report TCCS
 24. Report RSKM
 25. Unconstrained Paths Summary
 26. Clock Status Summary
 27. Unconstrained Input Ports
 28. Unconstrained Output Ports
 29. Unconstrained Input Ports
 30. Unconstrained Output Ports
 31. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; cronometro_sincrono                                 ;
; Device Family         ; MAX II                                              ;
; Device Name           ; EPM240T100C5                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Slow Model                                          ;
; Rise/Fall Delays      ; Unavailable                                         ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                           ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Clock Name      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets             ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; CLK_50MHz       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50MHz }       ;
; divider:U1|temp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divider:U1|temp } ;
; divider:U2|temp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divider:U2|temp } ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+


+-------------------------------------------------------+
; Fmax Summary                                          ;
+------------+-----------------+-----------------+------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note ;
+------------+-----------------+-----------------+------+
; 75.49 MHz  ; 75.49 MHz       ; CLK_50MHz       ;      ;
; 150.06 MHz ; 150.06 MHz      ; divider:U1|temp ;      ;
; 163.43 MHz ; 163.43 MHz      ; divider:U2|temp ;      ;
+------------+-----------------+-----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Setup Summary                             ;
+-----------------+---------+---------------+
; Clock           ; Slack   ; End Point TNS ;
+-----------------+---------+---------------+
; CLK_50MHz       ; -12.247 ; -356.219      ;
; divider:U1|temp ; -5.664  ; -37.755       ;
; divider:U2|temp ; -5.119  ; -89.309       ;
+-----------------+---------+---------------+


+------------------------------------------+
; Hold Summary                             ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; CLK_50MHz       ; -1.825 ; -3.432        ;
; divider:U2|temp ; 1.400  ; 0.000         ;
; divider:U1|temp ; 1.649  ; 0.000         ;
+-----------------+--------+---------------+


+------------------------------------------+
; Recovery Summary                         ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; divider:U1|temp ; -5.818 ; -39.558       ;
+-----------------+--------+---------------+


+-----------------------------------------+
; Removal Summary                         ;
+-----------------+-------+---------------+
; Clock           ; Slack ; End Point TNS ;
+-----------------+-------+---------------+
; divider:U1|temp ; 4.144 ; 0.000         ;
+-----------------+-------+---------------+


+------------------------------------------+
; Minimum Pulse Width Summary              ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; CLK_50MHz       ; -2.289 ; -2.289        ;
; divider:U1|temp ; 0.234  ; 0.000         ;
; divider:U2|temp ; 0.234  ; 0.000         ;
+-----------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK_50MHz'                                                                                                                        ;
+---------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -12.247 ; divider:U1|\P_div:count[12] ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.914     ;
; -11.983 ; divider:U1|\P_div:count[6]  ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.650     ;
; -11.941 ; divider:U1|\P_div:count[14] ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.608     ;
; -11.843 ; divider:U1|\P_div:count[1]  ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.510     ;
; -11.827 ; divider:U1|\P_div:count[2]  ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.494     ;
; -11.811 ; divider:U1|\P_div:count[10] ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.478     ;
; -11.785 ; divider:U1|\P_div:count[9]  ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.452     ;
; -11.747 ; divider:U1|\P_div:count[13] ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.414     ;
; -11.699 ; divider:U1|\P_div:count[3]  ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.366     ;
; -11.662 ; divider:U1|\P_div:count[5]  ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.329     ;
; -11.660 ; divider:U1|\P_div:count[11] ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.327     ;
; -11.633 ; divider:U1|\P_div:count[12] ; divider:U1|\P_div:count[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.300     ;
; -11.627 ; divider:U1|\P_div:count[12] ; divider:U1|temp             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.294     ;
; -11.620 ; divider:U1|\P_div:count[12] ; divider:U1|\P_div:count[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.287     ;
; -11.508 ; divider:U1|\P_div:count[8]  ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.175     ;
; -11.492 ; divider:U1|\P_div:count[12] ; divider:U1|\P_div:count[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.159     ;
; -11.491 ; divider:U1|\P_div:count[12] ; divider:U1|\P_div:count[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.158     ;
; -11.490 ; divider:U1|\P_div:count[12] ; divider:U1|\P_div:count[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.157     ;
; -11.489 ; divider:U1|\P_div:count[12] ; divider:U1|\P_div:count[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.156     ;
; -11.481 ; divider:U1|\P_div:count[12] ; divider:U1|\P_div:count[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.148     ;
; -11.478 ; divider:U1|\P_div:count[12] ; divider:U1|\P_div:count[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.145     ;
; -11.473 ; divider:U1|\P_div:count[15] ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.140     ;
; -11.471 ; divider:U1|\P_div:count[12] ; divider:U1|\P_div:count[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.138     ;
; -11.460 ; divider:U1|\P_div:count[0]  ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.127     ;
; -11.429 ; divider:U1|\P_div:count[7]  ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.096     ;
; -11.416 ; divider:U1|\P_div:count[16] ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.083     ;
; -11.369 ; divider:U1|\P_div:count[6]  ; divider:U1|\P_div:count[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.036     ;
; -11.365 ; divider:U1|\P_div:count[18] ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.032     ;
; -11.363 ; divider:U1|\P_div:count[6]  ; divider:U1|temp             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.030     ;
; -11.356 ; divider:U1|\P_div:count[6]  ; divider:U1|\P_div:count[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 12.023     ;
; -11.327 ; divider:U1|\P_div:count[14] ; divider:U1|\P_div:count[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.994     ;
; -11.321 ; divider:U1|\P_div:count[14] ; divider:U1|temp             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.988     ;
; -11.314 ; divider:U1|\P_div:count[14] ; divider:U1|\P_div:count[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.981     ;
; -11.306 ; divider:U1|\P_div:count[0]  ; divider:U2|\P_div:count[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.973     ;
; -11.305 ; divider:U1|\P_div:count[0]  ; divider:U2|\P_div:count[15] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.972     ;
; -11.289 ; divider:U1|\P_div:count[20] ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.956     ;
; -11.236 ; divider:U1|\P_div:count[19] ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.903     ;
; -11.229 ; divider:U1|\P_div:count[1]  ; divider:U1|\P_div:count[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.896     ;
; -11.228 ; divider:U1|\P_div:count[6]  ; divider:U1|\P_div:count[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.895     ;
; -11.227 ; divider:U1|\P_div:count[6]  ; divider:U1|\P_div:count[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.894     ;
; -11.226 ; divider:U1|\P_div:count[6]  ; divider:U1|\P_div:count[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.893     ;
; -11.225 ; divider:U1|\P_div:count[6]  ; divider:U1|\P_div:count[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.892     ;
; -11.223 ; divider:U1|\P_div:count[1]  ; divider:U1|temp             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.890     ;
; -11.217 ; divider:U1|\P_div:count[6]  ; divider:U1|\P_div:count[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.884     ;
; -11.216 ; divider:U1|\P_div:count[1]  ; divider:U1|\P_div:count[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.883     ;
; -11.214 ; divider:U1|\P_div:count[6]  ; divider:U1|\P_div:count[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.881     ;
; -11.213 ; divider:U1|\P_div:count[2]  ; divider:U1|\P_div:count[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.880     ;
; -11.207 ; divider:U1|\P_div:count[6]  ; divider:U1|\P_div:count[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.874     ;
; -11.207 ; divider:U1|\P_div:count[2]  ; divider:U1|temp             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.874     ;
; -11.200 ; divider:U1|\P_div:count[2]  ; divider:U1|\P_div:count[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.867     ;
; -11.197 ; divider:U1|\P_div:count[10] ; divider:U1|\P_div:count[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.864     ;
; -11.191 ; divider:U1|\P_div:count[10] ; divider:U1|temp             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.858     ;
; -11.188 ; divider:U1|\P_div:count[4]  ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.855     ;
; -11.186 ; divider:U1|\P_div:count[14] ; divider:U1|\P_div:count[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.853     ;
; -11.185 ; divider:U1|\P_div:count[14] ; divider:U1|\P_div:count[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.852     ;
; -11.184 ; divider:U1|\P_div:count[14] ; divider:U1|\P_div:count[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.851     ;
; -11.184 ; divider:U1|\P_div:count[10] ; divider:U1|\P_div:count[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.851     ;
; -11.183 ; divider:U1|\P_div:count[14] ; divider:U1|\P_div:count[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.850     ;
; -11.175 ; divider:U1|\P_div:count[14] ; divider:U1|\P_div:count[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.842     ;
; -11.172 ; divider:U1|\P_div:count[14] ; divider:U1|\P_div:count[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.839     ;
; -11.171 ; divider:U1|\P_div:count[9]  ; divider:U1|\P_div:count[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.838     ;
; -11.165 ; divider:U1|\P_div:count[14] ; divider:U1|\P_div:count[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.832     ;
; -11.165 ; divider:U1|\P_div:count[9]  ; divider:U1|temp             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.832     ;
; -11.158 ; divider:U1|\P_div:count[9]  ; divider:U1|\P_div:count[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.825     ;
; -11.135 ; divider:U1|\P_div:count[21] ; divider:U1|\P_div:count[6]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.802     ;
; -11.133 ; divider:U1|\P_div:count[13] ; divider:U1|\P_div:count[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.800     ;
; -11.127 ; divider:U1|\P_div:count[13] ; divider:U1|temp             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.794     ;
; -11.120 ; divider:U1|\P_div:count[13] ; divider:U1|\P_div:count[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.787     ;
; -11.088 ; divider:U1|\P_div:count[1]  ; divider:U1|\P_div:count[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.755     ;
; -11.087 ; divider:U1|\P_div:count[1]  ; divider:U1|\P_div:count[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.754     ;
; -11.086 ; divider:U1|\P_div:count[1]  ; divider:U1|\P_div:count[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.753     ;
; -11.085 ; divider:U1|\P_div:count[1]  ; divider:U1|\P_div:count[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.752     ;
; -11.085 ; divider:U1|\P_div:count[3]  ; divider:U1|\P_div:count[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.752     ;
; -11.079 ; divider:U1|\P_div:count[3]  ; divider:U1|temp             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.746     ;
; -11.077 ; divider:U1|\P_div:count[1]  ; divider:U1|\P_div:count[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.744     ;
; -11.074 ; divider:U1|\P_div:count[1]  ; divider:U1|\P_div:count[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.741     ;
; -11.072 ; divider:U1|\P_div:count[2]  ; divider:U1|\P_div:count[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.739     ;
; -11.072 ; divider:U1|\P_div:count[3]  ; divider:U1|\P_div:count[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.739     ;
; -11.071 ; divider:U1|\P_div:count[2]  ; divider:U1|\P_div:count[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.738     ;
; -11.070 ; divider:U1|\P_div:count[2]  ; divider:U1|\P_div:count[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.737     ;
; -11.069 ; divider:U1|\P_div:count[2]  ; divider:U1|\P_div:count[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.736     ;
; -11.067 ; divider:U1|\P_div:count[1]  ; divider:U1|\P_div:count[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.734     ;
; -11.061 ; divider:U1|\P_div:count[2]  ; divider:U1|\P_div:count[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.728     ;
; -11.058 ; divider:U1|\P_div:count[2]  ; divider:U1|\P_div:count[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.725     ;
; -11.056 ; divider:U1|\P_div:count[10] ; divider:U1|\P_div:count[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.723     ;
; -11.055 ; divider:U1|\P_div:count[10] ; divider:U1|\P_div:count[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.722     ;
; -11.054 ; divider:U1|\P_div:count[10] ; divider:U1|\P_div:count[18] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.721     ;
; -11.053 ; divider:U1|\P_div:count[10] ; divider:U1|\P_div:count[19] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.720     ;
; -11.051 ; divider:U1|\P_div:count[2]  ; divider:U1|\P_div:count[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.718     ;
; -11.048 ; divider:U1|\P_div:count[5]  ; divider:U1|\P_div:count[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.715     ;
; -11.046 ; divider:U1|\P_div:count[11] ; divider:U1|\P_div:count[12] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.713     ;
; -11.045 ; divider:U1|\P_div:count[10] ; divider:U1|\P_div:count[16] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.712     ;
; -11.042 ; divider:U1|\P_div:count[10] ; divider:U1|\P_div:count[21] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.709     ;
; -11.042 ; divider:U1|\P_div:count[5]  ; divider:U1|temp             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.709     ;
; -11.040 ; divider:U1|\P_div:count[11] ; divider:U1|temp             ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.707     ;
; -11.035 ; divider:U1|\P_div:count[10] ; divider:U1|\P_div:count[22] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.702     ;
; -11.035 ; divider:U1|\P_div:count[5]  ; divider:U1|\P_div:count[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.702     ;
; -11.033 ; divider:U1|\P_div:count[11] ; divider:U1|\P_div:count[13] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.700     ;
; -11.030 ; divider:U1|\P_div:count[9]  ; divider:U1|\P_div:count[20] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.697     ;
; -11.029 ; divider:U1|\P_div:count[9]  ; divider:U1|\P_div:count[14] ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 11.696     ;
+---------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'divider:U1|temp'                                                                                                                        ;
+--------+-----------------------------+-----------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------+-----------------+--------------+------------+------------+
; -5.664 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[3] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 6.331      ;
; -5.664 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[2] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 6.331      ;
; -5.664 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[1] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 6.331      ;
; -5.573 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[2] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 6.240      ;
; -5.573 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[1] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 6.240      ;
; -5.573 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[0] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 6.240      ;
; -5.137 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[3] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 5.804      ;
; -5.137 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[2] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 5.804      ;
; -5.137 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[1] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 5.804      ;
; -5.046 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[2] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 5.713      ;
; -5.046 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[1] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 5.713      ;
; -5.046 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[0] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 5.713      ;
; -4.880 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[3] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 5.250      ;
; -4.880 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[2] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 5.250      ;
; -4.880 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[1] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 5.250      ;
; -4.873 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[3] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 5.540      ;
; -4.873 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[2] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 5.540      ;
; -4.873 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[1] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 5.540      ;
; -4.789 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[2] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 5.159      ;
; -4.789 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[1] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 5.159      ;
; -4.789 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[0] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 5.159      ;
; -4.782 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[2] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 5.449      ;
; -4.782 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[1] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 5.449      ;
; -4.782 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[0] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 5.449      ;
; -4.541 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[2] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 4.911      ;
; -4.541 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[1] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 4.911      ;
; -4.541 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[0] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 4.911      ;
; -4.341 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[3] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 5.008      ;
; -4.341 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[2] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 5.008      ;
; -4.341 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[1] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 5.008      ;
; -4.250 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[2] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 4.917      ;
; -4.250 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[1] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 4.917      ;
; -4.250 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[0] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 4.917      ;
; -4.044 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[0] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 4.711      ;
; -3.903 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[0] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 4.273      ;
; -3.789 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[3] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 4.159      ;
; -3.789 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[2] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 4.159      ;
; -3.789 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[1] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 4.159      ;
; -3.517 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[0] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 4.184      ;
; -3.253 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[0] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 3.920      ;
; -3.222 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[0] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 3.592      ;
; -2.721 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[0] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 3.388      ;
; -1.915 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[1] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 2.582      ;
; -1.848 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[0] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 2.515      ;
; -1.843 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[1] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 2.510      ;
; -1.837 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[2] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 2.504      ;
; -1.707 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[2] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 2.374      ;
; -1.697 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[0] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 2.364      ;
; -1.239 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[0] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 1.906      ;
; -1.235 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[2] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 1.902      ;
; -1.233 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[1] ; divider:U1|temp ; divider:U1|temp ; 1.000        ; 0.000      ; 1.900      ;
+--------+-----------------------------+-----------------------------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'divider:U2|temp'                                                                                                                            ;
+--------+-------------------------------+-------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-----------------+-----------------+--------------+------------+------------+
; -5.119 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|result         ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.786      ;
; -5.011 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.678      ;
; -5.011 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.678      ;
; -5.011 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.678      ;
; -5.011 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.678      ;
; -5.011 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.678      ;
; -5.004 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.671      ;
; -5.004 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.671      ;
; -5.004 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.671      ;
; -5.004 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.671      ;
; -5.004 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.671      ;
; -4.781 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.448      ;
; -4.781 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.448      ;
; -4.781 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.448      ;
; -4.781 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.448      ;
; -4.781 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.448      ;
; -4.594 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.261      ;
; -4.594 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.261      ;
; -4.594 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.261      ;
; -4.594 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.261      ;
; -4.594 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.261      ;
; -4.552 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|result         ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.219      ;
; -4.487 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.154      ;
; -4.487 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.154      ;
; -4.487 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.154      ;
; -4.487 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.154      ;
; -4.487 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.154      ;
; -4.437 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|result         ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.104      ;
; -4.437 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.104      ;
; -4.437 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.104      ;
; -4.437 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.104      ;
; -4.437 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.104      ;
; -4.437 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.104      ;
; -4.404 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.071      ;
; -4.365 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|result         ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 5.032      ;
; -4.322 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.989      ;
; -4.322 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.989      ;
; -4.322 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.989      ;
; -4.322 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.989      ;
; -4.322 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.989      ;
; -4.250 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.917      ;
; -4.250 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.917      ;
; -4.250 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.917      ;
; -4.250 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.917      ;
; -4.250 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.917      ;
; -4.224 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|result         ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.891      ;
; -4.109 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.776      ;
; -4.109 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.776      ;
; -4.109 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.776      ;
; -4.109 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.776      ;
; -4.109 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.776      ;
; -4.082 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.749      ;
; -4.082 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.749      ;
; -4.082 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.749      ;
; -4.082 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.749      ;
; -4.082 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.749      ;
; -4.060 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.727      ;
; -4.060 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.727      ;
; -4.060 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.727      ;
; -4.060 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.727      ;
; -4.060 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.727      ;
; -4.057 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.724      ;
; -4.057 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.724      ;
; -4.057 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.724      ;
; -4.057 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.724      ;
; -4.057 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.724      ;
; -4.028 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|result         ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.695      ;
; -3.984 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|result         ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.651      ;
; -3.913 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.580      ;
; -3.913 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.580      ;
; -3.913 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.580      ;
; -3.913 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.580      ;
; -3.913 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.580      ;
; -3.754 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|result         ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.421      ;
; -3.672 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.339      ;
; -3.672 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.339      ;
; -3.672 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.339      ;
; -3.672 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.339      ;
; -3.672 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.339      ;
; -3.661 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.328      ;
; -3.661 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.328      ;
; -3.661 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.328      ;
; -3.661 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.328      ;
; -3.661 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.328      ;
; -3.566 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|result         ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.233      ;
; -3.559 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.226      ;
; -3.559 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.226      ;
; -3.559 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.226      ;
; -3.559 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.226      ;
; -3.559 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.226      ;
; -3.514 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|result         ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.181      ;
; -3.470 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.137      ;
; -3.470 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.137      ;
; -3.470 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.137      ;
; -3.470 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.137      ;
; -3.470 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 1.000        ; 0.000      ; 4.137      ;
+--------+-------------------------------+-------------------------------+-----------------+-----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK_50MHz'                                                                                                                           ;
+--------+-----------------------------+-----------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------+-------------+--------------+------------+------------+
; -1.825 ; divider:U2|temp             ; divider:U2|temp             ; divider:U2|temp ; CLK_50MHz   ; 0.000        ; 3.348      ; 2.120      ;
; -1.607 ; divider:U1|temp             ; divider:U1|temp             ; divider:U1|temp ; CLK_50MHz   ; 0.000        ; 3.348      ; 2.338      ;
; -1.325 ; divider:U2|temp             ; divider:U2|temp             ; divider:U2|temp ; CLK_50MHz   ; -0.500       ; 3.348      ; 2.120      ;
; -1.107 ; divider:U1|temp             ; divider:U1|temp             ; divider:U1|temp ; CLK_50MHz   ; -0.500       ; 3.348      ; 2.338      ;
; 2.852  ; divider:U1|\P_div:count[4]  ; divider:U1|\P_div:count[4]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.073      ;
; 3.099  ; divider:U1|\P_div:count[0]  ; divider:U1|\P_div:count[0]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.320      ;
; 3.100  ; divider:U2|\P_div:count[2]  ; divider:U2|\P_div:count[2]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.321      ;
; 3.654  ; divider:U1|\P_div:count[23] ; divider:U1|\P_div:count[23] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.875      ;
; 3.654  ; divider:U2|\P_div:count[10] ; divider:U2|\P_div:count[10] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.875      ;
; 3.661  ; divider:U1|\P_div:count[3]  ; divider:U1|\P_div:count[3]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.882      ;
; 3.890  ; divider:U1|\P_div:count[7]  ; divider:U1|\P_div:count[7]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.111      ;
; 3.913  ; divider:U2|\P_div:count[13] ; divider:U2|\P_div:count[13] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.134      ;
; 3.961  ; divider:U1|\P_div:count[1]  ; divider:U1|\P_div:count[1]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.182      ;
; 3.967  ; divider:U1|\P_div:count[17] ; divider:U1|\P_div:count[17] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.188      ;
; 4.047  ; divider:U1|\P_div:count[3]  ; divider:U1|\P_div:count[4]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.268      ;
; 4.051  ; divider:U1|\P_div:count[8]  ; divider:U1|\P_div:count[8]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.272      ;
; 4.079  ; divider:U2|\P_div:count[9]  ; divider:U2|\P_div:count[9]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.300      ;
; 4.079  ; divider:U1|\P_div:count[0]  ; divider:U1|\P_div:count[4]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.300      ;
; 4.092  ; divider:U1|\P_div:count[5]  ; divider:U1|\P_div:count[5]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.313      ;
; 4.106  ; divider:U2|\P_div:count[11] ; divider:U2|\P_div:count[11] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.327      ;
; 4.163  ; divider:U1|\P_div:count[2]  ; divider:U1|\P_div:count[4]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.384      ;
; 4.201  ; divider:U2|\P_div:count[15] ; divider:U2|\P_div:count[15] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.422      ;
; 4.233  ; divider:U2|\P_div:count[17] ; divider:U2|\P_div:count[12] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.454      ;
; 4.287  ; divider:U1|\P_div:count[2]  ; divider:U1|\P_div:count[2]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.508      ;
; 4.331  ; divider:U1|\P_div:count[0]  ; divider:U1|\P_div:count[1]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.552      ;
; 4.359  ; divider:U1|\P_div:count[4]  ; divider:U1|\P_div:count[5]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.580      ;
; 4.473  ; divider:U1|\P_div:count[2]  ; divider:U1|\P_div:count[3]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.694      ;
; 4.475  ; divider:U2|\P_div:count[7]  ; divider:U2|\P_div:count[7]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.696      ;
; 4.475  ; divider:U1|\P_div:count[1]  ; divider:U1|\P_div:count[4]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.696      ;
; 4.485  ; divider:U2|\P_div:count[4]  ; divider:U2|\P_div:count[4]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.706      ;
; 4.500  ; divider:U1|\P_div:count[0]  ; divider:U1|\P_div:count[3]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.721      ;
; 4.547  ; divider:U2|\P_div:count[17] ; divider:U2|\P_div:count[15] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.768      ;
; 4.667  ; divider:U2|\P_div:count[9]  ; divider:U2|\P_div:count[10] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.888      ;
; 4.698  ; divider:U2|\P_div:count[12] ; divider:U2|\P_div:count[13] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.919      ;
; 4.713  ; divider:U1|\P_div:count[7]  ; divider:U1|\P_div:count[8]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.934      ;
; 4.729  ; divider:U2|\P_div:count[2]  ; divider:U2|\P_div:count[3]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.950      ;
; 4.762  ; divider:U2|\P_div:count[10] ; divider:U2|\P_div:count[11] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.983      ;
; 4.779  ; divider:U1|\P_div:count[0]  ; divider:U1|\P_div:count[5]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.000      ;
; 4.795  ; divider:U1|\P_div:count[15] ; divider:U1|\P_div:count[15] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.016      ;
; 4.858  ; divider:U1|\P_div:count[3]  ; divider:U1|\P_div:count[5]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.079      ;
; 4.860  ; divider:U2|\P_div:count[6]  ; divider:U2|\P_div:count[6]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.081      ;
; 4.896  ; divider:U1|\P_div:count[1]  ; divider:U1|\P_div:count[3]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.117      ;
; 4.917  ; divider:U2|\P_div:count[10] ; divider:U2|\P_div:count[13] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.138      ;
; 4.974  ; divider:U1|\P_div:count[2]  ; divider:U1|\P_div:count[5]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.195      ;
; 4.977  ; divider:U1|\P_div:count[1]  ; divider:U2|\P_div:count[2]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.198      ;
; 4.985  ; divider:U2|\P_div:count[12] ; divider:U2|\P_div:count[12] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.206      ;
; 5.013  ; divider:U2|\P_div:count[11] ; divider:U2|\P_div:count[13] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.234      ;
; 5.079  ; divider:U2|\P_div:count[9]  ; divider:U2|\P_div:count[11] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.300      ;
; 5.101  ; divider:U2|\P_div:count[2]  ; divider:U2|\P_div:count[10] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.322      ;
; 5.114  ; divider:U2|\P_div:count[15] ; divider:U2|\P_div:count[12] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.335      ;
; 5.121  ; divider:U1|\P_div:count[0]  ; divider:U1|\P_div:count[2]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.342      ;
; 5.123  ; divider:U2|\P_div:count[3]  ; divider:U2|\P_div:count[3]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.344      ;
; 5.142  ; divider:U2|\P_div:count[2]  ; divider:U2|\P_div:count[6]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.363      ;
; 5.154  ; divider:U1|\P_div:count[10] ; divider:U1|\P_div:count[10] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.375      ;
; 5.175  ; divider:U1|\P_div:count[1]  ; divider:U1|\P_div:count[5]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.396      ;
; 5.186  ; divider:U2|\P_div:count[16] ; divider:U2|\P_div:count[12] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.407      ;
; 5.190  ; divider:U2|\P_div:count[16] ; divider:U2|\P_div:count[15] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.411      ;
; 5.194  ; divider:U1|\P_div:count[9]  ; divider:U1|\P_div:count[9]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.415      ;
; 5.215  ; divider:U1|\P_div:count[22] ; divider:U1|\P_div:count[23] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.436      ;
; 5.234  ; divider:U2|\P_div:count[9]  ; divider:U2|\P_div:count[13] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.455      ;
; 5.235  ; divider:U1|\P_div:count[17] ; divider:U1|\P_div:count[23] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.456      ;
; 5.239  ; divider:U2|\P_div:count[17] ; divider:U2|\P_div:count[4]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.460      ;
; 5.242  ; divider:U2|\P_div:count[17] ; divider:U2|temp             ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.463      ;
; 5.246  ; divider:U1|\P_div:count[4]  ; divider:U1|\P_div:count[7]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.467      ;
; 5.251  ; divider:U2|\P_div:count[17] ; divider:U2|\P_div:count[17] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.472      ;
; 5.255  ; divider:U1|\P_div:count[0]  ; divider:U2|\P_div:count[2]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.476      ;
; 5.257  ; divider:U2|\P_div:count[17] ; divider:U2|\P_div:count[16] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.478      ;
; 5.257  ; divider:U2|\P_div:count[4]  ; divider:U2|\P_div:count[6]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.478      ;
; 5.258  ; divider:U2|\P_div:count[17] ; divider:U2|\P_div:count[14] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.479      ;
; 5.259  ; divider:U2|\P_div:count[17] ; divider:U2|\P_div:count[7]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.480      ;
; 5.262  ; divider:U1|\P_div:count[4]  ; divider:U1|\P_div:count[8]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.483      ;
; 5.288  ; divider:U2|\P_div:count[2]  ; divider:U2|\P_div:count[4]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.509      ;
; 5.295  ; divider:U2|\P_div:count[7]  ; divider:U2|\P_div:count[10] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.516      ;
; 5.297  ; divider:U2|\P_div:count[2]  ; divider:U2|\P_div:count[7]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.518      ;
; 5.304  ; divider:U1|\P_div:count[22] ; divider:U1|\P_div:count[22] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.525      ;
; 5.335  ; divider:U2|\P_div:count[2]  ; divider:U2|\P_div:count[13] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.556      ;
; 5.346  ; divider:U1|\P_div:count[0]  ; divider:U1|\P_div:count[7]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.567      ;
; 5.362  ; divider:U1|\P_div:count[0]  ; divider:U1|\P_div:count[8]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.583      ;
; 5.376  ; divider:U2|\P_div:count[2]  ; divider:U2|\P_div:count[9]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.597      ;
; 5.384  ; divider:U1|\P_div:count[4]  ; divider:U1|\P_div:count[6]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.605      ;
; 5.388  ; divider:U2|\P_div:count[5]  ; divider:U2|\P_div:count[5]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.609      ;
; 5.401  ; divider:U2|\P_div:count[13] ; divider:U2|\P_div:count[12] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.622      ;
; 5.402  ; divider:U2|\P_div:count[2]  ; divider:U2|\P_div:count[11] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.623      ;
; 5.406  ; divider:U2|\P_div:count[13] ; divider:U2|\P_div:count[15] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.627      ;
; 5.425  ; divider:U2|\P_div:count[12] ; divider:U2|\P_div:count[15] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.646      ;
; 5.431  ; divider:U1|\P_div:count[6]  ; divider:U1|\P_div:count[6]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.652      ;
; 5.432  ; divider:U1|\P_div:count[7]  ; divider:U1|\P_div:count[10] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.653      ;
; 5.433  ; divider:U1|\P_div:count[20] ; divider:U1|\P_div:count[20] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.654      ;
; 5.447  ; divider:U2|\P_div:count[8]  ; divider:U2|\P_div:count[8]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.668      ;
; 5.481  ; divider:U2|\P_div:count[14] ; divider:U2|\P_div:count[14] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.702      ;
; 5.490  ; divider:U2|\P_div:count[16] ; divider:U2|temp             ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.711      ;
; 5.500  ; divider:U2|\P_div:count[16] ; divider:U2|\P_div:count[14] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.721      ;
; 5.510  ; divider:U1|\P_div:count[7]  ; divider:U1|\P_div:count[9]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.731      ;
; 5.514  ; divider:U1|\P_div:count[4]  ; divider:U1|\P_div:count[15] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.735      ;
; 5.517  ; divider:U1|\P_div:count[1]  ; divider:U1|\P_div:count[2]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.738      ;
; 5.522  ; divider:U1|\P_div:count[8]  ; divider:U1|\P_div:count[10] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.743      ;
; 5.523  ; divider:U2|\P_div:count[4]  ; divider:U2|\P_div:count[7]  ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.744      ;
; 5.529  ; divider:U2|\P_div:count[7]  ; divider:U2|\P_div:count[13] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.750      ;
; 5.537  ; divider:U1|\P_div:count[21] ; divider:U1|\P_div:count[23] ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.758      ;
; 5.553  ; divider:U2|\P_div:count[15] ; divider:U2|temp             ; CLK_50MHz       ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.774      ;
+--------+-----------------------------+-----------------------------+-----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'divider:U2|temp'                                                                                                                            ;
+-------+-------------------------------+-------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-----------------+-----------------+--------------+------------+------------+
; 1.400 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|flipflops[1]   ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 1.621      ;
; 1.640 ; debounce_v1:U5|counter_out[4] ; debounce_v1:U5|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 1.861      ;
; 1.659 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 1.880      ;
; 1.668 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 1.889      ;
; 1.748 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|flipflops[1]   ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 1.969      ;
; 1.785 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|flipflops[1]   ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.006      ;
; 2.108 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.329      ;
; 2.128 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.349      ;
; 2.128 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.349      ;
; 2.221 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.442      ;
; 2.222 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.443      ;
; 2.222 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.443      ;
; 2.230 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.451      ;
; 2.231 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; debounce_v1:U4|result         ; debounce_v1:U4|result         ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; debounce_v1:U3|result         ; debounce_v1:U3|result         ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.452      ;
; 2.239 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.460      ;
; 2.241 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.462      ;
; 2.241 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.462      ;
; 2.251 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.472      ;
; 2.285 ; debounce_v1:U5|result         ; debounce_v1:U5|result         ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.506      ;
; 2.527 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|result         ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.748      ;
; 2.707 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|result         ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 2.928      ;
; 2.874 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|result         ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.095      ;
; 2.888 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|result         ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.109      ;
; 2.924 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|result         ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.145      ;
; 2.940 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.161      ;
; 2.960 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.181      ;
; 2.960 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.181      ;
; 2.977 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|result         ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.198      ;
; 3.051 ; debounce_v1:U5|counter_out[2] ; debounce_v1:U5|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.272      ;
; 3.071 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.292      ;
; 3.071 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.292      ;
; 3.079 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|result         ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.300      ;
; 3.161 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.382      ;
; 3.162 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.383      ;
; 3.162 ; debounce_v1:U5|counter_out[3] ; debounce_v1:U5|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.383      ;
; 3.170 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.391      ;
; 3.171 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.392      ;
; 3.179 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.400      ;
; 3.181 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.402      ;
; 3.181 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.402      ;
; 3.191 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.412      ;
; 3.272 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.493      ;
; 3.273 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.494      ;
; 3.281 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.502      ;
; 3.282 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.503      ;
; 3.290 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.511      ;
; 3.302 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.523      ;
; 3.383 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.604      ;
; 3.384 ; debounce_v1:U5|counter_out[1] ; debounce_v1:U5|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.605      ;
; 3.392 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.613      ;
; 3.393 ; debounce_v1:U4|counter_out[1] ; debounce_v1:U4|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.614      ;
; 3.401 ; debounce_v1:U3|counter_out[1] ; debounce_v1:U3|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.622      ;
; 3.413 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.634      ;
; 3.475 ; debounce_v1:U3|counter_out[3] ; debounce_v1:U3|result         ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.696      ;
; 3.478 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|result         ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.699      ;
; 3.494 ; debounce_v1:U5|counter_out[0] ; debounce_v1:U5|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.715      ;
; 3.503 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.724      ;
; 3.524 ; debounce_v1:U3|counter_out[0] ; debounce_v1:U3|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.745      ;
; 3.554 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.775      ;
; 3.554 ; debounce_v1:U4|counter_out[2] ; debounce_v1:U4|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.775      ;
; 3.574 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.795      ;
; 3.574 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.795      ;
; 3.574 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.795      ;
; 3.574 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.795      ;
; 3.574 ; debounce_v1:U5|flipflops[0]   ; debounce_v1:U5|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.795      ;
; 3.602 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.823      ;
; 3.602 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.823      ;
; 3.602 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.823      ;
; 3.602 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.823      ;
; 3.602 ; debounce_v1:U3|flipflops[1]   ; debounce_v1:U3|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.823      ;
; 3.608 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.829      ;
; 3.608 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.829      ;
; 3.608 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.829      ;
; 3.608 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.829      ;
; 3.608 ; debounce_v1:U4|flipflops[0]   ; debounce_v1:U4|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.829      ;
; 3.679 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|result         ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.900      ;
; 3.734 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.955      ;
; 3.734 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.955      ;
; 3.734 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.955      ;
; 3.734 ; debounce_v1:U4|counter_out[4] ; debounce_v1:U4|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 3.955      ;
; 3.822 ; debounce_v1:U3|counter_out[2] ; debounce_v1:U3|result         ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.043      ;
; 3.845 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.066      ;
; 3.845 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.066      ;
; 3.845 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.066      ;
; 3.845 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.066      ;
; 3.845 ; debounce_v1:U5|flipflops[1]   ; debounce_v1:U5|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.066      ;
; 3.901 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.122      ;
; 3.901 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.122      ;
; 3.901 ; debounce_v1:U4|counter_out[3] ; debounce_v1:U4|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.122      ;
; 3.906 ; debounce_v1:U4|counter_out[0] ; debounce_v1:U4|result         ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.127      ;
; 4.010 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.231      ;
; 4.010 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.231      ;
; 4.010 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[2] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.231      ;
; 4.010 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[1] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.231      ;
; 4.010 ; debounce_v1:U4|flipflops[1]   ; debounce_v1:U4|counter_out[0] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.231      ;
; 4.012 ; debounce_v1:U3|counter_out[4] ; debounce_v1:U3|result         ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.233      ;
; 4.103 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[4] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.324      ;
; 4.103 ; debounce_v1:U3|flipflops[0]   ; debounce_v1:U3|counter_out[3] ; divider:U2|temp ; divider:U2|temp ; 0.000        ; 0.000      ; 4.324      ;
+-------+-------------------------------+-------------------------------+-----------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'divider:U1|temp'                                                                                                                        ;
+-------+-----------------------------+-----------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------+-----------------+--------------+------------+------------+
; 1.649 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[3] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 1.870      ;
; 1.679 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[1] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 1.900      ;
; 1.681 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[2] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 1.902      ;
; 1.685 ; cronometro_sincrono:U6|d[1] ; cronometro_sincrono:U6|d[0] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 1.906      ;
; 2.133 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[0] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 2.354      ;
; 2.135 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[1] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 2.356      ;
; 2.143 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[0] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 2.364      ;
; 2.153 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[2] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 2.374      ;
; 2.283 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[2] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 2.504      ;
; 2.289 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[1] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 2.510      ;
; 2.294 ; cronometro_sincrono:U6|d[2] ; cronometro_sincrono:U6|d[0] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 2.515      ;
; 2.361 ; cronometro_sincrono:U6|d[0] ; cronometro_sincrono:U6|d[1] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 2.582      ;
; 2.591 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[3] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 2.515      ;
; 2.592 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[1] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 2.516      ;
; 2.621 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[2] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 2.842      ;
; 2.817 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[2] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 2.741      ;
; 2.967 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[2] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 3.188      ;
; 3.078 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[3] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 3.299      ;
; 3.548 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[1] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 3.769      ;
; 3.561 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[3] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 3.782      ;
; 3.576 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[1] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 3.500      ;
; 3.659 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[2] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 3.880      ;
; 3.668 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[0] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 3.592      ;
; 3.699 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[0] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 3.920      ;
; 3.706 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|u[0] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 3.630      ;
; 3.770 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|u[3] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 3.991      ;
; 3.963 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|u[0] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 4.184      ;
; 4.235 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[3] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 4.159      ;
; 4.235 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[2] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 4.159      ;
; 4.235 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|u[1] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 4.159      ;
; 4.334 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[2] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 4.258      ;
; 4.347 ; debounce_v1:U5|result       ; cronometro_sincrono:U6|d[0] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 4.271      ;
; 4.490 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[0] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 4.711      ;
; 4.696 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[2] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 4.917      ;
; 4.696 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[1] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 4.917      ;
; 4.696 ; cronometro_sincrono:U6|u[0] ; cronometro_sincrono:U6|d[0] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 4.917      ;
; 4.987 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[2] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 4.911      ;
; 4.987 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[1] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 4.911      ;
; 4.987 ; debounce_v1:U3|result       ; cronometro_sincrono:U6|d[0] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 4.911      ;
; 5.228 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[2] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 5.449      ;
; 5.228 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[1] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 5.449      ;
; 5.228 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|d[0] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 5.449      ;
; 5.319 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[2] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 5.540      ;
; 5.319 ; cronometro_sincrono:U6|u[3] ; cronometro_sincrono:U6|u[1] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 5.540      ;
; 5.492 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[2] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 5.713      ;
; 5.492 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[1] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 5.713      ;
; 5.492 ; cronometro_sincrono:U6|u[1] ; cronometro_sincrono:U6|d[0] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 5.713      ;
; 6.019 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[2] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 6.240      ;
; 6.019 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[1] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 6.240      ;
; 6.019 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|d[0] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 6.240      ;
; 6.110 ; cronometro_sincrono:U6|u[2] ; cronometro_sincrono:U6|u[1] ; divider:U1|temp ; divider:U1|temp ; 0.000        ; 0.000      ; 6.331      ;
+-------+-----------------------------+-----------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'divider:U1|temp'                                                                                                               ;
+--------+-----------------------+-----------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                     ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------+-----------------+-----------------+--------------+------------+------------+
; -5.818 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[2] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 6.188      ;
; -5.818 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[0] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 6.188      ;
; -5.818 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[0] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 6.188      ;
; -5.801 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[3] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 6.171      ;
; -5.801 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[2] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 6.171      ;
; -5.801 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[1] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 6.171      ;
; -4.701 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[1] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 5.071      ;
; -4.475 ; debounce_v1:U5|result ; cronometro_sincrono:U6|u[0] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 4.845      ;
; -4.473 ; debounce_v1:U5|result ; cronometro_sincrono:U6|d[0] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 4.843      ;
; -4.460 ; debounce_v1:U5|result ; cronometro_sincrono:U6|d[2] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 4.830      ;
; -3.698 ; debounce_v1:U5|result ; cronometro_sincrono:U6|u[3] ; divider:U2|temp ; divider:U1|temp ; 1.000        ; -0.297     ; 4.068      ;
+--------+-----------------------+-----------------------------+-----------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'divider:U1|temp'                                                                                                               ;
+-------+-----------------------+-----------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                     ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------+-----------------+-----------------+--------------+------------+------------+
; 4.144 ; debounce_v1:U5|result ; cronometro_sincrono:U6|u[3] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 4.068      ;
; 4.906 ; debounce_v1:U5|result ; cronometro_sincrono:U6|d[2] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 4.830      ;
; 4.919 ; debounce_v1:U5|result ; cronometro_sincrono:U6|d[0] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 4.843      ;
; 4.921 ; debounce_v1:U5|result ; cronometro_sincrono:U6|u[0] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 4.845      ;
; 5.147 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[1] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 5.071      ;
; 6.247 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[3] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 6.171      ;
; 6.247 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[2] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 6.171      ;
; 6.247 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[1] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 6.171      ;
; 6.264 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[2] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 6.188      ;
; 6.264 ; debounce_v1:U4|result ; cronometro_sincrono:U6|d[0] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 6.188      ;
; 6.264 ; debounce_v1:U4|result ; cronometro_sincrono:U6|u[0] ; divider:U2|temp ; divider:U1|temp ; 0.000        ; -0.297     ; 6.188      ;
+-------+-----------------------+-----------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------+
; Setup Transfers                                                               ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; CLK_50MHz       ; CLK_50MHz       ; 10403    ; 0        ; 0        ; 0        ;
; divider:U1|temp ; CLK_50MHz       ; 1        ; 1        ; 0        ; 0        ;
; divider:U2|temp ; CLK_50MHz       ; 1        ; 1        ; 0        ; 0        ;
; divider:U1|temp ; divider:U1|temp ; 53       ; 0        ; 0        ; 0        ;
; divider:U2|temp ; divider:U1|temp ; 28       ; 0        ; 0        ; 0        ;
; divider:U2|temp ; divider:U2|temp ; 240      ; 0        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Hold Transfers                                                                ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; CLK_50MHz       ; CLK_50MHz       ; 10403    ; 0        ; 0        ; 0        ;
; divider:U1|temp ; CLK_50MHz       ; 1        ; 1        ; 0        ; 0        ;
; divider:U2|temp ; CLK_50MHz       ; 1        ; 1        ; 0        ; 0        ;
; divider:U1|temp ; divider:U1|temp ; 53       ; 0        ; 0        ; 0        ;
; divider:U2|temp ; divider:U1|temp ; 28       ; 0        ; 0        ; 0        ;
; divider:U2|temp ; divider:U2|temp ; 240      ; 0        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Recovery Transfers                                                            ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; divider:U2|temp ; divider:U1|temp ; 11       ; 0        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Removal Transfers                                                             ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; divider:U2|temp ; divider:U1|temp ; 11       ; 0        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 49    ; 49   ;
+---------------------------------+-------+------+


+--------------------------------------------------------+
; Clock Status Summary                                   ;
+-----------------+-----------------+------+-------------+
; Target          ; Clock           ; Type ; Status      ;
+-----------------+-----------------+------+-------------+
; CLK_50MHz       ; CLK_50MHz       ; Base ; Constrained ;
; divider:U1|temp ; divider:U1|temp ; Base ; Constrained ;
; divider:U2|temp ; divider:U2|temp ; Base ; Constrained ;
+-----------------+-----------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; BTN_SST    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BTN_UD     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BTN_Z      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; D7S_D[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DP_DEZ      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DP_UNID     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; BTN_SST    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BTN_UD     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; BTN_Z      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; D7S_D[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_D[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D7S_U[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DP_DEZ      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DP_UNID     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed Nov 26 12:00:22 2025
Info: Command: quartus_sta cronometro_sincrono -c cronometro_sincrono
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cronometro_sincrono.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divider:U1|temp divider:U1|temp
    Info (332105): create_clock -period 1.000 -name CLK_50MHz CLK_50MHz
    Info (332105): create_clock -period 1.000 -name divider:U2|temp divider:U2|temp
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.247
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.247            -356.219 CLK_50MHz 
    Info (332119):    -5.664             -37.755 divider:U1|temp 
    Info (332119):    -5.119             -89.309 divider:U2|temp 
Info (332146): Worst-case hold slack is -1.825
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.825              -3.432 CLK_50MHz 
    Info (332119):     1.400               0.000 divider:U2|temp 
    Info (332119):     1.649               0.000 divider:U1|temp 
Info (332146): Worst-case recovery slack is -5.818
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.818             -39.558 divider:U1|temp 
Info (332146): Worst-case removal slack is 4.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.144               0.000 divider:U1|temp 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 CLK_50MHz 
    Info (332119):     0.234               0.000 divider:U1|temp 
    Info (332119):     0.234               0.000 divider:U2|temp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4680 megabytes
    Info: Processing ended: Wed Nov 26 12:00:25 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


