# 暨南大学数字电子课后作业速通

<center>by Blossom.</center>


---

### 写在前面：

1. 本文为Blossom于2022年11月份复习数字电子技术期间，以学校课程作业为基础进行创作的一份数字电子技术复习资料。其中题目主要采样于《数字设计基础与应用》
2. 本着开源与共享知识的原则，Blossom的这些笔记供学习与交流用途的广大朋友免费使用 :)
3. 初次创作，才疏学浅，这篇资料的内容难免会有勘误与不足，Blossom随时欢迎各位对此提出宝贵的意见和指正。下面留下Blossom的联系方式：
    - `e-mail`：[361265483@qq.com](https://mail.qq.com/)
    - `Github`:[Blossom0913](https://github.com/Blossom0913)
    - `WeChat`: poex17369727073
4. 当然，在之后Blossom也会上传课本以及课后指导的PDF版本供大家辅助学习，同时在这里放若干学习数字电子比较优质的网站：
    - [PTA数电题目集](https://pintia.cn/problem-sets/1550368249382805504/exam/problems/type/9)
    - [数电知识总结](https://blog.csdn.net/m0_46235100/article/details/125449003)
    - [NUDT数电MOOC](https://www.icourse163.org/course/NUDT-206001?from=searchPage&outVendor=zw_mooc_pcssjg_)(相较于其他更契合考纲内容)
---


#### 作业1

![1-1](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A1-1.png)
>原码：是最简单的机器数表示法，用最高位表示符号位，其他位存放该数的二进制的绝对值。
>反码：正数的反码还是等于原码；负数的反码就是它的原码除符号位外，按位取反。
>补码：正数的补码等于它的原码；负数的补码等于反码+1

1):原码：`1'0100111`  补码：`1'1011001`
2):原码：`01011011`  补码：`01011011`

>BCD码`Binary-Coded Decimal`，用4位二进制数来表示1位十进制数中的0~9这10个数码，是一种二进制的数字编码形式，用二进制编码的十进制代码。
>1. `8421 BCD码`是最基本和最常用的BCD码，它和四位自然二进制码相似，各位的权值为8、4、2、1，故称为有权BCD码。和四位自然二进制码不同的是，它只选用了四位二进制码中前10组代码，即用0000~1001分别代表它所对应的十进制数，余下的六组代码不用。
>2. `5421 BCD码`为有权BCD码，它们从高位到低位的权值分别为5、4、2、1。在有权BCD码中，有的十进制数码存在两种加权方法，例如，`5421 BCD码`中的数码5，既可以用1000表示，也可以用0101表示,这说明`5421 BCD码`的编码方案不是惟一的
>3. `余3码`是8421 BCD码的每个码组+3(0011)形成的。常用于BCD码的运算电路中。

| 8421      | 5421 |   余3     |
| :---        |    :----:   |          ---: |
| `0110 0011 . 0010`      | `1001 0011 . 0010`       | `1001 0110 . 0101`   |
| `1001 0001 . 0111 0101`   | `1100 0001 . 1010 1000`        | `1100 0100 . 1010 1000`      |

![1-2](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A1-2.png)

>1、**奇偶校验**是用来检查数据传输的正确性的方法。奇偶校验能检测出传输数据的部分错误（1位误码能检测出，2位及2位以上检测不出来），而且不能纠错，在发现错误后，只能要求重发。由于简单所以被广泛应用。
 2、这种方法是在每一字节中加上一个奇偶校验位，并被传输，即每个字节发送九位（8位+1位校验位）数据。1个字节（byte）=8位（bit）。
 3、数据传输以前通常会确定是奇校验还是偶校验，以保证发送端和接收端采用相同的校验方法进行数据校验。假如校验位不符，则认为传输出错。
 4、奇校验：一个字节8位中“1”的个数，校验位，添加一位，使9位中“1”的个数为奇数；偶校验同理。
 5、校验的原理是：假如采用 奇校验，发送端发送的一个字符编码（含校验位）中，“1”的个数一定为奇数个，在  接收端对接收字符二进制位中的“1”的个数 进行统计，若统计出“1”的个数为偶数个，则意味着传输过程中有1位（或奇数位）发生差错。

- `It's F8`奇检验:
`01001001` `11110100` `10100111` `01110011`
`00100000` `01000110` `00111000`

- 十六进制表示：
**49 F4 A7 73 20 46 38**

>**有权码**：各个编码位都有固定的权值
>**无权码**：找不到一组权值，满足所有码字

1. `(a)`不是有权码
2. `(b)`是，权值为`2 4 2 1`
3. `(c)`是，权值为`6 3 1 -1`

---

#### 作业2

![2-1](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A2-1.png)

![](真值表.png)


![2-2](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A2-2.png)

>**反演规则**
反演规则即对原函数取反，将乘换成加，加换成乘，原变量换成反变量，反变量换成原变量，1换成0，0换成1，即可得到反函数。
>**对偶规则**
将乘换成加，加换成乘，1换成0，0换成1，即可得到对偶式。对一个逻辑函数取两次对偶式的结果与原式相等。

$$ X' = (\overline{A}+C)\overline{(\overline{B}+C)(A+(\overline{B}(C+D)))}$$

$$ Y' = (\overline{A}+B+\overline{\overline{B}+C)D}(A+B\overline{C})$$

$$ \overline{X} = (A+\overline{C})\overline{(B+\overline{C})(\overline{A}+(B(\overline{C}+\overline{D})))}$$

$$ \overline{Y} = (A+\overline{B}+\overline{B+\overline{C})\overline{D}}(\overline{A}+\overline{B}C)$$

![2-3](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A2-3.png)


![最小项定义](https://pic2.zhimg.com/80/v2-138927bf356076e2163a40187cd64e21_720w.webp)

![最大项定义](https://pic2.zhimg.com/80/v2-21265a235e8544cc8c0e47965a639201_720w.webp)

 $$\begin{split}
 F &= A+B\overline{C}+ \overline{A}C \\
    &= A(B+\overline{B})(C+\overline{C})+(A+\overline{A})B\overline{C}+\overline{A}(B+\overline{B})C \\
    &= ABC+AB\overline{C}+A\overline{B}C+A\overline{BC}+\overline{A}B\overline{C}+\overline{A}BC+\overline{AB}C \\
    &= \Sigma{m(1,2,3,4,5,6,7)} \\
    &= \prod{M_0} \\
    &= A+B+C \\\tag{1.1}
 \end{split}$$

$$\begin{split}
F &= \overline{\overline{A}(\overline{B}+C)} \\
    &= A+B\overline{C} \\
    &= A(B+\overline{B})(C+\overline{C}) + (A+\overline{A})B\overline{C} \\
    &= \Sigma{m(2,4,5,6,7)} \\
    &= \prod{M_{(0,1,3)}} \\
    &= (A+B+C)(A+B+\overline{C})(A+\overline{B}+\overline{C}) \\\tag{1.2}
\end{split}$$

$$\begin{split}
    W &= AB+\overline{A}C+\overline{BC}  \\
      &= AB+\overline{A}C+ \overline{B}+\overline{C}   \\
      &= (AB+\overline{B})+(\overline{A}C+\overline{C}) \\
      &= (A+\overline{B})+(\overline{A}+\overline{C}) \\
      &= 1 \\  \tag{1.3}
\end{split}$$


$$\begin{split}
    X &= (A\overline{B}+\overline{A}B)\overline{\overline{A}\overline{B}+AB}+AB  \\
      &= (A\overline{B}+\overline{A}B)(A+B)(\overline{A}+\overline{B})+AB   \\
      &= (A\overline{B}+\overline{A}B)+AB \\
      &= (A\overline{B}+AB)+(\overline{A}B+AB) \\
      &= A + B \\  \tag{1.4}
\end{split}$$

![2-4](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A2-4.png)

>卡诺图`（karnaugh map）`在这个方格图中，每一个方格代表逻辑函数的一个最小项，而且几何相邻（在几何位置上，上下或左右相邻）的小方格具有逻辑相邻性，即两相邻小方格所代表的最小项只有一个变量取值不同。
>卡诺图**相邻性**的特点保证了几何相邻两方格所代表的最小项只有一个变量不同。因此，若相邻的方格都为1（简称1格）时，则对应的最小项就可以合并。合并的结果是消去这个不同的变量，只保留相同的变量。
>边界上的格子和另一边边界的格子逻辑相连，类比贪吃蛇
>将卡诺图中的1格画圈，一个也不能漏圈，否则最后得到的表达式就会与所给函数不等；1格允许被一个以上的圈所包围。
圈的个数应尽可能得少。即在保证1格一个也不漏圈的前提下，圈的个数越少越好。因为一个圈和一个与项相对应，圈数越少，与或表达式的与项就越少。

$$ F = \overline{A}C + \overline{BC} + A\overline{C} $$

$$ F = (A+\overline{B}+C) + (\overline{A} + \overline{C}) \tag{1.16.1}$$

$$ F = \overline{ABC}D+C\overline{D}+\overline{A}B\overline{D}+AB\overline{C} $$

$$ F = (\overline{C}+\overline{D})(A+\overline{B}+\overline{C})(\overline{A}+B+C)(B+C+D) \tag{1.16.2}$$

$$ F = BCD+\overline{B}C\overline{D}+\overline{AB}C $$

$$ F = C(\overline{B}+D)(\overline{A}+B+\overline{D}) \tag{1.16.3}$$


>在三变量卡诺图上镜像对称的最小项也是逻辑相连的

$$ F = \overline{A}B\overline{E}+\overline{CD}E+B\overline{C}E+ADE+\overline{A}D\overline{E}+A\overline{B}C\overline{D}$$

$$ F = (A+B+D+E)(\overline{A}+C+D+E)(A+B+\overline{D}+\overline{E})
  $$

$$ (\overline{A}+\overline{D}+E)(A+\overline{C}+\overline{E})(\overline{A}+\overline{B}+\overline{C}+D) \tag{1.16.4}$$

$$ F=\overline{B}+A\overline{CD} $$

$$ F=(A+\overline{B})(\overline{B}+\overline{D})(\overline{B}+\overline{C}) \tag{1.16.5} $$

>别急，先画$ \overline{F}$的卡诺图，然后反一下就是F的卡诺图

$$ F=\overline{A}B+\overline{AC}D+A\overline{B}CD+\overline{A}C\overline{D}$$

$$ F=(B+C+D)(\overline{A}+D)(\overline{A}+C)(\overline{A}+\overline{B})(A+B+\overline{C}+\overline{D}) $$

---

#### 作业3

![3-1](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E5%AE%9E%E9%AA%8C3-1.png)

>第八小题，$ \phi $表示任意项，可0可1，然后画卡诺图的时候，先画最大项的0和任意项的$ \phi $，然后剩下的空填1，画圈的时候把有助于合并的任意项划入，不要刻意画任意项

$$ F = C\overline{D}+\overline{BD}+B\overline{C}D $$

$$ F=(\overline{C}+\overline{D})(B+\overline{D})(\overline{B}+C+D) \tag{1.16.8} $$

>第十小题，约束条件等价于CD=00||11时，函数值无定义，即在卡诺图中可以是任意值$ \phi $

$$ F= AB+\overline{B}C $$

$$ F= (A+\overline{B})(B+C) \tag{1.16.10}$$

>第十二小题，约束条件等价于当$ (B+\overline{C})(B+\overline{D}) = 0 $时，即BC=01orBD=01时，F取值无意义，在卡诺图上表示为$ \phi $

$$ F =B+CD+A\overline{CD} $$

$$ F=(C+D)(C+\overline{D})(A+\overline{B}+C) \tag{1.16.12} $$

![3-2](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E5%AE%9E%E9%AA%8C3-2.png)

| ABCD     | F |
| ----------- | ----------- |
| 0000      | 0       |
| 0001   |     0    |
| 0010      |   0     |
| 0011   |    0     |
| 0100      |   0     |
| 0101   |      0   |
| 0110      |    0    |
| 0111   |    1     |
| 1000      |   0     |
| 1001   |    0     |
| 1010      |   1     |
| 1011   |    1     |
| 1100   |    1     |
| 1101   |    1     |
| 1110   |    1     |
| 1111   |    1     |

$$ F=AB+AC+BCD $$

![3-3](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A3-3.png)

>扇出系数 $ N_0$：扇出系数是指`与非门`输出端连接同类门的最多个数。
>- TTL门输出为高电位时，可带动的门的个数为：输出为高电位时的输出电流$ I_{OH}$与输入为高电位时的流入电流$ I_{IH}$ 之比,即$ N_0 = \frac{I_{OH}}{I_{IH}} $
>- TTL门输出为低电位时，可带动的门的个数为：输出为低电位灌入电流$ I_{OL}$ 与输入为低电位时的流出电流$ I_{IL}$之比,即$ N_0 = \frac{I_{OL}}{I_{IL}} $

- 对于`74S00`:$ N_0 = \frac{I_{OH}}{I_{IH}} = \frac{0.001}{0.00005} = 20 ||$ $ N_0 = \frac{I_{OL}}{I_{IL}} = \frac{20}{2} = 10 $

  所以，00驱动00的扇出系数为10（取低者）

- 对于`74S10`:$ N_0 = \frac{I_{OH}}{I_{IH}}=\frac{0.0004}{0.00004} = 10 ||$ $ N_0 = \frac{I_{OL}}{I_{IL}}= = \frac{16}{1.6} = 10$

  所以，10驱动10的扇出系数为10（取低者）
- 对于`74S00`驱动`74S10`：$ N_0 = \frac{I_{OH}(00)}{I_{IH}(10)}= \frac{1mA}{40uA} = 25 ||$ $ N_0 = \frac{I_{OL}(00)}{I_{IL}(00)} = \frac{20}{1.6} = 12.5$

    所以，00驱动10的扇出系数为12（向下取整）

- 对于`74S10`驱动`74S00`：$ N_0 = \frac{I_{OH}(10)}{I_{IH}(00)}= \frac{400}{50} = 8 || $$ N_0 = \frac{I_{OL}(10)}{I_{IL}(00)}=\frac{16}{2}=8 $

    所以，10驱动00的扇出系数为8（向下取整）


---

#### 作业4

![4-1](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A4-1.png)

![对照表](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/BCD%E7%BC%96%E7%A0%81%E5%AF%B9%E7%85%A7%E8%A1%A8.png)

>当N<=4时，（5421） = （8421）；
当N>=5时，（5421） = （8421） + 0011

![](8421—5421.png)

> 当N<=4时，（余3） = （5421）+ 0011；
> 当N>=5时，（余3） = （5421） + 0000

![](5421—余3.png)

![](全加器.png)

![](余3加法器.png)

![4-2](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A4-2.png)

![](波形图.png)

![4-3](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A4-3.png)

>竞争的意思就是从不同路径到达输出端的信号时间存在先后,造成一段时间内最后一个门的某些输入没有信号.这就容易造成竞争.
竞争有良性的,即对输出无明显影响的;也有恶性的,会造成输出错误并产生尖脉冲.产生的错误输出就叫**险象**.险象是输出1的称为1型险象,否称为0型
当$F＝A＋\overline{A}$时，当A由`1-->0`时，会产生`静1险象`
当$F ＝ A * \overline{A}$时，当A由`0-->1`时，会产生`静0险象`

$$ F=\overline{\overline{AB}·\overline{B\overline{AC}}·\overline{AD}}=AB+B\overline{AC}+AD$$

当`BCD=111`时，$ F=A+\overline{A}$,存在`0型险象`

$$\begin{split}
 F &=\overline{(A+B+C)+(B+C+(\overline{B+D}))+(D+(\overline{B+D}))}  \\
    &= (A+B+C)(B+C+(\overline{B+D}))(D+(\overline{B+D})) \\
    \end{split}$$

当`ACD=000`时,$ F= B\overline{B}$,存在`1型险象`

---

#### 作业5

![5-1](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A5-1.png)

>A:25KW    B:15KW    C:10KW
  F1:25KW     F2:15KW


| ABC     | F1 | F2 |
| ----------- | ----------- |----|
| 000      | 0       | 0   |
| 001      | 0       | 1   |
| 010      | 0       | 1   |
| 011      | 1       | 0   |
| 100      |  1      | 0   |
| 101      | 1      | 1   |
| 110      | 1       | 1   |

![](发电厂.png)

![5-2](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A5-2.png)
 
>见作业5

![5-3](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A5-3.png)

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E5%87%BD%E6%95%B0%E5%8F%91%E7%94%9F%E5%99%A8.png)

![5-4](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A5-4.png)


![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1.png)

---

#### 作业6

![6-1](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A6-1.png)

>改图是`四选一数据选择器`，$EN$为使能信号（数据选择器开关），$A_0 $ ,$A_1$是激励信号，在不同的电平下，分别导通不同的数据，同时数据先经过或门再经过与门，保证每次都只有一个数据传输通道在正常工作

![6-2](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A6-2.png)

>74154芯片是低电平有效的芯片，即没触发的时候输出高电平1，触发的时候输出低电平0

$$ F=\overline{(Y_0Y_1Y_9Y_{11})+(Y_9Y_{11}Y_{13}Y_{15})} $$

$$ F=(\overline{M_0}+\overline{M_1}+\overline{M_9}+\overline{M_{11}})(\overline{M_9}+\overline{M_{11}}+\overline{M_{13}}+\overline{M_{15}}) $$

$$ F=m_9+m_{11} $$

![6-3](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A6-3.png)

![6-4](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A6-3%E9%85%8D%E5%9B%BE.png)

![](GreyCode.png)

![6-5](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A6-4.png)

>`变量译码器`是一个将n个输入变为2^n个输出的多输出端的组合逻辑电路。其模型可用下图来表示，其中输入变化的所有组合中，每个输出为1的情况仅一次，由于最小项在真值表中仅有一次为1，所以输出端为输入变量的最小项的组合。故译码器又可以称为最小项发生器电路。

>在此题中，我们需要在`4-16decoder`的基础上自行设计逻辑电路，使X,Y,Z满足题中所给的式子

题中给的信息是高电平有效，即decoder的输出是A,B,C,D四个输入的最小项之和，所以对于最小项我们只需要进行或运算，对于最大项之积，我们通过外加或非门的方式来转换成最小项

$$ X(A,B,C,D)= \Pi M(2,8,9,14) = \overline{Y_2+Y_8+Y_9+Y_{14}} $$

$$ Y(A,B,C,D)=\sum m(0,2,3,8,15) = Y_0+Y_2+Y_3 +Y_8+Y_15 $$

>图中我们不难发现，异或和同或互为反运算
>同时，也可以发现$ A\oplus \overline{B}=A \odot B = \overline{A\oplus B}$

$$ Z(A,B,C,D)= \overline{A \oplus B \oplus C \oplus D} = \sum m(0,3,6,9,10,12,15) $$

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/6-5%E7%94%B5%E8%B7%AF%E5%9B%BE.png)

![6-6](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A6-5.png)

>`数据选择器`是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去，实现数据选择功能的逻辑电路称为数据选择器。在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关。

先求出$F$的最小项之和$ = \overline{ABC}+\overline{AB}C+\overline{A}B\overline{C}+AB\overline{C}+ABC$
然后，我们令AB作为`4选一MUX`的输入，整理得

$$ F=\overline{AB}(C+\overline{C})+ \overline{A}B\overline{C}+A\overline{B}·0+AB(C+\overline{C})$$
$$ = \overline{AB}·1+\overline{A}B\overline{C}+A\overline{B}·0+AB·1$$
所以，控制信号的情况为$ D_0D_1D_2D_3 = 1·\overline{C}·0·1 $

在使用`8选1MUX`的时候，我们可以直接使用ABC作为输入，所以我们只要让F里出现过的最小项赋1，其他赋0即可

$ D_0D_1D_2D_3D_4=11100011 $

![](6-6电路图1.png)

>对于有任意项$\phi $的情况，画卡诺图是最好的解题方式

![](6-6电路图2.png)
![](6-6电路图3.png)

---

#### 作业7

![7-1](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A7-1.png)

>三态门分时操作的考察

$$ 当EN=1时，F=\overline{A+B} $$
$$ 当EN=0时，F=\overline{A}B $$

| EAB  |  F |
|---|---|
|  000 | 0  |
| 001  |  1 | 
| 010  | 0  | 
| 011  |  0 | 
| 100  | 1  | 
| 101  |  0 | 
| 110  | 0  | 
| 111  |  0 | 

![](电路及波形.png)


---
#### 作业8

![8-1](/Hardware&Physics/数字电子课后作业速通/作业8-1.png)



![8-2](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A8-2.png)

>见作业7


![8-3](作业8-3.png)

>`状态转换表` ：若将任何一组输入变量及电路初态的取值代 入状态方程和输出方程，即可算出电路的次态和 现态下的输出值，以得到的次态作为新的初态， 和这时的输入变量取值一起再代入状态方程和输 出方程进行计算，又得到一组新的次态和输出值。 如此继续下去，把全部的计算结果列成真值表的 形式，就得到了状态转换表。

>`状态图`：为了以更加形象的方式直观的显示出时序电路 的逻辑功能，可以进一步把状态转换表的内容表 示成状态转换图的形式。将状态转换表表示成转 换图时，是以小圆圈表示电路的各个状态，圆圈 中填入存储单元的状态值，圆圈之间用箭头表示 状态转换的方向，在箭头旁注明状态转换前的输 入变量取值和输出值，输入和输出用斜线分开， 斜线上方写输入值，下方写输出值。

| S\X  |  0 | 1 |
|---|---|---|
| A  |  A/0 | C/0 |
|  B |  A/0 | C/1 |
| C  |  C/0 | D/0 |
| D  | A/0  | B/0 |

3-2: 
  - 状态序列：CCDBCCD
  - 输出序列：0000100


3-3:

|  S  |  R  | $ Q_{n+1}$   |
|----|----|----|
|  0  |  0  |  $Q_n$  |
|  0  |  1  |  0  |
|  1  |  0  |  1  |
|  1  |  1  |  $\phi$  |



![8-4](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A8-4.png)

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/3-4%E6%B3%A2%E5%BD%A2.png)


---

#### 作业9

>`Flip-Flop`在实际的数字系统中往往包含大量的存储单元，而且经常要求他们在同一时刻同步动作，为达到这个目的，在每个存储单元电路上引入一个`时钟脉冲（CLK）`作为控制信号，只有当CLK到来时电路才被“触发”而动作，并根据输入信号改变输出状态。把这种在时钟信号触发时才能动作的存储单元电路称为触发器，以区别没有时钟信号控制的锁存器。按逻辑功能不同分为：RS触发器、D触发器、JK触发器、T触发器。
>  - D触发器:$ Q_{n+1} = D_n $ 
>  D=0时置0，D=1时置1
>  - JK触发器:$ Q_{n+1} = J_n \overline{Q_n}+ \overline{K_n}Q_n$
>   JK=00时，保持原状态，JK=11时，转换（翻转）原状态；
> JK=01时置0，JK=10时置1
>  - T触发器:$ Q_{n+1} = Q_n \oplus T_n $
>  T=0时保持原状态，T=1时转换状态



![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A9-1.png)

![](9-1波形.png)

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A9-2.png)

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A9-3.png)

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/9-3%E6%B3%A2%E5%BD%A2.png)

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A9-4.png)

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/9-4%E7%94%B5%E8%B7%AF%E5%9B%BE.png)

---

#### 作业10

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A10-1.png)

>**计数器**在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。
1、如果按照计数器中的触发器是否同时翻转分类，可将计数器分为**同步计数器和异步计数器**两种。
2、如果按照计数过程中数字增减分类，又可将计数器分为**加法计数器、减法计数器和可逆计数器**，随时钟信号不断增加的为加法计数器，不断减少的为减法计数器，可增可减的叫做可逆计数器。

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/10-1%E7%94%B5%E8%B7%AF%E5%9B%BE.png)

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A10-2.png)


![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A10-3.png)
![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/10-3%E7%94%B5%E8%B7%AF%E5%9B%BE.png)

---
#### 作业11

>`移位寄存器`具有存储代码、移位两大功能。
>  - 移位功能：寄存器里存储的代码能够在移位脉冲的的作用下依次左移或右移。
> - 移位寄存器应用：寄存代码、串行-并行转换、数值运算、数据处理。

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A11-1.png)

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/11-1%E7%94%B5%E8%B7%AF%E5%9B%BE.png)

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A11-2.png)

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A11-3.png)

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/11-3%E7%AD%94%E6%A1%88.png)

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A11-4.png)


![](11-4答案.png)

![](/Hardware%26Physics/%E6%95%B0%E5%AD%97%E7%94%B5%E5%AD%90%E8%AF%BE%E5%90%8E%E4%BD%9C%E4%B8%9A%E9%80%9F%E9%80%9A/%E4%BD%9C%E4%B8%9A11-5.png)

>该电路为两位`5421BCD码`的加法计数器，其中左侧芯片为10位，右侧芯片为个位。
