TimeQuest Timing Analyzer report for warmup
Thu Sep 25 15:28:16 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'Interface_Control:inst|rx_dataOperation[1]'
 13. Slow 1200mV 100C Model Setup: 'clock'
 14. Slow 1200mV 100C Model Hold: 'Interface_Control:inst|rx_dataOperation[1]'
 15. Slow 1200mV 100C Model Hold: 'clock'
 16. Slow 1200mV 100C Model Minimum Pulse Width: 'clock'
 17. Slow 1200mV 100C Model Minimum Pulse Width: 'Interface_Control:inst|rx_dataOperation[1]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 100C Model Metastability Report
 23. Slow 1200mV -40C Model Fmax Summary
 24. Slow 1200mV -40C Model Setup Summary
 25. Slow 1200mV -40C Model Hold Summary
 26. Slow 1200mV -40C Model Recovery Summary
 27. Slow 1200mV -40C Model Removal Summary
 28. Slow 1200mV -40C Model Minimum Pulse Width Summary
 29. Slow 1200mV -40C Model Setup: 'Interface_Control:inst|rx_dataOperation[1]'
 30. Slow 1200mV -40C Model Setup: 'clock'
 31. Slow 1200mV -40C Model Hold: 'Interface_Control:inst|rx_dataOperation[1]'
 32. Slow 1200mV -40C Model Hold: 'clock'
 33. Slow 1200mV -40C Model Minimum Pulse Width: 'clock'
 34. Slow 1200mV -40C Model Minimum Pulse Width: 'Interface_Control:inst|rx_dataOperation[1]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV -40C Model Metastability Report
 40. Fast 1200mV -40C Model Setup Summary
 41. Fast 1200mV -40C Model Hold Summary
 42. Fast 1200mV -40C Model Recovery Summary
 43. Fast 1200mV -40C Model Removal Summary
 44. Fast 1200mV -40C Model Minimum Pulse Width Summary
 45. Fast 1200mV -40C Model Setup: 'Interface_Control:inst|rx_dataOperation[1]'
 46. Fast 1200mV -40C Model Setup: 'clock'
 47. Fast 1200mV -40C Model Hold: 'Interface_Control:inst|rx_dataOperation[1]'
 48. Fast 1200mV -40C Model Hold: 'clock'
 49. Fast 1200mV -40C Model Minimum Pulse Width: 'clock'
 50. Fast 1200mV -40C Model Minimum Pulse Width: 'Interface_Control:inst|rx_dataOperation[1]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV -40C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; warmup                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C25F324I7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                 ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; Clock Name                                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                        ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; clock                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                                      ;
; Interface_Control:inst|rx_dataOperation[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Interface_Control:inst|rx_dataOperation[1] } ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                                                        ;
+-------------+-----------------+--------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                 ; Note                                                          ;
+-------------+-----------------+--------------------------------------------+---------------------------------------------------------------+
; 318.27 MHz  ; 250.0 MHz       ; clock                                      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1436.78 MHz ; 235.29 MHz      ; Interface_Control:inst|rx_dataOperation[1] ; limit due to hold check                                       ;
+-------------+-----------------+--------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup Summary                                 ;
+--------------------------------------------+---------+---------------+
; Clock                                      ; Slack   ; End Point TNS ;
+--------------------------------------------+---------+---------------+
; Interface_Control:inst|rx_dataOperation[1] ; -13.343 ; -68.196       ;
; clock                                      ; -2.142  ; -140.625      ;
+--------------------------------------------+---------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold Summary                                 ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; Interface_Control:inst|rx_dataOperation[1] ; -2.163 ; -12.257       ;
; clock                                      ; 0.402  ; 0.000         ;
+--------------------------------------------+--------+---------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clock                                      ; -3.000 ; -148.268      ;
; Interface_Control:inst|rx_dataOperation[1] ; 0.438  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'Interface_Control:inst|rx_dataOperation[1]'                                                                                                                 ;
+---------+-------------------------------------------------+---------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                       ; To Node                   ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------+---------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -13.343 ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.236      ; 15.554     ;
; -13.339 ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.236      ; 15.550     ;
; -13.208 ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.236      ; 15.419     ;
; -13.185 ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.236      ; 15.396     ;
; -13.166 ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.236      ; 15.377     ;
; -13.160 ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.236      ; 15.371     ;
; -13.056 ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.236      ; 15.267     ;
; -13.014 ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.242      ; 15.230     ;
; -13.010 ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.242      ; 15.226     ;
; -12.977 ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.236      ; 15.188     ;
; -12.879 ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.242      ; 15.095     ;
; -12.870 ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.236      ; 15.081     ;
; -12.856 ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.242      ; 15.072     ;
; -12.837 ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.242      ; 15.053     ;
; -12.831 ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.242      ; 15.047     ;
; -12.815 ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.236      ; 15.026     ;
; -12.727 ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.242      ; 14.943     ;
; -12.648 ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.242      ; 14.864     ;
; -12.541 ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.242      ; 14.757     ;
; -12.486 ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.242      ; 14.702     ;
; -12.221 ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.811      ; 14.007     ;
; -11.892 ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.817      ; 13.683     ;
; -10.901 ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.085      ; 13.145     ;
; -10.897 ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.085      ; 13.141     ;
; -10.766 ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.085      ; 13.010     ;
; -10.743 ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.085      ; 12.987     ;
; -10.724 ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.085      ; 12.968     ;
; -10.718 ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.085      ; 12.962     ;
; -10.614 ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.085      ; 12.858     ;
; -10.535 ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.085      ; 12.779     ;
; -10.428 ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.085      ; 12.672     ;
; -10.373 ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.085      ; 12.617     ;
; -9.876  ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.817      ; 11.668     ;
; -9.779  ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.660      ; 11.598     ;
; -9.547  ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.823      ; 11.344     ;
; -8.853  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.096      ; 11.099     ;
; -8.849  ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.096      ; 11.095     ;
; -8.718  ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.096      ; 10.964     ;
; -8.695  ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.096      ; 10.941     ;
; -8.676  ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.096      ; 10.922     ;
; -8.670  ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.096      ; 10.916     ;
; -8.566  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.096      ; 10.812     ;
; -8.487  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.096      ; 10.733     ;
; -8.380  ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.096      ; 10.626     ;
; -8.325  ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.096      ; 10.571     ;
; -7.914  ; Interface_Control:inst|rx_dataB[3]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.816      ; 9.705      ;
; -7.731  ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.671      ; 9.552      ;
; -7.585  ; Interface_Control:inst|rx_dataB[3]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.822      ; 9.381      ;
; -7.434  ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.666      ; 9.259      ;
; -6.379  ; Interface_Control:inst|rx_dataB[2]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.816      ; 8.170      ;
; -6.274  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.086      ; 8.629      ;
; -6.270  ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.086      ; 8.625      ;
; -6.139  ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.086      ; 8.494      ;
; -6.116  ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.086      ; 8.471      ;
; -6.097  ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.086      ; 8.452      ;
; -6.091  ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.086      ; 8.446      ;
; -6.073  ; Interface_Control:inst|rx_dataB[2]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.822      ; 7.869      ;
; -5.987  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.086      ; 8.342      ;
; -5.908  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.086      ; 8.263      ;
; -5.801  ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.086      ; 8.156      ;
; -5.746  ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.086      ; 8.101      ;
; -5.557  ; Interface_Control:inst|rx_dataB[0]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.881      ; 7.707      ;
; -5.557  ; Interface_Control:inst|rx_dataB[1]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.881      ; 7.707      ;
; -5.557  ; Interface_Control:inst|rx_dataB[2]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.881      ; 7.707      ;
; -5.557  ; Interface_Control:inst|rx_dataB[3]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.881      ; 7.707      ;
; -5.557  ; Interface_Control:inst|rx_dataB[4]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.881      ; 7.707      ;
; -5.557  ; Interface_Control:inst|rx_dataB[5]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.881      ; 7.707      ;
; -5.557  ; Interface_Control:inst|rx_dataB[6]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.881      ; 7.707      ;
; -5.557  ; Interface_Control:inst|rx_dataB[7]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.881      ; 7.707      ;
; -5.472  ; Interface_Control:inst|rx_dataB[3]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.665      ; 7.296      ;
; -5.420  ; Interface_Control:inst|rx_dataA[0]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.881      ; 7.570      ;
; -5.420  ; Interface_Control:inst|rx_dataA[1]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.881      ; 7.570      ;
; -5.420  ; Interface_Control:inst|rx_dataA[2]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.881      ; 7.570      ;
; -5.420  ; Interface_Control:inst|rx_dataA[3]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.881      ; 7.570      ;
; -5.420  ; Interface_Control:inst|rx_dataA[4]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.881      ; 7.570      ;
; -5.420  ; Interface_Control:inst|rx_dataA[5]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.881      ; 7.570      ;
; -5.420  ; Interface_Control:inst|rx_dataA[6]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.881      ; 7.570      ;
; -5.420  ; Interface_Control:inst|rx_dataA[7]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.881      ; 7.570      ;
; -5.386  ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.677      ; 7.213      ;
; -5.326  ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.676      ; 7.270      ;
; -5.300  ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.076      ; 7.645      ;
; -5.289  ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.095      ; 7.652      ;
; -5.223  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.095      ; 7.586      ;
; -5.160  ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.076      ; 7.505      ;
; -5.157  ; Interface_Control:inst|rx_dataB[0]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.692      ; 7.118      ;
; -5.152  ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.661      ; 7.082      ;
; -5.130  ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.657      ; 7.056      ;
; -5.122  ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.095      ; 7.485      ;
; -5.045  ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.076      ; 7.390      ;
; -5.003  ; Interface_Control:inst|rx_dataB[0]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.711      ; 6.982      ;
; -4.997  ; Interface_Control:inst|rx_dataB[1]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.692      ; 6.958      ;
; -4.981  ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.095      ; 7.344      ;
; -4.957  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.076      ; 7.302      ;
; -4.953  ; Interface_Control:inst|rx_dataB[1]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.711      ; 6.932      ;
; -4.953  ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 2.076      ; 7.298      ;
; -4.928  ; Interface_Control:inst|rx_dataB[0]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.901      ; 7.098      ;
; -4.928  ; Interface_Control:inst|rx_dataB[1]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.901      ; 7.098      ;
; -4.928  ; Interface_Control:inst|rx_dataB[2]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.901      ; 7.098      ;
; -4.928  ; Interface_Control:inst|rx_dataB[3]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.901      ; 7.098      ;
; -4.928  ; Interface_Control:inst|rx_dataB[4]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.901      ; 7.098      ;
+---------+-------------------------------------------------+---------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clock'                                                                                                                               ;
+--------+------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.142 ; uart:inst3|\rx_clk_gen:counter[7]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.071     ; 3.069      ;
; -2.142 ; uart:inst3|\rx_clk_gen:counter[7]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.071     ; 3.069      ;
; -2.142 ; uart:inst3|\rx_clk_gen:counter[7]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.071     ; 3.069      ;
; -2.142 ; uart:inst3|\rx_clk_gen:counter[7]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.071     ; 3.069      ;
; -2.142 ; uart:inst3|\rx_clk_gen:counter[7]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.071     ; 3.069      ;
; -2.142 ; uart:inst3|\rx_clk_gen:counter[7]  ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.071     ; 3.069      ;
; -2.142 ; uart:inst3|\rx_clk_gen:counter[7]  ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.071     ; 3.069      ;
; -2.070 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataOperation[4]      ; clock        ; clock       ; 1.000        ; 0.034      ; 3.102      ;
; -2.070 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataOperation[3]      ; clock        ; clock       ; 1.000        ; 0.034      ; 3.102      ;
; -2.070 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataOperation[7]      ; clock        ; clock       ; 1.000        ; 0.034      ; 3.102      ;
; -2.070 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataOperation[6]      ; clock        ; clock       ; 1.000        ; 0.034      ; 3.102      ;
; -2.070 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataOperation[5]      ; clock        ; clock       ; 1.000        ; 0.034      ; 3.102      ;
; -2.070 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataOperation[2]      ; clock        ; clock       ; 1.000        ; 0.034      ; 3.102      ;
; -2.067 ; uart:inst3|\rx_clk_gen:counter[4]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.994      ;
; -2.067 ; uart:inst3|\rx_clk_gen:counter[4]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.994      ;
; -2.067 ; uart:inst3|\rx_clk_gen:counter[4]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.994      ;
; -2.067 ; uart:inst3|\rx_clk_gen:counter[4]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.994      ;
; -2.067 ; uart:inst3|\rx_clk_gen:counter[4]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.994      ;
; -2.067 ; uart:inst3|\rx_clk_gen:counter[4]  ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.994      ;
; -2.067 ; uart:inst3|\rx_clk_gen:counter[4]  ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.994      ;
; -2.051 ; uart:inst3|\rx_clk_gen:counter[2]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.551      ;
; -2.051 ; uart:inst3|\rx_clk_gen:counter[2]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.551      ;
; -2.051 ; uart:inst3|\rx_clk_gen:counter[2]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.551      ;
; -2.051 ; uart:inst3|\rx_clk_gen:counter[2]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.551      ;
; -2.051 ; uart:inst3|\rx_clk_gen:counter[2]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.551      ;
; -2.051 ; uart:inst3|\rx_clk_gen:counter[2]  ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.551      ;
; -2.051 ; uart:inst3|\rx_clk_gen:counter[2]  ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.551      ;
; -1.994 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataOperation[4]      ; clock        ; clock       ; 1.000        ; 0.034      ; 3.026      ;
; -1.994 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataOperation[3]      ; clock        ; clock       ; 1.000        ; 0.034      ; 3.026      ;
; -1.994 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataOperation[7]      ; clock        ; clock       ; 1.000        ; 0.034      ; 3.026      ;
; -1.994 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataOperation[6]      ; clock        ; clock       ; 1.000        ; 0.034      ; 3.026      ;
; -1.994 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataOperation[5]      ; clock        ; clock       ; 1.000        ; 0.034      ; 3.026      ;
; -1.994 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataOperation[2]      ; clock        ; clock       ; 1.000        ; 0.034      ; 3.026      ;
; -1.981 ; uart:inst3|\rx_clk_gen:counter[3]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.908      ;
; -1.981 ; uart:inst3|\rx_clk_gen:counter[3]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.908      ;
; -1.981 ; uart:inst3|\rx_clk_gen:counter[3]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.908      ;
; -1.981 ; uart:inst3|\rx_clk_gen:counter[3]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.908      ;
; -1.981 ; uart:inst3|\rx_clk_gen:counter[3]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.908      ;
; -1.981 ; uart:inst3|\rx_clk_gen:counter[3]  ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.908      ;
; -1.981 ; uart:inst3|\rx_clk_gen:counter[3]  ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.908      ;
; -1.971 ; uart:inst3|\rx_clk_gen:counter[5]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.898      ;
; -1.971 ; uart:inst3|\rx_clk_gen:counter[5]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.898      ;
; -1.971 ; uart:inst3|\rx_clk_gen:counter[5]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.898      ;
; -1.971 ; uart:inst3|\rx_clk_gen:counter[5]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.898      ;
; -1.971 ; uart:inst3|\rx_clk_gen:counter[5]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.898      ;
; -1.971 ; uart:inst3|\rx_clk_gen:counter[5]  ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.898      ;
; -1.971 ; uart:inst3|\rx_clk_gen:counter[5]  ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.898      ;
; -1.924 ; uart:inst3|rx_data_cnt[0]          ; uart:inst3|rx_ready                             ; clock        ; clock       ; 1.000        ; -0.073     ; 2.849      ;
; -1.873 ; uart:inst3|\rx_clk_gen:counter[1]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.800      ;
; -1.873 ; uart:inst3|\rx_clk_gen:counter[1]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.800      ;
; -1.873 ; uart:inst3|\rx_clk_gen:counter[1]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.800      ;
; -1.873 ; uart:inst3|\rx_clk_gen:counter[1]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.800      ;
; -1.873 ; uart:inst3|\rx_clk_gen:counter[1]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.800      ;
; -1.873 ; uart:inst3|\rx_clk_gen:counter[1]  ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.800      ;
; -1.873 ; uart:inst3|\rx_clk_gen:counter[1]  ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.800      ;
; -1.839 ; uart:inst3|rx_data[7]              ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.063     ; 2.774      ;
; -1.835 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.060     ; 2.773      ;
; -1.835 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.060     ; 2.773      ;
; -1.835 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.060     ; 2.773      ;
; -1.835 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.060     ; 2.773      ;
; -1.835 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.060     ; 2.773      ;
; -1.833 ; Interface_Control:inst|counter[1]  ; Interface_Control:inst|rx_dataOperation[4]      ; clock        ; clock       ; 1.000        ; 0.034      ; 2.865      ;
; -1.833 ; Interface_Control:inst|counter[1]  ; Interface_Control:inst|rx_dataOperation[3]      ; clock        ; clock       ; 1.000        ; 0.034      ; 2.865      ;
; -1.833 ; Interface_Control:inst|counter[1]  ; Interface_Control:inst|rx_dataOperation[7]      ; clock        ; clock       ; 1.000        ; 0.034      ; 2.865      ;
; -1.833 ; Interface_Control:inst|counter[1]  ; Interface_Control:inst|rx_dataOperation[6]      ; clock        ; clock       ; 1.000        ; 0.034      ; 2.865      ;
; -1.833 ; Interface_Control:inst|counter[1]  ; Interface_Control:inst|rx_dataOperation[5]      ; clock        ; clock       ; 1.000        ; 0.034      ; 2.865      ;
; -1.833 ; Interface_Control:inst|counter[1]  ; Interface_Control:inst|rx_dataOperation[2]      ; clock        ; clock       ; 1.000        ; 0.034      ; 2.865      ;
; -1.817 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.061     ; 2.754      ;
; -1.817 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.061     ; 2.754      ;
; -1.817 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.061     ; 2.754      ;
; -1.817 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.061     ; 2.754      ;
; -1.817 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.061     ; 2.754      ;
; -1.811 ; uart:inst3|\rx_clk_gen:counter[11] ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.311      ;
; -1.811 ; uart:inst3|\rx_clk_gen:counter[11] ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.311      ;
; -1.811 ; uart:inst3|\rx_clk_gen:counter[11] ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.311      ;
; -1.811 ; uart:inst3|\rx_clk_gen:counter[11] ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.311      ;
; -1.811 ; uart:inst3|\rx_clk_gen:counter[11] ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.311      ;
; -1.811 ; uart:inst3|\rx_clk_gen:counter[11] ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.311      ;
; -1.811 ; uart:inst3|\rx_clk_gen:counter[11] ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.311      ;
; -1.811 ; uart:inst3|rx_data_cnt[2]          ; uart:inst3|rx_ready                             ; clock        ; clock       ; 1.000        ; -0.073     ; 2.736      ;
; -1.802 ; uart:inst3|\rx_clk_gen:counter[8]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.302      ;
; -1.802 ; uart:inst3|\rx_clk_gen:counter[8]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.302      ;
; -1.802 ; uart:inst3|\rx_clk_gen:counter[8]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.302      ;
; -1.802 ; uart:inst3|\rx_clk_gen:counter[8]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.302      ;
; -1.802 ; uart:inst3|\rx_clk_gen:counter[8]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.302      ;
; -1.802 ; uart:inst3|\rx_clk_gen:counter[8]  ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.302      ;
; -1.802 ; uart:inst3|\rx_clk_gen:counter[8]  ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.498     ; 2.302      ;
; -1.799 ; uart:inst3|\rx_clk_gen:counter[6]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.726      ;
; -1.799 ; uart:inst3|\rx_clk_gen:counter[6]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.726      ;
; -1.799 ; uart:inst3|\rx_clk_gen:counter[6]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.726      ;
; -1.799 ; uart:inst3|\rx_clk_gen:counter[6]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.726      ;
; -1.799 ; uart:inst3|\rx_clk_gen:counter[6]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.726      ;
; -1.799 ; uart:inst3|\rx_clk_gen:counter[6]  ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.726      ;
; -1.799 ; uart:inst3|\rx_clk_gen:counter[6]  ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.726      ;
; -1.783 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataOperation[1]      ; clock        ; clock       ; 1.000        ; -0.062     ; 2.719      ;
; -1.781 ; uart:inst3|\rx_clk_gen:counter[0]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.708      ;
; -1.781 ; uart:inst3|\rx_clk_gen:counter[0]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.708      ;
; -1.781 ; uart:inst3|\rx_clk_gen:counter[0]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.708      ;
; -1.781 ; uart:inst3|\rx_clk_gen:counter[0]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.708      ;
; -1.781 ; uart:inst3|\rx_clk_gen:counter[0]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.071     ; 2.708      ;
+--------+------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'Interface_Control:inst|rx_dataOperation[1]'                                                                                                                                               ;
+--------+-------------------------------------------------+---------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+---------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -2.163 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[2] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 5.027      ; 3.096      ;
; -1.709 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[0] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 5.184      ; 3.707      ;
; -1.625 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[2] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 5.027      ; 3.154      ;
; -1.480 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[5] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 5.019      ; 3.771      ;
; -1.463 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[1] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 5.190      ; 3.959      ;
; -1.385 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[3] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 5.039      ; 3.886      ;
; -1.377 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[7] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 5.038      ; 3.893      ;
; -1.358 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[4] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 5.028      ; 3.902      ;
; -1.322 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[6] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 5.039      ; 3.949      ;
; -1.127 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[0] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 5.184      ; 3.809      ;
; -0.982 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[1] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 5.190      ; 3.960      ;
; -0.949 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[5] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 5.019      ; 3.822      ;
; -0.902 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[3] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 5.039      ; 3.889      ;
; -0.902 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[7] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 5.038      ; 3.888      ;
; -0.875 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[4] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 5.028      ; 3.905      ;
; -0.868 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[6] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 5.039      ; 3.923      ;
; -0.181 ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.545      ; 2.394      ;
; 0.074  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.425      ; 2.529      ;
; 0.107  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[6] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.274      ; 2.411      ;
; 0.173  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[5] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.254      ; 2.457      ;
; 0.195  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.539      ; 2.764      ;
; 0.267  ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.539      ; 2.836      ;
; 0.310  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.539      ; 2.879      ;
; 0.333  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.262      ; 2.625      ;
; 0.336  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.274      ; 2.640      ;
; 0.343  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.273      ; 2.646      ;
; 0.406  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[4] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.263      ; 2.699      ;
; 0.474  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.419      ; 2.923      ;
; 0.562  ; Interface_Control:inst|rx_dataOperation[0]      ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.171      ; 2.763      ;
; 0.569  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.539      ; 3.138      ;
; 0.573  ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[6] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.395      ; 2.998      ;
; 0.621  ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.540      ; 3.191      ;
; 0.670  ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.394      ; 3.094      ;
; 0.762  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.394      ; 3.186      ;
; 0.797  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.393      ; 3.220      ;
; 0.897  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.393      ; 3.320      ;
; 0.929  ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.539      ; 3.498      ;
; 0.932  ; Interface_Control:inst|rx_dataOperation[0]      ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.014      ; 2.976      ;
; 0.975  ; Interface_Control:inst|rx_dataOperation[0]      ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.177      ; 3.182      ;
; 0.981  ; Interface_Control:inst|rx_dataB[1]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.171      ; 3.182      ;
; 1.015  ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.393      ; 3.438      ;
; 1.054  ; Interface_Control:inst|rx_dataB[3]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.991      ; 3.075      ;
; 1.143  ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.546      ; 3.719      ;
; 1.194  ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.393      ; 3.617      ;
; 1.203  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.393      ; 3.626      ;
; 1.229  ; Interface_Control:inst|rx_dataB[0]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.171      ; 3.430      ;
; 1.294  ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.394      ; 3.718      ;
; 1.314  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.394      ; 3.738      ;
; 1.341  ; Interface_Control:inst|rx_dataB[1]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.177      ; 3.548      ;
; 1.345  ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.967      ; 3.342      ;
; 1.385  ; Interface_Control:inst|rx_dataA[0]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.241      ; 3.656      ;
; 1.385  ; Interface_Control:inst|rx_dataA[1]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.241      ; 3.656      ;
; 1.385  ; Interface_Control:inst|rx_dataA[2]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.241      ; 3.656      ;
; 1.385  ; Interface_Control:inst|rx_dataA[3]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.241      ; 3.656      ;
; 1.385  ; Interface_Control:inst|rx_dataA[4]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.241      ; 3.656      ;
; 1.385  ; Interface_Control:inst|rx_dataA[5]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.241      ; 3.656      ;
; 1.385  ; Interface_Control:inst|rx_dataA[6]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.241      ; 3.656      ;
; 1.385  ; Interface_Control:inst|rx_dataA[7]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.241      ; 3.656      ;
; 1.399  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[6] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.394      ; 3.823      ;
; 1.434  ; Interface_Control:inst|rx_dataB[2]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.979      ; 3.443      ;
; 1.437  ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.383      ; 3.850      ;
; 1.453  ; Interface_Control:inst|rx_dataB[0]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.241      ; 3.724      ;
; 1.453  ; Interface_Control:inst|rx_dataB[1]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.241      ; 3.724      ;
; 1.453  ; Interface_Control:inst|rx_dataB[2]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.241      ; 3.724      ;
; 1.453  ; Interface_Control:inst|rx_dataB[3]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.241      ; 3.724      ;
; 1.453  ; Interface_Control:inst|rx_dataB[4]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.241      ; 3.724      ;
; 1.453  ; Interface_Control:inst|rx_dataB[5]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.241      ; 3.724      ;
; 1.453  ; Interface_Control:inst|rx_dataB[6]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.241      ; 3.724      ;
; 1.453  ; Interface_Control:inst|rx_dataB[7]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.241      ; 3.724      ;
; 1.477  ; Interface_Control:inst|rx_dataA[0]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.398      ; 3.905      ;
; 1.477  ; Interface_Control:inst|rx_dataA[1]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.398      ; 3.905      ;
; 1.477  ; Interface_Control:inst|rx_dataA[2]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.398      ; 3.905      ;
; 1.477  ; Interface_Control:inst|rx_dataA[3]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.398      ; 3.905      ;
; 1.477  ; Interface_Control:inst|rx_dataA[4]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.398      ; 3.905      ;
; 1.477  ; Interface_Control:inst|rx_dataA[5]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.398      ; 3.905      ;
; 1.477  ; Interface_Control:inst|rx_dataA[6]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.398      ; 3.905      ;
; 1.477  ; Interface_Control:inst|rx_dataA[7]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.398      ; 3.905      ;
; 1.479  ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.540      ; 4.049      ;
; 1.484  ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.540      ; 4.054      ;
; 1.514  ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.981      ; 3.525      ;
; 1.538  ; Interface_Control:inst|rx_dataA[0]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.404      ; 3.972      ;
; 1.538  ; Interface_Control:inst|rx_dataA[1]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.404      ; 3.972      ;
; 1.538  ; Interface_Control:inst|rx_dataA[2]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.404      ; 3.972      ;
; 1.538  ; Interface_Control:inst|rx_dataA[3]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.404      ; 3.972      ;
; 1.538  ; Interface_Control:inst|rx_dataA[4]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.404      ; 3.972      ;
; 1.538  ; Interface_Control:inst|rx_dataA[5]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.404      ; 3.972      ;
; 1.538  ; Interface_Control:inst|rx_dataA[6]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.404      ; 3.972      ;
; 1.538  ; Interface_Control:inst|rx_dataA[7]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.404      ; 3.972      ;
; 1.545  ; Interface_Control:inst|rx_dataB[0]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.398      ; 3.973      ;
; 1.545  ; Interface_Control:inst|rx_dataB[1]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.398      ; 3.973      ;
; 1.545  ; Interface_Control:inst|rx_dataB[2]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.398      ; 3.973      ;
; 1.545  ; Interface_Control:inst|rx_dataB[3]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.398      ; 3.973      ;
; 1.545  ; Interface_Control:inst|rx_dataB[4]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.398      ; 3.973      ;
; 1.545  ; Interface_Control:inst|rx_dataB[5]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.398      ; 3.973      ;
; 1.545  ; Interface_Control:inst|rx_dataB[6]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.398      ; 3.973      ;
; 1.545  ; Interface_Control:inst|rx_dataB[7]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.398      ; 3.973      ;
; 1.594  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.383      ; 4.007      ;
; 1.594  ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.394      ; 4.018      ;
; 1.606  ; Interface_Control:inst|rx_dataB[0]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.404      ; 4.040      ;
; 1.606  ; Interface_Control:inst|rx_dataB[1]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.404      ; 4.040      ;
+--------+-------------------------------------------------+---------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clock'                                                                                                                                    ;
+-------+-----------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; uart:inst3|rx_fsm.data                  ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.086      ; 0.674      ;
; 0.402 ; uart:inst3|rx_fsm.idle                  ; uart:inst3|rx_fsm.idle                          ; clock        ; clock       ; 0.000        ; 0.086      ; 0.674      ;
; 0.402 ; uart:inst3|rx_data_deb                  ; uart:inst3|rx_data_deb                          ; clock        ; clock       ; 0.000        ; 0.086      ; 0.674      ;
; 0.418 ; Interface_Control:inst|counter[1]       ; Interface_Control:inst|counter[1]               ; clock        ; clock       ; 0.000        ; 0.070      ; 0.674      ;
; 0.418 ; Interface_Control:inst|counter[0]       ; Interface_Control:inst|counter[0]               ; clock        ; clock       ; 0.000        ; 0.070      ; 0.674      ;
; 0.418 ; uart:inst3|rx_data_cnt[2]               ; uart:inst3|rx_data_cnt[2]                       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.674      ;
; 0.418 ; uart:inst3|rx_data_cnt[1]               ; uart:inst3|rx_data_cnt[1]                       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.674      ;
; 0.421 ; uart:inst3|\rx_clk_gen:counter[12]      ; uart:inst3|\rx_clk_gen:counter[12]              ; clock        ; clock       ; 0.000        ; 0.088      ; 0.695      ;
; 0.422 ; uart:inst3|rx_data_cnt[0]               ; uart:inst3|rx_data_cnt[0]                       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.678      ;
; 0.425 ; uart:inst3|\rx_start_detect:rx_data_old ; uart:inst3|rx_rcv_init                          ; clock        ; clock       ; 0.000        ; 0.086      ; 0.697      ;
; 0.432 ; uart:inst3|\rx_debounceer:deb_buf[0]    ; uart:inst3|\rx_debounceer:deb_buf[1]            ; clock        ; clock       ; 0.000        ; 0.086      ; 0.704      ;
; 0.444 ; uart:inst3|rx_data_tmp[4]               ; uart:inst3|rx_data_tmp[5]                       ; clock        ; clock       ; 0.000        ; 0.089      ; 0.719      ;
; 0.444 ; uart:inst3|rx_data_tmp[0]               ; uart:inst3|rx_data_tmp[1]                       ; clock        ; clock       ; 0.000        ; 0.089      ; 0.719      ;
; 0.445 ; uart:inst3|rx_data_tmp[3]               ; uart:inst3|rx_data_tmp[4]                       ; clock        ; clock       ; 0.000        ; 0.089      ; 0.720      ;
; 0.446 ; uart:inst3|rx_data_tmp[2]               ; uart:inst3|rx_data_tmp[3]                       ; clock        ; clock       ; 0.000        ; 0.089      ; 0.721      ;
; 0.446 ; uart:inst3|rx_data_tmp[1]               ; uart:inst3|rx_data_tmp[2]                       ; clock        ; clock       ; 0.000        ; 0.089      ; 0.721      ;
; 0.447 ; uart:inst3|rx_data_deb                  ; uart:inst3|\rx_start_detect:rx_data_old         ; clock        ; clock       ; 0.000        ; 0.086      ; 0.719      ;
; 0.455 ; uart:inst3|rx_data_cnt[1]               ; uart:inst3|rx_data_cnt[0]                       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.711      ;
; 0.456 ; uart:inst3|rx_clk_en                    ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.086      ; 0.728      ;
; 0.473 ; uart:inst3|rx_fsm.data                  ; uart:inst3|rx_fsm.idle                          ; clock        ; clock       ; 0.000        ; 0.086      ; 0.745      ;
; 0.545 ; uart:inst3|rx_fsm.idle                  ; uart:inst3|rx_rcv_init                          ; clock        ; clock       ; 0.000        ; 0.086      ; 0.817      ;
; 0.562 ; uart:inst3|\rx_clk_gen:counter[1]       ; uart:inst3|\rx_clk_gen:counter[2]               ; clock        ; clock       ; 0.000        ; 0.498      ; 1.246      ;
; 0.569 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.498      ; 1.253      ;
; 0.571 ; uart:inst3|\rx_debounceer:deb_buf[1]    ; uart:inst3|\rx_debounceer:deb_buf[2]            ; clock        ; clock       ; 0.000        ; 0.086      ; 0.843      ;
; 0.573 ; uart:inst3|rx_data_tmp[5]               ; uart:inst3|rx_data_tmp[6]                       ; clock        ; clock       ; 0.000        ; 0.089      ; 0.848      ;
; 0.582 ; uart:inst3|\rx_clk_gen:counter[0]       ; uart:inst3|\rx_clk_gen:counter[2]               ; clock        ; clock       ; 0.000        ; 0.498      ; 1.266      ;
; 0.605 ; uart:inst3|\rx_debounceer:deb_buf[2]    ; uart:inst3|\rx_debounceer:deb_buf[3]            ; clock        ; clock       ; 0.000        ; 0.086      ; 0.877      ;
; 0.618 ; Interface_Control:inst|operation[0]     ; Interface_Control:inst|rx_dataOperation[0]      ; clock        ; clock       ; 0.000        ; 0.060      ; 0.864      ;
; 0.637 ; uart:inst3|rx_data[4]                   ; Interface_Control:inst|operation[4]             ; clock        ; clock       ; 0.000        ; 0.070      ; 0.893      ;
; 0.637 ; uart:inst3|rx_data[2]                   ; Interface_Control:inst|operation[2]             ; clock        ; clock       ; 0.000        ; 0.070      ; 0.893      ;
; 0.637 ; uart:inst3|rx_ready                     ; Interface_Control:inst|counter[0]               ; clock        ; clock       ; 0.000        ; 0.070      ; 0.893      ;
; 0.638 ; uart:inst3|rx_ready                     ; Interface_Control:inst|counter[1]               ; clock        ; clock       ; 0.000        ; 0.070      ; 0.894      ;
; 0.639 ; uart:inst3|\rx_clk_gen:counter[9]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.088      ; 0.913      ;
; 0.641 ; uart:inst3|\rx_clk_gen:counter[11]      ; uart:inst3|\rx_clk_gen:counter[11]              ; clock        ; clock       ; 0.000        ; 0.088      ; 0.915      ;
; 0.644 ; uart:inst3|rx_data[7]                   ; Interface_Control:inst|operation[7]             ; clock        ; clock       ; 0.000        ; 0.070      ; 0.900      ;
; 0.644 ; uart:inst3|\rx_clk_gen:counter[10]      ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.088      ; 0.918      ;
; 0.644 ; uart:inst3|\rx_clk_gen:counter[8]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.088      ; 0.918      ;
; 0.645 ; uart:inst3|rx_data[5]                   ; Interface_Control:inst|operation[5]             ; clock        ; clock       ; 0.000        ; 0.070      ; 0.901      ;
; 0.646 ; uart:inst3|\rx_debounceer:deb_buf[0]    ; uart:inst3|rx_data_deb                          ; clock        ; clock       ; 0.000        ; 0.086      ; 0.918      ;
; 0.648 ; uart:inst3|rx_data[3]                   ; Interface_Control:inst|operation[3]             ; clock        ; clock       ; 0.000        ; 0.070      ; 0.904      ;
; 0.653 ; uart:inst3|\rx_debounceer:deb_buf[1]    ; uart:inst3|rx_data_deb                          ; clock        ; clock       ; 0.000        ; 0.086      ; 0.925      ;
; 0.658 ; uart:inst3|\rx_clk_gen:counter[2]       ; uart:inst3|\rx_clk_gen:counter[2]               ; clock        ; clock       ; 0.000        ; 0.088      ; 0.932      ;
; 0.661 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 0.000        ; 0.071      ; 0.918      ;
; 0.668 ; uart:inst3|rx_data_cnt[0]               ; uart:inst3|rx_data_cnt[1]                       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.924      ;
; 0.670 ; uart:inst3|\rx_clk_gen:counter[1]       ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 0.000        ; 0.071      ; 0.927      ;
; 0.670 ; uart:inst3|rx_data_cnt[0]               ; uart:inst3|rx_data_cnt[2]                       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.926      ;
; 0.671 ; uart:inst3|\rx_clk_gen:counter[3]       ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 0.000        ; 0.071      ; 0.928      ;
; 0.671 ; uart:inst3|rx_data_cnt[1]               ; uart:inst3|rx_data_cnt[2]                       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.927      ;
; 0.675 ; uart:inst3|rx_data_cnt[2]               ; uart:inst3|rx_data_cnt[0]                       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.931      ;
; 0.675 ; uart:inst3|rx_data_cnt[2]               ; uart:inst3|rx_data_cnt[1]                       ; clock        ; clock       ; 0.000        ; 0.070      ; 0.931      ;
; 0.691 ; uart:inst3|rx_data_deb                  ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.086      ; 0.963      ;
; 0.691 ; Interface_Control:inst|counter[0]       ; Interface_Control:inst|counter[1]               ; clock        ; clock       ; 0.000        ; 0.070      ; 0.947      ;
; 0.692 ; uart:inst3|rx_data_deb                  ; uart:inst3|rx_rcv_init                          ; clock        ; clock       ; 0.000        ; 0.086      ; 0.964      ;
; 0.693 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.498      ; 1.377      ;
; 0.695 ; uart:inst3|rx_data_cnt[1]               ; uart:inst3|rx_fsm.idle                          ; clock        ; clock       ; 0.000        ; 0.464      ; 1.345      ;
; 0.696 ; uart:inst3|rx_data_cnt[1]               ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.464      ; 1.346      ;
; 0.697 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.498      ; 1.381      ;
; 0.698 ; uart:inst3|\rx_clk_gen:counter[0]       ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 0.000        ; 0.071      ; 0.955      ;
; 0.728 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.498      ; 1.412      ;
; 0.747 ; uart:inst3|\rx_debounceer:deb_buf[3]    ; uart:inst3|rx_data_deb                          ; clock        ; clock       ; 0.000        ; 0.086      ; 1.019      ;
; 0.761 ; uart:inst3|rx_data[0]                   ; Interface_Control:inst|operation[0]             ; clock        ; clock       ; 0.000        ; 0.489      ; 1.436      ;
; 0.819 ; uart:inst3|\rx_clk_gen:counter[3]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.498      ; 1.503      ;
; 0.821 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[11]              ; clock        ; clock       ; 0.000        ; 0.498      ; 1.505      ;
; 0.824 ; uart:inst3|rx_data_cnt[2]               ; uart:inst3|rx_fsm.idle                          ; clock        ; clock       ; 0.000        ; 0.464      ; 1.474      ;
; 0.825 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[12]              ; clock        ; clock       ; 0.000        ; 0.498      ; 1.509      ;
; 0.825 ; uart:inst3|rx_data_cnt[2]               ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.464      ; 1.475      ;
; 0.836 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 0.000        ; 0.071      ; 1.093      ;
; 0.838 ; uart:inst3|\rx_clk_gen:counter[4]       ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 0.000        ; 0.071      ; 1.095      ;
; 0.840 ; uart:inst3|\rx_clk_gen:counter[5]       ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 0.000        ; 0.071      ; 1.097      ;
; 0.844 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.498      ; 1.528      ;
; 0.856 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.498      ; 1.540      ;
; 0.860 ; uart:inst3|\rx_clk_gen:counter[5]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.498      ; 1.544      ;
; 0.874 ; uart:inst3|rx_fsm.data                  ; uart:inst3|rx_data_cnt[2]                       ; clock        ; clock       ; 0.000        ; -0.308     ; 0.752      ;
; 0.874 ; uart:inst3|\rx_clk_gen:counter[4]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.498      ; 1.558      ;
; 0.878 ; uart:inst3|rx_fsm.data                  ; uart:inst3|rx_data_cnt[1]                       ; clock        ; clock       ; 0.000        ; -0.308     ; 0.756      ;
; 0.881 ; uart:inst3|rx_data[1]                   ; Interface_Control:inst|operation[1]             ; clock        ; clock       ; 0.000        ; 0.070      ; 1.137      ;
; 0.898 ; uart:inst3|rx_data[1]                   ; Interface_Control:inst|rx_dataB[1]~_Duplicate_1 ; clock        ; clock       ; 0.000        ; 0.462      ; 1.546      ;
; 0.909 ; uart:inst3|rx_data_cnt[0]               ; uart:inst3|rx_fsm.idle                          ; clock        ; clock       ; 0.000        ; 0.464      ; 1.559      ;
; 0.910 ; uart:inst3|rx_data_cnt[0]               ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.464      ; 1.560      ;
; 0.943 ; uart:inst3|\rx_clk_gen:counter[3]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.498      ; 1.627      ;
; 0.946 ; uart:inst3|\rx_clk_gen:counter[1]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.498      ; 1.630      ;
; 0.947 ; uart:inst3|\rx_clk_gen:counter[3]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.498      ; 1.631      ;
; 0.958 ; uart:inst3|\rx_clk_gen:counter[9]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.088      ; 1.232      ;
; 0.960 ; uart:inst3|\rx_clk_gen:counter[11]      ; uart:inst3|\rx_clk_gen:counter[12]              ; clock        ; clock       ; 0.000        ; 0.088      ; 1.234      ;
; 0.966 ; uart:inst3|\rx_clk_gen:counter[0]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.498      ; 1.650      ;
; 0.968 ; uart:inst3|\rx_clk_gen:counter[5]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.498      ; 1.652      ;
; 0.972 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[11]              ; clock        ; clock       ; 0.000        ; 0.498      ; 1.656      ;
; 0.975 ; uart:inst3|\rx_clk_gen:counter[8]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.088      ; 1.249      ;
; 0.975 ; uart:inst3|\rx_clk_gen:counter[10]      ; uart:inst3|\rx_clk_gen:counter[11]              ; clock        ; clock       ; 0.000        ; 0.088      ; 1.249      ;
; 0.979 ; uart:inst3|\rx_clk_gen:counter[8]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.088      ; 1.253      ;
; 0.979 ; uart:inst3|\rx_clk_gen:counter[10]      ; uart:inst3|\rx_clk_gen:counter[12]              ; clock        ; clock       ; 0.000        ; 0.088      ; 1.253      ;
; 0.984 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[12]              ; clock        ; clock       ; 0.000        ; 0.498      ; 1.668      ;
; 0.988 ; uart:inst3|\rx_clk_gen:counter[5]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.498      ; 1.672      ;
; 0.990 ; uart:inst3|\rx_clk_gen:counter[3]       ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 0.000        ; 0.071      ; 1.247      ;
; 0.992 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 0.000        ; 0.071      ; 1.249      ;
; 0.995 ; uart:inst3|\rx_debounceer:deb_buf[2]    ; uart:inst3|rx_data_deb                          ; clock        ; clock       ; 0.000        ; 0.086      ; 1.267      ;
; 0.998 ; uart:inst3|\rx_clk_gen:counter[4]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.498      ; 1.682      ;
; 1.002 ; uart:inst3|\rx_clk_gen:counter[4]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.498      ; 1.686      ;
; 1.005 ; uart:inst3|\rx_clk_gen:counter[0]       ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 0.000        ; 0.071      ; 1.262      ;
; 1.023 ; uart:inst3|rx_data[6]                   ; Interface_Control:inst|operation[6]             ; clock        ; clock       ; 0.000        ; 0.070      ; 1.279      ;
+-------+-----------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clock'                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                           ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[0]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[1]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[2]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[3]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[4]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[5]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[6]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[7]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[0]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[1]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[2]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[3]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[4]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[5]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[6]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|counter[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|counter[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[0]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[1]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[2]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[3]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[10]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[11]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[12]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[8]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[9]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_debounceer:deb_buf[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_debounceer:deb_buf[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_debounceer:deb_buf[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_debounceer:deb_buf[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_start_detect:rx_data_old         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_clk_en                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[0]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[1]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[2]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[3]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[4]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[5]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[6]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[7]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_cnt[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_cnt[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_cnt[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_deb                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[3]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[4]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[5]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[6]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_fsm.data                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_fsm.idle                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_rcv_init                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'Interface_Control:inst|rx_dataOperation[1]'                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------+
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[3]       ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[6]       ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[7]       ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[2]       ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[4]       ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[5]       ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[3]|datad       ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[6]|datad       ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[7]|datad       ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[1]|datac       ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[2]|datad       ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[4]|datad       ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[0]|datac       ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[5]|datad       ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1clkctrl|inclk[0] ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1clkctrl|outclk   ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1|datab           ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[1]       ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[0]       ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~0|dataa           ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1|combout         ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst|rx_dataOperation[1]|q      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst|rx_dataOperation[1]|q      ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~0|combout         ;
; 0.525 ; 0.525        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1|combout         ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~0|dataa           ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[0]       ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[1]       ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1|datab           ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1clkctrl|inclk[0] ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1clkctrl|outclk   ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[5]|datad       ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[0]|datac       ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[2]|datad       ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[4]|datad       ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[1]|datac       ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[6]|datad       ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[7]|datad       ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[3]|datad       ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[5]       ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[2]       ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[4]       ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[6]       ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[7]       ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[3]       ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 4.006 ; 4.446 ; Rise       ; clock           ;
; rx        ; clock      ; 2.232 ; 2.627 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -1.106 ; -1.493 ; Rise       ; clock           ;
; rx        ; clock      ; -1.208 ; -1.575 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                   ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; result_alu[*]  ; Interface_Control:inst|rx_dataOperation[1] ; 9.490  ; 9.466  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[0] ; Interface_Control:inst|rx_dataOperation[1] ; 8.842  ; 8.768  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[1] ; Interface_Control:inst|rx_dataOperation[1] ; 8.940  ; 8.888  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[2] ; Interface_Control:inst|rx_dataOperation[1] ; 8.858  ; 8.796  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[3] ; Interface_Control:inst|rx_dataOperation[1] ; 8.742  ; 8.665  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[4] ; Interface_Control:inst|rx_dataOperation[1] ; 8.692  ; 8.582  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[5] ; Interface_Control:inst|rx_dataOperation[1] ; 8.774  ; 8.729  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[6] ; Interface_Control:inst|rx_dataOperation[1] ; 9.490  ; 9.466  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[7] ; Interface_Control:inst|rx_dataOperation[1] ; 8.692  ; 8.666  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
; overflow       ; clock                                      ; 10.041 ; 10.051 ; Rise       ; clock                                      ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                         ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port      ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; result_alu[*]  ; Interface_Control:inst|rx_dataOperation[1] ; 8.434 ; 8.329 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[0] ; Interface_Control:inst|rx_dataOperation[1] ; 8.576 ; 8.504 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[1] ; Interface_Control:inst|rx_dataOperation[1] ; 8.671 ; 8.620 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[2] ; Interface_Control:inst|rx_dataOperation[1] ; 8.592 ; 8.531 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[3] ; Interface_Control:inst|rx_dataOperation[1] ; 8.482 ; 8.408 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[4] ; Interface_Control:inst|rx_dataOperation[1] ; 8.435 ; 8.329 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[5] ; Interface_Control:inst|rx_dataOperation[1] ; 8.510 ; 8.466 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[6] ; Interface_Control:inst|rx_dataOperation[1] ; 9.198 ; 9.174 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[7] ; Interface_Control:inst|rx_dataOperation[1] ; 8.434 ; 8.409 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
; overflow       ; clock                                      ; 8.151 ; 8.154 ; Rise       ; clock                                      ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


-----------------------------------------------
; Slow 1200mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                                                       ;
+------------+-----------------+--------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                 ; Note                                                          ;
+------------+-----------------+--------------------------------------------+---------------------------------------------------------------+
; 354.48 MHz ; 250.0 MHz       ; clock                                      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1908.4 MHz ; 244.98 MHz      ; Interface_Control:inst|rx_dataOperation[1] ; limit due to hold check                                       ;
+------------+-----------------+--------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup Summary                                 ;
+--------------------------------------------+---------+---------------+
; Clock                                      ; Slack   ; End Point TNS ;
+--------------------------------------------+---------+---------------+
; Interface_Control:inst|rx_dataOperation[1] ; -11.337 ; -59.815       ;
; clock                                      ; -1.821  ; -114.397      ;
+--------------------------------------------+---------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold Summary                                 ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; Interface_Control:inst|rx_dataOperation[1] ; -2.010 ; -11.473       ;
; clock                                      ; 0.330  ; 0.000         ;
+--------------------------------------------+--------+---------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clock                                      ; -3.000 ; -148.268      ;
; Interface_Control:inst|rx_dataOperation[1] ; 0.304  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'Interface_Control:inst|rx_dataOperation[1]'                                                                                                                 ;
+---------+-------------------------------------------------+---------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                       ; To Node                   ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------+---------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -11.337 ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.990      ; 13.424     ;
; -11.333 ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.990      ; 13.420     ;
; -11.199 ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.991      ; 13.287     ;
; -11.196 ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.990      ; 13.283     ;
; -11.174 ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.991      ; 13.262     ;
; -11.161 ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.997      ; 13.254     ;
; -11.157 ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.997      ; 13.250     ;
; -11.156 ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.991      ; 13.244     ;
; -11.102 ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.990      ; 13.189     ;
; -11.023 ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.998      ; 13.117     ;
; -11.020 ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.997      ; 13.113     ;
; -10.998 ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.998      ; 13.092     ;
; -10.994 ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.990      ; 13.081     ;
; -10.980 ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.998      ; 13.074     ;
; -10.926 ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.997      ; 13.019     ;
; -10.921 ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.991      ; 13.009     ;
; -10.920 ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.991      ; 13.008     ;
; -10.818 ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.997      ; 12.911     ;
; -10.745 ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.998      ; 12.839     ;
; -10.744 ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.998      ; 12.838     ;
; -10.333 ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.609      ; 12.039     ;
; -10.157 ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.616      ; 11.869     ;
; -9.281  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.855      ; 11.392     ;
; -9.277  ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.855      ; 11.388     ;
; -9.143  ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.856      ; 11.255     ;
; -9.140  ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.855      ; 11.251     ;
; -9.118  ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.856      ; 11.230     ;
; -9.100  ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.856      ; 11.212     ;
; -9.046  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.855      ; 11.157     ;
; -8.938  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.855      ; 11.049     ;
; -8.865  ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.856      ; 10.977     ;
; -8.864  ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.856      ; 10.976     ;
; -8.318  ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.616      ; 10.031     ;
; -8.277  ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.474      ; 10.007     ;
; -8.142  ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.623      ; 9.861      ;
; -7.647  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.865      ; 9.758      ;
; -7.643  ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.865      ; 9.754      ;
; -7.509  ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.866      ; 9.621      ;
; -7.506  ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.865      ; 9.617      ;
; -7.484  ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.866      ; 9.596      ;
; -7.466  ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.866      ; 9.578      ;
; -7.412  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.865      ; 9.523      ;
; -7.304  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.865      ; 9.415      ;
; -7.231  ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.866      ; 9.343      ;
; -7.230  ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.866      ; 9.342      ;
; -6.643  ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.484      ; 8.373      ;
; -6.628  ; Interface_Control:inst|rx_dataB[3]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.615      ; 8.340      ;
; -6.452  ; Interface_Control:inst|rx_dataB[3]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.622      ; 8.170      ;
; -6.262  ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.481      ; 7.999      ;
; -5.472  ; Interface_Control:inst|rx_dataB[0]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.705      ; 7.526      ;
; -5.472  ; Interface_Control:inst|rx_dataB[1]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.705      ; 7.526      ;
; -5.472  ; Interface_Control:inst|rx_dataB[2]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.705      ; 7.526      ;
; -5.472  ; Interface_Control:inst|rx_dataB[3]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.705      ; 7.526      ;
; -5.472  ; Interface_Control:inst|rx_dataB[4]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.705      ; 7.526      ;
; -5.472  ; Interface_Control:inst|rx_dataB[5]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.705      ; 7.526      ;
; -5.472  ; Interface_Control:inst|rx_dataB[6]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.705      ; 7.526      ;
; -5.472  ; Interface_Control:inst|rx_dataB[7]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.705      ; 7.526      ;
; -5.429  ; Interface_Control:inst|rx_dataB[2]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.615      ; 7.141      ;
; -5.295  ; Interface_Control:inst|rx_dataB[2]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.622      ; 7.013      ;
; -5.256  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.856      ; 7.461      ;
; -5.252  ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.856      ; 7.457      ;
; -5.118  ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.857      ; 7.324      ;
; -5.115  ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.856      ; 7.320      ;
; -5.093  ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.857      ; 7.299      ;
; -5.075  ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.857      ; 7.281      ;
; -5.021  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.856      ; 7.226      ;
; -4.991  ; Interface_Control:inst|rx_dataA[0]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.705      ; 7.045      ;
; -4.991  ; Interface_Control:inst|rx_dataA[1]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.705      ; 7.045      ;
; -4.991  ; Interface_Control:inst|rx_dataA[2]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.705      ; 7.045      ;
; -4.991  ; Interface_Control:inst|rx_dataA[3]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.705      ; 7.045      ;
; -4.991  ; Interface_Control:inst|rx_dataA[4]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.705      ; 7.045      ;
; -4.991  ; Interface_Control:inst|rx_dataA[5]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.705      ; 7.045      ;
; -4.991  ; Interface_Control:inst|rx_dataA[6]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.705      ; 7.045      ;
; -4.991  ; Interface_Control:inst|rx_dataA[7]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.705      ; 7.045      ;
; -4.913  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.856      ; 7.118      ;
; -4.890  ; Interface_Control:inst|rx_dataB[0]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.723      ; 6.961      ;
; -4.890  ; Interface_Control:inst|rx_dataB[1]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.723      ; 6.961      ;
; -4.890  ; Interface_Control:inst|rx_dataB[2]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.723      ; 6.961      ;
; -4.890  ; Interface_Control:inst|rx_dataB[3]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.723      ; 6.961      ;
; -4.890  ; Interface_Control:inst|rx_dataB[4]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.723      ; 6.961      ;
; -4.890  ; Interface_Control:inst|rx_dataB[5]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.723      ; 6.961      ;
; -4.890  ; Interface_Control:inst|rx_dataB[6]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.723      ; 6.961      ;
; -4.890  ; Interface_Control:inst|rx_dataB[7]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.723      ; 6.961      ;
; -4.840  ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.857      ; 7.046      ;
; -4.839  ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.857      ; 7.045      ;
; -4.771  ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.490      ; 6.608      ;
; -4.692  ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.865      ; 6.904      ;
; -4.669  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.864      ; 6.880      ;
; -4.628  ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.491      ; 6.365      ;
; -4.604  ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.848      ; 6.801      ;
; -4.578  ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.473      ; 6.400      ;
; -4.572  ; Interface_Control:inst|rx_dataB[3]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.480      ; 6.308      ;
; -4.559  ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.865      ; 6.771      ;
; -4.553  ; Interface_Control:inst|rx_dataB[0]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.511      ; 6.413      ;
; -4.450  ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.848      ; 6.647      ;
; -4.428  ; Interface_Control:inst|rx_dataB[0]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.528      ; 6.303      ;
; -4.419  ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.475      ; 6.243      ;
; -4.419  ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.848      ; 6.616      ;
; -4.409  ; Interface_Control:inst|rx_dataA[0]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.723      ; 6.480      ;
; -4.409  ; Interface_Control:inst|rx_dataA[1]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 1.723      ; 6.480      ;
+---------+-------------------------------------------------+---------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clock'                                                                                                                               ;
+--------+------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.821 ; uart:inst3|\rx_clk_gen:counter[7]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.759      ;
; -1.821 ; uart:inst3|\rx_clk_gen:counter[7]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.759      ;
; -1.821 ; uart:inst3|\rx_clk_gen:counter[7]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.759      ;
; -1.821 ; uart:inst3|\rx_clk_gen:counter[7]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.759      ;
; -1.821 ; uart:inst3|\rx_clk_gen:counter[7]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.759      ;
; -1.821 ; uart:inst3|\rx_clk_gen:counter[7]  ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.759      ;
; -1.821 ; uart:inst3|\rx_clk_gen:counter[7]  ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.759      ;
; -1.777 ; uart:inst3|\rx_clk_gen:counter[2]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.442     ; 2.335      ;
; -1.777 ; uart:inst3|\rx_clk_gen:counter[2]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.442     ; 2.335      ;
; -1.777 ; uart:inst3|\rx_clk_gen:counter[2]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.442     ; 2.335      ;
; -1.777 ; uart:inst3|\rx_clk_gen:counter[2]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.442     ; 2.335      ;
; -1.777 ; uart:inst3|\rx_clk_gen:counter[2]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.442     ; 2.335      ;
; -1.777 ; uart:inst3|\rx_clk_gen:counter[2]  ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.442     ; 2.335      ;
; -1.777 ; uart:inst3|\rx_clk_gen:counter[2]  ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.442     ; 2.335      ;
; -1.753 ; uart:inst3|\rx_clk_gen:counter[4]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.691      ;
; -1.753 ; uart:inst3|\rx_clk_gen:counter[4]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.691      ;
; -1.753 ; uart:inst3|\rx_clk_gen:counter[4]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.691      ;
; -1.753 ; uart:inst3|\rx_clk_gen:counter[4]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.691      ;
; -1.753 ; uart:inst3|\rx_clk_gen:counter[4]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.691      ;
; -1.753 ; uart:inst3|\rx_clk_gen:counter[4]  ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.691      ;
; -1.753 ; uart:inst3|\rx_clk_gen:counter[4]  ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.691      ;
; -1.713 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataOperation[4]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.771      ;
; -1.713 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataOperation[3]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.771      ;
; -1.713 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataOperation[7]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.771      ;
; -1.713 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataOperation[6]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.771      ;
; -1.713 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataOperation[5]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.771      ;
; -1.713 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataOperation[2]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.771      ;
; -1.689 ; uart:inst3|\rx_clk_gen:counter[5]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.627      ;
; -1.689 ; uart:inst3|\rx_clk_gen:counter[5]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.627      ;
; -1.689 ; uart:inst3|\rx_clk_gen:counter[5]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.627      ;
; -1.689 ; uart:inst3|\rx_clk_gen:counter[5]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.627      ;
; -1.689 ; uart:inst3|\rx_clk_gen:counter[5]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.627      ;
; -1.689 ; uart:inst3|\rx_clk_gen:counter[5]  ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.627      ;
; -1.689 ; uart:inst3|\rx_clk_gen:counter[5]  ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.627      ;
; -1.669 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataOperation[4]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.727      ;
; -1.669 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataOperation[3]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.727      ;
; -1.669 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataOperation[7]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.727      ;
; -1.669 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataOperation[6]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.727      ;
; -1.669 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataOperation[5]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.727      ;
; -1.669 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataOperation[2]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.727      ;
; -1.654 ; uart:inst3|\rx_clk_gen:counter[3]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.592      ;
; -1.654 ; uart:inst3|\rx_clk_gen:counter[3]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.592      ;
; -1.654 ; uart:inst3|\rx_clk_gen:counter[3]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.592      ;
; -1.654 ; uart:inst3|\rx_clk_gen:counter[3]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.592      ;
; -1.654 ; uart:inst3|\rx_clk_gen:counter[3]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.592      ;
; -1.654 ; uart:inst3|\rx_clk_gen:counter[3]  ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.592      ;
; -1.654 ; uart:inst3|\rx_clk_gen:counter[3]  ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.592      ;
; -1.617 ; uart:inst3|\rx_clk_gen:counter[1]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.555      ;
; -1.617 ; uart:inst3|\rx_clk_gen:counter[1]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.555      ;
; -1.617 ; uart:inst3|\rx_clk_gen:counter[1]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.555      ;
; -1.617 ; uart:inst3|\rx_clk_gen:counter[1]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.555      ;
; -1.617 ; uart:inst3|\rx_clk_gen:counter[1]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.555      ;
; -1.617 ; uart:inst3|\rx_clk_gen:counter[1]  ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.555      ;
; -1.617 ; uart:inst3|\rx_clk_gen:counter[1]  ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.555      ;
; -1.568 ; uart:inst3|rx_data_cnt[0]          ; uart:inst3|rx_ready                             ; clock        ; clock       ; 1.000        ; -0.062     ; 2.506      ;
; -1.536 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.053     ; 2.483      ;
; -1.536 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.053     ; 2.483      ;
; -1.536 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.053     ; 2.483      ;
; -1.536 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.053     ; 2.483      ;
; -1.536 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.053     ; 2.483      ;
; -1.533 ; uart:inst3|\rx_clk_gen:counter[6]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.471      ;
; -1.533 ; uart:inst3|\rx_clk_gen:counter[6]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.471      ;
; -1.533 ; uart:inst3|\rx_clk_gen:counter[6]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.471      ;
; -1.533 ; uart:inst3|\rx_clk_gen:counter[6]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.471      ;
; -1.533 ; uart:inst3|\rx_clk_gen:counter[6]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.471      ;
; -1.533 ; uart:inst3|\rx_clk_gen:counter[6]  ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.471      ;
; -1.533 ; uart:inst3|\rx_clk_gen:counter[6]  ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.471      ;
; -1.520 ; Interface_Control:inst|counter[1]  ; Interface_Control:inst|rx_dataOperation[4]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.578      ;
; -1.520 ; Interface_Control:inst|counter[1]  ; Interface_Control:inst|rx_dataOperation[3]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.578      ;
; -1.520 ; Interface_Control:inst|counter[1]  ; Interface_Control:inst|rx_dataOperation[7]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.578      ;
; -1.520 ; Interface_Control:inst|counter[1]  ; Interface_Control:inst|rx_dataOperation[6]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.578      ;
; -1.520 ; Interface_Control:inst|counter[1]  ; Interface_Control:inst|rx_dataOperation[5]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.578      ;
; -1.520 ; Interface_Control:inst|counter[1]  ; Interface_Control:inst|rx_dataOperation[2]      ; clock        ; clock       ; 1.000        ; 0.058      ; 2.578      ;
; -1.517 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.053     ; 2.464      ;
; -1.517 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.053     ; 2.464      ;
; -1.517 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.053     ; 2.464      ;
; -1.517 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.053     ; 2.464      ;
; -1.517 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.053     ; 2.464      ;
; -1.512 ; uart:inst3|\rx_clk_gen:counter[0]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.450      ;
; -1.512 ; uart:inst3|\rx_clk_gen:counter[0]  ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.450      ;
; -1.512 ; uart:inst3|\rx_clk_gen:counter[0]  ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.450      ;
; -1.512 ; uart:inst3|\rx_clk_gen:counter[0]  ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.450      ;
; -1.512 ; uart:inst3|\rx_clk_gen:counter[0]  ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.450      ;
; -1.512 ; uart:inst3|\rx_clk_gen:counter[0]  ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.450      ;
; -1.512 ; uart:inst3|\rx_clk_gen:counter[0]  ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.062     ; 2.450      ;
; -1.507 ; uart:inst3|rx_data[7]              ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.053     ; 2.454      ;
; -1.499 ; uart:inst3|rx_ready                ; Interface_Control:inst|rx_dataOperation[1]      ; clock        ; clock       ; 1.000        ; -0.056     ; 2.443      ;
; -1.492 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.053     ; 2.439      ;
; -1.492 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.053     ; 2.439      ;
; -1.492 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.053     ; 2.439      ;
; -1.492 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.053     ; 2.439      ;
; -1.492 ; Interface_Control:inst|counter[0]  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.053     ; 2.439      ;
; -1.484 ; uart:inst3|\rx_clk_gen:counter[11] ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.442     ; 2.042      ;
; -1.484 ; uart:inst3|\rx_clk_gen:counter[11] ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.442     ; 2.042      ;
; -1.484 ; uart:inst3|\rx_clk_gen:counter[11] ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.442     ; 2.042      ;
; -1.484 ; uart:inst3|\rx_clk_gen:counter[11] ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.442     ; 2.042      ;
; -1.484 ; uart:inst3|\rx_clk_gen:counter[11] ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.442     ; 2.042      ;
; -1.484 ; uart:inst3|\rx_clk_gen:counter[11] ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.442     ; 2.042      ;
; -1.484 ; uart:inst3|\rx_clk_gen:counter[11] ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.442     ; 2.042      ;
; -1.478 ; uart:inst3|\rx_clk_gen:counter[8]  ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.442     ; 2.036      ;
+--------+------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'Interface_Control:inst|rx_dataOperation[1]'                                                                                                                                               ;
+--------+-------------------------------------------------+---------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+---------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -2.010 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[2] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 4.468      ; 2.666      ;
; -1.605 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[0] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 4.608      ; 3.211      ;
; -1.541 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[2] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 4.468      ; 2.655      ;
; -1.417 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[5] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 4.460      ; 3.251      ;
; -1.412 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[1] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 4.615      ; 3.411      ;
; -1.300 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[3] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 4.479      ; 3.387      ;
; -1.252 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[4] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 4.469      ; 3.425      ;
; -1.252 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[6] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 4.479      ; 3.435      ;
; -1.225 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[7] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 4.478      ; 3.461      ;
; -1.070 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[0] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 4.608      ; 3.266      ;
; -0.975 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[1] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 4.615      ; 3.368      ;
; -0.953 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[5] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 4.460      ; 3.235      ;
; -0.905 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[7] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 4.478      ; 3.301      ;
; -0.890 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[4] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 4.469      ; 3.307      ;
; -0.873 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[3] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 4.479      ; 3.334      ;
; -0.870 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[6] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 4.479      ; 3.337      ;
; -0.224 ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.264      ; 2.070      ;
; -0.021 ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.133      ; 2.142      ;
; 0.087  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[5] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.978      ; 2.095      ;
; 0.095  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[6] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.997      ; 2.122      ;
; 0.121  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.257      ; 2.408      ;
; 0.163  ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.257      ; 2.450      ;
; 0.207  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.986      ; 2.223      ;
; 0.219  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.997      ; 2.246      ;
; 0.223  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.996      ; 2.249      ;
; 0.237  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.257      ; 2.524      ;
; 0.272  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[4] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.987      ; 2.289      ;
; 0.326  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.126      ; 2.482      ;
; 0.423  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.257      ; 2.710      ;
; 0.431  ; Interface_Control:inst|rx_dataOperation[0]      ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.934      ; 2.395      ;
; 0.434  ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[6] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.128      ; 2.592      ;
; 0.460  ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.257      ; 2.747      ;
; 0.500  ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.127      ; 2.657      ;
; 0.563  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.128      ; 2.721      ;
; 0.613  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.127      ; 2.770      ;
; 0.675  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.127      ; 2.832      ;
; 0.768  ; Interface_Control:inst|rx_dataOperation[0]      ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.941      ; 2.739      ;
; 0.777  ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.127      ; 2.934      ;
; 0.781  ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.257      ; 3.068      ;
; 0.784  ; Interface_Control:inst|rx_dataOperation[0]      ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.794      ; 2.608      ;
; 0.819  ; Interface_Control:inst|rx_dataB[1]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.934      ; 2.783      ;
; 0.843  ; Interface_Control:inst|rx_dataB[3]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.768      ; 2.641      ;
; 0.864  ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.264      ; 3.158      ;
; 0.936  ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.127      ; 3.093      ;
; 0.946  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.127      ; 3.103      ;
; 0.979  ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.127      ; 3.136      ;
; 1.024  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.128      ; 3.182      ;
; 1.035  ; Interface_Control:inst|rx_dataB[1]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.941      ; 3.006      ;
; 1.036  ; Interface_Control:inst|rx_dataB[0]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.934      ; 3.000      ;
; 1.076  ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.743      ; 2.849      ;
; 1.100  ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.118      ; 3.248      ;
; 1.102  ; Interface_Control:inst|rx_dataA[0]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.017      ; 3.149      ;
; 1.102  ; Interface_Control:inst|rx_dataA[1]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.017      ; 3.149      ;
; 1.102  ; Interface_Control:inst|rx_dataA[2]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.017      ; 3.149      ;
; 1.102  ; Interface_Control:inst|rx_dataA[3]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.017      ; 3.149      ;
; 1.102  ; Interface_Control:inst|rx_dataA[4]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.017      ; 3.149      ;
; 1.102  ; Interface_Control:inst|rx_dataA[5]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.017      ; 3.149      ;
; 1.102  ; Interface_Control:inst|rx_dataA[6]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.017      ; 3.149      ;
; 1.102  ; Interface_Control:inst|rx_dataA[7]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.017      ; 3.149      ;
; 1.126  ; Interface_Control:inst|rx_dataB[2]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.757      ; 2.913      ;
; 1.160  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[6] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.128      ; 3.318      ;
; 1.170  ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.257      ; 3.457      ;
; 1.195  ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.257      ; 3.482      ;
; 1.203  ; Interface_Control:inst|rx_dataA[0]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.157      ; 3.390      ;
; 1.203  ; Interface_Control:inst|rx_dataA[1]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.157      ; 3.390      ;
; 1.203  ; Interface_Control:inst|rx_dataA[2]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.157      ; 3.390      ;
; 1.203  ; Interface_Control:inst|rx_dataA[3]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.157      ; 3.390      ;
; 1.203  ; Interface_Control:inst|rx_dataA[4]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.157      ; 3.390      ;
; 1.203  ; Interface_Control:inst|rx_dataA[5]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.157      ; 3.390      ;
; 1.203  ; Interface_Control:inst|rx_dataA[6]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.157      ; 3.390      ;
; 1.203  ; Interface_Control:inst|rx_dataA[7]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.157      ; 3.390      ;
; 1.219  ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.759      ; 3.008      ;
; 1.225  ; Interface_Control:inst|rx_dataA[0]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.164      ; 3.419      ;
; 1.225  ; Interface_Control:inst|rx_dataA[1]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.164      ; 3.419      ;
; 1.225  ; Interface_Control:inst|rx_dataA[2]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.164      ; 3.419      ;
; 1.225  ; Interface_Control:inst|rx_dataA[3]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.164      ; 3.419      ;
; 1.225  ; Interface_Control:inst|rx_dataA[4]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.164      ; 3.419      ;
; 1.225  ; Interface_Control:inst|rx_dataA[5]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.164      ; 3.419      ;
; 1.225  ; Interface_Control:inst|rx_dataA[6]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.164      ; 3.419      ;
; 1.225  ; Interface_Control:inst|rx_dataA[7]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.164      ; 3.419      ;
; 1.255  ; Interface_Control:inst|rx_dataB[0]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.017      ; 3.302      ;
; 1.255  ; Interface_Control:inst|rx_dataB[1]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.017      ; 3.302      ;
; 1.255  ; Interface_Control:inst|rx_dataB[2]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.017      ; 3.302      ;
; 1.255  ; Interface_Control:inst|rx_dataB[3]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.017      ; 3.302      ;
; 1.255  ; Interface_Control:inst|rx_dataB[4]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.017      ; 3.302      ;
; 1.255  ; Interface_Control:inst|rx_dataB[5]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.017      ; 3.302      ;
; 1.255  ; Interface_Control:inst|rx_dataB[6]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.017      ; 3.302      ;
; 1.255  ; Interface_Control:inst|rx_dataB[7]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.017      ; 3.302      ;
; 1.273  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.118      ; 3.421      ;
; 1.275  ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.128      ; 3.433      ;
; 1.291  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.128      ; 3.449      ;
; 1.356  ; Interface_Control:inst|rx_dataB[0]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.157      ; 3.543      ;
; 1.356  ; Interface_Control:inst|rx_dataB[1]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.157      ; 3.543      ;
; 1.356  ; Interface_Control:inst|rx_dataB[2]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.157      ; 3.543      ;
; 1.356  ; Interface_Control:inst|rx_dataB[3]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.157      ; 3.543      ;
; 1.356  ; Interface_Control:inst|rx_dataB[4]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.157      ; 3.543      ;
; 1.356  ; Interface_Control:inst|rx_dataB[5]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.157      ; 3.543      ;
; 1.356  ; Interface_Control:inst|rx_dataB[6]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.157      ; 3.543      ;
; 1.356  ; Interface_Control:inst|rx_dataB[7]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.157      ; 3.543      ;
; 1.359  ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.117      ; 3.506      ;
+--------+-------------------------------------------------+---------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clock'                                                                                                                                    ;
+-------+-----------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.330 ; uart:inst3|rx_fsm.data                  ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.076      ; 0.574      ;
; 0.330 ; uart:inst3|rx_fsm.idle                  ; uart:inst3|rx_fsm.idle                          ; clock        ; clock       ; 0.000        ; 0.076      ; 0.574      ;
; 0.330 ; uart:inst3|rx_data_deb                  ; uart:inst3|rx_data_deb                          ; clock        ; clock       ; 0.000        ; 0.076      ; 0.574      ;
; 0.344 ; Interface_Control:inst|counter[1]       ; Interface_Control:inst|counter[1]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.574      ;
; 0.344 ; Interface_Control:inst|counter[0]       ; Interface_Control:inst|counter[0]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.574      ;
; 0.344 ; uart:inst3|rx_data_cnt[2]               ; uart:inst3|rx_data_cnt[2]                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.574      ;
; 0.344 ; uart:inst3|rx_data_cnt[1]               ; uart:inst3|rx_data_cnt[1]                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.574      ;
; 0.358 ; uart:inst3|rx_data_cnt[0]               ; uart:inst3|rx_data_cnt[0]                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.588      ;
; 0.369 ; uart:inst3|\rx_clk_gen:counter[12]      ; uart:inst3|\rx_clk_gen:counter[12]              ; clock        ; clock       ; 0.000        ; 0.078      ; 0.615      ;
; 0.383 ; uart:inst3|\rx_start_detect:rx_data_old ; uart:inst3|rx_rcv_init                          ; clock        ; clock       ; 0.000        ; 0.076      ; 0.627      ;
; 0.391 ; uart:inst3|\rx_debounceer:deb_buf[0]    ; uart:inst3|\rx_debounceer:deb_buf[1]            ; clock        ; clock       ; 0.000        ; 0.076      ; 0.635      ;
; 0.396 ; uart:inst3|rx_clk_en                    ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.076      ; 0.640      ;
; 0.398 ; uart:inst3|rx_data_tmp[0]               ; uart:inst3|rx_data_tmp[1]                       ; clock        ; clock       ; 0.000        ; 0.078      ; 0.644      ;
; 0.400 ; uart:inst3|rx_data_tmp[4]               ; uart:inst3|rx_data_tmp[5]                       ; clock        ; clock       ; 0.000        ; 0.078      ; 0.646      ;
; 0.400 ; uart:inst3|rx_data_tmp[3]               ; uart:inst3|rx_data_tmp[4]                       ; clock        ; clock       ; 0.000        ; 0.078      ; 0.646      ;
; 0.400 ; uart:inst3|rx_data_tmp[2]               ; uart:inst3|rx_data_tmp[3]                       ; clock        ; clock       ; 0.000        ; 0.078      ; 0.646      ;
; 0.401 ; uart:inst3|rx_data_tmp[1]               ; uart:inst3|rx_data_tmp[2]                       ; clock        ; clock       ; 0.000        ; 0.078      ; 0.647      ;
; 0.404 ; uart:inst3|rx_data_deb                  ; uart:inst3|\rx_start_detect:rx_data_old         ; clock        ; clock       ; 0.000        ; 0.076      ; 0.648      ;
; 0.410 ; uart:inst3|rx_data_cnt[1]               ; uart:inst3|rx_data_cnt[0]                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.640      ;
; 0.413 ; uart:inst3|rx_fsm.data                  ; uart:inst3|rx_fsm.idle                          ; clock        ; clock       ; 0.000        ; 0.076      ; 0.657      ;
; 0.477 ; uart:inst3|rx_fsm.idle                  ; uart:inst3|rx_rcv_init                          ; clock        ; clock       ; 0.000        ; 0.076      ; 0.721      ;
; 0.489 ; uart:inst3|\rx_clk_gen:counter[1]       ; uart:inst3|\rx_clk_gen:counter[2]               ; clock        ; clock       ; 0.000        ; 0.442      ; 1.099      ;
; 0.497 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.442      ; 1.107      ;
; 0.507 ; uart:inst3|\rx_clk_gen:counter[0]       ; uart:inst3|\rx_clk_gen:counter[2]               ; clock        ; clock       ; 0.000        ; 0.442      ; 1.117      ;
; 0.510 ; uart:inst3|rx_data_tmp[5]               ; uart:inst3|rx_data_tmp[6]                       ; clock        ; clock       ; 0.000        ; 0.078      ; 0.756      ;
; 0.510 ; uart:inst3|\rx_debounceer:deb_buf[1]    ; uart:inst3|\rx_debounceer:deb_buf[2]            ; clock        ; clock       ; 0.000        ; 0.076      ; 0.754      ;
; 0.537 ; Interface_Control:inst|operation[0]     ; Interface_Control:inst|rx_dataOperation[0]      ; clock        ; clock       ; 0.000        ; 0.052      ; 0.757      ;
; 0.538 ; uart:inst3|\rx_debounceer:deb_buf[2]    ; uart:inst3|\rx_debounceer:deb_buf[3]            ; clock        ; clock       ; 0.000        ; 0.076      ; 0.782      ;
; 0.564 ; uart:inst3|rx_data[4]                   ; Interface_Control:inst|operation[4]             ; clock        ; clock       ; 0.000        ; 0.062      ; 0.794      ;
; 0.564 ; uart:inst3|rx_data[2]                   ; Interface_Control:inst|operation[2]             ; clock        ; clock       ; 0.000        ; 0.062      ; 0.794      ;
; 0.566 ; uart:inst3|\rx_clk_gen:counter[9]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.078      ; 0.812      ;
; 0.567 ; uart:inst3|\rx_clk_gen:counter[11]      ; uart:inst3|\rx_clk_gen:counter[11]              ; clock        ; clock       ; 0.000        ; 0.078      ; 0.813      ;
; 0.570 ; uart:inst3|rx_data[7]                   ; Interface_Control:inst|operation[7]             ; clock        ; clock       ; 0.000        ; 0.062      ; 0.800      ;
; 0.570 ; uart:inst3|rx_ready                     ; Interface_Control:inst|counter[0]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.800      ;
; 0.571 ; uart:inst3|\rx_clk_gen:counter[10]      ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.078      ; 0.817      ;
; 0.571 ; uart:inst3|rx_ready                     ; Interface_Control:inst|counter[1]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.801      ;
; 0.572 ; uart:inst3|rx_data[5]                   ; Interface_Control:inst|operation[5]             ; clock        ; clock       ; 0.000        ; 0.062      ; 0.802      ;
; 0.573 ; uart:inst3|rx_data[3]                   ; Interface_Control:inst|operation[3]             ; clock        ; clock       ; 0.000        ; 0.062      ; 0.803      ;
; 0.573 ; uart:inst3|\rx_debounceer:deb_buf[0]    ; uart:inst3|rx_data_deb                          ; clock        ; clock       ; 0.000        ; 0.076      ; 0.817      ;
; 0.573 ; uart:inst3|\rx_clk_gen:counter[8]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.078      ; 0.819      ;
; 0.578 ; uart:inst3|\rx_debounceer:deb_buf[1]    ; uart:inst3|rx_data_deb                          ; clock        ; clock       ; 0.000        ; 0.076      ; 0.822      ;
; 0.582 ; uart:inst3|\rx_clk_gen:counter[2]       ; uart:inst3|\rx_clk_gen:counter[2]               ; clock        ; clock       ; 0.000        ; 0.078      ; 0.828      ;
; 0.587 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.817      ;
; 0.587 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.442      ; 1.197      ;
; 0.591 ; uart:inst3|rx_data_cnt[0]               ; uart:inst3|rx_data_cnt[1]                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.821      ;
; 0.592 ; uart:inst3|\rx_clk_gen:counter[1]       ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.822      ;
; 0.592 ; uart:inst3|\rx_clk_gen:counter[3]       ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.822      ;
; 0.593 ; uart:inst3|rx_data_cnt[0]               ; uart:inst3|rx_data_cnt[2]                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.823      ;
; 0.595 ; uart:inst3|rx_data_cnt[1]               ; uart:inst3|rx_data_cnt[2]                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.825      ;
; 0.599 ; uart:inst3|rx_data_cnt[2]               ; uart:inst3|rx_data_cnt[0]                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.829      ;
; 0.599 ; uart:inst3|rx_data_cnt[2]               ; uart:inst3|rx_data_cnt[1]                       ; clock        ; clock       ; 0.000        ; 0.062      ; 0.829      ;
; 0.601 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.442      ; 1.211      ;
; 0.607 ; uart:inst3|rx_data_deb                  ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.076      ; 0.851      ;
; 0.610 ; Interface_Control:inst|counter[0]       ; Interface_Control:inst|counter[1]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.840      ;
; 0.611 ; uart:inst3|rx_data_deb                  ; uart:inst3|rx_rcv_init                          ; clock        ; clock       ; 0.000        ; 0.076      ; 0.855      ;
; 0.615 ; uart:inst3|\rx_clk_gen:counter[0]       ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.845      ;
; 0.620 ; uart:inst3|rx_data_cnt[1]               ; uart:inst3|rx_fsm.idle                          ; clock        ; clock       ; 0.000        ; 0.409      ; 1.197      ;
; 0.623 ; uart:inst3|rx_data_cnt[1]               ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.409      ; 1.200      ;
; 0.624 ; uart:inst3|\rx_debounceer:deb_buf[3]    ; uart:inst3|rx_data_deb                          ; clock        ; clock       ; 0.000        ; 0.076      ; 0.868      ;
; 0.647 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.442      ; 1.257      ;
; 0.691 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[11]              ; clock        ; clock       ; 0.000        ; 0.442      ; 1.301      ;
; 0.697 ; uart:inst3|\rx_clk_gen:counter[3]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.442      ; 1.307      ;
; 0.701 ; uart:inst3|rx_data[0]                   ; Interface_Control:inst|operation[0]             ; clock        ; clock       ; 0.000        ; 0.433      ; 1.302      ;
; 0.701 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.442      ; 1.311      ;
; 0.705 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[12]              ; clock        ; clock       ; 0.000        ; 0.442      ; 1.315      ;
; 0.732 ; uart:inst3|rx_data_cnt[2]               ; uart:inst3|rx_fsm.idle                          ; clock        ; clock       ; 0.000        ; 0.409      ; 1.309      ;
; 0.735 ; uart:inst3|rx_data_cnt[2]               ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.409      ; 1.312      ;
; 0.745 ; uart:inst3|\rx_clk_gen:counter[4]       ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.975      ;
; 0.750 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.980      ;
; 0.751 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.442      ; 1.361      ;
; 0.753 ; uart:inst3|\rx_clk_gen:counter[5]       ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.983      ;
; 0.755 ; uart:inst3|\rx_clk_gen:counter[5]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.442      ; 1.365      ;
; 0.758 ; uart:inst3|rx_data[1]                   ; Interface_Control:inst|rx_dataB[1]~_Duplicate_1 ; clock        ; clock       ; 0.000        ; 0.408      ; 1.334      ;
; 0.769 ; uart:inst3|\rx_clk_gen:counter[4]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.442      ; 1.379      ;
; 0.776 ; uart:inst3|rx_fsm.data                  ; uart:inst3|rx_data_cnt[2]                       ; clock        ; clock       ; 0.000        ; -0.271     ; 0.673      ;
; 0.782 ; uart:inst3|rx_fsm.data                  ; uart:inst3|rx_data_cnt[1]                       ; clock        ; clock       ; 0.000        ; -0.271     ; 0.679      ;
; 0.787 ; uart:inst3|\rx_clk_gen:counter[3]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.442      ; 1.397      ;
; 0.792 ; uart:inst3|rx_data[1]                   ; Interface_Control:inst|operation[1]             ; clock        ; clock       ; 0.000        ; 0.062      ; 1.022      ;
; 0.801 ; uart:inst3|\rx_clk_gen:counter[3]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.442      ; 1.411      ;
; 0.801 ; uart:inst3|\rx_clk_gen:counter[1]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.442      ; 1.411      ;
; 0.803 ; uart:inst3|rx_data_cnt[0]               ; uart:inst3|rx_fsm.idle                          ; clock        ; clock       ; 0.000        ; 0.409      ; 1.380      ;
; 0.803 ; uart:inst3|\rx_clk_gen:counter[5]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.442      ; 1.413      ;
; 0.805 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[11]              ; clock        ; clock       ; 0.000        ; 0.442      ; 1.415      ;
; 0.806 ; uart:inst3|rx_data_cnt[0]               ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.409      ; 1.383      ;
; 0.819 ; uart:inst3|\rx_clk_gen:counter[0]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.442      ; 1.429      ;
; 0.829 ; uart:inst3|\rx_clk_gen:counter[4]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.442      ; 1.439      ;
; 0.843 ; uart:inst3|\rx_clk_gen:counter[9]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.078      ; 1.089      ;
; 0.844 ; uart:inst3|\rx_clk_gen:counter[11]      ; uart:inst3|\rx_clk_gen:counter[12]              ; clock        ; clock       ; 0.000        ; 0.078      ; 1.090      ;
; 0.847 ; uart:inst3|\rx_clk_gen:counter[10]      ; uart:inst3|\rx_clk_gen:counter[11]              ; clock        ; clock       ; 0.000        ; 0.078      ; 1.093      ;
; 0.849 ; uart:inst3|\rx_clk_gen:counter[8]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.078      ; 1.095      ;
; 0.855 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[12]              ; clock        ; clock       ; 0.000        ; 0.442      ; 1.465      ;
; 0.859 ; uart:inst3|\rx_clk_gen:counter[5]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.442      ; 1.469      ;
; 0.861 ; uart:inst3|\rx_clk_gen:counter[10]      ; uart:inst3|\rx_clk_gen:counter[12]              ; clock        ; clock       ; 0.000        ; 0.078      ; 1.107      ;
; 0.863 ; uart:inst3|\rx_clk_gen:counter[8]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.078      ; 1.109      ;
; 0.863 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.093      ;
; 0.869 ; uart:inst3|\rx_clk_gen:counter[3]       ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.099      ;
; 0.873 ; uart:inst3|\rx_clk_gen:counter[0]       ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 0.000        ; 0.062      ; 1.103      ;
; 0.873 ; uart:inst3|\rx_clk_gen:counter[4]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.442      ; 1.483      ;
; 0.891 ; uart:inst3|\rx_clk_gen:counter[3]       ; uart:inst3|\rx_clk_gen:counter[11]              ; clock        ; clock       ; 0.000        ; 0.442      ; 1.501      ;
; 0.891 ; uart:inst3|\rx_clk_gen:counter[1]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.442      ; 1.501      ;
+-------+-----------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clock'                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                           ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[0]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[1]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[2]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[3]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[4]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[5]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[6]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[7]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[0]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[1]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[2]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[3]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[4]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[5]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[6]              ;
; -2.333 ; 1.000        ; 3.333          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|counter[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|counter[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[0]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[1]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[2]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[3]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[4]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[5]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[6]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[7]                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[0]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[1]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[2]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[3]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[10]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[11]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[12]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[8]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[9]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_debounceer:deb_buf[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_debounceer:deb_buf[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_debounceer:deb_buf[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_debounceer:deb_buf[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_start_detect:rx_data_old         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_clk_en                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[0]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[1]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[2]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[3]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[4]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[5]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[6]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[7]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_cnt[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_cnt[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_cnt[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_deb                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[0]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[1]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[2]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[3]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[4]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[5]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[6]                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_fsm.data                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_fsm.idle                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; uart:inst3|rx_rcv_init                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'Interface_Control:inst|rx_dataOperation[1]'                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------+
; 0.304 ; 0.304        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[0]       ;
; 0.304 ; 0.304        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[1]       ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[0]|datac       ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[1]|datac       ;
; 0.319 ; 0.319        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[5]|datad       ;
; 0.320 ; 0.320        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[2]|datad       ;
; 0.320 ; 0.320        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[4]|datad       ;
; 0.321 ; 0.321        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[3]|datad       ;
; 0.321 ; 0.321        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[6]|datad       ;
; 0.321 ; 0.321        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[7]|datad       ;
; 0.327 ; 0.327        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[5]       ;
; 0.328 ; 0.328        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[2]       ;
; 0.328 ; 0.328        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[4]       ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[3]       ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[6]       ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[7]       ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1clkctrl|inclk[0] ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1clkctrl|outclk   ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1|combout         ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~0|combout         ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1|datab           ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst|rx_dataOperation[1]|q      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst|rx_dataOperation[1]|q      ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~0|dataa           ;
; 0.582 ; 0.582        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1|datab           ;
; 0.597 ; 0.597        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~0|combout         ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1|combout         ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1clkctrl|inclk[0] ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1clkctrl|outclk   ;
; 0.662 ; 0.662        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[3]       ;
; 0.662 ; 0.662        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[6]       ;
; 0.662 ; 0.662        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[7]       ;
; 0.663 ; 0.663        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[2]       ;
; 0.663 ; 0.663        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[4]       ;
; 0.663 ; 0.663        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[5]       ;
; 0.670 ; 0.670        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[3]|datad       ;
; 0.670 ; 0.670        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[6]|datad       ;
; 0.670 ; 0.670        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[7]|datad       ;
; 0.671 ; 0.671        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[2]|datad       ;
; 0.671 ; 0.671        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[4]|datad       ;
; 0.671 ; 0.671        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[5]|datad       ;
; 0.678 ; 0.678        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[0]|datac       ;
; 0.679 ; 0.679        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[1]|datac       ;
; 0.687 ; 0.687        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[0]       ;
; 0.688 ; 0.688        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[1]       ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 3.427 ; 3.624 ; Rise       ; clock           ;
; rx        ; clock      ; 1.833 ; 2.077 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.827 ; -1.098 ; Rise       ; clock           ;
; rx        ; clock      ; -0.949 ; -1.141 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                 ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port      ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; result_alu[*]  ; Interface_Control:inst|rx_dataOperation[1] ; 8.783 ; 8.599 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[0] ; Interface_Control:inst|rx_dataOperation[1] ; 8.155 ; 7.969 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[1] ; Interface_Control:inst|rx_dataOperation[1] ; 8.268 ; 8.128 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[2] ; Interface_Control:inst|rx_dataOperation[1] ; 8.179 ; 8.046 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[3] ; Interface_Control:inst|rx_dataOperation[1] ; 8.077 ; 7.896 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[4] ; Interface_Control:inst|rx_dataOperation[1] ; 8.033 ; 7.809 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[5] ; Interface_Control:inst|rx_dataOperation[1] ; 8.118 ; 7.982 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[6] ; Interface_Control:inst|rx_dataOperation[1] ; 8.783 ; 8.599 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[7] ; Interface_Control:inst|rx_dataOperation[1] ; 8.016 ; 7.908 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
; overflow       ; clock                                      ; 9.272 ; 8.967 ; Rise       ; clock                                      ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                         ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port      ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; result_alu[*]  ; Interface_Control:inst|rx_dataOperation[1] ; 7.785 ; 7.586 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[0] ; Interface_Control:inst|rx_dataOperation[1] ; 7.917 ; 7.737 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[1] ; Interface_Control:inst|rx_dataOperation[1] ; 8.026 ; 7.890 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[2] ; Interface_Control:inst|rx_dataOperation[1] ; 7.940 ; 7.811 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[3] ; Interface_Control:inst|rx_dataOperation[1] ; 7.843 ; 7.669 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[4] ; Interface_Control:inst|rx_dataOperation[1] ; 7.802 ; 7.586 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[5] ; Interface_Control:inst|rx_dataOperation[1] ; 7.881 ; 7.749 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[6] ; Interface_Control:inst|rx_dataOperation[1] ; 8.519 ; 8.341 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[7] ; Interface_Control:inst|rx_dataOperation[1] ; 7.785 ; 7.681 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
; overflow       ; clock                                      ; 7.585 ; 7.374 ; Rise       ; clock                                      ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup Summary                                ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; Interface_Control:inst|rx_dataOperation[1] ; -5.538 ; -28.367       ;
; clock                                      ; -0.451 ; -18.098       ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold Summary                                 ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; Interface_Control:inst|rx_dataOperation[1] ; -1.078 ; -6.313        ;
; clock                                      ; 0.173  ; 0.000         ;
+--------------------------------------------+--------+---------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clock                                      ; -3.000 ; -108.685      ;
; Interface_Control:inst|rx_dataOperation[1] ; 0.295  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'Interface_Control:inst|rx_dataOperation[1]'                                                                                                                ;
+--------+-------------------------------------------------+---------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                   ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+---------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -5.538 ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.932      ; 6.990      ;
; -5.536 ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.932      ; 6.988      ;
; -5.495 ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.932      ; 6.947      ;
; -5.493 ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.932      ; 6.945      ;
; -5.491 ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.932      ; 6.943      ;
; -5.449 ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.932      ; 6.901      ;
; -5.414 ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.938      ; 6.872      ;
; -5.412 ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.938      ; 6.870      ;
; -5.409 ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.932      ; 6.861      ;
; -5.405 ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.932      ; 6.857      ;
; -5.371 ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.938      ; 6.829      ;
; -5.369 ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.938      ; 6.827      ;
; -5.367 ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.938      ; 6.825      ;
; -5.339 ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.932      ; 6.791      ;
; -5.332 ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.932      ; 6.784      ;
; -5.325 ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.938      ; 6.783      ;
; -5.285 ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.938      ; 6.743      ;
; -5.281 ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.938      ; 6.739      ;
; -5.215 ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.938      ; 6.673      ;
; -5.208 ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.938      ; 6.666      ;
; -5.051 ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.742      ; 6.313      ;
; -4.927 ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.748      ; 6.195      ;
; -4.440 ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.875      ; 5.915      ;
; -4.438 ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.875      ; 5.913      ;
; -4.397 ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.875      ; 5.872      ;
; -4.395 ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.875      ; 5.870      ;
; -4.393 ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.875      ; 5.868      ;
; -4.351 ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.875      ; 5.826      ;
; -4.311 ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.875      ; 5.786      ;
; -4.307 ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.875      ; 5.782      ;
; -4.241 ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.875      ; 5.716      ;
; -4.234 ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.875      ; 5.709      ;
; -3.972 ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.746      ; 5.238      ;
; -3.953 ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.685      ; 5.238      ;
; -3.848 ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.752      ; 5.120      ;
; -3.583 ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.882      ; 5.063      ;
; -3.581 ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.882      ; 5.061      ;
; -3.540 ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.882      ; 5.020      ;
; -3.538 ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.882      ; 5.018      ;
; -3.536 ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.882      ; 5.016      ;
; -3.494 ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.882      ; 4.974      ;
; -3.454 ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.882      ; 4.934      ;
; -3.450 ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.882      ; 4.930      ;
; -3.384 ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.882      ; 4.864      ;
; -3.377 ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.882      ; 4.857      ;
; -3.098 ; Interface_Control:inst|rx_dataB[3]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.746      ; 4.364      ;
; -3.096 ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.692      ; 4.386      ;
; -2.974 ; Interface_Control:inst|rx_dataB[3]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.752      ; 4.246      ;
; -2.874 ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.689      ; 4.163      ;
; -2.560 ; Interface_Control:inst|rx_dataB[0]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.770      ; 3.988      ;
; -2.560 ; Interface_Control:inst|rx_dataB[1]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.770      ; 3.988      ;
; -2.560 ; Interface_Control:inst|rx_dataB[2]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.770      ; 3.988      ;
; -2.560 ; Interface_Control:inst|rx_dataB[3]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.770      ; 3.988      ;
; -2.560 ; Interface_Control:inst|rx_dataB[4]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.770      ; 3.988      ;
; -2.560 ; Interface_Control:inst|rx_dataB[5]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.770      ; 3.988      ;
; -2.560 ; Interface_Control:inst|rx_dataB[6]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.770      ; 3.988      ;
; -2.560 ; Interface_Control:inst|rx_dataB[7]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.770      ; 3.988      ;
; -2.486 ; Interface_Control:inst|rx_dataB[2]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.746      ; 3.752      ;
; -2.445 ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.876      ; 3.979      ;
; -2.443 ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.876      ; 3.977      ;
; -2.402 ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.876      ; 3.936      ;
; -2.400 ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.876      ; 3.934      ;
; -2.398 ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.876      ; 3.932      ;
; -2.362 ; Interface_Control:inst|rx_dataB[2]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.752      ; 3.634      ;
; -2.357 ; Interface_Control:inst|rx_dataA[0]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.770      ; 3.785      ;
; -2.357 ; Interface_Control:inst|rx_dataA[1]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.770      ; 3.785      ;
; -2.357 ; Interface_Control:inst|rx_dataA[2]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.770      ; 3.785      ;
; -2.357 ; Interface_Control:inst|rx_dataA[3]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.770      ; 3.785      ;
; -2.357 ; Interface_Control:inst|rx_dataA[4]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.770      ; 3.785      ;
; -2.357 ; Interface_Control:inst|rx_dataA[5]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.770      ; 3.785      ;
; -2.357 ; Interface_Control:inst|rx_dataA[6]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.770      ; 3.785      ;
; -2.357 ; Interface_Control:inst|rx_dataA[7]              ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.770      ; 3.785      ;
; -2.356 ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.876      ; 3.890      ;
; -2.316 ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.876      ; 3.850      ;
; -2.312 ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.876      ; 3.846      ;
; -2.246 ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.876      ; 3.780      ;
; -2.239 ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.876      ; 3.773      ;
; -2.207 ; Interface_Control:inst|rx_dataB[0]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.780      ; 3.645      ;
; -2.207 ; Interface_Control:inst|rx_dataB[1]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.780      ; 3.645      ;
; -2.207 ; Interface_Control:inst|rx_dataB[2]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.780      ; 3.645      ;
; -2.207 ; Interface_Control:inst|rx_dataB[3]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.780      ; 3.645      ;
; -2.207 ; Interface_Control:inst|rx_dataB[4]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.780      ; 3.645      ;
; -2.207 ; Interface_Control:inst|rx_dataB[5]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.780      ; 3.645      ;
; -2.207 ; Interface_Control:inst|rx_dataB[6]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.780      ; 3.645      ;
; -2.207 ; Interface_Control:inst|rx_dataB[7]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.780      ; 3.645      ;
; -2.180 ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.881      ; 3.719      ;
; -2.135 ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.871      ; 3.664      ;
; -2.103 ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.695      ; 3.456      ;
; -2.069 ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.881      ; 3.608      ;
; -2.037 ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.881      ; 3.576      ;
; -2.034 ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.871      ; 3.563      ;
; -2.017 ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.696      ; 3.311      ;
; -2.014 ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.871      ; 3.543      ;
; -2.004 ; Interface_Control:inst|rx_dataA[0]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.780      ; 3.442      ;
; -2.004 ; Interface_Control:inst|rx_dataA[1]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.780      ; 3.442      ;
; -2.004 ; Interface_Control:inst|rx_dataA[2]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.780      ; 3.442      ;
; -2.004 ; Interface_Control:inst|rx_dataA[3]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.780      ; 3.442      ;
; -2.004 ; Interface_Control:inst|rx_dataA[4]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.780      ; 3.442      ;
; -2.004 ; Interface_Control:inst|rx_dataA[5]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.780      ; 3.442      ;
; -2.004 ; Interface_Control:inst|rx_dataA[6]              ; ula_k:inst1|result_alu[6] ; clock        ; Interface_Control:inst|rx_dataOperation[1] ; 1.000        ; 0.780      ; 3.442      ;
+--------+-------------------------------------------------+---------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clock'                                                                                                                              ;
+--------+-----------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.451 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataOperation[4]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.499      ;
; -0.451 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataOperation[3]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.499      ;
; -0.451 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataOperation[7]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.499      ;
; -0.451 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataOperation[6]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.499      ;
; -0.451 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataOperation[5]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.499      ;
; -0.451 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataOperation[2]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.499      ;
; -0.396 ; uart:inst3|\rx_clk_gen:counter[4] ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.350      ;
; -0.396 ; uart:inst3|\rx_clk_gen:counter[4] ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.350      ;
; -0.396 ; uart:inst3|\rx_clk_gen:counter[4] ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.350      ;
; -0.396 ; uart:inst3|\rx_clk_gen:counter[4] ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.350      ;
; -0.396 ; uart:inst3|\rx_clk_gen:counter[4] ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.350      ;
; -0.396 ; uart:inst3|\rx_clk_gen:counter[4] ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.350      ;
; -0.396 ; uart:inst3|\rx_clk_gen:counter[4] ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.350      ;
; -0.384 ; uart:inst3|rx_data_cnt[0]         ; uart:inst3|rx_ready                             ; clock        ; clock       ; 1.000        ; -0.035     ; 1.337      ;
; -0.384 ; uart:inst3|\rx_clk_gen:counter[2] ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.224     ; 1.148      ;
; -0.384 ; uart:inst3|\rx_clk_gen:counter[2] ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.224     ; 1.148      ;
; -0.384 ; uart:inst3|\rx_clk_gen:counter[2] ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.224     ; 1.148      ;
; -0.384 ; uart:inst3|\rx_clk_gen:counter[2] ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.224     ; 1.148      ;
; -0.384 ; uart:inst3|\rx_clk_gen:counter[2] ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.224     ; 1.148      ;
; -0.384 ; uart:inst3|\rx_clk_gen:counter[2] ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.224     ; 1.148      ;
; -0.384 ; uart:inst3|\rx_clk_gen:counter[2] ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.224     ; 1.148      ;
; -0.374 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.026     ; 1.336      ;
; -0.374 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.026     ; 1.336      ;
; -0.374 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.026     ; 1.336      ;
; -0.374 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.026     ; 1.336      ;
; -0.374 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.026     ; 1.336      ;
; -0.372 ; uart:inst3|\rx_clk_gen:counter[7] ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.326      ;
; -0.372 ; uart:inst3|\rx_clk_gen:counter[7] ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.326      ;
; -0.372 ; uart:inst3|\rx_clk_gen:counter[7] ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.326      ;
; -0.372 ; uart:inst3|\rx_clk_gen:counter[7] ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.326      ;
; -0.372 ; uart:inst3|\rx_clk_gen:counter[7] ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.326      ;
; -0.372 ; uart:inst3|\rx_clk_gen:counter[7] ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.326      ;
; -0.372 ; uart:inst3|\rx_clk_gen:counter[7] ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.326      ;
; -0.371 ; uart:inst3|rx_data[7]             ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.027     ; 1.332      ;
; -0.370 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.027     ; 1.331      ;
; -0.370 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.027     ; 1.331      ;
; -0.370 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.027     ; 1.331      ;
; -0.370 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.027     ; 1.331      ;
; -0.370 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.027     ; 1.331      ;
; -0.366 ; Interface_Control:inst|counter[0] ; Interface_Control:inst|rx_dataOperation[4]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.414      ;
; -0.366 ; Interface_Control:inst|counter[0] ; Interface_Control:inst|rx_dataOperation[3]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.414      ;
; -0.366 ; Interface_Control:inst|counter[0] ; Interface_Control:inst|rx_dataOperation[7]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.414      ;
; -0.366 ; Interface_Control:inst|counter[0] ; Interface_Control:inst|rx_dataOperation[6]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.414      ;
; -0.366 ; Interface_Control:inst|counter[0] ; Interface_Control:inst|rx_dataOperation[5]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.414      ;
; -0.366 ; Interface_Control:inst|counter[0] ; Interface_Control:inst|rx_dataOperation[2]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.414      ;
; -0.346 ; Interface_Control:inst|counter[1] ; Interface_Control:inst|rx_dataOperation[4]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.394      ;
; -0.346 ; Interface_Control:inst|counter[1] ; Interface_Control:inst|rx_dataOperation[3]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.394      ;
; -0.346 ; Interface_Control:inst|counter[1] ; Interface_Control:inst|rx_dataOperation[7]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.394      ;
; -0.346 ; Interface_Control:inst|counter[1] ; Interface_Control:inst|rx_dataOperation[6]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.394      ;
; -0.346 ; Interface_Control:inst|counter[1] ; Interface_Control:inst|rx_dataOperation[5]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.394      ;
; -0.346 ; Interface_Control:inst|counter[1] ; Interface_Control:inst|rx_dataOperation[2]      ; clock        ; clock       ; 1.000        ; 0.060      ; 1.394      ;
; -0.344 ; uart:inst3|rx_ready               ; Interface_Control:inst|rx_dataOperation[1]      ; clock        ; clock       ; 1.000        ; -0.029     ; 1.303      ;
; -0.328 ; uart:inst3|rx_data_cnt[2]         ; uart:inst3|rx_ready                             ; clock        ; clock       ; 1.000        ; -0.035     ; 1.281      ;
; -0.317 ; uart:inst3|\rx_clk_gen:counter[3] ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.271      ;
; -0.317 ; uart:inst3|\rx_clk_gen:counter[3] ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.271      ;
; -0.317 ; uart:inst3|\rx_clk_gen:counter[3] ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.271      ;
; -0.317 ; uart:inst3|\rx_clk_gen:counter[3] ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.271      ;
; -0.317 ; uart:inst3|\rx_clk_gen:counter[3] ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.271      ;
; -0.317 ; uart:inst3|\rx_clk_gen:counter[3] ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.271      ;
; -0.317 ; uart:inst3|\rx_clk_gen:counter[3] ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.271      ;
; -0.305 ; uart:inst3|\rx_clk_gen:counter[1] ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.259      ;
; -0.305 ; uart:inst3|\rx_clk_gen:counter[1] ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.259      ;
; -0.305 ; uart:inst3|\rx_clk_gen:counter[1] ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.259      ;
; -0.305 ; uart:inst3|\rx_clk_gen:counter[1] ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.259      ;
; -0.305 ; uart:inst3|\rx_clk_gen:counter[1] ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.259      ;
; -0.305 ; uart:inst3|\rx_clk_gen:counter[1] ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.259      ;
; -0.305 ; uart:inst3|\rx_clk_gen:counter[1] ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.259      ;
; -0.300 ; uart:inst3|\rx_clk_gen:counter[5] ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.254      ;
; -0.300 ; uart:inst3|\rx_clk_gen:counter[5] ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.254      ;
; -0.300 ; uart:inst3|\rx_clk_gen:counter[5] ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.254      ;
; -0.300 ; uart:inst3|\rx_clk_gen:counter[5] ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.254      ;
; -0.300 ; uart:inst3|\rx_clk_gen:counter[5] ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.254      ;
; -0.300 ; uart:inst3|\rx_clk_gen:counter[5] ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.254      ;
; -0.300 ; uart:inst3|\rx_clk_gen:counter[5] ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.254      ;
; -0.291 ; uart:inst3|rx_clk_en              ; uart:inst3|rx_ready                             ; clock        ; clock       ; 1.000        ; -0.212     ; 1.067      ;
; -0.289 ; Interface_Control:inst|counter[0] ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.026     ; 1.251      ;
; -0.289 ; Interface_Control:inst|counter[0] ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.026     ; 1.251      ;
; -0.289 ; Interface_Control:inst|counter[0] ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.026     ; 1.251      ;
; -0.289 ; Interface_Control:inst|counter[0] ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.026     ; 1.251      ;
; -0.289 ; Interface_Control:inst|counter[0] ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.026     ; 1.251      ;
; -0.285 ; Interface_Control:inst|counter[0] ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.027     ; 1.246      ;
; -0.285 ; Interface_Control:inst|counter[0] ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.027     ; 1.246      ;
; -0.285 ; Interface_Control:inst|counter[0] ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.027     ; 1.246      ;
; -0.285 ; Interface_Control:inst|counter[0] ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.027     ; 1.246      ;
; -0.285 ; Interface_Control:inst|counter[0] ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; -0.027     ; 1.246      ;
; -0.276 ; uart:inst3|\rx_clk_gen:counter[6] ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.230      ;
; -0.276 ; uart:inst3|\rx_clk_gen:counter[6] ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.230      ;
; -0.276 ; uart:inst3|\rx_clk_gen:counter[6] ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.230      ;
; -0.276 ; uart:inst3|\rx_clk_gen:counter[6] ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.230      ;
; -0.276 ; uart:inst3|\rx_clk_gen:counter[6] ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.230      ;
; -0.276 ; uart:inst3|\rx_clk_gen:counter[6] ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.230      ;
; -0.276 ; uart:inst3|\rx_clk_gen:counter[6] ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 1.000        ; -0.034     ; 1.230      ;
; -0.274 ; uart:inst3|rx_data_cnt[0]         ; uart:inst3|rx_data[0]                           ; clock        ; clock       ; 1.000        ; -0.035     ; 1.227      ;
; -0.274 ; uart:inst3|rx_data_cnt[0]         ; uart:inst3|rx_data[1]                           ; clock        ; clock       ; 1.000        ; -0.035     ; 1.227      ;
; -0.274 ; uart:inst3|rx_data_cnt[0]         ; uart:inst3|rx_data[2]                           ; clock        ; clock       ; 1.000        ; -0.035     ; 1.227      ;
; -0.274 ; uart:inst3|rx_data_cnt[0]         ; uart:inst3|rx_data[3]                           ; clock        ; clock       ; 1.000        ; -0.035     ; 1.227      ;
; -0.274 ; uart:inst3|rx_data_cnt[0]         ; uart:inst3|rx_data[4]                           ; clock        ; clock       ; 1.000        ; -0.035     ; 1.227      ;
; -0.274 ; uart:inst3|rx_data_cnt[0]         ; uart:inst3|rx_data[5]                           ; clock        ; clock       ; 1.000        ; -0.035     ; 1.227      ;
; -0.274 ; uart:inst3|rx_data_cnt[0]         ; uart:inst3|rx_data[6]                           ; clock        ; clock       ; 1.000        ; -0.035     ; 1.227      ;
; -0.274 ; uart:inst3|rx_data_cnt[0]         ; uart:inst3|rx_data[7]                           ; clock        ; clock       ; 1.000        ; -0.035     ; 1.227      ;
+--------+-----------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'Interface_Control:inst|rx_dataOperation[1]'                                                                                                                                               ;
+--------+-------------------------------------------------+---------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+---------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -1.078 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[2] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.292      ; 1.317      ;
; -0.855 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[0] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.352      ; 1.600      ;
; -0.789 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[5] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.288      ; 1.602      ;
; -0.734 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[4] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.293      ; 1.662      ;
; -0.722 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[7] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.298      ; 1.679      ;
; -0.721 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[1] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.358      ; 1.740      ;
; -0.707 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[3] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.299      ; 1.695      ;
; -0.707 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[6] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 2.299      ; 1.695      ;
; -0.549 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[2] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 2.292      ; 1.366      ;
; -0.317 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[0] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 2.352      ; 1.658      ;
; -0.261 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[5] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 2.288      ; 1.650      ;
; -0.166 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[1] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 2.358      ; 1.815      ;
; -0.138 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[6] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 2.299      ; 1.784      ;
; -0.137 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[3] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 2.299      ; 1.785      ;
; -0.118 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[4] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 2.293      ; 1.798      ;
; -0.115 ; Interface_Control:inst|rx_dataOperation[1]      ; ula_k:inst1|result_alu[7] ; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; -0.500       ; 2.298      ; 1.806      ;
; 0.004  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.079      ; 1.113      ;
; 0.112  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.980      ; 1.122      ;
; 0.127  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.073      ; 1.230      ;
; 0.140  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[6] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.921      ; 1.091      ;
; 0.141  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[5] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.910      ; 1.081      ;
; 0.165  ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.073      ; 1.268      ;
; 0.182  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.073      ; 1.285      ;
; 0.189  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.914      ; 1.133      ;
; 0.207  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.921      ; 1.158      ;
; 0.207  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.920      ; 1.157      ;
; 0.223  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[4] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.915      ; 1.168      ;
; 0.243  ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ; ula_k:inst1|result_alu[6] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.021      ; 1.294      ;
; 0.277  ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.020      ; 1.327      ;
; 0.289  ; Interface_Control:inst|rx_dataOperation[2]      ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.974      ; 1.293      ;
; 0.300  ; Interface_Control:inst|rx_dataOperation[0]      ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.912      ; 1.242      ;
; 0.304  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.073      ; 1.407      ;
; 0.315  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.020      ; 1.365      ;
; 0.319  ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.074      ; 1.423      ;
; 0.416  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.019      ; 1.465      ;
; 0.425  ; Interface_Control:inst|rx_dataOperation[0]      ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.852      ; 1.307      ;
; 0.445  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.019      ; 1.494      ;
; 0.453  ; Interface_Control:inst|rx_dataB[1]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.912      ; 1.395      ;
; 0.465  ; Interface_Control:inst|rx_dataOperation[0]      ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.918      ; 1.413      ;
; 0.465  ; Interface_Control:inst|rx_dataB[3]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.842      ; 1.337      ;
; 0.486  ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.019      ; 1.535      ;
; 0.499  ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.073      ; 1.602      ;
; 0.558  ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.020      ; 1.608      ;
; 0.560  ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.080      ; 1.670      ;
; 0.571  ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.019      ; 1.620      ;
; 0.572  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[7] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.019      ; 1.621      ;
; 0.596  ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.827      ; 1.453      ;
; 0.602  ; Interface_Control:inst|rx_dataB[2]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.835      ; 1.467      ;
; 0.602  ; Interface_Control:inst|rx_dataB[0]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.912      ; 1.544      ;
; 0.611  ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.014      ; 1.655      ;
; 0.624  ; Interface_Control:inst|rx_dataB[1]~_Duplicate_1 ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.918      ; 1.572      ;
; 0.629  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.020      ; 1.679      ;
; 0.669  ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.836      ; 1.535      ;
; 0.686  ; Interface_Control:inst|rx_dataA[0]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.937      ; 1.653      ;
; 0.686  ; Interface_Control:inst|rx_dataA[1]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.937      ; 1.653      ;
; 0.686  ; Interface_Control:inst|rx_dataA[2]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.937      ; 1.653      ;
; 0.686  ; Interface_Control:inst|rx_dataA[3]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.937      ; 1.653      ;
; 0.686  ; Interface_Control:inst|rx_dataA[4]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.937      ; 1.653      ;
; 0.686  ; Interface_Control:inst|rx_dataA[5]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.937      ; 1.653      ;
; 0.686  ; Interface_Control:inst|rx_dataA[6]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.937      ; 1.653      ;
; 0.686  ; Interface_Control:inst|rx_dataA[7]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.937      ; 1.653      ;
; 0.688  ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.074      ; 1.792      ;
; 0.690  ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ; ula_k:inst1|result_alu[6] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.020      ; 1.740      ;
; 0.714  ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.074      ; 1.818      ;
; 0.748  ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.014      ; 1.792      ;
; 0.753  ; Interface_Control:inst|rx_dataB[0]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.937      ; 1.720      ;
; 0.753  ; Interface_Control:inst|rx_dataB[1]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.937      ; 1.720      ;
; 0.753  ; Interface_Control:inst|rx_dataB[2]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.937      ; 1.720      ;
; 0.753  ; Interface_Control:inst|rx_dataB[3]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.937      ; 1.720      ;
; 0.753  ; Interface_Control:inst|rx_dataB[4]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.937      ; 1.720      ;
; 0.753  ; Interface_Control:inst|rx_dataB[5]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.937      ; 1.720      ;
; 0.753  ; Interface_Control:inst|rx_dataB[6]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.937      ; 1.720      ;
; 0.753  ; Interface_Control:inst|rx_dataB[7]              ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.937      ; 1.720      ;
; 0.755  ; Interface_Control:inst|rx_dataB[2]~_Duplicate_1 ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.895      ; 1.680      ;
; 0.760  ; Interface_Control:inst|rx_dataA[0]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.997      ; 1.787      ;
; 0.760  ; Interface_Control:inst|rx_dataA[1]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.997      ; 1.787      ;
; 0.760  ; Interface_Control:inst|rx_dataA[2]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.997      ; 1.787      ;
; 0.760  ; Interface_Control:inst|rx_dataA[3]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.997      ; 1.787      ;
; 0.760  ; Interface_Control:inst|rx_dataA[4]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.997      ; 1.787      ;
; 0.760  ; Interface_Control:inst|rx_dataA[5]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.997      ; 1.787      ;
; 0.760  ; Interface_Control:inst|rx_dataA[6]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.997      ; 1.787      ;
; 0.760  ; Interface_Control:inst|rx_dataA[7]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.997      ; 1.787      ;
; 0.764  ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.020      ; 1.814      ;
; 0.764  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[3] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.020      ; 1.814      ;
; 0.787  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[4] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.014      ; 1.831      ;
; 0.795  ; Interface_Control:inst|rx_dataA[0]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.003      ; 1.828      ;
; 0.795  ; Interface_Control:inst|rx_dataA[1]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.003      ; 1.828      ;
; 0.795  ; Interface_Control:inst|rx_dataA[2]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.003      ; 1.828      ;
; 0.795  ; Interface_Control:inst|rx_dataA[3]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.003      ; 1.828      ;
; 0.795  ; Interface_Control:inst|rx_dataA[4]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.003      ; 1.828      ;
; 0.795  ; Interface_Control:inst|rx_dataA[5]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.003      ; 1.828      ;
; 0.795  ; Interface_Control:inst|rx_dataA[6]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.003      ; 1.828      ;
; 0.795  ; Interface_Control:inst|rx_dataA[7]              ; ula_k:inst1|result_alu[1] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.003      ; 1.828      ;
; 0.816  ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.013      ; 1.859      ;
; 0.820  ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ; ula_k:inst1|result_alu[5] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.009      ; 1.859      ;
; 0.821  ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ; ula_k:inst1|result_alu[2] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 1.013      ; 1.864      ;
; 0.827  ; Interface_Control:inst|rx_dataB[0]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.997      ; 1.854      ;
; 0.827  ; Interface_Control:inst|rx_dataB[1]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.997      ; 1.854      ;
; 0.827  ; Interface_Control:inst|rx_dataB[2]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.997      ; 1.854      ;
; 0.827  ; Interface_Control:inst|rx_dataB[3]              ; ula_k:inst1|result_alu[0] ; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 0.000        ; 0.997      ; 1.854      ;
+--------+-------------------------------------------------+---------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clock'                                                                                                                                    ;
+-------+-----------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; uart:inst3|rx_fsm.data                  ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.296      ;
; 0.173 ; uart:inst3|rx_fsm.idle                  ; uart:inst3|rx_fsm.idle                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.296      ;
; 0.173 ; uart:inst3|rx_data_deb                  ; uart:inst3|rx_data_deb                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.296      ;
; 0.179 ; uart:inst3|\rx_start_detect:rx_data_old ; uart:inst3|rx_rcv_init                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.302      ;
; 0.180 ; Interface_Control:inst|counter[1]       ; Interface_Control:inst|counter[1]               ; clock        ; clock       ; 0.000        ; 0.034      ; 0.296      ;
; 0.180 ; Interface_Control:inst|counter[0]       ; Interface_Control:inst|counter[0]               ; clock        ; clock       ; 0.000        ; 0.034      ; 0.296      ;
; 0.180 ; uart:inst3|rx_data_cnt[2]               ; uart:inst3|rx_data_cnt[2]                       ; clock        ; clock       ; 0.000        ; 0.034      ; 0.296      ;
; 0.180 ; uart:inst3|rx_data_cnt[1]               ; uart:inst3|rx_data_cnt[1]                       ; clock        ; clock       ; 0.000        ; 0.034      ; 0.296      ;
; 0.180 ; uart:inst3|\rx_clk_gen:counter[12]      ; uart:inst3|\rx_clk_gen:counter[12]              ; clock        ; clock       ; 0.000        ; 0.042      ; 0.304      ;
; 0.182 ; uart:inst3|\rx_debounceer:deb_buf[0]    ; uart:inst3|\rx_debounceer:deb_buf[1]            ; clock        ; clock       ; 0.000        ; 0.041      ; 0.305      ;
; 0.184 ; uart:inst3|rx_data_cnt[0]               ; uart:inst3|rx_data_cnt[0]                       ; clock        ; clock       ; 0.000        ; 0.034      ; 0.300      ;
; 0.186 ; uart:inst3|rx_data_tmp[0]               ; uart:inst3|rx_data_tmp[1]                       ; clock        ; clock       ; 0.000        ; 0.043      ; 0.311      ;
; 0.187 ; uart:inst3|rx_data_tmp[4]               ; uart:inst3|rx_data_tmp[5]                       ; clock        ; clock       ; 0.000        ; 0.043      ; 0.312      ;
; 0.187 ; uart:inst3|rx_data_tmp[3]               ; uart:inst3|rx_data_tmp[4]                       ; clock        ; clock       ; 0.000        ; 0.043      ; 0.312      ;
; 0.187 ; uart:inst3|rx_data_tmp[2]               ; uart:inst3|rx_data_tmp[3]                       ; clock        ; clock       ; 0.000        ; 0.043      ; 0.312      ;
; 0.189 ; uart:inst3|rx_data_tmp[1]               ; uart:inst3|rx_data_tmp[2]                       ; clock        ; clock       ; 0.000        ; 0.043      ; 0.314      ;
; 0.189 ; uart:inst3|rx_data_deb                  ; uart:inst3|\rx_start_detect:rx_data_old         ; clock        ; clock       ; 0.000        ; 0.041      ; 0.312      ;
; 0.193 ; uart:inst3|rx_data_cnt[1]               ; uart:inst3|rx_data_cnt[0]                       ; clock        ; clock       ; 0.000        ; 0.034      ; 0.309      ;
; 0.197 ; uart:inst3|rx_clk_en                    ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.320      ;
; 0.211 ; uart:inst3|rx_fsm.data                  ; uart:inst3|rx_fsm.idle                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.334      ;
; 0.234 ; uart:inst3|rx_fsm.idle                  ; uart:inst3|rx_rcv_init                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.357      ;
; 0.242 ; uart:inst3|\rx_clk_gen:counter[1]       ; uart:inst3|\rx_clk_gen:counter[2]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.548      ;
; 0.243 ; uart:inst3|rx_data_tmp[5]               ; uart:inst3|rx_data_tmp[6]                       ; clock        ; clock       ; 0.000        ; 0.043      ; 0.368      ;
; 0.245 ; uart:inst3|\rx_debounceer:deb_buf[1]    ; uart:inst3|\rx_debounceer:deb_buf[2]            ; clock        ; clock       ; 0.000        ; 0.041      ; 0.368      ;
; 0.247 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.553      ;
; 0.251 ; Interface_Control:inst|operation[0]     ; Interface_Control:inst|rx_dataOperation[0]      ; clock        ; clock       ; 0.000        ; 0.033      ; 0.366      ;
; 0.254 ; uart:inst3|\rx_clk_gen:counter[0]       ; uart:inst3|\rx_clk_gen:counter[2]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.560      ;
; 0.255 ; uart:inst3|\rx_debounceer:deb_buf[2]    ; uart:inst3|\rx_debounceer:deb_buf[3]            ; clock        ; clock       ; 0.000        ; 0.041      ; 0.378      ;
; 0.268 ; uart:inst3|rx_data[2]                   ; Interface_Control:inst|operation[2]             ; clock        ; clock       ; 0.000        ; 0.034      ; 0.384      ;
; 0.270 ; uart:inst3|rx_data[4]                   ; Interface_Control:inst|operation[4]             ; clock        ; clock       ; 0.000        ; 0.034      ; 0.386      ;
; 0.270 ; uart:inst3|rx_ready                     ; Interface_Control:inst|counter[0]               ; clock        ; clock       ; 0.000        ; 0.034      ; 0.386      ;
; 0.271 ; uart:inst3|rx_ready                     ; Interface_Control:inst|counter[1]               ; clock        ; clock       ; 0.000        ; 0.034      ; 0.387      ;
; 0.273 ; uart:inst3|rx_data[7]                   ; Interface_Control:inst|operation[7]             ; clock        ; clock       ; 0.000        ; 0.034      ; 0.389      ;
; 0.274 ; uart:inst3|\rx_clk_gen:counter[9]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.042      ; 0.398      ;
; 0.274 ; uart:inst3|\rx_clk_gen:counter[11]      ; uart:inst3|\rx_clk_gen:counter[11]              ; clock        ; clock       ; 0.000        ; 0.042      ; 0.398      ;
; 0.275 ; uart:inst3|rx_data[5]                   ; Interface_Control:inst|operation[5]             ; clock        ; clock       ; 0.000        ; 0.034      ; 0.391      ;
; 0.275 ; uart:inst3|\rx_clk_gen:counter[10]      ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.042      ; 0.399      ;
; 0.275 ; uart:inst3|\rx_debounceer:deb_buf[0]    ; uart:inst3|rx_data_deb                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.398      ;
; 0.275 ; uart:inst3|\rx_clk_gen:counter[8]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.042      ; 0.399      ;
; 0.276 ; uart:inst3|rx_data[3]                   ; Interface_Control:inst|operation[3]             ; clock        ; clock       ; 0.000        ; 0.034      ; 0.392      ;
; 0.279 ; uart:inst3|\rx_debounceer:deb_buf[1]    ; uart:inst3|rx_data_deb                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.402      ;
; 0.282 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[6]               ; clock        ; clock       ; 0.000        ; 0.034      ; 0.398      ;
; 0.282 ; uart:inst3|\rx_clk_gen:counter[2]       ; uart:inst3|\rx_clk_gen:counter[2]               ; clock        ; clock       ; 0.000        ; 0.042      ; 0.406      ;
; 0.287 ; uart:inst3|rx_data_cnt[0]               ; uart:inst3|rx_data_cnt[1]                       ; clock        ; clock       ; 0.000        ; 0.034      ; 0.403      ;
; 0.288 ; uart:inst3|\rx_clk_gen:counter[1]       ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 0.000        ; 0.034      ; 0.404      ;
; 0.288 ; uart:inst3|\rx_clk_gen:counter[3]       ; uart:inst3|\rx_clk_gen:counter[3]               ; clock        ; clock       ; 0.000        ; 0.034      ; 0.404      ;
; 0.288 ; uart:inst3|rx_data_cnt[1]               ; uart:inst3|rx_data_cnt[2]                       ; clock        ; clock       ; 0.000        ; 0.034      ; 0.404      ;
; 0.289 ; uart:inst3|rx_data_cnt[0]               ; uart:inst3|rx_data_cnt[2]                       ; clock        ; clock       ; 0.000        ; 0.034      ; 0.405      ;
; 0.290 ; uart:inst3|rx_data_cnt[2]               ; uart:inst3|rx_data_cnt[1]                       ; clock        ; clock       ; 0.000        ; 0.034      ; 0.406      ;
; 0.290 ; uart:inst3|rx_data_cnt[2]               ; uart:inst3|rx_data_cnt[0]                       ; clock        ; clock       ; 0.000        ; 0.034      ; 0.406      ;
; 0.291 ; uart:inst3|rx_data_cnt[1]               ; uart:inst3|rx_fsm.idle                          ; clock        ; clock       ; 0.000        ; 0.211      ; 0.584      ;
; 0.293 ; uart:inst3|rx_data_cnt[1]               ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.211      ; 0.586      ;
; 0.295 ; uart:inst3|rx_data_deb                  ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.418      ;
; 0.297 ; Interface_Control:inst|counter[0]       ; Interface_Control:inst|counter[1]               ; clock        ; clock       ; 0.000        ; 0.034      ; 0.413      ;
; 0.298 ; uart:inst3|rx_data_deb                  ; uart:inst3|rx_rcv_init                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.421      ;
; 0.300 ; uart:inst3|\rx_clk_gen:counter[0]       ; uart:inst3|\rx_clk_gen:counter[0]               ; clock        ; clock       ; 0.000        ; 0.034      ; 0.416      ;
; 0.305 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.611      ;
; 0.306 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.612      ;
; 0.307 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.224      ; 0.613      ;
; 0.319 ; uart:inst3|\rx_debounceer:deb_buf[3]    ; uart:inst3|rx_data_deb                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.442      ;
; 0.344 ; uart:inst3|rx_data[0]                   ; Interface_Control:inst|operation[0]             ; clock        ; clock       ; 0.000        ; 0.220      ; 0.646      ;
; 0.349 ; uart:inst3|rx_data_cnt[2]               ; uart:inst3|rx_fsm.idle                          ; clock        ; clock       ; 0.000        ; 0.211      ; 0.642      ;
; 0.351 ; uart:inst3|rx_data_cnt[2]               ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.211      ; 0.644      ;
; 0.352 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 0.000        ; 0.034      ; 0.468      ;
; 0.353 ; uart:inst3|\rx_clk_gen:counter[4]       ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 0.000        ; 0.034      ; 0.469      ;
; 0.353 ; uart:inst3|\rx_clk_gen:counter[5]       ; uart:inst3|\rx_clk_gen:counter[5]               ; clock        ; clock       ; 0.000        ; 0.034      ; 0.469      ;
; 0.362 ; uart:inst3|\rx_clk_gen:counter[3]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.668      ;
; 0.364 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.670      ;
; 0.365 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[11]              ; clock        ; clock       ; 0.000        ; 0.224      ; 0.671      ;
; 0.366 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.224      ; 0.672      ;
; 0.367 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[12]              ; clock        ; clock       ; 0.000        ; 0.224      ; 0.673      ;
; 0.367 ; uart:inst3|\rx_clk_gen:counter[5]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.673      ;
; 0.375 ; uart:inst3|rx_data[1]                   ; Interface_Control:inst|operation[1]             ; clock        ; clock       ; 0.000        ; 0.034      ; 0.491      ;
; 0.377 ; uart:inst3|rx_data[1]                   ; Interface_Control:inst|rx_dataB[1]~_Duplicate_1 ; clock        ; clock       ; 0.000        ; 0.211      ; 0.670      ;
; 0.378 ; uart:inst3|\rx_clk_gen:counter[4]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.684      ;
; 0.382 ; uart:inst3|rx_fsm.data                  ; uart:inst3|rx_data_cnt[2]                       ; clock        ; clock       ; 0.000        ; -0.136     ; 0.328      ;
; 0.387 ; uart:inst3|rx_fsm.data                  ; uart:inst3|rx_data_cnt[1]                       ; clock        ; clock       ; 0.000        ; -0.136     ; 0.333      ;
; 0.387 ; uart:inst3|rx_data_cnt[0]               ; uart:inst3|rx_fsm.idle                          ; clock        ; clock       ; 0.000        ; 0.211      ; 0.680      ;
; 0.389 ; uart:inst3|rx_data_cnt[0]               ; uart:inst3|rx_fsm.data                          ; clock        ; clock       ; 0.000        ; 0.211      ; 0.682      ;
; 0.418 ; uart:inst3|\rx_clk_gen:counter[9]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.042      ; 0.542      ;
; 0.418 ; uart:inst3|\rx_clk_gen:counter[11]      ; uart:inst3|\rx_clk_gen:counter[12]              ; clock        ; clock       ; 0.000        ; 0.042      ; 0.542      ;
; 0.420 ; uart:inst3|\rx_clk_gen:counter[3]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.726      ;
; 0.422 ; uart:inst3|\rx_clk_gen:counter[3]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.224      ; 0.728      ;
; 0.422 ; uart:inst3|\rx_debounceer:deb_buf[2]    ; uart:inst3|rx_data_deb                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.545      ;
; 0.422 ; uart:inst3|\rx_clk_gen:counter[1]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.728      ;
; 0.424 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[11]              ; clock        ; clock       ; 0.000        ; 0.224      ; 0.730      ;
; 0.425 ; uart:inst3|\rx_clk_gen:counter[5]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.731      ;
; 0.426 ; uart:inst3|\rx_clk_gen:counter[7]       ; uart:inst3|\rx_clk_gen:counter[12]              ; clock        ; clock       ; 0.000        ; 0.224      ; 0.732      ;
; 0.427 ; uart:inst3|\rx_clk_gen:counter[5]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.224      ; 0.733      ;
; 0.428 ; uart:inst3|\rx_clk_gen:counter[8]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.042      ; 0.552      ;
; 0.428 ; uart:inst3|\rx_clk_gen:counter[10]      ; uart:inst3|\rx_clk_gen:counter[11]              ; clock        ; clock       ; 0.000        ; 0.042      ; 0.552      ;
; 0.430 ; uart:inst3|rx_data[6]                   ; Interface_Control:inst|operation[6]             ; clock        ; clock       ; 0.000        ; 0.034      ; 0.546      ;
; 0.430 ; uart:inst3|\rx_clk_gen:counter[8]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.042      ; 0.554      ;
; 0.430 ; uart:inst3|\rx_clk_gen:counter[10]      ; uart:inst3|\rx_clk_gen:counter[12]              ; clock        ; clock       ; 0.000        ; 0.042      ; 0.554      ;
; 0.432 ; uart:inst3|\rx_clk_gen:counter[3]       ; uart:inst3|\rx_clk_gen:counter[4]               ; clock        ; clock       ; 0.000        ; 0.034      ; 0.548      ;
; 0.434 ; uart:inst3|\rx_clk_gen:counter[0]       ; uart:inst3|\rx_clk_gen:counter[8]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.740      ;
; 0.435 ; uart:inst3|\rx_clk_gen:counter[6]       ; uart:inst3|\rx_clk_gen:counter[7]               ; clock        ; clock       ; 0.000        ; 0.034      ; 0.551      ;
; 0.436 ; uart:inst3|\rx_clk_gen:counter[4]       ; uart:inst3|\rx_clk_gen:counter[9]               ; clock        ; clock       ; 0.000        ; 0.224      ; 0.742      ;
; 0.438 ; uart:inst3|\rx_clk_gen:counter[4]       ; uart:inst3|\rx_clk_gen:counter[10]              ; clock        ; clock       ; 0.000        ; 0.224      ; 0.744      ;
; 0.442 ; uart:inst3|\rx_clk_gen:counter[0]       ; uart:inst3|\rx_clk_gen:counter[1]               ; clock        ; clock       ; 0.000        ; 0.034      ; 0.558      ;
+-------+-----------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clock'                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|counter[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|counter[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|dataA[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|operation[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[0]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[1]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[2]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[3]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[4]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[5]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[6]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataA[7]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[0]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[1]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[2]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[3]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[4]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[5]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[6]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataB[7]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Interface_Control:inst|rx_dataOperation[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_clk_gen:counter[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_debounceer:deb_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_debounceer:deb_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_debounceer:deb_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_debounceer:deb_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|\rx_start_detect:rx_data_old         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_clk_en                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_cnt[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_cnt[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_cnt[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_deb                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_data_tmp[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_fsm.data                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_fsm.idle                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; uart:inst3|rx_rcv_init                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'Interface_Control:inst|rx_dataOperation[1]'                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------+
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[3]       ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[6]       ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[7]       ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[0]|datac       ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[1]|datac       ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[2]       ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[4]       ;
; 0.297 ; 0.297        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[5]       ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[3]|datad       ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[6]|datad       ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[7]|datad       ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[0]       ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[1]       ;
; 0.301 ; 0.301        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[2]|datad       ;
; 0.301 ; 0.301        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[4]|datad       ;
; 0.302 ; 0.302        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[5]|datad       ;
; 0.327 ; 0.327        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1clkctrl|inclk[0] ;
; 0.327 ; 0.327        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1clkctrl|outclk   ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1|datab           ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1|combout         ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~0|dataa           ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst|rx_dataOperation[1]|q      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst|rx_dataOperation[1]|q      ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~0|combout         ;
; 0.592 ; 0.592        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~0|dataa           ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1|combout         ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1|datab           ;
; 0.665 ; 0.665        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1clkctrl|inclk[0] ;
; 0.665 ; 0.665        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|WideOr0~1clkctrl|outclk   ;
; 0.689 ; 0.689        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[5]|datad       ;
; 0.690 ; 0.690        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[2]|datad       ;
; 0.690 ; 0.690        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[4]|datad       ;
; 0.690 ; 0.690        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[0]       ;
; 0.691 ; 0.691        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[3]|datad       ;
; 0.691 ; 0.691        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[7]|datad       ;
; 0.691 ; 0.691        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[1]       ;
; 0.692 ; 0.692        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[6]|datad       ;
; 0.693 ; 0.693        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[5]       ;
; 0.694 ; 0.694        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[0]|datac       ;
; 0.694 ; 0.694        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[2]       ;
; 0.694 ; 0.694        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[4]       ;
; 0.695 ; 0.695        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; inst1|result_alu[1]|datac       ;
; 0.695 ; 0.695        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[3]       ;
; 0.695 ; 0.695        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[7]       ;
; 0.696 ; 0.696        ; 0.000          ; High Pulse Width ; Interface_Control:inst|rx_dataOperation[1] ; Rise       ; ula_k:inst1|result_alu[6]       ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 1.789 ; 2.496 ; Rise       ; clock           ;
; rx        ; clock      ; 1.038 ; 1.627 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.516 ; -1.091 ; Rise       ; clock           ;
; rx        ; clock      ; -0.580 ; -1.162 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                 ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port      ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; result_alu[*]  ; Interface_Control:inst|rx_dataOperation[1] ; 4.534 ; 4.671 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[0] ; Interface_Control:inst|rx_dataOperation[1] ; 4.147 ; 4.234 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[1] ; Interface_Control:inst|rx_dataOperation[1] ; 4.240 ; 4.342 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[2] ; Interface_Control:inst|rx_dataOperation[1] ; 4.214 ; 4.329 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[3] ; Interface_Control:inst|rx_dataOperation[1] ; 4.135 ; 4.222 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[4] ; Interface_Control:inst|rx_dataOperation[1] ; 4.093 ; 4.179 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[5] ; Interface_Control:inst|rx_dataOperation[1] ; 4.173 ; 4.275 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[6] ; Interface_Control:inst|rx_dataOperation[1] ; 4.534 ; 4.671 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[7] ; Interface_Control:inst|rx_dataOperation[1] ; 4.117 ; 4.230 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
; overflow       ; clock                                      ; 4.774 ; 5.054 ; Rise       ; clock                                      ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                         ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port      ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; result_alu[*]  ; Interface_Control:inst|rx_dataOperation[1] ; 3.978 ; 4.062 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[0] ; Interface_Control:inst|rx_dataOperation[1] ; 4.027 ; 4.110 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[1] ; Interface_Control:inst|rx_dataOperation[1] ; 4.117 ; 4.215 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[2] ; Interface_Control:inst|rx_dataOperation[1] ; 4.093 ; 4.203 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[3] ; Interface_Control:inst|rx_dataOperation[1] ; 4.018 ; 4.102 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[4] ; Interface_Control:inst|rx_dataOperation[1] ; 3.978 ; 4.062 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[5] ; Interface_Control:inst|rx_dataOperation[1] ; 4.053 ; 4.151 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[6] ; Interface_Control:inst|rx_dataOperation[1] ; 4.399 ; 4.530 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[7] ; Interface_Control:inst|rx_dataOperation[1] ; 4.001 ; 4.110 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
; overflow       ; clock                                      ; 3.905 ; 4.090 ; Rise       ; clock                                      ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+---------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                       ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                            ; -13.343  ; -2.163  ; N/A      ; N/A     ; -3.000              ;
;  Interface_Control:inst|rx_dataOperation[1] ; -13.343  ; -2.163  ; N/A      ; N/A     ; 0.295               ;
;  clock                                      ; -2.142   ; 0.173   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                             ; -208.821 ; -12.257 ; 0.0      ; 0.0     ; -148.268            ;
;  Interface_Control:inst|rx_dataOperation[1] ; -68.196  ; -12.257 ; N/A      ; N/A     ; 0.000               ;
;  clock                                      ; -140.625 ; 0.000   ; N/A      ; N/A     ; -148.268            ;
+---------------------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 4.006 ; 4.446 ; Rise       ; clock           ;
; rx        ; clock      ; 2.232 ; 2.627 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.516 ; -1.091 ; Rise       ; clock           ;
; rx        ; clock      ; -0.580 ; -1.141 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                   ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port      ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; result_alu[*]  ; Interface_Control:inst|rx_dataOperation[1] ; 9.490  ; 9.466  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[0] ; Interface_Control:inst|rx_dataOperation[1] ; 8.842  ; 8.768  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[1] ; Interface_Control:inst|rx_dataOperation[1] ; 8.940  ; 8.888  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[2] ; Interface_Control:inst|rx_dataOperation[1] ; 8.858  ; 8.796  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[3] ; Interface_Control:inst|rx_dataOperation[1] ; 8.742  ; 8.665  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[4] ; Interface_Control:inst|rx_dataOperation[1] ; 8.692  ; 8.582  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[5] ; Interface_Control:inst|rx_dataOperation[1] ; 8.774  ; 8.729  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[6] ; Interface_Control:inst|rx_dataOperation[1] ; 9.490  ; 9.466  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[7] ; Interface_Control:inst|rx_dataOperation[1] ; 8.692  ; 8.666  ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
; overflow       ; clock                                      ; 10.041 ; 10.051 ; Rise       ; clock                                      ;
+----------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                         ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port      ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; result_alu[*]  ; Interface_Control:inst|rx_dataOperation[1] ; 3.978 ; 4.062 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[0] ; Interface_Control:inst|rx_dataOperation[1] ; 4.027 ; 4.110 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[1] ; Interface_Control:inst|rx_dataOperation[1] ; 4.117 ; 4.215 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[2] ; Interface_Control:inst|rx_dataOperation[1] ; 4.093 ; 4.203 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[3] ; Interface_Control:inst|rx_dataOperation[1] ; 4.018 ; 4.102 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[4] ; Interface_Control:inst|rx_dataOperation[1] ; 3.978 ; 4.062 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[5] ; Interface_Control:inst|rx_dataOperation[1] ; 4.053 ; 4.151 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[6] ; Interface_Control:inst|rx_dataOperation[1] ; 4.399 ; 4.530 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
;  result_alu[7] ; Interface_Control:inst|rx_dataOperation[1] ; 4.001 ; 4.110 ; Rise       ; Interface_Control:inst|rx_dataOperation[1] ;
; overflow       ; clock                                      ; 3.905 ; 4.090 ; Rise       ; clock                                      ;
+----------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; overflow      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result_alu[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result_alu[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result_alu[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result_alu[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result_alu[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result_alu[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result_alu[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result_alu[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; result_alu[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; result_alu[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; result_alu[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; result_alu[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; result_alu[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.72e-07 V                   ; 2.34 V              ; -0.00862 V          ; 0.126 V                              ; 0.038 V                              ; 6.76e-10 s                  ; 6.44e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.72e-07 V                  ; 2.34 V             ; -0.00862 V         ; 0.126 V                             ; 0.038 V                             ; 6.76e-10 s                 ; 6.44e-10 s                 ; Yes                       ; Yes                       ;
; result_alu[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; result_alu[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; result_alu[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00966 V          ; 0.13 V                               ; 0.035 V                              ; 4.72e-10 s                  ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00966 V         ; 0.13 V                              ; 0.035 V                             ; 4.72e-10 s                 ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.17e-07 V                   ; 2.35 V              ; -0.0095 V           ; 0.088 V                              ; 0.032 V                              ; 4.4e-10 s                   ; 3.76e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.17e-07 V                  ; 2.35 V             ; -0.0095 V          ; 0.088 V                             ; 0.032 V                             ; 4.4e-10 s                  ; 3.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.02e-06 V                   ; 2.34 V              ; -0.00694 V          ; 0.098 V                              ; 0.024 V                              ; 6.43e-10 s                  ; 8.11e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.02e-06 V                  ; 2.34 V             ; -0.00694 V         ; 0.098 V                             ; 0.024 V                             ; 6.43e-10 s                 ; 8.11e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; result_alu[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; result_alu[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; result_alu[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; result_alu[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; result_alu[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.17e-09 V                   ; 2.73 V              ; -0.0566 V           ; 0.287 V                              ; 0.075 V                              ; 2.99e-10 s                  ; 3.28e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.17e-09 V                  ; 2.73 V             ; -0.0566 V          ; 0.287 V                             ; 0.075 V                             ; 2.99e-10 s                 ; 3.28e-10 s                 ; No                        ; Yes                       ;
; result_alu[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; result_alu[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; result_alu[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.29e-09 V                   ; 2.75 V              ; -0.0546 V           ; 0.165 V                              ; 0.083 V                              ; 2.62e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.29e-09 V                  ; 2.75 V             ; -0.0546 V          ; 0.165 V                             ; 0.083 V                             ; 2.62e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.95e-09 V                   ; 2.79 V              ; -0.0518 V           ; 0.184 V                              ; 0.063 V                              ; 2.64e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.95e-09 V                  ; 2.79 V             ; -0.0518 V          ; 0.184 V                             ; 0.063 V                             ; 2.64e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.87e-09 V                   ; 2.73 V              ; -0.0184 V           ; 0.231 V                              ; 0.028 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.87e-09 V                  ; 2.73 V             ; -0.0184 V          ; 0.231 V                             ; 0.028 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                     ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; clock                                      ; clock                                      ; 651      ; 0        ; 0        ; 0        ;
; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 1086076  ; 0        ; 0        ; 0        ;
; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 16       ; 16       ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                      ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; clock                                      ; clock                                      ; 651      ; 0        ; 0        ; 0        ;
; clock                                      ; Interface_Control:inst|rx_dataOperation[1] ; 1086076  ; 0        ; 0        ; 0        ;
; Interface_Control:inst|rx_dataOperation[1] ; Interface_Control:inst|rx_dataOperation[1] ; 16       ; 16       ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 45    ; 45   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Sep 25 15:28:13 2014
Info: Command: quartus_sta warmup -c warmup
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'warmup.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name Interface_Control:inst|rx_dataOperation[1] Interface_Control:inst|rx_dataOperation[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.343             -68.196 Interface_Control:inst|rx_dataOperation[1] 
    Info (332119):    -2.142            -140.625 clock 
Info (332146): Worst-case hold slack is -2.163
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.163             -12.257 Interface_Control:inst|rx_dataOperation[1] 
    Info (332119):     0.402               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -148.268 clock 
    Info (332119):     0.438               0.000 Interface_Control:inst|rx_dataOperation[1] 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.337             -59.815 Interface_Control:inst|rx_dataOperation[1] 
    Info (332119):    -1.821            -114.397 clock 
Info (332146): Worst-case hold slack is -2.010
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.010             -11.473 Interface_Control:inst|rx_dataOperation[1] 
    Info (332119):     0.330               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -148.268 clock 
    Info (332119):     0.304               0.000 Interface_Control:inst|rx_dataOperation[1] 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.538
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.538             -28.367 Interface_Control:inst|rx_dataOperation[1] 
    Info (332119):    -0.451             -18.098 clock 
Info (332146): Worst-case hold slack is -1.078
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.078              -6.313 Interface_Control:inst|rx_dataOperation[1] 
    Info (332119):     0.173               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -108.685 clock 
    Info (332119):     0.295               0.000 Interface_Control:inst|rx_dataOperation[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 623 megabytes
    Info: Processing ended: Thu Sep 25 15:28:16 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


