Fitter report for MIPS
Wed Dec 11 22:46:57 2024
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 11 22:46:57 2024      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; MIPS                                       ;
; Top-level Entity Name              ; MIPS                                       ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C5F256C6                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 731 / 5,136 ( 14 % )                       ;
;     Total combinational functions  ; 585 / 5,136 ( 11 % )                       ;
;     Dedicated logic registers      ; 392 / 5,136 ( 8 % )                        ;
; Total registers                    ; 392                                        ;
; Total pins                         ; 18 / 183 ( 10 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 1 / 46 ( 2 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 22     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; R0_out[0] ; Incomplete set of assignments ;
; R0_out[1] ; Incomplete set of assignments ;
; R0_out[2] ; Incomplete set of assignments ;
; R0_out[3] ; Incomplete set of assignments ;
; R0_out[4] ; Incomplete set of assignments ;
; R0_out[5] ; Incomplete set of assignments ;
; R0_out[6] ; Incomplete set of assignments ;
; R0_out[7] ; Incomplete set of assignments ;
; R1_out[0] ; Incomplete set of assignments ;
; R1_out[1] ; Incomplete set of assignments ;
; R1_out[2] ; Incomplete set of assignments ;
; R1_out[3] ; Incomplete set of assignments ;
; R1_out[4] ; Incomplete set of assignments ;
; R1_out[5] ; Incomplete set of assignments ;
; R1_out[6] ; Incomplete set of assignments ;
; R1_out[7] ; Incomplete set of assignments ;
; clock     ; Incomplete set of assignments ;
; reset     ; Incomplete set of assignments ;
+-----------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1028 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1028 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1018    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ricks/OneDrive/Desktop/Unipampa/4-Semestre/PDII/VHDL-Datapath-micro_processador-MIPS-alike/Datapath/Circuito-MIPS/output_files/MIPS.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 731 / 5,136 ( 14 % ) ;
;     -- Combinational with no register       ; 339                  ;
;     -- Register only                        ; 146                  ;
;     -- Combinational with a register        ; 246                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 448                  ;
;     -- 3 input functions                    ; 105                  ;
;     -- <=2 input functions                  ; 32                   ;
;     -- Register only                        ; 146                  ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 538                  ;
;     -- arithmetic mode                      ; 47                   ;
;                                             ;                      ;
; Total registers*                            ; 392 / 6,000 ( 7 % )  ;
;     -- Dedicated logic registers            ; 392 / 5,136 ( 8 % )  ;
;     -- I/O registers                        ; 0 / 864 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 51 / 321 ( 16 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 18 / 183 ( 10 % )    ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 2                    ;
; M9Ks                                        ; 0 / 46 ( 0 % )       ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 1 / 46 ( 2 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 2 / 10 ( 20 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%         ;
; Peak interconnect usage (total/H/V)         ; 9% / 8% / 11%        ;
; Maximum fan-out                             ; 392                  ;
; Highest non-global fan-out                  ; 167                  ;
; Total fan-out                               ; 3673                 ;
; Average fan-out                             ; 3.13                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 731 / 5136 ( 14 % ) ; 0 / 5136 ( 0 % )               ;
;     -- Combinational with no register       ; 339                 ; 0                              ;
;     -- Register only                        ; 146                 ; 0                              ;
;     -- Combinational with a register        ; 246                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 448                 ; 0                              ;
;     -- 3 input functions                    ; 105                 ; 0                              ;
;     -- <=2 input functions                  ; 32                  ; 0                              ;
;     -- Register only                        ; 146                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 538                 ; 0                              ;
;     -- arithmetic mode                      ; 47                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 392                 ; 0                              ;
;     -- Dedicated logic registers            ; 392 / 5136 ( 8 % )  ; 0 / 5136 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 51 / 321 ( 16 % )   ; 0 / 321 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 18                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 46 ( 2 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3685                ; 5                              ;
;     -- Registered Connections               ; 577                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 0                              ;
;     -- Output Ports                         ; 16                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clock ; E2    ; 1        ; 0            ; 11           ; 0            ; 392                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; reset ; E1    ; 1        ; 0            ; 11           ; 7            ; 138                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; R0_out[0] ; B12   ; 7        ; 25           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[1] ; G15   ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[2] ; A15   ; 7        ; 21           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[3] ; H15   ; 6        ; 34           ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[4] ; H16   ; 6        ; 34           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[5] ; F13   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[6] ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R0_out[7] ; J13   ; 5        ; 34           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[0] ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[1] ; B16   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[2] ; G16   ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[3] ; A11   ; 7        ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[4] ; J15   ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[5] ; F15   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[6] ; F11   ; 7        ; 23           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; R1_out[7] ; J12   ; 5        ; 34           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; R1_out[4]               ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; R1_out[2]               ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; R0_out[1]               ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; R1_out[5]               ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 18 ( 33 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 3 / 25 ( 12 % ) ; 2.5V          ; --           ;
; 6        ; 8 / 16 ( 50 % ) ; 2.5V          ; --           ;
; 7        ; 6 / 26 ( 23 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; R0_out[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 161        ; 7        ; R1_out[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; R0_out[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; R1_out[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; R0_out[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; R1_out[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 23         ; 1        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; R1_out[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; R0_out[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; R1_out[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; R0_out[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 136        ; 6        ; R1_out[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 135        ; 6        ; R0_out[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H16      ; 134        ; 6        ; R0_out[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; R1_out[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 124        ; 5        ; R0_out[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; R1_out[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                         ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                          ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------+--------------+
; |MIPS                           ; 731 (699)   ; 392 (392)                 ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 18   ; 0            ; 339 (307)    ; 146 (146)         ; 246 (246)        ; |MIPS                                        ;              ;
;    |lpm_mult:Mult0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|lpm_mult:Mult0                         ;              ;
;       |mult_19t:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MIPS|lpm_mult:Mult0|mult_19t:auto_generated ;              ;
;    |lpm_mult:Mult1|             ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |MIPS|lpm_mult:Mult1                         ;              ;
;       |mult_p8t:auto_generated| ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |MIPS|lpm_mult:Mult1|mult_p8t:auto_generated ;              ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; R0_out[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R0_out[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R1_out[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clock     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clock               ;                   ;         ;
; reset               ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                             ;
+----------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clock          ; PIN_E2             ; 392     ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; mem_d~2253     ; LCCOMB_X18_Y13_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2254     ; LCCOMB_X19_Y13_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2255     ; LCCOMB_X19_Y13_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2256     ; LCCOMB_X18_Y13_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2257     ; LCCOMB_X19_Y15_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2258     ; LCCOMB_X18_Y13_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2259     ; LCCOMB_X24_Y14_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2260     ; LCCOMB_X18_Y13_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2261     ; LCCOMB_X24_Y14_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2262     ; LCCOMB_X25_Y14_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2263     ; LCCOMB_X24_Y14_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2264     ; LCCOMB_X24_Y14_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2265     ; LCCOMB_X24_Y13_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2266     ; LCCOMB_X24_Y14_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2267     ; LCCOMB_X24_Y13_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2268     ; LCCOMB_X21_Y14_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2270     ; LCCOMB_X18_Y16_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2271     ; LCCOMB_X17_Y16_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2272     ; LCCOMB_X18_Y16_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2273     ; LCCOMB_X17_Y16_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2274     ; LCCOMB_X19_Y15_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2275     ; LCCOMB_X17_Y16_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2276     ; LCCOMB_X19_Y15_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2277     ; LCCOMB_X17_Y16_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2278     ; LCCOMB_X24_Y14_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2279     ; LCCOMB_X25_Y16_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2280     ; LCCOMB_X24_Y14_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2281     ; LCCOMB_X25_Y16_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2282     ; LCCOMB_X25_Y16_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2283     ; LCCOMB_X25_Y16_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2284     ; LCCOMB_X25_Y16_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; mem_d~2285     ; LCCOMB_X25_Y16_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[0][5]~6   ; LCCOMB_X19_Y18_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[10][5]~9  ; LCCOMB_X18_Y17_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[11][1]~11 ; LCCOMB_X18_Y17_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[12][3]~2  ; LCCOMB_X22_Y17_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[13][2]~1  ; LCCOMB_X19_Y14_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[14][6]~0  ; LCCOMB_X19_Y14_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[15][6]~3  ; LCCOMB_X19_Y14_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[1][1]~4   ; LCCOMB_X19_Y14_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[2][3]~5   ; LCCOMB_X19_Y14_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[3][4]~7   ; LCCOMB_X18_Y17_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[4][2]~14  ; LCCOMB_X19_Y15_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[5][4]~13  ; LCCOMB_X19_Y13_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[6][6]~12  ; LCCOMB_X19_Y17_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[7][2]~15  ; LCCOMB_X19_Y18_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[8][2]~10  ; LCCOMB_X18_Y17_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; regs[9][2]~8   ; LCCOMB_X18_Y17_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset          ; PIN_E1             ; 136     ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+----------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock ; PIN_E2   ; 392     ; 186                                  ; Global Clock         ; GCLK4            ; --                        ;
; reset ; PIN_E1   ; 136     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                      ;
+------------------------------------------------------------+---------+
; Name                                                       ; Fan-Out ;
+------------------------------------------------------------+---------+
; Mux13~1                                                    ; 167     ;
; Mux12~1                                                    ; 153     ;
; Mux11~1                                                    ; 108     ;
; Mux167~0                                                   ; 72      ;
; Mux28~1                                                    ; 64      ;
; Mux29~1                                                    ; 64      ;
; Mux2~1                                                     ; 60      ;
; Mux0~1                                                     ; 41      ;
; Mux1~2                                                     ; 36      ;
; Mux30~9                                                    ; 32      ;
; Mux31~9                                                    ; 32      ;
; Mux32~9                                                    ; 32      ;
; Mux33~9                                                    ; 32      ;
; Mux34~9                                                    ; 32      ;
; Mux35~9                                                    ; 32      ;
; Mux36~9                                                    ; 32      ;
; Mux37~9                                                    ; 32      ;
; Mux168~1                                                   ; 30      ;
; Mux169~1                                                   ; 24      ;
; Mux167~1                                                   ; 19      ;
; Mux2~0                                                     ; 19      ;
; Mux0~0                                                     ; 18      ;
; Mux39~10                                                   ; 16      ;
; Mux40~4                                                    ; 16      ;
; Mux41~5                                                    ; 16      ;
; Mux42~4                                                    ; 16      ;
; Mux43~4                                                    ; 16      ;
; Mux44~4                                                    ; 16      ;
; Mux45~4                                                    ; 16      ;
; Mux46~4                                                    ; 16      ;
; Mux1~0                                                     ; 16      ;
; PC[3]                                                      ; 12      ;
; PC[2]                                                      ; 12      ;
; PC[1]                                                      ; 12      ;
; Mux12~0                                                    ; 11      ;
; PC[0]                                                      ; 11      ;
; Mux5~6                                                     ; 10      ;
; Mux6~6                                                     ; 10      ;
; Mux7~6                                                     ; 10      ;
; Mux8~6                                                     ; 10      ;
; Mux9~6                                                     ; 10      ;
; Mux10~6                                                    ; 10      ;
; mem_d~2288                                                 ; 9       ;
; Mux4~6                                                     ; 9       ;
; Mux3~6                                                     ; 8       ;
; regs[7][2]~15                                              ; 8       ;
; regs[4][2]~14                                              ; 8       ;
; regs[5][4]~13                                              ; 8       ;
; regs[6][6]~12                                              ; 8       ;
; regs[11][1]~11                                             ; 8       ;
; regs[8][2]~10                                              ; 8       ;
; regs[10][5]~9                                              ; 8       ;
; regs[9][2]~8                                               ; 8       ;
; mem_d~2285                                                 ; 8       ;
; mem_d~2284                                                 ; 8       ;
; mem_d~2283                                                 ; 8       ;
; mem_d~2282                                                 ; 8       ;
; mem_d~2281                                                 ; 8       ;
; mem_d~2280                                                 ; 8       ;
; mem_d~2279                                                 ; 8       ;
; mem_d~2278                                                 ; 8       ;
; mem_d~2277                                                 ; 8       ;
; mem_d~2276                                                 ; 8       ;
; mem_d~2275                                                 ; 8       ;
; mem_d~2274                                                 ; 8       ;
; mem_d~2273                                                 ; 8       ;
; mem_d~2272                                                 ; 8       ;
; mem_d~2271                                                 ; 8       ;
; mem_d~2270                                                 ; 8       ;
; mem_d~2268                                                 ; 8       ;
; mem_d~2267                                                 ; 8       ;
; mem_d~2266                                                 ; 8       ;
; mem_d~2265                                                 ; 8       ;
; mem_d~2264                                                 ; 8       ;
; mem_d~2263                                                 ; 8       ;
; mem_d~2262                                                 ; 8       ;
; mem_d~2261                                                 ; 8       ;
; mem_d~2260                                                 ; 8       ;
; mem_d~2259                                                 ; 8       ;
; mem_d~2258                                                 ; 8       ;
; mem_d~2257                                                 ; 8       ;
; mem_d~2256                                                 ; 8       ;
; mem_d~2255                                                 ; 8       ;
; mem_d~2254                                                 ; 8       ;
; mem_d~2253                                                 ; 8       ;
; regs[3][4]~7                                               ; 8       ;
; regs[0][5]~6                                               ; 8       ;
; regs[2][3]~5                                               ; 8       ;
; regs[1][1]~4                                               ; 8       ;
; regs[15][6]~3                                              ; 8       ;
; regs[12][3]~2                                              ; 8       ;
; regs[13][2]~1                                              ; 8       ;
; regs[14][6]~0                                              ; 8       ;
; PC[7]~8                                                    ; 7       ;
; mem_d~2297                                                 ; 6       ;
; mem_d~2296                                                 ; 6       ;
; mem_d~2295                                                 ; 6       ;
; mem_d~2294                                                 ; 6       ;
; mem_d~2269                                                 ; 6       ;
; mem_d~2252                                                 ; 6       ;
; Mux14~4                                                    ; 5       ;
; Mux15~4                                                    ; 5       ;
; Mux16~4                                                    ; 5       ;
; Mux17~4                                                    ; 5       ;
; Mux18~4                                                    ; 5       ;
; Mux19~4                                                    ; 5       ;
; Mux20~4                                                    ; 5       ;
; Mux21~4                                                    ; 5       ;
; PC[7]                                                      ; 5       ;
; PC[4]                                                      ; 5       ;
; Mux169~0                                                   ; 4       ;
; PC[5]                                                      ; 4       ;
; PC[6]                                                      ; 4       ;
; desvio~0                                                   ; 3       ;
; Equal0~4                                                   ; 3       ;
; regs[3][7]                                                 ; 3       ;
; regs[0][7]                                                 ; 3       ;
; regs[2][7]                                                 ; 3       ;
; regs[1][7]                                                 ; 3       ;
; regs[15][7]                                                ; 3       ;
; regs[12][7]                                                ; 3       ;
; regs[13][7]                                                ; 3       ;
; regs[14][7]                                                ; 3       ;
; regs[3][6]                                                 ; 3       ;
; regs[0][6]                                                 ; 3       ;
; regs[2][6]                                                 ; 3       ;
; regs[1][6]                                                 ; 3       ;
; regs[15][6]                                                ; 3       ;
; regs[12][6]                                                ; 3       ;
; regs[13][6]                                                ; 3       ;
; regs[14][6]                                                ; 3       ;
; regs[3][5]                                                 ; 3       ;
; regs[0][5]                                                 ; 3       ;
; regs[2][5]                                                 ; 3       ;
; regs[1][5]                                                 ; 3       ;
; regs[15][5]                                                ; 3       ;
; regs[12][5]                                                ; 3       ;
; regs[13][5]                                                ; 3       ;
; regs[14][5]                                                ; 3       ;
; regs[3][4]                                                 ; 3       ;
; regs[0][4]                                                 ; 3       ;
; regs[2][4]                                                 ; 3       ;
; regs[1][4]                                                 ; 3       ;
; regs[15][4]                                                ; 3       ;
; regs[12][4]                                                ; 3       ;
; regs[13][4]                                                ; 3       ;
; regs[14][4]                                                ; 3       ;
; regs[3][3]                                                 ; 3       ;
; regs[0][3]                                                 ; 3       ;
; regs[2][3]                                                 ; 3       ;
; regs[1][3]                                                 ; 3       ;
; regs[15][3]                                                ; 3       ;
; regs[12][3]                                                ; 3       ;
; regs[13][3]                                                ; 3       ;
; regs[14][3]                                                ; 3       ;
; regs[3][2]                                                 ; 3       ;
; regs[0][2]                                                 ; 3       ;
; regs[2][2]                                                 ; 3       ;
; regs[1][2]                                                 ; 3       ;
; regs[15][2]                                                ; 3       ;
; regs[12][2]                                                ; 3       ;
; regs[13][2]                                                ; 3       ;
; regs[14][2]                                                ; 3       ;
; regs[3][1]                                                 ; 3       ;
; regs[0][1]                                                 ; 3       ;
; regs[2][1]                                                 ; 3       ;
; regs[1][1]                                                 ; 3       ;
; regs[15][1]                                                ; 3       ;
; regs[12][1]                                                ; 3       ;
; regs[13][1]                                                ; 3       ;
; regs[14][1]                                                ; 3       ;
; regs[3][0]                                                 ; 3       ;
; regs[0][0]                                                 ; 3       ;
; regs[2][0]                                                 ; 3       ;
; regs[1][0]                                                 ; 3       ;
; regs[15][0]                                                ; 3       ;
; regs[12][0]                                                ; 3       ;
; regs[13][0]                                                ; 3       ;
; regs[14][0]                                                ; 3       ;
; reset~input                                                ; 2       ;
; mem_d~2251                                                 ; 2       ;
; mem_d~2109                                                 ; 2       ;
; Mux168~0                                                   ; 2       ;
; Mux7~5                                                     ; 2       ;
; Mux7~3                                                     ; 2       ;
; Mux8~5                                                     ; 2       ;
; Mux8~3                                                     ; 2       ;
; Mux9~5                                                     ; 2       ;
; Mux9~3                                                     ; 2       ;
; Mux10~5                                                    ; 2       ;
; Mux10~3                                                    ; 2       ;
; Mux1~1                                                     ; 2       ;
; mem_d~2322                                                 ; 1       ;
; mem_d~2321                                                 ; 1       ;
; mem_d~2320                                                 ; 1       ;
; mem_d~2319                                                 ; 1       ;
; mem_d~2318                                                 ; 1       ;
; mem_d~2317                                                 ; 1       ;
; mem_d~2316                                                 ; 1       ;
; mem_d~2315                                                 ; 1       ;
; mem_d~2314                                                 ; 1       ;
; mem_d~2313                                                 ; 1       ;
; mem_d~2312                                                 ; 1       ;
; mem_d~2311                                                 ; 1       ;
; mem_d~2310                                                 ; 1       ;
; mem_d~2309                                                 ; 1       ;
; mem_d~2308                                                 ; 1       ;
; mem_d~2307                                                 ; 1       ;
; mem_d~2306                                                 ; 1       ;
; mem_d~2305                                                 ; 1       ;
; mem_d~2304                                                 ; 1       ;
; mem_d~2303                                                 ; 1       ;
; mem_d~2302                                                 ; 1       ;
; mem_d~2301                                                 ; 1       ;
; mem_d~2300                                                 ; 1       ;
; mem_d~2299                                                 ; 1       ;
; mem_d~2298                                                 ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le4a[5]             ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le4a[4]             ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le4a[3]             ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le4a[2]             ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le4a[1]             ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le4a[0]             ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le3a[0]             ; 1       ;
; Mux39~11                                                   ; 1       ;
; mem_d~2293                                                 ; 1       ;
; Mux41~6                                                    ; 1       ;
; mem_d~2292                                                 ; 1       ;
; mem_d~2291                                                 ; 1       ;
; mem_d~2290                                                 ; 1       ;
; mem_d~2289                                                 ; 1       ;
; mem_d~2287                                                 ; 1       ;
; PC~17                                                      ; 1       ;
; PC~16                                                      ; 1       ;
; PC~15                                                      ; 1       ;
; PC~14                                                      ; 1       ;
; Add4~20                                                    ; 1       ;
; mem_d~2286                                                 ; 1       ;
; Decoder0~15                                                ; 1       ;
; Decoder0~14                                                ; 1       ;
; Decoder0~13                                                ; 1       ;
; Decoder0~12                                                ; 1       ;
; Decoder0~11                                                ; 1       ;
; Decoder0~10                                                ; 1       ;
; Decoder0~9                                                 ; 1       ;
; Decoder0~8                                                 ; 1       ;
; Mux30~8                                                    ; 1       ;
; Mux30~7                                                    ; 1       ;
; Mux30~6                                                    ; 1       ;
; Mux30~5                                                    ; 1       ;
; Mux30~4                                                    ; 1       ;
; Mux30~3                                                    ; 1       ;
; regs[7][7]                                                 ; 1       ;
; Mux30~2                                                    ; 1       ;
; regs[4][7]                                                 ; 1       ;
; regs[5][7]                                                 ; 1       ;
; regs[6][7]                                                 ; 1       ;
; Mux30~1                                                    ; 1       ;
; regs[11][7]                                                ; 1       ;
; Mux30~0                                                    ; 1       ;
; regs[8][7]                                                 ; 1       ;
; regs[10][7]                                                ; 1       ;
; regs[9][7]                                                 ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le5a[3]             ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le3a[7]             ; 1       ;
; Mux31~8                                                    ; 1       ;
; Mux31~7                                                    ; 1       ;
; Mux31~6                                                    ; 1       ;
; Mux31~5                                                    ; 1       ;
; Mux31~4                                                    ; 1       ;
; Mux31~3                                                    ; 1       ;
; regs[7][6]                                                 ; 1       ;
; Mux31~2                                                    ; 1       ;
; regs[4][6]                                                 ; 1       ;
; regs[5][6]                                                 ; 1       ;
; regs[6][6]                                                 ; 1       ;
; Mux31~1                                                    ; 1       ;
; regs[11][6]                                                ; 1       ;
; Mux31~0                                                    ; 1       ;
; regs[8][6]                                                 ; 1       ;
; regs[10][6]                                                ; 1       ;
; regs[9][6]                                                 ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le5a[2]             ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le3a[6]             ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le5a[1]             ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le3a[5]             ; 1       ;
; Mux32~8                                                    ; 1       ;
; Mux32~7                                                    ; 1       ;
; Mux32~6                                                    ; 1       ;
; Mux32~5                                                    ; 1       ;
; Mux32~4                                                    ; 1       ;
; Mux32~3                                                    ; 1       ;
; regs[7][5]                                                 ; 1       ;
; Mux32~2                                                    ; 1       ;
; regs[4][5]                                                 ; 1       ;
; regs[5][5]                                                 ; 1       ;
; regs[6][5]                                                 ; 1       ;
; Mux32~1                                                    ; 1       ;
; regs[11][5]                                                ; 1       ;
; Mux32~0                                                    ; 1       ;
; regs[8][5]                                                 ; 1       ;
; regs[10][5]                                                ; 1       ;
; regs[9][5]                                                 ; 1       ;
; Mux33~8                                                    ; 1       ;
; Mux33~7                                                    ; 1       ;
; Mux33~6                                                    ; 1       ;
; Mux33~5                                                    ; 1       ;
; Mux33~4                                                    ; 1       ;
; Mux33~3                                                    ; 1       ;
; regs[7][4]                                                 ; 1       ;
; Mux33~2                                                    ; 1       ;
; regs[4][4]                                                 ; 1       ;
; regs[5][4]                                                 ; 1       ;
; regs[6][4]                                                 ; 1       ;
; Mux33~1                                                    ; 1       ;
; regs[11][4]                                                ; 1       ;
; Mux33~0                                                    ; 1       ;
; regs[8][4]                                                 ; 1       ;
; regs[10][4]                                                ; 1       ;
; regs[9][4]                                                 ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le5a[0]             ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le3a[4]             ; 1       ;
; Mux34~8                                                    ; 1       ;
; Mux34~7                                                    ; 1       ;
; Mux34~6                                                    ; 1       ;
; Mux34~5                                                    ; 1       ;
; Mux34~4                                                    ; 1       ;
; Mux34~3                                                    ; 1       ;
; regs[7][3]                                                 ; 1       ;
; Mux34~2                                                    ; 1       ;
; regs[4][3]                                                 ; 1       ;
; regs[5][3]                                                 ; 1       ;
; regs[6][3]                                                 ; 1       ;
; Mux34~1                                                    ; 1       ;
; regs[11][3]                                                ; 1       ;
; Mux34~0                                                    ; 1       ;
; regs[8][3]                                                 ; 1       ;
; regs[10][3]                                                ; 1       ;
; regs[9][3]                                                 ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le3a[3]             ; 1       ;
; Mux35~8                                                    ; 1       ;
; Mux35~7                                                    ; 1       ;
; Mux35~6                                                    ; 1       ;
; Mux35~5                                                    ; 1       ;
; Mux35~4                                                    ; 1       ;
; Mux35~3                                                    ; 1       ;
; regs[7][2]                                                 ; 1       ;
; Mux35~2                                                    ; 1       ;
; regs[4][2]                                                 ; 1       ;
; regs[5][2]                                                 ; 1       ;
; regs[6][2]                                                 ; 1       ;
; Mux35~1                                                    ; 1       ;
; regs[11][2]                                                ; 1       ;
; Mux35~0                                                    ; 1       ;
; regs[8][2]                                                 ; 1       ;
; regs[10][2]                                                ; 1       ;
; regs[9][2]                                                 ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le3a[2]             ; 1       ;
; Mux36~8                                                    ; 1       ;
; Mux36~7                                                    ; 1       ;
; Mux36~6                                                    ; 1       ;
; Mux36~5                                                    ; 1       ;
; Mux36~4                                                    ; 1       ;
; Mux36~3                                                    ; 1       ;
; regs[7][1]                                                 ; 1       ;
; Mux36~2                                                    ; 1       ;
; regs[4][1]                                                 ; 1       ;
; regs[5][1]                                                 ; 1       ;
; regs[6][1]                                                 ; 1       ;
; Mux36~1                                                    ; 1       ;
; regs[11][1]                                                ; 1       ;
; Mux36~0                                                    ; 1       ;
; regs[8][1]                                                 ; 1       ;
; regs[10][1]                                                ; 1       ;
; regs[9][1]                                                 ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|le3a[1]             ; 1       ;
; Mux37~8                                                    ; 1       ;
; Mux37~7                                                    ; 1       ;
; Mux37~6                                                    ; 1       ;
; Mux37~5                                                    ; 1       ;
; Mux37~4                                                    ; 1       ;
; Mux37~3                                                    ; 1       ;
; regs[7][0]                                                 ; 1       ;
; Mux37~2                                                    ; 1       ;
; regs[4][0]                                                 ; 1       ;
; regs[5][0]                                                 ; 1       ;
; regs[6][0]                                                 ; 1       ;
; Mux37~1                                                    ; 1       ;
; regs[11][0]                                                ; 1       ;
; Mux37~0                                                    ; 1       ;
; regs[8][0]                                                 ; 1       ;
; regs[10][0]                                                ; 1       ;
; regs[9][0]                                                 ; 1       ;
; Mux39~9                                                    ; 1       ;
; Mux39~8                                                    ; 1       ;
; Mux39~7                                                    ; 1       ;
; Mux39~6                                                    ; 1       ;
; mem_d~2250                                                 ; 1       ;
; mem_d~176                                                  ; 1       ;
; mem_d~2249                                                 ; 1       ;
; mem_d~152                                                  ; 1       ;
; mem_d~160                                                  ; 1       ;
; mem_d~168                                                  ; 1       ;
; mem_d~2248                                                 ; 1       ;
; mem_d~272                                                  ; 1       ;
; mem_d~2247                                                 ; 1       ;
; mem_d~248                                                  ; 1       ;
; mem_d~264                                                  ; 1       ;
; mem_d~256                                                  ; 1       ;
; mem_d~2246                                                 ; 1       ;
; mem_d~2245                                                 ; 1       ;
; mem_d~2244                                                 ; 1       ;
; mem_d~48                                                   ; 1       ;
; mem_d~2243                                                 ; 1       ;
; mem_d~24                                                   ; 1       ;
; mem_d~32                                                   ; 1       ;
; mem_d~40                                                   ; 1       ;
; mem_d~2242                                                 ; 1       ;
; mem_d~144                                                  ; 1       ;
; mem_d~2241                                                 ; 1       ;
; mem_d~120                                                  ; 1       ;
; mem_d~136                                                  ; 1       ;
; mem_d~128                                                  ; 1       ;
; Mux39~5                                                    ; 1       ;
; Mux39~4                                                    ; 1       ;
; mem_d~2240                                                 ; 1       ;
; mem_d~1808                                                 ; 1       ;
; mem_d~2239                                                 ; 1       ;
; mem_d~1784                                                 ; 1       ;
; mem_d~1800                                                 ; 1       ;
; mem_d~1792                                                 ; 1       ;
; mem_d~2238                                                 ; 1       ;
; mem_d~1680                                                 ; 1       ;
; mem_d~2237                                                 ; 1       ;
; mem_d~1656                                                 ; 1       ;
; mem_d~1672                                                 ; 1       ;
; mem_d~1664                                                 ; 1       ;
; mem_d~2236                                                 ; 1       ;
; mem_d~1712                                                 ; 1       ;
; mem_d~2235                                                 ; 1       ;
; mem_d~1688                                                 ; 1       ;
; mem_d~1696                                                 ; 1       ;
; mem_d~1704                                                 ; 1       ;
; mem_d~2234                                                 ; 1       ;
; mem_d~1584                                                 ; 1       ;
; mem_d~2233                                                 ; 1       ;
; mem_d~1560                                                 ; 1       ;
; mem_d~1568                                                 ; 1       ;
; mem_d~1576                                                 ; 1       ;
; Mux39~3                                                    ; 1       ;
; Mux39~2                                                    ; 1       ;
; Mux40~3                                                    ; 1       ;
; Mux40~2                                                    ; 1       ;
; mem_d~2232                                                 ; 1       ;
; mem_d~2231                                                 ; 1       ;
; mem_d~2230                                                 ; 1       ;
; mem_d~47                                                   ; 1       ;
; mem_d~2229                                                 ; 1       ;
; mem_d~23                                                   ; 1       ;
; mem_d~31                                                   ; 1       ;
; mem_d~39                                                   ; 1       ;
; mem_d~2228                                                 ; 1       ;
; mem_d~143                                                  ; 1       ;
; mem_d~2227                                                 ; 1       ;
; mem_d~119                                                  ; 1       ;
; mem_d~135                                                  ; 1       ;
; mem_d~127                                                  ; 1       ;
; mem_d~2226                                                 ; 1       ;
; mem_d~271                                                  ; 1       ;
; mem_d~2225                                                 ; 1       ;
; mem_d~247                                                  ; 1       ;
; mem_d~263                                                  ; 1       ;
; mem_d~255                                                  ; 1       ;
; mem_d~2224                                                 ; 1       ;
; mem_d~175                                                  ; 1       ;
; mem_d~2223                                                 ; 1       ;
; mem_d~151                                                  ; 1       ;
; mem_d~159                                                  ; 1       ;
; mem_d~167                                                  ; 1       ;
; mem_d~2222                                                 ; 1       ;
; mem_d~2221                                                 ; 1       ;
; mem_d~2220                                                 ; 1       ;
; mem_d~1711                                                 ; 1       ;
; mem_d~2219                                                 ; 1       ;
; mem_d~1687                                                 ; 1       ;
; mem_d~1695                                                 ; 1       ;
; mem_d~1703                                                 ; 1       ;
; mem_d~2218                                                 ; 1       ;
; mem_d~1807                                                 ; 1       ;
; mem_d~2217                                                 ; 1       ;
; mem_d~1783                                                 ; 1       ;
; mem_d~1799                                                 ; 1       ;
; mem_d~1791                                                 ; 1       ;
; mem_d~2216                                                 ; 1       ;
; mem_d~2215                                                 ; 1       ;
; mem_d~1583                                                 ; 1       ;
; mem_d~2214                                                 ; 1       ;
; mem_d~1559                                                 ; 1       ;
; mem_d~1567                                                 ; 1       ;
; mem_d~1575                                                 ; 1       ;
; mem_d~2213                                                 ; 1       ;
; mem_d~1679                                                 ; 1       ;
; mem_d~2212                                                 ; 1       ;
; mem_d~1655                                                 ; 1       ;
; mem_d~1671                                                 ; 1       ;
; mem_d~1663                                                 ; 1       ;
; Mux40~1                                                    ; 1       ;
; Mux40~0                                                    ; 1       ;
; Mux41~4                                                    ; 1       ;
; Mux41~3                                                    ; 1       ;
; Mux41~2                                                    ; 1       ;
; mem_d~2211                                                 ; 1       ;
; mem_d~2210                                                 ; 1       ;
; mem_d~2209                                                 ; 1       ;
; mem_d~46                                                   ; 1       ;
; mem_d~2208                                                 ; 1       ;
; mem_d~22                                                   ; 1       ;
; mem_d~30                                                   ; 1       ;
; mem_d~38                                                   ; 1       ;
; mem_d~2207                                                 ; 1       ;
; mem_d~142                                                  ; 1       ;
; mem_d~2206                                                 ; 1       ;
; mem_d~118                                                  ; 1       ;
; mem_d~134                                                  ; 1       ;
; mem_d~126                                                  ; 1       ;
; mem_d~2205                                                 ; 1       ;
; mem_d~270                                                  ; 1       ;
; mem_d~2204                                                 ; 1       ;
; mem_d~246                                                  ; 1       ;
; mem_d~262                                                  ; 1       ;
; mem_d~254                                                  ; 1       ;
; mem_d~2203                                                 ; 1       ;
; mem_d~174                                                  ; 1       ;
; mem_d~2202                                                 ; 1       ;
; mem_d~150                                                  ; 1       ;
; mem_d~158                                                  ; 1       ;
; mem_d~166                                                  ; 1       ;
; mem_d~2201                                                 ; 1       ;
; mem_d~2200                                                 ; 1       ;
; mem_d~2199                                                 ; 1       ;
; mem_d~1710                                                 ; 1       ;
; mem_d~2198                                                 ; 1       ;
; mem_d~1686                                                 ; 1       ;
; mem_d~1694                                                 ; 1       ;
; mem_d~1702                                                 ; 1       ;
; mem_d~2197                                                 ; 1       ;
; mem_d~1806                                                 ; 1       ;
; mem_d~2196                                                 ; 1       ;
; mem_d~1782                                                 ; 1       ;
; mem_d~1798                                                 ; 1       ;
; mem_d~1790                                                 ; 1       ;
; mem_d~2195                                                 ; 1       ;
; mem_d~2194                                                 ; 1       ;
; mem_d~1582                                                 ; 1       ;
; mem_d~2193                                                 ; 1       ;
; mem_d~1558                                                 ; 1       ;
; mem_d~1566                                                 ; 1       ;
; mem_d~1574                                                 ; 1       ;
; mem_d~2192                                                 ; 1       ;
; mem_d~1678                                                 ; 1       ;
; mem_d~2191                                                 ; 1       ;
; mem_d~1654                                                 ; 1       ;
; mem_d~1670                                                 ; 1       ;
; mem_d~1662                                                 ; 1       ;
; Mux42~3                                                    ; 1       ;
; Mux42~2                                                    ; 1       ;
; mem_d~2190                                                 ; 1       ;
; mem_d~2189                                                 ; 1       ;
; mem_d~2188                                                 ; 1       ;
; mem_d~45                                                   ; 1       ;
; mem_d~2187                                                 ; 1       ;
; mem_d~21                                                   ; 1       ;
; mem_d~29                                                   ; 1       ;
; mem_d~37                                                   ; 1       ;
; mem_d~2186                                                 ; 1       ;
; mem_d~141                                                  ; 1       ;
; mem_d~2185                                                 ; 1       ;
; mem_d~117                                                  ; 1       ;
; mem_d~133                                                  ; 1       ;
; mem_d~125                                                  ; 1       ;
; mem_d~2184                                                 ; 1       ;
; mem_d~269                                                  ; 1       ;
; mem_d~2183                                                 ; 1       ;
; mem_d~245                                                  ; 1       ;
; mem_d~261                                                  ; 1       ;
; mem_d~253                                                  ; 1       ;
; mem_d~2182                                                 ; 1       ;
; mem_d~173                                                  ; 1       ;
; mem_d~2181                                                 ; 1       ;
; mem_d~149                                                  ; 1       ;
; mem_d~157                                                  ; 1       ;
; mem_d~165                                                  ; 1       ;
; mem_d~2180                                                 ; 1       ;
; mem_d~2179                                                 ; 1       ;
; mem_d~2178                                                 ; 1       ;
; mem_d~1709                                                 ; 1       ;
; mem_d~2177                                                 ; 1       ;
; mem_d~1685                                                 ; 1       ;
; mem_d~1693                                                 ; 1       ;
; mem_d~1701                                                 ; 1       ;
; mem_d~2176                                                 ; 1       ;
; mem_d~1805                                                 ; 1       ;
; mem_d~2175                                                 ; 1       ;
; mem_d~1781                                                 ; 1       ;
; mem_d~1797                                                 ; 1       ;
; mem_d~1789                                                 ; 1       ;
; mem_d~2174                                                 ; 1       ;
; mem_d~2173                                                 ; 1       ;
; mem_d~1581                                                 ; 1       ;
; mem_d~2172                                                 ; 1       ;
; mem_d~1557                                                 ; 1       ;
; mem_d~1565                                                 ; 1       ;
; mem_d~1573                                                 ; 1       ;
; mem_d~2171                                                 ; 1       ;
; mem_d~1677                                                 ; 1       ;
; mem_d~2170                                                 ; 1       ;
; mem_d~1653                                                 ; 1       ;
; mem_d~1669                                                 ; 1       ;
; mem_d~1661                                                 ; 1       ;
; Mux42~1                                                    ; 1       ;
; Mux42~0                                                    ; 1       ;
; Mux43~3                                                    ; 1       ;
; Mux43~2                                                    ; 1       ;
; mem_d~2169                                                 ; 1       ;
; mem_d~2168                                                 ; 1       ;
; mem_d~2167                                                 ; 1       ;
; mem_d~44                                                   ; 1       ;
; mem_d~2166                                                 ; 1       ;
; mem_d~20                                                   ; 1       ;
; mem_d~28                                                   ; 1       ;
; mem_d~36                                                   ; 1       ;
; mem_d~2165                                                 ; 1       ;
; mem_d~140                                                  ; 1       ;
; mem_d~2164                                                 ; 1       ;
; mem_d~116                                                  ; 1       ;
; mem_d~132                                                  ; 1       ;
; mem_d~124                                                  ; 1       ;
; mem_d~2163                                                 ; 1       ;
; mem_d~268                                                  ; 1       ;
; mem_d~2162                                                 ; 1       ;
; mem_d~244                                                  ; 1       ;
; mem_d~260                                                  ; 1       ;
; mem_d~252                                                  ; 1       ;
; mem_d~2161                                                 ; 1       ;
; mem_d~172                                                  ; 1       ;
; mem_d~2160                                                 ; 1       ;
; mem_d~148                                                  ; 1       ;
; mem_d~156                                                  ; 1       ;
; mem_d~164                                                  ; 1       ;
; mem_d~2159                                                 ; 1       ;
; mem_d~2158                                                 ; 1       ;
; mem_d~2157                                                 ; 1       ;
; mem_d~1580                                                 ; 1       ;
; mem_d~2156                                                 ; 1       ;
; mem_d~1556                                                 ; 1       ;
; mem_d~1564                                                 ; 1       ;
; mem_d~1572                                                 ; 1       ;
; mem_d~2155                                                 ; 1       ;
; mem_d~1676                                                 ; 1       ;
; mem_d~2154                                                 ; 1       ;
; mem_d~1652                                                 ; 1       ;
; mem_d~1668                                                 ; 1       ;
; mem_d~1660                                                 ; 1       ;
; mem_d~2153                                                 ; 1       ;
; mem_d~1804                                                 ; 1       ;
; mem_d~2152                                                 ; 1       ;
; mem_d~1780                                                 ; 1       ;
; mem_d~1796                                                 ; 1       ;
; mem_d~1788                                                 ; 1       ;
; mem_d~2151                                                 ; 1       ;
; mem_d~1708                                                 ; 1       ;
; mem_d~2150                                                 ; 1       ;
; mem_d~1684                                                 ; 1       ;
; mem_d~1692                                                 ; 1       ;
; mem_d~1700                                                 ; 1       ;
; Mux43~1                                                    ; 1       ;
; Mux43~0                                                    ; 1       ;
; Mux44~3                                                    ; 1       ;
; Mux44~2                                                    ; 1       ;
; mem_d~2149                                                 ; 1       ;
; mem_d~2148                                                 ; 1       ;
; mem_d~2147                                                 ; 1       ;
; mem_d~43                                                   ; 1       ;
; mem_d~2146                                                 ; 1       ;
; mem_d~19                                                   ; 1       ;
; mem_d~27                                                   ; 1       ;
; mem_d~35                                                   ; 1       ;
; mem_d~2145                                                 ; 1       ;
; mem_d~139                                                  ; 1       ;
; mem_d~2144                                                 ; 1       ;
; mem_d~115                                                  ; 1       ;
; mem_d~131                                                  ; 1       ;
; mem_d~123                                                  ; 1       ;
; mem_d~2143                                                 ; 1       ;
; mem_d~267                                                  ; 1       ;
; mem_d~2142                                                 ; 1       ;
; mem_d~243                                                  ; 1       ;
; mem_d~259                                                  ; 1       ;
; mem_d~251                                                  ; 1       ;
; mem_d~2141                                                 ; 1       ;
; mem_d~171                                                  ; 1       ;
; mem_d~2140                                                 ; 1       ;
; mem_d~147                                                  ; 1       ;
; mem_d~155                                                  ; 1       ;
; mem_d~163                                                  ; 1       ;
; mem_d~2139                                                 ; 1       ;
; mem_d~2138                                                 ; 1       ;
; mem_d~2137                                                 ; 1       ;
; mem_d~1579                                                 ; 1       ;
; mem_d~2136                                                 ; 1       ;
; mem_d~1555                                                 ; 1       ;
; mem_d~1563                                                 ; 1       ;
; mem_d~1571                                                 ; 1       ;
; mem_d~2135                                                 ; 1       ;
; mem_d~1675                                                 ; 1       ;
; mem_d~2134                                                 ; 1       ;
; mem_d~1651                                                 ; 1       ;
; mem_d~1667                                                 ; 1       ;
; mem_d~1659                                                 ; 1       ;
; mem_d~2133                                                 ; 1       ;
; mem_d~1803                                                 ; 1       ;
; mem_d~2132                                                 ; 1       ;
; mem_d~1779                                                 ; 1       ;
; mem_d~1795                                                 ; 1       ;
; mem_d~1787                                                 ; 1       ;
; mem_d~2131                                                 ; 1       ;
; mem_d~1707                                                 ; 1       ;
; mem_d~2130                                                 ; 1       ;
; mem_d~1683                                                 ; 1       ;
; mem_d~1691                                                 ; 1       ;
; mem_d~1699                                                 ; 1       ;
; Mux44~1                                                    ; 1       ;
; Mux44~0                                                    ; 1       ;
; Mux45~3                                                    ; 1       ;
; Mux45~2                                                    ; 1       ;
; mem_d~2129                                                 ; 1       ;
; mem_d~2128                                                 ; 1       ;
; mem_d~2127                                                 ; 1       ;
; mem_d~42                                                   ; 1       ;
; mem_d~2126                                                 ; 1       ;
; mem_d~18                                                   ; 1       ;
; mem_d~26                                                   ; 1       ;
; mem_d~34                                                   ; 1       ;
; mem_d~2125                                                 ; 1       ;
; mem_d~138                                                  ; 1       ;
; mem_d~2124                                                 ; 1       ;
; mem_d~114                                                  ; 1       ;
; mem_d~130                                                  ; 1       ;
; mem_d~122                                                  ; 1       ;
; mem_d~2123                                                 ; 1       ;
; mem_d~266                                                  ; 1       ;
; mem_d~2122                                                 ; 1       ;
; mem_d~242                                                  ; 1       ;
; mem_d~258                                                  ; 1       ;
; mem_d~250                                                  ; 1       ;
; mem_d~2121                                                 ; 1       ;
; mem_d~170                                                  ; 1       ;
; mem_d~2120                                                 ; 1       ;
; mem_d~146                                                  ; 1       ;
; mem_d~154                                                  ; 1       ;
; mem_d~162                                                  ; 1       ;
; mem_d~2119                                                 ; 1       ;
; mem_d~2118                                                 ; 1       ;
; mem_d~2117                                                 ; 1       ;
; mem_d~1578                                                 ; 1       ;
; mem_d~2116                                                 ; 1       ;
; mem_d~1554                                                 ; 1       ;
; mem_d~1562                                                 ; 1       ;
; mem_d~1570                                                 ; 1       ;
; mem_d~2115                                                 ; 1       ;
; mem_d~1674                                                 ; 1       ;
; mem_d~2114                                                 ; 1       ;
; mem_d~1650                                                 ; 1       ;
; mem_d~1666                                                 ; 1       ;
; mem_d~1658                                                 ; 1       ;
; mem_d~2113                                                 ; 1       ;
; mem_d~1802                                                 ; 1       ;
; mem_d~2112                                                 ; 1       ;
; mem_d~1778                                                 ; 1       ;
; mem_d~1794                                                 ; 1       ;
; mem_d~1786                                                 ; 1       ;
; mem_d~2111                                                 ; 1       ;
; mem_d~1706                                                 ; 1       ;
; mem_d~2110                                                 ; 1       ;
; mem_d~1682                                                 ; 1       ;
; mem_d~1690                                                 ; 1       ;
; mem_d~1698                                                 ; 1       ;
; Mux45~1                                                    ; 1       ;
; Mux45~0                                                    ; 1       ;
; Decoder0~7                                                 ; 1       ;
; Decoder0~6                                                 ; 1       ;
; Decoder0~5                                                 ; 1       ;
; Decoder0~4                                                 ; 1       ;
; Decoder0~3                                                 ; 1       ;
; Decoder0~2                                                 ; 1       ;
; Decoder0~1                                                 ; 1       ;
; PC~13                                                      ; 1       ;
; PC~12                                                      ; 1       ;
; PC~11                                                      ; 1       ;
; PC~10                                                      ; 1       ;
; PC~9                                                       ; 1       ;
; Add4~3                                                     ; 1       ;
; Add4~2                                                     ; 1       ;
; Equal0~3                                                   ; 1       ;
; Equal0~2                                                   ; 1       ;
; Equal0~1                                                   ; 1       ;
; Equal0~0                                                   ; 1       ;
; Decoder0~0                                                 ; 1       ;
; Mux28~0                                                    ; 1       ;
; Mux29~0                                                    ; 1       ;
; Mux46~3                                                    ; 1       ;
; Mux46~2                                                    ; 1       ;
; mem_d~2108                                                 ; 1       ;
; mem_d~2107                                                 ; 1       ;
; mem_d~2106                                                 ; 1       ;
; mem_d~41                                                   ; 1       ;
; mem_d~2105                                                 ; 1       ;
; mem_d~17                                                   ; 1       ;
; mem_d~25                                                   ; 1       ;
; mem_d~33                                                   ; 1       ;
; mem_d~2104                                                 ; 1       ;
; mem_d~137                                                  ; 1       ;
; mem_d~2103                                                 ; 1       ;
; mem_d~113                                                  ; 1       ;
; mem_d~129                                                  ; 1       ;
; mem_d~121                                                  ; 1       ;
; mem_d~2102                                                 ; 1       ;
; mem_d~265                                                  ; 1       ;
; mem_d~2101                                                 ; 1       ;
; mem_d~241                                                  ; 1       ;
; mem_d~257                                                  ; 1       ;
; mem_d~249                                                  ; 1       ;
; mem_d~2100                                                 ; 1       ;
; mem_d~169                                                  ; 1       ;
; mem_d~2099                                                 ; 1       ;
; mem_d~145                                                  ; 1       ;
; mem_d~153                                                  ; 1       ;
; mem_d~161                                                  ; 1       ;
; mem_d~2098                                                 ; 1       ;
; mem_d~2097                                                 ; 1       ;
; mem_d~2096                                                 ; 1       ;
; mem_d~1577                                                 ; 1       ;
; mem_d~2095                                                 ; 1       ;
; mem_d~1553                                                 ; 1       ;
; mem_d~1561                                                 ; 1       ;
; mem_d~1569                                                 ; 1       ;
; mem_d~2094                                                 ; 1       ;
; mem_d~1673                                                 ; 1       ;
; mem_d~2093                                                 ; 1       ;
; mem_d~1649                                                 ; 1       ;
; mem_d~1665                                                 ; 1       ;
; mem_d~1657                                                 ; 1       ;
; mem_d~2092                                                 ; 1       ;
; mem_d~1801                                                 ; 1       ;
; mem_d~2091                                                 ; 1       ;
; mem_d~1777                                                 ; 1       ;
; mem_d~1793                                                 ; 1       ;
; mem_d~1785                                                 ; 1       ;
; mem_d~2090                                                 ; 1       ;
; mem_d~1705                                                 ; 1       ;
; mem_d~2089                                                 ; 1       ;
; mem_d~1681                                                 ; 1       ;
; mem_d~1689                                                 ; 1       ;
; mem_d~1697                                                 ; 1       ;
; Mux46~1                                                    ; 1       ;
; Mux46~0                                                    ; 1       ;
; Mux14~3                                                    ; 1       ;
; Mux14~2                                                    ; 1       ;
; Mux14~1                                                    ; 1       ;
; Mux14~0                                                    ; 1       ;
; Mux15~3                                                    ; 1       ;
; Mux15~2                                                    ; 1       ;
; Mux15~1                                                    ; 1       ;
; Mux15~0                                                    ; 1       ;
; Mux16~3                                                    ; 1       ;
; Mux16~2                                                    ; 1       ;
; Mux16~1                                                    ; 1       ;
; Mux16~0                                                    ; 1       ;
; Mux17~3                                                    ; 1       ;
; Mux17~2                                                    ; 1       ;
; Mux17~1                                                    ; 1       ;
; Mux17~0                                                    ; 1       ;
; Mux18~3                                                    ; 1       ;
; Mux18~2                                                    ; 1       ;
; Mux18~1                                                    ; 1       ;
; Mux18~0                                                    ; 1       ;
; Mux19~3                                                    ; 1       ;
; Mux19~2                                                    ; 1       ;
; Mux19~1                                                    ; 1       ;
; Mux19~0                                                    ; 1       ;
; Mux20~3                                                    ; 1       ;
; Mux20~2                                                    ; 1       ;
; Mux20~1                                                    ; 1       ;
; Mux20~0                                                    ; 1       ;
; Mux11~0                                                    ; 1       ;
; Mux21~3                                                    ; 1       ;
; Mux21~2                                                    ; 1       ;
; Mux21~1                                                    ; 1       ;
; Mux21~0                                                    ; 1       ;
; Mux13~0                                                    ; 1       ;
; Mux3~5                                                     ; 1       ;
; Mux3~4                                                     ; 1       ;
; Mux3~3                                                     ; 1       ;
; Mux3~2                                                     ; 1       ;
; Mux4~5                                                     ; 1       ;
; Mux4~4                                                     ; 1       ;
; Mux4~3                                                     ; 1       ;
; Mux4~2                                                     ; 1       ;
; Mux5~5                                                     ; 1       ;
; Mux5~4                                                     ; 1       ;
; Mux5~3                                                     ; 1       ;
; Mux5~2                                                     ; 1       ;
; Mux6~5                                                     ; 1       ;
; Mux6~4                                                     ; 1       ;
; Mux6~3                                                     ; 1       ;
; Mux6~2                                                     ; 1       ;
; Mux7~4                                                     ; 1       ;
; Mux7~2                                                     ; 1       ;
; Mux8~4                                                     ; 1       ;
; Mux8~2                                                     ; 1       ;
; Mux9~4                                                     ; 1       ;
; Mux9~2                                                     ; 1       ;
; Mux10~4                                                    ; 1       ;
; Mux10~2                                                    ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~1         ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~0         ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1           ; 1       ;
; Add1~14                                                    ; 1       ;
; Add0~14                                                    ; 1       ;
; Add3~14                                                    ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_3~14             ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_1~10             ; 1       ;
; Add2~14                                                    ; 1       ;
; Add1~13                                                    ; 1       ;
; Add1~12                                                    ; 1       ;
; Add0~13                                                    ; 1       ;
; Add0~12                                                    ; 1       ;
; Add3~13                                                    ; 1       ;
; Add3~12                                                    ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_3~13             ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_3~12             ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_1~9              ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_1~8              ; 1       ;
; Add2~13                                                    ; 1       ;
; Add2~12                                                    ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_3~11             ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_3~10             ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_1~7              ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_1~6              ; 1       ;
; Add3~11                                                    ; 1       ;
; Add3~10                                                    ; 1       ;
; Add2~11                                                    ; 1       ;
; Add2~10                                                    ; 1       ;
; Add1~11                                                    ; 1       ;
; Add1~10                                                    ; 1       ;
; Add0~11                                                    ; 1       ;
; Add0~10                                                    ; 1       ;
; Add1~9                                                     ; 1       ;
; Add1~8                                                     ; 1       ;
; Add0~9                                                     ; 1       ;
; Add0~8                                                     ; 1       ;
; Add3~9                                                     ; 1       ;
; Add3~8                                                     ; 1       ;
; Add2~9                                                     ; 1       ;
; Add2~8                                                     ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_3~9              ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_3~8              ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_1~5              ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_1~4              ; 1       ;
; Add1~7                                                     ; 1       ;
; Add1~6                                                     ; 1       ;
; Add0~7                                                     ; 1       ;
; Add0~6                                                     ; 1       ;
; Add3~7                                                     ; 1       ;
; Add3~6                                                     ; 1       ;
; Add2~7                                                     ; 1       ;
; Add2~6                                                     ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_3~7              ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_3~6              ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_1~3              ; 1       ;
; lpm_mult:Mult1|mult_p8t:auto_generated|op_1~2              ; 1       ;
; Add1~5                                                     ; 1       ;
; Add1~4                                                     ; 1       ;
; Add0~5                                                     ; 1       ;
; Add0~4                                                     ; 1       ;
+------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                 ;
+-----------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult0|mult_19t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_19t:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y15_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,221 / 32,401 ( 4 % ) ;
; C16 interconnects           ; 4 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 668 / 21,816 ( 3 % )   ;
; Direct links                ; 135 / 32,401 ( < 1 % ) ;
; Global clocks               ; 2 / 10 ( 20 % )        ;
; Local interconnects         ; 368 / 10,320 ( 4 % )   ;
; R24 interconnects           ; 11 / 1,289 ( < 1 % )   ;
; R4 interconnects            ; 806 / 28,186 ( 3 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.33) ; Number of LABs  (Total = 51) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 3                            ;
; 11                                          ; 2                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 3                            ;
; 15                                          ; 7                            ;
; 16                                          ; 32                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.04) ; Number of LABs  (Total = 51) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 23                           ;
; 1 Clock                            ; 44                           ;
; 1 Clock enable                     ; 4                            ;
; 2 Clock enables                    ; 33                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 22.02) ; Number of LABs  (Total = 51) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 5                            ;
; 19                                           ; 2                            ;
; 20                                           ; 3                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 5                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
; 28                                           ; 4                            ;
; 29                                           ; 0                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
; 32                                           ; 9                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.57) ; Number of LABs  (Total = 51) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 1                            ;
; 3                                               ; 1                            ;
; 4                                               ; 3                            ;
; 5                                               ; 2                            ;
; 6                                               ; 3                            ;
; 7                                               ; 5                            ;
; 8                                               ; 11                           ;
; 9                                               ; 7                            ;
; 10                                              ; 2                            ;
; 11                                              ; 2                            ;
; 12                                              ; 1                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 2                            ;
; 16                                              ; 5                            ;
; 17                                              ; 2                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 21.67) ; Number of LABs  (Total = 51) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 6                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 3                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 2                            ;
; 30                                           ; 4                            ;
; 31                                           ; 2                            ;
; 32                                           ; 2                            ;
; 33                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ; 18        ; 18        ; 0            ; 16           ; 0            ; 0            ; 2            ; 0            ; 16           ; 2            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ; 0         ; 0         ; 18           ; 2            ; 18           ; 18           ; 16           ; 18           ; 2            ; 16           ; 18           ; 18           ; 18           ; 2            ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; R0_out[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R0_out[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; R1_out[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP3C5F256C6 for design MIPS
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C10F256C6 is compatible
    Info (176445): Device EP3C16F256C6 is compatible
    Info (176445): Device EP3C25F256C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 18 pins of 18 total pins
    Info (169086): Pin R0_out[0] not assigned to an exact location on the device
    Info (169086): Pin R0_out[1] not assigned to an exact location on the device
    Info (169086): Pin R0_out[2] not assigned to an exact location on the device
    Info (169086): Pin R0_out[3] not assigned to an exact location on the device
    Info (169086): Pin R0_out[4] not assigned to an exact location on the device
    Info (169086): Pin R0_out[5] not assigned to an exact location on the device
    Info (169086): Pin R0_out[6] not assigned to an exact location on the device
    Info (169086): Pin R0_out[7] not assigned to an exact location on the device
    Info (169086): Pin R1_out[0] not assigned to an exact location on the device
    Info (169086): Pin R1_out[1] not assigned to an exact location on the device
    Info (169086): Pin R1_out[2] not assigned to an exact location on the device
    Info (169086): Pin R1_out[3] not assigned to an exact location on the device
    Info (169086): Pin R1_out[4] not assigned to an exact location on the device
    Info (169086): Pin R1_out[5] not assigned to an exact location on the device
    Info (169086): Pin R1_out[6] not assigned to an exact location on the device
    Info (169086): Pin R1_out[7] not assigned to an exact location on the device
    Info (169086): Pin clock not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
Info (332104): Reading SDC File: 'MIPS.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clock (Rise) to clock (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000        clock
Info (176353): Automatically promoted node clock~input (placed in PIN E2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node reset~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mem_d~2252
        Info (176357): Destination node mem_d~2269
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 16 (unused VREF, 2.5V VCCIO, 0 input, 16 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.31 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/ricks/OneDrive/Desktop/Unipampa/4-Semestre/PDII/VHDL-Datapath-micro_processador-MIPS-alike/Datapath/Circuito-MIPS/output_files/MIPS.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4909 megabytes
    Info: Processing ended: Wed Dec 11 22:46:57 2024
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ricks/OneDrive/Desktop/Unipampa/4-Semestre/PDII/VHDL-Datapath-micro_processador-MIPS-alike/Datapath/Circuito-MIPS/output_files/MIPS.fit.smsg.


