TimeQuest Timing Analyzer report for TB_mp
Sat Mar 07 14:05:34 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'cpu_clk'
 13. Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 14. Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 15. Slow 1200mV 85C Model Setup: 'MainMemory:Unit2|clk_8th'
 16. Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 17. Slow 1200mV 85C Model Hold: 'cpu_clk'
 18. Slow 1200mV 85C Model Hold: 'MainMemory:Unit2|clk_8th'
 19. Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 20. Slow 1200mV 85C Model Recovery: 'cpu_clk'
 21. Slow 1200mV 85C Model Removal: 'cpu_clk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'cpu_clk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'MainMemory:Unit2|clk_8th'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'cpu_clk'
 42. Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 43. Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 44. Slow 1200mV 0C Model Setup: 'MainMemory:Unit2|clk_8th'
 45. Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 46. Slow 1200mV 0C Model Hold: 'cpu_clk'
 47. Slow 1200mV 0C Model Hold: 'MainMemory:Unit2|clk_8th'
 48. Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 49. Slow 1200mV 0C Model Recovery: 'cpu_clk'
 50. Slow 1200mV 0C Model Removal: 'cpu_clk'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'MainMemory:Unit2|clk_8th'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Output Enable Times
 60. Minimum Output Enable Times
 61. Output Disable Times
 62. Minimum Output Disable Times
 63. Slow 1200mV 0C Model Metastability Report
 64. Fast 1200mV 0C Model Setup Summary
 65. Fast 1200mV 0C Model Hold Summary
 66. Fast 1200mV 0C Model Recovery Summary
 67. Fast 1200mV 0C Model Removal Summary
 68. Fast 1200mV 0C Model Minimum Pulse Width Summary
 69. Fast 1200mV 0C Model Setup: 'cpu_clk'
 70. Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 71. Fast 1200mV 0C Model Setup: 'MainMemory:Unit2|clk_8th'
 72. Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 73. Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 74. Fast 1200mV 0C Model Hold: 'cpu_clk'
 75. Fast 1200mV 0C Model Hold: 'MainMemory:Unit2|clk_8th'
 76. Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 77. Fast 1200mV 0C Model Recovery: 'cpu_clk'
 78. Fast 1200mV 0C Model Removal: 'cpu_clk'
 79. Fast 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'MainMemory:Unit2|clk_8th'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Output Enable Times
 88. Minimum Output Enable Times
 89. Output Disable Times
 90. Minimum Output Disable Times
 91. Fast 1200mV 0C Model Metastability Report
 92. Multicorner Timing Analysis Summary
 93. Setup Times
 94. Hold Times
 95. Clock to Output Times
 96. Minimum Clock to Output Times
 97. Board Trace Model Assignments
 98. Input Transition Times
 99. Signal Integrity Metrics (Slow 1200mv 0c Model)
100. Signal Integrity Metrics (Slow 1200mv 85c Model)
101. Signal Integrity Metrics (Fast 1200mv 0c Model)
102. Setup Transfers
103. Hold Transfers
104. Recovery Transfers
105. Removal Transfers
106. Report TCCS
107. Report RSKM
108. Unconstrained Paths
109. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; TB_mp                                                              ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                 ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; Clock Name                                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                        ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; cpu_clk                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpu_clk }                                    ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] } ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ctrl_unit:Unit0|controller:U0|IRld_ctrl }    ;
; MainMemory:Unit2|clk_8th                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MainMemory:Unit2|clk_8th }                   ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                         ;
+------------+-----------------+--------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                 ; Note                                           ;
+------------+-----------------+--------------------------------------------+------------------------------------------------+
; 134.61 MHz ; 134.61 MHz      ; cpu_clk                                    ;                                                ;
; 308.55 MHz ; 270.78 MHz      ; MainMemory:Unit2|clk_8th                   ; limit due to minimum period restriction (tmin) ;
; 372.3 MHz  ; 165.45 MHz      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; limit due to hold check                        ;
+------------+-----------------+--------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                 ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -6.429 ; -1693.582     ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -4.217 ; -109.646      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -2.879 ; -35.920       ;
; MainMemory:Unit2|clk_8th                   ; -2.405 ; -63.916       ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -3.033 ; -44.907       ;
; cpu_clk                                    ; -2.854 ; -11.149       ;
; MainMemory:Unit2|clk_8th                   ; -0.904 ; -9.126        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 1.342  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; cpu_clk ; -0.698 ; -11.168             ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; cpu_clk ; 1.214 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -3.000 ; -593.350      ;
; MainMemory:Unit2|clk_8th                   ; -2.693 ; -129.264      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.375  ; 0.000         ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.435  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cpu_clk'                                                                                                                                                                      ;
+--------+---------------------------------------------+--------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                          ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -6.429 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[3]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.970      ;
; -5.938 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[2]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.479      ;
; -5.848 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[3]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.389      ;
; -5.802 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[2]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.343      ;
; -5.773 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.314      ;
; -5.743 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[9]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.284      ;
; -5.737 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[12]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.278      ;
; -5.727 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[15]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.268      ;
; -5.686 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.227      ;
; -5.675 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[14]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.216      ;
; -5.640 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[13]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.181      ;
; -5.636 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[12]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.177      ;
; -5.630 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[10]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.171      ;
; -5.624 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[13]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.165      ;
; -5.589 ; datapath:Unit1|reg_file:U2|tmp_rf[2][10]    ; datapath:Unit1|reg_file:U2|RFr1[10]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.244     ; 6.121      ;
; -5.585 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[7]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.126      ;
; -5.575 ; datapath:Unit1|reg_file:U2|tmp_rf[8][2]     ; datapath:Unit1|reg_file:U2|RFr1[2]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.236     ; 6.115      ;
; -5.575 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[15]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.116      ;
; -5.532 ; datapath:Unit1|reg_file:U2|tmp_rf[8][1]     ; datapath:Unit1|reg_file:U2|RFr1[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.239     ; 6.069      ;
; -5.522 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[14]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.063      ;
; -5.480 ; datapath:Unit1|reg_file:U2|tmp_rf[0][1]     ; datapath:Unit1|reg_file:U2|RFr2[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.091     ; 6.387      ;
; -5.479 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[8]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.020      ;
; -5.466 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[10]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 6.007      ;
; -5.416 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[6]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 5.957      ;
; -5.414 ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr2[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.097     ; 6.315      ;
; -5.402 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[6]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 5.943      ;
; -5.399 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[4]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 5.940      ;
; -5.375 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[8]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 5.916      ;
; -5.366 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[0]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 5.907      ;
; -5.366 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[11]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 5.907      ;
; -5.365 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[5]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 5.906      ;
; -5.364 ; datapath:Unit1|reg_file:U2|tmp_rf[10][2]    ; datapath:Unit1|reg_file:U2|RFr1[2]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.243     ; 5.897      ;
; -5.357 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[7]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 5.898      ;
; -5.348 ; datapath:Unit1|reg_file:U2|tmp_rf[4][3]     ; datapath:Unit1|reg_file:U2|RFr1[3]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.239     ; 5.885      ;
; -5.337 ; datapath:Unit1|reg_file:U2|tmp_rf[10][14]   ; datapath:Unit1|reg_file:U2|RFr1[14]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.237     ; 5.876      ;
; -5.323 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[5]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 5.864      ;
; -5.288 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[12]~_Duplicate_1 ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.085     ; 6.201      ;
; -5.263 ; datapath:Unit1|reg_file:U2|tmp_rf[10][1]    ; datapath:Unit1|reg_file:U2|RFr1[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.242     ; 5.797      ;
; -5.253 ; datapath:Unit1|reg_file:U2|tmp_rf[1][12]    ; datapath:Unit1|reg_file:U2|RFr1[12]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.244     ; 5.785      ;
; -5.249 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[0]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 5.790      ;
; -5.216 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[4]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.235     ; 5.757      ;
; -5.187 ; datapath:Unit1|reg_file:U2|tmp_rf[2][14]    ; datapath:Unit1|reg_file:U2|RFr1[14]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.244     ; 5.719      ;
; -5.187 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[12]~_Duplicate_1 ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.085     ; 6.100      ;
; -5.179 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.906     ; 3.261      ;
; -5.179 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.906     ; 3.261      ;
; -5.179 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.906     ; 3.261      ;
; -5.179 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.906     ; 3.261      ;
; -5.179 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.906     ; 3.261      ;
; -5.179 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.906     ; 3.261      ;
; -5.179 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.906     ; 3.261      ;
; -5.179 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.906     ; 3.261      ;
; -5.179 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.906     ; 3.261      ;
; -5.179 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.906     ; 3.261      ;
; -5.179 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.906     ; 3.261      ;
; -5.179 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.906     ; 3.261      ;
; -5.179 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.906     ; 3.261      ;
; -5.179 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.906     ; 3.261      ;
; -5.179 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.906     ; 3.261      ;
; -5.179 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.906     ; 3.261      ;
; -5.172 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.907     ; 3.253      ;
; -5.172 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.907     ; 3.253      ;
; -5.172 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.907     ; 3.253      ;
; -5.172 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.907     ; 3.253      ;
; -5.172 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.907     ; 3.253      ;
; -5.172 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.907     ; 3.253      ;
; -5.172 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.907     ; 3.253      ;
; -5.172 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.907     ; 3.253      ;
; -5.172 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.907     ; 3.253      ;
; -5.172 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.907     ; 3.253      ;
; -5.172 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.907     ; 3.253      ;
; -5.172 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.907     ; 3.253      ;
; -5.172 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.907     ; 3.253      ;
; -5.172 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.907     ; 3.253      ;
; -5.172 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.907     ; 3.253      ;
; -5.172 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.907     ; 3.253      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; datapath:Unit1|reg_file:U2|tmp_rf[12][5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.894     ; 3.251      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.881     ; 3.264      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.881     ; 3.264      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.881     ; 3.264      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.881     ; 3.264      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.881     ; 3.264      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.881     ; 3.264      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.881     ; 3.264      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.881     ; 3.264      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.881     ; 3.264      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.881     ; 3.264      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.881     ; 3.264      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.881     ; 3.264      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.881     ; 3.264      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.881     ; 3.264      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.881     ; 3.264      ;
; -5.157 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.881     ; 3.264      ;
; -5.152 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[11][7]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.186     ; 2.954      ;
; -5.152 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[3][7]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -3.186     ; 2.954      ;
; -5.151 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; datapath:Unit1|reg_file:U2|tmp_rf[12][2]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.900     ; 3.239      ;
; -5.144 ; datapath:Unit1|reg_file:U2|tmp_rf[5][13]    ; datapath:Unit1|reg_file:U2|RFr1[13]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.241     ; 5.679      ;
; -5.135 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; datapath:Unit1|reg_file:U2|tmp_rf[13][5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.893     ; 3.230      ;
; -5.133 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.902     ; 3.219      ;
; -5.133 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.902     ; 3.219      ;
; -5.133 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.902     ; 3.219      ;
+--------+---------------------------------------------+--------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                 ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -4.217 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.295      ; 6.610      ;
; -4.209 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.295      ; 6.602      ;
; -4.197 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.295      ; 6.590      ;
; -4.175 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.295      ; 6.568      ;
; -4.155 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.295      ; 6.548      ;
; -4.143 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.296      ; 6.537      ;
; -4.129 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.295      ; 6.522      ;
; -4.120 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.298      ; 6.516      ;
; -4.094 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.296      ; 6.488      ;
; -4.090 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.296      ; 6.484      ;
; -4.055 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.301      ; 6.268      ;
; -4.054 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.432      ; 6.460      ;
; -4.047 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.301      ; 6.260      ;
; -4.046 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.432      ; 6.452      ;
; -4.040 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.295      ; 6.432      ;
; -4.035 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.301      ; 6.248      ;
; -4.034 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.432      ; 6.440      ;
; -4.032 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.295      ; 6.424      ;
; -4.020 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.295      ; 6.412      ;
; -4.013 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.301      ; 6.226      ;
; -4.012 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.432      ; 6.418      ;
; -3.998 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.295      ; 6.390      ;
; -3.993 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.301      ; 6.206      ;
; -3.992 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.432      ; 6.398      ;
; -3.981 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.302      ; 6.195      ;
; -3.980 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.433      ; 6.387      ;
; -3.978 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.295      ; 6.370      ;
; -3.967 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.301      ; 6.180      ;
; -3.966 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.432      ; 6.372      ;
; -3.966 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.296      ; 6.359      ;
; -3.958 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.304      ; 6.174      ;
; -3.957 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.435      ; 6.366      ;
; -3.954 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.290      ; 6.343      ;
; -3.952 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.295      ; 6.344      ;
; -3.951 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.300      ; 6.357      ;
; -3.946 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.290      ; 6.335      ;
; -3.943 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.298      ; 6.338      ;
; -3.943 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.300      ; 6.349      ;
; -3.934 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.290      ; 6.323      ;
; -3.932 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.302      ; 6.146      ;
; -3.931 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.433      ; 6.338      ;
; -3.931 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.300      ; 6.337      ;
; -3.928 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.302      ; 6.142      ;
; -3.927 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.433      ; 6.334      ;
; -3.917 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.296      ; 6.310      ;
; -3.915 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.294      ; 6.314      ;
; -3.913 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.296      ; 6.306      ;
; -3.912 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.296      ; 6.308      ;
; -3.912 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.290      ; 6.301      ;
; -3.909 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.300      ; 6.315      ;
; -3.907 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.294      ; 6.306      ;
; -3.906 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.300      ; 6.305      ;
; -3.904 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.296      ; 6.300      ;
; -3.902 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.285      ; 6.285      ;
; -3.900 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.299      ; 6.305      ;
; -3.899 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.298      ; 6.295      ;
; -3.898 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.300      ; 6.297      ;
; -3.895 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.294      ; 6.294      ;
; -3.894 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.285      ; 6.277      ;
; -3.892 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.290      ; 6.281      ;
; -3.892 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.296      ; 6.288      ;
; -3.892 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.299      ; 6.297      ;
; -3.890 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.298      ; 6.286      ;
; -3.890 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.298      ; 6.286      ;
; -3.889 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.300      ; 6.295      ;
; -3.887 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.295      ; 6.280      ;
; -3.886 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.300      ; 6.285      ;
; -3.882 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.285      ; 6.265      ;
; -3.880 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.291      ; 6.270      ;
; -3.880 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.299      ; 6.285      ;
; -3.877 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.301      ; 6.284      ;
; -3.875 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.284      ; 6.256      ;
; -3.873 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.294      ; 6.272      ;
; -3.870 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.296      ; 6.266      ;
; -3.867 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.284      ; 6.248      ;
; -3.866 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.290      ; 6.255      ;
; -3.865 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.298      ; 6.261      ;
; -3.864 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.300      ; 6.263      ;
; -3.863 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.300      ; 6.269      ;
; -3.860 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.285      ; 6.243      ;
; -3.858 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.299      ; 6.263      ;
; -3.857 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.298      ; 6.253      ;
; -3.857 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.293      ; 6.249      ;
; -3.855 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.284      ; 6.236      ;
; -3.854 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.303      ; 6.263      ;
; -3.853 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.294      ; 6.252      ;
; -3.850 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.296      ; 6.246      ;
; -3.844 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.300      ; 6.243      ;
; -3.841 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.295      ; 6.241      ;
; -3.840 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.285      ; 6.223      ;
; -3.838 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.297      ; 6.235      ;
; -3.838 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.299      ; 6.243      ;
; -3.833 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.284      ; 6.214      ;
; -3.832 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.301      ; 6.232      ;
; -3.831 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.291      ; 6.221      ;
; -3.828 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.301      ; 6.235      ;
; -3.828 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.286      ; 6.212      ;
; -3.827 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.291      ; 6.217      ;
; -3.827 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.294      ; 6.226      ;
; -3.826 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.300      ; 6.232      ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock             ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+
; -2.879 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.393     ; 1.930      ;
; -2.600 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.323     ; 1.586      ;
; -2.526 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.385     ; 1.562      ;
; -2.519 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.395     ; 1.572      ;
; -2.456 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.312     ; 1.468      ;
; -2.397 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.371     ; 1.486      ;
; -2.303 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.291     ; 1.510      ;
; -2.207 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.398     ; 1.271      ;
; -2.177 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.348     ; 1.275      ;
; -2.147 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.364     ; 1.238      ;
; -2.137 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.363     ; 1.228      ;
; -2.060 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.365     ; 1.156      ;
; -1.987 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.364     ; 0.940      ;
; -1.862 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.368     ; 0.940      ;
; -1.833 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.369     ; 0.918      ;
; -1.830 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.377     ; 0.915      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MainMemory:Unit2|clk_8th'                                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                          ; Launch Clock                            ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------------------+--------------+------------+------------+
; -2.405 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.029      ; 2.972      ;
; -2.343 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.050     ; 2.831      ;
; -2.339 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.037      ; 2.914      ;
; -2.329 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.048     ; 2.819      ;
; -2.252 ; ctrl_unit:Unit0|IR:U2|IRout[9]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.041      ; 2.831      ;
; -2.241 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.114     ; 3.049      ;
; -2.241 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.114     ; 3.049      ;
; -2.241 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.114     ; 3.049      ;
; -2.241 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.114     ; 3.049      ;
; -2.240 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.113     ; 3.049      ;
; -2.240 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.113     ; 3.049      ;
; -2.240 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.113     ; 3.049      ;
; -2.240 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.113     ; 3.049      ;
; -2.240 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_re_reg ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                          ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.113     ; 3.049      ;
; -2.240 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_re_reg ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                          ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.113     ; 3.049      ;
; -2.240 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                          ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.113     ; 3.049      ;
; -2.240 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                          ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.113     ; 3.049      ;
; -2.240 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_re_reg ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                          ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.113     ; 3.049      ;
; -2.240 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_re_reg ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                          ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.113     ; 3.049      ;
; -2.239 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.112     ; 3.049      ;
; -2.239 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.112     ; 3.049      ;
; -2.205 ; ctrl_unit:Unit0|IR:U2|dir_addr[1]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.025      ; 2.768      ;
; -2.192 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.022      ; 2.752      ;
; -2.180 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.026      ; 2.744      ;
; -2.171 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.024      ; 2.733      ;
; -2.160 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.004      ; 2.702      ;
; -2.157 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.009      ; 2.704      ;
; -2.151 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.013      ; 2.702      ;
; -2.145 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.042      ; 2.725      ;
; -2.143 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.050      ; 2.731      ;
; -2.134 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.046      ; 2.718      ;
; -2.129 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.044      ; 2.711      ;
; -2.128 ; ctrl_unit:Unit0|IR:U2|dir_addr[3]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.078      ; 2.744      ;
; -2.119 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.033      ; 2.690      ;
; -2.115 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.024      ; 2.677      ;
; -2.113 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.045      ; 2.696      ;
; -2.103 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.054      ; 2.695      ;
; -2.102 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.020      ; 2.660      ;
; -2.094 ; ctrl_unit:Unit0|IR:U2|dir_addr[2]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.026      ; 2.658      ;
; -2.092 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.065      ; 2.695      ;
; -2.078 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.061     ; 2.555      ;
; -2.069 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.067      ; 2.674      ;
; -2.059 ; ctrl_unit:Unit0|IR:U2|dir_addr[2]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.009      ; 2.606      ;
; -2.056 ; ctrl_unit:Unit0|IR:U2|dir_addr[2]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.022      ; 2.616      ;
; -2.052 ; ctrl_unit:Unit0|IR:U2|dir_addr[2]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.004      ; 2.594      ;
; -2.051 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.066     ; 2.523      ;
; -2.047 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.063      ; 2.648      ;
; -2.046 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.058      ; 2.642      ;
; -2.044 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.057     ; 2.525      ;
; -2.038 ; ctrl_unit:Unit0|IR:U2|IRout[9]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.019      ; 2.595      ;
; -2.036 ; ctrl_unit:Unit0|IR:U2|dir_addr[2]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.024      ; 2.598      ;
; -2.031 ; ctrl_unit:Unit0|IR:U2|IRout[11]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.014     ; 2.555      ;
; -2.021 ; ctrl_unit:Unit0|IR:U2|dir_addr[2]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.020      ; 2.579      ;
; -2.012 ; ctrl_unit:Unit0|IR:U2|IRout[9]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.039      ; 2.589      ;
; -2.006 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.046     ; 2.498      ;
; -2.000 ; ctrl_unit:Unit0|IR:U2|IRout[9]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.032      ; 2.570      ;
; -1.992 ; ctrl_unit:Unit0|IR:U2|IRout[9]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.024      ; 2.554      ;
; -1.989 ; ctrl_unit:Unit0|IR:U2|dir_addr[2]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.013      ; 2.540      ;
; -1.979 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.053     ; 2.464      ;
; -1.975 ; ctrl_unit:Unit0|IR:U2|IRout[8]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.030      ; 2.543      ;
; -1.974 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.044     ; 2.468      ;
; -1.972 ; ctrl_unit:Unit0|IR:U2|IRout[9]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.037      ; 2.547      ;
; -1.967 ; ctrl_unit:Unit0|IR:U2|dir_addr[1]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.003      ; 2.508      ;
; -1.960 ; ctrl_unit:Unit0|IR:U2|IRout[8]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.048      ; 2.546      ;
; -1.959 ; ctrl_unit:Unit0|IR:U2|IRout[11]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.016     ; 2.481      ;
; -1.956 ; ctrl_unit:Unit0|IR:U2|IRout[9]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.035      ; 2.529      ;
; -1.953 ; ctrl_unit:Unit0|IR:U2|IRout[8]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.039      ; 2.530      ;
; -1.948 ; ctrl_unit:Unit0|IR:U2|IRout[8]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.052      ; 2.538      ;
; -1.940 ; ctrl_unit:Unit0|IR:U2|dir_addr[1]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.023      ; 2.501      ;
; -1.939 ; ctrl_unit:Unit0|IR:U2|IRout[8]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.050      ; 2.527      ;
; -1.938 ; ctrl_unit:Unit0|IR:U2|IRout[8]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.035      ; 2.511      ;
; -1.935 ; ctrl_unit:Unit0|IR:U2|IRout[8]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.043      ; 2.516      ;
; -1.930 ; ctrl_unit:Unit0|IR:U2|dir_addr[1]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.016      ; 2.484      ;
; -1.924 ; ctrl_unit:Unit0|IR:U2|dir_addr[1]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.008      ; 2.470      ;
; -1.908 ; ctrl_unit:Unit0|IR:U2|dir_addr[1]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.021      ; 2.467      ;
; -1.899 ; ctrl_unit:Unit0|IR:U2|IRout[9]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.028      ; 2.465      ;
; -1.897 ; ctrl_unit:Unit0|IR:U2|dir_addr[1]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.019      ; 2.454      ;
; -1.870 ; ctrl_unit:Unit0|IR:U2|dir_addr[3]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.069      ; 2.477      ;
; -1.870 ; ctrl_unit:Unit0|IR:U2|IRout[8]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.046      ; 2.454      ;
; -1.860 ; ctrl_unit:Unit0|IR:U2|dir_addr[3]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.074      ; 2.472      ;
; -1.859 ; ctrl_unit:Unit0|IR:U2|dir_addr[3]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.076      ; 2.473      ;
; -1.855 ; ctrl_unit:Unit0|IR:U2|dir_addr[3]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.072      ; 2.465      ;
; -1.851 ; ctrl_unit:Unit0|IR:U2|dir_addr[3]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.056      ; 2.445      ;
; -1.838 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.017      ; 2.393      ;
; -1.796 ; ctrl_unit:Unit0|IR:U2|dir_addr[3]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.061      ; 2.395      ;
; -1.778 ; ctrl_unit:Unit0|IR:U2|dir_addr[4]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.016      ; 2.332      ;
; -1.775 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.040      ; 2.353      ;
; -1.772 ; ctrl_unit:Unit0|IR:U2|dir_addr[4]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.008      ; 2.318      ;
; -1.771 ; ctrl_unit:Unit0|IR:U2|IRout[11]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.018     ; 2.291      ;
; -1.763 ; ctrl_unit:Unit0|IR:U2|dir_addr[4]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.025      ; 2.326      ;
; -1.762 ; ctrl_unit:Unit0|IR:U2|dir_addr[4]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.012      ; 2.312      ;
; -1.750 ; ctrl_unit:Unit0|IR:U2|dir_addr[4]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.021      ; 2.309      ;
; -1.745 ; ctrl_unit:Unit0|IR:U2|dir_addr[4]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.003      ; 2.286      ;
; -1.744 ; ctrl_unit:Unit0|IR:U2|dir_addr[4]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.023      ; 2.305      ;
; -1.735 ; ctrl_unit:Unit0|IR:U2|IRout[11]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.036     ; 2.237      ;
; -1.730 ; ctrl_unit:Unit0|IR:U2|IRout[11]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.020     ; 2.248      ;
; -1.719 ; ctrl_unit:Unit0|IR:U2|dir_addr[7]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.080     ; 2.177      ;
; -1.716 ; ctrl_unit:Unit0|IR:U2|IRout[11]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.023     ; 2.231      ;
; -1.708 ; ctrl_unit:Unit0|IR:U2|dir_addr[7]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.067     ; 2.179      ;
; -1.706 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.061      ; 2.305      ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                                                             ;
+--------+--------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                               ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -3.033 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.049      ; 3.248      ;
; -2.998 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.870      ; 3.104      ;
; -2.893 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.868      ; 3.207      ;
; -2.869 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.877      ; 3.240      ;
; -2.761 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 6.162      ; 3.633      ;
; -2.747 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.870      ; 3.355      ;
; -2.730 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.889      ; 3.391      ;
; -2.673 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.842      ; 3.401      ;
; -2.650 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.867      ; 3.449      ;
; -2.533 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.886      ; 3.585      ;
; -2.532 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.887      ; 3.587      ;
; -2.522 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.049      ; 3.279      ;
; -2.438 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.889      ; 3.683      ;
; -2.428 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.870      ; 3.194      ;
; -2.399 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.877      ; 3.230      ;
; -2.372 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.868      ; 3.248      ;
; -2.338 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.863      ; 3.757      ;
; -2.273 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.889      ; 3.368      ;
; -2.262 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 6.162      ; 3.652      ;
; -2.221 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.870      ; 3.401      ;
; -2.204 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.842      ; 3.390      ;
; -2.140 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.878      ; 3.970      ;
; -2.140 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.867      ; 3.479      ;
; -2.041 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.862      ; 4.053      ;
; -2.037 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.886      ; 3.601      ;
; -1.998 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.887      ; 3.641      ;
; -1.943 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.889      ; 3.698      ;
; -1.810 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.863      ; 3.805      ;
; -1.761 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.876      ; 4.347      ;
; -1.641 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.878      ; 3.989      ;
; -1.507 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.862      ; 4.107      ;
; -1.278 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.876      ; 4.350      ;
; -0.796 ; datapath:Unit1|reg_file:U2|RFr2[5]               ; datapath:Unit1|alu:U3|alu_tmp[5]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.909      ; 2.143      ;
; -0.745 ; datapath:Unit1|reg_file:U2|RFr2[11]              ; datapath:Unit1|alu:U3|alu_tmp[11]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.878      ; 2.163      ;
; -0.654 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.917      ; 2.293      ;
; -0.654 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.917      ; 2.293      ;
; -0.654 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.917      ; 2.293      ;
; -0.654 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.917      ; 2.293      ;
; -0.654 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.917      ; 2.293      ;
; -0.654 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.917      ; 2.293      ;
; -0.654 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.917      ; 2.293      ;
; -0.654 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.917      ; 2.293      ;
; -0.654 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.917      ; 2.293      ;
; -0.654 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.917      ; 2.293      ;
; -0.654 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.917      ; 2.293      ;
; -0.654 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.917      ; 2.293      ;
; -0.654 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.917      ; 2.293      ;
; -0.654 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.917      ; 2.293      ;
; -0.654 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.917      ; 2.293      ;
; -0.654 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.917      ; 2.293      ;
; -0.619 ; datapath:Unit1|reg_file:U2|RFr1[12]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[12]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.088      ; 2.499      ;
; -0.614 ; datapath:Unit1|reg_file:U2|RFr2[3]               ; datapath:Unit1|alu:U3|alu_tmp[3]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.904      ; 2.320      ;
; -0.566 ; datapath:Unit1|reg_file:U2|RFr2[12]              ; datapath:Unit1|alu:U3|alu_tmp[12]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.085      ; 2.549      ;
; -0.427 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.769      ; 2.372      ;
; -0.427 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.769      ; 2.372      ;
; -0.427 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.769      ; 2.372      ;
; -0.427 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.769      ; 2.372      ;
; -0.427 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.769      ; 2.372      ;
; -0.427 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.769      ; 2.372      ;
; -0.427 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.769      ; 2.372      ;
; -0.427 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.769      ; 2.372      ;
; -0.427 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.769      ; 2.372      ;
; -0.427 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.769      ; 2.372      ;
; -0.427 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.769      ; 2.372      ;
; -0.427 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.769      ; 2.372      ;
; -0.427 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.769      ; 2.372      ;
; -0.427 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.769      ; 2.372      ;
; -0.427 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.769      ; 2.372      ;
; -0.427 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.769      ; 2.372      ;
; -0.397 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.767      ; 2.400      ;
; -0.397 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.767      ; 2.400      ;
; -0.397 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.767      ; 2.400      ;
; -0.397 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.767      ; 2.400      ;
; -0.397 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.767      ; 2.400      ;
; -0.397 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.767      ; 2.400      ;
; -0.397 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.767      ; 2.400      ;
; -0.397 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.767      ; 2.400      ;
; -0.397 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.767      ; 2.400      ;
; -0.397 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.767      ; 2.400      ;
; -0.397 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.767      ; 2.400      ;
; -0.397 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.767      ; 2.400      ;
; -0.397 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.767      ; 2.400      ;
; -0.397 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.767      ; 2.400      ;
; -0.397 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.767      ; 2.400      ;
; -0.397 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.767      ; 2.400      ;
; -0.371 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.784      ; 2.443      ;
; -0.371 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.784      ; 2.443      ;
; -0.371 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.784      ; 2.443      ;
; -0.371 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.784      ; 2.443      ;
; -0.371 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.784      ; 2.443      ;
; -0.371 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.784      ; 2.443      ;
; -0.371 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.784      ; 2.443      ;
; -0.371 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.784      ; 2.443      ;
; -0.371 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.784      ; 2.443      ;
; -0.371 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.784      ; 2.443      ;
; -0.371 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.784      ; 2.443      ;
; -0.371 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.784      ; 2.443      ;
; -0.371 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.784      ; 2.443      ;
; -0.371 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.784      ; 2.443      ;
; -0.371 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.784      ; 2.443      ;
+--------+--------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cpu_clk'                                                                                                                                                                                        ;
+--------+----------------------------------------------------------+------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                              ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -2.854 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.000        ; 3.082      ; 0.676      ;
; -2.854 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 0.000        ; 3.082      ; 0.676      ;
; -2.843 ; MainMemory:Unit2|clk_8th                                 ; MainMemory:Unit2|clk_8th                             ; MainMemory:Unit2|clk_8th                   ; cpu_clk     ; 0.000        ; 3.071      ; 0.676      ;
; -2.567 ; MainMemory:Unit2|clk_8th                                 ; MainMemory:Unit2|main_mem_status                     ; MainMemory:Unit2|clk_8th                   ; cpu_clk     ; 0.000        ; 3.071      ; 0.952      ;
; -2.361 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; -0.500       ; 3.082      ; 0.669      ;
; -2.361 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; -0.500       ; 3.082      ; 0.669      ;
; -2.350 ; MainMemory:Unit2|clk_8th                                 ; MainMemory:Unit2|clk_8th                             ; MainMemory:Unit2|clk_8th                   ; cpu_clk     ; -0.500       ; 3.071      ; 0.669      ;
; -2.004 ; MainMemory:Unit2|clk_8th                                 ; MainMemory:Unit2|main_mem_status                     ; MainMemory:Unit2|clk_8th                   ; cpu_clk     ; -0.500       ; 3.071      ; 1.015      ;
; -0.017 ; ctrl_unit:Unit0|controller:U0|state.S_ADD                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.227      ; 1.396      ;
; -0.014 ; ctrl_unit:Unit0|controller:U0|state.S_MULT               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.227      ; 1.399      ;
; -0.002 ; ctrl_unit:Unit0|controller:U0|state.S_SUBT               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.227      ; 1.411      ;
; 0.111  ; ctrl_unit:Unit0|controller:U0|state.S_ADD                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.227      ; 1.524      ;
; 0.267  ; ctrl_unit:Unit0|controller:U0|state.S_SUBT               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.227      ; 1.680      ;
; 0.329  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.227      ; 1.742      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa     ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa        ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a        ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                 ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|big_addr                   ; ctrl_unit:Unit0|controller:U0|big_addr               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                   ; ctrl_unit:Unit0|controller:U0|Mre_ctrl               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                 ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|oe_ctrl                    ; ctrl_unit:Unit0|controller:U0|oe_ctrl                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|state.S_HALT               ; ctrl_unit:Unit0|controller:U0|state.S_HALT           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                 ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.428  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait     ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.695      ;
; 0.440  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.043      ; 0.669      ;
; 0.443  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za            ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.710      ;
; 0.444  ; ctrl_unit:Unit0|controller:U0|state.S_INIT               ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.711      ;
; 0.448  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.227      ; 1.861      ;
; 0.455  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.227      ; 1.868      ;
; 0.458  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.725      ;
; 0.458  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb            ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.725      ;
; 0.473  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa        ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.739      ;
; 0.481  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.227      ; 1.894      ;
; 0.523  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.227      ; 1.936      ;
; 0.554  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD_wait    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.821      ;
; 0.582  ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait    ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.849      ;
; 0.585  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait     ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.852      ;
; 0.604  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.227      ; 2.017      ;
; 0.624  ; ctrl_unit:Unit0|controller:U0|state.S_ADDa               ; ctrl_unit:Unit0|controller:U0|state.S_ADDb           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.891      ;
; 0.654  ; MainMemory:Unit2|\slowClock:counter[3]                   ; MainMemory:Unit2|\slowClock:counter[3]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654  ; MainMemory:Unit2|\slowClock:counter[5]                   ; MainMemory:Unit2|\slowClock:counter[5]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654  ; MainMemory:Unit2|\slowClock:counter[13]                  ; MainMemory:Unit2|\slowClock:counter[13]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.921      ;
; 0.654  ; MainMemory:Unit2|\slowClock:counter[15]                  ; MainMemory:Unit2|\slowClock:counter[15]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.921      ;
; 0.655  ; MainMemory:Unit2|\slowClock:counter[1]                   ; MainMemory:Unit2|\slowClock:counter[1]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; MainMemory:Unit2|\slowClock:counter[11]                  ; MainMemory:Unit2|\slowClock:counter[11]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.922      ;
; 0.656  ; MainMemory:Unit2|\slowClock:counter[19]                  ; MainMemory:Unit2|\slowClock:counter[19]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656  ; MainMemory:Unit2|\slowClock:counter[21]                  ; MainMemory:Unit2|\slowClock:counter[21]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656  ; MainMemory:Unit2|\slowClock:counter[29]                  ; MainMemory:Unit2|\slowClock:counter[29]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.922      ;
; 0.656  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.923      ;
; 0.656  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.923      ;
; 0.657  ; MainMemory:Unit2|\slowClock:counter[6]                   ; MainMemory:Unit2|\slowClock:counter[6]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657  ; MainMemory:Unit2|\slowClock:counter[7]                   ; MainMemory:Unit2|\slowClock:counter[7]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657  ; MainMemory:Unit2|\slowClock:counter[9]                   ; MainMemory:Unit2|\slowClock:counter[9]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657  ; MainMemory:Unit2|\slowClock:counter[17]                  ; MainMemory:Unit2|\slowClock:counter[17]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.923      ;
; 0.657  ; MainMemory:Unit2|\slowClock:counter[27]                  ; MainMemory:Unit2|\slowClock:counter[27]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.923      ;
; 0.657  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.924      ;
; 0.658  ; MainMemory:Unit2|\slowClock:counter[22]                  ; MainMemory:Unit2|\slowClock:counter[22]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658  ; MainMemory:Unit2|\slowClock:counter[31]                  ; MainMemory:Unit2|\slowClock:counter[31]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.924      ;
; 0.658  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.925      ;
; 0.658  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.925      ;
; 0.659  ; MainMemory:Unit2|\slowClock:counter[14]                  ; MainMemory:Unit2|\slowClock:counter[14]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.926      ;
; 0.659  ; MainMemory:Unit2|\slowClock:counter[23]                  ; MainMemory:Unit2|\slowClock:counter[23]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.925      ;
; 0.659  ; MainMemory:Unit2|\slowClock:counter[25]                  ; MainMemory:Unit2|\slowClock:counter[25]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.925      ;
; 0.660  ; MainMemory:Unit2|\slowClock:counter[4]                   ; MainMemory:Unit2|\slowClock:counter[4]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; MainMemory:Unit2|\slowClock:counter[8]                   ; MainMemory:Unit2|\slowClock:counter[8]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; MainMemory:Unit2|\slowClock:counter[10]                  ; MainMemory:Unit2|\slowClock:counter[10]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; MainMemory:Unit2|\slowClock:counter[12]                  ; MainMemory:Unit2|\slowClock:counter[12]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; MainMemory:Unit2|\slowClock:counter[16]                  ; MainMemory:Unit2|\slowClock:counter[16]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.926      ;
; 0.660  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb     ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.927      ;
; 0.661  ; MainMemory:Unit2|\slowClock:counter[18]                  ; MainMemory:Unit2|\slowClock:counter[18]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.927      ;
; 0.661  ; MainMemory:Unit2|\slowClock:counter[20]                  ; MainMemory:Unit2|\slowClock:counter[20]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.927      ;
; 0.661  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.928      ;
; 0.662  ; MainMemory:Unit2|\slowClock:counter[24]                  ; MainMemory:Unit2|\slowClock:counter[24]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; MainMemory:Unit2|\slowClock:counter[26]                  ; MainMemory:Unit2|\slowClock:counter[26]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; MainMemory:Unit2|\slowClock:counter[28]                  ; MainMemory:Unit2|\slowClock:counter[28]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.662  ; MainMemory:Unit2|\slowClock:counter[30]                  ; MainMemory:Unit2|\slowClock:counter[30]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.928      ;
; 0.664  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.931      ;
; 0.681  ; MainMemory:Unit2|\slowClock:counter[0]                   ; MainMemory:Unit2|\slowClock:counter[0]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.948      ;
; 0.682  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.949      ;
; 0.688  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.227      ; 2.101      ;
; 0.703  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]              ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.970      ;
+--------+----------------------------------------------------------+------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MainMemory:Unit2|clk_8th'                                                                                                                                                                                                          ;
+--------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                                                                          ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+--------------------------+--------------+------------+------------+
; -0.904 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_we_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.946      ; 1.294      ;
; -0.881 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_re_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.947      ; 1.318      ;
; -0.598 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_we_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.951      ; 1.605      ;
; -0.583 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_we_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.954      ; 1.623      ;
; -0.570 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_we_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.938      ; 1.620      ;
; -0.561 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_we_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.942      ; 1.633      ;
; -0.558 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.949      ; 1.643      ;
; -0.558 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_we_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.932      ; 1.626      ;
; -0.555 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_re_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.945      ; 1.642      ;
; -0.541 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_we_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.956      ; 1.667      ;
; -0.536 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.942      ; 1.658      ;
; -0.523 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_re_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.937      ; 1.666      ;
; -0.499 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.940      ; 1.693      ;
; -0.253 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_re_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.929      ; 1.928      ;
; -0.227 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_re_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.933      ; 1.958      ;
; -0.213 ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.945      ; 1.984      ;
; -0.201 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.946      ; 1.997      ;
; -0.185 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_re_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.923      ; 1.990      ;
; -0.180 ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.946      ; 2.018      ;
; -0.170 ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.945      ; 2.027      ;
; -0.163 ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.934      ; 2.023      ;
; -0.115 ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.945      ; 2.082      ;
; -0.041 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.946      ; 2.157      ;
; -0.037 ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.950      ; 2.165      ;
; -0.037 ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.946      ; 2.161      ;
; -0.026 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.949      ; 2.175      ;
; -0.015 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.942      ; 2.179      ;
; -0.007 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.942      ; 2.187      ;
; 0.017  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.950      ; 2.219      ;
; 0.038  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.949      ; 2.239      ;
; 0.048  ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.941      ; 2.241      ;
; 0.060  ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.952      ; 2.264      ;
; 0.075  ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.954      ; 2.281      ;
; 0.075  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.947      ; 2.274      ;
; 0.095  ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.941      ; 2.288      ;
; 0.102  ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.949      ; 2.303      ;
; 0.103  ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.935      ; 2.290      ;
; 0.109  ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.952      ; 2.313      ;
; 0.112  ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.957      ; 2.321      ;
; 0.113  ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.957      ; 2.322      ;
; 0.114  ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.954      ; 2.320      ;
; 0.124  ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.949      ; 2.325      ;
; 0.134  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.948      ; 2.334      ;
; 0.136  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.954      ; 2.342      ;
; 0.141  ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.935      ; 2.328      ;
; 0.141  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.936      ; 2.329      ;
; 0.144  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.951      ; 2.347      ;
; 0.148  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.953      ; 2.353      ;
; 0.153  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.931      ; 2.336      ;
; 0.156  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.951      ; 2.359      ;
; 0.158  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.932      ; 2.342      ;
; 0.159  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.938      ; 2.349      ;
; 0.161  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.943      ; 2.356      ;
; 0.161  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.939      ; 2.352      ;
; 0.164  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.935      ; 2.351      ;
; 0.165  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.941      ; 2.358      ;
; 0.166  ; datapath:Unit1|reg_file:U2|RFr1[2]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.943      ; 2.361      ;
; 0.170  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.927      ; 2.349      ;
; 0.178  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.939      ; 2.369      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.923      ; 2.356      ;
; 0.184  ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.941      ; 2.377      ;
; 0.191  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.956      ; 2.399      ;
; 0.201  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.929      ; 2.382      ;
; 0.203  ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.949      ; 2.404      ;
; 0.214  ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.952      ; 2.418      ;
; 0.216  ; datapath:Unit1|reg_file:U2|RFr1[9]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.950      ; 2.418      ;
; 0.218  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.917      ; 2.387      ;
; 0.226  ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.935      ; 2.413      ;
; 0.231  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.952      ; 2.435      ;
; 0.243  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.938      ; 2.433      ;
; 0.249  ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.954      ; 2.455      ;
; 0.256  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.947      ; 2.455      ;
; 0.265  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.955      ; 2.472      ;
; 0.280  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.950      ; 2.482      ;
; 0.281  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.951      ; 2.484      ;
; 0.285  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.939      ; 2.476      ;
; 0.292  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.933      ; 2.477      ;
; 0.296  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.954      ; 2.502      ;
; 0.296  ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.948      ; 2.496      ;
; 0.296  ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.943      ; 2.491      ;
; 0.298  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.932      ; 2.482      ;
; 0.299  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.957      ; 2.508      ;
; 0.304  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.943      ; 2.499      ;
; 0.313  ; datapath:Unit1|reg_file:U2|RFr1[0]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.947      ; 2.512      ;
; 0.314  ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.953      ; 2.519      ;
; 0.324  ; datapath:Unit1|reg_file:U2|RFr1[6]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.953      ; 2.529      ;
; 0.328  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.943      ; 2.523      ;
; 0.335  ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.951      ; 2.538      ;
; 0.337  ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.959      ; 2.548      ;
; 0.340  ; datapath:Unit1|reg_file:U2|RFr1[4]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.950      ; 2.542      ;
; 0.343  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.950      ; 2.545      ;
; 0.345  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.933      ; 2.530      ;
; 0.345  ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.939      ; 2.536      ;
; 0.347  ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.959      ; 2.558      ;
; 0.351  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.956      ; 2.559      ;
; 0.356  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.943      ; 2.551      ;
; 0.358  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.943      ; 2.553      ;
; 0.358  ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.929      ; 2.539      ;
; 0.364  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.955      ; 2.571      ;
; 0.368  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.957      ; 2.577      ;
+--------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock             ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+
; 1.342 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.014      ; 0.876      ;
; 1.347 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.005      ; 0.872      ;
; 1.357 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.019      ; 0.896      ;
; 1.360 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.015      ; 0.895      ;
; 1.541 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.018      ; 1.079      ;
; 1.628 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.020      ; 1.168      ;
; 1.636 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.019      ; 1.175      ;
; 1.656 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.034      ; 1.210      ;
; 1.705 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.018     ; 1.207      ;
; 1.777 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.118      ; 1.415      ;
; 1.778 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.082      ; 1.380      ;
; 1.870 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.013      ; 1.403      ;
; 1.900 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.069      ; 1.489      ;
; 1.957 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.001     ; 1.476      ;
; 1.985 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.012     ; 1.493      ;
; 2.309 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.012     ; 1.817      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'cpu_clk'                                                                                                                  ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.698 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 1.614      ;
; -0.698 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 1.614      ;
; -0.698 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 1.614      ;
; -0.698 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 1.614      ;
; -0.698 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 1.614      ;
; -0.698 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 1.614      ;
; -0.698 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 1.614      ;
; -0.698 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 1.614      ;
; -0.698 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 1.614      ;
; -0.698 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 1.614      ;
; -0.698 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 1.614      ;
; -0.698 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 1.614      ;
; -0.698 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 1.614      ;
; -0.698 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 1.614      ;
; -0.698 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 1.614      ;
; -0.698 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.082     ; 1.614      ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'cpu_clk'                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.214 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.080      ; 1.480      ;
; 1.214 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.080      ; 1.480      ;
; 1.214 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.080      ; 1.480      ;
; 1.214 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.080      ; 1.480      ;
; 1.214 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.080      ; 1.480      ;
; 1.214 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.080      ; 1.480      ;
; 1.214 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.080      ; 1.480      ;
; 1.214 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.080      ; 1.480      ;
; 1.214 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.080      ; 1.480      ;
; 1.214 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.080      ; 1.480      ;
; 1.214 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.080      ; 1.480      ;
; 1.214 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.080      ; 1.480      ;
; 1.214 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.080      ; 1.480      ;
; 1.214 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.080      ; 1.480      ;
; 1.214 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.080      ; 1.480      ;
; 1.214 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.080      ; 1.480      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'cpu_clk'                                                                     ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                     ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[0]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[10]         ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[11]         ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[12]         ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[13]         ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[14]         ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[15]         ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[1]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[2]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[3]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[4]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[5]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[6]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[7]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[8]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[16]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[17]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[18]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[19]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[20]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[21]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[22]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[23]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[24]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[25]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[26]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[27]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[28]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[29]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[30]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[31]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|clk_8th                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|main_mem_status            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|big_addr      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[4]  ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'MainMemory:Unit2|clk_8th'                                                                                                                                               ;
+--------+--------------+----------------+-----------------+--------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                    ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+-----------------+--------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_we_reg        ;
; 0.106  ; 0.341        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.106  ; 0.341        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg        ;
; 0.106  ; 0.341        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.106  ; 0.341        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ;
; 0.106  ; 0.341        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg       ;
; 0.106  ; 0.341        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_we_reg       ;
; 0.106  ; 0.341        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ;
; 0.106  ; 0.341        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_re_reg       ;
; 0.106  ; 0.341        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_we_reg       ;
; 0.106  ; 0.341        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 0.106  ; 0.341        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_re_reg        ;
; 0.106  ; 0.341        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_we_reg        ;
; 0.106  ; 0.341        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ;
; 0.106  ; 0.341        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_re_reg        ;
; 0.106  ; 0.341        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_we_reg        ;
; 0.107  ; 0.342        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 0.107  ; 0.342        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_re_reg        ;
; 0.107  ; 0.342        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_we_reg        ;
; 0.108  ; 0.343        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.108  ; 0.343        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ;
; 0.108  ; 0.343        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_re_reg       ;
; 0.108  ; 0.343        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_we_reg       ;
; 0.108  ; 0.343        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 0.108  ; 0.343        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_datain_reg0  ;
; 0.108  ; 0.343        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 0.108  ; 0.343        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 0.108  ; 0.343        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_re_reg        ;
; 0.108  ; 0.343        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_we_reg        ;
; 0.108  ; 0.343        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_datain_reg0   ;
; 0.109  ; 0.344        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                           ;
; 0.109  ; 0.344        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                          ;
; 0.109  ; 0.344        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                          ;
; 0.109  ; 0.344        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                          ;
; 0.109  ; 0.344        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                          ;
; 0.109  ; 0.344        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                           ;
; 0.109  ; 0.344        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                           ;
; 0.109  ; 0.344        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                           ;
; 0.109  ; 0.344        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                           ;
; 0.109  ; 0.344        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                           ;
; 0.109  ; 0.344        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 0.110  ; 0.345        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                           ;
; 0.110  ; 0.345        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                           ;
; 0.110  ; 0.345        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; 0.110  ; 0.345        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 0.111  ; 0.346        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                          ;
; 0.111  ; 0.346        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                          ;
; 0.111  ; 0.346        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                           ;
; 0.111  ; 0.346        ; 0.235          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; Unit2|clk_8th~clkctrl|inclk[0]                                                                                   ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; Unit2|clk_8th~clkctrl|outclk                                                                                     ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a12|clk0                                                     ;
+--------+--------------+----------------+-----------------+--------------------------+------------+------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|dataa          ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datac            ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|dataa            ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datac          ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.595 ; 0.595        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.599 ; 0.599        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.599 ; 0.599        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datac          ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.606 ; 0.606        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.609 ; 0.609        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|dataa            ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.613 ; 0.613        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.614 ; 0.614        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.614 ; 0.614        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.614 ; 0.614        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datac            ;
; 0.619 ; 0.619        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.619 ; 0.619        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|dataa          ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[13]|datac        ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[10]|datac        ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[4]|datad         ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datad        ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[15]|datad        ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datad         ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[5]|datad         ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[6]|datad         ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[2]|datad         ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[13] ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[0]|datad         ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datad        ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[1]|datad         ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datad         ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|dataa             ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datad        ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datad         ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[7]      ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[10]|datad            ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[13]|datad            ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[8]|datad             ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[9]|datad             ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux33~0|datac                ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[0]|datad             ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[1]|datad             ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[4]|datad             ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux1~0|datac                 ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[2]|datad             ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[3]|datad             ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[5]|datad             ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[6]|datad             ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[14]|datad            ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[15]|datad            ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datac            ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[11]|datad            ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[12]     ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[3]  ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[6]  ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[1]  ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[12] ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[10]     ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[9]      ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[8]      ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[0]      ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[1]      ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[4]      ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[2]      ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[3]      ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[5]      ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[6]      ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[14]     ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[15]     ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[11]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[11]     ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[15]     ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[14]     ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[0]      ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[2]      ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[3]      ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[4]      ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[5]      ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[6]      ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[1]      ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[10]     ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[8]      ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[9]      ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[12] ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[1]  ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[3]  ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_rst   ; cpu_clk    ; 1.922 ; 1.978 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_rst   ; cpu_clk    ; 0.847 ; 0.804 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_main_mem_clk    ; MainMemory:Unit2|clk_8th                   ; 5.646  ;        ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; D_mdout_bus[*]    ; MainMemory:Unit2|clk_8th                   ; 13.626 ; 13.420 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[0]   ; MainMemory:Unit2|clk_8th                   ; 12.419 ; 12.307 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[1]   ; MainMemory:Unit2|clk_8th                   ; 11.059 ; 11.092 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[2]   ; MainMemory:Unit2|clk_8th                   ; 11.974 ; 11.829 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[3]   ; MainMemory:Unit2|clk_8th                   ; 10.971 ; 11.067 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[4]   ; MainMemory:Unit2|clk_8th                   ; 11.473 ; 11.465 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[5]   ; MainMemory:Unit2|clk_8th                   ; 11.051 ; 11.006 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[6]   ; MainMemory:Unit2|clk_8th                   ; 11.935 ; 12.002 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[7]   ; MainMemory:Unit2|clk_8th                   ; 11.736 ; 11.792 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[8]   ; MainMemory:Unit2|clk_8th                   ; 10.451 ; 10.530 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[9]   ; MainMemory:Unit2|clk_8th                   ; 13.366 ; 13.213 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[10]  ; MainMemory:Unit2|clk_8th                   ; 11.693 ; 11.736 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[11]  ; MainMemory:Unit2|clk_8th                   ; 13.626 ; 13.420 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[12]  ; MainMemory:Unit2|clk_8th                   ; 12.733 ; 12.542 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[13]  ; MainMemory:Unit2|clk_8th                   ; 12.736 ; 12.585 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[14]  ; MainMemory:Unit2|clk_8th                   ; 10.651 ; 10.635 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[15]  ; MainMemory:Unit2|clk_8th                   ; 12.800 ; 12.657 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; cpu_output[*]     ; MainMemory:Unit2|clk_8th                   ; 13.376 ; 13.383 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[0]    ; MainMemory:Unit2|clk_8th                   ; 12.409 ; 12.297 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[1]    ; MainMemory:Unit2|clk_8th                   ; 11.069 ; 11.102 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[2]    ; MainMemory:Unit2|clk_8th                   ; 11.984 ; 11.839 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[3]    ; MainMemory:Unit2|clk_8th                   ; 11.203 ; 11.283 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[4]    ; MainMemory:Unit2|clk_8th                   ; 11.443 ; 11.435 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[5]    ; MainMemory:Unit2|clk_8th                   ; 10.906 ; 10.886 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[6]    ; MainMemory:Unit2|clk_8th                   ; 13.220 ; 13.383 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[7]    ; MainMemory:Unit2|clk_8th                   ; 11.746 ; 11.802 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[8]    ; MainMemory:Unit2|clk_8th                   ; 10.353 ; 10.410 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[9]    ; MainMemory:Unit2|clk_8th                   ; 13.376 ; 13.223 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[10]   ; MainMemory:Unit2|clk_8th                   ; 11.683 ; 11.726 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[11]   ; MainMemory:Unit2|clk_8th                   ; 13.138 ; 12.978 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[12]   ; MainMemory:Unit2|clk_8th                   ; 12.743 ; 12.552 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[13]   ; MainMemory:Unit2|clk_8th                   ; 13.330 ; 13.126 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[14]   ; MainMemory:Unit2|clk_8th                   ; 10.641 ; 10.625 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[15]   ; MainMemory:Unit2|clk_8th                   ; 12.810 ; 12.667 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; D_main_mem_clk    ; MainMemory:Unit2|clk_8th                   ;        ; 5.737  ; Fall       ; MainMemory:Unit2|clk_8th                   ;
; D_ALUs_s[*]       ; cpu_clk                                    ; 10.670 ; 10.665 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 10.013 ; 10.075 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 10.670 ; 10.665 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 8.228  ; 8.242  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 8.782  ; 8.730  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 11.964 ; 11.912 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 10.509 ; 10.562 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 10.509 ; 10.562 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 9.502  ; 9.453  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 8.932  ; 8.953  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 9.596  ; 9.559  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 9.458  ; 9.374  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 10.662 ; 10.557 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 9.468  ; 9.402  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 8.866  ; 8.850  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 10.662 ; 10.557 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 9.442  ; 9.398  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 8.065  ; 8.132  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 9.501  ; 9.444  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 9.501  ; 9.444  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 9.440  ; 9.361  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 9.730  ; 9.711  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 8.167  ; 8.174  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 9.730  ; 9.654  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 8.671  ; 8.734  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 9.614  ; 9.711  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 8.224  ; 8.260  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 13.189 ; 13.029 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 11.395 ; 11.389 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 10.830 ; 10.759 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 11.651 ; 11.662 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 12.793 ; 12.571 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 10.722 ; 10.824 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 10.658 ; 10.758 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 11.602 ; 11.635 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 12.157 ; 12.091 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 10.293 ; 10.418 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 11.356 ; 11.364 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 12.730 ; 12.764 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 10.390 ; 10.355 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 11.711 ; 11.604 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 10.665 ; 10.621 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 11.711 ; 11.740 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 13.189 ; 13.029 ; Rise       ; cpu_clk                                    ;
; D_big_addr        ; cpu_clk                                    ; 10.699 ; 10.595 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 11.443 ; 11.471 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 11.443 ; 11.471 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 10.177 ; 10.102 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 10.541 ; 10.456 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 9.708  ; 9.725  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[4]   ; cpu_clk                                    ; 10.277 ; 10.206 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[5]   ; cpu_clk                                    ; 9.682  ; 9.611  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 10.991 ; 10.817 ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 8.861  ; 8.817  ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 12.773 ; 12.785 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 12.687 ; 12.785 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 10.860 ; 10.789 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 11.651 ; 11.662 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 12.773 ; 12.551 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 10.732 ; 10.834 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 10.678 ; 10.778 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 11.602 ; 11.635 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 12.167 ; 12.101 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 10.303 ; 10.428 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 11.117 ; 11.144 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 10.906 ; 10.876 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 10.400 ; 10.365 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 9.403  ; 9.420  ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 10.471 ; 10.396 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 7.961  ; 8.006  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 8.326  ; 8.293  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 9.868  ; 9.729  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 8.284  ; 8.349  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 9.688  ; 9.904  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 9.282  ; 9.186  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 9.149  ; 9.047  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 8.191  ; 8.232  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 9.119  ; 9.271  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 10.471 ; 10.396 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 10.233 ; 10.084 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 9.715  ; 9.699  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 8.579  ; 8.631  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 9.216  ; 9.121  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 10.107 ; 9.841  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 9.322  ; 9.221  ; Rise       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.803  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.803  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.863 ; 13.786 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 14.395 ; 14.469 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.799 ; 10.821 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.186 ; 12.098 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.825 ; 12.718 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.300 ; 12.108 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.282 ; 12.080 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.928 ; 10.886 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.760 ; 11.758 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.960 ; 11.837 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.133 ; 12.991 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.487 ; 13.247 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.369 ; 11.323 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.619 ; 12.514 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 14.395 ; 14.469 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.337 ; 13.203 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.792 ; 10.794 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.981 ; 11.834 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.741  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.741  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.727 ; 13.743 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.566 ; 12.557 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.866 ; 11.838 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.521 ; 12.534 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.727 ; 13.510 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.363 ; 11.385 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.299 ; 11.375 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.523 ; 12.525 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.749 ; 12.686 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.077 ; 11.120 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.124 ; 12.157 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.670 ; 13.743 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.266 ; 11.213 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.113 ; 12.909 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.259 ; 10.242 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.569 ; 11.442 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.117 ; 10.928 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.235 ; 10.104 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.113 ; 12.909 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.839  ; 9.779  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.084 ; 9.980  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.212 ; 12.058 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.858 ; 13.953 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.858 ; 13.953 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.896 ; 11.868 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.521 ; 12.534 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.707 ; 13.490 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.373 ; 11.395 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.319 ; 11.395 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.523 ; 12.525 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.759 ; 12.696 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.087 ; 11.130 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.885 ; 11.937 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.846 ; 11.855 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.276 ; 11.223 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_main_mem_clk    ; MainMemory:Unit2|clk_8th                   ; 5.447  ;        ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; D_mdout_bus[*]    ; MainMemory:Unit2|clk_8th                   ; 10.070 ; 10.145 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[0]   ; MainMemory:Unit2|clk_8th                   ; 11.960 ; 11.851 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[1]   ; MainMemory:Unit2|clk_8th                   ; 10.655 ; 10.686 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[2]   ; MainMemory:Unit2|clk_8th                   ; 11.535 ; 11.394 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[3]   ; MainMemory:Unit2|clk_8th                   ; 10.572 ; 10.663 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[4]   ; MainMemory:Unit2|clk_8th                   ; 11.050 ; 11.041 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[5]   ; MainMemory:Unit2|clk_8th                   ; 10.640 ; 10.596 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[6]   ; MainMemory:Unit2|clk_8th                   ; 11.493 ; 11.557 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[7]   ; MainMemory:Unit2|clk_8th                   ; 11.306 ; 11.359 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[8]   ; MainMemory:Unit2|clk_8th                   ; 10.070 ; 10.145 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[9]   ; MainMemory:Unit2|clk_8th                   ; 12.871 ; 12.722 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[10]  ; MainMemory:Unit2|clk_8th                   ; 11.264 ; 11.303 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[11]  ; MainMemory:Unit2|clk_8th                   ; 13.118 ; 12.919 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[12]  ; MainMemory:Unit2|clk_8th                   ; 12.261 ; 12.077 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[13]  ; MainMemory:Unit2|clk_8th                   ; 12.264 ; 12.118 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[14]  ; MainMemory:Unit2|clk_8th                   ; 10.262 ; 10.245 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[15]  ; MainMemory:Unit2|clk_8th                   ; 12.325 ; 12.186 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; cpu_output[*]     ; MainMemory:Unit2|clk_8th                   ; 9.975  ; 10.029 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[0]    ; MainMemory:Unit2|clk_8th                   ; 11.950 ; 11.841 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[1]    ; MainMemory:Unit2|clk_8th                   ; 10.665 ; 10.696 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[2]    ; MainMemory:Unit2|clk_8th                   ; 11.545 ; 11.404 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[3]    ; MainMemory:Unit2|clk_8th                   ; 10.793 ; 10.869 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[4]    ; MainMemory:Unit2|clk_8th                   ; 11.020 ; 11.011 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[5]    ; MainMemory:Unit2|clk_8th                   ; 10.506 ; 10.487 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[6]    ; MainMemory:Unit2|clk_8th                   ; 12.778 ; 12.937 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[7]    ; MainMemory:Unit2|clk_8th                   ; 11.316 ; 11.369 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[8]    ; MainMemory:Unit2|clk_8th                   ; 9.975  ; 10.029 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[9]    ; MainMemory:Unit2|clk_8th                   ; 12.881 ; 12.732 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[10]   ; MainMemory:Unit2|clk_8th                   ; 11.254 ; 11.293 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[11]   ; MainMemory:Unit2|clk_8th                   ; 12.650 ; 12.494 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[12]   ; MainMemory:Unit2|clk_8th                   ; 12.271 ; 12.087 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[13]   ; MainMemory:Unit2|clk_8th                   ; 12.837 ; 12.639 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[14]   ; MainMemory:Unit2|clk_8th                   ; 10.252 ; 10.235 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[15]   ; MainMemory:Unit2|clk_8th                   ; 12.335 ; 12.196 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; D_main_mem_clk    ; MainMemory:Unit2|clk_8th                   ;        ; 5.532  ; Fall       ; MainMemory:Unit2|clk_8th                   ;
; D_ALUs_s[*]       ; cpu_clk                                    ; 9.659  ; 9.716  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 9.659  ; 9.716  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 10.289 ; 10.283 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 7.945  ; 7.956  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 8.478  ; 8.425  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 11.532 ; 11.479 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 8.621  ; 8.640  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 10.189 ; 10.241 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 9.168  ; 9.119  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 8.621  ; 8.640  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 9.258  ; 9.221  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 9.126  ; 9.044  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 8.558  ; 8.541  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 9.136  ; 9.071  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 8.558  ; 8.541  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 10.281 ; 10.179 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 9.110  ; 9.067  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 7.789  ; 7.852  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 9.110  ; 9.033  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 9.168  ; 9.112  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 9.110  ; 9.033  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 7.887  ; 7.892  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 7.887  ; 7.892  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 9.386  ; 9.312  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 8.371  ; 8.430  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 9.276  ; 9.368  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 7.940  ; 7.974  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 8.431  ; 8.333  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 10.427 ; 10.498 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 9.755  ; 9.693  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 10.359 ; 10.369 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 11.664 ; 11.457 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 10.010 ; 10.016 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 9.653  ; 9.650  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 10.492 ; 10.510 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 11.072 ; 11.028 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 9.084  ; 9.239  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 10.482 ; 10.365 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 11.659 ; 11.797 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 9.548  ; 9.537  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 9.395  ; 9.329  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 8.431  ; 8.333  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 9.848  ; 9.864  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 11.071 ; 11.041 ; Rise       ; cpu_clk                                    ;
; D_big_addr        ; cpu_clk                                    ; 10.317 ; 10.215 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 9.341  ; 9.271  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 11.086 ; 11.116 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 9.819  ; 9.745  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 10.166 ; 10.082 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 9.368  ; 9.382  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[4]   ; cpu_clk                                    ; 9.962  ; 9.896  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[5]   ; cpu_clk                                    ; 9.341  ; 9.271  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 10.597 ; 10.429 ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 8.554  ; 8.510  ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 9.094  ; 9.249  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 11.719 ; 11.894 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 9.785  ; 9.723  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 10.359 ; 10.369 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 11.644 ; 11.437 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 10.020 ; 10.026 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 9.673  ; 9.670  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 10.492 ; 10.510 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 11.082 ; 11.038 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 9.094  ; 9.249  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 10.253 ; 10.153 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 9.854  ; 9.927  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 9.558  ; 9.547  ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 9.072  ; 9.087  ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 7.687  ; 7.728  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 7.687  ; 7.728  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 8.037  ; 8.005  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 9.521  ; 9.386  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 7.998  ; 8.059  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 9.345  ; 9.552  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 8.957  ; 8.864  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 8.829  ; 8.730  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 7.911  ; 7.949  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 8.799  ; 8.943  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 10.098 ; 10.025 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 9.871  ; 9.727  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 9.374  ; 9.357  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 8.280  ; 8.329  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 8.892  ; 8.799  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 9.748  ; 9.491  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 8.995  ; 8.897  ; Rise       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.597  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.597  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.862 ; 11.891 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.389 ; 10.389 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.395 ; 10.414 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.726 ; 11.639 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.339 ; 12.234 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.835 ; 11.650 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.820 ; 11.624 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.519 ; 10.477 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.320 ; 11.316 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.489 ; 11.369 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.634 ; 12.496 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.974 ; 12.742 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.941 ; 10.896 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.142 ; 12.040 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.901 ; 13.974 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.830 ; 12.701 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.389 ; 10.389 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.530 ; 11.387 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.535  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.535  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.660 ; 10.699 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.870 ; 11.876 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.373 ; 11.311 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.711 ; 11.722 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.617 ; 12.475 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.892 ; 10.912 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.820 ; 10.895 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.008 ; 12.008 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.226 ; 12.153 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.660 ; 10.699 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.623 ; 11.651 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.202 ; 13.274 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.820 ; 10.757 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.466  ; 9.406  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.875  ; 9.857  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.134 ; 11.010 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.699 ; 10.517 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.851  ; 9.723  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.615 ; 12.418 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.466  ; 9.406  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.707  ; 9.606  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.729 ; 11.579 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.670 ; 10.709 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.162 ; 13.272 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.403 ; 11.341 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.711 ; 11.722 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.597 ; 12.455 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.902 ; 10.922 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.840 ; 10.915 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.008 ; 12.008 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.236 ; 12.163 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.670 ; 10.709 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.394 ; 11.439 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.397 ; 11.404 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.830 ; 10.767 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.930  ; 8.853  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.961  ; 9.864  ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.958  ; 9.861  ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 10.140 ; 10.043 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.971  ; 9.874  ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.930  ; 8.853  ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 10.165 ; 10.088 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 11.074 ; 11.091 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 10.184 ; 10.087 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.825  ; 9.748  ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 10.163 ; 10.066 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.889  ; 9.792  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.694  ; 9.597  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 10.165 ; 10.088 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.694  ; 9.597  ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.796  ; 9.719  ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.971  ; 9.874  ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.626  ; 8.549  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.584  ; 9.487  ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.581  ; 9.484  ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 9.756  ; 9.659  ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.593  ; 9.496  ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.626  ; 8.549  ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 9.812  ; 9.735  ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 10.736 ; 10.753 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.798  ; 9.701  ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.486  ; 9.409  ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.778  ; 9.681  ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.515  ; 9.418  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.327  ; 9.230  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.812  ; 9.735  ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.327  ; 9.230  ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.458  ; 9.381  ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.593  ; 9.496  ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.930     ; 9.007     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.995     ; 10.092    ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.992     ; 10.089    ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 10.098    ; 10.195    ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.998     ; 10.095    ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.930     ; 9.007     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 10.212    ; 10.289    ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 11.240    ; 11.223    ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 10.204    ; 10.301    ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.897     ; 9.974     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 10.183    ; 10.280    ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.858     ; 9.955     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.734     ; 9.831     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 10.212    ; 10.289    ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.734     ; 9.831     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.864     ; 9.941     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.998     ; 10.095    ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.623     ; 8.700     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.613     ; 9.710     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.610     ; 9.707     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 9.711     ; 9.808     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.615     ; 9.712     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.623     ; 8.700     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 9.854     ; 9.931     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 10.896    ; 10.879    ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.813     ; 9.910     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.552     ; 9.629     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.793     ; 9.890     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.481     ; 9.578     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.362     ; 9.459     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.854     ; 9.931     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.362     ; 9.459     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.520     ; 9.597     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.615     ; 9.712     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                          ;
+------------+-----------------+--------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                 ; Note                                           ;
+------------+-----------------+--------------------------------------------+------------------------------------------------+
; 144.28 MHz ; 144.28 MHz      ; cpu_clk                                    ;                                                ;
; 340.14 MHz ; 274.05 MHz      ; MainMemory:Unit2|clk_8th                   ; limit due to minimum period restriction (tmin) ;
; 400.48 MHz ; 182.82 MHz      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; limit due to hold check                        ;
+------------+-----------------+--------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -5.931 ; -1507.403     ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -3.816 ; -98.955       ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -2.690 ; -33.789       ;
; MainMemory:Unit2|clk_8th                   ; -2.125 ; -54.982       ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -2.745 ; -39.690       ;
; cpu_clk                                    ; -2.601 ; -10.175       ;
; MainMemory:Unit2|clk_8th                   ; -0.840 ; -8.520        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 1.339  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; cpu_clk ; -0.532 ; -8.512             ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; cpu_clk ; 1.114 ; 0.000              ;
+---------+-------+--------------------+


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                    ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -3.000 ; -593.270      ;
; MainMemory:Unit2|clk_8th                   ; -2.649 ; -127.152      ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.444  ; 0.000         ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.465  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cpu_clk'                                                                                                                                                                       ;
+--------+---------------------------------------------+--------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                          ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -5.931 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[3]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 6.498      ;
; -5.421 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[2]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.988      ;
; -5.316 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[3]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.883      ;
; -5.312 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[2]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.879      ;
; -5.302 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[9]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.869      ;
; -5.266 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.833      ;
; -5.223 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[12]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.790      ;
; -5.201 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[15]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.768      ;
; -5.172 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[12]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.739      ;
; -5.166 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[14]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.733      ;
; -5.161 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.728      ;
; -5.158 ; datapath:Unit1|reg_file:U2|tmp_rf[8][2]     ; datapath:Unit1|reg_file:U2|RFr1[2]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.225     ; 5.724      ;
; -5.135 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[13]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.702      ;
; -5.124 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[13]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.691      ;
; -5.118 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[10]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.685      ;
; -5.095 ; datapath:Unit1|reg_file:U2|tmp_rf[2][10]    ; datapath:Unit1|reg_file:U2|RFr1[10]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.234     ; 5.652      ;
; -5.078 ; datapath:Unit1|reg_file:U2|tmp_rf[8][1]     ; datapath:Unit1|reg_file:U2|RFr1[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.228     ; 5.641      ;
; -5.066 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[7]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.633      ;
; -5.064 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[15]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.631      ;
; -5.059 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[14]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.626      ;
; -5.029 ; datapath:Unit1|reg_file:U2|tmp_rf[0][1]     ; datapath:Unit1|reg_file:U2|RFr2[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.083     ; 5.945      ;
; -4.977 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[10]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.544      ;
; -4.973 ; datapath:Unit1|reg_file:U2|tmp_rf[10][2]    ; datapath:Unit1|reg_file:U2|RFr1[2]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.233     ; 5.531      ;
; -4.971 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[8]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.538      ;
; -4.945 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[6]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.512      ;
; -4.942 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[6]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.509      ;
; -4.923 ; datapath:Unit1|reg_file:U2|tmp_rf[4][3]     ; datapath:Unit1|reg_file:U2|RFr1[3]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.228     ; 5.486      ;
; -4.922 ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr2[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.089     ; 5.832      ;
; -4.908 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[5]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.475      ;
; -4.906 ; datapath:Unit1|reg_file:U2|tmp_rf[10][14]   ; datapath:Unit1|reg_file:U2|RFr1[14]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.227     ; 5.470      ;
; -4.899 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[4]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.466      ;
; -4.892 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[11]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.459      ;
; -4.877 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[8]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.444      ;
; -4.872 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[5]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.439      ;
; -4.867 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[0]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.434      ;
; -4.862 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[7]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.429      ;
; -4.846 ; datapath:Unit1|reg_file:U2|tmp_rf[1][12]    ; datapath:Unit1|reg_file:U2|RFr1[12]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.234     ; 5.403      ;
; -4.835 ; datapath:Unit1|reg_file:U2|tmp_rf[10][1]    ; datapath:Unit1|reg_file:U2|RFr1[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.232     ; 5.394      ;
; -4.791 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[12]~_Duplicate_1 ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.076     ; 5.714      ;
; -4.762 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[0]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.329      ;
; -4.757 ; datapath:Unit1|reg_file:U2|tmp_rf[2][14]    ; datapath:Unit1|reg_file:U2|RFr1[14]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.234     ; 5.314      ;
; -4.746 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[4]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.313      ;
; -4.740 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[12]~_Duplicate_1 ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.076     ; 5.663      ;
; -4.729 ; datapath:Unit1|reg_file:U2|tmp_rf[5][13]    ; datapath:Unit1|reg_file:U2|RFr1[13]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.231     ; 5.289      ;
; -4.688 ; datapath:Unit1|reg_file:U2|tmp_rf[10][10]   ; datapath:Unit1|reg_file:U2|RFr1[10]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.227     ; 5.252      ;
; -4.682 ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl     ; datapath:Unit1|reg_file:U2|tmp_rf[8][1]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.074     ; 5.607      ;
; -4.682 ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl     ; datapath:Unit1|reg_file:U2|tmp_rf[8][11]         ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.074     ; 5.607      ;
; -4.682 ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl     ; datapath:Unit1|reg_file:U2|tmp_rf[8][9]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.074     ; 5.607      ;
; -4.682 ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl     ; datapath:Unit1|reg_file:U2|tmp_rf[8][7]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.074     ; 5.607      ;
; -4.682 ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl     ; datapath:Unit1|reg_file:U2|tmp_rf[8][3]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.074     ; 5.607      ;
; -4.682 ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl     ; datapath:Unit1|reg_file:U2|tmp_rf[8][15]         ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.074     ; 5.607      ;
; -4.646 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[11]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.224     ; 5.213      ;
; -4.639 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[9]~_Duplicate_1  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.076     ; 5.562      ;
; -4.615 ; datapath:Unit1|reg_file:U2|tmp_rf[0][5]     ; datapath:Unit1|reg_file:U2|RFr1[5]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.231     ; 5.175      ;
; -4.608 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.583     ; 3.014      ;
; -4.608 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.583     ; 3.014      ;
; -4.608 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.583     ; 3.014      ;
; -4.608 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.583     ; 3.014      ;
; -4.608 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.583     ; 3.014      ;
; -4.608 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.583     ; 3.014      ;
; -4.608 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.583     ; 3.014      ;
; -4.608 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.583     ; 3.014      ;
; -4.608 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.583     ; 3.014      ;
; -4.608 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.583     ; 3.014      ;
; -4.608 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.583     ; 3.014      ;
; -4.608 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.583     ; 3.014      ;
; -4.608 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.583     ; 3.014      ;
; -4.608 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.583     ; 3.014      ;
; -4.608 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.583     ; 3.014      ;
; -4.608 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.583     ; 3.014      ;
; -4.607 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; datapath:Unit1|reg_file:U2|tmp_rf[12][5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.571     ; 3.025      ;
; -4.603 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.008      ;
; -4.603 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.008      ;
; -4.603 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.008      ;
; -4.603 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.008      ;
; -4.603 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.008      ;
; -4.603 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.008      ;
; -4.603 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.008      ;
; -4.603 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.008      ;
; -4.603 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.008      ;
; -4.603 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.008      ;
; -4.603 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.008      ;
; -4.603 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.008      ;
; -4.603 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.008      ;
; -4.603 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.008      ;
; -4.603 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.008      ;
; -4.603 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.008      ;
; -4.599 ; datapath:Unit1|reg_file:U2|tmp_rf[4][5]     ; datapath:Unit1|reg_file:U2|RFr1[5]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.229     ; 5.161      ;
; -4.589 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[11][7]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.831     ; 2.747      ;
; -4.589 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[3][7]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.831     ; 2.747      ;
; -4.582 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[2]~_Duplicate_1  ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.072     ; 5.509      ;
; -4.581 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; datapath:Unit1|reg_file:U2|tmp_rf[13][5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.570     ; 3.000      ;
; -4.581 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.562     ; 3.008      ;
; -4.581 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.562     ; 3.008      ;
; -4.581 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.562     ; 3.008      ;
; -4.581 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.562     ; 3.008      ;
; -4.581 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.562     ; 3.008      ;
; -4.581 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.562     ; 3.008      ;
; -4.581 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.562     ; 3.008      ;
; -4.581 ; datapath:Unit1|alu:U3|alu_tmp[11]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.562     ; 3.008      ;
+--------+---------------------------------------------+--------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                  ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -3.816 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.039      ; 6.037      ;
; -3.815 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.039      ; 6.036      ;
; -3.794 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.039      ; 6.015      ;
; -3.772 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.039      ; 5.993      ;
; -3.758 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.041      ; 5.981      ;
; -3.751 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.039      ; 5.972      ;
; -3.744 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.039      ; 5.965      ;
; -3.737 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.043      ; 5.962      ;
; -3.712 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.041      ; 5.935      ;
; -3.709 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.041      ; 5.932      ;
; -3.683 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.044      ; 5.722      ;
; -3.682 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.044      ; 5.721      ;
; -3.676 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.165      ; 5.909      ;
; -3.675 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.165      ; 5.908      ;
; -3.661 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.044      ; 5.700      ;
; -3.654 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.165      ; 5.887      ;
; -3.650 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.038      ; 5.870      ;
; -3.649 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.038      ; 5.869      ;
; -3.639 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.044      ; 5.678      ;
; -3.632 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.165      ; 5.865      ;
; -3.628 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.038      ; 5.848      ;
; -3.625 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.046      ; 5.666      ;
; -3.618 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.044      ; 5.657      ;
; -3.618 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.167      ; 5.853      ;
; -3.611 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.044      ; 5.650      ;
; -3.611 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.165      ; 5.844      ;
; -3.606 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.038      ; 5.826      ;
; -3.604 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.048      ; 5.647      ;
; -3.604 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.165      ; 5.837      ;
; -3.597 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.169      ; 5.834      ;
; -3.592 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.040      ; 5.814      ;
; -3.585 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.038      ; 5.805      ;
; -3.579 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.046      ; 5.620      ;
; -3.578 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.038      ; 5.798      ;
; -3.576 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.046      ; 5.617      ;
; -3.572 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.167      ; 5.807      ;
; -3.571 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.042      ; 5.795      ;
; -3.569 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.167      ; 5.804      ;
; -3.563 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.042      ; 5.794      ;
; -3.563 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.035      ; 5.782      ;
; -3.562 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.042      ; 5.793      ;
; -3.562 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.035      ; 5.781      ;
; -3.546 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.040      ; 5.768      ;
; -3.543 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.039      ; 5.764      ;
; -3.543 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.040      ; 5.765      ;
; -3.542 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.039      ; 5.763      ;
; -3.541 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.042      ; 5.772      ;
; -3.541 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.035      ; 5.760      ;
; -3.535 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.038      ; 5.760      ;
; -3.534 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.038      ; 5.759      ;
; -3.529 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.042      ; 5.754      ;
; -3.528 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.042      ; 5.753      ;
; -3.525 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.030      ; 5.737      ;
; -3.524 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.041      ; 5.753      ;
; -3.524 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.030      ; 5.736      ;
; -3.523 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.041      ; 5.752      ;
; -3.521 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.039      ; 5.742      ;
; -3.519 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.042      ; 5.750      ;
; -3.519 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.035      ; 5.738      ;
; -3.517 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.043      ; 5.742      ;
; -3.513 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.038      ; 5.738      ;
; -3.507 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.039      ; 5.728      ;
; -3.507 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.042      ; 5.732      ;
; -3.505 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.044      ; 5.738      ;
; -3.505 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.037      ; 5.726      ;
; -3.503 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.030      ; 5.715      ;
; -3.502 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.041      ; 5.731      ;
; -3.501 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.028      ; 5.711      ;
; -3.500 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.043      ; 5.725      ;
; -3.500 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.028      ; 5.710      ;
; -3.499 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.039      ; 5.720      ;
; -3.498 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.042      ; 5.729      ;
; -3.498 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.035      ; 5.717      ;
; -3.492 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.043      ; 5.717      ;
; -3.491 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.042      ; 5.722      ;
; -3.491 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.035      ; 5.710      ;
; -3.491 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.038      ; 5.716      ;
; -3.487 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.043      ; 5.712      ;
; -3.485 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.041      ; 5.708      ;
; -3.485 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.042      ; 5.710      ;
; -3.484 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.046      ; 5.719      ;
; -3.484 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.039      ; 5.707      ;
; -3.481 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.030      ; 5.693      ;
; -3.480 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.041      ; 5.709      ;
; -3.479 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.028      ; 5.689      ;
; -3.478 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.039      ; 5.699      ;
; -3.477 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.043      ; 5.702      ;
; -3.477 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.040      ; 5.704      ;
; -3.471 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.039      ; 5.692      ;
; -3.471 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.044      ; 5.698      ;
; -3.470 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.038      ; 5.695      ;
; -3.467 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.032      ; 5.681      ;
; -3.466 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.043      ; 5.697      ;
; -3.464 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.043      ; 5.689      ;
; -3.464 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.042      ; 5.689      ;
; -3.463 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.038      ; 5.688      ;
; -3.460 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.030      ; 5.672      ;
; -3.459 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.044      ; 5.692      ;
; -3.459 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.037      ; 5.680      ;
; -3.459 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.041      ; 5.688      ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock             ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+
; -2.690 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.448     ; 1.784      ;
; -2.438 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.390     ; 1.467      ;
; -2.372 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.444     ; 1.448      ;
; -2.364 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.452     ; 1.458      ;
; -2.320 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.380     ; 1.372      ;
; -2.262 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.430     ; 1.387      ;
; -2.181 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.361     ; 1.402      ;
; -2.068 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.450     ; 1.175      ;
; -2.045 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.408     ; 1.180      ;
; -2.021 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.423     ; 1.149      ;
; -2.012 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.421     ; 1.141      ;
; -1.944 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.425     ; 1.076      ;
; -1.861 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.424     ; 0.870      ;
; -1.757 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.429     ; 0.870      ;
; -1.729 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.430     ; 0.849      ;
; -1.725 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.435     ; 0.847      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MainMemory:Unit2|clk_8th'                                                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                          ; Launch Clock                            ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------------------+--------------+------------+------------+
; -2.125 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.114      ; 2.769      ;
; -2.070 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.121      ; 2.721      ;
; -2.010 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.048      ; 2.588      ;
; -1.996 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.051      ; 2.577      ;
; -1.988 ; ctrl_unit:Unit0|IR:U2|IRout[9]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.127      ; 2.645      ;
; -1.946 ; ctrl_unit:Unit0|IR:U2|dir_addr[1]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.111      ; 2.587      ;
; -1.940 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.108     ; 2.763      ;
; -1.940 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.108     ; 2.763      ;
; -1.940 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.108     ; 2.763      ;
; -1.940 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.108     ; 2.763      ;
; -1.940 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.108     ; 2.763      ;
; -1.940 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.108     ; 2.763      ;
; -1.940 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.108     ; 2.763      ;
; -1.940 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.108     ; 2.763      ;
; -1.940 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                          ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.108     ; 2.763      ;
; -1.940 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                          ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.108     ; 2.763      ;
; -1.939 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.107     ; 2.763      ;
; -1.939 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_re_reg  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                           ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.107     ; 2.763      ;
; -1.939 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_re_reg ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                          ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.107     ; 2.763      ;
; -1.939 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_re_reg ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                          ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.107     ; 2.763      ;
; -1.939 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_re_reg ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                          ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.107     ; 2.763      ;
; -1.939 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_re_reg ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                          ; MainMemory:Unit2|clk_8th                ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.107     ; 2.763      ;
; -1.922 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.109      ; 2.561      ;
; -1.911 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.112      ; 2.553      ;
; -1.902 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.111      ; 2.543      ;
; -1.895 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.096      ; 2.521      ;
; -1.893 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.090      ; 2.513      ;
; -1.883 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.099      ; 2.512      ;
; -1.879 ; ctrl_unit:Unit0|IR:U2|dir_addr[3]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.157      ; 2.566      ;
; -1.875 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.127      ; 2.532      ;
; -1.873 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.132      ; 2.535      ;
; -1.866 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.130      ; 2.526      ;
; -1.861 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.129      ; 2.520      ;
; -1.861 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.117      ; 2.508      ;
; -1.851 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.108      ; 2.489      ;
; -1.848 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.126      ; 2.504      ;
; -1.847 ; ctrl_unit:Unit0|IR:U2|dir_addr[2]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.113      ; 2.490      ;
; -1.844 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.106      ; 2.480      ;
; -1.837 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.135      ; 2.502      ;
; -1.830 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.147      ; 2.507      ;
; -1.815 ; ctrl_unit:Unit0|IR:U2|dir_addr[2]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.097      ; 2.442      ;
; -1.811 ; ctrl_unit:Unit0|IR:U2|dir_addr[2]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.110      ; 2.451      ;
; -1.810 ; ctrl_unit:Unit0|IR:U2|dir_addr[2]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.091      ; 2.431      ;
; -1.809 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.148      ; 2.487      ;
; -1.794 ; ctrl_unit:Unit0|IR:U2|dir_addr[2]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.112      ; 2.436      ;
; -1.786 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.145      ; 2.461      ;
; -1.786 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.139      ; 2.455      ;
; -1.782 ; ctrl_unit:Unit0|IR:U2|dir_addr[2]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.107      ; 2.419      ;
; -1.768 ; ctrl_unit:Unit0|IR:U2|IRout[9]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.105      ; 2.403      ;
; -1.758 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.038      ; 2.326      ;
; -1.752 ; ctrl_unit:Unit0|IR:U2|dir_addr[2]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.100      ; 2.382      ;
; -1.742 ; ctrl_unit:Unit0|IR:U2|IRout[9]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.126      ; 2.398      ;
; -1.737 ; ctrl_unit:Unit0|IR:U2|IRout[11]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.082      ; 2.349      ;
; -1.733 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.032      ; 2.295      ;
; -1.732 ; ctrl_unit:Unit0|IR:U2|IRout[9]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.118      ; 2.380      ;
; -1.729 ; ctrl_unit:Unit0|IR:U2|IRout[8]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.114      ; 2.373      ;
; -1.727 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.041      ; 2.298      ;
; -1.726 ; ctrl_unit:Unit0|IR:U2|dir_addr[1]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.089      ; 2.345      ;
; -1.725 ; ctrl_unit:Unit0|IR:U2|IRout[9]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.111      ; 2.366      ;
; -1.717 ; ctrl_unit:Unit0|IR:U2|IRout[8]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.133      ; 2.380      ;
; -1.710 ; ctrl_unit:Unit0|IR:U2|IRout[9]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.124      ; 2.364      ;
; -1.706 ; ctrl_unit:Unit0|IR:U2|IRout[8]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.136      ; 2.372      ;
; -1.705 ; ctrl_unit:Unit0|IR:U2|IRout[8]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.123      ; 2.358      ;
; -1.700 ; ctrl_unit:Unit0|IR:U2|IRout[9]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.121      ; 2.351      ;
; -1.700 ; ctrl_unit:Unit0|IR:U2|dir_addr[1]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.110      ; 2.340      ;
; -1.697 ; ctrl_unit:Unit0|IR:U2|IRout[8]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.135      ; 2.362      ;
; -1.693 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.053      ; 2.276      ;
; -1.690 ; ctrl_unit:Unit0|IR:U2|IRout[8]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.120      ; 2.340      ;
; -1.690 ; ctrl_unit:Unit0|IR:U2|dir_addr[1]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.102      ; 2.322      ;
; -1.689 ; ctrl_unit:Unit0|IR:U2|IRout[11]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.081      ; 2.300      ;
; -1.688 ; ctrl_unit:Unit0|IR:U2|IRout[8]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.127      ; 2.345      ;
; -1.683 ; ctrl_unit:Unit0|IR:U2|dir_addr[1]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.095      ; 2.308      ;
; -1.674 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.045      ; 2.249      ;
; -1.668 ; ctrl_unit:Unit0|IR:U2|dir_addr[1]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.108      ; 2.306      ;
; -1.666 ; ctrl_unit:Unit0|IR:U2|dir_addr[5]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.054      ; 2.250      ;
; -1.658 ; ctrl_unit:Unit0|IR:U2|dir_addr[1]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.105      ; 2.293      ;
; -1.639 ; ctrl_unit:Unit0|IR:U2|IRout[8]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.130      ; 2.299      ;
; -1.636 ; ctrl_unit:Unit0|IR:U2|dir_addr[3]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.148      ; 2.314      ;
; -1.627 ; ctrl_unit:Unit0|IR:U2|dir_addr[3]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.154      ; 2.311      ;
; -1.626 ; ctrl_unit:Unit0|IR:U2|dir_addr[3]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.156      ; 2.312      ;
; -1.623 ; ctrl_unit:Unit0|IR:U2|dir_addr[3]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.151      ; 2.304      ;
; -1.621 ; ctrl_unit:Unit0|IR:U2|dir_addr[3]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.135      ; 2.286      ;
; -1.596 ; ctrl_unit:Unit0|IR:U2|dir_addr[0]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.103      ; 2.229      ;
; -1.584 ; ctrl_unit:Unit0|IR:U2|IRout[9]                                                                             ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.114      ; 2.228      ;
; -1.569 ; ctrl_unit:Unit0|IR:U2|dir_addr[3]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.141      ; 2.240      ;
; -1.532 ; ctrl_unit:Unit0|IR:U2|dir_addr[4]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.102      ; 2.164      ;
; -1.527 ; ctrl_unit:Unit0|IR:U2|dir_addr[6]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.124      ; 2.181      ;
; -1.525 ; ctrl_unit:Unit0|IR:U2|dir_addr[4]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.095      ; 2.150      ;
; -1.516 ; ctrl_unit:Unit0|IR:U2|dir_addr[4]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.098      ; 2.144      ;
; -1.515 ; ctrl_unit:Unit0|IR:U2|dir_addr[4]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.111      ; 2.156      ;
; -1.503 ; ctrl_unit:Unit0|IR:U2|dir_addr[4]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.089      ; 2.122      ;
; -1.502 ; ctrl_unit:Unit0|IR:U2|dir_addr[4]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.108      ; 2.140      ;
; -1.500 ; ctrl_unit:Unit0|IR:U2|dir_addr[4]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.110      ; 2.140      ;
; -1.484 ; ctrl_unit:Unit0|IR:U2|IRout[11]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.079      ; 2.093      ;
; -1.466 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.142      ; 2.138      ;
; -1.466 ; ctrl_unit:Unit0|IR:U2|dir_addr[2]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.104      ; 2.100      ;
; -1.460 ; ctrl_unit:Unit0|IR:U2|IRout[11]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.060      ; 2.050      ;
; -1.447 ; ctrl_unit:Unit0|IR:U2|IRout[11]                                                                            ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.076      ; 2.053      ;
; -1.444 ; ctrl_unit:Unit0|IR:U2|dir_addr[7]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.019      ; 1.993      ;
; -1.438 ; ctrl_unit:Unit0|IR:U2|dir_addr[7]                                                                          ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; MainMemory:Unit2|clk_8th ; 0.500        ; 0.032      ; 2.000      ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                                                              ;
+--------+--------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                               ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -2.745 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.439      ; 2.907      ;
; -2.612 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.277      ; 2.878      ;
; -2.514 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.275      ; 2.974      ;
; -2.486 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.283      ; 3.010      ;
; -2.457 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.277      ; 3.033      ;
; -2.414 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.537      ; 3.336      ;
; -2.364 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.296      ; 3.145      ;
; -2.314 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.253      ; 3.152      ;
; -2.288 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.294      ; 3.219      ;
; -2.285 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.274      ; 3.202      ;
; -2.235 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.439      ; 2.937      ;
; -2.212 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.293      ; 3.294      ;
; -2.149 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.296      ; 3.360      ;
; -2.144 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.277      ; 2.866      ;
; -2.104 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.283      ; 2.912      ;
; -2.100 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.275      ; 2.908      ;
; -2.079 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.271      ; 3.405      ;
; -1.999 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.296      ; 3.030      ;
; -1.990 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.537      ; 3.280      ;
; -1.972 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.277      ; 3.038      ;
; -1.938 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.253      ; 3.048      ;
; -1.891 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.284      ; 3.606      ;
; -1.865 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.274      ; 3.142      ;
; -1.850 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.270      ; 3.633      ;
; -1.764 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.294      ; 3.263      ;
; -1.759 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.293      ; 3.267      ;
; -1.710 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.296      ; 3.319      ;
; -1.589 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.271      ; 3.415      ;
; -1.557 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.283      ; 3.939      ;
; -1.427 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.284      ; 3.590      ;
; -1.326 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.270      ; 3.677      ;
; -1.093 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.283      ; 3.923      ;
; -0.631 ; datapath:Unit1|reg_file:U2|RFr2[5]               ; datapath:Unit1|alu:U3|alu_tmp[5]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.587      ; 1.986      ;
; -0.598 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.612      ; 2.044      ;
; -0.598 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.612      ; 2.044      ;
; -0.598 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.612      ; 2.044      ;
; -0.598 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.612      ; 2.044      ;
; -0.598 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.612      ; 2.044      ;
; -0.598 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.612      ; 2.044      ;
; -0.598 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.612      ; 2.044      ;
; -0.598 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.612      ; 2.044      ;
; -0.598 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.612      ; 2.044      ;
; -0.598 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.612      ; 2.044      ;
; -0.598 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.612      ; 2.044      ;
; -0.598 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.612      ; 2.044      ;
; -0.598 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.612      ; 2.044      ;
; -0.598 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.612      ; 2.044      ;
; -0.598 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.612      ; 2.044      ;
; -0.598 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.612      ; 2.044      ;
; -0.580 ; datapath:Unit1|reg_file:U2|RFr2[11]              ; datapath:Unit1|alu:U3|alu_tmp[11]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.560      ; 2.010      ;
; -0.529 ; datapath:Unit1|reg_file:U2|RFr1[12]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[12]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.749      ; 2.250      ;
; -0.502 ; datapath:Unit1|reg_file:U2|RFr2[3]               ; datapath:Unit1|alu:U3|alu_tmp[3]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.582      ; 2.110      ;
; -0.461 ; datapath:Unit1|reg_file:U2|RFr2[12]              ; datapath:Unit1|alu:U3|alu_tmp[12]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.746      ; 2.315      ;
; -0.388 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.475      ; 2.117      ;
; -0.388 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.475      ; 2.117      ;
; -0.388 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.475      ; 2.117      ;
; -0.388 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.475      ; 2.117      ;
; -0.388 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.475      ; 2.117      ;
; -0.388 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.475      ; 2.117      ;
; -0.388 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.475      ; 2.117      ;
; -0.388 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.475      ; 2.117      ;
; -0.388 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.475      ; 2.117      ;
; -0.388 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.475      ; 2.117      ;
; -0.388 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.475      ; 2.117      ;
; -0.388 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.475      ; 2.117      ;
; -0.388 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.475      ; 2.117      ;
; -0.388 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.475      ; 2.117      ;
; -0.388 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.475      ; 2.117      ;
; -0.388 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.475      ; 2.117      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.476      ; 2.147      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.476      ; 2.147      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.476      ; 2.147      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.476      ; 2.147      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.476      ; 2.147      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.476      ; 2.147      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.476      ; 2.147      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.476      ; 2.147      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.476      ; 2.147      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.476      ; 2.147      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.476      ; 2.147      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.476      ; 2.147      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.476      ; 2.147      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.476      ; 2.147      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.476      ; 2.147      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.476      ; 2.147      ;
; -0.338 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.489      ; 2.181      ;
; -0.338 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.489      ; 2.181      ;
; -0.338 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.489      ; 2.181      ;
; -0.338 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.489      ; 2.181      ;
; -0.338 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.489      ; 2.181      ;
; -0.338 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.489      ; 2.181      ;
; -0.338 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.489      ; 2.181      ;
; -0.338 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.489      ; 2.181      ;
; -0.338 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.489      ; 2.181      ;
; -0.338 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.489      ; 2.181      ;
; -0.338 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.489      ; 2.181      ;
; -0.338 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.489      ; 2.181      ;
; -0.338 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.489      ; 2.181      ;
; -0.338 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.489      ; 2.181      ;
; -0.338 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.489      ; 2.181      ;
+--------+--------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cpu_clk'                                                                                                                                                                                         ;
+--------+----------------------------------------------------------+------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                              ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -2.601 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.000        ; 2.799      ; 0.612      ;
; -2.601 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 0.000        ; 2.799      ; 0.612      ;
; -2.590 ; MainMemory:Unit2|clk_8th                                 ; MainMemory:Unit2|clk_8th                             ; MainMemory:Unit2|clk_8th                   ; cpu_clk     ; 0.000        ; 2.788      ; 0.612      ;
; -2.332 ; MainMemory:Unit2|clk_8th                                 ; MainMemory:Unit2|main_mem_status                     ; MainMemory:Unit2|clk_8th                   ; cpu_clk     ; 0.000        ; 2.788      ; 0.870      ;
; -2.116 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; -0.500       ; 2.799      ; 0.597      ;
; -2.116 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; -0.500       ; 2.799      ; 0.597      ;
; -2.105 ; MainMemory:Unit2|clk_8th                                 ; MainMemory:Unit2|clk_8th                             ; MainMemory:Unit2|clk_8th                   ; cpu_clk     ; -0.500       ; 2.788      ; 0.597      ;
; -1.787 ; MainMemory:Unit2|clk_8th                                 ; MainMemory:Unit2|main_mem_status                     ; MainMemory:Unit2|clk_8th                   ; cpu_clk     ; -0.500       ; 2.788      ; 0.915      ;
; -0.026 ; ctrl_unit:Unit0|controller:U0|state.S_ADD                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.133      ; 1.278      ;
; -0.025 ; ctrl_unit:Unit0|controller:U0|state.S_MULT               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.133      ; 1.279      ;
; -0.007 ; ctrl_unit:Unit0|controller:U0|state.S_SUBT               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.133      ; 1.297      ;
; 0.098  ; ctrl_unit:Unit0|controller:U0|state.S_ADD                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.133      ; 1.402      ;
; 0.244  ; ctrl_unit:Unit0|controller:U0|state.S_SUBT               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.133      ; 1.548      ;
; 0.295  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.133      ; 1.599      ;
; 0.353  ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                 ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; ctrl_unit:Unit0|controller:U0|big_addr                   ; ctrl_unit:Unit0|controller:U0|big_addr               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; ctrl_unit:Unit0|controller:U0|state.S_HALT               ; ctrl_unit:Unit0|controller:U0|state.S_HALT           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa     ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa        ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a        ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                 ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                   ; ctrl_unit:Unit0|controller:U0|Mre_ctrl               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                 ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|oe_ctrl                    ; ctrl_unit:Unit0|controller:U0|oe_ctrl                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.387  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.039      ; 0.597      ;
; 0.396  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait     ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.639      ;
; 0.400  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.133      ; 1.704      ;
; 0.402  ; ctrl_unit:Unit0|controller:U0|state.S_INIT               ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.645      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.133      ; 1.708      ;
; 0.408  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za            ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.651      ;
; 0.415  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb            ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.658      ;
; 0.423  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.666      ;
; 0.433  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.133      ; 1.737      ;
; 0.435  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa        ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.678      ;
; 0.472  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.133      ; 1.776      ;
; 0.509  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD_wait    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.752      ;
; 0.534  ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait    ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.777      ;
; 0.538  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait     ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.781      ;
; 0.542  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.133      ; 1.846      ;
; 0.570  ; ctrl_unit:Unit0|controller:U0|state.S_ADDa               ; ctrl_unit:Unit0|controller:U0|state.S_ADDb           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.813      ;
; 0.591  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.133      ; 1.895      ;
; 0.598  ; MainMemory:Unit2|\slowClock:counter[3]                   ; MainMemory:Unit2|\slowClock:counter[3]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.841      ;
; 0.598  ; MainMemory:Unit2|\slowClock:counter[13]                  ; MainMemory:Unit2|\slowClock:counter[13]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.841      ;
; 0.598  ; MainMemory:Unit2|\slowClock:counter[15]                  ; MainMemory:Unit2|\slowClock:counter[15]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.841      ;
; 0.599  ; MainMemory:Unit2|\slowClock:counter[5]                   ; MainMemory:Unit2|\slowClock:counter[5]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; MainMemory:Unit2|\slowClock:counter[11]                  ; MainMemory:Unit2|\slowClock:counter[11]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.842      ;
; 0.600  ; MainMemory:Unit2|\slowClock:counter[6]                   ; MainMemory:Unit2|\slowClock:counter[6]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; MainMemory:Unit2|\slowClock:counter[19]                  ; MainMemory:Unit2|\slowClock:counter[19]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.842      ;
; 0.600  ; MainMemory:Unit2|\slowClock:counter[21]                  ; MainMemory:Unit2|\slowClock:counter[21]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.842      ;
; 0.600  ; MainMemory:Unit2|\slowClock:counter[29]                  ; MainMemory:Unit2|\slowClock:counter[29]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.842      ;
; 0.600  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.843      ;
; 0.601  ; MainMemory:Unit2|\slowClock:counter[1]                   ; MainMemory:Unit2|\slowClock:counter[1]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; MainMemory:Unit2|\slowClock:counter[27]                  ; MainMemory:Unit2|\slowClock:counter[27]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.843      ;
; 0.601  ; MainMemory:Unit2|\slowClock:counter[31]                  ; MainMemory:Unit2|\slowClock:counter[31]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.843      ;
; 0.601  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.844      ;
; 0.602  ; MainMemory:Unit2|\slowClock:counter[7]                   ; MainMemory:Unit2|\slowClock:counter[7]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.845      ;
; 0.602  ; MainMemory:Unit2|\slowClock:counter[9]                   ; MainMemory:Unit2|\slowClock:counter[9]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.845      ;
; 0.602  ; MainMemory:Unit2|\slowClock:counter[17]                  ; MainMemory:Unit2|\slowClock:counter[17]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.844      ;
; 0.602  ; MainMemory:Unit2|\slowClock:counter[22]                  ; MainMemory:Unit2|\slowClock:counter[22]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.844      ;
; 0.603  ; MainMemory:Unit2|\slowClock:counter[14]                  ; MainMemory:Unit2|\slowClock:counter[14]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.846      ;
; 0.604  ; MainMemory:Unit2|\slowClock:counter[4]                   ; MainMemory:Unit2|\slowClock:counter[4]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; MainMemory:Unit2|\slowClock:counter[8]                   ; MainMemory:Unit2|\slowClock:counter[8]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; MainMemory:Unit2|\slowClock:counter[10]                  ; MainMemory:Unit2|\slowClock:counter[10]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; MainMemory:Unit2|\slowClock:counter[12]                  ; MainMemory:Unit2|\slowClock:counter[12]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; MainMemory:Unit2|\slowClock:counter[16]                  ; MainMemory:Unit2|\slowClock:counter[16]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.846      ;
; 0.604  ; MainMemory:Unit2|\slowClock:counter[23]                  ; MainMemory:Unit2|\slowClock:counter[23]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.846      ;
; 0.604  ; MainMemory:Unit2|\slowClock:counter[25]                  ; MainMemory:Unit2|\slowClock:counter[25]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.846      ;
; 0.604  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb     ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.847      ;
; 0.605  ; MainMemory:Unit2|\slowClock:counter[18]                  ; MainMemory:Unit2|\slowClock:counter[18]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.847      ;
; 0.605  ; MainMemory:Unit2|\slowClock:counter[20]                  ; MainMemory:Unit2|\slowClock:counter[20]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.847      ;
; 0.605  ; MainMemory:Unit2|\slowClock:counter[30]                  ; MainMemory:Unit2|\slowClock:counter[30]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.847      ;
; 0.605  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.848      ;
; 0.606  ; MainMemory:Unit2|\slowClock:counter[24]                  ; MainMemory:Unit2|\slowClock:counter[24]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.848      ;
; 0.606  ; MainMemory:Unit2|\slowClock:counter[26]                  ; MainMemory:Unit2|\slowClock:counter[26]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.848      ;
; 0.606  ; MainMemory:Unit2|\slowClock:counter[28]                  ; MainMemory:Unit2|\slowClock:counter[28]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.848      ;
; 0.608  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.851      ;
; 0.623  ; MainMemory:Unit2|\slowClock:counter[0]                   ; MainMemory:Unit2|\slowClock:counter[0]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.866      ;
; 0.624  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.867      ;
; 0.643  ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]              ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.886      ;
+--------+----------------------------------------------------------+------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MainMemory:Unit2|clk_8th'                                                                                                                                                                                                           ;
+--------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                                                                          ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+--------------------------+--------------+------------+------------+
; -0.840 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_we_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.780      ; 1.171      ;
; -0.816 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_re_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.780      ; 1.195      ;
; -0.565 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_we_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.787      ; 1.453      ;
; -0.549 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_we_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.789      ; 1.471      ;
; -0.539 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_we_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.773      ; 1.465      ;
; -0.531 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_we_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.777      ; 1.477      ;
; -0.527 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.784      ; 1.488      ;
; -0.526 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_we_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.767      ; 1.472      ;
; -0.522 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_re_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.779      ; 1.488      ;
; -0.512 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_we_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.790      ; 1.509      ;
; -0.504 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.777      ; 1.504      ;
; -0.489 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_re_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.770      ; 1.512      ;
; -0.469 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.774      ; 1.536      ;
; -0.231 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_re_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.763      ; 1.763      ;
; -0.206 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_re_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.767      ; 1.792      ;
; -0.197 ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.780      ; 1.814      ;
; -0.188 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.780      ; 1.823      ;
; -0.165 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_re_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.757      ; 1.823      ;
; -0.159 ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.780      ; 1.852      ;
; -0.144 ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.781      ; 1.868      ;
; -0.117 ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.769      ; 1.883      ;
; -0.085 ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.780      ; 1.926      ;
; -0.035 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.780      ; 1.976      ;
; -0.020 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.784      ; 1.995      ;
; -0.013 ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.781      ; 1.999      ;
; -0.012 ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.784      ; 2.003      ;
; -0.009 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.777      ; 1.999      ;
; 0.002  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.777      ; 2.010      ;
; 0.013  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.784      ; 2.028      ;
; 0.037  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.784      ; 2.052      ;
; 0.038  ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.776      ; 2.045      ;
; 0.044  ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.787      ; 2.062      ;
; 0.057  ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.790      ; 2.078      ;
; 0.072  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.780      ; 2.083      ;
; 0.082  ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.776      ; 2.089      ;
; 0.087  ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.783      ; 2.101      ;
; 0.088  ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.770      ; 2.089      ;
; 0.093  ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.787      ; 2.111      ;
; 0.094  ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.792      ; 2.117      ;
; 0.096  ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.792      ; 2.119      ;
; 0.097  ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.790      ; 2.118      ;
; 0.107  ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.783      ; 2.121      ;
; 0.113  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.789      ; 2.133      ;
; 0.123  ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.770      ; 2.124      ;
; 0.131  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.787      ; 2.149      ;
; 0.135  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.767      ; 2.133      ;
; 0.136  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.773      ; 2.140      ;
; 0.144  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.784      ; 2.159      ;
; 0.153  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.772      ; 2.156      ;
; 0.155  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.786      ; 2.172      ;
; 0.160  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.787      ; 2.178      ;
; 0.164  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.790      ; 2.185      ;
; 0.165  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.765      ; 2.161      ;
; 0.167  ; datapath:Unit1|reg_file:U2|RFr1[2]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.777      ; 2.175      ;
; 0.170  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.774      ; 2.175      ;
; 0.173  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.777      ; 2.181      ;
; 0.175  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.770      ; 2.176      ;
; 0.176  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.775      ; 2.182      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.762      ; 2.174      ;
; 0.189  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.774      ; 2.194      ;
; 0.190  ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.776      ; 2.197      ;
; 0.192  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.758      ; 2.181      ;
; 0.207  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.787      ; 2.225      ;
; 0.208  ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.783      ; 2.222      ;
; 0.213  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.764      ; 2.208      ;
; 0.218  ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.787      ; 2.236      ;
; 0.219  ; datapath:Unit1|reg_file:U2|RFr1[9]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.785      ; 2.235      ;
; 0.219  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.784      ; 2.234      ;
; 0.228  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.752      ; 2.211      ;
; 0.231  ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.770      ; 2.232      ;
; 0.233  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.773      ; 2.237      ;
; 0.248  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.780      ; 2.259      ;
; 0.253  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.789      ; 2.273      ;
; 0.253  ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.790      ; 2.274      ;
; 0.256  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.787      ; 2.274      ;
; 0.266  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.789      ; 2.286      ;
; 0.267  ; datapath:Unit1|reg_file:U2|RFr1[6]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.788      ; 2.286      ;
; 0.268  ; datapath:Unit1|reg_file:U2|RFr1[0]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.781      ; 2.280      ;
; 0.272  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.777      ; 2.280      ;
; 0.277  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.773      ; 2.281      ;
; 0.283  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.767      ; 2.281      ;
; 0.284  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.767      ; 2.282      ;
; 0.287  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.790      ; 2.308      ;
; 0.292  ; datapath:Unit1|reg_file:U2|RFr1[4]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.785      ; 2.308      ;
; 0.294  ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.784      ; 2.309      ;
; 0.295  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.777      ; 2.303      ;
; 0.295  ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.777      ; 2.303      ;
; 0.299  ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.793      ; 2.323      ;
; 0.304  ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.793      ; 2.328      ;
; 0.306  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.784      ; 2.321      ;
; 0.307  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.767      ; 2.305      ;
; 0.307  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.777      ; 2.315      ;
; 0.314  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.777      ; 2.322      ;
; 0.316  ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.787      ; 2.334      ;
; 0.317  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.790      ; 2.338      ;
; 0.320  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.789      ; 2.340      ;
; 0.324  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.777      ; 2.332      ;
; 0.325  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.790      ; 2.346      ;
; 0.331  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.787      ; 2.349      ;
; 0.336  ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 1.786      ; 2.353      ;
+--------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock             ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+
; 1.339 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.077     ; 0.782      ;
; 1.340 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.083     ; 0.777      ;
; 1.349 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.071     ; 0.798      ;
; 1.355 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.077     ; 0.798      ;
; 1.512 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.072     ; 0.960      ;
; 1.595 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.070     ; 1.045      ;
; 1.602 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.071     ; 1.051      ;
; 1.620 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.057     ; 1.083      ;
; 1.662 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.101     ; 1.081      ;
; 1.729 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.015      ; 1.264      ;
; 1.732 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.020     ; 1.232      ;
; 1.811 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.077     ; 1.254      ;
; 1.847 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.032     ; 1.335      ;
; 1.893 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.092     ; 1.321      ;
; 1.923 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.101     ; 1.342      ;
; 2.203 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; -0.098     ; 1.625      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'cpu_clk'                                                                                                                   ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.532 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.073     ; 1.458      ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'cpu_clk'                                                                                                                   ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.114 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.356      ;
; 1.114 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.071      ; 1.356      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'                                                                      ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                     ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[0]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[10]         ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[11]         ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[12]         ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[13]         ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[14]         ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[15]         ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[1]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[2]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[3]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[4]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[5]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[6]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[7]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[8]          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[9]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[16]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[17]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[18]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[19]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[20]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[21]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[22]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[23]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[24]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[25]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[26]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[27]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[28]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[29]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[30]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[31]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|clk_8th                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|main_mem_status            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|big_addr      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[4]  ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'MainMemory:Unit2|clk_8th'                                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_we_reg        ;
; 0.204  ; 0.437        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.204  ; 0.437        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg        ;
; 0.204  ; 0.437        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.204  ; 0.437        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ;
; 0.204  ; 0.437        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_re_reg       ;
; 0.204  ; 0.437        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_we_reg       ;
; 0.204  ; 0.437        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 0.204  ; 0.437        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_re_reg        ;
; 0.204  ; 0.437        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_we_reg        ;
; 0.204  ; 0.437        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 0.204  ; 0.437        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_re_reg        ;
; 0.204  ; 0.437        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_we_reg        ;
; 0.205  ; 0.438        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.205  ; 0.438        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ;
; 0.205  ; 0.438        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_re_reg       ;
; 0.205  ; 0.438        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_we_reg       ;
; 0.205  ; 0.438        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ;
; 0.205  ; 0.438        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg       ;
; 0.205  ; 0.438        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_we_reg       ;
; 0.205  ; 0.438        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_datain_reg0  ;
; 0.205  ; 0.438        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 0.205  ; 0.438        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 0.205  ; 0.438        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 0.205  ; 0.438        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_re_reg        ;
; 0.205  ; 0.438        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_we_reg        ;
; 0.205  ; 0.438        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ;
; 0.205  ; 0.438        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_re_reg        ;
; 0.205  ; 0.438        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_we_reg        ;
; 0.206  ; 0.439        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; 0.206  ; 0.439        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 0.206  ; 0.439        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 0.206  ; 0.439        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_datain_reg0   ;
; 0.209  ; 0.442        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                           ;
; 0.209  ; 0.442        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                          ;
; 0.209  ; 0.442        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                          ;
; 0.209  ; 0.442        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                           ;
; 0.209  ; 0.442        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                           ;
; 0.209  ; 0.442        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                           ;
; 0.209  ; 0.442        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                           ;
; 0.209  ; 0.442        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                           ;
; 0.210  ; 0.443        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                          ;
; 0.210  ; 0.443        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                          ;
; 0.210  ; 0.443        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                          ;
; 0.210  ; 0.443        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                          ;
; 0.210  ; 0.443        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                           ;
; 0.210  ; 0.443        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                           ;
; 0.210  ; 0.443        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                           ;
; 0.210  ; 0.443        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                           ;
; 0.321  ; 0.554        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                          ;
; 0.321  ; 0.554        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                          ;
; 0.321  ; 0.554        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                          ;
; 0.321  ; 0.554        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                          ;
+--------+--------------+----------------+------------------+--------------------------+------------+------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[11]     ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[14]     ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[15]     ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[0]      ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[1]      ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[2]      ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[3]      ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[4]      ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[5]      ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[6]      ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[10]     ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[8]      ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[9]      ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[12]     ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[12] ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[1]  ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datac            ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[11]|datad            ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[3]  ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[6]  ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[14]|datad            ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[15]|datad            ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[0]|datad             ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[1]|datad             ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[2]|datad             ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[3]|datad             ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[4]|datad             ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[5]|datad             ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[6]|datad             ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[13]|datac        ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[7]      ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[10]|datac        ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[10]|datad            ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[13]|datad            ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[8]|datad             ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[9]|datad             ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datad         ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[4]|datad         ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[5]|datad         ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[6]|datad         ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datad        ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[0]|datad         ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[2]|datad         ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux1~0|datac                 ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux33~0|datac                ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datad        ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[15]|datad        ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[1]|datad         ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datad         ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datad        ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datad         ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[13] ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|dataa             ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[13] ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datad        ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[1]|datad         ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datad         ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datad         ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux1~0|datac                 ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux33~0|datac                ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datad        ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[15]|datad        ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[0]|datad         ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datad        ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[2]|datad         ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[10]|datad            ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[13]|datad            ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[8]|datad             ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[9]|datad             ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datad         ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[4]|datad         ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[5]|datad         ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[6]|datad         ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|dataa          ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datac            ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|dataa            ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datac          ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datac          ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|dataa            ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datac            ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|dataa          ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_rst   ; cpu_clk    ; 1.766 ; 1.898 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_rst   ; cpu_clk    ; 0.762 ; 0.665 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_main_mem_clk    ; MainMemory:Unit2|clk_8th                   ; 5.136  ;        ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; D_mdout_bus[*]    ; MainMemory:Unit2|clk_8th                   ; 12.479 ; 12.097 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[0]   ; MainMemory:Unit2|clk_8th                   ; 11.354 ; 11.089 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[1]   ; MainMemory:Unit2|clk_8th                   ; 10.082 ; 9.984  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[2]   ; MainMemory:Unit2|clk_8th                   ; 10.962 ; 10.661 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[3]   ; MainMemory:Unit2|clk_8th                   ; 9.993  ; 9.967  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[4]   ; MainMemory:Unit2|clk_8th                   ; 10.484 ; 10.325 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[5]   ; MainMemory:Unit2|clk_8th                   ; 10.082 ; 9.905  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[6]   ; MainMemory:Unit2|clk_8th                   ; 10.939 ; 10.774 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[7]   ; MainMemory:Unit2|clk_8th                   ; 10.719 ; 10.608 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[8]   ; MainMemory:Unit2|clk_8th                   ; 9.515  ; 9.494  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[9]   ; MainMemory:Unit2|clk_8th                   ; 12.256 ; 11.917 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[10]  ; MainMemory:Unit2|clk_8th                   ; 10.676 ; 10.558 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[11]  ; MainMemory:Unit2|clk_8th                   ; 12.479 ; 12.097 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[12]  ; MainMemory:Unit2|clk_8th                   ; 11.741 ; 11.272 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[13]  ; MainMemory:Unit2|clk_8th                   ; 11.654 ; 11.354 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[14]  ; MainMemory:Unit2|clk_8th                   ; 9.727  ; 9.570  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[15]  ; MainMemory:Unit2|clk_8th                   ; 11.700 ; 11.418 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; cpu_output[*]     ; MainMemory:Unit2|clk_8th                   ; 12.266 ; 11.953 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[0]    ; MainMemory:Unit2|clk_8th                   ; 11.344 ; 11.079 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[1]    ; MainMemory:Unit2|clk_8th                   ; 10.092 ; 9.994  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[2]    ; MainMemory:Unit2|clk_8th                   ; 10.972 ; 10.671 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[3]    ; MainMemory:Unit2|clk_8th                   ; 10.210 ; 10.156 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[4]    ; MainMemory:Unit2|clk_8th                   ; 10.454 ; 10.295 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[5]    ; MainMemory:Unit2|clk_8th                   ; 9.971  ; 9.799  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[6]    ; MainMemory:Unit2|clk_8th                   ; 12.040 ; 11.953 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[7]    ; MainMemory:Unit2|clk_8th                   ; 10.729 ; 10.618 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[8]    ; MainMemory:Unit2|clk_8th                   ; 9.425  ; 9.382  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[9]    ; MainMemory:Unit2|clk_8th                   ; 12.266 ; 11.927 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[10]   ; MainMemory:Unit2|clk_8th                   ; 10.666 ; 10.548 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[11]   ; MainMemory:Unit2|clk_8th                   ; 12.022 ; 11.705 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[12]   ; MainMemory:Unit2|clk_8th                   ; 11.751 ; 11.282 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[13]   ; MainMemory:Unit2|clk_8th                   ; 12.212 ; 11.839 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[14]   ; MainMemory:Unit2|clk_8th                   ; 9.717  ; 9.560  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[15]   ; MainMemory:Unit2|clk_8th                   ; 11.710 ; 11.428 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; D_main_mem_clk    ; MainMemory:Unit2|clk_8th                   ;        ; 5.119  ; Fall       ; MainMemory:Unit2|clk_8th                   ;
; D_ALUs_s[*]       ; cpu_clk                                    ; 9.798  ; 9.602  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 9.113  ; 9.076  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 9.798  ; 9.602  ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 7.453  ; 7.402  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 7.978  ; 7.856  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 10.971 ; 10.667 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 9.501  ; 9.438  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 9.501  ; 9.438  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 8.644  ; 8.506  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 8.107  ; 8.032  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 8.732  ; 8.604  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 8.594  ; 8.433  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 9.724  ; 9.504  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 8.608  ; 8.471  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 8.049  ; 7.953  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 9.724  ; 9.504  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 8.589  ; 8.463  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 7.297  ; 7.314  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 8.650  ; 8.506  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 8.650  ; 8.506  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 8.585  ; 8.427  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 8.862  ; 8.727  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 7.401  ; 7.334  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 8.862  ; 8.687  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 7.875  ; 7.848  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 8.756  ; 8.727  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 7.472  ; 7.419  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 12.093 ; 11.712 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 10.389 ; 10.215 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 9.812  ; 9.650  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 10.599 ; 10.514 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 11.782 ; 11.262 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 9.810  ; 9.707  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 9.711  ; 9.654  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 10.563 ; 10.458 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 11.134 ; 10.864 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 9.366  ; 9.338  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 10.338 ; 10.190 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 11.542 ; 11.416 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 9.482  ; 9.291  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 10.724 ; 10.413 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 9.748  ; 9.528  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 10.639 ; 10.587 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 12.093 ; 11.712 ; Rise       ; cpu_clk                                    ;
; D_big_addr        ; cpu_clk                                    ; 9.790  ; 9.535  ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 10.379 ; 10.265 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 10.379 ; 10.265 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 9.278  ; 9.105  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 9.635  ; 9.401  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 8.837  ; 8.724  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[4]   ; cpu_clk                                    ; 9.303  ; 9.090  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[5]   ; cpu_clk                                    ; 8.830  ; 8.640  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 10.182 ; 9.687  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 8.051  ; 7.937  ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 11.762 ; 11.396 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 11.512 ; 11.396 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 9.842  ; 9.680  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 10.599 ; 10.514 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 11.762 ; 11.242 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 9.820  ; 9.717  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 9.731  ; 9.674  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 10.563 ; 10.458 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 11.144 ; 10.874 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 9.376  ; 9.348  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 10.107 ; 9.996  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 9.922  ; 9.790  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 9.492  ; 9.301  ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 8.601  ; 8.453  ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 9.543  ; 9.367  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 7.221  ; 7.186  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 7.570  ; 7.439  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 8.992  ; 8.754  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 7.501  ; 7.494  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 8.844  ; 8.889  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 8.446  ; 8.263  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 8.332  ; 8.111  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 7.420  ; 7.392  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 8.314  ; 8.318  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 9.543  ; 9.367  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 9.323  ; 9.074  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 8.838  ; 8.710  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 7.807  ; 7.749  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 8.374  ; 8.196  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 9.231  ; 8.818  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 8.472  ; 8.290  ; Rise       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.271  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.271  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.592 ; 12.368 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.021 ; 12.892 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.737  ; 9.684  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.041 ; 10.841 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.645 ; 11.400 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.137 ; 10.857 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.126 ; 10.842 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.866  ; 9.741  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.630 ; 10.529 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.830 ; 10.594 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.927 ; 11.661 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.383 ; 11.840 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.278 ; 10.151 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.432 ; 11.226 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.021 ; 12.892 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.126 ; 11.825 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.728  ; 9.658  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.869 ; 10.605 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.138  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.138  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.602 ; 12.195 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.374 ; 11.255 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.720 ; 10.547 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.373 ; 11.225 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.602 ; 12.051 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.293 ; 10.141 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.227 ; 10.131 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.352 ; 11.186 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.549 ; 11.335 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.996  ; 9.905  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.973 ; 10.845 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.365 ; 12.195 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.168 ; 9.988  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.911 ; 11.543 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.229  ; 9.131  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.444 ; 10.226 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.042 ; 9.757  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.224  ; 9.020  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.911 ; 11.543 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.857  ; 8.706  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.078  ; 8.909  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.038 ; 10.781 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.582 ; 12.436 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.497 ; 12.436 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.750 ; 10.577 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.373 ; 11.225 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.582 ; 12.031 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.303 ; 10.151 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.247 ; 10.151 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.352 ; 11.186 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.559 ; 11.345 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.006 ; 9.915  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.742 ; 10.651 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.745 ; 10.569 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.178 ; 9.998  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_main_mem_clk    ; MainMemory:Unit2|clk_8th                   ; 4.936  ;        ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; D_mdout_bus[*]    ; MainMemory:Unit2|clk_8th                   ; 9.146  ; 9.125  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[0]   ; MainMemory:Unit2|clk_8th                   ; 10.907 ; 10.653 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[1]   ; MainMemory:Unit2|clk_8th                   ; 9.687  ; 9.594  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[2]   ; MainMemory:Unit2|clk_8th                   ; 10.533 ; 10.245 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[3]   ; MainMemory:Unit2|clk_8th                   ; 9.603  ; 9.579  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[4]   ; MainMemory:Unit2|clk_8th                   ; 10.075 ; 9.923  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[5]   ; MainMemory:Unit2|clk_8th                   ; 9.685  ; 9.515  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[6]   ; MainMemory:Unit2|clk_8th                   ; 10.511 ; 10.352 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[7]   ; MainMemory:Unit2|clk_8th                   ; 10.299 ; 10.194 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[8]   ; MainMemory:Unit2|clk_8th                   ; 9.146  ; 9.125  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[9]   ; MainMemory:Unit2|clk_8th                   ; 11.775 ; 11.451 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[10]  ; MainMemory:Unit2|clk_8th                   ; 10.259 ; 10.146 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[11]  ; MainMemory:Unit2|clk_8th                   ; 11.988 ; 11.622 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[12]  ; MainMemory:Unit2|clk_8th                   ; 11.282 ; 10.832 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[13]  ; MainMemory:Unit2|clk_8th                   ; 11.195 ; 10.907 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[14]  ; MainMemory:Unit2|clk_8th                   ; 9.349  ; 9.198  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[15]  ; MainMemory:Unit2|clk_8th                   ; 11.240 ; 10.970 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; cpu_output[*]     ; MainMemory:Unit2|clk_8th                   ; 9.059  ; 9.017  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[0]    ; MainMemory:Unit2|clk_8th                   ; 10.897 ; 10.643 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[1]    ; MainMemory:Unit2|clk_8th                   ; 9.697  ; 9.604  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[2]    ; MainMemory:Unit2|clk_8th                   ; 10.543 ; 10.255 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[3]    ; MainMemory:Unit2|clk_8th                   ; 9.810  ; 9.758  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[4]    ; MainMemory:Unit2|clk_8th                   ; 10.045 ; 9.893  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[5]    ; MainMemory:Unit2|clk_8th                   ; 9.584  ; 9.418  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[6]    ; MainMemory:Unit2|clk_8th                   ; 11.612 ; 11.532 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[7]    ; MainMemory:Unit2|clk_8th                   ; 10.309 ; 10.204 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[8]    ; MainMemory:Unit2|clk_8th                   ; 9.059  ; 9.017  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[9]    ; MainMemory:Unit2|clk_8th                   ; 11.785 ; 11.461 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[10]   ; MainMemory:Unit2|clk_8th                   ; 10.249 ; 10.136 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[11]   ; MainMemory:Unit2|clk_8th                   ; 11.549 ; 11.245 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[12]   ; MainMemory:Unit2|clk_8th                   ; 11.292 ; 10.842 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[13]   ; MainMemory:Unit2|clk_8th                   ; 11.734 ; 11.375 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[14]   ; MainMemory:Unit2|clk_8th                   ; 9.339  ; 9.188  ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[15]   ; MainMemory:Unit2|clk_8th                   ; 11.250 ; 10.980 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; D_main_mem_clk    ; MainMemory:Unit2|clk_8th                   ;        ; 4.919  ; Fall       ; MainMemory:Unit2|clk_8th                   ;
; D_ALUs_s[*]       ; cpu_clk                                    ; 8.773  ; 8.736  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 8.773  ; 8.736  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 9.433  ; 9.244  ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 7.180  ; 7.130  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 7.684  ; 7.567  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 10.559 ; 10.263 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 7.809  ; 7.736  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 9.193  ; 9.134  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 8.323  ; 8.190  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 7.809  ; 7.736  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 8.409  ; 8.284  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 8.275  ; 8.119  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 7.752  ; 7.659  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 8.288  ; 8.157  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 7.752  ; 7.659  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 9.359  ; 9.148  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 8.269  ; 8.148  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 7.030  ; 7.046  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 8.269  ; 8.116  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 8.331  ; 8.191  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 8.269  ; 8.116  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 7.131  ; 7.066  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 7.131  ; 7.066  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 8.532  ; 8.363  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 7.587  ; 7.560  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 8.432  ; 8.404  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 7.202  ; 7.149  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 7.629  ; 7.467  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 9.485  ; 9.406  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 8.853  ; 8.700  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 9.444  ; 9.300  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 10.769 ; 10.273 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 9.153  ; 8.981  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 8.819  ; 8.637  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 9.568  ; 9.430  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 10.104 ; 9.899  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 8.231  ; 8.271  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 9.515  ; 9.314  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 10.581 ; 10.508 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 8.675  ; 8.544  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 8.543  ; 8.363  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 7.629  ; 7.467  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 8.951  ; 8.828  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 10.082 ; 9.919  ; Rise       ; cpu_clk                                    ;
; D_big_addr        ; cpu_clk                                    ; 9.423  ; 9.177  ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 8.501  ; 8.318  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 10.036 ; 9.928  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 8.933  ; 8.767  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 9.274  ; 9.049  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 8.509  ; 8.401  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[4]   ; cpu_clk                                    ; 9.001  ; 8.798  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[5]   ; cpu_clk                                    ; 8.501  ; 8.318  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 9.804  ; 9.327  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 7.755  ; 7.645  ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 8.241  ; 8.281  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 10.608 ; 10.587 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 8.883  ; 8.730  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 9.444  ; 9.300  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 10.749 ; 10.253 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 9.163  ; 8.991  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 8.839  ; 8.657  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 9.568  ; 9.430  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 10.114 ; 9.909  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 8.241  ; 8.281  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 9.294  ; 9.128  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 8.979  ; 8.898  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 8.685  ; 8.554  ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 8.285  ; 8.142  ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 6.959  ; 6.924  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 6.959  ; 6.924  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 7.295  ; 7.168  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 8.659  ; 8.430  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 7.226  ; 7.218  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 8.519  ; 8.561  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 8.134  ; 7.957  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 8.028  ; 7.815  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 7.151  ; 7.123  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 8.009  ; 8.011  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 9.187  ; 9.017  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 8.977  ; 8.738  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 8.511  ; 8.387  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 7.522  ; 7.465  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 8.063  ; 7.891  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 8.889  ; 8.492  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 8.159  ; 7.983  ; Rise       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.064  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.064  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.655 ; 10.692 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.344  ; 9.276  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.354  ; 9.302  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.605 ; 10.412 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.184 ; 10.948 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.698 ; 10.428 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.688 ; 10.415 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.478  ; 9.357  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.212 ; 10.114 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.383 ; 10.156 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.455 ; 11.199 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.896 ; 11.373 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.872  ; 9.749  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.980 ; 10.782 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.554 ; 12.431 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.650 ; 11.360 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.344  ; 9.276  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.441 ; 10.186 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 4.936  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 4.936  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.602  ; 9.511  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.729 ; 10.580 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.255 ; 10.071 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.607 ; 10.430 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.541 ; 11.094 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.852  ; 9.701  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.780  ; 9.686  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.868 ; 10.704 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.051 ; 10.838 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.602  ; 9.511  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.499 ; 10.372 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.920 ; 11.759 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.745  ; 9.568  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.503  ; 8.357  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.864  ; 8.770  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.032 ; 9.822  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.647  ; 9.372  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.860  ; 8.663  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.440 ; 11.085 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.503  ; 8.357  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.719  ; 8.557  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.583 ; 10.335 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.612  ; 9.521  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.852 ; 11.761 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.285 ; 10.101 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.607 ; 10.430 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.521 ; 11.074 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.862  ; 9.711  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.800  ; 9.706  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.868 ; 10.704 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.061 ; 10.848 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.612  ; 9.521  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.278 ; 10.186 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.318 ; 10.149 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.755  ; 9.578  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.131  ; 8.043  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.073  ; 9.004  ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.068  ; 8.999  ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 9.238  ; 9.169  ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.082  ; 9.013  ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.131  ; 8.043  ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 9.270  ; 9.182  ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 10.026 ; 10.019 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.282  ; 9.213  ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.959  ; 8.871  ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.263  ; 9.194  ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.007  ; 8.938  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.818  ; 8.749  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.270  ; 9.182  ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 8.818  ; 8.749  ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.932  ; 8.844  ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.082  ; 9.013  ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 7.854 ; 7.766 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 8.721 ; 8.652 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 8.716 ; 8.647 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 8.879 ; 8.810 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.729 ; 8.660 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 7.854 ; 7.766 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 8.948 ; 8.860 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.718 ; 9.711 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 8.922 ; 8.853 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.650 ; 8.562 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 8.903 ; 8.834 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.657 ; 8.588 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.476 ; 8.407 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 8.948 ; 8.860 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 8.476 ; 8.407 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.624 ; 8.536 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 8.729 ; 8.660 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 7.988     ; 8.076     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 8.961     ; 9.030     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 8.958     ; 9.027     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 9.051     ; 9.120     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.966     ; 9.035     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 7.988     ; 8.076     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 9.148     ; 9.236     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 10.010    ; 10.017    ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.144     ; 9.213     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.861     ; 8.949     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.126     ; 9.195     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.837     ; 8.906     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.727     ; 8.796     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.148     ; 9.236     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 8.727     ; 8.796     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.831     ; 8.919     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 8.966     ; 9.035     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 7.714     ; 7.802     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 8.611     ; 8.680     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 8.607     ; 8.676     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 8.696     ; 8.765     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.615     ; 8.684     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 7.714     ; 7.802     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 8.827     ; 8.915     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.702     ; 9.709     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 8.786     ; 8.855     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.552     ; 8.640     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 8.769     ; 8.838     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.492     ; 8.561     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.386     ; 8.455     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 8.827     ; 8.915     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 8.386     ; 8.455     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.523     ; 8.611     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 8.615     ; 8.684     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -2.781 ; -671.920      ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -1.553 ; -37.709       ;
; MainMemory:Unit2|clk_8th                   ; -1.185 ; -16.548       ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -1.117 ; -12.280       ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -1.792 ; -28.986       ;
; cpu_clk                                    ; -1.567 ; -6.392        ;
; MainMemory:Unit2|clk_8th                   ; -0.452 ; -4.885        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.753  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; cpu_clk ; 0.143 ; 0.000               ;
+---------+-------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; cpu_clk ; 0.562 ; 0.000              ;
+---------+-------+--------------------+


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                    ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -3.000 ; -468.480      ;
; MainMemory:Unit2|clk_8th                   ; -1.000 ; -48.000       ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.288  ; 0.000         ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.381  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cpu_clk'                                                                                                                                                                       ;
+--------+---------------------------------------------+--------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                          ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -2.781 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[3]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.543      ;
; -2.524 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[2]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.286      ;
; -2.523 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.285      ;
; -2.493 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[2]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.255      ;
; -2.473 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[3]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.235      ;
; -2.449 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[15]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.211      ;
; -2.448 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[13]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.210      ;
; -2.440 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.202      ;
; -2.428 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[14]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.190      ;
; -2.428 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[13]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.190      ;
; -2.414 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[12]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.176      ;
; -2.402 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[12]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.164      ;
; -2.379 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[9]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.141      ;
; -2.368 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[10]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.130      ;
; -2.359 ; datapath:Unit1|reg_file:U2|tmp_rf[2][10]    ; datapath:Unit1|reg_file:U2|RFr1[10]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.116     ; 3.115      ;
; -2.351 ; datapath:Unit1|reg_file:U2|tmp_rf[8][1]     ; datapath:Unit1|reg_file:U2|RFr1[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.113      ;
; -2.346 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[14]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.108      ;
; -2.345 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[7]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.107      ;
; -2.334 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[15]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.096      ;
; -2.317 ; datapath:Unit1|reg_file:U2|tmp_rf[8][2]     ; datapath:Unit1|reg_file:U2|RFr1[2]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.106     ; 3.083      ;
; -2.306 ; datapath:Unit1|reg_file:U2|tmp_rf[0][1]     ; datapath:Unit1|reg_file:U2|RFr2[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.049     ; 3.244      ;
; -2.299 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[11]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.061      ;
; -2.290 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[8]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.052      ;
; -2.276 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[4]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.038      ;
; -2.272 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[10]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.034      ;
; -2.271 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; datapath:Unit1|reg_file:U2|RFr1[5]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.033      ;
; -2.269 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[6]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.031      ;
; -2.265 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[5]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.027      ;
; -2.259 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[6]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 3.021      ;
; -2.242 ; datapath:Unit1|reg_file:U2|tmp_rf[10][2]    ; datapath:Unit1|reg_file:U2|RFr1[2]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.115     ; 2.999      ;
; -2.236 ; datapath:Unit1|reg_file:U2|tmp_rf[10][14]   ; datapath:Unit1|reg_file:U2|RFr1[14]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.109     ; 2.999      ;
; -2.231 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[7]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 2.993      ;
; -2.229 ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr2[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.056     ; 3.160      ;
; -2.227 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[4]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 2.989      ;
; -2.219 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[0]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 2.981      ;
; -2.213 ; datapath:Unit1|reg_file:U2|tmp_rf[4][3]     ; datapath:Unit1|reg_file:U2|RFr1[3]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 2.975      ;
; -2.213 ; datapath:Unit1|reg_file:U2|tmp_rf[10][1]    ; datapath:Unit1|reg_file:U2|RFr1[1]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.113     ; 2.972      ;
; -2.199 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[8]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 2.961      ;
; -2.199 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; datapath:Unit1|reg_file:U2|tmp_rf[12][5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.515     ; 1.661      ;
; -2.197 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.531     ; 1.643      ;
; -2.197 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.531     ; 1.643      ;
; -2.197 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.531     ; 1.643      ;
; -2.197 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.531     ; 1.643      ;
; -2.197 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.531     ; 1.643      ;
; -2.197 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.531     ; 1.643      ;
; -2.197 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.531     ; 1.643      ;
; -2.197 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.531     ; 1.643      ;
; -2.197 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.531     ; 1.643      ;
; -2.197 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.531     ; 1.643      ;
; -2.197 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.531     ; 1.643      ;
; -2.197 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.531     ; 1.643      ;
; -2.197 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.531     ; 1.643      ;
; -2.197 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.531     ; 1.643      ;
; -2.197 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.531     ; 1.643      ;
; -2.197 ; datapath:Unit1|alu:U3|alu_tmp[15]           ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.531     ; 1.643      ;
; -2.195 ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl     ; datapath:Unit1|reg_file:U2|tmp_rf[8][1]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.048     ; 3.134      ;
; -2.195 ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl     ; datapath:Unit1|reg_file:U2|tmp_rf[8][11]         ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.048     ; 3.134      ;
; -2.195 ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl     ; datapath:Unit1|reg_file:U2|tmp_rf[8][9]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.048     ; 3.134      ;
; -2.195 ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl     ; datapath:Unit1|reg_file:U2|tmp_rf[8][7]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.048     ; 3.134      ;
; -2.195 ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl     ; datapath:Unit1|reg_file:U2|tmp_rf[8][3]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.048     ; 3.134      ;
; -2.195 ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl     ; datapath:Unit1|reg_file:U2|tmp_rf[8][15]         ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.048     ; 3.134      ;
; -2.194 ; datapath:Unit1|alu:U3|alu_tmp[2]            ; datapath:Unit1|reg_file:U2|tmp_rf[12][2]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.522     ; 1.649      ;
; -2.192 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[0]               ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 2.954      ;
; -2.189 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; datapath:Unit1|reg_file:U2|tmp_rf[13][5]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.515     ; 1.651      ;
; -2.185 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; datapath:Unit1|reg_file:U2|tmp_rf[4][5]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.524     ; 1.638      ;
; -2.184 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; datapath:Unit1|reg_file:U2|tmp_rf[6][5]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.524     ; 1.637      ;
; -2.183 ; datapath:Unit1|alu:U3|alu_tmp[5]            ; datapath:Unit1|reg_file:U2|tmp_rf[8][5]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.527     ; 1.633      ;
; -2.179 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; datapath:Unit1|reg_file:U2|RFr1[12]~_Duplicate_1 ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.045     ; 3.121      ;
; -2.179 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[11][7]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.661     ; 1.495      ;
; -2.179 ; datapath:Unit1|alu:U3|alu_tmp[7]            ; datapath:Unit1|reg_file:U2|tmp_rf[3][7]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.661     ; 1.495      ;
; -2.174 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; datapath:Unit1|reg_file:U2|tmp_rf[6][4]          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.522     ; 1.629      ;
; -2.167 ; datapath:Unit1|reg_file:U2|tmp_rf[1][12]    ; datapath:Unit1|reg_file:U2|RFr1[12]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.116     ; 2.923      ;
; -2.167 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; datapath:Unit1|reg_file:U2|RFr1[12]~_Duplicate_1 ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.045     ; 3.109      ;
; -2.145 ; datapath:Unit1|reg_file:U2|tmp_rf[2][14]    ; datapath:Unit1|reg_file:U2|RFr1[14]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.116     ; 2.901      ;
; -2.132 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; datapath:Unit1|reg_file:U2|RFr1[11]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.110     ; 2.894      ;
; -2.127 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; datapath:Unit1|reg_file:U2|tmp_rf[11][4]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.514     ; 1.590      ;
; -2.126 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; datapath:Unit1|reg_file:U2|tmp_rf[15][4]         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.514     ; 1.589      ;
; -2.123 ; datapath:Unit1|reg_file:U2|tmp_rf[5][13]    ; datapath:Unit1|reg_file:U2|RFr1[13]              ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.111     ; 2.884      ;
; -2.123 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.570      ;
; -2.123 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.570      ;
; -2.123 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.570      ;
; -2.123 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.570      ;
; -2.123 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.570      ;
; -2.123 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.570      ;
; -2.123 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.570      ;
; -2.123 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.570      ;
; -2.123 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.570      ;
; -2.123 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.570      ;
; -2.123 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.570      ;
; -2.123 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.570      ;
; -2.123 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.570      ;
; -2.123 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.570      ;
; -2.123 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.570      ;
; -2.123 ; datapath:Unit1|alu:U3|alu_tmp[3]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.570      ;
; -2.121 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.568      ;
; -2.121 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.568      ;
; -2.121 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.568      ;
; -2.121 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.568      ;
; -2.121 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.568      ;
; -2.121 ; datapath:Unit1|alu:U3|alu_tmp[4]            ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.530     ; 1.568      ;
+--------+---------------------------------------------+--------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                  ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -1.553 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.195      ; 3.301      ;
; -1.548 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.195      ; 3.296      ;
; -1.545 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.195      ; 3.293      ;
; -1.531 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.195      ; 3.279      ;
; -1.523 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.195      ; 3.271      ;
; -1.508 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.258      ;
; -1.503 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.195      ; 3.251      ;
; -1.488 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.198      ; 3.239      ;
; -1.480 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.230      ;
; -1.478 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.254      ; 3.223      ;
; -1.475 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.221      ;
; -1.473 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.254      ; 3.218      ;
; -1.470 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.254      ; 3.215      ;
; -1.470 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.216      ;
; -1.468 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.218      ;
; -1.467 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.213      ;
; -1.460 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.199      ; 3.112      ;
; -1.456 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.254      ; 3.201      ;
; -1.455 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.199      ; 3.107      ;
; -1.453 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.199      ;
; -1.452 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.199      ; 3.104      ;
; -1.448 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.254      ; 3.193      ;
; -1.445 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.191      ;
; -1.438 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.199      ; 3.090      ;
; -1.433 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.256      ; 3.180      ;
; -1.430 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.196      ; 3.178      ;
; -1.430 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.199      ; 3.082      ;
; -1.428 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.254      ; 3.173      ;
; -1.426 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.176      ;
; -1.425 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.171      ;
; -1.421 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.171      ;
; -1.418 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.168      ;
; -1.415 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.201      ; 3.069      ;
; -1.413 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.257      ; 3.161      ;
; -1.410 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.159      ;
; -1.410 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.199      ; 3.062      ;
; -1.409 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.156      ;
; -1.407 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.158      ;
; -1.405 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.256      ; 3.152      ;
; -1.404 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.154      ;
; -1.404 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.151      ;
; -1.402 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.196      ; 3.150      ;
; -1.402 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.153      ;
; -1.401 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.148      ;
; -1.399 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.150      ;
; -1.396 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.146      ;
; -1.395 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.202      ; 3.050      ;
; -1.393 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.256      ; 3.140      ;
; -1.390 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.196      ; 3.138      ;
; -1.387 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.201      ; 3.041      ;
; -1.387 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.134      ;
; -1.385 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.136      ;
; -1.383 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.198      ; 3.130      ;
; -1.381 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.199      ; 3.133      ;
; -1.380 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.130      ;
; -1.379 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.126      ;
; -1.378 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.198      ; 3.125      ;
; -1.377 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.196      ; 3.127      ;
; -1.377 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.128      ;
; -1.376 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.126      ;
; -1.375 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.201      ; 3.029      ;
; -1.375 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.198      ; 3.122      ;
; -1.375 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.125      ;
; -1.373 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.120      ;
; -1.373 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.198      ; 3.124      ;
; -1.373 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.198      ; 3.124      ;
; -1.372 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.122      ;
; -1.372 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.196      ; 3.122      ;
; -1.370 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.198      ; 3.121      ;
; -1.369 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.195      ; 3.117      ;
; -1.369 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.196      ; 3.119      ;
; -1.368 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.115      ;
; -1.365 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.112      ;
; -1.364 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.196      ; 3.113      ;
; -1.362 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.199      ; 3.115      ;
; -1.361 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.200      ; 3.114      ;
; -1.361 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.198      ; 3.108      ;
; -1.359 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.198      ; 3.110      ;
; -1.359 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.106      ;
; -1.358 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.108      ;
; -1.357 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.103      ;
; -1.357 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.108      ;
; -1.355 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.196      ; 3.105      ;
; -1.353 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.199      ; 3.105      ;
; -1.353 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.198      ; 3.100      ;
; -1.352 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.198      ; 3.103      ;
; -1.352 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.098      ;
; -1.351 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.098      ;
; -1.350 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.100      ;
; -1.349 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.095      ;
; -1.347 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.196      ; 3.097      ;
; -1.344 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.197      ; 3.094      ;
; -1.343 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.090      ;
; -1.342 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.200      ; 3.096      ;
; -1.341 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.199      ; 3.093      ;
; -1.338 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.200      ; 3.087      ;
; -1.336 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.196      ; 3.085      ;
; -1.335 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.199      ; 3.087      ;
; -1.335 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[9]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.194      ; 3.081      ;
; -1.334 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[3]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.199      ; 3.087      ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MainMemory:Unit2|clk_8th'                                                                                                                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                                          ; Launch Clock                               ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------+--------------+------------+------------+
; -1.185 ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.125     ; 1.569      ;
; -1.155 ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.167     ; 1.497      ;
; -1.141 ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.164     ; 1.486      ;
; -1.135 ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.117     ; 1.527      ;
; -1.118 ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.113     ; 1.514      ;
; -1.102 ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.124     ; 1.487      ;
; -1.049 ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.145     ; 1.413      ;
; -1.048 ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.089     ; 1.468      ;
; -1.042 ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.107     ; 1.444      ;
; -1.042 ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.126     ; 1.425      ;
; -1.041 ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.111     ; 1.439      ;
; -1.040 ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.130     ; 1.419      ;
; -1.040 ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.140     ; 1.409      ;
; -1.036 ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.108     ; 1.437      ;
; -1.034 ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.136     ; 1.407      ;
; -1.033 ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.121     ; 1.421      ;
; -1.032 ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.123     ; 1.418      ;
; -1.032 ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.119     ; 1.422      ;
; -1.029 ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.122     ; 1.416      ;
; -1.018 ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.124     ; 1.403      ;
; -1.011 ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.136     ; 1.384      ;
; -1.009 ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.122     ; 1.396      ;
; -1.006 ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.115     ; 1.400      ;
; -1.002 ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.129     ; 1.382      ;
; -1.002 ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.178     ; 1.333      ;
; -0.998 ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.145     ; 1.362      ;
; -0.995 ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.147     ; 1.357      ;
; -0.994 ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.140     ; 1.363      ;
; -0.990 ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.183     ; 1.316      ;
; -0.988 ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.102     ; 1.395      ;
; -0.986 ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.114     ; 1.381      ;
; -0.986 ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.126     ; 1.369      ;
; -0.980 ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.101     ; 1.388      ;
; -0.980 ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.131     ; 1.358      ;
; -0.979 ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.174     ; 1.314      ;
; -0.978 ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.123     ; 1.364      ;
; -0.977 ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.123     ; 1.363      ;
; -0.970 ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.125     ; 1.354      ;
; -0.968 ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.117     ; 1.360      ;
; -0.966 ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.111     ; 1.364      ;
; -0.964 ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.142     ; 1.331      ;
; -0.961 ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.105     ; 1.365      ;
; -0.961 ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.128     ; 1.342      ;
; -0.961 ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.134     ; 1.336      ;
; -0.959 ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.120     ; 1.348      ;
; -0.959 ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.129     ; 1.339      ;
; -0.957 ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.140     ; 1.326      ;
; -0.954 ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.109     ; 1.354      ;
; -0.952 ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.123     ; 1.338      ;
; -0.952 ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.128     ; 1.333      ;
; -0.950 ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.161     ; 1.298      ;
; -0.946 ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.119     ; 1.336      ;
; -0.944 ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.136     ; 1.317      ;
; -0.944 ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.106     ; 1.347      ;
; -0.943 ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.131     ; 1.321      ;
; -0.941 ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.105     ; 1.345      ;
; -0.935 ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.170     ; 1.274      ;
; -0.932 ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.160     ; 1.281      ;
; -0.918 ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.093     ; 1.334      ;
; -0.917 ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.099     ; 1.327      ;
; -0.916 ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.090     ; 1.335      ;
; -0.914 ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.096     ; 1.327      ;
; -0.914 ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.112     ; 1.311      ;
; -0.913 ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.112     ; 1.310      ;
; -0.905 ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.141     ; 1.273      ;
; -0.901 ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.115     ; 1.295      ;
; -0.878 ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.107     ; 1.280      ;
; -0.863 ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.127     ; 1.245      ;
; -0.852 ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.132     ; 1.229      ;
; -0.850 ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.141     ; 1.218      ;
; -0.842 ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.133     ; 1.218      ;
; -0.840 ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.137     ; 1.212      ;
; -0.837 ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.114     ; 1.232      ;
; -0.837 ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.123     ; 1.223      ;
; -0.837 ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.146     ; 1.200      ;
; -0.825 ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.127     ; 1.207      ;
; -0.823 ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.124     ; 1.208      ;
; -0.823 ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.188     ; 1.144      ;
; -0.822 ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.197     ; 1.134      ;
; -0.816 ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.192     ; 1.133      ;
; -0.812 ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.174     ; 1.147      ;
; -0.812 ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.144     ; 1.177      ;
; -0.807 ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.108     ; 1.208      ;
; -0.795 ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.163     ; 1.141      ;
; -0.790 ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.175     ; 1.124      ;
; -0.788 ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.147     ; 1.150      ;
; -0.786 ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.184     ; 1.111      ;
; -0.783 ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.138     ; 1.154      ;
; -0.779 ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.132     ; 1.156      ;
; -0.775 ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.150     ; 1.134      ;
; -0.765 ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.158     ; 1.116      ;
; -0.760 ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.178     ; 1.091      ;
; -0.747 ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.103     ; 1.153      ;
; -0.663 ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.130     ; 1.042      ;
; -0.617 ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.181     ; 0.945      ;
; -0.593 ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th ; 0.500        ; -0.154     ; 0.948      ;
; -0.488 ; datapath:Unit1|alu:U3|alu_tmp[4]  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_datain_reg0   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.665     ; 0.832      ;
; -0.475 ; datapath:Unit1|alu:U3|alu_tmp[9]  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_datain_reg0   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.676     ; 0.808      ;
; -0.470 ; datapath:Unit1|alu:U3|alu_tmp[5]  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_datain_reg0   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.667     ; 0.812      ;
; -0.411 ; datapath:Unit1|alu:U3|alu_tmp[8]  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_datain_reg0   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; MainMemory:Unit2|clk_8th ; 1.000        ; -0.679     ; 0.741      ;
+--------+-----------------------------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock             ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+
; -1.117 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.076     ; 1.021      ;
; -0.948 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.041     ; 0.822      ;
; -0.943 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.089     ; 0.840      ;
; -0.931 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.081     ; 0.821      ;
; -0.870 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.040     ; 0.753      ;
; -0.854 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.074     ; 0.770      ;
; -0.784 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.023     ; 0.775      ;
; -0.746 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.082     ; 0.655      ;
; -0.731 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.050     ; 0.662      ;
; -0.719 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.064     ; 0.641      ;
; -0.716 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.063     ; 0.636      ;
; -0.649 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.067     ; 0.575      ;
; -0.626 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.065     ; 0.471      ;
; -0.558 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.069     ; 0.471      ;
; -0.547 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.070     ; 0.462      ;
; -0.541 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; -0.074     ; 0.458      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                                                              ;
+--------+--------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                               ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -1.792 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.197      ; 1.510      ;
; -1.777 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.111      ; 1.439      ;
; -1.725 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.109      ; 1.489      ;
; -1.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.119      ; 1.508      ;
; -1.663 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.111      ; 1.553      ;
; -1.663 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.255      ; 1.697      ;
; -1.646 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.122      ; 1.581      ;
; -1.622 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.109      ; 1.592      ;
; -1.610 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.095      ; 1.590      ;
; -1.563 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.120      ; 1.662      ;
; -1.544 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.119      ; 1.680      ;
; -1.519 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.122      ; 1.708      ;
; -1.465 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.110      ; 1.750      ;
; -1.369 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.120      ; 1.856      ;
; -1.305 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.108      ; 1.908      ;
; -1.258 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.197      ; 1.564      ;
; -1.194 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.118      ; 2.029      ;
; -1.102 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.111      ; 1.634      ;
; -1.098 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.111      ; 1.638      ;
; -1.089 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.119      ; 1.655      ;
; -1.061 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.109      ; 1.673      ;
; -1.055 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.255      ; 1.825      ;
; -1.044 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.120      ; 1.701      ;
; -1.011 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.122      ; 1.736      ;
; -0.984 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.109      ; 1.750      ;
; -0.970 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.095      ; 1.750      ;
; -0.946 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.119      ; 1.798      ;
; -0.932 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.122      ; 1.815      ;
; -0.898 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.110      ; 1.837      ;
; -0.816 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.120      ; 1.929      ;
; -0.776 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.108      ; 1.957      ;
; -0.634 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]       ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.118      ; 2.109      ;
; -0.574 ; datapath:Unit1|reg_file:U2|RFr2[5]               ; datapath:Unit1|alu:U3|alu_tmp[5]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.528      ; 0.984      ;
; -0.527 ; datapath:Unit1|reg_file:U2|RFr2[11]              ; datapath:Unit1|alu:U3|alu_tmp[11]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.509      ; 1.012      ;
; -0.494 ; datapath:Unit1|reg_file:U2|RFr1[12]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[12]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.613      ; 1.149      ;
; -0.484 ; datapath:Unit1|reg_file:U2|RFr2[3]               ; datapath:Unit1|alu:U3|alu_tmp[3]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.523      ; 1.069      ;
; -0.467 ; datapath:Unit1|reg_file:U2|RFr2[12]              ; datapath:Unit1|alu:U3|alu_tmp[12]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.611      ; 1.174      ;
; -0.435 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.496      ; 1.091      ;
; -0.435 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.496      ; 1.091      ;
; -0.435 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.496      ; 1.091      ;
; -0.435 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.496      ; 1.091      ;
; -0.435 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.496      ; 1.091      ;
; -0.435 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.496      ; 1.091      ;
; -0.435 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.496      ; 1.091      ;
; -0.435 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.496      ; 1.091      ;
; -0.435 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.496      ; 1.091      ;
; -0.435 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.496      ; 1.091      ;
; -0.435 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.496      ; 1.091      ;
; -0.435 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.496      ; 1.091      ;
; -0.435 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.496      ; 1.091      ;
; -0.435 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.496      ; 1.091      ;
; -0.435 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.496      ; 1.091      ;
; -0.435 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.496      ; 1.091      ;
; -0.359 ; datapath:Unit1|reg_file:U2|RFr2[14]              ; datapath:Unit1|alu:U3|alu_tmp[14]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.525      ; 1.196      ;
; -0.339 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.435      ; 1.126      ;
; -0.339 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.435      ; 1.126      ;
; -0.339 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.435      ; 1.126      ;
; -0.339 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.435      ; 1.126      ;
; -0.339 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.435      ; 1.126      ;
; -0.339 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.435      ; 1.126      ;
; -0.339 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.435      ; 1.126      ;
; -0.339 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.435      ; 1.126      ;
; -0.339 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.435      ; 1.126      ;
; -0.339 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.435      ; 1.126      ;
; -0.339 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.435      ; 1.126      ;
; -0.339 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.435      ; 1.126      ;
; -0.339 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.435      ; 1.126      ;
; -0.339 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.435      ; 1.126      ;
; -0.339 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.435      ; 1.126      ;
; -0.339 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.435      ; 1.126      ;
; -0.333 ; datapath:Unit1|reg_file:U2|RFr1[13]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[13]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.538      ; 1.235      ;
; -0.329 ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; datapath:Unit1|alu:U3|alu_tmp[1]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.539      ; 1.240      ;
; -0.326 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.433      ; 1.137      ;
; -0.326 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.433      ; 1.137      ;
; -0.326 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.433      ; 1.137      ;
; -0.326 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.433      ; 1.137      ;
; -0.326 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.433      ; 1.137      ;
; -0.326 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.433      ; 1.137      ;
; -0.326 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.433      ; 1.137      ;
; -0.326 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.433      ; 1.137      ;
; -0.326 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.433      ; 1.137      ;
; -0.326 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.433      ; 1.137      ;
; -0.326 ; datapath:Unit1|reg_file:U2|RFr1[10]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.433      ; 1.137      ;
; -0.326 ; datapath:Unit1|reg_file:U2|RFr1[11]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.433      ; 1.137      ;
; -0.326 ; datapath:Unit1|reg_file:U2|RFr1[12]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.433      ; 1.137      ;
; -0.326 ; datapath:Unit1|reg_file:U2|RFr1[13]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.433      ; 1.137      ;
; -0.326 ; datapath:Unit1|reg_file:U2|RFr1[14]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.433      ; 1.137      ;
; -0.326 ; datapath:Unit1|reg_file:U2|RFr1[15]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.433      ; 1.137      ;
; -0.319 ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[11]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.515      ; 1.226      ;
; -0.315 ; datapath:Unit1|reg_file:U2|RFr2[7]               ; datapath:Unit1|alu:U3|alu_tmp[7]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.669      ; 1.384      ;
; -0.315 ; datapath:Unit1|reg_file:U2|RFr1[0]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.441      ; 1.156      ;
; -0.315 ; datapath:Unit1|reg_file:U2|RFr1[1]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.441      ; 1.156      ;
; -0.315 ; datapath:Unit1|reg_file:U2|RFr1[2]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.441      ; 1.156      ;
; -0.315 ; datapath:Unit1|reg_file:U2|RFr1[3]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.441      ; 1.156      ;
; -0.315 ; datapath:Unit1|reg_file:U2|RFr1[4]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.441      ; 1.156      ;
; -0.315 ; datapath:Unit1|reg_file:U2|RFr1[5]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.441      ; 1.156      ;
; -0.315 ; datapath:Unit1|reg_file:U2|RFr1[6]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.441      ; 1.156      ;
; -0.315 ; datapath:Unit1|reg_file:U2|RFr1[7]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.441      ; 1.156      ;
; -0.315 ; datapath:Unit1|reg_file:U2|RFr1[8]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.441      ; 1.156      ;
; -0.315 ; datapath:Unit1|reg_file:U2|RFr1[9]               ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.441      ; 1.156      ;
+--------+--------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cpu_clk'                                                                                                                                                                                         ;
+--------+----------------------------------------------------------+------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                              ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -1.567 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.000        ; 1.655      ; 0.307      ;
; -1.567 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 0.000        ; 1.655      ; 0.307      ;
; -1.552 ; MainMemory:Unit2|clk_8th                                 ; MainMemory:Unit2|clk_8th                             ; MainMemory:Unit2|clk_8th                   ; cpu_clk     ; 0.000        ; 1.640      ; 0.307      ;
; -1.421 ; MainMemory:Unit2|clk_8th                                 ; MainMemory:Unit2|main_mem_status                     ; MainMemory:Unit2|clk_8th                   ; cpu_clk     ; 0.000        ; 1.640      ; 0.438      ;
; -1.059 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; -0.500       ; 1.655      ; 0.315      ;
; -1.059 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; -0.500       ; 1.655      ; 0.315      ;
; -1.045 ; MainMemory:Unit2|clk_8th                                 ; MainMemory:Unit2|clk_8th                             ; MainMemory:Unit2|clk_8th                   ; cpu_clk     ; -0.500       ; 1.640      ; 0.314      ;
; -0.878 ; MainMemory:Unit2|clk_8th                                 ; MainMemory:Unit2|main_mem_status                     ; MainMemory:Unit2|clk_8th                   ; cpu_clk     ; -0.500       ; 1.640      ; 0.481      ;
; -0.144 ; ctrl_unit:Unit0|controller:U0|state.S_MULT               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.698      ; 0.638      ;
; -0.141 ; ctrl_unit:Unit0|controller:U0|state.S_ADD                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.698      ; 0.641      ;
; -0.137 ; ctrl_unit:Unit0|controller:U0|state.S_SUBT               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.698      ; 0.645      ;
; -0.066 ; ctrl_unit:Unit0|controller:U0|state.S_ADD                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.698      ; 0.716      ;
; -0.006 ; ctrl_unit:Unit0|controller:U0|state.S_SUBT               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.698      ; 0.776      ;
; 0.038  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.698      ; 0.820      ;
; 0.085  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.698      ; 0.867      ;
; 0.092  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.698      ; 0.874      ;
; 0.111  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.698      ; 0.893      ;
; 0.130  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.698      ; 0.912      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                 ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                 ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|big_addr                   ; ctrl_unit:Unit0|controller:U0|big_addr               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                 ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|oe_ctrl                    ; ctrl_unit:Unit0|controller:U0|oe_ctrl                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa     ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa        ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a        ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                   ; ctrl_unit:Unit0|controller:U0|Mre_ctrl               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|state.S_HALT               ; ctrl_unit:Unit0|controller:U0|state.S_HALT           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE         ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.698      ; 0.965      ;
; 0.189  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait     ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.314      ;
; 0.193  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.698      ; 0.975      ;
; 0.195  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za            ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb        ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.321      ;
; 0.201  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.022      ; 0.307      ;
; 0.204  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.329      ;
; 0.206  ; ctrl_unit:Unit0|controller:U0|state.S_INIT               ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.331      ;
; 0.211  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa        ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.337      ;
; 0.213  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb            ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.339      ;
; 0.249  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD_wait    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.375      ;
; 0.253  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.698      ; 1.035      ;
; 0.263  ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait    ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.389      ;
; 0.266  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait     ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.392      ;
; 0.275  ; ctrl_unit:Unit0|controller:U0|state.S_ADDa               ; ctrl_unit:Unit0|controller:U0|state.S_ADDb           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.401      ;
; 0.298  ; MainMemory:Unit2|\slowClock:counter[15]                  ; MainMemory:Unit2|\slowClock:counter[15]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.423      ;
; 0.299  ; MainMemory:Unit2|\slowClock:counter[3]                   ; MainMemory:Unit2|\slowClock:counter[3]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.424      ;
; 0.299  ; MainMemory:Unit2|\slowClock:counter[5]                   ; MainMemory:Unit2|\slowClock:counter[5]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.424      ;
; 0.299  ; MainMemory:Unit2|\slowClock:counter[13]                  ; MainMemory:Unit2|\slowClock:counter[13]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.424      ;
; 0.299  ; MainMemory:Unit2|\slowClock:counter[31]                  ; MainMemory:Unit2|\slowClock:counter[31]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.424      ;
; 0.299  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.424      ;
; 0.300  ; MainMemory:Unit2|\slowClock:counter[1]                   ; MainMemory:Unit2|\slowClock:counter[1]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; MainMemory:Unit2|\slowClock:counter[6]                   ; MainMemory:Unit2|\slowClock:counter[6]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; MainMemory:Unit2|\slowClock:counter[7]                   ; MainMemory:Unit2|\slowClock:counter[7]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; MainMemory:Unit2|\slowClock:counter[11]                  ; MainMemory:Unit2|\slowClock:counter[11]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; MainMemory:Unit2|\slowClock:counter[17]                  ; MainMemory:Unit2|\slowClock:counter[17]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; MainMemory:Unit2|\slowClock:counter[19]                  ; MainMemory:Unit2|\slowClock:counter[19]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; MainMemory:Unit2|\slowClock:counter[21]                  ; MainMemory:Unit2|\slowClock:counter[21]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; MainMemory:Unit2|\slowClock:counter[27]                  ; MainMemory:Unit2|\slowClock:counter[27]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; MainMemory:Unit2|\slowClock:counter[29]                  ; MainMemory:Unit2|\slowClock:counter[29]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.425      ;
; 0.301  ; MainMemory:Unit2|\slowClock:counter[8]                   ; MainMemory:Unit2|\slowClock:counter[8]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; MainMemory:Unit2|\slowClock:counter[9]                   ; MainMemory:Unit2|\slowClock:counter[9]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; MainMemory:Unit2|\slowClock:counter[14]                  ; MainMemory:Unit2|\slowClock:counter[14]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; MainMemory:Unit2|\slowClock:counter[16]                  ; MainMemory:Unit2|\slowClock:counter[16]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; MainMemory:Unit2|\slowClock:counter[22]                  ; MainMemory:Unit2|\slowClock:counter[22]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; MainMemory:Unit2|\slowClock:counter[23]                  ; MainMemory:Unit2|\slowClock:counter[23]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; MainMemory:Unit2|\slowClock:counter[25]                  ; MainMemory:Unit2|\slowClock:counter[25]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.426      ;
; 0.302  ; MainMemory:Unit2|\slowClock:counter[4]                   ; MainMemory:Unit2|\slowClock:counter[4]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; MainMemory:Unit2|\slowClock:counter[10]                  ; MainMemory:Unit2|\slowClock:counter[10]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; MainMemory:Unit2|\slowClock:counter[12]                  ; MainMemory:Unit2|\slowClock:counter[12]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; MainMemory:Unit2|\slowClock:counter[18]                  ; MainMemory:Unit2|\slowClock:counter[18]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; MainMemory:Unit2|\slowClock:counter[20]                  ; MainMemory:Unit2|\slowClock:counter[20]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; MainMemory:Unit2|\slowClock:counter[24]                  ; MainMemory:Unit2|\slowClock:counter[24]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; MainMemory:Unit2|\slowClock:counter[30]                  ; MainMemory:Unit2|\slowClock:counter[30]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.427      ;
; 0.303  ; MainMemory:Unit2|\slowClock:counter[26]                  ; MainMemory:Unit2|\slowClock:counter[26]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.428      ;
; 0.303  ; MainMemory:Unit2|\slowClock:counter[28]                  ; MainMemory:Unit2|\slowClock:counter[28]              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.428      ;
; 0.303  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb     ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.429      ;
; 0.303  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.428      ;
; 0.303  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.428      ;
; 0.303  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.428      ;
; 0.311  ; MainMemory:Unit2|\slowClock:counter[0]                   ; MainMemory:Unit2|\slowClock:counter[0]               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.436      ;
; 0.312  ; ctrl_unit:Unit0|controller:U0|state.S_MULT               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.698      ; 1.094      ;
+--------+----------------------------------------------------------+------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MainMemory:Unit2|clk_8th'                                                                                                                                                                                                           ;
+--------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                                                                          ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+--------------------------+--------------+------------+------------+
; -0.452 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_we_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.959      ; 0.641      ;
; -0.450 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_re_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.959      ; 0.643      ;
; -0.304 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_we_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.965      ; 0.795      ;
; -0.292 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_we_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.968      ; 0.810      ;
; -0.288 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_re_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.957      ; 0.803      ;
; -0.287 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.962      ; 0.809      ;
; -0.283 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_we_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.970      ; 0.821      ;
; -0.280 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_we_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.955      ; 0.809      ;
; -0.275 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_we_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.951      ; 0.810      ;
; -0.273 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.954      ; 0.815      ;
; -0.264 ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_we_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.946      ; 0.816      ;
; -0.259 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_re_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.948      ; 0.823      ;
; -0.252 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.951      ; 0.833      ;
; -0.176 ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.959      ; 0.917      ;
; -0.170 ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.959      ; 0.923      ;
; -0.162 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.959      ; 0.931      ;
; -0.152 ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.959      ; 0.941      ;
; -0.143 ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.959      ; 0.950      ;
; -0.135 ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.949      ; 0.948      ;
; -0.125 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_re_reg       ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.940      ; 0.949      ;
; -0.118 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_re_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.944      ; 0.960      ;
; -0.108 ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.959      ; 0.985      ;
; -0.092 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.959      ; 1.001      ;
; -0.084 ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.967      ; 1.017      ;
; -0.077 ; ctrl_unit:Unit0|controller:U0|Mre_ctrl           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_re_reg        ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.935      ; 0.992      ;
; -0.066 ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.967      ; 1.035      ;
; -0.059 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.955      ; 1.030      ;
; -0.052 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.962      ; 1.044      ;
; -0.037 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.955      ; 1.052      ;
; -0.035 ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.955      ; 1.054      ;
; -0.034 ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.966      ; 1.066      ;
; -0.027 ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.969      ; 1.076      ;
; -0.026 ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.962      ; 1.070      ;
; -0.024 ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.964      ; 1.074      ;
; -0.019 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.962      ; 1.077      ;
; -0.018 ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.965      ; 1.081      ;
; -0.016 ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.963      ; 1.081      ;
; -0.014 ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.967      ; 1.087      ;
; -0.012 ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.955      ; 1.077      ;
; -0.012 ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.956      ; 1.078      ;
; -0.011 ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.972      ; 1.095      ;
; -0.007 ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.966      ; 1.093      ;
; -0.006 ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.963      ; 1.091      ;
; -0.005 ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.972      ; 1.101      ;
; -0.004 ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.950      ; 1.080      ;
; -0.003 ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.969      ; 1.100      ;
; 0.001  ; datapath:Unit1|reg_file:U2|RFr1[9]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.962      ; 1.097      ;
; 0.003  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.968      ; 1.105      ;
; 0.003  ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.955      ; 1.092      ;
; 0.004  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.952      ; 1.090      ;
; 0.004  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.948      ; 1.086      ;
; 0.005  ; datapath:Unit1|reg_file:U2|RFr1[2]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.956      ; 1.095      ;
; 0.007  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.965      ; 1.106      ;
; 0.009  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.952      ; 1.095      ;
; 0.009  ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.963      ; 1.106      ;
; 0.013  ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.950      ; 1.097      ;
; 0.015  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.951      ; 1.100      ;
; 0.018  ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.966      ; 1.118      ;
; 0.018  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.946      ; 1.098      ;
; 0.022  ; datapath:Unit1|reg_file:U2|RFr1[8]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.943      ; 1.099      ;
; 0.023  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.970      ; 1.127      ;
; 0.023  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.955      ; 1.112      ;
; 0.025  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.946      ; 1.105      ;
; 0.027  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.957      ; 1.118      ;
; 0.029  ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.950      ; 1.113      ;
; 0.033  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.942      ; 1.109      ;
; 0.035  ; datapath:Unit1|reg_file:U2|RFr1[11]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.969      ; 1.138      ;
; 0.041  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.970      ; 1.145      ;
; 0.045  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.938      ; 1.117      ;
; 0.048  ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.962      ; 1.144      ;
; 0.049  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.967      ; 1.150      ;
; 0.055  ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.956      ; 1.145      ;
; 0.062  ; ctrl_unit:Unit0|controller:U0|big_addr           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.933      ; 1.129      ;
; 0.062  ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.967      ; 1.163      ;
; 0.064  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.964      ; 1.162      ;
; 0.065  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.973      ; 1.172      ;
; 0.068  ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.965      ; 1.167      ;
; 0.073  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.968      ; 1.175      ;
; 0.077  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.965      ; 1.176      ;
; 0.080  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.975      ; 1.189      ;
; 0.081  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.960      ; 1.175      ;
; 0.081  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.951      ; 1.166      ;
; 0.082  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.967      ; 1.183      ;
; 0.082  ; datapath:Unit1|reg_file:U2|RFr1[6]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.966      ; 1.182      ;
; 0.085  ; datapath:Unit1|reg_file:U2|RFr1[4]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.962      ; 1.181      ;
; 0.085  ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.952      ; 1.171      ;
; 0.086  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.960      ; 1.180      ;
; 0.086  ; datapath:Unit1|reg_file:U2|RFr1[0]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.959      ; 1.179      ;
; 0.091  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.956      ; 1.181      ;
; 0.093  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.960      ; 1.187      ;
; 0.093  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.970      ; 1.197      ;
; 0.095  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.946      ; 1.175      ;
; 0.097  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.951      ; 1.182      ;
; 0.099  ; datapath:Unit1|reg_file:U2|RFr1[10]~_Duplicate_1 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.943      ; 1.176      ;
; 0.103  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.973      ; 1.210      ;
; 0.103  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.960      ; 1.197      ;
; 0.104  ; datapath:Unit1|reg_file:U2|RFr1[1]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.974      ; 1.212      ;
; 0.104  ; datapath:Unit1|reg_file:U2|RFr1[3]~_Duplicate_1  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.974      ; 1.212      ;
; 0.104  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.970      ; 1.208      ;
; 0.106  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ; cpu_clk      ; MainMemory:Unit2|clk_8th ; 0.000        ; 0.951      ; 1.191      ;
+--------+--------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock             ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+
; 0.753 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.143      ; 0.416      ;
; 0.756 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.138      ; 0.414      ;
; 0.756 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.148      ; 0.424      ;
; 0.760 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.144      ; 0.424      ;
; 0.850 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.146      ; 0.516      ;
; 0.895 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.150      ; 0.565      ;
; 0.900 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.149      ; 0.569      ;
; 0.902 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.162      ; 0.584      ;
; 0.928 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.129      ; 0.577      ;
; 0.957 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.205      ; 0.682      ;
; 0.974 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.177      ; 0.671      ;
; 1.016 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.140      ; 0.676      ;
; 1.026 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.175      ; 0.721      ;
; 1.072 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.131      ; 0.723      ;
; 1.095 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.123      ; 0.738      ;
; 1.237 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; MainMemory:Unit2|clk_8th ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.136      ; 0.893      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'cpu_clk'                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
; 0.143 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.041     ; 0.803      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'cpu_clk'                                                                                                                   ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.041      ; 0.687      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.041      ; 0.687      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.041      ; 0.687      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.041      ; 0.687      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.041      ; 0.687      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.041      ; 0.687      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.041      ; 0.687      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.041      ; 0.687      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.041      ; 0.687      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.041      ; 0.687      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.041      ; 0.687      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.041      ; 0.687      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.041      ; 0.687      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.041      ; 0.687      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.041      ; 0.687      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.041      ; 0.687      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'                                                                                ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[16]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[17]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[18]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[19]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[20]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[21]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[22]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[23]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[24]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[25]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[26]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[27]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[28]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[29]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[30]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[31]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|\slowClock:counter[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|clk_8th                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|main_mem_status                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|big_addr                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|oe_ctrl                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADD             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDa            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDb            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_HALT            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOADa       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_INIT            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z          ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'MainMemory:Unit2|clk_8th'                                                                                                                                                ;
+--------+--------------+----------------+-----------------+--------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                    ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+-----------------+--------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_we_reg        ;
; 0.081  ; 0.311        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.081  ; 0.311        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.081  ; 0.311        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg        ;
; 0.081  ; 0.311        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.081  ; 0.311        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 0.081  ; 0.311        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 0.081  ; 0.311        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_re_reg        ;
; 0.081  ; 0.311        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_we_reg        ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_re_reg       ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_we_reg       ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg       ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_we_reg       ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_datain_reg0  ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_re_reg       ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_we_reg       ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_re_reg        ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_we_reg        ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_re_reg        ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_we_reg        ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                           ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                           ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                           ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                           ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_datain_reg0   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_re_reg        ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_we_reg        ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                          ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                          ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                          ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                          ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                          ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                          ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                           ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                           ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                           ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                           ;
; 0.085  ; 0.315        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                           ;
; 0.085  ; 0.315        ; 0.230          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                           ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a4|clk0                                                      ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a10|clk0                                                     ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width ; MainMemory:Unit2|clk_8th ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a12|clk0                                                     ;
+--------+--------------+----------------+-----------------+--------------------------+------------+------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.288 ; 0.288        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|dataa          ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|dataa            ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.300 ; 0.300        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.300 ; 0.300        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.300 ; 0.300        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.300 ; 0.300        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.300 ; 0.300        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.302 ; 0.302        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.302 ; 0.302        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.302 ; 0.302        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.302 ; 0.302        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datac            ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datac          ;
; 0.303 ; 0.303        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.303 ; 0.303        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.303 ; 0.303        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.305 ; 0.305        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.306 ; 0.306        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.306 ; 0.306        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.306 ; 0.306        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.654 ; 0.654        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.654 ; 0.654        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.683 ; 0.683        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.686 ; 0.686        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.686 ; 0.686        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.686 ; 0.686        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.687 ; 0.687        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.687 ; 0.687        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datac          ;
; 0.688 ; 0.688        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.689 ; 0.689        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.689 ; 0.689        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datac            ;
; 0.689 ; 0.689        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.689 ; 0.689        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.689 ; 0.689        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.690 ; 0.690        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.690 ; 0.690        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.690 ; 0.690        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.690 ; 0.690        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datac          ;
; 0.690 ; 0.690        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.690 ; 0.690        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.690 ; 0.690        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.691 ; 0.691        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.692 ; 0.692        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.693 ; 0.693        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.693 ; 0.693        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.693 ; 0.693        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.693 ; 0.693        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.693 ; 0.693        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.694 ; 0.694        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|dataa            ;
; 0.697 ; 0.697        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.697 ; 0.697        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|dataa          ;
; 0.698 ; 0.698        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[7]      ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|dataa             ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[12]     ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[10]|datad            ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[13]|datad            ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[8]|datad             ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[9]|datad             ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datac            ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[4]|datad             ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[5]|datad             ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[6]|datad             ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[0]|datad             ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[1]|datad             ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[3]|datad             ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[2]|datad             ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[15]|datad            ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[10]     ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[8]      ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[9]      ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[14]|datad            ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[11]|datad            ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[4]      ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[5]      ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[6]      ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[0]      ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[1]      ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[3]      ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux1~0|datac                 ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux33~0|datac                ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[2]      ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[15]     ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[13] ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[14]     ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[11]     ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[13]|datac        ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datad         ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[4]|datad         ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[6]|datad         ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[10]|datac        ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[2]|datad         ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[5]|datad         ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[0]|datad         ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datad        ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datad        ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[15]|datad        ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[1]|datad         ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datad        ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[3]  ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[6]  ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datad         ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datad         ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[1]  ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[12] ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
; 0.576 ; 0.576        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[12] ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[1]  ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datad         ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.579 ; 0.579        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datad        ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datad         ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[3]  ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[6]  ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datad        ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[15]|datad        ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[1]|datad         ;
; 0.581 ; 0.581        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
; 0.582 ; 0.582        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_rst   ; cpu_clk    ; 1.004 ; 1.161 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_rst   ; cpu_clk    ; 0.505 ; 0.286 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; D_main_mem_clk    ; MainMemory:Unit2|clk_8th                   ; 2.977 ;       ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; D_mdout_bus[*]    ; MainMemory:Unit2|clk_8th                   ; 6.999 ; 7.333 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[0]   ; MainMemory:Unit2|clk_8th                   ; 6.391 ; 6.687 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[1]   ; MainMemory:Unit2|clk_8th                   ; 5.768 ; 5.995 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[2]   ; MainMemory:Unit2|clk_8th                   ; 6.196 ; 6.435 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[3]   ; MainMemory:Unit2|clk_8th                   ; 5.751 ; 5.988 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[4]   ; MainMemory:Unit2|clk_8th                   ; 5.967 ; 6.245 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[5]   ; MainMemory:Unit2|clk_8th                   ; 5.714 ; 5.922 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[6]   ; MainMemory:Unit2|clk_8th                   ; 6.160 ; 6.472 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[7]   ; MainMemory:Unit2|clk_8th                   ; 6.106 ; 6.376 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[8]   ; MainMemory:Unit2|clk_8th                   ; 5.491 ; 5.720 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[9]   ; MainMemory:Unit2|clk_8th                   ; 6.903 ; 7.240 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[10]  ; MainMemory:Unit2|clk_8th                   ; 6.076 ; 6.358 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[11]  ; MainMemory:Unit2|clk_8th                   ; 6.999 ; 7.333 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[12]  ; MainMemory:Unit2|clk_8th                   ; 6.533 ; 6.821 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[13]  ; MainMemory:Unit2|clk_8th                   ; 6.588 ; 6.866 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[14]  ; MainMemory:Unit2|clk_8th                   ; 5.544 ; 5.748 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[15]  ; MainMemory:Unit2|clk_8th                   ; 6.618 ; 6.917 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; cpu_output[*]     ; MainMemory:Unit2|clk_8th                   ; 7.047 ; 7.395 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[0]    ; MainMemory:Unit2|clk_8th                   ; 6.381 ; 6.677 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[1]    ; MainMemory:Unit2|clk_8th                   ; 5.778 ; 6.005 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[2]    ; MainMemory:Unit2|clk_8th                   ; 6.206 ; 6.445 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[3]    ; MainMemory:Unit2|clk_8th                   ; 5.830 ; 6.091 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[4]    ; MainMemory:Unit2|clk_8th                   ; 5.937 ; 6.215 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[5]    ; MainMemory:Unit2|clk_8th                   ; 5.684 ; 5.898 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[6]    ; MainMemory:Unit2|clk_8th                   ; 7.047 ; 7.395 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[7]    ; MainMemory:Unit2|clk_8th                   ; 6.116 ; 6.386 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[8]    ; MainMemory:Unit2|clk_8th                   ; 5.442 ; 5.649 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[9]    ; MainMemory:Unit2|clk_8th                   ; 6.913 ; 7.250 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[10]   ; MainMemory:Unit2|clk_8th                   ; 6.066 ; 6.348 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[11]   ; MainMemory:Unit2|clk_8th                   ; 6.775 ; 7.090 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[12]   ; MainMemory:Unit2|clk_8th                   ; 6.543 ; 6.831 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[13]   ; MainMemory:Unit2|clk_8th                   ; 6.882 ; 7.185 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[14]   ; MainMemory:Unit2|clk_8th                   ; 5.534 ; 5.738 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[15]   ; MainMemory:Unit2|clk_8th                   ; 6.628 ; 6.927 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; D_main_mem_clk    ; MainMemory:Unit2|clk_8th                   ;       ; 3.206 ; Fall       ; MainMemory:Unit2|clk_8th                   ;
; D_ALUs_s[*]       ; cpu_clk                                    ; 5.637 ; 5.894 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 5.303 ; 5.520 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 5.637 ; 5.894 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 4.347 ; 4.510 ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 4.629 ; 4.800 ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 6.080 ; 6.442 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 5.734 ; 5.987 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 5.734 ; 5.987 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 4.988 ; 5.216 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 4.679 ; 4.884 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 5.046 ; 5.285 ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 4.940 ; 5.159 ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 5.555 ; 5.843 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 4.982 ; 5.196 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 4.667 ; 4.858 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 5.555 ; 5.843 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 4.957 ; 5.184 ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 4.297 ; 4.454 ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 5.018 ; 5.236 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 5.018 ; 5.236 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 4.968 ; 5.169 ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 5.083 ; 5.356 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 4.300 ; 4.449 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 5.083 ; 5.323 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 4.586 ; 4.788 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 5.078 ; 5.356 ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 4.355 ; 4.532 ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 6.816 ; 7.177 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 5.905 ; 6.204 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 5.639 ; 5.827 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 6.087 ; 6.297 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 6.571 ; 6.857 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 5.569 ; 5.885 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 5.591 ; 5.832 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 6.083 ; 6.371 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 6.274 ; 6.623 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 5.294 ; 5.599 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 5.872 ; 6.133 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 6.816 ; 7.067 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 5.341 ; 5.599 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 5.990 ; 6.331 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 5.491 ; 5.774 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 6.137 ; 6.279 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 6.753 ; 7.177 ; Rise       ; cpu_clk                                    ;
; D_big_addr        ; cpu_clk                                    ; 5.572 ; 5.863 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 6.217 ; 6.522 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 6.217 ; 6.522 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 5.356 ; 5.618 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 5.466 ; 5.762 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 5.076 ; 5.324 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[4]   ; cpu_clk                                    ; 5.535 ; 5.732 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[5]   ; cpu_clk                                    ; 5.053 ; 5.295 ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 5.647 ; 5.951 ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.678 ; 4.857 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 6.768 ; 7.123 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 6.768 ; 7.123 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 5.669 ; 5.857 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 6.087 ; 6.297 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 6.551 ; 6.837 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 5.579 ; 5.895 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 5.611 ; 5.852 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 6.083 ; 6.371 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 6.284 ; 6.633 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 5.304 ; 5.609 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 5.765 ; 6.013 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 5.681 ; 5.853 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 5.351 ; 5.609 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 4.929 ; 5.194 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 5.487 ; 5.769 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 4.208 ; 4.377 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 4.362 ; 4.526 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 5.149 ; 5.362 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 4.367 ; 4.543 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 5.139 ; 5.476 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 4.863 ; 5.050 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 4.759 ; 4.963 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 4.337 ; 4.495 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 4.821 ; 5.094 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 5.487 ; 5.769 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 5.323 ; 5.571 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 5.070 ; 5.313 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 4.526 ; 4.741 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 4.806 ; 4.995 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 5.168 ; 5.376 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 4.852 ; 5.047 ; Rise       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 3.029 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 3.029 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 7.132 ; 7.374 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 7.714 ; 8.060 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.720 ; 5.877 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.394 ; 6.603 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.689 ; 6.952 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.426 ; 6.610 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.431 ; 6.611 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.762 ; 5.904 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.198 ; 6.406 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.252 ; 6.423 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.869 ; 7.139 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.950 ; 7.219 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.972 ; 6.155 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.617 ; 6.861 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 7.714 ; 8.060 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.940 ; 7.229 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.701 ; 5.854 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.283 ; 6.471 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.219 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.219 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.345 ; 7.707 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.662 ; 6.907 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.211 ; 6.500 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.603 ; 6.850 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.104 ; 7.467 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.971 ; 6.244 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.952 ; 6.222 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.568 ; 6.913 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.672 ; 6.997 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.831 ; 6.073 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.339 ; 6.623 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.345 ; 7.707 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.901 ; 6.115 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.889 ; 7.212 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.464 ; 5.655 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.141 ; 6.396 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.882 ; 6.070 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.437 ; 5.593 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.889 ; 7.212 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.256 ; 5.401 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.387 ; 5.533 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.457 ; 6.715 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.525 ; 7.826 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.525 ; 7.826 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.241 ; 6.530 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.603 ; 6.850 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.084 ; 7.447 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.981 ; 6.254 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.972 ; 6.242 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.568 ; 6.913 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.682 ; 7.007 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.841 ; 6.083 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.232 ; 6.503 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.210 ; 6.493 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.911 ; 6.125 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; D_main_mem_clk    ; MainMemory:Unit2|clk_8th                   ; 2.877 ;       ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; D_mdout_bus[*]    ; MainMemory:Unit2|clk_8th                   ; 5.291 ; 5.511 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[0]   ; MainMemory:Unit2|clk_8th                   ; 6.149 ; 6.433 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[1]   ; MainMemory:Unit2|clk_8th                   ; 5.552 ; 5.770 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[2]   ; MainMemory:Unit2|clk_8th                   ; 5.963 ; 6.193 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[3]   ; MainMemory:Unit2|clk_8th                   ; 5.536 ; 5.764 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[4]   ; MainMemory:Unit2|clk_8th                   ; 5.746 ; 6.013 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[5]   ; MainMemory:Unit2|clk_8th                   ; 5.499 ; 5.700 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[6]   ; MainMemory:Unit2|clk_8th                   ; 5.930 ; 6.231 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[7]   ; MainMemory:Unit2|clk_8th                   ; 5.877 ; 6.137 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[8]   ; MainMemory:Unit2|clk_8th                   ; 5.291 ; 5.511 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[9]   ; MainMemory:Unit2|clk_8th                   ; 6.643 ; 6.967 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[10]  ; MainMemory:Unit2|clk_8th                   ; 5.848 ; 6.119 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[11]  ; MainMemory:Unit2|clk_8th                   ; 6.732 ; 7.054 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[12]  ; MainMemory:Unit2|clk_8th                   ; 6.290 ; 6.568 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[13]  ; MainMemory:Unit2|clk_8th                   ; 6.338 ; 6.605 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[14]  ; MainMemory:Unit2|clk_8th                   ; 5.340 ; 5.536 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[15]  ; MainMemory:Unit2|clk_8th                   ; 6.366 ; 6.654 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; cpu_output[*]     ; MainMemory:Unit2|clk_8th                   ; 5.242 ; 5.442 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[0]    ; MainMemory:Unit2|clk_8th                   ; 6.139 ; 6.423 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[1]    ; MainMemory:Unit2|clk_8th                   ; 5.562 ; 5.780 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[2]    ; MainMemory:Unit2|clk_8th                   ; 5.973 ; 6.203 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[3]    ; MainMemory:Unit2|clk_8th                   ; 5.611 ; 5.861 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[4]    ; MainMemory:Unit2|clk_8th                   ; 5.716 ; 5.983 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[5]    ; MainMemory:Unit2|clk_8th                   ; 5.475 ; 5.682 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[6]    ; MainMemory:Unit2|clk_8th                   ; 6.817 ; 7.153 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[7]    ; MainMemory:Unit2|clk_8th                   ; 5.887 ; 6.147 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[8]    ; MainMemory:Unit2|clk_8th                   ; 5.242 ; 5.442 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[9]    ; MainMemory:Unit2|clk_8th                   ; 6.653 ; 6.977 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[10]   ; MainMemory:Unit2|clk_8th                   ; 5.838 ; 6.109 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[11]   ; MainMemory:Unit2|clk_8th                   ; 6.517 ; 6.820 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[12]   ; MainMemory:Unit2|clk_8th                   ; 6.300 ; 6.578 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[13]   ; MainMemory:Unit2|clk_8th                   ; 6.623 ; 6.914 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[14]   ; MainMemory:Unit2|clk_8th                   ; 5.330 ; 5.526 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[15]   ; MainMemory:Unit2|clk_8th                   ; 6.376 ; 6.664 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; D_main_mem_clk    ; MainMemory:Unit2|clk_8th                   ;       ; 3.097 ; Fall       ; MainMemory:Unit2|clk_8th                   ;
; D_ALUs_s[*]       ; cpu_clk                                    ; 5.118 ; 5.326 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 5.118 ; 5.326 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 5.443 ; 5.691 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 4.201 ; 4.358 ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 4.472 ; 4.637 ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 5.864 ; 6.212 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 4.519 ; 4.716 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 5.568 ; 5.813 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 4.815 ; 5.034 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 4.519 ; 4.716 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 4.871 ; 5.100 ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 4.770 ; 4.980 ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 4.508 ; 4.691 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 4.810 ; 5.016 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 4.508 ; 4.691 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 5.359 ; 5.636 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 4.785 ; 5.004 ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 4.153 ; 4.303 ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 4.799 ; 4.992 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 4.847 ; 5.056 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 4.799 ; 4.992 ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 4.156 ; 4.299 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 4.156 ; 4.299 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 4.906 ; 5.136 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 4.430 ; 4.625 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 4.902 ; 5.170 ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 4.212 ; 4.383 ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 4.429 ; 4.554 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 5.418 ; 5.704 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 5.045 ; 5.233 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 5.349 ; 5.593 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 5.958 ; 6.242 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 5.175 ; 5.405 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 5.001 ; 5.258 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 5.448 ; 5.770 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 5.712 ; 6.047 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 4.730 ; 4.973 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 5.440 ; 5.581 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 6.238 ; 6.549 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 4.927 ; 5.137 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 4.908 ; 5.114 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 4.429 ; 4.554 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 5.137 ; 5.390 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 5.750 ; 6.082 ; Rise       ; cpu_clk                                    ;
; D_big_addr        ; cpu_clk                                    ; 5.375 ; 5.655 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 4.878 ; 5.110 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 6.032 ; 6.327 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 5.170 ; 5.422 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 5.275 ; 5.558 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 4.901 ; 5.138 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[4]   ; cpu_clk                                    ; 5.378 ; 5.569 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[5]   ; cpu_clk                                    ; 4.878 ; 5.110 ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 5.452 ; 5.745 ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.519 ; 4.691 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 4.740 ; 4.983 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 6.281 ; 6.623 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 5.075 ; 5.263 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 5.349 ; 5.593 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 5.938 ; 6.222 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 5.185 ; 5.415 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 5.021 ; 5.278 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 5.448 ; 5.770 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 5.722 ; 6.057 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 4.740 ; 4.983 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 5.338 ; 5.466 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 5.111 ; 5.345 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 4.937 ; 5.147 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 4.762 ; 5.018 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 4.071 ; 4.234 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 4.071 ; 4.234 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 4.217 ; 4.375 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 4.972 ; 5.176 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 4.217 ; 4.386 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 4.965 ; 5.290 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 4.697 ; 4.876 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 4.600 ; 4.797 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 4.191 ; 4.343 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 4.657 ; 4.921 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 5.295 ; 5.566 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 5.139 ; 5.377 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 4.895 ; 5.128 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 4.376 ; 4.584 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 4.640 ; 4.822 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 4.991 ; 5.192 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 4.684 ; 4.871 ; Rise       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 2.925 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 2.925 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.269 ; 6.323 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.493 ; 5.639 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.510 ; 5.660 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.156 ; 6.357 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.439 ; 6.692 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.188 ; 6.365 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.194 ; 6.367 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.551 ; 5.688 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.971 ; 6.171 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.008 ; 6.172 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.613 ; 6.872 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.695 ; 6.954 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.751 ; 5.927 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.373 ; 6.607 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 7.460 ; 7.795 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.687 ; 6.965 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.493 ; 5.639 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.051 ; 6.231 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.108 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.108 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.615 ; 5.850 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.246 ; 6.568 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.981 ; 6.244 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.150 ; 6.447 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.574 ; 6.903 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.733 ; 5.998 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.715 ; 5.975 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.306 ; 6.640 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.404 ; 6.707 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.615 ; 5.850 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.085 ; 6.360 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.107 ; 7.457 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.678 ; 5.872 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.063 ; 5.204 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.265 ; 5.448 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.916 ; 6.161 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.668 ; 5.848 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.239 ; 5.389 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.633 ; 6.943 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.063 ; 5.204 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.191 ; 5.331 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.206 ; 6.454 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.625 ; 5.860 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.109 ; 7.487 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.011 ; 6.274 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.150 ; 6.447 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.554 ; 6.883 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.743 ; 6.008 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.735 ; 5.995 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.306 ; 6.640 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.414 ; 6.717 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.625 ; 5.860 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.983 ; 6.245 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.980 ; 6.253 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.688 ; 5.882 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 4.737 ; 4.736 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.235 ; 5.221 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 5.236 ; 5.222 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 5.313 ; 5.299 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 5.233 ; 5.219 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 4.737 ; 4.736 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 5.371 ; 5.370 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 6.066 ; 6.101 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.337 ; 5.323 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 5.203 ; 5.202 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.326 ; 5.312 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.186 ; 5.172 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.105 ; 5.091 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.371 ; 5.370 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.105 ; 5.091 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.191 ; 5.190 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.233 ; 5.219 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 4.584 ; 4.583 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.053 ; 5.039 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 5.054 ; 5.040 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 5.128 ; 5.114 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 5.051 ; 5.037 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 4.584 ; 4.583 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 5.193 ; 5.192 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 5.895 ; 5.930 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.151 ; 5.137 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 5.032 ; 5.031 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.140 ; 5.126 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.006 ; 4.992 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 4.929 ; 4.915 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.193 ; 5.192 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 4.929 ; 4.915 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.020 ; 5.019 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.051 ; 5.037 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 4.943     ; 4.944     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.517     ; 5.531     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 5.518     ; 5.532     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 5.584     ; 5.598     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 5.520     ; 5.534     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 4.943     ; 4.944     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 5.678     ; 5.679     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 6.398     ; 6.363     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.633     ; 5.647     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 5.500     ; 5.501     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.620     ; 5.634     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.442     ; 5.456     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.373     ; 5.387     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.678     ; 5.679     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.373     ; 5.387     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.483     ; 5.484     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.520     ; 5.534     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 4.782     ; 4.783     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.323     ; 5.337     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 5.324     ; 5.338     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 5.387     ; 5.401     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 5.326     ; 5.340     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 4.782     ; 4.783     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 5.487     ; 5.488     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 6.215     ; 6.180     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.435     ; 5.449     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 5.317     ; 5.318     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.422     ; 5.436     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.251     ; 5.265     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.185     ; 5.199     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.487     ; 5.488     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.185     ; 5.199     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.300     ; 5.301     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.326     ; 5.340     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+---------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                       ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                            ; -6.429    ; -3.033  ; -0.698   ; 0.562   ; -3.000              ;
;  MainMemory:Unit2|clk_8th                   ; -2.405    ; -0.904  ; N/A      ; N/A     ; -2.693              ;
;  cpu_clk                                    ; -6.429    ; -2.854  ; -0.698   ; 0.562   ; -3.000              ;
;  ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -4.217    ; -3.033  ; N/A      ; N/A     ; 0.381               ;
;  ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -2.879    ; 0.753   ; N/A      ; N/A     ; 0.288               ;
; Design-wide TNS                             ; -1903.064 ; -65.182 ; -11.168  ; 0.0     ; -722.614            ;
;  MainMemory:Unit2|clk_8th                   ; -63.916   ; -9.126  ; N/A      ; N/A     ; -129.264            ;
;  cpu_clk                                    ; -1693.582 ; -11.149 ; -11.168  ; 0.000   ; -593.350            ;
;  ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -109.646  ; -44.907 ; N/A      ; N/A     ; 0.000               ;
;  ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -35.920   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_rst   ; cpu_clk    ; 1.922 ; 1.978 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_rst   ; cpu_clk    ; 0.847 ; 0.804 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_main_mem_clk    ; MainMemory:Unit2|clk_8th                   ; 5.646  ;        ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; D_mdout_bus[*]    ; MainMemory:Unit2|clk_8th                   ; 13.626 ; 13.420 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[0]   ; MainMemory:Unit2|clk_8th                   ; 12.419 ; 12.307 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[1]   ; MainMemory:Unit2|clk_8th                   ; 11.059 ; 11.092 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[2]   ; MainMemory:Unit2|clk_8th                   ; 11.974 ; 11.829 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[3]   ; MainMemory:Unit2|clk_8th                   ; 10.971 ; 11.067 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[4]   ; MainMemory:Unit2|clk_8th                   ; 11.473 ; 11.465 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[5]   ; MainMemory:Unit2|clk_8th                   ; 11.051 ; 11.006 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[6]   ; MainMemory:Unit2|clk_8th                   ; 11.935 ; 12.002 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[7]   ; MainMemory:Unit2|clk_8th                   ; 11.736 ; 11.792 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[8]   ; MainMemory:Unit2|clk_8th                   ; 10.451 ; 10.530 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[9]   ; MainMemory:Unit2|clk_8th                   ; 13.366 ; 13.213 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[10]  ; MainMemory:Unit2|clk_8th                   ; 11.693 ; 11.736 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[11]  ; MainMemory:Unit2|clk_8th                   ; 13.626 ; 13.420 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[12]  ; MainMemory:Unit2|clk_8th                   ; 12.733 ; 12.542 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[13]  ; MainMemory:Unit2|clk_8th                   ; 12.736 ; 12.585 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[14]  ; MainMemory:Unit2|clk_8th                   ; 10.651 ; 10.635 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[15]  ; MainMemory:Unit2|clk_8th                   ; 12.800 ; 12.657 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; cpu_output[*]     ; MainMemory:Unit2|clk_8th                   ; 13.376 ; 13.383 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[0]    ; MainMemory:Unit2|clk_8th                   ; 12.409 ; 12.297 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[1]    ; MainMemory:Unit2|clk_8th                   ; 11.069 ; 11.102 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[2]    ; MainMemory:Unit2|clk_8th                   ; 11.984 ; 11.839 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[3]    ; MainMemory:Unit2|clk_8th                   ; 11.203 ; 11.283 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[4]    ; MainMemory:Unit2|clk_8th                   ; 11.443 ; 11.435 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[5]    ; MainMemory:Unit2|clk_8th                   ; 10.906 ; 10.886 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[6]    ; MainMemory:Unit2|clk_8th                   ; 13.220 ; 13.383 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[7]    ; MainMemory:Unit2|clk_8th                   ; 11.746 ; 11.802 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[8]    ; MainMemory:Unit2|clk_8th                   ; 10.353 ; 10.410 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[9]    ; MainMemory:Unit2|clk_8th                   ; 13.376 ; 13.223 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[10]   ; MainMemory:Unit2|clk_8th                   ; 11.683 ; 11.726 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[11]   ; MainMemory:Unit2|clk_8th                   ; 13.138 ; 12.978 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[12]   ; MainMemory:Unit2|clk_8th                   ; 12.743 ; 12.552 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[13]   ; MainMemory:Unit2|clk_8th                   ; 13.330 ; 13.126 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[14]   ; MainMemory:Unit2|clk_8th                   ; 10.641 ; 10.625 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[15]   ; MainMemory:Unit2|clk_8th                   ; 12.810 ; 12.667 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; D_main_mem_clk    ; MainMemory:Unit2|clk_8th                   ;        ; 5.737  ; Fall       ; MainMemory:Unit2|clk_8th                   ;
; D_ALUs_s[*]       ; cpu_clk                                    ; 10.670 ; 10.665 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 10.013 ; 10.075 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 10.670 ; 10.665 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 8.228  ; 8.242  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 8.782  ; 8.730  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 11.964 ; 11.912 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 10.509 ; 10.562 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 10.509 ; 10.562 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 9.502  ; 9.453  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 8.932  ; 8.953  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 9.596  ; 9.559  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 9.458  ; 9.374  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 10.662 ; 10.557 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 9.468  ; 9.402  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 8.866  ; 8.850  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 10.662 ; 10.557 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 9.442  ; 9.398  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 8.065  ; 8.132  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 9.501  ; 9.444  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 9.501  ; 9.444  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 9.440  ; 9.361  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 9.730  ; 9.711  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 8.167  ; 8.174  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 9.730  ; 9.654  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 8.671  ; 8.734  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 9.614  ; 9.711  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 8.224  ; 8.260  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 13.189 ; 13.029 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 11.395 ; 11.389 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 10.830 ; 10.759 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 11.651 ; 11.662 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 12.793 ; 12.571 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 10.722 ; 10.824 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 10.658 ; 10.758 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 11.602 ; 11.635 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 12.157 ; 12.091 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 10.293 ; 10.418 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 11.356 ; 11.364 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 12.730 ; 12.764 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 10.390 ; 10.355 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 11.711 ; 11.604 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 10.665 ; 10.621 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 11.711 ; 11.740 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 13.189 ; 13.029 ; Rise       ; cpu_clk                                    ;
; D_big_addr        ; cpu_clk                                    ; 10.699 ; 10.595 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 11.443 ; 11.471 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 11.443 ; 11.471 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 10.177 ; 10.102 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 10.541 ; 10.456 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 9.708  ; 9.725  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[4]   ; cpu_clk                                    ; 10.277 ; 10.206 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[5]   ; cpu_clk                                    ; 9.682  ; 9.611  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 10.991 ; 10.817 ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 8.861  ; 8.817  ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 12.773 ; 12.785 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 12.687 ; 12.785 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 10.860 ; 10.789 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 11.651 ; 11.662 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 12.773 ; 12.551 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 10.732 ; 10.834 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 10.678 ; 10.778 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 11.602 ; 11.635 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 12.167 ; 12.101 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 10.303 ; 10.428 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 11.117 ; 11.144 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 10.906 ; 10.876 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 10.400 ; 10.365 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 9.403  ; 9.420  ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 10.471 ; 10.396 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 7.961  ; 8.006  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 8.326  ; 8.293  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 9.868  ; 9.729  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 8.284  ; 8.349  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 9.688  ; 9.904  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 9.282  ; 9.186  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 9.149  ; 9.047  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 8.191  ; 8.232  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 9.119  ; 9.271  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 10.471 ; 10.396 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 10.233 ; 10.084 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 9.715  ; 9.699  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 8.579  ; 8.631  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 9.216  ; 9.121  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 10.107 ; 9.841  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 9.322  ; 9.221  ; Rise       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.803  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.803  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.863 ; 13.786 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 14.395 ; 14.469 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.799 ; 10.821 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.186 ; 12.098 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.825 ; 12.718 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.300 ; 12.108 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.282 ; 12.080 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.928 ; 10.886 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.760 ; 11.758 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.960 ; 11.837 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.133 ; 12.991 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.487 ; 13.247 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.369 ; 11.323 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.619 ; 12.514 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 14.395 ; 14.469 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.337 ; 13.203 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.792 ; 10.794 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.981 ; 11.834 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.741  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.741  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.727 ; 13.743 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.566 ; 12.557 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.866 ; 11.838 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.521 ; 12.534 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.727 ; 13.510 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.363 ; 11.385 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.299 ; 11.375 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.523 ; 12.525 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.749 ; 12.686 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.077 ; 11.120 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.124 ; 12.157 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.670 ; 13.743 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.266 ; 11.213 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.113 ; 12.909 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.259 ; 10.242 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.569 ; 11.442 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.117 ; 10.928 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.235 ; 10.104 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.113 ; 12.909 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.839  ; 9.779  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.084 ; 9.980  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.212 ; 12.058 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.858 ; 13.953 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.858 ; 13.953 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.896 ; 11.868 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.521 ; 12.534 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 13.707 ; 13.490 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.373 ; 11.395 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.319 ; 11.395 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.523 ; 12.525 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.759 ; 12.696 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.087 ; 11.130 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.885 ; 11.937 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.846 ; 11.855 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.276 ; 11.223 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; D_main_mem_clk    ; MainMemory:Unit2|clk_8th                   ; 2.877 ;       ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; D_mdout_bus[*]    ; MainMemory:Unit2|clk_8th                   ; 5.291 ; 5.511 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[0]   ; MainMemory:Unit2|clk_8th                   ; 6.149 ; 6.433 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[1]   ; MainMemory:Unit2|clk_8th                   ; 5.552 ; 5.770 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[2]   ; MainMemory:Unit2|clk_8th                   ; 5.963 ; 6.193 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[3]   ; MainMemory:Unit2|clk_8th                   ; 5.536 ; 5.764 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[4]   ; MainMemory:Unit2|clk_8th                   ; 5.746 ; 6.013 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[5]   ; MainMemory:Unit2|clk_8th                   ; 5.499 ; 5.700 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[6]   ; MainMemory:Unit2|clk_8th                   ; 5.930 ; 6.231 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[7]   ; MainMemory:Unit2|clk_8th                   ; 5.877 ; 6.137 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[8]   ; MainMemory:Unit2|clk_8th                   ; 5.291 ; 5.511 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[9]   ; MainMemory:Unit2|clk_8th                   ; 6.643 ; 6.967 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[10]  ; MainMemory:Unit2|clk_8th                   ; 5.848 ; 6.119 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[11]  ; MainMemory:Unit2|clk_8th                   ; 6.732 ; 7.054 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[12]  ; MainMemory:Unit2|clk_8th                   ; 6.290 ; 6.568 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[13]  ; MainMemory:Unit2|clk_8th                   ; 6.338 ; 6.605 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[14]  ; MainMemory:Unit2|clk_8th                   ; 5.340 ; 5.536 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  D_mdout_bus[15]  ; MainMemory:Unit2|clk_8th                   ; 6.366 ; 6.654 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; cpu_output[*]     ; MainMemory:Unit2|clk_8th                   ; 5.242 ; 5.442 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[0]    ; MainMemory:Unit2|clk_8th                   ; 6.139 ; 6.423 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[1]    ; MainMemory:Unit2|clk_8th                   ; 5.562 ; 5.780 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[2]    ; MainMemory:Unit2|clk_8th                   ; 5.973 ; 6.203 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[3]    ; MainMemory:Unit2|clk_8th                   ; 5.611 ; 5.861 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[4]    ; MainMemory:Unit2|clk_8th                   ; 5.716 ; 5.983 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[5]    ; MainMemory:Unit2|clk_8th                   ; 5.475 ; 5.682 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[6]    ; MainMemory:Unit2|clk_8th                   ; 6.817 ; 7.153 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[7]    ; MainMemory:Unit2|clk_8th                   ; 5.887 ; 6.147 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[8]    ; MainMemory:Unit2|clk_8th                   ; 5.242 ; 5.442 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[9]    ; MainMemory:Unit2|clk_8th                   ; 6.653 ; 6.977 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[10]   ; MainMemory:Unit2|clk_8th                   ; 5.838 ; 6.109 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[11]   ; MainMemory:Unit2|clk_8th                   ; 6.517 ; 6.820 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[12]   ; MainMemory:Unit2|clk_8th                   ; 6.300 ; 6.578 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[13]   ; MainMemory:Unit2|clk_8th                   ; 6.623 ; 6.914 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[14]   ; MainMemory:Unit2|clk_8th                   ; 5.330 ; 5.526 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
;  cpu_output[15]   ; MainMemory:Unit2|clk_8th                   ; 6.376 ; 6.664 ; Rise       ; MainMemory:Unit2|clk_8th                   ;
; D_main_mem_clk    ; MainMemory:Unit2|clk_8th                   ;       ; 3.097 ; Fall       ; MainMemory:Unit2|clk_8th                   ;
; D_ALUs_s[*]       ; cpu_clk                                    ; 5.118 ; 5.326 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 5.118 ; 5.326 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 5.443 ; 5.691 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 4.201 ; 4.358 ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 4.472 ; 4.637 ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 5.864 ; 6.212 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 4.519 ; 4.716 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 5.568 ; 5.813 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 4.815 ; 5.034 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 4.519 ; 4.716 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 4.871 ; 5.100 ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 4.770 ; 4.980 ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 4.508 ; 4.691 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 4.810 ; 5.016 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 4.508 ; 4.691 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 5.359 ; 5.636 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 4.785 ; 5.004 ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 4.153 ; 4.303 ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 4.799 ; 4.992 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 4.847 ; 5.056 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 4.799 ; 4.992 ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 4.156 ; 4.299 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 4.156 ; 4.299 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 4.906 ; 5.136 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 4.430 ; 4.625 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 4.902 ; 5.170 ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 4.212 ; 4.383 ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 4.429 ; 4.554 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 5.418 ; 5.704 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 5.045 ; 5.233 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 5.349 ; 5.593 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 5.958 ; 6.242 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 5.175 ; 5.405 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 5.001 ; 5.258 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 5.448 ; 5.770 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 5.712 ; 6.047 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 4.730 ; 4.973 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 5.440 ; 5.581 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 6.238 ; 6.549 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 4.927 ; 5.137 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 4.908 ; 5.114 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 4.429 ; 4.554 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 5.137 ; 5.390 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 5.750 ; 6.082 ; Rise       ; cpu_clk                                    ;
; D_big_addr        ; cpu_clk                                    ; 5.375 ; 5.655 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 4.878 ; 5.110 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 6.032 ; 6.327 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 5.170 ; 5.422 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 5.275 ; 5.558 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 4.901 ; 5.138 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[4]   ; cpu_clk                                    ; 5.378 ; 5.569 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[5]   ; cpu_clk                                    ; 4.878 ; 5.110 ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 5.452 ; 5.745 ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.519 ; 4.691 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 4.740 ; 4.983 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 6.281 ; 6.623 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 5.075 ; 5.263 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 5.349 ; 5.593 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 5.938 ; 6.222 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 5.185 ; 5.415 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 5.021 ; 5.278 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 5.448 ; 5.770 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 5.722 ; 6.057 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 4.740 ; 4.983 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 5.338 ; 5.466 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 5.111 ; 5.345 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 4.937 ; 5.147 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 4.762 ; 5.018 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 4.071 ; 4.234 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 4.071 ; 4.234 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 4.217 ; 4.375 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 4.972 ; 5.176 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 4.217 ; 4.386 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 4.965 ; 5.290 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 4.697 ; 4.876 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 4.600 ; 4.797 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 4.191 ; 4.343 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 4.657 ; 4.921 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 5.295 ; 5.566 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 5.139 ; 5.377 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 4.895 ; 5.128 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 4.376 ; 4.584 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 4.640 ; 4.822 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 4.991 ; 5.192 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 4.684 ; 4.871 ; Rise       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 2.925 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 2.925 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.269 ; 6.323 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.493 ; 5.639 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.510 ; 5.660 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.156 ; 6.357 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.439 ; 6.692 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.188 ; 6.365 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.194 ; 6.367 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.551 ; 5.688 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.971 ; 6.171 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.008 ; 6.172 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.613 ; 6.872 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.695 ; 6.954 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.751 ; 5.927 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.373 ; 6.607 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 7.460 ; 7.795 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.687 ; 6.965 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.493 ; 5.639 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.051 ; 6.231 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.108 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 3.108 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.615 ; 5.850 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.246 ; 6.568 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.981 ; 6.244 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.150 ; 6.447 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.574 ; 6.903 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.733 ; 5.998 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.715 ; 5.975 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.306 ; 6.640 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.404 ; 6.707 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.615 ; 5.850 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.085 ; 6.360 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.107 ; 7.457 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.678 ; 5.872 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.063 ; 5.204 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.265 ; 5.448 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.916 ; 6.161 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.668 ; 5.848 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.239 ; 5.389 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.633 ; 6.943 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.063 ; 5.204 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.191 ; 5.331 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.206 ; 6.454 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.625 ; 5.860 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 7.109 ; 7.487 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.011 ; 6.274 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.150 ; 6.447 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.554 ; 6.883 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.743 ; 6.008 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.735 ; 5.995 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.306 ; 6.640 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.414 ; 6.717 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.625 ; 5.860 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.983 ; 6.245 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.980 ; 6.253 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.688 ; 5.882 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; cpu_output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwe_s          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1e_s         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2e_s         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_ALUs_s[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFs_s[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFs_s[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_PCld_s          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_Mre_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_Mwe_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_jpz_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_oe_s            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_big_addr        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_main_mem_status ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_main_mem_clk    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; cpu_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cpu_rst                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_ALUs_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; D_cur_state[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; D_cur_state[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; D_cur_state[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                     ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; cpu_clk                                    ; cpu_clk                                    ; 4866     ; 0        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk                                    ; 769      ; 1        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk                                    ; 1        ; 217      ; 0        ; 0        ;
; MainMemory:Unit2|clk_8th                   ; cpu_clk                                    ; 258      ; 2        ; 0        ; 0        ;
; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 912      ; 0        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 191      ; 175      ; 0        ; 0        ;
; MainMemory:Unit2|clk_8th                   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0        ; 0        ; 16       ; 0        ;
; cpu_clk                                    ; MainMemory:Unit2|clk_8th                   ; 592      ; 0        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; MainMemory:Unit2|clk_8th                   ; 16       ; 0        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th                   ; 0        ; 128      ; 0        ; 0        ;
; MainMemory:Unit2|clk_8th                   ; MainMemory:Unit2|clk_8th                   ; 16       ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                      ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; cpu_clk                                    ; cpu_clk                                    ; 4866     ; 0        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk                                    ; 769      ; 1        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk                                    ; 1        ; 217      ; 0        ; 0        ;
; MainMemory:Unit2|clk_8th                   ; cpu_clk                                    ; 258      ; 2        ; 0        ; 0        ;
; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 912      ; 0        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 191      ; 175      ; 0        ; 0        ;
; MainMemory:Unit2|clk_8th                   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0        ; 0        ; 16       ; 0        ;
; cpu_clk                                    ; MainMemory:Unit2|clk_8th                   ; 592      ; 0        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; MainMemory:Unit2|clk_8th                   ; 16       ; 0        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; MainMemory:Unit2|clk_8th                   ; 0        ; 128      ; 0        ; 0        ;
; MainMemory:Unit2|clk_8th                   ; MainMemory:Unit2|clk_8th                   ; 16       ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; cpu_clk    ; cpu_clk  ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; cpu_clk    ; cpu_clk  ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 388   ; 388  ;
; Unconstrained Output Ports      ; 134   ; 134  ;
; Unconstrained Output Port Paths ; 282   ; 282  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Mar 07 14:05:30 2015
Info: Command: quartus_sta TB_mp -c TB_mp
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 48 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TB_mp.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpu_clk cpu_clk
    Info (332105): create_clock -period 1.000 -name ctrl_unit:Unit0|controller:U0|IRld_ctrl ctrl_unit:Unit0|controller:U0|IRld_ctrl
    Info (332105): create_clock -period 1.000 -name ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]
    Info (332105): create_clock -period 1.000 -name MainMemory:Unit2|clk_8th MainMemory:Unit2|clk_8th
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.429
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.429     -1693.582 cpu_clk 
    Info (332119):    -4.217      -109.646 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -2.879       -35.920 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
    Info (332119):    -2.405       -63.916 MainMemory:Unit2|clk_8th 
Info (332146): Worst-case hold slack is -3.033
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.033       -44.907 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -2.854       -11.149 cpu_clk 
    Info (332119):    -0.904        -9.126 MainMemory:Unit2|clk_8th 
    Info (332119):     1.342         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is -0.698
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.698       -11.168 cpu_clk 
Info (332146): Worst-case removal slack is 1.214
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.214         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -593.350 cpu_clk 
    Info (332119):    -2.693      -129.264 MainMemory:Unit2|clk_8th 
    Info (332119):     0.375         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
    Info (332119):     0.435         0.000 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.931
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.931     -1507.403 cpu_clk 
    Info (332119):    -3.816       -98.955 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -2.690       -33.789 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
    Info (332119):    -2.125       -54.982 MainMemory:Unit2|clk_8th 
Info (332146): Worst-case hold slack is -2.745
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.745       -39.690 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -2.601       -10.175 cpu_clk 
    Info (332119):    -0.840        -8.520 MainMemory:Unit2|clk_8th 
    Info (332119):     1.339         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is -0.532
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.532        -8.512 cpu_clk 
Info (332146): Worst-case removal slack is 1.114
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.114         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -593.270 cpu_clk 
    Info (332119):    -2.649      -127.152 MainMemory:Unit2|clk_8th 
    Info (332119):     0.444         0.000 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):     0.465         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.781
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.781      -671.920 cpu_clk 
    Info (332119):    -1.553       -37.709 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -1.185       -16.548 MainMemory:Unit2|clk_8th 
    Info (332119):    -1.117       -12.280 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case hold slack is -1.792
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.792       -28.986 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -1.567        -6.392 cpu_clk 
    Info (332119):    -0.452        -4.885 MainMemory:Unit2|clk_8th 
    Info (332119):     0.753         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is 0.143
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.143         0.000 cpu_clk 
Info (332146): Worst-case removal slack is 0.562
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.562         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -468.480 cpu_clk 
    Info (332119):    -1.000       -48.000 MainMemory:Unit2|clk_8th 
    Info (332119):     0.288         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
    Info (332119):     0.381         0.000 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 548 megabytes
    Info: Processing ended: Sat Mar 07 14:05:34 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


