$date
2020-11-20T05:04+0000
$end
$version
0.2
$end
$comment

$end
$timescale 1ns  $end
$scope module ChiselImProc $end
 $var wire 2 , io_state_reg $end
 $var wire 1 I io_enq_user $end
 $var wire 1 M NothingFilter_4 $end
 $var wire 24 g io_deq_bits $end
 $var wire 1 "& NothingFilter_1 $end
 $var wire 1 "2 io_enq_ready $end
 $var wire 1 "7 io_deq_valid $end
 $var wire 24 "C io_enq_bits $end
 $var wire 1 "N Gray2RGBFilter $end
 $var wire 1 "r NothingFilter_3 $end
 $var wire 1 "z NothingFilter $end
 $var wire 1 #2 clock $end
 $var wire 1 #9 io_shadow_last $end
 $var wire 1 #? io_shadow_user $end
 $var wire 1 $* io_deq_ready $end
 $var wire 1 $2 NothingFilter_2 $end
 $var wire 1 $3 reset $end
 $var wire 1 $8 RGB2GrayFilter $end
 $var wire 24 $> io_shadow_reg $end
 $var wire 1 $H io_enq_last $end
 $var wire 1 $K io_deq_last $end
 $var wire 1 $Q NothingFilter_5 $end
 $var wire 1 $S io_enq_valid $end
 $var wire 1 $U io_deq_user $end
  $scope module NothingFilter_1 $end
   $var wire 2 H _GEN_25 $end
   $var wire 8 T _GEN_19 $end
   $var wire 2 ^ _GEN_31 $end
   $var wire 8 m _GEN_1 $end
   $var wire 1 u clock $end
   $var wire 2 { _GEN_4 $end
   $var wire 1 | io_enq_last $end
   $var wire 1 "! _T $end
   $var wire 8 "" _GEN_16 $end
   $var wire 8 ", _GEN_22 $end
   $var wire 1 "0 io_deq_user $end
   $var wire 1 "1 io_deq_last $end
   $var wire 8 "9 dataReg $end
   $var wire 1 "D io_enq_ready $end
   $var wire 1 "^ io_deq_valid $end
   $var wire 1 "_ io_enq_user $end
   $var wire 2 "i _GEN_15 $end
   $var wire 2 "s _GEN_30 $end
   $var wire 8 "t io_enq_bits $end
   $var wire 8 "x io_deq_bits $end
   $var wire 2 #) _GEN_0 $end
   $var wire 8 #+ _GEN_9 $end
   $var wire 8 #5 _GEN_12 $end
   $var wire 8 #; _GEN_27 $end
   $var wire 8 #H shadowReg $end
   $var wire 1 #] reset $end
   $var wire 8 #k _GEN_32 $end
   $var wire 2 #m _GEN_26 $end
   $var wire 2 #o stateReg $end
   $var wire 8 $) _GEN_35 $end
   $var wire 8 $, _GEN_5 $end
   $var wire 2 $. _GEN_38 $end
   $var wire 1 $/ io_enq_valid $end
   $var wire 1 $N io_deq_ready $end
   $var wire 2 $Y _GEN_8 $end
  $upscope $end
  $scope module NothingFilter_5 $end
   $var wire 2 . _GEN_15 $end
   $var wire 2 2 _GEN_8 $end
   $var wire 1 6 io_deq_ready $end
   $var wire 8 7 io_enq_bits $end
   $var wire 2 : _GEN_30 $end
   $var wire 1 B clock $end
   $var wire 8 R _GEN_27 $end
   $var wire 1 Y io_enq_valid $end
   $var wire 8 [ _GEN_12 $end
   $var wire 2 q stateReg $end
   $var wire 1 "$ _T $end
   $var wire 8 "- _GEN_1 $end
   $var wire 8 "4 _GEN_32 $end
   $var wire 2 "5 _GEN_26 $end
   $var wire 8 "> shadowReg $end
   $var wire 2 "A _GEN_4 $end
   $var wire 8 "F _GEN_35 $end
   $var wire 2 "W _GEN_38 $end
   $var wire 1 #( io_deq_valid $end
   $var wire 1 #7 reset $end
   $var wire 2 #F _GEN_0 $end
   $var wire 1 #I io_deq_last $end
   $var wire 8 #K _GEN_9 $end
   $var wire 1 #L io_enq_ready $end
   $var wire 1 #P io_enq_last $end
   $var wire 2 #T _GEN_25 $end
   $var wire 2 #W _GEN_31 $end
   $var wire 8 #\ _GEN_19 $end
   $var wire 8 #s _GEN_22 $end
   $var wire 1 #v io_enq_user $end
   $var wire 1 #z io_deq_user $end
   $var wire 8 #| _GEN_16 $end
   $var wire 8 $4 io_deq_bits $end
   $var wire 8 $; dataReg $end
   $var wire 8 $V _GEN_5 $end
  $upscope $end
  $scope module RGB2GrayFilter $end
   $var wire 1 + io_deq_user $end
   $var wire 1 0 io_enq_last $end
   $var wire 1 1 io_enq_user $end
   $var wire 24 @ _GEN_5 $end
   $var wire 2 P _GEN_30 $end
   $var wire 16 ] _GEN_45 $end
   $var wire 2 _ _GEN_8 $end
   $var wire 24 e _GEN_12 $end
   $var wire 40 n _GEN_48 $end
   $var wire 24 y _GEN_27 $end
   $var wire 2 z _GEN_15 $end
   $var wire 24 "( io_enq_bits $end
   $var wire 16 ") rolled $end
   $var wire 24 ". io_deq_bits $end
   $var wire 2 "@ stateReg $end
   $var wire 24 "K shadowReg $end
   $var wire 24 "R _GEN_1 $end
   $var wire 1 "T io_enq_valid $end
   $var wire 2 "X _GEN_4 $end
   $var wire 24 "c _GEN_35 $end
   $var wire 1 "d io_deq_ready $end
   $var wire 2 "y _GEN_38 $end
   $var wire 1 #" clock $end
   $var wire 2 #. _GEN_26 $end
   $var wire 1 #0 _T $end
   $var wire 24 #< _GEN_32 $end
   $var wire 8 #@ _GEN_47 $end
   $var wire 32 #` pixGray $end
   $var wire 2 #d _GEN_0 $end
   $var wire 24 #f _GEN_9 $end
   $var wire 40 #g _GEN_46 $end
   $var wire 1 $! reset $end
   $var wire 16 $( _GEN_49 $end
   $var wire 1 $+ io_deq_last $end
   $var wire 1 $: io_enq_ready $end
   $var wire 24 $E _GEN_16 $end
   $var wire 24 $F _GEN_22 $end
   $var wire 1 $G io_deq_valid $end
   $var wire 24 $L _GEN_19 $end
   $var wire 2 $M _GEN_25 $end
   $var wire 2 $T _GEN_31 $end
   $var wire 24 $[ dataReg $end
  $upscope $end
  $scope module NothingFilter_2 $end
   $var wire 1 $ clock $end
   $var wire 8 * _GEN_1 $end
   $var wire 1 / io_deq_last $end
   $var wire 8 8 _GEN_27 $end
   $var wire 2 = _GEN_4 $end
   $var wire 2 Q _GEN_15 $end
   $var wire 2 b _GEN_30 $end
   $var wire 1 i io_enq_ready $end
   $var wire 1 l io_enq_last $end
   $var wire 1 s io_deq_user $end
   $var wire 1 t io_enq_user $end
   $var wire 1 "' io_deq_valid $end
   $var wire 8 "+ _GEN_12 $end
   $var wire 1 "6 reset $end
   $var wire 8 "J _GEN_9 $end
   $var wire 2 "L _GEN_38 $end
   $var wire 2 "O _GEN_0 $end
   $var wire 2 "Y _GEN_26 $end
   $var wire 8 "` _GEN_32 $end
   $var wire 8 "f io_enq_bits $end
   $var wire 8 "g io_deq_bits $end
   $var wire 8 "m _GEN_35 $end
   $var wire 2 #3 stateReg $end
   $var wire 1 #= io_deq_ready $end
   $var wire 2 #> _GEN_8 $end
   $var wire 1 #Y io_enq_valid $end
   $var wire 8 #Z _GEN_5 $end
   $var wire 8 #c shadowReg $end
   $var wire 1 #h _T $end
   $var wire 8 #i _GEN_22 $end
   $var wire 8 #q _GEN_16 $end
   $var wire 8 #{ dataReg $end
   $var wire 2 $# _GEN_31 $end
   $var wire 2 $& _GEN_25 $end
   $var wire 8 $' _GEN_19 $end
  $upscope $end
  $scope module NothingFilter $end
   $var wire 1 ! io_deq_valid $end
   $var wire 2 9 _GEN_38 $end
   $var wire 1 ; io_enq_user $end
   $var wire 1 A io_enq_last $end
   $var wire 1 C io_deq_user $end
   $var wire 2 V _GEN_26 $end
   $var wire 8 ` _GEN_32 $end
   $var wire 2 c _GEN_0 $end
   $var wire 8 r _GEN_35 $end
   $var wire 1 w reset $end
   $var wire 8 x _GEN_9 $end
   $var wire 8 } shadowReg $end
   $var wire 8 ": io_enq_bits $end
   $var wire 8 "= io_deq_bits $end
   $var wire 8 "\ _GEN_22 $end
   $var wire 1 "l io_deq_ready $end
   $var wire 8 "o _GEN_5 $end
   $var wire 2 "v _GEN_31 $end
   $var wire 2 "| _GEN_25 $end
   $var wire 8 "} _GEN_19 $end
   $var wire 2 #6 _GEN_8 $end
   $var wire 8 #E _GEN_16 $end
   $var wire 2 #G stateReg $end
   $var wire 1 #M io_enq_valid $end
   $var wire 8 #S dataReg $end
   $var wire 1 #a _T $end
   $var wire 8 #t _GEN_1 $end
   $var wire 2 #~ _GEN_15 $end
   $var wire 2 $? _GEN_30 $end
   $var wire 1 $@ io_deq_last $end
   $var wire 2 $A _GEN_4 $end
   $var wire 1 $C clock $end
   $var wire 8 $O _GEN_12 $end
   $var wire 8 $R _GEN_27 $end
   $var wire 1 $\ io_enq_ready $end
  $upscope $end
  $scope module NothingFilter_3 $end
   $var wire 8 % _GEN_35 $end
   $var wire 8 ' _GEN_9 $end
   $var wire 2 ) _GEN_0 $end
   $var wire 1 - io_enq_ready $end
   $var wire 1 > io_deq_valid $end
   $var wire 2 ? _GEN_38 $end
   $var wire 2 J _GEN_26 $end
   $var wire 1 L io_enq_user $end
   $var wire 1 O reset $end
   $var wire 8 W _GEN_32 $end
   $var wire 8 j io_deq_bits $end
   $var wire 1 "3 _T $end
   $var wire 8 "< _GEN_5 $end
   $var wire 8 "E io_enq_bits $end
   $var wire 2 "Q _GEN_8 $end
   $var wire 1 "S io_deq_ready $end
   $var wire 8 "b _GEN_22 $end
   $var wire 8 "k _GEN_16 $end
   $var wire 2 "q _GEN_25 $end
   $var wire 1 "u io_enq_valid $end
   $var wire 2 "{ _GEN_31 $end
   $var wire 8 #$ _GEN_19 $end
   $var wire 8 #& dataReg $end
   $var wire 2 #* stateReg $end
   $var wire 1 #N clock $end
   $var wire 2 #V _GEN_30 $end
   $var wire 2 #X _GEN_4 $end
   $var wire 8 #j _GEN_27 $end
   $var wire 8 #p _GEN_12 $end
   $var wire 8 #y _GEN_1 $end
   $var wire 2 $$ _GEN_15 $end
   $var wire 8 $B shadowReg $end
   $var wire 1 $I io_enq_last $end
   $var wire 1 $X io_deq_user $end
   $var wire 1 $] io_deq_last $end
  $upscope $end
  $scope module Gray2RGBFilter $end
   $var wire 1 & io_enq_ready $end
   $var wire 2 ( stateReg $end
   $var wire 24 4 _GEN_22 $end
   $var wire 24 5 _GEN_16 $end
   $var wire 2 < _GEN_4 $end
   $var wire 1 D io_deq_valid $end
   $var wire 24 E dataReg $end
   $var wire 1 F _GEN_33 $end
   $var wire 1 G _GEN_7 $end
   $var wire 24 K io_shadow_reg $end
   $var wire 55 Z _GEN_48 $end
   $var wire 1 d _GEN_36 $end
   $var wire 24 f _GEN_1 $end
   $var wire 1 h _GEN_21 $end
   $var wire 2 v _GEN_15 $end
   $var wire 1 ~ _GEN_24 $end
   $var wire 40 "# _GEN_45 $end
   $var wire 1 "% shadowUserReg $end
   $var wire 2 "* _GEN_30 $end
   $var wire 1 "/ _GEN_18 $end
   $var wire 24 "8 _GEN_12 $end
   $var wire 1 "? shadowLastReg $end
   $var wire 24 "B _GEN_27 $end
   $var wire 24 "I _GEN_9 $end
   $var wire 1 "M _T $end
   $var wire 1 "P io_deq_ready $end
   $var wire 1 "U io_enq_last $end
   $var wire 1 "V _GEN_3 $end
   $var wire 1 "[ clock $end
   $var wire 1 "] io_deq_last $end
   $var wire 1 "h io_deq_user $end
   $var wire 24 "n shadowReg $end
   $var wire 24 "w _GEN_32 $end
   $var wire 55 "~ _GEN_47 $end
   $var wire 1 ## io_enq_valid $end
   $var wire 1 #% _GEN_6 $end
   $var wire 2 #' _GEN_26 $end
   $var wire 2 #, _GEN_0 $end
   $var wire 1 #- _GEN_29 $end
   $var wire 2 #/ io_state_reg $end
   $var wire 1 #1 userReg $end
   $var wire 1 #4 _GEN_20 $end
   $var wire 24 #8 _GEN_35 $end
   $var wire 1 #: io_shadow_user $end
   $var wire 1 #A _GEN_14 $end
   $var wire 1 #B io_shadow_last $end
   $var wire 1 #D io_enq_user $end
   $var wire 2 #J _GEN_38 $end
   $var wire 1 #O _GEN_17 $end
   $var wire 1 #Q lastReg $end
   $var wire 1 #R _GEN_23 $end
   $var wire 24 #U io_deq_bits $end
   $var wire 24 #_ io_enq_bits $end
   $var wire 1 #b _GEN_11 $end
   $var wire 2 #l _GEN_8 $end
   $var wire 1 #w _GEN_37 $end
   $var wire 1 $% _GEN_2 $end
   $var wire 24 $- _GEN_5 $end
   $var wire 1 $5 _GEN_10 $end
   $var wire 2 $6 _GEN_25 $end
   $var wire 24 $9 _GEN_19 $end
   $var wire 2 $< _GEN_31 $end
   $var wire 32 $= _GEN_46 $end
   $var wire 1 $J _GEN_28 $end
   $var wire 1 $P _GEN_34 $end
   $var wire 1 $W _GEN_13 $end
   $var wire 1 $Z reset $end
  $upscope $end
  $scope module NothingFilter_4 $end
   $var wire 2 " _GEN_25 $end
   $var wire 2 # _GEN_31 $end
   $var wire 8 3 shadowReg $end
   $var wire 8 N _GEN_16 $end
   $var wire 8 S _GEN_22 $end
   $var wire 8 U io_enq_bits $end
   $var wire 8 X _GEN_5 $end
   $var wire 8 \ io_deq_bits $end
   $var wire 8 a _GEN_19 $end
   $var wire 2 k _GEN_8 $end
   $var wire 1 o io_deq_ready $end
   $var wire 8 p dataReg $end
   $var wire 1 "; io_enq_valid $end
   $var wire 2 "G stateReg $end
   $var wire 2 "H _GEN_30 $end
   $var wire 1 "Z clock $end
   $var wire 8 "a _GEN_12 $end
   $var wire 8 "e _GEN_27 $end
   $var wire 8 "j _GEN_1 $end
   $var wire 2 "p _GEN_15 $end
   $var wire 2 #! _GEN_4 $end
   $var wire 8 #C _GEN_32 $end
   $var wire 1 #[ io_deq_last $end
   $var wire 8 #^ _GEN_35 $end
   $var wire 1 #e reset $end
   $var wire 2 #n _GEN_38 $end
   $var wire 1 #r _T $end
   $var wire 8 #u _GEN_9 $end
   $var wire 1 #x io_enq_ready $end
   $var wire 2 #} _GEN_26 $end
   $var wire 2 $" _GEN_0 $end
   $var wire 1 $0 io_deq_user $end
   $var wire 1 $1 io_enq_last $end
   $var wire 1 $7 io_deq_valid $end
   $var wire 1 $D io_enq_user $end
  $upscope $end
$upscope $end
$enddefinitions $end
$dumpvars
b00 $"
b00 #,
b00000000 #;
0o
0#D
0$%
b000000000000000000000000 "8
b00000000 #Z
b00000000 $;
0"1
0$D
b00 )
0"P
0#1
b00 "s
b00000000 #k
b00 #T
b000000000000000000000000 #f
b00 "A
b00000000 "m
b00000000 `
0$U
0$8
b000000000000000000000000 "K
b00 #m
b00000000 #|
b00 #3
b00000000 #5
0~
b00000000 ""
0"r
0L
b00 b
0D
0/
b000000000000000000000000 "C
0#O
b00 {
0$0
0#2
b000000000000000000000000 ".
b00 ^
0+
b00 ,
b00000000 a
b00 $#
b00000000 "x
b00 "L
b00000000 $O
b00000000 "F
0#w
0$X
0#b
0"l
0#M
0"d
0#0
0$C
b00 q
0>
0"2
b00 $Y
b00 $<
b00000000 #j
b00000000 "t
b00 #>
b000000000000000000000000 $F
b00 "H
b00 #)
b000000000000000000000000 "R
b00000000 ":
0l
0#A
0O
b00000000 p
b00000000 [
b00 #n
b00000000 S
b000000000000000000000000 K
0"?
b000000000000000000000000 #U
b000000000000000000000000 y
b00000000 #y
b000000000000000000000000 "B
b00 $.
b00000000 "f
0$N
b00000000 "4
0#P
0$1
b00 J
b00 $?
b00000000 "b
b00000000 #C
0;
b00000000 "E
b00000000 #&
0#a
0#L
0"N
b00 #o
b00000000 #i
b000000000000000000000000 $E
b00 "*
b00 "{
0"_
0$!
b00 :
b0000000000000000000000000000000000000000000000000000000 "~
0$@
b00 "X
b0000000000000000000000000000000000000000000000000000000 Z
b000000000000000000000000 g
0|
b000000000000000000000000 5
0$Q
0-
0"z
0#[
0"]
b00 #~
b00000000 N
b00 #/
b00000000 m
b00000000 "e
b00000000 $'
0#:
b00 "|
b00000000 #t
b00000000 "a
b00 "5
0Y
0"M
b00 =
b00 (
b0000000000000000 ")
b00 k
0M
b00 V
0$\
b00 9
b00 #l
b00 "v
b00 #W
b00000000 '
b00 $M
b00 "Y
b000000000000000000000000 "c
0$P
0h
0#R
0$3
0#(
0#=
b00000000 j
b00 #}
b00000000 8
b000000000000000000000000 E
b00 #6
b000000000000000000000000 $>
b00000000 #E
b00000000 W
0#N
0#9
b00 z
0$/
0G
0";
0"&
b00 H
b0000000000000000 $(
b00000000 }
b00000000 #u
b00000000 $V
b0000000000000000 ]
b00 v
0#-
0"7
0C
0&
b00000000 \
b00 "y
b00 $&
b00000000 *
b00000000 #q
b00000000 $R
b00 "G
0#z
b000000000000000000000000 "n
0#]
b00000000 "o
0#v
0$W
b00000000 "=
0#Y
0$:
0"[
b00000000000000000000000000000000 #`
b0000000000000000000000000000000000000000 "#
b00 "i
b00 #J
b00000000 #c
0F
b00 #F
b00000000 R
b000000000000000000000000 "(
0#h
0$I
0"U
b00 #'
b00000000 #S
b00000000 $4
0$Z
06
0!
b00000000 "+
b00 "
b00 $6
b00 "W
b000000000000000000000000 #_
b00000000 "<
b000000000000000000000000 f
b000000000000000000000000 4
0"Z
0I
b00000000 r
b00000000 U
0$J
0w
0"V
0#7
b00 c
00
0"$
0"u
0$7
b00 #d
b00 #G
b00 "Q
b00000000 #s
b00000000 "}
b00 #*
b00000000 #^
b00000000 "`
0$]
0$H
b00000000 #$
b000000000000000000000000 #<
0u
0$+
0"T
b00 $A
b00 #X
b00 $$
b00 #.
b0000000000000000000000000000000000000000 n
b00000000 "\
0#x
b000000000000000000000000 #8
0i
0"3
b00 #
b00 $T
b00000000 X
b000000000000000000000000 e
b00 #V
0#B
0"D
0"/
0#%
b00 Q
b00 <
0"'
b00000000 T
b00 "q
b00000000 7
b00000000 $B
b00000000 "k
0#r
0$S
b00000000 "9
0$K
b000000000000000000000000 "I
0##
01
0"%
b00000000000000000000000000000000 $=
b00 2
b00000000 3
b000000000000000000000000 @
b00000000 "g
b00000000 #H
b000000000000000000000000 "w
b00000000 #@
b000000000000000000000000 $9
b00000000 $)
0$G
0#Q
0$2
b00000000 "-
0"h
0"S
0#4
0#I
0$*
0"6
0"!
0t
b00 .
0B
b00000000 "J
b00000000 #+
b00000000 x
b000000000000000000000000 $-
b00000000 ">
b00000000 #p
b000000000000000000000000 $L
b00 ?
b000000000000000000000000 $[
b00 "@
b00 #!
b00000000 %
0d
b00 P
b0000000000000000000000000000000000000000 #g
0"0
b00 "p
b00000000 "j
b00000000 #K
b00000000 $,
0$5
0"^
0#?
0#"
b00 "O
b00000000 #\
0#e
b00000000 #{
b00000000 ",
0s
b00 _
0A
0$
$end
#0
1#r
1$!
1"$
b01 $M
16
1i
1$N
1"S
1$3
b01 "q
1"6
1"!
1#h
1"M
b01 H
1#L
1#7
1#a
1"l
b01 $&
1#x
1"d
1#0
1-
1"2
1$Z
1"3
1&
1#e
1#]
1w
1$\
1o
b01 "|
1"D
b01 "
1$:
1#=
1O
b01 #T
#1
1#N
1B
1u
1#"
1#2
1"[
1$
1$C
1"Z
#6
0#N
0B
0u
0#"
0#2
0"[
0$
0$C
0"Z
#11
1#N
1B
1u
1#"
1#2
1"[
1$
1$C
1"Z
#16
0#N
0B
0u
0#"
0#2
0"[
0$
0$C
0"Z
#21
1#N
1B
1u
1#"
1#2
1"[
1$
1$C
1"Z
#26
0#N
0B
0u
0#"
0#2
0"[
0$
0$C
0"Z
#31
1#N
1B
1u
1#"
1#2
1"[
1$
1$C
1"Z
#36
0#N
0B
0u
0#"
0#2
0"[
0$
0$C
0"Z
#41
1#N
1B
1u
1#"
1#2
1"[
1$
1$C
1"Z
#46
0$3
0#2
