---
title: 计算机组成原理——第6章习题
date: 2023-03-03 00:02:25
categories:
- 课内笔记
- 计算机组成原理
---
### 6.1
- 指令周期：一条指令从取出到执行完成所需要的时间。
- 数据通路：数据在各功能部件之间传送的路径。
- 机器周期：将指令周期划分为多个机器周期（又称CPU周期）。
- 时钟周期：每个机器周期包含若干个时钟周期。

### 6.2
1. B
2. B
三个寄存器都是通用寄存器，因此需要通用寄存器组。加法运算需要使用算数逻辑单元。寻址需要向存储器中获取数据。指令译码器不是在取数和执行过程中使用的，译码发生在取数之前。
3. B
主存空间为4GB，字长32位，因为指令按字边界对齐保存，所以PC至少为30位，指令寄存器IR的位数至少为32位，它是用来保存当前指令的内容的。
4. D
A正确，B正确，C正确，时钟周期不能太短，D错误，一条指令可能需要不止一个时钟脉冲信号完成（多周期处理器），因此不是所有的时钟脉冲信号都开始执行一条新的指令。
5. A
A错误，因为单总线结构数据通路无法让某些指令在一个时钟周期内完成。应该采用专用数据通路结构。B正确，要想在一个时钟周期之内完成一条指令的联系，因此一个时钟周期需要时间稍长一些，其时长取决于执行速度最慢的指令。C正确，在指令执行过程中控制信号不变。D正确，每个时钟周期执行一条指令，故CPI=1。
6. B
A正确。B错误，CS在CPU内部，存放的是微指令，按照微指令地址进行访问。C正确。D正确。
7. D
硬布线控制器的指令执行速度快，指令功能的修改和扩展难。
8. C
9. C
10. C

### 6.3
1. CPU的基本功能有程序控制、操作控制、时序控制、数据加工、中断处理。
2. CPU内部有：
- IR寄存器保存当前执行的指令的内容
- PC寄存器保存将要执行指令的字节地址
- AR存储器地址寄存器保存CPU访问主存的单元地址
- DR存储器数据寄存器保存从主存中读取或将向主存写入的数据
- GR通用寄存器组
- PSW保存由运算指令创建的各种条件标志

其中GR、PSW是程序员可见的，AR、DR、IR不是必需的。
3. 取指周期是从开始取指令到取指令完成的一段周期，完成的操作：访问PC指定的主存地址处的指令，形成后续指令地址。
4. 计算机设计时序系统的原因是指令执行过程中的所有操作必需遵守严格的顺序，对操作的开始时间和持续时间有严格的控制，以保证指令的正确执行。机器周期是指主存取出一条指令的最短时间。
5. 传统三级时序采用时钟周期、节拍电位和节拍脉冲来对操作控制信号进行定时控制，其中状态周期用电位来表示当前处于指令执行的哪个机器周期，节拍电位用电位表示当前处于机器周期的第几个节拍。采用三级时序的好处是可以简化控制器的设计。完成了时序发生器的设计后，所有控制信号都是状态周期电位、节拍电位、指令译码信号、状态反馈信号的组合逻辑。
现代时序系统的定时信号就是基本时钟，一个时钟周期就是一个节拍，指令需要多少个时钟周期就分配多少个时钟周期。其采用有限状态机来描述指令的执行过程，将不同指令执行的每个时钟周期均对应一个状态，每一个状态会对应特定的微操作控制信号。控制器的核心模块是有限状态机，由一个状态寄存器和有限状态机组合逻辑控制单元构成。有限状态机组合逻辑控制单元的输入包括现态、指令的译码信号和反馈信号，输出为次态，送入状态寄存器输入端，在时钟信号的作用下输入状态寄存器中，作为下一时刻的现态；所有操作控制信号的输出都只与现态有关。
6. 略
7. 组合逻辑控制器又称微程序控制器，控制器由各种类型的逻辑门电路和触发器构成，与微程序控制器相比，组合逻辑控制器具有结构复杂但速度快的特点，但指令功能修改和扩展较难。
微程序控制器的设计采用存储技术和程序设计技术，使复杂的控制逻辑得到简化，计算机通过读出存放在微程序控制器中微指令产生指令执行过程中所需要的控制信号，与硬布线控制器相比速度较慢。
8. 微程序是多条微指令的集合，用于实现指令的功能，属于机器指令级别，对用户透明，存放在CPU内的控制存储器中；程序则是为了完成某一应用功能所编写的指令（包括机器语言指令或高级语言指令）集合，运行时存放在计算机的主存中。
指令是指挥计算机执行某种功能的命令，是构成程序的基本单位，由操作码和地址字段构成；而微指令则用于微程序控制器中产生指令执行过程中所需要的微指令，是构成微程序的基本单位，由操作控制字段、判别测试字段和下址字段等组成。
9. 微指令编码方法有直接表示法、编码表示法和混合表示法3种。
10. 微程序控制器设计方法：
- 分析指令执行的数据通路，列出每一条指令在所有寻址方式下的执行操作流程和每一步需要的控制信号。
- 对指令的操作流程进行细化，将每条指令的每个微操作分配到具体机器周期的各个时间节拍信号上。
- 以时钟周期为单位，构建指令执行状态图。
- 设计微指令格式、微命令编码方法。
- 根据指令执行状态图编制每条指令的微程序，按照状态机组织微程序并存放到控制寄存器中。
- 根据微程序组织方式构建微程序控制器中的地址转移逻辑、微地址寄存器、控制存储器之间的通路，实现微程序控制器。

硬布线控制器设计方法：
- 分析指令执行的数据通路，列出每条指令在所有寻址方式下的执行操作流程和每一步需要的控制信号。
- 对指令的操作流程细化，将每条指令的每个微操作分配到具体机器周期的具体时间节拍信号上，即对操作控制信号进行同步控制。
- 根据控制信号同步控制方式构造合适的时序发生器。
- 对每一个控制信号进行逻辑综合，得到每个控制信号的逻辑表达式。
- 采用逻辑门、PLA或ROM实现逻辑表达式的功能。

11. 略
12. 略
13. 略
### 6.4
1. 观察到d旁边有一个+1，推断其是PC。d有箭头指向c，c有箭头指向主存，因此推断c为AR，故a为DR，b为IR。
2. 取指阶段：PC→AR→主存M→DR→IR；PC++
执行阶段：IR(A)→AR→主存M→DR→AC
### 6.5
略
### 6.6
1. 当RegWrite出现恒0故障时，寄存器组全部不可写，因此会导致所有需要写回寄存器的指令故障。当RegWrite出现恒1故障时，寄存器组全部可写，会导致所有不需要写回寄存器的指令故障。
2. RegDst出现恒0故障时，写入寄存器的编号无法传入，导致所有需要写回rd的指令出现故障（无法写回）。RegDst出现恒1故障时，会错误地传入rd寄存器编号，所有需要写回rt的指令会出现故障（选择写入的寄存器不是rt而错误地变成了rd）。
3. MemWrite出现恒0故障时，数据存储器全部不可写，所有需要写存的指令会出现故障。MemWrite出现恒1故障时，所有不需要写存的指令会引起写存故障。
### 6.7
略
### 6.8
略
### 6.9
略
### 6.10
对于单总线CPU，数据通路的最小时钟周期必须大于T~clk_to_q~+T~max~+T~setup~，即180ps。最大频率为5.56GHz。