{"hands_on_practices": [{"introduction": "这个练习展示了数字设计中的一个核心原则：模块化。你将学习如何将两个较小的标准译码器组合起来，构建一个功能更强大的大译码器，这对于管理计算机内存系统等复杂设计至关重要。请特别注意“使能” ($E$) 输入是如何被用来选择性地激活不同地址空间的 [@problem_id:1927585]。", "problem": "你的任务是为一个小型计算机系统设计一个内存地址译码器。该系统使用一个4位地址总线，表示为$A_3A_2A_1A_0$，其中$A_3$是最高有效位（MSB）。为了实现完整的4-16译码，你可以使用两个较小的3-8译码器，我们称之为$D_1$和$D_2$。\n\n每个3-8译码器具有以下特性：\n- 三个地址输入线：$I_2, I_1, I_0$。\n- 八个高电平有效输出线：$Y_7, Y_6, ..., Y_0$。如果输入$I_2I_1I_0$的二进制值等于$k$且译码器被使能，则输出$Y_k$为高电平（逻辑1）。否则，输出为低电平（逻辑0）。\n- 一个高电平有效使能输入：$E$。只有当$E=1$时，译码器才被激活。如果$E=0$，无论地址输入是什么，所有输出都被强制为0。\n\n在你的设计中，主地址总线的低三位$A_2, A_1, A_0$并行连接到两个译码器$D_1$和$D_2$的地址输入。译码器$D_1$用于为地址空间的低半部分（地址0到7）生成输出，而译码器$D_2$用于为高半部分（地址8到15）生成输出。\n\n请确定使能输入$E_1$（用于译码器$D_1$）和$E_2$（用于译码器$D_2$）的布尔逻辑表达式，这些表达式是主地址总线位的函数。使用撇号（'）表示对变量的NOT（非）运算（例如$X'$）。请将你的最终答案表示为一个含两个元素的行矩阵，其中第一个元素是$E_1$的表达式，第二个元素是$E_2$的表达式。", "solution": "4位地址总线为$A_3A_2A_1A_0$，其中$A_3$是最高有效位（MSB）。译码器$D_1$和$D_2$都并行接收相同的低三位地址：$I_2I_1I_0 = A_2A_1A_0$。每个3-8译码器都有一个高电平有效使能端$E$，只有当$E=1$时其输出才会响应$I_2I_1I_0$，而当$E=0$时所有输出均为0。\n\n为了实现一个完整的4-16译码器，地址范围0到7（即二进制$A_3=0$且$A_2A_1A_0$从$000$到$111$）必须由$D_1$产生，而地址范围8到15（即二进制$A_3=1$且$A_2A_1A_0$从$000$到$111$）必须由$D_2$产生。因此，$D_1$和$D_2$之间的选择完全由$A_3$决定。\n\n由于使能端是高电平有效的，我们需要：\n- 当$A_3=0$（低半部分）时，$D_1$被使能而$D_2$被禁用。这意味着$E_1=1$且$E_2=0$，这可以通过$E_1=A_3'$和$E_2=A_3$实现。\n- 当$A_3=1$（高半部分）时，$D_2$被使能而$D_1$被禁用。这意味着$E_1=0$且$E_2=1$，这同样可以通过$E_1=A_3'$和$E_2=A_3$实现。\n\n因此，使能端的布尔表达式为：\n$$E_1 = A_3', \\quad E_2 = A_3.$$\n表示为一个含两个元素的行矩阵，结果是$\\begin{pmatrix}A_3' & A_3\\end{pmatrix}$。", "answer": "$$\\boxed{\\begin{pmatrix}A_3' & A_3\\end{pmatrix}}$$", "id": "1927585"}, {"introduction": "除了按预期使用元器件，更深的理解来自于分析它们在非标准条件下的行为。这个问题挑战你通过巧妙地将一个输入选择线连接到其使能引脚，来推断一个译码器的新功能。这项练习可以磨练你的分析能力，并揭示定义元器件功能的底层逻辑 [@problem_id:1927569]。", "problem": "一个标准的 3-8 译码器集成电路 (IC) 有三个选择线输入，分别指定为 $A_2, A_1, A_0$（其中 $A_2$ 是最高有效位），八个高电平有效输出，分别指定为 $D_7, D_6, \\dots, D_0$，以及一个低电平有效的使能输入 $\\bar{E}$。当译码器被禁用时（$\\bar{E}=1$），所有八个输出都为低电平（逻辑 0）。当译码器被使能时（$\\bar{E}=0$），恰好有一个输出线 $D_i$ 为高电平（逻辑 1），其中索引 $i$ 是由选择线 $A_2A_1A_0$ 表示的二进制数的十进制等价值。所有其他输出都为低电平。\n\n考虑一个修改此 3-8 译码器电路的场景。最高有效选择线 $A_2$ 被永久连接（绑定）到低电平有效的使能输入 $\\bar{E}$。其他选择线 $A_1$ 和 $A_0$ 保持为独立输入。整个修改后的电路现在可以被看作是一个新的功能块，其输入为 $A_2, A_1, A_0$，输出为 $D_7, \\dots, D_0$。\n\n下列哪种标准逻辑器件的行为与此修改后的电路等效？\n\nA. 一个带低电平有效使能的 2-4 译码器。\n\nB. 一个带高电平有效使能的 2-4 译码器。\n\nC. 一个 1-4 数据分配器。\n\nD. 一个 4 位优先编码器。\n\nE. 一个没有使能输入的基本 2-4 译码器。", "solution": "一个具有高电平有效输出和低电平有效使能输入的标准 3-8 译码器的输出方程为\n$$\n\\begin{aligned}\nD_{0} &= \\overline{\\bar{E}}\\;\\bar{A_{2}}\\bar{A_{1}}\\bar{A_{0}}, \\\\\nD_{1} &= \\overline{\\bar{E}}\\;\\bar{A_{2}}\\bar{A_{1}}A_{0}, \\\\\nD_{2} &= \\overline{\\bar{E}}\\;\\bar{A_{2}}A_{1}\\bar{A_{0}}, \\\\\nD_{3} &= \\overline{\\bar{E}}\\;\\bar{A_{2}}A_{1}A_{0}, \\\\\nD_{4} &= \\overline{\\bar{E}}\\;A_{2}\\bar{A_{1}}\\bar{A_{0}}, \\\\\nD_{5} &= \\overline{\\bar{E}}\\;A_{2}\\bar{A_{1}}A_{0}, \\\\\nD_{6} &= \\overline{\\bar{E}}\\;A_{2}A_{1}\\bar{A_{0}}, \\\\\nD_{7} &= \\overline{\\bar{E}}\\;A_{2}A_{1}A_{0}.\n\\end{aligned}\n$$\n在修改后的电路中，$A_{2}$ 被连接到 $\\bar{E}$，因此 $\\bar{E} = A_{2}$，从而 $\\overline{\\bar{E}} = \\bar{A_{2}}$。代入后得到\n$$\n\\begin{aligned}\nD_{0} &= \\bar{A_{2}}\\;\\bar{A_{2}}\\bar{A_{1}}\\bar{A_{0}} = \\bar{A_{2}}\\bar{A_{1}}\\bar{A_{0}}, \\\\\nD_{1} &= \\bar{A_{2}}\\;\\bar{A_{2}}\\bar{A_{1}}A_{0} = \\bar{A_{2}}\\bar{A_{1}}A_{0}, \\\\\nD_{2} &= \\bar{A_{2}}\\;\\bar{A_{2}}A_{1}\\bar{A_{0}} = \\bar{A_{2}}A_{1}\\bar{A_{0}}, \\\\\nD_{3} &= \\bar{A_{2}}\\;\\bar{A_{2}}A_{1}A_{0} = \\bar{A_{2}}A_{1}A_{0}, \\\\\nD_{4} &= \\bar{A_{2}}\\;A_{2}\\bar{A_{1}}\\bar{A_{0}} = 0, \\\\\nD_{5} &= \\bar{A_{2}}\\;A_{2}\\bar{A_{1}}A_{0} = 0, \\\\\nD_{6} &= \\bar{A_{2}}\\;A_{2}A_{1}\\bar{A_{0}} = 0, \\\\\nD_{7} &= \\bar{A_{2}}\\;A_{2}A_{1}A_{0} = 0.\n\\end{aligned}\n$$\n因此，当 $A_{2}=0$ 时（即，由于 $\\bar{E}=0$，使能端有效），根据 2 位选择 $A_{1}A_{0}$，$D_{0}$–$D_{3}$ 中恰好有一个为高电平，而 $D_{4}$–$D_{7}$ 保持低电平。当 $A_{2}=1$ 时（即，由于 $\\bar{E}=1$，使能端无效），所有输出均为低电平。这正是一个带低电平有效使能的 2-4 译码器的行为（其中 $A_{2}$ 作为低电平有效使能端，$A_{1},A_{0}$ 作为选择输入，$D_{0}$–$D_{3}$ 作为译码器输出），而其余输出 $D_{4}$–$D_{7}$ 固定为零。因此，等效的标准器件是一个带低电平有效使能的 2-4 译码器。", "answer": "$$\\boxed{A}$$", "id": "1927569"}, {"introduction": "译码器不仅仅是地址选择器，它们还是实现任意组合逻辑函数的强大工具。通过为其输入生成所有可能的“最小项”，译码器可用于构建像全加器这样的复杂电路，而全加器是计算机算术运算的基本构建模块。这个练习将指导你如何将一个逻辑函数实现为最小项之和，这是数字逻辑中的一个核心概念 [@problem_id:1927328]。", "problem": "在设计一个简单的算术逻辑单元（ALU）时，一个基本元件是1位全加器。该电路将三个1位输入相加，并产生一个2位输出。\n\n您的任务是使用一组特定的逻辑元件来实现一个1位全加器：一个3-8译码器和不超过两个额外的逻辑门。全加器有三个输入：两个待相加的位 $A$ 和 $B$ 以及一个进位输入位 $C_{in}$。它产生两个输出：一个和位 $S$ 和一个进位输出位 $C_{out}$。\n\n该3-8译码器有三条数据输入线 $I_2, I_1, I_0$ 和八条高电平有效输出线 $D_0, D_1, \\dots, D_7$。当且仅当输入 $[I_2 I_1 I_0]$ 所代表的二进制值等于整数 $k$ 时，输出线 $D_k$ 为高电平（1）；否则，它为低电平（0）。全加器的输入按如下方式连接到译码器的输入：$A$ 连接到 $I_2$，$B$ 连接到 $I_1$，$C_{in}$ 连接到 $I_0$。\n\n输出 $S$ 和 $C_{out}$ 将通过使用两个额外的逻辑门组合译码器的输出线来实现。请确定 $S$ 和 $C_{out}$ 关于译码器输出线（$D_0, D_1, \\dots, D_7$）的标准积之和布尔表达式。\n\n请将您的答案表示为一个 $1 \\times 2$ 的行矩阵，其中第一个元素是 $S$ 的表达式，第二个元素是 $C_{out}$ 的表达式。使用 `+` 符号表示逻辑或运算。", "solution": "一个3-8译码器会根据其三个输入产生对应于最小项的高电平有效、独热码输出。当 $A \\to I_{2}$，$B \\to I_{1}$，$C_{in} \\to I_{0}$ 时，当且仅当输入向量 $[A\\,B\\,C_{in}]$ 等于 $k$ 的二进制表示时，输出 $D_{k}$ 为高电平，其中 $A$ 是最高有效位，$C_{in}$ 是最低有效位。\n\n对于一个1位全加器，和输出为 $S=A \\oplus B \\oplus C_{in}$（当 $A,B,C_{in}$ 中1的个数为奇数时为真），进位输出为 $C_{out}$（当 $A,B,C_{in}$ 中至少有两个为1时为真）。\n\n枚举所有输入组合并映射到译码器输出：\n- $A=0,B=0,C_{in}=0 \\Rightarrow k=0 \\Rightarrow D_{0}=1$：$S=0$, $C_{out}=0$。\n- $A=0,B=0,C_{in}=1 \\Rightarrow k=1 \\Rightarrow D_{1}=1$：$S=1$, $C_{out}=0$。\n- $A=0,B=1,C_{in}=0 \\Rightarrow k=2 \\Rightarrow D_{2}=1$：$S=1$, $C_{out}=0$。\n- $A=0,B=1,C_{in}=1 \\Rightarrow k=3 \\Rightarrow D_{3}=1$：$S=0$, $C_{out}=1$。\n- $A=1,B=0,C_{in}=0 \\Rightarrow k=4 \\Rightarrow D_{4}=1$：$S=1$, $C_{out}=0$。\n- $A=1,B=0,C_{in}=1 \\Rightarrow k=5 \\Rightarrow D_{5}=1$：$S=0$, $C_{out}=1$。\n- $A=1,B=1,C_{in}=0 \\Rightarrow k=6 \\Rightarrow D_{6}=1$：$S=0$, $C_{out}=1$。\n- $A=1,B=1,C_{in}=1 \\Rightarrow k=7 \\Rightarrow D_{7}=1$：$S=1$, $C_{out}=1$。\n\n因此，用译码器输出表示的标准积之和形式为\n$$S=D_{1}+D_{2}+D_{4}+D_{7}$$,\n$$C_{out}=D_{3}+D_{5}+D_{6}+D_{7}$$。\n这些表达式中的每一个都可以通过一个或门组合相应的译码器线路来实现，这满足了使用不超过两个额外逻辑门的约束。", "answer": "$$\\boxed{\\begin{pmatrix} D_{1}+D_{2}+D_{4}+D_{7} & D_{3}+D_{5}+D_{6}+D_{7} \\end{pmatrix}}$$", "id": "1927328"}]}