# ğŸ§© PicoRV32 AXI SoC Full

Este projeto implementa um **System-on-Chip (SoC)** completo baseado no processador **PicoRV32**, utilizando uma **interconexÃ£o AXI4-Lite** para comunicaÃ§Ã£o entre memÃ³ria e perifÃ©ricos.  
Inclui mÃ³dulos AXI para **GPIO**, **UART**, **SPI**, **I2C**, **TIMER** e **RAM**, alÃ©m de uma **testbench funcional** e um **firmware de teste** (`firmware.hex`) carregado automaticamente na simulaÃ§Ã£o.

---

## ğŸ—ï¸ Estrutura do Projeto

```
picorv32_axi_soc_full/
â”œâ”€â”€ firmware.hex
â”œâ”€â”€ README.md
â”œâ”€â”€ test/
â”‚   â””â”€â”€ tb_soc_top.v
â””â”€â”€ axi/
    â”œâ”€â”€ axi_gpio.v
    â”œâ”€â”€ axi_i2c.v
    â”œâ”€â”€ axi_interconnect.v
    â”œâ”€â”€ axi_ram.v
    â”œâ”€â”€ axi_spi.v
    â”œâ”€â”€ axi_timer.v
    â”œâ”€â”€ axi_uart.v
    â”œâ”€â”€ picorv32.v
    â”œâ”€â”€ soc_top.v
    â”œâ”€â”€ tb_soc_top.v
    â”œâ”€â”€ uart_rx.v
    â””â”€â”€ uart_tx.v
```

---

## âš™ï¸ DescriÃ§Ã£o dos Principais MÃ³dulos

### ğŸ”¹ `soc_top.v`
Integra o nÃºcleo **PicoRV32**, a **interconexÃ£o AXI4-Lite**, a **memÃ³ria RAM** e todos os **perifÃ©ricos AXI** (GPIO, UART, SPI, I2C e TIMER).  
ResponsÃ¡vel pelo mapeamento de endereÃ§os e pela comunicaÃ§Ã£o entre o processador e os perifÃ©ricos.

### ğŸ”¹ `axi_interconnect.v`
Implementa o barramento **AXI4-Lite** que interliga o processador, a memÃ³ria e os perifÃ©ricos.  
Realiza o roteamento das transaÃ§Ãµes de leitura e escrita com base nos endereÃ§os.

### ğŸ”¹ `axi_ram.v`
MemÃ³ria RAM interna acessada via AXI4-Lite.  
Durante a simulaÃ§Ã£o, carrega automaticamente o conteÃºdo do arquivo `firmware.hex`.

### ğŸ”¹ `axi_gpio.v`
MÃ³dulo de entrada/saÃ­da genÃ©rico controlado via AXI.  
Permite escrita e leitura de registradores mapeados em memÃ³ria.

### ğŸ”¹ `axi_uart.v`
Interface serial UART com registradores de transmissÃ£o (`uart_tx.v`) e recepÃ§Ã£o (`uart_rx.v`).  
Simula a comunicaÃ§Ã£o serial entre o SoC e dispositivos externos.

### ğŸ”¹ `axi_spi.v`
Controlador SPI compatÃ­vel com AXI4-Lite, com registradores de controle, TX e RX.  
Atualmente implementa comportamento de **loopback** para testes.

### ğŸ”¹ `axi_i2c.v`
MÃ³dulo AXI I2C simplificado (stub) com registradores de controle, TX e RX, tambÃ©m com loopback interno para verificaÃ§Ã£o de acesso via AXI.

### ğŸ”¹ `axi_timer.v`
Temporizador simples com contador e registradores AXI.  
Pode ser usado para gerar interrupÃ§Ãµes ou eventos temporizados em versÃµes futuras.

---

## ğŸ§  Mapa de EndereÃ§os

| PerifÃ©rico | EndereÃ§o Base       |
|-------------|--------------------|
| RAM         | `0x0000_0000`      |
| GPIO        | `0x1000_0000`      |
| UART        | `0x2000_0000`      |
| SPI         | `0x3000_0000`      |
| I2C         | `0x4000_0000`      |
| TIMER       | `0x5000_0000`      |

---

## ğŸ”¬ Testbench (`tb_soc_top.v`)

A testbench fornece ambiente completo de simulaÃ§Ã£o:

- GeraÃ§Ã£o de **clock** e **reset**;
- InicializaÃ§Ã£o da **memÃ³ria RAM** com `firmware.hex`;
- ObservaÃ§Ã£o das transaÃ§Ãµes **AXI4-Lite** de leitura e escrita;
- ValidaÃ§Ã£o de acesso aos perifÃ©ricos GPIO, UART, SPI, I2C e TIMER;
- Registro de sinais em arquivo **.vcd** para anÃ¡lise em simulador de forma de onda (ex: GTKWave).

---

## ğŸ§© Firmware de Teste (`firmware.hex`)

Arquivo em formato hexadecimal compatÃ­vel com a inicializaÃ§Ã£o da AXI RAM.  
O programa executa instruÃ§Ãµes simples de escrita e leitura nos perifÃ©ricos, validando o funcionamento do barramento AXI e das respostas dos mÃ³dulos.

---

## â–¶ï¸ SimulaÃ§Ã£o

Para simular o SoC, utilize **Icarus Verilog** ou **ModelSim**:

```bash
cd axi
iverilog -o soc_tb tb_soc_top.v soc_top.v axi_*.v picorv32.v uart_*.v
vvp soc_tb
```

ApÃ³s a simulaÃ§Ã£o, visualize o resultado:

```bash
gtkwave dump.vcd
```

ğŸ§¾ LicenÃ§a

Este projeto Ã© distribuÃ­do sob a licenÃ§a MIT.
Sinta-se Ã  vontade para estudar, modificar e expandir o SoC para fins educacionais e de pesquisa.

---
