#-----------------------------------------------------------
# Vivado v2020.1 (64-bit)
# SW Build 2902540 on Wed May 27 19:54:49 MDT 2020
# IP Build 2902112 on Wed May 27 22:43:36 MDT 2020
# Start of session at: Sat May 11 23:13:13 2024
# Process ID: 22896
# Current directory: C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1
# Command line: vivado.exe -log Proyecto_1_sep_wrapper.vds -product Vivado -mode batch -messageDb vivado.pb -notrace -source Proyecto_1_sep_wrapper.tcl
# Log file: C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/Proyecto_1_sep_wrapper.vds
# Journal file: C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1\vivado.jou
#-----------------------------------------------------------
source Proyecto_1_sep_wrapper.tcl -notrace
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1700] Loaded user IP repository 'c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/IP_Cores'.
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository 'C:/Xilinx/Vivado/2020.1/data/ip'.
WARNING: [IP_Flow 19-4995] The host OS only allows 260 characters in a normal path. The IP cache path is more than 80 characters. If you experience issues with IP caching, please consider changing the IP cache to a location with a shorter path. Alternately consider using the OS subst command to map part of the path to a drive letter. 
Current IP cache path is c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.cache/ip 
add_files: Time (s): cpu = 00:00:02 ; elapsed = 00:00:05 . Memory (MB): peak = 1061.820 ; gain = 0.000
Command: synth_design -top Proyecto_1_sep_wrapper -part xc7z010clg400-1
Starting synth_design
Attempting to get a license for feature 'Synthesis' and/or device 'xc7z010'
INFO: [Common 17-349] Got license for feature 'Synthesis' and/or device 'xc7z010'
INFO: [Device 21-403] Loading part xc7z010clg400-1
INFO: [Synth 8-7079] Multithreading enabled for synth_design using a maximum of 2 processes.
INFO: [Synth 8-7078] Launching helper process for spawning children vivado processes
INFO: [Synth 8-7075] Helper process launched with PID 16692
---------------------------------------------------------------------------------
Starting RTL Elaboration : Time (s): cpu = 00:00:02 ; elapsed = 00:00:04 . Memory (MB): peak = 1061.820 ; gain = 0.000
---------------------------------------------------------------------------------
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_wrapper' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/hdl/Proyecto_1_sep_wrapper.vhd:23]
INFO: [Synth 8-3491] module 'Proyecto_1_sep' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:297' bound to instance 'Proyecto_1_sep_i' of component 'Proyecto_1_sep' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/hdl/Proyecto_1_sep_wrapper.vhd:33]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:310]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_Math_0_0' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_Math_0_0_stub.vhdl:5' bound to instance 'Math_0' of component 'Proyecto_1_sep_Math_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1008]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_Math_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_Math_0_0_stub.vhdl:17]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_RAM_FREC_0_0' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_RAM_FREC_0_0_stub.vhdl:5' bound to instance 'RAM_FREC_0' of component 'Proyecto_1_sep_RAM_FREC_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1017]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_RAM_FREC_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_RAM_FREC_0_0_stub.vhdl:51]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_SINE_RAM_0_0' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_SINE_RAM_0_0_stub.vhdl:5' bound to instance 'SINE_RAM_0' of component 'Proyecto_1_sep_SINE_RAM_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1060]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_SINE_RAM_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_SINE_RAM_0_0_stub.vhdl:34]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_Sel_frec_0_0' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_Sel_frec_0_0_stub.vhdl:5' bound to instance 'Sel_frec_0' of component 'Proyecto_1_sep_Sel_frec_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1086]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_Sel_frec_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_Sel_frec_0_0_stub.vhdl:14]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_Sel_funcion_0_0' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_Sel_funcion_0_0_stub.vhdl:5' bound to instance 'Sel_funcion_0' of component 'Proyecto_1_sep_Sel_funcion_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1092]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_Sel_funcion_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_Sel_funcion_0_0_stub.vhdl:20]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_axi_smc_5' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_axi_smc_5_stub.vhdl:5' bound to instance 'axi_smc' of component 'Proyecto_1_sep_axi_smc_5' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1104]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_axi_smc_5' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_axi_smc_5_stub.vhdl:65]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_axi_smc_1_3' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_axi_smc_1_3_stub.vhdl:5' bound to instance 'axi_smc_1' of component 'Proyecto_1_sep_axi_smc_1_3' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1161]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_axi_smc_1_3' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_axi_smc_1_3_stub.vhdl:87]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_axi_traffic_gen_0_0' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_axi_traffic_gen_0_0_stub.vhdl:5' bound to instance 'axi_traffic_gen_0' of component 'Proyecto_1_sep_axi_traffic_gen_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1240]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_axi_traffic_gen_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_axi_traffic_gen_0_0_stub.vhdl:33]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_axi_traffic_gen_1_0' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_axi_traffic_gen_1_0_stub.vhdl:5' bound to instance 'axi_traffic_gen_1' of component 'Proyecto_1_sep_axi_traffic_gen_1_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1265]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_axi_traffic_gen_1_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_axi_traffic_gen_1_0_stub.vhdl:88]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_axi_traffic_gen_2_0' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_axi_traffic_gen_2_0_stub.vhdl:5' bound to instance 'axi_traffic_gen_2' of component 'Proyecto_1_sep_axi_traffic_gen_2_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1345]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_axi_traffic_gen_2_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_axi_traffic_gen_2_0_stub.vhdl:33]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_axi_traffic_gen_2_axi_periph_1' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:167]
INFO: [Synth 8-638] synthesizing module 's00_couplers_imp_1KE7NDB' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:59]
INFO: [Synth 8-256] done synthesizing module 's00_couplers_imp_1KE7NDB' (1#1) [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:59]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_1_sep_axi_traffic_gen_2_axi_periph_1' (2#1) [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:167]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_clk_wiz_0' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_clk_wiz_0_stub.vhdl:5' bound to instance 'clk_wiz' of component 'Proyecto_1_sep_clk_wiz_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1415]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_clk_wiz_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_clk_wiz_0_stub.vhdl:15]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_generador_f_0_0' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_generador_f_0_0_stub.vhdl:5' bound to instance 'generador_f_0' of component 'Proyecto_1_sep_generador_f_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1422]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_generador_f_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_generador_f_0_0_stub.vhdl:16]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_ila_0_0' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_ila_0_0_stub.vhdl:5' bound to instance 'ila_0' of component 'Proyecto_1_sep_ila_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1430]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_ila_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_ila_0_0_stub.vhdl:19]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_ila_1_0' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_ila_1_0_stub.vhdl:5' bound to instance 'ila_1' of component 'Proyecto_1_sep_ila_1_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1441]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_ila_1_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_ila_1_0_stub.vhdl:56]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_ila_1_1' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_ila_1_1_stub.vhdl:5' bound to instance 'ila_2' of component 'Proyecto_1_sep_ila_1_1' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1489]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_ila_1_1' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_ila_1_1_stub.vhdl:31]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_rst_clk_100M_0' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_rst_clk_100M_0_stub.vhdl:5' bound to instance 'rst_clk_100M' of component 'Proyecto_1_sep_rst_clk_100M_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1512]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_rst_clk_100M_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_rst_clk_100M_0_stub.vhdl:21]
INFO: [Synth 8-3491] module 'Proyecto_1_sep_vio_0_0' declared at 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_vio_0_0_stub.vhdl:5' bound to instance 'vio_0' of component 'Proyecto_1_sep_vio_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1525]
INFO: [Synth 8-638] synthesizing module 'Proyecto_1_sep_vio_0_0' [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/.Xil/Vivado-22896-LAPTOP-H1BP50B7/realtime/Proyecto_1_sep_vio_0_0_stub.vhdl:15]
INFO: [Synth 8-6071] Mark debug on the nets applies keep_hierarchy on instance 'axi_traffic_gen_2_axi_periph'. This will prevent further optimization [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:1370]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_1_sep' (3#1) [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/synth/Proyecto_1_sep.vhd:310]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_1_sep_wrapper' (4#1) [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/hdl/Proyecto_1_sep_wrapper.vhd:23]
---------------------------------------------------------------------------------
Finished RTL Elaboration : Time (s): cpu = 00:00:02 ; elapsed = 00:00:05 . Memory (MB): peak = 1097.109 ; gain = 35.289
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Handling Custom Attributes
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Handling Custom Attributes : Time (s): cpu = 00:00:02 ; elapsed = 00:00:06 . Memory (MB): peak = 1097.109 ; gain = 35.289
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished RTL Optimization Phase 1 : Time (s): cpu = 00:00:02 ; elapsed = 00:00:06 . Memory (MB): peak = 1097.109 ; gain = 35.289
---------------------------------------------------------------------------------
Netlist sorting complete. Time (s): cpu = 00:00:00 ; elapsed = 00:00:00.016 . Memory (MB): peak = 1097.109 ; gain = 0.000
INFO: [Project 1-570] Preparing netlist for logic optimization

Processing XDC Constraints
Initializing timing engine
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_vio_0_0/Proyecto_1_sep_vio_0_0/Proyecto_1_sep_vio_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/vio_0'
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_vio_0_0/Proyecto_1_sep_vio_0_0/Proyecto_1_sep_vio_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/vio_0'
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_Sel_frec_0_0/Proyecto_1_sep_Sel_frec_0_0/Proyecto_1_sep_Sel_frec_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/Sel_frec_0'
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_Sel_frec_0_0/Proyecto_1_sep_Sel_frec_0_0/Proyecto_1_sep_Sel_frec_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/Sel_frec_0'
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_Sel_funcion_0_0/Proyecto_1_sep_Sel_funcion_0_0/Proyecto_1_sep_Sel_funcion_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/Sel_funcion_0'
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_Sel_funcion_0_0/Proyecto_1_sep_Sel_funcion_0_0/Proyecto_1_sep_Sel_funcion_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/Sel_funcion_0'
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_Math_0_0/Proyecto_1_sep_Math_0_0/Proyecto_1_sep_Math_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/Math_0'
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_Math_0_0/Proyecto_1_sep_Math_0_0/Proyecto_1_sep_Math_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/Math_0'
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_ila_0_0/Proyecto_1_sep_ila_0_0/Proyecto_1_sep_ila_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/ila_0'
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_ila_0_0/Proyecto_1_sep_ila_0_0/Proyecto_1_sep_ila_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/ila_0'
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_generador_f_0_0/Proyecto_1_sep_generador_f_0_0/Proyecto_1_sep_generador_f_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/generador_f_0'
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_generador_f_0_0/Proyecto_1_sep_generador_f_0_0/Proyecto_1_sep_generador_f_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/generador_f_0'
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_SINE_RAM_0_0/Proyecto_1_sep_SINE_RAM_0_0/Proyecto_1_sep_SINE_RAM_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/SINE_RAM_0'
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_SINE_RAM_0_0/Proyecto_1_sep_SINE_RAM_0_0/Proyecto_1_sep_SINE_RAM_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/SINE_RAM_0'
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_RAM_FREC_0_0/Proyecto_1_sep_RAM_FREC_0_0/Proyecto_1_sep_RAM_FREC_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/RAM_FREC_0'
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_RAM_FREC_0_0/Proyecto_1_sep_RAM_FREC_0_0/Proyecto_1_sep_RAM_FREC_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/RAM_FREC_0'
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_axi_traffic_gen_0_0/Proyecto_1_sep_axi_traffic_gen_0_0/Proyecto_1_sep_axi_traffic_gen_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/axi_traffic_gen_0'
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_axi_traffic_gen_0_0/Proyecto_1_sep_axi_traffic_gen_0_0/Proyecto_1_sep_axi_traffic_gen_0_0_in_context.xdc] for cell 'Proyecto_1_sep_i/axi_traffic_gen_0'
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_axi_traffic_gen_1_0/Proyecto_1_sep_axi_traffic_gen_1_0/Proyecto_1_sep_axi_traffic_gen_1_0_in_context.xdc] for cell 'Proyecto_1_sep_i/axi_traffic_gen_1'
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_axi_traffic_gen_1_0/Proyecto_1_sep_axi_traffic_gen_1_0/Proyecto_1_sep_axi_traffic_gen_1_0_in_context.xdc] for cell 'Proyecto_1_sep_i/axi_traffic_gen_1'
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_axi_traffic_gen_2_0/Proyecto_1_sep_axi_traffic_gen_2_0/Proyecto_1_sep_axi_traffic_gen_2_0_in_context.xdc] for cell 'Proyecto_1_sep_i/axi_traffic_gen_2'
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_axi_traffic_gen_2_0/Proyecto_1_sep_axi_traffic_gen_2_0/Proyecto_1_sep_axi_traffic_gen_2_0_in_context.xdc] for cell 'Proyecto_1_sep_i/axi_traffic_gen_2'
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_rst_clk_100M_0/Proyecto_1_sep_rst_clk_100M_0/Proyecto_1_sep_rst_clk_100M_0_in_context.xdc] for cell 'Proyecto_1_sep_i/rst_clk_100M'
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_rst_clk_100M_0/Proyecto_1_sep_rst_clk_100M_0/Proyecto_1_sep_rst_clk_100M_0_in_context.xdc] for cell 'Proyecto_1_sep_i/rst_clk_100M'
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_clk_wiz_0/Proyecto_1_sep_clk_wiz_0/Proyecto_1_sep_clk_wiz_0_in_context.xdc] for cell 'Proyecto_1_sep_i/clk_wiz'
WARNING: [Vivado 12-584] No ports matched ''. [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_clk_wiz_0/Proyecto_1_sep_clk_wiz_0/Proyecto_1_sep_clk_wiz_0_in_context.xdc:1]
WARNING: [Vivado 12-584] No ports matched ''. [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_clk_wiz_0/Proyecto_1_sep_clk_wiz_0/Proyecto_1_sep_clk_wiz_0_in_context.xdc:4]
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_clk_wiz_0/Proyecto_1_sep_clk_wiz_0/Proyecto_1_sep_clk_wiz_0_in_context.xdc] for cell 'Proyecto_1_sep_i/clk_wiz'
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_axi_smc_1_3/Proyecto_1_sep_axi_smc_1_3/Proyecto_1_sep_axi_smc_1_3_in_context.xdc] for cell 'Proyecto_1_sep_i/axi_smc_1'
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_axi_smc_1_3/Proyecto_1_sep_axi_smc_1_3/Proyecto_1_sep_axi_smc_1_3_in_context.xdc] for cell 'Proyecto_1_sep_i/axi_smc_1'
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_axi_smc_5/Proyecto_1_sep_axi_smc_5/Proyecto_1_sep_axi_smc_5_in_context.xdc] for cell 'Proyecto_1_sep_i/axi_smc'
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_axi_smc_5/Proyecto_1_sep_axi_smc_5/Proyecto_1_sep_axi_smc_5_in_context.xdc] for cell 'Proyecto_1_sep_i/axi_smc'
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_ila_1_0/Proyecto_1_sep_ila_1_0/Proyecto_1_sep_ila_1_0_in_context.xdc] for cell 'Proyecto_1_sep_i/ila_1'
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_ila_1_0/Proyecto_1_sep_ila_1_0/Proyecto_1_sep_ila_1_0_in_context.xdc] for cell 'Proyecto_1_sep_i/ila_1'
Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_ila_1_1/Proyecto_1_sep_ila_1_1/Proyecto_1_sep_ila_1_1_in_context.xdc] for cell 'Proyecto_1_sep_i/ila_2'
Finished Parsing XDC File [c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_ila_1_1/Proyecto_1_sep_ila_1_1/Proyecto_1_sep_ila_1_1_in_context.xdc] for cell 'Proyecto_1_sep_i/ila_2'
Parsing XDC File [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Zybo-Z7-Master.xdc]
Finished Parsing XDC File [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Zybo-Z7-Master.xdc]
INFO: [Project 1-236] Implementation specific constraints were found while reading constraint file [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Zybo-Z7-Master.xdc]. These constraints will be ignored for synthesis but will be used in implementation. Impacted constraints are listed in the file [.Xil/Proyecto_1_sep_wrapper_propImpl.xdc].
Resolution: To avoid this warning, move constraints listed in [.Xil/Proyecto_1_sep_wrapper_propImpl.xdc] to another XDC file and exclude this new file from synthesis with the used_in_synthesis property (File Properties dialog in GUI) and re-run elaboration/synthesis.
Parsing XDC File [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/dont_touch.xdc]
Finished Parsing XDC File [C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/dont_touch.xdc]
Completed Processing XDC Constraints

Netlist sorting complete. Time (s): cpu = 00:00:00 ; elapsed = 00:00:00 . Memory (MB): peak = 1172.699 ; gain = 0.000
INFO: [Project 1-111] Unisim Transformation Summary:
No Unisim elements were transformed.

Constraint Validation Runtime : Time (s): cpu = 00:00:00 ; elapsed = 00:00:00.009 . Memory (MB): peak = 1172.699 ; gain = 0.000
---------------------------------------------------------------------------------
Finished Constraint Validation : Time (s): cpu = 00:00:04 ; elapsed = 00:00:11 . Memory (MB): peak = 1172.699 ; gain = 110.879
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Loading Part and Timing Information
---------------------------------------------------------------------------------
Loading part: xc7z010clg400-1
---------------------------------------------------------------------------------
Finished Loading Part and Timing Information : Time (s): cpu = 00:00:04 ; elapsed = 00:00:11 . Memory (MB): peak = 1172.699 ; gain = 110.879
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Applying 'set_property' XDC Constraints
---------------------------------------------------------------------------------
Applied set_property IO_BUFFER_TYPE = NONE for sys_clock. (constraint file  c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_clk_wiz_0/Proyecto_1_sep_clk_wiz_0/Proyecto_1_sep_clk_wiz_0_in_context.xdc, line 5).
Applied set_property CLOCK_BUFFER_TYPE = NONE for sys_clock. (constraint file  c:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.srcs/sources_1/bd/Proyecto_1_sep/ip/Proyecto_1_sep_clk_wiz_0/Proyecto_1_sep_clk_wiz_0/Proyecto_1_sep_clk_wiz_0_in_context.xdc, line 6).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/vio_0. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/Sel_frec_0. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/Sel_funcion_0. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/Math_0. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/ila_0. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/generador_f_0. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/SINE_RAM_0. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/RAM_FREC_0. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/axi_traffic_gen_0. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/axi_traffic_gen_1. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/axi_traffic_gen_2. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/rst_clk_100M. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/clk_wiz. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/axi_smc_1. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/axi_traffic_gen_2_axi_periph. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/axi_smc. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/ila_1. (constraint file  auto generated constraint, line ).
Applied set_property DONT_TOUCH = true for Proyecto_1_sep_i/ila_2. (constraint file  auto generated constraint, line ).
---------------------------------------------------------------------------------
Finished applying 'set_property' XDC Constraints : Time (s): cpu = 00:00:04 ; elapsed = 00:00:12 . Memory (MB): peak = 1172.699 ; gain = 110.879
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished RTL Optimization Phase 2 : Time (s): cpu = 00:00:04 ; elapsed = 00:00:12 . Memory (MB): peak = 1172.699 ; gain = 110.879
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start RTL Component Statistics 
---------------------------------------------------------------------------------
Detailed RTL Component Info : 
---------------------------------------------------------------------------------
Finished RTL Component Statistics 
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Part Resource Summary
---------------------------------------------------------------------------------
Part Resources:
DSPs: 80 (col length:40)
BRAMs: 120 (col length: RAMB18 40 RAMB36 20)
---------------------------------------------------------------------------------
Finished Part Resource Summary
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Cross Boundary and Area Optimization
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Cross Boundary and Area Optimization : Time (s): cpu = 00:00:05 ; elapsed = 00:00:13 . Memory (MB): peak = 1172.699 ; gain = 110.879
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Applying XDC Timing Constraints
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Applying XDC Timing Constraints : Time (s): cpu = 00:00:07 ; elapsed = 00:00:19 . Memory (MB): peak = 1174.094 ; gain = 112.273
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Timing Optimization
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Timing Optimization : Time (s): cpu = 00:00:07 ; elapsed = 00:00:19 . Memory (MB): peak = 1174.094 ; gain = 112.273
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Technology Mapping
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Technology Mapping : Time (s): cpu = 00:00:07 ; elapsed = 00:00:19 . Memory (MB): peak = 1194.113 ; gain = 132.293
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start IO Insertion
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Flattening Before IO Insertion
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Flattening Before IO Insertion
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Final Netlist Cleanup
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Final Netlist Cleanup
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished IO Insertion : Time (s): cpu = 00:00:08 ; elapsed = 00:00:21 . Memory (MB): peak = 1200.840 ; gain = 139.020
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Renaming Generated Instances
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Renaming Generated Instances : Time (s): cpu = 00:00:08 ; elapsed = 00:00:21 . Memory (MB): peak = 1200.840 ; gain = 139.020
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Rebuilding User Hierarchy
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Rebuilding User Hierarchy : Time (s): cpu = 00:00:08 ; elapsed = 00:00:22 . Memory (MB): peak = 1200.840 ; gain = 139.020
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Renaming Generated Ports
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Renaming Generated Ports : Time (s): cpu = 00:00:08 ; elapsed = 00:00:22 . Memory (MB): peak = 1200.840 ; gain = 139.020
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Handling Custom Attributes
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Handling Custom Attributes : Time (s): cpu = 00:00:08 ; elapsed = 00:00:22 . Memory (MB): peak = 1200.840 ; gain = 139.020
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Renaming Generated Nets
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Finished Renaming Generated Nets : Time (s): cpu = 00:00:08 ; elapsed = 00:00:22 . Memory (MB): peak = 1200.840 ; gain = 139.020
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
Start Writing Synthesis Report
---------------------------------------------------------------------------------

Report BlackBoxes: 
+------+-----------------------------------+----------+
|      |BlackBox name                      |Instances |
+------+-----------------------------------+----------+
|1     |Proyecto_1_sep_Math_0_0            |         1|
|2     |Proyecto_1_sep_RAM_FREC_0_0        |         1|
|3     |Proyecto_1_sep_SINE_RAM_0_0        |         1|
|4     |Proyecto_1_sep_Sel_frec_0_0        |         1|
|5     |Proyecto_1_sep_Sel_funcion_0_0     |         1|
|6     |Proyecto_1_sep_axi_smc_5           |         1|
|7     |Proyecto_1_sep_axi_smc_1_3         |         1|
|8     |Proyecto_1_sep_axi_traffic_gen_0_0 |         1|
|9     |Proyecto_1_sep_axi_traffic_gen_1_0 |         1|
|10    |Proyecto_1_sep_axi_traffic_gen_2_0 |         1|
|11    |Proyecto_1_sep_clk_wiz_0           |         1|
|12    |Proyecto_1_sep_generador_f_0_0     |         1|
|13    |Proyecto_1_sep_ila_0_0             |         1|
|14    |Proyecto_1_sep_ila_1_0             |         1|
|15    |Proyecto_1_sep_ila_1_1             |         1|
|16    |Proyecto_1_sep_rst_clk_100M_0      |         1|
|17    |Proyecto_1_sep_vio_0_0             |         1|
+------+-----------------------------------+----------+

Report Cell Usage: 
+------+----------------------------------------+------+
|      |Cell                                    |Count |
+------+----------------------------------------+------+
|1     |Proyecto_1_sep_Math_0_0_bbox            |     1|
|2     |Proyecto_1_sep_RAM_FREC_0_0_bbox        |     1|
|3     |Proyecto_1_sep_SINE_RAM_0_0_bbox        |     1|
|4     |Proyecto_1_sep_Sel_frec_0_0_bbox        |     1|
|5     |Proyecto_1_sep_Sel_funcion_0_0_bbox     |     1|
|6     |Proyecto_1_sep_axi_smc_1_3_bbox         |     1|
|7     |Proyecto_1_sep_axi_smc_5_bbox           |     1|
|8     |Proyecto_1_sep_axi_traffic_gen_0_0_bbox |     1|
|9     |Proyecto_1_sep_axi_traffic_gen_1_0_bbox |     1|
|10    |Proyecto_1_sep_axi_traffic_gen_2_0_bbox |     1|
|11    |Proyecto_1_sep_clk_wiz_0_bbox           |     1|
|12    |Proyecto_1_sep_generador_f_0_0_bbox     |     1|
|13    |Proyecto_1_sep_ila_0_0_bbox             |     1|
|14    |Proyecto_1_sep_ila_1_0_bbox             |     1|
|15    |Proyecto_1_sep_ila_1_1_bbox             |     1|
|16    |Proyecto_1_sep_rst_clk_100M_0_bbox      |     1|
|17    |Proyecto_1_sep_vio_0_0_bbox             |     1|
|18    |LUT1                                    |    18|
|19    |IBUF                                    |     9|
+------+----------------------------------------+------+
---------------------------------------------------------------------------------
Finished Writing Synthesis Report : Time (s): cpu = 00:00:08 ; elapsed = 00:00:22 . Memory (MB): peak = 1200.840 ; gain = 139.020
---------------------------------------------------------------------------------
Synthesis finished with 0 errors, 0 critical warnings and 0 warnings.
Synthesis Optimization Runtime : Time (s): cpu = 00:00:05 ; elapsed = 00:00:20 . Memory (MB): peak = 1200.840 ; gain = 63.430
Synthesis Optimization Complete : Time (s): cpu = 00:00:08 ; elapsed = 00:00:22 . Memory (MB): peak = 1200.840 ; gain = 139.020
INFO: [Project 1-571] Translating synthesized netlist
Netlist sorting complete. Time (s): cpu = 00:00:00 ; elapsed = 00:00:00.015 . Memory (MB): peak = 1200.840 ; gain = 0.000
INFO: [Project 1-570] Preparing netlist for logic optimization
INFO: [Opt 31-138] Pushed 0 inverter(s) to 0 load pin(s).
Netlist sorting complete. Time (s): cpu = 00:00:00 ; elapsed = 00:00:00 . Memory (MB): peak = 1217.082 ; gain = 0.000
INFO: [Project 1-111] Unisim Transformation Summary:
No Unisim elements were transformed.

INFO: [Common 17-83] Releasing license: Synthesis
60 Infos, 3 Warnings, 0 Critical Warnings and 0 Errors encountered.
synth_design completed successfully
synth_design: Time (s): cpu = 00:00:09 ; elapsed = 00:00:28 . Memory (MB): peak = 1217.082 ; gain = 155.262
INFO: [Common 17-1381] The checkpoint 'C:/Users/Pato/Desktop/Universida/2024-1/SEP/IEE2463_P1/Proyecto_1/proyecto_1.runs/synth_1/Proyecto_1_sep_wrapper.dcp' has been generated.
INFO: [runtcl-4] Executing : report_utilization -file Proyecto_1_sep_wrapper_utilization_synth.rpt -pb Proyecto_1_sep_wrapper_utilization_synth.pb
INFO: [Common 17-206] Exiting Vivado at Sat May 11 23:13:52 2024...
