Timing Analyzer report for Debounce_switch_project
Sat Jul 19 13:50:55 2025
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_Clk'
 13. Slow 1200mV 85C Model Hold: 'i_Clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_Clk'
 22. Slow 1200mV 0C Model Hold: 'i_Clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_Clk'
 30. Fast 1200mV 0C Model Hold: 'i_Clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; Debounce_switch_project                                ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.4%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_Clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 243.55 MHz ; 243.55 MHz      ; i_Clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; i_Clk ; -3.106 ; -51.967            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_Clk ; 0.416 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_Clk ; -3.000 ; -34.227                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_Clk'                                                                                                                                 ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.106 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 4.026      ;
; -3.106 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 4.026      ;
; -3.106 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 4.026      ;
; -3.106 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 4.026      ;
; -3.027 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.947      ;
; -3.027 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.947      ;
; -3.027 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.947      ;
; -3.027 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.947      ;
; -3.020 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.940      ;
; -3.020 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.940      ;
; -3.020 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.940      ;
; -3.020 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.940      ;
; -3.006 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.574     ; 3.433      ;
; -2.920 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.574     ; 3.347      ;
; -2.912 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.832      ;
; -2.912 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.832      ;
; -2.912 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.832      ;
; -2.912 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.832      ;
; -2.893 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.813      ;
; -2.893 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.813      ;
; -2.893 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.813      ;
; -2.893 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.813      ;
; -2.882 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.802      ;
; -2.882 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.802      ;
; -2.882 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.802      ;
; -2.882 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.802      ;
; -2.872 ; Debounce_switch:Debounce_Inst|r_Count[3]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.574     ; 3.299      ;
; -2.761 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.681      ;
; -2.761 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.681      ;
; -2.761 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.681      ;
; -2.761 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.681      ;
; -2.759 ; Debounce_switch:Debounce_Inst|r_Count[2]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.574     ; 3.186      ;
; -2.755 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 1.000        ; -0.574     ; 3.182      ;
; -2.715 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.635      ;
; -2.662 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.582      ;
; -2.655 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.575      ;
; -2.632 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 4.026      ;
; -2.632 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 4.026      ;
; -2.632 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 4.026      ;
; -2.632 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 4.026      ;
; -2.595 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.574     ; 3.022      ;
; -2.553 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.947      ;
; -2.553 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.947      ;
; -2.553 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.947      ;
; -2.553 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.947      ;
; -2.551 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.574     ; 2.978      ;
; -2.546 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.940      ;
; -2.546 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.940      ;
; -2.546 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.940      ;
; -2.546 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.940      ;
; -2.528 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.448      ;
; -2.521 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.441      ;
; -2.521 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.574     ; 2.948      ;
; -2.514 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.434      ;
; -2.514 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.434      ;
; -2.514 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.434      ;
; -2.514 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.434      ;
; -2.514 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.434      ;
; -2.514 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.434      ;
; -2.514 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.434      ;
; -2.514 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.434      ;
; -2.514 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.434      ;
; -2.509 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.429      ;
; -2.509 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.429      ;
; -2.509 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.429      ;
; -2.509 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.429      ;
; -2.503 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.423      ;
; -2.503 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.423      ;
; -2.503 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.423      ;
; -2.503 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.423      ;
; -2.503 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.423      ;
; -2.503 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.423      ;
; -2.503 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.423      ;
; -2.503 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.423      ;
; -2.503 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.423      ;
; -2.496 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.416      ;
; -2.496 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.416      ;
; -2.496 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.416      ;
; -2.496 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.416      ;
; -2.496 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.416      ;
; -2.496 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.416      ;
; -2.496 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.416      ;
; -2.496 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.416      ;
; -2.496 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.416      ;
; -2.491 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.081     ; 3.411      ;
; -2.465 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.574     ; 2.892      ;
; -2.449 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 1.000        ; -0.574     ; 2.876      ;
; -2.438 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.832      ;
; -2.438 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.832      ;
; -2.438 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.832      ;
; -2.438 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.832      ;
; -2.431 ; Debounce_switch:Debounce_Inst|r_Count[2]  ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.574     ; 2.858      ;
; -2.419 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.813      ;
; -2.419 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.813      ;
; -2.419 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.813      ;
; -2.419 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.813      ;
; -2.417 ; Debounce_switch:Debounce_Inst|r_Count[3]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.574     ; 2.844      ;
; -2.408 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.802      ;
; -2.408 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.802      ;
; -2.408 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.393      ; 3.802      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_Clk'                                                                                                                                 ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.416 ; Debounce_switch:Debounce_Inst|r_State     ; r_Switch_1                                ; i_Clk        ; i_Clk       ; 0.000        ; 0.574      ; 1.202      ;
; 0.453 ; r_LED_1                                   ; r_LED_1                                   ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.492 ; Debounce_switch:Debounce_Inst|r_Count[17] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.785      ;
; 0.727 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.100      ; 1.039      ;
; 0.729 ; Debounce_switch:Debounce_Inst|r_Count[2]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.100      ; 1.041      ;
; 0.744 ; Debounce_switch:Debounce_Inst|r_Count[3]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.037      ;
; 0.746 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; Debounce_switch:Debounce_Inst|r_Count[15] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; Debounce_switch:Debounce_Inst|r_Count[14] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.040      ;
; 0.749 ; Debounce_switch:Debounce_Inst|r_Count[16] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.042      ;
; 0.751 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.044      ;
; 0.752 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.045      ;
; 0.754 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.047      ;
; 0.754 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.047      ;
; 0.763 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.056      ;
; 0.769 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.062      ;
; 0.769 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.100      ; 1.081      ;
; 0.771 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.064      ;
; 0.957 ; r_Switch_1                                ; r_LED_1                                   ; i_Clk        ; i_Clk       ; 0.000        ; -0.393     ; 0.776      ;
; 1.017 ; Debounce_switch:Debounce_Inst|r_State     ; r_LED_1                                   ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.310      ;
; 1.022 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.315      ;
; 1.081 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.100      ; 1.393      ;
; 1.090 ; Debounce_switch:Debounce_Inst|r_Count[2]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.100      ; 1.402      ;
; 1.098 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.391      ;
; 1.101 ; Debounce_switch:Debounce_Inst|r_Count[15] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.394      ;
; 1.105 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.398      ;
; 1.107 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.100      ; 1.419      ;
; 1.107 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; Debounce_switch:Debounce_Inst|r_Count[14] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.401      ;
; 1.110 ; Debounce_switch:Debounce_Inst|r_Count[16] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.403      ;
; 1.113 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.406      ;
; 1.115 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.100      ; 1.428      ;
; 1.117 ; Debounce_switch:Debounce_Inst|r_Count[14] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.410      ;
; 1.124 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.417      ;
; 1.132 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.425      ;
; 1.141 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.434      ;
; 1.155 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.448      ;
; 1.212 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.100      ; 1.524      ;
; 1.229 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.522      ;
; 1.232 ; Debounce_switch:Debounce_Inst|r_Count[15] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.525      ;
; 1.236 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.529      ;
; 1.238 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.531      ;
; 1.239 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.532      ;
; 1.247 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.100      ; 1.559      ;
; 1.248 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; Debounce_switch:Debounce_Inst|r_Count[14] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.541      ;
; 1.253 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.546      ;
; 1.254 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.547      ;
; 1.255 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.550      ;
; 1.262 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.555      ;
; 1.263 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.556      ;
; 1.264 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.557      ;
; 1.272 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.565      ;
; 1.369 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.662      ;
; 1.376 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.669      ;
; 1.378 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.671      ;
; 1.379 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.672      ;
; 1.385 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.678      ;
; 1.387 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.680      ;
; 1.388 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.681      ;
; 1.393 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.686      ;
; 1.394 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.687      ;
; 1.395 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.688      ;
; 1.396 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.689      ;
; 1.397 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.690      ;
; 1.402 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.695      ;
; 1.403 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.696      ;
; 1.412 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.705      ;
; 1.421 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.714      ;
; 1.509 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.802      ;
; 1.516 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.809      ;
; 1.518 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.811      ;
; 1.525 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.818      ;
; 1.527 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.820      ;
; 1.528 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.821      ;
; 1.532 ; Debounce_switch:Debounce_Inst|r_Count[14] ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.825      ;
; 1.533 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.826      ;
; 1.534 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.827      ;
; 1.542 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.835      ;
; 1.543 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.836      ;
; 1.552 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.845      ;
; 1.554 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.847      ;
; 1.561 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.854      ;
; 1.591 ; Debounce_switch:Debounce_Inst|r_Count[3]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 0.000        ; -0.393     ; 1.410      ;
; 1.592 ; Debounce_switch:Debounce_Inst|r_Count[2]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 0.000        ; -0.393     ; 1.411      ;
; 1.597 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.890      ;
; 1.597 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.890      ;
; 1.597 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.890      ;
; 1.597 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.890      ;
; 1.597 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.890      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 260.01 MHz ; 250.0 MHz       ; i_Clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_Clk ; -2.846 ; -46.988           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_Clk ; 0.360 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_Clk ; -3.000 ; -34.227                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_Clk'                                                                                                                                  ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.846 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.776      ;
; -2.846 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.776      ;
; -2.846 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.776      ;
; -2.846 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.776      ;
; -2.717 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.647      ;
; -2.717 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.647      ;
; -2.717 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.647      ;
; -2.717 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.647      ;
; -2.717 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.647      ;
; -2.717 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.647      ;
; -2.717 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.647      ;
; -2.717 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.647      ;
; -2.674 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.537     ; 3.139      ;
; -2.669 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.073     ; 3.598      ;
; -2.669 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.073     ; 3.598      ;
; -2.669 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.073     ; 3.598      ;
; -2.669 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.073     ; 3.598      ;
; -2.625 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.555      ;
; -2.625 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.555      ;
; -2.625 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.555      ;
; -2.625 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.555      ;
; -2.600 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.530      ;
; -2.600 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.530      ;
; -2.600 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.530      ;
; -2.600 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.530      ;
; -2.596 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.537     ; 3.061      ;
; -2.559 ; Debounce_switch:Debounce_Inst|r_Count[3]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.537     ; 3.024      ;
; -2.508 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 1.000        ; -0.537     ; 2.973      ;
; -2.475 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.405      ;
; -2.475 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.405      ;
; -2.475 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.405      ;
; -2.475 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.405      ;
; -2.472 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.402      ;
; -2.456 ; Debounce_switch:Debounce_Inst|r_Count[2]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.537     ; 2.921      ;
; -2.400 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.776      ;
; -2.400 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.776      ;
; -2.400 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.776      ;
; -2.400 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.776      ;
; -2.382 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.312      ;
; -2.376 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.306      ;
; -2.295 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.073     ; 3.224      ;
; -2.274 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.204      ;
; -2.274 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.204      ;
; -2.274 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.204      ;
; -2.274 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.204      ;
; -2.273 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.203      ;
; -2.271 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.647      ;
; -2.271 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.647      ;
; -2.271 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.647      ;
; -2.271 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.647      ;
; -2.271 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.647      ;
; -2.271 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.647      ;
; -2.271 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.647      ;
; -2.271 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.647      ;
; -2.268 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.198      ;
; -2.268 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.198      ;
; -2.268 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.198      ;
; -2.268 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.198      ;
; -2.268 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.198      ;
; -2.268 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.198      ;
; -2.268 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.198      ;
; -2.268 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.198      ;
; -2.268 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.198      ;
; -2.251 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.181      ;
; -2.248 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.178      ;
; -2.248 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.178      ;
; -2.248 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.178      ;
; -2.248 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.178      ;
; -2.248 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.178      ;
; -2.248 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.178      ;
; -2.248 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.178      ;
; -2.248 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.178      ;
; -2.248 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.178      ;
; -2.242 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.172      ;
; -2.242 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.172      ;
; -2.242 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.172      ;
; -2.242 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.172      ;
; -2.242 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.172      ;
; -2.242 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.172      ;
; -2.242 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.172      ;
; -2.242 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.172      ;
; -2.242 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.172      ;
; -2.234 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.537     ; 2.699      ;
; -2.223 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.373      ; 3.598      ;
; -2.223 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.373      ; 3.598      ;
; -2.223 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.373      ; 3.598      ;
; -2.223 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.373      ; 3.598      ;
; -2.182 ; Debounce_switch:Debounce_Inst|r_Count[2]  ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 1.000        ; -0.537     ; 2.647      ;
; -2.179 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.555      ;
; -2.179 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.555      ;
; -2.179 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.555      ;
; -2.179 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.555      ;
; -2.176 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.537     ; 2.641      ;
; -2.154 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.530      ;
; -2.154 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.530      ;
; -2.154 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.530      ;
; -2.154 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.374      ; 3.530      ;
; -2.148 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.078      ;
; -2.139 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.069      ;
; -2.139 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.072     ; 3.069      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_Clk'                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.360 ; Debounce_switch:Debounce_Inst|r_State     ; r_Switch_1                                ; i_Clk        ; i_Clk       ; 0.000        ; 0.537      ; 1.092      ;
; 0.401 ; r_LED_1                                   ; r_LED_1                                   ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.457 ; Debounce_switch:Debounce_Inst|r_Count[17] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.724      ;
; 0.677 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.091      ; 0.963      ;
; 0.678 ; Debounce_switch:Debounce_Inst|r_Count[2]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.091      ; 0.964      ;
; 0.690 ; Debounce_switch:Debounce_Inst|r_Count[3]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.091      ; 0.976      ;
; 0.693 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; Debounce_switch:Debounce_Inst|r_Count[14] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; Debounce_switch:Debounce_Inst|r_Count[15] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.962      ;
; 0.697 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.964      ;
; 0.700 ; Debounce_switch:Debounce_Inst|r_Count[16] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.967      ;
; 0.701 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.968      ;
; 0.702 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.969      ;
; 0.702 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.969      ;
; 0.703 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.970      ;
; 0.709 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.976      ;
; 0.714 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.981      ;
; 0.715 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.982      ;
; 0.717 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.091      ; 1.003      ;
; 0.893 ; r_Switch_1                                ; r_LED_1                                   ; i_Clk        ; i_Clk       ; 0.000        ; -0.373     ; 0.715      ;
; 0.902 ; Debounce_switch:Debounce_Inst|r_State     ; r_LED_1                                   ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 1.170      ;
; 0.939 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.206      ;
; 0.997 ; Debounce_switch:Debounce_Inst|r_Count[2]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.091      ; 1.283      ;
; 1.001 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.091      ; 1.287      ;
; 1.011 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.091      ; 1.297      ;
; 1.013 ; Debounce_switch:Debounce_Inst|r_Count[14] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.280      ;
; 1.016 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.284      ;
; 1.017 ; Debounce_switch:Debounce_Inst|r_Count[15] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.284      ;
; 1.019 ; Debounce_switch:Debounce_Inst|r_Count[16] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.286      ;
; 1.020 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.287      ;
; 1.021 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.288      ;
; 1.026 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.293      ;
; 1.027 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.091      ; 1.313      ;
; 1.028 ; Debounce_switch:Debounce_Inst|r_Count[14] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.295      ;
; 1.031 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.298      ;
; 1.033 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.300      ;
; 1.034 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.301      ;
; 1.036 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.303      ;
; 1.049 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.316      ;
; 1.086 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.353      ;
; 1.098 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.091      ; 1.384      ;
; 1.113 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.380      ;
; 1.113 ; Debounce_switch:Debounce_Inst|r_Count[15] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.380      ;
; 1.126 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.393      ;
; 1.127 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.394      ;
; 1.127 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.394      ;
; 1.133 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.091      ; 1.419      ;
; 1.135 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.402      ;
; 1.135 ; Debounce_switch:Debounce_Inst|r_Count[14] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.402      ;
; 1.138 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.405      ;
; 1.139 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.406      ;
; 1.142 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.409      ;
; 1.143 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.410      ;
; 1.149 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.416      ;
; 1.153 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.420      ;
; 1.155 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.422      ;
; 1.156 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.423      ;
; 1.157 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.424      ;
; 1.158 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.425      ;
; 1.160 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.427      ;
; 1.235 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.502      ;
; 1.248 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.515      ;
; 1.249 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.516      ;
; 1.249 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.516      ;
; 1.257 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.524      ;
; 1.260 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.527      ;
; 1.261 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.528      ;
; 1.264 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.531      ;
; 1.265 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.532      ;
; 1.270 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.537      ;
; 1.275 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.542      ;
; 1.277 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.544      ;
; 1.278 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.545      ;
; 1.279 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.546      ;
; 1.282 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.549      ;
; 1.293 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.560      ;
; 1.357 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.624      ;
; 1.370 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.637      ;
; 1.371 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.638      ;
; 1.379 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.646      ;
; 1.382 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.649      ;
; 1.383 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.650      ;
; 1.386 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.653      ;
; 1.392 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.659      ;
; 1.400 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.667      ;
; 1.401 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.668      ;
; 1.404 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.671      ;
; 1.410 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.677      ;
; 1.415 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.682      ;
; 1.438 ; Debounce_switch:Debounce_Inst|r_Count[14] ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.705      ;
; 1.467 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.734      ;
; 1.477 ; Debounce_switch:Debounce_Inst|r_Count[2]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 0.000        ; -0.374     ; 1.298      ;
; 1.479 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 1.746      ;
; 1.479 ; Debounce_switch:Debounce_Inst|r_Count[3]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 0.000        ; -0.374     ; 1.300      ;
; 1.488 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.537      ; 2.220      ;
; 1.488 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.537      ; 2.220      ;
; 1.488 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.537      ; 2.220      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_Clk ; -0.715 ; -10.582           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_Clk ; 0.145 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_Clk ; -3.000 ; -30.566                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_Clk'                                                                                                                                  ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.715 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.666      ;
; -0.715 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.666      ;
; -0.715 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.666      ;
; -0.715 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.666      ;
; -0.704 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.655      ;
; -0.704 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.655      ;
; -0.704 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.655      ;
; -0.704 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.655      ;
; -0.697 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.648      ;
; -0.697 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.648      ;
; -0.697 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.648      ;
; -0.697 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.648      ;
; -0.690 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.441      ;
; -0.648 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.399      ;
; -0.632 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.583      ;
; -0.627 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.578      ;
; -0.627 ; Debounce_switch:Debounce_Inst|r_Count[3]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.378      ;
; -0.582 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.533      ;
; -0.582 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.533      ;
; -0.582 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.533      ;
; -0.582 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.533      ;
; -0.578 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.329      ;
; -0.573 ; Debounce_switch:Debounce_Inst|r_Count[2]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.324      ;
; -0.559 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.310      ;
; -0.555 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.306      ;
; -0.550 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.301      ;
; -0.531 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.482      ;
; -0.523 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.666      ;
; -0.523 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.666      ;
; -0.523 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.666      ;
; -0.523 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.666      ;
; -0.520 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.471      ;
; -0.513 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.264      ;
; -0.513 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.464      ;
; -0.512 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.655      ;
; -0.512 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.655      ;
; -0.512 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.655      ;
; -0.512 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.655      ;
; -0.505 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.648      ;
; -0.505 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.648      ;
; -0.505 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.648      ;
; -0.505 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.648      ;
; -0.496 ; Debounce_switch:Debounce_Inst|r_Count[3]  ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.247      ;
; -0.492 ; Debounce_switch:Debounce_Inst|r_Count[3]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.243      ;
; -0.491 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.242      ;
; -0.487 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.238      ;
; -0.482 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.233      ;
; -0.480 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.431      ;
; -0.480 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.431      ;
; -0.480 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.431      ;
; -0.480 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.431      ;
; -0.475 ; Debounce_switch:Debounce_Inst|r_Count[2]  ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.226      ;
; -0.454 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.405      ;
; -0.454 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.405      ;
; -0.449 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.400      ;
; -0.445 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.196      ;
; -0.443 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[8]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.394      ;
; -0.440 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.583      ;
; -0.440 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.583      ;
; -0.440 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.583      ;
; -0.440 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.583      ;
; -0.438 ; Debounce_switch:Debounce_Inst|r_Count[2]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.236     ; 1.189      ;
; -0.436 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.387      ;
; -0.436 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.387      ;
; -0.436 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.387      ;
; -0.436 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.387      ;
; -0.436 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.387      ;
; -0.436 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.387      ;
; -0.436 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.387      ;
; -0.436 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.387      ;
; -0.436 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 1.000        ; -0.036     ; 1.387      ;
; -0.435 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.578      ;
; -0.435 ; Debounce_switch:Debounce_Inst|r_Count[8]  ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 1.000        ; 0.156      ; 1.578      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_Clk'                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.145 ; Debounce_switch:Debounce_Inst|r_State     ; r_Switch_1                                ; i_Clk        ; i_Clk       ; 0.000        ; 0.236      ; 0.465      ;
; 0.187 ; r_LED_1                                   ; r_LED_1                                   ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.198 ; Debounce_switch:Debounce_Inst|r_Count[17] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.318      ;
; 0.291 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; Debounce_switch:Debounce_Inst|r_Count[2]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.044      ; 0.420      ;
; 0.297 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; Debounce_switch:Debounce_Inst|r_Count[3]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; Debounce_switch:Debounce_Inst|r_Count[14] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; Debounce_switch:Debounce_Inst|r_Count[15] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.419      ;
; 0.301 ; Debounce_switch:Debounce_Inst|r_Count[16] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.421      ;
; 0.303 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.306 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.426      ;
; 0.309 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.044      ; 0.438      ;
; 0.310 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.430      ;
; 0.385 ; r_Switch_1                                ; r_LED_1                                   ; i_Clk        ; i_Clk       ; 0.000        ; -0.156     ; 0.313      ;
; 0.394 ; Debounce_switch:Debounce_Inst|r_State     ; r_LED_1                                   ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.514      ;
; 0.428 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.548      ;
; 0.440 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.044      ; 0.568      ;
; 0.446 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.566      ;
; 0.448 ; Debounce_switch:Debounce_Inst|r_Count[15] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.568      ;
; 0.450 ; Debounce_switch:Debounce_Inst|r_Count[2]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.044      ; 0.578      ;
; 0.452 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.573      ;
; 0.455 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.044      ; 0.585      ;
; 0.457 ; Debounce_switch:Debounce_Inst|r_Count[14] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.577      ;
; 0.459 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; Debounce_switch:Debounce_Inst|r_Count[16] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.044      ; 0.588      ;
; 0.460 ; Debounce_switch:Debounce_Inst|r_Count[14] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.584      ;
; 0.468 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[5]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.588      ;
; 0.471 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[6]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.591      ;
; 0.503 ; Debounce_switch:Debounce_Inst|r_Count[1]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.044      ; 0.631      ;
; 0.509 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.629      ;
; 0.511 ; Debounce_switch:Debounce_Inst|r_Count[15] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.631      ;
; 0.512 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.632      ;
; 0.515 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.635      ;
; 0.516 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.636      ;
; 0.518 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.639      ;
; 0.521 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.641      ;
; 0.523 ; Debounce_switch:Debounce_Inst|r_Count[0]  ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.044      ; 0.651      ;
; 0.523 ; Debounce_switch:Debounce_Inst|r_Count[14] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.644      ;
; 0.526 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.647      ;
; 0.527 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.647      ;
; 0.530 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.650      ;
; 0.534 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[7]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.654      ;
; 0.575 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.695      ;
; 0.578 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.698      ;
; 0.581 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.701      ;
; 0.582 ; Debounce_switch:Debounce_Inst|r_Count[13] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.702      ;
; 0.584 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.704      ;
; 0.584 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.704      ;
; 0.587 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.707      ;
; 0.589 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.709      ;
; 0.590 ; Debounce_switch:Debounce_Inst|r_Count[7]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.710      ;
; 0.592 ; Debounce_switch:Debounce_Inst|r_Count[10] ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.712      ;
; 0.593 ; Debounce_switch:Debounce_Inst|r_Count[12] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.713      ;
; 0.593 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.713      ;
; 0.596 ; Debounce_switch:Debounce_Inst|r_Count[6]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.716      ;
; 0.600 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.720      ;
; 0.603 ; Debounce_switch:Debounce_Inst|r_Count[4]  ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.723      ;
; 0.608 ; Debounce_switch:Debounce_Inst|r_Count[14] ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.728      ;
; 0.630 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[13] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.750      ;
; 0.630 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[9]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.750      ;
; 0.630 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[10] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.750      ;
; 0.630 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.750      ;
; 0.630 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.750      ;
; 0.630 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[14] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.750      ;
; 0.630 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.750      ;
; 0.630 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.750      ;
; 0.630 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.750      ;
; 0.641 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[15] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.761      ;
; 0.644 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_Count[16] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.764      ;
; 0.647 ; Debounce_switch:Debounce_Inst|r_Count[3]  ; Debounce_switch:Debounce_Inst|r_Count[4]  ; i_Clk        ; i_Clk       ; 0.000        ; -0.156     ; 0.575      ;
; 0.647 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[11] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.767      ;
; 0.650 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[0]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.236      ; 0.970      ;
; 0.650 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[1]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.236      ; 0.970      ;
; 0.650 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[2]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.236      ; 0.970      ;
; 0.650 ; Debounce_switch:Debounce_Inst|r_State     ; Debounce_switch:Debounce_Inst|r_Count[3]  ; i_Clk        ; i_Clk       ; 0.000        ; 0.236      ; 0.970      ;
; 0.650 ; Debounce_switch:Debounce_Inst|r_Count[11] ; Debounce_switch:Debounce_Inst|r_Count[17] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.770      ;
; 0.650 ; Debounce_switch:Debounce_Inst|r_Count[5]  ; Debounce_switch:Debounce_Inst|r_Count[12] ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.770      ;
; 0.652 ; Debounce_switch:Debounce_Inst|r_Count[9]  ; Debounce_switch:Debounce_Inst|r_State     ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.772      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.106  ; 0.145 ; N/A      ; N/A     ; -3.000              ;
;  i_Clk           ; -3.106  ; 0.145 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -51.967 ; 0.0   ; 0.0      ; 0.0     ; -34.227             ;
;  i_Clk           ; -51.967 ; 0.000 ; N/A      ; N/A     ; -34.227             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_LED_1       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_Clk                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_Switch_1              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_LED_1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_LED_1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_LED_1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_Clk      ; i_Clk    ; 464      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_Clk      ; i_Clk    ; 464      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 19    ; 19   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; i_Clk  ; i_Clk ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Switch_1 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_LED_1     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Switch_1 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_LED_1     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.0 Build 915 10/25/2022 SC Lite Edition
    Info: Processing started: Sat Jul 19 13:50:54 2025
Info: Command: quartus_sta Debounce_switch_project -c Debounce_switch_project
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Debounce_switch_project.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_Clk i_Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.106
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.106             -51.967 i_Clk 
Info (332146): Worst-case hold slack is 0.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.416               0.000 i_Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.227 i_Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.846
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.846             -46.988 i_Clk 
Info (332146): Worst-case hold slack is 0.360
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.360               0.000 i_Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.227 i_Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.715
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.715             -10.582 i_Clk 
Info (332146): Worst-case hold slack is 0.145
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.145               0.000 i_Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.566 i_Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4770 megabytes
    Info: Processing ended: Sat Jul 19 13:50:55 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


