
CANCER.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000318  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000002c4  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  00000318  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000348  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000028  00000000  00000000  00000388  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   000007be  00000000  00000000  000003b0  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 000006f0  00000000  00000000  00000b6e  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000371  00000000  00000000  0000125e  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000034  00000000  00000000  000015d0  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    000003e7  00000000  00000000  00001604  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    000000c8  00000000  00000000  000019eb  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000018  00000000  00000000  00001ab3  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
   8:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
   c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  10:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  14:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  18:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  1c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  20:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  24:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  28:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  2c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  30:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  34:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  38:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  3c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  40:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  44:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  48:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  4c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  50:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  54:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  58:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  5c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  60:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  64:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61
  74:	0e 94 59 00 	call	0xb2	; 0xb2 <main>
  78:	0c 94 60 01 	jmp	0x2c0	; 0x2c0 <_exit>

0000007c <__bad_interrupt>:
  7c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000080 <_Z7ADCReadi>:
		}
		
	}
}
uint16_t ADCRead(const int channel) {
	ADMUX = 0b01000000;
  80:	ec e7       	ldi	r30, 0x7C	; 124
  82:	f0 e0       	ldi	r31, 0x00	; 0
  84:	90 e4       	ldi	r25, 0x40	; 64
  86:	90 83       	st	Z, r25
	ADMUX |= channel;
  88:	90 81       	ld	r25, Z
  8a:	89 2b       	or	r24, r25
  8c:	80 83       	st	Z, r24
	ADCSRA |= (1<<ADSC) | (1<<ADIF);
  8e:	ea e7       	ldi	r30, 0x7A	; 122
  90:	f0 e0       	ldi	r31, 0x00	; 0
  92:	80 81       	ld	r24, Z
  94:	80 65       	ori	r24, 0x50	; 80
  96:	80 83       	st	Z, r24
	while ( (ADCSRA & (1<<ADIF)) == 0);
  98:	80 81       	ld	r24, Z
  9a:	84 ff       	sbrs	r24, 4
  9c:	fd cf       	rjmp	.-6      	; 0x98 <_Z7ADCReadi+0x18>
	ADCSRA &= ~(1<<ADSC);
  9e:	ea e7       	ldi	r30, 0x7A	; 122
  a0:	f0 e0       	ldi	r31, 0x00	; 0
  a2:	80 81       	ld	r24, Z
  a4:	8f 7b       	andi	r24, 0xBF	; 191
  a6:	80 83       	st	Z, r24
	return ADC;
  a8:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7e0078>
  ac:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7e0079>
}
  b0:	08 95       	ret

000000b2 <main>:
#include <stdlib.h>
#include <string.h>
uint16_t ADCRead(const int);
void USART_putstring(char* StringPtr);
int main(void){
	CLKPR=0b10000000;
  b2:	e1 e6       	ldi	r30, 0x61	; 97
  b4:	f0 e0       	ldi	r31, 0x00	; 0
  b6:	80 e8       	ldi	r24, 0x80	; 128
  b8:	80 83       	st	Z, r24
	CLKPR=0b00000000;
  ba:	10 82       	st	Z, r1
	DDRC = 0;
  bc:	17 b8       	out	0x07, r1	; 7
	DDRD=0xFF; // PORTD as output
  be:	8f ef       	ldi	r24, 0xFF	; 255
  c0:	8a b9       	out	0x0a, r24	; 10
	DDRB=0xFF;
  c2:	84 b9       	out	0x04, r24	; 4
	TCCR0A=0b10100011; // phase correct PWM
  c4:	93 ea       	ldi	r25, 0xA3	; 163
  c6:	94 bd       	out	0x24, r25	; 36
	TCCR0B=0b00000010; // timer
  c8:	82 e0       	ldi	r24, 0x02	; 2
  ca:	85 bd       	out	0x25, r24	; 37
	TCCR2A=0b10100011; // phase correct PWM
  cc:	90 93 b0 00 	sts	0x00B0, r25	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7e00b0>
	TCCR2B=0b00000010; // timer
  d0:	80 93 b1 00 	sts	0x00B1, r24	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7e00b1>
	ADCSRA |= (1<<ADEN);
  d4:	ea e7       	ldi	r30, 0x7A	; 122
  d6:	f0 e0       	ldi	r31, 0x00	; 0
  d8:	80 81       	ld	r24, Z
  da:	80 68       	ori	r24, 0x80	; 128
  dc:	80 83       	st	Z, r24
	unsigned int BaudR = 9600;
	unsigned int ubrr = (F_CPU / (BaudR*16UL))-1;
	UBRR0H = (unsigned char)(ubrr>>8);
  de:	10 92 c5 00 	sts	0x00C5, r1	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7e00c5>
	UBRR0L = (unsigned char)ubrr;
  e2:	83 e3       	ldi	r24, 0x33	; 51
  e4:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7e00c4>
	UCSR0C |= (1<<UCSZ01)|(1<<UCSZ00);
  e8:	e2 ec       	ldi	r30, 0xC2	; 194
  ea:	f0 e0       	ldi	r31, 0x00	; 0
  ec:	80 81       	ld	r24, Z
  ee:	86 60       	ori	r24, 0x06	; 6
  f0:	80 83       	st	Z, r24
	UCSR0B |= (1<<TXEN0);
  f2:	e1 ec       	ldi	r30, 0xC1	; 193
  f4:	f0 e0       	ldi	r31, 0x00	; 0
  f6:	80 81       	ld	r24, Z
  f8:	88 60       	ori	r24, 0x08	; 8
  fa:	80 83       	st	Z, r24
		
		}
		else if(FFF<500)
		{
			
		    OCR0A=119;
  fc:	0f 2e       	mov	r0, r31
  fe:	f7 e7       	ldi	r31, 0x77	; 119
 100:	6f 2e       	mov	r6, r31
 102:	f0 2d       	mov	r31, r0
			OCR0B=0;
			OCR2A=255; // 20% duty cycle
 104:	03 eb       	ldi	r16, 0xB3	; 179
 106:	10 e0       	ldi	r17, 0x00	; 0
 108:	77 24       	eor	r7, r7
 10a:	7a 94       	dec	r7
			OCR2B=0;
 10c:	c4 eb       	ldi	r28, 0xB4	; 180
 10e:	d0 e0       	ldi	r29, 0x00	; 0
			
		}
		else if(FFF>500&&SSS<500)
		{
			
			OCR0B=60; // 20% duty cycle
 110:	0f 2e       	mov	r0, r31
 112:	fc e3       	ldi	r31, 0x3C	; 60
 114:	3f 2e       	mov	r3, r31
 116:	f0 2d       	mov	r31, r0
		
		_delay_ms(5);
		
		if(FFF>500&&SSS>500)
		{
			OCR0B=238; // right ahead
 118:	0f 2e       	mov	r0, r31
 11a:	fe ee       	ldi	r31, 0xEE	; 238
 11c:	4f 2e       	mov	r4, r31
 11e:	f0 2d       	mov	r31, r0
			OCR0A=0;
			OCR2B=129; // left ahead
 120:	0f 2e       	mov	r0, r31
 122:	f1 e8       	ldi	r31, 0x81	; 129
 124:	5f 2e       	mov	r5, r31
 126:	f0 2d       	mov	r31, r0
	UCSR0B |= (1<<TXEN0);
	while(1){
		float SSS = 0;
		float FFF = 0;

		SSS = (float)ADCRead(0);
 128:	80 e0       	ldi	r24, 0x00	; 0
 12a:	90 e0       	ldi	r25, 0x00	; 0
 12c:	0e 94 40 00 	call	0x80	; 0x80 <_Z7ADCReadi>
 130:	bc 01       	movw	r22, r24
 132:	80 e0       	ldi	r24, 0x00	; 0
 134:	90 e0       	ldi	r25, 0x00	; 0
 136:	0e 94 fa 00 	call	0x1f4	; 0x1f4 <__floatunsisf>
 13a:	4b 01       	movw	r8, r22
 13c:	5c 01       	movw	r10, r24
		FFF = (float)ADCRead(4);
 13e:	84 e0       	ldi	r24, 0x04	; 4
 140:	90 e0       	ldi	r25, 0x00	; 0
 142:	0e 94 40 00 	call	0x80	; 0x80 <_Z7ADCReadi>
 146:	bc 01       	movw	r22, r24
 148:	80 e0       	ldi	r24, 0x00	; 0
 14a:	90 e0       	ldi	r25, 0x00	; 0
 14c:	0e 94 fa 00 	call	0x1f4	; 0x1f4 <__floatunsisf>
 150:	6b 01       	movw	r12, r22
 152:	7c 01       	movw	r14, r24
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 154:	8f e0       	ldi	r24, 0x0F	; 15
 156:	97 e2       	ldi	r25, 0x27	; 39
 158:	01 97       	sbiw	r24, 0x01	; 1
 15a:	f1 f7       	brne	.-4      	; 0x158 <main+0xa6>
 15c:	00 c0       	rjmp	.+0      	; 0x15e <main+0xac>
 15e:	00 00       	nop
		
		_delay_ms(5);
		
		if(FFF>500&&SSS>500)
 160:	20 e0       	ldi	r18, 0x00	; 0
 162:	30 e0       	ldi	r19, 0x00	; 0
 164:	4a ef       	ldi	r20, 0xFA	; 250
 166:	53 e4       	ldi	r21, 0x43	; 67
 168:	c7 01       	movw	r24, r14
 16a:	b6 01       	movw	r22, r12
 16c:	0e 94 5b 01 	call	0x2b6	; 0x2b6 <__gesf2>
 170:	18 16       	cp	r1, r24
 172:	84 f4       	brge	.+32     	; 0x194 <main+0xe2>
 174:	20 e0       	ldi	r18, 0x00	; 0
 176:	30 e0       	ldi	r19, 0x00	; 0
 178:	4a ef       	ldi	r20, 0xFA	; 250
 17a:	53 e4       	ldi	r21, 0x43	; 67
 17c:	c5 01       	movw	r24, r10
 17e:	b4 01       	movw	r22, r8
 180:	0e 94 5b 01 	call	0x2b6	; 0x2b6 <__gesf2>
 184:	18 16       	cp	r1, r24
 186:	84 f4       	brge	.+32     	; 0x1a8 <main+0xf6>
		{
			OCR0B=238; // right ahead
 188:	48 bc       	out	0x28, r4	; 40
			OCR0A=0;
 18a:	17 bc       	out	0x27, r1	; 39
			OCR2B=129; // left ahead
 18c:	58 82       	st	Y, r5
	        OCR2A=0;
 18e:	f8 01       	movw	r30, r16
 190:	10 82       	st	Z, r1
 192:	ca cf       	rjmp	.-108    	; 0x128 <main+0x76>
			
		}
		else if(FFF>500&&SSS<500)
 194:	20 e0       	ldi	r18, 0x00	; 0
 196:	30 e0       	ldi	r19, 0x00	; 0
 198:	4a ef       	ldi	r20, 0xFA	; 250
 19a:	53 e4       	ldi	r21, 0x43	; 67
 19c:	c7 01       	movw	r24, r14
 19e:	b6 01       	movw	r22, r12
 1a0:	0e 94 5b 01 	call	0x2b6	; 0x2b6 <__gesf2>
 1a4:	18 16       	cp	r1, r24
 1a6:	84 f4       	brge	.+32     	; 0x1c8 <main+0x116>
 1a8:	20 e0       	ldi	r18, 0x00	; 0
 1aa:	30 e0       	ldi	r19, 0x00	; 0
 1ac:	4a ef       	ldi	r20, 0xFA	; 250
 1ae:	53 e4       	ldi	r21, 0x43	; 67
 1b0:	c5 01       	movw	r24, r10
 1b2:	b4 01       	movw	r22, r8
 1b4:	0e 94 f5 00 	call	0x1ea	; 0x1ea <__cmpsf2>
 1b8:	88 23       	and	r24, r24
 1ba:	34 f4       	brge	.+12     	; 0x1c8 <main+0x116>
		{
			
			OCR0B=60; // 20% duty cycle
 1bc:	38 bc       	out	0x28, r3	; 40
			OCR0A=0;
 1be:	17 bc       	out	0x27, r1	; 39
			OCR2B=255; // 20% duty cycle
 1c0:	78 82       	st	Y, r7
			OCR2A=0;
 1c2:	f8 01       	movw	r30, r16
 1c4:	10 82       	st	Z, r1
 1c6:	b0 cf       	rjmp	.-160    	; 0x128 <main+0x76>
		
		}
		else if(FFF<500)
 1c8:	20 e0       	ldi	r18, 0x00	; 0
 1ca:	30 e0       	ldi	r19, 0x00	; 0
 1cc:	4a ef       	ldi	r20, 0xFA	; 250
 1ce:	53 e4       	ldi	r21, 0x43	; 67
 1d0:	c7 01       	movw	r24, r14
 1d2:	b6 01       	movw	r22, r12
 1d4:	0e 94 f5 00 	call	0x1ea	; 0x1ea <__cmpsf2>
 1d8:	88 23       	and	r24, r24
 1da:	0c f0       	brlt	.+2      	; 0x1de <main+0x12c>
 1dc:	a5 cf       	rjmp	.-182    	; 0x128 <main+0x76>
		{
			
		    OCR0A=119;
 1de:	67 bc       	out	0x27, r6	; 39
			OCR0B=0;
 1e0:	18 bc       	out	0x28, r1	; 40
			OCR2A=255; // 20% duty cycle
 1e2:	f8 01       	movw	r30, r16
 1e4:	70 82       	st	Z, r7
			OCR2B=0;
 1e6:	18 82       	st	Y, r1
 1e8:	9f cf       	rjmp	.-194    	; 0x128 <main+0x76>

000001ea <__cmpsf2>:
 1ea:	0e 94 37 01 	call	0x26e	; 0x26e <__fp_cmp>
 1ee:	08 f4       	brcc	.+2      	; 0x1f2 <__cmpsf2+0x8>
 1f0:	81 e0       	ldi	r24, 0x01	; 1
 1f2:	08 95       	ret

000001f4 <__floatunsisf>:
 1f4:	e8 94       	clt
 1f6:	09 c0       	rjmp	.+18     	; 0x20a <__floatsisf+0x12>

000001f8 <__floatsisf>:
 1f8:	97 fb       	bst	r25, 7
 1fa:	3e f4       	brtc	.+14     	; 0x20a <__floatsisf+0x12>
 1fc:	90 95       	com	r25
 1fe:	80 95       	com	r24
 200:	70 95       	com	r23
 202:	61 95       	neg	r22
 204:	7f 4f       	sbci	r23, 0xFF	; 255
 206:	8f 4f       	sbci	r24, 0xFF	; 255
 208:	9f 4f       	sbci	r25, 0xFF	; 255
 20a:	99 23       	and	r25, r25
 20c:	a9 f0       	breq	.+42     	; 0x238 <__floatsisf+0x40>
 20e:	f9 2f       	mov	r31, r25
 210:	96 e9       	ldi	r25, 0x96	; 150
 212:	bb 27       	eor	r27, r27
 214:	93 95       	inc	r25
 216:	f6 95       	lsr	r31
 218:	87 95       	ror	r24
 21a:	77 95       	ror	r23
 21c:	67 95       	ror	r22
 21e:	b7 95       	ror	r27
 220:	f1 11       	cpse	r31, r1
 222:	f8 cf       	rjmp	.-16     	; 0x214 <__floatsisf+0x1c>
 224:	fa f4       	brpl	.+62     	; 0x264 <__floatsisf+0x6c>
 226:	bb 0f       	add	r27, r27
 228:	11 f4       	brne	.+4      	; 0x22e <__floatsisf+0x36>
 22a:	60 ff       	sbrs	r22, 0
 22c:	1b c0       	rjmp	.+54     	; 0x264 <__floatsisf+0x6c>
 22e:	6f 5f       	subi	r22, 0xFF	; 255
 230:	7f 4f       	sbci	r23, 0xFF	; 255
 232:	8f 4f       	sbci	r24, 0xFF	; 255
 234:	9f 4f       	sbci	r25, 0xFF	; 255
 236:	16 c0       	rjmp	.+44     	; 0x264 <__floatsisf+0x6c>
 238:	88 23       	and	r24, r24
 23a:	11 f0       	breq	.+4      	; 0x240 <__floatsisf+0x48>
 23c:	96 e9       	ldi	r25, 0x96	; 150
 23e:	11 c0       	rjmp	.+34     	; 0x262 <__floatsisf+0x6a>
 240:	77 23       	and	r23, r23
 242:	21 f0       	breq	.+8      	; 0x24c <__floatsisf+0x54>
 244:	9e e8       	ldi	r25, 0x8E	; 142
 246:	87 2f       	mov	r24, r23
 248:	76 2f       	mov	r23, r22
 24a:	05 c0       	rjmp	.+10     	; 0x256 <__floatsisf+0x5e>
 24c:	66 23       	and	r22, r22
 24e:	71 f0       	breq	.+28     	; 0x26c <__floatsisf+0x74>
 250:	96 e8       	ldi	r25, 0x86	; 134
 252:	86 2f       	mov	r24, r22
 254:	70 e0       	ldi	r23, 0x00	; 0
 256:	60 e0       	ldi	r22, 0x00	; 0
 258:	2a f0       	brmi	.+10     	; 0x264 <__floatsisf+0x6c>
 25a:	9a 95       	dec	r25
 25c:	66 0f       	add	r22, r22
 25e:	77 1f       	adc	r23, r23
 260:	88 1f       	adc	r24, r24
 262:	da f7       	brpl	.-10     	; 0x25a <__floatsisf+0x62>
 264:	88 0f       	add	r24, r24
 266:	96 95       	lsr	r25
 268:	87 95       	ror	r24
 26a:	97 f9       	bld	r25, 7
 26c:	08 95       	ret

0000026e <__fp_cmp>:
 26e:	99 0f       	add	r25, r25
 270:	00 08       	sbc	r0, r0
 272:	55 0f       	add	r21, r21
 274:	aa 0b       	sbc	r26, r26
 276:	e0 e8       	ldi	r30, 0x80	; 128
 278:	fe ef       	ldi	r31, 0xFE	; 254
 27a:	16 16       	cp	r1, r22
 27c:	17 06       	cpc	r1, r23
 27e:	e8 07       	cpc	r30, r24
 280:	f9 07       	cpc	r31, r25
 282:	c0 f0       	brcs	.+48     	; 0x2b4 <__fp_cmp+0x46>
 284:	12 16       	cp	r1, r18
 286:	13 06       	cpc	r1, r19
 288:	e4 07       	cpc	r30, r20
 28a:	f5 07       	cpc	r31, r21
 28c:	98 f0       	brcs	.+38     	; 0x2b4 <__fp_cmp+0x46>
 28e:	62 1b       	sub	r22, r18
 290:	73 0b       	sbc	r23, r19
 292:	84 0b       	sbc	r24, r20
 294:	95 0b       	sbc	r25, r21
 296:	39 f4       	brne	.+14     	; 0x2a6 <__fp_cmp+0x38>
 298:	0a 26       	eor	r0, r26
 29a:	61 f0       	breq	.+24     	; 0x2b4 <__fp_cmp+0x46>
 29c:	23 2b       	or	r18, r19
 29e:	24 2b       	or	r18, r20
 2a0:	25 2b       	or	r18, r21
 2a2:	21 f4       	brne	.+8      	; 0x2ac <__fp_cmp+0x3e>
 2a4:	08 95       	ret
 2a6:	0a 26       	eor	r0, r26
 2a8:	09 f4       	brne	.+2      	; 0x2ac <__fp_cmp+0x3e>
 2aa:	a1 40       	sbci	r26, 0x01	; 1
 2ac:	a6 95       	lsr	r26
 2ae:	8f ef       	ldi	r24, 0xFF	; 255
 2b0:	81 1d       	adc	r24, r1
 2b2:	81 1d       	adc	r24, r1
 2b4:	08 95       	ret

000002b6 <__gesf2>:
 2b6:	0e 94 37 01 	call	0x26e	; 0x26e <__fp_cmp>
 2ba:	08 f4       	brcc	.+2      	; 0x2be <__gesf2+0x8>
 2bc:	8f ef       	ldi	r24, 0xFF	; 255
 2be:	08 95       	ret

000002c0 <_exit>:
 2c0:	f8 94       	cli

000002c2 <__stop_program>:
 2c2:	ff cf       	rjmp	.-2      	; 0x2c2 <__stop_program>
