and r0, r1, r2, lsr #31 
mov r1, r0 
add r2, r2, r1, asr #31 
mvn r0, r2 
