TimeQuest Timing Analyzer report for Processor
Thu Nov 23 13:15:19 2023
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Setup: 'clock_div:inst9|clk_out'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Hold: 'clock_div:inst9|clk_out'
 15. Slow Model Minimum Pulse Width: 'Clock'
 16. Slow Model Minimum Pulse Width: 'clock_div:inst9|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'Clock'
 29. Fast Model Setup: 'clock_div:inst9|clk_out'
 30. Fast Model Hold: 'Clock'
 31. Fast Model Hold: 'clock_div:inst9|clk_out'
 32. Fast Model Minimum Pulse Width: 'Clock'
 33. Fast Model Minimum Pulse Width: 'clock_div:inst9|clk_out'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Processor                                                          ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }                   ;
; clock_div:inst9|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_div:inst9|clk_out } ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                         ;
+-------------+-----------------+-------------------------+-------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name              ; Note                                                  ;
+-------------+-----------------+-------------------------+-------------------------------------------------------+
; 285.06 MHz  ; 285.06 MHz      ; Clock                   ;                                                       ;
; 1112.35 MHz ; 500.0 MHz       ; clock_div:inst9|clk_out ; limit due to high minimum pulse width violation (tch) ;
+-------------+-----------------+-------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; Clock                   ; -2.508 ; -41.800       ;
; clock_div:inst9|clk_out ; 0.101  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; Clock                   ; 0.523 ; 0.000         ;
; clock_div:inst9|clk_out ; 0.533 ; 0.000         ;
+-------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Slow Model Minimum Pulse Width Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; Clock                   ; -1.380 ; -30.380       ;
; clock_div:inst9|clk_out ; -0.500 ; -17.000       ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.508 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.543      ;
; -2.485 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.520      ;
; -2.437 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.472      ;
; -2.414 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.449      ;
; -2.371 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.406      ;
; -2.366 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.401      ;
; -2.343 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.378      ;
; -2.340 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.375      ;
; -2.300 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.335      ;
; -2.295 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.330      ;
; -2.273 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.308      ;
; -2.272 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.307      ;
; -2.269 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.304      ;
; -2.229 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.264      ;
; -2.224 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.259      ;
; -2.202 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.237      ;
; -2.201 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.236      ;
; -2.198 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.233      ;
; -2.162 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.197      ;
; -2.158 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.193      ;
; -2.153 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.188      ;
; -2.131 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.166      ;
; -2.130 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.165      ;
; -2.127 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.162      ;
; -2.091 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.126      ;
; -2.087 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.122      ;
; -2.060 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.095      ;
; -2.056 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.091      ;
; -2.045 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.080      ;
; -2.020 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.055      ;
; -2.016 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.051      ;
; -1.994 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.029      ;
; -1.989 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.024      ;
; -1.985 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.020      ;
; -1.974 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.009      ;
; -1.971 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 3.006      ;
; -1.949 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.984      ;
; -1.932 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.967      ;
; -1.923 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.958      ;
; -1.918 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.953      ;
; -1.903 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.938      ;
; -1.900 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.935      ;
; -1.899 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.934      ;
; -1.878 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.913      ;
; -1.861 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.896      ;
; -1.857 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.892      ;
; -1.852 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.887      ;
; -1.832 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.867      ;
; -1.829 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.864      ;
; -1.828 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.863      ;
; -1.826 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.861      ;
; -1.807 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.842      ;
; -1.790 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.825      ;
; -1.786 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.821      ;
; -1.786 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.821      ;
; -1.781 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.816      ;
; -1.761 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.796      ;
; -1.759 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.794      ;
; -1.758 ; clock_div:inst9|divisor[10] ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.793      ;
; -1.758 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.793      ;
; -1.757 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.792      ;
; -1.755 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.790      ;
; -1.719 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.754      ;
; -1.715 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.750      ;
; -1.715 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.750      ;
; -1.710 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[17] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.745      ;
; -1.690 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.725      ;
; -1.688 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.723      ;
; -1.687 ; clock_div:inst9|divisor[10] ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.722      ;
; -1.687 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[17] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.722      ;
; -1.686 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.721      ;
; -1.684 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.719      ;
; -1.648 ; clock_div:inst9|divisor[11] ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.683      ;
; -1.648 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.683      ;
; -1.648 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.683      ;
; -1.644 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.679      ;
; -1.644 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.679      ;
; -1.639 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[16] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.674      ;
; -1.617 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.652      ;
; -1.616 ; clock_div:inst9|divisor[10] ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.651      ;
; -1.616 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[16] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.651      ;
; -1.615 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.650      ;
; -1.613 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.648      ;
; -1.581 ; clock_div:inst9|divisor[12] ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.616      ;
; -1.577 ; clock_div:inst9|divisor[11] ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.612      ;
; -1.577 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.612      ;
; -1.577 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.612      ;
; -1.573 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.608      ;
; -1.573 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[17] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.608      ;
; -1.568 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[15] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.603      ;
; -1.546 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.581      ;
; -1.545 ; clock_div:inst9|divisor[10] ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.580      ;
; -1.545 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[15] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.580      ;
; -1.544 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.579      ;
; -1.542 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[17] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.577      ;
; -1.531 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.566      ;
; -1.527 ; clock_div:inst9|divisor[13] ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.562      ;
; -1.510 ; clock_div:inst9|divisor[12] ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.545      ;
; -1.508 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|clk_out     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.544      ;
; -1.506 ; clock_div:inst9|divisor[11] ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.541      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_div:inst9|clk_out'                                                                                                ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.101 ; fsm:inst2|yfsm.s3 ; fsm:inst2|yfsm.s4 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.935      ;
; 0.108 ; fsm:inst2|yfsm.s5 ; fsm:inst2|yfsm.s6 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.928      ;
; 0.199 ; fsm:inst2|yfsm.s4 ; fsm:inst2|yfsm.s5 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.837      ;
; 0.200 ; fsm:inst2|yfsm.s8 ; fsm:inst2|yfsm.s0 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.836      ;
; 0.217 ; fsm:inst2|yfsm.s6 ; fsm:inst2|yfsm.s7 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.819      ;
; 0.220 ; fsm:inst2|yfsm.s0 ; fsm:inst2|yfsm.s1 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.816      ;
; 0.224 ; fsm:inst2|yfsm.s7 ; fsm:inst2|yfsm.s8 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.812      ;
; 0.234 ; fsm:inst2|yfsm.s1 ; fsm:inst2|yfsm.s2 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.802      ;
; 0.237 ; fsm:inst2|yfsm.s2 ; fsm:inst2|yfsm.s3 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.799      ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.523 ; clock_div:inst9|divisor[27] ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.775 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.041      ;
; 0.779 ; clock_div:inst9|divisor[21] ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.045      ;
; 0.782 ; clock_div:inst9|divisor[23] ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.048      ;
; 0.782 ; clock_div:inst9|divisor[25] ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.048      ;
; 0.783 ; clock_div:inst9|divisor[13] ; clock_div:inst9|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.785 ; clock_div:inst9|divisor[15] ; clock_div:inst9|divisor[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.795 ; clock_div:inst9|divisor[14] ; clock_div:inst9|divisor[14] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clock_div:inst9|divisor[11] ; clock_div:inst9|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; clock_div:inst9|divisor[12] ; clock_div:inst9|divisor[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; clock_div:inst9|divisor[16] ; clock_div:inst9|divisor[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; clock_div:inst9|divisor[18] ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.814 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.817 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[1]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; clock_div:inst9|divisor[17] ; clock_div:inst9|divisor[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; clock_div:inst9|divisor[19] ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.083      ;
; 0.839 ; clock_div:inst9|divisor[20] ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; clock_div:inst9|divisor[10] ; clock_div:inst9|divisor[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.109      ;
; 0.845 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; clock_div:inst9|divisor[22] ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; clock_div:inst9|divisor[24] ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; clock_div:inst9|divisor[26] ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.112      ;
; 1.178 ; clock_div:inst9|divisor[14] ; clock_div:inst9|divisor[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.444      ;
; 1.180 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[1]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.446      ;
; 1.185 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; clock_div:inst9|divisor[11] ; clock_div:inst9|divisor[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; clock_div:inst9|divisor[23] ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.458      ;
; 1.192 ; clock_div:inst9|divisor[25] ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; clock_div:inst9|divisor[12] ; clock_div:inst9|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; clock_div:inst9|divisor[16] ; clock_div:inst9|divisor[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; clock_div:inst9|divisor[18] ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.195 ; clock_div:inst9|divisor[15] ; clock_div:inst9|divisor[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.461      ;
; 1.225 ; clock_div:inst9|divisor[20] ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.227 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; clock_div:inst9|divisor[10] ; clock_div:inst9|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; clock_div:inst9|divisor[17] ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; clock_div:inst9|divisor[19] ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.494      ;
; 1.229 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.495      ;
; 1.231 ; clock_div:inst9|divisor[22] ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; clock_div:inst9|divisor[26] ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; clock_div:inst9|divisor[24] ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.249 ; clock_div:inst9|divisor[14] ; clock_div:inst9|divisor[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.515      ;
; 1.251 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.517      ;
; 1.256 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.522      ;
; 1.256 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.522      ;
; 1.260 ; clock_div:inst9|divisor[11] ; clock_div:inst9|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.263 ; clock_div:inst9|divisor[25] ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.529      ;
; 1.263 ; clock_div:inst9|divisor[23] ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; clock_div:inst9|divisor[16] ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.530      ;
; 1.264 ; clock_div:inst9|divisor[18] ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.530      ;
; 1.266 ; clock_div:inst9|divisor[15] ; clock_div:inst9|divisor[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.277 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.543      ;
; 1.281 ; clock_div:inst9|divisor[21] ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.547      ;
; 1.286 ; clock_div:inst9|divisor[13] ; clock_div:inst9|divisor[14] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.551      ;
; 1.296 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.562      ;
; 1.298 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.299 ; clock_div:inst9|divisor[10] ; clock_div:inst9|divisor[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.299 ; clock_div:inst9|divisor[17] ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.299 ; clock_div:inst9|divisor[19] ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.302 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; clock_div:inst9|divisor[22] ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; clock_div:inst9|divisor[24] ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.320 ; clock_div:inst9|divisor[14] ; clock_div:inst9|divisor[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.586      ;
; 1.322 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.588      ;
; 1.327 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.593      ;
; 1.327 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.593      ;
; 1.331 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.334 ; clock_div:inst9|divisor[23] ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.600      ;
; 1.335 ; clock_div:inst9|divisor[16] ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.601      ;
; 1.335 ; clock_div:inst9|divisor[18] ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.601      ;
; 1.337 ; clock_div:inst9|divisor[15] ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.603      ;
; 1.340 ; clock_div:inst9|divisor[12] ; clock_div:inst9|divisor[14] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.605      ;
; 1.348 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.614      ;
; 1.352 ; clock_div:inst9|divisor[21] ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.618      ;
; 1.357 ; clock_div:inst9|divisor[13] ; clock_div:inst9|divisor[15] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.622      ;
; 1.369 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.635      ;
; 1.370 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.636      ;
; 1.370 ; clock_div:inst9|divisor[10] ; clock_div:inst9|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.636      ;
; 1.370 ; clock_div:inst9|divisor[17] ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.636      ;
; 1.373 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.639      ;
; 1.373 ; clock_div:inst9|divisor[22] ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.639      ;
; 1.374 ; clock_div:inst9|divisor[24] ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.640      ;
; 1.384 ; clock_div:inst9|divisor[20] ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.650      ;
; 1.388 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.654      ;
; 1.391 ; clock_div:inst9|divisor[14] ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.657      ;
; 1.393 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.659      ;
; 1.398 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.664      ;
; 1.402 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.668      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_div:inst9|clk_out'                                                                                                 ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.533 ; fsm:inst2|yfsm.s2 ; fsm:inst2|yfsm.s3 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.799      ;
; 0.536 ; fsm:inst2|yfsm.s1 ; fsm:inst2|yfsm.s2 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.802      ;
; 0.546 ; fsm:inst2|yfsm.s7 ; fsm:inst2|yfsm.s8 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.812      ;
; 0.550 ; fsm:inst2|yfsm.s0 ; fsm:inst2|yfsm.s1 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.816      ;
; 0.553 ; fsm:inst2|yfsm.s6 ; fsm:inst2|yfsm.s7 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.819      ;
; 0.570 ; fsm:inst2|yfsm.s8 ; fsm:inst2|yfsm.s0 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.836      ;
; 0.571 ; fsm:inst2|yfsm.s4 ; fsm:inst2|yfsm.s5 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.837      ;
; 0.662 ; fsm:inst2|yfsm.s5 ; fsm:inst2|yfsm.s6 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.928      ;
; 0.669 ; fsm:inst2|yfsm.s3 ; fsm:inst2|yfsm.s4 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.935      ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|clk_out|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|clk_out|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[23]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[23]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[24]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_div:inst9|clk_out'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s3              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s3              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s4              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s4              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s5              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s5              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s6              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s6              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s7              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s7              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s8              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s8              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[7]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s1|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s1|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s2|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s2|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s3|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s3|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s5|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s5|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s6|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s6|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s7|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s7|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s8|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s8|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst9|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst9|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst9|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst9|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst9|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst9|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst|Q[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst|Q[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst|Q[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst|Q[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst|Q[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst|Q[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst|Q[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst|Q[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst|Q[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst|Q[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst|Q[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst|Q[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst|Q[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst|Q[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst|Q[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst|Q[7]|clk                  ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; A[*]      ; clock_div:inst9|clk_out ; 1.098  ; 1.098  ; Rise       ; clock_div:inst9|clk_out ;
;  A[0]     ; clock_div:inst9|clk_out ; 0.933  ; 0.933  ; Rise       ; clock_div:inst9|clk_out ;
;  A[1]     ; clock_div:inst9|clk_out ; 0.069  ; 0.069  ; Rise       ; clock_div:inst9|clk_out ;
;  A[2]     ; clock_div:inst9|clk_out ; 0.041  ; 0.041  ; Rise       ; clock_div:inst9|clk_out ;
;  A[3]     ; clock_div:inst9|clk_out ; -0.050 ; -0.050 ; Rise       ; clock_div:inst9|clk_out ;
;  A[4]     ; clock_div:inst9|clk_out ; -0.141 ; -0.141 ; Rise       ; clock_div:inst9|clk_out ;
;  A[5]     ; clock_div:inst9|clk_out ; 0.924  ; 0.924  ; Rise       ; clock_div:inst9|clk_out ;
;  A[6]     ; clock_div:inst9|clk_out ; 0.996  ; 0.996  ; Rise       ; clock_div:inst9|clk_out ;
;  A[7]     ; clock_div:inst9|clk_out ; 1.098  ; 1.098  ; Rise       ; clock_div:inst9|clk_out ;
; data_in   ; clock_div:inst9|clk_out ; 0.596  ; 0.596  ; Rise       ; clock_div:inst9|clk_out ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; A[*]      ; clock_div:inst9|clk_out ; 0.371  ; 0.371  ; Rise       ; clock_div:inst9|clk_out ;
;  A[0]     ; clock_div:inst9|clk_out ; -0.703 ; -0.703 ; Rise       ; clock_div:inst9|clk_out ;
;  A[1]     ; clock_div:inst9|clk_out ; 0.161  ; 0.161  ; Rise       ; clock_div:inst9|clk_out ;
;  A[2]     ; clock_div:inst9|clk_out ; 0.189  ; 0.189  ; Rise       ; clock_div:inst9|clk_out ;
;  A[3]     ; clock_div:inst9|clk_out ; 0.280  ; 0.280  ; Rise       ; clock_div:inst9|clk_out ;
;  A[4]     ; clock_div:inst9|clk_out ; 0.371  ; 0.371  ; Rise       ; clock_div:inst9|clk_out ;
;  A[5]     ; clock_div:inst9|clk_out ; -0.694 ; -0.694 ; Rise       ; clock_div:inst9|clk_out ;
;  A[6]     ; clock_div:inst9|clk_out ; -0.766 ; -0.766 ; Rise       ; clock_div:inst9|clk_out ;
;  A[7]     ; clock_div:inst9|clk_out ; -0.868 ; -0.868 ; Rise       ; clock_div:inst9|clk_out ;
; data_in   ; clock_div:inst9|clk_out ; -0.366 ; -0.366 ; Rise       ; clock_div:inst9|clk_out ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; R1[*]          ; clock_div:inst9|clk_out ; 11.947 ; 11.947 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[1]         ; clock_div:inst9|clk_out ; 11.947 ; 11.947 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[4]         ; clock_div:inst9|clk_out ; 11.931 ; 11.931 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[5]         ; clock_div:inst9|clk_out ; 11.931 ; 11.931 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[7]         ; clock_div:inst9|clk_out ; 11.674 ; 11.674 ; Rise       ; clock_div:inst9|clk_out ;
; Student_id[*]  ; clock_div:inst9|clk_out ; 7.640  ; 7.640  ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[1] ; clock_div:inst9|clk_out ; 7.535  ; 7.535  ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[2] ; clock_div:inst9|clk_out ; 7.380  ; 7.380  ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[4] ; clock_div:inst9|clk_out ; 7.420  ; 7.420  ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[5] ; clock_div:inst9|clk_out ; 7.383  ; 7.383  ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[6] ; clock_div:inst9|clk_out ; 7.628  ; 7.628  ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[7] ; clock_div:inst9|clk_out ; 7.640  ; 7.640  ; Rise       ; clock_div:inst9|clk_out ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; R1[*]          ; clock_div:inst9|clk_out ; 7.712 ; 7.712 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[1]         ; clock_div:inst9|clk_out ; 7.985 ; 7.985 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[4]         ; clock_div:inst9|clk_out ; 7.969 ; 7.969 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[5]         ; clock_div:inst9|clk_out ; 7.969 ; 7.969 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[7]         ; clock_div:inst9|clk_out ; 7.712 ; 7.712 ; Rise       ; clock_div:inst9|clk_out ;
; Student_id[*]  ; clock_div:inst9|clk_out ; 6.093 ; 6.093 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[1] ; clock_div:inst9|clk_out ; 6.246 ; 6.246 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[2] ; clock_div:inst9|clk_out ; 6.093 ; 6.093 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[4] ; clock_div:inst9|clk_out ; 6.131 ; 6.131 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[5] ; clock_div:inst9|clk_out ; 6.095 ; 6.095 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[6] ; clock_div:inst9|clk_out ; 6.340 ; 6.340 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[7] ; clock_div:inst9|clk_out ; 6.351 ; 6.351 ; Rise       ; clock_div:inst9|clk_out ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Enable     ; R1[1]       ; 7.585 ;       ;       ; 7.585 ;
; Enable     ; R1[4]       ;       ; 7.569 ; 7.569 ;       ;
; Enable     ; R1[5]       ; 7.569 ;       ;       ; 7.569 ;
; Enable     ; R1[7]       ;       ; 7.312 ; 7.312 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Enable     ; R1[1]       ; 7.585 ;       ;       ; 7.585 ;
; Enable     ; R1[4]       ;       ; 7.569 ; 7.569 ;       ;
; Enable     ; R1[5]       ; 7.569 ;       ;       ; 7.569 ;
; Enable     ; R1[7]       ;       ; 7.312 ; 7.312 ;       ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------+
; Fast Model Setup Summary                         ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; Clock                   ; -0.695 ; -6.375        ;
; clock_div:inst9|clk_out ; 0.551  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; Clock                   ; 0.240 ; 0.000         ;
; clock_div:inst9|clk_out ; 0.247 ; 0.000         ;
+-------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Fast Model Minimum Pulse Width Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; Clock                   ; -1.380 ; -30.380       ;
; clock_div:inst9|clk_out ; -0.500 ; -17.000       ;
+-------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.695 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.726      ;
; -0.680 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.711      ;
; -0.660 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.691      ;
; -0.645 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.676      ;
; -0.627 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.658      ;
; -0.625 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.656      ;
; -0.610 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.641      ;
; -0.610 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.641      ;
; -0.592 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.623      ;
; -0.590 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.621      ;
; -0.575 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.606      ;
; -0.575 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.606      ;
; -0.575 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.606      ;
; -0.557 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.588      ;
; -0.555 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.586      ;
; -0.540 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.571      ;
; -0.540 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.571      ;
; -0.540 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.571      ;
; -0.522 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.553      ;
; -0.520 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.551      ;
; -0.518 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.549      ;
; -0.505 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.536      ;
; -0.505 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.536      ;
; -0.505 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.536      ;
; -0.487 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.518      ;
; -0.483 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.514      ;
; -0.470 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.501      ;
; -0.470 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.501      ;
; -0.452 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.483      ;
; -0.448 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.479      ;
; -0.447 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.478      ;
; -0.435 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.466      ;
; -0.435 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.466      ;
; -0.426 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.457      ;
; -0.413 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.444      ;
; -0.412 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.443      ;
; -0.411 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.442      ;
; -0.400 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.431      ;
; -0.395 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.426      ;
; -0.391 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.422      ;
; -0.378 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.409      ;
; -0.377 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.408      ;
; -0.377 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.408      ;
; -0.376 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.407      ;
; -0.360 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.391      ;
; -0.358 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.389      ;
; -0.356 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.387      ;
; -0.343 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.374      ;
; -0.342 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.373      ;
; -0.342 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.373      ;
; -0.341 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.372      ;
; -0.341 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.372      ;
; -0.325 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.356      ;
; -0.325 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.356      ;
; -0.323 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.354      ;
; -0.321 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.352      ;
; -0.308 ; clock_div:inst9|divisor[10] ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.339      ;
; -0.307 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.338      ;
; -0.307 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.338      ;
; -0.306 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.337      ;
; -0.306 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.337      ;
; -0.306 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.337      ;
; -0.290 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.321      ;
; -0.290 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.321      ;
; -0.288 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.319      ;
; -0.286 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[17] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.317      ;
; -0.273 ; clock_div:inst9|divisor[10] ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.304      ;
; -0.272 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.303      ;
; -0.272 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.303      ;
; -0.271 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.302      ;
; -0.271 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.302      ;
; -0.271 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[17] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.302      ;
; -0.258 ; clock_div:inst9|divisor[11] ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.289      ;
; -0.255 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.286      ;
; -0.255 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.286      ;
; -0.253 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.284      ;
; -0.251 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[16] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.282      ;
; -0.249 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.280      ;
; -0.238 ; clock_div:inst9|divisor[10] ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.269      ;
; -0.237 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.268      ;
; -0.236 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.267      ;
; -0.236 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.267      ;
; -0.236 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[16] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.267      ;
; -0.223 ; clock_div:inst9|divisor[12] ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.254      ;
; -0.223 ; clock_div:inst9|divisor[11] ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.254      ;
; -0.220 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.251      ;
; -0.220 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.251      ;
; -0.218 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[17] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.249      ;
; -0.216 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[15] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.247      ;
; -0.214 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.245      ;
; -0.203 ; clock_div:inst9|divisor[10] ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.234      ;
; -0.202 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.233      ;
; -0.201 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.232      ;
; -0.201 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[17] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.232      ;
; -0.201 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[15] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.232      ;
; -0.188 ; clock_div:inst9|divisor[12] ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.219      ;
; -0.188 ; clock_div:inst9|divisor[11] ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.219      ;
; -0.185 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.216      ;
; -0.183 ; clock_div:inst9|divisor[13] ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.214      ;
; -0.183 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[16] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 1.214      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_div:inst9|clk_out'                                                                                                ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.551 ; fsm:inst2|yfsm.s3 ; fsm:inst2|yfsm.s4 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.481      ;
; 0.553 ; fsm:inst2|yfsm.s5 ; fsm:inst2|yfsm.s6 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.479      ;
; 0.591 ; fsm:inst2|yfsm.s8 ; fsm:inst2|yfsm.s0 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.441      ;
; 0.602 ; fsm:inst2|yfsm.s0 ; fsm:inst2|yfsm.s1 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.430      ;
; 0.608 ; fsm:inst2|yfsm.s4 ; fsm:inst2|yfsm.s5 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.424      ;
; 0.622 ; fsm:inst2|yfsm.s6 ; fsm:inst2|yfsm.s7 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.410      ;
; 0.625 ; fsm:inst2|yfsm.s7 ; fsm:inst2|yfsm.s8 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.407      ;
; 0.630 ; fsm:inst2|yfsm.s1 ; fsm:inst2|yfsm.s2 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.402      ;
; 0.633 ; fsm:inst2|yfsm.s2 ; fsm:inst2|yfsm.s3 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 1.000        ; 0.000      ; 0.399      ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; clock_div:inst9|divisor[27] ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.355 ; clock_div:inst9|divisor[14] ; clock_div:inst9|divisor[14] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; clock_div:inst9|divisor[11] ; clock_div:inst9|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:inst9|divisor[12] ; clock_div:inst9|divisor[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:inst9|divisor[13] ; clock_div:inst9|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:inst9|divisor[15] ; clock_div:inst9|divisor[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:inst9|divisor[16] ; clock_div:inst9|divisor[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:inst9|divisor[18] ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clock_div:inst9|divisor[21] ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; clock_div:inst9|divisor[23] ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; clock_div:inst9|divisor[25] ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.373 ; clock_div:inst9|divisor[17] ; clock_div:inst9|divisor[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[1]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clock_div:inst9|divisor[19] ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clock_div:inst9|divisor[20] ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; clock_div:inst9|divisor[10] ; clock_div:inst9|divisor[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; clock_div:inst9|divisor[22] ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clock_div:inst9|divisor[26] ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; clock_div:inst9|divisor[24] ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.493 ; clock_div:inst9|divisor[14] ; clock_div:inst9|divisor[15] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[1]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.501 ; clock_div:inst9|divisor[11] ; clock_div:inst9|divisor[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clock_div:inst9|divisor[12] ; clock_div:inst9|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clock_div:inst9|divisor[15] ; clock_div:inst9|divisor[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clock_div:inst9|divisor[16] ; clock_div:inst9|divisor[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; clock_div:inst9|divisor[18] ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; clock_div:inst9|divisor[23] ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; clock_div:inst9|divisor[25] ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.655      ;
; 0.513 ; clock_div:inst9|divisor[17] ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clock_div:inst9|divisor[4]  ; clock_div:inst9|divisor[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clock_div:inst9|divisor[20] ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clock_div:inst9|divisor[19] ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; clock_div:inst9|divisor[10] ; clock_div:inst9|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; clock_div:inst9|divisor[26] ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; clock_div:inst9|divisor[22] ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; clock_div:inst9|divisor[24] ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.671      ;
; 0.528 ; clock_div:inst9|divisor[14] ; clock_div:inst9|divisor[16] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[2]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.536 ; clock_div:inst9|divisor[11] ; clock_div:inst9|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; clock_div:inst9|divisor[15] ; clock_div:inst9|divisor[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; clock_div:inst9|divisor[16] ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; clock_div:inst9|divisor[18] ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; clock_div:inst9|divisor[23] ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; clock_div:inst9|divisor[25] ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.690      ;
; 0.548 ; clock_div:inst9|divisor[17] ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; clock_div:inst9|divisor[13] ; clock_div:inst9|divisor[14] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.700      ;
; 0.549 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; clock_div:inst9|divisor[3]  ; clock_div:inst9|divisor[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; clock_div:inst9|divisor[19] ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[8]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[6]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; clock_div:inst9|divisor[10] ; clock_div:inst9|divisor[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; clock_div:inst9|divisor[22] ; clock_div:inst9|divisor[24] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; clock_div:inst9|divisor[24] ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.706      ;
; 0.556 ; clock_div:inst9|divisor[21] ; clock_div:inst9|divisor[22] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.708      ;
; 0.563 ; clock_div:inst9|divisor[14] ; clock_div:inst9|divisor[17] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[3]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; clock_div:inst9|divisor[2]  ; clock_div:inst9|divisor[5]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.568 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[10] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[12] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.720      ;
; 0.571 ; clock_div:inst9|divisor[15] ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; clock_div:inst9|divisor[16] ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; clock_div:inst9|divisor[18] ; clock_div:inst9|divisor[21] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; clock_div:inst9|divisor[23] ; clock_div:inst9|divisor[26] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.724      ;
; 0.583 ; clock_div:inst9|divisor[17] ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.735      ;
; 0.584 ; clock_div:inst9|divisor[13] ; clock_div:inst9|divisor[15] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.735      ;
; 0.584 ; clock_div:inst9|divisor[1]  ; clock_div:inst9|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.736      ;
; 0.585 ; clock_div:inst9|divisor[6]  ; clock_div:inst9|divisor[9]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; clock_div:inst9|divisor[8]  ; clock_div:inst9|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; clock_div:inst9|divisor[5]  ; clock_div:inst9|divisor[7]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; clock_div:inst9|divisor[10] ; clock_div:inst9|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.738      ;
; 0.588 ; clock_div:inst9|divisor[22] ; clock_div:inst9|divisor[25] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; clock_div:inst9|divisor[24] ; clock_div:inst9|divisor[27] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; clock_div:inst9|divisor[12] ; clock_div:inst9|divisor[14] ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.740      ;
; 0.591 ; clock_div:inst9|divisor[21] ; clock_div:inst9|divisor[23] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.743      ;
; 0.598 ; clock_div:inst9|divisor[14] ; clock_div:inst9|divisor[18] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.750      ;
; 0.599 ; clock_div:inst9|divisor[0]  ; clock_div:inst9|divisor[4]  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.751      ;
; 0.603 ; clock_div:inst9|divisor[7]  ; clock_div:inst9|divisor[11] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; clock_div:inst9|divisor[9]  ; clock_div:inst9|divisor[13] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; clock_div:inst9|divisor[15] ; clock_div:inst9|divisor[19] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; clock_div:inst9|divisor[16] ; clock_div:inst9|divisor[20] ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.758      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_div:inst9|clk_out'                                                                                                 ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.247 ; fsm:inst2|yfsm.s2 ; fsm:inst2|yfsm.s3 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.399      ;
; 0.250 ; fsm:inst2|yfsm.s1 ; fsm:inst2|yfsm.s2 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.402      ;
; 0.255 ; fsm:inst2|yfsm.s7 ; fsm:inst2|yfsm.s8 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.407      ;
; 0.258 ; fsm:inst2|yfsm.s6 ; fsm:inst2|yfsm.s7 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.410      ;
; 0.272 ; fsm:inst2|yfsm.s4 ; fsm:inst2|yfsm.s5 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.424      ;
; 0.278 ; fsm:inst2|yfsm.s0 ; fsm:inst2|yfsm.s1 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.430      ;
; 0.289 ; fsm:inst2|yfsm.s8 ; fsm:inst2|yfsm.s0 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.441      ;
; 0.327 ; fsm:inst2|yfsm.s5 ; fsm:inst2|yfsm.s6 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; fsm:inst2|yfsm.s3 ; fsm:inst2|yfsm.s4 ; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 0.000        ; 0.000      ; 0.481      ;
+-------+-------------------+-------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|clk_out     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; clock_div:inst9|divisor[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; clock_div:inst9|divisor[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|clk_out|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|clk_out|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[20]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[21]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[23]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|divisor[23]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|divisor[24]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_div:inst9|clk_out'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s3              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s3              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s4              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s4              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s5              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s5              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s6              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s6              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s7              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s7              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s8              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; fsm:inst2|yfsm.s8              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; latch1:inst|Q[7]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s0|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s1|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s1|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s2|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s2|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s3|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s3|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s4|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s5|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s5|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s6|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s6|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s7|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s7|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s8|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst2|yfsm.s8|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst9|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst9|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst9|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst9|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst9|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst9|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst|Q[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst|Q[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst|Q[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst|Q[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst|Q[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst|Q[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst|Q[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst|Q[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst|Q[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst|Q[4]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst|Q[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst|Q[5]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst|Q[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst|Q[6]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_div:inst9|clk_out ; Rise       ; inst|Q[7]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_div:inst9|clk_out ; Rise       ; inst|Q[7]|clk                  ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; A[*]      ; clock_div:inst9|clk_out ; 0.401  ; 0.401  ; Rise       ; clock_div:inst9|clk_out ;
;  A[0]     ; clock_div:inst9|clk_out ; 0.298  ; 0.298  ; Rise       ; clock_div:inst9|clk_out ;
;  A[1]     ; clock_div:inst9|clk_out ; -0.156 ; -0.156 ; Rise       ; clock_div:inst9|clk_out ;
;  A[2]     ; clock_div:inst9|clk_out ; -0.175 ; -0.175 ; Rise       ; clock_div:inst9|clk_out ;
;  A[3]     ; clock_div:inst9|clk_out ; -0.231 ; -0.231 ; Rise       ; clock_div:inst9|clk_out ;
;  A[4]     ; clock_div:inst9|clk_out ; -0.294 ; -0.294 ; Rise       ; clock_div:inst9|clk_out ;
;  A[5]     ; clock_div:inst9|clk_out ; 0.334  ; 0.334  ; Rise       ; clock_div:inst9|clk_out ;
;  A[6]     ; clock_div:inst9|clk_out ; 0.401  ; 0.401  ; Rise       ; clock_div:inst9|clk_out ;
;  A[7]     ; clock_div:inst9|clk_out ; 0.400  ; 0.400  ; Rise       ; clock_div:inst9|clk_out ;
; data_in   ; clock_div:inst9|clk_out ; 0.130  ; 0.130  ; Rise       ; clock_div:inst9|clk_out ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; A[*]      ; clock_div:inst9|clk_out ; 0.414  ; 0.414  ; Rise       ; clock_div:inst9|clk_out ;
;  A[0]     ; clock_div:inst9|clk_out ; -0.178 ; -0.178 ; Rise       ; clock_div:inst9|clk_out ;
;  A[1]     ; clock_div:inst9|clk_out ; 0.276  ; 0.276  ; Rise       ; clock_div:inst9|clk_out ;
;  A[2]     ; clock_div:inst9|clk_out ; 0.295  ; 0.295  ; Rise       ; clock_div:inst9|clk_out ;
;  A[3]     ; clock_div:inst9|clk_out ; 0.351  ; 0.351  ; Rise       ; clock_div:inst9|clk_out ;
;  A[4]     ; clock_div:inst9|clk_out ; 0.414  ; 0.414  ; Rise       ; clock_div:inst9|clk_out ;
;  A[5]     ; clock_div:inst9|clk_out ; -0.214 ; -0.214 ; Rise       ; clock_div:inst9|clk_out ;
;  A[6]     ; clock_div:inst9|clk_out ; -0.281 ; -0.281 ; Rise       ; clock_div:inst9|clk_out ;
;  A[7]     ; clock_div:inst9|clk_out ; -0.280 ; -0.280 ; Rise       ; clock_div:inst9|clk_out ;
; data_in   ; clock_div:inst9|clk_out ; -0.010 ; -0.010 ; Rise       ; clock_div:inst9|clk_out ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; R1[*]          ; clock_div:inst9|clk_out ; 6.108 ; 6.108 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[1]         ; clock_div:inst9|clk_out ; 6.108 ; 6.108 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[4]         ; clock_div:inst9|clk_out ; 6.094 ; 6.094 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[5]         ; clock_div:inst9|clk_out ; 6.094 ; 6.094 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[7]         ; clock_div:inst9|clk_out ; 5.973 ; 5.973 ; Rise       ; clock_div:inst9|clk_out ;
; Student_id[*]  ; clock_div:inst9|clk_out ; 4.040 ; 4.040 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[1] ; clock_div:inst9|clk_out ; 3.989 ; 3.989 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[2] ; clock_div:inst9|clk_out ; 3.940 ; 3.940 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[4] ; clock_div:inst9|clk_out ; 3.962 ; 3.962 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[5] ; clock_div:inst9|clk_out ; 3.939 ; 3.939 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[6] ; clock_div:inst9|clk_out ; 4.035 ; 4.035 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[7] ; clock_div:inst9|clk_out ; 4.040 ; 4.040 ; Rise       ; clock_div:inst9|clk_out ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; R1[*]          ; clock_div:inst9|clk_out ; 4.191 ; 4.191 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[1]         ; clock_div:inst9|clk_out ; 4.326 ; 4.326 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[4]         ; clock_div:inst9|clk_out ; 4.312 ; 4.312 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[5]         ; clock_div:inst9|clk_out ; 4.312 ; 4.312 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[7]         ; clock_div:inst9|clk_out ; 4.191 ; 4.191 ; Rise       ; clock_div:inst9|clk_out ;
; Student_id[*]  ; clock_div:inst9|clk_out ; 3.379 ; 3.379 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[1] ; clock_div:inst9|clk_out ; 3.429 ; 3.429 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[2] ; clock_div:inst9|clk_out ; 3.379 ; 3.379 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[4] ; clock_div:inst9|clk_out ; 3.398 ; 3.398 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[5] ; clock_div:inst9|clk_out ; 3.381 ; 3.381 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[6] ; clock_div:inst9|clk_out ; 3.476 ; 3.476 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[7] ; clock_div:inst9|clk_out ; 3.481 ; 3.481 ; Rise       ; clock_div:inst9|clk_out ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Enable     ; R1[1]       ; 3.955 ;       ;       ; 3.955 ;
; Enable     ; R1[4]       ;       ; 3.941 ; 3.941 ;       ;
; Enable     ; R1[5]       ; 3.941 ;       ;       ; 3.941 ;
; Enable     ; R1[7]       ;       ; 3.820 ; 3.820 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Enable     ; R1[1]       ; 3.955 ;       ;       ; 3.955 ;
; Enable     ; R1[4]       ;       ; 3.941 ; 3.941 ;       ;
; Enable     ; R1[5]       ; 3.941 ;       ;       ; 3.941 ;
; Enable     ; R1[7]       ;       ; 3.820 ; 3.820 ;       ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Clock                    ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -2.508  ; 0.240 ; N/A      ; N/A     ; -1.380              ;
;  Clock                   ; -2.508  ; 0.240 ; N/A      ; N/A     ; -1.380              ;
;  clock_div:inst9|clk_out ; 0.101   ; 0.247 ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS          ; -41.8   ; 0.0   ; 0.0      ; 0.0     ; -47.38              ;
;  Clock                   ; -41.800 ; 0.000 ; N/A      ; N/A     ; -30.380             ;
;  clock_div:inst9|clk_out ; 0.000   ; 0.000 ; N/A      ; N/A     ; -17.000             ;
+--------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; A[*]      ; clock_div:inst9|clk_out ; 1.098  ; 1.098  ; Rise       ; clock_div:inst9|clk_out ;
;  A[0]     ; clock_div:inst9|clk_out ; 0.933  ; 0.933  ; Rise       ; clock_div:inst9|clk_out ;
;  A[1]     ; clock_div:inst9|clk_out ; 0.069  ; 0.069  ; Rise       ; clock_div:inst9|clk_out ;
;  A[2]     ; clock_div:inst9|clk_out ; 0.041  ; 0.041  ; Rise       ; clock_div:inst9|clk_out ;
;  A[3]     ; clock_div:inst9|clk_out ; -0.050 ; -0.050 ; Rise       ; clock_div:inst9|clk_out ;
;  A[4]     ; clock_div:inst9|clk_out ; -0.141 ; -0.141 ; Rise       ; clock_div:inst9|clk_out ;
;  A[5]     ; clock_div:inst9|clk_out ; 0.924  ; 0.924  ; Rise       ; clock_div:inst9|clk_out ;
;  A[6]     ; clock_div:inst9|clk_out ; 0.996  ; 0.996  ; Rise       ; clock_div:inst9|clk_out ;
;  A[7]     ; clock_div:inst9|clk_out ; 1.098  ; 1.098  ; Rise       ; clock_div:inst9|clk_out ;
; data_in   ; clock_div:inst9|clk_out ; 0.596  ; 0.596  ; Rise       ; clock_div:inst9|clk_out ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; A[*]      ; clock_div:inst9|clk_out ; 0.414  ; 0.414  ; Rise       ; clock_div:inst9|clk_out ;
;  A[0]     ; clock_div:inst9|clk_out ; -0.178 ; -0.178 ; Rise       ; clock_div:inst9|clk_out ;
;  A[1]     ; clock_div:inst9|clk_out ; 0.276  ; 0.276  ; Rise       ; clock_div:inst9|clk_out ;
;  A[2]     ; clock_div:inst9|clk_out ; 0.295  ; 0.295  ; Rise       ; clock_div:inst9|clk_out ;
;  A[3]     ; clock_div:inst9|clk_out ; 0.351  ; 0.351  ; Rise       ; clock_div:inst9|clk_out ;
;  A[4]     ; clock_div:inst9|clk_out ; 0.414  ; 0.414  ; Rise       ; clock_div:inst9|clk_out ;
;  A[5]     ; clock_div:inst9|clk_out ; -0.214 ; -0.214 ; Rise       ; clock_div:inst9|clk_out ;
;  A[6]     ; clock_div:inst9|clk_out ; -0.281 ; -0.281 ; Rise       ; clock_div:inst9|clk_out ;
;  A[7]     ; clock_div:inst9|clk_out ; -0.280 ; -0.280 ; Rise       ; clock_div:inst9|clk_out ;
; data_in   ; clock_div:inst9|clk_out ; -0.010 ; -0.010 ; Rise       ; clock_div:inst9|clk_out ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; R1[*]          ; clock_div:inst9|clk_out ; 11.947 ; 11.947 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[1]         ; clock_div:inst9|clk_out ; 11.947 ; 11.947 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[4]         ; clock_div:inst9|clk_out ; 11.931 ; 11.931 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[5]         ; clock_div:inst9|clk_out ; 11.931 ; 11.931 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[7]         ; clock_div:inst9|clk_out ; 11.674 ; 11.674 ; Rise       ; clock_div:inst9|clk_out ;
; Student_id[*]  ; clock_div:inst9|clk_out ; 7.640  ; 7.640  ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[1] ; clock_div:inst9|clk_out ; 7.535  ; 7.535  ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[2] ; clock_div:inst9|clk_out ; 7.380  ; 7.380  ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[4] ; clock_div:inst9|clk_out ; 7.420  ; 7.420  ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[5] ; clock_div:inst9|clk_out ; 7.383  ; 7.383  ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[6] ; clock_div:inst9|clk_out ; 7.628  ; 7.628  ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[7] ; clock_div:inst9|clk_out ; 7.640  ; 7.640  ; Rise       ; clock_div:inst9|clk_out ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; R1[*]          ; clock_div:inst9|clk_out ; 4.191 ; 4.191 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[1]         ; clock_div:inst9|clk_out ; 4.326 ; 4.326 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[4]         ; clock_div:inst9|clk_out ; 4.312 ; 4.312 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[5]         ; clock_div:inst9|clk_out ; 4.312 ; 4.312 ; Rise       ; clock_div:inst9|clk_out ;
;  R1[7]         ; clock_div:inst9|clk_out ; 4.191 ; 4.191 ; Rise       ; clock_div:inst9|clk_out ;
; Student_id[*]  ; clock_div:inst9|clk_out ; 3.379 ; 3.379 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[1] ; clock_div:inst9|clk_out ; 3.429 ; 3.429 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[2] ; clock_div:inst9|clk_out ; 3.379 ; 3.379 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[4] ; clock_div:inst9|clk_out ; 3.398 ; 3.398 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[5] ; clock_div:inst9|clk_out ; 3.381 ; 3.381 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[6] ; clock_div:inst9|clk_out ; 3.476 ; 3.476 ; Rise       ; clock_div:inst9|clk_out ;
;  Student_id[7] ; clock_div:inst9|clk_out ; 3.481 ; 3.481 ; Rise       ; clock_div:inst9|clk_out ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Enable     ; R1[1]       ; 7.585 ;       ;       ; 7.585 ;
; Enable     ; R1[4]       ;       ; 7.569 ; 7.569 ;       ;
; Enable     ; R1[5]       ; 7.569 ;       ;       ; 7.569 ;
; Enable     ; R1[7]       ;       ; 7.312 ; 7.312 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Enable     ; R1[1]       ; 3.955 ;       ;       ; 3.955 ;
; Enable     ; R1[4]       ;       ; 3.941 ; 3.941 ;       ;
; Enable     ; R1[5]       ; 3.941 ;       ;       ; 3.941 ;
; Enable     ; R1[7]       ;       ; 3.820 ; 3.820 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; Clock                   ; Clock                   ; 434      ; 0        ; 0        ; 0        ;
; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 9        ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; Clock                   ; Clock                   ; 434      ; 0        ; 0        ; 0        ;
; clock_div:inst9|clk_out ; clock_div:inst9|clk_out ; 9        ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 38    ; 38   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 102   ; 102  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Nov 23 13:15:12 2023
Info: Command: quartus_sta Processor -c Processor
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name clock_div:inst9|clk_out clock_div:inst9|clk_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.508
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.508       -41.800 Clock 
    Info (332119):     0.101         0.000 clock_div:inst9|clk_out 
Info (332146): Worst-case hold slack is 0.523
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.523         0.000 Clock 
    Info (332119):     0.533         0.000 clock_div:inst9|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -30.380 Clock 
    Info (332119):    -0.500       -17.000 clock_div:inst9|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.695
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.695        -6.375 Clock 
    Info (332119):     0.551         0.000 clock_div:inst9|clk_out 
Info (332146): Worst-case hold slack is 0.240
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.240         0.000 Clock 
    Info (332119):     0.247         0.000 clock_div:inst9|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -30.380 Clock 
    Info (332119):    -0.500       -17.000 clock_div:inst9|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 324 megabytes
    Info: Processing ended: Thu Nov 23 13:15:19 2023
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:01


