m255
K3
13
cModel Technology
Z0 dC:\Users\Simone\Desktop\Io\Università\magistrale\1 Anno\Sistemi Digitali\progettoGitHub\Perudo_FPGA\simulation\modelsim
Eperudo_controller
Z1 w1569865576
Z2 DPx4 work 14 perudo_package 0 22 z<oj@[^U4bz@QegYfC9Jo2
Z3 DPx4 ieee 14 std_logic_1164 0 22 5=aWaoGZSMWIcH0i^f`XF1
Z4 DPx3 std 6 textio 0 22 5>J:;AW>W0[[dW0I6EN1Q0
Z5 DPx4 ieee 11 numeric_std 0 22 O3PF8EB`?j9=z7KT`fn941
Z6 dC:\Users\Simone\Desktop\Io\Università\magistrale\1 Anno\Sistemi Digitali\progettoGitHub\Perudo_FPGA\simulation\modelsim
Z7 8C:/Users/Simone/Desktop/Io/Università/magistrale/1 Anno/Sistemi Digitali/progettoGitHub/Perudo_FPGA/Perudo_Controller.vhd
Z8 FC:/Users/Simone/Desktop/Io/Università/magistrale/1 Anno/Sistemi Digitali/progettoGitHub/Perudo_FPGA/Perudo_Controller.vhd
l0
L6
V@3IA1Y?Cd8IUkIXOiF1TT1
Z9 OV;C;10.1b;51
31
Z10 !s108 1569866185.002000
Z11 !s90 -reportprogress|300|-93|-work|work|C:/Users/Simone/Desktop/Io/Università/magistrale/1 Anno/Sistemi Digitali/progettoGitHub/Perudo_FPGA/Perudo_Controller.vhd|
Z12 !s107 C:/Users/Simone/Desktop/Io/Università/magistrale/1 Anno/Sistemi Digitali/progettoGitHub/Perudo_FPGA/Perudo_Controller.vhd|
Z13 o-93 -work work -O0
Z14 tExplicit 1
!s100 e_YYO2_XdKSYBB3[=NQcG0
!i10b 1
Artl
R2
R3
R4
R5
Z15 DEx4 work 17 perudo_controller 0 22 @3IA1Y?Cd8IUkIXOiF1TT1
l56
L35
Vmlm`Te8YMOz^g@A30b;B?1
R9
31
R10
R11
R12
R13
R14
!s100 XaMhAL6Bi>FUAJSV>^leK3
!i10b 1
Eperudo_datapath
Z16 w1569853238
Z17 DPx4 ieee 9 math_real 0 22 :iME`dTX54_U49lJNF5JI3
R2
R3
R4
R5
R6
Z18 8C:/Users/Simone/Desktop/Io/Università/magistrale/1 Anno/Sistemi Digitali/progettoGitHub/Perudo_FPGA/Perudo_Datapath.vhd
Z19 FC:/Users/Simone/Desktop/Io/Università/magistrale/1 Anno/Sistemi Digitali/progettoGitHub/Perudo_FPGA/Perudo_Datapath.vhd
l0
L8
Vg6MKdc=;XAVHJURPC=0dh1
R9
31
Z20 !s108 1569866184.818000
Z21 !s90 -reportprogress|300|-93|-work|work|C:/Users/Simone/Desktop/Io/Università/magistrale/1 Anno/Sistemi Digitali/progettoGitHub/Perudo_FPGA/Perudo_Datapath.vhd|
Z22 !s107 C:/Users/Simone/Desktop/Io/Università/magistrale/1 Anno/Sistemi Digitali/progettoGitHub/Perudo_FPGA/Perudo_Datapath.vhd|
R13
R14
!s100 ZD3ORzVnHhaP2NO[iVkMI2
!i10b 1
Artl
R17
R2
R3
R4
R5
Z23 DEx4 work 15 perudo_datapath 0 22 g6MKdc=;XAVHJURPC=0dh1
l69
L44
Vd@=U`?`l6_WeCH_`ZU0O;2
R9
31
R20
R21
R22
R13
R14
!s100 b>O0l5hgO4Pn1a2<6O[052
!i10b 1
Eperudo_de1
Z24 w1569866159
R2
R3
R4
R5
R6
Z25 8C:/Users/Simone/Desktop/Io/Università/magistrale/1 Anno/Sistemi Digitali/progettoGitHub/Perudo_FPGA/Perudo_DE1.vhd
Z26 FC:/Users/Simone/Desktop/Io/Università/magistrale/1 Anno/Sistemi Digitali/progettoGitHub/Perudo_FPGA/Perudo_DE1.vhd
l0
L6
VJz153njF38]B]:VdZ62li3
!s100 bGESQ::dLM6D=Y?[;]1?10
R9
31
!i10b 1
Z27 !s108 1569866185.240000
Z28 !s90 -reportprogress|300|-93|-work|work|C:/Users/Simone/Desktop/Io/Università/magistrale/1 Anno/Sistemi Digitali/progettoGitHub/Perudo_FPGA/Perudo_DE1.vhd|
Z29 !s107 C:/Users/Simone/Desktop/Io/Università/magistrale/1 Anno/Sistemi Digitali/progettoGitHub/Perudo_FPGA/Perudo_DE1.vhd|
R13
R14
Artl
R17
R23
R15
R2
R3
R4
R5
DEx4 work 10 perudo_de1 0 22 Jz153njF38]B]:VdZ62li3
l44
L18
VoR__F8NgR34?SYR;0]gbP3
!s100 k2jM@GWki9ie5<fAHV`L_1
R9
31
!i10b 1
R27
R28
R29
R13
R14
Pperudo_package
R3
R4
R5
Z30 w1569854564
R6
Z31 8C:/Users/Simone/Desktop/Io/Università/magistrale/1 Anno/Sistemi Digitali/progettoGitHub/Perudo_FPGA/perudo_package.vhd
Z32 FC:/Users/Simone/Desktop/Io/Università/magistrale/1 Anno/Sistemi Digitali/progettoGitHub/Perudo_FPGA/perudo_package.vhd
l0
L6
Vz<oj@[^U4bz@QegYfC9Jo2
R9
31
b1
Z33 !s108 1569866184.609000
Z34 !s90 -reportprogress|300|-93|-work|work|C:/Users/Simone/Desktop/Io/Università/magistrale/1 Anno/Sistemi Digitali/progettoGitHub/Perudo_FPGA/perudo_package.vhd|
Z35 !s107 C:/Users/Simone/Desktop/Io/Università/magistrale/1 Anno/Sistemi Digitali/progettoGitHub/Perudo_FPGA/perudo_package.vhd|
R13
R14
!s100 Yg]WE`IE95dnb3WL0Ol8a2
!i10b 1
Bbody
R2
R3
R4
R5
l0
L63
Vc6^Voej`;NI[Vn^AoniFQ1
R9
31
R33
R34
R35
R13
R14
nbody
!s100 eSOl4zIVH<dTD[gL:=Y083
!i10b 1
