如何在天垓 BI-V100 上优化大模型推理：一份工作日志

2026年8月


这篇文章记录了我在 Iluvatar BI-V100 GPU 上优化 Qwen3.6-35B-A3B 推理性能的全过程。方法论来自 Simon Boehm 的 SGEMM worklog——不做假设，每一个论断都在真机上验证，每改一个变量就重新测量。

不同的是，Simon 优化的是一个单独的矩阵乘 kernel，问题边界清晰。我们面对的是一个完整的推理系统：36 层 decoder，每层包含注意力、MoE、归一化、AllReduce，外加 embedding 和 lm_head。87 毫秒的 decode step 里有几十个不同的操作，瓶颈不在一个地方。如果只盯着一个 kernel 优化，可能省了 2 毫秒但忽略了别处的 20 毫秒。

所以第一步不是写 kernel，是量清楚时间花在了哪里。


第一部分：硬件

GPU 是 Iluvatar BI-V100，32 GB HBM2，CUDA 10.2 兼容。用 128 MB 连续拷贝测得实际全局内存带宽 584.2 GB/s。FP16 算力约 32 TFLOPS。

BI-V100 和 NVIDIA GPU 最大的差异是 warp 宽度。NVIDIA 的 warp 是 32 个线程，BI-V100 是 64 个。这个差异不在任何公开文档里，是通过 CUDA kernel 内部的 warpSize 变量测出来的。

这个差异带来了两个后果。第一，__shfl_down_sync 在 64 线程 warp 上的行为。我写了测试 kernel，让 64 个 lane 各贡献 1.0，用 __shfl_down_sync(0xffffffff, val, offset) 归约，正确结果应该是 64.0。真机测量结果：输出 64.0，完全正确。CoreX 运行时对 32 位 mask 做了兼容处理。

第二，__syncwarp 对 shared memory 的可见性。我写了完整的 W2 矩阵向量乘 kernel，用已知数据（全 1 输入，单位权重），正确结果应该是 128.0。用 __syncwarp 做 shared memory 归约但不加 volatile 关键字：输出 32.0，只有正确值的四分之一。加了 volatile：输出 128.0，正确。用 __shfl_down_sync 做归约：输出 128.0，也正确。

根因是 CoreX clang++ 编译器在 pragma unroll 的配合下，把 shared memory 的读操作提升到了寄存器中缓存。__syncwarp 只保证线程间的执行顺序同步，不保证 shared memory 写操作的可见性。volatile 强制每次读写都真正访问 shared memory 而不走寄存器。

这三个事实——shfl 正确、syncwarp 不保证 smem 可见性、volatile 能修复——全部通过真机测试得到，不是推理。之前有两个版本的 kernel 基于错误的假设（第一个假设 shfl 在 64 线程 warp 上不工作，第二个假设问题在 syncwarp 的 barrier 语义），都产出了错误的结果。在竞赛评测中，错误的 kernel 让模型输出全部变成感叹号。


第二部分：全局 profile——时间花在了哪里

用真实的模型 shape（Qwen3.6-35B-A3B，TP=4 分片后的尺寸）、真实的 cuBLAS kernel 路径、在 BI-V100 真机上逐操作计时。每个数字是 200 次调用取平均，单位微秒。

embedding 查表：15
RMSNorm（手写 PyTorch）：64
QKV 投影（1x2048 乘 1024x2048，cuBLAS）：122
RoPE（element-wise）：26
注意力（seq_len=1024，Q@K^T + softmax + attn@V）：143
输出投影（1x768 乘 2048x768）：58
GDN 投影（1x2048 乘 3852x2048）：165
GDN 状态更新（6 个 128x256 矩阵的衰减加外积）：47
GDN query@state（6 个 1x128 乘 128x256）：19
GDN 输出投影（1x1536 乘 2048x1536）：107
MoE fallback（gather + F.linear + SiluAndMul + bmm + reduce）：450
共享 expert（gate_up + SiluAndMul + down）：150
LM head TP=4（1x2048 乘 37984x2048）：1730
LM head 全量（1x2048 乘 151936x2048）：6481

把这些乘以对应的层数，得到一个 decode step 的纯计算时间分解。不包括 AllReduce、Python 调度开销、vLLM scheduler 的时间。

MoE + 共享 expert，36 层：21598 微秒，占 53%
全注意力层（seq_len=1024），32 层：11170 微秒，占 28%
RMSNorm，72 次：4609 微秒，占 11%
LM head（TP=4）：1730 微秒，占 4%
GDN 层，4 层：1353 微秒，占 3%
Embedding：15 微秒，忽略

纯计算总计：40475 微秒，即 40.5 毫秒。实际的 decode step 是 87 毫秒。差额 46.5 毫秒——这些是 AllReduce（72 次 NCCL 调用，每次估计 100-200 微秒）、Python 调度开销（每次 kernel launch 的 PyTorch dispatch 约 30 微秒，几百次 launch 加起来）、vLLM scheduler 和 sampling 的 CPU 端逻辑。

这个分解立刻指出了几个事实。

第一，MoE 确实是最大的单项。但它不是唯一值得优化的。注意力 11.2 毫秒、RMSNorm 4.6 毫秒、Python 调度 ~15 毫秒（估算）——每一项都有几毫秒的优化空间。

第二，注意力的耗时随 context length 急剧增长。seq_len=128 时每层只要 62 微秒，seq_len=1024 时 143 微秒，seq_len=4096 时 380 微秒，seq_len=16384 时 1709 微秒。在长对话场景下，注意力会超过 MoE 成为瓶颈。

第三，RMSNorm 64 微秒一次、72 次 = 4.6 毫秒。这是纯 Python 手写的 x * rsqrt(mean(x²)+eps) * w，完全可以用 prebuilt 的 corex 或 xllm .so 替代。项目里已经有 xllm_norm.so 和 ix_full_bridge.so 都导出了 rms_norm 函数。

第四，LM head 在 TP=4 下是 1.7 毫秒，不算小但也不是瓶颈。如果不做 TP 分片，全量 vocab 是 6.5 毫秒——比一层注意力还大。TP 分片的价值在这里很明显。


第三部分：MoE 的 Python 回退路径为什么慢

当前生产代码的 MoE 路径是纯 PyTorch。在真机上分步测量每个操作：

w13 index_select（从 256 个 expert 中拷贝 8 个的权重）：115 微秒
w2 index_select：66 微秒
F.linear（cuBLAS GEMM）：139 微秒
view reshape：1 微秒
SiluAndMul：20 微秒
bmm（8 个 expert 的矩阵向量乘）：54 微秒
加权求和：28 微秒

加上共享 expert 的 150 微秒，每层 MoE 模块总计约 600 微秒。36 层约 21.6 毫秒。

最大的浪费是 index_select。w13[eids] 拷贝 8.4 MB 数据到一个新 tensor，然后 F.linear 再把这 8.4 MB 读一遍。同一份数据被全局内存读了两次。

这就引出了 direct_routed kernel 的设计思路：不做 index_select，在 kernel 里直接用 expert_id 索引到权重矩阵计算点积。消除一次 8.4 MB 的冗余拷贝。


第四部分：direct_routed kernel 的三个迭代

第一个版本用了 shared memory 归约，但没加 volatile。评测结果：模型输出全是感叹号。TPS 从 11.5 涨到 14.3——kernel 确实在跑，但数值全错。

第二个版本加了 volatile。评测还在跑。

第三个版本对 W13 和 W2 两个 kernel 用了不同的归约策略。

W13 kernel：每个 warp 做 2048 维点积，64 个 lane 各处理 16 个 half2 值，累加后做一次归约。用 volatile shared memory 归约。真机计时：26.5 微秒。读取 8.4 MB 权重数据，实际带宽 316.7 GB/s，是硬件实测带宽 584.2 GB/s 的 54.2%。

W2 kernel：每个 warp 对 8 个 expert 各做 128 维点积。64 个 lane 每次只处理 1 个 half2（因为 128/2/64 = 1），然后做归约。用 volatile shared memory 归约时，真机计时 76.5 微秒。

但这 76.5 微秒太慢了。我做了隔离测试，把 W2 kernel 拆成"只读数据不做归约"和"只做归约不读数据"两个版本：

W2 纯读取（不归约）：15.3 微秒
W2 纯归约（不读取）：69.2 微秒
W2 完整（volatile smem）：76.5 微秒
W2 用 shfl_down：16.8 微秒

90% 的时间在做 volatile smem 归约。原因是 W2 的 128 维点积在 64 线程 warp 上太短——每个 lane 只有 1 个 half2 的计算（2 次 FMA），然后要做 6 轮 volatile smem barrier 同步。每轮同步是一次 smem 写、一次 barrier、一次 smem 读。6 轮 × 8 个 expert = 48 次 barrier。barrier 的开销远远超过了 2 次 FMA 的计算。

而 __shfl_down_sync 只需要 6 条 shuffle 指令，不走 shared memory，延迟低几十倍。之前的 reduction 正确性测试已经确认 shfl_down 在 BI-V100 上是正确的。单独测试 W2 shfl_down 版本的数值正确性：100 个随机种子全部通过，max_diff < 0.1。

所以第三个版本的策略是：W13 用 volatile smem（因为 W13 的归约只做 1 次，26.5 微秒中归约不是大头），W2 用 shfl_down（因为 W2 要做 8 次归约，smem 版本 90% 时间在归约）。

第三个版本的真机预期计时：W13 26.5 微秒 + SiluAndMul 19.5 微秒 + W2 16.8 微秒 = 62.8 微秒每层。加上共享 expert 149.7 微秒，每层 MoE 模块约 213 微秒。36 层约 7.7 毫秒。

对比 Python 回退路径的 21.6 毫秒，节省约 13.9 毫秒。


第五部分：注意力——随 context length 增长的瓶颈

真机测量了不同 context length 下单层注意力的耗时：

seq_len=128：62 微秒
seq_len=512：92 微秒
seq_len=1024：143 微秒
seq_len=4096：380 微秒
seq_len=16384：1709 微秒

这是纯 PyTorch 的 Q@K^T + softmax + attn@V 路径（xformers SDPA fallback），因为 BI-V100 不支持 head_dim=128 的 cudnn flash attention。

32 层全注意力在 seq_len=1024 时是 11.2 毫秒，在 seq_len=4096 时是 22.0 毫秒，在 seq_len=16384 时是 75.9 毫秒。长对话场景下注意力单项就会超过整个 MoE 的时间。

这里的优化空间在于用更高效的 attention kernel 替代 PyTorch 手写路径。项目中有 corex_fused_paged_prefill.so 用于 prefill 阶段的分页注意力，但 decode 阶段的 paged attention 可能需要额外的 kernel。另一个方向是用 corex_paged_kv_gather.so 做 KV cache 的高效读取。

注意力的另一个特点是它是 memory-bound 的（M=1 的 GEMV），但数据量随 seq_len 线性增长。每个 head 读取 seq_len × head_dim × 2 × 2 字节（K 和 V），6 个 head 在 seq_len=16384 时读 6 × 16384 × 128 × 2 × 2 = 48 MB。在 584 GB/s 下理论需要 82 微秒——实际 1709 微秒，效率只有 4.8%。说明不是带宽瓶颈，是 Python 调度和 kernel launch 的开销。


第六部分：RMSNorm——被忽视的 4.6 毫秒

72 次 RMSNorm，每次 64 微秒，共 4.6 毫秒。这个数字比一层注意力还大。

当前代码用的是手写 PyTorch：x * rsqrt(mean(x²) + eps) * weight。这涉及 4 个 PyTorch 操作（pow、mean、rsqrt、mul），每个都是一次 CUDA kernel launch。

项目中已经有多个 prebuilt .so 可以做 fused RMSNorm：

xllm_norm.so 导出 rms_norm 和 fused_add_rms_norm
ix_full_bridge.so 导出 rms_norm 和 fused_add_rms_norm
corex_attn_head_rms_norm.so 用于注意力层的 head-wise RMSNorm

如果 fused RMSNorm kernel 能把 64 微秒降到 10 微秒（一次 kernel launch + 一次读写），72 次就从 4.6 毫秒降到 0.7 毫秒，省 3.9 毫秒。

但这些 .so 是否真的能正确加载和运行，需要在真机上验证。之前的经验告诉我们，prebuilt .so 在 BI-V100 上可能因为 ABI 不兼容、warp 宽度差异、编译器行为不同等原因而产出错误结果。


第七部分：MoE 的 memory-bound 极限

回到 Simon Boehm 的核心分析方法。对于每个操作，算清楚三个数字：传输的字节数、执行的浮点运算数、算术强度（FLOPs/byte）。然后对照 roofline 模型判断瓶颈。

BI-V100 的 roofline 交叉点：32000 GFLOPS / 584.2 GB/s = 54.8 FLOPs/byte。低于这个值就是 memory-bound。

MoE 每层（T=1 decode）：
传输量：12.6 MB（W13 权重 8.4 MB + W2 权重 4.2 MB）
计算量：12.6 MFLOP
算术强度：1.0 FLOPs/byte
状态：极度 memory-bound

QKV 投影（1x2048 乘 1024x2048）：
传输量：2.0 MB（权重）
计算量：4.2 MFLOP
算术强度：2.1 FLOPs/byte
状态：memory-bound

LM head TP=4（1x2048 乘 37984x2048）：
传输量：148 MB
计算量：155.7 MFLOP
算术强度：1.1 FLOPs/byte
状态：memory-bound

注意力 Q@K^T（1x128 乘 128xseq_len，6 heads）：
传输量：6 × seq_len × 128 × 2 字节（读 K cache）
计算量：6 × 2 × 128 × seq_len FLOP
算术强度：1.0 FLOPs/byte
状态：memory-bound

整个 T=1 decode step 中，没有一个操作能达到 compute-bound。全部是 memory-bound。这和 Simon 的 SGEMM 场景（4092² 矩阵乘，算术强度约 2700）有本质区别。Simon 的优化方向是提高计算效率——blocktiling、warptiling、register caching，让 FMA 单元更忙。我们的优化方向是减少内存传输量和消除调度开销——因为 GPU 的计算单元已经在大部分时间里无事可做了。

这不代表 Simon 的 blocktiling 和 warptiling 技术对我们没用。在 prefill 阶段（T>1），MoE 的 GEMM 是 M>1 的矩阵乘，算术强度随 M 增长。当 M=64 时，算术强度约 64 FLOPs/byte，超过 roofline 交叉点，就变成 compute-bound 了。这时 Simon 的技术直接适用。但 decode 阶段（M=1）是另一个世界。


第八部分：调度开销——看不见的 46.5 毫秒

纯计算 40.5 毫秒，实际 87 毫秒。差额 46.5 毫秒里有什么？

真机测量的空 kernel launch 开销：6.2 微秒。看起来不大。但一个 decode step 有多少次 kernel launch？

每层注意力：QKV 投影 1 次 + RoPE 若干次 + 注意力 3 次（Q@K^T、softmax、attn@V）+ 输出投影 1 次 ≈ 6 次
每层 MoE（fallback 路径）：topk 1 次 + softmax 1 次 + index_select 2 次 + F.linear 1 次 + SiluAndMul 3 次 + bmm 1 次 + 加权求和 2 次 + 共享 expert 3 次 ≈ 14 次
每层 RMSNorm：4 次小 kernel（pow、mean、rsqrt、mul）× 2 次 ≈ 8 次
每层 GDN：投影 1 次 + conv 若干 + state update 若干 + query 1 次 + 输出 1 次 ≈ 8 次
AllReduce：每层 2 次（注意力后 + MoE 后）× 36 层 = 72 次

粗算：32 × 6 + 36 × 14 + 72 × 8 + 4 × 8 + 72 + 其他 ≈ 1400 次 kernel launch。

但 6.2 微秒是 kernel launch 本身的硬件开销。PyTorch 的 dispatch 还要加上 Python 函数调用、参数检查、tensor metadata 处理。完整的 PyTorch 操作调用大约 20-30 微秒。1400 × 25 = 35 毫秒。加上 72 次 NCCL AllReduce（每次可能 100-200 微秒），72 × 150 = 10.8 毫秒。35 + 10.8 = 45.8 毫秒，和观察到的 46.5 毫秒差额基本吻合。

这意味着在当前的系统中，**调度开销和纯计算时间几乎一样大**。优化 kernel 内部效率是一半的战场，减少 kernel launch 次数是另一半。

Simon Boehm 的 SGEMM 不存在这个问题，因为一整个矩阵乘就是一个 kernel launch，计算时间远大于 launch 开销。但在 T=1 推理中，每个 kernel 只做几微秒的计算，launch 开销占比可以超过 50%。


第九部分：三条优化路线

基于以上测量，优化分三条线并行推进。

第一条：减少 MoE 的计算时间。已完成的 direct_routed kernel 把每层 MoE 从 450 微秒降到 63 微秒（W13 26.5 + SiluAndMul 19.5 + W2 16.8）。加上共享 expert 150 微秒，每层 213 微秒，36 层 7.7 毫秒。对比原来的 21.6 毫秒，省 13.9 毫秒。

进一步的融合（把 SiluAndMul 合入 W2 kernel，省掉一次 PyTorch dispatch）可以再省 20 微秒每层，36 层约 0.7 毫秒。优先级不如下面两条高。

第二条：减少 kernel launch 次数。每个 kernel launch 的 PyTorch 调度开销约 25 微秒。如果能把 MoE 的 14 次 launch 减少到 2 次（W13 + fused_silu_w2_reduce），每层省 12 × 25 = 300 微秒。36 层省 10.8 毫秒。这不需要写新的 CUDA 内核，只需要确保已有的 .so 能正确加载并在代码中被调用，替代 Python fallback 路径。

类似地，RMSNorm 72 次 × 4 小 kernel = 288 次 launch。如果用 fused RMSNorm .so 替代，每次从 4 次 launch 变成 1 次，减少 216 次 launch，省 216 × 25 = 5.4 毫秒。

第三条：减少 AllReduce 开销。72 次 NCCL AllReduce 可能占了 10+ 毫秒。可以通过计算-通信重叠（overlap）来隐藏部分延迟——在上一层的 AllReduce 进行时，下一层的投影已经开始计算。这需要 CUDA stream 层面的改造。


第十部分：W13 和 W2 kernel 的详细分析

回到 Simon Boehm 的逐 kernel 分析方法。

W13 kernel 的工作是：input(1, 2048) × W13[expert_ids[k], row, :] → gate_up(8, 256)。2048 个 warp，每个 warp 做一个 2048 维点积。64 个 lane 各加载 16 个 half2（2048/2/64），用 fmaf 累加，最后用 volatile smem 做 warp 级归约。

内存访问模式：每个 warp 读一整行权重 2048 × 2 = 4 KB。64 个 lane 按 half2 读取，lane i 读地址 weight_base + i*4，lane i+1 读 weight_base + (i+1)*4。连续 lane 读连续地址，步长 4 字节——合并访问。一次 warp 级事务传输 64 × 4 = 256 字节。每行 4 KB 需要 16 次 warp 事务。

输入向量 4 KB 被 2048 个 warp 共享，第一个 warp 读完后进入 L2 缓存，后续 warp 命中 L2。

总流量：2048 行 × 4 KB = 8.4 MB，全是冷读，无复用。
实测：26.5 微秒。
带宽：8.4 MB / 26.5 μs = 316.7 GB/s = 实测峰值的 54.2%。

54% 的效率合理吗？512 个 block 分配到约 80 个 SM，每 SM 约 6 个 block，24 个 warp。BI-V100 每 SM 最多约 48 个 warp，occupancy 约 50%。不够高，无法完全隐藏全局内存延迟，但对于 2048 个独立点积来说已经是合理的并行度了。

W2 kernel 的工作是：activated(8, 128) × W2[expert_ids[k], h, :] → expert_out(2048)，带加权求和。2048 个 warp，每个对应一个输出 hidden dimension，循环 8 个 expert 做 128 维点积。

这里的问题前面已经分析过了：每个 lane 只做 1 个 half2 的计算（2 次 FMA），然后需要 warp 级归约。volatile smem 版本 90% 的时间在做归约。换成 __shfl_down_sync 后：16.8 微秒。

16.8 微秒读 4.2 MB，带宽 250 GB/s，效率 42.8%。考虑到每次读取只有 256 字节（128 × 2 = 256 字节），粒度比 W13 的 4 KB 小很多，42.8% 也是合理的。

Simon 在 Kernel 6 里做了向量化加载（float4，128 位，一次读 4 个 float）来减少指令数。对 W2 来说，128 个 half 可以用 float4 加载（每次 16 字节 = 8 个 half），64 个 lane 读 128/8 × 16 = 256 字节......但 128/8 = 16 个 float4，64 个 lane 中只有 16 个有工作。这会让 3/4 的 lane 空闲，不一定更快。向量化在 W13（2048 维）上更有价值。


第十一部分：Simon Boehm 方法论的适用性总结

Simon 的 SGEMM worklog 按顺序做了这些优化：

naive kernel → 修复全局内存合并访问 → 共享内存缓存 → 1D blocktiling（每线程多个结果）→ 2D blocktiling → 向量化加载 → autotuning → warptiling

每一步的核心逻辑是在更高层级的存储上复用数据——从全局内存到共享内存到寄存器。他的问题 domain（大方阵乘法）允许这种复用，因为同一个 A 矩阵的行会被多列 B 使用。

在 T=1 推理中，这种复用几乎不存在。M=1 意味着每个权重值只被用一次，没有 blocktiling 的空间。唯一的复用是输入向量被所有 warp 共享，而这已经通过 L2 缓存实现了。

但 Simon 的方法论——测量、隔离、验证、再测量——完全适用。我们用它发现了 volatile smem 的问题（90% 时间在归约），用它隔离了 W2 的瓶颈（读取 15.3 微秒 vs 归约 69.2 微秒），用它验证了 shfl_down 的正确性（100/100 seeds）。

在 T>1 的 prefill 阶段，Simon 的技术直接适用。MoE 的 grouped GEMM（M=batch_size，可能是几十到几百）变成了真正的矩阵乘，blocktiling 和 warptiling 能发挥作用。项目中有 gemm_grouped.so 用于这个场景。

对于 T=1 的 decode 阶段，优化的核心不是 kernel 内部的数据复用（没有复用空间），而是系统级的开销消除——减少 Python dispatch、减少 kernel launch、fusion、以及利用 prebuilt .so 替代 Python fallback 路径。这是一个不同的优化范式，但分析方法是相同的。


第十二部分：所有真机测量数据汇总

硬件参数（真机测量）：
全局内存带宽：584.2 GB/s（128 MB 连续拷贝）
GPU 型号：Iluvatar BI-V100
SDK：IX-ML 3.2.3，CUDA 兼容 10.2
warp 宽度：64（CUDA kernel warpSize 变量）
空 kernel launch 开销：6.2 微秒

硬件行为验证（真机测试）：
__shfl_down_sync(0xffffffff, val, 32) 在 64 线程 warp 上：正确（64.0/64.0）
__syncwarp 对 shared memory 可见性（不加 volatile）：不保证（32.0/128.0）
volatile smem + __syncwarp：正确（128.0/128.0）
__shfl_down_sync 做 W2 128 维归约：正确（100/100 seeds）

Kernel 正确性（真机验证，vs PyTorch 参考实现）：
W13 kernel 最大绝对误差：0.000061
W13 kernel 相对误差：0.000001
W2 kernel（shfl_down）最大绝对误差（缩放数据）：0.000002
W2 kernel（shfl_down）相对误差：0.000260

单操作计时（真机，200 次平均，微秒）：
W13 kernel（volatile smem 归约）：26.5
W2 kernel（volatile smem 归约）：76.5
W2 kernel（shfl_down 归约）：16.8
W2 kernel 纯读取（不归约）：15.3
W2 kernel 纯归约（不读取）：69.2
SiluAndMul（PyTorch）：19.5
MoE 完整 Python fallback：450.3
共享 expert：149.7
QKV 投影：121.8
注意力 decode（seq_len=1024）：143.3
注意力 decode（seq_len=4096）：379.5
注意力 decode（seq_len=16384）：1708.7
输出投影：58.1
GDN 投影：165.2
GDN 状态更新：47.3
RMSNorm（手写 PyTorch）：64.0
LM head（TP=4）：1730.1
LM head（全量）：6481.2
embedding 查表：15.4

36 层 MoE 总计时（真机，10 次平均，毫秒）：
Python fallback 路径：15.5
direct_routed（volatile smem 两个 kernel + PyTorch SiluAndMul）：4.5
direct_routed 单层分解：W13 26.5 + SiluAndMul 19.5 + W2(smem) 76.5 = 122.5 微秒

Decode step 估算（微秒，基于真机单操作计时 × 层数）：
MoE + 共享 expert × 36：21598（53%）
全注意力 × 32（seq_len=1024）：11170（28%）
RMSNorm × 72：4609（11%）
LM head（TP=4）：1730（4%）
GDN × 4：1353（3%）
Embedding：15
纯计算小计：40475
实际 decode step：87000
差额（AllReduce + Python dispatch + scheduler）：46525

附录：编译工具链（2026-10-08 实测）

BI-V100 上的 /usr/local/corex/bin/nvcc 是一个 194 字节的 bash 脚本，全部内容是用 cat << EOF 打印一段 NVIDIA 版权信息，伪装成 nvcc 10.2.89。它不编译任何东西。执行 nvcc -arch=sm_70 file.cu 会返回退出码 0 但不产生任何输出文件。

真实编译器是同目录下的 clang-16（105 MB）和 llc（45 MB）。编译链路是 clang-16 CUDA 前端 → LLVM IR → llc -march=bi 后端 → ivcore 原生机器码。

已验证的编译命令：

/usr/local/corex/bin/clang++ -x cuda file.cu -o output \
    --cuda-gpu-arch=ivcore11 \
    --cuda-path=/usr/local/corex-3.2.3 \
    -L/usr/local/corex/lib64 -lcudart \
    -I/usr/local/corex/include

排除的失败路径：--cuda-gpu-arch=sm_70 报 unknown target CPU（后端只认 ivcore10/ivcore11/ivcore20）。--cuda-gpu-arch=bi 报 unsupported CUDA gpu architecture（这是 LLVM target 名，不是 clang 前端的 arch 名）。只有 ivcore11 能通过。

libdevice 位于 /usr/local/corex-3.2.3/nvvm/libdevice/libdevice.compute_bi.10.bc。

llc -march=bi -mattr=help 输出的完整 feature list：

可用 CPU：
    ivcore10    第一代
    ivcore11    第二代（当前硬件）
    ivcore20    第三代（工具链已有，硬件未部署）

可用 feature：
    async-copy                  异步拷贝标准指令（Ampere 级特性）
    async-copy-sme              异步拷贝 SME 指令
    async-copy-soft-sme         异步拷贝 libdevice 软件实现
    byte-permute                字节排列
    flat-address-space          统一地址空间
    fp64                        双精度
    fmaf / fast-fmaf            单精度 FMA
    local-private-mem           硬件私有内存
    localmemorysize131072       128 KB shared memory
    matrix-src2-inline-const    矩阵操作内联常量
    BIG_ISLAND                  GPU 世代代号
    QUASAR                      GPU 世代代号
    isaver1.0.0 / 1.0.1 / 2.0.0    ISA 版本号

另有 PTXToLLVM 工具（/usr/local/corex/bin/PTXToLLVM），接受 --iluvatarTarget 参数将 PTX 转为 bi 后端的 LLVM IR。

async-copy 和 128KB shared memory 已经在硬件 feature list 里，但 CUDA runtime 头文件（CUDART_VERSION=10020）没有暴露对应 API。如果有人更新 cuda_runtime_api.h 并在 libcudart.so 里实现这些 API，就可以使用这些硬件能力。

P2P 传输实测（2026-10-08，BDF 4B-4E 机器）：

不同机器行为不同。BDF 9B-9E（NUMA 2）的 4 卡 P2P direct copy 会 hang。BDF 4B-4E（NUMA 1）的 4 卡 P2P 正常。同型号、同驱动、同 SDK。

BDF 4B-4E 机器的 P2P bandwidth profile：

    4 KB:     ~115 μs    0.03 GB/s    latency-bound
    64 KB:    ~107 μs    0.57 GB/s    latency-bound
    256 KB:   ~110 μs    2.2 GB/s     transition
    1 MB:     ~135 μs    7.2 GB/s     bandwidth-ramp
    16 MB:    ~726 μs    21.5 GB/s    near-peak
    256 MB:   ~10190 μs  24.5 GB/s    peak（PCIe 4.0 x16 的 98%）

alpha-beta model：α ≈ 100 μs，β ≈ 24.5 GB/s。方向对称（充分 warmup 后）。100 μs 是固定开销底线，4 KB 和 64 KB 延迟几乎相同。

InfiniCCL 验证记录（2026-10-08）

BI-V100 = ivcore10，不是 ivcore11。ivcore11 编译成功但在 BI-V100 上产出全零。ivcore10 产出正确结果。

映射关系：BI-V100 = ivcore10（第一代），BI-150 = ivcore11（第二代，xLLM 目标），ivcore20（第三代，工具链已有硬件未部署）。

编译命令修正：--cuda-gpu-arch=ivcore10（BI-V100），--cuda-gpu-arch=ivcore11（BI-150）。

三台机器状态：
    cc-d3fdb40a (BDF 9B-9E, NUMA 2): GPU 0,1,2 可用, GPU 3 hang, P2P 全通
    cc-58e31738 (BDF 4B-4E, NUMA 1): GPU 0,1,2 hang, GPU 3 可用, 只能单卡
    cc-adc62d1c (BDF 4B-4E, NUMA 1): GPU 0,1,2,3 可用, P2P 全通

common_kernel.h 5/5 测试通过（cc-d3fdb40a GPU 0,1,2 + cc-58e31738 GPU 3）：
    warp_reduce_sum: 2016 (warp=64, sum of 0..63)
    warp_reduce_max: 63
    block_reduce_sum: 256 (256 threads)
    block_reduce_data: 32640 (sum of 0..255)
    vectorized_copy: 1024 floats

P2P 通信验证（cc-d3fdb40a, GPU 0,1,2）：
    cudaMemcpyPeer 6 对全部正确，数据完整无误。
