Classic Timing Analyzer report for read_encoder
Tue Oct 12 09:44:29 2021
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                    ;
+------------------------------+-------+---------------+----------------------------------+--------------+------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From         ; To         ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+--------------+------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.948 ns                         ; encA         ; D[8]~reg0  ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 5.871 ns                         ; D[8]~reg0    ; D[8]       ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.797 ns                        ; rst          ; D[12]~reg0 ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 139.18 MHz ( period = 7.185 ns ) ; mode_init[1] ; D[8]~reg0  ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;              ;            ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+--------------+------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EPM1270T144C3      ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                      ;
+-----------------------------------------+-----------------------------------------------------+--------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From         ; To           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 139.18 MHz ( period = 7.185 ns )                    ; mode_init[1] ; D[8]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.742 ns                ;
; N/A                                     ; 139.20 MHz ( period = 7.184 ns )                    ; mode_init[1] ; D[10]~reg0   ; clk        ; clk      ; None                        ; None                      ; 6.741 ns                ;
; N/A                                     ; 139.24 MHz ( period = 7.182 ns )                    ; mode_init[1] ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 6.739 ns                ;
; N/A                                     ; 141.08 MHz ( period = 7.088 ns )                    ; mode_init[1] ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 6.645 ns                ;
; N/A                                     ; 141.18 MHz ( period = 7.083 ns )                    ; mode_init[1] ; D[11]~reg0   ; clk        ; clk      ; None                        ; None                      ; 6.640 ns                ;
; N/A                                     ; 141.52 MHz ( period = 7.066 ns )                    ; mode_init[1] ; D[9]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.623 ns                ;
; N/A                                     ; 144.43 MHz ( period = 6.924 ns )                    ; pre_encA     ; D[2]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.481 ns                ;
; N/A                                     ; 144.43 MHz ( period = 6.924 ns )                    ; pre_encA     ; D[3]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.481 ns                ;
; N/A                                     ; 144.43 MHz ( period = 6.924 ns )                    ; pre_encA     ; D[4]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.481 ns                ;
; N/A                                     ; 144.43 MHz ( period = 6.924 ns )                    ; pre_encA     ; D[5]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.481 ns                ;
; N/A                                     ; 144.43 MHz ( period = 6.924 ns )                    ; pre_encA     ; D[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.481 ns                ;
; N/A                                     ; 144.43 MHz ( period = 6.924 ns )                    ; pre_encA     ; D[7]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.481 ns                ;
; N/A                                     ; 144.43 MHz ( period = 6.924 ns )                    ; pre_encA     ; D[8]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.481 ns                ;
; N/A                                     ; 144.43 MHz ( period = 6.924 ns )                    ; pre_encA     ; D[9]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.481 ns                ;
; N/A                                     ; 144.43 MHz ( period = 6.924 ns )                    ; pre_encA     ; D[10]~reg0   ; clk        ; clk      ; None                        ; None                      ; 6.481 ns                ;
; N/A                                     ; 144.43 MHz ( period = 6.924 ns )                    ; pre_encA     ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 6.481 ns                ;
; N/A                                     ; 146.09 MHz ( period = 6.845 ns )                    ; pre_encA     ; D[0]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.402 ns                ;
; N/A                                     ; 146.09 MHz ( period = 6.845 ns )                    ; pre_encA     ; D[1]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.402 ns                ;
; N/A                                     ; 147.71 MHz ( period = 6.770 ns )                    ; mode_init[0] ; D[2]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.327 ns                ;
; N/A                                     ; 147.71 MHz ( period = 6.770 ns )                    ; mode_init[0] ; D[3]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.327 ns                ;
; N/A                                     ; 147.71 MHz ( period = 6.770 ns )                    ; mode_init[0] ; D[4]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.327 ns                ;
; N/A                                     ; 147.71 MHz ( period = 6.770 ns )                    ; mode_init[0] ; D[5]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.327 ns                ;
; N/A                                     ; 147.71 MHz ( period = 6.770 ns )                    ; mode_init[0] ; D[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.327 ns                ;
; N/A                                     ; 147.71 MHz ( period = 6.770 ns )                    ; mode_init[0] ; D[7]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.327 ns                ;
; N/A                                     ; 147.71 MHz ( period = 6.770 ns )                    ; mode_init[0] ; D[8]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.327 ns                ;
; N/A                                     ; 147.71 MHz ( period = 6.770 ns )                    ; mode_init[0] ; D[9]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.327 ns                ;
; N/A                                     ; 147.71 MHz ( period = 6.770 ns )                    ; mode_init[0] ; D[10]~reg0   ; clk        ; clk      ; None                        ; None                      ; 6.327 ns                ;
; N/A                                     ; 147.71 MHz ( period = 6.770 ns )                    ; mode_init[0] ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 6.327 ns                ;
; N/A                                     ; 148.70 MHz ( period = 6.725 ns )                    ; pre_encA     ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 6.282 ns                ;
; N/A                                     ; 148.81 MHz ( period = 6.720 ns )                    ; pre_encA     ; D[11]~reg0   ; clk        ; clk      ; None                        ; None                      ; 6.277 ns                ;
; N/A                                     ; 149.45 MHz ( period = 6.691 ns )                    ; mode_init[0] ; D[0]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.248 ns                ;
; N/A                                     ; 149.45 MHz ( period = 6.691 ns )                    ; mode_init[0] ; D[1]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.248 ns                ;
; N/A                                     ; 150.67 MHz ( period = 6.637 ns )                    ; mode_init[1] ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 6.194 ns                ;
; N/A                                     ; 150.83 MHz ( period = 6.630 ns )                    ; mode_init[1] ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 6.187 ns                ;
; N/A                                     ; 152.67 MHz ( period = 6.550 ns )                    ; mode_init[1] ; D[5]~reg0    ; clk        ; clk      ; None                        ; None                      ; 6.107 ns                ;
; N/A                                     ; 153.35 MHz ( period = 6.521 ns )                    ; pre_encA     ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 6.078 ns                ;
; N/A                                     ; 155.62 MHz ( period = 6.426 ns )                    ; mode_init[1] ; D[4]~reg0    ; clk        ; clk      ; None                        ; None                      ; 5.983 ns                ;
; N/A                                     ; 155.62 MHz ( period = 6.426 ns )                    ; mode_init[1] ; D[7]~reg0    ; clk        ; clk      ; None                        ; None                      ; 5.983 ns                ;
; N/A                                     ; 157.06 MHz ( period = 6.367 ns )                    ; mode_init[0] ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 5.924 ns                ;
; N/A                                     ; 159.21 MHz ( period = 6.281 ns )                    ; mode_init[1] ; D[3]~reg0    ; clk        ; clk      ; None                        ; None                      ; 5.838 ns                ;
; N/A                                     ; 159.39 MHz ( period = 6.274 ns )                    ; pre_encA     ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 5.831 ns                ;
; N/A                                     ; 159.41 MHz ( period = 6.273 ns )                    ; mode_init[1] ; D[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 5.830 ns                ;
; N/A                                     ; 164.72 MHz ( period = 6.071 ns )                    ; D[9]~reg0    ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 5.628 ns                ;
; N/A                                     ; 166.42 MHz ( period = 6.009 ns )                    ; mode_init[1] ; D[2]~reg0    ; clk        ; clk      ; None                        ; None                      ; 5.566 ns                ;
; N/A                                     ; 175.07 MHz ( period = 5.712 ns )                    ; mode_init[0] ; D[11]~reg0   ; clk        ; clk      ; None                        ; None                      ; 5.269 ns                ;
; N/A                                     ; 175.07 MHz ( period = 5.712 ns )                    ; mode_init[0] ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 5.269 ns                ;
; N/A                                     ; 175.28 MHz ( period = 5.705 ns )                    ; D[9]~reg0    ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 5.262 ns                ;
; N/A                                     ; 177.09 MHz ( period = 5.647 ns )                    ; D[9]~reg0    ; D[10]~reg0   ; clk        ; clk      ; None                        ; None                      ; 5.204 ns                ;
; N/A                                     ; 177.84 MHz ( period = 5.623 ns )                    ; D[9]~reg0    ; D[11]~reg0   ; clk        ; clk      ; None                        ; None                      ; 5.180 ns                ;
; N/A                                     ; 177.97 MHz ( period = 5.619 ns )                    ; pre_encB     ; D[2]~reg0    ; clk        ; clk      ; None                        ; None                      ; 5.176 ns                ;
; N/A                                     ; 177.97 MHz ( period = 5.619 ns )                    ; pre_encB     ; D[3]~reg0    ; clk        ; clk      ; None                        ; None                      ; 5.176 ns                ;
; N/A                                     ; 177.97 MHz ( period = 5.619 ns )                    ; pre_encB     ; D[4]~reg0    ; clk        ; clk      ; None                        ; None                      ; 5.176 ns                ;
; N/A                                     ; 177.97 MHz ( period = 5.619 ns )                    ; pre_encB     ; D[5]~reg0    ; clk        ; clk      ; None                        ; None                      ; 5.176 ns                ;
; N/A                                     ; 177.97 MHz ( period = 5.619 ns )                    ; pre_encB     ; D[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 5.176 ns                ;
; N/A                                     ; 177.97 MHz ( period = 5.619 ns )                    ; pre_encB     ; D[7]~reg0    ; clk        ; clk      ; None                        ; None                      ; 5.176 ns                ;
; N/A                                     ; 177.97 MHz ( period = 5.619 ns )                    ; pre_encB     ; D[8]~reg0    ; clk        ; clk      ; None                        ; None                      ; 5.176 ns                ;
; N/A                                     ; 177.97 MHz ( period = 5.619 ns )                    ; pre_encB     ; D[9]~reg0    ; clk        ; clk      ; None                        ; None                      ; 5.176 ns                ;
; N/A                                     ; 177.97 MHz ( period = 5.619 ns )                    ; pre_encB     ; D[10]~reg0   ; clk        ; clk      ; None                        ; None                      ; 5.176 ns                ;
; N/A                                     ; 177.97 MHz ( period = 5.619 ns )                    ; pre_encB     ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 5.176 ns                ;
; N/A                                     ; 180.51 MHz ( period = 5.540 ns )                    ; pre_encB     ; D[0]~reg0    ; clk        ; clk      ; None                        ; None                      ; 5.097 ns                ;
; N/A                                     ; 180.51 MHz ( period = 5.540 ns )                    ; pre_encB     ; D[1]~reg0    ; clk        ; clk      ; None                        ; None                      ; 5.097 ns                ;
; N/A                                     ; 180.96 MHz ( period = 5.526 ns )                    ; D[9]~reg0    ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 5.083 ns                ;
; N/A                                     ; 181.19 MHz ( period = 5.519 ns )                    ; D[9]~reg0    ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 5.076 ns                ;
; N/A                                     ; 185.43 MHz ( period = 5.393 ns )                    ; mode_init[0] ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.950 ns                ;
; N/A                                     ; 186.78 MHz ( period = 5.354 ns )                    ; D[1]~reg0    ; D[8]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.911 ns                ;
; N/A                                     ; 186.81 MHz ( period = 5.353 ns )                    ; D[1]~reg0    ; D[10]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.910 ns                ;
; N/A                                     ; 186.88 MHz ( period = 5.351 ns )                    ; D[1]~reg0    ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.908 ns                ;
; N/A                                     ; 188.61 MHz ( period = 5.302 ns )                    ; D[4]~reg0    ; D[8]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.859 ns                ;
; N/A                                     ; 188.64 MHz ( period = 5.301 ns )                    ; D[4]~reg0    ; D[10]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.858 ns                ;
; N/A                                     ; 188.71 MHz ( period = 5.299 ns )                    ; D[4]~reg0    ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.856 ns                ;
; N/A                                     ; 190.22 MHz ( period = 5.257 ns )                    ; D[1]~reg0    ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.814 ns                ;
; N/A                                     ; 190.40 MHz ( period = 5.252 ns )                    ; D[1]~reg0    ; D[11]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.809 ns                ;
; N/A                                     ; 190.99 MHz ( period = 5.236 ns )                    ; mode_init[1] ; D[1]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.793 ns                ;
; N/A                                     ; 191.02 MHz ( period = 5.235 ns )                    ; D[1]~reg0    ; D[9]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.792 ns                ;
; N/A                                     ; 191.06 MHz ( period = 5.234 ns )                    ; D[5]~reg0    ; D[8]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.791 ns                ;
; N/A                                     ; 191.09 MHz ( period = 5.233 ns )                    ; D[5]~reg0    ; D[10]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 191.17 MHz ( period = 5.231 ns )                    ; D[5]~reg0    ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.788 ns                ;
; N/A                                     ; 191.72 MHz ( period = 5.216 ns )                    ; pre_encB     ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.773 ns                ;
; N/A                                     ; 192.12 MHz ( period = 5.205 ns )                    ; D[4]~reg0    ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.762 ns                ;
; N/A                                     ; 192.31 MHz ( period = 5.200 ns )                    ; D[4]~reg0    ; D[11]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.757 ns                ;
; N/A                                     ; 192.94 MHz ( period = 5.183 ns )                    ; D[4]~reg0    ; D[9]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.740 ns                ;
; N/A                                     ; 194.67 MHz ( period = 5.137 ns )                    ; D[5]~reg0    ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.694 ns                ;
; N/A                                     ; 194.86 MHz ( period = 5.132 ns )                    ; D[5]~reg0    ; D[11]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.689 ns                ;
; N/A                                     ; 195.50 MHz ( period = 5.115 ns )                    ; D[5]~reg0    ; D[9]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.672 ns                ;
; N/A                                     ; 197.08 MHz ( period = 5.074 ns )                    ; D[3]~reg0    ; D[8]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.631 ns                ;
; N/A                                     ; 197.12 MHz ( period = 5.073 ns )                    ; D[3]~reg0    ; D[10]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.630 ns                ;
; N/A                                     ; 197.20 MHz ( period = 5.071 ns )                    ; D[3]~reg0    ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.628 ns                ;
; N/A                                     ; 200.80 MHz ( period = 4.980 ns )                    ; D[9]~reg0    ; D[9]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.537 ns                ;
; N/A                                     ; 200.92 MHz ( period = 4.977 ns )                    ; D[3]~reg0    ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.534 ns                ;
; N/A                                     ; 201.13 MHz ( period = 4.972 ns )                    ; D[3]~reg0    ; D[11]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.529 ns                ;
; N/A                                     ; 201.82 MHz ( period = 4.955 ns )                    ; D[3]~reg0    ; D[9]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.512 ns                ;
; N/A                                     ; 207.94 MHz ( period = 4.809 ns )                    ; D[1]~reg0    ; D[5]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.366 ns                ;
; N/A                                     ; 208.07 MHz ( period = 4.806 ns )                    ; D[1]~reg0    ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.363 ns                ;
; N/A                                     ; 208.38 MHz ( period = 4.799 ns )                    ; D[1]~reg0    ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.356 ns                ;
; N/A                                     ; 210.35 MHz ( period = 4.754 ns )                    ; D[4]~reg0    ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.311 ns                ;
; N/A                                     ; 210.66 MHz ( period = 4.747 ns )                    ; D[4]~reg0    ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.304 ns                ;
; N/A                                     ; 211.37 MHz ( period = 4.731 ns )                    ; D[8]~reg0    ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.288 ns                ;
; N/A                                     ; 213.40 MHz ( period = 4.686 ns )                    ; D[5]~reg0    ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.243 ns                ;
; N/A                                     ; 213.45 MHz ( period = 4.685 ns )                    ; D[1]~reg0    ; D[4]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.242 ns                ;
; N/A                                     ; 213.45 MHz ( period = 4.685 ns )                    ; D[1]~reg0    ; D[7]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.242 ns                ;
; N/A                                     ; 213.72 MHz ( period = 4.679 ns )                    ; D[5]~reg0    ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.236 ns                ;
; N/A                                     ; 214.68 MHz ( period = 4.658 ns )                    ; D[11]~reg0   ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.215 ns                ;
; N/A                                     ; 214.96 MHz ( period = 4.652 ns )                    ; D[10]~reg0   ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.209 ns                ;
; N/A                                     ; 215.98 MHz ( period = 4.630 ns )                    ; D[7]~reg0    ; D[8]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.187 ns                ;
; N/A                                     ; 216.03 MHz ( period = 4.629 ns )                    ; D[7]~reg0    ; D[10]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.186 ns                ;
; N/A                                     ; 216.12 MHz ( period = 4.627 ns )                    ; D[7]~reg0    ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.184 ns                ;
; N/A                                     ; 219.25 MHz ( period = 4.561 ns )                    ; pre_encB     ; D[11]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.118 ns                ;
; N/A                                     ; 219.25 MHz ( period = 4.561 ns )                    ; pre_encB     ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.118 ns                ;
; N/A                                     ; 220.26 MHz ( period = 4.540 ns )                    ; D[1]~reg0    ; D[3]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.097 ns                ;
; N/A                                     ; 220.60 MHz ( period = 4.533 ns )                    ; D[7]~reg0    ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.090 ns                ;
; N/A                                     ; 220.65 MHz ( period = 4.532 ns )                    ; D[1]~reg0    ; D[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.089 ns                ;
; N/A                                     ; 220.85 MHz ( period = 4.528 ns )                    ; D[7]~reg0    ; D[11]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.085 ns                ;
; N/A                                     ; 220.95 MHz ( period = 4.526 ns )                    ; D[3]~reg0    ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.083 ns                ;
; N/A                                     ; 221.29 MHz ( period = 4.519 ns )                    ; D[3]~reg0    ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.076 ns                ;
; N/A                                     ; 221.68 MHz ( period = 4.511 ns )                    ; D[7]~reg0    ; D[9]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.068 ns                ;
; N/A                                     ; 222.12 MHz ( period = 4.502 ns )                    ; D[4]~reg0    ; D[7]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.059 ns                ;
; N/A                                     ; 223.61 MHz ( period = 4.472 ns )                    ; D[4]~reg0    ; D[5]~reg0    ; clk        ; clk      ; None                        ; None                      ; 4.029 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; D[5]~reg0    ; D[7]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 226.55 MHz ( period = 4.414 ns )                    ; D[2]~reg0    ; D[8]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.971 ns                ;
; N/A                                     ; 226.60 MHz ( period = 4.413 ns )                    ; D[2]~reg0    ; D[10]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.970 ns                ;
; N/A                                     ; 226.71 MHz ( period = 4.411 ns )                    ; D[2]~reg0    ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.968 ns                ;
; N/A                                     ; 226.96 MHz ( period = 4.406 ns )                    ; D[6]~reg0    ; D[8]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.963 ns                ;
; N/A                                     ; 227.01 MHz ( period = 4.405 ns )                    ; D[6]~reg0    ; D[10]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.962 ns                ;
; N/A                                     ; 227.12 MHz ( period = 4.403 ns )                    ; D[6]~reg0    ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.960 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; D[12]~reg0   ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.959 ns                ;
; N/A                                     ; 229.10 MHz ( period = 4.365 ns )                    ; D[8]~reg0    ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.922 ns                ;
; N/A                                     ; 231.64 MHz ( period = 4.317 ns )                    ; D[2]~reg0    ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.874 ns                ;
; N/A                                     ; 231.91 MHz ( period = 4.312 ns )                    ; D[2]~reg0    ; D[11]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.869 ns                ;
; N/A                                     ; 232.07 MHz ( period = 4.309 ns )                    ; D[6]~reg0    ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.866 ns                ;
; N/A                                     ; 232.18 MHz ( period = 4.307 ns )                    ; D[8]~reg0    ; D[10]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.864 ns                ;
; N/A                                     ; 232.34 MHz ( period = 4.304 ns )                    ; D[6]~reg0    ; D[11]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.861 ns                ;
; N/A                                     ; 232.56 MHz ( period = 4.300 ns )                    ; mode_init[1] ; D[0]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.857 ns                ;
; N/A                                     ; 232.83 MHz ( period = 4.295 ns )                    ; D[2]~reg0    ; D[9]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.852 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; D[11]~reg0   ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.849 ns                ;
; N/A                                     ; 233.26 MHz ( period = 4.287 ns )                    ; D[6]~reg0    ; D[9]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.844 ns                ;
; N/A                                     ; 233.32 MHz ( period = 4.286 ns )                    ; D[10]~reg0   ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.843 ns                ;
; N/A                                     ; 233.48 MHz ( period = 4.283 ns )                    ; D[8]~reg0    ; D[11]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.840 ns                ;
; N/A                                     ; 233.97 MHz ( period = 4.274 ns )                    ; D[3]~reg0    ; D[7]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.831 ns                ;
; N/A                                     ; 234.08 MHz ( period = 4.272 ns )                    ; D[4]~reg0    ; D[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.829 ns                ;
; N/A                                     ; 234.30 MHz ( period = 4.268 ns )                    ; D[1]~reg0    ; D[2]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.825 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; D[3]~reg0    ; D[5]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 237.14 MHz ( period = 4.217 ns )                    ; D[0]~reg0    ; D[8]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.774 ns                ;
; N/A                                     ; 237.19 MHz ( period = 4.216 ns )                    ; D[0]~reg0    ; D[10]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.773 ns                ;
; N/A                                     ; 237.30 MHz ( period = 4.214 ns )                    ; D[0]~reg0    ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.771 ns                ;
; N/A                                     ; 237.87 MHz ( period = 4.204 ns )                    ; D[5]~reg0    ; D[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.761 ns                ;
; N/A                                     ; 237.87 MHz ( period = 4.204 ns )                    ; D[10]~reg0   ; D[11]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.761 ns                ;
; N/A                                     ; 238.89 MHz ( period = 4.186 ns )                    ; D[8]~reg0    ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.743 ns                ;
; N/A                                     ; 239.29 MHz ( period = 4.179 ns )                    ; D[8]~reg0    ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.736 ns                ;
; N/A                                     ; 242.01 MHz ( period = 4.132 ns )                    ; D[13]~reg0   ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.689 ns                ;
; N/A                                     ; 242.72 MHz ( period = 4.120 ns )                    ; D[0]~reg0    ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.677 ns                ;
; N/A                                     ; 243.01 MHz ( period = 4.115 ns )                    ; D[0]~reg0    ; D[11]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.672 ns                ;
; N/A                                     ; 243.13 MHz ( period = 4.113 ns )                    ; D[11]~reg0   ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.670 ns                ;
; N/A                                     ; 243.19 MHz ( period = 4.112 ns )                    ; D[8]~reg0    ; D[9]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.669 ns                ;
; N/A                                     ; 243.49 MHz ( period = 4.107 ns )                    ; D[10]~reg0   ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.664 ns                ;
; N/A                                     ; 243.55 MHz ( period = 4.106 ns )                    ; D[11]~reg0   ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.663 ns                ;
; N/A                                     ; 243.90 MHz ( period = 4.100 ns )                    ; D[10]~reg0   ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.657 ns                ;
; N/A                                     ; 244.02 MHz ( period = 4.098 ns )                    ; D[0]~reg0    ; D[9]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.655 ns                ;
; N/A                                     ; 244.92 MHz ( period = 4.083 ns )                    ; pre_encB     ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.640 ns                ;
; N/A                                     ; 244.98 MHz ( period = 4.082 ns )                    ; D[7]~reg0    ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.639 ns                ;
; N/A                                     ; 245.40 MHz ( period = 4.075 ns )                    ; D[7]~reg0    ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.632 ns                ;
; N/A                                     ; 246.85 MHz ( period = 4.051 ns )                    ; D[13]~reg0   ; D[13]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.608 ns                ;
; N/A                                     ; 247.04 MHz ( period = 4.048 ns )                    ; D[13]~reg0   ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.605 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; D[3]~reg0    ; D[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.601 ns                ;
; N/A                                     ; 247.34 MHz ( period = 4.043 ns )                    ; D[3]~reg0    ; D[4]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.600 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; D[5]~reg0    ; D[5]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 258.46 MHz ( period = 3.869 ns )                    ; D[2]~reg0    ; D[5]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.426 ns                ;
; N/A                                     ; 258.67 MHz ( period = 3.866 ns )                    ; D[2]~reg0    ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.423 ns                ;
; N/A                                     ; 259.13 MHz ( period = 3.859 ns )                    ; D[2]~reg0    ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.416 ns                ;
; N/A                                     ; 259.20 MHz ( period = 3.858 ns )                    ; D[6]~reg0    ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.415 ns                ;
; N/A                                     ; 259.27 MHz ( period = 3.857 ns )                    ; D[12]~reg0   ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.414 ns                ;
; N/A                                     ; 259.67 MHz ( period = 3.851 ns )                    ; D[6]~reg0    ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.408 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; D[12]~reg0   ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.407 ns                ;
; N/A                                     ; 263.23 MHz ( period = 3.799 ns )                    ; D[4]~reg0    ; D[4]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.356 ns                ;
; N/A                                     ; 266.24 MHz ( period = 3.756 ns )                    ; D[10]~reg0   ; D[10]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.313 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; D[2]~reg0    ; D[4]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.302 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; D[2]~reg0    ; D[7]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.302 ns                ;
; N/A                                     ; 267.52 MHz ( period = 3.738 ns )                    ; D[11]~reg0   ; D[11]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.295 ns                ;
; N/A                                     ; 269.03 MHz ( period = 3.717 ns )                    ; D[8]~reg0    ; D[8]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 272.33 MHz ( period = 3.672 ns )                    ; D[0]~reg0    ; D[5]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.229 ns                ;
; N/A                                     ; 272.55 MHz ( period = 3.669 ns )                    ; D[0]~reg0    ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.226 ns                ;
; N/A                                     ; 272.70 MHz ( period = 3.667 ns )                    ; flag_mode    ; mode_init[0] ; clk        ; clk      ; None                        ; None                      ; 3.224 ns                ;
; N/A                                     ; 272.70 MHz ( period = 3.667 ns )                    ; flag_mode    ; mode_init[1] ; clk        ; clk      ; None                        ; None                      ; 3.224 ns                ;
; N/A                                     ; 273.07 MHz ( period = 3.662 ns )                    ; D[0]~reg0    ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.219 ns                ;
; N/A                                     ; 277.32 MHz ( period = 3.606 ns )                    ; D[6]~reg0    ; D[7]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.163 ns                ;
; N/A                                     ; 277.78 MHz ( period = 3.600 ns )                    ; D[2]~reg0    ; D[3]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 278.40 MHz ( period = 3.592 ns )                    ; D[2]~reg0    ; D[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.149 ns                ;
; N/A                                     ; 281.21 MHz ( period = 3.556 ns )                    ; D[12]~reg0   ; D[12]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.113 ns                ;
; N/A                                     ; 281.85 MHz ( period = 3.548 ns )                    ; D[0]~reg0    ; D[4]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.105 ns                ;
; N/A                                     ; 281.85 MHz ( period = 3.548 ns )                    ; D[0]~reg0    ; D[7]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.105 ns                ;
; N/A                                     ; 289.02 MHz ( period = 3.460 ns )                    ; D[1]~reg0    ; D[1]~reg0    ; clk        ; clk      ; None                        ; None                      ; 3.017 ns                ;
; N/A                                     ; 293.86 MHz ( period = 3.403 ns )                    ; D[0]~reg0    ; D[3]~reg0    ; clk        ; clk      ; None                        ; None                      ; 2.960 ns                ;
; N/A                                     ; 294.55 MHz ( period = 3.395 ns )                    ; D[0]~reg0    ; D[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 298.60 MHz ( period = 3.349 ns )                    ; D[3]~reg0    ; D[3]~reg0    ; clk        ; clk      ; None                        ; None                      ; 2.906 ns                ;
; N/A                                     ; 298.86 MHz ( period = 3.346 ns )                    ; D[7]~reg0    ; D[7]~reg0    ; clk        ; clk      ; None                        ; None                      ; 2.903 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; D[0]~reg0    ; D[2]~reg0    ; clk        ; clk      ; None                        ; None                      ; 2.688 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; D[14]~reg0   ; D[15]~reg0   ; clk        ; clk      ; None                        ; None                      ; 2.654 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; D[6]~reg0    ; D[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 2.461 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; D[2]~reg0    ; D[2]~reg0    ; clk        ; clk      ; None                        ; None                      ; 2.437 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; D[0]~reg0    ; D[1]~reg0    ; clk        ; clk      ; None                        ; None                      ; 2.352 ns                ;
; N/A                                     ; Restricted to 304.04 MHz ( period = 3.289 ns )      ; D[14]~reg0   ; D[14]~reg0   ; clk        ; clk      ; None                        ; None                      ; 2.098 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;              ;              ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------+
; tsu                                                                   ;
+-------+--------------+------------+---------+--------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To           ; To Clock ;
+-------+--------------+------------+---------+--------------+----------+
; N/A   ; None         ; 6.948 ns   ; encA    ; D[8]~reg0    ; clk      ;
; N/A   ; None         ; 6.947 ns   ; encA    ; D[10]~reg0   ; clk      ;
; N/A   ; None         ; 6.945 ns   ; encA    ; D[13]~reg0   ; clk      ;
; N/A   ; None         ; 6.851 ns   ; encA    ; D[12]~reg0   ; clk      ;
; N/A   ; None         ; 6.846 ns   ; encA    ; D[11]~reg0   ; clk      ;
; N/A   ; None         ; 6.829 ns   ; encA    ; D[9]~reg0    ; clk      ;
; N/A   ; None         ; 6.686 ns   ; encB    ; D[8]~reg0    ; clk      ;
; N/A   ; None         ; 6.685 ns   ; encB    ; D[10]~reg0   ; clk      ;
; N/A   ; None         ; 6.683 ns   ; encB    ; D[13]~reg0   ; clk      ;
; N/A   ; None         ; 6.589 ns   ; encB    ; D[12]~reg0   ; clk      ;
; N/A   ; None         ; 6.584 ns   ; encB    ; D[11]~reg0   ; clk      ;
; N/A   ; None         ; 6.567 ns   ; encB    ; D[9]~reg0    ; clk      ;
; N/A   ; None         ; 6.400 ns   ; encA    ; D[15]~reg0   ; clk      ;
; N/A   ; None         ; 6.393 ns   ; encA    ; D[14]~reg0   ; clk      ;
; N/A   ; None         ; 6.341 ns   ; encB    ; D[2]~reg0    ; clk      ;
; N/A   ; None         ; 6.341 ns   ; encB    ; D[3]~reg0    ; clk      ;
; N/A   ; None         ; 6.341 ns   ; encB    ; D[4]~reg0    ; clk      ;
; N/A   ; None         ; 6.341 ns   ; encB    ; D[5]~reg0    ; clk      ;
; N/A   ; None         ; 6.341 ns   ; encB    ; D[6]~reg0    ; clk      ;
; N/A   ; None         ; 6.341 ns   ; encB    ; D[7]~reg0    ; clk      ;
; N/A   ; None         ; 6.313 ns   ; encA    ; D[5]~reg0    ; clk      ;
; N/A   ; None         ; 6.262 ns   ; encB    ; D[0]~reg0    ; clk      ;
; N/A   ; None         ; 6.262 ns   ; encB    ; D[1]~reg0    ; clk      ;
; N/A   ; None         ; 6.189 ns   ; encA    ; D[4]~reg0    ; clk      ;
; N/A   ; None         ; 6.189 ns   ; encA    ; D[7]~reg0    ; clk      ;
; N/A   ; None         ; 6.138 ns   ; encB    ; D[15]~reg0   ; clk      ;
; N/A   ; None         ; 6.131 ns   ; encB    ; D[14]~reg0   ; clk      ;
; N/A   ; None         ; 6.050 ns   ; encA    ; D[2]~reg0    ; clk      ;
; N/A   ; None         ; 6.050 ns   ; encA    ; D[3]~reg0    ; clk      ;
; N/A   ; None         ; 6.050 ns   ; encA    ; D[6]~reg0    ; clk      ;
; N/A   ; None         ; 5.971 ns   ; encA    ; D[0]~reg0    ; clk      ;
; N/A   ; None         ; 5.971 ns   ; encA    ; D[1]~reg0    ; clk      ;
; N/A   ; None         ; 3.100 ns   ; rst     ; D[2]~reg0    ; clk      ;
; N/A   ; None         ; 3.100 ns   ; rst     ; D[3]~reg0    ; clk      ;
; N/A   ; None         ; 3.100 ns   ; rst     ; D[4]~reg0    ; clk      ;
; N/A   ; None         ; 3.100 ns   ; rst     ; D[5]~reg0    ; clk      ;
; N/A   ; None         ; 3.100 ns   ; rst     ; D[6]~reg0    ; clk      ;
; N/A   ; None         ; 3.100 ns   ; rst     ; D[7]~reg0    ; clk      ;
; N/A   ; None         ; 3.100 ns   ; rst     ; D[8]~reg0    ; clk      ;
; N/A   ; None         ; 3.100 ns   ; rst     ; D[9]~reg0    ; clk      ;
; N/A   ; None         ; 3.100 ns   ; rst     ; D[10]~reg0   ; clk      ;
; N/A   ; None         ; 3.100 ns   ; rst     ; D[13]~reg0   ; clk      ;
; N/A   ; None         ; 3.021 ns   ; rst     ; D[0]~reg0    ; clk      ;
; N/A   ; None         ; 3.021 ns   ; rst     ; D[1]~reg0    ; clk      ;
; N/A   ; None         ; 2.697 ns   ; rst     ; D[14]~reg0   ; clk      ;
; N/A   ; None         ; 2.042 ns   ; rst     ; D[11]~reg0   ; clk      ;
; N/A   ; None         ; 2.042 ns   ; rst     ; D[12]~reg0   ; clk      ;
; N/A   ; None         ; 1.395 ns   ; encA    ; pre_encA     ; clk      ;
; N/A   ; None         ; 1.385 ns   ; mode[1] ; mode_init[1] ; clk      ;
; N/A   ; None         ; 1.346 ns   ; mode[0] ; mode_init[0] ; clk      ;
; N/A   ; None         ; 1.209 ns   ; rst     ; D[15]~reg0   ; clk      ;
; N/A   ; None         ; 1.159 ns   ; encB    ; pre_encB     ; clk      ;
+-------+--------------+------------+---------+--------------+----------+


+---------------------------------------------------------------------+
; tco                                                                 ;
+-------+--------------+------------+------------+-------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To    ; From Clock ;
+-------+--------------+------------+------------+-------+------------+
; N/A   ; None         ; 5.871 ns   ; D[8]~reg0  ; D[8]  ; clk        ;
; N/A   ; None         ; 5.853 ns   ; D[0]~reg0  ; D[0]  ; clk        ;
; N/A   ; None         ; 5.782 ns   ; D[12]~reg0 ; D[12] ; clk        ;
; N/A   ; None         ; 5.762 ns   ; D[11]~reg0 ; D[11] ; clk        ;
; N/A   ; None         ; 5.687 ns   ; D[1]~reg0  ; D[1]  ; clk        ;
; N/A   ; None         ; 5.486 ns   ; D[9]~reg0  ; D[9]  ; clk        ;
; N/A   ; None         ; 5.424 ns   ; D[15]~reg0 ; D[15] ; clk        ;
; N/A   ; None         ; 5.414 ns   ; D[6]~reg0  ; D[6]  ; clk        ;
; N/A   ; None         ; 5.406 ns   ; D[3]~reg0  ; D[3]  ; clk        ;
; N/A   ; None         ; 5.404 ns   ; D[5]~reg0  ; D[5]  ; clk        ;
; N/A   ; None         ; 5.389 ns   ; D[7]~reg0  ; D[7]  ; clk        ;
; N/A   ; None         ; 5.385 ns   ; D[2]~reg0  ; D[2]  ; clk        ;
; N/A   ; None         ; 5.282 ns   ; D[14]~reg0 ; D[14] ; clk        ;
; N/A   ; None         ; 4.584 ns   ; D[10]~reg0 ; D[10] ; clk        ;
; N/A   ; None         ; 4.584 ns   ; D[4]~reg0  ; D[4]  ; clk        ;
; N/A   ; None         ; 4.563 ns   ; D[13]~reg0 ; D[13] ; clk        ;
+-------+--------------+------------+------------+-------+------------+


+-----------------------------------------------------------------------------+
; th                                                                          ;
+---------------+-------------+-----------+---------+--------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To           ; To Clock ;
+---------------+-------------+-----------+---------+--------------+----------+
; N/A           ; None        ; -0.797 ns ; rst     ; D[12]~reg0   ; clk      ;
; N/A           ; None        ; -0.813 ns ; encB    ; pre_encB     ; clk      ;
; N/A           ; None        ; -0.823 ns ; rst     ; D[11]~reg0   ; clk      ;
; N/A           ; None        ; -0.847 ns ; rst     ; D[5]~reg0    ; clk      ;
; N/A           ; None        ; -0.862 ns ; rst     ; D[14]~reg0   ; clk      ;
; N/A           ; None        ; -0.863 ns ; rst     ; D[15]~reg0   ; clk      ;
; N/A           ; None        ; -0.869 ns ; rst     ; D[1]~reg0    ; clk      ;
; N/A           ; None        ; -0.870 ns ; rst     ; D[0]~reg0    ; clk      ;
; N/A           ; None        ; -0.898 ns ; rst     ; D[2]~reg0    ; clk      ;
; N/A           ; None        ; -0.898 ns ; rst     ; D[8]~reg0    ; clk      ;
; N/A           ; None        ; -0.898 ns ; rst     ; D[13]~reg0   ; clk      ;
; N/A           ; None        ; -0.903 ns ; rst     ; D[3]~reg0    ; clk      ;
; N/A           ; None        ; -1.000 ns ; mode[0] ; mode_init[0] ; clk      ;
; N/A           ; None        ; -1.039 ns ; mode[1] ; mode_init[1] ; clk      ;
; N/A           ; None        ; -1.049 ns ; encA    ; pre_encA     ; clk      ;
; N/A           ; None        ; -1.088 ns ; rst     ; D[4]~reg0    ; clk      ;
; N/A           ; None        ; -1.090 ns ; rst     ; D[6]~reg0    ; clk      ;
; N/A           ; None        ; -1.096 ns ; rst     ; D[10]~reg0   ; clk      ;
; N/A           ; None        ; -1.097 ns ; rst     ; D[7]~reg0    ; clk      ;
; N/A           ; None        ; -1.097 ns ; rst     ; D[9]~reg0    ; clk      ;
; N/A           ; None        ; -3.840 ns ; encA    ; D[15]~reg0   ; clk      ;
; N/A           ; None        ; -3.936 ns ; encB    ; D[1]~reg0    ; clk      ;
; N/A           ; None        ; -3.985 ns ; encB    ; D[15]~reg0   ; clk      ;
; N/A           ; None        ; -3.991 ns ; encA    ; D[1]~reg0    ; clk      ;
; N/A           ; None        ; -4.124 ns ; encA    ; D[11]~reg0   ; clk      ;
; N/A           ; None        ; -4.124 ns ; encA    ; D[12]~reg0   ; clk      ;
; N/A           ; None        ; -4.195 ns ; encB    ; D[3]~reg0    ; clk      ;
; N/A           ; None        ; -4.196 ns ; encB    ; D[2]~reg0    ; clk      ;
; N/A           ; None        ; -4.201 ns ; encB    ; D[6]~reg0    ; clk      ;
; N/A           ; None        ; -4.243 ns ; encB    ; D[11]~reg0   ; clk      ;
; N/A           ; None        ; -4.243 ns ; encB    ; D[12]~reg0   ; clk      ;
; N/A           ; None        ; -4.250 ns ; encA    ; D[3]~reg0    ; clk      ;
; N/A           ; None        ; -4.251 ns ; encA    ; D[2]~reg0    ; clk      ;
; N/A           ; None        ; -4.256 ns ; encA    ; D[6]~reg0    ; clk      ;
; N/A           ; None        ; -4.339 ns ; encB    ; D[4]~reg0    ; clk      ;
; N/A           ; None        ; -4.390 ns ; encB    ; D[14]~reg0   ; clk      ;
; N/A           ; None        ; -4.394 ns ; encA    ; D[4]~reg0    ; clk      ;
; N/A           ; None        ; -4.403 ns ; encB    ; D[7]~reg0    ; clk      ;
; N/A           ; None        ; -4.445 ns ; encA    ; D[14]~reg0   ; clk      ;
; N/A           ; None        ; -4.458 ns ; encA    ; D[7]~reg0    ; clk      ;
; N/A           ; None        ; -4.468 ns ; encB    ; D[9]~reg0    ; clk      ;
; N/A           ; None        ; -4.478 ns ; encB    ; D[5]~reg0    ; clk      ;
; N/A           ; None        ; -4.523 ns ; encA    ; D[9]~reg0    ; clk      ;
; N/A           ; None        ; -4.533 ns ; encA    ; D[5]~reg0    ; clk      ;
; N/A           ; None        ; -4.586 ns ; encB    ; D[10]~reg0   ; clk      ;
; N/A           ; None        ; -4.594 ns ; encB    ; D[13]~reg0   ; clk      ;
; N/A           ; None        ; -4.641 ns ; encA    ; D[10]~reg0   ; clk      ;
; N/A           ; None        ; -4.649 ns ; encA    ; D[13]~reg0   ; clk      ;
; N/A           ; None        ; -4.652 ns ; encB    ; D[8]~reg0    ; clk      ;
; N/A           ; None        ; -4.707 ns ; encA    ; D[8]~reg0    ; clk      ;
; N/A           ; None        ; -5.103 ns ; encA    ; D[0]~reg0    ; clk      ;
; N/A           ; None        ; -5.222 ns ; encB    ; D[0]~reg0    ; clk      ;
+---------------+-------------+-----------+---------+--------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Oct 12 09:44:29 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off read_encoder -c read_encoder
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 139.18 MHz between source register "mode_init[1]" and destination register "D[8]~reg0" (period= 7.185 ns)
    Info: + Longest register to register delay is 6.742 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y6_N0; Fanout = 4; REG Node = 'mode_init[1]'
        Info: 2: + IC(0.828 ns) + CELL(0.125 ns) = 0.953 ns; Loc. = LC_X6_Y6_N7; Fanout = 1; COMB Node = 'Add0~81'
        Info: 3: + IC(0.451 ns) + CELL(0.462 ns) = 1.866 ns; Loc. = LC_X6_Y6_N2; Fanout = 40; COMB Node = 'Add0~82'
        Info: 4: + IC(1.638 ns) + CELL(0.467 ns) = 3.971 ns; Loc. = LC_X2_Y7_N5; Fanout = 2; COMB Node = 'Add0~18'
        Info: 5: + IC(0.000 ns) + CELL(0.077 ns) = 4.048 ns; Loc. = LC_X2_Y7_N6; Fanout = 2; COMB Node = 'Add0~23'
        Info: 6: + IC(0.000 ns) + CELL(0.077 ns) = 4.125 ns; Loc. = LC_X2_Y7_N7; Fanout = 2; COMB Node = 'Add0~28'
        Info: 7: + IC(0.000 ns) + CELL(0.077 ns) = 4.202 ns; Loc. = LC_X2_Y7_N8; Fanout = 2; COMB Node = 'Add0~33'
        Info: 8: + IC(0.000 ns) + CELL(0.249 ns) = 4.451 ns; Loc. = LC_X2_Y7_N9; Fanout = 6; COMB Node = 'Add0~38'
        Info: 9: + IC(0.000 ns) + CELL(0.771 ns) = 5.222 ns; Loc. = LC_X3_Y7_N0; Fanout = 1; COMB Node = 'Add0~41'
        Info: 10: + IC(1.151 ns) + CELL(0.369 ns) = 6.742 ns; Loc. = LC_X1_Y7_N7; Fanout = 4; REG Node = 'D[8]~reg0'
        Info: Total cell delay = 2.674 ns ( 39.66 % )
        Info: Total interconnect delay = 4.068 ns ( 60.34 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.388 ns
            Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_18; Fanout = 21; CLK Node = 'clk'
            Info: 2: + IC(1.087 ns) + CELL(0.574 ns) = 2.388 ns; Loc. = LC_X1_Y7_N7; Fanout = 4; REG Node = 'D[8]~reg0'
            Info: Total cell delay = 1.301 ns ( 54.48 % )
            Info: Total interconnect delay = 1.087 ns ( 45.52 % )
        Info: - Longest clock path from clock "clk" to source register is 2.388 ns
            Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_18; Fanout = 21; CLK Node = 'clk'
            Info: 2: + IC(1.087 ns) + CELL(0.574 ns) = 2.388 ns; Loc. = LC_X6_Y6_N0; Fanout = 4; REG Node = 'mode_init[1]'
            Info: Total cell delay = 1.301 ns ( 54.48 % )
            Info: Total interconnect delay = 1.087 ns ( 45.52 % )
    Info: + Micro clock to output delay of source is 0.235 ns
    Info: + Micro setup delay of destination is 0.208 ns
Info: tsu for register "D[8]~reg0" (data pin = "encA", clock pin = "clk") is 6.948 ns
    Info: + Longest pin to register delay is 9.128 ns
        Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_93; Fanout = 7; PIN Node = 'encA'
        Info: 2: + IC(2.060 ns) + CELL(0.571 ns) = 3.339 ns; Loc. = LC_X6_Y6_N7; Fanout = 1; COMB Node = 'Add0~81'
        Info: 3: + IC(0.451 ns) + CELL(0.462 ns) = 4.252 ns; Loc. = LC_X6_Y6_N2; Fanout = 40; COMB Node = 'Add0~82'
        Info: 4: + IC(1.638 ns) + CELL(0.467 ns) = 6.357 ns; Loc. = LC_X2_Y7_N5; Fanout = 2; COMB Node = 'Add0~18'
        Info: 5: + IC(0.000 ns) + CELL(0.077 ns) = 6.434 ns; Loc. = LC_X2_Y7_N6; Fanout = 2; COMB Node = 'Add0~23'
        Info: 6: + IC(0.000 ns) + CELL(0.077 ns) = 6.511 ns; Loc. = LC_X2_Y7_N7; Fanout = 2; COMB Node = 'Add0~28'
        Info: 7: + IC(0.000 ns) + CELL(0.077 ns) = 6.588 ns; Loc. = LC_X2_Y7_N8; Fanout = 2; COMB Node = 'Add0~33'
        Info: 8: + IC(0.000 ns) + CELL(0.249 ns) = 6.837 ns; Loc. = LC_X2_Y7_N9; Fanout = 6; COMB Node = 'Add0~38'
        Info: 9: + IC(0.000 ns) + CELL(0.771 ns) = 7.608 ns; Loc. = LC_X3_Y7_N0; Fanout = 1; COMB Node = 'Add0~41'
        Info: 10: + IC(1.151 ns) + CELL(0.369 ns) = 9.128 ns; Loc. = LC_X1_Y7_N7; Fanout = 4; REG Node = 'D[8]~reg0'
        Info: Total cell delay = 3.828 ns ( 41.94 % )
        Info: Total interconnect delay = 5.300 ns ( 58.06 % )
    Info: + Micro setup delay of destination is 0.208 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.388 ns
        Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_18; Fanout = 21; CLK Node = 'clk'
        Info: 2: + IC(1.087 ns) + CELL(0.574 ns) = 2.388 ns; Loc. = LC_X1_Y7_N7; Fanout = 4; REG Node = 'D[8]~reg0'
        Info: Total cell delay = 1.301 ns ( 54.48 % )
        Info: Total interconnect delay = 1.087 ns ( 45.52 % )
Info: tco from clock "clk" to destination pin "D[8]" through register "D[8]~reg0" is 5.871 ns
    Info: + Longest clock path from clock "clk" to source register is 2.388 ns
        Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_18; Fanout = 21; CLK Node = 'clk'
        Info: 2: + IC(1.087 ns) + CELL(0.574 ns) = 2.388 ns; Loc. = LC_X1_Y7_N7; Fanout = 4; REG Node = 'D[8]~reg0'
        Info: Total cell delay = 1.301 ns ( 54.48 % )
        Info: Total interconnect delay = 1.087 ns ( 45.52 % )
    Info: + Micro clock to output delay of source is 0.235 ns
    Info: + Longest register to pin delay is 3.248 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X1_Y7_N7; Fanout = 4; REG Node = 'D[8]~reg0'
        Info: 2: + IC(1.794 ns) + CELL(1.454 ns) = 3.248 ns; Loc. = PIN_44; Fanout = 0; PIN Node = 'D[8]'
        Info: Total cell delay = 1.454 ns ( 44.77 % )
        Info: Total interconnect delay = 1.794 ns ( 55.23 % )
Info: th for register "D[12]~reg0" (data pin = "rst", clock pin = "clk") is -0.797 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.388 ns
        Info: 1: + IC(0.000 ns) + CELL(0.727 ns) = 0.727 ns; Loc. = PIN_18; Fanout = 21; CLK Node = 'clk'
        Info: 2: + IC(1.087 ns) + CELL(0.574 ns) = 2.388 ns; Loc. = LC_X7_Y7_N4; Fanout = 3; REG Node = 'D[12]~reg0'
        Info: Total cell delay = 1.301 ns ( 54.48 % )
        Info: Total interconnect delay = 1.087 ns ( 45.52 % )
    Info: + Micro hold delay of destination is 0.138 ns
    Info: - Shortest pin to register delay is 3.323 ns
        Info: 1: + IC(0.000 ns) + CELL(0.708 ns) = 0.708 ns; Loc. = PIN_3; Fanout = 17; PIN Node = 'rst'
        Info: 2: + IC(1.952 ns) + CELL(0.663 ns) = 3.323 ns; Loc. = LC_X7_Y7_N4; Fanout = 3; REG Node = 'D[12]~reg0'
        Info: Total cell delay = 1.371 ns ( 41.26 % )
        Info: Total interconnect delay = 1.952 ns ( 58.74 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 185 megabytes
    Info: Processing ended: Tue Oct 12 09:44:29 2021
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


