一、中文摘要 
描述一個使用 0.18 μm CMOS 技術的電容回
授結構，低相位雜訊、低功率損耗與面積尺
寸小之串疊差動式壓控振盪器。此壓控振盪
器的可操作頻率在 19.1GHz 到 20.9GHz 之
間，並且在 1MHz 的偏移下，具有-108.67 
dBc/Hz 的低相位雜訊。在頻率為 20.7GHz 的
輸出功率大約為-21.12dBm。FOM 為-186.2 
dBc/Hz 以及 PFTN 為-8.89dB。壓控振盪器在
只有 0.46 mm2 的晶片面積下，直流偏壓 1.8V
的功率消耗為 10.8 mW。 
Abstract 
A low phase noise, small power dissipation and 
small sized K-band cascode differential 
voltage-controlled oscillator (VCO) with 
capacitive feedback topology using 0.18 μm 
CMOS technology is described. The VCO 
operated can be tuned between 19.1 GHz and 
20.9 GHz and has low phase noise of -108.67 
dBc/Hz at a 1 MHz offset. The output power of 
the 20.7 GHz is about -21.12 dBm. The Figure 
of merit (FOM) is -186.2 dBc/Hz and the 
power-frequency tuning-normalized figure-of- 
merit (PFTN) is -8.89 dB. The power 
consumption of the VCO was 10.8 mW from a 
1.8 V power supply with only 0.46 mm2 chip 
area. 
二、前言 
隨著無線通訊迅速發展，使得通訊產業成為
各方研發的重點，這幾年當中，我們發現矽
射頻元件具有製程較簡單、電路密度高、低
成本以及低功率的特性，因此成為 IC 設計者
的一大挑戰，由於電腦技術與通訊技術的結
合與 CMOS 製程技術的成熟，使得電路更加
積體化，在早期，一開始為軍事與政府使用，
舉例來說，在戰爭時，軍艦為了要知道潛艇
位置所研發出來的聲納，還有為了知道       
敵機行蹤的雷達，通訊兵所使用的對講機
等，都是因為當時的需求而研發的產物，隨
著時代的變遷，戰爭的減少，人們的需求亦
有所不同，漸漸的取而代之的是便利性的商
品，隨著 2002 年美國聯邦通訊委員會 (FCC) 
核准將其應用於商業上，許多軍事產物所延
伸的商品越來越多元化，像是手機，GPS，
無線網路等，雖然用途不一樣，但是原理卻
是相同的，如何把無線通訊的架構，應用在
充滿著人性化的商品上，是我們目前所需要
探討的。 
圖一所示之射頻收發機(transceiver)，它所包
含的區塊，例如：低雜訊放大器(LNA)，混
波器 (Mixer)，壓控振盪器 (VCO)，濾波器
(Filter)，功率放大器(PA)，中頻放大器(IF 
Amplifier)…等，在自然界中，雜訊與訊號是
共存的，我們無法完全的濾除雜訊，只能朝
著抑制雜訊的方向著手，所以，當訊號經由
天線接收後，首先會經過低雜訊放大器，它
的主要功能為，放大訊號，抑制雜訊，之後
它會經過混波器，使得 LNA 與振盪器進行混
波的動作，將訊號整個降頻，再來就是由 IF 
Amplifier 做訊號放大，之後再經過濾波器的
關卡，最後由 ADC 將類比訊號轉成數位訊
號，如此才可確保訊號不會失真，相對的，
當我們希望將訊號發射出去，它必須經過
DAC->Filter->IF Amplifier->Mixer->PA，其中
壓控振盪器(VCO)如圖一所示，它是藉由改
變電壓調整振盪器的輸出頻率來選擇不同頻
道之訊號作為升降頻之用，並提供系統一個
穩定且純淨的訊號源，以避免傳送的信號在
升降頻的過程中造成訊號失真   
 
圖一 射頻前端電路架構圖 
三、研究目的 
現今在射頻領域的振盪器中常採用的振盪方
式有兩種，其一為環形振盪器（ Ring 
 架構分析 
此電路為使用 0.18μm 製程、操作頻率設計在
20GHz 的 LC 諧振之串疊差動 VCO 架構。電
路架構是由串疊差動振盪器與電容回授所組
成。串疊差動是以負轉導電路的方式改善
VCO 的相位雜訊以及降低功率損耗；電容回
授則是被用來定義振盪頻率。上述此兩種方
法可以達到低雜訊、高輸出功率與寬頻操作
範圍之目的。 
A. 串疊差動電路 
其半電路與小訊號模型如圖四所示，M1 為輸
入電晶體，M3 為疊在 M1 上之共閘極組態電
晶體。此串疊放大器電壓增益的公式如下： 
 
其中，gm1 為 M1 的轉導值、Qin 為輸入電路的
Q 值、gm,eff 為放大器有效轉導值、GT為包含
M3 與等效並聯電感 L1 之總電導、GP 為包含
在 GT下之電感電導、RS為 L1之串聯等效電
阻、Q 為電感的品值因子以及 CT為在 M3汲
極端的總電容。 
 
圖四 串疊差動VCO之 (a)半電路圖 (b)小訊
號模型 
C3 與 Cgs3 的負電導值為 
 
因此，在 M3 汲極端的總電導為 
 
當 GT降低時，AV和 Q 值會增加，所以相位
雜訊會因電壓增益與品值因子的增加而變
好。 
B. 電容回授 
電容回授是由 C1 與 CT 組成的，包含壓控電
容 CV1。拿掉 M3 串疊的小訊號模型如圖五。
組成電容回授的架構與 Colpitts oscillator 相
似，振盪頻率與 loop gain 如下 
 
相位雜訊可以藉由使用電容回授的架構來改
進，然而，過大的 C2/C1 值會降低 VCO 的振
盪頻率。因此，在高頻設計時，振盪頻率與
相位雜訊就必須有所取捨。 
 
圖五 電容回授電路之小訊號模型 
由上述的 A 與 B 可知，我們利用串疊差動架
構與電容回授的技術可以實現在高頻操作、
低雜訊且高增益的特性。 
同時，我們也參考了其他 paper 的架構，選
取其優點，改善其缺點，最後發現，在電晶
體 M6 與 M7 之間加入一個電感 L3，如圖六所
五、VCO 模擬結果 
 Pre-layout Simulation Post-layout Simulation 
Tuning 
Range 
  
Phase 
Noise 
 
Vout 
 
 Pre-layout Simulation Post-layout Simulation 
Tuning Range (GHz) 18.80~20.76 GHz 18.43~20.32 GHz 
Phase noise (dBc/MHz) -116.090 dB/MHz -115.697 dB/MHz 
六、量測結果 
VCO 電路 layout 與下線晶片之微影照片，如
圖十一所示，晶片尺寸為 0.608 ×  0.753 
mm2。在直流偏壓 1.8V 下，VCO 總功率消
耗為 10.8 mW；tuning range 從 19.1GHz 到
20.9GHz，如圖十二所示，電壓變化為 0 ~ 
4V，有 1.8GHz (8.7%)的可調動範圍；output 
spectrum 如圖十三，中心頻率 20.7GHz 時，
輸出功率為-21.12dBm；controlled voltage 為
2.75V 時，量到相位雜訊有 1MHz 的偏移，
因此，在中心頻率 20.7GHz 時，相位雜訊為 
-108.67dBc/Hz，如圖十四所示。另外還有兩
個比較 VCO 效能的重要參數，分別為 figure 
of merit (FOM) 與 power-frequency 
tuning-normalized figure-of-merit (PFTN)，定
義分別如下： 
 
其中，L{foffset}為 offset frequency foffset的相位
[2] Y. A. Eken, and J. P. Uyemura, “A 5.9-GHz 
voltage-controlled ring oscillator in 0.18 μ m 
CMOS,” in IEEE J. Solid-State Circuits, Vol. 39, No. 
1, pp. 230-233, Jan. 2004. 
[3] D. Ozis, N. M. Neihart, and D. J. Allstot, 
“Differential VCO and passive frequency doubler in 
0.18 mm CMOS for 24 GHz applications,” in IEEE 
RF IC Symp. Dig., 2006. 
[4] S. Ko, J.-G. Kim, T. Song, E. Yoom, and S. Hong, “20 
GHz integrated CMOS frequency sources with a 
quadrature VCO using transformers,” in IEEE RF IC 
Symp. Dig., 2004. 
[5] A. W.L. Ng, G. C.T. Leung, K.-C. Kwok, L. L.K. 
Leung, H. C. Luong, “A1V 24GHz 17.5mW PLL in 
0.18 μm CMOS,” International Solid-State Circuits, 
session 8, pp. 158-160, Feb. 2005. 
[6] H. H. Hsieh and L. H. Lu, “A Low-Phase-Noise 
K-Band CMOS VCO,” in IEEE Microwave & 
Wireless Components Lett., Vol. 16, No. 10, pp. 
552-554, Oct. 2006. 
[7] D. Leenaerts, C. Dijkmans, and M. Thompson, “A 
0.18 μm CMOS 2.45GHz, low-power quadrature 
VCO with 15 % tuning range,” in IEEE RF IC Symp. 
Dig., pp. 67-70, 2002. 
[8] J. Bhattacharjee, D. Mukherjee, E. Gebara, S. 
Nuttinck, and J. Laskar, “A 5.8 GHz fully integrated 
low power low phase noise CMOS LC VCO for 
WLAN applications,” in IEEE MTT-S Int. Microwave 
Symp. Dig., 2002, pp. 585-588. 
[9] N. J. Oh, and S.-G. Lee, “11-GHz CMOS differential 
VCO with backgate transformer feedback,” in IEEE 
Microwave & Wireless Components Lett., Vol. 15, No. 
11, pp. 733-735, Oct. 2005. 
[10] H. Krishnaswamy and H. Hashemi, “A 26 GHz 
coplanar stripline-based current sharing CMOS 
oscillator,” in IEEE RF IC Symp. Dig., 2005. 
[11] T.-P. Wang, R.-L. Liu, H.-Y. Chang, L.-H. Lu, and 
H. Wang, “A 22-GHz push-push CMOS oscillator 
using micromachined inductors, “IEEE Microwave & 
Wireless Components Lett., Vol. 15, No. 12, pp. 
7859-861, Dec. 2005. 
[12] R. Aparicio and A. Hajimiri, “Circular-geometry 
oscillators,” in IEEE Int. Solid-State Circuit Conf. 
(ISSCC) Dig. Tech., pp. 378-379, 2004. 
[13] H. L. Kao, A. Chin, J. M. Lai, C. F. Lee, K. C. 
Chiang and S. P. McAlister, “Modeling RF 
MOSFETs after electrical stress using low noise 
microstrip line layout,” in IEEE RF IC Symp. Dig., 
2005, pp.157-160. 
[14] H. L. Kao, A. Chin, B. F. Hung, J. M. Lai, C. F. 
Lee, M.-F. Li, G. S. Samudra, C. Zhu, Z. L. Xia and J. 
F. Kang, “Strain-induced very low noise RF 
MOSFETs on flexible plastic substrate,” in Symp. on 
VLSI Tech., 2005, pp. 160-161. 
[15] D. S. Yu, K. T. Chan, A. Chin, S. P. McAlister, C. 
Zhu, M. F. Li, and D.-L. Kwong, “Narrow-Band 
Band-pass Filters on Silicon Substrates at 30 GHz,” 
in IEEE MTT-S Int. Microwave Symp. Dig., 2004, vol. 
3, pp. 1467-1470. 
[16] K. T. Chan, A. Chin, S. P. McAlister, C. Y. Chang, 
V. Liang, J. K. Chen, S. C. Chien, D. S. Duh, and W. 
J. Lin, “Low RF loss and noise of transmission lines 
on Si substrates using an improved ion implantation 
process,” in IEEE MTT-S Int. Microwave Symp. Dig., 
2003, vol. 2, pp. 963-966. 
[17] K. T. Chan, A. Chin, C. M. Kwei, D. T. Shien, and 
W. J. Lin “Transmission line noise from Standard and 
proton-implanted Si,” in IEEE MTT-S Int. Microwave 
Symp. Dig., 2001, vol. 2, pp. 763-766. 
[18] C.-Y. Wu and S.-Y. Hsiao, “The Design of a 3-V 
900 MHz CMOS Bandpass Amplifier,” in IEEE J. 
Solid-State Circuits, Vol. 32, No. 2, pp. 159-168, Feb. 
1997. 
[19] D. Baek, T. Song, E. Yoon, Member, IEEE, and S. 
Hong, Member, IEEE, “8-GHz CMOS Quadrature 
VCO Using Transformer-Based LC Tank,” in IEEE 
Microwave and Wireless Components Letters, Vol. 13, 
No. 10, Oct. 2003 
[20] Seok-Ju, So-Bong Shin, Hyung-Chul Choi, and 
Sang-Gug Lee, “A 1mW current-reuse CMOS 
differential LC-VCO with low phase noise,” IEEE Int. 
Solid-State Circuits Conf. Dig. Tech. Papers, Vol. 1, 
pp. 540-616, Feb. 2005. 
[21] S. Lo and S. Hong, “Noise Property of a 
Quadrature Balanced VCO,”in IEEE Microwave and 
Wireless Components Letters, vol. 15, no. 10, 
pp.673–675, Oct. 2005. 
[22] Ho Suk Kang, Sang Geun Lee,and Chul Soon Park, 
“A Low LO Power Mixer Utilizing the Body Effect,” 
IEEE Microwave and Wireless Components Letters. 
Vol. 17, No. 11, Nov. 2007 
八、附錄 
所發表之相關論文: (如附件) 
[1] C. M. Yang, H. L. Kao, Y. C. Chang, M. T. Chen, H. 
M. Chang and C. H. Wu, "A Low Phase Noise 20 
GHz Voltage Control Oscillator using 0.18-μm 
CMOS Technology," in IEEE Symposium on Design 
and Diagnostics of Electronic Circuits and Systems 
(DDECS) , April 2010. 
[2] Hsuan-ling Kao, S. P. Shih, Y. C. Lee, and C. Y. Ke, 
" A Wide Tuning Range and Low Phase Noise 20 
GHz 0.18-μm CMOS Voltage Control Oscillator,"    
was submitted to IEE Electronics Letters (EL), 2010. 
 
九、計畫成果自評 
根據計畫流程部分，我們已經針對 VCO 電路模擬以
及電路製作量測，並且擁有良好特性，因此對 VCO
部分已經全部完成，但由於一年時間不夠將
transformer 建立其 model 因此先採用電感來製作，因
此希望未來有機會能夠持續完成。 
 
發表的論文主要在第一天 session 5B 的學生論文的部份，如下表所示。 
Wednesday, 14/04/2010 
8:45am 
-  
9:15am 
Opening Session 
Chair: Andreas Steininger 
9:15am 
-  
10:00am 
Keynote Presentation I 
Chair: Zdeněk Kotásek 
Self-Repairing and Tuning Reconfigurable Electronics for Space 
Didier Keymeulen, Jet Propulsion Laboratory California Institute of Technology 
10:00am 
-  
10:55am 
Poster 1: Poster Session I and Coffee Break 
10:55am 
-  
11:55am 
Session 1A: Advanced Applications of FPGAs 
Chair: Martin Daněk 
Session 1B: Defect/Fault Tolerance and Evaluation
Chair: Walter Anheier 
12:00pm 
-  
1:00pm 
Session 2A: Analog/Mixed, RF Design and Test 
Chair: Viera Stopjaková 
Session 2B: Dependable Systems, 
Reconfiguration and Reliable Operations 
Chair: Hana Kubátová 
1:00pm 
-  
2:30pm 
Lunch 
2:30pm 
-  
4:00pm 
Session 3A: Embedded Tutorial I 
Chair: Karel Vlček 
Session 3B: Embedded Tutorial II 
Chair: Edward Hrynkiewicz 
4:00pm 
-  
4:45pm 
Student Poster: Student Poster Session and Coffee Break 
4:45pm 
-  
5:45pm 
Session 4A: Methods in SoC Design 
Chair: Matteo Sonza Reorda 
Session 4B: Student Papers 
Chair: Tomasz Garbolino 
5:50pm 
-  
6:50pm 
Session 5A: Nano-Scale Integration and DFT 
Chair: Bruno Rouzeyre 
Session 5B: Student Papers 
Chair: Richard Růžička 
This session ends at 18:35. 
7:30pm 
-  
11:00pm 
Banquet 
 
Session  
Session 5B: Student Papers 
Time: Wednesday, 14/04/2010: 5:50pm - 6:50pm 
Session Chair: Richard Růžička 
This session ends at 18:35. 
 
Presentations  
Modern Fault Tolerant Architectures Based on Partial Dynamic Reconfiguration in FPGAs 
Martin Straka, Jan Kastil, Zdenek Kotasek 
Brno University of Technology, Czech Republic 
Testing Analog Electronic Circuits using N-terminal Network 
Piotr Kyziol, Jerzy Rutkowski, Damian Grzechca 
Silesian University, Poland 
A Low Phase Noise 20 GHz Voltage Control Oscillator using 0.18-um CMOS Technology 
C. M. Yang1, Hsuan-ling Kao1, Y. C. Chang1, M. T. Chen1, H. M. Chang2, C. H. Wu2 
報告完畢後與當場次的主持人合影留念照。 
 
本次會議台灣除了長庚大學外也有中央大學與台北大學的教授參加，而本次會議長庚大學是口
頭報告，中央與台北大學都是 poster。一到會場，便可發現一群一群的國外學著此起彼落的在討論
論文相關的問題。每位學著都積極參予會場的報告，並勇於提出問題互相討論。參加完這個會議後，
讓我覺得國外的研究風氣相當積極，讓我收穫最大的就是感覺到國外學著積極作研究的態度和彼此
互相討論的風氣。我覺得這是相當重要的。至於報告內容，雖然已事與學生準備多次，因此被沒有
太大問題，但是因為學生第一次出席國際會議採用外語難免有點緊張，所幸，被問到的問題還能簡
單的回答。所以我覺得應該積極參與國際會議並與國外學著互相討論，以增自己研究水準。 
除此之外，亦結識一些國外的研究學者，在直接與國外學者面對面互動與討論時，亦感受到許
多不同的觀點與研究精神，並獲取一些有用的資訊及指教，也讓自己看見世界上更廣的一片天，這
對於國際交流是有幫助的，同時也相信對未來研究工作的進行相當有幫助。除此之外，也深深覺得
雖然目前國內學界在期刊論文數量方面已有長足進步，名列世界前茅，然對於 RFIC，MTTS，VLSI，
IEDM 等具權威性之國際會議，參與仍嫌不足，論文數量遠不及美日工業界，因此國內更應該鼓勵
研究人員參與國際會議並發表國際期刊，將有助於提升我們的研究水準。 
 
三、考察參觀活動(無是項活動者省略) 
無。 
 
四、建議 
首先感謝國科會補助敝人到國外發表論文的用心；非常感謝貴單位能夠通過補助參與此次國際
研討會往返捷克之機票、生活費與註冊費，這種對學術發展的實質協助，使此次參與會議所得非常
無研發成果推廣資料 
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
本計畫設計多頻段之電感以節省電感之面積並改變矽基板之厚度有效改善被動
元件電感之 Q-factor 達 31%，已在國際會議 ISSSE 發表此結果並獲得學生最佳
論文獎(107 篇學生論文，37 個候選人，得獎者僅 3人): H. M. Chang, H. L. Kao, 
S. P. Shih, Y. C. Lee, C. Y. Ke, L. C. Chang, C. H. Wu,Jeffrey S. Fu, 
Nemai C. Karmakar ＇＇Improvement the Q-factor of Multi-Band Inductor 
with 90 um Silicon Substrate on Plastic,＇＇ in International Symposium 
on Signals,Systems and Electronics (ISSSE), September 2010 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
