
| **Type**   | **Abstraction Level** | **Use Cases**                            | **Advantages**                    | **Disadvantages**                 |
| ---------- | --------------------- | ---------------------------------------- | --------------------------------- | --------------------------------- |
| Behavioral | High                  | Algorithm design and testing             | Fast to write and understand      | Not hardware-specific             |
| Structural | Low                   | Hardware design with reusable components | Matches hardware implementation   | Tedious for large designs         |
| Dataflow   | Medium                | Combinational circuit design             | Compact and clear for logic flows | Not ideal for sequential designs  |
| Mixed      | Varies                | Flexible designs combining styles        | Combines the best of both worlds  | Can be harder to manage/debug     |
| RTL        | Medium-Low            | Synthesis-ready sequential designs       | Focused on clocked hardware       | Requires careful clock management |
| Gate-Level | Lowest                | Detailed gate-level verification         | Exact hardware representation     | Very tedious and not scalable     |

Základní vlastnosti jazyka VHDL:
- slouží pro syntézu, implementaci, simulaci a modelování logických obvodů
- není to programovácí jazyk, spíše popisuje

3 způsoby popisu logických obvodů:
1. Behaviorální popis - model chování obvodu (Behaviour = chování)
2. Dataflow popis (RTL=Register Transfer Level) - model činnosti obvodu 
3. Strukturální popis - model zapojení obvodu

1. Behaviorální popis 
	- Princip: 
		- Popisujeme co je na výstupu obvodu při daných vstupních hodnotách 
	- Výhody:
		- Nemusíme vymejšlet a minimalizovat funkce
		- Popíšeme tabulkou nějaký obvod
	- Nevýhody:
		- Syntetizátor vaří podle sebe
		- Prakticky žádná možnost konfigurace jak to syntetizátor z hradel postaví
	
2. Dataflow popis (RTL)
	- Princip:
		- RTL = Register transfer level = Modelujeme na úrovni registrů
		- Registry propojujeme pomocí logických obvodů
	- Výhody:
		- Menší šance že si syntetizátor vymyslí nějakou kravinu
		- Máme větší kontrolu nad konkrétníma funkcema
		- Jednoduší implementace změny obvodu
	- Nevýhody:
		- Víme jaké hradla (log. funkce) jsou použity, ale nevíme jak je fyzicky syntetizátor implementoval (z nandů, norů ?...)
	
3. Strukturální popis
	- Princip:
		- Složíme daný problém s konkrétních hradel (NAND, NOR)
		- Propojíme jednotlivé vstupy a výstupy pomocí signálů
	- Výhody:
		- Známe přesné zapojení
		- Syntetizátor jen generuje netlist (seznam hradel se zapojením)
	- Nevýhody:
		- Neflexibilní
		- Pokud chceme upravit funkčnost musíme složitě přepojovat obvod
	
VHDL - Sekvenční vs. paralelní prostředí:
- VHDL je defaultně paralelní prostředí
- Pro zapisování sekvenčního kódu se využívá proces
- Při vzájemném propojení paralel. a sekv. -> pozor na časování

Sekvenční (sequential) prostředí
- Princip:
	- Příkazy se vykonávají jeden po druhém
Paralelní (concurrent) prostředí
- Princip:
	- Všechno se vykonává naráz
	- Fyzicky jsou hradla propojená mezi sebou


Struktura VHDL kódu:
```vhdl 
library IEEE; -- deklarace použitých knihoven (viz dále) 

entity test is 
-- deklarace entity a jejích portů (viz dále) 
end test; 

architecture Behavioral of test is 
-- sem zapisujeme tzv. architekturu entity 
-- také zde deklarujeme signály, konstanty… 

component test2 -- pokud využíváme komponenty, deklarujeme zde end component; 
begin 
-- vlastní VHDL kód architektury 
end Behavioral;
```

Základní pojmy - entita, komponenta, architektura, proces, port:

Entita:
- představuje výsledný navržený obvod
- název + porty (in, out)
Komponenta:
- Entita můžr být složena z menších bloků
- je to taky entita akorát je to menší funkční blok
Architektura
- Definujem jaký popis použijem: Behavioral, RTL, Structural
- pro nějakou entitu
Proces:
- Slouží jako škatule na sekvenční příkazy
Port:
- Rozhraní, pomocí kterého entita komunikuje
- Typy: port in, port out, port buffer, port inout