
# NC-Sim Command File
# TOOL:	ncsim(64)	12.10-p001
#
#
# You can restore this configuration with:
#
#      irun -access +rwc ../../rtl/data_memory_controll/data_memory_controll.v ../../fpga/rtl/MT48LC8M16A2.v ../ver/data_memory_controller_tb.v -s -input /proj/hercules/work/linton/dlx/udlx-verilog/sim/run/memory_controll.tcl
#

set tcl_prompt1 {puts -nonewline "ncsim> "}
set tcl_prompt2 {puts -nonewline "> "}
set vlog_format %h
set vhdl_format %v
set real_precision 6
set display_unit auto
set time_unit module
set heap_garbage_size -200
set heap_garbage_time 0
set assert_report_level note
set assert_stop_level error
set autoscope yes
set assert_1164_warnings yes
set pack_assert_off {}
set severity_pack_assert_off {note warning}
set assert_output_stop_level failed
set tcl_debug_level 0
set relax_path_name 1
set vhdl_vcdmap XX01ZX01X
set intovf_severity_level ERROR
set probe_screen_format 0
set rangecnst_severity_level ERROR
set textio_severity_level ERROR
set vital_timing_checks_on 1
set vlog_code_show_force 0
set assert_count_attempts 1
set tcl_all64 false
set tcl_runerror_exit false
set assert_report_incompletes 1
set show_force 1
set force_reset_by_reinvoke 0
set tcl_relaxed_literal 0
set probe_exclude_patterns {}
alias . run
alias iprof profile
alias quit exit
database -open -shm -into waves.shm waves -default
probe -create -database waves data_memory_controller_tb.memory_controll.row_address data_memory_controller_tb.memory_controll.next_state data_memory_controller_tb.memory_controll.state
probe -create -database waves data_memory_controller_tb.clk data_memory_controller_tb.data_addr data_memory_controller_tb.data_in data_memory_controller_tb.data_out data_memory_controller_tb.data_rd_en data_memory_controller_tb.data_wr_en data_memory_controller_tb.dram_addr data_memory_controller_tb.dram_ba data_memory_controller_tb.dram_cas_n data_memory_controller_tb.dram_cke data_memory_controller_tb.dram_clk data_memory_controller_tb.dram_cs_n data_memory_controller_tb.dram_dq data_memory_controller_tb.dram_dq_in data_memory_controller_tb.dram_dq_out data_memory_controller_tb.dram_dqm data_memory_controller_tb.dram_ras_n data_memory_controller_tb.dram_we_n data_memory_controller_tb.rst_n
probe -create -database waves data_memory_controller_tb.memory_controll.clk data_memory_controller_tb.memory_controll.dram_clk data_memory_controller_tb.memory_controll.data_addr data_memory_controller_tb.memory_controll.data_in data_memory_controller_tb.memory_controll.data_out data_memory_controller_tb.memory_controll.data_rd_en data_memory_controller_tb.memory_controll.data_wr_en data_memory_controller_tb.memory_controll.dram_addr data_memory_controller_tb.memory_controll.dram_ba data_memory_controller_tb.memory_controll.dram_cas_n data_memory_controller_tb.memory_controll.dram_cke data_memory_controller_tb.memory_controll.dram_cs_n data_memory_controller_tb.memory_controll.dram_dq_in data_memory_controller_tb.memory_controll.dram_dq_out data_memory_controller_tb.memory_controll.dram_dqm data_memory_controller_tb.memory_controll.dram_ras_n data_memory_controller_tb.memory_controll.dram_we_n data_memory_controller_tb.memory_controll.rst_n data_memory_controller_tb.memory_controll.count_sdram data_memory_controller_tb.sdram_memory_1.Bank0 data_memory_controller_tb.sdram_memory_2.Bank0 data_memory_controller_tb.sdram_memory_2.A10_precharge data_memory_controller_tb.sdram_memory_2.Act_b0 data_memory_controller_tb.sdram_memory_2.Act_b1 data_memory_controller_tb.sdram_memory_2.Act_b2 data_memory_controller_tb.sdram_memory_2.Act_b3 data_memory_controller_tb.sdram_memory_2.Active_enable data_memory_controller_tb.sdram_memory_2.Addr data_memory_controller_tb.sdram_memory_2.Aref_enable data_memory_controller_tb.sdram_memory_2.Auto_precharge data_memory_controller_tb.sdram_memory_2.B0_row_addr data_memory_controller_tb.sdram_memory_2.B1_row_addr data_memory_controller_tb.sdram_memory_2.B2_row_addr data_memory_controller_tb.sdram_memory_2.B3_row_addr data_memory_controller_tb.sdram_memory_2.Ba data_memory_controller_tb.sdram_memory_2.Bank data_memory_controller_tb.sdram_memory_2.Bank_addr data_memory_controller_tb.sdram_memory_2.Bank_precharge data_memory_controller_tb.sdram_memory_2.Burst_counter data_memory_controller_tb.sdram_memory_2.Burst_length_1 data_memory_controller_tb.sdram_memory_2.Burst_length_2 data_memory_controller_tb.sdram_memory_2.Burst_length_4 data_memory_controller_tb.sdram_memory_2.Burst_length_8 data_memory_controller_tb.sdram_memory_2.Burst_length_f data_memory_controller_tb.sdram_memory_2.Burst_term data_memory_controller_tb.sdram_memory_2.Cas_latency_2 data_memory_controller_tb.sdram_memory_2.Cas_latency_3 data_memory_controller_tb.sdram_memory_2.Cas_n data_memory_controller_tb.sdram_memory_2.Cke data_memory_controller_tb.sdram_memory_2.CkeZ data_memory_controller_tb.sdram_memory_2.Clk data_memory_controller_tb.sdram_memory_2.Col data_memory_controller_tb.sdram_memory_2.Col_addr data_memory_controller_tb.sdram_memory_2.Col_brst data_memory_controller_tb.sdram_memory_2.Col_temp data_memory_controller_tb.sdram_memory_2.Command data_memory_controller_tb.sdram_memory_2.Count_precharge data_memory_controller_tb.sdram_memory_2.Cs_n data_memory_controller_tb.sdram_memory_2.Data_in_enable data_memory_controller_tb.sdram_memory_2.Data_out_enable data_memory_controller_tb.sdram_memory_2.Debug data_memory_controller_tb.sdram_memory_2.Dq data_memory_controller_tb.sdram_memory_2.Dq_chk data_memory_controller_tb.sdram_memory_2.Dq_dqm data_memory_controller_tb.sdram_memory_2.Dq_reg data_memory_controller_tb.sdram_memory_2.Dqm data_memory_controller_tb.sdram_memory_2.Dqm_reg0 data_memory_controller_tb.sdram_memory_2.Dqm_reg1 data_memory_controller_tb.sdram_memory_2.MRD_chk data_memory_controller_tb.sdram_memory_2.Mode_reg data_memory_controller_tb.sdram_memory_2.Mode_reg_enable data_memory_controller_tb.sdram_memory_2.Pc_b0 data_memory_controller_tb.sdram_memory_2.Pc_b1 data_memory_controller_tb.sdram_memory_2.Pc_b2 data_memory_controller_tb.sdram_memory_2.Pc_b3 data_memory_controller_tb.sdram_memory_2.Prech_enable data_memory_controller_tb.sdram_memory_2.Prev_bank data_memory_controller_tb.sdram_memory_2.RAS_chk0 data_memory_controller_tb.sdram_memory_2.RAS_chk1 data_memory_controller_tb.sdram_memory_2.RAS_chk2 data_memory_controller_tb.sdram_memory_2.RAS_chk3 data_memory_controller_tb.sdram_memory_2.RCD_chk0 data_memory_controller_tb.sdram_memory_2.RCD_chk1 data_memory_controller_tb.sdram_memory_2.RCD_chk2 data_memory_controller_tb.sdram_memory_2.RCD_chk3 data_memory_controller_tb.sdram_memory_2.RC_chk0 data_memory_controller_tb.sdram_memory_2.RC_chk1 data_memory_controller_tb.sdram_memory_2.RC_chk2 data_memory_controller_tb.sdram_memory_2.RC_chk3 data_memory_controller_tb.sdram_memory_2.RFC_chk data_memory_controller_tb.sdram_memory_2.RP_chk0 data_memory_controller_tb.sdram_memory_2.RP_chk1 data_memory_controller_tb.sdram_memory_2.RP_chk2 data_memory_controller_tb.sdram_memory_2.RP_chk3 data_memory_controller_tb.sdram_memory_2.RRD_chk data_memory_controller_tb.sdram_memory_2.RW_interrupt_bank data_memory_controller_tb.sdram_memory_2.RW_interrupt_counter data_memory_controller_tb.sdram_memory_2.RW_interrupt_read data_memory_controller_tb.sdram_memory_2.RW_interrupt_write data_memory_controller_tb.sdram_memory_2.Ras_n data_memory_controller_tb.sdram_memory_2.Read_enable data_memory_controller_tb.sdram_memory_2.Read_precharge data_memory_controller_tb.sdram_memory_2.Row data_memory_controller_tb.sdram_memory_2.Sys_clk data_memory_controller_tb.sdram_memory_2.WR_chkm data_memory_controller_tb.sdram_memory_2.We_n data_memory_controller_tb.sdram_memory_2.Write_burst_mode data_memory_controller_tb.sdram_memory_2.Write_enable data_memory_controller_tb.sdram_memory_2.Write_precharge data_memory_controller_tb.memory_controll.sdram_command data_memory_controller_tb.sdram_memory_1.A10_precharge data_memory_controller_tb.sdram_memory_1.Act_b0 data_memory_controller_tb.sdram_memory_1.Act_b1 data_memory_controller_tb.sdram_memory_1.Act_b2 data_memory_controller_tb.sdram_memory_1.Act_b3 data_memory_controller_tb.sdram_memory_1.Active_enable data_memory_controller_tb.sdram_memory_1.Addr data_memory_controller_tb.sdram_memory_1.Aref_enable data_memory_controller_tb.sdram_memory_1.Auto_precharge data_memory_controller_tb.sdram_memory_1.B0_row_addr data_memory_controller_tb.sdram_memory_1.B1_row_addr data_memory_controller_tb.sdram_memory_1.B2_row_addr data_memory_controller_tb.sdram_memory_1.B3_row_addr data_memory_controller_tb.sdram_memory_1.Ba data_memory_controller_tb.sdram_memory_1.Bank data_memory_controller_tb.sdram_memory_1.Bank_addr data_memory_controller_tb.sdram_memory_1.Bank_precharge data_memory_controller_tb.sdram_memory_1.Burst_counter data_memory_controller_tb.sdram_memory_1.Burst_length_1 data_memory_controller_tb.sdram_memory_1.Burst_length_2 data_memory_controller_tb.sdram_memory_1.Burst_length_4 data_memory_controller_tb.sdram_memory_1.Burst_length_8 data_memory_controller_tb.sdram_memory_1.Burst_length_f data_memory_controller_tb.sdram_memory_1.Burst_term data_memory_controller_tb.sdram_memory_1.Cas_latency_2 data_memory_controller_tb.sdram_memory_1.Cas_latency_3 data_memory_controller_tb.sdram_memory_1.Cas_n data_memory_controller_tb.sdram_memory_1.Cke data_memory_controller_tb.sdram_memory_1.CkeZ data_memory_controller_tb.sdram_memory_1.Clk data_memory_controller_tb.sdram_memory_1.Col data_memory_controller_tb.sdram_memory_1.Col_addr data_memory_controller_tb.sdram_memory_1.Col_brst data_memory_controller_tb.sdram_memory_1.Col_temp data_memory_controller_tb.sdram_memory_1.Command data_memory_controller_tb.sdram_memory_1.Count_precharge data_memory_controller_tb.sdram_memory_1.Cs_n data_memory_controller_tb.sdram_memory_1.Data_in_enable data_memory_controller_tb.sdram_memory_1.Data_out_enable data_memory_controller_tb.sdram_memory_1.Debug data_memory_controller_tb.sdram_memory_1.Dq data_memory_controller_tb.sdram_memory_1.Dq_chk data_memory_controller_tb.sdram_memory_1.Dq_dqm data_memory_controller_tb.sdram_memory_1.Dq_reg data_memory_controller_tb.sdram_memory_1.Dqm data_memory_controller_tb.sdram_memory_1.Dqm_reg0 data_memory_controller_tb.sdram_memory_1.Dqm_reg1 data_memory_controller_tb.sdram_memory_1.MRD_chk data_memory_controller_tb.sdram_memory_1.Mode_reg data_memory_controller_tb.sdram_memory_1.Mode_reg_enable data_memory_controller_tb.sdram_memory_1.Pc_b0 data_memory_controller_tb.sdram_memory_1.Pc_b1 data_memory_controller_tb.sdram_memory_1.Pc_b2 data_memory_controller_tb.sdram_memory_1.Pc_b3 data_memory_controller_tb.sdram_memory_1.Prech_enable data_memory_controller_tb.sdram_memory_1.Prev_bank data_memory_controller_tb.sdram_memory_1.RAS_chk0 data_memory_controller_tb.sdram_memory_1.RAS_chk1 data_memory_controller_tb.sdram_memory_1.RAS_chk2 data_memory_controller_tb.sdram_memory_1.RAS_chk3 data_memory_controller_tb.sdram_memory_1.RCD_chk0 data_memory_controller_tb.sdram_memory_1.RCD_chk1 data_memory_controller_tb.sdram_memory_1.RCD_chk2 data_memory_controller_tb.sdram_memory_1.RCD_chk3 data_memory_controller_tb.sdram_memory_1.RC_chk0 data_memory_controller_tb.sdram_memory_1.RC_chk1 data_memory_controller_tb.sdram_memory_1.RC_chk2 data_memory_controller_tb.sdram_memory_1.RC_chk3 data_memory_controller_tb.sdram_memory_1.RFC_chk data_memory_controller_tb.sdram_memory_1.RP_chk0 data_memory_controller_tb.sdram_memory_1.RP_chk1 data_memory_controller_tb.sdram_memory_1.RP_chk2 data_memory_controller_tb.sdram_memory_1.RP_chk3 data_memory_controller_tb.sdram_memory_1.RRD_chk data_memory_controller_tb.sdram_memory_1.RW_interrupt_bank data_memory_controller_tb.sdram_memory_1.RW_interrupt_counter data_memory_controller_tb.sdram_memory_1.RW_interrupt_read data_memory_controller_tb.sdram_memory_1.RW_interrupt_write data_memory_controller_tb.sdram_memory_1.Ras_n data_memory_controller_tb.sdram_memory_1.Read_enable data_memory_controller_tb.sdram_memory_1.Read_precharge data_memory_controller_tb.sdram_memory_1.Row data_memory_controller_tb.sdram_memory_1.Sys_clk data_memory_controller_tb.sdram_memory_1.WR_chkm data_memory_controller_tb.sdram_memory_1.We_n data_memory_controller_tb.sdram_memory_1.Write_burst_mode data_memory_controller_tb.sdram_memory_1.Write_enable data_memory_controller_tb.sdram_memory_1.Write_precharge

simvision -input memory_controll.tcl.svcf
