

| Fase                                                   | Semana                 | Actividad Principal                                                                                 | Entregable / Hito Concreto                                   | Estado        |
| :----------------------------------------------------- | :--------------------- | :-------------------------------------------------------------------------------------------------- | :----------------------------------------------------------- | :------------ |
| **üß† Fase 1:<br>Investigaci√≥n y Dise√±o**               | **25‚Äì31 Mar**          | Revisi√≥n bibliogr√°fica inicial y definici√≥n del plan.                                               | Cronograma inicial y estado del arte preliminar.             | ‚úÖ Hecho       |
|                                                        | **1‚Äì7 Abr**            | An√°lisis t√©cnico en profundidad del pattern matcher nativo de WL.                                   | Notebook de an√°lisis con ejemplos de cuellos de botella.     | ‚úÖ Hecho       |
|                                                        | **8‚Äì14 Abr**           | Definici√≥n formal de objetivos y resultados esperados.                                              | Documento de Objetivos Generales y Espec√≠ficos.              | ‚úÖ Hecho       |
|                                                        | **15‚Äì21 Abr**          | Redacci√≥n de la problem√°tica y justificaci√≥n t√©cnica.                                               | **Reporte T√©cnico #1:** Problem√°tica y Justificaci√≥n.        | ‚úÖ Hecho       |
|                                                        | **22‚Äì28 Abr**          | Investigaci√≥n de arquitecturas de VM (WASM, regex compilada).                                       | Documento de dise√±o arquitect√≥nico preliminar.               | ‚úÖ Hecho       |
|                                                        | **29 Abr‚Äì5 May**       | Dise√±o del Instruction Set (ISA) y la Representaci√≥n Intermedia (IR).                               | Borrador del conjunto de instrucciones y esquema de IR.      | ‚úÖ Hecho       |
|                                                        | **6‚Äì12 May**           | Redacci√≥n del proyecto de investigaci√≥n completo.                                                   | **Reporte T√©cnico #2:** Anteproyecto de Tesis.               | ‚úÖ Hecho       |
|                                                        | **13‚Äì19 May**          | Preparaci√≥n de la presentaci√≥n parcial.                                                             | Slides y material de apoyo.                                  | ‚úÖ Hecho       |
|                                                        | **20‚Äì24 May**          | **HITO DE REVISI√ìN**                                                                                | **Presentaci√≥n Parcial y Retroalimentaci√≥n.**                | ‚úÖ Hecho       |
| **‚öôÔ∏è Fase 2:<br>Implementaci√≥n del N√∫cleo (Stack VM)** | **27 May‚Äì2 Jun**       | Configuraci√≥n del entorno de desarrollo (paclet, GitHub, CI).                                       | Repositorio de c√≥digo p√∫blico y estructura inicial.          | ‚úÖ Hecho       |
|                                                        | **3‚Äì9 Jun**            | Implementaci√≥n del front-end (parser de patrones a IR).                                             | Funci√≥n `PatternToIR` para patrones b√°sicos.                 | ‚úÖ Hecho       |
|                                                        | **10‚Äì16 Jun**          | Implementaci√≥n del compilador de IR a bytecode.                                                     | Funci√≥n `IRToBytecode` con representaci√≥n textual.           | ‚úÖ Hecho       |
|                                                        | **17‚Äì23 Jun**          | Dise√±o e implementaci√≥n del loop principal de la VM.                                                | **Reporte T√©cnico #3:** Dise√±o de la VM.                     | ‚úÖ Hecho       |
|                                                        | **24‚Äì30 Jun**          | Implementaci√≥n de instrucciones b√°sicas (stack-based).                                              | Ejecutor capaz de correr bytecode simple.                    | ‚úÖ Hecho       |
|                                                        | **1‚Äì7 Jul**            | Integraci√≥n pipeline completo: Patr√≥n ‚Üí IR ‚Üí Bytecode ‚Üí Ejecuci√≥n.                                  | **Prototipo Alfa (Stack VM).**                               | ‚úÖ Hecho       |
|                                                        | **8‚Äì14 Jul**           | Ampliaci√≥n ISA para patrones compuestos.                                                            | Soporte para `f[x_, y_]`, `{a_, b_}` en stack VM.            | ‚úÖ Hecho       |
|                                                        | **15‚Äì19 Jul**          | **HITO DE REVISI√ìN**                                                                                | **Prototipo Funcional (Stack VM).**                          | ‚úÖ Hecho       |
|                                                        | **Jul‚ÄìAgo (paralelo)** | Iteraciones sobre ejecuci√≥n en stack.                                                               | Motor de ejecuci√≥n funcional.                                | ‚úÖ Hecho       |
| **‚öôÔ∏è Fase 2A:<br>Implementaci√≥n Low-Level (C++)**      | **Agosto (continuo)**  | Inicio de la implementaci√≥n en C++ del motor (estructura base, runtime, opcodes).                   | Repositorio C++ con prototipo funcional.                     | ‚úÖ En progreso |
|                                                        | **Agosto (continuo)**  | Desarrollo de herramientas de **debugging**: logging, trazas de ejecuci√≥n, inspecci√≥n de registros. | M√≥dulo de logging activo dentro de la implementaci√≥n en C++. | ‚úÖ En progreso |
| **‚öôÔ∏è Fase 2B:<br>Transici√≥n a VM de Registros**        | **26 Ago ‚Äì 1 Sep**     | Dise√±o formal del modelo de registros y comparaci√≥n con stack.                                      | Documento t√©cnico: modelo de registros y mapeo de opcodes.   | üîÑ            |
|                                                        | **2‚Äì8 Sep**            | Migraci√≥n del motor de ejecuci√≥n a registros.                                                       | Motor iterativo con registros b√°sicos.                       | üîÑ            |
|                                                        | **9‚Äì15 Sep**           | Reimplementaci√≥n de opcodes existentes en modelo de registros.                                      | Ejecutor capaz de correr casos simples en registros.         | üîÑ            |
|                                                        | **16‚Äì22 Sep**          | Extensi√≥n ISA para patrones compuestos/anidados (`f[x_, y_]`, `{a_, b_}`).                          | Conjunto de opcodes ampliado y probado.                      | üîÑ            |
|                                                        | **23‚Äì29 Sep**          | **HITO INTERMEDIO**: Comparaci√≥n stack vs registros.                                                | Reporte de equivalencia sem√°ntica preliminar.                | üîÑ            |
| **üß™ Fase 3:<br>Optimizaci√≥n y Validaci√≥n**            | **30 Sep ‚Äì 6 Oct**     | Implementaci√≥n de optimizaciones b√°sicas en IR/bytecode.                                            | Funci√≥n `OptimizeIR` con ejemplos.                           | üîÑ            |
|                                                        | **7‚Äì13 Oct**           | Sistema de logging y tracing (versi√≥n final, C++).                                                  | Logs detallados de ejecuci√≥n.                                | üîÑ            |
|                                                        | **14‚Äì20 Oct**          | Suite de pruebas (MatchQ vs VM).                                                                    | Pruebas de equivalencia sem√°ntica.                           | üîÑ            |
|                                                        | **21‚Äì27 Oct**          | Benchmarking preliminar de rendimiento.                                                             | **Reporte T√©cnico #4:** Resultados iniciales.                | üîÑ            |
|                                                        | **28 Oct ‚Äì 3 Nov**     | Optimizaci√≥n de memoria y gesti√≥n de registros.                                                     | Mejoras medibles en benchmarks.                              | üîÑ            |
|                                                        | **4‚Äì10 Nov**           | **HITO DE CALIDAD**                                                                                 | **Versi√≥n Beta del matcher con registros.**                  | üîÑ            |
| **üìù Fase 4:<br>Documentaci√≥n y Cierre**               | **11‚Äì17 Nov**          | Redacci√≥n de cap√≠tulos de implementaci√≥n.                                                           | Borrador de cap√≠tulos 3‚Äì4.                                   | üîÑ            |
|                                                        | **18‚Äì24 Nov**          | An√°lisis de resultados y redacci√≥n de conclusiones.                                                 | Borrador cap√≠tulos finales.                                  | üîÑ            |
|                                                        | **25 Nov ‚Äì 1 Dic**     | Revisi√≥n de estilo, citaciones, formato.                                                            | **Reporte T√©cnico #5:** Primer borrador completo.            | üîÑ            |
|                                                        | **2‚Äì8 Dic**            | Correcciones con asesor.                                                                            | Documento corregido final.                                   | üîÑ            |
|                                                        | **9‚Äì15 Dic**           | Preparaci√≥n de slides de defensa.                                                                   | Slides ejecutivas.                                           | üîÑ            |
|                                                        | **16‚Äì22 Dic**          | **HITO FINAL**                                                                                      | **Entrega de tesis y documentaci√≥n.**                        | üîÑ            |
|                                                        | **Enero 2026**         | **SUSTENTACI√ìN**                                                                                    | Defensa p√∫blica.                                             | üîÑ            |


--


Fase 1: Investigaci√≥n y Dise√±o
- 25‚Äì31 Mar: Revisi√≥n bibliogr√°fica inicial y definici√≥n del plan. Entregable: cronograma inicial y estado del arte preliminar. Estado: Hecho.
- 1‚Äì7 Abr: An√°lisis t√©cnico en profundidad del pattern matcher nativo de WL. Entregable: notebook de an√°lisis con ejemplos de cuellos de botella. Estado: Hecho.
- 8‚Äì14 Abr: Definici√≥n formal de objetivos y resultados esperados. Entregable: documento de objetivos generales y espec√≠ficos. Estado: Hecho.
- 15‚Äì21 Abr: Redacci√≥n de la problem√°tica y justificaci√≥n t√©cnica. Entregable: Reporte T√©cnico #1: Problem√°tica y Justificaci√≥n. Estado: Hecho.
- 22‚Äì28 Abr: Investigaci√≥n de arquitecturas de VM (WASM, regex compilada). Entregable: documento de dise√±o arquitect√≥nico preliminar. Estado: Hecho.
- 29 Abr‚Äì5 May: Dise√±o del Instruction Set (ISA) y la Representaci√≥n Intermedia (IR). Entregable: borrador del conjunto de instrucciones y esquema de IR. Estado: Hecho.
- 6‚Äì12 May: Redacci√≥n del proyecto de investigaci√≥n completo. Entregable: Reporte T√©cnico #2: Anteproyecto de Tesis. Estado: Hecho.
- 13‚Äì19 May: Preparaci√≥n de la presentaci√≥n parcial. Entregable: slides y material de apoyo. Estado: Hecho.
- 20‚Äì24 May: Hito de revisi√≥n. Entregable: presentaci√≥n parcial y retroalimentaci√≥n. Estado: Hecho.

Fase 2: Implementaci√≥n del N√∫cleo (Stack VM)
- 27 May‚Äì2 Jun: Configuraci√≥n del entorno de desarrollo (paclet, GitHub, CI). Entregable: repositorio de c√≥digo p√∫blico y estructura inicial. Estado: Hecho.
- 3‚Äì9 Jun: Implementaci√≥n del front-end (parser de patrones a IR). Entregable: funci√≥n PatternToIR para patrones b√°sicos. Estado: Hecho.
- 10‚Äì16 Jun: Implementaci√≥n del compilador de IR a bytecode. Entregable: funci√≥n IRToBytecode con representaci√≥n textual. Estado: Hecho.
- 17‚Äì23 Jun: Dise√±o e implementaci√≥n del loop principal de la VM. Entregable: Reporte T√©cnico #3: Dise√±o de la VM. Estado: Hecho.
- 24‚Äì30 Jun: Implementaci√≥n de instrucciones b√°sicas (stack-based). Entregable: ejecutor capaz de correr bytecode simple. Estado: Hecho.
- 1‚Äì7 Jul: Integraci√≥n pipeline completo (Patr√≥n ‚Üí IR ‚Üí Bytecode ‚Üí Ejecuci√≥n). Entregable: Prototipo Alfa (Stack VM). Estado: Hecho.
- 8‚Äì14 Jul: Ampliaci√≥n ISA para patrones compuestos. Entregable: soporte para f[x_, y_], {a_, b_} en stack VM. Estado: Hecho.
- 15‚Äì19 Jul: Hito de revisi√≥n. Entregable: Prototipo Funcional (Stack VM). Estado: Hecho.
- Jul‚ÄìAgo (paralelo): Iteraciones sobre ejecuci√≥n en stack. Entregable: motor de ejecuci√≥n funcional. Estado: Hecho.

Fase 2A: Implementaci√≥n Low-Level (C++)
- Agosto (continuo): Inicio de la implementaci√≥n en C++ del motor (estructura base, runtime, opcodes). Entregable: repositorio C++ con prototipo funcional. Estado: En progreso.
- Agosto (continuo): Desarrollo de herramientas de debugging: logging, trazas de ejecuci√≥n, inspecci√≥n de registros. Entregable: m√≥dulo de logging activo dentro de la implementaci√≥n en C++. Estado: En progreso.

Fase 2B: Transici√≥n a VM de Registros
- 26 Ago ‚Äì 1 Sep: Dise√±o formal del modelo de registros y comparaci√≥n con stack. Entregable: documento t√©cnico con modelo de registros y mapeo de opcodes. Estado: Pendiente.
- 2‚Äì8 Sep: Migraci√≥n del motor de ejecuci√≥n a registros. Entregable: motor iterativo con registros b√°sicos. Estado: Pendiente.
- 9‚Äì15 Sep: Reimplementaci√≥n de opcodes existentes en modelo de registros. Entregable: ejecutor capaz de correr casos simples en registros. Estado: Pendiente.
- 16‚Äì22 Sep: Extensi√≥n ISA para patrones compuestos/anidados (f[x_, y_], {a_, b_}). Entregable: conjunto de opcodes ampliado y probado. Estado: Pendiente.
- 23‚Äì29 Sep: Hito intermedio. Entregable: reporte de equivalencia sem√°ntica preliminar (stack vs registros). Estado: Pendiente.

Fase 3: Optimizaci√≥n y Validaci√≥n
- 30 Sep ‚Äì 6 Oct: Implementaci√≥n de optimizaciones b√°sicas en IR/bytecode. Entregable: funci√≥n OptimizeIR con ejemplos. Estado: Pendiente.
- 7‚Äì13 Oct: Sistema de logging y tracing (versi√≥n final en C++). Entregable: logs detallados de ejecuci√≥n. Estado: Pendiente.
- 14‚Äì20 Oct: Suite de pruebas (MatchQ vs VM). Entregable: pruebas de equivalencia sem√°ntica. Estado: Pendiente.
- 21‚Äì27 Oct: Benchmarking preliminar de rendimiento. Entregable: Reporte T√©cnico #4: Resultados iniciales. Estado: Pendiente.
- 28 Oct ‚Äì 3 Nov: Optimizaci√≥n de memoria y gesti√≥n de registros. Entregable: mejoras medibles en benchmarks. Estado: Pendiente.
- 4‚Äì10 Nov: Hito de calidad. Entregable: Versi√≥n Beta del matcher con registros. Estado: Pendiente.
Fase 4: Documentaci√≥n y Cierre
- 11‚Äì17 Nov: Redacci√≥n de cap√≠tulos de implementaci√≥n. Entregable: borrador de cap√≠tulos 3‚Äì4. Estado: Pendiente.
- 18‚Äì24 Nov: An√°lisis de resultados y redacci√≥n de conclusiones. Entregable: borrador cap√≠tulos finales. Estado: Pendiente.
- 25 Nov ‚Äì 1 Dic: Revisi√≥n de estilo, citaciones y formato. Entregable: Reporte T√©cnico #5: primer borrador completo. Estado: Pendiente.
- 2‚Äì8 Dic: Correcciones con asesor. Entregable: documento corregido final. Estado: Pendiente.
9‚Äì15 Dic: Preparaci√≥n de slides de defensa. Entregable: slides ejecutivas. Estado: Pendiente.
- 16‚Äì22 Dic: Hito final. Entregable: entrega de tesis y documentaci√≥n. Estado: Pendiente.
- Enero 2026: Sustentaci√≥n. Entregable: defensa p√∫blica. Estado: Pendiente.