TimeQuest Timing Analyzer report for I2C
Thu Jul  5 13:00:58 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SYNCED_CLK'
 12. Slow Model Hold: 'SYNCED_CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Slow Model Minimum Pulse Width: 'SYNCED_CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'SYNCED_CLK'
 25. Fast Model Hold: 'SYNCED_CLK'
 26. Fast Model Minimum Pulse Width: 'CLK'
 27. Fast Model Minimum Pulse Width: 'SYNCED_CLK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Setup Transfers
 38. Hold Transfers
 39. Report TCCS
 40. Report RSKM
 41. Unconstrained Paths
 42. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; I2C                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }        ;
; SYNCED_CLK ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SYNCED_CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 264.13 MHz ; 264.13 MHz      ; SYNCED_CLK ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; SYNCED_CLK ; -1.393 ; -17.259       ;
+------------+--------+---------------+


+------------------------------------+
; Slow Model Hold Summary            ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; SYNCED_CLK ; 0.445 ; 0.000         ;
+------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; CLK        ; -1.631 ; -2.853           ;
; SYNCED_CLK ; -0.611 ; -19.552          ;
+------------+--------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SYNCED_CLK'                                                                                                                                               ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.393 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.931      ;
; -1.352 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.890      ;
; -1.336 ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.874      ;
; -1.297 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 2.333      ;
; -1.288 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 2.324      ;
; -1.239 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.777      ;
; -1.209 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 2.245      ;
; -1.198 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 2.234      ;
; -1.197 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.735      ;
; -1.190 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 2.226      ;
; -1.187 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 2.223      ;
; -1.182 ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.720      ;
; -1.159 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.197      ;
; -1.152 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.690      ;
; -1.151 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.189      ;
; -1.150 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.188      ;
; -1.144 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.182      ;
; -1.109 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.147      ;
; -1.103 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.141      ;
; -1.096 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.134      ;
; -1.081 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 2.117      ;
; -1.068 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 2.104      ;
; -1.062 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 2.098      ;
; -1.040 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 2.076      ;
; -1.005 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 2.041      ;
; -1.003 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.541      ;
; -1.003 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 2.039      ;
; -0.999 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.537      ;
; -0.976 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.014      ;
; -0.971 ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.509      ;
; -0.965 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 2.001      ;
; -0.964 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 2.000      ;
; -0.960 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.996      ;
; -0.960 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.996      ;
; -0.957 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.993      ;
; -0.956 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.992      ;
; -0.951 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.987      ;
; -0.944 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.980      ;
; -0.943 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.979      ;
; -0.937 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.973      ;
; -0.912 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.948      ;
; -0.912 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.948      ;
; -0.908 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.944      ;
; -0.908 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.944      ;
; -0.903 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.939      ;
; -0.899 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.937      ;
; -0.899 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.935      ;
; -0.874 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.912      ;
; -0.867 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.905      ;
; -0.842 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.380      ;
; -0.833 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.869      ;
; -0.832 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.868      ;
; -0.831 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.867      ;
; -0.829 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.867      ;
; -0.823 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.859      ;
; -0.816 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.852      ;
; -0.815 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.851      ;
; -0.815 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.851      ;
; -0.788 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.826      ;
; -0.766 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.802      ;
; -0.762 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.800      ;
; -0.674 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.710      ;
; -0.672 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.708      ;
; -0.672 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.708      ;
; -0.661 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.697      ;
; -0.660 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.696      ;
; -0.658 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.694      ;
; -0.654 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.690      ;
; -0.606 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.002     ; 1.642      ;
; -0.552 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.590      ;
; -0.447 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.485      ;
; -0.283 ; CLK                                           ; I2C_Control:DUT1|NEW_CODE                     ; CLK          ; SYNCED_CLK  ; 0.500        ; 2.302      ; 3.123      ;
; 0.217  ; CLK                                           ; I2C_Control:DUT1|NEW_CODE                     ; CLK          ; SYNCED_CLK  ; 1.000        ; 2.302      ; 3.123      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SYNCED_CLK'                                                                                                                                               ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.535 ; CLK                                           ; I2C_Control:DUT1|NEW_CODE                     ; CLK          ; SYNCED_CLK  ; 0.000        ; 2.302      ; 3.123      ;
; 1.035 ; CLK                                           ; I2C_Control:DUT1|NEW_CODE                     ; CLK          ; SYNCED_CLK  ; -0.500       ; 2.302      ; 3.123      ;
; 1.070 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.356      ;
; 1.199 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.485      ;
; 1.358 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.642      ;
; 1.406 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.690      ;
; 1.410 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.694      ;
; 1.412 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.696      ;
; 1.413 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.697      ;
; 1.424 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.708      ;
; 1.424 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.708      ;
; 1.426 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.710      ;
; 1.494 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.780      ;
; 1.514 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.800      ;
; 1.518 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.802      ;
; 1.520 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.806      ;
; 1.521 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.807      ;
; 1.540 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.826      ;
; 1.567 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.851      ;
; 1.567 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.851      ;
; 1.568 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.852      ;
; 1.575 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.859      ;
; 1.581 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.867      ;
; 1.583 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.867      ;
; 1.583 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.869      ;
; 1.584 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.868      ;
; 1.585 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.869      ;
; 1.594 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.380      ;
; 1.625 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.911      ;
; 1.651 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.935      ;
; 1.655 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.939      ;
; 1.660 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.944      ;
; 1.660 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.944      ;
; 1.664 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.948      ;
; 1.664 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.948      ;
; 1.689 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.973      ;
; 1.695 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.979      ;
; 1.696 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.980      ;
; 1.703 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.987      ;
; 1.708 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.992      ;
; 1.709 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.993      ;
; 1.712 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.996      ;
; 1.712 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 1.996      ;
; 1.716 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 2.000      ;
; 1.717 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 2.001      ;
; 1.723 ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.509      ;
; 1.751 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.537      ;
; 1.755 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.541      ;
; 1.755 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 2.039      ;
; 1.757 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 2.041      ;
; 1.792 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 2.076      ;
; 1.814 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 2.098      ;
; 1.820 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 2.104      ;
; 1.831 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 2.117      ;
; 1.833 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 2.117      ;
; 1.862 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 2.148      ;
; 1.896 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 2.182      ;
; 1.903 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 2.189      ;
; 1.904 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.690      ;
; 1.934 ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.720      ;
; 1.939 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 2.223      ;
; 1.942 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 2.226      ;
; 1.949 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.735      ;
; 1.950 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 2.234      ;
; 1.961 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 2.245      ;
; 1.991 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.777      ;
; 2.040 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 2.324      ;
; 2.049 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.002     ; 2.333      ;
; 2.088 ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.874      ;
; 2.104 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.890      ;
; 2.145 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.931      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLK   ; Rise       ; CLK            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; SYNCED_CLK     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; SYNCED_CLK     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; SYNCED_CLK|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SYNCED_CLK|clk ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SYNCED_CLK'                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|NEW_CODE                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|NEW_CODE                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|PARITY_BIT|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|PARITY_BIT|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|START|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|START|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|STOP|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|STOP|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|NEW_CODE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|NEW_CODE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; SYNCED_CLK|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; SYNCED_CLK|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; SYNCED_CLK~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; SYNCED_CLK~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; SYNCED_CLK~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; SYNCED_CLK~clkctrl|outclk                     ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SCLK      ; CLK        ; 5.870 ; 5.870 ; Rise       ; CLK             ;
; CLK       ; SYNCED_CLK ; 0.783 ; 0.783 ; Rise       ; SYNCED_CLK      ;
; RST       ; SYNCED_CLK ; 5.845 ; 5.845 ; Fall       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; 5.997 ; 5.997 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SCLK      ; CLK        ; -5.622 ; -5.622 ; Rise       ; CLK             ;
; CLK       ; SYNCED_CLK ; -0.535 ; -0.535 ; Rise       ; SYNCED_CLK      ;
; RST       ; SYNCED_CLK ; -4.857 ; -4.857 ; Fall       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; -5.732 ; -5.732 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; SYNCED_CLK ; 9.620 ; 9.620 ; Rise       ; SYNCED_CLK      ;
; CODE[*]   ; SYNCED_CLK ; 8.416 ; 8.416 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 8.320 ; 8.320 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 8.355 ; 8.355 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 8.207 ; 8.207 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 8.352 ; 8.352 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 8.024 ; 8.024 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 8.016 ; 8.016 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 8.018 ; 8.018 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 8.416 ; 8.416 ; Fall       ; SYNCED_CLK      ;
;  CODE[8]  ; SYNCED_CLK ; 8.040 ; 8.040 ; Fall       ; SYNCED_CLK      ;
;  CODE[9]  ; SYNCED_CLK ; 8.008 ; 8.008 ; Fall       ; SYNCED_CLK      ;
;  CODE[10] ; SYNCED_CLK ; 8.046 ; 8.046 ; Fall       ; SYNCED_CLK      ;
;  CODE[11] ; SYNCED_CLK ; 8.061 ; 8.061 ; Fall       ; SYNCED_CLK      ;
;  CODE[12] ; SYNCED_CLK ; 8.399 ; 8.399 ; Fall       ; SYNCED_CLK      ;
;  CODE[13] ; SYNCED_CLK ; 8.301 ; 8.301 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; SYNCED_CLK ; 9.620 ; 9.620 ; Rise       ; SYNCED_CLK      ;
; CODE[*]   ; SYNCED_CLK ; 7.428 ; 7.428 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 7.737 ; 7.737 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 7.772 ; 7.772 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 7.646 ; 7.646 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 7.761 ; 7.761 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 7.433 ; 7.433 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 7.437 ; 7.437 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 7.436 ; 7.436 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 7.805 ; 7.805 ; Fall       ; SYNCED_CLK      ;
;  CODE[8]  ; SYNCED_CLK ; 7.429 ; 7.429 ; Fall       ; SYNCED_CLK      ;
;  CODE[9]  ; SYNCED_CLK ; 7.428 ; 7.428 ; Fall       ; SYNCED_CLK      ;
;  CODE[10] ; SYNCED_CLK ; 7.438 ; 7.438 ; Fall       ; SYNCED_CLK      ;
;  CODE[11] ; SYNCED_CLK ; 7.448 ; 7.448 ; Fall       ; SYNCED_CLK      ;
;  CODE[12] ; SYNCED_CLK ; 7.811 ; 7.811 ; Fall       ; SYNCED_CLK      ;
;  CODE[13] ; SYNCED_CLK ; 7.691 ; 7.691 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; SYNCED_CLK ; -0.223 ; -0.223        ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; SYNCED_CLK ; -0.312 ; -0.312        ;
+------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; CLK        ; -1.380 ; -2.380           ;
; SYNCED_CLK ; -0.500 ; -16.000          ;
+------------+--------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SYNCED_CLK'                                                                                                                                               ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.223 ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.755      ;
; -0.211 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.743      ;
; -0.200 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.732      ;
; -0.158 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.690      ;
; -0.147 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.679      ;
; -0.146 ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.678      ;
; -0.128 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.660      ;
; -0.081 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.613      ;
; -0.078 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.610      ;
; -0.066 ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.598      ;
; -0.026 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.558      ;
; 0.124  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.907      ;
; 0.125  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.906      ;
; 0.136  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.895      ;
; 0.137  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.894      ;
; 0.140  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.891      ;
; 0.144  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.887      ;
; 0.159  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.872      ;
; 0.162  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.870      ;
; 0.163  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.869      ;
; 0.164  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.868      ;
; 0.169  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.862      ;
; 0.175  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.857      ;
; 0.176  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.856      ;
; 0.177  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.855      ;
; 0.197  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.834      ;
; 0.202  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.829      ;
; 0.202  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.830      ;
; 0.209  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.822      ;
; 0.209  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.822      ;
; 0.210  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.821      ;
; 0.210  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.821      ;
; 0.213  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.818      ;
; 0.218  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.813      ;
; 0.219  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.812      ;
; 0.220  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.811      ;
; 0.221  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.810      ;
; 0.222  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.809      ;
; 0.224  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.807      ;
; 0.224  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.807      ;
; 0.224  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.807      ;
; 0.225  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.806      ;
; 0.235  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.797      ;
; 0.235  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.796      ;
; 0.237  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.795      ;
; 0.243  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.788      ;
; 0.250  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.782      ;
; 0.256  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.775      ;
; 0.256  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.775      ;
; 0.258  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.773      ;
; 0.259  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.772      ;
; 0.261  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.770      ;
; 0.269  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.763      ;
; 0.271  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.760      ;
; 0.274  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.757      ;
; 0.282  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.749      ;
; 0.287  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.744      ;
; 0.288  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.743      ;
; 0.289  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.743      ;
; 0.290  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.742      ;
; 0.303  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.729      ;
; 0.334  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.697      ;
; 0.335  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.696      ;
; 0.336  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.695      ;
; 0.341  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.690      ;
; 0.346  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.685      ;
; 0.349  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.682      ;
; 0.352  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.679      ;
; 0.353  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.678      ;
; 0.363  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.669      ;
; 0.415  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.617      ;
; 0.665  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.692  ; CLK                                           ; I2C_Control:DUT1|NEW_CODE                     ; CLK          ; SYNCED_CLK  ; 0.500        ; 1.484      ; 1.324      ;
; 1.192  ; CLK                                           ; I2C_Control:DUT1|NEW_CODE                     ; CLK          ; SYNCED_CLK  ; 1.000        ; 1.484      ; 1.324      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SYNCED_CLK'                                                                                                                                                ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.312 ; CLK                                           ; I2C_Control:DUT1|NEW_CODE                     ; CLK          ; SYNCED_CLK  ; 0.000        ; 1.484      ; 1.324      ;
; 0.188  ; CLK                                           ; I2C_Control:DUT1|NEW_CODE                     ; CLK          ; SYNCED_CLK  ; -0.500       ; 1.484      ; 1.324      ;
; 0.215  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.433  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.585      ;
; 0.465  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.617      ;
; 0.527  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.678      ;
; 0.528  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.679      ;
; 0.531  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.682      ;
; 0.534  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.685      ;
; 0.539  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.690      ;
; 0.544  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.695      ;
; 0.545  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.696      ;
; 0.546  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.697      ;
; 0.557  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.709      ;
; 0.577  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.729      ;
; 0.583  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.735      ;
; 0.590  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.742      ;
; 0.591  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.743      ;
; 0.592  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.743      ;
; 0.592  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.744      ;
; 0.593  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.744      ;
; 0.593  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.745      ;
; 0.598  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.749      ;
; 0.606  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.757      ;
; 0.609  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.760      ;
; 0.619  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.770      ;
; 0.621  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.772      ;
; 0.622  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.773      ;
; 0.624  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.775      ;
; 0.624  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.775      ;
; 0.637  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.788      ;
; 0.644  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.796      ;
; 0.645  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.796      ;
; 0.655  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.806      ;
; 0.656  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.807      ;
; 0.656  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.807      ;
; 0.656  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.807      ;
; 0.658  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.809      ;
; 0.659  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.810      ;
; 0.660  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.811      ;
; 0.661  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.812      ;
; 0.662  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.813      ;
; 0.667  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.818      ;
; 0.670  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.821      ;
; 0.670  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.821      ;
; 0.671  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.822      ;
; 0.671  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.822      ;
; 0.678  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.829      ;
; 0.678  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.830      ;
; 0.683  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.834      ;
; 0.700  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.852      ;
; 0.711  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.862      ;
; 0.716  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.868      ;
; 0.718  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.870      ;
; 0.721  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.872      ;
; 0.736  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.887      ;
; 0.740  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.891      ;
; 0.743  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.894      ;
; 0.744  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.895      ;
; 0.755  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.906      ;
; 0.756  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.907      ;
; 0.906  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.558      ;
; 0.946  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.598      ;
; 0.958  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.610      ;
; 0.961  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.613      ;
; 1.008  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.660      ;
; 1.026  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.678      ;
; 1.027  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.679      ;
; 1.038  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.690      ;
; 1.080  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.732      ;
; 1.091  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.743      ;
; 1.103  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; I2C_Control:DUT1|NEW_CODE                     ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.755      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; SYNCED_CLK     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; SYNCED_CLK     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; SYNCED_CLK|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SYNCED_CLK|clk ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SYNCED_CLK'                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|NEW_CODE                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|NEW_CODE                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|PARITY_BIT|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|PARITY_BIT|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|START|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|START|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|STOP|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|STOP|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|NEW_CODE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|NEW_CODE|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; SYNCED_CLK|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; SYNCED_CLK|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; SYNCED_CLK~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; SYNCED_CLK~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; SYNCED_CLK~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; SYNCED_CLK~clkctrl|outclk                     ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SCLK      ; CLK        ; 3.083  ; 3.083  ; Rise       ; CLK             ;
; CLK       ; SYNCED_CLK ; -0.192 ; -0.192 ; Rise       ; SYNCED_CLK      ;
; RST       ; SYNCED_CLK ; 2.714  ; 2.714  ; Fall       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; 2.772  ; 2.772  ; Fall       ; SYNCED_CLK      ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SCLK      ; CLK        ; -2.963 ; -2.963 ; Rise       ; CLK             ;
; CLK       ; SYNCED_CLK ; 0.312  ; 0.312  ; Rise       ; SYNCED_CLK      ;
; RST       ; SYNCED_CLK ; -2.318 ; -2.318 ; Fall       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; -2.636 ; -2.636 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; SYNCED_CLK ; 4.683 ; 4.683 ; Rise       ; SYNCED_CLK      ;
; CODE[*]   ; SYNCED_CLK ; 4.290 ; 4.290 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 4.203 ; 4.203 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 4.231 ; 4.231 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 4.173 ; 4.173 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 4.226 ; 4.226 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 4.113 ; 4.113 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 4.106 ; 4.106 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 4.103 ; 4.103 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 4.280 ; 4.280 ; Fall       ; SYNCED_CLK      ;
;  CODE[8]  ; SYNCED_CLK ; 4.116 ; 4.116 ; Fall       ; SYNCED_CLK      ;
;  CODE[9]  ; SYNCED_CLK ; 4.120 ; 4.120 ; Fall       ; SYNCED_CLK      ;
;  CODE[10] ; SYNCED_CLK ; 4.128 ; 4.128 ; Fall       ; SYNCED_CLK      ;
;  CODE[11] ; SYNCED_CLK ; 4.138 ; 4.138 ; Fall       ; SYNCED_CLK      ;
;  CODE[12] ; SYNCED_CLK ; 4.290 ; 4.290 ; Fall       ; SYNCED_CLK      ;
;  CODE[13] ; SYNCED_CLK ; 4.231 ; 4.231 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; SYNCED_CLK ; 4.683 ; 4.683 ; Rise       ; SYNCED_CLK      ;
; CODE[*]   ; SYNCED_CLK ; 3.905 ; 3.905 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 3.998 ; 3.998 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 4.031 ; 4.031 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 3.970 ; 3.970 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 4.020 ; 4.020 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 3.905 ; 3.905 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 3.908 ; 3.908 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 3.908 ; 3.908 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 4.079 ; 4.079 ; Fall       ; SYNCED_CLK      ;
;  CODE[8]  ; SYNCED_CLK ; 3.915 ; 3.915 ; Fall       ; SYNCED_CLK      ;
;  CODE[9]  ; SYNCED_CLK ; 3.914 ; 3.914 ; Fall       ; SYNCED_CLK      ;
;  CODE[10] ; SYNCED_CLK ; 3.923 ; 3.923 ; Fall       ; SYNCED_CLK      ;
;  CODE[11] ; SYNCED_CLK ; 3.933 ; 3.933 ; Fall       ; SYNCED_CLK      ;
;  CODE[12] ; SYNCED_CLK ; 4.082 ; 4.082 ; Fall       ; SYNCED_CLK      ;
;  CODE[13] ; SYNCED_CLK ; 4.029 ; 4.029 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -1.393  ; -0.312 ; N/A      ; N/A     ; -1.631              ;
;  CLK             ; N/A     ; N/A    ; N/A      ; N/A     ; -1.631              ;
;  SYNCED_CLK      ; -1.393  ; -0.312 ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS  ; -17.259 ; -0.312 ; 0.0      ; 0.0     ; -22.405             ;
;  CLK             ; N/A     ; N/A    ; N/A      ; N/A     ; -2.853              ;
;  SYNCED_CLK      ; -17.259 ; -0.312 ; N/A      ; N/A     ; -19.552             ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SCLK      ; CLK        ; 5.870 ; 5.870 ; Rise       ; CLK             ;
; CLK       ; SYNCED_CLK ; 0.783 ; 0.783 ; Rise       ; SYNCED_CLK      ;
; RST       ; SYNCED_CLK ; 5.845 ; 5.845 ; Fall       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; 5.997 ; 5.997 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SCLK      ; CLK        ; -2.963 ; -2.963 ; Rise       ; CLK             ;
; CLK       ; SYNCED_CLK ; 0.312  ; 0.312  ; Rise       ; SYNCED_CLK      ;
; RST       ; SYNCED_CLK ; -2.318 ; -2.318 ; Fall       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; -2.636 ; -2.636 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; SYNCED_CLK ; 9.620 ; 9.620 ; Rise       ; SYNCED_CLK      ;
; CODE[*]   ; SYNCED_CLK ; 8.416 ; 8.416 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 8.320 ; 8.320 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 8.355 ; 8.355 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 8.207 ; 8.207 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 8.352 ; 8.352 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 8.024 ; 8.024 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 8.016 ; 8.016 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 8.018 ; 8.018 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 8.416 ; 8.416 ; Fall       ; SYNCED_CLK      ;
;  CODE[8]  ; SYNCED_CLK ; 8.040 ; 8.040 ; Fall       ; SYNCED_CLK      ;
;  CODE[9]  ; SYNCED_CLK ; 8.008 ; 8.008 ; Fall       ; SYNCED_CLK      ;
;  CODE[10] ; SYNCED_CLK ; 8.046 ; 8.046 ; Fall       ; SYNCED_CLK      ;
;  CODE[11] ; SYNCED_CLK ; 8.061 ; 8.061 ; Fall       ; SYNCED_CLK      ;
;  CODE[12] ; SYNCED_CLK ; 8.399 ; 8.399 ; Fall       ; SYNCED_CLK      ;
;  CODE[13] ; SYNCED_CLK ; 8.301 ; 8.301 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; SYNCED_CLK ; 4.683 ; 4.683 ; Rise       ; SYNCED_CLK      ;
; CODE[*]   ; SYNCED_CLK ; 3.905 ; 3.905 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 3.998 ; 3.998 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 4.031 ; 4.031 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 3.970 ; 3.970 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 4.020 ; 4.020 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 3.905 ; 3.905 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 3.908 ; 3.908 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 3.908 ; 3.908 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 4.079 ; 4.079 ; Fall       ; SYNCED_CLK      ;
;  CODE[8]  ; SYNCED_CLK ; 3.915 ; 3.915 ; Fall       ; SYNCED_CLK      ;
;  CODE[9]  ; SYNCED_CLK ; 3.914 ; 3.914 ; Fall       ; SYNCED_CLK      ;
;  CODE[10] ; SYNCED_CLK ; 3.923 ; 3.923 ; Fall       ; SYNCED_CLK      ;
;  CODE[11] ; SYNCED_CLK ; 3.933 ; 3.933 ; Fall       ; SYNCED_CLK      ;
;  CODE[12] ; SYNCED_CLK ; 4.082 ; 4.082 ; Fall       ; SYNCED_CLK      ;
;  CODE[13] ; SYNCED_CLK ; 4.029 ; 4.029 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; CLK        ; SYNCED_CLK ; 1        ; 1        ; 0        ; 0        ;
; SYNCED_CLK ; SYNCED_CLK ; 0        ; 11       ; 0        ; 81       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; CLK        ; SYNCED_CLK ; 1        ; 1        ; 0        ; 0        ;
; SYNCED_CLK ; SYNCED_CLK ; 0        ; 11       ; 0        ; 81       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 57    ; 57   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul  5 13:00:58 2018
Info: Command: quartus_sta I2C -c I2C
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'I2C.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SYNCED_CLK SYNCED_CLK
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.393
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.393       -17.259 SYNCED_CLK 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 SYNCED_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -2.853 CLK 
    Info (332119):    -0.611       -19.552 SYNCED_CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.223
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.223        -0.223 SYNCED_CLK 
Info (332146): Worst-case hold slack is -0.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.312        -0.312 SYNCED_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 CLK 
    Info (332119):    -0.500       -16.000 SYNCED_CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 506 megabytes
    Info: Processing ended: Thu Jul  5 13:00:58 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


