<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:12:58.1258</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.05.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0065589</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>전자 장치</inventionTitle><inventionTitleEng>ELECTRONIC DEVICE</inventionTitleEng><openDate>2023.12.07</openDate><openNumber>10-2023-0166165</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.05.20</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명에 따른 전자 장치는, 베이스층, 버퍼층, 트랜지스터, 상기 버퍼층 상에 배치된 적어도 하나의 절연층, 및 상기 적어도 하나의 절연층 상에 배치되고 상기 마진 영역과 중첩하는 제1 금속 패턴을 포함하는 회로 소자층, 제1 전극과 제2 전극 사이에 배치된 유기층을 포함하고, 상기 화소 영역에 중첩하는 발광 소자를 포함하고, 상기 제2 전극에는 상기 마진 영역에 대응하는 전극 개구부가 정의된 표시 소자층, 및 상기 표시 소자층 상에 배치된 봉지층을 포함하는 표시 패널을 포함하고, 상기 적어도 하나의 절연층에는 상기 전극 개구부를 정의하는 상기 제2 전극의 엣지와 상기 제1 금속 패턴 사이와 중첩하고, 상기 버퍼층의 일 부분을 노출시키는 절연 개구부가 정의된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 영상을 제공하는 화소 영역, 상기 화소 영역에 의해 둘러싸인 마진 영역, 및 상기 마진 영역에 의해 둘러싸인 홀 영역을 포함하는 표시 패널을 포함하고, 상기 표시 패널은, 베이스층;상기 베이스층 상에 배치된 버퍼층, 상기 버퍼층 상에 배치된 적어도 하나의 트랜지스터, 상기 버퍼층 상에 배치된 적어도 하나의 절연층, 및 상기 적어도 하나의 절연층 상에 배치되고 상기 마진 영역과 중첩하는 제1 금속 패턴을 포함하는 회로 소자층;상기 적어도 하나의 트랜지스터와 연결된 제1 전극, 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 유기층을 포함하고, 상기 화소 영역에 중첩하는 발광 소자를 포함하고, 상기 제2 전극에는 상기 마진 영역에 대응하는 전극 개구부가 정의된 표시 소자층; 및상기 표시 소자층 상에 배치된 봉지층을 포함하고,상기 홀 영역에는 상기 표시 패널을 관통하는 홀이 정의되고,상기 적어도 하나의 절연층에는 상기 전극 개구부를 정의하는 상기 제2 전극의 엣지와 상기 제1 금속 패턴 사이와 중첩하고, 상기 버퍼층의 일 부분을 노출시키는 절연 개구부가 정의된 전자 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 유기층은 상기 절연 개구부로부터 노출된 상기 버퍼층의 상기 일 부분을 커버하고,상기 제2 전극은 상기 화소 영역에만 중첩하고 상기 절연 개구부로부터 이격된 전자 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 회로 소자층은 상기 적어도 하나의 절연층 상에 배치되고 상기 제1 금속 패턴과 상기 홀 사이와 중첩하는 제1 댐부를 더 포함하고,상기 유기층에는 상기 제1 금속 패턴을 노출시키는 제1 유기 개구부가 정의되고, 상기 유기층은 상기 제1 댐부를 커버하는 전자 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 봉지층은 제1 무기층, 상기 제1 무기층 상에 배치되고 상기 제1 댐부에 의해 경계가 정의되는 박막 유기층, 및 상기 박막 유기층 상에 배치된 제2 무기층을 포함하고,상기 제1 무기층은 상기 제1 금속 패턴을 커버하는 전자 장치.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 제1 무기층과 상기 제2 무기층은 상기 제1 댐부의 상면에서부터 상기 홀 영역까지 서로 접촉하는 전자 장치.</claim></claimInfo><claimInfo><claim>6. 제4 항에 있어서,상기 회로 소자층은 상기 마진 영역과 중첩하고 상기 제1 댐부보다 상기 홀에 인접한 제2 댐부 및 상기 제1 댐부와 상기 제2 댐부 사이에 배치된 제2 금속 패턴을 더 포함하고,상기 유기층에는 상기 제2 금속 패턴을 노출시키는 제2 유기 개구부가 정의되고, 상기 유기층은 상기 제2 댐부를 커버하는 전자 장치.</claim></claimInfo><claimInfo><claim>7. 제5 항에 있어서,상기 회로 소자층은 상기 마진 영역과 중첩하고 상기 제2 댐부보다 상기 홀에 인접한 제3 댐부 및 상기 제2 댐부와 상기 제3 댐부 사이에 배치된 제3 금속 패턴을 더 포함하고,상기 유기층에는 상기 제3 금속 패턴을 노출시키는 제3 유기 개구부가 정의되고, 상기 유기층은 상기 제3 댐부를 커버하는 전자 장치.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 제3 댐부의 두께는 상기 제1 댐부 및 상기 제2 댐부보다 낮은 전자 장치.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,상기 적어도 하나의 트랜지스터는 제1 액티브 패턴, 상기 제1 액티브 패턴과 중첩하는 제1 제어 전극, 상기 제1 제어 전극과 중첩하는 상부 전극을 포함하는 제1 트랜지스터 및 제2 액티브 패턴, 상기 제2 액티브 패턴과 중첩하는 제2 제어 전극을 포함하는 제2 트랜지스터를 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 회로 소자층은 상기 버퍼층 상에 배치되고 상기 제1 액티브 패턴을 커버하는 제1 절연층, 상기 제1 절연층 상에 배치되고 상기 제1 제어 전극을 커버하는 제2 절연층, 상기 제2 절연층 상에 배치되고 상기 상부 전극을 커버하는 제3 절연층, 상기 제3 절연층 상에 배치되고 상기 제2 액티브 패턴을 커버하는 제4 절연층, 상기 제4 절연층 상에 배치되고 상기 제2 제어 전극을 커버하는 제5 절연층, 상기 제5 절연층 상에 배치된 제6 절연층, 및 상기 제6 절연층 상에 배치된 제7 절연층을 포함하고,상기 적어도 하나의 절연층은 상기 제1 내지 상기 제5 절연층 중 적어도 어느 하나를 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 제1 절연층 및 상기 제4 절연층은 단층의 실리콘 옥사이드을 포함하고,상기 제2 절연층은 단층의 실리콘 나이트라이드을 포함하고,상기 제3 절연층 및 상기 제5 절연층은 순차 적층된 실리콘 나이트라이드 및 실리콘 옥사이드을 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>12. 제10 항에 있어서,상기 제1 절연층 내지 상기 제5 절연층은 상기 절연 개구부를 제외한 상기 마진 영역에서 서로 접촉하는 전자 장치.</claim></claimInfo><claimInfo><claim>13. 제10 항에 있어서,상기 회로 소자층은 상기 제5 절연층 상에 배치되고 제1 내지 제5 절연층에 정의된 제1 컨택홀을 통해 상기 제1 반도체 패턴과 연결된 제1 연결 전극 및 상기 제6 절연층 상에 배치되고 상기 제6 절연층에 정의된 컨택홀을 통해 상기 제1 연결 전극과 연결되는 제2 연결 전극 더 포함하고, 상기 제1 연결 전극 및 상기 제2 연결 전극 각각은 순차 적층된 하부층, 중간층, 및 상부층을 포함하는 전자 장치.  </claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 제1 금속 패턴은 상기 제1 연결 전극의 상기 하부층과 동일 물질을 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 하부층 및 상기 상부층은 티타늄을 포함하고, 상기 중간층은 알루미늄을 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>16. 제1 항에 있어서,상기 봉지층 상에 배치되고 상기 홀 영역을 둘러싸는 평탄화층을 더 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 봉지층 및 상기 평탄화층 상에 배치되고 상기 홀 영역과 이격된 입력 센서를 더 포함하는 전자 장치.</claim></claimInfo><claimInfo><claim>18. 제1 항에 있어서,상기 베이스층은 유기물을 포함하는 제1 베이스층, 상기 제1 베이스층 상에 배치되고 무기물을 포함하는 커버층, 및 상기 커버층 상에 배치되고 유기물을 포함하는 제2 베이스층을 포함하고,상기 회로 소자층은 상기 제2 베이스층 및 상기 버퍼층 사이에 배치되는 배리어층을 더 포함하는 전자 장치. </claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 회로 소자층은 상기 배리어층 상에 배치되고 상기 버퍼층에 의해 커버되고, 상기 적어도 하나의 트랜지스터와 중첩하는 차광 패턴을 더 포함하는 전자 장치. </claim></claimInfo><claimInfo><claim>20. 제1 항에 있어서,상기 전자 장치는 홀과 중첩하는 전자 모듈을 더 포함하고,상기 전자 모듈은 발광 모듈, 수광 모듈, 및 카메라 모듈 중 적어도 어느 하나를 포함하는 전자 장치. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 성남시 분당구...</address><code> </code><country> </country><engName>OH, EON SEOK</engName><name>오언석</name></inventorInfo><inventorInfo><address>경기도 의왕시 ...</address><code> </code><country> </country><engName>SUNG, TAEHYUN</engName><name>성태현</name></inventorInfo><inventorInfo><address>경기도 과천시 ...</address><code> </code><country> </country><engName>KIM, SANGYEOL</engName><name>김상열</name></inventorInfo><inventorInfo><address>충청남도 아산시 ...</address><code> </code><country> </country><engName>SONG, JE-HYUN</engName><name>송제현</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.05.27</receiptDate><receiptNumber>1-1-2022-0564862-54</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.05.20</receiptDate><receiptNumber>1-1-2025-0562889-43</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220065589.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93440cbd099c584ca67c067e41b9447252efc55a2d246837fc91274e50b9ec7d84b93172ed85f01901d9e3a41e2088b445d421941707910723</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1806e0359c158ae8aa2e12741dd977a63886e262d3d62f967e970703509c72bdbd629e89e9eedd47b15e6468f0b8dd7b960d3854ba986370</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>