# Computer Architecture Lab Design

#### Description

本项目为 UCAS 2020 秋季学期 体系结构课程设计

设计内容： 五级静态流水CPU，添加了例外处理、AXI总线支持、TLB MMU，Cache高速缓存模块

设计语言： Verilog HDL

使用方法： 使用Vivado进行行为仿真，使用FPGA开发板进行上板验证

**@Copyright: Corle, Matrix** 
