考量CMP的降低串音干擾雜訊之研究(I) 
 CMP aware buffer insertion, wire sizing and shielding for crosstalk noise reduction 
計畫編號：NSC 96-2221-E-212-038 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：林浩仁 大葉大學資訊工程學系助理教授 
 
一、 中文摘要 
化 學 機 械 研 磨 (Chemical-Mechanical 
Polishing, CMP)技術是目前製程的標準程序，未
提高CMP程序的平坦化精準度，需在晶片佈局
產生後加入虛擬金屬填充。一般安插虛擬金屬
填充僅為改善佈局密度差異，並沒有其他功
能；本計劃以更積極方式，將部分虛擬金屬填
充作為改善越來越嚴重的電路串音干擾雜訊
(crosstalk noise)之用。首先，將佈局密度較稀疏
的空間，計算各個tile需安插的虛擬金屬填充數
量。接下來在安插虛擬金屬填充的過程，優先
考量以接地式虛擬金屬填充樣式，來降低電路
串音干擾雜訊問題。之後，再安插浮接式虛擬
金屬填充，以符合CMP程序的密度要求。這樣
不僅改善佈局密度不均勻的現象，也可增強電
路的抗雜訊能力，達到同時降低藕合電容和
CMP平坦化要求的目標。以ISCAS89測試電路
組實驗，本計劃所設計的降低雜訊導向的虛擬
金屬安插演算法，平均可將串音干擾雜訊嚴重
的連接線數目降低約21%。 
英文摘要 
The introduction of copper and low k 
dielectrics used in new nanometer technologies 
have made control of variability and performance 
in the back end of IC manufacturing extremely 
difficult, having a big impact on yield. To improve 
the manufacturability and in particular enable 
more uniform chemical mechanical polishing 
(CMP) dummy metal fill insertion has been widely 
applied to portions of the chip that do not meet 
target metal density. As feature size of technology 
node is decreased to nanometer dimension, 
coupling capacitances induces serious crosstalk 
noise due to the shrunk interconnect spacing. In 
addition, if the inserted dummy metal is floating, it 
will increase the coupling capacitances of the 
nearby interconnections. Thus, it will introduce 
more crosstalk noises. On the other hand, if the 
inserted dummy fill is grounded, a shielding effect 
from the grounded dummy fill will reduce the 
crosstalk. This project proposed a crosstalk-aware 
dummy metal insertion algorithm. The 
experimental results show that the proposed 
algorithm can achieve about 21% reduction on the 
number of crosstalk victim nets. 
二、 計畫的緣由與目的 
隨著積體電路進入奈米時代，CMP 平坦化
成為後段製程中不可或缺之關鍵技術。以圖一
平坦化為例，根據 CMP 平坦化的特性，若金屬
層密度分佈不均勻，經由平坦化程序後，則易
形介電材料過度蝕刻（Erosion）與金屬層凹陷
（Dishing）的現象[1]，引起後段製程不平整的
晶圓表面高度，同時改變電容與電阻值，造成
時序的變化和良率的損失。 
為避免此問題，積體電路在佈局後需要加
入虛擬金屬填充以得到較平均的金屬密度，提
升 CMP 平坦化的效果[2、3、4、5]。然而，這
些金屬填充的技術，並沒有考慮時序或串音干
擾的影響；因此，晶圓表面平坦度的改善雖可
達成，但電路時序與功能正確性可能受到影響。 
B. 計算虛擬金屬數量 
    當分析出有效密度後，我們將每個 tile 需要
虛擬金屬填充數量模塑為下列線性規劃： 
minimize  
            ρH － ρL 
subject to 
      ρL ≤ ρo (i,j) ≤ρH 
      0 ≤ Xij ≤ Xoij 
其中目標函數是求得所有 window 最小變
化量，變數 Xij 表示 tile ij 需加入虛擬金屬填充
的數量，而 Xoij 表示 tile ij 可加入的虛擬金屬填
充最大數量。 
C. 降低干擾程序(雜訊導向虛擬金屬安插) 
    經過步驟 A 與 B 中計算出每個 tile 的密度
與所需加入的虛擬金屬數目。接下來使用 EDA
軟體進行電路雜訊干擾分析和關鍵路徑分析，
以作為降低雜訊導向的虛擬金屬安插程序的根
據。 
本程序首先考量直接以安插接地式虛擬金
屬，以建構屏蔽(shielding)效果來降低串音干擾
雜訊。若因干擾雜訊位處繞線較擁擠區域，再
配合非關鍵路徑連接線重新繞線方法，以挪出
空間做為接地式虛擬金屬安插之用，強化整體
效果。 
演算法設計如圖三所示，主要工作包含建
構屏蔽與重新繞線兩個子步驟，分述如下： 
C.1 建構屏蔽(Shielding) 
    在兩條連接線之間加入地線作為屏蔽，可
以有效地降低兩導線之間的善串音干擾，在本
計劃中我們以接地式虛擬金屬填充達到此效
果。 
C.2 Re-Routing 
在晶片實體佈局中，由於串音干擾雜訊區
域大都位在繞線較擁擠的區域，因此，需要在
這個區域直接安插虛擬金屬的需求較少，相對
地也就降低以接地式虛擬金屬來建構屏蔽的可
能性。 
然而，在繞線較稀疏的區域仍需安插大量
的虛擬金屬，才可以符合 CMP 程序的要求，因
此，我們設計了將干擾雜訊嚴重區域的非關鍵
路徑連接線重新繞線方法，以挪出空間做為接
地式虛擬金屬安插之用，強化整體效果。 
    非關鍵路徑上的連接線之寬鬆時間(slack 
time)為正值，我們以寬鬆時間量為依據來選取
連接線進行重新繞線，並依寬鬆時間量計算重
新繞線的搜尋範圍；也就是說寬鬆時間量大的
連接線，在重繞線時可將線繞遠一點，以謄出
更多空間做為安插接地式虛擬金屬之用。 
Crosstalk_Aware_Dummy_Insertion( ); 
begin 
   Insert_grounded_dummy; //Shielding 
 
   //Rerouting for Shielding 
   while ( Exist_Crosstalk && Reroutable ) begin 
  Neti= Choose_NoncriticalNet(SlackTime); 
     Reroute (Neti, SlackTime); 
  Insert_grounded_dummy; 
  Update_Crosstalk_Information; 
  Update_SlackTime_Information; 
   end 
end 
圖三、雜訊導向虛擬金屬安插演算法 
D. 加入浮接式虛擬金屬 
 在程序的最後步驟，進行安插浮接式的虛
擬金屬，以減少密度的差異度，達到 CMP 程序
的要求。 
四、實驗結果 
我們以C語言撰寫圖二的程式碼，採用
ISCAS89測試電路組作為測試與分析之用。首先
以TSMC 0.13um製程元件庫(Cell Library)實現
電路，並使用SOC Encounter軟體完成佈局並執
行雜訊干擾分析，設定10%*Vdd、15%*Vdd與
20%*Vdd作為雜訊臨界值，分別進行降低雜訊
的安插虛擬金屬實驗，用以比較在三種不同雜
訊臨界值的情形下，本計劃所設計的雜訊導向
虛擬金屬安插演算法效益。 
表 Y04 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                           97 年 7  月 15日 
報告人姓名 林浩仁 服務機構 
及職稱 
大葉大學資訊工程學系 
助理教授 
     時間 
會議 
     地點 
2008/07/6~2008/07/9 
日本山口縣下關 
本會核定 
補助文號 
NSC 96-2221-E-212-038- 
會議 
名稱 
  (英文) The 23rd International Technical Conference on 
Circuits/Systems, Computers and Communications (ITC-CSCC 2008) 
發表 
論文 
題目 
 無。 
一、參加會議經過 
7月 5日下午於桃園機場搭華航班機，晚上飛抵福岡機場入境日本；轉車抵達山口縣下
關，6日下午大會報到及歡迎晚會，7日上午大會開幕及專題演講，隨後參加各 Sessions的論
文發表會。今年共有 456篇論文發表，分 54場 oral報告及 2場 Poster展示與討論。活動照片
如下： 
   
   
數位積體電路設計與電腦輔助設計相關的 oral session如下: 
Session D1 (8F 801 Room): VLSI Design & Applications 1 
Session E1 (8F 802 Room): Test Technology 
Session D2 (8F 801 Room): VLSI Design & Applications 2 
Session D3 (8F 801 Room): VLSI Design & Applications 3 
附
件
三
 
