## 1. 반도체 기본 이론

### 가. 반도체 개요

#### 1. 반도체 재료
* **정의:** 전기 전도도가 도체(금속)와 절연체(부도체)의 중간 영역에 있는 물질이다.
* **특징:** 가장 중요한 특징은 온도 변화나 **불순물 첨가(도핑)**에 의해 전기 전도도를 정밀하게 제어할 수 있다는 점이다.
* **주요 재료:** 주기율표 **4족 원소**인 **실리콘(Si)**과 **게르마늄(Ge)**이 대표적이며, 이 중 실리콘이 가장 널리 사용된다. 화합물 반도체로는 갈륨 비소(GaAs) 등이 있다.

#### 2. 공유 결합
* **원리:** 실리콘과 같은 4가 원소는 최외각에 4개의 전자를 가지며, 인접한 네 개의 원자와 각각 전자를 하나씩 공유하여 안정적인 8개의 전자를 가진 구조(옥텟 규칙)를 형성한다. 이것이 **공유 결합**이다.
* **영향:** 순수한 상태에서는 모든 전자가 결합에 묶여 **자유 전자(Free Electron)**가 거의 없으므로, 저온에서는 거의 절연체처럼 행동한다.

#### 3. 원자 구조와 에너지 띠 (Energy Band)
* **에너지 띠:** 원자 내 전자가 가질 수 있는 에너지 준위가 연속적으로 모여 띠를 형성하는데, 이를 **에너지 띠**라고 한다.
    * **원자가 띠 (Valence Band):** 원자가 전자가 존재하는 띠로, 전자가 가득 차 있거나 거의 차 있다.
    * **전도 띠 (Conduction Band):** 전자가 외부 에너지를 받아 이동하여 전류를 생성할 수 있는 띠이다.
* **띠 간격 (Band Gap):** 원자가 띠와 전도 띠 사이의 전자가 존재할 수 없는 에너지 영역이다.
    * **반도체:** 도체보다 띠 간격이 크고 절연체보다 작아서, 실온에서 열 에너지 등에 의해 일부 전자가 이 간격을 뛰어넘어 전도 띠로 이동할 수 있다. 이때 원자가 띠에는 **정공(Hole)**이 남게 된다.

### 나. 반도체의 종류

#### 1. 진성 반도체 (Intrinsic Semiconductor)
* **정의:** 어떠한 불순물도 섞이지 않은 **순수**한 결정 구조를 가진 반도체이다.
* **특징:** 전하 운반체(캐리어)는 오직 **열에 의해 생성된 전자-정공 쌍**뿐이다. 따라서 자유 전자와 정공의 농도($n$)가 항상 같으며 ($n = p$), 전도도는 매우 낮다.

#### 2. 외인성 반도체 (Extrinsic Semiconductor)
* **정의:** 진성 반도체에 전기적 특성을 제어하기 위해 의도적으로 미량의 불순물 원소(도펀트)를 첨가한 반도체이다 (**도핑** 과정).
* **목적:** 특정 종류의 캐리어 농도를 압도적으로 높여 전기 전도도를 크게 향상시키기 위함이다.

#### 3. N형 반도체 (N-type Semiconductor)
* **생성:** 4가 원소(Si)에 최외각 전자가 5개인 **5가 불순물 원소** (인(P), 비소(As) 등)를 도핑하여 만든다.
* **캐리어:** 5가 원소는 4개의 전자는 공유 결합에 사용하고 남은 1개의 전자를 쉽게 내놓는다 (**도너 원자**). 이로 인해 **자유 전자**가 전류를 운반하는 주된 캐리어인 **다수 캐리어**가 되고, **정공**은 **소수 캐리어**가 된다.

#### 4. P형 반도체 (P-type Semiconductor)
* **생성:** 4가 원소(Si)에 최외각 전자가 3개인 **3가 불순물 원소** (붕소(B), 갈륨(Ga) 등)를 도핑하여 만든다.
* **캐리어:** 3가 원소는 공유 결합에 필요한 전자 1개가 부족하여 주변의 전자를 받아들이려 한다 (**억셉터 원자**). 이 부족한 자리가 **정공**이며, 정공이 **다수 캐리어**가 되고 **자유 전자**는 **소수 캐리어**가 된다.

### 다. PN 접합 다이오드

#### 1. PN 접합
* **형성 및 확산:** P형과 N형 반도체를 결합하면, N형의 다수 캐리어(전자)가 P형으로, P형의 다수 캐리어(정공)가 N형으로 **확산**된다.
* **공핍층 (Depletion Layer):** 확산된 전자와 정공이 접합면 근처에서 재결합하여 사라지면서 캐리어(자유 전자, 정공)가 존재하지 않는 영역이 형성되는데, 이를 **공핍층**이라 한다.
* **내부 전위 장벽:** 공핍층 내에는 N형 쪽에 양전하(도너 이온)가, P형 쪽에 음전하(억셉터 이온)가 남아 전위차가 발생한다. 이 전위차는 다수 캐리어의 추가적인 확산을 막는 **전위 장벽(Potential Barrier)** 역할을 한다.

#### 2. PN 접합 다이오드의 바이어스 (Bias)
* **순방향 바이어스 (Forward Bias):** P형 단자에 **(+) 전압**, N형 단자에 **(-) 전압**을 인가한다.
    * 인가된 전압이 내부 전위 장벽을 낮추어 다수 캐리어의 공핍층 통과를 가능하게 한다. 일정 전압(문턱 전압, 실리콘의 경우 약 0.7V) 이상이 되면 저항이 급격히 낮아져 **큰 전류가 흐른다**.
* **역방향 바이어스 (Reverse Bias):** P형 단자에 **(-) 전압**, N형 단자에 **(+) 전압**을 인가한다.
    * 인가된 전압이 내부 전위 장벽을 더욱 높이고 공핍층을 확장시켜 다수 캐리어의 이동을 완전히 차단한다. 결과적으로 **매우 작은 소수 캐리어에 의한 누설 전류**만 흐른다. 

#### 3. PN 접합 다이오드의 특성
* **정류 작용:** 다이오드는 순방향 전압에 대해서만 전류를 통과시키고 역방향 전압에 대해서는 전류를 차단하는 **일방향 전도성**을 가진다. 이 특성을 이용하여 교류 전압을 맥동하는 직류 전압으로 바꾸는 **정류(Rectification)**에 사용된다.
* **항복 (Breakdown):** 역방향 전압을 지속적으로 증가시키면 공핍층의 전계가 강해져 특정 전압(항복 전압)에 도달했을 때 급격히 큰 역방향 전류가 흐른다. 이 현상은 크게 **제너 항복**과 **애벌랜치 항복**으로 나뉜다.

### 라. 특수 다이오드

#### 1. 제너 다이오드 (Zener Diode)
* **원리:** PN 접합의 도핑 농도를 매우 높여 항복 전압이 낮은 상태에서 제너 항복(터널링 효과에 의한 항복) 현상을 이용한다.
* **용도:** 역방향 바이어스로 동작하며, 일단 항복이 발생하면 **전압이 일정하게 유지되는 특성**을 이용하여 회로에서 **정전압 공급**이나 전압 보호용으로 주로 사용된다.

#### 2. 터널 다이오드 (Tunnel Diode / Esaki Diode)
* **원리:** 일반 다이오드보다 훨씬 높은 도핑 농도로 만들어져 공핍층 폭이 극도로 얇다. 이로 인해 양자 역학적 **터널링 효과**를 통해 전자가 전위 장벽을 통과할 수 있다.
* **특징:** 순방향 전압이 증가하다가 감소하는 구간, 즉 **부성 저항 (Negative Resistance)** 영역을 가진다. 이 독특한 특성을 이용하여 고속 스위칭 및 초고주파 **발진** 회로에 응용된다.

#### 3. 바랙터 다이오드 (Varactor Diode / 가변 용량 다이오드)
* **원리:** PN 접합에 **역방향 전압**을 인가하면 공핍층이 확장된다. 이때 공핍층은 마치 절연체처럼, 양쪽 P/N 영역은 전극처럼 작용하여 하나의 **커패시터(축전기)** 역할을 한다.
* **용도:** 인가하는 역전압의 크기에 따라 공핍층의 폭이 변하고, 결과적으로 **정전 용량(커패시턴스)** 값이 변화한다. 이를 이용하여 라디오, TV 등의 **주파수 동조(Tuning)** 회로에 사용된다.

#### 4. 기타 다이오드
* **발광 다이오드 (LED, Light Emitting Diode):** 순방향 바이어스 시 주입된 전자와 정공이 재결합하면서 그 에너지 차이만큼을 **빛(광자)**으로 방출하는 소자이다.
* **광 다이오드 (Photo Diode):** 역방향 바이어스 상태에서 빛(광자)이 PN 접합에 입사하면, 빛 에너지가 전자-정공 쌍을 생성하여 역방향 전류(광전류)를 증가시키는 소자이다. 빛 감지 센서로 활용된다.
* **쇼트키 다이오드 (Schottky Diode):** 반도체-금속 접합을 이용한 다이오드로, 일반 PN 접합 다이오드보다 순방향 전압 강하가 매우 낮고 **스위칭 속도가 극도로 빠른** 특징을 가진다.


## 2. 반도체 기본 이론

### 가. 반도체 개요

#### 1. 반도체 재료
* **정의:** 전기 전도도가 도체(금속)와 절연체(부도체)의 중간 영역에 있는 물질이다.
* **특징:** 가장 중요한 특징은 온도 변화나 **불순물 첨가(도핑)**에 의해 전기 전도도를 정밀하게 제어할 수 있다는 점이다.
* **주요 재료:** 주기율표 **4족 원소**인 **실리콘(Si)**과 **게르마늄(Ge)**이 대표적이며, 이 중 실리콘이 가장 널리 사용된다. 화합물 반도체로는 갈륨 비소(GaAs) 등이 있다.

#### 2. 공유 결합
* **원리:** 실리콘과 같은 4가 원소는 최외각에 4개의 전자를 가지며, 인접한 네 개의 원자와 각각 전자를 하나씩 공유하여 안정적인 8개의 전자를 가진 구조(옥텟 규칙)를 형성한다. 이것이 **공유 결합**이다.
* **영향:** 순수한 상태에서는 모든 전자가 결합에 묶여 **자유 전자(Free Electron)**가 거의 없으므로, 저온에서는 거의 절연체처럼 행동한다.

#### 3. 원자 구조와 에너지 띠 (Energy Band)
* **에너지 띠:** 원자 내 전자가 가질 수 있는 에너지 준위가 연속적으로 모여 띠를 형성하는데, 이를 **에너지 띠**라고 한다.
    * **원자가 띠 (Valence Band):** 원자가 전자가 존재하는 띠로, 전자가 가득 차 있거나 거의 차 있다.
    * **전도 띠 (Conduction Band):** 전자가 외부 에너지를 받아 이동하여 전류를 생성할 수 있는 띠이다.
* **띠 간격 (Band Gap):** 원자가 띠와 전도 띠 사이의 전자가 존재할 수 없는 에너지 영역이다.
    * **반도체:** 도체보다 띠 간격이 크고 절연체보다 작아서, 실온에서 열 에너지 등에 의해 일부 전자가 이 간격을 뛰어넘어 전도 띠로 이동할 수 있다. 이때 원자가 띠에는 **정공(Hole)**이 남게 된다.

### 나. 반도체의 종류

#### 1. 진성 반도체 (Intrinsic Semiconductor)
* **정의:** 어떠한 불순물도 섞이지 않은 **순수**한 결정 구조를 가진 반도체이다.
* **특징:** 전하 운반체(캐리어)는 오직 **열에 의해 생성된 전자-정공 쌍**뿐이다. 따라서 자유 전자와 정공의 농도($n$)가 항상 같으며 ($n = p$), 전도도는 매우 낮다.

#### 2. 외인성 반도체 (Extrinsic Semiconductor)
* **정의:** 진성 반도체에 전기적 특성을 제어하기 위해 의도적으로 미량의 불순물 원소(도펀트)를 첨가한 반도체이다 (**도핑** 과정).
* **목적:** 특정 종류의 캐리어 농도를 압도적으로 높여 전기 전도도를 크게 향상시키기 위함이다.

#### 3. N형 반도체 (N-type Semiconductor)
* **생성:** 4가 원소(Si)에 최외각 전자가 5개인 **5가 불순물 원소** (인(P), 비소(As) 등)를 도핑하여 만든다.
* **캐리어:** 5가 원소는 4개의 전자는 공유 결합에 사용하고 남은 1개의 전자를 쉽게 내놓는다 (**도너 원자**). 이로 인해 **자유 전자**가 전류를 운반하는 주된 캐리어인 **다수 캐리어**가 되고, **정공**은 **소수 캐리어**가 된다.

#### 4. P형 반도체 (P-type Semiconductor)
* **생성:** 4가 원소(Si)에 최외각 전자가 3개인 **3가 불순물 원소** (붕소(B), 갈륨(Ga) 등)를 도핑하여 만든다.
* **캐리어:** 3가 원소는 공유 결합에 필요한 전자 1개가 부족하여 주변의 전자를 받아들이려 한다 (**억셉터 원자**). 이 부족한 자리가 **정공**이며, 정공이 **다수 캐리어**가 되고 **자유 전자**는 **소수 캐리어**가 된다.

### 다. PN 접합 다이오드

#### 1. PN 접합
* **형성 및 확산:** P형과 N형 반도체를 결합하면, N형의 다수 캐리어(전자)가 P형으로, P형의 다수 캐리어(정공)가 N형으로 **확산**된다.
* **공핍층 (Depletion Layer):** 확산된 전자와 정공이 접합면 근처에서 재결합하여 사라지면서 캐리어(자유 전자, 정공)가 존재하지 않는 영역이 형성되는데, 이를 **공핍층**이라 한다.
* **내부 전위 장벽:** 공핍층 내에는 N형 쪽에 양전하(도너 이온)가, P형 쪽에 음전하(억셉터 이온)가 남아 전위차가 발생한다. 이 전위차는 다수 캐리어의 추가적인 확산을 막는 **전위 장벽(Potential Barrier)** 역할을 한다.

#### 2. PN 접합 다이오드의 바이어스 (Bias)
* **순방향 바이어스 (Forward Bias):** P형 단자에 **(+) 전압**, N형 단자에 **(-) 전압**을 인가한다.
    * 인가된 전압이 내부 전위 장벽을 낮추어 다수 캐리어의 공핍층 통과를 가능하게 한다. 일정 전압(문턱 전압, 실리콘의 경우 약 0.7V) 이상이 되면 저항이 급격히 낮아져 **큰 전류가 흐른다**.
* **역방향 바이어스 (Reverse Bias):** P형 단자에 **(-) 전압**, N형 단자에 **(+) 전압**을 인가한다.
    * 인가된 전압이 내부 전위 장벽을 더욱 높이고 공핍층을 확장시켜 다수 캐리어의 이동을 완전히 차단한다. 결과적으로 **매우 작은 소수 캐리어에 의한 누설 전류**만 흐른다. 

#### 3. PN 접합 다이오드의 특성
* **정류 작용:** 다이오드는 순방향 전압에 대해서만 전류를 통과시키고 역방향 전압에 대해서는 전류를 차단하는 **일방향 전도성**을 가진다. 이 특성을 이용하여 교류 전압을 맥동하는 직류 전압으로 바꾸는 **정류(Rectification)**에 사용된다.
* **항복 (Breakdown):** 역방향 전압을 지속적으로 증가시키면 공핍층의 전계가 강해져 특정 전압(항복 전압)에 도달했을 때 급격히 큰 역방향 전류가 흐른다. 이 현상은 크게 **제너 항복**과 **애벌랜치 항복**으로 나뉜다.

### 라. 특수 다이오드

#### 1. 제너 다이오드 (Zener Diode)
* **원리:** PN 접합의 도핑 농도를 매우 높여 항복 전압이 낮은 상태에서 제너 항복(터널링 효과에 의한 항복) 현상을 이용한다.
* **용도:** 역방향 바이어스로 동작하며, 일단 항복이 발생하면 **전압이 일정하게 유지되는 특성**을 이용하여 회로에서 **정전압 공급**이나 전압 보호용으로 주로 사용된다.

#### 2. 터널 다이오드 (Tunnel Diode / Esaki Diode)
* **원리:** 일반 다이오드보다 훨씬 높은 도핑 농도로 만들어져 공핍층 폭이 극도로 얇다. 이로 인해 양자 역학적 **터널링 효과**를 통해 전자가 전위 장벽을 통과할 수 있다.
* **특징:** 순방향 전압이 증가하다가 감소하는 구간, 즉 **부성 저항 (Negative Resistance)** 영역을 가진다. 이 독특한 특성을 이용하여 고속 스위칭 및 초고주파 **발진** 회로에 응용된다.

#### 3. 바랙터 다이오드 (Varactor Diode / 가변 용량 다이오드)
* **원리:** PN 접합에 **역방향 전압**을 인가하면 공핍층이 확장된다. 이때 공핍층은 마치 절연체처럼, 양쪽 P/N 영역은 전극처럼 작용하여 하나의 **커패시터(축전기)** 역할을 한다.
* **용도:** 인가하는 역전압의 크기에 따라 공핍층의 폭이 변하고, 결과적으로 **정전 용량(커패시턴스)** 값이 변화한다. 이를 이용하여 라디오, TV 등의 **주파수 동조(Tuning)** 회로에 사용된다.

#### 4. 기타 다이오드
* **발광 다이오드 (LED, Light Emitting Diode):** 순방향 바이어스 시 주입된 전자와 정공이 재결합하면서 그 에너지 차이만큼을 **빛(광자)**으로 방출하는 소자이다.
* **광 다이오드 (Photo Diode):** 역방향 바이어스 상태에서 빛(광자)이 PN 접합에 입사하면, 빛 에너지가 전자-정공 쌍을 생성하여 역방향 전류(광전류)를 증가시키는 소자이다. 빛 감지 센서로 활용된다.
* **쇼트키 다이오드 (Schottky Diode):** 반도체-금속 접합을 이용한 다이오드로, 일반 PN 접합 다이오드보다 순방향 전압 강하가 매우 낮고 **스위칭 속도가 극도로 빠른** 특징을 가진다.


## 3. 바이폴라 접합 트랜지스터 (BJT)

### 가. 바이폴라 접합 트랜지스터의 원리

#### 1. 기본 구조
* **정의:** BJT는 P형과 N형 반도체를 $\text{PNP}$ 또는 $\text{NPN}$의 순서로 **세 층**으로 접합한 3단자 소자이다. 이 이름은 전도에 **전자(Electron)**와 **정공(Hole)**이라는 **두 종류(Bi-polar)**의 캐리어가 모두 관여하기 때문에 붙여졌다.
* **영역 및 단자:**
    * **이미터 (Emitter, $\text{E}$):** 중앙층으로 캐리어를 방출하는 영역이며, 도핑 농도가 **가장 높다**.
    * **베이스 (Base, $\text{B}$):** 이미터와 컬렉터 사이에 끼어 있는 얇은 층이며, 도핑 농도가 **가장 낮다**.
    * **컬렉터 (Collector, $\text{C}$):** 캐리어를 모으는(수집하는) 영역이며, 이미터보다는 낮고 베이스보다는 높은 도핑 농도를 가진다. 면적이 가장 넓다.
* **접합:** 두 개의 $\text{PN}$ 접합, 즉 **이미터-베이스 접합 ($\text{EB}$ 접합)**과 **컬렉터-베이스 접합 ($\text{CB}$ 접합)**을 가진다.

#### 2. 기본 동작 (증폭 모드)
BJT는 주로 신호를 증폭하는 **활성 영역 (Active Region)**에서 동작하도록 설계된다.

* **바이어스:** 활성 영역 동작을 위해 두 접합에 다음과 같이 전압을 인가한다.
    * **$\text{EB}$ 접합:** 항상 **순방향 바이어스**시킨다 (낮은 전압).
    * **$\text{CB}$ 접합:** 항상 **역방향 바이어스**시킨다 (높은 전압).
* **$\text{NPN}$ 트랜지스터 동작 원리:**
    1. **이미터 주입:** 순방향 바이어스된 $\text{EB}$ 접합에 의해 이미터($\text{N}$)의 다수 캐리어인 **전자**가 베이스($\text{P}$)로 대량 주입된다.
    2. **베이스 통과:** 베이스는 매우 얇고 도핑 농도가 낮기 때문에, 주입된 전자의 대부분($95\%$ 이상)은 베이스의 소수 캐리어인 정공과 재결합하지 않고 통과한다.
    3. **컬렉터 수집:** 통과한 전자는 강하게 역방향 바이어스된 $\text{CB}$ 접합의 인력에 의해 컬렉터($\text{N}$)로 끌려가 수집된다.
* **전류 관계:** 컬렉터 전류($I_C$)는 베이스 전류($I_B$)에 비례하여 증폭된다. 이 관계는 $\boldsymbol{I_C = \beta I_B}$로 나타내며, $\boldsymbol{\beta}$는 **전류 증폭률**이다. 전체 전류 관계는 $\boldsymbol{I_E = I_C + I_B}$이다. 즉, 작은 베이스 전류($I_B$)가 큰 컬렉터 전류($I_C$)를 제어하므로 **전류 증폭**이 가능하다.

### 나. 트랜지스터 회로의 특성 곡선 및 동작점

#### 1. 트랜지스터 회로의 특성 곡선
트랜지스터의 전기적 특성을 나타내는 그래프로, 주로 공통 이미터(CE) 회로에 대해 해석한다.

* **입력 특성 곡선 ($I_B - V_{BE}$):** $\text{EB}$ 접합의 순방향 바이어스 특성을 나타낸다. 다이오드의 $\text{V}-\text{I}$ 특성과 유사하며, $V_{BE}$가 문턱 전압($\text{Si}$의 경우 약 $0.7\text{V}$) 이상일 때 $I_B$가 급격히 증가한다.
* **출력 특성 곡선 ($I_C - V_{CE}$):** 베이스 전류 $I_B$를 일정하게 유지하면서 컬렉터-이미터 전압 $V_{CE}$에 따른 컬렉터 전류 $I_C$의 변화를 나타낸다.
    * **차단 영역 (Cutoff Region):** $I_B = 0$인 영역이다. 트랜지스터는 **꺼진 스위치**처럼 동작한다.
    * **활성 영역 (Active Region):** $I_C$가 $V_{CE}$에 거의 관계없이 $I_B$에 비례하여 일정하게 유지되는 영역이다. 트랜지스터가 **증폭기**로 동작하는 영역이다.
    * **포화 영역 (Saturation Region):** $V_{CE}$가 매우 낮아 $\text{CB}$ 접합이 역방향이 아닌 순방향 바이어스되는 영역이다. $I_C$는 더 이상 $I_B$에 비례하지 않으며, 트랜지스터는 **켜진 스위치**처럼 동작한다.

#### 2. 부하선과 동작점 (Q-point)
* **$\text{DC}$ 부하선 (DC Load Line):** 트랜지스터가 연결된 외부 회로(컬렉터 회로)에 키르히호프의 전압 법칙을 적용하여 $V_{CE}$와 $I_C$의 관계를 나타낸 직선이다. 출력 특성 곡선 상에 그려진다.
    * **$V_{CE}$축 절편:** $I_C=0$일 때의 $V_{CE}$ 값으로, 보통 전원 전압($V_{CC}$)과 같다.
    * **$I_C$축 절편:** $V_{CE}=0$일 때의 $I_C$ 값으로, $V_{CC} / R_C$와 같다.
* **동작점 (Quiescent Point, $\text{Q}$-point):** 트랜지스터에 $\text{DC}$ 전압(바이어스)만 인가되었을 때, 회로 해석을 통해 결정되는 $V_{CE}$와 $I_C$의 특정 값이다.
    * **역할:** 트랜지스터가 **가장 이상적인 증폭**을 수행하도록 $\text{Q}$-point를 $\text{DC}$ 부하선의 **중앙**에 설정하는 것이 중요하다. $\text{Q}$-point는 입력 신호가 없을 때 트랜지스터가 대기하는 $\text{DC}$ 상태를 나타낸다.

### 다. 바이어스 회로 (Biasing Circuits)

**바이어스 회로**는 트랜지스터를 원하는 동작점($\text{Q}$-point)에 정확하고 안정적으로 위치시키기 위해 $\text{DC}$ 전압과 전류를 인가하는 회로망이다.

#### 1. 전압 분배 바이어스 (Voltage-Divider Bias)의 해석
* **구성:** 베이스에 전원 전압($V_{CC}$)을 두 개의 저항($R_1, R_2$)으로 분배하여 인가한다. 이미터에는 저항 $R_E$가 연결된다. 가장 널리 사용되는 바이어스 방식이다.
* **해석:** 테브난의 정리를 이용하여 $R_1$과 $R_2$를 하나의 테브난 등가 전압($V_{TH}$)과 저항($R_{TH}$)으로 대체하여 회로를 해석한다.
* **장점:** 다음 항목에서 설명하듯, $\text{Q}$-point의 **안정성**이 가장 우수하다.

#### 2. 안정도 해석
* **안정도의 정의:** 트랜지스터의 $\beta$ 값이나 온도 변화에 따라 $\text{Q}$-point가 얼마나 변하지 않고 일정하게 유지되는지를 나타내는 척도이다. $\beta$ 값은 온도에 민감하고 트랜지스터마다 편차가 크다.
* **$R_E$의 효과:** 이미터 저항($R_E$)은 $\text{Q}$-point 안정화에 가장 중요한 역할을 한다. 온도 상승으로 $I_C$가 증가하면 $V_E = I_E R_E$도 증가한다. 이 $V_E$ 증가는 $V_{BE}$를 감소시켜 결과적으로 $I_B$를 줄어들게 하여 $I_C$의 증가를 상쇄시키는 **부궤환(Negative Feedback)** 효과를 제공한다.
* **전압 분배 바이어스의 안정도:** $R_1$과 $R_2$가 적절히 작게 설계되어 베이스 전압이 $V_{CC}$에 의해 안정적으로 분배되면, $\text{Q}$-point는 $\beta$의 변화에 거의 영향을 받지 않으므로 안정성이 가장 우수하다.

#### 3. 베이스 바이어스 (Fixed Bias / 고정 바이어스)
* **구성:** $V_{CC}$를 저항 $R_B$를 통해 직접 베이스에 연결한다. 가장 간단한 형태이다.
* **단점:** $\boldsymbol{I_C = \beta I_B}$ 관계에 전적으로 의존하므로, $\beta$ 값의 작은 변화나 온도 변화에도 **$\text{Q}$-point가 매우 불안정하게 변동**한다. 따라서 거의 사용되지 않는다.

#### 4. 이미터 바이어스 (Emitter Bias)
* **구성:** 이미터 저항($R_E$)을 사용하고, 베이스 저항($R_B$)은 높은 값으로 연결한다. 전원으로는 양극($+V_{CC}$)과 음극($-V_{EE}$) 두 개를 사용한다.
* **장점:** $R_E$로 인해 $I_C$ 증가가 $V_{BE}$를 감소시키는 부궤환이 발생하여 **안정도가 고정 바이어스보다 크게 개선**된다.

#### 5. 컬렉터 귀환 바이어스 (Collector-Feedback Bias)
* **구성:** 베이스 저항 $R_B$를 전원 $V_{CC}$가 아닌 **컬렉터 단자**에 연결한다.
* **원리:** 컬렉터 전류 $I_C$가 증가하면, $R_C$에서의 전압 강하가 증가하여 $V_C$가 감소한다. 이 감소된 $V_C$가 $R_B$를 통해 베이스 전압 $V_B$를 낮추어 $I_B$를 감소시킨다. $I_B$ 감소는 다시 $I_C$를 줄이는 방향으로 작용하여 **$\text{Q}$-point를 안정화**시킨다. 안정도는 전압 분배 바이어스보다는 낮지만, 고정 바이어스보다는 우수하다.


## 4. 소신호 증폭기 (Small-Signal Amplifier)

### 가. 소신호 증폭기의 동작

#### 1. 소신호 동작
* **정의:** 트랜지스터가 $\text{DC}$ 바이어스($\text{Q}$-point)를 통해 **활성 영역**에 위치할 때, 입력되는 **작은 교류(AC) 신호**를 증폭하는 동작이다.
* **원리:** 바이어스 회로가 $\text{DC}$ 동작점을 설정하면, 입력 $\text{AC}$ 신호는 $\text{Q}$-point 주변에서 트랜지스터를 동작시켜 베이스 전류($i_b$)를 변화시킨다. 이 작은 $i_b$의 변화가 큰 컬렉터 전류($i_c$)의 변화를 유발하고, 최종적으로 부하 저항을 통해 증폭된 출력 전압($v_{out}$)을 얻는다.
* **선형성:** 입력 신호가 **충분히 작아야** 트랜지스터의 특성 곡선 상에서 $\text{Q}$-point 주변의 변화를 직선으로 근사할 수 있으며, 이 때 출력 신호는 입력 신호와 파형이 **왜곡 없이 동일**하게 유지된다.

#### 2. 커패시터의 역할
소신호 증폭기 회로에는 $\text{DC}$ 바이어스를 유지하고 $\text{AC}$ 신호만 통과시키기 위해 여러 커패시터가 사용된다.

* **결합 커패시터 (Coupling Capacitor, $C_C$):** 입력 신호원과 증폭기 입력(베이스), 그리고 증폭기 출력(컬렉터)과 부하 사이에 사용된다. $\text{AC}$ 신호는 통과시키고, $\text{DC}$ 전압은 차단하여 **$\text{DC}$ 바이어스 점이 $\text{AC}$ 신호원에 영향을 받지 않도록 분리**하는 역할을 한다. $\text{AC}$ 관점에서는 단락(Short)으로 간주된다.
* **바이패스 커패시터 (Bypass Capacitor, $C_E$):** 이미터 저항($R_E$)과 **병렬**로 연결된다. $\text{DC}$적으로는 $R_E$가 $\text{Q}$-point 안정화 역할을 수행하게 하지만, $\text{AC}$적으로는 이 커패시터가 $\text{AC}$ 신호를 **접지(Ground)**로 우회(Bypass)시켜 $R_E$가 $\text{AC}$ 신호에 대한 **이득을 감소시키는 것을 방지**한다. $\text{AC}$ 관점에서는 단락(Short)으로 간주된다.

### 나. 교류 등가 회로

#### 1. 트랜지스터의 등가 회로
소신호 해석을 위해서는 트랜지스터를 $\text{AC}$ 신호 관점에서 해석하기 쉬운 선형 회로 모델로 대체한다. 이때 $\text{DC}$ 전원들은 $\text{AC}$ 접지(Ground)로 간주되고 커패시터들은 단락으로 간주된다.

* **$\boldsymbol{r_e}$ 모델 (이미터 저항 모델):** 트랜지스터의 내부 저항을 포함하여, 트랜지스터를 이상적인 전류원으로 대체한다.
    * **입력부($\text{EB}$ 루프):** $\text{AC}$ 베이스 저항 $r_{in(\text{base})} = \beta r_e$
    * **출력부($\text{CE}$ 루프):** $\text{AC}$ 전류원 $i_c = \beta i_b$
    * **내부 이미터 저항 ($\boldsymbol{r_e}$):** $r_e = 26 \text{mV} / I_{E(\text{DC})}$ ($\text{DC}$ 이미터 전류에 반비례한다.)
* **하이브리드 파이 ($\boldsymbol{h}$-parameter) 모델:** $\text{BJT}$의 네 가지 $h$ 파라미터($h_{ie}, h_{fe}, h_{re}, h_{oe}$)를 사용하여 트랜지스터를 모델링한다. 특히 $h_{fe}$는 $\text{AC}$ 전류 증폭률($\beta_{AC}$)을 나타낸다.

#### 2. 트랜지스터의 파라미터 (Parameters)
소신호 해석에 사용되는 주요 파라미터이다.

* **$\boldsymbol{\beta_{\text{AC}}}$ (교류 전류 증폭률):** 트랜지스터의 $\text{AC}$ 전류 이득을 나타낸다. $\beta_{\text{AC}} = \frac{\Delta I_C}{\Delta I_B} \approx \frac{i_c}{i_b}$ 이며, 보통 $\beta_{DC}$와 비슷한 값이다.
* **$\boldsymbol{\alpha_{\text{AC}}}$ (교류 전류 이득):** 컬렉터 전류와 이미터 전류의 비율이다. $\alpha_{\text{AC}} = \frac{\Delta I_C}{\Delta I_E} \approx \frac{i_c}{i_e}$ 이며, $\alpha_{\text{AC}}$는 $\beta_{\text{AC}}$와 $\alpha_{\text{AC}} = \frac{\beta_{\text{AC}}}{1+\beta_{\text{AC}}}$ 관계를 가진다. 그 값은 1에 매우 가깝다.
* **$\boldsymbol{r_e}$ (내부 이미터 저항):** 트랜지스터의 $\text{AC}$ 전류에 대한 내부 저항이며, $\text{DC}$ 동작점($I_{E(\text{DC})}$)에 따라 값이 달라진다. 회로의 $\text{AC}$ 이득과 입력 저항을 결정하는 핵심 파라미터이다.

### 다. 증폭기 종류

증폭기는 트랜지스터의 세 단자 중 어느 단자를 공통(접지)으로 사용하느냐에 따라 세 가지 기본 형태로 분류되며, 각각 고유한 특성을 가진다.

#### 1. 공통 이미터 증폭기 (Common-Emitter Amplifier, $\text{CE}$)
* **공통 단자:** **이미터 ($\text{E}$)**를 $\text{AC}$적으로 접지시킨다 (바이패스 커패시터 사용).
* **입/출력:** **베이스**에 입력 $\rightarrow$ **컬렉터**에서 출력된다.
* **특징:**
    * **전압 이득 ($\boldsymbol{A_v}$):** **매우 높다** ($\boldsymbol{A_v} \approx - \frac{R_C}{r_e}$).
    * **전류 이득 ($\boldsymbol{A_i}$):** 높다 ($\approx \beta$).
    * **위상:** 입력과 출력의 위상이 **$180^\circ$ 반전된다** (음의 전압 이득).
    * **응용:** 중간 이득 및 전력 증폭 단계에 가장 널리 사용된다.

#### 2. 공통 컬렉터 증폭기 (Common-Collector Amplifier, $\text{CC}$ / 이미터 팔로워, Emitter Follower)
* **공통 단자:** **컬렉터 ($\text{C}$)**를 $\text{AC}$적으로 접지시킨다.
* **입/출력:** **베이스**에 입력 $\rightarrow$ **이미터**에서 출력된다.
* **특징:**
    * **전압 이득 ($\boldsymbol{A_v}$):** **1에 가깝다** (이득이 없다).
    * **전류 이득 ($\boldsymbol{A_i}$):** 매우 높다 ($\approx \beta$).
    * **위상:** 입력과 출력의 위상이 **동상**이다 ($\text{E}$ 전압이 $\text{B}$ 전압을 따라가기 때문이다).
    * **응용:** 전압은 그대로 유지하면서 높은 입력 임피던스와 낮은 출력 임피던스를 제공하여, 주로 **임피던스 정합** 회로(Buffer)로 사용된다.

#### 3. 공통 베이스 증폭기 (Common-Base Amplifier, $\text{CB}$)
* **공통 단자:** **베이스 ($\text{B}$)**를 $\text{AC}$적으로 접지시킨다.
* **입/출력:** **이미터**에 입력 $\rightarrow$ **컬렉터**에서 출력된다.
* **특징:**
    * **전압 이득 ($\boldsymbol{A_v}$):** **높다** ($\boldsymbol{A_v} \approx \frac{R_C}{r_e}$).
    * **전류 이득 ($\boldsymbol{A_i}$):** **1에 가깝다** ($\approx \alpha$).
    * **입력 임피던스:** 매우 **낮다**.
    * **응용:** 고주파(RF) 회로에서 안정성과 높은 고주파 응답 특성 때문에 사용되며, 낮은 입력 임피던스가 요구되는 회로에 적합하다.


## 5. 전력 증폭기 (Power Amplifier)

### 가. 전력 증폭기의 개념

#### 1. 전력 증폭기의 정의
* **정의:** 트랜지스터나 진공관 등의 능동 소자를 이용하여 전압이나 전류가 아닌 **전력 레벨**을 증폭하는 회로이다.
* **목적:** 스피커 구동, 무선 통신 송신기 출력단 등에서 부하에 충분한 전력을 공급하는 데 있다.
* **특징:** 일반적인 **소신호 증폭기**와 달리, 출력 파형의 왜곡을 최소화하면서 **큰 출력 전력**을 얻기 위해 트랜지스터를 활성 영역의 넓은 범위에서 동작시킨다. 따라서 전력 변환 효율과 최대 전력 손실($P_D$)이 중요한 설계 요소이다.

#### 2. 전력 증폭기의 구분
* **구분 기준:** 출력 신호의 주기 중 트랜지스터가 활성 영역(전류가 흐르는 영역)에서 동작하는 시간(도통각, Conduction Angle)을 기준으로 $\text{A}$급, $\text{B}$급, $\text{AB}$급, $\text{C}$급 등으로 나눈다.
    * **$\text{A}$급:** $360^\circ$ (입력 신호 전체 주기 동안 도통)
    * **$\text{B}$급:** $180^\circ$ (입력 신호의 반 주기 동안 도통)
    * **$\text{AB}$급:** $180^\circ$ 초과, $360^\circ$ 미만
    * **$\text{C}$급:** $180^\circ$ 미만

### 나. A급 증폭기 ($\text{Class A}$)

#### 1. 직류 부하선과 교류 부하선
* **직류 부하선 ($\text{DC}$ Load Line):** $\text{DC}$ 바이어스 전압만 인가했을 때 트랜지스터의 컬렉터 전류($I_C$)와 컬렉터-이미터 전압($V_{CE}$)의 관계를 나타내는 선이다. 회로 내의 $\text{DC}$ 저항($R_{\text{DC}}$)에 의해 결정된다.
* **교류 부하선 ($\text{AC}$ Load Line):** $\text{AC}$ 신호가 인가되었을 때 트랜지스터의 동작 궤적을 나타내는 선이다. 회로 내의 $\text{AC}$ 저항($R_{\text{AC}}$)에 의해 결정되며, $R_{\text{AC}}$가 $R_{\text{DC}}$와 다를 경우 직류 부하선과 기울기가 다르다. 전력 증폭기에서는 $\text{Q}$-point를 중심으로 $\text{AC}$ 부하선 상에서 입/출력 신호가 움직인다.

#### 2. $\text{A}$급 증폭기의 동작
* **도통각:** **$360^\circ$** (입력 신호의 전체 주기 동안 컬렉터 전류가 흐른다).
* **$\text{Q}$-point:** $\text{AC}$ 부하선의 **중앙**에 설정되어, 출력 파형의 양의 반 주기와 음의 반 주기 모두가 왜곡 없이 증폭되도록 한다.
* **특징:** 출력 파형의 **왜곡이 가장 적다** (선형성이 가장 우수하다).

#### 3. $\text{A}$급 증폭기의 효율 개선
* **효율:** 최대 효율이 **$25\%$** (일반 $\text{RC}$ 결합) 또는 **$50\%$** (변압기 결합)로, 다른 급수에 비해 효율이 낮다. 이는 입력 신호가 없을 때도 **$\text{DC}$ 대기 전류($I_{C\text{Q}}$)**가 계속 흐르기 때문이다.
* **개선 방법 (변압기 결합):** 출력에 **변압기**를 사용하여 부하를 연결하면 $\text{DC}$ 대기 전류가 변압기 1차 권선을 통해 흐를 때 $\text{DC}$ 전압 강하가 최소화된다. 이를 통해 $\text{Q}$-point를 $V_{CE}$가 더 낮은 지점으로 이동시켜 $V_{CE\text{Q}}$에서의 전력 손실을 줄임으로써 효율을 $50\%$까지 개선할 수 있다.

### 다. B급/AB급/C급 증폭기 ($\text{Class B/AB/C}$)

#### 1. $\text{B}$급 증폭기 ($\text{Class B}$)
* **도통각:** **$180^\circ$** (입력 신호의 반 주기 동안만 컬렉터 전류가 흐른다).
* **$\text{Q}$-point:** **차단 영역 근처**($V_{BE} \approx 0 \text{V}$)에 설정된다. 입력 신호의 절반($180^\circ$)만 전류를 흐르게 한다.
* **구성:** 보통 **푸시-풀 (Push-Pull)** 형태로 두 개의 트랜지스터를 사용하여, 하나는 양의 반 주기를, 다른 하나는 음의 반 주기를 증폭하여 완전한 출력 파형을 만든다.
* **특징:** $\text{A}$급에 비해 대기 전력이 적어 **효율이 높다** (최대 $78.5\%$). 하지만 두 트랜지스터가 켜지고 꺼지는 경계에서 **교차 왜곡 (Crossover Distortion)**이라는 심각한 파형 왜곡이 발생한다.

#### 2. $\text{AB}$급 증폭기 ($\text{Class AB}$)
* **도통각:** **$180^\circ$보다 크고 $360^\circ$보다 작은** 범위이다.
* **$\text{Q}$-point:** $\text{B}$급처럼 차단 영역 근처에 두지만, 아주 약간의 **순방향 바이어스**를 가하여 트랜지스터를 미세하게 켜 놓는다.
* **특징:** $\text{B}$급의 **교차 왜곡을 제거**하기 위해 고안되었다. $\text{B}$급과 유사한 높은 효율을 유지하면서도 교차 왜곡을 방지하여 선형성을 개선한다. 푸시-풀 구성에 널리 사용된다.

#### 3. $\text{B}$급/$\text{AB}$급 증폭기의 효율
* **$\text{B}$급 최대 효율:** $\boldsymbol{78.5\%}$이다. 이는 $\text{A}$급의 $25\%$($\text{RC}$ 결합) 또는 $50\%$($\text{변압기 결합}$)에 비해 훨씬 높다. 이는 $\text{Q}$-point가 차단 영역에 있어 입력 신호가 없을 때 전력 소모가 거의 없기 때문이다.
* **$\text{AB}$급 효율:** $\text{B}$급($78.5\%$)보다는 약간 낮지만, $\text{A}$급보다는 훨씬 높은 효율을 가진다.

#### 4. $\text{C}$급 증폭기 ($\text{Class C}$)
* **도통각:** **$180^\circ$보다 훨씬 작은** 범위($90^\circ$ 이하)이다.
* **$\text{Q}$-point:** $\text{EB}$ 접합이 **역방향 바이어스**되어 입력 신호의 피크 부분만 순간적으로 순방향이 되도록 설정된다.
* **특징:**
    * **효율:** 모든 급수 중 **가장 높다** (이론적으로 $100\%$에 가깝다).
    * **왜곡:** 입력 신호의 일부만 증폭하므로 **왜곡이 매우 심하다**.
    * **응용:** 심한 왜곡에도 불구하고 출력에 **동조 회로(Tuned Circuit)**를 연결하여 원래의 주파수 성분을 복원할 수 있다. 따라서 주로 $\text{AM}$ 송신기 등 고효율의 $\text{RF}$ 전력 증폭에 사용된다.
 

## 6. 전계효과 트랜지스터 (FET)

전계효과 트랜지스터($\text{FET}$)는 $\text{BJT}$와 달리 **전압**으로 전류를 제어하는 소자이며, **단일 극성** 캐리어(전자 또는 정공)만 전도에 관여한다. 세 개의 단자는 게이트($\text{G}$), 소스($\text{S}$), 드레인($\text{D}$)이다.

### 가. 접합형 전계효과 트랜지스터 ($\text{JFET}$)

#### 1. $\text{JFET}$의 기본 동작
* **구조:** $\text{N}$ 채널 $\text{JFET}$의 경우, $\text{N}$형 반도체 막대(채널) 양 끝에 소스와 드레인이 연결되고, 채널 측면에 $\text{P}$형 반도체 영역(게이트)이 접합된 구조이다. 
* **동작 원리:** $\text{JFET}$는 $\text{PN}$ 접합 다이오드의 **역방향 바이어스** 특성을 이용한다.
    * **$\text{V}_{\text{GS}}$ 제어:** 게이트($\text{G}$)와 소스($\text{S}$) 사이에 $\text{V}_{\text{GS}}$(게이트-소스 전압)를 역방향으로 인가한다. 이 전압이 $\text{PN}$ 접합에 **공핍층**을 형성한다.
    * **채널 폭 제어:** $\text{V}_{\text{GS}}$의 역방향 전압 크기를 증가시키면 공핍층의 폭이 넓어지고, 전류가 흐르는 **채널의 폭이 좁아진다**.
    * **전류 제어:** 채널 폭이 좁아지면 채널 저항이 증가하여 소스에서 드레인으로 흐르는 전류($\text{I}_{\text{D}}$)가 감소한다. 즉, **$\text{V}_{\text{GS}}$ 전압**으로 $\text{I}_{\text{D}}$ **전류**를 제어한다.
* **핀치오프 (Pinch-Off):** $\text{V}_{\text{GS}}$를 증가시키다가 특정 전압($\text{V}_{\text{P}}$)에 도달하면 공핍층이 채널 전체를 막아 $\text{I}_{\text{D}}$가 최소값(0에 가까운 값)이 된다.

#### 2. $\text{JFET}$의 전달 특성 곡선
* **정의:** 게이트-소스 전압($\text{V}_{\text{GS}}$)의 변화에 따른 드레인 전류($\text{I}_{\text{D}}$)의 변화를 나타내는 곡선이다.
* **수식:** $\text{쇼클리 방정식 (Shockley's Equation)}$을 따른다. $\boldsymbol{I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_P}\right)^2}$ 이다.
    * $I_{\text{DSS}}$: $\text{V}_{\text{GS}} = 0\text{V}$ 일 때의 최대 드레인 전류.
    * $V_{\text{P}}$: 핀치오프 전압.
* **특징:** $\text{V}_{\text{GS}}$가 0V일 때 최대 전류를 가지며, $\text{V}_{\text{GS}}$가 음의 값으로 증가할수록 $\text{I}_{\text{D}}$는 **제곱 함수** 형태로 감소한다.

#### 3. $\text{JFET}$의 바이어스
$\text{JFET}$는 $V_{\text{GS}}$가 0V 또는 역방향 전압일 때 동작하므로, $V_{\text{GS}}$를 음의 값으로 설정하여 $Q$-point를 안정화한다.

* **자기 바이어스 (Self-Bias):** 게이트는 접지하고 소스에 저항($R_{\text{S}}$)을 연결하여, $I_{\text{D}}$가 흐르면서 $R_{\text{S}}$에 전압 강하($V_{\text{S}} = I_{\text{D}} R_{\text{S}}$)가 발생한다. 이 때 $V_{\text{GS}} = -V_{\text{S}} = -I_{\text{D}} R_{\text{S}}$로, 게이트 전류가 0이므로 별도의 $\text{DC}$ 전원 없이 자동으로 역방향 바이어스가 형성된다. 가장 널리 사용된다.
* **전압 분배 바이어스:** $R_1$과 $R_2$를 이용하여 $V_{\text{G}}$를 양의 전압으로 설정하고, $R_{\text{S}}$에 의한 전압 강하와 결합하여 $V_{\text{GS}} = V_{\text{G}} - V_{\text{S}}$를 음의 값으로 정확히 설정한다. $Q$-point의 안정성이 높다.

### 나. 금속-산화물-반도체 전계효과 트랜지스터 ($\text{MOSFET}$)

$\text{MOSFET}$는 게이트가 채널 영역과 얇은 **산화막(SiO$_2$)**으로 절연되어 있어 게이트 전류가 거의 0인 소자이다. $\text{JFET}$와 달리 **증가형**과 **공핍형**으로 나뉜다.

#### 1. 공핍형 $\text{MOSFET}$ (D-MOSFET)의 구조와 동작
* **구조:** $\text{N}$ 채널 $\text{JFET}$와 유사하게, 소스와 드레인 사이에 이미 $\text{N}$형 **채널**이 존재하며, 채널 위에 절연막(산화막)을 두고 금속 게이트가 위치한다.
* **동작:** $\text{JFET}$처럼 $\text{V}_{\text{GS}}$를 **음의 전압**으로 인가하여 공핍층을 형성하고 채널 폭을 좁혀 $I_{\text{D}}$를 감소시킬 수 있다 (**공핍 모드**). 또한 $\text{V}_{\text{GS}}$를 **양의 전압**으로 인가하여 채널에 더 많은 전자를 유도해 $I_{\text{D}}$를 증가시킬 수도 있다 (**증가 모드**).
* **특징:** $\text{V}_{\text{GS}} = 0\text{V}$ 일 때도 전류가 흐른다.

#### 2. 증가형 $\text{MOSFET}$ (E-MOSFET)의 구조와 동작
* **구조:** $\text{D-MOSFET}$와 달리, 소스와 드레인 사이에 **원래 채널이 없다** (절연되어 있음). 
* **동작:** $\text{V}_{\text{GS}}$를 **양의 전압**으로 인가해야만 동작한다.
    * **채널 형성:** 양의 $\text{V}_{\text{GS}}$가 기판(P형)의 정공을 밀어내고 $\text{N}$형 영역(전자)을 유도하여 소스와 드레인 사이에 **임시 $\text{N}$형 채널**을 만든다.
    * **전류 흐름:** $\text{V}_{\text{GS}}$가 임계 전압($\text{V}_{\text{T}}$, Threshold Voltage) 이상이 되어야 비로소 채널이 형성되고 $I_{\text{D}}$가 흐른다.
* **특징:** $\text{V}_{\text{GS}} = 0\text{V}$ 일 때 전류가 흐르지 않는다 (**스위칭 소자**로 널리 사용된다).

#### 3. 공핍형 $\text{MOSFET}$의 바이어스
$\text{D-MOSFET}$는 $V_{\text{GS}}=0\text{V}$에서도 $I_{\text{D}}$가 흐를 수 있으므로, **제로 바이어스 (Zero Bias)**가 가장 일반적이다.
* **제로 바이어스:** $V_{\text{GS}}$를 $0\text{V}$로 설정한다 (게이트를 직접 접지하거나 게이트 저항을 통해 접지한다). $I_{\text{D}} = I_{\text{DSS}}$를 동작점으로 설정하고, 소스 저항($R_{\text{S}}$)을 사용하여 $\text{Q}$-point를 안정화한다.

#### 4. 증가형 $\text{MOSFET}$의 바이어스
$\text{E-MOSFET}$는 $\text{V}_{\text{GS}}$가 임계 전압($V_{\text{T}}$)보다 커야 전류가 흐르므로, $\text{V}_{\text{GS}}$를 **양의 값**으로 설정해야 한다.
* **전압 분배 바이어스:** $\text{R}_1$과 $\text{R}_2$로 $\text{V}_{\text{DD}}$를 분배하여 $\text{V}_{\text{GS}}$를 임계 전압보다 충분히 큰 양의 값으로 설정한다. $R_{\text{S}}$를 추가하여 안정도를 높이기도 한다. 이 방식이 가장 널리 사용된다.

### 다. 박막 트랜지스터 ($\text{TFT}$)

#### 1. 박막 트랜지스터의 기초
* **정의:** 유리나 플라스틱 기판 위에 반도체, 절연체, 금속 등의 **얇은 막 (Thin Film)**을 증착하여 만든 $\text{FET}$의 일종이다.
* **재료:** 주로 **비정질 실리콘(a-Si)**이나 **다결정 실리콘(poly-Si)** 같은 비결정질 반도체 물질을 채널로 사용한다.
* **응용:** 액정 표시 장치($\text{LCD}$), 유기 발광 다이오드($\text{OLED}$) 등 **평판 디스플레이 (Flat Panel Display, $\text{FPD}$)**의 화소 구동용 스위칭 소자로 필수적으로 사용된다.

#### 2. $\text{TFT}$의 동작
* **원리:** 기본적으로 **증가형 $\text{MOSFET}$**와 유사하게 동작한다. 게이트 전압을 인가하여 채널을 형성하고(스위치 $\text{ON}$), 드레인-소스 전류를 제어한다.
* **디스플레이 역할:** 디스플레이에서는 $\text{TFT}$가 각 **화소 (Pixel)** 옆에 위치하여 화소에 전압을 걸어주거나 차단하는 **스위치** 역할을 수행한다. 게이트 라인에 신호를 주어 $\text{TFT}$를 켜면, $\text{TFT}$를 통해 데이터 라인의 신호 전압이 화소의 커패시터에 충전되어 화소를 구동한다.


## 7. 연산 증폭기 ($\text{Op-Amp}$)

### 가. 연산 증폭기의 개념

#### 1. 연산 증폭기의 기초
* **정의:** $\text{Op-Amp}$는 **두 개의 입력 단자**와 **하나의 출력 단자**를 가지는 **고이득 직결 증폭기(High-Gain Direct-Coupled Amplifier)**이다. 원래 아날로그 컴퓨터에서 미분, 적분, 합산 등 **수학적 연산**을 수행하기 위해 고안되었다.
* **단자:**
    * **비반전 입력 단자 ($+$):** 이 단자에 입력된 신호는 출력에서 **동일한 위상**으로 증폭된다.
    * **반전 입력 단자 ($-$):** 이 단자에 입력된 신호는 출력에서 **$180^\circ$ 반전된 위상**으로 증폭된다.
    * **출력 단자 ($\text{Out}$):** 증폭된 신호가 나오는 단자이다.
    * **전원 단자 ($+V_{CC}, -V_{EE}$):** 동작을 위한 양극 및 음극 $\text{DC}$ 전압을 공급한다.

#### 2. 이상적인 연산 증폭기 (Ideal Op-Amp)
실제 $\text{Op-Amp}$는 복잡하지만, 회로 해석의 편의를 위해 다음과 같은 이상적인 특성을 가정한다.
* **무한대 전압 이득 ($A_{OL}$):** 개방 루프(Open Loop) 전압 이득이 **$\infty$ (무한대)**이다.
* **무한대 입력 임피던스 ($Z_{in}$):** 입력 저항이 **$\infty$**이므로, 입력 단자( $+$와 $-$)로 **전류가 전혀 흐르지 않는다** ($\text{I}_{+} = \text{I}_{-} = 0$).
* **제로 출력 임피던스 ($Z_{out}$):** 출력 저항이 **$0$**이므로, 부하가 변해도 출력 전압이 영향을 받지 않는다.
* **무한대 대역폭:** 모든 주파수 범위에서 동일한 이득을 가진다.
* **제로 오프셋 전압:** 입력 전압이 $0$일 때 출력 전압도 $0$이다.

#### 3. 연산 증폭기의 주요 정수
* **개방 루프 전압 이득 ($A_{OL}$):** 피드백 회로가 없을 때의 증폭 이득이다. 이상적으로는 무한대이지만, 실제로는 $10^5$ $\sim$ $10^6$ 정도의 매우 큰 값이다.
* **공통 모드 제거비 ($\text{CMRR}$):** $\text{Op-Amp}$가 두 입력 단자에 동시에 인가되는 **공통 모드 신호**($\text{DC}$ 잡음 등)는 얼마나 잘 제거하고, 차동 모드 신호(원하는 신호)는 얼마나 잘 증폭하는지를 나타내는 지표이다. $\text{CMRR}$이 클수록 우수하다.
* **슬루율 ($\text{Slew Rate}$):** 출력 전압이 입력 신호의 급격한 변화에 얼마나 빨리 반응할 수 있는지를 나타내는 최대 전압 변화 속도이다 ($\text{V}/\mu\text{s}$ 단위).

### 나. 차동 증폭기 (Differential Amplifier)

#### 1. 차동 증폭기의 동작
* **정의:** $\text{Op-Amp}$의 첫 단으로 사용되는 증폭기로, **두 입력 신호의 차이($\text{V}_1 - \text{V}_2$)**만을 증폭한다.
* **원리:** **차동 모드 ($V_d = V_1 - V_2$)** 신호는 증폭하고, 두 입력에 동시에 들어오는 잡음과 같은 **공통 모드 신호 ($V_c = (V_1 + V_2)/2$)**는 제거한다.
* **$\text{CMRR}$의 중요성:** 차동 증폭기의 성능은 공통 모드 제거비 ($\text{CMRR}$)에 의해 결정된다. 실제 신호는 차동 모드 이득으로 증폭되고, 잡음은 공통 모드 이득으로 증폭되는데, $\text{CMRR}$은 이 두 이득의 비율을 나타낸다.

#### 2. 차동 증폭기의 입력 신호 방식
* **단일 입력 차동 출력:** 하나의 입력에만 신호를 인가하고 다른 입력은 접지한다. 두 컬렉터 단자에서 위상이 $180^\circ$ 반전된 두 개의 출력을 얻는다.
* **차동 입력 차동 출력:** 두 입력 단자에 서로 다른 신호를 인가하고, 두 컬렉터에서 두 개의 출력 신호를 얻는다.
* **차동 입력 단일 출력:** 두 입력 단자에 서로 다른 신호를 인가하고, 한 컬렉터 단자에서만 출력을 얻는다.
* **단일 입력 단일 출력:** 차동 증폭기를 $\text{BJT}$의 공통 이미터 증폭기처럼 사용한다.

### 다. 비반전 증폭기 (Non-Inverting Amplifier)

#### 1. 부귀환의 개념
* **정의:** 출력 신호의 일부를 입력으로 되돌려주는 피드백 회로 중, 되돌아오는 신호가 입력 신호와 **위상이 반대(차동 모드)**여서 증폭기 본래의 이득을 **감소**시키는 피드백 방식이다.
* **효과:** $\text{Op-Amp}$의 무한대 개방 루프 이득을 예측 가능한 값으로 만들고, **이득의 안정도**를 높이며, **대역폭을 넓히고**, **왜곡을 감소**시키는 등 회로 특성을 크게 개선한다. $\text{Op-Amp}$ 회로는 대부분 이 부귀환을 사용하여 설계된다.

#### 2. 비반전 증폭기의 동작
* **구성:** 출력을 저항 $R_f$와 $R_i$를 통해 **반전 입력 단자 ($-$ )**로 피드백하고, 입력 신호 $V_{in}$은 **비반전 입력 단자 ($+$)**에 인가한다.
* **동작 원리 (가상 단락, Virtual Short):** 부귀환이 걸려있을 때, $\text{Op-Amp}$의 무한대 이득 때문에 두 입력 단자 ($+$와 $-$) 사이의 전압차가 거의 $0\text{V}$가 되도록 출력이 자동 조절된다. 이를 **가상 단락**이라 한다.
* **전압 이득 ($A_v$):** 가상 단락 원리를 이용하여 이득을 계산하면 $\boldsymbol{A_v = 1 + \frac{R_f}{R_i}}$ 이다. 이득은 항상 1보다 크며 **양(+)의 값**이고, 입력과 출력의 **위상이 같다 (동상)**.

### 라. 기타

#### 1. 전압 폴로워 (Voltage Follower / 단위 이득 증폭기, Unity-Gain Amplifier)
* **정의:** 비반전 증폭기의 특수한 형태로, 이득이 정확히 $\boldsymbol{1}$인 회로이다.
* **구성:** 출력을 직접 **반전 입력 단자**에 연결하고 ($R_f=0, R_i=\infty$ 효과), 입력 신호를 **비반전 입력 단자**에 인가한다.
* **특징:** $\text{출력 전압} = \text{입력 전압}$이다. 전압은 증폭되지 않지만, $\text{Op-Amp}$의 **높은 입력 임피던스**와 **낮은 출력 임피던스** 특성을 이용하여 **임피던스 버퍼 (Impedance Buffer)**로 사용된다. 소스에 부하가 걸리는 것을 방지하고 신호를 안정적으로 전달하는 역할을 한다.

#### 2. 반전 증폭기 (Inverting Amplifier)
* **구성:** 입력 신호 $V_{in}$을 저항 $R_i$를 통해 **반전 입력 단자 ($-$ )**에 인가하고, 출력은 $R_f$를 통해 다시 반전 입력 단자로 피드백한다. **비반전 입력 단자 ($+$)**는 $\text{AC}$ 접지된다.
* **동작 원리 (가상 접지, Virtual Ground):** 비반전 단자가 접지($0\text{V}$)되어 있으므로, 가상 단락 원리에 의해 반전 입력 단자도 $0\text{V}$로 간주된다. 이를 **가상 접지**라 한다.
* **전압 이득 ($A_v$):** 가상 접지 원리를 이용하여 이득을 계산하면 $\boldsymbol{A_v = - \frac{R_f}{R_i}}$ 이다. 이득은 **음(-)의 값**을 가지며, 입력과 출력의 **위상이 $180^\circ$ 반전된다**.
