## 1. Introdução

O objetivo deste projeto final de engenharia (PFE) é desenvolver um processador
baseado na arquitetura RISC-V, proposto pelo Centro de Tecnologia da Informação
Renato Archer (CTI) para uso em aplicações aeroespaciais. A princípio, este
projeto surgiu da necessidade de tornar o Brasil independente no setor de
tecnologia aeroespacial e desenvolver processadores para os satélites do
programa espacial nacional dentro do país. Uma vez que o cliente não possui uma
arquitetura de processador própria, como ARM (ARM Holdings) e x86 (Intel), há
dependência de Propriedade Intelectual de empresas que vendem processadores,
sendo que a maioria são estrangeiras, levando ao pagamento de royalties e falta
de soberania. Como solução para o problema apresentado, foi proposto o projeto
pelo CTI como tema de PFE de longo prazo para os alunos de Engenharia da
Computação.

Foi acordado entre os alunos realizando o PFE e os membros da CTI que, até a
entrega intermediária, deve-se ter como resultado a base do que se deseja
desenvolver: um processador RISC-V funcional, desenvolvido seguindo boas
práticas de desenvolvimento, como desenvolvimento hierárquico modular para
facilitar a atualização do projeto para suportar uma arquitetura com tolerância
a falhas ao processador. Também deve ser criado um ambiente de testes de unidade
e de integração em um ambiente de desenvolvimento conteinerizado, utilizando
Docker, para que a infraestrutura seja replicável.

O projeto não demonstra ter questões no âmbito legal, e pode ter uso prático
futuramente de acordo com as necessidades do CTI, porém como a proposta do CTI é
desenvolver o projeto a longo prazo em parceria com o Insper, sendo este PFE a
primeira etapa para a criação da Propriedade Intelectual desejada, o andamento
do projeto fica dependente do interesse de alunos do PFE do Insper de semestres
posteriores continuarem o desenvolvimento.

### 1.1 Escopo do projeto

Após conversas com o cliente, o escopo do projeto foi definido como sendo o
desenvolvimento de um processador funcional com testes unitários e de integração
implementados, sendo que a empresa seria responsável pela fabricação da CPU.

1. O que faz parte do projeto
   - Desenvolvimento de um processador baseado na arquitetura RISC-V;
   - Infraestrutura de testes unitários e de integração para o processador e
     seus componentes;
   - Criação de um manual com o guia de uso e referência para o projeto e o
     processador.
2. O que não faz parte do projeto
   - Fabricação da CPU

Até o momento, o grupo desenvolveu os componentes necessários para que o
processador execute funções lógicas, como AND ou OR, e funções aritméticas
básicas, como ADD ou SUB, com todos os componentes individuais tendo pelo menos
um caso de teste implementado. Foi realizada também a integração desses
componentes entre si, com a mesma sendo testada por meio da execução da
instrução LUI. Essa integração fica mais clara ao observar a figura 1, onde está
representado o diagrama do processador desenvolvido até o momento, com os
barramentos representando os registradores entre as etapas da pipeline.

![Topologia do Top Level](/images/reference/components/top_level_core.drawio.svg "**Figura 1** - Diagrama do processador implementado, baseado em um diagrama
existente (2022, MARIOTTI, G.; GIORGI, R.)")

### 1.2 Recursos

Para o desenvolvimento do processador, foi necessário o uso de um conjunto de
ferramentas:

- **Visual Studio Code**, um editor de texto, com propósito de facilitar o
  processo de desenvolvimento e teste do processador e seus componentes;
- **GHDL**, uma ferramenta open-source de sintetização para o projeto em VHDL e
  simulação dos componentes;
- **Yosys**, é uma ferramenta open-source de sintetização e elaboração do
  projeto em VHDL;
- **Netlistsvg**, é uma ferramenta open-source de elaboração de diagramas
  vetoriais dos componentes para o Yosys;
- **Cocotb**, um framework open-source de verificação de design de chips em
  python, com propósito de testar os componentes desenvolvidos;
- **Pytest**, um framework open-source de testes em python, com propósito de
  testar os componentes desenvolvidos;
- **GitHub**, um ambiente de desenvolvimento colaborativo com controle de
  versão, com propósito de gestão do projeto e automação da execução de testes
  unitários e de integração por meio de uma infraestrutura em nuvem;
- **GitHub Pages**, uma infraestrutura em nuvem, com propósito de publicar o
  guia de uso e documentação do projeto on-line.

### 1.3 Cronograma

O cronograma determinado pelo grupo foi o seguinte:

::: danger TO DO

Cronograma

:::

### 1.4 Mapeamento dos stakeholders

|                         Stakeholder                         |       Posição       |   Papel no Projeto    | Expectativas                                                                                                                                     |
| :---------------------------------------------------------: | :-----------------: | :-------------------: | :----------------------------------------------------------------------------------------------------------------------------------------------- |
|                         Saulo Finco                         | Tecnologista Sênior | Orientador da empresa | Desenvolvimento de um RISC-V para uso aeroespacial com infraestrutura CI/CD de testes para a criação de uma propriedade intelectual baseada nele |
| Líderes do CTI/Ministério da Ciência, Tecnologia e Inovação |  Empresa parceira   |   Empresa parceira    | Desenvolvimento em uma propriedade intelectual baseada no RISC-V para obter soberania no setor aeroespacial                                      |
|                        Rafael Corsi                         |      Professor      | Professor orientador  | Desenvolvimento de um RISC-V com infraestrutura CI/CD de testes, utilizando os conceitos aprendidos durante o curso pelos alunos                 |

### 1.5 Questões Éticas e Profissionais

Um passo na busca pela soberania do Brasil no setor de tecnologia aeroespacial é
o desenvolvimento independente dos componentes de eletrônica avançada utilizados
nos programas espaciais. A dependência de organizações exteriores para o
fornecimento destes componentes pode comprometer o desenvolvimento destes
programas por oferta do mercado ou conflitos de interesse.

### 1.6 Normas Técnicas

Utilizou-se das normas definidas pela entidade que é responsável pela
especificação da arquitetura RISC-V (2022, RISC-V International), onde se define
que o processador deve ser capaz de interpretar um conjunto de instruções, que
está especificado em anexo, e quaisquer futuras iterações do projeto devem
seguir essas normas também.

### 1.7 Revisão do Estado da Arte

O RISC-V é um ISA, como o nome diz, da categoria RISC (Reduced Instruction Set
Computing). Entretanto existe outra categoria de arquitetura que é o CISC
(Complex Instruction Set Computing) que possui características diferentes do
RISC.

O conjunto de instruções CISC (Complex Instruction Set Computing) tem como
abordagem reduzir o número de instruções de um programa (GUL; AFTAB; ARFA,
2016). O CISC faz isso criando um hardware que é capaz de entender e executar
uma série de operações (“RISC vs CISC”, 2000). Como consequência, os chips CISC
possuem uma grande quantidade de instruções com comportamentos variados e
especializados em uma tarefa. Isso se deve ao fato de acreditar-se que o
hardware é sempre mais rápido que o software e se deve criar um conjunto de
instruções que permita que diversas tarefas sejam realizadas com o menor número
de linhas de código de máquina possam executar diversas ações. Por causa de uma
única instrução executar várias coisas, o tempo de execução delas é maior
comparado ao RISC (GAO; TANG; DING, [s.d.]). Outra característica do CISC é que
por permitir a criação de programas mais compactos, o uso de memória é menor, já
que quanto maior o programa mais memória ele necessita (GUL; AFTAB; ARFA, 2016).
Um exemplo de arquitetura CISC é o x86, criado pela Intel e aprimorado pela AMD,
presente na maioria dos desktops e notebooks. (BLEM; MENON; SANKARALINGAM, 2013)

O RISC (Reduced Instruction Set Computing), diferente do CISC, possui poucas
instruções que podem executar em um único ciclo de clock. Devido a utilizar
instruções mais simples permite que cada uma seja executada em um ciclo,
diferente do CISC que possui instruções que podem levar mais de um ciclo para
execução. Outra característica dessa arquitetura é que, pelo fato de utilizar
poucas instruções, seus transistores, diferente do CISC que são utilizados para
armazenar instruções complexas, são utilizados para registradores, diminuindo
acessos a memória. Como consequência, por ter poucas instruções, é necessário
que o compilador tenha mais trabalho para converter uma linguagem de alto nível
para código de máquina (MASOOD, 2011). Outra consequência é que ao executar uma
tarefa similar no RISC, quando comparado ao CISC, necessita de mais instruções,
levando a uma complexidade maior no software ao invés do hardware. Um exemplo
seria a instrução MUL, que enquanto no CISC necessita de apenas uma linha de
código, que faz toda a operação, no RISC são necessárias três: uma para carregar
os valores, outra para efetuar a multiplicação e outra para armazenar o
resultado. O exemplo ocorre devido que enquanto o CISC é considerado
“Memory-to-memory”, ou seja, “Load” e “Store” são incorporados nas instruções, o
RISC é considerado “Register to register” , em que “Load” e “Store” são
diferentes instruções (GUL; AFTAB; ARFA, 2016). Alguns exemplos de arquitetura
são: ARM (Advanced RISC Machine), presente na maioria dos smartphones (ARM LTD,
[s.d.]), MIPS (Microprocessor without Interlocked Pipeline Stages) (MIPS,
[s.d.]) e RISC-V.

O RISC-V recebe esse nome em homenagem às 4 gerações de projetos RISC
desenvolvidos pela UC Berkeley, sendo essa a quinta. Como o nome já diz, é um
processador RISC, tendo suas características. O RISC-V se destaca por sua
modularidade, podendo estar em aplicações mais simples até mais complexas. A
arquitetura é composta obrigatoriamente por um core, que é o conjunto de
instruções com inteiros, sendo nomeados RV(32/64/128)I ou RV32E, sendo o número
a quantidade de bits, o “I” de inteiro e o “E” de embedded, ou seja, para o uso
em sistemas embarcados que reduz o número de registradores para 16. O conjunto
de instruções também define extensões, o que explica a modularidade, que podem
ser: M para multiplicação e divisão de inteiros, A para instruções atômicas, F
para ponto flutuante de precisão simples, entre outras (“The RISC-V Instruction
Set Manual, Volume I: User-Level ISA, Document Version 20191213.”, 2019).

Atualmente diversas empresas têm projetos com RISC-V. Uma dessas empresas é a
desenvolvedora do MIPS, que possui o mesmo nome, e atualmente desenvolve
projetos com base no RISC-V. A empresa possui a linha eVocore, focada em tarefas
de computação intensiva, como: machine learning em dispositivos, 5G, data
centers e armazenamento, entre outras (“RISC-V ISA – MIPS”, [s.d.]) .

Outra empresa que utiliza o RISC-V é o Milk-V, uma empresa que desenvolve
produtos feitos com essa arquitetura. Um dos seus produtos é o Milk-V Duo, que
combina um processador ARM com um RISC-V, sendo possível escolher qual será
executado no momento de boot. Outra característica é que nele é possível rodar
dois sistemas operacionais concorrentes, um em cada núcleo de processamento do
dispositivo(Milk-V, [s.d.]).

Na categoria de microcontroladores, a Espressif, empresa que desenvolve a ESP32,
que originalmente utiliza chips com arquitetura Xtensa (ESPRESSIF, [s.d.]),
desenvolveu algumas versões com RISC-V. Na ESP32-S3, é utilizado um
coprocessador de baixo consumo utilizando o RV32IMC (ESPRESSIF., [s.d.]).
Enquanto na ESP32-C6 utiliza-se um processador implementado com o RV32IMAC
(ESPRESSIF, [s.d.]).

<!-- [^2022RISCVInternational]: RISC-V INTERNATIONAL. **The RISC-V Instruction Set Manual, Volume I: User-Level ISA, Document Version 20191213**. Editors Andrew Waterman and Krste Asanovic, 2019. Disponível em: https://riscv.org/technical/specifications/. Acesso em: 27 fev. 2024.  -->
