Classic Timing Analyzer report for Verilog_Final
Mon Dec 14 18:13:00 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                               ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                       ; To                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 17.386 ns                        ; right_btn                  ; LCD_state.0011       ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 23.218 ns                        ; screen_col[15]$latch       ; screen_col[15]       ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -5.492 ns                        ; right_btn                  ; human_col[1]         ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 40.58 MHz ( period = 24.641 ns ) ; LFSR_5bit:M1|D123456789[9] ; screen_state.0011    ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; human_col[0]               ; screen_col[19]$latch ; clk        ; clk      ; 2052         ;
; Total number of failed paths ;                                          ;               ;                                  ;                            ;                      ;            ;          ; 2052         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 40.58 MHz ( period = 24.641 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 17.640 ns               ;
; N/A                                     ; 40.70 MHz ( period = 24.572 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 17.571 ns               ;
; N/A                                     ; 40.72 MHz ( period = 24.558 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 17.557 ns               ;
; N/A                                     ; 40.85 MHz ( period = 24.478 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 17.477 ns               ;
; N/A                                     ; 41.00 MHz ( period = 24.393 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 17.392 ns               ;
; N/A                                     ; 41.09 MHz ( period = 24.338 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 17.337 ns               ;
; N/A                                     ; 41.09 MHz ( period = 24.338 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 17.337 ns               ;
; N/A                                     ; 41.09 MHz ( period = 24.338 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 17.337 ns               ;
; N/A                                     ; 41.11 MHz ( period = 24.324 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 17.323 ns               ;
; N/A                                     ; 41.22 MHz ( period = 24.258 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 17.257 ns               ;
; N/A                                     ; 41.22 MHz ( period = 24.258 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 17.257 ns               ;
; N/A                                     ; 41.22 MHz ( period = 24.258 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 17.257 ns               ;
; N/A                                     ; 41.57 MHz ( period = 24.056 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 17.055 ns               ;
; N/A                                     ; 41.71 MHz ( period = 23.976 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 16.975 ns               ;
; N/A                                     ; 42.41 MHz ( period = 23.581 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 16.559 ns               ;
; N/A                                     ; 42.60 MHz ( period = 23.476 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 16.475 ns               ;
; N/A                                     ; 42.71 MHz ( period = 23.413 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 16.391 ns               ;
; N/A                                     ; 42.71 MHz ( period = 23.413 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 16.375 ns               ;
; N/A                                     ; 42.72 MHz ( period = 23.410 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 16.372 ns               ;
; N/A                                     ; 42.74 MHz ( period = 23.396 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 16.395 ns               ;
; N/A                                     ; 42.81 MHz ( period = 23.361 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 16.339 ns               ;
; N/A                                     ; 42.81 MHz ( period = 23.361 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 16.339 ns               ;
; N/A                                     ; 42.81 MHz ( period = 23.361 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 16.339 ns               ;
; N/A                                     ; 42.86 MHz ( period = 23.333 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 16.295 ns               ;
; N/A                                     ; 42.86 MHz ( period = 23.330 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 16.292 ns               ;
; N/A                                     ; 43.12 MHz ( period = 23.193 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 16.171 ns               ;
; N/A                                     ; 43.12 MHz ( period = 23.193 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 16.171 ns               ;
; N/A                                     ; 43.12 MHz ( period = 23.193 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 16.171 ns               ;
; N/A                                     ; 43.33 MHz ( period = 23.079 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 16.057 ns               ;
; N/A                                     ; 43.65 MHz ( period = 22.911 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 15.889 ns               ;
; N/A                                     ; 43.83 MHz ( period = 22.816 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 15.794 ns               ;
; N/A                                     ; 44.26 MHz ( period = 22.596 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 15.574 ns               ;
; N/A                                     ; 44.26 MHz ( period = 22.596 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 15.574 ns               ;
; N/A                                     ; 44.26 MHz ( period = 22.596 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 15.574 ns               ;
; N/A                                     ; 44.57 MHz ( period = 22.437 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 15.415 ns               ;
; N/A                                     ; 44.81 MHz ( period = 22.314 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 15.292 ns               ;
; N/A                                     ; 45.07 MHz ( period = 22.189 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 15.167 ns               ;
; N/A                                     ; 45.10 MHz ( period = 22.175 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 15.153 ns               ;
; N/A                                     ; 45.26 MHz ( period = 22.097 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 15.075 ns               ;
; N/A                                     ; 45.38 MHz ( period = 22.034 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 14.975 ns               ;
; N/A                                     ; 45.39 MHz ( period = 22.031 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 14.972 ns               ;
; N/A                                     ; 45.61 MHz ( period = 21.927 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 14.905 ns               ;
; N/A                                     ; 45.78 MHz ( period = 21.844 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 14.822 ns               ;
; N/A                                     ; 45.87 MHz ( period = 21.803 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 14.781 ns               ;
; N/A                                     ; 46.00 MHz ( period = 21.740 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 14.681 ns               ;
; N/A                                     ; 46.00 MHz ( period = 21.737 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 14.678 ns               ;
; N/A                                     ; 46.30 MHz ( period = 21.596 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 14.574 ns               ;
; N/A                                     ; 46.58 MHz ( period = 21.470 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 14.448 ns               ;
; N/A                                     ; 46.70 MHz ( period = 21.412 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 14.391 ns               ;
; N/A                                     ; 46.70 MHz ( period = 21.411 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 14.390 ns               ;
; N/A                                     ; 46.71 MHz ( period = 21.407 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 14.348 ns               ;
; N/A                                     ; 46.72 MHz ( period = 21.404 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 14.345 ns               ;
; N/A                                     ; 46.88 MHz ( period = 21.332 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 14.311 ns               ;
; N/A                                     ; 46.88 MHz ( period = 21.331 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 14.310 ns               ;
; N/A                                     ; 47.18 MHz ( period = 21.195 ns )                    ; knife[9][10]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.987 ns               ;
; N/A                                     ; 47.40 MHz ( period = 21.095 ns )                    ; knife[7][10]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.834 ns               ;
; N/A                                     ; 47.69 MHz ( period = 20.968 ns )                    ; knife[5][6]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.760 ns               ;
; N/A                                     ; 47.74 MHz ( period = 20.947 ns )                    ; knife[9][10]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.739 ns               ;
; N/A                                     ; 47.88 MHz ( period = 20.885 ns )                    ; knife[5][6]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.677 ns               ;
; N/A                                     ; 47.90 MHz ( period = 20.875 ns )                    ; knife[7][0]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.614 ns               ;
; N/A                                     ; 47.97 MHz ( period = 20.847 ns )                    ; knife[7][10]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.586 ns               ;
; N/A                                     ; 48.07 MHz ( period = 20.802 ns )                    ; knife[2][4]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.541 ns               ;
; N/A                                     ; 48.25 MHz ( period = 20.724 ns )                    ; knife[2][10]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.463 ns               ;
; N/A                                     ; 48.26 MHz ( period = 20.720 ns )                    ; knife[5][6]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.512 ns               ;
; N/A                                     ; 48.35 MHz ( period = 20.682 ns )                    ; knife[7][2]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.421 ns               ;
; N/A                                     ; 48.39 MHz ( period = 20.665 ns )                    ; knife[5][6]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.457 ns               ;
; N/A                                     ; 48.39 MHz ( period = 20.665 ns )                    ; knife[5][6]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 20.457 ns               ;
; N/A                                     ; 48.39 MHz ( period = 20.665 ns )                    ; knife[5][6]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.457 ns               ;
; N/A                                     ; 48.48 MHz ( period = 20.627 ns )                    ; knife[7][0]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.366 ns               ;
; N/A                                     ; 48.55 MHz ( period = 20.599 ns )                    ; knife[1][9]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.338 ns               ;
; N/A                                     ; 48.56 MHz ( period = 20.594 ns )                    ; knife[8][9]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.333 ns               ;
; N/A                                     ; 48.56 MHz ( period = 20.591 ns )                    ; knife[8][3]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.330 ns               ;
; N/A                                     ; 48.58 MHz ( period = 20.586 ns )                    ; knife[7][3]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.325 ns               ;
; N/A                                     ; 48.65 MHz ( period = 20.554 ns )                    ; knife[2][4]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.293 ns               ;
; N/A                                     ; 48.70 MHz ( period = 20.533 ns )                    ; knife[1][10]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.272 ns               ;
; N/A                                     ; 48.73 MHz ( period = 20.522 ns )                    ; knife[2][1]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.261 ns               ;
; N/A                                     ; 48.76 MHz ( period = 20.508 ns )                    ; knife[8][1]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.247 ns               ;
; N/A                                     ; 48.79 MHz ( period = 20.494 ns )                    ; knife[8][10]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.233 ns               ;
; N/A                                     ; 48.82 MHz ( period = 20.483 ns )                    ; knife[1][6]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.222 ns               ;
; N/A                                     ; 48.84 MHz ( period = 20.476 ns )                    ; knife[2][10]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.215 ns               ;
; N/A                                     ; 48.89 MHz ( period = 20.456 ns )                    ; knife[4][1]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.195 ns               ;
; N/A                                     ; 48.89 MHz ( period = 20.454 ns )                    ; knife[9][0]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.193 ns               ;
; N/A                                     ; 48.89 MHz ( period = 20.452 ns )                    ; knife[4][6]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.191 ns               ;
; N/A                                     ; 48.91 MHz ( period = 20.446 ns )                    ; knife[1][3]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.185 ns               ;
; N/A                                     ; 48.92 MHz ( period = 20.441 ns )                    ; knife[5][9]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.233 ns               ;
; N/A                                     ; 48.92 MHz ( period = 20.440 ns )                    ; knife[4][10]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.179 ns               ;
; N/A                                     ; 48.94 MHz ( period = 20.434 ns )                    ; knife[7][2]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.173 ns               ;
; N/A                                     ; 48.94 MHz ( period = 20.434 ns )                    ; knife[5][3]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.226 ns               ;
; N/A                                     ; 48.96 MHz ( period = 20.426 ns )                    ; knife[2][4]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.165 ns               ;
; N/A                                     ; 49.03 MHz ( period = 20.394 ns )                    ; knife[7][1]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.133 ns               ;
; N/A                                     ; 49.06 MHz ( period = 20.383 ns )                    ; knife[5][6]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.175 ns               ;
; N/A                                     ; 49.07 MHz ( period = 20.377 ns )                    ; knife[4][9]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.116 ns               ;
; N/A                                     ; 49.12 MHz ( period = 20.358 ns )                    ; knife[5][9]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.150 ns               ;
; N/A                                     ; 49.14 MHz ( period = 20.351 ns )                    ; knife[5][3]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.143 ns               ;
; N/A                                     ; 49.14 MHz ( period = 20.351 ns )                    ; knife[1][9]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.090 ns               ;
; N/A                                     ; 49.14 MHz ( period = 20.348 ns )                    ; knife[2][10]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.087 ns               ;
; N/A                                     ; 49.14 MHz ( period = 20.348 ns )                    ; knife[2][6]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.087 ns               ;
; N/A                                     ; 49.15 MHz ( period = 20.346 ns )                    ; knife[8][9]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.085 ns               ;
; N/A                                     ; 49.16 MHz ( period = 20.343 ns )                    ; knife[8][3]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.082 ns               ;
; N/A                                     ; 49.17 MHz ( period = 20.338 ns )                    ; knife[7][3]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.077 ns               ;
; N/A                                     ; 49.21 MHz ( period = 20.322 ns )                    ; knife[2][0]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.061 ns               ;
; N/A                                     ; 49.23 MHz ( period = 20.312 ns )                    ; knife[5][8]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.104 ns               ;
; N/A                                     ; 49.23 MHz ( period = 20.312 ns )                    ; knife[1][4]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.051 ns               ;
; N/A                                     ; 49.24 MHz ( period = 20.308 ns )                    ; knife[8][0]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.047 ns               ;
; N/A                                     ; 49.24 MHz ( period = 20.307 ns )                    ; knife[9][9]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.046 ns               ;
; N/A                                     ; 49.24 MHz ( period = 20.307 ns )                    ; knife[3][6]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.099 ns               ;
; N/A                                     ; 49.29 MHz ( period = 20.290 ns )                    ; knife[1][8]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.029 ns               ;
; N/A                                     ; 49.29 MHz ( period = 20.289 ns )                    ; knife[7][6]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.028 ns               ;
; N/A                                     ; 49.30 MHz ( period = 20.285 ns )                    ; knife[1][10]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.024 ns               ;
; N/A                                     ; 49.31 MHz ( period = 20.280 ns )                    ; knife[1][1]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.019 ns               ;
; N/A                                     ; 49.32 MHz ( period = 20.275 ns )                    ; knife[4][2]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.014 ns               ;
; N/A                                     ; 49.32 MHz ( period = 20.274 ns )                    ; knife[2][1]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.013 ns               ;
; N/A                                     ; 49.36 MHz ( period = 20.260 ns )                    ; knife[8][1]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.999 ns               ;
; N/A                                     ; 49.36 MHz ( period = 20.260 ns )                    ; knife[0][9]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.019 ns               ;
; N/A                                     ; 49.37 MHz ( period = 20.254 ns )                    ; knife[4][0]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.993 ns               ;
; N/A                                     ; 49.39 MHz ( period = 20.249 ns )                    ; drop_knife_t[2]            ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.041 ns               ;
; N/A                                     ; 49.39 MHz ( period = 20.249 ns )                    ; knife[5][4]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.041 ns               ;
; N/A                                     ; 49.39 MHz ( period = 20.246 ns )                    ; knife[8][10]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.985 ns               ;
; N/A                                     ; 49.42 MHz ( period = 20.235 ns )                    ; knife[1][6]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.974 ns               ;
; N/A                                     ; 49.43 MHz ( period = 20.231 ns )                    ; knife[0][4]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.990 ns               ;
; N/A                                     ; 49.43 MHz ( period = 20.229 ns )                    ; knife[5][8]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.021 ns               ;
; N/A                                     ; 49.43 MHz ( period = 20.229 ns )                    ; knife[2][9]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.968 ns               ;
; N/A                                     ; 49.45 MHz ( period = 20.223 ns )                    ; knife[1][9]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.962 ns               ;
; N/A                                     ; 49.47 MHz ( period = 20.216 ns )                    ; knife[8][2]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.955 ns               ;
; N/A                                     ; 49.47 MHz ( period = 20.215 ns )                    ; knife[9][4]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.954 ns               ;
; N/A                                     ; 49.49 MHz ( period = 20.208 ns )                    ; knife[4][1]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.947 ns               ;
; N/A                                     ; 49.49 MHz ( period = 20.206 ns )                    ; knife[2][4]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.945 ns               ;
; N/A                                     ; 49.49 MHz ( period = 20.206 ns )                    ; knife[2][4]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 19.945 ns               ;
; N/A                                     ; 49.49 MHz ( period = 20.206 ns )                    ; knife[9][0]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.945 ns               ;
; N/A                                     ; 49.49 MHz ( period = 20.206 ns )                    ; knife[2][4]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 19.945 ns               ;
; N/A                                     ; 49.50 MHz ( period = 20.204 ns )                    ; knife[4][6]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.943 ns               ;
; N/A                                     ; 49.51 MHz ( period = 20.198 ns )                    ; knife[1][3]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.937 ns               ;
; N/A                                     ; 49.52 MHz ( period = 20.193 ns )                    ; knife[5][9]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.985 ns               ;
; N/A                                     ; 49.52 MHz ( period = 20.192 ns )                    ; knife[4][10]               ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.931 ns               ;
; N/A                                     ; 49.53 MHz ( period = 20.189 ns )                    ; knife[15][0]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.981 ns               ;
; N/A                                     ; 49.54 MHz ( period = 20.186 ns )                    ; knife[5][3]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.978 ns               ;
; N/A                                     ; 49.57 MHz ( period = 20.173 ns )                    ; knife[1][2]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.912 ns               ;
; N/A                                     ; 49.59 MHz ( period = 20.166 ns )                    ; knife[5][4]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.958 ns               ;
; N/A                                     ; 49.59 MHz ( period = 20.166 ns )                    ; knife[4][3]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.905 ns               ;
; N/A                                     ; 49.61 MHz ( period = 20.157 ns )                    ; knife[1][10]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.896 ns               ;
; N/A                                     ; 49.64 MHz ( period = 20.146 ns )                    ; knife[2][1]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.885 ns               ;
; N/A                                     ; 49.64 MHz ( period = 20.146 ns )                    ; knife[7][1]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.885 ns               ;
; N/A                                     ; 49.64 MHz ( period = 20.146 ns )                    ; knife[2][3]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.885 ns               ;
; N/A                                     ; 49.66 MHz ( period = 20.138 ns )                    ; knife[5][9]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.930 ns               ;
; N/A                                     ; 49.66 MHz ( period = 20.138 ns )                    ; knife[5][9]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 19.930 ns               ;
; N/A                                     ; 49.66 MHz ( period = 20.138 ns )                    ; knife[5][9]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 19.930 ns               ;
; N/A                                     ; 49.67 MHz ( period = 20.134 ns )                    ; knife[8][6]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.873 ns               ;
; N/A                                     ; 49.67 MHz ( period = 20.131 ns )                    ; knife[5][3]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.923 ns               ;
; N/A                                     ; 49.67 MHz ( period = 20.131 ns )                    ; knife[5][3]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 19.923 ns               ;
; N/A                                     ; 49.67 MHz ( period = 20.131 ns )                    ; knife[5][3]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 19.923 ns               ;
; N/A                                     ; 49.68 MHz ( period = 20.129 ns )                    ; knife[4][9]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.868 ns               ;
; N/A                                     ; 49.68 MHz ( period = 20.129 ns )                    ; knife[15][3]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.921 ns               ;
; N/A                                     ; 49.68 MHz ( period = 20.128 ns )                    ; knife[2][10]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.867 ns               ;
; N/A                                     ; 49.68 MHz ( period = 20.128 ns )                    ; knife[2][10]               ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 19.867 ns               ;
; N/A                                     ; 49.68 MHz ( period = 20.128 ns )                    ; knife[2][10]               ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 19.867 ns               ;
; N/A                                     ; 49.71 MHz ( period = 20.116 ns )                    ; knife[9][10]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.908 ns               ;
; N/A                                     ; 49.73 MHz ( period = 20.108 ns )                    ; knife[9][1]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.847 ns               ;
; N/A                                     ; 49.73 MHz ( period = 20.107 ns )                    ; knife[1][6]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.846 ns               ;
; N/A                                     ; 49.74 MHz ( period = 20.106 ns )                    ; knife[7][9]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.845 ns               ;
; N/A                                     ; 49.75 MHz ( period = 20.100 ns )                    ; knife[2][6]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.839 ns               ;
; N/A                                     ; 49.75 MHz ( period = 20.099 ns )                    ; knife[0][6]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.858 ns               ;
; N/A                                     ; 49.75 MHz ( period = 20.099 ns )                    ; knife[0][2]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.858 ns               ;
; N/A                                     ; 49.80 MHz ( period = 20.080 ns )                    ; knife[4][1]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.819 ns               ;
; N/A                                     ; 49.81 MHz ( period = 20.076 ns )                    ; knife[4][6]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.815 ns               ;
; N/A                                     ; 49.82 MHz ( period = 20.074 ns )                    ; knife[2][0]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.813 ns               ;
; N/A                                     ; 49.83 MHz ( period = 20.070 ns )                    ; knife[1][3]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.809 ns               ;
; N/A                                     ; 49.84 MHz ( period = 20.064 ns )                    ; knife[4][10]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.803 ns               ;
; N/A                                     ; 49.84 MHz ( period = 20.064 ns )                    ; knife[5][8]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.856 ns               ;
; N/A                                     ; 49.84 MHz ( period = 20.064 ns )                    ; knife[1][4]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.803 ns               ;
; N/A                                     ; 49.84 MHz ( period = 20.063 ns )                    ; knife[5][1]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.855 ns               ;
; N/A                                     ; 49.85 MHz ( period = 20.060 ns )                    ; knife[8][0]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.799 ns               ;
; N/A                                     ; 49.85 MHz ( period = 20.059 ns )                    ; knife[9][9]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.798 ns               ;
; N/A                                     ; 49.85 MHz ( period = 20.059 ns )                    ; knife[3][6]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.851 ns               ;
; N/A                                     ; 49.88 MHz ( period = 20.047 ns )                    ; knife[5][2]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.839 ns               ;
; N/A                                     ; 49.89 MHz ( period = 20.046 ns )                    ; human_col[3]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.845 ns               ;
; N/A                                     ; 49.90 MHz ( period = 20.042 ns )                    ; knife[1][8]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.781 ns               ;
; N/A                                     ; 49.90 MHz ( period = 20.041 ns )                    ; knife[7][6]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.780 ns               ;
; N/A                                     ; 49.91 MHz ( period = 20.035 ns )                    ; knife[2][8]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.774 ns               ;
; N/A                                     ; 49.92 MHz ( period = 20.033 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 12.991 ns               ;
; N/A                                     ; 49.92 MHz ( period = 20.032 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 12.990 ns               ;
; N/A                                     ; 49.92 MHz ( period = 20.032 ns )                    ; knife[1][1]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.771 ns               ;
; N/A                                     ; 49.92 MHz ( period = 20.031 ns )                    ; knife[9][6]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.770 ns               ;
; N/A                                     ; 49.93 MHz ( period = 20.027 ns )                    ; knife[4][2]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.766 ns               ;
; N/A                                     ; 49.94 MHz ( period = 20.026 ns )                    ; knife[15][1]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.818 ns               ;
; N/A                                     ; 49.95 MHz ( period = 20.021 ns )                    ; knife[7][4]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.760 ns               ;
; N/A                                     ; 49.96 MHz ( period = 20.016 ns )                    ; knife[7][10]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 19.755 ns               ;
; N/A                                     ; 49.96 MHz ( period = 20.016 ns )                    ; knife[8][8]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.755 ns               ;
; N/A                                     ; 49.96 MHz ( period = 20.016 ns )                    ; knife[0][0]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.775 ns               ;
; N/A                                     ; 49.97 MHz ( period = 20.012 ns )                    ; knife[0][9]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.771 ns               ;
; N/A                                     ; 49.98 MHz ( period = 20.009 ns )                    ; knife[5][8]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.801 ns               ;
; N/A                                     ; 49.98 MHz ( period = 20.009 ns )                    ; knife[5][8]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 19.801 ns               ;
; N/A                                     ; 49.98 MHz ( period = 20.009 ns )                    ; knife[5][8]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 19.801 ns               ;
; N/A                                     ; 49.98 MHz ( period = 20.008 ns )                    ; knife[3][0]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.767 ns               ;
; N/A                                     ; 49.99 MHz ( period = 20.006 ns )                    ; knife[4][0]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.745 ns               ;
; N/A                                     ; 49.99 MHz ( period = 20.006 ns )                    ; knife[6][10]               ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.745 ns               ;
; N/A                                     ; 49.99 MHz ( period = 20.005 ns )                    ; knife[7][8]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 19.744 ns               ;
; N/A                                     ; 49.99 MHz ( period = 20.003 ns )                    ; knife[1][9]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 19.742 ns               ;
; N/A                                     ; 49.99 MHz ( period = 20.003 ns )                    ; knife[1][9]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 19.742 ns               ;
; N/A                                     ; 49.99 MHz ( period = 20.003 ns )                    ; knife[1][9]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 19.742 ns               ;
; N/A                                     ; 50.00 MHz ( period = 20.001 ns )                    ; drop_knife_t[2]            ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 19.793 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                   ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                  ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                   ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 3.284 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 3.364 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 3.405 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 3.517 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 3.564 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 3.515 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.505 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 3.673 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 3.779 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 3.678 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 3.807 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.729 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 3.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.826 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.877 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.961 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 3.915 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 3.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 3.959 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 3.948 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.065 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.016 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.094 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.039 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.044 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.048 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.299 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.050 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.079 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.148 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.071 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.088 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.125 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.129 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.161 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.166 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.233 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.219 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.199 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.212 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.264 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.262 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.296 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[29]$latch ; clk        ; clk      ; None                       ; None                       ; 4.307 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.315 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.306 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.331 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.345 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.339 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.296 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.387 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.406 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.573 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.399 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.402 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.438 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.396 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.434 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.436 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 4.428 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.459 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.469 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.493 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.462 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.505 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.522 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.547 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.532 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 4.636 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.635 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.649 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.565 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 4.658 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.667 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.641 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.620 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.620 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.842 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[5]~reg0                                  ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.637 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.674 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.673 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.907 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.665 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.728 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.789 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 4.778 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 4.783 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.767 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.739 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.722 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.782 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.814 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.806 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.814 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.798 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.847 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.890 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.016 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.052 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.090 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 4.912 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 4.913 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 4.883 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.931 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.197 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.173 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.012 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.033 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 5.022 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.041 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.030 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.116 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.079 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.352 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.167 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.192 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.187 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.364 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.418 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.182 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.229 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 5.193 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.210 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.274 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.303 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.283 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.266 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.528 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.286 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.317 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 5.296 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.303 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.602 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.412 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.455 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.509 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.465 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[15]$latch ; clk        ; clk      ; None                       ; None                       ; 5.475 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.661 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.667 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.471 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.539 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.782 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 5.755 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.568 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.555 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.583 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.780 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.570 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.606 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 5.539 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 5.840 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.682 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.669 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 5.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.673 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.681 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.927 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[6]~reg0                                  ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 5.868 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.962 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.942 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.757 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 6.001 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.817 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.782 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.845 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 6.048 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[23]$latch ; clk        ; clk      ; None                       ; None                       ; 6.024 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 6.019 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                      ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------+
; tsu                                                                               ;
+-------+--------------+------------+--------------+---------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From         ; To                  ; To Clock ;
+-------+--------------+------------+--------------+---------------------+----------+
; N/A   ; None         ; 17.386 ns  ; right_btn    ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 17.166 ns  ; right_btn    ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 17.166 ns  ; right_btn    ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 17.166 ns  ; right_btn    ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 16.884 ns  ; right_btn    ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 15.670 ns  ; function_btn ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 15.670 ns  ; function_btn ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 14.386 ns  ; function_btn ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 14.166 ns  ; function_btn ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 14.166 ns  ; function_btn ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 14.166 ns  ; function_btn ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 13.884 ns  ; function_btn ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 13.534 ns  ; right_btn    ; human_col[0]        ; clk      ;
; N/A   ; None         ; 13.534 ns  ; right_btn    ; human_col[1]        ; clk      ;
; N/A   ; None         ; 13.534 ns  ; right_btn    ; human_col[2]        ; clk      ;
; N/A   ; None         ; 13.534 ns  ; right_btn    ; human_col[3]        ; clk      ;
; N/A   ; None         ; 13.534 ns  ; right_btn    ; human_col[4]        ; clk      ;
; N/A   ; None         ; 12.593 ns  ; right_btn    ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 12.593 ns  ; right_btn    ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 12.417 ns  ; left_btn     ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 12.417 ns  ; left_btn     ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 11.876 ns  ; function_btn ; za_warudo_cc[12]    ; clk      ;
; N/A   ; None         ; 11.876 ns  ; function_btn ; za_warudo_cc[13]    ; clk      ;
; N/A   ; None         ; 11.876 ns  ; function_btn ; za_warudo_cc[14]    ; clk      ;
; N/A   ; None         ; 11.876 ns  ; function_btn ; za_warudo_cc[15]    ; clk      ;
; N/A   ; None         ; 11.652 ns  ; function_btn ; timer[6]            ; clk      ;
; N/A   ; None         ; 11.652 ns  ; function_btn ; timer[7]            ; clk      ;
; N/A   ; None         ; 11.652 ns  ; function_btn ; timer[5]            ; clk      ;
; N/A   ; None         ; 11.652 ns  ; function_btn ; timer[8]            ; clk      ;
; N/A   ; None         ; 11.652 ns  ; function_btn ; timer[9]            ; clk      ;
; N/A   ; None         ; 11.635 ns  ; function_btn ; game_t[12]          ; clk      ;
; N/A   ; None         ; 11.603 ns  ; function_btn ; game_t[4]           ; clk      ;
; N/A   ; None         ; 11.603 ns  ; function_btn ; game_t[5]           ; clk      ;
; N/A   ; None         ; 11.603 ns  ; function_btn ; game_t[6]           ; clk      ;
; N/A   ; None         ; 11.603 ns  ; function_btn ; game_t[7]           ; clk      ;
; N/A   ; None         ; 11.603 ns  ; function_btn ; game_t[8]           ; clk      ;
; N/A   ; None         ; 11.603 ns  ; function_btn ; game_t[10]          ; clk      ;
; N/A   ; None         ; 11.603 ns  ; function_btn ; game_t[11]          ; clk      ;
; N/A   ; None         ; 11.598 ns  ; function_btn ; game_t[0]           ; clk      ;
; N/A   ; None         ; 11.586 ns  ; function_btn ; za_warudo_cc[9]     ; clk      ;
; N/A   ; None         ; 11.567 ns  ; function_btn ; game_t[1]           ; clk      ;
; N/A   ; None         ; 11.567 ns  ; function_btn ; game_t[2]           ; clk      ;
; N/A   ; None         ; 11.567 ns  ; function_btn ; game_t[3]           ; clk      ;
; N/A   ; None         ; 11.567 ns  ; function_btn ; game_t[9]           ; clk      ;
; N/A   ; None         ; 11.567 ns  ; function_btn ; game_t[13]          ; clk      ;
; N/A   ; None         ; 11.567 ns  ; function_btn ; game_t[14]          ; clk      ;
; N/A   ; None         ; 11.567 ns  ; function_btn ; game_t[15]          ; clk      ;
; N/A   ; None         ; 11.450 ns  ; left_btn     ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 11.439 ns  ; function_btn ; timer[4]            ; clk      ;
; N/A   ; None         ; 11.403 ns  ; function_btn ; za_warudo_cc[0]     ; clk      ;
; N/A   ; None         ; 11.359 ns  ; function_btn ; timer[3]            ; clk      ;
; N/A   ; None         ; 11.325 ns  ; function_btn ; za_warudo_t[10]     ; clk      ;
; N/A   ; None         ; 11.325 ns  ; function_btn ; za_warudo_t[11]     ; clk      ;
; N/A   ; None         ; 11.325 ns  ; function_btn ; za_warudo_t[12]     ; clk      ;
; N/A   ; None         ; 11.325 ns  ; function_btn ; za_warudo_t[13]     ; clk      ;
; N/A   ; None         ; 11.325 ns  ; function_btn ; za_warudo_t[14]     ; clk      ;
; N/A   ; None         ; 11.325 ns  ; function_btn ; za_warudo_t[15]     ; clk      ;
; N/A   ; None         ; 11.279 ns  ; function_btn ; timer[2]            ; clk      ;
; N/A   ; None         ; 11.230 ns  ; left_btn     ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 11.230 ns  ; left_btn     ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 11.230 ns  ; left_btn     ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 11.199 ns  ; function_btn ; timer[1]            ; clk      ;
; N/A   ; None         ; 11.166 ns  ; function_btn ; za_warudo_cc[1]     ; clk      ;
; N/A   ; None         ; 11.166 ns  ; function_btn ; za_warudo_cc[2]     ; clk      ;
; N/A   ; None         ; 11.166 ns  ; function_btn ; za_warudo_cc[3]     ; clk      ;
; N/A   ; None         ; 11.144 ns  ; function_btn ; za_warudo_cc[4]     ; clk      ;
; N/A   ; None         ; 11.144 ns  ; function_btn ; za_warudo_cc[5]     ; clk      ;
; N/A   ; None         ; 11.144 ns  ; function_btn ; za_warudo_cc[6]     ; clk      ;
; N/A   ; None         ; 11.144 ns  ; function_btn ; za_warudo_cc[7]     ; clk      ;
; N/A   ; None         ; 11.144 ns  ; function_btn ; za_warudo_cc[8]     ; clk      ;
; N/A   ; None         ; 11.144 ns  ; function_btn ; za_warudo_cc[10]    ; clk      ;
; N/A   ; None         ; 11.144 ns  ; function_btn ; za_warudo_cc[11]    ; clk      ;
; N/A   ; None         ; 11.004 ns  ; function_btn ; za_warudo_t[8]      ; clk      ;
; N/A   ; None         ; 11.004 ns  ; function_btn ; za_warudo_t[9]      ; clk      ;
; N/A   ; None         ; 11.000 ns  ; function_btn ; za_warudo_t[1]      ; clk      ;
; N/A   ; None         ; 10.983 ns  ; function_btn ; za_warudo_t[0]      ; clk      ;
; N/A   ; None         ; 10.983 ns  ; function_btn ; za_warudo_t[2]      ; clk      ;
; N/A   ; None         ; 10.983 ns  ; function_btn ; za_warudo_t[3]      ; clk      ;
; N/A   ; None         ; 10.983 ns  ; function_btn ; za_warudo_t[4]      ; clk      ;
; N/A   ; None         ; 10.983 ns  ; function_btn ; za_warudo_t[5]      ; clk      ;
; N/A   ; None         ; 10.983 ns  ; function_btn ; za_warudo_t[6]      ; clk      ;
; N/A   ; None         ; 10.983 ns  ; function_btn ; za_warudo_t[7]      ; clk      ;
; N/A   ; None         ; 10.948 ns  ; left_btn     ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 10.575 ns  ; function_btn ; timer[0]            ; clk      ;
; N/A   ; None         ; 10.527 ns  ; function_btn ; human_col[0]        ; clk      ;
; N/A   ; None         ; 10.527 ns  ; function_btn ; human_col[1]        ; clk      ;
; N/A   ; None         ; 10.527 ns  ; function_btn ; human_col[2]        ; clk      ;
; N/A   ; None         ; 10.527 ns  ; function_btn ; human_col[3]        ; clk      ;
; N/A   ; None         ; 10.527 ns  ; function_btn ; human_col[4]        ; clk      ;
; N/A   ; None         ; 10.474 ns  ; function_btn ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 9.894 ns   ; function_btn ; drop_knife_limit[8] ; clk      ;
; N/A   ; None         ; 9.887 ns   ; function_btn ; drop_knife_t[7]     ; clk      ;
; N/A   ; None         ; 9.887 ns   ; function_btn ; drop_knife_t[6]     ; clk      ;
; N/A   ; None         ; 9.887 ns   ; function_btn ; drop_knife_t[2]     ; clk      ;
; N/A   ; None         ; 9.887 ns   ; function_btn ; drop_knife_t[5]     ; clk      ;
; N/A   ; None         ; 9.887 ns   ; function_btn ; drop_knife_t[4]     ; clk      ;
; N/A   ; None         ; 9.887 ns   ; function_btn ; drop_knife_t[3]     ; clk      ;
; N/A   ; None         ; 9.887 ns   ; function_btn ; drop_knife_t[1]     ; clk      ;
; N/A   ; None         ; 9.887 ns   ; function_btn ; drop_knife_t[0]     ; clk      ;
; N/A   ; None         ; 9.886 ns   ; function_btn ; drop_knife_t[15]    ; clk      ;
; N/A   ; None         ; 9.886 ns   ; function_btn ; drop_knife_t[9]     ; clk      ;
; N/A   ; None         ; 9.886 ns   ; function_btn ; drop_knife_t[8]     ; clk      ;
; N/A   ; None         ; 9.886 ns   ; function_btn ; drop_knife_t[10]    ; clk      ;
; N/A   ; None         ; 9.886 ns   ; function_btn ; drop_knife_t[11]    ; clk      ;
; N/A   ; None         ; 9.886 ns   ; function_btn ; drop_knife_t[12]    ; clk      ;
; N/A   ; None         ; 9.886 ns   ; function_btn ; drop_knife_t[13]    ; clk      ;
; N/A   ; None         ; 9.886 ns   ; function_btn ; drop_knife_t[14]    ; clk      ;
; N/A   ; None         ; 9.433 ns   ; right_btn    ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 9.162 ns   ; left_btn     ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 8.748 ns   ; function_btn ; drop_knife_limit[7] ; clk      ;
; N/A   ; None         ; 8.748 ns   ; function_btn ; drop_knife_limit[5] ; clk      ;
; N/A   ; None         ; 8.590 ns   ; function_btn ; za_warudo           ; clk      ;
; N/A   ; None         ; 7.718 ns   ; left_btn     ; human_col[0]        ; clk      ;
; N/A   ; None         ; 7.718 ns   ; left_btn     ; human_col[1]        ; clk      ;
; N/A   ; None         ; 7.718 ns   ; left_btn     ; human_col[2]        ; clk      ;
; N/A   ; None         ; 7.718 ns   ; left_btn     ; human_col[3]        ; clk      ;
; N/A   ; None         ; 7.718 ns   ; left_btn     ; human_col[4]        ; clk      ;
; N/A   ; None         ; 7.405 ns   ; function_btn ; screen_state.0101   ; clk      ;
; N/A   ; None         ; 7.403 ns   ; function_btn ; screen_state.0000   ; clk      ;
; N/A   ; None         ; 7.249 ns   ; function_btn ; screen_state.0011   ; clk      ;
; N/A   ; None         ; 7.244 ns   ; function_btn ; screen_state.0010   ; clk      ;
; N/A   ; None         ; 6.783 ns   ; function_btn ; screen_state.0100   ; clk      ;
; N/A   ; None         ; 5.750 ns   ; function_btn ; screen_state.0001   ; clk      ;
+-------+--------------+------------+--------------+---------------------+----------+


+----------------------------------------------------------------------------------------+
; tco                                                                                    ;
+-------+--------------+------------+----------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                 ; To             ; From Clock ;
+-------+--------------+------------+----------------------+----------------+------------+
; N/A   ; None         ; 23.218 ns  ; screen_col[15]$latch ; screen_col[15] ; clk        ;
; N/A   ; None         ; 22.926 ns  ; screen_col[30]$latch ; screen_col[30] ; clk        ;
; N/A   ; None         ; 22.790 ns  ; screen_col[23]$latch ; screen_col[23] ; clk        ;
; N/A   ; None         ; 22.685 ns  ; screen_col[5]$latch  ; screen_col[5]  ; clk        ;
; N/A   ; None         ; 22.663 ns  ; screen_col[28]$latch ; screen_col[28] ; clk        ;
; N/A   ; None         ; 22.587 ns  ; screen_col[26]$latch ; screen_col[26] ; clk        ;
; N/A   ; None         ; 22.579 ns  ; screen_col[31]$latch ; screen_col[31] ; clk        ;
; N/A   ; None         ; 22.512 ns  ; screen_col[4]$latch  ; screen_col[4]  ; clk        ;
; N/A   ; None         ; 22.509 ns  ; screen_col[27]$latch ; screen_col[27] ; clk        ;
; N/A   ; None         ; 22.503 ns  ; screen_col[21]$latch ; screen_col[21] ; clk        ;
; N/A   ; None         ; 22.347 ns  ; screen_col[25]$latch ; screen_col[25] ; clk        ;
; N/A   ; None         ; 22.325 ns  ; screen_col[22]$latch ; screen_col[22] ; clk        ;
; N/A   ; None         ; 22.325 ns  ; screen_col[7]$latch  ; screen_col[7]  ; clk        ;
; N/A   ; None         ; 22.300 ns  ; screen_col[13]$latch ; screen_col[13] ; clk        ;
; N/A   ; None         ; 22.297 ns  ; screen_col[10]$latch ; screen_col[10] ; clk        ;
; N/A   ; None         ; 22.281 ns  ; screen_col[8]$latch  ; screen_col[8]  ; clk        ;
; N/A   ; None         ; 22.277 ns  ; screen_col[9]$latch  ; screen_col[9]  ; clk        ;
; N/A   ; None         ; 22.272 ns  ; screen_col[20]$latch ; screen_col[20] ; clk        ;
; N/A   ; None         ; 22.079 ns  ; screen_col[19]$latch ; screen_col[19] ; clk        ;
; N/A   ; None         ; 22.047 ns  ; screen_col[6]$latch  ; screen_col[6]  ; clk        ;
; N/A   ; None         ; 22.045 ns  ; screen_col[24]$latch ; screen_col[24] ; clk        ;
; N/A   ; None         ; 22.043 ns  ; screen_col[1]$latch  ; screen_col[1]  ; clk        ;
; N/A   ; None         ; 22.031 ns  ; screen_col[2]$latch  ; screen_col[2]  ; clk        ;
; N/A   ; None         ; 22.027 ns  ; screen_col[29]$latch ; screen_col[29] ; clk        ;
; N/A   ; None         ; 21.876 ns  ; screen_col[0]$latch  ; screen_col[0]  ; clk        ;
; N/A   ; None         ; 21.855 ns  ; screen_col[18]$latch ; screen_col[18] ; clk        ;
; N/A   ; None         ; 21.707 ns  ; screen_col[17]$latch ; screen_col[17] ; clk        ;
; N/A   ; None         ; 21.686 ns  ; screen_col[16]$latch ; screen_col[16] ; clk        ;
; N/A   ; None         ; 21.643 ns  ; screen_col[12]$latch ; screen_col[12] ; clk        ;
; N/A   ; None         ; 21.634 ns  ; screen_col[14]$latch ; screen_col[14] ; clk        ;
; N/A   ; None         ; 21.615 ns  ; screen_col[3]$latch  ; screen_col[3]  ; clk        ;
; N/A   ; None         ; 21.611 ns  ; screen_col[11]$latch ; screen_col[11] ; clk        ;
; N/A   ; None         ; 13.054 ns  ; LCD_RST~reg0         ; LCD_RST        ; clk        ;
; N/A   ; None         ; 12.952 ns  ; screen_state.0101    ; out_state[2]   ; clk        ;
; N/A   ; None         ; 12.199 ns  ; screen_state.0010    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 10.655 ns  ; screen_state.0100    ; out_state[2]   ; clk        ;
; N/A   ; None         ; 10.651 ns  ; LCD_EN~reg0          ; LCD_EN         ; clk        ;
; N/A   ; None         ; 10.550 ns  ; screen_state.0000    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 9.422 ns   ; screen_row[3]~reg0   ; screen_row[3]  ; clk        ;
; N/A   ; None         ; 9.212 ns   ; screen_row[7]~reg0   ; screen_row[7]  ; clk        ;
; N/A   ; None         ; 9.183 ns   ; screen_row[1]~reg0   ; screen_row[1]  ; clk        ;
; N/A   ; None         ; 8.888 ns   ; screen_row[0]~reg0   ; screen_row[0]  ; clk        ;
; N/A   ; None         ; 8.829 ns   ; screen_row[2]~reg0   ; screen_row[2]  ; clk        ;
; N/A   ; None         ; 8.673 ns   ; screen_row[6]~reg0   ; screen_row[6]  ; clk        ;
; N/A   ; None         ; 8.660 ns   ; screen_state.0010    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 8.608 ns   ; screen_row[8]~reg0   ; screen_row[8]  ; clk        ;
; N/A   ; None         ; 8.588 ns   ; screen_row[5]~reg0   ; screen_row[5]  ; clk        ;
; N/A   ; None         ; 8.524 ns   ; screen_state.0100    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 8.479 ns   ; LCD_RS~reg0          ; LCD_RS         ; clk        ;
; N/A   ; None         ; 8.467 ns   ; screen_state.0011    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 8.131 ns   ; screen_row[4]~reg0   ; screen_row[4]  ; clk        ;
; N/A   ; None         ; 7.850 ns   ; screen_row[14]~reg0  ; screen_row[14] ; clk        ;
; N/A   ; None         ; 7.841 ns   ; screen_row[9]~reg0   ; screen_row[9]  ; clk        ;
; N/A   ; None         ; 7.837 ns   ; screen_row[12]~reg0  ; screen_row[12] ; clk        ;
; N/A   ; None         ; 7.814 ns   ; screen_row[15]~reg0  ; screen_row[15] ; clk        ;
; N/A   ; None         ; 7.793 ns   ; screen_row[13]~reg0  ; screen_row[13] ; clk        ;
; N/A   ; None         ; 7.779 ns   ; screen_row[11]~reg0  ; screen_row[11] ; clk        ;
; N/A   ; None         ; 7.531 ns   ; screen_row[10]~reg0  ; screen_row[10] ; clk        ;
; N/A   ; None         ; 7.478 ns   ; LCD_RW~reg0          ; LCD_RW         ; clk        ;
+-------+--------------+------------+----------------------+----------------+------------+


+------------------------------------------------------------------------------------------+
; th                                                                                       ;
+---------------+-------------+------------+--------------+---------------------+----------+
; Minimum Slack ; Required th ; Actual th  ; From         ; To                  ; To Clock ;
+---------------+-------------+------------+--------------+---------------------+----------+
; N/A           ; None        ; -5.492 ns  ; right_btn    ; human_col[1]        ; clk      ;
; N/A           ; None        ; -5.698 ns  ; function_btn ; screen_state.0001   ; clk      ;
; N/A           ; None        ; -5.929 ns  ; right_btn    ; human_col[3]        ; clk      ;
; N/A           ; None        ; -5.932 ns  ; right_btn    ; human_col[2]        ; clk      ;
; N/A           ; None        ; -5.932 ns  ; right_btn    ; human_col[4]        ; clk      ;
; N/A           ; None        ; -5.933 ns  ; right_btn    ; human_col[0]        ; clk      ;
; N/A           ; None        ; -6.143 ns  ; right_btn    ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -6.457 ns  ; function_btn ; screen_state.0100   ; clk      ;
; N/A           ; None        ; -7.192 ns  ; function_btn ; screen_state.0010   ; clk      ;
; N/A           ; None        ; -7.197 ns  ; function_btn ; screen_state.0011   ; clk      ;
; N/A           ; None        ; -7.351 ns  ; function_btn ; screen_state.0000   ; clk      ;
; N/A           ; None        ; -7.353 ns  ; function_btn ; screen_state.0101   ; clk      ;
; N/A           ; None        ; -7.666 ns  ; left_btn     ; human_col[0]        ; clk      ;
; N/A           ; None        ; -7.666 ns  ; left_btn     ; human_col[1]        ; clk      ;
; N/A           ; None        ; -7.666 ns  ; left_btn     ; human_col[2]        ; clk      ;
; N/A           ; None        ; -7.666 ns  ; left_btn     ; human_col[3]        ; clk      ;
; N/A           ; None        ; -7.666 ns  ; left_btn     ; human_col[4]        ; clk      ;
; N/A           ; None        ; -8.538 ns  ; function_btn ; za_warudo           ; clk      ;
; N/A           ; None        ; -8.561 ns  ; function_btn ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -8.696 ns  ; function_btn ; drop_knife_limit[7] ; clk      ;
; N/A           ; None        ; -8.696 ns  ; function_btn ; drop_knife_limit[5] ; clk      ;
; N/A           ; None        ; -8.743 ns  ; function_btn ; timer[6]            ; clk      ;
; N/A           ; None        ; -8.743 ns  ; function_btn ; timer[7]            ; clk      ;
; N/A           ; None        ; -8.743 ns  ; function_btn ; timer[5]            ; clk      ;
; N/A           ; None        ; -8.743 ns  ; function_btn ; timer[4]            ; clk      ;
; N/A           ; None        ; -8.743 ns  ; function_btn ; timer[8]            ; clk      ;
; N/A           ; None        ; -8.743 ns  ; function_btn ; timer[9]            ; clk      ;
; N/A           ; None        ; -8.743 ns  ; function_btn ; timer[2]            ; clk      ;
; N/A           ; None        ; -8.743 ns  ; function_btn ; timer[1]            ; clk      ;
; N/A           ; None        ; -8.743 ns  ; function_btn ; timer[0]            ; clk      ;
; N/A           ; None        ; -8.743 ns  ; function_btn ; timer[3]            ; clk      ;
; N/A           ; None        ; -8.824 ns  ; function_btn ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -8.843 ns  ; function_btn ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -8.843 ns  ; function_btn ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -8.843 ns  ; function_btn ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -9.063 ns  ; function_btn ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -9.110 ns  ; left_btn     ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -9.225 ns  ; right_btn    ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -9.381 ns  ; right_btn    ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -9.507 ns  ; right_btn    ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -9.507 ns  ; right_btn    ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -9.507 ns  ; right_btn    ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -9.727 ns  ; right_btn    ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -9.834 ns  ; function_btn ; drop_knife_t[15]    ; clk      ;
; N/A           ; None        ; -9.834 ns  ; function_btn ; drop_knife_t[9]     ; clk      ;
; N/A           ; None        ; -9.834 ns  ; function_btn ; drop_knife_t[8]     ; clk      ;
; N/A           ; None        ; -9.834 ns  ; function_btn ; drop_knife_t[10]    ; clk      ;
; N/A           ; None        ; -9.834 ns  ; function_btn ; drop_knife_t[11]    ; clk      ;
; N/A           ; None        ; -9.834 ns  ; function_btn ; drop_knife_t[12]    ; clk      ;
; N/A           ; None        ; -9.834 ns  ; function_btn ; drop_knife_t[13]    ; clk      ;
; N/A           ; None        ; -9.834 ns  ; function_btn ; drop_knife_t[14]    ; clk      ;
; N/A           ; None        ; -9.835 ns  ; function_btn ; drop_knife_t[7]     ; clk      ;
; N/A           ; None        ; -9.835 ns  ; function_btn ; drop_knife_t[6]     ; clk      ;
; N/A           ; None        ; -9.835 ns  ; function_btn ; drop_knife_t[2]     ; clk      ;
; N/A           ; None        ; -9.835 ns  ; function_btn ; drop_knife_t[5]     ; clk      ;
; N/A           ; None        ; -9.835 ns  ; function_btn ; drop_knife_t[4]     ; clk      ;
; N/A           ; None        ; -9.835 ns  ; function_btn ; drop_knife_t[3]     ; clk      ;
; N/A           ; None        ; -9.835 ns  ; function_btn ; drop_knife_t[1]     ; clk      ;
; N/A           ; None        ; -9.835 ns  ; function_btn ; drop_knife_t[0]     ; clk      ;
; N/A           ; None        ; -9.842 ns  ; function_btn ; drop_knife_limit[8] ; clk      ;
; N/A           ; None        ; -10.475 ns ; function_btn ; human_col[0]        ; clk      ;
; N/A           ; None        ; -10.475 ns ; function_btn ; human_col[1]        ; clk      ;
; N/A           ; None        ; -10.475 ns ; function_btn ; human_col[2]        ; clk      ;
; N/A           ; None        ; -10.475 ns ; function_btn ; human_col[3]        ; clk      ;
; N/A           ; None        ; -10.475 ns ; function_btn ; human_col[4]        ; clk      ;
; N/A           ; None        ; -10.610 ns ; function_btn ; za_warudo_cc[4]     ; clk      ;
; N/A           ; None        ; -10.610 ns ; function_btn ; za_warudo_cc[5]     ; clk      ;
; N/A           ; None        ; -10.610 ns ; function_btn ; za_warudo_cc[6]     ; clk      ;
; N/A           ; None        ; -10.610 ns ; function_btn ; za_warudo_cc[7]     ; clk      ;
; N/A           ; None        ; -10.610 ns ; function_btn ; za_warudo_cc[8]     ; clk      ;
; N/A           ; None        ; -10.610 ns ; function_btn ; za_warudo_cc[10]    ; clk      ;
; N/A           ; None        ; -10.610 ns ; function_btn ; za_warudo_cc[11]    ; clk      ;
; N/A           ; None        ; -10.632 ns ; function_btn ; za_warudo_cc[1]     ; clk      ;
; N/A           ; None        ; -10.632 ns ; function_btn ; za_warudo_cc[2]     ; clk      ;
; N/A           ; None        ; -10.632 ns ; function_btn ; za_warudo_cc[3]     ; clk      ;
; N/A           ; None        ; -10.869 ns ; function_btn ; za_warudo_cc[0]     ; clk      ;
; N/A           ; None        ; -10.896 ns ; left_btn     ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -10.931 ns ; function_btn ; za_warudo_t[0]      ; clk      ;
; N/A           ; None        ; -10.931 ns ; function_btn ; za_warudo_t[2]      ; clk      ;
; N/A           ; None        ; -10.931 ns ; function_btn ; za_warudo_t[3]      ; clk      ;
; N/A           ; None        ; -10.931 ns ; function_btn ; za_warudo_t[4]      ; clk      ;
; N/A           ; None        ; -10.931 ns ; function_btn ; za_warudo_t[5]      ; clk      ;
; N/A           ; None        ; -10.931 ns ; function_btn ; za_warudo_t[6]      ; clk      ;
; N/A           ; None        ; -10.931 ns ; function_btn ; za_warudo_t[7]      ; clk      ;
; N/A           ; None        ; -10.948 ns ; function_btn ; za_warudo_t[1]      ; clk      ;
; N/A           ; None        ; -10.952 ns ; function_btn ; za_warudo_t[8]      ; clk      ;
; N/A           ; None        ; -10.952 ns ; function_btn ; za_warudo_t[9]      ; clk      ;
; N/A           ; None        ; -11.052 ns ; function_btn ; za_warudo_cc[9]     ; clk      ;
; N/A           ; None        ; -11.178 ns ; left_btn     ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -11.178 ns ; left_btn     ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -11.178 ns ; left_btn     ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -11.273 ns ; function_btn ; za_warudo_t[10]     ; clk      ;
; N/A           ; None        ; -11.273 ns ; function_btn ; za_warudo_t[11]     ; clk      ;
; N/A           ; None        ; -11.273 ns ; function_btn ; za_warudo_t[12]     ; clk      ;
; N/A           ; None        ; -11.273 ns ; function_btn ; za_warudo_t[13]     ; clk      ;
; N/A           ; None        ; -11.273 ns ; function_btn ; za_warudo_t[14]     ; clk      ;
; N/A           ; None        ; -11.273 ns ; function_btn ; za_warudo_t[15]     ; clk      ;
; N/A           ; None        ; -11.342 ns ; function_btn ; za_warudo_cc[12]    ; clk      ;
; N/A           ; None        ; -11.342 ns ; function_btn ; za_warudo_cc[13]    ; clk      ;
; N/A           ; None        ; -11.342 ns ; function_btn ; za_warudo_cc[14]    ; clk      ;
; N/A           ; None        ; -11.342 ns ; function_btn ; za_warudo_cc[15]    ; clk      ;
; N/A           ; None        ; -11.398 ns ; left_btn     ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -11.515 ns ; function_btn ; game_t[1]           ; clk      ;
; N/A           ; None        ; -11.515 ns ; function_btn ; game_t[2]           ; clk      ;
; N/A           ; None        ; -11.515 ns ; function_btn ; game_t[3]           ; clk      ;
; N/A           ; None        ; -11.515 ns ; function_btn ; game_t[9]           ; clk      ;
; N/A           ; None        ; -11.515 ns ; function_btn ; game_t[13]          ; clk      ;
; N/A           ; None        ; -11.515 ns ; function_btn ; game_t[14]          ; clk      ;
; N/A           ; None        ; -11.515 ns ; function_btn ; game_t[15]          ; clk      ;
; N/A           ; None        ; -11.546 ns ; function_btn ; game_t[0]           ; clk      ;
; N/A           ; None        ; -11.551 ns ; function_btn ; game_t[4]           ; clk      ;
; N/A           ; None        ; -11.551 ns ; function_btn ; game_t[5]           ; clk      ;
; N/A           ; None        ; -11.551 ns ; function_btn ; game_t[6]           ; clk      ;
; N/A           ; None        ; -11.551 ns ; function_btn ; game_t[7]           ; clk      ;
; N/A           ; None        ; -11.551 ns ; function_btn ; game_t[8]           ; clk      ;
; N/A           ; None        ; -11.551 ns ; function_btn ; game_t[10]          ; clk      ;
; N/A           ; None        ; -11.551 ns ; function_btn ; game_t[11]          ; clk      ;
; N/A           ; None        ; -11.583 ns ; function_btn ; game_t[12]          ; clk      ;
; N/A           ; None        ; -12.365 ns ; left_btn     ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -12.365 ns ; left_btn     ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -12.541 ns ; right_btn    ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -13.057 ns ; function_btn ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -13.057 ns ; function_btn ; game_mode[0]        ; clk      ;
+---------------+-------------+------------+--------------+---------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Mon Dec 14 18:12:59 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Verilog_Final -c Verilog_Final --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "screen_col[0]$latch" is a latch
    Warning: Node "screen_col[1]$latch" is a latch
    Warning: Node "screen_col[2]$latch" is a latch
    Warning: Node "screen_col[3]$latch" is a latch
    Warning: Node "screen_col[4]$latch" is a latch
    Warning: Node "screen_col[5]$latch" is a latch
    Warning: Node "screen_col[6]$latch" is a latch
    Warning: Node "screen_col[7]$latch" is a latch
    Warning: Node "screen_col[8]$latch" is a latch
    Warning: Node "screen_col[9]$latch" is a latch
    Warning: Node "screen_col[10]$latch" is a latch
    Warning: Node "screen_col[11]$latch" is a latch
    Warning: Node "screen_col[12]$latch" is a latch
    Warning: Node "screen_col[13]$latch" is a latch
    Warning: Node "screen_col[14]$latch" is a latch
    Warning: Node "screen_col[15]$latch" is a latch
    Warning: Node "screen_col[16]$latch" is a latch
    Warning: Node "screen_col[17]$latch" is a latch
    Warning: Node "screen_col[18]$latch" is a latch
    Warning: Node "screen_col[19]$latch" is a latch
    Warning: Node "screen_col[20]$latch" is a latch
    Warning: Node "screen_col[21]$latch" is a latch
    Warning: Node "screen_col[22]$latch" is a latch
    Warning: Node "screen_col[23]$latch" is a latch
    Warning: Node "screen_col[24]$latch" is a latch
    Warning: Node "screen_col[25]$latch" is a latch
    Warning: Node "screen_col[26]$latch" is a latch
    Warning: Node "screen_col[27]$latch" is a latch
    Warning: Node "screen_col[28]$latch" is a latch
    Warning: Node "screen_col[29]$latch" is a latch
    Warning: Node "screen_col[30]$latch" is a latch
    Warning: Node "screen_col[31]$latch" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 52 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "Selector503~2" as buffer
    Info: Detected gated clock "comb~3" as buffer
    Info: Detected gated clock "Equal130~0" as buffer
    Info: Detected gated clock "Equal126~2" as buffer
    Info: Detected gated clock "Equal126~1" as buffer
    Info: Detected gated clock "Equal123~0" as buffer
    Info: Detected gated clock "Equal119~2" as buffer
    Info: Detected gated clock "Equal121~0" as buffer
    Info: Detected gated clock "Equal122~1" as buffer
    Info: Detected gated clock "Equal122~0" as buffer
    Info: Detected gated clock "Equal118~2" as buffer
    Info: Detected gated clock "Equal120~2" as buffer
    Info: Detected gated clock "Equal120~1" as buffer
    Info: Detected gated clock "Equal120~0" as buffer
    Info: Detected gated clock "Equal128~0" as buffer
    Info: Detected gated clock "Equal127~1" as buffer
    Info: Detected gated clock "Equal131~0" as buffer
    Info: Detected gated clock "Equal126~0" as buffer
    Info: Detected gated clock "Equal129~0" as buffer
    Info: Detected gated clock "Equal127~0" as buffer
    Info: Detected gated clock "Equal117~8" as buffer
    Info: Detected gated clock "Equal117~7" as buffer
    Info: Detected gated clock "Equal117~9" as buffer
    Info: Detected gated clock "Equal125~0" as buffer
    Info: Detected gated clock "Equal124~0" as buffer
    Info: Detected gated clock "Equal119~1" as buffer
    Info: Detected gated clock "Equal117~6" as buffer
    Info: Detected gated clock "comb~4" as buffer
    Info: Detected gated clock "Equal117~5" as buffer
    Info: Detected gated clock "Equal117~4" as buffer
    Info: Detected gated clock "Equal118~1" as buffer
    Info: Detected gated clock "Equal118~0" as buffer
    Info: Detected gated clock "Equal119~0" as buffer
    Info: Detected ripple clock "screen_row[15]~reg0" as buffer
    Info: Detected ripple clock "screen_row[14]~reg0" as buffer
    Info: Detected ripple clock "screen_row[13]~reg0" as buffer
    Info: Detected ripple clock "screen_row[12]~reg0" as buffer
    Info: Detected ripple clock "screen_row[11]~reg0" as buffer
    Info: Detected ripple clock "screen_row[10]~reg0" as buffer
    Info: Detected ripple clock "screen_row[9]~reg0" as buffer
    Info: Detected ripple clock "screen_row[8]~reg0" as buffer
    Info: Detected ripple clock "screen_row[7]~reg0" as buffer
    Info: Detected ripple clock "screen_row[6]~reg0" as buffer
    Info: Detected ripple clock "screen_row[5]~reg0" as buffer
    Info: Detected ripple clock "screen_row[4]~reg0" as buffer
    Info: Detected ripple clock "screen_row[3]~reg0" as buffer
    Info: Detected ripple clock "screen_row[2]~reg0" as buffer
    Info: Detected ripple clock "screen_row[1]~reg0" as buffer
    Info: Detected gated clock "Equal1~0" as buffer
    Info: Detected ripple clock "screen_row[0]~reg0" as buffer
    Info: Detected ripple clock "screen_state.0101" as buffer
    Info: Detected ripple clock "screen_state.0100" as buffer
Info: Clock "clk" has Internal fmax of 40.58 MHz between source register "LFSR_5bit:M1|D123456789[9]" and destination register "screen_state.0011" (period= 24.641 ns)
    Info: + Longest register to register delay is 17.640 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X25_Y11_N6; Fanout = 6; REG Node = 'LFSR_5bit:M1|D123456789[9]'
        Info: 2: + IC(0.831 ns) + CELL(0.114 ns) = 0.945 ns; Loc. = LC_X26_Y11_N1; Fanout = 6; COMB Node = 'LFSR_5bit:M1|easy_t'
        Info: 3: + IC(1.237 ns) + CELL(0.114 ns) = 2.296 ns; Loc. = LC_X26_Y12_N5; Fanout = 7; COMB Node = 'knife~2413'
        Info: 4: + IC(0.182 ns) + CELL(0.114 ns) = 2.592 ns; Loc. = LC_X26_Y12_N6; Fanout = 8; COMB Node = 'knife~2434'
        Info: 5: + IC(1.581 ns) + CELL(0.114 ns) = 4.287 ns; Loc. = LC_X29_Y15_N6; Fanout = 5; COMB Node = 'knife~2442'
        Info: 6: + IC(0.425 ns) + CELL(0.114 ns) = 4.826 ns; Loc. = LC_X29_Y15_N0; Fanout = 13; COMB Node = 'Equal52~1'
        Info: 7: + IC(0.496 ns) + CELL(0.114 ns) = 5.436 ns; Loc. = LC_X29_Y15_N5; Fanout = 5; COMB Node = 'knife~2444'
        Info: 8: + IC(1.279 ns) + CELL(0.292 ns) = 7.007 ns; Loc. = LC_X30_Y18_N5; Fanout = 2; COMB Node = 'screen_state~756'
        Info: 9: + IC(0.182 ns) + CELL(0.114 ns) = 7.303 ns; Loc. = LC_X30_Y18_N6; Fanout = 1; COMB Node = 'screen_state~757'
        Info: 10: + IC(1.095 ns) + CELL(0.442 ns) = 8.840 ns; Loc. = LC_X28_Y18_N3; Fanout = 2; COMB Node = 'screen_state~758'
        Info: 11: + IC(0.433 ns) + CELL(0.114 ns) = 9.387 ns; Loc. = LC_X28_Y18_N9; Fanout = 2; COMB Node = 'screen_state~762'
        Info: 12: + IC(0.428 ns) + CELL(0.590 ns) = 10.405 ns; Loc. = LC_X28_Y18_N6; Fanout = 3; COMB Node = 'screen_state~763'
        Info: 13: + IC(1.607 ns) + CELL(0.442 ns) = 12.454 ns; Loc. = LC_X28_Y14_N3; Fanout = 3; COMB Node = 'screen_state~846'
        Info: 14: + IC(1.255 ns) + CELL(0.292 ns) = 14.001 ns; Loc. = LC_X28_Y18_N8; Fanout = 1; COMB Node = 'screen_state~890'
        Info: 15: + IC(1.560 ns) + CELL(0.590 ns) = 16.151 ns; Loc. = LC_X30_Y14_N4; Fanout = 1; COMB Node = 'screen_state~916'
        Info: 16: + IC(0.340 ns) + CELL(0.114 ns) = 16.605 ns; Loc. = LC_X30_Y14_N5; Fanout = 1; COMB Node = 'screen_state~918'
        Info: 17: + IC(0.182 ns) + CELL(0.114 ns) = 16.901 ns; Loc. = LC_X30_Y14_N6; Fanout = 2; COMB Node = 'Selector399~0'
        Info: 18: + IC(0.430 ns) + CELL(0.309 ns) = 17.640 ns; Loc. = LC_X30_Y14_N1; Fanout = 9; REG Node = 'screen_state.0011'
        Info: Total cell delay = 4.097 ns ( 23.23 % )
        Info: Total interconnect delay = 13.543 ns ( 76.77 % )
    Info: - Smallest clock skew is -6.740 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.962 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 266; CLK Node = 'clk'
            Info: 2: + IC(0.782 ns) + CELL(0.711 ns) = 2.962 ns; Loc. = LC_X30_Y14_N1; Fanout = 9; REG Node = 'screen_state.0011'
            Info: Total cell delay = 2.180 ns ( 73.60 % )
            Info: Total interconnect delay = 0.782 ns ( 26.40 % )
        Info: - Longest clock path from clock "clk" to source register is 9.702 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 266; CLK Node = 'clk'
            Info: 2: + IC(0.774 ns) + CELL(0.935 ns) = 3.178 ns; Loc. = LC_X4_Y14_N0; Fanout = 6; REG Node = 'screen_row[9]~reg0'
            Info: 3: + IC(1.209 ns) + CELL(0.590 ns) = 4.977 ns; Loc. = LC_X7_Y14_N9; Fanout = 10; COMB Node = 'comb~3'
            Info: 4: + IC(4.014 ns) + CELL(0.711 ns) = 9.702 ns; Loc. = LC_X25_Y11_N6; Fanout = 6; REG Node = 'LFSR_5bit:M1|D123456789[9]'
            Info: Total cell delay = 3.705 ns ( 38.19 % )
            Info: Total interconnect delay = 5.997 ns ( 61.81 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Micro setup delay of destination is 0.037 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "human_col[0]" and destination pin or register "screen_col[19]$latch" for clock "clk" (Hold time is 11.324 ns)
    Info: + Largest clock skew is 14.832 ns
        Info: + Longest clock path from clock "clk" to destination register is 17.734 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 266; CLK Node = 'clk'
            Info: 2: + IC(0.774 ns) + CELL(0.935 ns) = 3.178 ns; Loc. = LC_X3_Y14_N3; Fanout = 6; REG Node = 'screen_row[15]~reg0'
            Info: 3: + IC(1.201 ns) + CELL(0.442 ns) = 4.821 ns; Loc. = LC_X7_Y14_N4; Fanout = 5; COMB Node = 'comb~4'
            Info: 4: + IC(1.165 ns) + CELL(0.590 ns) = 6.576 ns; Loc. = LC_X5_Y14_N9; Fanout = 3; COMB Node = 'Equal127~0'
            Info: 5: + IC(0.753 ns) + CELL(0.114 ns) = 7.443 ns; Loc. = LC_X4_Y14_N4; Fanout = 10; COMB Node = 'Equal127~1'
            Info: 6: + IC(1.130 ns) + CELL(0.590 ns) = 9.163 ns; Loc. = LC_X6_Y14_N7; Fanout = 20; COMB Node = 'Selector532~0'
            Info: 7: + IC(0.447 ns) + CELL(0.292 ns) = 9.902 ns; Loc. = LC_X6_Y14_N6; Fanout = 5; COMB Node = 'WideOr59~0'
            Info: 8: + IC(1.489 ns) + CELL(0.114 ns) = 11.505 ns; Loc. = LC_X4_Y13_N6; Fanout = 1; COMB Node = 'WideOr59~1'
            Info: 9: + IC(0.182 ns) + CELL(0.114 ns) = 11.801 ns; Loc. = LC_X4_Y13_N7; Fanout = 27; COMB Node = 'WideNor0'
            Info: 10: + IC(1.614 ns) + CELL(0.114 ns) = 13.529 ns; Loc. = LC_X8_Y10_N2; Fanout = 32; COMB Node = 'Selector503~2'
            Info: 11: + IC(4.091 ns) + CELL(0.114 ns) = 17.734 ns; Loc. = LC_X3_Y9_N3; Fanout = 1; REG Node = 'screen_col[19]$latch'
            Info: Total cell delay = 4.888 ns ( 27.56 % )
            Info: Total interconnect delay = 12.846 ns ( 72.44 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.902 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 266; CLK Node = 'clk'
            Info: 2: + IC(0.722 ns) + CELL(0.711 ns) = 2.902 ns; Loc. = LC_X7_Y7_N0; Fanout = 129; REG Node = 'human_col[0]'
            Info: Total cell delay = 2.180 ns ( 75.12 % )
            Info: Total interconnect delay = 0.722 ns ( 24.88 % )
    Info: - Micro clock to output delay of source is 0.224 ns
    Info: - Shortest register to register delay is 3.284 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X7_Y7_N0; Fanout = 129; REG Node = 'human_col[0]'
        Info: 2: + IC(1.694 ns) + CELL(0.114 ns) = 1.808 ns; Loc. = LC_X3_Y9_N4; Fanout = 1; COMB Node = 'Selector552~5'
        Info: 3: + IC(0.445 ns) + CELL(0.292 ns) = 2.545 ns; Loc. = LC_X3_Y9_N2; Fanout = 1; COMB Node = 'Selector552~6'
        Info: 4: + IC(0.447 ns) + CELL(0.292 ns) = 3.284 ns; Loc. = LC_X3_Y9_N3; Fanout = 1; REG Node = 'screen_col[19]$latch'
        Info: Total cell delay = 0.698 ns ( 21.25 % )
        Info: Total interconnect delay = 2.586 ns ( 78.75 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "LCD_state.0011" (data pin = "right_btn", clock pin = "clk") is 17.386 ns
    Info: + Longest pin to register delay is 20.311 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_224; Fanout = 12; PIN Node = 'right_btn'
        Info: 2: + IC(8.338 ns) + CELL(0.442 ns) = 10.255 ns; Loc. = LC_X31_Y13_N1; Fanout = 1; COMB Node = 'Selector406~44'
        Info: 3: + IC(0.423 ns) + CELL(0.114 ns) = 10.792 ns; Loc. = LC_X31_Y13_N7; Fanout = 2; COMB Node = 'Selector406~45'
        Info: 4: + IC(1.115 ns) + CELL(0.590 ns) = 12.497 ns; Loc. = LC_X27_Y13_N2; Fanout = 1; COMB Node = 'Selector406~57'
        Info: 5: + IC(0.182 ns) + CELL(0.114 ns) = 12.793 ns; Loc. = LC_X27_Y13_N3; Fanout = 1; COMB Node = 'Selector406~58'
        Info: 6: + IC(0.182 ns) + CELL(0.114 ns) = 13.089 ns; Loc. = LC_X27_Y13_N4; Fanout = 1; COMB Node = 'Selector406~59'
        Info: 7: + IC(0.340 ns) + CELL(0.114 ns) = 13.543 ns; Loc. = LC_X27_Y13_N5; Fanout = 1; COMB Node = 'Selector406~60'
        Info: 8: + IC(0.182 ns) + CELL(0.114 ns) = 13.839 ns; Loc. = LC_X27_Y13_N6; Fanout = 1; COMB Node = 'Selector406~61'
        Info: 9: + IC(0.182 ns) + CELL(0.114 ns) = 14.135 ns; Loc. = LC_X27_Y13_N7; Fanout = 1; COMB Node = 'Selector406~62'
        Info: 10: + IC(1.206 ns) + CELL(0.114 ns) = 15.455 ns; Loc. = LC_X27_Y14_N3; Fanout = 1; COMB Node = 'Selector406~63'
        Info: 11: + IC(0.182 ns) + CELL(0.114 ns) = 15.751 ns; Loc. = LC_X27_Y14_N4; Fanout = 1; COMB Node = 'Selector406~64'
        Info: 12: + IC(1.558 ns) + CELL(0.114 ns) = 17.423 ns; Loc. = LC_X30_Y16_N3; Fanout = 1; COMB Node = 'Selector406~65'
        Info: 13: + IC(0.182 ns) + CELL(0.114 ns) = 17.719 ns; Loc. = LC_X30_Y16_N4; Fanout = 1; COMB Node = 'Selector406~66'
        Info: 14: + IC(0.340 ns) + CELL(0.114 ns) = 18.173 ns; Loc. = LC_X30_Y16_N5; Fanout = 1; COMB Node = 'Selector406~67'
        Info: 15: + IC(0.182 ns) + CELL(0.114 ns) = 18.469 ns; Loc. = LC_X30_Y16_N6; Fanout = 1; COMB Node = 'Selector406~68'
        Info: 16: + IC(0.439 ns) + CELL(0.114 ns) = 19.022 ns; Loc. = LC_X30_Y16_N0; Fanout = 1; COMB Node = 'Selector406~74'
        Info: 17: + IC(0.182 ns) + CELL(0.114 ns) = 19.318 ns; Loc. = LC_X30_Y16_N1; Fanout = 5; COMB Node = 'Selector406~71'
        Info: 18: + IC(0.684 ns) + CELL(0.309 ns) = 20.311 ns; Loc. = LC_X31_Y16_N9; Fanout = 3; REG Node = 'LCD_state.0011'
        Info: Total cell delay = 4.412 ns ( 21.72 % )
        Info: Total interconnect delay = 15.899 ns ( 78.28 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.962 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 266; CLK Node = 'clk'
        Info: 2: + IC(0.782 ns) + CELL(0.711 ns) = 2.962 ns; Loc. = LC_X31_Y16_N9; Fanout = 3; REG Node = 'LCD_state.0011'
        Info: Total cell delay = 2.180 ns ( 73.60 % )
        Info: Total interconnect delay = 0.782 ns ( 26.40 % )
Info: tco from clock "clk" to destination pin "screen_col[15]" through register "screen_col[15]$latch" is 23.218 ns
    Info: + Longest clock path from clock "clk" to source register is 17.667 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 266; CLK Node = 'clk'
        Info: 2: + IC(0.774 ns) + CELL(0.935 ns) = 3.178 ns; Loc. = LC_X3_Y14_N3; Fanout = 6; REG Node = 'screen_row[15]~reg0'
        Info: 3: + IC(1.201 ns) + CELL(0.442 ns) = 4.821 ns; Loc. = LC_X7_Y14_N4; Fanout = 5; COMB Node = 'comb~4'
        Info: 4: + IC(1.165 ns) + CELL(0.590 ns) = 6.576 ns; Loc. = LC_X5_Y14_N9; Fanout = 3; COMB Node = 'Equal127~0'
        Info: 5: + IC(0.753 ns) + CELL(0.114 ns) = 7.443 ns; Loc. = LC_X4_Y14_N4; Fanout = 10; COMB Node = 'Equal127~1'
        Info: 6: + IC(1.130 ns) + CELL(0.590 ns) = 9.163 ns; Loc. = LC_X6_Y14_N7; Fanout = 20; COMB Node = 'Selector532~0'
        Info: 7: + IC(0.447 ns) + CELL(0.292 ns) = 9.902 ns; Loc. = LC_X6_Y14_N6; Fanout = 5; COMB Node = 'WideOr59~0'
        Info: 8: + IC(1.489 ns) + CELL(0.114 ns) = 11.505 ns; Loc. = LC_X4_Y13_N6; Fanout = 1; COMB Node = 'WideOr59~1'
        Info: 9: + IC(0.182 ns) + CELL(0.114 ns) = 11.801 ns; Loc. = LC_X4_Y13_N7; Fanout = 27; COMB Node = 'WideNor0'
        Info: 10: + IC(1.614 ns) + CELL(0.114 ns) = 13.529 ns; Loc. = LC_X8_Y10_N2; Fanout = 32; COMB Node = 'Selector503~2'
        Info: 11: + IC(4.024 ns) + CELL(0.114 ns) = 17.667 ns; Loc. = LC_X11_Y8_N5; Fanout = 1; REG Node = 'screen_col[15]$latch'
        Info: Total cell delay = 4.888 ns ( 27.67 % )
        Info: Total interconnect delay = 12.779 ns ( 72.33 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 5.551 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y8_N5; Fanout = 1; REG Node = 'screen_col[15]$latch'
        Info: 2: + IC(3.427 ns) + CELL(2.124 ns) = 5.551 ns; Loc. = PIN_43; Fanout = 0; PIN Node = 'screen_col[15]'
        Info: Total cell delay = 2.124 ns ( 38.26 % )
        Info: Total interconnect delay = 3.427 ns ( 61.74 % )
Info: th for register "human_col[1]" (data pin = "right_btn", clock pin = "clk") is -5.492 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.902 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 266; CLK Node = 'clk'
        Info: 2: + IC(0.722 ns) + CELL(0.711 ns) = 2.902 ns; Loc. = LC_X7_Y7_N6; Fanout = 111; REG Node = 'human_col[1]'
        Info: Total cell delay = 2.180 ns ( 75.12 % )
        Info: Total interconnect delay = 0.722 ns ( 24.88 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 8.409 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_224; Fanout = 12; PIN Node = 'right_btn'
        Info: 2: + IC(6.625 ns) + CELL(0.309 ns) = 8.409 ns; Loc. = LC_X7_Y7_N6; Fanout = 111; REG Node = 'human_col[1]'
        Info: Total cell delay = 1.784 ns ( 21.22 % )
        Info: Total interconnect delay = 6.625 ns ( 78.78 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 36 warnings
    Info: Peak virtual memory: 205 megabytes
    Info: Processing ended: Mon Dec 14 18:13:00 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


