<?xml version="1.0" encoding="utf-8"?>
<search>
  <entry>
    <title>vscode配置verilog环境</title>
    <url>/posts/29040.html</url>
    <content><![CDATA[<h2 id="iverilog与ctags">iverilog与ctags：</h2>
<p>下载最新<a
href="https://bleyer.org/icarus/">iverilog</a>，安装时注意勾选Add
PATH选项</p>
<p>下载最新<a
href="https://github.com/universal-ctags/ctags">ctags</a>，需手动配置电脑环境变量</p>
<h2 id="vscode部分">vscode部分</h2>
<p>三个主要插件</p>
<figure>
<img data-src="https://s2.loli.net/2023/04/01/REAPQmlSZGH1xjW.png"
alt="三个主要插件" />
<figcaption aria-hidden="true">三个主要插件</figcaption>
</figure>
<h3
id="verilog-hdlsystemverilogbluespec-systemverilog-没错这是一个插件名">Verilog-HDL/SystemVerilog/Bluespec
SystemVerilog （没错这是一个插件名）</h3>
<p>此插件用于调用Ctag与iverilog，提供语法支持，自动检错，智能补全，切换定义等基础功能。需要修改的设置：</p>
<p><img data-src="https://s2.loli.net/2023/04/01/JdH5ZIi3zwLTlXA.png" /></p>
<h3 id="verilog-hdl">Verilog HDL</h3>
<p>此插件提供了一个快捷编译按钮</p>
<h3 id="verilog-snippet">Verilog Snippet</h3>
<p>此插件提供了更好的补全（但也更臃肿）</p>
]]></content>
      <categories>
        <category>电子</category>
      </categories>
      <tags>
        <tag>Verilog</tag>
      </tags>
  </entry>
</search>
