---
layout: single
title: "현충일 대체 과제"
categories: Study Lecture
tag: Lecture
toc: true
sidebar:
  title: "Lecture"
  nav: lecture
  parent: true
author_profile: false
---

## A. 용어 및 개념(Terminologies and Concepts)
<br>

### 1. 반도체 공정 선폭(반도체 미세공정, ex. 10나노공정, 3나노공정)
   
반도체 공정에서 나노 공정은 웨이퍼에 새긴 회로의 선폭을 의미한다. 즉 10나노는 회로의 선폭이 10nm 라는 의미이다. 회로의 선폭을 작게함으로써 반도체의 **집적도**를 높이고, 전력소모를 줄이는 등의 이득을 얻을 수 있다. 동일한 면적의 반도체 칩에 더 많은 반도체 소자를 넣을 수 있게 되고, 반도체 성능을 높일 수 있는 것이다. 또한 앞으로 더욱 다양하질 각종 디바이스에서 활용 가능성이 높아진다.

삼성전자가 지난 해 3나노 반도체를 세계 최초로 공개한 데 이어 이번 달 "VLSI 심포지엄"에 참가해 3나노 2세대 공정과 4나노 4세대 공정을 공개한다는 소식이 공개됐다. 또 2나노 공정에 대한 얘기도 나오고 있다.

여기서 3나노 공정은 실제 회로 선폭이 3nm라는 의미가 아니다. 반도체 업계에서의 '무어의 법칙'에 따라 길이를 줄였을 때와 같은 성능을 가지게 하는 반도체 공정을 뜻한다. 무어의 법칙은 인텔 공동 창립자인 고든 무어가 발표한 법칙인데, 2년마다 집적도가 배로 증가한다는 것이다.  
인텔을 비롯한 일부 업체는 반도체 공정 명칭에서 나노미터를 뺐다. 인텔은 나노 공정 대신에 인텔7, 인텔3, 인텔20A와 같은 용어를 쓰기 시작했다.

미세 공정의 lithography에는 EUV가 사용되는데, EUV lithography 장비의 공급이 부족하고, 양자 터널링 현상 등을 해결해야 하는 등의 문제 때문에 공정 미세화에는 어려움이 많다. 따라서 초미세 공정만으로는 무어의 법칙을 지속하기가 어렵고, 이에 대한 대안으로 최근에는 **칩렛 공정**이 조명받고 있다고 한다. 칩렛은 큰 단일 칩 대신 여러 반도체 다이(Die)를 연결한 구조이다. 반도체를 모듈화 하여 분리 및 통합할 수 있다는 장점도 있다.

### 2. HDL(Hardware Description Language)의 기능과 종류
   
HDL은 디지털 하드웨어 및 시스템을 설계, 모델링 하는데 사용되는 언어이다. C, Java, Python과 같은 프로그래밍 언어와 유사하지만 하드웨어를 위해 특별히 설계되었다. 최초의 HDL은 1960년대 후반 IBM에서 개발한 "DLH"이다. 그 후 ABEL, PALASM과 같은 HDL이 등장하였고, 1980년대 중반 미국 국방부가 VHDL을 도입한 이후 VHDL은 큰 인기를 얻었다.

- 기능

    HDL은 전자회로, 디지털 논리 회로의 구조와 동작을 설명하는데 사용된다. HDL을 이용해 간단한 플립플롭 메모리 장치부터 복잡한 통신 프로토콜에 이르기까지 다양한 디지털 시스템을 설계할 수 있으며 시뮬레이션 및 응답 확인이 가능하다.

    1. 회로 설계
   
        게이트, 레지스터, 메모리 등과 같은 디지털 컴포넌트를 통해 시스템 모델링 및 설계가 가능하다.

    2. 시뮬레이션
        
        실제 디지털 회로를 구축하기 전, 회로를 테스트하고 검증할 수 있으며 문제가 발생하면 사전에 해결할 수 있다.

    3. 합성
        
        HDL 코드를 통해 실제 물리적인 회로를 자동으로 생성한다.

    4. 타이밍 분석
           
        디지털 회로의 타이밍 동작을 분석하고, 회로가 타이밍 요구 사항을 충족하는지 확인할 수 있다.

    5. 재사용 가능성
           
        코드 작성 시, 재사용 가능한 모듈로 설계하여 다른 프로젝트에 재사용 할 수 있게 해준다. 이는 개발 및 유지보수에 필요한 시간과 노력을 줄여 전체 설계 품질을 향상시킨다.

    6. 최적화
           
        회로의 성능, 크기, 속도를 향상시키는 과정이다. 


        

1. 회로 설계용 CAD tools의 필요성과 CAD tool로서 Quartus 조사
   
    아

2. 반도체(칩)이란? 메모리 반도체, 비메모리 반도체
   
    아

3. 반도체 IP(Intellectual Property) 개념 및 형태(soft IP, firm IP, hard IP)
   
    아

4. 반도체 시장 전망(국내외 업체 경쟁력, 일본과 관계, 미래수요 등)
   
    아

5. FPGA(Field Programmable Gate Array) 란 ?
      
    아

6. SoC(System on a Chip, 시스템 반도체) 개념 및 반도체 IP와의 관계
   
    아

7.  CPU, GPU, (mobile)AP (exynos, snapdragon...), NPU(Neural Processing Unit)

    아

8.  파운드리(Foundry), 팹리스(Fabless)
   
    아

9.  4 차산업혁명(the fourth industrial revolution) 개념과 주요기술 및 1,2,3차 산업혁명과 관계
   
    아

10. 치킨게임의 유래와 산업 및 정치에서 사례
   
    아

## B. 컴퓨터 용량 조사 (10^18 ~ 10^-18 까지)


---
# Reference
[1] 김화량, [3나노 반도체](https://road3.kr/?p=53881&cat=148){:target="_blank"}
<!-- <iframe src="https://www.facebook.com/plugins/post.php?href=https%3A%2F%2Fwww.facebook.com%2Fyavis92%2Fposts%2Fpfbid02mxLJpEuyG4DCiBgmVUhDJCC31nXDRyFikehodpRZrZUQhgqakAiigcNgJpJ7o94Bl&show_text=true&width=500" width="500" height="773" style="border:none;overflow:hidden" scrolling="no" frameborder="0" allowfullscreen="true" allow="autoplay; clipboard-write; encrypted-media; picture-in-picture; web-share"></iframe> -->

[2] 윤정환 기자, [[IT 잡학다식] 기술 뉴스의 ‘나노 공정’, 무슨 의미일까](https://www.etnews.com/20230224000157){:target="_blank"}, 전자신문, 23.02.24.

[3] 이나리 기자, [삼성전자, 내달 3나노 2세대 공정 첫 공개...TSMC 맞대결](https://zdnet.co.kr/view/?no=20230526094157){:target="_blank"}, ZDNET Korea, 23.05.26.

[4] [점점 더 작아진다, 반도체 초미세 공정](https://semiconductor.samsung.com/kr/newsroom/tech-blog/smaller-smaller-and-smaller-nano-scale-semiconductor-processes/){:target="_blank"}, 삼성전자 테크 블로그, 19.08.28.

[5] 권택경 기자, [나노미터 경쟁, 반도체 공정은 어떤 의미일까?](https://it.donga.com/31900/){:target="_blank"}, IT동아, 21.04.30.

[6] [*Hardware Description Language*](https://www.geeksforgeeks.org/hardware-description-language/){:target="_blank"}, GeeksforGeeks.