---
layout: post
title:  "1812layout"
date:   2018-12-14 17:05:13 +0000
categories: XDU Digital IC Design Lab
---
很感谢史老师，硬件木马最终流片了。SMIC 55nm  
与师弟做了三个工作，在优矽科技的RISC-V设计中完成了  
1.硬件木马  
2.TDC硬件木马检测结构  
3.TDC工艺木马检测结构  

最终还是有点问题，1204提交foundry，120411后仿发现了问题。  
时间来不及，项目要deadline了，不能停，就这样TDC检测硬件木马4条路径的三条废了。  
  
反思一下  
IC设计里不存在举手之劳这回事，只要是自己要用到的必须自己去做去验  
不能懒，不能懈怠，一个疏忽，就是石头，完全没办法  
项目时间是死的，deadline就是deadline，没法拖延  
任务交界地带容易出现三不管，宁可多覆盖一点，也不要事不关己，想着我不做总会有人做，真的没人做，责任下来谁都跑不了，心里也过意不去  
一定不能想当然，debug必须把问题定位到点，真真切切地把问题解决  
保留好所有证据，自己做过的验证要留下版本证据，拍照邮件都行，不然会被坑  
要有责任心  

希望明年不要是在灯光下尝试和一块石头交谈  
下一个项目要做的更好啊  
石头是不可能石头的，这辈子都不可能石头的  
