<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:03.223</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.07.02</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-0088424</applicationNumber><claimCount>4</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.07.14</openDate><openNumber>10-2025-0107784</openNumber><originalApplicationDate>2024.02.26</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-0027164</originalApplicationNumber><originalExaminationRequestDate>2025.07.02</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/62</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020240027164</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 미세화하더라도 용이하게 제작할 수 있는 구조를 가지고 미세화에 따른 전기 특성 저하를 억제할 수 있는 반도체 장치를 제공한다. 산화물 반도체층과, 산화물 반도체층과 접촉하여 제공된 제 1 도전물과, 제 1 도전물과 접촉하여 제공된 절연물을 가지고, 산화물 반도체층, 제 1 도전물, 및 절연물에 개구부가 제공되고, 개구부에 있어서, 산화물 반도체층, 제 1 도전물, 및 절연물의 측면이 연속되고, 산화물 반도체층 및 제 1 도전물이 사이드 콘택트에 의하여 제 2 도전물과 전기적으로 접속되는 구성으로 한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 실리콘을 포함하는 제1 채널 형성 영역을 가지는 제1 트랜지스터와,산화물 반도체를 포함하는 제2 채널 형성 영역을 가지는 제2 트랜지스터를 가지고,상기 제1 트랜지스터의 게이트는, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되는 반도체 장치로서,상기 제1 채널 형성 영역 위의 제1 절연막과,상기 제1 절연막 위에 제공되고, 상기 제1 트랜지스터의 게이트 전극으로서의 기능을 가지는 제1 도전층과,상기 제2 트랜지스터의 제1 게이트 전극으로서의 기능을 가지는 제2 도전층과,상기 제1 도전층 위 및 상기 제2 도전층 위의 제2 절연막과,상기 제2 절연막 위의, 상기 제2 채널 형성 영역을 가지는 산화물 반도체층과,상기 제2 채널 형성 영역 위의 제3 절연막과,상기 제3 절연막 위에 제공되고, 상기 제2 트랜지스터의 제2 게이트 전극으로서의 기능을 가지는 제3 도전층과,상기 제3 도전층 위의 제4 절연막과,상기 제4 절연막 위의 제4 도전층을 가지고,상기 제1 도전층은, 상기 제4 도전층을 통해, 상기 산화물 반도체층과 전기적으로 접속되고,상기 제4 도전층은, 상기 제3 절연막 및 상기 제4 절연막을 관통하는 제1 개구부를 통해, 상기 산화물 반도체층과 접하는 영역을 가지고, 또한 상기 제2 절연막 내지 상기 제4 절연막을 관통하는 제2 개구부를 통해, 상기 제1 도전층과 접하는 영역을 가지며,상기 제1 개구부의 바닥은, 상기 산화물 반도체층 내에 위치하고,상기 제2 트랜지스터의 채널 길이 방향에서의 단면으로 보았을 때, 상기 제2 도전층의 상기 채널 길이 방향에서의 길이는, 상기 제3 도전층의 상기 채널 길이 방향에서의 길이보다 크고,상기 단면으로 보았을 때, 상기 제1 개구부는 상기 제2 도전층과 중첩되지 않는 위치에 제공되어 있는 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 실리콘을 포함하는 제1 채널 형성 영역을 가지는 제1 트랜지스터와,산화물 반도체를 포함하는 제2 채널 형성 영역을 가지는 제2 트랜지스터를 가지고,상기 제1 트랜지스터의 게이트는, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되는 반도체 장치로서,상기 제1 채널 형성 영역 위의 제1 절연막과,상기 제1 절연막 위에 제공되고, 상기 제1 트랜지스터의 게이트 전극으로서의 기능을 가지는 제1 도전층과,상기 제2 트랜지스터의 제1 게이트 전극으로서의 기능을 가지는 제2 도전층과,상기 제1 도전층 위 및 상기 제2 도전층 위의 제2 절연막과,상기 제2 절연막 위의, 상기 제2 채널 형성 영역을 가지는 산화물 반도체층과,상기 제2 채널 형성 영역 위의 제3 절연막과,상기 제3 절연막 위에 제공되고, 상기 제2 트랜지스터의 제2 게이트 전극으로서의 기능을 가지는 제3 도전층과,상기 제3 도전층 위의 제4 절연막과,상기 제4 절연막 위의 제4 도전층을 가지고,상기 제1 도전층은, 상기 제4 도전층을 통해, 상기 산화물 반도체층과 전기적으로 접속되고,상기 제4 도전층은, 상기 제3 절연막 및 상기 제4 절연막을 관통하는 제1 개구부를 통해, 상기 산화물 반도체층과 접하는 영역을 가지고, 또한 상기 제2 절연막 내지 상기 제4 절연막을 관통하는 제2 개구부를 통해, 상기 제1 도전층과 접하는 영역을 가지며,상기 산화물 반도체층은, 상기 제1 개구부와 중첩되는 영역에서 제1 막 두께를 가지고, 또한 상기 제1 개구부와 중첩되지 않는 영역에서 제2 막 두께를 가지고,상기 제1 막 두께는, 상기 제2 막 두께보다 작고,상기 제2 트랜지스터의 채널 길이 방향에서의 단면으로 보았을 때, 상기 제2 도전층의 상기 채널 길이 방향에서의 길이는, 상기 제3 도전층의 상기 채널 길이 방향에서의 길이보다 크고,상기 단면으로 보았을 때, 상기 제1 개구부는 상기 제2 도전층과 중첩되지 않는 위치에 제공되어 있는 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 제2 도전층과 동일한 재료를 가지고, 또한 단면으로 보았을 때 상기 제4 도전층과 중첩되는 영역을 가지는 제5 도전층을 가지는 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제1항 또는 제2항에 있어서,상기 제3 도전층은, 제1 금속막 및 제2 금속막으로 구성되어 있는 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country>일본</country><engName>HONDO, Suguru</engName><name>혼도 스구루</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country>일본</country><engName>HANAOKA, Kazuya</engName><name>하나오카 카즈야</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country>일본</country><engName>SASAGAWA, Shinya</engName><name>사사가와 신야</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country>일본</country><engName>KUSUMOTO, Naoto</engName><name>쿠스모토 나오토</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2013.05.02</priorityApplicationDate><priorityApplicationNumber>JP-P-2013-096910</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.07.02</receiptDate><receiptNumber>1-1-2025-0744945-26</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250088424.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b2c9a7eacf45e2a3a0bd32d790fa1095f425cdee062b035897d49679b37d82808ba3441571c86be86d9a90d70496df25596fdc7196c44cf4</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4539ac9dda6168bf3096c7a33ffcdf899f0466925a229c955e4b43f90f41b660d49ede700c215f38468b805273be007f25281e4d2be45232</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>