+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                   ;
+-----------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                               ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; tpu|norm33                              ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|norm32                              ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|norm31                              ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|norm30                              ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|gen_row[3].gen_col[3].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|gen_row[3].gen_col[2].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|gen_row[3].gen_col[1].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|gen_row[3].gen_col[0].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|gen_row[2].gen_col[3].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|gen_row[2].gen_col[2].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|gen_row[2].gen_col[1].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|gen_row[2].gen_col[0].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|gen_row[1].gen_col[3].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|gen_row[1].gen_col[2].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|gen_row[1].gen_col[1].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|gen_row[1].gen_col[0].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|gen_row[0].gen_col[3].mac_instance  ; 75    ; 41             ; 0            ; 41             ; 72     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|gen_row[0].gen_col[2].mac_instance  ; 75    ; 41             ; 0            ; 41             ; 72     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|gen_row[0].gen_col[1].mac_instance  ; 75    ; 41             ; 0            ; 41             ; 72     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu|gen_row[0].gen_col[0].mac_instance  ; 75    ; 41             ; 0            ; 41             ; 72     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu                                     ; 130   ; 112            ; 0            ; 112            ; 224    ; 112             ; 112           ; 112             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; controller                              ; 11    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram|altsyncram_component|auto_generated ; 16    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram                                     ; 16    ; 9              ; 0            ; 9              ; 8      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
