CMN_READY,VAR_0
DP_MODE_CTL,VAR_1
DP_MODE_ENTER_A2,VAR_2
ETIMEDOUT,VAR_3
MODE_DFP_DP,VAR_4
PHY_MODE_SET_TIMEOUT,VAR_5
PIN_ASSIGN_C_E,VAR_6
PIN_ASSIGN_D_F,VAR_7
PMA_CMN_CTRL1,VAR_8
PMA_LANE_CFG,VAR_9
clk_disable_unprepare,FUNC_0
clk_prepare_enable,FUNC_1
dev_err,FUNC_2
property_enable,FUNC_3
readl,VAR_10
readx_poll_timeout,FUNC_4
reset_control_assert,FUNC_5
reset_control_deassert,FUNC_6
tcphy_cfg_24m,FUNC_7
tcphy_cfg_dp_pll,FUNC_8
tcphy_cfg_usb3_pll,FUNC_9
tcphy_dp_aux_set_flip,FUNC_10
tcphy_dp_cfg_lane,FUNC_11
tcphy_rx_usb3_cfg_lane,FUNC_12
tcphy_tx_usb3_cfg_lane,FUNC_13
writel,FUNC_14
tcphy_phy_init,FUNC_15
tcphy,VAR_11
mode,VAR_12
cfg,VAR_13
ret,VAR_14
i,VAR_15
val,VAR_16
