<!DOCTYPE HTML>

<!--Converted with LaTeX2HTML 2024 (Released January 1, 2024) -->
<HTML lang="en">
<HEAD>
<TITLE>fusesoc_info File List</TITLE>

<META HTTP-EQUIV="Content-Type" CONTENT="text/html; charset=utf-8">
<META NAME="viewport" CONTENT="width=device-width, initial-scale=1.0">
<META NAME="Generator" CONTENT="LaTeX2HTML v2024">

<LINK REL="STYLESHEET" HREF="html.css">

<LINK REL="previous" HREF="veronica_riscv_node9.html">
<LINK REL="next" HREF="veronica_riscv_node11.html">
</HEAD>

<BODY >

<DIV CLASS="navigation"><!--Navigation Panel-->
<A
 HREF="veronica_riscv_node11.html">
<IMG WIDTH="37" HEIGHT="24" ALT="next" SRC="next.png"></A> 
<A
 HREF="veronica_riscv_node9.html">
<IMG WIDTH="26" HEIGHT="24" ALT="up" SRC="up.png"></A> 
<A
 HREF="veronica_riscv_node9.html">
<IMG WIDTH="63" HEIGHT="24" ALT="previous" SRC="prev.png"></A> 
<A ID="tex2html59"
  HREF="veronica_riscv_node1.html">
<IMG WIDTH="65" HEIGHT="24" ALT="contents" SRC="contents.png"></A>  
<BR>
<B> Next:</B> <A
 HREF="veronica_riscv_node11.html">Targets</A>
<B> Up:</B> <A
 HREF="veronica_riscv_node9.html">Source Files</A>
<B> Previous:</B> <A
 HREF="veronica_riscv_node9.html">Source Files</A>
 &nbsp; <B>  <A ID="tex2html60"
  HREF="veronica_riscv_node1.html">Contents</A></B> 
<BR>
<BR></DIV>
<!--End of Navigation Panel-->

<H3><A ID="SECTION00042100000000000000">
fusesoc_info File List</A>
</H3>

<UL>
<LI>tb_cocotb
	
<UL>
<LI>'tb/tb_cocotb.py': 'file_type': 'user', 'copyto': '.'
</LI>
<LI>'tb/tb_cocotb.v': 'file_type': 'verilogSource'
</LI>
<LI>'tb/export_fix.sh': 'file_type': 'user', 'copyto': '.'
	
</LI>
</UL>
</LI>
<LI>common
	
<UL>
<LI>'common/system_ps_axi_perf_wrapper.v': 'file_type': 'verilogSource'
	
</LI>
</UL>
</LI>
<LI>nexys-a7-100t
	
<UL>
<LI>'nexys-a7-100t/system_wrapper.v': 'file_type': 'verilogSource'
</LI>
<LI>'nexys-a7-100t/system_constr.tcl': 'file_type': 'SDC'
</LI>
<LI>'nexys-a7-100t/system_gen_ps.tcl': 'file_type': 'tclSource'
</LI>
<LI>'nexys-a7-100t/system_gen.tcl': 'file_type': 'tclSource'
	
</LI>
</UL>
</LI>
<LI>genesys2
	
<UL>
<LI>'genesys2/system_wrapper.v': 'file_type': 'verilogSource'
</LI>
<LI>'genesys2/system_constr.tcl': 'file_type': 'SDC'
</LI>
<LI>'genesys2/system_gen_ps.tcl': 'file_type': 'tclSource'
</LI>
<LI>'genesys2/system_gen.tcl': 'file_type': 'tclSource'
	
</LI>
</UL>
</LI>
<LI>NetFPGA-1G-CML
	
<UL>
<LI>'NetFPGA-1G-CML/system_wrapper.v': 'file_type': 'verilogSource'
</LI>
<LI>'NetFPGA-1G-CML/system_constr.tcl': 'file_type': 'SDC'
</LI>
<LI>'NetFPGA-1G-CML/system_gen_ps.tcl': 'file_type': 'tclSource'
</LI>
<LI>'NetFPGA-1G-CML/system_gen.tcl': 'file_type': 'tclSource'
	
</LI>
</UL>
</LI>
<LI>KC705
	
<UL>
<LI>'KC705/system_wrapper.v': 'file_type': 'verilogSource'
</LI>
<LI>'KC705/system_constr.tcl': 'file_type': 'SDC'
</LI>
<LI>'KC705/system_gen_ps.tcl': 'file_type': 'tclSource'
</LI>
<LI>'KC705/system_gen.tcl': 'file_type': 'tclSource'
	
</LI>
</UL>
</LI>
<LI>VC707
	
<UL>
<LI>'VC707/system_wrapper.v': 'file_type': 'verilogSource'
</LI>
<LI>'VC707/system_constr.tcl': 'file_type': 'SDC'
</LI>
<LI>'VC707/system_gen_ps.tcl': 'file_type': 'tclSource'
</LI>
<LI>'VC707/system_gen.tcl': 'file_type': 'tclSource'
	
</LI>
</UL>
</LI>
<LI>crosslink-nx_eval
	
<UL>
<LI>'crosslink-nx_eval/system_constr.pdc': 'file_type': 'PDC'
</LI>
<LI>'crosslink-nx_eval/system_wrapper.v': 'file_type': 'verilogSource'
	
</LI>
</UL>
</LI>
<LI>dep_vivado_jtag_io
	
<UL>
<LI>'common/xilinx/system_define.tcl': 'file_type': 'tclSource'
	
</LI>
</UL>
</LI>
<LI>dep_jtag_io
	
<UL>
<LI>'common/system_ps_wrapper_jtag.v': 'file_type': 'verilogSource'
	
</LI>
</UL>
</LI>
<LI>dep_secure_jtag_io
	
<UL>
<LI>'common/system_ps_wrapper_jtag.v': 'file_type': 'verilogSource'
	
</LI>
</UL>
</LI>
<LI>dep_linux_jtag_io
	
<UL>
<LI>'common/system_ps_wrapper_jtag.v': 'file_type': 'verilogSource'
	
</LI>
</UL>
</LI>
<LI>dep_jtag_bscane
	
<UL>
<LI>'common/system_ps_wrapper.v': 'file_type': 'verilogSource'
	
</LI>
</UL>
</LI>
<LI>dep_secure_jtag_bscane
	
<UL>
<LI>'common/system_ps_wrapper.v': 'file_type': 'verilogSource'
	
</LI>
</UL>
</LI>
<LI>dep_linux_jtag_bscane
	
<UL>
<LI>'common/system_ps_wrapper.v': 'file_type': 'verilogSource'
	
</LI>
</UL>
</LI>
</UL>

<P>
<BR><HR>

</BODY>
</HTML>
