<stg><name>mul</name>


<trans_list>

<trans id="214" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="216" from="2" to="3">
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="291" from="3" to="16">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln58" val="1"/>
</and_exp><and_exp><literal name="icmp_ln56" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="292" from="3" to="4">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="279" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="280" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="281" from="6" to="7">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="282" from="7" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="283" from="8" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="284" from="9" to="10">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="285" from="10" to="11">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="286" from="11" to="12">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="287" from="12" to="13">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="288" from="13" to="14">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="289" from="14" to="15">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="290" from="15" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="277" from="16" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="5" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:0  call void (...)* @_ssdm_op_SpecBitsMap([100 x i32]* %a) nounwind, !map !7

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="6" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:1  call void (...)* @_ssdm_op_SpecBitsMap([100 x i32]* %b) nounwind, !map !13

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="7" bw="0" op_0_bw="0" op_1_bw="32">
<![CDATA[
:2  call void (...)* @_ssdm_op_SpecBitsMap([100 x i32]* %c) nounwind, !map !17

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="8" bw="0" op_0_bw="0" op_1_bw="8">
<![CDATA[
:3  call void (...)* @_ssdm_op_SpecBitsMap(i8 %n) nounwind, !map !21

]]></Node>
<StgValue><ssdm name="specbitsmap_ln0"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="9" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
:4  call void (...)* @_ssdm_op_SpecTopModule([4 x i8]* @mul_str) nounwind

]]></Node>
<StgValue><ssdm name="spectopmodule_ln0"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>s_axilite</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:5  %n_read = call i8 @_ssdm_op_Read.s_axilite.i8(i8 %n) nounwind

]]></Node>
<StgValue><ssdm name="n_read"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
:6  call void (...)* @_ssdm_op_SpecInterface(i8 %n, [10 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str1, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1, [1 x i8]* @p_str1, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1) nounwind

]]></Node>
<StgValue><ssdm name="specinterface_ln48"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="32" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0">
<![CDATA[
:7  %empty = call i32 (...)* @_ssdm_op_SpecMemCore([100 x i32]* %a, [1 x i8]* @p_str4, [7 x i8]* @RAM_1P_str, [1 x i8]* @p_str4, i32 -1, [1 x i8]* @p_str4, [1 x i8]* @p_str4, [1 x i8]* @p_str4, [1 x i8]* @p_str4, [1 x i8]* @p_str4) nounwind

]]></Node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="13" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
:8  call void (...)* @_ssdm_op_SpecInterface([100 x i32]* %a, [10 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str1, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1, [1 x i8]* @p_str1, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1) nounwind

]]></Node>
<StgValue><ssdm name="specinterface_ln49"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="32" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0">
<![CDATA[
:9  %empty_2 = call i32 (...)* @_ssdm_op_SpecMemCore([100 x i32]* %c, [1 x i8]* @p_str6, [7 x i8]* @RAM_1P_str, [1 x i8]* @p_str6, i32 -1, [1 x i8]* @p_str6, [1 x i8]* @p_str6, [1 x i8]* @p_str6, [1 x i8]* @p_str6, [1 x i8]* @p_str6) nounwind

]]></Node>
<StgValue><ssdm name="empty_2"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
:10  call void (...)* @_ssdm_op_SpecInterface([100 x i32]* %c, [10 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str1, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1, [1 x i8]* @p_str1, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1) nounwind

]]></Node>
<StgValue><ssdm name="specinterface_ln50"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="32" op_0_bw="32" op_1_bw="32" op_2_bw="0" op_3_bw="0" op_4_bw="0" op_5_bw="32" op_6_bw="0" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="0">
<![CDATA[
:11  %empty_3 = call i32 (...)* @_ssdm_op_SpecMemCore([100 x i32]* %b, [1 x i8]* @p_str5, [7 x i8]* @RAM_1P_str, [1 x i8]* @p_str5, i32 -1, [1 x i8]* @p_str5, [1 x i8]* @p_str5, [1 x i8]* @p_str5, [1 x i8]* @p_str5, [1 x i8]* @p_str5) nounwind

]]></Node>
<StgValue><ssdm name="empty_3"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
:12  call void (...)* @_ssdm_op_SpecInterface([100 x i32]* %b, [10 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str1, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1, [1 x i8]* @p_str1, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1, [1 x i8]* @p_str1) nounwind

]]></Node>
<StgValue><ssdm name="specinterface_ln51"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:13  %icmp_ln53 = icmp ult i8 %n_read, 5

]]></Node>
<StgValue><ssdm name="icmp_ln53"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:14  %icmp_ln53_1 = icmp ugt i8 %n_read, 10

]]></Node>
<StgValue><ssdm name="icmp_ln53_1"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="20" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:15  %or_ln53 = or i1 %icmp_ln53, %icmp_ln53_1

]]></Node>
<StgValue><ssdm name="or_ln53"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:16  br i1 %or_ln53, label %.loopexit2, label %.preheader6.preheader

]]></Node>
<StgValue><ssdm name="br_ln53"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="23" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
.preheader6.preheader:0  %icmp_ln61 = icmp eq i8 %n_read, 0

]]></Node>
<StgValue><ssdm name="icmp_ln61"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
.preheader6.preheader:1  %icmp_ln61_1 = icmp eq i8 %n_read, 1

]]></Node>
<StgValue><ssdm name="icmp_ln61_1"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="25" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
.preheader6.preheader:2  %icmp_ln61_2 = icmp eq i8 %n_read, 2

]]></Node>
<StgValue><ssdm name="icmp_ln61_2"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
.preheader6.preheader:3  %icmp_ln61_3 = icmp eq i8 %n_read, 3

]]></Node>
<StgValue><ssdm name="icmp_ln61_3"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
.preheader6.preheader:4  %icmp_ln61_4 = icmp eq i8 %n_read, 4

]]></Node>
<StgValue><ssdm name="icmp_ln61_4"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
.preheader6.preheader:5  %icmp_ln61_5 = icmp eq i8 %n_read, 5

]]></Node>
<StgValue><ssdm name="icmp_ln61_5"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
.preheader6.preheader:6  %icmp_ln61_6 = icmp eq i8 %n_read, 6

]]></Node>
<StgValue><ssdm name="icmp_ln61_6"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
.preheader6.preheader:7  %icmp_ln61_7 = icmp eq i8 %n_read, 7

]]></Node>
<StgValue><ssdm name="icmp_ln61_7"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
.preheader6.preheader:8  %icmp_ln61_8 = icmp eq i8 %n_read, 8

]]></Node>
<StgValue><ssdm name="icmp_ln61_8"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
.preheader6.preheader:9  %icmp_ln61_9 = icmp eq i8 %n_read, 9

]]></Node>
<StgValue><ssdm name="icmp_ln61_9"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="0" op_0_bw="0">
<![CDATA[
.preheader6.preheader:10  br label %.preheader6

]]></Node>
<StgValue><ssdm name="br_ln54"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="45" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="4" op_0_bw="4" op_1_bw="0" op_2_bw="4" op_3_bw="0">
<![CDATA[
.preheader6:0  %i_0 = phi i4 [ %i, %Row_end ], [ 0, %.preheader6.preheader ]

]]></Node>
<StgValue><ssdm name="i_0"/></StgValue>
</operation>

<operation id="46" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
.preheader6:1  %icmp_ln54 = icmp eq i4 %i_0, -6

]]></Node>
<StgValue><ssdm name="icmp_ln54"/></StgValue>
</operation>

<operation id="47" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
.preheader6:2  %empty_4 = call i32 (...)* @_ssdm_op_SpecLoopTripCount(i64 1, i64 10, i64 5) nounwind

]]></Node>
<StgValue><ssdm name="empty_4"/></StgValue>
</operation>

<operation id="48" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
.preheader6:3  %i = add i4 %i_0, 1

]]></Node>
<StgValue><ssdm name="i"/></StgValue>
</operation>

<operation id="49" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader6:4  br i1 %icmp_ln54, label %.loopexit2.loopexit, label %Row_begin

]]></Node>
<StgValue><ssdm name="br_ln54"/></StgValue>
</operation>

<operation id="50" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="8" op_0_bw="4">
<![CDATA[
Row_begin:0  %zext_ln54 = zext i4 %i_0 to i8

]]></Node>
<StgValue><ssdm name="zext_ln54"/></StgValue>
</operation>

<operation id="51" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
Row_begin:1  call void (...)* @_ssdm_op_SpecLoopName([4 x i8]* @p_str2) nounwind

]]></Node>
<StgValue><ssdm name="specloopname_ln54"/></StgValue>
</operation>

<operation id="52" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
Row_begin:2  %tmp = call i32 (...)* @_ssdm_op_SpecRegionBegin([4 x i8]* @p_str2) nounwind

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="53" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
Row_begin:3  %icmp_ln55 = icmp eq i8 %zext_ln54, %n_read

]]></Node>
<StgValue><ssdm name="icmp_ln55"/></StgValue>
</operation>

<operation id="54" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
Row_begin:4  br i1 %icmp_ln55, label %.loopexit2.loopexit, label %.preheader5.preheader

]]></Node>
<StgValue><ssdm name="br_ln55"/></StgValue>
</operation>

<operation id="55" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="7" op_0_bw="7" op_1_bw="4" op_2_bw="3">
<![CDATA[
.preheader5.preheader:0  %shl_ln = call i7 @_ssdm_op_BitConcatenate.i7.i4.i3(i4 %i_0, i3 0)

]]></Node>
<StgValue><ssdm name="shl_ln"/></StgValue>
</operation>

<operation id="56" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="5" op_0_bw="5" op_1_bw="4" op_2_bw="1">
<![CDATA[
.preheader5.preheader:1  %shl_ln62_1 = call i5 @_ssdm_op_BitConcatenate.i5.i4.i1(i4 %i_0, i1 false)

]]></Node>
<StgValue><ssdm name="shl_ln62_1"/></StgValue>
</operation>

<operation id="57" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="7" op_0_bw="5">
<![CDATA[
.preheader5.preheader:2  %zext_ln62 = zext i5 %shl_ln62_1 to i7

]]></Node>
<StgValue><ssdm name="zext_ln62"/></StgValue>
</operation>

<operation id="58" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
.preheader5.preheader:3  %add_ln62 = add i7 %zext_ln62, %shl_ln

]]></Node>
<StgValue><ssdm name="add_ln62"/></StgValue>
</operation>

<operation id="59" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="64" op_0_bw="7">
<![CDATA[
.preheader5.preheader:4  %zext_ln62_1 = zext i7 %add_ln62 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_1"/></StgValue>
</operation>

<operation id="60" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader5.preheader:5  %a_addr = getelementptr [100 x i32]* %a, i64 0, i64 %zext_ln62_1

]]></Node>
<StgValue><ssdm name="a_addr"/></StgValue>
</operation>

<operation id="61" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
.preheader5.preheader:6  %or_ln62 = or i7 %add_ln62, 1

]]></Node>
<StgValue><ssdm name="or_ln62"/></StgValue>
</operation>

<operation id="62" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="64" op_0_bw="7">
<![CDATA[
.preheader5.preheader:7  %zext_ln62_2 = zext i7 %or_ln62 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_2"/></StgValue>
</operation>

<operation id="63" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader5.preheader:8  %a_addr_1 = getelementptr [100 x i32]* %a, i64 0, i64 %zext_ln62_2

]]></Node>
<StgValue><ssdm name="a_addr_1"/></StgValue>
</operation>

<operation id="64" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
.preheader5.preheader:9  %add_ln62_2 = add i7 %add_ln62, 2

]]></Node>
<StgValue><ssdm name="add_ln62_2"/></StgValue>
</operation>

<operation id="65" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="64" op_0_bw="7">
<![CDATA[
.preheader5.preheader:10  %zext_ln62_4 = zext i7 %add_ln62_2 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_4"/></StgValue>
</operation>

<operation id="66" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader5.preheader:11  %a_addr_2 = getelementptr [100 x i32]* %a, i64 0, i64 %zext_ln62_4

]]></Node>
<StgValue><ssdm name="a_addr_2"/></StgValue>
</operation>

<operation id="67" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
.preheader5.preheader:12  %add_ln62_3 = add i7 %add_ln62, 3

]]></Node>
<StgValue><ssdm name="add_ln62_3"/></StgValue>
</operation>

<operation id="68" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="64" op_0_bw="7">
<![CDATA[
.preheader5.preheader:13  %zext_ln62_6 = zext i7 %add_ln62_3 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_6"/></StgValue>
</operation>

<operation id="69" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader5.preheader:14  %a_addr_3 = getelementptr [100 x i32]* %a, i64 0, i64 %zext_ln62_6

]]></Node>
<StgValue><ssdm name="a_addr_3"/></StgValue>
</operation>

<operation id="70" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
.preheader5.preheader:15  %add_ln62_4 = add i7 %add_ln62, 4

]]></Node>
<StgValue><ssdm name="add_ln62_4"/></StgValue>
</operation>

<operation id="71" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="64" op_0_bw="7">
<![CDATA[
.preheader5.preheader:16  %zext_ln62_8 = zext i7 %add_ln62_4 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_8"/></StgValue>
</operation>

<operation id="72" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader5.preheader:17  %a_addr_4 = getelementptr [100 x i32]* %a, i64 0, i64 %zext_ln62_8

]]></Node>
<StgValue><ssdm name="a_addr_4"/></StgValue>
</operation>

<operation id="73" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
.preheader5.preheader:18  %add_ln62_5 = add i7 %add_ln62, 5

]]></Node>
<StgValue><ssdm name="add_ln62_5"/></StgValue>
</operation>

<operation id="74" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="64" op_0_bw="7">
<![CDATA[
.preheader5.preheader:19  %zext_ln62_10 = zext i7 %add_ln62_5 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_10"/></StgValue>
</operation>

<operation id="75" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader5.preheader:20  %a_addr_5 = getelementptr [100 x i32]* %a, i64 0, i64 %zext_ln62_10

]]></Node>
<StgValue><ssdm name="a_addr_5"/></StgValue>
</operation>

<operation id="76" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
.preheader5.preheader:21  %add_ln62_6 = add i7 %add_ln62, 6

]]></Node>
<StgValue><ssdm name="add_ln62_6"/></StgValue>
</operation>

<operation id="77" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="64" op_0_bw="7">
<![CDATA[
.preheader5.preheader:22  %zext_ln62_12 = zext i7 %add_ln62_6 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_12"/></StgValue>
</operation>

<operation id="78" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader5.preheader:23  %a_addr_6 = getelementptr [100 x i32]* %a, i64 0, i64 %zext_ln62_12

]]></Node>
<StgValue><ssdm name="a_addr_6"/></StgValue>
</operation>

<operation id="79" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
.preheader5.preheader:24  %add_ln62_7 = add i7 %add_ln62, 7

]]></Node>
<StgValue><ssdm name="add_ln62_7"/></StgValue>
</operation>

<operation id="80" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="64" op_0_bw="7">
<![CDATA[
.preheader5.preheader:25  %zext_ln62_14 = zext i7 %add_ln62_7 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_14"/></StgValue>
</operation>

<operation id="81" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader5.preheader:26  %a_addr_7 = getelementptr [100 x i32]* %a, i64 0, i64 %zext_ln62_14

]]></Node>
<StgValue><ssdm name="a_addr_7"/></StgValue>
</operation>

<operation id="82" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
.preheader5.preheader:27  %add_ln62_8 = add i7 %add_ln62, 8

]]></Node>
<StgValue><ssdm name="add_ln62_8"/></StgValue>
</operation>

<operation id="83" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="64" op_0_bw="7">
<![CDATA[
.preheader5.preheader:28  %zext_ln62_16 = zext i7 %add_ln62_8 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_16"/></StgValue>
</operation>

<operation id="84" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader5.preheader:29  %a_addr_8 = getelementptr [100 x i32]* %a, i64 0, i64 %zext_ln62_16

]]></Node>
<StgValue><ssdm name="a_addr_8"/></StgValue>
</operation>

<operation id="85" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
.preheader5.preheader:30  %add_ln62_9 = add i7 %add_ln62, 9

]]></Node>
<StgValue><ssdm name="add_ln62_9"/></StgValue>
</operation>

<operation id="86" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="64" op_0_bw="7">
<![CDATA[
.preheader5.preheader:31  %zext_ln62_18 = zext i7 %add_ln62_9 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_18"/></StgValue>
</operation>

<operation id="87" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader5.preheader:32  %a_addr_9 = getelementptr [100 x i32]* %a, i64 0, i64 %zext_ln62_18

]]></Node>
<StgValue><ssdm name="a_addr_9"/></StgValue>
</operation>

<operation id="88" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="0"/>
<literal name="icmp_ln55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="0" op_0_bw="0">
<![CDATA[
.preheader5.preheader:33  br label %.preheader5

]]></Node>
<StgValue><ssdm name="br_ln56"/></StgValue>
</operation>

<operation id="89" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln55" val="1"/>
</and_exp><and_exp><literal name="or_ln53" val="0"/>
<literal name="icmp_ln54" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="0" op_0_bw="0">
<![CDATA[
.loopexit2.loopexit:0  br label %.loopexit2

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="90" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln55" val="1"/>
</and_exp><and_exp><literal name="icmp_ln54" val="1"/>
</and_exp><and_exp><literal name="or_ln53" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="0">
<![CDATA[
.loopexit2:0  ret void

]]></Node>
<StgValue><ssdm name="ret_ln68"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="91" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="82" bw="4" op_0_bw="4" op_1_bw="0" op_2_bw="4" op_3_bw="0">
<![CDATA[
.preheader5:0  %j_0 = phi i4 [ %j, %Col_end ], [ 0, %.preheader5.preheader ]

]]></Node>
<StgValue><ssdm name="j_0"/></StgValue>
</operation>

<operation id="92" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="83" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
.preheader5:1  %icmp_ln56 = icmp eq i4 %j_0, -6

]]></Node>
<StgValue><ssdm name="icmp_ln56"/></StgValue>
</operation>

<operation id="93" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="84" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
.preheader5:2  %empty_5 = call i32 (...)* @_ssdm_op_SpecLoopTripCount(i64 1, i64 10, i64 5) nounwind

]]></Node>
<StgValue><ssdm name="empty_5"/></StgValue>
</operation>

<operation id="94" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="85" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
.preheader5:3  %j = add i4 %j_0, 1

]]></Node>
<StgValue><ssdm name="j"/></StgValue>
</operation>

<operation id="95" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="86" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader5:4  br i1 %icmp_ln56, label %Row_end, label %Col_begin

]]></Node>
<StgValue><ssdm name="br_ln56"/></StgValue>
</operation>

<operation id="96" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="8" op_0_bw="4">
<![CDATA[
Col_begin:0  %zext_ln56 = zext i4 %j_0 to i8

]]></Node>
<StgValue><ssdm name="zext_ln56"/></StgValue>
</operation>

<operation id="97" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="0" op_0_bw="0" op_1_bw="0">
<![CDATA[
Col_begin:1  call void (...)* @_ssdm_op_SpecLoopName([4 x i8]* @p_str3) nounwind

]]></Node>
<StgValue><ssdm name="specloopname_ln56"/></StgValue>
</operation>

<operation id="98" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="32" op_0_bw="32" op_1_bw="0">
<![CDATA[
Col_begin:2  %tmp_s = call i32 (...)* @_ssdm_op_SpecRegionBegin([4 x i8]* @p_str3) nounwind

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="99" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
Col_begin:3  call void (...)* @_ssdm_op_SpecPipeline(i32 -1, i32 1, i32 1, i32 0, [1 x i8]* @p_str1) nounwind

]]></Node>
<StgValue><ssdm name="specpipeline_ln57"/></StgValue>
</operation>

<operation id="100" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
Col_begin:4  %icmp_ln58 = icmp eq i8 %zext_ln56, %n_read

]]></Node>
<StgValue><ssdm name="icmp_ln58"/></StgValue>
</operation>

<operation id="101" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
Col_begin:5  br i1 %icmp_ln58, label %Row_end, label %.preheader.preheader

]]></Node>
<StgValue><ssdm name="br_ln58"/></StgValue>
</operation>

<operation id="102" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader.preheader:3  br i1 %icmp_ln61, label %Col_end, label %.preheader.1

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="103" st_id="3" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="32" op_0_bw="7">
<![CDATA[
.preheader.1:0  %a_load = load i32* %a_addr, align 4

]]></Node>
<StgValue><ssdm name="a_load"/></StgValue>
</operation>

<operation id="104" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="64" op_0_bw="4">
<![CDATA[
.preheader.1:1  %zext_ln62_3 = zext i4 %j_0 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_3"/></StgValue>
</operation>

<operation id="105" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader.1:2  %b_addr = getelementptr [100 x i32]* %b, i64 0, i64 %zext_ln62_3

]]></Node>
<StgValue><ssdm name="b_addr"/></StgValue>
</operation>

<operation id="106" st_id="3" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="32" op_0_bw="7">
<![CDATA[
.preheader.1:3  %b_load = load i32* %b_addr, align 4

]]></Node>
<StgValue><ssdm name="b_load"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="107" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="5" op_0_bw="4">
<![CDATA[
.preheader.preheader:2  %zext_ln61_2 = zext i4 %j_0 to i5

]]></Node>
<StgValue><ssdm name="zext_ln61_2"/></StgValue>
</operation>

<operation id="108" st_id="4" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="32" op_0_bw="7">
<![CDATA[
.preheader.1:0  %a_load = load i32* %a_addr, align 4

]]></Node>
<StgValue><ssdm name="a_load"/></StgValue>
</operation>

<operation id="109" st_id="4" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="32" op_0_bw="7">
<![CDATA[
.preheader.1:3  %b_load = load i32* %b_addr, align 4

]]></Node>
<StgValue><ssdm name="b_load"/></StgValue>
</operation>

<operation id="110" st_id="4" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="32" op_0_bw="7">
<![CDATA[
.preheader.2:0  %a_load_1 = load i32* %a_addr_1, align 4

]]></Node>
<StgValue><ssdm name="a_load_1"/></StgValue>
</operation>

<operation id="111" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="5" op_0_bw="5" op_1_bw="5">
<![CDATA[
.preheader.2:1  %add_ln62_1 = add i5 %zext_ln61_2, 10

]]></Node>
<StgValue><ssdm name="add_ln62_1"/></StgValue>
</operation>

<operation id="112" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="64" op_0_bw="5">
<![CDATA[
.preheader.2:2  %zext_ln62_5 = zext i5 %add_ln62_1 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_5"/></StgValue>
</operation>

<operation id="113" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader.2:3  %b_addr_1 = getelementptr [100 x i32]* %b, i64 0, i64 %zext_ln62_5

]]></Node>
<StgValue><ssdm name="b_addr_1"/></StgValue>
</operation>

<operation id="114" st_id="4" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="32" op_0_bw="7">
<![CDATA[
.preheader.2:4  %b_load_1 = load i32* %b_addr_1, align 4

]]></Node>
<StgValue><ssdm name="b_load_1"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="115" st_id="5" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.1:4  %mul_ln62 = mul nsw i32 %a_load, %b_load

]]></Node>
<StgValue><ssdm name="mul_ln62"/></StgValue>
</operation>

<operation id="116" st_id="5" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="32" op_0_bw="7">
<![CDATA[
.preheader.2:0  %a_load_1 = load i32* %a_addr_1, align 4

]]></Node>
<StgValue><ssdm name="a_load_1"/></StgValue>
</operation>

<operation id="117" st_id="5" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="32" op_0_bw="7">
<![CDATA[
.preheader.2:4  %b_load_1 = load i32* %b_addr_1, align 4

]]></Node>
<StgValue><ssdm name="b_load_1"/></StgValue>
</operation>

<operation id="118" st_id="5" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="32" op_0_bw="7">
<![CDATA[
.preheader.3:0  %a_load_2 = load i32* %a_addr_2, align 4

]]></Node>
<StgValue><ssdm name="a_load_2"/></StgValue>
</operation>

<operation id="119" st_id="5" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="5" op_0_bw="5" op_1_bw="5">
<![CDATA[
.preheader.3:1  %add_ln62_11 = add i5 %zext_ln61_2, -12

]]></Node>
<StgValue><ssdm name="add_ln62_11"/></StgValue>
</operation>

<operation id="120" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="64" op_0_bw="5">
<![CDATA[
.preheader.3:2  %zext_ln62_7 = zext i5 %add_ln62_11 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_7"/></StgValue>
</operation>

<operation id="121" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader.3:3  %b_addr_2 = getelementptr [100 x i32]* %b, i64 0, i64 %zext_ln62_7

]]></Node>
<StgValue><ssdm name="b_addr_2"/></StgValue>
</operation>

<operation id="122" st_id="5" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="32" op_0_bw="7">
<![CDATA[
.preheader.3:4  %b_load_2 = load i32* %b_addr_2, align 4

]]></Node>
<StgValue><ssdm name="b_load_2"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="123" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="6" op_0_bw="4">
<![CDATA[
.preheader.preheader:1  %zext_ln61_1 = zext i4 %j_0 to i6

]]></Node>
<StgValue><ssdm name="zext_ln61_1"/></StgValue>
</operation>

<operation id="124" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader.1:5  br i1 %icmp_ln61_1, label %Col_end, label %.preheader.2

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="125" st_id="6" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.2:5  %mul_ln62_1 = mul nsw i32 %a_load_1, %b_load_1

]]></Node>
<StgValue><ssdm name="mul_ln62_1"/></StgValue>
</operation>

<operation id="126" st_id="6" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="32" op_0_bw="7">
<![CDATA[
.preheader.3:0  %a_load_2 = load i32* %a_addr_2, align 4

]]></Node>
<StgValue><ssdm name="a_load_2"/></StgValue>
</operation>

<operation id="127" st_id="6" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="32" op_0_bw="7">
<![CDATA[
.preheader.3:4  %b_load_2 = load i32* %b_addr_2, align 4

]]></Node>
<StgValue><ssdm name="b_load_2"/></StgValue>
</operation>

<operation id="128" st_id="6" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="32" op_0_bw="7">
<![CDATA[
.preheader.4:0  %a_load_3 = load i32* %a_addr_3, align 4

]]></Node>
<StgValue><ssdm name="a_load_3"/></StgValue>
</operation>

<operation id="129" st_id="6" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
.preheader.4:1  %add_ln62_13 = add i6 %zext_ln61_1, 30

]]></Node>
<StgValue><ssdm name="add_ln62_13"/></StgValue>
</operation>

<operation id="130" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="64" op_0_bw="6">
<![CDATA[
.preheader.4:2  %zext_ln62_9 = zext i6 %add_ln62_13 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_9"/></StgValue>
</operation>

<operation id="131" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader.4:3  %b_addr_3 = getelementptr [100 x i32]* %b, i64 0, i64 %zext_ln62_9

]]></Node>
<StgValue><ssdm name="b_addr_3"/></StgValue>
</operation>

<operation id="132" st_id="6" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="32" op_0_bw="7">
<![CDATA[
.preheader.4:4  %b_load_3 = load i32* %b_addr_3, align 4

]]></Node>
<StgValue><ssdm name="b_load_3"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="133" st_id="7" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.2:6  %add_ln62_10 = add nsw i32 %mul_ln62, %mul_ln62_1

]]></Node>
<StgValue><ssdm name="add_ln62_10"/></StgValue>
</operation>

<operation id="134" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader.2:7  br i1 %icmp_ln61_2, label %Col_end, label %.preheader.3

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="135" st_id="7" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.3:5  %mul_ln62_2 = mul nsw i32 %a_load_2, %b_load_2

]]></Node>
<StgValue><ssdm name="mul_ln62_2"/></StgValue>
</operation>

<operation id="136" st_id="7" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="32" op_0_bw="7">
<![CDATA[
.preheader.4:0  %a_load_3 = load i32* %a_addr_3, align 4

]]></Node>
<StgValue><ssdm name="a_load_3"/></StgValue>
</operation>

<operation id="137" st_id="7" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="32" op_0_bw="7">
<![CDATA[
.preheader.4:4  %b_load_3 = load i32* %b_addr_3, align 4

]]></Node>
<StgValue><ssdm name="b_load_3"/></StgValue>
</operation>

<operation id="138" st_id="7" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="32" op_0_bw="7">
<![CDATA[
.preheader.5:0  %a_load_4 = load i32* %a_addr_4, align 4

]]></Node>
<StgValue><ssdm name="a_load_4"/></StgValue>
</operation>

<operation id="139" st_id="7" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="6" op_0_bw="6" op_1_bw="6">
<![CDATA[
.preheader.5:1  %add_ln62_15 = add i6 %zext_ln61_1, -24

]]></Node>
<StgValue><ssdm name="add_ln62_15"/></StgValue>
</operation>

<operation id="140" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="64" op_0_bw="6">
<![CDATA[
.preheader.5:2  %zext_ln62_11 = zext i6 %add_ln62_15 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_11"/></StgValue>
</operation>

<operation id="141" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader.5:3  %b_addr_4 = getelementptr [100 x i32]* %b, i64 0, i64 %zext_ln62_11

]]></Node>
<StgValue><ssdm name="b_addr_4"/></StgValue>
</operation>

<operation id="142" st_id="7" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="7">
<![CDATA[
.preheader.5:4  %b_load_4 = load i32* %b_addr_4, align 4

]]></Node>
<StgValue><ssdm name="b_load_4"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="143" st_id="8" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.3:6  %add_ln62_12 = add nsw i32 %add_ln62_10, %mul_ln62_2

]]></Node>
<StgValue><ssdm name="add_ln62_12"/></StgValue>
</operation>

<operation id="144" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader.3:7  br i1 %icmp_ln61_3, label %Col_end, label %.preheader.4

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="145" st_id="8" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.4:5  %mul_ln62_3 = mul nsw i32 %a_load_3, %b_load_3

]]></Node>
<StgValue><ssdm name="mul_ln62_3"/></StgValue>
</operation>

<operation id="146" st_id="8" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="32" op_0_bw="7">
<![CDATA[
.preheader.5:0  %a_load_4 = load i32* %a_addr_4, align 4

]]></Node>
<StgValue><ssdm name="a_load_4"/></StgValue>
</operation>

<operation id="147" st_id="8" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="7">
<![CDATA[
.preheader.5:4  %b_load_4 = load i32* %b_addr_4, align 4

]]></Node>
<StgValue><ssdm name="b_load_4"/></StgValue>
</operation>

<operation id="148" st_id="8" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="32" op_0_bw="7">
<![CDATA[
.preheader.6:0  %a_load_5 = load i32* %a_addr_5, align 4

]]></Node>
<StgValue><ssdm name="a_load_5"/></StgValue>
</operation>

<operation id="149" st_id="8" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="5" op_0_bw="5" op_1_bw="5">
<![CDATA[
.preheader.6:1  %add_ln62_17 = add i5 %zext_ln61_2, -14

]]></Node>
<StgValue><ssdm name="add_ln62_17"/></StgValue>
</operation>

<operation id="150" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="6" op_0_bw="5">
<![CDATA[
.preheader.6:2  %sext_ln62 = sext i5 %add_ln62_17 to i6

]]></Node>
<StgValue><ssdm name="sext_ln62"/></StgValue>
</operation>

<operation id="151" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="64" op_0_bw="6">
<![CDATA[
.preheader.6:3  %zext_ln62_13 = zext i6 %sext_ln62 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_13"/></StgValue>
</operation>

<operation id="152" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader.6:4  %b_addr_5 = getelementptr [100 x i32]* %b, i64 0, i64 %zext_ln62_13

]]></Node>
<StgValue><ssdm name="b_addr_5"/></StgValue>
</operation>

<operation id="153" st_id="8" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="32" op_0_bw="7">
<![CDATA[
.preheader.6:5  %b_load_5 = load i32* %b_addr_5, align 4

]]></Node>
<StgValue><ssdm name="b_load_5"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="154" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="7" op_0_bw="4">
<![CDATA[
.preheader.preheader:0  %zext_ln61 = zext i4 %j_0 to i7

]]></Node>
<StgValue><ssdm name="zext_ln61"/></StgValue>
</operation>

<operation id="155" st_id="9" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.4:6  %add_ln62_14 = add nsw i32 %add_ln62_12, %mul_ln62_3

]]></Node>
<StgValue><ssdm name="add_ln62_14"/></StgValue>
</operation>

<operation id="156" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader.4:7  br i1 %icmp_ln61_4, label %Col_end, label %.preheader.5

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="157" st_id="9" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.5:5  %mul_ln62_4 = mul nsw i32 %a_load_4, %b_load_4

]]></Node>
<StgValue><ssdm name="mul_ln62_4"/></StgValue>
</operation>

<operation id="158" st_id="9" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="32" op_0_bw="7">
<![CDATA[
.preheader.6:0  %a_load_5 = load i32* %a_addr_5, align 4

]]></Node>
<StgValue><ssdm name="a_load_5"/></StgValue>
</operation>

<operation id="159" st_id="9" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="32" op_0_bw="7">
<![CDATA[
.preheader.6:5  %b_load_5 = load i32* %b_addr_5, align 4

]]></Node>
<StgValue><ssdm name="b_load_5"/></StgValue>
</operation>

<operation id="160" st_id="9" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="32" op_0_bw="7">
<![CDATA[
.preheader.7:0  %a_load_6 = load i32* %a_addr_6, align 4

]]></Node>
<StgValue><ssdm name="a_load_6"/></StgValue>
</operation>

<operation id="161" st_id="9" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
.preheader.7:1  %add_ln62_19 = add i7 %zext_ln61, 60

]]></Node>
<StgValue><ssdm name="add_ln62_19"/></StgValue>
</operation>

<operation id="162" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="64" op_0_bw="7">
<![CDATA[
.preheader.7:2  %zext_ln62_15 = zext i7 %add_ln62_19 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_15"/></StgValue>
</operation>

<operation id="163" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader.7:3  %b_addr_6 = getelementptr [100 x i32]* %b, i64 0, i64 %zext_ln62_15

]]></Node>
<StgValue><ssdm name="b_addr_6"/></StgValue>
</operation>

<operation id="164" st_id="9" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="32" op_0_bw="7">
<![CDATA[
.preheader.7:4  %b_load_6 = load i32* %b_addr_6, align 4

]]></Node>
<StgValue><ssdm name="b_load_6"/></StgValue>
</operation>

<operation id="165" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="7" op_0_bw="7" op_1_bw="3" op_2_bw="4">
<![CDATA[
.preheader.9:1  %or_ln62_1 = call i7 @_ssdm_op_BitConcatenate.i7.i3.i4(i3 -3, i4 %j_0)

]]></Node>
<StgValue><ssdm name="or_ln62_1"/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="166" st_id="10" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.5:6  %add_ln62_16 = add nsw i32 %add_ln62_14, %mul_ln62_4

]]></Node>
<StgValue><ssdm name="add_ln62_16"/></StgValue>
</operation>

<operation id="167" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader.5:7  br i1 %icmp_ln61_5, label %Col_end, label %.preheader.6

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="168" st_id="10" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.6:6  %mul_ln62_5 = mul nsw i32 %a_load_5, %b_load_5

]]></Node>
<StgValue><ssdm name="mul_ln62_5"/></StgValue>
</operation>

<operation id="169" st_id="10" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="32" op_0_bw="7">
<![CDATA[
.preheader.7:0  %a_load_6 = load i32* %a_addr_6, align 4

]]></Node>
<StgValue><ssdm name="a_load_6"/></StgValue>
</operation>

<operation id="170" st_id="10" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="32" op_0_bw="7">
<![CDATA[
.preheader.7:4  %b_load_6 = load i32* %b_addr_6, align 4

]]></Node>
<StgValue><ssdm name="b_load_6"/></StgValue>
</operation>

<operation id="171" st_id="10" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="32" op_0_bw="7">
<![CDATA[
.preheader.8:0  %a_load_7 = load i32* %a_addr_7, align 4

]]></Node>
<StgValue><ssdm name="a_load_7"/></StgValue>
</operation>

<operation id="172" st_id="10" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
.preheader.8:1  %add_ln62_21 = add i7 %zext_ln61, -58

]]></Node>
<StgValue><ssdm name="add_ln62_21"/></StgValue>
</operation>

<operation id="173" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="64" op_0_bw="7">
<![CDATA[
.preheader.8:2  %zext_ln62_17 = zext i7 %add_ln62_21 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_17"/></StgValue>
</operation>

<operation id="174" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader.8:3  %b_addr_7 = getelementptr [100 x i32]* %b, i64 0, i64 %zext_ln62_17

]]></Node>
<StgValue><ssdm name="b_addr_7"/></StgValue>
</operation>

<operation id="175" st_id="10" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="32" op_0_bw="7">
<![CDATA[
.preheader.8:4  %b_load_7 = load i32* %b_addr_7, align 4

]]></Node>
<StgValue><ssdm name="b_load_7"/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="176" st_id="11" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.6:7  %add_ln62_18 = add nsw i32 %add_ln62_16, %mul_ln62_5

]]></Node>
<StgValue><ssdm name="add_ln62_18"/></StgValue>
</operation>

<operation id="177" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader.6:8  br i1 %icmp_ln61_6, label %Col_end, label %.preheader.7

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="178" st_id="11" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.7:5  %mul_ln62_6 = mul nsw i32 %a_load_6, %b_load_6

]]></Node>
<StgValue><ssdm name="mul_ln62_6"/></StgValue>
</operation>

<operation id="179" st_id="11" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="32" op_0_bw="7">
<![CDATA[
.preheader.8:0  %a_load_7 = load i32* %a_addr_7, align 4

]]></Node>
<StgValue><ssdm name="a_load_7"/></StgValue>
</operation>

<operation id="180" st_id="11" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="32" op_0_bw="7">
<![CDATA[
.preheader.8:4  %b_load_7 = load i32* %b_addr_7, align 4

]]></Node>
<StgValue><ssdm name="b_load_7"/></StgValue>
</operation>

<operation id="181" st_id="11" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="32" op_0_bw="7">
<![CDATA[
.preheader.9:0  %a_load_8 = load i32* %a_addr_8, align 4

]]></Node>
<StgValue><ssdm name="a_load_8"/></StgValue>
</operation>

<operation id="182" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="64" op_0_bw="7">
<![CDATA[
.preheader.9:2  %zext_ln62_19 = zext i7 %or_ln62_1 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_19"/></StgValue>
</operation>

<operation id="183" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader.9:3  %b_addr_8 = getelementptr [100 x i32]* %b, i64 0, i64 %zext_ln62_19

]]></Node>
<StgValue><ssdm name="b_addr_8"/></StgValue>
</operation>

<operation id="184" st_id="11" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="32" op_0_bw="7">
<![CDATA[
.preheader.9:4  %b_load_8 = load i32* %b_addr_8, align 4

]]></Node>
<StgValue><ssdm name="b_load_8"/></StgValue>
</operation>
</state>

<state id="12" st_id="12">

<operation id="185" st_id="12" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.7:6  %add_ln62_20 = add nsw i32 %add_ln62_18, %mul_ln62_6

]]></Node>
<StgValue><ssdm name="add_ln62_20"/></StgValue>
</operation>

<operation id="186" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader.7:7  br i1 %icmp_ln61_7, label %Col_end, label %.preheader.8

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="187" st_id="12" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.8:5  %mul_ln62_7 = mul nsw i32 %a_load_7, %b_load_7

]]></Node>
<StgValue><ssdm name="mul_ln62_7"/></StgValue>
</operation>

<operation id="188" st_id="12" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="32" op_0_bw="7">
<![CDATA[
.preheader.9:0  %a_load_8 = load i32* %a_addr_8, align 4

]]></Node>
<StgValue><ssdm name="a_load_8"/></StgValue>
</operation>

<operation id="189" st_id="12" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="32" op_0_bw="7">
<![CDATA[
.preheader.9:4  %b_load_8 = load i32* %b_addr_8, align 4

]]></Node>
<StgValue><ssdm name="b_load_8"/></StgValue>
</operation>

<operation id="190" st_id="12" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="32" op_0_bw="7">
<![CDATA[
.preheader.10:0  %a_load_9 = load i32* %a_addr_9, align 4

]]></Node>
<StgValue><ssdm name="a_load_9"/></StgValue>
</operation>

<operation id="191" st_id="12" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
.preheader.10:1  %add_ln62_24 = add i7 %zext_ln61, -38

]]></Node>
<StgValue><ssdm name="add_ln62_24"/></StgValue>
</operation>

<operation id="192" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="64" op_0_bw="7">
<![CDATA[
.preheader.10:2  %zext_ln62_20 = zext i7 %add_ln62_24 to i64

]]></Node>
<StgValue><ssdm name="zext_ln62_20"/></StgValue>
</operation>

<operation id="193" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
.preheader.10:3  %b_addr_9 = getelementptr [100 x i32]* %b, i64 0, i64 %zext_ln62_20

]]></Node>
<StgValue><ssdm name="b_addr_9"/></StgValue>
</operation>

<operation id="194" st_id="12" stage="2" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="32" op_0_bw="7">
<![CDATA[
.preheader.10:4  %b_load_9 = load i32* %b_addr_9, align 4

]]></Node>
<StgValue><ssdm name="b_load_9"/></StgValue>
</operation>
</state>

<state id="13" st_id="13">

<operation id="195" st_id="13" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.8:6  %add_ln62_22 = add nsw i32 %add_ln62_20, %mul_ln62_7

]]></Node>
<StgValue><ssdm name="add_ln62_22"/></StgValue>
</operation>

<operation id="196" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader.8:7  br i1 %icmp_ln61_8, label %Col_end, label %.preheader.9

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="197" st_id="13" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.9:5  %mul_ln62_8 = mul nsw i32 %a_load_8, %b_load_8

]]></Node>
<StgValue><ssdm name="mul_ln62_8"/></StgValue>
</operation>

<operation id="198" st_id="13" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="32" op_0_bw="7">
<![CDATA[
.preheader.10:0  %a_load_9 = load i32* %a_addr_9, align 4

]]></Node>
<StgValue><ssdm name="a_load_9"/></StgValue>
</operation>

<operation id="199" st_id="13" stage="1" lat="2">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="32" op_0_bw="7">
<![CDATA[
.preheader.10:4  %b_load_9 = load i32* %b_addr_9, align 4

]]></Node>
<StgValue><ssdm name="b_load_9"/></StgValue>
</operation>
</state>

<state id="14" st_id="14">

<operation id="200" st_id="14" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.9:6  %add_ln62_23 = add nsw i32 %add_ln62_22, %mul_ln62_8

]]></Node>
<StgValue><ssdm name="add_ln62_23"/></StgValue>
</operation>

<operation id="201" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader.9:7  br i1 %icmp_ln61_9, label %Col_end, label %.preheader.10

]]></Node>
<StgValue><ssdm name="br_ln61"/></StgValue>
</operation>

<operation id="202" st_id="14" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.10:5  %mul_ln62_9 = mul nsw i32 %a_load_9, %b_load_9

]]></Node>
<StgValue><ssdm name="mul_ln62_9"/></StgValue>
</operation>
</state>

<state id="15" st_id="15">

<operation id="203" st_id="15" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.preheader.10:6  %add_ln62_25 = add nsw i32 %add_ln62_23, %mul_ln62_9

]]></Node>
<StgValue><ssdm name="add_ln62_25"/></StgValue>
</operation>

<operation id="204" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
<literal name="icmp_ln61" val="0"/>
<literal name="icmp_ln61_1" val="0"/>
<literal name="icmp_ln61_2" val="0"/>
<literal name="icmp_ln61_3" val="0"/>
<literal name="icmp_ln61_4" val="0"/>
<literal name="icmp_ln61_5" val="0"/>
<literal name="icmp_ln61_6" val="0"/>
<literal name="icmp_ln61_7" val="0"/>
<literal name="icmp_ln61_8" val="0"/>
<literal name="icmp_ln61_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="0" op_0_bw="0">
<![CDATA[
.preheader.10:7  br label %Col_end

]]></Node>
<StgValue><ssdm name="br_ln60"/></StgValue>
</operation>

<operation id="205" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0" op_12_bw="32" op_13_bw="0" op_14_bw="32" op_15_bw="0" op_16_bw="32" op_17_bw="0" op_18_bw="32" op_19_bw="0" op_20_bw="32" op_21_bw="0">
<![CDATA[
Col_end:0  %tmp_0_lcssa = phi i32 [ 0, %.preheader.preheader ], [ %mul_ln62, %.preheader.1 ], [ %add_ln62_10, %.preheader.2 ], [ %add_ln62_12, %.preheader.3 ], [ %add_ln62_14, %.preheader.4 ], [ %add_ln62_16, %.preheader.5 ], [ %add_ln62_18, %.preheader.6 ], [ %add_ln62_20, %.preheader.7 ], [ %add_ln62_22, %.preheader.8 ], [ %add_ln62_23, %.preheader.9 ], [ %add_ln62_25, %.preheader.10 ]

]]></Node>
<StgValue><ssdm name="tmp_0_lcssa"/></StgValue>
</operation>

<operation id="206" st_id="15" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
Col_end:1  %add_ln65 = add i7 %add_ln62, %zext_ln61

]]></Node>
<StgValue><ssdm name="add_ln65"/></StgValue>
</operation>

<operation id="207" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="64" op_0_bw="7">
<![CDATA[
Col_end:2  %zext_ln65 = zext i7 %add_ln65 to i64

]]></Node>
<StgValue><ssdm name="zext_ln65"/></StgValue>
</operation>

<operation id="208" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="7" op_0_bw="32" op_1_bw="64" op_2_bw="64">
<![CDATA[
Col_end:3  %c_addr = getelementptr [100 x i32]* %c, i64 0, i64 %zext_ln65

]]></Node>
<StgValue><ssdm name="c_addr"/></StgValue>
</operation>

<operation id="209" st_id="15" stage="1" lat="1">
<core>RAM_1P</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="0" op_0_bw="32" op_1_bw="7">
<![CDATA[
Col_end:4  store i32 %tmp_0_lcssa, i32* %c_addr, align 4

]]></Node>
<StgValue><ssdm name="store_ln65"/></StgValue>
</operation>

<operation id="210" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
Col_end:5  %empty_6 = call i32 (...)* @_ssdm_op_SpecRegionEnd([4 x i8]* @p_str3, i32 %tmp_s) nounwind

]]></Node>
<StgValue><ssdm name="empty_6"/></StgValue>
</operation>

<operation id="211" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="0"/>
<literal name="icmp_ln58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="0" op_0_bw="0">
<![CDATA[
Col_end:6  br label %.preheader5

]]></Node>
<StgValue><ssdm name="br_ln56"/></StgValue>
</operation>
</state>

<state id="16" st_id="16">

<operation id="212" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="197" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
Row_end:0  %empty_7 = call i32 (...)* @_ssdm_op_SpecRegionEnd([4 x i8]* @p_str2, i32 %tmp) nounwind

]]></Node>
<StgValue><ssdm name="empty_7"/></StgValue>
</operation>

<operation id="213" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="198" bw="0" op_0_bw="0">
<![CDATA[
Row_end:1  br label %.preheader6

]]></Node>
<StgValue><ssdm name="br_ln54"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
