# ZCU102 Vitis 部署
流程上与 Alevo 板卡类似，在建立工程和时钟频率配置上略有不同。

### 2.1 建立工程
在选择平台文件 ZCU102_2022 后，需要指定 `sysroot`, `Root FS` 和 `Kernel Image`。其中 `sysroot` 用于交叉编译 ps，若要引入外部库需使用 `petalinux` 定制。默认的 `sysroot` 可从 [Xilinx Vitis 嵌入式平台](https://china.xilinx.com/support/download/index.html/content/xilinx/zh/downloadNav/embedded-platforms/archive-vitis-embedded.html) 下载。参考链接：[Vitis-Tutorials](https://github.com/Xilinx/Vitis-Tutorials/blob/2022.2/Vitis_Platform_Creation/Design_Tutorials/03_Edge_VCK190/step2.md)。
1. 下载对应版本的 [ZYNQMP 通用映像](https://china.xilinx.com/member/forms/download/xef.html?filename=xilinx-zynqmp-common-v2022.2_10141622.tar.gz)。
2. 解压至文件夹 `~/zcu102_common` 得到：
    ```shell
    .
    ├── xilinx-zynqmp-common-v2022.2
    │   ├── bl31.elf
    │   ├── boot.scr
    │   ├── Image
    │   ├── README.txt
    │   ├── rootfs.ext4
    │   ├── rootfs.manifest
    │   ├── rootfs.tar.gz
    │   ├── sdk.sh
    │   └── u-boot.elf
    ```
3. 生成 `\sysroot` （需要 `petalinux` 环境）：
   ```shell
   cd xilinx-zynqmp-common-v2022.2
   sh sdk.sh -d . -y
   ```
   `-d` 可指定输出目录。若生成失败，将 `LD_LIBRARY_PATH` unset。
4. 回到工程选择：
   - `Sysroot` : `~/zcu102_common/xilinx-zynqmp-common-v2022.2/sysroots/cortexa72-cortexa53-xilinx-linux`
   - `Root FS` : `~/zcu102_common/xilinx-zynqmp-common-v2022.2/rootfs.ext4`
   - `Kernel Image` : `~/zcu102_common/xilinx-zynqmp-common-v2022.2/Image`

### 2.3 HW-link 配置
- v++ command line options：
  - 设置 vivado 综合实现频率：`--clock.defaultFreqHz 200000000`

### Bug
1. build HW-link Hardware 报错 
   >ERROR: [VPL 41-241] Message from IP propagation TCL of /axi_ic_ps_e_S_AXI_HP1_FPD/xbar: set_property error: Validation failed for parameter 'My S02_READ_ACCEPTANCE(S02_READ_ACCEPTANCE)' for BD Cell 'axi_ic_ps_e_S_AXI_HP1_FPD/xbar'. Value '64' is out of the range (1,32)
   
   这是因为 Vitis 默认使用 AXI Interconnect 连接 IP MAXI 和 PS HP 端口，而 AXI Interconnect 仅支持最大 32 `outstanding`。
   解决方法：
   - 方法一：将 hls 核所有 MAXI 接口的 `outstanding` 数设为 1 至 32。
   - 方法二：
     - 右键 `hw_link -> Hardware -> binary_container_1` 打开 vivado。
     - 在 vivado 中打开 block design，将报错的 AXI Interconnect 换成 AXI SmartConnect
     - run implementation