Classic Timing Analyzer report for store
Mon Oct 28 15:38:48 2013
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                      ;
+------------------------------+-------+---------------+-------------+----------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From     ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+----------+-------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 9.768 ns    ; state[0] ; s1[4] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;          ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+----------+-------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPM1270T144C5      ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------+
; tpd                                                            ;
+-------+-------------------+-----------------+----------+-------+
; Slack ; Required P2P Time ; Actual P2P Time ; From     ; To    ;
+-------+-------------------+-----------------+----------+-------+
; N/A   ; None              ; 9.768 ns        ; state[0] ; s1[4] ;
; N/A   ; None              ; 9.765 ns        ; state[0] ; s4[4] ;
; N/A   ; None              ; 9.765 ns        ; state[0] ; s3[5] ;
; N/A   ; None              ; 9.748 ns        ; state[0] ; s1[6] ;
; N/A   ; None              ; 9.725 ns        ; state[0] ; s8[7] ;
; N/A   ; None              ; 9.725 ns        ; state[0] ; s1[0] ;
; N/A   ; None              ; 9.583 ns        ; state[2] ; s1[4] ;
; N/A   ; None              ; 9.547 ns        ; state[0] ; s6[1] ;
; N/A   ; None              ; 9.547 ns        ; state[0] ; s5[2] ;
; N/A   ; None              ; 9.536 ns        ; state[1] ; s1[3] ;
; N/A   ; None              ; 9.494 ns        ; state[2] ; s4[4] ;
; N/A   ; None              ; 9.494 ns        ; state[2] ; s3[5] ;
; N/A   ; None              ; 9.454 ns        ; state[2] ; s8[7] ;
; N/A   ; None              ; 9.454 ns        ; state[2] ; s1[0] ;
; N/A   ; None              ; 9.444 ns        ; state[2] ; s1[6] ;
; N/A   ; None              ; 9.328 ns        ; state[2] ; s6[1] ;
; N/A   ; None              ; 9.328 ns        ; state[2] ; s5[2] ;
; N/A   ; None              ; 9.323 ns        ; state[1] ; s1[4] ;
; N/A   ; None              ; 9.305 ns        ; state[1] ; s4[4] ;
; N/A   ; None              ; 9.305 ns        ; state[1] ; s3[5] ;
; N/A   ; None              ; 9.265 ns        ; state[1] ; s8[7] ;
; N/A   ; None              ; 9.265 ns        ; state[1] ; s1[0] ;
; N/A   ; None              ; 9.258 ns        ; state[1] ; s1[6] ;
; N/A   ; None              ; 9.209 ns        ; state[1] ; s8[5] ;
; N/A   ; None              ; 9.209 ns        ; state[1] ; s8[4] ;
; N/A   ; None              ; 9.209 ns        ; state[1] ; s8[3] ;
; N/A   ; None              ; 9.190 ns        ; state[0] ; s5[1] ;
; N/A   ; None              ; 9.189 ns        ; state[0] ; s4[1] ;
; N/A   ; None              ; 9.166 ns        ; state[2] ; s1[3] ;
; N/A   ; None              ; 9.105 ns        ; state[0] ; s7[2] ;
; N/A   ; None              ; 9.053 ns        ; state[1] ; s6[1] ;
; N/A   ; None              ; 9.053 ns        ; state[1] ; s5[2] ;
; N/A   ; None              ; 9.036 ns        ; state[0] ; s8[1] ;
; N/A   ; None              ; 9.027 ns        ; state[1] ; s8[1] ;
; N/A   ; None              ; 8.999 ns        ; state[0] ; s1[7] ;
; N/A   ; None              ; 8.980 ns        ; state[0] ; s5[5] ;
; N/A   ; None              ; 8.980 ns        ; state[0] ; s3[1] ;
; N/A   ; None              ; 8.971 ns        ; state[2] ; s5[1] ;
; N/A   ; None              ; 8.970 ns        ; state[2] ; s4[1] ;
; N/A   ; None              ; 8.965 ns        ; state[0] ; s1[5] ;
; N/A   ; None              ; 8.955 ns        ; state[0] ; s2[1] ;
; N/A   ; None              ; 8.928 ns        ; state[2] ; s7[2] ;
; N/A   ; None              ; 8.928 ns        ; state[0] ; s1[3] ;
; N/A   ; None              ; 8.920 ns        ; state[0] ; s5[6] ;
; N/A   ; None              ; 8.920 ns        ; state[0] ; s4[6] ;
; N/A   ; None              ; 8.905 ns        ; state[1] ; s1[1] ;
; N/A   ; None              ; 8.849 ns        ; state[2] ; s8[5] ;
; N/A   ; None              ; 8.849 ns        ; state[2] ; s8[4] ;
; N/A   ; None              ; 8.849 ns        ; state[2] ; s8[3] ;
; N/A   ; None              ; 8.835 ns        ; state[2] ; s5[5] ;
; N/A   ; None              ; 8.835 ns        ; state[2] ; s3[1] ;
; N/A   ; None              ; 8.810 ns        ; state[2] ; s2[1] ;
; N/A   ; None              ; 8.809 ns        ; state[1] ; s2[3] ;
; N/A   ; None              ; 8.795 ns        ; state[2] ; s2[3] ;
; N/A   ; None              ; 8.780 ns        ; state[2] ; s1[5] ;
; N/A   ; None              ; 8.775 ns        ; state[2] ; s5[6] ;
; N/A   ; None              ; 8.775 ns        ; state[2] ; s4[6] ;
; N/A   ; None              ; 8.735 ns        ; state[1] ; s8[6] ;
; N/A   ; None              ; 8.735 ns        ; state[1] ; s5[3] ;
; N/A   ; None              ; 8.728 ns        ; state[2] ; s1[7] ;
; N/A   ; None              ; 8.721 ns        ; state[2] ; s8[6] ;
; N/A   ; None              ; 8.721 ns        ; state[2] ; s5[3] ;
; N/A   ; None              ; 8.696 ns        ; state[1] ; s5[1] ;
; N/A   ; None              ; 8.695 ns        ; state[1] ; s4[1] ;
; N/A   ; None              ; 8.684 ns        ; state[1] ; s7[3] ;
; N/A   ; None              ; 8.684 ns        ; state[1] ; s6[3] ;
; N/A   ; None              ; 8.684 ns        ; state[1] ; s4[3] ;
; N/A   ; None              ; 8.684 ns        ; state[1] ; s3[3] ;
; N/A   ; None              ; 8.672 ns        ; state[1] ; s7[2] ;
; N/A   ; None              ; 8.670 ns        ; state[2] ; s7[3] ;
; N/A   ; None              ; 8.670 ns        ; state[2] ; s6[3] ;
; N/A   ; None              ; 8.670 ns        ; state[2] ; s4[3] ;
; N/A   ; None              ; 8.670 ns        ; state[2] ; s3[3] ;
; N/A   ; None              ; 8.663 ns        ; state[2] ; s8[1] ;
; N/A   ; None              ; 8.640 ns        ; state[2] ; s6[2] ;
; N/A   ; None              ; 8.640 ns        ; state[2] ; s1[2] ;
; N/A   ; None              ; 8.620 ns        ; state[1] ; s2[6] ;
; N/A   ; None              ; 8.556 ns        ; state[0] ; s2[3] ;
; N/A   ; None              ; 8.540 ns        ; state[0] ; s2[6] ;
; N/A   ; None              ; 8.539 ns        ; state[1] ; s1[7] ;
; N/A   ; None              ; 8.531 ns        ; state[0] ; s4[2] ;
; N/A   ; None              ; 8.520 ns        ; state[1] ; s1[5] ;
; N/A   ; None              ; 8.506 ns        ; state[0] ; s8[6] ;
; N/A   ; None              ; 8.506 ns        ; state[0] ; s5[3] ;
; N/A   ; None              ; 8.431 ns        ; state[0] ; s7[3] ;
; N/A   ; None              ; 8.431 ns        ; state[0] ; s6[3] ;
; N/A   ; None              ; 8.431 ns        ; state[0] ; s4[3] ;
; N/A   ; None              ; 8.431 ns        ; state[0] ; s3[3] ;
; N/A   ; None              ; 8.428 ns        ; state[1] ; s6[2] ;
; N/A   ; None              ; 8.428 ns        ; state[1] ; s1[2] ;
; N/A   ; None              ; 8.401 ns        ; state[0] ; s6[2] ;
; N/A   ; None              ; 8.401 ns        ; state[0] ; s1[2] ;
; N/A   ; None              ; 8.359 ns        ; state[0] ; s5[4] ;
; N/A   ; None              ; 8.359 ns        ; state[0] ; s3[6] ;
; N/A   ; None              ; 8.355 ns        ; state[2] ; s2[6] ;
; N/A   ; None              ; 8.354 ns        ; state[2] ; s4[2] ;
; N/A   ; None              ; 8.345 ns        ; state[1] ; s7[1] ;
; N/A   ; None              ; 8.343 ns        ; state[0] ; s8[2] ;
; N/A   ; None              ; 8.343 ns        ; state[0] ; s8[0] ;
; N/A   ; None              ; 8.329 ns        ; state[1] ; s8[2] ;
; N/A   ; None              ; 8.329 ns        ; state[1] ; s8[0] ;
; N/A   ; None              ; 8.311 ns        ; state[0] ; s1[1] ;
; N/A   ; None              ; 8.214 ns        ; state[2] ; s5[4] ;
; N/A   ; None              ; 8.214 ns        ; state[2] ; s3[6] ;
; N/A   ; None              ; 8.098 ns        ; state[1] ; s4[2] ;
; N/A   ; None              ; 7.970 ns        ; state[2] ; s8[2] ;
; N/A   ; None              ; 7.970 ns        ; state[2] ; s8[0] ;
; N/A   ; None              ; 7.868 ns        ; state[0] ; s7[6] ;
; N/A   ; None              ; 7.868 ns        ; state[0] ; s6[6] ;
; N/A   ; None              ; 7.751 ns        ; state[0] ; s7[1] ;
; N/A   ; None              ; 7.723 ns        ; state[2] ; s7[6] ;
; N/A   ; None              ; 7.723 ns        ; state[2] ; s6[6] ;
+-------+-------------------+-----------------+----------+-------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Mon Oct 28 15:38:48 2013
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off store -c store
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Longest tpd from source pin "state[0]" to destination pin "s1[4]" is 9.768 ns
    Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_129; Fanout = 14; PIN Node = 'state[0]'
    Info: 2: + IC(2.396 ns) + CELL(0.740 ns) = 4.268 ns; Loc. = LC_X9_Y7_N4; Fanout = 2; COMB Node = 'Mux3~0'
    Info: 3: + IC(3.178 ns) + CELL(2.322 ns) = 9.768 ns; Loc. = PIN_95; Fanout = 0; PIN Node = 's1[4]'
    Info: Total cell delay = 4.194 ns ( 42.94 % )
    Info: Total interconnect delay = 5.574 ns ( 57.06 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 181 megabytes
    Info: Processing ended: Mon Oct 28 15:38:48 2013
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


