# 3. Case Study: 1Mbit SRAM with 30V Mixed Logic

## 3.1 製品背景
本ケーススタディは、2000年代初頭に開発された**アクティブ型 (aTFT) カラーパネル向けLCDドライバーIC**を対象とする。  
この製品は、パネル駆動用の**30V高耐圧トランジスタ**と、ロジック制御用の**3.3V CMOSロジック**を同一チップ上に混載する「30V Mixed Logic」構成であった。  

カラーパネル化に伴う画素数増加に対応するため、ドライバーIC内部には**大規模な1Mbit SRAMマクロ**が組み込まれた。これによりフレームバッファやラインメモリを内蔵し、タイミング制御や信号処理をオンチップで実行可能にした。  

当時、LCDドライバー市場ではSamsungの参入によりコスト競争が激化していた。そのため、技術的に不安定であることを認識しつつも、**より安価な0.25µmプロセスを採用せざるを得なかった**。0.18µmプロセスは技術的に安定していたが、STI・CMP・OPC必須化によるマスクコストや製造コストが高く、採用は現実的ではなかった。  

---

## 3.2 不具合現象
量産段階において、1Mbit SRAMマクロに**ランダムビット不良**が顕在化した。  
具体的には、製品テストで個別のメモリセルが不定期に不良化し、アドレス依存性のない**ランダムパターン不良**として検出された。  

通常、SRAMマクロには歩留まり改善のため**冗長ビット（スペアセル）**が設計段階で組み込まれる。しかし、本製品ではコストと設計リソースの制約から冗長機構が搭載されておらず、**単一ビット不良であってもチップ全体が不合格となる致命的問題**となった。  

---

## 3.3 開発制約
この不具合に対して十分な対策が講じられなかった背景には、以下のような制約があった。  

- **プロセスリソース不足**  
  0.25µmは既に業界全体で「レガシープロセス」と見なされており、ファウンドリやIDMの先端開発リソースは0.18µm以降に集中していた。そのため、0.25µmに特化した工程改善や新規実験リソースはほとんど割り当てられなかった。  

- **設計リソースの制限**  
  市場投入を急ぐため、SRAM設計に冗長回路を追加する余裕はなく、歩留まりを「プロセス条件調整で吸収する」前提となっていた。  

- **工数と時間の不足**  
  カラーパネル普及のタイミングに合わせる必要があり、製品開発スケジュールが極端に短かった。その結果、十分な工程最適化や信頼性試験が行えなかった。  

このように、**技術的課題は認識されていたものの、開発環境がそれを是正する余地を与えなかった**。  

---

## 3.4 物理的原因
詳細解析の結果、ランダムビット不良の直接原因は**Tiサリサイド形成工程における局所的な高抵抗スポット**であることが判明した。  

- **Halo Boronの吸収**  
  SRAMセルのソース/ドレイン領域周辺では、短チャネル効果を抑制するために**Halo Boron注入**が行われていた。このB原子がサイドウォール直下でTiに吸収され、サリサイド形成時に局所的な相転移不全を引き起こした。  

- **相転移の不完全性**  
  TiSi₂はC49相からC54相への転移を必要とするが、局所的にBが存在すると転移が阻害され、**高抵抗のC49相が残存**した。  

- **ランダム性の発生要因**  
  この現象は局所的な不純物分布とプロセス条件の微妙な変動に依存するため、**チップごとに異なるランダム不良**として観測された。  

以上により、Halo Boronの吸収 → Tiサリサイド相転移不全 → 局所高抵抗 → セル不良、という因果関係が成立した。  

---

## 3.5 本事例の意義
この事例は、以下の点で教育的に重要である。  

- **設計要因とプロセス要因の複合不良**  
  冗長回路不在という設計判断と、Tiサリサイドの不安定性というプロセス課題が重なり、致命的不良を引き起こした。  

- **レガシーノード再利用のリスク**  
  技術的に不安定であると認識されつつも、市場・コスト要因から0.25µmを選択せざるを得なかったことは、**経済性と技術安定性のトレードオフ**の典型例である。  

- **「偶発不良」の深刻さ**  
  ランダム不良は設計段階では予見しにくく、開発リソースが乏しい状況では十分な対策を講じることができない。これは**設計レビューやPDK更新の限界**を示す事例でもある。  
