Computer Architecture 2019 Lab
=====================
**此仓库为体系结构课程实验**  

## 文件夹目录
>**1_VerilogSourceCode** Verilog源代码  
>>**1_CPUCore_src CPU** CPU core的verilog代码  
>>**2_Simulation** 仿真用testBench代码  
>
>**2_BRAMInputFileGenerator** 脚本文件，利用汇编文件生成对应的16进制指令流文件  
>**4_ProjectDesignFiles** 包含CPU的流水线模块设计图  
>**5_DetailDocuments** 包含每次实验的具体实验要求  