; ModuleID = '<stdin>'
source_filename = "<stdin>"
target triple = "x86_64-apple-macosx10.10.0"

define <4 x i32> @sign_extend_v_v(<4 x i16> %lhs) #0 {
entry:
  %0 = sext <4 x i16> %lhs to <4 x i32>
  %1 = extractelement <4 x i32> %0, i32 0
  %vecinit = insertelement <4 x i32> undef, i32 %1, i32 0
  %2 = extractelement <4 x i32> %0, i32 1
  %vecinit3 = insertelement <4 x i32> %vecinit, i32 %2, i32 1
  %3 = extractelement <4 x i32> %0, i32 2
  %vecinit6 = insertelement <4 x i32> %vecinit3, i32 %3, i32 2
  %4 = extractelement <4 x i32> %0, i32 3
  %vecinit9 = insertelement <4 x i32> %vecinit6, i32 %4, i32 3
  ret <4 x i32> %vecinit9
}

define <4 x i16> @truncate_v_v(<4 x i32> %lhs) #0 {
entry:
  %0 = trunc <4 x i32> %lhs to <4 x i16>
  %1 = extractelement <4 x i16> %0, i32 0
  %vecinit = insertelement <4 x i16> undef, i16 %1, i32 0
  %2 = extractelement <4 x i16> %0, i32 1
  %vecinit3 = insertelement <4 x i16> %vecinit, i16 %2, i32 1
  %3 = extractelement <4 x i16> %0, i32 2
  %vecinit6 = insertelement <4 x i16> %vecinit3, i16 %3, i32 2
  %4 = extractelement <4 x i16> %0, i32 3
  %vecinit9 = insertelement <4 x i16> %vecinit6, i16 %4, i32 3
  ret <4 x i16> %vecinit9
}

attributes #0 = { "target-cpu"="core2" }
