# Generate Verilog code
doit:
	sbt run

clean:
	git clean -fd

