%% LyX 2.1.4 created this file.  For more info, see http://www.lyx.org/.
%% Do not edit unless you really know what you are doing.
\documentclass[american]{IEEEtran}
\usepackage[T1]{fontenc}
\usepackage[latin9]{inputenc}
\usepackage{graphicx}

\makeatletter
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% User specified LaTeX commands.
\usepackage{url}
\usepackage{hyperref}
\pagenumbering{gobble}

\makeatother

\usepackage{babel}
\begin{document}

\title{HMC as Main Memory in Embedded Systems}


\author{\IEEEauthorblockN{Carlos Michel Betemps\textsuperscript{\dag{} \ddag{}}, Bruno Zatt\textsuperscript{\dag{}},
Mauricio Lima Pilla\textsuperscript{\dag{}}}\\
\IEEEauthorblockA{\textsuperscript{\dag{}}Federal University of Pelotas (UFPel) - Graduate
Program in Computing (PPGC) - Pelotas, RS, Brazil\\
\textsuperscript{\ddag{}}Federal University of Pampa (UNIPAMPA) -
Campus Bagé - Bagé, RS, Brazil\\
\{cm.betemps, zatt, pilla\}@inf.ufpel.edu.br}\\
}
\maketitle
\begin{abstract}
Paper abstract {[}Problem. Solution. Methodology. Results.{]}.
\end{abstract}


\section{\label{sec:Introduction}Introduction}

{[}Hybrid Memory Cube. Embedded Systems. Paper's Objective. Methodology.
Paper's structure.{]}

Objetivos:
\begin{itemize}
\item Realizar um estudo de revisão sobre memórias HMC (\cite{jeddeloh2012HMC},
\cite{zou2015Heterogeneous3D}, \cite{beica2015_3D_Integration},
\cite{pawlowski2011HybridMC}).
\item Avaliar a utilização de Memórias HMC, em substituição às memórias
DDR, como memória principal em sistemas embarcados (a partir de metodologia
apresentada na próxima seção).
\item Analisar resultados obtidos, apontando tendências, resultados interessantes
e lições aprendidas.
\end{itemize}
Basicamente os trabalhos que utilizam memórias HMC, como os apresentados
na seção \ref{sec:Related-Works}, apontam as vantagens do uso de
memórias HMC, ressaltando a melhora de latência, largura de banda,
potência e densidade \cite{jeddeloh2012HMC}. Dado que sistemas embarcados
normalmente possuem requisitos restritos quanto a área e consumo energético,
mas ao mesmo tempo requisitos exigentes quanto ao tempo de execução
e capacidade de processamento, vislumbra-se a possibilidade da aplicação
de memórias HMC em sistemas embarcados, visando o aumento de desempenho
(latência e largura de banda) com um eficiente consumo energético
e de área. Assim, o trabalho visa realizar uma revisão do estado da
arte sobre memórias HMC e experimentos (simulados) que visam avaliar
a possibilidade de aplicar memórias HMC como memória principal em
arquiteturas de sistemas embarcados. Memórias HMC estão em pleno desenvolvimento
e estudo. O \emph{Hybrid Memory Cube Consortium} \cite{hmc2_1_Consortium}
reúne uma série de parceiros dedicados ao desenvolvimento desta tecnologia
de memória.


\section{\label{sec:Related-Works}Related Works}

{[}Works that present and/or use HMC memories.{]}

Some works had used HMC and related memories. Focusing on a broader
scope, especifically on 3D technology, Zou et al. \cite{zou2015Heterogeneous3D}
presents the 3D memory integration in heterogeneous architectures,
allowing the integration of disparate technologies on the same chip.
Beica \cite{beica2015_3D_Integration} presents a review of 3D technologies
with TSV integration, presenting market trends and applications. An
evaluation of applying the emergent memory technologies on data-intensive
applications and HPC context is presented in \cite{suresh2014evaluation},
using hybrid architectures with volatile and non-volatile memories.

Santos et al. \cite{santos2016exploring} explore the use of the reduced
latency HMC memories to streaming aplications and point out situations
where the use of L3 cache is not necessary. Other work \cite{gokhale2015HMC_Charac_wrklds}
deals with performance and energy consumption issues of using a Gen2
HMC memory in the running of data-centered applications - emulation
and execution are combined in a FPGA board. Alves et al. \cite{alves2016large}
proposes HMC memories extensions to make possible processing-in-memory
of vector operations, aiming mitigate communication channel contention
and cache polution. \emph{Active Memory Cube }(AMC) is the processing-in-memory
presented in Nair et al. \cite{nair2015active}. This work uses a
set of processing units implemented at the HMC's logic layer. 


\section{\label{sec:Hybrid-Memory-Cube}Hybrid Memory Cube Review}

{[}A review about HMC memories.{]}

A Hybrid Memory Cube (HMC) is a single package containing either four
or eight DRAM die and one logic die, all stacked together using through-silicon
via (TSV) technology \cite{hmc2_1_Consortium}. This three-dimensional
DRAM architecture effectively reduce the distance traveled by signals,
increasing the density of the memory and significantly increasing
the performance achieved \cite{suresh2014evaluation}. The stacking
of many dense DRAM devices produces a very high-density footprint.
Thus, HMC improves latency, bandwidth, power, and density \cite{jeddeloh2012HMC}.

Figure \ref{fig:HMC-System} shows the HMC system diagram. The HMC
is a stack of heterogeneous die, with a standard DRAM as a building
block, which can be combined with various versions of application-specific
logic (logic die). The through-silicon via (TSV) technology and fine
pitch copper pillar are used to interconnect the dies \cite{jeddeloh2012HMC}.
HMC is connected to the CPU or the GPU through high speed serial links
\cite{jeon2017cashmc}. HMC uses a simple abstracted protocol versus
a traditional DRAM. The host sends read and write commands versus
the traditional RAS (Row Access Strobe) and CAS (Column Access Strobe)
\cite{jeddeloh2012HMC}.

\begin{figure}
\includegraphics[scale=0.22]{images/HMC_SystemDiagram}

\caption{\label{fig:HMC-System}HMC System \cite{jeddeloh2012HMC}}
\end{figure}


The logic die is used to control the DRAM. Therefore, a high capacity
memory can be implemented by chaining several HMC devices. Moreover,
since the logic die supports arithmetic and logic operations with
internal or external memory data, HMC has been employed in the processing-in-memory
(PIM) architecture \cite{jeon2017cashmc}.

The HMC DRAM is a die segmented into multiple autonomous partitions.
Each partition includes two independent memory banks. Memory vaults
are vertical stacks of DRAM partitions. Each partition consists of
32 data TSV connections and additional command/address/ECC connections
\cite{jeddeloh2012HMC} (see Fig. \ref{fig:HMC-Block-Diagram}). Within
an HMC, memory is organized into vaults. Each vault has a memory controller
(called a vault controller) in the logic base that manages all memory
reference operations within that vault. Each vault controller determines
its own timing requirements. Refresh operations are controlled by
the vault controller, eliminating this function from the host memory
controller \cite{hmc2_1_Consortium}.

\begin{figure}
\includegraphics[scale=0.25]{images/HMCBlockDiagram}

\caption{\label{fig:HMC-Block-Diagram}HMC Block Diagram}
\end{figure}



\section{\label{sec:Background}Background}

{[}Concepts, Tools, Benchmarks, Standards, etc. used in the work.{]}


\section{\label{sec:Methodology}Methodology }

{[}Presents the detailed steps applied in the work's development,
mainly the ones related to the experiments.{]}

Passos:
\begin{itemize}
\item Realizar levantamento de artigos que abordem o estado-da-arte sobre
memórias HMC, focando em sua arquitetura de implementação, suas aplicações,
vantagens de uso e problemas associados. Deverão ser utilizados artigos
publicados em eventos e/ou periódicos. As pesquisas serão realizadas
utilizando a máquina de busca do Google Scholar\footnote{https://scholar.google.com.br/};
\item Utilizar o simulador gem5 \cite{binkert2011gem5,gem5:2017} para simular
a arquitetura ARM \cite{ARM:2017} - considerando a grande utilização
de processadores ARM no contexto de sistemas Embarcados;
\item Preparar o \emph{setup} para a simulação a ser realizada no gem5 \cite{gem5:2017}.
Verificar como utilizar simulação com mais de um elemento de processamento
(core) visando uma maior \textquotedblleft pressão\textquotedblright{}
sobre o sistema de memória;
\item Utilizar programas do \emph{benchmark} MiBench \cite{Guthaus:2001:Mibench}
para execução no simulador gem5;
\item Realizar a geração, a partir dos códigos fonte do benchmark MiBench
\cite{MiBench:GitHub:2012}, com o compilador \texttt{gcc-arm-gnueabihf}
(\emph{cross-compiling}). Como programas para execução pretende-se
utilizar pelo menos um programa em cada categoria do benchmark;
\item Utilizar a ferramenta CACTI-3DD \cite{chen2012cacti3DD} para levantar
dados de potência, área e tempo considerando as memórias HMC e DDR.
No entanto, há dificuldade, até o momento, na obtenção da referida
ferramenta. Como alternativas tem-se: zsim-nvmain\footnote{https://github.com/AXLEproject/axle-zsim-nvmain},
3D-Memory-Simulator\footnote{https://github.com/shreyas-singapura/3D-Memory-Simulator},
gem5 com patch para memórias HMC, DRAMSpec \footnote{http://www.uni-kl.de/3d-dram/tools/}
; 
\item Utilizar o simulador CasHMC \cite{jeon2017cashmc} para levantar dados
de latência e largura de banda. O simulador recebe como entrada traços
(traces) de uso de memória. Como saída devolve informações como latência
e largura de banda. Caso necessário, como alternativa, pode ser analisado
o uso do simulador HMC-Sim \cite{leidel2014hmc-sim};
\item Realizar as simulações considerando as seguintes configurações para
a hierarquia de memória:

\begin{itemize}
\item L1i\&d: tamanho de 32 KB, associativa 8-vias, tamanho de linha 64
B (proposta inicial)
\item Memória Principal: 512MB (confirmar limitação do gem5).

\begin{itemize}
\item DDR
\item HMC
\end{itemize}
\item Executar simulações com as seguintes hierarquias de memória:

\begin{itemize}
\item L1 + DDR (ddr) - base
\item L1 + HMC (hmc)
\item L1 + L2 + DDR (l2+ddr)
\item L1 + L2 + HMC (l2+hmc)
\end{itemize}
\end{itemize}
\item Geração de estatísticas, na execução de cada programa em cada diferente
configuração, para posterior levantamento de estimativas de tempo
de execução, consumo energético, EDP (\emph{Energy-Delay Product}),
latência, largura de banda e área; com base nas estatísticas geradas
pelo gem5, CACTI-3DD e CasHMC.
\item Análise dos dados levantados, geração de resultados e gráficos de
interesse, discussão sobre os resultados, apresentação de conclusões
e encaminhamento de possíveis trabalhos futuros.
\end{itemize}

\section{\label{sec:Results-and-Analysis}Results and Analysis}

{[}Presents the results and its analysis.{]}


\section{\label{sec:Conclusion-and-Future}Conclusion and Future Work}

{[}Present the learned lessons, conclusions and possibilities of enhancement
and future works.{]}

\bibliographystyle{plain}
\bibliography{references}

\end{document}
