TimeQuest Timing Analyzer report for Doan
Sat Dec 07 15:54:18 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Setup: 'Control_Unit:CU|c_state.state0'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'Control_Unit:CU|c_state.state0'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'Control_Unit:CU|c_state.state0'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'CLK'
 29. Fast Model Setup: 'Control_Unit:CU|c_state.state0'
 30. Fast Model Hold: 'CLK'
 31. Fast Model Hold: 'Control_Unit:CU|c_state.state0'
 32. Fast Model Minimum Pulse Width: 'CLK'
 33. Fast Model Minimum Pulse Width: 'Control_Unit:CU|c_state.state0'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Doan                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; CLK                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                            ;
; Control_Unit:CU|c_state.state0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Control_Unit:CU|c_state.state0 } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 79.76 MHz ; 79.76 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+--------------------------------+---------+---------------+
; Clock                          ; Slack   ; End Point TNS ;
+--------------------------------+---------+---------------+
; CLK                            ; -13.278 ; -920.324      ;
; Control_Unit:CU|c_state.state0 ; -1.874  ; -11.626       ;
+--------------------------------+---------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -2.526 ; -60.106       ;
; Control_Unit:CU|c_state.state0 ; 0.784  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -1.380 ; -87.380       ;
; Control_Unit:CU|c_state.state0 ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                 ;
+---------+-----------------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                                     ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -13.278 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~44    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.098     ; 12.716     ;
; -13.150 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~46    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.098     ; 12.588     ;
; -13.071 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~60    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.098     ; 12.509     ;
; -13.037 ; Control_Unit:CU|RAA[1]                  ; Control_Unit:CU|c_state.state3              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.095     ; 12.478     ;
; -13.032 ; Control_Unit:CU|RAA[1]                  ; Control_Unit:CU|c_state.state5              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.095     ; 12.473     ;
; -13.023 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~44    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.097     ; 12.462     ;
; -12.966 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~13    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.100     ; 12.402     ;
; -12.966 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~45    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.100     ; 12.402     ;
; -12.912 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~62    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.098     ; 12.350     ;
; -12.895 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~46    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.097     ; 12.334     ;
; -12.885 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~61    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.096     ; 12.325     ;
; -12.870 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~12    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.098     ; 12.308     ;
; -12.868 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~28    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.098     ; 12.306     ;
; -12.816 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~60    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.097     ; 12.255     ;
; -12.782 ; Control_Unit:CU|RAA[0]                  ; Control_Unit:CU|c_state.state3              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.094     ; 12.224     ;
; -12.777 ; Control_Unit:CU|RAA[0]                  ; Control_Unit:CU|c_state.state5              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.094     ; 12.219     ;
; -12.727 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~30    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.098     ; 12.165     ;
; -12.724 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~14    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.098     ; 12.162     ;
; -12.711 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~13    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.099     ; 12.148     ;
; -12.711 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~45    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.099     ; 12.148     ;
; -12.657 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~62    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.097     ; 12.096     ;
; -12.641 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~44    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.076     ; 12.101     ;
; -12.630 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~61    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.095     ; 12.071     ;
; -12.615 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~12    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.097     ; 12.054     ;
; -12.613 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~28    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.097     ; 12.052     ;
; -12.591 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~42    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.103     ; 12.024     ;
; -12.547 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~9     ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.091     ; 11.992     ;
; -12.546 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~57    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.091     ; 11.991     ;
; -12.543 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~41    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.091     ; 11.988     ;
; -12.541 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~25    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.091     ; 11.986     ;
; -12.539 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~26    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.091     ; 11.984     ;
; -12.534 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~15    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.098     ; 11.972     ;
; -12.534 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~47    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.098     ; 11.972     ;
; -12.521 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~58    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.096     ; 11.961     ;
; -12.519 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~10    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.096     ; 11.959     ;
; -12.506 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~46    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.076     ; 11.966     ;
; -12.472 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~30    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.097     ; 11.911     ;
; -12.469 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~14    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.097     ; 11.908     ;
; -12.434 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~60    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.076     ; 11.894     ;
; -12.393 ; Control_Unit:CU|RAB[1]                  ; Control_Unit:CU|c_state.state3              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.073     ; 11.856     ;
; -12.388 ; Control_Unit:CU|RAB[1]                  ; Control_Unit:CU|c_state.state5              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.073     ; 11.851     ;
; -12.336 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~42    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.102     ; 11.770     ;
; -12.322 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~13    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.078     ; 11.780     ;
; -12.322 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~45    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.078     ; 11.780     ;
; -12.294 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~31    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.098     ; 11.732     ;
; -12.292 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~9     ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.090     ; 11.738     ;
; -12.291 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~57    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.090     ; 11.737     ;
; -12.288 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~41    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.090     ; 11.734     ;
; -12.286 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~25    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.090     ; 11.732     ;
; -12.284 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~26    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.090     ; 11.730     ;
; -12.279 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~15    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.097     ; 11.718     ;
; -12.279 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~47    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.097     ; 11.718     ;
; -12.268 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~62    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.076     ; 11.728     ;
; -12.266 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~58    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.095     ; 11.707     ;
; -12.264 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~10    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.095     ; 11.705     ;
; -12.241 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~61    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.074     ; 11.703     ;
; -12.233 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~12    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.076     ; 11.693     ;
; -12.231 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~28    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.076     ; 11.691     ;
; -12.189 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~11    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.094     ; 11.631     ;
; -12.180 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~27    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.092     ; 11.624     ;
; -12.180 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~43    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.092     ; 11.624     ;
; -12.083 ; Control_Unit:CU|Cin                     ; Data_Path:DP|RegisterFile:Reg|regfile~44    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.075     ; 11.544     ;
; -12.083 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~30    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.076     ; 11.543     ;
; -12.080 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~14    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.076     ; 11.540     ;
; -12.039 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~31    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.097     ; 11.478     ;
; -11.979 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~24    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.091     ; 11.424     ;
; -11.960 ; Control_Unit:CU|Cin                     ; Data_Path:DP|RegisterFile:Reg|regfile~46    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.075     ; 11.421     ;
; -11.947 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~42    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.081     ; 11.402     ;
; -11.934 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~11    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.093     ; 11.377     ;
; -11.925 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~27    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.091     ; 11.370     ;
; -11.925 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~43    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.091     ; 11.370     ;
; -11.923 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~29    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.097     ; 11.362     ;
; -11.903 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~9     ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.069     ; 11.370     ;
; -11.902 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~57    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.069     ; 11.369     ;
; -11.899 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~41    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.069     ; 11.366     ;
; -11.897 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~25    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.069     ; 11.364     ;
; -11.895 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~26    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.069     ; 11.362     ;
; -11.890 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~15    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.076     ; 11.350     ;
; -11.890 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~47    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.076     ; 11.350     ;
; -11.877 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~58    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.074     ; 11.339     ;
; -11.876 ; Control_Unit:CU|Cin                     ; Data_Path:DP|RegisterFile:Reg|regfile~60    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.075     ; 11.337     ;
; -11.875 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~10    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.074     ; 11.337     ;
; -11.847 ; Control_Unit:CU|Cin                     ; Control_Unit:CU|c_state.state3              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.072     ; 11.311     ;
; -11.846 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~56    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.092     ; 11.290     ;
; -11.842 ; Control_Unit:CU|Cin                     ; Control_Unit:CU|c_state.state5              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.072     ; 11.306     ;
; -11.776 ; Control_Unit:CU|Cin                     ; Data_Path:DP|RegisterFile:Reg|regfile~13    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.077     ; 11.235     ;
; -11.776 ; Control_Unit:CU|Cin                     ; Data_Path:DP|RegisterFile:Reg|regfile~45    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.077     ; 11.235     ;
; -11.724 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~24    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.090     ; 11.170     ;
; -11.722 ; Control_Unit:CU|Cin                     ; Data_Path:DP|RegisterFile:Reg|regfile~62    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.075     ; 11.183     ;
; -11.695 ; Control_Unit:CU|Cin                     ; Data_Path:DP|RegisterFile:Reg|regfile~61    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.073     ; 11.158     ;
; -11.675 ; Control_Unit:CU|Cin                     ; Data_Path:DP|RegisterFile:Reg|regfile~12    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.075     ; 11.136     ;
; -11.673 ; Control_Unit:CU|Cin                     ; Data_Path:DP|RegisterFile:Reg|regfile~28    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.075     ; 11.134     ;
; -11.668 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~29    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.096     ; 11.108     ;
; -11.650 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~31    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.076     ; 11.110     ;
; -11.614 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~8     ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.091     ; 11.059     ;
; -11.591 ; Control_Unit:CU|RAA[0]                  ; Data_Path:DP|RegisterFile:Reg|regfile~56    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.091     ; 11.036     ;
; -11.577 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|Register4Bit:Reg1|data_out[14] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.099     ; 11.014     ;
; -11.558 ; Control_Unit:CU|RAA[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~63    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.098     ; 10.996     ;
; -11.545 ; Control_Unit:CU|RAB[1]                  ; Data_Path:DP|RegisterFile:Reg|regfile~11    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -1.072     ; 11.009     ;
; -11.538 ; Data_Path:DP|RegisterFile:Reg|regfile~0 ; Data_Path:DP|RegisterFile:Reg|regfile~44    ; CLK                            ; CLK         ; 1.000        ; 0.006      ; 12.580     ;
+---------+-----------------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Control_Unit:CU|c_state.state0'                                                                                                           ;
+--------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; -1.874 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|WA[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.425      ; 1.400      ;
; -1.636 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|S_ALU1[1] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 1.074      ; 1.939      ;
; -1.606 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|WA[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.949      ; 1.316      ;
; -1.500 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|WA[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 1.255      ; 1.856      ;
; -1.415 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|S_ALU1[1] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 1.074      ; 1.718      ;
; -1.366 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 1.094      ; 2.066      ;
; -1.322 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 1.094      ; 2.022      ;
; -1.285 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|RAB[1]    ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 1.073      ; 2.017      ;
; -1.230 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|WA[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 1.255      ; 1.586      ;
; -1.080 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|S_ALU1[2] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 1.071      ; 1.972      ;
; -1.066 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|S_ALU1[0] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 1.219      ; 1.825      ;
; -1.054 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|Cin       ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 1.072      ; 1.944      ;
; -0.899 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 1.094      ; 1.599      ;
; -0.823 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|S_ALU1[0] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 1.219      ; 1.582      ;
; -0.659 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|RAA[1]    ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 1.095      ; 1.379      ;
+--------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                     ;
+--------+--------------------------------+------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                  ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.526 ; Control_Unit:CU|c_state.state0 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.667      ; 0.657      ;
; -2.351 ; Control_Unit:CU|c_state.state0 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.667      ; 0.832      ;
; -2.026 ; Control_Unit:CU|c_state.state0 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.667      ; 0.657      ;
; -1.851 ; Control_Unit:CU|c_state.state0 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.667      ; 0.832      ;
; -1.543 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.667      ; 1.640      ;
; -1.320 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~54 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.666      ; 1.862      ;
; -1.126 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.673      ; 2.063      ;
; -1.126 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.673      ; 2.063      ;
; -1.126 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.673      ; 2.063      ;
; -1.126 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~3  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.673      ; 2.063      ;
; -1.126 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.673      ; 2.063      ;
; -1.126 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.673      ; 2.063      ;
; -1.058 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~40 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.680      ; 2.138      ;
; -1.054 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~38 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.673      ; 2.135      ;
; -1.054 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~37 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.673      ; 2.135      ;
; -1.054 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~36 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.673      ; 2.135      ;
; -1.054 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~34 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.673      ; 2.135      ;
; -1.054 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~39 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.673      ; 2.135      ;
; -1.051 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~12 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.677      ; 2.142      ;
; -1.051 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~14 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.677      ; 2.142      ;
; -1.047 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.671      ; 2.140      ;
; -1.043 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.667      ; 1.640      ;
; -1.040 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.679      ; 2.155      ;
; -1.032 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~49 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.672      ; 2.156      ;
; -1.032 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~51 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.672      ; 2.156      ;
; -1.032 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~48 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.672      ; 2.156      ;
; -1.019 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~43 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.683      ; 2.180      ;
; -1.004 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~31 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.677      ; 2.189      ;
; -1.004 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.677      ; 2.189      ;
; -1.004 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~28 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.677      ; 2.189      ;
; -0.993 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~27 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.683      ; 2.206      ;
; -0.850 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~7  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.680      ; 2.346      ;
; -0.830 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~52 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.672      ; 2.358      ;
; -0.821 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~62 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.677      ; 2.372      ;
; -0.821 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~63 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.677      ; 2.372      ;
; -0.821 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~60 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.677      ; 2.372      ;
; -0.820 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~54 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.666      ; 1.862      ;
; -0.819 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~15 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.677      ; 2.374      ;
; -0.818 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~55 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.680      ; 2.378      ;
; -0.815 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~8  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.684      ; 2.385      ;
; -0.812 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~50 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.671      ; 2.375      ;
; -0.812 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~53 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.671      ; 2.375      ;
; -0.804 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.684      ; 2.396      ;
; -0.793 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~21 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.672      ; 2.395      ;
; -0.793 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~20 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.672      ; 2.395      ;
; -0.793 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.672      ; 2.395      ;
; -0.793 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.672      ; 2.395      ;
; -0.793 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.672      ; 2.395      ;
; -0.793 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.672      ; 2.395      ;
; -0.791 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~47 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.677      ; 2.402      ;
; -0.791 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~46 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.677      ; 2.402      ;
; -0.791 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~44 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.677      ; 2.402      ;
; -0.786 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~41 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.684      ; 2.414      ;
; -0.775 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~45 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.675      ; 2.416      ;
; -0.773 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.684      ; 2.427      ;
; -0.767 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.675      ; 2.424      ;
; -0.755 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.678      ; 2.439      ;
; -0.752 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.684      ; 2.448      ;
; -0.752 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.684      ; 2.448      ;
; -0.626 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.673      ; 2.063      ;
; -0.626 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.673      ; 2.063      ;
; -0.626 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.673      ; 2.063      ;
; -0.626 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~3  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.673      ; 2.063      ;
; -0.626 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.673      ; 2.063      ;
; -0.626 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.673      ; 2.063      ;
; -0.575 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~58 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.679      ; 2.620      ;
; -0.575 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~61 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.679      ; 2.620      ;
; -0.571 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~11 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.681      ; 2.626      ;
; -0.558 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~40 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.680      ; 2.138      ;
; -0.554 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~38 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.673      ; 2.135      ;
; -0.554 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~37 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.673      ; 2.135      ;
; -0.554 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~36 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.673      ; 2.135      ;
; -0.554 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~34 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.673      ; 2.135      ;
; -0.554 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~39 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.673      ; 2.135      ;
; -0.551 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~12 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.677      ; 2.142      ;
; -0.551 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~14 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.677      ; 2.142      ;
; -0.547 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.671      ; 2.140      ;
; -0.544 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~57 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.684      ; 2.656      ;
; -0.540 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.679      ; 2.155      ;
; -0.532 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~49 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.672      ; 2.156      ;
; -0.532 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~51 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.672      ; 2.156      ;
; -0.532 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~48 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.672      ; 2.156      ;
; -0.526 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~59 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.682      ; 2.672      ;
; -0.519 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~43 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.683      ; 2.180      ;
; -0.504 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~31 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.677      ; 2.189      ;
; -0.504 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.677      ; 2.189      ;
; -0.504 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~28 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.677      ; 2.189      ;
; -0.501 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.671      ; 2.686      ;
; -0.493 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~27 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.683      ; 2.206      ;
; -0.462 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~35 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.672      ; 2.726      ;
; -0.462 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~33 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.672      ; 2.726      ;
; -0.462 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~32 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.672      ; 2.726      ;
; -0.462 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~42 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.672      ; 2.726      ;
; -0.350 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~7  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.680      ; 2.346      ;
; -0.330 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~52 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.672      ; 2.358      ;
; -0.321 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~62 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.677      ; 2.372      ;
; -0.321 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~63 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.677      ; 2.372      ;
; -0.321 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~60 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.677      ; 2.372      ;
; -0.319 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~56 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.683      ; 2.880      ;
; -0.319 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~15 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.677      ; 2.374      ;
+--------+--------------------------------+------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Control_Unit:CU|c_state.state0'                                                                                                           ;
+-------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; 0.784 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|RAA[1]    ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 1.095      ; 1.379      ;
; 0.831 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|WA[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 1.255      ; 1.586      ;
; 0.863 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|S_ALU1[0] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 1.219      ; 1.582      ;
; 0.867 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|WA[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.949      ; 1.316      ;
; 1.005 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 1.094      ; 1.599      ;
; 1.101 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|WA[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 1.255      ; 1.856      ;
; 1.106 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|S_ALU1[0] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 1.219      ; 1.825      ;
; 1.144 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|S_ALU1[1] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 1.074      ; 1.718      ;
; 1.365 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|S_ALU1[1] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 1.074      ; 1.939      ;
; 1.372 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|Cin       ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 1.072      ; 1.944      ;
; 1.401 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|S_ALU1[2] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 1.071      ; 1.972      ;
; 1.428 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 1.094      ; 2.022      ;
; 1.444 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|RAB[1]    ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 1.073      ; 2.017      ;
; 1.472 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 1.094      ; 2.066      ;
; 1.475 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|WA[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.425      ; 1.400      ;
+-------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state3              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state3              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state4              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state4              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state5              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state5              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~1     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~1     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~10    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~10    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~11    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~11    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~12    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~12    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~13    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~13    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~14    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~14    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~15    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~15    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~16    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~16    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~17    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~17    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~18    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~18    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~19    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~19    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~2     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~2     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~20    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~20    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~21    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~21    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~22    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~22    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~23    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~23    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~24    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~24    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~25    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~25    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~26    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~26    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~27    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~27    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~28    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~28    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~29    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~29    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~3     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~3     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~30    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~30    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~31    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~31    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~32    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~32    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~33    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Control_Unit:CU|c_state.state0'                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|Cin|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|Cin|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA[0]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA[0]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA[1]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA[1]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|RAA~0|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|RAA~0|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB[1]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB[1]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[1]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[1]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[2]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[2]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[1]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[1]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|Cin                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|Cin                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAB[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAB[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[0]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[0]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[1]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[1]              ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DataIn[*]   ; CLK        ; 6.893 ; 6.893 ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; 2.888 ; 2.888 ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; 2.992 ; 2.992 ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; 6.662 ; 6.662 ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; 6.893 ; 6.893 ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; 5.643 ; 5.643 ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; 5.445 ; 5.445 ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; 6.033 ; 6.033 ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; 6.181 ; 6.181 ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; 5.794 ; 5.794 ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; 5.877 ; 5.877 ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; 5.787 ; 5.787 ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; 5.121 ; 5.121 ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; 5.308 ; 5.308 ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; 5.756 ; 5.756 ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; 5.238 ; 5.238 ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; 6.191 ; 6.191 ; Rise       ; CLK             ;
; Start       ; CLK        ; 4.278 ; 4.278 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DataIn[*]   ; CLK        ; -0.336 ; -0.336 ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; -0.336 ; -0.336 ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; -0.453 ; -0.453 ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; -3.846 ; -3.846 ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; -4.538 ; -4.538 ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; -3.515 ; -3.515 ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; -4.042 ; -4.042 ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; -4.493 ; -4.493 ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; -4.330 ; -4.330 ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; -4.503 ; -4.503 ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; -4.506 ; -4.506 ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; -5.116 ; -5.116 ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; -3.466 ; -3.466 ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; -3.678 ; -3.678 ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; -4.140 ; -4.140 ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; -3.649 ; -3.649 ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; -3.981 ; -3.981 ; Rise       ; CLK             ;
; Start       ; CLK        ; -3.742 ; -3.742 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+---------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port     ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+---------------+--------------------------------+--------+--------+------------+--------------------------------+
; Datapath[*]   ; CLK                            ; 18.117 ; 18.117 ; Rise       ; CLK                            ;
;  Datapath[0]  ; CLK                            ; 15.658 ; 15.658 ; Rise       ; CLK                            ;
;  Datapath[1]  ; CLK                            ; 15.765 ; 15.765 ; Rise       ; CLK                            ;
;  Datapath[2]  ; CLK                            ; 15.521 ; 15.521 ; Rise       ; CLK                            ;
;  Datapath[3]  ; CLK                            ; 16.066 ; 16.066 ; Rise       ; CLK                            ;
;  Datapath[4]  ; CLK                            ; 16.262 ; 16.262 ; Rise       ; CLK                            ;
;  Datapath[5]  ; CLK                            ; 16.096 ; 16.096 ; Rise       ; CLK                            ;
;  Datapath[6]  ; CLK                            ; 15.089 ; 15.089 ; Rise       ; CLK                            ;
;  Datapath[7]  ; CLK                            ; 15.375 ; 15.375 ; Rise       ; CLK                            ;
;  Datapath[8]  ; CLK                            ; 16.739 ; 16.739 ; Rise       ; CLK                            ;
;  Datapath[9]  ; CLK                            ; 18.014 ; 18.014 ; Rise       ; CLK                            ;
;  Datapath[10] ; CLK                            ; 17.095 ; 17.095 ; Rise       ; CLK                            ;
;  Datapath[11] ; CLK                            ; 16.495 ; 16.495 ; Rise       ; CLK                            ;
;  Datapath[12] ; CLK                            ; 18.117 ; 18.117 ; Rise       ; CLK                            ;
;  Datapath[13] ; CLK                            ; 17.498 ; 17.498 ; Rise       ; CLK                            ;
;  Datapath[14] ; CLK                            ; 17.991 ; 17.991 ; Rise       ; CLK                            ;
;  Datapath[15] ; CLK                            ; 17.117 ; 17.117 ; Rise       ; CLK                            ;
; Done          ; CLK                            ; 7.231  ; 7.231  ; Rise       ; CLK                            ;
; Out[*]        ; CLK                            ; 7.374  ; 7.374  ; Rise       ; CLK                            ;
;  Out[0]       ; CLK                            ; 7.145  ; 7.145  ; Rise       ; CLK                            ;
;  Out[1]       ; CLK                            ; 6.854  ; 6.854  ; Rise       ; CLK                            ;
;  Out[2]       ; CLK                            ; 6.835  ; 6.835  ; Rise       ; CLK                            ;
;  Out[3]       ; CLK                            ; 6.827  ; 6.827  ; Rise       ; CLK                            ;
;  Out[4]       ; CLK                            ; 7.114  ; 7.114  ; Rise       ; CLK                            ;
;  Out[5]       ; CLK                            ; 6.672  ; 6.672  ; Rise       ; CLK                            ;
;  Out[6]       ; CLK                            ; 6.961  ; 6.961  ; Rise       ; CLK                            ;
;  Out[7]       ; CLK                            ; 6.883  ; 6.883  ; Rise       ; CLK                            ;
;  Out[8]       ; CLK                            ; 7.091  ; 7.091  ; Rise       ; CLK                            ;
;  Out[9]       ; CLK                            ; 6.870  ; 6.870  ; Rise       ; CLK                            ;
;  Out[10]      ; CLK                            ; 7.374  ; 7.374  ; Rise       ; CLK                            ;
;  Out[11]      ; CLK                            ; 7.054  ; 7.054  ; Rise       ; CLK                            ;
;  Out[12]      ; CLK                            ; 6.363  ; 6.363  ; Rise       ; CLK                            ;
;  Out[13]      ; CLK                            ; 7.371  ; 7.371  ; Rise       ; CLK                            ;
;  Out[14]      ; CLK                            ; 6.666  ; 6.666  ; Rise       ; CLK                            ;
;  Out[15]      ; CLK                            ; 6.884  ; 6.884  ; Rise       ; CLK                            ;
; Datapath[*]   ; Control_Unit:CU|c_state.state0 ; 19.357 ; 19.357 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[0]  ; Control_Unit:CU|c_state.state0 ; 16.898 ; 16.898 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[1]  ; Control_Unit:CU|c_state.state0 ; 17.005 ; 17.005 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[2]  ; Control_Unit:CU|c_state.state0 ; 16.761 ; 16.761 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[3]  ; Control_Unit:CU|c_state.state0 ; 17.306 ; 17.306 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[4]  ; Control_Unit:CU|c_state.state0 ; 17.502 ; 17.502 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[5]  ; Control_Unit:CU|c_state.state0 ; 17.336 ; 17.336 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[6]  ; Control_Unit:CU|c_state.state0 ; 16.329 ; 16.329 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[7]  ; Control_Unit:CU|c_state.state0 ; 16.615 ; 16.615 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[8]  ; Control_Unit:CU|c_state.state0 ; 17.979 ; 17.979 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[9]  ; Control_Unit:CU|c_state.state0 ; 19.254 ; 19.254 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[10] ; Control_Unit:CU|c_state.state0 ; 18.335 ; 18.335 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[11] ; Control_Unit:CU|c_state.state0 ; 17.735 ; 17.735 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[12] ; Control_Unit:CU|c_state.state0 ; 19.357 ; 19.357 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[13] ; Control_Unit:CU|c_state.state0 ; 18.738 ; 18.738 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[14] ; Control_Unit:CU|c_state.state0 ; 19.231 ; 19.231 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[15] ; Control_Unit:CU|c_state.state0 ; 18.357 ; 18.357 ; Fall       ; Control_Unit:CU|c_state.state0 ;
+---------------+--------------------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+---------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port     ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+---------------+--------------------------------+--------+--------+------------+--------------------------------+
; Datapath[*]   ; CLK                            ; 8.129  ; 8.129  ; Rise       ; CLK                            ;
;  Datapath[0]  ; CLK                            ; 9.772  ; 9.772  ; Rise       ; CLK                            ;
;  Datapath[1]  ; CLK                            ; 9.455  ; 9.455  ; Rise       ; CLK                            ;
;  Datapath[2]  ; CLK                            ; 9.742  ; 9.742  ; Rise       ; CLK                            ;
;  Datapath[3]  ; CLK                            ; 9.477  ; 9.477  ; Rise       ; CLK                            ;
;  Datapath[4]  ; CLK                            ; 10.298 ; 10.298 ; Rise       ; CLK                            ;
;  Datapath[5]  ; CLK                            ; 9.890  ; 9.890  ; Rise       ; CLK                            ;
;  Datapath[6]  ; CLK                            ; 8.621  ; 8.621  ; Rise       ; CLK                            ;
;  Datapath[7]  ; CLK                            ; 8.679  ; 8.679  ; Rise       ; CLK                            ;
;  Datapath[8]  ; CLK                            ; 9.197  ; 9.197  ; Rise       ; CLK                            ;
;  Datapath[9]  ; CLK                            ; 9.440  ; 9.440  ; Rise       ; CLK                            ;
;  Datapath[10] ; CLK                            ; 8.829  ; 8.829  ; Rise       ; CLK                            ;
;  Datapath[11] ; CLK                            ; 8.129  ; 8.129  ; Rise       ; CLK                            ;
;  Datapath[12] ; CLK                            ; 8.970  ; 8.970  ; Rise       ; CLK                            ;
;  Datapath[13] ; CLK                            ; 8.407  ; 8.407  ; Rise       ; CLK                            ;
;  Datapath[14] ; CLK                            ; 8.978  ; 8.978  ; Rise       ; CLK                            ;
;  Datapath[15] ; CLK                            ; 8.754  ; 8.754  ; Rise       ; CLK                            ;
; Done          ; CLK                            ; 7.231  ; 7.231  ; Rise       ; CLK                            ;
; Out[*]        ; CLK                            ; 6.363  ; 6.363  ; Rise       ; CLK                            ;
;  Out[0]       ; CLK                            ; 7.145  ; 7.145  ; Rise       ; CLK                            ;
;  Out[1]       ; CLK                            ; 6.854  ; 6.854  ; Rise       ; CLK                            ;
;  Out[2]       ; CLK                            ; 6.835  ; 6.835  ; Rise       ; CLK                            ;
;  Out[3]       ; CLK                            ; 6.827  ; 6.827  ; Rise       ; CLK                            ;
;  Out[4]       ; CLK                            ; 7.114  ; 7.114  ; Rise       ; CLK                            ;
;  Out[5]       ; CLK                            ; 6.672  ; 6.672  ; Rise       ; CLK                            ;
;  Out[6]       ; CLK                            ; 6.961  ; 6.961  ; Rise       ; CLK                            ;
;  Out[7]       ; CLK                            ; 6.883  ; 6.883  ; Rise       ; CLK                            ;
;  Out[8]       ; CLK                            ; 7.091  ; 7.091  ; Rise       ; CLK                            ;
;  Out[9]       ; CLK                            ; 6.870  ; 6.870  ; Rise       ; CLK                            ;
;  Out[10]      ; CLK                            ; 7.374  ; 7.374  ; Rise       ; CLK                            ;
;  Out[11]      ; CLK                            ; 7.054  ; 7.054  ; Rise       ; CLK                            ;
;  Out[12]      ; CLK                            ; 6.363  ; 6.363  ; Rise       ; CLK                            ;
;  Out[13]      ; CLK                            ; 7.371  ; 7.371  ; Rise       ; CLK                            ;
;  Out[14]      ; CLK                            ; 6.666  ; 6.666  ; Rise       ; CLK                            ;
;  Out[15]      ; CLK                            ; 6.884  ; 6.884  ; Rise       ; CLK                            ;
; Datapath[*]   ; Control_Unit:CU|c_state.state0 ; 9.312  ; 9.312  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[0]  ; Control_Unit:CU|c_state.state0 ; 10.535 ; 10.535 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[1]  ; Control_Unit:CU|c_state.state0 ; 11.638 ; 11.638 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[2]  ; Control_Unit:CU|c_state.state0 ; 11.355 ; 11.355 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[3]  ; Control_Unit:CU|c_state.state0 ; 11.239 ; 11.239 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[4]  ; Control_Unit:CU|c_state.state0 ; 12.189 ; 12.189 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[5]  ; Control_Unit:CU|c_state.state0 ; 11.261 ; 11.261 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[6]  ; Control_Unit:CU|c_state.state0 ; 9.957  ; 9.957  ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[7]  ; Control_Unit:CU|c_state.state0 ; 10.085 ; 10.085 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[8]  ; Control_Unit:CU|c_state.state0 ; 11.151 ; 11.151 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[9]  ; Control_Unit:CU|c_state.state0 ; 11.447 ; 11.447 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[10] ; Control_Unit:CU|c_state.state0 ; 10.563 ; 10.563 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[11] ; Control_Unit:CU|c_state.state0 ; 10.161 ; 10.161 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[12] ; Control_Unit:CU|c_state.state0 ; 11.353 ; 11.353 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[13] ; Control_Unit:CU|c_state.state0 ; 10.325 ; 10.325 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[14] ; Control_Unit:CU|c_state.state0 ; 11.096 ; 11.096 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[15] ; Control_Unit:CU|c_state.state0 ; 9.312  ; 9.312  ; Fall       ; Control_Unit:CU|c_state.state0 ;
+---------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; DataIn[0]  ; Datapath[0]  ; 7.235  ;    ;    ; 7.235  ;
; DataIn[1]  ; Datapath[1]  ; 6.889  ;    ;    ; 6.889  ;
; DataIn[2]  ; Datapath[2]  ; 10.885 ;    ;    ; 10.885 ;
; DataIn[3]  ; Datapath[3]  ; 10.991 ;    ;    ; 10.991 ;
; DataIn[4]  ; Datapath[4]  ; 10.985 ;    ;    ; 10.985 ;
; DataIn[5]  ; Datapath[5]  ; 10.617 ;    ;    ; 10.617 ;
; DataIn[6]  ; Datapath[6]  ; 10.554 ;    ;    ; 10.554 ;
; DataIn[7]  ; Datapath[7]  ; 10.208 ;    ;    ; 10.208 ;
; DataIn[8]  ; Datapath[8]  ; 10.939 ;    ;    ; 10.939 ;
; DataIn[9]  ; Datapath[9]  ; 10.949 ;    ;    ; 10.949 ;
; DataIn[10] ; Datapath[10] ; 10.662 ;    ;    ; 10.662 ;
; DataIn[11] ; Datapath[11] ; 9.720  ;    ;    ; 9.720  ;
; DataIn[12] ; Datapath[12] ; 9.897  ;    ;    ; 9.897  ;
; DataIn[13] ; Datapath[13] ; 10.685 ;    ;    ; 10.685 ;
; DataIn[14] ; Datapath[14] ; 9.886  ;    ;    ; 9.886  ;
; DataIn[15] ; Datapath[15] ; 10.510 ;    ;    ; 10.510 ;
+------------+--------------+--------+----+----+--------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; DataIn[0]  ; Datapath[0]  ; 7.235  ;    ;    ; 7.235  ;
; DataIn[1]  ; Datapath[1]  ; 6.889  ;    ;    ; 6.889  ;
; DataIn[2]  ; Datapath[2]  ; 10.885 ;    ;    ; 10.885 ;
; DataIn[3]  ; Datapath[3]  ; 10.991 ;    ;    ; 10.991 ;
; DataIn[4]  ; Datapath[4]  ; 10.985 ;    ;    ; 10.985 ;
; DataIn[5]  ; Datapath[5]  ; 10.617 ;    ;    ; 10.617 ;
; DataIn[6]  ; Datapath[6]  ; 10.554 ;    ;    ; 10.554 ;
; DataIn[7]  ; Datapath[7]  ; 10.208 ;    ;    ; 10.208 ;
; DataIn[8]  ; Datapath[8]  ; 10.939 ;    ;    ; 10.939 ;
; DataIn[9]  ; Datapath[9]  ; 10.949 ;    ;    ; 10.949 ;
; DataIn[10] ; Datapath[10] ; 10.662 ;    ;    ; 10.662 ;
; DataIn[11] ; Datapath[11] ; 9.720  ;    ;    ; 9.720  ;
; DataIn[12] ; Datapath[12] ; 9.897  ;    ;    ; 9.897  ;
; DataIn[13] ; Datapath[13] ; 10.685 ;    ;    ; 10.685 ;
; DataIn[14] ; Datapath[14] ; 9.886  ;    ;    ; 9.886  ;
; DataIn[15] ; Datapath[15] ; 10.510 ;    ;    ; 10.510 ;
+------------+--------------+--------+----+----+--------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -5.260 ; -353.070      ;
; Control_Unit:CU|c_state.state0 ; -0.596 ; -3.846        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -1.570 ; -52.933       ;
; Control_Unit:CU|c_state.state0 ; 0.794  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -1.380 ; -87.380       ;
; Control_Unit:CU|c_state.state0 ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                               ;
+--------+------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                     ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -5.260 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~44    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.362     ; 5.430      ;
; -5.189 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~46    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.362     ; 5.359      ;
; -5.170 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~60    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.362     ; 5.340      ;
; -5.148 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~44    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.361     ; 5.319      ;
; -5.132 ; Control_Unit:CU|RAA[1] ; Control_Unit:CU|c_state.state3              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.360     ; 5.304      ;
; -5.127 ; Control_Unit:CU|RAA[1] ; Control_Unit:CU|c_state.state5              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.360     ; 5.299      ;
; -5.118 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~13    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.365     ; 5.285      ;
; -5.117 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~45    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.365     ; 5.284      ;
; -5.082 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~12    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.363     ; 5.251      ;
; -5.081 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~62    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.362     ; 5.251      ;
; -5.080 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~28    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.363     ; 5.249      ;
; -5.077 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~46    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.361     ; 5.248      ;
; -5.073 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~61    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.361     ; 5.244      ;
; -5.058 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~60    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.361     ; 5.229      ;
; -5.020 ; Control_Unit:CU|RAA[0] ; Control_Unit:CU|c_state.state3              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.359     ; 5.193      ;
; -5.015 ; Control_Unit:CU|RAA[0] ; Control_Unit:CU|c_state.state5              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.359     ; 5.188      ;
; -5.014 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~44    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.348     ; 5.198      ;
; -5.006 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~13    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.364     ; 5.174      ;
; -5.005 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~45    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.364     ; 5.173      ;
; -5.002 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~30    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.363     ; 5.171      ;
; -4.997 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~14    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.363     ; 5.166      ;
; -4.984 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~42    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.367     ; 5.149      ;
; -4.970 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~12    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.362     ; 5.140      ;
; -4.969 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~62    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.361     ; 5.140      ;
; -4.968 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~28    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.362     ; 5.138      ;
; -4.961 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~61    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.360     ; 5.133      ;
; -4.950 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~26    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.357     ; 5.125      ;
; -4.948 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~41    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.356     ; 5.124      ;
; -4.946 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~25    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.356     ; 5.122      ;
; -4.943 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~46    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.348     ; 5.127      ;
; -4.942 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~58    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.361     ; 5.113      ;
; -4.942 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~10    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.361     ; 5.113      ;
; -4.932 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~9     ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.356     ; 5.108      ;
; -4.932 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~57    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.356     ; 5.108      ;
; -4.924 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~60    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.348     ; 5.108      ;
; -4.912 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~47    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.362     ; 5.082      ;
; -4.911 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~15    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.362     ; 5.081      ;
; -4.890 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~30    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.362     ; 5.060      ;
; -4.886 ; Control_Unit:CU|RAB[1] ; Control_Unit:CU|c_state.state3              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.346     ; 5.072      ;
; -4.885 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~14    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.362     ; 5.055      ;
; -4.881 ; Control_Unit:CU|RAB[1] ; Control_Unit:CU|c_state.state5              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.346     ; 5.067      ;
; -4.872 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~13    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.351     ; 5.053      ;
; -4.872 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~42    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.366     ; 5.038      ;
; -4.871 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~45    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.351     ; 5.052      ;
; -4.838 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~26    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.356     ; 5.014      ;
; -4.836 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~12    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.349     ; 5.019      ;
; -4.836 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~41    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.355     ; 5.013      ;
; -4.835 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~62    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.348     ; 5.019      ;
; -4.834 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~28    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.349     ; 5.017      ;
; -4.834 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~25    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.355     ; 5.011      ;
; -4.830 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~58    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.360     ; 5.002      ;
; -4.830 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~10    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.360     ; 5.002      ;
; -4.827 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~61    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.347     ; 5.012      ;
; -4.820 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~9     ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.355     ; 4.997      ;
; -4.820 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~57    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.355     ; 4.997      ;
; -4.805 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~31    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.363     ; 4.974      ;
; -4.800 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~47    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.361     ; 4.971      ;
; -4.799 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~15    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.361     ; 4.970      ;
; -4.775 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~11    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.359     ; 4.948      ;
; -4.773 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~27    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.358     ; 4.947      ;
; -4.773 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~43    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.358     ; 4.947      ;
; -4.756 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~30    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.349     ; 4.939      ;
; -4.751 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~14    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.349     ; 4.934      ;
; -4.739 ; Control_Unit:CU|Cin    ; Data_Path:DP|RegisterFile:Reg|regfile~44    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.347     ; 4.924      ;
; -4.738 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~42    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.353     ; 4.917      ;
; -4.727 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~24    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.357     ; 4.902      ;
; -4.704 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~26    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.343     ; 4.893      ;
; -4.702 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~41    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.342     ; 4.892      ;
; -4.700 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~25    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.342     ; 4.890      ;
; -4.696 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~58    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.347     ; 4.881      ;
; -4.696 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~10    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.347     ; 4.881      ;
; -4.693 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~31    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.362     ; 4.863      ;
; -4.686 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~9     ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.342     ; 4.876      ;
; -4.686 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~57    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.342     ; 4.876      ;
; -4.668 ; Control_Unit:CU|Cin    ; Data_Path:DP|RegisterFile:Reg|regfile~46    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.347     ; 4.853      ;
; -4.666 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~47    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.348     ; 4.850      ;
; -4.665 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~15    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.348     ; 4.849      ;
; -4.663 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~11    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.358     ; 4.837      ;
; -4.661 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~27    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.357     ; 4.836      ;
; -4.661 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~43    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.357     ; 4.836      ;
; -4.650 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~56    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.358     ; 4.824      ;
; -4.649 ; Control_Unit:CU|Cin    ; Data_Path:DP|RegisterFile:Reg|regfile~60    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.347     ; 4.834      ;
; -4.634 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~29    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.362     ; 4.804      ;
; -4.615 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~24    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.356     ; 4.791      ;
; -4.611 ; Control_Unit:CU|Cin    ; Control_Unit:CU|c_state.state3              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.345     ; 4.798      ;
; -4.606 ; Control_Unit:CU|Cin    ; Control_Unit:CU|c_state.state5              ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.345     ; 4.793      ;
; -4.597 ; Control_Unit:CU|Cin    ; Data_Path:DP|RegisterFile:Reg|regfile~13    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.350     ; 4.779      ;
; -4.596 ; Control_Unit:CU|Cin    ; Data_Path:DP|RegisterFile:Reg|regfile~45    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.350     ; 4.778      ;
; -4.561 ; Control_Unit:CU|Cin    ; Data_Path:DP|RegisterFile:Reg|regfile~12    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.348     ; 4.745      ;
; -4.560 ; Control_Unit:CU|Cin    ; Data_Path:DP|RegisterFile:Reg|regfile~62    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.347     ; 4.745      ;
; -4.559 ; Control_Unit:CU|Cin    ; Data_Path:DP|RegisterFile:Reg|regfile~28    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.348     ; 4.743      ;
; -4.559 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~31    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.349     ; 4.742      ;
; -4.552 ; Control_Unit:CU|Cin    ; Data_Path:DP|RegisterFile:Reg|regfile~61    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.346     ; 4.738      ;
; -4.545 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|RegisterFile:Reg|regfile~8     ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.357     ; 4.720      ;
; -4.538 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~56    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.357     ; 4.713      ;
; -4.529 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~11    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.345     ; 4.716      ;
; -4.527 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~27    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.344     ; 4.715      ;
; -4.527 ; Control_Unit:CU|RAB[1] ; Data_Path:DP|RegisterFile:Reg|regfile~43    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.344     ; 4.715      ;
; -4.522 ; Control_Unit:CU|RAA[0] ; Data_Path:DP|RegisterFile:Reg|regfile~29    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.361     ; 4.693      ;
; -4.487 ; Control_Unit:CU|RAA[1] ; Data_Path:DP|Register4Bit:Reg1|data_out[14] ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.364     ; 4.655      ;
+--------+------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Control_Unit:CU|c_state.state0'                                                                                                           ;
+--------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; -0.596 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|S_ALU1[1] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.350      ; 0.897      ;
; -0.593 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|WA[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.155      ; 0.657      ;
; -0.564 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|WA[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.292      ; 0.612      ;
; -0.520 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|WA[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.420      ; 0.849      ;
; -0.482 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|S_ALU1[1] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.350      ; 0.783      ;
; -0.458 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.359      ; 0.939      ;
; -0.440 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|RAB[1]    ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.346      ; 0.931      ;
; -0.438 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.359      ; 0.919      ;
; -0.406 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|WA[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.420      ; 0.735      ;
; -0.363 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|S_ALU1[2] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.345      ; 0.932      ;
; -0.339 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|Cin       ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.345      ; 0.906      ;
; -0.331 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|S_ALU1[0] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.411      ; 0.841      ;
; -0.289 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.359      ; 0.770      ;
; -0.225 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|S_ALU1[0] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.411      ; 0.735      ;
; -0.162 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|RAA[1]    ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.360      ; 0.654      ;
+--------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                     ;
+--------+--------------------------------+------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                  ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.570 ; Control_Unit:CU|c_state.state0 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.644      ; 0.367      ;
; -1.520 ; Control_Unit:CU|c_state.state0 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.644      ; 0.417      ;
; -1.085 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.644      ; 0.852      ;
; -1.070 ; Control_Unit:CU|c_state.state0 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.644      ; 0.367      ;
; -1.020 ; Control_Unit:CU|c_state.state0 ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.644      ; 0.417      ;
; -0.981 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~54 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.643      ; 0.955      ;
; -0.909 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.034      ;
; -0.909 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.034      ;
; -0.909 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.034      ;
; -0.909 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~3  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.034      ;
; -0.909 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.034      ;
; -0.909 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.034      ;
; -0.869 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.648      ; 1.072      ;
; -0.868 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~38 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.075      ;
; -0.868 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~37 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.075      ;
; -0.868 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~36 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.075      ;
; -0.868 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~34 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.075      ;
; -0.868 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~39 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.075      ;
; -0.866 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~12 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.653      ; 1.080      ;
; -0.866 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~14 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.653      ; 1.080      ;
; -0.866 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~40 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.657      ; 1.084      ;
; -0.858 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.655      ; 1.090      ;
; -0.856 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~49 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.649      ; 1.086      ;
; -0.856 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~51 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.649      ; 1.086      ;
; -0.856 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~48 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.649      ; 1.086      ;
; -0.841 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~43 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.658      ; 1.110      ;
; -0.836 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~31 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.653      ; 1.110      ;
; -0.836 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.653      ; 1.110      ;
; -0.836 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~28 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.653      ; 1.110      ;
; -0.823 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~27 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.658      ; 1.128      ;
; -0.772 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~7  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.657      ; 1.178      ;
; -0.770 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~15 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.654      ; 1.177      ;
; -0.769 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~52 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.174      ;
; -0.764 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~62 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.654      ; 1.183      ;
; -0.764 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~63 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.654      ; 1.183      ;
; -0.764 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~60 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.654      ; 1.183      ;
; -0.760 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~8  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.659      ; 1.192      ;
; -0.758 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~55 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.657      ; 1.192      ;
; -0.757 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~50 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.647      ; 1.183      ;
; -0.757 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~53 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.647      ; 1.183      ;
; -0.753 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.660      ; 1.200      ;
; -0.749 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~21 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.194      ;
; -0.749 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~20 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.194      ;
; -0.749 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~19 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.194      ;
; -0.749 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.194      ;
; -0.749 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.194      ;
; -0.749 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~23 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.650      ; 1.194      ;
; -0.743 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~47 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.654      ; 1.204      ;
; -0.743 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~46 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.654      ; 1.204      ;
; -0.743 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~44 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.654      ; 1.204      ;
; -0.741 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~41 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.660      ; 1.212      ;
; -0.735 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.660      ; 1.218      ;
; -0.731 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~45 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.651      ; 1.213      ;
; -0.722 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.654      ; 1.225      ;
; -0.720 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.651      ; 1.224      ;
; -0.717 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.659      ; 1.235      ;
; -0.717 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.659      ; 1.235      ;
; -0.651 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~11 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.657      ; 1.299      ;
; -0.649 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~58 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.655      ; 1.299      ;
; -0.649 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~61 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.655      ; 1.299      ;
; -0.635 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~57 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.660      ; 1.318      ;
; -0.629 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~59 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.658      ; 1.322      ;
; -0.606 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.648      ; 1.335      ;
; -0.593 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~35 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.649      ; 1.349      ;
; -0.593 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~33 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.649      ; 1.349      ;
; -0.593 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~32 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.649      ; 1.349      ;
; -0.593 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~42 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.649      ; 1.349      ;
; -0.585 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.644      ; 0.852      ;
; -0.533 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~56 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.658      ; 1.418      ;
; -0.481 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~54 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.643      ; 0.955      ;
; -0.409 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.650      ; 1.034      ;
; -0.409 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.650      ; 1.034      ;
; -0.409 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.650      ; 1.034      ;
; -0.409 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~3  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.650      ; 1.034      ;
; -0.409 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.650      ; 1.034      ;
; -0.409 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.650      ; 1.034      ;
; -0.369 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.648      ; 1.072      ;
; -0.368 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~38 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.650      ; 1.075      ;
; -0.368 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~37 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.650      ; 1.075      ;
; -0.368 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~36 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.650      ; 1.075      ;
; -0.368 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~34 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.650      ; 1.075      ;
; -0.368 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~39 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.650      ; 1.075      ;
; -0.366 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~12 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.653      ; 1.080      ;
; -0.366 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~14 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.653      ; 1.080      ;
; -0.366 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~40 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.657      ; 1.084      ;
; -0.358 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.655      ; 1.090      ;
; -0.356 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~49 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.649      ; 1.086      ;
; -0.356 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~51 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.649      ; 1.086      ;
; -0.356 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~48 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.649      ; 1.086      ;
; -0.341 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~43 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.658      ; 1.110      ;
; -0.336 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~31 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.653      ; 1.110      ;
; -0.336 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.653      ; 1.110      ;
; -0.336 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~28 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.653      ; 1.110      ;
; -0.323 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~27 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.658      ; 1.128      ;
; -0.272 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~7  ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.657      ; 1.178      ;
; -0.270 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~15 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.654      ; 1.177      ;
; -0.269 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~52 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.650      ; 1.174      ;
; -0.264 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~62 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.654      ; 1.183      ;
; -0.264 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~63 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.654      ; 1.183      ;
; -0.264 ; Control_Unit:CU|c_state.state0 ; Data_Path:DP|RegisterFile:Reg|regfile~60 ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.654      ; 1.183      ;
+--------+--------------------------------+------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Control_Unit:CU|c_state.state0'                                                                                                           ;
+-------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; 0.794 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|RAA[1]    ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.360      ; 0.654      ;
; 0.815 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|WA[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.420      ; 0.735      ;
; 0.820 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|WA[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.292      ; 0.612      ;
; 0.824 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|S_ALU1[0] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.411      ; 0.735      ;
; 0.911 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.359      ; 0.770      ;
; 0.929 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|WA[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.420      ; 0.849      ;
; 0.930 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|S_ALU1[0] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.411      ; 0.841      ;
; 0.933 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|S_ALU1[1] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.350      ; 0.783      ;
; 1.002 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|WA[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.155      ; 0.657      ;
; 1.047 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|S_ALU1[1] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.350      ; 0.897      ;
; 1.060 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.359      ; 0.919      ;
; 1.061 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|Cin       ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.345      ; 0.906      ;
; 1.080 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|RAA[0]    ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.359      ; 0.939      ;
; 1.085 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|RAB[1]    ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.346      ; 0.931      ;
; 1.087 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|S_ALU1[2] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.345      ; 0.932      ;
+-------+--------------------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state1              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state1              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state3              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state3              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state4              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state4              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state5              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state5              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~1     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~1     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~10    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~10    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~11    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~11    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~12    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~12    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~13    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~13    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~14    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~14    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~15    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~15    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~16    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~16    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~17    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~17    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~18    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~18    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~19    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~19    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~2     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~2     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~20    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~20    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~21    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~21    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~22    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~22    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~23    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~23    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~24    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~24    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~25    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~25    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~26    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~26    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~27    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~27    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~28    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~28    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~29    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~29    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~3     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~3     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~30    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~30    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~31    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~31    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~32    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~32    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~33    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Control_Unit:CU|c_state.state0'                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|Cin|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|Cin|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA[0]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA[0]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA[1]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA[1]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|RAA~0|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|RAA~0|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB[1]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB[1]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[0]|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[1]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[1]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[2]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[2]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[1]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[1]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|Cin                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|Cin                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAB[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAB[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[0]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[0]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[1]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[1]              ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DataIn[*]   ; CLK        ; 3.389 ; 3.389 ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; 0.959 ; 0.959 ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; 1.036 ; 1.036 ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; 3.263 ; 3.263 ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; 3.389 ; 3.389 ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; 2.823 ; 2.823 ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; 2.729 ; 2.729 ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; 3.012 ; 3.012 ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; 3.121 ; 3.121 ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; 2.948 ; 2.948 ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; 2.993 ; 2.993 ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; 2.932 ; 2.932 ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; 2.585 ; 2.585 ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; 2.684 ; 2.684 ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; 2.908 ; 2.908 ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; 2.646 ; 2.646 ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; 3.103 ; 3.103 ; Rise       ; CLK             ;
; Start       ; CLK        ; 2.307 ; 2.307 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DataIn[*]   ; CLK        ; 0.188  ; 0.188  ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; 0.188  ; 0.188  ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; 0.106  ; 0.106  ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; -2.000 ; -2.000 ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; -2.322 ; -2.322 ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; -1.866 ; -1.866 ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; -2.091 ; -2.091 ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; -2.327 ; -2.327 ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; -2.261 ; -2.261 ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; -2.341 ; -2.341 ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; -2.335 ; -2.335 ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; -2.648 ; -2.648 ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; -1.827 ; -1.827 ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; -1.948 ; -1.948 ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; -2.169 ; -2.169 ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; -1.921 ; -1.921 ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; -2.111 ; -2.111 ; Rise       ; CLK             ;
; Start       ; CLK        ; -2.052 ; -2.052 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port     ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+
; Datapath[*]   ; CLK                            ; 8.637 ; 8.637 ; Rise       ; CLK                            ;
;  Datapath[0]  ; CLK                            ; 6.995 ; 6.995 ; Rise       ; CLK                            ;
;  Datapath[1]  ; CLK                            ; 7.390 ; 7.390 ; Rise       ; CLK                            ;
;  Datapath[2]  ; CLK                            ; 7.297 ; 7.297 ; Rise       ; CLK                            ;
;  Datapath[3]  ; CLK                            ; 7.787 ; 7.787 ; Rise       ; CLK                            ;
;  Datapath[4]  ; CLK                            ; 7.909 ; 7.909 ; Rise       ; CLK                            ;
;  Datapath[5]  ; CLK                            ; 7.826 ; 7.826 ; Rise       ; CLK                            ;
;  Datapath[6]  ; CLK                            ; 7.331 ; 7.331 ; Rise       ; CLK                            ;
;  Datapath[7]  ; CLK                            ; 7.440 ; 7.440 ; Rise       ; CLK                            ;
;  Datapath[8]  ; CLK                            ; 8.054 ; 8.054 ; Rise       ; CLK                            ;
;  Datapath[9]  ; CLK                            ; 8.609 ; 8.609 ; Rise       ; CLK                            ;
;  Datapath[10] ; CLK                            ; 8.189 ; 8.189 ; Rise       ; CLK                            ;
;  Datapath[11] ; CLK                            ; 7.896 ; 7.896 ; Rise       ; CLK                            ;
;  Datapath[12] ; CLK                            ; 8.637 ; 8.637 ; Rise       ; CLK                            ;
;  Datapath[13] ; CLK                            ; 8.350 ; 8.350 ; Rise       ; CLK                            ;
;  Datapath[14] ; CLK                            ; 8.566 ; 8.566 ; Rise       ; CLK                            ;
;  Datapath[15] ; CLK                            ; 8.164 ; 8.164 ; Rise       ; CLK                            ;
; Done          ; CLK                            ; 4.046 ; 4.046 ; Rise       ; CLK                            ;
; Out[*]        ; CLK                            ; 4.115 ; 4.115 ; Rise       ; CLK                            ;
;  Out[0]       ; CLK                            ; 4.016 ; 4.016 ; Rise       ; CLK                            ;
;  Out[1]       ; CLK                            ; 3.866 ; 3.866 ; Rise       ; CLK                            ;
;  Out[2]       ; CLK                            ; 3.860 ; 3.860 ; Rise       ; CLK                            ;
;  Out[3]       ; CLK                            ; 3.850 ; 3.850 ; Rise       ; CLK                            ;
;  Out[4]       ; CLK                            ; 3.998 ; 3.998 ; Rise       ; CLK                            ;
;  Out[5]       ; CLK                            ; 3.792 ; 3.792 ; Rise       ; CLK                            ;
;  Out[6]       ; CLK                            ; 3.929 ; 3.929 ; Rise       ; CLK                            ;
;  Out[7]       ; CLK                            ; 3.889 ; 3.889 ; Rise       ; CLK                            ;
;  Out[8]       ; CLK                            ; 3.981 ; 3.981 ; Rise       ; CLK                            ;
;  Out[9]       ; CLK                            ; 3.883 ; 3.883 ; Rise       ; CLK                            ;
;  Out[10]      ; CLK                            ; 4.107 ; 4.107 ; Rise       ; CLK                            ;
;  Out[11]      ; CLK                            ; 3.945 ; 3.945 ; Rise       ; CLK                            ;
;  Out[12]      ; CLK                            ; 3.639 ; 3.639 ; Rise       ; CLK                            ;
;  Out[13]      ; CLK                            ; 4.115 ; 4.115 ; Rise       ; CLK                            ;
;  Out[14]      ; CLK                            ; 3.791 ; 3.791 ; Rise       ; CLK                            ;
;  Out[15]      ; CLK                            ; 3.889 ; 3.889 ; Rise       ; CLK                            ;
; Datapath[*]   ; Control_Unit:CU|c_state.state0 ; 9.020 ; 9.020 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[0]  ; Control_Unit:CU|c_state.state0 ; 7.378 ; 7.378 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[1]  ; Control_Unit:CU|c_state.state0 ; 7.773 ; 7.773 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[2]  ; Control_Unit:CU|c_state.state0 ; 7.680 ; 7.680 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[3]  ; Control_Unit:CU|c_state.state0 ; 8.170 ; 8.170 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[4]  ; Control_Unit:CU|c_state.state0 ; 8.292 ; 8.292 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[5]  ; Control_Unit:CU|c_state.state0 ; 8.209 ; 8.209 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[6]  ; Control_Unit:CU|c_state.state0 ; 7.714 ; 7.714 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[7]  ; Control_Unit:CU|c_state.state0 ; 7.823 ; 7.823 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[8]  ; Control_Unit:CU|c_state.state0 ; 8.437 ; 8.437 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[9]  ; Control_Unit:CU|c_state.state0 ; 8.992 ; 8.992 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[10] ; Control_Unit:CU|c_state.state0 ; 8.572 ; 8.572 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[11] ; Control_Unit:CU|c_state.state0 ; 8.279 ; 8.279 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[12] ; Control_Unit:CU|c_state.state0 ; 9.020 ; 9.020 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[13] ; Control_Unit:CU|c_state.state0 ; 8.733 ; 8.733 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[14] ; Control_Unit:CU|c_state.state0 ; 8.949 ; 8.949 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[15] ; Control_Unit:CU|c_state.state0 ; 8.547 ; 8.547 ; Fall       ; Control_Unit:CU|c_state.state0 ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port     ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+
; Datapath[*]   ; CLK                            ; 4.412 ; 4.412 ; Rise       ; CLK                            ;
;  Datapath[0]  ; CLK                            ; 5.089 ; 5.089 ; Rise       ; CLK                            ;
;  Datapath[1]  ; CLK                            ; 4.921 ; 4.921 ; Rise       ; CLK                            ;
;  Datapath[2]  ; CLK                            ; 5.071 ; 5.071 ; Rise       ; CLK                            ;
;  Datapath[3]  ; CLK                            ; 4.932 ; 4.932 ; Rise       ; CLK                            ;
;  Datapath[4]  ; CLK                            ; 5.309 ; 5.309 ; Rise       ; CLK                            ;
;  Datapath[5]  ; CLK                            ; 5.169 ; 5.169 ; Rise       ; CLK                            ;
;  Datapath[6]  ; CLK                            ; 4.647 ; 4.647 ; Rise       ; CLK                            ;
;  Datapath[7]  ; CLK                            ; 4.548 ; 4.548 ; Rise       ; CLK                            ;
;  Datapath[8]  ; CLK                            ; 4.849 ; 4.849 ; Rise       ; CLK                            ;
;  Datapath[9]  ; CLK                            ; 5.036 ; 5.036 ; Rise       ; CLK                            ;
;  Datapath[10] ; CLK                            ; 4.761 ; 4.761 ; Rise       ; CLK                            ;
;  Datapath[11] ; CLK                            ; 4.412 ; 4.412 ; Rise       ; CLK                            ;
;  Datapath[12] ; CLK                            ; 4.719 ; 4.719 ; Rise       ; CLK                            ;
;  Datapath[13] ; CLK                            ; 4.563 ; 4.563 ; Rise       ; CLK                            ;
;  Datapath[14] ; CLK                            ; 4.727 ; 4.727 ; Rise       ; CLK                            ;
;  Datapath[15] ; CLK                            ; 4.617 ; 4.617 ; Rise       ; CLK                            ;
; Done          ; CLK                            ; 4.046 ; 4.046 ; Rise       ; CLK                            ;
; Out[*]        ; CLK                            ; 3.639 ; 3.639 ; Rise       ; CLK                            ;
;  Out[0]       ; CLK                            ; 4.016 ; 4.016 ; Rise       ; CLK                            ;
;  Out[1]       ; CLK                            ; 3.866 ; 3.866 ; Rise       ; CLK                            ;
;  Out[2]       ; CLK                            ; 3.860 ; 3.860 ; Rise       ; CLK                            ;
;  Out[3]       ; CLK                            ; 3.850 ; 3.850 ; Rise       ; CLK                            ;
;  Out[4]       ; CLK                            ; 3.998 ; 3.998 ; Rise       ; CLK                            ;
;  Out[5]       ; CLK                            ; 3.792 ; 3.792 ; Rise       ; CLK                            ;
;  Out[6]       ; CLK                            ; 3.929 ; 3.929 ; Rise       ; CLK                            ;
;  Out[7]       ; CLK                            ; 3.889 ; 3.889 ; Rise       ; CLK                            ;
;  Out[8]       ; CLK                            ; 3.981 ; 3.981 ; Rise       ; CLK                            ;
;  Out[9]       ; CLK                            ; 3.883 ; 3.883 ; Rise       ; CLK                            ;
;  Out[10]      ; CLK                            ; 4.107 ; 4.107 ; Rise       ; CLK                            ;
;  Out[11]      ; CLK                            ; 3.945 ; 3.945 ; Rise       ; CLK                            ;
;  Out[12]      ; CLK                            ; 3.639 ; 3.639 ; Rise       ; CLK                            ;
;  Out[13]      ; CLK                            ; 4.115 ; 4.115 ; Rise       ; CLK                            ;
;  Out[14]      ; CLK                            ; 3.791 ; 3.791 ; Rise       ; CLK                            ;
;  Out[15]      ; CLK                            ; 3.889 ; 3.889 ; Rise       ; CLK                            ;
; Datapath[*]   ; Control_Unit:CU|c_state.state0 ; 4.766 ; 4.766 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[0]  ; Control_Unit:CU|c_state.state0 ; 5.345 ; 5.345 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[1]  ; Control_Unit:CU|c_state.state0 ; 5.791 ; 5.791 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[2]  ; Control_Unit:CU|c_state.state0 ; 5.682 ; 5.682 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[3]  ; Control_Unit:CU|c_state.state0 ; 5.607 ; 5.607 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[4]  ; Control_Unit:CU|c_state.state0 ; 6.047 ; 6.047 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[5]  ; Control_Unit:CU|c_state.state0 ; 5.632 ; 5.632 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[6]  ; Control_Unit:CU|c_state.state0 ; 5.029 ; 5.029 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[7]  ; Control_Unit:CU|c_state.state0 ; 5.099 ; 5.099 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[8]  ; Control_Unit:CU|c_state.state0 ; 5.581 ; 5.581 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[9]  ; Control_Unit:CU|c_state.state0 ; 5.714 ; 5.714 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[10] ; Control_Unit:CU|c_state.state0 ; 5.334 ; 5.334 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[11] ; Control_Unit:CU|c_state.state0 ; 5.138 ; 5.138 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[12] ; Control_Unit:CU|c_state.state0 ; 5.692 ; 5.692 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[13] ; Control_Unit:CU|c_state.state0 ; 5.215 ; 5.215 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[14] ; Control_Unit:CU|c_state.state0 ; 5.537 ; 5.537 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[15] ; Control_Unit:CU|c_state.state0 ; 4.766 ; 4.766 ; Fall       ; Control_Unit:CU|c_state.state0 ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; DataIn[0]  ; Datapath[0]  ; 3.711 ;    ;    ; 3.711 ;
; DataIn[1]  ; Datapath[1]  ; 3.536 ;    ;    ; 3.536 ;
; DataIn[2]  ; Datapath[2]  ; 5.948 ;    ;    ; 5.948 ;
; DataIn[3]  ; Datapath[3]  ; 5.973 ;    ;    ; 5.973 ;
; DataIn[4]  ; Datapath[4]  ; 5.996 ;    ;    ; 5.996 ;
; DataIn[5]  ; Datapath[5]  ; 5.833 ;    ;    ; 5.833 ;
; DataIn[6]  ; Datapath[6]  ; 5.814 ;    ;    ; 5.814 ;
; DataIn[7]  ; Datapath[7]  ; 5.680 ;    ;    ; 5.680 ;
; DataIn[8]  ; Datapath[8]  ; 5.986 ;    ;    ; 5.986 ;
; DataIn[9]  ; Datapath[9]  ; 6.015 ;    ;    ; 6.015 ;
; DataIn[10] ; Datapath[10] ; 5.898 ;    ;    ; 5.898 ;
; DataIn[11] ; Datapath[11] ; 5.399 ;    ;    ; 5.399 ;
; DataIn[12] ; Datapath[12] ; 5.508 ;    ;    ; 5.508 ;
; DataIn[13] ; Datapath[13] ; 5.888 ;    ;    ; 5.888 ;
; DataIn[14] ; Datapath[14] ; 5.493 ;    ;    ; 5.493 ;
; DataIn[15] ; Datapath[15] ; 5.814 ;    ;    ; 5.814 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; DataIn[0]  ; Datapath[0]  ; 3.711 ;    ;    ; 3.711 ;
; DataIn[1]  ; Datapath[1]  ; 3.536 ;    ;    ; 3.536 ;
; DataIn[2]  ; Datapath[2]  ; 5.948 ;    ;    ; 5.948 ;
; DataIn[3]  ; Datapath[3]  ; 5.973 ;    ;    ; 5.973 ;
; DataIn[4]  ; Datapath[4]  ; 5.996 ;    ;    ; 5.996 ;
; DataIn[5]  ; Datapath[5]  ; 5.833 ;    ;    ; 5.833 ;
; DataIn[6]  ; Datapath[6]  ; 5.814 ;    ;    ; 5.814 ;
; DataIn[7]  ; Datapath[7]  ; 5.680 ;    ;    ; 5.680 ;
; DataIn[8]  ; Datapath[8]  ; 5.986 ;    ;    ; 5.986 ;
; DataIn[9]  ; Datapath[9]  ; 6.015 ;    ;    ; 6.015 ;
; DataIn[10] ; Datapath[10] ; 5.898 ;    ;    ; 5.898 ;
; DataIn[11] ; Datapath[11] ; 5.399 ;    ;    ; 5.399 ;
; DataIn[12] ; Datapath[12] ; 5.508 ;    ;    ; 5.508 ;
; DataIn[13] ; Datapath[13] ; 5.888 ;    ;    ; 5.888 ;
; DataIn[14] ; Datapath[14] ; 5.493 ;    ;    ; 5.493 ;
; DataIn[15] ; Datapath[15] ; 5.814 ;    ;    ; 5.814 ;
+------------+--------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -13.278  ; -2.526  ; N/A      ; N/A     ; -1.380              ;
;  CLK                            ; -13.278  ; -2.526  ; N/A      ; N/A     ; -1.380              ;
;  Control_Unit:CU|c_state.state0 ; -1.874   ; 0.784   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                 ; -931.95  ; -60.106 ; 0.0      ; 0.0     ; -87.38              ;
;  CLK                            ; -920.324 ; -60.106 ; N/A      ; N/A     ; -87.380             ;
;  Control_Unit:CU|c_state.state0 ; -11.626  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DataIn[*]   ; CLK        ; 6.893 ; 6.893 ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; 2.888 ; 2.888 ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; 2.992 ; 2.992 ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; 6.662 ; 6.662 ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; 6.893 ; 6.893 ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; 5.643 ; 5.643 ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; 5.445 ; 5.445 ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; 6.033 ; 6.033 ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; 6.181 ; 6.181 ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; 5.794 ; 5.794 ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; 5.877 ; 5.877 ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; 5.787 ; 5.787 ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; 5.121 ; 5.121 ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; 5.308 ; 5.308 ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; 5.756 ; 5.756 ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; 5.238 ; 5.238 ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; 6.191 ; 6.191 ; Rise       ; CLK             ;
; Start       ; CLK        ; 4.278 ; 4.278 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DataIn[*]   ; CLK        ; 0.188  ; 0.188  ; Rise       ; CLK             ;
;  DataIn[0]  ; CLK        ; 0.188  ; 0.188  ; Rise       ; CLK             ;
;  DataIn[1]  ; CLK        ; 0.106  ; 0.106  ; Rise       ; CLK             ;
;  DataIn[2]  ; CLK        ; -2.000 ; -2.000 ; Rise       ; CLK             ;
;  DataIn[3]  ; CLK        ; -2.322 ; -2.322 ; Rise       ; CLK             ;
;  DataIn[4]  ; CLK        ; -1.866 ; -1.866 ; Rise       ; CLK             ;
;  DataIn[5]  ; CLK        ; -2.091 ; -2.091 ; Rise       ; CLK             ;
;  DataIn[6]  ; CLK        ; -2.327 ; -2.327 ; Rise       ; CLK             ;
;  DataIn[7]  ; CLK        ; -2.261 ; -2.261 ; Rise       ; CLK             ;
;  DataIn[8]  ; CLK        ; -2.341 ; -2.341 ; Rise       ; CLK             ;
;  DataIn[9]  ; CLK        ; -2.335 ; -2.335 ; Rise       ; CLK             ;
;  DataIn[10] ; CLK        ; -2.648 ; -2.648 ; Rise       ; CLK             ;
;  DataIn[11] ; CLK        ; -1.827 ; -1.827 ; Rise       ; CLK             ;
;  DataIn[12] ; CLK        ; -1.948 ; -1.948 ; Rise       ; CLK             ;
;  DataIn[13] ; CLK        ; -2.169 ; -2.169 ; Rise       ; CLK             ;
;  DataIn[14] ; CLK        ; -1.921 ; -1.921 ; Rise       ; CLK             ;
;  DataIn[15] ; CLK        ; -2.111 ; -2.111 ; Rise       ; CLK             ;
; Start       ; CLK        ; -2.052 ; -2.052 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+---------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port     ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+---------------+--------------------------------+--------+--------+------------+--------------------------------+
; Datapath[*]   ; CLK                            ; 18.117 ; 18.117 ; Rise       ; CLK                            ;
;  Datapath[0]  ; CLK                            ; 15.658 ; 15.658 ; Rise       ; CLK                            ;
;  Datapath[1]  ; CLK                            ; 15.765 ; 15.765 ; Rise       ; CLK                            ;
;  Datapath[2]  ; CLK                            ; 15.521 ; 15.521 ; Rise       ; CLK                            ;
;  Datapath[3]  ; CLK                            ; 16.066 ; 16.066 ; Rise       ; CLK                            ;
;  Datapath[4]  ; CLK                            ; 16.262 ; 16.262 ; Rise       ; CLK                            ;
;  Datapath[5]  ; CLK                            ; 16.096 ; 16.096 ; Rise       ; CLK                            ;
;  Datapath[6]  ; CLK                            ; 15.089 ; 15.089 ; Rise       ; CLK                            ;
;  Datapath[7]  ; CLK                            ; 15.375 ; 15.375 ; Rise       ; CLK                            ;
;  Datapath[8]  ; CLK                            ; 16.739 ; 16.739 ; Rise       ; CLK                            ;
;  Datapath[9]  ; CLK                            ; 18.014 ; 18.014 ; Rise       ; CLK                            ;
;  Datapath[10] ; CLK                            ; 17.095 ; 17.095 ; Rise       ; CLK                            ;
;  Datapath[11] ; CLK                            ; 16.495 ; 16.495 ; Rise       ; CLK                            ;
;  Datapath[12] ; CLK                            ; 18.117 ; 18.117 ; Rise       ; CLK                            ;
;  Datapath[13] ; CLK                            ; 17.498 ; 17.498 ; Rise       ; CLK                            ;
;  Datapath[14] ; CLK                            ; 17.991 ; 17.991 ; Rise       ; CLK                            ;
;  Datapath[15] ; CLK                            ; 17.117 ; 17.117 ; Rise       ; CLK                            ;
; Done          ; CLK                            ; 7.231  ; 7.231  ; Rise       ; CLK                            ;
; Out[*]        ; CLK                            ; 7.374  ; 7.374  ; Rise       ; CLK                            ;
;  Out[0]       ; CLK                            ; 7.145  ; 7.145  ; Rise       ; CLK                            ;
;  Out[1]       ; CLK                            ; 6.854  ; 6.854  ; Rise       ; CLK                            ;
;  Out[2]       ; CLK                            ; 6.835  ; 6.835  ; Rise       ; CLK                            ;
;  Out[3]       ; CLK                            ; 6.827  ; 6.827  ; Rise       ; CLK                            ;
;  Out[4]       ; CLK                            ; 7.114  ; 7.114  ; Rise       ; CLK                            ;
;  Out[5]       ; CLK                            ; 6.672  ; 6.672  ; Rise       ; CLK                            ;
;  Out[6]       ; CLK                            ; 6.961  ; 6.961  ; Rise       ; CLK                            ;
;  Out[7]       ; CLK                            ; 6.883  ; 6.883  ; Rise       ; CLK                            ;
;  Out[8]       ; CLK                            ; 7.091  ; 7.091  ; Rise       ; CLK                            ;
;  Out[9]       ; CLK                            ; 6.870  ; 6.870  ; Rise       ; CLK                            ;
;  Out[10]      ; CLK                            ; 7.374  ; 7.374  ; Rise       ; CLK                            ;
;  Out[11]      ; CLK                            ; 7.054  ; 7.054  ; Rise       ; CLK                            ;
;  Out[12]      ; CLK                            ; 6.363  ; 6.363  ; Rise       ; CLK                            ;
;  Out[13]      ; CLK                            ; 7.371  ; 7.371  ; Rise       ; CLK                            ;
;  Out[14]      ; CLK                            ; 6.666  ; 6.666  ; Rise       ; CLK                            ;
;  Out[15]      ; CLK                            ; 6.884  ; 6.884  ; Rise       ; CLK                            ;
; Datapath[*]   ; Control_Unit:CU|c_state.state0 ; 19.357 ; 19.357 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[0]  ; Control_Unit:CU|c_state.state0 ; 16.898 ; 16.898 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[1]  ; Control_Unit:CU|c_state.state0 ; 17.005 ; 17.005 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[2]  ; Control_Unit:CU|c_state.state0 ; 16.761 ; 16.761 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[3]  ; Control_Unit:CU|c_state.state0 ; 17.306 ; 17.306 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[4]  ; Control_Unit:CU|c_state.state0 ; 17.502 ; 17.502 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[5]  ; Control_Unit:CU|c_state.state0 ; 17.336 ; 17.336 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[6]  ; Control_Unit:CU|c_state.state0 ; 16.329 ; 16.329 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[7]  ; Control_Unit:CU|c_state.state0 ; 16.615 ; 16.615 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[8]  ; Control_Unit:CU|c_state.state0 ; 17.979 ; 17.979 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[9]  ; Control_Unit:CU|c_state.state0 ; 19.254 ; 19.254 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[10] ; Control_Unit:CU|c_state.state0 ; 18.335 ; 18.335 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[11] ; Control_Unit:CU|c_state.state0 ; 17.735 ; 17.735 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[12] ; Control_Unit:CU|c_state.state0 ; 19.357 ; 19.357 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[13] ; Control_Unit:CU|c_state.state0 ; 18.738 ; 18.738 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[14] ; Control_Unit:CU|c_state.state0 ; 19.231 ; 19.231 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[15] ; Control_Unit:CU|c_state.state0 ; 18.357 ; 18.357 ; Fall       ; Control_Unit:CU|c_state.state0 ;
+---------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port     ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+
; Datapath[*]   ; CLK                            ; 4.412 ; 4.412 ; Rise       ; CLK                            ;
;  Datapath[0]  ; CLK                            ; 5.089 ; 5.089 ; Rise       ; CLK                            ;
;  Datapath[1]  ; CLK                            ; 4.921 ; 4.921 ; Rise       ; CLK                            ;
;  Datapath[2]  ; CLK                            ; 5.071 ; 5.071 ; Rise       ; CLK                            ;
;  Datapath[3]  ; CLK                            ; 4.932 ; 4.932 ; Rise       ; CLK                            ;
;  Datapath[4]  ; CLK                            ; 5.309 ; 5.309 ; Rise       ; CLK                            ;
;  Datapath[5]  ; CLK                            ; 5.169 ; 5.169 ; Rise       ; CLK                            ;
;  Datapath[6]  ; CLK                            ; 4.647 ; 4.647 ; Rise       ; CLK                            ;
;  Datapath[7]  ; CLK                            ; 4.548 ; 4.548 ; Rise       ; CLK                            ;
;  Datapath[8]  ; CLK                            ; 4.849 ; 4.849 ; Rise       ; CLK                            ;
;  Datapath[9]  ; CLK                            ; 5.036 ; 5.036 ; Rise       ; CLK                            ;
;  Datapath[10] ; CLK                            ; 4.761 ; 4.761 ; Rise       ; CLK                            ;
;  Datapath[11] ; CLK                            ; 4.412 ; 4.412 ; Rise       ; CLK                            ;
;  Datapath[12] ; CLK                            ; 4.719 ; 4.719 ; Rise       ; CLK                            ;
;  Datapath[13] ; CLK                            ; 4.563 ; 4.563 ; Rise       ; CLK                            ;
;  Datapath[14] ; CLK                            ; 4.727 ; 4.727 ; Rise       ; CLK                            ;
;  Datapath[15] ; CLK                            ; 4.617 ; 4.617 ; Rise       ; CLK                            ;
; Done          ; CLK                            ; 4.046 ; 4.046 ; Rise       ; CLK                            ;
; Out[*]        ; CLK                            ; 3.639 ; 3.639 ; Rise       ; CLK                            ;
;  Out[0]       ; CLK                            ; 4.016 ; 4.016 ; Rise       ; CLK                            ;
;  Out[1]       ; CLK                            ; 3.866 ; 3.866 ; Rise       ; CLK                            ;
;  Out[2]       ; CLK                            ; 3.860 ; 3.860 ; Rise       ; CLK                            ;
;  Out[3]       ; CLK                            ; 3.850 ; 3.850 ; Rise       ; CLK                            ;
;  Out[4]       ; CLK                            ; 3.998 ; 3.998 ; Rise       ; CLK                            ;
;  Out[5]       ; CLK                            ; 3.792 ; 3.792 ; Rise       ; CLK                            ;
;  Out[6]       ; CLK                            ; 3.929 ; 3.929 ; Rise       ; CLK                            ;
;  Out[7]       ; CLK                            ; 3.889 ; 3.889 ; Rise       ; CLK                            ;
;  Out[8]       ; CLK                            ; 3.981 ; 3.981 ; Rise       ; CLK                            ;
;  Out[9]       ; CLK                            ; 3.883 ; 3.883 ; Rise       ; CLK                            ;
;  Out[10]      ; CLK                            ; 4.107 ; 4.107 ; Rise       ; CLK                            ;
;  Out[11]      ; CLK                            ; 3.945 ; 3.945 ; Rise       ; CLK                            ;
;  Out[12]      ; CLK                            ; 3.639 ; 3.639 ; Rise       ; CLK                            ;
;  Out[13]      ; CLK                            ; 4.115 ; 4.115 ; Rise       ; CLK                            ;
;  Out[14]      ; CLK                            ; 3.791 ; 3.791 ; Rise       ; CLK                            ;
;  Out[15]      ; CLK                            ; 3.889 ; 3.889 ; Rise       ; CLK                            ;
; Datapath[*]   ; Control_Unit:CU|c_state.state0 ; 4.766 ; 4.766 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[0]  ; Control_Unit:CU|c_state.state0 ; 5.345 ; 5.345 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[1]  ; Control_Unit:CU|c_state.state0 ; 5.791 ; 5.791 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[2]  ; Control_Unit:CU|c_state.state0 ; 5.682 ; 5.682 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[3]  ; Control_Unit:CU|c_state.state0 ; 5.607 ; 5.607 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[4]  ; Control_Unit:CU|c_state.state0 ; 6.047 ; 6.047 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[5]  ; Control_Unit:CU|c_state.state0 ; 5.632 ; 5.632 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[6]  ; Control_Unit:CU|c_state.state0 ; 5.029 ; 5.029 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[7]  ; Control_Unit:CU|c_state.state0 ; 5.099 ; 5.099 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[8]  ; Control_Unit:CU|c_state.state0 ; 5.581 ; 5.581 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[9]  ; Control_Unit:CU|c_state.state0 ; 5.714 ; 5.714 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[10] ; Control_Unit:CU|c_state.state0 ; 5.334 ; 5.334 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[11] ; Control_Unit:CU|c_state.state0 ; 5.138 ; 5.138 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[12] ; Control_Unit:CU|c_state.state0 ; 5.692 ; 5.692 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[13] ; Control_Unit:CU|c_state.state0 ; 5.215 ; 5.215 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[14] ; Control_Unit:CU|c_state.state0 ; 5.537 ; 5.537 ; Fall       ; Control_Unit:CU|c_state.state0 ;
;  Datapath[15] ; Control_Unit:CU|c_state.state0 ; 4.766 ; 4.766 ; Fall       ; Control_Unit:CU|c_state.state0 ;
+---------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------+
; Progagation Delay                                     ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; DataIn[0]  ; Datapath[0]  ; 7.235  ;    ;    ; 7.235  ;
; DataIn[1]  ; Datapath[1]  ; 6.889  ;    ;    ; 6.889  ;
; DataIn[2]  ; Datapath[2]  ; 10.885 ;    ;    ; 10.885 ;
; DataIn[3]  ; Datapath[3]  ; 10.991 ;    ;    ; 10.991 ;
; DataIn[4]  ; Datapath[4]  ; 10.985 ;    ;    ; 10.985 ;
; DataIn[5]  ; Datapath[5]  ; 10.617 ;    ;    ; 10.617 ;
; DataIn[6]  ; Datapath[6]  ; 10.554 ;    ;    ; 10.554 ;
; DataIn[7]  ; Datapath[7]  ; 10.208 ;    ;    ; 10.208 ;
; DataIn[8]  ; Datapath[8]  ; 10.939 ;    ;    ; 10.939 ;
; DataIn[9]  ; Datapath[9]  ; 10.949 ;    ;    ; 10.949 ;
; DataIn[10] ; Datapath[10] ; 10.662 ;    ;    ; 10.662 ;
; DataIn[11] ; Datapath[11] ; 9.720  ;    ;    ; 9.720  ;
; DataIn[12] ; Datapath[12] ; 9.897  ;    ;    ; 9.897  ;
; DataIn[13] ; Datapath[13] ; 10.685 ;    ;    ; 10.685 ;
; DataIn[14] ; Datapath[14] ; 9.886  ;    ;    ; 9.886  ;
; DataIn[15] ; Datapath[15] ; 10.510 ;    ;    ; 10.510 ;
+------------+--------------+--------+----+----+--------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; DataIn[0]  ; Datapath[0]  ; 3.711 ;    ;    ; 3.711 ;
; DataIn[1]  ; Datapath[1]  ; 3.536 ;    ;    ; 3.536 ;
; DataIn[2]  ; Datapath[2]  ; 5.948 ;    ;    ; 5.948 ;
; DataIn[3]  ; Datapath[3]  ; 5.973 ;    ;    ; 5.973 ;
; DataIn[4]  ; Datapath[4]  ; 5.996 ;    ;    ; 5.996 ;
; DataIn[5]  ; Datapath[5]  ; 5.833 ;    ;    ; 5.833 ;
; DataIn[6]  ; Datapath[6]  ; 5.814 ;    ;    ; 5.814 ;
; DataIn[7]  ; Datapath[7]  ; 5.680 ;    ;    ; 5.680 ;
; DataIn[8]  ; Datapath[8]  ; 5.986 ;    ;    ; 5.986 ;
; DataIn[9]  ; Datapath[9]  ; 6.015 ;    ;    ; 6.015 ;
; DataIn[10] ; Datapath[10] ; 5.898 ;    ;    ; 5.898 ;
; DataIn[11] ; Datapath[11] ; 5.399 ;    ;    ; 5.399 ;
; DataIn[12] ; Datapath[12] ; 5.508 ;    ;    ; 5.508 ;
; DataIn[13] ; Datapath[13] ; 5.888 ;    ;    ; 5.888 ;
; DataIn[14] ; Datapath[14] ; 5.493 ;    ;    ; 5.493 ;
; DataIn[15] ; Datapath[15] ; 5.814 ;    ;    ; 5.814 ;
+------------+--------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLK                            ; CLK                            ; 31343    ; 0        ; 0        ; 0        ;
; Control_Unit:CU|c_state.state0 ; CLK                            ; 66       ; 24589    ; 0        ; 0        ;
; CLK                            ; Control_Unit:CU|c_state.state0 ; 0        ; 0        ; 15       ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLK                            ; CLK                            ; 31343    ; 0        ; 0        ; 0        ;
; Control_Unit:CU|c_state.state0 ; CLK                            ; 66       ; 24589    ; 0        ; 0        ;
; CLK                            ; Control_Unit:CU|c_state.state0 ; 0        ; 0        ; 15       ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 114   ; 114  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 765   ; 765  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Dec 07 15:54:18 2024
Info: Command: quartus_sta Doan -c Doan
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Doan.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name Control_Unit:CU|c_state.state0 Control_Unit:CU|c_state.state0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.278
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.278      -920.324 CLK 
    Info (332119):    -1.874       -11.626 Control_Unit:CU|c_state.state0 
Info (332146): Worst-case hold slack is -2.526
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.526       -60.106 CLK 
    Info (332119):     0.784         0.000 Control_Unit:CU|c_state.state0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -87.380 CLK 
    Info (332119):     0.500         0.000 Control_Unit:CU|c_state.state0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.260
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.260      -353.070 CLK 
    Info (332119):    -0.596        -3.846 Control_Unit:CU|c_state.state0 
Info (332146): Worst-case hold slack is -1.570
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.570       -52.933 CLK 
    Info (332119):     0.794         0.000 Control_Unit:CU|c_state.state0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -87.380 CLK 
    Info (332119):     0.500         0.000 Control_Unit:CU|c_state.state0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4559 megabytes
    Info: Processing ended: Sat Dec 07 15:54:18 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


