本周主要是看了DAC比赛前两名的方案,大体总结如下：
1.西交的方案是典型的自顶向下的设计方式，先决定网络的形式（shuffle net + yolo），然后以一个blockneck 为单位做一个流水设计（以行为基本单位，
一个block进出一次DDR）。
2.iSmart的方案是较为创新的网络和硬件联合设计的方案，网络搜索部分包括下列步骤：
（1）手工制作多个blockneck结构（使用基础conv3x3,conv1x1,depthwise conv3x3等）
（2）根据硬件设计情况建立performance和utilization模型，堆叠单一blockneck训练20 epochs，选出精度贡献值较大，资源在限制以内，速度较快的block
  结构（可能的多个）。
（3）网络搜索，对选出的几个blockneck结构分别进行网络搜索，搜索的目标是资源符合研制，时间延迟在某一区间。搜索的参数有1.blockneck的堆叠次数
    2.降采样的次数及降采样的位置 3.channel pexpansion的位置。
（4）对网络搜索步骤输出的网络进行训练，得到UIO，如不符合要求继续进行第（3）步,直到选出精度较好的网络。
（5）网络上FPGA跑得到最终真实延迟。

需要指出的是，ultral96 DDR带宽较小，因而两者的方案都采用了Blockneck 内层间流水。


下周需要对网络搜索进行一些survey，以及继续进行商汤这边的工作。
