#### 实验0-实验3：前置实验



##### 实验0：VIVADO介绍&模块封装



- 实验目的

  - 熟练掌握EDA开发工具和开发流程

  - 复习数字逻辑设计实现方法

  - 扩展优化逻辑实验基本模块

  - 优化计算机系统实现的辅助模块

  - 了解计算机硬件系统将中到的最基本模块

    

- 实验设备

  - Intel Core i7、32GRAM计算机，Windows10家庭版操作系统
  - Sword4.0开发板

  - VIVADO 2020开发工具



- 实验原理及实验内容

  - VIVADO工具学习：使用vivado生成可以在FPGA上运行的程序主要包括以下几个步骤

    - 创建工程，注意Device选择xc7k160tffg-2L

    - Add Sources->Add or create design sources，编写设计文件

      ```VERILOG
      `timescale 1ns / 1ps
      module Water_LED(
         input CLK_i,
         input RSTn_i,
         output reg [3:0]LED_o
          );
         reg [31:0]C0;
          
       always @(posedge CLK_i) 
          if(!RSTn_i) begin
            LED_o <= 4'b1;
            C0 <= 32'h0;
          end
          else begin
              if(C0 == 32'd100_000_000) begin
                C0 <= 32'h0;
                if(LED_o == 4'b1000)
                    LED_o <= 4'b1;
                else LED_o <= LED_o << 1;
              end
              else  begin 
                C0 <= C0 + 1'b1; 
                LED_o <= LED_o; 
              end
           end
      
      endmodule
      ```

    - Add Sources->Add or create simulation sources，编写仿真文件

      ```VERILOG
      module Water_LED_tb;
         reg CLK_i;
         reg RSTn_i;
         wire  [3:0]LED_o;
         
         Water_LED Water_LED_U(
                   .CLK_i(CLK_i),
                   .RSTn_i(RSTn_i),
                   .LED_o(LED_o)
         );
         
         always #5 CLK_i = ~CLK_i;
         
         initial begin
             CLK_i = 0;
             RSTn_i = 0;
             #100 RSTn_i = 1;
             
         end
      endmodule
      ```

      - Run Simulation->Run Behavioral Simulation，查看波形：

        ![0-1](C:\Users\liang\Desktop\OrgLab\图\lab0\0-1.PNG)

      - Run Synthesis，查看综合后的设计：

        ![{095EB0B8-CD6D-4762-B9EA-3FBE61130551}.png](C:\Users\liang\Desktop\OrgLab\图\lab0\{095EB0B8-CD6D-4762-B9EA-3FBE61130551}.png.jpg)

      - Add Sources->Add or create constraints，添加引脚约束

        ```XDC
        #系统时钟
        set_property IOSTANDARD LVCMOS18  [get_ports  CLK_i]
        set_property PACKAGE_PIN AC18     [get_ports  CLK_i]
        #系统复位
        set_property IOSTANDARD LVCMOS18  [get_ports  RSTn_i]
        set_property PACKAGE_PIN W13      [get_ports  RSTn_i]
        #LED并行接口
        set_property IOSTANDARD LVCMOS33 [get_ports {LED_o[0]}]
        set_property PACKAGE_PIN W23     [get_ports {LED_o[0]}]
        set_property IOSTANDARD LVCMOS33 [get_ports {LED_o[1]}]
        set_property PACKAGE_PIN AB26    [get_ports {LED_o[1]}]
        set_property IOSTANDARD LVCMOS33 [get_ports {LED_o[2]}]
        set_property PACKAGE_PIN Y25     [get_ports {LED_o[2]}]
        set_property IOSTANDARD LVCMOS33 [get_ports {LED_o[3]}]
        set_property PACKAGE_PIN AA23    [get_ports {LED_o[3]}]
        set_property IOSTANDARD LVCMOS33 [get_ports {LED_o[4]}] 			
        set_property PACKAGE_PIN Y23     [get_ports {LED_o[4]}]  
        set_property IOSTANDARD LVCMOS33 [get_ports {LED_o[5]}] 			
        set_property PACKAGE_PIN Y22     [get_ports {LED_o[5]}]  
        set_property IOSTANDARD LVCMOS33 [get_ports {LED_o[6]}] 			
        set_property PACKAGE_PIN AE21    [get_ports {LED_o[6]}]  
        set_property IOSTANDARD LVCMOS33 [get_ports {LED_o[7]}] 			
        set_property PACKAGE_PIN AF24    [get_ports {LED_o[7]}] 
        ```

        - Run Implementation，查看设计

          ![{C83B5B16-0080-4D5B-819B-30B0CCFBA6C4}.png](C:\Users\liang\Desktop\OrgLab\图\lab0\{C83B5B16-0080-4D5B-819B-30B0CCFBA6C4}.png.jpg)

          ![{FD6656BC-714B-4713-9B49-3ACBA30F2225}.png](C:\Users\liang\Desktop\OrgLab\图\lab0\{FD6656BC-714B-4713-9B49-3ACBA30F2225}.png.jpg)

        - Write Bitstream后，program至板子，观察现象：

          ![IMG_3848](C:\Users\liang\Desktop\OrgLab\图\lab0\IMG_3848.JPG)

          ![IMG_3847](C:\Users\liang\Desktop\OrgLab\图\lab0\IMG_3847.JPG)

  - 自定义模块学习：封装自定义模块MUX2T1_5

    - 同上，创建工程，添加设计文件和仿真文件：

      ```VERILOG
      module MUX2T1_5(
          input[4:0] I0,
          input[4:0] I1,
          input s,
          input[4:0] o
       );
       
       assign o=s?I1:I0;
       
       endmodule
      ```

      ```VERILOG
      `timescale 1ns / 1ps
      module MUX2T1_5_TB;
          reg[4:0] I0;
          reg[4:0] I1;
          reg s;
      
          wire[4:0] o;
         MUX2T1_5 MUX2T1_5_U(
         .I0(I0),
         .I1(I1),
         .s(s),
         .o(o)
         );
          initial begin
              s=0;
              I0=0;
              I1=1;
              #50;
              s=0;
              #50;
              s=1;
            end 
      endmodule
      
      ```

      - 仿真，观察确认波形正确

        ![0-2](C:\Users\liang\Desktop\OrgLab\图\lab0\0-2.PNG)

      - Tools->Create and Package New IP，一路点击next，封装带源的IP

      - Setting->Synthesis->Mode Options，加入”-mode out_of_context“

      - Run Synthesis

      - 在TCL中断输入命令”write_verilog -mode synth_stub E: /FPGA/ip/MUX2T1_5.v“和”write_edif E:/FPGA/ip/MUX2T1_5.edf“导出verilog和edf文件

      - 新建工程，加入这两个文件，再package new IP，即封装了无源的IP。

        ![0-4](C:\Users\liang\Desktop\OrgLab\图\lab0\0-4.jpg)

        ![0-3](C:\Users\liang\Desktop\OrgLab\图\lab0\0-3.PNG)

  - 多路控制器LED

    - 如以下原理图，设计muxctrl：

      ![0-5](C:\Users\liang\Desktop\OrgLab\图\lab0\0-5.PNG)

    - 添加约束后，Write Bitstream上板验证，发现拨动不同开关，可以使得不同的LED亮起：

      ![IMG_3846](C:\Users\liang\Desktop\OrgLab\图\lab0\IMG_3846.JPG)

      ![IMG_3845](C:\Users\liang\Desktop\OrgLab\图\lab0\IMG_3845.JPG)

  - 利用VIVADO完成存储器ROM、RAM的生成并完成其存储内容的初始化

    - 在搜索栏中搜索memory generator

    - Distributed Memory Generator为异步，即ROM

    - Block Memory Generator为同步，即RAM

    - 加入后，双击模块，设置类型、位宽和深度

      ![rom](C:\Users\liang\Desktop\rom.png)

      ![ram](C:\Users\liang\Desktop\ram.png)

    - 用.coe文件进行初始化

      

- 心得体会

  ​		本次实验在带我们重温了VIVADO的使用步骤、逻辑模块的基本概念和工作方式的同时，手把手叫我们调用、生成了之后的实验要用到的重要模块。其中包括ROM、RAM、MUX等等。

  ​		本次简单虽然难度较低，但作为热身实验是非常必要的。万丈高楼平地起，做好这个实验，打好基础，对之后实验的进行是大有裨益的。





##### 实验1：ALU、Regs和有限状态机



- 实验目的

  - **复习寄存器传输控制技术**

  - **掌握CPU的核心组成：数据通路与控制器**

  - **设计数据通路的功能部件**

  - **进一步了解计算机系统的基本结构**

  - **熟练掌握IP核的使用方法**

  - **复习有限状态机的基本概念**

  - **掌握有限状态机的两种模型**

  - **设计有限状态机解决实际问题**

    

- 实验设备

  - Intel Core i7、32GRAM计算机，Windows10家庭版操作系统
  - Sword4.0开发板

  - VIVADO 2020开发工具



- 实验原理和实验内容

  - ALU的设计

    因为我用的是VIVADO2020，导致助教给的IP与我的开发软件不兼容，综合时会发生问题，所以我的ALU用代码而不是原理图进行实现

    ```verilog
    `timescale 1ns / 1ps
    module alu(
    input wire [31:0] A,B,
    input wire [3:0] ALU_operation,
    output reg [31:0] res,
    output reg zero
        );
        always@(*) begin
            case(ALU_operation)
                4'b0000:begin
                res = A&B; end
                4'b0001:begin
                res= A|B; end
                4'b0010:begin
                res=A+B; end
                4'b0011:begin
                res=A^B;end
                4'b0100:begin
                res=A << B;end
                4'b0101:begin
                res=A >> B; end
                4'b0110:begin
                res=A-B;end
                4'b0111:begin
                res= $signed(A) < $signed(B);end
                4'b1000: begin
                res= A < B;
                end
                default: res=31'bx;
                endcase
                zero = (res==0)?1:0;
              end
    endmodule
    ```

  - Register File实现

    ```VERILOG
    `timescale 1ns / 1ps
    module Regs(    input clk,
    				input rst,
    				input [4:0] Rs1_addr, 
    				input [4:0] Rs2_addr, 
    				input [4:0] Wt_addr, 
    				input [31:0]Wt_data, 
    				input RegWrite, 
    				output [31:0] Rs1_data, 
    				output [31:0] Rs2_data
        );
        reg[31:0] register[1:31];
            integer i;
            
                assign Rs1_data=(Rs1_addr==0)?0:register[Rs1_addr];
                assign Rs2_data=(Rs2_addr==0)?0:register[Rs2_addr];
                
                always@(posedge clk or posedge rst)
                    begin if(rst==1) for (i=1;i<32;i=i+1)  register[i]<=0;
                        else if ((Wt_addr!=0)&&(RegWrite==1)) register[Wt_addr]<=Wt_data;
                       end
    endmodule
    ```

    - 进行仿真验证

      ```VERILOG
      `timescale 1ns / 1ps
      module Regs_tb;
                      reg clk;
      				reg rst;
      				reg [4:0] Rs1_addr; 
      				reg [4:0] Rs2_addr; 
      				reg [4:0] Wt_addr; 
      				reg [31:0]Wt_data; 
      				reg RegWrite; 
      				wire [31:0] Rs1_data; 
      				wire [31:0] Rs2_data;
      Regs Regs_U(
            .clk(clk),
            .rst(rst),
            .Rs1_addr(Rs1_addr),
            .Rs2_addr(Rs2_addr),
            .Wt_addr(Wt_addr),
            .Wt_data(Wt_data),
            .RegWrite(RegWrite),
            .Rs1_data(Rs1_data),
            .Rs2_data(Rs2_data)
      );
      
      always #10 clk = ~clk;
      
      initial begin
           clk = 0;
           rst = 1;
           RegWrite = 0;
           Wt_data = 0;
           Wt_addr = 0;
           Rs1_addr = 0;
           Rs2_addr = 0;
           #100
           rst = 0;
           RegWrite = 1;
           Wt_addr = 5'b00101;
           Wt_data = 32'ha5a5a5a5;
           #50
           Wt_addr = 5'b01010;
           Wt_data = 32'h5a5a5a5a;
           #50
           RegWrite = 0;
           Rs1_addr = 5'b00101;
           Rs2_addr = 5'b01010;
          
          #100 $stop();
      
      end
      
      endmodule
      
      ```

      ![1-1](C:\Users\liang\Desktop\OrgLab\图\lab0\1-1.PNG)

      - 封装时注意两点：
        - rst添加parameter：POLARITY，value设为ACTIVE_HIGH
        - clk添加parameter:   ASSOCIATED_BUSIF，value设为clk

  - 有限状态机seq_moore的设计

    ```VERILOG
    //1110010
    `timescale 10ns/1ns
    
    module seq(
        clk,
    	reset,
    	in,
    	out
    );
    
     input clk;
     input reset;
     input in;
     
     output out;
     //define state
     parameter [2:0] S0 = 3'b000,
     S1=3'b001,
     S2=3'b010,
     S3=3'b011,
     S4=3'b100,
     S5=3'b101,
     S6=3'b110,
     S7=3'b111;
     
     
     //internal variable
     reg [2:0] curr_state;
     reg [2:0] next_state;
     wire out;
     
     //first segment:state transfer
     always @(posedge clk or negedge reset)
        begin
            if(!reset)
                curr_state<=S0;
            else
                curr_state<= next_state;
         end
     //second segment:transfer condition
     always @(curr_state or in)
        begin
            case(curr_state)
                S0: begin
                        if(in==0) next_state=S0;
                        else next_state=S1;
                    end
                S1: begin
                        if(in==0) next_state=S0;
                        else next_state=S2;
                    end
                S2: begin
                        if(in==0) next_state=S0;
                        else next_state=S3;
                    end
                S3: begin
                        if(in==0) next_state=S4;
                        else next_state=S3;
                    end
                S4: begin
                        if(in==0) next_state=S5;
                        else next_state=S1;
                    end
                S5: begin
                        if(in==0) next_state=S0;
                        else next_state=S6;
                     end
                S6: begin
                        if(in==0) next_state=S7;
                        else next_state=S2;
                     end
                S7: begin
                        if(in==0) next_state=S0;
                        else next_state=S1;
                    end
                default: next_state=S0;
            endcase
        end
     //three segment: state output
     //moore type fsm
     assign out=(curr_state== S7)?1:0;
    endmodule
    	
    ```

    ![1-2](C:\Users\liang\Desktop\OrgLab\图\lab0\1-2.PNG)

    - 仿真验证：

      ```VERILOG
      `timescale 10ns/1ns
      module tb_seq();
           reg clk;
      	 reg reset;
      	 reg in;
      	 reg[7:0] data;
      	 
      	 wire out;
      	 reg i;
      	 
       always #20 clk = ~clk;
       
       initial
           begin
      	     clk = 0;
      		 reset = 0;
      		 #20 reset = 1;
      	end
      	
       //011100101
       initial
           begin
      	     in = 0;
      		 #30
      		 in = 1;
      		 #40
      		 in = 1;
      		 #40
      		 in = 1;
      		 #40
      		 in = 0;
      		 #40
      		 in = 0;
      		 #40
      		 in = 1;
      		 #40
      		 in = 0;
      		 #40
      		 in = 1;
      		 #40
      		 $finish;
      		 end
      		
      /*
       initial
            begin
      	     $readmemh("data.txt",data);
      		 for(i=0;i<8;i=i+1)
      		     begin
      			     #40
      				 $display("data=%d",data[i]);
      			 end
      		 #200
      		 $finish;
          end
      */
       seq seq_u1(
           .clk(clk),
      	 .reset(reset),
      	 .in(in),
      	 .out(out)
      	);
      endmodule
      ```

      ​	![1-3](C:\Users\liang\Desktop\OrgLab\图\lab0\1-3.PNG)



- 思考题

  - **如何给ALU增加溢出功能**

    答：对于有符号数加法, 只需要看A、B以及res的最高位，即符号位以及次高位有没有向最高位进位。如果A、B的符号位不同，则没有溢出的可能. 如果A, B符号位相同, 则用res的符号位去和A的符号位做xor, 结果再和次高位向最高位的进位做or, 结果为1则溢出, 为0则不溢出. 对于无符号数, 则直接判断最高位有没有向前进位即可.

  - **分析逻辑Register Files设计**

    - 做了哪些优化?

      答: 将write改为了时钟驱动. read仍为组合逻辑

    - 逻辑reg file直接使用会有哪些问题?

      答: 逻辑reg file位异步,可能出现集成到SOC中与RAM或CPU不同步的问题.



- 心得体会

  ​		通过这次的实验, 我对时序电路和组合电路有了更深刻的理解．特别注意，我们在本次实验中设计的状态机是由时钟驱动的，理解时钟驱动的状态机对今后实现cache大有裨益. 同时, 注意regfile读异步写同步的特点, 理解好这点也有益于将来解决CPU, Regfile和RAM的同步问题.





##### 实验2: SOC集成



- 实验目的
  - **初步了解GPIO接口与设备**
  - **了解计算机系统的基本结构**
  - **了解计算机各组成部分的关系**
  - **了解并掌握IP核的使用方法**
  - **了解SOC系统并用IP核实现简单的SOC系统**



- 实验设备
  - Intel Core i7、32GRAM计算机，Windows10家庭版操作系统
  - Sword4.0开发板
  - VIVADO 2020开发工具



- 实验目标和任务
  - 目标: 熟悉CPU、外设接口和基本功能模块、存储器以及总线各个IP子模块的功能，了解各个IP之间的联系和SOC系统的基本概念
  - 任务: 通过第三方IP和已有IP模块建立CPU测试环境（SOC系统的集成实现）------采用Block Design模块化方式实现，完成由按键消抖、时钟分频、8通道选择、数码管驱动、LED驱动、VGA液晶驱动以及存储ROM、RAM等模块构建的实验平台



- 实验原理和实验内容

  - 按照原理图连接各个模块, 实现SOC

    ![2-1](C:\Users\liang\Desktop\2-1.png)

  - 了解11个子模块

    ![2-2](C:\Users\liang\Desktop\OrgLab\图\lab0\2-2.PNG)

  - 核心模块介绍
    - CPU: RISC体系结构, 支持六种指令类型, 同时支持中断.
    - RAM: 存数据, 每次上电刷新, 注意RAM的时钟比CPU时钟晚半个周期
    - VGA: 负责VGA显示, 注意用之前要先将"font_8x16.mem"和"vga_debugger.mem"文件放到指定路径(即D盘), 将模块综合, 封装. 再进行使用.



- 上板验证

  ![2-4](C:\Users\liang\Desktop\2-4.png)

  ![IMG_5677](C:\Users\liang\Desktop\OrgLab\图\lab4-4\IMG_5677.JPG)

  可以看到指令能正常执行, VGA和七段数码管都可以正常显示, 本实验任务完成



- 心得体会

  ​		从原理上讲, 本实验是所有实验中最为简单的一个, 只需要看图连线就好了. 但实际上,这个实验的工作量还是很大的, 工作量大主要是因为模块多, 模块之间关系复杂, 导致连线繁杂. 快速完成这个实验的关键是先梳理清楚各个模块的关系, 比如CPU的输出信号一定要和输出设备七段数码管和VGA想连, CPU与RAM之间做交互的数据要先经过MIO_BUS,几个重要数据都要连在Multi_8CH32模块的data端口上等等. 

  <img src="C:\Users\liang\Desktop\mio.png" alt="mio" style="zoom:55%;" />		![multi](C:\Users\liang\Desktop\multi.png)

  ​			



##### 实验3:  乘法器, 除法器和浮点数加法器



- 实验目的
  - **复习二进制加减、乘除的基本法则**
  - **掌握补码的基本原理和作用**
  - **了解浮点数的表示方法及加法运算法则**
  - **进一步了解计算机系统的复杂运算操作**



- 实验设备

  - Intel Core i7、32GRAM计算机，Windows10家庭版操作系统
  - Sword4.0开发板
  - VIVADO 2020开发工具

  

- 实验原理和实验内容

  - 乘法器

    ![mul](C:\Users\liang\Desktop\mul.png)

    ```verilog
    `timescale 1ns / 1ps
    module mul32(
      input clk,
      input rst,
      input [31:0] multiplicand,
      input [31:0] multiplier,
      input start,
      output [63:0] product,
      output finish
        );
        //确定乘法是否正在进行
        reg mult_valid;
        always @ (posedge clk)
        begin
            if(!start || finish )
            begin
                mult_valid <= 1'b0;
            end
            else
            begin
                mult_valid <= 1'b1;
            end
        end
        //op1左移
        reg [31:0] op1;
        always @ (posedge clk)
        begin
            if(mult_valid)
            begin
                op1 <= {op1[30:0],1'b0};
            end
            else if(start)
            begin
                op1 <= multiplicand;
            end
        end
        //op2右移
        reg [31:0] op2;
        always @ (posedge clk)
        begin
            if(mult_valid)
            begin
                op2 <= {1'b0,op2[31:1]};
            end
            else if(start)
            begin
                op2 <= multiplier;
            end
        end
        wire [63:0] partial_product;
        assign partial_product = op2[0]?op1:64'd0;
        //累加
        reg [63:0] product_tmp;
        always @ (posedge clk)
        begin
            if(mult_valid)
            begin
                product_tmp <= product_tmp + partial_product;
            end
            else if(start) 
            begin
                product_tmp=64'd0;
            end
         end
         //输出信号
         assign product = product_tmp;
         assign finish =  mult_valid && (op2==32'd0);
    endmodule
    ```

    - 仿真验证

      ```verilog
      `timescale 1ns / 1ps
      module tb();
          reg clk;
          reg rst;
          reg[31:0] multiplicand;
          reg[31:0] multiplier;
          reg start;
          wire[63:0] product;
          wire finish;
          initial begin
          clk = 0;
          rst = 1;
          multiplicand = 0;
          multiplier   = 0;
          start        = 0;
          #100
          rst = 0;
          start = 1;
          multiplicand = 32'd2;
          multiplier   = 32'd3;
          #350
          start = 0;
          #350
          start = 1;
          multiplicand = 32'd10;
          multiplier   = 32'd8;
          #350
          start = 0;
          #350
          start = 1;
          multiplicand = 32'd9;
          multiplier   = 32'd9;
          #350
          start = 0;
          #350
          start = 1;
          multiplicand = 32'd50;
          multiplier   = 32'd6;
          #350
          start = 0;
          #350
          start = 1;
          multiplicand = 32'd6;
          multiplier   = 32'd60;
          #350
          start = 0;
          #4000 $finish();
          end
          
          always #5 clk = ~clk;
          
          mul32 mul32_u(
          clk,rst,multiplicand,multiplier,start,product,finish
          );
      endmodule
      ```

      查看波形可以看到结果符合预期:

      **mul(2,3):**

      ![3-1](C:\Users\liang\Desktop\OrgLab\图\lab0\3-1.PNG)

      **mul(9,9):**

      ![3-2](C:\Users\liang\Desktop\OrgLab\图\lab0\3-2.PNG)

      **mul(50,6):**

      ![3-3](C:\Users\liang\Desktop\OrgLab\图\lab0\3-3.PNG)

  - 除法器:

    ![div](C:\Users\liang\Desktop\div.png)

    ```VERILOG
    `timescale 1ns / 1ps
    module div32(
            input    clk,
    		input    rst,
    		
            input    start,
            input    [31:0] dividend, 
            input    [31:0] divisor,
    		
            output    finish,
            output    [31:0] quotient,
            output    [31:0] remainder
            ); 
        //确认除法正在进行
        reg div_valid;
        always @ (posedge clk)
        begin
            if(!start||finish)
            begin
                div_valid <=1'b0;
            end
            else
            begin
                div_valid <= 1'b1;
            end
        end
        //计算
        reg [5:0] cnt;
        reg [63:0] Remainder;
        wire [32:0] leftHalf;
        wire [32:0] Divisor;
        wire [32:0] diff;
        assign Divisor={1'b0,divisor[31:0]};
        assign leftHalf={1'b0,Remainder[63:32]};
        assign diff=leftHalf-Divisor;
    	always @ (posedge clk)
    	begin
    	   if(div_valid)
    	   begin
    	   //更新循环次数
    	   cnt <= cnt+1;
    	   //已经循环32次，余数右移
    	       if(diff[32])
    	       //商左移补0
    	       begin
    	           Remainder = {Remainder[62:0],1'b0};
    	           if(cnt==6'd31)
    	           Remainder = {1'b0,Remainder[63:33],Remainder[31:0]};
    	       end
    	       else
    	       //商左移补1，余=余-除
    	       begin
    	           Remainder = {diff[31:0],Remainder[31:0] }; 
    	           Remainder = {Remainder[62:0],1'b1};
    	           if(cnt==6'd31)
    	           Remainder = {1'b0,Remainder[63:33],Remainder[31:0]};
    	       end
    	   end
    	   //初始化
    	   else if(start)
    	   begin
    	       Remainder <= {31'd0,dividend[31:0],1'b0};
    	       cnt <= 6'd0;
    	    end
    	end	
    	//输出信号
        assign remainder = Remainder[63:32];
        assign quotient = Remainder[31:0];
        assign finish = div_valid && (cnt==6'd32);
    	endmodule
    ```

    - 仿真验证

      ```VERILOG
      `timescale 1ns / 1ps
      module div32_tb();
            reg clk;
            reg rst;
            reg [31:0] dividend;
            reg [31:0] divisor;
            reg start;
            
            wire [31:0] quotient;
            wire [31:0] remainder;
            wire finish;
            div32   u_div(
               .clk(clk),
               .rst(rst),
               .dividend(dividend),
               .divisor(divisor),
               .start(start),
               .quotient(quotient),
               .remainder(remainder),
               .finish(finish)
            );
            always #5 clk = ~clk;
            
            initial begin
             clk =0;
             rst = 1;
             start = 0;
             #10
             rst = 0;
             start = 1;
                 dividend = 32'd8;
                 divisor  = 32'd4;
                 #335
                 dividend = 32'd100;  
                 divisor  = 32'd10;   
                 #335     
                 dividend = 32'd9;
                 divisor  = 32'd4; 
                 #340            
                 dividend = 32'd100; 
                 divisor  = 32'd99;  
                 #350 $stop();   
            
            end
      endmodule
      ```

      **div(8,4):**

      ![3-4](C:\Users\liang\Desktop\OrgLab\图\lab0\3-4.PNG)

      **div(9,4):**

      ![3-5](C:\Users\liang\Desktop\OrgLab\图\lab0\3-5.PNG)

      **div(100,99):**

      ![3-6](C:\Users\liang\Desktop\OrgLab\图\lab0\3-6.PNG)

  - 浮点数加法器

    ```verilog
    module float_add(
    	input clk, 
    	input rst,
    	input [31:0] A,
    	input [31:0] B,
    	input [1:0] c,      // 00 +, 01 -, 10 *, 11 /
    	input en,			// en = 1, begin
    	output reg [31:0] result,
    	output fin		// fin = 1 when finish
        );
    	 
    
       reg[25:0] xm, ym, zm;  //尾数部分用26位：1位符号+2位进位标志+23位尾数
    
       reg[7:0]  xe, ye, ze;  //指数部分8位：
    
       reg[2:0] state; //操作状态
    
       parameter start=3'b000,zerock=3'b001,exequal=3'b010,addm=3'b011,infifl=3'b100,over =3'b110;           
    
       assign fin = (state == over) ? 1 : 0;        
    
       always@(posedge fin) //如果执行结束
       begin
          if(en)
            result <= {zm[25],ze[7:0],zm[22:0]};  // 将加法结果合成32位浮点，其中zm[25]为符号位
       end                                 
    
       always@(posedge clk)                //状态机：start->zerock->exequal->addm->infifl->over
            begin 
                case(state)
    start:        //前端处理，分离尾数和指数，同时还原尾数
      begin 
    xe <= A[30:23];//ix指数（8位）
    xm <= {A[31],1'b0,1'b1,A[22:0]};//ix尾数=符号位+01+22位尾数
    ye <= B[30:23];//iy指数
    ym <= {B[31],1'b0,1'b1,B[22:0]};//iy尾数
    state <= zerock;//下一状态
       end
    zerock: 
       begin 
    if(A == 0)//如果ix=0，结果为oz=iy
    begin   
       {ze, zm} <= {ye, ym};
       state <= over;//结束态
    end
    else
    if(B == 0)  //如果iy=0，结果为oz=ix
    begin
       {ze, zm} <= {xe, xm};
        state <= over;
    end
    else
    state <= exequal;
    end
    
    exequal:           //指数处理，使得指数相等
       begin 
     if(xe == ye)//如果指数已经相等了，则直接相加
    state <= addm;  //进入加状态
     else 
    if(xe > ye)
     begin
    ye <= ye + 1;     //iy的指数加一      
    ym[24:0] <= {1'b0, ym[24:1]}; //iy尾数右移一位?
    if(ym == 0)  //如果尾数ym为0，继续移位也还是0，?
    begin
    zm <= xm;
    ze <= xe;
    state <= over;
    end
    else
     state <= exequal;//继续移指数?
     end
    else      //xe
     begin
    xe <= xe + 1;   //ix的指数加一               
    xm[24:0] <= {1'b0,xm[24:1]};  //ix尾数右移一位?
    if(xm == 0)   //如果尾数xm为0，继续移位也还是0，
     begin
    zm <= ym;
    ze <= ye;
    state <= over;
     end
    else
    state <= exequal;//继续移指数?
      end
        end
    
    addm:        //带符号位和保留进位的尾数相加
    
      begin 
    
    if ((xm[25]^ym[25])==0) //第25位尾数相同（同号数相加）
    
      begin
    
          zm[25] <= xm[25];
    
          zm[24:0] <= xm[24:0]+ym[24:0]; //尾数相加
    
      end
    
    else                   //异号数相加实际做尾数减法
    
       if(xm[24:0]>ym[24:0])  //xm>ym,
    
          begin
    
              zm[25] <= xm[25]; 
    
              zm[24:0] <=xm[24:0]-ym[24:0];  //尾数相减?
    
              end
    
           else             //xm
    
              begin
    
              zm[25] <= ym[25];
    
              zm[24:0] <=ym[24:0]-xm[24:0];           
    
              end    
    
     ze <= xe;
    
     state <= infifl;
    
      end
    
    infifl:                   //尾数规格化处理
    
      begin 
    
    if(zm[24]==1)    //和尾数最高位为1
    
       begin
    
         zm[24:0] <= {1'b0,zm[24:1]};     //和尾数右移一位，即小数点左移一位?
    
         ze <= ze + 1;   //和指数增加一
    
         state <= over;  
    
       end
    
    else
    
    if(zm[23]==0)   //和尾数的第23位为0
    
     begin
    
               zm[24:0] <= {zm[23:0],1'b0};  //和尾数左移一位，即小数点右移一位?
    
               ze <= ze - 1;  //和指数减少一  
    
               state <= infifl;    //继续执行尾数规格化状态
    
             end
    
           else
    
               state <= over;
    
     end
    
     over:
    
    begin 
    
          state<= start; //回到初始状态 
    
    end
    
     default:
    
    begin
    
         state<= start;
    
    end
    
    endcase
    
     end
    
    endmodule
    ```

    - 仿真验证

      ```verilog
      `timescale 1ns / 1ps
      module tb;
      
      	// Inputs
      	reg clk;
      	reg rst;
      	reg [31:0] A;
      	reg [31:0] B;
      	reg [1:0] c;
      	reg en;
      
      	// Outputs
      	wire [31:0] result;
      	wire fin;
      
      
      	// Instantiate the Unit Under Test (UUT)
      	float_add add (
      		.clk(clk), 
      		.rst(rst), 
      		.A(A), 
      		.B(B), 
      		.c(c), 
      		.en(en), 
      		.result(result), 
      		.fin(fin)
      	);
      	
      	always #5 clk = ~clk;
      	
      	initial begin
      		// Initialize Inputs
      		clk = 0;
      		rst = 1;
      		A = 32'hc0000000; 
              B = 32'hc0000000; 
              c = 2'b00;
              en = 0;
      		#10;
      		rst = 0; 
      		A = 32'hc0a00000; //-5.0
      		B = 32'hc0900000; //-4.5
      		c = 2'b00;        // +
      		en = 1;           // c1180000 (-9.5)
      		
      		#80;		
      		A = 32'h40a00000; //+5.0
      		B = 32'h40900000; //+4.5
      		en = 1;           //41180000 (+9.5)
      		
      		#180;
      		
              en = 0;            
      		$stop();
      	end
      endmodule
      ```

      **add(-5.0, -4.5):**
      ![3-7](C:\Users\liang\Desktop\OrgLab\图\lab0\3-7.PNG)

      **add(5.0, 4.5):**

      ![3-8](C:\Users\liang\Desktop\OrgLab\图\lab0\3-8.PNG)



- 心得体会

  ​		因为之前用C语言, Java等高级语言都写过类似的项目, 于是做这个实验的时候总想着写for循环, 而写for循环恰恰是写verilog的一大忌讳. 通过这个实验, 我的思维发生了转变, 遇到在电路中, 要用循环或递归解决的问题, 第一想法不应该是写for循环 , 而是使用状态机. 以clk作为计数器, 每拍改变状态, 达到和for循环相同的效果.



- 写在最后

  ​		因为学期初诸事繁杂, 这份报告是期末补交. 在完成这份报告前, 我已经做完了本学期所有的课程实验, 站在更高的角度温习, 梳理之前做过的实验, 不由得感叹计算机组成实验整体布局的精妙, 环环相扣, 层层递进.

  ​		虽然这份报告无奈迟交, 但我认真完成了所有的基础实验和补充实验, 希望分数加加减减, 可以把晚交扣的分补回来! 希望老师手下留情...

  ​		老师辛苦了! 感谢老师的批阅!

  