TimeQuest Timing Analyzer report for MDT90P01
Mon May 21 15:39:59 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'c0'
 12. Slow Model Hold: 'c0'
 13. Slow Model Minimum Pulse Width: 'c0'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'c0'
 22. Fast Model Hold: 'c0'
 23. Fast Model Minimum Pulse Width: 'c0'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MDT90P01                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; c0         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { c0 }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 149.7 MHz ; 149.7 MHz       ; c0         ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; c0    ; -3.693 ; -446.249      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; c0    ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; c0    ; -1.631 ; -195.929              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'c0'                                                                                                                                                        ;
+--------+-----------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.693 ; Instruction_Decoder:dec_inst|reg_addr[1]      ; RAM_Memory:ram_inst|reg_read_data[0]           ; c0           ; c0          ; 1.000        ; -0.006     ; 4.725      ;
; -3.650 ; Instruction_Decoder:dec_inst|reg_addr[0]      ; RAM_Memory:ram_inst|reg_read_data[2]           ; c0           ; c0          ; 1.000        ; -0.001     ; 4.687      ;
; -3.611 ; Instruction_Decoder:dec_inst|reg_addr[0]      ; RAM_Memory:ram_inst|reg_read_data[3]           ; c0           ; c0          ; 1.000        ; -0.006     ; 4.643      ;
; -3.577 ; Instruction_Decoder:dec_inst|reg_addr[0]      ; RAM_Memory:ram_inst|reg_read_data[0]           ; c0           ; c0          ; 1.000        ; -0.006     ; 4.609      ;
; -3.554 ; Instruction_Memory:instr_inst|instruction[8]  ; Instruction_Decoder:dec_inst|reg_addr[1]       ; c0           ; c0          ; 1.000        ; 0.005      ; 4.597      ;
; -3.546 ; RAM_Memory:ram_inst|reg_array[9][0]           ; RAM_Memory:ram_inst|reg_read_data[0]           ; c0           ; c0          ; 1.000        ; 0.010      ; 4.594      ;
; -3.522 ; RAM_Memory:ram_inst|reg_array[14][2]          ; RAM_Memory:ram_inst|reg_read_data[2]           ; c0           ; c0          ; 1.000        ; 0.000      ; 4.560      ;
; -3.515 ; Instruction_Memory:instr_inst|instruction[8]  ; Instruction_Decoder:dec_inst|reg_addr[2]       ; c0           ; c0          ; 1.000        ; 0.005      ; 4.558      ;
; -3.495 ; Instruction_Decoder:dec_inst|reg_addr[1]      ; RAM_Memory:ram_inst|reg_read_data[2]           ; c0           ; c0          ; 1.000        ; -0.001     ; 4.532      ;
; -3.477 ; RAM_Memory:ram_inst|reg_array[12][2]          ; RAM_Memory:ram_inst|reg_read_data[2]           ; c0           ; c0          ; 1.000        ; 0.000      ; 4.515      ;
; -3.474 ; RAM_Memory:ram_inst|reg_read_data[0]          ; W_Reg:wreg_inst|z_int                          ; c0           ; c0          ; 1.000        ; 0.010      ; 4.522      ;
; -3.459 ; RAM_Memory:ram_inst|reg_array[10][2]          ; RAM_Memory:ram_inst|reg_read_data[2]           ; c0           ; c0          ; 1.000        ; 0.000      ; 4.497      ;
; -3.455 ; Instruction_Decoder:dec_inst|reg_addr[1]      ; RAM_Memory:ram_inst|reg_read_data[3]           ; c0           ; c0          ; 1.000        ; -0.006     ; 4.487      ;
; -3.453 ; Instruction_Decoder:dec_inst|reg_addr[2]      ; RAM_Memory:ram_inst|reg_read_data[2]           ; c0           ; c0          ; 1.000        ; -0.001     ; 4.490      ;
; -3.438 ; Instruction_Decoder:dec_inst|is_add           ; W_Reg:wreg_inst|reg_write_data[2]              ; c0           ; c0          ; 1.000        ; 0.004      ; 4.480      ;
; -3.429 ; RAM_Memory:ram_inst|reg_array[5][3]           ; RAM_Memory:ram_inst|reg_read_data[3]           ; c0           ; c0          ; 1.000        ; 0.009      ; 4.476      ;
; -3.428 ; Instruction_Memory:instr_inst|instruction[8]  ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.471      ;
; -3.428 ; Instruction_Memory:instr_inst|instruction[8]  ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.471      ;
; -3.427 ; Instruction_Memory:instr_inst|instruction[8]  ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.470      ;
; -3.424 ; Instruction_Memory:instr_inst|instruction[8]  ; Instruction_Decoder:dec_inst|jump_addr[3]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.467      ;
; -3.424 ; Instruction_Memory:instr_inst|instruction[8]  ; Instruction_Decoder:dec_inst|jump_addr[7]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.467      ;
; -3.423 ; Instruction_Memory:instr_inst|instruction[8]  ; Instruction_Decoder:dec_inst|jump_addr[6]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.466      ;
; -3.422 ; Instruction_Memory:instr_inst|instruction[8]  ; Instruction_Decoder:dec_inst|jump_addr[5]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.465      ;
; -3.414 ; Instruction_Memory:instr_inst|instruction[10] ; Instruction_Decoder:dec_inst|reg_addr[1]       ; c0           ; c0          ; 1.000        ; 0.005      ; 4.457      ;
; -3.392 ; RAM_Memory:ram_inst|reg_array[4][3]           ; RAM_Memory:ram_inst|reg_read_data[3]           ; c0           ; c0          ; 1.000        ; 0.009      ; 4.439      ;
; -3.390 ; Instruction_Decoder:dec_inst|immediate[0]     ; W_Reg:wreg_inst|z_int                          ; c0           ; c0          ; 1.000        ; 0.003      ; 4.431      ;
; -3.382 ; Instruction_Decoder:dec_inst|is_add           ; W_Reg:wreg_inst|reg_write_data[0]              ; c0           ; c0          ; 1.000        ; 0.004      ; 4.424      ;
; -3.380 ; RAM_Memory:ram_inst|reg_read_data[1]          ; W_Reg:wreg_inst|reg_write_data[2]              ; c0           ; c0          ; 1.000        ; 0.011      ; 4.429      ;
; -3.375 ; Instruction_Memory:instr_inst|instruction[10] ; Instruction_Decoder:dec_inst|reg_addr[2]       ; c0           ; c0          ; 1.000        ; 0.005      ; 4.418      ;
; -3.366 ; Instruction_Memory:instr_inst|instruction[6]  ; Instruction_Decoder:dec_inst|reg_addr[1]       ; c0           ; c0          ; 1.000        ; 0.005      ; 4.409      ;
; -3.362 ; RAM_Memory:ram_inst|reg_array[9][2]           ; RAM_Memory:ram_inst|reg_read_data[2]           ; c0           ; c0          ; 1.000        ; 0.000      ; 4.400      ;
; -3.360 ; Instruction_Decoder:dec_inst|reg_addr[1]      ; RAM_Memory:ram_inst|reg_read_data[1]           ; c0           ; c0          ; 1.000        ; -0.006     ; 4.392      ;
; -3.351 ; Instruction_Decoder:dec_inst|read_w           ; W_Reg:wreg_inst|reg_write_data[2]              ; c0           ; c0          ; 1.000        ; 0.004      ; 4.393      ;
; -3.346 ; W_Reg:wreg_inst|w_content[1]                  ; W_Reg:wreg_inst|z_int                          ; c0           ; c0          ; 1.000        ; 0.000      ; 4.384      ;
; -3.333 ; Instruction_Memory:instr_inst|instruction[6]  ; Instruction_Decoder:dec_inst|reg_addr[2]       ; c0           ; c0          ; 1.000        ; 0.005      ; 4.376      ;
; -3.328 ; Instruction_Decoder:dec_inst|write_w          ; W_Reg:wreg_inst|z_int                          ; c0           ; c0          ; 1.000        ; 0.004      ; 4.370      ;
; -3.327 ; Instruction_Decoder:dec_inst|reg_addr[2]      ; RAM_Memory:ram_inst|reg_read_data[0]           ; c0           ; c0          ; 1.000        ; -0.006     ; 4.359      ;
; -3.308 ; Instruction_Decoder:dec_inst|read_w           ; W_Reg:wreg_inst|w_content[1]                   ; c0           ; c0          ; 1.000        ; 0.003      ; 4.349      ;
; -3.308 ; Instruction_Decoder:dec_inst|read_w           ; W_Reg:wreg_inst|w_content[2]                   ; c0           ; c0          ; 1.000        ; 0.003      ; 4.349      ;
; -3.308 ; Instruction_Decoder:dec_inst|read_w           ; W_Reg:wreg_inst|w_content[3]                   ; c0           ; c0          ; 1.000        ; 0.003      ; 4.349      ;
; -3.308 ; Instruction_Decoder:dec_inst|read_w           ; W_Reg:wreg_inst|w_content[0]                   ; c0           ; c0          ; 1.000        ; 0.003      ; 4.349      ;
; -3.307 ; Instruction_Decoder:dec_inst|bit_set          ; RAM_Memory:ram_inst|reg_array[6][1]            ; c0           ; c0          ; 1.000        ; -0.008     ; 4.337      ;
; -3.304 ; Instruction_Decoder:dec_inst|bit_set          ; RAM_Memory:ram_inst|reg_array[15][1]           ; c0           ; c0          ; 1.000        ; -0.008     ; 4.334      ;
; -3.295 ; Instruction_Decoder:dec_inst|read_w           ; W_Reg:wreg_inst|reg_write_data[0]              ; c0           ; c0          ; 1.000        ; 0.004      ; 4.337      ;
; -3.291 ; RAM_Memory:ram_inst|reg_array[2][3]           ; RAM_Memory:ram_inst|reg_read_data[3]           ; c0           ; c0          ; 1.000        ; 0.009      ; 4.338      ;
; -3.288 ; Instruction_Memory:instr_inst|instruction[10] ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.331      ;
; -3.288 ; Instruction_Memory:instr_inst|instruction[10] ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.331      ;
; -3.287 ; Instruction_Memory:instr_inst|instruction[10] ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.330      ;
; -3.284 ; Instruction_Memory:instr_inst|instruction[10] ; Instruction_Decoder:dec_inst|jump_addr[3]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.327      ;
; -3.284 ; Instruction_Memory:instr_inst|instruction[10] ; Instruction_Decoder:dec_inst|jump_addr[7]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.327      ;
; -3.283 ; Instruction_Memory:instr_inst|instruction[10] ; Instruction_Decoder:dec_inst|jump_addr[6]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.326      ;
; -3.282 ; Instruction_Memory:instr_inst|instruction[10] ; Instruction_Decoder:dec_inst|jump_addr[5]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.325      ;
; -3.265 ; RAM_Memory:ram_inst|reg_array[10][3]          ; RAM_Memory:ram_inst|reg_read_data[3]           ; c0           ; c0          ; 1.000        ; 0.009      ; 4.312      ;
; -3.265 ; RAM_Memory:ram_inst|reg_array[8][2]           ; RAM_Memory:ram_inst|reg_read_data[2]           ; c0           ; c0          ; 1.000        ; 0.000      ; 4.303      ;
; -3.261 ; RAM_Memory:ram_inst|reg_read_data[1]          ; W_Reg:wreg_inst|z_int                          ; c0           ; c0          ; 1.000        ; 0.010      ; 4.309      ;
; -3.260 ; RAM_Memory:ram_inst|reg_array[13][2]          ; RAM_Memory:ram_inst|reg_read_data[2]           ; c0           ; c0          ; 1.000        ; 0.000      ; 4.298      ;
; -3.259 ; RAM_Memory:ram_inst|reg_array[8][3]           ; RAM_Memory:ram_inst|reg_read_data[3]           ; c0           ; c0          ; 1.000        ; 0.009      ; 4.306      ;
; -3.245 ; Instruction_Decoder:dec_inst|reg_addr[3]      ; RAM_Memory:ram_inst|reg_read_data[3]           ; c0           ; c0          ; 1.000        ; -0.007     ; 4.276      ;
; -3.212 ; RAM_Memory:ram_inst|reg_array[8][0]           ; RAM_Memory:ram_inst|reg_read_data[0]           ; c0           ; c0          ; 1.000        ; 0.010      ; 4.260      ;
; -3.207 ; RAM_Memory:ram_inst|reg_array[14][0]          ; RAM_Memory:ram_inst|reg_read_data[0]           ; c0           ; c0          ; 1.000        ; 0.010      ; 4.255      ;
; -3.201 ; RAM_Memory:ram_inst|reg_read_data[2]          ; W_Reg:wreg_inst|z_int                          ; c0           ; c0          ; 1.000        ; 0.005      ; 4.244      ;
; -3.195 ; Instruction_Decoder:dec_inst|reg_addr[3]      ; RAM_Memory:ram_inst|reg_array[14][2]           ; c0           ; c0          ; 1.000        ; -0.002     ; 4.231      ;
; -3.192 ; RAM_Memory:ram_inst|reg_read_data[2]          ; W_Reg:wreg_inst|reg_write_data[3]              ; c0           ; c0          ; 1.000        ; 0.006      ; 4.236      ;
; -3.185 ; RAM_Memory:ram_inst|reg_read_data[0]          ; W_Reg:wreg_inst|reg_write_data[2]              ; c0           ; c0          ; 1.000        ; 0.011      ; 4.234      ;
; -3.173 ; Instruction_Decoder:dec_inst|reg_addr[3]      ; RAM_Memory:ram_inst|reg_array[6][3]            ; c0           ; c0          ; 1.000        ; -0.016     ; 4.195      ;
; -3.170 ; Instruction_Decoder:dec_inst|reg_addr[3]      ; RAM_Memory:ram_inst|reg_array[4][2]            ; c0           ; c0          ; 1.000        ; -0.002     ; 4.206      ;
; -3.168 ; Instruction_Memory:instr_inst|instruction[1]  ; Instruction_Decoder:dec_inst|reg_addr[1]       ; c0           ; c0          ; 1.000        ; 0.005      ; 4.211      ;
; -3.165 ; RAM_Memory:ram_inst|reg_array[12][0]          ; RAM_Memory:ram_inst|reg_read_data[0]           ; c0           ; c0          ; 1.000        ; 0.010      ; 4.213      ;
; -3.163 ; Instruction_Decoder:dec_inst|reg_addr[1]      ; RAM_Memory:ram_inst|reg_array[7][3]            ; c0           ; c0          ; 1.000        ; -0.015     ; 4.186      ;
; -3.160 ; Instruction_Decoder:dec_inst|is_and           ; W_Reg:wreg_inst|w_content[1]                   ; c0           ; c0          ; 1.000        ; 0.004      ; 4.202      ;
; -3.156 ; W_Reg:wreg_inst|w_content[0]                  ; W_Reg:wreg_inst|z_int                          ; c0           ; c0          ; 1.000        ; 0.000      ; 4.194      ;
; -3.149 ; Instruction_Decoder:dec_inst|bit_set          ; RAM_Memory:ram_inst|reg_array[5][1]            ; c0           ; c0          ; 1.000        ; -0.007     ; 4.180      ;
; -3.148 ; Instruction_Decoder:dec_inst|bit_set          ; RAM_Memory:ram_inst|reg_array[4][1]            ; c0           ; c0          ; 1.000        ; -0.007     ; 4.179      ;
; -3.148 ; Instruction_Decoder:dec_inst|bit_set          ; RAM_Memory:ram_inst|reg_array[2][1]            ; c0           ; c0          ; 1.000        ; -0.007     ; 4.179      ;
; -3.147 ; Instruction_Decoder:dec_inst|bit_set          ; RAM_Memory:ram_inst|reg_array[1][1]            ; c0           ; c0          ; 1.000        ; -0.007     ; 4.178      ;
; -3.147 ; RAM_Memory:ram_inst|reg_array[4][2]           ; RAM_Memory:ram_inst|reg_read_data[2]           ; c0           ; c0          ; 1.000        ; 0.000      ; 4.185      ;
; -3.146 ; Instruction_Decoder:dec_inst|bit_set          ; RAM_Memory:ram_inst|reg_array[9][1]            ; c0           ; c0          ; 1.000        ; -0.007     ; 4.177      ;
; -3.144 ; Instruction_Decoder:dec_inst|bit_set          ; RAM_Memory:ram_inst|reg_array[0][1]            ; c0           ; c0          ; 1.000        ; -0.007     ; 4.175      ;
; -3.143 ; Instruction_Decoder:dec_inst|reg_addr[1]      ; RAM_Memory:ram_inst|reg_array[0][3]            ; c0           ; c0          ; 1.000        ; -0.015     ; 4.166      ;
; -3.142 ; Instruction_Decoder:dec_inst|bit_set          ; RAM_Memory:ram_inst|reg_array[8][1]            ; c0           ; c0          ; 1.000        ; -0.007     ; 4.173      ;
; -3.142 ; Instruction_Decoder:dec_inst|bit_set          ; RAM_Memory:ram_inst|reg_array[11][1]           ; c0           ; c0          ; 1.000        ; -0.007     ; 4.173      ;
; -3.139 ; Instruction_Decoder:dec_inst|bit_set          ; RAM_Memory:ram_inst|reg_array[10][1]           ; c0           ; c0          ; 1.000        ; -0.007     ; 4.170      ;
; -3.139 ; Instruction_Decoder:dec_inst|bit_set          ; RAM_Memory:ram_inst|reg_array[12][1]           ; c0           ; c0          ; 1.000        ; -0.007     ; 4.170      ;
; -3.137 ; Instruction_Decoder:dec_inst|reg_addr[1]      ; RAM_Memory:ram_inst|reg_array[12][2]           ; c0           ; c0          ; 1.000        ; -0.001     ; 4.174      ;
; -3.136 ; Instruction_Decoder:dec_inst|reg_addr[3]      ; RAM_Memory:ram_inst|reg_array[12][2]           ; c0           ; c0          ; 1.000        ; -0.002     ; 4.172      ;
; -3.135 ; Instruction_Decoder:dec_inst|bit_set          ; RAM_Memory:ram_inst|reg_array[13][1]           ; c0           ; c0          ; 1.000        ; -0.007     ; 4.166      ;
; -3.135 ; Instruction_Decoder:dec_inst|bit_set          ; RAM_Memory:ram_inst|reg_array[14][1]           ; c0           ; c0          ; 1.000        ; -0.007     ; 4.166      ;
; -3.131 ; Instruction_Decoder:dec_inst|bit_set          ; RAM_Memory:ram_inst|reg_array[7][1]            ; c0           ; c0          ; 1.000        ; -0.007     ; 4.162      ;
; -3.129 ; Instruction_Decoder:dec_inst|is_and           ; W_Reg:wreg_inst|w_content[3]                   ; c0           ; c0          ; 1.000        ; 0.004      ; 4.171      ;
; -3.129 ; Instruction_Memory:instr_inst|instruction[1]  ; Instruction_Decoder:dec_inst|reg_addr[2]       ; c0           ; c0          ; 1.000        ; 0.005      ; 4.172      ;
; -3.111 ; Program_Counter:pc_inst|pc_int[3]             ; Stack:stack_int|stack_int[1][8]                ; c0           ; c0          ; 1.000        ; -0.009     ; 4.140      ;
; -3.107 ; RAM_Memory:ram_inst|reg_array[0][3]           ; RAM_Memory:ram_inst|reg_read_data[3]           ; c0           ; c0          ; 1.000        ; 0.009      ; 4.154      ;
; -3.104 ; Instruction_Memory:instr_inst|instruction[6]  ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.147      ;
; -3.104 ; Instruction_Memory:instr_inst|instruction[6]  ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.147      ;
; -3.103 ; Instruction_Memory:instr_inst|instruction[6]  ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.146      ;
; -3.101 ; Program_Counter:pc_inst|pc_int[3]             ; Program_Counter:pc_inst|pc_int[5]              ; c0           ; c0          ; 1.000        ; 0.000      ; 4.139      ;
; -3.100 ; Instruction_Memory:instr_inst|instruction[6]  ; Instruction_Decoder:dec_inst|jump_addr[3]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.143      ;
; -3.100 ; Instruction_Memory:instr_inst|instruction[6]  ; Instruction_Decoder:dec_inst|jump_addr[7]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.143      ;
; -3.099 ; Instruction_Memory:instr_inst|instruction[6]  ; Instruction_Decoder:dec_inst|jump_addr[6]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.142      ;
; -3.098 ; Instruction_Memory:instr_inst|instruction[6]  ; Instruction_Decoder:dec_inst|jump_addr[5]~reg0 ; c0           ; c0          ; 1.000        ; 0.005      ; 4.141      ;
+--------+-----------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'c0'                                                                                                                                                         ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][0]            ; RAM_Memory:ram_inst|reg_array[0][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[1][0]            ; RAM_Memory:ram_inst|reg_array[1][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[3][0]            ; RAM_Memory:ram_inst|reg_array[3][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[2][0]            ; RAM_Memory:ram_inst|reg_array[2][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[6][0]            ; RAM_Memory:ram_inst|reg_array[6][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[4][0]            ; RAM_Memory:ram_inst|reg_array[4][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[5][0]            ; RAM_Memory:ram_inst|reg_array[5][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[7][0]            ; RAM_Memory:ram_inst|reg_array[7][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[10][0]           ; RAM_Memory:ram_inst|reg_array[10][0]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[13][0]           ; RAM_Memory:ram_inst|reg_array[13][0]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[12][0]           ; RAM_Memory:ram_inst|reg_array[12][0]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[14][0]           ; RAM_Memory:ram_inst|reg_array[14][0]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[8][0]            ; RAM_Memory:ram_inst|reg_array[8][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[9][0]            ; RAM_Memory:ram_inst|reg_array[9][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[15][0]           ; RAM_Memory:ram_inst|reg_array[15][0]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[11][0]           ; RAM_Memory:ram_inst|reg_array[11][0]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[8][1]            ; RAM_Memory:ram_inst|reg_array[8][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[10][1]           ; RAM_Memory:ram_inst|reg_array[10][1]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[4][1]            ; RAM_Memory:ram_inst|reg_array[4][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[5][1]            ; RAM_Memory:ram_inst|reg_array[5][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[6][1]            ; RAM_Memory:ram_inst|reg_array[6][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[9][1]            ; RAM_Memory:ram_inst|reg_array[9][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][1]            ; RAM_Memory:ram_inst|reg_array[0][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[2][1]            ; RAM_Memory:ram_inst|reg_array[2][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[13][3]           ; RAM_Memory:ram_inst|reg_array[13][3]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[12][3]           ; RAM_Memory:ram_inst|reg_array[12][3]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[14][3]           ; RAM_Memory:ram_inst|reg_array[14][3]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[15][3]           ; RAM_Memory:ram_inst|reg_array[15][3]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[4][3]            ; RAM_Memory:ram_inst|reg_array[4][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[5][3]            ; RAM_Memory:ram_inst|reg_array[5][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[7][3]            ; RAM_Memory:ram_inst|reg_array[7][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[9][3]            ; RAM_Memory:ram_inst|reg_array[9][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[6][3]            ; RAM_Memory:ram_inst|reg_array[6][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[10][3]           ; RAM_Memory:ram_inst|reg_array[10][3]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[8][3]            ; RAM_Memory:ram_inst|reg_array[8][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[11][3]           ; RAM_Memory:ram_inst|reg_array[11][3]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][3]            ; RAM_Memory:ram_inst|reg_array[0][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[2][3]            ; RAM_Memory:ram_inst|reg_array[2][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[3][3]            ; RAM_Memory:ram_inst|reg_array[3][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[1][3]            ; RAM_Memory:ram_inst|reg_array[1][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; W_Reg:wreg_inst|c_int                          ; W_Reg:wreg_inst|c_int                          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[3][1]            ; RAM_Memory:ram_inst|reg_array[3][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[1][1]            ; RAM_Memory:ram_inst|reg_array[1][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[11][1]           ; RAM_Memory:ram_inst|reg_array[11][1]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[7][1]            ; RAM_Memory:ram_inst|reg_array[7][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[12][1]           ; RAM_Memory:ram_inst|reg_array[12][1]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[13][1]           ; RAM_Memory:ram_inst|reg_array[13][1]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[15][1]           ; RAM_Memory:ram_inst|reg_array[15][1]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[14][1]           ; RAM_Memory:ram_inst|reg_array[14][1]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[12][2]           ; RAM_Memory:ram_inst|reg_array[12][2]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[14][2]           ; RAM_Memory:ram_inst|reg_array[14][2]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[8][2]            ; RAM_Memory:ram_inst|reg_array[8][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[9][2]            ; RAM_Memory:ram_inst|reg_array[9][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[13][2]           ; RAM_Memory:ram_inst|reg_array[13][2]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[10][2]           ; RAM_Memory:ram_inst|reg_array[10][2]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[11][2]           ; RAM_Memory:ram_inst|reg_array[11][2]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[15][2]           ; RAM_Memory:ram_inst|reg_array[15][2]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[7][2]            ; RAM_Memory:ram_inst|reg_array[7][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[5][2]            ; RAM_Memory:ram_inst|reg_array[5][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[6][2]            ; RAM_Memory:ram_inst|reg_array[6][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[4][2]            ; RAM_Memory:ram_inst|reg_array[4][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[1][2]            ; RAM_Memory:ram_inst|reg_array[1][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][2]            ; RAM_Memory:ram_inst|reg_array[0][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[2][2]            ; RAM_Memory:ram_inst|reg_array[2][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; W_Reg:wreg_inst|z_int                          ; W_Reg:wreg_inst|z_int                          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[3][2]            ; RAM_Memory:ram_inst|reg_array[3][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Instruction_Decoder:dec_inst|jump_addr[3]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[3]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Stack:stack_int|idx[0]                         ; Stack:stack_int|idx[0]                         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Instruction_Decoder:dec_inst|is_jump~reg0      ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Instruction_Decoder:dec_inst|is_ret~reg0       ; Instruction_Decoder:dec_inst|is_ret~reg0       ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Instruction_Decoder:dec_inst|jump_addr[5]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[5]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Instruction_Decoder:dec_inst|jump_addr[6]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[6]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Instruction_Decoder:dec_inst|jump_addr[7]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[7]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Stack:stack_int|idx[1]                         ; Stack:stack_int|idx[1]                         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.864 ; Stack:stack_int|stack_int[0][3]                ; Stack:stack_int|ret_addr[3]                    ; c0           ; c0          ; 0.000        ; 0.000      ; 1.150      ;
; 0.868 ; Stack:stack_int|stack_int[0][2]                ; Stack:stack_int|ret_addr[2]                    ; c0           ; c0          ; 0.000        ; 0.000      ; 1.154      ;
; 0.946 ; Program_Counter:pc_inst|pc_int[2]              ; Instruction_Memory:instr_inst|instruction[6]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.232      ;
; 0.949 ; Program_Counter:pc_inst|pc_int[2]              ; Instruction_Memory:instr_inst|instruction[8]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.235      ;
; 0.953 ; Program_Counter:pc_inst|pc_int[2]              ; Instruction_Memory:instr_inst|instruction[1]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.239      ;
; 0.956 ; Program_Counter:pc_inst|pc_int[2]              ; Instruction_Memory:instr_inst|instruction[2]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.242      ;
; 0.957 ; Program_Counter:pc_inst|pc_int[2]              ; Instruction_Memory:instr_inst|instruction[0]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.243      ;
; 0.957 ; Program_Counter:pc_inst|pc_int[2]              ; Instruction_Memory:instr_inst|instruction[5]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.243      ;
; 0.958 ; Program_Counter:pc_inst|pc_int[2]              ; Instruction_Memory:instr_inst|instruction[10]  ; c0           ; c0          ; 0.000        ; 0.000      ; 1.244      ;
; 0.960 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[2]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.246      ;
; 0.970 ; Stack:stack_int|idx[0]                         ; Stack:stack_int|idx[1]                         ; c0           ; c0          ; 0.000        ; 0.000      ; 1.256      ;
; 0.972 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[5]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.258      ;
; 0.989 ; Program_Counter:pc_inst|pc_int[0]              ; Instruction_Memory:instr_inst|instruction[2]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.275      ;
; 1.002 ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; Program_Counter:pc_inst|pc_int[0]              ; c0           ; c0          ; 0.000        ; -0.005     ; 1.283      ;
; 1.031 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[3]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.317      ;
; 1.032 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[1]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.318      ;
; 1.033 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[8]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.319      ;
; 1.033 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[0]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.319      ;
; 1.033 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[10]  ; c0           ; c0          ; 0.000        ; 0.000      ; 1.319      ;
; 1.034 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[7]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.320      ;
; 1.034 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[6]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.320      ;
; 1.061 ; Program_Counter:pc_inst|pc_int[1]              ; Instruction_Memory:instr_inst|instruction[10]  ; c0           ; c0          ; 0.000        ; 0.000      ; 1.347      ;
; 1.074 ; Program_Counter:pc_inst|pc_int[0]              ; Instruction_Memory:instr_inst|instruction[6]   ; c0           ; c0          ; 0.000        ; 0.000      ; 1.360      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'c0'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; c0    ; Rise       ; c0                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_pos[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_pos[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_pos[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_pos[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_set           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_set           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_test          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_test          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_add            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_add            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_and            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_and            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_decr           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_decr           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_jump~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_jump~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[3]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[3]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[5]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[5]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[6]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[6]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[7]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[7]~reg0 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_write_en      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_write_en      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[0]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[10]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[10]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[2]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[2]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[3]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[3]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[6]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[6]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[7]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[7]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 7.500 ; 7.500 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 7.500 ; 7.500 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 7.150 ; 7.150 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 7.372 ; 7.372 ; Rise       ; c0              ;
; bit_pos[*]         ; c0         ; 7.979 ; 7.979 ; Fall       ; c0              ;
;  bit_pos[0]        ; c0         ; 7.896 ; 7.896 ; Fall       ; c0              ;
;  bit_pos[1]        ; c0         ; 7.979 ; 7.979 ; Fall       ; c0              ;
; bit_set            ; c0         ; 7.592 ; 7.592 ; Fall       ; c0              ;
; bit_test           ; c0         ; 7.264 ; 7.264 ; Fall       ; c0              ;
; c_flag             ; c0         ; 7.821 ; 7.821 ; Fall       ; c0              ;
; idx_out[*]         ; c0         ; 8.665 ; 8.665 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 7.501 ; 7.501 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 8.665 ; 8.665 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 8.444 ; 8.444 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 8.444 ; 8.444 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 7.556 ; 7.556 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 8.091 ; 8.091 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 7.866 ; 7.866 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 8.695 ; 8.695 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 7.146 ; 7.146 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 7.131 ; 7.131 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 7.154 ; 7.154 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 7.162 ; 7.162 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 7.188 ; 7.188 ; Fall       ; c0              ;
;  instruction[6]    ; c0         ; 7.298 ; 7.298 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 6.775 ; 6.775 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 8.695 ; 8.695 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 8.665 ; 8.665 ; Fall       ; c0              ;
;  instruction[10]   ; c0         ; 7.151 ; 7.151 ; Fall       ; c0              ;
; is_add             ; c0         ; 7.504 ; 7.504 ; Fall       ; c0              ;
; is_and             ; c0         ; 8.071 ; 8.071 ; Fall       ; c0              ;
; is_decr            ; c0         ; 7.275 ; 7.275 ; Fall       ; c0              ;
; is_jump            ; c0         ; 6.555 ; 6.555 ; Fall       ; c0              ;
; is_ret             ; c0         ; 7.204 ; 7.204 ; Fall       ; c0              ;
; jump_addr[*]       ; c0         ; 8.274 ; 8.274 ; Fall       ; c0              ;
;  jump_addr[0]      ; c0         ; 7.277 ; 7.277 ; Fall       ; c0              ;
;  jump_addr[1]      ; c0         ; 8.239 ; 8.239 ; Fall       ; c0              ;
;  jump_addr[2]      ; c0         ; 7.152 ; 7.152 ; Fall       ; c0              ;
;  jump_addr[3]      ; c0         ; 7.325 ; 7.325 ; Fall       ; c0              ;
;  jump_addr[5]      ; c0         ; 8.274 ; 8.274 ; Fall       ; c0              ;
;  jump_addr[6]      ; c0         ; 7.507 ; 7.507 ; Fall       ; c0              ;
;  jump_addr[7]      ; c0         ; 7.483 ; 7.483 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 7.942 ; 7.942 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 7.874 ; 7.874 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 7.152 ; 7.152 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 7.128 ; 7.128 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 7.156 ; 7.156 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 7.942 ; 7.942 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 7.300 ; 7.300 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 7.542 ; 7.542 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 7.124 ; 7.124 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 7.180 ; 7.180 ; Fall       ; c0              ;
; pc_skip            ; c0         ; 8.127 ; 8.127 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 8.397 ; 8.397 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 8.455 ; 8.455 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 8.171 ; 8.171 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 7.925 ; 7.925 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 7.835 ; 7.835 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 8.455 ; 8.455 ; Fall       ; c0              ;
; read_w             ; c0         ; 7.137 ; 7.137 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 7.535 ; 7.535 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 7.175 ; 7.175 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 7.199 ; 7.199 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 7.535 ; 7.535 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 7.147 ; 7.147 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 7.913 ; 7.913 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 7.600 ; 7.600 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 7.611 ; 7.611 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 7.603 ; 7.603 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 7.913 ; 7.913 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 7.535 ; 7.535 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 8.324 ; 8.324 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 8.324 ; 8.324 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 7.821 ; 7.821 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 6.989 ; 6.989 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 8.120 ; 8.120 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 7.115 ; 7.115 ; Fall       ; c0              ;
; reset_scall        ; c0         ; 8.428 ; 8.428 ; Fall       ; c0              ;
; ret_addr[*]        ; c0         ; 8.303 ; 8.303 ; Fall       ; c0              ;
;  ret_addr[0]       ; c0         ; 8.195 ; 8.195 ; Fall       ; c0              ;
;  ret_addr[1]       ; c0         ; 7.486 ; 7.486 ; Fall       ; c0              ;
;  ret_addr[2]       ; c0         ; 7.981 ; 7.981 ; Fall       ; c0              ;
;  ret_addr[3]       ; c0         ; 7.681 ; 7.681 ; Fall       ; c0              ;
;  ret_addr[4]       ; c0         ; 7.962 ; 7.962 ; Fall       ; c0              ;
;  ret_addr[5]       ; c0         ; 8.240 ; 8.240 ; Fall       ; c0              ;
;  ret_addr[6]       ; c0         ; 8.303 ; 8.303 ; Fall       ; c0              ;
;  ret_addr[7]       ; c0         ; 8.230 ; 8.230 ; Fall       ; c0              ;
;  ret_addr[8]       ; c0         ; 7.993 ; 7.993 ; Fall       ; c0              ;
; scall              ; c0         ; 7.254 ; 7.254 ; Fall       ; c0              ;
; stack_lvl_1[*]     ; c0         ; 8.217 ; 8.217 ; Fall       ; c0              ;
;  stack_lvl_1[0]    ; c0         ; 7.894 ; 7.894 ; Fall       ; c0              ;
;  stack_lvl_1[1]    ; c0         ; 7.161 ; 7.161 ; Fall       ; c0              ;
;  stack_lvl_1[2]    ; c0         ; 7.846 ; 7.846 ; Fall       ; c0              ;
;  stack_lvl_1[3]    ; c0         ; 7.817 ; 7.817 ; Fall       ; c0              ;
;  stack_lvl_1[4]    ; c0         ; 8.217 ; 8.217 ; Fall       ; c0              ;
;  stack_lvl_1[5]    ; c0         ; 7.803 ; 7.803 ; Fall       ; c0              ;
;  stack_lvl_1[6]    ; c0         ; 7.829 ; 7.829 ; Fall       ; c0              ;
;  stack_lvl_1[7]    ; c0         ; 6.848 ; 6.848 ; Fall       ; c0              ;
;  stack_lvl_1[8]    ; c0         ; 7.169 ; 7.169 ; Fall       ; c0              ;
; stack_lvl_2[*]     ; c0         ; 7.883 ; 7.883 ; Fall       ; c0              ;
;  stack_lvl_2[0]    ; c0         ; 7.379 ; 7.379 ; Fall       ; c0              ;
;  stack_lvl_2[1]    ; c0         ; 7.488 ; 7.488 ; Fall       ; c0              ;
;  stack_lvl_2[2]    ; c0         ; 7.150 ; 7.150 ; Fall       ; c0              ;
;  stack_lvl_2[3]    ; c0         ; 6.746 ; 6.746 ; Fall       ; c0              ;
;  stack_lvl_2[4]    ; c0         ; 7.845 ; 7.845 ; Fall       ; c0              ;
;  stack_lvl_2[5]    ; c0         ; 6.785 ; 6.785 ; Fall       ; c0              ;
;  stack_lvl_2[6]    ; c0         ; 7.494 ; 7.494 ; Fall       ; c0              ;
;  stack_lvl_2[7]    ; c0         ; 7.842 ; 7.842 ; Fall       ; c0              ;
;  stack_lvl_2[8]    ; c0         ; 7.883 ; 7.883 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 8.081 ; 8.081 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 8.081 ; 8.081 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 7.269 ; 7.269 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 7.819 ; 7.819 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 7.024 ; 7.024 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 6.801 ; 6.801 ; Fall       ; c0              ;
; write_w            ; c0         ; 8.397 ; 8.397 ; Fall       ; c0              ;
; z_flag             ; c0         ; 7.850 ; 7.850 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 7.150 ; 7.150 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 7.500 ; 7.500 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 7.150 ; 7.150 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 7.372 ; 7.372 ; Rise       ; c0              ;
; bit_pos[*]         ; c0         ; 7.896 ; 7.896 ; Fall       ; c0              ;
;  bit_pos[0]        ; c0         ; 7.896 ; 7.896 ; Fall       ; c0              ;
;  bit_pos[1]        ; c0         ; 7.979 ; 7.979 ; Fall       ; c0              ;
; bit_set            ; c0         ; 7.592 ; 7.592 ; Fall       ; c0              ;
; bit_test           ; c0         ; 7.264 ; 7.264 ; Fall       ; c0              ;
; c_flag             ; c0         ; 7.821 ; 7.821 ; Fall       ; c0              ;
; idx_out[*]         ; c0         ; 7.501 ; 7.501 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 7.501 ; 7.501 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 8.665 ; 8.665 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 7.556 ; 7.556 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 8.444 ; 8.444 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 7.556 ; 7.556 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 8.091 ; 8.091 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 7.866 ; 7.866 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 6.775 ; 6.775 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 7.146 ; 7.146 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 7.131 ; 7.131 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 7.154 ; 7.154 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 7.162 ; 7.162 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 7.188 ; 7.188 ; Fall       ; c0              ;
;  instruction[6]    ; c0         ; 7.298 ; 7.298 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 6.775 ; 6.775 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 8.695 ; 8.695 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 8.665 ; 8.665 ; Fall       ; c0              ;
;  instruction[10]   ; c0         ; 7.151 ; 7.151 ; Fall       ; c0              ;
; is_add             ; c0         ; 7.504 ; 7.504 ; Fall       ; c0              ;
; is_and             ; c0         ; 8.071 ; 8.071 ; Fall       ; c0              ;
; is_decr            ; c0         ; 7.275 ; 7.275 ; Fall       ; c0              ;
; is_jump            ; c0         ; 6.555 ; 6.555 ; Fall       ; c0              ;
; is_ret             ; c0         ; 7.204 ; 7.204 ; Fall       ; c0              ;
; jump_addr[*]       ; c0         ; 7.152 ; 7.152 ; Fall       ; c0              ;
;  jump_addr[0]      ; c0         ; 7.277 ; 7.277 ; Fall       ; c0              ;
;  jump_addr[1]      ; c0         ; 8.239 ; 8.239 ; Fall       ; c0              ;
;  jump_addr[2]      ; c0         ; 7.152 ; 7.152 ; Fall       ; c0              ;
;  jump_addr[3]      ; c0         ; 7.325 ; 7.325 ; Fall       ; c0              ;
;  jump_addr[5]      ; c0         ; 8.274 ; 8.274 ; Fall       ; c0              ;
;  jump_addr[6]      ; c0         ; 7.507 ; 7.507 ; Fall       ; c0              ;
;  jump_addr[7]      ; c0         ; 7.483 ; 7.483 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 7.124 ; 7.124 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 7.874 ; 7.874 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 7.152 ; 7.152 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 7.128 ; 7.128 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 7.156 ; 7.156 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 7.942 ; 7.942 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 7.300 ; 7.300 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 7.542 ; 7.542 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 7.124 ; 7.124 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 7.180 ; 7.180 ; Fall       ; c0              ;
; pc_skip            ; c0         ; 8.127 ; 8.127 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 8.397 ; 8.397 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 7.835 ; 7.835 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 8.171 ; 8.171 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 7.925 ; 7.925 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 7.835 ; 7.835 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 8.455 ; 8.455 ; Fall       ; c0              ;
; read_w             ; c0         ; 7.137 ; 7.137 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 7.147 ; 7.147 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 7.175 ; 7.175 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 7.199 ; 7.199 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 7.535 ; 7.535 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 7.147 ; 7.147 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 7.600 ; 7.600 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 7.600 ; 7.600 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 7.611 ; 7.611 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 7.603 ; 7.603 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 7.913 ; 7.913 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 7.535 ; 7.535 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 6.989 ; 6.989 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 8.324 ; 8.324 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 7.821 ; 7.821 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 6.989 ; 6.989 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 8.120 ; 8.120 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 7.115 ; 7.115 ; Fall       ; c0              ;
; reset_scall        ; c0         ; 8.428 ; 8.428 ; Fall       ; c0              ;
; ret_addr[*]        ; c0         ; 7.486 ; 7.486 ; Fall       ; c0              ;
;  ret_addr[0]       ; c0         ; 8.195 ; 8.195 ; Fall       ; c0              ;
;  ret_addr[1]       ; c0         ; 7.486 ; 7.486 ; Fall       ; c0              ;
;  ret_addr[2]       ; c0         ; 7.981 ; 7.981 ; Fall       ; c0              ;
;  ret_addr[3]       ; c0         ; 7.681 ; 7.681 ; Fall       ; c0              ;
;  ret_addr[4]       ; c0         ; 7.962 ; 7.962 ; Fall       ; c0              ;
;  ret_addr[5]       ; c0         ; 8.240 ; 8.240 ; Fall       ; c0              ;
;  ret_addr[6]       ; c0         ; 8.303 ; 8.303 ; Fall       ; c0              ;
;  ret_addr[7]       ; c0         ; 8.230 ; 8.230 ; Fall       ; c0              ;
;  ret_addr[8]       ; c0         ; 7.993 ; 7.993 ; Fall       ; c0              ;
; scall              ; c0         ; 7.254 ; 7.254 ; Fall       ; c0              ;
; stack_lvl_1[*]     ; c0         ; 6.848 ; 6.848 ; Fall       ; c0              ;
;  stack_lvl_1[0]    ; c0         ; 7.894 ; 7.894 ; Fall       ; c0              ;
;  stack_lvl_1[1]    ; c0         ; 7.161 ; 7.161 ; Fall       ; c0              ;
;  stack_lvl_1[2]    ; c0         ; 7.846 ; 7.846 ; Fall       ; c0              ;
;  stack_lvl_1[3]    ; c0         ; 7.817 ; 7.817 ; Fall       ; c0              ;
;  stack_lvl_1[4]    ; c0         ; 8.217 ; 8.217 ; Fall       ; c0              ;
;  stack_lvl_1[5]    ; c0         ; 7.803 ; 7.803 ; Fall       ; c0              ;
;  stack_lvl_1[6]    ; c0         ; 7.829 ; 7.829 ; Fall       ; c0              ;
;  stack_lvl_1[7]    ; c0         ; 6.848 ; 6.848 ; Fall       ; c0              ;
;  stack_lvl_1[8]    ; c0         ; 7.169 ; 7.169 ; Fall       ; c0              ;
; stack_lvl_2[*]     ; c0         ; 6.746 ; 6.746 ; Fall       ; c0              ;
;  stack_lvl_2[0]    ; c0         ; 7.379 ; 7.379 ; Fall       ; c0              ;
;  stack_lvl_2[1]    ; c0         ; 7.488 ; 7.488 ; Fall       ; c0              ;
;  stack_lvl_2[2]    ; c0         ; 7.150 ; 7.150 ; Fall       ; c0              ;
;  stack_lvl_2[3]    ; c0         ; 6.746 ; 6.746 ; Fall       ; c0              ;
;  stack_lvl_2[4]    ; c0         ; 7.845 ; 7.845 ; Fall       ; c0              ;
;  stack_lvl_2[5]    ; c0         ; 6.785 ; 6.785 ; Fall       ; c0              ;
;  stack_lvl_2[6]    ; c0         ; 7.494 ; 7.494 ; Fall       ; c0              ;
;  stack_lvl_2[7]    ; c0         ; 7.842 ; 7.842 ; Fall       ; c0              ;
;  stack_lvl_2[8]    ; c0         ; 7.883 ; 7.883 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 7.024 ; 7.024 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 8.081 ; 8.081 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 7.269 ; 7.269 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 7.819 ; 7.819 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 7.024 ; 7.024 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 6.801 ; 6.801 ; Fall       ; c0              ;
; write_w            ; c0         ; 8.397 ; 8.397 ; Fall       ; c0              ;
; z_flag             ; c0         ; 7.850 ; 7.850 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; c0    ; -0.849 ; -111.166      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; c0    ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; c0    ; -1.380 ; -160.380              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'c0'                                                                                                                                                   ;
+--------+-----------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.849 ; Pipeline_State:pipe_inst|state_mem[1]         ; W_Reg:wreg_inst|w_content[1]              ; c0           ; c0          ; 0.500        ; 0.015      ; 1.396      ;
; -0.849 ; Pipeline_State:pipe_inst|state_mem[1]         ; W_Reg:wreg_inst|w_content[2]              ; c0           ; c0          ; 0.500        ; 0.015      ; 1.396      ;
; -0.849 ; Pipeline_State:pipe_inst|state_mem[1]         ; W_Reg:wreg_inst|w_content[3]              ; c0           ; c0          ; 0.500        ; 0.015      ; 1.396      ;
; -0.849 ; Pipeline_State:pipe_inst|state_mem[1]         ; W_Reg:wreg_inst|w_content[0]              ; c0           ; c0          ; 0.500        ; 0.015      ; 1.396      ;
; -0.826 ; Pipeline_State:pipe_inst|state_mem[1]         ; W_Reg:wreg_inst|reg_write_data[0]         ; c0           ; c0          ; 0.500        ; 0.015      ; 1.373      ;
; -0.826 ; Pipeline_State:pipe_inst|state_mem[1]         ; W_Reg:wreg_inst|reg_write_data[1]         ; c0           ; c0          ; 0.500        ; 0.015      ; 1.373      ;
; -0.826 ; Pipeline_State:pipe_inst|state_mem[1]         ; W_Reg:wreg_inst|reg_write_data[3]         ; c0           ; c0          ; 0.500        ; 0.015      ; 1.373      ;
; -0.826 ; Pipeline_State:pipe_inst|state_mem[1]         ; W_Reg:wreg_inst|reg_write_data[2]         ; c0           ; c0          ; 0.500        ; 0.015      ; 1.373      ;
; -0.825 ; Pipeline_State:pipe_inst|state_mem[0]         ; Stack:stack_int|idx[0]                    ; c0           ; c0          ; 0.500        ; 0.011      ; 1.368      ;
; -0.825 ; Pipeline_State:pipe_inst|state_mem[0]         ; Stack:stack_int|idx[1]                    ; c0           ; c0          ; 0.500        ; 0.011      ; 1.368      ;
; -0.817 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|is_decr      ; c0           ; c0          ; 0.500        ; 0.012      ; 1.361      ;
; -0.817 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|is_add       ; c0           ; c0          ; 0.500        ; 0.012      ; 1.361      ;
; -0.817 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|bit_set      ; c0           ; c0          ; 0.500        ; 0.012      ; 1.361      ;
; -0.817 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|reg_write_en ; c0           ; c0          ; 0.500        ; 0.012      ; 1.361      ;
; -0.817 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|reg_addr[3]  ; c0           ; c0          ; 0.500        ; 0.012      ; 1.361      ;
; -0.817 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|reg_read_en  ; c0           ; c0          ; 0.500        ; 0.012      ; 1.361      ;
; -0.817 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|immediate[1] ; c0           ; c0          ; 0.500        ; 0.012      ; 1.361      ;
; -0.817 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|immediate[3] ; c0           ; c0          ; 0.500        ; 0.012      ; 1.361      ;
; -0.817 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|immediate[0] ; c0           ; c0          ; 0.500        ; 0.012      ; 1.361      ;
; -0.817 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|bit_test     ; c0           ; c0          ; 0.500        ; 0.012      ; 1.361      ;
; -0.817 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|read_w       ; c0           ; c0          ; 0.500        ; 0.012      ; 1.361      ;
; -0.794 ; Pipeline_State:pipe_inst|state_mem[2]         ; W_Reg:wreg_inst|w_content[1]              ; c0           ; c0          ; 0.500        ; 0.015      ; 1.341      ;
; -0.794 ; Pipeline_State:pipe_inst|state_mem[2]         ; W_Reg:wreg_inst|w_content[2]              ; c0           ; c0          ; 0.500        ; 0.015      ; 1.341      ;
; -0.794 ; Pipeline_State:pipe_inst|state_mem[2]         ; W_Reg:wreg_inst|w_content[3]              ; c0           ; c0          ; 0.500        ; 0.015      ; 1.341      ;
; -0.794 ; Pipeline_State:pipe_inst|state_mem[2]         ; W_Reg:wreg_inst|w_content[0]              ; c0           ; c0          ; 0.500        ; 0.015      ; 1.341      ;
; -0.781 ; Instruction_Memory:instr_inst|instruction[8]  ; Instruction_Decoder:dec_inst|reg_addr[1]  ; c0           ; c0          ; 1.000        ; 0.005      ; 1.818      ;
; -0.779 ; Pipeline_State:pipe_inst|state_mem[1]         ; Stack:stack_int|stack_int[0][3]           ; c0           ; c0          ; 0.500        ; 0.000      ; 1.311      ;
; -0.779 ; Pipeline_State:pipe_inst|state_mem[1]         ; Stack:stack_int|stack_int[0][1]           ; c0           ; c0          ; 0.500        ; 0.000      ; 1.311      ;
; -0.779 ; Pipeline_State:pipe_inst|state_mem[1]         ; Stack:stack_int|stack_int[0][2]           ; c0           ; c0          ; 0.500        ; 0.000      ; 1.311      ;
; -0.779 ; Pipeline_State:pipe_inst|state_mem[1]         ; Stack:stack_int|stack_int[0][5]           ; c0           ; c0          ; 0.500        ; 0.000      ; 1.311      ;
; -0.778 ; Instruction_Decoder:dec_inst|reg_addr[1]      ; RAM_Memory:ram_inst|reg_read_data[0]      ; c0           ; c0          ; 1.000        ; -0.005     ; 1.805      ;
; -0.772 ; Pipeline_State:pipe_inst|state_mem[1]         ; Stack:stack_int|stack_int[1][2]           ; c0           ; c0          ; 0.500        ; 0.000      ; 1.304      ;
; -0.772 ; Pipeline_State:pipe_inst|state_mem[1]         ; Stack:stack_int|stack_int[1][5]           ; c0           ; c0          ; 0.500        ; 0.000      ; 1.304      ;
; -0.772 ; Pipeline_State:pipe_inst|state_mem[2]         ; Stack:stack_int|stack_int[0][3]           ; c0           ; c0          ; 0.500        ; 0.000      ; 1.304      ;
; -0.772 ; Pipeline_State:pipe_inst|state_mem[2]         ; Stack:stack_int|stack_int[0][1]           ; c0           ; c0          ; 0.500        ; 0.000      ; 1.304      ;
; -0.772 ; Pipeline_State:pipe_inst|state_mem[2]         ; Stack:stack_int|stack_int[0][2]           ; c0           ; c0          ; 0.500        ; 0.000      ; 1.304      ;
; -0.772 ; Pipeline_State:pipe_inst|state_mem[2]         ; Stack:stack_int|stack_int[0][5]           ; c0           ; c0          ; 0.500        ; 0.000      ; 1.304      ;
; -0.771 ; Pipeline_State:pipe_inst|state_mem[2]         ; W_Reg:wreg_inst|reg_write_data[0]         ; c0           ; c0          ; 0.500        ; 0.015      ; 1.318      ;
; -0.771 ; Pipeline_State:pipe_inst|state_mem[2]         ; W_Reg:wreg_inst|reg_write_data[1]         ; c0           ; c0          ; 0.500        ; 0.015      ; 1.318      ;
; -0.771 ; Pipeline_State:pipe_inst|state_mem[2]         ; W_Reg:wreg_inst|reg_write_data[3]         ; c0           ; c0          ; 0.500        ; 0.015      ; 1.318      ;
; -0.771 ; Pipeline_State:pipe_inst|state_mem[2]         ; W_Reg:wreg_inst|reg_write_data[2]         ; c0           ; c0          ; 0.500        ; 0.015      ; 1.318      ;
; -0.765 ; Pipeline_State:pipe_inst|state_mem[2]         ; Stack:stack_int|stack_int[1][2]           ; c0           ; c0          ; 0.500        ; 0.000      ; 1.297      ;
; -0.765 ; Pipeline_State:pipe_inst|state_mem[2]         ; Stack:stack_int|stack_int[1][5]           ; c0           ; c0          ; 0.500        ; 0.000      ; 1.297      ;
; -0.764 ; Pipeline_State:pipe_inst|state_mem[0]         ; RAM_Memory:ram_inst|reg_array[7][0]       ; c0           ; c0          ; 0.500        ; -0.001     ; 1.295      ;
; -0.764 ; Pipeline_State:pipe_inst|state_mem[0]         ; RAM_Memory:ram_inst|reg_array[10][0]      ; c0           ; c0          ; 0.500        ; -0.001     ; 1.295      ;
; -0.764 ; Pipeline_State:pipe_inst|state_mem[0]         ; RAM_Memory:ram_inst|reg_array[12][0]      ; c0           ; c0          ; 0.500        ; -0.001     ; 1.295      ;
; -0.763 ; Pipeline_State:pipe_inst|state_mem[0]         ; RAM_Memory:ram_inst|reg_array[5][0]       ; c0           ; c0          ; 0.500        ; -0.001     ; 1.294      ;
; -0.763 ; Pipeline_State:pipe_inst|state_mem[0]         ; RAM_Memory:ram_inst|reg_array[15][0]      ; c0           ; c0          ; 0.500        ; -0.001     ; 1.294      ;
; -0.762 ; Pipeline_State:pipe_inst|state_mem[0]         ; RAM_Memory:ram_inst|reg_array[14][0]      ; c0           ; c0          ; 0.500        ; -0.001     ; 1.293      ;
; -0.762 ; Pipeline_State:pipe_inst|state_mem[0]         ; RAM_Memory:ram_inst|reg_array[9][0]       ; c0           ; c0          ; 0.500        ; -0.001     ; 1.293      ;
; -0.762 ; Pipeline_State:pipe_inst|state_mem[0]         ; RAM_Memory:ram_inst|reg_array[11][0]      ; c0           ; c0          ; 0.500        ; -0.001     ; 1.293      ;
; -0.761 ; Pipeline_State:pipe_inst|state_mem[0]         ; RAM_Memory:ram_inst|reg_array[4][0]       ; c0           ; c0          ; 0.500        ; -0.001     ; 1.292      ;
; -0.761 ; Pipeline_State:pipe_inst|state_mem[0]         ; RAM_Memory:ram_inst|reg_array[13][0]      ; c0           ; c0          ; 0.500        ; -0.001     ; 1.292      ;
; -0.760 ; Pipeline_State:pipe_inst|state_mem[0]         ; RAM_Memory:ram_inst|reg_array[6][0]       ; c0           ; c0          ; 0.500        ; -0.001     ; 1.291      ;
; -0.760 ; Pipeline_State:pipe_inst|state_mem[0]         ; RAM_Memory:ram_inst|reg_array[8][0]       ; c0           ; c0          ; 0.500        ; -0.001     ; 1.291      ;
; -0.759 ; Instruction_Decoder:dec_inst|read_w           ; W_Reg:wreg_inst|w_content[1]              ; c0           ; c0          ; 1.000        ; 0.003      ; 1.794      ;
; -0.759 ; Instruction_Decoder:dec_inst|read_w           ; W_Reg:wreg_inst|w_content[2]              ; c0           ; c0          ; 1.000        ; 0.003      ; 1.794      ;
; -0.759 ; Instruction_Decoder:dec_inst|read_w           ; W_Reg:wreg_inst|w_content[3]              ; c0           ; c0          ; 1.000        ; 0.003      ; 1.794      ;
; -0.759 ; Instruction_Decoder:dec_inst|read_w           ; W_Reg:wreg_inst|w_content[0]              ; c0           ; c0          ; 1.000        ; 0.003      ; 1.794      ;
; -0.757 ; Instruction_Memory:instr_inst|instruction[8]  ; Instruction_Decoder:dec_inst|reg_addr[2]  ; c0           ; c0          ; 1.000        ; 0.005      ; 1.794      ;
; -0.754 ; Pipeline_State:pipe_inst|state_mem[0]         ; RAM_Memory:ram_inst|reg_read_data[1]      ; c0           ; c0          ; 0.500        ; 0.006      ; 1.292      ;
; -0.754 ; Pipeline_State:pipe_inst|state_mem[0]         ; Program_Counter:pc_inst|pc_int[1]         ; c0           ; c0          ; 0.500        ; 0.006      ; 1.292      ;
; -0.754 ; Pipeline_State:pipe_inst|state_mem[0]         ; Program_Counter:pc_inst|pc_int[2]         ; c0           ; c0          ; 0.500        ; 0.006      ; 1.292      ;
; -0.754 ; Pipeline_State:pipe_inst|state_mem[0]         ; Program_Counter:pc_inst|pc_int[4]         ; c0           ; c0          ; 0.500        ; 0.006      ; 1.292      ;
; -0.754 ; Pipeline_State:pipe_inst|state_mem[0]         ; Program_Counter:pc_inst|pc_int[5]         ; c0           ; c0          ; 0.500        ; 0.006      ; 1.292      ;
; -0.754 ; Pipeline_State:pipe_inst|state_mem[0]         ; Program_Counter:pc_inst|pc_int[6]         ; c0           ; c0          ; 0.500        ; 0.006      ; 1.292      ;
; -0.754 ; Pipeline_State:pipe_inst|state_mem[0]         ; Program_Counter:pc_inst|pc_int[7]         ; c0           ; c0          ; 0.500        ; 0.006      ; 1.292      ;
; -0.754 ; Pipeline_State:pipe_inst|state_mem[0]         ; Program_Counter:pc_inst|pc_int[8]         ; c0           ; c0          ; 0.500        ; 0.006      ; 1.292      ;
; -0.747 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|reg_addr[1]  ; c0           ; c0          ; 0.500        ; 0.011      ; 1.290      ;
; -0.747 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|reg_addr[0]  ; c0           ; c0          ; 0.500        ; 0.011      ; 1.290      ;
; -0.747 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|write_w      ; c0           ; c0          ; 0.500        ; 0.011      ; 1.290      ;
; -0.747 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|is_and       ; c0           ; c0          ; 0.500        ; 0.011      ; 1.290      ;
; -0.747 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|bit_pos[1]   ; c0           ; c0          ; 0.500        ; 0.011      ; 1.290      ;
; -0.747 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|bit_pos[0]   ; c0           ; c0          ; 0.500        ; 0.011      ; 1.290      ;
; -0.747 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|reg_addr[2]  ; c0           ; c0          ; 0.500        ; 0.011      ; 1.290      ;
; -0.747 ; Pipeline_State:pipe_inst|state_mem[1]         ; Instruction_Decoder:dec_inst|immediate[2] ; c0           ; c0          ; 0.500        ; 0.011      ; 1.290      ;
; -0.746 ; Pipeline_State:pipe_inst|state_mem[0]         ; RAM_Memory:ram_inst|reg_array[6][1]       ; c0           ; c0          ; 0.500        ; 0.005      ; 1.283      ;
; -0.742 ; Pipeline_State:pipe_inst|state_mem[0]         ; RAM_Memory:ram_inst|reg_array[15][1]      ; c0           ; c0          ; 0.500        ; 0.005      ; 1.279      ;
; -0.742 ; Instruction_Decoder:dec_inst|reg_addr[0]      ; RAM_Memory:ram_inst|reg_read_data[0]      ; c0           ; c0          ; 1.000        ; -0.005     ; 1.769      ;
; -0.739 ; Instruction_Memory:instr_inst|instruction[10] ; Instruction_Decoder:dec_inst|reg_addr[1]  ; c0           ; c0          ; 1.000        ; 0.005      ; 1.776      ;
; -0.737 ; Pipeline_State:pipe_inst|state_mem[0]         ; Instruction_Decoder:dec_inst|is_decr      ; c0           ; c0          ; 0.500        ; 0.012      ; 1.281      ;
; -0.737 ; Pipeline_State:pipe_inst|state_mem[0]         ; Instruction_Decoder:dec_inst|is_add       ; c0           ; c0          ; 0.500        ; 0.012      ; 1.281      ;
; -0.737 ; Pipeline_State:pipe_inst|state_mem[0]         ; Instruction_Decoder:dec_inst|bit_set      ; c0           ; c0          ; 0.500        ; 0.012      ; 1.281      ;
; -0.737 ; Pipeline_State:pipe_inst|state_mem[0]         ; Instruction_Decoder:dec_inst|reg_write_en ; c0           ; c0          ; 0.500        ; 0.012      ; 1.281      ;
; -0.737 ; Pipeline_State:pipe_inst|state_mem[0]         ; Instruction_Decoder:dec_inst|reg_addr[3]  ; c0           ; c0          ; 0.500        ; 0.012      ; 1.281      ;
; -0.737 ; Pipeline_State:pipe_inst|state_mem[0]         ; Instruction_Decoder:dec_inst|reg_read_en  ; c0           ; c0          ; 0.500        ; 0.012      ; 1.281      ;
; -0.737 ; Pipeline_State:pipe_inst|state_mem[0]         ; Instruction_Decoder:dec_inst|immediate[1] ; c0           ; c0          ; 0.500        ; 0.012      ; 1.281      ;
; -0.737 ; Pipeline_State:pipe_inst|state_mem[0]         ; Instruction_Decoder:dec_inst|immediate[3] ; c0           ; c0          ; 0.500        ; 0.012      ; 1.281      ;
; -0.737 ; Pipeline_State:pipe_inst|state_mem[0]         ; Instruction_Decoder:dec_inst|immediate[0] ; c0           ; c0          ; 0.500        ; 0.012      ; 1.281      ;
; -0.737 ; Pipeline_State:pipe_inst|state_mem[0]         ; Instruction_Decoder:dec_inst|bit_test     ; c0           ; c0          ; 0.500        ; 0.012      ; 1.281      ;
; -0.737 ; Pipeline_State:pipe_inst|state_mem[0]         ; Instruction_Decoder:dec_inst|read_w       ; c0           ; c0          ; 0.500        ; 0.012      ; 1.281      ;
; -0.737 ; Instruction_Decoder:dec_inst|reg_addr[0]      ; RAM_Memory:ram_inst|reg_read_data[3]      ; c0           ; c0          ; 1.000        ; -0.005     ; 1.764      ;
; -0.728 ; Pipeline_State:pipe_inst|state_mem[2]         ; Instruction_Decoder:dec_inst|is_decr      ; c0           ; c0          ; 0.500        ; 0.012      ; 1.272      ;
; -0.728 ; Pipeline_State:pipe_inst|state_mem[2]         ; Instruction_Decoder:dec_inst|is_add       ; c0           ; c0          ; 0.500        ; 0.012      ; 1.272      ;
; -0.728 ; Pipeline_State:pipe_inst|state_mem[2]         ; Instruction_Decoder:dec_inst|bit_set      ; c0           ; c0          ; 0.500        ; 0.012      ; 1.272      ;
; -0.728 ; Pipeline_State:pipe_inst|state_mem[2]         ; Instruction_Decoder:dec_inst|reg_write_en ; c0           ; c0          ; 0.500        ; 0.012      ; 1.272      ;
; -0.728 ; Pipeline_State:pipe_inst|state_mem[2]         ; Instruction_Decoder:dec_inst|reg_addr[3]  ; c0           ; c0          ; 0.500        ; 0.012      ; 1.272      ;
; -0.728 ; Pipeline_State:pipe_inst|state_mem[2]         ; Instruction_Decoder:dec_inst|reg_read_en  ; c0           ; c0          ; 0.500        ; 0.012      ; 1.272      ;
; -0.728 ; Pipeline_State:pipe_inst|state_mem[2]         ; Instruction_Decoder:dec_inst|immediate[1] ; c0           ; c0          ; 0.500        ; 0.012      ; 1.272      ;
; -0.728 ; Pipeline_State:pipe_inst|state_mem[2]         ; Instruction_Decoder:dec_inst|immediate[3] ; c0           ; c0          ; 0.500        ; 0.012      ; 1.272      ;
+--------+-----------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'c0'                                                                                                                                                         ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][0]            ; RAM_Memory:ram_inst|reg_array[0][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[1][0]            ; RAM_Memory:ram_inst|reg_array[1][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[3][0]            ; RAM_Memory:ram_inst|reg_array[3][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[2][0]            ; RAM_Memory:ram_inst|reg_array[2][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[6][0]            ; RAM_Memory:ram_inst|reg_array[6][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[4][0]            ; RAM_Memory:ram_inst|reg_array[4][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[5][0]            ; RAM_Memory:ram_inst|reg_array[5][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[7][0]            ; RAM_Memory:ram_inst|reg_array[7][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[10][0]           ; RAM_Memory:ram_inst|reg_array[10][0]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[13][0]           ; RAM_Memory:ram_inst|reg_array[13][0]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[12][0]           ; RAM_Memory:ram_inst|reg_array[12][0]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[14][0]           ; RAM_Memory:ram_inst|reg_array[14][0]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[8][0]            ; RAM_Memory:ram_inst|reg_array[8][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[9][0]            ; RAM_Memory:ram_inst|reg_array[9][0]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[15][0]           ; RAM_Memory:ram_inst|reg_array[15][0]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[11][0]           ; RAM_Memory:ram_inst|reg_array[11][0]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[8][1]            ; RAM_Memory:ram_inst|reg_array[8][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[10][1]           ; RAM_Memory:ram_inst|reg_array[10][1]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[4][1]            ; RAM_Memory:ram_inst|reg_array[4][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[5][1]            ; RAM_Memory:ram_inst|reg_array[5][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[6][1]            ; RAM_Memory:ram_inst|reg_array[6][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[9][1]            ; RAM_Memory:ram_inst|reg_array[9][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][1]            ; RAM_Memory:ram_inst|reg_array[0][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[2][1]            ; RAM_Memory:ram_inst|reg_array[2][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[13][3]           ; RAM_Memory:ram_inst|reg_array[13][3]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[12][3]           ; RAM_Memory:ram_inst|reg_array[12][3]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[14][3]           ; RAM_Memory:ram_inst|reg_array[14][3]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[15][3]           ; RAM_Memory:ram_inst|reg_array[15][3]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[4][3]            ; RAM_Memory:ram_inst|reg_array[4][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[5][3]            ; RAM_Memory:ram_inst|reg_array[5][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[7][3]            ; RAM_Memory:ram_inst|reg_array[7][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[9][3]            ; RAM_Memory:ram_inst|reg_array[9][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[6][3]            ; RAM_Memory:ram_inst|reg_array[6][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[10][3]           ; RAM_Memory:ram_inst|reg_array[10][3]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[8][3]            ; RAM_Memory:ram_inst|reg_array[8][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[11][3]           ; RAM_Memory:ram_inst|reg_array[11][3]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][3]            ; RAM_Memory:ram_inst|reg_array[0][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[2][3]            ; RAM_Memory:ram_inst|reg_array[2][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[3][3]            ; RAM_Memory:ram_inst|reg_array[3][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[1][3]            ; RAM_Memory:ram_inst|reg_array[1][3]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; W_Reg:wreg_inst|c_int                          ; W_Reg:wreg_inst|c_int                          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[3][1]            ; RAM_Memory:ram_inst|reg_array[3][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[1][1]            ; RAM_Memory:ram_inst|reg_array[1][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[11][1]           ; RAM_Memory:ram_inst|reg_array[11][1]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[7][1]            ; RAM_Memory:ram_inst|reg_array[7][1]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[12][1]           ; RAM_Memory:ram_inst|reg_array[12][1]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[13][1]           ; RAM_Memory:ram_inst|reg_array[13][1]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[15][1]           ; RAM_Memory:ram_inst|reg_array[15][1]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[14][1]           ; RAM_Memory:ram_inst|reg_array[14][1]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[12][2]           ; RAM_Memory:ram_inst|reg_array[12][2]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[14][2]           ; RAM_Memory:ram_inst|reg_array[14][2]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[8][2]            ; RAM_Memory:ram_inst|reg_array[8][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[9][2]            ; RAM_Memory:ram_inst|reg_array[9][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[13][2]           ; RAM_Memory:ram_inst|reg_array[13][2]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[10][2]           ; RAM_Memory:ram_inst|reg_array[10][2]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[11][2]           ; RAM_Memory:ram_inst|reg_array[11][2]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[15][2]           ; RAM_Memory:ram_inst|reg_array[15][2]           ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[7][2]            ; RAM_Memory:ram_inst|reg_array[7][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[5][2]            ; RAM_Memory:ram_inst|reg_array[5][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[6][2]            ; RAM_Memory:ram_inst|reg_array[6][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[4][2]            ; RAM_Memory:ram_inst|reg_array[4][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[1][2]            ; RAM_Memory:ram_inst|reg_array[1][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][2]            ; RAM_Memory:ram_inst|reg_array[0][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[2][2]            ; RAM_Memory:ram_inst|reg_array[2][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; W_Reg:wreg_inst|z_int                          ; W_Reg:wreg_inst|z_int                          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[3][2]            ; RAM_Memory:ram_inst|reg_array[3][2]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Instruction_Decoder:dec_inst|jump_addr[3]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[3]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Stack:stack_int|idx[0]                         ; Stack:stack_int|idx[0]                         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Instruction_Decoder:dec_inst|is_jump~reg0      ; Instruction_Decoder:dec_inst|is_jump~reg0      ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Instruction_Decoder:dec_inst|is_ret~reg0       ; Instruction_Decoder:dec_inst|is_ret~reg0       ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Instruction_Decoder:dec_inst|jump_addr[5]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[5]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Instruction_Decoder:dec_inst|jump_addr[6]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[6]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Instruction_Decoder:dec_inst|jump_addr[7]~reg0 ; Instruction_Decoder:dec_inst|jump_addr[7]~reg0 ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Stack:stack_int|idx[1]                         ; Stack:stack_int|idx[1]                         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.330 ; Stack:stack_int|stack_int[0][3]                ; Stack:stack_int|ret_addr[3]                    ; c0           ; c0          ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; Stack:stack_int|stack_int[0][2]                ; Stack:stack_int|ret_addr[2]                    ; c0           ; c0          ; 0.000        ; 0.000      ; 0.483      ;
; 0.358 ; Stack:stack_int|idx[0]                         ; Stack:stack_int|idx[1]                         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.510      ;
; 0.370 ; Program_Counter:pc_inst|pc_int[2]              ; Instruction_Memory:instr_inst|instruction[6]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; Program_Counter:pc_inst|pc_int[2]              ; Instruction_Memory:instr_inst|instruction[8]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; Program_Counter:pc_inst|pc_int[2]              ; Instruction_Memory:instr_inst|instruction[1]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; Program_Counter:pc_inst|pc_int[2]              ; Instruction_Memory:instr_inst|instruction[2]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ; Program_Counter:pc_inst|pc_int[0]              ; c0           ; c0          ; 0.000        ; -0.005     ; 0.524      ;
; 0.379 ; Program_Counter:pc_inst|pc_int[2]              ; Instruction_Memory:instr_inst|instruction[0]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; Program_Counter:pc_inst|pc_int[2]              ; Instruction_Memory:instr_inst|instruction[5]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; Program_Counter:pc_inst|pc_int[2]              ; Instruction_Memory:instr_inst|instruction[10]  ; c0           ; c0          ; 0.000        ; 0.000      ; 0.532      ;
; 0.389 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[3]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[2]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.541      ;
; 0.390 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[1]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.542      ;
; 0.391 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[8]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.543      ;
; 0.391 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[0]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.543      ;
; 0.391 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[10]  ; c0           ; c0          ; 0.000        ; 0.000      ; 0.543      ;
; 0.392 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[7]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[6]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.544      ;
; 0.395 ; Program_Counter:pc_inst|pc_int[3]              ; Instruction_Memory:instr_inst|instruction[5]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.547      ;
; 0.403 ; Program_Counter:pc_inst|pc_int[0]              ; Instruction_Memory:instr_inst|instruction[1]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.555      ;
; 0.404 ; Program_Counter:pc_inst|pc_int[0]              ; Instruction_Memory:instr_inst|instruction[8]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.556      ;
; 0.405 ; Program_Counter:pc_inst|pc_int[0]              ; Instruction_Memory:instr_inst|instruction[6]   ; c0           ; c0          ; 0.000        ; 0.000      ; 0.557      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'c0'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; c0    ; Rise       ; c0                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_pos[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_pos[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_pos[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_pos[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_set           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_set           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_test          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|bit_test          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_add            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_add            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_and            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_and            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_decr           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_decr           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_jump~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_jump~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[0]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[1]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[2]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[3]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[5]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[6]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|jump_addr[7]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_write_en      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_write_en      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 3.952 ; 3.952 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 3.952 ; 3.952 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 3.824 ; 3.824 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 3.881 ; 3.881 ; Rise       ; c0              ;
; bit_pos[*]         ; c0         ; 4.227 ; 4.227 ; Fall       ; c0              ;
;  bit_pos[0]        ; c0         ; 4.171 ; 4.171 ; Fall       ; c0              ;
;  bit_pos[1]        ; c0         ; 4.227 ; 4.227 ; Fall       ; c0              ;
; bit_set            ; c0         ; 4.051 ; 4.051 ; Fall       ; c0              ;
; bit_test           ; c0         ; 3.936 ; 3.936 ; Fall       ; c0              ;
; c_flag             ; c0         ; 4.145 ; 4.145 ; Fall       ; c0              ;
; idx_out[*]         ; c0         ; 4.465 ; 4.465 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 3.955 ; 3.955 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 4.465 ; 4.465 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 4.376 ; 4.376 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 4.376 ; 4.376 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 4.044 ; 4.044 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 4.227 ; 4.227 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 4.155 ; 4.155 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 4.518 ; 4.518 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 3.824 ; 3.824 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 3.805 ; 3.805 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 3.833 ; 3.833 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 3.829 ; 3.829 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 3.843 ; 3.843 ; Fall       ; c0              ;
;  instruction[6]    ; c0         ; 3.923 ; 3.923 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 3.658 ; 3.658 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 4.518 ; 4.518 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 4.488 ; 4.488 ; Fall       ; c0              ;
;  instruction[10]   ; c0         ; 3.830 ; 3.830 ; Fall       ; c0              ;
; is_add             ; c0         ; 4.009 ; 4.009 ; Fall       ; c0              ;
; is_and             ; c0         ; 4.284 ; 4.284 ; Fall       ; c0              ;
; is_decr            ; c0         ; 3.945 ; 3.945 ; Fall       ; c0              ;
; is_jump            ; c0         ; 3.591 ; 3.591 ; Fall       ; c0              ;
; is_ret             ; c0         ; 3.856 ; 3.856 ; Fall       ; c0              ;
; jump_addr[*]       ; c0         ; 4.315 ; 4.315 ; Fall       ; c0              ;
;  jump_addr[0]      ; c0         ; 3.945 ; 3.945 ; Fall       ; c0              ;
;  jump_addr[1]      ; c0         ; 4.288 ; 4.288 ; Fall       ; c0              ;
;  jump_addr[2]      ; c0         ; 3.830 ; 3.830 ; Fall       ; c0              ;
;  jump_addr[3]      ; c0         ; 3.946 ; 3.946 ; Fall       ; c0              ;
;  jump_addr[5]      ; c0         ; 4.315 ; 4.315 ; Fall       ; c0              ;
;  jump_addr[6]      ; c0         ; 3.974 ; 3.974 ; Fall       ; c0              ;
;  jump_addr[7]      ; c0         ; 3.950 ; 3.950 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 4.169 ; 4.169 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 4.132 ; 4.132 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 3.821 ; 3.821 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 3.800 ; 3.800 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 3.815 ; 3.815 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 4.169 ; 4.169 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 3.940 ; 3.940 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 3.987 ; 3.987 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 3.801 ; 3.801 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 3.833 ; 3.833 ; Fall       ; c0              ;
; pc_skip            ; c0         ; 4.283 ; 4.283 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 4.366 ; 4.366 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 4.356 ; 4.356 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 4.287 ; 4.287 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 4.204 ; 4.204 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 4.137 ; 4.137 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 4.356 ; 4.356 ; Fall       ; c0              ;
; read_w             ; c0         ; 3.825 ; 3.825 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 4.020 ; 4.020 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 3.837 ; 3.837 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 3.850 ; 3.850 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 4.020 ; 4.020 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 3.828 ; 3.828 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 4.188 ; 4.188 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 4.066 ; 4.066 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 4.065 ; 4.065 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 4.070 ; 4.070 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 4.188 ; 4.188 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 4.027 ; 4.027 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 4.312 ; 4.312 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 4.312 ; 4.312 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 4.150 ; 4.150 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 3.841 ; 3.841 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 4.239 ; 4.239 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 3.802 ; 3.802 ; Fall       ; c0              ;
; reset_scall        ; c0         ; 4.362 ; 4.362 ; Fall       ; c0              ;
; ret_addr[*]        ; c0         ; 4.308 ; 4.308 ; Fall       ; c0              ;
;  ret_addr[0]       ; c0         ; 4.254 ; 4.254 ; Fall       ; c0              ;
;  ret_addr[1]       ; c0         ; 3.952 ; 3.952 ; Fall       ; c0              ;
;  ret_addr[2]       ; c0         ; 4.190 ; 4.190 ; Fall       ; c0              ;
;  ret_addr[3]       ; c0         ; 4.080 ; 4.080 ; Fall       ; c0              ;
;  ret_addr[4]       ; c0         ; 4.166 ; 4.166 ; Fall       ; c0              ;
;  ret_addr[5]       ; c0         ; 4.281 ; 4.281 ; Fall       ; c0              ;
;  ret_addr[6]       ; c0         ; 4.308 ; 4.308 ; Fall       ; c0              ;
;  ret_addr[7]       ; c0         ; 4.273 ; 4.273 ; Fall       ; c0              ;
;  ret_addr[8]       ; c0         ; 4.205 ; 4.205 ; Fall       ; c0              ;
; scall              ; c0         ; 3.924 ; 3.924 ; Fall       ; c0              ;
; stack_lvl_1[*]     ; c0         ; 4.276 ; 4.276 ; Fall       ; c0              ;
;  stack_lvl_1[0]    ; c0         ; 4.136 ; 4.136 ; Fall       ; c0              ;
;  stack_lvl_1[1]    ; c0         ; 3.831 ; 3.831 ; Fall       ; c0              ;
;  stack_lvl_1[2]    ; c0         ; 4.109 ; 4.109 ; Fall       ; c0              ;
;  stack_lvl_1[3]    ; c0         ; 4.084 ; 4.084 ; Fall       ; c0              ;
;  stack_lvl_1[4]    ; c0         ; 4.276 ; 4.276 ; Fall       ; c0              ;
;  stack_lvl_1[5]    ; c0         ; 4.089 ; 4.089 ; Fall       ; c0              ;
;  stack_lvl_1[6]    ; c0         ; 4.091 ; 4.091 ; Fall       ; c0              ;
;  stack_lvl_1[7]    ; c0         ; 3.713 ; 3.713 ; Fall       ; c0              ;
;  stack_lvl_1[8]    ; c0         ; 3.839 ; 3.839 ; Fall       ; c0              ;
; stack_lvl_2[*]     ; c0         ; 4.125 ; 4.125 ; Fall       ; c0              ;
;  stack_lvl_2[0]    ; c0         ; 3.893 ; 3.893 ; Fall       ; c0              ;
;  stack_lvl_2[1]    ; c0         ; 3.963 ; 3.963 ; Fall       ; c0              ;
;  stack_lvl_2[2]    ; c0         ; 3.820 ; 3.820 ; Fall       ; c0              ;
;  stack_lvl_2[3]    ; c0         ; 3.643 ; 3.643 ; Fall       ; c0              ;
;  stack_lvl_2[4]    ; c0         ; 4.103 ; 4.103 ; Fall       ; c0              ;
;  stack_lvl_2[5]    ; c0         ; 3.666 ; 3.666 ; Fall       ; c0              ;
;  stack_lvl_2[6]    ; c0         ; 3.954 ; 3.954 ; Fall       ; c0              ;
;  stack_lvl_2[7]    ; c0         ; 4.105 ; 4.105 ; Fall       ; c0              ;
;  stack_lvl_2[8]    ; c0         ; 4.125 ; 4.125 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 4.228 ; 4.228 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 4.228 ; 4.228 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 3.936 ; 3.936 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 4.135 ; 4.135 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 3.859 ; 3.859 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 3.686 ; 3.686 ; Fall       ; c0              ;
; write_w            ; c0         ; 4.366 ; 4.366 ; Fall       ; c0              ;
; z_flag             ; c0         ; 4.157 ; 4.157 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 3.824 ; 3.824 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 3.952 ; 3.952 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 3.824 ; 3.824 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 3.881 ; 3.881 ; Rise       ; c0              ;
; bit_pos[*]         ; c0         ; 4.171 ; 4.171 ; Fall       ; c0              ;
;  bit_pos[0]        ; c0         ; 4.171 ; 4.171 ; Fall       ; c0              ;
;  bit_pos[1]        ; c0         ; 4.227 ; 4.227 ; Fall       ; c0              ;
; bit_set            ; c0         ; 4.051 ; 4.051 ; Fall       ; c0              ;
; bit_test           ; c0         ; 3.936 ; 3.936 ; Fall       ; c0              ;
; c_flag             ; c0         ; 4.145 ; 4.145 ; Fall       ; c0              ;
; idx_out[*]         ; c0         ; 3.955 ; 3.955 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 3.955 ; 3.955 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 4.465 ; 4.465 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 4.044 ; 4.044 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 4.376 ; 4.376 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 4.044 ; 4.044 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 4.227 ; 4.227 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 4.155 ; 4.155 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 3.658 ; 3.658 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 3.824 ; 3.824 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 3.805 ; 3.805 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 3.833 ; 3.833 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 3.829 ; 3.829 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 3.843 ; 3.843 ; Fall       ; c0              ;
;  instruction[6]    ; c0         ; 3.923 ; 3.923 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 3.658 ; 3.658 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 4.518 ; 4.518 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 4.488 ; 4.488 ; Fall       ; c0              ;
;  instruction[10]   ; c0         ; 3.830 ; 3.830 ; Fall       ; c0              ;
; is_add             ; c0         ; 4.009 ; 4.009 ; Fall       ; c0              ;
; is_and             ; c0         ; 4.284 ; 4.284 ; Fall       ; c0              ;
; is_decr            ; c0         ; 3.945 ; 3.945 ; Fall       ; c0              ;
; is_jump            ; c0         ; 3.591 ; 3.591 ; Fall       ; c0              ;
; is_ret             ; c0         ; 3.856 ; 3.856 ; Fall       ; c0              ;
; jump_addr[*]       ; c0         ; 3.830 ; 3.830 ; Fall       ; c0              ;
;  jump_addr[0]      ; c0         ; 3.945 ; 3.945 ; Fall       ; c0              ;
;  jump_addr[1]      ; c0         ; 4.288 ; 4.288 ; Fall       ; c0              ;
;  jump_addr[2]      ; c0         ; 3.830 ; 3.830 ; Fall       ; c0              ;
;  jump_addr[3]      ; c0         ; 3.946 ; 3.946 ; Fall       ; c0              ;
;  jump_addr[5]      ; c0         ; 4.315 ; 4.315 ; Fall       ; c0              ;
;  jump_addr[6]      ; c0         ; 3.974 ; 3.974 ; Fall       ; c0              ;
;  jump_addr[7]      ; c0         ; 3.950 ; 3.950 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 3.800 ; 3.800 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 4.132 ; 4.132 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 3.821 ; 3.821 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 3.800 ; 3.800 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 3.815 ; 3.815 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 4.169 ; 4.169 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 3.940 ; 3.940 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 3.987 ; 3.987 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 3.801 ; 3.801 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 3.833 ; 3.833 ; Fall       ; c0              ;
; pc_skip            ; c0         ; 4.283 ; 4.283 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 4.366 ; 4.366 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 4.137 ; 4.137 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 4.287 ; 4.287 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 4.204 ; 4.204 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 4.137 ; 4.137 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 4.356 ; 4.356 ; Fall       ; c0              ;
; read_w             ; c0         ; 3.825 ; 3.825 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 3.828 ; 3.828 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 3.837 ; 3.837 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 3.850 ; 3.850 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 4.020 ; 4.020 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 3.828 ; 3.828 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 4.065 ; 4.065 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 4.066 ; 4.066 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 4.065 ; 4.065 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 4.070 ; 4.070 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 4.188 ; 4.188 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 4.027 ; 4.027 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 3.841 ; 3.841 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 4.312 ; 4.312 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 4.150 ; 4.150 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 3.841 ; 3.841 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 4.239 ; 4.239 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 3.802 ; 3.802 ; Fall       ; c0              ;
; reset_scall        ; c0         ; 4.362 ; 4.362 ; Fall       ; c0              ;
; ret_addr[*]        ; c0         ; 3.952 ; 3.952 ; Fall       ; c0              ;
;  ret_addr[0]       ; c0         ; 4.254 ; 4.254 ; Fall       ; c0              ;
;  ret_addr[1]       ; c0         ; 3.952 ; 3.952 ; Fall       ; c0              ;
;  ret_addr[2]       ; c0         ; 4.190 ; 4.190 ; Fall       ; c0              ;
;  ret_addr[3]       ; c0         ; 4.080 ; 4.080 ; Fall       ; c0              ;
;  ret_addr[4]       ; c0         ; 4.166 ; 4.166 ; Fall       ; c0              ;
;  ret_addr[5]       ; c0         ; 4.281 ; 4.281 ; Fall       ; c0              ;
;  ret_addr[6]       ; c0         ; 4.308 ; 4.308 ; Fall       ; c0              ;
;  ret_addr[7]       ; c0         ; 4.273 ; 4.273 ; Fall       ; c0              ;
;  ret_addr[8]       ; c0         ; 4.205 ; 4.205 ; Fall       ; c0              ;
; scall              ; c0         ; 3.924 ; 3.924 ; Fall       ; c0              ;
; stack_lvl_1[*]     ; c0         ; 3.713 ; 3.713 ; Fall       ; c0              ;
;  stack_lvl_1[0]    ; c0         ; 4.136 ; 4.136 ; Fall       ; c0              ;
;  stack_lvl_1[1]    ; c0         ; 3.831 ; 3.831 ; Fall       ; c0              ;
;  stack_lvl_1[2]    ; c0         ; 4.109 ; 4.109 ; Fall       ; c0              ;
;  stack_lvl_1[3]    ; c0         ; 4.084 ; 4.084 ; Fall       ; c0              ;
;  stack_lvl_1[4]    ; c0         ; 4.276 ; 4.276 ; Fall       ; c0              ;
;  stack_lvl_1[5]    ; c0         ; 4.089 ; 4.089 ; Fall       ; c0              ;
;  stack_lvl_1[6]    ; c0         ; 4.091 ; 4.091 ; Fall       ; c0              ;
;  stack_lvl_1[7]    ; c0         ; 3.713 ; 3.713 ; Fall       ; c0              ;
;  stack_lvl_1[8]    ; c0         ; 3.839 ; 3.839 ; Fall       ; c0              ;
; stack_lvl_2[*]     ; c0         ; 3.643 ; 3.643 ; Fall       ; c0              ;
;  stack_lvl_2[0]    ; c0         ; 3.893 ; 3.893 ; Fall       ; c0              ;
;  stack_lvl_2[1]    ; c0         ; 3.963 ; 3.963 ; Fall       ; c0              ;
;  stack_lvl_2[2]    ; c0         ; 3.820 ; 3.820 ; Fall       ; c0              ;
;  stack_lvl_2[3]    ; c0         ; 3.643 ; 3.643 ; Fall       ; c0              ;
;  stack_lvl_2[4]    ; c0         ; 4.103 ; 4.103 ; Fall       ; c0              ;
;  stack_lvl_2[5]    ; c0         ; 3.666 ; 3.666 ; Fall       ; c0              ;
;  stack_lvl_2[6]    ; c0         ; 3.954 ; 3.954 ; Fall       ; c0              ;
;  stack_lvl_2[7]    ; c0         ; 4.105 ; 4.105 ; Fall       ; c0              ;
;  stack_lvl_2[8]    ; c0         ; 4.125 ; 4.125 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 3.859 ; 3.859 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 4.228 ; 4.228 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 3.936 ; 3.936 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 4.135 ; 4.135 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 3.859 ; 3.859 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 3.686 ; 3.686 ; Fall       ; c0              ;
; write_w            ; c0         ; 4.366 ; 4.366 ; Fall       ; c0              ;
; z_flag             ; c0         ; 4.157 ; 4.157 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.693   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  c0              ; -3.693   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -446.249 ; 0.0   ; 0.0      ; 0.0     ; -195.929            ;
;  c0              ; -446.249 ; 0.000 ; N/A      ; N/A     ; -195.929            ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 7.500 ; 7.500 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 7.500 ; 7.500 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 7.150 ; 7.150 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 7.372 ; 7.372 ; Rise       ; c0              ;
; bit_pos[*]         ; c0         ; 7.979 ; 7.979 ; Fall       ; c0              ;
;  bit_pos[0]        ; c0         ; 7.896 ; 7.896 ; Fall       ; c0              ;
;  bit_pos[1]        ; c0         ; 7.979 ; 7.979 ; Fall       ; c0              ;
; bit_set            ; c0         ; 7.592 ; 7.592 ; Fall       ; c0              ;
; bit_test           ; c0         ; 7.264 ; 7.264 ; Fall       ; c0              ;
; c_flag             ; c0         ; 7.821 ; 7.821 ; Fall       ; c0              ;
; idx_out[*]         ; c0         ; 8.665 ; 8.665 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 7.501 ; 7.501 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 8.665 ; 8.665 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 8.444 ; 8.444 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 8.444 ; 8.444 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 7.556 ; 7.556 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 8.091 ; 8.091 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 7.866 ; 7.866 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 8.695 ; 8.695 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 7.146 ; 7.146 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 7.131 ; 7.131 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 7.154 ; 7.154 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 7.162 ; 7.162 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 7.188 ; 7.188 ; Fall       ; c0              ;
;  instruction[6]    ; c0         ; 7.298 ; 7.298 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 6.775 ; 6.775 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 8.695 ; 8.695 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 8.665 ; 8.665 ; Fall       ; c0              ;
;  instruction[10]   ; c0         ; 7.151 ; 7.151 ; Fall       ; c0              ;
; is_add             ; c0         ; 7.504 ; 7.504 ; Fall       ; c0              ;
; is_and             ; c0         ; 8.071 ; 8.071 ; Fall       ; c0              ;
; is_decr            ; c0         ; 7.275 ; 7.275 ; Fall       ; c0              ;
; is_jump            ; c0         ; 6.555 ; 6.555 ; Fall       ; c0              ;
; is_ret             ; c0         ; 7.204 ; 7.204 ; Fall       ; c0              ;
; jump_addr[*]       ; c0         ; 8.274 ; 8.274 ; Fall       ; c0              ;
;  jump_addr[0]      ; c0         ; 7.277 ; 7.277 ; Fall       ; c0              ;
;  jump_addr[1]      ; c0         ; 8.239 ; 8.239 ; Fall       ; c0              ;
;  jump_addr[2]      ; c0         ; 7.152 ; 7.152 ; Fall       ; c0              ;
;  jump_addr[3]      ; c0         ; 7.325 ; 7.325 ; Fall       ; c0              ;
;  jump_addr[5]      ; c0         ; 8.274 ; 8.274 ; Fall       ; c0              ;
;  jump_addr[6]      ; c0         ; 7.507 ; 7.507 ; Fall       ; c0              ;
;  jump_addr[7]      ; c0         ; 7.483 ; 7.483 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 7.942 ; 7.942 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 7.874 ; 7.874 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 7.152 ; 7.152 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 7.128 ; 7.128 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 7.156 ; 7.156 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 7.942 ; 7.942 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 7.300 ; 7.300 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 7.542 ; 7.542 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 7.124 ; 7.124 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 7.180 ; 7.180 ; Fall       ; c0              ;
; pc_skip            ; c0         ; 8.127 ; 8.127 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 8.397 ; 8.397 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 8.455 ; 8.455 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 8.171 ; 8.171 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 7.925 ; 7.925 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 7.835 ; 7.835 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 8.455 ; 8.455 ; Fall       ; c0              ;
; read_w             ; c0         ; 7.137 ; 7.137 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 7.535 ; 7.535 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 7.175 ; 7.175 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 7.199 ; 7.199 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 7.535 ; 7.535 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 7.147 ; 7.147 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 7.913 ; 7.913 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 7.600 ; 7.600 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 7.611 ; 7.611 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 7.603 ; 7.603 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 7.913 ; 7.913 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 7.535 ; 7.535 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 8.324 ; 8.324 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 8.324 ; 8.324 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 7.821 ; 7.821 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 6.989 ; 6.989 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 8.120 ; 8.120 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 7.115 ; 7.115 ; Fall       ; c0              ;
; reset_scall        ; c0         ; 8.428 ; 8.428 ; Fall       ; c0              ;
; ret_addr[*]        ; c0         ; 8.303 ; 8.303 ; Fall       ; c0              ;
;  ret_addr[0]       ; c0         ; 8.195 ; 8.195 ; Fall       ; c0              ;
;  ret_addr[1]       ; c0         ; 7.486 ; 7.486 ; Fall       ; c0              ;
;  ret_addr[2]       ; c0         ; 7.981 ; 7.981 ; Fall       ; c0              ;
;  ret_addr[3]       ; c0         ; 7.681 ; 7.681 ; Fall       ; c0              ;
;  ret_addr[4]       ; c0         ; 7.962 ; 7.962 ; Fall       ; c0              ;
;  ret_addr[5]       ; c0         ; 8.240 ; 8.240 ; Fall       ; c0              ;
;  ret_addr[6]       ; c0         ; 8.303 ; 8.303 ; Fall       ; c0              ;
;  ret_addr[7]       ; c0         ; 8.230 ; 8.230 ; Fall       ; c0              ;
;  ret_addr[8]       ; c0         ; 7.993 ; 7.993 ; Fall       ; c0              ;
; scall              ; c0         ; 7.254 ; 7.254 ; Fall       ; c0              ;
; stack_lvl_1[*]     ; c0         ; 8.217 ; 8.217 ; Fall       ; c0              ;
;  stack_lvl_1[0]    ; c0         ; 7.894 ; 7.894 ; Fall       ; c0              ;
;  stack_lvl_1[1]    ; c0         ; 7.161 ; 7.161 ; Fall       ; c0              ;
;  stack_lvl_1[2]    ; c0         ; 7.846 ; 7.846 ; Fall       ; c0              ;
;  stack_lvl_1[3]    ; c0         ; 7.817 ; 7.817 ; Fall       ; c0              ;
;  stack_lvl_1[4]    ; c0         ; 8.217 ; 8.217 ; Fall       ; c0              ;
;  stack_lvl_1[5]    ; c0         ; 7.803 ; 7.803 ; Fall       ; c0              ;
;  stack_lvl_1[6]    ; c0         ; 7.829 ; 7.829 ; Fall       ; c0              ;
;  stack_lvl_1[7]    ; c0         ; 6.848 ; 6.848 ; Fall       ; c0              ;
;  stack_lvl_1[8]    ; c0         ; 7.169 ; 7.169 ; Fall       ; c0              ;
; stack_lvl_2[*]     ; c0         ; 7.883 ; 7.883 ; Fall       ; c0              ;
;  stack_lvl_2[0]    ; c0         ; 7.379 ; 7.379 ; Fall       ; c0              ;
;  stack_lvl_2[1]    ; c0         ; 7.488 ; 7.488 ; Fall       ; c0              ;
;  stack_lvl_2[2]    ; c0         ; 7.150 ; 7.150 ; Fall       ; c0              ;
;  stack_lvl_2[3]    ; c0         ; 6.746 ; 6.746 ; Fall       ; c0              ;
;  stack_lvl_2[4]    ; c0         ; 7.845 ; 7.845 ; Fall       ; c0              ;
;  stack_lvl_2[5]    ; c0         ; 6.785 ; 6.785 ; Fall       ; c0              ;
;  stack_lvl_2[6]    ; c0         ; 7.494 ; 7.494 ; Fall       ; c0              ;
;  stack_lvl_2[7]    ; c0         ; 7.842 ; 7.842 ; Fall       ; c0              ;
;  stack_lvl_2[8]    ; c0         ; 7.883 ; 7.883 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 8.081 ; 8.081 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 8.081 ; 8.081 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 7.269 ; 7.269 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 7.819 ; 7.819 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 7.024 ; 7.024 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 6.801 ; 6.801 ; Fall       ; c0              ;
; write_w            ; c0         ; 8.397 ; 8.397 ; Fall       ; c0              ;
; z_flag             ; c0         ; 7.850 ; 7.850 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 3.824 ; 3.824 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 3.952 ; 3.952 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 3.824 ; 3.824 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 3.881 ; 3.881 ; Rise       ; c0              ;
; bit_pos[*]         ; c0         ; 4.171 ; 4.171 ; Fall       ; c0              ;
;  bit_pos[0]        ; c0         ; 4.171 ; 4.171 ; Fall       ; c0              ;
;  bit_pos[1]        ; c0         ; 4.227 ; 4.227 ; Fall       ; c0              ;
; bit_set            ; c0         ; 4.051 ; 4.051 ; Fall       ; c0              ;
; bit_test           ; c0         ; 3.936 ; 3.936 ; Fall       ; c0              ;
; c_flag             ; c0         ; 4.145 ; 4.145 ; Fall       ; c0              ;
; idx_out[*]         ; c0         ; 3.955 ; 3.955 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 3.955 ; 3.955 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 4.465 ; 4.465 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 4.044 ; 4.044 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 4.376 ; 4.376 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 4.044 ; 4.044 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 4.227 ; 4.227 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 4.155 ; 4.155 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 3.658 ; 3.658 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 3.824 ; 3.824 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 3.805 ; 3.805 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 3.833 ; 3.833 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 3.829 ; 3.829 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 3.843 ; 3.843 ; Fall       ; c0              ;
;  instruction[6]    ; c0         ; 3.923 ; 3.923 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 3.658 ; 3.658 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 4.518 ; 4.518 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 4.488 ; 4.488 ; Fall       ; c0              ;
;  instruction[10]   ; c0         ; 3.830 ; 3.830 ; Fall       ; c0              ;
; is_add             ; c0         ; 4.009 ; 4.009 ; Fall       ; c0              ;
; is_and             ; c0         ; 4.284 ; 4.284 ; Fall       ; c0              ;
; is_decr            ; c0         ; 3.945 ; 3.945 ; Fall       ; c0              ;
; is_jump            ; c0         ; 3.591 ; 3.591 ; Fall       ; c0              ;
; is_ret             ; c0         ; 3.856 ; 3.856 ; Fall       ; c0              ;
; jump_addr[*]       ; c0         ; 3.830 ; 3.830 ; Fall       ; c0              ;
;  jump_addr[0]      ; c0         ; 3.945 ; 3.945 ; Fall       ; c0              ;
;  jump_addr[1]      ; c0         ; 4.288 ; 4.288 ; Fall       ; c0              ;
;  jump_addr[2]      ; c0         ; 3.830 ; 3.830 ; Fall       ; c0              ;
;  jump_addr[3]      ; c0         ; 3.946 ; 3.946 ; Fall       ; c0              ;
;  jump_addr[5]      ; c0         ; 4.315 ; 4.315 ; Fall       ; c0              ;
;  jump_addr[6]      ; c0         ; 3.974 ; 3.974 ; Fall       ; c0              ;
;  jump_addr[7]      ; c0         ; 3.950 ; 3.950 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 3.800 ; 3.800 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 4.132 ; 4.132 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 3.821 ; 3.821 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 3.800 ; 3.800 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 3.815 ; 3.815 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 4.169 ; 4.169 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 3.940 ; 3.940 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 3.987 ; 3.987 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 3.801 ; 3.801 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 3.833 ; 3.833 ; Fall       ; c0              ;
; pc_skip            ; c0         ; 4.283 ; 4.283 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 4.366 ; 4.366 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 4.137 ; 4.137 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 4.287 ; 4.287 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 4.204 ; 4.204 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 4.137 ; 4.137 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 4.356 ; 4.356 ; Fall       ; c0              ;
; read_w             ; c0         ; 3.825 ; 3.825 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 3.828 ; 3.828 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 3.837 ; 3.837 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 3.850 ; 3.850 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 4.020 ; 4.020 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 3.828 ; 3.828 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 4.065 ; 4.065 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 4.066 ; 4.066 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 4.065 ; 4.065 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 4.070 ; 4.070 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 4.188 ; 4.188 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 4.027 ; 4.027 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 3.841 ; 3.841 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 4.312 ; 4.312 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 4.150 ; 4.150 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 3.841 ; 3.841 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 4.239 ; 4.239 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 3.802 ; 3.802 ; Fall       ; c0              ;
; reset_scall        ; c0         ; 4.362 ; 4.362 ; Fall       ; c0              ;
; ret_addr[*]        ; c0         ; 3.952 ; 3.952 ; Fall       ; c0              ;
;  ret_addr[0]       ; c0         ; 4.254 ; 4.254 ; Fall       ; c0              ;
;  ret_addr[1]       ; c0         ; 3.952 ; 3.952 ; Fall       ; c0              ;
;  ret_addr[2]       ; c0         ; 4.190 ; 4.190 ; Fall       ; c0              ;
;  ret_addr[3]       ; c0         ; 4.080 ; 4.080 ; Fall       ; c0              ;
;  ret_addr[4]       ; c0         ; 4.166 ; 4.166 ; Fall       ; c0              ;
;  ret_addr[5]       ; c0         ; 4.281 ; 4.281 ; Fall       ; c0              ;
;  ret_addr[6]       ; c0         ; 4.308 ; 4.308 ; Fall       ; c0              ;
;  ret_addr[7]       ; c0         ; 4.273 ; 4.273 ; Fall       ; c0              ;
;  ret_addr[8]       ; c0         ; 4.205 ; 4.205 ; Fall       ; c0              ;
; scall              ; c0         ; 3.924 ; 3.924 ; Fall       ; c0              ;
; stack_lvl_1[*]     ; c0         ; 3.713 ; 3.713 ; Fall       ; c0              ;
;  stack_lvl_1[0]    ; c0         ; 4.136 ; 4.136 ; Fall       ; c0              ;
;  stack_lvl_1[1]    ; c0         ; 3.831 ; 3.831 ; Fall       ; c0              ;
;  stack_lvl_1[2]    ; c0         ; 4.109 ; 4.109 ; Fall       ; c0              ;
;  stack_lvl_1[3]    ; c0         ; 4.084 ; 4.084 ; Fall       ; c0              ;
;  stack_lvl_1[4]    ; c0         ; 4.276 ; 4.276 ; Fall       ; c0              ;
;  stack_lvl_1[5]    ; c0         ; 4.089 ; 4.089 ; Fall       ; c0              ;
;  stack_lvl_1[6]    ; c0         ; 4.091 ; 4.091 ; Fall       ; c0              ;
;  stack_lvl_1[7]    ; c0         ; 3.713 ; 3.713 ; Fall       ; c0              ;
;  stack_lvl_1[8]    ; c0         ; 3.839 ; 3.839 ; Fall       ; c0              ;
; stack_lvl_2[*]     ; c0         ; 3.643 ; 3.643 ; Fall       ; c0              ;
;  stack_lvl_2[0]    ; c0         ; 3.893 ; 3.893 ; Fall       ; c0              ;
;  stack_lvl_2[1]    ; c0         ; 3.963 ; 3.963 ; Fall       ; c0              ;
;  stack_lvl_2[2]    ; c0         ; 3.820 ; 3.820 ; Fall       ; c0              ;
;  stack_lvl_2[3]    ; c0         ; 3.643 ; 3.643 ; Fall       ; c0              ;
;  stack_lvl_2[4]    ; c0         ; 4.103 ; 4.103 ; Fall       ; c0              ;
;  stack_lvl_2[5]    ; c0         ; 3.666 ; 3.666 ; Fall       ; c0              ;
;  stack_lvl_2[6]    ; c0         ; 3.954 ; 3.954 ; Fall       ; c0              ;
;  stack_lvl_2[7]    ; c0         ; 4.105 ; 4.105 ; Fall       ; c0              ;
;  stack_lvl_2[8]    ; c0         ; 4.125 ; 4.125 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 3.859 ; 3.859 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 4.228 ; 4.228 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 3.936 ; 3.936 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 4.135 ; 4.135 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 3.859 ; 3.859 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 3.686 ; 3.686 ; Fall       ; c0              ;
; write_w            ; c0         ; 4.366 ; 4.366 ; Fall       ; c0              ;
; z_flag             ; c0         ; 4.157 ; 4.157 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; c0         ; c0       ; 9        ; 0        ; 471      ; 1926     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; c0         ; c0       ; 9        ; 0        ; 471      ; 1926     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 102   ; 102  ;
; Unconstrained Output Port Paths ; 102   ; 102  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon May 21 15:39:59 2018
Info: Command: quartus_sta MDT90P01 -c MDT90P01
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MDT90P01.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name c0 c0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.693
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.693      -446.249 c0 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 c0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -195.929 c0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.849
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.849      -111.166 c0 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 c0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -160.380 c0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 475 megabytes
    Info: Processing ended: Mon May 21 15:39:59 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


