{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "full_adder": [
        "full_adder",
        "BEdzp",
        "module",
        2
    ],
    "cla_8bit": [
        "cla_8bit",
        "c8pr1",
        "module",
        3
    ],
    "testbench": [
        "testbench",
        "iAVhC",
        "module",
        4
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        5
    ]
}