# Conclusion and Future Work

---

**日本語**  
本研究では、老朽化した 0.18 µm CMOS プロセスラインに対し、最小限の追加投資で 1.8 V 動作の FeFET を統合する Gate-Last 手法を提案した。具体的には、Hf₀․₅Zr₀․₅O₂ (HZO) 強誘電スタックを ALD で形成し、既存の TiN スパッタ装置をロングスロー／コリメータ方式で流用することで、新規設備導入を ALD のみに限定した。  

FeFET は大容量 NVM としてではなく、SRAM マクロを補助する小規模用途（瞬断対策、Instant-On、セキュアキー保持など）に限定することで、Endurance、Retention、TDDB などの信頼性課題を許容範囲に収められることを示した。この戦略により、歩留まり改善とコスト削減を両立しつつ、車載 ECU や IoT ノードといった応用分野に適した新しい製品展開の方向性を提示できる。  

今後の展望としては、(1) 実チップ上での SRAM+FeFET マクロ評価、(2) 高温環境での長期保持特性の詳細解析、(3) Nb 添加などの材料改良による Endurance 延伸可能性の探索、が挙げられる。また、本研究で提案した統合手法は、成熟ノードを活用した教育・研究・産業応用の架け橋としても有効であり、教材や学習プラットフォームへの展開も期待できる。  

---

*English*  
In this work, we proposed a gate-last integration scheme for incorporating 1.8 V FeFETs into legacy 0.18 µm CMOS process lines with minimal additional investment. An Hf₀․₅Zr₀․₅O₂ (HZO) ferroelectric stack was formed by ALD, while existing TiN sputter tools were reused in long-throw or collimated configurations, limiting new equipment introduction to ALD only.  

Instead of pursuing FeFETs as large-scale NVMs, we strategically restricted their use to small auxiliary applications supporting SRAM macros—such as instant-on, power-interruption tolerance, and secure key storage. This approach enables yield improvement and cost reduction while keeping reliability concerns (endurance, retention, and TDDB) within acceptable ranges, thus presenting a viable pathway for new product opportunities in automotive ECUs and IoT nodes.  

Future work includes (1) evaluation of SRAM+FeFET macros on silicon, (2) detailed analysis of long-term retention under high-temperature stress, and (3) exploration of material improvements such as Nb doping for enhanced endurance. Moreover, the proposed integration approach can serve as a bridge between education, research, and industrial applications in mature nodes, with potential deployment as teaching and training material.  
