TimeQuest Timing Analyzer report for ledpanel
Mon May 08 17:44:09 2017
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'ram:u0|ledpanel:LED|clk_t'
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Setup: 'ram:u0|ledpanel:LED|nexts'
 15. Slow 1200mV 85C Model Hold: 'ram:u0|ledpanel:LED|clk_t'
 16. Slow 1200mV 85C Model Hold: 'CLK'
 17. Slow 1200mV 85C Model Hold: 'ram:u0|ledpanel:LED|nexts'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|clk_t'
 33. Slow 1200mV 0C Model Setup: 'CLK'
 34. Slow 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|nexts'
 35. Slow 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|clk_t'
 36. Slow 1200mV 0C Model Hold: 'CLK'
 37. Slow 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|nexts'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|clk_t'
 52. Fast 1200mV 0C Model Setup: 'CLK'
 53. Fast 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|nexts'
 54. Fast 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|clk_t'
 55. Fast 1200mV 0C Model Hold: 'CLK'
 56. Fast 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|nexts'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; ledpanel                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; CLK                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                       ;
; ram:u0|ledpanel:LED|clk_t ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ram:u0|ledpanel:LED|clk_t } ;
; ram:u0|ledpanel:LED|nexts ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ram:u0|ledpanel:LED|nexts } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+---------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                           ;
+------------+-----------------+---------------------------+------------------------------------------------+
; 108.86 MHz ; 108.86 MHz      ; ram:u0|ledpanel:LED|clk_t ;                                                ;
; 187.3 MHz  ; 187.3 MHz       ; CLK                       ;                                                ;
; 416.67 MHz ; 238.04 MHz      ; ram:u0|ledpanel:LED|nexts ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ram:u0|ledpanel:LED|clk_t ; -8.314 ; -145.091      ;
; CLK                       ; -4.339 ; -12112.586    ;
; ram:u0|ledpanel:LED|nexts ; -1.400 ; -9.511        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ram:u0|ledpanel:LED|clk_t ; -0.522 ; -0.522        ;
; CLK                       ; -0.020 ; -0.020        ;
; ram:u0|ledpanel:LED|nexts ; 0.454  ; 0.000         ;
+---------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -3.201 ; -5039.094     ;
; ram:u0|ledpanel:LED|nexts ; -3.201 ; -25.154       ;
; ram:u0|ledpanel:LED|clk_t ; -1.487 ; -49.071       ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ram:u0|ledpanel:LED|clk_t'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -8.314 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.160      ; 9.475      ;
; -8.186 ; ram:u0|ledpanel:LED|col[5]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.080     ; 9.107      ;
; -8.156 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.160      ; 9.317      ;
; -8.081 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.080     ; 9.002      ;
; -8.035 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.080     ; 8.956      ;
; -8.025 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.160      ; 9.186      ;
; -8.007 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.414      ; 9.422      ;
; -7.878 ; ram:u0|ledpanel:LED|col[0]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.080     ; 8.799      ;
; -7.875 ; ram:u0|ledpanel:LED|col[0]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.414      ; 9.290      ;
; -7.828 ; ram:u0|ledpanel:LED|col[2]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.414      ; 9.243      ;
; -7.768 ; ram:u0|ledpanel:LED|col[3]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.393      ; 9.162      ;
; -7.748 ; ram:u0|ledpanel:LED|col[5]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.393      ; 9.142      ;
; -7.691 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.393      ; 9.085      ;
; -7.650 ; ram:u0|ledpanel:LED|col[2]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.393      ; 9.044      ;
; -7.626 ; ram:u0|ledpanel:LED|col[3]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.414      ; 9.041      ;
; -7.503 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.660      ; 9.164      ;
; -7.485 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.160      ; 8.646      ;
; -7.466 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.660      ; 9.127      ;
; -7.461 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.146     ; 8.316      ;
; -7.418 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.660      ; 9.079      ;
; -7.353 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.138     ; 8.216      ;
; -7.309 ; ram:u0|B~1387                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.602     ; 7.698      ;
; -7.259 ; ram:u0|B~1789                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.611     ; 7.639      ;
; -7.240 ; ram:u0|B~1260                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.160     ; 8.071      ;
; -7.230 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.639      ; 8.870      ;
; -7.219 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.137     ; 8.083      ;
; -7.218 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.639      ; 8.858      ;
; -7.205 ; ram:u0|B~1388                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.146     ; 8.050      ;
; -7.200 ; ram:u0|B~1450                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.640     ; 7.551      ;
; -7.193 ; ram:u0|B~1642                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.666     ; 7.518      ;
; -7.187 ; ram:u0|B~1261                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.132     ; 8.046      ;
; -7.166 ; ram:u0|B~1259                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.138     ; 8.019      ;
; -7.165 ; ram:u0|B~1452                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.145     ; 8.011      ;
; -7.156 ; ram:u0|B~1430                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.643     ; 7.504      ;
; -7.150 ; ram:u0|B~1453                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.148     ; 7.993      ;
; -7.147 ; ram:u0|B~1323                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.630     ; 7.508      ;
; -7.140 ; ram:u0|B~1639                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.652     ; 7.479      ;
; -7.123 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.318      ; 8.442      ;
; -7.116 ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.318      ; 8.435      ;
; -7.115 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|B0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.322      ; 8.438      ;
; -7.107 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.660      ; 8.768      ;
; -7.106 ; ram:u0|G~1370                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.111     ; 7.986      ;
; -7.094 ; ram:u0|B~1627                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.615     ; 7.470      ;
; -7.086 ; ram:u0|B~1258                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.687     ; 7.390      ;
; -7.077 ; ram:u0|B~1462                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.600     ; 7.468      ;
; -7.075 ; ram:u0|B~1318                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.611     ; 7.455      ;
; -7.068 ; ram:u0|B~1772                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.602     ; 7.457      ;
; -7.056 ; ram:u0|B~1616                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.662     ; 7.385      ;
; -7.051 ; ram:u0|B~1210                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.144     ; 7.898      ;
; -7.046 ; ram:u0|B~1755                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.598     ; 7.439      ;
; -7.011 ; ram:u0|B~1325                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.143     ; 7.859      ;
; -7.002 ; ram:u0|G~1947                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.144     ; 7.849      ;
; -7.000 ; ram:u0|B~1530                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.607     ; 7.384      ;
; -6.992 ; ram:u0|B~1305                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.647     ; 7.336      ;
; -6.990 ; ram:u0|B~1303                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.643     ; 7.338      ;
; -6.988 ; ram:u0|B~1567                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.641     ; 7.338      ;
; -6.982 ; ram:u0|B~1770                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.602     ; 7.371      ;
; -6.980 ; ram:u0|B~2035                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.660     ; 7.311      ;
; -6.961 ; ram:u0|B~1238                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.588     ; 7.364      ;
; -6.956 ; ram:u0|B~1104                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.669     ; 7.278      ;
; -6.955 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|B0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.322      ; 8.278      ;
; -6.951 ; ram:u0|B~1908                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.620     ; 7.322      ;
; -6.950 ; ram:u0|B~1757                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.596     ; 7.345      ;
; -6.945 ; ram:u0|B~1127                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.611     ; 7.325      ;
; -6.943 ; ram:u0|B~1632                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.632     ; 7.302      ;
; -6.942 ; ram:u0|B~1475                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.642     ; 7.291      ;
; -6.942 ; ram:u0|B~1756                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.596     ; 7.337      ;
; -6.929 ; ram:u0|B~1331                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.564     ; 7.356      ;
; -6.924 ; ram:u0|R~1443                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.151     ; 7.764      ;
; -6.916 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.639      ; 8.556      ;
; -6.913 ; ram:u0|G~1339                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.092     ; 7.812      ;
; -6.902 ; ram:u0|B~1338                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.638     ; 7.255      ;
; -6.901 ; ram:u0|B~1197                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.647     ; 7.245      ;
; -6.887 ; ram:u0|R~1364                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.342      ; 8.220      ;
; -6.872 ; ram:u0|B~1643                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.666     ; 7.197      ;
; -6.858 ; ram:u0|B~1280                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.628     ; 7.221      ;
; -6.852 ; ram:u0|B~1531                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.607     ; 7.236      ;
; -6.849 ; ram:u0|B~1504                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.601     ; 7.239      ;
; -6.848 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.639      ; 8.488      ;
; -6.847 ; ram:u0|R~1448                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.369      ; 8.207      ;
; -6.846 ; ram:u0|B~1775                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.625     ; 7.212      ;
; -6.846 ; ram:u0|B~1306                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.638     ; 7.199      ;
; -6.843 ; ram:u0|B~1131                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.138     ; 7.696      ;
; -6.838 ; ram:u0|B~1943                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.665     ; 7.164      ;
; -6.831 ; ram:u0|G~1760                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.166     ; 7.656      ;
; -6.824 ; ram:u0|B~1878                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.631     ; 7.184      ;
; -6.819 ; ram:u0|B~1132                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.652     ; 7.158      ;
; -6.790 ; ram:u0|B~1786                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.598     ; 7.183      ;
; -6.780 ; ram:u0|R~1939                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.091     ; 7.680      ;
; -6.778 ; ram:u0|B~2029                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.642     ; 7.127      ;
; -6.778 ; ram:u0|B~2108                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.624     ; 7.145      ;
; -6.775 ; ram:u0|B~1231                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.628     ; 7.138      ;
; -6.772 ; ram:u0|B~1787                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.611     ; 7.152      ;
; -6.770 ; ram:u0|R~1620                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.186     ; 7.575      ;
; -6.768 ; ram:u0|G~1786                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.154     ; 7.605      ;
; -6.766 ; ram:u0|B~1991                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.649     ; 7.108      ;
; -6.765 ; ram:u0|B~1340                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.638     ; 7.118      ;
; -6.765 ; ram:u0|B~1120                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.591     ; 7.165      ;
; -6.760 ; ram:u0|B~1487                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.690     ; 7.061      ;
; -6.758 ; ram:u0|B~1817                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.606     ; 7.143      ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                             ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+
; -4.339 ; ram:u0|addr[2]  ; ram:u0|R~1188 ; CLK          ; CLK         ; 1.000        ; -0.068     ; 5.272      ;
; -4.339 ; ram:u0|addr[2]  ; ram:u0|R~1202 ; CLK          ; CLK         ; 1.000        ; -0.068     ; 5.272      ;
; -4.300 ; ram:u0|addr[1]  ; ram:u0|R~1188 ; CLK          ; CLK         ; 1.000        ; -0.068     ; 5.233      ;
; -4.300 ; ram:u0|addr[1]  ; ram:u0|R~1202 ; CLK          ; CLK         ; 1.000        ; -0.068     ; 5.233      ;
; -4.289 ; ram:u0|addr[0]  ; ram:u0|R~1982 ; CLK          ; CLK         ; 1.000        ; 0.382      ; 5.672      ;
; -4.289 ; ram:u0|addr[0]  ; ram:u0|R~1986 ; CLK          ; CLK         ; 1.000        ; 0.382      ; 5.672      ;
; -4.289 ; ram:u0|addr[0]  ; ram:u0|R~1978 ; CLK          ; CLK         ; 1.000        ; 0.382      ; 5.672      ;
; -4.289 ; ram:u0|addr[0]  ; ram:u0|R~1974 ; CLK          ; CLK         ; 1.000        ; 0.382      ; 5.672      ;
; -4.289 ; ram:u0|addr[0]  ; ram:u0|G~1943 ; CLK          ; CLK         ; 1.000        ; 0.382      ; 5.672      ;
; -4.272 ; ram:u0|index[2] ; ram:u0|TR[3]  ; CLK          ; CLK         ; 1.000        ; -0.053     ; 5.220      ;
; -4.272 ; ram:u0|index[2] ; ram:u0|TR[2]  ; CLK          ; CLK         ; 1.000        ; -0.053     ; 5.220      ;
; -4.270 ; ram:u0|index[2] ; ram:u0|B~1453 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.198      ;
; -4.265 ; ram:u0|index[2] ; ram:u0|B~1500 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.187      ;
; -4.265 ; ram:u0|index[2] ; ram:u0|B~1501 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.187      ;
; -4.265 ; ram:u0|index[2] ; ram:u0|G~1488 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.187      ;
; -4.265 ; ram:u0|index[2] ; ram:u0|G~1536 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.187      ;
; -4.265 ; ram:u0|index[2] ; ram:u0|G~1520 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.187      ;
; -4.265 ; ram:u0|index[2] ; ram:u0|G~1504 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.187      ;
; -4.265 ; ram:u0|index[2] ; ram:u0|B~1499 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.187      ;
; -4.265 ; ram:u0|index[2] ; ram:u0|B~1498 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.187      ;
; -4.262 ; ram:u0|index[4] ; ram:u0|B~1453 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.190      ;
; -4.257 ; ram:u0|index[1] ; ram:u0|TR[3]  ; CLK          ; CLK         ; 1.000        ; -0.053     ; 5.205      ;
; -4.257 ; ram:u0|index[1] ; ram:u0|TR[2]  ; CLK          ; CLK         ; 1.000        ; -0.053     ; 5.205      ;
; -4.257 ; ram:u0|index[4] ; ram:u0|B~1500 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.179      ;
; -4.257 ; ram:u0|index[4] ; ram:u0|B~1501 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.179      ;
; -4.257 ; ram:u0|index[4] ; ram:u0|G~1488 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.179      ;
; -4.257 ; ram:u0|index[4] ; ram:u0|G~1536 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.179      ;
; -4.257 ; ram:u0|index[4] ; ram:u0|G~1520 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.179      ;
; -4.257 ; ram:u0|index[4] ; ram:u0|G~1504 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.179      ;
; -4.257 ; ram:u0|index[4] ; ram:u0|B~1499 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.179      ;
; -4.257 ; ram:u0|index[4] ; ram:u0|B~1498 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.179      ;
; -4.255 ; ram:u0|index[2] ; ram:u0|B~1838 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.161      ;
; -4.255 ; ram:u0|index[2] ; ram:u0|B~1839 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.161      ;
; -4.255 ; ram:u0|index[2] ; ram:u0|B~1842 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.161      ;
; -4.255 ; ram:u0|index[2] ; ram:u0|B~1843 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.161      ;
; -4.255 ; ram:u0|index[2] ; ram:u0|B~1861 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.161      ;
; -4.255 ; ram:u0|index[2] ; ram:u0|B~1859 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.161      ;
; -4.255 ; ram:u0|index[2] ; ram:u0|B~1858 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.161      ;
; -4.255 ; ram:u0|index[2] ; ram:u0|B~1860 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.161      ;
; -4.255 ; ram:u0|index[2] ; ram:u0|B~1845 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.161      ;
; -4.255 ; ram:u0|index[2] ; ram:u0|B~1844 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.161      ;
; -4.255 ; ram:u0|index[2] ; ram:u0|B~1841 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.161      ;
; -4.255 ; ram:u0|index[2] ; ram:u0|B~1840 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.161      ;
; -4.247 ; ram:u0|index[4] ; ram:u0|B~1838 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.153      ;
; -4.247 ; ram:u0|index[4] ; ram:u0|B~1839 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.153      ;
; -4.247 ; ram:u0|index[4] ; ram:u0|B~1842 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.153      ;
; -4.247 ; ram:u0|index[4] ; ram:u0|B~1843 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.153      ;
; -4.247 ; ram:u0|index[4] ; ram:u0|B~1861 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.153      ;
; -4.247 ; ram:u0|index[4] ; ram:u0|B~1859 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.153      ;
; -4.247 ; ram:u0|index[4] ; ram:u0|B~1858 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.153      ;
; -4.247 ; ram:u0|index[4] ; ram:u0|B~1860 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.153      ;
; -4.247 ; ram:u0|index[4] ; ram:u0|B~1845 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.153      ;
; -4.247 ; ram:u0|index[4] ; ram:u0|B~1844 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.153      ;
; -4.247 ; ram:u0|index[4] ; ram:u0|B~1841 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.153      ;
; -4.247 ; ram:u0|index[4] ; ram:u0|B~1840 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 5.153      ;
; -4.232 ; ram:u0|addr[1]  ; ram:u0|B~1838 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.135      ;
; -4.232 ; ram:u0|addr[1]  ; ram:u0|B~1839 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.135      ;
; -4.232 ; ram:u0|addr[1]  ; ram:u0|B~1842 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.135      ;
; -4.232 ; ram:u0|addr[1]  ; ram:u0|B~1843 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.135      ;
; -4.232 ; ram:u0|addr[1]  ; ram:u0|B~1861 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.135      ;
; -4.232 ; ram:u0|addr[1]  ; ram:u0|B~1859 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.135      ;
; -4.232 ; ram:u0|addr[1]  ; ram:u0|B~1858 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.135      ;
; -4.232 ; ram:u0|addr[1]  ; ram:u0|B~1860 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.135      ;
; -4.232 ; ram:u0|addr[1]  ; ram:u0|B~1845 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.135      ;
; -4.232 ; ram:u0|addr[1]  ; ram:u0|B~1844 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.135      ;
; -4.232 ; ram:u0|addr[1]  ; ram:u0|B~1841 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.135      ;
; -4.232 ; ram:u0|addr[1]  ; ram:u0|B~1840 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.135      ;
; -4.228 ; ram:u0|index[2] ; ram:u0|B~2038 ; CLK          ; CLK         ; 1.000        ; -0.104     ; 5.125      ;
; -4.228 ; ram:u0|index[2] ; ram:u0|G~1994 ; CLK          ; CLK         ; 1.000        ; -0.104     ; 5.125      ;
; -4.228 ; ram:u0|index[2] ; ram:u0|B~2006 ; CLK          ; CLK         ; 1.000        ; -0.104     ; 5.125      ;
; -4.228 ; ram:u0|index[2] ; ram:u0|B~1990 ; CLK          ; CLK         ; 1.000        ; -0.104     ; 5.125      ;
; -4.228 ; ram:u0|index[2] ; ram:u0|B~2022 ; CLK          ; CLK         ; 1.000        ; -0.104     ; 5.125      ;
; -4.227 ; ram:u0|index[2] ; ram:u0|R~1651 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.162      ;
; -4.227 ; ram:u0|index[2] ; ram:u0|R~1647 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.162      ;
; -4.227 ; ram:u0|index[2] ; ram:u0|R~1639 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.162      ;
; -4.227 ; ram:u0|index[2] ; ram:u0|R~1643 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.162      ;
; -4.220 ; ram:u0|index[4] ; ram:u0|B~2038 ; CLK          ; CLK         ; 1.000        ; -0.104     ; 5.117      ;
; -4.220 ; ram:u0|index[4] ; ram:u0|G~1994 ; CLK          ; CLK         ; 1.000        ; -0.104     ; 5.117      ;
; -4.220 ; ram:u0|index[4] ; ram:u0|B~2006 ; CLK          ; CLK         ; 1.000        ; -0.104     ; 5.117      ;
; -4.220 ; ram:u0|index[4] ; ram:u0|B~1990 ; CLK          ; CLK         ; 1.000        ; -0.104     ; 5.117      ;
; -4.220 ; ram:u0|index[4] ; ram:u0|B~2022 ; CLK          ; CLK         ; 1.000        ; -0.104     ; 5.117      ;
; -4.219 ; ram:u0|addr[0]  ; ram:u0|B~1838 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.122      ;
; -4.219 ; ram:u0|addr[0]  ; ram:u0|B~1839 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.122      ;
; -4.219 ; ram:u0|addr[0]  ; ram:u0|B~1842 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.122      ;
; -4.219 ; ram:u0|addr[0]  ; ram:u0|B~1843 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.122      ;
; -4.219 ; ram:u0|addr[0]  ; ram:u0|B~1861 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.122      ;
; -4.219 ; ram:u0|addr[0]  ; ram:u0|B~1859 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.122      ;
; -4.219 ; ram:u0|addr[0]  ; ram:u0|B~1858 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.122      ;
; -4.219 ; ram:u0|addr[0]  ; ram:u0|B~1860 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.122      ;
; -4.219 ; ram:u0|addr[0]  ; ram:u0|B~1845 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.122      ;
; -4.219 ; ram:u0|addr[0]  ; ram:u0|B~1844 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.122      ;
; -4.219 ; ram:u0|addr[0]  ; ram:u0|B~1841 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.122      ;
; -4.219 ; ram:u0|addr[0]  ; ram:u0|B~1840 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.122      ;
; -4.219 ; ram:u0|index[4] ; ram:u0|R~1651 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.154      ;
; -4.219 ; ram:u0|index[4] ; ram:u0|R~1647 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.154      ;
; -4.219 ; ram:u0|index[4] ; ram:u0|R~1639 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.154      ;
; -4.219 ; ram:u0|index[4] ; ram:u0|R~1643 ; CLK          ; CLK         ; 1.000        ; -0.066     ; 5.154      ;
; -4.205 ; ram:u0|addr[2]  ; ram:u0|B~1214 ; CLK          ; CLK         ; 1.000        ; -0.102     ; 5.104      ;
; -4.205 ; ram:u0|addr[2]  ; ram:u0|B~1215 ; CLK          ; CLK         ; 1.000        ; -0.102     ; 5.104      ;
; -4.205 ; ram:u0|addr[2]  ; ram:u0|R~1170 ; CLK          ; CLK         ; 1.000        ; -0.102     ; 5.104      ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                               ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.400 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.690      ;
; -1.329 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.243      ; 2.620      ;
; -1.292 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.243      ; 2.583      ;
; -1.291 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.243      ; 2.582      ;
; -1.290 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.580      ;
; -1.289 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.241      ; 2.578      ;
; -1.278 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.568      ;
; -1.270 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.240      ; 2.558      ;
; -1.269 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.240      ; 2.557      ;
; -1.256 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.241      ; 2.545      ;
; -1.245 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.243      ; 2.536      ;
; -1.155 ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.445      ;
; -0.934 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.224      ;
; -0.930 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.243      ; 2.221      ;
; -0.893 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.243      ; 2.184      ;
; -0.891 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.181      ;
; -0.890 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.241      ; 2.179      ;
; -0.870 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.240      ; 2.158      ;
; -0.847 ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.080     ; 1.768      ;
; -0.803 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.243      ; 2.094      ;
; -0.766 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.243      ; 2.057      ;
; -0.764 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.054      ;
; -0.763 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.241      ; 2.052      ;
; -0.743 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.240      ; 2.031      ;
; -0.564 ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.080     ; 1.485      ;
; -0.427 ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.080     ; 1.348      ;
; -0.367 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.080     ; 1.288      ;
; -0.364 ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.080     ; 1.285      ;
; -0.341 ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 1.631      ;
; -0.122 ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.080     ; 1.043      ;
; -0.028 ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.080     ; 0.949      ;
; 0.063  ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.080     ; 0.858      ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ram:u0|ledpanel:LED|clk_t'                                                                                                               ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.522 ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 2.740      ; 2.711      ;
; -0.149 ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; -0.500       ; 2.740      ; 2.584      ;
; 0.452  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 0.746      ;
; 0.464  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.082      ; 0.758      ;
; 0.466  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 0.758      ;
; 0.508  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.082      ; 0.802      ;
; 0.508  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.801      ;
; 0.509  ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.802      ;
; 0.519  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.082      ; 0.813      ;
; 0.524  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 0.816      ;
; 0.535  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 0.827      ;
; 0.707  ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.000      ;
; 0.749  ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.042      ;
; 0.749  ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.042      ;
; 0.757  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.082      ; 1.051      ;
; 0.760  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.082      ; 1.054      ;
; 0.766  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.082      ; 1.060      ;
; 0.783  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.082      ; 1.077      ;
; 0.796  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.088      ;
; 0.799  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.091      ;
; 0.822  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.114      ;
; 0.833  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.126      ;
; 0.887  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.180      ;
; 0.906  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.082      ; 1.200      ;
; 0.917  ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.210      ;
; 0.956  ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.249      ;
; 0.965  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.257      ;
; 1.046  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.339      ;
; 1.097  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.389      ;
; 1.125  ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.418      ;
; 1.136  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.082      ; 1.430      ;
; 1.138  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.082      ; 1.432      ;
; 1.157  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.449      ;
; 1.158  ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.451      ;
; 1.160  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.452      ;
; 1.160  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.452      ;
; 1.169  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.461      ;
; 1.169  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.461      ;
; 1.196  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.488      ;
; 1.235  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.528      ;
; 1.251  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.544      ;
; 1.255  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.548      ;
; 1.264  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.557      ;
; 1.265  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.558      ;
; 1.300  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.592      ;
; 1.300  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.592      ;
; 1.301  ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.594      ;
; 1.305  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.598      ;
; 1.309  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.601      ;
; 1.328  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.620      ;
; 1.360  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.652      ;
; 1.408  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.701      ;
; 1.429  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.722      ;
; 1.440  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.732      ;
; 1.492  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.784      ;
; 1.529  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|R0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.566      ; 2.307      ;
; 1.580  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|B1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.872      ;
; 1.633  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.925      ;
; 1.653  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.945      ;
; 1.711  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.003      ;
; 1.731  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|R0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.575      ; 2.518      ;
; 1.752  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|G1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.564      ; 2.528      ;
; 1.845  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.137      ;
; 1.850  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.143      ;
; 1.856  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.148      ;
; 1.862  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|B0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.569      ; 2.643      ;
; 1.891  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|G0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.091      ; 2.194      ;
; 1.892  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.185      ;
; 1.905  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.198      ;
; 1.923  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.216      ;
; 1.958  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.250      ;
; 2.019  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.312      ;
; 2.037  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.329      ;
; 2.046  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.338      ;
; 2.110  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.402      ;
; 2.143  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.435      ;
; 2.176  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.468      ;
; 2.177  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.469      ;
; 2.180  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|B0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.578      ; 2.970      ;
; 2.186  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.478      ;
; 2.342  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.634      ;
; 2.384  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.677      ;
; 2.448  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.740      ;
; 2.460  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|R0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.575      ; 3.247      ;
; 2.485  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|R0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.575      ; 3.272      ;
; 2.533  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.102      ; 2.847      ;
; 2.547  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.839      ;
; 2.551  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|B0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.578      ; 3.341      ;
; 2.556  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.848      ;
; 2.568  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.082      ; 2.862      ;
; 2.572  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|G1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.585      ; 3.369      ;
; 2.575  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.867      ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                          ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                                                                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.020 ; ram:u0|ledpanel:LED|clk_t           ; ram:u0|ledpanel:LED|clk_t                                                                ; ram:u0|ledpanel:LED|clk_t ; CLK         ; 0.000        ; 2.726      ; 3.209      ;
; 0.367  ; ram:u0|ledpanel:LED|clk_t           ; ram:u0|ledpanel:LED|clk_t                                                                ; ram:u0|ledpanel:LED|clk_t ; CLK         ; -0.500       ; 2.726      ; 3.096      ;
; 0.451  ; rs232_rx:u1|state.wait_for_rx_start ; rs232_rx:u1|state.wait_for_rx_start                                                      ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; rs232_rx:u1|state.receive_bits      ; rs232_rx:u1|state.receive_bits                                                           ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.452  ; rs232_rx:u1|req_o                   ; rs232_rx:u1|req_o                                                                        ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; rs232_rx:u1|baudrate_counter[1]     ; rs232_rx:u1|baudrate_counter[1]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; rs232_rx:u1|baudrate_counter[7]     ; rs232_rx:u1|baudrate_counter[7]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; rs232_rx:u1|baudrate_counter[2]     ; rs232_rx:u1|baudrate_counter[2]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; rs232_rx:u1|baudrate_counter[3]     ; rs232_rx:u1|baudrate_counter[3]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; rs232_rx:u1|baudrate_counter[4]     ; rs232_rx:u1|baudrate_counter[4]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; rs232_rx:u1|baudrate_counter[6]     ; rs232_rx:u1|baudrate_counter[6]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; rs232_rx:u1|state.wait_for_stop_bit ; rs232_rx:u1|state.wait_for_stop_bit                                                      ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; rs232_rx:u1|state.wait_half_bit     ; rs232_rx:u1|state.wait_half_bit                                                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; rs232_rx:u1|bit_counter[2]          ; rs232_rx:u1|bit_counter[2]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; rs232_rx:u1|bit_counter[1]          ; rs232_rx:u1|bit_counter[1]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; rs232_rx:u1|bit_counter[0]          ; rs232_rx:u1|bit_counter[0]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; ram:u0|state.start_byte             ; ram:u0|state.start_byte                                                                  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; ram:u0|state.receive_pixelR         ; ram:u0|state.receive_pixelR                                                              ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; ram:u0|state.address_byte           ; ram:u0|state.address_byte                                                                ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.502  ; rs232_rx:u1|shift_register[6]       ; rs232_rx:u1|shift_register[5]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.796      ;
; 0.511  ; ram:u0|state.address_byte           ; ram:u0|state.receive_pixelR                                                              ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.805      ;
; 0.524  ; rs232_rx:u1|shift_register[4]       ; rs232_rx:u1|shift_register[3]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.818      ;
; 0.525  ; rs232_rx:u1|shift_register[5]       ; rs232_rx:u1|shift_register[4]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.819      ;
; 0.526  ; ram:u0|TR[40]                       ; ram:u0|R~1838                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 0.819      ;
; 0.549  ; ram:u0|addr[3]                      ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.478      ; 1.281      ;
; 0.610  ; ram:u0|TG[39]                       ; ram:u0|G~2093                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.536      ; 1.358      ;
; 0.623  ; ram:u0|TG[22]                       ; ram:u0|G~2012                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.577      ; 1.412      ;
; 0.640  ; ram:u0|TG[23]                       ; ram:u0|G~2077                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.536      ; 1.388      ;
; 0.664  ; ram:u0|TG[22]                       ; ram:u0|G~2076                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.536      ; 1.412      ;
; 0.666  ; rs232_rx:u1|shift_register[1]       ; rs232_rx:u1|shift_register[0]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.960      ;
; 0.667  ; rs232_rx:u1|shift_register[2]       ; rs232_rx:u1|shift_register[1]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.961      ;
; 0.673  ; ram:u0|TR[49]                       ; ram:u0|R~1143                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.587      ; 1.472      ;
; 0.681  ; rs232_rx:u1|shift_register[0]       ; rs232_rx:u1|data[0]                                                                      ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.975      ;
; 0.688  ; ram:u0|TB[3]                        ; ram:u0|B~1545                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.585      ; 1.485      ;
; 0.691  ; ram:u0|state.receive_pixelG         ; ram:u0|state.receive_pixelB                                                              ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 0.984      ;
; 0.693  ; ram:u0|TR[48]                       ; ram:u0|R~1142                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.587      ; 1.492      ;
; 0.694  ; ram:u0|TG[22]                       ; ram:u0|G~1628                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.585      ; 1.491      ;
; 0.696  ; ram:u0|TG[13]                       ; ram:u0|G~1747                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.572      ; 1.480      ;
; 0.701  ; rs232_rx:u1|shift_register[1]       ; rs232_rx:u1|data[1]                                                                      ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.995      ;
; 0.707  ; rs232_rx:u1|shift_register[2]       ; rs232_rx:u1|data[2]                                                                      ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.001      ;
; 0.714  ; ram:u0|ledpanel:LED|count[1]        ; ram:u0|ledpanel:LED|count[1]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.102      ; 1.028      ;
; 0.716  ; ram:u0|TR[49]                       ; ram:u0|R~1527                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.546      ; 1.474      ;
; 0.722  ; edge_detector:u3|bt_out             ; ram:u0|state.plus_index                                                                  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.016      ;
; 0.723  ; rs232_rx:u1|shift_register[3]       ; rs232_rx:u1|shift_register[2]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.017      ;
; 0.728  ; rs232_rx:u1|shift_register[5]       ; rs232_rx:u1|data[5]                                                                      ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.022      ;
; 0.728  ; ram:u0|TB[3]                        ; ram:u0|B~1481                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.544      ; 1.484      ;
; 0.729  ; ram:u0|TG[38]                       ; ram:u0|G~1644                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.585      ; 1.526      ;
; 0.730  ; rs232_rx:u1|baudrate_counter[5]     ; rs232_rx:u1|baudrate_counter[5]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.024      ;
; 0.731  ; ram:u0|TB[17]                       ; ram:u0|B~1943                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.623      ; 1.566      ;
; 0.732  ; ram:u0|TR[48]                       ; ram:u0|R~1526                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.546      ; 1.490      ;
; 0.732  ; rs232_rx:u1|shift_register[4]       ; rs232_rx:u1|data[4]                                                                      ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.026      ;
; 0.732  ; ram:u0|TB[3]                        ; ram:u0|B~1929                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.575      ; 1.519      ;
; 0.739  ; ram:u0|ledpanel:LED|count[0]        ; ram:u0|ledpanel:LED|count[0]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.102      ; 1.053      ;
; 0.740  ; edge_detector:u3|state              ; edge_detector:u3|bt_out                                                                  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.034      ;
; 0.747  ; ram:u0|TG[51]                       ; ram:u0|G~1273                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.592      ; 1.551      ;
; 0.758  ; ram:u0|ledpanel:LED|count[15]       ; ram:u0|ledpanel:LED|count[15]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.052      ;
; 0.758  ; ram:u0|ledpanel:LED|count[13]       ; ram:u0|ledpanel:LED|count[13]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.052      ;
; 0.758  ; ram:u0|ledpanel:LED|count[11]       ; ram:u0|ledpanel:LED|count[11]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.052      ;
; 0.758  ; ram:u0|ledpanel:LED|count[3]        ; ram:u0|ledpanel:LED|count[3]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.052      ;
; 0.758  ; rs232_rx:u1|bit_counter[0]          ; rs232_rx:u1|bit_counter[1]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.052      ;
; 0.759  ; ram:u0|ledpanel:LED|count[19]       ; ram:u0|ledpanel:LED|count[19]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.053      ;
; 0.759  ; ram:u0|ledpanel:LED|count[29]       ; ram:u0|ledpanel:LED|count[29]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.053      ;
; 0.759  ; ram:u0|ledpanel:LED|count[27]       ; ram:u0|ledpanel:LED|count[27]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.053      ;
; 0.759  ; ram:u0|ledpanel:LED|count[5]        ; ram:u0|ledpanel:LED|count[5]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.053      ;
; 0.759  ; ram:u0|TG[6]                        ; ram:u0|G~1228                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.586      ; 1.557      ;
; 0.760  ; ram:u0|ledpanel:LED|count[21]       ; ram:u0|ledpanel:LED|count[21]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760  ; ram:u0|ledpanel:LED|count[17]       ; ram:u0|ledpanel:LED|count[17]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.054      ;
; 0.761  ; ram:u0|TR[5]                        ; ram:u0|R~2059                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.613      ; 1.586      ;
; 0.761  ; ram:u0|ledpanel:LED|count[16]       ; ram:u0|ledpanel:LED|count[16]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; ram:u0|ledpanel:LED|count[9]        ; ram:u0|ledpanel:LED|count[9]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; ram:u0|ledpanel:LED|count[2]        ; ram:u0|ledpanel:LED|count[2]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; ram:u0|ledpanel:LED|count[6]        ; ram:u0|ledpanel:LED|count[6]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; ram:u0|ledpanel:LED|count[7]        ; ram:u0|ledpanel:LED|count[7]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762  ; ram:u0|ledpanel:LED|count[22]       ; ram:u0|ledpanel:LED|count[22]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762  ; ram:u0|ledpanel:LED|count[25]       ; ram:u0|ledpanel:LED|count[25]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762  ; ram:u0|ledpanel:LED|count[23]       ; ram:u0|ledpanel:LED|count[23]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762  ; ram:u0|ledpanel:LED|count[18]       ; ram:u0|ledpanel:LED|count[18]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762  ; ram:u0|ledpanel:LED|count[14]       ; ram:u0|ledpanel:LED|count[14]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762  ; ram:u0|ledpanel:LED|count[12]       ; ram:u0|ledpanel:LED|count[12]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762  ; ram:u0|ledpanel:LED|count[4]        ; ram:u0|ledpanel:LED|count[4]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.056      ;
; 0.763  ; ram:u0|ledpanel:LED|count[20]       ; ram:u0|ledpanel:LED|count[20]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; ram:u0|ledpanel:LED|count[30]       ; ram:u0|ledpanel:LED|count[30]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; ram:u0|ledpanel:LED|count[28]       ; ram:u0|ledpanel:LED|count[28]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; ram:u0|ledpanel:LED|count[10]       ; ram:u0|ledpanel:LED|count[10]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; ram:u0|ledpanel:LED|count[8]        ; ram:u0|ledpanel:LED|count[8]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764  ; ram:u0|ledpanel:LED|count[26]       ; ram:u0|ledpanel:LED|count[26]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764  ; ram:u0|ledpanel:LED|count[24]       ; ram:u0|ledpanel:LED|count[24]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.058      ;
; 0.765  ; ram:u0|TB[10]                       ; ram:u0|B~1552                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.544      ; 1.521      ;
; 0.768  ; ram:u0|state.start_byte             ; ram:u0|state.address_byte                                                                ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.062      ;
; 0.770  ; ram:u0|TB[3]                        ; ram:u0|B~1417                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.537      ; 1.519      ;
; 0.784  ; ram:u0|TR[13]                       ; ram:u0|R~1555                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.584      ; 1.580      ;
; 0.785  ; ram:u0|TG[10]                       ; ram:u0|G~1616                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.590      ; 1.587      ;
; 0.786  ; ram:u0|ledpanel:LED|count[31]       ; ram:u0|ledpanel:LED|count[31]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.080      ;
; 0.790  ; ram:u0|TG[51]                       ; ram:u0|G~1145                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.551      ; 1.553      ;
; 0.791  ; ram:u0|TB[17]                       ; ram:u0|B~1431                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.598      ; 1.601      ;
; 0.793  ; ram:u0|TR[2]                        ; ram:u0|R~1992                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.535      ; 1.540      ;
; 0.794  ; ram:u0|TB[62]                       ; ram:u0|B~1540                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.530      ; 1.536      ;
; 0.797  ; ram:u0|TG[6]                        ; ram:u0|G~1804                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.545      ; 1.554      ;
; 0.804  ; ram:u0|TG[23]                       ; ram:u0|G~1949                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.583      ; 1.599      ;
; 0.810  ; ram:u0|TG[22]                       ; ram:u0|G~1500                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.587      ; 1.609      ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                               ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.454 ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.080      ; 0.758      ;
; 0.525 ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.080      ; 0.817      ;
; 0.590 ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.080      ; 0.882      ;
; 0.806 ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.080      ; 1.098      ;
; 0.808 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.080      ; 1.100      ;
; 0.820 ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.397      ; 1.471      ;
; 0.847 ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.080      ; 1.139      ;
; 0.891 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.397      ; 1.542      ;
; 0.982 ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.397      ; 1.633      ;
; 0.995 ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.080      ; 1.287      ;
; 1.168 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.833      ;
; 1.173 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.396      ; 1.823      ;
; 1.177 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.397      ; 1.828      ;
; 1.182 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.396      ; 1.832      ;
; 1.185 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.850      ;
; 1.199 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.396      ; 1.849      ;
; 1.200 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.865      ;
; 1.202 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.867      ;
; 1.207 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.397      ; 1.858      ;
; 1.210 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.396      ; 1.860      ;
; 1.221 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.397      ; 1.872      ;
; 1.240 ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.080      ; 1.532      ;
; 1.266 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.931      ;
; 1.272 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.397      ; 1.923      ;
; 1.280 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.396      ; 1.930      ;
; 1.286 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.951      ;
; 1.334 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.396      ; 1.984      ;
; 1.564 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 2.229      ;
; 1.569 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 2.234      ;
; 1.574 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.396      ; 2.224      ;
; 1.578 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.397      ; 2.229      ;
; 1.583 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.396      ; 2.233      ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|bt_out                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|state                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1094                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1095                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1096                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1097                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1098                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1099                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1100                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1101                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1102                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1103                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1104                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1105                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1106                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1107                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1108                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1109                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1110                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1111                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1112                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1113                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1114                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1115                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1116                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1117                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1118                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1119                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1120                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1121                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1122                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1123                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1124                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1125                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1126                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1127                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1128                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1129                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1130                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1131                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1132                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1133                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1134                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1135                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1136                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1137                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1138                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1139                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1140                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1141                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1142                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1143                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1144                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1145                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1146                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1147                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1148                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1149                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1150                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1151                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1152                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1153                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1154                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1155                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1156                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1157                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1158                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1159                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1160                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1161                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1162                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1163                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1164                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1165                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1166                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1167                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1168                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1169                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1170                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1171                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1172                                                                             ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.177  ; 0.412        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.177  ; 0.412        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.179  ; 0.414        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.179  ; 0.414        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.180  ; 0.415        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.180  ; 0.415        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.345  ; 0.580        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.345  ; 0.580        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.346  ; 0.581        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.347  ; 0.582        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.348  ; 0.583        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.348  ; 0.583        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8  ;
; 0.219  ; 0.439        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1        ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0        ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1        ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0        ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1        ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK     ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH     ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK      ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]    ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]    ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]    ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]    ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]    ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]    ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0  ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1  ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2  ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3  ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4  ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5  ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6  ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7  ;
; 0.239  ; 0.459        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8  ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]   ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]   ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]   ;
; 0.240  ; 0.460        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]   ;
; 0.243  ; 0.463        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0]  ;
; 0.243  ; 0.463        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1]  ;
; 0.243  ; 0.463        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2]  ;
; 0.243  ; 0.463        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3]  ;
; 0.243  ; 0.463        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts     ;
; 0.245  ; 0.465        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0        ;
; 0.346  ; 0.534        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0        ;
; 0.348  ; 0.536        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0]  ;
; 0.348  ; 0.536        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1]  ;
; 0.348  ; 0.536        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2]  ;
; 0.348  ; 0.536        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3]  ;
; 0.348  ; 0.536        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts     ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK     ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH     ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK      ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7  ;
; 0.351  ; 0.539        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8  ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1        ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]   ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]   ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]   ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]   ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]    ;
; 0.352  ; 0.540        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]    ;
; 0.356  ; 0.544        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0        ;
; 0.358  ; 0.546        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0        ;
; 0.358  ; 0.546        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1        ;
; 0.371  ; 0.559        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1        ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|clk_t~clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; RST           ; CLK        ; 1.703 ; 1.942 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; 4.407 ; 4.678 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RST           ; CLK        ; 0.220  ; 0.007  ; Rise       ; CLK             ;
; data_from_com ; CLK        ; -2.497 ; -2.710 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 8.662 ; 9.186 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 5.846 ; 5.995 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 8.662 ; 9.186 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 7.038 ; 7.263 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 7.183 ; 7.373 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 6.891 ; 6.673 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 7.927 ; 7.589 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 6.563 ; 6.363 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 6.777 ; 6.533 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 7.821 ; 7.616 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 5.990 ; 5.862 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 9.747 ; 9.139 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 8.269 ; 7.945 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 6.204 ; 6.030 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 5.688 ; 5.835 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 5.688 ; 5.835 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 8.247 ; 8.793 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 6.417 ; 6.659 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 6.581 ; 6.791 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 6.700 ; 6.486 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 7.694 ; 7.365 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 6.384 ; 6.188 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 6.590 ; 6.352 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 7.592 ; 7.391 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 5.829 ; 5.702 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 9.524 ; 8.922 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 8.016 ; 7.702 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 6.041 ; 5.869 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+---------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                           ;
+------------+-----------------+---------------------------+------------------------------------------------+
; 114.08 MHz ; 114.08 MHz      ; ram:u0|ledpanel:LED|clk_t ;                                                ;
; 198.73 MHz ; 198.73 MHz      ; CLK                       ;                                                ;
; 438.21 MHz ; 238.04 MHz      ; ram:u0|ledpanel:LED|nexts ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ram:u0|ledpanel:LED|clk_t ; -7.885 ; -134.789      ;
; CLK                       ; -4.032 ; -11078.126    ;
; ram:u0|ledpanel:LED|nexts ; -1.282 ; -8.238        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ram:u0|ledpanel:LED|clk_t ; -0.381 ; -0.381        ;
; CLK                       ; -0.003 ; -0.003        ;
; ram:u0|ledpanel:LED|nexts ; 0.403  ; 0.000         ;
+---------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -3.201 ; -5039.094     ;
; ram:u0|ledpanel:LED|nexts ; -3.201 ; -25.154       ;
; ram:u0|ledpanel:LED|clk_t ; -1.487 ; -49.071       ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|clk_t'                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -7.885 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.167      ; 9.054      ;
; -7.766 ; ram:u0|ledpanel:LED|col[5]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.071     ; 8.697      ;
; -7.729 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.167      ; 8.898      ;
; -7.639 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.071     ; 8.570      ;
; -7.623 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.167      ; 8.792      ;
; -7.609 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.071     ; 8.540      ;
; -7.514 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.399      ; 8.915      ;
; -7.447 ; ram:u0|ledpanel:LED|col[0]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.071     ; 8.378      ;
; -7.425 ; ram:u0|ledpanel:LED|col[2]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.399      ; 8.826      ;
; -7.413 ; ram:u0|ledpanel:LED|col[0]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.399      ; 8.814      ;
; -7.348 ; ram:u0|ledpanel:LED|col[3]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.380      ; 8.730      ;
; -7.330 ; ram:u0|ledpanel:LED|col[5]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.380      ; 8.712      ;
; -7.298 ; ram:u0|ledpanel:LED|col[2]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.380      ; 8.680      ;
; -7.255 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.380      ; 8.637      ;
; -7.238 ; ram:u0|ledpanel:LED|col[3]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.399      ; 8.639      ;
; -7.083 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.642      ; 8.727      ;
; -7.080 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.642      ; 8.724      ;
; -7.079 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.167      ; 8.248      ;
; -6.994 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.642      ; 8.638      ;
; -6.941 ; ram:u0|B~1387                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.588     ; 7.345      ;
; -6.913 ; ram:u0|B~1260                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.174     ; 7.731      ;
; -6.896 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.623      ; 8.521      ;
; -6.894 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.098     ; 7.798      ;
; -6.884 ; ram:u0|B~1388                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.163     ; 7.713      ;
; -6.853 ; ram:u0|B~1261                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.152     ; 7.693      ;
; -6.852 ; ram:u0|B~1450                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.628     ; 7.216      ;
; -6.838 ; ram:u0|B~1430                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.632     ; 7.198      ;
; -6.838 ; ram:u0|B~1789                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.597     ; 7.233      ;
; -6.838 ; ram:u0|B~1452                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.163     ; 7.667      ;
; -6.832 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.623      ; 8.457      ;
; -6.803 ; ram:u0|B~1453                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.165     ; 7.630      ;
; -6.798 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.090     ; 7.710      ;
; -6.791 ; ram:u0|B~1639                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.640     ; 7.143      ;
; -6.787 ; ram:u0|B~1323                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.621     ; 7.158      ;
; -6.769 ; ram:u0|B~1259                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.154     ; 7.607      ;
; -6.768 ; ram:u0|B~1642                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.650     ; 7.110      ;
; -6.766 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.642      ; 8.410      ;
; -6.749 ; ram:u0|B~1462                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.585     ; 7.156      ;
; -6.741 ; ram:u0|B~1318                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.594     ; 7.139      ;
; -6.737 ; ram:u0|B~1627                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.605     ; 7.124      ;
; -6.721 ; ram:u0|B~1258                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.672     ; 7.041      ;
; -6.711 ; ram:u0|B~1210                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.160     ; 7.543      ;
; -6.708 ; ram:u0|G~1370                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.120     ; 7.580      ;
; -6.680 ; ram:u0|G~1947                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.154     ; 7.518      ;
; -6.671 ; ram:u0|B~1325                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.160     ; 7.503      ;
; -6.662 ; ram:u0|B~1616                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.645     ; 7.009      ;
; -6.662 ; ram:u0|B~1755                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.583     ; 7.071      ;
; -6.646 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.089     ; 7.559      ;
; -6.639 ; ram:u0|B~1305                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.636     ; 6.995      ;
; -6.637 ; ram:u0|B~1238                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.578     ; 7.051      ;
; -6.636 ; ram:u0|B~1772                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.588     ; 7.040      ;
; -6.610 ; ram:u0|R~1443                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.169     ; 7.433      ;
; -6.608 ; ram:u0|B~1127                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.596     ; 7.004      ;
; -6.588 ; ram:u0|B~1567                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.630     ; 6.950      ;
; -6.585 ; ram:u0|B~1757                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.585     ; 6.992      ;
; -6.572 ; ram:u0|B~1104                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.659     ; 6.905      ;
; -6.567 ; ram:u0|B~1756                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.585     ; 6.974      ;
; -6.565 ; ram:u0|B~2035                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.652     ; 6.905      ;
; -6.551 ; ram:u0|B~1770                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.588     ; 6.955      ;
; -6.546 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|B0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.345      ; 7.893      ;
; -6.542 ; ram:u0|B~1530                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.594     ; 6.940      ;
; -6.536 ; ram:u0|B~1303                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.633     ; 6.895      ;
; -6.532 ; ram:u0|B~1908                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.609     ; 6.915      ;
; -6.532 ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.341      ; 7.875      ;
; -6.531 ; ram:u0|B~1475                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.631     ; 6.892      ;
; -6.528 ; ram:u0|B~1338                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.627     ; 6.893      ;
; -6.527 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.341      ; 7.870      ;
; -6.525 ; ram:u0|B~1197                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.635     ; 6.882      ;
; -6.522 ; ram:u0|R~1448                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.326      ; 7.840      ;
; -6.522 ; ram:u0|B~1331                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.551     ; 6.963      ;
; -6.518 ; ram:u0|B~1280                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.616     ; 6.894      ;
; -6.515 ; ram:u0|G~1339                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.101     ; 7.406      ;
; -6.515 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.623      ; 8.140      ;
; -6.504 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.623      ; 8.129      ;
; -6.483 ; ram:u0|B~1132                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.644     ; 6.831      ;
; -6.483 ; ram:u0|G~1760                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.180     ; 7.295      ;
; -6.474 ; ram:u0|B~1306                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.627     ; 6.839      ;
; -6.474 ; ram:u0|B~1632                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.620     ; 6.846      ;
; -6.460 ; ram:u0|B~1943                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.650     ; 6.802      ;
; -6.458 ; ram:u0|B~1131                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.154     ; 7.296      ;
; -6.457 ; ram:u0|B~1643                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.650     ; 6.799      ;
; -6.456 ; ram:u0|B~1991                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.637     ; 6.811      ;
; -6.448 ; ram:u0|B~1504                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.588     ; 6.852      ;
; -6.446 ; ram:u0|B~1775                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.616     ; 6.822      ;
; -6.445 ; ram:u0|G~1786                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.170     ; 7.267      ;
; -6.440 ; ram:u0|B~1817                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.593     ; 6.839      ;
; -6.427 ; ram:u0|B~1286                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.594     ; 6.825      ;
; -6.426 ; ram:u0|R~1364                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.303      ; 7.721      ;
; -6.423 ; ram:u0|B~1878                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.622     ; 6.793      ;
; -6.423 ; ram:u0|B~2023                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.637     ; 6.778      ;
; -6.416 ; ram:u0|B~1322                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.163     ; 7.245      ;
; -6.410 ; ram:u0|B~1324                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.163     ; 7.239      ;
; -6.406 ; ram:u0|B~2108                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.613     ; 6.785      ;
; -6.406 ; ram:u0|B~1531                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.594     ; 6.804      ;
; -6.405 ; ram:u0|B~1786                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.583     ; 6.814      ;
; -6.401 ; ram:u0|B~1340                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.627     ; 6.766      ;
; -6.400 ; ram:u0|B~1897                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.630     ; 6.762      ;
; -6.399 ; ram:u0|B~1231                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.616     ; 6.775      ;
; -6.398 ; ram:u0|B~1309                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.161     ; 7.229      ;
; -6.396 ; ram:u0|G~1887                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.191     ; 7.197      ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                              ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+
; -4.032 ; ram:u0|index[2] ; ram:u0|TR[3]  ; CLK          ; CLK         ; 1.000        ; -0.044     ; 4.990      ;
; -4.032 ; ram:u0|index[2] ; ram:u0|TR[2]  ; CLK          ; CLK         ; 1.000        ; -0.044     ; 4.990      ;
; -3.990 ; ram:u0|addr[2]  ; ram:u0|R~1188 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.934      ;
; -3.990 ; ram:u0|addr[2]  ; ram:u0|R~1202 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.934      ;
; -3.974 ; ram:u0|addr[1]  ; ram:u0|B~1838 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 4.888      ;
; -3.974 ; ram:u0|addr[1]  ; ram:u0|B~1839 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 4.888      ;
; -3.974 ; ram:u0|addr[1]  ; ram:u0|B~1842 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 4.888      ;
; -3.974 ; ram:u0|addr[1]  ; ram:u0|B~1843 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 4.888      ;
; -3.974 ; ram:u0|addr[1]  ; ram:u0|B~1861 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 4.888      ;
; -3.974 ; ram:u0|addr[1]  ; ram:u0|B~1859 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 4.888      ;
; -3.974 ; ram:u0|addr[1]  ; ram:u0|B~1858 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 4.888      ;
; -3.974 ; ram:u0|addr[1]  ; ram:u0|B~1860 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 4.888      ;
; -3.974 ; ram:u0|addr[1]  ; ram:u0|B~1845 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 4.888      ;
; -3.974 ; ram:u0|addr[1]  ; ram:u0|B~1844 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 4.888      ;
; -3.974 ; ram:u0|addr[1]  ; ram:u0|B~1841 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 4.888      ;
; -3.974 ; ram:u0|addr[1]  ; ram:u0|B~1840 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 4.888      ;
; -3.950 ; ram:u0|addr[1]  ; ram:u0|R~1188 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.894      ;
; -3.950 ; ram:u0|addr[1]  ; ram:u0|R~1202 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.894      ;
; -3.940 ; ram:u0|index[1] ; ram:u0|TR[3]  ; CLK          ; CLK         ; 1.000        ; -0.044     ; 4.898      ;
; -3.940 ; ram:u0|index[1] ; ram:u0|TR[2]  ; CLK          ; CLK         ; 1.000        ; -0.044     ; 4.898      ;
; -3.921 ; ram:u0|addr[2]  ; ram:u0|R~1586 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 4.869      ;
; -3.914 ; ram:u0|index[2] ; ram:u0|B~1453 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.854      ;
; -3.911 ; ram:u0|index[4] ; ram:u0|B~1453 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.851      ;
; -3.907 ; ram:u0|index[2] ; ram:u0|B~1500 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.840      ;
; -3.907 ; ram:u0|index[2] ; ram:u0|B~1501 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.840      ;
; -3.907 ; ram:u0|index[2] ; ram:u0|G~1488 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.840      ;
; -3.907 ; ram:u0|index[2] ; ram:u0|G~1536 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.840      ;
; -3.907 ; ram:u0|index[2] ; ram:u0|G~1520 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.840      ;
; -3.907 ; ram:u0|index[2] ; ram:u0|G~1504 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.840      ;
; -3.907 ; ram:u0|index[2] ; ram:u0|B~1499 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.840      ;
; -3.907 ; ram:u0|index[2] ; ram:u0|B~1498 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.840      ;
; -3.904 ; ram:u0|index[4] ; ram:u0|B~1500 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.837      ;
; -3.904 ; ram:u0|index[4] ; ram:u0|B~1501 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.837      ;
; -3.904 ; ram:u0|index[4] ; ram:u0|G~1488 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.837      ;
; -3.904 ; ram:u0|index[4] ; ram:u0|G~1536 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.837      ;
; -3.904 ; ram:u0|index[4] ; ram:u0|G~1520 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.837      ;
; -3.904 ; ram:u0|index[4] ; ram:u0|G~1504 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.837      ;
; -3.904 ; ram:u0|index[4] ; ram:u0|B~1499 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.837      ;
; -3.904 ; ram:u0|index[4] ; ram:u0|B~1498 ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.837      ;
; -3.899 ; ram:u0|index[1] ; ram:u0|TR[5]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.844      ;
; -3.899 ; ram:u0|index[1] ; ram:u0|TR[4]  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 4.844      ;
; -3.895 ; ram:u0|index[3] ; ram:u0|TR[3]  ; CLK          ; CLK         ; 1.000        ; -0.044     ; 4.853      ;
; -3.895 ; ram:u0|index[3] ; ram:u0|TR[2]  ; CLK          ; CLK         ; 1.000        ; -0.044     ; 4.853      ;
; -3.885 ; ram:u0|index[2] ; ram:u0|B~2038 ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.796      ;
; -3.885 ; ram:u0|index[2] ; ram:u0|G~1994 ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.796      ;
; -3.885 ; ram:u0|index[2] ; ram:u0|B~2006 ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.796      ;
; -3.885 ; ram:u0|index[2] ; ram:u0|B~1990 ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.796      ;
; -3.885 ; ram:u0|index[2] ; ram:u0|B~2022 ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.796      ;
; -3.882 ; ram:u0|index[4] ; ram:u0|B~2038 ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.793      ;
; -3.882 ; ram:u0|index[4] ; ram:u0|G~1994 ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.793      ;
; -3.882 ; ram:u0|index[4] ; ram:u0|B~2006 ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.793      ;
; -3.882 ; ram:u0|index[4] ; ram:u0|B~1990 ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.793      ;
; -3.882 ; ram:u0|index[4] ; ram:u0|B~2022 ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.793      ;
; -3.879 ; ram:u0|index[2] ; ram:u0|B~1838 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.797      ;
; -3.879 ; ram:u0|index[2] ; ram:u0|B~1839 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.797      ;
; -3.879 ; ram:u0|index[2] ; ram:u0|B~1842 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.797      ;
; -3.879 ; ram:u0|index[2] ; ram:u0|B~1843 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.797      ;
; -3.879 ; ram:u0|index[2] ; ram:u0|B~1861 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.797      ;
; -3.879 ; ram:u0|index[2] ; ram:u0|B~1859 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.797      ;
; -3.879 ; ram:u0|index[2] ; ram:u0|B~1858 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.797      ;
; -3.879 ; ram:u0|index[2] ; ram:u0|B~1860 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.797      ;
; -3.879 ; ram:u0|index[2] ; ram:u0|B~1845 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.797      ;
; -3.879 ; ram:u0|index[2] ; ram:u0|B~1844 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.797      ;
; -3.879 ; ram:u0|index[2] ; ram:u0|B~1841 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.797      ;
; -3.879 ; ram:u0|index[2] ; ram:u0|B~1840 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.797      ;
; -3.876 ; ram:u0|index[4] ; ram:u0|B~1838 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.794      ;
; -3.876 ; ram:u0|index[4] ; ram:u0|B~1839 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.794      ;
; -3.876 ; ram:u0|index[4] ; ram:u0|B~1842 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.794      ;
; -3.876 ; ram:u0|index[4] ; ram:u0|B~1843 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.794      ;
; -3.876 ; ram:u0|index[4] ; ram:u0|B~1861 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.794      ;
; -3.876 ; ram:u0|index[4] ; ram:u0|B~1859 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.794      ;
; -3.876 ; ram:u0|index[4] ; ram:u0|B~1858 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.794      ;
; -3.876 ; ram:u0|index[4] ; ram:u0|B~1860 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.794      ;
; -3.876 ; ram:u0|index[4] ; ram:u0|B~1845 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.794      ;
; -3.876 ; ram:u0|index[4] ; ram:u0|B~1844 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.794      ;
; -3.876 ; ram:u0|index[4] ; ram:u0|B~1841 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.794      ;
; -3.876 ; ram:u0|index[4] ; ram:u0|B~1840 ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.794      ;
; -3.871 ; ram:u0|index[2] ; ram:u0|R~1651 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.815      ;
; -3.871 ; ram:u0|index[2] ; ram:u0|R~1647 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.815      ;
; -3.871 ; ram:u0|index[2] ; ram:u0|R~1639 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.815      ;
; -3.871 ; ram:u0|index[2] ; ram:u0|R~1643 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.815      ;
; -3.869 ; ram:u0|addr[0]  ; ram:u0|R~1982 ; CLK          ; CLK         ; 1.000        ; 0.362      ; 5.233      ;
; -3.869 ; ram:u0|addr[0]  ; ram:u0|R~1986 ; CLK          ; CLK         ; 1.000        ; 0.362      ; 5.233      ;
; -3.869 ; ram:u0|addr[0]  ; ram:u0|R~1978 ; CLK          ; CLK         ; 1.000        ; 0.362      ; 5.233      ;
; -3.869 ; ram:u0|addr[0]  ; ram:u0|R~1974 ; CLK          ; CLK         ; 1.000        ; 0.362      ; 5.233      ;
; -3.869 ; ram:u0|addr[0]  ; ram:u0|G~1943 ; CLK          ; CLK         ; 1.000        ; 0.362      ; 5.233      ;
; -3.868 ; ram:u0|index[4] ; ram:u0|R~1651 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.812      ;
; -3.868 ; ram:u0|index[4] ; ram:u0|R~1647 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.812      ;
; -3.868 ; ram:u0|index[4] ; ram:u0|R~1639 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.812      ;
; -3.868 ; ram:u0|index[4] ; ram:u0|R~1643 ; CLK          ; CLK         ; 1.000        ; -0.058     ; 4.812      ;
; -3.867 ; ram:u0|addr[1]  ; ram:u0|B~2038 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 4.774      ;
; -3.867 ; ram:u0|addr[1]  ; ram:u0|G~1994 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 4.774      ;
; -3.867 ; ram:u0|addr[1]  ; ram:u0|B~2006 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 4.774      ;
; -3.867 ; ram:u0|addr[1]  ; ram:u0|B~1990 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 4.774      ;
; -3.867 ; ram:u0|addr[1]  ; ram:u0|B~2022 ; CLK          ; CLK         ; 1.000        ; -0.095     ; 4.774      ;
; -3.859 ; ram:u0|addr[1]  ; ram:u0|R~1586 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 4.807      ;
; -3.858 ; ram:u0|addr[3]  ; ram:u0|B~1756 ; CLK          ; CLK         ; 1.000        ; 0.337      ; 5.197      ;
; -3.858 ; ram:u0|addr[3]  ; ram:u0|B~1757 ; CLK          ; CLK         ; 1.000        ; 0.337      ; 5.197      ;
; -3.853 ; ram:u0|addr[2]  ; ram:u0|B~1214 ; CLK          ; CLK         ; 1.000        ; -0.092     ; 4.763      ;
; -3.853 ; ram:u0|addr[2]  ; ram:u0|B~1215 ; CLK          ; CLK         ; 1.000        ; -0.092     ; 4.763      ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                                ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.282 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.214      ; 2.535      ;
; -1.194 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.216      ; 2.449      ;
; -1.157 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.216      ; 2.412      ;
; -1.156 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.214      ; 2.409      ;
; -1.154 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.216      ; 2.409      ;
; -1.151 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.214      ; 2.404      ;
; -1.139 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.214      ; 2.392      ;
; -1.126 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.213      ; 2.378      ;
; -1.124 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.213      ; 2.376      ;
; -1.115 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.214      ; 2.368      ;
; -1.114 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.216      ; 2.369      ;
; -1.072 ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.214      ; 2.325      ;
; -0.868 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.214      ; 2.121      ;
; -0.839 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.216      ; 2.094      ;
; -0.802 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.216      ; 2.057      ;
; -0.801 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.214      ; 2.054      ;
; -0.796 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.214      ; 2.049      ;
; -0.769 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.213      ; 2.021      ;
; -0.724 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.216      ; 1.979      ;
; -0.687 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.216      ; 1.942      ;
; -0.686 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.214      ; 1.939      ;
; -0.681 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.214      ; 1.934      ;
; -0.660 ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 1.591      ;
; -0.654 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.213      ; 1.906      ;
; -0.436 ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 1.367      ;
; -0.284 ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 1.215      ;
; -0.277 ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.214      ; 1.530      ;
; -0.228 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 1.159      ;
; -0.225 ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 1.156      ;
; -0.018 ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 0.949      ;
; 0.071  ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 0.860      ;
; 0.161  ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 0.770      ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|clk_t'                                                                                                                ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.381 ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 2.515      ; 2.589      ;
; -0.162 ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; -0.500       ; 2.515      ; 2.308      ;
; 0.401  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.416  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.684      ;
; 0.417  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.684      ;
; 0.476  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.744      ;
; 0.477  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.744      ;
; 0.480  ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.747      ;
; 0.486  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.753      ;
; 0.489  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.757      ;
; 0.493  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.760      ;
; 0.655  ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.922      ;
; 0.695  ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.962      ;
; 0.696  ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.963      ;
; 0.705  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.973      ;
; 0.708  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.976      ;
; 0.711  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.979      ;
; 0.734  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.002      ;
; 0.741  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.007      ;
; 0.745  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.011      ;
; 0.768  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.034      ;
; 0.775  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.042      ;
; 0.811  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.078      ;
; 0.852  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.120      ;
; 0.855  ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.122      ;
; 0.866  ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.133      ;
; 0.903  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.170      ;
; 0.962  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.229      ;
; 1.012  ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.279      ;
; 1.025  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.292      ;
; 1.050  ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.317      ;
; 1.060  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.326      ;
; 1.061  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.329      ;
; 1.062  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.330      ;
; 1.063  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.329      ;
; 1.064  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.330      ;
; 1.078  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.344      ;
; 1.079  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.345      ;
; 1.099  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.366      ;
; 1.111  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.379      ;
; 1.116  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.383      ;
; 1.120  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.388      ;
; 1.120  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.387      ;
; 1.121  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.389      ;
; 1.160  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.428      ;
; 1.162  ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.429      ;
; 1.185  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.451      ;
; 1.186  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.452      ;
; 1.200  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.466      ;
; 1.241  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.508      ;
; 1.281  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.548      ;
; 1.304  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.571      ;
; 1.307  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.573      ;
; 1.313  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.580      ;
; 1.364  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|R0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.531      ; 2.090      ;
; 1.386  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.653      ;
; 1.449  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|B1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.715      ;
; 1.452  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.718      ;
; 1.517  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|R0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.542      ; 2.254      ;
; 1.521  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.787      ;
; 1.541  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|G1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.531      ; 2.267      ;
; 1.547  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.814      ;
; 1.637  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.903      ;
; 1.652  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.919      ;
; 1.655  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|B0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.534      ; 2.384      ;
; 1.676  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.942      ;
; 1.686  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.953      ;
; 1.706  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|G0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.982      ;
; 1.725  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.992      ;
; 1.736  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 2.003      ;
; 1.763  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 2.029      ;
; 1.798  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 2.065      ;
; 1.812  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 2.078      ;
; 1.827  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 2.093      ;
; 1.875  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 2.141      ;
; 1.912  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|B0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.545      ; 2.652      ;
; 1.912  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 2.178      ;
; 1.934  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 2.200      ;
; 1.949  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 2.215      ;
; 1.971  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 2.237      ;
; 2.126  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 2.392      ;
; 2.152  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 2.419      ;
; 2.175  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|R0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.542      ; 2.912      ;
; 2.182  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|R0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.542      ; 2.919      ;
; 2.213  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 2.479      ;
; 2.248  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|B0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.545      ; 2.988      ;
; 2.272  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 2.538      ;
; 2.275  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.093      ; 2.563      ;
; 2.287  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 2.553      ;
; 2.307  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|G1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.552      ; 3.054      ;
; 2.323  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|B0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.545      ; 3.063      ;
; 2.325  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 2.591      ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                           ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                                                                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.003 ; ram:u0|ledpanel:LED|clk_t           ; ram:u0|ledpanel:LED|clk_t                                                                ; ram:u0|ledpanel:LED|clk_t ; CLK         ; 0.000        ; 2.531      ; 2.993      ;
; 0.256  ; ram:u0|ledpanel:LED|clk_t           ; ram:u0|ledpanel:LED|clk_t                                                                ; ram:u0|ledpanel:LED|clk_t ; CLK         ; -0.500       ; 2.531      ; 2.752      ;
; 0.400  ; rs232_rx:u1|state.wait_for_rx_start ; rs232_rx:u1|state.wait_for_rx_start                                                      ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; rs232_rx:u1|state.receive_bits      ; rs232_rx:u1|state.receive_bits                                                           ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; rs232_rx:u1|baudrate_counter[1]     ; rs232_rx:u1|baudrate_counter[1]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; rs232_rx:u1|baudrate_counter[7]     ; rs232_rx:u1|baudrate_counter[7]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; rs232_rx:u1|baudrate_counter[2]     ; rs232_rx:u1|baudrate_counter[2]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; rs232_rx:u1|baudrate_counter[3]     ; rs232_rx:u1|baudrate_counter[3]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; rs232_rx:u1|baudrate_counter[4]     ; rs232_rx:u1|baudrate_counter[4]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; rs232_rx:u1|baudrate_counter[6]     ; rs232_rx:u1|baudrate_counter[6]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; rs232_rx:u1|bit_counter[2]          ; rs232_rx:u1|bit_counter[2]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; rs232_rx:u1|bit_counter[1]          ; rs232_rx:u1|bit_counter[1]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; rs232_rx:u1|bit_counter[0]          ; rs232_rx:u1|bit_counter[0]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401  ; rs232_rx:u1|req_o                   ; rs232_rx:u1|req_o                                                                        ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; rs232_rx:u1|state.wait_for_stop_bit ; rs232_rx:u1|state.wait_for_stop_bit                                                      ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; rs232_rx:u1|state.wait_half_bit     ; rs232_rx:u1|state.wait_half_bit                                                          ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; ram:u0|state.start_byte             ; ram:u0|state.start_byte                                                                  ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; ram:u0|state.receive_pixelR         ; ram:u0|state.receive_pixelR                                                              ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; ram:u0|state.address_byte           ; ram:u0|state.address_byte                                                                ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.470  ; rs232_rx:u1|shift_register[6]       ; rs232_rx:u1|shift_register[5]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.739      ;
; 0.478  ; ram:u0|state.address_byte           ; ram:u0|state.receive_pixelR                                                              ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.746      ;
; 0.489  ; rs232_rx:u1|shift_register[4]       ; rs232_rx:u1|shift_register[3]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.758      ;
; 0.491  ; rs232_rx:u1|shift_register[5]       ; rs232_rx:u1|shift_register[4]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.760      ;
; 0.493  ; ram:u0|TR[40]                       ; ram:u0|R~1838                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.760      ;
; 0.516  ; ram:u0|addr[3]                      ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.422      ; 1.168      ;
; 0.520  ; ram:u0|TG[39]                       ; ram:u0|G~2093                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.497      ; 1.212      ;
; 0.540  ; ram:u0|TG[22]                       ; ram:u0|G~2012                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.537      ; 1.272      ;
; 0.544  ; ram:u0|TG[23]                       ; ram:u0|G~2077                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.497      ; 1.236      ;
; 0.583  ; ram:u0|TG[22]                       ; ram:u0|G~2076                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.494      ; 1.272      ;
; 0.590  ; ram:u0|TR[49]                       ; ram:u0|R~1143                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.554      ; 1.339      ;
; 0.594  ; ram:u0|TG[22]                       ; ram:u0|G~1628                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.548      ; 1.337      ;
; 0.596  ; ram:u0|TG[13]                       ; ram:u0|G~1747                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.536      ; 1.327      ;
; 0.600  ; ram:u0|TR[48]                       ; ram:u0|R~1142                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.554      ; 1.349      ;
; 0.605  ; rs232_rx:u1|shift_register[0]       ; rs232_rx:u1|data[0]                                                                      ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.873      ;
; 0.605  ; ram:u0|TB[3]                        ; ram:u0|B~1545                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.546      ; 1.346      ;
; 0.618  ; rs232_rx:u1|shift_register[1]       ; rs232_rx:u1|shift_register[0]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.887      ;
; 0.620  ; ram:u0|TB[17]                       ; ram:u0|B~1943                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.581      ; 1.396      ;
; 0.620  ; rs232_rx:u1|shift_register[2]       ; rs232_rx:u1|shift_register[1]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.889      ;
; 0.624  ; rs232_rx:u1|shift_register[1]       ; rs232_rx:u1|data[1]                                                                      ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.892      ;
; 0.629  ; rs232_rx:u1|shift_register[2]       ; rs232_rx:u1|data[2]                                                                      ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.897      ;
; 0.631  ; ram:u0|TG[38]                       ; ram:u0|G~1644                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.548      ; 1.374      ;
; 0.635  ; ram:u0|TB[3]                        ; ram:u0|B~1929                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.542      ; 1.372      ;
; 0.636  ; ram:u0|TR[49]                       ; ram:u0|R~1527                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.510      ; 1.341      ;
; 0.643  ; ram:u0|TR[48]                       ; ram:u0|R~1526                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.510      ; 1.348      ;
; 0.643  ; ram:u0|state.receive_pixelG         ; ram:u0|state.receive_pixelB                                                              ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.910      ;
; 0.645  ; rs232_rx:u1|shift_register[5]       ; rs232_rx:u1|data[5]                                                                      ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.913      ;
; 0.647  ; ram:u0|TB[3]                        ; ram:u0|B~1481                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.503      ; 1.345      ;
; 0.648  ; rs232_rx:u1|shift_register[4]       ; rs232_rx:u1|data[4]                                                                      ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.916      ;
; 0.653  ; ram:u0|TG[51]                       ; ram:u0|G~1273                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.556      ; 1.404      ;
; 0.656  ; ram:u0|TR[5]                        ; ram:u0|R~2059                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.579      ; 1.430      ;
; 0.657  ; ram:u0|TB[10]                       ; ram:u0|B~1552                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.510      ; 1.362      ;
; 0.664  ; ram:u0|TR[13]                       ; ram:u0|R~1555                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.548      ; 1.407      ;
; 0.665  ; ram:u0|ledpanel:LED|count[1]        ; ram:u0|ledpanel:LED|count[1]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.092      ; 0.952      ;
; 0.666  ; rs232_rx:u1|shift_register[3]       ; rs232_rx:u1|shift_register[2]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.935      ;
; 0.668  ; ram:u0|TG[6]                        ; ram:u0|G~1228                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.550      ; 1.413      ;
; 0.674  ; rs232_rx:u1|baudrate_counter[5]     ; rs232_rx:u1|baudrate_counter[5]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.943      ;
; 0.675  ; edge_detector:u3|bt_out             ; ram:u0|state.plus_index                                                                  ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.943      ;
; 0.678  ; ram:u0|TB[17]                       ; ram:u0|B~1431                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.559      ; 1.432      ;
; 0.678  ; ram:u0|TB[3]                        ; ram:u0|B~1417                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.499      ; 1.372      ;
; 0.690  ; edge_detector:u3|state              ; edge_detector:u3|bt_out                                                                  ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.958      ;
; 0.691  ; ram:u0|ledpanel:LED|count[0]        ; ram:u0|ledpanel:LED|count[0]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.092      ; 0.978      ;
; 0.698  ; ram:u0|TG[51]                       ; ram:u0|G~1145                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.513      ; 1.406      ;
; 0.698  ; ram:u0|TG[23]                       ; ram:u0|G~1949                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.546      ; 1.439      ;
; 0.698  ; ram:u0|TR[2]                        ; ram:u0|R~1992                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.499      ; 1.392      ;
; 0.699  ; ram:u0|TG[22]                       ; ram:u0|G~1500                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.550      ; 1.444      ;
; 0.702  ; ram:u0|ledpanel:LED|count[15]       ; ram:u0|ledpanel:LED|count[15]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.971      ;
; 0.702  ; ram:u0|ledpanel:LED|count[13]       ; ram:u0|ledpanel:LED|count[13]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.971      ;
; 0.703  ; ram:u0|ledpanel:LED|count[3]        ; ram:u0|ledpanel:LED|count[3]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.972      ;
; 0.704  ; ram:u0|ledpanel:LED|count[19]       ; ram:u0|ledpanel:LED|count[19]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.973      ;
; 0.704  ; ram:u0|ledpanel:LED|count[29]       ; ram:u0|ledpanel:LED|count[29]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.973      ;
; 0.704  ; ram:u0|ledpanel:LED|count[11]       ; ram:u0|ledpanel:LED|count[11]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.973      ;
; 0.704  ; ram:u0|ledpanel:LED|count[5]        ; ram:u0|ledpanel:LED|count[5]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.973      ;
; 0.705  ; ram:u0|ledpanel:LED|count[27]       ; ram:u0|ledpanel:LED|count[27]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.974      ;
; 0.705  ; ram:u0|ledpanel:LED|count[21]       ; ram:u0|ledpanel:LED|count[21]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.974      ;
; 0.705  ; ram:u0|ledpanel:LED|count[17]       ; ram:u0|ledpanel:LED|count[17]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.974      ;
; 0.705  ; ram:u0|TG[23]                       ; ram:u0|G~1885                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.544      ; 1.444      ;
; 0.706  ; ram:u0|TB[62]                       ; ram:u0|B~1540                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.492      ; 1.393      ;
; 0.706  ; ram:u0|ledpanel:LED|count[6]        ; ram:u0|ledpanel:LED|count[6]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.975      ;
; 0.706  ; rs232_rx:u1|bit_counter[0]          ; rs232_rx:u1|bit_counter[1]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.975      ;
; 0.706  ; ram:u0|TR[13]                       ; ram:u0|R~2003                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.505      ; 1.406      ;
; 0.707  ; ram:u0|ledpanel:LED|count[22]       ; ram:u0|ledpanel:LED|count[22]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.976      ;
; 0.707  ; ram:u0|ledpanel:LED|count[9]        ; ram:u0|ledpanel:LED|count[9]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.976      ;
; 0.707  ; ram:u0|ledpanel:LED|count[7]        ; ram:u0|ledpanel:LED|count[7]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.976      ;
; 0.708  ; ram:u0|ledpanel:LED|count[25]       ; ram:u0|ledpanel:LED|count[25]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.977      ;
; 0.708  ; ram:u0|ledpanel:LED|count[23]       ; ram:u0|ledpanel:LED|count[23]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.977      ;
; 0.708  ; ram:u0|ledpanel:LED|count[16]       ; ram:u0|ledpanel:LED|count[16]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.977      ;
; 0.708  ; ram:u0|ledpanel:LED|count[14]       ; ram:u0|ledpanel:LED|count[14]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.977      ;
; 0.708  ; ram:u0|ledpanel:LED|count[2]        ; ram:u0|ledpanel:LED|count[2]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.977      ;
; 0.709  ; ram:u0|ledpanel:LED|count[30]       ; ram:u0|ledpanel:LED|count[30]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.978      ;
; 0.709  ; ram:u0|ledpanel:LED|count[18]       ; ram:u0|ledpanel:LED|count[18]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.978      ;
; 0.709  ; ram:u0|ledpanel:LED|count[12]       ; ram:u0|ledpanel:LED|count[12]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.978      ;
; 0.709  ; ram:u0|ledpanel:LED|count[4]        ; ram:u0|ledpanel:LED|count[4]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.978      ;
; 0.709  ; ram:u0|TG[23]                       ; ram:u0|G~1501                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.550      ; 1.454      ;
; 0.710  ; ram:u0|ledpanel:LED|count[20]       ; ram:u0|ledpanel:LED|count[20]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.979      ;
; 0.710  ; ram:u0|ledpanel:LED|count[28]       ; ram:u0|ledpanel:LED|count[28]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.979      ;
; 0.710  ; ram:u0|ledpanel:LED|count[10]       ; ram:u0|ledpanel:LED|count[10]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.979      ;
; 0.710  ; ram:u0|ledpanel:LED|count[8]        ; ram:u0|ledpanel:LED|count[8]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.979      ;
; 0.710  ; ram:u0|TG[6]                        ; ram:u0|G~1804                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.506      ; 1.411      ;
; 0.711  ; ram:u0|ledpanel:LED|count[26]       ; ram:u0|ledpanel:LED|count[26]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.980      ;
; 0.711  ; ram:u0|ledpanel:LED|count[24]       ; ram:u0|ledpanel:LED|count[24]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.980      ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                                ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.403 ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 0.684      ;
; 0.487 ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 0.753      ;
; 0.554 ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 0.820      ;
; 0.751 ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 1.017      ;
; 0.753 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 1.019      ;
; 0.762 ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 1.340      ;
; 0.791 ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 1.057      ;
; 0.846 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 1.424      ;
; 0.921 ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 1.187      ;
; 0.948 ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 1.526      ;
; 1.072 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.362      ; 1.664      ;
; 1.078 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 1.656      ;
; 1.088 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.362      ; 1.680      ;
; 1.089 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.347      ; 1.666      ;
; 1.094 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 1.672      ;
; 1.099 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.362      ; 1.691      ;
; 1.107 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 1.685      ;
; 1.109 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 1.687      ;
; 1.114 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.347      ; 1.691      ;
; 1.116 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.362      ; 1.708      ;
; 1.145 ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 1.411      ;
; 1.155 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 1.733      ;
; 1.200 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.362      ; 1.792      ;
; 1.204 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 1.782      ;
; 1.207 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.362      ; 1.799      ;
; 1.221 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 1.799      ;
; 1.265 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.347      ; 1.842      ;
; 1.465 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.362      ; 2.057      ;
; 1.471 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 2.049      ;
; 1.476 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.362      ; 2.068      ;
; 1.482 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.347      ; 2.059      ;
; 1.486 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 2.064      ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|bt_out                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|state                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1094                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1095                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1096                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1097                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1098                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1099                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1100                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1101                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1102                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1103                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1104                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1105                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1106                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1107                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1108                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1109                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1110                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1111                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1112                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1113                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1114                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1115                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1116                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1117                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1118                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1119                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1120                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1121                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1122                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1123                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1124                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1125                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1126                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1127                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1128                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1129                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1130                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1131                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1132                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1133                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1134                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1135                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1136                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1137                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1138                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1139                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1140                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1141                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1142                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1143                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1144                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1145                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1146                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1147                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1148                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1149                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1150                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1151                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1152                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1153                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1154                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1155                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1156                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1157                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1158                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1159                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1160                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1161                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1162                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1163                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1164                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1165                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1166                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1167                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1168                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1169                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1170                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1171                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1172                                                                             ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.190  ; 0.420        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.190  ; 0.420        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.190  ; 0.420        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.191  ; 0.421        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.192  ; 0.422        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.192  ; 0.422        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.344  ; 0.574        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.344  ; 0.574        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.346  ; 0.576        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.346  ; 0.576        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.346  ; 0.576        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.346  ; 0.576        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8 ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1       ;
; 0.155  ; 0.371        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1       ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0       ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0       ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH    ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK     ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]  ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]  ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]  ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]  ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0 ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1 ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2 ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3 ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4 ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5 ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6 ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7 ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8 ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1       ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0] ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1] ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2] ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3] ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts    ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0       ;
; 0.395  ; 0.579        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0       ;
; 0.396  ; 0.580        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1       ;
; 0.396  ; 0.580        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]   ;
; 0.396  ; 0.580        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]   ;
; 0.396  ; 0.580        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]   ;
; 0.396  ; 0.580        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]   ;
; 0.396  ; 0.580        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]   ;
; 0.396  ; 0.580        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]   ;
; 0.397  ; 0.581        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0] ;
; 0.397  ; 0.581        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1] ;
; 0.397  ; 0.581        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2] ;
; 0.397  ; 0.581        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3] ;
; 0.397  ; 0.581        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts    ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK    ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH    ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK     ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]  ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]  ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]  ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]  ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0 ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1 ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2 ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3 ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4 ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5 ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6 ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7 ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8 ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|R1|clk                ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|G1|clk                ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|R0|clk                ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|B0|clk                ;
; 0.437  ; 0.621        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; RST           ; CLK        ; 1.584 ; 1.936 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; 4.030 ; 4.111 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RST           ; CLK        ; 0.200  ; -0.121 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; -2.277 ; -2.297 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 8.280 ; 8.865 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 5.527 ; 5.729 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 8.280 ; 8.865 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 6.609 ; 6.897 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 6.809 ; 7.030 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 6.605 ; 6.303 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 7.582 ; 7.142 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 6.275 ; 6.001 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 6.494 ; 6.150 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 7.476 ; 7.168 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 5.721 ; 5.539 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 9.409 ; 8.699 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 7.914 ; 7.449 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 5.935 ; 5.706 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 5.383 ; 5.581 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 5.383 ; 5.581 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 7.897 ; 8.472 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 6.063 ; 6.370 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 6.201 ; 6.461 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 6.426 ; 6.132 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 7.366 ; 6.939 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 6.111 ; 5.843 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 6.321 ; 5.986 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 7.263 ; 6.962 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 5.572 ; 5.393 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 9.201 ; 8.501 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 7.677 ; 7.226 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 5.785 ; 5.560 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ram:u0|ledpanel:LED|clk_t ; -3.151 ; -47.844       ;
; CLK                       ; -1.381 ; -3517.865     ;
; ram:u0|ledpanel:LED|nexts ; -0.069 ; -0.323        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ram:u0|ledpanel:LED|clk_t ; -0.387 ; -0.387        ;
; CLK                       ; -0.097 ; -0.097        ;
; ram:u0|ledpanel:LED|nexts ; 0.187  ; 0.000         ;
+---------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -3.000 ; -4470.473     ;
; ram:u0|ledpanel:LED|clk_t ; -1.000 ; -33.000       ;
; ram:u0|ledpanel:LED|nexts ; -1.000 ; -10.000       ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|clk_t'                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -3.151 ; ram:u0|indexs[3]                                                                         ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.056      ; 4.194      ;
; -3.112 ; ram:u0|ledpanel:LED|col[1]                                                               ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.036     ; 4.063      ;
; -3.111 ; ram:u0|indexs[2]                                                                         ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.056      ; 4.154      ;
; -3.038 ; ram:u0|ledpanel:LED|col[5]                                                               ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.036     ; 3.989      ;
; -3.026 ; ram:u0|ledpanel:LED|col[0]                                                               ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.168      ; 4.181      ;
; -3.022 ; ram:u0|indexs[1]                                                                         ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.056      ; 4.065      ;
; -3.015 ; ram:u0|ledpanel:LED|col[1]                                                               ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.168      ; 4.170      ;
; -2.970 ; ram:u0|ledpanel:LED|col[4]                                                               ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.036     ; 3.921      ;
; -2.950 ; ram:u0|ledpanel:LED|col[2]                                                               ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.168      ; 4.105      ;
; -2.932 ; ram:u0|ledpanel:LED|col[0]                                                               ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.036     ; 3.883      ;
; -2.916 ; ram:u0|ledpanel:LED|col[4]                                                               ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.154      ; 4.057      ;
; -2.916 ; ram:u0|ledpanel:LED|col[2]                                                               ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.154      ; 4.057      ;
; -2.915 ; ram:u0|ledpanel:LED|col[3]                                                               ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.154      ; 4.056      ;
; -2.913 ; ram:u0|indexs[1]                                                                         ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.264      ; 4.164      ;
; -2.912 ; ram:u0|ledpanel:LED|col[5]                                                               ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.154      ; 4.053      ;
; -2.842 ; ram:u0|indexs[0]                                                                         ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.264      ; 4.093      ;
; -2.835 ; ram:u0|indexs[2]                                                                         ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.264      ; 4.086      ;
; -2.829 ; ram:u0|ledpanel:LED|col[3]                                                               ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.168      ; 3.984      ;
; -2.767 ; ram:u0|indexs[0]                                                                         ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.056      ; 3.810      ;
; -2.714 ; ram:u0|indexs[0]                                                                         ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.250      ; 3.951      ;
; -2.709 ; ram:u0|indexs[2]                                                                         ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.250      ; 3.946      ;
; -2.681 ; ram:u0|indexs[3]                                                                         ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.264      ; 3.932      ;
; -2.566 ; ram:u0|indexs[3]                                                                         ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.250      ; 3.803      ;
; -2.550 ; ram:u0|B~1789                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.200     ; 3.327      ;
; -2.543 ; ram:u0|B~1453                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.017     ; 3.503      ;
; -2.530 ; ram:u0|B~1259                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.008     ; 3.499      ;
; -2.514 ; ram:u0|B~1261                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.010     ; 3.481      ;
; -2.501 ; ram:u0|B~1452                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.016     ; 3.462      ;
; -2.499 ; ram:u0|B~1387                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.203     ; 3.273      ;
; -2.494 ; ram:u0|B~1616                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.230     ; 3.241      ;
; -2.491 ; ram:u0|B~1627                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.202     ; 3.266      ;
; -2.490 ; ram:u0|B~1430                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.218     ; 3.249      ;
; -2.485 ; ram:u0|B~1388                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.013     ; 3.449      ;
; -2.483 ; ram:u0|G~1370                                                                            ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.003     ; 3.457      ;
; -2.481 ; ram:u0|B~1260                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.014     ; 3.444      ;
; -2.481 ; ram:u0|indexs[1]                                                                         ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.250      ; 3.718      ;
; -2.479 ; ram:u0|B~1210                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.013     ; 3.443      ;
; -2.475 ; ram:u0|B~1323                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.212     ; 3.240      ;
; -2.475 ; ram:u0|B~1642                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.230     ; 3.222      ;
; -2.462 ; ram:u0|B~1258                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.241     ; 3.198      ;
; -2.460 ; ram:u0|B~1450                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.214     ; 3.223      ;
; -2.459 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0 ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.078     ; 3.368      ;
; -2.457 ; ram:u0|B~1772                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.204     ; 3.230      ;
; -2.456 ; ram:u0|R~1443                                                                            ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.014     ; 3.419      ;
; -2.449 ; ram:u0|B~1318                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.206     ; 3.220      ;
; -2.445 ; ram:u0|B~1755                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.194     ; 3.228      ;
; -2.445 ; ram:u0|B~1639                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.222     ; 3.200      ;
; -2.445 ; ram:u0|B~1462                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.202     ; 3.220      ;
; -2.444 ; ram:u0|B~1530                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.203     ; 3.218      ;
; -2.443 ; ram:u0|R~1448                                                                            ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.201      ; 3.621      ;
; -2.441 ; ram:u0|B~1325                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.013     ; 3.405      ;
; -2.441 ; ram:u0|B~1756                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.199     ; 3.219      ;
; -2.435 ; ram:u0|B~2108                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.200     ; 3.212      ;
; -2.434 ; ram:u0|G~1947                                                                            ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.021     ; 3.390      ;
; -2.415 ; ram:u0|B~1757                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.199     ; 3.193      ;
; -2.412 ; ram:u0|B~1104                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.231     ; 3.158      ;
; -2.409 ; ram:u0|B~1179                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.026     ; 3.360      ;
; -2.409 ; ram:u0|B~1305                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.216     ; 3.170      ;
; -2.406 ; ram:u0|G~1881                                                                            ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.018     ; 3.365      ;
; -2.405 ; ram:u0|B~1567                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.217     ; 3.165      ;
; -2.401 ; ram:u0|B~1306                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.209     ; 3.169      ;
; -2.398 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0 ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.075     ; 3.310      ;
; -2.397 ; ram:u0|B~1338                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.209     ; 3.165      ;
; -2.397 ; ram:u0|B~1303                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.214     ; 3.160      ;
; -2.397 ; ram:u0|R~1364                                                                            ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.185      ; 3.559      ;
; -2.394 ; ram:u0|B~1238                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.195     ; 3.176      ;
; -2.394 ; ram:u0|G~1339                                                                            ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.013      ; 3.384      ;
; -2.389 ; ram:u0|B~1341                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.013     ; 3.353      ;
; -2.386 ; ram:u0|B~2035                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.222     ; 3.141      ;
; -2.386 ; ram:u0|B~1770                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.204     ; 3.159      ;
; -2.386 ; ram:u0|B~1786                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.194     ; 3.169      ;
; -2.384 ; ram:u0|R~1939                                                                            ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.017      ; 3.378      ;
; -2.378 ; ram:u0|B~1324                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.016     ; 3.339      ;
; -2.375 ; ram:u0|R~1513                                                                            ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.196      ; 3.548      ;
; -2.372 ; ram:u0|R~1382                                                                            ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.001     ; 3.348      ;
; -2.371 ; ram:u0|B~1531                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.203     ; 3.145      ;
; -2.371 ; ram:u0|R~1356                                                                            ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.217      ; 3.565      ;
; -2.369 ; ram:u0|B~1475                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.218     ; 3.128      ;
; -2.368 ; ram:u0|B~1280                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.216     ; 3.129      ;
; -2.365 ; ram:u0|B~2109                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.200     ; 3.142      ;
; -2.363 ; ram:u0|B~1197                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.218     ; 3.122      ;
; -2.363 ; ram:u0|R~1492                                                                            ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.214      ; 3.554      ;
; -2.361 ; ram:u0|B~1309                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.014     ; 3.324      ;
; -2.361 ; ram:u0|B~1331                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.177     ; 3.161      ;
; -2.358 ; ram:u0|B~1991                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.219     ; 3.116      ;
; -2.358 ; ram:u0|B~1632                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.207     ; 3.128      ;
; -2.356 ; ram:u0|B~1322                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.016     ; 3.317      ;
; -2.356 ; ram:u0|B~1127                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.206     ; 3.127      ;
; -2.353 ; ram:u0|B~1594                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.001     ; 3.329      ;
; -2.352 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0 ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.106      ; 3.445      ;
; -2.351 ; ram:u0|B~1504                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.204     ; 3.124      ;
; -2.350 ; ram:u0|B~2029                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.218     ; 3.109      ;
; -2.350 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0 ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.074     ; 3.263      ;
; -2.349 ; ram:u0|G~1887                                                                            ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.031     ; 3.295      ;
; -2.348 ; ram:u0|R~1620                                                                            ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.031     ; 3.294      ;
; -2.348 ; ram:u0|G~1343                                                                            ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.013      ; 3.338      ;
; -2.345 ; ram:u0|G~1786                                                                            ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.017     ; 3.305      ;
; -2.345 ; ram:u0|B~1908                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.207     ; 3.115      ;
; -2.341 ; ram:u0|B~1878                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.213     ; 3.105      ;
; -2.338 ; ram:u0|B~1131                                                                            ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.008     ; 3.307      ;
+--------+------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                              ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+
; -1.381 ; ram:u0|TB[56]   ; ram:u0|B~1214 ; CLK          ; CLK         ; 1.000        ; -0.047     ; 2.321      ;
; -1.377 ; ram:u0|addr[2]  ; ram:u0|R~1188 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 2.338      ;
; -1.377 ; ram:u0|addr[2]  ; ram:u0|R~1202 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 2.338      ;
; -1.376 ; ram:u0|TB[56]   ; ram:u0|B~1918 ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.319      ;
; -1.373 ; ram:u0|index[2] ; ram:u0|R~1443 ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.524      ;
; -1.364 ; ram:u0|addr[2]  ; ram:u0|R~1586 ; CLK          ; CLK         ; 1.000        ; -0.025     ; 2.326      ;
; -1.361 ; ram:u0|index[4] ; ram:u0|R~1443 ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.512      ;
; -1.357 ; ram:u0|addr[1]  ; ram:u0|R~1188 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 2.318      ;
; -1.357 ; ram:u0|addr[1]  ; ram:u0|R~1202 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 2.318      ;
; -1.352 ; ram:u0|index[4] ; ram:u0|TG[41] ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.503      ;
; -1.352 ; ram:u0|index[4] ; ram:u0|TG[40] ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.503      ;
; -1.349 ; ram:u0|index[2] ; ram:u0|B~1756 ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.482      ;
; -1.349 ; ram:u0|index[2] ; ram:u0|B~1757 ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.482      ;
; -1.348 ; ram:u0|index[2] ; ram:u0|B~1838 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.292      ;
; -1.348 ; ram:u0|index[2] ; ram:u0|B~1839 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.292      ;
; -1.348 ; ram:u0|index[2] ; ram:u0|B~1842 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.292      ;
; -1.348 ; ram:u0|index[2] ; ram:u0|B~1843 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.292      ;
; -1.348 ; ram:u0|index[2] ; ram:u0|B~1861 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.292      ;
; -1.348 ; ram:u0|index[2] ; ram:u0|B~1859 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.292      ;
; -1.348 ; ram:u0|index[2] ; ram:u0|B~1858 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.292      ;
; -1.348 ; ram:u0|index[2] ; ram:u0|B~1860 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.292      ;
; -1.348 ; ram:u0|index[2] ; ram:u0|B~1845 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.292      ;
; -1.348 ; ram:u0|index[2] ; ram:u0|B~1844 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.292      ;
; -1.348 ; ram:u0|index[2] ; ram:u0|B~1841 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.292      ;
; -1.348 ; ram:u0|index[2] ; ram:u0|B~1840 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.292      ;
; -1.345 ; ram:u0|addr[0]  ; ram:u0|R~1982 ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.490      ;
; -1.345 ; ram:u0|addr[0]  ; ram:u0|R~1986 ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.490      ;
; -1.345 ; ram:u0|addr[0]  ; ram:u0|R~1978 ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.490      ;
; -1.345 ; ram:u0|addr[0]  ; ram:u0|R~1974 ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.490      ;
; -1.345 ; ram:u0|addr[0]  ; ram:u0|G~1943 ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.490      ;
; -1.344 ; ram:u0|index[2] ; ram:u0|B~1313 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.291      ;
; -1.344 ; ram:u0|index[2] ; ram:u0|B~1311 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.291      ;
; -1.344 ; ram:u0|index[2] ; ram:u0|B~1310 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.291      ;
; -1.344 ; ram:u0|index[2] ; ram:u0|B~1312 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.291      ;
; -1.337 ; ram:u0|index[2] ; ram:u0|TR[3]  ; CLK          ; CLK         ; 1.000        ; -0.020     ; 2.304      ;
; -1.337 ; ram:u0|index[2] ; ram:u0|TR[2]  ; CLK          ; CLK         ; 1.000        ; -0.020     ; 2.304      ;
; -1.337 ; ram:u0|index[4] ; ram:u0|B~1756 ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.470      ;
; -1.337 ; ram:u0|index[4] ; ram:u0|B~1757 ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.470      ;
; -1.336 ; ram:u0|index[2] ; ram:u0|B~1500 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.288      ;
; -1.336 ; ram:u0|index[2] ; ram:u0|B~1501 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.288      ;
; -1.336 ; ram:u0|index[2] ; ram:u0|G~1488 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.288      ;
; -1.336 ; ram:u0|index[2] ; ram:u0|G~1536 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.288      ;
; -1.336 ; ram:u0|index[2] ; ram:u0|G~1520 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.288      ;
; -1.336 ; ram:u0|index[2] ; ram:u0|G~1504 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.288      ;
; -1.336 ; ram:u0|index[2] ; ram:u0|B~1499 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.288      ;
; -1.336 ; ram:u0|index[2] ; ram:u0|B~1498 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.288      ;
; -1.336 ; ram:u0|index[4] ; ram:u0|B~1838 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.280      ;
; -1.336 ; ram:u0|index[4] ; ram:u0|B~1839 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.280      ;
; -1.336 ; ram:u0|index[4] ; ram:u0|B~1842 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.280      ;
; -1.336 ; ram:u0|index[4] ; ram:u0|B~1843 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.280      ;
; -1.336 ; ram:u0|index[4] ; ram:u0|B~1861 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.280      ;
; -1.336 ; ram:u0|index[4] ; ram:u0|B~1859 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.280      ;
; -1.336 ; ram:u0|index[4] ; ram:u0|B~1858 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.280      ;
; -1.336 ; ram:u0|index[4] ; ram:u0|B~1860 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.280      ;
; -1.336 ; ram:u0|index[4] ; ram:u0|B~1845 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.280      ;
; -1.336 ; ram:u0|index[4] ; ram:u0|B~1844 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.280      ;
; -1.336 ; ram:u0|index[4] ; ram:u0|B~1841 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.280      ;
; -1.336 ; ram:u0|index[4] ; ram:u0|B~1840 ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.280      ;
; -1.334 ; ram:u0|index[2] ; ram:u0|B~2038 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.275      ;
; -1.334 ; ram:u0|index[2] ; ram:u0|G~1994 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.275      ;
; -1.334 ; ram:u0|index[2] ; ram:u0|B~2006 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.275      ;
; -1.334 ; ram:u0|index[2] ; ram:u0|B~1990 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.275      ;
; -1.334 ; ram:u0|index[2] ; ram:u0|B~2022 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.275      ;
; -1.333 ; ram:u0|index[2] ; ram:u0|R~1188 ; CLK          ; CLK         ; 1.000        ; -0.025     ; 2.295      ;
; -1.333 ; ram:u0|index[2] ; ram:u0|R~1202 ; CLK          ; CLK         ; 1.000        ; -0.025     ; 2.295      ;
; -1.332 ; ram:u0|index[4] ; ram:u0|B~1313 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.279      ;
; -1.332 ; ram:u0|index[4] ; ram:u0|B~1311 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.279      ;
; -1.332 ; ram:u0|index[4] ; ram:u0|B~1310 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.279      ;
; -1.332 ; ram:u0|index[4] ; ram:u0|B~1312 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.279      ;
; -1.330 ; ram:u0|index[2] ; ram:u0|B~1453 ; CLK          ; CLK         ; 1.000        ; -0.029     ; 2.288      ;
; -1.330 ; ram:u0|addr[3]  ; ram:u0|B~1756 ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.462      ;
; -1.330 ; ram:u0|addr[3]  ; ram:u0|B~1757 ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.462      ;
; -1.329 ; ram:u0|addr[0]  ; ram:u0|B~1974 ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.461      ;
; -1.329 ; ram:u0|addr[0]  ; ram:u0|R~1933 ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.461      ;
; -1.329 ; ram:u0|addr[0]  ; ram:u0|R~1931 ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.461      ;
; -1.329 ; ram:u0|addr[0]  ; ram:u0|R~1930 ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.461      ;
; -1.329 ; ram:u0|addr[0]  ; ram:u0|B~1989 ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.461      ;
; -1.329 ; ram:u0|addr[0]  ; ram:u0|B~1987 ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.461      ;
; -1.329 ; ram:u0|addr[0]  ; ram:u0|B~1986 ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.461      ;
; -1.326 ; ram:u0|index[2] ; ram:u0|TG[41] ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.477      ;
; -1.326 ; ram:u0|index[2] ; ram:u0|TG[40] ; CLK          ; CLK         ; 1.000        ; 0.164      ; 2.477      ;
; -1.324 ; ram:u0|index[4] ; ram:u0|B~1500 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.276      ;
; -1.324 ; ram:u0|index[4] ; ram:u0|B~1501 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.276      ;
; -1.324 ; ram:u0|index[4] ; ram:u0|G~1488 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.276      ;
; -1.324 ; ram:u0|index[4] ; ram:u0|G~1536 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.276      ;
; -1.324 ; ram:u0|index[4] ; ram:u0|G~1520 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.276      ;
; -1.324 ; ram:u0|index[4] ; ram:u0|G~1504 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.276      ;
; -1.324 ; ram:u0|index[4] ; ram:u0|B~1499 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.276      ;
; -1.324 ; ram:u0|index[4] ; ram:u0|B~1498 ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.276      ;
; -1.322 ; ram:u0|index[2] ; ram:u0|B~1788 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.450      ;
; -1.322 ; ram:u0|index[2] ; ram:u0|B~1755 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.450      ;
; -1.322 ; ram:u0|index[2] ; ram:u0|B~1754 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.450      ;
; -1.322 ; ram:u0|index[2] ; ram:u0|B~1786 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.450      ;
; -1.322 ; ram:u0|index[4] ; ram:u0|TB[9]  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.457      ;
; -1.322 ; ram:u0|index[4] ; ram:u0|TB[8]  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.457      ;
; -1.322 ; ram:u0|index[4] ; ram:u0|B~2038 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.263      ;
; -1.322 ; ram:u0|index[4] ; ram:u0|G~1994 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.263      ;
; -1.322 ; ram:u0|index[4] ; ram:u0|B~2006 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.263      ;
; -1.322 ; ram:u0|index[4] ; ram:u0|B~1990 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.263      ;
; -1.322 ; ram:u0|index[4] ; ram:u0|B~2022 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 2.263      ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                                ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.069 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 1.186      ;
; -0.069 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 1.186      ;
; -0.055 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 1.172      ;
; -0.049 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 1.167      ;
; -0.049 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 1.167      ;
; -0.044 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 1.161      ;
; -0.043 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 1.161      ;
; -0.036 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 1.153      ;
; -0.032 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 1.150      ;
; -0.027 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 1.145      ;
; -0.026 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 1.143      ;
; 0.063  ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 1.055      ;
; 0.128  ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.989      ;
; 0.147  ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.970      ;
; 0.151  ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 0.967      ;
; 0.151  ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 0.967      ;
; 0.156  ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 0.962      ;
; 0.157  ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.960      ;
; 0.167  ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.950      ;
; 0.182  ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.769      ;
; 0.186  ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.931      ;
; 0.190  ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 0.928      ;
; 0.195  ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 0.923      ;
; 0.196  ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.921      ;
; 0.320  ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.631      ;
; 0.370  ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.581      ;
; 0.396  ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.555      ;
; 0.396  ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 0.722      ;
; 0.399  ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.552      ;
; 0.504  ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.447      ;
; 0.553  ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.398      ;
; 0.592  ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.359      ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|clk_t'                                                                                                                ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.387 ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 1.220      ; 1.042      ;
; 0.186  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.193  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.314      ;
; 0.194  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.314      ;
; 0.197  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.317      ;
; 0.199  ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.319      ;
; 0.205  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.326      ;
; 0.206  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.327      ;
; 0.212  ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; -0.500       ; 1.220      ; 1.141      ;
; 0.214  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.334      ;
; 0.216  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.336      ;
; 0.271  ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.391      ;
; 0.298  ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.418      ;
; 0.301  ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.421      ;
; 0.303  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.424      ;
; 0.306  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.427      ;
; 0.309  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.430      ;
; 0.315  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.436      ;
; 0.323  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.443      ;
; 0.324  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.444      ;
; 0.334  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.454      ;
; 0.340  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.460      ;
; 0.343  ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.463      ;
; 0.357  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.478      ;
; 0.357  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.477      ;
; 0.368  ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.488      ;
; 0.389  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.509      ;
; 0.437  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.557      ;
; 0.441  ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.561      ;
; 0.447  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.567      ;
; 0.454  ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.576      ;
; 0.456  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.577      ;
; 0.473  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.593      ;
; 0.481  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.601      ;
; 0.481  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.601      ;
; 0.482  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.602      ;
; 0.484  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.604      ;
; 0.484  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.604      ;
; 0.485  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.605      ;
; 0.491  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.611      ;
; 0.495  ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.615      ;
; 0.498  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.619      ;
; 0.499  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.620      ;
; 0.506  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.627      ;
; 0.526  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.647      ;
; 0.531  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.651      ;
; 0.537  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.657      ;
; 0.547  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.667      ;
; 0.548  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.668      ;
; 0.550  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.670      ;
; 0.563  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.683      ;
; 0.600  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.720      ;
; 0.607  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.727      ;
; 0.613  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.733      ;
; 0.648  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|B1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.768      ;
; 0.650  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.770      ;
; 0.654  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.774      ;
; 0.675  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|R0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.231      ; 0.990      ;
; 0.675  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.794      ;
; 0.718  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.838      ;
; 0.724  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|R0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.237      ; 1.045      ;
; 0.733  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.852      ;
; 0.754  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.874      ;
; 0.758  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.878      ;
; 0.759  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|G1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.228      ; 1.071      ;
; 0.776  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.895      ;
; 0.782  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.902      ;
; 0.784  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.904      ;
; 0.786  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.906      ;
; 0.789  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|G0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.043      ; 0.916      ;
; 0.799  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.919      ;
; 0.812  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|B0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.234      ; 1.130      ;
; 0.823  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.942      ;
; 0.862  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.982      ;
; 0.865  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.985      ;
; 0.884  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 1.004      ;
; 0.892  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 1.011      ;
; 0.928  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 1.048      ;
; 0.936  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|B0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.240      ; 1.260      ;
; 0.950  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 1.069      ;
; 0.993  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 1.112      ;
; 0.994  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|R0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.237      ; 1.315      ;
; 0.996  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 1.116      ;
; 0.998  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|R0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.237      ; 1.319      ;
; 1.033  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 1.153      ;
; 1.033  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|B1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 1.153      ;
; 1.040  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 1.159      ;
; 1.043  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.050      ; 1.177      ;
; 1.048  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 1.169      ;
; 1.053  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|B0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.240      ; 1.377      ;
; 1.077  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|R0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.237      ; 1.398      ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                           ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                                                                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.097 ; ram:u0|ledpanel:LED|clk_t           ; ram:u0|ledpanel:LED|clk_t                                                                ; ram:u0|ledpanel:LED|clk_t ; CLK         ; 0.000        ; 1.161      ; 1.283      ;
; 0.186  ; rs232_rx:u1|req_o                   ; rs232_rx:u1|req_o                                                                        ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|state.wait_for_rx_start ; rs232_rx:u1|state.wait_for_rx_start                                                      ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|state.receive_bits      ; rs232_rx:u1|state.receive_bits                                                           ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|baudrate_counter[1]     ; rs232_rx:u1|baudrate_counter[1]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|baudrate_counter[7]     ; rs232_rx:u1|baudrate_counter[7]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|baudrate_counter[2]     ; rs232_rx:u1|baudrate_counter[2]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|baudrate_counter[3]     ; rs232_rx:u1|baudrate_counter[3]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|baudrate_counter[4]     ; rs232_rx:u1|baudrate_counter[4]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|baudrate_counter[6]     ; rs232_rx:u1|baudrate_counter[6]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|state.wait_for_stop_bit ; rs232_rx:u1|state.wait_for_stop_bit                                                      ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|state.wait_half_bit     ; rs232_rx:u1|state.wait_half_bit                                                          ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|bit_counter[2]          ; rs232_rx:u1|bit_counter[2]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|bit_counter[1]          ; rs232_rx:u1|bit_counter[1]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|bit_counter[0]          ; rs232_rx:u1|bit_counter[0]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; ram:u0|state.start_byte             ; ram:u0|state.start_byte                                                                  ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|state.receive_pixelR         ; ram:u0|state.receive_pixelR                                                              ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|state.address_byte           ; ram:u0|state.address_byte                                                                ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.195  ; rs232_rx:u1|shift_register[6]       ; rs232_rx:u1|shift_register[5]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.316      ;
; 0.200  ; ram:u0|state.address_byte           ; ram:u0|state.receive_pixelR                                                              ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.320      ;
; 0.203  ; ram:u0|addr[3]                      ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.223      ; 0.530      ;
; 0.204  ; rs232_rx:u1|shift_register[4]       ; rs232_rx:u1|shift_register[3]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205  ; rs232_rx:u1|shift_register[5]       ; rs232_rx:u1|shift_register[4]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.326      ;
; 0.205  ; ram:u0|TR[40]                       ; ram:u0|R~1838                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.325      ;
; 0.246  ; ram:u0|TG[39]                       ; ram:u0|G~2093                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.223      ; 0.553      ;
; 0.247  ; ram:u0|TB[3]                        ; ram:u0|B~1545                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.245      ; 0.576      ;
; 0.249  ; ram:u0|TR[49]                       ; ram:u0|R~1143                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.242      ; 0.575      ;
; 0.249  ; ram:u0|TG[22]                       ; ram:u0|G~2012                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.236      ; 0.569      ;
; 0.252  ; ram:u0|TG[23]                       ; ram:u0|G~2077                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.223      ; 0.559      ;
; 0.253  ; ram:u0|TR[48]                       ; ram:u0|R~1142                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.242      ; 0.579      ;
; 0.256  ; rs232_rx:u1|shift_register[0]       ; rs232_rx:u1|data[0]                                                                      ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.377      ;
; 0.262  ; ram:u0|TR[49]                       ; ram:u0|R~1527                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.228      ; 0.574      ;
; 0.262  ; ram:u0|TG[13]                       ; ram:u0|G~1747                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.232      ; 0.578      ;
; 0.262  ; ram:u0|TG[22]                       ; ram:u0|G~1628                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.241      ; 0.587      ;
; 0.263  ; rs232_rx:u1|shift_register[1]       ; rs232_rx:u1|shift_register[0]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.384      ;
; 0.263  ; ram:u0|TB[3]                        ; ram:u0|B~1481                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.230      ; 0.577      ;
; 0.263  ; ram:u0|TB[3]                        ; ram:u0|B~1929                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.239      ; 0.586      ;
; 0.264  ; rs232_rx:u1|shift_register[2]       ; rs232_rx:u1|shift_register[1]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.385      ;
; 0.265  ; ram:u0|TG[22]                       ; ram:u0|G~2076                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.221      ; 0.570      ;
; 0.266  ; ram:u0|TR[48]                       ; ram:u0|R~1526                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.228      ; 0.578      ;
; 0.267  ; rs232_rx:u1|shift_register[1]       ; rs232_rx:u1|data[1]                                                                      ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.388      ;
; 0.271  ; rs232_rx:u1|shift_register[2]       ; rs232_rx:u1|data[2]                                                                      ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.392      ;
; 0.275  ; ram:u0|TB[3]                        ; ram:u0|B~1417                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.226      ; 0.585      ;
; 0.276  ; rs232_rx:u1|shift_register[5]       ; rs232_rx:u1|data[5]                                                                      ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.397      ;
; 0.276  ; ram:u0|state.receive_pixelG         ; ram:u0|state.receive_pixelB                                                              ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.396      ;
; 0.277  ; ram:u0|TG[51]                       ; ram:u0|G~1273                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.245      ; 0.606      ;
; 0.278  ; rs232_rx:u1|shift_register[3]       ; rs232_rx:u1|shift_register[2]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.399      ;
; 0.278  ; rs232_rx:u1|shift_register[4]       ; rs232_rx:u1|data[4]                                                                      ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.399      ;
; 0.282  ; rs232_rx:u1|baudrate_counter[5]     ; rs232_rx:u1|baudrate_counter[5]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.403      ;
; 0.284  ; ram:u0|ledpanel:LED|count[1]        ; ram:u0|ledpanel:LED|count[1]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.045      ; 0.413      ;
; 0.292  ; ram:u0|TG[51]                       ; ram:u0|G~1145                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.231      ; 0.607      ;
; 0.292  ; ram:u0|TG[6]                        ; ram:u0|G~1228                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.241      ; 0.617      ;
; 0.293  ; edge_detector:u3|bt_out             ; ram:u0|state.plus_index                                                                  ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.413      ;
; 0.295  ; edge_detector:u3|state              ; edge_detector:u3|bt_out                                                                  ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296  ; ram:u0|TB[10]                       ; ram:u0|B~1552                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.227      ; 0.607      ;
; 0.296  ; ram:u0|ledpanel:LED|count[0]        ; ram:u0|ledpanel:LED|count[0]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.045      ; 0.425      ;
; 0.297  ; ram:u0|TB[17]                       ; ram:u0|B~1943                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.263      ; 0.644      ;
; 0.299  ; ram:u0|TG[10]                       ; ram:u0|G~1616                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.246      ; 0.629      ;
; 0.303  ; ram:u0|ledpanel:LED|count[29]       ; ram:u0|ledpanel:LED|count[29]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; ram:u0|ledpanel:LED|count[15]       ; ram:u0|ledpanel:LED|count[15]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; ram:u0|ledpanel:LED|count[13]       ; ram:u0|ledpanel:LED|count[13]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; ram:u0|ledpanel:LED|count[3]        ; ram:u0|ledpanel:LED|count[3]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; ram:u0|ledpanel:LED|count[5]        ; ram:u0|ledpanel:LED|count[5]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; ram:u0|ledpanel:LED|count[19]       ; ram:u0|ledpanel:LED|count[19]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; ram:u0|ledpanel:LED|count[27]       ; ram:u0|ledpanel:LED|count[27]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; ram:u0|ledpanel:LED|count[21]       ; ram:u0|ledpanel:LED|count[21]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; ram:u0|ledpanel:LED|count[17]       ; ram:u0|ledpanel:LED|count[17]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; ram:u0|ledpanel:LED|count[11]       ; ram:u0|ledpanel:LED|count[11]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; ram:u0|ledpanel:LED|count[6]        ; ram:u0|ledpanel:LED|count[6]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; ram:u0|ledpanel:LED|count[7]        ; ram:u0|ledpanel:LED|count[7]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; rs232_rx:u1|bit_counter[0]          ; rs232_rx:u1|bit_counter[1]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; ram:u0|TG[6]                        ; ram:u0|G~1804                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.227      ; 0.615      ;
; 0.305  ; ram:u0|ledpanel:LED|count[22]       ; ram:u0|ledpanel:LED|count[22]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; ram:u0|ledpanel:LED|count[25]       ; ram:u0|ledpanel:LED|count[25]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; ram:u0|ledpanel:LED|count[23]       ; ram:u0|ledpanel:LED|count[23]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; ram:u0|ledpanel:LED|count[18]       ; ram:u0|ledpanel:LED|count[18]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; ram:u0|ledpanel:LED|count[16]       ; ram:u0|ledpanel:LED|count[16]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; ram:u0|ledpanel:LED|count[14]       ; ram:u0|ledpanel:LED|count[14]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; ram:u0|ledpanel:LED|count[9]        ; ram:u0|ledpanel:LED|count[9]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; ram:u0|ledpanel:LED|count[8]        ; ram:u0|ledpanel:LED|count[8]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; ram:u0|ledpanel:LED|count[2]        ; ram:u0|ledpanel:LED|count[2]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; ram:u0|ledpanel:LED|count[20]       ; ram:u0|ledpanel:LED|count[20]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; ram:u0|ledpanel:LED|count[30]       ; ram:u0|ledpanel:LED|count[30]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; ram:u0|ledpanel:LED|count[28]       ; ram:u0|ledpanel:LED|count[28]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; ram:u0|ledpanel:LED|count[24]       ; ram:u0|ledpanel:LED|count[24]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; ram:u0|ledpanel:LED|count[12]       ; ram:u0|ledpanel:LED|count[12]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; ram:u0|ledpanel:LED|count[10]       ; ram:u0|ledpanel:LED|count[10]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; ram:u0|ledpanel:LED|count[4]        ; ram:u0|ledpanel:LED|count[4]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; ram:u0|TG[38]                       ; ram:u0|G~1644                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.241      ; 0.631      ;
; 0.306  ; ram:u0|state.start_byte             ; ram:u0|state.address_byte                                                                ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; ram:u0|ledpanel:LED|count[26]       ; ram:u0|ledpanel:LED|count[26]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.315  ; ram:u0|ledpanel:LED|count[31]       ; ram:u0|ledpanel:LED|count[31]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.436      ;
; 0.317  ; ram:u0|TR[2]                        ; ram:u0|R~1992                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.223      ; 0.624      ;
; 0.319  ; ram:u0|TB[62]                       ; ram:u0|B~1540                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.218      ; 0.621      ;
; 0.326  ; ram:u0|TG[58]                       ; ram:u0|G~1920                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.246      ; 0.656      ;
; 0.328  ; ram:u0|TR[13]                       ; ram:u0|R~1555                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.241      ; 0.653      ;
; 0.330  ; ram:u0|TR[5]                        ; ram:u0|R~2059                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.250      ; 0.664      ;
; 0.330  ; ram:u0|addr[1]                      ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.223      ; 0.657      ;
; 0.331  ; ram:u0|TB[17]                       ; ram:u0|B~1431                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.247      ; 0.662      ;
; 0.332  ; ram:u0|TG[11]                       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_datain_reg0  ; CLK                       ; CLK         ; 0.000        ; 0.224      ; 0.660      ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                                ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.187 ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.314      ;
; 0.215 ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.335      ;
; 0.250 ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.370      ;
; 0.329 ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.449      ;
; 0.331 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.451      ;
; 0.341 ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.625      ;
; 0.347 ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.467      ;
; 0.369 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.653      ;
; 0.416 ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.536      ;
; 0.443 ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.727      ;
; 0.483 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.767      ;
; 0.508 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.187      ; 0.799      ;
; 0.510 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.794      ;
; 0.512 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.187      ; 0.803      ;
; 0.514 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.179      ; 0.797      ;
; 0.516 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.800      ;
; 0.516 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.800      ;
; 0.517 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.187      ; 0.808      ;
; 0.518 ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.803      ;
; 0.523 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.179      ; 0.806      ;
; 0.529 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.187      ; 0.820      ;
; 0.575 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.187      ; 0.866      ;
; 0.579 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.863      ;
; 0.579 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.863      ;
; 0.580 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.187      ; 0.871      ;
; 0.586 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.179      ; 0.869      ;
; 0.650 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.187      ; 0.941      ;
; 0.652 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.936      ;
; 0.656 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.179      ; 0.939      ;
; 0.660 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.944      ;
; 0.661 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.187      ; 0.952      ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|bt_out ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|state  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1094           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1095           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1096           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1097           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1098           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1099           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1100           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1101           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1102           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1103           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1104           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1105           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1106           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1107           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1108           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1109           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1110           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1111           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1112           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1113           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1114           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1115           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1116           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1117           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1118           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1119           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1120           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1121           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1122           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1123           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1124           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1125           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1126           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1127           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1128           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1129           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1130           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1131           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1132           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1133           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1134           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1135           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1136           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1137           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1138           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1139           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1140           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1141           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1142           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1143           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1144           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1145           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1146           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1147           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1148           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1149           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1150           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1151           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1152           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1153           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1154           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1155           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1156           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1157           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1158           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1159           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1160           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1161           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1162           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1163           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1164           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1165           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1166           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1167           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1168           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1169           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1170           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1171           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1172           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1173           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1174           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1175           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1176           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1177           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1178           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1179           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1180           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1181           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1182           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1183           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1184           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1185           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1186           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1187           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1188           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1189           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1190           ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8 ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0       ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0       ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1       ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1       ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts    ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0       ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1       ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK     ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]  ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]  ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]  ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]  ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]   ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]   ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]   ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]   ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]   ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]   ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0 ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1 ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2 ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3 ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4 ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5 ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6 ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7 ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8 ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK    ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH    ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK     ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]  ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]  ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]  ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]  ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0 ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1 ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2 ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3 ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4 ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5 ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6 ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7 ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8 ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1       ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0       ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]   ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]   ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]   ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]   ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]   ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]   ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0] ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1] ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2] ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3] ;
; 0.337  ; 0.553        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts    ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1       ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1       ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0       ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0       ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|B0|clk                ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.202  ; 0.432        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.202  ; 0.432        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.202  ; 0.432        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.202  ; 0.432        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.202  ; 0.432        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.203  ; 0.433        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.331  ; 0.561        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; RST           ; CLK        ; 0.746 ; 1.235 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; 1.949 ; 2.743 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RST           ; CLK        ; 0.057  ; -0.415 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; -1.137 ; -1.931 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 4.623 ; 4.866 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 2.906 ; 2.914 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 4.623 ; 4.866 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 3.472 ; 3.486 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 3.507 ; 3.549 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 3.255 ; 3.245 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 3.734 ; 3.799 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 3.152 ; 3.161 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 3.236 ; 3.248 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 3.706 ; 3.747 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 2.909 ; 2.915 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 5.049 ; 4.886 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 3.866 ; 3.953 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 3.005 ; 2.982 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 2.836 ; 2.845 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 2.836 ; 2.845 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 4.398 ; 4.646 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 3.186 ; 3.199 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 3.221 ; 3.245 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 3.174 ; 3.162 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 3.634 ; 3.694 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 3.076 ; 3.082 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 3.157 ; 3.165 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 3.607 ; 3.644 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 2.839 ; 2.843 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 4.955 ; 4.788 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 3.758 ; 3.840 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 2.935 ; 2.910 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+----------------------------+------------+--------+----------+---------+---------------------+
; Clock                      ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack           ; -8.314     ; -0.522 ; N/A      ; N/A     ; -3.201              ;
;  CLK                       ; -4.339     ; -0.097 ; N/A      ; N/A     ; -3.201              ;
;  ram:u0|ledpanel:LED|clk_t ; -8.314     ; -0.522 ; N/A      ; N/A     ; -1.487              ;
;  ram:u0|ledpanel:LED|nexts ; -1.400     ; 0.187  ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS            ; -12267.188 ; -0.542 ; 0.0      ; 0.0     ; -5113.319           ;
;  CLK                       ; -12112.586 ; -0.097 ; N/A      ; N/A     ; -5039.094           ;
;  ram:u0|ledpanel:LED|clk_t ; -145.091   ; -0.522 ; N/A      ; N/A     ; -49.071             ;
;  ram:u0|ledpanel:LED|nexts ; -9.511     ; 0.000  ; N/A      ; N/A     ; -25.154             ;
+----------------------------+------------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; RST           ; CLK        ; 1.703 ; 1.942 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; 4.407 ; 4.678 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RST           ; CLK        ; 0.220  ; 0.007  ; Rise       ; CLK             ;
; data_from_com ; CLK        ; -1.137 ; -1.931 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 8.662 ; 9.186 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 5.846 ; 5.995 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 8.662 ; 9.186 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 7.038 ; 7.263 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 7.183 ; 7.373 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 6.891 ; 6.673 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 7.927 ; 7.589 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 6.563 ; 6.363 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 6.777 ; 6.533 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 7.821 ; 7.616 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 5.990 ; 5.862 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 9.747 ; 9.139 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 8.269 ; 7.945 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 6.204 ; 6.030 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 2.836 ; 2.845 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 2.836 ; 2.845 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 4.398 ; 4.646 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 3.186 ; 3.199 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 3.221 ; 3.245 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 3.174 ; 3.162 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 3.634 ; 3.694 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 3.076 ; 3.082 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 3.157 ; 3.165 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 3.607 ; 3.644 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 2.839 ; 2.843 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 4.955 ; 4.788 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 3.758 ; 3.840 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 2.935 ; 2.910 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ADDRESS[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDRESS[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDRESS[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDRESS[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LATCH         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLANK         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G0            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B0            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_from_com           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADDRESS[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ADDRESS[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; ADDRESS[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; ADDRESS[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; LATCH         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; BLANK         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; R0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; G0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; B0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; R1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; G1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; B1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-07 V                   ; 3.13 V              ; -0.0964 V           ; 0.164 V                              ; 0.127 V                              ; 3.14e-10 s                  ; 3.99e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-07 V                  ; 3.13 V             ; -0.0964 V          ; 0.164 V                             ; 0.127 V                             ; 3.14e-10 s                 ; 3.99e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADDRESS[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; ADDRESS[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ADDRESS[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; ADDRESS[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LATCH         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; BLANK         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; R0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; G0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; B0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; R1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; G1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; B1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.53e-08 V                   ; 3.65 V              ; -0.246 V            ; 0.406 V                              ; 0.305 V                              ; 1.57e-10 s                  ; 2.13e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.53e-08 V                  ; 3.65 V             ; -0.246 V           ; 0.406 V                             ; 0.305 V                             ; 1.57e-10 s                 ; 2.13e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; CLK                       ; CLK                       ; 41036    ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|clk_t ; CLK                       ; 1        ; 1        ; 0        ; 0        ;
; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 3392     ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 2463     ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1563     ; 1        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 70       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; CLK                       ; CLK                       ; 41036    ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|clk_t ; CLK                       ; 1        ; 1        ; 0        ; 0        ;
; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 3392     ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 2463     ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1563     ; 1        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 70       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 56    ; 56   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon May 08 17:44:01 2017
Info: Command: quartus_sta ledpanel -c ledpanel
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ledpanel.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ram:u0|ledpanel:LED|clk_t ram:u0|ledpanel:LED|clk_t
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name ram:u0|ledpanel:LED|nexts ram:u0|ledpanel:LED|nexts
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.314
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.314            -145.091 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -4.339          -12112.586 CLK 
    Info (332119):    -1.400              -9.511 ram:u0|ledpanel:LED|nexts 
Info (332146): Worst-case hold slack is -0.522
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.522              -0.522 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -0.020              -0.020 CLK 
    Info (332119):     0.454               0.000 ram:u0|ledpanel:LED|nexts 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -5039.094 CLK 
    Info (332119):    -3.201             -25.154 ram:u0|ledpanel:LED|nexts 
    Info (332119):    -1.487             -49.071 ram:u0|ledpanel:LED|clk_t 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.885
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.885            -134.789 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -4.032          -11078.126 CLK 
    Info (332119):    -1.282              -8.238 ram:u0|ledpanel:LED|nexts 
Info (332146): Worst-case hold slack is -0.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.381              -0.381 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -0.003              -0.003 CLK 
    Info (332119):     0.403               0.000 ram:u0|ledpanel:LED|nexts 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -5039.094 CLK 
    Info (332119):    -3.201             -25.154 ram:u0|ledpanel:LED|nexts 
    Info (332119):    -1.487             -49.071 ram:u0|ledpanel:LED|clk_t 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.151
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.151             -47.844 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -1.381           -3517.865 CLK 
    Info (332119):    -0.069              -0.323 ram:u0|ledpanel:LED|nexts 
Info (332146): Worst-case hold slack is -0.387
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.387              -0.387 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -0.097              -0.097 CLK 
    Info (332119):     0.187               0.000 ram:u0|ledpanel:LED|nexts 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -4470.473 CLK 
    Info (332119):    -1.000             -33.000 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -1.000             -10.000 ram:u0|ledpanel:LED|nexts 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 425 megabytes
    Info: Processing ended: Mon May 08 17:44:09 2017
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


