<!--
::METADATA::
type: module-index
topic_id: 02-02-entidades-arquitecturas
file_id: 02-02-entidades-arquitecturas-intro
status: draft
audience: both
last_updated: 2026-01-02
difficulty: 2
tags: [entidad, arquitectura, estructura]
search_keywords: "entidad, arquitectura, estructura, puertos, componentes"
-->

> ğŸ  **NavegaciÃ³n:** [â† Ãndice del MÃ³dulo](../00-Index.md) | [ğŸ“‘ Wiki](../../WIKI_INDEX.md) | [ğŸ“š Glosario](../../glossary.md)

# Entidades y Arquitecturas

## DescripciÃ³n

Comprender la estructura bÃ¡sica de un diseÃ±o VHDL: entidades y arquitecturas.

## Objetivos de Aprendizaje

- Definir entidades
- Crear arquitecturas
- Declarar puertos

## Contenido

- [TeorÃ­a](./theory/)
- [MÃ©todos](./methods/)
- [Problemas](./problems/)
- [Soluciones](./solutions/)
- [Aplicaciones](./applications/)

## Prerrequisitos

- [02-01-introduccion-vhdl](../02-01-introduccion-vhdl/)

## Recursos Relacionados

- [Glosario](../../GLOSSARY/README.md)
- [Volver al mÃ³dulo](../)
- [Ãndice principal](../../README.md)

## Tiempo Estimado

1-3 horas de estudio.

## Nivel de Dificultad

Intermedio (2/3)
