# üî¨ Research Phase: Bare-Metal RP2040 (Fase 0)

> **Artefatos de Estudo de Baixo N√≠vel & Engenharia Reversa**

Este diret√≥rio cont√©m a base fundamental desenvolvida para compreender a arquitetura do RP2040 "na unha". Todo o c√≥digo aqui foi escrito sem depend√™ncia do Pico SDK, utilizando acesso direto √† mem√≥ria (MMIO) e Assembly manual.

Embora o projeto principal tenha evolu√≠do para uma abordagem h√≠brida (SWD + TinyUSB), esta fase foi crucial para validar o entendimento do Bootrom, Clock Tree e perif√©ricos do chip.

## üìÇ Estrutura do Diret√≥rio

A organiza√ß√£o reflete o pipeline de compila√ß√£o manual (Cross-Compilation):

| Diret√≥rio | Arquivo | Descri√ß√£o T√©cnica |
| :--- | :--- | :--- |
| **`/src`** | `main.c` | **L√≥gica MMIO.** Driver UART e GPIO escrito via ponteiros diretos para endere√ßos f√≠sicos (ex: `0x40034000`). Configura clocks e perif√©ricos manualmente. |
| | `start.s` | **Startup Code (Assembly).** Respons√°vel pela Tabela de Vetores, configura√ß√£o do Stack Pointer (`SP`) e limpeza da se√ß√£o `.bss` antes de chamar o `main`. |
| **`/linker`** | `memmap.ld` | **Linker Script.** Define o layout f√≠sico da mem√≥ria, mapeando `.text` na Flash (`0x10000000`) e `.data/.bss` na RAM (`0x20000000`). |
| **`/tools`** | `maker.py` | **Build Tool.** Ferramenta Python propriet√°ria que insere o *Boot Block* (CRC32) obrigat√≥rio e converte o bin√°rio cru em formato **UF2** para grava√ß√£o. |
| | `test_uart.py` | **Valida√ß√£o.** Script para teste de loopback serial (PC <-> Pico). |

## ‚öôÔ∏è Detalhes da Implementa√ß√£o

### 1. Boot Manual
Diferente do SDK padr√£o que esconde a inicializa√ß√£o, aqui controlamos:
1.  **Reset Handler:** O primeiro c√≥digo executado pelo Cortex-M0+.
2.  **XOSC Init:** Ativa√ß√£o manual do cristal de 12MHz e comuta√ß√£o do PLL.
3.  **BSS Zeroing:** Loop em Assembly para limpar a mem√≥ria RAM n√£o inicializada.

### 2. Drivers MMIO
Os drivers n√£o utilizam abstra√ß√µes. Exemplo de configura√ß√£o da UART via registrador:
```c
// Defini√ß√£o direta do endere√ßo f√≠sico
#define UART0_CR *(volatile uint32_t *) (0x40034000 + 0x030)
// Escrita direta de bits de controle
UART0_CR = (1 << 0) | (1 << 8) | (1 << 9);
```
## Piv√¥ de Arquitetura (Post-Mortem UART)

Durante a valida√ß√£o deste driver UART (src/main.c), identificou-se que a UART n√£o √© vi√°vel como vetor prim√°rio de extra√ß√£o forense, motivando o piv√¥ para o protocolo SWD no projeto principal.

Motivos T√©cnicos:

    1. **Depend√™ncia de Agente:** A UART exige que um firmware colaborativo esteja rodando no alvo para enviar dados. Em forense, n√£o podemos garantir execu√ß√£o de c√≥digo no dispositivo analisado.

    2. **Limita√ß√£o de Transporte:** O c√≥digo bare-metal desenvolvido n√£o possui Stack USB CDC. Para funcionar, exige hardware adicional (ponte USB-Serial ou outra Pico atuando como Debug Probe), o que complexifica o setup de campo.

    3. **Integridade:** A inje√ß√£o de um firmware de dump via UART altera excessivamente o estado da RAM (evid√™ncia).

Conclus√£o: O c√≥digo UART aqui presente serve como refer√™ncia acad√™mica de controle de hardware, mas a ferramenta final (P1) utilizar√° SWD (Serial Wire Debug) para controle externo e USB Bulk para exfiltra√ß√£o de dados.

> Este diret√≥rio √© um arquivo morto de pesquisa. O desenvolvimento ativo da ferramenta forense ocorre na raiz do reposit√≥rio.
