============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.11-s111_1
  Generated on:           Nov 02 2025  07:59:11 pm
  Module:                 risc8_pipeline_top
  Operating conditions:   fast (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

     Instance           Module      Cell Count  Cell Area  Net Area   Combinational   Buffer   Inverter     Flop    Latch   Clock-Gate   Memory   Macro   Total Area   Wireload  
---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
risc8_pipeline_top                         151   5478.581     0.000        1656.547    0.000    119.750  3702.283   0.000        0.000    0.000   0.000     5478.581 <none> (D)  
  ALU              alu                      15    495.634     0.000         488.981    0.000      6.653     0.000   0.000        0.000    0.000   0.000      495.634 <none> (D)  
  CU               control_unit              1      9.979     0.000           9.979    0.000      0.000     0.000   0.000        0.000    0.000   0.000        9.979 <none> (D)  
  EXMEM            ex_mem_register          12    838.253     0.000           0.000    0.000      0.000   838.253   0.000        0.000    0.000   0.000      838.253 <none> (D)  
  FU               forwarding_unit          20    425.779     0.000         425.779    0.000      0.000     0.000   0.000        0.000    0.000   0.000      425.779 <none> (D)  
  IDEX             id_ex_register           10    698.544     0.000           0.000    0.000      0.000   698.544   0.000        0.000    0.000   0.000      698.544 <none> (D)  
  IFID             if_id_register            2    126.403     0.000           0.000    0.000      0.000   126.403   0.000        0.000    0.000   0.000      126.403 <none> (D)  
  IMEM             instr_mem                 2     33.264     0.000          33.264    0.000      0.000     0.000   0.000        0.000    0.000   0.000       33.264 <none> (D)  
  MEMWB            mem_wb_register          12    891.475     0.000           0.000    0.000      0.000   891.475   0.000        0.000    0.000   0.000      891.475 <none> (D)  
  PC               program_counter          15   1147.608     0.000           0.000    0.000      0.000  1147.608   0.000        0.000    0.000   0.000     1147.608 <none> (D)  
  (D) = wireload is default in technology library
