TimeQuest Timing Analyzer report for DSP_FPGA_PARACOMM
Wed Feb 15 21:50:29 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 100C Model Setup: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'
 14. Slow 1200mV 100C Model Setup: 'XRD'
 15. Slow 1200mV 100C Model Setup: 'XWE'
 16. Slow 1200mV 100C Model Hold: 'XRD'
 17. Slow 1200mV 100C Model Hold: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'
 18. Slow 1200mV 100C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 100C Model Hold: 'XWE'
 20. Slow 1200mV 100C Model Minimum Pulse Width: 'XWE'
 21. Slow 1200mV 100C Model Minimum Pulse Width: 'XRD'
 22. Slow 1200mV 100C Model Minimum Pulse Width: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'
 23. Slow 1200mV 100C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 24. Slow 1200mV 100C Model Minimum Pulse Width: 'CLK_30M'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Slow 1200mV 100C Model Metastability Report
 34. Slow 1200mV -40C Model Fmax Summary
 35. Slow 1200mV -40C Model Setup Summary
 36. Slow 1200mV -40C Model Hold Summary
 37. Slow 1200mV -40C Model Recovery Summary
 38. Slow 1200mV -40C Model Removal Summary
 39. Slow 1200mV -40C Model Minimum Pulse Width Summary
 40. Slow 1200mV -40C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV -40C Model Setup: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'
 42. Slow 1200mV -40C Model Setup: 'XRD'
 43. Slow 1200mV -40C Model Setup: 'XWE'
 44. Slow 1200mV -40C Model Hold: 'XRD'
 45. Slow 1200mV -40C Model Hold: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'
 46. Slow 1200mV -40C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 47. Slow 1200mV -40C Model Hold: 'XWE'
 48. Slow 1200mV -40C Model Minimum Pulse Width: 'XWE'
 49. Slow 1200mV -40C Model Minimum Pulse Width: 'XRD'
 50. Slow 1200mV -40C Model Minimum Pulse Width: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'
 51. Slow 1200mV -40C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 52. Slow 1200mV -40C Model Minimum Pulse Width: 'CLK_30M'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Output Enable Times
 58. Minimum Output Enable Times
 59. Output Disable Times
 60. Minimum Output Disable Times
 61. Slow 1200mV -40C Model Metastability Report
 62. Fast 1200mV -40C Model Setup Summary
 63. Fast 1200mV -40C Model Hold Summary
 64. Fast 1200mV -40C Model Recovery Summary
 65. Fast 1200mV -40C Model Removal Summary
 66. Fast 1200mV -40C Model Minimum Pulse Width Summary
 67. Fast 1200mV -40C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 68. Fast 1200mV -40C Model Setup: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'
 69. Fast 1200mV -40C Model Setup: 'XRD'
 70. Fast 1200mV -40C Model Setup: 'XWE'
 71. Fast 1200mV -40C Model Hold: 'XRD'
 72. Fast 1200mV -40C Model Hold: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'
 73. Fast 1200mV -40C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 74. Fast 1200mV -40C Model Hold: 'XWE'
 75. Fast 1200mV -40C Model Minimum Pulse Width: 'XWE'
 76. Fast 1200mV -40C Model Minimum Pulse Width: 'XRD'
 77. Fast 1200mV -40C Model Minimum Pulse Width: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'
 78. Fast 1200mV -40C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'
 79. Fast 1200mV -40C Model Minimum Pulse Width: 'CLK_30M'
 80. Setup Times
 81. Hold Times
 82. Clock to Output Times
 83. Minimum Clock to Output Times
 84. Output Enable Times
 85. Minimum Output Enable Times
 86. Output Disable Times
 87. Minimum Output Disable Times
 88. Fast 1200mV -40C Model Metastability Report
 89. Multicorner Timing Analysis Summary
 90. Setup Times
 91. Hold Times
 92. Clock to Output Times
 93. Minimum Clock to Output Times
 94. Board Trace Model Assignments
 95. Input Transition Times
 96. Signal Integrity Metrics (Slow 1200mv n40c Model)
 97. Signal Integrity Metrics (Slow 1200mv 100c Model)
 98. Signal Integrity Metrics (Fast 1200mv n40c Model)
 99. Setup Transfers
100. Hold Transfers
101. Report TCCS
102. Report RSKM
103. Unconstrained Paths
104. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; DSP_FPGA_PARACOMM                                   ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE115F23I7                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------+----------------------------------------------------+
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                  ; { AD7606_DRIVER:U5|HIGN:U5|CH_EN }                 ;
; CLK_30M                                        ; Base      ; 33.333 ; 30.0 MHz   ; 0.000 ; 16.666 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                  ; { CLK_30M }                                        ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 13.333 ; 75.0 MHz   ; 0.000 ; 6.666  ; 50.00      ; 2         ; 5           ;       ;        ;           ;            ; false    ; CLK_30M ; U0|altpll_component|auto_generated|pll1|inclk[0] ; { U0|altpll_component|auto_generated|pll1|clk[0] } ;
; U0|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 19.999 ; 50.0 MHz   ; 0.000 ; 9.999  ; 50.00      ; 3         ; 5           ;       ;        ;           ;            ; false    ; CLK_30M ; U0|altpll_component|auto_generated|pll1|inclk[0] ; { U0|altpll_component|auto_generated|pll1|clk[1] } ;
; XRD                                            ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                  ; { XRD }                                            ;
; XWE                                            ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                  ; { XWE }                                            ;
+------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                                                           ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note                                                          ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; 116.96 MHz ; 116.96 MHz      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ;                                                               ;
; 222.47 MHz ; 222.47 MHz      ; XRD                                            ;                                                               ;
; 290.61 MHz ; 269.54 MHz      ; U0|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum period restriction (tmin)                ;
; 298.15 MHz ; 250.0 MHz       ; XWE                                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup Summary                                    ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; -8.840 ; -287.560      ;
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; -5.828 ; -77.433       ;
; XRD                                            ; -3.495 ; -40.536       ;
; XWE                                            ; -2.354 ; -20.208       ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; XRD                                            ; -4.422 ; -48.407       ;
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; -2.217 ; -21.947       ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.355  ; 0.000         ;
; XWE                                            ; 0.687  ; 0.000         ;
+------------------------------------------------+--------+---------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; XWE                                            ; -3.000 ; -18.420       ;
; XRD                                            ; -3.000 ; -3.000        ;
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; -1.285 ; -11.565       ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; 6.368  ; 0.000         ;
; CLK_30M                                        ; 16.557 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                         ;
+--------+--------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                       ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -8.840 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.302     ; 2.518      ;
; -8.708 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.278     ; 2.410      ;
; -8.686 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.278     ; 2.388      ;
; -8.604 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.283     ; 2.301      ;
; -8.581 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.306     ; 2.255      ;
; -8.581 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.306     ; 2.255      ;
; -8.581 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.309     ; 2.252      ;
; -8.566 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.302     ; 2.244      ;
; -8.566 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.280     ; 2.266      ;
; -8.559 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.295     ; 2.244      ;
; -8.545 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.299     ; 2.226      ;
; -8.536 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.280     ; 2.236      ;
; -8.534 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.309     ; 2.205      ;
; -8.530 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.273     ; 2.237      ;
; -8.525 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.273     ; 2.232      ;
; -8.521 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.275     ; 2.226      ;
; -8.518 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.283     ; 2.215      ;
; -8.511 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.299     ; 2.192      ;
; -8.511 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.280     ; 2.211      ;
; -8.507 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.265     ; 2.222      ;
; -8.507 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.270     ; 2.217      ;
; -8.505 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.268     ; 2.217      ;
; -8.490 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.292     ; 2.178      ;
; -8.485 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.283     ; 2.182      ;
; -8.484 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.719     ; 1.745      ;
; -8.483 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.292     ; 2.171      ;
; -8.483 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.731     ; 1.732      ;
; -8.481 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.609     ; 1.852      ;
; -8.466 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.270     ; 2.176      ;
; -8.462 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.265     ; 2.177      ;
; -8.456 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.275     ; 2.161      ;
; -8.421 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.309     ; 2.092      ;
; -8.415 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.309     ; 2.086      ;
; -8.403 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.299     ; 2.084      ;
; -8.403 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.278     ; 2.105      ;
; -8.395 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.302     ; 2.073      ;
; -8.391 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.292     ; 2.079      ;
; -8.377 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.275     ; 2.082      ;
; -8.374 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.265     ; 2.089      ;
; -8.367 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.309     ; 2.038      ;
; -8.358 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.292     ; 2.046      ;
; -8.357 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.299     ; 2.038      ;
; -8.357 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.306     ; 2.031      ;
; -8.354 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.302     ; 2.032      ;
; -8.354 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.268     ; 2.066      ;
; -8.350 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.270     ; 2.060      ;
; -8.348 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.275     ; 2.053      ;
; -8.339 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.265     ; 2.054      ;
; -8.339 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.761     ; 1.558      ;
; -8.336 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.273     ; 2.043      ;
; -8.336 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.760     ; 1.556      ;
; -8.335 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.295     ; 2.020      ;
; -8.331 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.850     ; 1.461      ;
; -8.321 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.280     ; 2.021      ;
; -8.319 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.306     ; 1.993      ;
; -8.316 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.753     ; 1.543      ;
; -8.313 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.758     ; 1.535      ;
; -8.307 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.720     ; 1.567      ;
; -8.306 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.751     ; 1.535      ;
; -8.302 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.735     ; 1.547      ;
; -8.299 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.717     ; 1.562      ;
; -8.299 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.725     ; 1.554      ;
; -8.295 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.722     ; 1.553      ;
; -8.294 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.270     ; 2.004      ;
; -8.293 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.729     ; 1.544      ;
; -8.286 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.745     ; 1.521      ;
; -8.285 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.730     ; 1.535      ;
; -8.284 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.734     ; 1.530      ;
; -8.281 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.744     ; 1.517      ;
; -8.280 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.724     ; 1.536      ;
; -8.280 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.727     ; 1.533      ;
; -8.272 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.754     ; 1.498      ;
; -8.268 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.746     ; 1.502      ;
; -8.268 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.719     ; 1.529      ;
; -8.255 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.728     ; 1.507      ;
; -8.249 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.268     ; 1.961      ;
; -8.248 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.295     ; 1.933      ;
; -8.246 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.309     ; 1.917      ;
; -8.244 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.302     ; 1.922      ;
; -8.244 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.273     ; 1.951      ;
; -8.243 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.268     ; 1.955      ;
; -8.243 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.278     ; 1.945      ;
; -8.239 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.273     ; 1.946      ;
; -8.234 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.302     ; 1.912      ;
; -8.233 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.714     ; 1.499      ;
; -8.222 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.273     ; 1.929      ;
; -8.222 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.745     ; 1.457      ;
; -8.213 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.295     ; 1.898      ;
; -8.213 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.278     ; 1.915      ;
; -8.211 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.283     ; 1.908      ;
; -8.210 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.295     ; 1.895      ;
; -8.209 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.738     ; 1.451      ;
; -8.206 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.283     ; 1.903      ;
; -8.206 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.597     ; 1.589      ;
; -8.201 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.283     ; 1.898      ;
; -8.200 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.709     ; 1.471      ;
; -8.196 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.704     ; 1.472      ;
; -8.191 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.295     ; 1.876      ;
; -8.188 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.273     ; 1.895      ;
; -8.188 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -6.598     ; 1.570      ;
+--------+--------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'                                                                                                                ;
+--------+--------------------------------------+--------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -5.828 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.379     ; 3.518      ;
; -5.805 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.287     ; 3.319      ;
; -5.804 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.396     ; 3.209      ;
; -5.797 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.380     ; 3.486      ;
; -5.791 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.404     ; 3.465      ;
; -5.760 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.405     ; 3.433      ;
; -5.747 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.627     ; 3.186      ;
; -5.746 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.438     ; 3.390      ;
; -5.737 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.626     ; 3.180      ;
; -5.736 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.518     ; 3.284      ;
; -5.731 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.574     ; 3.239      ;
; -5.726 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.517     ; 3.278      ;
; -5.721 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.514     ; 3.276      ;
; -5.720 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.285     ; 3.236      ;
; -5.718 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.385     ; 3.275      ;
; -5.717 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.494     ; 3.165      ;
; -5.706 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.385     ; 3.266      ;
; -5.706 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.576     ; 3.212      ;
; -5.705 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.494     ; 3.156      ;
; -5.705 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.685     ; 3.102      ;
; -5.693 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.650     ; 3.115      ;
; -5.690 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.516     ; 3.240      ;
; -5.688 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.651     ; 3.115      ;
; -5.688 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.439     ; 3.331      ;
; -5.684 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.539     ; 3.223      ;
; -5.682 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.541     ; 3.213      ;
; -5.678 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.515     ; 3.232      ;
; -5.677 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.542     ; 3.213      ;
; -5.656 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.149     ; 3.308      ;
; -5.649 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.248     ; 3.340      ;
; -5.644 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.541     ; 3.178      ;
; -5.637 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.540     ; 3.175      ;
; -5.633 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.539     ; 3.166      ;
; -5.629 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.516     ; 3.182      ;
; -5.620 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.573     ; 3.129      ;
; -5.615 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.249     ; 3.314      ;
; -5.613 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.124     ; 3.290      ;
; -5.610 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.383     ; 3.169      ;
; -5.606 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.249     ; 3.296      ;
; -5.603 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.383     ; 3.165      ;
; -5.592 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.541     ; 3.129      ;
; -5.591 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.380     ; 3.277      ;
; -5.591 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.150     ; 3.242      ;
; -5.590 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.539     ; 3.167      ;
; -5.589 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.122     ; 3.268      ;
; -5.585 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.413     ; 3.254      ;
; -5.578 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.250     ; 3.276      ;
; -5.560 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.381     ; 3.245      ;
; -5.556 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.386     ; 3.109      ;
; -5.555 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.495     ; 2.999      ;
; -5.552 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.496     ; 3.004      ;
; -5.547 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.387     ; 3.108      ;
; -5.544 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.355     ; 3.255      ;
; -5.541 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.652     ; 2.964      ;
; -5.538 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.403     ; 3.207      ;
; -5.533 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.411     ; 3.204      ;
; -5.532 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.354     ; 3.247      ;
; -5.532 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.384     ; 3.087      ;
; -5.530 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.284     ; 3.047      ;
; -5.530 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.383     ; 3.086      ;
; -5.530 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.543     ; 3.062      ;
; -5.520 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.575     ; 3.027      ;
; -5.517 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.380     ; 3.212      ;
; -5.515 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.353     ; 3.228      ;
; -5.514 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.247     ; 3.209      ;
; -5.507 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.404     ; 3.175      ;
; -5.505 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.247     ; 3.203      ;
; -5.502 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.352     ; 3.219      ;
; -5.502 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.384     ; 3.066      ;
; -5.497 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.379     ; 3.196      ;
; -5.493 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.378     ; 3.190      ;
; -5.487 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.378     ; 3.181      ;
; -5.484 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.515     ; 3.035      ;
; -5.483 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.403     ; 3.196      ;
; -5.480 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.248     ; 3.174      ;
; -5.478 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.124     ; 3.155      ;
; -5.478 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.650     ; 2.944      ;
; -5.478 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.222     ; 3.198      ;
; -5.478 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.541     ; 3.053      ;
; -5.473 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.377     ; 3.174      ;
; -5.471 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.222     ; 3.194      ;
; -5.471 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.248     ; 3.168      ;
; -5.454 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.220     ; 3.176      ;
; -5.452 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.413     ; 3.121      ;
; -5.452 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.404     ; 3.164      ;
; -5.448 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.385     ; 3.011      ;
; -5.447 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.220     ; 3.172      ;
; -5.444 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.378     ; 3.182      ;
; -5.438 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.385     ; 2.992      ;
; -5.435 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.376     ; 3.131      ;
; -5.431 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.538     ; 2.965      ;
; -5.429 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.286     ; 2.944      ;
; -5.411 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.355     ; 3.122      ;
; -5.410 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.386     ; 2.972      ;
; -5.404 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.382     ; 2.964      ;
; -5.402 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.376     ; 3.142      ;
; -5.399 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.354     ; 3.114      ;
; -5.396 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.223     ; 3.112      ;
; -5.395 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.382     ; 2.958      ;
; -5.392 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.517     ; 2.941      ;
+--------+--------------------------------------+--------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'XRD'                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.495 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.056     ; 3.518      ;
; -3.472 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.036      ; 3.319      ;
; -3.471 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; -0.073     ; 3.209      ;
; -3.464 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.057     ; 3.486      ;
; -3.458 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.081     ; 3.465      ;
; -3.427 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.082     ; 3.433      ;
; -3.414 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.304     ; 3.186      ;
; -3.413 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.115     ; 3.390      ;
; -3.404 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.303     ; 3.180      ;
; -3.403 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.195     ; 3.284      ;
; -3.398 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.251     ; 3.239      ;
; -3.393 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.194     ; 3.278      ;
; -3.388 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.191     ; 3.276      ;
; -3.387 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.038      ; 3.236      ;
; -3.385 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; -0.062     ; 3.275      ;
; -3.384 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; -0.171     ; 3.165      ;
; -3.373 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; -0.062     ; 3.266      ;
; -3.373 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.253     ; 3.212      ;
; -3.372 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; -0.171     ; 3.156      ;
; -3.372 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.362     ; 3.102      ;
; -3.360 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.327     ; 3.115      ;
; -3.357 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.193     ; 3.240      ;
; -3.355 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.328     ; 3.115      ;
; -3.355 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.116     ; 3.331      ;
; -3.351 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.216     ; 3.223      ;
; -3.349 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.218     ; 3.213      ;
; -3.345 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.192     ; 3.232      ;
; -3.344 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.219     ; 3.213      ;
; -3.323 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.174      ; 3.308      ;
; -3.316 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; 0.075      ; 3.340      ;
; -3.311 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.218     ; 3.178      ;
; -3.304 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.217     ; 3.175      ;
; -3.300 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.216     ; 3.166      ;
; -3.296 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.193     ; 3.182      ;
; -3.287 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.250     ; 3.129      ;
; -3.282 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; 0.074      ; 3.314      ;
; -3.280 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.199      ; 3.290      ;
; -3.277 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; -0.060     ; 3.169      ;
; -3.273 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; 0.074      ; 3.296      ;
; -3.270 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; -0.060     ; 3.165      ;
; -3.259 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.218     ; 3.129      ;
; -3.258 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.057     ; 3.277      ;
; -3.258 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.173      ; 3.242      ;
; -3.257 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.216     ; 3.167      ;
; -3.256 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.201      ; 3.268      ;
; -3.252 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.090     ; 3.254      ;
; -3.245 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; 0.073      ; 3.276      ;
; -3.227 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.058     ; 3.245      ;
; -3.223 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; -0.063     ; 3.109      ;
; -3.222 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; -0.172     ; 2.999      ;
; -3.219 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; -0.173     ; 3.004      ;
; -3.214 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; -0.064     ; 3.108      ;
; -3.211 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.032     ; 3.255      ;
; -3.208 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.329     ; 2.964      ;
; -3.205 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.080     ; 3.207      ;
; -3.200 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.088     ; 3.204      ;
; -3.199 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.031     ; 3.247      ;
; -3.199 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; -0.061     ; 3.087      ;
; -3.197 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.039      ; 3.047      ;
; -3.197 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; -0.060     ; 3.086      ;
; -3.197 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.220     ; 3.062      ;
; -3.187 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.252     ; 3.027      ;
; -3.184 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.057     ; 3.212      ;
; -3.182 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.030     ; 3.228      ;
; -3.181 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; 0.076      ; 3.209      ;
; -3.174 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.081     ; 3.175      ;
; -3.172 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; 0.076      ; 3.203      ;
; -3.169 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.029     ; 3.219      ;
; -3.169 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; -0.061     ; 3.066      ;
; -3.164 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.056     ; 3.196      ;
; -3.160 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.055     ; 3.190      ;
; -3.154 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.055     ; 3.181      ;
; -3.151 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.192     ; 3.035      ;
; -3.150 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.080     ; 3.196      ;
; -3.147 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; 0.075      ; 3.174      ;
; -3.145 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.199      ; 3.155      ;
; -3.145 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.327     ; 2.944      ;
; -3.145 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; 0.101      ; 3.198      ;
; -3.145 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.218     ; 3.053      ;
; -3.140 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.054     ; 3.174      ;
; -3.138 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; 0.101      ; 3.194      ;
; -3.138 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; 0.075      ; 3.168      ;
; -3.121 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; 0.103      ; 3.176      ;
; -3.119 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.090     ; 3.121      ;
; -3.119 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.081     ; 3.164      ;
; -3.115 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; -0.062     ; 3.011      ;
; -3.114 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; 0.103      ; 3.172      ;
; -3.111 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.055     ; 3.182      ;
; -3.105 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; -0.062     ; 2.992      ;
; -3.102 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.053     ; 3.131      ;
; -3.098 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.215     ; 2.965      ;
; -3.096 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.037      ; 2.944      ;
; -3.078 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.032     ; 3.122      ;
; -3.077 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; -0.063     ; 2.972      ;
; -3.071 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; -0.059     ; 2.964      ;
; -3.069 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.053     ; 3.142      ;
; -3.066 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.031     ; 3.114      ;
; -3.063 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; 0.100      ; 3.112      ;
; -3.062 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; -0.059     ; 2.958      ;
; -3.059 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.194     ; 2.941      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'XWE'                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.354 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 3.274      ;
; -2.308 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 3.228      ;
; -2.281 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 3.201      ;
; -2.274 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 3.197      ;
; -2.258 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 3.178      ;
; -2.237 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 3.160      ;
; -2.196 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 3.116      ;
; -2.191 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 3.114      ;
; -2.189 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 3.112      ;
; -2.187 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 3.107      ;
; -2.185 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 3.108      ;
; -2.180 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 3.103      ;
; -2.166 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 3.086      ;
; -2.164 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 3.084      ;
; -2.132 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 3.052      ;
; -2.125 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 3.048      ;
; -2.104 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 3.027      ;
; -2.091 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 3.014      ;
; -2.081 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 3.001      ;
; -2.072 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.992      ;
; -2.058 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 2.981      ;
; -2.052 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 2.975      ;
; -2.004 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.924      ;
; -2.000 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.920      ;
; -1.988 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.341      ; 3.327      ;
; -1.981 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.344      ; 3.323      ;
; -1.965 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.341      ; 3.304      ;
; -1.959 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.879      ;
; -1.958 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 2.881      ;
; -1.919 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.839      ;
; -1.915 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.835      ;
; -1.895 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.080     ; 2.813      ;
; -1.892 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.344      ; 3.234      ;
; -1.873 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.341      ; 3.212      ;
; -1.858 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.778      ;
; -1.842 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 2.765      ;
; -1.820 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.740      ;
; -1.813 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 2.736      ;
; -1.778 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.077     ; 2.699      ;
; -1.764 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.080     ; 2.682      ;
; -1.759 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.344      ; 3.101      ;
; -1.757 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.077     ; 2.678      ;
; -1.744 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.664      ;
; -1.737 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 2.660      ;
; -1.711 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.341      ; 3.050      ;
; -1.709 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 2.632      ;
; -1.705 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.625      ;
; -1.688 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.516     ; 2.170      ;
; -1.649 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.080     ; 2.567      ;
; -1.648 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 2.571      ;
; -1.645 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.077     ; 2.566      ;
; -1.622 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.341      ; 2.961      ;
; -1.607 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 2.530      ;
; -1.605 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.525      ;
; -1.600 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.341      ; 2.939      ;
; -1.585 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.505      ;
; -1.575 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 2.498      ;
; -1.541 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.080     ; 2.459      ;
; -1.515 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 2.438      ;
; -1.487 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.080     ; 2.405      ;
; -1.478 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.341      ; 2.817      ;
; -1.474 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 1.000        ; -0.075     ; 2.397      ;
; -1.420 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.340      ;
; -1.399 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.080     ; 2.317      ;
; -1.376 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.080     ; 2.294      ;
; -1.373 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; -0.095     ; 2.276      ;
; -1.360 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.280      ;
; -1.355 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.275      ;
; -1.328 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.248      ;
; -1.116 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 2.036      ;
; -1.076 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.078     ; 1.996      ;
; -0.935 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.077     ; 1.856      ;
; -0.873 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 1.000        ; -0.077     ; 1.794      ;
; -0.784 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 1.000        ; -0.077     ; 1.705      ;
; -0.742 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; XWE          ; XWE         ; 1.000        ; -0.077     ; 1.663      ;
; -0.271 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 1.000        ; -0.077     ; 1.192      ;
; -0.270 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; XWE          ; XWE         ; 1.000        ; -0.077     ; 1.191      ;
; -0.244 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; XWE          ; XWE         ; 1.000        ; -0.077     ; 1.165      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'XRD'                                                                                                                                                          ;
+--------+-------------------------------------+--------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -4.422 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.945      ; 2.603      ;
; -4.346 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.219      ; 2.953      ;
; -4.205 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.219      ; 3.094      ;
; -4.198 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.109      ; 2.991      ;
; -4.174 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.108      ; 3.014      ;
; -4.057 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.109      ; 3.132      ;
; -4.049 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.219      ; 3.250      ;
; -4.043 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.110      ; 3.147      ;
; -4.032 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.107      ; 3.155      ;
; -3.974 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.945      ; 3.051      ;
; -3.961 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.911      ; 3.030      ;
; -3.910 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.947      ; 3.117      ;
; -3.906 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.110      ; 3.284      ;
; -3.901 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.109      ; 3.288      ;
; -3.895 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.107      ; 3.292      ;
; -3.891 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.946      ; 3.135      ;
; -3.853 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.219      ; 3.446      ;
; -3.852 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.973      ; 3.201      ;
; -3.824 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.911      ; 3.167      ;
; -3.804 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.972      ; 3.248      ;
; -3.774 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.947      ; 3.253      ;
; -3.769 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.947      ; 3.258      ;
; -3.750 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.946      ; 3.276      ;
; -3.740 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.110      ; 3.450      ;
; -3.729 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.107      ; 3.458      ;
; -3.711 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.973      ; 3.342      ;
; -3.705 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.109      ; 3.484      ;
; -3.667 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.972      ; 3.385      ;
; -3.658 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.911      ; 3.333      ;
; -3.653 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.947      ; 3.374      ;
; -3.653 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.947      ; 3.374      ;
; -3.613 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.947      ; 3.414      ;
; -3.594 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.946      ; 3.432      ;
; -3.555 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.110      ; 3.635      ;
; -3.555 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.973      ; 3.498      ;
; -3.544 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 7.107      ; 3.643      ;
; -3.501 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.972      ; 3.551      ;
; -3.473 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.911      ; 3.518      ;
; -3.417 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.947      ; 3.610      ;
; -3.398 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.946      ; 3.628      ;
; -3.359 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.973      ; 3.694      ;
; -3.316 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 6.972      ; 3.736      ;
; -0.235 ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 3.251      ; 2.546      ;
; -0.172 ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 3.141      ; 2.499      ;
; -0.032 ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 3.251      ; 2.749      ;
; 0.080  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 3.251      ; 2.861      ;
; 0.094  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 2.978      ; 2.602      ;
; 0.112  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 3.139      ; 2.781      ;
; 0.119  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 2.943      ; 2.592      ;
; 0.121  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.540      ; 2.691      ;
; 0.126  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.539      ; 2.695      ;
; 0.129  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 3.142      ; 2.801      ;
; 0.152  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.574      ; 2.756      ;
; 0.152  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.573      ; 2.755      ;
; 0.185  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.651      ; 2.866      ;
; 0.193  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 3.139      ; 2.862      ;
; 0.205  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.379      ; 2.614      ;
; 0.210  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.538      ; 2.778      ;
; 0.221  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.413      ; 2.664      ;
; 0.225  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 3.142      ; 2.897      ;
; 0.229  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 3.251      ; 3.010      ;
; 0.236  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 3.139      ; 2.905      ;
; 0.239  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.685      ; 2.954      ;
; 0.250  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.377      ; 2.657      ;
; 0.255  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 3.139      ; 2.924      ;
; 0.257  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.411      ; 2.698      ;
; 0.259  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.541      ; 2.830      ;
; 0.266  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.542      ; 2.838      ;
; 0.275  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 3.005      ; 2.810      ;
; 0.282  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.539      ; 2.851      ;
; 0.282  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.220      ; 2.532      ;
; 0.288  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.540      ; 2.858      ;
; 0.297  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.494      ; 2.821      ;
; 0.303  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.575      ; 2.908      ;
; 0.307  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 2.943      ; 2.780      ;
; 0.309  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.576      ; 2.915      ;
; 0.312  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.384      ; 2.726      ;
; 0.314  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.650      ; 2.994      ;
; 0.316  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.385      ; 2.731      ;
; 0.321  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 3.139      ; 2.990      ;
; 0.338  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.538      ; 2.906      ;
; 0.348  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 3.139      ; 3.017      ;
; 0.355  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.413      ; 2.798      ;
; 0.355  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.540      ; 2.925      ;
; 0.358  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.541      ; 2.929      ;
; 0.360  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.541      ; 2.931      ;
; 0.364  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.379      ; 2.773      ;
; 0.376  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.343      ; 2.749      ;
; 0.377  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 3.141      ; 3.048      ;
; 0.379  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.222      ; 2.631      ;
; 0.385  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.412      ; 2.827      ;
; 0.386  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.496      ; 2.912      ;
; 0.392  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 2.943      ; 2.865      ;
; 0.392  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.652      ; 3.074      ;
; 0.394  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.378      ; 2.802      ;
; 0.409  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.386      ; 2.825      ;
; 0.410  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.539      ; 2.979      ;
; 0.413  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.387      ; 2.830      ;
; 0.417  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.222      ; 2.669      ;
; 0.419  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 2.943      ; 2.892      ;
+--------+-------------------------------------+--------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'                                                                                                                                               ;
+--------+----------------------------------+--------------------------------------+------------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock                                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+------------------------------------------------+--------------------------------+--------------+------------+------------+
; -2.217 ; AD7606_DRIVER:U5|READ1:U3|CQI[0] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.750      ; 2.603      ;
; -2.141 ; AD7606_DRIVER:U5|READ1:U3|CQI[1] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 5.024      ; 2.953      ;
; -2.000 ; AD7606_DRIVER:U5|READ1:U3|CQI[3] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 5.024      ; 3.094      ;
; -1.993 ; AD7606_DRIVER:U5|READ1:U3|CQI[1] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.914      ; 2.991      ;
; -1.969 ; AD7606_DRIVER:U5|READ1:U3|CQI[0] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.913      ; 3.014      ;
; -1.852 ; AD7606_DRIVER:U5|READ1:U3|CQI[3] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.914      ; 3.132      ;
; -1.844 ; AD7606_DRIVER:U5|READ1:U3|CQI[2] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 5.024      ; 3.250      ;
; -1.838 ; AD7606_DRIVER:U5|READ1:U3|CQI[1] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.915      ; 3.147      ;
; -1.827 ; AD7606_DRIVER:U5|READ1:U3|CQI[1] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.912      ; 3.155      ;
; -1.769 ; AD7606_DRIVER:U5|READ1:U3|CQI[1] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.750      ; 3.051      ;
; -1.756 ; AD7606_DRIVER:U5|READ1:U3|CQI[1] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.716      ; 3.030      ;
; -1.705 ; AD7606_DRIVER:U5|READ1:U3|CQI[1] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.752      ; 3.117      ;
; -1.701 ; AD7606_DRIVER:U5|READ1:U3|CQI[3] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.915      ; 3.284      ;
; -1.696 ; AD7606_DRIVER:U5|READ1:U3|CQI[2] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.914      ; 3.288      ;
; -1.690 ; AD7606_DRIVER:U5|READ1:U3|CQI[3] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.912      ; 3.292      ;
; -1.686 ; AD7606_DRIVER:U5|READ1:U3|CQI[1] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.751      ; 3.135      ;
; -1.648 ; AD7606_DRIVER:U5|READ1:U3|CQI[0] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 5.024      ; 3.446      ;
; -1.647 ; AD7606_DRIVER:U5|READ1:U3|CQI[1] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.778      ; 3.201      ;
; -1.619 ; AD7606_DRIVER:U5|READ1:U3|CQI[3] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.716      ; 3.167      ;
; -1.599 ; AD7606_DRIVER:U5|READ1:U3|CQI[1] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.777      ; 3.248      ;
; -1.569 ; AD7606_DRIVER:U5|READ1:U3|CQI[0] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.752      ; 3.253      ;
; -1.564 ; AD7606_DRIVER:U5|READ1:U3|CQI[3] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.752      ; 3.258      ;
; -1.545 ; AD7606_DRIVER:U5|READ1:U3|CQI[3] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.751      ; 3.276      ;
; -1.535 ; AD7606_DRIVER:U5|READ1:U3|CQI[2] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.915      ; 3.450      ;
; -1.524 ; AD7606_DRIVER:U5|READ1:U3|CQI[2] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.912      ; 3.458      ;
; -1.506 ; AD7606_DRIVER:U5|READ1:U3|CQI[3] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.778      ; 3.342      ;
; -1.500 ; AD7606_DRIVER:U5|READ1:U3|CQI[0] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.914      ; 3.484      ;
; -1.462 ; AD7606_DRIVER:U5|READ1:U3|CQI[3] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.777      ; 3.385      ;
; -1.453 ; AD7606_DRIVER:U5|READ1:U3|CQI[2] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.716      ; 3.333      ;
; -1.448 ; AD7606_DRIVER:U5|READ1:U3|CQI[1] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.752      ; 3.374      ;
; -1.448 ; AD7606_DRIVER:U5|READ1:U3|CQI[2] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.752      ; 3.374      ;
; -1.408 ; AD7606_DRIVER:U5|READ1:U3|CQI[2] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.752      ; 3.414      ;
; -1.389 ; AD7606_DRIVER:U5|READ1:U3|CQI[2] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.751      ; 3.432      ;
; -1.350 ; AD7606_DRIVER:U5|READ1:U3|CQI[0] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.915      ; 3.635      ;
; -1.350 ; AD7606_DRIVER:U5|READ1:U3|CQI[2] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.778      ; 3.498      ;
; -1.339 ; AD7606_DRIVER:U5|READ1:U3|CQI[0] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.912      ; 3.643      ;
; -1.296 ; AD7606_DRIVER:U5|READ1:U3|CQI[2] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.777      ; 3.551      ;
; -1.268 ; AD7606_DRIVER:U5|READ1:U3|CQI[0] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.716      ; 3.518      ;
; -1.212 ; AD7606_DRIVER:U5|READ1:U3|CQI[0] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.752      ; 3.610      ;
; -1.193 ; AD7606_DRIVER:U5|READ1:U3|CQI[0] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.751      ; 3.628      ;
; -1.154 ; AD7606_DRIVER:U5|READ1:U3|CQI[0] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.778      ; 3.694      ;
; -1.111 ; AD7606_DRIVER:U5|READ1:U3|CQI[0] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.777      ; 3.736      ;
; 0.410  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 0.674      ;
; 0.669  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 0.933      ;
; 0.673  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 0.937      ;
; 0.673  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 0.937      ;
; 0.673  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 0.937      ;
; 0.674  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 0.938      ;
; 0.674  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 0.938      ;
; 0.677  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 0.941      ;
; 0.684  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 0.948      ;
; 0.803  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.067      ;
; 0.927  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.191      ;
; 0.992  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.256      ;
; 0.993  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.257      ;
; 0.993  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.257      ;
; 0.995  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.259      ;
; 0.999  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.263      ;
; 1.000  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.264      ;
; 1.003  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.267      ;
; 1.007  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.271      ;
; 1.008  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.272      ;
; 1.012  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.276      ;
; 1.014  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.278      ;
; 1.064  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.328      ;
; 1.116  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.380      ;
; 1.117  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.381      ;
; 1.117  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.381      ;
; 1.120  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.384      ;
; 1.121  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.385      ;
; 1.123  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.387      ;
; 1.127  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.391      ;
; 1.131  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.395      ;
; 1.135  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.399      ;
; 1.136  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.400      ;
; 1.189  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.453      ;
; 1.244  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.508      ;
; 1.245  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.509      ;
; 1.249  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.513      ;
; 1.251  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.515      ;
; 1.255  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.519      ;
; 1.259  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.523      ;
; 1.279  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.543      ;
; 1.373  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.637      ;
; 1.379  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.643      ;
; 1.425  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.689      ;
; 1.442  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]   ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.078      ; 1.706      ;
; 1.970  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]   ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 1.056      ; 2.546      ;
; 2.033  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]   ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.946      ; 2.499      ;
; 2.173  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]   ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 1.056      ; 2.749      ;
; 2.285  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]   ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 1.056      ; 2.861      ;
; 2.299  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]   ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.783      ; 2.602      ;
; 2.317  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]   ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.944      ; 2.781      ;
; 2.324  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]   ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.748      ; 2.592      ;
; 2.334  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]   ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.947      ; 2.801      ;
; 2.398  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]   ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.944      ; 2.862      ;
; 2.430  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]   ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.947      ; 2.897      ;
; 2.434  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]   ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 1.056      ; 3.010      ;
; 2.441  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]   ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.944      ; 2.905      ;
; 2.460  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]   ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.944      ; 2.924      ;
+--------+----------------------------------+--------------------------------------+------------------------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                         ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                                                                                      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.355 ; AD7606_DRIVER:U5|READ1:U3|DATA[9]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.455      ; 1.033      ;
; 0.382 ; AD7606_DRIVER:U5|READ1:U3|DATA[5]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.456      ; 1.061      ;
; 0.406 ; AD7606_DRIVER:U5|REST:U1|RSET0      ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.674      ;
; 0.409 ; AD7606_DRIVER:U5|READ1:U3|READFLAG  ; AD7606_DRIVER:U5|READ1:U3|READFLAG                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; AD7606_DRIVER:U5|READ1:U3|CQI[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; AD7606_DRIVER:U5|READ1:U3|CQI[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; AD7606_DRIVER:U5|READ1:U3|FLAG      ; AD7606_DRIVER:U5|READ1:U3|FLAG                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|RD1                                                                                ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; AD7606_DRIVER:U5|READ1:U3|STARTREAD ; AD7606_DRIVER:U5|READ1:U3|STARTREAD                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; AD7606_DRIVER:U5|READ1:U3|CNT[1]    ; AD7606_DRIVER:U5|READ1:U3|CNT[1]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; AD7606_DRIVER:U5|READ1:U3|CNT[3]    ; AD7606_DRIVER:U5|READ1:U3|CNT[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; AD7606_DRIVER:U5|READ1:U3|CNT[2]    ; AD7606_DRIVER:U5|READ1:U3|CNT[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.410 ; AD7606_DRIVER:U5|REST:U1|CQI[0]     ; AD7606_DRIVER:U5|REST:U1|CQI[0]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.678      ;
; 0.410 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.674      ;
; 0.410 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.674      ;
; 0.410 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.674      ;
; 0.413 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.678      ;
; 0.413 ; AD7606_DRIVER:U5|READ1:U3|CNT[0]    ; AD7606_DRIVER:U5|READ1:U3|CNT[0]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.678      ;
; 0.414 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.678      ;
; 0.450 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.714      ;
; 0.454 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; AD7606_DRIVER:U5|READ1:U3|CQI[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.719      ;
; 0.462 ; AD7606_DRIVER:U5|READ1:U3|READFLAG  ; AD7606_DRIVER:U5|READ1:U3|STARTREAD                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.727      ;
; 0.580 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.663      ; 1.798      ;
; 0.586 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.663      ; 1.804      ;
; 0.598 ; AD7606_DRIVER:U5|READ1:U3|DATA[8]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.455      ; 1.276      ;
; 0.607 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.669      ; 1.831      ;
; 0.611 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.875      ;
; 0.613 ; AD7606_DRIVER:U5|READ1:U3|CNT[0]    ; AD7606_DRIVER:U5|READ1:U3|CNT[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.878      ;
; 0.613 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.877      ;
; 0.615 ; AD7606_DRIVER:U5|READ1:U3|CNT[0]    ; AD7606_DRIVER:U5|READ1:U3|CNT[1]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.880      ;
; 0.617 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.674      ; 1.846      ;
; 0.618 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.882      ;
; 0.625 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.669      ; 1.849      ;
; 0.640 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.674      ; 1.869      ;
; 0.646 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.679      ; 1.880      ;
; 0.649 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; AD7606_DRIVER:U5|READ1:U3|CQI[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.914      ;
; 0.650 ; AD7606_DRIVER:U5|READ1:U3|CNT[3]    ; AD7606_DRIVER:U5|READ1:U3|CNT[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.915      ;
; 0.650 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.651      ; 1.856      ;
; 0.651 ; AD7606_DRIVER:U5|REST:U1|CQI[4]     ; AD7606_DRIVER:U5|REST:U1|CQI[4]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.919      ;
; 0.655 ; AD7606_DRIVER:U5|REST:U1|CQI[3]     ; AD7606_DRIVER:U5|REST:U1|CQI[3]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.923      ;
; 0.659 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.658      ; 1.872      ;
; 0.660 ; AD7606_DRIVER:U5|READ1:U3|CNT[1]    ; AD7606_DRIVER:U5|READ1:U3|CNT[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.925      ;
; 0.661 ; AD7606_DRIVER:U5|REST:U1|CQI[2]     ; AD7606_DRIVER:U5|REST:U1|CQI[2]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.929      ;
; 0.665 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.929      ;
; 0.666 ; AD7606_DRIVER:U5|REST:U1|CQI[2]     ; AD7606_DRIVER:U5|REST:U1|CQI[0]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.934      ;
; 0.667 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.931      ;
; 0.667 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.679      ; 1.901      ;
; 0.669 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.933      ;
; 0.669 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.933      ;
; 0.670 ; AD7606_DRIVER:U5|REST:U1|CQI[1]     ; AD7606_DRIVER:U5|REST:U1|CQI[1]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.938      ;
; 0.671 ; AD7606_DRIVER:U5|REST:U1|CQI[0]     ; AD7606_DRIVER:U5|REST:U1|CQI[1]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.939      ;
; 0.672 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.651      ; 1.878      ;
; 0.676 ; AD7606_DRIVER:U5|READ1:U3|READFLAG  ; AD7606_DRIVER:U5|READ1:U3|CNT[1]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.941      ;
; 0.682 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.949      ;
; 0.682 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.658      ; 1.895      ;
; 0.683 ; AD7606_DRIVER:U5|REST:U1|CQI[2]     ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.951      ;
; 0.683 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.950      ;
; 0.686 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.953      ;
; 0.687 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.954      ;
; 0.695 ; AD7606_DRIVER:U5|READ1:U3|STARTREAD ; AD7606_DRIVER:U5|READ1:U3|READFLAG                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.960      ;
; 0.704 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.969      ;
; 0.711 ; AD7606_DRIVER:U5|READ1:U3|FLAG      ; AD7606_DRIVER:U5|READ1:U3|RD1                                                                                ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.976      ;
; 0.714 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|STARTREAD                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.979      ;
; 0.734 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.998      ;
; 0.739 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.004      ;
; 0.740 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.005      ;
; 0.762 ; AD7606_DRIVER:U5|READ1:U3|DATA[10]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_datain_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.019      ;
; 0.763 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.027      ;
; 0.776 ; AD7606_DRIVER:U5|READ1:U3|DATA[13]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_datain_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.006      ; 1.005      ;
; 0.786 ; AD7606_DRIVER:U5|READ1:U3|DATA[11]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_datain_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.043      ;
; 0.791 ; AD7606_DRIVER:U5|READ1:U3|DATA[2]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.005      ; 1.019      ;
; 0.793 ; AD7606_DRIVER:U5|READ1:U3|DATA[0]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.032      ; 1.048      ;
; 0.794 ; AD7606_DRIVER:U5|READ1:U3|DATA[1]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.032      ; 1.049      ;
; 0.801 ; AD7606_DRIVER:U5|REST:U1|CQI[1]     ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.069      ;
; 0.809 ; AD7606_DRIVER:U5|READ1:U3|DATA[3]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.005      ; 1.037      ;
; 0.810 ; AD7606_DRIVER:U5|REST:U1|CQI[1]     ; AD7606_DRIVER:U5|REST:U1|CQI[0]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.078      ;
; 0.856 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; AD7606_DRIVER:U5|READ1:U3|CQI[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.121      ;
; 0.905 ; AD7606_DRIVER:U5|READ1:U3|CNT[2]    ; AD7606_DRIVER:U5|READ1:U3|CNT[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.170      ;
; 0.911 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.644      ; 2.110      ;
; 0.914 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.644      ; 2.113      ;
; 0.921 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.186      ;
; 0.930 ; AD7606_DRIVER:U5|REST:U1|CQI[4]     ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.198      ;
; 0.933 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.198      ;
; 0.934 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.198      ;
; 0.939 ; AD7606_DRIVER:U5|REST:U1|CQI[4]     ; AD7606_DRIVER:U5|REST:U1|CQI[0]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.207      ;
; 0.945 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|FLAG                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.210      ;
; 0.947 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.637      ; 2.139      ;
; 0.948 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.637      ; 2.140      ;
; 0.961 ; AD7606_DRIVER:U5|READ1:U3|CNT[0]    ; AD7606_DRIVER:U5|READ1:U3|CNT[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.226      ;
; 0.980 ; AD7606_DRIVER:U5|REST:U1|CQI[2]     ; AD7606_DRIVER:U5|REST:U1|CQI[3]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.248      ;
; 0.985 ; AD7606_DRIVER:U5|REST:U1|CQI[0]     ; AD7606_DRIVER:U5|REST:U1|CQI[2]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.253      ;
; 0.986 ; AD7606_DRIVER:U5|REST:U1|CQI[3]     ; AD7606_DRIVER:U5|REST:U1|CQI[4]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.254      ;
; 0.987 ; AD7606_DRIVER:U5|REST:U1|CQI[1]     ; AD7606_DRIVER:U5|REST:U1|CQI[2]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.255      ;
; 0.989 ; AD7606_DRIVER:U5|REST:U1|CQI[0]     ; AD7606_DRIVER:U5|REST:U1|CQI[3]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.257      ;
; 0.991 ; AD7606_DRIVER:U5|REST:U1|CQI[1]     ; AD7606_DRIVER:U5|REST:U1|CQI[3]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.259      ;
; 1.001 ; AD7606_DRIVER:U5|READ1:U3|CNT[1]    ; AD7606_DRIVER:U5|READ1:U3|CNT[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.266      ;
; 1.014 ; AD7606_DRIVER:U5|READ1:U3|READFLAG  ; AD7606_DRIVER:U5|READ1:U3|RD1                                                                                ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.279      ;
; 1.015 ; AD7606_DRIVER:U5|REST:U1|CQI[0]     ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.283      ;
; 1.017 ; AD7606_DRIVER:U5|REST:U1|CQI[3]     ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.285      ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'XWE'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.687 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; XWE          ; XWE         ; 0.000        ; 0.077      ; 0.950      ;
; 0.688 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 0.000        ; 0.077      ; 0.951      ;
; 0.706 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; XWE          ; XWE         ; 0.000        ; 0.077      ; 0.969      ;
; 1.006 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 0.000        ; 0.077      ; 1.269      ;
; 1.017 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; XWE          ; XWE         ; 0.000        ; 0.077      ; 1.280      ;
; 1.021 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 0.000        ; 0.077      ; 1.284      ;
; 1.022 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.077      ; 1.285      ;
; 1.190 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.075      ; 1.451      ;
; 1.318 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.075      ; 1.579      ;
; 1.322 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.077      ; 1.585      ;
; 1.377 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.077      ; 1.640      ;
; 1.443 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.075      ; 1.704      ;
; 1.514 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.077      ; 1.777      ;
; 1.524 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.075      ; 1.785      ;
; 1.525 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 1.789      ;
; 1.559 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 1.823      ;
; 1.602 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.075      ; 1.863      ;
; 1.619 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.075      ; 1.880      ;
; 1.640 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.075      ; 1.901      ;
; 1.697 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.514      ; 2.397      ;
; 1.716 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.514      ; 2.416      ;
; 1.731 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 1.997      ;
; 1.735 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.001      ;
; 1.769 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.095      ; 2.050      ;
; 1.769 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.033      ;
; 1.794 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; -0.344     ; 1.636      ;
; 1.803 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.067      ;
; 1.806 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.070      ;
; 1.817 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.514      ; 2.517      ;
; 1.833 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.514      ; 2.533      ;
; 1.843 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.109      ;
; 1.847 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.113      ;
; 1.852 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.116      ;
; 1.857 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.121      ;
; 1.858 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.124      ;
; 1.862 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.128      ;
; 1.877 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.141      ;
; 1.934 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.516      ; 2.636      ;
; 1.958 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.224      ;
; 1.978 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.514      ; 2.678      ;
; 1.988 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.252      ;
; 2.014 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.278      ;
; 2.046 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.516      ; 2.748      ;
; 2.061 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.516      ; 2.763      ;
; 2.070 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.336      ;
; 2.076 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.514      ; 2.776      ;
; 2.082 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.346      ;
; 2.085 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.351      ;
; 2.098 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.362      ;
; 2.133 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.397      ;
; 2.149 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.413      ;
; 2.160 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.426      ;
; 2.174 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.514      ; 2.874      ;
; 2.198 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.462      ;
; 2.202 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.466      ;
; 2.204 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.468      ;
; 2.218 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.482      ;
; 2.250 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.516      ;
; 2.258 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.524      ;
; 2.272 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.538      ;
; 2.287 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.553      ;
; 2.294 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.558      ;
; 2.302 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.566      ;
; 2.319 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.585      ;
; 2.362 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.628      ;
; 2.363 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.627      ;
; 2.370 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.636      ;
; 2.377 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.643      ;
; 2.385 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.651      ;
; 2.392 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.656      ;
; 2.400 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.664      ;
; 2.400 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.664      ;
; 2.431 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.697      ;
; 2.446 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.080      ; 2.712      ;
; 2.461 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.725      ;
; 2.490 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.754      ;
; 2.498 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.762      ;
; 2.559 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.078      ; 2.823      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'XWE'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; XWE   ; Rise       ; XWE                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; XWE   ; Rise       ; U3|WREN_B|datac                      ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|WREN_B|combout                    ;
; 0.368  ; 0.588        ; 0.220          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ;
; 0.368  ; 0.588        ; 0.220          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ;
; 0.368  ; 0.588        ; 0.220          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ;
; 0.368  ; 0.588        ; 0.220          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ;
; 0.368  ; 0.588        ; 0.220          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ;
; 0.368  ; 0.588        ; 0.220          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ;
; 0.368  ; 0.588        ; 0.220          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ;
; 0.368  ; 0.588        ; 0.220          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ;
; 0.369  ; 0.589        ; 0.220          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ;
; 0.369  ; 0.589        ; 0.220          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ;
; 0.369  ; 0.589        ; 0.220          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ;
; 0.369  ; 0.589        ; 0.220          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; XWE   ; Rise       ; XWE~input|o                          ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[0]|clk                ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[10]|clk               ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[11]|clk               ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[1]|clk                ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[2]|clk                ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[3]|clk                ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[4]|clk                ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[5]|clk                ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[6]|clk                ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[7]|clk                ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[8]|clk                ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[9]|clk                ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|WREN_B~clkctrl|inclk[0]           ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|WREN_B~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; XWE   ; Rise       ; XWE~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; XWE   ; Rise       ; XWE~input|i                          ;
; 0.567  ; 0.567        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|WREN_B~clkctrl|inclk[0]           ;
; 0.567  ; 0.567        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|WREN_B~clkctrl|outclk             ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[10]|clk               ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[3]|clk                ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[4]|clk                ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[5]|clk                ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[6]|clk                ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[7]|clk                ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[8]|clk                ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[9]|clk                ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[0]|clk                ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[11]|clk               ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[1]|clk                ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[2]|clk                ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; XWE   ; Rise       ; XWE~input|o                          ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|WREN_B|combout                    ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; XWE   ; Rise       ; U3|WREN_B|datac                      ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'XRD'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; XRD   ; Rise       ; XRD                                  ;
; 0.258  ; 0.258        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[6]|dataa              ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[5]|datac              ;
; 0.270  ; 0.270        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[0]|datac              ;
; 0.270  ; 0.270        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[4]|datac              ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[9]|datac              ;
; 0.273  ; 0.273        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ;
; 0.273  ; 0.273        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|WREN_A~clkctrl|inclk[0]           ;
; 0.273  ; 0.273        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|WREN_A~clkctrl|outclk             ;
; 0.274  ; 0.274        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ;
; 0.274  ; 0.274        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[10]|datad             ;
; 0.274  ; 0.274        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[11]|datad             ;
; 0.275  ; 0.275        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[2]|datad              ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[3]|datad              ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[1]|datad              ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[8]|datad              ;
; 0.283  ; 0.283        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ;
; 0.285  ; 0.285        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[7]|datad              ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ;
; 0.307  ; 0.307        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ;
; 0.307  ; 0.307        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|WREN_A|datad                      ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|WREN_A|combout                    ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; XRD~input|o                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; XRD~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; XRD~input|i                          ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; XRD~input|o                          ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|WREN_A|combout                    ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|WREN_A|datad                      ;
; 0.684  ; 0.684        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ;
; 0.690  ; 0.690        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ;
; 0.690  ; 0.690        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ;
; 0.691  ; 0.691        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ;
; 0.694  ; 0.694        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ;
; 0.694  ; 0.694        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ;
; 0.707  ; 0.707        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ;
; 0.711  ; 0.711        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[7]|datad              ;
; 0.717  ; 0.717        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[1]|datad              ;
; 0.717  ; 0.717        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[8]|datad              ;
; 0.718  ; 0.718        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[2]|datad              ;
; 0.718  ; 0.718        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[3]|datad              ;
; 0.720  ; 0.720        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ;
; 0.721  ; 0.721        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ;
; 0.721  ; 0.721        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[10]|datad             ;
; 0.721  ; 0.721        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[11]|datad             ;
; 0.722  ; 0.722        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ;
; 0.722  ; 0.722        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ;
; 0.723  ; 0.723        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|WREN_A~clkctrl|inclk[0]           ;
; 0.723  ; 0.723        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|WREN_A~clkctrl|outclk             ;
; 0.725  ; 0.725        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[9]|datac              ;
; 0.726  ; 0.726        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[4]|datac              ;
; 0.726  ; 0.726        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[5]|datac              ;
; 0.727  ; 0.727        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[0]|datac              ;
; 0.737  ; 0.737        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[6]|dataa              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]       ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[6]|dataa              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[5]|datac              ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[0]|datac              ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[4]|datac              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[9]|datac              ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A~clkctrl|inclk[0]           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A~clkctrl|outclk             ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[10]|datad             ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[11]|datad             ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[2]|datad              ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[3]|datad              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[1]|datad              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[8]|datad              ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[7]|datad              ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]       ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ;
; 0.347  ; 0.567        ; 0.220          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN~clkctrl|inclk[0]         ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN~clkctrl|outclk           ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[10]|clk                    ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[11]|clk                    ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[3]|clk                     ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[4]|clk                     ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[5]|clk                     ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[6]|clk                     ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[7]|clk                     ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[8]|clk                     ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[9]|clk                     ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A|datac                      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN|q                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN|q                        ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A|combout                    ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A|datac                      ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[10]|clk                    ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[11]|clk                    ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[3]|clk                     ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[4]|clk                     ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[5]|clk                     ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[6]|clk                     ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[7]|clk                     ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[8]|clk                     ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[9]|clk                     ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN~clkctrl|inclk[0]         ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN~clkctrl|outclk           ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ;
; 0.646  ; 0.646        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[7]|datad              ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[1]|datad              ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[8]|datad              ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[2]|datad              ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[3]|datad              ;
; 0.659  ; 0.659        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ;
; 0.660  ; 0.660        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[10]|datad             ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[11]|datad             ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                        ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; 6.368 ; 6.588        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[4]                                                                             ;
; 6.371 ; 6.591        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[14]                                                                            ;
; 6.371 ; 6.591        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[8]                                                                             ;
; 6.371 ; 6.591        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[9]                                                                             ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|CONVENT:U2|CONVENT1                                                                          ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]                                                                            ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]                                                                            ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]                                                                            ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]                                                                            ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]                                                                            ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]                                                                            ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[2]                                                                            ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[3]                                                                            ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CNT[0]                                                                              ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CNT[1]                                                                              ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CNT[2]                                                                              ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CNT[3]                                                                              ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CQI[0]                                                                              ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CQI[1]                                                                              ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CQI[2]                                                                              ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CQI[3]                                                                              ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[2]                                                                             ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[3]                                                                             ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[5]                                                                             ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|FLAG                                                                                ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|RD1                                                                                 ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|READFLAG                                                                            ;
; 6.372 ; 6.592        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|STARTREAD                                                                           ;
; 6.373 ; 6.593        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                                                                                ;
; 6.373 ; 6.593        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|REST:U1|CQI[0]                                                                               ;
; 6.373 ; 6.593        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|REST:U1|CQI[1]                                                                               ;
; 6.373 ; 6.593        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|REST:U1|CQI[2]                                                                               ;
; 6.373 ; 6.593        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|REST:U1|CQI[3]                                                                               ;
; 6.373 ; 6.593        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|REST:U1|CQI[4]                                                                               ;
; 6.373 ; 6.593        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                                ;
; 6.374 ; 6.594        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[12]                                                                            ;
; 6.374 ; 6.594        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[13]                                                                            ;
; 6.380 ; 6.600        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[0]                                                                             ;
; 6.380 ; 6.600        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[1]                                                                             ;
; 6.381 ; 6.601        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[10]                                                                            ;
; 6.381 ; 6.601        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[11]                                                                            ;
; 6.381 ; 6.601        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[15]                                                                            ;
; 6.381 ; 6.601        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[6]                                                                             ;
; 6.381 ; 6.601        ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[7]                                                                             ;
; 6.412 ; 6.647        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[2]                           ;
; 6.412 ; 6.647        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[3]                           ;
; 6.412 ; 6.647        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[2]                           ;
; 6.412 ; 6.647        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[3]                           ;
; 6.412 ; 6.647        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 6.413 ; 6.648        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[0]                           ;
; 6.413 ; 6.648        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[14]                          ;
; 6.413 ; 6.648        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[15]                          ;
; 6.413 ; 6.648        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[1]                           ;
; 6.413 ; 6.648        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[8]                           ;
; 6.413 ; 6.648        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[9]                           ;
; 6.413 ; 6.648        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[0]                           ;
; 6.413 ; 6.648        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[14]                          ;
; 6.413 ; 6.648        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[15]                          ;
; 6.413 ; 6.648        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[1]                           ;
; 6.413 ; 6.648        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[8]                           ;
; 6.413 ; 6.648        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[9]                           ;
; 6.413 ; 6.648        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 6.413 ; 6.648        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_datain_reg0  ;
; 6.413 ; 6.648        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_datain_reg0   ;
; 6.413 ; 6.648        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_datain_reg0   ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[10]                          ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[11]                          ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[12]                          ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[13]                          ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[4]                           ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[5]                           ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[10]                          ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[11]                          ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[12]                          ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[13]                          ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[4]                           ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[5]                           ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_datain_reg0  ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_re_reg        ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_we_reg        ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 6.414 ; 6.649        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_datain_reg0   ;
; 6.415 ; 6.650        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[6]                           ;
; 6.415 ; 6.650        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[7]                           ;
; 6.415 ; 6.650        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[6]                           ;
; 6.415 ; 6.650        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[7]                           ;
; 6.415 ; 6.650        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 6.415 ; 6.650        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_re_reg        ;
; 6.415 ; 6.650        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_we_reg        ;
; 6.415 ; 6.650        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_datain_reg0  ;
; 6.415 ; 6.650        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_datain_reg0  ;
; 6.415 ; 6.650        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ;
; 6.415 ; 6.650        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_re_reg       ;
; 6.415 ; 6.650        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_we_reg       ;
; 6.415 ; 6.650        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 6.415 ; 6.650        ; 0.235          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_re_reg        ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'CLK_30M'                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; 16.557 ; 16.557       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; CLK_30M~input|o                                          ;
; 16.560 ; 16.560       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 16.560 ; 16.560       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1]           ;
; 16.560 ; 16.560       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.582 ; 16.582       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 16.666 ; 16.666       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; CLK_30M~input|i                                          ;
; 16.667 ; 16.667       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; CLK_30M~input|i                                          ;
; 16.750 ; 16.750       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 16.770 ; 16.770       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 16.770 ; 16.770       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1]           ;
; 16.770 ; 16.770       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.776 ; 16.776       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; CLK_30M~input|o                                          ;
; 29.333 ; 33.333       ; 4.000          ; Port Rate        ; CLK_30M ; Rise       ; CLK_30M                                                  ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; BUSY        ; CLK_30M    ; 5.202 ; 5.576 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; INDATA[*]   ; CLK_30M    ; 5.632 ; 6.063 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[0]  ; CLK_30M    ; 4.786 ; 5.204 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[1]  ; CLK_30M    ; 4.534 ; 4.920 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[2]  ; CLK_30M    ; 4.847 ; 5.278 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[3]  ; CLK_30M    ; 4.721 ; 5.151 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[4]  ; CLK_30M    ; 4.419 ; 4.803 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[5]  ; CLK_30M    ; 5.632 ; 6.063 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[6]  ; CLK_30M    ; 4.633 ; 5.057 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[7]  ; CLK_30M    ; 4.809 ; 5.235 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[8]  ; CLK_30M    ; 5.444 ; 5.913 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[9]  ; CLK_30M    ; 4.921 ; 5.361 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[10] ; CLK_30M    ; 4.805 ; 5.236 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[11] ; CLK_30M    ; 4.446 ; 4.832 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[12] ; CLK_30M    ; 4.640 ; 5.070 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[13] ; CLK_30M    ; 4.502 ; 4.949 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[14] ; CLK_30M    ; 5.163 ; 5.579 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[15] ; CLK_30M    ; 4.988 ; 5.452 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XA[*]       ; CLK_30M    ; 6.849 ; 7.305 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[0]      ; CLK_30M    ; 6.843 ; 7.284 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[1]      ; CLK_30M    ; 5.971 ; 6.416 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[2]      ; CLK_30M    ; 6.303 ; 6.720 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[3]      ; CLK_30M    ; 6.389 ; 6.807 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[4]      ; CLK_30M    ; 6.732 ; 7.160 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[5]      ; CLK_30M    ; 6.654 ; 7.108 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[6]      ; CLK_30M    ; 5.832 ; 6.291 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[7]      ; CLK_30M    ; 5.967 ; 6.447 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[8]      ; CLK_30M    ; 6.849 ; 7.305 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[9]      ; CLK_30M    ; 6.690 ; 7.208 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[10]     ; CLK_30M    ; 5.863 ; 6.263 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[11]     ; CLK_30M    ; 6.501 ; 6.934 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]       ; CLK_30M    ; 5.655 ; 6.031 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]      ; CLK_30M    ; 5.419 ; 5.803 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]      ; CLK_30M    ; 5.443 ; 5.895 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]      ; CLK_30M    ; 5.477 ; 5.932 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]      ; CLK_30M    ; 5.025 ; 5.464 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]      ; CLK_30M    ; 5.287 ; 5.769 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]      ; CLK_30M    ; 5.655 ; 6.031 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]      ; CLK_30M    ; 5.048 ; 5.484 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]      ; CLK_30M    ; 5.426 ; 5.870 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]      ; CLK_30M    ; 5.085 ; 5.547 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]      ; CLK_30M    ; 4.959 ; 5.384 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]     ; CLK_30M    ; 5.375 ; 5.832 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]     ; CLK_30M    ; 5.209 ; 5.606 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]     ; CLK_30M    ; 5.195 ; 5.607 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]     ; CLK_30M    ; 5.446 ; 5.888 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]     ; CLK_30M    ; 5.361 ; 5.791 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]     ; CLK_30M    ; 5.294 ; 5.697 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XRD         ; CLK_30M    ; 4.039 ; 4.184 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XWE         ; CLK_30M    ; 4.184 ; 4.290 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XZCS_7      ; CLK_30M    ; 5.966 ; 5.886 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; BUSY        ; CLK_30M    ; -4.336 ; -4.713 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; INDATA[*]   ; CLK_30M    ; -3.571 ; -3.929 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[0]  ; CLK_30M    ; -3.922 ; -4.314 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[1]  ; CLK_30M    ; -3.681 ; -4.043 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[2]  ; CLK_30M    ; -3.978 ; -4.382 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[3]  ; CLK_30M    ; -3.852 ; -4.261 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[4]  ; CLK_30M    ; -3.571 ; -3.929 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[5]  ; CLK_30M    ; -4.776 ; -5.197 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[6]  ; CLK_30M    ; -3.782 ; -4.196 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[7]  ; CLK_30M    ; -3.936 ; -4.341 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[8]  ; CLK_30M    ; -4.595 ; -5.052 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[9]  ; CLK_30M    ; -4.080 ; -4.498 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[10] ; CLK_30M    ; -3.933 ; -4.342 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[11] ; CLK_30M    ; -3.593 ; -3.955 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[12] ; CLK_30M    ; -3.773 ; -4.181 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[13] ; CLK_30M    ; -3.641 ; -4.066 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[14] ; CLK_30M    ; -4.311 ; -4.706 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[15] ; CLK_30M    ; -4.122 ; -4.575 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XA[*]       ; CLK_30M    ; -4.287 ; -4.684 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[0]      ; CLK_30M    ; -4.734 ; -5.183 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[1]      ; CLK_30M    ; -4.382 ; -4.821 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[2]      ; CLK_30M    ; -4.698 ; -5.112 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[3]      ; CLK_30M    ; -4.950 ; -5.329 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[4]      ; CLK_30M    ; -4.932 ; -5.309 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[5]      ; CLK_30M    ; -4.956 ; -5.413 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[6]      ; CLK_30M    ; -4.287 ; -4.758 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[7]      ; CLK_30M    ; -4.364 ; -4.820 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[8]      ; CLK_30M    ; -4.964 ; -5.412 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[9]      ; CLK_30M    ; -5.114 ; -5.609 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[10]     ; CLK_30M    ; -4.296 ; -4.684 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[11]     ; CLK_30M    ; -4.619 ; -5.072 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]       ; CLK_30M    ; -4.105 ; -4.506 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]      ; CLK_30M    ; -4.564 ; -4.939 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]      ; CLK_30M    ; -4.585 ; -5.019 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]      ; CLK_30M    ; -4.601 ; -5.040 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]      ; CLK_30M    ; -4.167 ; -4.587 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]      ; CLK_30M    ; -4.424 ; -4.881 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]      ; CLK_30M    ; -4.774 ; -5.127 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]      ; CLK_30M    ; -4.195 ; -4.606 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]      ; CLK_30M    ; -4.555 ; -4.977 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]      ; CLK_30M    ; -4.228 ; -4.665 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]      ; CLK_30M    ; -4.105 ; -4.506 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]     ; CLK_30M    ; -4.503 ; -4.934 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]     ; CLK_30M    ; -4.348 ; -4.723 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]     ; CLK_30M    ; -4.346 ; -4.749 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]     ; CLK_30M    ; -4.588 ; -5.012 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]     ; CLK_30M    ; -4.507 ; -4.920 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]     ; CLK_30M    ; -4.442 ; -4.829 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XRD         ; CLK_30M    ; -2.036 ; -2.188 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XWE         ; CLK_30M    ; -1.807 ; -1.910 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XZCS_7      ; CLK_30M    ; -3.599 ; -3.504 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; CONVENT4      ; CLK_30M    ; 6.136 ; 6.078 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CS            ; CLK_30M    ; 6.320 ; 6.295 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RAMB_OUT[*]   ; CLK_30M    ; 7.871 ; 8.100 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[0]  ; CLK_30M    ; 5.609 ; 5.545 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[1]  ; CLK_30M    ; 5.406 ; 5.350 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[2]  ; CLK_30M    ; 6.442 ; 6.260 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[3]  ; CLK_30M    ; 5.871 ; 5.863 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[4]  ; CLK_30M    ; 6.508 ; 6.320 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[5]  ; CLK_30M    ; 7.871 ; 8.100 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[6]  ; CLK_30M    ; 6.069 ; 6.144 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[7]  ; CLK_30M    ; 6.035 ; 5.968 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[8]  ; CLK_30M    ; 6.699 ; 6.646 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[9]  ; CLK_30M    ; 7.095 ; 7.027 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[10] ; CLK_30M    ; 6.225 ; 6.143 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[11] ; CLK_30M    ; 6.484 ; 6.384 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[12] ; CLK_30M    ; 7.865 ; 8.020 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[13] ; CLK_30M    ; 6.769 ; 6.581 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[14] ; CLK_30M    ; 6.006 ; 5.968 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[15] ; CLK_30M    ; 5.191 ; 5.173 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RD            ; CLK_30M    ; 6.320 ; 6.295 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RESTOUT       ; CLK_30M    ; 4.079 ; 4.041 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]         ; CLK_30M    ; 7.452 ; 7.473 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]        ; CLK_30M    ; 5.355 ; 5.368 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]        ; CLK_30M    ; 6.461 ; 6.375 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]        ; CLK_30M    ; 6.278 ; 6.245 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]        ; CLK_30M    ; 5.857 ; 5.780 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]        ; CLK_30M    ; 6.256 ; 6.153 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]        ; CLK_30M    ; 6.052 ; 5.934 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]        ; CLK_30M    ; 5.783 ; 5.695 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]        ; CLK_30M    ; 6.894 ; 7.002 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]        ; CLK_30M    ; 5.978 ; 5.916 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]        ; CLK_30M    ; 5.511 ; 5.430 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]       ; CLK_30M    ; 5.723 ; 5.625 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]       ; CLK_30M    ; 5.765 ; 5.670 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]       ; CLK_30M    ; 5.814 ; 5.761 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]       ; CLK_30M    ; 6.310 ; 6.193 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]       ; CLK_30M    ; 5.685 ; 5.610 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]       ; CLK_30M    ; 7.452 ; 7.473 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CLK_DAC       ; CLK_30M    ; 0.818 ;       ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; CLK_DAC       ; CLK_30M    ;       ; 0.805 ; Fall       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; CONVENT4      ; CLK_30M    ; 5.454 ; 5.398 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CS            ; CLK_30M    ; 5.630 ; 5.607 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RAMB_OUT[*]   ; CLK_30M    ; 4.570 ; 4.552 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[0]  ; CLK_30M    ; 4.971 ; 4.908 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[1]  ; CLK_30M    ; 4.776 ; 4.721 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[2]  ; CLK_30M    ; 5.771 ; 5.595 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[3]  ; CLK_30M    ; 5.224 ; 5.215 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[4]  ; CLK_30M    ; 5.835 ; 5.655 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[5]  ; CLK_30M    ; 7.200 ; 7.424 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[6]  ; CLK_30M    ; 5.414 ; 5.484 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[7]  ; CLK_30M    ; 5.382 ; 5.316 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[8]  ; CLK_30M    ; 6.020 ; 5.968 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[9]  ; CLK_30M    ; 6.400 ; 6.333 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[10] ; CLK_30M    ; 5.564 ; 5.484 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[11] ; CLK_30M    ; 5.813 ; 5.715 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[12] ; CLK_30M    ; 7.187 ; 7.340 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[13] ; CLK_30M    ; 6.085 ; 5.904 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[14] ; CLK_30M    ; 5.354 ; 5.316 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[15] ; CLK_30M    ; 4.570 ; 4.552 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RD            ; CLK_30M    ; 5.630 ; 5.607 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RESTOUT       ; CLK_30M    ; 3.481 ; 3.443 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]         ; CLK_30M    ; 4.730 ; 4.740 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]        ; CLK_30M    ; 4.730 ; 4.740 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]        ; CLK_30M    ; 5.791 ; 5.707 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]        ; CLK_30M    ; 5.616 ; 5.583 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]        ; CLK_30M    ; 5.211 ; 5.135 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]        ; CLK_30M    ; 5.596 ; 5.495 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]        ; CLK_30M    ; 5.399 ; 5.284 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]        ; CLK_30M    ; 5.140 ; 5.054 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]        ; CLK_30M    ; 6.261 ; 6.367 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]        ; CLK_30M    ; 5.328 ; 5.267 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]        ; CLK_30M    ; 4.880 ; 4.800 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]       ; CLK_30M    ; 5.083 ; 4.986 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]       ; CLK_30M    ; 5.123 ; 5.031 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]       ; CLK_30M    ; 5.170 ; 5.118 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]       ; CLK_30M    ; 5.647 ; 5.533 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]       ; CLK_30M    ; 5.045 ; 4.972 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]       ; CLK_30M    ; 6.797 ; 6.820 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CLK_DAC       ; CLK_30M    ; 0.363 ;       ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; CLK_DAC       ; CLK_30M    ;       ; 0.349 ; Fall       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; XD[*]     ; XRD        ; 8.696  ; 8.598  ; Rise       ; XRD             ;
;  XD[0]    ; XRD        ; 9.406  ; 9.308  ; Rise       ; XRD             ;
;  XD[1]    ; XRD        ; 9.442  ; 9.344  ; Rise       ; XRD             ;
;  XD[2]    ; XRD        ; 9.410  ; 9.312  ; Rise       ; XRD             ;
;  XD[3]    ; XRD        ; 8.696  ; 8.598  ; Rise       ; XRD             ;
;  XD[4]    ; XRD        ; 9.389  ; 9.291  ; Rise       ; XRD             ;
;  XD[5]    ; XRD        ; 8.913  ; 8.815  ; Rise       ; XRD             ;
;  XD[6]    ; XRD        ; 8.913  ; 8.815  ; Rise       ; XRD             ;
;  XD[7]    ; XRD        ; 10.758 ; 10.774 ; Rise       ; XRD             ;
;  XD[8]    ; XRD        ; 9.389  ; 9.291  ; Rise       ; XRD             ;
;  XD[9]    ; XRD        ; 8.913  ; 8.815  ; Rise       ; XRD             ;
;  XD[10]   ; XRD        ; 9.410  ; 9.312  ; Rise       ; XRD             ;
;  XD[11]   ; XRD        ; 9.406  ; 9.308  ; Rise       ; XRD             ;
;  XD[12]   ; XRD        ; 9.406  ; 9.308  ; Rise       ; XRD             ;
;  XD[13]   ; XRD        ; 9.442  ; 9.344  ; Rise       ; XRD             ;
;  XD[14]   ; XRD        ; 8.913  ; 8.815  ; Rise       ; XRD             ;
;  XD[15]   ; XRD        ; 10.582 ; 10.598 ; Rise       ; XRD             ;
; XD[*]     ; XRD        ; 8.696  ; 8.598  ; Fall       ; XRD             ;
;  XD[0]    ; XRD        ; 9.406  ; 9.308  ; Fall       ; XRD             ;
;  XD[1]    ; XRD        ; 9.442  ; 9.344  ; Fall       ; XRD             ;
;  XD[2]    ; XRD        ; 9.410  ; 9.312  ; Fall       ; XRD             ;
;  XD[3]    ; XRD        ; 8.696  ; 8.598  ; Fall       ; XRD             ;
;  XD[4]    ; XRD        ; 9.389  ; 9.291  ; Fall       ; XRD             ;
;  XD[5]    ; XRD        ; 8.913  ; 8.815  ; Fall       ; XRD             ;
;  XD[6]    ; XRD        ; 8.913  ; 8.815  ; Fall       ; XRD             ;
;  XD[7]    ; XRD        ; 10.758 ; 10.774 ; Fall       ; XRD             ;
;  XD[8]    ; XRD        ; 9.389  ; 9.291  ; Fall       ; XRD             ;
;  XD[9]    ; XRD        ; 8.913  ; 8.815  ; Fall       ; XRD             ;
;  XD[10]   ; XRD        ; 9.410  ; 9.312  ; Fall       ; XRD             ;
;  XD[11]   ; XRD        ; 9.406  ; 9.308  ; Fall       ; XRD             ;
;  XD[12]   ; XRD        ; 9.406  ; 9.308  ; Fall       ; XRD             ;
;  XD[13]   ; XRD        ; 9.442  ; 9.344  ; Fall       ; XRD             ;
;  XD[14]   ; XRD        ; 8.913  ; 8.815  ; Fall       ; XRD             ;
;  XD[15]   ; XRD        ; 10.582 ; 10.598 ; Fall       ; XRD             ;
; XD[*]     ; XWE        ; 7.508  ; 7.410  ; Rise       ; XWE             ;
;  XD[0]    ; XWE        ; 8.218  ; 8.120  ; Rise       ; XWE             ;
;  XD[1]    ; XWE        ; 8.254  ; 8.156  ; Rise       ; XWE             ;
;  XD[2]    ; XWE        ; 8.222  ; 8.124  ; Rise       ; XWE             ;
;  XD[3]    ; XWE        ; 7.508  ; 7.410  ; Rise       ; XWE             ;
;  XD[4]    ; XWE        ; 8.201  ; 8.103  ; Rise       ; XWE             ;
;  XD[5]    ; XWE        ; 7.725  ; 7.627  ; Rise       ; XWE             ;
;  XD[6]    ; XWE        ; 7.725  ; 7.627  ; Rise       ; XWE             ;
;  XD[7]    ; XWE        ; 9.570  ; 9.586  ; Rise       ; XWE             ;
;  XD[8]    ; XWE        ; 8.201  ; 8.103  ; Rise       ; XWE             ;
;  XD[9]    ; XWE        ; 7.725  ; 7.627  ; Rise       ; XWE             ;
;  XD[10]   ; XWE        ; 8.222  ; 8.124  ; Rise       ; XWE             ;
;  XD[11]   ; XWE        ; 8.218  ; 8.120  ; Rise       ; XWE             ;
;  XD[12]   ; XWE        ; 8.218  ; 8.120  ; Rise       ; XWE             ;
;  XD[13]   ; XWE        ; 8.254  ; 8.156  ; Rise       ; XWE             ;
;  XD[14]   ; XWE        ; 7.725  ; 7.627  ; Rise       ; XWE             ;
;  XD[15]   ; XWE        ; 9.394  ; 9.410  ; Rise       ; XWE             ;
; XD[*]     ; XWE        ; 7.508  ; 7.410  ; Fall       ; XWE             ;
;  XD[0]    ; XWE        ; 8.218  ; 8.120  ; Fall       ; XWE             ;
;  XD[1]    ; XWE        ; 8.254  ; 8.156  ; Fall       ; XWE             ;
;  XD[2]    ; XWE        ; 8.222  ; 8.124  ; Fall       ; XWE             ;
;  XD[3]    ; XWE        ; 7.508  ; 7.410  ; Fall       ; XWE             ;
;  XD[4]    ; XWE        ; 8.201  ; 8.103  ; Fall       ; XWE             ;
;  XD[5]    ; XWE        ; 7.725  ; 7.627  ; Fall       ; XWE             ;
;  XD[6]    ; XWE        ; 7.725  ; 7.627  ; Fall       ; XWE             ;
;  XD[7]    ; XWE        ; 9.570  ; 9.586  ; Fall       ; XWE             ;
;  XD[8]    ; XWE        ; 8.201  ; 8.103  ; Fall       ; XWE             ;
;  XD[9]    ; XWE        ; 7.725  ; 7.627  ; Fall       ; XWE             ;
;  XD[10]   ; XWE        ; 8.222  ; 8.124  ; Fall       ; XWE             ;
;  XD[11]   ; XWE        ; 8.218  ; 8.120  ; Fall       ; XWE             ;
;  XD[12]   ; XWE        ; 8.218  ; 8.120  ; Fall       ; XWE             ;
;  XD[13]   ; XWE        ; 8.254  ; 8.156  ; Fall       ; XWE             ;
;  XD[14]   ; XWE        ; 7.725  ; 7.627  ; Fall       ; XWE             ;
;  XD[15]   ; XWE        ; 9.394  ; 9.410  ; Fall       ; XWE             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; XD[*]     ; XRD        ; 8.338  ; 8.240  ; Rise       ; XRD             ;
;  XD[0]    ; XRD        ; 9.020  ; 8.922  ; Rise       ; XRD             ;
;  XD[1]    ; XRD        ; 9.055  ; 8.957  ; Rise       ; XRD             ;
;  XD[2]    ; XRD        ; 9.024  ; 8.926  ; Rise       ; XRD             ;
;  XD[3]    ; XRD        ; 8.338  ; 8.240  ; Rise       ; XRD             ;
;  XD[4]    ; XRD        ; 9.004  ; 8.906  ; Rise       ; XRD             ;
;  XD[5]    ; XRD        ; 8.547  ; 8.449  ; Rise       ; XRD             ;
;  XD[6]    ; XRD        ; 8.547  ; 8.449  ; Rise       ; XRD             ;
;  XD[7]    ; XRD        ; 10.374 ; 10.390 ; Rise       ; XRD             ;
;  XD[8]    ; XRD        ; 9.004  ; 8.906  ; Rise       ; XRD             ;
;  XD[9]    ; XRD        ; 8.547  ; 8.449  ; Rise       ; XRD             ;
;  XD[10]   ; XRD        ; 9.024  ; 8.926  ; Rise       ; XRD             ;
;  XD[11]   ; XRD        ; 9.020  ; 8.922  ; Rise       ; XRD             ;
;  XD[12]   ; XRD        ; 9.020  ; 8.922  ; Rise       ; XRD             ;
;  XD[13]   ; XRD        ; 9.055  ; 8.957  ; Rise       ; XRD             ;
;  XD[14]   ; XRD        ; 8.547  ; 8.449  ; Rise       ; XRD             ;
;  XD[15]   ; XRD        ; 10.205 ; 10.221 ; Rise       ; XRD             ;
; XD[*]     ; XRD        ; 8.338  ; 8.240  ; Fall       ; XRD             ;
;  XD[0]    ; XRD        ; 9.020  ; 8.922  ; Fall       ; XRD             ;
;  XD[1]    ; XRD        ; 9.055  ; 8.957  ; Fall       ; XRD             ;
;  XD[2]    ; XRD        ; 9.024  ; 8.926  ; Fall       ; XRD             ;
;  XD[3]    ; XRD        ; 8.338  ; 8.240  ; Fall       ; XRD             ;
;  XD[4]    ; XRD        ; 9.004  ; 8.906  ; Fall       ; XRD             ;
;  XD[5]    ; XRD        ; 8.547  ; 8.449  ; Fall       ; XRD             ;
;  XD[6]    ; XRD        ; 8.547  ; 8.449  ; Fall       ; XRD             ;
;  XD[7]    ; XRD        ; 10.374 ; 10.390 ; Fall       ; XRD             ;
;  XD[8]    ; XRD        ; 9.004  ; 8.906  ; Fall       ; XRD             ;
;  XD[9]    ; XRD        ; 8.547  ; 8.449  ; Fall       ; XRD             ;
;  XD[10]   ; XRD        ; 9.024  ; 8.926  ; Fall       ; XRD             ;
;  XD[11]   ; XRD        ; 9.020  ; 8.922  ; Fall       ; XRD             ;
;  XD[12]   ; XRD        ; 9.020  ; 8.922  ; Fall       ; XRD             ;
;  XD[13]   ; XRD        ; 9.055  ; 8.957  ; Fall       ; XRD             ;
;  XD[14]   ; XRD        ; 8.547  ; 8.449  ; Fall       ; XRD             ;
;  XD[15]   ; XRD        ; 10.205 ; 10.221 ; Fall       ; XRD             ;
; XD[*]     ; XWE        ; 7.229  ; 7.131  ; Rise       ; XWE             ;
;  XD[0]    ; XWE        ; 7.911  ; 7.813  ; Rise       ; XWE             ;
;  XD[1]    ; XWE        ; 7.946  ; 7.848  ; Rise       ; XWE             ;
;  XD[2]    ; XWE        ; 7.915  ; 7.817  ; Rise       ; XWE             ;
;  XD[3]    ; XWE        ; 7.229  ; 7.131  ; Rise       ; XWE             ;
;  XD[4]    ; XWE        ; 7.895  ; 7.797  ; Rise       ; XWE             ;
;  XD[5]    ; XWE        ; 7.438  ; 7.340  ; Rise       ; XWE             ;
;  XD[6]    ; XWE        ; 7.438  ; 7.340  ; Rise       ; XWE             ;
;  XD[7]    ; XWE        ; 9.265  ; 9.281  ; Rise       ; XWE             ;
;  XD[8]    ; XWE        ; 7.895  ; 7.797  ; Rise       ; XWE             ;
;  XD[9]    ; XWE        ; 7.438  ; 7.340  ; Rise       ; XWE             ;
;  XD[10]   ; XWE        ; 7.915  ; 7.817  ; Rise       ; XWE             ;
;  XD[11]   ; XWE        ; 7.911  ; 7.813  ; Rise       ; XWE             ;
;  XD[12]   ; XWE        ; 7.911  ; 7.813  ; Rise       ; XWE             ;
;  XD[13]   ; XWE        ; 7.946  ; 7.848  ; Rise       ; XWE             ;
;  XD[14]   ; XWE        ; 7.438  ; 7.340  ; Rise       ; XWE             ;
;  XD[15]   ; XWE        ; 9.096  ; 9.112  ; Rise       ; XWE             ;
; XD[*]     ; XWE        ; 7.229  ; 7.131  ; Fall       ; XWE             ;
;  XD[0]    ; XWE        ; 7.911  ; 7.813  ; Fall       ; XWE             ;
;  XD[1]    ; XWE        ; 7.946  ; 7.848  ; Fall       ; XWE             ;
;  XD[2]    ; XWE        ; 7.915  ; 7.817  ; Fall       ; XWE             ;
;  XD[3]    ; XWE        ; 7.229  ; 7.131  ; Fall       ; XWE             ;
;  XD[4]    ; XWE        ; 7.895  ; 7.797  ; Fall       ; XWE             ;
;  XD[5]    ; XWE        ; 7.438  ; 7.340  ; Fall       ; XWE             ;
;  XD[6]    ; XWE        ; 7.438  ; 7.340  ; Fall       ; XWE             ;
;  XD[7]    ; XWE        ; 9.265  ; 9.281  ; Fall       ; XWE             ;
;  XD[8]    ; XWE        ; 7.895  ; 7.797  ; Fall       ; XWE             ;
;  XD[9]    ; XWE        ; 7.438  ; 7.340  ; Fall       ; XWE             ;
;  XD[10]   ; XWE        ; 7.915  ; 7.817  ; Fall       ; XWE             ;
;  XD[11]   ; XWE        ; 7.911  ; 7.813  ; Fall       ; XWE             ;
;  XD[12]   ; XWE        ; 7.911  ; 7.813  ; Fall       ; XWE             ;
;  XD[13]   ; XWE        ; 7.946  ; 7.848  ; Fall       ; XWE             ;
;  XD[14]   ; XWE        ; 7.438  ; 7.340  ; Fall       ; XWE             ;
;  XD[15]   ; XWE        ; 9.096  ; 9.112  ; Fall       ; XWE             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; XD[*]     ; XRD        ; 8.163     ; 8.261     ; Rise       ; XRD             ;
;  XD[0]    ; XRD        ; 8.821     ; 8.919     ; Rise       ; XRD             ;
;  XD[1]    ; XRD        ; 8.855     ; 8.953     ; Rise       ; XRD             ;
;  XD[2]    ; XRD        ; 8.826     ; 8.924     ; Rise       ; XRD             ;
;  XD[3]    ; XRD        ; 8.163     ; 8.261     ; Rise       ; XRD             ;
;  XD[4]    ; XRD        ; 8.903     ; 9.001     ; Rise       ; XRD             ;
;  XD[5]    ; XRD        ; 8.364     ; 8.462     ; Rise       ; XRD             ;
;  XD[6]    ; XRD        ; 8.364     ; 8.462     ; Rise       ; XRD             ;
;  XD[7]    ; XRD        ; 10.383    ; 10.367    ; Rise       ; XRD             ;
;  XD[8]    ; XRD        ; 8.903     ; 9.001     ; Rise       ; XRD             ;
;  XD[9]    ; XRD        ; 8.364     ; 8.462     ; Rise       ; XRD             ;
;  XD[10]   ; XRD        ; 8.826     ; 8.924     ; Rise       ; XRD             ;
;  XD[11]   ; XRD        ; 8.821     ; 8.919     ; Rise       ; XRD             ;
;  XD[12]   ; XRD        ; 8.821     ; 8.919     ; Rise       ; XRD             ;
;  XD[13]   ; XRD        ; 8.855     ; 8.953     ; Rise       ; XRD             ;
;  XD[14]   ; XRD        ; 8.364     ; 8.462     ; Rise       ; XRD             ;
;  XD[15]   ; XRD        ; 10.126    ; 10.110    ; Rise       ; XRD             ;
; XD[*]     ; XRD        ; 8.163     ; 8.261     ; Fall       ; XRD             ;
;  XD[0]    ; XRD        ; 8.821     ; 8.919     ; Fall       ; XRD             ;
;  XD[1]    ; XRD        ; 8.855     ; 8.953     ; Fall       ; XRD             ;
;  XD[2]    ; XRD        ; 8.826     ; 8.924     ; Fall       ; XRD             ;
;  XD[3]    ; XRD        ; 8.163     ; 8.261     ; Fall       ; XRD             ;
;  XD[4]    ; XRD        ; 8.903     ; 9.001     ; Fall       ; XRD             ;
;  XD[5]    ; XRD        ; 8.364     ; 8.462     ; Fall       ; XRD             ;
;  XD[6]    ; XRD        ; 8.364     ; 8.462     ; Fall       ; XRD             ;
;  XD[7]    ; XRD        ; 10.383    ; 10.367    ; Fall       ; XRD             ;
;  XD[8]    ; XRD        ; 8.903     ; 9.001     ; Fall       ; XRD             ;
;  XD[9]    ; XRD        ; 8.364     ; 8.462     ; Fall       ; XRD             ;
;  XD[10]   ; XRD        ; 8.826     ; 8.924     ; Fall       ; XRD             ;
;  XD[11]   ; XRD        ; 8.821     ; 8.919     ; Fall       ; XRD             ;
;  XD[12]   ; XRD        ; 8.821     ; 8.919     ; Fall       ; XRD             ;
;  XD[13]   ; XRD        ; 8.855     ; 8.953     ; Fall       ; XRD             ;
;  XD[14]   ; XRD        ; 8.364     ; 8.462     ; Fall       ; XRD             ;
;  XD[15]   ; XRD        ; 10.126    ; 10.110    ; Fall       ; XRD             ;
; XD[*]     ; XWE        ; 7.714     ; 7.812     ; Rise       ; XWE             ;
;  XD[0]    ; XWE        ; 8.372     ; 8.470     ; Rise       ; XWE             ;
;  XD[1]    ; XWE        ; 8.406     ; 8.504     ; Rise       ; XWE             ;
;  XD[2]    ; XWE        ; 8.377     ; 8.475     ; Rise       ; XWE             ;
;  XD[3]    ; XWE        ; 7.714     ; 7.812     ; Rise       ; XWE             ;
;  XD[4]    ; XWE        ; 8.454     ; 8.552     ; Rise       ; XWE             ;
;  XD[5]    ; XWE        ; 7.915     ; 8.013     ; Rise       ; XWE             ;
;  XD[6]    ; XWE        ; 7.915     ; 8.013     ; Rise       ; XWE             ;
;  XD[7]    ; XWE        ; 9.934     ; 9.918     ; Rise       ; XWE             ;
;  XD[8]    ; XWE        ; 8.454     ; 8.552     ; Rise       ; XWE             ;
;  XD[9]    ; XWE        ; 7.915     ; 8.013     ; Rise       ; XWE             ;
;  XD[10]   ; XWE        ; 8.377     ; 8.475     ; Rise       ; XWE             ;
;  XD[11]   ; XWE        ; 8.372     ; 8.470     ; Rise       ; XWE             ;
;  XD[12]   ; XWE        ; 8.372     ; 8.470     ; Rise       ; XWE             ;
;  XD[13]   ; XWE        ; 8.406     ; 8.504     ; Rise       ; XWE             ;
;  XD[14]   ; XWE        ; 7.915     ; 8.013     ; Rise       ; XWE             ;
;  XD[15]   ; XWE        ; 9.677     ; 9.661     ; Rise       ; XWE             ;
; XD[*]     ; XWE        ; 7.714     ; 7.812     ; Fall       ; XWE             ;
;  XD[0]    ; XWE        ; 8.372     ; 8.470     ; Fall       ; XWE             ;
;  XD[1]    ; XWE        ; 8.406     ; 8.504     ; Fall       ; XWE             ;
;  XD[2]    ; XWE        ; 8.377     ; 8.475     ; Fall       ; XWE             ;
;  XD[3]    ; XWE        ; 7.714     ; 7.812     ; Fall       ; XWE             ;
;  XD[4]    ; XWE        ; 8.454     ; 8.552     ; Fall       ; XWE             ;
;  XD[5]    ; XWE        ; 7.915     ; 8.013     ; Fall       ; XWE             ;
;  XD[6]    ; XWE        ; 7.915     ; 8.013     ; Fall       ; XWE             ;
;  XD[7]    ; XWE        ; 9.934     ; 9.918     ; Fall       ; XWE             ;
;  XD[8]    ; XWE        ; 8.454     ; 8.552     ; Fall       ; XWE             ;
;  XD[9]    ; XWE        ; 7.915     ; 8.013     ; Fall       ; XWE             ;
;  XD[10]   ; XWE        ; 8.377     ; 8.475     ; Fall       ; XWE             ;
;  XD[11]   ; XWE        ; 8.372     ; 8.470     ; Fall       ; XWE             ;
;  XD[12]   ; XWE        ; 8.372     ; 8.470     ; Fall       ; XWE             ;
;  XD[13]   ; XWE        ; 8.406     ; 8.504     ; Fall       ; XWE             ;
;  XD[14]   ; XWE        ; 7.915     ; 8.013     ; Fall       ; XWE             ;
;  XD[15]   ; XWE        ; 9.677     ; 9.661     ; Fall       ; XWE             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; XD[*]     ; XRD        ; 7.831     ; 7.929     ; Rise       ; XRD             ;
;  XD[0]    ; XRD        ; 8.464     ; 8.562     ; Rise       ; XRD             ;
;  XD[1]    ; XRD        ; 8.497     ; 8.595     ; Rise       ; XRD             ;
;  XD[2]    ; XRD        ; 8.468     ; 8.566     ; Rise       ; XRD             ;
;  XD[3]    ; XRD        ; 7.831     ; 7.929     ; Rise       ; XRD             ;
;  XD[4]    ; XRD        ; 8.542     ; 8.640     ; Rise       ; XRD             ;
;  XD[5]    ; XRD        ; 8.025     ; 8.123     ; Rise       ; XRD             ;
;  XD[6]    ; XRD        ; 8.025     ; 8.123     ; Rise       ; XRD             ;
;  XD[7]    ; XRD        ; 10.023    ; 10.007    ; Rise       ; XRD             ;
;  XD[8]    ; XRD        ; 8.542     ; 8.640     ; Rise       ; XRD             ;
;  XD[9]    ; XRD        ; 8.025     ; 8.123     ; Rise       ; XRD             ;
;  XD[10]   ; XRD        ; 8.468     ; 8.566     ; Rise       ; XRD             ;
;  XD[11]   ; XRD        ; 8.464     ; 8.562     ; Rise       ; XRD             ;
;  XD[12]   ; XRD        ; 8.464     ; 8.562     ; Rise       ; XRD             ;
;  XD[13]   ; XRD        ; 8.497     ; 8.595     ; Rise       ; XRD             ;
;  XD[14]   ; XRD        ; 8.025     ; 8.123     ; Rise       ; XRD             ;
;  XD[15]   ; XRD        ; 9.777     ; 9.761     ; Rise       ; XRD             ;
; XD[*]     ; XRD        ; 7.831     ; 7.929     ; Fall       ; XRD             ;
;  XD[0]    ; XRD        ; 8.464     ; 8.562     ; Fall       ; XRD             ;
;  XD[1]    ; XRD        ; 8.497     ; 8.595     ; Fall       ; XRD             ;
;  XD[2]    ; XRD        ; 8.468     ; 8.566     ; Fall       ; XRD             ;
;  XD[3]    ; XRD        ; 7.831     ; 7.929     ; Fall       ; XRD             ;
;  XD[4]    ; XRD        ; 8.542     ; 8.640     ; Fall       ; XRD             ;
;  XD[5]    ; XRD        ; 8.025     ; 8.123     ; Fall       ; XRD             ;
;  XD[6]    ; XRD        ; 8.025     ; 8.123     ; Fall       ; XRD             ;
;  XD[7]    ; XRD        ; 10.023    ; 10.007    ; Fall       ; XRD             ;
;  XD[8]    ; XRD        ; 8.542     ; 8.640     ; Fall       ; XRD             ;
;  XD[9]    ; XRD        ; 8.025     ; 8.123     ; Fall       ; XRD             ;
;  XD[10]   ; XRD        ; 8.468     ; 8.566     ; Fall       ; XRD             ;
;  XD[11]   ; XRD        ; 8.464     ; 8.562     ; Fall       ; XRD             ;
;  XD[12]   ; XRD        ; 8.464     ; 8.562     ; Fall       ; XRD             ;
;  XD[13]   ; XRD        ; 8.497     ; 8.595     ; Fall       ; XRD             ;
;  XD[14]   ; XRD        ; 8.025     ; 8.123     ; Fall       ; XRD             ;
;  XD[15]   ; XRD        ; 9.777     ; 9.761     ; Fall       ; XRD             ;
; XD[*]     ; XWE        ; 7.428     ; 7.526     ; Rise       ; XWE             ;
;  XD[0]    ; XWE        ; 8.061     ; 8.159     ; Rise       ; XWE             ;
;  XD[1]    ; XWE        ; 8.094     ; 8.192     ; Rise       ; XWE             ;
;  XD[2]    ; XWE        ; 8.065     ; 8.163     ; Rise       ; XWE             ;
;  XD[3]    ; XWE        ; 7.428     ; 7.526     ; Rise       ; XWE             ;
;  XD[4]    ; XWE        ; 8.139     ; 8.237     ; Rise       ; XWE             ;
;  XD[5]    ; XWE        ; 7.622     ; 7.720     ; Rise       ; XWE             ;
;  XD[6]    ; XWE        ; 7.622     ; 7.720     ; Rise       ; XWE             ;
;  XD[7]    ; XWE        ; 9.620     ; 9.604     ; Rise       ; XWE             ;
;  XD[8]    ; XWE        ; 8.139     ; 8.237     ; Rise       ; XWE             ;
;  XD[9]    ; XWE        ; 7.622     ; 7.720     ; Rise       ; XWE             ;
;  XD[10]   ; XWE        ; 8.065     ; 8.163     ; Rise       ; XWE             ;
;  XD[11]   ; XWE        ; 8.061     ; 8.159     ; Rise       ; XWE             ;
;  XD[12]   ; XWE        ; 8.061     ; 8.159     ; Rise       ; XWE             ;
;  XD[13]   ; XWE        ; 8.094     ; 8.192     ; Rise       ; XWE             ;
;  XD[14]   ; XWE        ; 7.622     ; 7.720     ; Rise       ; XWE             ;
;  XD[15]   ; XWE        ; 9.374     ; 9.358     ; Rise       ; XWE             ;
; XD[*]     ; XWE        ; 7.428     ; 7.526     ; Fall       ; XWE             ;
;  XD[0]    ; XWE        ; 8.061     ; 8.159     ; Fall       ; XWE             ;
;  XD[1]    ; XWE        ; 8.094     ; 8.192     ; Fall       ; XWE             ;
;  XD[2]    ; XWE        ; 8.065     ; 8.163     ; Fall       ; XWE             ;
;  XD[3]    ; XWE        ; 7.428     ; 7.526     ; Fall       ; XWE             ;
;  XD[4]    ; XWE        ; 8.139     ; 8.237     ; Fall       ; XWE             ;
;  XD[5]    ; XWE        ; 7.622     ; 7.720     ; Fall       ; XWE             ;
;  XD[6]    ; XWE        ; 7.622     ; 7.720     ; Fall       ; XWE             ;
;  XD[7]    ; XWE        ; 9.620     ; 9.604     ; Fall       ; XWE             ;
;  XD[8]    ; XWE        ; 8.139     ; 8.237     ; Fall       ; XWE             ;
;  XD[9]    ; XWE        ; 7.622     ; 7.720     ; Fall       ; XWE             ;
;  XD[10]   ; XWE        ; 8.065     ; 8.163     ; Fall       ; XWE             ;
;  XD[11]   ; XWE        ; 8.061     ; 8.159     ; Fall       ; XWE             ;
;  XD[12]   ; XWE        ; 8.061     ; 8.159     ; Fall       ; XWE             ;
;  XD[13]   ; XWE        ; 8.094     ; 8.192     ; Fall       ; XWE             ;
;  XD[14]   ; XWE        ; 7.622     ; 7.720     ; Fall       ; XWE             ;
;  XD[15]   ; XWE        ; 9.374     ; 9.358     ; Fall       ; XWE             ;
+-----------+------------+-----------+-----------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                                                           ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note                                                          ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
; 129.6 MHz  ; 129.6 MHz       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ;                                                               ;
; 250.06 MHz ; 250.0 MHz       ; XRD                                            ; limit due to minimum period restriction (max I/O toggle rate) ;
; 325.31 MHz ; 274.05 MHz      ; U0|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum period restriction (tmin)                ;
; 336.59 MHz ; 250.0 MHz       ; XWE                                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup Summary                                    ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; -7.537 ; -243.809      ;
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; -5.001 ; -65.227       ;
; XRD                                            ; -2.999 ; -34.882       ;
; XWE                                            ; -1.971 ; -16.186       ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; XRD                                            ; -3.569 ; -38.484       ;
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; -1.673 ; -15.732       ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.335  ; 0.000         ;
; XWE                                            ; 0.610  ; 0.000         ;
+------------------------------------------------+--------+---------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; XWE                                            ; -3.000 ; -18.420       ;
; XRD                                            ; -3.000 ; -3.000        ;
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; -1.285 ; -11.565       ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; 6.340  ; 0.000         ;
; CLK_30M                                        ; 16.573 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                         ;
+--------+--------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                       ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -7.537 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.299     ; 2.207      ;
; -7.407 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.274     ; 2.102      ;
; -7.399 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.274     ; 2.094      ;
; -7.384 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.277     ; 2.076      ;
; -7.350 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.304     ; 2.015      ;
; -7.343 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.304     ; 2.008      ;
; -7.312 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.296     ; 1.985      ;
; -7.305 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.277     ; 1.997      ;
; -7.299 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.280     ; 1.988      ;
; -7.296 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.271     ; 1.994      ;
; -7.291 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.307     ; 1.953      ;
; -7.282 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.270     ; 1.981      ;
; -7.281 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.277     ; 1.973      ;
; -7.279 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.296     ; 1.952      ;
; -7.279 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.267     ; 1.981      ;
; -7.276 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.280     ; 1.965      ;
; -7.275 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.262     ; 1.982      ;
; -7.267 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.299     ; 1.937      ;
; -7.260 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.292     ; 1.937      ;
; -7.259 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.289     ; 1.939      ;
; -7.257 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.289     ; 1.937      ;
; -7.251 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.655     ; 1.565      ;
; -7.249 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.643     ; 1.575      ;
; -7.244 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.307     ; 1.906      ;
; -7.239 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.267     ; 1.941      ;
; -7.234 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.270     ; 1.933      ;
; -7.233 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.262     ; 1.940      ;
; -7.227 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.271     ; 1.925      ;
; -7.208 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.265     ; 1.912      ;
; -7.204 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.289     ; 1.884      ;
; -7.196 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.280     ; 1.885      ;
; -7.194 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.296     ; 1.867      ;
; -7.181 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.271     ; 1.879      ;
; -7.177 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.262     ; 1.884      ;
; -7.172 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.304     ; 1.837      ;
; -7.170 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.296     ; 1.843      ;
; -7.169 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.429     ; 1.709      ;
; -7.161 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.307     ; 1.823      ;
; -7.157 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.267     ; 1.859      ;
; -7.157 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.307     ; 1.819      ;
; -7.151 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.289     ; 1.831      ;
; -7.149 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.270     ; 1.848      ;
; -7.148 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.271     ; 1.846      ;
; -7.141 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.299     ; 1.811      ;
; -7.140 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.262     ; 1.847      ;
; -7.140 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.274     ; 1.835      ;
; -7.126 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.304     ; 1.791      ;
; -7.123 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.277     ; 1.815      ;
; -7.112 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.307     ; 1.774      ;
; -7.099 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.299     ; 1.769      ;
; -7.099 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.267     ; 1.801      ;
; -7.097 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.265     ; 1.801      ;
; -7.080 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.292     ; 1.757      ;
; -7.030 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.570     ; 1.429      ;
; -7.028 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.571     ; 1.426      ;
; -7.017 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.637     ; 1.349      ;
; -7.013 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.670     ; 1.312      ;
; -7.008 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.562     ; 1.415      ;
; -7.004 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.567     ; 1.406      ;
; -7.000 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.529     ; 1.440      ;
; -6.999 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.662     ; 1.306      ;
; -6.999 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.626     ; 1.342      ;
; -6.998 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.307     ; 1.660      ;
; -6.995 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.559     ; 1.405      ;
; -6.994 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.265     ; 1.698      ;
; -6.993 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.299     ; 1.663      ;
; -6.990 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.270     ; 1.689      ;
; -6.989 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.292     ; 1.666      ;
; -6.988 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.633     ; 1.324      ;
; -6.987 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.265     ; 1.691      ;
; -6.986 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.274     ; 1.681      ;
; -6.985 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.534     ; 1.420      ;
; -6.984 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.628     ; 1.325      ;
; -6.984 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.544     ; 1.409      ;
; -6.983 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.270     ; 1.682      ;
; -6.983 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.525     ; 1.427      ;
; -6.983 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.530     ; 1.422      ;
; -6.982 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.299     ; 1.652      ;
; -6.980 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.537     ; 1.412      ;
; -6.974 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.543     ; 1.400      ;
; -6.973 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.555     ; 1.387      ;
; -6.973 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.538     ; 1.404      ;
; -6.973 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.534     ; 1.408      ;
; -6.971 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.270     ; 1.670      ;
; -6.971 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.552     ; 1.388      ;
; -6.969 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.282     ; 1.656      ;
; -6.969 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.563     ; 1.375      ;
; -6.968 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.533     ; 1.404      ;
; -6.964 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.555     ; 1.378      ;
; -6.963 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.274     ; 1.658      ;
; -6.961 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.292     ; 1.638      ;
; -6.957 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.528     ; 1.398      ;
; -6.957 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.537     ; 1.389      ;
; -6.956 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.292     ; 1.633      ;
; -6.956 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.280     ; 1.645      ;
; -6.955 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.280     ; 1.644      ;
; -6.951 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.280     ; 1.640      ;
; -6.945 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.292     ; 1.622      ;
; -6.944 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.285     ; 1.628      ;
; -6.941 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -5.265     ; 1.645      ;
+--------+--------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'                                                                                                                ;
+--------+--------------------------------------+--------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -5.001 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.040     ; 3.146      ;
; -4.969 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.974     ; 2.954      ;
; -4.964 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.051     ; 2.872      ;
; -4.962 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.058     ; 3.102      ;
; -4.950 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.168     ; 2.967      ;
; -4.945 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.245     ; 2.885      ;
; -4.942 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.167     ; 2.960      ;
; -4.941 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.040     ; 3.086      ;
; -4.938 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.973     ; 2.924      ;
; -4.937 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.244     ; 2.878      ;
; -4.924 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.163     ; 2.946      ;
; -4.920 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.167     ; 2.938      ;
; -4.919 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.211     ; 2.907      ;
; -4.909 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.166     ; 2.928      ;
; -4.902 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.058     ; 3.042      ;
; -4.901 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.044     ; 2.932      ;
; -4.899 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.184     ; 2.905      ;
; -4.896 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.121     ; 2.850      ;
; -4.892 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.085     ; 3.006      ;
; -4.889 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.044     ; 2.924      ;
; -4.885 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.181     ; 2.902      ;
; -4.884 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.121     ; 2.842      ;
; -4.883 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.185     ; 2.896      ;
; -4.879 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.183     ; 2.890      ;
; -4.878 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.262     ; 2.814      ;
; -4.871 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.918     ; 3.026      ;
; -4.866 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.085     ; 2.980      ;
; -4.864 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.184     ; 2.873      ;
; -4.859 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.261     ; 2.791      ;
; -4.858 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.184     ; 2.872      ;
; -4.849 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.166     ; 2.868      ;
; -4.849 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.043     ; 2.881      ;
; -4.841 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.043     ; 2.877      ;
; -4.836 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.183     ; 2.846      ;
; -4.820 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.212     ; 2.807      ;
; -4.817 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.847     ; 2.929      ;
; -4.815 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.289     ; 2.725      ;
; -4.814 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.847     ; 2.926      ;
; -4.811 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.918     ; 2.966      ;
; -4.810 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.184     ; 2.824      ;
; -4.807 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.045     ; 2.835      ;
; -4.806 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.044     ; 2.835      ;
; -4.802 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.921     ; 2.963      ;
; -4.802 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.122     ; 2.753      ;
; -4.797 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.829     ; 2.927      ;
; -4.794 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.041     ; 2.938      ;
; -4.794 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.041     ; 2.826      ;
; -4.789 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.208     ; 2.780      ;
; -4.788 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.185     ; 2.793      ;
; -4.783 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.262     ; 2.711      ;
; -4.779 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.023     ; 2.941      ;
; -4.778 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.067     ; 2.910      ;
; -4.777 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.048     ; 2.811      ;
; -4.772 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.125     ; 2.729      ;
; -4.768 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.022     ; 2.931      ;
; -4.758 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.040     ; 2.908      ;
; -4.757 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.057     ; 2.894      ;
; -4.756 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.184     ; 2.766      ;
; -4.751 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.261     ; 2.684      ;
; -4.745 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.828     ; 2.876      ;
; -4.742 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.921     ; 2.903      ;
; -4.738 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.039     ; 2.893      ;
; -4.737 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.970     ; 2.726      ;
; -4.734 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.041     ; 2.878      ;
; -4.727 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.022     ; 2.890      ;
; -4.726 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.066     ; 2.859      ;
; -4.726 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.057     ; 2.862      ;
; -4.725 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.044     ; 2.763      ;
; -4.719 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.044     ; 2.748      ;
; -4.717 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.917     ; 2.875      ;
; -4.717 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.040     ; 2.875      ;
; -4.717 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.164     ; 2.738      ;
; -4.716 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.021     ; 2.880      ;
; -4.714 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.211     ; 2.702      ;
; -4.708 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.899     ; 2.884      ;
; -4.707 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.917     ; 2.869      ;
; -4.706 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.039     ; 2.857      ;
; -4.700 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.899     ; 2.880      ;
; -4.697 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.057     ; 2.834      ;
; -4.695 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.039     ; 2.849      ;
; -4.691 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.047     ; 2.726      ;
; -4.686 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.038     ; 2.842      ;
; -4.680 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.180     ; 2.694      ;
; -4.679 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.829     ; 2.809      ;
; -4.666 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.057     ; 2.802      ;
; -4.665 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.039     ; 2.824      ;
; -4.665 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.900     ; 2.838      ;
; -4.662 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.973     ; 2.648      ;
; -4.661 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.023     ; 2.823      ;
; -4.660 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.067     ; 2.792      ;
; -4.657 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.917     ; 2.815      ;
; -4.656 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.898     ; 2.833      ;
; -4.650 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.022     ; 2.813      ;
; -4.650 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.047     ; 2.685      ;
; -4.649 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.180     ; 2.662      ;
; -4.648 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.898     ; 2.829      ;
; -4.647 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.917     ; 2.809      ;
; -4.643 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.038     ; 2.798      ;
; -4.642 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.167     ; 2.660      ;
; -4.640 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -2.040     ; 2.790      ;
+--------+--------------------------------------+--------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'XRD'                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.999 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.048     ; 3.146      ;
; -2.967 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.018      ; 2.954      ;
; -2.962 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; -0.059     ; 2.872      ;
; -2.960 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.066     ; 3.102      ;
; -2.948 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.176     ; 2.967      ;
; -2.943 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.253     ; 2.885      ;
; -2.940 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.175     ; 2.960      ;
; -2.939 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.048     ; 3.086      ;
; -2.936 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.019      ; 2.924      ;
; -2.935 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.252     ; 2.878      ;
; -2.922 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.171     ; 2.946      ;
; -2.918 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.175     ; 2.938      ;
; -2.917 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.219     ; 2.907      ;
; -2.907 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.174     ; 2.928      ;
; -2.900 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.066     ; 3.042      ;
; -2.899 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; -0.052     ; 2.932      ;
; -2.897 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.192     ; 2.905      ;
; -2.894 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; -0.129     ; 2.850      ;
; -2.890 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.093     ; 3.006      ;
; -2.887 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; -0.052     ; 2.924      ;
; -2.883 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.189     ; 2.902      ;
; -2.882 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; -0.129     ; 2.842      ;
; -2.881 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.193     ; 2.896      ;
; -2.877 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.191     ; 2.890      ;
; -2.876 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.270     ; 2.814      ;
; -2.869 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; 0.074      ; 3.026      ;
; -2.864 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.093     ; 2.980      ;
; -2.862 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.192     ; 2.873      ;
; -2.857 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.269     ; 2.791      ;
; -2.856 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.192     ; 2.872      ;
; -2.847 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.174     ; 2.868      ;
; -2.847 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; -0.051     ; 2.881      ;
; -2.839 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; -0.051     ; 2.877      ;
; -2.834 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.191     ; 2.846      ;
; -2.818 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.220     ; 2.807      ;
; -2.815 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.145      ; 2.929      ;
; -2.813 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.297     ; 2.725      ;
; -2.812 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.145      ; 2.926      ;
; -2.809 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; 0.074      ; 2.966      ;
; -2.808 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.192     ; 2.824      ;
; -2.805 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; -0.053     ; 2.835      ;
; -2.804 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; -0.052     ; 2.835      ;
; -2.800 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; 0.071      ; 2.963      ;
; -2.800 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; -0.130     ; 2.753      ;
; -2.795 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.163      ; 2.927      ;
; -2.792 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.049     ; 2.938      ;
; -2.792 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; -0.049     ; 2.826      ;
; -2.787 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.216     ; 2.780      ;
; -2.786 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.193     ; 2.793      ;
; -2.781 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.270     ; 2.711      ;
; -2.777 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.031     ; 2.941      ;
; -2.776 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.075     ; 2.910      ;
; -2.775 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; -0.056     ; 2.811      ;
; -2.770 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; -0.133     ; 2.729      ;
; -2.766 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.030     ; 2.931      ;
; -2.756 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.048     ; 2.908      ;
; -2.755 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.065     ; 2.894      ;
; -2.754 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.192     ; 2.766      ;
; -2.749 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.269     ; 2.684      ;
; -2.743 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.164      ; 2.876      ;
; -2.740 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; 0.071      ; 2.903      ;
; -2.736 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.047     ; 2.893      ;
; -2.735 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.022      ; 2.726      ;
; -2.732 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.049     ; 2.878      ;
; -2.725 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.030     ; 2.890      ;
; -2.724 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.074     ; 2.859      ;
; -2.724 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.065     ; 2.862      ;
; -2.723 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; -0.052     ; 2.763      ;
; -2.717 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; -0.052     ; 2.748      ;
; -2.715 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; 0.075      ; 2.875      ;
; -2.715 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.048     ; 2.875      ;
; -2.715 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.172     ; 2.738      ;
; -2.714 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.029     ; 2.880      ;
; -2.712 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.219     ; 2.702      ;
; -2.706 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; 0.093      ; 2.884      ;
; -2.705 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; 0.075      ; 2.869      ;
; -2.704 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.047     ; 2.857      ;
; -2.698 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; 0.093      ; 2.880      ;
; -2.695 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.065     ; 2.834      ;
; -2.693 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.047     ; 2.849      ;
; -2.689 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; -0.055     ; 2.726      ;
; -2.684 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.046     ; 2.842      ;
; -2.678 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.188     ; 2.694      ;
; -2.677 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.163      ; 2.809      ;
; -2.664 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.065     ; 2.802      ;
; -2.663 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.047     ; 2.824      ;
; -2.663 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; 0.092      ; 2.838      ;
; -2.660 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.019      ; 2.648      ;
; -2.659 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.031     ; 2.823      ;
; -2.658 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.075     ; 2.792      ;
; -2.655 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; 0.075      ; 2.815      ;
; -2.654 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; 0.094      ; 2.833      ;
; -2.648 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.030     ; 2.813      ;
; -2.648 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; -0.055     ; 2.685      ;
; -2.647 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.188     ; 2.662      ;
; -2.646 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; 0.094      ; 2.829      ;
; -2.645 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; 0.075      ; 2.809      ;
; -2.641 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.046     ; 2.798      ;
; -2.640 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.175     ; 2.660      ;
; -2.638 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.048     ; 2.790      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'XWE'                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.971 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.905      ;
; -1.960 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.894      ;
; -1.838 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.772      ;
; -1.831 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.765      ;
; -1.829 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.766      ;
; -1.822 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.759      ;
; -1.811 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.748      ;
; -1.775 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.709      ;
; -1.768 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.702      ;
; -1.766 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.703      ;
; -1.757 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.694      ;
; -1.744 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.678      ;
; -1.743 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.677      ;
; -1.735 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.672      ;
; -1.733 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.667      ;
; -1.724 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.661      ;
; -1.714 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.651      ;
; -1.703 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.640      ;
; -1.694 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.631      ;
; -1.680 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.614      ;
; -1.663 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.597      ;
; -1.652 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.586      ;
; -1.649 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.586      ;
; -1.626 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.560      ;
; -1.616 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.550      ;
; -1.597 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.283      ; 2.880      ;
; -1.590 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.283      ; 2.873      ;
; -1.588 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.286      ; 2.874      ;
; -1.586 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.523      ;
; -1.540 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.474      ;
; -1.539 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.473      ;
; -1.536 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.068     ; 2.468      ;
; -1.522 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.456      ;
; -1.516 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.286      ; 2.802      ;
; -1.502 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.283      ; 2.785      ;
; -1.477 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.414      ;
; -1.408 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.286      ; 2.694      ;
; -1.399 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.333      ;
; -1.390 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.327      ;
; -1.387 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.321      ;
; -1.387 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.065     ; 2.322      ;
; -1.378 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.315      ;
; -1.375 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.283      ; 2.658      ;
; -1.369 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.306      ;
; -1.346 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.431     ; 1.915      ;
; -1.331 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.068     ; 2.263      ;
; -1.322 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.065     ; 2.257      ;
; -1.318 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.252      ;
; -1.307 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.241      ;
; -1.306 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.243      ;
; -1.299 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.283      ; 2.582      ;
; -1.295 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.232      ;
; -1.282 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.283      ; 2.565      ;
; -1.279 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.065     ; 2.214      ;
; -1.278 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.212      ;
; -1.236 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.068     ; 2.168      ;
; -1.217 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.068     ; 2.149      ;
; -1.208 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.145      ;
; -1.198 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.135      ;
; -1.187 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 1.000        ; -0.063     ; 2.124      ;
; -1.184 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.283      ; 2.467      ;
; -1.121 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.055      ;
; -1.109 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.068     ; 2.041      ;
; -1.104 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.068     ; 2.036      ;
; -1.072 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; -0.080     ; 1.992      ;
; -1.071 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.005      ;
; -1.068 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 2.002      ;
; -1.058 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 1.992      ;
; -1.016 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.068     ; 1.948      ;
; -0.857 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 1.791      ;
; -0.816 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.066     ; 1.750      ;
; -0.712 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.065     ; 1.647      ;
; -0.600 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 1.000        ; -0.065     ; 1.535      ;
; -0.528 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 1.000        ; -0.065     ; 1.463      ;
; -0.516 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; XWE          ; XWE         ; 1.000        ; -0.065     ; 1.451      ;
; -0.085 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; XWE          ; XWE         ; 1.000        ; -0.065     ; 1.020      ;
; -0.085 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 1.000        ; -0.065     ; 1.020      ;
; -0.069 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; XWE          ; XWE         ; 1.000        ; -0.065     ; 1.004      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'XRD'                                                                                                                                                           ;
+--------+--------------------------------------+--------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -3.569 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.711      ; 2.222      ;
; -3.463 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.934      ; 2.551      ;
; -3.342 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.856      ; 2.594      ;
; -3.341 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.934      ; 2.673      ;
; -3.318 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.856      ; 2.618      ;
; -3.243 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.857      ; 2.694      ;
; -3.220 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.853      ; 2.713      ;
; -3.220 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.856      ; 2.716      ;
; -3.205 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.934      ; 2.809      ;
; -3.166 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.683      ; 2.597      ;
; -3.129 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.711      ; 2.662      ;
; -3.122 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.857      ; 2.815      ;
; -3.099 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.853      ; 2.834      ;
; -3.084 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.856      ; 2.852      ;
; -3.071 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.712      ; 2.721      ;
; -3.060 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.711      ; 2.731      ;
; -3.045 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.683      ; 2.718      ;
; -3.036 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.730      ; 2.774      ;
; -3.036 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.934      ; 2.978      ;
; -3.007 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.730      ; 2.803      ;
; -2.989 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.712      ; 2.803      ;
; -2.972 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.857      ; 2.965      ;
; -2.950 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.712      ; 2.842      ;
; -2.949 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.853      ; 2.984      ;
; -2.938 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.711      ; 2.853      ;
; -2.915 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.856      ; 3.021      ;
; -2.914 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.730      ; 2.896      ;
; -2.910 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.712      ; 2.882      ;
; -2.907 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.712      ; 2.885      ;
; -2.895 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.683      ; 2.868      ;
; -2.886 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.730      ; 2.924      ;
; -2.804 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.712      ; 2.988      ;
; -2.802 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.711      ; 2.989      ;
; -2.790 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.857      ; 3.147      ;
; -2.778 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.730      ; 3.032      ;
; -2.767 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.853      ; 3.166      ;
; -2.736 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.730      ; 3.074      ;
; -2.713 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.683      ; 3.050      ;
; -2.635 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.712      ; 3.157      ;
; -2.633 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.711      ; 3.158      ;
; -2.609 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.730      ; 3.201      ;
; -2.554 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 5.730      ; 3.256      ;
; -0.015 ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 2.653      ; 2.168      ;
; 0.035  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 2.575      ; 2.140      ;
; 0.103  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.211      ; 2.344      ;
; 0.107  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.184      ; 2.321      ;
; 0.124  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.208      ; 2.362      ;
; 0.128  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.181      ; 2.339      ;
; 0.154  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.067      ; 2.251      ;
; 0.158  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.040      ; 2.228      ;
; 0.161  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 2.653      ; 2.344      ;
; 0.188  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.066      ; 2.284      ;
; 0.192  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.039      ; 2.261      ;
; 0.209  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.180      ; 2.419      ;
; 0.218  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.183      ; 2.431      ;
; 0.222  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.898      ; 2.150      ;
; 0.247  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.211      ; 2.488      ;
; 0.251  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.184      ; 2.465      ;
; 0.252  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.212      ; 2.494      ;
; 0.253  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.043      ; 2.326      ;
; 0.256  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.289      ; 2.575      ;
; 0.256  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.044      ; 2.330      ;
; 0.256  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.185      ; 2.471      ;
; 0.258  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 2.572      ; 2.360      ;
; 0.260  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.262      ; 2.552      ;
; 0.276  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 2.402      ; 2.208      ;
; 0.276  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 2.653      ; 2.459      ;
; 0.282  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.067      ; 2.379      ;
; 0.286  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 2.576      ; 2.392      ;
; 0.286  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.040      ; 2.356      ;
; 0.293  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.181      ; 2.504      ;
; 0.299  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.121      ; 2.450      ;
; 0.300  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 2.430      ; 2.260      ;
; 0.302  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.184      ; 2.516      ;
; 0.305  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.902      ; 2.237      ;
; 0.306  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.180      ; 2.516      ;
; 0.315  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.183      ; 2.528      ;
; 0.330  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.066      ; 2.426      ;
; 0.334  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.039      ; 2.403      ;
; 0.336  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.899      ; 2.265      ;
; 0.336  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.047      ; 2.413      ;
; 0.337  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.021      ; 2.388      ;
; 0.337  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.183      ; 2.550      ;
; 0.338  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.184      ; 2.552      ;
; 0.338  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.261      ; 2.629      ;
; 0.339  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.048      ; 2.417      ;
; 0.348  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.040      ; 2.418      ;
; 0.355  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.043      ; 2.428      ;
; 0.357  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.899      ; 2.286      ;
; 0.358  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.039      ; 2.427      ;
; 0.368  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.166      ; 2.564      ;
; 0.371  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.167      ; 2.568      ;
; 0.382  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 2.653      ; 2.565      ;
; 0.382  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.125      ; 2.537      ;
; 0.388  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.041      ; 2.459      ;
; 0.395  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.011      ; 2.436      ;
; 0.396  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.039      ; 2.465      ;
; 0.397  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.044      ; 2.471      ;
; 0.403  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 2.085      ; 2.518      ;
; 0.406  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 2.449      ; 2.385      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'                                                                                                                                                  ;
+--------+-------------------------------------+--------------------------------------+------------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock                                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+------------------------------------------------+--------------------------------+--------------+------------+------------+
; -1.673 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.825      ; 2.222      ;
; -1.567 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.048      ; 2.551      ;
; -1.446 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.970      ; 2.594      ;
; -1.445 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.048      ; 2.673      ;
; -1.422 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.970      ; 2.618      ;
; -1.347 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.971      ; 2.694      ;
; -1.324 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.967      ; 2.713      ;
; -1.324 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.970      ; 2.716      ;
; -1.309 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.048      ; 2.809      ;
; -1.270 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.797      ; 2.597      ;
; -1.233 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.825      ; 2.662      ;
; -1.226 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.971      ; 2.815      ;
; -1.203 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.967      ; 2.834      ;
; -1.188 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.970      ; 2.852      ;
; -1.175 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.826      ; 2.721      ;
; -1.164 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.825      ; 2.731      ;
; -1.149 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.797      ; 2.718      ;
; -1.140 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.844      ; 2.774      ;
; -1.140 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 4.048      ; 2.978      ;
; -1.111 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.844      ; 2.803      ;
; -1.093 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.826      ; 2.803      ;
; -1.076 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.971      ; 2.965      ;
; -1.054 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.826      ; 2.842      ;
; -1.053 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.967      ; 2.984      ;
; -1.042 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.825      ; 2.853      ;
; -1.019 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.970      ; 3.021      ;
; -1.018 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.844      ; 2.896      ;
; -1.014 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.826      ; 2.882      ;
; -1.011 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.826      ; 2.885      ;
; -0.999 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.797      ; 2.868      ;
; -0.990 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.844      ; 2.924      ;
; -0.908 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.826      ; 2.988      ;
; -0.906 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.825      ; 2.989      ;
; -0.894 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.971      ; 3.147      ;
; -0.882 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.844      ; 3.032      ;
; -0.871 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.967      ; 3.166      ;
; -0.840 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.844      ; 3.074      ;
; -0.817 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.797      ; 3.050      ;
; -0.739 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.826      ; 3.157      ;
; -0.737 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.825      ; 3.158      ;
; -0.713 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.844      ; 3.201      ;
; -0.658 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 3.844      ; 3.256      ;
; 0.339  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]     ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 0.574      ;
; 0.593  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 0.828      ;
; 0.595  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 0.830      ;
; 0.596  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 0.831      ;
; 0.598  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]     ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 0.833      ;
; 0.598  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 0.833      ;
; 0.598  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 0.833      ;
; 0.601  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 0.836      ;
; 0.602  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 0.837      ;
; 0.716  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 0.951      ;
; 0.823  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.058      ;
; 0.862  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.097      ;
; 0.869  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.104      ;
; 0.869  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.104      ;
; 0.872  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.107      ;
; 0.876  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.111      ;
; 0.876  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.111      ;
; 0.876  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.111      ;
; 0.877  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.112      ;
; 0.883  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.118      ;
; 0.891  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.126      ;
; 0.897  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.132      ;
; 0.944  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.179      ;
; 0.962  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.197      ;
; 0.966  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.201      ;
; 0.966  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.201      ;
; 0.966  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.201      ;
; 0.973  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.208      ;
; 0.976  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.211      ;
; 0.980  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.215      ;
; 0.980  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.215      ;
; 0.981  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.216      ;
; 0.987  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.222      ;
; 1.052  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.287      ;
; 1.066  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.301      ;
; 1.070  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.305      ;
; 1.070  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.305      ;
; 1.077  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.312      ;
; 1.084  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.319      ;
; 1.084  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.319      ;
; 1.129  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]     ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.364      ;
; 1.174  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.409      ;
; 1.174  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.409      ;
; 1.272  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.507      ;
; 1.283  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.067      ; 1.518      ;
; 1.881  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.767      ; 2.168      ;
; 1.931  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.689      ; 2.140      ;
; 2.057  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.767      ; 2.344      ;
; 2.125  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.219      ; 2.344      ;
; 2.129  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.192      ; 2.321      ;
; 2.146  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.216      ; 2.362      ;
; 2.150  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.189      ; 2.339      ;
; 2.154  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.686      ; 2.360      ;
; 2.172  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.516      ; 2.208      ;
; 2.172  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.767      ; 2.459      ;
; 2.176  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.075      ; 2.251      ;
; 2.180  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.048      ; 2.228      ;
; 2.182  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.690      ; 2.392      ;
+--------+-------------------------------------+--------------------------------------+------------------------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                         ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                                                                                      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.335 ; AD7606_DRIVER:U5|REST:U1|RSET0      ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.574      ;
; 0.335 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.732      ; 1.570      ;
; 0.338 ; AD7606_DRIVER:U5|READ1:U3|READFLAG  ; AD7606_DRIVER:U5|READ1:U3|READFLAG                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; AD7606_DRIVER:U5|READ1:U3|CQI[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; AD7606_DRIVER:U5|READ1:U3|CQI[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338 ; AD7606_DRIVER:U5|READ1:U3|FLAG      ; AD7606_DRIVER:U5|READ1:U3|FLAG                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|RD1                                                                                ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338 ; AD7606_DRIVER:U5|READ1:U3|STARTREAD ; AD7606_DRIVER:U5|READ1:U3|STARTREAD                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338 ; AD7606_DRIVER:U5|READ1:U3|CNT[1]    ; AD7606_DRIVER:U5|READ1:U3|CNT[1]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338 ; AD7606_DRIVER:U5|READ1:U3|CNT[3]    ; AD7606_DRIVER:U5|READ1:U3|CNT[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.338 ; AD7606_DRIVER:U5|READ1:U3|CNT[2]    ; AD7606_DRIVER:U5|READ1:U3|CNT[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.574      ;
; 0.349 ; AD7606_DRIVER:U5|REST:U1|CQI[0]     ; AD7606_DRIVER:U5|REST:U1|CQI[0]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.588      ;
; 0.352 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.588      ;
; 0.352 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.588      ;
; 0.352 ; AD7606_DRIVER:U5|READ1:U3|CNT[0]    ; AD7606_DRIVER:U5|READ1:U3|CNT[0]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.588      ;
; 0.359 ; AD7606_DRIVER:U5|READ1:U3|DATA[9]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 0.946      ;
; 0.366 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.738      ; 1.607      ;
; 0.379 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.743      ; 1.625      ;
; 0.380 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.732      ; 1.615      ;
; 0.382 ; AD7606_DRIVER:U5|READ1:U3|DATA[5]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 0.969      ;
; 0.394 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.738      ; 1.635      ;
; 0.396 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.632      ;
; 0.397 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; AD7606_DRIVER:U5|READ1:U3|CQI[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.633      ;
; 0.404 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.748      ; 1.655      ;
; 0.405 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.743      ; 1.651      ;
; 0.412 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.719      ; 1.634      ;
; 0.416 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.726      ; 1.645      ;
; 0.419 ; AD7606_DRIVER:U5|READ1:U3|READFLAG  ; AD7606_DRIVER:U5|READ1:U3|STARTREAD                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.655      ;
; 0.431 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.748      ; 1.682      ;
; 0.438 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.719      ; 1.660      ;
; 0.446 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.726      ; 1.675      ;
; 0.543 ; AD7606_DRIVER:U5|READ1:U3|DATA[8]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.392      ; 1.130      ;
; 0.547 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.783      ;
; 0.549 ; AD7606_DRIVER:U5|READ1:U3|CNT[0]    ; AD7606_DRIVER:U5|READ1:U3|CNT[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.785      ;
; 0.549 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.785      ;
; 0.551 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.787      ;
; 0.552 ; AD7606_DRIVER:U5|READ1:U3|CNT[0]    ; AD7606_DRIVER:U5|READ1:U3|CNT[1]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.788      ;
; 0.577 ; AD7606_DRIVER:U5|REST:U1|CQI[4]     ; AD7606_DRIVER:U5|REST:U1|CQI[4]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.816      ;
; 0.579 ; AD7606_DRIVER:U5|READ1:U3|CNT[3]    ; AD7606_DRIVER:U5|READ1:U3|CNT[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.815      ;
; 0.581 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; AD7606_DRIVER:U5|READ1:U3|CQI[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.817      ;
; 0.583 ; AD7606_DRIVER:U5|REST:U1|CQI[3]     ; AD7606_DRIVER:U5|REST:U1|CQI[3]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.822      ;
; 0.586 ; AD7606_DRIVER:U5|READ1:U3|CNT[1]    ; AD7606_DRIVER:U5|READ1:U3|CNT[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.822      ;
; 0.587 ; AD7606_DRIVER:U5|REST:U1|CQI[2]     ; AD7606_DRIVER:U5|REST:U1|CQI[2]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.826      ;
; 0.591 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.827      ;
; 0.592 ; AD7606_DRIVER:U5|REST:U1|CQI[2]     ; AD7606_DRIVER:U5|REST:U1|CQI[0]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.831      ;
; 0.592 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.828      ;
; 0.594 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.830      ;
; 0.598 ; AD7606_DRIVER:U5|REST:U1|CQI[1]     ; AD7606_DRIVER:U5|REST:U1|CQI[1]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.837      ;
; 0.598 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.834      ;
; 0.602 ; AD7606_DRIVER:U5|REST:U1|CQI[0]     ; AD7606_DRIVER:U5|REST:U1|CQI[1]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.841      ;
; 0.604 ; AD7606_DRIVER:U5|READ1:U3|READFLAG  ; AD7606_DRIVER:U5|READ1:U3|CNT[1]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.840      ;
; 0.605 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.843      ;
; 0.607 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.845      ;
; 0.610 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.848      ;
; 0.611 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.849      ;
; 0.611 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.712      ; 1.826      ;
; 0.612 ; AD7606_DRIVER:U5|READ1:U3|STARTREAD ; AD7606_DRIVER:U5|READ1:U3|READFLAG                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.848      ;
; 0.614 ; AD7606_DRIVER:U5|REST:U1|CQI[2]     ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.853      ;
; 0.624 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.860      ;
; 0.630 ; AD7606_DRIVER:U5|READ1:U3|FLAG      ; AD7606_DRIVER:U5|READ1:U3|RD1                                                                                ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.866      ;
; 0.631 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|STARTREAD                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.867      ;
; 0.644 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.703      ; 1.850      ;
; 0.650 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.886      ;
; 0.650 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.886      ;
; 0.655 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.891      ;
; 0.676 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.912      ;
; 0.679 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.712      ; 1.894      ;
; 0.715 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.703      ; 1.921      ;
; 0.718 ; AD7606_DRIVER:U5|REST:U1|CQI[1]     ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.957      ;
; 0.719 ; AD7606_DRIVER:U5|READ1:U3|DATA[10]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_datain_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.015      ; 0.929      ;
; 0.734 ; AD7606_DRIVER:U5|READ1:U3|DATA[13]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_datain_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.010     ; 0.919      ;
; 0.735 ; AD7606_DRIVER:U5|READ1:U3|DATA[11]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_datain_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.015      ; 0.945      ;
; 0.736 ; AD7606_DRIVER:U5|REST:U1|CQI[1]     ; AD7606_DRIVER:U5|REST:U1|CQI[0]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.975      ;
; 0.743 ; AD7606_DRIVER:U5|READ1:U3|DATA[1]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.014      ; 0.952      ;
; 0.745 ; AD7606_DRIVER:U5|READ1:U3|DATA[2]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.011     ; 0.929      ;
; 0.745 ; AD7606_DRIVER:U5|READ1:U3|DATA[0]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.014      ; 0.954      ;
; 0.767 ; AD7606_DRIVER:U5|READ1:U3|DATA[3]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.011     ; 0.951      ;
; 0.769 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; AD7606_DRIVER:U5|READ1:U3|CQI[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.005      ;
; 0.806 ; AD7606_DRIVER:U5|READ1:U3|CNT[2]    ; AD7606_DRIVER:U5|READ1:U3|CNT[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.042      ;
; 0.818 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.054      ;
; 0.829 ; AD7606_DRIVER:U5|REST:U1|CQI[4]     ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.068      ;
; 0.833 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.069      ;
; 0.835 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.071      ;
; 0.841 ; AD7606_DRIVER:U5|READ1:U3|CNT[0]    ; AD7606_DRIVER:U5|READ1:U3|CNT[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.077      ;
; 0.847 ; AD7606_DRIVER:U5|REST:U1|CQI[4]     ; AD7606_DRIVER:U5|REST:U1|CQI[0]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.086      ;
; 0.851 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|FLAG                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.087      ;
; 0.855 ; AD7606_DRIVER:U5|REST:U1|CQI[0]     ; AD7606_DRIVER:U5|REST:U1|CQI[2]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.094      ;
; 0.859 ; AD7606_DRIVER:U5|REST:U1|CQI[3]     ; AD7606_DRIVER:U5|REST:U1|CQI[4]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.098      ;
; 0.859 ; AD7606_DRIVER:U5|REST:U1|CQI[1]     ; AD7606_DRIVER:U5|REST:U1|CQI[2]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.098      ;
; 0.864 ; AD7606_DRIVER:U5|REST:U1|CQI[2]     ; AD7606_DRIVER:U5|REST:U1|CQI[3]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.103      ;
; 0.869 ; AD7606_DRIVER:U5|REST:U1|CQI[0]     ; AD7606_DRIVER:U5|REST:U1|CQI[3]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.108      ;
; 0.873 ; AD7606_DRIVER:U5|REST:U1|CQI[1]     ; AD7606_DRIVER:U5|REST:U1|CQI[3]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.112      ;
; 0.888 ; AD7606_DRIVER:U5|READ1:U3|CNT[1]    ; AD7606_DRIVER:U5|READ1:U3|CNT[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.124      ;
; 0.901 ; AD7606_DRIVER:U5|REST:U1|CQI[0]     ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.140      ;
; 0.902 ; AD7606_DRIVER:U5|READ1:U3|READFLAG  ; AD7606_DRIVER:U5|READ1:U3|RD1                                                                                ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.138      ;
; 0.905 ; AD7606_DRIVER:U5|REST:U1|CQI[3]     ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.144      ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'XWE'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.610 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 0.000        ; 0.065      ; 0.843      ;
; 0.611 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; XWE          ; XWE         ; 0.000        ; 0.065      ; 0.844      ;
; 0.623 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; XWE          ; XWE         ; 0.000        ; 0.065      ; 0.856      ;
; 0.883 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; XWE          ; XWE         ; 0.000        ; 0.065      ; 1.116      ;
; 0.889 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 0.000        ; 0.065      ; 1.122      ;
; 0.897 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 0.000        ; 0.065      ; 1.130      ;
; 0.907 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.065      ; 1.140      ;
; 1.064 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.063      ; 1.295      ;
; 1.180 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.063      ; 1.411      ;
; 1.182 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.065      ; 1.415      ;
; 1.199 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.065      ; 1.432      ;
; 1.296 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.063      ; 1.527      ;
; 1.344 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.065      ; 1.577      ;
; 1.362 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 1.596      ;
; 1.363 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.063      ; 1.594      ;
; 1.381 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 1.615      ;
; 1.402 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.063      ; 1.633      ;
; 1.402 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.063      ; 1.633      ;
; 1.457 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.063      ; 1.688      ;
; 1.507 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 1.743      ;
; 1.521 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.429      ; 2.118      ;
; 1.536 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 1.772      ;
; 1.540 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.429      ; 2.137      ;
; 1.544 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.080      ; 1.792      ;
; 1.545 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 1.779      ;
; 1.554 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; -0.286     ; 1.436      ;
; 1.561 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 1.795      ;
; 1.568 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 1.802      ;
; 1.603 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 1.839      ;
; 1.609 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 1.843      ;
; 1.611 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 1.847      ;
; 1.616 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.429      ; 2.213      ;
; 1.622 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 1.856      ;
; 1.630 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.429      ; 2.227      ;
; 1.632 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 1.868      ;
; 1.640 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 1.876      ;
; 1.679 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 1.913      ;
; 1.688 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.431      ; 2.287      ;
; 1.693 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 1.929      ;
; 1.723 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 1.957      ;
; 1.727 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 1.961      ;
; 1.755 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.429      ; 2.352      ;
; 1.784 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.431      ; 2.383      ;
; 1.789 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 2.025      ;
; 1.792 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.431      ; 2.391      ;
; 1.797 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 2.033      ;
; 1.806 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.040      ;
; 1.814 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.048      ;
; 1.831 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.429      ; 2.428      ;
; 1.869 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.103      ;
; 1.878 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 2.114      ;
; 1.883 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.117      ;
; 1.895 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.129      ;
; 1.906 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.140      ;
; 1.917 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.151      ;
; 1.934 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.429      ; 2.531      ;
; 1.941 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 2.177      ;
; 1.944 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 2.180      ;
; 1.945 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.179      ;
; 1.974 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 2.210      ;
; 1.982 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 2.218      ;
; 1.988 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 2.224      ;
; 2.008 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.242      ;
; 2.018 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.252      ;
; 2.021 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.255      ;
; 2.037 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 2.273      ;
; 2.040 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 2.276      ;
; 2.045 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 2.281      ;
; 2.048 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 2.284      ;
; 2.065 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.299      ;
; 2.084 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.318      ;
; 2.084 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 2.320      ;
; 2.092 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.068      ; 2.328      ;
; 2.109 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.343      ;
; 2.124 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.358      ;
; 2.157 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.391      ;
; 2.187 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.421      ;
; 2.201 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.066      ; 2.435      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'XWE'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; XWE   ; Rise       ; XWE                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ;
; 0.173  ; 0.359        ; 0.186          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ;
; 0.197  ; 0.383        ; 0.186          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ;
; 0.198  ; 0.384        ; 0.186          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[10]|clk               ;
; 0.395  ; 0.613        ; 0.218          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ;
; 0.395  ; 0.613        ; 0.218          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ;
; 0.395  ; 0.613        ; 0.218          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ;
; 0.395  ; 0.613        ; 0.218          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ;
; 0.395  ; 0.613        ; 0.218          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ;
; 0.395  ; 0.613        ; 0.218          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ;
; 0.395  ; 0.613        ; 0.218          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ;
; 0.395  ; 0.613        ; 0.218          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ;
; 0.395  ; 0.613        ; 0.218          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ;
; 0.395  ; 0.613        ; 0.218          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ;
; 0.395  ; 0.613        ; 0.218          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ;
; 0.418  ; 0.636        ; 0.218          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[0]|clk                ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[11]|clk               ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[1]|clk                ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[2]|clk                ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[3]|clk                ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[4]|clk                ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[5]|clk                ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[6]|clk                ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[7]|clk                ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[8]|clk                ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[9]|clk                ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; XWE   ; Rise       ; XWE~input|o                          ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|WREN_B~clkctrl|inclk[0]           ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|WREN_B~clkctrl|outclk             ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; XWE   ; Rise       ; U3|WREN_B|datac                      ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|WREN_B|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; XWE   ; Rise       ; XWE~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; XWE   ; Rise       ; XWE~input|i                          ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|WREN_B|combout                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; XWE   ; Rise       ; U3|WREN_B|datac                      ;
; 0.567  ; 0.567        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|WREN_B~clkctrl|inclk[0]           ;
; 0.567  ; 0.567        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|WREN_B~clkctrl|outclk             ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; XWE   ; Rise       ; XWE~input|o                          ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[0]|clk                ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[11]|clk               ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[1]|clk                ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[2]|clk                ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[3]|clk                ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[4]|clk                ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[5]|clk                ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[6]|clk                ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[7]|clk                ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[8]|clk                ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[9]|clk                ;
; 0.602  ; 0.602        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[10]|clk               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'XRD'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; XRD   ; Rise       ; XRD                                  ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[10]|datad             ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[8]|datad              ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[11]|datad             ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[7]|datad              ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[1]|datad              ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[2]|datad              ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[3]|datad              ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[6]|dataa              ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[9]|datac              ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[0]|datac              ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[4]|datac              ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[5]|datac              ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; XRD~input|o                          ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|WREN_A~clkctrl|inclk[0]           ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|WREN_A~clkctrl|outclk             ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|WREN_A|combout                    ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|WREN_A|datad                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; XRD~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; XRD~input|i                          ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|WREN_A|datad                      ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|WREN_A|combout                    ;
; 0.550  ; 0.550        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|WREN_A~clkctrl|inclk[0]           ;
; 0.550  ; 0.550        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|WREN_A~clkctrl|outclk             ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[4]|datac              ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[0]|datac              ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[5]|datac              ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; XRD~input|o                          ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[6]|dataa              ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[9]|datac              ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[1]|datad              ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[2]|datad              ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[3]|datad              ;
; 0.584  ; 0.584        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[7]|datad              ;
; 0.586  ; 0.586        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[8]|datad              ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[10]|datad             ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[11]|datad             ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]       ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ;
; 0.354  ; 0.540        ; 0.186          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ;
; 0.354  ; 0.540        ; 0.186          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ;
; 0.354  ; 0.540        ; 0.186          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]       ;
; 0.354  ; 0.540        ; 0.186          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ;
; 0.354  ; 0.540        ; 0.186          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ;
; 0.354  ; 0.540        ; 0.186          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ;
; 0.354  ; 0.540        ; 0.186          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ;
; 0.354  ; 0.540        ; 0.186          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ;
; 0.354  ; 0.540        ; 0.186          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A|datac                      ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A|combout                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A~clkctrl|inclk[0]           ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A~clkctrl|outclk             ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[4]|datac              ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[0]|datac              ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[5]|datac              ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN~clkctrl|inclk[0]         ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN~clkctrl|outclk           ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[6]|dataa              ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[9]|datac              ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[1]|datad              ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[2]|datad              ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[3]|datad              ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[7]|datad              ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[8]|datad              ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[10]|datad             ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[11]|datad             ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ;
; 0.498  ; 0.498        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[10]|clk                    ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[11]|clk                    ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[3]|clk                     ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[4]|clk                     ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[5]|clk                     ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[6]|clk                     ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[7]|clk                     ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[8]|clk                     ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[10]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[11]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN|q                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN|q                        ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[10]|datad             ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[8]|datad              ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[11]|datad             ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[7]|datad              ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[1]|datad              ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[2]|datad              ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[3]|datad              ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[6]|dataa              ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[9]|datac              ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[0]|datac              ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[4]|datac              ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[5]|datac              ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN~clkctrl|inclk[0]         ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN~clkctrl|outclk           ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                        ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; 6.340 ; 6.558        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[2]                                                                             ;
; 6.340 ; 6.558        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[3]                                                                             ;
; 6.341 ; 6.559        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[12]                                                                            ;
; 6.341 ; 6.559        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[13]                                                                            ;
; 6.342 ; 6.560        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[4]                                                                             ;
; 6.347 ; 6.565        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[0]                                                                             ;
; 6.347 ; 6.565        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[1]                                                                             ;
; 6.350 ; 6.568        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[10]                                                                            ;
; 6.350 ; 6.568        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[11]                                                                            ;
; 6.350 ; 6.568        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[15]                                                                            ;
; 6.350 ; 6.568        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[6]                                                                             ;
; 6.350 ; 6.568        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[7]                                                                             ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|CONVENT:U2|CONVENT1                                                                          ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]                                                                            ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]                                                                            ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]                                                                            ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]                                                                            ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                                                                                ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]                                                                            ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]                                                                            ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[2]                                                                            ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[3]                                                                            ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CNT[0]                                                                              ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CNT[1]                                                                              ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CNT[2]                                                                              ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CNT[3]                                                                              ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CQI[0]                                                                              ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CQI[1]                                                                              ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CQI[2]                                                                              ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|CQI[3]                                                                              ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[5]                                                                             ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|FLAG                                                                                ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|RD1                                                                                 ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|READFLAG                                                                            ;
; 6.369 ; 6.587        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|STARTREAD                                                                           ;
; 6.371 ; 6.589        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[14]                                                                            ;
; 6.371 ; 6.589        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[8]                                                                             ;
; 6.371 ; 6.589        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|READ1:U3|DATA[9]                                                                             ;
; 6.372 ; 6.590        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|REST:U1|CQI[0]                                                                               ;
; 6.372 ; 6.590        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|REST:U1|CQI[1]                                                                               ;
; 6.372 ; 6.590        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|REST:U1|CQI[2]                                                                               ;
; 6.372 ; 6.590        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|REST:U1|CQI[3]                                                                               ;
; 6.372 ; 6.590        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|REST:U1|CQI[4]                                                                               ;
; 6.372 ; 6.590        ; 0.218          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                                ;
; 6.410 ; 6.643        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ;
; 6.410 ; 6.643        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_re_reg       ;
; 6.410 ; 6.643        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_we_reg       ;
; 6.410 ; 6.643        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ;
; 6.410 ; 6.643        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_re_reg        ;
; 6.410 ; 6.643        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_we_reg        ;
; 6.412 ; 6.645        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ;
; 6.412 ; 6.645        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_re_reg       ;
; 6.412 ; 6.645        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_we_reg       ;
; 6.412 ; 6.645        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 6.412 ; 6.645        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_re_reg        ;
; 6.412 ; 6.645        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_we_reg        ;
; 6.412 ; 6.645        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ;
; 6.412 ; 6.645        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_re_reg        ;
; 6.412 ; 6.645        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_we_reg        ;
; 6.413 ; 6.646        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 6.413 ; 6.646        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_re_reg        ;
; 6.413 ; 6.646        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_we_reg        ;
; 6.413 ; 6.646        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ;
; 6.413 ; 6.646        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_re_reg       ;
; 6.413 ; 6.646        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_we_reg       ;
; 6.413 ; 6.646        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ;
; 6.413 ; 6.646        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_re_reg       ;
; 6.413 ; 6.646        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_we_reg       ;
; 6.413 ; 6.646        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 6.413 ; 6.646        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_re_reg        ;
; 6.413 ; 6.646        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_we_reg        ;
; 6.413 ; 6.646        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 6.413 ; 6.646        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~portb_re_reg        ;
; 6.413 ; 6.646        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~portb_we_reg        ;
; 6.414 ; 6.647        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; 6.414 ; 6.647        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_datain_reg0  ;
; 6.414 ; 6.647        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 6.414 ; 6.647        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_re_reg        ;
; 6.414 ; 6.647        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_we_reg        ;
; 6.414 ; 6.647        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_datain_reg0   ;
; 6.414 ; 6.647        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_datain_reg0   ;
; 6.415 ; 6.648        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 6.415 ; 6.648        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_re_reg        ;
; 6.415 ; 6.648        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_we_reg        ;
; 6.415 ; 6.648        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ;
; 6.415 ; 6.648        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_re_reg       ;
; 6.415 ; 6.648        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_we_reg       ;
; 6.415 ; 6.648        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ;
; 6.415 ; 6.648        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_re_reg       ;
; 6.415 ; 6.648        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_we_reg       ;
; 6.415 ; 6.648        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 6.415 ; 6.648        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_re_reg        ;
; 6.415 ; 6.648        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_we_reg        ;
; 6.415 ; 6.648        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 6.415 ; 6.648        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_re_reg        ;
; 6.415 ; 6.648        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_we_reg        ;
; 6.416 ; 6.649        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[10]                          ;
; 6.416 ; 6.649        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[11]                          ;
; 6.416 ; 6.649        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[8]                           ;
; 6.416 ; 6.649        ; 0.233          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[9]                           ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'CLK_30M'                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; 16.573 ; 16.573       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 16.573 ; 16.573       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1]           ;
; 16.573 ; 16.573       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.590 ; 16.590       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; CLK_30M~input|o                                          ;
; 16.604 ; 16.604       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 16.666 ; 16.666       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; CLK_30M~input|i                                          ;
; 16.667 ; 16.667       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; CLK_30M~input|i                                          ;
; 16.728 ; 16.728       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 16.743 ; 16.743       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; CLK_30M~input|o                                          ;
; 16.755 ; 16.755       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 16.755 ; 16.755       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1]           ;
; 16.755 ; 16.755       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 29.333 ; 33.333       ; 4.000          ; Port Rate        ; CLK_30M ; Rise       ; CLK_30M                                                  ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; BUSY        ; CLK_30M    ; 4.254 ; 4.424 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; INDATA[*]   ; CLK_30M    ; 4.646 ; 4.836 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[0]  ; CLK_30M    ; 3.907 ; 4.054 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[1]  ; CLK_30M    ; 3.662 ; 3.821 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[2]  ; CLK_30M    ; 3.954 ; 4.121 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[3]  ; CLK_30M    ; 3.831 ; 4.020 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[4]  ; CLK_30M    ; 3.572 ; 3.720 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[5]  ; CLK_30M    ; 4.646 ; 4.836 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[6]  ; CLK_30M    ; 3.722 ; 3.965 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[7]  ; CLK_30M    ; 3.896 ; 4.094 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[8]  ; CLK_30M    ; 4.458 ; 4.712 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[9]  ; CLK_30M    ; 3.999 ; 4.227 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[10] ; CLK_30M    ; 3.903 ; 4.094 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[11] ; CLK_30M    ; 3.576 ; 3.738 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[12] ; CLK_30M    ; 3.765 ; 3.934 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[13] ; CLK_30M    ; 3.618 ; 3.849 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[14] ; CLK_30M    ; 4.220 ; 4.394 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[15] ; CLK_30M    ; 4.054 ; 4.291 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XA[*]       ; CLK_30M    ; 5.824 ; 5.898 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[0]      ; CLK_30M    ; 5.812 ; 5.866 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[1]      ; CLK_30M    ; 4.983 ; 5.154 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[2]      ; CLK_30M    ; 5.303 ; 5.402 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[3]      ; CLK_30M    ; 5.393 ; 5.465 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[4]      ; CLK_30M    ; 5.710 ; 5.777 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[5]      ; CLK_30M    ; 5.623 ; 5.747 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[6]      ; CLK_30M    ; 4.865 ; 5.048 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[7]      ; CLK_30M    ; 4.991 ; 5.180 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[8]      ; CLK_30M    ; 5.824 ; 5.898 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[9]      ; CLK_30M    ; 5.662 ; 5.841 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[10]     ; CLK_30M    ; 4.910 ; 5.014 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[11]     ; CLK_30M    ; 5.493 ; 5.600 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]       ; CLK_30M    ; 4.736 ; 4.801 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]      ; CLK_30M    ; 4.519 ; 4.629 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]      ; CLK_30M    ; 4.521 ; 4.708 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]      ; CLK_30M    ; 4.552 ; 4.733 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]      ; CLK_30M    ; 4.139 ; 4.344 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]      ; CLK_30M    ; 4.388 ; 4.606 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]      ; CLK_30M    ; 4.736 ; 4.801 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]      ; CLK_30M    ; 4.159 ; 4.362 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]      ; CLK_30M    ; 4.496 ; 4.679 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]      ; CLK_30M    ; 4.190 ; 4.406 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]      ; CLK_30M    ; 4.084 ; 4.271 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]     ; CLK_30M    ; 4.454 ; 4.648 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]     ; CLK_30M    ; 4.313 ; 4.456 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]     ; CLK_30M    ; 4.301 ; 4.472 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]     ; CLK_30M    ; 4.525 ; 4.701 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]     ; CLK_30M    ; 4.458 ; 4.617 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]     ; CLK_30M    ; 4.401 ; 4.524 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XRD         ; CLK_30M    ; 3.571 ; 3.548 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XWE         ; CLK_30M    ; 3.637 ; 3.677 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XZCS_7      ; CLK_30M    ; 5.009 ; 5.228 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; BUSY        ; CLK_30M    ; -3.505 ; -3.682 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; INDATA[*]   ; CLK_30M    ; -2.855 ; -2.989 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[0]  ; CLK_30M    ; -3.176 ; -3.310 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[1]  ; CLK_30M    ; -2.942 ; -3.087 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[2]  ; CLK_30M    ; -3.218 ; -3.371 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[3]  ; CLK_30M    ; -3.099 ; -3.275 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[4]  ; CLK_30M    ; -2.855 ; -2.989 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[5]  ; CLK_30M    ; -3.928 ; -4.114 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[6]  ; CLK_30M    ; -3.009 ; -3.245 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[7]  ; CLK_30M    ; -3.162 ; -3.347 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[8]  ; CLK_30M    ; -3.747 ; -3.993 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[9]  ; CLK_30M    ; -3.292 ; -3.506 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[10] ; CLK_30M    ; -3.169 ; -3.348 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[11] ; CLK_30M    ; -2.856 ; -3.004 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[12] ; CLK_30M    ; -3.035 ; -3.192 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[13] ; CLK_30M    ; -2.894 ; -3.111 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[14] ; CLK_30M    ; -3.503 ; -3.665 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[15] ; CLK_30M    ; -3.328 ; -3.558 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XA[*]       ; CLK_30M    ; -3.517 ; -3.671 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[0]      ; CLK_30M    ; -3.930 ; -4.091 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[1]      ; CLK_30M    ; -3.596 ; -3.796 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[2]      ; CLK_30M    ; -3.882 ; -4.024 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[3]      ; CLK_30M    ; -4.122 ; -4.211 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[4]      ; CLK_30M    ; -4.110 ; -4.201 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[5]      ; CLK_30M    ; -4.128 ; -4.305 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[6]      ; CLK_30M    ; -3.517 ; -3.750 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[7]      ; CLK_30M    ; -3.576 ; -3.794 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[8]      ; CLK_30M    ; -4.146 ; -4.295 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[9]      ; CLK_30M    ; -4.268 ; -4.483 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[10]     ; CLK_30M    ; -3.533 ; -3.671 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[11]     ; CLK_30M    ; -3.819 ; -4.019 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]       ; CLK_30M    ; -3.345 ; -3.522 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]      ; CLK_30M    ; -3.788 ; -3.898 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]      ; CLK_30M    ; -3.788 ; -3.967 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]      ; CLK_30M    ; -3.797 ; -3.977 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]      ; CLK_30M    ; -3.405 ; -3.602 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]      ; CLK_30M    ; -3.645 ; -3.854 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]      ; CLK_30M    ; -3.973 ; -4.032 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]      ; CLK_30M    ; -3.426 ; -3.622 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]      ; CLK_30M    ; -3.749 ; -3.924 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]      ; CLK_30M    ; -3.453 ; -3.661 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]      ; CLK_30M    ; -3.345 ; -3.522 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]     ; CLK_30M    ; -3.700 ; -3.884 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]     ; CLK_30M    ; -3.572 ; -3.709 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]     ; CLK_30M    ; -3.578 ; -3.745 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]     ; CLK_30M    ; -3.791 ; -3.961 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]     ; CLK_30M    ; -3.730 ; -3.882 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]     ; CLK_30M    ; -3.674 ; -3.793 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XRD         ; CLK_30M    ; -1.730 ; -1.771 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XWE         ; CLK_30M    ; -1.556 ; -1.497 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XZCS_7      ; CLK_30M    ; -3.018 ; -3.047 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; CONVENT4      ; CLK_30M    ; 5.502 ; 5.239 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CS            ; CLK_30M    ; 5.453 ; 5.654 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RAMB_OUT[*]   ; CLK_30M    ; 6.887 ; 6.846 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[0]  ; CLK_30M    ; 4.989 ; 4.777 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[1]  ; CLK_30M    ; 4.800 ; 4.598 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[2]  ; CLK_30M    ; 5.772 ; 5.378 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[3]  ; CLK_30M    ; 5.193 ; 5.062 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[4]  ; CLK_30M    ; 5.835 ; 5.434 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[5]  ; CLK_30M    ; 6.887 ; 6.846 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[6]  ; CLK_30M    ; 5.387 ; 5.301 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[7]  ; CLK_30M    ; 5.346 ; 5.140 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[8]  ; CLK_30M    ; 5.963 ; 5.718 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[9]  ; CLK_30M    ; 6.333 ; 6.058 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[10] ; CLK_30M    ; 5.531 ; 5.290 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[11] ; CLK_30M    ; 5.769 ; 5.513 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[12] ; CLK_30M    ; 6.882 ; 6.756 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[13] ; CLK_30M    ; 6.077 ; 5.657 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[14] ; CLK_30M    ; 5.323 ; 5.149 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[15] ; CLK_30M    ; 4.604 ; 4.460 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RD            ; CLK_30M    ; 5.453 ; 5.654 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RESTOUT       ; CLK_30M    ; 3.586 ; 3.533 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]         ; CLK_30M    ; 6.480 ; 6.280 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]        ; CLK_30M    ; 4.718 ; 4.647 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]        ; CLK_30M    ; 5.726 ; 5.498 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]        ; CLK_30M    ; 5.557 ; 5.415 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]        ; CLK_30M    ; 5.169 ; 5.018 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]        ; CLK_30M    ; 5.572 ; 5.308 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]        ; CLK_30M    ; 5.351 ; 5.141 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]        ; CLK_30M    ; 5.104 ; 4.946 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]        ; CLK_30M    ; 5.989 ; 5.884 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]        ; CLK_30M    ; 5.317 ; 5.110 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]        ; CLK_30M    ; 4.857 ; 4.722 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]       ; CLK_30M    ; 5.056 ; 4.861 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]       ; CLK_30M    ; 5.098 ; 4.907 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]       ; CLK_30M    ; 5.155 ; 4.975 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]       ; CLK_30M    ; 5.606 ; 5.364 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]       ; CLK_30M    ; 5.019 ; 4.849 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]       ; CLK_30M    ; 6.480 ; 6.280 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CLK_DAC       ; CLK_30M    ; 0.810 ;       ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; CLK_DAC       ; CLK_30M    ;       ; 0.819 ; Fall       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; CONVENT4      ; CLK_30M    ; 4.895 ; 4.641 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CS            ; CLK_30M    ; 4.847 ; 5.042 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RAMB_OUT[*]   ; CLK_30M    ; 4.041 ; 3.902 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[0]  ; CLK_30M    ; 4.409 ; 4.204 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[1]  ; CLK_30M    ; 4.227 ; 4.032 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[2]  ; CLK_30M    ; 5.161 ; 4.782 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[3]  ; CLK_30M    ; 4.603 ; 4.477 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[4]  ; CLK_30M    ; 5.222 ; 4.836 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[5]  ; CLK_30M    ; 6.275 ; 6.236 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[6]  ; CLK_30M    ; 4.791 ; 4.708 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[7]  ; CLK_30M    ; 4.752 ; 4.554 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[8]  ; CLK_30M    ; 5.343 ; 5.107 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[9]  ; CLK_30M    ; 5.698 ; 5.433 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[10] ; CLK_30M    ; 4.928 ; 4.696 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[11] ; CLK_30M    ; 5.156 ; 4.910 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[12] ; CLK_30M    ; 6.266 ; 6.146 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[13] ; CLK_30M    ; 5.454 ; 5.050 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[14] ; CLK_30M    ; 4.730 ; 4.562 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[15] ; CLK_30M    ; 4.041 ; 3.902 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RD            ; CLK_30M    ; 4.847 ; 5.042 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RESTOUT       ; CLK_30M    ; 3.055 ; 3.003 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]         ; CLK_30M    ; 4.148 ; 4.080 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]        ; CLK_30M    ; 4.148 ; 4.080 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]        ; CLK_30M    ; 5.115 ; 4.896 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]        ; CLK_30M    ; 4.954 ; 4.818 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]        ; CLK_30M    ; 4.580 ; 4.435 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]        ; CLK_30M    ; 4.968 ; 4.714 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]        ; CLK_30M    ; 4.756 ; 4.553 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]        ; CLK_30M    ; 4.519 ; 4.368 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]        ; CLK_30M    ; 5.413 ; 5.313 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]        ; CLK_30M    ; 4.722 ; 4.524 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]        ; CLK_30M    ; 4.281 ; 4.152 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]       ; CLK_30M    ; 4.472 ; 4.284 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]       ; CLK_30M    ; 4.513 ; 4.329 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]       ; CLK_30M    ; 4.568 ; 4.395 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]       ; CLK_30M    ; 5.001 ; 4.769 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]       ; CLK_30M    ; 4.437 ; 4.275 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]       ; CLK_30M    ; 5.885 ; 5.693 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CLK_DAC       ; CLK_30M    ; 0.399 ;       ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; CLK_DAC       ; CLK_30M    ;       ; 0.407 ; Fall       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; XD[*]     ; XRD        ; 7.139 ; 7.087 ; Rise       ; XRD             ;
;  XD[0]    ; XRD        ; 7.792 ; 7.740 ; Rise       ; XRD             ;
;  XD[1]    ; XRD        ; 7.829 ; 7.777 ; Rise       ; XRD             ;
;  XD[2]    ; XRD        ; 7.796 ; 7.744 ; Rise       ; XRD             ;
;  XD[3]    ; XRD        ; 7.139 ; 7.087 ; Rise       ; XRD             ;
;  XD[4]    ; XRD        ; 7.774 ; 7.722 ; Rise       ; XRD             ;
;  XD[5]    ; XRD        ; 7.340 ; 7.288 ; Rise       ; XRD             ;
;  XD[6]    ; XRD        ; 7.340 ; 7.288 ; Rise       ; XRD             ;
;  XD[7]    ; XRD        ; 8.888 ; 8.836 ; Rise       ; XRD             ;
;  XD[8]    ; XRD        ; 7.774 ; 7.722 ; Rise       ; XRD             ;
;  XD[9]    ; XRD        ; 7.340 ; 7.288 ; Rise       ; XRD             ;
;  XD[10]   ; XRD        ; 7.796 ; 7.744 ; Rise       ; XRD             ;
;  XD[11]   ; XRD        ; 7.792 ; 7.740 ; Rise       ; XRD             ;
;  XD[12]   ; XRD        ; 7.792 ; 7.740 ; Rise       ; XRD             ;
;  XD[13]   ; XRD        ; 7.829 ; 7.777 ; Rise       ; XRD             ;
;  XD[14]   ; XRD        ; 7.340 ; 7.288 ; Rise       ; XRD             ;
;  XD[15]   ; XRD        ; 8.726 ; 8.674 ; Rise       ; XRD             ;
; XD[*]     ; XRD        ; 7.139 ; 7.087 ; Fall       ; XRD             ;
;  XD[0]    ; XRD        ; 7.792 ; 7.740 ; Fall       ; XRD             ;
;  XD[1]    ; XRD        ; 7.829 ; 7.777 ; Fall       ; XRD             ;
;  XD[2]    ; XRD        ; 7.796 ; 7.744 ; Fall       ; XRD             ;
;  XD[3]    ; XRD        ; 7.139 ; 7.087 ; Fall       ; XRD             ;
;  XD[4]    ; XRD        ; 7.774 ; 7.722 ; Fall       ; XRD             ;
;  XD[5]    ; XRD        ; 7.340 ; 7.288 ; Fall       ; XRD             ;
;  XD[6]    ; XRD        ; 7.340 ; 7.288 ; Fall       ; XRD             ;
;  XD[7]    ; XRD        ; 8.888 ; 8.836 ; Fall       ; XRD             ;
;  XD[8]    ; XRD        ; 7.774 ; 7.722 ; Fall       ; XRD             ;
;  XD[9]    ; XRD        ; 7.340 ; 7.288 ; Fall       ; XRD             ;
;  XD[10]   ; XRD        ; 7.796 ; 7.744 ; Fall       ; XRD             ;
;  XD[11]   ; XRD        ; 7.792 ; 7.740 ; Fall       ; XRD             ;
;  XD[12]   ; XRD        ; 7.792 ; 7.740 ; Fall       ; XRD             ;
;  XD[13]   ; XRD        ; 7.829 ; 7.777 ; Fall       ; XRD             ;
;  XD[14]   ; XRD        ; 7.340 ; 7.288 ; Fall       ; XRD             ;
;  XD[15]   ; XRD        ; 8.726 ; 8.674 ; Fall       ; XRD             ;
; XD[*]     ; XWE        ; 6.236 ; 6.184 ; Rise       ; XWE             ;
;  XD[0]    ; XWE        ; 6.889 ; 6.837 ; Rise       ; XWE             ;
;  XD[1]    ; XWE        ; 6.926 ; 6.874 ; Rise       ; XWE             ;
;  XD[2]    ; XWE        ; 6.893 ; 6.841 ; Rise       ; XWE             ;
;  XD[3]    ; XWE        ; 6.236 ; 6.184 ; Rise       ; XWE             ;
;  XD[4]    ; XWE        ; 6.871 ; 6.819 ; Rise       ; XWE             ;
;  XD[5]    ; XWE        ; 6.437 ; 6.385 ; Rise       ; XWE             ;
;  XD[6]    ; XWE        ; 6.437 ; 6.385 ; Rise       ; XWE             ;
;  XD[7]    ; XWE        ; 7.985 ; 7.933 ; Rise       ; XWE             ;
;  XD[8]    ; XWE        ; 6.871 ; 6.819 ; Rise       ; XWE             ;
;  XD[9]    ; XWE        ; 6.437 ; 6.385 ; Rise       ; XWE             ;
;  XD[10]   ; XWE        ; 6.893 ; 6.841 ; Rise       ; XWE             ;
;  XD[11]   ; XWE        ; 6.889 ; 6.837 ; Rise       ; XWE             ;
;  XD[12]   ; XWE        ; 6.889 ; 6.837 ; Rise       ; XWE             ;
;  XD[13]   ; XWE        ; 6.926 ; 6.874 ; Rise       ; XWE             ;
;  XD[14]   ; XWE        ; 6.437 ; 6.385 ; Rise       ; XWE             ;
;  XD[15]   ; XWE        ; 7.823 ; 7.771 ; Rise       ; XWE             ;
; XD[*]     ; XWE        ; 6.236 ; 6.184 ; Fall       ; XWE             ;
;  XD[0]    ; XWE        ; 6.889 ; 6.837 ; Fall       ; XWE             ;
;  XD[1]    ; XWE        ; 6.926 ; 6.874 ; Fall       ; XWE             ;
;  XD[2]    ; XWE        ; 6.893 ; 6.841 ; Fall       ; XWE             ;
;  XD[3]    ; XWE        ; 6.236 ; 6.184 ; Fall       ; XWE             ;
;  XD[4]    ; XWE        ; 6.871 ; 6.819 ; Fall       ; XWE             ;
;  XD[5]    ; XWE        ; 6.437 ; 6.385 ; Fall       ; XWE             ;
;  XD[6]    ; XWE        ; 6.437 ; 6.385 ; Fall       ; XWE             ;
;  XD[7]    ; XWE        ; 7.985 ; 7.933 ; Fall       ; XWE             ;
;  XD[8]    ; XWE        ; 6.871 ; 6.819 ; Fall       ; XWE             ;
;  XD[9]    ; XWE        ; 6.437 ; 6.385 ; Fall       ; XWE             ;
;  XD[10]   ; XWE        ; 6.893 ; 6.841 ; Fall       ; XWE             ;
;  XD[11]   ; XWE        ; 6.889 ; 6.837 ; Fall       ; XWE             ;
;  XD[12]   ; XWE        ; 6.889 ; 6.837 ; Fall       ; XWE             ;
;  XD[13]   ; XWE        ; 6.926 ; 6.874 ; Fall       ; XWE             ;
;  XD[14]   ; XWE        ; 6.437 ; 6.385 ; Fall       ; XWE             ;
;  XD[15]   ; XWE        ; 7.823 ; 7.771 ; Fall       ; XWE             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; XD[*]     ; XRD        ; 6.827 ; 6.775 ; Rise       ; XRD             ;
;  XD[0]    ; XRD        ; 7.454 ; 7.402 ; Rise       ; XRD             ;
;  XD[1]    ; XRD        ; 7.489 ; 7.437 ; Rise       ; XRD             ;
;  XD[2]    ; XRD        ; 7.458 ; 7.406 ; Rise       ; XRD             ;
;  XD[3]    ; XRD        ; 6.827 ; 6.775 ; Rise       ; XRD             ;
;  XD[4]    ; XRD        ; 7.436 ; 7.384 ; Rise       ; XRD             ;
;  XD[5]    ; XRD        ; 7.020 ; 6.968 ; Rise       ; XRD             ;
;  XD[6]    ; XRD        ; 7.020 ; 6.968 ; Rise       ; XRD             ;
;  XD[7]    ; XRD        ; 8.551 ; 8.499 ; Rise       ; XRD             ;
;  XD[8]    ; XRD        ; 7.436 ; 7.384 ; Rise       ; XRD             ;
;  XD[9]    ; XRD        ; 7.020 ; 6.968 ; Rise       ; XRD             ;
;  XD[10]   ; XRD        ; 7.458 ; 7.406 ; Rise       ; XRD             ;
;  XD[11]   ; XRD        ; 7.454 ; 7.402 ; Rise       ; XRD             ;
;  XD[12]   ; XRD        ; 7.454 ; 7.402 ; Rise       ; XRD             ;
;  XD[13]   ; XRD        ; 7.489 ; 7.437 ; Rise       ; XRD             ;
;  XD[14]   ; XRD        ; 7.020 ; 6.968 ; Rise       ; XRD             ;
;  XD[15]   ; XRD        ; 8.395 ; 8.343 ; Rise       ; XRD             ;
; XD[*]     ; XRD        ; 6.827 ; 6.775 ; Fall       ; XRD             ;
;  XD[0]    ; XRD        ; 7.454 ; 7.402 ; Fall       ; XRD             ;
;  XD[1]    ; XRD        ; 7.489 ; 7.437 ; Fall       ; XRD             ;
;  XD[2]    ; XRD        ; 7.458 ; 7.406 ; Fall       ; XRD             ;
;  XD[3]    ; XRD        ; 6.827 ; 6.775 ; Fall       ; XRD             ;
;  XD[4]    ; XRD        ; 7.436 ; 7.384 ; Fall       ; XRD             ;
;  XD[5]    ; XRD        ; 7.020 ; 6.968 ; Fall       ; XRD             ;
;  XD[6]    ; XRD        ; 7.020 ; 6.968 ; Fall       ; XRD             ;
;  XD[7]    ; XRD        ; 8.551 ; 8.499 ; Fall       ; XRD             ;
;  XD[8]    ; XRD        ; 7.436 ; 7.384 ; Fall       ; XRD             ;
;  XD[9]    ; XRD        ; 7.020 ; 6.968 ; Fall       ; XRD             ;
;  XD[10]   ; XRD        ; 7.458 ; 7.406 ; Fall       ; XRD             ;
;  XD[11]   ; XRD        ; 7.454 ; 7.402 ; Fall       ; XRD             ;
;  XD[12]   ; XRD        ; 7.454 ; 7.402 ; Fall       ; XRD             ;
;  XD[13]   ; XRD        ; 7.489 ; 7.437 ; Fall       ; XRD             ;
;  XD[14]   ; XRD        ; 7.020 ; 6.968 ; Fall       ; XRD             ;
;  XD[15]   ; XRD        ; 8.395 ; 8.343 ; Fall       ; XRD             ;
; XD[*]     ; XWE        ; 5.988 ; 5.936 ; Rise       ; XWE             ;
;  XD[0]    ; XWE        ; 6.615 ; 6.563 ; Rise       ; XWE             ;
;  XD[1]    ; XWE        ; 6.650 ; 6.598 ; Rise       ; XWE             ;
;  XD[2]    ; XWE        ; 6.619 ; 6.567 ; Rise       ; XWE             ;
;  XD[3]    ; XWE        ; 5.988 ; 5.936 ; Rise       ; XWE             ;
;  XD[4]    ; XWE        ; 6.597 ; 6.545 ; Rise       ; XWE             ;
;  XD[5]    ; XWE        ; 6.181 ; 6.129 ; Rise       ; XWE             ;
;  XD[6]    ; XWE        ; 6.181 ; 6.129 ; Rise       ; XWE             ;
;  XD[7]    ; XWE        ; 7.712 ; 7.660 ; Rise       ; XWE             ;
;  XD[8]    ; XWE        ; 6.597 ; 6.545 ; Rise       ; XWE             ;
;  XD[9]    ; XWE        ; 6.181 ; 6.129 ; Rise       ; XWE             ;
;  XD[10]   ; XWE        ; 6.619 ; 6.567 ; Rise       ; XWE             ;
;  XD[11]   ; XWE        ; 6.615 ; 6.563 ; Rise       ; XWE             ;
;  XD[12]   ; XWE        ; 6.615 ; 6.563 ; Rise       ; XWE             ;
;  XD[13]   ; XWE        ; 6.650 ; 6.598 ; Rise       ; XWE             ;
;  XD[14]   ; XWE        ; 6.181 ; 6.129 ; Rise       ; XWE             ;
;  XD[15]   ; XWE        ; 7.556 ; 7.504 ; Rise       ; XWE             ;
; XD[*]     ; XWE        ; 5.988 ; 5.936 ; Fall       ; XWE             ;
;  XD[0]    ; XWE        ; 6.615 ; 6.563 ; Fall       ; XWE             ;
;  XD[1]    ; XWE        ; 6.650 ; 6.598 ; Fall       ; XWE             ;
;  XD[2]    ; XWE        ; 6.619 ; 6.567 ; Fall       ; XWE             ;
;  XD[3]    ; XWE        ; 5.988 ; 5.936 ; Fall       ; XWE             ;
;  XD[4]    ; XWE        ; 6.597 ; 6.545 ; Fall       ; XWE             ;
;  XD[5]    ; XWE        ; 6.181 ; 6.129 ; Fall       ; XWE             ;
;  XD[6]    ; XWE        ; 6.181 ; 6.129 ; Fall       ; XWE             ;
;  XD[7]    ; XWE        ; 7.712 ; 7.660 ; Fall       ; XWE             ;
;  XD[8]    ; XWE        ; 6.597 ; 6.545 ; Fall       ; XWE             ;
;  XD[9]    ; XWE        ; 6.181 ; 6.129 ; Fall       ; XWE             ;
;  XD[10]   ; XWE        ; 6.619 ; 6.567 ; Fall       ; XWE             ;
;  XD[11]   ; XWE        ; 6.615 ; 6.563 ; Fall       ; XWE             ;
;  XD[12]   ; XWE        ; 6.615 ; 6.563 ; Fall       ; XWE             ;
;  XD[13]   ; XWE        ; 6.650 ; 6.598 ; Fall       ; XWE             ;
;  XD[14]   ; XWE        ; 6.181 ; 6.129 ; Fall       ; XWE             ;
;  XD[15]   ; XWE        ; 7.556 ; 7.504 ; Fall       ; XWE             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; XD[*]     ; XRD        ; 6.819     ; 6.871     ; Rise       ; XRD             ;
;  XD[0]    ; XRD        ; 7.370     ; 7.422     ; Rise       ; XRD             ;
;  XD[1]    ; XRD        ; 7.402     ; 7.454     ; Rise       ; XRD             ;
;  XD[2]    ; XRD        ; 7.375     ; 7.427     ; Rise       ; XRD             ;
;  XD[3]    ; XRD        ; 6.819     ; 6.871     ; Rise       ; XRD             ;
;  XD[4]    ; XRD        ; 7.459     ; 7.511     ; Rise       ; XRD             ;
;  XD[5]    ; XRD        ; 6.987     ; 7.039     ; Rise       ; XRD             ;
;  XD[6]    ; XRD        ; 6.987     ; 7.039     ; Rise       ; XRD             ;
;  XD[7]    ; XRD        ; 8.567     ; 8.619     ; Rise       ; XRD             ;
;  XD[8]    ; XRD        ; 7.459     ; 7.511     ; Rise       ; XRD             ;
;  XD[9]    ; XRD        ; 6.987     ; 7.039     ; Rise       ; XRD             ;
;  XD[10]   ; XRD        ; 7.375     ; 7.427     ; Rise       ; XRD             ;
;  XD[11]   ; XRD        ; 7.370     ; 7.422     ; Rise       ; XRD             ;
;  XD[12]   ; XRD        ; 7.370     ; 7.422     ; Rise       ; XRD             ;
;  XD[13]   ; XRD        ; 7.402     ; 7.454     ; Rise       ; XRD             ;
;  XD[14]   ; XRD        ; 6.987     ; 7.039     ; Rise       ; XRD             ;
;  XD[15]   ; XRD        ; 8.329     ; 8.381     ; Rise       ; XRD             ;
; XD[*]     ; XRD        ; 6.819     ; 6.871     ; Fall       ; XRD             ;
;  XD[0]    ; XRD        ; 7.370     ; 7.422     ; Fall       ; XRD             ;
;  XD[1]    ; XRD        ; 7.402     ; 7.454     ; Fall       ; XRD             ;
;  XD[2]    ; XRD        ; 7.375     ; 7.427     ; Fall       ; XRD             ;
;  XD[3]    ; XRD        ; 6.819     ; 6.871     ; Fall       ; XRD             ;
;  XD[4]    ; XRD        ; 7.459     ; 7.511     ; Fall       ; XRD             ;
;  XD[5]    ; XRD        ; 6.987     ; 7.039     ; Fall       ; XRD             ;
;  XD[6]    ; XRD        ; 6.987     ; 7.039     ; Fall       ; XRD             ;
;  XD[7]    ; XRD        ; 8.567     ; 8.619     ; Fall       ; XRD             ;
;  XD[8]    ; XRD        ; 7.459     ; 7.511     ; Fall       ; XRD             ;
;  XD[9]    ; XRD        ; 6.987     ; 7.039     ; Fall       ; XRD             ;
;  XD[10]   ; XRD        ; 7.375     ; 7.427     ; Fall       ; XRD             ;
;  XD[11]   ; XRD        ; 7.370     ; 7.422     ; Fall       ; XRD             ;
;  XD[12]   ; XRD        ; 7.370     ; 7.422     ; Fall       ; XRD             ;
;  XD[13]   ; XRD        ; 7.402     ; 7.454     ; Fall       ; XRD             ;
;  XD[14]   ; XRD        ; 6.987     ; 7.039     ; Fall       ; XRD             ;
;  XD[15]   ; XRD        ; 8.329     ; 8.381     ; Fall       ; XRD             ;
; XD[*]     ; XWE        ; 6.283     ; 6.335     ; Rise       ; XWE             ;
;  XD[0]    ; XWE        ; 6.834     ; 6.886     ; Rise       ; XWE             ;
;  XD[1]    ; XWE        ; 6.866     ; 6.918     ; Rise       ; XWE             ;
;  XD[2]    ; XWE        ; 6.839     ; 6.891     ; Rise       ; XWE             ;
;  XD[3]    ; XWE        ; 6.283     ; 6.335     ; Rise       ; XWE             ;
;  XD[4]    ; XWE        ; 6.923     ; 6.975     ; Rise       ; XWE             ;
;  XD[5]    ; XWE        ; 6.451     ; 6.503     ; Rise       ; XWE             ;
;  XD[6]    ; XWE        ; 6.451     ; 6.503     ; Rise       ; XWE             ;
;  XD[7]    ; XWE        ; 8.031     ; 8.083     ; Rise       ; XWE             ;
;  XD[8]    ; XWE        ; 6.923     ; 6.975     ; Rise       ; XWE             ;
;  XD[9]    ; XWE        ; 6.451     ; 6.503     ; Rise       ; XWE             ;
;  XD[10]   ; XWE        ; 6.839     ; 6.891     ; Rise       ; XWE             ;
;  XD[11]   ; XWE        ; 6.834     ; 6.886     ; Rise       ; XWE             ;
;  XD[12]   ; XWE        ; 6.834     ; 6.886     ; Rise       ; XWE             ;
;  XD[13]   ; XWE        ; 6.866     ; 6.918     ; Rise       ; XWE             ;
;  XD[14]   ; XWE        ; 6.451     ; 6.503     ; Rise       ; XWE             ;
;  XD[15]   ; XWE        ; 7.793     ; 7.845     ; Rise       ; XWE             ;
; XD[*]     ; XWE        ; 6.283     ; 6.335     ; Fall       ; XWE             ;
;  XD[0]    ; XWE        ; 6.834     ; 6.886     ; Fall       ; XWE             ;
;  XD[1]    ; XWE        ; 6.866     ; 6.918     ; Fall       ; XWE             ;
;  XD[2]    ; XWE        ; 6.839     ; 6.891     ; Fall       ; XWE             ;
;  XD[3]    ; XWE        ; 6.283     ; 6.335     ; Fall       ; XWE             ;
;  XD[4]    ; XWE        ; 6.923     ; 6.975     ; Fall       ; XWE             ;
;  XD[5]    ; XWE        ; 6.451     ; 6.503     ; Fall       ; XWE             ;
;  XD[6]    ; XWE        ; 6.451     ; 6.503     ; Fall       ; XWE             ;
;  XD[7]    ; XWE        ; 8.031     ; 8.083     ; Fall       ; XWE             ;
;  XD[8]    ; XWE        ; 6.923     ; 6.975     ; Fall       ; XWE             ;
;  XD[9]    ; XWE        ; 6.451     ; 6.503     ; Fall       ; XWE             ;
;  XD[10]   ; XWE        ; 6.839     ; 6.891     ; Fall       ; XWE             ;
;  XD[11]   ; XWE        ; 6.834     ; 6.886     ; Fall       ; XWE             ;
;  XD[12]   ; XWE        ; 6.834     ; 6.886     ; Fall       ; XWE             ;
;  XD[13]   ; XWE        ; 6.866     ; 6.918     ; Fall       ; XWE             ;
;  XD[14]   ; XWE        ; 6.451     ; 6.503     ; Fall       ; XWE             ;
;  XD[15]   ; XWE        ; 7.793     ; 7.845     ; Fall       ; XWE             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; XD[*]     ; XRD        ; 6.528     ; 6.580     ; Rise       ; XRD             ;
;  XD[0]    ; XRD        ; 7.057     ; 7.109     ; Rise       ; XRD             ;
;  XD[1]    ; XRD        ; 7.088     ; 7.140     ; Rise       ; XRD             ;
;  XD[2]    ; XRD        ; 7.062     ; 7.114     ; Rise       ; XRD             ;
;  XD[3]    ; XRD        ; 6.528     ; 6.580     ; Rise       ; XRD             ;
;  XD[4]    ; XRD        ; 7.143     ; 7.195     ; Rise       ; XRD             ;
;  XD[5]    ; XRD        ; 6.689     ; 6.741     ; Rise       ; XRD             ;
;  XD[6]    ; XRD        ; 6.689     ; 6.741     ; Rise       ; XRD             ;
;  XD[7]    ; XRD        ; 8.251     ; 8.303     ; Rise       ; XRD             ;
;  XD[8]    ; XRD        ; 7.143     ; 7.195     ; Rise       ; XRD             ;
;  XD[9]    ; XRD        ; 6.689     ; 6.741     ; Rise       ; XRD             ;
;  XD[10]   ; XRD        ; 7.062     ; 7.114     ; Rise       ; XRD             ;
;  XD[11]   ; XRD        ; 7.057     ; 7.109     ; Rise       ; XRD             ;
;  XD[12]   ; XRD        ; 7.057     ; 7.109     ; Rise       ; XRD             ;
;  XD[13]   ; XRD        ; 7.088     ; 7.140     ; Rise       ; XRD             ;
;  XD[14]   ; XRD        ; 6.689     ; 6.741     ; Rise       ; XRD             ;
;  XD[15]   ; XRD        ; 8.023     ; 8.075     ; Rise       ; XRD             ;
; XD[*]     ; XRD        ; 6.528     ; 6.580     ; Fall       ; XRD             ;
;  XD[0]    ; XRD        ; 7.057     ; 7.109     ; Fall       ; XRD             ;
;  XD[1]    ; XRD        ; 7.088     ; 7.140     ; Fall       ; XRD             ;
;  XD[2]    ; XRD        ; 7.062     ; 7.114     ; Fall       ; XRD             ;
;  XD[3]    ; XRD        ; 6.528     ; 6.580     ; Fall       ; XRD             ;
;  XD[4]    ; XRD        ; 7.143     ; 7.195     ; Fall       ; XRD             ;
;  XD[5]    ; XRD        ; 6.689     ; 6.741     ; Fall       ; XRD             ;
;  XD[6]    ; XRD        ; 6.689     ; 6.741     ; Fall       ; XRD             ;
;  XD[7]    ; XRD        ; 8.251     ; 8.303     ; Fall       ; XRD             ;
;  XD[8]    ; XRD        ; 7.143     ; 7.195     ; Fall       ; XRD             ;
;  XD[9]    ; XRD        ; 6.689     ; 6.741     ; Fall       ; XRD             ;
;  XD[10]   ; XRD        ; 7.062     ; 7.114     ; Fall       ; XRD             ;
;  XD[11]   ; XRD        ; 7.057     ; 7.109     ; Fall       ; XRD             ;
;  XD[12]   ; XRD        ; 7.057     ; 7.109     ; Fall       ; XRD             ;
;  XD[13]   ; XRD        ; 7.088     ; 7.140     ; Fall       ; XRD             ;
;  XD[14]   ; XRD        ; 6.689     ; 6.741     ; Fall       ; XRD             ;
;  XD[15]   ; XRD        ; 8.023     ; 8.075     ; Fall       ; XRD             ;
; XD[*]     ; XWE        ; 6.032     ; 6.084     ; Rise       ; XWE             ;
;  XD[0]    ; XWE        ; 6.561     ; 6.613     ; Rise       ; XWE             ;
;  XD[1]    ; XWE        ; 6.592     ; 6.644     ; Rise       ; XWE             ;
;  XD[2]    ; XWE        ; 6.566     ; 6.618     ; Rise       ; XWE             ;
;  XD[3]    ; XWE        ; 6.032     ; 6.084     ; Rise       ; XWE             ;
;  XD[4]    ; XWE        ; 6.647     ; 6.699     ; Rise       ; XWE             ;
;  XD[5]    ; XWE        ; 6.193     ; 6.245     ; Rise       ; XWE             ;
;  XD[6]    ; XWE        ; 6.193     ; 6.245     ; Rise       ; XWE             ;
;  XD[7]    ; XWE        ; 7.755     ; 7.807     ; Rise       ; XWE             ;
;  XD[8]    ; XWE        ; 6.647     ; 6.699     ; Rise       ; XWE             ;
;  XD[9]    ; XWE        ; 6.193     ; 6.245     ; Rise       ; XWE             ;
;  XD[10]   ; XWE        ; 6.566     ; 6.618     ; Rise       ; XWE             ;
;  XD[11]   ; XWE        ; 6.561     ; 6.613     ; Rise       ; XWE             ;
;  XD[12]   ; XWE        ; 6.561     ; 6.613     ; Rise       ; XWE             ;
;  XD[13]   ; XWE        ; 6.592     ; 6.644     ; Rise       ; XWE             ;
;  XD[14]   ; XWE        ; 6.193     ; 6.245     ; Rise       ; XWE             ;
;  XD[15]   ; XWE        ; 7.527     ; 7.579     ; Rise       ; XWE             ;
; XD[*]     ; XWE        ; 6.032     ; 6.084     ; Fall       ; XWE             ;
;  XD[0]    ; XWE        ; 6.561     ; 6.613     ; Fall       ; XWE             ;
;  XD[1]    ; XWE        ; 6.592     ; 6.644     ; Fall       ; XWE             ;
;  XD[2]    ; XWE        ; 6.566     ; 6.618     ; Fall       ; XWE             ;
;  XD[3]    ; XWE        ; 6.032     ; 6.084     ; Fall       ; XWE             ;
;  XD[4]    ; XWE        ; 6.647     ; 6.699     ; Fall       ; XWE             ;
;  XD[5]    ; XWE        ; 6.193     ; 6.245     ; Fall       ; XWE             ;
;  XD[6]    ; XWE        ; 6.193     ; 6.245     ; Fall       ; XWE             ;
;  XD[7]    ; XWE        ; 7.755     ; 7.807     ; Fall       ; XWE             ;
;  XD[8]    ; XWE        ; 6.647     ; 6.699     ; Fall       ; XWE             ;
;  XD[9]    ; XWE        ; 6.193     ; 6.245     ; Fall       ; XWE             ;
;  XD[10]   ; XWE        ; 6.566     ; 6.618     ; Fall       ; XWE             ;
;  XD[11]   ; XWE        ; 6.561     ; 6.613     ; Fall       ; XWE             ;
;  XD[12]   ; XWE        ; 6.561     ; 6.613     ; Fall       ; XWE             ;
;  XD[13]   ; XWE        ; 6.592     ; 6.644     ; Fall       ; XWE             ;
;  XD[14]   ; XWE        ; 6.193     ; 6.245     ; Fall       ; XWE             ;
;  XD[15]   ; XWE        ; 7.527     ; 7.579     ; Fall       ; XWE             ;
+-----------+------------+-----------+-----------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup Summary                                    ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[0] ; -4.666 ; -161.788      ;
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; -2.663 ; -31.343       ;
; XRD                                            ; -1.163 ; -12.974       ;
; XWE                                            ; -0.498 ; -3.291        ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; XRD                                            ; -2.772 ; -31.207       ;
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; -1.337 ; -13.987       ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.128  ; 0.000         ;
; XWE                                            ; 0.296  ; 0.000         ;
+------------------------------------------------+--------+---------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; XWE                                            ; -3.000 ; -15.448       ;
; XRD                                            ; -3.000 ; -6.011        ;
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; -1.000 ; -9.000        ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; 6.411  ; 0.000         ;
; CLK_30M                                        ; 16.282 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                         ;
+--------+--------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                       ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -4.666 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.680     ; 0.935      ;
; -4.604 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.756     ; 0.797      ;
; -4.604 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.757     ; 0.796      ;
; -4.594 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.757     ; 0.786      ;
; -4.586 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.749     ; 0.786      ;
; -4.586 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.750     ; 0.785      ;
; -4.574 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.717     ; 0.806      ;
; -4.572 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.721     ; 0.800      ;
; -4.568 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.717     ; 0.800      ;
; -4.567 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.750     ; 0.766      ;
; -4.567 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.743     ; 0.773      ;
; -4.566 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.731     ; 0.784      ;
; -4.564 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.726     ; 0.787      ;
; -4.562 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.725     ; 0.786      ;
; -4.561 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.720     ; 0.790      ;
; -4.558 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.742     ; 0.765      ;
; -4.557 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.716     ; 0.790      ;
; -4.556 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.721     ; 0.784      ;
; -4.555 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.730     ; 0.774      ;
; -4.554 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.784     ; 0.719      ;
; -4.554 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.688     ; 0.815      ;
; -4.552 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.742     ; 0.759      ;
; -4.549 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.726     ; 0.772      ;
; -4.542 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.725     ; 0.766      ;
; -4.531 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.685     ; 0.795      ;
; -4.524 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.681     ; 0.792      ;
; -4.513 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.653     ; 0.809      ;
; -4.509 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.674     ; 0.784      ;
; -4.498 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.678     ; 0.769      ;
; -4.497 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.668     ; 0.778      ;
; -4.497 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.648     ; 0.798      ;
; -4.495 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.804     ; 0.640      ;
; -4.492 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.652     ; 0.789      ;
; -4.490 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.671     ; 0.768      ;
; -4.487 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.797     ; 0.639      ;
; -4.482 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.659     ; 0.772      ;
; -4.472 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.790     ; 0.631      ;
; -4.459 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.764     ; 0.644      ;
; -4.449 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.654     ; 0.744      ;
; -4.440 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.663     ; 0.726      ;
; -4.437 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.648     ; 0.738      ;
; -4.436 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.655     ; 0.730      ;
; -4.432 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.773     ; 0.608      ;
; -4.431 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.768     ; 0.612      ;
; -4.430 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.658     ; 0.721      ;
; -4.427 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.756     ; 0.620      ;
; -4.426 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.749     ; 0.626      ;
; -4.423 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.778     ; 0.594      ;
; -4.411 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.113     ; 1.247      ;
; -4.410 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.743     ; 0.616      ;
; -4.406 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.657     ; 0.698      ;
; -4.401 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.720     ; 0.630      ;
; -4.398 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.716     ; 0.631      ;
; -4.392 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.731     ; 0.610      ;
; -4.390 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.730     ; 0.609      ;
; -4.385 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.736     ; 0.598      ;
; -4.385 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.737     ; 0.597      ;
; -4.385 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.737     ; 0.597      ;
; -4.381 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.687     ; 0.643      ;
; -4.381 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.695     ; 0.635      ;
; -4.380 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.677     ; 0.652      ;
; -4.378 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.681     ; 0.646      ;
; -4.375 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.685     ; 0.639      ;
; -4.371 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.694     ; 0.626      ;
; -4.370 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.675     ; 0.644      ;
; -4.367 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.684     ; 0.632      ;
; -4.357 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.688     ; 0.618      ;
; -4.354 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.671     ; 0.632      ;
; -4.349 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.678     ; 0.620      ;
; -4.346 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.674     ; 0.621      ;
; -4.344 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.670     ; 0.623      ;
; -4.344 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.649     ; 0.644      ;
; -4.340 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.644     ; 0.645      ;
; -4.339 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.645     ; 0.643      ;
; -4.333 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.658     ; 0.624      ;
; -4.332 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.649     ; 0.632      ;
; -4.332 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.661     ; 0.620      ;
; -4.331 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.645     ; 0.635      ;
; -4.331 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.625     ; 0.655      ;
; -4.330 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.654     ; 0.625      ;
; -4.328 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.659     ; 0.618      ;
; -4.326 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.089     ; 1.186      ;
; -4.321 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.659     ; 0.611      ;
; -4.319 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.089     ; 1.179      ;
; -4.319 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.654     ; 0.614      ;
; -4.315 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.621     ; 0.643      ;
; -4.314 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.647     ; 0.616      ;
; -4.312 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.662     ; 0.599      ;
; -4.312 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.664     ; 0.597      ;
; -4.311 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.654     ; 0.606      ;
; -4.309 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.668     ; 0.590      ;
; -4.307 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.669     ; 0.587      ;
; -4.301 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.641     ; 0.609      ;
; -4.297 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.630     ; 0.616      ;
; -4.292 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.094     ; 1.147      ;
; -4.288 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.118     ; 1.119      ;
; -4.286 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ; XRD          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.635     ; 0.600      ;
; -4.285 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.118     ; 1.116      ;
; -4.276 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.120     ; 1.105      ;
; -4.271 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ; XWE          ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.092     ; 1.128      ;
+--------+--------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'                                                                                                                ;
+--------+--------------------------------------+--------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.663 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.476     ; 1.630      ;
; -2.659 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.523     ; 1.579      ;
; -2.639 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.580     ; 1.619      ;
; -2.639 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.517     ; 1.683      ;
; -2.635 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.627     ; 1.568      ;
; -2.631 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.579     ; 1.613      ;
; -2.627 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.626     ; 1.562      ;
; -2.624 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.475     ; 1.592      ;
; -2.615 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.520     ; 1.600      ;
; -2.612 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.520     ; 1.597      ;
; -2.611 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.567     ; 1.549      ;
; -2.608 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.567     ; 1.546      ;
; -2.606 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.516     ; 1.651      ;
; -2.600 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.579     ; 1.581      ;
; -2.590 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.578     ; 1.573      ;
; -2.585 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.519     ; 1.571      ;
; -2.585 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.519     ; 1.571      ;
; -2.584 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.579     ; 1.566      ;
; -2.582 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.524     ; 1.623      ;
; -2.577 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.404     ; 1.616      ;
; -2.566 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.459     ; 1.610      ;
; -2.564 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.414     ; 1.593      ;
; -2.564 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.403     ; 1.604      ;
; -2.558 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.521     ; 1.540      ;
; -2.557 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.578     ; 1.540      ;
; -2.554 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.568     ; 1.489      ;
; -2.553 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.508     ; 1.605      ;
; -2.552 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.589     ; 1.526      ;
; -2.552 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.585     ; 1.532      ;
; -2.550 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.586     ; 1.529      ;
; -2.549 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.549     ; 1.566      ;
; -2.549 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.523     ; 1.591      ;
; -2.548 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.612     ; 1.502      ;
; -2.546 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.633     ; 1.478      ;
; -2.544 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.659     ; 1.451      ;
; -2.543 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.507     ; 1.597      ;
; -2.541 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.519     ; 1.528      ;
; -2.541 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.550     ; 1.557      ;
; -2.540 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.507     ; 1.593      ;
; -2.539 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.518     ; 1.581      ;
; -2.538 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.448     ; 1.595      ;
; -2.538 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.448     ; 1.595      ;
; -2.537 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.566     ; 1.477      ;
; -2.533 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.458     ; 1.578      ;
; -2.531 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.413     ; 1.561      ;
; -2.530 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.506     ; 1.585      ;
; -2.527 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.586     ; 1.506      ;
; -2.525 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.589     ; 1.499      ;
; -2.525 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.447     ; 1.583      ;
; -2.525 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.447     ; 1.583      ;
; -2.521 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.636     ; 1.448      ;
; -2.519 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.457     ; 1.568      ;
; -2.514 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.520     ; 1.497      ;
; -2.511 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.521     ; 1.493      ;
; -2.511 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.611     ; 1.466      ;
; -2.510 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.404     ; 1.549      ;
; -2.509 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.476     ; 1.476      ;
; -2.506 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.517     ; 1.549      ;
; -2.505 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.518     ; 1.550      ;
; -2.505 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.514     ; 1.556      ;
; -2.502 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.588     ; 1.477      ;
; -2.500 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.585     ; 1.480      ;
; -2.492 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.517     ; 1.538      ;
; -2.492 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.513     ; 1.544      ;
; -2.491 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.588     ; 1.483      ;
; -2.491 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.590     ; 1.464      ;
; -2.487 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.637     ; 1.413      ;
; -2.486 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.508     ; 1.538      ;
; -2.486 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.612     ; 1.440      ;
; -2.486 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.456     ; 1.536      ;
; -2.485 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.518     ; 1.473      ;
; -2.484 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.520     ; 1.467      ;
; -2.484 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.580     ; 1.464      ;
; -2.482 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.475     ; 1.450      ;
; -2.482 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.527     ; 1.535      ;
; -2.479 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.589     ; 1.470      ;
; -2.476 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.507     ; 1.530      ;
; -2.475 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.636     ; 1.419      ;
; -2.471 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.448     ; 1.528      ;
; -2.471 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.448     ; 1.528      ;
; -2.470 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.458     ; 1.517      ;
; -2.469 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.458     ; 1.516      ;
; -2.467 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.449     ; 1.521      ;
; -2.464 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.519     ; 1.451      ;
; -2.464 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.540     ; 1.490      ;
; -2.462 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.380     ; 1.525      ;
; -2.459 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.611     ; 1.414      ;
; -2.457 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.579     ; 1.438      ;
; -2.455 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.517     ; 1.501      ;
; -2.454 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.527     ; 1.490      ;
; -2.454 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.448     ; 1.509      ;
; -2.452 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.407     ; 1.488      ;
; -2.451 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.539     ; 1.478      ;
; -2.449 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.526     ; 1.503      ;
; -2.447 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.526     ; 1.484      ;
; -2.444 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.517     ; 1.507      ;
; -2.442 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.516     ; 1.489      ;
; -2.438 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.484     ; 1.514      ;
; -2.438 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.518     ; 1.483      ;
; -2.438 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 1.000        ; -1.514     ; 1.489      ;
+--------+--------------------------------------+--------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'XRD'                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.163 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.014      ; 1.630      ;
; -1.159 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; -0.033     ; 1.579      ;
; -1.139 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.090     ; 1.619      ;
; -1.139 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.027     ; 1.683      ;
; -1.135 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.137     ; 1.568      ;
; -1.131 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.089     ; 1.613      ;
; -1.127 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.136     ; 1.562      ;
; -1.124 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.015      ; 1.592      ;
; -1.115 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; -0.030     ; 1.600      ;
; -1.112 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; -0.030     ; 1.597      ;
; -1.111 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; -0.077     ; 1.549      ;
; -1.108 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; -0.077     ; 1.546      ;
; -1.106 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.026     ; 1.651      ;
; -1.100 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.089     ; 1.581      ;
; -1.090 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.088     ; 1.573      ;
; -1.085 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; -0.029     ; 1.571      ;
; -1.085 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; -0.029     ; 1.571      ;
; -1.084 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.089     ; 1.566      ;
; -1.082 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.034     ; 1.623      ;
; -1.077 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.086      ; 1.616      ;
; -1.066 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; 0.031      ; 1.610      ;
; -1.064 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.076      ; 1.593      ;
; -1.064 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.087      ; 1.604      ;
; -1.058 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; -0.031     ; 1.540      ;
; -1.057 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.088     ; 1.540      ;
; -1.054 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; -0.078     ; 1.489      ;
; -1.053 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.018     ; 1.605      ;
; -1.052 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.099     ; 1.526      ;
; -1.052 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.095     ; 1.532      ;
; -1.050 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.096     ; 1.529      ;
; -1.049 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.059     ; 1.566      ;
; -1.049 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.033     ; 1.591      ;
; -1.048 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.122     ; 1.502      ;
; -1.046 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.143     ; 1.478      ;
; -1.044 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.169     ; 1.451      ;
; -1.043 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.017     ; 1.597      ;
; -1.041 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; -0.029     ; 1.528      ;
; -1.041 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.060     ; 1.557      ;
; -1.040 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.017     ; 1.593      ;
; -1.039 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.028     ; 1.581      ;
; -1.038 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; 0.042      ; 1.595      ;
; -1.038 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; 0.042      ; 1.595      ;
; -1.037 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; -0.076     ; 1.477      ;
; -1.033 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; 0.032      ; 1.578      ;
; -1.031 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.077      ; 1.561      ;
; -1.030 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.016     ; 1.585      ;
; -1.027 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.096     ; 1.506      ;
; -1.025 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.099     ; 1.499      ;
; -1.025 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; 0.043      ; 1.583      ;
; -1.025 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; 0.043      ; 1.583      ;
; -1.021 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.146     ; 1.448      ;
; -1.019 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; 0.033      ; 1.568      ;
; -1.014 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; -0.030     ; 1.497      ;
; -1.011 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; -0.031     ; 1.493      ;
; -1.011 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.121     ; 1.466      ;
; -1.010 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.086      ; 1.549      ;
; -1.009 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.014      ; 1.476      ;
; -1.006 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.027     ; 1.549      ;
; -1.005 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.028     ; 1.550      ;
; -1.005 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.024     ; 1.556      ;
; -1.002 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.098     ; 1.477      ;
; -1.000 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.095     ; 1.480      ;
; -0.992 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.027     ; 1.538      ;
; -0.992 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.023     ; 1.544      ;
; -0.991 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.098     ; 1.483      ;
; -0.991 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.100     ; 1.464      ;
; -0.987 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.147     ; 1.413      ;
; -0.986 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.018     ; 1.538      ;
; -0.986 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.122     ; 1.440      ;
; -0.986 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; 0.034      ; 1.536      ;
; -0.985 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; -0.028     ; 1.473      ;
; -0.984 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; -0.030     ; 1.467      ;
; -0.984 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.090     ; 1.464      ;
; -0.982 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.015      ; 1.450      ;
; -0.982 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.037     ; 1.535      ;
; -0.979 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.099     ; 1.470      ;
; -0.976 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; XRD          ; XRD         ; 1.000        ; -0.017     ; 1.530      ;
; -0.975 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.146     ; 1.419      ;
; -0.971 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; 0.042      ; 1.528      ;
; -0.971 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; 0.042      ; 1.528      ;
; -0.970 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; XRD          ; XRD         ; 1.000        ; 0.032      ; 1.517      ;
; -0.969 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; XRD          ; XRD         ; 1.000        ; 0.032      ; 1.516      ;
; -0.967 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; 0.041      ; 1.521      ;
; -0.964 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; XRD          ; XRD         ; 1.000        ; -0.029     ; 1.451      ;
; -0.964 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.050     ; 1.490      ;
; -0.962 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.110      ; 1.525      ;
; -0.959 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.121     ; 1.414      ;
; -0.957 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; -0.089     ; 1.438      ;
; -0.955 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.027     ; 1.501      ;
; -0.954 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.037     ; 1.490      ;
; -0.954 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; XRD          ; XRD         ; 1.000        ; 0.042      ; 1.509      ;
; -0.952 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; XRD          ; XRD         ; 1.000        ; 0.083      ; 1.488      ;
; -0.951 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; XRD          ; XRD         ; 1.000        ; -0.049     ; 1.478      ;
; -0.949 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.036     ; 1.503      ;
; -0.947 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.036     ; 1.484      ;
; -0.944 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; XRD          ; XRD         ; 1.000        ; -0.027     ; 1.507      ;
; -0.942 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; XRD          ; XRD         ; 1.000        ; -0.026     ; 1.489      ;
; -0.938 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; XRD          ; XRD         ; 1.000        ; 0.006      ; 1.514      ;
; -0.938 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; XRD          ; XRD         ; 1.000        ; -0.028     ; 1.483      ;
; -0.938 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; XRD          ; XRD         ; 1.000        ; -0.024     ; 1.489      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'XWE'                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.498 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.449      ;
; -0.491 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.442      ;
; -0.489 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.442      ;
; -0.486 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.437      ;
; -0.478 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.429      ;
; -0.469 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.422      ;
; -0.464 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.415      ;
; -0.457 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.408      ;
; -0.456 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.407      ;
; -0.452 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.405      ;
; -0.450 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.401      ;
; -0.448 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.401      ;
; -0.447 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.400      ;
; -0.445 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.398      ;
; -0.442 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.393      ;
; -0.430 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.383      ;
; -0.422 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.373      ;
; -0.404 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.357      ;
; -0.401 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.352      ;
; -0.388 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.341      ;
; -0.380 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.333      ;
; -0.366 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.317      ;
; -0.366 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.319      ;
; -0.358 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.169      ; 1.515      ;
; -0.351 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.169      ; 1.508      ;
; -0.349 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.171      ; 1.508      ;
; -0.346 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.297      ;
; -0.339 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.292      ;
; -0.325 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.276      ;
; -0.322 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.273      ;
; -0.309 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.260      ;
; -0.305 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.171      ; 1.464      ;
; -0.302 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.169      ; 1.459      ;
; -0.301 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.252      ;
; -0.298 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.039     ; 1.247      ;
; -0.292 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.245      ;
; -0.290 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.039     ; 1.239      ;
; -0.281 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.232      ;
; -0.275 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.228      ;
; -0.264 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.215      ;
; -0.256 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.207      ;
; -0.245 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.196      ;
; -0.245 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.196      ;
; -0.240 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.171      ; 1.399      ;
; -0.236 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.189      ;
; -0.234 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.039     ; 1.183      ;
; -0.226 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.169      ; 1.383      ;
; -0.214 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.254     ; 0.948      ;
; -0.211 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.164      ;
; -0.200 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.151      ;
; -0.192 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.145      ;
; -0.182 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.169      ; 1.339      ;
; -0.176 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.129      ;
; -0.172 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.169      ; 1.329      ;
; -0.163 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.114      ;
; -0.159 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.112      ;
; -0.158 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.039     ; 1.107      ;
; -0.148 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.099      ;
; -0.137 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.039     ; 1.086      ;
; -0.127 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.080      ;
; -0.121 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.072      ;
; -0.114 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; 0.169      ; 1.271      ;
; -0.104 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.039     ; 1.053      ;
; -0.101 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 1.000        ; -0.046     ; 1.043      ;
; -0.095 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 1.000        ; -0.035     ; 1.048      ;
; -0.094 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.045      ;
; -0.080 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.031      ;
; -0.068 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.039     ; 1.017      ;
; -0.057 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 1.008      ;
; 0.047  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 0.904      ;
; 0.061  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 0.890      ;
; 0.143  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 1.000        ; -0.037     ; 0.808      ;
; 0.145  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 0.806      ;
; 0.189  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 0.762      ;
; 0.222  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 0.729      ;
; 0.411  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 0.540      ;
; 0.412  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 0.539      ;
; 0.422  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; XWE          ; XWE         ; 1.000        ; -0.037     ; 0.529      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'XRD'                                                                                                                                                           ;
+--------+--------------------------------------+--------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -2.772 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.837      ; 1.145      ;
; -2.765 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.957      ; 1.272      ;
; -2.704 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.957      ; 1.333      ;
; -2.673 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.909      ; 1.316      ;
; -2.637 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.909      ; 1.352      ;
; -2.633 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.957      ; 1.404      ;
; -2.612 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.909      ; 1.377      ;
; -2.588 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.910      ; 1.402      ;
; -2.582 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.910      ; 1.408      ;
; -2.582 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.837      ; 1.335      ;
; -2.565 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.814      ; 1.329      ;
; -2.554 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.957      ; 1.483      ;
; -2.553 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.838      ; 1.365      ;
; -2.551 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.841      ; 1.370      ;
; -2.541 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.909      ; 1.448      ;
; -2.536 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.848      ; 1.392      ;
; -2.527 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.910      ; 1.463      ;
; -2.521 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.910      ; 1.469      ;
; -2.504 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.814      ; 1.390      ;
; -2.493 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.838      ; 1.425      ;
; -2.492 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.847      ; 1.435      ;
; -2.492 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.838      ; 1.426      ;
; -2.490 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.841      ; 1.431      ;
; -2.475 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.848      ; 1.453      ;
; -2.462 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.909      ; 1.527      ;
; -2.456 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.910      ; 1.534      ;
; -2.452 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.838      ; 1.466      ;
; -2.450 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.910      ; 1.540      ;
; -2.446 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.838      ; 1.472      ;
; -2.433 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.814      ; 1.461      ;
; -2.431 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.847      ; 1.496      ;
; -2.421 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.838      ; 1.497      ;
; -2.419 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.841      ; 1.502      ;
; -2.404 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.848      ; 1.524      ;
; -2.382 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.910      ; 1.608      ;
; -2.376 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.910      ; 1.614      ;
; -2.360 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.847      ; 1.567      ;
; -2.359 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.814      ; 1.535      ;
; -2.342 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.838      ; 1.576      ;
; -2.340 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.841      ; 1.581      ;
; -2.325 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.848      ; 1.603      ;
; -2.286 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]     ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD         ; 0.000        ; 3.847      ; 1.641      ;
; -0.431 ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 1.984      ; 1.083      ;
; -0.425 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.585      ; 1.190      ;
; -0.423 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.514      ; 1.121      ;
; -0.414 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.586      ; 1.202      ;
; -0.400 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.513      ; 1.143      ;
; -0.400 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.611      ; 1.241      ;
; -0.398 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.540      ; 1.172      ;
; -0.389 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.612      ; 1.253      ;
; -0.377 ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 1.936      ; 1.089      ;
; -0.376 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.589      ; 1.243      ;
; -0.375 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.539      ; 1.194      ;
; -0.362 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.633      ; 1.301      ;
; -0.361 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.588      ; 1.257      ;
; -0.361 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.447      ; 1.116      ;
; -0.358 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.585      ; 1.257      ;
; -0.357 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.586      ; 1.259      ;
; -0.348 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.514      ; 1.196      ;
; -0.342 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.590      ; 1.278      ;
; -0.337 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.659      ; 1.352      ;
; -0.336 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.446      ; 1.140      ;
; -0.335 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.520      ; 1.215      ;
; -0.334 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.519      ; 1.215      ;
; -0.333 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.611      ; 1.308      ;
; -0.332 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.612      ; 1.310      ;
; -0.327 ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 1.984      ; 1.187      ;
; -0.327 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.589      ; 1.292      ;
; -0.325 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.589      ; 1.294      ;
; -0.323 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.540      ; 1.247      ;
; -0.317 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.517      ; 1.230      ;
; -0.317 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.517      ; 1.230      ;
; -0.310 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.588      ; 1.308      ;
; -0.310 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.519      ; 1.239      ;
; -0.309 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.518      ; 1.239      ;
; -0.308 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.567      ; 1.289      ;
; -0.301 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.636      ; 1.365      ;
; -0.296 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.506      ; 1.240      ;
; -0.293 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.520      ; 1.257      ;
; -0.292 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.543      ; 1.281      ;
; -0.288 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.448      ; 1.190      ;
; -0.283 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.518      ; 1.265      ;
; -0.283 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.566      ; 1.313      ;
; -0.281 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.589      ; 1.338      ;
; -0.280 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.490      ; 1.240      ;
; -0.279 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.519      ; 1.270      ;
; -0.279 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.588      ; 1.339      ;
; -0.275 ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 1.868      ; 1.123      ;
; -0.275 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.516      ; 1.271      ;
; -0.272 ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 1.841      ; 1.099      ;
; -0.272 ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 1.984      ; 1.242      ;
; -0.272 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.517      ; 1.275      ;
; -0.270 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.579      ; 1.339      ;
; -0.269 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.578      ; 1.339      ;
; -0.268 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.519      ; 1.281      ;
; -0.267 ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; -0.500       ; 1.937      ; 1.200      ;
; -0.267 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.637      ; 1.400      ;
; -0.266 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.524      ; 1.288      ;
; -0.266 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.448      ; 1.212      ;
; -0.266 ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD         ; 0.000        ; 1.517      ; 1.281      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'                                                                                                                                                  ;
+--------+-------------------------------------+--------------------------------------+------------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock                                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+------------------------------------------------+--------------------------------+--------------+------------+------------+
; -1.337 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.412      ; 1.145      ;
; -1.330 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.532      ; 1.272      ;
; -1.269 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.532      ; 1.333      ;
; -1.238 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.484      ; 1.316      ;
; -1.202 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.484      ; 1.352      ;
; -1.198 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.532      ; 1.404      ;
; -1.177 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.484      ; 1.377      ;
; -1.153 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.485      ; 1.402      ;
; -1.147 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.485      ; 1.408      ;
; -1.147 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.412      ; 1.335      ;
; -1.130 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.389      ; 1.329      ;
; -1.119 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.532      ; 1.483      ;
; -1.118 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.413      ; 1.365      ;
; -1.116 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.416      ; 1.370      ;
; -1.106 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.484      ; 1.448      ;
; -1.101 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.423      ; 1.392      ;
; -1.092 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.485      ; 1.463      ;
; -1.086 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.485      ; 1.469      ;
; -1.069 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.389      ; 1.390      ;
; -1.058 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.413      ; 1.425      ;
; -1.057 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.422      ; 1.435      ;
; -1.057 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.413      ; 1.426      ;
; -1.055 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.416      ; 1.431      ;
; -1.040 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.423      ; 1.453      ;
; -1.027 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.484      ; 1.527      ;
; -1.021 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.485      ; 1.534      ;
; -1.017 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.413      ; 1.466      ;
; -1.015 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.485      ; 1.540      ;
; -1.011 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.413      ; 1.472      ;
; -0.998 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.389      ; 1.461      ;
; -0.996 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.422      ; 1.496      ;
; -0.986 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.413      ; 1.497      ;
; -0.984 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.416      ; 1.502      ;
; -0.969 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.423      ; 1.524      ;
; -0.947 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.485      ; 1.608      ;
; -0.941 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.485      ; 1.614      ;
; -0.925 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.422      ; 1.567      ;
; -0.924 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.389      ; 1.535      ;
; -0.907 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.413      ; 1.576      ;
; -0.905 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.416      ; 1.581      ;
; -0.890 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.423      ; 1.603      ;
; -0.851 ; AD7606_DRIVER:U5|READ1:U3|CQI[0]    ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 2.422      ; 1.641      ;
; 0.177  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]     ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.296      ;
; 0.287  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.406      ;
; 0.289  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.408      ;
; 0.290  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]     ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.409      ;
; 0.290  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.409      ;
; 0.290  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.409      ;
; 0.290  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.409      ;
; 0.290  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.409      ;
; 0.294  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.413      ;
; 0.347  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.466      ;
; 0.400  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.519      ;
; 0.433  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.552      ;
; 0.434  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.553      ;
; 0.434  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.553      ;
; 0.438  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.557      ;
; 0.440  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.559      ;
; 0.440  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.559      ;
; 0.441  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.560      ;
; 0.442  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.561      ;
; 0.443  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.562      ;
; 0.444  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.563      ;
; 0.445  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.564      ;
; 0.459  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.578      ;
; 0.491  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.610      ;
; 0.492  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.611      ;
; 0.492  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.611      ;
; 0.494  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.613      ;
; 0.494  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.613      ;
; 0.498  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.617      ;
; 0.500  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.619      ;
; 0.502  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.621      ;
; 0.503  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.622      ;
; 0.504  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.623      ;
; 0.512  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.631      ;
; 0.552  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.671      ;
; 0.552  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.671      ;
; 0.553  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]     ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.672      ;
; 0.554  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.673      ;
; 0.558  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.677      ;
; 0.560  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.679      ;
; 0.562  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.681      ;
; 0.608  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.727      ;
; 0.612  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.731      ;
; 0.618  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.737      ;
; 0.618  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]      ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.037      ; 0.737      ;
; 1.004  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.559      ; 1.083      ;
; 1.058  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.511      ; 1.089      ;
; 1.095  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.095      ; 1.190      ;
; 1.097  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.024      ; 1.121      ;
; 1.106  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.096      ; 1.202      ;
; 1.108  ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]      ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; -0.500       ; 0.559      ; 1.187      ;
; 1.120  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.023      ; 1.143      ;
; 1.120  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.121      ; 1.241      ;
; 1.122  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.050      ; 1.172      ;
; 1.131  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.122      ; 1.253      ;
; 1.144  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.099      ; 1.243      ;
; 1.145  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.049      ; 1.194      ;
; 1.158  ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8] ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; 0.000        ; 0.143      ; 1.301      ;
+--------+-------------------------------------+--------------------------------------+------------------------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                         ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                                                                                      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.128 ; AD7606_DRIVER:U5|READ1:U3|DATA[9]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.459      ;
; 0.138 ; AD7606_DRIVER:U5|READ1:U3|DATA[5]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.231      ; 0.470      ;
; 0.173 ; AD7606_DRIVER:U5|REST:U1|RSET0      ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.296      ;
; 0.176 ; AD7606_DRIVER:U5|READ1:U3|READFLAG  ; AD7606_DRIVER:U5|READ1:U3|READFLAG                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.296      ;
; 0.176 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; AD7606_DRIVER:U5|READ1:U3|CQI[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.296      ;
; 0.176 ; AD7606_DRIVER:U5|READ1:U3|CQI[3]    ; AD7606_DRIVER:U5|READ1:U3|CQI[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.296      ;
; 0.176 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.296      ;
; 0.176 ; AD7606_DRIVER:U5|READ1:U3|FLAG      ; AD7606_DRIVER:U5|READ1:U3|FLAG                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.296      ;
; 0.176 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|RD1                                                                                ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.296      ;
; 0.176 ; AD7606_DRIVER:U5|READ1:U3|STARTREAD ; AD7606_DRIVER:U5|READ1:U3|STARTREAD                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.296      ;
; 0.176 ; AD7606_DRIVER:U5|READ1:U3|CNT[1]    ; AD7606_DRIVER:U5|READ1:U3|CNT[1]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.296      ;
; 0.176 ; AD7606_DRIVER:U5|READ1:U3|CNT[3]    ; AD7606_DRIVER:U5|READ1:U3|CNT[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.296      ;
; 0.176 ; AD7606_DRIVER:U5|READ1:U3|CNT[2]    ; AD7606_DRIVER:U5|READ1:U3|CNT[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.296      ;
; 0.177 ; AD7606_DRIVER:U5|REST:U1|CQI[0]     ; AD7606_DRIVER:U5|REST:U1|CQI[0]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.300      ;
; 0.177 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.296      ;
; 0.177 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.296      ;
; 0.177 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.296      ;
; 0.180 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.300      ;
; 0.180 ; AD7606_DRIVER:U5|READ1:U3|CNT[0]    ; AD7606_DRIVER:U5|READ1:U3|CNT[0]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.300      ;
; 0.181 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.300      ;
; 0.195 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; AD7606_DRIVER:U5|READ1:U3|CQI[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.315      ;
; 0.196 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.198 ; AD7606_DRIVER:U5|READ1:U3|READFLAG  ; AD7606_DRIVER:U5|READ1:U3|STARTREAD                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.318      ;
; 0.228 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.292      ; 0.824      ;
; 0.233 ; AD7606_DRIVER:U5|READ1:U3|DATA[8]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.564      ;
; 0.234 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.298      ; 0.836      ;
; 0.242 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.302      ; 0.848      ;
; 0.252 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.307      ; 0.863      ;
; 0.256 ; AD7606_DRIVER:U5|READ1:U3|CNT[0]    ; AD7606_DRIVER:U5|READ1:U3|CNT[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.376      ;
; 0.256 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.375      ;
; 0.258 ; AD7606_DRIVER:U5|READ1:U3|CNT[0]    ; AD7606_DRIVER:U5|READ1:U3|CNT[1]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.378      ;
; 0.259 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.378      ;
; 0.261 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.380      ;
; 0.261 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.292      ; 0.857      ;
; 0.265 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.286      ; 0.855      ;
; 0.269 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.280      ; 0.853      ;
; 0.274 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.298      ; 0.876      ;
; 0.276 ; AD7606_DRIVER:U5|REST:U1|CQI[4]     ; AD7606_DRIVER:U5|REST:U1|CQI[4]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.399      ;
; 0.277 ; AD7606_DRIVER:U5|READ1:U3|CQI[2]    ; AD7606_DRIVER:U5|READ1:U3|CQI[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.397      ;
; 0.278 ; AD7606_DRIVER:U5|REST:U1|CQI[3]     ; AD7606_DRIVER:U5|REST:U1|CQI[3]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.401      ;
; 0.278 ; AD7606_DRIVER:U5|READ1:U3|CNT[3]    ; AD7606_DRIVER:U5|READ1:U3|CNT[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.398      ;
; 0.282 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.404      ;
; 0.284 ; AD7606_DRIVER:U5|REST:U1|CQI[2]     ; AD7606_DRIVER:U5|REST:U1|CQI[2]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.407      ;
; 0.284 ; AD7606_DRIVER:U5|REST:U1|CQI[1]     ; AD7606_DRIVER:U5|REST:U1|CQI[1]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.407      ;
; 0.284 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.406      ;
; 0.285 ; AD7606_DRIVER:U5|READ1:U3|CNT[1]    ; AD7606_DRIVER:U5|READ1:U3|CNT[2]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.405      ;
; 0.286 ; AD7606_DRIVER:U5|REST:U1|CQI[2]     ; AD7606_DRIVER:U5|REST:U1|CQI[0]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.409      ;
; 0.286 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.408      ;
; 0.286 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.302      ; 0.892      ;
; 0.287 ; AD7606_DRIVER:U5|REST:U1|CQI[0]     ; AD7606_DRIVER:U5|REST:U1|CQI[1]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.410      ;
; 0.287 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|CNTRD[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.409      ;
; 0.287 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.406      ;
; 0.288 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.407      ;
; 0.290 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.409      ;
; 0.291 ; AD7606_DRIVER:U5|READ1:U3|READFLAG  ; AD7606_DRIVER:U5|READ1:U3|CNT[1]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.411      ;
; 0.291 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.410      ;
; 0.294 ; AD7606_DRIVER:U5|REST:U1|CQI[2]     ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.417      ;
; 0.300 ; AD7606_DRIVER:U5|READ1:U3|STARTREAD ; AD7606_DRIVER:U5|READ1:U3|READFLAG                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.420      ;
; 0.302 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.307      ; 0.913      ;
; 0.306 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.426      ;
; 0.307 ; AD7606_DRIVER:U5|READ1:U3|FLAG      ; AD7606_DRIVER:U5|READ1:U3|RD1                                                                                ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.427      ;
; 0.308 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|STARTREAD                                                                          ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.428      ;
; 0.309 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.286      ; 0.899      ;
; 0.313 ; AD7606_DRIVER:U5|READ1:U3|DATA[10]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_datain_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.456      ;
; 0.313 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.280      ; 0.897      ;
; 0.315 ; AD7606_DRIVER:U5|READ1:U3|DATA[13]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_datain_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.449      ;
; 0.318 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.437      ;
; 0.321 ; AD7606_DRIVER:U5|READ1:U3|DATA[11]  ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_datain_reg0 ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.464      ;
; 0.323 ; AD7606_DRIVER:U5|READ1:U3|DATA[2]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.032      ; 0.456      ;
; 0.323 ; AD7606_DRIVER:U5|READ1:U3|DATA[0]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.464      ;
; 0.326 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.446      ;
; 0.327 ; AD7606_DRIVER:U5|READ1:U3|DATA[1]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.468      ;
; 0.327 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[0]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.447      ;
; 0.328 ; AD7606_DRIVER:U5|READ1:U3|DATA[3]   ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_datain_reg0  ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.032      ; 0.461      ;
; 0.336 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.455      ;
; 0.344 ; AD7606_DRIVER:U5|REST:U1|CQI[1]     ; AD7606_DRIVER:U5|REST:U1|CQI[0]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.467      ;
; 0.348 ; AD7606_DRIVER:U5|REST:U1|CQI[1]     ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.471      ;
; 0.364 ; AD7606_DRIVER:U5|READ1:U3|CQI[1]    ; AD7606_DRIVER:U5|READ1:U3|CQI[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.484      ;
; 0.385 ; AD7606_DRIVER:U5|READ1:U3|CNT[2]    ; AD7606_DRIVER:U5|READ1:U3|CNT[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.505      ;
; 0.387 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.272      ; 0.963      ;
; 0.391 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.511      ;
; 0.400 ; AD7606_DRIVER:U5|REST:U1|CQI[4]     ; AD7606_DRIVER:U5|REST:U1|CQI[0]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.523      ;
; 0.401 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[1]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[2]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.521      ;
; 0.403 ; AD7606_DRIVER:U5|READ1:U3|RD1       ; AD7606_DRIVER:U5|READ1:U3|FLAG                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.523      ;
; 0.403 ; AD7606_DRIVER:U5|READ1:U3|CNT[0]    ; AD7606_DRIVER:U5|READ1:U3|CNT[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.523      ;
; 0.404 ; AD7606_DRIVER:U5|REST:U1|CQI[4]     ; AD7606_DRIVER:U5|REST:U1|RSET0                                                                               ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.527      ;
; 0.405 ; AD7606_DRIVER:U5|CONVENT:U2|CQI[3]  ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.524      ;
; 0.405 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_we_reg      ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.265      ; 0.974      ;
; 0.428 ; AD7606_DRIVER:U5|REST:U1|CQI[2]     ; AD7606_DRIVER:U5|REST:U1|CQI[3]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.551      ;
; 0.431 ; AD7606_DRIVER:U5|REST:U1|CQI[3]     ; AD7606_DRIVER:U5|REST:U1|CQI[4]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.554      ;
; 0.431 ; AD7606_DRIVER:U5|READ1:U3|CNT[1]    ; AD7606_DRIVER:U5|READ1:U3|CNT[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.551      ;
; 0.432 ; AD7606_DRIVER:U5|REST:U1|CQI[1]     ; AD7606_DRIVER:U5|REST:U1|CQI[2]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.555      ;
; 0.433 ; AD7606_DRIVER:U5|REST:U1|CQI[0]     ; AD7606_DRIVER:U5|REST:U1|CQI[2]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.556      ;
; 0.434 ; AD7606_DRIVER:U5|REST:U1|CQI[1]     ; AD7606_DRIVER:U5|REST:U1|CQI[3]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.557      ;
; 0.435 ; AD7606_DRIVER:U5|REST:U1|CQI[0]     ; AD7606_DRIVER:U5|REST:U1|CQI[3]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.558      ;
; 0.436 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN      ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_we_reg       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.272      ; 1.012      ;
; 0.438 ; AD7606_DRIVER:U5|READ1:U3|READFLAG  ; AD7606_DRIVER:U5|READ1:U3|CNT[3]                                                                             ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.558      ;
; 0.440 ; AD7606_DRIVER:U5|REST:U1|CQI[3]     ; AD7606_DRIVER:U5|REST:U1|CQI[0]                                                                              ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.563      ;
; 0.441 ; AD7606_DRIVER:U5|READ1:U3|READFLAG  ; AD7606_DRIVER:U5|READ1:U3|RD1                                                                                ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.561      ;
; 0.442 ; AD7606_DRIVER:U5|READ1:U3|CNTRD[2]  ; AD7606_DRIVER:U5|READ1:U3|CNTRD[3]                                                                           ; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.562      ;
+-------+-------------------------------------+--------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'XWE'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.296 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.415      ;
; 0.297 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.416      ;
; 0.304 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.423      ;
; 0.440 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.559      ;
; 0.440 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.559      ;
; 0.448 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.567      ;
; 0.450 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.569      ;
; 0.504 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.035      ; 0.621      ;
; 0.566 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.035      ; 0.683      ;
; 0.568 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.687      ;
; 0.586 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.705      ;
; 0.611 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.035      ; 0.728      ;
; 0.642 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.761      ;
; 0.644 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.763      ;
; 0.646 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.035      ; 0.763      ;
; 0.654 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.773      ;
; 0.679 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.035      ; 0.796      ;
; 0.692 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.035      ; 0.809      ;
; 0.693 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; 0.035      ; 0.810      ;
; 0.698 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.252      ; 1.032      ;
; 0.699 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.252      ; 1.033      ;
; 0.744 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 0.865      ;
; 0.744 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.046      ; 0.872      ;
; 0.746 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 0.867      ;
; 0.747 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.866      ;
; 0.752 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.252      ; 1.086      ;
; 0.754 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.873      ;
; 0.756 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.875      ;
; 0.762 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.252      ; 1.096      ;
; 0.776 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.895      ;
; 0.783 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ; XWE          ; XWE         ; 0.000        ; -0.171     ; 0.694      ;
; 0.793 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 0.914      ;
; 0.794 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.913      ;
; 0.795 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 0.916      ;
; 0.798 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.917      ;
; 0.803 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 0.924      ;
; 0.805 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 0.926      ;
; 0.821 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.254      ; 1.157      ;
; 0.822 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.252      ; 1.156      ;
; 0.853 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.972      ;
; 0.853 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 0.974      ;
; 0.854 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 0.973      ;
; 0.870 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.254      ; 1.206      ;
; 0.873 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.252      ; 1.207      ;
; 0.880 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.254      ; 1.216      ;
; 0.895 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.014      ;
; 0.902 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 1.023      ;
; 0.905 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.024      ;
; 0.905 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.024      ;
; 0.912 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 1.033      ;
; 0.915 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.034      ;
; 0.916 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ; XWE          ; XWE         ; 0.000        ; 0.252      ; 1.250      ;
; 0.930 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 1.051      ;
; 0.931 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.050      ;
; 0.948 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.067      ;
; 0.949 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.068      ;
; 0.959 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.078      ;
; 0.974 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 1.095      ;
; 0.975 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.094      ;
; 0.979 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 1.100      ;
; 0.982 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.101      ;
; 0.989 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 1.110      ;
; 0.994 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 1.115      ;
; 1.018 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 1.139      ;
; 1.019 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.138      ;
; 1.023 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 1.144      ;
; 1.025 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.144      ;
; 1.026 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.145      ;
; 1.033 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 1.154      ;
; 1.043 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 1.164      ;
; 1.046 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.165      ;
; 1.053 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 1.174      ;
; 1.067 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 1.188      ;
; 1.069 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.188      ;
; 1.070 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.189      ;
; 1.077 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.039      ; 1.198      ;
; 1.089 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.208      ;
; 1.113 ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ; XWE          ; XWE         ; 0.000        ; 0.037      ; 1.232      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'XWE'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; XWE   ; Rise       ; XWE                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ;
; -0.039 ; 0.145        ; 0.184          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ;
; -0.019 ; 0.165        ; 0.184          ; Low Pulse Width  ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; XWE   ; Rise       ; U3|WREN_B|datac                      ;
; 0.032  ; 0.032        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|WREN_B|combout                    ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; XWE   ; Rise       ; XWE~input|o                          ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|WREN_B~clkctrl|inclk[0]           ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|WREN_B~clkctrl|outclk             ;
; 0.145  ; 0.145        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[0]|clk                ;
; 0.145  ; 0.145        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[11]|clk               ;
; 0.145  ; 0.145        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[1]|clk                ;
; 0.145  ; 0.145        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[2]|clk                ;
; 0.145  ; 0.145        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[3]|clk                ;
; 0.145  ; 0.145        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[4]|clk                ;
; 0.145  ; 0.145        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[5]|clk                ;
; 0.145  ; 0.145        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[6]|clk                ;
; 0.145  ; 0.145        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[7]|clk                ;
; 0.145  ; 0.145        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[8]|clk                ;
; 0.145  ; 0.145        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[9]|clk                ;
; 0.165  ; 0.165        ; 0.000          ; High Pulse Width ; XWE   ; Fall       ; U3|ADDR_FPGARE[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; XWE   ; Rise       ; XWE~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; XWE   ; Rise       ; XWE~input|i                          ;
; 0.617  ; 0.833        ; 0.216          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[10] ;
; 0.636  ; 0.852        ; 0.216          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[0]  ;
; 0.636  ; 0.852        ; 0.216          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[11] ;
; 0.636  ; 0.852        ; 0.216          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[1]  ;
; 0.636  ; 0.852        ; 0.216          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[2]  ;
; 0.636  ; 0.852        ; 0.216          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[3]  ;
; 0.636  ; 0.852        ; 0.216          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[4]  ;
; 0.636  ; 0.852        ; 0.216          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[5]  ;
; 0.636  ; 0.852        ; 0.216          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[6]  ;
; 0.636  ; 0.852        ; 0.216          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[7]  ;
; 0.636  ; 0.852        ; 0.216          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[8]  ;
; 0.636  ; 0.852        ; 0.216          ; High Pulse Width ; XWE   ; Rise       ; DSPWR_FPGARE_CTRL:U3|ADDR_FPGARE[9]  ;
; 0.835  ; 0.835        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[10]|clk               ;
; 0.854  ; 0.854        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[0]|clk                ;
; 0.854  ; 0.854        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[11]|clk               ;
; 0.854  ; 0.854        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[1]|clk                ;
; 0.854  ; 0.854        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[2]|clk                ;
; 0.854  ; 0.854        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[3]|clk                ;
; 0.854  ; 0.854        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[4]|clk                ;
; 0.854  ; 0.854        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[5]|clk                ;
; 0.854  ; 0.854        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[6]|clk                ;
; 0.854  ; 0.854        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[7]|clk                ;
; 0.854  ; 0.854        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[8]|clk                ;
; 0.854  ; 0.854        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|ADDR_FPGARE[9]|clk                ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|WREN_B~clkctrl|inclk[0]           ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|WREN_B~clkctrl|outclk             ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; XWE   ; Rise       ; XWE~input|o                          ;
; 0.963  ; 0.963        ; 0.000          ; Low Pulse Width  ; XWE   ; Fall       ; U3|WREN_B|combout                    ;
; 0.966  ; 0.966        ; 0.000          ; High Pulse Width ; XWE   ; Rise       ; U3|WREN_B|datac                      ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'XRD'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; XRD   ; Rise       ; XRD                                  ;
; -0.128 ; -0.128       ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[6]|dataa              ;
; -0.127 ; -0.127       ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ;
; -0.127 ; -0.127       ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ;
; -0.127 ; -0.127       ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ;
; -0.123 ; -0.123       ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ;
; -0.123 ; -0.123       ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[0]|datac              ;
; -0.123 ; -0.123       ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[4]|datac              ;
; -0.123 ; -0.123       ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[5]|datac              ;
; -0.120 ; -0.120       ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ;
; -0.119 ; -0.119       ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[9]|datac              ;
; -0.117 ; -0.117       ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[10]|datad             ;
; -0.117 ; -0.117       ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[1]|datad              ;
; -0.117 ; -0.117       ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[2]|datad              ;
; -0.117 ; -0.117       ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[3]|datad              ;
; -0.116 ; -0.116       ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[11]|datad             ;
; -0.116 ; -0.116       ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[8]|datad              ;
; -0.113 ; -0.113       ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|ADDR_FPGAWR[7]|datad              ;
; -0.112 ; -0.112       ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ;
; -0.112 ; -0.112       ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ;
; -0.112 ; -0.112       ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ;
; -0.112 ; -0.112       ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ;
; -0.111 ; -0.111       ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ;
; -0.111 ; -0.111       ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ;
; -0.108 ; -0.108       ; 0.000          ; High Pulse Width ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ;
; -0.090 ; -0.090       ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|WREN_A~clkctrl|inclk[0]           ;
; -0.090 ; -0.090       ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|WREN_A~clkctrl|outclk             ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|WREN_A|datad                      ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; U2|WREN_A|combout                    ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; XRD~input|o                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; XRD~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; XRD   ; Rise       ; XRD~input|i                          ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; XRD~input|o                          ;
; 0.977  ; 0.977        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|WREN_A|combout                    ;
; 0.982  ; 0.982        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|WREN_A|datad                      ;
; 1.079  ; 1.079        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|WREN_A~clkctrl|inclk[0]           ;
; 1.079  ; 1.079        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|WREN_A~clkctrl|outclk             ;
; 1.096  ; 1.096        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ;
; 1.098  ; 1.098        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ;
; 1.099  ; 1.099        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ;
; 1.099  ; 1.099        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ;
; 1.099  ; 1.099        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ;
; 1.099  ; 1.099        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ;
; 1.100  ; 1.100        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ;
; 1.101  ; 1.101        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[7]|datad              ;
; 1.103  ; 1.103        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[8]|datad              ;
; 1.104  ; 1.104        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[11]|datad             ;
; 1.104  ; 1.104        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[1]|datad              ;
; 1.104  ; 1.104        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[2]|datad              ;
; 1.104  ; 1.104        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[3]|datad              ;
; 1.105  ; 1.105        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[10]|datad             ;
; 1.108  ; 1.108        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ;
; 1.108  ; 1.108        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[9]|datac              ;
; 1.110  ; 1.110        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[0]|datac              ;
; 1.110  ; 1.110        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[5]|datac              ;
; 1.111  ; 1.111        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[4]|datac              ;
; 1.112  ; 1.112        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ;
; 1.114  ; 1.114        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ;
; 1.114  ; 1.114        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ;
; 1.115  ; 1.115        ; 0.000          ; Low Pulse Width  ; XRD   ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ;
; 1.116  ; 1.116        ; 0.000          ; High Pulse Width ; XRD   ; Rise       ; U2|ADDR_FPGAWR[6]|dataa              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'AD7606_DRIVER:U5|HIGN:U5|CH_EN'                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]       ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[6]|dataa              ;
; 0.310  ; 0.310        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[0]  ;
; 0.310  ; 0.310        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[4]  ;
; 0.310  ; 0.310        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[5]  ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[9]  ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[0]|datac              ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[4]|datac              ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[5]|datac              ;
; 0.317  ; 0.317        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[9]|datac              ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[10]|datad             ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[1]|datad              ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[2]|datad              ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[3]|datad              ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[11]|datad             ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[8]|datad              ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[7]|datad              ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ;
; 0.326  ; 0.326        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ;
; 0.326  ; 0.326        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A~clkctrl|inclk[0]           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A~clkctrl|outclk             ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[10]|clk                    ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[11]|clk                    ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[3]|clk                     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[4]|clk                     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[5]|clk                     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[6]|clk                     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[7]|clk                     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[8]|clk                     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[9]|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN~clkctrl|inclk[0]         ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN~clkctrl|outclk           ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[10]      ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[11]      ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[3]       ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[4]       ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[5]       ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[6]       ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[7]       ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[8]       ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; FPGAWR_DSPRE_CTRL:U2|CH_CNT[9]       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A|combout                    ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN|q                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN|q                        ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A|datac                      ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A|combout                    ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN~clkctrl|inclk[0]         ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U5|U5|CH_EN~clkctrl|outclk           ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[10]|clk                    ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[11]|clk                    ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[3]|clk                     ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[4]|clk                     ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[5]|clk                     ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[6]|clk                     ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[7]|clk                     ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[8]|clk                     ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|CH_CNT[9]|clk                     ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A~clkctrl|inclk[0]           ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|WREN_A~clkctrl|outclk             ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[7]  ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[8]  ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[11] ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[1]  ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[2]  ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[3]  ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[10] ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[7]|datad              ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[8]|datad              ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[11]|datad             ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[1]|datad              ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[2]|datad              ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[3]|datad              ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[10]|datad             ;
; 0.674  ; 0.674        ; 0.000          ; Low Pulse Width  ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Fall       ; FPGAWR_DSPRE_CTRL:U2|ADDR_FPGAWR[6]  ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[9]|datac              ;
; 0.676  ; 0.676        ; 0.000          ; High Pulse Width ; AD7606_DRIVER:U5|HIGN:U5|CH_EN ; Rise       ; U2|ADDR_FPGAWR[0]|datac              ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                        ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; 6.411 ; 6.641        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_address_reg0  ;
; 6.411 ; 6.641        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_re_reg        ;
; 6.411 ; 6.641        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_we_reg        ;
; 6.411 ; 6.641        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_address_reg0  ;
; 6.411 ; 6.641        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_re_reg        ;
; 6.411 ; 6.641        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_we_reg        ;
; 6.412 ; 6.642        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[8]                           ;
; 6.412 ; 6.642        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[9]                           ;
; 6.412 ; 6.642        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~porta_datain_reg0   ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[8]                           ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[9]                           ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_address_reg0 ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_re_reg       ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_we_reg       ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_address_reg0 ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_re_reg       ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_we_reg       ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_address_reg0 ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_re_reg       ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_we_reg       ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_address_reg0 ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_re_reg       ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_we_reg       ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_re_reg        ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_we_reg        ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_re_reg        ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_we_reg        ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_re_reg        ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_we_reg        ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~portb_re_reg        ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~portb_we_reg        ;
; 6.413 ; 6.643        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a8~portb_datain_reg0   ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[10]                          ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[11]                          ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[12]                          ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[13]                          ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[4]                           ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[5]                           ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[6]                           ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[7]                           ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_re_reg        ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_we_reg        ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_re_reg        ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_we_reg        ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_address_reg0 ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_re_reg       ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_we_reg       ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_address_reg0 ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_re_reg       ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_we_reg       ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_re_reg        ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_we_reg        ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_re_reg        ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_we_reg        ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 6.414 ; 6.644        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[0]                           ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[14]                          ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[15]                          ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[1]                           ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[2]                           ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_a[3]                           ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[10]                          ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[11]                          ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[12]                          ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[13]                          ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[4]                           ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[5]                           ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[6]                           ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[7]                           ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a10~portb_datain_reg0  ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a12~portb_datain_reg0  ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~porta_datain_reg0  ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a4~portb_datain_reg0   ;
; 6.415 ; 6.645        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a6~portb_datain_reg0   ;
; 6.416 ; 6.646        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[0]                           ;
; 6.416 ; 6.646        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[14]                          ;
; 6.416 ; 6.646        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[15]                          ;
; 6.416 ; 6.646        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[1]                           ;
; 6.416 ; 6.646        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[2]                           ;
; 6.416 ; 6.646        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|q_b[3]                           ;
; 6.416 ; 6.646        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 6.416 ; 6.646        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a14~portb_datain_reg0  ;
; 6.416 ; 6.646        ; 0.230          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; RAM_2_PORT:U4|altsyncram:altsyncram_component|altsyncram_auq3:auto_generated|ram_block1a2~portb_datain_reg0   ;
; 6.446 ; 6.662        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|CONVENT:U2|CONVENT1                                                                          ;
; 6.446 ; 6.662        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|CONVENT:U2|CQI[0]                                                                            ;
; 6.446 ; 6.662        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|CONVENT:U2|CQI[1]                                                                            ;
; 6.446 ; 6.662        ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; AD7606_DRIVER:U5|CONVENT:U2|CQI[2]                                                                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'CLK_30M'                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; 16.282 ; 16.282       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 16.282 ; 16.282       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1]           ;
; 16.282 ; 16.282       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.296 ; 16.296       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; CLK_30M~input|o                                          ;
; 16.302 ; 16.302       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 16.666 ; 16.666       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; CLK_30M~input|i                                          ;
; 16.667 ; 16.667       ; 0.000          ; Low Pulse Width  ; CLK_30M ; Rise       ; CLK_30M~input|i                                          ;
; 17.031 ; 17.031       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 17.037 ; 17.037       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; CLK_30M~input|o                                          ;
; 17.049 ; 17.049       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0]           ;
; 17.049 ; 17.049       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1]           ;
; 17.049 ; 17.049       ; 0.000          ; High Pulse Width ; CLK_30M ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 29.333 ; 33.333       ; 4.000          ; Port Rate        ; CLK_30M ; Rise       ; CLK_30M                                                  ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; BUSY        ; CLK_30M    ; 2.496 ; 3.081 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; INDATA[*]   ; CLK_30M    ; 2.705 ; 3.362 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[0]  ; CLK_30M    ; 2.324 ; 2.949 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[1]  ; CLK_30M    ; 2.218 ; 2.820 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[2]  ; CLK_30M    ; 2.374 ; 3.001 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[3]  ; CLK_30M    ; 2.314 ; 2.941 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[4]  ; CLK_30M    ; 2.146 ; 2.741 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[5]  ; CLK_30M    ; 2.705 ; 3.362 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[6]  ; CLK_30M    ; 2.248 ; 2.857 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[7]  ; CLK_30M    ; 2.342 ; 2.983 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[8]  ; CLK_30M    ; 2.630 ; 3.274 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[9]  ; CLK_30M    ; 2.399 ; 3.024 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[10] ; CLK_30M    ; 2.340 ; 2.986 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[11] ; CLK_30M    ; 2.140 ; 2.741 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[12] ; CLK_30M    ; 2.247 ; 2.875 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[13] ; CLK_30M    ; 2.200 ; 2.834 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[14] ; CLK_30M    ; 2.474 ; 3.113 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[15] ; CLK_30M    ; 2.414 ; 3.054 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XA[*]       ; CLK_30M    ; 3.289 ; 4.058 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[0]      ; CLK_30M    ; 3.248 ; 3.996 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[1]      ; CLK_30M    ; 2.854 ; 3.575 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[2]      ; CLK_30M    ; 3.006 ; 3.715 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[3]      ; CLK_30M    ; 3.043 ; 3.772 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[4]      ; CLK_30M    ; 3.191 ; 3.948 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[5]      ; CLK_30M    ; 3.200 ; 3.974 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[6]      ; CLK_30M    ; 2.801 ; 3.504 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[7]      ; CLK_30M    ; 2.865 ; 3.607 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[8]      ; CLK_30M    ; 3.289 ; 4.058 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[9]      ; CLK_30M    ; 3.230 ; 4.020 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[10]     ; CLK_30M    ; 2.806 ; 3.486 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[11]     ; CLK_30M    ; 3.116 ; 3.859 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]       ; CLK_30M    ; 2.655 ; 3.332 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]      ; CLK_30M    ; 2.586 ; 3.243 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]      ; CLK_30M    ; 2.610 ; 3.299 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]      ; CLK_30M    ; 2.618 ; 3.319 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]      ; CLK_30M    ; 2.412 ; 3.076 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]      ; CLK_30M    ; 2.556 ; 3.249 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]      ; CLK_30M    ; 2.655 ; 3.332 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]      ; CLK_30M    ; 2.438 ; 3.092 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]      ; CLK_30M    ; 2.587 ; 3.270 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]      ; CLK_30M    ; 2.444 ; 3.105 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]      ; CLK_30M    ; 2.367 ; 3.012 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]     ; CLK_30M    ; 2.546 ; 3.236 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]     ; CLK_30M    ; 2.481 ; 3.136 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]     ; CLK_30M    ; 2.477 ; 3.144 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]     ; CLK_30M    ; 2.608 ; 3.289 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]     ; CLK_30M    ; 2.570 ; 3.238 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]     ; CLK_30M    ; 2.522 ; 3.178 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XRD         ; CLK_30M    ; 1.987 ; 2.495 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XWE         ; CLK_30M    ; 2.050 ; 2.483 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XZCS_7      ; CLK_30M    ; 3.162 ; 3.202 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; BUSY        ; CLK_30M    ; -2.077 ; -2.652 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; INDATA[*]   ; CLK_30M    ; -1.732 ; -2.318 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[0]  ; CLK_30M    ; -1.911 ; -2.520 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[1]  ; CLK_30M    ; -1.810 ; -2.397 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[2]  ; CLK_30M    ; -1.958 ; -2.570 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[3]  ; CLK_30M    ; -1.900 ; -2.512 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[4]  ; CLK_30M    ; -1.741 ; -2.321 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[5]  ; CLK_30M    ; -2.296 ; -2.941 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[6]  ; CLK_30M    ; -1.841 ; -2.441 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[7]  ; CLK_30M    ; -1.925 ; -2.551 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[8]  ; CLK_30M    ; -2.222 ; -2.855 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[9]  ; CLK_30M    ; -1.996 ; -2.606 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[10] ; CLK_30M    ; -1.924 ; -2.554 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[11] ; CLK_30M    ; -1.732 ; -2.318 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[12] ; CLK_30M    ; -1.834 ; -2.447 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[13] ; CLK_30M    ; -1.789 ; -2.407 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[14] ; CLK_30M    ; -2.066 ; -2.689 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[15] ; CLK_30M    ; -2.000 ; -2.630 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XA[*]       ; CLK_30M    ; -2.054 ; -2.678 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[0]      ; CLK_30M    ; -2.264 ; -2.924 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[1]      ; CLK_30M    ; -2.094 ; -2.752 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[2]      ; CLK_30M    ; -2.220 ; -2.871 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[3]      ; CLK_30M    ; -2.328 ; -2.998 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[4]      ; CLK_30M    ; -2.339 ; -3.000 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[5]      ; CLK_30M    ; -2.386 ; -3.082 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[6]      ; CLK_30M    ; -2.074 ; -2.736 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[7]      ; CLK_30M    ; -2.086 ; -2.751 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[8]      ; CLK_30M    ; -2.384 ; -3.062 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[9]      ; CLK_30M    ; -2.470 ; -3.193 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[10]     ; CLK_30M    ; -2.054 ; -2.678 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[11]     ; CLK_30M    ; -2.223 ; -2.903 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]       ; CLK_30M    ; -1.943 ; -2.571 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]      ; CLK_30M    ; -2.165 ; -2.811 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]      ; CLK_30M    ; -2.188 ; -2.862 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]      ; CLK_30M    ; -2.188 ; -2.872 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]      ; CLK_30M    ; -1.990 ; -2.632 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]      ; CLK_30M    ; -2.128 ; -2.802 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]      ; CLK_30M    ; -2.222 ; -2.880 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]      ; CLK_30M    ; -2.017 ; -2.651 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]      ; CLK_30M    ; -2.158 ; -2.821 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]      ; CLK_30M    ; -2.020 ; -2.662 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]      ; CLK_30M    ; -1.943 ; -2.571 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]     ; CLK_30M    ; -2.116 ; -2.786 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]     ; CLK_30M    ; -2.057 ; -2.693 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]     ; CLK_30M    ; -2.058 ; -2.713 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]     ; CLK_30M    ; -2.182 ; -2.851 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]     ; CLK_30M    ; -2.149 ; -2.805 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]     ; CLK_30M    ; -2.103 ; -2.747 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XRD         ; CLK_30M    ; -0.948 ; -1.406 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XWE         ; CLK_30M    ; -0.807 ; -1.295 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XZCS_7      ; CLK_30M    ; -1.849 ; -2.052 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; CONVENT4      ; CLK_30M    ; 2.910 ; 3.086 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CS            ; CLK_30M    ; 3.235 ; 3.025 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RAMB_OUT[*]   ; CLK_30M    ; 4.039 ; 4.303 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[0]  ; CLK_30M    ; 2.692 ; 2.804 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[1]  ; CLK_30M    ; 2.583 ; 2.681 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[2]  ; CLK_30M    ; 3.054 ; 3.176 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[3]  ; CLK_30M    ; 2.837 ; 2.973 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[4]  ; CLK_30M    ; 3.108 ; 3.227 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[5]  ; CLK_30M    ; 4.039 ; 4.303 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[6]  ; CLK_30M    ; 2.969 ; 3.126 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[7]  ; CLK_30M    ; 2.899 ; 3.017 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[8]  ; CLK_30M    ; 3.236 ; 3.403 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[9]  ; CLK_30M    ; 3.418 ; 3.617 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[10] ; CLK_30M    ; 2.988 ; 3.116 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[11] ; CLK_30M    ; 3.141 ; 3.281 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[12] ; CLK_30M    ; 3.990 ; 4.246 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[13] ; CLK_30M    ; 3.233 ; 3.362 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[14] ; CLK_30M    ; 2.902 ; 3.034 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[15] ; CLK_30M    ; 2.519 ; 2.613 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RD            ; CLK_30M    ; 3.235 ; 3.025 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RESTOUT       ; CLK_30M    ; 1.985 ; 2.022 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]         ; CLK_30M    ; 3.748 ; 3.934 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]        ; CLK_30M    ; 2.614 ; 2.723 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]        ; CLK_30M    ; 3.089 ; 3.247 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]        ; CLK_30M    ; 3.068 ; 3.228 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]        ; CLK_30M    ; 2.841 ; 2.960 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]        ; CLK_30M    ; 3.013 ; 3.140 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]        ; CLK_30M    ; 2.921 ; 3.039 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]        ; CLK_30M    ; 2.821 ; 2.929 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]        ; CLK_30M    ; 3.491 ; 3.664 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]        ; CLK_30M    ; 2.890 ; 3.016 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]        ; CLK_30M    ; 2.702 ; 2.790 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]       ; CLK_30M    ; 2.755 ; 2.852 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]       ; CLK_30M    ; 2.795 ; 2.894 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]       ; CLK_30M    ; 2.806 ; 2.926 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]       ; CLK_30M    ; 3.071 ; 3.200 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]       ; CLK_30M    ; 2.740 ; 2.842 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]       ; CLK_30M    ; 3.748 ; 3.934 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CLK_DAC       ; CLK_30M    ; 0.417 ;       ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; CLK_DAC       ; CLK_30M    ;       ; 0.418 ; Fall       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; CONVENT4      ; CLK_30M    ; 2.579 ; 2.749 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CS            ; CLK_30M    ; 2.893 ; 2.690 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RAMB_OUT[*]   ; CLK_30M    ; 2.201 ; 2.292 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[0]  ; CLK_30M    ; 2.367 ; 2.475 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[1]  ; CLK_30M    ; 2.261 ; 2.356 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[2]  ; CLK_30M    ; 2.713 ; 2.832 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[3]  ; CLK_30M    ; 2.501 ; 2.631 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[4]  ; CLK_30M    ; 2.766 ; 2.882 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[5]  ; CLK_30M    ; 3.690 ; 3.946 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[6]  ; CLK_30M    ; 2.628 ; 2.779 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[7]  ; CLK_30M    ; 2.562 ; 2.676 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[8]  ; CLK_30M    ; 2.886 ; 3.046 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[9]  ; CLK_30M    ; 3.059 ; 3.251 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[10] ; CLK_30M    ; 2.647 ; 2.770 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[11] ; CLK_30M    ; 2.794 ; 2.929 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[12] ; CLK_30M    ; 3.643 ; 3.892 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[13] ; CLK_30M    ; 2.885 ; 3.011 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[14] ; CLK_30M    ; 2.564 ; 2.692 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[15] ; CLK_30M    ; 2.201 ; 2.292 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RD            ; CLK_30M    ; 2.893 ; 2.690 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RESTOUT       ; CLK_30M    ; 1.687 ; 1.723 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]         ; CLK_30M    ; 2.289 ; 2.393 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]        ; CLK_30M    ; 2.289 ; 2.393 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]        ; CLK_30M    ; 2.744 ; 2.896 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]        ; CLK_30M    ; 2.724 ; 2.878 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]        ; CLK_30M    ; 2.504 ; 2.619 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]        ; CLK_30M    ; 2.671 ; 2.793 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]        ; CLK_30M    ; 2.583 ; 2.696 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]        ; CLK_30M    ; 2.487 ; 2.591 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]        ; CLK_30M    ; 3.163 ; 3.332 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]        ; CLK_30M    ; 2.553 ; 2.674 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]        ; CLK_30M    ; 2.373 ; 2.458 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]       ; CLK_30M    ; 2.424 ; 2.517 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]       ; CLK_30M    ; 2.462 ; 2.558 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]       ; CLK_30M    ; 2.472 ; 2.588 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]       ; CLK_30M    ; 2.727 ; 2.851 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]       ; CLK_30M    ; 2.409 ; 2.507 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]       ; CLK_30M    ; 3.410 ; 3.592 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CLK_DAC       ; CLK_30M    ; 0.189 ;       ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; CLK_DAC       ; CLK_30M    ;       ; 0.190 ; Fall       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; XD[*]     ; XRD        ; 4.593 ; 4.576 ; Rise       ; XRD             ;
;  XD[0]    ; XRD        ; 4.905 ; 4.888 ; Rise       ; XRD             ;
;  XD[1]    ; XRD        ; 4.925 ; 4.908 ; Rise       ; XRD             ;
;  XD[2]    ; XRD        ; 4.909 ; 4.892 ; Rise       ; XRD             ;
;  XD[3]    ; XRD        ; 4.593 ; 4.576 ; Rise       ; XRD             ;
;  XD[4]    ; XRD        ; 4.942 ; 4.925 ; Rise       ; XRD             ;
;  XD[5]    ; XRD        ; 4.685 ; 4.668 ; Rise       ; XRD             ;
;  XD[6]    ; XRD        ; 4.685 ; 4.668 ; Rise       ; XRD             ;
;  XD[7]    ; XRD        ; 5.783 ; 5.815 ; Rise       ; XRD             ;
;  XD[8]    ; XRD        ; 4.942 ; 4.925 ; Rise       ; XRD             ;
;  XD[9]    ; XRD        ; 4.685 ; 4.668 ; Rise       ; XRD             ;
;  XD[10]   ; XRD        ; 4.909 ; 4.892 ; Rise       ; XRD             ;
;  XD[11]   ; XRD        ; 4.905 ; 4.888 ; Rise       ; XRD             ;
;  XD[12]   ; XRD        ; 4.905 ; 4.888 ; Rise       ; XRD             ;
;  XD[13]   ; XRD        ; 4.925 ; 4.908 ; Rise       ; XRD             ;
;  XD[14]   ; XRD        ; 4.685 ; 4.668 ; Rise       ; XRD             ;
;  XD[15]   ; XRD        ; 5.663 ; 5.695 ; Rise       ; XRD             ;
; XD[*]     ; XRD        ; 4.593 ; 4.576 ; Fall       ; XRD             ;
;  XD[0]    ; XRD        ; 4.905 ; 4.888 ; Fall       ; XRD             ;
;  XD[1]    ; XRD        ; 4.925 ; 4.908 ; Fall       ; XRD             ;
;  XD[2]    ; XRD        ; 4.909 ; 4.892 ; Fall       ; XRD             ;
;  XD[3]    ; XRD        ; 4.593 ; 4.576 ; Fall       ; XRD             ;
;  XD[4]    ; XRD        ; 4.942 ; 4.925 ; Fall       ; XRD             ;
;  XD[5]    ; XRD        ; 4.685 ; 4.668 ; Fall       ; XRD             ;
;  XD[6]    ; XRD        ; 4.685 ; 4.668 ; Fall       ; XRD             ;
;  XD[7]    ; XRD        ; 5.783 ; 5.815 ; Fall       ; XRD             ;
;  XD[8]    ; XRD        ; 4.942 ; 4.925 ; Fall       ; XRD             ;
;  XD[9]    ; XRD        ; 4.685 ; 4.668 ; Fall       ; XRD             ;
;  XD[10]   ; XRD        ; 4.909 ; 4.892 ; Fall       ; XRD             ;
;  XD[11]   ; XRD        ; 4.905 ; 4.888 ; Fall       ; XRD             ;
;  XD[12]   ; XRD        ; 4.905 ; 4.888 ; Fall       ; XRD             ;
;  XD[13]   ; XRD        ; 4.925 ; 4.908 ; Fall       ; XRD             ;
;  XD[14]   ; XRD        ; 4.685 ; 4.668 ; Fall       ; XRD             ;
;  XD[15]   ; XRD        ; 5.663 ; 5.695 ; Fall       ; XRD             ;
; XD[*]     ; XWE        ; 3.615 ; 3.598 ; Rise       ; XWE             ;
;  XD[0]    ; XWE        ; 3.927 ; 3.910 ; Rise       ; XWE             ;
;  XD[1]    ; XWE        ; 3.947 ; 3.930 ; Rise       ; XWE             ;
;  XD[2]    ; XWE        ; 3.931 ; 3.914 ; Rise       ; XWE             ;
;  XD[3]    ; XWE        ; 3.615 ; 3.598 ; Rise       ; XWE             ;
;  XD[4]    ; XWE        ; 3.964 ; 3.947 ; Rise       ; XWE             ;
;  XD[5]    ; XWE        ; 3.707 ; 3.690 ; Rise       ; XWE             ;
;  XD[6]    ; XWE        ; 3.707 ; 3.690 ; Rise       ; XWE             ;
;  XD[7]    ; XWE        ; 4.805 ; 4.837 ; Rise       ; XWE             ;
;  XD[8]    ; XWE        ; 3.964 ; 3.947 ; Rise       ; XWE             ;
;  XD[9]    ; XWE        ; 3.707 ; 3.690 ; Rise       ; XWE             ;
;  XD[10]   ; XWE        ; 3.931 ; 3.914 ; Rise       ; XWE             ;
;  XD[11]   ; XWE        ; 3.927 ; 3.910 ; Rise       ; XWE             ;
;  XD[12]   ; XWE        ; 3.927 ; 3.910 ; Rise       ; XWE             ;
;  XD[13]   ; XWE        ; 3.947 ; 3.930 ; Rise       ; XWE             ;
;  XD[14]   ; XWE        ; 3.707 ; 3.690 ; Rise       ; XWE             ;
;  XD[15]   ; XWE        ; 4.685 ; 4.717 ; Rise       ; XWE             ;
; XD[*]     ; XWE        ; 3.615 ; 3.598 ; Fall       ; XWE             ;
;  XD[0]    ; XWE        ; 3.927 ; 3.910 ; Fall       ; XWE             ;
;  XD[1]    ; XWE        ; 3.947 ; 3.930 ; Fall       ; XWE             ;
;  XD[2]    ; XWE        ; 3.931 ; 3.914 ; Fall       ; XWE             ;
;  XD[3]    ; XWE        ; 3.615 ; 3.598 ; Fall       ; XWE             ;
;  XD[4]    ; XWE        ; 3.964 ; 3.947 ; Fall       ; XWE             ;
;  XD[5]    ; XWE        ; 3.707 ; 3.690 ; Fall       ; XWE             ;
;  XD[6]    ; XWE        ; 3.707 ; 3.690 ; Fall       ; XWE             ;
;  XD[7]    ; XWE        ; 4.805 ; 4.837 ; Fall       ; XWE             ;
;  XD[8]    ; XWE        ; 3.964 ; 3.947 ; Fall       ; XWE             ;
;  XD[9]    ; XWE        ; 3.707 ; 3.690 ; Fall       ; XWE             ;
;  XD[10]   ; XWE        ; 3.931 ; 3.914 ; Fall       ; XWE             ;
;  XD[11]   ; XWE        ; 3.927 ; 3.910 ; Fall       ; XWE             ;
;  XD[12]   ; XWE        ; 3.927 ; 3.910 ; Fall       ; XWE             ;
;  XD[13]   ; XWE        ; 3.947 ; 3.930 ; Fall       ; XWE             ;
;  XD[14]   ; XWE        ; 3.707 ; 3.690 ; Fall       ; XWE             ;
;  XD[15]   ; XWE        ; 4.685 ; 4.717 ; Fall       ; XWE             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; XD[*]     ; XRD        ; 4.423 ; 4.406 ; Rise       ; XRD             ;
;  XD[0]    ; XRD        ; 4.722 ; 4.705 ; Rise       ; XRD             ;
;  XD[1]    ; XRD        ; 4.742 ; 4.725 ; Rise       ; XRD             ;
;  XD[2]    ; XRD        ; 4.727 ; 4.710 ; Rise       ; XRD             ;
;  XD[3]    ; XRD        ; 4.423 ; 4.406 ; Rise       ; XRD             ;
;  XD[4]    ; XRD        ; 4.758 ; 4.741 ; Rise       ; XRD             ;
;  XD[5]    ; XRD        ; 4.511 ; 4.494 ; Rise       ; XRD             ;
;  XD[6]    ; XRD        ; 4.511 ; 4.494 ; Rise       ; XRD             ;
;  XD[7]    ; XRD        ; 5.600 ; 5.632 ; Rise       ; XRD             ;
;  XD[8]    ; XRD        ; 4.758 ; 4.741 ; Rise       ; XRD             ;
;  XD[9]    ; XRD        ; 4.511 ; 4.494 ; Rise       ; XRD             ;
;  XD[10]   ; XRD        ; 4.727 ; 4.710 ; Rise       ; XRD             ;
;  XD[11]   ; XRD        ; 4.722 ; 4.705 ; Rise       ; XRD             ;
;  XD[12]   ; XRD        ; 4.722 ; 4.705 ; Rise       ; XRD             ;
;  XD[13]   ; XRD        ; 4.742 ; 4.725 ; Rise       ; XRD             ;
;  XD[14]   ; XRD        ; 4.511 ; 4.494 ; Rise       ; XRD             ;
;  XD[15]   ; XRD        ; 5.485 ; 5.517 ; Rise       ; XRD             ;
; XD[*]     ; XRD        ; 4.423 ; 4.406 ; Fall       ; XRD             ;
;  XD[0]    ; XRD        ; 4.722 ; 4.705 ; Fall       ; XRD             ;
;  XD[1]    ; XRD        ; 4.742 ; 4.725 ; Fall       ; XRD             ;
;  XD[2]    ; XRD        ; 4.727 ; 4.710 ; Fall       ; XRD             ;
;  XD[3]    ; XRD        ; 4.423 ; 4.406 ; Fall       ; XRD             ;
;  XD[4]    ; XRD        ; 4.758 ; 4.741 ; Fall       ; XRD             ;
;  XD[5]    ; XRD        ; 4.511 ; 4.494 ; Fall       ; XRD             ;
;  XD[6]    ; XRD        ; 4.511 ; 4.494 ; Fall       ; XRD             ;
;  XD[7]    ; XRD        ; 5.600 ; 5.632 ; Fall       ; XRD             ;
;  XD[8]    ; XRD        ; 4.758 ; 4.741 ; Fall       ; XRD             ;
;  XD[9]    ; XRD        ; 4.511 ; 4.494 ; Fall       ; XRD             ;
;  XD[10]   ; XRD        ; 4.727 ; 4.710 ; Fall       ; XRD             ;
;  XD[11]   ; XRD        ; 4.722 ; 4.705 ; Fall       ; XRD             ;
;  XD[12]   ; XRD        ; 4.722 ; 4.705 ; Fall       ; XRD             ;
;  XD[13]   ; XRD        ; 4.742 ; 4.725 ; Fall       ; XRD             ;
;  XD[14]   ; XRD        ; 4.511 ; 4.494 ; Fall       ; XRD             ;
;  XD[15]   ; XRD        ; 5.485 ; 5.517 ; Fall       ; XRD             ;
; XD[*]     ; XWE        ; 3.491 ; 3.474 ; Rise       ; XWE             ;
;  XD[0]    ; XWE        ; 3.790 ; 3.773 ; Rise       ; XWE             ;
;  XD[1]    ; XWE        ; 3.810 ; 3.793 ; Rise       ; XWE             ;
;  XD[2]    ; XWE        ; 3.795 ; 3.778 ; Rise       ; XWE             ;
;  XD[3]    ; XWE        ; 3.491 ; 3.474 ; Rise       ; XWE             ;
;  XD[4]    ; XWE        ; 3.826 ; 3.809 ; Rise       ; XWE             ;
;  XD[5]    ; XWE        ; 3.579 ; 3.562 ; Rise       ; XWE             ;
;  XD[6]    ; XWE        ; 3.579 ; 3.562 ; Rise       ; XWE             ;
;  XD[7]    ; XWE        ; 4.668 ; 4.700 ; Rise       ; XWE             ;
;  XD[8]    ; XWE        ; 3.826 ; 3.809 ; Rise       ; XWE             ;
;  XD[9]    ; XWE        ; 3.579 ; 3.562 ; Rise       ; XWE             ;
;  XD[10]   ; XWE        ; 3.795 ; 3.778 ; Rise       ; XWE             ;
;  XD[11]   ; XWE        ; 3.790 ; 3.773 ; Rise       ; XWE             ;
;  XD[12]   ; XWE        ; 3.790 ; 3.773 ; Rise       ; XWE             ;
;  XD[13]   ; XWE        ; 3.810 ; 3.793 ; Rise       ; XWE             ;
;  XD[14]   ; XWE        ; 3.579 ; 3.562 ; Rise       ; XWE             ;
;  XD[15]   ; XWE        ; 4.553 ; 4.585 ; Rise       ; XWE             ;
; XD[*]     ; XWE        ; 3.491 ; 3.474 ; Fall       ; XWE             ;
;  XD[0]    ; XWE        ; 3.790 ; 3.773 ; Fall       ; XWE             ;
;  XD[1]    ; XWE        ; 3.810 ; 3.793 ; Fall       ; XWE             ;
;  XD[2]    ; XWE        ; 3.795 ; 3.778 ; Fall       ; XWE             ;
;  XD[3]    ; XWE        ; 3.491 ; 3.474 ; Fall       ; XWE             ;
;  XD[4]    ; XWE        ; 3.826 ; 3.809 ; Fall       ; XWE             ;
;  XD[5]    ; XWE        ; 3.579 ; 3.562 ; Fall       ; XWE             ;
;  XD[6]    ; XWE        ; 3.579 ; 3.562 ; Fall       ; XWE             ;
;  XD[7]    ; XWE        ; 4.668 ; 4.700 ; Fall       ; XWE             ;
;  XD[8]    ; XWE        ; 3.826 ; 3.809 ; Fall       ; XWE             ;
;  XD[9]    ; XWE        ; 3.579 ; 3.562 ; Fall       ; XWE             ;
;  XD[10]   ; XWE        ; 3.795 ; 3.778 ; Fall       ; XWE             ;
;  XD[11]   ; XWE        ; 3.790 ; 3.773 ; Fall       ; XWE             ;
;  XD[12]   ; XWE        ; 3.790 ; 3.773 ; Fall       ; XWE             ;
;  XD[13]   ; XWE        ; 3.810 ; 3.793 ; Fall       ; XWE             ;
;  XD[14]   ; XWE        ; 3.579 ; 3.562 ; Fall       ; XWE             ;
;  XD[15]   ; XWE        ; 4.553 ; 4.585 ; Fall       ; XWE             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; XD[*]     ; XRD        ; 3.992     ; 4.009     ; Rise       ; XRD             ;
;  XD[0]    ; XRD        ; 4.328     ; 4.345     ; Rise       ; XRD             ;
;  XD[1]    ; XRD        ; 4.352     ; 4.369     ; Rise       ; XRD             ;
;  XD[2]    ; XRD        ; 4.333     ; 4.350     ; Rise       ; XRD             ;
;  XD[3]    ; XRD        ; 3.992     ; 4.009     ; Rise       ; XRD             ;
;  XD[4]    ; XRD        ; 4.400     ; 4.417     ; Rise       ; XRD             ;
;  XD[5]    ; XRD        ; 4.091     ; 4.108     ; Rise       ; XRD             ;
;  XD[6]    ; XRD        ; 4.091     ; 4.108     ; Rise       ; XRD             ;
;  XD[7]    ; XRD        ; 5.288     ; 5.256     ; Rise       ; XRD             ;
;  XD[8]    ; XRD        ; 4.400     ; 4.417     ; Rise       ; XRD             ;
;  XD[9]    ; XRD        ; 4.091     ; 4.108     ; Rise       ; XRD             ;
;  XD[10]   ; XRD        ; 4.333     ; 4.350     ; Rise       ; XRD             ;
;  XD[11]   ; XRD        ; 4.328     ; 4.345     ; Rise       ; XRD             ;
;  XD[12]   ; XRD        ; 4.328     ; 4.345     ; Rise       ; XRD             ;
;  XD[13]   ; XRD        ; 4.352     ; 4.369     ; Rise       ; XRD             ;
;  XD[14]   ; XRD        ; 4.091     ; 4.108     ; Rise       ; XRD             ;
;  XD[15]   ; XRD        ; 5.127     ; 5.095     ; Rise       ; XRD             ;
; XD[*]     ; XRD        ; 3.992     ; 4.009     ; Fall       ; XRD             ;
;  XD[0]    ; XRD        ; 4.328     ; 4.345     ; Fall       ; XRD             ;
;  XD[1]    ; XRD        ; 4.352     ; 4.369     ; Fall       ; XRD             ;
;  XD[2]    ; XRD        ; 4.333     ; 4.350     ; Fall       ; XRD             ;
;  XD[3]    ; XRD        ; 3.992     ; 4.009     ; Fall       ; XRD             ;
;  XD[4]    ; XRD        ; 4.400     ; 4.417     ; Fall       ; XRD             ;
;  XD[5]    ; XRD        ; 4.091     ; 4.108     ; Fall       ; XRD             ;
;  XD[6]    ; XRD        ; 4.091     ; 4.108     ; Fall       ; XRD             ;
;  XD[7]    ; XRD        ; 5.288     ; 5.256     ; Fall       ; XRD             ;
;  XD[8]    ; XRD        ; 4.400     ; 4.417     ; Fall       ; XRD             ;
;  XD[9]    ; XRD        ; 4.091     ; 4.108     ; Fall       ; XRD             ;
;  XD[10]   ; XRD        ; 4.333     ; 4.350     ; Fall       ; XRD             ;
;  XD[11]   ; XRD        ; 4.328     ; 4.345     ; Fall       ; XRD             ;
;  XD[12]   ; XRD        ; 4.328     ; 4.345     ; Fall       ; XRD             ;
;  XD[13]   ; XRD        ; 4.352     ; 4.369     ; Fall       ; XRD             ;
;  XD[14]   ; XRD        ; 4.091     ; 4.108     ; Fall       ; XRD             ;
;  XD[15]   ; XRD        ; 5.127     ; 5.095     ; Fall       ; XRD             ;
; XD[*]     ; XWE        ; 4.157     ; 4.174     ; Rise       ; XWE             ;
;  XD[0]    ; XWE        ; 4.493     ; 4.510     ; Rise       ; XWE             ;
;  XD[1]    ; XWE        ; 4.517     ; 4.534     ; Rise       ; XWE             ;
;  XD[2]    ; XWE        ; 4.498     ; 4.515     ; Rise       ; XWE             ;
;  XD[3]    ; XWE        ; 4.157     ; 4.174     ; Rise       ; XWE             ;
;  XD[4]    ; XWE        ; 4.565     ; 4.582     ; Rise       ; XWE             ;
;  XD[5]    ; XWE        ; 4.256     ; 4.273     ; Rise       ; XWE             ;
;  XD[6]    ; XWE        ; 4.256     ; 4.273     ; Rise       ; XWE             ;
;  XD[7]    ; XWE        ; 5.453     ; 5.421     ; Rise       ; XWE             ;
;  XD[8]    ; XWE        ; 4.565     ; 4.582     ; Rise       ; XWE             ;
;  XD[9]    ; XWE        ; 4.256     ; 4.273     ; Rise       ; XWE             ;
;  XD[10]   ; XWE        ; 4.498     ; 4.515     ; Rise       ; XWE             ;
;  XD[11]   ; XWE        ; 4.493     ; 4.510     ; Rise       ; XWE             ;
;  XD[12]   ; XWE        ; 4.493     ; 4.510     ; Rise       ; XWE             ;
;  XD[13]   ; XWE        ; 4.517     ; 4.534     ; Rise       ; XWE             ;
;  XD[14]   ; XWE        ; 4.256     ; 4.273     ; Rise       ; XWE             ;
;  XD[15]   ; XWE        ; 5.292     ; 5.260     ; Rise       ; XWE             ;
; XD[*]     ; XWE        ; 4.157     ; 4.174     ; Fall       ; XWE             ;
;  XD[0]    ; XWE        ; 4.493     ; 4.510     ; Fall       ; XWE             ;
;  XD[1]    ; XWE        ; 4.517     ; 4.534     ; Fall       ; XWE             ;
;  XD[2]    ; XWE        ; 4.498     ; 4.515     ; Fall       ; XWE             ;
;  XD[3]    ; XWE        ; 4.157     ; 4.174     ; Fall       ; XWE             ;
;  XD[4]    ; XWE        ; 4.565     ; 4.582     ; Fall       ; XWE             ;
;  XD[5]    ; XWE        ; 4.256     ; 4.273     ; Fall       ; XWE             ;
;  XD[6]    ; XWE        ; 4.256     ; 4.273     ; Fall       ; XWE             ;
;  XD[7]    ; XWE        ; 5.453     ; 5.421     ; Fall       ; XWE             ;
;  XD[8]    ; XWE        ; 4.565     ; 4.582     ; Fall       ; XWE             ;
;  XD[9]    ; XWE        ; 4.256     ; 4.273     ; Fall       ; XWE             ;
;  XD[10]   ; XWE        ; 4.498     ; 4.515     ; Fall       ; XWE             ;
;  XD[11]   ; XWE        ; 4.493     ; 4.510     ; Fall       ; XWE             ;
;  XD[12]   ; XWE        ; 4.493     ; 4.510     ; Fall       ; XWE             ;
;  XD[13]   ; XWE        ; 4.517     ; 4.534     ; Fall       ; XWE             ;
;  XD[14]   ; XWE        ; 4.256     ; 4.273     ; Fall       ; XWE             ;
;  XD[15]   ; XWE        ; 5.292     ; 5.260     ; Fall       ; XWE             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; XD[*]     ; XRD        ; 3.840     ; 3.857     ; Rise       ; XRD             ;
;  XD[0]    ; XRD        ; 4.162     ; 4.179     ; Rise       ; XRD             ;
;  XD[1]    ; XRD        ; 4.185     ; 4.202     ; Rise       ; XRD             ;
;  XD[2]    ; XRD        ; 4.167     ; 4.184     ; Rise       ; XRD             ;
;  XD[3]    ; XRD        ; 3.840     ; 3.857     ; Rise       ; XRD             ;
;  XD[4]    ; XRD        ; 4.231     ; 4.248     ; Rise       ; XRD             ;
;  XD[5]    ; XRD        ; 3.935     ; 3.952     ; Rise       ; XRD             ;
;  XD[6]    ; XRD        ; 3.935     ; 3.952     ; Rise       ; XRD             ;
;  XD[7]    ; XRD        ; 5.120     ; 5.088     ; Rise       ; XRD             ;
;  XD[8]    ; XRD        ; 4.231     ; 4.248     ; Rise       ; XRD             ;
;  XD[9]    ; XRD        ; 3.935     ; 3.952     ; Rise       ; XRD             ;
;  XD[10]   ; XRD        ; 4.167     ; 4.184     ; Rise       ; XRD             ;
;  XD[11]   ; XRD        ; 4.162     ; 4.179     ; Rise       ; XRD             ;
;  XD[12]   ; XRD        ; 4.162     ; 4.179     ; Rise       ; XRD             ;
;  XD[13]   ; XRD        ; 4.185     ; 4.202     ; Rise       ; XRD             ;
;  XD[14]   ; XRD        ; 3.935     ; 3.952     ; Rise       ; XRD             ;
;  XD[15]   ; XRD        ; 4.965     ; 4.933     ; Rise       ; XRD             ;
; XD[*]     ; XRD        ; 3.840     ; 3.857     ; Fall       ; XRD             ;
;  XD[0]    ; XRD        ; 4.162     ; 4.179     ; Fall       ; XRD             ;
;  XD[1]    ; XRD        ; 4.185     ; 4.202     ; Fall       ; XRD             ;
;  XD[2]    ; XRD        ; 4.167     ; 4.184     ; Fall       ; XRD             ;
;  XD[3]    ; XRD        ; 3.840     ; 3.857     ; Fall       ; XRD             ;
;  XD[4]    ; XRD        ; 4.231     ; 4.248     ; Fall       ; XRD             ;
;  XD[5]    ; XRD        ; 3.935     ; 3.952     ; Fall       ; XRD             ;
;  XD[6]    ; XRD        ; 3.935     ; 3.952     ; Fall       ; XRD             ;
;  XD[7]    ; XRD        ; 5.120     ; 5.088     ; Fall       ; XRD             ;
;  XD[8]    ; XRD        ; 4.231     ; 4.248     ; Fall       ; XRD             ;
;  XD[9]    ; XRD        ; 3.935     ; 3.952     ; Fall       ; XRD             ;
;  XD[10]   ; XRD        ; 4.167     ; 4.184     ; Fall       ; XRD             ;
;  XD[11]   ; XRD        ; 4.162     ; 4.179     ; Fall       ; XRD             ;
;  XD[12]   ; XRD        ; 4.162     ; 4.179     ; Fall       ; XRD             ;
;  XD[13]   ; XRD        ; 4.185     ; 4.202     ; Fall       ; XRD             ;
;  XD[14]   ; XRD        ; 3.935     ; 3.952     ; Fall       ; XRD             ;
;  XD[15]   ; XRD        ; 4.965     ; 4.933     ; Fall       ; XRD             ;
; XD[*]     ; XWE        ; 4.027     ; 4.044     ; Rise       ; XWE             ;
;  XD[0]    ; XWE        ; 4.349     ; 4.366     ; Rise       ; XWE             ;
;  XD[1]    ; XWE        ; 4.372     ; 4.389     ; Rise       ; XWE             ;
;  XD[2]    ; XWE        ; 4.354     ; 4.371     ; Rise       ; XWE             ;
;  XD[3]    ; XWE        ; 4.027     ; 4.044     ; Rise       ; XWE             ;
;  XD[4]    ; XWE        ; 4.418     ; 4.435     ; Rise       ; XWE             ;
;  XD[5]    ; XWE        ; 4.122     ; 4.139     ; Rise       ; XWE             ;
;  XD[6]    ; XWE        ; 4.122     ; 4.139     ; Rise       ; XWE             ;
;  XD[7]    ; XWE        ; 5.307     ; 5.275     ; Rise       ; XWE             ;
;  XD[8]    ; XWE        ; 4.418     ; 4.435     ; Rise       ; XWE             ;
;  XD[9]    ; XWE        ; 4.122     ; 4.139     ; Rise       ; XWE             ;
;  XD[10]   ; XWE        ; 4.354     ; 4.371     ; Rise       ; XWE             ;
;  XD[11]   ; XWE        ; 4.349     ; 4.366     ; Rise       ; XWE             ;
;  XD[12]   ; XWE        ; 4.349     ; 4.366     ; Rise       ; XWE             ;
;  XD[13]   ; XWE        ; 4.372     ; 4.389     ; Rise       ; XWE             ;
;  XD[14]   ; XWE        ; 4.122     ; 4.139     ; Rise       ; XWE             ;
;  XD[15]   ; XWE        ; 5.152     ; 5.120     ; Rise       ; XWE             ;
; XD[*]     ; XWE        ; 4.027     ; 4.044     ; Fall       ; XWE             ;
;  XD[0]    ; XWE        ; 4.349     ; 4.366     ; Fall       ; XWE             ;
;  XD[1]    ; XWE        ; 4.372     ; 4.389     ; Fall       ; XWE             ;
;  XD[2]    ; XWE        ; 4.354     ; 4.371     ; Fall       ; XWE             ;
;  XD[3]    ; XWE        ; 4.027     ; 4.044     ; Fall       ; XWE             ;
;  XD[4]    ; XWE        ; 4.418     ; 4.435     ; Fall       ; XWE             ;
;  XD[5]    ; XWE        ; 4.122     ; 4.139     ; Fall       ; XWE             ;
;  XD[6]    ; XWE        ; 4.122     ; 4.139     ; Fall       ; XWE             ;
;  XD[7]    ; XWE        ; 5.307     ; 5.275     ; Fall       ; XWE             ;
;  XD[8]    ; XWE        ; 4.418     ; 4.435     ; Fall       ; XWE             ;
;  XD[9]    ; XWE        ; 4.122     ; 4.139     ; Fall       ; XWE             ;
;  XD[10]   ; XWE        ; 4.354     ; 4.371     ; Fall       ; XWE             ;
;  XD[11]   ; XWE        ; 4.349     ; 4.366     ; Fall       ; XWE             ;
;  XD[12]   ; XWE        ; 4.349     ; 4.366     ; Fall       ; XWE             ;
;  XD[13]   ; XWE        ; 4.372     ; 4.389     ; Fall       ; XWE             ;
;  XD[14]   ; XWE        ; 4.122     ; 4.139     ; Fall       ; XWE             ;
;  XD[15]   ; XWE        ; 5.152     ; 5.120     ; Fall       ; XWE             ;
+-----------+------------+-----------+-----------+------------+-----------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+-------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                           ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                ; -8.840   ; -4.422  ; N/A      ; N/A     ; -3.000              ;
;  AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; -5.828   ; -2.217  ; N/A      ; N/A     ; -1.285              ;
;  CLK_30M                                        ; N/A      ; N/A     ; N/A      ; N/A     ; 16.282              ;
;  U0|altpll_component|auto_generated|pll1|clk[0] ; -8.840   ; 0.128   ; N/A      ; N/A     ; 6.340               ;
;  XRD                                            ; -3.495   ; -4.422  ; N/A      ; N/A     ; -3.000              ;
;  XWE                                            ; -2.354   ; 0.296   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                                 ; -425.737 ; -70.354 ; 0.0      ; 0.0     ; -32.985             ;
;  AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; -77.433  ; -21.947 ; N/A      ; N/A     ; -11.565             ;
;  CLK_30M                                        ; N/A      ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  U0|altpll_component|auto_generated|pll1|clk[0] ; -287.560 ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  XRD                                            ; -40.536  ; -48.407 ; N/A      ; N/A     ; -6.011              ;
;  XWE                                            ; -20.208  ; 0.000   ; N/A      ; N/A     ; -18.420             ;
+-------------------------------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-------------+------------+-------+-------+------------+------------------------------------------------+
; BUSY        ; CLK_30M    ; 5.202 ; 5.576 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; INDATA[*]   ; CLK_30M    ; 5.632 ; 6.063 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[0]  ; CLK_30M    ; 4.786 ; 5.204 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[1]  ; CLK_30M    ; 4.534 ; 4.920 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[2]  ; CLK_30M    ; 4.847 ; 5.278 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[3]  ; CLK_30M    ; 4.721 ; 5.151 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[4]  ; CLK_30M    ; 4.419 ; 4.803 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[5]  ; CLK_30M    ; 5.632 ; 6.063 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[6]  ; CLK_30M    ; 4.633 ; 5.057 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[7]  ; CLK_30M    ; 4.809 ; 5.235 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[8]  ; CLK_30M    ; 5.444 ; 5.913 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[9]  ; CLK_30M    ; 4.921 ; 5.361 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[10] ; CLK_30M    ; 4.805 ; 5.236 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[11] ; CLK_30M    ; 4.446 ; 4.832 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[12] ; CLK_30M    ; 4.640 ; 5.070 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[13] ; CLK_30M    ; 4.502 ; 4.949 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[14] ; CLK_30M    ; 5.163 ; 5.579 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[15] ; CLK_30M    ; 4.988 ; 5.452 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XA[*]       ; CLK_30M    ; 6.849 ; 7.305 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[0]      ; CLK_30M    ; 6.843 ; 7.284 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[1]      ; CLK_30M    ; 5.971 ; 6.416 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[2]      ; CLK_30M    ; 6.303 ; 6.720 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[3]      ; CLK_30M    ; 6.389 ; 6.807 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[4]      ; CLK_30M    ; 6.732 ; 7.160 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[5]      ; CLK_30M    ; 6.654 ; 7.108 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[6]      ; CLK_30M    ; 5.832 ; 6.291 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[7]      ; CLK_30M    ; 5.967 ; 6.447 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[8]      ; CLK_30M    ; 6.849 ; 7.305 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[9]      ; CLK_30M    ; 6.690 ; 7.208 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[10]     ; CLK_30M    ; 5.863 ; 6.263 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[11]     ; CLK_30M    ; 6.501 ; 6.934 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]       ; CLK_30M    ; 5.655 ; 6.031 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]      ; CLK_30M    ; 5.419 ; 5.803 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]      ; CLK_30M    ; 5.443 ; 5.895 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]      ; CLK_30M    ; 5.477 ; 5.932 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]      ; CLK_30M    ; 5.025 ; 5.464 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]      ; CLK_30M    ; 5.287 ; 5.769 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]      ; CLK_30M    ; 5.655 ; 6.031 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]      ; CLK_30M    ; 5.048 ; 5.484 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]      ; CLK_30M    ; 5.426 ; 5.870 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]      ; CLK_30M    ; 5.085 ; 5.547 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]      ; CLK_30M    ; 4.959 ; 5.384 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]     ; CLK_30M    ; 5.375 ; 5.832 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]     ; CLK_30M    ; 5.209 ; 5.606 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]     ; CLK_30M    ; 5.195 ; 5.607 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]     ; CLK_30M    ; 5.446 ; 5.888 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]     ; CLK_30M    ; 5.361 ; 5.791 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]     ; CLK_30M    ; 5.294 ; 5.697 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XRD         ; CLK_30M    ; 4.039 ; 4.184 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XWE         ; CLK_30M    ; 4.184 ; 4.290 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XZCS_7      ; CLK_30M    ; 5.966 ; 5.886 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-------------+------------+--------+--------+------------+------------------------------------------------+
; BUSY        ; CLK_30M    ; -2.077 ; -2.652 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; INDATA[*]   ; CLK_30M    ; -1.732 ; -2.318 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[0]  ; CLK_30M    ; -1.911 ; -2.520 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[1]  ; CLK_30M    ; -1.810 ; -2.397 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[2]  ; CLK_30M    ; -1.958 ; -2.570 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[3]  ; CLK_30M    ; -1.900 ; -2.512 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[4]  ; CLK_30M    ; -1.741 ; -2.321 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[5]  ; CLK_30M    ; -2.296 ; -2.941 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[6]  ; CLK_30M    ; -1.841 ; -2.441 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[7]  ; CLK_30M    ; -1.925 ; -2.551 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[8]  ; CLK_30M    ; -2.222 ; -2.855 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[9]  ; CLK_30M    ; -1.996 ; -2.606 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[10] ; CLK_30M    ; -1.924 ; -2.554 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[11] ; CLK_30M    ; -1.732 ; -2.318 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[12] ; CLK_30M    ; -1.834 ; -2.447 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[13] ; CLK_30M    ; -1.789 ; -2.407 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[14] ; CLK_30M    ; -2.066 ; -2.689 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  INDATA[15] ; CLK_30M    ; -2.000 ; -2.630 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XA[*]       ; CLK_30M    ; -2.054 ; -2.678 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[0]      ; CLK_30M    ; -2.264 ; -2.924 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[1]      ; CLK_30M    ; -2.094 ; -2.752 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[2]      ; CLK_30M    ; -2.220 ; -2.871 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[3]      ; CLK_30M    ; -2.328 ; -2.998 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[4]      ; CLK_30M    ; -2.339 ; -3.000 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[5]      ; CLK_30M    ; -2.386 ; -3.082 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[6]      ; CLK_30M    ; -2.074 ; -2.736 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[7]      ; CLK_30M    ; -2.086 ; -2.751 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[8]      ; CLK_30M    ; -2.384 ; -3.062 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[9]      ; CLK_30M    ; -2.470 ; -3.193 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[10]     ; CLK_30M    ; -2.054 ; -2.678 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[11]     ; CLK_30M    ; -2.223 ; -2.903 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]       ; CLK_30M    ; -1.943 ; -2.571 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]      ; CLK_30M    ; -2.165 ; -2.811 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]      ; CLK_30M    ; -2.188 ; -2.862 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]      ; CLK_30M    ; -2.188 ; -2.872 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]      ; CLK_30M    ; -1.990 ; -2.632 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]      ; CLK_30M    ; -2.128 ; -2.802 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]      ; CLK_30M    ; -2.222 ; -2.880 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]      ; CLK_30M    ; -2.017 ; -2.651 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]      ; CLK_30M    ; -2.158 ; -2.821 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]      ; CLK_30M    ; -2.020 ; -2.662 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]      ; CLK_30M    ; -1.943 ; -2.571 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]     ; CLK_30M    ; -2.116 ; -2.786 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]     ; CLK_30M    ; -2.057 ; -2.693 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]     ; CLK_30M    ; -2.058 ; -2.713 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]     ; CLK_30M    ; -2.182 ; -2.851 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]     ; CLK_30M    ; -2.149 ; -2.805 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]     ; CLK_30M    ; -2.103 ; -2.747 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XRD         ; CLK_30M    ; -0.948 ; -1.406 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XWE         ; CLK_30M    ; -0.807 ; -1.295 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XZCS_7      ; CLK_30M    ; -1.849 ; -2.052 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; CONVENT4      ; CLK_30M    ; 6.136 ; 6.078 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CS            ; CLK_30M    ; 6.320 ; 6.295 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RAMB_OUT[*]   ; CLK_30M    ; 7.871 ; 8.100 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[0]  ; CLK_30M    ; 5.609 ; 5.545 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[1]  ; CLK_30M    ; 5.406 ; 5.350 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[2]  ; CLK_30M    ; 6.442 ; 6.260 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[3]  ; CLK_30M    ; 5.871 ; 5.863 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[4]  ; CLK_30M    ; 6.508 ; 6.320 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[5]  ; CLK_30M    ; 7.871 ; 8.100 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[6]  ; CLK_30M    ; 6.069 ; 6.144 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[7]  ; CLK_30M    ; 6.035 ; 5.968 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[8]  ; CLK_30M    ; 6.699 ; 6.646 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[9]  ; CLK_30M    ; 7.095 ; 7.027 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[10] ; CLK_30M    ; 6.225 ; 6.143 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[11] ; CLK_30M    ; 6.484 ; 6.384 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[12] ; CLK_30M    ; 7.865 ; 8.020 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[13] ; CLK_30M    ; 6.769 ; 6.581 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[14] ; CLK_30M    ; 6.006 ; 5.968 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[15] ; CLK_30M    ; 5.191 ; 5.173 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RD            ; CLK_30M    ; 6.320 ; 6.295 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RESTOUT       ; CLK_30M    ; 4.079 ; 4.041 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]         ; CLK_30M    ; 7.452 ; 7.473 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]        ; CLK_30M    ; 5.355 ; 5.368 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]        ; CLK_30M    ; 6.461 ; 6.375 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]        ; CLK_30M    ; 6.278 ; 6.245 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]        ; CLK_30M    ; 5.857 ; 5.780 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]        ; CLK_30M    ; 6.256 ; 6.153 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]        ; CLK_30M    ; 6.052 ; 5.934 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]        ; CLK_30M    ; 5.783 ; 5.695 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]        ; CLK_30M    ; 6.894 ; 7.002 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]        ; CLK_30M    ; 5.978 ; 5.916 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]        ; CLK_30M    ; 5.511 ; 5.430 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]       ; CLK_30M    ; 5.723 ; 5.625 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]       ; CLK_30M    ; 5.765 ; 5.670 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]       ; CLK_30M    ; 5.814 ; 5.761 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]       ; CLK_30M    ; 6.310 ; 6.193 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]       ; CLK_30M    ; 5.685 ; 5.610 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]       ; CLK_30M    ; 7.452 ; 7.473 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CLK_DAC       ; CLK_30M    ; 0.818 ;       ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; CLK_DAC       ; CLK_30M    ;       ; 0.819 ; Fall       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; CONVENT4      ; CLK_30M    ; 2.579 ; 2.749 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CS            ; CLK_30M    ; 2.893 ; 2.690 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RAMB_OUT[*]   ; CLK_30M    ; 2.201 ; 2.292 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[0]  ; CLK_30M    ; 2.367 ; 2.475 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[1]  ; CLK_30M    ; 2.261 ; 2.356 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[2]  ; CLK_30M    ; 2.713 ; 2.832 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[3]  ; CLK_30M    ; 2.501 ; 2.631 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[4]  ; CLK_30M    ; 2.766 ; 2.882 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[5]  ; CLK_30M    ; 3.690 ; 3.946 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[6]  ; CLK_30M    ; 2.628 ; 2.779 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[7]  ; CLK_30M    ; 2.562 ; 2.676 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[8]  ; CLK_30M    ; 2.886 ; 3.046 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[9]  ; CLK_30M    ; 3.059 ; 3.251 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[10] ; CLK_30M    ; 2.647 ; 2.770 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[11] ; CLK_30M    ; 2.794 ; 2.929 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[12] ; CLK_30M    ; 3.643 ; 3.892 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[13] ; CLK_30M    ; 2.885 ; 3.011 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[14] ; CLK_30M    ; 2.564 ; 2.692 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  RAMB_OUT[15] ; CLK_30M    ; 2.201 ; 2.292 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RD            ; CLK_30M    ; 2.893 ; 2.690 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; RESTOUT       ; CLK_30M    ; 1.687 ; 1.723 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]         ; CLK_30M    ; 2.289 ; 2.393 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]        ; CLK_30M    ; 2.289 ; 2.393 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]        ; CLK_30M    ; 2.744 ; 2.896 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]        ; CLK_30M    ; 2.724 ; 2.878 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]        ; CLK_30M    ; 2.504 ; 2.619 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]        ; CLK_30M    ; 2.671 ; 2.793 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]        ; CLK_30M    ; 2.583 ; 2.696 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]        ; CLK_30M    ; 2.487 ; 2.591 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]        ; CLK_30M    ; 3.163 ; 3.332 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]        ; CLK_30M    ; 2.553 ; 2.674 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]        ; CLK_30M    ; 2.373 ; 2.458 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]       ; CLK_30M    ; 2.424 ; 2.517 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]       ; CLK_30M    ; 2.462 ; 2.558 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]       ; CLK_30M    ; 2.472 ; 2.588 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]       ; CLK_30M    ; 2.727 ; 2.851 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]       ; CLK_30M    ; 2.409 ; 2.507 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]       ; CLK_30M    ; 3.410 ; 3.592 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[0] ;
; CLK_DAC       ; CLK_30M    ; 0.189 ;       ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
; CLK_DAC       ; CLK_30M    ;       ; 0.190 ; Fall       ; U0|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; RAMB_OUT[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMB_OUT[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMB_OUT[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMB_OUT[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMB_OUT[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMB_OUT[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMB_OUT[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMB_OUT[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMB_OUT[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMB_OUT[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMB_OUT[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMB_OUT[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMB_OUT[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMB_OUT[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMB_OUT[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMB_OUT[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CLK_DAC       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESTOUT       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CONVENT4      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RD            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[10]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[11]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[12]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[13]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[14]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[15]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; FIRSTDATA               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XD[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XD[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XD[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XD[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XD[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XD[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XD[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XD[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XD[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XD[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XD[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XD[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XD[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XD[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XD[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XD[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XZCS_7                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XRD                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XWE                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XA[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XA[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XA[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XA[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XA[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XA[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XA[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XA[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XA[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XA[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XA[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; XA[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK_30M                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BUSY                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INDATA[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INDATA[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INDATA[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INDATA[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INDATA[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INDATA[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INDATA[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INDATA[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INDATA[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INDATA[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INDATA[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INDATA[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INDATA[12]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INDATA[13]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INDATA[14]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INDATA[15]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RAMB_OUT[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; RAMB_OUT[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; RAMB_OUT[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; RAMB_OUT[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; RAMB_OUT[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; RAMB_OUT[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.34 V              ; -0.00664 V          ; 0.204 V                              ; 0.106 V                              ; 2.63e-09 s                  ; 2.46e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.34 V             ; -0.00664 V         ; 0.204 V                             ; 0.106 V                             ; 2.63e-09 s                 ; 2.46e-09 s                 ; No                        ; Yes                       ;
; RAMB_OUT[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; RAMB_OUT[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; CLK_DAC       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; RESTOUT       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; CONVENT4      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; RD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; XD[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; XD[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; XD[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; XD[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; XD[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; XD[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; XD[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; XD[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; XD[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; XD[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; XD[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; XD[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; XD[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; XD[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; XD[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; XD[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RAMB_OUT[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.33 V              ; -0.00254 V          ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.33 V             ; -0.00254 V         ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.116 V                              ; 0.051 V                              ; 3.6e-09 s                   ; 3.43e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.116 V                             ; 0.051 V                             ; 3.6e-09 s                  ; 3.43e-09 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; CLK_DAC       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; RESTOUT       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; CONVENT4      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; RD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; XD[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; XD[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; XD[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; XD[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; XD[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; XD[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; XD[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; XD[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.33 V              ; -0.00254 V          ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.33 V             ; -0.00254 V         ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; XD[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; XD[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; XD[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; XD[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; XD[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; XD[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; XD[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; XD[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.33 V              ; -0.00254 V          ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.33 V             ; -0.00254 V         ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.77e-07 V                   ; 2.35 V              ; -0.00801 V          ; 0.087 V                              ; 0.01 V                               ; 4.39e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.77e-07 V                  ; 2.35 V             ; -0.00801 V         ; 0.087 V                             ; 0.01 V                              ; 4.39e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.28e-06 V                   ; 2.34 V              ; -0.00738 V          ; 0.097 V                              ; 0.024 V                              ; 6.41e-10 s                  ; 8.13e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.28e-06 V                  ; 2.34 V             ; -0.00738 V         ; 0.097 V                             ; 0.024 V                             ; 6.41e-10 s                 ; 8.13e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RAMB_OUT[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; RAMB_OUT[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; RAMB_OUT[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; RAMB_OUT[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; RAMB_OUT[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; RAMB_OUT[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.65 V              ; -0.0149 V           ; 0.207 V                              ; 0.176 V                              ; 2.15e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.65 V             ; -0.0149 V          ; 0.207 V                             ; 0.176 V                             ; 2.15e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; RAMB_OUT[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; RAMB_OUT[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; RAMB_OUT[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; CLK_DAC       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; RESTOUT       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; CONVENT4      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; RD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; XD[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; XD[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; XD[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; XD[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; XD[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; XD[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; XD[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; XD[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; XD[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; XD[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; XD[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; XD[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; XD[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; XD[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; XD[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; XD[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; 54       ; 0        ; 45       ; 144      ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; 0        ; 0        ; 42       ; 0        ;
; XRD                                            ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; 0        ; 0        ; 0        ; 144      ;
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 8        ; 104      ; 0        ; 0        ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 311      ; 0        ; 0        ; 0        ;
; XRD                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 128      ; 224      ; 0        ; 0        ;
; XWE                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 232      ; 136      ; 0        ; 0        ;
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD                                            ; 0        ; 0        ; 45       ; 144      ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD                                            ; 0        ; 0        ; 42       ; 0        ;
; XRD                                            ; XRD                                            ; 0        ; 0        ; 0        ; 144      ;
; XWE                                            ; XWE                                            ; 90       ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; 54       ; 0        ; 45       ; 144      ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; 0        ; 0        ; 42       ; 0        ;
; XRD                                            ; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; 0        ; 0        ; 0        ; 144      ;
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; U0|altpll_component|auto_generated|pll1|clk[0] ; 8        ; 104      ; 0        ; 0        ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; U0|altpll_component|auto_generated|pll1|clk[0] ; 311      ; 0        ; 0        ; 0        ;
; XRD                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 128      ; 224      ; 0        ; 0        ;
; XWE                                            ; U0|altpll_component|auto_generated|pll1|clk[0] ; 232      ; 136      ; 0        ; 0        ;
; AD7606_DRIVER:U5|HIGN:U5|CH_EN                 ; XRD                                            ; 0        ; 0        ; 45       ; 144      ;
; U0|altpll_component|auto_generated|pll1|clk[0] ; XRD                                            ; 0        ; 0        ; 42       ; 0        ;
; XRD                                            ; XRD                                            ; 0        ; 0        ; 0        ; 144      ;
; XWE                                            ; XWE                                            ; 90       ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 48    ; 48   ;
; Unconstrained Input Port Paths  ; 306   ; 306  ;
; Unconstrained Output Ports      ; 37    ; 37   ;
; Unconstrained Output Port Paths ; 69    ; 69   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Wed Feb 15 21:50:25 2023
Info: Command: quartus_sta DSP_FPGA_PARACOMM -c DSP_FPGA_PARACOMM
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 12 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DSP_FPGA_PARACOMM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 33.333 -waveform {0.000 16.666} -name CLK_30M CLK_30M
    Info (332110): create_generated_clock -source {U0|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {U0|altpll_component|auto_generated|pll1|clk[0]} {U0|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {U0|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 5 -duty_cycle 50.00 -name {U0|altpll_component|auto_generated|pll1|clk[1]} {U0|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name XWE XWE
    Info (332105): create_clock -period 1.000 -name XRD XRD
    Info (332105): create_clock -period 1.000 -name AD7606_DRIVER:U5|HIGN:U5|CH_EN AD7606_DRIVER:U5|HIGN:U5|CH_EN
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.840
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.840            -287.560 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -5.828             -77.433 AD7606_DRIVER:U5|HIGN:U5|CH_EN 
    Info (332119):    -3.495             -40.536 XRD 
    Info (332119):    -2.354             -20.208 XWE 
Info (332146): Worst-case hold slack is -4.422
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.422             -48.407 XRD 
    Info (332119):    -2.217             -21.947 AD7606_DRIVER:U5|HIGN:U5|CH_EN 
    Info (332119):     0.355               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.687               0.000 XWE 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -18.420 XWE 
    Info (332119):    -3.000              -3.000 XRD 
    Info (332119):    -1.285             -11.565 AD7606_DRIVER:U5|HIGN:U5|CH_EN 
    Info (332119):     6.368               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    16.557               0.000 CLK_30M 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.537
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.537            -243.809 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -5.001             -65.227 AD7606_DRIVER:U5|HIGN:U5|CH_EN 
    Info (332119):    -2.999             -34.882 XRD 
    Info (332119):    -1.971             -16.186 XWE 
Info (332146): Worst-case hold slack is -3.569
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.569             -38.484 XRD 
    Info (332119):    -1.673             -15.732 AD7606_DRIVER:U5|HIGN:U5|CH_EN 
    Info (332119):     0.335               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.610               0.000 XWE 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -18.420 XWE 
    Info (332119):    -3.000              -3.000 XRD 
    Info (332119):    -1.285             -11.565 AD7606_DRIVER:U5|HIGN:U5|CH_EN 
    Info (332119):     6.340               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    16.573               0.000 CLK_30M 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.666
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.666            -161.788 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -2.663             -31.343 AD7606_DRIVER:U5|HIGN:U5|CH_EN 
    Info (332119):    -1.163             -12.974 XRD 
    Info (332119):    -0.498              -3.291 XWE 
Info (332146): Worst-case hold slack is -2.772
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.772             -31.207 XRD 
    Info (332119):    -1.337             -13.987 AD7606_DRIVER:U5|HIGN:U5|CH_EN 
    Info (332119):     0.128               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.296               0.000 XWE 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.448 XWE 
    Info (332119):    -3.000              -6.011 XRD 
    Info (332119):    -1.000              -9.000 AD7606_DRIVER:U5|HIGN:U5|CH_EN 
    Info (332119):     6.411               0.000 U0|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    16.282               0.000 CLK_30M 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4726 megabytes
    Info: Processing ended: Wed Feb 15 21:50:29 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


