Fitter report for CMDSCI
Tue Feb 27 16:58:03 2024
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Feb 27 16:58:03 2024       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; CMDSCI                                      ;
; Top-level Entity Name           ; CMDSCI                                      ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEFA9F23I7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 6,586 / 113,560 ( 6 % )                     ;
; Total registers                 ; 10037                                       ;
; Total pins                      ; 30 / 224 ( 13 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 7,088,160 / 12,492,800 ( 57 % )             ;
; Total RAM Blocks                ; 867 / 1,220 ( 71 % )                        ;
; Total DSP Blocks                ; 0 / 342 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 2 / 8 ( 25 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEFA9F23I7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.47        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.0%      ;
;     Processor 3            ;   7.5%      ;
;     Processor 4            ;   7.2%      ;
;     Processor 5            ;   6.2%      ;
;     Processor 6            ;   6.2%      ;
;     Processor 7            ;   6.2%      ;
;     Processor 8            ;   6.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                               ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                               ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; inst31~0CLKENA0                                                                                                                                                                                                                                                                                                                                          ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|counter7a0                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|counter7a0~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|parity8                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p|parity8~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a0                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a0~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a1                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a1~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a2                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p|counter5a2~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|counter:c1|cnt[2]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|counter:c1|cnt[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|counter:c1|cnt[3]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|counter:c1|cnt[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|fifo:rd|wr_ptr[4]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|fifo:rd|wr_ptr[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[1]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[3]                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[10]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[12]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FIFO2Usb_Asyn:inst25|fifo:wr|wr_ptr[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; UART:inst10|Baud_rx:s_baud_rx|cnt[6]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Baud_rx:s_baud_rx|cnt[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART:inst10|Baud_rx:s_baud_rx|cnt[9]                                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Baud_rx:s_baud_rx|cnt[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; UART:inst10|Uart_Rx:m_rx|num[0]                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Rx:m_rx|num[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; UART:inst10|Uart_Rx:m_rx|num[1]                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Rx:m_rx|num[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; UART:inst10|Uart_Rx:s_rx|num[1]                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Rx:s_rx|num[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; UART:inst10|Uart_Rx:s_rx|num[2]                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Rx:s_rx|num[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; UART:inst10|Uart_Tx:m_tx|num[0]                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Tx:m_tx|num[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; UART:inst10|Uart_Tx:m_tx|num[1]                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Tx:m_tx|num[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; UART:inst10|Uart_Tx:s_tx|bps_en                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst10|Uart_Tx:s_tx|bps_en~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Uart_config:inst4|BAUD[9]                                                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|BAUD[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; Uart_config:inst4|BAUD[14]                                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|BAUD[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uart_config:inst4|BAUD[15]                                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_config:inst4|BAUD[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Uart_rst_n:inst|shift[2]                                                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Uart_rst_n:inst|shift[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|address_reg_b[0]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|address_reg_b[0]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|address_reg_b[1]                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|address_reg_b[1]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; cmdfifo:inst6|buffer~0                                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdfifo:inst6|buffer~0DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; cmdfifo:inst6|rd_ptr_depth_ture[1]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdfifo:inst6|rd_ptr_depth_ture[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; cmdfifo:inst6|rd_ptr_length[7]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdfifo:inst6|rd_ptr_length[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; cmdstatus:inst11|counter:c1|cnt[11]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdstatus:inst11|counter:c1|cnt[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; cmdstatus:inst11|fifo:f1|wr_ptr[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdstatus:inst11|fifo:f1|wr_ptr[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; cmdstatus:inst11|sync:s3|temp[14]                                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cmdstatus:inst11|sync:s3|temp[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; reply:inst16|STATE.ST0                                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; reply:inst16|STATE.ST0~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; reply:inst16|STATE.ST1                                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; reply:inst16|STATE.ST1~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; reply:inst16|counter:overtime_cnt|cnt[14]                                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; reply:inst16|counter:overtime_cnt|cnt[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; reply:inst16|counter:waitreply_cnt|cnt[10]                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; reply:inst16|counter:waitreply_cnt|cnt[10]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; rx_stop:inst21|valid_1bit                                                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; rx_stop:inst21|valid_1bit~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_shift_clk_ena_pipe_reg[1]                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_shift_clk_ena_pipe_reg[1]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[12]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[12]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[34]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[34]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[43]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[43]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[48]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[48]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[104]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[104]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[127]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[127]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[189]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[189]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[215]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[215]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[225]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[225]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[234]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[234]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[257]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[257]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[265]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[265]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[270]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[270]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[273]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[273]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[310]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[310]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[333]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[333]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[372]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[372]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[401]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[401]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[412]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[412]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[454]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[454]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[477]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[477]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[491]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[491]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[504]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[504]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[510]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[510]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[518]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[518]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[522]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[522]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[524]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[524]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[611]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[611]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[615]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[615]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[623]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[623]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[662]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[662]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[669]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[669]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[675]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[675]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[685]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[685]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[705]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[705]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[714]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[714]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[726]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[726]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[778]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[778]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[784]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[784]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[813]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[813]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[814]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[814]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[825]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[825]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[866]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[866]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[882]                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[882]~DUPLICATE                                                                      ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]~DUPLICATE                                                                                                    ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0bi:auto_generated|counter_reg_bit[0]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0bi:auto_generated|counter_reg_bit[0]~DUPLICATE                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0bi:auto_generated|counter_reg_bit[1]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0bi:auto_generated|counter_reg_bit[1]~DUPLICATE                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0bi:auto_generated|counter_reg_bit[2]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0bi:auto_generated|counter_reg_bit[2]~DUPLICATE                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][2]                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][2]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][28]                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][28]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[21]                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[21]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; strxctrl:inst14|STATE.ST1                                                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; strxctrl:inst14|STATE.ST1~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; strxctrl:inst14|STATE.ST2                                                                                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; strxctrl:inst14|STATE.ST2~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; sttype:inst3|st[1]                                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sttype:inst3|st[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; timingctrl:inst9|STATE.ST0                                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timingctrl:inst9|STATE.ST0~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; timingctrl:inst9|STATE.ST1                                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timingctrl:inst9|STATE.ST1~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; timingctrl:inst9|STATE.ST3                                                                                                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timingctrl:inst9|STATE.ST3~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; timingctrl:inst9|counter:c1|cnt[7]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timingctrl:inst9|counter:c1|cnt[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; timingctrl:inst9|counter:c2|cnt[7]                                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timingctrl:inst9|counter:c2|cnt[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; valid_data:inst23|k_r                                                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; valid_data:inst23|k_r~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; CLKOUT     ; PIN_V15       ; QSF Assignment ;
; Location ;                ;              ; OE_N       ; PIN_F7        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 16478 ) ; 0.00 % ( 0 / 16478 )       ; 0.00 % ( 0 / 16478 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 16478 ) ; 0.00 % ( 0 / 16478 )       ; 0.00 % ( 0 / 16478 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 9990 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 183 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 6272 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 33 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/KY_quartus/CMD_SCI_20240114_Baud/output_files/CMDSCI.pin.


+----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                ;
+-------------------------------------------------------------+------------------------+-------+
; Resource                                                    ; Usage                  ; %     ;
+-------------------------------------------------------------+------------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6,586 / 113,560        ; 6 %   ;
; ALMs needed [=A-B+C]                                        ; 6,586                  ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 7,110 / 113,560        ; 6 %   ;
;         [a] ALMs used for LUT logic and registers           ; 1,231                  ;       ;
;         [b] ALMs used for LUT logic                         ; 2,324                  ;       ;
;         [c] ALMs used for registers                         ; 3,555                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2,100 / 113,560        ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1,576 / 113,560        ; 1 %   ;
;         [a] Due to location constrained logic               ; 0                      ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1,447                  ;       ;
;         [c] Due to LAB input limits                         ; 129                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                      ;       ;
;                                                             ;                        ;       ;
; Difficulty packing design                                   ; Low                    ;       ;
;                                                             ;                        ;       ;
; Total LABs:  partially or completely used                   ; 1,347 / 11,356         ; 12 %  ;
;     -- Logic LABs                                           ; 1,347                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ;       ;
;                                                             ;                        ;       ;
; Combinational ALUT usage for logic                          ; 5,584                  ;       ;
;     -- 7 input functions                                    ; 18                     ;       ;
;     -- 6 input functions                                    ; 1,725                  ;       ;
;     -- 5 input functions                                    ; 1,048                  ;       ;
;     -- 4 input functions                                    ; 1,116                  ;       ;
;     -- <=3 input functions                                  ; 1,677                  ;       ;
; Combinational ALUT usage for route-throughs                 ; 3,428                  ;       ;
;                                                             ;                        ;       ;
; Dedicated logic registers                                   ; 10,037                 ;       ;
;     -- By type:                                             ;                        ;       ;
;         -- Primary logic registers                          ; 9,571 / 227,120        ; 4 %   ;
;         -- Secondary logic registers                        ; 466 / 227,120          ; < 1 % ;
;     -- By function:                                         ;                        ;       ;
;         -- Design implementation registers                  ; 9,930                  ;       ;
;         -- Routing optimization registers                   ; 107                    ;       ;
;                                                             ;                        ;       ;
; Virtual pins                                                ; 0                      ;       ;
; I/O pins                                                    ; 30 / 224               ; 13 %  ;
;     -- Clock pins                                           ; 3 / 9                  ; 33 %  ;
;     -- Dedicated input pins                                 ; 3 / 11                 ; 27 %  ;
;                                                             ;                        ;       ;
; M10K blocks                                                 ; 867 / 1,220            ; 71 %  ;
; Total MLAB memory bits                                      ; 0                      ;       ;
; Total block memory bits                                     ; 7,088,160 / 12,492,800 ; 57 %  ;
; Total block memory implementation bits                      ; 8,878,080 / 12,492,800 ; 71 %  ;
;                                                             ;                        ;       ;
; Total DSP Blocks                                            ; 0 / 342                ; 0 %   ;
;                                                             ;                        ;       ;
; Fractional PLLs                                             ; 2 / 8                  ; 25 %  ;
; Global signals                                              ; 6                      ;       ;
;     -- Global clocks                                        ; 4 / 16                 ; 25 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                 ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 24                 ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 140                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 140                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                  ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                  ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                  ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                  ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                  ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                  ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                  ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 6.4% / 6.4% / 6.6%     ;       ;
; Peak interconnect usage (total/H/V)                         ; 45.2% / 45.0% / 45.8%  ;       ;
; Maximum fan-out                                             ; 9032                   ;       ;
; Highest non-global fan-out                                  ; 2205                   ;       ;
; Total fan-out                                               ; 92334                  ;       ;
; Average fan-out                                             ; 4.62                   ;       ;
+-------------------------------------------------------------+------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                    ;
+-------------------------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5231 / 113560 ( 5 % )  ; 66 / 113560 ( < 1 % ) ; 1289 / 113560 ( 1 % )          ; 0 / 113560 ( 0 % )             ;
; ALMs needed [=A-B+C]                                        ; 5231                   ; 66                    ; 1289                           ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4711 / 113560 ( 4 % )  ; 79 / 113560 ( < 1 % ) ; 2321 / 113560 ( 2 % )          ; 0 / 113560 ( 0 % )             ;
;         [a] ALMs used for LUT logic and registers           ; 828                    ; 18                    ; 385                            ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2172                   ; 34                    ; 118                            ; 0                              ;
;         [c] ALMs used for registers                         ; 1711                   ; 27                    ; 1818                           ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                     ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 994 / 113560 ( < 1 % ) ; 13 / 113560 ( < 1 % ) ; 1095 / 113560 ( < 1 % )        ; 0 / 113560 ( 0 % )             ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1514 / 113560 ( 1 % )  ; 0 / 113560 ( 0 % )    ; 63 / 113560 ( < 1 % )          ; 0 / 113560 ( 0 % )             ;
;         [a] Due to location constrained logic               ; 0                      ; 0                     ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1447                   ; 0                     ; 1                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 67                     ; 0                     ; 62                             ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                     ; 0                              ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                   ; Low                            ; Low                            ;
;                                                             ;                        ;                       ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 835 / 11356 ( 7 % )    ; 12 / 11356 ( < 1 % )  ; 535 / 11356 ( 5 % )            ; 0 / 11356 ( 0 % )              ;
;     -- Logic LABs                                           ; 835                    ; 12                    ; 535                            ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                     ; 0                              ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 4556                   ; 93                    ; 935                            ; 0                              ;
;     -- 7 input functions                                    ; 17                     ; 1                     ; 0                              ; 0                              ;
;     -- 6 input functions                                    ; 1614                   ; 13                    ; 98                             ; 0                              ;
;     -- 5 input functions                                    ; 663                    ; 23                    ; 362                            ; 0                              ;
;     -- 4 input functions                                    ; 1077                   ; 17                    ; 22                             ; 0                              ;
;     -- <=3 input functions                                  ; 1185                   ; 39                    ; 453                            ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1803                   ; 30                    ; 1595                           ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                     ; 0                              ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- By type:                                             ;                        ;                       ;                                ;                                ;
;         -- Primary logic registers                          ; 5076 / 227120 ( 2 % )  ; 89 / 227120 ( < 1 % ) ; 4406 / 227120 ( 2 % )          ; 0 / 227120 ( 0 % )             ;
;         -- Secondary logic registers                        ; 80 / 227120 ( < 1 % )  ; 7 / 227120 ( < 1 % )  ; 379 / 227120 ( < 1 % )         ; 0 / 227120 ( 0 % )             ;
;     -- By function:                                         ;                        ;                       ;                                ;                                ;
;         -- Design implementation registers                  ; 5109                   ; 90                    ; 4731                           ; 0                              ;
;         -- Routing optimization registers                   ; 47                     ; 6                     ; 54                             ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
;                                                             ;                        ;                       ;                                ;                                ;
; Virtual pins                                                ; 0                      ; 0                     ; 0                              ; 0                              ;
; I/O pins                                                    ; 24                     ; 0                     ; 0                              ; 6                              ;
; I/O registers                                               ; 0                      ; 0                     ; 0                              ; 0                              ;
; Total block memory bits                                     ; 2107424                ; 0                     ; 4980736                        ; 0                              ;
; Total block memory implementation bits                      ; 2652160                ; 0                     ; 6225920                        ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 259 / 1220 ( 21 % )    ; 0 / 1220 ( 0 % )      ; 608 / 1220 ( 49 % )            ; 0 / 1220 ( 0 % )               ;
; Clock enable block                                          ; 1 / 128 ( < 1 % )      ; 0 / 128 ( 0 % )       ; 0 / 128 ( 0 % )                ; 3 / 128 ( 2 % )                ;
; Fractional PLL                                              ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )         ; 0 / 8 ( 0 % )                  ; 2 / 8 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 72 ( 0 % )         ; 0 / 72 ( 0 % )        ; 0 / 72 ( 0 % )                 ; 3 / 72 ( 4 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )         ; 0 / 8 ( 0 % )                  ; 2 / 8 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 8 ( 0 % )          ; 0 / 8 ( 0 % )         ; 0 / 8 ( 0 % )                  ; 2 / 8 ( 25 % )                 ;
;                                                             ;                        ;                       ;                                ;                                ;
; Connections                                                 ;                        ;                       ;                                ;                                ;
;     -- Input Connections                                    ; 5783                   ; 139                   ; 7483                           ; 2                              ;
;     -- Registered Input Connections                         ; 5354                   ; 105                   ; 5102                           ; 0                              ;
;     -- Output Connections                                   ; 609                    ; 847                   ; 34                             ; 11917                          ;
;     -- Registered Output Connections                        ; 568                    ; 847                   ; 0                              ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Internal Connections                                        ;                        ;                       ;                                ;                                ;
;     -- Total Connections                                    ; 58963                  ; 1545                  ; 47133                          ; 12014                          ;
;     -- Registered Connections                               ; 27762                  ; 1321                  ; 38398                          ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; External Connections                                        ;                        ;                       ;                                ;                                ;
;     -- Top                                                  ; 0                      ; 0                     ; 608                            ; 5784                           ;
;     -- sld_hub:auto_hub                                     ; 0                      ; 20                    ; 838                            ; 128                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 608                    ; 838                   ; 64                             ; 6007                           ;
;     -- hard_block:auto_generated_inst                       ; 5784                   ; 128                   ; 6007                           ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Partition Interface                                         ;                        ;                       ;                                ;                                ;
;     -- Input Ports                                          ; 9                      ; 45                    ; 981                            ; 7                              ;
;     -- Output Ports                                         ; 324                    ; 62                    ; 623                            ; 19                             ;
;     -- Bidir Ports                                          ; 0                      ; 0                     ; 0                              ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Registered Ports                                            ;                        ;                       ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 4                     ; 289                            ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 29                    ; 609                            ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Port Connectivity                                           ;                        ;                       ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                     ; 18                             ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 28                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                     ; 14                             ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 25                    ; 308                            ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 30                    ; 322                            ; 1                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 29                    ; 611                            ; 0                              ;
+-------------------------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLK   ; N9    ; 3B       ; 54           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; LVDS  ; B5    ; 8A       ; 48           ; 115          ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; M_RX  ; D9    ; 8A       ; 42           ; 115          ; 17           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; RXF_N ; A10   ; 8A       ; 50           ; 115          ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; S_RX  ; A5    ; 8A       ; 48           ; 115          ; 74           ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; TXE_N ; C6    ; 8A       ; 44           ; 115          ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; CLK12         ; AB17  ; 4A       ; 71           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; CLK12_        ; B12   ; 7A       ; 69           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; CLK30         ; A15   ; 7A       ; 82           ; 115          ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; CLK80         ; V19   ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; D[0]          ; J7    ; 8A       ; 52           ; 115          ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[1]          ; K7    ; 8A       ; 54           ; 115          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[2]          ; L7    ; 8A       ; 54           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[3]          ; M8    ; 3B       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[4]          ; M7    ; 3A       ; 14           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[5]          ; M6    ; 3A       ; 14           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[6]          ; N6    ; 3A       ; 10           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; D[7]          ; P6    ; 3A       ; 10           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LK            ; M16   ; 5B       ; 121          ; 51           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; MONITOR_LVDS  ; W19   ; 4A       ; 77           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MONITOR_RS422 ; R22   ; 5A       ; 121          ; 14           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MONITOR_TX_EN ; N20   ; 5B       ; 121          ; 51           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; M_TX          ; C9    ; 8A       ; 48           ; 115          ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RD_N          ; D6    ; 8A       ; 44           ; 115          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RESET_N       ; J19   ; 7A       ; 84           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; RESET_N_      ; T14   ; 4A       ; 75           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SIWU_N        ; E7    ; 8A       ; 40           ; 115          ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; S_TX          ; B6    ; 8A       ; 46           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TX_EN         ; B7    ; 8A       ; 46           ; 115          ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; WR_N          ; D7    ; 8A       ; 42           ; 115          ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B3L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 4 / 16 ( 25 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 4 / 48 ( 8 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 3 / 64 ( 5 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 14 / 32 ( 44 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                  ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A2       ; 632        ; 9A       ; ^MSEL2                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; A4       ; 634        ; 9A       ; ^nCONFIG                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A5       ; 544        ; 8A       ; S_RX                            ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A7       ; 553        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 551        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 542        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 540        ; 8A       ; RXF_N                           ; input  ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A12      ; 522        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 510        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 498        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 496        ; 7A       ; CLK30                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ; 61         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA7      ; 135        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 138        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 145        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 143        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA12     ; 161        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA17     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA22     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ; 63         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 65         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 132        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 137        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 140        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB10     ; 154        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 156        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB15     ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AB17     ; 175        ; 4A       ; CLK12                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB20     ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B5       ; 546        ; 8A       ; LVDS                            ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B6       ; 548        ; 8A       ; S_TX                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 550        ; 8A       ; TX_EN                           ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B10      ; 543        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 530        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 520        ; 7A       ; CLK12_                          ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 508        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B15      ; 505        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 484        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 462        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 460        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; B20      ; 458        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 465        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C5       ; 636        ; 9A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C6       ; 552        ; 8A       ; TXE_N                           ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C8       ; 558        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 545        ; 8A       ; M_TX                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C11      ; 528        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C13      ; 521        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; C15      ; 503        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 486        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C20      ; 456        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 463        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D6       ; 554        ; 8A       ; RD_N                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D7       ; 556        ; 8A       ; WR_N                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D9       ; 557        ; 8A       ; M_RX                            ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D12      ; 527        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 519        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D17      ; 487        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D19      ; 457        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D21      ; 454        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E5       ; 633        ; 9A       ; ^MSEL3                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E7       ; 562        ; 8A       ; SIWU_N                          ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E9       ; 555        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 547        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E12      ; 529        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E14      ; 511        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 495        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 489        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E19      ; 455        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E21      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ; 635        ; 9A       ; ^MSEL4                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F7       ; 560        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 549        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F12      ; 518        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 513        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 506        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 497        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F17      ; 434        ; 7A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F22      ; 466        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ; 631        ; 9A       ; ^nCE                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 559        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G8       ; 538        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G10      ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 516        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 525        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 517        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G15      ; 504        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 490        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 488        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 491        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G21      ; 453        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 464        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ; 630        ; 9A       ; ^nSTATUS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ; 561        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 541        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 514        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 523        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H13      ; 515        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 507        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 501        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 499        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H18      ; 493        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H21      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ; 629        ; 9A       ; ^MSEL1                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J7       ; 535        ; 8A       ; D[0]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 539        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J11      ; 512        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J13      ; 509        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J17      ; 500        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 494        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 492        ; 7A       ; RESET_N                         ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J21      ; 459        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 461        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K6       ; 628        ; 9A       ; ^CONF_DONE                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K7       ; 534        ; 8A       ; D[1]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K9       ; 526        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K16      ; 502        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 346        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K19      ; 485        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 483        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 351        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 353        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L6       ; 627        ; 9A       ; ^MSEL0                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 532        ; 8A       ; D[2]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 524        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ; 348        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 352        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 350        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L22      ; 345        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M5       ; 56         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; M6       ; 78         ; 3A       ; D[5]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 80         ; 3A       ; D[4]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 142        ; 3B       ; D[3]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 144        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ; 340        ; 5B       ; LK                              ; output ; 2.5 V        ;           ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M18      ; 344        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M20      ; 347        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 349        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 343        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N6       ; 72         ; 3A       ; D[6]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N8       ; 136        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 160        ; 3B       ; CLK                             ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N16      ; 338        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N19      ; 342        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 339        ; 5B       ; MONITOR_TX_EN                   ; output ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ; 341        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P5       ; 58         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; P6       ; 70         ; 3A       ; D[7]                            ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P7       ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 134        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 158        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ; 153        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ; 271        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 273        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 272        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 270        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P22      ; 268        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R4       ; 57         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R9       ; 149        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 155        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 157        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 151        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R14      ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 265        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 267        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 269        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; R21      ; 266        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 264        ; 5A       ; MONITOR_RS422                   ; output ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T4       ; 59         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T7       ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 139        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 147        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T12      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 182        ; 4A       ; RESET_N_                        ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 263        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T17      ; 261        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 259        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 258        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 260        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T22      ; 262        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U6       ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U10      ; 141        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 150        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 152        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U15      ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U20      ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 202        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ; 64         ; 3A       ; ^DCLK                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ; 60         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; V6       ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 133        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V13      ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V18      ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 203        ; 4A       ; CLK80                           ; output ; 2.5 V        ;           ; Column I/O   ; N               ; no       ; Off          ;
; V20      ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ; 62         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W16      ; 192        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W19      ; 189        ; 4A       ; MONITOR_LVDS                    ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W21      ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y9       ; 148        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 146        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 159        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y14      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y19      ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 194        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; S_TX          ; Incomplete set of assignments ;
; RESET_N       ; Incomplete set of assignments ;
; TX_EN         ; Incomplete set of assignments ;
; MONITOR_TX_EN ; Incomplete set of assignments ;
; RESET_N_      ; Incomplete set of assignments ;
; RD_N          ; Incomplete set of assignments ;
; WR_N          ; Incomplete set of assignments ;
; D[7]          ; Incomplete set of assignments ;
; D[6]          ; Incomplete set of assignments ;
; D[5]          ; Incomplete set of assignments ;
; D[4]          ; Incomplete set of assignments ;
; D[3]          ; Incomplete set of assignments ;
; D[2]          ; Incomplete set of assignments ;
; D[1]          ; Incomplete set of assignments ;
; D[0]          ; Incomplete set of assignments ;
; M_TX          ; Incomplete set of assignments ;
; CLK12         ; Incomplete set of assignments ;
; CLK12_        ; Incomplete set of assignments ;
; MONITOR_RS422 ; Incomplete set of assignments ;
; CLK80         ; Incomplete set of assignments ;
; CLK30         ; Incomplete set of assignments ;
; LK            ; Incomplete set of assignments ;
; MONITOR_LVDS  ; Incomplete set of assignments ;
; SIWU_N        ; Incomplete set of assignments ;
; S_RX          ; Incomplete set of assignments ;
; LVDS          ; Incomplete set of assignments ;
; CLK           ; Incomplete set of assignments ;
; RXF_N         ; Incomplete set of assignments ;
; TXE_N         ; Incomplete set of assignments ;
; M_RX          ; Incomplete set of assignments ;
; RESET_N       ; Missing location assignment   ;
; RESET_N_      ; Missing location assignment   ;
; CLK12         ; Missing location assignment   ;
; CLK12_        ; Missing location assignment   ;
; CLK80         ; Missing location assignment   ;
; CLK30         ; Missing location assignment   ;
; LK            ; Missing location assignment   ;
; RXF_N         ; Missing location assignment   ;
+---------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                   ;                            ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+
; PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                          ;                            ;
;     -- PLL Type                                                                                                   ; Integer PLL                ;
;     -- PLL Location                                                                                               ; FRACTIONALPLL_X0_Y1_N0     ;
;     -- PLL Feedback clock type                                                                                    ; Global Clock               ;
;     -- PLL Bandwidth                                                                                              ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                    ; 800000 to 400000 Hz        ;
;     -- Reference Clock Frequency                                                                                  ; 12.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                 ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                          ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                         ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                          ; 12.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                          ; 32.000000 MHz              ;
;     -- PLL Enable                                                                                                 ; On                         ;
;     -- PLL Fractional Division                                                                                    ; N/A                        ;
;     -- M Counter                                                                                                  ; 50                         ;
;     -- N Counter                                                                                                  ; 2                          ;
;     -- PLL Refclk Select                                                                                          ;                            ;
;             -- PLL Refclk Select Location                                                                         ; PLLREFCLKSELECT_X0_Y7_N0   ;
;             -- PLL Reference Clock Input 0 source                                                                 ; clk_1                      ;
;             -- PLL Reference Clock Input 1 source                                                                 ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                    ; N/A                        ;
;             -- CORECLKIN source                                                                                   ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                 ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                  ; N/A                        ;
;             -- RXIQCLKIN source                                                                                   ; N/A                        ;
;             -- CLKIN(0) source                                                                                    ; N/A                        ;
;             -- CLKIN(1) source                                                                                    ; CLK~input                  ;
;             -- CLKIN(2) source                                                                                    ; N/A                        ;
;             -- CLKIN(3) source                                                                                    ; N/A                        ;
;     -- PLL Output Counter                                                                                         ;                            ;
;         -- PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER           ;                            ;
;             -- Output Clock Frequency                                                                             ; 12.0 MHz                   ;
;             -- Output Clock Location                                                                              ; PLLOUTPUTCOUNTER_X0_Y4_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                             ; On                         ;
;             -- Duty Cycle                                                                                         ; 50.0000                    ;
;             -- Phase Shift                                                                                        ; 0.000000 degrees           ;
;             -- C Counter                                                                                          ; 25                         ;
;             -- C Counter PH Mux PRST                                                                              ; 0                          ;
;             -- C Counter PRST                                                                                     ; 1                          ;
;                                                                                                                   ;                            ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                   ; Integer PLL                ;
;     -- PLL Location                                                                                               ; FRACTIONALPLL_X0_Y22_N0    ;
;     -- PLL Feedback clock type                                                                                    ; Global Clock               ;
;     -- PLL Bandwidth                                                                                              ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                    ; 600000 to 300000 Hz        ;
;     -- Reference Clock Frequency                                                                                  ; 12.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                 ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                          ; 480.0 MHz                  ;
;     -- PLL Operation Mode                                                                                         ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                          ; 10.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                          ; 20.000000 MHz              ;
;     -- PLL Enable                                                                                                 ; On                         ;
;     -- PLL Fractional Division                                                                                    ; N/A                        ;
;     -- M Counter                                                                                                  ; 80                         ;
;     -- N Counter                                                                                                  ; 2                          ;
;     -- PLL Refclk Select                                                                                          ;                            ;
;             -- PLL Refclk Select Location                                                                         ; PLLREFCLKSELECT_X0_Y28_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                 ; clk_1                      ;
;             -- PLL Reference Clock Input 1 source                                                                 ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                    ; N/A                        ;
;             -- CORECLKIN source                                                                                   ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                 ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                  ; N/A                        ;
;             -- RXIQCLKIN source                                                                                   ; N/A                        ;
;             -- CLKIN(0) source                                                                                    ; N/A                        ;
;             -- CLKIN(1) source                                                                                    ; CLK~input                  ;
;             -- CLKIN(2) source                                                                                    ; N/A                        ;
;             -- CLKIN(3) source                                                                                    ; N/A                        ;
;     -- PLL Output Counter                                                                                         ;                            ;
;         -- PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                             ; 80.0 MHz                   ;
;             -- Output Clock Location                                                                              ; PLLOUTPUTCOUNTER_X0_Y27_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                             ; Off                        ;
;             -- Duty Cycle                                                                                         ; 50.0000                    ;
;             -- Phase Shift                                                                                        ; 0.000000 degrees           ;
;             -- C Counter                                                                                          ; 6                          ;
;             -- C Counter PH Mux PRST                                                                              ; 0                          ;
;             -- C Counter PRST                                                                                     ; 1                          ;
;         -- PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                             ; 30.0 MHz                   ;
;             -- Output Clock Location                                                                              ; PLLOUTPUTCOUNTER_X0_Y28_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                             ; Off                        ;
;             -- Duty Cycle                                                                                         ; 50.0000                    ;
;             -- Phase Shift                                                                                        ; 0.000000 degrees           ;
;             -- C Counter                                                                                          ; 16                         ;
;             -- C Counter PH Mux PRST                                                                              ; 0                          ;
;             -- C Counter PRST                                                                                     ; 1                          ;
;                                                                                                                   ;                            ;
+-------------------------------------------------------------------------------------------------------------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |CMDSCI                                                                                                                                 ; 6585.5 (1.1)         ; 7109.4 (1.8)                     ; 2100.0 (0.7)                                      ; 1576.0 (0.0)                     ; 0.0 (0.0)            ; 5584 (4)            ; 10037 (0)                 ; 0 (0)         ; 7088160           ; 867   ; 0          ; 30   ; 0            ; |CMDSCI                                                                                                                                                                                                                                                                                                                                            ; CMDSCI                            ; work         ;
;    |CDC:inst24|                                                                                                                         ; 13.1 (0.0)           ; 18.8 (0.0)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24                                                                                                                                                                                                                                                                                                                                 ; CDC                               ; work         ;
;       |dcfifo:dcfifo_component|                                                                                                         ; 13.1 (0.0)           ; 18.8 (0.0)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 38 (0)                    ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                         ; dcfifo                            ; work         ;
;          |dcfifo_5ok1:auto_generated|                                                                                                   ; 13.1 (3.6)           ; 18.8 (6.0)                       ; 5.7 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (5)              ; 38 (13)                   ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated                                                                                                                                                                                                                                                                              ; dcfifo_5ok1                       ; work         ;
;             |a_graycounter_3ub:wrptr_g1p|                                                                                               ; 2.6 (2.6)            ; 2.7 (2.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_3ub:wrptr_g1p                                                                                                                                                                                                                                                  ; a_graycounter_3ub                 ; work         ;
;             |a_graycounter_7g6:rdptr_g1p|                                                                                               ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|a_graycounter_7g6:rdptr_g1p                                                                                                                                                                                                                                                  ; a_graycounter_7g6                 ; work         ;
;             |alt_synch_pipe_b9l:rs_dgwp|                                                                                                ; 1.0 (0.0)            ; 2.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|alt_synch_pipe_b9l:rs_dgwp                                                                                                                                                                                                                                                   ; alt_synch_pipe_b9l                ; work         ;
;                |dffpipe_su8:dffpipe10|                                                                                                  ; 1.0 (1.0)            ; 2.1 (2.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|alt_synch_pipe_b9l:rs_dgwp|dffpipe_su8:dffpipe10                                                                                                                                                                                                                             ; dffpipe_su8                       ; work         ;
;             |alt_synch_pipe_c9l:ws_dgrp|                                                                                                ; 0.2 (0.0)            ; 2.2 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|alt_synch_pipe_c9l:ws_dgrp                                                                                                                                                                                                                                                   ; alt_synch_pipe_c9l                ; work         ;
;                |dffpipe_tu8:dffpipe13|                                                                                                  ; 0.2 (0.2)            ; 2.2 (2.2)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|alt_synch_pipe_c9l:ws_dgrp|dffpipe_tu8:dffpipe13                                                                                                                                                                                                                             ; dffpipe_tu8                       ; work         ;
;             |altsyncram_8fa1:fifo_ram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32                ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|altsyncram_8fa1:fifo_ram                                                                                                                                                                                                                                                     ; altsyncram_8fa1                   ; work         ;
;             |mux_5r7:rdemp_eq_comp_lsb_mux|                                                                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                ; mux_5r7                           ; work         ;
;             |mux_5r7:rdemp_eq_comp_msb_mux|                                                                                             ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                ; mux_5r7                           ; work         ;
;             |mux_5r7:wrfull_eq_comp_lsb_mux|                                                                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                               ; mux_5r7                           ; work         ;
;             |mux_5r7:wrfull_eq_comp_msb_mux|                                                                                            ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                               ; mux_5r7                           ; work         ;
;    |FIFO2Usb_Asyn:inst25|                                                                                                               ; 144.5 (13.0)         ; 163.0 (15.0)                     ; 19.5 (2.1)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 217 (21)            ; 167 (15)                  ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25                                                                                                                                                                                                                                                                                                                       ; FIFO2Usb_Asyn                     ; work         ;
;       |counter:c1|                                                                                                                      ; 10.8 (10.8)          ; 10.8 (10.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|counter:c1                                                                                                                                                                                                                                                                                                            ; counter                           ; work         ;
;       |counter:sendcnt|                                                                                                                 ; 7.8 (7.8)            ; 9.5 (9.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|counter:sendcnt                                                                                                                                                                                                                                                                                                       ; counter                           ; work         ;
;       |fifo:rd|                                                                                                                         ; 6.5 (6.5)            ; 7.0 (7.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:rd                                                                                                                                                                                                                                                                                                               ; fifo                              ; work         ;
;       |fifo:wr|                                                                                                                         ; 106.1 (57.0)         ; 120.8 (67.4)                     ; 15.6 (11.4)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 147 (87)            ; 109 (101)                 ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:wr                                                                                                                                                                                                                                                                                                               ; fifo                              ; work         ;
;          |altsyncram:buffer_rtl_0|                                                                                                      ; 49.2 (0.0)           ; 53.3 (0.0)                       ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 8 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0                                                                                                                                                                                                                                                                                       ; altsyncram                        ; work         ;
;             |altsyncram_3vo1:auto_generated|                                                                                            ; 49.2 (3.2)           ; 53.3 (4.0)                       ; 4.2 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (4)              ; 8 (8)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated                                                                                                                                                                                                                                                        ; altsyncram_3vo1                   ; work         ;
;                |decode_tma:decode2|                                                                                                     ; 8.7 (8.7)            ; 9.3 (9.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2                                                                                                                                                                                                                                     ; decode_tma                        ; work         ;
;                |mux_dhb:mux3|                                                                                                           ; 37.3 (37.3)          ; 40.0 (40.0)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|mux_dhb:mux3                                                                                                                                                                                                                                           ; mux_dhb                           ; work         ;
;    |PLL12:inst1|                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL12:inst1                                                                                                                                                                                                                                                                                                                                ; PLL12                             ; PLL12        ;
;       |PLL12_0002:pll12_inst|                                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL12:inst1|PLL12_0002:pll12_inst                                                                                                                                                                                                                                                                                                          ; PLL12_0002                        ; PLL12        ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                  ; altera_pll                        ; work         ;
;    |PLL80_30:inst18|                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL80_30:inst18                                                                                                                                                                                                                                                                                                                            ; PLL80_30                          ; PLL80_30     ;
;       |PLL80_30_0002:pll80_30_inst|                                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL80_30:inst18|PLL80_30_0002:pll80_30_inst                                                                                                                                                                                                                                                                                                ; PLL80_30_0002                     ; PLL80_30     ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                        ; altera_pll                        ; work         ;
;    |Send_interval:inst12|                                                                                                               ; 28.3 (1.5)           ; 30.8 (2.0)                       ; 2.4 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (3)              ; 37 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|Send_interval:inst12                                                                                                                                                                                                                                                                                                                       ; Send_interval                     ; work         ;
;       |counter_32b:c1|                                                                                                                  ; 26.8 (26.8)          ; 28.8 (28.8)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|Send_interval:inst12|counter_32b:c1                                                                                                                                                                                                                                                                                                        ; counter_32b                       ; work         ;
;    |UART:inst10|                                                                                                                        ; 719.9 (0.0)          ; 664.4 (0.0)                      ; 9.4 (0.0)                                         ; 64.9 (0.0)                       ; 0.0 (0.0)            ; 1284 (0)            ; 143 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10                                                                                                                                                                                                                                                                                                                                ; UART                              ; work         ;
;       |Baud_rx:m_baud_rx|                                                                                                               ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Baud_rx:m_baud_rx                                                                                                                                                                                                                                                                                                              ; Baud_rx                           ; work         ;
;       |Baud_rx:s_baud_rx|                                                                                                               ; 9.3 (9.3)            ; 9.3 (9.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Baud_rx:s_baud_rx                                                                                                                                                                                                                                                                                                              ; Baud_rx                           ; work         ;
;       |Baud_tx:m_baud_tx|                                                                                                               ; 8.2 (8.2)            ; 8.2 (8.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Baud_tx:m_baud_tx                                                                                                                                                                                                                                                                                                              ; Baud_tx                           ; work         ;
;       |Baud_tx_slave:s_baud_tx|                                                                                                         ; 36.5 (36.5)          ; 37.0 (37.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Baud_tx_slave:s_baud_tx                                                                                                                                                                                                                                                                                                        ; Baud_tx_slave                     ; work         ;
;       |Uart_Rx:m_rx|                                                                                                                    ; 10.2 (10.2)          ; 12.6 (12.6)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Uart_Rx:m_rx                                                                                                                                                                                                                                                                                                                   ; Uart_Rx                           ; work         ;
;       |Uart_Rx:s_rx|                                                                                                                    ; 11.3 (11.3)          ; 12.2 (12.2)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Uart_Rx:s_rx                                                                                                                                                                                                                                                                                                                   ; Uart_Rx                           ; work         ;
;       |Uart_Tx:m_tx|                                                                                                                    ; 10.3 (10.3)          ; 12.8 (12.8)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Uart_Tx:m_tx                                                                                                                                                                                                                                                                                                                   ; Uart_Tx                           ; work         ;
;       |Uart_Tx:s_tx|                                                                                                                    ; 15.0 (15.0)          ; 14.7 (14.7)                      ; 0.5 (0.5)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 18 (18)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|Uart_Tx:s_tx                                                                                                                                                                                                                                                                                                                   ; Uart_Tx                           ; work         ;
;       |lpm_divide:Div0|                                                                                                                 ; 609.3 (0.0)          ; 548.6 (0.0)                      ; 3.3 (0.0)                                         ; 64.0 (0.0)                       ; 0.0 (0.0)            ; 1101 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                ; lpm_divide                        ; work         ;
;          |lpm_divide_4dm:auto_generated|                                                                                                ; 609.3 (0.0)          ; 548.6 (0.0)                      ; 3.3 (0.0)                                         ; 64.0 (0.0)                       ; 0.0 (0.0)            ; 1101 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|lpm_divide:Div0|lpm_divide_4dm:auto_generated                                                                                                                                                                                                                                                                                  ; lpm_divide_4dm                    ; work         ;
;             |sign_div_unsign_9nh:divider|                                                                                               ; 609.3 (0.0)          ; 548.6 (0.0)                      ; 3.3 (0.0)                                         ; 64.0 (0.0)                       ; 0.0 (0.0)            ; 1101 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_9nh:divider                                                                                                                                                                                                                                                      ; sign_div_unsign_9nh               ; work         ;
;                |alt_u_div_o2f:divider|                                                                                                  ; 609.3 (609.3)        ; 548.6 (548.6)                    ; 3.3 (3.3)                                         ; 64.0 (64.0)                      ; 0.0 (0.0)            ; 1101 (1101)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|UART:inst10|lpm_divide:Div0|lpm_divide_4dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider                                                                                                                                                                                                                                ; alt_u_div_o2f                     ; work         ;
;    |Uart_config:inst4|                                                                                                                  ; 51.3 (51.3)          ; 71.1 (71.1)                      ; 20.8 (20.8)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 174 (174)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|Uart_config:inst4                                                                                                                                                                                                                                                                                                                          ; Uart_config                       ; work         ;
;    |Uart_rst_n:inst|                                                                                                                    ; 13.5 (12.7)          ; 16.2 (15.3)                      ; 2.9 (2.7)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 43 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|Uart_rst_n:inst                                                                                                                                                                                                                                                                                                                            ; Uart_rst_n                        ; work         ;
;       |pulsed_reg:p1|                                                                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|Uart_rst_n:inst|pulsed_reg:p1                                                                                                                                                                                                                                                                                                              ; pulsed_reg                        ; work         ;
;    |cmdfifo:inst6|                                                                                                                      ; 4065.8 (4024.5)      ; 3508.7 (3466.8)                  ; 889.2 (888.4)                                     ; 1446.4 (1446.0)                  ; 0.0 (0.0)            ; 2611 (2563)         ; 4160 (4154)               ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|cmdfifo:inst6                                                                                                                                                                                                                                                                                                                              ; cmdfifo                           ; work         ;
;       |altsyncram:buffer_rtl_0|                                                                                                         ; 41.4 (0.0)           ; 41.8 (0.0)                       ; 0.8 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 48 (0)              ; 6 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|cmdfifo:inst6|altsyncram:buffer_rtl_0                                                                                                                                                                                                                                                                                                      ; altsyncram                        ; work         ;
;          |altsyncram_ick1:auto_generated|                                                                                               ; 41.4 (1.7)           ; 41.8 (2.0)                       ; 0.8 (0.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 48 (0)              ; 6 (6)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |CMDSCI|cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated                                                                                                                                                                                                                                                                       ; altsyncram_ick1                   ; work         ;
;             |decode_tma:decode2|                                                                                                        ; 9.0 (9.0)            ; 10.0 (10.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2                                                                                                                                                                                                                                                    ; decode_tma                        ; work         ;
;             |mux_dhb:mux3|                                                                                                              ; 29.8 (29.8)          ; 29.8 (29.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|mux_dhb:mux3                                                                                                                                                                                                                                                          ; mux_dhb                           ; work         ;
;    |cmdstatus:inst11|                                                                                                                   ; 47.3 (12.5)          ; 68.3 (15.0)                      ; 21.0 (2.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (24)             ; 110 (10)                  ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11                                                                                                                                                                                                                                                                                                                           ; cmdstatus                         ; work         ;
;       |counter:c1|                                                                                                                      ; 10.2 (10.2)          ; 10.2 (10.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|counter:c1                                                                                                                                                                                                                                                                                                                ; counter                           ; work         ;
;       |fifo:f1|                                                                                                                         ; 23.0 (23.0)          ; 34.7 (34.7)                      ; 11.7 (11.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 62 (62)                   ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|fifo:f1                                                                                                                                                                                                                                                                                                                   ; fifo                              ; work         ;
;          |altsyncram:buffer_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|fifo:f1|altsyncram:buffer_rtl_0                                                                                                                                                                                                                                                                                           ; altsyncram                        ; work         ;
;             |altsyncram_1jo1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|fifo:f1|altsyncram:buffer_rtl_0|altsyncram_1jo1:auto_generated                                                                                                                                                                                                                                                            ; altsyncram_1jo1                   ; work         ;
;       |sync:s1|                                                                                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|sync:s1                                                                                                                                                                                                                                                                                                                   ; sync                              ; work         ;
;       |sync:s2|                                                                                                                         ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|sync:s2                                                                                                                                                                                                                                                                                                                   ; sync                              ; work         ;
;       |sync:s3|                                                                                                                         ; 0.4 (0.4)            ; 7.2 (7.2)                        ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdstatus:inst11|sync:s3                                                                                                                                                                                                                                                                                                                   ; sync                              ; work         ;
;    |cmdtxctrl:inst5|                                                                                                                    ; 1.8 (1.2)            ; 1.8 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdtxctrl:inst5                                                                                                                                                                                                                                                                                                                            ; cmdtxctrl                         ; work         ;
;       |pulsed_reg:p1|                                                                                                                   ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|cmdtxctrl:inst5|pulsed_reg:p1                                                                                                                                                                                                                                                                                                              ; pulsed_reg                        ; work         ;
;    |decoder_8b10b:inst22|                                                                                                               ; 9.9 (9.9)            ; 10.4 (10.4)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|decoder_8b10b:inst22                                                                                                                                                                                                                                                                                                                       ; decoder_8b10b                     ; work         ;
;    |fifo:inst30|                                                                                                                        ; 38.0 (38.0)          ; 41.1 (41.1)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 69 (69)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|fifo:inst30                                                                                                                                                                                                                                                                                                                                ; fifo                              ; work         ;
;       |altsyncram:buffer_rtl_0|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|fifo:inst30|altsyncram:buffer_rtl_0                                                                                                                                                                                                                                                                                                        ; altsyncram                        ; work         ;
;          |altsyncram_7oo1:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |CMDSCI|fifo:inst30|altsyncram:buffer_rtl_0|altsyncram_7oo1:auto_generated                                                                                                                                                                                                                                                                         ; altsyncram_7oo1                   ; work         ;
;    |reply:inst16|                                                                                                                       ; 30.4 (3.9)           ; 31.8 (4.9)                       ; 1.3 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (7)              ; 52 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|reply:inst16                                                                                                                                                                                                                                                                                                                               ; reply                             ; work         ;
;       |counter:eng_cnt|                                                                                                                 ; 6.8 (6.8)            ; 7.1 (7.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|reply:inst16|counter:eng_cnt                                                                                                                                                                                                                                                                                                               ; counter                           ; work         ;
;       |counter:overtime_cnt|                                                                                                            ; 10.3 (10.3)          ; 10.5 (10.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|reply:inst16|counter:overtime_cnt                                                                                                                                                                                                                                                                                                          ; counter                           ; work         ;
;       |counter:waitreply_cnt|                                                                                                           ; 9.2 (9.2)            ; 9.2 (9.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|reply:inst16|counter:waitreply_cnt                                                                                                                                                                                                                                                                                                         ; counter                           ; work         ;
;    |rx_stop:inst21|                                                                                                                     ; 18.1 (13.2)          ; 27.6 (22.2)                      ; 9.5 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (9)              ; 56 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|rx_stop:inst21                                                                                                                                                                                                                                                                                                                             ; rx_stop                           ; work         ;
;       |counter:c10|                                                                                                                     ; 3.8 (3.8)            ; 4.3 (4.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|rx_stop:inst21|counter:c10                                                                                                                                                                                                                                                                                                                 ; counter                           ; work         ;
;       |counter:c3|                                                                                                                      ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|rx_stop:inst21|counter:c3                                                                                                                                                                                                                                                                                                                  ; counter                           ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 66.1 (0.5)           ; 78.5 (0.5)                       ; 12.5 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 93 (1)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 65.6 (0.0)           ; 78.0 (0.0)                       ; 12.5 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 65.6 (0.0)           ; 78.0 (0.0)                       ; 12.5 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 65.6 (1.8)           ; 78.0 (3.0)                       ; 12.5 (1.2)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 92 (1)              ; 96 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 63.8 (0.0)           ; 75.0 (0.0)                       ; 11.3 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 91 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 63.8 (43.9)          ; 75.0 (53.1)                      ; 11.3 (9.2)                                        ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 91 (58)             ; 91 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 9.2 (9.2)            ; 9.6 (9.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.7 (10.7)          ; 12.3 (12.3)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 1288.4 (126.7)       ; 2321.0 (267.3)                   ; 1095.0 (140.6)                                    ; 62.4 (0.0)                       ; 0.0 (0.0)            ; 935 (2)             ; 4785 (608)                ; 0 (0)         ; 4980736           ; 608   ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 1161.7 (0.0)         ; 2053.7 (0.0)                     ; 954.4 (0.0)                                       ; 62.4 (0.0)                       ; 0.0 (0.0)            ; 933 (0)             ; 4177 (0)                  ; 0 (0)         ; 4980736           ; 608   ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 1161.7 (192.8)       ; 2053.7 (935.5)                   ; 954.4 (743.3)                                     ; 62.4 (0.5)                       ; 0.0 (0.0)            ; 933 (69)            ; 4177 (1980)               ; 0 (0)         ; 4980736           ; 608   ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 30.5 (30.0)          ; 41.8 (41.3)                      ; 11.5 (11.5)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (0)               ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_vnf:auto_generated|                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                   ; decode_vnf                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 1.3 (0.0)            ; 1.4 (0.0)                        ; 0.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 4980736           ; 608   ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_6o84:auto_generated|                                                                                         ; 1.3 (0.3)            ; 1.4 (0.5)                        ; 0.3 (0.2)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (1)                     ; 0 (0)         ; 4980736           ; 608   ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o84:auto_generated                                                                                                                                                 ; altsyncram_6o84                   ; work         ;
;                   |decode_5la:decode2|                                                                                                  ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o84:auto_generated|decode_5la:decode2                                                                                                                              ; decode_5la                        ; work         ;
;                   |mux_kib:mux3|                                                                                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o84:auto_generated|mux_kib:mux3                                                                                                                                    ; mux_kib                           ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 3.7 (3.7)            ; 3.8 (3.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 9.0 (9.0)            ; 9.3 (9.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 5.0 (5.0)            ; 7.2 (7.2)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 54.7 (54.7)          ; 61.5 (61.5)                      ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (97)             ; 79 (79)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 576.0 (0.3)          ; 754.9 (0.3)                      ; 178.9 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 370 (1)             ; 1582 (1)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 528.0 (0.0)          ; 706.8 (0.0)                      ; 178.9 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 304 (0)             ; 1565 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 222.3 (222.3)        ; 376.7 (376.7)                    ; 154.4 (154.4)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 957 (957)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 305.6 (0.0)          ; 330.1 (0.0)                      ; 24.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 304 (0)             ; 608 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                                                          ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                                                          ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                                                          ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                                                          ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                                                          ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                                                          ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                                                          ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                                                          ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                                                          ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                                                          ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1|                                                          ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1|                                                          ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1|                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1|                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1|                                                          ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1|                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1|                                                          ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1|                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1|                                                          ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1|                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1|                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:188:sm1|                                                          ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:188:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:189:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:189:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:190:sm1|                                                          ; 0.5 (0.5)            ; 1.1 (1.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:190:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:191:sm1|                                                          ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:191:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:192:sm1|                                                          ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:192:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:193:sm1|                                                          ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:193:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:194:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:194:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:195:sm1|                                                          ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:195:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:196:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:196:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:197:sm1|                                                          ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:197:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:198:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:198:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:199:sm1|                                                          ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:199:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:200:sm1|                                                          ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:200:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:201:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:201:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:202:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:202:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:203:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:203:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:204:sm1|                                                          ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:204:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:205:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:205:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:206:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:206:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:207:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:207:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:208:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:208:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:209:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:209:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:210:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:210:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:211:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:211:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:212:sm1|                                                          ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:212:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:213:sm1|                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:213:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:214:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:214:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:215:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:215:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:216:sm1|                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:216:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:217:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:217:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:218:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:218:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:219:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:219:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:220:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:220:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:221:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:221:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:222:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:222:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:223:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:223:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:224:sm1|                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:224:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:225:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:225:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:226:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:226:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:227:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:227:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:228:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:228:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:229:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:229:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:230:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:230:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:231:sm1|                                                          ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:231:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:232:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:232:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:233:sm1|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:233:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:234:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:234:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:235:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:235:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:236:sm1|                                                          ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:236:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:237:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:237:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:238:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:238:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:239:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:239:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:240:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:240:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:241:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:241:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:242:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:242:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:243:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:243:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:244:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:244:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:245:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:245:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:246:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:246:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:247:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:247:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:248:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:248:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:249:sm1|                                                          ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:249:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:250:sm1|                                                          ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:250:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:251:sm1|                                                          ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:251:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:252:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:252:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:253:sm1|                                                          ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:253:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:254:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:254:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:255:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:255:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:256:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:256:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:257:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:257:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:258:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:258:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:259:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:259:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:260:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:260:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:261:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:261:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:262:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:262:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:263:sm1|                                                          ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:263:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:264:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:264:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:265:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:265:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:266:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:266:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:267:sm1|                                                          ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:267:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:268:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:268:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:269:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:269:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:270:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:270:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:271:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:271:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:272:sm1|                                                          ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:272:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:273:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:273:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:274:sm1|                                                          ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:274:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:275:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:275:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:276:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:276:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:277:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:277:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:278:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:278:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:279:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:279:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:280:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:280:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:281:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:281:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:282:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:282:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:283:sm1|                                                          ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:283:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:284:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:284:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:285:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:285:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:286:sm1|                                                          ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:286:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:287:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:287:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:288:sm1|                                                          ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:288:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:289:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:289:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:290:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:290:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:291:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:291:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:292:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:292:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:293:sm1|                                                          ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:293:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:294:sm1|                                                          ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:294:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:295:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:295:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:296:sm1|                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:296:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:297:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:297:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:298:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:298:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:299:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:299:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:300:sm1|                                                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:300:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:301:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:301:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:302:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:302:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:303:sm1|                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:303:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                           ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                           ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                                           ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                                           ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                                           ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                                           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 45.8 (42.3)          ; 46.0 (42.3)                      ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 12 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 2.0 (2.0)            ; 3.8 (3.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 273.4 (6.7)          ; 223.4 (7.5)                      ; 10.5 (0.8)                                        ; 60.5 (0.0)                       ; 0.0 (0.0)            ; 351 (12)            ; 394 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 10.0 (0.0)           ; 10.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_0bi:auto_generated|                                                                                             ; 10.0 (10.0)          ; 10.3 (10.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0bi:auto_generated                                                             ; cntr_0bi                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_t3j:auto_generated|                                                                                             ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated                                                                                      ; cntr_t3j                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_69i:auto_generated|                                                                                             ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_69i:auto_generated                                                                            ; cntr_69i                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_kri:auto_generated|                                                                                             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                               ; cntr_kri                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 14.5 (14.5)          ; 14.5 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 212.2 (212.2)        ; 161.1 (161.1)                    ; 9.3 (9.3)                                         ; 60.5 (60.5)                      ; 0.0 (0.0)            ; 303 (303)           ; 304 (304)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 15.0 (15.0)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 15.3 (15.3)          ; 14.8 (14.8)                      ; 0.5 (0.5)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
;    |strxctrl:inst14|                                                                                                                    ; 9.8 (8.3)            ; 9.9 (8.5)                        ; 0.2 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (25)             ; 9 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|strxctrl:inst14                                                                                                                                                                                                                                                                                                                            ; strxctrl                          ; work         ;
;       |counter:wrsthead_cnt|                                                                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|strxctrl:inst14|counter:wrsthead_cnt                                                                                                                                                                                                                                                                                                       ; counter                           ; work         ;
;       |pulsed_reg:p1|                                                                                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|strxctrl:inst14|pulsed_reg:p1                                                                                                                                                                                                                                                                                                              ; pulsed_reg                        ; work         ;
;    |sttype:inst3|                                                                                                                       ; 13.5 (13.0)          ; 19.2 (18.2)                      ; 5.7 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (16)             ; 39 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sttype:inst3                                                                                                                                                                                                                                                                                                                               ; sttype                            ; work         ;
;       |pulsed_reg:p1|                                                                                                                   ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sttype:inst3|pulsed_reg:p1                                                                                                                                                                                                                                                                                                                 ; pulsed_reg                        ; work         ;
;    |sync1:inst26|                                                                                                                       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|sync1:inst26                                                                                                                                                                                                                                                                                                                               ; sync1                             ; work         ;
;    |timingctrl:inst9|                                                                                                                   ; 22.9 (3.3)           ; 23.3 (3.3)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (5)              ; 41 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|timingctrl:inst9                                                                                                                                                                                                                                                                                                                           ; timingctrl                        ; work         ;
;       |counter:c1|                                                                                                                      ; 9.8 (9.8)            ; 10.2 (10.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|timingctrl:inst9|counter:c1                                                                                                                                                                                                                                                                                                                ; counter                           ; work         ;
;       |counter:c2|                                                                                                                      ; 9.2 (9.2)            ; 9.2 (9.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|timingctrl:inst9|counter:c2                                                                                                                                                                                                                                                                                                                ; counter                           ; work         ;
;       |pulsed_reg:p1|                                                                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|timingctrl:inst9|pulsed_reg:p1                                                                                                                                                                                                                                                                                                             ; pulsed_reg                        ; work         ;
;    |valid_data:inst23|                                                                                                                  ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CMDSCI|valid_data:inst23                                                                                                                                                                                                                                                                                                                          ; valid_data                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; S_TX          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RESET_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TX_EN         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MONITOR_TX_EN ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RESET_N_      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RD_N          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; WR_N          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; M_TX          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK12         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK12_        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MONITOR_RS422 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK80         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK30         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LK            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MONITOR_LVDS  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SIWU_N        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; S_RX          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LVDS          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLK           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RXF_N         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TXE_N         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; M_RX          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; S_RX                                                        ;                   ;         ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[2]~0              ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[1]~1              ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[3]~2              ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[4]~3              ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[5]~4              ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[6]~5              ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[7]~6              ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rx_data_r[8]~7              ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|rs422_rx0                   ; 0                 ; 0       ;
;      - UART:inst10|Uart_Rx:s_rx|bps_en~0                    ; 0                 ; 0       ;
;      - MONITOR_RS422~output                                 ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3] ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[3]    ; 0                 ; 0       ;
; LVDS                                                        ;                   ;         ;
;      - rx_stop:inst21|lvds_reg0~0                           ; 1                 ; 0       ;
;      - LVDS~_wirecell                                       ; 1                 ; 0       ;
;      - MONITOR_LVDS~output                                  ; 1                 ; 0       ;
; CLK                                                         ;                   ;         ;
; RXF_N                                                       ;                   ;         ;
;      - FIFO2Usb_Asyn:inst25|Selector1~0                     ; 0                 ; 0       ;
;      - FIFO2Usb_Asyn:inst25|Selector0~0                     ; 0                 ; 0       ;
;      - FIFO2Usb_Asyn:inst25|RXF_N_r~0                       ; 0                 ; 0       ;
; TXE_N                                                       ;                   ;         ;
;      - FIFO2Usb_Asyn:inst25|always2~0                       ; 0                 ; 0       ;
;      - FIFO2Usb_Asyn:inst25|TXE_N_r~0                       ; 0                 ; 0       ;
; M_RX                                                        ;                   ;         ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[1]~0              ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[2]~1              ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[3]~2              ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[4]~3              ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[5]~4              ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[6]~5              ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[7]~6              ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rx_data_r[8]~7              ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|rs422_rx0                   ; 1                 ; 0       ;
;      - UART:inst10|Uart_Rx:m_rx|bps_en~0                    ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0] ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]    ; 1                 ; 0       ;
+-------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                ; MLABCELL_X73_Y63_N6        ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|FLAG                                                                                                                                                                                                                                                                                                                                  ; FF_X51_Y70_N38             ; 9       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|counter:c1|always0~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y70_N6         ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|counter:sendcnt|Equal0~2                                                                                                                                                                                                                                                                                                              ; LABCELL_X51_Y69_N57        ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:rd|always0~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X50_Y70_N57        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1099w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X80_Y73_N54        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1109w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X77_Y73_N15        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1119w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X77_Y73_N6         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1129w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X77_Y73_N51        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1139w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X77_Y73_N9         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1149w[3]~1                                                                                                                                                                                                                                   ; LABCELL_X77_Y73_N18        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1159w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X77_Y73_N39        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1178w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X77_Y73_N54        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1189w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X77_Y73_N0         ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1199w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X77_Y73_N21        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1209w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X77_Y73_N30        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1219w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X77_Y73_N57        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1229w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X77_Y73_N36        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1239w[3]~0                                                                                                                                                                                                                                   ; LABCELL_X77_Y73_N48        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|decode_tma:decode2|w_anode1249w[3]~0                                                                                                                                                                                                                                   ; MLABCELL_X78_Y74_N54       ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|always0~0                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X75_Y74_N27       ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|always1~0                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X75_Y74_N3        ; 177     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|buffer~25                                                                                                                                                                                                                                                                                                                     ; LABCELL_X77_Y73_N42        ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; FIFO2Usb_Asyn:inst25|fifo:wr|buffer~29                                                                                                                                                                                                                                                                                                                     ; LABCELL_X77_Y73_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                   ; PLLOUTPUTCOUNTER_X0_Y4_N1  ; 8904    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|locked_wire[0]                                                                                                                                                                                                                                                                         ; FRACTIONALPLL_X0_Y22_N0    ; 215     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                         ; PLLOUTPUTCOUNTER_X0_Y27_N1 ; 92      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                                                                                                                                         ; PLLOUTPUTCOUNTER_X0_Y28_N1 ; 316     ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Send_interval:inst12|counter_32b:c1|always0~0                                                                                                                                                                                                                                                                                                              ; LABCELL_X66_Y8_N3          ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Baud_rx:m_baud_rx|always0~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X32_Y68_N57        ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Baud_rx:s_baud_rx|always0~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X47_Y70_N42        ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Baud_tx:m_baud_tx|always0~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X47_Y65_N57        ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Baud_tx_slave:s_baud_tx|always0~0                                                                                                                                                                                                                                                                                                              ; LABCELL_X16_Y45_N42        ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Rx:m_rx|Equal0~1                                                                                                                                                                                                                                                                                                                          ; LABCELL_X31_Y68_N57        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Rx:m_rx|valid                                                                                                                                                                                                                                                                                                                             ; FF_X31_Y67_N5              ; 154     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Rx:s_rx|Equal0~1                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X46_Y69_N0        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Rx:s_rx|valid                                                                                                                                                                                                                                                                                                                             ; FF_X47_Y69_N8              ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Tx:m_tx|temp[7]~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y65_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UART:inst10|Uart_Tx:s_tx|temp[7]~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X47_Y73_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Uart_config:inst4|WideNor0                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X22_Y10_N12        ; 67      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3              ; 2205    ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3              ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~10                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X26_Y101_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~100                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y104_N30       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~101                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X46_Y104_N15      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~102                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y105_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~103                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X47_Y104_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~104                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y100_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~105                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X53_Y100_N27      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~106                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y102_N0        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~107                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X44_Y100_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~108                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y105_N18       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~109                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y109_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~11                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y101_N0        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~110                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X53_Y107_N15      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~111                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y107_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~112                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y103_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~113                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y103_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~114                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y103_N33       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~115                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X44_Y103_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~117                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X29_Y103_N39      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~118                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X26_Y104_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~119                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y104_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~12                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y103_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~120                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y104_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~122                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X28_Y106_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~123                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y107_N45       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~124                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X28_Y105_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~125                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y106_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~127                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X36_Y108_N12      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~128                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y108_N42       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~129                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X41_Y108_N24      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~13                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y102_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~130                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X34_Y106_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~132                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y107_N54       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~133                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y107_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~134                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X34_Y107_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~135                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X36_Y107_N33      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~136                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y101_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~137                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y101_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~138                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X47_Y101_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~139                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y101_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~140                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y99_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~141                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y99_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~142                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y99_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~143                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y99_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~144                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X47_Y102_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~145                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y100_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~146                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X44_Y101_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~147                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X46_Y100_N15      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~148                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X47_Y99_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~149                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y100_N18       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~15                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X38_Y105_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~150                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y100_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~151                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X47_Y100_N30       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~153                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X36_Y108_N36      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~154                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y108_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~155                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y108_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~156                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X32_Y108_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~158                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X26_Y101_N33       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~159                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X26_Y103_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~16                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X39_Y103_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~160                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y103_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~161                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X28_Y103_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~163                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y109_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~164                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X36_Y109_N51      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~165                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y109_N54       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~166                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y109_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~168                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y101_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~169                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X29_Y101_N15      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~17                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X44_Y102_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~170                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X26_Y97_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~171                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y101_N9        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~172                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X32_Y109_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~173                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X38_Y107_N57       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~174                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y109_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~175                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X34_Y107_N57       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~176                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X32_Y101_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~177                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X38_Y99_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~178                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y103_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~179                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X34_Y99_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~18                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X38_Y103_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~180                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X34_Y109_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~181                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X44_Y106_N0        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~182                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X38_Y108_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~183                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y107_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~184                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X41_Y101_N12      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~185                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y101_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~186                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y101_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~187                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X38_Y101_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~189                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y98_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~190                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y96_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~191                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y102_N54       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~192                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X28_Y100_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~194                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y100_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~195                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X23_Y97_N0        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~196                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X26_Y100_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~197                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y100_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~199                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y102_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~2                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X29_Y105_N12      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~20                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X38_Y97_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~200                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y104_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~201                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y102_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~202                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X28_Y102_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~204                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X36_Y101_N3       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~205                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y99_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~206                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y102_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~207                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X34_Y101_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~208                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y96_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~209                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X29_Y100_N15      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~21                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y97_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~210                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X28_Y97_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~211                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X28_Y97_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~212                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X26_Y99_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~213                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X28_Y98_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~214                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X28_Y98_N57        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~215                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X28_Y99_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~216                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y96_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~217                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y97_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~218                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X28_Y96_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~219                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y97_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~22                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y97_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~220                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y101_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~221                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X32_Y97_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~222                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y99_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~223                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y99_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~225                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y106_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~226                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X41_Y106_N15      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~227                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X47_Y107_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~228                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X47_Y105_N6        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~23                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X38_Y97_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~230                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X32_Y104_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~231                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y107_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~232                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X29_Y108_N12      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~233                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X29_Y106_N24      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~235                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X47_Y109_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~236                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X46_Y109_N39      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~237                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y109_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~238                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y109_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~240                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X26_Y108_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~241                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X26_Y107_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~242                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y108_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~243                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X26_Y106_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~244                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X36_Y106_N3       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~245                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y106_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~246                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y106_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~247                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y102_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~248                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X41_Y100_N27      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~249                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y100_N57       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~25                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X35_Y103_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~250                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y100_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~251                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y100_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~252                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X44_Y108_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~253                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X46_Y107_N15      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~254                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X44_Y107_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~255                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y106_N33       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~256                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X38_Y96_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~257                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X41_Y96_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~258                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X29_Y96_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~259                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y96_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~261                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y102_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~262                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y105_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~263                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X47_Y105_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~264                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y103_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~266                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y106_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~267                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y106_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~268                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X36_Y105_N15      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~269                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X32_Y105_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~27                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X34_Y103_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~271                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X53_Y103_N27      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~272                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y103_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~273                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X53_Y105_N27      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~274                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y104_N54       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~276                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X29_Y109_N15      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~277                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X29_Y107_N3       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~278                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X28_Y108_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~279                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X28_Y109_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~280                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y98_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~281                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X46_Y98_N18       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~282                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y97_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~283                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X46_Y98_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~284                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X46_Y99_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~285                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y100_N33       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~286                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X44_Y99_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~287                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y99_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~288                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X38_Y100_N57       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~289                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X41_Y98_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~29                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y103_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~290                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X46_Y102_N51      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~291                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X46_Y102_N9       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~292                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X29_Y95_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~293                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X36_Y98_N30       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~294                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X32_Y96_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~295                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X36_Y95_N9        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~297                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y105_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~298                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y103_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~299                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y107_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~300                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y103_N6        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~301                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y106_N42       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~302                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X55_Y103_N24      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~303                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X66_Y106_N0        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~304                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y103_N45       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~305                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y108_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~306                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X66_Y108_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~307                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y108_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~308                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y108_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~309                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y106_N33       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~31                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X32_Y103_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~310                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y107_N15      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~311                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y108_N12      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~312                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X68_Y107_N36      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~314                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X55_Y102_N51      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~315                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y102_N54       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~316                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X55_Y107_N3       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~317                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y104_N57       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~318                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X58_Y102_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~319                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X58_Y101_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~32                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y95_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~320                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y102_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~321                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y103_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~322                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y102_N57       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~323                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X66_Y105_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~324                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X66_Y107_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~325                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X66_Y104_N33       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~326                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y102_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~327                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y101_N3       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~328                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y107_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~329                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y103_N54       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~33                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X32_Y97_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~330                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y106_N15      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~331                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y105_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~332                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X58_Y107_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~333                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y103_N57       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~334                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X55_Y106_N24      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~335                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X68_Y104_N3       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~336                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X55_Y105_N15      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~337                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X66_Y103_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~338                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y108_N42       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~339                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X69_Y106_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~34                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X32_Y96_N9         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~340                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y106_N42      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~341                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y105_N48      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~342                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y106_N0        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~343                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y105_N6       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~344                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X58_Y107_N33       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~345                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y107_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~346                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y105_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~347                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y102_N33       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~348                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y107_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~349                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y106_N42       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~35                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X32_Y95_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~350                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X55_Y106_N6       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~351                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y106_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~352                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X58_Y105_N0        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~353                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y107_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~354                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y105_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~355                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X66_Y104_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~356                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y103_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~357                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y104_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~358                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y104_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~359                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y104_N33      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~36                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X36_Y103_N39      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~360                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y103_N6        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~361                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y104_N36      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~363                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X34_Y92_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~364                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y91_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~365                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X44_Y95_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~366                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y90_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~367                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y93_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~368                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y91_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~369                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X38_Y91_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~37                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X32_Y102_N45       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~370                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X38_Y91_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~372                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y89_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~373                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y91_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~374                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y95_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~375                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y89_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~376                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y93_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~377                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y92_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~378                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X41_Y92_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~379                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y92_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~38                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X34_Y102_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~380                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X36_Y92_N30       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~381                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X44_Y90_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~382                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y90_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~383                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y90_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~384                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y95_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~385                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X41_Y94_N0        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~386                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X46_Y95_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~387                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y95_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~388                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X36_Y92_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~389                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X47_Y91_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~39                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X35_Y102_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~390                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X36_Y91_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~391                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X41_Y95_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~392                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X38_Y93_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~393                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X38_Y95_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~394                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X41_Y93_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~395                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y93_N45        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~396                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y94_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~397                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y93_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~398                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y95_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~399                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X36_Y93_N6        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~4                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X30_Y105_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~40                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y95_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~400                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y95_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~401                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y94_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~402                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X44_Y91_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~403                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X44_Y94_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~404                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X29_Y94_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~405                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y91_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~406                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y93_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~407                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X36_Y93_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~408                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y94_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~409                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X44_Y92_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~41                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X32_Y99_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~410                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y91_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~411                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y92_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~412                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y94_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~413                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y91_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~414                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X32_Y94_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~415                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X34_Y94_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~416                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X46_Y94_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~417                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X46_Y92_N18       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~418                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X46_Y93_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~419                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y94_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~42                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X42_Y99_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~420                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y92_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~421                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y91_N30        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~422                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X38_Y94_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~423                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y94_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~424                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X39_Y93_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~425                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y93_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~426                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X47_Y93_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~427                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y94_N57        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~429                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X53_Y95_N54       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~43                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y99_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~430                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y95_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~431                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y95_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~432                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y93_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~433                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X54_Y91_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~434                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y94_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~435                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y92_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~436                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y91_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~437                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y95_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~438                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y96_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~439                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y96_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~440                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X54_Y96_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~441                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y91_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~442                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y95_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~443                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y92_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~444                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X48_Y94_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~446                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X55_Y90_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~447                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X58_Y94_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~448                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y91_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~449                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y93_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~45                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X26_Y105_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~450                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X54_Y91_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~451                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y94_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~452                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y91_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~453                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y91_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~454                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y95_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~455                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y94_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~456                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y94_N30       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~457                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y94_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~458                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X55_Y91_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~459                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y94_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~46                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X26_Y98_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~460                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y91_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~461                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y92_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~462                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X54_Y94_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~463                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y95_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~464                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y95_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~465                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X55_Y94_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~466                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y90_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~467                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y91_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~468                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X53_Y92_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~469                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X58_Y91_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~47                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y99_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~470                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y93_N30       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~471                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y96_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~472                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X66_Y93_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~473                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y93_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~474                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X54_Y90_N36        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~475                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X55_Y95_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~476                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y92_N21        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~477                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y93_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~478                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X53_Y94_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~479                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y91_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~48                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X26_Y98_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~480                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X58_Y93_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~481                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y94_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~482                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y90_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~483                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X53_Y90_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~484                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X53_Y91_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~485                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y92_N30        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~486                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y95_N9         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~487                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X55_Y96_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~488                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X53_Y93_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~489                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y96_N48        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~490                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X51_Y91_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~491                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X55_Y92_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~492                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X53_Y93_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~493                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y92_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~495                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y100_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~496                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y100_N24       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~498                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X54_Y101_N48       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~499                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X68_Y102_N36      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~50                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X38_Y98_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~500                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X58_Y98_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~501                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y101_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~502                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X55_Y101_N36      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~503                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y100_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~504                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X54_Y98_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~505                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X58_Y99_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~506                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y99_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~507                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y99_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~508                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X53_Y101_N24      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~509                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y99_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~51                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X32_Y98_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~510                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X59_Y97_N51        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~511                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y97_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~512                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y100_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~513                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y100_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~514                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y102_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~515                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X58_Y100_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~516                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X68_Y100_N27      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~517                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X66_Y101_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~518                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X67_Y101_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~519                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y101_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~52                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X34_Y98_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~520                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X66_Y100_N21       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~521                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y100_N51      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~522                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y99_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~523                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y100_N36      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~524                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X69_Y100_N27       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~525                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y100_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~526                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X69_Y101_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~527                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X68_Y97_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~528                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X66_Y96_N0         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~529                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X71_Y96_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~53                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X32_Y98_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~530                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X66_Y99_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~531                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X71_Y98_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~532                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y97_N54        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~533                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y96_N3         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~534                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y97_N12        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~535                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y98_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~536                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X71_Y100_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~537                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X68_Y96_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~538                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X71_Y99_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~539                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X69_Y99_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~540                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X71_Y96_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~541                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X69_Y96_N27        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~542                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X66_Y97_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~543                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X69_Y97_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~544                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y98_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~545                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X68_Y100_N21      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~546                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X56_Y98_N9         ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~547                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X68_Y100_N18      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~548                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y98_N0        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~549                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y101_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~55                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X41_Y104_N36      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~550                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y99_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~551                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X64_Y98_N57        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~552                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y96_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~553                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X70_Y97_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~554                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y97_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~555                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X68_Y101_N57      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~556                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X61_Y98_N57        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~557                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y96_N0        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~558                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y97_N57        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~559                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X63_Y97_N33       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~56                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y104_N57       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~57                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X44_Y104_N0        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~58                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X42_Y104_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~6                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X31_Y105_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~60                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X44_Y98_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~61                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y100_N0        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~62                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y98_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~63                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y98_N18        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~64                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X29_Y102_N48      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~65                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X36_Y100_N57      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~66                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X29_Y102_N51      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~67                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X32_Y100_N57       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~68                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X36_Y96_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~69                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X36_Y96_N42       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~70                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X34_Y96_N24        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~71                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X35_Y96_N15        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~72                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y101_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~73                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y99_N42        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~74                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X42_Y102_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~75                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X42_Y100_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~76                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X47_Y96_N57        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~77                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y98_N33        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~78                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X47_Y97_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~79                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X47_Y98_N39        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~8                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X29_Y105_N48      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~81                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X48_Y107_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~82                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y107_N6        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~83                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X42_Y105_N36       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~84                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X42_Y105_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~86                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X39_Y108_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~87                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y107_N15       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~88                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X51_Y108_N12       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~89                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y108_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~91                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X46_Y109_N18      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~92                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X39_Y106_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~93                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X53_Y108_N15      ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~94                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y106_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~96                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X50_Y108_N51       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~97                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y108_N18       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~98                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X38_Y106_N39       ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|Decoder1~99                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y108_N3        ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1082w[3]                                                                                                                                                                                                                                                    ; MLABCELL_X73_Y94_N12       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1099w[3]~0                                                                                                                                                                                                                                                  ; MLABCELL_X73_Y94_N18       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1109w[3]~0                                                                                                                                                                                                                                                  ; MLABCELL_X73_Y94_N3        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1119w[3]~0                                                                                                                                                                                                                                                  ; MLABCELL_X73_Y94_N6        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1129w[3]~0                                                                                                                                                                                                                                                  ; MLABCELL_X73_Y94_N24       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1139w[3]~0                                                                                                                                                                                                                                                  ; MLABCELL_X73_Y94_N9        ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1149w[3]~0                                                                                                                                                                                                                                                  ; MLABCELL_X73_Y94_N54       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1159w[3]~0                                                                                                                                                                                                                                                  ; MLABCELL_X73_Y94_N36       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1178w[3]~0                                                                                                                                                                                                                                                  ; MLABCELL_X73_Y94_N27       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1189w[3]~0                                                                                                                                                                                                                                                  ; MLABCELL_X73_Y94_N30       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1199w[3]~0                                                                                                                                                                                                                                                  ; MLABCELL_X73_Y94_N57       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1209w[3]~0                                                                                                                                                                                                                                                  ; MLABCELL_X73_Y94_N39       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1219w[3]~0                                                                                                                                                                                                                                                  ; MLABCELL_X73_Y94_N33       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1229w[3]~0                                                                                                                                                                                                                                                  ; MLABCELL_X73_Y94_N48       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1239w[3]~0                                                                                                                                                                                                                                                  ; MLABCELL_X73_Y94_N51       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|decode_tma:decode2|w_anode1249w[3]~0                                                                                                                                                                                                                                                  ; MLABCELL_X73_Y94_N45       ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|always1~0                                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X53_Y89_N48       ; 138     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|rd_ptr_length[1]~0                                                                                                                                                                                                                                                                                                                           ; LABCELL_X58_Y97_N21        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|rx_done~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X39_Y87_N12        ; 60      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[0][7]~256                                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y105_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[100][7]~329                                                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y91_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[101][7]~345                                                                                                                                                                                                                                                                                                                             ; LABCELL_X47_Y91_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[102][7]~331                                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y89_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[103][7]~347                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X41_Y95_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[104][7]~360                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X29_Y94_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[105][7]~376                                                                                                                                                                                                                                                                                                                             ; LABCELL_X35_Y92_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[106][7]~362                                                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y93_N42        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[107][7]~380                                                                                                                                                                                                                                                                                                                             ; LABCELL_X38_Y93_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[108][7]~361                                                                                                                                                                                                                                                                                                                             ; LABCELL_X35_Y91_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[109][7]~377                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X46_Y91_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[10][7]~265                                                                                                                                                                                                                                                                                                                              ; LABCELL_X66_Y108_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[110][7]~363                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X36_Y93_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[111][7]~381                                                                                                                                                                                                                                                                                                                             ; LABCELL_X43_Y93_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[112][7]~332                                                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y93_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[113][7]~348                                                                                                                                                                                                                                                                                                                             ; LABCELL_X38_Y93_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[114][7]~334                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X41_Y92_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[115][7]~350                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X41_Y93_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[116][7]~333                                                                                                                                                                                                                                                                                                                             ; LABCELL_X43_Y92_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[117][7]~349                                                                                                                                                                                                                                                                                                                             ; LABCELL_X38_Y95_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[118][7]~335                                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y92_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[119][7]~351                                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y93_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[11][7]~267                                                                                                                                                                                                                                                                                                                              ; LABCELL_X67_Y108_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[120][7]~364                                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y94_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[121][7]~378                                                                                                                                                                                                                                                                                                                             ; LABCELL_X38_Y94_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[122][7]~366                                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y91_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[123][7]~382                                                                                                                                                                                                                                                                                                                             ; LABCELL_X47_Y93_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[124][7]~365                                                                                                                                                                                                                                                                                                                             ; LABCELL_X44_Y92_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[125][7]~379                                                                                                                                                                                                                                                                                                                             ; LABCELL_X39_Y94_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[126][7]~367                                                                                                                                                                                                                                                                                                                             ; LABCELL_X39_Y92_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[127][7]~383                                                                                                                                                                                                                                                                                                                             ; LABCELL_X45_Y92_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[128][7]~384                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X53_Y95_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[129][7]~386                                                                                                                                                                                                                                                                                                                             ; LABCELL_X48_Y95_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[12][7]~261                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X55_Y103_N54      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[130][7]~392                                                                                                                                                                                                                                                                                                                             ; LABCELL_X64_Y95_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[131][7]~394                                                                                                                                                                                                                                                                                                                             ; LABCELL_X48_Y96_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[132][7]~388                                                                                                                                                                                                                                                                                                                             ; LABCELL_X54_Y95_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[133][7]~390                                                                                                                                                                                                                                                                                                                             ; LABCELL_X59_Y92_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[134][7]~396                                                                                                                                                                                                                                                                                                                             ; LABCELL_X48_Y91_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[135][7]~398                                                                                                                                                                                                                                                                                                                             ; LABCELL_X48_Y92_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[136][7]~385                                                                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y95_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[137][7]~387                                                                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y93_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[138][7]~393                                                                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y96_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[139][7]~395                                                                                                                                                                                                                                                                                                                             ; LABCELL_X54_Y96_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[13][7]~263                                                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y103_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[140][7]~389                                                                                                                                                                                                                                                                                                                             ; LABCELL_X51_Y94_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[141][7]~391                                                                                                                                                                                                                                                                                                                             ; LABCELL_X62_Y91_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[142][7]~397                                                                                                                                                                                                                                                                                                                             ; LABCELL_X51_Y95_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[143][7]~399                                                                                                                                                                                                                                                                                                                             ; LABCELL_X48_Y94_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[144][7]~416                                                                                                                                                                                                                                                                                                                             ; LABCELL_X54_Y94_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[145][7]~418                                                                                                                                                                                                                                                                                                                             ; LABCELL_X59_Y95_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[146][7]~424                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X63_Y93_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[147][7]~426                                                                                                                                                                                                                                                                                                                             ; LABCELL_X66_Y93_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[148][7]~420                                                                                                                                                                                                                                                                                                                             ; LABCELL_X56_Y90_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[149][7]~422                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X53_Y92_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[14][7]~269                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X63_Y107_N18      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[150][7]~428                                                                                                                                                                                                                                                                                                                             ; LABCELL_X54_Y90_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[151][7]~430                                                                                                                                                                                                                                                                                                                             ; LABCELL_X51_Y92_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[152][7]~417                                                                                                                                                                                                                                                                                                                             ; LABCELL_X56_Y95_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[153][7]~419                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X55_Y94_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[154][7]~425                                                                                                                                                                                                                                                                                                                             ; LABCELL_X56_Y96_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[155][7]~427                                                                                                                                                                                                                                                                                                                             ; LABCELL_X62_Y93_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[156][7]~421                                                                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y91_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[157][7]~423                                                                                                                                                                                                                                                                                                                             ; LABCELL_X58_Y91_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[158][7]~429                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X55_Y95_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[159][7]~431                                                                                                                                                                                                                                                                                                                             ; LABCELL_X51_Y93_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[15][7]~271                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X68_Y107_N33      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[160][7]~400                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X55_Y90_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[161][7]~402                                                                                                                                                                                                                                                                                                                             ; LABCELL_X64_Y91_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[162][7]~408                                                                                                                                                                                                                                                                                                                             ; LABCELL_X62_Y95_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[163][7]~410                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X63_Y94_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[164][7]~404                                                                                                                                                                                                                                                                                                                             ; LABCELL_X54_Y91_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[165][7]~406                                                                                                                                                                                                                                                                                                                             ; LABCELL_X59_Y91_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[166][7]~412                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X55_Y91_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[167][7]~414                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X63_Y91_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[168][7]~401                                                                                                                                                                                                                                                                                                                             ; LABCELL_X58_Y94_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[169][7]~403                                                                                                                                                                                                                                                                                                                             ; LABCELL_X59_Y93_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[16][7]~288                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X63_Y106_N21      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[170][7]~409                                                                                                                                                                                                                                                                                                                             ; LABCELL_X56_Y94_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[171][7]~411                                                                                                                                                                                                                                                                                                                             ; LABCELL_X64_Y94_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[172][7]~405                                                                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y94_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[173][7]~407                                                                                                                                                                                                                                                                                                                             ; LABCELL_X56_Y91_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[174][7]~413                                                                                                                                                                                                                                                                                                                             ; LABCELL_X59_Y94_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[175][7]~415                                                                                                                                                                                                                                                                                                                             ; LABCELL_X61_Y92_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[176][7]~432                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X53_Y94_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[177][7]~434                                                                                                                                                                                                                                                                                                                             ; LABCELL_X58_Y93_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[178][7]~433                                                                                                                                                                                                                                                                                                                             ; LABCELL_X61_Y91_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[179][7]~435                                                                                                                                                                                                                                                                                                                             ; LABCELL_X61_Y94_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[17][7]~290                                                                                                                                                                                                                                                                                                                              ; LABCELL_X59_Y107_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[180][7]~436                                                                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y90_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[181][7]~438                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X53_Y91_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[182][7]~437                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X53_Y90_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[183][7]~439                                                                                                                                                                                                                                                                                                                             ; LABCELL_X51_Y92_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[184][7]~440                                                                                                                                                                                                                                                                                                                             ; LABCELL_X58_Y95_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[185][7]~442                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X53_Y93_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[186][7]~441                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X55_Y96_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[187][7]~443                                                                                                                                                                                                                                                                                                                             ; LABCELL_X59_Y96_N30        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[188][7]~444                                                                                                                                                                                                                                                                                                                             ; LABCELL_X51_Y91_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[189][7]~446                                                                                                                                                                                                                                                                                                                             ; LABCELL_X54_Y93_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[18][7]~296                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X68_Y108_N27      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[190][7]~445                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X55_Y92_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[191][7]~447                                                                                                                                                                                                                                                                                                                             ; LABCELL_X62_Y92_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[192][7]~448                                                                                                                                                                                                                                                                                                                             ; LABCELL_X56_Y100_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[193][7]~456                                                                                                                                                                                                                                                                                                                             ; LABCELL_X54_Y98_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[194][7]~480                                                                                                                                                                                                                                                                                                                             ; LABCELL_X67_Y96_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[195][7]~488                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X73_Y101_N27      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[196][7]~464                                                                                                                                                                                                                                                                                                                             ; LABCELL_X62_Y100_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[197][7]~472                                                                                                                                                                                                                                                                                                                             ; LABCELL_X66_Y100_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[198][7]~496                                                                                                                                                                                                                                                                                                                             ; LABCELL_X56_Y98_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[199][7]~504                                                                                                                                                                                                                                                                                                                             ; LABCELL_X62_Y96_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[19][7]~298                                                                                                                                                                                                                                                                                                                              ; LABCELL_X71_Y107_N51       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[1][7]~258                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y107_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[200][7]~452                                                                                                                                                                                                                                                                                                                             ; LABCELL_X58_Y98_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[201][7]~460                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X53_Y101_N33      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[202][7]~484                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X73_Y98_N51       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[203][7]~492                                                                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y96_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[204][7]~465                                                                                                                                                                                                                                                                                                                             ; LABCELL_X61_Y100_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[205][7]~473                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X63_Y100_N21      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[206][7]~500                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X63_Y98_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[207][7]~508                                                                                                                                                                                                                                                                                                                             ; LABCELL_X61_Y98_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[208][7]~449                                                                                                                                                                                                                                                                                                                             ; LABCELL_X59_Y100_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[209][7]~457                                                                                                                                                                                                                                                                                                                             ; LABCELL_X58_Y99_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[20][7]~292                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X55_Y106_N21      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[210][7]~481                                                                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y96_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[211][7]~489                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X68_Y96_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[212][7]~468                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X68_Y100_N24      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[213][7]~476                                                                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y100_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[214][7]~497                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X68_Y98_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[215][7]~505                                                                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y97_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[216][7]~453                                                                                                                                                                                                                                                                                                                             ; LABCELL_X59_Y101_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[217][7]~461                                                                                                                                                                                                                                                                                                                             ; LABCELL_X59_Y99_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[218][7]~485                                                                                                                                                                                                                                                                                                                             ; LABCELL_X64_Y96_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[219][7]~493                                                                                                                                                                                                                                                                                                                             ; LABCELL_X69_Y96_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[21][7]~294                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X55_Y105_N21      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[220][7]~469                                                                                                                                                                                                                                                                                                                             ; LABCELL_X66_Y101_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[221][7]~477                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y100_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[222][7]~501                                                                                                                                                                                                                                                                                                                             ; LABCELL_X62_Y101_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[223][7]~509                                                                                                                                                                                                                                                                                                                             ; LABCELL_X67_Y97_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[224][7]~450                                                                                                                                                                                                                                                                                                                             ; LABCELL_X54_Y101_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[225][7]~458                                                                                                                                                                                                                                                                                                                             ; LABCELL_X56_Y99_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[226][7]~482                                                                                                                                                                                                                                                                                                                             ; LABCELL_X66_Y99_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[227][7]~490                                                                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y99_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[228][7]~466                                                                                                                                                                                                                                                                                                                             ; LABCELL_X64_Y102_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[229][7]~474                                                                                                                                                                                                                                                                                                                             ; LABCELL_X62_Y99_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[22][7]~300                                                                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y106_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[230][7]~498                                                                                                                                                                                                                                                                                                                             ; LABCELL_X62_Y98_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[231][7]~506                                                                                                                                                                                                                                                                                                                             ; LABCELL_X61_Y97_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[232][7]~454                                                                                                                                                                                                                                                                                                                             ; LABCELL_X54_Y101_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[233][7]~462                                                                                                                                                                                                                                                                                                                             ; LABCELL_X59_Y97_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[234][7]~486                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y97_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[235][7]~494                                                                                                                                                                                                                                                                                                                             ; LABCELL_X66_Y97_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[236][7]~467                                                                                                                                                                                                                                                                                                                             ; LABCELL_X58_Y100_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[237][7]~475                                                                                                                                                                                                                                                                                                                             ; LABCELL_X64_Y100_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[238][7]~502                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X63_Y99_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[239][7]~510                                                                                                                                                                                                                                                                                                                             ; LABCELL_X62_Y97_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[23][7]~302                                                                                                                                                                                                                                                                                                                              ; LABCELL_X59_Y107_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[240][7]~451                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y102_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[241][7]~459                                                                                                                                                                                                                                                                                                                             ; LABCELL_X61_Y99_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[242][7]~483                                                                                                                                                                                                                                                                                                                             ; LABCELL_X71_Y98_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[243][7]~491                                                                                                                                                                                                                                                                                                                             ; LABCELL_X70_Y99_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[244][7]~470                                                                                                                                                                                                                                                                                                                             ; LABCELL_X67_Y101_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[245][7]~478                                                                                                                                                                                                                                                                                                                             ; LABCELL_X69_Y101_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[246][7]~499                                                                                                                                                                                                                                                                                                                             ; LABCELL_X67_Y98_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[247][7]~507                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X68_Y101_N24      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[248][7]~455                                                                                                                                                                                                                                                                                                                             ; LABCELL_X67_Y100_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[249][7]~463                                                                                                                                                                                                                                                                                                                             ; LABCELL_X64_Y97_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[24][7]~289                                                                                                                                                                                                                                                                                                                              ; LABCELL_X67_Y105_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[250][7]~487                                                                                                                                                                                                                                                                                                                             ; LABCELL_X69_Y98_N27        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[251][7]~495                                                                                                                                                                                                                                                                                                                             ; LABCELL_X69_Y97_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[252][7]~471                                                                                                                                                                                                                                                                                                                             ; LABCELL_X64_Y101_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[253][7]~479                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X68_Y97_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[254][7]~503                                                                                                                                                                                                                                                                                                                             ; LABCELL_X64_Y98_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[255][7]~511                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X63_Y97_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[256][7]~0                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X29_Y105_N21      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[257][7]~8                                                                                                                                                                                                                                                                                                                               ; LABCELL_X38_Y105_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[258][7]~64                                                                                                                                                                                                                                                                                                                              ; LABCELL_X48_Y107_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[259][7]~72                                                                                                                                                                                                                                                                                                                              ; LABCELL_X48_Y109_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[25][7]~291                                                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y103_N51       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[260][7]~32                                                                                                                                                                                                                                                                                                                              ; LABCELL_X26_Y105_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[261][7]~40                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X41_Y104_N21      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[262][7]~96                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X29_Y103_N54      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[263][7]~104                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X36_Y108_N33      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[264][7]~4                                                                                                                                                                                                                                                                                                                               ; LABCELL_X26_Y100_N42       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[265][7]~12                                                                                                                                                                                                                                                                                                                              ; LABCELL_X39_Y97_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[266][7]~68                                                                                                                                                                                                                                                                                                                              ; LABCELL_X39_Y108_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[267][7]~76                                                                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y108_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[268][7]~36                                                                                                                                                                                                                                                                                                                              ; LABCELL_X38_Y98_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[269][7]~44                                                                                                                                                                                                                                                                                                                              ; LABCELL_X44_Y98_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[26][7]~297                                                                                                                                                                                                                                                                                                                              ; LABCELL_X69_Y106_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[270][7]~100                                                                                                                                                                                                                                                                                                                             ; LABCELL_X28_Y106_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[271][7]~108                                                                                                                                                                                                                                                                                                                             ; LABCELL_X34_Y107_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[272][7]~128                                                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y108_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[273][7]~136                                                                                                                                                                                                                                                                                                                             ; LABCELL_X35_Y109_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[274][7]~192                                                                                                                                                                                                                                                                                                                             ; LABCELL_X48_Y106_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[275][7]~200                                                                                                                                                                                                                                                                                                                             ; LABCELL_X47_Y109_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[276][7]~160                                                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y98_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[277][7]~168                                                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y102_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[278][7]~196                                                                                                                                                                                                                                                                                                                             ; LABCELL_X32_Y104_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[279][7]~204                                                                                                                                                                                                                                                                                                                             ; LABCELL_X26_Y108_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[27][7]~299                                                                                                                                                                                                                                                                                                                              ; LABCELL_X69_Y107_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[280][7]~132                                                                                                                                                                                                                                                                                                                             ; LABCELL_X26_Y101_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[281][7]~140                                                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y101_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[282][7]~224                                                                                                                                                                                                                                                                                                                             ; LABCELL_X48_Y102_N6        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[283][7]~232                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X53_Y103_N21      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[284][7]~164                                                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y100_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[285][7]~172                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X36_Y101_N18      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[286][7]~228                                                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y106_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[287][7]~236                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X29_Y109_N33      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[288][7]~16                                                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y103_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[289][7]~24                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X36_Y103_N54      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[28][7]~293                                                                                                                                                                                                                                                                                                                              ; LABCELL_X69_Y104_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[290][7]~80                                                                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y104_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[291][7]~88                                                                                                                                                                                                                                                                                                                              ; LABCELL_X51_Y107_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[292][7]~48                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X36_Y104_N51      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[293][7]~56                                                                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y101_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[294][7]~112                                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y101_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[295][7]~120                                                                                                                                                                                                                                                                                                                             ; LABCELL_X47_Y102_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[296][7]~20                                                                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y95_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[297][7]~28                                                                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y95_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[298][7]~84                                                                                                                                                                                                                                                                                                                              ; LABCELL_X43_Y100_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[299][7]~92                                                                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y103_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[29][7]~295                                                                                                                                                                                                                                                                                                                              ; LABCELL_X66_Y103_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[2][7]~264                                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y108_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[300][7]~52                                                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y96_N48        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[301][7]~60                                                                                                                                                                                                                                                                                                                              ; LABCELL_X47_Y96_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[302][7]~116                                                                                                                                                                                                                                                                                                                             ; LABCELL_X48_Y99_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[303][7]~124                                                                                                                                                                                                                                                                                                                             ; LABCELL_X47_Y99_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[304][7]~144                                                                                                                                                                                                                                                                                                                             ; LABCELL_X32_Y109_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[305][7]~152                                                                                                                                                                                                                                                                                                                             ; LABCELL_X34_Y109_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[306][7]~208                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X36_Y106_N54      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[307][7]~216                                                                                                                                                                                                                                                                                                                             ; LABCELL_X44_Y108_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[308][7]~176                                                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y96_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[309][7]~184                                                                                                                                                                                                                                                                                                                             ; LABCELL_X26_Y96_N3         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[30][7]~301                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X68_Y106_N27      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[310][7]~212                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X41_Y100_N21      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[311][7]~220                                                                                                                                                                                                                                                                                                                             ; LABCELL_X38_Y96_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[312][7]~148                                                                                                                                                                                                                                                                                                                             ; LABCELL_X32_Y101_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[313][7]~156                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X41_Y101_N18      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[314][7]~240                                                                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y98_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[315][7]~248                                                                                                                                                                                                                                                                                                                             ; LABCELL_X38_Y100_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[316][7]~180                                                                                                                                                                                                                                                                                                                             ; LABCELL_X26_Y99_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[317][7]~188                                                                                                                                                                                                                                                                                                                             ; LABCELL_X35_Y101_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[318][7]~244                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X46_Y99_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[319][7]~252                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X29_Y95_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[31][7]~303                                                                                                                                                                                                                                                                                                                              ; LABCELL_X66_Y107_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[320][7]~1                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y105_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[321][7]~9                                                                                                                                                                                                                                                                                                                               ; LABCELL_X39_Y103_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[322][7]~65                                                                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y107_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[323][7]~73                                                                                                                                                                                                                                                                                                                              ; LABCELL_X39_Y106_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[324][7]~33                                                                                                                                                                                                                                                                                                                              ; LABCELL_X26_Y98_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[325][7]~41                                                                                                                                                                                                                                                                                                                              ; LABCELL_X48_Y104_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[326][7]~97                                                                                                                                                                                                                                                                                                                              ; LABCELL_X26_Y104_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[327][7]~105                                                                                                                                                                                                                                                                                                                             ; LABCELL_X31_Y108_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[328][7]~5                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y101_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[329][7]~13                                                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y97_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[32][7]~272                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X55_Y102_N18      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[330][7]~69                                                                                                                                                                                                                                                                                                                              ; LABCELL_X43_Y107_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[331][7]~77                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X46_Y108_N3       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[332][7]~37                                                                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y98_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[333][7]~45                                                                                                                                                                                                                                                                                                                              ; LABCELL_X39_Y98_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[334][7]~101                                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y107_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[335][7]~109                                                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y107_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[336][7]~129                                                                                                                                                                                                                                                                                                                             ; LABCELL_X35_Y108_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[337][7]~137                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X36_Y109_N18      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[338][7]~193                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X41_Y106_N54      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[339][7]~201                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X46_Y109_N54      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[33][7]~274                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X55_Y107_N18      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[340][7]~161                                                                                                                                                                                                                                                                                                                             ; LABCELL_X28_Y96_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[341][7]~169                                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y104_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[342][7]~197                                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y107_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[343][7]~205                                                                                                                                                                                                                                                                                                                             ; LABCELL_X26_Y107_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[344][7]~133                                                                                                                                                                                                                                                                                                                             ; LABCELL_X26_Y103_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[345][7]~141                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X29_Y101_N18      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[346][7]~225                                                                                                                                                                                                                                                                                                                             ; LABCELL_X43_Y105_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[347][7]~233                                                                                                                                                                                                                                                                                                                             ; LABCELL_X48_Y103_N15       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[348][7]~165                                                                                                                                                                                                                                                                                                                             ; LABCELL_X24_Y98_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[349][7]~173                                                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y99_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[34][7]~280                                                                                                                                                                                                                                                                                                                              ; LABCELL_X59_Y102_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[350][7]~229                                                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y107_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[351][7]~237                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X29_Y107_N33      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[352][7]~17                                                                                                                                                                                                                                                                                                                              ; LABCELL_X34_Y103_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[353][7]~25                                                                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y102_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[354][7]~81                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X46_Y104_N54      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[355][7]~89                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X53_Y107_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[356][7]~49                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X36_Y100_N54      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[357][7]~57                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X53_Y99_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[358][7]~113                                                                                                                                                                                                                                                                                                                             ; LABCELL_X48_Y101_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[359][7]~121                                                                                                                                                                                                                                                                                                                             ; LABCELL_X45_Y100_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[35][7]~282                                                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y107_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[360][7]~21                                                                                                                                                                                                                                                                                                                              ; LABCELL_X34_Y95_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[361][7]~29                                                                                                                                                                                                                                                                                                                              ; LABCELL_X32_Y99_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[362][7]~85                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X53_Y100_N54      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[363][7]~93                                                                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y103_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[364][7]~53                                                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y96_N45        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[365][7]~61                                                                                                                                                                                                                                                                                                                              ; LABCELL_X51_Y98_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[366][7]~117                                                                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y99_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[367][7]~125                                                                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y100_N6        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[368][7]~145                                                                                                                                                                                                                                                                                                                             ; LABCELL_X38_Y107_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[369][7]~153                                                                                                                                                                                                                                                                                                                             ; LABCELL_X44_Y106_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[36][7]~276                                                                                                                                                                                                                                                                                                                              ; LABCELL_X58_Y102_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[370][7]~209                                                                                                                                                                                                                                                                                                                             ; LABCELL_X35_Y106_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[371][7]~217                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X46_Y107_N54      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[372][7]~177                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X29_Y100_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[373][7]~185                                                                                                                                                                                                                                                                                                                             ; LABCELL_X35_Y97_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[374][7]~213                                                                                                                                                                                                                                                                                                                             ; LABCELL_X39_Y100_N51       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[375][7]~221                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X41_Y96_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[376][7]~149                                                                                                                                                                                                                                                                                                                             ; LABCELL_X38_Y99_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[377][7]~157                                                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y101_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[378][7]~241                                                                                                                                                                                                                                                                                                                             ; LABCELL_X45_Y98_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[379][7]~249                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X41_Y98_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[37][7]~278                                                                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y102_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[380][7]~181                                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y99_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[381][7]~189                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X29_Y99_N48       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[382][7]~245                                                                                                                                                                                                                                                                                                                             ; LABCELL_X45_Y99_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[383][7]~253                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X36_Y98_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[384][7]~2                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y105_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[385][7]~10                                                                                                                                                                                                                                                                                                                              ; LABCELL_X44_Y102_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[386][7]~66                                                                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y105_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[387][7]~74                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X53_Y108_N18      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[388][7]~34                                                                                                                                                                                                                                                                                                                              ; LABCELL_X24_Y99_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[389][7]~42                                                                                                                                                                                                                                                                                                                              ; LABCELL_X44_Y104_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[38][7]~284                                                                                                                                                                                                                                                                                                                              ; LABCELL_X56_Y102_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[390][7]~98                                                                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y104_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[391][7]~106                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X41_Y108_N33      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[392][7]~6                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y103_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[393][7]~14                                                                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y97_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[394][7]~70                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X53_Y108_N6       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[395][7]~78                                                                                                                                                                                                                                                                                                                              ; LABCELL_X38_Y106_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[396][7]~38                                                                                                                                                                                                                                                                                                                              ; LABCELL_X34_Y98_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[397][7]~46                                                                                                                                                                                                                                                                                                                              ; LABCELL_X48_Y98_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[398][7]~102                                                                                                                                                                                                                                                                                                                             ; LABCELL_X28_Y105_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[399][7]~110                                                                                                                                                                                                                                                                                                                             ; LABCELL_X34_Y107_N6        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[39][7]~286                                                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y107_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[3][7]~266                                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y108_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[400][7]~130                                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y108_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[401][7]~138                                                                                                                                                                                                                                                                                                                             ; LABCELL_X39_Y109_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[402][7]~194                                                                                                                                                                                                                                                                                                                             ; LABCELL_X47_Y107_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[403][7]~202                                                                                                                                                                                                                                                                                                                             ; LABCELL_X39_Y109_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[404][7]~162                                                                                                                                                                                                                                                                                                                             ; LABCELL_X24_Y100_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[405][7]~170                                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y102_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[406][7]~198                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X29_Y108_N54      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[407][7]~206                                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y108_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[408][7]~134                                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y103_N6        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[409][7]~142                                                                                                                                                                                                                                                                                                                             ; LABCELL_X26_Y97_N9         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[40][7]~273                                                                                                                                                                                                                                                                                                                              ; LABCELL_X59_Y105_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[410][7]~226                                                                                                                                                                                                                                                                                                                             ; LABCELL_X47_Y105_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[411][7]~234                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X53_Y105_N18      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[412][7]~166                                                                                                                                                                                                                                                                                                                             ; LABCELL_X26_Y100_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[413][7]~174                                                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y102_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[414][7]~230                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X36_Y105_N33      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[415][7]~238                                                                                                                                                                                                                                                                                                                             ; LABCELL_X28_Y108_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[416][7]~18                                                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y103_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[417][7]~26                                                                                                                                                                                                                                                                                                                              ; LABCELL_X34_Y102_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[418][7]~82                                                                                                                                                                                                                                                                                                                              ; LABCELL_X51_Y105_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[419][7]~90                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X53_Y107_N54      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[41][7]~275                                                                                                                                                                                                                                                                                                                              ; LABCELL_X59_Y104_N27       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[420][7]~50                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X29_Y102_N54      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[421][7]~58                                                                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y102_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[422][7]~114                                                                                                                                                                                                                                                                                                                             ; LABCELL_X47_Y101_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[423][7]~122                                                                                                                                                                                                                                                                                                                             ; LABCELL_X44_Y101_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[424][7]~22                                                                                                                                                                                                                                                                                                                              ; LABCELL_X32_Y95_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[425][7]~30                                                                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y99_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[426][7]~86                                                                                                                                                                                                                                                                                                                              ; LABCELL_X39_Y102_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[427][7]~94                                                                                                                                                                                                                                                                                                                              ; LABCELL_X43_Y103_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[428][7]~54                                                                                                                                                                                                                                                                                                                              ; LABCELL_X34_Y96_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[429][7]~62                                                                                                                                                                                                                                                                                                                              ; LABCELL_X47_Y97_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[42][7]~281                                                                                                                                                                                                                                                                                                                              ; LABCELL_X66_Y105_N57       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[430][7]~118                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X53_Y99_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[431][7]~126                                                                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y100_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[432][7]~146                                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y109_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[433][7]~154                                                                                                                                                                                                                                                                                                                             ; LABCELL_X38_Y108_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[434][7]~210                                                                                                                                                                                                                                                                                                                             ; LABCELL_X43_Y106_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[435][7]~218                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X46_Y107_N12      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[436][7]~178                                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y97_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[437][7]~186                                                                                                                                                                                                                                                                                                                             ; LABCELL_X28_Y96_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[438][7]~214                                                                                                                                                                                                                                                                                                                             ; LABCELL_X31_Y100_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[439][7]~222                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X29_Y96_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[43][7]~283                                                                                                                                                                                                                                                                                                                              ; LABCELL_X66_Y104_N36       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[440][7]~150                                                                                                                                                                                                                                                                                                                             ; LABCELL_X31_Y103_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[441][7]~158                                                                                                                                                                                                                                                                                                                             ; LABCELL_X39_Y101_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[442][7]~242                                                                                                                                                                                                                                                                                                                             ; LABCELL_X45_Y97_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[443][7]~250                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X46_Y102_N48      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[444][7]~182                                                                                                                                                                                                                                                                                                                             ; LABCELL_X28_Y98_N39        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[445][7]~190                                                                                                                                                                                                                                                                                                                             ; LABCELL_X35_Y99_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[446][7]~246                                                                                                                                                                                                                                                                                                                             ; LABCELL_X43_Y99_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[447][7]~254                                                                                                                                                                                                                                                                                                                             ; LABCELL_X32_Y96_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[448][7]~3                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y105_N51       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[449][7]~11                                                                                                                                                                                                                                                                                                                              ; LABCELL_X38_Y103_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[44][7]~277                                                                                                                                                                                                                                                                                                                              ; LABCELL_X58_Y101_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[450][7]~67                                                                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y105_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[451][7]~75                                                                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y106_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[452][7]~35                                                                                                                                                                                                                                                                                                                              ; LABCELL_X24_Y98_N24        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[453][7]~43                                                                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y104_N9        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[454][7]~99                                                                                                                                                                                                                                                                                                                              ; LABCELL_X30_Y104_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[455][7]~107                                                                                                                                                                                                                                                                                                                             ; LABCELL_X34_Y106_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[456][7]~7                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y102_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[457][7]~15                                                                                                                                                                                                                                                                                                                              ; LABCELL_X38_Y97_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[458][7]~71                                                                                                                                                                                                                                                                                                                              ; LABCELL_X43_Y108_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[459][7]~79                                                                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y108_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[45][7]~279                                                                                                                                                                                                                                                                                                                              ; LABCELL_X59_Y103_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[460][7]~39                                                                                                                                                                                                                                                                                                                              ; LABCELL_X32_Y98_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[461][7]~47                                                                                                                                                                                                                                                                                                                              ; LABCELL_X43_Y98_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[462][7]~103                                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y106_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[463][7]~111                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X36_Y107_N12      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[464][7]~131                                                                                                                                                                                                                                                                                                                             ; LABCELL_X32_Y108_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[465][7]~139                                                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y109_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[466][7]~195                                                                                                                                                                                                                                                                                                                             ; LABCELL_X47_Y106_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[467][7]~203                                                                                                                                                                                                                                                                                                                             ; LABCELL_X38_Y109_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[468][7]~163                                                                                                                                                                                                                                                                                                                             ; LABCELL_X28_Y100_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[469][7]~171                                                                                                                                                                                                                                                                                                                             ; LABCELL_X28_Y102_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[46][7]~285                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X63_Y101_N21      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[470][7]~199                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X29_Y106_N21      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[471][7]~207                                                                                                                                                                                                                                                                                                                             ; LABCELL_X26_Y106_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[472][7]~135                                                                                                                                                                                                                                                                                                                             ; LABCELL_X28_Y103_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[473][7]~143                                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y101_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[474][7]~227                                                                                                                                                                                                                                                                                                                             ; LABCELL_X48_Y103_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[475][7]~235                                                                                                                                                                                                                                                                                                                             ; LABCELL_X51_Y104_N51       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[476][7]~167                                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y100_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[477][7]~175                                                                                                                                                                                                                                                                                                                             ; LABCELL_X34_Y101_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[478][7]~231                                                                                                                                                                                                                                                                                                                             ; LABCELL_X32_Y105_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[479][7]~239                                                                                                                                                                                                                                                                                                                             ; LABCELL_X28_Y109_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[47][7]~287                                                                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y103_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[480][7]~19                                                                                                                                                                                                                                                                                                                              ; LABCELL_X32_Y103_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[481][7]~27                                                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y102_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[482][7]~83                                                                                                                                                                                                                                                                                                                              ; LABCELL_X47_Y104_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[483][7]~91                                                                                                                                                                                                                                                                                                                              ; LABCELL_X50_Y107_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[484][7]~51                                                                                                                                                                                                                                                                                                                              ; LABCELL_X32_Y100_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[485][7]~59                                                                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y100_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[486][7]~115                                                                                                                                                                                                                                                                                                                             ; LABCELL_X43_Y101_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[487][7]~123                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X46_Y100_N18      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[488][7]~23                                                                                                                                                                                                                                                                                                                              ; LABCELL_X32_Y95_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[489][7]~31                                                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y99_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[48][7]~304                                                                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y105_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[490][7]~87                                                                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y100_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[491][7]~95                                                                                                                                                                                                                                                                                                                              ; LABCELL_X44_Y103_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[492][7]~55                                                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y96_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[493][7]~63                                                                                                                                                                                                                                                                                                                              ; LABCELL_X47_Y98_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[494][7]~119                                                                                                                                                                                                                                                                                                                             ; LABCELL_X51_Y99_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[495][7]~127                                                                                                                                                                                                                                                                                                                             ; LABCELL_X47_Y100_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[496][7]~147                                                                                                                                                                                                                                                                                                                             ; LABCELL_X34_Y107_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[497][7]~155                                                                                                                                                                                                                                                                                                                             ; LABCELL_X39_Y107_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[498][7]~211                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X36_Y106_N6       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[499][7]~219                                                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y106_N30       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[49][7]~306                                                                                                                                                                                                                                                                                                                              ; LABCELL_X56_Y107_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[4][7]~260                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y106_N12       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[500][7]~179                                                                                                                                                                                                                                                                                                                             ; LABCELL_X28_Y97_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[501][7]~187                                                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y97_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[502][7]~215                                                                                                                                                                                                                                                                                                                             ; LABCELL_X37_Y100_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[503][7]~223                                                                                                                                                                                                                                                                                                                             ; LABCELL_X39_Y96_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[504][7]~151                                                                                                                                                                                                                                                                                                                             ; LABCELL_X34_Y99_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[505][7]~159                                                                                                                                                                                                                                                                                                                             ; LABCELL_X38_Y101_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[506][7]~243                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X53_Y98_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[507][7]~251                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X41_Y102_N15      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[508][7]~183                                                                                                                                                                                                                                                                                                                             ; LABCELL_X27_Y99_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[509][7]~191                                                                                                                                                                                                                                                                                                                             ; LABCELL_X31_Y99_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[50][7]~305                                                                                                                                                                                                                                                                                                                              ; LABCELL_X58_Y106_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[510][7]~247                                                                                                                                                                                                                                                                                                                             ; LABCELL_X39_Y99_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[511][7]~255                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X36_Y95_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[51][7]~307                                                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y106_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[52][7]~308                                                                                                                                                                                                                                                                                                                              ; LABCELL_X54_Y106_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[53][7]~310                                                                                                                                                                                                                                                                                                                              ; LABCELL_X58_Y105_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[54][7]~309                                                                                                                                                                                                                                                                                                                              ; LABCELL_X56_Y106_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[55][7]~311                                                                                                                                                                                                                                                                                                                              ; LABCELL_X59_Y107_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[56][7]~312                                                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y105_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[57][7]~314                                                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y103_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[58][7]~313                                                                                                                                                                                                                                                                                                                              ; LABCELL_X66_Y104_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[59][7]~315                                                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y104_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[5][7]~262                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y106_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[60][7]~316                                                                                                                                                                                                                                                                                                                              ; LABCELL_X66_Y105_N45       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[61][7]~318                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X55_Y103_N51      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[62][7]~317                                                                                                                                                                                                                                                                                                                              ; LABCELL_X62_Y104_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[63][7]~319                                                                                                                                                                                                                                                                                                                              ; LABCELL_X61_Y104_N51       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[64][7]~320                                                                                                                                                                                                                                                                                                                              ; LABCELL_X34_Y92_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[65][7]~336                                                                                                                                                                                                                                                                                                                              ; LABCELL_X32_Y92_N0         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[66][7]~322                                                                                                                                                                                                                                                                                                                              ; LABCELL_X44_Y95_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[67][7]~338                                                                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y90_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[68][7]~321                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X29_Y91_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[69][7]~337                                                                                                                                                                                                                                                                                                                              ; LABCELL_X44_Y90_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[6][7]~268                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y106_N3        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[70][7]~323                                                                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y90_N21        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[71][7]~339                                                                                                                                                                                                                                                                                                                              ; LABCELL_X39_Y90_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[72][7]~352                                                                                                                                                                                                                                                                                                                              ; LABCELL_X43_Y94_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[73][7]~368                                                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y94_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[74][7]~354                                                                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y95_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[75][7]~372                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X46_Y94_N33       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[76][7]~353                                                                                                                                                                                                                                                                                                                              ; LABCELL_X39_Y93_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[77][7]~369                                                                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y91_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[78][7]~355                                                                                                                                                                                                                                                                                                                              ; LABCELL_X38_Y92_N51        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[79][7]~373                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X46_Y92_N21       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[7][7]~270                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X63_Y108_N21      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[80][7]~324                                                                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y93_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[81][7]~340                                                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y95_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[82][7]~326                                                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y91_N12        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[83][7]~342                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X46_Y95_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[84][7]~325                                                                                                                                                                                                                                                                                                                              ; LABCELL_X39_Y91_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[85][7]~341                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X41_Y94_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[86][7]~327                                                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y91_N6         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[87][7]~343                                                                                                                                                                                                                                                                                                                              ; LABCELL_X43_Y95_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[88][7]~356                                                                                                                                                                                                                                                                                                                              ; LABCELL_X39_Y95_N33        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[89][7]~370                                                                                                                                                                                                                                                                                                                              ; LABCELL_X32_Y94_N54        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[8][7]~257                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X63_Y105_N27      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[90][7]~358                                                                                                                                                                                                                                                                                                                              ; LABCELL_X44_Y91_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[91][7]~374                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X46_Y93_N54       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[92][7]~357                                                                                                                                                                                                                                                                                                                              ; LABCELL_X35_Y94_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[93][7]~371                                                                                                                                                                                                                                                                                                                              ; LABCELL_X34_Y94_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[94][7]~359                                                                                                                                                                                                                                                                                                                              ; LABCELL_X44_Y94_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[95][7]~375                                                                                                                                                                                                                                                                                                                              ; LABCELL_X45_Y94_N36        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[96][7]~328                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X41_Y89_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[97][7]~344                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X36_Y92_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[98][7]~330                                                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y95_N18        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[99][7]~346                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X36_Y91_N18       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|temp[9][7]~259                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y103_N27       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|tx_done~1                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X58_Y97_N12        ; 62      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; cmdfifo:inst6|wr_ptr_length[1]~0                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X68_Y92_N24       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|always4~0                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y72_N51        ; 38      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|counter:c1|always0~0                                                                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y71_N57        ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|counter:c1|cnt[9]~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X35_Y72_N0         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|fifo:f1|always0~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X38_Y80_N48        ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|fifo:f1|always1~0                                                                                                                                                                                                                                                                                                                         ; LABCELL_X38_Y80_N12        ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|fifo:f1|buffer~23                                                                                                                                                                                                                                                                                                                         ; LABCELL_X38_Y80_N57        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cmdstatus:inst11|fifo:f1|comb~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X38_Y80_N39        ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fifo:inst30|always0~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X50_Y66_N12        ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo:inst30|always1~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X50_Y65_N15        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo:inst30|buffer~25                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X50_Y66_N9         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst29~0                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X71_Y63_N36        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst31~0                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X44_Y67_N57        ; 4728    ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; reply:inst16|counter:eng_cnt|always0~0                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X53_Y67_N33       ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reply:inst16|counter:eng_cnt|cnt[0]~0                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X53_Y67_N57       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reply:inst16|counter:overtime_cnt|always0~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y68_N57        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reply:inst16|counter:waitreply_cnt|always0~0                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y67_N57        ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rx_stop:inst21|counter:c10|pulse                                                                                                                                                                                                                                                                                                                           ; FF_X13_Y17_N20             ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_stop:inst21|data_30bits[0]~0                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X13_Y17_N6        ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_stop:inst21|valid                                                                                                                                                                                                                                                                                                                                       ; FF_X13_Y17_N29             ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X7_Y2_N8                ; 26      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~4                      ; LABCELL_X2_Y3_N24          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X2_Y2_N12          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; LABCELL_X1_Y1_N27          ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                             ; FF_X8_Y2_N38               ; 615     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                             ; FF_X8_Y2_N26               ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~1                             ; LABCELL_X7_Y2_N0           ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~0                             ; LABCELL_X2_Y2_N30          ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1              ; LABCELL_X7_Y2_N21          ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2      ; LABCELL_X1_Y1_N39          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X7_Y2_N9           ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y1_N17               ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X1_Y1_N14               ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X2_Y2_N41               ; 57      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X1_Y1_N9           ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X1_Y1_N50               ; 57      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; MLABCELL_X3_Y3_N6          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                      ; LABCELL_X10_Y1_N24         ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                      ; LABCELL_X10_Y1_N27         ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                       ; FF_X6_Y2_N11               ; 29      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o84:auto_generated|decode_5la:decode2|eq_node[0]                                                                                                                                   ; LABCELL_X21_Y2_N0          ; 304     ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o84:auto_generated|decode_5la:decode2|eq_node[1]                                                                                                                                   ; LABCELL_X21_Y2_N48         ; 304     ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                          ; LABCELL_X7_Y3_N0           ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                   ; MLABCELL_X13_Y3_N12        ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                    ; MLABCELL_X8_Y2_N12         ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                    ; LABCELL_X7_Y3_N3           ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                      ; FF_X4_Y2_N56               ; 1421    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                            ; MLABCELL_X6_Y1_N54         ; 29      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]~1                                                                                                                                                                                              ; LABCELL_X7_Y3_N18          ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]~1                                                                                                                                                                                        ; MLABCELL_X6_Y3_N27         ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                 ; MLABCELL_X8_Y3_N12         ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                  ; MLABCELL_X8_Y3_N54         ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                 ; MLABCELL_X8_Y3_N48         ; 44      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                      ; MLABCELL_X6_Y2_N51         ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                            ; LABCELL_X7_Y3_N9           ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_0bi:auto_generated|cout_actual                                                                 ; LABCELL_X14_Y6_N24         ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_69i:auto_generated|cout_actual                                                                                ; MLABCELL_X6_Y2_N54         ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                   ; LABCELL_X7_Y3_N48          ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                             ; LABCELL_X7_Y3_N15          ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                ; LABCELL_X14_Y6_N33         ; 304     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                  ; LABCELL_X14_Y6_N54         ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                         ; LABCELL_X7_Y3_N6           ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                      ; LABCELL_X7_Y3_N12          ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                         ; MLABCELL_X6_Y2_N0          ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~5                                                                                                                                                                                                             ; MLABCELL_X3_Y3_N42         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~1                                                                                                                                                                                                        ; MLABCELL_X3_Y3_N45         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                          ; LABCELL_X7_Y3_N42          ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[21]~0                                                                                                                                                                                                                          ; LABCELL_X7_Y3_N36          ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                         ; LABCELL_X7_Y3_N57          ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                     ; LABCELL_X7_Y3_N54          ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                              ; MLABCELL_X6_Y2_N18         ; 987     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; timingctrl:inst9|counter:c1|always0~0                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X46_Y70_N51       ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; timingctrl:inst9|counter:c1|cnt[10]~0                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X46_Y68_N57       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; timingctrl:inst9|counter:c2|always0~0                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X46_Y70_N45       ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; timingctrl:inst9|counter:c2|cnt[2]~0                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X46_Y70_N57       ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                 ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|fboutclk_wire[0]           ; FRACTIONALPLL_X0_Y1_N0     ; 1       ; Global Clock         ; --               ; --                        ;
; PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|outclk_wire[0]             ; PLLOUTPUTCOUNTER_X0_Y4_N1  ; 8904    ; Global Clock         ; GCLK3            ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y22_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y27_N1 ; 92      ; Global Clock         ; GCLK2            ; --                        ;
; PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[1]   ; PLLOUTPUTCOUNTER_X0_Y28_N1 ; 316     ; Global Clock         ; GCLK7            ; --                        ;
; inst31~0                                                                             ; LABCELL_X44_Y67_N57        ; 4728    ; Global Clock         ; GCLK0            ; --                        ;
+--------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                   ; 2205    ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                          ; 1421    ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                  ; 987     ;
; cmdfifo:inst6|wr_ptr_length[3]                                                                                                                                                                                                                                                                                                 ; 641     ;
; cmdfifo:inst6|wr_ptr_length[2]                                                                                                                                                                                                                                                                                                 ; 641     ;
; cmdfifo:inst6|wr_ptr_length[1]                                                                                                                                                                                                                                                                                                 ; 641     ;
; cmdfifo:inst6|wr_ptr_length[0]                                                                                                                                                                                                                                                                                                 ; 641     ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4] ; 615     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][15]                                                                                                                                                                                        ; 610     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][16]                                                                                                                                                                                        ; 610     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][17]                                                                                                                                                                                        ; 610     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][18]                                                                                                                                                                                        ; 610     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][19]                                                                                                                                                                                        ; 610     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][20]                                                                                                                                                                                        ; 610     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][21]                                                                                                                                                                                        ; 610     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][22]                                                                                                                                                                                        ; 610     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][23]                                                                                                                                                                                        ; 610     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][24]                                                                                                                                                                                        ; 610     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][25]                                                                                                                                                                                        ; 610     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][26]                                                                                                                                                                                        ; 610     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_data_pipe_reg[1][27]                                                                                                                                                                                        ; 610     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[12]                                                      ; 609     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[11]                                                      ; 609     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[10]                                                      ; 609     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[9]                                                       ; 609     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[8]                                                       ; 609     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[7]                                                       ; 609     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[6]                                                       ; 609     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[5]                                                       ; 609     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[4]                                                       ; 609     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[3]                                                       ; 609     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[2]                                                       ; 609     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[1]                                                       ; 609     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[0]                                                       ; 609     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o84:auto_generated|decode_5la:decode2|eq_node[1]                                                                                                       ; 608     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o84:auto_generated|decode_5la:decode2|eq_node[0]                                                                                                       ; 608     ;
; cmdfifo:inst6|wr_ptr_length[7]                                                                                                                                                                                                                                                                                                 ; 529     ;
; cmdfifo:inst6|wr_ptr_length[6]                                                                                                                                                                                                                                                                                                 ; 529     ;
; cmdfifo:inst6|wr_ptr_length[5]                                                                                                                                                                                                                                                                                                 ; 529     ;
; cmdfifo:inst6|wr_ptr_length[4]                                                                                                                                                                                                                                                                                                 ; 529     ;
; cmdfifo:inst6|rd_ptr_depth_ture[7]                                                                                                                                                                                                                                                                                             ; 518     ;
; cmdfifo:inst6|rd_ptr_depth_ture[6]                                                                                                                                                                                                                                                                                             ; 515     ;
; cmdfifo:inst6|always0~1                                                                                                                                                                                                                                                                                                        ; 513     ;
; cmdfifo:inst6|rd_ptr_depth_ture[0]                                                                                                                                                                                                                                                                                             ; 504     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; CDC:inst24|dcfifo:dcfifo_component|dcfifo_5ok1:auto_generated|altsyncram_8fa1:fifo_ram|ALTSYNCRAM                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4            ; 8            ; 4            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 32      ; 4                           ; 8                           ; 4                           ; 8                           ; 32                  ; 1           ; 0     ; None ; M10K_X72_Y63_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; FIFO2Usb_Asyn:inst25|fifo:wr|altsyncram:buffer_rtl_0|altsyncram_3vo1:auto_generated|ALTSYNCRAM                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 131072       ; 8            ; 131072       ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1048576 ; 131072                      ; 8                           ; 131072                      ; 8                           ; 1048576             ; 128         ; 0     ; None ; M10K_X57_Y65_N0, M10K_X87_Y73_N0, M10K_X87_Y66_N0, M10K_X94_Y69_N0, M10K_X57_Y70_N0, M10K_X72_Y71_N0, M10K_X87_Y75_N0, M10K_X87_Y74_N0, M10K_X87_Y71_N0, M10K_X94_Y64_N0, M10K_X94_Y73_N0, M10K_X87_Y69_N0, M10K_X87_Y63_N0, M10K_X87_Y72_N0, M10K_X72_Y65_N0, M10K_X87_Y70_N0, M10K_X57_Y76_N0, M10K_X57_Y78_N0, M10K_X52_Y68_N0, M10K_X57_Y77_N0, M10K_X52_Y76_N0, M10K_X72_Y72_N0, M10K_X57_Y74_N0, M10K_X57_Y68_N0, M10K_X52_Y72_N0, M10K_X57_Y71_N0, M10K_X72_Y78_N0, M10K_X52_Y70_N0, M10K_X52_Y78_N0, M10K_X72_Y76_N0, M10K_X57_Y72_N0, M10K_X72_Y68_N0, M10K_X103_Y64_N0, M10K_X94_Y76_N0, M10K_X87_Y67_N0, M10K_X87_Y68_N0, M10K_X87_Y85_N0, M10K_X72_Y85_N0, M10K_X94_Y70_N0, M10K_X103_Y84_N0, M10K_X87_Y65_N0, M10K_X72_Y84_N0, M10K_X87_Y84_N0, M10K_X87_Y83_N0, M10K_X87_Y78_N0, M10K_X87_Y76_N0, M10K_X103_Y74_N0, M10K_X103_Y70_N0, M10K_X87_Y64_N0, M10K_X118_Y71_N0, M10K_X118_Y69_N0, M10K_X103_Y63_N0, M10K_X118_Y73_N0, M10K_X103_Y71_N0, M10K_X103_Y65_N0, M10K_X103_Y68_N0, M10K_X118_Y74_N0, M10K_X103_Y72_N0, M10K_X94_Y74_N0, M10K_X103_Y66_N0, M10K_X94_Y68_N0, M10K_X103_Y75_N0, M10K_X94_Y72_N0, M10K_X103_Y69_N0, M10K_X118_Y80_N0, M10K_X72_Y75_N0, M10K_X118_Y77_N0, M10K_X94_Y63_N0, M10K_X118_Y79_N0, M10K_X118_Y78_N0, M10K_X103_Y82_N0, M10K_X103_Y78_N0, M10K_X118_Y75_N0, M10K_X72_Y64_N0, M10K_X103_Y83_N0, M10K_X72_Y83_N0, M10K_X87_Y79_N0, M10K_X103_Y81_N0, M10K_X87_Y77_N0, M10K_X94_Y66_N0, M10K_X87_Y80_N0, M10K_X72_Y77_N0, M10K_X52_Y75_N0, M10K_X72_Y80_N0, M10K_X57_Y73_N0, M10K_X94_Y71_N0, M10K_X52_Y79_N0, M10K_X72_Y81_N0, M10K_X52_Y69_N0, M10K_X57_Y82_N0, M10K_X72_Y82_N0, M10K_X52_Y71_N0, M10K_X52_Y73_N0, M10K_X72_Y73_N0, M10K_X57_Y67_N0, M10K_X72_Y69_N0, M10K_X57_Y75_N0, M10K_X52_Y77_N0, M10K_X72_Y67_N0, M10K_X72_Y66_N0, M10K_X94_Y67_N0, M10K_X103_Y80_N0, M10K_X57_Y79_N0, M10K_X72_Y74_N0, M10K_X52_Y67_N0, M10K_X52_Y65_N0, M10K_X103_Y73_N0, M10K_X57_Y81_N0, M10K_X72_Y70_N0, M10K_X57_Y80_N0, M10K_X57_Y66_N0, M10K_X57_Y69_N0, M10K_X94_Y80_N0, M10K_X103_Y67_N0, M10K_X94_Y75_N0, M10K_X103_Y79_N0, M10K_X103_Y76_N0, M10K_X94_Y81_N0, M10K_X87_Y82_N0, M10K_X94_Y79_N0, M10K_X94_Y77_N0, M10K_X94_Y82_N0, M10K_X94_Y83_N0, M10K_X94_Y78_N0, M10K_X72_Y79_N0, M10K_X103_Y77_N0, M10K_X87_Y81_N0, M10K_X94_Y65_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; cmdfifo:inst6|altsyncram:buffer_rtl_0|altsyncram_ick1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 131072       ; 8            ; 131072       ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1048576 ; 131072                      ; 8                           ; 131072                      ; 8                           ; 1048576             ; 128         ; 0     ; None ; M10K_X103_Y107_N0, M10K_X72_Y101_N0, M10K_X94_Y93_N0, M10K_X87_Y98_N0, M10K_X72_Y107_N0, M10K_X72_Y99_N0, M10K_X94_Y90_N0, M10K_X103_Y93_N0, M10K_X94_Y106_N0, M10K_X94_Y110_N0, M10K_X94_Y98_N0, M10K_X57_Y110_N0, M10K_X94_Y95_N0, M10K_X87_Y110_N0, M10K_X103_Y99_N0, M10K_X87_Y107_N0, M10K_X52_Y107_N0, M10K_X87_Y101_N0, M10K_X94_Y102_N0, M10K_X40_Y101_N0, M10K_X103_Y106_N0, M10K_X94_Y89_N0, M10K_X40_Y99_N0, M10K_X94_Y100_N0, M10K_X94_Y103_N0, M10K_X94_Y91_N0, M10K_X57_Y103_N0, M10K_X103_Y105_N0, M10K_X52_Y105_N0, M10K_X57_Y97_N0, M10K_X52_Y108_N0, M10K_X87_Y108_N0, M10K_X103_Y96_N0, M10K_X103_Y103_N0, M10K_X87_Y92_N0, M10K_X87_Y105_N0, M10K_X94_Y107_N0, M10K_X103_Y95_N0, M10K_X94_Y88_N0, M10K_X94_Y109_N0, M10K_X94_Y96_N0, M10K_X94_Y92_N0, M10K_X94_Y99_N0, M10K_X57_Y107_N0, M10K_X103_Y94_N0, M10K_X94_Y97_N0, M10K_X57_Y105_N0, M10K_X94_Y108_N0, M10K_X52_Y97_N0, M10K_X72_Y96_N0, M10K_X72_Y93_N0, M10K_X52_Y100_N0, M10K_X87_Y102_N0, M10K_X87_Y88_N0, M10K_X57_Y98_N0, M10K_X52_Y102_N0, M10K_X72_Y92_N0, M10K_X72_Y88_N0, M10K_X87_Y94_N0, M10K_X57_Y92_N0, M10K_X57_Y96_N0, M10K_X57_Y91_N0, M10K_X57_Y89_N0, M10K_X52_Y89_N0, M10K_X72_Y102_N0, M10K_X87_Y97_N0, M10K_X87_Y100_N0, M10K_X57_Y104_N0, M10K_X72_Y100_N0, M10K_X40_Y93_N0, M10K_X87_Y95_N0, M10K_X72_Y104_N0, M10K_X52_Y90_N0, M10K_X40_Y92_N0, M10K_X40_Y96_N0, M10K_X52_Y88_N0, M10K_X40_Y97_N0, M10K_X72_Y89_N0, M10K_X87_Y103_N0, M10K_X57_Y101_N0, M10K_X57_Y108_N0, M10K_X94_Y105_N0, M10K_X57_Y106_N0, M10K_X94_Y101_N0, M10K_X87_Y106_N0, M10K_X57_Y99_N0, M10K_X87_Y109_N0, M10K_X72_Y103_N0, M10K_X87_Y93_N0, M10K_X57_Y88_N0, M10K_X72_Y98_N0, M10K_X57_Y95_N0, M10K_X72_Y105_N0, M10K_X57_Y109_N0, M10K_X57_Y100_N0, M10K_X72_Y106_N0, M10K_X103_Y101_N0, M10K_X103_Y100_N0, M10K_X94_Y104_N0, M10K_X87_Y96_N0, M10K_X94_Y94_N0, M10K_X87_Y99_N0, M10K_X87_Y87_N0, M10K_X57_Y102_N0, M10K_X87_Y90_N0, M10K_X87_Y104_N0, M10K_X52_Y103_N0, M10K_X52_Y98_N0, M10K_X103_Y97_N0, M10K_X52_Y99_N0, M10K_X72_Y97_N0, M10K_X52_Y104_N0, M10K_X52_Y96_N0, M10K_X72_Y95_N0, M10K_X52_Y91_N0, M10K_X52_Y95_N0, M10K_X72_Y94_N0, M10K_X52_Y93_N0, M10K_X57_Y90_N0, M10K_X87_Y89_N0, M10K_X72_Y91_N0, M10K_X57_Y87_N0, M10K_X52_Y94_N0, M10K_X57_Y93_N0, M10K_X57_Y94_N0, M10K_X87_Y91_N0, M10K_X72_Y87_N0, M10K_X72_Y90_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; cmdstatus:inst11|fifo:f1|altsyncram:buffer_rtl_0|altsyncram_1jo1:auto_generated|ALTSYNCRAM                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0     ; None ; M10K_X40_Y80_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; fifo:inst30|altsyncram:buffer_rtl_0|altsyncram_7oo1:auto_generated|ALTSYNCRAM                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192    ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None ; M10K_X52_Y66_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o84:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 304          ; 16384        ; 304          ; yes                    ; no                      ; yes                    ; no                      ; 4980736 ; 16384                       ; 304                         ; 16384                       ; 304                         ; 4980736             ; 608         ; 0     ; None ; M10K_X12_Y51_N0, M10K_X12_Y57_N0, M10K_X87_Y35_N0, M10K_X40_Y35_N0, M10K_X40_Y17_N0, M10K_X40_Y19_N0, M10K_X5_Y81_N0, M10K_X12_Y73_N0, M10K_X57_Y58_N0, M10K_X72_Y53_N0, M10K_X12_Y59_N0, M10K_X25_Y59_N0, M10K_X87_Y25_N0, M10K_X94_Y25_N0, M10K_X25_Y27_N0, M10K_X40_Y27_N0, M10K_X103_Y25_N0, M10K_X118_Y22_N0, M10K_X103_Y31_N0, M10K_X118_Y23_N0, M10K_X57_Y8_N0, M10K_X52_Y8_N0, M10K_X103_Y3_N0, M10K_X94_Y5_N0, M10K_X40_Y46_N0, M10K_X40_Y47_N0, M10K_X103_Y33_N0, M10K_X103_Y29_N0, M10K_X57_Y31_N0, M10K_X57_Y25_N0, M10K_X52_Y29_N0, M10K_X52_Y30_N0, M10K_X87_Y27_N0, M10K_X52_Y27_N0, M10K_X25_Y43_N0, M10K_X25_Y51_N0, M10K_X72_Y42_N0, M10K_X72_Y43_N0, M10K_X57_Y41_N0, M10K_X57_Y43_N0, M10K_X25_Y45_N0, M10K_X25_Y44_N0, M10K_X72_Y45_N0, M10K_X72_Y47_N0, M10K_X72_Y49_N0, M10K_X87_Y46_N0, M10K_X72_Y29_N0, M10K_X57_Y29_N0, M10K_X103_Y9_N0, M10K_X118_Y10_N0, M10K_X25_Y31_N0, M10K_X25_Y34_N0, M10K_X87_Y29_N0, M10K_X87_Y26_N0, M10K_X72_Y34_N0, M10K_X94_Y33_N0, M10K_X87_Y1_N0, M10K_X72_Y2_N0, M10K_X118_Y5_N0, M10K_X118_Y4_N0, M10K_X72_Y12_N0, M10K_X72_Y10_N0, M10K_X94_Y1_N0, M10K_X72_Y3_N0, M10K_X118_Y6_N0, M10K_X118_Y14_N0, M10K_X87_Y22_N0, M10K_X87_Y21_N0, M10K_X87_Y2_N0, M10K_X87_Y4_N0, M10K_X12_Y78_N0, M10K_X40_Y72_N0, M10K_X40_Y5_N0, M10K_X40_Y6_N0, M10K_X12_Y36_N0, M10K_X25_Y36_N0, M10K_X118_Y8_N0, M10K_X118_Y9_N0, M10K_X25_Y62_N0, M10K_X12_Y62_N0, M10K_X12_Y4_N0, M10K_X12_Y3_N0, M10K_X57_Y7_N0, M10K_X57_Y9_N0, M10K_X40_Y22_N0, M10K_X52_Y22_N0, M10K_X40_Y37_N0, M10K_X87_Y44_N0, M10K_X12_Y80_N0, M10K_X12_Y74_N0, M10K_X25_Y73_N0, M10K_X40_Y73_N0, M10K_X72_Y37_N0, M10K_X57_Y37_N0, M10K_X57_Y30_N0, M10K_X52_Y31_N0, M10K_X40_Y28_N0, M10K_X12_Y28_N0, M10K_X118_Y17_N0, M10K_X118_Y16_N0, M10K_X12_Y68_N0, M10K_X25_Y68_N0, M10K_X52_Y62_N0, M10K_X40_Y62_N0, M10K_X25_Y79_N0, M10K_X12_Y76_N0, M10K_X12_Y58_N0, M10K_X5_Y58_N0, M10K_X5_Y54_N0, M10K_X5_Y56_N0, M10K_X5_Y48_N0, M10K_X5_Y47_N0, M10K_X87_Y43_N0, M10K_X87_Y42_N0, M10K_X103_Y34_N0, M10K_X94_Y38_N0, M10K_X94_Y36_N0, M10K_X94_Y34_N0, M10K_X12_Y30_N0, M10K_X25_Y32_N0, M10K_X12_Y71_N0, M10K_X12_Y70_N0, M10K_X5_Y8_N0, M10K_X12_Y9_N0, M10K_X12_Y26_N0, M10K_X12_Y25_N0, M10K_X12_Y47_N0, M10K_X12_Y48_N0, M10K_X40_Y75_N0, M10K_X25_Y75_N0, M10K_X72_Y39_N0, M10K_X94_Y39_N0, M10K_X40_Y42_N0, M10K_X40_Y43_N0, M10K_X52_Y64_N0, M10K_X25_Y65_N0, M10K_X40_Y58_N0, M10K_X25_Y58_N0, M10K_X12_Y6_N0, M10K_X12_Y5_N0, M10K_X52_Y1_N0, M10K_X72_Y1_N0, M10K_X5_Y19_N0, M10K_X12_Y19_N0, M10K_X40_Y16_N0, M10K_X57_Y12_N0, M10K_X52_Y38_N0, M10K_X40_Y38_N0, M10K_X25_Y60_N0, M10K_X52_Y60_N0, M10K_X40_Y36_N0, M10K_X72_Y35_N0, M10K_X25_Y48_N0, M10K_X25_Y47_N0, M10K_X25_Y30_N0, M10K_X40_Y30_N0, M10K_X25_Y7_N0, M10K_X25_Y8_N0, M10K_X57_Y36_N0, M10K_X52_Y35_N0, M10K_X12_Y2_N0, M10K_X12_Y1_N0, M10K_X12_Y46_N0, M10K_X25_Y46_N0, M10K_X12_Y81_N0, M10K_X12_Y75_N0, M10K_X103_Y27_N0, M10K_X94_Y27_N0, M10K_X12_Y18_N0, M10K_X12_Y20_N0, M10K_X25_Y81_N0, M10K_X40_Y74_N0, M10K_X40_Y20_N0, M10K_X40_Y26_N0, M10K_X5_Y12_N0, M10K_X12_Y12_N0, M10K_X103_Y12_N0, M10K_X94_Y12_N0, M10K_X72_Y48_N0, M10K_X40_Y61_N0, M10K_X40_Y12_N0, M10K_X25_Y12_N0, M10K_X12_Y8_N0, M10K_X12_Y7_N0, M10K_X5_Y9_N0, M10K_X5_Y7_N0, M10K_X5_Y41_N0, M10K_X5_Y39_N0, M10K_X5_Y63_N0, M10K_X12_Y63_N0, M10K_X25_Y25_N0, M10K_X25_Y26_N0, M10K_X52_Y15_N0, M10K_X52_Y17_N0, M10K_X5_Y1_N0, M10K_X5_Y2_N0, M10K_X72_Y13_N0, M10K_X72_Y4_N0, M10K_X40_Y69_N0, M10K_X12_Y69_N0, M10K_X25_Y80_N0, M10K_X25_Y56_N0, M10K_X94_Y2_N0, M10K_X103_Y2_N0, M10K_X94_Y9_N0, M10K_X94_Y8_N0, M10K_X72_Y15_N0, M10K_X87_Y5_N0, M10K_X52_Y10_N0, M10K_X52_Y9_N0, M10K_X52_Y5_N0, M10K_X52_Y4_N0, M10K_X52_Y36_N0, M10K_X72_Y36_N0, M10K_X52_Y25_N0, M10K_X57_Y13_N0, M10K_X40_Y10_N0, M10K_X40_Y9_N0, M10K_X25_Y9_N0, M10K_X25_Y11_N0, M10K_X52_Y7_N0, M10K_X52_Y6_N0, M10K_X57_Y22_N0, M10K_X57_Y21_N0, M10K_X25_Y49_N0, M10K_X40_Y49_N0, M10K_X72_Y28_N0, M10K_X72_Y27_N0, M10K_X5_Y53_N0, M10K_X5_Y50_N0, M10K_X40_Y11_N0, M10K_X52_Y11_N0, M10K_X12_Y44_N0, M10K_X12_Y45_N0, M10K_X52_Y56_N0, M10K_X40_Y56_N0, M10K_X103_Y23_N0, M10K_X94_Y23_N0, M10K_X87_Y15_N0, M10K_X87_Y19_N0, M10K_X118_Y12_N0, M10K_X118_Y11_N0, M10K_X72_Y23_N0, M10K_X72_Y25_N0, M10K_X118_Y7_N0, M10K_X103_Y7_N0, M10K_X94_Y13_N0, M10K_X103_Y13_N0, M10K_X52_Y13_N0, M10K_X40_Y25_N0, M10K_X40_Y13_N0, M10K_X40_Y15_N0, M10K_X40_Y7_N0, M10K_X40_Y8_N0, M10K_X5_Y49_N0, M10K_X5_Y51_N0, M10K_X72_Y51_N0, M10K_X57_Y51_N0, M10K_X12_Y55_N0, M10K_X25_Y63_N0, M10K_X25_Y24_N0, M10K_X25_Y23_N0, M10K_X40_Y29_N0, M10K_X40_Y31_N0, M10K_X40_Y23_N0, M10K_X57_Y23_N0, M10K_X72_Y46_N0, M10K_X57_Y53_N0, M10K_X40_Y57_N0, M10K_X52_Y57_N0, M10K_X5_Y82_N0, M10K_X12_Y72_N0, M10K_X5_Y17_N0, M10K_X5_Y21_N0, M10K_X94_Y24_N0, M10K_X87_Y23_N0, M10K_X12_Y41_N0, M10K_X25_Y39_N0, M10K_X25_Y38_N0, M10K_X25_Y37_N0, M10K_X25_Y29_N0, M10K_X25_Y28_N0, M10K_X12_Y35_N0, M10K_X12_Y32_N0, M10K_X52_Y54_N0, M10K_X25_Y41_N0, M10K_X12_Y39_N0, M10K_X12_Y38_N0, M10K_X25_Y66_N0, M10K_X12_Y66_N0, M10K_X40_Y66_N0, M10K_X40_Y63_N0, M10K_X12_Y79_N0, M10K_X12_Y77_N0, M10K_X40_Y33_N0, M10K_X52_Y24_N0, M10K_X5_Y4_N0, M10K_X5_Y6_N0, M10K_X25_Y57_N0, M10K_X5_Y57_N0, M10K_X12_Y33_N0, M10K_X12_Y37_N0, M10K_X5_Y3_N0, M10K_X5_Y5_N0, M10K_X87_Y9_N0, M10K_X72_Y9_N0, M10K_X40_Y60_N0, M10K_X5_Y60_N0, M10K_X40_Y59_N0, M10K_X52_Y59_N0, M10K_X5_Y45_N0, M10K_X5_Y43_N0, M10K_X52_Y42_N0, M10K_X57_Y42_N0, M10K_X52_Y34_N0, M10K_X52_Y33_N0, M10K_X57_Y59_N0, M10K_X57_Y57_N0, M10K_X5_Y11_N0, M10K_X5_Y10_N0, M10K_X57_Y11_N0, M10K_X72_Y11_N0, M10K_X25_Y55_N0, M10K_X25_Y54_N0, M10K_X12_Y14_N0, M10K_X12_Y13_N0, M10K_X72_Y22_N0, M10K_X72_Y16_N0, M10K_X12_Y56_N0, M10K_X12_Y54_N0, M10K_X57_Y38_N0, M10K_X57_Y39_N0, M10K_X57_Y45_N0, M10K_X72_Y44_N0, M10K_X72_Y18_N0, M10K_X72_Y14_N0, M10K_X87_Y34_N0, M10K_X87_Y30_N0, M10K_X87_Y45_N0, M10K_X40_Y45_N0, M10K_X40_Y50_N0, M10K_X40_Y48_N0, M10K_X52_Y14_N0, M10K_X57_Y14_N0, M10K_X12_Y10_N0, M10K_X25_Y10_N0, M10K_X57_Y28_N0, M10K_X57_Y27_N0, M10K_X40_Y40_N0, M10K_X40_Y44_N0, M10K_X57_Y46_N0, M10K_X57_Y52_N0, M10K_X103_Y16_N0, M10K_X103_Y17_N0, M10K_X25_Y71_N0, M10K_X40_Y71_N0, M10K_X72_Y30_N0, M10K_X72_Y26_N0, M10K_X52_Y50_N0, M10K_X25_Y50_N0, M10K_X72_Y19_N0, M10K_X72_Y8_N0, M10K_X40_Y54_N0, M10K_X40_Y53_N0, M10K_X57_Y56_N0, M10K_X57_Y50_N0, M10K_X87_Y40_N0, M10K_X57_Y35_N0, M10K_X72_Y52_N0, M10K_X72_Y50_N0, M10K_X103_Y14_N0, M10K_X103_Y20_N0, M10K_X72_Y21_N0, M10K_X72_Y20_N0, M10K_X57_Y54_N0, M10K_X72_Y54_N0, M10K_X94_Y40_N0, M10K_X94_Y37_N0, M10K_X12_Y50_N0, M10K_X12_Y49_N0, M10K_X25_Y76_N0, M10K_X25_Y74_N0, M10K_X118_Y18_N0, M10K_X103_Y18_N0, M10K_X94_Y4_N0, M10K_X103_Y4_N0, M10K_X12_Y11_N0, M10K_X25_Y15_N0, M10K_X87_Y8_N0, M10K_X87_Y11_N0, M10K_X25_Y61_N0, M10K_X12_Y60_N0, M10K_X52_Y40_N0, M10K_X52_Y44_N0, M10K_X87_Y18_N0, M10K_X87_Y20_N0, M10K_X52_Y46_N0, M10K_X52_Y45_N0, M10K_X72_Y40_N0, M10K_X25_Y40_N0, M10K_X87_Y41_N0, M10K_X87_Y38_N0, M10K_X94_Y15_N0, M10K_X118_Y15_N0, M10K_X94_Y32_N0, M10K_X87_Y32_N0, M10K_X94_Y31_N0, M10K_X94_Y28_N0, M10K_X12_Y82_N0, M10K_X12_Y61_N0, M10K_X103_Y8_N0, M10K_X94_Y14_N0, M10K_X94_Y3_N0, M10K_X94_Y29_N0, M10K_X118_Y13_N0, M10K_X94_Y19_N0, M10K_X52_Y39_N0, M10K_X52_Y37_N0, M10K_X52_Y41_N0, M10K_X52_Y43_N0, M10K_X72_Y33_N0, M10K_X87_Y33_N0, M10K_X57_Y49_N0, M10K_X52_Y53_N0, M10K_X52_Y47_N0, M10K_X52_Y49_N0, M10K_X94_Y7_N0, M10K_X87_Y7_N0, M10K_X57_Y47_N0, M10K_X57_Y55_N0, M10K_X103_Y11_N0, M10K_X103_Y15_N0, M10K_X103_Y19_N0, M10K_X118_Y19_N0, M10K_X103_Y10_N0, M10K_X87_Y10_N0, M10K_X87_Y17_N0, M10K_X87_Y13_N0, M10K_X40_Y41_N0, M10K_X40_Y39_N0, M10K_X72_Y38_N0, M10K_X72_Y41_N0, M10K_X57_Y48_N0, M10K_X52_Y48_N0, M10K_X103_Y1_N0, M10K_X118_Y1_N0, M10K_X118_Y3_N0, M10K_X118_Y2_N0, M10K_X25_Y4_N0, M10K_X25_Y3_N0, M10K_X103_Y21_N0, M10K_X94_Y21_N0, M10K_X25_Y2_N0, M10K_X25_Y1_N0, M10K_X94_Y6_N0, M10K_X87_Y6_N0, M10K_X25_Y6_N0, M10K_X25_Y5_N0, M10K_X5_Y52_N0, M10K_X12_Y52_N0, M10K_X87_Y14_N0, M10K_X87_Y12_N0, M10K_X72_Y7_N0, M10K_X72_Y5_N0, M10K_X52_Y52_N0, M10K_X57_Y26_N0, M10K_X40_Y4_N0, M10K_X40_Y3_N0, M10K_X94_Y35_N0, M10K_X94_Y26_N0, M10K_X57_Y3_N0, M10K_X87_Y3_N0, M10K_X25_Y78_N0, M10K_X25_Y77_N0, M10K_X87_Y16_N0, M10K_X40_Y18_N0, M10K_X52_Y12_N0, M10K_X40_Y14_N0, M10K_X40_Y55_N0, M10K_X52_Y58_N0, M10K_X25_Y17_N0, M10K_X25_Y16_N0, M10K_X57_Y32_N0, M10K_X57_Y34_N0, M10K_X94_Y30_N0, M10K_X118_Y20_N0, M10K_X87_Y31_N0, M10K_X72_Y24_N0, M10K_X12_Y16_N0, M10K_X25_Y18_N0, M10K_X12_Y53_N0, M10K_X25_Y53_N0, M10K_X57_Y60_N0, M10K_X57_Y62_N0, M10K_X94_Y11_N0, M10K_X94_Y10_N0, M10K_X12_Y43_N0, M10K_X25_Y42_N0, M10K_X52_Y32_N0, M10K_X57_Y40_N0, M10K_X103_Y5_N0, M10K_X103_Y6_N0, M10K_X5_Y46_N0, M10K_X5_Y44_N0, M10K_X5_Y42_N0, M10K_X12_Y42_N0, M10K_X94_Y22_N0, M10K_X94_Y20_N0, M10K_X12_Y34_N0, M10K_X40_Y34_N0, M10K_X40_Y65_N0, M10K_X40_Y67_N0, M10K_X103_Y32_N0, M10K_X94_Y18_N0, M10K_X25_Y64_N0, M10K_X12_Y64_N0, M10K_X57_Y16_N0, M10K_X52_Y16_N0, M10K_X72_Y17_N0, M10K_X57_Y17_N0, M10K_X25_Y22_N0, M10K_X5_Y20_N0, M10K_X12_Y27_N0, M10K_X12_Y23_N0, M10K_X5_Y18_N0, M10K_X5_Y16_N0, M10K_X5_Y13_N0, M10K_X5_Y14_N0, M10K_X103_Y22_N0, M10K_X103_Y24_N0, M10K_X12_Y17_N0, M10K_X12_Y21_N0, M10K_X12_Y15_N0, M10K_X5_Y15_N0, M10K_X12_Y67_N0, M10K_X12_Y65_N0, M10K_X5_Y62_N0, M10K_X5_Y61_N0, M10K_X57_Y18_N0, M10K_X57_Y19_N0, M10K_X57_Y10_N0, M10K_X57_Y15_N0, M10K_X5_Y83_N0, M10K_X5_Y59_N0, M10K_X40_Y64_N0, M10K_X40_Y68_N0, M10K_X87_Y24_N0, M10K_X57_Y24_N0, M10K_X94_Y17_N0, M10K_X94_Y16_N0, M10K_X103_Y30_N0, M10K_X103_Y26_N0, M10K_X5_Y40_N0, M10K_X12_Y40_N0, M10K_X103_Y28_N0, M10K_X87_Y28_N0, M10K_X57_Y33_N0, M10K_X72_Y32_N0, M10K_X52_Y26_N0, M10K_X72_Y31_N0, M10K_X52_Y63_N0, M10K_X52_Y61_N0, M10K_X40_Y70_N0, M10K_X40_Y32_N0, M10K_X52_Y55_N0, M10K_X5_Y55_N0, M10K_X40_Y51_N0, M10K_X52_Y51_N0, M10K_X25_Y35_N0, M10K_X25_Y33_N0, M10K_X25_Y19_N0, M10K_X25_Y21_N0, M10K_X12_Y29_N0, M10K_X12_Y31_N0, M10K_X12_Y22_N0, M10K_X12_Y24_N0, M10K_X40_Y24_N0, M10K_X52_Y23_N0, M10K_X52_Y20_N0, M10K_X52_Y21_N0, M10K_X25_Y67_N0, M10K_X25_Y69_N0, M10K_X57_Y4_N0, M10K_X52_Y28_N0, M10K_X25_Y72_N0, M10K_X25_Y70_N0, M10K_X57_Y1_N0, M10K_X57_Y2_N0, M10K_X25_Y20_N0, M10K_X40_Y21_N0, M10K_X87_Y36_N0, M10K_X87_Y37_N0, M10K_X25_Y52_N0, M10K_X40_Y52_N0, M10K_X52_Y3_N0, M10K_X52_Y2_N0, M10K_X40_Y1_N0, M10K_X40_Y2_N0, M10K_X57_Y44_N0, M10K_X87_Y39_N0, M10K_X52_Y18_N0, M10K_X57_Y6_N0, M10K_X57_Y5_N0, M10K_X72_Y6_N0, M10K_X25_Y14_N0, M10K_X25_Y13_N0, M10K_X52_Y19_N0, M10K_X57_Y20_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 48,206 / 721,028 ( 7 % )  ;
; C12 interconnects            ; 2,099 / 30,780 ( 7 % )    ;
; C2 interconnects             ; 13,973 / 303,248 ( 5 % )  ;
; C4 interconnects             ; 11,089 / 140,620 ( 8 % )  ;
; DQS bus muxes                ; 0 / 35 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 35 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 35 ( 0 % )            ;
; Direct links                 ; 1,781 / 721,028 ( < 1 % ) ;
; Global clocks                ; 4 / 16 ( 25 % )           ;
; Horizontal periphery clocks  ; 0 / 96 ( 0 % )            ;
; Local interconnects          ; 3,994 / 227,120 ( 2 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 2,837 / 30,168 ( 9 % )    ;
; R14/C12 interconnect drivers ; 3,997 / 53,952 ( 7 % )    ;
; R3 interconnects             ; 17,279 / 331,920 ( 5 % )  ;
; R6 interconnects             ; 34,435 / 622,512 ( 6 % )  ;
; Spine clocks                 ; 35 / 480 ( 7 % )          ;
; Wire stub REs                ; 0 / 40,996 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 22           ; 0            ; 22           ; 0            ; 0            ; 34        ; 22           ; 0            ; 34        ; 34        ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 12           ; 34           ; 12           ; 34           ; 34           ; 0         ; 12           ; 34           ; 0         ; 0         ; 34           ; 10           ; 34           ; 34           ; 34           ; 34           ; 10           ; 34           ; 34           ; 34           ; 34           ; 10           ; 34           ; 34           ; 34           ; 34           ; 34           ; 34           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; S_TX                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_N             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_EN               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MONITOR_TX_EN       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_N_            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RD_N                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WR_N                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M_TX                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK12               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK12_              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MONITOR_RS422       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK80               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK30               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LK                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MONITOR_LVDS        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SIWU_N              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S_RX                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LVDS                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RXF_N               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TXE_N               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; M_RX                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                             ;
+-----------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                             ; Destination Clock(s)                                                    ; Delay Added in ns ;
+-----------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; altera_reserved_tck                                                         ; altera_reserved_tck                                                     ; 5786.9            ;
; inst1|pll12_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk     ; inst1|pll12_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 683.0             ;
; inst18|pll80_30_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; inst1|pll12_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 444.3             ;
+-----------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                     ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; rx_stop:inst21|data_30bits[20]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[267]                                                                                                                                                                                                                                                                                                      ; 3.577             ;
; rx_stop:inst21|data_30bits[22]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[269]                                                                                                                                                                                                                                                                                                      ; 3.577             ;
; rx_stop:inst21|data_30bits[19]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[265]                                                                                                                                                                                                                                                                                                      ; 3.574             ;
; rx_stop:inst21|data_30bits[18]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[264]                                                                                                                                                                                                                                                                                                      ; 3.572             ;
; rx_stop:inst21|data_30bits[17]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[263]                                                                                                                                                                                                                                                                                                      ; 3.572             ;
; rx_stop:inst21|dout[3]                                                                                                                                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[238]                                                                                                                                                                                                                                                                                                      ; 3.557             ;
; rx_stop:inst21|dout[4]                                                                                                                                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[289]                                                                                                                                                                                                                                                                                                      ; 3.557             ;
; rx_stop:inst21|dout[5]                                                                                                                                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[290]                                                                                                                                                                                                                                                                                                      ; 3.557             ;
; rx_stop:inst21|dout[8]                                                                                                                                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[243]                                                                                                                                                                                                                                                                                                      ; 3.557             ;
; rx_stop:inst21|data_30bits[1]                                                                                                                                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[266]                                                                                                                                                                                                                                                                                                      ; 3.557             ;
; rx_stop:inst21|data_30bits[3]                                                                                                                                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[278]                                                                                                                                                                                                                                                                                                      ; 3.557             ;
; rx_stop:inst21|data_30bits[5]                                                                                                                                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[280]                                                                                                                                                                                                                                                                                                      ; 3.557             ;
; rx_stop:inst21|data_30bits[8]                                                                                                                                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[283]                                                                                                                                                                                                                                                                                                      ; 3.557             ;
; rx_stop:inst21|data_30bits[15]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[261]                                                                                                                                                                                                                                                                                                      ; 3.557             ;
; decoder_8b10b:inst22|dout_dat[5]                                                                                                                                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[250]                                                                                                                                                                                                                                                                                                      ; 3.555             ;
; decoder_8b10b:inst22|dout_dat[7]                                                                                                                                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[302]                                                                                                                                                                                                                                                                                                   ; 3.555             ;
; rx_stop:inst21|dout[7]                                                                                                                                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[292]                                                                                                                                                                                                                                                                                                      ; 3.555             ;
; rx_stop:inst21|data_30bits[4]                                                                                                                                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[279]                                                                                                                                                                                                                                                                                                      ; 3.555             ;
; rx_stop:inst21|data_30bits[6]                                                                                                                                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[281]                                                                                                                                                                                                                                                                                                   ; 3.555             ;
; rx_stop:inst21|data_30bits[11]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[257]                                                                                                                                                                                                                                                                                                   ; 3.555             ;
; rx_stop:inst21|data_30bits[10]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[256]                                                                                                                                                                                                                                                                                                      ; 3.555             ;
; rx_stop:inst21|data_30bits[14]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[260]                                                                                                                                                                                                                                                                                                   ; 3.555             ;
; decoder_8b10b:inst22|dout_k                                                                                                                                                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[253]                                                                                                                                                                                                                                                                                                      ; 3.555             ;
; rx_stop:inst21|dout[6]                                                                                                                                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[291]                                                                                                                                                                                                                                                                                                      ; 3.555             ;
; rx_stop:inst21|data_30bits[29]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[276]                                                                                                                                                                                                                                                                                                   ; 3.554             ;
; rx_stop:inst21|data_30bits[27]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[274]                                                                                                                                                                                                                                                                                                      ; 3.554             ;
; rx_stop:inst21|data_30bits[25]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[272]                                                                                                                                                                                                                                                                                                      ; 3.554             ;
; rx_stop:inst21|data_30bits[7]                                                                                                                                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[282]                                                                                                                                                                                                                                                                                                      ; 3.551             ;
; rx_stop:inst21|data_30bits[0]                                                                                                                                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[255]                                                                                                                                                                                                                                                                                                   ; 3.550             ;
; rx_stop:inst21|data_30bits[24]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[271]                                                                                                                                                                                                                                                                                                      ; 3.549             ;
; decoder_8b10b:inst22|dout_dat[0]                                                                                                                                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[295]                                                                                                                                                                                                                                                                                                      ; 3.547             ;
; decoder_8b10b:inst22|dout_dat[1]                                                                                                                                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[246]                                                                                                                                                                                                                                                                                                      ; 3.547             ;
; decoder_8b10b:inst22|dout_dat[2]                                                                                                                                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[297]                                                                                                                                                                                                                                                                                                      ; 3.547             ;
; decoder_8b10b:inst22|dout_dat[3]                                                                                                                                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[298]                                                                                                                                                                                                                                                                                                   ; 3.547             ;
; decoder_8b10b:inst22|dout_dat[6]                                                                                                                                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[251]                                                                                                                                                                                                                                                                                                      ; 3.544             ;
; rx_stop:inst21|data_30bits[13]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[259]                                                                                                                                                                                                                                                                                                   ; 3.544             ;
; rx_stop:inst21|data_30bits[12]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[258]                                                                                                                                                                                                                                                                                                      ; 3.543             ;
; rx_stop:inst21|data_30bits[2]                                                                                                                                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[277]                                                                                                                                                                                                                                                                                                      ; 3.541             ;
; rx_stop:inst21|data_30bits[28]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[275]                                                                                                                                                                                                                                                                                                      ; 3.540             ;
; rx_stop:inst21|dout[9]                                                                                                                                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[294]                                                                                                                                                                                                                                                                                                   ; 3.540             ;
; rx_stop:inst21|data_30bits[9]                                                                                                                                                                                                                                                                                                                            ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[284]                                                                                                                                                                                                                                                                                                      ; 3.537             ;
; rx_stop:inst21|data_30bits[16]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[262]                                                                                                                                                                                                                                                                                                      ; 3.536             ;
; decoder_8b10b:inst22|dout_dat[4]                                                                                                                                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[299]                                                                                                                                                                                                                                                                                                   ; 3.180             ;
; rx_stop:inst21|data_30bits[21]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[268]                                                                                                                                                                                                                                                                                                   ; 3.061             ;
; rx_stop:inst21|dout[0]                                                                                                                                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[285]                                                                                                                                                                                                                                                                                                      ; 3.059             ;
; rx_stop:inst21|data_30bits[23]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[270]                                                                                                                                                                                                                                                                                                      ; 2.928             ;
; rx_stop:inst21|data_30bits[26]                                                                                                                                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[273]                                                                                                                                                                                                                                                                                                      ; 2.873             ;
; rx_stop:inst21|dout[2]                                                                                                                                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[237]                                                                                                                                                                                                                                                                                                      ; 2.798             ;
; rx_stop:inst21|dout[1]                                                                                                                                                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[286]                                                                                                                                                                                                                                                                                                   ; 2.780             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                      ; 1.502             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; 1.450             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o84:auto_generated|ram_block1a517~portb_address_reg0                                                                                                                             ; 1.422             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; 1.409             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.296             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; 1.277             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                    ; 1.256             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                             ; 1.245             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                             ; 1.232             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]      ; 1.227             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; 1.227             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                    ; 1.226             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                                    ; 1.222             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[492]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[491]                                                                      ; 1.221             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; 1.216             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.215             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                          ; 1.211             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; 1.208             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; 1.207             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; 1.207             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                    ; 1.204             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 1.204             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; 1.202             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; 1.193             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.193             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; 1.188             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; 1.187             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 1.183             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 1.183             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                             ; 1.177             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                         ; 1.175             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; 1.170             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; 1.169             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[131]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[130]                                                                      ; 1.166             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[13]                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o84:auto_generated|address_reg_b[0]                                                                                                                                              ; 1.163             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                         ; 1.150             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; 1.149             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[289]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[288]                                                                      ; 1.139             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                              ; 1.137             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                              ; 1.135             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[320]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[319]                                                                      ; 1.130             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[11]                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o84:auto_generated|ram_block1a496~portb_address_reg0                                                                                                                             ; 1.117             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[10]                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6o84:auto_generated|ram_block1a496~portb_address_reg0                                                                                                                             ; 1.117             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[569]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[568]                                                                      ; 1.115             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[572]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[571]                                                                      ; 1.115             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                         ; 1.106             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[687]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[686]                                                                      ; 1.105             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[710]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[709]                                                                      ; 1.089             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[717]                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[716]                                                                      ; 1.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[73]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[72]                                                                       ; 1.086             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[71]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[70]                                                                       ; 1.082             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CEFA9F23I7 for design "CMDSCI"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning: RST port on the PLL is not properly connected on instance PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga_lite/20.1/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (11114): Active serial configuration mode is selected with the INIT_DONE pin disabled. Depending on the configuration setup and board design, the INIT_DONE pin may need to be enabled in the design. For more information, refer to the Intel FPGA Knowledge Database solution number rd05092012_239
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 8 pins of 30 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y22_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): PLL12:inst1|PLL12_0002:pll12_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 9010 fanout uses global clock CLKCTRL_G3
    Info (11162): PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 95 fanout uses global clock CLKCTRL_G2
    Info (11162): PLL80_30:inst18|PLL80_30_0002:pll80_30_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 313 fanout uses global clock CLKCTRL_G7
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): inst31~0CLKENA0 with 4699 fanout uses global clock CLKCTRL_G1
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): The Timing Analyzer is analyzing 2 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_5ok1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_tu8:dffpipe13|dffe14a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_su8:dffpipe10|dffe11a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'CMDSCI.out.sdc'
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst18|pll80_30_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: inst18|pll80_30_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst18|pll80_30_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[1]  to: clkout
    Info (332098): Cell: inst18|pll80_30_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst1|pll12_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: inst1|pll12_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: inst1|pll12_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[1]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   83.333          CLK
    Info (332111):    3.333 inst1|pll12_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   83.333 inst1|pll12_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    2.083 inst18|pll80_30_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   12.499 inst18|pll80_30_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   33.333 inst18|pll80_30_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLKOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OE_N" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:44
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:24
Info (170193): Fitter routing operations beginning
Info (170089): 6e+03 ns of routing delay (approximately 1.2% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 40% of the available device resources in the region that extends from location X0_Y0 to location X11_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:58
Info (11888): Total time spent on timing analysis during the Fitter is 31.95 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:37
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file E:/KY_quartus/CMD_SCI_20240114_Baud/output_files/CMDSCI.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 7976 megabytes
    Info: Processing ended: Tue Feb 27 16:58:08 2024
    Info: Elapsed time: 00:04:27
    Info: Total CPU time (on all processors): 00:16:40


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/KY_quartus/CMD_SCI_20240114_Baud/output_files/CMDSCI.fit.smsg.


