CORE
../../verilog/SVA/sequence_repetition7.sv
--buechi --bdd
^\[.*\] \(main\.a ##1 main\.b\) \[\*5\]: PROVED$
^\[.*\] \(\!main\.b ##1 \!main\.a\) \[\*5\]: PROVED$
^EXIT=0$
^SIGNAL=0$
--
--
