var g_data = {"name":"/home/noname/Documents/project_tiny/Ex3/02_rtl/Question6/Compare_and_Swap_unit.sv","src":"module Compare_and_Swap_unit #(\n    parameter IS_ASC        = 1 ,\n    parameter SIZE_DATA     = 8\n)(\n    input logic  [SIZE_DATA-1:0]    i_data_a    ,\n    input logic  [SIZE_DATA-1:0]    i_data_b    ,\n    output logic [SIZE_DATA-1:0]    o_data_max  ,\n    output logic [SIZE_DATA-1:0]    o_data_min   \n);\n\nlogic w_compare;\nCOMP_less #(\n    .SIZE_DATA  (SIZE_DATA)\n) COMP_UNIT (\n    // o_less = i_data_a < i_data_b\n    .i_data_a       (i_data_a),\n    .i_data_b       (i_data_b),\n    .o_less         (w_compare) \n);\n// COMP_parallel_prefix_binary #(\n//     .SIZE_DATA  (SIZE_DATA)\n// ) COMP_UNT (\n//     .i_data_a       (i_data_a),\n//     .i_data_b       (i_data_b),\n//     .o_less         (w_compare) \n// );\n\ngenerate\n    if(IS_ASC) begin\n        assign o_data_max = w_compare ? i_data_b : i_data_a;\n        assign o_data_min = w_compare ? i_data_a : i_data_b;\n    end else begin\n        assign o_data_max = w_compare ? i_data_a : i_data_b;\n        assign o_data_min = w_compare ? i_data_b : i_data_a;\n    end\nendgenerate\n\nendmodule\n","lang":"verilog"};
processSrcData(g_data);