<img src="https://github.com/Obijuan/open-fpga-verilog-tutorial/raw/master/tutorial/T17-tones/images/T17-tones-icestick-1.png" width="400" align="center">

[Ejemplos de este capítulo en github](https://github.com/Obijuan/open-fpga-verilog-tutorial/tree/master/tutorial/T17-tones)

## Introducción

Utilizaremos el **divisor de frecuencia** para **generar tonos** de 1, 2, 3 y 4Khz que se pueden escuchar conectando un altavoz o un zumbador a su salida

## Generación de un tono
En nuestro sistema digital tenemos una señal de reloj de entrada f_in, que en la iCEstick es de 12MHz. Para generar un tono de frecuencia f_t tenemos que calcular **el valor del divisor** usando la **fórmula**:

![](https://github.com/Obijuan/open-fpga-verilog-tutorial/raw/master/tutorial/T17-tones/images/T17-formula-divisor.png)

Así, para generar un **tono de 1Khz** tenemos que aplicar un divisor de valor:

![](https://github.com/Obijuan/open-fpga-verilog-tutorial/raw/master/tutorial/T17-tones/images/T17-calculo-divisor-1Khz.png)

En la siguiente tabla se muestran los valores de los divisores para generar tonos de 1, 2, 3 y 4KHz:

| Frecuencia del Tono   |  Valor del divisor
|-----------------------|---------------------
|  1KHz                 |  12000
|  2KHz                 |  6000
|  3KHz                 |  4000
|  4KHz                 |  3000

**Los divisores tienen que ser números enteros**. De manera que si al dividir f_in entre f_t **se obtiene un valor decimal, tendremos que redondearlo**

En el fichero **divisor.vh** se definen estos pares como constantes, para usarlos más fácilmente en el código verilog:

    //-- divisor.vh
    //-- Megaherzios  MHz
    `define F_4MHz 3
    `define F_3MHz 4
    `define F_2MHz 6
    `define F_1MHz 12
    
    //-- Kilohercios KHz
    `define F_4KHz 3_000
    `define F_3KHz 4_000
    `define F_2KHz 6_000
    `define F_1KHz 12_000
    
    //-- Hertzios (Hz)
    `define F_2Hz   6_000_000
    `define F_1Hz   12_000_000

## tones.v: Descripción del hardware
Como ejemplo, **generaremos 4 tonos simultáneamente, de 1, 2, 3 y 4KHz**. Cada canal está compuesto por su correspondiente divisor de frecuencia, con los valores calculados anteriormente

![](https://github.com/Obijuan/open-fpga-verilog-tutorial/raw/master/tutorial/T17-tones/images/tones-1.png)

A cada canal se le puede conectar un altavoz externo, pero para hacer pruebas es más fácil utilizar un único **altavoz** (o zumbador) y conectarlo manualmente al canal que se quiere escuchar

La descripción del componente en Verilog es:

--

## Síntesis y pruebas

[![Click to see the youtube video](http://img.youtube.com/vi/uMFJ4ET1wcg/0.jpg)](https://www.youtube.com/watch?v=uMFJ4ET1wcg)

## Ejercicios propuestos

## Conclusiones

## Referencias


