/* SPDX-License-Identifier: GPL-2.0-only */
/* Copyright (c) 2021-2022, The Linux Foundation. All rights reserved.
 * Copyright (c) 2021-2022, MM Solutions EAD. All rights reserved.
 *	Author: Atanas Filipov <afilipov@mm-sol.com>
 *
 * This program is free software; you can redistribute it and/or modify
 * it under the terms of the GNU General Public License version 2 and
 * only version 2 as published by the Free Software Foundation.
 *
 * This program is distributed in the hope that it will be useful,
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
 * GNU General Public License for more details.
 */

#ifndef JENC_V4L2_HW_DEFS_H_
#define JENC_V4L2_HW_DEFS_H_

#define JENC_HW_VER_REG 0x0
#define JENC_HW_VER_STEP_MASK 0xffff
#define JENC_HW_VER_STEP_SHIFT 0x0
#define JENC_HW_VER_MINOR_MASK 0xfff0000
#define JENC_HW_VER_MINOR_SHIFT 0x10
#define JENC_HW_VER_MAJOR_MASK 0xf0000000
#define JENC_HW_VER_MAJOR_SHIFT 0x1c

#define JENC_HW_CAP_REG 0x4
#define JENC_HW_CAP_ENCODE_MASK 0x1
#define JENC_HW_CAP_ENCODE_SHIFT 0x0
#define JENC_HW_CAP_DECODE_MASK 0x2
#define JENC_HW_CAP_DECODE_SHIFT 0x1
#define JENC_HW_CAP_UPSCALE_MASK 0x70
#define JENC_HW_CAP_DOWNSCALE_MASK 0x700
#define JENC_HW_CAP_DOWNSCALE_SHIFT 0x8

#define JENC_RST_CMD_REG 0x8
#define JENC_RST_CMD_FE_RESET_MASK 0x1
#define JENC_RST_CMD_FE_RESET_SHIFT 0x0
#define JENC_RST_CMD_WE_RESET_MASK 0x2
#define JENC_RST_CMD_WE_RESET_SHIFT 0x1
#define JENC_RST_CMD_ENCODER_RESET_MASK 0x10
#define JENC_RST_CMD_ENCODER_RESET_SHIFT 0x4
#define JENC_RST_CMD_DECODER_RESET_MASK 0x20
#define JENC_RST_CMD_DECODER_RESET_SHIFT 0x5
#define JENC_RST_CMD_BLOCK_FORMATTER_RESET_MASK 0x40
#define JENC_RST_CMD_BLOCK_FORMATTER_RESET_SHIFT 0x6
#define JENC_RST_CMD_SCALE_RESET_MASK 0x80
#define JENC_RST_CMD_SCALE_RESET_SHIFT 0x7
#define JENC_RST_CMD_REGISTER_RESET_MASK 0x2000
#define JENC_RST_CMD_REGISTER_RESET_SHIFT 0xd
#define JENC_RST_CMD_MISR_RESET_MASK 0x10000
#define JENC_RST_CMD_MISR_RESET_SHIFT 0x10
#define JENC_RST_CMD_CORE_RESET_MASK 0x20000
#define JENC_RST_CMD_CORE_RESET_SHIFT 0x11
#define JENC_RST_CMD_JPEG_DOMAIN_RESET_MASK 0x20000000
#define JENC_RST_CMD_JPEG_DOMAIN_RESET_SHIFT 0x1d
#define JENC_RST_CMD_RESET_BYPASS_MASK 0x80000000
#define JENC_RST_CMD_RESET_BYPASS_SHIFT 0x1f

#define JENC_CORE_CFG_REG 0xc
#define JENC_CORE_CFG_FE_ENABLE_MASK 0x1
#define JENC_CORE_CFG_FE_ENABLE_SHIFT 0x0
#define JENC_CORE_CFG_WE_ENABLE_MASK 0x2
#define JENC_CORE_CFG_WE_ENABLE_SHIFT 0x1
#define JENC_CORE_CFG_JPEG_ENCODE_ENABLE_MASK 0x10
#define JENC_CORE_CFG_JPEG_ENCODE_ENABLE_SHIFT 0x4
#define JENC_CORE_CFG_SCALE_ENABLE_MASK 0x80
#define JENC_CORE_CFG_SCALE_ENABLE_SHIFT 0x7
#define JENC_CORE_CFG_TESTBUS_ENABLE_MASK 0x80000
#define JENC_CORE_CFG_TESTBUS_ENABLE_SHIFT 0x13
#define JENC_CORE_CFG_MODE_MASK 0x7000000
#define JENC_CORE_CFG_MODE_SHIFT 0x18
#define JENC_CORE_CFG_CGC_DISABLE_MASK 0x80000000
#define JENC_CORE_CFG_CGC_DISABLE_SHIFT 0x1f

#define JENC_CMD_REG 0x10
#define JENC_CMD_HW_START_MASK 0x1
#define JENC_CMD_HW_START_SHIFT 0x0
#define JENC_CMD_HW_STOP_MASK 0x2
#define JENC_CMD_HW_STOP_SHIFT 0x1
#define JENC_CMD_CLEAR_RD_PLN0_QUEUE_MASK 0x10
#define JENC_CMD_CLEAR_RD_PLN0_QUEUE_SHIFT 0x4
#define JENC_CMD_CLEAR_RD_PLN1_QUEUE_MASK 0x20
#define JENC_CMD_CLEAR_RD_PLN1_QUEUE_SHIFT 0x5
#define JENC_CMD_CLEAR_RD_PLN2_QUEUE_MASK 0x40
#define JENC_CMD_CLEAR_RD_PLN2_QUEUE_SHIFT 0x6
#define JENC_CMD_CLEAR_WR_PLN0_QUEUE_MASK 0x100
#define JENC_CMD_CLEAR_WR_PLN0_QUEUE_SHIFT 0x8
#define JENC_CMD_CLEAR_WR_PLN1_QUEUE_MASK 0x200
#define JENC_CMD_CLEAR_WR_PLN1_QUEUE_SHIFT 0x9
#define JENC_CMD_CLEAR_WR_PLN2_QUEUE_MASK 0x400
#define JENC_CMD_CLEAR_WR_PLN2_QUEUE_SHIFT 0xa
#define JENC_CMD_APPLY_SWC_RD_PARAMS_MASK 0x800
#define JENC_CMD_APPLY_SWC_RD_PARAMS_SHIFT 0xb

#define JENC_CORE_STAT_REG 0x14
#define JENC_CORE_STAT_ENCODE_STATE_MASK 0x1
#define JENC_CORE_STAT_ENCODE_STATE_SHIFT 0x0
#define JENC_CORE_STAT_SCALE_STATE_MASK 0x4
#define JENC_CORE_STAT_SCALE_STATE_SHIFT 0x2
#define JENC_CORE_STAT_REALTIME_STATE_MASK 0x10
#define JENC_CORE_STAT_REALTIME_STATE_SHIFT 0x4
#define JENC_CORE_STAT_BUS_STATE_MASK 0x100
#define JENC_CORE_STAT_BUS_STATE_SHIFT 0x8
#define JENC_CORE_STAT_TOP_LVL_CGC_STATE_MASK 0x200
#define JENC_CORE_STAT_TOP_LVL_CGC_STATE_SHIFT 0x9

#define JENC_IRQ_MASK_REG 0x18
#define JENC_IRQ_MASK_MASK_MASK 0xffffffff
#define JENC_IRQ_MASK_MASK_SHIFT 0x0

#define JENC_IRQ_CLEAR_REG 0x1c
#define JENC_IRQ_CLEAR_CLEAR_MASK 0xffffffff
#define JENC_IRQ_CLEAR_CLEAR_SHIFT 0x0

#define JENC_IRQ_STATUS_REG 0x20
#define JENC_IRQ_STATUS_STATUS_MASK 0xffffffff
#define JENC_IRQ_STATUS_STATUS_SHIFT 0x0

#define JENC_FE_CFG_REG 0x24
#define JENC_FE_CFG_BYTE_ORDERING_MASK 0xf
#define JENC_FE_CFG_BYTE_ORDERING_SHIFT 0x0
#define JENC_FE_CFG_BURST_LENGTH_MAX_MASK 0xf0
#define JENC_FE_CFG_BURST_LENGTH_MAX_SHIFT 0x4
#define JENC_FE_CFG_MEMORY_FORMAT_MASK 0x300
#define JENC_FE_CFG_MEMORY_FORMAT_SHIFT 0x8
#define JENC_FE_CFG_CBCR_ORDER_MASK 0x1000
#define JENC_FE_CFG_CBCR_ORDER_SHIFT 0xc
#define JENC_FE_CFG_BOTTOM_VPAD_EN_MASK 0x2000
#define JENC_FE_CFG_BOTTOM_VPAD_EN_SHIFT 0xd
#define JENC_FE_CFG_PLN0_EN_MASK 0x10000
#define JENC_FE_CFG_PLN0_EN_SHIFT 0x10
#define JENC_FE_CFG_PLN1_EN_MASK 0x20000
#define JENC_FE_CFG_PLN1_EN_SHIFT 0x11
#define JENC_FE_CFG_PLN2_EN_MASK 0x40000
#define JENC_FE_CFG_PLN2_EN_SHIFT 0x12
#define JENC_FE_CFG_SIXTEEN_MCU_EN_MASK 0x200000
#define JENC_FE_CFG_SIXTEEN_MCU_EN_SHIFT 0x15
#define JENC_FE_CFG_MCUS_PER_BLOCK_MASK 0xc00000
#define JENC_FE_CFG_MCUS_PER_BLOCK_SHIFT 0x16
#define JENC_FE_CFG_MAL_BOUNDARY_MASK 0x7000000
#define JENC_FE_CFG_MAL_BOUNDARY_SHIFT 0x18
#define JENC_FE_CFG_MAL_EN_MASK 0x8000000
#define JENC_FE_CFG_MAL_EN_SHIFT 0x1b

#define JENC_FE_QOS_CFG_REG 0x28
#define JENC_FE_QOS_CFG_PRIORITY_MASK 0xf
#define JENC_FE_QOS_CFG_PRIORITY_SHIFT 0x0

#define JENC_PLN0_RD_PNTR_REG 0x38
#define JENC_PLN0_RD_PNTR_PNTR_MASK 0xffffffff
#define JENC_PLN0_RD_PNTR_PNTR_SHIFT 0x0

#define JENC_PLN0_RD_OFFSET_REG 0x3c
#define JENC_PLN0_RD_OFFSET_OFFSET_MASK 0x1fffffff
#define JENC_PLN0_RD_OFFSET_OFFSET_SHIFT 0x0

#define JENC_PLN0_RD_PNTR_CNSMD_REG 0x40
#define JENC_PLN0_RD_PNTR_CNSMD_PNTR_CNSMD_MASK 0xffffffff
#define JENC_PLN0_RD_PNTR_CNSMD_PNTR_CNSMD_SHIFT 0x0

#define JENC_PLN1_RD_PNTR_REG 0x44
#define JENC_PLN1_RD_PNTR_PNTR_MASK 0xffffffff
#define JENC_PLN1_RD_PNTR_PNTR_SHIFT 0x0

#define JENC_PLN1_RD_OFFSET_REG 0x48
#define JENC_PLN1_RD_OFFSET_OFFSET_MASK 0x1fffffff
#define JENC_PLN1_RD_OFFSET_OFFSET_SHIFT 0x0

#define JENC_PLN1_RD_PNTR_CNSMD_REG 0x4c
#define JENC_PLN1_RD_PNTR_CNSMD_PNTR_CNSMD_MASK 0xffffffff
#define JENC_PLN1_RD_PNTR_CNSMD_PNTR_CNSMD_SHIFT 0x0

#define JENC_PLN2_RD_PNTR_REG 0x50
#define JENC_PLN2_RD_PNTR_PNTR_MASK 0xffffffff
#define JENC_PLN2_RD_PNTR_PNTR_SHIFT 0x0

#define JENC_PLN2_RD_OFFSET_REG 0x54
#define JENC_PLN2_RD_OFFSET_OFFSET_MASK 0x1fffffff
#define JENC_PLN2_RD_OFFSET_OFFSET_SHIFT 0x0

#define JENC_PLN2_RD_PNTR_CNSMD_REG 0x58
#define JENC_PLN2_RD_PNTR_CNSMD_PNTR_CNSMD_MASK 0xffffffff
#define JENC_PLN2_RD_PNTR_CNSMD_PNTR_CNSMD_SHIFT 0x0

#define JENC_RD_PNTR_CNT_REG 0x5c
#define JENC_RD_PNTR_CNT_PLN0_PNTR_CNT_MASK 0x7
#define JENC_RD_PNTR_CNT_PLN0_PNTR_CNT_SHIFT 0x0
#define JENC_RD_PNTR_CNT_PLN1_PNTR_CNT_MASK 0x70
#define JENC_RD_PNTR_CNT_PLN1_PNTR_CNT_SHIFT 0x4
#define JENC_RD_PNTR_CNT_PLN2_PNTR_CNT_MASK 0x700
#define JENC_RD_PNTR_CNT_PLN2_PNTR_CNT_SHIFT 0x8

#define JENC_PLN0_RD_BUFFER_SIZE_REG 0x60
#define JENC_PLN0_RD_BUFFER_SIZE_WIDTH_MASK 0xffff
#define JENC_PLN0_RD_BUFFER_SIZE_WIDTH_SHIFT 0x0
#define JENC_PLN0_RD_BUFFER_SIZE_HEIGHT_MASK 0xffff0000
#define JENC_PLN0_RD_BUFFER_SIZE_HEIGHT_SHIFT 0x10

#define JENC_PLN0_RD_STRIDE_REG 0x64
#define JENC_PLN0_RD_STRIDE_STRIDE_MASK 0xffff
#define JENC_PLN0_RD_STRIDE_STRIDE_SHIFT 0x0

#define JENC_PLN1_RD_BUFFER_SIZE_REG 0x68
#define JENC_PLN1_RD_BUFFER_SIZE_WIDTH_MASK 0xffff
#define JENC_PLN1_RD_BUFFER_SIZE_WIDTH_SHIFT 0x0
#define JENC_PLN1_RD_BUFFER_SIZE_HEIGHT_MASK 0xffff0000
#define JENC_PLN1_RD_BUFFER_SIZE_HEIGHT_SHIFT 0x10

#define JENC_PLN1_RD_STRIDE_REG 0x6c
#define JENC_PLN1_RD_STRIDE_STRIDE_MASK 0xffff
#define JENC_PLN1_RD_STRIDE_STRIDE_SHIFT 0x0

#define JENC_PLN2_RD_BUFFER_SIZE_REG 0x70
#define JENC_PLN2_RD_BUFFER_SIZE_WIDTH_MASK 0xffff
#define JENC_PLN2_RD_BUFFER_SIZE_WIDTH_SHIFT 0x0
#define JENC_PLN2_RD_BUFFER_SIZE_HEIGHT_MASK 0xffff0000
#define JENC_PLN2_RD_BUFFER_SIZE_HEIGHT_SHIFT 0x10

#define JENC_PLN0_RD_HINIT_REG 0x74
#define JENC_PLN0_RD_HINIT_FRACTIONAL_MASK 0x1fffff
#define JENC_PLN0_RD_HINIT_FRACTIONAL_SHIFT 0x0

#define JENC_PLN1_RD_HINIT_REG 0x78
#define JENC_PLN1_RD_HINIT_FRACTIONAL_MASK 0x1fffff
#define JENC_PLN1_RD_HINIT_FRACTIONAL_SHIFT 0x0

#define JENC_PLN2_RD_HINIT_REG 0x7c
#define JENC_PLN2_RD_HINIT_FRACTIONAL_MASK 0x1fffff
#define JENC_PLN2_RD_HINIT_FRACTIONAL_SHIFT 0x0

#define JENC_PLN0_RD_VINIT_REG 0x80
#define JENC_PLN0_RD_VINIT_FRACTIONAL_MASK 0x1fffff
#define JENC_PLN0_RD_VINIT_FRACTIONAL_SHIFT 0x0

#define JENC_PLN1_RD_VINIT_REG 0x84
#define JENC_PLN1_RD_VINIT_FRACTIONAL_MASK 0x1fffff
#define JENC_PLN1_RD_VINIT_FRACTIONAL_SHIFT 0x0

#define JENC_PLN2_RD_VINIT_REG 0x88
#define JENC_PLN2_RD_VINIT_FRACTIONAL_MASK 0x1fffff
#define JENC_PLN2_RD_VINIT_FRACTIONAL_SHIFT 0x0

#define JENC_PLN2_RD_STRIDE_REG 0x8c
#define JENC_PLN2_RD_STRIDE_STRIDE_MASK 0xffff
#define JENC_PLN2_RD_STRIDE_STRIDE_SHIFT 0x0

#define JENC_WE_CFG_REG 0xc0
#define JENC_WE_CFG_BYTE_ORDERING_MASK 0xf
#define JENC_WE_CFG_BYTE_ORDERING_SHIFT 0x0
#define JENC_WE_CFG_BURST_LENGTH_MAX_MASK 0xf0
#define JENC_WE_CFG_BURST_LENGTH_MAX_SHIFT 0x4
#define JENC_WE_CFG_MEMORY_FORMAT_MASK 0x300
#define JENC_WE_CFG_MEMORY_FORMAT_SHIFT 0x8
#define JENC_WE_CFG_CBCR_ORDER_MASK 0x1000
#define JENC_WE_CFG_CBCR_ORDER_SHIFT 0xc
#define JENC_WE_CFG_PLN0_EN_MASK 0x10000
#define JENC_WE_CFG_PLN0_EN_SHIFT 0x10
#define JENC_WE_CFG_PLN1_EN_MASK 0x20000
#define JENC_WE_CFG_PLN1_EN_SHIFT 0x11
#define JENC_WE_CFG_PLN2_EN_MASK 0x40000
#define JENC_WE_CFG_PLN2_EN_SHIFT 0x12
#define JENC_WE_CFG_MAL_BOUNDARY_MASK 0x7000000
#define JENC_WE_CFG_MAL_BOUNDARY_SHIFT 0x18
#define JENC_WE_CFG_MAL_EN_MASK 0x8000000
#define JENC_WE_CFG_MAL_EN_SHIFT 0x1b
#define JENC_WE_CFG_POP_BUFF_ON_EOS_MASK 0x10000000
#define JENC_WE_CFG_POP_BUFF_ON_EOS_SHIFT 0x1c

#define JENC_WE_QOS_CFG_REG 0xc8
#define JENC_WE_QOS_CFG_PRIORITY_000_MASK 0xf
#define JENC_WE_QOS_CFG_PRIORITY_000_SHIFT 0x0
#define JENC_WE_QOS_CFG_PRIORITY_001_MASK 0xf0
#define JENC_WE_QOS_CFG_PRIORITY_001_SHIFT 0x4
#define JENC_WE_QOS_CFG_PRIORITY_010_MASK 0xf00
#define JENC_WE_QOS_CFG_PRIORITY_010_SHIFT 0x8
#define JENC_WE_QOS_CFG_PRIORITY_011_MASK 0xf000
#define JENC_WE_QOS_CFG_PRIORITY_011_SHIFT 0xc
#define JENC_WE_QOS_CFG_PRIORITY_100_MASK 0xf0000
#define JENC_WE_QOS_CFG_PRIORITY_100_SHIFT 0x10
#define JENC_WE_QOS_CFG_PRIORITY_101_MASK 0xf00000
#define JENC_WE_QOS_CFG_PRIORITY_101_SHIFT 0x14
#define JENC_WE_QOS_CFG_PRIORITY_110_MASK 0xf000000
#define JENC_WE_QOS_CFG_PRIORITY_110_SHIFT 0x18
#define JENC_WE_QOS_CFG_PRIORITY_111_MASK 0xf0000000
#define JENC_WE_QOS_CFG_PRIORITY_111_SHIFT 0x1c

#define JENC_PLN0_WR_PNTR_REG 0xcc
#define JENC_PLN0_WR_PNTR_PNTR_MASK 0xffffffff
#define JENC_PLN0_WR_PNTR_PNTR_SHIFT 0x0

#define JENC_PLN1_WR_PNTR_REG 0xd0
#define JENC_PLN1_WR_PNTR_PNTR_MASK 0xffffffff
#define JENC_PLN1_WR_PNTR_PNTR_SHIFT 0x0

#define JENC_PLN2_WR_PNTR_REG 0xd4
#define JENC_PLN2_WR_PNTR_PNTR_MASK 0xffffffff
#define JENC_PLN2_WR_PNTR_PNTR_SHIFT 0x0

#define JENC_PLN0_WR_PNTR_CNSMD_REG 0xd8
#define JENC_PLN0_WR_PNTR_CNSMD_PNTR_CNSMD_MASK 0xffffffff
#define JENC_PLN0_WR_PNTR_CNSMD_PNTR_CNSMD_SHIFT 0x0

#define JENC_PLN1_WR_PNTR_CNSMD_REG 0xdc
#define JENC_PLN1_WR_PNTR_CNSMD_PNTR_CNSMD_MASK 0xffffffff
#define JENC_PLN1_WR_PNTR_CNSMD_PNTR_CNSMD_SHIFT 0x0

#define JENC_PLN2_WR_PNTR_CNSMD_REG 0xe0
#define JENC_PLN2_WR_PNTR_CNSMD_PNTR_CNSMD_MASK 0xffffffff
#define JENC_PLN2_WR_PNTR_CNSMD_PNTR_CNSMD_SHIFT 0x0

#define JENC_WR_PNTR_CNT_REG 0xe4
#define JENC_WR_PNTR_CNT_PLN0_PNTR_CNT_MASK 0xf
#define JENC_WR_PNTR_CNT_PLN0_PNTR_CNT_SHIFT 0x0
#define JENC_WR_PNTR_CNT_PLN1_PNTR_CNT_MASK 0xf0
#define JENC_WR_PNTR_CNT_PLN1_PNTR_CNT_SHIFT 0x4
#define JENC_WR_PNTR_CNT_PLN2_PNTR_CNT_MASK 0xf00
#define JENC_WR_PNTR_CNT_PLN2_PNTR_CNT_SHIFT 0x8

#define JENC_PLN0_WR_BUFFER_SIZE_REG 0xe8
#define JENC_PLN0_WR_BUFFER_SIZE_WIDTH_MASK 0xffff
#define JENC_PLN0_WR_BUFFER_SIZE_WIDTH_SHIFT 0x0
#define JENC_PLN0_WR_BUFFER_SIZE_HEIGHT_MASK 0xffff0000
#define JENC_PLN0_WR_BUFFER_SIZE_HEIGHT_SHIFT 0x10

#define JENC_PLN1_WR_BUFFER_SIZE_REG 0xec
#define JENC_PLN1_WR_BUFFER_SIZE_WIDTH_MASK 0xffff
#define JENC_PLN1_WR_BUFFER_SIZE_WIDTH_SHIFT 0x0
#define JENC_PLN1_WR_BUFFER_SIZE_HEIGHT_MASK 0xffff0000
#define JENC_PLN1_WR_BUFFER_SIZE_HEIGHT_SHIFT 0x10

#define JENC_PLN2_WR_BUFFER_SIZE_REG 0xf0
#define JENC_PLN2_WR_BUFFER_SIZE_WIDTH_MASK 0xffff
#define JENC_PLN2_WR_BUFFER_SIZE_WIDTH_SHIFT 0x0
#define JENC_PLN2_WR_BUFFER_SIZE_HEIGHT_MASK 0xffff0000
#define JENC_PLN2_WR_BUFFER_SIZE_HEIGHT_SHIFT 0x10

#define JENC_PLN0_WR_STRIDE_REG 0xf4
#define JENC_PLN0_WR_STRIDE_STRIDE_MASK 0xffff
#define JENC_PLN0_WR_STRIDE_STRIDE_SHIFT 0x0

#define JENC_PLN1_WR_STRIDE_REG 0xf8
#define JENC_PLN1_WR_STRIDE_STRIDE_MASK 0xffff
#define JENC_PLN1_WR_STRIDE_STRIDE_SHIFT 0x0

#define JENC_PLN2_WR_STRIDE_REG 0xfc
#define JENC_PLN2_WR_STRIDE_STRIDE_MASK 0xffff
#define JENC_PLN2_WR_STRIDE_STRIDE_SHIFT 0x0

#define JENC_PLN0_WR_HINIT_REG 0x100
#define JENC_PLN0_WR_HINIT_INTEGER_MASK 0xffff
#define JENC_PLN0_WR_HINIT_INTEGER_SHIFT 0x0

#define JENC_PLN1_WR_HINIT_REG 0x104
#define JENC_PLN1_WR_HINIT_INTEGER_MASK 0xffff
#define JENC_PLN1_WR_HINIT_INTEGER_SHIFT 0x0

#define JENC_PLN2_WR_HINIT_REG 0x108
#define JENC_PLN2_WR_HINIT_INTEGER_MASK 0xffff
#define JENC_PLN2_WR_HINIT_INTEGER_SHIFT 0x0

#define JENC_PLN0_WR_VINIT_REG 0x10c
#define JENC_PLN0_WR_VINIT_INTEGER_MASK 0xffff
#define JENC_PLN0_WR_VINIT_INTEGER_SHIFT 0x0

#define JENC_PLN1_WR_VINIT_REG 0x110
#define JENC_PLN1_WR_VINIT_INTEGER_MASK 0xffff
#define JENC_PLN1_WR_VINIT_INTEGER_SHIFT 0x0

#define JENC_PLN2_WR_VINIT_REG 0x114
#define JENC_PLN2_WR_VINIT_INTEGER_MASK 0xffff
#define JENC_PLN2_WR_VINIT_INTEGER_SHIFT 0x0

#define JENC_PLN0_WR_HSTEP_REG 0x118
#define JENC_PLN0_WR_HSTEP_INTEGER_MASK 0x1ffff
#define JENC_PLN0_WR_HSTEP_INTEGER_SHIFT 0x0

#define JENC_PLN1_WR_HSTEP_REG 0x11c
#define JENC_PLN1_WR_HSTEP_INTEGER_MASK 0x1ffff
#define JENC_PLN1_WR_HSTEP_INTEGER_SHIFT 0x0

#define JENC_PLN2_WR_HSTEP_REG 0x120
#define JENC_PLN2_WR_HSTEP_INTEGER_MASK 0x1ffff
#define JENC_PLN2_WR_HSTEP_INTEGER_SHIFT 0x0

#define JENC_PLN0_WR_VSTEP_REG 0x124
#define JENC_PLN0_WR_VSTEP_INTEGER_MASK 0x1ffff
#define JENC_PLN0_WR_VSTEP_INTEGER_SHIFT 0x0

#define JENC_PLN1_WR_VSTEP_REG 0x128
#define JENC_PLN1_WR_VSTEP_INTEGER_MASK 0x1ffff
#define JENC_PLN1_WR_VSTEP_INTEGER_SHIFT 0x0

#define JENC_PLN2_WR_VSTEP_REG 0x12c
#define JENC_PLN2_WR_VSTEP_INTEGER_MASK 0x1ffff
#define JENC_PLN2_WR_VSTEP_INTEGER_SHIFT 0x0

#define JENC_PLN0_WR_BLOCK_CFG_REG 0x130
#define JENC_PLN0_WR_BLOCK_CFG_BLOCKS_PER_COL_MASK 0xffff
#define JENC_PLN0_WR_BLOCK_CFG_BLOCKS_PER_COL_SHIFT 0x0
#define JENC_PLN0_WR_BLOCK_CFG_BLOCKS_PER_ROW_MASK 0xffff0000
#define JENC_PLN0_WR_BLOCK_CFG_BLOCKS_PER_ROW_SHIFT 0x10

#define JENC_PLN1_WR_BLOCK_CFG_REG 0x134
#define JENC_PLN1_WR_BLOCK_CFG_BLOCKS_PER_COL_MASK 0xffff
#define JENC_PLN1_WR_BLOCK_CFG_BLOCKS_PER_COL_SHIFT 0x0
#define JENC_PLN1_WR_BLOCK_CFG_BLOCKS_PER_ROW_MASK 0xffff0000
#define JENC_PLN1_WR_BLOCK_CFG_BLOCKS_PER_ROW_SHIFT 0x10

#define JENC_PLN2_WR_BLOCK_CFG_REG 0x138
#define JENC_PLN2_WR_BLOCK_CFG_BLOCKS_PER_COL_MASK 0xffff
#define JENC_PLN2_WR_BLOCK_CFG_BLOCKS_PER_COL_SHIFT 0x0
#define JENC_PLN2_WR_BLOCK_CFG_BLOCKS_PER_ROW_MASK 0xffff0000
#define JENC_PLN2_WR_BLOCK_CFG_BLOCKS_PER_ROW_SHIFT 0x10

#define JENC_CFG_REG 0x13c
#define JENC_CFG_IMAGE_FORMAT_MASK 0x7
#define JENC_CFG_IMAGE_FORMAT_SHIFT 0x0
#define JENC_CFG_APPLY_EOI_MASK 0x80
#define JENC_CFG_APPLY_EOI_SHIFT 0x7
#define JENC_CFG_HUFFMAN_SEL_MASK 0x100
#define JENC_CFG_HUFFMAN_SEL_SHIFT 0x8
#define JENC_CFG_FSC_ENABLE_MASK 0x800
#define JENC_CFG_FSC_ENABLE_SHIFT 0xb
#define JENC_CFG_OUTPUT_DISABLE_MASK 0x8000
#define JENC_CFG_OUTPUT_DISABLE_SHIFT 0xf
#define JENC_CFG_RST_MARKER_PERIOD_MASK 0xffff0000
#define JENC_CFG_RST_MARKER_PERIOD_SHIFT 0x10

#define JENC_IMAGE_SIZE_REG 0x140
#define JENC_IMAGE_SIZE_ENCODE_IMAGE_WIDTH_MASK 0x1fff
#define JENC_IMAGE_SIZE_ENCODE_IMAGE_WIDTH_SHIFT 0x0
#define JENC_IMAGE_SIZE_ENCODE_IMAGE_HEIGHT_MASK 0x1fff0000
#define JENC_IMAGE_SIZE_ENCODE_IMAGE_HEIGHT_SHIFT 0x10

#define JENC_FSC_REGION_SIZE_REG 0x14c
#define JENC_FSC_REGION_SIZE_REGION_SIZE_MASK 0x1f
#define JENC_FSC_REGION_SIZE_REGION_SIZE_SHIFT 0x0
#define JENC_FSC_REGION_SIZE_HV_REGION_MASK 0x100
#define JENC_FSC_REGION_SIZE_HV_REGION_SHIFT 0x8

#define JENC_FSC_BUDGET_0_REG 0x150
#define JENC_FSC_BUDGET_0_BUDGET_REGION0_MASK 0xff
#define JENC_FSC_BUDGET_0_BUDGET_REGION0_SHIFT 0x0
#define JENC_FSC_BUDGET_0_BUDGET_REGION1_MASK 0xff00
#define JENC_FSC_BUDGET_0_BUDGET_REGION1_SHIFT 0x8
#define JENC_FSC_BUDGET_0_BUDGET_REGION2_MASK 0xff0000
#define JENC_FSC_BUDGET_0_BUDGET_REGION2_SHIFT 0x10
#define JENC_FSC_BUDGET_0_BUDGET_REGION3_MASK 0xff000000
#define JENC_FSC_BUDGET_0_BUDGET_REGION3_SHIFT 0x18

#define JENC_FSC_BUDGET_1_REG 0x154
#define JENC_FSC_BUDGET_1_BUDGET_REGION4_MASK 0xff
#define JENC_FSC_BUDGET_1_BUDGET_REGION4_SHIFT 0x0
#define JENC_FSC_BUDGET_1_BUDGET_REGION5_MASK 0xff00
#define JENC_FSC_BUDGET_1_BUDGET_REGION5_SHIFT 0x8
#define JENC_FSC_BUDGET_1_BUDGET_REGION6_MASK 0xff0000
#define JENC_FSC_BUDGET_1_BUDGET_REGION6_SHIFT 0x10
#define JENC_FSC_BUDGET_1_BUDGET_REGION7_MASK 0xff000000
#define JENC_FSC_BUDGET_1_BUDGET_REGION7_SHIFT 0x18

#define JENC_FSC_BUDGET_2_REG 0x158
#define JENC_FSC_BUDGET_2_BUDGET_REGION8_MASK 0xff
#define JENC_FSC_BUDGET_2_BUDGET_REGION8_SHIFT 0x0
#define JENC_FSC_BUDGET_2_BUDGET_REGION9_MASK 0xff00
#define JENC_FSC_BUDGET_2_BUDGET_REGION9_SHIFT 0x8
#define JENC_FSC_BUDGET_2_BUDGET_REGION10_MASK 0xff0000
#define JENC_FSC_BUDGET_2_BUDGET_REGION10_SHIFT 0x10
#define JENC_FSC_BUDGET_2_BUDGET_REGION11_MASK 0xff000000
#define JENC_FSC_BUDGET_2_BUDGET_REGION11_SHIFT 0x18

#define JENC_FSC_BUDGET_3_REG 0x15c
#define JENC_FSC_BUDGET_3_BUDGET_REGION12_MASK 0xff
#define JENC_FSC_BUDGET_3_BUDGET_REGION12_SHIFT 0x0
#define JENC_FSC_BUDGET_3_BUDGET_REGION13_MASK 0xff00
#define JENC_FSC_BUDGET_3_BUDGET_REGION13_SHIFT 0x8
#define JENC_FSC_BUDGET_3_BUDGET_REGION14_MASK 0xff0000
#define JENC_FSC_BUDGET_3_BUDGET_REGION14_SHIFT 0x10
#define JENC_FSC_BUDGET_3_BUDGET_REGION15_MASK 0xff000000
#define JENC_FSC_BUDGET_3_BUDGET_REGION15_SHIFT 0x18

#define JENC_PREDICTION_Y_STATE_REG 0x160
#define JENC_PREDICTION_Y_STATE_PREDICTION_Y_STATE_MASK 0x7ff
#define JENC_PREDICTION_Y_STATE_PREDICTION_Y_STATE_SHIFT 0x0

#define JENC_PREDICTION_C_STATE_REG 0x164
#define JENC_PREDICTION_C_STATE_PREDICTION_CB_STATE_MASK 0x7ff
#define JENC_PREDICTION_C_STATE_PREDICTION_CB_STATE_SHIFT 0x0
#define JENC_PREDICTION_C_STATE_PREDICTION_CR_STATE_MASK 0x7ff0000
#define JENC_PREDICTION_C_STATE_PREDICTION_CR_STATE_SHIFT 0x10

#define JENC_RSM_STATE_REG 0x168
#define JENC_RSM_STATE_RST_MARKER_MCU_COUNT_MASK 0xffff
#define JENC_RSM_STATE_RST_MARKER_MCU_COUNT_SHIFT 0x0
#define JENC_RSM_STATE_RST_MARKER_VALUE_MASK 0x70000
#define JENC_RSM_STATE_RST_MARKER_VALUE_SHIFT 0x10

#define JENC_PACK_STATE_REG 0x16c
#define JENC_PACKER_STATE_BIT_COUNT_MASK 0x7
#define JENC_PACKER_STATE_BIT_COUNT_SHIFT 0x0
#define JENC_PACKER_STATE_BYTE_PACKER_LENGTH_MASK 0x7f0
#define JENC_PACKER_STATE_BYTE_PACKER_LENGTH_SHIFT 0x4

#define JENC_BYTE_PACK_W0_STATE_REG 0x170
#define JENC_BYTE_PACKER_WORD0_STATE_BYTE_PACKER_WORD0_MASK 0xffffffff
#define JENC_BYTE_PACKER_WORD0_STATE_BYTE_PACKER_WORD0_SHIFT 0x0

#define JENC_BYTE_PACK_W1_STATE_REG 0x174
#define JENC_BYTE_PACKER_WORD1_STATE_BYTE_PACKER_WORD1_MASK 0xffffffff
#define JENC_BYTE_PACKER_WORD1_STATE_BYTE_PACKER_WORD1_SHIFT 0x0

#define JENC_BYTE_PACK_W2_STATE_REG 0x178
#define JENC_BYTE_PACKER_WORD2_STATE_BYTE_PACKER_WORD2_MASK 0xffffffff
#define JENC_BYTE_PACKER_WORD2_STATE_BYTE_PACKER_WORD2_SHIFT 0x0

#define JENC_BYTE_PACK_W3_STATE_REG 0x17c
#define JENC_BYTE_PACKER_WORD3_STATE_BYTE_PACKER_WORD3_MASK 0xffffffff
#define JENC_BYTE_PACKER_WORD3_STATE_BYTE_PACKER_WORD3_SHIFT 0x0

#define JENC_OUTPUT_SIZE_STATUS_REG 0x180
#define JENC_OUTPUT_SIZE_STATUS_OUTPUT_SIZE_BYTES_MASK 0x1fffffff
#define JENC_OUTPUT_SIZE_STATUS_OUTPUT_SIZE_BYTES_SHIFT 0x0

#define JENC_SCALE_CFG_REG 0x26c
#define JENC_SCALE_CFG_HSCALE_ENABLE_MASK 0x10
#define JENC_SCALE_CFG_HSCALE_ENABLE_SHIFT 0x4
#define JENC_SCALE_CFG_VSCALE_ENABLE_MASK 0x20
#define JENC_SCALE_CFG_VSCALE_ENABLE_SHIFT 0x5
#define JENC_SCALE_CFG_UPSAMPLE_EN_MASK 0x40
#define JENC_SCALE_CFG_UPSAMPLE_EN_SHIFT 0x6
#define JENC_SCALE_CFG_SUBSAMPLE_EN_MASK 0x80
#define JENC_SCALE_CFG_SUBSAMPLE_EN_SHIFT 0x7
#define JENC_SCALE_CFG_HSCALE_ALGORITHM_MASK 0x100
#define JENC_SCALE_CFG_HSCALE_ALGORITHM_SHIFT 0x8
#define JENC_SCALE_CFG_VSCALE_ALGORITHM_MASK 0x200
#define JENC_SCALE_CFG_VSCALE_ALGORITHM_SHIFT 0x9
#define JENC_SCALE_CFG_H_SCALE_FIR_ALGORITHM_MASK 0x3000
#define JENC_SCALE_CFG_H_SCALE_FIR_ALGORITHM_SHIFT 0xc
#define JENC_SCALE_CFG_V_SCALE_FIR_ALGORITHM_MASK 0x30000
#define JENC_SCALE_CFG_V_SCALE_FIR_ALGORITHM_SHIFT 0x10

#define JENC_SCALE_PLN0_OUT_CFG_REG 0x270
#define JENC_SCALE_PLN0_OUTPUT_CFG_BLOCK_WIDTH_MASK 0xff
#define JENC_SCALE_PLN0_OUTPUT_CFG_BLOCK_WIDTH_SHIFT 0x0
#define JENC_SCALE_PLN0_OUTPUT_CFG_BLOCK_HEIGHT_MASK 0xf0000
#define JENC_SCALE_PLN0_OUTPUT_CFG_BLOCK_HEIGHT_SHIFT 0x10

#define JENC_SCALE_PLN1_OUT_CFG_REG 0x274
#define JENC_SCALE_PLN1_OUTPUT_CFG_BLOCK_WIDTH_MASK 0xff
#define JENC_SCALE_PLN1_OUTPUT_CFG_BLOCK_WIDTH_SHIFT 0x0
#define JENC_SCALE_PLN1_OUTPUT_CFG_BLOCK_HEIGHT_MASK 0xf0000
#define JENC_SCALE_PLN1_OUTPUT_CFG_BLOCK_HEIGHT_SHIFT 0x10

#define JENC_SCALE_PLN2_OUT_CFG_REG 0x278
#define JENC_SCALE_PLN2_OUTPUT_CFG_BLOCK_WIDTH_MASK 0xff
#define JENC_SCALE_PLN2_OUTPUT_CFG_BLOCK_WIDTH_SHIFT 0x0
#define JENC_SCALE_PLN2_OUTPUT_CFG_BLOCK_HEIGHT_MASK 0xf0000
#define JENC_SCALE_PLN2_OUTPUT_CFG_BLOCK_HEIGHT_SHIFT 0x10

#define JENC_SCALE_PLN0_HSTEP_REG 0x27c
#define JENC_SCALE_PLN0_HSTEP_FRACTIONAL_MASK 0x1fffff
#define JENC_SCALE_PLN0_HSTEP_FRACTIONAL_SHIFT 0x0
#define JENC_SCALE_PLN0_HSTEP_INTEGER_MASK 0x7e00000
#define JENC_SCALE_PLN0_HSTEP_INTEGER_SHIFT 0x15

#define JENC_SCALE_PLN1_HSTEP_REG 0x280
#define JENC_SCALE_PLN1_HSTEP_FRACTIONAL_MASK 0x1fffff
#define JENC_SCALE_PLN1_HSTEP_FRACTIONAL_SHIFT 0x0
#define JENC_SCALE_PLN1_HSTEP_INTEGER_MASK 0x7e00000
#define JENC_SCALE_PLN1_HSTEP_INTEGER_SHIFT 0x15

#define JENC_SCALE_PLN2_HSTEP_REG 0x284
#define JENC_SCALE_PLN2_HSTEP_FRACTIONAL_MASK 0x1fffff
#define JENC_SCALE_PLN2_HSTEP_FRACTIONAL_SHIFT 0x0
#define JENC_SCALE_PLN2_HSTEP_INTEGER_MASK 0x7e00000
#define JENC_SCALE_PLN2_HSTEP_INTEGER_SHIFT 0x15

#define JENC_SCALE_PLN0_VSTEP_REG 0x28c
#define JENC_SCALE_PLN0_VSTEP_FRACTIONAL_MASK 0x1fffff
#define JENC_SCALE_PLN0_VSTEP_FRACTIONAL_SHIFT 0x0
#define JENC_SCALE_PLN0_VSTEP_INTEGER_MASK 0x7e00000
#define JENC_SCALE_PLN0_VSTEP_INTEGER_SHIFT 0x15

#define JENC_SCALE_PLN1_VSTEP_REG 0x290
#define JENC_SCALE_PLN1_VSTEP_FRACTIONAL_MASK 0x1fffff
#define JENC_SCALE_PLN1_VSTEP_FRACTIONAL_SHIFT 0x0
#define JENC_SCALE_PLN1_VSTEP_INTEGER_MASK 0x7e00000
#define JENC_SCALE_PLN1_VSTEP_INTEGER_SHIFT 0x15

#define JENC_SCALE_PLN2_VSTEP_REG 0x294
#define JENC_SCALE_PLN2_VSTEP_FRACTIONAL_MASK 0x1fffff
#define JENC_SCALE_PLN2_VSTEP_FRACTIONAL_SHIFT 0x0
#define JENC_SCALE_PLN2_VSTEP_INTEGER_MASK 0x7e00000
#define JENC_SCALE_PLN2_VSTEP_INTEGER_SHIFT 0x15

#define JENC_DMI_CFG_REG 0x298
#define JENC_DMI_CFG_DMI_MEM_SEL_MASK 0x7
#define JENC_DMI_CFG_DMI_MEM_SEL_SHIFT 0x0
#define JENC_DMI_CFG_AUTO_INC_EN_MASK 0x10
#define JENC_DMI_CFG_AUTO_INC_EN_SHIFT 0x4

#define JENC_DMI_ADDR_REG 0x29c
#define JENC_DMI_ADDR_DMI_ADDR_MASK 0x3ff
#define JENC_DMI_ADDR_DMI_ADDR_SHIFT 0x0

#define JENC_DMI_DATA_REG 0x2a0
#define JENC_DMI_DATA_DMI_DATA_MASK 0xffffffff
#define JENC_DMI_DATA_DMI_DATA_SHIFT 0x0

#define JENC_TESTBUS_CFG_REG 0x2b0
#define JENC_TESTBUS_CFG_BUS_SEL_MASK 0x3f
#define JENC_TESTBUS_CFG_BUS_SEL_SHIFT 0x0

#define JENC_MISR_CFG_REG 0x2b4
#define JENC_MISR_CFG_MISR0_EN_MASK 0x1
#define JENC_MISR_CFG_MISR0_EN_SHIFT 0x0
#define JENC_MISR_CFG_MISR1_EN_MASK 0x2
#define JENC_MISR_CFG_MISR1_EN_SHIFT 0x1
#define JENC_MISR_CFG_MISR2_EN_MASK 0x4
#define JENC_MISR_CFG_MISR2_EN_SHIFT 0x2

#define JENC_MISR0_RD0_REG 0x2b8
#define JENC_MISR0_RD0_VALUE_MASK 0xffffffff
#define JENC_MISR0_RD0_VALUE_SHIFT 0x0

#define JENC_MISR0_RD1_REG 0x2bc
#define JENC_MISR0_RD1_VALUE_MASK 0xffffffff
#define JENC_MISR0_RD1_VALUE_SHIFT 0x0

#define JENC_MISR0_RD2_REG 0x2c0
#define JENC_MISR0_RD2_VALUE_MASK 0xffffffff
#define JENC_MISR0_RD2_VALUE_SHIFT 0x0

#define JENC_MISR0_RD3_REG 0x2c4
#define JENC_MISR0_RD3_VALUE_MASK 0xffffffff
#define JENC_MISR0_RD3_VALUE_SHIFT 0x0

#define JENC_MISR1_RD0_REG 0x2c8
#define JENC_MISR1_RD0_VALUE_MASK 0xffffffff
#define JENC_MISR1_RD0_VALUE_SHIFT 0x0

#define JENC_MISR1_RD1_REG 0x2cc
#define JENC_MISR1_RD1_VALUE_MASK 0xffffffff
#define JENC_MISR1_RD1_VALUE_SHIFT 0x0

#define JENC_MISR1_RD2_REG 0x2d0
#define JENC_MISR1_RD2_VALUE_MASK 0xffffffff
#define JENC_MISR1_RD2_VALUE_SHIFT 0x0

#define JENC_MISR1_RD3_REG 0x2d4
#define JENC_MISR1_RD3_VALUE_MASK 0xffffffff
#define JENC_MISR1_RD3_VALUE_SHIFT 0x0

#define JENC_MISR2_RD0_REG 0x2d8
#define JENC_MISR2_RD0_VALUE_MASK 0xffffffff
#define JENC_MISR2_RD0_VALUE_SHIFT 0x0

#define JENC_MISR2_RD1_REG 0x2dc
#define JENC_MISR2_RD1_VALUE_MASK 0xffffffff
#define JENC_MISR2_RD1_VALUE_SHIFT 0x0

#define JENC_MISR2_RD2_REG 0x2e0
#define JENC_MISR2_RD2_VALUE_MASK 0xffffffff
#define JENC_MISR2_RD2_VALUE_SHIFT 0x0

#define JENC_MISR2_RD3_REG 0x2e4
#define JENC_MISR2_RD3_VALUE_MASK 0xffffffff
#define JENC_MISR2_RD3_VALUE_SHIFT 0x0

#define JENC_FE_VBPAD_REG 0x2e8
#define JENC_FE_VBPAD_BLOCK_ROW_MASK 0x1fff
#define JENC_FE_VBPAD_BLOCK_ROW_SHIFT 0x0

#define JENC_PLN0_RD_HINIT_INT_REG 0x2ec
#define JENC_PLN0_RD_HINIT_INT_INTEGER_MASK 0x1ffff
#define JENC_PLN0_RD_HINIT_INT_INTEGER_SHIFT 0x0

#define JENC_PLN1_RD_HINIT_INT_REG 0x2f0
#define JENC_PLN1_RD_HINIT_INT_INTEGER_MASK 0x1ffff
#define JENC_PLN1_RD_HINIT_INT_INTEGER_SHIFT 0x0

#define JENC_PLN2_RD_HINIT_INT_REG 0x2f4
#define JENC_PLN2_RD_HINIT_INT_INTEGER_MASK 0x1ffff
#define JENC_PLN2_RD_HINIT_INT_INTEGER_SHIFT 0x0

#define JENC_PLN0_RD_VINIT_INT_REG 0x2f8
#define JENC_PLN0_RD_VINIT_INT_INTEGER_MASK 0x1ffff
#define JENC_PLN0_RD_VINIT_INT_INTEGER_SHIFT 0x0

#define JENC_PLN1_RD_VINIT_INT_REG 0x2fc
#define JENC_PLN1_RD_VINIT_INT_INTEGER_MASK 0x1ffff
#define JENC_PLN1_RD_VINIT_INT_INTEGER_SHIFT 0x0

#define JENC_PLN2_RD_VINIT_INT_REG 0x300
#define JENC_PLN2_RD_VINIT_INT_INTEGER_MASK 0x1ffff
#define JENC_PLN2_RD_VINIT_INT_INTEGER_SHIFT 0x0

#define JENC_SPARE_REG 0x308
#define JENC_SPARE_VALUE_MASK 0xffffffff
#define JENC_SPARE_VALUE_SHIFT 0x0

#define JENC_S0_S3_MMU_PF_CNTL_REG 0x30c
#define JENC_S0_S3_MMU_PF_CNTL_S0_L1_MMU_PREFETCH_EN_MASK 0x1
#define JENC_S0_S3_MMU_PF_CNTL_S0_L1_MMU_PREFETCH_EN_SHIFT 0x0
#define JENC_S0_S3_MMU_PF_CNTL_S0_L1_PERIOD_MASK 0x2
#define JENC_S0_S3_MMU_PF_CNTL_S0_L1_PERIOD_SHIFT 0x1
#define JENC_S0_S3_MMU_PF_CNTL_S0_L1_DIRECTION_MASK 0x4
#define JENC_S0_S3_MMU_PF_CNTL_S0_L1_DIRECTION_SHIFT 0x2
#define JENC_S0_S3_MMU_PF_CNTL_S1_L1_MMU_PREFETCH_EN_MASK 0x10
#define JENC_S0_S3_MMU_PF_CNTL_S1_L1_MMU_PREFETCH_EN_SHIFT 0x4
#define JENC_S0_S3_MMU_PF_CNTL_S1_L1_PERIOD_MASK 0x20
#define JENC_S0_S3_MMU_PF_CNTL_S1_L1_PERIOD_SHIFT 0x5
#define JENC_S0_S3_MMU_PF_CNTL_S1_L1_DIRECTION_MASK 0x40
#define JENC_S0_S3_MMU_PF_CNTL_S1_L1_DIRECTION_SHIFT 0x6
#define JENC_S0_S3_MMU_PF_CNTL_S2_L1_MMU_PREFETCH_EN_MASK 0x100
#define JENC_S0_S3_MMU_PF_CNTL_S2_L1_MMU_PREFETCH_EN_SHIFT 0x8
#define JENC_S0_S3_MMU_PF_CNTL_S2_L1_PERIOD_MASK 0x200
#define JENC_S0_S3_MMU_PF_CNTL_S2_L1_PERIOD_SHIFT 0x9
#define JENC_S0_S3_MMU_PF_CNTL_S2_L1_DIRECTION_MASK 0x400
#define JENC_S0_S3_MMU_PF_CNTL_S2_L1_DIRECTION_SHIFT 0xa
#define JENC_S0_S3_MMU_PF_CNTL_S3_L1_MMU_PREFETCH_EN_MASK 0x1000
#define JENC_S0_S3_MMU_PF_CNTL_S3_L1_MMU_PREFETCH_EN_SHIFT 0xc
#define JENC_S0_S3_MMU_PF_CNTL_S3_L1_PERIOD_MASK 0x2000
#define JENC_S0_S3_MMU_PF_CNTL_S3_L1_PERIOD_SHIFT 0xd
#define JENC_S0_S3_MMU_PF_CNTL_S3_L1_DIRECTION_MASK 0x4000
#define JENC_S0_S3_MMU_PF_CNTL_S3_L1_DIRECTION_SHIFT 0xe

#define JENC_S0_MMU_PF_ADDR_MIN_REG 0x310
#define JENC_S0_MMU_PF_ADDR_MIN_PF_ADDR_MIN_MASK 0xffffffff
#define JENC_S0_MMU_PF_ADDR_MIN_PF_ADDR_MIN_SHIFT 0x0

#define JENC_S0_MMU_PF_ADDR_MAX_REG 0x314
#define JENC_S0_MMU_PF_ADDR_MAX_PF_ADDR_MAX_MASK 0xffffffff
#define JENC_S0_MMU_PF_ADDR_MAX_PF_ADDR_MAX_SHIFT 0x0

#define JENC_S0_MMU_PF_CTL_L1_FILTER_REG 0x318
#define JENC_S0_MMU_PF_CTL_L1_FILTER_L1_FILTER_EN_MASK 0x1
#define JENC_S0_MMU_PF_CTL_L1_FILTER_L1_FILTER_EN_SHIFT 0x0
#define JENC_S0_MMU_PF_CTL_L1_FILTER_L1_FILTER_DEPTH_MASK 0x70
#define JENC_S0_MMU_PF_CTL_L1_FILTER_L1_FILTER_DEPTH_SHIFT 0x4

#define JENC_S1_MMU_PF_ADDR_MIN_REG 0x31c
#define JENC_S1_MMU_PF_ADDR_MIN_PF_ADDR_MIN_MASK 0xffffffff
#define JENC_S1_MMU_PF_ADDR_MIN_PF_ADDR_MIN_SHIFT 0x0

#define JENC_S1_MMU_PF_ADDR_MAX_REG 0x320
#define JENC_S1_MMU_PF_ADDR_MAX_PF_ADDR_MAX_MASK 0xffffffff
#define JENC_S1_MMU_PF_ADDR_MAX_PF_ADDR_MAX_SHIFT 0x0

#define JENC_S1_MMU_PF_CTL_L1_FILTER_REG 0x324
#define JENC_S1_MMU_PF_CTL_L1_FILTER_L1_FILTER_EN_MASK 0x1
#define JENC_S1_MMU_PF_CTL_L1_FILTER_L1_FILTER_EN_SHIFT 0x0
#define JENC_S1_MMU_PF_CTL_L1_FILTER_L1_FILTER_DEPTH_MASK 0x70
#define JENC_S1_MMU_PF_CTL_L1_FILTER_L1_FILTER_DEPTH_SHIFT 0x4

#define JENC_S2_MMU_PF_ADDR_MIN_REG 0x328
#define JENC_S2_MMU_PF_ADDR_MIN_PF_ADDR_MIN_MASK 0xffffffff
#define JENC_S2_MMU_PF_ADDR_MIN_PF_ADDR_MIN_SHIFT 0x0

#define JENC_S2_MMU_PF_ADDR_MAX_REG 0x32c
#define JENC_S2_MMU_PF_ADDR_MAX_PF_ADDR_MAX_MASK 0xffffffff
#define JENC_S2_MMU_PF_ADDR_MAX_PF_ADDR_MAX_SHIFT 0x0

#define JENC_S2_MMU_PF_CTL_L1_FILTER_REG 0x330
#define JENC_S2_MMU_PF_CTL_L1_FILTER_L1_FILTER_EN_MASK 0x1
#define JENC_S2_MMU_PF_CTL_L1_FILTER_L1_FILTER_EN_SHIFT 0x0
#define JENC_S2_MMU_PF_CTL_L1_FILTER_L1_FILTER_DEPTH_MASK 0x70
#define JENC_S2_MMU_PF_CTL_L1_FILTER_L1_FILTER_DEPTH_SHIFT 0x4

#define JENC_S3_MMU_PF_ADDR_MIN_REG 0x334
#define JENC_S3_MMU_PF_ADDR_MIN_PF_ADDR_MIN_MASK 0xffffffff
#define JENC_S3_MMU_PF_ADDR_MIN_PF_ADDR_MIN_SHIFT 0x0

#define JENC_S3_MMU_PF_ADDR_MAX_REG 0x338
#define JENC_S3_MMU_PF_ADDR_MAX_PF_ADDR_MAX_MASK 0xffffffff
#define JENC_S3_MMU_PF_ADDR_MAX_PF_ADDR_MAX_SHIFT 0x0

#define JENC_S3_MMU_PF_CTL_L1_FILTER_REG 0x33c
#define JENC_S3_MMU_PF_CTL_L1_FILTER_L1_FILTER_EN_MASK 0x1
#define JENC_S3_MMU_PF_CTL_L1_FILTER_L1_FILTER_EN_SHIFT 0x0
#define JENC_S3_MMU_PF_CTL_L1_FILTER_L1_FILTER_DEPTH_MASK 0x70
#define JENC_S3_MMU_PF_CTL_L1_FILTER_L1_FILTER_DEPTH_SHIFT 0x4

#define JENC_CORE_CFG_FE_DISABLE	0x0
#define JENC_CORE_CFG_FE_ENABLE		0x1

#define JENC_CORE_CFG_WE_DISABLE	0x0
#define JENC_CORE_CFG_WE_ENABLE		0x1

#define JENC_CORE_CFG_ENC_DISABLE	0x0
#define JENC_CORE_CFG_ENC_ENABLE	0x1

#define JENC_CORE_CFG_SCALE_DISABLE	0x0
#define JENC_CORE_CFG_SCALE_ENABLE	0x1

#define JENC_CORE_CFG_TESTBUS_DISABLE	0x0
#define JENC_CORE_CFG_TESTBUS_ENABLE	0x1

#define JENC_CORE_CFG_CGC_ENABLE	0x0
#define JENC_CORE_CFG_CGC_DISABLE	0x1

#define JENC_CFG_FSC_DISABLE		0x0
#define JENC_CFG_FSC_ENABLE		0x1

#define JENC_CFG_OUT_ENABLE		0x0
#define JENC_CFG_OUT_DIASBLE		0x1

#define JENC_SCALE_CFG_UPSMPL_DISABLE	0x0
#define JENC_SCALE_CFG_UPSMPL_ENABLE	0x1

#define JENC_SCALE_CFG_SUBSMPL_DISABLE	0x0
#define JENC_SCALE_CFG_SUBSMPL_ENABLE	0x1

#define JENC_CORE_CFG_OFFLINE_ENCODE	0x1

enum jenc_fe_cfg_mem_fmt {
	JENC_FE_CFG_MEM_FAT_PLANAR	= 0x0,
	JENC_FE_CFG_MEM_FMT_PPLANAR	= 0x1,
	JENC_FE_CFG_MEM_FMT_MONO	= 0x2,
	JENC_FE_CFG_MEM_FMT_COEFFICIENT	= 0x3
};

enum jenc_fe_cfg_mcus_per_blk {
	JENC_FE_CFG_MCUS_PER_BLK_1MCU  = 0x0,
	JENC_FE_CFG_MCUS_PER_BLK_2MCU  = 0x1,
	JENC_FE_CFG_MCUS_PER_BLK_4MCU  = 0x2,
	JENC_FE_CFG_MCUS_PER_BLK_8MCU  = 0x3
};

enum jenc_fe_cfg_mal_bound {
	JENC_FE_CFG_MAL_BOUND_MAL_32_BYTES	= 0x0,
	JENC_FE_CFG_MAL_BOUND_MAL_64_BYTES	= 0x1,
	JENC_FE_CFG_MAL_BOUND_MAL_128_BYTES	= 0x2,
	JENC_FE_CFG_MAL_BOUND_MAL_256_BYTES	= 0x3,
	JENC_FE_CFG_MAL_BOUND_MAL_512_BYTES	= 0x4,
	JENC_FE_CFG_MAL_BOUND_MAL_1K_BYTES	= 0x5,
	JENC_FE_CFG_MAL_BOUND_MAL_2K_BYTES	= 0x6,
	JENC_FE_CFG_MAL_BOUND_MAL_4K_BYTES	= 0x7
};

enum jenc_we_cfg_mem_fmt {
	JENC_WE_CFG_MEM_FMT_PLANAR	= 0x0,
	JENC_WE_CFG_MEM_FMT_PPLANAR	= 0x1,
	JENC_WE_CFG_MEM_FMT_MONO	= 0x2
};

enum jenc_we_cfg_mal_bound {
	JENC_WE_CFG_MAL_BOUND_MAL_32_BYTES	= 0x0,
	JENC_WE_CFG_MAL_BOUND_MAL_64_BYTES	= 0x1,
	JENC_WE_CFG_MAL_BOUND_MAL_128_BYTES	= 0x2,
	JENC_WE_CFG_MAL_BOUND_MAL_256_BYTES	= 0x3,
	JENC_WE_CFG_MAL_BOUND_MAL_512_BYTES	= 0x4,
	JENC_WE_CFG_MAL_BOUND_MAL_1K_BYTES	= 0x5,
	JENC_WE_CFG_MAL_BOUND_MAL_2K_BYTES	= 0x6,
	JENC_WE_CFG_MAL_BOUND_MAL_4K_BYTES	= 0x7
};

enum jenc_img_fmt {
	JENC_CFG_IMG_FMT_H1V1	= 0x0,
	JENC_CFG_IMG_FMT_H1V2	= 0x1,
	JENC_CFG_IMG_FMT_H2V1	= 0x2,
	JENC_CFG_IMG_FMT_H2V2	= 0x3,
	JENC_CFG_IMG_FMT_MONO	= 0x4
};

enum jenc_scale_cfg_hscale_algo {
	JENC_CFG_HSCALE_ALGO_MN_DOWNSCALE	= 0x0,
	JENC_CFG_HSCALE_ALGO_FIR_UPSCALE	= 0x1
};

enum jenc_cfg_vscale_algo {
	JENC_CFG_VSCALE_ALGO_MN_DOWNSCALE	= 0x0,
	JENC_CFG_VSCALE_ALGO_FIR_UPSCALE	= 0x1
};

enum jenc_cfg_hscale_fir_algo {
	JENC_CFG_HSCALE_FIR_ALGO_BILINEAR	= 0x0,
	JENC_CFG_HSCALE_FIR_ALGO_BICUBIC	= 0x1,
	JENC_CFG_HSCALE_FIR_ALGO_NEAR_NEIGHBOR  = 0x2
};

enum  jenc_cfg_vscale_fir_algo {
	JENC_CFG_VSCALE_FIR_ALGO_BILINEAR	= 0x0,
	JENC_CFG_VSCALE_FIR_ALGO_BICUBIC	= 0x1,
	JENC_CFG_VSCALE_FIR_ALGO_NEAR_NEIGHBOR	= 0x2
};

enum jenc_cfg_dmi_mem_sel {
	JENC_CFG_DMI_MEM_SEL_NONE		= 0x0,
	JENC_CFG_DMI_MEM_SEL_QUANT_LUT		= 0x1,
	JENC_CFG_DMI_MEM_SEL_HUFFMAN_LUT	= 0x2
};

union jenc_hw_ver {
	struct {
		u32 step	: 16; /* 15:0 */
		u32 minor	: 12; /* 27:16 */
		u32 major	: 4; /* 31:28 */
	};
	u32 w32;
};

union  jenc_hw_cap {
	struct {
		u32 encode	: 1; /* 0:0 */
		u32 decode	: 1; /* 1:1 */
		u32 unused0	: 2; /* 3:2 */
		u32 upscale	: 3; /* 6:4 */
		u32 unused1	: 1; /* 7:7 */
		u32 downscale	: 3; /* 10:8 */
		u32 unused2	: 21; /* 31:11 */
	};
	u32 w32;
};

union jenc_rst_cmd {
	struct {
		u32 fe_reset		: 1; /* 0:0 */
		u32 we_reset		: 1; /* 1:1 */
		u32 unused0		: 2; /* 3:2 */
		u32 encoder_reset	: 1; /* 4:4 */
		u32 decoder_reset	: 1; /* 5:5 */
		u32 block_formatter_rst	: 1; /* 6:6 */
		u32 scale_reset		: 1; /* 7:7 */
		u32 unused1		: 5; /* 12:8 */
		u32 register_reset	: 1; /* 13:13 */
		u32 unused2		: 2; /* 15:14 */
		u32 misr_reset		: 1; /* 16:16 */
		u32 core_reset		: 1; /* 17:17 */
		u32 unused3		: 11; /* 28:18 */
		u32 jpeg_domain_reset	: 1; /* 29:29 */
		u32 unused4		: 1; /* 30:30 */
		u32 reset_bypass	: 1; /* 31:31 */
	};
	u32 w32;
};

union jenc_core_cfg {
	struct {
		u32 fe_enable		: 1; /* 0:0 */
		u32 we_enable		: 1; /* 1:1 */
		u32 unused0		: 2; /* 3:2 */
		u32 enc_enable		: 1; /* 4:4 */
		u32 unused1		: 2; /* 6:5 */
		u32 scale_enable	: 1; /* 7:7 */
		u32 unused2		: 11; /* 18:8 */
		u32 testbus_enable	: 1; /* 19:19 */
		u32 unused3		: 4; /* 23:20 */
		u32 mode		: 3; /* 26:24 */
		u32 unused4		: 4; /* 30:27 */
		u32 cgc_disable		: 1; /* 31:31 */
	};
	u32 w32;
};

union jenc_cmd {
	struct {
		u32 hw_start		: 1; /* 0:0 */
		u32 hw_stop		: 1; /* 1:1 */
		u32 unused0		: 2; /* 3:2 */
		u32 clr_rd_pln0_queue	: 1; /* 4:4 */
		u32 clr_rd_pln1_queue	: 1; /* 5:5 */
		u32 clr_rd_pln2_queue	: 1; /* 6:6 */
		u32 unused1		: 1; /* 7:7 */
		u32 clr_wr_pln0_queue	: 1; /* 8:8 */
		u32 clr_wr_pln1_queue	: 1; /* 9:9 */
		u32 clr_wr_pln2_queue	: 1; /* 10:10 */
		u32 apply_swc_rd_params	: 1; /* 11:11 */
		u32 unused2		: 20; /* 31:12 */
	};
	u32 w32;
};

union jenc_core_state_status {
	struct {
		u32 encode_state	: 1; /* 0:0 */
		u32 unused0		: 1; /* 1:1 */
		u32 scale_state		: 1; /* 2:2 */
		u32 unused1		: 1; /* 3:3 */
		u32 realtime_state	: 1; /* 4:4 */
		u32 unused2		: 3; /* 7:5 */
		u32 bus_state		: 1; /* 8:8 */
		u32 top_lvl_cgc_state	: 1; /* 9:9 */
		u32 unused3		: 22; /* 31:10 */
	};
	u32 w32;
};

union jenc_fe_cfg {
	struct {
		u32 byte_ordering	: 4; /* 3:0 */
		u32 burst_length_max	: 4; /* 7:4 */
		u32 memory_format	: 2; /* 9:8 */
		u32 unused0		: 2; /* 11:10 */
		u32 cbcr_order		: 1; /* 12:12 */
		u32 bottom_vpad_en	: 1; /* 13:13 */
		u32 unused1		: 2; /* 15:14 */
		u32 pln0_en		: 1; /* 16:16 */
		u32 pln1_en		: 1; /* 17:17 */
		u32 pln2_en		: 1; /* 18:18 */
		u32 unused2		: 2; /* 20:19 */
		u32 sixteen_mcu_en	: 1; /* 21:21 */
		u32 mcus_per_block	: 2; /* 23:22 */
		u32 mal_boundary	: 3; /* 26:24 */
		u32 mal_en		: 1; /* 27:27 */
		u32 unused3		: 4; /* 31:28 */
	};
	u32 w32;
};

union jenc_fe_qos_cfg {
	struct {
		u32 priority	: 4; /* 3:0 */
		u32 unused0	: 28; /* 31:4 */
	};
	u32 w32;
};

union jenc_pln_rd_offs {
	struct {
		u32 offset	: 29; /* 28:0 */
		u32 unused0	: 3; /* 31:29 */
	};
	u32 w32;
};

union jenc_rd_pntr_cnt {
	struct {
		u32 pln0_pntr_cnt	: 3; /* 2:0 */
		u32 unused0		: 1; /* 3:3 */
		u32 pln1_pntr_cnt	: 3; /* 6:4 */
		u32 unused1		: 1; /* 7:7 */
		u32 pln2_pntr_cnt	: 3; /* 10:8 */
		u32 unused2		: 21; /* 31:11 */
	};
	u32 w32;
};

union jenc_pln_rd_buff_size {
	struct {
		u32 width	: 16; /* 15:0 */
		u32 height	: 16; /* 31:16 */
	};
	u32 w32;
};

union jenc_pln_rd_stride {
	struct {
		u32 stride	: 16; /* 15:0 */
		u32 unused0	: 16; /* 31:16 */
	};
	u32 w32;
};

union jenc_pln_rd_hinit {
	struct {
		u32 fractional	: 21; /* 20:0 */
		u32 unused0	: 11; /* 31:21 */
	};
	u32 w32;
};

union jenc_pln_rd_vinit {
	struct {
		u32 fractional	: 21; /* 20:0 */
		u32 unused0	: 11; /* 31:21 */
	};
	u32 w32;
};

union jenc_we_cfg {
	struct {
		u32 byte_ordering	: 4; /* 3:0 */
		u32 burst_length_max	: 4; /* 7:4 */
		u32 memory_format	: 2; /* 9:8 */
		u32 unused0		: 2; /* 11:10 */
		u32 cbcr_order		: 1; /* 12:12 */
		u32 unused1		: 3; /* 15:13 */
		u32 pln0_en		: 1; /* 16:16 */
		u32 pln1_en		: 1; /* 17:17 */
		u32 pln2_en		: 1; /* 18:18 */
		u32 unused2		: 5; /* 23:19 */
		u32 mal_boundary	: 3; /* 26:24 */
		u32 mal_en		: 1; /* 27:27 */
		u32 pop_buff_on_eos	: 1; /* 28:28 */
		u32 unused3		: 3; /* 31:29 */
	};
	u32 w32;
};

union jenc_we_qos_cfg {
	struct {
		u32 priority_000	: 4; /* 3:0 */
		u32 priority_001	: 4; /* 7:4 */
		u32 priority_010	: 4; /* 11:8 */
		u32 priority_011	: 4; /* 15:12 */
		u32 priority_100	: 4; /* 19:16 */
		u32 priority_101	: 4; /* 23:20 */
		u32 priority_110	: 4; /* 27:24 */
		u32 priority_111	: 4; /* 31:28 */
	};
	u32 w32;
};

union jenc_wr_pntr_cnt {
	struct {
		u32 pln0_pntr_cnt	: 4; /* 3:0 */
		u32 pln1_pntr_cnt	: 4; /* 7:4 */
		u32 pln2_pntr_cnt	: 4; /* 11:8 */
		u32 unused0		: 20; /* 31:12 */
	};
	u32 w32;
};

union jenc_pln_wr_buff_size {
	struct {
		u32 width	: 16; /* 15:0 */
		u32 height	: 16; /* 31:16 */
	};
	u32 w32;
};

union jenc_pln_wr_stride {
	struct {
		u32 stride	: 16; /* 15:0 */
		u32 unused0	: 16; /* 31:16 */
	};
	u32 w32;
};

union jenc_pln_wr_hinit {
	struct {
		u32 integer	: 16; /* 15:0 */
		u32 unused0	: 16; /* 31:16 */
	};
	u32 w32;
};

union jenc_pln_wr_vinit {
	struct {
		u32 integer	: 16; /* 15:0 */
		u32 unused0	: 16; /* 31:16 */
	};
	u32 w32;
};

union jenc_pln_wr_hstep {
	struct {
		u32 integer	: 17; /* 16:0 */
		u32 unused0	: 15; /* 31:17 */
	};
	u32 w32;
};

union jenc_pln_wr_vstep {
	struct {
		u32 integer	: 17; /* 16:0 */
		u32 unused0	: 15; /* 31:17 */
	};
	u32 w32;
};

union jenc_pln_wr_blk_cfg {
	struct {
		u32 blocks_per_col	: 16; /* 15:0 */
		u32 blocks_per_row	: 16; /* 31:16 */
	};
	u32 w32;
};

union jenc_cfg {
	struct {
		u32 image_format	: 3; /* 2:0 */
		u32 unused0		: 4; /* 6:3 */
		u32 apply_eoi		: 1; /* 7:7 */
		u32 huffman_sel		: 1; /* 8:8 */
		u32 unused1		: 2; /* 10:9 */
		u32 fsc_enable		: 1; /* 11:11 */
		u32 unused2		: 3; /* 14:12 */
		u32 output_disable	: 1; /* 15:15 */
		u32 rst_marker_period	: 16; /* 31:16 */
	};
	u32 w32;
};

union jenc_img_size {
	struct {
		u32 encode_width	: 13; /* 12:0 */
		u32 unused0		: 3; /* 15:13 */
		u32 encode_height	: 13; /* 28:16 */
		u32 unused1		: 3; /* 31:29 */
	};
	u32 w32;
};

union jenc_fsc_region_size {
	struct {
		u32 region_size	: 5; /* 4:0 */
		u32 unused0	: 3; /* 7:5 */
		u32 hv_region	: 1; /* 8:8 */
		u32 unused1	: 23; /* 31:9 */
	};
	u32 w32;
};

union jenc_fsc_budget {
	struct {
		u32 budget_region0	: 8; /* 7:0 */
		u32 budget_region1	: 8; /* 15:8 */
		u32 budget_region2	: 8; /* 23:16 */
		u32 budget_region3	: 8; /* 31:24 */
	};
	u32 w32;
};

union jenc_pred_y_state {
	struct {
		u32 predict_y_state	: 11; /* 10:0 */
		u32 unused0		: 21; /* 31:11 */
	};
	u32 w32;
};

union jenc_pred_c_state {
	struct {
		u32 prediction_cb_state	: 11; /* 10:0 */
		u32 unused0		: 5; /* 15:11 */
		u32 prediction_cr_state	: 11; /* 26:16 */
		u32 unused1		: 5; /* 31:27 */
	};
	u32 w32;
};

union jenc_rsm_state {
	struct {
		u32 rst_marker_mcu_cnt	: 16; /* 15:0 */
		u32 rst_marker_value	: 3; /* 18:16 */
		u32 unused0		: 13; /* 31:19 */
	};
	u32 w32;
};

union jenc_packer_state {
	struct {
		u32 bit_count		: 3; /* 2:0 */
		u32 unused0		: 1; /* 3:3 */
		u32 byte_packer_len	: 7; /* 10:4 */
		u32 unused1		: 21; /* 31:11 */
	};
	u32 w32;
};

union jenc_output_size_status {
	struct {
		u32 out_size_bytes	: 29; /* 28:0 */
		u32 unused0		: 3; /* 31:29 */
	};
	u32 w32;
};

union jenc_scale_cfg {
	struct {
		u32 unused0		: 4; /* 3:0 */
		u32 hscale_enable	: 1; /* 4:4 */
		u32 vscale_enable	: 1; /* 5:5 */
		u32 upsample_en		: 1; /* 6:6 */
		u32 subsample_en	: 1; /* 7:7 */
		u32 hscale_algo		: 1; /* 8:8 */
		u32 vscale_algo		: 1; /* 9:9 */
		u32 unused1		: 2; /* 11:10 */
		u32 h_scale_fir_algo	: 2; /* 13:12 */
		u32 unused2		: 2; /* 15:14 */
		u32 v_scale_fir_algo	: 2; /* 17:16 */
		u32 unused3		: 14; /* 31:18 */
	};
	u32 w32;
};

union jenc_scale_pln_out_cfg {
	struct {
		u32 block_width		: 8; /* 7:0 */
		u32 unused0		: 8; /* 15:8 */
		u32 block_height	: 4; /* 19:16 */
		u32 unused1		: 12; /* 31:20 */
	};
	u32 w32;
};

union jenc_scale_pln_hstep {
	struct {
		u32 fractional	: 21; /* 20:0 */
		u32 integer	: 6; /* 26:21 */
		u32 unused0	: 5; /* 31:27 */
	};
	u32 w32;
};

union jenc_scale_pln_vstep {
	struct {
		u32 fractional	: 21; /* 20:0 */
		u32 integer	: 6; /* 26:21 */
		u32 unused0	: 5; /* 31:27 */
	};
	u32 w32;
};

union jenc_dmi_cfg {
	struct {
		u32 mem_sel	: 3; /* 2:0 */
		u32 unused0	: 1; /* 3:3 */
		u32 auto_inc_en	: 1; /* 4:4 */
		u32 unused1	: 27; /* 31:5 */
	};
	u32 w32;
};

union jenc_dmi_addr {
	struct {
		u32 addr	: 10; /* 9:0 */
		u32 unused0	: 22; /* 31:10 */
	};
	u32 w32;
};

union jenc_testbus_cfg {
	struct {
		u32 bus_sel	: 6; /* 5:0 */
		u32 unused0	: 26; /* 31:6 */
	};
	u32 w32;
};

union jenc_misr_cfg {
	struct {
		u32 misr0_en	: 1; /* 0:0 */
		u32 misr1_en	: 1; /* 1:1 */
		u32 misr2_en	: 1; /* 2:2 */
		u32 unused0	: 29; /* 31:3 */
	};
	u32 w32;
};

union jenc_fe_vbpad_cfg {
	struct {
		u32 block_row	: 13; /* 12:0 */
		u32 unused0	: 19; /* 31:13 */
	};
	u32 w32;
};

union jenc_pln_rd_hinit_int {
	struct {
		u32 integer	: 17; /* 16:0 */
		u32 unused0	: 15; /* 31:17 */
	};
	u32 w32;
};

union jenc_pln_rd_vinit_int {
	struct {
		u32 integer	: 17; /* 16:0 */
		u32 unused0	: 15; /* 31:17 */
	};
	u32 w32;
};

union jenc_s0_s3_mmu_pf_cntl {
	struct {
		u32 s0_l1_mmu_prefetch_en	: 1; /* 0:0 */
		u32 s0_l1_period		: 1; /* 1:1 */
		u32 s0_l1_direction		: 1; /* 2:2 */
		u32 unused0			: 1; /* 3:3 */
		u32 s1_l1_mmu_prefetch_en	: 1; /* 4:4 */
		u32 s1_l1_period		: 1; /* 5:5 */
		u32 s1_l1_direction		: 1; /* 6:6 */
		u32 unused1			: 1; /* 7:7 */
		u32 s2_l1_mmu_prefetch_en	: 1; /* 8:8 */
		u32 s2_l1_period		: 1; /* 9:9 */
		u32 s2_l1_direction		: 1; /* 10:10 */
		u32 unused2			: 1; /* 11:11 */
		u32 s3_l1_mmu_prefetch_en	: 1; /* 12:12 */
		u32 s3_l1_period		: 1; /* 13:13 */
		u32 s3_l1_direction		: 1; /* 14:14 */
		u32 unused3			: 17; /* 31:15 */
	};
	u32 w32;
};

union jenc_s0_mmu_pf_ctl_l1_filter {
	struct {
		u32 l1_filter_en	: 1; /* 0:0 */
		u32 unused0		: 3; /* 3:1 */
		u32 l1_filter_depth	: 3; /* 6:4 */
		u32 unused1		: 25; /* 31:7 */
	};
	u32 w32;
};

union jenc_s1_mmu_pf_ctl_l1_filter {
	struct {
		u32 l1_filter_en	: 1; /* 0:0 */
		u32 unused0		: 3; /* 3:1 */
		u32 l1_filter_depth	: 3; /* 6:4 */
		u32 unused1		: 25; /* 31:7 */
	};
	u32 w32;
};

union jenc_s2_mmu_pf_ctl_l1_filter {
	struct {
		u32 l1_filter_en	: 1; /* 0:0 */
		u32 unused0		: 3; /* 3:1 */
		u32 l1_filter_depth	: 3; /* 6:4 */
		u32 unused1		: 25; /* 31:7 */
	};
	u32 w32;
};

union jenc_s3_mmu_pf_ctl_l1_filter {
	struct {
		u32 l1_filter_en	: 1; /* 0:0 */
		u32 unused0		: 3; /* 3:1 */
		u32 l1_filter_depth	: 3; /* 6:4 */
		u32 unused1		: 25; /* 31:7 */
	};
	u32 w32;
};

#endif /* JENC_V4L2_HW_DEFS_H_ */
