# ChipForAll (C4O)

![CI Status](https://github.com/anlit75/ChipForAll/actions/workflows/verify.yml/badge.svg)
![release Version](https://img.shields.io/github/v/release/anlit75/ChipForAll?label=version)
[![License](https://img.shields.io/github/license/anlit75/ChipForAll)](LICENSE)

**專為開源晶片設計打造的「零配置」入門套件。** 專注於 Verilog 開發，不再為環境變數煩惱。

## ✨ 特色

* **🐳 Docker 化環境**：無需手動安裝 Yosys、Verilator 或 OpenLane。只要有 Docker，一切就緒。
* **⚡ 零配置**：只需複製（Clone）此儲存庫即可執行。環境已預先針對 Skywater 130nm PDK 完成配置。
* **🛠 全流程支援**：只需指令一次，即可完成從 Verilog RTL 到 GDSII 佈局（Layout）的所有步驟。
* **✅ CI/CD**：包含 GitHub Actions 工作流，在每次 Push 時自動驗證您的設計。

## 🚀 快速啟動

### 前置作業
* Docker (Desktop 或 Engine)
* Make
* Git

### 1. 複製儲存庫
```bash
git clone https://github.com/anlit75/ChipForAll.git
cd ChipForAll
```

### 2. 執行完整流程

將 Verilog 程式碼轉換為最終的 GDSII 佈局檔案：

```bash
make gds

```

*請稍等幾分鐘。系統將自動下載 PDK、執行電路合成（Synthesis）、佈局繞線（Place & Route）並產出佈局檔案。*

## 📖 使用指南

我們提供統一的 `Makefile` 來處理所有事務。

| 指令 | 說明 | 輸出路徑 |
| --- | --- | --- |
| `make lint` | 使用 Verilator 檢查 Verilog 語法錯誤。 | `終端機輸出` |
| `make sim` | 使用 Icarus Verilog 執行模擬。 | `build/sim.vvp` |
| `make synth` | 使用 Yosys 將 RTL 進行電路合成。 | `build/synthesis.json` |
| `make gds` | 使用 OpenLane 產生實體佈局。 | `build/<DESIGN_NAME>.gds` |
| `make clean` | 清除所有產出的檔案。 | `N/A` |

> **💡 注意：** 首次執行 `make gds` 時，系統會自動下載並安裝 Sky130 PDK（約 3GB）。請耐心等候！

## 📂 專案架構

```text
.
├── config.json        # ⚙️ 專案配置 (設計名稱、時序、面積)
├── Makefile           # 🎮 指令控制中心
├── src/               # ✍️ 您的 Verilog
│   └── blinky.v
├── test/              # 🧪 您的測試平台 (Testbenches)
│   └── tb_blinky.v
└── build/             # 📦 所有產出的檔案 (GDS, Logs, Netlists)
```

## 📝 配置設定

修改根目錄下的 `config.json` 來變更您的設計設定：

```json
{
  "DESIGN_NAME": "my_design",
  "VERILOG_FILES": ["src/my_design.v"],
  "CLOCK_PERIOD": 10.0
}

```

---

由 **[c4o-core](https://github.com/anlit75/c4o-core)** 引擎驅動。
