<!DOCTYPE html>
<html>
  <head>
    <meta charset="utf-8"/>
    <meta property="og:url" content="https://3dnews.ru/997571"/>
    <meta property="og:site_name" content="3DNews - Daily Digital Digest"/>
    <meta property="article:published_time" content="2019-11-13T09:22:44+00:00"/>
    <meta property="og:title" content="Rambus представила комплект решений для выпуска продуктов с интерфейсом PCIe 5.0"/>
    <meta property="og:description" content="Индустрия на всех парах движется к практической реализации очередного интерфейса PCI Express."/>
  </head>
  <body>
    <article>
      <h1>Rambus представила комплект решений для выпуска продуктов с интерфейсом PCIe 5.0</h1>
      <address><time datetime="2019-11-13T09:22:44+00:00">13 Nov 2019, 09:22</time> by <a rel="author">Геннадий Детинич</a></address>
      <p>Индустрия на всех парах движется к практической реализации очередного интерфейса PCI Express. На этот раз в версии 5.0 со скоростью передачи 32 гигатранзакции в секунду на каждую линию. Она так долго буксовала на этапе перехода к шине PCIe 4.0, что теперь всего за год после выпуска финальных спецификаций PCIe 5.0 стремится выйти на коммерческий простор. Почему такая спешка? Адепты утверждают, что дальнейшее развитие ИИ и IoT невозможно без двукратного, и даже большего расширения полосы пропускания между процессорами и ускорителями.</p>
      <figure>
        <img src="https://3dnews.ru/assets/external/illustrations/2019/11/13/997571/PCI_Express_5_0_02.jpg"/>
      </figure>
      <p>Не так давно мы рассказывали, что компании Astera Labs, Synopsys и Intel на профильной конференции в Тайбэе <a href="https://3dnews.ru/996449">показали</a> первое комплексное решение для подготовки к выпуску продуктов с интерфейсом PCIe 5.0. В демонстрации использовалась «сборная солянка» из контроллера Intel, физического уровня Synopsys и ретаймеров Astera Labs. Получить всё это от одного разработчика (правда, по всей видимости, без ретаймеров, восстанавливающих целостность сигнала) стало возможным благодаря усилиям небезызвестной компании Rambus.</p>
      <p>Компания Rambus известна не только своими склоками в мире патентного права на разработки интерфейсов, но также как разработчик сигнальной структуры для контролеров памяти и шин данных. Совсем недавно Rambus <a href="https://3dnews.ru/996707">показала</a> рабочее решение для создания контролеров памяти GDDR6 с пропускной способностью 18 Гбит/с на линию. А сегодня Rambus <a href="https://www.rambus.com/rambus-announces-pcie5-interface-solution/">предложила</a> комплект решений для выпуска продуктов с интерфейсом PCIe 5.0.</p>
      <figure>
        <img src="https://3dnews.ru/assets/external/illustrations/2019/11/13/997571/PCIe-5.0-interface-architec.png"/>
      </figure>
      <p>Комплект может быть немедленно лицензирован желающими приобрести его целиком или по отдельности для интеграции в сторонние продукты с использованием шины PCI Express 5.0. В набор входит контроллер PCIe 5.0, разработанный недавно купленной Rambus компанией <a href="https://servernews.ru/991593">Northwest Logic</a> и собственный физический уровень (PHY) Rambus для интерфейса PCIe 5.0. Комплект гарантирует обратную совместимость с предыдущими спецификациями PCIe и оптимизирован для производства в составе SoC и контроллеров с использованием 7-нм техпроцесса и транзисторов FinFET.</p>
      <figure>
        <img src="https://3dnews.ru/assets/external/illustrations/2019/11/13/997571/CXL-Press-Briefing-Deck.jpg"/>
      </figure>
      <p>Компания Rambus, как владелец и поставщик единого решения, гарантирует всестороннюю поддержку разработчиков и обещает максимально быстрый вывод на рынок продукции с поддержкой шины PCIe 5.0. Наконец, Rambus сообщает, что представленный физический уровень полностью совместим и может быть использован для новейшего межпроцессорного интерфейса <a href="https://servernews.ru/984083">Compute Express Link</a>, а это выход на оперативный простор в нишу суперкомпьютеров.</p>
      <footer>Источник: <br/><a href="http://www.rambus.com/">Rambus</a></footer>
    </article>
  </body>
</html>