#Substrate Graph
# noVertices
30
# noArcs
128
# Vertices: id availableCpu routingCapacity isCenter
0 279 279 1
1 1957 1957 1
2 336 336 0
3 1982 1982 1
4 37 37 0
5 412 412 1
6 279 279 1
7 336 336 0
8 279 279 1
9 336 336 0
10 336 336 0
11 336 336 0
12 336 336 0
13 279 279 1
14 2300 2300 1
15 1788 1788 1
16 336 336 0
17 279 279 1
18 1444 1444 1
19 279 279 1
20 37 37 0
21 273 273 1
22 279 279 1
23 336 336 0
24 150 150 0
25 977 977 1
26 37 37 0
27 37 37 0
28 37 37 0
29 37 37 0
# Arcs: idS idT delay bandwidth
0 1 1 93
1 0 1 93
0 14 4 93
14 0 4 93
0 18 5 93
18 0 5 93
1 2 1 112
2 1 1 112
1 3 11 375
3 1 11 375
1 6 1 93
6 1 1 93
1 7 1 112
7 1 1 112
1 12 1 112
12 1 1 112
1 19 5 93
19 1 5 93
1 24 5 75
24 1 5 75
1 22 3 93
22 1 3 93
1 16 8 112
16 1 8 112
1 18 5 312
18 1 5 312
1 14 2 375
14 1 2 375
2 18 7 112
18 2 7 112
2 14 5 112
14 2 5 112
3 4 1 37
4 3 1 37
3 5 22 125
5 3 22 125
3 8 1 93
8 3 1 93
3 9 1 112
9 3 1 112
3 10 1 112
10 3 1 112
3 11 1 112
11 3 1 112
3 13 1 93
13 3 1 93
3 17 1 93
17 3 1 93
3 23 1 112
23 3 1 112
3 15 8 343
15 3 8 343
3 14 3 375
14 3 3 375
5 20 1 37
20 5 1 37
5 21 21 125
21 5 21 125
5 15 5 125
15 5 5 125
6 14 7 93
14 6 7 93
6 18 7 93
18 6 7 93
7 18 1 112
18 7 1 112
7 14 4 112
14 7 4 112
8 15 5 93
15 8 5 93
8 25 7 93
25 8 7 93
9 15 4 112
15 9 4 112
9 25 3 112
25 9 3 112
10 25 3 112
25 10 3 112
10 15 8 112
15 10 8 112
11 15 5 112
15 11 5 112
11 25 3 112
25 11 3 112
12 14 1 112
14 12 1 112
12 18 7 112
18 12 7 112
13 15 1 93
15 13 1 93
13 25 8 93
25 13 8 93
14 16 1 112
16 14 1 112
14 24 1 75
24 14 1 75
14 22 5 93
22 14 5 93
14 19 6 93
19 14 6 93
14 15 7 343
15 14 7 343
14 18 6 312
18 14 6 312
15 25 8 250
25 15 8 250
15 17 6 93
17 15 6 93
15 23 10 112
23 15 10 112
16 18 8 112
18 16 8 112
17 25 3 93
25 17 3 93
18 19 1 93
19 18 1 93
18 22 1 93
22 18 1 93
21 26 62 37
26 21 62 37
21 27 1 37
27 21 1 37
21 28 1 37
28 21 1 37
21 29 1 37
29 21 1 37
23 25 1 112
25 23 1 112
