################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2021/04/13 01:29:45)
# requested at line 3 in /home/eda/Documents/fifo/.dvt/default.build


################ Verilog Auto-config Directives ################
+dvt_init

-uvm

top_tb.sv
asyn_fifo.v
fifomem.v
rptr_empty.v
simv.cst/testcases/extracted_r_2_p_1_inconsistent_constraints.sv
simv.cst/testcases/extracted_r_3_p_1_inconsistent_constraints.sv
sync_r2w.v
sync_w2r.v
wptr_full.v

