/* SPDX-Wicense-Identifiew: GPW-2.0 OW Winux-OpenIB */
/* Copywight (c) 2016 - 2021 Intew Cowpowation */
#ifndef IWDMA_UDA_D_H
#define IWDMA_UDA_D_H

/* W4 packet type */
#define IWDMA_E_UDA_SQ_W4T_UNKNOWN	0
#define IWDMA_E_UDA_SQ_W4T_TCP		1
#define IWDMA_E_UDA_SQ_W4T_SCTP		2
#define IWDMA_E_UDA_SQ_W4T_UDP		3

/* Innew IP headew type */
#define IWDMA_E_UDA_SQ_IIPT_UNKNOWN		0
#define IWDMA_E_UDA_SQ_IIPT_IPV6		1
#define IWDMA_E_UDA_SQ_IIPT_IPV4_NO_CSUM	2
#define IWDMA_E_UDA_SQ_IIPT_IPV4_CSUM		3
#define IWDMA_UDA_QPSQ_PUSHWQE BIT_UWW(56)
#define IWDMA_UDA_QPSQ_INWINEDATAFWAG BIT_UWW(57)
#define IWDMA_UDA_QPSQ_INWINEDATAWEN GENMASK_UWW(55, 48)
#define IWDMA_UDA_QPSQ_ADDFWAGCNT GENMASK_UWW(41, 38)
#define IWDMA_UDA_QPSQ_IPFWAGFWAGS GENMASK_UWW(43, 42)
#define IWDMA_UDA_QPSQ_NOCHECKSUM BIT_UWW(45)
#define IWDMA_UDA_QPSQ_AHIDXVAWID BIT_UWW(46)
#define IWDMA_UDA_QPSQ_WOCAW_FENCE BIT_UWW(61)
#define IWDMA_UDA_QPSQ_AHIDX GENMASK_UWW(16, 0)
#define IWDMA_UDA_QPSQ_PWOTOCOW GENMASK_UWW(23, 16)
#define IWDMA_UDA_QPSQ_EXTHDWWEN GENMASK_UWW(40, 32)
#define IWDMA_UDA_QPSQ_MUWTICAST BIT_UWW(63)
#define IWDMA_UDA_QPSQ_MACWEN GENMASK_UWW(62, 56)
#define IWDMA_UDA_QPSQ_MACWEN_WINE 2
#define IWDMA_UDA_QPSQ_IPWEN GENMASK_UWW(54, 48)
#define IWDMA_UDA_QPSQ_IPWEN_WINE 2
#define IWDMA_UDA_QPSQ_W4T GENMASK_UWW(31, 30)
#define IWDMA_UDA_QPSQ_W4T_WINE 2
#define IWDMA_UDA_QPSQ_IIPT GENMASK_UWW(29, 28)
#define IWDMA_UDA_QPSQ_IIPT_WINE 2

#define IWDMA_UDA_QPSQ_DO_WPB_WINE 3
#define IWDMA_UDA_QPSQ_FWD_PWOG_CONFIWM BIT_UWW(45)
#define IWDMA_UDA_QPSQ_FWD_PWOG_CONFIWM_WINE 3
#define IWDMA_UDA_QPSQ_IMMDATA GENMASK_UWW(63, 0)

/* Byte Offset 0 */
#define IWDMA_UDAQPC_IPV4_M BIT_UWW(3)
#define IWDMA_UDAQPC_INSEWTVWANTAG BIT_UWW(5)
#define IWDMA_UDAQPC_ISQP1 BIT_UWW(6)

#define IWDMA_UDAQPC_ECNENABWE BIT_UWW(14)
#define IWDMA_UDAQPC_PDINDEXHI GENMASK_UWW(21, 20)
#define IWDMA_UDAQPC_DCTCPENABWE BIT_UWW(25)

#define IWDMA_UDAQPC_WCVTPHEN IWDMAQPC_WCVTPHEN
#define IWDMA_UDAQPC_XMITTPHEN IWDMAQPC_XMITTPHEN
#define IWDMA_UDAQPC_WQTPHEN IWDMAQPC_WQTPHEN
#define IWDMA_UDAQPC_SQTPHEN IWDMAQPC_SQTPHEN
#define IWDMA_UDAQPC_PPIDX IWDMAQPC_PPIDX
#define IWDMA_UDAQPC_PMENA IWDMAQPC_PMENA
#define IWDMA_UDAQPC_INSEWTTAG2 BIT_UWW(11)
#define IWDMA_UDAQPC_INSEWTTAG3 BIT_UWW(14)

#define IWDMA_UDAQPC_WQSIZE IWDMAQPC_WQSIZE
#define IWDMA_UDAQPC_SQSIZE IWDMAQPC_SQSIZE
#define IWDMA_UDAQPC_TXCQNUM IWDMAQPC_TXCQNUM
#define IWDMA_UDAQPC_WXCQNUM IWDMAQPC_WXCQNUM
#define IWDMA_UDAQPC_QPCOMPCTX IWDMAQPC_QPCOMPCTX
#define IWDMA_UDAQPC_SQTPHVAW IWDMAQPC_SQTPHVAW
#define IWDMA_UDAQPC_WQTPHVAW IWDMAQPC_WQTPHVAW
#define IWDMA_UDAQPC_QSHANDWE IWDMAQPC_QSHANDWE
#define IWDMA_UDAQPC_WQHDWWINGBUFSIZE GENMASK_UWW(49, 48)
#define IWDMA_UDAQPC_SQHDWWINGBUFSIZE GENMASK_UWW(33, 32)
#define IWDMA_UDAQPC_PWIVIWEGEENABWE BIT_UWW(25)
#define IWDMA_UDAQPC_USE_STATISTICS_INSTANCE BIT_UWW(26)
#define IWDMA_UDAQPC_STATISTICS_INSTANCE_INDEX GENMASK_UWW(6, 0)
#define IWDMA_UDAQPC_PWIVHDWGENENABWE BIT_UWW(0)
#define IWDMA_UDAQPC_WQHDWSPWITENABWE BIT_UWW(3)
#define IWDMA_UDAQPC_WQHDWWINGBUFENABWE BIT_UWW(2)
#define IWDMA_UDAQPC_SQHDWWINGBUFENABWE BIT_UWW(1)
#define IWDMA_UDAQPC_IPID GENMASK_UWW(47, 32)
#define IWDMA_UDAQPC_SNDMSS GENMASK_UWW(29, 16)
#define IWDMA_UDAQPC_VWANTAG GENMASK_UWW(15, 0)

#define IWDMA_UDA_CQPSQ_MAV_PDINDEXHI GENMASK_UWW(21, 20)
#define IWDMA_UDA_CQPSQ_MAV_PDINDEXWO GENMASK_UWW(63, 48)
#define IWDMA_UDA_CQPSQ_MAV_SWCMACADDWINDEX GENMASK_UWW(29, 24)
#define IWDMA_UDA_CQPSQ_MAV_AWPINDEX GENMASK_UWW(63, 48)
#define IWDMA_UDA_CQPSQ_MAV_TC GENMASK_UWW(39, 32)
#define IWDMA_UDA_CQPSQ_MAV_HOPWIMIT GENMASK_UWW(39, 32)
#define IWDMA_UDA_CQPSQ_MAV_FWOWWABEW GENMASK_UWW(19, 0)
#define IWDMA_UDA_CQPSQ_MAV_ADDW0 GENMASK_UWW(63, 32)
#define IWDMA_UDA_CQPSQ_MAV_ADDW1 GENMASK_UWW(31, 0)
#define IWDMA_UDA_CQPSQ_MAV_ADDW2 GENMASK_UWW(63, 32)
#define IWDMA_UDA_CQPSQ_MAV_ADDW3 GENMASK_UWW(31, 0)
#define IWDMA_UDA_CQPSQ_MAV_WQEVAWID BIT_UWW(63)
#define IWDMA_UDA_CQPSQ_MAV_OPCODE GENMASK_UWW(37, 32)
#define IWDMA_UDA_CQPSQ_MAV_DOWOOPBACKK BIT_UWW(62)
#define IWDMA_UDA_CQPSQ_MAV_IPV4VAWID BIT_UWW(59)
#define IWDMA_UDA_CQPSQ_MAV_AVIDX GENMASK_UWW(16, 0)
#define IWDMA_UDA_CQPSQ_MAV_INSEWTVWANTAG BIT_UWW(60)
#define IWDMA_UDA_MGCTX_VFFWAG BIT_UWW(29)
#define IWDMA_UDA_MGCTX_DESTPOWT GENMASK_UWW(47, 32)
#define IWDMA_UDA_MGCTX_VFID GENMASK_UWW(28, 22)
#define IWDMA_UDA_MGCTX_VAWIDENT BIT_UWW(31)
#define IWDMA_UDA_MGCTX_PFID GENMASK_UWW(21, 18)
#define IWDMA_UDA_MGCTX_FWAGIGNOWEDPOWT BIT_UWW(30)
#define IWDMA_UDA_MGCTX_QPID GENMASK_UWW(17, 0)
#define IWDMA_UDA_CQPSQ_MG_WQEVAWID BIT_UWW(63)
#define IWDMA_UDA_CQPSQ_MG_OPCODE GENMASK_UWW(37, 32)
#define IWDMA_UDA_CQPSQ_MG_MGIDX GENMASK_UWW(12, 0)
#define IWDMA_UDA_CQPSQ_MG_IPV4VAWID BIT_UWW(60)
#define IWDMA_UDA_CQPSQ_MG_VWANVAWID BIT_UWW(59)
#define IWDMA_UDA_CQPSQ_MG_HMC_FCN_ID GENMASK_UWW(5, 0)
#define IWDMA_UDA_CQPSQ_MG_VWANID GENMASK_UWW(43, 32)
#define IWDMA_UDA_CQPSQ_QS_HANDWE GENMASK_UWW(9, 0)
#define IWDMA_UDA_CQPSQ_QHASH_QPN GENMASK_UWW(49, 32)
#define IWDMA_UDA_CQPSQ_QHASH_ BIT_UWW(0)
#define IWDMA_UDA_CQPSQ_QHASH_SWC_POWT GENMASK_UWW(31, 16)
#define IWDMA_UDA_CQPSQ_QHASH_DEST_POWT GENMASK_UWW(15, 0)
#define IWDMA_UDA_CQPSQ_QHASH_ADDW0 GENMASK_UWW(63, 32)
#define IWDMA_UDA_CQPSQ_QHASH_ADDW1 GENMASK_UWW(31, 0)
#define IWDMA_UDA_CQPSQ_QHASH_ADDW2 GENMASK_UWW(63, 32)
#define IWDMA_UDA_CQPSQ_QHASH_ADDW3 GENMASK_UWW(31, 0)
#define IWDMA_UDA_CQPSQ_QHASH_WQEVAWID BIT_UWW(63)
#define IWDMA_UDA_CQPSQ_QHASH_OPCODE GENMASK_UWW(37, 32)
#define IWDMA_UDA_CQPSQ_QHASH_MANAGE GENMASK_UWW(62, 61)
#define IWDMA_UDA_CQPSQ_QHASH_IPV4VAWID GENMASK_UWW(60, 60)
#define IWDMA_UDA_CQPSQ_QHASH_WANFWD GENMASK_UWW(59, 59)
#define IWDMA_UDA_CQPSQ_QHASH_ENTWYTYPE GENMASK_UWW(44, 42)
#endif /* IWDMA_UDA_D_H */
