# Projeto 02: Simulador de Pipeline com Cache Integrada

**Disciplina:** Arquitetura de Computadores II
**Professor:** Maur√≠cio Rodrigues Lima

**Integrantes:**
* Arthur Cardoso
* Henrique de Sousa Paix√£o
* Lais Vitoria
* Myllena Rodrigues Oliveira
* Samara Solis Sanches

---

## üéØ 1. Objetivo do Projeto

O objetivo deste projeto foi construir um simulador ciclo-a-ciclo de um pipeline de 5 est√°gios (IF, ID, EX, MEM, WB) com uma hierarquia de mem√≥ria integrada.

Para atender a este requisito, foi desenvolvido um **simulador interativo de pipeline RISC-V**, implementado em JavaScript, HTML e CSS. A ferramenta permite visualizar o funcionamento ciclo a ciclo do processador, o tratamento de hazards, forwarding, predi√ß√£o de desvios e o impacto das caches L1.

## ‚öôÔ∏è 2. Funcionalidades Implementadas

O simulador atende aos requisitos t√©cnicos definidos na especifica√ß√£o, implementando as seguintes funcionalidades:

* **Pipeline de 5 Est√°gios (RV32I):**
    * Simula√ß√£o completa dos est√°gios: IF (Busca), ID (Decodifica√ß√£o), EX (Execu√ß√£o), MEM (Mem√≥ria) e WB (Write-Back).

* **Tratamento de Hazards de Dados:**
    * Implementa√ß√£o de **forwarding** (EX/MEM) para mitigar hazards de dados.
    * Inser√ß√£o autom√°tica de **stalls** (bolhas) quando o forwarding n√£o √© suficiente (ex: depend√™ncia `lw` com uso imediato).

* **Tratamento de Hazards de Controle:**
    * Implementa√ß√£o de **flush** de instru√ß√µes especulativas em caso de predi√ß√£o de desvio incorreta.
    * Inclus√£o de um preditor de desvio din√¢mico de **1-bit** para an√°lise de fluxo de controle, conforme uma das op√ß√µes de predi√ß√£o sugeridas.

* **Hierarquia de Mem√≥ria (Cache):**
    * **Caches L1 integradas** de Instru√ß√£o (L1I) e Dados (L1D).
    * **Pol√≠tica de Substitui√ß√£o:** LRU (Least Recently Used), conforme uma das op√ß√µes sugeridas.
    * **Pol√≠tica de Escrita:** Write-Back / Write-Allocate (WB/WA), conforme uma das op√ß√µes sugeridas.

## üñ•Ô∏è 3. Interface Gr√°fica e Interatividade

Uma das principais caracter√≠sticas desta implementa√ß√£o √© a interface gr√°fica interativa, que permite ao usu√°rio:

* **Inserir C√≥digo:** Uma caixa de texto (`textarea`) para digitar ou colar o programa em assembly RISC-V.
* **Controle de Execu√ß√£o:** Bot√µes para "Carregar Programa", "Pr√≥ximo Ciclo", "Executar Tudo", "Resetar" e "Exportar CSV".
* **Visualiza√ß√£o em Tempo Real:**
    * **Tabela do Pipeline:** Mostra qual instru√ß√£o est√° em cada est√°gio (IF, ID, EX, MEM, WB) a cada ciclo.
    * **Tabela de Registradores:** Exibe os valores dos 32 registradores (x0-x31), atualizados em tempo real.

## üìä 4. M√©tricas e An√°lise de Desempenho

O simulador coleta e exibe as m√©tricas obrigat√≥rias do projeto em tempo real e permite a exporta√ß√£o dos resultados. As m√©tricas incluem:

* Ciclos Totais
* CPI (Ciclos por Instru√ß√£o)
* Total de Stalls
* Total de Flushes
* Branch Hits (Acur√°cia do preditor)
* Cache Hit Rates (L1I e L1D)

Os resultados podem ser exportados automaticamente para `.csv`, facilitando a an√°lise e a cria√ß√£o de gr√°ficos.

## üõ†Ô∏è 5. Tecnologias Utilizadas

O projeto foi desenvolvido inteiramente com tecnologias web:

* **L√≥gica do Simulador:** `Simulator.js` (N√∫cleo l√≥gico da simula√ß√£o, pipeline, hazards e caches).
* **Interface e Interatividade:** HTML5, CSS3 e JavaScript.
* **Ambiente de Desenvolvimento:** Visual Studio Code e Live Server.