{
    "full_adder": [
        "full_adder",
        "BEdzp",
        "module",
        2
    ],
    "timeunit": [
        "timeunit",
        "H0Y6L",
        "module",
        1
    ],
    "rca_16b_test": [
        "rca_16b_test",
        "UN6wk",
        "module",
        5
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        3
    ]
}