# 1. 폰 노이만 구조
- 프로그램 내장 방식 (Stored-Program Concept)
- 중앙처리장치(CPU), 기억 장치(Memory), 입력 장치(Input), 출력 장치(Output), 버스(Bus) 등으로 구성
- 프로그램을 변경하기 위해 하드웨어 변경 없이, 메모리에 저장된 프로그램만 교체하면 됨(범용성 높음)
## 1.1. 단점 : 병목 현상
- **단일 버스 사용**
- CPU가 아무리 빨라도, 명령어 인출과 데이터 접근이 동시에 일어날 수 없고 **순차적**으로 처리되기 때문에, 버스가 데이터 이동의 **병목**이 되어 CPU의 처리 속도를 따라가지 못하는 현상 발생

***

# 2. 메모리 계층 구조 (Memory Hierachy)
- 용량, 접근 속도, 비용간의 절충 관계를 파악해 필요에 따라 채택할 수 있는 구조

<img width="642" height="372" src="https://github.com/user-attachments/assets/4777627b-aff0-4086-9a42-8ad40014f764"></img>

- 위로 올라갈수록 데이터를 읽고 쓰는 접근 속도는 빠르지만, 기억 용량이 감소하고 비트당 저장 비용 상승
- 따라서 기억장치의 구성 비용과 성능을 감안하여 중앙처리장치가 사용하는 데이터를 상위 계층에 저장해야 기억장치를 효율적으로 사용 가능

## 2.1. Resgister
- CPU 내부의 초고속 저장 장치

| 종류 | 설명 |
| :---: | :---------- |
| 프로그램 계수기 (PC, Program Counter) | 다음에 실행할 명령어의 주소를 가지고 있는 레지스터 |
| 누산기 (AC, Accumulator) | 연산 결과 데이터를 일시적으로 저장하는 레지스터 |
| 명령어 레지스터 <br> (IR, Instruction Register) | 현재 수행 중인 명령어를 가지고 있는 레지스터 |
| 상태 레지스터(SR, Status Register) | 현재 CPU의 상태를 가지고 있는 레지스터 |
| 메모리 주소 레지스터 <br> (MAR, Memory Address Register) |  메모리로부터 읽어오거나 메모리에 쓰기 위한주소를 가지고 있는 레지스터 |
| 메모리 버퍼 레지스터 <br> (MBR, Memory Buffer Register) | 메모리로부터 읽어온 데이터 또는메모리에 써야할 데이터를 가지고 있는 레지스터 |
| 입출력 주소 레지스터 <br> (I/O AR, I/O Address Register) | 입출력 장치에 따른 입출력 모듈의 주소를가지고 있는 레지스터 |
| 입출력 버퍼 레지스터 <br> (I/O BR, I/O Buffer Register) | 입출력 모듈과 프로세서 간의 데이터 교환을 위해 사용되는 레지스터 |

## 2.2. Cache
- CPU 내부에 존재하는 저장공간
- L1 Cache, L2 Cache, L3 Cache로 나누어짐
- L1, L2 Cache는 내부에 위치하여 고유한 캐시 메모리로 할당되고, L3 Cache는 외부에 위치하며 여러 코어가 공유하는 형태로 사용
### 2.2.1. Cache Hit
- CPU에서 사용할 법한 대상을 예측하여 메모리에서 값을 가져와 저장한다. 이때 사용될 것으로 예측한 데이터가 실제로 들어맞아 캐시 메모리 내 데이터가 활용되는 경우
### 2.2.2. Cache Miss
- 반대로 예측이 틀려 메모리에서 필요한 데이터를 직접 가져와야 하는 경우
- 캐시미스가 발생하면 CPU는 메모리에서 직접 데이터를 가져와야하기 때문에 자주 발생하게 된다면 성능이 떨어짐

## 2.3. Main Memory
### 2.3.1. RAM
- 휘발성 기억 장치
- 컴퓨터가 빠른 액세스를 하기 위해 데이터를 단기간 저장하는 구성 요소
- 사용자가 요청하는 프로그램이나 문서를 스토리지 디스크에서 메모리로 로드하여 각각 정보에 access
- 전원이 유지되는 동안 CPU의 연산 및 동작에 필요한 모든 내용 저장
### 2.3.2. ROM
- 고정 기억 장치
- 컴퓨터에 지시 사항을 영구히 저장하는 비휘발성 메모리
- 전원 종료 시 기억된 내용 유지
- 변경 가능성이 희박한 기능 및 부품에 사용

## 2.4. Secondry Memory
## 2.4.1. 하드 디스크 드라이브 (HDD)
- 기계적 장치로 플래터라는 원판에 자석으로 데이터 저장
- 저장 용량이 크고, 가격이 주기억장치에 비해 상대적으로 저렴하지만 속도는 상대적으로 느림
- 대용량의 데이터를 저장하기에 적합
- 스핀들, 플래터, 섹터, 트랙

## 2.4.2. 솔리드 스테이트 드라이브(SSD)
- 반도체 기반 저장 장치로, 플래시 메모리로 구성
- 속도가 매우 빠르며, HDD보다 내구성이 뛰어나지만 상대적으로 비쌈
- SATA, M.2 SATA, M.2 NVMe

## 2.5. Virtual Memory
- 실제 메인 메모리의 용량보다 **훨씬 큰 메모리 공간**을 제공
- 보조기억장치의 일부를 메모리처럼 사용하여, 현재 사용하지 않는 메모리 내용을 디스크로 옮기고(Swap-out), 필요할 때 다시 메모리로 불러오는(Swap-in) 방식
- 실제 물리 메모리 크기의 제약 없이 다수의 프로그램 실행 가능, 메모리 보호 기능

***

# 3. CPU
중앙처리장치(CPU)는 컴퓨터 시스템에서 명령어를 해석하고 실행하는 핵심 장치
## 3.1. 동작 방식
**명령어 인출(Fetch) → 명령어 해독(Decode) → 실행(Execute) → 결과 저장(Write-back)**
## 3.2. 명령어 처리 방식 (ISA)

| 구분 | RISC (Reduced ISA) | CISC (Complex ISA) |
|:---:|:---:|:---:|
| 명령어 | 개수가 적고 단순함 | 개수가 많고 복잡함 |
| 길이 | 일정 | 가변적 |
| 클릭 수 | 하나의 명령어 실행에 1클럭 소요 (빠름) | 하나의 명령어 실행에 여러 클럭 소요 (느림) |
| 주소 지정 | 레지스트 간 연산 위주, 메모리 접근 최소화 | 다양한 주소 지정 방식 |
| 설계 | 파이프라인 적용에 용이 | 마이크로코드 방식 사용 |
| 예시 | ARM, PowerPC, MIPS | Intel x68, AMD64 |

## 3.3. Hazard
- Pipelining 기법을 사용하여 명령어 처리를 병렬화할 때 발생하는 문제
    - Pipelining: 명령어 사이클의 각 단계를 겹쳐서 동시에 실행하여 처리량을 높이는 기법

| 종류 | 정의 |
| :---: | :--- |
| Data Hazard | 명령어 간의 데이터 종속성으로 인해 발생하는 문제 (예: 이전 명령의 결과가 다음 명령어에서 필요할 때) |
| Structural Hazard | 동시에 두 개 이상의 명령어가 같은 하드웨어 자원(예: 메모리)을 사용하려 할 때 발생하는 문제 |
| Control Hazard | 조건 분기(Conditional Branch) 명령어 때문에 다음에 실행할 명령어를 예측하기 어려워 파이프라인이 중단되는 문제 |

***

# 4. 시스템 버스
<img width="508" height="360" src="https://github.com/user-attachments/assets/c7680998-ed73-4eb2-b89a-b2214967494a"></img>

CPU, 메모리, I/O 장치 등 컴퓨터의 주요 구성 요소들이 정보를 교환하는 통로

## 4.1. 주소 버스 (Address Bus)
- CPU가 데이터를 읽거나 쓸 기억장치 또는 I/O 장치의 주소를 전송 (단방향)
## 4.2. 데이터 버스 (Data Bus)
- 실제 데이터와 명령어를 전송 (양방향)
## 4.3. 제어 버스 (Control Bus)
- CPU가 각 장치의 동작을 제어하기 위한 제어 신호 및 상태 정보 전송

***

# 참고자료
## 폰 노이만 구조
https://jiwondev.tistory.com/109
## 메모리 계층 구조
https://hippogrammer.tistory.com/409
https://bbambbu524.tistory.com/28
https://wikidocs.net/271653
## CPU 구조
https://rangvest.tistory.com/entry/CPU%EC%9D%98-%EA%B5%AC%EC%A1%B0-%EB%B0%8F-%EC%9B%90%EB%A6%AC-CPU%EC%9D%98-%EB%AA%A8%EB%93%A0-%EA%B2%83
https://monkey-engineer.tistory.com/35
## 시스템 버스
https://dheldh77.tistory.com/entry/%EC%BB%B4%ED%93%A8%ED%84%B0%EA%B5%AC%EC%A1%B0-%EC%8B%9C%EC%8A%A4%ED%85%9C-%EB%B2%84%EC%8A%A4System-bus