TimeQuest Timing Analyzer report for lab5
Fri Dec 04 21:51:20 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Recovery: 'clk'
 15. Slow Model Removal: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Hold: 'clk'
 28. Fast Model Recovery: 'clk'
 29. Fast Model Removal: 'clk'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Setup Transfers
 41. Hold Transfers
 42. Recovery Transfers
 43. Removal Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab5                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------+
; SDC File List                                      ;
+----------------+--------+--------------------------+
; SDC File Path  ; Status ; Read at                  ;
+----------------+--------+--------------------------+
; mastermind.sdc ; OK     ; Fri Dec 04 21:51:20 2015 ;
+----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 79.9 MHz ; 79.9 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 7.484 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 17.793 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.681 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 8.889 ; 0.000                  ;
+-------+-------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.484  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 12.550     ;
; 7.711  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 12.323     ;
; 7.774  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 12.260     ;
; 7.789  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.005     ; 12.244     ;
; 7.873  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 12.161     ;
; 8.001  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 12.033     ;
; 8.016  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.005     ; 12.017     ;
; 8.144  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.005     ; 11.889     ;
; 8.163  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 11.871     ;
; 8.178  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.005     ; 11.855     ;
; 8.371  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.005     ; 11.662     ;
; 8.533  ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.005     ; 11.500     ;
; 8.768  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.001      ; 11.271     ;
; 8.807  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 11.228     ;
; 8.865  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.001      ; 11.174     ;
; 8.980  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 11.055     ;
; 9.058  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.001      ; 10.981     ;
; 9.073  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.000      ; 10.965     ;
; 9.097  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.938     ;
; 9.107  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.928     ;
; 9.112  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.922     ;
; 9.155  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.001      ; 10.884     ;
; 9.160  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.001      ; 10.879     ;
; 9.170  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.000      ; 10.868     ;
; 9.181  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.863     ;
; 9.181  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.863     ;
; 9.213  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.821     ;
; 9.233  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.811     ;
; 9.270  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.765     ;
; 9.280  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.764     ;
; 9.285  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.749     ;
; 9.298  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.737     ;
; 9.316  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.728     ;
; 9.320  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.714     ;
; 9.350  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.000      ; 10.688     ;
; 9.365  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.670     ;
; 9.389  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.645     ;
; 9.397  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.638     ;
; 9.412  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.622     ;
; 9.429  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.615     ;
; 9.447  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.000      ; 10.591     ;
; 9.450  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.001      ; 10.589     ;
; 9.463  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.581     ;
; 9.465  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.000      ; 10.573     ;
; 9.470  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.564     ;
; 9.471  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.573     ;
; 9.471  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.573     ;
; 9.486  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.557     ;
; 9.486  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.557     ;
; 9.503  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.531     ;
; 9.518  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.005     ; 10.515     ;
; 9.522  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.513     ;
; 9.523  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.521     ;
; 9.538  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.505     ;
; 9.562  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.472     ;
; 9.570  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.474     ;
; 9.585  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.458     ;
; 9.588  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.447     ;
; 9.592  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.452     ;
; 9.603  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.431     ;
; 9.606  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.438     ;
; 9.610  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.424     ;
; 9.621  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.422     ;
; 9.625  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.005     ; 10.408     ;
; 9.628  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.416     ;
; 9.655  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.380     ;
; 9.670  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.364     ;
; 9.689  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.345     ;
; 9.719  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.325     ;
; 9.734  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.309     ;
; 9.742  ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.000      ; 10.296     ;
; 9.753  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.291     ;
; 9.759  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.284     ;
; 9.760  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.274     ;
; 9.763  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.280     ;
; 9.763  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.280     ;
; 9.768  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.275     ;
; 9.775  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.005     ; 10.258     ;
; 9.795  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.005     ; 10.238     ;
; 9.812  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 10.223     ;
; 9.815  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.228     ;
; 9.827  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.207     ;
; 9.857  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.186     ;
; 9.862  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.181     ;
; 9.877  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.157     ;
; 9.882  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.162     ;
; 9.897  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.146     ;
; 9.897  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.146     ;
; 9.902  ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.005     ; 10.131     ;
; 9.918  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.006      ; 10.126     ;
; 9.924  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.119     ;
; 9.933  ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 10.110     ;
; 9.944  ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 10.090     ;
; 10.049 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.005     ; 9.984      ;
; 10.101 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 9.933      ;
; 10.174 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 9.869      ;
; 16.163 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.875      ;
; 16.163 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.875      ;
; 16.211 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.827      ;
; 16.211 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 3.827      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|y_present.e                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|y_present.h                  ; g10_mastermind_controller:gate1|y_present.h                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|switch_REG                   ; g10_mastermind_controller:gate1|switch_REG                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|RippleBlankInState           ; g10_mastermind_controller:gate1|RippleBlankInState           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|tcr2                            ; RandomPatternGenerator:gate4|tcr2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|tce2                            ; RandomPatternGenerator:gate4|tce2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.628 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|tcr2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.631 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.631 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.636 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.645 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.931      ;
; 0.657 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.943      ;
; 0.659 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.945      ;
; 0.672 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.958      ;
; 0.673 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.959      ;
; 0.777 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.779 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.787 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.824 ; g10_mastermind_controller:gate1|y_present.h                  ; g10_mastermind_controller:gate1|y_present.d                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.863 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|y_present.g                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.149      ;
; 0.863 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.149      ;
; 0.877 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|switch_REG                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.163      ;
; 0.877 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|RippleBlankInState           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.163      ;
; 0.889 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|y_present.f                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.175      ;
; 0.906 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.192      ;
; 0.945 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.231      ;
; 0.947 ; g10_mastermind_controller:gate1|y_present.a                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.233      ;
; 0.949 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.235      ;
; 0.959 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.245      ;
; 0.960 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.246      ;
; 0.978 ; g10_mastermind_controller:gate1|y_present.b                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.264      ;
; 0.979 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.265      ;
; 0.979 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.266      ;
; 0.984 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|y_present.h                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|switch_REG                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|RippleBlankInState           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.270      ;
; 0.988 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.274      ;
; 0.989 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.275      ;
; 0.995 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.281      ;
; 1.001 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.287      ;
; 1.009 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.295      ;
; 1.017 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|tce2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.303      ;
; 1.020 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.306      ;
; 1.021 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.307      ;
; 1.023 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.309      ;
; 1.026 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.312      ;
; 1.026 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.312      ;
; 1.030 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.316      ;
; 1.036 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.322      ;
; 1.037 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.d                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.323      ;
; 1.216 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|y_present.e                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.241 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.263 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.325 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; clk          ; clk         ; 0.000        ; 0.009      ; 1.620      ;
; 1.329 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; clk          ; clk         ; 0.000        ; 0.009      ; 1.624      ;
; 1.335 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; clk          ; clk         ; 0.000        ; 0.009      ; 1.630      ;
; 1.508 ; g10_mastermind_controller:gate1|y_present.a                  ; g10_mastermind_controller:gate1|switch_REG                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.794      ;
; 1.539 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.825      ;
; 1.539 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.825      ;
; 1.571 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.857      ;
; 1.571 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.857      ;
; 1.592 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.879      ;
; 1.592 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.879      ;
; 1.619 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.905      ;
; 1.658 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.944      ;
; 1.671 ; RandomPatternGenerator:gate4|tcr2                            ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.958      ;
; 1.821 ; RandomPatternGenerator:gate4|tcr2                            ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.108      ;
; 1.821 ; RandomPatternGenerator:gate4|tcr2                            ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.108      ;
; 1.821 ; RandomPatternGenerator:gate4|tcr2                            ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.108      ;
; 1.835 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|tce2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.121      ;
; 1.889 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.175      ;
; 1.889 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.175      ;
; 1.936 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.222      ;
; 1.938 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.f                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.224      ;
; 1.938 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.224      ;
; 1.938 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.a                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.224      ;
; 1.938 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.224      ;
; 1.965 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.251      ;
; 1.967 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.253      ;
; 1.969 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.255      ;
; 1.974 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.260      ;
; 1.974 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.260      ;
; 1.974 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.260      ;
; 1.977 ; RandomPatternGenerator:gate4|tce2                            ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.264      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                                                      ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.793 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 20.000       ; 0.001      ; 2.246      ;
; 17.793 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 20.000       ; 0.001      ; 2.246      ;
; 17.793 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 20.000       ; 0.001      ; 2.246      ;
; 17.793 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 20.000       ; 0.001      ; 2.246      ;
; 17.793 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 20.000       ; 0.001      ; 2.246      ;
; 17.793 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 20.000       ; 0.001      ; 2.246      ;
; 18.066 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 20.000       ; 0.001      ; 1.973      ;
; 18.066 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 20.000       ; 0.001      ; 1.973      ;
; 18.066 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 20.000       ; 0.001      ; 1.973      ;
; 18.071 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 20.000       ; 0.001      ; 1.968      ;
; 18.071 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 20.000       ; 0.001      ; 1.968      ;
; 18.071 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 20.000       ; 0.001      ; 1.968      ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                                      ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.681 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.968      ;
; 1.681 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.968      ;
; 1.681 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.968      ;
; 1.686 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.973      ;
; 1.686 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.973      ;
; 1.686 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.973      ;
; 1.959 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.246      ;
; 1.959 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.246      ;
; 1.959 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.246      ;
; 1.959 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.246      ;
; 1.959 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.246      ;
; 1.959 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.246      ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|tce2                            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|tce2                            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|tcr2                            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|tcr2                            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.A                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.A                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.B                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.B                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|RippleBlankInState           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|RippleBlankInState           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|SR_LD                        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|SR_LD                        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|switch_REG                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|switch_REG                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.a                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.a                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.b                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.b                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.c                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.c                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.d                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.d                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.e                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.e                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.f                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.f                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.g                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.g                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.h                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.h                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GR_SELECT[*]  ; clk        ; 1.710 ; 1.710 ; Rise       ; clk             ;
;  GR_SELECT[0] ; clk        ; 1.625 ; 1.625 ; Rise       ; clk             ;
;  GR_SELECT[1] ; clk        ; 1.710 ; 1.710 ; Rise       ; clk             ;
;  GR_SELECT[2] ; clk        ; 1.237 ; 1.237 ; Rise       ; clk             ;
;  GR_SELECT[3] ; clk        ; 1.666 ; 1.666 ; Rise       ; clk             ;
; P_generated   ; clk        ; 7.143 ; 7.143 ; Rise       ; clk             ;
; Ready         ; clk        ; 6.666 ; 6.666 ; Rise       ; clk             ;
; Start         ; clk        ; 6.819 ; 6.819 ; Rise       ; clk             ;
; mode          ; clk        ; 1.998 ; 1.998 ; Rise       ; clk             ;
; modify_G      ; clk        ; 2.532 ; 2.532 ; Rise       ; clk             ;
; sw[*]         ; clk        ; 1.086 ; 1.086 ; Rise       ; clk             ;
;  sw[0]        ; clk        ; 0.186 ; 0.186 ; Rise       ; clk             ;
;  sw[1]        ; clk        ; 1.086 ; 1.086 ; Rise       ; clk             ;
;  sw[2]        ; clk        ; 0.615 ; 0.615 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GR_SELECT[*]  ; clk        ; -0.989 ; -0.989 ; Rise       ; clk             ;
;  GR_SELECT[0] ; clk        ; -1.377 ; -1.377 ; Rise       ; clk             ;
;  GR_SELECT[1] ; clk        ; -1.462 ; -1.462 ; Rise       ; clk             ;
;  GR_SELECT[2] ; clk        ; -0.989 ; -0.989 ; Rise       ; clk             ;
;  GR_SELECT[3] ; clk        ; -1.418 ; -1.418 ; Rise       ; clk             ;
; P_generated   ; clk        ; -4.705 ; -4.705 ; Rise       ; clk             ;
; Ready         ; clk        ; -4.744 ; -4.744 ; Rise       ; clk             ;
; Start         ; clk        ; -5.110 ; -5.110 ; Rise       ; clk             ;
; mode          ; clk        ; -0.380 ; -0.380 ; Rise       ; clk             ;
; modify_G      ; clk        ; -0.594 ; -0.594 ; Rise       ; clk             ;
; sw[*]         ; clk        ; 0.170  ; 0.170  ; Rise       ; clk             ;
;  sw[0]        ; clk        ; 0.106  ; 0.106  ; Rise       ; clk             ;
;  sw[1]        ; clk        ; -0.261 ; -0.261 ; Rise       ; clk             ;
;  sw[2]        ; clk        ; 0.170  ; 0.170  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; segment1[*]  ; clk        ; 10.556 ; 10.556 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 9.698  ; 9.698  ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 8.882  ; 8.882  ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 10.095 ; 10.095 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 10.515 ; 10.515 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 9.872  ; 9.872  ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 9.599  ; 9.599  ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 10.556 ; 10.556 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 12.596 ; 12.596 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 12.589 ; 12.589 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 12.209 ; 12.209 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 12.215 ; 12.215 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 12.220 ; 12.220 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 12.223 ; 12.223 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 12.591 ; 12.591 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 12.596 ; 12.596 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 10.590 ; 10.590 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 9.959  ; 9.959  ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 10.300 ; 10.300 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 10.569 ; 10.569 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 10.448 ; 10.448 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 9.961  ; 9.961  ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 10.547 ; 10.547 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 10.590 ; 10.590 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 12.295 ; 12.295 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 12.102 ; 12.102 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 12.295 ; 12.295 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 12.292 ; 12.292 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 12.108 ; 12.108 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 12.089 ; 12.089 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 12.089 ; 12.089 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 12.120 ; 12.120 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 8.484 ; 8.484 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 9.307 ; 9.307 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 8.484 ; 8.484 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 9.075 ; 9.075 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 9.493 ; 9.493 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 8.745 ; 8.745 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 8.586 ; 8.586 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 9.151 ; 9.151 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 9.132 ; 9.132 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 9.511 ; 9.511 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 9.132 ; 9.132 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 9.144 ; 9.144 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 9.142 ; 9.142 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 9.159 ; 9.159 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 9.512 ; 9.512 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 9.529 ; 9.529 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 9.102 ; 9.102 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 9.495 ; 9.495 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 9.839 ; 9.839 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 9.493 ; 9.493 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 9.366 ; 9.366 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 9.717 ; 9.717 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 9.466 ; 9.466 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 9.102 ; 9.102 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 9.483 ; 9.483 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 9.505 ; 9.505 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 9.700 ; 9.700 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 9.685 ; 9.685 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 9.512 ; 9.512 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 9.483 ; 9.483 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 9.498 ; 9.498 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 9.524 ; 9.524 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 15.267 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 19.015 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.765 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 9.000 ; 0.000                  ;
+-------+-------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.267 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.761      ;
; 15.374 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.654      ;
; 15.377 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.651      ;
; 15.394 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.634      ;
; 15.434 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.594      ;
; 15.469 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.559      ;
; 15.501 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.527      ;
; 15.504 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.524      ;
; 15.541 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.487      ;
; 15.544 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.484      ;
; 15.596 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.432      ;
; 15.636 ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 4.392      ;
; 15.927 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.102      ;
; 15.936 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.000      ; 4.096      ;
; 15.946 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.000      ; 4.086      ;
; 15.996 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.033      ;
; 16.034 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.995      ;
; 16.037 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.992      ;
; 16.043 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.000      ; 3.989      ;
; 16.046 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.000      ; 3.986      ;
; 16.048 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.981      ;
; 16.052 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 3.976      ;
; 16.053 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.000      ; 3.979      ;
; 16.056 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.000      ; 3.976      ;
; 16.057 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.000      ; 3.975      ;
; 16.061 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.968      ;
; 16.066 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.971      ;
; 16.067 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.000      ; 3.965      ;
; 16.072 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.000      ; 3.960      ;
; 16.073 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 3.955      ;
; 16.074 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.963      ;
; 16.090 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.939      ;
; 16.103 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.926      ;
; 16.104 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.933      ;
; 16.105 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.932      ;
; 16.105 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.924      ;
; 16.106 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.923      ;
; 16.117 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.912      ;
; 16.140 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.897      ;
; 16.141 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.896      ;
; 16.148 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.889      ;
; 16.156 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.004     ; 3.872      ;
; 16.159 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 3.869      ;
; 16.162 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 3.866      ;
; 16.168 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.861      ;
; 16.171 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.858      ;
; 16.173 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.864      ;
; 16.173 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 3.855      ;
; 16.176 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.861      ;
; 16.179 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.000      ; 3.853      ;
; 16.180 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 3.848      ;
; 16.181 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.856      ;
; 16.182 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.000      ; 3.850      ;
; 16.182 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.847      ;
; 16.183 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 3.845      ;
; 16.184 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.853      ;
; 16.187 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.850      ;
; 16.188 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.841      ;
; 16.193 ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.000      ; 3.839      ;
; 16.194 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 3.834      ;
; 16.195 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.842      ;
; 16.197 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.832      ;
; 16.200 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.829      ;
; 16.200 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.837      ;
; 16.206 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.831      ;
; 16.208 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.829      ;
; 16.209 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.820      ;
; 16.211 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.826      ;
; 16.212 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.825      ;
; 16.212 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.817      ;
; 16.214 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.823      ;
; 16.215 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.822      ;
; 16.215 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.814      ;
; 16.224 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.805      ;
; 16.225 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.812      ;
; 16.226 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.811      ;
; 16.228 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.809      ;
; 16.232 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.805      ;
; 16.236 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.801      ;
; 16.248 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.789      ;
; 16.248 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.789      ;
; 16.250 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.787      ;
; 16.251 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.786      ;
; 16.258 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.779      ;
; 16.263 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.004     ; 3.765      ;
; 16.266 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.771      ;
; 16.266 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.004     ; 3.762      ;
; 16.275 ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.004     ; 3.753      ;
; 16.294 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.743      ;
; 16.295 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.734      ;
; 16.298 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.731      ;
; 16.307 ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; -0.003     ; 3.722      ;
; 16.316 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.721      ;
; 16.355 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.682      ;
; 16.358 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.679      ;
; 16.369 ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 20.000       ; 0.005      ; 3.668      ;
; 18.452 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.580      ;
; 18.452 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.580      ;
; 18.469 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.563      ;
; 18.469 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.563      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|y_present.e                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|y_present.h                  ; g10_mastermind_controller:gate1|y_present.h                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|switch_REG                   ; g10_mastermind_controller:gate1|switch_REG                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|RippleBlankInState           ; g10_mastermind_controller:gate1|RippleBlankInState           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|tcr2                            ; RandomPatternGenerator:gate4|tcr2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|tce2                            ; RandomPatternGenerator:gate4|tce2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.254 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.257 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.259 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.411      ;
; 0.265 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|tcr2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.417      ;
; 0.266 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.418      ;
; 0.266 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.418      ;
; 0.326 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|y_present.g                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.329 ; g10_mastermind_controller:gate1|y_present.h                  ; g10_mastermind_controller:gate1|y_present.d                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.332 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.335 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|switch_REG                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.335 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|RippleBlankInState           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.340 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|y_present.f                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.492      ;
; 0.340 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.492      ;
; 0.365 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|y_present.h                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|switch_REG                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|RippleBlankInState           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; g10_mastermind_controller:gate1|y_present.g                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|tce2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; g10_mastermind_controller:gate1|y_present.b                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.376 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|y_present.B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; RandomPatternGenerator:gate4|y_present.B                     ; RandomPatternGenerator:gate4|y_present.A                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; g10_mastermind_controller:gate1|y_present.e                  ; g10_mastermind_controller:gate1|SR_LD                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.387 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.d                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.389 ; g10_mastermind_controller:gate1|y_present.f                  ; g10_mastermind_controller:gate1|y_present.c                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.391 ; g10_mastermind_controller:gate1|y_present.a                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.543      ;
; 0.407 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.559      ;
; 0.409 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.561      ;
; 0.412 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.565      ;
; 0.418 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.571      ;
; 0.448 ; g10_mastermind_controller:gate1|y_present.d                  ; g10_mastermind_controller:gate1|y_present.e                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.504 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.656      ;
; 0.508 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.661      ;
; 0.529 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ; clk          ; clk         ; 0.000        ; 0.009      ; 0.690      ;
; 0.532 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ; clk          ; clk         ; 0.000        ; 0.009      ; 0.693      ;
; 0.537 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ; clk          ; clk         ; 0.000        ; 0.009      ; 0.698      ;
; 0.547 ; g10_mastermind_controller:gate1|y_present.a                  ; g10_mastermind_controller:gate1|switch_REG                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.573 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.624 ; RandomPatternGenerator:gate4|tcr2                            ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.777      ;
; 0.635 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.665 ; RandomPatternGenerator:gate4|y_present.A                     ; RandomPatternGenerator:gate4|tce2                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.689 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[0]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.842      ;
; 0.689 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[2]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.842      ;
; 0.697 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.849      ;
; 0.698 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[3]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.851      ;
; 0.698 ; g10_mastermind_controller:gate1|SR_LD                        ; g10_mastermind_datapath:gate2|register_4bit:Gate2|q[1]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.851      ;
; 0.698 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.850      ;
; 0.711 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.863      ;
; 0.743 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.896      ;
; 0.744 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.897      ;
; 0.744 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.897      ;
; 0.745 ; RandomPatternGenerator:gate4|tce2                            ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.898      ;
; 0.745 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.898      ;
; 0.775 ; RandomPatternGenerator:gate4|tcr2                            ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.775 ; RandomPatternGenerator:gate4|tcr2                            ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.775 ; RandomPatternGenerator:gate4|tcr2                            ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.778 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.779 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.931      ;
; 0.814 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.967      ;
; 0.815 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.968      ;
; 0.824 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.f                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.976      ;
; 0.824 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.b                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.976      ;
; 0.824 ; g10_mastermind_controller:gate1|y_present.c                  ; g10_mastermind_controller:gate1|y_present.a                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.976      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                                                      ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 19.015 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.017      ;
; 19.015 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.017      ;
; 19.015 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.017      ;
; 19.015 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.017      ;
; 19.015 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.017      ;
; 19.015 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 20.000       ; 0.000      ; 1.017      ;
; 19.112 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 20.000       ; 0.001      ; 0.921      ;
; 19.112 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 20.000       ; 0.001      ; 0.921      ;
; 19.112 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 20.000       ; 0.001      ; 0.921      ;
; 19.115 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 20.000       ; 0.001      ; 0.918      ;
; 19.115 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 20.000       ; 0.001      ; 0.918      ;
; 19.115 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 20.000       ; 0.001      ; 0.918      ;
+--------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                                      ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.765 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.918      ;
; 0.765 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.918      ;
; 0.765 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.918      ;
; 0.768 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.921      ;
; 0.768 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.921      ;
; 0.768 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.921      ;
; 0.865 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; RandomPatternGenerator:gate4|tcr2 ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.017      ;
+-------+-----------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR1[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR2[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR3[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|counter_table:gate1|TM_ADDR4[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[0]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[10]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[11]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[1]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[2]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[3]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[4]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[5]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[6]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[7]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[8]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|register_12bit:gate2|q[9]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|tce2                            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|tce2                            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|tcr2                            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|tcr2                            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.A                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.A                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.B                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RandomPatternGenerator:gate4|y_present.B                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|RippleBlankInState           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|RippleBlankInState           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|SR_LD                        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|SR_LD                        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|switch_REG                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|switch_REG                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.a                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.a                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.b                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.b                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.c                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.c                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.d                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.d                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.e                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.e                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.f                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.f                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.g                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.g                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.h                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_controller:gate1|y_present.h                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[0]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[1]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate10|q[2]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[0]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[1]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate11|q[2]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[0]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[1]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate8|q[2]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[0]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; g10_mastermind_datapath:gate2|register_3bit:Gate9|q[1]       ;
+-------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GR_SELECT[*]  ; clk        ; 0.291  ; 0.291  ; Rise       ; clk             ;
;  GR_SELECT[0] ; clk        ; 0.214  ; 0.214  ; Rise       ; clk             ;
;  GR_SELECT[1] ; clk        ; 0.253  ; 0.253  ; Rise       ; clk             ;
;  GR_SELECT[2] ; clk        ; 0.113  ; 0.113  ; Rise       ; clk             ;
;  GR_SELECT[3] ; clk        ; 0.291  ; 0.291  ; Rise       ; clk             ;
; P_generated   ; clk        ; 3.190  ; 3.190  ; Rise       ; clk             ;
; Ready         ; clk        ; 3.008  ; 3.008  ; Rise       ; clk             ;
; Start         ; clk        ; 3.058  ; 3.058  ; Rise       ; clk             ;
; mode          ; clk        ; 0.368  ; 0.368  ; Rise       ; clk             ;
; modify_G      ; clk        ; 0.543  ; 0.543  ; Rise       ; clk             ;
; sw[*]         ; clk        ; -0.008 ; -0.008 ; Rise       ; clk             ;
;  sw[0]        ; clk        ; -0.404 ; -0.404 ; Rise       ; clk             ;
;  sw[1]        ; clk        ; -0.008 ; -0.008 ; Rise       ; clk             ;
;  sw[2]        ; clk        ; -0.229 ; -0.229 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GR_SELECT[*]  ; clk        ; 0.007  ; 0.007  ; Rise       ; clk             ;
;  GR_SELECT[0] ; clk        ; -0.094 ; -0.094 ; Rise       ; clk             ;
;  GR_SELECT[1] ; clk        ; -0.133 ; -0.133 ; Rise       ; clk             ;
;  GR_SELECT[2] ; clk        ; 0.007  ; 0.007  ; Rise       ; clk             ;
;  GR_SELECT[3] ; clk        ; -0.171 ; -0.171 ; Rise       ; clk             ;
; P_generated   ; clk        ; -2.164 ; -2.164 ; Rise       ; clk             ;
; Ready         ; clk        ; -2.183 ; -2.183 ; Rise       ; clk             ;
; Start         ; clk        ; -2.317 ; -2.317 ; Rise       ; clk             ;
; mode          ; clk        ; 0.265  ; 0.265  ; Rise       ; clk             ;
; modify_G      ; clk        ; 0.302  ; 0.302  ; Rise       ; clk             ;
; sw[*]         ; clk        ; 0.573  ; 0.573  ; Rise       ; clk             ;
;  sw[0]        ; clk        ; 0.536  ; 0.536  ; Rise       ; clk             ;
;  sw[1]        ; clk        ; 0.335  ; 0.335  ; Rise       ; clk             ;
;  sw[2]        ; clk        ; 0.573  ; 0.573  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 5.071 ; 5.071 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 4.740 ; 4.740 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 4.498 ; 4.498 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 5.067 ; 5.067 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 4.769 ; 4.769 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 5.071 ; 5.071 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 5.826 ; 5.826 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 5.823 ; 5.823 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 5.662 ; 5.662 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 5.658 ; 5.658 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 5.668 ; 5.668 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 5.671 ; 5.671 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 5.824 ; 5.824 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 5.826 ; 5.826 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 5.124 ; 5.124 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 4.971 ; 4.971 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 5.098 ; 5.098 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 5.124 ; 5.124 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 5.065 ; 5.065 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 4.895 ; 4.895 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 5.100 ; 5.100 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 5.114 ; 5.114 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 5.786 ; 5.786 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 5.631 ; 5.631 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 5.786 ; 5.786 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 5.777 ; 5.777 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 5.638 ; 5.638 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 5.619 ; 5.619 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 5.627 ; 5.627 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 5.650 ; 5.650 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 4.363 ; 4.363 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 4.611 ; 4.611 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 4.363 ; 4.363 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 4.509 ; 4.509 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 4.475 ; 4.475 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 4.383 ; 4.383 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 4.588 ; 4.588 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 4.773 ; 4.773 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 4.616 ; 4.616 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 4.617 ; 4.617 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 4.635 ; 4.635 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 4.774 ; 4.774 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 4.788 ; 4.788 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 4.859 ; 4.859 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 4.747 ; 4.747 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 4.807 ; 4.807 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 4.716 ; 4.716 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 4.746 ; 4.746 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 4.766 ; 4.766 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 4.915 ; 4.915 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 4.901 ; 4.901 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 4.772 ; 4.772 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 4.746 ; 4.746 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 4.761 ; 4.761 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 4.785 ; 4.785 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 7.484 ; 0.215 ; 17.793   ; 0.765   ; 8.889               ;
;  clk             ; 7.484 ; 0.215 ; 17.793   ; 0.765   ; 8.889               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GR_SELECT[*]  ; clk        ; 1.710 ; 1.710 ; Rise       ; clk             ;
;  GR_SELECT[0] ; clk        ; 1.625 ; 1.625 ; Rise       ; clk             ;
;  GR_SELECT[1] ; clk        ; 1.710 ; 1.710 ; Rise       ; clk             ;
;  GR_SELECT[2] ; clk        ; 1.237 ; 1.237 ; Rise       ; clk             ;
;  GR_SELECT[3] ; clk        ; 1.666 ; 1.666 ; Rise       ; clk             ;
; P_generated   ; clk        ; 7.143 ; 7.143 ; Rise       ; clk             ;
; Ready         ; clk        ; 6.666 ; 6.666 ; Rise       ; clk             ;
; Start         ; clk        ; 6.819 ; 6.819 ; Rise       ; clk             ;
; mode          ; clk        ; 1.998 ; 1.998 ; Rise       ; clk             ;
; modify_G      ; clk        ; 2.532 ; 2.532 ; Rise       ; clk             ;
; sw[*]         ; clk        ; 1.086 ; 1.086 ; Rise       ; clk             ;
;  sw[0]        ; clk        ; 0.186 ; 0.186 ; Rise       ; clk             ;
;  sw[1]        ; clk        ; 1.086 ; 1.086 ; Rise       ; clk             ;
;  sw[2]        ; clk        ; 0.615 ; 0.615 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GR_SELECT[*]  ; clk        ; 0.007  ; 0.007  ; Rise       ; clk             ;
;  GR_SELECT[0] ; clk        ; -0.094 ; -0.094 ; Rise       ; clk             ;
;  GR_SELECT[1] ; clk        ; -0.133 ; -0.133 ; Rise       ; clk             ;
;  GR_SELECT[2] ; clk        ; 0.007  ; 0.007  ; Rise       ; clk             ;
;  GR_SELECT[3] ; clk        ; -0.171 ; -0.171 ; Rise       ; clk             ;
; P_generated   ; clk        ; -2.164 ; -2.164 ; Rise       ; clk             ;
; Ready         ; clk        ; -2.183 ; -2.183 ; Rise       ; clk             ;
; Start         ; clk        ; -2.317 ; -2.317 ; Rise       ; clk             ;
; mode          ; clk        ; 0.265  ; 0.265  ; Rise       ; clk             ;
; modify_G      ; clk        ; 0.302  ; 0.302  ; Rise       ; clk             ;
; sw[*]         ; clk        ; 0.573  ; 0.573  ; Rise       ; clk             ;
;  sw[0]        ; clk        ; 0.536  ; 0.536  ; Rise       ; clk             ;
;  sw[1]        ; clk        ; 0.335  ; 0.335  ; Rise       ; clk             ;
;  sw[2]        ; clk        ; 0.573  ; 0.573  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; segment1[*]  ; clk        ; 10.556 ; 10.556 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 9.698  ; 9.698  ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 8.882  ; 8.882  ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 10.095 ; 10.095 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 10.515 ; 10.515 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 9.872  ; 9.872  ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 9.599  ; 9.599  ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 10.556 ; 10.556 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 12.596 ; 12.596 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 12.589 ; 12.589 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 12.209 ; 12.209 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 12.215 ; 12.215 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 12.220 ; 12.220 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 12.223 ; 12.223 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 12.591 ; 12.591 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 12.596 ; 12.596 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 10.590 ; 10.590 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 9.959  ; 9.959  ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 10.300 ; 10.300 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 10.569 ; 10.569 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 10.448 ; 10.448 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 9.961  ; 9.961  ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 10.547 ; 10.547 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 10.590 ; 10.590 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 12.295 ; 12.295 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 12.102 ; 12.102 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 12.295 ; 12.295 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 12.292 ; 12.292 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 12.108 ; 12.108 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 12.089 ; 12.089 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 12.089 ; 12.089 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 12.120 ; 12.120 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment1[*]  ; clk        ; 4.363 ; 4.363 ; Rise       ; clk             ;
;  segment1[0] ; clk        ; 4.611 ; 4.611 ; Rise       ; clk             ;
;  segment1[1] ; clk        ; 4.363 ; 4.363 ; Rise       ; clk             ;
;  segment1[2] ; clk        ; 4.509 ; 4.509 ; Rise       ; clk             ;
;  segment1[3] ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
;  segment1[4] ; clk        ; 4.475 ; 4.475 ; Rise       ; clk             ;
;  segment1[5] ; clk        ; 4.383 ; 4.383 ; Rise       ; clk             ;
;  segment1[6] ; clk        ; 4.588 ; 4.588 ; Rise       ; clk             ;
; segment2[*]  ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
;  segment2[0] ; clk        ; 4.773 ; 4.773 ; Rise       ; clk             ;
;  segment2[1] ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
;  segment2[2] ; clk        ; 4.616 ; 4.616 ; Rise       ; clk             ;
;  segment2[3] ; clk        ; 4.617 ; 4.617 ; Rise       ; clk             ;
;  segment2[4] ; clk        ; 4.635 ; 4.635 ; Rise       ; clk             ;
;  segment2[5] ; clk        ; 4.774 ; 4.774 ; Rise       ; clk             ;
;  segment2[6] ; clk        ; 4.788 ; 4.788 ; Rise       ; clk             ;
; segment3[*]  ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
;  segment3[0] ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
;  segment3[1] ; clk        ; 4.859 ; 4.859 ; Rise       ; clk             ;
;  segment3[2] ; clk        ; 4.747 ; 4.747 ; Rise       ; clk             ;
;  segment3[3] ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
;  segment3[4] ; clk        ; 4.807 ; 4.807 ; Rise       ; clk             ;
;  segment3[5] ; clk        ; 4.716 ; 4.716 ; Rise       ; clk             ;
;  segment3[6] ; clk        ; 4.609 ; 4.609 ; Rise       ; clk             ;
; segment4[*]  ; clk        ; 4.746 ; 4.746 ; Rise       ; clk             ;
;  segment4[0] ; clk        ; 4.766 ; 4.766 ; Rise       ; clk             ;
;  segment4[1] ; clk        ; 4.915 ; 4.915 ; Rise       ; clk             ;
;  segment4[2] ; clk        ; 4.901 ; 4.901 ; Rise       ; clk             ;
;  segment4[3] ; clk        ; 4.772 ; 4.772 ; Rise       ; clk             ;
;  segment4[4] ; clk        ; 4.746 ; 4.746 ; Rise       ; clk             ;
;  segment4[5] ; clk        ; 4.761 ; 4.761 ; Rise       ; clk             ;
;  segment4[6] ; clk        ; 4.785 ; 4.785 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 52049    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 52049    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 111   ; 111  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 194   ; 194  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 04 21:51:19 2015
Info: Command: quartus_sta lab5 -c lab5
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mastermind.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 7.484
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.484         0.000 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332146): Worst-case recovery slack is 17.793
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.793         0.000 clk 
Info (332146): Worst-case removal slack is 1.681
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.681         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 8.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.889         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 15.267
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.267         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 19.015
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.015         0.000 clk 
Info (332146): Worst-case removal slack is 0.765
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.765         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 411 megabytes
    Info: Processing ended: Fri Dec 04 21:51:20 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


