Timing Analyzer report for RAM_2P_Demo
Tue Jun 07 11:46:14 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'KEY[0]'
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst1|clkOut'
 15. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst1|clkOut'
 16. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 17. Slow 1200mV 85C Model Hold: 'KEY[0]'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'KEY[0]'
 26. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 27. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst1|clkOut'
 28. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst1|clkOut'
 29. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 30. Slow 1200mV 0C Model Hold: 'KEY[0]'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'KEY[0]'
 38. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 39. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst1|clkOut'
 40. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst1|clkOut'
 41. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 42. Fast 1200mV 0C Model Hold: 'KEY[0]'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; RAM_2P_Demo                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; ClkDividerN:inst1|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst1|clkOut } ;
; CLOCK_50                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                 ;
; KEY[0]                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] }                   ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 254.97 MHz ; 250.0 MHz       ; CLOCK_50                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 731.53 MHz ; 437.64 MHz      ; ClkDividerN:inst1|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; KEY[0]                   ; -3.934 ; -447.911      ;
; CLOCK_50                 ; -2.922 ; -75.006       ;
; ClkDividerN:inst1|clkOut ; -0.367 ; -0.724        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst1|clkOut ; 0.403 ; 0.000         ;
; CLOCK_50                 ; 0.529 ; 0.000         ;
; KEY[0]                   ; 2.960 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; KEY[0]                   ; -3.000 ; -167.480      ;
; CLOCK_50                 ; -3.000 ; -38.980       ;
; ClkDividerN:inst1|clkOut ; -1.285 ; -5.140        ;
+--------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'KEY[0]'                                                                                                                    ;
+--------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                        ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+
; -3.934 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~25  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.665     ; 3.257      ;
; -3.855 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~25  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.665     ; 3.178      ;
; -3.812 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~84  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.085      ;
; -3.812 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~83  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.085      ;
; -3.812 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~82  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.085      ;
; -3.812 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~81  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.085      ;
; -3.812 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~80  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.085      ;
; -3.812 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~79  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.085      ;
; -3.812 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~78  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.085      ;
; -3.812 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~77  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.085      ;
; -3.762 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~28  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 3.056      ;
; -3.762 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~27  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 3.056      ;
; -3.762 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~26  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 3.056      ;
; -3.762 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~24  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 3.056      ;
; -3.762 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~23  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 3.056      ;
; -3.762 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~22  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 3.056      ;
; -3.762 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~21  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 3.056      ;
; -3.756 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~84  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.029      ;
; -3.756 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~83  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.029      ;
; -3.756 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~82  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.029      ;
; -3.756 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~81  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.029      ;
; -3.756 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~80  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.029      ;
; -3.756 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~79  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.029      ;
; -3.756 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~78  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.029      ;
; -3.756 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~77  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.029      ;
; -3.752 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~84  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.025      ;
; -3.752 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~83  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.025      ;
; -3.752 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~82  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.025      ;
; -3.752 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~81  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.025      ;
; -3.752 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~80  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.025      ;
; -3.752 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~79  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.025      ;
; -3.752 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~78  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.025      ;
; -3.752 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~77  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.715     ; 3.025      ;
; -3.737 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~25  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.665     ; 3.060      ;
; -3.687 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~17  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.685     ; 2.990      ;
; -3.687 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~15  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.685     ; 2.990      ;
; -3.687 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~13  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.685     ; 2.990      ;
; -3.683 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~28  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 2.977      ;
; -3.683 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~27  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 2.977      ;
; -3.683 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~26  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 2.977      ;
; -3.683 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~24  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 2.977      ;
; -3.683 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~23  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 2.977      ;
; -3.683 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~22  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 2.977      ;
; -3.683 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~21  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 2.977      ;
; -3.678 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~17  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.685     ; 2.981      ;
; -3.678 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~15  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.685     ; 2.981      ;
; -3.678 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~13  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.685     ; 2.981      ;
; -3.644 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~75  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.582     ; 3.050      ;
; -3.644 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~73  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.582     ; 3.050      ;
; -3.644 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~72  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.582     ; 3.050      ;
; -3.644 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~70  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.582     ; 3.050      ;
; -3.624 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~75  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.582     ; 3.030      ;
; -3.624 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~73  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.582     ; 3.030      ;
; -3.624 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~72  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.582     ; 3.030      ;
; -3.624 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~70  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.582     ; 3.030      ;
; -3.615 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~135 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.526     ; 3.077      ;
; -3.615 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~134 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.526     ; 3.077      ;
; -3.614 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~25  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.665     ; 2.937      ;
; -3.605 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~100 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.708     ; 2.885      ;
; -3.605 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~99  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.708     ; 2.885      ;
; -3.605 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~98  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.708     ; 2.885      ;
; -3.605 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~97  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.708     ; 2.885      ;
; -3.605 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~96  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.708     ; 2.885      ;
; -3.605 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~95  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.708     ; 2.885      ;
; -3.605 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~94  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.708     ; 2.885      ;
; -3.605 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~93  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.708     ; 2.885      ;
; -3.600 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~135 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.526     ; 3.062      ;
; -3.600 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~134 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.526     ; 3.062      ;
; -3.599 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~52  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.494     ; 3.093      ;
; -3.599 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~51  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.494     ; 3.093      ;
; -3.599 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~50  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.494     ; 3.093      ;
; -3.599 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~49  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.494     ; 3.093      ;
; -3.599 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~48  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.494     ; 3.093      ;
; -3.599 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~47  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.494     ; 3.093      ;
; -3.599 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~46  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.494     ; 3.093      ;
; -3.599 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~45  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.494     ; 3.093      ;
; -3.586 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~52  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.494     ; 3.080      ;
; -3.586 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~51  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.494     ; 3.080      ;
; -3.586 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~50  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.494     ; 3.080      ;
; -3.586 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~49  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.494     ; 3.080      ;
; -3.586 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~48  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.494     ; 3.080      ;
; -3.586 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~47  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.494     ; 3.080      ;
; -3.586 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~46  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.494     ; 3.080      ;
; -3.586 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~45  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.494     ; 3.080      ;
; -3.579 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~132 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.633     ; 2.934      ;
; -3.579 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~131 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.633     ; 2.934      ;
; -3.579 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~130 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.633     ; 2.934      ;
; -3.579 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~129 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.633     ; 2.934      ;
; -3.579 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~128 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.633     ; 2.934      ;
; -3.579 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~127 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.633     ; 2.934      ;
; -3.579 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~126 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.633     ; 2.934      ;
; -3.579 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~125 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.633     ; 2.934      ;
; -3.569 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~28  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 2.863      ;
; -3.569 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~27  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 2.863      ;
; -3.569 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~26  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 2.863      ;
; -3.569 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~24  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 2.863      ;
; -3.569 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~23  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 2.863      ;
; -3.569 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~22  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 2.863      ;
; -3.569 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~21  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.694     ; 2.863      ;
; -3.563 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~140 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.649     ; 2.902      ;
+--------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.922 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.835      ;
; -2.922 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.835      ;
; -2.922 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.835      ;
; -2.922 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.835      ;
; -2.922 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.835      ;
; -2.920 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.833      ;
; -2.920 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.833      ;
; -2.920 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.833      ;
; -2.920 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.833      ;
; -2.920 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.833      ;
; -2.911 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.824      ;
; -2.911 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.824      ;
; -2.911 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.824      ;
; -2.911 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.824      ;
; -2.911 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.824      ;
; -2.873 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.792      ;
; -2.873 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.792      ;
; -2.873 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.792      ;
; -2.873 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.792      ;
; -2.873 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.792      ;
; -2.871 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.359      ;
; -2.871 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.359      ;
; -2.871 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.359      ;
; -2.871 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.359      ;
; -2.871 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.359      ;
; -2.805 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.293      ;
; -2.805 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.293      ;
; -2.805 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.293      ;
; -2.805 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.293      ;
; -2.805 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.293      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.669      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.669      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.669      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.669      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.669      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.669      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.669      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.669      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.669      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.669      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.669      ;
; -2.751 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.669      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.662      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.662      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.662      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.662      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.662      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.667      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.667      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.667      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.667      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.667      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.667      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.667      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.667      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.667      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.667      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.667      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.667      ;
; -2.740 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.658      ;
; -2.740 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.658      ;
; -2.740 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.658      ;
; -2.740 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.658      ;
; -2.740 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.658      ;
; -2.740 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.658      ;
; -2.740 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.658      ;
; -2.740 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.658      ;
; -2.740 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.658      ;
; -2.740 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.658      ;
; -2.740 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.658      ;
; -2.740 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.658      ;
; -2.720 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.639      ;
; -2.720 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.639      ;
; -2.720 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.639      ;
; -2.720 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.639      ;
; -2.720 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.639      ;
; -2.720 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.208      ;
; -2.720 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.208      ;
; -2.720 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.208      ;
; -2.720 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.208      ;
; -2.720 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.208      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.615      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.615      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.615      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.615      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.615      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.626      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.626      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.626      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.626      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.626      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.626      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.626      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.626      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.626      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.626      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.626      ;
; -2.702 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.626      ;
; -2.698 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.611      ;
; -2.698 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.611      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst1|clkOut'                                                                                                             ;
+--------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.367 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.080     ; 1.285      ;
; -0.319 ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.080     ; 1.237      ;
; -0.303 ; CounterUp_4:inst2|s_count[2] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.080     ; 1.221      ;
; -0.049 ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.080     ; 0.967      ;
; -0.039 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.080     ; 0.957      ;
; -0.038 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.080     ; 0.956      ;
; 0.153  ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; CounterUp_4:inst2|s_count[3] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; CounterUp_4:inst2|s_count[2] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.080     ; 0.765      ;
+--------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst1|clkOut'                                                                                                             ;
+-------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.403 ; CounterUp_4:inst2|s_count[3] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; CounterUp_4:inst2|s_count[2] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.080      ; 0.674      ;
; 0.535 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.080      ; 0.801      ;
; 0.536 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.080      ; 0.802      ;
; 0.538 ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.080      ; 0.804      ;
; 0.748 ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.080      ; 1.014      ;
; 0.753 ; CounterUp_4:inst2|s_count[2] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.080      ; 1.019      ;
; 0.863 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.080      ; 1.129      ;
+-------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.529 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.225      ;
; 0.544 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.240      ;
; 0.556 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.252      ;
; 0.561 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.257      ;
; 0.640 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.923      ;
; 0.641 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.924      ;
; 0.642 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.925      ;
; 0.643 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.926      ;
; 0.644 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.647 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.913      ;
; 0.647 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.912      ;
; 0.648 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.914      ;
; 0.649 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.914      ;
; 0.650 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.915      ;
; 0.654 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.350      ;
; 0.656 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.352      ;
; 0.658 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.355      ;
; 0.660 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.925      ;
; 0.671 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.367      ;
; 0.671 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.367      ;
; 0.676 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.942      ;
; 0.676 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.372      ;
; 0.797 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.493      ;
; 0.798 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.494      ;
; 0.801 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.497      ;
; 0.803 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.499      ;
; 0.808 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.073      ;
; 0.907 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.505      ; 1.598      ;
; 0.912 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.505      ; 1.603      ;
; 0.922 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.505      ; 1.613      ;
; 0.923 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.619      ;
; 0.927 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.505      ; 1.618      ;
; 0.928 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.624      ;
; 0.935 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.631      ;
; 0.947 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.643      ;
; 0.959 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.242      ;
; 0.959 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.242      ;
; 0.960 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.960 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.961 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.964 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.229      ;
; 0.968 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.251      ;
; 0.969 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.235      ;
; 0.970 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.236      ;
; 0.971 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.237      ;
; 0.974 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.977 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.242      ;
; 0.979 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.245      ;
; 0.980 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.246      ;
; 0.981 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.246      ;
; 0.982 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.247      ;
; 0.984 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.250      ;
; 0.989 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 1.033 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.505      ; 1.724      ;
; 1.034 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.505      ; 1.725      ;
; 1.034 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.730      ;
; 1.039 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.505      ; 1.730      ;
; 1.048 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.505      ; 1.739      ;
; 1.049 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.505      ; 1.740      ;
; 1.050 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.746      ;
; 1.054 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.505      ; 1.745      ;
; 1.080 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.363      ;
; 1.081 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.081 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.082 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.086 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.352      ;
; 1.087 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.096 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.100 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.366      ;
; 1.101 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.102 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.103 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.368      ;
; 1.105 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.371      ;
; 1.106 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.372      ;
; 1.108 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.373      ;
; 1.110 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.376      ;
; 1.115 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.381      ;
; 1.126 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.391      ;
; 1.160 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.505      ; 1.851      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'KEY[0]'                                                                                                                    ;
+-------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                        ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+
; 2.960 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~36  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 1.828      ;
; 2.960 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~35  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 1.828      ;
; 2.960 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~34  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 1.828      ;
; 2.960 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~33  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 1.828      ;
; 2.960 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~32  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 1.828      ;
; 2.960 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~31  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 1.828      ;
; 2.960 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~30  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 1.828      ;
; 2.960 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~29  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 1.828      ;
; 3.197 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~91  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.371     ; 2.042      ;
; 3.197 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~90  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.371     ; 2.042      ;
; 3.197 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~89  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.371     ; 2.042      ;
; 3.197 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~86  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.371     ; 2.042      ;
; 3.264 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~36  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 2.132      ;
; 3.264 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~35  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 2.132      ;
; 3.264 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~34  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 2.132      ;
; 3.264 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~33  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 2.132      ;
; 3.264 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~32  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 2.132      ;
; 3.264 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~31  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 2.132      ;
; 3.264 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~30  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 2.132      ;
; 3.264 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~29  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 2.132      ;
; 3.275 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~60  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.399     ; 2.092      ;
; 3.275 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~59  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.399     ; 2.092      ;
; 3.275 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~58  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.399     ; 2.092      ;
; 3.275 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~57  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.399     ; 2.092      ;
; 3.275 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~56  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.399     ; 2.092      ;
; 3.275 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~55  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.399     ; 2.092      ;
; 3.275 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~54  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.399     ; 2.092      ;
; 3.275 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~53  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.399     ; 2.092      ;
; 3.297 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~91  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.371     ; 2.142      ;
; 3.297 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~90  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.371     ; 2.142      ;
; 3.297 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~89  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.371     ; 2.142      ;
; 3.297 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~86  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.371     ; 2.142      ;
; 3.318 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~91  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.371     ; 2.163      ;
; 3.318 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~90  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.371     ; 2.163      ;
; 3.318 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~89  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.371     ; 2.163      ;
; 3.318 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~86  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.371     ; 2.163      ;
; 3.320 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~36  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 2.188      ;
; 3.320 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~35  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 2.188      ;
; 3.320 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~34  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 2.188      ;
; 3.320 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~33  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 2.188      ;
; 3.320 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~32  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 2.188      ;
; 3.320 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~31  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 2.188      ;
; 3.320 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~30  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 2.188      ;
; 3.320 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~29  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.348     ; 2.188      ;
; 3.322 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~108 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.188      ;
; 3.322 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~107 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.188      ;
; 3.322 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~106 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.188      ;
; 3.322 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~105 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.188      ;
; 3.322 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~103 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.188      ;
; 3.322 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~102 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.188      ;
; 3.322 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~101 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.188      ;
; 3.367 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~91  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.371     ; 2.212      ;
; 3.367 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~90  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.371     ; 2.212      ;
; 3.367 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~89  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.371     ; 2.212      ;
; 3.367 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~86  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.371     ; 2.212      ;
; 3.430 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~108 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.296      ;
; 3.430 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~107 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.296      ;
; 3.430 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~106 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.296      ;
; 3.430 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~105 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.296      ;
; 3.430 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~103 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.296      ;
; 3.430 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~102 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.296      ;
; 3.430 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~101 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.296      ;
; 3.444 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~20  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.382     ; 2.278      ;
; 3.444 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~19  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.382     ; 2.278      ;
; 3.444 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~18  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.382     ; 2.278      ;
; 3.444 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~16  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.382     ; 2.278      ;
; 3.444 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~14  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.382     ; 2.278      ;
; 3.466 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~68  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.331     ; 2.351      ;
; 3.466 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~67  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.331     ; 2.351      ;
; 3.466 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~66  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.331     ; 2.351      ;
; 3.466 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~65  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.331     ; 2.351      ;
; 3.466 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~64  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.331     ; 2.351      ;
; 3.466 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~63  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.331     ; 2.351      ;
; 3.466 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~62  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.331     ; 2.351      ;
; 3.466 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~61  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.331     ; 2.351      ;
; 3.476 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~108 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.342      ;
; 3.476 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~107 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.342      ;
; 3.476 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~106 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.342      ;
; 3.476 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~105 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.342      ;
; 3.476 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~103 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.342      ;
; 3.476 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~102 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.342      ;
; 3.476 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~101 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.342      ;
; 3.480 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~92  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.319     ; 2.377      ;
; 3.480 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~88  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.319     ; 2.377      ;
; 3.480 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~87  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.319     ; 2.377      ;
; 3.480 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~85  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.319     ; 2.377      ;
; 3.515 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~104 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.349     ; 2.382      ;
; 3.531 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~108 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.397      ;
; 3.531 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~107 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.397      ;
; 3.531 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~106 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.397      ;
; 3.531 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~105 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.397      ;
; 3.531 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~103 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.397      ;
; 3.531 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~102 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.397      ;
; 3.531 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~101 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.350     ; 2.397      ;
; 3.555 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~44  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.354     ; 2.417      ;
; 3.555 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~43  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.354     ; 2.417      ;
; 3.555 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~42  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.354     ; 2.417      ;
; 3.555 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~41  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.354     ; 2.417      ;
; 3.555 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~40  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.354     ; 2.417      ;
; 3.555 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~39  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.354     ; 2.417      ;
+-------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 277.7 MHz  ; 250.0 MHz       ; CLOCK_50                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 813.67 MHz ; 437.64 MHz      ; ClkDividerN:inst1|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; KEY[0]                   ; -3.453 ; -389.404      ;
; CLOCK_50                 ; -2.601 ; -66.224       ;
; ClkDividerN:inst1|clkOut ; -0.229 ; -0.424        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst1|clkOut ; 0.352 ; 0.000         ;
; CLOCK_50                 ; 0.480 ; 0.000         ;
; KEY[0]                   ; 2.642 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; KEY[0]                   ; -3.000 ; -167.480      ;
; CLOCK_50                 ; -3.000 ; -38.980       ;
; ClkDividerN:inst1|clkOut ; -1.285 ; -5.140        ;
+--------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'KEY[0]'                                                                                                                     ;
+--------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                        ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+
; -3.453 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~25  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.452     ; 2.990      ;
; -3.377 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~25  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.452     ; 2.914      ;
; -3.327 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~84  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.818      ;
; -3.327 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~83  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.818      ;
; -3.327 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~82  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.818      ;
; -3.327 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~81  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.818      ;
; -3.327 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~80  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.818      ;
; -3.327 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~79  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.818      ;
; -3.327 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~78  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.818      ;
; -3.327 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~77  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.818      ;
; -3.312 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~25  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.452     ; 2.849      ;
; -3.312 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~84  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.803      ;
; -3.312 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~83  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.803      ;
; -3.312 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~82  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.803      ;
; -3.312 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~81  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.803      ;
; -3.312 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~80  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.803      ;
; -3.312 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~79  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.803      ;
; -3.312 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~78  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.803      ;
; -3.312 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~77  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.803      ;
; -3.285 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~84  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.776      ;
; -3.285 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~83  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.776      ;
; -3.285 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~82  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.776      ;
; -3.285 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~81  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.776      ;
; -3.285 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~80  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.776      ;
; -3.285 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~79  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.776      ;
; -3.285 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~78  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.776      ;
; -3.285 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~77  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.498     ; 2.776      ;
; -3.282 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~28  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.794      ;
; -3.282 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~27  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.794      ;
; -3.282 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~26  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.794      ;
; -3.282 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~24  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.794      ;
; -3.282 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~23  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.794      ;
; -3.282 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~22  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.794      ;
; -3.282 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~21  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.794      ;
; -3.234 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~17  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.475     ; 2.748      ;
; -3.234 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~15  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.475     ; 2.748      ;
; -3.234 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~13  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.475     ; 2.748      ;
; -3.218 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~17  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.475     ; 2.732      ;
; -3.218 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~15  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.475     ; 2.732      ;
; -3.218 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~13  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.475     ; 2.732      ;
; -3.206 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~28  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.718      ;
; -3.206 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~27  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.718      ;
; -3.206 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~26  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.718      ;
; -3.206 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~24  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.718      ;
; -3.206 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~23  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.718      ;
; -3.206 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~22  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.718      ;
; -3.206 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~21  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.718      ;
; -3.169 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~25  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.452     ; 2.706      ;
; -3.146 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~75  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.374     ; 2.761      ;
; -3.146 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~73  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.374     ; 2.761      ;
; -3.146 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~72  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.374     ; 2.761      ;
; -3.146 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~70  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.374     ; 2.761      ;
; -3.142 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~52  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.284     ; 2.847      ;
; -3.142 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~51  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.284     ; 2.847      ;
; -3.142 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~50  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.284     ; 2.847      ;
; -3.142 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~49  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.284     ; 2.847      ;
; -3.142 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~48  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.284     ; 2.847      ;
; -3.142 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~47  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.284     ; 2.847      ;
; -3.142 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~46  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.284     ; 2.847      ;
; -3.142 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~45  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.284     ; 2.847      ;
; -3.141 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~28  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.653      ;
; -3.141 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~27  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.653      ;
; -3.141 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~26  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.653      ;
; -3.141 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~24  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.653      ;
; -3.141 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~23  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.653      ;
; -3.141 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~22  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.653      ;
; -3.141 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~21  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.477     ; 2.653      ;
; -3.129 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~132 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.424     ; 2.694      ;
; -3.129 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~131 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.424     ; 2.694      ;
; -3.129 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~130 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.424     ; 2.694      ;
; -3.129 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~129 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.424     ; 2.694      ;
; -3.129 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~128 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.424     ; 2.694      ;
; -3.129 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~127 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.424     ; 2.694      ;
; -3.129 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~126 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.424     ; 2.694      ;
; -3.129 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~125 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.424     ; 2.694      ;
; -3.124 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~75  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.374     ; 2.739      ;
; -3.124 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~73  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.374     ; 2.739      ;
; -3.124 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~72  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.374     ; 2.739      ;
; -3.124 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~70  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.374     ; 2.739      ;
; -3.121 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~52  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.284     ; 2.826      ;
; -3.121 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~51  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.284     ; 2.826      ;
; -3.121 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~50  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.284     ; 2.826      ;
; -3.121 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~49  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.284     ; 2.826      ;
; -3.121 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~48  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.284     ; 2.826      ;
; -3.121 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~47  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.284     ; 2.826      ;
; -3.121 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~46  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.284     ; 2.826      ;
; -3.121 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~45  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.284     ; 2.826      ;
; -3.119 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~100 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.493     ; 2.615      ;
; -3.119 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~99  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.493     ; 2.615      ;
; -3.119 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~98  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.493     ; 2.615      ;
; -3.119 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~97  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.493     ; 2.615      ;
; -3.119 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~96  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.493     ; 2.615      ;
; -3.119 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~95  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.493     ; 2.615      ;
; -3.119 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~94  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.493     ; 2.615      ;
; -3.119 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~93  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.493     ; 2.615      ;
; -3.117 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~60  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.459     ; 2.647      ;
; -3.117 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~59  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.459     ; 2.647      ;
; -3.117 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~58  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.459     ; 2.647      ;
; -3.117 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~57  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.459     ; 2.647      ;
; -3.117 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~56  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.459     ; 2.647      ;
+--------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.601 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.529      ;
; -2.601 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.529      ;
; -2.601 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.529      ;
; -2.601 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.529      ;
; -2.601 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.529      ;
; -2.599 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.131      ;
; -2.599 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.131      ;
; -2.599 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.131      ;
; -2.599 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.131      ;
; -2.599 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.131      ;
; -2.591 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.513      ;
; -2.591 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.513      ;
; -2.591 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.513      ;
; -2.591 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.513      ;
; -2.591 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.513      ;
; -2.590 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.512      ;
; -2.590 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.512      ;
; -2.590 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.512      ;
; -2.590 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.512      ;
; -2.590 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.512      ;
; -2.585 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.507      ;
; -2.585 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.507      ;
; -2.585 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.507      ;
; -2.585 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.507      ;
; -2.585 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.507      ;
; -2.528 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.060      ;
; -2.528 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.060      ;
; -2.528 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.060      ;
; -2.528 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.060      ;
; -2.528 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.060      ;
; -2.458 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.990      ;
; -2.458 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.990      ;
; -2.458 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.990      ;
; -2.458 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.990      ;
; -2.458 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 2.990      ;
; -2.444 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.366      ;
; -2.444 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.366      ;
; -2.444 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.366      ;
; -2.444 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.366      ;
; -2.444 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.366      ;
; -2.435 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.363      ;
; -2.435 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.363      ;
; -2.435 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.363      ;
; -2.435 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.363      ;
; -2.435 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.363      ;
; -2.433 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.361      ;
; -2.433 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.361      ;
; -2.433 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.361      ;
; -2.433 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.361      ;
; -2.433 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.361      ;
; -2.433 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.361      ;
; -2.433 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.361      ;
; -2.433 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.361      ;
; -2.433 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.361      ;
; -2.433 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.361      ;
; -2.433 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.361      ;
; -2.433 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.361      ;
; -2.432 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.360      ;
; -2.432 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.360      ;
; -2.432 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.360      ;
; -2.432 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.360      ;
; -2.432 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.360      ;
; -2.432 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.360      ;
; -2.432 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.360      ;
; -2.432 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.360      ;
; -2.432 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.360      ;
; -2.432 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.360      ;
; -2.432 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.360      ;
; -2.432 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.360      ;
; -2.427 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.355      ;
; -2.427 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.355      ;
; -2.427 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.355      ;
; -2.427 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.355      ;
; -2.427 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.355      ;
; -2.427 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.355      ;
; -2.427 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.355      ;
; -2.427 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.355      ;
; -2.427 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.355      ;
; -2.427 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.355      ;
; -2.427 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.355      ;
; -2.427 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.355      ;
; -2.407 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.341      ;
; -2.407 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.341      ;
; -2.407 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.341      ;
; -2.407 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.341      ;
; -2.407 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.341      ;
; -2.407 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.341      ;
; -2.407 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.341      ;
; -2.407 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.341      ;
; -2.407 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.341      ;
; -2.407 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.341      ;
; -2.407 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.341      ;
; -2.407 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.341      ;
; -2.405 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.461     ; 2.943      ;
; -2.405 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.461     ; 2.943      ;
; -2.405 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.461     ; 2.943      ;
; -2.405 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.461     ; 2.943      ;
; -2.405 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.461     ; 2.943      ;
; -2.405 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.461     ; 2.943      ;
; -2.405 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.461     ; 2.943      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst1|clkOut'                                                                                                              ;
+--------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.229 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.074     ; 1.154      ;
; -0.195 ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.074     ; 1.120      ;
; -0.174 ; CounterUp_4:inst2|s_count[2] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.074     ; 1.099      ;
; 0.042  ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.074     ; 0.883      ;
; 0.062  ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.074     ; 0.863      ;
; 0.063  ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.074     ; 0.862      ;
; 0.242  ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; CounterUp_4:inst2|s_count[3] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; CounterUp_4:inst2|s_count[2] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.074     ; 0.683      ;
; 0.242  ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.074     ; 0.683      ;
+--------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst1|clkOut'                                                                                                              ;
+-------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.352 ; CounterUp_4:inst2|s_count[3] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; CounterUp_4:inst2|s_count[2] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.074      ; 0.597      ;
; 0.363 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.074      ; 0.608      ;
; 0.479 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.074      ; 0.724      ;
; 0.480 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.074      ; 0.725      ;
; 0.493 ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.074      ; 0.738      ;
; 0.684 ; CounterUp_4:inst2|s_count[2] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.074      ; 0.929      ;
; 0.686 ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.074      ; 0.931      ;
; 0.795 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.074      ; 1.040      ;
+-------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.480 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.117      ;
; 0.491 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.128      ;
; 0.494 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.132      ;
; 0.505 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.143      ;
; 0.582 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.220      ;
; 0.584 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.842      ;
; 0.585 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.843      ;
; 0.586 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.844      ;
; 0.587 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.845      ;
; 0.588 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.846      ;
; 0.588 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.846      ;
; 0.589 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.831      ;
; 0.590 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.832      ;
; 0.591 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.228      ;
; 0.592 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.834      ;
; 0.592 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.834      ;
; 0.593 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.835      ;
; 0.593 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.835      ;
; 0.593 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.835      ;
; 0.593 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.231      ;
; 0.595 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.233      ;
; 0.601 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.238      ;
; 0.602 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.603 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.845      ;
; 0.606 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.244      ;
; 0.619 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.861      ;
; 0.705 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.343      ;
; 0.715 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.352      ;
; 0.716 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.354      ;
; 0.716 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.353      ;
; 0.751 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.993      ;
; 0.804 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.461      ; 1.436      ;
; 0.815 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.461      ; 1.447      ;
; 0.815 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.461      ; 1.447      ;
; 0.819 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.457      ;
; 0.825 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.462      ;
; 0.826 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.461      ; 1.458      ;
; 0.827 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.464      ;
; 0.861 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.499      ;
; 0.874 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.116      ;
; 0.874 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.132      ;
; 0.875 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.133      ;
; 0.875 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.117      ;
; 0.875 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.117      ;
; 0.875 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.133      ;
; 0.876 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.876 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.877 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.119      ;
; 0.879 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.121      ;
; 0.880 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.122      ;
; 0.881 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.123      ;
; 0.881 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.123      ;
; 0.881 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.123      ;
; 0.886 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.128      ;
; 0.887 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.888 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.130      ;
; 0.890 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.132      ;
; 0.891 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.133      ;
; 0.892 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.134      ;
; 0.899 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.141      ;
; 0.914 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.461      ; 1.546      ;
; 0.915 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.461      ; 1.547      ;
; 0.919 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.556      ;
; 0.925 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.461      ; 1.557      ;
; 0.925 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.461      ; 1.557      ;
; 0.926 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.461      ; 1.558      ;
; 0.932 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.569      ;
; 0.936 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.461      ; 1.568      ;
; 0.973 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.215      ;
; 0.974 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.232      ;
; 0.975 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.217      ;
; 0.976 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.218      ;
; 0.984 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.226      ;
; 0.985 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.227      ;
; 0.986 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.987 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.229      ;
; 0.989 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.231      ;
; 0.989 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.231      ;
; 0.990 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.232      ;
; 0.991 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.233      ;
; 0.991 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.233      ;
; 0.997 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.239      ;
; 0.998 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.240      ;
; 1.000 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.242      ;
; 1.000 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.242      ;
; 1.001 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.243      ;
; 1.002 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.244      ;
; 1.002 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.244      ;
; 1.009 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.251      ;
; 1.025 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.461      ; 1.657      ;
; 1.032 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.669      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'KEY[0]'                                                                                                                     ;
+-------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                        ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+
; 2.642 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~36  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 1.683      ;
; 2.642 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~35  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 1.683      ;
; 2.642 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~34  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 1.683      ;
; 2.642 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~33  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 1.683      ;
; 2.642 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~32  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 1.683      ;
; 2.642 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~31  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 1.683      ;
; 2.642 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~30  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 1.683      ;
; 2.642 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~29  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 1.683      ;
; 2.862 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~91  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.182     ; 1.881      ;
; 2.862 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~90  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.182     ; 1.881      ;
; 2.862 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~89  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.182     ; 1.881      ;
; 2.862 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~86  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.182     ; 1.881      ;
; 2.902 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~60  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.206     ; 1.897      ;
; 2.902 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~59  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.206     ; 1.897      ;
; 2.902 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~58  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.206     ; 1.897      ;
; 2.902 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~57  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.206     ; 1.897      ;
; 2.902 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~56  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.206     ; 1.897      ;
; 2.902 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~55  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.206     ; 1.897      ;
; 2.902 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~54  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.206     ; 1.897      ;
; 2.902 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~53  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.206     ; 1.897      ;
; 2.914 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~36  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 1.955      ;
; 2.914 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~35  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 1.955      ;
; 2.914 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~34  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 1.955      ;
; 2.914 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~33  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 1.955      ;
; 2.914 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~32  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 1.955      ;
; 2.914 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~31  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 1.955      ;
; 2.914 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~30  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 1.955      ;
; 2.914 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~29  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 1.955      ;
; 2.942 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~91  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.182     ; 1.961      ;
; 2.942 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~90  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.182     ; 1.961      ;
; 2.942 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~89  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.182     ; 1.961      ;
; 2.942 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~86  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.182     ; 1.961      ;
; 2.966 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~108 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.011      ;
; 2.966 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~107 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.011      ;
; 2.966 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~106 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.011      ;
; 2.966 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~105 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.011      ;
; 2.966 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~103 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.011      ;
; 2.966 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~102 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.011      ;
; 2.966 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~101 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.011      ;
; 2.973 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~91  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.182     ; 1.992      ;
; 2.973 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~90  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.182     ; 1.992      ;
; 2.973 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~89  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.182     ; 1.992      ;
; 2.973 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~86  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.182     ; 1.992      ;
; 2.976 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~36  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 2.017      ;
; 2.976 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~35  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 2.017      ;
; 2.976 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~34  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 2.017      ;
; 2.976 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~33  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 2.017      ;
; 2.976 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~32  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 2.017      ;
; 2.976 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~31  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 2.017      ;
; 2.976 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~30  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 2.017      ;
; 2.976 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~29  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.160     ; 2.017      ;
; 2.992 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~91  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.182     ; 2.011      ;
; 2.992 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~90  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.182     ; 2.011      ;
; 2.992 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~89  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.182     ; 2.011      ;
; 2.992 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~86  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.182     ; 2.011      ;
; 3.061 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~20  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.193     ; 2.069      ;
; 3.061 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~19  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.193     ; 2.069      ;
; 3.061 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~18  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.193     ; 2.069      ;
; 3.061 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~16  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.193     ; 2.069      ;
; 3.061 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~14  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.193     ; 2.069      ;
; 3.076 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~108 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.121      ;
; 3.076 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~108 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.121      ;
; 3.076 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~107 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.121      ;
; 3.076 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~107 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.121      ;
; 3.076 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~106 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.121      ;
; 3.076 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~106 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.121      ;
; 3.076 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~105 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.121      ;
; 3.076 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~105 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.121      ;
; 3.076 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~103 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.121      ;
; 3.076 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~103 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.121      ;
; 3.076 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~102 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.121      ;
; 3.076 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~102 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.121      ;
; 3.076 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~101 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.121      ;
; 3.076 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~101 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.121      ;
; 3.121 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~104 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.155     ; 2.167      ;
; 3.123 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~68  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.150     ; 2.174      ;
; 3.123 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~67  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.150     ; 2.174      ;
; 3.123 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~66  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.150     ; 2.174      ;
; 3.123 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~65  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.150     ; 2.174      ;
; 3.123 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~64  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.150     ; 2.174      ;
; 3.123 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~63  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.150     ; 2.174      ;
; 3.123 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~62  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.150     ; 2.174      ;
; 3.123 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~61  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.150     ; 2.174      ;
; 3.123 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~92  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.135     ; 2.189      ;
; 3.123 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~88  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.135     ; 2.189      ;
; 3.123 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~87  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.135     ; 2.189      ;
; 3.123 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~85  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.135     ; 2.189      ;
; 3.131 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~108 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.176      ;
; 3.131 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~107 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.176      ;
; 3.131 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~106 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.176      ;
; 3.131 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~105 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.176      ;
; 3.131 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~103 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.176      ;
; 3.131 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~102 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.176      ;
; 3.131 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~101 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.156     ; 2.176      ;
; 3.161 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~44  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.169     ; 2.193      ;
; 3.161 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~43  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.169     ; 2.193      ;
; 3.161 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~42  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.169     ; 2.193      ;
; 3.161 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~41  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.169     ; 2.193      ;
; 3.161 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~40  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.169     ; 2.193      ;
; 3.161 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~39  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -1.169     ; 2.193      ;
+-------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; KEY[0]                   ; -1.566 ; -177.284      ;
; CLOCK_50                 ; -0.899 ; -21.811       ;
; ClkDividerN:inst1|clkOut ; 0.321  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst1|clkOut ; 0.181 ; 0.000         ;
; CLOCK_50                 ; 0.239 ; 0.000         ;
; KEY[0]                   ; 1.558 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; KEY[0]                   ; -3.000 ; -146.376      ;
; CLOCK_50                 ; -3.000 ; -32.924       ;
; ClkDividerN:inst1|clkOut ; -1.000 ; -4.000        ;
+--------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'KEY[0]'                                                                                                                     ;
+--------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                        ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+
; -1.566 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~25  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.993     ; 1.550      ;
; -1.547 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~84  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.499      ;
; -1.547 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~83  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.499      ;
; -1.547 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~82  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.499      ;
; -1.547 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~81  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.499      ;
; -1.547 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~80  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.499      ;
; -1.547 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~79  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.499      ;
; -1.547 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~78  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.499      ;
; -1.547 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~77  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.499      ;
; -1.523 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~25  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.993     ; 1.507      ;
; -1.515 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~25  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.993     ; 1.499      ;
; -1.507 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~84  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.459      ;
; -1.507 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~83  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.459      ;
; -1.507 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~82  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.459      ;
; -1.507 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~81  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.459      ;
; -1.507 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~80  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.459      ;
; -1.507 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~79  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.459      ;
; -1.507 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~78  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.459      ;
; -1.507 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~77  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.459      ;
; -1.506 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~135 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.948     ; 1.535      ;
; -1.506 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~134 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.948     ; 1.535      ;
; -1.498 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~135 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.948     ; 1.527      ;
; -1.498 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~134 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.948     ; 1.527      ;
; -1.493 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~28  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.466      ;
; -1.493 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~27  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.466      ;
; -1.493 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~26  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.466      ;
; -1.493 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~24  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.466      ;
; -1.493 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~23  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.466      ;
; -1.493 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~22  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.466      ;
; -1.493 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~21  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.466      ;
; -1.493 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~75  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.950     ; 1.520      ;
; -1.493 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~73  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.950     ; 1.520      ;
; -1.493 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~72  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.950     ; 1.520      ;
; -1.493 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~70  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.950     ; 1.520      ;
; -1.478 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~75  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.950     ; 1.505      ;
; -1.478 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~73  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.950     ; 1.505      ;
; -1.478 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~72  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.950     ; 1.505      ;
; -1.478 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~70  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.950     ; 1.505      ;
; -1.473 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~84  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.425      ;
; -1.473 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~83  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.425      ;
; -1.473 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~82  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.425      ;
; -1.473 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~81  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.425      ;
; -1.473 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~80  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.425      ;
; -1.473 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~79  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.425      ;
; -1.473 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~78  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.425      ;
; -1.473 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~77  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.025     ; 1.425      ;
; -1.470 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~100 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.018     ; 1.429      ;
; -1.470 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~99  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.018     ; 1.429      ;
; -1.470 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~98  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.018     ; 1.429      ;
; -1.470 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~97  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.018     ; 1.429      ;
; -1.470 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~96  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.018     ; 1.429      ;
; -1.470 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~95  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.018     ; 1.429      ;
; -1.470 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~94  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.018     ; 1.429      ;
; -1.470 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~93  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.018     ; 1.429      ;
; -1.465 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~140 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.998     ; 1.444      ;
; -1.465 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~139 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.998     ; 1.444      ;
; -1.465 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~138 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.998     ; 1.444      ;
; -1.465 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~137 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.998     ; 1.444      ;
; -1.465 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~136 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.998     ; 1.444      ;
; -1.465 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~133 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.998     ; 1.444      ;
; -1.457 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~140 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.998     ; 1.436      ;
; -1.457 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~139 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.998     ; 1.436      ;
; -1.457 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~138 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.998     ; 1.436      ;
; -1.457 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~137 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.998     ; 1.436      ;
; -1.457 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~136 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.998     ; 1.436      ;
; -1.457 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~133 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.998     ; 1.436      ;
; -1.444 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~17  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.009     ; 1.412      ;
; -1.444 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~15  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.009     ; 1.412      ;
; -1.444 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~13  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.009     ; 1.412      ;
; -1.442 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~28  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.415      ;
; -1.442 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~27  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.415      ;
; -1.442 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~26  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.415      ;
; -1.442 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~24  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.415      ;
; -1.442 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~23  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.415      ;
; -1.442 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~22  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.415      ;
; -1.442 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~21  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.415      ;
; -1.441 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~28  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.414      ;
; -1.441 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~27  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.414      ;
; -1.441 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~26  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.414      ;
; -1.441 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~24  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.414      ;
; -1.441 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~23  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.414      ;
; -1.441 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~22  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.414      ;
; -1.441 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~21  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.004     ; 1.414      ;
; -1.438 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~17  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.009     ; 1.406      ;
; -1.438 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~15  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.009     ; 1.406      ;
; -1.438 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~13  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.009     ; 1.406      ;
; -1.437 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~132 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.987     ; 1.427      ;
; -1.437 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~131 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.987     ; 1.427      ;
; -1.437 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~130 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.987     ; 1.427      ;
; -1.437 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~129 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.987     ; 1.427      ;
; -1.437 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~128 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.987     ; 1.427      ;
; -1.437 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~127 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.987     ; 1.427      ;
; -1.437 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~126 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.987     ; 1.427      ;
; -1.437 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~125 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -0.987     ; 1.427      ;
; -1.435 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~60  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.002     ; 1.410      ;
; -1.435 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~59  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.002     ; 1.410      ;
; -1.435 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~58  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.002     ; 1.410      ;
; -1.435 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~57  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.002     ; 1.410      ;
; -1.435 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~56  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.002     ; 1.410      ;
; -1.435 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~55  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 1.000        ; -1.002     ; 1.410      ;
+--------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.899 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.845      ;
; -0.899 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.845      ;
; -0.899 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.845      ;
; -0.899 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.845      ;
; -0.899 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.845      ;
; -0.878 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.622      ;
; -0.878 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.622      ;
; -0.878 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.622      ;
; -0.878 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.622      ;
; -0.878 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.622      ;
; -0.840 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.584      ;
; -0.840 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.584      ;
; -0.840 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.584      ;
; -0.840 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.584      ;
; -0.840 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.584      ;
; -0.833 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.775      ;
; -0.833 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.775      ;
; -0.833 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.775      ;
; -0.833 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.775      ;
; -0.833 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.775      ;
; -0.831 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.773      ;
; -0.831 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.773      ;
; -0.831 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.773      ;
; -0.831 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.773      ;
; -0.831 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.773      ;
; -0.830 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.772      ;
; -0.830 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.772      ;
; -0.830 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.772      ;
; -0.830 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.772      ;
; -0.830 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.772      ;
; -0.820 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.766      ;
; -0.820 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.766      ;
; -0.820 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.766      ;
; -0.820 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.766      ;
; -0.820 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.766      ;
; -0.807 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.757      ;
; -0.807 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.757      ;
; -0.807 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.757      ;
; -0.807 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.757      ;
; -0.807 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.757      ;
; -0.807 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.757      ;
; -0.807 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.757      ;
; -0.807 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.757      ;
; -0.807 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.757      ;
; -0.807 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.757      ;
; -0.807 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.757      ;
; -0.807 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.757      ;
; -0.786 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.534      ;
; -0.786 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.534      ;
; -0.786 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.534      ;
; -0.786 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.534      ;
; -0.786 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.534      ;
; -0.786 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.534      ;
; -0.786 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.534      ;
; -0.786 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.534      ;
; -0.786 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.534      ;
; -0.786 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.534      ;
; -0.786 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.534      ;
; -0.786 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.534      ;
; -0.785 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.529      ;
; -0.785 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.529      ;
; -0.785 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.529      ;
; -0.785 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.529      ;
; -0.785 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.529      ;
; -0.778 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.725      ;
; -0.771 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.713      ;
; -0.771 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.713      ;
; -0.771 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.713      ;
; -0.771 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.713      ;
; -0.771 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.713      ;
; -0.759 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.705      ;
; -0.759 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.705      ;
; -0.759 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.705      ;
; -0.759 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.705      ;
; -0.759 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.705      ;
; -0.748 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.496      ;
; -0.748 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.496      ;
; -0.748 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.496      ;
; -0.748 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.496      ;
; -0.748 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.496      ;
; -0.748 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.496      ;
; -0.748 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.496      ;
; -0.748 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.496      ;
; -0.748 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.496      ;
; -0.748 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.496      ;
; -0.748 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.496      ;
; -0.748 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.496      ;
; -0.747 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.693      ;
; -0.747 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.693      ;
; -0.747 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.693      ;
; -0.747 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.693      ;
; -0.747 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.693      ;
; -0.747 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.693      ;
; -0.747 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.693      ;
; -0.747 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.693      ;
; -0.747 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.693      ;
; -0.747 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.693      ;
; -0.747 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.693      ;
; -0.747 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.693      ;
; -0.741 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.045     ; 1.683      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst1|clkOut'                                                                                                             ;
+-------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.321 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.042     ; 0.624      ;
; 0.347 ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.042     ; 0.598      ;
; 0.352 ; CounterUp_4:inst2|s_count[2] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.042     ; 0.593      ;
; 0.478 ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.042     ; 0.467      ;
; 0.486 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.042     ; 0.459      ;
; 0.488 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.042     ; 0.457      ;
; 0.586 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; CounterUp_4:inst2|s_count[3] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; CounterUp_4:inst2|s_count[2] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.042     ; 0.359      ;
+-------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst1|clkOut'                                                                                                              ;
+-------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.181 ; CounterUp_4:inst2|s_count[3] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; CounterUp_4:inst2|s_count[2] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[0] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.042      ; 0.314      ;
; 0.251 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[1] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.042      ; 0.377      ;
; 0.253 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.042      ; 0.379      ;
; 0.260 ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.042      ; 0.386      ;
; 0.353 ; CounterUp_4:inst2|s_count[2] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.042      ; 0.479      ;
; 0.353 ; CounterUp_4:inst2|s_count[1] ; CounterUp_4:inst2|s_count[2] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.042      ; 0.479      ;
; 0.388 ; CounterUp_4:inst2|s_count[0] ; CounterUp_4:inst2|s_count[3] ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.042      ; 0.514      ;
+-------+------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.239 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.566      ;
; 0.252 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.579      ;
; 0.257 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.584      ;
; 0.260 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.587      ;
; 0.292 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.417      ;
; 0.292 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.424      ;
; 0.293 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.293 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.294 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.295 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.300 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.305 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.632      ;
; 0.306 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.633      ;
; 0.308 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.635      ;
; 0.309 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.434      ;
; 0.317 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.644      ;
; 0.319 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.646      ;
; 0.320 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.647      ;
; 0.362 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.487      ;
; 0.380 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.707      ;
; 0.383 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.710      ;
; 0.386 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.713      ;
; 0.386 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.713      ;
; 0.438 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.761      ;
; 0.438 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.765      ;
; 0.441 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.764      ;
; 0.441 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.768      ;
; 0.442 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.442 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.442 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.575      ;
; 0.443 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.576      ;
; 0.443 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.444 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.569      ;
; 0.445 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.772      ;
; 0.449 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.584      ;
; 0.451 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.774      ;
; 0.452 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.452 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.779      ;
; 0.453 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.454 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.777      ;
; 0.454 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.455 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.456 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.458 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.461 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.504 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.827      ;
; 0.504 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.831      ;
; 0.505 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.505 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.828      ;
; 0.505 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.505 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.638      ;
; 0.506 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.508 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.831      ;
; 0.508 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.633      ;
; 0.509 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.511 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.636      ;
; 0.512 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.513 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.638      ;
; 0.515 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.516 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.641      ;
; 0.516 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.843      ;
; 0.517 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.840      ;
; 0.517 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.518 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.518 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.841      ;
; 0.519 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.520 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.645      ;
; 0.521 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.239      ; 0.844      ;
; 0.522 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.522 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.522 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.524 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.527 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.552 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.874      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'KEY[0]'                                                                                                                     ;
+-------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                        ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+
; 1.558 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~36  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 0.852      ;
; 1.558 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~35  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 0.852      ;
; 1.558 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~34  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 0.852      ;
; 1.558 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~33  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 0.852      ;
; 1.558 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~32  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 0.852      ;
; 1.558 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~31  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 0.852      ;
; 1.558 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~30  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 0.852      ;
; 1.558 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~29  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 0.852      ;
; 1.671 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~91  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.836     ; 0.949      ;
; 1.671 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~90  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.836     ; 0.949      ;
; 1.671 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~89  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.836     ; 0.949      ;
; 1.671 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~86  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.836     ; 0.949      ;
; 1.689 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~36  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 0.983      ;
; 1.689 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~35  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 0.983      ;
; 1.689 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~34  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 0.983      ;
; 1.689 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~33  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 0.983      ;
; 1.689 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~32  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 0.983      ;
; 1.689 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~31  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 0.983      ;
; 1.689 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~30  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 0.983      ;
; 1.689 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~29  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 0.983      ;
; 1.710 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~60  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.860     ; 0.964      ;
; 1.710 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~59  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.860     ; 0.964      ;
; 1.710 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~58  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.860     ; 0.964      ;
; 1.710 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~57  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.860     ; 0.964      ;
; 1.710 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~56  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.860     ; 0.964      ;
; 1.710 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~55  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.860     ; 0.964      ;
; 1.710 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~54  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.860     ; 0.964      ;
; 1.710 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~53  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.860     ; 0.964      ;
; 1.720 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~36  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 1.014      ;
; 1.720 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~35  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 1.014      ;
; 1.720 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~34  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 1.014      ;
; 1.720 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~33  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 1.014      ;
; 1.720 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~32  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 1.014      ;
; 1.720 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~31  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 1.014      ;
; 1.720 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~30  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 1.014      ;
; 1.720 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~29  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 1.014      ;
; 1.725 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~108 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.004      ;
; 1.725 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~107 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.004      ;
; 1.725 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~106 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.004      ;
; 1.725 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~105 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.004      ;
; 1.725 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~103 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.004      ;
; 1.725 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~102 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.004      ;
; 1.725 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~101 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.004      ;
; 1.728 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~91  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.836     ; 1.006      ;
; 1.728 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~90  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.836     ; 1.006      ;
; 1.728 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~89  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.836     ; 1.006      ;
; 1.728 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~86  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.836     ; 1.006      ;
; 1.749 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~91  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.836     ; 1.027      ;
; 1.749 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~90  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.836     ; 1.027      ;
; 1.749 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~89  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.836     ; 1.027      ;
; 1.749 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~86  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.836     ; 1.027      ;
; 1.785 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~91  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.836     ; 1.063      ;
; 1.785 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~90  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.836     ; 1.063      ;
; 1.785 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~89  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.836     ; 1.063      ;
; 1.785 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~86  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.836     ; 1.063      ;
; 1.787 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~108 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.066      ;
; 1.787 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~107 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.066      ;
; 1.787 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~106 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.066      ;
; 1.787 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~105 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.066      ;
; 1.787 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~103 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.066      ;
; 1.787 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~102 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.066      ;
; 1.787 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~101 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.066      ;
; 1.803 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~108 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.082      ;
; 1.803 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~107 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.082      ;
; 1.803 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~106 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.082      ;
; 1.803 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~105 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.082      ;
; 1.803 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~103 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.082      ;
; 1.803 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~102 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.082      ;
; 1.803 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~101 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.082      ;
; 1.805 ; CounterUp_4:inst2|s_count[1] ; RAM_2P_16_8:inst3|s_memory~104 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.833     ; 1.086      ;
; 1.817 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~20  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.096      ;
; 1.817 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~19  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.096      ;
; 1.817 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~18  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.096      ;
; 1.817 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~16  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.096      ;
; 1.817 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~14  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.096      ;
; 1.820 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~108 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.099      ;
; 1.820 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~107 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.099      ;
; 1.820 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~106 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.099      ;
; 1.820 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~105 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.099      ;
; 1.820 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~103 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.099      ;
; 1.820 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~102 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.099      ;
; 1.820 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~101 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.835     ; 1.099      ;
; 1.826 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~92  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.829     ; 1.111      ;
; 1.826 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~88  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.829     ; 1.111      ;
; 1.826 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~87  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.829     ; 1.111      ;
; 1.826 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~85  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.829     ; 1.111      ;
; 1.827 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~68  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.838     ; 1.103      ;
; 1.827 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~67  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.838     ; 1.103      ;
; 1.827 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~66  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.838     ; 1.103      ;
; 1.827 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~65  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.838     ; 1.103      ;
; 1.827 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~64  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.838     ; 1.103      ;
; 1.827 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~63  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.838     ; 1.103      ;
; 1.827 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~62  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.838     ; 1.103      ;
; 1.827 ; CounterUp_4:inst2|s_count[3] ; RAM_2P_16_8:inst3|s_memory~61  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.838     ; 1.103      ;
; 1.860 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~76  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.848     ; 1.126      ;
; 1.860 ; CounterUp_4:inst2|s_count[2] ; RAM_2P_16_8:inst3|s_memory~74  ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.848     ; 1.126      ;
; 1.873 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~116 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 1.167      ;
; 1.873 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~115 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 1.167      ;
; 1.873 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~114 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 1.167      ;
; 1.873 ; CounterUp_4:inst2|s_count[0] ; RAM_2P_16_8:inst3|s_memory~113 ; ClkDividerN:inst1|clkOut ; KEY[0]      ; 0.000        ; -0.820     ; 1.167      ;
+-------+------------------------------+--------------------------------+--------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+---------------------------+----------+-------+----------+---------+---------------------+
; Clock                     ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -3.934   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                 ; -2.922   ; 0.239 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst1|clkOut ; -0.367   ; 0.181 ; N/A      ; N/A     ; -1.285              ;
;  KEY[0]                   ; -3.934   ; 1.558 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS           ; -523.641 ; 0.0   ; 0.0      ; 0.0     ; -211.6              ;
;  CLOCK_50                 ; -75.006  ; 0.000 ; N/A      ; N/A     ; -38.980             ;
;  ClkDividerN:inst1|clkOut ; -0.724   ; 0.000 ; N/A      ; N/A     ; -5.140              ;
;  KEY[0]                   ; -447.911 ; 0.000 ; N/A      ; N/A     ; -167.480            ;
+---------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW17                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW4                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW16                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW15                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW14                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW13                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW12                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW11                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW10                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 10       ; 0        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1161     ; 0        ; 0        ; 0        ;
; ClkDividerN:inst1|clkOut ; KEY[0]                   ; 512      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 10       ; 0        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1161     ; 0        ; 0        ; 0        ;
; ClkDividerN:inst1|clkOut ; KEY[0]                   ; 512      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 288   ; 288  ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 161   ; 161  ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLOCK_50                 ; CLOCK_50                 ; Base ; Constrained ;
; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; Base ; Constrained ;
; KEY[0]                   ; KEY[0]                   ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW0        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW1        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW2        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW3        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW4        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW10       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW11       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW12       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW13       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW14       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW15       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW16       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW17       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW0        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW1        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW2        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW3        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW4        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW10       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW11       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW12       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW13       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW14       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW15       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW16       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW17       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Jun 07 11:46:13 2022
Info: Command: quartus_sta RAM_2P_Demo -c RAM_2P_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RAM_2P_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst1|clkOut ClkDividerN:inst1|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.934
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.934            -447.911 KEY[0] 
    Info (332119):    -2.922             -75.006 CLOCK_50 
    Info (332119):    -0.367              -0.724 ClkDividerN:inst1|clkOut 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 ClkDividerN:inst1|clkOut 
    Info (332119):     0.529               0.000 CLOCK_50 
    Info (332119):     2.960               0.000 KEY[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -167.480 KEY[0] 
    Info (332119):    -3.000             -38.980 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:inst1|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.453            -389.404 KEY[0] 
    Info (332119):    -2.601             -66.224 CLOCK_50 
    Info (332119):    -0.229              -0.424 ClkDividerN:inst1|clkOut 
Info (332146): Worst-case hold slack is 0.352
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.352               0.000 ClkDividerN:inst1|clkOut 
    Info (332119):     0.480               0.000 CLOCK_50 
    Info (332119):     2.642               0.000 KEY[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -167.480 KEY[0] 
    Info (332119):    -3.000             -38.980 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:inst1|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.566
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.566            -177.284 KEY[0] 
    Info (332119):    -0.899             -21.811 CLOCK_50 
    Info (332119):     0.321               0.000 ClkDividerN:inst1|clkOut 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 ClkDividerN:inst1|clkOut 
    Info (332119):     0.239               0.000 CLOCK_50 
    Info (332119):     1.558               0.000 KEY[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -146.376 KEY[0] 
    Info (332119):    -3.000             -32.924 CLOCK_50 
    Info (332119):    -1.000              -4.000 ClkDividerN:inst1|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4862 megabytes
    Info: Processing ended: Tue Jun 07 11:46:14 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


