以多值決策圖為主之低功技術映成
“Multi-valued Decision Diagram Based Technology Mapping for Low Power”
計畫編號：NSC95-2221-E-030-022
執行期間：95年 8月 1日 至 96年 7月 31日
主持人：王國華 輔仁大學資訊工程學系副教授
一、中文摘要
在 VLSI/CAD 之研究領域裡，有很多問
題之描述可以轉換成使用多值輸入之變數。所
以如何有效地表示及計算這些多值函數，對於
設計這些自動化及最佳演算法，就變得非常地
重要。其中二元決策圖 (Binary Decision
Diagram - BDD)可用來處理二值(binary value)
輸入與輸出，且已行之多年，而多值決策圖
(Multi-valued Decision Diagram - MDD)可以用
來表示多值輸入及多值輸出之函數，而多值決
策圖是二元決策圖之一般化，本計劃將研究多
值決策圖如何套用在布林比對問題上。
布林比對用來檢查兩個具有相同輸入個
數的布林函數在輸入排列及輸入/輸出相設定
是否相等(稱為 NPN-class) 。而布林比對可應
用在技術映成及正規驗證上。在技術映成之映
成階段，可以套用布林比對技術快速地將子電
路換成元件庫內之元件。除此之外，布林比對
技術可以利用電路之implicit don’t care sets 以
增加映對的彈性。而在正規驗證問題上，布林
比對可用來驗證實作電路是否符合電路規格。
本計畫研究重點，主要是開發以二元/多
值決策圖為主並且考慮 don’t care set之布林比
對技術，發展適用於不完全描述函數
(incompletely specified functions)之特徵值技術
以加速比對過程，在多值決策圖上搜尋最小延
遲及最小動態功率消耗之演算法。最後，利用
以上技術為基礎，開發完成低功導向之技術映
成工具。
英文摘要
Many problems in VLSI/CAD research area
can be described naturally using variables that
can take multiple values, i.e., discrete set.
Therefore, a compact representation and efficient
manipulation of such a multi-valued function are
very important for designing efficient algorithms
to deal with these problems. Binary Decision
Diagram (BDD) is such a compact
representation and had been widely used for
Boolean functions, in the past decade.
Multi-valued decision diagram (MDD), a
generalization of BDD’s, is a canonical and 
compact representation of multi-valued functions.
In this project, we will study and apply MDD in
Boolean matching for incompletely specified
functions.
Boolean matching is to check the
equivalence of two Boolean functions under
input permutation and input/output phase
assignments (so called NPN-Class [1]). It had
been widely applied in technology mapping and
logic verification [2-5]. Given a cell library and
an unmapped (or referred as unbounded)
network, technology mapping is to transform this
unmapped circuit into a mapped circuit with
minimum area/delay/power dissipation cost
using the cells within the library. In the mapping
phase of technology mapping, Boolean matching
can be used to replace the sub-circuit with library
j 之限制為 ji yy  。同時將所有相鄰節點以此
方式表示之後，可求出所有可能的解。
在本計劃中，我們將利用MDD來解決擁
有 don’t care sets之二個不完全描述函數在 in
輸入排列及輸入/輸出相設定下是否相等，此
技術可應用在技術映成及邏輯驗證上。在過去
15年裡，已有相當多的研究者投入此問題上，
但是大部份都沒有考慮到有 don’t care sets的
情況。In [16]，我們曾提出使用 cube 表示法
(SOP–Sum of Products)來表示布林函數，解決
不完全描述函數的布林比對問題，以前提出的
方法中有以下幾個問題：
(1) 利用SOP表示法來代表函數及可能之對應
解，其缺點為不能有效表示某些函數，如
odd/even parity 函數，因為所需之記憶體空間
太大，而且必須計算函數的互補函數，此運算
在以 SOP 為表示法時，須耗費大量的計算時
間。
(2) 在產生對應解的過程中，須移除不可能的
對應解，而此程序也須花費相當長的時間。
針對以上這些問題，在本計劃中，將以 BDD
用來表示函數及利用 MDD 來表示問題的
constraints 以求得最後所有之對應解。除此之
外，本計畫將會以此比對技術為基礎，開發一
以低功消耗為導向之技術映成工具，實際證明
本計畫開發之技術確實可行。
三、研究方法及成果
本計畫研究方法敘述如下：
(1) 以多值函數表示可能的對映解(mapping)：
一個具有n個多值輸入及二元值輸出的函
數 ),...,,( n21 xxxf 可 表 示 為
BPPPf n21 : ，其中 },...,,{ ii p21P  為 ix
可設之值與 },{ 10B 。
以下簡述如何以多值函數來表示可能的對映
解，以 )(Xf 和 )(Yg 為例，其中 },...,,{ n21 xxxX 
及 },...,,{ n21 yyyY  ，我們定義一多值函數如下：
BPPPF n21 :
其 中 },...,,,...,,{... n21nn21PPP n21  與
},{ 10B 。F的變數 ix對應到 f 的變數 ix，而 iP
對 應 到 ix 可 映 對 之 輸 入 集 合
},...,,{ n21 yyyY  ，也就是說 iPj 代表變數
Yy j 及 iPnj  )( 代表變數 jy for nj 。例
如對映: map 1x to 2y ， 2x to 3y 及 3x to 1y
可以用積項
}{}{}{ 1
3
6
2
2
1 xxx 表示。
(2) 以 BDD模擬表示MDD：
有關MDD實作部份，考量重新開發MDD
套件所耗費之人力、物力，本計劃已經成功利
用 BDD 來 模 擬 實 作 MDD ， 以
BPPPF n21 : 為 例 ， 其 中
},...,,,...,,{... n21nn21PPP n21  與 },{ 10B 。
已開發出兩種映射方法[1]：
 Minimum-Length Encoding (MLE)
針對每一個多值輸入變數 ix (2n-value)，
使用 )(log n22 個二元值變數來代表 ix。
 One-Hot Encoding (OHE)
對於每一個多值輸入變數 ix，使用 2n個二
元值變數來代表 ix。
我們以圖一說明如何使用 BDD 來模擬
MDD，圖一(a)中之MDD代表一個 3-input 的
多值函數，每個輸入 ix都是 3-value的變數, i.e.,
},,{ 321PPP 321 === .使用 MLE，每個輸入 i
x必
須使用 2 binary-value 的輸入變數 1iz , 與 2iz , 來
代表，每個變數 ix的輸入值則對應到惟一的二
進位編碼，i,e.,輸入值 1, 2, 3對應之編碼分別
為 00,01,及 10。根據此MLE，所模擬出之MDD
如圖一(b) 所示。
四、結論與討論
本研究群的相關研究結果，分別於 93 年
及 於 95 年 之 Design Automation
Conference各發表一篇論文，96 年底即將
於 International Conference of
Computer-Aided Design發表會議論文1篇。
五、參考文獻
[1] S. Muroga, Threshold Logic and It's
Applications New Yourk, Wiley-Interscience,
1971.
[2] F. Mailhot and G. De Micheli. ``Technology
mapping using Boolean matching and don't care
sets,’’ In Proc. European Design Automation
Conf. pp. 212-216, 1990.
[3] H. Savoj, M. J. Silva, R K. Brayton, and A.
Sangiovanni-Vincentelli,``Boolean matching in
logic synthesis,’’In Proc. European Design
Automation Conf. pp. 168-174,1992.
[4] D. I. Cheng and M. Marek Sadowska.
``Verifying equivalence of functions with
unknown input correspondence,’’ In Proc.
European Design Automation Conf. pp. 81-85,
Feb. 1993.
[5] J. Mohnke and S. Malik,`` Permutation and
phase independent Boolean comparison,’’
INTEGRATION - the VLSI, Journal 16
pp.109-129, 1993.
[6] A. Aziz, F. Balarin, S. Cheng, R. Hojati, T.
Kam, S. Krishnan, R. Ranjan, T. Shiple, V.
Singhal, S. Tasiran, H. Wang, R. Brayton, and
A. Sangiovanni-Vincentelli, ``HSIS: A
BDD-based environment for formal
verification,’’In The Proceedings of the Design
Automation Conference, pages 454-459, June
1994.
[7] B. Becker and R. Drechsler, ``Efficient graph
base representation of multi-valued functions
with an application to genetic algorithms,’’In
The Proceedings of the International
Symposium on Multiple-Valued Logic, pages
65-72, 1994.
[8] M.Chiodo, P.Giusto, H. Hsieh, A. Jurecska, L.
Lavagno, and A. Sangiovanni-Vincentelli, ``
Synthesis of software programs from CFSM
specifications,’’In The Proceedings of the
Design Automation Conference, June 1995.
[9] E. Clarke, K.L. McMillan, X. Zhao, M.Fujita,
and J.Yang, ``Spectral transforms for large
Boolean functions with application to
technology mapping,’’In The Proceedings of
the Design Automation Conference, pages
54-60, June 1993.
[10] S.B. Akers,``Binary decision diagrams,’’IEEE
Transactions on Computers, vol. 27:509-516,
1978.
[11] R. Bryant,‘’Graph based algorithm for Boolean
function manipulation,’’IEEE Transactions on
Computers, pages C-35(8):667-691, 1986.
[12] T. Kam, T. Villa, R. K. Brayton, and A. L.
Sangiovanni-Vincentelli, ``Multi-Valued
Decision Diagrams: Theory and Applications,’’
International Journal on Multiple-Valued Logic,
4(1-2):9-62, 1998.
[13] I. Radivojevic and F. Brewer, ``A new symbolic
technique for control-dependent scheduling,’’
IEEE Transactions on Computer-Aided Design,
15(1):45-57, January 1996.
[14] S. Devadas, ``Optimal layout via Boolean
satisfiability,’’ In The Proceedings of the
International Conference on Computer-Aided
Design, pages 294-297, November 1989.
[15] T. Yoshimura and E.S. Kuh, ``Efficient
algorithms for channel routing,’’ IEEE
Transactions on Computer-Aided Design, pages
25-35, January 1982.
[16] K.H. Wang and T. Hwang, ``Boolean Matching
for Incompletely Specified Functions,’’ IEEE
Transaction on Computer-Aided-Design of
Integrated Circuits and Systems, Vol. 16. , No.
2., pp. 160-168, Febraruary, 1997.
[17] E.M. Sentovich, K.J. Singh, L. Lavagno, C.
Moon, R. Murgai, A. Saldanha, H. Savoj, P.R.
Stephan, R.K. Brayton,
A.Sangiovanni-Vincentelli, ``SIS: A System for
Sequential Circuit Synthesis,’’ Electronics
Research Laboratory, Memorandum No.
UCB/ERL M92/41, 4 May 1992.
[18] G. Hachtel and F. Somenzi. Logic Synthesis
and Verification Algorithms. Kluwer Academic,
1996.
