Fitter report for de0_nano
Wed Aug  5 19:32:00 2015
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter RAM Summary
 26. |orpsoc_top|wb_bootrom:bootrom|altsyncram:mem_rtl_0|altsyncram_hf71:auto_generated|ALTSYNCRAM
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed Aug  5 19:32:00 2015      ;
; Quartus II 64-Bit Version          ; 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name                      ; de0_nano                                   ;
; Top-level Entity Name              ; orpsoc_top                                 ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 10,324 / 22,320 ( 46 % )                   ;
;     Total combinational functions  ; 9,253 / 22,320 ( 41 % )                    ;
;     Dedicated logic registers      ; 4,891 / 22,320 ( 22 % )                    ;
; Total registers                    ; 4891                                       ;
; Total pins                         ; 73 / 154 ( 47 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 92,032 / 608,256 ( 15 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+---------------------+------------------------+
; Pin Name            ; Reason                 ;
+---------------------+------------------------+
; sdram_ba_pad_o[0]   ; Missing drive strength ;
; sdram_ba_pad_o[1]   ; Missing drive strength ;
; sdram_a_pad_o[0]    ; Missing drive strength ;
; sdram_a_pad_o[1]    ; Missing drive strength ;
; sdram_a_pad_o[2]    ; Missing drive strength ;
; sdram_a_pad_o[3]    ; Missing drive strength ;
; sdram_a_pad_o[4]    ; Missing drive strength ;
; sdram_a_pad_o[5]    ; Missing drive strength ;
; sdram_a_pad_o[6]    ; Missing drive strength ;
; sdram_a_pad_o[7]    ; Missing drive strength ;
; sdram_a_pad_o[8]    ; Missing drive strength ;
; sdram_a_pad_o[9]    ; Missing drive strength ;
; sdram_a_pad_o[10]   ; Missing drive strength ;
; sdram_a_pad_o[11]   ; Missing drive strength ;
; sdram_a_pad_o[12]   ; Missing drive strength ;
; sdram_cs_n_pad_o    ; Missing drive strength ;
; sdram_ras_pad_o     ; Missing drive strength ;
; sdram_cas_pad_o     ; Missing drive strength ;
; sdram_we_pad_o      ; Missing drive strength ;
; sdram_dqm_pad_o[0]  ; Missing drive strength ;
; sdram_dqm_pad_o[1]  ; Missing drive strength ;
; sdram_cke_pad_o     ; Missing drive strength ;
; sdram_clk_pad_o     ; Missing drive strength ;
; uart0_stx_pad_o     ; Missing drive strength ;
; spi0_sck_o          ; Missing drive strength ;
; spi0_mosi_o         ; Missing drive strength ;
; spi0_ss_o           ; Missing drive strength ;
; spi1_sck_o          ; Missing drive strength ;
; spi1_mosi_o         ; Missing drive strength ;
; spi1_ss_o           ; Missing drive strength ;
; spi2_sck_o          ; Missing drive strength ;
; spi2_mosi_o         ; Missing drive strength ;
; spi2_ss_o           ; Missing drive strength ;
; accelerometer_cs_o  ; Missing drive strength ;
; sdram_dq_pad_io[0]  ; Missing drive strength ;
; sdram_dq_pad_io[1]  ; Missing drive strength ;
; sdram_dq_pad_io[2]  ; Missing drive strength ;
; sdram_dq_pad_io[3]  ; Missing drive strength ;
; sdram_dq_pad_io[4]  ; Missing drive strength ;
; sdram_dq_pad_io[5]  ; Missing drive strength ;
; sdram_dq_pad_io[6]  ; Missing drive strength ;
; sdram_dq_pad_io[7]  ; Missing drive strength ;
; sdram_dq_pad_io[8]  ; Missing drive strength ;
; sdram_dq_pad_io[9]  ; Missing drive strength ;
; sdram_dq_pad_io[10] ; Missing drive strength ;
; sdram_dq_pad_io[11] ; Missing drive strength ;
; sdram_dq_pad_io[12] ; Missing drive strength ;
; sdram_dq_pad_io[13] ; Missing drive strength ;
; sdram_dq_pad_io[14] ; Missing drive strength ;
; sdram_dq_pad_io[15] ; Missing drive strength ;
; gpio0_io[0]         ; Missing drive strength ;
; gpio0_io[1]         ; Missing drive strength ;
; gpio0_io[2]         ; Missing drive strength ;
; gpio0_io[3]         ; Missing drive strength ;
; gpio0_io[4]         ; Missing drive strength ;
; gpio0_io[5]         ; Missing drive strength ;
; gpio0_io[6]         ; Missing drive strength ;
; gpio0_io[7]         ; Missing drive strength ;
; i2c0_sda_io         ; Missing drive strength ;
; i2c0_scl_io         ; Missing drive strength ;
; i2c1_sda_io         ; Missing drive strength ;
; i2c1_scl_io         ; Missing drive strength ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 14685 ) ; 0.00 % ( 0 / 14685 )       ; 0.00 % ( 0 / 14685 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 14685 ) ; 0.00 % ( 0 / 14685 )       ; 0.00 % ( 0 / 14685 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 14492 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 188 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 5 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/kyle/Desktop/OR1K_tools/bld-fusesoc/build/de0_nano/bld-quartus/de0_nano.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 10,324 / 22,320 ( 46 % )   ;
;     -- Combinational with no register       ; 5433                       ;
;     -- Register only                        ; 1071                       ;
;     -- Combinational with a register        ; 3820                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 5324                       ;
;     -- 3 input functions                    ; 2398                       ;
;     -- <=2 input functions                  ; 1531                       ;
;     -- Register only                        ; 1071                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 8292                       ;
;     -- arithmetic mode                      ; 961                        ;
;                                             ;                            ;
; Total registers*                            ; 4,891 / 23,018 ( 21 % )    ;
;     -- Dedicated logic registers            ; 4,891 / 22,320 ( 22 % )    ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 798 / 1,395 ( 57 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 73 / 154 ( 47 % )          ;
;     -- Clock pins                           ; 4 / 7 ( 57 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 5                          ;
; M9Ks                                        ; 23 / 66 ( 35 % )           ;
; Total block memory bits                     ; 92,032 / 608,256 ( 15 % )  ;
; Total block memory implementation bits      ; 211,968 / 608,256 ( 35 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 5 / 20 ( 25 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 16.7% / 16.4% / 17.1%      ;
; Peak interconnect usage (total/H/V)         ; 38.7% / 37.3% / 40.8%      ;
; Maximum fan-out                             ; 3729                       ;
; Highest non-global fan-out                  ; 242                        ;
; Total fan-out                               ; 50291                      ;
; Average fan-out                             ; 3.32                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                            ;
;                                             ;                        ;                       ;                                ;
; Total logic elements                        ; 10195 / 22320 ( 46 % ) ; 129 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 5382                   ; 51                    ; 0                              ;
;     -- Register only                        ; 1052                   ; 19                    ; 0                              ;
;     -- Combinational with a register        ; 3761                   ; 59                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                                ;
;     -- 4 input functions                    ; 5278                   ; 46                    ; 0                              ;
;     -- 3 input functions                    ; 2372                   ; 26                    ; 0                              ;
;     -- <=2 input functions                  ; 1493                   ; 38                    ; 0                              ;
;     -- Register only                        ; 1052                   ; 19                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic elements by mode                      ;                        ;                       ;                                ;
;     -- normal mode                          ; 8190                   ; 102                   ; 0                              ;
;     -- arithmetic mode                      ; 953                    ; 8                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total registers                             ; 4813                   ; 78                    ; 0                              ;
;     -- Dedicated logic registers            ; 4813 / 22320 ( 22 % )  ; 78 / 22320 ( < 1 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total LABs:  partially or completely used   ; 789 / 1395 ( 57 % )    ; 12 / 1395 ( < 1 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                        ;                       ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                              ;
; I/O pins                                    ; 73                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 92032                  ; 0                     ; 0                              ;
; Total RAM block bits                        ; 211968                 ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 23 / 66 ( 34 % )       ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )        ; 0 / 24 ( 0 % )        ; 2 / 24 ( 8 % )                 ;
;                                             ;                        ;                       ;                                ;
; Connections                                 ;                        ;                       ;                                ;
;     -- Input Connections                    ; 4933                   ; 115                   ; 2                              ;
;     -- Registered Input Connections         ; 4815                   ; 88                    ; 0                              ;
;     -- Output Connections                   ; 706                    ; 42                    ; 4302                           ;
;     -- Registered Output Connections        ; 0                      ; 41                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Internal Connections                        ;                        ;                       ;                                ;
;     -- Total Connections                    ; 49969                  ; 646                   ; 4308                           ;
;     -- Registered Connections               ; 20337                  ; 432                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; External Connections                        ;                        ;                       ;                                ;
;     -- Top                                  ; 1186                   ; 149                   ; 4304                           ;
;     -- sld_hub:auto_hub                     ; 149                    ; 8                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 4304                   ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Partition Interface                         ;                        ;                       ;                                ;
;     -- Input Ports                          ; 40                     ; 38                    ; 2                              ;
;     -- Output Ports                         ; 40                     ; 56                    ; 3                              ;
;     -- Bidir Ports                          ; 28                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Registered Ports                            ;                        ;                       ;                                ;
;     -- Registered Input Ports               ; 0                      ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 22                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Port Connectivity                           ;                        ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 1                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 24                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 29                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 44                    ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                           ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; accelerometer_irq_i ; M2    ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio1_i[0]          ; M1    ; 2        ; 0            ; 16           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio1_i[1]          ; T8    ; 3        ; 27           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio1_i[2]          ; B9    ; 7        ; 25           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio1_i[3]          ; M15   ; 5        ; 53           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; rst_n_pad_i         ; J15   ; 5        ; 53           ; 14           ; 0            ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; spi0_miso_i         ; H2    ; 1        ; 0            ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; spi1_miso_i         ; A9    ; 7        ; 25           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; spi2_miso_i         ; C16   ; 6        ; 53           ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sys_clk_pad_i       ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; uart0_srx_pad_i     ; T13   ; 4        ; 40           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; accelerometer_cs_o ; G5    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[0]   ; P2    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[10]  ; N2    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[11]  ; N1    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[12]  ; L4    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[1]   ; N5    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[2]   ; N6    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[3]   ; M8    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[4]   ; P8    ; 3        ; 25           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[5]   ; T7    ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[6]   ; N8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[7]   ; T6    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[8]   ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_a_pad_o[9]   ; P1    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba_pad_o[0]  ; M7    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ba_pad_o[1]  ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cas_pad_o    ; L1    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cke_pad_o    ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_clk_pad_o    ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_cs_n_pad_o   ; P6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm_pad_o[0] ; R6    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_dqm_pad_o[1] ; T5    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_ras_pad_o    ; L2    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_we_pad_o     ; C2    ; 1        ; 0            ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi0_mosi_o        ; C1    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi0_sck_o         ; H1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi0_ss_o          ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi1_mosi_o        ; B10   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi1_sck_o         ; B14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi1_ss_o          ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi2_mosi_o        ; C14   ; 7        ; 51           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi2_sck_o         ; C15   ; 6        ; 53           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi2_ss_o          ; D16   ; 6        ; 53           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart0_stx_pad_o    ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                              ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------+
; gpio0_io[0]         ; A15   ; 7        ; 38           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; gpio:gpio0|gpio_dir_o[0] (inverted)                                                                              ;
; gpio0_io[1]         ; A13   ; 7        ; 49           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; gpio:gpio0|gpio_dir_o[1] (inverted)                                                                              ;
; gpio0_io[2]         ; B13   ; 7        ; 49           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; gpio:gpio0|gpio_dir_o[2] (inverted)                                                                              ;
; gpio0_io[3]         ; A11   ; 7        ; 40           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; gpio:gpio0|gpio_dir_o[3] (inverted)                                                                              ;
; gpio0_io[4]         ; D1    ; 1        ; 0            ; 25           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; gpio:gpio0|gpio_dir_o[4] (inverted)                                                                              ;
; gpio0_io[5]         ; F3    ; 1        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; gpio:gpio0|gpio_dir_o[5] (inverted)                                                                              ;
; gpio0_io[6]         ; B1    ; 1        ; 0            ; 28           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; gpio:gpio0|gpio_dir_o[6] (inverted)                                                                              ;
; gpio0_io[7]         ; L3    ; 2        ; 0            ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; gpio:gpio0|gpio_dir_o[7] (inverted)                                                                              ;
; i2c0_scl_io         ; F2    ; 1        ; 0            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~0 (inverted) ;
; i2c0_sda_io         ; F1    ; 1        ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen~0 (inverted) ;
; i2c1_scl_io         ; D14   ; 7        ; 51           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~0 (inverted) ;
; i2c1_sda_io         ; D15   ; 6        ; 53           ; 26           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen~0 (inverted) ;
; sdram_dq_pad_io[0]  ; G2    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                                            ;
; sdram_dq_pad_io[10] ; T3    ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                                            ;
; sdram_dq_pad_io[11] ; R3    ; 3        ; 1            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                                            ;
; sdram_dq_pad_io[12] ; R5    ; 3        ; 14           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                                            ;
; sdram_dq_pad_io[13] ; P3    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                                            ;
; sdram_dq_pad_io[14] ; N3    ; 3        ; 1            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                                            ;
; sdram_dq_pad_io[15] ; K1    ; 2        ; 0            ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                                            ;
; sdram_dq_pad_io[1]  ; G1    ; 1        ; 0            ; 23           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                                            ;
; sdram_dq_pad_io[2]  ; L8    ; 3        ; 18           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                                            ;
; sdram_dq_pad_io[3]  ; K5    ; 2        ; 0            ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                                            ;
; sdram_dq_pad_io[4]  ; K2    ; 2        ; 0            ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                                            ;
; sdram_dq_pad_io[5]  ; J2    ; 2        ; 0            ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                                            ;
; sdram_dq_pad_io[6]  ; J1    ; 2        ; 0            ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                                            ;
; sdram_dq_pad_io[7]  ; R7    ; 3        ; 16           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                                            ;
; sdram_dq_pad_io[8]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                                            ;
; sdram_dq_pad_io[9]  ; T2    ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o (inverted)                                            ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                              ;
+----------+----------------------------------------+------------------------+---------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As            ; User Signal Name    ; Pin Type                  ;
+----------+----------------------------------------+------------------------+---------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                ; Use as regular IO      ; spi0_mosi_o         ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO            ; Use as regular IO      ; spi0_ss_o           ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                ; -                      ; -                   ; Dedicated Programming Pin ;
; H1       ; DCLK                                   ; Use as regular IO      ; spi0_sck_o          ; Dual Purpose Pin          ;
; H2       ; DATA0                                  ; Use as regular IO      ; spi0_miso_i         ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                ; -                      ; -                   ; Dedicated Programming Pin ;
; H4       ; TDI                                    ; -                      ; altera_reserved_tdi ; JTAG Pin                  ;
; H3       ; TCK                                    ; -                      ; altera_reserved_tck ; JTAG Pin                  ;
; J5       ; TMS                                    ; -                      ; altera_reserved_tms ; JTAG Pin                  ;
; J4       ; TDO                                    ; -                      ; altera_reserved_tdo ; JTAG Pin                  ;
; J3       ; nCE                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                   ; Use as regular IO      ; rst_n_pad_i         ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                              ; -                      ; -                   ; Dedicated Programming Pin ;
; H13      ; MSEL0                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; H12      ; MSEL1                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL2                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL3                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                       ; Use as programming pin ; ~ALTERA_nCEO~       ; Dual Purpose Pin          ;
; D16      ;                                        ; Use as regular IO      ; spi2_ss_o           ; Dual Purpose Pin          ;
; D15      ; PADD23                                 ; Use as regular IO      ; i2c1_sda_io         ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO      ; spi2_miso_i         ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                     ; Use as regular IO      ; gpio0_io[0]         ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                     ; Use as regular IO      ; spi1_ss_o           ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                     ; Use as regular IO      ; spi1_mosi_o         ; Dual Purpose Pin          ;
+----------+----------------------------------------+------------------------+---------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 13 / 14 ( 93 % )  ; 3.3V          ; --           ;
; 2        ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 25 / 25 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 20 ( 10 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 18 ( 11 % )   ; 3.3V          ; --           ;
; 6        ; 5 / 13 ( 38 % )   ; 3.3V          ; --           ;
; 7        ; 11 / 24 ( 46 % )  ; 3.3V          ; --           ;
; 8        ; 0 / 24 ( 0 % )    ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; spi1_miso_i                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 198        ; 7        ; spi1_ss_o                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; gpio0_io[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; gpio0_io[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; gpio0_io[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; gpio0_io[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; gpio1_i[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; spi1_mosi_o                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; gpio0_io[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; spi1_sck_o                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; spi0_mosi_o                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C2       ; 6          ; 1        ; sdram_we_pad_o                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; spi2_mosi_o                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 174        ; 6        ; spi2_sck_o                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 173        ; 6        ; spi2_miso_i                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; gpio0_io[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; spi0_ss_o                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; i2c1_scl_io                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 170        ; 6        ; i2c1_sda_io                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 169        ; 6        ; spi2_ss_o                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 26         ; 1        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; i2c0_sda_io                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 13         ; 1        ; i2c0_scl_io                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; gpio0_io[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; sdram_dq_pad_io[1]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; sdram_dq_pad_io[0]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; accelerometer_cs_o                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; spi0_sck_o                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H2       ; 18         ; 1        ; spi0_miso_i                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                        ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                        ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; sdram_dq_pad_io[6]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; sdram_dq_pad_io[5]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                        ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                        ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; rst_n_pad_i                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; sdram_dq_pad_io[15]                        ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; sdram_dq_pad_io[4]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; sdram_dq_pad_io[3]                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; sdram_cas_pad_o                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; sdram_ras_pad_o                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; gpio0_io[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; sdram_a_pad_o[12]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; sdram_cke_pad_o                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; sdram_dq_pad_io[2]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; gpio1_i[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; accelerometer_irq_i                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; sdram_ba_pad_o[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; sdram_ba_pad_o[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; sdram_a_pad_o[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; gpio1_i[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; sdram_a_pad_o[11]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; sdram_a_pad_o[10]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; sdram_dq_pad_io[14]                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; sdram_a_pad_o[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; sdram_a_pad_o[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; sdram_a_pad_o[6]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; sdram_a_pad_o[9]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; sdram_a_pad_o[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; sdram_dq_pad_io[13]                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; sdram_cs_n_pad_o                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; sdram_a_pad_o[4]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; sdram_a_pad_o[8]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; sdram_dq_pad_io[11]                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; sdram_clk_pad_o                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; sdram_dq_pad_io[12]                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; sdram_dqm_pad_o[0]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; sdram_dq_pad_io[7]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; sys_clk_pad_i                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; sdram_dq_pad_io[9]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; sdram_dq_pad_io[10]                        ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; sdram_dq_pad_io[8]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; sdram_dqm_pad_o[1]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; sdram_a_pad_o[7]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; sdram_a_pad_o[5]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; gpio1_i[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; uart0_srx_pad_i                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; uart0_stx_pad_o                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                    ;
+-------------------------------+--------------------------------------------------------------------------------+
; Name                          ; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------------+
; SDC pin name                  ; clkgen0|pll0|altpll_component|auto_generated|pll1                              ;
; PLL mode                      ; Normal                                                                         ;
; Compensate clock              ; clock1                                                                         ;
; Compensated input/output pins ; --                                                                             ;
; Switchover type               ; --                                                                             ;
; Input frequency 0             ; 50.0 MHz                                                                       ;
; Input frequency 1             ; --                                                                             ;
; Nominal PFD frequency         ; 50.0 MHz                                                                       ;
; Nominal VCO frequency         ; 500.0 MHz                                                                      ;
; VCO post scale K counter      ; 2                                                                              ;
; VCO frequency control         ; Auto                                                                           ;
; VCO phase shift step          ; 250 ps                                                                         ;
; VCO multiply                  ; --                                                                             ;
; VCO divide                    ; --                                                                             ;
; Freq min lock                 ; 30.0 MHz                                                                       ;
; Freq max lock                 ; 65.02 MHz                                                                      ;
; M VCO Tap                     ; 7                                                                              ;
; M Initial                     ; 1                                                                              ;
; M value                       ; 10                                                                             ;
; N value                       ; 1                                                                              ;
; Charge pump current           ; setting 1                                                                      ;
; Loop filter resistance        ; setting 27                                                                     ;
; Loop filter capacitance       ; setting 0                                                                      ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                           ;
; Bandwidth type                ; Medium                                                                         ;
; Real time reconfigurable      ; Off                                                                            ;
; Scan chain MIF file           ; --                                                                             ;
; Preserve PLL counter order    ; Off                                                                            ;
; PLL location                  ; PLL_4                                                                          ;
; Inclk0 signal                 ; sys_clk_pad_i                                                                  ;
; Inclk1 signal                 ; --                                                                             ;
; Inclk0 signal type            ; Dedicated Pin                                                                  ;
; Inclk1 signal type            ; --                                                                             ;
+-------------------------------+--------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; Name                                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; -63 (-1750 ps) ; 9.00 (250 ps)    ; 50/50      ; C1      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[0] ;
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 7       ; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1] ;
+--------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                             ; Library Name ;
+-----------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |orpsoc_top                                                                                         ; 10324 (2)   ; 4891 (0)                  ; 0 (0)         ; 92032       ; 23   ; 0            ; 0       ; 0         ; 73   ; 0            ; 5433 (2)     ; 1071 (0)          ; 3820 (1)         ; |orpsoc_top                                                                                                                                                                                                                                                                     ; work         ;
;    |adbg_top:dbg_if0|                                                                               ; 919 (82)    ; 669 (55)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 250 (27)     ; 213 (28)          ; 456 (27)         ; |orpsoc_top|adbg_top:dbg_if0                                                                                                                                                                                                                                                    ; work         ;
;       |adbg_jsp_module:i_dbg_jsp|                                                                   ; 129 (71)    ; 86 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (37)      ; 19 (0)            ; 67 (34)          ; |orpsoc_top|adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp                                                                                                                                                                                                                          ; work         ;
;          |adbg_jsp_biu:jsp_biu_i|                                                                   ; 58 (8)      ; 52 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 19 (2)            ; 33 (6)           ; |orpsoc_top|adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i                                                                                                                                                                                                   ; work         ;
;             |bytefifo:rd_fifo|                                                                      ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |orpsoc_top|adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|bytefifo:rd_fifo                                                                                                                                                                                  ; work         ;
;             |bytefifo:wr_fifo|                                                                      ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |orpsoc_top|adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|bytefifo:wr_fifo                                                                                                                                                                                  ; work         ;
;             |syncflop:ren_sff|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |orpsoc_top|adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncflop:ren_sff                                                                                                                                                                                  ; work         ;
;             |syncflop:wen_sff|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |orpsoc_top|adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncflop:wen_sff                                                                                                                                                                                  ; work         ;
;             |syncreg:bytesavail_syncreg|                                                            ; 15 (8)      ; 15 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (4)             ; 8 (5)            ; |orpsoc_top|adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:bytesavail_syncreg                                                                                                                                                                        ; work         ;
;                |syncflop:ack_sff|                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |orpsoc_top|adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:bytesavail_syncreg|syncflop:ack_sff                                                                                                                                                       ; work         ;
;                |syncflop:strobe_sff|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |orpsoc_top|adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:bytesavail_syncreg|syncflop:strobe_sff                                                                                                                                                    ; work         ;
;             |syncreg:freespace_syncreg|                                                             ; 19 (12)     ; 17 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (4)             ; 10 (7)           ; |orpsoc_top|adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:freespace_syncreg                                                                                                                                                                         ; work         ;
;                |syncflop:ack_sff|                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |orpsoc_top|adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:freespace_syncreg|syncflop:ack_sff                                                                                                                                                        ; work         ;
;                |syncflop:strobe_sff|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |orpsoc_top|adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:freespace_syncreg|syncflop:strobe_sff                                                                                                                                                     ; work         ;
;       |adbg_or1k_module:i_dbg_cpu_or1k|                                                             ; 325 (165)   ; 246 (98)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (67)      ; 95 (0)            ; 151 (100)        ; |orpsoc_top|adbg_top:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k                                                                                                                                                                                                                    ; work         ;
;          |adbg_crc32:or1k_crc_i|                                                                    ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |orpsoc_top|adbg_top:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_crc32:or1k_crc_i                                                                                                                                                                                              ; work         ;
;          |adbg_or1k_biu:or1k_biu_i|                                                                 ; 114 (114)   ; 107 (107)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 90 (90)           ; 17 (17)          ; |orpsoc_top|adbg_top:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i                                                                                                                                                                                           ; work         ;
;          |adbg_or1k_status_reg:or1k_statusreg_i|                                                    ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 4 (4)            ; |orpsoc_top|adbg_top:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_status_reg:or1k_statusreg_i                                                                                                                                                                              ; work         ;
;       |adbg_wb_module:i_dbg_wb|                                                                     ; 383 (212)   ; 282 (135)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (77)     ; 71 (36)           ; 211 (99)         ; |orpsoc_top|adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb                                                                                                                                                                                                                            ; work         ;
;          |adbg_crc32:wb_crc_i|                                                                      ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 32 (32)          ; |orpsoc_top|adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_crc32:wb_crc_i                                                                                                                                                                                                        ; work         ;
;          |adbg_wb_biu:wb_biu_i|                                                                     ; 137 (137)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 35 (35)           ; 81 (81)          ; |orpsoc_top|adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i                                                                                                                                                                                                       ; work         ;
;    |altera_virtual_jtag:jtag_tap0|                                                                  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|altera_virtual_jtag:jtag_tap0                                                                                                                                                                                                                                       ; work         ;
;       |sld_virtual_jtag:sld_virtual_jtag_component|                                                 ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|altera_virtual_jtag:jtag_tap0|sld_virtual_jtag:sld_virtual_jtag_component                                                                                                                                                                                           ; work         ;
;          |sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|altera_virtual_jtag:jtag_tap0|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst                                                                                                                                        ; work         ;
;    |clkgen:clkgen0|                                                                                 ; 33 (32)     ; 33 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 2 (0)            ; |orpsoc_top|clkgen:clkgen0                                                                                                                                                                                                                                                      ; work         ;
;       |pll:pll0|                                                                                    ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |orpsoc_top|clkgen:clkgen0|pll:pll0                                                                                                                                                                                                                                             ; work         ;
;          |altpll:altpll_component|                                                                  ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |orpsoc_top|clkgen:clkgen0|pll:pll0|altpll:altpll_component                                                                                                                                                                                                                     ; work         ;
;             |pll_altpll:auto_generated|                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated                                                                                                                                                                                           ; work         ;
;    |gpio:gpio0|                                                                                     ; 28 (28)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 16 (16)           ; 9 (9)            ; |orpsoc_top|gpio:gpio0                                                                                                                                                                                                                                                          ; work         ;
;    |gpio:gpio1|                                                                                     ; 19 (19)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 10 (10)          ; |orpsoc_top|gpio:gpio1                                                                                                                                                                                                                                                          ; work         ;
;    |i2c_master_top:i2c0|                                                                            ; 403 (106)   ; 201 (62)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (44)     ; 14 (4)            ; 187 (54)         ; |orpsoc_top|i2c_master_top:i2c0                                                                                                                                                                                                                                                 ; work         ;
;       |i2c_master_byte_ctrl:byte_controller|                                                        ; 301 (110)   ; 139 (42)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (64)     ; 10 (0)            ; 133 (46)         ; |orpsoc_top|i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                                            ; work         ;
;          |i2c_master_bit_ctrl:bit_controller|                                                       ; 191 (191)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (94)      ; 10 (10)           ; 87 (87)          ; |orpsoc_top|i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                                         ; work         ;
;    |i2c_master_top:i2c1|                                                                            ; 408 (111)   ; 201 (62)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 207 (49)     ; 14 (3)            ; 187 (54)         ; |orpsoc_top|i2c_master_top:i2c1                                                                                                                                                                                                                                                 ; work         ;
;       |i2c_master_byte_ctrl:byte_controller|                                                        ; 302 (110)   ; 139 (42)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (63)     ; 11 (0)            ; 133 (47)         ; |orpsoc_top|i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                                            ; work         ;
;          |i2c_master_bit_ctrl:bit_controller|                                                       ; 192 (192)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (95)      ; 11 (11)           ; 86 (86)          ; |orpsoc_top|i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                                         ; work         ;
;    |or1200_top:or1200_top0|                                                                         ; 4739 (0)    ; 1629 (0)                  ; 0 (0)         ; 83072       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 3099 (0)     ; 231 (0)           ; 1409 (0)         ; |orpsoc_top|or1200_top:or1200_top0                                                                                                                                                                                                                                              ; work         ;
;       |or1200_cpu:or1200_cpu|                                                                       ; 3562 (4)    ; 818 (0)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2626 (4)     ; 76 (0)            ; 860 (0)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu                                                                                                                                                                                                                        ; work         ;
;          |or1200_alu:or1200_alu|                                                                    ; 693 (628)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 693 (628)    ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_alu:or1200_alu                                                                                                                                                                                                  ; work         ;
;             |lpm_add_sub:Add0|                                                                      ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_alu:or1200_alu|lpm_add_sub:Add0                                                                                                                                                                                 ; work         ;
;                |add_sub_pvi:auto_generated|                                                         ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_alu:or1200_alu|lpm_add_sub:Add0|add_sub_pvi:auto_generated                                                                                                                                                      ; work         ;
;          |or1200_cfgr:or1200_cfgr|                                                                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 4 (4)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_cfgr:or1200_cfgr                                                                                                                                                                                                ; work         ;
;          |or1200_ctrl:or1200_ctrl|                                                                  ; 234 (234)   ; 124 (124)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 4 (4)             ; 122 (122)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl                                                                                                                                                                                                ; work         ;
;          |or1200_except:or1200_except|                                                              ; 530 (530)   ; 232 (232)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 289 (289)    ; 60 (60)           ; 181 (181)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except                                                                                                                                                                                            ; work         ;
;          |or1200_freeze:or1200_freeze|                                                              ; 26 (26)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 6 (6)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_freeze:or1200_freeze                                                                                                                                                                                            ; work         ;
;          |or1200_genpc:or1200_genpc|                                                                ; 249 (249)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 196 (196)    ; 0 (0)             ; 53 (53)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc                                                                                                                                                                                              ; work         ;
;          |or1200_if:or1200_if|                                                                      ; 132 (132)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 105 (105)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if                                                                                                                                                                                                    ; work         ;
;          |or1200_lsu:or1200_lsu|                                                                    ; 157 (72)    ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (50)     ; 0 (0)             ; 22 (22)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu                                                                                                                                                                                                  ; work         ;
;             |or1200_mem2reg:or1200_mem2reg|                                                         ; 63 (63)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|or1200_mem2reg:or1200_mem2reg                                                                                                                                                                    ; work         ;
;             |or1200_reg2mem:or1200_reg2mem|                                                         ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_lsu:or1200_lsu|or1200_reg2mem:or1200_reg2mem                                                                                                                                                                    ; work         ;
;          |or1200_mult_mac:or1200_mult_mac|                                                          ; 431 (431)   ; 143 (143)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 288 (288)    ; 0 (0)             ; 143 (143)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac                                                                                                                                                                                        ; work         ;
;          |or1200_operandmuxes:or1200_operandmuxes|                                                  ; 145 (145)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 88 (88)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_operandmuxes:or1200_operandmuxes                                                                                                                                                                                ; work         ;
;          |or1200_rf:or1200_rf|                                                                      ; 139 (29)    ; 93 (7)                    ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (18)      ; 12 (1)            ; 87 (49)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf                                                                                                                                                                                                    ; work         ;
;             |or1200_dpram:rf_a|                                                                     ; 69 (69)     ; 43 (43)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 4 (4)             ; 43 (43)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_a                                                                                                                                                                                  ; work         ;
;                |altsyncram:mem_rtl_0|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_a|altsyncram:mem_rtl_0                                                                                                                                                             ; work         ;
;                   |altsyncram_trd1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_a|altsyncram:mem_rtl_0|altsyncram_trd1:auto_generated                                                                                                                              ; work         ;
;             |or1200_dpram:rf_b|                                                                     ; 43 (43)     ; 43 (43)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 36 (36)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_b                                                                                                                                                                                  ; work         ;
;                |altsyncram:mem_rtl_0|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_b|altsyncram:mem_rtl_0                                                                                                                                                             ; work         ;
;                   |altsyncram_trd1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_b|altsyncram:mem_rtl_0|altsyncram_trd1:auto_generated                                                                                                                              ; work         ;
;          |or1200_sprs:or1200_sprs|                                                                  ; 455 (455)   ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 348 (348)    ; 0 (0)             ; 107 (107)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs                                                                                                                                                                                                ; work         ;
;          |or1200_wbmux:or1200_wbmux|                                                                ; 449 (449)   ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 414 (414)    ; 0 (0)             ; 35 (35)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_wbmux:or1200_wbmux                                                                                                                                                                                              ; work         ;
;       |or1200_dc_top:or1200_dc_top|                                                                 ; 333 (58)    ; 198 (0)                   ; 0 (0)         ; 38144       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 129 (53)     ; 60 (0)            ; 144 (48)         ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top                                                                                                                                                                                                                  ; work         ;
;          |or1200_dc_fsm:or1200_dc_fsm|                                                              ; 102 (102)   ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 47 (47)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm                                                                                                                                                                                      ; work         ;
;          |or1200_dc_ram:or1200_dc_ram|                                                              ; 130 (0)     ; 116 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 56 (0)            ; 60 (0)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram                                                                                                                                                                                      ; work         ;
;             |or1200_spram_32_bw:dc_ram|                                                             ; 130 (130)   ; 116 (116)                 ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 56 (56)           ; 60 (60)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram                                                                                                                                                            ; work         ;
;                |altsyncram:mem0_rtl_0|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem0_rtl_0                                                                                                                                      ; work         ;
;                   |altsyncram_v1e1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem0_rtl_0|altsyncram_v1e1:auto_generated                                                                                                       ; work         ;
;                |altsyncram:mem1_rtl_0|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem1_rtl_0                                                                                                                                      ; work         ;
;                   |altsyncram_v1e1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem1_rtl_0|altsyncram_v1e1:auto_generated                                                                                                       ; work         ;
;                |altsyncram:mem2_rtl_0|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem2_rtl_0                                                                                                                                      ; work         ;
;                   |altsyncram_v1e1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem2_rtl_0|altsyncram_v1e1:auto_generated                                                                                                       ; work         ;
;                |altsyncram:mem3_rtl_0|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem3_rtl_0                                                                                                                                      ; work         ;
;                   |altsyncram_v1e1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem3_rtl_0|altsyncram_v1e1:auto_generated                                                                                                       ; work         ;
;          |or1200_dc_tag:or1200_dc_tag|                                                              ; 45 (0)      ; 38 (0)                    ; 0 (0)         ; 5376        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 4 (0)             ; 34 (0)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag                                                                                                                                                                                      ; work         ;
;             |or1200_spram:dc_tag0|                                                                  ; 45 (45)     ; 38 (38)                   ; 0 (0)         ; 5376        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 4 (4)             ; 34 (34)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0                                                                                                                                                                 ; work         ;
;                |altsyncram:mem_rtl_0|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5376        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0|altsyncram:mem_rtl_0                                                                                                                                            ; work         ;
;                   |altsyncram_fvd1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5376        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0|altsyncram:mem_rtl_0|altsyncram_fvd1:auto_generated                                                                                                             ; work         ;
;       |or1200_dmmu_top:or1200_dmmu_top|                                                             ; 112 (32)    ; 65 (1)                    ; 0 (0)         ; 2432        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (20)      ; 13 (0)            ; 63 (16)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top                                                                                                                                                                                                              ; work         ;
;          |or1200_dmmu_tlb:or1200_dmmu_tlb|                                                          ; 80 (14)     ; 64 (0)                    ; 0 (0)         ; 2432        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (14)      ; 13 (0)            ; 51 (4)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb                                                                                                                                                                              ; work         ;
;             |or1200_spram:dtlb_ram|                                                                 ; 28 (28)     ; 27 (27)                   ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (9)             ; 18 (18)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_ram                                                                                                                                                        ; work         ;
;                |altsyncram:mem_rtl_0|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_ram|altsyncram:mem_rtl_0                                                                                                                                   ; work         ;
;                   |altsyncram_9sd1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_ram|altsyncram:mem_rtl_0|altsyncram_9sd1:auto_generated                                                                                                    ; work         ;
;             |or1200_spram:dtlb_tr_ram|                                                              ; 38 (38)     ; 37 (37)                   ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 33 (33)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram                                                                                                                                                     ; work         ;
;                |altsyncram:mem_rtl_0|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram|altsyncram:mem_rtl_0                                                                                                                                ; work         ;
;                   |altsyncram_bsd1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram|altsyncram:mem_rtl_0|altsyncram_bsd1:auto_generated                                                                                                 ; work         ;
;       |or1200_du:or1200_du|                                                                         ; 114 (114)   ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 10 (10)           ; 61 (61)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_du:or1200_du                                                                                                                                                                                                                          ; work         ;
;       |or1200_ic_top:or1200_ic_top|                                                                 ; 256 (74)    ; 130 (0)                   ; 0 (0)         ; 38144       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (61)     ; 14 (0)            ; 130 (81)         ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top                                                                                                                                                                                                                  ; work         ;
;          |or1200_ic_fsm:or1200_ic_fsm|                                                              ; 87 (87)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 1 (1)             ; 38 (38)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm                                                                                                                                                                                      ; work         ;
;          |or1200_ic_ram:or1200_ic_ram|                                                              ; 54 (0)      ; 53 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (0)            ; 43 (0)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram                                                                                                                                                                                      ; work         ;
;             |or1200_spram:ic_ram0|                                                                  ; 54 (54)     ; 53 (53)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 43 (43)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0                                                                                                                                                                 ; work         ;
;                |altsyncram:mem_rtl_0|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0                                                                                                                                            ; work         ;
;                   |altsyncram_p4e1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0|altsyncram_p4e1:auto_generated                                                                                                             ; work         ;
;          |or1200_ic_tag:or1200_ic_tag|                                                              ; 41 (0)      ; 38 (0)                    ; 0 (0)         ; 5376        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 3 (0)             ; 36 (0)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag                                                                                                                                                                                      ; work         ;
;             |or1200_spram:ic_tag0|                                                                  ; 41 (41)     ; 38 (38)                   ; 0 (0)         ; 5376        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 36 (36)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0                                                                                                                                                                 ; work         ;
;                |altsyncram:mem_rtl_0|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5376        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0                                                                                                                                            ; work         ;
;                   |altsyncram_fvd1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5376        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0|altsyncram_fvd1:auto_generated                                                                                                             ; work         ;
;       |or1200_immu_top:or1200_immu_top|                                                             ; 239 (158)   ; 138 (76)                  ; 0 (0)         ; 2304        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (66)      ; 24 (4)            ; 130 (104)        ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top                                                                                                                                                                                                              ; work         ;
;          |or1200_immu_tlb:or1200_immu_tlb|                                                          ; 83 (20)     ; 62 (0)                    ; 0 (0)         ; 2304        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (18)      ; 20 (0)            ; 44 (2)           ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb                                                                                                                                                                              ; work         ;
;             |or1200_spram:itlb_mr_ram|                                                              ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 19 (19)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_mr_ram                                                                                                                                                     ; work         ;
;                |altsyncram:mem_rtl_0|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_mr_ram|altsyncram:mem_rtl_0                                                                                                                                ; work         ;
;                   |altsyncram_9sd1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 896         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_mr_ram|altsyncram:mem_rtl_0|altsyncram_9sd1:auto_generated                                                                                                 ; work         ;
;             |or1200_spram:itlb_tr_ram|                                                              ; 36 (36)     ; 35 (35)                   ; 0 (0)         ; 1408        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 12 (12)           ; 23 (23)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_tr_ram                                                                                                                                                     ; work         ;
;                |altsyncram:mem_rtl_0|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1408        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_tr_ram|altsyncram:mem_rtl_0                                                                                                                                ; work         ;
;                   |altsyncram_7sd1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1408        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_tr_ram|altsyncram:mem_rtl_0|altsyncram_7sd1:auto_generated                                                                                                 ; work         ;
;       |or1200_pic:or1200_pic|                                                                       ; 68 (68)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 14 (14)           ; 46 (46)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_pic:or1200_pic                                                                                                                                                                                                                        ; work         ;
;       |or1200_tt:or1200_tt|                                                                         ; 81 (81)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 6 (6)             ; 58 (58)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_tt:or1200_tt                                                                                                                                                                                                                          ; work         ;
;       |or1200_wb_biu:dwb_biu|                                                                       ; 70 (70)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 2 (2)             ; 45 (45)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_wb_biu:dwb_biu                                                                                                                                                                                                                        ; work         ;
;       |or1200_wb_biu:iwb_biu|                                                                       ; 61 (61)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 12 (12)           ; 29 (29)          ; |orpsoc_top|or1200_top:or1200_top0|or1200_wb_biu:iwb_biu                                                                                                                                                                                                                        ; work         ;
;    |simple_spi:spi0|                                                                                ; 201 (109)   ; 132 (58)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (45)      ; 34 (3)            ; 103 (61)         ; |orpsoc_top|simple_spi:spi0                                                                                                                                                                                                                                                     ; work         ;
;       |fifo4:rfifo|                                                                                 ; 47 (47)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 15 (15)           ; 22 (22)          ; |orpsoc_top|simple_spi:spi0|fifo4:rfifo                                                                                                                                                                                                                                         ; work         ;
;       |fifo4:wfifo|                                                                                 ; 46 (46)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 16 (16)           ; 21 (21)          ; |orpsoc_top|simple_spi:spi0|fifo4:wfifo                                                                                                                                                                                                                                         ; work         ;
;    |simple_spi:spi1|                                                                                ; 190 (97)    ; 132 (58)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (38)      ; 37 (5)            ; 96 (54)          ; |orpsoc_top|simple_spi:spi1                                                                                                                                                                                                                                                     ; work         ;
;       |fifo4:rfifo|                                                                                 ; 47 (47)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 16 (16)           ; 21 (21)          ; |orpsoc_top|simple_spi:spi1|fifo4:rfifo                                                                                                                                                                                                                                         ; work         ;
;       |fifo4:wfifo|                                                                                 ; 46 (46)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 16 (16)           ; 21 (21)          ; |orpsoc_top|simple_spi:spi1|fifo4:wfifo                                                                                                                                                                                                                                         ; work         ;
;    |simple_spi:spi2|                                                                                ; 189 (96)    ; 131 (57)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (39)      ; 29 (2)            ; 102 (55)         ; |orpsoc_top|simple_spi:spi2                                                                                                                                                                                                                                                     ; work         ;
;       |fifo4:rfifo|                                                                                 ; 47 (47)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 16 (16)           ; 21 (21)          ; |orpsoc_top|simple_spi:spi2|fifo4:rfifo                                                                                                                                                                                                                                         ; work         ;
;       |fifo4:wfifo|                                                                                 ; 46 (46)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 11 (11)           ; 26 (26)          ; |orpsoc_top|simple_spi:spi2|fifo4:wfifo                                                                                                                                                                                                                                         ; work         ;
;    |sld_hub:auto_hub|                                                                               ; 129 (1)     ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (1)       ; 19 (0)            ; 59 (0)           ; |orpsoc_top|sld_hub:auto_hub                                                                                                                                                                                                                                                    ; altera_sld   ;
;       |alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric| ; 128 (0)     ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 19 (0)            ; 59 (0)           ; |orpsoc_top|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab  ;
;          |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                      ; 128 (6)     ; 78 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (1)       ; 19 (3)            ; 59 (0)           ; |orpsoc_top|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                           ; 124 (0)     ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 16 (0)            ; 59 (0)           ; |orpsoc_top|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab  ;
;                |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                       ; 124 (86)    ; 73 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (39)      ; 16 (15)           ; 59 (33)          ; |orpsoc_top|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; work         ;
;                   |sld_rom_sr:hub_info_reg|                                                         ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |orpsoc_top|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; work         ;
;                   |sld_shadow_jsm:shadow_jsm|                                                       ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |orpsoc_top|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; altera_sld   ;
;    |uart_top:uart16550_0|                                                                           ; 666 (0)     ; 343 (0)                   ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 323 (0)      ; 64 (0)            ; 279 (0)          ; |orpsoc_top|uart_top:uart16550_0                                                                                                                                                                                                                                                ; work         ;
;       |uart_regs:regs|                                                                              ; 634 (197)   ; 317 (112)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 313 (84)     ; 51 (14)           ; 270 (119)        ; |orpsoc_top|uart_top:uart16550_0|uart_regs:regs                                                                                                                                                                                                                                 ; work         ;
;          |uart_receiver:receiver|                                                                   ; 323 (126)   ; 142 (54)                  ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 176 (71)     ; 25 (0)            ; 122 (54)         ; |orpsoc_top|uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver                                                                                                                                                                                                          ; work         ;
;             |uart_rfifo:fifo_rx|                                                                    ; 198 (170)   ; 88 (62)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (104)    ; 25 (14)           ; 68 (52)          ; |orpsoc_top|uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx                                                                                                                                                                                       ; work         ;
;                |raminfr:rfifo|                                                                      ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 11 (11)           ; 16 (16)          ; |orpsoc_top|uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo                                                                                                                                                                         ; work         ;
;                   |altsyncram:ram_rtl_0|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0                                                                                                                                                    ; work         ;
;                      |altsyncram_u9c1:auto_generated|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated                                                                                                                     ; work         ;
;          |uart_sync_flops:i_uart_sync_flops|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |orpsoc_top|uart_top:uart16550_0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops                                                                                                                                                                                               ; work         ;
;          |uart_transmitter:transmitter|                                                             ; 115 (55)    ; 61 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (32)      ; 12 (0)            ; 50 (24)          ; |orpsoc_top|uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter                                                                                                                                                                                                    ; work         ;
;             |uart_tfifo:fifo_tx|                                                                    ; 61 (32)     ; 39 (13)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (19)      ; 12 (0)            ; 28 (13)          ; |orpsoc_top|uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx                                                                                                                                                                                 ; work         ;
;                |raminfr:tfifo|                                                                      ; 29 (29)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 12 (12)           ; 15 (15)          ; |orpsoc_top|uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo                                                                                                                                                                   ; work         ;
;                   |altsyncram:ram_rtl_0|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0                                                                                                                                              ; work         ;
;                      |altsyncram_u9c1:auto_generated|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated                                                                                                               ; work         ;
;       |uart_wb:wb_interface|                                                                        ; 40 (40)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 13 (13)           ; 17 (17)          ; |orpsoc_top|uart_top:uart16550_0|uart_wb:wb_interface                                                                                                                                                                                                                           ; work         ;
;    |wb_bootrom:bootrom|                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |orpsoc_top|wb_bootrom:bootrom                                                                                                                                                                                                                                                  ; work         ;
;       |altsyncram:mem_rtl_0|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_bootrom:bootrom|altsyncram:mem_rtl_0                                                                                                                                                                                                                             ; work         ;
;          |altsyncram_hf71:auto_generated|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_bootrom:bootrom|altsyncram:mem_rtl_0|altsyncram_hf71:auto_generated                                                                                                                                                                                              ; work         ;
;    |wb_intercon:wb_intercon0|                                                                       ; 477 (0)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 459 (0)      ; 0 (0)             ; 18 (0)           ; |orpsoc_top|wb_intercon:wb_intercon0                                                                                                                                                                                                                                            ; work         ;
;       |wb_data_resize:wb_data_resize_i2c1|                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 5 (5)            ; |orpsoc_top|wb_intercon:wb_intercon0|wb_data_resize:wb_data_resize_i2c1                                                                                                                                                                                                         ; work         ;
;       |wb_data_resize:wb_data_resize_spi0|                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |orpsoc_top|wb_intercon:wb_intercon0|wb_data_resize:wb_data_resize_spi0                                                                                                                                                                                                         ; work         ;
;       |wb_mux:wb_mux_dbus|                                                                          ; 417 (417)   ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 411 (411)    ; 0 (0)             ; 6 (6)            ; |orpsoc_top|wb_intercon:wb_intercon0|wb_mux:wb_mux_dbus                                                                                                                                                                                                                         ; work         ;
;       |wb_mux:wb_mux_or1k_i|                                                                        ; 42 (42)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 6 (6)            ; |orpsoc_top|wb_intercon:wb_intercon0|wb_mux:wb_mux_or1k_i                                                                                                                                                                                                                       ; work         ;
;    |wb_intercon_dbg:wb_intercon_dbg0|                                                               ; 146 (0)     ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 38 (0)           ; |orpsoc_top|wb_intercon_dbg:wb_intercon_dbg0                                                                                                                                                                                                                                    ; work         ;
;       |wb_arbiter:wb_arbiter_dbus|                                                                  ; 146 (140)   ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (106)    ; 0 (0)             ; 38 (34)          ; |orpsoc_top|wb_intercon_dbg:wb_intercon_dbg0|wb_arbiter:wb_arbiter_dbus                                                                                                                                                                                                         ; work         ;
;          |arbiter:arbiter0|                                                                         ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |orpsoc_top|wb_intercon_dbg:wb_intercon_dbg0|wb_arbiter:wb_arbiter_dbus|arbiter:arbiter0                                                                                                                                                                                        ; work         ;
;    |wb_sdram_ctrl:wb_sdram_ctrl0|                                                                   ; 1857 (0)    ; 1293 (0)                  ; 0 (0)         ; 512         ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 545 (0)      ; 362 (0)           ; 950 (0)          ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0                                                                                                                                                                                                                                        ; work         ;
;       |sdram_ctrl:sdram_ctrl|                                                                       ; 523 (523)   ; 232 (232)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 281 (281)    ; 67 (67)           ; 175 (175)        ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl                                                                                                                                                                                                                  ; work         ;
;       |wb_port_arbiter:wb_port_arbiter|                                                             ; 1344 (75)   ; 1061 (63)                 ; 0 (0)         ; 512         ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 264 (12)     ; 295 (0)           ; 785 (97)         ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter                                                                                                                                                                                                        ; work         ;
;          |wb_port:wbports[0].wb_port|                                                               ; 935 (363)   ; 794 (239)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (104)    ; 262 (27)          ; 551 (232)        ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port                                                                                                                                                                             ; work         ;
;             |bufram:bufram|                                                                         ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram                                                                                                                                                               ; work         ;
;                |dpram_altera:dpram_altera.dpram_altera|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera                                                                                                                        ; work         ;
;                   |altsyncram:altsyncram_component|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component                                                                                        ; work         ;
;                      |altsyncram_ses1:auto_generated|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated                                                         ; work         ;
;             |dual_clock_fifo:wrfifo|                                                                ; 572 (572)   ; 555 (555)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 235 (235)         ; 320 (320)        ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo                                                                                                                                                      ; work         ;
;          |wb_port:wbports[1].wb_port|                                                               ; 334 (326)   ; 204 (200)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (126)    ; 33 (32)           ; 171 (168)        ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port                                                                                                                                                                             ; work         ;
;             |bufram:bufram|                                                                         ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram                                                                                                                                                               ; work         ;
;                |dpram_altera:dpram_altera.dpram_altera|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera                                                                                                                        ; work         ;
;                   |altsyncram:altsyncram_component|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component                                                                                        ; work         ;
;                      |altsyncram_ses1:auto_generated|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated                                                         ; work         ;
;             |dual_clock_fifo:wrfifo|                                                                ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 3 (3)            ; |orpsoc_top|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo                                                                                                                                                      ; work         ;
+-----------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                 ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+
; sdram_ba_pad_o[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ba_pad_o[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_a_pad_o[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cs_n_pad_o    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ras_pad_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cas_pad_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_we_pad_o      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dqm_pad_o[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dqm_pad_o[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cke_pad_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_clk_pad_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; uart0_stx_pad_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spi0_sck_o          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spi0_mosi_o         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spi0_ss_o           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spi1_sck_o          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spi1_mosi_o         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spi1_ss_o           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spi2_sck_o          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spi2_mosi_o         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; spi2_ss_o           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; accelerometer_cs_o  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[0]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[1]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[2]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[3]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[4]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[5]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[6]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[7]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[8]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[9]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[10] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[11] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[12] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdram_dq_pad_io[13] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[14] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdram_dq_pad_io[15] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio0_io[0]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio0_io[1]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio0_io[2]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio0_io[3]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio0_io[4]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio0_io[5]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio0_io[6]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio0_io[7]         ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i2c0_sda_io         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i2c0_scl_io         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i2c1_sda_io         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i2c1_scl_io         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rst_n_pad_i         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sys_clk_pad_i       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; accelerometer_irq_i ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; gpio1_i[0]          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; gpio1_i[1]          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; gpio1_i[3]          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; gpio1_i[2]          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; spi0_miso_i         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; spi1_miso_i         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; spi2_miso_i         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; uart0_srx_pad_i     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sdram_dq_pad_io[0]                                                                                                ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[0]                                                ; 0                 ; 6       ;
; sdram_dq_pad_io[1]                                                                                                ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[1]                                                ; 1                 ; 6       ;
; sdram_dq_pad_io[2]                                                                                                ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[2]                                                ; 0                 ; 6       ;
; sdram_dq_pad_io[3]                                                                                                ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[3]~feeder                                         ; 0                 ; 6       ;
; sdram_dq_pad_io[4]                                                                                                ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[4]                                                ; 0                 ; 6       ;
; sdram_dq_pad_io[5]                                                                                                ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[5]                                                ; 0                 ; 6       ;
; sdram_dq_pad_io[6]                                                                                                ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[6]~feeder                                         ; 1                 ; 6       ;
; sdram_dq_pad_io[7]                                                                                                ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[7]                                                ; 1                 ; 6       ;
; sdram_dq_pad_io[8]                                                                                                ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[8]                                                ; 0                 ; 6       ;
; sdram_dq_pad_io[9]                                                                                                ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[9]~feeder                                         ; 0                 ; 6       ;
; sdram_dq_pad_io[10]                                                                                               ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[10]~feeder                                        ; 0                 ; 6       ;
; sdram_dq_pad_io[11]                                                                                               ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[11]                                               ; 1                 ; 6       ;
; sdram_dq_pad_io[12]                                                                                               ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[12]                                               ; 1                 ; 6       ;
; sdram_dq_pad_io[13]                                                                                               ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[13]~feeder                                        ; 0                 ; 6       ;
; sdram_dq_pad_io[14]                                                                                               ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[14]                                               ; 0                 ; 6       ;
; sdram_dq_pad_io[15]                                                                                               ;                   ;         ;
;      - wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[15]                                               ; 1                 ; 6       ;
; gpio0_io[0]                                                                                                       ;                   ;         ;
;      - gpio:gpio0|wb_dat_o[0]~0                                                                                   ; 0                 ; 6       ;
; gpio0_io[1]                                                                                                       ;                   ;         ;
;      - gpio:gpio0|wb_dat_o[1]~1                                                                                   ; 0                 ; 6       ;
; gpio0_io[2]                                                                                                       ;                   ;         ;
;      - gpio:gpio0|wb_dat_o[2]~2                                                                                   ; 0                 ; 6       ;
; gpio0_io[3]                                                                                                       ;                   ;         ;
;      - gpio:gpio0|wb_dat_o[3]~3                                                                                   ; 0                 ; 6       ;
; gpio0_io[4]                                                                                                       ;                   ;         ;
;      - gpio:gpio0|wb_dat_o[4]~4                                                                                   ; 0                 ; 6       ;
; gpio0_io[5]                                                                                                       ;                   ;         ;
;      - gpio:gpio0|wb_dat_o[5]~5                                                                                   ; 0                 ; 6       ;
; gpio0_io[6]                                                                                                       ;                   ;         ;
;      - gpio:gpio0|wb_dat_o[6]~6                                                                                   ; 0                 ; 6       ;
; gpio0_io[7]                                                                                                       ;                   ;         ;
;      - gpio:gpio0|wb_dat_o[7]~7                                                                                   ; 1                 ; 6       ;
; i2c0_sda_io                                                                                                       ;                   ;         ;
;      - i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[0]        ; 0                 ; 6       ;
; i2c0_scl_io                                                                                                       ;                   ;         ;
;      - i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[0]~feeder ; 0                 ; 6       ;
; i2c1_sda_io                                                                                                       ;                   ;         ;
;      - i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[0]~feeder ; 0                 ; 6       ;
; i2c1_scl_io                                                                                                       ;                   ;         ;
;      - i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[0]        ; 0                 ; 6       ;
; rst_n_pad_i                                                                                                       ;                   ;         ;
;      - clkgen:clkgen0|sdram_rst_shr[15]                                                                           ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[15]                                                                              ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[14]                                                                           ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[14]                                                                              ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[13]                                                                           ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[13]                                                                              ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[12]                                                                           ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[12]                                                                              ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[11]                                                                           ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[11]                                                                              ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[10]                                                                           ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[10]                                                                              ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[9]                                                                            ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[9]                                                                               ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[8]                                                                            ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[8]                                                                               ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[7]                                                                            ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[7]                                                                               ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[6]                                                                            ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[6]                                                                               ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[5]                                                                            ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[5]                                                                               ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[4]                                                                            ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[4]                                                                               ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[3]                                                                            ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[3]                                                                               ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[2]                                                                            ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[2]                                                                               ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[1]                                                                            ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[1]                                                                               ; 0                 ; 6       ;
;      - clkgen:clkgen0|sdram_rst_shr[0]                                                                            ; 0                 ; 6       ;
;      - clkgen:clkgen0|wb_rst_shr[0]                                                                               ; 0                 ; 6       ;
;      - clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|pll_lock_sync                    ; 0                 ; 6       ;
;      - clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|pll1                             ; 0                 ; 6       ;
; sys_clk_pad_i                                                                                                     ;                   ;         ;
; accelerometer_irq_i                                                                                               ;                   ;         ;
; gpio1_i[0]                                                                                                        ;                   ;         ;
; gpio1_i[1]                                                                                                        ;                   ;         ;
; gpio1_i[3]                                                                                                        ;                   ;         ;
; gpio1_i[2]                                                                                                        ;                   ;         ;
; spi0_miso_i                                                                                                       ;                   ;         ;
;      - simple_spi:spi0|treg~6                                                                                     ; 1                 ; 6       ;
; spi1_miso_i                                                                                                       ;                   ;         ;
; spi2_miso_i                                                                                                       ;                   ;         ;
;      - simple_spi:spi2|treg~5                                                                                     ; 1                 ; 6       ;
; uart0_srx_pad_i                                                                                                   ;                   ;         ;
;      - uart_top:uart16550_0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|flop_0[0]~0                          ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                 ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|Selector14~0                                                                                                                                                                                                                              ; LCCOMB_X39_Y20_N18 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|Selector5~0                                                                                                                                                                                                                               ; LCCOMB_X40_Y21_N30 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|Selector7~0                                                                                                                                                                                                                               ; LCCOMB_X39_Y21_N2  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|bytefifo:wr_fifo|always8~1                                                                                                                                                                                         ; LCCOMB_X41_Y21_N26 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:bytesavail_syncreg|A_enable~1                                                                                                                                                                              ; LCCOMB_X43_Y20_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:bytesavail_syncreg|syncflop:strobe_sff|syncxor                                                                                                                                                             ; LCCOMB_X44_Y19_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:freespace_syncreg|A_enable~0                                                                                                                                                                               ; LCCOMB_X43_Y21_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|adbg_jsp_biu:jsp_biu_i|syncreg:freespace_syncreg|syncflop:strobe_sff|syncxor                                                                                                                                                              ; LCCOMB_X43_Y19_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_jsp_module:i_dbg_jsp|data_out_shift_reg[5]~2                                                                                                                                                                                                                   ; LCCOMB_X40_Y20_N16 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector12~1                                                                                                                                                                                                                        ; LCCOMB_X38_Y19_N14 ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector13~0                                                                                                                                                                                                                        ; LCCOMB_X36_Y16_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|Selector15~0                                                                                                                                                                                                                        ; LCCOMB_X37_Y19_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_crc32:or1k_crc_i|crc[14]~1                                                                                                                                                                                                     ; LCCOMB_X38_Y17_N0  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i|always2~0                                                                                                                                                                                                  ; LCCOMB_X36_Y16_N22 ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i|data_in_reg[31]~0                                                                                                                                                                                          ; LCCOMB_X36_Y16_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|adbg_or1k_biu:or1k_biu_i|data_o_en~1                                                                                                                                                                                                ; LCCOMB_X35_Y8_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|data_out_shift_reg[0]~3                                                                                                                                                                                                             ; LCCOMB_X38_Y19_N12 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_or1k_module:i_dbg_cpu_or1k|module_state.0000                                                                                                                                                                                                                   ; FF_X37_Y18_N7      ; 78      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|Selector13~1                                                                                                                                                                                                                                ; LCCOMB_X38_Y21_N12 ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|Selector14~4                                                                                                                                                                                                                                ; LCCOMB_X35_Y19_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|Selector15~0                                                                                                                                                                                                                                ; LCCOMB_X41_Y19_N24 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|Selector16~0                                                                                                                                                                                                                                ; LCCOMB_X40_Y18_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_crc32:wb_crc_i|crc[4]~1                                                                                                                                                                                                                ; LCCOMB_X40_Y17_N12 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|WideOr3~0                                                                                                                                                                                                              ; LCCOMB_X34_Y22_N18 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|always4~0                                                                                                                                                                                                              ; LCCOMB_X35_Y19_N22 ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|be_dec.0001~0                                                                                                                                                                                                          ; LCCOMB_X34_Y22_N16 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|data_in_reg[0]~8                                                                                                                                                                                                       ; LCCOMB_X35_Y19_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|data_o_en~1                                                                                                                                                                                                            ; LCCOMB_X31_Y18_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|adbg_wb_biu:wb_biu_i|err_en~0                                                                                                                                                                                                               ; LCCOMB_X31_Y18_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|bit_count[2]~11                                                                                                                                                                                                                             ; LCCOMB_X38_Y21_N10 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|biu_rst                                                                                                                                                                                                                                     ; LCCOMB_X40_Y18_N10 ; 115     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|crc_clr~0                                                                                                                                                                                                                                   ; LCCOMB_X40_Y17_N26 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|data_out_shift_reg[2]~33                                                                                                                                                                                                                    ; LCCOMB_X38_Y21_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|internal_reg_error[1]~3                                                                                                                                                                                                                     ; LCCOMB_X35_Y19_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|adbg_wb_module:i_dbg_wb|module_state.0000                                                                                                                                                                                                                           ; FF_X41_Y19_N21     ; 77      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|always0~1                                                                                                                                                                                                                                                           ; LCCOMB_X39_Y18_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; adbg_top:dbg_if0|always2~3                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y18_N20 ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                         ; JTAG_X1_Y17_N0     ; 632     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                         ; JTAG_X1_Y17_N0     ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                           ; PLL_4              ; 571     ; Clock                                 ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                           ; PLL_4              ; 3715    ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                           ; PLL_4              ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clkgen:clkgen0|sdram_rst_shr[15]                                                                                                                                                                                                                                                     ; FF_X8_Y23_N25      ; 153     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; clkgen:clkgen0|wb_rst_shr[15]                                                                                                                                                                                                                                                        ; FF_X26_Y25_N21     ; 1345    ; Async. clear                          ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; clkgen:clkgen0|wb_rst_shr[15]                                                                                                                                                                                                                                                        ; FF_X26_Y25_N21     ; 239     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir_o[0]                                                                                                                                                                                                                                                             ; FF_X30_Y28_N17     ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir_o[1]                                                                                                                                                                                                                                                             ; FF_X28_Y28_N9      ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir_o[2]                                                                                                                                                                                                                                                             ; FF_X28_Y28_N21     ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir_o[3]                                                                                                                                                                                                                                                             ; FF_X28_Y28_N17     ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir_o[4]                                                                                                                                                                                                                                                             ; FF_X28_Y28_N1      ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir_o[5]                                                                                                                                                                                                                                                             ; FF_X28_Y28_N5      ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir_o[6]                                                                                                                                                                                                                                                             ; FF_X28_Y28_N29     ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir_o[7]                                                                                                                                                                                                                                                             ; FF_X28_Y28_N13     ; 3       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_dir_o~0                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y28_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio:gpio0|gpio_o~0                                                                                                                                                                                                                                                                  ; LCCOMB_X31_Y28_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; gpio:gpio1|gpio_dir_o[6]~0                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y28_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|cr[1]~2                                                                                                                                                                                                                                                          ; LCCOMB_X18_Y29_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|cr[4]~5                                                                                                                                                                                                                                                          ; LCCOMB_X18_Y29_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|ctr[3]~0                                                                                                                                                                                                                                                         ; LCCOMB_X18_Y29_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|core_cmd[3]~6                                                                                                                                                                                                               ; LCCOMB_X16_Y30_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|WideNor1~4                                                                                                                                                                               ; LCCOMB_X15_Y31_N4  ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|always14~1                                                                                                                                                                               ; LCCOMB_X12_Y29_N10 ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]~19                                                                                                                                                                               ; LCCOMB_X18_Y32_N26 ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]~0                                                                                                                                                                                ; LCCOMB_X10_Y29_N2  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen_master~3                                                                                                                                                                         ; LCCOMB_X12_Y29_N18 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_adr[1]~1                                                                                                                                                                           ; LCCOMB_X14_Y30_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_state~24                                                                                                                                                                           ; LCCOMB_X14_Y29_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|master_mode~2                                                                                                                                                                                                               ; LCCOMB_X16_Y29_N26 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|slave_cmd[0]~5                                                                                                                                                                                                              ; LCCOMB_X16_Y29_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|sr[7]~5                                                                                                                                                                                                                     ; LCCOMB_X19_Y30_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|i2c_master_byte_ctrl:byte_controller|sr[7]~6                                                                                                                                                                                                                     ; LCCOMB_X19_Y30_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|prer[10]~0                                                                                                                                                                                                                                                       ; LCCOMB_X18_Y29_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|prer[1]~1                                                                                                                                                                                                                                                        ; LCCOMB_X18_Y30_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|sladr[6]~1                                                                                                                                                                                                                                                       ; LCCOMB_X18_Y29_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c0|txr[6]~0                                                                                                                                                                                                                                                         ; LCCOMB_X25_Y30_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|cr[2]~2                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y32_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|cr[6]~5                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y32_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|ctr[1]~0                                                                                                                                                                                                                                                         ; LCCOMB_X25_Y26_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|core_cmd[3]~6                                                                                                                                                                                                               ; LCCOMB_X30_Y31_N10 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|WideNor1~4                                                                                                                                                                               ; LCCOMB_X30_Y32_N12 ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|always14~1                                                                                                                                                                               ; LCCOMB_X32_Y33_N30 ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[15]~19                                                                                                                                                                               ; LCCOMB_X29_Y33_N24 ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[0]~0                                                                                                                                                                                ; LCCOMB_X30_Y32_N2  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen_master~3                                                                                                                                                                         ; LCCOMB_X35_Y33_N28 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_adr[5]~1                                                                                                                                                                           ; LCCOMB_X29_Y33_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|slave_state~24                                                                                                                                                                           ; LCCOMB_X31_Y33_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|master_mode~2                                                                                                                                                                                                               ; LCCOMB_X31_Y31_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|slave_cmd[0]~5                                                                                                                                                                                                              ; LCCOMB_X30_Y30_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|sr[6]~5                                                                                                                                                                                                                     ; LCCOMB_X29_Y31_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|sr[6]~6                                                                                                                                                                                                                     ; LCCOMB_X28_Y31_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|prer[5]~1                                                                                                                                                                                                                                                        ; LCCOMB_X27_Y32_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|prer[8]~0                                                                                                                                                                                                                                                        ; LCCOMB_X27_Y32_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|sladr[2]~0                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y29_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:i2c1|txr[6]~0                                                                                                                                                                                                                                                         ; LCCOMB_X27_Y30_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|alu_op2[0]~0                                                                                                                                                                                                    ; LCCOMB_X29_Y9_N8   ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|always4~3                                                                                                                                                                                                       ; LCCOMB_X23_Y12_N4  ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn[30]~66                                                                                                                                                                                                  ; LCCOMB_X30_Y11_N2  ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|if_flushpipe~1                                                                                                                                                                                                  ; LCCOMB_X30_Y11_N28 ; 94      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|always1~0                                                                                                                                                                                                   ; LCCOMB_X27_Y7_N10  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|eear[0]~5                                                                                                                                                                                                   ; LCCOMB_X31_Y11_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|eear[2]~10                                                                                                                                                                                                  ; LCCOMB_X30_Y11_N22 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[0]~37                                                                                                                                                                                                  ; LCCOMB_X29_Y9_N14  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|epcr[31]~49                                                                                                                                                                                                 ; LCCOMB_X29_Y9_N18  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|esr[15]~15                                                                                                                                                                                                  ; LCCOMB_X31_Y7_N28  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|ex_pc[30]~0                                                                                                                                                                                                 ; LCCOMB_X29_Y7_N6   ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|except_flushpipe~0                                                                                                                                                                                          ; LCCOMB_X30_Y11_N14 ; 90      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|except_start                                                                                                                                                                                                ; LCCOMB_X36_Y4_N2   ; 46      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|except_type[3]~2                                                                                                                                                                                            ; LCCOMB_X34_Y6_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[27]~2                                                                                                                                                                                                 ; LCCOMB_X40_Y11_N30 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_freeze:or1200_freeze|ex_freeze                                                                                                                                                                                                   ; LCCOMB_X29_Y11_N30 ; 242     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|pcreg_default[16]~8                                                                                                                                                                                           ; LCCOMB_X35_Y11_N26 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_genpc:or1200_genpc|pcreg_select                                                                                                                                                                                                  ; FF_X37_Y5_N25      ; 193     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|insn_saved[22]~1                                                                                                                                                                                                    ; LCCOMB_X30_Y11_N20 ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|WideOr3                                                                                                                                                                                                 ; LCCOMB_X19_Y12_N20 ; 73      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|WideOr4                                                                                                                                                                                                 ; LCCOMB_X18_Y11_N2  ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|div_by_zero~11                                                                                                                                                                                          ; LCCOMB_X18_Y9_N30  ; 41      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|div_cntr[3]~8                                                                                                                                                                                           ; LCCOMB_X18_Y11_N30 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_mult_mac:or1200_mult_mac|mul_prod_r[23]~32                                                                                                                                                                                       ; LCCOMB_X19_Y12_N26 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|always0~1                                                                                                                                                                                                           ; LCCOMB_X21_Y11_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|rf_ena                                                                                                                                                                                                              ; LCCOMB_X23_Y11_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|rf_enb                                                                                                                                                                                                              ; LCCOMB_X23_Y10_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|rf_we~1                                                                                                                                                                                                             ; LCCOMB_X25_Y10_N12 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|sr_reg[3]                                                                                                                                                                                                       ; FF_X37_Y4_N21      ; 77      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_sprs:or1200_sprs|sr_reg[4]                                                                                                                                                                                                       ; FF_X37_Y4_N31      ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|dctag_en~0                                                                                                                                                                                                                        ; LCCOMB_X34_Y15_N26 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|addr_r[18]~1                                                                                                                                                                                          ; LCCOMB_X32_Y15_N26 ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|addr_r[3]~0                                                                                                                                                                                           ; LCCOMB_X29_Y18_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|cnt[2]~3                                                                                                                                                                                              ; LCCOMB_X31_Y16_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_fsm:or1200_dc_fsm|state.001                                                                                                                                                                                             ; FF_X30_Y16_N27     ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|mem0~14                                                                                                                                                                     ; LCCOMB_X31_Y16_N20 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|mem1~7                                                                                                                                                                      ; LCCOMB_X31_Y16_N26 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|mem2~7                                                                                                                                                                      ; LCCOMB_X31_Y16_N22 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|mem3~7                                                                                                                                                                      ; LCCOMB_X31_Y16_N6  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0|always1~0                                                                                                                                                                        ; LCCOMB_X34_Y15_N2  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_ram|always1~0                                                                                                                                                               ; LCCOMB_X37_Y9_N22  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram|always1~0                                                                                                                                                            ; LCCOMB_X34_Y9_N12  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|tlb_mr_en                                                                                                                                                                                     ; LCCOMB_X37_Y9_N24  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|tlb_tr_en                                                                                                                                                                                     ; LCCOMB_X37_Y9_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_du:or1200_du|always10~2                                                                                                                                                                                                                                ; LCCOMB_X29_Y10_N12 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_du:or1200_du|always8~0                                                                                                                                                                                                                                 ; LCCOMB_X28_Y7_N28  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_du:or1200_du|always9~0                                                                                                                                                                                                                                 ; LCCOMB_X28_Y7_N14  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_du:or1200_du|du_read                                                                                                                                                                                                                                   ; LCCOMB_X35_Y8_N2   ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|ictag_en~0                                                                                                                                                                                                                        ; LCCOMB_X32_Y13_N26 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[27]~9                                                                                                                                                                                    ; LCCOMB_X34_Y14_N26 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[2]~20                                                                                                                                                                                    ; LCCOMB_X38_Y14_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[4]~16                                                                                                                                                                                    ; LCCOMB_X37_Y14_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|state.10                                                                                                                                                                                              ; FF_X37_Y14_N21     ; 18      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|always1~0                                                                                                                                                                        ; LCCOMB_X36_Y14_N10 ; 6       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|always1~1                                                                                                                                                                        ; LCCOMB_X32_Y13_N20 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_mr_ram|always1~0                                                                                                                                                            ; LCCOMB_X34_Y12_N14 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_tr_ram|always1~0                                                                                                                                                            ; LCCOMB_X38_Y10_N22 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|tlb_mr_en                                                                                                                                                                                     ; LCCOMB_X34_Y12_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|tlb_tr_en                                                                                                                                                                                     ; LCCOMB_X34_Y12_N26 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_pic:or1200_pic|always0~1                                                                                                                                                                                                                               ; LCCOMB_X38_Y9_N26  ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_pic:or1200_pic|always1~0                                                                                                                                                                                                                               ; LCCOMB_X28_Y12_N0  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|always0~0                                                                                                                                                                                                                                 ; LCCOMB_X38_Y12_N2  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|always1~0                                                                                                                                                                                                                                 ; LCCOMB_X38_Y12_N0  ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|restart                                                                                                                                                                                                                                   ; LCCOMB_X38_Y12_N8  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_tt:or1200_tt|ttcr[5]~35                                                                                                                                                                                                                                ; LCCOMB_X38_Y12_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_wb_biu:dwb_biu|WideNor0~0                                                                                                                                                                                                                              ; LCCOMB_X31_Y19_N26 ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_wb_biu:dwb_biu|wb_adr_o[3]~4                                                                                                                                                                                                                           ; LCCOMB_X31_Y19_N18 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|WideNor0~0                                                                                                                                                                                                                              ; LCCOMB_X20_Y14_N20 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[3]~3                                                                                                                                                                                                                           ; LCCOMB_X16_Y14_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; or1k_rst                                                                                                                                                                                                                                                                             ; LCCOMB_X41_Y17_N12 ; 1047    ; Async. clear                          ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; rst_n_pad_i                                                                                                                                                                                                                                                                          ; PIN_J15            ; 34      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|always6~0                                                                                                                                                                                                                                                            ; LCCOMB_X23_Y28_N30 ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:rfifo|mem~46                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y27_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:rfifo|mem~47                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y27_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:rfifo|mem~48                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y27_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:rfifo|mem~49                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y27_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:rfifo|rp[0]~0                                                                                                                                                                                                                                                  ; LCCOMB_X25_Y27_N2  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:rfifo|wp[0]~1                                                                                                                                                                                                                                                  ; LCCOMB_X25_Y26_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:wfifo|mem~36                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y28_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:wfifo|mem~37                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y28_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:wfifo|mem~38                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y28_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:wfifo|mem~39                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y28_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|fifo4:wfifo|wp[0]~1                                                                                                                                                                                                                                                  ; LCCOMB_X25_Y28_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|spcr[2]~3                                                                                                                                                                                                                                                            ; LCCOMB_X27_Y26_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|spcr[6]                                                                                                                                                                                                                                                              ; FF_X26_Y27_N9      ; 23      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|sper[2]~0                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y26_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi0|treg[6]~1                                                                                                                                                                                                                                                            ; LCCOMB_X23_Y28_N0  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi1|always6~0                                                                                                                                                                                                                                                            ; LCCOMB_X30_Y29_N0  ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi1|fifo4:rfifo|mem~46                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y29_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi1|fifo4:rfifo|mem~47                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y29_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi1|fifo4:rfifo|mem~48                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y29_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi1|fifo4:rfifo|mem~49                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y29_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi1|fifo4:rfifo|rp[1]~0                                                                                                                                                                                                                                                  ; LCCOMB_X32_Y29_N2  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi1|fifo4:rfifo|wp[0]~1                                                                                                                                                                                                                                                  ; LCCOMB_X31_Y29_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi1|fifo4:wfifo|mem~36                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y29_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi1|fifo4:wfifo|mem~37                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y29_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi1|fifo4:wfifo|mem~38                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y29_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi1|fifo4:wfifo|mem~39                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y29_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi1|fifo4:wfifo|wp[1]~1                                                                                                                                                                                                                                                  ; LCCOMB_X32_Y29_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi1|spcr[6]                                                                                                                                                                                                                                                              ; FF_X30_Y29_N7      ; 22      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi1|spcr[6]~0                                                                                                                                                                                                                                                            ; LCCOMB_X30_Y29_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi1|sper[6]~0                                                                                                                                                                                                                                                            ; LCCOMB_X30_Y29_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi1|treg[7]~1                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y30_N10 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi2|always6~0                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y30_N24 ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi2|fifo4:rfifo|mem~46                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y30_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi2|fifo4:rfifo|mem~47                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y30_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi2|fifo4:rfifo|mem~48                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y30_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi2|fifo4:rfifo|mem~49                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y30_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi2|fifo4:rfifo|rp[0]~0                                                                                                                                                                                                                                                  ; LCCOMB_X27_Y27_N0  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi2|fifo4:rfifo|wp[0]~1                                                                                                                                                                                                                                                  ; LCCOMB_X26_Y30_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi2|fifo4:wfifo|mem~36                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y29_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi2|fifo4:wfifo|mem~37                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y29_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi2|fifo4:wfifo|mem~38                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y29_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi2|fifo4:wfifo|mem~39                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y29_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi2|fifo4:wfifo|wp[1]~1                                                                                                                                                                                                                                                  ; LCCOMB_X27_Y30_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi2|spcr[6]                                                                                                                                                                                                                                                              ; FF_X27_Y29_N13     ; 22      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi2|spcr[6]~0                                                                                                                                                                                                                                                            ; LCCOMB_X27_Y26_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi2|sper[6]~0                                                                                                                                                                                                                                                            ; LCCOMB_X27_Y26_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; simple_spi:spi2|treg[7]~1                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y30_N10 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X20_Y18_N1      ; 13      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X19_Y16_N24 ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X19_Y16_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X19_Y17_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X18_Y16_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X20_Y17_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~4                              ; LCCOMB_X21_Y17_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~18              ; LCCOMB_X18_Y16_N26 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~9               ; LCCOMB_X20_Y18_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~13      ; LCCOMB_X19_Y17_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~22 ; LCCOMB_X18_Y17_N16 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~23 ; LCCOMB_X18_Y17_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X20_Y18_N7      ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X20_Y18_N27     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X20_Y18_N31     ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]         ; FF_X19_Y17_N1      ; 13      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X20_Y18_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X19_Y18_N13     ; 24      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X18_Y16_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sys_clk_pad_i                                                                                                                                                                                                                                                                        ; PIN_R8             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|always31~0                                                                                                                                                                                                                                       ; LCCOMB_X43_Y25_N6  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|always4~0                                                                                                                                                                                                                                        ; LCCOMB_X37_Y28_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|always6~0                                                                                                                                                                                                                                        ; LCCOMB_X37_Y28_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|always7~0                                                                                                                                                                                                                                        ; LCCOMB_X39_Y28_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|always8~0                                                                                                                                                                                                                                        ; LCCOMB_X41_Y27_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|block_cnt[3]~10                                                                                                                                                                                                                                  ; LCCOMB_X43_Y25_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|dl[0]~1                                                                                                                                                                                                                                          ; LCCOMB_X39_Y27_N26 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|dl[8]~0                                                                                                                                                                                                                                          ; LCCOMB_X39_Y27_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|enable                                                                                                                                                                                                                                           ; FF_X39_Y30_N1      ; 24      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|ier[0]~0                                                                                                                                                                                                                                         ; LCCOMB_X39_Y27_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|rf_pop                                                                                                                                                                                                                                           ; FF_X38_Y27_N21     ; 41      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|rx_reset                                                                                                                                                                                                                                         ; FF_X40_Y28_N23     ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|serial_in~0                                                                                                                                                                                                                                      ; LCCOMB_X41_Y26_N0  ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|tf_push                                                                                                                                                                                                                                          ; FF_X39_Y28_N17     ; 13      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|always4~0                                                                                                                                                                                                                 ; LCCOMB_X40_Y24_N2  ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|counter_b[3]~10                                                                                                                                                                                                           ; LCCOMB_X41_Y24_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|counter_t[1]~12                                                                                                                                                                                                           ; LCCOMB_X40_Y24_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]~2                                                                                                                                                                                                         ; LCCOMB_X44_Y27_N12 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|rcounter16[3]~4                                                                                                                                                                                                           ; LCCOMB_X44_Y27_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~0                                                                                                                                                                                                           ; LCCOMB_X44_Y28_N28 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                                                                                                                                                                                             ; LCCOMB_X41_Y25_N0  ; 41      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|rshift[0]~1                                                                                                                                                                                                               ; LCCOMB_X45_Y27_N20 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                                                                                                                                                                                                 ; FF_X44_Y27_N19     ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                                                                                                                                                                                                 ; FF_X43_Y28_N9      ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[0]~9                                                                                                                                                                                             ; LCCOMB_X41_Y25_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][2]~58                                                                                                                                                                                          ; LCCOMB_X36_Y25_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][2]~46                                                                                                                                                                                         ; LCCOMB_X38_Y25_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][1]~44                                                                                                                                                                                         ; LCCOMB_X39_Y26_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][2]~42                                                                                                                                                                                         ; LCCOMB_X36_Y24_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][0]~40                                                                                                                                                                                         ; LCCOMB_X37_Y26_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][2]~38                                                                                                                                                                                         ; LCCOMB_X39_Y26_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][1]~34                                                                                                                                                                                         ; LCCOMB_X36_Y24_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][0]~66                                                                                                                                                                                          ; LCCOMB_X36_Y25_N22 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][0]~64                                                                                                                                                                                          ; LCCOMB_X38_Y25_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][0]~62                                                                                                                                                                                          ; LCCOMB_X36_Y25_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][2]~60                                                                                                                                                                                          ; LCCOMB_X36_Y24_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][0]~56                                                                                                                                                                                          ; LCCOMB_X36_Y24_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][2]~54                                                                                                                                                                                          ; LCCOMB_X39_Y26_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][0]~52                                                                                                                                                                                          ; LCCOMB_X36_Y25_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][0]~50                                                                                                                                                                                          ; LCCOMB_X36_Y25_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][2]~48                                                                                                                                                                                          ; LCCOMB_X36_Y24_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~10                                                                                                                                                                                   ; LCCOMB_X39_Y28_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]~6                                                                                                                                                                                               ; LCCOMB_X37_Y24_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~1                                                                                                                                                                                                    ; LCCOMB_X39_Y29_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|counter[4]~0                                                                                                                                                                                                        ; LCCOMB_X38_Y28_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|parity_xor~0                                                                                                                                                                                                        ; LCCOMB_X39_Y29_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                                                                                                                                                                                           ; FF_X40_Y29_N13     ; 23      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[1]~5                                                                                                                                                                                       ; LCCOMB_X36_Y28_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~22                                                                                                                                                                             ; LCCOMB_X35_Y29_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]~1                                                                                                                                                                                         ; LCCOMB_X36_Y28_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_wb:wb_interface|wb_dat_o[4]~17                                                                                                                                                                                                                             ; LCCOMB_X37_Y27_N4  ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; uart_top:uart16550_0|uart_wb:wb_interface|wb_dat_o[4]~4                                                                                                                                                                                                                              ; LCCOMB_X39_Y28_N2  ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_intercon:wb_intercon0|wb_data_resize:wb_data_resize_i2c1|wbs_dat_o[4]~1                                                                                                                                                                                                           ; LCCOMB_X18_Y27_N8  ; 96      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_intercon_dbg:wb_intercon_dbg0|wb_arbiter:wb_arbiter_dbus|arbiter:arbiter0|token[0]~2                                                                                                                                                                                              ; LCCOMB_X27_Y19_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Selector52~0                                                                                                                                                                                                                      ; LCCOMB_X17_Y18_N24 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[12]~19                                                                                                                                                                                                                          ; LCCOMB_X7_Y22_N0   ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[12]~30                                                                                                                                                                                                                          ; LCCOMB_X8_Y22_N16  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[12]~56                                                                                                                                                                                                                          ; LCCOMB_X6_Y23_N28  ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|adr_o[1]~7                                                                                                                                                                                                                        ; LCCOMB_X9_Y25_N2   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|ba[0]~4                                                                                                                                                                                                                           ; LCCOMB_X7_Y22_N14  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|ba[0]~8                                                                                                                                                                                                                           ; LCCOMB_X10_Y25_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[26]~81                                                                                                                                                                                                                ; LCCOMB_X6_Y23_N12  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[0]~3                                                                                                                                                                                                                        ; LCCOMB_X15_Y19_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o                                                                                                                                                                                                                           ; FF_X9_Y24_N3       ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_o~5                                                                                                                                                                                                                            ; LCCOMB_X9_Y24_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_cycle_count[31]~62                                                                                                                                                                                                           ; LCCOMB_X6_Y23_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_state~16                                                                                                                                                                                                                     ; LCCOMB_X6_Y24_N4   ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_state~18                                                                                                                                                                                                                     ; LCCOMB_X6_Y23_N16  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~80                                                                                                                                                                                                                     ; LCCOMB_X10_Y21_N4  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~81                                                                                                                                                                                                                     ; LCCOMB_X10_Y23_N12 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~82                                                                                                                                                                                                                     ; LCCOMB_X10_Y23_N6  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~83                                                                                                                                                                                                                     ; LCCOMB_X10_Y21_N30 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.INIT_REF                                                                                                                                                                                                                    ; FF_X7_Y25_N11      ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state_count[0]~0                                                                                                                                                                                                                  ; LCCOMB_X7_Y24_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|port_enc[0]                                                                                                                                                                                                             ; FF_X12_Y21_N25     ; 60      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|port_sel[1]~2                                                                                                                                                                                                           ; LCCOMB_X12_Y21_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|ack_count[14]~36                                                                                                                                                                             ; LCCOMB_X14_Y20_N30 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|ack_count[14]~37                                                                                                                                                                             ; LCCOMB_X12_Y21_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|adr_o_r[24]~0                                                                                                                                                                                ; LCCOMB_X12_Y23_N4  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|buf_adr[31]~0                                                                                                                                                                                ; LCCOMB_X18_Y20_N26 ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|WideOr0                                                                                                                                 ; LCCOMB_X23_Y20_N10 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|cycle_count[13]~40                                                                                                                                                                           ; LCCOMB_X12_Y21_N8  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dat_r[16]~0                                                                                                                                                                                  ; LCCOMB_X11_Y27_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~607                                                                                                                                                               ; LCCOMB_X15_Y26_N18 ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~608                                                                                                                                                               ; LCCOMB_X15_Y26_N4  ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~609                                                                                                                                                               ; LCCOMB_X15_Y26_N14 ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~610                                                                                                                                                               ; LCCOMB_X15_Y26_N8  ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~611                                                                                                                                                               ; LCCOMB_X15_Y26_N22 ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~612                                                                                                                                                               ; LCCOMB_X15_Y26_N20 ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~613                                                                                                                                                               ; LCCOMB_X15_Y26_N26 ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~614                                                                                                                                                               ; LCCOMB_X15_Y26_N16 ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|rd_addr_gray[0]~0                                                                                                                                                     ; LCCOMB_X15_Y23_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|wr_addr[0]~1                                                                                                                                                          ; LCCOMB_X15_Y26_N10 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|sdram_state.READ                                                                                                                                                                             ; FF_X12_Y23_N25     ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|sdram_state~7                                                                                                                                                                                ; LCCOMB_X12_Y23_N26 ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|sdram_write_bufram                                                                                                                                                                           ; FF_X11_Y27_N1      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_dat[25]~1                                                                                                                                                                                 ; LCCOMB_X17_Y20_N30 ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|ack_count[21]~36                                                                                                                                                                             ; LCCOMB_X14_Y19_N22 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|ack_count[21]~37                                                                                                                                                                             ; LCCOMB_X12_Y21_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|adr_o_r[24]~0                                                                                                                                                                                ; LCCOMB_X14_Y23_N28 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|buf_adr[31]~0                                                                                                                                                                                ; LCCOMB_X17_Y15_N30 ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|WideOr0~0                                                                                                                               ; LCCOMB_X19_Y22_N2  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|cycle_count[24]~40                                                                                                                                                                           ; LCCOMB_X12_Y19_N12 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dat_r[16]~0                                                                                                                                                                                  ; LCCOMB_X15_Y15_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|rd_addr[2]~1                                                                                                                                                          ; LCCOMB_X12_Y19_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|sdram_state.READ                                                                                                                                                                             ; FF_X11_Y19_N13     ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|sdram_write_bufram                                                                                                                                                                           ; FF_X12_Y19_N25     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_adr[9]~1                                                                                                                                                                                  ; LCCOMB_X18_Y13_N14 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                       ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                               ; JTAG_X1_Y17_N0     ; 632     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 571     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_4              ; 3715    ; 10                                   ; Global Clock         ; GCLK18           ; --                        ;
; clkgen:clkgen0|wb_rst_shr[15]                                                              ; FF_X26_Y25_N21     ; 1345    ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; or1k_rst                                                                                   ; LCCOMB_X41_Y17_N12 ; 1047    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+--------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                          ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_a|altsyncram:mem_rtl_0|altsyncram_trd1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                         ; M9K_X22_Y7_N0                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_rf:or1200_rf|or1200_dpram:rf_b|altsyncram:mem_rtl_0|altsyncram_trd1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                         ; M9K_X22_Y6_N0                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem0_rtl_0|altsyncram_v1e1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                         ; M9K_X33_Y16_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem1_rtl_0|altsyncram_v1e1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                         ; M9K_X33_Y19_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem2_rtl_0|altsyncram_v1e1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                         ; M9K_X33_Y18_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_ram:or1200_dc_ram|or1200_spram_32_bw:dc_ram|altsyncram:mem3_rtl_0|altsyncram_v1e1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                         ; M9K_X33_Y17_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dc_top:or1200_dc_top|or1200_dc_tag:or1200_dc_tag|or1200_spram:dc_tag0|altsyncram:mem_rtl_0|altsyncram_fvd1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 21           ; 256          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 5376  ; 256                         ; 21                          ; 256                         ; 21                          ; 5376                ; 1    ; None                                         ; M9K_X33_Y15_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_ram|altsyncram:mem_rtl_0|altsyncram_9sd1:auto_generated|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 896   ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 1    ; None                                         ; M9K_X33_Y8_N0                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_dmmu_top:or1200_dmmu_top|or1200_dmmu_tlb:or1200_dmmu_tlb|or1200_spram:dtlb_tr_ram|altsyncram:mem_rtl_0|altsyncram_bsd1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 24           ; 64           ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 1536  ; 64                          ; 24                          ; 64                          ; 24                          ; 1536                ; 1    ; None                                         ; M9K_X33_Y9_N0                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_ram:or1200_ic_ram|or1200_spram:ic_ram0|altsyncram:mem_rtl_0|altsyncram_p4e1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                         ; M9K_X22_Y13_N0, M9K_X22_Y14_N0, M9K_X22_Y16_N0, M9K_X22_Y15_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0|altsyncram_fvd1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 21           ; 256          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 5376  ; 256                         ; 21                          ; 256                         ; 21                          ; 5376                ; 1    ; None                                         ; M9K_X33_Y13_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_mr_ram|altsyncram:mem_rtl_0|altsyncram_9sd1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 896   ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 1    ; None                                         ; M9K_X33_Y12_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|or1200_immu_tlb:or1200_immu_tlb|or1200_spram:itlb_tr_ram|altsyncram:mem_rtl_0|altsyncram_7sd1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 22           ; 64           ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 1408  ; 64                          ; 22                          ; 64                          ; 22                          ; 1408                ; 1    ; None                                         ; M9K_X33_Y11_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; uart_top:uart16550_0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ALTSYNCRAM                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128   ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None                                         ; M9K_X33_Y28_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ALTSYNCRAM                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128   ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None                                         ; M9K_X33_Y29_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; wb_bootrom:bootrom|altsyncram:mem_rtl_0|altsyncram_hf71:auto_generated|ALTSYNCRAM                                                                                                                                      ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; db/de0_nano.ram0_wb_bootrom_2c4fddde.hdl.mif ; M9K_X22_Y12_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 2    ; None                                         ; M9K_X22_Y20_N0, M9K_X22_Y21_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 2    ; None                                         ; M9K_X22_Y19_N0, M9K_X22_Y18_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |orpsoc_top|wb_bootrom:bootrom|altsyncram:mem_rtl_0|altsyncram_hf71:auto_generated|ALTSYNCRAM                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00011000000000000000000000000000) (-1294967296) (402653184) (18000000)    ;(00011000010000000000000000000000) (-1274967296) (406847488) (18400000)   ;(00011000101000000000000000000000) (-1244967296) (413138944) (18A00000)   ;(00011000001000000000000000000000) (-1284967296) (404750336) (18200000)   ;(10101000001000010000010011100010) (-620091788) (-1474231070) (-5-7-13-14-15-11-1-14)   ;(10111100000000010000000000000000) (1769883648) (-1140785152) (-4-3-15-150000)   ;(00001111111111111111111111111111) (1777777777) (268435455) (FFFFFFF)   ;(10011100001000011111111111111111) (2075050943) (-1675493377) (-6-3-13-14000-1)   ;
;8;(00011000100000001011000000000000) (-1254837296) (411086848) (1880B000)    ;(10101000010000000000000001010001) (-610294009) (-1472200623) (-5-7-11-15-15-15-10-15)   ;(11011000000001000001000000000000) (-481802704) (-670822400) (-2-7-15-11-15000)   ;(11011000000001000000000000000100) (-481810478) (-670826492) (-2-7-15-11-15-15-15-12)   ;(10101000110000000000000000000001) (-570294129) (-1463812095) (-5-7-3-15-15-15-15-15)   ;(11011000000001000011000000000100) (-481780478) (-670814204) (-2-7-15-11-12-15-15-12)   ;(10101000101000000000000000000001) (-580294129) (-1465909247) (-5-7-5-15-15-15-15-15)   ;(00000100000000000000000000100010) (400000042) (67108898) (4000022)   ;
;16;(10101000011000000000000000000011) (-600294127) (-1470103549) (-5-7-9-15-15-15-15-13)    ;(00000100000000000000000000100000) (400000040) (67108896) (4000020)   ;(10101000011000000000000000001000) (-600294122) (-1470103544) (-5-7-9-15-15-15-15-8)   ;(00000100000000000000000000011110) (400000036) (67108894) (400001E)   ;(10101000011000000000000000000000) (-602516352) (-1470103552) (-5-7-1000000)   ;(00000100000000000000000000011100) (400000034) (67108892) (400001C)   ;(10101000011000000000000000001100) (-600294116) (-1470103540) (-5-7-9-15-15-15-15-4)   ;(10101000101000000000000000000100) (-580294126) (-1465909244) (-5-7-5-15-15-15-15-12)   ;
;24;(00000100000000000000000000011001) (400000031) (67108889) (4000019)    ;(00010101000000000000000000000000) (-1794967296) (352321536) (15000000)   ;(11100001011000100000000000000100) (647589522) (-513671164) (-1-14-9-13-15-15-15-12)   ;(00000100000000000000000000010110) (400000026) (67108886) (4000016)   ;(00010101000000000000000000000000) (-1794967296) (352321536) (15000000)   ;(11100001100000100000000000000100) (657589522) (-511574012) (-1-14-7-13-15-15-15-12)   ;(00000100000000000000000000010011) (400000023) (67108883) (4000013)   ;(00010101000000000000000000000000) (-1794967296) (352321536) (15000000)   ;
;32;(11100001101000100000000000000100) (667589522) (-509476860) (-1-14-5-13-15-15-15-12)    ;(10101000110000000000000000001001) (-570294119) (-1463812087) (-5-7-3-15-15-15-15-7)   ;(00000100000000000000000000001111) (400000017) (67108879) (400000F)   ;(00010101000000000000000000000000) (-1794967296) (352321536) (15000000)   ;(10111100000001100000000000000000) (1771083648) (-1140457472) (-4-3-15-100000)   ;(00001111111111111111111111111101) (1777777775) (268435453) (FFFFFFD)   ;(10011100110001101111111111111111) (2126250943) (-1664679937) (-6-3-3-9000-1)   ;(00011000110000000000000000000000) (-1234967296) (415236096) (18C00000)   ;
;40;(00000100000000000000000000001001) (400000011) (67108873) (4000009)    ;(11100000111011000011000000000000) (590217296) (-521392128) (-1-15-1-3-13000)   ;(11010100000001110001000000000000) (-1081202704) (-737734656) (-2-11-15-8-15000)   ;(10011100110001100000000000000100) (2126073170) (-1664745468) (-6-3-3-9-15-15-15-12)   ;(11100100011001100101100000000000) (948643296) (-463054848) (-1-11-9-9-10-800)   ;(00001111111111111111111111111011) (1777777773) (268435451) (FFFFFFB)   ;(00010101000000000000000000000000) (-1794967296) (352321536) (15000000)   ;(01000100000000000110100000000000) (-1747419648) (1140877312) (44006800)   ;
;48;(11011000000001000000000000000100) (-481810478) (-670826492) (-2-7-15-11-15-15-15-12)    ;(11100000001001010000000000000100) (528389522) (-534446076) (-1-15-13-10-15-15-15-12)   ;(11011000000001000001100000000010) (-481796480) (-670820350) (-2-7-15-11-14-7-15-14)   ;(10101000011000000000000000000001) (-600294129) (-1470103551) (-5-7-9-15-15-15-15-15)   ;(10100100011000110000000000000001) (-1199694129) (-1537015807) (-5-11-9-12-15-15-15-15)   ;(10111100000000110000000000000001) (1770305871) (-1140654079) (-4-3-15-12-15-15-15-15)   ;(00010011111111111111111111111110) (-1917189520) (335544318) (13FFFFFE)   ;(10001100011001000000000000000001) (95673167) (-1939603455) (-7-3-9-11-15-15-15-15)   ;
;56;(10001100011001000000000000000010) (95673168) (-1939603454) (-7-3-9-11-15-15-15-14)    ;(10111000010000100000000000001000) (1390105878) (-1203634168) (-4-7-11-13-15-15-15-8)   ;(11100000010000100001100000000100) (537603522) (-532539388) (-1-15-11-13-14-7-15-12)   ;(10111100000000010000000000000001) (1769905871) (-1140785151) (-4-3-15-14-15-15-15-15)   ;(00001111111111111111111111110110) (1777777766) (268435446) (FFFFFF6)   ;(10011100001000011111111111111111) (2075050943) (-1675493377) (-6-3-13-14000-1)   ;(01000100000000000100100000000000) (-1747439648) (1140869120) (44004800)   ;(00010101000000000000000000000000) (-1794967296) (352321536) (15000000)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 15,108 / 71,559 ( 21 % ) ;
; C16 interconnects     ; 196 / 2,597 ( 8 % )      ;
; C4 interconnects      ; 7,992 / 46,848 ( 17 % )  ;
; Direct links          ; 2,124 / 71,559 ( 3 % )   ;
; Global clocks         ; 5 / 20 ( 25 % )          ;
; Local interconnects   ; 5,834 / 24,624 ( 24 % )  ;
; R24 interconnects     ; 289 / 2,496 ( 12 % )     ;
; R4 interconnects      ; 9,776 / 62,424 ( 16 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.94) ; Number of LABs  (Total = 798) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 32                            ;
; 2                                           ; 24                            ;
; 3                                           ; 18                            ;
; 4                                           ; 13                            ;
; 5                                           ; 18                            ;
; 6                                           ; 8                             ;
; 7                                           ; 11                            ;
; 8                                           ; 13                            ;
; 9                                           ; 16                            ;
; 10                                          ; 15                            ;
; 11                                          ; 25                            ;
; 12                                          ; 31                            ;
; 13                                          ; 34                            ;
; 14                                          ; 60                            ;
; 15                                          ; 84                            ;
; 16                                          ; 396                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.05) ; Number of LABs  (Total = 798) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 401                           ;
; 1 Clock                            ; 610                           ;
; 1 Clock enable                     ; 268                           ;
; 1 Sync. clear                      ; 54                            ;
; 1 Sync. load                       ; 78                            ;
; 2 Async. clears                    ; 19                            ;
; 2 Clock enables                    ; 169                           ;
; 2 Clocks                           ; 38                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.65) ; Number of LABs  (Total = 798) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 17                            ;
; 2                                            ; 25                            ;
; 3                                            ; 9                             ;
; 4                                            ; 17                            ;
; 5                                            ; 16                            ;
; 6                                            ; 6                             ;
; 7                                            ; 6                             ;
; 8                                            ; 10                            ;
; 9                                            ; 4                             ;
; 10                                           ; 6                             ;
; 11                                           ; 13                            ;
; 12                                           ; 14                            ;
; 13                                           ; 16                            ;
; 14                                           ; 17                            ;
; 15                                           ; 44                            ;
; 16                                           ; 90                            ;
; 17                                           ; 28                            ;
; 18                                           ; 27                            ;
; 19                                           ; 30                            ;
; 20                                           ; 42                            ;
; 21                                           ; 47                            ;
; 22                                           ; 40                            ;
; 23                                           ; 39                            ;
; 24                                           ; 46                            ;
; 25                                           ; 35                            ;
; 26                                           ; 28                            ;
; 27                                           ; 22                            ;
; 28                                           ; 25                            ;
; 29                                           ; 15                            ;
; 30                                           ; 9                             ;
; 31                                           ; 10                            ;
; 32                                           ; 43                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.29) ; Number of LABs  (Total = 798) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 59                            ;
; 2                                               ; 39                            ;
; 3                                               ; 31                            ;
; 4                                               ; 52                            ;
; 5                                               ; 56                            ;
; 6                                               ; 64                            ;
; 7                                               ; 54                            ;
; 8                                               ; 83                            ;
; 9                                               ; 79                            ;
; 10                                              ; 46                            ;
; 11                                              ; 44                            ;
; 12                                              ; 39                            ;
; 13                                              ; 28                            ;
; 14                                              ; 21                            ;
; 15                                              ; 18                            ;
; 16                                              ; 56                            ;
; 17                                              ; 9                             ;
; 18                                              ; 4                             ;
; 19                                              ; 3                             ;
; 20                                              ; 4                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 2                             ;
; 24                                              ; 2                             ;
; 25                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.92) ; Number of LABs  (Total = 798) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 7                             ;
; 3                                            ; 25                            ;
; 4                                            ; 19                            ;
; 5                                            ; 13                            ;
; 6                                            ; 9                             ;
; 7                                            ; 13                            ;
; 8                                            ; 19                            ;
; 9                                            ; 18                            ;
; 10                                           ; 16                            ;
; 11                                           ; 23                            ;
; 12                                           ; 31                            ;
; 13                                           ; 31                            ;
; 14                                           ; 43                            ;
; 15                                           ; 31                            ;
; 16                                           ; 46                            ;
; 17                                           ; 44                            ;
; 18                                           ; 36                            ;
; 19                                           ; 41                            ;
; 20                                           ; 34                            ;
; 21                                           ; 42                            ;
; 22                                           ; 30                            ;
; 23                                           ; 32                            ;
; 24                                           ; 32                            ;
; 25                                           ; 27                            ;
; 26                                           ; 23                            ;
; 27                                           ; 15                            ;
; 28                                           ; 14                            ;
; 29                                           ; 15                            ;
; 30                                           ; 8                             ;
; 31                                           ; 18                            ;
; 32                                           ; 13                            ;
; 33                                           ; 12                            ;
; 34                                           ; 4                             ;
; 35                                           ; 4                             ;
; 36                                           ; 2                             ;
; 37                                           ; 6                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass          ; 0            ; 73           ; 73           ; 0            ; 0            ; 77        ; 73           ; 0            ; 0            ; 4            ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 38           ; 0            ; 0            ; 38           ; 4            ; 0            ; 0            ; 0            ; 77        ; 77        ; 77        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 77           ; 4            ; 4            ; 77           ; 77           ; 0         ; 4            ; 77           ; 77           ; 73           ; 77           ; 73           ; 77           ; 77           ; 77           ; 77           ; 77           ; 39           ; 77           ; 77           ; 39           ; 73           ; 77           ; 77           ; 77           ; 0         ; 0         ; 0         ; 77           ; 77           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; sdram_ba_pad_o[0]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba_pad_o[1]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[0]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[1]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[2]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[3]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[4]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[5]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[6]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[7]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[8]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[9]    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[10]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[11]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_a_pad_o[12]   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cs_n_pad_o    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ras_pad_o     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cas_pad_o     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_we_pad_o      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm_pad_o[0]  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dqm_pad_o[1]  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cke_pad_o     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_clk_pad_o     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; uart0_stx_pad_o     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; spi0_sck_o          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; spi0_mosi_o         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; spi0_ss_o           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; spi1_sck_o          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; spi1_mosi_o         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; spi1_ss_o           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; spi2_sck_o          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; spi2_mosi_o         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; spi2_ss_o           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; accelerometer_cs_o  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[0]  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[1]  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[2]  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[3]  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[4]  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[5]  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[6]  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[7]  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[8]  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[9]  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[10] ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[11] ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[12] ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[13] ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[14] ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq_pad_io[15] ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio0_io[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio0_io[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio0_io[2]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio0_io[3]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio0_io[4]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio0_io[5]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio0_io[6]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio0_io[7]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i2c0_sda_io         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i2c0_scl_io         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i2c1_sda_io         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; i2c1_scl_io         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n_pad_i         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk_pad_i       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; accelerometer_irq_i ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio1_i[0]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio1_i[1]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio1_i[3]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio1_i[2]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; spi0_miso_i         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; spi1_miso_i         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; spi2_miso_i         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; uart0_srx_pad_i     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; Unreserved               ;
; Data[1]/ASDO                                                     ; Unreserved               ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; Unreserved               ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; Unreserved               ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                           ;
+----------------------------------------------------------+----------------------------------------------------------+-------------------+
; Source Clock(s)                                          ; Destination Clock(s)                                     ; Delay Added in ns ;
+----------------------------------------------------------+----------------------------------------------------------+-------------------+
; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[0] ; clkgen0|pll0|altpll_component|auto_generated|pll1|clk[0] ; 2.0               ;
+----------------------------------------------------------+----------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                        ; Destination Register                                                                                                                                                                                                                        ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dat_r[26]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a26~portb_datain_reg0 ; 0.137             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dat_r[25]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a25~portb_datain_reg0 ; 0.137             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dat_r[17]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a17~portb_datain_reg0 ; 0.137             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dat_r[18]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a18~portb_datain_reg0 ; 0.137             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dat_r[28]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a28~portb_datain_reg0 ; 0.128             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dat_r[31]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a31~portb_datain_reg0 ; 0.128             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dat_r[27]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a27~portb_datain_reg0 ; 0.128             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dat_r[29]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a29~portb_datain_reg0 ; 0.128             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dat_r[24]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a24~portb_datain_reg0 ; 0.128             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dat_r[22]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a22~portb_datain_reg0 ; 0.128             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dat_r[21]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a21~portb_datain_reg0 ; 0.128             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dat_r[23]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a23~portb_datain_reg0 ; 0.128             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dat_r[20]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a20~portb_datain_reg0 ; 0.128             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dat_r[19]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a19~portb_datain_reg0 ; 0.128             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dat_r[30]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a30~portb_datain_reg0 ; 0.061             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dat_r[16]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a16~portb_datain_reg0 ; 0.061             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_dat[8]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a8~porta_datain_reg0  ; 0.042             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_dat[11]                     ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a11~porta_datain_reg0 ; 0.042             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_dat[10]                     ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a10~porta_datain_reg0 ; 0.042             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_dat[9]                      ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a9~porta_datain_reg0  ; 0.042             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_dat[13]                     ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a13~porta_datain_reg0 ; 0.031             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_dat[15]                     ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a15~porta_datain_reg0 ; 0.031             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_dat[12]                     ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a12~porta_datain_reg0 ; 0.031             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_dat[30]                     ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_ses1:auto_generated|ram_block1a30~porta_datain_reg0 ; 0.031             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|sdram_state.IDLE               ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|we_o                                                                                                                                                ; 0.020             ;
; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|sdram_state.IDLE               ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|we_o                                                                                                                                                ; 0.019             ;
; uart_top:uart16550_0|uart_regs:regs|mcr[2]                                                                             ; uart_top:uart16550_0|uart_regs:regs|msr[6]                                                                                                                                                                                                  ; 0.016             ;
; uart_top:uart16550_0|uart_regs:regs|mcr[3]                                                                             ; uart_top:uart16550_0|uart_regs:regs|msr[7]                                                                                                                                                                                                  ; 0.016             ;
; uart_top:uart16550_0|uart_regs:regs|mcr[0]                                                                             ; uart_top:uart16550_0|uart_regs:regs|msr[5]                                                                                                                                                                                                  ; 0.016             ;
; uart_top:uart16550_0|uart_regs:regs|mcr[1]                                                                             ; uart_top:uart16550_0|uart_regs:regs|msr[4]                                                                                                                                                                                                  ; 0.016             ;
; wb_intercon_dbg:wb_intercon_dbg0|wb_arbiter:wb_arbiter_dbus|arbiter:arbiter0|token[1]                                  ; wb_intercon_dbg:wb_intercon_dbg0|wb_arbiter:wb_arbiter_dbus|arbiter:arbiter0|select[0]                                                                                                                                                      ; 0.016             ;
; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[0]                             ; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~porta_address_reg0                                                       ; 0.016             ;
; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[1]                             ; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~porta_address_reg0                                                       ; 0.016             ;
; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]                             ; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~porta_address_reg0                                                       ; 0.016             ;
; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[3]                             ; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~porta_address_reg0                                                       ; 0.016             ;
; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram_rtl_0_bypass[16] ; uart_top:uart16550_0|uart_regs:regs|uart_transmitter:transmitter|shift_out[6]                                                                                                                                                               ; 0.015             ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[20]                                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_adr[20]                                                                                                                                          ; 0.014             ;
; or1200_top:or1200_top0|or1200_immu_top:or1200_immu_top|icpu_vpn_r[21]                                                  ; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0|altsyncram_fvd1:auto_generated|ram_block1a10~porta_datain_reg0                                                     ; 0.014             ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[22]                                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_adr[22]                                                                                                                                          ; 0.014             ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[23]                                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_adr[23]                                                                                                                                          ; 0.014             ;
; or1200_top:or1200_top0|or1200_wb_biu:iwb_biu|wb_adr_o[18]                                                              ; wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_adr[18]                                                                                                                                          ; 0.014             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[13]                                        ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[13]                                                                                                                                                          ; 0.013             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|err_saved[1]                                          ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_exceptflags[0]                                                                                                                                                  ; 0.013             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|err_saved[0]                                          ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_exceptflags[1]                                                                                                                                                  ; 0.013             ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[29]                        ; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0|altsyncram_fvd1:auto_generated|ram_block1a18~porta_datain_reg0                                                     ; 0.013             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|insn_saved[21]                                        ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_ctrl:or1200_ctrl|id_insn[21]                                                                                                                                                            ; 0.013             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[21]                                        ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[21]                                                                                                                                                          ; 0.013             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[29]                                        ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[29]                                                                                                                                                          ; 0.013             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[27]                                        ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[27]                                                                                                                                                          ; 0.013             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[30]                                        ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[30]                                                                                                                                                          ; 0.013             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[11]                                        ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[11]                                                                                                                                                          ; 0.012             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[2]                                         ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[2]                                                                                                                                                           ; 0.012             ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[31]                        ; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0|altsyncram_fvd1:auto_generated|ram_block1a20~porta_datain_reg0                                                     ; 0.012             ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[28]                        ; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0|altsyncram_fvd1:auto_generated|ram_block1a17~porta_datain_reg0                                                     ; 0.012             ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[25]                        ; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0|altsyncram_fvd1:auto_generated|ram_block1a14~porta_datain_reg0                                                     ; 0.012             ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[26]                        ; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0|altsyncram_fvd1:auto_generated|ram_block1a15~porta_datain_reg0                                                     ; 0.012             ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[30]                        ; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0|altsyncram_fvd1:auto_generated|ram_block1a19~porta_datain_reg0                                                     ; 0.012             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[14]                                        ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[14]                                                                                                                                                          ; 0.012             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[23]                                        ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[23]                                                                                                                                                          ; 0.012             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[25]                                        ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[25]                                                                                                                                                          ; 0.012             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[26]                                        ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[26]                                                                                                                                                          ; 0.012             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[16]                                        ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[16]                                                                                                                                                          ; 0.012             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[15]                                        ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[15]                                                                                                                                                          ; 0.012             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[4]                                         ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[4]                                                                                                                                                           ; 0.012             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[18]                                        ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[18]                                                                                                                                                          ; 0.012             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[5]                                         ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[5]                                                                                                                                                           ; 0.012             ;
; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_if:or1200_if|addr_saved[10]                                        ; or1200_top:or1200_top0|or1200_cpu:or1200_cpu|or1200_except:or1200_except|id_pc[10]                                                                                                                                                          ; 0.012             ;
; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_fsm:or1200_ic_fsm|saved_addr_r[27]                        ; or1200_top:or1200_top0|or1200_ic_top:or1200_ic_top|or1200_ic_tag:or1200_ic_tag|or1200_spram:ic_tag0|altsyncram:mem_rtl_0|altsyncram_fvd1:auto_generated|ram_block1a16~porta_datain_reg0                                                     ; 0.012             ;
; i2c_master_top:i2c1|txr[0]                                                                                             ; i2c_master_top:i2c1|i2c_master_byte_ctrl:byte_controller|sr[0]                                                                                                                                                                              ; 0.011             ;
+------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 69 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "de0_nano"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (15536): Implemented PLL "clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning (15559): Can't achieve requested value -65.0 degrees for clock output clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] of parameter phase shift -- achieved value of -63.0 degrees
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -63 degrees (-1750 ps) for clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'data/de0_nano.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {clkgen0|pll0|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase -63.00 -duty_cycle 50.00 -name {clkgen0|pll0|altpll_component|auto_generated|pll1|clk[0]} {clkgen0|pll0|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {clkgen0|pll0|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1]} {clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   10.000 clkgen0|pll0|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   20.000 clkgen0|pll0|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   20.000 sys_clk_pad_i
Info (176353): Automatically promoted node clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node clkgen:clkgen0|wb_rst_shr[15] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node simple_spi:spi0|ss_r[0]
        Info (176357): Destination node simple_spi:spi1|ss_r[0]
        Info (176357): Destination node simple_spi:spi2|ss_r[0]
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|first_req
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_read_ack
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|first_req
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_write_ack
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|full_o
        Info (176357): Destination node wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_read_ack
        Info (176357): Destination node gpio:gpio0|wb_ack_o
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node or1k_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "clkgen:clkgen0|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[0] feeds output pin "sdram_clk_pad_o~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:20
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:13
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 14% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 34% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:33
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 27.22 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:15
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin spi0_miso_i uses I/O standard 3.3-V LVTTL at H2
Warning (169177): 38 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin sdram_dq_pad_io[0] uses I/O standard 3.3-V LVTTL at G2
    Info (169178): Pin sdram_dq_pad_io[1] uses I/O standard 3.3-V LVTTL at G1
    Info (169178): Pin sdram_dq_pad_io[2] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin sdram_dq_pad_io[3] uses I/O standard 3.3-V LVTTL at K5
    Info (169178): Pin sdram_dq_pad_io[4] uses I/O standard 3.3-V LVTTL at K2
    Info (169178): Pin sdram_dq_pad_io[5] uses I/O standard 3.3-V LVTTL at J2
    Info (169178): Pin sdram_dq_pad_io[6] uses I/O standard 3.3-V LVTTL at J1
    Info (169178): Pin sdram_dq_pad_io[7] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin sdram_dq_pad_io[8] uses I/O standard 3.3-V LVTTL at T4
    Info (169178): Pin sdram_dq_pad_io[9] uses I/O standard 3.3-V LVTTL at T2
    Info (169178): Pin sdram_dq_pad_io[10] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin sdram_dq_pad_io[11] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin sdram_dq_pad_io[12] uses I/O standard 3.3-V LVTTL at R5
    Info (169178): Pin sdram_dq_pad_io[13] uses I/O standard 3.3-V LVTTL at P3
    Info (169178): Pin sdram_dq_pad_io[14] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin sdram_dq_pad_io[15] uses I/O standard 3.3-V LVTTL at K1
    Info (169178): Pin gpio0_io[0] uses I/O standard 3.3-V LVTTL at A15
    Info (169178): Pin gpio0_io[1] uses I/O standard 3.3-V LVTTL at A13
    Info (169178): Pin gpio0_io[2] uses I/O standard 3.3-V LVTTL at B13
    Info (169178): Pin gpio0_io[3] uses I/O standard 3.3-V LVTTL at A11
    Info (169178): Pin gpio0_io[4] uses I/O standard 3.3-V LVTTL at D1
    Info (169178): Pin gpio0_io[5] uses I/O standard 3.3-V LVTTL at F3
    Info (169178): Pin gpio0_io[6] uses I/O standard 3.3-V LVTTL at B1
    Info (169178): Pin gpio0_io[7] uses I/O standard 3.3-V LVTTL at L3
    Info (169178): Pin i2c0_sda_io uses I/O standard 3.3-V LVTTL at F1
    Info (169178): Pin i2c0_scl_io uses I/O standard 3.3-V LVTTL at F2
    Info (169178): Pin i2c1_sda_io uses I/O standard 3.3-V LVTTL at D15
    Info (169178): Pin i2c1_scl_io uses I/O standard 3.3-V LVTTL at D14
    Info (169178): Pin rst_n_pad_i uses I/O standard 3.3-V LVTTL at J15
    Info (169178): Pin sys_clk_pad_i uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin accelerometer_irq_i uses I/O standard 3.3-V LVTTL at M2
    Info (169178): Pin gpio1_i[0] uses I/O standard 3.3-V LVTTL at M1
    Info (169178): Pin gpio1_i[1] uses I/O standard 3.3-V LVTTL at T8
    Info (169178): Pin gpio1_i[3] uses I/O standard 3.3-V LVTTL at M15
    Info (169178): Pin gpio1_i[2] uses I/O standard 3.3-V LVTTL at B9
    Info (169178): Pin spi1_miso_i uses I/O standard 3.3-V LVTTL at A9
    Info (169178): Pin spi2_miso_i uses I/O standard 3.3-V LVTTL at C16
    Info (169178): Pin uart0_srx_pad_i uses I/O standard 3.3-V LVTTL at T13
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin spi0_miso_i uses I/O standard 3.3-V LVTTL at H2
Info (144001): Generated suppressed messages file /home/kyle/Desktop/OR1K_tools/bld-fusesoc/build/de0_nano/bld-quartus/de0_nano.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 1266 megabytes
    Info: Processing ended: Wed Aug  5 19:32:05 2015
    Info: Elapsed time: 00:03:17
    Info: Total CPU time (on all processors): 00:02:41


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/kyle/Desktop/OR1K_tools/bld-fusesoc/build/de0_nano/bld-quartus/de0_nano.fit.smsg.


