# 1022编译原理课上随便写写远古数字逻辑笔记

这样以后就不用翻课件确定过去一段时间都讲了啥了（）

# lab1

## vivado installation

-   Giant garbage software that eats up disk space like a black hole
-   No chinese characters allowed in path, just like all the other US software weirdos
-   License file found in sakai of recent years' CS202

## how to vivado

-   xc7a100tfgg484-1
-   先弄design sources，写核心代码
-   然后simulation sources里面写测试代码
-   run simulation 仿真波形
-   其实这里可以看一下 RTL analysis 但如果不是很复杂的话可以不看（）
-   设置 constraints （写代码或者走UI都行），将 I/O 绑定板子的端口
-   Synthesis, Implementation, Bitstream （总之绑定之后基本就是傻瓜鼠标操作了，甚至我记不住时会直接点 gen bitstream 绕过一切流程 emm）
-   open target 连接

似乎老师送了一个用来测各个输入输出的文件，那就不用自己写了

弄过来跑一下？

# lab2

TLDR: verilog 各个模块的代码分别长啥样

参考lab1，有两个区的代码要写...

## 本体代码



## 测试代码

# lab3

TLDR: 有逻辑门了！（）

# lab4

TLDR: IP核！

---

lab 5 跟 lab 6 还没认真看...但印象里这两个还稍微有点难度，跟 1-4 放一起还真不太好（）

估计要每一个都实现一下康康才能确定要不要直接扔这里

对了，发现去年的数字逻辑的资料比今年多很多，似乎有示范代码还是啥的

总之...刚看了下lab7预告，很快要上流水灯了

就算做不到，在修锅失败引起的渡劫之后，还是要试着去靠近\<按时修锅填坑>的做法啊

