{
    "verilog_source_dir": "src",
    "modules": ["rca"]
}