<audio_structure set="Audio Structure Profile Select" upload="Audio Structure Profile Update" time="2019-07-26 14:14:01" struct_size="0x2da" num_mode="0x8">
    <Audio>
        <Handset>
            <NB1 mode="0">
                <SampleRate offset="0" bits="16" t="u16" id="0x0" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x2" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x4" visible="false" val="0x0" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x6" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x8" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xa" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xc" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xe" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x10" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x12" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x14" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x16" visible="true" val="0xc4e2" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x18" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1a" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x1c" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x1e" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x20" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x22" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x24" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x26" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x28" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x2a" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x2c" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x2e" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x30" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x32" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x34" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x36" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x38" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x3a" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x3c" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x3e" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x40" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x42" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x44" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x46" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x48" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x4a" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x4c" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x4e" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x50" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x52" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x54" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x56" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x58" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x5a" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x5c" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x5e" visible="true" val="0x00" />
                <aec_enable offset="0" bits="16" t="u16" id="0x60" visible="false" val="0x00" />
                <pdelay offset="0" bits="16" t="u16" id="0x62" visible="false" val="0x40" />
                <dl_ref_HPF_enable offset="0" bits="16" t="u16" id="0x64" visible="false" val="0x01" />
                <decor_filter_enable offset="0" bits="16" t="u16" id="0x66" visible="false" val="0x00" />
                <fir_taps offset="0" bits="16" t="u16" id="0x68" visible="false" val="0x80" />
                <Aec_frozen offset="0" bits="16" t="u16" id="0x6a" visible="false" val="0x00" />
                <coeff_frozen offset="0" bits="16" t="u16" id="0x6c" visible="false" val="0x00" />
                <DT_dect_threshold offset="0" bits="16" t="u16" id="0x6e" visible="false" val="0x0400" />
                <Dt_noise_floor offset="0" bits="16" t="u16" id="0x70" visible="false" val="0x20" />
                <step_size offset="0" bits="16" t="u16" id="0x72" visible="false" val="0x0bb8" />
                <SA_ctrl offset="0" bits="16" t="u16" id="0x74" visible="false" val="0x03" />
                <send_threshold_freq offset="0" bits="16" t="u16" id="0x76" visible="false" val="0x01c2" />
                <recv_threshold_freq offset="0" bits="16" t="u16" id="0x78" visible="false" val="0xfffffe3e" />
                <send-attenu_in_dt offset="0" bits="16" t="u16" id="0x7a" visible="false" val="0x0400" />
                <send_attenu_in_rv offset="0" bits="16" t="u16" id="0x7c" visible="false" val="0x0400" />
                <send_threshold offset="0" bits="16" t="u16" id="0x7e" visible="false" val="0x2ee0" />
                <r2dt_threshold offset="0" bits="16" t="u16" id="0x80" visible="false" val="0x2ee0" />
                <recv_threshold offset="0" bits="16" t="u16" id="0x82" visible="false" val="0x320" />
                <recv_only_sa_td offset="0" bits="16" t="u16" id="0x84" visible="false" val="0x4b0" />
                <aec_ref_delay offset="0" bits="16" t="u16" id="0x86" visible="false" val="0x40" />
                <aec_ul_delay offset="0" bits="16" t="u16" id="0x88" visible="false" val="0x120" />
                <aec_cng_gain offset="0" bits="16" t="u16" id="0x8a" visible="false" val="0x0100" />
                <aec_tone_det_enable offset="0" bits="16" t="u16" id="0x8c" visible="false" val="0x1" />
                <aec_tone_det_thd offset="0" bits="16" t="u16" id="0x8e" visible="false" val="0x4b0" />
                <s2dt_threshold offset="0" bits="16" t="u16" id="0x90" visible="false" val="0xdac" />
                <coeff_norm_shift offset="0" bits="16" t="u16" id="0x92" visible="false" val="0x00" />
                <Bn40 offset="0" bits="16" t="u16" id="0x94" visible="false" val="0x0a" />
                <Sa_AR offset="0" bits="16" t="u16" id="0x96" visible="false" val="0x4020" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x98" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x9a" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x9c" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x9e" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xa0" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xa2" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xa4" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xa6" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xa8" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xaa" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xac" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xae" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xb0" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xb2" visible="false" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xb4" visible="false" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xb6" visible="false" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xb8" visible="false" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xba" visible="false" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xbc" visible="false" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xbe" visible="false" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xc0" visible="false" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xc2" visible="false" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xc4" visible="false" val="0xbbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xc6" visible="false" val="0x4b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xc8" visible="false" val="0x12c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xca" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xcc" visible="true" val="0x2d18" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xce" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xd0" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xd2" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xd4" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xd6" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xd8" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xda" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xdc" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xde" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xe0" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xe2" visible="true" val="0x1fed" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xe4" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xe6" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xe8" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xea" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xec" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xee" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xf0" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xf2" visible="true" val="0x3fb2" />
                <ul_dgain_volume10 offset="0" bits="16" t="u16" id="0xf4" visible="false" val="0x1000" />
                <ul_dgain_volume11 offset="0" bits="16" t="u16" id="0xf6" visible="false" val="0x1000" />
                <ul_dgain_volume12 offset="0" bits="16" t="u16" id="0xf8" visible="false" val="0x1000" />
                <ul_dgain_volume13 offset="0" bits="16" t="u16" id="0xfa" visible="false" val="0x1000" />
                <ul_dgain_volume14 offset="0" bits="16" t="u16" id="0xfc" visible="false" val="0x1000" />
                <ul_dgain_volume15 offset="0" bits="16" t="u16" id="0xfe" visible="false" val="0x1000" />
                <st_dgain_volume1 offset="0" bits="16" t="u16" id="0x100" visible="false" val="0x1000" />
                <st_dgain_volume2 offset="0" bits="16" t="u16" id="0x102" visible="false" val="0x1000" />
                <st_dgain_volume3 offset="0" bits="16" t="u16" id="0x104" visible="false" val="0x1000" />
                <st_dgain_volume4 offset="0" bits="16" t="u16" id="0x106" visible="false" val="0x1000" />
                <st_dgain_volume5 offset="0" bits="16" t="u16" id="0x108" visible="false" val="0x1000" />
                <st_dgain_volume6 offset="0" bits="16" t="u16" id="0x10a" visible="false" val="0x1000" />
                <st_dgain_volume7 offset="0" bits="16" t="u16" id="0x10c" visible="false" val="0x1000" />
                <st_dgain_volume8 offset="0" bits="16" t="u16" id="0x10e" visible="false" val="0x1000" />
                <st_dgain_volume9 offset="0" bits="16" t="u16" id="0x110" visible="false" val="0x1000" />
                <st_dgain_volume10 offset="0" bits="16" t="u16" id="0x112" visible="false" val="0x0" />
                <st_dgain_volume11 offset="0" bits="16" t="u16" id="0x114" visible="false" val="0x0" />
                <st_dgain_volume12 offset="0" bits="16" t="u16" id="0x116" visible="false" val="0x0" />
                <st_dgain_volume13 offset="0" bits="16" t="u16" id="0x118" visible="false" val="0x0" />
                <st_dgain_volume14 offset="0" bits="16" t="u16" id="0x11a" visible="false" val="0x0" />
                <st_dgain_volume15 offset="0" bits="16" t="u16" id="0x11c" visible="false" val="0x0" />
                <aec_compensate_volume1 offset="0" bits="16" t="u16" id="0x11e" visible="false" val="0x1000" />
                <aec_compensate_volume2 offset="0" bits="16" t="u16" id="0x120" visible="false" val="0x1000" />
                <aec_compensate_volume3 offset="0" bits="16" t="u16" id="0x122" visible="false" val="0x1000" />
                <aec_compensate_volume4 offset="0" bits="16" t="u16" id="0x124" visible="false" val="0x1000" />
                <aec_compensate_volume5 offset="0" bits="16" t="u16" id="0x126" visible="false" val="0x1000" />
                <aec_compensate_volume6 offset="0" bits="16" t="u16" id="0x128" visible="false" val="0x1000" />
                <aec_compensate_volume7 offset="0" bits="16" t="u16" id="0x12a" visible="false" val="0x1000" />
                <aec_compensate_volume8 offset="0" bits="16" t="u16" id="0x12c" visible="false" val="0x1000" />
                <aec_compensate_volume9 offset="0" bits="16" t="u16" id="0x12e" visible="false" val="0x1000" />
                <aec_compensate_volume10 offset="0" bits="16" t="u16" id="0x130" visible="false" val="0x1000" />
                <aec_compensate_volume11 offset="0" bits="16" t="u16" id="0x132" visible="false" val="0x1000" />
                <aec_compensate_volume12 offset="0" bits="16" t="u16" id="0x134" visible="false" val="0x1000" />
                <aec_compensate_volume13 offset="0" bits="16" t="u16" id="0x136" visible="false" val="0x1000" />
                <aec_compensate_volume14 offset="0" bits="16" t="u16" id="0x138" visible="false" val="0x1000" />
                <aec_compensate_volume15 offset="0" bits="16" t="u16" id="0x13a" visible="false" val="0x1000" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x13c" visible="true" val="0x00" />
                <MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x13e" visible="true" val="0x2000" />
                <BLDRC_compress_limit offset="0" bits="16" t="u16" id="0x140" visible="true" val="0x00" />
                <BLDRC_compress_threshold offset="0" bits="16" t="u16" id="0x142" visible="true" val="0xffe2" />
                <BLDRC_compress_ratio offset="0" bits="16" t="u16" id="0x144" visible="true" val="0x6666" />
                <BLDRC_expand_limit offset="0" bits="16" t="u16" id="0x146" visible="true" val="0xfe0c" />
                <BLDRC_expand_threshold offset="0" bits="16" t="u16" id="0x148" visible="true" val="0xfe70" />
                <BLDRC_expand_ratio offset="0" bits="16" t="u16" id="0x14a" visible="true" val="0x2000" />
                <SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x14c" visible="true" val="0x1000" />
                <SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x14e" visible="true" val="0x00" />
                <SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x150" visible="true" val="0x1e" />
                <SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x152" visible="true" val="0x6666" />
                <SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x154" visible="true" val="0xfda8" />
                <SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x156" visible="true" val="0xfe70" />
                <SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x158" visible="true" val="0x1000" />
                <LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x15a" visible="true" val="0x1000" />
                <LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x15c" visible="true" val="0x00" />
                <LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x15e" visible="true" val="0x1e" />
                <LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x160" visible="true" val="0x6666" />
                <LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x162" visible="true" val="0xfda8" />
                <LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x164" visible="true" val="0xfe70" />
                <LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x166" visible="true" val="0x1000" />
                <MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x168" visible="true" val="0x1000" />
                <MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x16a" visible="true" val="0x00" />
                <MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x16c" visible="true" val="0x1e" />
                <MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x16e" visible="true" val="0x6666" />
                <MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x170" visible="true" val="0xfda8" />
                <MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x172" visible="true" val="0xfe70" />
                <MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x174" visible="true" val="0x1000" />
                <HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x176" visible="true" val="0x1000" />
                <HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x178" visible="true" val="0x00" />
                <HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x17a" visible="true" val="0x1e" />
                <HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x17c" visible="true" val="0x6666" />
                <HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x17e" visible="true" val="0xfda8" />
                <HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x180" visible="true" val="0xfe70" />
                <HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x182" visible="true" val="0x1000" />
                <ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x184" visible="true" val="0x1000" />
                <ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x186" visible="true" val="0x00" />
                <ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x188" visible="true" val="0x1e" />
                <ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x18a" visible="true" val="0x6666" />
                <ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x18c" visible="true" val="0xfda8" />
                <ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x18e" visible="true" val="0xfe70" />
                <ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x190" visible="true" val="0x1000" />
                <PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x192" visible="true" val="0x00" />
                <PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x194" visible="true" val="0xffe2" />
                <PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x196" visible="true" val="0x6666" />
                <PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x198" visible="true" val="0xfda8" />
                <PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x19a" visible="true" val="0xfe70" />
                <PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x19c" visible="true" val="0x1000" />
                <BL_filter_f0 offset="0" bits="16" t="u16" id="0x19e" visible="true" val="0x03e8" />
                <BL_filter_bw offset="0" bits="16" t="u16" id="0x1a0" visible="true" val="0x64" />
                <MBDRC_band_num offset="0" bits="16" t="u16" id="0x1a2" visible="true" val="0x04" />
                <MBDRC_fx0 offset="0" bits="16" t="u16" id="0x1a4" visible="true" val="0xb4" />
                <MBDRC_fx1 offset="0" bits="16" t="u16" id="0x1a6" visible="true" val="0x0230" />
                <MBDRC_fx2 offset="0" bits="16" t="u16" id="0x1a8" visible="true" val="0x09c4" />
                <MBDRC_fx3 offset="0" bits="16" t="u16" id="0x1aa" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x1ac" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x1ae" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1b0" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x1b2" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x1b4" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x1b6" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x1b8" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x1ba" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x1bc" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x1be" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1c0" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1c2" visible="true" val="0xec3e" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1c4" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1c6" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x1c8" visible="true" val="0xfffffdf1" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x1ca" visible="true" val="0xffffff76" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x1cc" visible="true" val="0xffffff9e" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x1ce" visible="true" val="0xfffffea1" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x1d0" visible="true" val="0xfffffff5" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x1d2" visible="true" val="0x2a" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x1d4" visible="true" val="0x01ce" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x1d6" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x1d8" visible="true" val="0x03bf" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x1da" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x1dc" visible="true" val="0x0358" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x1de" visible="true" val="0xf7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x1e0" visible="true" val="0x017c" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x1e2" visible="true" val="0xc8" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x1e4" visible="true" val="0x01f5" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x1e6" visible="true" val="0x0103" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x1e8" visible="true" val="0xffffeccc" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x1ea" visible="true" val="0x0103" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x1ec" visible="true" val="0x01f5" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x1ee" visible="true" val="0xc8" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x1f0" visible="true" val="0x017c" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x1f2" visible="true" val="0xf7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x1f4" visible="true" val="0x0358" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x1f6" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x1f8" visible="true" val="0x03bf" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x1fa" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x1fc" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x1fe" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x200" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x202" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x204" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x206" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x208" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x20a" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x20c" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x20e" visible="true" val="0x2211" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x210" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x212" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x214" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x216" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x218" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x21a" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x21c" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x21e" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x220" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x222" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x224" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x226" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x228" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x22a" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x22c" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x22e" visible="true" val="0x11f4" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x230" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x232" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x234" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x236" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x238" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x23a" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x23c" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x23e" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x240" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x242" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x244" visible="true" val="0x0122" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x246" visible="true" val="0x0204" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x248" visible="true" val="0x0331" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x24a" visible="true" val="0x050f" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x24c" visible="true" val="0x0805" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x24e" visible="true" val="0x0b54" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x250" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x252" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x254" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x256" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x258" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x25a" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x25c" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x25e" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x260" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x262" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x264" visible="false" val="0xf07c" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x266" visible="false" val="0xa75" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x268" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x26a" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x26c" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x26e" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x270" visible="true" val="0x00" />
                <dac_post_gain offset="0" bits="16" t="u16" id="0x272" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x274" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x276" visible="false" val="0x1" />
                <reserve0 offset="0" bits="784" t="u784" id="0x278" visible="false" val="0x0" />
            </NB1>
            <NB2 mode="1">
                <SampleRate offset="0" bits="16" t="u16" id="0x2da" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x2dc" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x2de" visible="false" val="0x0" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x2e0" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x2e2" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x2e4" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x2e6" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x2e8" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x2ea" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x2ec" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x2ee" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x2f0" visible="true" val="0xc4e2" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x2f2" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x2f4" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x2f6" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x2f8" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x2fa" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x2fc" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x2fe" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x300" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x302" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x304" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x306" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x308" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x30a" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x30c" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x30e" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x310" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x312" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x314" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x316" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x318" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x31a" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x31c" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x31e" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x320" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x322" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x324" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x326" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x328" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x32a" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x32c" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x32e" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x330" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x332" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x334" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x336" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x338" visible="true" val="0x00" />
                <aec_enable offset="0" bits="16" t="u16" id="0x33a" visible="false" val="0x00" />
                <pdelay offset="0" bits="16" t="u16" id="0x33c" visible="false" val="0x40" />
                <dl_ref_HPF_enable offset="0" bits="16" t="u16" id="0x33e" visible="false" val="0x01" />
                <decor_filter_enable offset="0" bits="16" t="u16" id="0x340" visible="false" val="0x00" />
                <fir_taps offset="0" bits="16" t="u16" id="0x342" visible="false" val="0x80" />
                <Aec_frozen offset="0" bits="16" t="u16" id="0x344" visible="false" val="0x00" />
                <coeff_frozen offset="0" bits="16" t="u16" id="0x346" visible="false" val="0x00" />
                <DT_dect_threshold offset="0" bits="16" t="u16" id="0x348" visible="false" val="0x0400" />
                <Dt_noise_floor offset="0" bits="16" t="u16" id="0x34a" visible="false" val="0x20" />
                <step_size offset="0" bits="16" t="u16" id="0x34c" visible="false" val="0x0bb8" />
                <SA_ctrl offset="0" bits="16" t="u16" id="0x34e" visible="false" val="0x03" />
                <send_threshold_freq offset="0" bits="16" t="u16" id="0x350" visible="false" val="0x01c2" />
                <recv_threshold_freq offset="0" bits="16" t="u16" id="0x352" visible="false" val="0xfffffe3e" />
                <send-attenu_in_dt offset="0" bits="16" t="u16" id="0x354" visible="false" val="0x0400" />
                <send_attenu_in_rv offset="0" bits="16" t="u16" id="0x356" visible="false" val="0x0400" />
                <send_threshold offset="0" bits="16" t="u16" id="0x358" visible="false" val="0x2ee0" />
                <r2dt_threshold offset="0" bits="16" t="u16" id="0x35a" visible="false" val="0x2ee0" />
                <recv_threshold offset="0" bits="16" t="u16" id="0x35c" visible="false" val="0x320" />
                <recv_only_sa_td offset="0" bits="16" t="u16" id="0x35e" visible="false" val="0x4b0" />
                <aec_ref_delay offset="0" bits="16" t="u16" id="0x360" visible="false" val="0x40" />
                <aec_ul_delay offset="0" bits="16" t="u16" id="0x362" visible="false" val="0x120" />
                <aec_cng_gain offset="0" bits="16" t="u16" id="0x364" visible="false" val="0x0100" />
                <aec_tone_det_enable offset="0" bits="16" t="u16" id="0x366" visible="false" val="0x1" />
                <aec_tone_det_thd offset="0" bits="16" t="u16" id="0x368" visible="false" val="0x4b0" />
                <s2dt_threshold offset="0" bits="16" t="u16" id="0x36a" visible="false" val="0xdac" />
                <coeff_norm_shift offset="0" bits="16" t="u16" id="0x36c" visible="false" val="0x00" />
                <Bn40 offset="0" bits="16" t="u16" id="0x36e" visible="false" val="0x0a" />
                <Sa_AR offset="0" bits="16" t="u16" id="0x370" visible="false" val="0x4020" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x372" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x374" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x376" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x378" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x37a" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x37c" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x37e" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x380" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x382" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x384" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x386" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x388" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x38a" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x38c" visible="false" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x38e" visible="false" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x390" visible="false" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x392" visible="false" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x394" visible="false" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x396" visible="false" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x398" visible="false" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x39a" visible="false" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x39c" visible="false" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x39e" visible="false" val="0xbbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x3a0" visible="false" val="0x4b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x3a2" visible="false" val="0x12c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x3a4" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x3a6" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x3a8" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x3aa" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x3ac" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x3ae" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x3b0" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x3b2" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x3b4" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x3b6" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x3b8" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x3ba" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x3bc" visible="true" val="0x3fb2" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x3be" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x3c0" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x3c2" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x3c4" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x3c6" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x3c8" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x3ca" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x3cc" visible="true" val="0x3fb2" />
                <ul_dgain_volume10 offset="0" bits="16" t="u16" id="0x3ce" visible="false" val="0x1000" />
                <ul_dgain_volume11 offset="0" bits="16" t="u16" id="0x3d0" visible="false" val="0x1000" />
                <ul_dgain_volume12 offset="0" bits="16" t="u16" id="0x3d2" visible="false" val="0x1000" />
                <ul_dgain_volume13 offset="0" bits="16" t="u16" id="0x3d4" visible="false" val="0x1000" />
                <ul_dgain_volume14 offset="0" bits="16" t="u16" id="0x3d6" visible="false" val="0x1000" />
                <ul_dgain_volume15 offset="0" bits="16" t="u16" id="0x3d8" visible="false" val="0x1000" />
                <st_dgain_volume1 offset="0" bits="16" t="u16" id="0x3da" visible="false" val="0x1000" />
                <st_dgain_volume2 offset="0" bits="16" t="u16" id="0x3dc" visible="false" val="0x1000" />
                <st_dgain_volume3 offset="0" bits="16" t="u16" id="0x3de" visible="false" val="0x1000" />
                <st_dgain_volume4 offset="0" bits="16" t="u16" id="0x3e0" visible="false" val="0x1000" />
                <st_dgain_volume5 offset="0" bits="16" t="u16" id="0x3e2" visible="false" val="0x1000" />
                <st_dgain_volume6 offset="0" bits="16" t="u16" id="0x3e4" visible="false" val="0x1000" />
                <st_dgain_volume7 offset="0" bits="16" t="u16" id="0x3e6" visible="false" val="0x1000" />
                <st_dgain_volume8 offset="0" bits="16" t="u16" id="0x3e8" visible="false" val="0x1000" />
                <st_dgain_volume9 offset="0" bits="16" t="u16" id="0x3ea" visible="false" val="0x1000" />
                <st_dgain_volume10 offset="0" bits="16" t="u16" id="0x3ec" visible="false" val="0x0" />
                <st_dgain_volume11 offset="0" bits="16" t="u16" id="0x3ee" visible="false" val="0x0" />
                <st_dgain_volume12 offset="0" bits="16" t="u16" id="0x3f0" visible="false" val="0x0" />
                <st_dgain_volume13 offset="0" bits="16" t="u16" id="0x3f2" visible="false" val="0x0" />
                <st_dgain_volume14 offset="0" bits="16" t="u16" id="0x3f4" visible="false" val="0x0" />
                <st_dgain_volume15 offset="0" bits="16" t="u16" id="0x3f6" visible="false" val="0x0" />
                <aec_compensate_volume1 offset="0" bits="16" t="u16" id="0x3f8" visible="false" val="0x1000" />
                <aec_compensate_volume2 offset="0" bits="16" t="u16" id="0x3fa" visible="false" val="0x1000" />
                <aec_compensate_volume3 offset="0" bits="16" t="u16" id="0x3fc" visible="false" val="0x1000" />
                <aec_compensate_volume4 offset="0" bits="16" t="u16" id="0x3fe" visible="false" val="0x1000" />
                <aec_compensate_volume5 offset="0" bits="16" t="u16" id="0x400" visible="false" val="0x1000" />
                <aec_compensate_volume6 offset="0" bits="16" t="u16" id="0x402" visible="false" val="0x1000" />
                <aec_compensate_volume7 offset="0" bits="16" t="u16" id="0x404" visible="false" val="0x1000" />
                <aec_compensate_volume8 offset="0" bits="16" t="u16" id="0x406" visible="false" val="0x1000" />
                <aec_compensate_volume9 offset="0" bits="16" t="u16" id="0x408" visible="false" val="0x1000" />
                <aec_compensate_volume10 offset="0" bits="16" t="u16" id="0x40a" visible="false" val="0x1000" />
                <aec_compensate_volume11 offset="0" bits="16" t="u16" id="0x40c" visible="false" val="0x1000" />
                <aec_compensate_volume12 offset="0" bits="16" t="u16" id="0x40e" visible="false" val="0x1000" />
                <aec_compensate_volume13 offset="0" bits="16" t="u16" id="0x410" visible="false" val="0x1000" />
                <aec_compensate_volume14 offset="0" bits="16" t="u16" id="0x412" visible="false" val="0x1000" />
                <aec_compensate_volume15 offset="0" bits="16" t="u16" id="0x414" visible="false" val="0x1000" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x416" visible="true" val="0x00" />
                <MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x418" visible="true" val="0x2000" />
                <BLDRC_compress_limit offset="0" bits="16" t="u16" id="0x41a" visible="true" val="0x00" />
                <BLDRC_compress_threshold offset="0" bits="16" t="u16" id="0x41c" visible="true" val="0xffe2" />
                <BLDRC_compress_ratio offset="0" bits="16" t="u16" id="0x41e" visible="true" val="0x6666" />
                <BLDRC_expand_limit offset="0" bits="16" t="u16" id="0x420" visible="true" val="0xfe0c" />
                <BLDRC_expand_threshold offset="0" bits="16" t="u16" id="0x422" visible="true" val="0xfe70" />
                <BLDRC_expand_ratio offset="0" bits="16" t="u16" id="0x424" visible="true" val="0x2000" />
                <SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x426" visible="true" val="0x1000" />
                <SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x428" visible="true" val="0x00" />
                <SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x42a" visible="true" val="0x1e" />
                <SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x42c" visible="true" val="0x6666" />
                <SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x42e" visible="true" val="0xfda8" />
                <SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x430" visible="true" val="0xfe70" />
                <SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x432" visible="true" val="0x1000" />
                <LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x434" visible="true" val="0x1000" />
                <LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x436" visible="true" val="0x00" />
                <LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x438" visible="true" val="0x1e" />
                <LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x43a" visible="true" val="0x6666" />
                <LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x43c" visible="true" val="0xfda8" />
                <LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x43e" visible="true" val="0xfe70" />
                <LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x440" visible="true" val="0x1000" />
                <MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x442" visible="true" val="0x1000" />
                <MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x444" visible="true" val="0x00" />
                <MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x446" visible="true" val="0x1e" />
                <MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x448" visible="true" val="0x6666" />
                <MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x44a" visible="true" val="0xfda8" />
                <MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x44c" visible="true" val="0xfe70" />
                <MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x44e" visible="true" val="0x1000" />
                <HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x450" visible="true" val="0x1000" />
                <HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x452" visible="true" val="0x00" />
                <HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x454" visible="true" val="0x1e" />
                <HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x456" visible="true" val="0x6666" />
                <HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x458" visible="true" val="0xfda8" />
                <HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x45a" visible="true" val="0xfe70" />
                <HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x45c" visible="true" val="0x1000" />
                <ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x45e" visible="true" val="0x1000" />
                <ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x460" visible="true" val="0x00" />
                <ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x462" visible="true" val="0x1e" />
                <ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x464" visible="true" val="0x6666" />
                <ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x466" visible="true" val="0xfda8" />
                <ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x468" visible="true" val="0xfe70" />
                <ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x46a" visible="true" val="0x1000" />
                <PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x46c" visible="true" val="0x00" />
                <PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x46e" visible="true" val="0xffe2" />
                <PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x470" visible="true" val="0x6666" />
                <PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x472" visible="true" val="0xfda8" />
                <PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x474" visible="true" val="0xfe70" />
                <PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x476" visible="true" val="0x1000" />
                <BL_filter_f0 offset="0" bits="16" t="u16" id="0x478" visible="true" val="0x03e8" />
                <BL_filter_bw offset="0" bits="16" t="u16" id="0x47a" visible="true" val="0x64" />
                <MBDRC_band_num offset="0" bits="16" t="u16" id="0x47c" visible="true" val="0x04" />
                <MBDRC_fx0 offset="0" bits="16" t="u16" id="0x47e" visible="true" val="0xb4" />
                <MBDRC_fx1 offset="0" bits="16" t="u16" id="0x480" visible="true" val="0x0230" />
                <MBDRC_fx2 offset="0" bits="16" t="u16" id="0x482" visible="true" val="0x09c4" />
                <MBDRC_fx3 offset="0" bits="16" t="u16" id="0x484" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x486" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x488" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x48a" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x48c" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x48e" visible="true" val="0xfdaf" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x490" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x492" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x494" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x496" visible="true" val="0x07c7" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x498" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x49a" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x49c" visible="true" val="0xec3d" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x49e" visible="true" val="0xfd11" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x4a0" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x4a2" visible="true" val="0xfffffdf1" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x4a4" visible="true" val="0xffffff76" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x4a6" visible="true" val="0xffffff9e" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x4a8" visible="true" val="0xfffffea1" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x4aa" visible="true" val="0xfffffff5" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x4ac" visible="true" val="0x2a" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x4ae" visible="true" val="0x01ce" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x4b0" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x4b2" visible="true" val="0x03bf" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x4b4" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x4b6" visible="true" val="0x0358" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x4b8" visible="true" val="0xf7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x4ba" visible="true" val="0x017c" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x4bc" visible="true" val="0xc8" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x4be" visible="true" val="0x01f5" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x4c0" visible="true" val="0x0103" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x4c2" visible="true" val="0xffffeccc" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x4c4" visible="true" val="0x0103" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x4c6" visible="true" val="0x01f5" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x4c8" visible="true" val="0xc8" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x4ca" visible="true" val="0x017c" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x4cc" visible="true" val="0xf7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x4ce" visible="true" val="0x0358" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x4d0" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x4d2" visible="true" val="0x03bf" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x4d4" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x4d6" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x4d8" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x4da" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x4dc" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x4de" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x4e0" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x4e2" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x4e4" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x4e6" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x4e8" visible="true" val="0x2211" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x4ea" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x4ec" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x4ee" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x4f0" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x4f2" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x4f4" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x4f6" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x4f8" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x4fa" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x4fc" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x4fe" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x500" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x502" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x504" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x506" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x508" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x50a" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x50c" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x50e" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x510" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x512" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x514" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x516" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x518" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x51a" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x51c" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x51e" visible="true" val="0x02d8" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x520" visible="true" val="0x0405" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x522" visible="true" val="0x05ad" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x524" visible="true" val="0x0805" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x526" visible="true" val="0x1000" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x528" visible="true" val="0x1fed" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x52a" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x52c" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x52e" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x530" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x532" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x534" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x536" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x538" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x53a" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x53c" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x53e" visible="false" val="0xf07c" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x540" visible="false" val="0xa75" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x542" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x544" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x546" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x548" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x54a" visible="true" val="0x00" />
                <dac_post_gain offset="0" bits="16" t="u16" id="0x54c" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x54e" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x550" visible="false" val="0x1" />
                <reserve0 offset="0" bits="784" t="u784" id="0x552" visible="false" val="0x0" />
            </NB2>
            <WB1 mode="2">
                <SampleRate offset="0" bits="16" t="u16" id="0x5b4" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x5b6" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x5b8" visible="false" val="0x0" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x5ba" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x5bc" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x5be" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x5c0" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x5c2" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x5c4" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x5c6" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x5c8" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x5ca" visible="true" val="0xc4e2" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x5cc" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x5ce" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x5d0" visible="true" val="0x01" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x5d2" visible="true" val="0xfffffffe" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x5d4" visible="true" val="0xfffffffc" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x5d6" visible="true" val="0xfffffffc" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x5d8" visible="true" val="0xfffffffc" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x5da" visible="true" val="0xfffffffd" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x5dc" visible="true" val="0xfffffffe" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x5de" visible="true" val="0x01" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x5e0" visible="true" val="0x03" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x5e2" visible="true" val="0x06" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x5e4" visible="true" val="0x07" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x5e6" visible="true" val="0x09" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x5e8" visible="true" val="0x07" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x5ea" visible="true" val="0x05" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x5ec" visible="true" val="0xffffffff" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x5ee" visible="true" val="0xfffffff7" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x5f0" visible="true" val="0xffffffee" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x5f2" visible="true" val="0xffffffe5" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x5f4" visible="true" val="0xffffffdc" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x5f6" visible="true" val="0xffffffd8" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x5f8" visible="true" val="0xffffffd8" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x5fa" visible="true" val="0xffffffe1" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x5fc" visible="true" val="0xfffffff2" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x5fe" visible="true" val="0x0e" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x600" visible="true" val="0x34" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x602" visible="true" val="0x63" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x604" visible="true" val="0x99" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x606" visible="true" val="0xd4" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x608" visible="true" val="0x010f" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x60a" visible="true" val="0x0148" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x60c" visible="true" val="0x0179" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x60e" visible="true" val="0x019f" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x610" visible="true" val="0x01b7" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x612" visible="true" val="0x11c0" />
                <aec_enable offset="0" bits="16" t="u16" id="0x614" visible="false" val="0x00" />
                <pdelay offset="0" bits="16" t="u16" id="0x616" visible="false" val="0x40" />
                <dl_ref_HPF_enable offset="0" bits="16" t="u16" id="0x618" visible="false" val="0x01" />
                <decor_filter_enable offset="0" bits="16" t="u16" id="0x61a" visible="false" val="0x00" />
                <fir_taps offset="0" bits="16" t="u16" id="0x61c" visible="false" val="0x80" />
                <Aec_frozen offset="0" bits="16" t="u16" id="0x61e" visible="false" val="0x00" />
                <coeff_frozen offset="0" bits="16" t="u16" id="0x620" visible="false" val="0x00" />
                <DT_dect_threshold offset="0" bits="16" t="u16" id="0x622" visible="false" val="0x0400" />
                <Dt_noise_floor offset="0" bits="16" t="u16" id="0x624" visible="false" val="0x20" />
                <step_size offset="0" bits="16" t="u16" id="0x626" visible="false" val="0x0bb8" />
                <SA_ctrl offset="0" bits="16" t="u16" id="0x628" visible="false" val="0x03" />
                <send_threshold_freq offset="0" bits="16" t="u16" id="0x62a" visible="false" val="0x01c2" />
                <recv_threshold_freq offset="0" bits="16" t="u16" id="0x62c" visible="false" val="0xfffffe3e" />
                <send-attenu_in_dt offset="0" bits="16" t="u16" id="0x62e" visible="false" val="0x0400" />
                <send_attenu_in_rv offset="0" bits="16" t="u16" id="0x630" visible="false" val="0x0400" />
                <send_threshold offset="0" bits="16" t="u16" id="0x632" visible="false" val="0x2ee0" />
                <r2dt_threshold offset="0" bits="16" t="u16" id="0x634" visible="false" val="0x2ee0" />
                <recv_threshold offset="0" bits="16" t="u16" id="0x636" visible="false" val="0x320" />
                <recv_only_sa_td offset="0" bits="16" t="u16" id="0x638" visible="false" val="0x4b0" />
                <aec_ref_delay offset="0" bits="16" t="u16" id="0x63a" visible="false" val="0x40" />
                <aec_ul_delay offset="0" bits="16" t="u16" id="0x63c" visible="false" val="0x120" />
                <aec_cng_gain offset="0" bits="16" t="u16" id="0x63e" visible="false" val="0x0100" />
                <aec_tone_det_enable offset="0" bits="16" t="u16" id="0x640" visible="false" val="0x1" />
                <aec_tone_det_thd offset="0" bits="16" t="u16" id="0x642" visible="false" val="0x4b0" />
                <s2dt_threshold offset="0" bits="16" t="u16" id="0x644" visible="false" val="0xdac" />
                <coeff_norm_shift offset="0" bits="16" t="u16" id="0x646" visible="false" val="0x00" />
                <Bn40 offset="0" bits="16" t="u16" id="0x648" visible="false" val="0x0a" />
                <Sa_AR offset="0" bits="16" t="u16" id="0x64a" visible="false" val="0x4020" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x64c" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x64e" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x650" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x652" visible="true" val="0x0211" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x654" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x656" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x658" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x65a" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x65c" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x65e" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x660" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x662" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x664" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x666" visible="false" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x668" visible="false" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x66a" visible="false" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x66c" visible="false" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x66e" visible="false" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x670" visible="false" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x672" visible="false" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x674" visible="false" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x676" visible="false" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x678" visible="false" val="0xbbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x67a" visible="false" val="0x4b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x67c" visible="false" val="0x12c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x67e" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x680" visible="true" val="0x2d18" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x682" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x684" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x686" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x688" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x68a" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x68c" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x68e" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x690" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x692" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x694" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x696" visible="true" val="0x1fed" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x698" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x69a" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x69c" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x69e" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x6a0" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x6a2" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x6a4" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x6a6" visible="true" val="0x3fb2" />
                <ul_dgain_volume10 offset="0" bits="16" t="u16" id="0x6a8" visible="false" val="0x1000" />
                <ul_dgain_volume11 offset="0" bits="16" t="u16" id="0x6aa" visible="false" val="0x1000" />
                <ul_dgain_volume12 offset="0" bits="16" t="u16" id="0x6ac" visible="false" val="0x1000" />
                <ul_dgain_volume13 offset="0" bits="16" t="u16" id="0x6ae" visible="false" val="0x1000" />
                <ul_dgain_volume14 offset="0" bits="16" t="u16" id="0x6b0" visible="false" val="0x1000" />
                <ul_dgain_volume15 offset="0" bits="16" t="u16" id="0x6b2" visible="false" val="0x1000" />
                <st_dgain_volume1 offset="0" bits="16" t="u16" id="0x6b4" visible="false" val="0x1000" />
                <st_dgain_volume2 offset="0" bits="16" t="u16" id="0x6b6" visible="false" val="0x1000" />
                <st_dgain_volume3 offset="0" bits="16" t="u16" id="0x6b8" visible="false" val="0x1000" />
                <st_dgain_volume4 offset="0" bits="16" t="u16" id="0x6ba" visible="false" val="0x1000" />
                <st_dgain_volume5 offset="0" bits="16" t="u16" id="0x6bc" visible="false" val="0x1000" />
                <st_dgain_volume6 offset="0" bits="16" t="u16" id="0x6be" visible="false" val="0x1000" />
                <st_dgain_volume7 offset="0" bits="16" t="u16" id="0x6c0" visible="false" val="0x1000" />
                <st_dgain_volume8 offset="0" bits="16" t="u16" id="0x6c2" visible="false" val="0x1000" />
                <st_dgain_volume9 offset="0" bits="16" t="u16" id="0x6c4" visible="false" val="0x1000" />
                <st_dgain_volume10 offset="0" bits="16" t="u16" id="0x6c6" visible="false" val="0x0" />
                <st_dgain_volume11 offset="0" bits="16" t="u16" id="0x6c8" visible="false" val="0x0" />
                <st_dgain_volume12 offset="0" bits="16" t="u16" id="0x6ca" visible="false" val="0x0" />
                <st_dgain_volume13 offset="0" bits="16" t="u16" id="0x6cc" visible="false" val="0x0" />
                <st_dgain_volume14 offset="0" bits="16" t="u16" id="0x6ce" visible="false" val="0x0" />
                <st_dgain_volume15 offset="0" bits="16" t="u16" id="0x6d0" visible="false" val="0x0" />
                <aec_compensate_volume1 offset="0" bits="16" t="u16" id="0x6d2" visible="false" val="0x1000" />
                <aec_compensate_volume2 offset="0" bits="16" t="u16" id="0x6d4" visible="false" val="0x1000" />
                <aec_compensate_volume3 offset="0" bits="16" t="u16" id="0x6d6" visible="false" val="0x1000" />
                <aec_compensate_volume4 offset="0" bits="16" t="u16" id="0x6d8" visible="false" val="0x1000" />
                <aec_compensate_volume5 offset="0" bits="16" t="u16" id="0x6da" visible="false" val="0x1000" />
                <aec_compensate_volume6 offset="0" bits="16" t="u16" id="0x6dc" visible="false" val="0x1000" />
                <aec_compensate_volume7 offset="0" bits="16" t="u16" id="0x6de" visible="false" val="0x1000" />
                <aec_compensate_volume8 offset="0" bits="16" t="u16" id="0x6e0" visible="false" val="0x1000" />
                <aec_compensate_volume9 offset="0" bits="16" t="u16" id="0x6e2" visible="false" val="0x1000" />
                <aec_compensate_volume10 offset="0" bits="16" t="u16" id="0x6e4" visible="false" val="0x1000" />
                <aec_compensate_volume11 offset="0" bits="16" t="u16" id="0x6e6" visible="false" val="0x1000" />
                <aec_compensate_volume12 offset="0" bits="16" t="u16" id="0x6e8" visible="false" val="0x1000" />
                <aec_compensate_volume13 offset="0" bits="16" t="u16" id="0x6ea" visible="false" val="0x1000" />
                <aec_compensate_volume14 offset="0" bits="16" t="u16" id="0x6ec" visible="false" val="0x1000" />
                <aec_compensate_volume15 offset="0" bits="16" t="u16" id="0x6ee" visible="false" val="0x1000" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x6f0" visible="true" val="0x00" />
                <MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x6f2" visible="true" val="0x2000" />
                <BLDRC_compress_limit offset="0" bits="16" t="u16" id="0x6f4" visible="true" val="0x00" />
                <BLDRC_compress_threshold offset="0" bits="16" t="u16" id="0x6f6" visible="true" val="0xffe2" />
                <BLDRC_compress_ratio offset="0" bits="16" t="u16" id="0x6f8" visible="true" val="0x6666" />
                <BLDRC_expand_limit offset="0" bits="16" t="u16" id="0x6fa" visible="true" val="0xfe0c" />
                <BLDRC_expand_threshold offset="0" bits="16" t="u16" id="0x6fc" visible="true" val="0xfe70" />
                <BLDRC_expand_ratio offset="0" bits="16" t="u16" id="0x6fe" visible="true" val="0x2000" />
                <SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x700" visible="true" val="0x1000" />
                <SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x702" visible="true" val="0x00" />
                <SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x704" visible="true" val="0x1e" />
                <SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x706" visible="true" val="0x6666" />
                <SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x708" visible="true" val="0xfda8" />
                <SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x70a" visible="true" val="0xfe70" />
                <SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x70c" visible="true" val="0x1000" />
                <LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x70e" visible="true" val="0x1000" />
                <LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x710" visible="true" val="0x00" />
                <LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x712" visible="true" val="0x1e" />
                <LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x714" visible="true" val="0x6666" />
                <LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x716" visible="true" val="0xfda8" />
                <LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x718" visible="true" val="0xfe70" />
                <LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x71a" visible="true" val="0x1000" />
                <MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x71c" visible="true" val="0x1000" />
                <MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x71e" visible="true" val="0x00" />
                <MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x720" visible="true" val="0x1e" />
                <MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x722" visible="true" val="0x6666" />
                <MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x724" visible="true" val="0xfda8" />
                <MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x726" visible="true" val="0xfe70" />
                <MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x728" visible="true" val="0x1000" />
                <HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x72a" visible="true" val="0x1000" />
                <HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x72c" visible="true" val="0x00" />
                <HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x72e" visible="true" val="0x1e" />
                <HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x730" visible="true" val="0x6666" />
                <HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x732" visible="true" val="0xfda8" />
                <HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x734" visible="true" val="0xfe70" />
                <HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x736" visible="true" val="0x1000" />
                <ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x738" visible="true" val="0x1000" />
                <ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x73a" visible="true" val="0x00" />
                <ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x73c" visible="true" val="0x1e" />
                <ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x73e" visible="true" val="0x6666" />
                <ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x740" visible="true" val="0xfda8" />
                <ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x742" visible="true" val="0xfe70" />
                <ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x744" visible="true" val="0x1000" />
                <PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x746" visible="true" val="0x00" />
                <PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x748" visible="true" val="0xffe2" />
                <PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x74a" visible="true" val="0x6666" />
                <PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x74c" visible="true" val="0xfda8" />
                <PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x74e" visible="true" val="0xfe70" />
                <PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x750" visible="true" val="0x1000" />
                <BL_filter_f0 offset="0" bits="16" t="u16" id="0x752" visible="true" val="0x03e8" />
                <BL_filter_bw offset="0" bits="16" t="u16" id="0x754" visible="true" val="0x64" />
                <MBDRC_band_num offset="0" bits="16" t="u16" id="0x756" visible="true" val="0x04" />
                <MBDRC_fx0 offset="0" bits="16" t="u16" id="0x758" visible="true" val="0xb4" />
                <MBDRC_fx1 offset="0" bits="16" t="u16" id="0x75a" visible="true" val="0x0230" />
                <MBDRC_fx2 offset="0" bits="16" t="u16" id="0x75c" visible="true" val="0x09c4" />
                <MBDRC_fx3 offset="0" bits="16" t="u16" id="0x75e" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x760" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x762" visible="true" val="0x0100" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x764" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x766" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x768" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x76a" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x76c" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x76e" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x770" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x772" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x774" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x776" visible="true" val="0xec3e" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x778" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x77a" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x77c" visible="true" val="0xfffffffb" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x77e" visible="true" val="0xfffffff8" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x780" visible="true" val="0xfffffff6" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x782" visible="true" val="0xfffffff3" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x784" visible="true" val="0xfffffff0" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x786" visible="true" val="0xffffffed" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x788" visible="true" val="0xffffffeb" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x78a" visible="true" val="0xffffffe9" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x78c" visible="true" val="0xffffffe9" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x78e" visible="true" val="0xffffffe8" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x790" visible="true" val="0xffffffea" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x792" visible="true" val="0xffffffec" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x794" visible="true" val="0xfffffff1" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x796" visible="true" val="0xfffffff6" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x798" visible="true" val="0xffffffff" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x79a" visible="true" val="0x09" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x79c" visible="true" val="0x16" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x79e" visible="true" val="0x23" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x7a0" visible="true" val="0x33" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x7a2" visible="true" val="0x44" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x7a4" visible="true" val="0x58" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x7a6" visible="true" val="0x6b" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x7a8" visible="true" val="0x80" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x7aa" visible="true" val="0x93" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x7ac" visible="true" val="0xa9" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x7ae" visible="true" val="0xbb" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x7b0" visible="true" val="0xcd" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x7b2" visible="true" val="0xde" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x7b4" visible="true" val="0xeb" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x7b6" visible="true" val="0xf6" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x7b8" visible="true" val="0xff" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x7ba" visible="true" val="0x0106" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x7bc" visible="true" val="0x1103" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x7be" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x7c0" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x7c2" visible="true" val="0x2211" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x7c4" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x7c6" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x7c8" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x7ca" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x7cc" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x7ce" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x7d0" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x7d2" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x7d4" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x7d6" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x7d8" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x7da" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x7dc" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x7de" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x7e0" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x7e2" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x7e4" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x7e6" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x7e8" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x7ea" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x7ec" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x7ee" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x7f0" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x7f2" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x7f4" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x7f6" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x7f8" visible="true" val="0x016d" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x7fa" visible="true" val="0x0243" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x7fc" visible="true" val="0x0395" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x7fe" visible="true" val="0x05ad" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x800" visible="true" val="0x08ff" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x802" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x804" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x806" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x808" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x80a" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x80c" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x80e" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x810" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x812" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x814" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x816" visible="true" val="0x0902" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x818" visible="false" val="0xf07c" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x81a" visible="false" val="0xa75" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x81c" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x81e" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x820" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x822" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x824" visible="true" val="0x00" />
                <dac_post_gain offset="0" bits="16" t="u16" id="0x826" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x828" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x82a" visible="false" val="0x1" />
                <reserve0 offset="0" bits="784" t="u784" id="0x82c" visible="false" val="0x0" />
            </WB1>
            <WB2 mode="3">
                <SampleRate offset="0" bits="16" t="u16" id="0x88e" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x890" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x892" visible="false" val="0x0" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x894" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x896" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x898" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x89a" visible="true" val="0x1a82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x89c" visible="true" val="0x00" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x89e" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x8a0" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x8a2" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x8a4" visible="true" val="0x115f" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x8a6" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x8a8" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x8aa" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x8ac" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x8ae" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x8b0" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x8b2" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x8b4" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x8b6" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x8b8" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x8ba" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x8bc" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x8be" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x8c0" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x8c2" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x8c4" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x8c6" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x8c8" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x8ca" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x8cc" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x8ce" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x8d0" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x8d2" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x8d4" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x8d6" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x8d8" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x8da" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x8dc" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x8de" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x8e0" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x8e2" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x8e4" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x8e6" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x8e8" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x8ea" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x8ec" visible="true" val="0x1000" />
                <aec_enable offset="0" bits="16" t="u16" id="0x8ee" visible="false" val="0x00" />
                <pdelay offset="0" bits="16" t="u16" id="0x8f0" visible="false" val="0x40" />
                <dl_ref_HPF_enable offset="0" bits="16" t="u16" id="0x8f2" visible="false" val="0x01" />
                <decor_filter_enable offset="0" bits="16" t="u16" id="0x8f4" visible="false" val="0x00" />
                <fir_taps offset="0" bits="16" t="u16" id="0x8f6" visible="false" val="0x80" />
                <Aec_frozen offset="0" bits="16" t="u16" id="0x8f8" visible="false" val="0x00" />
                <coeff_frozen offset="0" bits="16" t="u16" id="0x8fa" visible="false" val="0x00" />
                <DT_dect_threshold offset="0" bits="16" t="u16" id="0x8fc" visible="false" val="0x0400" />
                <Dt_noise_floor offset="0" bits="16" t="u16" id="0x8fe" visible="false" val="0x20" />
                <step_size offset="0" bits="16" t="u16" id="0x900" visible="false" val="0x0bb8" />
                <SA_ctrl offset="0" bits="16" t="u16" id="0x902" visible="false" val="0x03" />
                <send_threshold_freq offset="0" bits="16" t="u16" id="0x904" visible="false" val="0x01c2" />
                <recv_threshold_freq offset="0" bits="16" t="u16" id="0x906" visible="false" val="0xfffffe3e" />
                <send-attenu_in_dt offset="0" bits="16" t="u16" id="0x908" visible="false" val="0x0400" />
                <send_attenu_in_rv offset="0" bits="16" t="u16" id="0x90a" visible="false" val="0x0400" />
                <send_threshold offset="0" bits="16" t="u16" id="0x90c" visible="false" val="0x2ee0" />
                <r2dt_threshold offset="0" bits="16" t="u16" id="0x90e" visible="false" val="0x2ee0" />
                <recv_threshold offset="0" bits="16" t="u16" id="0x910" visible="false" val="0x320" />
                <recv_only_sa_td offset="0" bits="16" t="u16" id="0x912" visible="false" val="0x4b0" />
                <aec_ref_delay offset="0" bits="16" t="u16" id="0x914" visible="false" val="0x40" />
                <aec_ul_delay offset="0" bits="16" t="u16" id="0x916" visible="false" val="0x120" />
                <aec_cng_gain offset="0" bits="16" t="u16" id="0x918" visible="false" val="0x0100" />
                <aec_tone_det_enable offset="0" bits="16" t="u16" id="0x91a" visible="false" val="0x1" />
                <aec_tone_det_thd offset="0" bits="16" t="u16" id="0x91c" visible="false" val="0x4b0" />
                <s2dt_threshold offset="0" bits="16" t="u16" id="0x91e" visible="false" val="0xdac" />
                <coeff_norm_shift offset="0" bits="16" t="u16" id="0x920" visible="false" val="0x00" />
                <Bn40 offset="0" bits="16" t="u16" id="0x922" visible="false" val="0x0a" />
                <Sa_AR offset="0" bits="16" t="u16" id="0x924" visible="false" val="0x4020" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x926" visible="true" val="0x0101" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x928" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x92a" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x92c" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x92e" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x930" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x932" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x934" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x936" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x938" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x93a" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x93c" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x93e" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x940" visible="false" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x942" visible="false" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x944" visible="false" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x946" visible="false" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x948" visible="false" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x94a" visible="false" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x94c" visible="false" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x94e" visible="false" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x950" visible="false" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x952" visible="false" val="0xbbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x954" visible="false" val="0x4b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x956" visible="false" val="0x12c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x958" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x95a" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x95c" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x95e" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x960" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x962" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x964" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x966" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x968" visible="true" val="0x07" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x96a" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x96c" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x96e" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x970" visible="true" val="0x2d18" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x972" visible="true" val="0x38c5" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x974" visible="true" val="0x38c5" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x976" visible="true" val="0x38c5" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x978" visible="true" val="0x38c5" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x97a" visible="true" val="0x38c5" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x97c" visible="true" val="0x38c5" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x97e" visible="true" val="0x38c5" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x980" visible="true" val="0x38c5" />
                <ul_dgain_volume10 offset="0" bits="16" t="u16" id="0x982" visible="false" val="0x1000" />
                <ul_dgain_volume11 offset="0" bits="16" t="u16" id="0x984" visible="false" val="0x1000" />
                <ul_dgain_volume12 offset="0" bits="16" t="u16" id="0x986" visible="false" val="0x1000" />
                <ul_dgain_volume13 offset="0" bits="16" t="u16" id="0x988" visible="false" val="0x1000" />
                <ul_dgain_volume14 offset="0" bits="16" t="u16" id="0x98a" visible="false" val="0x1000" />
                <ul_dgain_volume15 offset="0" bits="16" t="u16" id="0x98c" visible="false" val="0x1000" />
                <st_dgain_volume1 offset="0" bits="16" t="u16" id="0x98e" visible="false" val="0x1000" />
                <st_dgain_volume2 offset="0" bits="16" t="u16" id="0x990" visible="false" val="0x1000" />
                <st_dgain_volume3 offset="0" bits="16" t="u16" id="0x992" visible="false" val="0x1000" />
                <st_dgain_volume4 offset="0" bits="16" t="u16" id="0x994" visible="false" val="0x1000" />
                <st_dgain_volume5 offset="0" bits="16" t="u16" id="0x996" visible="false" val="0x1000" />
                <st_dgain_volume6 offset="0" bits="16" t="u16" id="0x998" visible="false" val="0x1000" />
                <st_dgain_volume7 offset="0" bits="16" t="u16" id="0x99a" visible="false" val="0x1000" />
                <st_dgain_volume8 offset="0" bits="16" t="u16" id="0x99c" visible="false" val="0x1000" />
                <st_dgain_volume9 offset="0" bits="16" t="u16" id="0x99e" visible="false" val="0x1000" />
                <st_dgain_volume10 offset="0" bits="16" t="u16" id="0x9a0" visible="false" val="0x0" />
                <st_dgain_volume11 offset="0" bits="16" t="u16" id="0x9a2" visible="false" val="0x0" />
                <st_dgain_volume12 offset="0" bits="16" t="u16" id="0x9a4" visible="false" val="0x0" />
                <st_dgain_volume13 offset="0" bits="16" t="u16" id="0x9a6" visible="false" val="0x0" />
                <st_dgain_volume14 offset="0" bits="16" t="u16" id="0x9a8" visible="false" val="0x0" />
                <st_dgain_volume15 offset="0" bits="16" t="u16" id="0x9aa" visible="false" val="0x0" />
                <aec_compensate_volume1 offset="0" bits="16" t="u16" id="0x9ac" visible="false" val="0x1000" />
                <aec_compensate_volume2 offset="0" bits="16" t="u16" id="0x9ae" visible="false" val="0x1000" />
                <aec_compensate_volume3 offset="0" bits="16" t="u16" id="0x9b0" visible="false" val="0x1000" />
                <aec_compensate_volume4 offset="0" bits="16" t="u16" id="0x9b2" visible="false" val="0x1000" />
                <aec_compensate_volume5 offset="0" bits="16" t="u16" id="0x9b4" visible="false" val="0x1000" />
                <aec_compensate_volume6 offset="0" bits="16" t="u16" id="0x9b6" visible="false" val="0x1000" />
                <aec_compensate_volume7 offset="0" bits="16" t="u16" id="0x9b8" visible="false" val="0x1000" />
                <aec_compensate_volume8 offset="0" bits="16" t="u16" id="0x9ba" visible="false" val="0x1000" />
                <aec_compensate_volume9 offset="0" bits="16" t="u16" id="0x9bc" visible="false" val="0x1000" />
                <aec_compensate_volume10 offset="0" bits="16" t="u16" id="0x9be" visible="false" val="0x1000" />
                <aec_compensate_volume11 offset="0" bits="16" t="u16" id="0x9c0" visible="false" val="0x1000" />
                <aec_compensate_volume12 offset="0" bits="16" t="u16" id="0x9c2" visible="false" val="0x1000" />
                <aec_compensate_volume13 offset="0" bits="16" t="u16" id="0x9c4" visible="false" val="0x1000" />
                <aec_compensate_volume14 offset="0" bits="16" t="u16" id="0x9c6" visible="false" val="0x1000" />
                <aec_compensate_volume15 offset="0" bits="16" t="u16" id="0x9c8" visible="false" val="0x1000" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x9ca" visible="true" val="0x00" />
                <MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x9cc" visible="true" val="0x2000" />
                <BLDRC_compress_limit offset="0" bits="16" t="u16" id="0x9ce" visible="true" val="0x00" />
                <BLDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9d0" visible="true" val="0xffe2" />
                <BLDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9d2" visible="true" val="0x6666" />
                <BLDRC_expand_limit offset="0" bits="16" t="u16" id="0x9d4" visible="true" val="0xfe0c" />
                <BLDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9d6" visible="true" val="0xfe70" />
                <BLDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9d8" visible="true" val="0x2000" />
                <SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x9da" visible="true" val="0x1000" />
                <SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x9dc" visible="true" val="0x00" />
                <SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9de" visible="true" val="0x1e" />
                <SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9e0" visible="true" val="0x6666" />
                <SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x9e2" visible="true" val="0xfda8" />
                <SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9e4" visible="true" val="0xfe70" />
                <SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9e6" visible="true" val="0x1000" />
                <LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x9e8" visible="true" val="0x1000" />
                <LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x9ea" visible="true" val="0x00" />
                <LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9ec" visible="true" val="0x1e" />
                <LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9ee" visible="true" val="0x6666" />
                <LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x9f0" visible="true" val="0xfda8" />
                <LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x9f2" visible="true" val="0xfe70" />
                <LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x9f4" visible="true" val="0x1000" />
                <MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x9f6" visible="true" val="0x1000" />
                <MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x9f8" visible="true" val="0x00" />
                <MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x9fa" visible="true" val="0x1e" />
                <MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x9fc" visible="true" val="0x6666" />
                <MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x9fe" visible="true" val="0xfda8" />
                <MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa00" visible="true" val="0xfe70" />
                <MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa02" visible="true" val="0x1000" />
                <HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xa04" visible="true" val="0x1000" />
                <HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xa06" visible="true" val="0x00" />
                <HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa08" visible="true" val="0x1e" />
                <HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa0a" visible="true" val="0x6666" />
                <HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xa0c" visible="true" val="0xfda8" />
                <HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa0e" visible="true" val="0xfe70" />
                <HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa10" visible="true" val="0x1000" />
                <ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xa12" visible="true" val="0x1000" />
                <ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xa14" visible="true" val="0x00" />
                <ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa16" visible="true" val="0x1e" />
                <ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa18" visible="true" val="0x6666" />
                <ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xa1a" visible="true" val="0xfda8" />
                <ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa1c" visible="true" val="0xfe70" />
                <ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa1e" visible="true" val="0x1000" />
                <PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xa20" visible="true" val="0x00" />
                <PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xa22" visible="true" val="0xffe2" />
                <PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xa24" visible="true" val="0x6666" />
                <PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xa26" visible="true" val="0xfda8" />
                <PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xa28" visible="true" val="0xfe70" />
                <PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xa2a" visible="true" val="0x1000" />
                <BL_filter_f0 offset="0" bits="16" t="u16" id="0xa2c" visible="true" val="0x03e8" />
                <BL_filter_bw offset="0" bits="16" t="u16" id="0xa2e" visible="true" val="0x64" />
                <MBDRC_band_num offset="0" bits="16" t="u16" id="0xa30" visible="true" val="0x04" />
                <MBDRC_fx0 offset="0" bits="16" t="u16" id="0xa32" visible="true" val="0xb4" />
                <MBDRC_fx1 offset="0" bits="16" t="u16" id="0xa34" visible="true" val="0x0230" />
                <MBDRC_fx2 offset="0" bits="16" t="u16" id="0xa36" visible="true" val="0x09c4" />
                <MBDRC_fx3 offset="0" bits="16" t="u16" id="0xa38" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xa3a" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xa3c" val="0x07" visible="true" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xa3e" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xa40" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xa42" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xa44" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xa46" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xa48" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xa4a" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xa4c" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xa4e" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xa50" visible="true" val="0xd675" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xa52" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xa54" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xa56" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xa58" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xa5a" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xa5c" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xa5e" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xa60" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xa62" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xa64" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xa66" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xa68" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xa6a" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xa6c" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xa6e" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xa70" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xa72" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xa74" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xa76" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xa78" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xa7a" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xa7c" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xa7e" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xa80" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xa82" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xa84" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xa86" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xa88" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xa8a" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xa8c" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xa8e" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xa90" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xa92" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xa94" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xa96" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xa98" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xa9a" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xa9c" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xa9e" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xaa0" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xaa2" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xaa4" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xaa6" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xaa8" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xaaa" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xaac" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xaae" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xab0" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xab2" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xab4" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xab6" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xab8" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xaba" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xabc" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xabe" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xac0" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xac2" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xac4" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xac6" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xac8" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xaca" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xacc" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xace" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xad0" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xad2" visible="true" val="0x02d8" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xad4" visible="true" val="0x0405" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xad6" visible="true" val="0x05ad" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xad8" visible="true" val="0x0805" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xada" visible="true" val="0x0a18" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xadc" visible="true" val="0x0e43" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xade" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xae0" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xae2" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xae4" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xae6" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xae8" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xaea" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xaec" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xaee" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xaf0" visible="true" val="0x0902" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xaf2" visible="false" val="0xf07c" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xaf4" visible="false" val="0xa75" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xaf6" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xaf8" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xafa" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xafc" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xafe" visible="true" val="0x00" />
                <dac_post_gain offset="0" bits="16" t="u16" id="0xb00" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xb02" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xb04" visible="false" val="0x1" />
                <reserve0 offset="0" bits="784" t="u784" id="0xb06" visible="false" val="0x0" />
            </WB2>
            <SWB1 mode="4">
                <SampleRate offset="0" bits="16" t="u16" id="0xb68" visible="true" val="0x20" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xb6a" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xb6c" visible="false" val="0x0" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xb6e" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xb70" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xb72" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xb74" visible="true" val="0x2738" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xb76" visible="true" val="0x2170" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xb78" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xb7a" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xb7c" visible="true" val="0x1a82" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xb7e" visible="true" val="0xc4e2" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xb80" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xb82" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xb84" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xb86" visible="true" val="0xffffff1f" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xb88" visible="true" val="0xffffff97" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xb8a" visible="true" val="0xffffffc9" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xb8c" visible="true" val="0xffffff6d" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xb8e" visible="true" val="0x1d" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xb90" visible="true" val="0x16" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xb92" visible="true" val="0x0135" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xb94" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xb96" visible="true" val="0x01f3" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xb98" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xb9a" visible="true" val="0x0239" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xb9c" visible="true" val="0x7a" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xb9e" visible="true" val="0x01cc" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xba0" visible="true" val="0x1d" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xba2" visible="true" val="0x0246" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xba4" visible="true" val="0x4b" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xba6" visible="true" val="0xfffff01d" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xba8" visible="true" val="0x4b" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xbaa" visible="true" val="0x0246" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xbac" visible="true" val="0x1d" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xbae" visible="true" val="0x01cc" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xbb0" visible="true" val="0x7a" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xbb2" visible="true" val="0x0239" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xbb4" visible="true" val="0xffffff83" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xbb6" visible="true" val="0x01f3" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xbb8" visible="true" val="0xffffffd4" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xbba" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xbbc" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xbbe" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xbc0" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xbc2" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xbc4" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xbc6" visible="true" val="0x00" />
                <aec_enable offset="0" bits="16" t="u16" id="0xbc8" visible="false" val="0x00" />
                <pdelay offset="0" bits="16" t="u16" id="0xbca" visible="false" val="0x40" />
                <dl_ref_HPF_enable offset="0" bits="16" t="u16" id="0xbcc" visible="false" val="0x01" />
                <decor_filter_enable offset="0" bits="16" t="u16" id="0xbce" visible="false" val="0x00" />
                <fir_taps offset="0" bits="16" t="u16" id="0xbd0" visible="false" val="0x80" />
                <Aec_frozen offset="0" bits="16" t="u16" id="0xbd2" visible="false" val="0x00" />
                <coeff_frozen offset="0" bits="16" t="u16" id="0xbd4" visible="false" val="0x00" />
                <DT_dect_threshold offset="0" bits="16" t="u16" id="0xbd6" visible="false" val="0x0400" />
                <Dt_noise_floor offset="0" bits="16" t="u16" id="0xbd8" visible="false" val="0x20" />
                <step_size offset="0" bits="16" t="u16" id="0xbda" visible="false" val="0x0bb8" />
                <SA_ctrl offset="0" bits="16" t="u16" id="0xbdc" visible="false" val="0x03" />
                <send_threshold_freq offset="0" bits="16" t="u16" id="0xbde" visible="false" val="0x01c2" />
                <recv_threshold_freq offset="0" bits="16" t="u16" id="0xbe0" visible="false" val="0xfffffe3e" />
                <send-attenu_in_dt offset="0" bits="16" t="u16" id="0xbe2" visible="false" val="0x0400" />
                <send_attenu_in_rv offset="0" bits="16" t="u16" id="0xbe4" visible="false" val="0x0400" />
                <send_threshold offset="0" bits="16" t="u16" id="0xbe6" visible="false" val="0x2ee0" />
                <r2dt_threshold offset="0" bits="16" t="u16" id="0xbe8" visible="false" val="0x2ee0" />
                <recv_threshold offset="0" bits="16" t="u16" id="0xbea" visible="false" val="0x320" />
                <recv_only_sa_td offset="0" bits="16" t="u16" id="0xbec" visible="false" val="0x4b0" />
                <aec_ref_delay offset="0" bits="16" t="u16" id="0xbee" visible="false" val="0x40" />
                <aec_ul_delay offset="0" bits="16" t="u16" id="0xbf0" visible="false" val="0x120" />
                <aec_cng_gain offset="0" bits="16" t="u16" id="0xbf2" visible="false" val="0x0100" />
                <aec_tone_det_enable offset="0" bits="16" t="u16" id="0xbf4" visible="false" val="0x1" />
                <aec_tone_det_thd offset="0" bits="16" t="u16" id="0xbf6" visible="false" val="0x4b0" />
                <s2dt_threshold offset="0" bits="16" t="u16" id="0xbf8" visible="false" val="0xdac" />
                <coeff_norm_shift offset="0" bits="16" t="u16" id="0xbfa" visible="false" val="0x00" />
                <Bn40 offset="0" bits="16" t="u16" id="0xbfc" visible="false" val="0x0a" />
                <Sa_AR offset="0" bits="16" t="u16" id="0xbfe" visible="false" val="0x4020" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xc00" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xc02" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xc04" visible="true" val="0x01" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xc06" visible="true" val="0x11" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xc08" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xc0a" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xc0c" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xc0e" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xc10" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xc12" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xc14" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xc16" visible="true" val="0x0b" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xc18" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xc1a" visible="false" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xc1c" visible="false" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xc1e" visible="false" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xc20" visible="false" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xc22" visible="false" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xc24" visible="false" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xc26" visible="false" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xc28" visible="false" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xc2a" visible="false" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xc2c" visible="false" val="0xbbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xc2e" visible="false" val="0x4b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xc30" visible="false" val="0x12c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xc32" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xc34" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xc36" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xc38" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xc3a" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xc3c" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xc3e" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xc40" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xc42" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xc44" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xc46" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xc48" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xc4a" visible="true" val="0x1000" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xc4c" visible="true" val="0x3fb2" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xc4e" visible="true" val="0x3fb2" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xc50" visible="true" val="0x3fb2" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xc52" visible="true" val="0x3fb2" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xc54" visible="true" val="0x3fb2" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xc56" visible="true" val="0x3fb2" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xc58" visible="true" val="0x3fb2" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xc5a" visible="true" val="0x3fb2" />
                <ul_dgain_volume10 offset="0" bits="16" t="u16" id="0xc5c" visible="false" val="0x1000" />
                <ul_dgain_volume11 offset="0" bits="16" t="u16" id="0xc5e" visible="false" val="0x1000" />
                <ul_dgain_volume12 offset="0" bits="16" t="u16" id="0xc60" visible="false" val="0x1000" />
                <ul_dgain_volume13 offset="0" bits="16" t="u16" id="0xc62" visible="false" val="0x1000" />
                <ul_dgain_volume14 offset="0" bits="16" t="u16" id="0xc64" visible="false" val="0x1000" />
                <ul_dgain_volume15 offset="0" bits="16" t="u16" id="0xc66" visible="false" val="0x1000" />
                <st_dgain_volume1 offset="0" bits="16" t="u16" id="0xc68" visible="false" val="0x1000" />
                <st_dgain_volume2 offset="0" bits="16" t="u16" id="0xc6a" visible="false" val="0x1000" />
                <st_dgain_volume3 offset="0" bits="16" t="u16" id="0xc6c" visible="false" val="0x1000" />
                <st_dgain_volume4 offset="0" bits="16" t="u16" id="0xc6e" visible="false" val="0x1000" />
                <st_dgain_volume5 offset="0" bits="16" t="u16" id="0xc70" visible="false" val="0x1000" />
                <st_dgain_volume6 offset="0" bits="16" t="u16" id="0xc72" visible="false" val="0x1000" />
                <st_dgain_volume7 offset="0" bits="16" t="u16" id="0xc74" visible="false" val="0x1000" />
                <st_dgain_volume8 offset="0" bits="16" t="u16" id="0xc76" visible="false" val="0x1000" />
                <st_dgain_volume9 offset="0" bits="16" t="u16" id="0xc78" visible="false" val="0x1000" />
                <st_dgain_volume10 offset="0" bits="16" t="u16" id="0xc7a" visible="false" val="0x0" />
                <st_dgain_volume11 offset="0" bits="16" t="u16" id="0xc7c" visible="false" val="0x0" />
                <st_dgain_volume12 offset="0" bits="16" t="u16" id="0xc7e" visible="false" val="0x0" />
                <st_dgain_volume13 offset="0" bits="16" t="u16" id="0xc80" visible="false" val="0x0" />
                <st_dgain_volume14 offset="0" bits="16" t="u16" id="0xc82" visible="false" val="0x0" />
                <st_dgain_volume15 offset="0" bits="16" t="u16" id="0xc84" visible="false" val="0x0" />
                <aec_compensate_volume1 offset="0" bits="16" t="u16" id="0xc86" visible="false" val="0x1000" />
                <aec_compensate_volume2 offset="0" bits="16" t="u16" id="0xc88" visible="false" val="0x1000" />
                <aec_compensate_volume3 offset="0" bits="16" t="u16" id="0xc8a" visible="false" val="0x1000" />
                <aec_compensate_volume4 offset="0" bits="16" t="u16" id="0xc8c" visible="false" val="0x1000" />
                <aec_compensate_volume5 offset="0" bits="16" t="u16" id="0xc8e" visible="false" val="0x1000" />
                <aec_compensate_volume6 offset="0" bits="16" t="u16" id="0xc90" visible="false" val="0x1000" />
                <aec_compensate_volume7 offset="0" bits="16" t="u16" id="0xc92" visible="false" val="0x1000" />
                <aec_compensate_volume8 offset="0" bits="16" t="u16" id="0xc94" visible="false" val="0x1000" />
                <aec_compensate_volume9 offset="0" bits="16" t="u16" id="0xc96" visible="false" val="0x1000" />
                <aec_compensate_volume10 offset="0" bits="16" t="u16" id="0xc98" visible="false" val="0x1000" />
                <aec_compensate_volume11 offset="0" bits="16" t="u16" id="0xc9a" visible="false" val="0x1000" />
                <aec_compensate_volume12 offset="0" bits="16" t="u16" id="0xc9c" visible="false" val="0x1000" />
                <aec_compensate_volume13 offset="0" bits="16" t="u16" id="0xc9e" visible="false" val="0x1000" />
                <aec_compensate_volume14 offset="0" bits="16" t="u16" id="0xca0" visible="false" val="0x1000" />
                <aec_compensate_volume15 offset="0" bits="16" t="u16" id="0xca2" visible="false" val="0x1000" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xca4" visible="true" val="0x00" />
                <MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xca6" visible="true" val="0x2000" />
                <BLDRC_compress_limit offset="0" bits="16" t="u16" id="0xca8" visible="true" val="0x00" />
                <BLDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcaa" visible="true" val="0xffe2" />
                <BLDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcac" visible="true" val="0x6666" />
                <BLDRC_expand_limit offset="0" bits="16" t="u16" id="0xcae" visible="true" val="0xfe0c" />
                <BLDRC_expand_threshold offset="0" bits="16" t="u16" id="0xcb0" visible="true" val="0xfe70" />
                <BLDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcb2" visible="true" val="0x2000" />
                <SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xcb4" visible="true" val="0x1000" />
                <SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xcb6" visible="true" val="0x00" />
                <SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcb8" visible="true" val="0x1e" />
                <SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcba" visible="true" val="0x6666" />
                <SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xcbc" visible="true" val="0xfda8" />
                <SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xcbe" visible="true" val="0xfe70" />
                <SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcc0" visible="true" val="0x1000" />
                <LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xcc2" visible="true" val="0x1000" />
                <LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xcc4" visible="true" val="0x00" />
                <LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcc6" visible="true" val="0x1e" />
                <LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcc8" visible="true" val="0x6666" />
                <LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xcca" visible="true" val="0xfda8" />
                <LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xccc" visible="true" val="0xfe70" />
                <LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcce" visible="true" val="0x1000" />
                <MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xcd0" visible="true" val="0x1000" />
                <MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xcd2" visible="true" val="0x00" />
                <MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcd4" visible="true" val="0x1e" />
                <MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcd6" visible="true" val="0x6666" />
                <MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xcd8" visible="true" val="0xfda8" />
                <MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xcda" visible="true" val="0xfe70" />
                <MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcdc" visible="true" val="0x1000" />
                <HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xcde" visible="true" val="0x1000" />
                <HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xce0" visible="true" val="0x00" />
                <HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xce2" visible="true" val="0x1e" />
                <HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xce4" visible="true" val="0x6666" />
                <HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xce6" visible="true" val="0xfda8" />
                <HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xce8" visible="true" val="0xfe70" />
                <HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcea" visible="true" val="0x1000" />
                <ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xcec" visible="true" val="0x1000" />
                <ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xcee" visible="true" val="0x00" />
                <ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcf0" visible="true" val="0x1e" />
                <ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcf2" visible="true" val="0x6666" />
                <ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xcf4" visible="true" val="0xfda8" />
                <ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xcf6" visible="true" val="0xfe70" />
                <ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xcf8" visible="true" val="0x1000" />
                <PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xcfa" visible="true" val="0x00" />
                <PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xcfc" visible="true" val="0xffe2" />
                <PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xcfe" visible="true" val="0x6666" />
                <PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xd00" visible="true" val="0xfda8" />
                <PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xd02" visible="true" val="0xfe70" />
                <PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xd04" visible="true" val="0x1000" />
                <BL_filter_f0 offset="0" bits="16" t="u16" id="0xd06" visible="true" val="0x03e8" />
                <BL_filter_bw offset="0" bits="16" t="u16" id="0xd08" visible="true" val="0x64" />
                <MBDRC_band_num offset="0" bits="16" t="u16" id="0xd0a" visible="true" val="0x04" />
                <MBDRC_fx0 offset="0" bits="16" t="u16" id="0xd0c" visible="true" val="0xb4" />
                <MBDRC_fx1 offset="0" bits="16" t="u16" id="0xd0e" visible="true" val="0x0230" />
                <MBDRC_fx2 offset="0" bits="16" t="u16" id="0xd10" visible="true" val="0x09c4" />
                <MBDRC_fx3 offset="0" bits="16" t="u16" id="0xd12" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xd14" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xd16" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xd18" visible="true" val="0x2e7f" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xd1a" visible="true" val="0x3c0b" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xd1c" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xd1e" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xd20" visible="true" val="0x2e7f" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xd22" visible="true" val="0x2170" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xd24" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0xd26" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xd28" visible="true" val="0x1a82" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0xd2a" visible="true" val="0xec3e" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0xd2c" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0xd2e" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xd30" visible="true" val="0xfffffdf1" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xd32" visible="true" val="0xffffff76" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xd34" visible="true" val="0xffffff9e" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xd36" visible="true" val="0xfffffea1" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xd38" visible="true" val="0xfffffff5" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xd3a" visible="true" val="0x2a" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xd3c" visible="true" val="0x01ce" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xd3e" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xd40" visible="true" val="0x03bf" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xd42" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xd44" visible="true" val="0x0358" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xd46" visible="true" val="0xf7" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xd48" visible="true" val="0x017c" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xd4a" visible="true" val="0xc8" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xd4c" visible="true" val="0x01f5" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xd4e" visible="true" val="0x0103" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xd50" visible="true" val="0xffffeccc" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xd52" visible="true" val="0x0103" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xd54" visible="true" val="0x01f5" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xd56" visible="true" val="0xc8" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xd58" visible="true" val="0x017c" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xd5a" visible="true" val="0xf7" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xd5c" visible="true" val="0x0358" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xd5e" visible="true" val="0xfffffe6b" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xd60" visible="true" val="0x03bf" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xd62" visible="true" val="0xffffff22" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xd64" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xd66" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xd68" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xd6a" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xd6c" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xd6e" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xd70" visible="true" val="0x00" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0xd72" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0xd74" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0xd76" visible="true" val="0x2211" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0xd78" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0xd7a" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0xd7c" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0xd7e" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0xd80" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0xd82" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0xd84" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0xd86" visible="true" val="0x0b" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0xd88" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0xd8a" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0xd8c" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0xd8e" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0xd90" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0xd92" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0xd94" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0xd96" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0xd98" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0xd9a" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0xd9c" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0xd9e" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0xda0" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0xda2" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0xda4" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0xda6" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0xda8" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0xdaa" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0xdac" visible="true" val="0x019a" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0xdae" visible="true" val="0x0289" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0xdb0" visible="true" val="0x0405" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0xdb2" visible="true" val="0x065f" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0xdb4" visible="true" val="0x0a18" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0xdb6" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0xdb8" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0xdba" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0xdbc" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0xdbe" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0xdc0" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0xdc2" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0xdc4" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0xdc6" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0xdc8" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0xdca" visible="true" val="0x0902" />
                <iis_set00 offset="0" bits="16" t="u16" id="0xdcc" visible="false" val="0xf07c" />
                <iis_set01 offset="0" bits="16" t="u16" id="0xdce" visible="false" val="0xa75" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0xdd0" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0xdd2" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0xdd4" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0xdd6" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0xdd8" visible="true" val="0x00" />
                <dac_post_gain offset="0" bits="16" t="u16" id="0xdda" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0xddc" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0xdde" visible="false" val="0x1" />
                <reserve0 offset="0" bits="784" t="u784" id="0xde0" visible="false" val="0x0" />
            </SWB1>
            <FB1 mode="5">
                <SampleRate offset="0" bits="16" t="u16" id="0xe42" visible="true" val="0x30" />
                <Audio_switch offset="0" bits="16" t="u16" id="0xe44" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0xe46" visible="false" val="0x0" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0xe48" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0xe4a" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0xe4c" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xe4e" visible="true" val="0x1a82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0xe50" visible="true" val="0x00" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0xe52" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0xe54" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0xe56" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0xe58" visible="true" val="0x115f" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0xe5a" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0xe5c" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0xe5e" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0xe60" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0xe62" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0xe64" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0xe66" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0xe68" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0xe6a" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0xe6c" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0xe6e" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0xe70" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0xe72" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0xe74" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0xe76" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0xe78" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0xe7a" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0xe7c" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0xe7e" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0xe80" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0xe82" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0xe84" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0xe86" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0xe88" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0xe8a" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0xe8c" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0xe8e" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0xe90" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0xe92" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0xe94" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0xe96" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0xe98" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0xe9a" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0xe9c" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0xe9e" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0xea0" visible="true" val="0x1000" />
                <aec_enable offset="0" bits="16" t="u16" id="0xea2" visible="false" val="0x00" />
                <pdelay offset="0" bits="16" t="u16" id="0xea4" visible="false" val="0x40" />
                <dl_ref_HPF_enable offset="0" bits="16" t="u16" id="0xea6" visible="false" val="0x01" />
                <decor_filter_enable offset="0" bits="16" t="u16" id="0xea8" visible="false" val="0x00" />
                <fir_taps offset="0" bits="16" t="u16" id="0xeaa" visible="false" val="0x80" />
                <Aec_frozen offset="0" bits="16" t="u16" id="0xeac" visible="false" val="0x00" />
                <coeff_frozen offset="0" bits="16" t="u16" id="0xeae" visible="false" val="0x00" />
                <DT_dect_threshold offset="0" bits="16" t="u16" id="0xeb0" visible="false" val="0x0400" />
                <Dt_noise_floor offset="0" bits="16" t="u16" id="0xeb2" visible="false" val="0x20" />
                <step_size offset="0" bits="16" t="u16" id="0xeb4" visible="false" val="0x0bb8" />
                <SA_ctrl offset="0" bits="16" t="u16" id="0xeb6" visible="false" val="0x03" />
                <send_threshold_freq offset="0" bits="16" t="u16" id="0xeb8" visible="false" val="0x01c2" />
                <recv_threshold_freq offset="0" bits="16" t="u16" id="0xeba" visible="false" val="0xfe3e" />
                <send-attenu_in_dt offset="0" bits="16" t="u16" id="0xebc" visible="false" val="0x0400" />
                <send_attenu_in_rv offset="0" bits="16" t="u16" id="0xebe" visible="false" val="0x0400" />
                <send_threshold offset="0" bits="16" t="u16" id="0xec0" visible="false" val="0x2ee0" />
                <r2dt_threshold offset="0" bits="16" t="u16" id="0xec2" visible="false" val="0x2ee0" />
                <recv_threshold offset="0" bits="16" t="u16" id="0xec4" visible="false" val="0x320" />
                <recv_only_sa_td offset="0" bits="16" t="u16" id="0xec6" visible="false" val="0x4b0" />
                <aec_ref_delay offset="0" bits="16" t="u16" id="0xec8" visible="false" val="0x40" />
                <aec_ul_delay offset="0" bits="16" t="u16" id="0xeca" visible="false" val="0x120" />
                <aec_cng_gain offset="0" bits="16" t="u16" id="0xecc" visible="false" val="0x0100" />
                <aec_tone_det_enable offset="0" bits="16" t="u16" id="0xece" visible="false" val="0x1" />
                <aec_tone_det_thd offset="0" bits="16" t="u16" id="0xed0" visible="false" val="0x4b0" />
                <s2dt_threshold offset="0" bits="16" t="u16" id="0xed2" visible="false" val="0xdac" />
                <coeff_norm_shift offset="0" bits="16" t="u16" id="0xed4" visible="false" val="0x00" />
                <Bn40 offset="0" bits="16" t="u16" id="0xed6" visible="false" val="0x0a" />
                <Sa_AR offset="0" bits="16" t="u16" id="0xed8" visible="false" val="0x4020" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0xeda" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0xedc" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0xede" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0xee0" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0xee2" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0xee4" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0xee6" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0xee8" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0xeea" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0xeec" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0xeee" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0xef0" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0xef2" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0xef4" visible="false" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0xef6" visible="false" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0xef8" visible="false" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0xefa" visible="false" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0xefc" visible="false" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0xefe" visible="false" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0xf00" visible="false" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0xf02" visible="false" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0xf04" visible="false" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0xf06" visible="false" val="0xbbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0xf08" visible="false" val="0x4b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0xf0a" visible="false" val="0x12c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0xf0c" visible="true" val="0x00" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0xf0e" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0xf10" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0xf12" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0xf14" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0xf16" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0xf18" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0xf1a" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0xf1c" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0xf1e" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0xf20" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0xf22" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0xf24" visible="true" val="0x1000" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0xf26" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0xf28" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0xf2a" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0xf2c" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0xf2e" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0xf30" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0xf32" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0xf34" visible="true" val="0x4778" />
                <ul_dgain_volume10 offset="0" bits="16" t="u16" id="0xf36" visible="false" val="0x1000" />
                <ul_dgain_volume11 offset="0" bits="16" t="u16" id="0xf38" visible="false" val="0x1000" />
                <ul_dgain_volume12 offset="0" bits="16" t="u16" id="0xf3a" visible="false" val="0x1000" />
                <ul_dgain_volume13 offset="0" bits="16" t="u16" id="0xf3c" visible="false" val="0x1000" />
                <ul_dgain_volume14 offset="0" bits="16" t="u16" id="0xf3e" visible="false" val="0x1000" />
                <ul_dgain_volume15 offset="0" bits="16" t="u16" id="0xf40" visible="false" val="0x1000" />
                <st_dgain_volume1 offset="0" bits="16" t="u16" id="0xf42" visible="false" val="0x1000" />
                <st_dgain_volume2 offset="0" bits="16" t="u16" id="0xf44" visible="false" val="0x1000" />
                <st_dgain_volume3 offset="0" bits="16" t="u16" id="0xf46" visible="false" val="0x1000" />
                <st_dgain_volume4 offset="0" bits="16" t="u16" id="0xf48" visible="false" val="0x1000" />
                <st_dgain_volume5 offset="0" bits="16" t="u16" id="0xf4a" visible="false" val="0x1000" />
                <st_dgain_volume6 offset="0" bits="16" t="u16" id="0xf4c" visible="false" val="0x1000" />
                <st_dgain_volume7 offset="0" bits="16" t="u16" id="0xf4e" visible="false" val="0x1000" />
                <st_dgain_volume8 offset="0" bits="16" t="u16" id="0xf50" visible="false" val="0x1000" />
                <st_dgain_volume9 offset="0" bits="16" t="u16" id="0xf52" visible="false" val="0x1000" />
                <st_dgain_volume10 offset="0" bits="16" t="u16" id="0xf54" visible="false" val="0x0" />
                <st_dgain_volume11 offset="0" bits="16" t="u16" id="0xf56" visible="false" val="0x0" />
                <st_dgain_volume12 offset="0" bits="16" t="u16" id="0xf58" visible="false" val="0x0" />
                <st_dgain_volume13 offset="0" bits="16" t="u16" id="0xf5a" visible="false" val="0x0" />
                <st_dgain_volume14 offset="0" bits="16" t="u16" id="0xf5c" visible="false" val="0x0" />
                <st_dgain_volume15 offset="0" bits="16" t="u16" id="0xf5e" visible="false" val="0x0" />
                <aec_compensate_volume1 offset="0" bits="16" t="u16" id="0xf60" visible="false" val="0x1000" />
                <aec_compensate_volume2 offset="0" bits="16" t="u16" id="0xf62" visible="false" val="0x1000" />
                <aec_compensate_volume3 offset="0" bits="16" t="u16" id="0xf64" visible="false" val="0x1000" />
                <aec_compensate_volume4 offset="0" bits="16" t="u16" id="0xf66" visible="false" val="0x1000" />
                <aec_compensate_volume5 offset="0" bits="16" t="u16" id="0xf68" visible="false" val="0x1000" />
                <aec_compensate_volume6 offset="0" bits="16" t="u16" id="0xf6a" visible="false" val="0x1000" />
                <aec_compensate_volume7 offset="0" bits="16" t="u16" id="0xf6c" visible="false" val="0x1000" />
                <aec_compensate_volume8 offset="0" bits="16" t="u16" id="0xf6e" visible="false" val="0x1000" />
                <aec_compensate_volume9 offset="0" bits="16" t="u16" id="0xf70" visible="false" val="0x1000" />
                <aec_compensate_volume10 offset="0" bits="16" t="u16" id="0xf72" visible="false" val="0x1000" />
                <aec_compensate_volume11 offset="0" bits="16" t="u16" id="0xf74" visible="false" val="0x1000" />
                <aec_compensate_volume12 offset="0" bits="16" t="u16" id="0xf76" visible="false" val="0x1000" />
                <aec_compensate_volume13 offset="0" bits="16" t="u16" id="0xf78" visible="false" val="0x1000" />
                <aec_compensate_volume14 offset="0" bits="16" t="u16" id="0xf7a" visible="false" val="0x1000" />
                <aec_compensate_volume15 offset="0" bits="16" t="u16" id="0xf7c" visible="false" val="0x1000" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0xf7e" visible="true" val="0x00" />
                <MBDRC_pre_gain offset="0" bits="16" t="u16" id="0xf80" visible="true" val="0x2000" />
                <BLDRC_compress_limit offset="0" bits="16" t="u16" id="0xf82" visible="true" val="0x00" />
                <BLDRC_compress_threshold offset="0" bits="16" t="u16" id="0xf84" visible="true" val="0xffe2" />
                <BLDRC_compress_ratio offset="0" bits="16" t="u16" id="0xf86" visible="true" val="0x6666" />
                <BLDRC_expand_limit offset="0" bits="16" t="u16" id="0xf88" visible="true" val="0xfe0c" />
                <BLDRC_expand_threshold offset="0" bits="16" t="u16" id="0xf8a" visible="true" val="0xfe70" />
                <BLDRC_expand_ratio offset="0" bits="16" t="u16" id="0xf8c" visible="true" val="0x2000" />
                <SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0xf8e" visible="true" val="0x1000" />
                <SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0xf90" visible="true" val="0x00" />
                <SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xf92" visible="true" val="0x1e" />
                <SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xf94" visible="true" val="0x6666" />
                <SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0xf96" visible="true" val="0xfda8" />
                <SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xf98" visible="true" val="0xfe70" />
                <SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xf9a" visible="true" val="0x1000" />
                <LowDRC_pre_gain offset="0" bits="16" t="u16" id="0xf9c" visible="true" val="0x1000" />
                <LowDRC_compress_limit offset="0" bits="16" t="u16" id="0xf9e" visible="true" val="0x00" />
                <LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0xfa0" visible="true" val="0x1e" />
                <LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0xfa2" visible="true" val="0x6666" />
                <LowDRC_expand_limit offset="0" bits="16" t="u16" id="0xfa4" visible="true" val="0xfda8" />
                <LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0xfa6" visible="true" val="0xfe70" />
                <LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0xfa8" visible="true" val="0x1000" />
                <MidDRC_pre_gain offset="0" bits="16" t="u16" id="0xfaa" visible="true" val="0x1000" />
                <MidDRC_compress_limit offset="0" bits="16" t="u16" id="0xfac" visible="true" val="0x00" />
                <MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0xfae" visible="true" val="0x1e" />
                <MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0xfb0" visible="true" val="0x6666" />
                <MidDRC_expand_limit offset="0" bits="16" t="u16" id="0xfb2" visible="true" val="0xfda8" />
                <MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0xfb4" visible="true" val="0xfe70" />
                <MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0xfb6" visible="true" val="0x1000" />
                <HighDRC_pre_gain offset="0" bits="16" t="u16" id="0xfb8" visible="true" val="0x1000" />
                <HighDRC_compress_limit offset="0" bits="16" t="u16" id="0xfba" visible="true" val="0x00" />
                <HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xfbc" visible="true" val="0x1e" />
                <HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xfbe" visible="true" val="0x6666" />
                <HighDRC_expand_limit offset="0" bits="16" t="u16" id="0xfc0" visible="true" val="0xfda8" />
                <HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xfc2" visible="true" val="0xfe70" />
                <HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xfc4" visible="true" val="0x1000" />
                <ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0xfc6" visible="true" val="0x1000" />
                <ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0xfc8" visible="true" val="0x00" />
                <ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0xfca" visible="true" val="0x1e" />
                <ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0xfcc" visible="true" val="0x6666" />
                <ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0xfce" visible="true" val="0xfda8" />
                <ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0xfd0" visible="true" val="0xfe70" />
                <ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0xfd2" visible="true" val="0x1000" />
                <PostDRC_compress_limit offset="0" bits="16" t="u16" id="0xfd4" visible="true" val="0x00" />
                <PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0xfd6" visible="true" val="0xffe2" />
                <PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0xfd8" visible="true" val="0x6666" />
                <PostDRC_expand_limit offset="0" bits="16" t="u16" id="0xfda" visible="true" val="0xfda8" />
                <PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0xfdc" visible="true" val="0xfe70" />
                <PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0xfde" visible="true" val="0x1000" />
                <BL_filter_f0 offset="0" bits="16" t="u16" id="0xfe0" visible="true" val="0x03e8" />
                <BL_filter_bw offset="0" bits="16" t="u16" id="0xfe2" visible="true" val="0x64" />
                <MBDRC_band_num offset="0" bits="16" t="u16" id="0xfe4" visible="true" val="0x04" />
                <MBDRC_fx0 offset="0" bits="16" t="u16" id="0xfe6" visible="true" val="0xb4" />
                <MBDRC_fx1 offset="0" bits="16" t="u16" id="0xfe8" visible="true" val="0x0230" />
                <MBDRC_fx2 offset="0" bits="16" t="u16" id="0xfea" visible="true" val="0x09c4" />
                <MBDRC_fx3 offset="0" bits="16" t="u16" id="0xfec" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0xfee" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0xff0" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0xff2" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0xff4" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0xff6" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0xff8" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0xffa" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0xffc" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0xffe" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x1000" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1002" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1004" visible="true" val="0xd675" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1006" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1008" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x100a" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x100c" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x100e" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x1010" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x1012" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x1014" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x1016" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x1018" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x101a" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x101c" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x101e" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x1020" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x1022" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x1024" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x1026" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x1028" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x102a" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x102c" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x102e" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x1030" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x1032" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x1034" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x1036" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x1038" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x103a" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x103c" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x103e" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x1040" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x1042" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x1044" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x1046" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x1048" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x104a" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x104c" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x104e" visible="true" val="0x01" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x1050" visible="true" val="0x11" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x1052" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x1054" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x1056" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x1058" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x105a" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x105c" visible="true" val="0x0190" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x105e" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x1060" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x1062" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x1064" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x1066" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x1068" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x106a" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x106c" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x106e" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x1070" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x1072" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x1074" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x1076" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x1078" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x107a" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x107c" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x107e" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x1080" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x1082" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x1084" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x1086" visible="true" val="0x019a" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x1088" visible="true" val="0x0289" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x108a" visible="true" val="0x0405" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x108c" visible="true" val="0x065f" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x108e" visible="true" val="0x0a18" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x1090" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x1092" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x1094" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x1096" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x1098" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x109a" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x109c" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x109e" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x10a0" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x10a2" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x10a4" visible="true" val="0x0902" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x10a6" visible="false" val="0xf07c" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x10a8" visible="false" val="0xa75" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x10aa" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x10ac" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x10ae" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x10b0" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x10b2" visible="true" val="0x00" />
                <dac_post_gain offset="0" bits="16" t="u16" id="0x10b4" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x10b6" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x10b8" visible="false" val="0x1" />
                <reserve0 offset="0" bits="784" t="u784" id="0x10ba" visible="false" val="0x0" />
            </FB1>
            <VOIP1 mode="6">
                <SampleRate offset="0" bits="16" t="u16" id="0x111c" visible="true" val="0x10" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x111e" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x1120" visible="false" val="0x0" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x1122" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x1124" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x1126" visible="true" val="0x00" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1128" visible="true" val="0x1a82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x112a" visible="true" val="0x00" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x112c" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x112e" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x1130" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x1132" visible="true" val="0x115f" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x1134" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1136" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x1138" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x113a" visible="true" val="0x00" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x113c" visible="true" val="0x00" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x113e" visible="true" val="0x00" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x1140" visible="true" val="0x00" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x1142" visible="true" val="0x00" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x1144" visible="true" val="0x00" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x1146" visible="true" val="0x00" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x1148" visible="true" val="0x00" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x114a" visible="true" val="0x00" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x114c" visible="true" val="0x00" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x114e" visible="true" val="0x00" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x1150" visible="true" val="0x00" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x1152" visible="true" val="0x00" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x1154" visible="true" val="0x00" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x1156" visible="true" val="0x00" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x1158" visible="true" val="0x00" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x115a" visible="true" val="0x00" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x115c" visible="true" val="0x00" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x115e" visible="true" val="0x00" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x1160" visible="true" val="0x00" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x1162" visible="true" val="0x00" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x1164" visible="true" val="0x00" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x1166" visible="true" val="0x00" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x1168" visible="true" val="0x00" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x116a" visible="true" val="0x00" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x116c" visible="true" val="0x00" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x116e" visible="true" val="0x00" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x1170" visible="true" val="0x00" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x1172" visible="true" val="0x00" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x1174" visible="true" val="0x00" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x1176" visible="true" val="0x00" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x1178" visible="true" val="0x00" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x117a" visible="true" val="0x1000" />
                <aec_enable offset="0" bits="16" t="u16" id="0x117c" visible="false" val="0x00" />
                <pdelay offset="0" bits="16" t="u16" id="0x117e" visible="false" val="0x40" />
                <dl_ref_HPF_enable offset="0" bits="16" t="u16" id="0x1180" visible="false" val="0x01" />
                <decor_filter_enable offset="0" bits="16" t="u16" id="0x1182" visible="false" val="0x00" />
                <fir_taps offset="0" bits="16" t="u16" id="0x1184" visible="false" val="0x80" />
                <Aec_frozen offset="0" bits="16" t="u16" id="0x1186" visible="false" val="0x00" />
                <coeff_frozen offset="0" bits="16" t="u16" id="0x1188" visible="false" val="0x00" />
                <DT_dect_threshold offset="0" bits="16" t="u16" id="0x118a" visible="false" val="0x0400" />
                <Dt_noise_floor offset="0" bits="16" t="u16" id="0x118c" visible="false" val="0x20" />
                <step_size offset="0" bits="16" t="u16" id="0x118e" visible="false" val="0x0bb8" />
                <SA_ctrl offset="0" bits="16" t="u16" id="0x1190" visible="false" val="0x03" />
                <send_threshold_freq offset="0" bits="16" t="u16" id="0x1192" visible="false" val="0x01c2" />
                <recv_threshold_freq offset="0" bits="16" t="u16" id="0x1194" visible="false" val="0xfe3e" />
                <send-attenu_in_dt offset="0" bits="16" t="u16" id="0x1196" visible="false" val="0x0400" />
                <send_attenu_in_rv offset="0" bits="16" t="u16" id="0x1198" visible="false" val="0x0400" />
                <send_threshold offset="0" bits="16" t="u16" id="0x119a" visible="false" val="0x2ee0" />
                <r2dt_threshold offset="0" bits="16" t="u16" id="0x119c" visible="false" val="0x2ee0" />
                <recv_threshold offset="0" bits="16" t="u16" id="0x119e" visible="false" val="0x320" />
                <recv_only_sa_td offset="0" bits="16" t="u16" id="0x11a0" visible="false" val="0x4b0" />
                <aec_ref_delay offset="0" bits="16" t="u16" id="0x11a2" visible="false" val="0x40" />
                <aec_ul_delay offset="0" bits="16" t="u16" id="0x11a4" visible="false" val="0x120" />
                <aec_cng_gain offset="0" bits="16" t="u16" id="0x11a6" visible="false" val="0x0100" />
                <aec_tone_det_enable offset="0" bits="16" t="u16" id="0x11a8" visible="false" val="0x1" />
                <aec_tone_det_thd offset="0" bits="16" t="u16" id="0x11aa" visible="false" val="0x4b0" />
                <s2dt_threshold offset="0" bits="16" t="u16" id="0x11ac" visible="false" val="0xdac" />
                <coeff_norm_shift offset="0" bits="16" t="u16" id="0x11ae" visible="false" val="0x00" />
                <Bn40 offset="0" bits="16" t="u16" id="0x11b0" visible="false" val="0x0a" />
                <Sa_AR offset="0" bits="16" t="u16" id="0x11b2" visible="false" val="0x4020" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x11b4" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x11b6" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x11b8" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x11ba" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x11bc" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x11be" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x11c0" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x11c2" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x11c4" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x11c6" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x11c8" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x11ca" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x11cc" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x11ce" visible="false" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x11d0" visible="false" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x11d2" visible="false" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x11d4" visible="false" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x11d6" visible="false" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x11d8" visible="false" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x11da" visible="false" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x11dc" visible="false" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x11de" visible="false" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x11e0" visible="false" val="0xbbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x11e2" visible="false" val="0x4b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x11e4" visible="false" val="0x12c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x11e6" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x11e8" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x11ea" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x11ec" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x11ee" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x11f0" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x11f2" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x11f4" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x11f6" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x11f8" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x11fa" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x11fc" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x11fe" visible="true" val="0x59fa" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x1200" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x1202" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x1204" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x1206" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x1208" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x120a" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x120c" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x120e" visible="true" val="0x4778" />
                <ul_dgain_volume10 offset="0" bits="16" t="u16" id="0x1210" visible="false" val="0x1000" />
                <ul_dgain_volume11 offset="0" bits="16" t="u16" id="0x1212" visible="false" val="0x1000" />
                <ul_dgain_volume12 offset="0" bits="16" t="u16" id="0x1214" visible="false" val="0x1000" />
                <ul_dgain_volume13 offset="0" bits="16" t="u16" id="0x1216" visible="false" val="0x1000" />
                <ul_dgain_volume14 offset="0" bits="16" t="u16" id="0x1218" visible="false" val="0x1000" />
                <ul_dgain_volume15 offset="0" bits="16" t="u16" id="0x121a" visible="false" val="0x1000" />
                <st_dgain_volume1 offset="0" bits="16" t="u16" id="0x121c" visible="false" val="0x1000" />
                <st_dgain_volume2 offset="0" bits="16" t="u16" id="0x121e" visible="false" val="0x1000" />
                <st_dgain_volume3 offset="0" bits="16" t="u16" id="0x1220" visible="false" val="0x1000" />
                <st_dgain_volume4 offset="0" bits="16" t="u16" id="0x1222" visible="false" val="0x1000" />
                <st_dgain_volume5 offset="0" bits="16" t="u16" id="0x1224" visible="false" val="0x1000" />
                <st_dgain_volume6 offset="0" bits="16" t="u16" id="0x1226" visible="false" val="0x1000" />
                <st_dgain_volume7 offset="0" bits="16" t="u16" id="0x1228" visible="false" val="0x1000" />
                <st_dgain_volume8 offset="0" bits="16" t="u16" id="0x122a" visible="false" val="0x1000" />
                <st_dgain_volume9 offset="0" bits="16" t="u16" id="0x122c" visible="false" val="0x1000" />
                <st_dgain_volume10 offset="0" bits="16" t="u16" id="0x122e" visible="false" val="0x0" />
                <st_dgain_volume11 offset="0" bits="16" t="u16" id="0x1230" visible="false" val="0x0" />
                <st_dgain_volume12 offset="0" bits="16" t="u16" id="0x1232" visible="false" val="0x0" />
                <st_dgain_volume13 offset="0" bits="16" t="u16" id="0x1234" visible="false" val="0x0" />
                <st_dgain_volume14 offset="0" bits="16" t="u16" id="0x1236" visible="false" val="0x0" />
                <st_dgain_volume15 offset="0" bits="16" t="u16" id="0x1238" visible="false" val="0x0" />
                <aec_compensate_volume1 offset="0" bits="16" t="u16" id="0x123a" visible="false" val="0x1000" />
                <aec_compensate_volume2 offset="0" bits="16" t="u16" id="0x123c" visible="false" val="0x1000" />
                <aec_compensate_volume3 offset="0" bits="16" t="u16" id="0x123e" visible="false" val="0x1000" />
                <aec_compensate_volume4 offset="0" bits="16" t="u16" id="0x1240" visible="false" val="0x1000" />
                <aec_compensate_volume5 offset="0" bits="16" t="u16" id="0x1242" visible="false" val="0x1000" />
                <aec_compensate_volume6 offset="0" bits="16" t="u16" id="0x1244" visible="false" val="0x1000" />
                <aec_compensate_volume7 offset="0" bits="16" t="u16" id="0x1246" visible="false" val="0x1000" />
                <aec_compensate_volume8 offset="0" bits="16" t="u16" id="0x1248" visible="false" val="0x1000" />
                <aec_compensate_volume9 offset="0" bits="16" t="u16" id="0x124a" visible="false" val="0x1000" />
                <aec_compensate_volume10 offset="0" bits="16" t="u16" id="0x124c" visible="false" val="0x1000" />
                <aec_compensate_volume11 offset="0" bits="16" t="u16" id="0x124e" visible="false" val="0x1000" />
                <aec_compensate_volume12 offset="0" bits="16" t="u16" id="0x1250" visible="false" val="0x1000" />
                <aec_compensate_volume13 offset="0" bits="16" t="u16" id="0x1252" visible="false" val="0x1000" />
                <aec_compensate_volume14 offset="0" bits="16" t="u16" id="0x1254" visible="false" val="0x1000" />
                <aec_compensate_volume15 offset="0" bits="16" t="u16" id="0x1256" visible="false" val="0x1000" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x1258" visible="true" val="0x00" />
                <MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x125a" visible="true" val="0x2000" />
                <BLDRC_compress_limit offset="0" bits="16" t="u16" id="0x125c" visible="true" val="0x00" />
                <BLDRC_compress_threshold offset="0" bits="16" t="u16" id="0x125e" visible="true" val="0xffe2" />
                <BLDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1260" visible="true" val="0x6666" />
                <BLDRC_expand_limit offset="0" bits="16" t="u16" id="0x1262" visible="true" val="0xfe0c" />
                <BLDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1264" visible="true" val="0xfe70" />
                <BLDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1266" visible="true" val="0x2000" />
                <SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x1268" visible="true" val="0x1000" />
                <SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x126a" visible="true" val="0x00" />
                <SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x126c" visible="true" val="0x1e" />
                <SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x126e" visible="true" val="0x6666" />
                <SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x1270" visible="true" val="0xfda8" />
                <SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1272" visible="true" val="0xfe70" />
                <SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1274" visible="true" val="0x1000" />
                <LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x1276" visible="true" val="0x1000" />
                <LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x1278" visible="true" val="0x00" />
                <LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x127a" visible="true" val="0x1e" />
                <LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x127c" visible="true" val="0x6666" />
                <LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x127e" visible="true" val="0xfda8" />
                <LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1280" visible="true" val="0xfe70" />
                <LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1282" visible="true" val="0x1000" />
                <MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x1284" visible="true" val="0x1000" />
                <MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x1286" visible="true" val="0x00" />
                <MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1288" visible="true" val="0x1e" />
                <MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x128a" visible="true" val="0x6666" />
                <MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x128c" visible="true" val="0xfda8" />
                <MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x128e" visible="true" val="0xfe70" />
                <MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1290" visible="true" val="0x1000" />
                <HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x1292" visible="true" val="0x1000" />
                <HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x1294" visible="true" val="0x00" />
                <HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1296" visible="true" val="0x1e" />
                <HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1298" visible="true" val="0x6666" />
                <HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x129a" visible="true" val="0xfda8" />
                <HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x129c" visible="true" val="0xfe70" />
                <HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x129e" visible="true" val="0x1000" />
                <ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x12a0" visible="true" val="0x1000" />
                <ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x12a2" visible="true" val="0x00" />
                <ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x12a4" visible="true" val="0x1e" />
                <ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x12a6" visible="true" val="0x6666" />
                <ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x12a8" visible="true" val="0xfda8" />
                <ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x12aa" visible="true" val="0xfe70" />
                <ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x12ac" visible="true" val="0x1000" />
                <PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x12ae" visible="true" val="0x00" />
                <PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x12b0" visible="true" val="0xffe2" />
                <PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x12b2" visible="true" val="0x6666" />
                <PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x12b4" visible="true" val="0xfda8" />
                <PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x12b6" visible="true" val="0xfe70" />
                <PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x12b8" visible="true" val="0x1000" />
                <BL_filter_f0 offset="0" bits="16" t="u16" id="0x12ba" visible="true" val="0x03e8" />
                <BL_filter_bw offset="0" bits="16" t="u16" id="0x12bc" visible="true" val="0x64" />
                <MBDRC_band_num offset="0" bits="16" t="u16" id="0x12be" visible="true" val="0x04" />
                <MBDRC_fx0 offset="0" bits="16" t="u16" id="0x12c0" visible="true" val="0xb4" />
                <MBDRC_fx1 offset="0" bits="16" t="u16" id="0x12c2" visible="true" val="0x0230" />
                <MBDRC_fx2 offset="0" bits="16" t="u16" id="0x12c4" visible="true" val="0x09c4" />
                <MBDRC_fx3 offset="0" bits="16" t="u16" id="0x12c6" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x12c8" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x12ca" visible="true" val="0x00" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x12cc" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x12ce" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x12d0" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x12d2" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x12d4" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x12d6" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x12d8" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x12da" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x12dc" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x12de" visible="true" val="0xd675" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x12e0" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x12e2" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x12e4" visible="true" val="0x00" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x12e6" visible="true" val="0x00" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x12e8" visible="true" val="0x00" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x12ea" visible="true" val="0x00" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x12ec" visible="true" val="0x00" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x12ee" visible="true" val="0x00" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x12f0" visible="true" val="0x00" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x12f2" visible="true" val="0x00" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x12f4" visible="true" val="0x00" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x12f6" visible="true" val="0x00" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x12f8" visible="true" val="0x00" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x12fa" visible="true" val="0x00" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x12fc" visible="true" val="0x00" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x12fe" visible="true" val="0x00" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x1300" visible="true" val="0x00" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x1302" visible="true" val="0x00" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x1304" visible="true" val="0x00" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x1306" visible="true" val="0x00" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x1308" visible="true" val="0x00" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x130a" visible="true" val="0x00" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x130c" visible="true" val="0x00" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x130e" visible="true" val="0x00" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x1310" visible="true" val="0x00" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x1312" visible="true" val="0x00" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x1314" visible="true" val="0x00" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x1316" visible="true" val="0x00" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x1318" visible="true" val="0x00" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x131a" visible="true" val="0x00" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x131c" visible="true" val="0x00" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x131e" visible="true" val="0x00" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x1320" visible="true" val="0x00" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x1322" visible="true" val="0x00" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x1324" visible="true" val="0x1000" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x1326" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x1328" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x132a" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x132c" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x132e" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x1330" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x1332" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x1334" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x1336" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x1338" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x133a" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x133c" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x133e" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x1340" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x1342" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x1344" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x1346" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x1348" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x134a" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x134c" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x134e" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x1350" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x1352" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x1354" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x1356" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x1358" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x135a" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x135c" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x135e" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x1360" visible="true" val="0x0e43" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x1362" visible="true" val="0x0e43" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x1364" visible="true" val="0x0e43" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x1366" visible="true" val="0x0e43" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x1368" visible="true" val="0x0e43" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x136a" visible="true" val="0x0e43" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x136c" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x136e" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x1370" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x1372" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x1374" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x1376" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x1378" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x137a" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x137c" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x137e" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x1380" visible="false" val="0xf07c" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x1382" visible="false" val="0xa75" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x1384" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x1386" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x1388" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x138a" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x138c" visible="true" val="0x00" />
                <dac_post_gain offset="0" bits="16" t="u16" id="0x138e" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x1390" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x1392" visible="false" val="0x1" />
                <reserve0 offset="0" bits="784" t="u784" id="0x1394" visible="false" val="0x0" />
            </VOIP1>
        </Handset>
    </Audio>
    <Loopback>
        <Handset>
            <Loop1 mode="7">
                <SampleRate offset="0" bits="16" t="u16" id="0x13f6" visible="true" val="0x08" />
                <Audio_switch offset="0" bits="16" t="u16" id="0x13f8" visible="true" val="0x0101" />
                <Audio_version offset="0" bits="16" t="u16" id="0x13fa" visible="false" val="0x0" />
                <sidetone_switch offset="0" bits="16" t="u16" id="0x13fc" visible="false" val="0x00" />
                <aec_switch offset="0" bits="16" t="u16" id="0x13fe" visible="true" val="0x00" />
                <ul_EQ_switch offset="0" bits="16" t="u16" id="0x1400" visible="true" val="0x03" />
                <ul_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x1402" visible="true" val="0x1a82" />
                <ul_EQ_bass_beta offset="0" bits="16" t="u16" id="0x1404" visible="true" val="0x00" />
                <ul_EQ_bass_gama offset="0" bits="16" t="u16" id="0x1406" visible="true" val="0x00" />
                <ul_EQ_bass_gain offset="0" bits="16" t="u16" id="0x1408" visible="true" val="0x1000" />
                <ul_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x140a" visible="true" val="0x2ac3" />
                <ul_EQ_treble_beta offset="0" bits="16" t="u16" id="0x140c" visible="true" val="0x115f" />
                <ul_EQ_treble_gama offset="0" bits="16" t="u16" id="0x140e" visible="true" val="0x00" />
                <ul_EQ_treble_gain offset="0" bits="16" t="u16" id="0x1410" visible="true" val="0x1000" />
                <ul_FIR_HPF_enable offset="0" bits="16" t="u16" id="0x1412" visible="true" val="0x00" />
                <ul_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x1414" visible="true" val="0x02" />
                <ul_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x1416" visible="true" val="0x1d" />
                <ul_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x1418" visible="true" val="0x3f" />
                <ul_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x141a" visible="true" val="0x1a" />
                <ul_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x141c" visible="true" val="0x7a" />
                <ul_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x141e" visible="true" val="0x27" />
                <ul_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x1420" visible="true" val="0xeb" />
                <ul_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x1422" visible="true" val="0x0c" />
                <ul_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x1424" visible="true" val="0x0141" />
                <ul_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x1426" visible="true" val="0xffffffdf" />
                <ul_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x1428" visible="true" val="0x0195" />
                <ul_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x142a" visible="true" val="0xffffffeb" />
                <ul_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x142c" visible="true" val="0x01b9" />
                <ul_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x142e" visible="true" val="0xffffffc2" />
                <ul_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x1430" visible="true" val="0x01f0" />
                <ul_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x1432" visible="true" val="0xffffffc6" />
                <ul_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x1434" visible="true" val="0xfffff194" />
                <ul_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x1436" visible="true" val="0xffffffc6" />
                <ul_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x1438" visible="true" val="0x01f0" />
                <ul_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x143a" visible="true" val="0xffffffc2" />
                <ul_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x143c" visible="true" val="0x01b9" />
                <ul_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x143e" visible="true" val="0xffffffeb" />
                <ul_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x1440" visible="true" val="0x0195" />
                <ul_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x1442" visible="true" val="0xffffffdf" />
                <ul_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x1444" visible="true" val="0x0141" />
                <ul_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x1446" visible="true" val="0x0c" />
                <ul_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x1448" visible="true" val="0xeb" />
                <ul_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x144a" visible="true" val="0x27" />
                <ul_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x144c" visible="true" val="0x7a" />
                <ul_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x144e" visible="true" val="0x1a" />
                <ul_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x1450" visible="true" val="0x3f" />
                <ul_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x1452" visible="true" val="0x1d" />
                <ul_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x1454" visible="true" val="0x02" />
                <aec_enable offset="0" bits="16" t="u16" id="0x1456" visible="false" val="0x00" />
                <pdelay offset="0" bits="16" t="u16" id="0x1458" visible="false" val="0x40" />
                <dl_ref_HPF_enable offset="0" bits="16" t="u16" id="0x145a" visible="false" val="0x01" />
                <decor_filter_enable offset="0" bits="16" t="u16" id="0x145c" visible="false" val="0x00" />
                <fir_taps offset="0" bits="16" t="u16" id="0x145e" visible="false" val="0x80" />
                <Aec_frozen offset="0" bits="16" t="u16" id="0x1460" visible="false" val="0x00" />
                <coeff_frozen offset="0" bits="16" t="u16" id="0x1462" visible="false" val="0x00" />
                <DT_dect_threshold offset="0" bits="16" t="u16" id="0x1464" visible="false" val="0x0400" />
                <Dt_noise_floor offset="0" bits="16" t="u16" id="0x1466" visible="false" val="0x20" />
                <step_size offset="0" bits="16" t="u16" id="0x1468" visible="false" val="0x0bb8" />
                <SA_ctrl offset="0" bits="16" t="u16" id="0x146a" visible="false" val="0x03" />
                <send_threshold_freq offset="0" bits="16" t="u16" id="0x146c" visible="false" val="0x01c2" />
                <recv_threshold_freq offset="0" bits="16" t="u16" id="0x146e" visible="false" val="0xfe3e" />
                <send-attenu_in_dt offset="0" bits="16" t="u16" id="0x1470" visible="false" val="0x0400" />
                <send_attenu_in_rv offset="0" bits="16" t="u16" id="0x1472" visible="false" val="0x0400" />
                <send_threshold offset="0" bits="16" t="u16" id="0x1474" visible="false" val="0x2ee0" />
                <r2dt_threshold offset="0" bits="16" t="u16" id="0x1476" visible="false" val="0x2ee0" />
                <recv_threshold offset="0" bits="16" t="u16" id="0x1478" visible="false" val="0x320" />
                <recv_only_sa_td offset="0" bits="16" t="u16" id="0x147a" visible="false" val="0x4b0" />
                <aec_ref_delay offset="0" bits="16" t="u16" id="0x147c" visible="false" val="0x40" />
                <aec_ul_delay offset="0" bits="16" t="u16" id="0x147e" visible="false" val="0x120" />
                <aec_cng_gain offset="0" bits="16" t="u16" id="0x1480" visible="false" val="0x0100" />
                <aec_tone_det_enable offset="0" bits="16" t="u16" id="0x1482" visible="false" val="0x1" />
                <aec_tone_det_thd offset="0" bits="16" t="u16" id="0x1484" visible="false" val="0x4b0" />
                <s2dt_threshold offset="0" bits="16" t="u16" id="0x1486" visible="false" val="0xdac" />
                <coeff_norm_shift offset="0" bits="16" t="u16" id="0x1488" visible="false" val="0x00" />
                <Bn40 offset="0" bits="16" t="u16" id="0x148a" visible="false" val="0x0a" />
                <Sa_AR offset="0" bits="16" t="u16" id="0x148c" visible="false" val="0x4020" />
                <Clarity_switch offset="0" bits="16" t="u16" id="0x148e" visible="true" val="0x00" />
                <ul_nr_modu1_switch offset="0" bits="16" t="u16" id="0x1490" visible="true" val="0x1111" />
                <ul_nr_modu2_switch offset="0" bits="16" t="u16" id="0x1492" visible="true" val="0x00" />
                <ul_nr_modu3_switch offset="0" bits="16" t="u16" id="0x1494" visible="true" val="0x1011" />
                <ul_min_psne offset="0" bits="16" t="u16" id="0x1496" visible="true" val="0xe69c" />
                <ul_max_psne offset="0" bits="16" t="u16" id="0x1498" visible="true" val="0xea84" />
                <ul_nr_dgain offset="0" bits="16" t="u16" id="0x149a" visible="true" val="0x00" />
                <ul_ns_factor offset="0" bits="16" t="u16" id="0x149c" visible="true" val="0x64" />
                <ul_ns_up_factor offset="0" bits="16" t="u16" id="0x149e" visible="true" val="0xc8" />
                <ul_ns_limit offset="0" bits="16" t="u16" id="0x14a0" visible="true" val="0x0258" />
                <ul_dis_snr_thd offset="0" bits="16" t="u16" id="0x14a2" visible="true" val="0x04b0" />
                <ul_dis_band offset="0" bits="16" t="u16" id="0x14a4" visible="true" val="0x06" />
                <ul_dis_limit offset="0" bits="16" t="u16" id="0x14a6" visible="true" val="0x0960" />
                <ul_anr_rsv0 offset="0" bits="16" t="u16" id="0x14a8" visible="false" val="0xffe8" />
                <ul_anr_rsv1 offset="0" bits="16" t="u16" id="0x14aa" visible="false" val="0xfe34" />
                <ul_anr_rsv2 offset="0" bits="16" t="u16" id="0x14ac" visible="false" val="0xfdf8" />
                <ul_anr_rsv3 offset="0" bits="16" t="u16" id="0x14ae" visible="false" val="0x50" />
                <ul_anr_rsv4 offset="0" bits="16" t="u16" id="0x14b0" visible="false" val="0x1e" />
                <ul_anr_rsv5 offset="0" bits="16" t="u16" id="0x14b2" visible="false" val="0xe69c" />
                <ul_anr_rsv6 offset="0" bits="16" t="u16" id="0x14b4" visible="false" val="0xf448" />
                <ul_anr_rsv7 offset="0" bits="16" t="u16" id="0x14b6" visible="false" val="0xec78" />
                <ul_anr_rsv8 offset="0" bits="16" t="u16" id="0x14b8" visible="false" val="0xe69c" />
                <ul_anr_rsv9 offset="0" bits="16" t="u16" id="0x14ba" visible="false" val="0xbbb" />
                <ul_anr_rsv10 offset="0" bits="16" t="u16" id="0x14bc" visible="false" val="0x4b0" />
                <ul_anr_rsv11 offset="0" bits="16" t="u16" id="0x14be" visible="false" val="0x12c" />
                <ul_alc_cng_switch offset="0" bits="16" t="u16" id="0x14c0" visible="true" val="0x01" />
                <ul_alc_pre_gain offset="0" bits="16" t="u16" id="0x14c2" visible="true" val="0x1000" />
                <ul_alc_compress_limit offset="0" bits="16" t="u16" id="0x14c4" visible="true" val="0x00" />
                <ul_alc_compress_threshold offset="0" bits="16" t="u16" id="0x14c6" visible="true" val="0xffffffe2" />
                <ul_alc_compress_ratio offset="0" bits="16" t="u16" id="0x14c8" visible="true" val="0x671f" />
                <ul_alc_expand_limit offset="0" bits="16" t="u16" id="0x14ca" visible="true" val="0xfffffc7c" />
                <ul_alc_expand_threshold offset="0" bits="16" t="u16" id="0x14cc" visible="true" val="0xfffffda8" />
                <ul_alc_expand_ratio offset="0" bits="16" t="u16" id="0x14ce" visible="true" val="0x213e" />
                <ul_noise_gain offset="0" bits="16" t="u16" id="0x14d0" visible="true" val="0x01" />
                <st_ng_rsv0 offset="0" bits="16" t="u16" id="0x14d2" visible="false" val="0x0100" />
                <st_ng_rsv1 offset="0" bits="16" t="u16" id="0x14d4" visible="false" val="0x50" />
                <st_ng_rsv2 offset="0" bits="16" t="u16" id="0x14d6" visible="false" val="0x0100" />
                <ul_dgain_volume1 offset="0" bits="16" t="u16" id="0x14d8" visible="true" val="0x59fa" />
                <ul_dgain_volume2 offset="0" bits="16" t="u16" id="0x14da" visible="true" val="0x4778" />
                <ul_dgain_volume3 offset="0" bits="16" t="u16" id="0x14dc" visible="true" val="0x4778" />
                <ul_dgain_volume4 offset="0" bits="16" t="u16" id="0x14de" visible="true" val="0x4778" />
                <ul_dgain_volume5 offset="0" bits="16" t="u16" id="0x14e0" visible="true" val="0x4778" />
                <ul_dgain_volume6 offset="0" bits="16" t="u16" id="0x14e2" visible="true" val="0x4778" />
                <ul_dgain_volume7 offset="0" bits="16" t="u16" id="0x14e4" visible="true" val="0x4778" />
                <ul_dgain_volume8 offset="0" bits="16" t="u16" id="0x14e6" visible="true" val="0x4778" />
                <ul_dgain_volume9 offset="0" bits="16" t="u16" id="0x14e8" visible="true" val="0x4778" />
                <ul_dgain_volume10 offset="0" bits="16" t="u16" id="0x14ea" visible="false" val="0x1000" />
                <ul_dgain_volume11 offset="0" bits="16" t="u16" id="0x14ec" visible="false" val="0x1000" />
                <ul_dgain_volume12 offset="0" bits="16" t="u16" id="0x14ee" visible="false" val="0x1000" />
                <ul_dgain_volume13 offset="0" bits="16" t="u16" id="0x14f0" visible="false" val="0x1000" />
                <ul_dgain_volume14 offset="0" bits="16" t="u16" id="0x14f2" visible="false" val="0x1000" />
                <ul_dgain_volume15 offset="0" bits="16" t="u16" id="0x14f4" visible="false" val="0x1000" />
                <st_dgain_volume1 offset="0" bits="16" t="u16" id="0x14f6" visible="false" val="0x1000" />
                <st_dgain_volume2 offset="0" bits="16" t="u16" id="0x14f8" visible="false" val="0x1000" />
                <st_dgain_volume3 offset="0" bits="16" t="u16" id="0x14fa" visible="false" val="0x1000" />
                <st_dgain_volume4 offset="0" bits="16" t="u16" id="0x14fc" visible="false" val="0x1000" />
                <st_dgain_volume5 offset="0" bits="16" t="u16" id="0x14fe" visible="false" val="0x1000" />
                <st_dgain_volume6 offset="0" bits="16" t="u16" id="0x1500" visible="false" val="0x1000" />
                <st_dgain_volume7 offset="0" bits="16" t="u16" id="0x1502" visible="false" val="0x1000" />
                <st_dgain_volume8 offset="0" bits="16" t="u16" id="0x1504" visible="false" val="0x1000" />
                <st_dgain_volume9 offset="0" bits="16" t="u16" id="0x1506" visible="false" val="0x1000" />
                <st_dgain_volume10 offset="0" bits="16" t="u16" id="0x1508" visible="false" val="0x0" />
                <st_dgain_volume11 offset="0" bits="16" t="u16" id="0x150a" visible="false" val="0x0" />
                <st_dgain_volume12 offset="0" bits="16" t="u16" id="0x150c" visible="false" val="0x0" />
                <st_dgain_volume13 offset="0" bits="16" t="u16" id="0x150e" visible="false" val="0x0" />
                <st_dgain_volume14 offset="0" bits="16" t="u16" id="0x1510" visible="false" val="0x0" />
                <st_dgain_volume15 offset="0" bits="16" t="u16" id="0x1512" visible="false" val="0x0" />
                <aec_compensate_volume1 offset="0" bits="16" t="u16" id="0x1514" visible="false" val="0x1000" />
                <aec_compensate_volume2 offset="0" bits="16" t="u16" id="0x1516" visible="false" val="0x1000" />
                <aec_compensate_volume3 offset="0" bits="16" t="u16" id="0x1518" visible="false" val="0x1000" />
                <aec_compensate_volume4 offset="0" bits="16" t="u16" id="0x151a" visible="false" val="0x1000" />
                <aec_compensate_volume5 offset="0" bits="16" t="u16" id="0x151c" visible="false" val="0x1000" />
                <aec_compensate_volume6 offset="0" bits="16" t="u16" id="0x151e" visible="false" val="0x1000" />
                <aec_compensate_volume7 offset="0" bits="16" t="u16" id="0x1520" visible="false" val="0x1000" />
                <aec_compensate_volume8 offset="0" bits="16" t="u16" id="0x1522" visible="false" val="0x1000" />
                <aec_compensate_volume9 offset="0" bits="16" t="u16" id="0x1524" visible="false" val="0x1000" />
                <aec_compensate_volume10 offset="0" bits="16" t="u16" id="0x1526" visible="false" val="0x1000" />
                <aec_compensate_volume11 offset="0" bits="16" t="u16" id="0x1528" visible="false" val="0x1000" />
                <aec_compensate_volume12 offset="0" bits="16" t="u16" id="0x152a" visible="false" val="0x1000" />
                <aec_compensate_volume13 offset="0" bits="16" t="u16" id="0x152c" visible="false" val="0x1000" />
                <aec_compensate_volume14 offset="0" bits="16" t="u16" id="0x152e" visible="false" val="0x1000" />
                <aec_compensate_volume15 offset="0" bits="16" t="u16" id="0x1530" visible="false" val="0x1000" />
                <MBDRC_switch offset="0" bits="16" t="u16" id="0x1532" visible="true" val="0x00" />
                <MBDRC_pre_gain offset="0" bits="16" t="u16" id="0x1534" visible="true" val="0x2000" />
                <BLDRC_compress_limit offset="0" bits="16" t="u16" id="0x1536" visible="true" val="0x00" />
                <BLDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1538" visible="true" val="0xffe2" />
                <BLDRC_compress_ratio offset="0" bits="16" t="u16" id="0x153a" visible="true" val="0x6666" />
                <BLDRC_expand_limit offset="0" bits="16" t="u16" id="0x153c" visible="true" val="0xfe0c" />
                <BLDRC_expand_threshold offset="0" bits="16" t="u16" id="0x153e" visible="true" val="0xfe70" />
                <BLDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1540" visible="true" val="0x2000" />
                <SLowDRC_pre_gain offset="0" bits="16" t="u16" id="0x1542" visible="true" val="0x1000" />
                <SLowDRC_compress_limit offset="0" bits="16" t="u16" id="0x1544" visible="true" val="0x00" />
                <SLowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1546" visible="true" val="0x1e" />
                <SLowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1548" visible="true" val="0x6666" />
                <SLowDRC_expand_limit offset="0" bits="16" t="u16" id="0x154a" visible="true" val="0xfda8" />
                <SLowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x154c" visible="true" val="0xfe70" />
                <SLowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x154e" visible="true" val="0x1000" />
                <LowDRC_pre_gain offset="0" bits="16" t="u16" id="0x1550" visible="true" val="0x1000" />
                <LowDRC_compress_limit offset="0" bits="16" t="u16" id="0x1552" visible="true" val="0x00" />
                <LowDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1554" visible="true" val="0x1e" />
                <LowDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1556" visible="true" val="0x6666" />
                <LowDRC_expand_limit offset="0" bits="16" t="u16" id="0x1558" visible="true" val="0xfda8" />
                <LowDRC_expand_threshold offset="0" bits="16" t="u16" id="0x155a" visible="true" val="0xfe70" />
                <LowDRC_expand_ratio offset="0" bits="16" t="u16" id="0x155c" visible="true" val="0x1000" />
                <MidDRC_pre_gain offset="0" bits="16" t="u16" id="0x155e" visible="true" val="0x1000" />
                <MidDRC_compress_limit offset="0" bits="16" t="u16" id="0x1560" visible="true" val="0x00" />
                <MidDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1562" visible="true" val="0x1e" />
                <MidDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1564" visible="true" val="0x6666" />
                <MidDRC_expand_limit offset="0" bits="16" t="u16" id="0x1566" visible="true" val="0xfda8" />
                <MidDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1568" visible="true" val="0xfe70" />
                <MidDRC_expand_ratio offset="0" bits="16" t="u16" id="0x156a" visible="true" val="0x1000" />
                <HighDRC_pre_gain offset="0" bits="16" t="u16" id="0x156c" visible="true" val="0x1000" />
                <HighDRC_compress_limit offset="0" bits="16" t="u16" id="0x156e" visible="true" val="0x00" />
                <HighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x1570" visible="true" val="0x1e" />
                <HighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1572" visible="true" val="0x6666" />
                <HighDRC_expand_limit offset="0" bits="16" t="u16" id="0x1574" visible="true" val="0xfda8" />
                <HighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1576" visible="true" val="0xfe70" />
                <HighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1578" visible="true" val="0x1000" />
                <ShighDRC_pre_gain offset="0" bits="16" t="u16" id="0x157a" visible="true" val="0x1000" />
                <ShighDRC_compress_limit offset="0" bits="16" t="u16" id="0x157c" visible="true" val="0x00" />
                <ShighDRC_compress_threshold offset="0" bits="16" t="u16" id="0x157e" visible="true" val="0x1e" />
                <ShighDRC_compress_ratio offset="0" bits="16" t="u16" id="0x1580" visible="true" val="0x6666" />
                <ShighDRC_expand_limit offset="0" bits="16" t="u16" id="0x1582" visible="true" val="0xfda8" />
                <ShighDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1584" visible="true" val="0xfe70" />
                <ShighDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1586" visible="true" val="0x1000" />
                <PostDRC_compress_limit offset="0" bits="16" t="u16" id="0x1588" visible="true" val="0x00" />
                <PostDRC_compress_threshold offset="0" bits="16" t="u16" id="0x158a" visible="true" val="0xffe2" />
                <PostDRC_compress_ratio offset="0" bits="16" t="u16" id="0x158c" visible="true" val="0x6666" />
                <PostDRC_expand_limit offset="0" bits="16" t="u16" id="0x158e" visible="true" val="0xfda8" />
                <PostDRC_expand_threshold offset="0" bits="16" t="u16" id="0x1590" visible="true" val="0xfe70" />
                <PostDRC_expand_ratio offset="0" bits="16" t="u16" id="0x1592" visible="true" val="0x1000" />
                <BL_filter_f0 offset="0" bits="16" t="u16" id="0x1594" visible="true" val="0x03e8" />
                <BL_filter_bw offset="0" bits="16" t="u16" id="0x1596" visible="true" val="0x64" />
                <MBDRC_band_num offset="0" bits="16" t="u16" id="0x1598" visible="true" val="0x04" />
                <MBDRC_fx0 offset="0" bits="16" t="u16" id="0x159a" visible="true" val="0xb4" />
                <MBDRC_fx1 offset="0" bits="16" t="u16" id="0x159c" visible="true" val="0x0230" />
                <MBDRC_fx2 offset="0" bits="16" t="u16" id="0x159e" visible="true" val="0x09c4" />
                <MBDRC_fx3 offset="0" bits="16" t="u16" id="0x15a0" visible="true" val="0x1388" />
                <dl_EQ_AGC_switch offset="0" bits="16" t="u16" id="0x15a2" visible="true" val="0x00" />
                <dl_EQ_switch offset="0" bits="16" t="u16" id="0x15a4" visible="true" val="0x07" />
                <dl_EQ_bass_alpha offset="0" bits="16" t="u16" id="0x15a6" visible="true" val="0x36a9" />
                <dl_EQ_bass_beta offset="0" bits="16" t="u16" id="0x15a8" visible="true" val="0x2990" />
                <dl_EQ_bass_gama offset="0" bits="16" t="u16" id="0x15aa" visible="true" val="0x00" />
                <dl_EQ_bass_gain offset="0" bits="16" t="u16" id="0x15ac" visible="true" val="0x1000" />
                <dl_EQ_mid_alpha offset="0" bits="16" t="u16" id="0x15ae" visible="true" val="0x3274" />
                <dl_EQ_mid_beta offset="0" bits="16" t="u16" id="0x15b0" visible="true" val="0x0c7c" />
                <dl_EQ_mid_gama offset="0" bits="16" t="u16" id="0x15b2" visible="true" val="0x00" />
                <dl_EQ_mid_gain offset="0" bits="16" t="u16" id="0x15b4" visible="true" val="0x1000" />
                <dl_EQ_treble_alpha offset="0" bits="16" t="u16" id="0x15b6" visible="true" val="0x3274" />
                <dl_EQ_treble_beta offset="0" bits="16" t="u16" id="0x15b8" visible="true" val="0xd675" />
                <dl_EQ_treble_gama offset="0" bits="16" t="u16" id="0x15ba" visible="true" val="0x00" />
                <dl_EQ_treble_gain offset="0" bits="16" t="u16" id="0x15bc" visible="true" val="0x1000" />
                <dl_fir_eq_coef00 offset="0" bits="16" t="u16" id="0x15be" visible="true" val="0xfffffff4" />
                <dl_fir_eq_coef01 offset="0" bits="16" t="u16" id="0x15c0" visible="true" val="0x24" />
                <dl_fir_eq_coef02 offset="0" bits="16" t="u16" id="0x15c2" visible="true" val="0x46" />
                <dl_fir_eq_coef03 offset="0" bits="16" t="u16" id="0x15c4" visible="true" val="0x14" />
                <dl_fir_eq_coef04 offset="0" bits="16" t="u16" id="0x15c6" visible="true" val="0x78" />
                <dl_fir_eq_coef05 offset="0" bits="16" t="u16" id="0x15c8" visible="true" val="0x2a" />
                <dl_fir_eq_coef06 offset="0" bits="16" t="u16" id="0x15ca" visible="true" val="0xfd" />
                <dl_fir_eq_coef07 offset="0" bits="16" t="u16" id="0x15cc" visible="true" val="0xfffffffc" />
                <dl_fir_eq_coef08 offset="0" bits="16" t="u16" id="0x15ce" visible="true" val="0x014c" />
                <dl_fir_eq_coef09 offset="0" bits="16" t="u16" id="0x15d0" visible="true" val="0xffffffbf" />
                <dl_fir_eq_coef10 offset="0" bits="16" t="u16" id="0x15d2" visible="true" val="0x01a0" />
                <dl_fir_eq_coef11 offset="0" bits="16" t="u16" id="0x15d4" visible="true" val="0xfffffff8" />
                <dl_fir_eq_coef12 offset="0" bits="16" t="u16" id="0x15d6" visible="true" val="0x01b0" />
                <dl_fir_eq_coef13 offset="0" bits="16" t="u16" id="0x15d8" visible="true" val="0xffffffc3" />
                <dl_fir_eq_coef14 offset="0" bits="16" t="u16" id="0x15da" visible="true" val="0x0206" />
                <dl_fir_eq_coef15 offset="0" bits="16" t="u16" id="0x15dc" visible="true" val="0xffffffdd" />
                <dl_fir_eq_coef16 offset="0" bits="16" t="u16" id="0x15de" visible="true" val="0xfffff143" />
                <dl_fir_eq_coef17 offset="0" bits="16" t="u16" id="0x15e0" visible="true" val="0xffffffdd" />
                <dl_fir_eq_coef18 offset="0" bits="16" t="u16" id="0x15e2" visible="true" val="0x0206" />
                <dl_fir_eq_coef19 offset="0" bits="16" t="u16" id="0x15e4" visible="true" val="0xffffffc3" />
                <dl_fir_eq_coef20 offset="0" bits="16" t="u16" id="0x15e6" visible="true" val="0x01b0" />
                <dl_fir_eq_coef21 offset="0" bits="16" t="u16" id="0x15e8" visible="true" val="0xfffffff8" />
                <dl_fir_eq_coef22 offset="0" bits="16" t="u16" id="0x15ea" visible="true" val="0x01a0" />
                <dl_fir_eq_coef23 offset="0" bits="16" t="u16" id="0x15ec" visible="true" val="0xffffffbf" />
                <dl_fir_eq_coef24 offset="0" bits="16" t="u16" id="0x15ee" visible="true" val="0x014c" />
                <dl_fir_eq_coef25 offset="0" bits="16" t="u16" id="0x15f0" visible="true" val="0xfffffffc" />
                <dl_fir_eq_coef26 offset="0" bits="16" t="u16" id="0x15f2" visible="true" val="0xfd" />
                <dl_fir_eq_coef27 offset="0" bits="16" t="u16" id="0x15f4" visible="true" val="0x2a" />
                <dl_fir_eq_coef28 offset="0" bits="16" t="u16" id="0x15f6" visible="true" val="0x78" />
                <dl_fir_eq_coef29 offset="0" bits="16" t="u16" id="0x15f8" visible="true" val="0x14" />
                <dl_fir_eq_coef30 offset="0" bits="16" t="u16" id="0x15fa" visible="true" val="0x46" />
                <dl_fir_eq_coef31 offset="0" bits="16" t="u16" id="0x15fc" visible="true" val="0x24" />
                <dl_fir_eq_coef32 offset="0" bits="16" t="u16" id="0x15fe" visible="true" val="0xfffffff4" />
                <dl_nr_modu1_switch offset="0" bits="16" t="u16" id="0x1600" visible="true" val="0x1111" />
                <dl_nr_modu2_switch offset="0" bits="16" t="u16" id="0x1602" visible="true" val="0x00" />
                <dl_nr_modu3_switch offset="0" bits="16" t="u16" id="0x1604" visible="true" val="0x1011" />
                <dl_min_psne offset="0" bits="16" t="u16" id="0x1606" visible="true" val="0xe69c" />
                <dl_max_psne offset="0" bits="16" t="u16" id="0x1608" visible="true" val="0xea84" />
                <dl_nr_dgain offset="0" bits="16" t="u16" id="0x160a" visible="true" val="0x00" />
                <dl_ns_factor offset="0" bits="16" t="u16" id="0x160c" visible="true" val="0x64" />
                <dl_ns_up_factor offset="0" bits="16" t="u16" id="0x160e" visible="true" val="0xc8" />
                <dl_ns_limit offset="0" bits="16" t="u16" id="0x1610" visible="true" val="0x0258" />
                <dl_dis_snr_thd offset="0" bits="16" t="u16" id="0x1612" visible="true" val="0x04b0" />
                <dl_dis_band offset="0" bits="16" t="u16" id="0x1614" visible="true" val="0x06" />
                <dl_dis_limit offset="0" bits="16" t="u16" id="0x1616" visible="true" val="0x04b0" />
                <dl_dis_hf_gain0 offset="0" bits="16" t="u16" id="0x1618" visible="true" val="0x00" />
                <dl_dis_hf_gain1 offset="0" bits="16" t="u16" id="0x161a" visible="true" val="0x00" />
                <dl_dis_hf_gain2 offset="0" bits="16" t="u16" id="0x161c" visible="true" val="0x0514" />
                <dl_dis_hf_gain3 offset="0" bits="16" t="u16" id="0x161e" visible="true" val="0x07d0" />
                <dl_dis_hf_gain4 offset="0" bits="16" t="u16" id="0x1620" visible="true" val="0x0960" />
                <dl_alc_cng_switch offset="0" bits="16" t="u16" id="0x1622" visible="true" val="0x01" />
                <dl_alc_pre_gain offset="0" bits="16" t="u16" id="0x1624" visible="true" val="0x1000" />
                <dl_alc_compress_limit offset="0" bits="16" t="u16" id="0x1626" visible="true" val="0x00" />
                <dl_alc_compress_threshold offset="0" bits="16" t="u16" id="0x1628" visible="true" val="0xffffffe2" />
                <dl_alc_compress_ratio offset="0" bits="16" t="u16" id="0x162a" visible="true" val="0x671f" />
                <dl_alc_expand_limit offset="0" bits="16" t="u16" id="0x162c" visible="true" val="0xfffffc7c" />
                <dl_alc_expand_threshold offset="0" bits="16" t="u16" id="0x162e" visible="true" val="0xfffffda8" />
                <dl_alc_expand_ratio offset="0" bits="16" t="u16" id="0x1630" visible="true" val="0x213e" />
                <dl_noise_gain offset="0" bits="16" t="u16" id="0x1632" visible="true" val="0x01" />
                <dl_tone_switch offset="0" bits="16" t="u16" id="0x1634" visible="true" val="0x00" />
                <dl_tone_gain_step offset="0" bits="16" t="u16" id="0x1636" visible="true" val="0x28" />
                <dl_tone_gain offset="0" bits="16" t="u16" id="0x1638" visible="true" val="0x1000" />
                <dl_dgain_volume1 offset="0" bits="16" t="u16" id="0x163a" visible="true" val="0x1000" />
                <dl_dgain_volume2 offset="0" bits="16" t="u16" id="0x163c" visible="true" val="0x0405" />
                <dl_dgain_volume3 offset="0" bits="16" t="u16" id="0x163e" visible="true" val="0x05ad" />
                <dl_dgain_volume4 offset="0" bits="16" t="u16" id="0x1640" visible="true" val="0x0805" />
                <dl_dgain_volume5 offset="0" bits="16" t="u16" id="0x1642" visible="true" val="0x0b54" />
                <dl_dgain_volume6 offset="0" bits="16" t="u16" id="0x1644" visible="true" val="0x1000" />
                <dl_dgain_volume7 offset="0" bits="16" t="u16" id="0x1646" visible="true" val="0x1fed" />
                <dl_dgain_volume8 offset="0" bits="16" t="u16" id="0x1648" visible="true" val="0x1fed" />
                <dl_dgain_volume9 offset="0" bits="16" t="u16" id="0x164a" visible="true" val="0x1fed" />
                <dl_dgain_volume10 offset="0" bits="16" t="u16" id="0x164c" visible="false" val="0x1fed" />
                <dl_dgain_volume11 offset="0" bits="16" t="u16" id="0x164e" visible="false" val="0x1fed" />
                <dl_dgain_volume12 offset="0" bits="16" t="u16" id="0x1650" visible="false" val="0x1fed" />
                <dl_dgain_volume13 offset="0" bits="16" t="u16" id="0x1652" visible="false" val="0x1fed" />
                <dl_dgain_volume14 offset="0" bits="16" t="u16" id="0x1654" visible="false" val="0x1fed" />
                <dl_dgain_volume15 offset="0" bits="16" t="u16" id="0x1656" visible="false" val="0x1fed" />
                <dc_remove_set offset="0" bits="16" t="u16" id="0x1658" visible="true" val="0x0602" />
                <iis_set00 offset="0" bits="16" t="u16" id="0x165a" visible="false" val="0xf07c" />
                <iis_set01 offset="0" bits="16" t="u16" id="0x165c" visible="false" val="0xa75" />
                <tone_gen_mode offset="0" bits="16" t="u16" id="0x165e" visible="true" val="0x01" />
                <Loopback_gain offset="0" bits="16" t="u16" id="0x1660" visible="true" val="0x1000" />
                <Ul_record_gain offset="0" bits="16" t="u16" id="0x1662" visible="true" val="0x1000" />
                <dl_record_gain offset="0" bits="16" t="u16" id="0x1664" visible="true" val="0x1000" />
                <dl_da_device_l offset="0" bits="16" t="u16" id="0x1666" visible="true" val="0x00" />
                <dac_post_gain offset="0" bits="16" t="u16" id="0x1668" visible="true" val="0x1000" />
                <mode_index offset="0" bits="16" t="u16" id="0x166a" visible="true" val="0x1111" />
                <reference offset="0" bits="16" t="u16" id="0x166c" visible="false" val="0x1" />
                <reserve0 offset="0" bits="784" t="u784" id="0x166e" visible="false" val="0x0" />
            </Loop1>
        </Handset>
    </Loopback>
</audio_structure>
