# compile vhdl design source files
vhdl xil_defaultlib  "../../../Proyecto_dsed_final.srcs/sources_1/new/Dsed.vhd"
vhdl xil_defaultlib  "../../../Proyecto_dsed_final.srcs/sim_1/new/fir_filter_advance_tb.vhd"

# Do not sort compile order
nosort
