KTÜ Bilgisayar Mühendiliği Bölümünde Sayısal Tasarım Laboratuvarında 1 nolu deney olarak **VHDL ile Devre Tasarımı** yürütülmektedir.

**Deneyin amacı;**
* VHDL, FPGA vb. sayısal tasarım kavramlarını bilir.
* Tasarım süreçlerini bilir, uygular
* Kombinasyonel devreler tasarlar, VHDL kodunu yazar, simulasyon yapar
* Ardışıl devreler tasarlar, VHDL kodunu yazar, simulasyon yapar

---

## Deney Yürütme Planı
### Bazı Temel Sorular
* FPGA, VHDL ne demek? 
* ASIC, Arduino ile ne farkları vardır?
### Tasarım Adımları
* Proje fikri → Kodlama → Derleme → Fonksiyonel Sümulasyon → Zamansal Simulasyon → FPGA → Üretim
Akış şemasını çiziniz
### VHDL Kod Yapısı
* kütüphane (kullanılan araçlar), entity (giriş, çıkış), architecture (mimari ve yapacağı iş için kod)
### Kombinasyonel Devre Örneği
* 3 girişli AND, 3 girişli NAND vs...
### Ardışıl Devre Örneği
* Deney föyündeki çamaşır makinesi, → ön yıkama, kurutma durumu eklenebilir, her durumda R gelince başlangıca gidebilir.
