# Serie 0 - FSM en HDL

En esta serie se implementaron las **m√°quinas de estado finito (FSM)** del primer parcial en **SystemVerilog** usando **Vivado**.

## Contenido
- [`Vivado/FSM1.sv`](./Vivado/FSM1.sv)
- [`Vivado/FSM2.sv`](./Vivado/FSM2.sv)
- [`Vivado/Top.sv`](./Vivado/Top.sv)

## Video
- https://youtu.be/4zIyIRiycw0
