#include <insn_latency.h>

std::map<std::string, int> insn_to_latency {
    {"rv32_amoadd_d", 1},
    {"rv32_amoadd_w", 1},
    {"rv32_amoand_d", 1},
    {"rv32_amoand_w", 1},
    {"rv32_amomax_d", 1},
    {"rv32_amomaxu_d", 1},
    {"rv32_amomaxu_w", 1},
    {"rv32_amomax_w", 1},
    {"rv32_amomin_d", 1},
    {"rv32_amominu_d", 1},
    {"rv32_amominu_w", 1},
    {"rv32_amomin_w", 1},
    {"rv32_amoor_d", 1},
    {"rv32_amoor_w", 1},
    {"rv32_amoswap_d", 1},
    {"rv32_amoswap_w", 1},
    {"rv32_amoxor_d", 1},
    {"rv32_amoxor_w", 1},
    {"rv32_lr_d", 1},
    {"rv32_lr_w", 1},
    {"rv32_sc_d", 1},
    {"rv32_sc_w", 1},
    {"rv32_c_add", 1},
    {"rv32_c_addi", 1},
    {"rv32_c_addi4spn", 1},
    {"rv32_c_addw", 1},
    {"rv32_c_and", 1},
    {"rv32_c_andi", 1},
    {"rv32_c_beqz", 1},
    {"rv32_c_bnez", 1},
    {"rv32_c_ebreak", 1},
    {"rv32_c_fld", 1},
    {"rv32_c_fldsp", 1},
    {"rv32_c_flw", 1},
    {"rv32_c_flwsp", 1},
    {"rv32_c_fsd", 1},
    {"rv32_c_fsdsp", 1},
    {"rv32_c_fsw", 1},
    {"rv32_c_fswsp", 1},
    {"rv32_c_j", 1},
    {"rv32_c_jal", 1},
    {"rv32_c_jalr", 1},
    {"rv32_c_jr", 1},
    {"rv32_c_li", 1},
    {"rv32_c_lui", 1},
    {"rv32_c_lw", 1},
    {"rv32_c_lwsp", 1},
    {"rv32_c_mv", 1},
    {"rv32_c_or", 1},
    {"rv32_c_slli", 1},
    {"rv32_c_srai", 1},
    {"rv32_c_srli", 1},
    {"rv32_c_sub", 1},
    {"rv32_c_subw", 1},
    {"rv32_c_sw", 1},
    {"rv32_c_swsp", 1},
    {"rv32_c_xor", 1},
    {"rv32_add", 1},
    {"rv32_addi", 1},
    {"rv32_addiw", 1},
    {"rv32_addw", 1},
    {"rv32_and", 1},
    {"rv32_andi", 1},
    {"rv32_auipc", 1},
    {"rv32_beq", 1},
    {"rv32_bge", 1},
    {"rv32_bgeu", 1},
    {"rv32_blt", 1},
    {"rv32_bltu", 1},
    {"rv32_bne", 1},
    {"rv32_jal", 1},
    {"rv32_jalr", 1},
    {"rv32_lb", 1},
    {"rv32_lbu", 1},
    {"rv32_ld", 1},
    {"rv32_lh", 1},
    {"rv32_lhu", 1},
    {"rv32_lui", 1},
    {"rv32_lw", 1},
    {"rv32_lwu", 1},
    {"rv32_or", 1},
    {"rv32_ori", 1},
    {"rv32_sb", 1},
    {"rv32_sd", 1},
    {"rv32_sh", 1},
    {"rv32_sll", 1},
    {"rv32_slli", 1},
    {"rv32_slliw", 1},
    {"rv32_sllw", 1},
    {"rv32_slt", 1},
    {"rv32_slti", 1},
    {"rv32_sltiu", 1},
    {"rv32_sltu", 1},
    {"rv32_sra", 1},
    {"rv32_srai", 1},
    {"rv32_sraiw", 1},
    {"rv32_sraw", 1},
    {"rv32_srl", 1},
    {"rv32_srli", 1},
    {"rv32_srliw", 1},
    {"rv32_srlw", 1},
    {"rv32_sub", 1},
    {"rv32_subw", 1},
    {"rv32_sw", 1},
    {"rv32_xor", 1},
    {"rv32_xori", 1},
    {"rv32_fence", 1},
    {"rv32_fence_i", 1},
    {"rv32_simfence", 1},
    {"rv32_div", 1},
    {"rv32_divu", 1},
    {"rv32_divuw", 1},
    {"rv32_divw", 1},
    {"rv32_mul", 1},
    {"rv32_mulh", 1},
    {"rv32_mulhsu", 1},
    {"rv32_mulhu", 1},
    {"rv32_mulw", 1},
    {"rv32_rem", 1},
    {"rv32_remu", 1},
    {"rv32_remuw", 1},
    {"rv32_remw", 1},
    {"rv32_fadd_s", 1},
    {"rv32_fclass_s", 1},
    {"rv32_fcvt_l_s", 1},
    {"rv32_fcvt_lu_s", 1},
    {"rv32_fcvt_s_l", 1},
    {"rv32_fcvt_s_lu", 1},
    {"rv32_fcvt_s_w", 1},
    {"rv32_fcvt_s_wu", 1},
    {"rv32_fcvt_w_s", 1},
    {"rv32_fcvt_wu_s", 1},
    {"rv32_fdiv_s", 1},
    {"rv32_feq_s", 1},
    {"rv32_fle_s", 1},
    {"rv32_flt_s", 1},
    {"rv32_flw", 1},
    {"rv32_fmadd_s", 1},
    {"rv32_fmax_s", 1},
    {"rv32_fmin_s", 1},
    {"rv32_fmsub_s", 1},
    {"rv32_fmul_s", 1},
    {"rv32_fmv_w_x", 1},
    {"rv32_fmv_x_w", 1},
    {"rv32_fnmadd_s", 1},
    {"rv32_fnmsub_s", 1},
    {"rv32_fsgnj_s", 1},
    {"rv32_fsgnjn_s", 1},
    {"rv32_fsgnjx_s", 1},
    {"rv32_fsqrt_s", 1},
    {"rv32_fsub_s", 1},
    {"rv32_fsw", 1},
    {"rv32_fadd_d", 1},
    {"rv32_fclass_d", 1},
    {"rv32_fcvt_d_l", 1},
    {"rv32_fcvt_d_lu", 1},
    {"rv32_fcvt_d_q", 1},
    {"rv32_fcvt_d_s", 1},
    {"rv32_fcvt_d_w", 1},
    {"rv32_fcvt_d_wu", 1},
    {"rv32_fcvt_l_d", 1},
    {"rv32_fcvt_lu_d", 1},
    {"rv32_fcvt_s_d", 1},
    {"rv32_fcvt_w_d", 1},
    {"rv32_fcvt_wu_d", 1},
    {"rv32_fdiv_d", 1},
    {"rv32_feq_d", 1},
    {"rv32_fld", 1},
    {"rv32_fle_d", 1},
    {"rv32_flt_d", 1},
    {"rv32_fmadd_d", 1},
    {"rv32_fmax_d", 1},
    {"rv32_fmin_d", 1},
    {"rv32_fmsub_d", 1},
    {"rv32_fmul_d", 1},
    {"rv32_fmv_d_x", 1},
    {"rv32_fmv_x_d", 1},
    {"rv32_fnmadd_d", 1},
    {"rv32_fnmsub_d", 1},
    {"rv32_fsd", 1},
    {"rv32_fsgnj_d", 1},
    {"rv32_fsgnjn_d", 1},
    {"rv32_fsgnjx_d", 1},
    {"rv32_fsqrt_d", 1},
    {"rv32_fsub_d", 1},
    {"rv32_fadd_q", 1},
    {"rv32_fclass_q", 1},
    {"rv32_fcvt_l_q", 1},
    {"rv32_fcvt_lu_q", 1},
    {"rv32_fcvt_q_d", 1},
    {"rv32_fcvt_q_l", 1},
    {"rv32_fcvt_q_lu", 1},
    {"rv32_fcvt_q_s", 1},
    {"rv32_fcvt_q_w", 1},
    {"rv32_fcvt_q_wu", 1},
    {"rv32_fcvt_s_q", 1},
    {"rv32_fcvt_w_q", 1},
    {"rv32_fcvt_wu_q", 1},
    {"rv32_fdiv_q", 1},
    {"rv32_feq_q", 1},
    {"rv32_fle_q", 1},
    {"rv32_flq", 1},
    {"rv32_flt_q", 1},
    {"rv32_fmadd_q", 1},
    {"rv32_fmax_q", 1},
    {"rv32_fmin_q", 1},
    {"rv32_fmsub_q", 1},
    {"rv32_fmul_q", 1},
    {"rv32_fnmadd_q", 1},
    {"rv32_fnmsub_q", 1},
    {"rv32_fsgnj_q", 1},
    {"rv32_fsgnjn_q", 1},
    {"rv32_fsgnjx_q", 1},
    {"rv32_fsq", 1},
    {"rv32_fsqrt_q", 1},
    {"rv32_fsub_q", 1},
    {"rv32_vfadd_vf", 1},
    {"rv32_vfadd_vv", 1},
    {"rv32_vfclass_v", 1},
    {"rv32_vfcvt_f_x_v", 1},
    {"rv32_vfcvt_f_xu_v", 1},
    {"rv32_vfcvt_x_f_v", 1},
    {"rv32_vfcvt_xu_f_v", 1},
    {"rv32_vfdiv_vf", 1},
    {"rv32_vfdiv_vv", 1},
    {"rv32_vfdot_vv", 1},
    {"rv32_vfmacc_vf", 1},
    {"rv32_vfmacc_vv", 1},
    {"rv32_vfmadd_vf", 1},
    {"rv32_vfmadd_vv", 1},
    {"rv32_vfmax_vf", 1},
    {"rv32_vfmax_vv", 1},
    {"rv32_vfmerge_vfm", 1},
    {"rv32_vfmin_vf", 1},
    {"rv32_vfmin_vv", 1},
    {"rv32_vfmsac_vf", 1},
    {"rv32_vfmsac_vv", 1},
    {"rv32_vfmsub_vf", 1},
    {"rv32_vfmsub_vv", 1},
    {"rv32_vfmul_vf", 1},
    {"rv32_vfmul_vv", 1},
    {"rv32_vfmv_f_s", 1},
    {"rv32_vfmv_s_f", 1},
    {"rv32_vfmv_v_f", 1},
    {"rv32_vfncvt_f_f_w", 1},
    {"rv32_vfncvt_f_x_w", 1},
    {"rv32_vfncvt_f_xu_w", 1},
    {"rv32_vfncvt_rod_f_f_w", 1},
    {"rv32_vfncvt_x_f_w", 1},
    {"rv32_vfncvt_xu_f_w", 1},
    {"rv32_vfnmacc_vf", 1},
    {"rv32_vfnmacc_vv", 1},
    {"rv32_vfnmadd_vf", 1},
    {"rv32_vfnmadd_vv", 1},
    {"rv32_vfnmsac_vf", 1},
    {"rv32_vfnmsac_vv", 1},
    {"rv32_vfnmsub_vf", 1},
    {"rv32_vfnmsub_vv", 1},
    {"rv32_vfrdiv_vf", 1},
    {"rv32_vfredmax_vs", 1},
    {"rv32_vfredmin_vs", 1},
    {"rv32_vfredosum_vs", 1},
    {"rv32_vfredsum_vs", 1},
    {"rv32_vfrsub_vf", 1},
    {"rv32_vfsgnj_vf", 1},
    {"rv32_vfsgnj_vv", 1},
    {"rv32_vfsgnjn_vf", 1},
    {"rv32_vfsgnjn_vv", 1},
    {"rv32_vfsgnjx_vf", 1},
    {"rv32_vfsgnjx_vv", 1},
    {"rv32_vfsqrt_v", 1},
    {"rv32_vfsub_vf", 1},
    {"rv32_vfsub_vv", 1},
    {"rv32_vfwadd_vf", 1},
    {"rv32_vfwadd_vv", 1},
    {"rv32_vfwadd_wf", 1},
    {"rv32_vfwadd_wv", 1},
    {"rv32_vfwcvt_f_f_v", 1},
    {"rv32_vfwcvt_f_x_v", 1},
    {"rv32_vfwcvt_f_xu_v", 1},
    {"rv32_vfwcvt_x_f_v", 1},
    {"rv32_vfwcvt_xu_f_v", 1},
    {"rv32_vfwmacc_vf", 1},
    {"rv32_vfwmacc_vv", 1},
    {"rv32_vfwmsac_vf", 1},
    {"rv32_vfwmsac_vv", 1},
    {"rv32_vfwmul_vf", 1},
    {"rv32_vfwmul_vv", 1},
    {"rv32_vfwnmacc_vf", 1},
    {"rv32_vfwnmacc_vv", 1},
    {"rv32_vfwnmsac_vf", 1},
    {"rv32_vfwnmsac_vv", 1},
    {"rv32_vfwredosum_vs", 1},
    {"rv32_vfwredsum_vs", 1},
    {"rv32_vfwsub_vf", 1},
    {"rv32_vfwsub_vv", 1},
    {"rv32_vfwsub_wf", 1},
    {"rv32_vfwsub_wv", 1},
    {"rv32_vmfeq_vf", 1},
    {"rv32_vmfeq_vv", 1},
    {"rv32_vmfge_vf", 1},
    {"rv32_vmfgt_vf", 1},
    {"rv32_vmfle_vf", 1},
    {"rv32_vmfle_vv", 1},
    {"rv32_vmflt_vf", 1},
    {"rv32_vmflt_vv", 1},
    {"rv32_vmfne_vf", 1},
    {"rv32_vmfne_vv", 1},
    {"rv32_vaadd_vv", 1},
    {"rv32_vaaddu_vv", 1},
    {"rv32_vaadd_vx", 1},
    {"rv32_vaaddu_vx", 1},
    {"rv32_vadc_vim", 1},
    {"rv32_vadc_vvm", 1},
    {"rv32_vadc_vxm", 1},
    {"rv32_vadd_vi", 1},
    {"rv32_vadd_vv", 1},
    {"rv32_vadd_vx", 1},
    {"rv32_vand_vi", 1},
    {"rv32_vand_vv", 1},
    {"rv32_vand_vx", 1},
    {"rv32_vasub_vv", 1},
    {"rv32_vasubu_vv", 1},
    {"rv32_vasub_vx", 1},
    {"rv32_vasubu_vx", 1},
    {"rv32_vcompress_vm", 1},
    {"rv32_vdiv_vv", 1},
    {"rv32_vdiv_vx", 1},
    {"rv32_vdivu_vv", 1},
    {"rv32_vdivu_vx", 1},
    {"rv32_vdot_vv", 1},
    {"rv32_vdotu_vv", 1},
    {"rv32_vid_v", 1},
    {"rv32_viota_m", 1},
    {"rv32_vmacc_vv", 1},
    {"rv32_vmacc_vx", 1},
    {"rv32_vmadc_vim", 1},
    {"rv32_vmadc_vvm", 1},
    {"rv32_vmadc_vxm", 1},
    {"rv32_vmadd_vv", 1},
    {"rv32_vmadd_vx", 1},
    {"rv32_vmand_mm", 1},
    {"rv32_vmandnot_mm", 1},
    {"rv32_vmax_vv", 1},
    {"rv32_vmax_vx", 1},
    {"rv32_vmaxu_vv", 1},
    {"rv32_vmaxu_vx", 1},
    {"rv32_vmerge_vim", 1},
    {"rv32_vmerge_vvm", 1},
    {"rv32_vmerge_vxm", 1},
    {"rv32_vfirst_m", 1},
    {"rv32_vmin_vv", 1},
    {"rv32_vmin_vx", 1},
    {"rv32_vminu_vv", 1},
    {"rv32_vminu_vx", 1},
    {"rv32_vmnand_mm", 1},
    {"rv32_vmnor_mm", 1},
    {"rv32_vmor_mm", 1},
    {"rv32_vmornot_mm", 1},
    {"rv32_vpopc_m", 1},
    {"rv32_vmsbc_vvm", 1},
    {"rv32_vmsbc_vxm", 1},
    {"rv32_vmsbf_m", 1},
    {"rv32_vmseq_vi", 1},
    {"rv32_vmseq_vv", 1},
    {"rv32_vmseq_vx", 1},
    {"rv32_vmsgt_vi", 1},
    {"rv32_vmsgt_vx", 1},
    {"rv32_vmsgtu_vi", 1},
    {"rv32_vmsgtu_vx", 1},
    {"rv32_vmsif_m", 1},
    {"rv32_vmsle_vi", 1},
    {"rv32_vmsle_vv", 1},
    {"rv32_vmsle_vx", 1},
    {"rv32_vmsleu_vi", 1},
    {"rv32_vmsleu_vv", 1},
    {"rv32_vmsleu_vx", 1},
    {"rv32_vmslt_vv", 1},
    {"rv32_vmslt_vx", 1},
    {"rv32_vmsltu_vv", 1},
    {"rv32_vmsltu_vx", 1},
    {"rv32_vmsne_vi", 1},
    {"rv32_vmsne_vv", 1},
    {"rv32_vmsne_vx", 1},
    {"rv32_vmsof_m", 1},
    {"rv32_vmul_vv", 1},
    {"rv32_vmul_vx", 1},
    {"rv32_vmulh_vv", 1},
    {"rv32_vmulh_vx", 1},
    {"rv32_vmulhsu_vv", 1},
    {"rv32_vmulhsu_vx", 1},
    {"rv32_vmulhu_vv", 1},
    {"rv32_vmulhu_vx", 1},
    {"rv32_vmv_s_x", 1},
    {"rv32_vmv_v_i", 1},
    {"rv32_vmv_v_v", 1},
    {"rv32_vmv_v_x", 1},
    {"rv32_vmv_x_s", 1},
    {"rv32_vmv1r_v", 1},
    {"rv32_vmv2r_v", 1},
    {"rv32_vmv4r_v", 1},
    {"rv32_vmv8r_v", 1},
    {"rv32_vmxnor_mm", 1},
    {"rv32_vmxor_mm", 1},
    {"rv32_vnclip_wi", 1},
    {"rv32_vnclip_wv", 1},
    {"rv32_vnclip_wx", 1},
    {"rv32_vnclipu_wi", 1},
    {"rv32_vnclipu_wv", 1},
    {"rv32_vnclipu_wx", 1},
    {"rv32_vnmsac_vv", 1},
    {"rv32_vnmsac_vx", 1},
    {"rv32_vnmsub_vv", 1},
    {"rv32_vnmsub_vx", 1},
    {"rv32_vnsra_wi", 1},
    {"rv32_vnsra_wv", 1},
    {"rv32_vnsra_wx", 1},
    {"rv32_vnsrl_wi", 1},
    {"rv32_vnsrl_wv", 1},
    {"rv32_vnsrl_wx", 1},
    {"rv32_vor_vi", 1},
    {"rv32_vor_vv", 1},
    {"rv32_vor_vx", 1},
    {"rv32_vqmacc_vv", 1},
    {"rv32_vqmacc_vx", 1},
    {"rv32_vqmaccsu_vv", 1},
    {"rv32_vqmaccsu_vx", 1},
    {"rv32_vqmaccu_vv", 1},
    {"rv32_vqmaccu_vx", 1},
    {"rv32_vqmaccus_vx", 1},
    {"rv32_vredand_vs", 1},
    {"rv32_vredmax_vs", 1},
    {"rv32_vredmaxu_vs", 1},
    {"rv32_vredmin_vs", 1},
    {"rv32_vredminu_vs", 1},
    {"rv32_vredor_vs", 1},
    {"rv32_vredsum_vs", 1},
    {"rv32_vredxor_vs", 1},
    {"rv32_vrem_vv", 1},
    {"rv32_vrem_vx", 1},
    {"rv32_vremu_vv", 1},
    {"rv32_vremu_vx", 1},
    {"rv32_vrgather_vi", 1},
    {"rv32_vrgather_vv", 1},
    {"rv32_vrgather_vx", 1},
    {"rv32_vrsub_vi", 1},
    {"rv32_vrsub_vx", 1},
    {"rv32_vsadd_vi", 1},
    {"rv32_vsadd_vv", 1},
    {"rv32_vsadd_vx", 1},
    {"rv32_vsaddu_vi", 1},
    {"rv32_vsaddu_vv", 1},
    {"rv32_vsaddu_vx", 1},
    {"rv32_vsbc_vvm", 1},
    {"rv32_vsbc_vxm", 1},
    {"rv32_vslide1down_vx", 1},
    {"rv32_vslide1up_vx", 1},
    {"rv32_vslidedown_vi", 1},
    {"rv32_vslidedown_vx", 1},
    {"rv32_vslideup_vi", 1},
    {"rv32_vslideup_vx", 1},
    {"rv32_vsll_vi", 1},
    {"rv32_vsll_vv", 1},
    {"rv32_vsll_vx", 1},
    {"rv32_vsmul_vv", 1},
    {"rv32_vsmul_vx", 1},
    {"rv32_vsra_vi", 1},
    {"rv32_vsra_vv", 1},
    {"rv32_vsra_vx", 1},
    {"rv32_vsrl_vi", 1},
    {"rv32_vsrl_vv", 1},
    {"rv32_vsrl_vx", 1},
    {"rv32_vssra_vi", 1},
    {"rv32_vssra_vv", 1},
    {"rv32_vssra_vx", 1},
    {"rv32_vssrl_vi", 1},
    {"rv32_vssrl_vv", 1},
    {"rv32_vssrl_vx", 1},
    {"rv32_vssub_vv", 1},
    {"rv32_vssub_vx", 1},
    {"rv32_vssubu_vv", 1},
    {"rv32_vssubu_vx", 1},
    {"rv32_vsub_vv", 1},
    {"rv32_vsub_vx", 1},
    {"rv32_vwadd_vv", 1},
    {"rv32_vwadd_vx", 1},
    {"rv32_vwadd_wv", 1},
    {"rv32_vwadd_wx", 1},
    {"rv32_vwaddu_vv", 1},
    {"rv32_vwaddu_vx", 1},
    {"rv32_vwaddu_wv", 1},
    {"rv32_vwaddu_wx", 1},
    {"rv32_vwmacc_vv", 1},
    {"rv32_vwmacc_vx", 1},
    {"rv32_vwmaccsu_vv", 1},
    {"rv32_vwmaccsu_vx", 1},
    {"rv32_vwmaccu_vv", 1},
    {"rv32_vwmaccu_vx", 1},
    {"rv32_vwmaccus_vx", 1},
    {"rv32_vwmul_vv", 1},
    {"rv32_vwmul_vx", 1},
    {"rv32_vwmulsu_vv", 1},
    {"rv32_vwmulsu_vx", 1},
    {"rv32_vwmulu_vv", 1},
    {"rv32_vwmulu_vx", 1},
    {"rv32_vwredsum_vs", 1},
    {"rv32_vwredsumu_vs", 1},
    {"rv32_vwsub_vv", 1},
    {"rv32_vwsub_vx", 1},
    {"rv32_vwsub_wv", 1},
    {"rv32_vwsub_wx", 1},
    {"rv32_vwsubu_vv", 1},
    {"rv32_vwsubu_vx", 1},
    {"rv32_vwsubu_wv", 1},
    {"rv32_vwsubu_wx", 1},
    {"rv32_vxor_vi", 1},
    {"rv32_vxor_vv", 1},
    {"rv32_vxor_vx", 1},
    {"rv32_vsetvli", 1},
    {"rv32_vsetvl", 1},
    {"rv32_vl1r_v", 1},
    {"rv32_vlb_v", 1},
    {"rv32_vlh_v", 1},
    {"rv32_vlw_v", 1},
    {"rv32_vle_v", 1},
    {"rv32_vlbu_v", 1},
    {"rv32_vlhu_v", 1},
    {"rv32_vlwu_v", 1},
    {"rv32_vlsb_v", 1},
    {"rv32_vlsh_v", 1},
    {"rv32_vlsw_v", 1},
    {"rv32_vlse_v", 1},
    {"rv32_vlxb_v", 1},
    {"rv32_vlxh_v", 1},
    {"rv32_vlxw_v", 1},
    {"rv32_vlxe_v", 1},
    {"rv32_vlsbu_v", 1},
    {"rv32_vlshu_v", 1},
    {"rv32_vlswu_v", 1},
    {"rv32_vlxbu_v", 1},
    {"rv32_vlxhu_v", 1},
    {"rv32_vlxwu_v", 1},
    {"rv32_vlbff_v", 1},
    {"rv32_vlhff_v", 1},
    {"rv32_vlwff_v", 1},
    {"rv32_vleff_v", 1},
    {"rv32_vlbuff_v", 1},
    {"rv32_vlhuff_v", 1},
    {"rv32_vlwuff_v", 1},
    {"rv32_vs1r_v", 1},
    {"rv32_vsb_v", 1},
    {"rv32_vsh_v", 1},
    {"rv32_vsw_v", 1},
    {"rv32_vse_v", 1},
    {"rv32_vssb_v", 1},
    {"rv32_vssh_v", 1},
    {"rv32_vssw_v", 1},
    {"rv32_vsse_v", 1},
    {"rv32_vsxb_v", 1},
    {"rv32_vsxh_v", 1},
    {"rv32_vsxw_v", 1},
    {"rv32_vsxe_v", 1},
    {"rv32_vsuxb_v", 1},
    {"rv32_vsuxh_v", 1},
    {"rv32_vsuxw_v", 1},
    {"rv32_vsuxe_v", 1},
    {"rv32_csrrc", 1},
    {"rv32_csrrci", 1},
    {"rv32_csrrs", 1},
    {"rv32_csrrsi", 1},
    {"rv32_csrrw", 1},
    {"rv32_csrrwi", 1},
    {"rv32_dret", 1},
    {"rv32_ebreak", 1},
    {"rv32_ecall", 1},
    {"rv32_mret", 1},
    {"rv32_sfence_vma", 1},
    {"rv32_sret", 1},
    {"rv32_wfi", 1},

    {"rv64_amoadd_d", 1},
    {"rv64_amoadd_w", 1},
    {"rv64_amoand_d", 1},
    {"rv64_amoand_w", 1},
    {"rv64_amomax_d", 1},
    {"rv64_amomaxu_d", 1},
    {"rv64_amomaxu_w", 1},
    {"rv64_amomax_w", 1},
    {"rv64_amomin_d", 1},
    {"rv64_amominu_d", 1},
    {"rv64_amominu_w", 1},
    {"rv64_amomin_w", 1},
    {"rv64_amoor_d", 1},
    {"rv64_amoor_w", 1},
    {"rv64_amoswap_d", 1},
    {"rv64_amoswap_w", 1},
    {"rv64_amoxor_d", 1},
    {"rv64_amoxor_w", 1},
    {"rv64_lr_d", 1},
    {"rv64_lr_w", 1},
    {"rv64_sc_d", 1},
    {"rv64_sc_w", 1},
    {"rv64_c_add", 1},
    {"rv64_c_addi", 1},
    {"rv64_c_addi4spn", 1},
    {"rv64_c_addw", 1},
    {"rv64_c_and", 1},
    {"rv64_c_andi", 1},
    {"rv64_c_beqz", 1},
    {"rv64_c_bnez", 1},
    {"rv64_c_ebreak", 1},
    {"rv64_c_fld", 1},
    {"rv64_c_fldsp", 1},
    {"rv64_c_flw", 1},
    {"rv64_c_flwsp", 1},
    {"rv64_c_fsd", 1},
    {"rv64_c_fsdsp", 1},
    {"rv64_c_fsw", 1},
    {"rv64_c_fswsp", 1},
    {"rv64_c_j", 1},
    {"rv64_c_jal", 1},
    {"rv64_c_jalr", 1},
    {"rv64_c_jr", 1},
    {"rv64_c_li", 1},
    {"rv64_c_lui", 1},
    {"rv64_c_lw", 1},
    {"rv64_c_lwsp", 1},
    {"rv64_c_mv", 1},
    {"rv64_c_or", 1},
    {"rv64_c_slli", 1},
    {"rv64_c_srai", 1},
    {"rv64_c_srli", 1},
    {"rv64_c_sub", 1},
    {"rv64_c_subw", 1},
    {"rv64_c_sw", 1},
    {"rv64_c_swsp", 1},
    {"rv64_c_xor", 1},
    {"rv64_add", 1},
    {"rv64_addi", 1},
    {"rv64_addiw", 1},
    {"rv64_addw", 1},
    {"rv64_and", 1},
    {"rv64_andi", 1},
    {"rv64_auipc", 1},
    {"rv64_beq", 1},
    {"rv64_bge", 1},
    {"rv64_bgeu", 1},
    {"rv64_blt", 1},
    {"rv64_bltu", 1},
    {"rv64_bne", 1},
    {"rv64_jal", 1},
    {"rv64_jalr", 1},
    {"rv64_lb", 1},
    {"rv64_lbu", 1},
    {"rv64_ld", 1},
    {"rv64_lh", 1},
    {"rv64_lhu", 1},
    {"rv64_lui", 1},
    {"rv64_lw", 1},
    {"rv64_lwu", 1},
    {"rv64_or", 1},
    {"rv64_ori", 1},
    {"rv64_sb", 1},
    {"rv64_sd", 1},
    {"rv64_sh", 1},
    {"rv64_sll", 1},
    {"rv64_slli", 1},
    {"rv64_slliw", 1},
    {"rv64_sllw", 1},
    {"rv64_slt", 1},
    {"rv64_slti", 1},
    {"rv64_sltiu", 1},
    {"rv64_sltu", 1},
    {"rv64_sra", 1},
    {"rv64_srai", 1},
    {"rv64_sraiw", 1},
    {"rv64_sraw", 1},
    {"rv64_srl", 1},
    {"rv64_srli", 1},
    {"rv64_srliw", 1},
    {"rv64_srlw", 1},
    {"rv64_sub", 1},
    {"rv64_subw", 1},
    {"rv64_sw", 1},
    {"rv64_xor", 1},
    {"rv64_xori", 1},
    {"rv64_fence", 1},
    {"rv64_fence_i", 1},
    {"rv64_simfence", 1},
    {"rv64_div", 1},
    {"rv64_divu", 1},
    {"rv64_divuw", 1},
    {"rv64_divw", 1},
    {"rv64_mul", 1},
    {"rv64_mulh", 1},
    {"rv64_mulhsu", 1},
    {"rv64_mulhu", 1},
    {"rv64_mulw", 1},
    {"rv64_rem", 1},
    {"rv64_remu", 1},
    {"rv64_remuw", 1},
    {"rv64_remw", 1},
    {"rv64_fadd_s", 1},
    {"rv64_fclass_s", 1},
    {"rv64_fcvt_l_s", 1},
    {"rv64_fcvt_lu_s", 1},
    {"rv64_fcvt_s_l", 1},
    {"rv64_fcvt_s_lu", 1},
    {"rv64_fcvt_s_w", 1},
    {"rv64_fcvt_s_wu", 1},
    {"rv64_fcvt_w_s", 1},
    {"rv64_fcvt_wu_s", 1},
    {"rv64_fdiv_s", 1},
    {"rv64_feq_s", 1},
    {"rv64_fle_s", 1},
    {"rv64_flt_s", 1},
    {"rv64_flw", 1},
    {"rv64_fmadd_s", 1},
    {"rv64_fmax_s", 1},
    {"rv64_fmin_s", 1},
    {"rv64_fmsub_s", 1},
    {"rv64_fmul_s", 1},
    {"rv64_fmv_w_x", 1},
    {"rv64_fmv_x_w", 1},
    {"rv64_fnmadd_s", 1},
    {"rv64_fnmsub_s", 1},
    {"rv64_fsgnj_s", 1},
    {"rv64_fsgnjn_s", 1},
    {"rv64_fsgnjx_s", 1},
    {"rv64_fsqrt_s", 1},
    {"rv64_fsub_s", 1},
    {"rv64_fsw", 1},
    {"rv64_fadd_d", 1},
    {"rv64_fclass_d", 1},
    {"rv64_fcvt_d_l", 1},
    {"rv64_fcvt_d_lu", 1},
    {"rv64_fcvt_d_q", 1},
    {"rv64_fcvt_d_s", 1},
    {"rv64_fcvt_d_w", 1},
    {"rv64_fcvt_d_wu", 1},
    {"rv64_fcvt_l_d", 1},
    {"rv64_fcvt_lu_d", 1},
    {"rv64_fcvt_s_d", 1},
    {"rv64_fcvt_w_d", 1},
    {"rv64_fcvt_wu_d", 1},
    {"rv64_fdiv_d", 1},
    {"rv64_feq_d", 1},
    {"rv64_fld", 1},
    {"rv64_fle_d", 1},
    {"rv64_flt_d", 1},
    {"rv64_fmadd_d", 1},
    {"rv64_fmax_d", 1},
    {"rv64_fmin_d", 1},
    {"rv64_fmsub_d", 1},
    {"rv64_fmul_d", 1},
    {"rv64_fmv_d_x", 1},
    {"rv64_fmv_x_d", 1},
    {"rv64_fnmadd_d", 1},
    {"rv64_fnmsub_d", 1},
    {"rv64_fsd", 1},
    {"rv64_fsgnj_d", 1},
    {"rv64_fsgnjn_d", 1},
    {"rv64_fsgnjx_d", 1},
    {"rv64_fsqrt_d", 1},
    {"rv64_fsub_d", 1},
    {"rv64_fadd_q", 1},
    {"rv64_fclass_q", 1},
    {"rv64_fcvt_l_q", 1},
    {"rv64_fcvt_lu_q", 1},
    {"rv64_fcvt_q_d", 1},
    {"rv64_fcvt_q_l", 1},
    {"rv64_fcvt_q_lu", 1},
    {"rv64_fcvt_q_s", 1},
    {"rv64_fcvt_q_w", 1},
    {"rv64_fcvt_q_wu", 1},
    {"rv64_fcvt_s_q", 1},
    {"rv64_fcvt_w_q", 1},
    {"rv64_fcvt_wu_q", 1},
    {"rv64_fdiv_q", 1},
    {"rv64_feq_q", 1},
    {"rv64_fle_q", 1},
    {"rv64_flq", 1},
    {"rv64_flt_q", 1},
    {"rv64_fmadd_q", 1},
    {"rv64_fmax_q", 1},
    {"rv64_fmin_q", 1},
    {"rv64_fmsub_q", 1},
    {"rv64_fmul_q", 1},
    {"rv64_fnmadd_q", 1},
    {"rv64_fnmsub_q", 1},
    {"rv64_fsgnj_q", 1},
    {"rv64_fsgnjn_q", 1},
    {"rv64_fsgnjx_q", 1},
    {"rv64_fsq", 1},
    {"rv64_fsqrt_q", 1},
    {"rv64_fsub_q", 1},
    {"rv64_vfadd_vf", 1},
    {"rv64_vfadd_vv", 1},
    {"rv64_vfclass_v", 1},
    {"rv64_vfcvt_f_x_v", 1},
    {"rv64_vfcvt_f_xu_v", 1},
    {"rv64_vfcvt_x_f_v", 1},
    {"rv64_vfcvt_xu_f_v", 1},
    {"rv64_vfdiv_vf", 1},
    {"rv64_vfdiv_vv", 1},
    {"rv64_vfdot_vv", 1},
    {"rv64_vfmacc_vf", 100},
    {"rv64_vfmacc_vv", 100},
    {"rv64_vfmadd_vf", 1},
    {"rv64_vfmadd_vv", 1},
    {"rv64_vfmax_vf", 1},
    {"rv64_vfmax_vv", 1},
    {"rv64_vfmerge_vfm", 1},
    {"rv64_vfmin_vf", 1},
    {"rv64_vfmin_vv", 1},
    {"rv64_vfmsac_vf", 1},
    {"rv64_vfmsac_vv", 1},
    {"rv64_vfmsub_vf", 1},
    {"rv64_vfmsub_vv", 1},
    {"rv64_vfmul_vf", 1},
    {"rv64_vfmul_vv", 1},
    {"rv64_vfmv_f_s", 1},
    {"rv64_vfmv_s_f", 1},
    {"rv64_vfmv_v_f", 1},
    {"rv64_vfncvt_f_f_w", 1},
    {"rv64_vfncvt_f_x_w", 1},
    {"rv64_vfncvt_f_xu_w", 1},
    {"rv64_vfncvt_rod_f_f_w", 1},
    {"rv64_vfncvt_x_f_w", 1},
    {"rv64_vfncvt_xu_f_w", 1},
    {"rv64_vfnmacc_vf", 1},
    {"rv64_vfnmacc_vv", 1},
    {"rv64_vfnmadd_vf", 1},
    {"rv64_vfnmadd_vv", 1},
    {"rv64_vfnmsac_vf", 1},
    {"rv64_vfnmsac_vv", 1},
    {"rv64_vfnmsub_vf", 1},
    {"rv64_vfnmsub_vv", 1},
    {"rv64_vfrdiv_vf", 1},
    {"rv64_vfredmax_vs", 1},
    {"rv64_vfredmin_vs", 1},
    {"rv64_vfredosum_vs", 1},
    {"rv64_vfredsum_vs", 1},
    {"rv64_vfrsub_vf", 1},
    {"rv64_vfsgnj_vf", 1},
    {"rv64_vfsgnj_vv", 1},
    {"rv64_vfsgnjn_vf", 1},
    {"rv64_vfsgnjn_vv", 1},
    {"rv64_vfsgnjx_vf", 1},
    {"rv64_vfsgnjx_vv", 1},
    {"rv64_vfsqrt_v", 1},
    {"rv64_vfsub_vf", 1},
    {"rv64_vfsub_vv", 1},
    {"rv64_vfwadd_vf", 1},
    {"rv64_vfwadd_vv", 1},
    {"rv64_vfwadd_wf", 1},
    {"rv64_vfwadd_wv", 1},
    {"rv64_vfwcvt_f_f_v", 1},
    {"rv64_vfwcvt_f_x_v", 1},
    {"rv64_vfwcvt_f_xu_v", 1},
    {"rv64_vfwcvt_x_f_v", 1},
    {"rv64_vfwcvt_xu_f_v", 1},
    {"rv64_vfwmacc_vf", 1},
    {"rv64_vfwmacc_vv", 1},
    {"rv64_vfwmsac_vf", 1},
    {"rv64_vfwmsac_vv", 1},
    {"rv64_vfwmul_vf", 1},
    {"rv64_vfwmul_vv", 1},
    {"rv64_vfwnmacc_vf", 1},
    {"rv64_vfwnmacc_vv", 1},
    {"rv64_vfwnmsac_vf", 1},
    {"rv64_vfwnmsac_vv", 1},
    {"rv64_vfwredosum_vs", 1},
    {"rv64_vfwredsum_vs", 1},
    {"rv64_vfwsub_vf", 1},
    {"rv64_vfwsub_vv", 1},
    {"rv64_vfwsub_wf", 1},
    {"rv64_vfwsub_wv", 1},
    {"rv64_vmfeq_vf", 1},
    {"rv64_vmfeq_vv", 1},
    {"rv64_vmfge_vf", 1},
    {"rv64_vmfgt_vf", 1},
    {"rv64_vmfle_vf", 1},
    {"rv64_vmfle_vv", 1},
    {"rv64_vmflt_vf", 1},
    {"rv64_vmflt_vv", 1},
    {"rv64_vmfne_vf", 1},
    {"rv64_vmfne_vv", 1},
    {"rv64_vaadd_vv", 1},
    {"rv64_vaaddu_vv", 1},
    {"rv64_vaadd_vx", 1},
    {"rv64_vaaddu_vx", 1},
    {"rv64_vadc_vim", 1},
    {"rv64_vadc_vvm", 1},
    {"rv64_vadc_vxm", 1},
    {"rv64_vadd_vi", 1},
    {"rv64_vadd_vv", 1},
    {"rv64_vadd_vx", 1},
    {"rv64_vand_vi", 1},
    {"rv64_vand_vv", 1},
    {"rv64_vand_vx", 1},
    {"rv64_vasub_vv", 1},
    {"rv64_vasubu_vv", 1},
    {"rv64_vasub_vx", 1},
    {"rv64_vasubu_vx", 1},
    {"rv64_vcompress_vm", 1},
    {"rv64_vdiv_vv", 1},
    {"rv64_vdiv_vx", 1},
    {"rv64_vdivu_vv", 1},
    {"rv64_vdivu_vx", 1},
    {"rv64_vdot_vv", 1},
    {"rv64_vdotu_vv", 1},
    {"rv64_vid_v", 1},
    {"rv64_viota_m", 1},
    {"rv64_vmacc_vv", 1},
    {"rv64_vmacc_vx", 1},
    {"rv64_vmadc_vim", 1},
    {"rv64_vmadc_vvm", 1},
    {"rv64_vmadc_vxm", 1},
    {"rv64_vmadd_vv", 1},
    {"rv64_vmadd_vx", 1},
    {"rv64_vmand_mm", 1},
    {"rv64_vmandnot_mm", 1},
    {"rv64_vmax_vv", 1},
    {"rv64_vmax_vx", 1},
    {"rv64_vmaxu_vv", 1},
    {"rv64_vmaxu_vx", 1},
    {"rv64_vmerge_vim", 1},
    {"rv64_vmerge_vvm", 1},
    {"rv64_vmerge_vxm", 1},
    {"rv64_vfirst_m", 1},
    {"rv64_vmin_vv", 1},
    {"rv64_vmin_vx", 1},
    {"rv64_vminu_vv", 1},
    {"rv64_vminu_vx", 1},
    {"rv64_vmnand_mm", 1},
    {"rv64_vmnor_mm", 1},
    {"rv64_vmor_mm", 1},
    {"rv64_vmornot_mm", 1},
    {"rv64_vpopc_m", 1},
    {"rv64_vmsbc_vvm", 1},
    {"rv64_vmsbc_vxm", 1},
    {"rv64_vmsbf_m", 1},
    {"rv64_vmseq_vi", 1},
    {"rv64_vmseq_vv", 1},
    {"rv64_vmseq_vx", 1},
    {"rv64_vmsgt_vi", 1},
    {"rv64_vmsgt_vx", 1},
    {"rv64_vmsgtu_vi", 1},
    {"rv64_vmsgtu_vx", 1},
    {"rv64_vmsif_m", 1},
    {"rv64_vmsle_vi", 1},
    {"rv64_vmsle_vv", 1},
    {"rv64_vmsle_vx", 1},
    {"rv64_vmsleu_vi", 1},
    {"rv64_vmsleu_vv", 1},
    {"rv64_vmsleu_vx", 1},
    {"rv64_vmslt_vv", 1},
    {"rv64_vmslt_vx", 1},
    {"rv64_vmsltu_vv", 1},
    {"rv64_vmsltu_vx", 1},
    {"rv64_vmsne_vi", 1},
    {"rv64_vmsne_vv", 1},
    {"rv64_vmsne_vx", 1},
    {"rv64_vmsof_m", 1},
    {"rv64_vmul_vv", 1},
    {"rv64_vmul_vx", 1},
    {"rv64_vmulh_vv", 1},
    {"rv64_vmulh_vx", 1},
    {"rv64_vmulhsu_vv", 1},
    {"rv64_vmulhsu_vx", 1},
    {"rv64_vmulhu_vv", 1},
    {"rv64_vmulhu_vx", 1},
    {"rv64_vmv_s_x", 1},
    {"rv64_vmv_v_i", 1},
    {"rv64_vmv_v_v", 1},
    {"rv64_vmv_v_x", 1},
    {"rv64_vmv_x_s", 1},
    {"rv64_vmv1r_v", 1},
    {"rv64_vmv2r_v", 1},
    {"rv64_vmv4r_v", 1},
    {"rv64_vmv8r_v", 1},
    {"rv64_vmxnor_mm", 1},
    {"rv64_vmxor_mm", 1},
    {"rv64_vnclip_wi", 1},
    {"rv64_vnclip_wv", 1},
    {"rv64_vnclip_wx", 1},
    {"rv64_vnclipu_wi", 1},
    {"rv64_vnclipu_wv", 1},
    {"rv64_vnclipu_wx", 1},
    {"rv64_vnmsac_vv", 1},
    {"rv64_vnmsac_vx", 1},
    {"rv64_vnmsub_vv", 1},
    {"rv64_vnmsub_vx", 1},
    {"rv64_vnsra_wi", 1},
    {"rv64_vnsra_wv", 1},
    {"rv64_vnsra_wx", 1},
    {"rv64_vnsrl_wi", 1},
    {"rv64_vnsrl_wv", 1},
    {"rv64_vnsrl_wx", 1},
    {"rv64_vor_vi", 1},
    {"rv64_vor_vv", 1},
    {"rv64_vor_vx", 1},
    {"rv64_vqmacc_vv", 1},
    {"rv64_vqmacc_vx", 1},
    {"rv64_vqmaccsu_vv", 1},
    {"rv64_vqmaccsu_vx", 1},
    {"rv64_vqmaccu_vv", 1},
    {"rv64_vqmaccu_vx", 1},
    {"rv64_vqmaccus_vx", 1},
    {"rv64_vredand_vs", 1},
    {"rv64_vredmax_vs", 1},
    {"rv64_vredmaxu_vs", 1},
    {"rv64_vredmin_vs", 1},
    {"rv64_vredminu_vs", 1},
    {"rv64_vredor_vs", 1},
    {"rv64_vredsum_vs", 1},
    {"rv64_vredxor_vs", 1},
    {"rv64_vrem_vv", 1},
    {"rv64_vrem_vx", 1},
    {"rv64_vremu_vv", 1},
    {"rv64_vremu_vx", 1},
    {"rv64_vrgather_vi", 1},
    {"rv64_vrgather_vv", 1},
    {"rv64_vrgather_vx", 1},
    {"rv64_vrsub_vi", 1},
    {"rv64_vrsub_vx", 1},
    {"rv64_vsadd_vi", 1},
    {"rv64_vsadd_vv", 1},
    {"rv64_vsadd_vx", 1},
    {"rv64_vsaddu_vi", 1},
    {"rv64_vsaddu_vv", 1},
    {"rv64_vsaddu_vx", 1},
    {"rv64_vsbc_vvm", 1},
    {"rv64_vsbc_vxm", 1},
    {"rv64_vslide1down_vx", 1},
    {"rv64_vslide1up_vx", 1},
    {"rv64_vslidedown_vi", 1},
    {"rv64_vslidedown_vx", 1},
    {"rv64_vslideup_vi", 1},
    {"rv64_vslideup_vx", 1},
    {"rv64_vsll_vi", 1},
    {"rv64_vsll_vv", 1},
    {"rv64_vsll_vx", 1},
    {"rv64_vsmul_vv", 1},
    {"rv64_vsmul_vx", 1},
    {"rv64_vsra_vi", 1},
    {"rv64_vsra_vv", 1},
    {"rv64_vsra_vx", 1},
    {"rv64_vsrl_vi", 1},
    {"rv64_vsrl_vv", 1},
    {"rv64_vsrl_vx", 1},
    {"rv64_vssra_vi", 1},
    {"rv64_vssra_vv", 1},
    {"rv64_vssra_vx", 1},
    {"rv64_vssrl_vi", 1},
    {"rv64_vssrl_vv", 1},
    {"rv64_vssrl_vx", 1},
    {"rv64_vssub_vv", 1},
    {"rv64_vssub_vx", 1},
    {"rv64_vssubu_vv", 1},
    {"rv64_vssubu_vx", 1},
    {"rv64_vsub_vv", 1},
    {"rv64_vsub_vx", 1},
    {"rv64_vwadd_vv", 1},
    {"rv64_vwadd_vx", 1},
    {"rv64_vwadd_wv", 1},
    {"rv64_vwadd_wx", 1},
    {"rv64_vwaddu_vv", 1},
    {"rv64_vwaddu_vx", 1},
    {"rv64_vwaddu_wv", 1},
    {"rv64_vwaddu_wx", 1},
    {"rv64_vwmacc_vv", 1},
    {"rv64_vwmacc_vx", 1},
    {"rv64_vwmaccsu_vv", 1},
    {"rv64_vwmaccsu_vx", 1},
    {"rv64_vwmaccu_vv", 1},
    {"rv64_vwmaccu_vx", 1},
    {"rv64_vwmaccus_vx", 1},
    {"rv64_vwmul_vv", 1},
    {"rv64_vwmul_vx", 1},
    {"rv64_vwmulsu_vv", 1},
    {"rv64_vwmulsu_vx", 1},
    {"rv64_vwmulu_vv", 1},
    {"rv64_vwmulu_vx", 1},
    {"rv64_vwredsum_vs", 1},
    {"rv64_vwredsumu_vs", 1},
    {"rv64_vwsub_vv", 1},
    {"rv64_vwsub_vx", 1},
    {"rv64_vwsub_wv", 1},
    {"rv64_vwsub_wx", 1},
    {"rv64_vwsubu_vv", 1},
    {"rv64_vwsubu_vx", 1},
    {"rv64_vwsubu_wv", 1},
    {"rv64_vwsubu_wx", 1},
    {"rv64_vxor_vi", 1},
    {"rv64_vxor_vv", 1},
    {"rv64_vxor_vx", 1},
    {"rv64_vsetvli", 1},
    {"rv64_vsetvl", 1},
    {"rv64_vl1r_v", 1},
    {"rv64_vlb_v", 1},
    {"rv64_vlh_v", 1},
    {"rv64_vlw_v", 1},
    {"rv64_vle_v", 1},
    {"rv64_vlbu_v", 1},
    {"rv64_vlhu_v", 1},
    {"rv64_vlwu_v", 1},
    {"rv64_vlsb_v", 1},
    {"rv64_vlsh_v", 1},
    {"rv64_vlsw_v", 1},
    {"rv64_vlse_v", 1},
    {"rv64_vlxb_v", 1},
    {"rv64_vlxh_v", 1},
    {"rv64_vlxw_v", 1},
    {"rv64_vlxe_v", 1},
    {"rv64_vlsbu_v", 1},
    {"rv64_vlshu_v", 1},
    {"rv64_vlswu_v", 1},
    {"rv64_vlxbu_v", 1},
    {"rv64_vlxhu_v", 1},
    {"rv64_vlxwu_v", 1},
    {"rv64_vlbff_v", 1},
    {"rv64_vlhff_v", 1},
    {"rv64_vlwff_v", 1},
    {"rv64_vleff_v", 1},
    {"rv64_vlbuff_v", 1},
    {"rv64_vlhuff_v", 1},
    {"rv64_vlwuff_v", 1},
    {"rv64_vs1r_v", 1},
    {"rv64_vsb_v", 1},
    {"rv64_vsh_v", 1},
    {"rv64_vsw_v", 1},
    {"rv64_vse_v", 1},
    {"rv64_vssb_v", 1},
    {"rv64_vssh_v", 1},
    {"rv64_vssw_v", 1},
    {"rv64_vsse_v", 1},
    {"rv64_vsxb_v", 1},
    {"rv64_vsxh_v", 1},
    {"rv64_vsxw_v", 1},
    {"rv64_vsxe_v", 1},
    {"rv64_vsuxb_v", 1},
    {"rv64_vsuxh_v", 1},
    {"rv64_vsuxw_v", 1},
    {"rv64_vsuxe_v", 1},
    {"rv64_csrrc", 1},
    {"rv64_csrrci", 1},
    {"rv64_csrrs", 1},
    {"rv64_csrrsi", 1},
    {"rv64_csrrw", 1},
    {"rv64_csrrwi", 1},
    {"rv64_dret", 1},
    {"rv64_ebreak", 1},
    {"rv64_ecall", 1},
    {"rv64_mret", 1},
    {"rv64_sfence_vma", 1},
    {"rv64_sret", 1},
    {"rv64_wfi", 1},

};
