Fitter report for Rhody_System
Tue Dec 20 15:51:09 2016
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Tue Dec 20 15:51:09 2016            ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; Rhody_System                                     ;
; Top-level Entity Name              ; Rhody_System                                     ;
; Family                             ; Cyclone II                                       ;
; Device                             ; EP2C20F484C7                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 8,310 / 18,752 ( 44 % )                          ;
;     Total combinational functions  ; 8,061 / 18,752 ( 43 % )                          ;
;     Dedicated logic registers      ; 3,152 / 18,752 ( 17 % )                          ;
; Total registers                    ; 3152                                             ;
; Total pins                         ; 47 / 315 ( 15 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 131,072 / 239,616 ( 55 % )                       ;
; Embedded Multiplier 9-bit elements ; 8 / 52 ( 15 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                             ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; On                             ; Off                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.58        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  19.2%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Location ;                ;              ; AUD_ADCDAT    ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCLRCK   ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; AUD_BCLK      ; PIN_A4        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACDAT    ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACLRCK   ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; AUD_XCK       ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; CLOCK_24      ; PIN_A12       ; QSF Assignment ;
; Location ;                ;              ; CLOCK_27      ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[0]  ; PIN_W4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[10] ; PIN_W3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[11] ; PIN_N6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[1]  ; PIN_W5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[2]  ; PIN_Y3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[3]  ; PIN_Y4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[4]  ; PIN_R6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[5]  ; PIN_R5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[6]  ; PIN_P6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[7]  ; PIN_P5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[8]  ; PIN_P3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[9]  ; PIN_N4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA_0     ; PIN_U3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA_1     ; PIN_V4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_CAS_N    ; PIN_T3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_CKE      ; PIN_N3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_CLK      ; PIN_U4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_CS_N     ; PIN_T6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]    ; PIN_U1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]   ; PIN_P1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]   ; PIN_P2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]   ; PIN_R1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]   ; PIN_R2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]   ; PIN_T1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]   ; PIN_T2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]    ; PIN_U2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]    ; PIN_V1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]    ; PIN_V2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]    ; PIN_W1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]    ; PIN_W2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]    ; PIN_Y1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]    ; PIN_Y2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]    ; PIN_N1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]    ; PIN_N2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_LDQM     ; PIN_R7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_RAS_N    ; PIN_T5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_UDQM     ; PIN_M5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_WE_N     ; PIN_R8        ; QSF Assignment ;
; Location ;                ;              ; EXT_CLOCK     ; PIN_M21       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[0]    ; PIN_AB20      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[10]   ; PIN_R12       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[11]   ; PIN_T12       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[12]   ; PIN_AB14      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[13]   ; PIN_AA13      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[14]   ; PIN_AB13      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[15]   ; PIN_AA12      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[16]   ; PIN_AB12      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[17]   ; PIN_AA20      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[18]   ; PIN_U14       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[19]   ; PIN_V14       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[1]    ; PIN_AA14      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[20]   ; PIN_U13       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[21]   ; PIN_R13       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[2]    ; PIN_Y16       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[3]    ; PIN_R15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[4]    ; PIN_T15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[5]    ; PIN_U15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[6]    ; PIN_V15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[7]    ; PIN_W15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[8]    ; PIN_R14       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[9]    ; PIN_Y13       ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[0]      ; PIN_AB16      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[1]      ; PIN_AA16      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[2]      ; PIN_AB17      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[3]      ; PIN_AA17      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[4]      ; PIN_AB18      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[5]      ; PIN_AA18      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[6]      ; PIN_AB19      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[7]      ; PIN_AA19      ; QSF Assignment ;
; Location ;                ;              ; FL_OE_N       ; PIN_AA15      ; QSF Assignment ;
; Location ;                ;              ; FL_RST_N      ; PIN_W14       ; QSF Assignment ;
; Location ;                ;              ; FL_WE_N       ; PIN_Y14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[0]     ; PIN_A13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]    ; PIN_A18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]    ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]    ; PIN_A19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]    ; PIN_B19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]    ; PIN_A20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]    ; PIN_B20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]    ; PIN_C21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]    ; PIN_C22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]    ; PIN_D21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]    ; PIN_D22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[1]     ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]    ; PIN_E21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]    ; PIN_E22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]    ; PIN_F21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]    ; PIN_F22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]    ; PIN_G21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]    ; PIN_G22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]    ; PIN_J21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]    ; PIN_J22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]    ; PIN_K21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]    ; PIN_K22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]     ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]    ; PIN_J19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]    ; PIN_J20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[32]    ; PIN_J18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[33]    ; PIN_K20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[34]    ; PIN_L19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[35]    ; PIN_L18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]     ; PIN_B14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]     ; PIN_A15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]     ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]     ; PIN_A16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]     ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]     ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]     ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[0]     ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]    ; PIN_C14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]    ; PIN_D14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]    ; PIN_D15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]    ; PIN_D16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]    ; PIN_C17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]    ; PIN_C18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]    ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]    ; PIN_C20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]    ; PIN_D19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]    ; PIN_D20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]     ; PIN_H13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]    ; PIN_E20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]    ; PIN_F20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]    ; PIN_E19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]    ; PIN_E18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]    ; PIN_G20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]    ; PIN_G18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]    ; PIN_G17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]    ; PIN_H17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]    ; PIN_J15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]    ; PIN_H18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]     ; PIN_H14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]    ; PIN_N22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]    ; PIN_N21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[32]    ; PIN_P15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[33]    ; PIN_N15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[34]    ; PIN_P17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[35]    ; PIN_P18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]     ; PIN_G15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]     ; PIN_E14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]     ; PIN_E15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]     ; PIN_F15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]     ; PIN_G16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]     ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]     ; PIN_F13       ; QSF Assignment ;
; Location ;                ;              ; I2C_SCLK      ; PIN_A3        ; QSF Assignment ;
; Location ;                ;              ; I2C_SDAT      ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; LEDG[0]       ; PIN_U22       ; QSF Assignment ;
; Location ;                ;              ; LEDG[1]       ; PIN_U21       ; QSF Assignment ;
; Location ;                ;              ; LEDG[2]       ; PIN_V22       ; QSF Assignment ;
; Location ;                ;              ; LEDG[3]       ; PIN_V21       ; QSF Assignment ;
; Location ;                ;              ; LEDG[4]       ; PIN_W22       ; QSF Assignment ;
; Location ;                ;              ; LEDG[5]       ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; LEDG[6]       ; PIN_Y22       ; QSF Assignment ;
; Location ;                ;              ; LEDG[7]       ; PIN_Y21       ; QSF Assignment ;
; Location ;                ;              ; LEDR[4]       ; PIN_T18       ; QSF Assignment ;
; Location ;                ;              ; LEDR[5]       ; PIN_V19       ; QSF Assignment ;
; Location ;                ;              ; LEDR[6]       ; PIN_Y18       ; QSF Assignment ;
; Location ;                ;              ; LEDR[7]       ; PIN_U18       ; QSF Assignment ;
; Location ;                ;              ; LEDR[8]       ; PIN_R18       ; QSF Assignment ;
; Location ;                ;              ; LEDR[9]       ; PIN_R17       ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK       ; PIN_H15       ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT       ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; SD_CLK        ; PIN_V20       ; QSF Assignment ;
; Location ;                ;              ; SD_CMD        ; PIN_Y20       ; QSF Assignment ;
; Location ;                ;              ; SD_DAT        ; PIN_W20       ; QSF Assignment ;
; Location ;                ;              ; SD_DAT3       ; PIN_U20       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[0]  ; PIN_AA3       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[10] ; PIN_R11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[11] ; PIN_T11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[12] ; PIN_Y10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[13] ; PIN_U10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[14] ; PIN_R10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[15] ; PIN_T7        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[16] ; PIN_Y6        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[17] ; PIN_Y5        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[1]  ; PIN_AB3       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[2]  ; PIN_AA4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[3]  ; PIN_AB4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[4]  ; PIN_AA5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[5]  ; PIN_AB10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[6]  ; PIN_AA11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[7]  ; PIN_AB11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[8]  ; PIN_V11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[9]  ; PIN_W11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_CE_N     ; PIN_AB5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[0]    ; PIN_AA6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[10]   ; PIN_V9        ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[11]   ; PIN_U9        ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[12]   ; PIN_R9        ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[13]   ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[14]   ; PIN_V8        ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[15]   ; PIN_U8        ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[1]    ; PIN_AB6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[2]    ; PIN_AA7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[3]    ; PIN_AB7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[4]    ; PIN_AA8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[5]    ; PIN_AB8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[6]    ; PIN_AA9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[7]    ; PIN_AB9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[8]    ; PIN_Y9        ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[9]    ; PIN_W9        ; QSF Assignment ;
; Location ;                ;              ; SRAM_LB_N     ; PIN_Y7        ; QSF Assignment ;
; Location ;                ;              ; SRAM_OE_N     ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; SRAM_UB_N     ; PIN_W7        ; QSF Assignment ;
; Location ;                ;              ; SRAM_WE_N     ; PIN_AA10      ; QSF Assignment ;
; Location ;                ;              ; TCK           ; PIN_C7        ; QSF Assignment ;
; Location ;                ;              ; TCS           ; PIN_D8        ; QSF Assignment ;
; Location ;                ;              ; TDI           ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; TDO           ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; UART_RXD      ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; UART_TXD      ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[0]      ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[1]      ; PIN_D11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[2]      ; PIN_A10       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[3]      ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[0]      ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[1]      ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[2]      ; PIN_B9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[3]      ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; VGA_HS        ; PIN_A11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[0]      ; PIN_D9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[1]      ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[2]      ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[3]      ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; VGA_VS        ; PIN_B11       ; QSF Assignment ;
+----------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 11413 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 11413 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 11210   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 200     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /u/ugrads/bsmerbeck/Documents/ELE406/Project/Rhody_System_SHA512_restored/output_files/Rhody_System.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 8,310 / 18,752 ( 44 % )    ;
;     -- Combinational with no register       ; 5158                       ;
;     -- Register only                        ; 249                        ;
;     -- Combinational with a register        ; 2903                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3588                       ;
;     -- 3 input functions                    ; 3236                       ;
;     -- <=2 input functions                  ; 1237                       ;
;     -- Register only                        ; 249                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 6616                       ;
;     -- arithmetic mode                      ; 1445                       ;
;                                             ;                            ;
; Total registers*                            ; 3,152 / 19,649 ( 16 % )    ;
;     -- Dedicated logic registers            ; 3,152 / 18,752 ( 17 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 586 / 1,172 ( 50 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 47 / 315 ( 15 % )          ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )             ;
;                                             ;                            ;
; Global signals                              ; 8                          ;
; M4Ks                                        ; 32 / 52 ( 62 % )           ;
; Total block memory bits                     ; 131,072 / 239,616 ( 55 % ) ;
; Total block memory implementation bits      ; 147,456 / 239,616 ( 62 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 52 ( 15 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 8 / 16 ( 50 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 22% / 22% / 23%            ;
; Peak interconnect usage (total/H/V)         ; 44% / 45% / 43%            ;
; Maximum fan-out                             ; 3040                       ;
; Highest non-global fan-out                  ; 943                        ;
; Total fan-out                               ; 38331                      ;
; Average fan-out                             ; 3.32                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 8176 / 18752 ( 44 % ) ; 134 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 5104                  ; 54                    ; 0                              ;
;     -- Register only                        ; 231                   ; 18                    ; 0                              ;
;     -- Combinational with a register        ; 2841                  ; 62                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 3537                  ; 51                    ; 0                              ;
;     -- 3 input functions                    ; 3209                  ; 27                    ; 0                              ;
;     -- <=2 input functions                  ; 1199                  ; 38                    ; 0                              ;
;     -- Register only                        ; 231                   ; 18                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 6508                  ; 108                   ; 0                              ;
;     -- arithmetic mode                      ; 1437                  ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 3072                  ; 80                    ; 0                              ;
;     -- Dedicated logic registers            ; 3072 / 18752 ( 16 % ) ; 80 / 18752 ( < 1 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 574 / 1172 ( 49 % )   ; 12 / 1172 ( 1 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 47                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 52 ( 15 % )       ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 131072                ; 0                     ; 0                              ;
; Total RAM block bits                        ; 147456                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M4K                                         ; 32 / 52 ( 61 % )      ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 4 / 20 ( 20 % )       ; 4 / 20 ( 20 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 154                   ; 119                   ; 0                              ;
;     -- Registered Input Connections         ; 84                    ; 90                    ; 0                              ;
;     -- Output Connections                   ; 203                   ; 70                    ; 0                              ;
;     -- Registered Output Connections        ; 5                     ; 50                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 37949                 ; 713                   ; 0                              ;
;     -- Registered Connections               ; 14541                 ; 437                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 168                   ; 189                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 189                   ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 33                    ; 16                    ; 0                              ;
;     -- Output Ports                         ; 39                    ; 34                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 23                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 19                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]   ; R22   ; 6        ; 50           ; 10           ; 1           ; 943                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]   ; R21   ; 6        ; 50           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]   ; T22   ; 6        ; 50           ; 9            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]   ; T21   ; 6        ; 50           ; 9            ; 1           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]    ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]    ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]    ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]    ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]    ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]    ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]    ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]    ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]    ; M1    ; 1        ; 0            ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]    ; L2    ; 2        ; 0            ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0] ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1] ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2] ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3] ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4] ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5] ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6] ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0] ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1] ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2] ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3] ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4] ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5] ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6] ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0] ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1] ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2] ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3] ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4] ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5] ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6] ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0] ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1] ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2] ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3] ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5] ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6] ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0] ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1] ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2] ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3] ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 10 / 36 ( 28 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                              ; Library Name ;
+------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Rhody_System                                                    ; 8310 (102)  ; 3152 (7)                  ; 0 (0)         ; 131072      ; 32   ; 8            ; 0       ; 4         ; 47   ; 0            ; 5158 (95)    ; 249 (0)           ; 2903 (67)        ; |Rhody_System                                                                                                                                    ; work         ;
;    |Rhody_CPU_pipelinev43:the_cpu|                               ; 7840 (7345) ; 2901 (2901)               ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 4939 (4444)  ; 208 (208)         ; 2693 (2693)      ; |Rhody_System|Rhody_CPU_pipelinev43:the_cpu                                                                                                      ; work         ;
;       |alu:Rhody_ALU|                                            ; 495 (337)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 495 (337)    ; 0 (0)             ; 0 (0)            ; |Rhody_System|Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU                                                                                        ; work         ;
;          |lpm_add_sub:lpm_add_sub_component|                     ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |Rhody_System|Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|lpm_add_sub:lpm_add_sub_component                                                      ; work         ;
;             |add_sub_4oh:auto_generated|                         ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |Rhody_System|Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|lpm_add_sub:lpm_add_sub_component|add_sub_4oh:auto_generated                           ; work         ;
;          |lpm_mult:Mult0|                                        ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |Rhody_System|Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|lpm_mult:Mult0                                                                         ; work         ;
;             |mult_i1t:auto_generated|                            ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; |Rhody_System|Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|lpm_mult:Mult0|mult_i1t:auto_generated                                                 ; work         ;
;    |altsyncram:Data_Memory|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Rhody_System|altsyncram:Data_Memory                                                                                                             ; work         ;
;       |altsyncram_ujn3:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Rhody_System|altsyncram:Data_Memory|altsyncram_ujn3:auto_generated                                                                              ; work         ;
;    |altsyncram:Program_ROM|                                      ; 97 (0)      ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 4 (0)             ; 60 (0)           ; |Rhody_System|altsyncram:Program_ROM                                                                                                             ; work         ;
;       |altsyncram_enr3:auto_generated|                           ; 97 (0)      ; 64 (0)                    ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 4 (0)             ; 60 (0)           ; |Rhody_System|altsyncram:Program_ROM|altsyncram_enr3:auto_generated                                                                              ; work         ;
;          |altsyncram_71q2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Rhody_System|altsyncram:Program_ROM|altsyncram_enr3:auto_generated|altsyncram_71q2:altsyncram1                                                  ; work         ;
;          |sld_mod_ram_rom:mgl_prim2|                             ; 97 (76)     ; 64 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (21)      ; 4 (4)             ; 60 (51)          ; |Rhody_System|altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ; work         ;
;             |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |Rhody_System|altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ; work         ;
;    |altsyncram:SYS_ROM|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Rhody_System|altsyncram:SYS_ROM                                                                                                                 ; work         ;
;       |altsyncram_3pn3:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Rhody_System|altsyncram:SYS_ROM|altsyncram_3pn3:auto_generated                                                                                  ; work         ;
;    |altsyncram:Stack_Memory|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Rhody_System|altsyncram:Stack_Memory                                                                                                            ; work         ;
;       |altsyncram_ujn3:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Rhody_System|altsyncram:Stack_Memory|altsyncram_ujn3:auto_generated                                                                             ; work         ;
;    |gpio:switches_and_leds|                                      ; 68 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 16 (16)           ; 24 (24)          ; |Rhody_System|gpio:switches_and_leds                                                                                                             ; work         ;
;       |sevenseg:display0|                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Rhody_System|gpio:switches_and_leds|sevenseg:display0                                                                                           ; work         ;
;       |sevenseg:display1|                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Rhody_System|gpio:switches_and_leds|sevenseg:display1                                                                                           ; work         ;
;       |sevenseg:display2|                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Rhody_System|gpio:switches_and_leds|sevenseg:display2                                                                                           ; work         ;
;       |sevenseg:display3|                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Rhody_System|gpio:switches_and_leds|sevenseg:display3                                                                                           ; work         ;
;    |random:Pseudo_Random|                                        ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 29 (29)          ; |Rhody_System|random:Pseudo_Random                                                                                                               ; work         ;
;    |sld_hub:auto_hub|                                            ; 134 (1)     ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (1)       ; 18 (0)            ; 62 (0)           ; |Rhody_System|sld_hub:auto_hub                                                                                                                   ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|             ; 133 (93)    ; 80 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (41)      ; 18 (18)           ; 62 (37)          ; |Rhody_System|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                      ; work         ;
;          |sld_rom_sr:hub_info_reg|                               ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |Rhody_System|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                              ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                             ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |Rhody_System|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                            ; work         ;
;    |timer:System_Timer0|                                         ; 37 (37)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 28 (28)          ; |Rhody_System|timer:System_Timer0                                                                                                                ; work         ;
+------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; KEY[1]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[8]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[9]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LEDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; KEY[2]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[3]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CLOCK_50 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[0]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[3]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[0]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[1]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[2]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[4]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[6]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                              ;
+---------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------+-------------------+---------+
; KEY[1]                                                        ;                   ;         ;
; SW[8]                                                         ;                   ;         ;
; SW[9]                                                         ;                   ;         ;
; KEY[2]                                                        ;                   ;         ;
;      - Rhody_CPU_pipelinev43:the_cpu|LEDR[0]~0                ; 0                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|LEDR[1]~1                ; 0                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|LEDR[2]~2                ; 0                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|LEDR[3]~3                ; 0                 ; 6       ;
; KEY[3]                                                        ;                   ;         ;
;      - gpio:switches_and_leds|disp[1]~0                       ; 1                 ; 6       ;
;      - gpio:switches_and_leds|disp[3]~1                       ; 1                 ; 6       ;
;      - gpio:switches_and_leds|disp[0]~2                       ; 1                 ; 6       ;
;      - gpio:switches_and_leds|disp[2]~3                       ; 1                 ; 6       ;
;      - gpio:switches_and_leds|disp[5]~4                       ; 1                 ; 6       ;
;      - gpio:switches_and_leds|disp[7]~5                       ; 1                 ; 6       ;
;      - gpio:switches_and_leds|disp[4]~6                       ; 1                 ; 6       ;
;      - gpio:switches_and_leds|disp[6]~7                       ; 1                 ; 6       ;
;      - gpio:switches_and_leds|disp[9]~8                       ; 1                 ; 6       ;
;      - gpio:switches_and_leds|disp[11]~9                      ; 1                 ; 6       ;
;      - gpio:switches_and_leds|disp[8]~10                      ; 1                 ; 6       ;
;      - gpio:switches_and_leds|disp[10]~11                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|disp[13]~12                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|disp[15]~13                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|disp[12]~14                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|disp[14]~15                     ; 1                 ; 6       ;
; CLOCK_50                                                      ;                   ;         ;
; KEY[0]                                                        ;                   ;         ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[26]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[27]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[28]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[29]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[30]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[31]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[23]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[24]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[25]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[26]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[27]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[28]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[29]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[30]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[31]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|update                   ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[0]                      ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[1]                      ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[2]                      ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[3]                      ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[4]                      ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[5]                      ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[6]                      ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[7]                      ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[8]                      ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[9]                      ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[10]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[11]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[12]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[13]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[14]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[15]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[16]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[17]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[18]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[19]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[20]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[21]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[22]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[23]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[24]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[25]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[26]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[27]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[28]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[29]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[30]                     ; 1                 ; 6       ;
;      - gpio:switches_and_leds|outport[31]                     ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[31]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[30]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[29]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[28]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[27]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[26]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[25]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[24]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[23]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[22]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[21]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[20]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[19]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[18]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[17]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[16]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[15]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[14]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[13]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[12]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[11]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[10]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[9]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[8]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[7]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[6]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[5]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[4]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[3]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[2]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[1]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[31]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[30]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[29]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[28]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[27]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[26]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[25]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[24]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[23]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[22]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[21]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[20]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[19]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[18]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[17]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[16]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[15]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[14]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[13]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[12]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[11]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[10]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[9]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[8]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[7]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[6]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[5]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[4]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[3]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[2]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[1]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|SP[0]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[1]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[2]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[3]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[0]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[0]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[49]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[17]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[17]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[49]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[1]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[1]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[1]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[2]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[3]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[4]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[5]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[6]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[7]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[8]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[9]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[10]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[11]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[12]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[13]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[14]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[15]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[16]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[17]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[18]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[19]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[20]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[21]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[22]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[23]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[24]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[25]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[26]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[27]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[28]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[29]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[30]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[1]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[33]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[33]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[50]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[18]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[18]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[50]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[2]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[2]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[2]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[34]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[34]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[51]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[19]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[19]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[51]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[3]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[3]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[3]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[35]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[35]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[48]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[16]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[16]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[48]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[0]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[0]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[32]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[32]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[53]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[21]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[21]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[53]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[5]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[5]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[37]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[37]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[54]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[22]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[22]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[54]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[6]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[6]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[38]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[38]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[55]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[23]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[23]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[55]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[7]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[7]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[39]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[39]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[52]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[20]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[20]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[52]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[4]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[4]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[36]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[36]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[57]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[25]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[25]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[57]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[9]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[9]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[41]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[41]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[58]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[26]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[26]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[58]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[10]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[10]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[42]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[42]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[59]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[27]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[27]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[59]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[11]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[11]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[43]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[43]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[56]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[24]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[24]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[56]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[8]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[8]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[40]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[40]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[61]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[29]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[29]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[61]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[13]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[13]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[45]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[45]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[62]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[30]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[30]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[62]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[14]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[14]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[46]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[46]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[63]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[31]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[31]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[63]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[15]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[15]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[47]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[47]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[60]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[28]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[28]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[60]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[12]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[12]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wve[44]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wva[44]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[49]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[17]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[17]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[49]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[33]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[33]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[50]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[18]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[18]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[50]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[34]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[34]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[51]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[19]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[19]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[51]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[35]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[35]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[48]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[16]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[16]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[48]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[32]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[32]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[53]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[21]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[21]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[53]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[5]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[5]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[37]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[37]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[54]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[22]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[22]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[54]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[6]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[6]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[38]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[38]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[55]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[23]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[23]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[55]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[7]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[7]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[39]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[39]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[52]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[20]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[20]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[52]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[4]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[4]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[36]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[36]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[57]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[25]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[25]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[57]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[9]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[9]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[41]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[41]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[58]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[26]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[26]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[58]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[10]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[10]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[42]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[42]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[59]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[27]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[27]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[59]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[11]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[11]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[43]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[43]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[56]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[24]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[24]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[56]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[8]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[8]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[40]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[40]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[61]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[29]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[29]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[61]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[13]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[13]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[45]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[45]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[62]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[30]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[30]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[62]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[14]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[14]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[46]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[46]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[63]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[31]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[31]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[63]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[15]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[15]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[47]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[47]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[60]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[28]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[28]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[60]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[12]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[12]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t1_val[44]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|t2_val[44]               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PSW[3]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|register_file[2][31]     ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|register_file[1][31]     ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|register_file[0][31]     ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|register_file[3][31]     ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|register_file[5][31]     ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|register_file[6][31]     ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|register_file[4][31]     ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|register_file[7][31]     ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[1]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[2]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[3]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[0]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[20]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[0]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[1]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[2]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[3]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[4]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PSW[2]~13                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR4[27]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR4[28]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR4[31]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR4[29]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR4[26]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[24]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[23]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[25]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[15]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[21]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[20]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[22]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[21]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[20]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[22]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR4[30]                  ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[24]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[23]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[25]                          ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wout[63]~68              ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[28]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[26]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[27]                          ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[14]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|register_file[2][30]~168 ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|register_file[1][30]~179 ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|register_file[0][30]~190 ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|register_file[3][30]~201 ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|register_file[5][30]~212 ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|register_file[6][30]~223 ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|register_file[4][30]~234 ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|register_file[7][30]~245 ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[13]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[12]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[11]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[10]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[9]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[8]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[7]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[6]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[5]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|lcount[0]                ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[29]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[31]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[30]                          ; 1                 ; 6       ;
;      - gpio:switches_and_leds|gpio_out[3]                     ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[3]                           ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|MDR_in[3]~3              ; 1                 ; 6       ;
;      - gpio:switches_and_leds|gpio_out[0]                     ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[0]                           ; 1                 ; 6       ;
;      - gpio:switches_and_leds|gpio_out[1]                     ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[1]                           ; 1                 ; 6       ;
;      - gpio:switches_and_leds|gpio_out[2]                     ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[2]                           ; 1                 ; 6       ;
;      - gpio:switches_and_leds|gpio_out[4]                     ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[4]                           ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|scount[1]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|scount[0]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|scount[2]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|MDR_out[17]~53           ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[17]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[19]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[16]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[18]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[5]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[21]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[7]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[23]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[4]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[6]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[22]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[9]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[25]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[11]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[27]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[8]                    ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[24]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[10]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[26]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[13]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[29]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[15]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[31]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[12]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[28]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[14]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PC[30]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|MAR[31]~29               ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[15]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[21]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[20]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[22]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[14]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[13]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[12]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[11]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[10]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[9]                           ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[8]                           ; 1                 ; 6       ;
;      - gpio:switches_and_leds|gpio_out[7]                     ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[7]                           ; 1                 ; 6       ;
;      - gpio:switches_and_leds|gpio_out[6]                     ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[6]                           ; 1                 ; 6       ;
;      - gpio:switches_and_leds|gpio_out[5]                     ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[5]                           ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[19]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[18]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[17]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR2[16]                  ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[19]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[18]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[17]                          ; 1                 ; 6       ;
;      - random:Pseudo_Random|rand[16]                          ; 1                 ; 6       ;
;      - timer:System_Timer0|data_reg[0]                        ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[1]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[0]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[1]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[0]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[0]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[1]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[1]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR4[1]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[1]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[0]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[1]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[0]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[0]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[1]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[33]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[32]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[31]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[30]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[29]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[28]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[27]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[26]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[25]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[24]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[23]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[22]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[21]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[20]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[19]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[18]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[17]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[16]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[15]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[14]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[13]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[12]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[11]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[10]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[9]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[8]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[7]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[6]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[5]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[4]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[3]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[2]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[33]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[32]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[31]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[30]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[29]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[28]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[27]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[26]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[25]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[24]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[23]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[22]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[21]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[20]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[19]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[18]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[17]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[16]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[15]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[14]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[13]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[12]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[11]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[10]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[9]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[8]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[7]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[6]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[5]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[4]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[3]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[2]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[33]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[32]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[31]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[30]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[29]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[28]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[27]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[26]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[25]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[24]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[23]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[22]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[21]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[20]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[19]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[18]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[17]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[16]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[15]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[14]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[13]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[12]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[11]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[10]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[9]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[8]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[7]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[6]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[5]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[4]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[3]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[2]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[33]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[32]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[31]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[30]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[29]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[28]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[27]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[26]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[25]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[24]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[23]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[22]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[21]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[20]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[19]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[18]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[17]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[16]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[15]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[14]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[13]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[12]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[11]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[10]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[9]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[8]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[7]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[6]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[5]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[4]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[3]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[2]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[33]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[32]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[31]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[30]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[29]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[28]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[27]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[26]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[25]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[24]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[23]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[22]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[21]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[20]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[19]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[18]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[17]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[16]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[15]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[14]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[13]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[12]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[11]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[10]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[9]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[8]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[7]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[6]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[5]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[4]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[3]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[2]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[33]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[32]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[31]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[30]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[29]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[28]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[27]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[26]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[25]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[24]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[23]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[22]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[21]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[20]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[19]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[18]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[17]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[16]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[15]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[14]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[13]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[12]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[11]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[10]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[9]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[8]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[7]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[6]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[5]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[4]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[3]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[2]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[49]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[48]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[47]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[46]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[45]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[44]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[43]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[42]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[41]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[40]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[39]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[38]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[37]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[36]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[35]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[34]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[49]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[48]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[47]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[46]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[45]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[44]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[43]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[42]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[41]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[40]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[39]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[38]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[37]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[36]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[35]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[34]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[49]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[48]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[47]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[46]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[45]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[44]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[43]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[42]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[41]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[40]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[39]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[38]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[37]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[36]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[35]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[34]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[17]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[49]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[48]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[47]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[46]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[45]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[44]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[43]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[42]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[41]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[40]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[39]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[38]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[37]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[36]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[35]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[34]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[49]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[48]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[47]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[46]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[45]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[44]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[43]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[42]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[41]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[40]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[39]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[38]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[37]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[36]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[35]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[34]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[49]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[48]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[47]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[46]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[45]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[44]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[43]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[42]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[41]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[40]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[39]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[38]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[37]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[36]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[35]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[34]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[3]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR4[3]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[51]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[50]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[51]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[50]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[51]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[50]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[19]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[51]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[50]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[51]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[50]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[51]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[50]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[0]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR4[0]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[16]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[2]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR4[2]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[18]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[5]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[53]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[52]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[53]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[52]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[53]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[52]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[53]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[52]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[53]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[52]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[53]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[52]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[7]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[55]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[54]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[55]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[54]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[55]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[54]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[55]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[54]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[55]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[54]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[55]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[54]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[4]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[6]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[9]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[57]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[56]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[57]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[56]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[57]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[56]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[57]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[56]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[57]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[56]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[57]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[56]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[11]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[59]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[58]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[59]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[58]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[59]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[58]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[59]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[58]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[59]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[58]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[59]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[58]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[8]                   ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[10]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[13]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[61]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[60]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[61]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[60]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[61]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[60]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[61]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[60]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[61]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[60]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[61]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[60]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[15]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[63]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvf[62]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[63]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvg[62]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[63]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvh[62]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[63]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvc[62]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[63]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvb[62]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[63]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|wvd[62]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[12]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|IR3[14]                  ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|rcount[0]                ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|mvect[0][31]~2           ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|PSW[12]~29               ; 1                 ; 6       ;
;      - Rhody_CPU_pipelinev43:the_cpu|tmpxx[4]~3               ; 1                 ; 6       ;
; SW[3]                                                         ;                   ;         ;
; SW[0]                                                         ;                   ;         ;
; SW[1]                                                         ;                   ;         ;
; SW[2]                                                         ;                   ;         ;
; SW[4]                                                         ;                   ;         ;
; SW[7]                                                         ;                   ;         ;
; SW[6]                                                         ;                   ;         ;
; SW[5]                                                         ;                   ;         ;
+---------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                  ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                              ; PIN_L1             ; 3040    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; KEY[0]                                                                                                                                                ; PIN_R22            ; 943     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|CPU_State_Machine~22                                                                                                    ; LCCOMB_X23_Y19_N10 ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|LessThan2~8                                                                                                             ; LCCOMB_X23_Y6_N4   ; 66      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[31]~29                                                                                                              ; LCCOMB_X25_Y21_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[3]~3                                                                                                             ; LCCOMB_X23_Y18_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[17]~53                                                                                                          ; LCCOMB_X23_Y21_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[19]~50                                                                                                          ; LCCOMB_X23_Y18_N6  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|PC[13]~16                                                                                                               ; LCCOMB_X26_Y20_N12 ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|PC[13]~17                                                                                                               ; LCCOMB_X26_Y20_N6  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|PSW[12]~29                                                                                                              ; LCCOMB_X23_Y18_N16 ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|PSW[2]~13                                                                                                               ; LCCOMB_X23_Y19_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|SP[29]~100                                                                                                              ; LCCOMB_X26_Y20_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[31]~93                                                                                                           ; LCCOMB_X31_Y22_N14 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[0][31]~3                                                                                                          ; LCCOMB_X34_Y12_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[0][63]~79                                                                                                         ; LCCOMB_X34_Y12_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[10][31]~40                                                                                                        ; LCCOMB_X33_Y12_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[10][63]~236                                                                                                       ; LCCOMB_X33_Y12_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[11][31]~49                                                                                                        ; LCCOMB_X33_Y12_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[11][63]~242                                                                                                       ; LCCOMB_X33_Y12_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[12][31]~31                                                                                                        ; LCCOMB_X34_Y12_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[12][63]~248                                                                                                       ; LCCOMB_X34_Y12_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[13][31]~37                                                                                                        ; LCCOMB_X34_Y13_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[13][63]~254                                                                                                       ; LCCOMB_X34_Y13_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][18]~20                                                                                                        ; LCCOMB_X34_Y13_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][63]~17                                                                                                        ; LCCOMB_X34_Y13_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[15][31]~62                                                                                                        ; LCCOMB_X34_Y13_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[15][63]~266                                                                                                       ; LCCOMB_X34_Y13_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][1]~6                                                                                                           ; LCCOMB_X34_Y11_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][63]~82                                                                                                         ; LCCOMB_X34_Y11_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[2][31]~46                                                                                                         ; LCCOMB_X35_Y12_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[2][63]~239                                                                                                        ; LCCOMB_X35_Y12_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[3][31]~43                                                                                                         ; LCCOMB_X34_Y12_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[3][63]~233                                                                                                        ; LCCOMB_X34_Y12_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[4][31]~34                                                                                                         ; LCCOMB_X34_Y12_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[4][63]~251                                                                                                        ; LCCOMB_X34_Y12_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[5][31]~28                                                                                                         ; LCCOMB_X33_Y12_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[5][63]~245                                                                                                        ; LCCOMB_X33_Y12_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[6][31]~59                                                                                                         ; LCCOMB_X37_Y12_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[6][63]~263                                                                                                        ; LCCOMB_X37_Y12_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[7][31]~55                                                                                                         ; LCCOMB_X34_Y13_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[7][63]~260                                                                                                        ; LCCOMB_X34_Y13_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[8][31]~52                                                                                                         ; LCCOMB_X37_Y13_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[8][63]~257                                                                                                        ; LCCOMB_X37_Y13_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[9][0]~14                                                                                                          ; LCCOMB_X36_Y13_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[9][63]~151                                                                                                        ; LCCOMB_X36_Y13_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[31]~36                                                                                                         ; LCCOMB_X25_Y21_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][30]~190                                                                                                ; LCCOMB_X31_Y24_N18 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[1][30]~179                                                                                                ; LCCOMB_X32_Y25_N0  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][30]~168                                                                                                ; LCCOMB_X32_Y24_N0  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[3][30]~201                                                                                                ; LCCOMB_X34_Y20_N24 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[4][30]~234                                                                                                ; LCCOMB_X31_Y25_N18 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[5][30]~212                                                                                                ; LCCOMB_X31_Y22_N8  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[6][30]~223                                                                                                ; LCCOMB_X30_Y25_N20 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[7][30]~245                                                                                                ; LCCOMB_X32_Y22_N6  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|scount[2]~0                                                                                                             ; LCCOMB_X27_Y20_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|t2_val[59]~194                                                                                                          ; LCCOMB_X23_Y18_N28 ; 158     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|tmpxx[4]~3                                                                                                              ; LCCOMB_X25_Y21_N20 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|update                                                                                                                  ; LCFF_X32_Y25_N3    ; 449     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|wout[63]~837                                                                                                            ; LCCOMB_X23_Y18_N14 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|wva[63]~195                                                                                                             ; LCCOMB_X23_Y18_N10 ; 512     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rhody_CPU_pipelinev43:the_cpu|wva~66                                                                                                                  ; LCCOMB_X22_Y11_N10 ; 512     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                          ; JTAG_X1_Y14_N0     ; 160     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                          ; JTAG_X1_Y14_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; LCCOMB_X43_Y15_N6  ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; LCCOMB_X44_Y13_N18 ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; LCCOMB_X43_Y15_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                           ; LCCOMB_X43_Y15_N16 ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~13                                                ; LCCOMB_X39_Y14_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[18]~1                                                ; LCCOMB_X43_Y15_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~4       ; LCCOMB_X43_Y15_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~18 ; LCCOMB_X43_Y15_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~19 ; LCCOMB_X44_Y15_N6  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                                                                                ; LCCOMB_X23_Y16_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; comb~1                                                                                                                                                ; LCCOMB_X23_Y16_N2  ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; comb~2                                                                                                                                                ; LCCOMB_X23_Y16_N4  ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                 ; LCFF_X44_Y14_N7    ; 16      ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                      ; LCCOMB_X45_Y16_N18 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                        ; LCCOMB_X45_Y16_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                      ; LCCOMB_X46_Y14_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                         ; LCCOMB_X45_Y15_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                        ; LCCOMB_X45_Y15_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                           ; LCFF_X43_Y16_N19   ; 11      ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                         ; LCCOMB_X43_Y16_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                           ; LCFF_X43_Y16_N25   ; 6       ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                           ; LCCOMB_X43_Y16_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~14                                                                    ; LCCOMB_X46_Y15_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                    ; LCCOMB_X46_Y15_N6  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~15                                                   ; LCCOMB_X44_Y14_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                              ; LCCOMB_X43_Y14_N20 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                              ; LCCOMB_X43_Y14_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                      ; LCFF_X45_Y14_N31   ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                     ; LCFF_X46_Y14_N17   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                      ; LCFF_X44_Y14_N19   ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                      ; LCFF_X44_Y14_N1    ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                               ; LCCOMB_X46_Y14_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                     ; LCFF_X47_Y14_N25   ; 21      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; timer:System_Timer0|Equal0~8                                                                                                                          ; LCCOMB_X23_Y4_N6   ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; timer:System_Timer0|data_reg[0]                                                                                                                       ; LCFF_X23_Y16_N7    ; 27      ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                             ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                         ; PIN_L1             ; 3040    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                     ; JTAG_X1_Y14_N0     ; 160     ; Global Clock         ; GCLK3            ; --                        ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0      ; LCCOMB_X44_Y13_N18 ; 4       ; Global Clock         ; GCLK7            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; LCFF_X44_Y14_N7    ; 16      ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                      ; LCFF_X43_Y16_N19   ; 11      ; Global Clock         ; GCLK4            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                      ; LCFF_X43_Y16_N25   ; 6       ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; LCFF_X45_Y14_N31   ; 12      ; Global Clock         ; GCLK6            ; --                        ;
; timer:System_Timer0|data_reg[0]                                                                  ; LCFF_X23_Y16_N7    ; 27      ; Global Clock         ; GCLK8            ; --                        ;
+--------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                  ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; KEY[0]                                                                                                                                                ; 943     ;
; Rhody_CPU_pipelinev43:the_cpu|rcount[1]                                                                                                               ; 534     ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[19]~0                                                                                                             ; 532     ;
; Rhody_CPU_pipelinev43:the_cpu|rcount[0]                                                                                                               ; 531     ;
; Rhody_CPU_pipelinev43:the_cpu|wva[63]~195                                                                                                             ; 512     ;
; Rhody_CPU_pipelinev43:the_cpu|wva~66                                                                                                                  ; 512     ;
; Rhody_CPU_pipelinev43:the_cpu|rcount[2]                                                                                                               ; 486     ;
; Rhody_CPU_pipelinev43:the_cpu|rcount[3]                                                                                                               ; 469     ;
; Rhody_CPU_pipelinev43:the_cpu|update                                                                                                                  ; 449     ;
; Rhody_CPU_pipelinev43:the_cpu|rcount[5]                                                                                                               ; 207     ;
; Rhody_CPU_pipelinev43:the_cpu|rcount[4]                                                                                                               ; 202     ;
; Rhody_CPU_pipelinev43:the_cpu|scount[0]                                                                                                               ; 193     ;
; Rhody_CPU_pipelinev43:the_cpu|scount[1]                                                                                                               ; 193     ;
; Rhody_CPU_pipelinev43:the_cpu|t2_val[59]~194                                                                                                          ; 158     ;
; ~GND                                                                                                                                                  ; 133     ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[28]                                                                                                                 ; 123     ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[23]                                                                                                                 ; 107     ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[24]                                                                                                                 ; 107     ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[20]                                                                                                                 ; 97      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[21]                                                                                                                 ; 97      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][25]~154                                                                                                ; 96      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[26]                                                                                                                 ; 86      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[2]                                                                                                                  ; 80      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[3]                                                                                                                  ; 77      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[0]                                                                                                                  ; 76      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[27]                                                                                                                 ; 76      ;
; Rhody_CPU_pipelinev43:the_cpu|Equal8~1                                                                                                                ; 74      ;
; Rhody_CPU_pipelinev43:the_cpu|rcount[6]                                                                                                               ; 72      ;
; Rhody_CPU_pipelinev43:the_cpu|LessThan2~8                                                                                                             ; 66      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[1]                                                                                                                  ; 66      ;
; Rhody_CPU_pipelinev43:the_cpu|wout[63]~837                                                                                                            ; 64      ;
; Rhody_CPU_pipelinev43:the_cpu|Mux175~0                                                                                                                ; 59      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[15]                                                                                                                 ; 52      ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|alu_out[15]~37                                                                                            ; 50      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[19]~426                                                                                                         ; 48      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[19]~44                                                                                                          ; 48      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[19]~41                                                                                                          ; 48      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[19]~36                                                                                                          ; 48      ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|alu_out[15]~36                                                                                            ; 47      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[20]                                                                                                              ; 43      ;
; Rhody_CPU_pipelinev43:the_cpu|CPU_State_Machine~12                                                                                                    ; 43      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[25]                                                                                                                 ; 43      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[4]                                                                                                               ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[5]                                                                                                               ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[6]                                                                                                               ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[7]                                                                                                               ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[8]                                                                                                               ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[9]                                                                                                               ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[10]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[11]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[12]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[13]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[14]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[15]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[16]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[17]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[18]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[19]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[21]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[22]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[23]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[24]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[25]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[26]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[27]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[28]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[29]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[30]                                                                                                              ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[0]                                                                                                               ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[1]                                                                                                               ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[2]                                                                                                               ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[3]                                                                                                               ; 42      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[2]                                                                                                                  ; 36      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[0]                                                                                                                  ; 35      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[1]                                                                                                                  ; 35      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[3]                                                                                                                  ; 35      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[31]                                                                                                              ; 35      ;
; Rhody_CPU_pipelinev43:the_cpu|Equal51~1                                                                                                               ; 34      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[4]                                                                                                                  ; 34      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[5]                                                                                                                  ; 34      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[6]                                                                                                                  ; 34      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[7]                                                                                                                  ; 34      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[8]                                                                                                                  ; 34      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[19]~63                                                                                                              ; 33      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[26]~14                                                                                                              ; 33      ;
; Rhody_CPU_pipelinev43:the_cpu|CPU_State_Machine~22                                                                                                    ; 33      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[22]                                                                                                                 ; 33      ;
; Rhody_CPU_pipelinev43:the_cpu|Equal20~0                                                                                                               ; 33      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[15][63]~266                                                                                                       ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[15][45]~264                                                                                                       ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[6][63]~263                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[6][35]~261                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[7][63]~260                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[7][40]~258                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[8][63]~257                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[8][32]~255                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[13][63]~254                                                                                                       ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[13][38]~252                                                                                                       ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[4][63]~251                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[4][45]~249                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[12][63]~248                                                                                                       ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[12][59]~246                                                                                                       ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[5][63]~245                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[5][32]~243                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[11][63]~242                                                                                                       ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[11][56]~240                                                                                                       ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[2][63]~239                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[2][50]~237                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[10][63]~236                                                                                                       ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[10][56]~234                                                                                                       ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[3][63]~233                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[3][42]~231                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[9][63]~151                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[9][42]~149                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][63]~82                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][36]~80                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[0][63]~79                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[0][58]~77                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[15][31]~62                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[15][26]~60                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[6][31]~59                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[6][24]~57                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[7][31]~55                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[7][24]~53                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[8][31]~52                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[8][24]~50                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[11][31]~49                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[11][24]~47                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[2][31]~46                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[2][13]~44                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[3][31]~43                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[3][1]~41                                                                                                          ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[10][31]~40                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[10][16]~38                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[13][31]~37                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[13][16]~35                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[4][31]~34                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[4][19]~32                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[12][31]~31                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[12][25]~29                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[5][31]~28                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[5][12]~26                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][18]~20                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][10]~18                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][63]~17                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][54]~15                                                                                                        ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[9][0]~14                                                                                                          ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[9][17]~12                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][1]~6                                                                                                           ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][19]~4                                                                                                          ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[0][31]~3                                                                                                          ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[0][31]~2                                                                                                          ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[0][1]~0                                                                                                           ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|SP[29]~100                                                                                                              ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[31]~29                                                                                                              ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[17]~53                                                                                                          ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[19]~50                                                                                                          ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_in[3]~3                                                                                                             ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[31]~36                                                                                                         ; 32      ;
; Rhody_CPU_pipelinev43:the_cpu|CPU_State_Machine~20                                                                                                    ; 32      ;
; mem_in~6                                                                                                                                              ; 32      ;
; mem_in~5                                                                                                                                              ; 32      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[18]~1                                                ; 32      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                           ; 32      ;
; comb~0                                                                                                                                                ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                      ; 31      ;
; Rhody_CPU_pipelinev43:the_cpu|PC[13]~17                                                                                                               ; 31      ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[31]~93                                                                                                           ; 31      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[7][30]~245                                                                                                ; 31      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[4][30]~234                                                                                                ; 31      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[6][30]~223                                                                                                ; 31      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[5][30]~212                                                                                                ; 31      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[3][30]~201                                                                                                ; 31      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][30]~190                                                                                                ; 31      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[1][30]~179                                                                                                ; 31      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][30]~168                                                                                                ; 31      ;
; mem_in~3                                                                                                                                              ; 31      ;
; mem_in~2                                                                                                                                              ; 31      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[19]~71                                                                                                              ; 30      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[19]~68                                                                                                              ; 30      ;
; Rhody_CPU_pipelinev43:the_cpu|PSW[12]~29                                                                                                              ; 28      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[9]                                                                                                                  ; 27      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[31]                                                                                                                 ; 27      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[29]                                                                                                                 ; 27      ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[0]                                                                                                               ; 26      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][29]~160                                                                                                ; 26      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[31]~34                                                                                                         ; 26      ;
; timer:System_Timer0|Equal0~8                                                                                                                          ; 25      ;
; Rhody_CPU_pipelinev43:the_cpu|PC[13]~20                                                                                                               ; 25      ;
; Rhody_CPU_pipelinev43:the_cpu|PC[13]~19                                                                                                               ; 25      ;
; mem_in~0                                                                                                                                              ; 25      ;
; en_rand                                                                                                                                               ; 25      ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[1]                                                                                                               ; 25      ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[2]                                                                                                               ; 25      ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[3]                                                                                                               ; 25      ;
; Rhody_CPU_pipelinev43:the_cpu|IR3[25]                                                                                                                 ; 24      ;
; Rhody_CPU_pipelinev43:the_cpu|IR3[23]                                                                                                                 ; 24      ;
; Rhody_CPU_pipelinev43:the_cpu|IR3[24]                                                                                                                 ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                          ; 23      ;
; Rhody_CPU_pipelinev43:the_cpu|IR3[29]                                                                                                                 ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                      ; 21      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                     ; 21      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[26]~18                                                                                                              ; 21      ;
; Rhody_CPU_pipelinev43:the_cpu|Equal9~3                                                                                                                ; 21      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[30]                                                                                                                 ; 21      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpxx[4]~3                                                                                                              ; 20      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[10]                                                                                                                 ; 20      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[7][29]~1153                                                                                               ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[4][25]~1152                                                                                               ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[6][22]~1151                                                                                               ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[5][20]~1150                                                                                               ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[3][25]~1149                                                                                               ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][29]~1148                                                                                               ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[1][24]~1147                                                                                               ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][25]~1146                                                                                               ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[7][29]~235                                                                                                ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[4][25]~224                                                                                                ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[6][22]~213                                                                                                ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[5][20]~202                                                                                                ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[3][25]~191                                                                                                ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][29]~180                                                                                                ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[1][24]~169                                                                                                ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][25]~155                                                                                                ; 19      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                   ; 19      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                   ; 19      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                   ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[1]~1                                                                                                            ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[3]~5                                                                                                            ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[5]~9                                                                                                            ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[12]~31                                                                                                          ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[14]~27                                                                                                          ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[15]~29                                                                                                          ; 19      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[26]~19                                                                                                              ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[7][10]~648                                                                                                ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[4][12]~641                                                                                                ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[6][13]~634                                                                                                ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[5][9]~627                                                                                                 ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[3][9]~620                                                                                                 ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][9]~613                                                                                                 ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[1][9]~606                                                                                                 ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][9]~599                                                                                                 ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~97                                                                                                        ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|IR3[28]                                                                                                                 ; 18      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                                  ; 18      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                   ; 18      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                   ; 18      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                   ; 18      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                   ; 18      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                   ; 18      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                   ; 18      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                   ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[0]~7                                                                                                            ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[2]~3                                                                                                            ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[4]~15                                                                                                           ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[6]~11                                                                                                           ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[7]~13                                                                                                           ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[8]~23                                                                                                           ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[9]~17                                                                                                           ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[10]~19                                                                                                          ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[11]~21                                                                                                          ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[13]~25                                                                                                          ; 18      ;
; Rhody_CPU_pipelinev43:the_cpu|PC[13]~16                                                                                                               ; 17      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[7][29]~237                                                                                                ; 17      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[4][25]~226                                                                                                ; 17      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[6][22]~215                                                                                                ; 17      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[5][20]~204                                                                                                ; 17      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[3][25]~193                                                                                                ; 17      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][29]~182                                                                                                ; 17      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[1][24]~171                                                                                                ; 17      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][25]~157                                                                                                ; 17      ;
; KEY[3]                                                                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[7][10]~1161                                                                                               ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[4][12]~1160                                                                                               ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[6][13]~1159                                                                                               ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[5][9]~1158                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[3][9]~1157                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][9]~1156                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[1][9]~1155                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][9]~1154                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|PC[13]~24                                                                                                               ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|PC~23                                                                                                                   ; 16      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[7][10]~650                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[7][10]~649                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[4][12]~643                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[4][12]~642                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[6][13]~636                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[6][13]~635                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[5][9]~629                                                                                                 ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[5][9]~628                                                                                                 ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[3][9]~622                                                                                                 ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[3][9]~621                                                                                                 ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][9]~615                                                                                                 ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][9]~614                                                                                                 ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[1][9]~608                                                                                                 ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[1][9]~607                                                                                                 ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][9]~601                                                                                                 ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][9]~600                                                                                                 ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|Equal33~0                                                                                                               ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[7][29]~238                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[4][25]~227                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[6][22]~216                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[5][20]~205                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[3][25]~194                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][29]~183                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[1][24]~172                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][25]~158                                                                                                ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|Equal32~0                                                                                                               ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|Equal22~1                                                                                                               ; 16      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[4]                                                                                                                  ; 15      ;
; Rhody_CPU_pipelinev43:the_cpu|IR3[26]                                                                                                                 ; 15      ;
; Rhody_CPU_pipelinev43:the_cpu|IR3[30]                                                                                                                 ; 15      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[5]                                                                                                                  ; 14      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[6]                                                                                                                  ; 14      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[7]                                                                                                                  ; 14      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[8]                                                                                                                  ; 14      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[9]                                                                                                                  ; 14      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[10]                                                                                                                 ; 14      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[11]                                                                                                                 ; 14      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[12]                                                                                                                 ; 14      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[13]                                                                                                                 ; 14      ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[14]                                                                                                                 ; 14      ;
; Rhody_CPU_pipelinev43:the_cpu|Equal9~0                                                                                                                ; 14      ;
; Rhody_CPU_pipelinev43:the_cpu|Equal7~0                                                                                                                ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                      ; 13      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[31]~28                                                                                                          ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                             ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                     ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                          ; 12      ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[26]~23                                                                                                              ; 12      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                           ; 12      ;
; Rhody_CPU_pipelinev43:the_cpu|Equal9~2                                                                                                                ; 12      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[17]~0                                                                                                           ; 12      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[19]~4                                                                                                           ; 12      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[20]~14                                                                                                          ; 12      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[22]~10                                                                                                          ; 12      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[24]~22                                                                                                          ; 12      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[27]~20                                                                                                          ; 12      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[29]~24                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                       ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|PC[22]~45                                                                                                               ; 11      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~13                                                ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~241                                                                                                       ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~230                                                                                                       ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~219                                                                                                       ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~208                                                                                                       ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~197                                                                                                       ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~186                                                                                                       ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~175                                                                                                       ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~164                                                                                                       ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][30]~98                                                                                                 ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[0]~31                                                                                                          ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[1]~30                                                                                                          ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[2]~29                                                                                                          ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[3]~28                                                                                                          ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[4]~27                                                                                                          ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[5]~26                                                                                                          ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[6]~25                                                                                                          ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[7]~24                                                                                                          ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[8]~23                                                                                                          ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[9]~22                                                                                                          ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[10]~21                                                                                                         ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[11]~20                                                                                                         ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[12]~19                                                                                                         ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[13]~18                                                                                                         ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[14]~17                                                                                                         ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[15]~16                                                                                                         ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[16]~6                                                                                                           ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[18]~2                                                                                                           ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[21]~8                                                                                                           ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[23]~12                                                                                                          ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[25]~16                                                                                                          ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[26]~18                                                                                                          ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[28]~30                                                                                                          ; 11      ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[30]~26                                                                                                          ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                       ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|CPU_State_Machine~28                                                                                                    ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[0]                                                                                                                ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[1]                                                                                                                ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[2]                                                                                                                ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[3]                                                                                                                ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[4]                                                                                                                ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[5]                                                                                                                ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[6]                                                                                                                ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[7]                                                                                                                ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[8]                                                                                                                ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[9]                                                                                                                ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[10]                                                                                                               ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[11]                                                                                                               ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[12]                                                                                                               ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[13]                                                                                                               ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[14]                                                                                                               ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][9]~596                                                                                                 ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[15]                                                                                                               ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[16]                                                                                                               ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[17]                                                                                                               ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[18]                                                                                                               ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|tmpyy[19]                                                                                                               ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|stall~7                                                                                                                 ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|Equal1~1                                                                                                                ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~96                                                                                                        ; 10      ;
; Rhody_CPU_pipelinev43:the_cpu|PC[1]~9                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                       ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[20]                                                                                                                 ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[21]                                                                                                                 ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[22]                                                                                                                 ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[23]                                                                                                                 ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[24]                                                                                                                 ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[25]                                                                                                                 ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[26]                                                                                                                 ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[27]                                                                                                                 ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[28]                                                                                                                 ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[29]                                                                                                                 ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[30]                                                                                                                 ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|mem_rd~1                                                                                                                ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|Equal13~0                                                                                                               ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|Equal50~1                                                                                                               ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|Equal3~0                                                                                                                ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][9]~89                                                                                                  ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[31]                                                                                                                 ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|alu_out[20]~118                                                                                           ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|alu_out[26]~113                                                                                           ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|alu_out[30]~105                                                                                           ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|alu_out[29]~101                                                                                           ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|alu_out[28]~96                                                                                            ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|alu_out[27]~92                                                                                            ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|alu_out[25]~87                                                                                            ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|alu_out[24]~83                                                                                            ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|alu_out[23]~78                                                                                            ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|alu_out[22]~74                                                                                            ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|alu_out[21]~69                                                                                            ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[4]                                                                                                               ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[5]                                                                                                               ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[6]                                                                                                               ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[7]                                                                                                               ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[8]                                                                                                               ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[9]                                                                                                               ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[10]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[11]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[12]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[13]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[14]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[15]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[16]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[17]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[18]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[19]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[20]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[21]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[22]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[23]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[24]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[25]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[26]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[27]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[28]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[29]                                                                                                              ; 9       ;
; Rhody_CPU_pipelinev43:the_cpu|lcount[30]                                                                                                              ; 9       ;
; mem_in~35                                                                                                                                             ; 8       ;
; mem_in~34                                                                                                                                             ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][9]~598                                                                                                 ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~577                                                                                                       ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~559                                                                                                       ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~541                                                                                                       ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~508                                                                                                       ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~482                                                                                                       ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~456                                                                                                       ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~430                                                                                                       ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~404                                                                                                       ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~378                                                                                                       ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~352                                                                                                       ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~326                                                                                                       ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~300                                                                                                       ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~274                                                                                                       ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~248                                                                                                       ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~162                                                                                                       ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|CPU_State_Machine~23                                                                                                    ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder1~7                                                                                                              ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder1~6                                                                                                              ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder1~5                                                                                                              ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder1~4                                                                                                              ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder1~3                                                                                                              ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder1~2                                                                                                              ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder1~1                                                                                                              ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|IR3[22]                                                                                                                 ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|IR3[20]                                                                                                                 ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|IR3[21]                                                                                                                 ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~91                                                                                                        ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~90                                                                                                        ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file~87                                                                                                        ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder1~0                                                                                                              ; 8       ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                              ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|CPU_State_Machine~13                                                                                                    ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][0]~27                                                                                                  ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][1]~26                                                                                                  ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][2]~25                                                                                                  ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][3]~24                                                                                                  ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][4]~23                                                                                                  ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][5]~22                                                                                                  ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][6]~21                                                                                                  ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][7]~20                                                                                                  ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][8]~19                                                                                                  ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][9]~18                                                                                                  ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][10]~17                                                                                                 ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][11]~16                                                                                                 ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][12]~15                                                                                                 ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][13]~14                                                                                                 ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][14]~13                                                                                                 ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][15]~12                                                                                                 ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][16]~11                                                                                                 ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][17]~10                                                                                                 ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][18]~9                                                                                                  ; 8       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][19]~8                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                     ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                        ; 7       ;
; Rhody_CPU_pipelinev43:the_cpu|Equal6~2                                                                                                                ; 7       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[31]~37                                                                                                         ; 7       ;
; Rhody_CPU_pipelinev43:the_cpu|Equal34~2                                                                                                               ; 7       ;
; Rhody_CPU_pipelinev43:the_cpu|PC[1]~11                                                                                                                ; 7       ;
; Rhody_CPU_pipelinev43:the_cpu|Equal16~0                                                                                                               ; 7       ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[5]~0                                      ; 7       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~73                                                                                           ; 7       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~26                                                                                           ; 7       ;
; Rhody_CPU_pipelinev43:the_cpu|Equal11~0                                                                                                               ; 7       ;
; gpio:switches_and_leds|disp[14]~15                                                                                                                    ; 7       ;
; gpio:switches_and_leds|disp[12]~14                                                                                                                    ; 7       ;
; gpio:switches_and_leds|disp[15]~13                                                                                                                    ; 7       ;
; gpio:switches_and_leds|disp[13]~12                                                                                                                    ; 7       ;
; gpio:switches_and_leds|disp[10]~11                                                                                                                    ; 7       ;
; gpio:switches_and_leds|disp[8]~10                                                                                                                     ; 7       ;
; gpio:switches_and_leds|disp[11]~9                                                                                                                     ; 7       ;
; gpio:switches_and_leds|disp[9]~8                                                                                                                      ; 7       ;
; gpio:switches_and_leds|disp[6]~7                                                                                                                      ; 7       ;
; gpio:switches_and_leds|disp[4]~6                                                                                                                      ; 7       ;
; gpio:switches_and_leds|disp[7]~5                                                                                                                      ; 7       ;
; gpio:switches_and_leds|disp[5]~4                                                                                                                      ; 7       ;
; gpio:switches_and_leds|disp[2]~3                                                                                                                      ; 7       ;
; gpio:switches_and_leds|disp[0]~2                                                                                                                      ; 7       ;
; gpio:switches_and_leds|disp[3]~1                                                                                                                      ; 7       ;
; gpio:switches_and_leds|disp[1]~0                                                                                                                      ; 7       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[3]                                                                                                                  ; 7       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[0]                                                                                                                  ; 7       ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]    ; 7       ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                 ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|CPU_State_Machine~31                                                                                                    ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|Equal0~0                                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|MAR[11]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[7][16]~537                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[7][16]~536                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[4][16]~533                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[4][16]~532                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[6][18]~529                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[6][18]~528                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[5][18]~525                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[5][18]~524                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[3][18]~521                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[3][18]~520                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][17]~517                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][17]~516                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[1][17]~513                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[1][17]~512                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][16]~509                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][16]~506                                                                                                ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|Equal10~1                                                                                                               ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~111                                                                                          ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|Equal10~0                                                                                                               ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|PSW[2]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[62]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[63]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[62]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[63]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[60]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[61]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[60]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[61]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[58]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[59]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[58]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[59]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[56]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[57]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[56]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[57]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[54]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[55]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[54]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[55]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[52]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[53]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[52]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[53]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[2]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[0]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[50]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[51]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[50]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[51]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[34]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[35]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[36]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[37]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[38]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[39]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[40]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[41]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[42]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[43]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[44]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[45]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[46]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[47]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[48]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[49]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[34]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[35]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[36]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[37]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[38]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[39]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[40]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[41]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[42]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[43]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[44]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[45]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[46]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[47]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[48]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[49]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[4]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[5]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[6]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[7]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[8]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[9]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[10]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[11]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[12]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[13]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[14]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[15]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[16]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[17]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[18]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[19]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[20]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[21]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[22]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[23]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[24]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[25]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[26]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[27]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[28]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[29]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[30]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[31]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[32]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[33]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[2]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[3]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[4]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[5]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[6]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[7]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[8]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[9]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[10]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[11]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[12]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[13]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[14]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[15]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[16]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[17]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[18]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[19]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[20]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[21]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[22]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[23]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[24]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[25]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[26]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[27]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[28]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[29]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[30]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[31]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[32]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[33]                                                                                                                 ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wve[1]                                                                                                                  ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|wva[1]                                                                                                                  ; 6       ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]    ; 6       ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]    ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[7][31]                                                                                                    ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[5][31]                                                                                                    ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[3][31]                                                                                                    ; 6       ;
; Rhody_CPU_pipelinev43:the_cpu|PSW[3]                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~14                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                             ; 5       ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~19 ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][62]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][63]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][60]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][61]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][58]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][59]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][56]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][57]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][58]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][59]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][60]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][53]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][54]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][55]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][42]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][43]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][44]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][45]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][51]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][46]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][52]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][47]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][53]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][48]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][54]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][49]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][55]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][50]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][56]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][57]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][63]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][8]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][9]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][10]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][11]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][12]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][13]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][14]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][15]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][16]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][17]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][18]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][40]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][41]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][42]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][21]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][43]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][22]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][31]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][44]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][23]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][32]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][45]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][24]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][33]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][46]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][25]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][34]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][47]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][26]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][35]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][48]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][27]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][36]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][49]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][28]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][37]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][50]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][29]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][38]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][51]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][30]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][39]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][52]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][10]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][11]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][12]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][13]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][14]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][15]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][16]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][17]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][18]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][19]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][20]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][21]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][22]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][23]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][24]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][25]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][26]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][27]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][28]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][29]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][35]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][30]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][36]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][31]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][37]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][32]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][38]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][33]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][39]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][34]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][40]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][41]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][6]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][19]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][61]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][7]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][20]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][62]                                                                                                           ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][7]                                                                                                             ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][8]                                                                                                             ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][9]                                                                                                             ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|PC[1]~12                                                                                                                ; 5       ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~18 ; 5       ;
; Equal4~1                                                                                                                                              ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|Equal20~2                                                                                                               ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder0~5                                                                                                              ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder0~2                                                                                                              ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder0~1                                                                                                              ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|IR4[30]                                                                                                                 ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|Equal22~0                                                                                                               ; 5       ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|clear_signal       ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|Equal51~0                                                                                                               ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|IR4[28]                                                                                                                 ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|IR4[27]                                                                                                                 ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|IR3[27]                                                                                                                 ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|IR3[31]                                                                                                                 ; 5       ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]    ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|PC[20]                                                                                                                  ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[1]                                                                                                             ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[3]                                                                                                             ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[5]                                                                                                             ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[12]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[14]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[15]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[17]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[19]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[20]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[22]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[24]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[27]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[29]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[31]                                                                                                            ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[4][31]                                                                                                    ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[6][31]                                                                                                    ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][31]                                                                                                    ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[1][31]                                                                                                    ; 5       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][31]                                                                                                    ; 5       ;
; KEY[2]                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~15                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                 ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder3~15                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder3~14                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder3~13                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder3~12                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder3~11                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder3~10                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder3~9                                                                                                              ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder3~8                                                                                                              ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder3~7                                                                                                              ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder3~6                                                                                                              ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder3~5                                                                                                              ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder3~4                                                                                                              ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder3~3                                                                                                              ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder3~2                                                                                                              ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder3~1                                                                                                              ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder3~0                                                                                                              ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][2]                                                                                                            ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][3]                                                                                                            ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][4]                                                                                                            ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][5]                                                                                                            ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][3]                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][4]                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][5]                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][6]                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][0]                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][0]                                                                                                            ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[14][1]                                                                                                            ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][1]                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|mvect[1][2]                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|wvg[0]                                                                                                                  ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|wvf[0]                                                                                                                  ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|PC~15                                                                                                                   ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|wvb[0]                                                                                                                  ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|wvc[0]                                                                                                                  ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[16]                                                                                                                 ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[17]                                                                                                                 ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[18]                                                                                                                 ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|IR2[19]                                                                                                                 ; 4       ;
; comb~2                                                                                                                                                ; 4       ;
; comb~1                                                                                                                                                ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|tmpxx[4]~2                                                                                                              ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[7][16]~236                                                                                                ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[4][16]~225                                                                                                ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[6][18]~214                                                                                                ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[5][18]~203                                                                                                ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[3][18]~192                                                                                                ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][17]~181                                                                                                ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[1][17]~170                                                                                                ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[2][16]~156                                                                                                ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder0~7                                                                                                              ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[6][30]~133                                                                                                ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder0~4                                                                                                              ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Decoder0~3                                                                                                              ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[0][30]~111                                                                                                ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|register_file[1][30]~103                                                                                                ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|stall~5                                                                                                                 ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Equal35~0                                                                                                               ; 4       ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                        ; 4       ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                        ; 4       ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~4       ; 4       ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|mem_wr~1                                                                                                                ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~107                                                                                          ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~101                                                                                          ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~89                                                                                           ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~83                                                                                           ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~81                                                                                           ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~68                                                                                           ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~64                                                                                           ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~51                                                                                           ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~46                                                                                           ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~44                                                                                           ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~31                                                                                           ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~30                                                                                           ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~28                                                                                           ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~21                                                                                           ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|RotateRight0~19                                                                                           ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|Equal28~0                                                                                                               ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|PSW[0]                                                                                                                  ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|PSW[1]                                                                                                                  ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[16]~15                                                                                                         ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[17]~14                                                                                                         ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[18]~13                                                                                                         ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[19]~12                                                                                                         ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[20]~11                                                                                                         ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[21]~10                                                                                                         ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[22]~9                                                                                                          ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[23]~8                                                                                                          ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[24]~7                                                                                                          ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[25]~6                                                                                                          ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[26]~5                                                                                                          ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[27]~4                                                                                                          ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[28]~3                                                                                                          ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[29]~2                                                                                                          ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[30]~1                                                                                                          ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[31]~0                                                                                                          ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|MDR_out[0]                                                                                                              ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[0]                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[2]                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[4]                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[6]                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[7]                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[8]                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[9]                                                                                                             ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[10]                                                                                                            ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[11]                                                                                                            ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[13]                                                                                                            ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[16]                                                                                                            ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[18]                                                                                                            ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[21]                                                                                                            ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[23]                                                                                                            ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[25]                                                                                                            ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[26]                                                                                                            ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[28]                                                                                                            ; 4       ;
; Rhody_CPU_pipelinev43:the_cpu|operand1[30]                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~14                                                                   ; 3       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                         ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF         ; Location                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; altsyncram:Data_Memory|altsyncram_ujn3:auto_generated|ALTSYNCRAM                             ; AUTO ; Single Port    ; Single Clock ; 512          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 512                         ; 32                          ; --                          ; --                          ; 16384               ; 4    ; None        ; M4K_X17_Y20, M4K_X17_Y18, M4K_X17_Y16, M4K_X17_Y23                                                                                                                                                             ; Don't care           ; Don't care      ; Don't care      ;
; altsyncram:Program_ROM|altsyncram_enr3:auto_generated|altsyncram_71q2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks  ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 16   ; time.hex    ; M4K_X41_Y13, M4K_X41_Y19, M4K_X41_Y22, M4K_X41_Y25, M4K_X17_Y25, M4K_X41_Y16, M4K_X41_Y20, M4K_X17_Y24, M4K_X41_Y14, M4K_X41_Y24, M4K_X41_Y15, M4K_X41_Y18, M4K_X41_Y12, M4K_X41_Y23, M4K_X41_Y21, M4K_X41_Y17 ; Don't care           ; Don't care      ; Don't care      ;
; altsyncram:SYS_ROM|altsyncram_3pn3:auto_generated|ALTSYNCRAM                                 ; AUTO ; ROM            ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 8    ; Library.hex ; M4K_X17_Y15, M4K_X17_Y12, M4K_X41_Y10, M4K_X41_Y11, M4K_X17_Y14, M4K_X17_Y11, M4K_X17_Y13, M4K_X17_Y10                                                                                                         ; Don't care           ; Don't care      ; Don't care      ;
; altsyncram:Stack_Memory|altsyncram_ujn3:auto_generated|ALTSYNCRAM                            ; AUTO ; Single Port    ; Single Clock ; 512          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 512                         ; 32                          ; --                          ; --                          ; 16384               ; 4    ; None        ; M4K_X17_Y19, M4K_X17_Y21, M4K_X17_Y17, M4K_X17_Y22                                                                                                                                                             ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y21_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5 ;                            ; DSPMULT_X28_Y23_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|lpm_mult:Mult0|mult_i1t:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y24_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Rhody_CPU_pipelinev43:the_cpu|alu:Rhody_ALU|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7 ;                            ; DSPMULT_X28_Y22_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 12,848 / 54,004 ( 24 % ) ;
; C16 interconnects           ; 145 / 2,100 ( 7 % )      ;
; C4 interconnects            ; 8,355 / 36,000 ( 23 % )  ;
; Direct links                ; 958 / 54,004 ( 2 % )     ;
; Global clocks               ; 8 / 16 ( 50 % )          ;
; Local interconnects         ; 3,903 / 18,752 ( 21 % )  ;
; R24 interconnects           ; 258 / 1,900 ( 14 % )     ;
; R4 interconnects            ; 10,175 / 46,920 ( 22 % ) ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.18) ; Number of LABs  (Total = 586) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 6                             ;
; 3                                           ; 2                             ;
; 4                                           ; 7                             ;
; 5                                           ; 3                             ;
; 6                                           ; 4                             ;
; 7                                           ; 3                             ;
; 8                                           ; 4                             ;
; 9                                           ; 9                             ;
; 10                                          ; 12                            ;
; 11                                          ; 12                            ;
; 12                                          ; 31                            ;
; 13                                          ; 26                            ;
; 14                                          ; 55                            ;
; 15                                          ; 83                            ;
; 16                                          ; 319                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.61) ; Number of LABs  (Total = 586) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 107                           ;
; 1 Clock                            ; 407                           ;
; 1 Clock enable                     ; 176                           ;
; 1 Sync. load                       ; 92                            ;
; 2 Clock enables                    ; 163                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.48) ; Number of LABs  (Total = 586) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 7                             ;
; 2                                            ; 3                             ;
; 3                                            ; 4                             ;
; 4                                            ; 3                             ;
; 5                                            ; 2                             ;
; 6                                            ; 5                             ;
; 7                                            ; 3                             ;
; 8                                            ; 4                             ;
; 9                                            ; 3                             ;
; 10                                           ; 5                             ;
; 11                                           ; 6                             ;
; 12                                           ; 13                            ;
; 13                                           ; 11                            ;
; 14                                           ; 19                            ;
; 15                                           ; 37                            ;
; 16                                           ; 130                           ;
; 17                                           ; 20                            ;
; 18                                           ; 25                            ;
; 19                                           ; 10                            ;
; 20                                           ; 29                            ;
; 21                                           ; 17                            ;
; 22                                           ; 38                            ;
; 23                                           ; 25                            ;
; 24                                           ; 24                            ;
; 25                                           ; 18                            ;
; 26                                           ; 24                            ;
; 27                                           ; 14                            ;
; 28                                           ; 26                            ;
; 29                                           ; 4                             ;
; 30                                           ; 6                             ;
; 31                                           ; 8                             ;
; 32                                           ; 41                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.98) ; Number of LABs  (Total = 586) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 31                            ;
; 2                                               ; 62                            ;
; 3                                               ; 24                            ;
; 4                                               ; 58                            ;
; 5                                               ; 24                            ;
; 6                                               ; 43                            ;
; 7                                               ; 34                            ;
; 8                                               ; 32                            ;
; 9                                               ; 25                            ;
; 10                                              ; 18                            ;
; 11                                              ; 17                            ;
; 12                                              ; 13                            ;
; 13                                              ; 10                            ;
; 14                                              ; 19                            ;
; 15                                              ; 26                            ;
; 16                                              ; 143                           ;
; 17                                              ; 0                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.17) ; Number of LABs  (Total = 586) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 4                             ;
; 4                                            ; 9                             ;
; 5                                            ; 6                             ;
; 6                                            ; 1                             ;
; 7                                            ; 11                            ;
; 8                                            ; 37                            ;
; 9                                            ; 11                            ;
; 10                                           ; 12                            ;
; 11                                           ; 13                            ;
; 12                                           ; 19                            ;
; 13                                           ; 11                            ;
; 14                                           ; 18                            ;
; 15                                           ; 10                            ;
; 16                                           ; 37                            ;
; 17                                           ; 43                            ;
; 18                                           ; 14                            ;
; 19                                           ; 18                            ;
; 20                                           ; 17                            ;
; 21                                           ; 33                            ;
; 22                                           ; 17                            ;
; 23                                           ; 19                            ;
; 24                                           ; 15                            ;
; 25                                           ; 20                            ;
; 26                                           ; 21                            ;
; 27                                           ; 25                            ;
; 28                                           ; 31                            ;
; 29                                           ; 25                            ;
; 30                                           ; 18                            ;
; 31                                           ; 25                            ;
; 32                                           ; 6                             ;
; 33                                           ; 21                            ;
; 34                                           ; 0                             ;
; 35                                           ; 2                             ;
; 36                                           ; 6                             ;
; 37                                           ; 2                             ;
; 38                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "Rhody_System"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Rhody_System.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node timer:System_Timer0|data_reg[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node timer:System_Timer0|data_reg[0]~0
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~1
        Info (176357): Destination node altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg~0
        Info (176357): Destination node altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1
        Info (176357): Destination node altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2
        Info (176357): Destination node altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[18]~1
        Info (176357): Destination node altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3
Info (176353): Automatically promoted node altsyncram:Program_ROM|altsyncram_enr3:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_24" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 20% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 40% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.58 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 32 output pins without output pin load capacitance assignment
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /u/ugrads/bsmerbeck/Documents/ELE406/Project/Rhody_System_SHA512_restored/output_files/Rhody_System.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 239 warnings
    Info: Peak virtual memory: 569 megabytes
    Info: Processing ended: Tue Dec 20 15:51:11 2016
    Info: Elapsed time: 00:00:30
    Info: Total CPU time (on all processors): 00:00:42


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /u/ugrads/bsmerbeck/Documents/ELE406/Project/Rhody_System_SHA512_restored/output_files/Rhody_System.fit.smsg.


