#Substrate Graph
# noVertices
30
# noArcs
86
# Vertices: id availableCpu routingCapacity isCenter
0 125 125 0
1 125 125 0
2 456 456 1
3 225 225 1
4 37 37 0
5 622 622 1
6 150 150 0
7 261 261 1
8 125 125 0
9 243 243 1
10 100 100 0
11 125 125 0
12 150 150 0
13 150 150 0
14 150 150 0
15 418 418 1
16 261 261 1
17 542 542 1
18 510 510 1
19 150 150 0
20 279 279 1
21 125 125 0
22 125 125 0
23 243 243 1
24 150 150 0
25 404 404 1
26 261 261 1
27 279 279 1
28 150 150 0
29 261 261 1
# Arcs: idS idT delay bandwidth
0 1 1 50
0 2 16 75
1 0 1 50
1 3 2 75
4 5 7 37
6 5 1 75
6 2 1 75
8 9 1 75
8 10 1 50
10 11 2 50
10 8 1 50
13 5 1 75
13 2 1 75
9 14 2 75
9 8 1 75
9 15 2 93
12 2 2 75
12 16 1 75
16 5 2 93
16 17 8 93
16 12 1 75
17 18 11 156
17 19 3 75
17 20 1 93
17 16 8 93
17 15 13 125
7 26 1 93
7 21 1 75
7 5 8 93
26 5 8 93
26 22 1 75
26 7 1 93
20 18 11 93
20 27 11 93
20 17 1 93
3 11 1 75
3 14 1 75
3 1 2 75
18 27 1 93
18 28 1 75
18 29 1 93
18 17 11 156
18 20 11 93
11 3 1 75
11 10 2 50
27 18 1 93
27 25 2 93
27 20 11 93
14 9 2 75
14 3 1 75
21 22 1 50
21 7 1 75
22 26 1 75
22 21 1 50
23 24 4 75
23 25 1 93
23 19 11 75
25 27 2 93
25 29 2 93
25 23 1 93
25 15 4 125
19 23 11 75
19 17 3 75
15 24 1 75
15 9 2 93
15 17 13 125
15 25 4 125
24 23 4 75
24 15 1 75
29 18 1 93
29 28 1 75
29 25 2 93
28 18 1 75
28 29 1 75
5 4 7 37
5 6 1 75
5 16 2 93
5 7 8 93
5 26 8 93
5 2 1 156
5 13 1 75
2 0 16 75
2 6 1 75
2 12 2 75
2 5 1 156
2 13 1 75
