# VerilogHDL-Modelsim1
Tutorial and Exercises for modelsim verilog
マクニカのVerilog HDLチュートリアルの演習問題です
The exrcises for this text 
テキスト
https://www.macnica.co.jp/business/semiconductor/articles/pdf/Verilog-HDL_Trial_Lab-Manual_r1__1.pdf
演習問題を行う上で必要なファイル
https://www.macnica.co.jp/assets/arc/article_files/117781/Verilog-HDL_Trial_Lab_r1_download__2.zip

ファイル名は　lab1-xxxx.v になっていますが、適当に変更して使ってください
