	component dpic_add is
		port (
			clock                            : in  std_logic                     := 'X';             -- clk
			resetn                           : in  std_logic                     := 'X';             -- reset_n
			clock2x                          : in  std_logic                     := 'X';             -- clk
			bind_interfaces                  : out std_logic;                                        -- conduit
			enable_interfaces                : out std_logic;                                        -- conduit
			component_enabled                : in  std_logic                     := 'X';             -- conduit
			component_done                   : out std_logic;                                        -- conduit
			component_wait_for_stream_writes : out std_logic;                                        -- conduit
			slave_busy                       : in  std_logic                     := 'X';             -- conduit
			read_implicit_streams            : out std_logic;                                        -- conduit
			readback_from_slaves             : out std_logic;                                        -- conduit
			start                            : out std_logic;                                        -- valid
			busy                             : in  std_logic                     := 'X';             -- stall
			done                             : in  std_logic                     := 'X';             -- valid
			stall                            : out std_logic;                                        -- stall
			done_irq                         : in  std_logic                     := 'X';             -- irq
			returndata                       : in  std_logic_vector(63 downto 0) := (others => 'X')  -- data
		);
	end component dpic_add;

