# <center>数字电子技术</center>

## <center>第一章</center>

## <center>第二章</center>

## <center>第四章</center>

我将从以下思路对第四章进行总结：
### <center>目录</center>
1. 组合电路的分析
2. 组合电路的设计
3. 组合电路中的竞争冒险现象
4. 若干典型的组合逻辑电路
5. 可编程器件
6. Verilog 语言

### <center>重点</center>

- 组合逻辑电路的定义
- 组合逻辑电路的分析方法
- 组合逻辑电路的设计方法
- 典型组合逻辑电路

#### 典型组合逻辑电路

1. 编码器
2. 译码器
3. 数据分配器
4. 数据选择器
5. 比较器
6. 加法减法器

#### 利用芯片进行设计的方法

#### 设计实现逻辑函数的方法全部掌握

#### 典型芯片

- 74HC139
- 74HC138
- 74HC4511
- 74HC85
- 74HC283

### <center>心得与体会</center>

#### 组合逻辑电路定义
何为组合逻辑电路？对于一个逻辑电路，其输出状态在任何时刻只取决于同一时刻的输入状态，而与电路原来的状态无关，这种电路被定义为组合逻辑电路。

#### 组合逻辑电路结构特点

1. 输出、输入之间没有反馈延迟通路。（何为反馈延迟通路）
2. 电路中不含有具有记忆功能的元件。

#### 思考与心得

1. 把实现一定逻辑功能的数字电路想象成黑盒子，只知道输入输出的匹配特性与功能，那不就类似于声明了原型却不知实现的编程语言中函数的概念吗？假设我要做一个能实现10个数的和的电路，我想大概有两种思路：
   1. 电路有10个输入口，一个输出口，然后电路底层去完成10个数的加法的工作。
   2. 每次接受一个数，然后累加——对于这个我们只需要做两个输入口（一个用于标志初始化，另一个用于接受输入），实现功能细分，也可以只需要完成两个数的加法和记忆功能即可（仔细思考，两者一个牺牲了时间资源，一个牺牲了空间资源，时间资源与空间资源在电路中仍然是一个矛盾）

2. 本章全部均是组合逻辑电路，也让我们理解到：对于电路而言，永远是所有输入一起送进去——不存在类似于程序那样的执行先后顺序。

### 组合逻辑电路的分析

- 根据逻辑电路，从输入到输出，写出各级逻辑函数表达式，直到写出输出信号与输入信号的逻辑函数表达式；
- 将各逻辑函数表达式化简和变换，以得到最简单的表达式；
- 根据化简后的逻辑函数表达式列出真值表；
- 根据真值表和简化后的逻辑表达式对逻辑电路进行分析，最后确定其功能。


#### 心得与体会

让我们来思考做组合逻辑电路分析到底是在做是什么事？其实就是希望通过一个复杂的电路看出这个电路是实现什么逻辑功能的——注意这个逻辑功能的总结要精简完备、不重不漏。
那么想要理解这个电路能干什么，就相当于是对于一个黑箱系统进行研究。这种研究应从输入和输出的联系入手，那么最直观的体现输入输出联系的方式应该就是真值表了（我们前面也讨论了电路可看成有限取值可能的映射，真值表成为总能正确表达函数的方法），但是直接从电路中看出真值表往往比较困难实际中可以通过：波形测试等的方法，来写真值表。或者利用我们第二章学习的知识——将逻辑图转化为逻辑式，再由逻辑式来填真值表。然后我们通过第二章讲过的方法即可得到真值表。
但是，得到真值表并不是我们最终的目的。真值表过于理性、冷冰冰的形象，不利于我们的理解，我们往往要想方法从逻辑式或者真值表中总结出该电路的功能。但这往往很难，而且不是每一个逻辑函数都有其明确的与现实对应的逻辑意义——正如不是所有函数图像都能写出解析式，那么便于应用建模那样。我们最后实际应用的总是那些能总结出一些好的逻辑功能的式子。

### 典型组合逻辑电路

#### 心得

从前面组合逻辑电路的设计那里，我们应该已经体会到了通过逻辑功能列真值表列逻辑式然后转化为逻辑图，最后用逻辑门器件来实现这一从几乎是完全底层开始做起的方法的复杂性。这让我们不禁类比编程，为了不让我们总要从底层自己实现起来，许多开发者开发了大量的函数库，是我们可以只通过了解“输入输出匹配特性”、“功能”即可编程。同样的道理，我们可以事先将那些有广泛用途的逻辑电路组装成模块，后面再实现功能是利用模块进行设计即可。
当然，类似于函数的封装，器件模块封装可能遇到可扩展性的问题——在编程中我们通过引入更多的参数来实现这个问题，而对于模块则是要引入比逻辑功能描述中更多的管脚来做扩展。（为什么是这样？因为更多的管脚意味着更多的信息通道，这些信息通道可以用来标志不同的信息状态（编程本质上是一个万物
皆可ifelse的感觉——这同样可以通过二值逻辑实现）此外任何有穷功能性的描述归根结底是许多ifelse叠加上基本逻辑运算的结果
输入：代表接受状态信息，输出+逻辑组合运算：代表合成新的状态信息传给下一级电路。
我们要注意到：对于任意有穷输入与输出的映射关系，总可以用赋予足够的输入输出变量来表示这些状态。而我们又知道任意映射均可以通过逻辑函数形式来表示。那么任何一种形式的映射（包括加减法，选择器，译码器等本质上均是映射）都可以用逻辑电路实现。然而，直接从底层对映射功能进行实现显得过于复杂。
所以如何利用芯片来进行设计？
最重要的是掌握芯片本身的逻辑功能。
设计方法主要有这样几种：

1. 功能表（真值表）扩展法（对真值表进行区域上的划分，因为扩展或者是在原芯片上设计总会出现与原芯片真值表类似的情况，我们通过这种类似情况可以洞悉到芯片之间的连接方式）
2. 分组法：针对输出或者输入进行分组，比如3-8译码器扩展为5-32译码器，考虑分成4组，先选组，再选输出。
3. 串行并行逻辑法：一般而言，完成一件事的方法有两种：一种是把逻辑功能进行分步骤（类似于AOV图那种有优先级顺序的动态规划）按照串联顺序，先完成第一步，然后尽量只运用第一步的结果来完成第二步---直到最后一步。（例：设计多位全加器的思路）
4. 逻辑符号式法：多位比较器的设计思路
5. 逻辑式变换法：用数据选择器实现逻辑函数（这种把最小项提取出来，把剩下的当成系数的设计思路）
6. 逻辑转化法：将逻辑输出信息转化为逻辑输入信息，将输出的大小逻辑信息转化为输入的含优先级（高低位的待比较数值信息）（比较器的扩展）
扩展注意事项：

1. 只能扩充输入输出管脚，使能管脚等与功能规模无关的管脚不能变
2. 管脚不要悬空，必须要给个电平（低或高）