INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/sofia/Desktop/Documentos/2025/arqui/parcial/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sources_1/new/fdiv.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module fdiv
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/sofia/Desktop/Documentos/2025/arqui/parcial/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sources_1/new/fp16_32.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module fp16_32
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/sofia/Desktop/Documentos/2025/arqui/parcial/proyecto-1---arquitectura-de-computadores/proyecto_parcial.srcs/sim_1/new/tb_fdiv.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_fdiv
