## 1.5. Comparaison VHDL vs Verilog

### Retour d‚Äôexp√©rience sur les deux langages

En tant qu‚Äô√©tudiants en √©lectronique, nous avons utilis√© √† la fois **VHDL** et **Verilog** tout au long du projet. Voici nos observations :

| Aspect                          | VHDL                                                 | Verilog                                              |
|----------------------------------|-------------------------------------------------------|-------------------------------------------------------|
| Lisibilit√©                      | Plus verbeux, mais plus structur√©                     | Plus concis, syntaxe plus proche du C                |
| Portabilit√© FPGA ‚Üî ASIC         | Bon pour FPGA, mais plus difficile √† synth√©tiser ASIC| Plus adapt√© √† la synth√®se ASIC (TinyTapeout)        |
| Types de donn√©es                | Tr√®s typ√©, rigide (ex : `std_logic_vector`)          | Plus souple, mais moins strict                       |
| Simulations (Vivado)           | Tr√®s stable                                           | Stable √©galement                                     |


### Probl√®mes rencontr√©s et solutions adopt√©es

- Le design **VHDL du CPU** fonctionnait parfaitement en simulation et sur FPGA, mais a √©chou√© lors de la **traduction automatique vers Verilog via Yosys** (code non synth√©tisable).
- L‚Äôoutil Yosys ne g√®re pas toujours correctement certains aspects sp√©cifiques au VHDL : **types complexes, concat√©nations implicites, structures internes imbriqu√©es**.
- Pour r√©pondre aux contraintes de **synth√®se stricte impos√©es par TinyTapeout**, nous avons finalement opt√© pour une **r√©√©criture manuelle bloc par bloc** du design en **Verilog synth√©tisable**.

Pour mieux comprendre les erreurs et avertissements g√©n√©r√©s, nous nous sommes appuy√©s sur la documentation officielle de Verilator :  
üîó [documentation officielle des warnings Verilator](https://verilator.org/guide/latest/warnings.html#)


üí° *Conclusion : m√™me si VHDL est robuste pour les projets FPGA acad√©miques, Verilog s‚Äôest impos√© comme la meilleure option pour l‚Äôint√©gration dans un flot ASIC open source tel que TinyTapeout.*

