{
    "not_inc": [
        ".git"
    ],
    "dir": [
        "rtl_work",
        "verilog_libs",
        "db",
        "incremental_db "
    ],
    "file": [
        "*.rps",
        "*.qsmg",
        "*.bak",
        "*.do",
        "*.wlf",
        "modelsim.ini",
        "msim_transcript",
        "*.qws"
    ]
}