Classic Timing Analyzer report for Lab5
Mon Feb 28 18:55:02 2011
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'KEY[0]'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                    ;
+------------------------------+-------+---------------+----------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                                                        ; To                                                          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 3.031 ns                         ; SW[8]                                                       ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; --         ; KEY[0]   ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.269 ns                         ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1 ; HEX4[1]                                                     ; KEY[0]     ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 7.993 ns                         ; SW[5]                                                       ; HEX7[5]                                                     ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.392 ns                        ; SW[8]                                                       ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1 ; --         ; KEY[0]   ; 0            ;
; Clock Setup: 'KEY[0]'        ; N/A   ; None          ; 161.71 MHz ( period = 6.184 ns ) ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]     ; KEY[0]   ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                                                             ;                                                             ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; KEY[0]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'KEY[0]'                                                                                                                                                                                                                                                              ;
+-------+----------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)             ; From                                                         ; To                                                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+----------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 161.71 MHz ( period = 6.184 ns ) ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1  ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 2.108 ns                ;
; N/A   ; 166.22 MHz ( period = 6.016 ns ) ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 2.043 ns                ;
; N/A   ; 167.62 MHz ( period = 5.966 ns ) ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.980 ns                ;
; N/A   ; 170.01 MHz ( period = 5.882 ns ) ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.976 ns                ;
; N/A   ; 170.82 MHz ( period = 5.854 ns ) ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1  ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.967 ns                ;
; N/A   ; 171.17 MHz ( period = 5.842 ns ) ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.915 ns                ;
; N/A   ; 174.46 MHz ( period = 5.732 ns ) ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1  ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.908 ns                ;
; N/A   ; 175.50 MHz ( period = 5.698 ns ) ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.844 ns                ;
; N/A   ; 175.87 MHz ( period = 5.686 ns ) ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.902 ns                ;
; N/A   ; 177.43 MHz ( period = 5.636 ns ) ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.839 ns                ;
; N/A   ; 179.73 MHz ( period = 5.564 ns ) ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.843 ns                ;
; N/A   ; 180.12 MHz ( period = 5.552 ns ) ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.835 ns                ;
; N/A   ; 180.18 MHz ( period = 5.550 ns ) ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.779 ns                ;
; N/A   ; 180.38 MHz ( period = 5.544 ns ) ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1  ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.835 ns                ;
; N/A   ; 181.36 MHz ( period = 5.514 ns ) ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.780 ns                ;
; N/A   ; 181.42 MHz ( period = 5.512 ns ) ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.774 ns                ;
; N/A   ; 181.82 MHz ( period = 5.500 ns ) ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1  ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 2.003 ns                ;
; N/A   ; 184.09 MHz ( period = 5.432 ns ) ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1  ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.765 ns                ;
; N/A   ; 184.16 MHz ( period = 5.430 ns ) ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.776 ns                ;
; N/A   ; 185.53 MHz ( period = 5.390 ns ) ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.715 ns                ;
; N/A   ; 187.55 MHz ( period = 5.332 ns ) ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.938 ns                ;
; N/A   ; 189.97 MHz ( period = 5.264 ns ) ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.700 ns                ;
; N/A   ; 190.62 MHz ( period = 5.246 ns ) ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.644 ns                ;
; N/A   ; 191.79 MHz ( period = 5.214 ns ) ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.637 ns                ;
; N/A   ; 192.16 MHz ( period = 5.204 ns ) ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1  ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.926 ns                ;
; N/A   ; 192.38 MHz ( period = 5.198 ns ) ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.871 ns                ;
; N/A   ; 194.93 MHz ( period = 5.130 ns ) ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.633 ns                ;
; N/A   ; 198.57 MHz ( period = 5.036 ns ) ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.861 ns                ;
; N/A   ; 198.73 MHz ( period = 5.032 ns ) ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1  ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst|inst~1   ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.536 ns                ;
; N/A   ; 210.79 MHz ( period = 4.744 ns ) ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.454 ns                ;
; N/A   ; 211.15 MHz ( period = 4.736 ns ) ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.387 ns                ;
; N/A   ; 214.96 MHz ( period = 4.652 ns ) ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.560 ns                ;
; N/A   ; 223.51 MHz ( period = 4.474 ns ) ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.267 ns                ;
; N/A   ; 223.91 MHz ( period = 4.466 ns ) ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.260 ns                ;
; N/A   ; 234.19 MHz ( period = 4.270 ns ) ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.478 ns                ;
; N/A   ; 240.50 MHz ( period = 4.158 ns ) ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst1|inst~1 ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 1.077 ns                ;
; N/A   ; 277.16 MHz ( period = 3.608 ns ) ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst|inst~1  ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst1|inst~1 ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 0.586 ns                ;
; N/A   ; 278.09 MHz ( period = 3.596 ns ) ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst|inst~1   ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1  ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 0.590 ns                ;
; N/A   ; 278.55 MHz ( period = 3.590 ns ) ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst|inst~1  ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst1|inst~1 ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 0.590 ns                ;
; N/A   ; 314.07 MHz ( period = 3.184 ns ) ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst|inst~1  ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst1|inst~1 ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 0.401 ns                ;
; N/A   ; 314.47 MHz ( period = 3.180 ns ) ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1  ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst1|inst~1 ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 0.593 ns                ;
; N/A   ; 319.69 MHz ( period = 3.128 ns ) ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1  ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst1|inst~1 ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 0.557 ns                ;
; N/A   ; 340.83 MHz ( period = 2.934 ns ) ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1  ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst1|inst~1 ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 0.595 ns                ;
; N/A   ; 348.43 MHz ( period = 2.870 ns ) ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1  ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst1|inst~1 ; KEY[0]     ; KEY[0]   ; None                        ; None                      ; 0.598 ns                ;
+-------+----------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                ;
+-------+--------------+------------+-------+-------------------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                                          ; To Clock ;
+-------+--------------+------------+-------+-------------------------------------------------------------+----------+
; N/A   ; None         ; 3.031 ns   ; SW[8] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.965 ns   ; SW[2] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.948 ns   ; SW[1] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.917 ns   ; SW[5] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.866 ns   ; SW[8] ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.836 ns   ; SW[4] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.816 ns   ; SW[0] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.805 ns   ; SW[8] ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.800 ns   ; SW[2] ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.783 ns   ; SW[1] ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.739 ns   ; SW[2] ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.722 ns   ; SW[1] ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.691 ns   ; SW[5] ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.689 ns   ; SW[8] ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.671 ns   ; SW[4] ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.655 ns   ; SW[8] ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.651 ns   ; SW[0] ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.644 ns   ; SW[8] ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.623 ns   ; SW[2] ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.610 ns   ; SW[4] ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.606 ns   ; SW[1] ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.590 ns   ; SW[0] ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.589 ns   ; SW[2] ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.572 ns   ; SW[1] ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.544 ns   ; SW[3] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.541 ns   ; SW[8] ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.496 ns   ; SW[0] ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.474 ns   ; SW[0] ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.458 ns   ; SW[1] ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.440 ns   ; SW[0] ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.437 ns   ; SW[5] ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.385 ns   ; SW[8] ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst|inst~1  ; KEY[0]   ;
; N/A   ; None         ; 2.379 ns   ; SW[3] ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.326 ns   ; SW[0] ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.318 ns   ; SW[3] ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.313 ns   ; SW[1] ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.293 ns   ; SW[6] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.237 ns   ; SW[0] ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst|inst~1  ; KEY[0]   ;
; N/A   ; None         ; 2.168 ns   ; SW[3] ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.158 ns   ; SW[2] ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 2.145 ns   ; SW[4] ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 1.886 ns   ; SW[3] ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 1.752 ns   ; SW[6] ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A   ; None         ; 1.463 ns   ; SW[7] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
+-------+--------------+------------+-------+-------------------------------------------------------------+----------+


+-------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                     ;
+-------+--------------+------------+--------------------------------------------------------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From                                                         ; To      ; From Clock ;
+-------+--------------+------------+--------------------------------------------------------------+---------+------------+
; N/A   ; None         ; 9.269 ns   ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1  ; HEX4[1] ; KEY[0]     ;
; N/A   ; None         ; 9.268 ns   ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1  ; HEX4[0] ; KEY[0]     ;
; N/A   ; None         ; 9.170 ns   ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst1|inst~1 ; HEX4[1] ; KEY[0]     ;
; N/A   ; None         ; 9.168 ns   ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst1|inst~1 ; HEX4[0] ; KEY[0]     ;
; N/A   ; None         ; 9.157 ns   ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1  ; HEX4[2] ; KEY[0]     ;
; N/A   ; None         ; 9.140 ns   ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1  ; HEX4[6] ; KEY[0]     ;
; N/A   ; None         ; 9.058 ns   ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst1|inst~1 ; HEX4[6] ; KEY[0]     ;
; N/A   ; None         ; 9.056 ns   ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst1|inst~1 ; HEX4[0] ; KEY[0]     ;
; N/A   ; None         ; 9.056 ns   ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst1|inst~1 ; HEX4[2] ; KEY[0]     ;
; N/A   ; None         ; 9.053 ns   ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst1|inst~1 ; HEX4[1] ; KEY[0]     ;
; N/A   ; None         ; 8.978 ns   ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1  ; HEX4[4] ; KEY[0]     ;
; N/A   ; None         ; 8.971 ns   ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1  ; HEX4[3] ; KEY[0]     ;
; N/A   ; None         ; 8.953 ns   ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1  ; HEX4[5] ; KEY[0]     ;
; N/A   ; None         ; 8.944 ns   ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst1|inst~1 ; HEX4[2] ; KEY[0]     ;
; N/A   ; None         ; 8.932 ns   ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst1|inst~1 ; HEX4[6] ; KEY[0]     ;
; N/A   ; None         ; 8.930 ns   ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst1|inst~1 ; HEX4[1] ; KEY[0]     ;
; N/A   ; None         ; 8.929 ns   ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst1|inst~1 ; HEX4[0] ; KEY[0]     ;
; N/A   ; None         ; 8.890 ns   ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst1|inst~1 ; HEX4[5] ; KEY[0]     ;
; N/A   ; None         ; 8.889 ns   ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst1|inst~1 ; HEX4[4] ; KEY[0]     ;
; N/A   ; None         ; 8.881 ns   ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst1|inst~1 ; HEX4[3] ; KEY[0]     ;
; N/A   ; None         ; 8.817 ns   ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst1|inst~1 ; HEX4[2] ; KEY[0]     ;
; N/A   ; None         ; 8.798 ns   ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst1|inst~1 ; HEX4[6] ; KEY[0]     ;
; N/A   ; None         ; 8.768 ns   ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst1|inst~1 ; HEX4[4] ; KEY[0]     ;
; N/A   ; None         ; 8.768 ns   ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst1|inst~1 ; HEX4[5] ; KEY[0]     ;
; N/A   ; None         ; 8.760 ns   ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst1|inst~1 ; HEX4[3] ; KEY[0]     ;
; N/A   ; None         ; 8.707 ns   ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst1|inst~1 ; HEX5[2] ; KEY[0]     ;
; N/A   ; None         ; 8.702 ns   ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst1|inst~1 ; HEX5[1] ; KEY[0]     ;
; N/A   ; None         ; 8.698 ns   ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst1|inst~1 ; HEX5[1] ; KEY[0]     ;
; N/A   ; None         ; 8.696 ns   ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst1|inst~1 ; HEX5[0] ; KEY[0]     ;
; N/A   ; None         ; 8.694 ns   ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst1|inst~1 ; HEX5[0] ; KEY[0]     ;
; N/A   ; None         ; 8.692 ns   ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst1|inst~1 ; HEX5[2] ; KEY[0]     ;
; N/A   ; None         ; 8.640 ns   ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst1|inst~1 ; HEX4[4] ; KEY[0]     ;
; N/A   ; None         ; 8.634 ns   ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst1|inst~1 ; HEX4[5] ; KEY[0]     ;
; N/A   ; None         ; 8.632 ns   ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst1|inst~1 ; HEX4[3] ; KEY[0]     ;
; N/A   ; None         ; 8.585 ns   ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst1|inst~1 ; HEX5[0] ; KEY[0]     ;
; N/A   ; None         ; 8.555 ns   ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst1|inst~1 ; HEX5[1] ; KEY[0]     ;
; N/A   ; None         ; 8.543 ns   ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst1|inst~1 ; HEX5[2] ; KEY[0]     ;
; N/A   ; None         ; 8.459 ns   ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst1|inst~1 ; HEX5[3] ; KEY[0]     ;
; N/A   ; None         ; 8.445 ns   ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst1|inst~1 ; HEX5[3] ; KEY[0]     ;
; N/A   ; None         ; 8.433 ns   ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst1|inst~1 ; HEX5[4] ; KEY[0]     ;
; N/A   ; None         ; 8.421 ns   ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst1|inst~1 ; HEX5[4] ; KEY[0]     ;
; N/A   ; None         ; 8.420 ns   ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst1|inst~1 ; HEX5[0] ; KEY[0]     ;
; N/A   ; None         ; 8.417 ns   ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst1|inst~1 ; HEX5[5] ; KEY[0]     ;
; N/A   ; None         ; 8.416 ns   ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst1|inst~1 ; HEX5[6] ; KEY[0]     ;
; N/A   ; None         ; 8.406 ns   ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst1|inst~1 ; HEX5[6] ; KEY[0]     ;
; N/A   ; None         ; 8.402 ns   ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst1|inst~1 ; HEX5[5] ; KEY[0]     ;
; N/A   ; None         ; 8.395 ns   ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst1|inst~1 ; HEX5[2] ; KEY[0]     ;
; N/A   ; None         ; 8.394 ns   ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst1|inst~1 ; HEX5[1] ; KEY[0]     ;
; N/A   ; None         ; 8.297 ns   ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst1|inst~1 ; HEX5[3] ; KEY[0]     ;
; N/A   ; None         ; 8.296 ns   ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst1|inst~1 ; HEX5[4] ; KEY[0]     ;
; N/A   ; None         ; 8.271 ns   ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst1|inst~1 ; HEX5[6] ; KEY[0]     ;
; N/A   ; None         ; 8.258 ns   ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst1|inst~1 ; HEX5[5] ; KEY[0]     ;
; N/A   ; None         ; 8.147 ns   ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst1|inst~1 ; HEX5[3] ; KEY[0]     ;
; N/A   ; None         ; 8.139 ns   ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst1|inst~1 ; HEX5[4] ; KEY[0]     ;
; N/A   ; None         ; 8.122 ns   ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst1|inst~1 ; HEX5[6] ; KEY[0]     ;
; N/A   ; None         ; 8.106 ns   ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst1|inst~1 ; HEX5[5] ; KEY[0]     ;
+-------+--------------+------------+--------------------------------------------------------------+---------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 7.993 ns        ; SW[5] ; HEX7[5] ;
; N/A   ; None              ; 7.835 ns        ; SW[5] ; HEX7[6] ;
; N/A   ; None              ; 7.738 ns        ; SW[5] ; HEX7[1] ;
; N/A   ; None              ; 7.703 ns        ; SW[4] ; HEX7[5] ;
; N/A   ; None              ; 7.695 ns        ; SW[5] ; HEX7[4] ;
; N/A   ; None              ; 7.684 ns        ; SW[5] ; HEX7[0] ;
; N/A   ; None              ; 7.654 ns        ; SW[5] ; HEX7[2] ;
; N/A   ; None              ; 7.653 ns        ; SW[5] ; HEX7[3] ;
; N/A   ; None              ; 7.546 ns        ; SW[4] ; HEX7[6] ;
; N/A   ; None              ; 7.535 ns        ; SW[7] ; HEX7[5] ;
; N/A   ; None              ; 7.456 ns        ; SW[4] ; HEX7[1] ;
; N/A   ; None              ; 7.444 ns        ; SW[6] ; HEX7[5] ;
; N/A   ; None              ; 7.426 ns        ; SW[3] ; HEX6[6] ;
; N/A   ; None              ; 7.409 ns        ; SW[7] ; HEX7[6] ;
; N/A   ; None              ; 7.405 ns        ; SW[4] ; HEX7[4] ;
; N/A   ; None              ; 7.401 ns        ; SW[4] ; HEX7[0] ;
; N/A   ; None              ; 7.374 ns        ; SW[0] ; HEX6[6] ;
; N/A   ; None              ; 7.371 ns        ; SW[4] ; HEX7[2] ;
; N/A   ; None              ; 7.371 ns        ; SW[4] ; HEX7[3] ;
; N/A   ; None              ; 7.322 ns        ; SW[1] ; HEX6[6] ;
; N/A   ; None              ; 7.309 ns        ; SW[7] ; HEX7[1] ;
; N/A   ; None              ; 7.286 ns        ; SW[6] ; HEX7[6] ;
; N/A   ; None              ; 7.285 ns        ; SW[3] ; HEX6[4] ;
; N/A   ; None              ; 7.278 ns        ; SW[0] ; HEX6[4] ;
; N/A   ; None              ; 7.262 ns        ; SW[7] ; HEX7[4] ;
; N/A   ; None              ; 7.254 ns        ; SW[3] ; HEX6[1] ;
; N/A   ; None              ; 7.250 ns        ; SW[7] ; HEX7[0] ;
; N/A   ; None              ; 7.246 ns        ; SW[2] ; HEX6[6] ;
; N/A   ; None              ; 7.243 ns        ; SW[0] ; HEX6[1] ;
; N/A   ; None              ; 7.238 ns        ; SW[3] ; HEX6[0] ;
; N/A   ; None              ; 7.229 ns        ; SW[3] ; HEX6[2] ;
; N/A   ; None              ; 7.227 ns        ; SW[0] ; HEX6[0] ;
; N/A   ; None              ; 7.221 ns        ; SW[7] ; HEX7[3] ;
; N/A   ; None              ; 7.218 ns        ; SW[0] ; HEX6[2] ;
; N/A   ; None              ; 7.215 ns        ; SW[3] ; HEX6[3] ;
; N/A   ; None              ; 7.202 ns        ; SW[0] ; HEX6[3] ;
; N/A   ; None              ; 7.200 ns        ; SW[6] ; HEX7[1] ;
; N/A   ; None              ; 7.200 ns        ; SW[0] ; HEX6[5] ;
; N/A   ; None              ; 7.197 ns        ; SW[7] ; HEX7[2] ;
; N/A   ; None              ; 7.181 ns        ; SW[3] ; HEX6[5] ;
; N/A   ; None              ; 7.167 ns        ; SW[1] ; HEX6[4] ;
; N/A   ; None              ; 7.147 ns        ; SW[6] ; HEX7[4] ;
; N/A   ; None              ; 7.146 ns        ; SW[6] ; HEX7[0] ;
; N/A   ; None              ; 7.134 ns        ; SW[1] ; HEX6[2] ;
; N/A   ; None              ; 7.133 ns        ; SW[1] ; HEX6[1] ;
; N/A   ; None              ; 7.118 ns        ; SW[1] ; HEX6[0] ;
; N/A   ; None              ; 7.115 ns        ; SW[6] ; HEX7[2] ;
; N/A   ; None              ; 7.115 ns        ; SW[6] ; HEX7[3] ;
; N/A   ; None              ; 7.096 ns        ; SW[1] ; HEX6[3] ;
; N/A   ; None              ; 7.094 ns        ; SW[1] ; HEX6[5] ;
; N/A   ; None              ; 7.001 ns        ; SW[2] ; HEX6[4] ;
; N/A   ; None              ; 6.968 ns        ; SW[2] ; HEX6[2] ;
; N/A   ; None              ; 6.967 ns        ; SW[2] ; HEX6[1] ;
; N/A   ; None              ; 6.950 ns        ; SW[2] ; HEX6[0] ;
; N/A   ; None              ; 6.929 ns        ; SW[2] ; HEX6[3] ;
; N/A   ; None              ; 6.928 ns        ; SW[2] ; HEX6[5] ;
+-------+-------------------+-----------------+-------+---------+


+--------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                       ;
+---------------+-------------+-----------+-------+-------------------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                                          ; To Clock ;
+---------------+-------------+-----------+-------+-------------------------------------------------------------+----------+
; N/A           ; None        ; -0.392 ns ; SW[8] ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -0.449 ns ; SW[8] ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -0.450 ns ; SW[8] ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst|inst~1  ; KEY[0]   ;
; N/A           ; None        ; -0.536 ns ; SW[8] ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -0.553 ns ; SW[8] ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -0.556 ns ; SW[8] ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -0.612 ns ; SW[7] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -0.730 ns ; SW[8] ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -0.809 ns ; SW[6] ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -0.871 ns ; SW[8] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.062 ns ; SW[3] ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.191 ns ; SW[4] ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.214 ns ; SW[3] ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.229 ns ; SW[0] ; my8bitregister:inst3|myDflipflop:inst|myDlatch:inst|inst~1  ; KEY[0]   ;
; N/A           ; None        ; -1.360 ns ; SW[1] ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.375 ns ; SW[3] ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.442 ns ; SW[6] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.462 ns ; SW[2] ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.486 ns ; SW[0] ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.543 ns ; SW[0] ; my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.552 ns ; SW[3] ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.610 ns ; SW[5] ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.618 ns ; SW[1] ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.630 ns ; SW[0] ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.635 ns ; SW[2] ; my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.647 ns ; SW[0] ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.650 ns ; SW[0] ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.667 ns ; SW[4] ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.693 ns ; SW[3] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.748 ns ; SW[5] ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.762 ns ; SW[1] ; my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.779 ns ; SW[1] ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.782 ns ; SW[1] ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.796 ns ; SW[2] ; my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.799 ns ; SW[2] ; my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.824 ns ; SW[0] ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.844 ns ; SW[4] ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.956 ns ; SW[1] ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.965 ns ; SW[0] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.973 ns ; SW[2] ; my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -1.985 ns ; SW[4] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -2.066 ns ; SW[5] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -2.097 ns ; SW[1] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
; N/A           ; None        ; -2.114 ns ; SW[2] ; my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1 ; KEY[0]   ;
+---------------+-------------+-----------+-------+-------------------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Mon Feb 28 18:55:00 2011
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Lab5 -c Lab5 --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1" is a latch
    Warning: Node "my8bitregister:inst3|myDflipflop:inst|myDlatch:inst|inst~1" is a latch
    Warning: Node "my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst1|inst~1" is a latch
    Warning: Node "my8bitregister:inst3|myDflipflop:inst1|myDlatch:inst|inst~1" is a latch
    Warning: Node "my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst1|inst~1" is a latch
    Warning: Node "my8bitregister:inst3|myDflipflop:inst2|myDlatch:inst|inst~1" is a latch
    Warning: Node "my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst1|inst~1" is a latch
    Warning: Node "my8bitregister:inst3|myDflipflop:inst3|myDlatch:inst|inst~1" is a latch
    Warning: Node "my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst1|inst~1" is a latch
    Warning: Node "my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1" is a latch
    Warning: Node "my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst1|inst~1" is a latch
    Warning: Node "my8bitregister:inst3|myDflipflop:inst5|myDlatch:inst|inst~1" is a latch
    Warning: Node "my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst1|inst~1" is a latch
    Warning: Node "my8bitregister:inst3|myDflipflop:inst6|myDlatch:inst|inst~1" is a latch
    Warning: Node "my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst1|inst~1" is a latch
    Warning: Node "my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "KEY[0]" is a latch enable. Will not compute fmax for this pin.
Info: Clock "KEY[0]" has Internal fmax of 161.71 MHz between source register "my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1" and destination register "my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1" (period= 6.184 ns)
    Info: + Longest register to register delay is 2.108 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X8_Y20_N0; Fanout = 9; REG Node = 'my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1'
        Info: 2: + IC(0.263 ns) + CELL(0.393 ns) = 0.656 ns; Loc. = LCCOMB_X8_Y20_N10; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[1]~10'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 0.727 ns; Loc. = LCCOMB_X8_Y20_N12; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[2]~12'
        Info: 4: + IC(0.000 ns) + CELL(0.159 ns) = 0.886 ns; Loc. = LCCOMB_X8_Y20_N14; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[3]~14'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 0.957 ns; Loc. = LCCOMB_X8_Y20_N16; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[4]~16'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 1.028 ns; Loc. = LCCOMB_X8_Y20_N18; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[5]~18'
        Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 1.099 ns; Loc. = LCCOMB_X8_Y20_N20; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[6]~20'
        Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 1.170 ns; Loc. = LCCOMB_X8_Y20_N22; Fanout = 1; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[7]~22'
        Info: 9: + IC(0.000 ns) + CELL(0.410 ns) = 1.580 ns; Loc. = LCCOMB_X8_Y20_N24; Fanout = 1; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[8]~23'
        Info: 10: + IC(0.253 ns) + CELL(0.275 ns) = 2.108 ns; Loc. = LCCOMB_X8_Y20_N6; Fanout = 1; REG Node = 'my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1'
        Info: Total cell delay = 1.592 ns ( 75.52 % )
        Info: Total interconnect delay = 0.516 ns ( 24.48 % )
    Info: - Smallest clock skew is -0.133 ns
        Info: + Shortest clock path from clock "KEY[0]" to destination register is 3.687 ns
            Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 16; CLK Node = 'KEY[0]'
            Info: 2: + IC(2.675 ns) + CELL(0.150 ns) = 3.687 ns; Loc. = LCCOMB_X8_Y20_N6; Fanout = 1; REG Node = 'my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1'
            Info: Total cell delay = 1.012 ns ( 27.45 % )
            Info: Total interconnect delay = 2.675 ns ( 72.55 % )
        Info: - Longest clock path from clock "KEY[0]" to source register is 3.820 ns
            Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 16; CLK Node = 'KEY[0]'
            Info: 2: + IC(2.687 ns) + CELL(0.271 ns) = 3.820 ns; Loc. = LCCOMB_X8_Y20_N0; Fanout = 9; REG Node = 'my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1'
            Info: Total cell delay = 1.133 ns ( 29.66 % )
            Info: Total interconnect delay = 2.687 ns ( 70.34 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.851 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1" (data pin = "SW[8]", clock pin = "KEY[0]") is 3.031 ns
    Info: + Longest pin to register delay is 5.867 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_B13; Fanout = 9; PIN Node = 'SW[8]'
        Info: 2: + IC(1.992 ns) + CELL(0.420 ns) = 3.411 ns; Loc. = LCCOMB_X9_Y20_N18; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|_~1'
        Info: 3: + IC(0.661 ns) + CELL(0.414 ns) = 4.486 ns; Loc. = LCCOMB_X8_Y20_N12; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[2]~12'
        Info: 4: + IC(0.000 ns) + CELL(0.159 ns) = 4.645 ns; Loc. = LCCOMB_X8_Y20_N14; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[3]~14'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 4.716 ns; Loc. = LCCOMB_X8_Y20_N16; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[4]~16'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 4.787 ns; Loc. = LCCOMB_X8_Y20_N18; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[5]~18'
        Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 4.858 ns; Loc. = LCCOMB_X8_Y20_N20; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[6]~20'
        Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 4.929 ns; Loc. = LCCOMB_X8_Y20_N22; Fanout = 1; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[7]~22'
        Info: 9: + IC(0.000 ns) + CELL(0.410 ns) = 5.339 ns; Loc. = LCCOMB_X8_Y20_N24; Fanout = 1; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[8]~23'
        Info: 10: + IC(0.253 ns) + CELL(0.275 ns) = 5.867 ns; Loc. = LCCOMB_X8_Y20_N6; Fanout = 1; REG Node = 'my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1'
        Info: Total cell delay = 2.961 ns ( 50.47 % )
        Info: Total interconnect delay = 2.906 ns ( 49.53 % )
    Info: + Micro setup delay of destination is 0.851 ns
    Info: - Shortest clock path from clock "KEY[0]" to destination register is 3.687 ns
        Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 16; CLK Node = 'KEY[0]'
        Info: 2: + IC(2.675 ns) + CELL(0.150 ns) = 3.687 ns; Loc. = LCCOMB_X8_Y20_N6; Fanout = 1; REG Node = 'my8bitregister:inst3|myDflipflop:inst7|myDlatch:inst|inst~1'
        Info: Total cell delay = 1.012 ns ( 27.45 % )
        Info: Total interconnect delay = 2.675 ns ( 72.55 % )
Info: tco from clock "KEY[0]" to destination pin "HEX4[1]" through register "my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1" is 9.269 ns
    Info: + Longest clock path from clock "KEY[0]" to source register is 3.820 ns
        Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 16; CLK Node = 'KEY[0]'
        Info: 2: + IC(2.687 ns) + CELL(0.271 ns) = 3.820 ns; Loc. = LCCOMB_X8_Y20_N0; Fanout = 9; REG Node = 'my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1'
        Info: Total cell delay = 1.133 ns ( 29.66 % )
        Info: Total interconnect delay = 2.687 ns ( 70.34 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 5.449 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X8_Y20_N0; Fanout = 9; REG Node = 'my8bitregister:inst3|myDflipflop:inst|myDlatch:inst1|inst~1'
        Info: 2: + IC(1.627 ns) + CELL(0.437 ns) = 2.064 ns; Loc. = LCCOMB_X1_Y14_N18; Fanout = 1; COMB Node = 'dispout:inst1|Mux12~0'
        Info: 3: + IC(0.743 ns) + CELL(2.642 ns) = 5.449 ns; Loc. = PIN_U1; Fanout = 0; PIN Node = 'HEX4[1]'
        Info: Total cell delay = 3.079 ns ( 56.51 % )
        Info: Total interconnect delay = 2.370 ns ( 43.49 % )
Info: Longest tpd from source pin "SW[5]" to destination pin "HEX7[5]" is 7.993 ns
    Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_AD13; Fanout = 8; PIN Node = 'SW[5]'
    Info: 2: + IC(2.226 ns) + CELL(0.438 ns) = 3.653 ns; Loc. = LCCOMB_X9_Y20_N4; Fanout = 1; COMB Node = 'dispout:inst2|Mux1~0'
    Info: 3: + IC(1.688 ns) + CELL(2.652 ns) = 7.993 ns; Loc. = PIN_P9; Fanout = 0; PIN Node = 'HEX7[5]'
    Info: Total cell delay = 4.079 ns ( 51.03 % )
    Info: Total interconnect delay = 3.914 ns ( 48.97 % )
Info: th for register "my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1" (data pin = "SW[8]", clock pin = "KEY[0]") is -0.392 ns
    Info: + Longest clock path from clock "KEY[0]" to destination register is 3.823 ns
        Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 16; CLK Node = 'KEY[0]'
        Info: 2: + IC(2.686 ns) + CELL(0.275 ns) = 3.823 ns; Loc. = LCCOMB_X8_Y20_N30; Fanout = 1; REG Node = 'my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1'
        Info: Total cell delay = 1.137 ns ( 29.74 % )
        Info: Total interconnect delay = 2.686 ns ( 70.26 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: - Shortest pin to register delay is 4.215 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_B13; Fanout = 9; PIN Node = 'SW[8]'
        Info: 2: + IC(1.622 ns) + CELL(0.414 ns) = 3.035 ns; Loc. = LCCOMB_X8_Y20_N8; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[0]~8'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 3.106 ns; Loc. = LCCOMB_X8_Y20_N10; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[1]~10'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 3.177 ns; Loc. = LCCOMB_X8_Y20_N12; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[2]~12'
        Info: 5: + IC(0.000 ns) + CELL(0.159 ns) = 3.336 ns; Loc. = LCCOMB_X8_Y20_N14; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[3]~14'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 3.407 ns; Loc. = LCCOMB_X8_Y20_N16; Fanout = 2; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[4]~16'
        Info: 7: + IC(0.000 ns) + CELL(0.410 ns) = 3.817 ns; Loc. = LCCOMB_X8_Y20_N18; Fanout = 1; COMB Node = 'lpm_add_sub1:inst4|lpm_add_sub:lpm_add_sub_component|add_sub_big:auto_generated|result_int[5]~17'
        Info: 8: + IC(0.248 ns) + CELL(0.150 ns) = 4.215 ns; Loc. = LCCOMB_X8_Y20_N30; Fanout = 1; REG Node = 'my8bitregister:inst3|myDflipflop:inst4|myDlatch:inst|inst~1'
        Info: Total cell delay = 2.345 ns ( 55.63 % )
        Info: Total interconnect delay = 1.870 ns ( 44.37 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 135 megabytes
    Info: Processing ended: Mon Feb 28 18:55:04 2011
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:00


