TimeQuest Timing Analyzer report for Microcomputer
Mon Apr 08 21:15:07 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'cpuClock'
 14. Slow Model Hold: 'clk'
 15. Slow Model Recovery: 'cpuClock'
 16. Slow Model Removal: 'cpuClock'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'cpuClock'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'cpuClock'
 33. Fast Model Setup: 'clk'
 34. Fast Model Hold: 'cpuClock'
 35. Fast Model Hold: 'clk'
 36. Fast Model Recovery: 'cpuClock'
 37. Fast Model Removal: 'cpuClock'
 38. Fast Model Minimum Pulse Width: 'clk'
 39. Fast Model Minimum Pulse Width: 'cpuClock'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Recovery Transfers
 56. Removal Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; cpuClock   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 48.18 MHz ; 48.18 MHz       ; cpuClock   ;      ;
; 54.5 MHz  ; 54.5 MHz        ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; cpuClock ; -19.756 ; -3875.097     ;
; clk      ; -17.350 ; -6246.673     ;
+----------+---------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -1.955 ; -13.403       ;
; clk      ; 0.499  ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; cpuClock ; 0.610 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; cpuClock ; 0.124 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk      ; -2.567 ; -2397.469          ;
; cpuClock ; -0.742 ; -507.528           ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                              ;
+---------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -19.756 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 18.343     ;
; -19.730 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 18.320     ;
; -19.520 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 18.107     ;
; -19.494 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 18.084     ;
; -19.386 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.026     ; 18.400     ;
; -19.323 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.454     ; 17.909     ;
; -19.314 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 17.904     ;
; -19.308 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.533     ; 17.815     ;
; -19.297 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.451     ; 17.886     ;
; -19.281 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.868     ;
; -19.266 ; cpu09:cpu1|md[1]      ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; 0.127      ; 20.433     ;
; -19.255 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 17.845     ;
; -19.203 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.446     ; 17.797     ;
; -19.150 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.026     ; 18.164     ;
; -19.145 ; cpu09:cpu1|md[1]      ; cpu09:cpu1|pc[3]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.128      ; 20.313     ;
; -19.127 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.714     ;
; -19.122 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.709     ;
; -19.102 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.943     ; 17.199     ;
; -19.100 ; cpu09:cpu1|md[1]      ; cpu09:cpu1|up[3]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.070      ; 20.210     ;
; -19.096 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 17.686     ;
; -19.078 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 17.668     ;
; -19.072 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.533     ; 17.579     ;
; -19.064 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.651     ;
; -19.010 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -2.026     ; 18.024     ;
; -19.005 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -2.533     ; 17.512     ;
; -18.997 ; cpu09:cpu1|md[1]      ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.036      ; 20.073     ;
; -18.997 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.533     ; 17.504     ;
; -18.996 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|ea[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 17.586     ;
; -18.992 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.579     ;
; -18.959 ; cpu09:cpu1|md[1]      ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.319     ; 19.680     ;
; -18.955 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.446     ; 17.549     ;
; -18.953 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.027     ; 17.966     ;
; -18.919 ; cpu09:cpu1|op_code[4] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.506     ;
; -18.914 ; cpu09:cpu1|op_code[7] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.501     ;
; -18.911 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.026     ; 17.925     ;
; -18.893 ; cpu09:cpu1|op_code[4] ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 17.483     ;
; -18.891 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.478     ;
; -18.888 ; cpu09:cpu1|op_code[7] ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 17.478     ;
; -18.881 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.451     ; 17.470     ;
; -18.875 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.534     ; 17.381     ;
; -18.854 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|up[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.943     ; 16.951     ;
; -18.850 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.000     ; 17.890     ;
; -18.843 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 17.433     ;
; -18.841 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|ea[6]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 17.431     ;
; -18.841 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.428     ;
; -18.839 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 17.429     ;
; -18.833 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.533     ; 17.340     ;
; -18.828 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.415     ;
; -18.817 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.447     ; 17.410     ;
; -18.815 ; cpu09:cpu1|md[6]      ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 17.405     ;
; -18.802 ; cpu09:cpu1|md[1]      ; cpu09:cpu1|md[1]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 19.842     ;
; -18.789 ; cpu09:cpu1|md[6]      ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.447     ; 17.382     ;
; -18.782 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.091     ; 17.731     ;
; -18.774 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -2.026     ; 17.788     ;
; -18.771 ; cpu09:cpu1|fic        ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.358     ;
; -18.770 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.447     ; 17.363     ;
; -18.769 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -2.533     ; 17.276     ;
; -18.764 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|pc[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.999     ; 17.805     ;
; -18.761 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.533     ; 17.268     ;
; -18.760 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|ea[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 17.350     ;
; -18.756 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.343     ;
; -18.755 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.687     ; 18.108     ;
; -18.755 ; cpu09:cpu1|md[1]      ; cpu09:cpu1|pc[10] ; cpuClock     ; cpuClock    ; 1.000        ; 0.101      ; 19.896     ;
; -18.752 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.026     ; 17.766     ;
; -18.745 ; cpu09:cpu1|fic        ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 17.335     ;
; -18.737 ; cpu09:cpu1|md[1]      ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.326     ; 19.451     ;
; -18.724 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|ea[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.119     ; 17.645     ;
; -18.722 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.309     ;
; -18.722 ; cpu09:cpu1|op_code[5] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.454     ; 17.308     ;
; -18.721 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.026     ; 17.735     ;
; -18.717 ; cpu09:cpu1|md[1]      ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.326     ; 19.431     ;
; -18.696 ; cpu09:cpu1|op_code[5] ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.451     ; 17.285     ;
; -18.694 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.454     ; 17.280     ;
; -18.688 ; cpu09:cpu1|md[0]      ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; 0.150      ; 19.878     ;
; -18.669 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 17.259     ;
; -18.669 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|up[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.944     ; 16.765     ;
; -18.663 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.533     ; 17.170     ;
; -18.652 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.239     ;
; -18.639 ; cpu09:cpu1|md[1]      ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.326     ; 19.353     ;
; -18.631 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.454     ; 17.217     ;
; -18.614 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -2.000     ; 17.654     ;
; -18.605 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|ea[6]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 17.195     ;
; -18.605 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.192     ;
; -18.604 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|pc[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.999     ; 17.645     ;
; -18.589 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.176     ;
; -18.579 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.447     ; 17.172     ;
; -18.577 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -2.027     ; 17.590     ;
; -18.574 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|sp[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.446     ; 17.168     ;
; -18.572 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -2.534     ; 17.078     ;
; -18.567 ; cpu09:cpu1|md[0]      ; cpu09:cpu1|pc[3]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.151      ; 19.758     ;
; -18.564 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.534     ; 17.070     ;
; -18.563 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|ea[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.451     ; 17.152     ;
; -18.559 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -2.454     ; 17.145     ;
; -18.557 ; cpu09:cpu1|md[4]      ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.450     ; 17.147     ;
; -18.554 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.446     ; 17.148     ;
; -18.549 ; cpu09:cpu1|op_code[4] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.026     ; 17.563     ;
; -18.546 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.091     ; 17.495     ;
; -18.544 ; cpu09:cpu1|op_code[7] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -2.026     ; 17.558     ;
; -18.538 ; cpu09:cpu1|op_code[4] ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.446     ; 17.132     ;
; -18.536 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -2.453     ; 17.123     ;
+---------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.350 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.149      ; 18.453     ;
; -17.333 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.129      ; 18.416     ;
; -17.317 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.129      ; 18.400     ;
; -17.317 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.149      ; 18.420     ;
; -17.311 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.154      ; 18.419     ;
; -17.306 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.422     ;
; -17.289 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.385     ;
; -17.273 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.369     ;
; -17.273 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.389     ;
; -17.267 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.167      ; 18.388     ;
; -17.260 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.376     ;
; -17.243 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.339     ;
; -17.227 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.323     ;
; -17.227 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.343     ;
; -17.225 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.149      ; 18.328     ;
; -17.221 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.167      ; 18.342     ;
; -17.208 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.129      ; 18.291     ;
; -17.193 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.129      ; 18.276     ;
; -17.192 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.129      ; 18.275     ;
; -17.192 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.149      ; 18.295     ;
; -17.186 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.154      ; 18.294     ;
; -17.185 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.149      ; 18.288     ;
; -17.180 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.296     ;
; -17.176 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.129      ; 18.259     ;
; -17.163 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.259     ;
; -17.156 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.272     ;
; -17.151 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.149      ; 18.254     ;
; -17.149 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.245     ;
; -17.147 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.154      ; 18.255     ;
; -17.147 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.243     ;
; -17.147 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.263     ;
; -17.141 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.167      ; 18.262     ;
; -17.141 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.257     ;
; -17.139 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.235     ;
; -17.132 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.228     ;
; -17.123 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.219     ;
; -17.123 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.239     ;
; -17.117 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.167      ; 18.238     ;
; -17.107 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.223     ;
; -17.106 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.222     ;
; -17.103 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.199     ;
; -17.103 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.167      ; 18.224     ;
; -17.095 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.211     ;
; -17.093 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.129      ; 18.176     ;
; -17.089 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.185     ;
; -17.086 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.182     ;
; -17.073 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.169     ;
; -17.073 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.189     ;
; -17.068 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.129      ; 18.151     ;
; -17.067 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.167      ; 18.188     ;
; -17.061 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.177     ;
; -17.060 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.149      ; 18.163     ;
; -17.057 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.167      ; 18.178     ;
; -17.051 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.129      ; 18.134     ;
; -17.049 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.145     ;
; -17.026 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.149      ; 18.129     ;
; -17.023 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.119     ;
; -17.022 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.154      ; 18.130     ;
; -17.018 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.129      ; 18.101     ;
; -17.015 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.131     ;
; -17.006 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.102     ;
; -17.003 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.149      ; 18.106     ;
; -17.003 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.099     ;
; -17.000 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.154      ; 18.108     ;
; -16.999 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.095     ;
; -16.991 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.107     ;
; -16.986 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.136      ; 18.076     ;
; -16.982 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.078     ;
; -16.981 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.097     ;
; -16.977 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.167      ; 18.098     ;
; -16.974 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.070     ;
; -16.968 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.129      ; 18.051     ;
; -16.962 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.136      ; 18.052     ;
; -16.959 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.075     ;
; -16.957 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.073     ;
; -16.956 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.167      ; 18.077     ;
; -16.953 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.167      ; 18.074     ;
; -16.949 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.045     ;
; -16.941 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.057     ;
; -16.938 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.136      ; 18.028     ;
; -16.937 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg4   ; clk          ; clk         ; 1.000        ; 0.136      ; 18.027     ;
; -16.936 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg3   ; clk          ; clk         ; 1.000        ; 0.136      ; 18.026     ;
; -16.932 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.028     ;
; -16.928 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.024     ;
; -16.927 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.136      ; 18.017     ;
; -16.923 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.142      ; 18.019     ;
; -16.913 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.029     ;
; -16.912 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.154      ; 18.020     ;
; -16.910 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.167      ; 18.031     ;
; -16.908 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.165      ; 18.027     ;
; -16.907 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.162      ; 18.023     ;
; -16.903 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.167      ; 18.024     ;
; -16.902 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.136      ; 17.992     ;
; -16.899 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.142      ; 17.995     ;
; -16.897 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.136      ; 17.987     ;
; -16.893 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.129      ; 17.976     ;
; -16.878 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.149      ; 17.981     ;
; -16.875 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.154      ; 17.983     ;
; -16.873 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.136      ; 17.963     ;
; -16.868 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.167      ; 17.989     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                               ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.955 ; SBCTextDisplayRGB:io2|dispByteSent          ; SBCTextDisplayRGB:io2|dispByteWritten        ; clk          ; cpuClock    ; 0.000        ; 3.823      ; 2.174      ;
; -1.344 ; SBCTextDisplayRGB:io2|kbBuffer~26           ; SBCTextDisplayRGB:io2|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 3.129      ; 1.591      ;
; -0.890 ; SBCTextDisplayRGB:io2|kbBuffer~31           ; SBCTextDisplayRGB:io2|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 3.129      ; 2.045      ;
; -0.873 ; SBCTextDisplayRGB:io2|kbBuffer~63           ; SBCTextDisplayRGB:io2|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 3.148      ; 2.081      ;
; -0.867 ; SBCTextDisplayRGB:io2|kbBuffer~46           ; SBCTextDisplayRGB:io2|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 3.143      ; 2.082      ;
; -0.852 ; SBCTextDisplayRGB:io2|kbBuffer~37           ; SBCTextDisplayRGB:io2|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 2.099      ;
; -0.780 ; SBCTextDisplayRGB:io2|kbBuffer~27           ; SBCTextDisplayRGB:io2|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 3.129      ; 2.155      ;
; -0.779 ; SBCTextDisplayRGB:io2|kbBuffer~29           ; SBCTextDisplayRGB:io2|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 3.129      ; 2.156      ;
; -0.750 ; SBCTextDisplayRGB:io2|kbBuffer~65           ; SBCTextDisplayRGB:io2|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 3.143      ; 2.199      ;
; -0.686 ; SBCTextDisplayRGB:io2|kbBuffer~62           ; SBCTextDisplayRGB:io2|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 3.143      ; 2.263      ;
; -0.679 ; SBCTextDisplayRGB:io2|kbBuffer~64           ; SBCTextDisplayRGB:io2|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 3.143      ; 2.270      ;
; -0.667 ; SBCTextDisplayRGB:io2|dispByteSent          ; SBCTextDisplayRGB:io2|dispByteLatch[5]       ; clk          ; cpuClock    ; 0.000        ; 3.818      ; 3.457      ;
; -0.667 ; SBCTextDisplayRGB:io2|dispByteSent          ; SBCTextDisplayRGB:io2|dispByteLatch[7]       ; clk          ; cpuClock    ; 0.000        ; 3.818      ; 3.457      ;
; -0.667 ; SBCTextDisplayRGB:io2|dispByteSent          ; SBCTextDisplayRGB:io2|dispByteLatch[4]       ; clk          ; cpuClock    ; 0.000        ; 3.818      ; 3.457      ;
; -0.667 ; SBCTextDisplayRGB:io2|dispByteSent          ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; clk          ; cpuClock    ; 0.000        ; 3.818      ; 3.457      ;
; -0.580 ; SBCTextDisplayRGB:io2|kbBuffer~25           ; SBCTextDisplayRGB:io2|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 3.129      ; 2.355      ;
; -0.567 ; cpu09:cpu1|state.reset_state                ; cpu09:cpu1|saved_state.reset_state           ; cpuClock     ; cpuClock    ; 0.000        ; 2.513      ; 2.252      ;
; -0.496 ; SBCTextDisplayRGB:io2|func_reset            ; SBCTextDisplayRGB:io2|dataOut[7]             ; clk          ; cpuClock    ; -0.500       ; 3.117      ; 2.427      ;
; -0.445 ; cpu09:cpu1|state.pshu_spl_state             ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; cpuClock     ; cpuClock    ; 0.000        ; 4.273      ; 4.134      ;
; -0.385 ; SBCTextDisplayRGB:io2|kbBuffer~47           ; SBCTextDisplayRGB:io2|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 3.143      ; 2.564      ;
; -0.333 ; SBCTextDisplayRGB:io2|dispByteSent          ; SBCTextDisplayRGB:io2|dispByteLatch[3]       ; clk          ; cpuClock    ; 0.000        ; 3.819      ; 3.792      ;
; -0.333 ; SBCTextDisplayRGB:io2|dispByteSent          ; SBCTextDisplayRGB:io2|dispByteLatch[2]       ; clk          ; cpuClock    ; 0.000        ; 3.819      ; 3.792      ;
; -0.333 ; SBCTextDisplayRGB:io2|dispByteSent          ; SBCTextDisplayRGB:io2|dispByteLatch[0]       ; clk          ; cpuClock    ; 0.000        ; 3.819      ; 3.792      ;
; -0.333 ; SBCTextDisplayRGB:io2|dispByteSent          ; SBCTextDisplayRGB:io2|dispByteLatch[1]       ; clk          ; cpuClock    ; 0.000        ; 3.819      ; 3.792      ;
; -0.203 ; SBCTextDisplayRGB:io2|kbBuffer~49           ; SBCTextDisplayRGB:io2|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 3.148      ; 2.751      ;
; -0.158 ; SBCTextDisplayRGB:io2|kbBuffer~60           ; SBCTextDisplayRGB:io2|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 3.143      ; 2.791      ;
; -0.145 ; SBCTextDisplayRGB:io2|kbBuffer~28           ; SBCTextDisplayRGB:io2|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 3.134      ; 2.795      ;
; -0.123 ; cpu09:cpu1|sp[5]                            ; SBCTextDisplayRGB:io2|dispByteLatch[5]       ; cpuClock     ; cpuClock    ; 0.000        ; 4.240      ; 4.423      ;
; -0.115 ; SBCTextDisplayRGB:io2|kbBuffer~34           ; SBCTextDisplayRGB:io2|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 3.129      ; 2.820      ;
; -0.029 ; SBCTextDisplayRGB:io2|kbBuffer~51           ; SBCTextDisplayRGB:io2|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 3.143      ; 2.920      ;
; -0.010 ; cpu09:cpu1|state.pshu_spl_state             ; SBCTextDisplayRGB:io2|dispByteLatch[3]       ; cpuClock     ; cpuClock    ; 0.000        ; 4.274      ; 4.570      ;
; 0.035  ; cpu09:cpu1|state.pshu_spl_state             ; SBCTextDisplayRGB:io2|dispByteLatch[4]       ; cpuClock     ; cpuClock    ; 0.000        ; 4.273      ; 4.614      ;
; 0.039  ; cpu09:cpu1|state.reset_state                ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpuClock     ; cpuClock    ; 0.000        ; 2.513      ; 2.858      ;
; 0.039  ; SBCTextDisplayRGB:io2|kbBuffer~48           ; SBCTextDisplayRGB:io2|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 3.143      ; 2.988      ;
; 0.040  ; cpu09:cpu1|state.pshu_spl_state             ; SBCTextDisplayRGB:io2|dispByteLatch[5]       ; cpuClock     ; cpuClock    ; 0.000        ; 4.273      ; 4.619      ;
; 0.042  ; cpu09:cpu1|state.pshu_spl_state             ; SBCTextDisplayRGB:io2|dispByteLatch[2]       ; cpuClock     ; cpuClock    ; 0.000        ; 4.274      ; 4.622      ;
; 0.042  ; cpu09:cpu1|state.reset_state                ; cpu09:cpu1|saved_state.vect_hi_state         ; cpuClock     ; cpuClock    ; 0.000        ; 2.513      ; 2.861      ;
; 0.043  ; cpu09:cpu1|state.reset_state                ; cpu09:cpu1|saved_state.fetch_state           ; cpuClock     ; cpuClock    ; 0.000        ; 2.513      ; 2.862      ;
; 0.045  ; cpu09:cpu1|state.reset_state                ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpuClock     ; cpuClock    ; 0.000        ; 2.513      ; 2.864      ;
; 0.046  ; SBCTextDisplayRGB:io2|kbBuffer~50           ; SBCTextDisplayRGB:io2|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 3.143      ; 2.995      ;
; 0.075  ; SBCTextDisplayRGB:io2|kbInPointer[2]        ; SBCTextDisplayRGB:io2|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.026      ;
; 0.158  ; SBCTextDisplayRGB:io2|kbBuffer~66           ; SBCTextDisplayRGB:io2|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 3.143      ; 3.107      ;
; 0.173  ; cpu09:cpu1|state.fetch_state                ; cpu09:cpu1|pre_code[5]                       ; cpuClock     ; cpuClock    ; 0.000        ; 2.500      ; 2.979      ;
; 0.176  ; cpu09:cpu1|state.fetch_state                ; cpu09:cpu1|pre_code[7]                       ; cpuClock     ; cpuClock    ; 0.000        ; 2.500      ; 2.982      ;
; 0.181  ; cpu09:cpu1|state.fetch_state                ; cpu09:cpu1|pre_code[0]                       ; cpuClock     ; cpuClock    ; 0.000        ; 2.500      ; 2.987      ;
; 0.183  ; cpu09:cpu1|state.fetch_state                ; cpu09:cpu1|pre_code[4]                       ; cpuClock     ; cpuClock    ; 0.000        ; 2.500      ; 2.989      ;
; 0.190  ; SBCTextDisplayRGB:io2|kbBuffer~36           ; SBCTextDisplayRGB:io2|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 3.129      ; 3.125      ;
; 0.199  ; SBCTextDisplayRGB:io2|dispByteSent          ; SBCTextDisplayRGB:io2|dataOut[7]             ; clk          ; cpuClock    ; -0.500       ; 3.134      ; 3.139      ;
; 0.232  ; SBCTextDisplayRGB:io2|kbBuffer~19           ; SBCTextDisplayRGB:io2|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 3.143      ; 3.181      ;
; 0.246  ; SBCTextDisplayRGB:io2|kbInPointer[2]        ; SBCTextDisplayRGB:io2|kbReadPointer[3]       ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.197      ;
; 0.247  ; SBCTextDisplayRGB:io2|kbInPointer[2]        ; SBCTextDisplayRGB:io2|kbReadPointer[0]       ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.198      ;
; 0.248  ; SBCTextDisplayRGB:io2|kbInPointer[2]        ; SBCTextDisplayRGB:io2|kbReadPointer[2]       ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.199      ;
; 0.249  ; SBCTextDisplayRGB:io2|kbInPointer[2]        ; SBCTextDisplayRGB:io2|kbReadPointer[1]       ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.200      ;
; 0.288  ; SBCTextDisplayRGB:io2|kbBuffer~61           ; SBCTextDisplayRGB:io2|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 3.143      ; 3.237      ;
; 0.308  ; SBCTextDisplayRGB:io2|kbBuffer~32           ; SBCTextDisplayRGB:io2|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.259      ;
; 0.361  ; SBCTextDisplayRGB:io2|func_reset            ; SBCTextDisplayRGB:io2|dataOut[4]             ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.312      ;
; 0.361  ; SBCTextDisplayRGB:io2|func_reset            ; SBCTextDisplayRGB:io2|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.312      ;
; 0.361  ; SBCTextDisplayRGB:io2|func_reset            ; SBCTextDisplayRGB:io2|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.312      ;
; 0.361  ; SBCTextDisplayRGB:io2|func_reset            ; SBCTextDisplayRGB:io2|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.312      ;
; 0.361  ; SBCTextDisplayRGB:io2|func_reset            ; SBCTextDisplayRGB:io2|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.312      ;
; 0.361  ; SBCTextDisplayRGB:io2|func_reset            ; SBCTextDisplayRGB:io2|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.312      ;
; 0.366  ; SBCTextDisplayRGB:io2|kbBuffer~21           ; SBCTextDisplayRGB:io2|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 3.148      ; 3.320      ;
; 0.369  ; cpu09:cpu1|state.reset_state                ; cpu09:cpu1|saved_state.int_swimask_state     ; cpuClock     ; cpuClock    ; 0.000        ; 2.513      ; 3.188      ;
; 0.379  ; SBCTextDisplayRGB:io2|kbBuffer~33           ; SBCTextDisplayRGB:io2|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.330      ;
; 0.405  ; SBCTextDisplayRGB:io2|kbBuffer~56           ; SBCTextDisplayRGB:io2|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 3.150      ; 3.361      ;
; 0.419  ; SBCTextDisplayRGB:io2|kbBuffer~17           ; SBCTextDisplayRGB:io2|dataOut[6]             ; clk          ; cpuClock    ; -0.500       ; 3.143      ; 3.368      ;
; 0.420  ; cpu09:cpu1|state.reset_state                ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpuClock     ; cpuClock    ; 0.000        ; 2.513      ; 3.239      ;
; 0.426  ; SBCTextDisplayRGB:io2|func_reset            ; SBCTextDisplayRGB:io2|dataOut[3]             ; clk          ; cpuClock    ; -0.500       ; 3.150      ; 3.382      ;
; 0.430  ; SBCTextDisplayRGB:io2|kbBuffer~23           ; SBCTextDisplayRGB:io2|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 3.143      ; 3.379      ;
; 0.431  ; SBCTextDisplayRGB:io2|kbBuffer~39           ; SBCTextDisplayRGB:io2|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.382      ;
; 0.466  ; SBCTextDisplayRGB:io2|kbBuffer~58           ; SBCTextDisplayRGB:io2|dataOut[5]             ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.417      ;
; 0.466  ; SBCTextDisplayRGB:io2|kbInPointer[1]        ; SBCTextDisplayRGB:io2|dataOut[0]             ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.417      ;
; 0.475  ; SBCTextDisplayRGB:io2|kbBuffer~13           ; SBCTextDisplayRGB:io2|dataOut[2]             ; clk          ; cpuClock    ; -0.500       ; 3.143      ; 3.424      ;
; 0.478  ; SBCTextDisplayRGB:io2|kbBuffer~12           ; SBCTextDisplayRGB:io2|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 3.143      ; 3.427      ;
; 0.489  ; cpu09:cpu1|state.fetch_state                ; cpu09:cpu1|pre_code[1]                       ; cpuClock     ; cpuClock    ; 0.000        ; 2.505      ; 3.300      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispByteWritten       ; SBCTextDisplayRGB:io2|dispByteWritten        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|controlReg[5]         ; SBCTextDisplayRGB:io2|controlReg[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|controlReg[6]         ; SBCTextDisplayRGB:io2|controlReg[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|controlReg[7]         ; SBCTextDisplayRGB:io2|controlReg[7]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|iv[2]                            ; cpu09:cpu1|iv[2]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|iv[1]                            ; cpu09:cpu1|iv[1]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|iv[0]                            ; cpu09:cpu1|iv[0]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.jsr_state            ; cpu09:cpu1|saved_state.jsr_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.int_cwai_state       ; cpu09:cpu1|saved_state.int_cwai_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.single_op_exec_state ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.single_op_read_state ; cpu09:cpu1|saved_state.single_op_read_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.jmp_state            ; cpu09:cpu1|saved_state.jmp_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.lea_state            ; cpu09:cpu1|saved_state.lea_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.sbranch_state        ; cpu09:cpu1|saved_state.sbranch_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.dual_op_read8_state  ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[2]                       ; cpu09:cpu1|op_code[2]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[6]                       ; cpu09:cpu1|op_code[6]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[5]                       ; cpu09:cpu1|op_code[5]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[3]                       ; cpu09:cpu1|op_code[3]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[0]                       ; cpu09:cpu1|op_code[0]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[7]                       ; cpu09:cpu1|op_code[7]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.reset_state          ; cpu09:cpu1|saved_state.reset_state           ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.dual_op_write8_state ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.vect_hi_state        ; cpu09:cpu1|saved_state.vect_hi_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.fetch_state          ; cpu09:cpu1|saved_state.fetch_state           ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                              ;
+-------+-------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2ClkFiltered      ; SBCTextDisplayRGB:io2|ps2ClkFiltered                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2Shift            ; SBCTextDisplayRGB:io2|ps2Shift                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2Scroll           ; SBCTextDisplayRGB:io2|ps2Scroll                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2Caps             ; SBCTextDisplayRGB:io2|ps2Caps                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2Num              ; SBCTextDisplayRGB:io2|ps2Num                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWRParity          ; SBCTextDisplayRGB:io2|kbWRParity                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|n_kbWR              ; SBCTextDisplayRGB:io2|n_kbWR                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[0]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; SBCTextDisplayRGB:io2|kbInPointer[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; SBCTextDisplayRGB:io2|kbInPointer[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|ps2Ctrl             ; SBCTextDisplayRGB:io2|ps2Ctrl                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|param4[0]           ; SBCTextDisplayRGB:io2|param4[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|param3[0]           ; SBCTextDisplayRGB:io2|param3[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|param2[0]           ; SBCTextDisplayRGB:io2|param2[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|param1[0]           ; SBCTextDisplayRGB:io2|param1[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|cursorVert[2]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|hActive                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|vActive             ; SBCTextDisplayRGB:io2|vActive                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelClockCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|pixelClockCount[1]  ; SBCTextDisplayRGB:io2|pixelClockCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|pixelCount[1]       ; SBCTextDisplayRGB:io2|pixelCount[1]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|charScanLine[1]     ; SBCTextDisplayRGB:io2|charScanLine[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|charScanLine[2]     ; SBCTextDisplayRGB:io2|charScanLine[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|charScanLine[3]     ; SBCTextDisplayRGB:io2|charScanLine[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|dispWR              ; SBCTextDisplayRGB:io2|dispWR                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|cursorVert[4]       ; SBCTextDisplayRGB:io2|cursorVert[4]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|cursorVert[3]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|dispState.idle      ; SBCTextDisplayRGB:io2|dispState.idle                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|paramCount[2]       ; SBCTextDisplayRGB:io2|paramCount[2]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|paramCount[0]       ; SBCTextDisplayRGB:io2|paramCount[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|paramCount[1]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|dispByteSent        ; SBCTextDisplayRGB:io2|dispByteSent                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|attBold             ; SBCTextDisplayRGB:io2|attBold                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|attInverse                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; serialClkCount[4]                         ; serialClkCount[4]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.688 ; cpuClock                                  ; SBCTextDisplayRGB:io2|func_reset                          ; cpuClock     ; clk         ; 0.000        ; 2.736      ; 4.034      ;
; 0.753 ; serialClkCount[15]                        ; serialClkCount[15]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.758 ; SBCTextDisplayRGB:io2|dispState.clearChar ; SBCTextDisplayRGB:io2|dispState.clearC2                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.768 ; SBCTextDisplayRGB:io2|horizCount[11]      ; SBCTextDisplayRGB:io2|horizCount[11]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.770 ; SBCTextDisplayRGB:io2|charHoriz[5]        ; SBCTextDisplayRGB:io2|charHoriz[5]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.771 ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]     ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.771 ; cpuClkCount[5]                            ; cpuClkCount[5]                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.779 ; cpuClkCount[5]                            ; cpuClock                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.085      ;
; 0.782 ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|pixelCount[2]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.088      ;
; 0.787 ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.791 ; SBCTextDisplayRGB:io2|ps2Byte[2]          ; SBCTextDisplayRGB:io2|ps2Byte[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.792 ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4] ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.800 ; SBCTextDisplayRGB:io2|vertLineCount[2]    ; SBCTextDisplayRGB:io2|vSync                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.803 ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.109      ;
; 0.891 ; cpuClkCount[4]                            ; cpuClock                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.197      ;
; 0.905 ; SBCTextDisplayRGB:io2|dispState.clearLine ; SBCTextDisplayRGB:io2|dispState.clearL2                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.211      ;
; 0.913 ; SBCTextDisplayRGB:io2|cursorHoriz[0]      ; SBCTextDisplayRGB:io2|savedCursorHoriz[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.219      ;
; 0.917 ; SBCTextDisplayRGB:io2|cursorVert[1]       ; SBCTextDisplayRGB:io2|savedCursorVert[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.921 ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|savedCursorVert[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.227      ;
; 0.925 ; SBCTextDisplayRGB:io2|cursorHoriz[2]      ; SBCTextDisplayRGB:io2|savedCursorHoriz[2]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.231      ;
; 0.933 ; SBCTextDisplayRGB:io2|cursorHoriz[1]      ; SBCTextDisplayRGB:io2|savedCursorHoriz[1]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.239      ;
; 0.943 ; SBCTextDisplayRGB:io2|cursBlinkCount[25]  ; SBCTextDisplayRGB:io2|cursorOn                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 0.949 ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|escState.processingAdditionalParams ; clk          ; clk         ; 0.000        ; 0.000      ; 1.255      ;
; 0.970 ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|dispAttWRData[5]                    ; clk          ; clk         ; 0.000        ; 0.001      ; 1.277      ;
; 1.003 ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|pixelClockCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.309      ;
; 1.003 ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|pixelClockCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.309      ;
; 1.049 ; SBCTextDisplayRGB:io2|pixelCount[0]       ; SBCTextDisplayRGB:io2|pixelCount[1]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.355      ;
; 1.090 ; SBCTextDisplayRGB:io2|ps2Byte[3]          ; SBCTextDisplayRGB:io2|ps2Byte[2]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.396      ;
; 1.093 ; SBCTextDisplayRGB:io2|ps2Byte[7]          ; SBCTextDisplayRGB:io2|ps2Byte[6]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.399      ;
; 1.094 ; SBCTextDisplayRGB:io2|ps2PrevClk          ; SBCTextDisplayRGB:io2|ps2WriteByte[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.400      ;
; 1.096 ; SBCTextDisplayRGB:io2|ps2PrevClk          ; SBCTextDisplayRGB:io2|ps2WriteByte[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.402      ;
; 1.096 ; SBCTextDisplayRGB:io2|ps2PrevClk          ; SBCTextDisplayRGB:io2|ps2WriteByte[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.402      ;
; 1.133 ; serialClkCount[5]                         ; serialClkCount[5]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.439      ;
+-------+-------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'cpuClock'                                                                                                                         ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.610 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[3] ; clk          ; cpuClock    ; 0.500        ; 3.145      ; 3.075      ;
; 0.610 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; cpuClock    ; 0.500        ; 3.145      ; 3.075      ;
; 0.610 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; cpuClock    ; 0.500        ; 3.145      ; 3.075      ;
; 0.610 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; cpuClock    ; 0.500        ; 3.145      ; 3.075      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'cpuClock'                                                                                                                          ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.124 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[3] ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.075      ;
; 0.124 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.075      ;
; 0.124 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.075      ;
; 0.124 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; cpuClock    ; -0.500       ; 3.145      ; 3.075      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 10.491 ; 10.491 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 7.006  ; 7.006  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.558  ; 5.558  ; Rise       ; clk             ;
; n_reset      ; cpuClock   ; 11.889 ; 11.889 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 10.545 ; 10.545 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.417  ; 9.417  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.545 ; 10.545 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.486  ; 9.486  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.488  ; 9.488  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.056 ; 10.056 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.046  ; 9.046  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.713  ; 9.713  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.390 ; 10.390 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -4.869 ; -4.869 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -4.333 ; -4.333 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -5.292 ; -5.292 ; Rise       ; clk             ;
; n_reset      ; cpuClock   ; -3.919 ; -3.919 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -5.048 ; -5.048 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -5.757 ; -5.757 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -7.240 ; -7.240 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -6.091 ; -6.091 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -5.577 ; -5.577 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.209 ; -6.209 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -5.255 ; -5.255 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -5.048 ; -5.048 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -7.328 ; -7.328 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; J6_9             ; clk        ; 7.209  ; 7.209  ; Rise       ; clk             ;
; hSync            ; clk        ; 7.968  ; 7.968  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 7.532  ; 7.532  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 7.564  ; 7.564  ; Rise       ; clk             ;
; vSync            ; clk        ; 9.382  ; 9.382  ; Rise       ; clk             ;
; video            ; clk        ; 8.576  ; 8.576  ; Rise       ; clk             ;
; videoB0          ; clk        ; 8.786  ; 8.786  ; Rise       ; clk             ;
; videoB1          ; clk        ; 8.426  ; 8.426  ; Rise       ; clk             ;
; videoG0          ; clk        ; 8.847  ; 8.847  ; Rise       ; clk             ;
; videoG1          ; clk        ; 8.459  ; 8.459  ; Rise       ; clk             ;
; videoR0          ; clk        ; 9.263  ; 9.263  ; Rise       ; clk             ;
; videoR1          ; clk        ; 8.984  ; 8.984  ; Rise       ; clk             ;
; videoSync        ; clk        ; 9.996  ; 9.996  ; Rise       ; clk             ;
; J6_3             ; cpuClock   ; 17.764 ; 17.764 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 17.764 ; 17.764 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 6.308  ;        ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 17.065 ; 17.065 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 13.520 ; 13.520 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 14.351 ; 14.351 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 18.121 ; 18.121 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 17.630 ; 17.630 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 15.818 ; 15.818 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 16.947 ; 16.947 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 18.001 ; 18.001 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 17.302 ; 17.302 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 17.204 ; 17.204 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 17.464 ; 17.464 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 17.246 ; 17.246 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 17.231 ; 17.231 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 17.083 ; 17.083 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 16.336 ; 16.336 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 16.943 ; 16.943 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 17.338 ; 17.338 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 17.631 ; 17.631 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 17.544 ; 17.544 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 18.121 ; 18.121 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 24.021 ; 24.021 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 18.905 ; 18.905 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 18.597 ; 18.597 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 22.706 ; 22.706 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 22.849 ; 22.849 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 24.021 ; 24.021 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 23.075 ; 23.075 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 23.722 ; 23.722 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 23.806 ; 23.806 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;        ; 6.308  ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 5.984  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 6.714  ; Fall       ; cpuClock        ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; J6_9             ; clk        ; 7.209  ; 7.209  ; Rise       ; clk             ;
; hSync            ; clk        ; 7.968  ; 7.968  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 7.532  ; 7.532  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 7.564  ; 7.564  ; Rise       ; clk             ;
; vSync            ; clk        ; 9.382  ; 9.382  ; Rise       ; clk             ;
; video            ; clk        ; 8.576  ; 8.576  ; Rise       ; clk             ;
; videoB0          ; clk        ; 8.786  ; 8.786  ; Rise       ; clk             ;
; videoB1          ; clk        ; 8.426  ; 8.426  ; Rise       ; clk             ;
; videoG0          ; clk        ; 8.847  ; 8.847  ; Rise       ; clk             ;
; videoG1          ; clk        ; 8.459  ; 8.459  ; Rise       ; clk             ;
; videoR0          ; clk        ; 9.263  ; 9.263  ; Rise       ; clk             ;
; videoR1          ; clk        ; 8.984  ; 8.984  ; Rise       ; clk             ;
; videoSync        ; clk        ; 8.410  ; 8.410  ; Rise       ; clk             ;
; J6_3             ; cpuClock   ; 10.919 ; 10.919 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 10.919 ; 10.919 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 6.308  ;        ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 10.220 ; 10.220 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 5.984  ; 9.211  ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 6.714  ; 9.923  ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 8.001  ; 8.001  ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 12.272 ; 12.272 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 8.001  ; 8.001  ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 8.952  ; 8.952  ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 10.115 ; 10.115 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 10.012 ; 10.012 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 10.127 ; 10.127 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 10.033 ; 10.033 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 9.801  ; 9.801  ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 9.691  ; 9.691  ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 9.583  ; 9.583  ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 9.942  ; 9.942  ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 9.513  ; 9.513  ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 10.459 ; 10.459 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 10.259 ; 10.259 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 10.480 ; 10.480 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 9.596  ; 9.596  ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 11.889 ; 11.889 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 11.889 ; 11.889 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 12.383 ; 12.383 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 12.662 ; 12.662 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 12.652 ; 12.652 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 13.631 ; 13.631 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 12.930 ; 12.930 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 12.813 ; 12.813 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 12.923 ; 12.923 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;        ; 6.308  ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 5.984  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 6.714  ; Fall       ; cpuClock        ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 13.781 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 14.878 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 14.166 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 14.495 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 14.495 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 14.495 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 14.868 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 13.781 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 15.263 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.747  ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.844 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.132 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.461 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.461 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.461 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.834 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.747  ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.229 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 13.781    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 14.878    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 14.166    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 14.495    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 14.495    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 14.495    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 14.868    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 13.781    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 15.263    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.747     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.844    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.132    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.461    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.461    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.461    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.834    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.747     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.229    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -5.712 ; -1022.703     ;
; clk      ; -4.755 ; -1472.303     ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -0.506 ; -6.031        ;
; clk      ; -0.415 ; -0.415        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; cpuClock ; 0.224 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; cpuClock ; 0.656 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk      ; -2.000 ; -1643.036          ;
; cpuClock ; -0.500 ; -342.000           ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                             ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.712 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.127     ; 5.617      ;
; -5.703 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.665      ;
; -5.700 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.072     ; 5.660      ;
; -5.681 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.643      ;
; -5.678 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.072     ; 5.638      ;
; -5.668 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.127     ; 5.573      ;
; -5.661 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.072     ; 5.621      ;
; -5.657 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.619      ;
; -5.654 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.072     ; 5.614      ;
; -5.617 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.072     ; 5.577      ;
; -5.592 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.554      ;
; -5.589 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.128     ; 5.493      ;
; -5.578 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.071     ; 5.539      ;
; -5.575 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.073     ; 5.534      ;
; -5.565 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.527      ;
; -5.565 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.127     ; 5.470      ;
; -5.561 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.523      ;
; -5.558 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.072     ; 5.518      ;
; -5.548 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.127     ; 5.453      ;
; -5.548 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.510      ;
; -5.547 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.924     ; 5.655      ;
; -5.538 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.073     ; 5.497      ;
; -5.537 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.072     ; 5.497      ;
; -5.525 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.924     ; 5.633      ;
; -5.521 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.127     ; 5.426      ;
; -5.521 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.483      ;
; -5.514 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.072     ; 5.474      ;
; -5.507 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.127     ; 5.412      ;
; -5.506 ; cpu09:cpu1|op_code[4] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.468      ;
; -5.504 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.127     ; 5.409      ;
; -5.503 ; cpu09:cpu1|op_code[4] ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.072     ; 5.463      ;
; -5.501 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.924     ; 5.609      ;
; -5.498 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.460      ;
; -5.495 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.911     ; 5.616      ;
; -5.494 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.127     ; 5.399      ;
; -5.492 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.924     ; 5.600      ;
; -5.485 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.065     ; 5.452      ;
; -5.484 ; cpu09:cpu1|op_code[7] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.127     ; 5.389      ;
; -5.483 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.924     ; 5.591      ;
; -5.480 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.258     ; 5.254      ;
; -5.477 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.127     ; 5.382      ;
; -5.476 ; cpu09:cpu1|fic        ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.127     ; 5.381      ;
; -5.473 ; cpu09:cpu1|op_code[7] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.435      ;
; -5.470 ; cpu09:cpu1|op_code[7] ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.072     ; 5.430      ;
; -5.469 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.071     ; 5.430      ;
; -5.469 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.127     ; 5.374      ;
; -5.468 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.430      ;
; -5.465 ; cpu09:cpu1|fic        ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.427      ;
; -5.462 ; cpu09:cpu1|fic        ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.072     ; 5.422      ;
; -5.454 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.065     ; 5.421      ;
; -5.454 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.416      ;
; -5.453 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.122     ; 5.363      ;
; -5.451 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.067     ; 5.416      ;
; -5.451 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.911     ; 5.572      ;
; -5.451 ; cpu09:cpu1|md[6]      ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.122     ; 5.361      ;
; -5.448 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.924     ; 5.556      ;
; -5.445 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.407      ;
; -5.442 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.071     ; 5.403      ;
; -5.441 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.065     ; 5.408      ;
; -5.440 ; cpu09:cpu1|md[6]      ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.065     ; 5.407      ;
; -5.439 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.924     ; 5.547      ;
; -5.437 ; cpu09:cpu1|md[6]      ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.067     ; 5.402      ;
; -5.436 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|up[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.258     ; 5.210      ;
; -5.435 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.397      ;
; -5.433 ; cpu09:cpu1|op_code[7] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.072     ; 5.393      ;
; -5.425 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.128     ; 5.329      ;
; -5.425 ; cpu09:cpu1|fic        ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.072     ; 5.385      ;
; -5.422 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.925     ; 5.529      ;
; -5.421 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|ea[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.072     ; 5.381      ;
; -5.418 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.380      ;
; -5.405 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.924     ; 5.513      ;
; -5.404 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.924     ; 5.512      ;
; -5.402 ; cpu09:cpu1|md[5]      ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.067     ; 5.367      ;
; -5.401 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.127     ; 5.306      ;
; -5.400 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.362      ;
; -5.400 ; cpu09:cpu1|md[6]      ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.067     ; 5.365      ;
; -5.398 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.128     ; 5.302      ;
; -5.396 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.586      ;
; -5.393 ; cpu09:cpu1|md[1]      ; cpu09:cpu1|pc[11] ; cpuClock     ; cpuClock    ; 1.000        ; 0.089      ; 6.514      ;
; -5.391 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.353      ;
; -5.388 ; cpu09:cpu1|op_code[5] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.071     ; 5.349      ;
; -5.385 ; cpu09:cpu1|op_code[5] ; cpu09:cpu1|ea[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.073     ; 5.344      ;
; -5.384 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|ea[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.996     ; 5.420      ;
; -5.382 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.065     ; 5.349      ;
; -5.379 ; cpu09:cpu1|op_code[3] ; cpu09:cpu1|md[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.979     ; 5.432      ;
; -5.377 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|ea[7]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.072     ; 5.337      ;
; -5.375 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.071     ; 5.336      ;
; -5.374 ; cpu09:cpu1|op_code[0] ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.127     ; 5.279      ;
; -5.374 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|sp[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.564      ;
; -5.373 ; cpu09:cpu1|op_code[5] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.128     ; 5.277      ;
; -5.372 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.912     ; 5.492      ;
; -5.371 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.911     ; 5.492      ;
; -5.369 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|pc[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.925     ; 5.476      ;
; -5.364 ; cpu09:cpu1|op_code[7] ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.326      ;
; -5.362 ; cpu09:cpu1|op_code[4] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.072     ; 5.322      ;
; -5.362 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|sp[3]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.066     ; 5.328      ;
; -5.360 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|pc[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.925     ; 5.467      ;
; -5.360 ; cpu09:cpu1|op_code[1] ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.322      ;
; -5.357 ; cpu09:cpu1|op_code[6] ; cpu09:cpu1|up[2]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.259     ; 5.130      ;
; -5.356 ; cpu09:cpu1|op_code[2] ; cpu09:cpu1|up[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.070     ; 5.318      ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.755 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.805      ;
; -4.750 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.800      ;
; -4.746 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.071      ; 5.816      ;
; -4.737 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.071      ; 5.807      ;
; -4.734 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.798      ;
; -4.729 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.793      ;
; -4.727 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.777      ;
; -4.725 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.809      ;
; -4.724 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.075      ; 5.798      ;
; -4.717 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.767      ;
; -4.716 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.800      ;
; -4.714 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.764      ;
; -4.709 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.759      ;
; -4.708 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.772      ;
; -4.706 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.071      ; 5.776      ;
; -4.706 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.770      ;
; -4.705 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.071      ; 5.775      ;
; -4.703 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.767      ;
; -4.703 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.089      ; 5.791      ;
; -4.700 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.750      ;
; -4.699 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.783      ;
; -4.696 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.071      ; 5.766      ;
; -4.696 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.760      ;
; -4.690 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.774      ;
; -4.686 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.071      ; 5.756      ;
; -4.686 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.736      ;
; -4.685 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.769      ;
; -4.683 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.075      ; 5.757      ;
; -4.680 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.075      ; 5.754      ;
; -4.680 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.744      ;
; -4.679 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.743      ;
; -4.677 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.089      ; 5.765      ;
; -4.676 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.726      ;
; -4.673 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.737      ;
; -4.670 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.734      ;
; -4.669 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.719      ;
; -4.668 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.732      ;
; -4.665 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.071      ; 5.735      ;
; -4.665 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.749      ;
; -4.664 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.748      ;
; -4.659 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.743      ;
; -4.659 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.709      ;
; -4.659 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.089      ; 5.747      ;
; -4.658 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.722      ;
; -4.655 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.739      ;
; -4.653 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.717      ;
; -4.653 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.717      ;
; -4.649 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.733      ;
; -4.648 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.071      ; 5.718      ;
; -4.648 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.712      ;
; -4.645 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.709      ;
; -4.645 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.709      ;
; -4.645 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.071      ; 5.715      ;
; -4.642 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.089      ; 5.730      ;
; -4.641 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.094      ; 5.734      ;
; -4.640 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.704      ;
; -4.640 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.724      ;
; -4.639 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.075      ; 5.713      ;
; -4.639 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.723      ;
; -4.639 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.075      ; 5.713      ;
; -4.636 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.094      ; 5.729      ;
; -4.636 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.720      ;
; -4.635 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.699      ;
; -4.633 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.089      ; 5.721      ;
; -4.630 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.094      ; 5.723      ;
; -4.630 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.694      ;
; -4.628 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg3   ; clk          ; clk         ; 1.000        ; 0.094      ; 5.721      ;
; -4.628 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.051      ; 5.678      ;
; -4.627 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5   ; clk          ; clk         ; 1.000        ; 0.094      ; 5.720      ;
; -4.627 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.711      ;
; -4.627 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.089      ; 5.715      ;
; -4.627 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.711      ;
; -4.626 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg4   ; clk          ; clk         ; 1.000        ; 0.094      ; 5.719      ;
; -4.624 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.708      ;
; -4.622 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.686      ;
; -4.620 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.684      ;
; -4.618 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.682      ;
; -4.618 ; SBCTextDisplayRGB:io2|startAddr[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.089      ; 5.706      ;
; -4.617 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.681      ;
; -4.614 ; SBCTextDisplayRGB:io2|charHoriz[3]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6   ; clk          ; clk         ; 1.000        ; 0.094      ; 5.707      ;
; -4.614 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg8 ; clk          ; clk         ; 1.000        ; 0.089      ; 5.702      ;
; -4.609 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.693      ;
; -4.607 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.671      ;
; -4.607 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.071      ; 5.677      ;
; -4.604 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.688      ;
; -4.604 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.094      ; 5.697      ;
; -4.603 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.667      ;
; -4.601 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.685      ;
; -4.601 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8   ; clk          ; clk         ; 1.000        ; 0.093      ; 5.693      ;
; -4.599 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.094      ; 5.692      ;
; -4.598 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.089      ; 5.686      ;
; -4.598 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.075      ; 5.672      ;
; -4.596 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg7 ; clk          ; clk         ; 1.000        ; 0.075      ; 5.670      ;
; -4.596 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.085      ; 5.680      ;
; -4.596 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9   ; clk          ; clk         ; 1.000        ; 0.093      ; 5.688      ;
; -4.593 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7   ; clk          ; clk         ; 1.000        ; 0.094      ; 5.686      ;
; -4.592 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.089      ; 5.680      ;
; -4.591 ; SBCTextDisplayRGB:io2|cursorHoriz[3] ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7   ; clk          ; clk         ; 1.000        ; 0.083      ; 5.673      ;
; -4.591 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg3   ; clk          ; clk         ; 1.000        ; 0.094      ; 5.684      ;
; -4.590 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.065      ; 5.654      ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                                ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.506 ; cpu09:cpu1|state.reset_state                 ; cpu09:cpu1|saved_state.reset_state           ; cpuClock     ; cpuClock    ; 0.000        ; 1.116      ; 0.762      ;
; -0.399 ; cpu09:cpu1|state.pshu_spl_state              ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.549      ; 1.302      ;
; -0.384 ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteWritten        ; clk          ; cpuClock    ; 0.000        ; 1.011      ; 0.779      ;
; -0.322 ; cpu09:cpu1|state.reset_state                 ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpuClock     ; cpuClock    ; 0.000        ; 1.116      ; 0.946      ;
; -0.318 ; cpu09:cpu1|state.reset_state                 ; cpu09:cpu1|saved_state.vect_hi_state         ; cpuClock     ; cpuClock    ; 0.000        ; 1.116      ; 0.950      ;
; -0.317 ; cpu09:cpu1|state.reset_state                 ; cpu09:cpu1|saved_state.fetch_state           ; cpuClock     ; cpuClock    ; 0.000        ; 1.116      ; 0.951      ;
; -0.315 ; cpu09:cpu1|state.reset_state                 ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpuClock     ; cpuClock    ; 0.000        ; 1.116      ; 0.953      ;
; -0.277 ; cpu09:cpu1|sp[5]                             ; SBCTextDisplayRGB:io2|dispByteLatch[5]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.527      ; 1.402      ;
; -0.276 ; cpu09:cpu1|state.pshu_spl_state              ; SBCTextDisplayRGB:io2|dispByteLatch[3]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.550      ; 1.426      ;
; -0.268 ; cpu09:cpu1|state.pshu_spl_state              ; SBCTextDisplayRGB:io2|dispByteLatch[5]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.549      ; 1.433      ;
; -0.263 ; cpu09:cpu1|state.pshu_spl_state              ; SBCTextDisplayRGB:io2|dispByteLatch[2]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.550      ; 1.439      ;
; -0.244 ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[5]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.098      ; 1.006      ;
; -0.243 ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[7]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.098      ; 1.007      ;
; -0.237 ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[0]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.098      ; 1.013      ;
; -0.236 ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[4]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.098      ; 1.014      ;
; -0.232 ; cpu09:cpu1|state.pshu_spl_state              ; SBCTextDisplayRGB:io2|dispByteLatch[4]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.549      ; 1.469      ;
; -0.222 ; cpu09:cpu1|state.reset_state                 ; cpu09:cpu1|saved_state.int_swimask_state     ; cpuClock     ; cpuClock    ; 0.000        ; 1.117      ; 1.047      ;
; -0.220 ; cpu09:cpu1|state.reset_state                 ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpuClock     ; cpuClock    ; 0.000        ; 1.116      ; 1.048      ;
; -0.162 ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[1]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.102      ; 1.092      ;
; -0.119 ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|op_code[3]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.884      ; 0.917      ;
; -0.117 ; cpu09:cpu1|md[3]                             ; cpu09:cpu1|md[4]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.995      ; 1.030      ;
; -0.117 ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[2]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.098      ; 1.133      ;
; -0.116 ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[6]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.098      ; 1.134      ;
; -0.115 ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[3]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.098      ; 1.135      ;
; -0.090 ; cpu09:cpu1|state.jsr_state                   ; cpu09:cpu1|saved_state.jmp_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.915      ; 0.977      ;
; -0.082 ; cpu09:cpu1|state.lbranch_state               ; cpu09:cpu1|saved_state.sbranch_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.991      ; 1.061      ;
; -0.027 ; cpu09:cpu1|state.pshu_spl_state              ; SBCTextDisplayRGB:io2|controlReg[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 1.551      ; 1.676      ;
; -0.026 ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|op_code[6]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.885      ; 1.011      ;
; -0.026 ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|op_code[5]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.885      ; 1.011      ;
; -0.015 ; cpu09:cpu1|sp[7]                             ; SBCTextDisplayRGB:io2|dispByteLatch[7]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.643      ; 1.780      ;
; -0.013 ; cpu09:cpu1|sp[11]                            ; SBCTextDisplayRGB:io2|dispByteLatch[3]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.421      ; 1.560      ;
; -0.005 ; cpu09:cpu1|sp[3]                             ; SBCTextDisplayRGB:io2|dispByteLatch[3]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.644      ; 1.791      ;
; -0.003 ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|op_code[0]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.884      ; 1.033      ;
; -0.003 ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|op_code[7]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.884      ; 1.033      ;
; -0.001 ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|op_code[2]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.884      ; 1.035      ;
; -0.001 ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|op_code[1]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.884      ; 1.035      ;
; 0.000  ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|op_code[4]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.884      ; 1.036      ;
; 0.012  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|op_code[3]                        ; cpuClock     ; cpuClock    ; 0.000        ; 1.106      ; 1.270      ;
; 0.018  ; cpu09:cpu1|state.lbranch_state               ; cpu09:cpu1|saved_state.lea_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.983      ; 1.153      ;
; 0.021  ; cpu09:cpu1|state.lbranch_state               ; cpu09:cpu1|saved_state.single_op_read_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.990      ; 1.163      ;
; 0.023  ; cpu09:cpu1|state.jsr_state                   ; cpu09:cpu1|saved_state.sbranch_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.916      ; 1.091      ;
; 0.025  ; cpu09:cpu1|state.pshu_spl_state              ; SBCTextDisplayRGB:io2|dispByteLatch[0]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.550      ; 1.727      ;
; 0.037  ; cpu09:cpu1|sp[2]                             ; SBCTextDisplayRGB:io2|dispByteLatch[2]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.706      ; 1.895      ;
; 0.064  ; cpu09:cpu1|sp[13]                            ; SBCTextDisplayRGB:io2|dispByteLatch[5]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.420      ; 1.636      ;
; 0.069  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[5]       ; clk          ; cpuClock    ; 0.000        ; 1.007      ; 1.228      ;
; 0.069  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[7]       ; clk          ; cpuClock    ; 0.000        ; 1.007      ; 1.228      ;
; 0.069  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[4]       ; clk          ; cpuClock    ; 0.000        ; 1.007      ; 1.228      ;
; 0.069  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; clk          ; cpuClock    ; 0.000        ; 1.007      ; 1.228      ;
; 0.071  ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|saved_state.jsr_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.884      ; 1.107      ;
; 0.071  ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpuClock     ; cpuClock    ; 0.000        ; 0.884      ; 1.107      ;
; 0.085  ; cpu09:cpu1|state.pshu_spl_state              ; SBCTextDisplayRGB:io2|dispByteLatch[7]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.549      ; 1.786      ;
; 0.087  ; cpu09:cpu1|state.rti_iyh_state               ; cpu09:cpu1|yreg[13]                          ; cpuClock     ; cpuClock    ; 0.000        ; 0.981      ; 1.220      ;
; 0.090  ; cpu09:cpu1|sp[5]                             ; SBCTextDisplayRGB:io2|controlReg[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 1.529      ; 1.771      ;
; 0.091  ; cpu09:cpu1|state.rti_iyh_state               ; cpu09:cpu1|yreg[8]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.981      ; 1.224      ;
; 0.091  ; cpu09:cpu1|sp[14]                            ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.420      ; 1.663      ;
; 0.094  ; cpu09:cpu1|state.rti_iyh_state               ; cpu09:cpu1|yreg[12]                          ; cpuClock     ; cpuClock    ; 0.000        ; 0.981      ; 1.227      ;
; 0.096  ; cpu09:cpu1|state.decode3_state               ; SBCTextDisplayRGB:io2|dispByteLatch[6]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.493      ; 1.741      ;
; 0.099  ; cpu09:cpu1|state.pshu_spl_state              ; SBCTextDisplayRGB:io2|controlReg[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 1.551      ; 1.802      ;
; 0.103  ; cpu09:cpu1|state.rti_ixh_state               ; cpu09:cpu1|xreg[9]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.983      ; 1.238      ;
; 0.103  ; SBCTextDisplayRGB:io2|kbBuffer~26            ; SBCTextDisplayRGB:io2|dataOut[1]             ; clk          ; cpuClock    ; -0.500       ; 0.848      ; 0.603      ;
; 0.119  ; cpu09:cpu1|state.pulu_ixh_state              ; cpu09:cpu1|xreg[9]                           ; cpuClock     ; cpuClock    ; 0.000        ; 1.106      ; 1.377      ;
; 0.123  ; cpu09:cpu1|state.puls_accb_state             ; cpu09:cpu1|accb[2]                           ; cpuClock     ; cpuClock    ; 0.000        ; 1.133      ; 1.408      ;
; 0.123  ; cpu09:cpu1|state.jsr_state                   ; cpu09:cpu1|saved_state.lea_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.908      ; 1.183      ;
; 0.126  ; cpu09:cpu1|state.jsr_state                   ; cpu09:cpu1|saved_state.single_op_read_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.915      ; 1.193      ;
; 0.127  ; cpu09:cpu1|up[11]                            ; SBCTextDisplayRGB:io2|dispByteLatch[3]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.649      ; 1.928      ;
; 0.128  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|op_code[0]                        ; cpuClock     ; cpuClock    ; 0.000        ; 1.106      ; 1.386      ;
; 0.128  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|op_code[7]                        ; cpuClock     ; cpuClock    ; 0.000        ; 1.106      ; 1.386      ;
; 0.130  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|op_code[2]                        ; cpuClock     ; cpuClock    ; 0.000        ; 1.106      ; 1.388      ;
; 0.130  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|op_code[1]                        ; cpuClock     ; cpuClock    ; 0.000        ; 1.106      ; 1.388      ;
; 0.131  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|op_code[4]                        ; cpuClock     ; cpuClock    ; 0.000        ; 1.106      ; 1.389      ;
; 0.132  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|op_code[6]                        ; cpuClock     ; cpuClock    ; 0.000        ; 1.107      ; 1.391      ;
; 0.133  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|op_code[5]                        ; cpuClock     ; cpuClock    ; 0.000        ; 1.107      ; 1.392      ;
; 0.140  ; cpu09:cpu1|state.decode3_state               ; SBCTextDisplayRGB:io2|dispByteLatch[3]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.494      ; 1.786      ;
; 0.182  ; cpu09:cpu1|state.puls_acca_state             ; cpu09:cpu1|acca[3]                           ; cpuClock     ; cpuClock    ; 0.000        ; 1.131      ; 1.465      ;
; 0.183  ; cpu09:cpu1|md[2]                             ; cpu09:cpu1|md[10]                            ; cpuClock     ; cpuClock    ; 0.000        ; 1.108      ; 1.443      ;
; 0.187  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[3]       ; clk          ; cpuClock    ; 0.000        ; 1.008      ; 1.347      ;
; 0.187  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[2]       ; clk          ; cpuClock    ; 0.000        ; 1.008      ; 1.347      ;
; 0.187  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[0]       ; clk          ; cpuClock    ; 0.000        ; 1.008      ; 1.347      ;
; 0.187  ; SBCTextDisplayRGB:io2|dispByteSent           ; SBCTextDisplayRGB:io2|dispByteLatch[1]       ; clk          ; cpuClock    ; 0.000        ; 1.008      ; 1.347      ;
; 0.193  ; cpu09:cpu1|state.puls_accb_state             ; cpu09:cpu1|accb[4]                           ; cpuClock     ; cpuClock    ; 0.000        ; 1.100      ; 1.445      ;
; 0.206  ; cpu09:cpu1|state.decode3_state               ; SBCTextDisplayRGB:io2|dispByteLatch[2]       ; cpuClock     ; cpuClock    ; 0.000        ; 1.494      ; 1.852      ;
; 0.215  ; SBCTextDisplayRGB:io2|dispByteWritten        ; SBCTextDisplayRGB:io2|dispByteWritten        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|controlReg[7]          ; SBCTextDisplayRGB:io2|controlReg[7]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|iv[2]                             ; cpu09:cpu1|iv[2]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|iv[1]                             ; cpu09:cpu1|iv[1]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|iv[0]                             ; cpu09:cpu1|iv[0]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.int_cwai_state        ; cpu09:cpu1|saved_state.int_cwai_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.reset_state           ; cpu09:cpu1|saved_state.reset_state           ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.vect_hi_state         ; cpu09:cpu1|saved_state.vect_hi_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.fetch_state           ; cpu09:cpu1|saved_state.fetch_state           ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.int_swimask_state     ; cpu09:cpu1|saved_state.int_swimask_state     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|op_code[3]                        ; cpu09:cpu1|op_code[3]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.jmp_state             ; cpu09:cpu1|saved_state.jmp_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.sbranch_state         ; cpu09:cpu1|saved_state.sbranch_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|controlReg[6]          ; SBCTextDisplayRGB:io2|controlReg[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|op_code[6]                        ; cpu09:cpu1|op_code[6]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|op_code[5]                        ; cpu09:cpu1|op_code[5]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                               ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.415 ; cpuClock                                  ; SBCTextDisplayRGB:io2|func_reset                                                                                          ; cpuClock     ; clk         ; 0.000        ; 1.418      ; 1.296      ;
; 0.040  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|address_reg_a[0]                  ; cpuClock     ; clk         ; 0.000        ; 0.717      ; 0.909      ;
; 0.085  ; cpuClock                                  ; SBCTextDisplayRGB:io2|func_reset                                                                                          ; cpuClock     ; clk         ; -0.500       ; 1.418      ; 1.296      ;
; 0.130  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a7~porta_address_reg9   ; cpuClock     ; clk         ; 0.000        ; 0.773      ; 1.041      ;
; 0.130  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a7~porta_address_reg7   ; cpuClock     ; clk         ; 0.000        ; 0.773      ; 1.041      ;
; 0.130  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a7~porta_address_reg6   ; cpuClock     ; clk         ; 0.000        ; 0.773      ; 1.041      ;
; 0.131  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a7~porta_address_reg8   ; cpuClock     ; clk         ; 0.000        ; 0.773      ; 1.042      ;
; 0.144  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a7~porta_address_reg11  ; cpuClock     ; clk         ; 0.000        ; 0.773      ; 1.055      ;
; 0.144  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a7~porta_address_reg9   ; cpuClock     ; clk         ; 0.000        ; 0.773      ; 1.055      ;
; 0.144  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a7~porta_address_reg7   ; cpuClock     ; clk         ; 0.000        ; 0.773      ; 1.055      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkFiltered      ; SBCTextDisplayRGB:io2|ps2ClkFiltered                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Shift            ; SBCTextDisplayRGB:io2|ps2Shift                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Scroll           ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Caps             ; SBCTextDisplayRGB:io2|ps2Caps                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Num              ; SBCTextDisplayRGB:io2|ps2Num                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWRParity          ; SBCTextDisplayRGB:io2|kbWRParity                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|n_kbWR              ; SBCTextDisplayRGB:io2|n_kbWR                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Ctrl             ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param4[0]           ; SBCTextDisplayRGB:io2|param4[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param3[0]           ; SBCTextDisplayRGB:io2|param3[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param2[0]           ; SBCTextDisplayRGB:io2|param2[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param1[0]           ; SBCTextDisplayRGB:io2|param1[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|hActive                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|vActive             ; SBCTextDisplayRGB:io2|vActive                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelClockCount[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelClockCount[1]  ; SBCTextDisplayRGB:io2|pixelClockCount[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelCount[1]       ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[1]     ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[2]     ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[3]     ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|dispWR              ; SBCTextDisplayRGB:io2|dispWR                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|cursorVert[4]       ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|dispState.idle      ; SBCTextDisplayRGB:io2|dispState.idle                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|paramCount[2]       ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|paramCount[0]       ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|dispByteSent        ; SBCTextDisplayRGB:io2|dispByteSent                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|attBold             ; SBCTextDisplayRGB:io2|attBold                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|attInverse                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serialClkCount[4]                         ; serialClkCount[4]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.218  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a14~porta_address_reg9  ; cpuClock     ; clk         ; 0.000        ; 0.781      ; 1.137      ;
; 0.231  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a14~porta_address_reg11 ; cpuClock     ; clk         ; 0.000        ; 0.781      ; 1.150      ;
; 0.232  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a14~porta_address_reg6  ; cpuClock     ; clk         ; 0.000        ; 0.781      ; 1.151      ;
; 0.232  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a14~porta_address_reg9  ; cpuClock     ; clk         ; 0.000        ; 0.781      ; 1.151      ;
; 0.243  ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a9~porta_address_reg6   ; cpuClock     ; clk         ; 0.000        ; 0.794      ; 1.176      ;
; 0.246  ; cpu09:cpu1|state.vect_hi_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|address_reg_a[0]                  ; cpuClock     ; clk         ; 0.000        ; 0.717      ; 1.115      ;
; 0.249  ; SBCTextDisplayRGB:io2|dispState.clearChar ; SBCTextDisplayRGB:io2|dispState.clearC2                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.250  ; SBCTextDisplayRGB:io2|horizCount[11]      ; SBCTextDisplayRGB:io2|horizCount[11]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.252  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a9~porta_address_reg11  ; cpuClock     ; clk         ; 0.000        ; 0.794      ; 1.184      ;
; 0.252  ; cpuClkCount[5]                            ; cpuClkCount[5]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.252  ; SBCTextDisplayRGB:io2|charHoriz[5]        ; SBCTextDisplayRGB:io2|charHoriz[5]                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.253  ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]     ; SBCTextDisplayRGB:io2|ps2ClkFilter[5]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.255  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a10~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.795      ; 1.188      ;
; 0.255  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a3~porta_address_reg4   ; cpuClock     ; clk         ; 0.000        ; 0.787      ; 1.180      ;
; 0.256  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a9~porta_address_reg8   ; cpuClock     ; clk         ; 0.000        ; 0.794      ; 1.188      ;
; 0.257  ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|pixelCount[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.259  ; cpuClkCount[5]                            ; cpuClock                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.411      ;
; 0.261  ; cpu09:cpu1|state.vect_lo_state            ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a15~porta_address_reg8  ; cpuClock     ; clk         ; 0.000        ; 0.795      ; 1.194      ;
; 0.261  ; cpu09:cpu1|ea[7]                          ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a7~porta_address_reg7   ; cpuClock     ; clk         ; 0.000        ; 0.719      ; 1.118      ;
; 0.261  ; SBCTextDisplayRGB:io2|ps2Byte[2]          ; SBCTextDisplayRGB:io2|ps2Byte[1]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.413      ;
; 0.262  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.414      ;
; 0.263  ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4] ; SBCTextDisplayRGB:io2|ps2WriteClkCount[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.415      ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'cpuClock'                                                                                                                         ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.224 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[3] ; clk          ; cpuClock    ; 0.500        ; 0.864      ; 1.172      ;
; 0.224 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; cpuClock    ; 0.500        ; 0.864      ; 1.172      ;
; 0.224 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; cpuClock    ; 0.500        ; 0.864      ; 1.172      ;
; 0.224 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; cpuClock    ; 0.500        ; 0.864      ; 1.172      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'cpuClock'                                                                                                                          ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.656 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[3] ; clk          ; cpuClock    ; -0.500       ; 0.864      ; 1.172      ;
; 0.656 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; cpuClock    ; -0.500       ; 0.864      ; 1.172      ;
; 0.656 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; cpuClock    ; -0.500       ; 0.864      ; 1.172      ;
; 0.656 ; SBCTextDisplayRGB:io2|func_reset ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; cpuClock    ; -0.500       ; 0.864      ; 1.172      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a0~portb_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam1K:\GEN_1KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_f272:auto_generated|ram_block1a4~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io2|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.071 ; 4.071 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 2.970 ; 2.970 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 2.392 ; 2.392 ; Rise       ; clk             ;
; n_reset      ; cpuClock   ; 4.830 ; 4.830 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 4.415 ; 4.415 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.043 ; 4.043 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.415 ; 4.415 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.009 ; 4.009 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.072 ; 4.072 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.184 ; 4.184 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.856 ; 3.856 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.040 ; 4.040 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.315 ; 4.315 ; Rise       ; cpuClock        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.253 ; -2.253 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -1.973 ; -1.973 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.272 ; -2.272 ; Rise       ; clk             ;
; n_reset      ; cpuClock   ; -2.112 ; -2.112 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -2.289 ; -2.289 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.529 ; -2.529 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -3.039 ; -3.039 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.572 ; -2.572 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.442 ; -2.442 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.656 ; -2.656 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.322 ; -2.322 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.289 ; -2.289 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -3.047 ; -3.047 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; J6_9             ; clk        ; 3.422 ; 3.422 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.668 ; 3.668 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.474 ; 3.474 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 3.490 ; 3.490 ; Rise       ; clk             ;
; vSync            ; clk        ; 4.083 ; 4.083 ; Rise       ; clk             ;
; video            ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
; videoB0          ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
; videoB1          ; clk        ; 3.827 ; 3.827 ; Rise       ; clk             ;
; videoG0          ; clk        ; 3.965 ; 3.965 ; Rise       ; clk             ;
; videoG1          ; clk        ; 3.845 ; 3.845 ; Rise       ; clk             ;
; videoR0          ; clk        ; 4.113 ; 4.113 ; Rise       ; clk             ;
; videoR1          ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
; videoSync        ; clk        ; 4.223 ; 4.223 ; Rise       ; clk             ;
; J6_3             ; cpuClock   ; 6.267 ; 6.267 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 6.267 ; 6.267 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 2.597 ;       ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 6.059 ; 6.059 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 5.007 ; 5.007 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 5.176 ; 5.176 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 6.466 ; 6.466 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 6.295 ; 6.295 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 5.656 ; 5.656 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 5.996 ; 5.996 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 6.466 ; 6.466 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 6.075 ; 6.075 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 6.133 ; 6.133 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 6.138 ; 6.138 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 6.127 ; 6.127 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 6.079 ; 6.079 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 6.016 ; 6.016 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 5.864 ; 5.864 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 6.036 ; 6.036 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 6.069 ; 6.069 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 6.215 ; 6.215 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 6.110 ; 6.110 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 6.416 ; 6.416 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 8.627 ; 8.627 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 6.927 ; 6.927 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 6.795 ; 6.795 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 8.105 ; 8.105 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 8.216 ; 8.216 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 8.627 ; 8.627 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 8.296 ; 8.296 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 8.534 ; 8.534 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 8.579 ; 8.579 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;       ; 2.597 ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 2.470 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 2.642 ; Fall       ; cpuClock        ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; J6_9             ; clk        ; 3.422 ; 3.422 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.668 ; 3.668 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.474 ; 3.474 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 3.490 ; 3.490 ; Rise       ; clk             ;
; vSync            ; clk        ; 4.083 ; 4.083 ; Rise       ; clk             ;
; video            ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
; videoB0          ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
; videoB1          ; clk        ; 3.827 ; 3.827 ; Rise       ; clk             ;
; videoG0          ; clk        ; 3.965 ; 3.965 ; Rise       ; clk             ;
; videoG1          ; clk        ; 3.845 ; 3.845 ; Rise       ; clk             ;
; videoR0          ; clk        ; 4.113 ; 4.113 ; Rise       ; clk             ;
; videoR1          ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
; videoSync        ; clk        ; 3.726 ; 3.726 ; Rise       ; clk             ;
; J6_3             ; cpuClock   ; 4.191 ; 4.191 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 4.191 ; 4.191 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 2.597 ;       ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 3.983 ; 3.983 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 2.470 ; 3.656 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 2.642 ; 3.826 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 3.217 ; 3.217 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 4.608 ; 4.608 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 3.217 ; 3.217 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 3.530 ; 3.530 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 4.015 ; 4.015 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 3.867 ; 3.867 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 3.916 ; 3.916 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 3.846 ; 3.846 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 3.831 ; 3.831 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 3.748 ; 3.748 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 3.723 ; 3.723 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 3.915 ; 3.915 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 3.743 ; 3.743 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 3.974 ; 3.974 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 4.012 ; 4.012 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 3.992 ; 3.992 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 3.673 ; 3.673 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 4.446 ; 4.446 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.446 ; 4.446 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 4.558 ; 4.558 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 4.681 ; 4.681 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 4.691 ; 4.691 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 4.996 ; 4.996 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 4.814 ; 4.814 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 4.720 ; 4.720 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.838 ; 4.838 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;       ; 2.597 ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 2.470 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 2.642 ; Fall       ; cpuClock        ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.997 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.336 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.122 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.214 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.214 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.214 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.326 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.997 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.455 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.759 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.098 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.884 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.976 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.976 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.976 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.088 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.759 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.217 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.997     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.336     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.122     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.214     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.214     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.214     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.326     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.997     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.455     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.759     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.098     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.884     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.976     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.976     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.976     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.088     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.759     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.217     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -19.756   ; -1.955  ; 0.224    ; 0.124   ; -2.567              ;
;  clk             ; -17.350   ; -0.415  ; N/A      ; N/A     ; -2.567              ;
;  cpuClock        ; -19.756   ; -1.955  ; 0.224    ; 0.124   ; -0.742              ;
; Design-wide TNS  ; -10121.77 ; -13.403 ; 0.0      ; 0.0     ; -2904.997           ;
;  clk             ; -6246.673 ; -0.415  ; N/A      ; N/A     ; -2397.469           ;
;  cpuClock        ; -3875.097 ; -13.403 ; 0.000    ; 0.000   ; -507.528            ;
+------------------+-----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 10.491 ; 10.491 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 7.006  ; 7.006  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.558  ; 5.558  ; Rise       ; clk             ;
; n_reset      ; cpuClock   ; 11.889 ; 11.889 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 10.545 ; 10.545 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.417  ; 9.417  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.545 ; 10.545 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.486  ; 9.486  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.488  ; 9.488  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.056 ; 10.056 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.046  ; 9.046  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.713  ; 9.713  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.390 ; 10.390 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.253 ; -2.253 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -1.973 ; -1.973 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.272 ; -2.272 ; Rise       ; clk             ;
; n_reset      ; cpuClock   ; -2.112 ; -2.112 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -2.289 ; -2.289 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.529 ; -2.529 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -3.039 ; -3.039 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.572 ; -2.572 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.442 ; -2.442 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.656 ; -2.656 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.322 ; -2.322 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.289 ; -2.289 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -3.047 ; -3.047 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; J6_9             ; clk        ; 7.209  ; 7.209  ; Rise       ; clk             ;
; hSync            ; clk        ; 7.968  ; 7.968  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 7.532  ; 7.532  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 7.564  ; 7.564  ; Rise       ; clk             ;
; vSync            ; clk        ; 9.382  ; 9.382  ; Rise       ; clk             ;
; video            ; clk        ; 8.576  ; 8.576  ; Rise       ; clk             ;
; videoB0          ; clk        ; 8.786  ; 8.786  ; Rise       ; clk             ;
; videoB1          ; clk        ; 8.426  ; 8.426  ; Rise       ; clk             ;
; videoG0          ; clk        ; 8.847  ; 8.847  ; Rise       ; clk             ;
; videoG1          ; clk        ; 8.459  ; 8.459  ; Rise       ; clk             ;
; videoR0          ; clk        ; 9.263  ; 9.263  ; Rise       ; clk             ;
; videoR1          ; clk        ; 8.984  ; 8.984  ; Rise       ; clk             ;
; videoSync        ; clk        ; 9.996  ; 9.996  ; Rise       ; clk             ;
; J6_3             ; cpuClock   ; 17.764 ; 17.764 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 17.764 ; 17.764 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 6.308  ;        ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 17.065 ; 17.065 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 13.520 ; 13.520 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 14.351 ; 14.351 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 18.121 ; 18.121 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 17.630 ; 17.630 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 15.818 ; 15.818 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 16.947 ; 16.947 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 18.001 ; 18.001 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 17.302 ; 17.302 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 17.204 ; 17.204 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 17.464 ; 17.464 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 17.246 ; 17.246 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 17.231 ; 17.231 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 17.083 ; 17.083 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 16.336 ; 16.336 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 16.943 ; 16.943 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 17.338 ; 17.338 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 17.631 ; 17.631 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 17.544 ; 17.544 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 18.121 ; 18.121 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 24.021 ; 24.021 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 18.905 ; 18.905 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 18.597 ; 18.597 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 22.706 ; 22.706 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 22.849 ; 22.849 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 24.021 ; 24.021 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 23.075 ; 23.075 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 23.722 ; 23.722 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 23.806 ; 23.806 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;        ; 6.308  ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 5.984  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 6.714  ; Fall       ; cpuClock        ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; J6_9             ; clk        ; 3.422 ; 3.422 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.668 ; 3.668 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.474 ; 3.474 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 3.490 ; 3.490 ; Rise       ; clk             ;
; vSync            ; clk        ; 4.083 ; 4.083 ; Rise       ; clk             ;
; video            ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
; videoB0          ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
; videoB1          ; clk        ; 3.827 ; 3.827 ; Rise       ; clk             ;
; videoG0          ; clk        ; 3.965 ; 3.965 ; Rise       ; clk             ;
; videoG1          ; clk        ; 3.845 ; 3.845 ; Rise       ; clk             ;
; videoR0          ; clk        ; 4.113 ; 4.113 ; Rise       ; clk             ;
; videoR1          ; clk        ; 4.030 ; 4.030 ; Rise       ; clk             ;
; videoSync        ; clk        ; 3.726 ; 3.726 ; Rise       ; clk             ;
; J6_3             ; cpuClock   ; 4.191 ; 4.191 ; Rise       ; cpuClock        ;
; J6_5             ; cpuClock   ; 4.191 ; 4.191 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ; 2.597 ;       ; Rise       ; cpuClock        ;
; n_sRamCS         ; cpuClock   ; 3.983 ; 3.983 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 2.470 ; 3.656 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 2.642 ; 3.826 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 3.217 ; 3.217 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 4.608 ; 4.608 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 3.217 ; 3.217 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 3.530 ; 3.530 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 4.015 ; 4.015 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 3.867 ; 3.867 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 3.916 ; 3.916 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 3.846 ; 3.846 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 3.831 ; 3.831 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 3.748 ; 3.748 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 3.723 ; 3.723 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 3.915 ; 3.915 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 3.743 ; 3.743 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 3.974 ; 3.974 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 4.012 ; 4.012 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 3.992 ; 3.992 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 3.673 ; 3.673 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 4.446 ; 4.446 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.446 ; 4.446 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 4.558 ; 4.558 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 4.681 ; 4.681 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 4.691 ; 4.691 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 4.996 ; 4.996 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 4.814 ; 4.814 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 4.720 ; 4.720 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.838 ; 4.838 ; Rise       ; cpuClock        ;
; J6_7             ; cpuClock   ;       ; 2.597 ; Fall       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 2.470 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 2.642 ; Fall       ; cpuClock        ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 18852483 ; 0        ; 0        ; 0        ;
; cpuClock   ; clk      ; 125435   ; 1        ; 0        ; 0        ;
; clk        ; cpuClock ; 3889     ; 0        ; 87       ; 0        ;
; cpuClock   ; cpuClock ; 11565225 ; 152      ; 2020     ; 87       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 18852483 ; 0        ; 0        ; 0        ;
; cpuClock   ; clk      ; 125435   ; 1        ; 0        ; 0        ;
; clk        ; cpuClock ; 3889     ; 0        ; 87       ; 0        ;
; cpuClock   ; cpuClock ; 11565225 ; 152      ; 2020     ; 87       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; cpuClock ; 0        ; 0        ; 4        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; cpuClock ; 0        ; 0        ; 4        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 408   ; 408  ;
; Unconstrained Output Ports      ; 43    ; 43   ;
; Unconstrained Output Port Paths ; 3256  ; 3256 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 08 21:15:01 2019
Info: Command: quartus_sta M6809_41KRAM -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.756
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.756     -3875.097 cpuClock 
    Info (332119):   -17.350     -6246.673 clk 
Info (332146): Worst-case hold slack is -1.955
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.955       -13.403 cpuClock 
    Info (332119):     0.499         0.000 clk 
Info (332146): Worst-case recovery slack is 0.610
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.610         0.000 cpuClock 
Info (332146): Worst-case removal slack is 0.124
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.124         0.000 cpuClock 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2397.469 clk 
    Info (332119):    -0.742      -507.528 cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.712
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.712     -1022.703 cpuClock 
    Info (332119):    -4.755     -1472.303 clk 
Info (332146): Worst-case hold slack is -0.506
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.506        -6.031 cpuClock 
    Info (332119):    -0.415        -0.415 clk 
Info (332146): Worst-case recovery slack is 0.224
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.224         0.000 cpuClock 
Info (332146): Worst-case removal slack is 0.656
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.656         0.000 cpuClock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1643.036 clk 
    Info (332119):    -0.500      -342.000 cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 341 megabytes
    Info: Processing ended: Mon Apr 08 21:15:07 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:03


