
   // slave registers
  `define REG_1_ADDR     8'b00000000;  // 0x00
  `define REG_2_ADDR     8'b00000001;  // 0x04
  `define REG_3_ADDR     8'b00000010;  // 0x08
  `define REG_4_ADDR     8'b00000011;  // 0x0c
  `define REG_5_ADDR     8'b00000100;  // 0x10
  `define REG_6_ADDR     8'b00000101;  // 0x14
  `define REG_7_ADDR     8'b00000110;  // 0x18
  
  // slave registers 
  `define RAM_ADDR_REG     8'b00000101;  // 0x14
  `define RAM_DATA_REG     8'b00000110;  // 0x18