clk 1 std_logic bool
rst 1 std_logic sc_logic
vec_rsc_s_tdone 1 std_logic sc_logic
vec_rsc_tr_write_done 1 std_logic sc_logic
vec_rsc_RREADY 1 std_logic sc_logic
vec_rsc_RVALID 1 std_logic sc_logic
vec_rsc_RUSER 1 std_logic sc_logic
vec_rsc_RLAST 1 std_logic sc_logic
vec_rsc_RRESP 2 std_logic_vector sc_lv
vec_rsc_RDATA 32 std_logic_vector sc_lv
vec_rsc_RID 1 std_logic sc_logic
vec_rsc_ARREADY 1 std_logic sc_logic
vec_rsc_ARVALID 1 std_logic sc_logic
vec_rsc_ARUSER 1 std_logic sc_logic
vec_rsc_ARREGION 4 std_logic_vector sc_lv
vec_rsc_ARQOS 4 std_logic_vector sc_lv
vec_rsc_ARPROT 3 std_logic_vector sc_lv
vec_rsc_ARCACHE 4 std_logic_vector sc_lv
vec_rsc_ARLOCK 1 std_logic sc_logic
vec_rsc_ARBURST 2 std_logic_vector sc_lv
vec_rsc_ARSIZE 3 std_logic_vector sc_lv
vec_rsc_ARLEN 8 std_logic_vector sc_lv
vec_rsc_ARADDR 12 std_logic_vector sc_lv
vec_rsc_ARID 1 std_logic sc_logic
vec_rsc_BREADY 1 std_logic sc_logic
vec_rsc_BVALID 1 std_logic sc_logic
vec_rsc_BUSER 1 std_logic sc_logic
vec_rsc_BRESP 2 std_logic_vector sc_lv
vec_rsc_BID 1 std_logic sc_logic
vec_rsc_WREADY 1 std_logic sc_logic
vec_rsc_WVALID 1 std_logic sc_logic
vec_rsc_WUSER 1 std_logic sc_logic
vec_rsc_WLAST 1 std_logic sc_logic
vec_rsc_WSTRB 4 std_logic_vector sc_lv
vec_rsc_WDATA 32 std_logic_vector sc_lv
vec_rsc_AWREADY 1 std_logic sc_logic
vec_rsc_AWVALID 1 std_logic sc_logic
vec_rsc_AWUSER 1 std_logic sc_logic
vec_rsc_AWREGION 4 std_logic_vector sc_lv
vec_rsc_AWQOS 4 std_logic_vector sc_lv
vec_rsc_AWPROT 3 std_logic_vector sc_lv
vec_rsc_AWCACHE 4 std_logic_vector sc_lv
vec_rsc_AWLOCK 1 std_logic sc_logic
vec_rsc_AWBURST 2 std_logic_vector sc_lv
vec_rsc_AWSIZE 3 std_logic_vector sc_lv
vec_rsc_AWLEN 8 std_logic_vector sc_lv
vec_rsc_AWADDR 12 std_logic_vector sc_lv
vec_rsc_AWID 1 std_logic sc_logic
vec_rsc_triosy_lz 1 std_logic sc_logic
p_rsc_dat 32 std_logic_vector sc_lv
p_rsc_triosy_lz 1 std_logic sc_logic
r_rsc_dat 32 std_logic_vector sc_lv
r_rsc_triosy_lz 1 std_logic sc_logic
twiddle_rsc_s_tdone 1 std_logic sc_logic
twiddle_rsc_tr_write_done 1 std_logic sc_logic
twiddle_rsc_RREADY 1 std_logic sc_logic
twiddle_rsc_RVALID 1 std_logic sc_logic
twiddle_rsc_RUSER 1 std_logic sc_logic
twiddle_rsc_RLAST 1 std_logic sc_logic
twiddle_rsc_RRESP 2 std_logic_vector sc_lv
twiddle_rsc_RDATA 32 std_logic_vector sc_lv
twiddle_rsc_RID 1 std_logic sc_logic
twiddle_rsc_ARREADY 1 std_logic sc_logic
twiddle_rsc_ARVALID 1 std_logic sc_logic
twiddle_rsc_ARUSER 1 std_logic sc_logic
twiddle_rsc_ARREGION 4 std_logic_vector sc_lv
twiddle_rsc_ARQOS 4 std_logic_vector sc_lv
twiddle_rsc_ARPROT 3 std_logic_vector sc_lv
twiddle_rsc_ARCACHE 4 std_logic_vector sc_lv
twiddle_rsc_ARLOCK 1 std_logic sc_logic
twiddle_rsc_ARBURST 2 std_logic_vector sc_lv
twiddle_rsc_ARSIZE 3 std_logic_vector sc_lv
twiddle_rsc_ARLEN 8 std_logic_vector sc_lv
twiddle_rsc_ARADDR 12 std_logic_vector sc_lv
twiddle_rsc_ARID 1 std_logic sc_logic
twiddle_rsc_BREADY 1 std_logic sc_logic
twiddle_rsc_BVALID 1 std_logic sc_logic
twiddle_rsc_BUSER 1 std_logic sc_logic
twiddle_rsc_BRESP 2 std_logic_vector sc_lv
twiddle_rsc_BID 1 std_logic sc_logic
twiddle_rsc_WREADY 1 std_logic sc_logic
twiddle_rsc_WVALID 1 std_logic sc_logic
twiddle_rsc_WUSER 1 std_logic sc_logic
twiddle_rsc_WLAST 1 std_logic sc_logic
twiddle_rsc_WSTRB 4 std_logic_vector sc_lv
twiddle_rsc_WDATA 32 std_logic_vector sc_lv
twiddle_rsc_AWREADY 1 std_logic sc_logic
twiddle_rsc_AWVALID 1 std_logic sc_logic
twiddle_rsc_AWUSER 1 std_logic sc_logic
twiddle_rsc_AWREGION 4 std_logic_vector sc_lv
twiddle_rsc_AWQOS 4 std_logic_vector sc_lv
twiddle_rsc_AWPROT 3 std_logic_vector sc_lv
twiddle_rsc_AWCACHE 4 std_logic_vector sc_lv
twiddle_rsc_AWLOCK 1 std_logic sc_logic
twiddle_rsc_AWBURST 2 std_logic_vector sc_lv
twiddle_rsc_AWSIZE 3 std_logic_vector sc_lv
twiddle_rsc_AWLEN 8 std_logic_vector sc_lv
twiddle_rsc_AWADDR 12 std_logic_vector sc_lv
twiddle_rsc_AWID 1 std_logic sc_logic
twiddle_rsc_triosy_lz 1 std_logic sc_logic
twiddle_h_rsc_s_tdone 1 std_logic sc_logic
twiddle_h_rsc_tr_write_done 1 std_logic sc_logic
twiddle_h_rsc_RREADY 1 std_logic sc_logic
twiddle_h_rsc_RVALID 1 std_logic sc_logic
twiddle_h_rsc_RUSER 1 std_logic sc_logic
twiddle_h_rsc_RLAST 1 std_logic sc_logic
twiddle_h_rsc_RRESP 2 std_logic_vector sc_lv
twiddle_h_rsc_RDATA 32 std_logic_vector sc_lv
twiddle_h_rsc_RID 1 std_logic sc_logic
twiddle_h_rsc_ARREADY 1 std_logic sc_logic
twiddle_h_rsc_ARVALID 1 std_logic sc_logic
twiddle_h_rsc_ARUSER 1 std_logic sc_logic
twiddle_h_rsc_ARREGION 4 std_logic_vector sc_lv
twiddle_h_rsc_ARQOS 4 std_logic_vector sc_lv
twiddle_h_rsc_ARPROT 3 std_logic_vector sc_lv
twiddle_h_rsc_ARCACHE 4 std_logic_vector sc_lv
twiddle_h_rsc_ARLOCK 1 std_logic sc_logic
twiddle_h_rsc_ARBURST 2 std_logic_vector sc_lv
twiddle_h_rsc_ARSIZE 3 std_logic_vector sc_lv
twiddle_h_rsc_ARLEN 8 std_logic_vector sc_lv
twiddle_h_rsc_ARADDR 12 std_logic_vector sc_lv
twiddle_h_rsc_ARID 1 std_logic sc_logic
twiddle_h_rsc_BREADY 1 std_logic sc_logic
twiddle_h_rsc_BVALID 1 std_logic sc_logic
twiddle_h_rsc_BUSER 1 std_logic sc_logic
twiddle_h_rsc_BRESP 2 std_logic_vector sc_lv
twiddle_h_rsc_BID 1 std_logic sc_logic
twiddle_h_rsc_WREADY 1 std_logic sc_logic
twiddle_h_rsc_WVALID 1 std_logic sc_logic
twiddle_h_rsc_WUSER 1 std_logic sc_logic
twiddle_h_rsc_WLAST 1 std_logic sc_logic
twiddle_h_rsc_WSTRB 4 std_logic_vector sc_lv
twiddle_h_rsc_WDATA 32 std_logic_vector sc_lv
twiddle_h_rsc_AWREADY 1 std_logic sc_logic
twiddle_h_rsc_AWVALID 1 std_logic sc_logic
twiddle_h_rsc_AWUSER 1 std_logic sc_logic
twiddle_h_rsc_AWREGION 4 std_logic_vector sc_lv
twiddle_h_rsc_AWQOS 4 std_logic_vector sc_lv
twiddle_h_rsc_AWPROT 3 std_logic_vector sc_lv
twiddle_h_rsc_AWCACHE 4 std_logic_vector sc_lv
twiddle_h_rsc_AWLOCK 1 std_logic sc_logic
twiddle_h_rsc_AWBURST 2 std_logic_vector sc_lv
twiddle_h_rsc_AWSIZE 3 std_logic_vector sc_lv
twiddle_h_rsc_AWLEN 8 std_logic_vector sc_lv
twiddle_h_rsc_AWADDR 12 std_logic_vector sc_lv
twiddle_h_rsc_AWID 1 std_logic sc_logic
twiddle_h_rsc_triosy_lz 1 std_logic sc_logic
result_rsc_s_tdone 1 std_logic sc_logic
result_rsc_tr_write_done 1 std_logic sc_logic
result_rsc_RREADY 1 std_logic sc_logic
result_rsc_RVALID 1 std_logic sc_logic
result_rsc_RUSER 1 std_logic sc_logic
result_rsc_RLAST 1 std_logic sc_logic
result_rsc_RRESP 2 std_logic_vector sc_lv
result_rsc_RDATA 32 std_logic_vector sc_lv
result_rsc_RID 1 std_logic sc_logic
result_rsc_ARREADY 1 std_logic sc_logic
result_rsc_ARVALID 1 std_logic sc_logic
result_rsc_ARUSER 1 std_logic sc_logic
result_rsc_ARREGION 4 std_logic_vector sc_lv
result_rsc_ARQOS 4 std_logic_vector sc_lv
result_rsc_ARPROT 3 std_logic_vector sc_lv
result_rsc_ARCACHE 4 std_logic_vector sc_lv
result_rsc_ARLOCK 1 std_logic sc_logic
result_rsc_ARBURST 2 std_logic_vector sc_lv
result_rsc_ARSIZE 3 std_logic_vector sc_lv
result_rsc_ARLEN 8 std_logic_vector sc_lv
result_rsc_ARADDR 16 std_logic_vector sc_lv
result_rsc_ARID 1 std_logic sc_logic
result_rsc_BREADY 1 std_logic sc_logic
result_rsc_BVALID 1 std_logic sc_logic
result_rsc_BUSER 1 std_logic sc_logic
result_rsc_BRESP 2 std_logic_vector sc_lv
result_rsc_BID 1 std_logic sc_logic
result_rsc_WREADY 1 std_logic sc_logic
result_rsc_WVALID 1 std_logic sc_logic
result_rsc_WUSER 1 std_logic sc_logic
result_rsc_WLAST 1 std_logic sc_logic
result_rsc_WSTRB 4 std_logic_vector sc_lv
result_rsc_WDATA 32 std_logic_vector sc_lv
result_rsc_AWREADY 1 std_logic sc_logic
result_rsc_AWVALID 1 std_logic sc_logic
result_rsc_AWUSER 1 std_logic sc_logic
result_rsc_AWREGION 4 std_logic_vector sc_lv
result_rsc_AWQOS 4 std_logic_vector sc_lv
result_rsc_AWPROT 3 std_logic_vector sc_lv
result_rsc_AWCACHE 4 std_logic_vector sc_lv
result_rsc_AWLOCK 1 std_logic sc_logic
result_rsc_AWBURST 2 std_logic_vector sc_lv
result_rsc_AWSIZE 3 std_logic_vector sc_lv
result_rsc_AWLEN 8 std_logic_vector sc_lv
result_rsc_AWADDR 16 std_logic_vector sc_lv
result_rsc_AWID 1 std_logic sc_logic
result_rsc_triosy_lz 1 std_logic sc_logic
