#-----------------------------------------------------------
# Vivado v2019.1 (64-bit)
# SW Build 2552052 on Fri May 24 14:49:42 MDT 2019
# IP Build 2548770 on Fri May 24 18:01:18 MDT 2019
# Start of session at: Mon Nov  6 11:52:29 2023
# Process ID: 11196
# Current directory: D:/Oscar/TEC/Octavo_Semestre/FPGA/Unidad 2/PRACTICA_6_ADQUISICION_Y_RECONSTRUCCION_DE_SENAL_SENOIDAL/XADC_BIPOLAR_3
# Command line: vivado.exe -gui_launcher_event rodinguilauncherevent1720 D:\Oscar\TEC\Octavo_Semestre\FPGA\Unidad 2\PRACTICA_6_ADQUISICION_Y_RECONSTRUCCION_DE_SENAL_SENOIDAL\XADC_BIPOLAR_3\XADC_BIPOLAR_1.xpr
# Log file: D:/Oscar/TEC/Octavo_Semestre/FPGA/Unidad 2/PRACTICA_6_ADQUISICION_Y_RECONSTRUCCION_DE_SENAL_SENOIDAL/XADC_BIPOLAR_3/vivado.log
# Journal file: D:/Oscar/TEC/Octavo_Semestre/FPGA/Unidad 2/PRACTICA_6_ADQUISICION_Y_RECONSTRUCCION_DE_SENAL_SENOIDAL/XADC_BIPOLAR_3\vivado.jou
#-----------------------------------------------------------
start_gui
open_project {D:/Oscar/TEC/Octavo_Semestre/FPGA/Unidad 2/PRACTICA_6_ADQUISICION_Y_RECONSTRUCCION_DE_SENAL_SENOIDAL/XADC_BIPOLAR_3/XADC_BIPOLAR_1.xpr}
update_compile_order -fileset sources_1
open_bd_design {D:/Oscar/TEC/Octavo_Semestre/FPGA/Unidad 2/PRACTICA_6_ADQUISICION_Y_RECONSTRUCCION_DE_SENAL_SENOIDAL/XADC_BIPOLAR_3/XADC_BIPOLAR_1.srcs/sources_1/bd/design_1/design_1.bd}
reset_run impl_1 -prev_step 
launch_runs impl_1 -to_step write_bitstream -jobs 4
wait_on_run impl_1
open_hw
connect_hw_server
