# シミュレーション生成ファイル（一時ファイル）
*.vcd
*.vvp
*.out

# Icarus Verilog 生成ファイル
vga_sim.vvp
vga_quick.vvp
vga_full.vvp

# GTKWave一時ファイル
*.gtkw.bak

# FPGAツール生成ファイル
# Quartus
*.qws
*.bak
db/
incremental_db/
output_files/
*.rpt
*.summary
*.smsg
*.qarlog

# Vivado
*.jou
*.log
*.str
*.xpr
.Xil/
*.cache/
*.runs/
*.hw/
*.ip_user_files/

# Gowin EDA
*.gprj.user
impl/
*.rao
*.tr
*.ddb

# OS生成ファイル
.DS_Store
Thumbs.db
desktop.ini

# エディタ一時ファイル
*~
*.swp
*.swo
.vscode/
.idea/
# .gitignore に追加
*.vcd