module top_module (
    input [3:1] y,
    input w,
    output Y2);
    reg [3:1] Y;
    parameter a=3'd0,b=3'd1,c=3'd2,d=3'd3,e=3'd4,f=3'd5;
    always @(*) begin 
        case(y)
            a:Y=(!w)?b:a;
            b:Y=(!w)?c:d;
            c:Y=(!w)?e:d;
            d:Y=(!w)?f:a;
            e:Y=(!w)?e:d;
            f:Y=(!w)?c:d;
        endcase
    end
    assign Y2=Y[2];
            

endmodule
