hdls:
  - fifo_tb.vhdl
  - +/makestuff/sim_utils/vhdl

signals:
  - dispClk
  - ---
  - uut.inputData_in
  - uut.inputValid_in
  - uut.inputReady_out
  - ---
  - uut.fifoData[0]
  - uut.fifoData[1]
  - uut.fifoData[2]
  - uut.fifoData[3]
  - ---
  - uut.wrPtr
  - uut.rdPtr
  - uut.depth_out
  - uut.isFull
  - ---
  - uut.outputData_out
  - uut.outputValid_out
  - uut.outputReady_in
