event type;instruction count;instruction address;instruction text;machine cycle index;machine cycle type;half Tstate index;Tstate count;A;SZYHXPNC;B;C;D;E;H;L;PC;SP;IX;IY;IFF1;IFF2;IM;I;R;
ME;1;0;LD HL,nn;0;OCF;7;4;FF;11111111;0;0;0;0;0;0;1;FFFF;0;0;0;0;0;0;1;
ME;1;0;LD HL,nn;1;ODL;5;7;FF;11111111;0;0;0;0;0;0;2;FFFF;0;0;0;0;0;0;1;
ME;1;0;LD HL,nn;2;ODH;5;10;FF;11111111;0;0;0;0;28;0;3;FFFF;0;0;0;0;0;0;1;
ME;2;3;LD BC,nn;0;OCF;7;14;FF;11111111;0;0;0;0;28;0;4;FFFF;0;0;0;0;0;0;2;
ME;2;3;LD BC,nn;1;ODL;5;17;FF;11111111;0;1;0;0;28;0;5;FFFF;0;0;0;0;0;0;2;
ME;2;3;LD BC,nn;2;ODH;5;20;FF;11111111;0;1;0;0;28;0;6;FFFF;0;0;0;0;0;0;2;
ME;3;6;ADD HL,BC;0;OCF;7;24;FF;11111111;0;1;0;0;28;0;7;FFFF;0;0;0;0;0;0;3;
ME;3;6;ADD HL,BC;1;CPU;7;28;FF;11000100;0;1;0;0;28;1;7;FFFF;0;0;0;0;0;0;3;
ME;3;6;ADD HL,BC;2;CPU;5;31;FF;11101100;0;1;0;0;28;1;7;FFFF;0;0;0;0;0;0;3;
ME;4;7;LD (HL),n;0;OCF;7;35;FF;11101100;0;1;0;0;28;1;8;FFFF;0;0;0;0;0;0;4;
ME;4;7;LD (HL),n;1;OD;5;38;FF;11101100;0;1;0;0;28;1;9;FFFF;0;0;0;0;0;0;4;
ME;4;7;LD (HL),n;2;MW;5;41;FF;11101100;0;1;0;0;28;1;9;FFFF;0;0;0;0;0;0;4;
ME;5;9;?;0;OCF;7;45;FF;11101100;0;1;0;0;28;1;A;FFFF;0;0;0;0;0;0;5;
ME;5;9;BIT 0,(HL);1;OCF;7;49;FF;11101100;0;1;0;0;28;1;B;FFFF;0;0;0;0;0;0;6;
ME;5;9;BIT 0,(HL);2;MR;7;53;FF;00111000;0;1;0;0;28;1;B;FFFF;0;0;0;0;0;0;6;
ME;6;11;LD (HL),n;0;OCF;7;57;FF;00111000;0;1;0;0;28;1;C;FFFF;0;0;0;0;0;0;7;
ME;6;11;LD (HL),n;1;OD;5;60;FF;00111000;0;1;0;0;28;1;D;FFFF;0;0;0;0;0;0;7;
ME;6;11;LD (HL),n;2;MW;5;63;FF;00111000;0;1;0;0;28;1;D;FFFF;0;0;0;0;0;0;7;
ME;7;13;?;0;OCF;7;67;FF;00111000;0;1;0;0;28;1;E;FFFF;0;0;0;0;0;0;8;
ME;7;13;BIT 7,(HL);1;OCF;7;71;FF;00111000;0;1;0;0;28;1;F;FFFF;0;0;0;0;0;0;9;
ME;7;13;BIT 7,(HL);2;MR;7;75;FF;10111000;0;1;0;0;28;1;F;FFFF;0;0;0;0;0;0;9;
ME;8;15;?;0;OCF;7;79;FF;10111000;0;1;0;0;28;1;10;FFFF;0;0;0;0;0;0;A;
ME;8;15;BIT 4,(HL);1;OCF;7;83;FF;10111000;0;1;0;0;28;1;11;FFFF;0;0;0;0;0;0;B;
ME;8;15;BIT 4,(HL);2;MR;7;87;FF;01111100;0;1;0;0;28;1;11;FFFF;0;0;0;0;0;0;B;
