
複数CUの作成⇒並列化
各CUの終了条件追加⇒平均的に高速化
ver1.4 FPGAへの送信要素最小限

カーネルの分割

カーネル数の削減
9 -> 6

full
empty
動作確認
＆
カーネル細分化
同期信号改良