#### Тестовое задание для Yandex на позицию FPGA-разработчика

Синтез модуля производился в Vivado 2024.2 под *xc7z020-clg484-2*. Симуляция в ModelSim SE-64 10.5.

#### Описание задания

На вход модуля непрерывно поступает поток данных, модуль обеспечивает приём и сортировку входных данных таким образом, что выходные данные модуля содержат 4 последних различных числа, поступивших на вход.

**Требования:**
 - входные данные обновляются каждый такт;
 - сброс модуля синхронный, active high, длительностью не менее 1 такта;
 - в состоянии сброса все выходы модуля должны быть выставлены в 0;
 - входные данные должны быть приняты на первом такте после снятия сигнала сброса;
 - выходные данные должны обновляться на второй такт после изменения входных данных;
 - выходные данные должны быть отображены в порядке, обратном поступлению: на out_0 — самые новые данные, на out_3 — самые старые;
 - если выходные данные не валидны, то они должны быть выставлены в 0, как и соответствующие им сигналы валидности.
 - код должен быть синтезируемым.

Дан интерфейс модуля:
```SystemVerilog
module test_module
#(
    parameter DATA_W = 8
)(
    input logic                     clk_in,
    input logic                     reset_in,

    input logic [(DATA_W-1):0]      data_in,

    output logic [(DATA_W-1):0]     out_0,
    output logic                    out_valid_0,
    output logic [(DATA_W-1):0]     out_1,
    output logic                    out_valid_1,
    output logic [(DATA_W-1):0]     out_2,
    output logic                    out_valid_2,
    output logic [(DATA_W-1):0]     out_3,
    output logic                    out_valid_3
);
```

#### Результат синтеза

```
+-------------------------+------+-------+------------+-----------+-------+
|        Site Type        | Used | Fixed | Prohibited | Available | Util% |
+-------------------------+------+-------+------------+-----------+-------+
| Slice LUTs*             |   22 |     0 |          0 |     53200 |  0.04 |
|   LUT as Logic          |   22 |     0 |          0 |     53200 |  0.04 |
|   LUT as Memory         |    0 |     0 |          0 |     17400 |  0.00 |
| Slice Registers         |   45 |     0 |          0 |    106400 |  0.04 |
|   Register as Flip Flop |   45 |     0 |          0 |    106400 |  0.04 |
|   Register as Latch     |    0 |     0 |          0 |    106400 |  0.00 |
| F7 Muxes                |    0 |     0 |          0 |     26600 |  0.00 |
| F8 Muxes                |    0 |     0 |          0 |     13300 |  0.00 |
+-------------------------+------+-------+------------+-----------+-------+
```

#### Временной анализ

На основе нескольких итераций была подобрана примерно максимальная тактовая частота, на которой схема еще может работать.

XDC:
```tcl
create_clock -period 3.55 [get_ports clk_in]
```

Расчетная оценка быстродействия схемы на этапе синтеза (по данным *report_timing_summary*):
 - **WNS**:  0.036 ns
 - **WHS**:  0.147 ns
 - **WPWS**: 1.275 ns
