TimeQuest Timing Analyzer report for DDS
Thu Dec 19 16:58:57 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'CLK'
 27. Slow 1200mV 0C Model Hold: 'CLK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'CLK'
 40. Fast 1200mV 0C Model Hold: 'CLK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; DDS                                                 ;
; Device Family      ; Cyclone IV GX                                       ;
; Device Name        ; EP4CGX22CF19C6                                      ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 12.00       ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processors 1-12        ; 100.0%      ;
;     Processors 13-16       ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 96.6 MHz ; 96.6 MHz        ; CLK        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -9.352 ; -193.014           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.277 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -106.348                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.352 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[4]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 10.307     ;
; -9.352 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[3]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 10.307     ;
; -9.352 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[2]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 10.307     ;
; -9.352 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[1]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 10.307     ;
; -8.929 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[5]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 9.884      ;
; -8.927 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[0]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 9.882      ;
; -7.116 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[6]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 8.071      ;
; -5.893 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[7]  ; CLK          ; CLK         ; 1.000        ; -0.381     ; 6.507      ;
; -3.621 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[9]  ; CLK          ; CLK         ; 1.000        ; -0.380     ; 4.236      ;
; -3.496 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[8]  ; CLK          ; CLK         ; 1.000        ; -0.386     ; 4.105      ;
; -3.280 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[0] ; CLK          ; CLK         ; 1.000        ; -0.380     ; 3.895      ;
; -3.023 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[4] ; CLK          ; CLK         ; 1.000        ; -0.385     ; 3.633      ;
; -3.022 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[3] ; CLK          ; CLK         ; 1.000        ; -0.385     ; 3.632      ;
; -2.971 ; DFF32:inst|q[22]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.206     ; 3.260      ;
; -2.937 ; DFF32:inst|q[23]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.206     ; 3.226      ;
; -2.925 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.245      ;
; -2.919 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.239      ;
; -2.857 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.177      ;
; -2.849 ; DFF32:inst|q[27]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.206     ; 3.138      ;
; -2.839 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.159      ;
; -2.836 ; DFF32:inst|q[24]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.206     ; 3.125      ;
; -2.833 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.153      ;
; -2.822 ; DFF32:inst|q[25]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.206     ; 3.111      ;
; -2.809 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.129      ;
; -2.803 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.123      ;
; -2.803 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.123      ;
; -2.759 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.079      ;
; -2.741 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.061      ;
; -2.737 ; DFF32:inst|q[28]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.206     ; 3.026      ;
; -2.725 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.045      ;
; -2.723 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.043      ;
; -2.721 ; DFF32:inst|q[26]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.206     ; 3.010      ;
; -2.719 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.039      ;
; -2.717 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.037      ;
; -2.715 ; DFF32:inst|q[4]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.035      ;
; -2.713 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.033      ;
; -2.709 ; DFF32:inst|q[23]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.207     ; 2.997      ;
; -2.693 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.013      ;
; -2.687 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.007      ;
; -2.687 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 3.007      ;
; -2.677 ; DFF32:inst|q[8]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.997      ;
; -2.650 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[2] ; CLK          ; CLK         ; 1.000        ; -0.381     ; 3.264      ;
; -2.649 ; DFF32:inst|q[22]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.207     ; 2.937      ;
; -2.643 ; DFF32:inst|q[24]                                                                                             ; add_off:inst6|data_off[7]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.207     ; 2.931      ;
; -2.643 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.963      ;
; -2.627 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[1] ; CLK          ; CLK         ; 1.000        ; -0.381     ; 3.241      ;
; -2.626 ; DFF32:inst|q[6]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.946      ;
; -2.625 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.945      ;
; -2.622 ; DFF32:inst|q[4]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.942      ;
; -2.621 ; DFF32:inst|q[23]                                                                                             ; add_off:inst6|data_off[6]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.207     ; 2.909      ;
; -2.621 ; DFF32:inst|q[27]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.207     ; 2.909      ;
; -2.609 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.929      ;
; -2.608 ; DFF32:inst|q[7]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.928      ;
; -2.607 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.927      ;
; -2.603 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.923      ;
; -2.602 ; DFF32:inst|q[7]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.922      ;
; -2.601 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.921      ;
; -2.599 ; DFF32:inst|q[4]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.919      ;
; -2.597 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.917      ;
; -2.594 ; DFF32:inst|q[25]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.207     ; 2.882      ;
; -2.588 ; DFF32:inst|q[29]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.206     ; 2.877      ;
; -2.577 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.897      ;
; -2.577 ; DFF32:inst|q[22]                                                                                             ; add_off:inst6|data_off[7]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.207     ; 2.865      ;
; -2.571 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.891      ;
; -2.571 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.891      ;
; -2.561 ; DFF32:inst|q[8]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.881      ;
; -2.561 ; DFF32:inst|q[8]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.881      ;
; -2.561 ; DFF32:inst|q[22]                                                                                             ; add_off:inst6|data_off[6]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.207     ; 2.849      ;
; -2.533 ; DFF32:inst|q[27]                                                                                             ; add_off:inst6|data_off[6]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.207     ; 2.821      ;
; -2.527 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.847      ;
; -2.526 ; DFF32:inst|q[6]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.846      ;
; -2.516 ; DFF32:inst|q[23]                                                                                             ; add_off:inst6|data_off[7]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.207     ; 2.804      ;
; -2.514 ; DFF32:inst|q[24]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.207     ; 2.802      ;
; -2.510 ; DFF32:inst|q[6]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.830      ;
; -2.509 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.829      ;
; -2.506 ; DFF32:inst|q[4]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.826      ;
; -2.506 ; DFF32:inst|q[25]                                                                                             ; add_off:inst6|data_off[6]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.207     ; 2.794      ;
; -2.493 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.813      ;
; -2.492 ; DFF32:inst|q[7]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.812      ;
; -2.491 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.811      ;
; -2.487 ; DFF32:inst|q[30]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.206     ; 2.776      ;
; -2.487 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.807      ;
; -2.486 ; DFF32:inst|q[7]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.806      ;
; -2.485 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.805      ;
; -2.483 ; DFF32:inst|q[4]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.803      ;
; -2.481 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.801      ;
; -2.465 ; DFF32:inst|q[9]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.785      ;
; -2.461 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.781      ;
; -2.459 ; DFF32:inst|q[9]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.779      ;
; -2.455 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.775      ;
; -2.455 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.775      ;
; -2.445 ; DFF32:inst|q[8]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.765      ;
; -2.445 ; DFF32:inst|q[8]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.765      ;
; -2.443 ; DFF32:inst|q[24]                                                                                             ; add_off:inst6|data_off[3]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.191     ; 2.747      ;
; -2.440 ; DFF32:inst|q[25]                                                                                             ; add_off:inst6|data_off[7]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.207     ; 2.728      ;
; -2.426 ; DFF32:inst|q[24]                                                                                             ; add_off:inst6|data_off[6]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.207     ; 2.714      ;
; -2.411 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.731      ;
; -2.410 ; DFF32:inst|q[6]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.175     ; 2.730      ;
; -2.405 ; DFF32:inst|q[28]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.207     ; 2.693      ;
; -2.400 ; DFF32:inst|q[26]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.207     ; 2.688      ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.277 ; add_off:inst6|data_off[8]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.403      ; 0.867      ;
; 0.301 ; add_off:inst6|data_off[2]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.403      ; 0.891      ;
; 0.301 ; add_off:inst6|data_off[7]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.403      ; 0.891      ;
; 0.313 ; add_off:inst6|data_off[3]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.387      ; 0.887      ;
; 0.473 ; add_off:inst6|data_off[9]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.402      ; 1.062      ;
; 0.510 ; add_off:inst6|data_off[0]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.403      ; 1.100      ;
; 0.553 ; add_off:inst6|data_off[1]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.403      ; 1.143      ;
; 0.567 ; add_off:inst6|data_off[3]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.382      ; 1.136      ;
; 0.590 ; add_off:inst6|data_off[8]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.398      ; 1.175      ;
; 0.682 ; add_off:inst6|data_off[2]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.398      ; 1.267      ;
; 0.699 ; add_off:inst6|data_off[6]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.398      ; 1.284      ;
; 0.707 ; add_off:inst6|data_off[7]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.398      ; 1.292      ;
; 0.711 ; add_off:inst6|data_off[4]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.398      ; 1.296      ;
; 0.756 ; add_off:inst6|data_off[0]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.398      ; 1.341      ;
; 0.760 ; add_off:inst6|data_off[5]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.398      ; 1.345      ;
; 0.778 ; add_off:inst6|data_off[9]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.362      ;
; 0.806 ; add_off:inst6|data_off[1]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.398      ; 1.391      ;
; 0.841 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[11] ; DFF32:inst|q[11]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.196      ; 0.714      ;
; 0.841 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[4]  ; DFF32:inst|q[4]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.196      ; 0.714      ;
; 0.842 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[15] ; DFF32:inst|q[15]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.196      ; 0.715      ;
; 0.843 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[9]  ; DFF32:inst|q[9]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.196      ; 0.716      ;
; 0.848 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[19] ; DFF32:inst|q[19]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.205      ; 0.730      ;
; 0.849 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[17] ; DFF32:inst|q[17]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.205      ; 0.731      ;
; 0.850 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[7]  ; DFF32:inst|q[7]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.196      ; 0.723      ;
; 0.852 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22] ; DFF32:inst|q[22]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.206      ; 0.735      ;
; 0.855 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26] ; DFF32:inst|q[26]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.206      ; 0.738      ;
; 0.857 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[1]  ; DFF32:inst|q[1]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.196      ; 0.730      ;
; 0.858 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[14] ; DFF32:inst|q[14]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.196      ; 0.731      ;
; 0.859 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[6]  ; DFF32:inst|q[6]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.196      ; 0.732      ;
; 0.860 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[5]  ; DFF32:inst|q[5]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.196      ; 0.733      ;
; 0.861 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[12] ; DFF32:inst|q[12]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.196      ; 0.734      ;
; 0.865 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[18] ; DFF32:inst|q[18]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.205      ; 0.747      ;
; 0.865 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[10] ; DFF32:inst|q[10]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.196      ; 0.738      ;
; 0.938 ; add_off:inst6|data_off[4]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.403      ; 1.528      ;
; 0.977 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[20] ; DFF32:inst|q[20]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.205      ; 0.859      ;
; 0.984 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16] ; DFF32:inst|q[16]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.205      ; 0.866      ;
; 0.986 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]  ; DFF32:inst|q[2]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.196      ; 0.859      ;
; 0.991 ; add_off:inst6|data_off[5]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.403      ; 1.581      ;
; 0.994 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[3]  ; DFF32:inst|q[3]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.196      ; 0.867      ;
; 0.997 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[8]  ; DFF32:inst|q[8]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.196      ; 0.870      ;
; 1.002 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29] ; DFF32:inst|q[29]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.206      ; 0.885      ;
; 1.010 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[13] ; DFF32:inst|q[13]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.196      ; 0.883      ;
; 1.023 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[0]  ; DFF32:inst|q[0]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.196      ; 0.896      ;
; 1.172 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27] ; DFF32:inst|q[27]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.206      ; 1.055      ;
; 1.174 ; add_off:inst6|data_off[6]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.403      ; 1.764      ;
; 1.178 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30] ; DFF32:inst|q[30]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.206      ; 1.061      ;
; 1.183 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[21] ; DFF32:inst|q[21]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.206      ; 1.066      ;
; 1.184 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28] ; DFF32:inst|q[28]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.206      ; 1.067      ;
; 1.184 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25] ; DFF32:inst|q[25]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.206      ; 1.067      ;
; 1.200 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23] ; DFF32:inst|q[23]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.206      ; 1.083      ;
; 1.230 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24] ; DFF32:inst|q[24]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.206      ; 1.113      ;
; 1.296 ; DFF32:inst|q[16]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16]                 ; CLK          ; CLK         ; -0.500       ; -0.075     ; 0.898      ;
; 1.301 ; DFF32:inst|q[14]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[14]                 ; CLK          ; CLK         ; -0.500       ; -0.069     ; 0.909      ;
; 1.301 ; DFF32:inst|q[12]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[12]                 ; CLK          ; CLK         ; -0.500       ; -0.069     ; 0.909      ;
; 1.302 ; DFF32:inst|q[20]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[20]                 ; CLK          ; CLK         ; -0.500       ; -0.075     ; 0.904      ;
; 1.304 ; DFF32:inst|q[1]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[1]                  ; CLK          ; CLK         ; -0.500       ; -0.069     ; 0.912      ;
; 1.305 ; DFF32:inst|q[9]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[9]                  ; CLK          ; CLK         ; -0.500       ; -0.069     ; 0.913      ;
; 1.305 ; DFF32:inst|q[4]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[4]                  ; CLK          ; CLK         ; -0.500       ; -0.069     ; 0.913      ;
; 1.308 ; DFF32:inst|q[19]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[19]                 ; CLK          ; CLK         ; -0.500       ; -0.075     ; 0.910      ;
; 1.308 ; DFF32:inst|q[15]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[15]                 ; CLK          ; CLK         ; -0.500       ; -0.069     ; 0.916      ;
; 1.324 ; DFF32:inst|q[18]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[18]                 ; CLK          ; CLK         ; -0.500       ; -0.075     ; 0.926      ;
; 1.328 ; DFF32:inst|q[13]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[13]                 ; CLK          ; CLK         ; -0.500       ; -0.069     ; 0.936      ;
; 1.328 ; DFF32:inst|q[11]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[11]                 ; CLK          ; CLK         ; -0.500       ; -0.069     ; 0.936      ;
; 1.329 ; DFF32:inst|q[17]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[17]                 ; CLK          ; CLK         ; -0.500       ; -0.075     ; 0.931      ;
; 1.329 ; DFF32:inst|q[6]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[6]                  ; CLK          ; CLK         ; -0.500       ; -0.069     ; 0.937      ;
; 1.329 ; DFF32:inst|q[2]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]                  ; CLK          ; CLK         ; -0.500       ; -0.069     ; 0.937      ;
; 1.330 ; DFF32:inst|q[10]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[10]                 ; CLK          ; CLK         ; -0.500       ; -0.069     ; 0.938      ;
; 1.330 ; DFF32:inst|q[5]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[5]                  ; CLK          ; CLK         ; -0.500       ; -0.069     ; 0.938      ;
; 1.330 ; DFF32:inst|q[3]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[3]                  ; CLK          ; CLK         ; -0.500       ; -0.069     ; 0.938      ;
; 1.331 ; DFF32:inst|q[7]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[7]                  ; CLK          ; CLK         ; -0.500       ; -0.069     ; 0.939      ;
; 1.336 ; DFF32:inst|q[30]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                 ; CLK          ; CLK         ; -0.500       ; -0.076     ; 0.937      ;
; 1.339 ; DFF32:inst|q[23]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23]                 ; CLK          ; CLK         ; -0.500       ; -0.076     ; 0.940      ;
; 1.347 ; DFF32:inst|q[28]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                 ; CLK          ; CLK         ; -0.500       ; -0.076     ; 0.948      ;
; 1.366 ; DFF32:inst|q[26]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                 ; CLK          ; CLK         ; -0.500       ; -0.076     ; 0.967      ;
; 1.376 ; DFF32:inst|q[22]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22]                 ; CLK          ; CLK         ; -0.500       ; -0.076     ; 0.977      ;
; 1.385 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31] ; DFF32:inst|q[31]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.206      ; 1.268      ;
; 1.453 ; DFF32:inst|q[0]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[1]                  ; CLK          ; CLK         ; -0.500       ; -0.068     ; 1.062      ;
; 1.455 ; DFF32:inst|q[0]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]                  ; CLK          ; CLK         ; -0.500       ; -0.068     ; 1.064      ;
; 1.479 ; DFF32:inst|q[27]                                                                             ; add_off:inst6|data_off[5]                                                                                    ; CLK          ; CLK         ; -0.500       ; -0.077     ; 1.079      ;
; 1.489 ; DFF32:inst|q[8]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[8]                  ; CLK          ; CLK         ; -0.500       ; -0.069     ; 1.097      ;
; 1.507 ; DFF32:inst|q[23]                                                                             ; add_off:inst6|data_off[1]                                                                                    ; CLK          ; CLK         ; -0.500       ; -0.077     ; 1.107      ;
; 1.508 ; DFF32:inst|q[27]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                 ; CLK          ; CLK         ; -0.500       ; -0.076     ; 1.109      ;
; 1.508 ; DFF32:inst|q[21]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[21]                 ; CLK          ; CLK         ; -0.500       ; -0.076     ; 1.109      ;
; 1.511 ; DFF32:inst|q[26]                                                                             ; add_off:inst6|data_off[4]                                                                                    ; CLK          ; CLK         ; -0.500       ; -0.077     ; 1.111      ;
; 1.512 ; DFF32:inst|q[24]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]                 ; CLK          ; CLK         ; -0.500       ; -0.076     ; 1.113      ;
; 1.514 ; DFF32:inst|q[29]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                 ; CLK          ; CLK         ; -0.500       ; -0.076     ; 1.115      ;
; 1.520 ; DFF32:inst|q[29]                                                                             ; add_off:inst6|data_off[7]                                                                                    ; CLK          ; CLK         ; -0.500       ; -0.077     ; 1.120      ;
; 1.525 ; DFF32:inst|q[31]                                                                             ; add_off:inst6|data_off[9]                                                                                    ; CLK          ; CLK         ; -0.500       ; -0.076     ; 1.126      ;
; 1.539 ; DFF32:inst|q[31]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                 ; CLK          ; CLK         ; -0.500       ; -0.076     ; 1.140      ;
; 1.550 ; DFF32:inst|q[25]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                 ; CLK          ; CLK         ; -0.500       ; -0.076     ; 1.151      ;
; 1.560 ; DFF32:inst|q[15]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16]                 ; CLK          ; CLK         ; -0.500       ; -0.047     ; 1.190      ;
; 1.565 ; DFF32:inst|q[0]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[3]                  ; CLK          ; CLK         ; -0.500       ; -0.068     ; 1.174      ;
; 1.567 ; DFF32:inst|q[0]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[4]                  ; CLK          ; CLK         ; -0.500       ; -0.068     ; 1.176      ;
; 1.570 ; DFF32:inst|q[14]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16]                 ; CLK          ; CLK         ; -0.500       ; -0.047     ; 1.200      ;
; 1.577 ; DFF32:inst|q[9]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[10]                 ; CLK          ; CLK         ; -0.500       ; -0.069     ; 1.185      ;
; 1.578 ; DFF32:inst|q[1]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]                  ; CLK          ; CLK         ; -0.500       ; -0.069     ; 1.186      ;
; 1.582 ; DFF32:inst|q[19]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[20]                 ; CLK          ; CLK         ; -0.500       ; -0.075     ; 1.184      ;
; 1.585 ; DFF32:inst|q[16]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[17]                 ; CLK          ; CLK         ; -0.500       ; -0.075     ; 1.187      ;
; 1.587 ; DFF32:inst|q[16]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[18]                 ; CLK          ; CLK         ; -0.500       ; -0.075     ; 1.189      ;
; 1.590 ; DFF32:inst|q[14]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[15]                 ; CLK          ; CLK         ; -0.500       ; -0.069     ; 1.198      ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0                                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[0]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[10]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[11]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[12]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[13]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[14]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[15]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[17]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[18]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[19]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[1]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[20]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[21]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[3]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[4]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[5]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[6]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[7]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[8]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[9]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[0]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[10]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[11]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[12]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[13]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[14]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[15]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[16]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[17]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[18]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[19]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[1]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[20]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[21]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[22]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[23]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[24]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[25]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[26]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[27]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[28]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[29]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[2]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[30]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[31]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[3]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[4]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[5]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[6]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[7]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[8]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[9]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[0]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[1]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[2]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[3]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[4]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[5]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[6]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[7]                                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; CLK        ; 4.589  ; 5.182  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 4.572  ; 4.922  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 4.589  ; 5.182  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 4.248  ; 4.590  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 4.048  ; 4.590  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 4.405  ; 4.759  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 4.361  ; 4.950  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 4.220  ; 4.552  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 3.886  ; 4.429  ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 4.012  ; 4.356  ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 3.945  ; 4.501  ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 4.028  ; 4.353  ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 3.986  ; 4.563  ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 4.146  ; 4.548  ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 1.686  ; 1.825  ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 1.623  ; 1.566  ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 3.464  ; 4.038  ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; 3.461  ; 3.790  ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; 3.542  ; 4.116  ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; 3.258  ; 3.574  ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; 3.384  ; 3.964  ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; 3.414  ; 3.763  ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; 3.130  ; 3.719  ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; 3.414  ; 3.759  ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; 3.367  ; 3.963  ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; 3.283  ; 3.648  ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; 3.141  ; 3.740  ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; 3.151  ; 3.509  ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; 2.963  ; 3.497  ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; 2.800  ; 3.163  ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; 2.647  ; 3.233  ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; 2.623  ; 2.964  ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; 1.871  ; 2.353  ; Rise       ; CLK             ;
; PWM[*]    ; CLK        ; 33.714 ; 34.274 ; Rise       ; CLK             ;
;  PWM[0]   ; CLK        ; 33.580 ; 34.141 ; Rise       ; CLK             ;
;  PWM[1]   ; CLK        ; 33.513 ; 33.810 ; Rise       ; CLK             ;
;  PWM[2]   ; CLK        ; 33.714 ; 34.274 ; Rise       ; CLK             ;
;  PWM[3]   ; CLK        ; 33.356 ; 33.635 ; Rise       ; CLK             ;
;  PWM[4]   ; CLK        ; 33.075 ; 33.636 ; Rise       ; CLK             ;
;  PWM[5]   ; CLK        ; 32.982 ; 33.278 ; Rise       ; CLK             ;
;  PWM[6]   ; CLK        ; 32.478 ; 32.965 ; Rise       ; CLK             ;
; RANGE[*]  ; CLK        ; 10.087 ; 10.467 ; Rise       ; CLK             ;
;  RANGE[0] ; CLK        ; 8.784  ; 9.299  ; Rise       ; CLK             ;
;  RANGE[1] ; CLK        ; 8.444  ; 8.944  ; Rise       ; CLK             ;
;  RANGE[2] ; CLK        ; 7.951  ; 8.448  ; Rise       ; CLK             ;
;  RANGE[3] ; CLK        ; 9.080  ; 9.489  ; Rise       ; CLK             ;
;  RANGE[4] ; CLK        ; 8.846  ; 9.309  ; Rise       ; CLK             ;
;  RANGE[5] ; CLK        ; 9.231  ; 9.661  ; Rise       ; CLK             ;
;  RANGE[6] ; CLK        ; 10.059 ; 10.467 ; Rise       ; CLK             ;
;  RANGE[7] ; CLK        ; 9.714  ; 10.101 ; Rise       ; CLK             ;
;  RANGE[8] ; CLK        ; 10.087 ; 10.465 ; Rise       ; CLK             ;
;  RANGE[9] ; CLK        ; 9.792  ; 10.172 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; CLK        ; 0.190  ; 0.083  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -2.146 ; -2.605 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -2.013 ; -2.522 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -1.652 ; -2.139 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -1.603 ; -2.075 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -1.913 ; -2.412 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -2.016 ; -2.533 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -1.849 ; -2.330 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -1.673 ; -2.134 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -1.761 ; -2.253 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -1.838 ; -2.324 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -1.888 ; -2.362 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -1.989 ; -2.494 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -2.112 ; -2.660 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 0.099  ; 0.013  ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 0.190  ; 0.083  ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -1.714 ; -2.203 ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; -1.655 ; -2.133 ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; -1.875 ; -2.378 ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; -1.571 ; -2.033 ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; -1.841 ; -2.334 ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; -1.831 ; -2.325 ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; -1.704 ; -2.208 ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; -1.942 ; -2.432 ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; -2.043 ; -2.566 ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; -1.929 ; -2.443 ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; -1.939 ; -2.452 ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; -1.914 ; -2.420 ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; -1.878 ; -2.341 ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; -1.688 ; -2.198 ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; -1.686 ; -2.188 ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; -1.630 ; -2.125 ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; -1.448 ; -1.916 ; Rise       ; CLK             ;
; PWM[*]    ; CLK        ; -2.852 ; -3.356 ; Rise       ; CLK             ;
;  PWM[0]   ; CLK        ; -3.273 ; -3.818 ; Rise       ; CLK             ;
;  PWM[1]   ; CLK        ; -2.973 ; -3.484 ; Rise       ; CLK             ;
;  PWM[2]   ; CLK        ; -3.425 ; -3.933 ; Rise       ; CLK             ;
;  PWM[3]   ; CLK        ; -2.950 ; -3.416 ; Rise       ; CLK             ;
;  PWM[4]   ; CLK        ; -2.881 ; -3.376 ; Rise       ; CLK             ;
;  PWM[5]   ; CLK        ; -2.852 ; -3.356 ; Rise       ; CLK             ;
;  PWM[6]   ; CLK        ; -3.088 ; -3.588 ; Rise       ; CLK             ;
; RANGE[*]  ; CLK        ; -1.406 ; -1.860 ; Rise       ; CLK             ;
;  RANGE[0] ; CLK        ; -2.111 ; -2.601 ; Rise       ; CLK             ;
;  RANGE[1] ; CLK        ; -1.597 ; -2.063 ; Rise       ; CLK             ;
;  RANGE[2] ; CLK        ; -1.516 ; -1.980 ; Rise       ; CLK             ;
;  RANGE[3] ; CLK        ; -1.549 ; -2.004 ; Rise       ; CLK             ;
;  RANGE[4] ; CLK        ; -1.548 ; -2.054 ; Rise       ; CLK             ;
;  RANGE[5] ; CLK        ; -1.900 ; -2.371 ; Rise       ; CLK             ;
;  RANGE[6] ; CLK        ; -1.575 ; -2.050 ; Rise       ; CLK             ;
;  RANGE[7] ; CLK        ; -1.406 ; -1.860 ; Rise       ; CLK             ;
;  RANGE[8] ; CLK        ; -1.598 ; -2.053 ; Rise       ; CLK             ;
;  RANGE[9] ; CLK        ; -1.477 ; -1.921 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DAC[*]    ; CLK        ; 19.734 ; 19.989 ; Rise       ; CLK             ;
;  DAC[0]   ; CLK        ; 19.734 ; 19.989 ; Rise       ; CLK             ;
;  DAC[1]   ; CLK        ; 18.389 ; 18.491 ; Rise       ; CLK             ;
;  DAC[2]   ; CLK        ; 15.239 ; 15.441 ; Rise       ; CLK             ;
;  DAC[3]   ; CLK        ; 11.568 ; 11.689 ; Rise       ; CLK             ;
;  DAC[4]   ; CLK        ; 9.287  ; 9.509  ; Rise       ; CLK             ;
;  DAC[5]   ; CLK        ; 7.444  ; 7.401  ; Rise       ; CLK             ;
;  DAC[6]   ; CLK        ; 7.451  ; 7.411  ; Rise       ; CLK             ;
;  DAC[7]   ; CLK        ; 6.805  ; 6.777  ; Rise       ; CLK             ;
;  DAC[8]   ; CLK        ; 7.446  ; 7.408  ; Rise       ; CLK             ;
;  DAC[9]   ; CLK        ; 6.369  ; 6.355  ; Rise       ; CLK             ;
; DAC_CLK   ; CLK        ; 4.231  ; 4.347  ; Rise       ; CLK             ;
; DAC_CLK   ; CLK        ; 4.231  ; 4.347  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAC[*]    ; CLK        ; 6.163 ; 6.145 ; Rise       ; CLK             ;
;  DAC[0]   ; CLK        ; 7.438 ; 7.626 ; Rise       ; CLK             ;
;  DAC[1]   ; CLK        ; 7.661 ; 7.801 ; Rise       ; CLK             ;
;  DAC[2]   ; CLK        ; 7.407 ; 7.549 ; Rise       ; CLK             ;
;  DAC[3]   ; CLK        ; 6.830 ; 6.955 ; Rise       ; CLK             ;
;  DAC[4]   ; CLK        ; 7.816 ; 7.935 ; Rise       ; CLK             ;
;  DAC[5]   ; CLK        ; 7.194 ; 7.149 ; Rise       ; CLK             ;
;  DAC[6]   ; CLK        ; 7.201 ; 7.158 ; Rise       ; CLK             ;
;  DAC[7]   ; CLK        ; 6.580 ; 6.549 ; Rise       ; CLK             ;
;  DAC[8]   ; CLK        ; 7.196 ; 7.156 ; Rise       ; CLK             ;
;  DAC[9]   ; CLK        ; 6.163 ; 6.145 ; Rise       ; CLK             ;
; DAC_CLK   ; CLK        ; 4.118 ; 4.233 ; Rise       ; CLK             ;
; DAC_CLK   ; CLK        ; 4.118 ; 4.233 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 107.83 MHz ; 107.83 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -8.274 ; -165.744          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.272 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -106.348                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.274 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[4]     ; CLK          ; CLK         ; 1.000        ; -0.027     ; 9.242      ;
; -8.274 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[3]     ; CLK          ; CLK         ; 1.000        ; -0.027     ; 9.242      ;
; -8.274 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[2]     ; CLK          ; CLK         ; 1.000        ; -0.027     ; 9.242      ;
; -8.274 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[1]     ; CLK          ; CLK         ; 1.000        ; -0.027     ; 9.242      ;
; -7.885 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[5]  ; CLK          ; CLK         ; 1.000        ; -0.027     ; 8.853      ;
; -7.883 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[0]     ; CLK          ; CLK         ; 1.000        ; -0.027     ; 8.851      ;
; -6.271 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[6]  ; CLK          ; CLK         ; 1.000        ; -0.027     ; 7.239      ;
; -5.197 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[7]  ; CLK          ; CLK         ; 1.000        ; -0.340     ; 5.852      ;
; -3.165 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[9]  ; CLK          ; CLK         ; 1.000        ; -0.340     ; 3.820      ;
; -3.046 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[8]  ; CLK          ; CLK         ; 1.000        ; -0.345     ; 3.696      ;
; -2.855 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[0] ; CLK          ; CLK         ; 1.000        ; -0.339     ; 3.511      ;
; -2.623 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[4] ; CLK          ; CLK         ; 1.000        ; -0.345     ; 3.273      ;
; -2.621 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[3] ; CLK          ; CLK         ; 1.000        ; -0.345     ; 3.271      ;
; -2.601 ; DFF32:inst|q[22]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.183     ; 2.913      ;
; -2.535 ; DFF32:inst|q[23]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.183     ; 2.847      ;
; -2.499 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.836      ;
; -2.484 ; DFF32:inst|q[24]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.183     ; 2.796      ;
; -2.481 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.818      ;
; -2.463 ; DFF32:inst|q[27]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.183     ; 2.775      ;
; -2.460 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.797      ;
; -2.437 ; DFF32:inst|q[25]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.183     ; 2.749      ;
; -2.424 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.761      ;
; -2.409 ; DFF32:inst|q[28]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.183     ; 2.721      ;
; -2.406 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.743      ;
; -2.399 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.736      ;
; -2.396 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.157     ; 2.734      ;
; -2.385 ; DFF32:inst|q[26]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.183     ; 2.697      ;
; -2.381 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.718      ;
; -2.360 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.697      ;
; -2.360 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.697      ;
; -2.347 ; DFF32:inst|q[23]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.184     ; 2.658      ;
; -2.336 ; DFF32:inst|q[4]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.673      ;
; -2.326 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.663      ;
; -2.324 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.661      ;
; -2.323 ; DFF32:inst|q[24]                                                                                             ; add_off:inst6|data_off[7]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.184     ; 2.634      ;
; -2.317 ; DFF32:inst|q[8]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.654      ;
; -2.314 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.157     ; 2.652      ;
; -2.308 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.645      ;
; -2.306 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.643      ;
; -2.299 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.636      ;
; -2.299 ; DFF32:inst|q[22]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.184     ; 2.610      ;
; -2.296 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.157     ; 2.634      ;
; -2.281 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.618      ;
; -2.275 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[2] ; CLK          ; CLK         ; 1.000        ; -0.340     ; 2.930      ;
; -2.275 ; DFF32:inst|q[27]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.184     ; 2.586      ;
; -2.269 ; DFF32:inst|q[23]                                                                                             ; add_off:inst6|data_off[6]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.184     ; 2.580      ;
; -2.262 ; DFF32:inst|q[22]                                                                                             ; add_off:inst6|data_off[7]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.184     ; 2.573      ;
; -2.261 ; DFF32:inst|q[6]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.598      ;
; -2.260 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.597      ;
; -2.260 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.597      ;
; -2.255 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[1] ; CLK          ; CLK         ; 1.000        ; -0.340     ; 2.910      ;
; -2.249 ; DFF32:inst|q[25]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.184     ; 2.560      ;
; -2.242 ; DFF32:inst|q[4]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.579      ;
; -2.236 ; DFF32:inst|q[4]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.573      ;
; -2.235 ; DFF32:inst|q[29]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.183     ; 2.547      ;
; -2.226 ; DFF32:inst|q[7]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.563      ;
; -2.226 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.563      ;
; -2.224 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.561      ;
; -2.221 ; DFF32:inst|q[22]                                                                                             ; add_off:inst6|data_off[6]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.184     ; 2.532      ;
; -2.217 ; DFF32:inst|q[8]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.554      ;
; -2.214 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.157     ; 2.552      ;
; -2.208 ; DFF32:inst|q[7]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.545      ;
; -2.208 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.545      ;
; -2.206 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.543      ;
; -2.199 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.536      ;
; -2.199 ; DFF32:inst|q[8]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.536      ;
; -2.197 ; DFF32:inst|q[27]                                                                                             ; add_off:inst6|data_off[6]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.184     ; 2.508      ;
; -2.196 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                ; CLK          ; CLK         ; 0.500        ; -0.157     ; 2.534      ;
; -2.182 ; DFF32:inst|q[30]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.183     ; 2.494      ;
; -2.181 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.518      ;
; -2.181 ; DFF32:inst|q[24]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.184     ; 2.492      ;
; -2.171 ; DFF32:inst|q[25]                                                                                             ; add_off:inst6|data_off[6]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.184     ; 2.482      ;
; -2.161 ; DFF32:inst|q[6]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.498      ;
; -2.160 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.497      ;
; -2.160 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.497      ;
; -2.157 ; DFF32:inst|q[23]                                                                                             ; add_off:inst6|data_off[7]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.184     ; 2.468      ;
; -2.156 ; DFF32:inst|q[6]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.493      ;
; -2.142 ; DFF32:inst|q[4]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.479      ;
; -2.141 ; DFF32:inst|q[24]                                                                                             ; add_off:inst6|data_off[3]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.169     ; 2.467      ;
; -2.136 ; DFF32:inst|q[4]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.473      ;
; -2.126 ; DFF32:inst|q[7]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.463      ;
; -2.126 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.463      ;
; -2.124 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.461      ;
; -2.117 ; DFF32:inst|q[8]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.454      ;
; -2.114 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                                ; CLK          ; CLK         ; 0.500        ; -0.157     ; 2.452      ;
; -2.108 ; DFF32:inst|q[7]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.445      ;
; -2.108 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.445      ;
; -2.106 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.443      ;
; -2.103 ; DFF32:inst|q[9]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.440      ;
; -2.103 ; DFF32:inst|q[24]                                                                                             ; add_off:inst6|data_off[6]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.184     ; 2.414      ;
; -2.099 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.436      ;
; -2.099 ; DFF32:inst|q[8]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.436      ;
; -2.096 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                                ; CLK          ; CLK         ; 0.500        ; -0.157     ; 2.434      ;
; -2.093 ; DFF32:inst|q[25]                                                                                             ; add_off:inst6|data_off[7]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.184     ; 2.404      ;
; -2.091 ; DFF32:inst|q[28]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.184     ; 2.402      ;
; -2.085 ; DFF32:inst|q[9]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.422      ;
; -2.084 ; DFF32:inst|q[26]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.184     ; 2.395      ;
; -2.081 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.418      ;
; -2.080 ; DFF32:inst|q[22]                                                                                             ; add_off:inst6|data_off[3]                                                                                                                   ; CLK          ; CLK         ; 0.500        ; -0.169     ; 2.406      ;
; -2.062 ; DFF32:inst|q[10]                                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                ; CLK          ; CLK         ; 0.500        ; -0.158     ; 2.399      ;
+--------+--------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.272 ; add_off:inst6|data_off[8]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.362      ; 0.803      ;
; 0.294 ; add_off:inst6|data_off[2]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.362      ; 0.825      ;
; 0.295 ; add_off:inst6|data_off[7]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.362      ; 0.826      ;
; 0.307 ; add_off:inst6|data_off[3]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.347      ; 0.823      ;
; 0.454 ; add_off:inst6|data_off[9]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.361      ; 0.984      ;
; 0.497 ; add_off:inst6|data_off[0]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.362      ; 1.028      ;
; 0.529 ; add_off:inst6|data_off[1]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.361      ; 1.059      ;
; 0.542 ; add_off:inst6|data_off[3]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.341      ; 1.052      ;
; 0.563 ; add_off:inst6|data_off[8]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.356      ; 1.088      ;
; 0.643 ; add_off:inst6|data_off[2]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.356      ; 1.168      ;
; 0.662 ; add_off:inst6|data_off[6]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.356      ; 1.187      ;
; 0.668 ; add_off:inst6|data_off[7]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.356      ; 1.193      ;
; 0.670 ; add_off:inst6|data_off[4]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.356      ; 1.195      ;
; 0.721 ; add_off:inst6|data_off[0]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.356      ; 1.246      ;
; 0.726 ; add_off:inst6|data_off[5]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.355      ; 1.250      ;
; 0.730 ; add_off:inst6|data_off[9]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.355      ; 1.254      ;
; 0.763 ; add_off:inst6|data_off[1]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.355      ; 1.287      ;
; 0.814 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[11] ; DFF32:inst|q[11]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.176      ; 0.654      ;
; 0.814 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[4]  ; DFF32:inst|q[4]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.176      ; 0.654      ;
; 0.815 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[15] ; DFF32:inst|q[15]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.176      ; 0.655      ;
; 0.815 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[9]  ; DFF32:inst|q[9]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.176      ; 0.655      ;
; 0.820 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[7]  ; DFF32:inst|q[7]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.176      ; 0.660      ;
; 0.824 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[19] ; DFF32:inst|q[19]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.181      ; 0.669      ;
; 0.826 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[17] ; DFF32:inst|q[17]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.181      ; 0.671      ;
; 0.827 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22] ; DFF32:inst|q[22]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.182      ; 0.673      ;
; 0.829 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[1]  ; DFF32:inst|q[1]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.176      ; 0.669      ;
; 0.830 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26] ; DFF32:inst|q[26]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.182      ; 0.676      ;
; 0.831 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[14] ; DFF32:inst|q[14]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.176      ; 0.671      ;
; 0.832 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[6]  ; DFF32:inst|q[6]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.176      ; 0.672      ;
; 0.832 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[5]  ; DFF32:inst|q[5]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.176      ; 0.672      ;
; 0.833 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[12] ; DFF32:inst|q[12]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.176      ; 0.673      ;
; 0.836 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[10] ; DFF32:inst|q[10]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.176      ; 0.676      ;
; 0.841 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[18] ; DFF32:inst|q[18]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.181      ; 0.686      ;
; 0.876 ; add_off:inst6|data_off[4]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.362      ; 1.407      ;
; 0.934 ; add_off:inst6|data_off[5]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.361      ; 1.464      ;
; 0.942 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[20] ; DFF32:inst|q[20]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.181      ; 0.787      ;
; 0.944 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]  ; DFF32:inst|q[2]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.176      ; 0.784      ;
; 0.948 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16] ; DFF32:inst|q[16]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.181      ; 0.793      ;
; 0.950 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[3]  ; DFF32:inst|q[3]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.176      ; 0.790      ;
; 0.953 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[8]  ; DFF32:inst|q[8]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.176      ; 0.793      ;
; 0.962 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29] ; DFF32:inst|q[29]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.182      ; 0.808      ;
; 0.967 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[13] ; DFF32:inst|q[13]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.176      ; 0.807      ;
; 0.981 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[0]  ; DFF32:inst|q[0]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.175      ; 0.820      ;
; 1.089 ; add_off:inst6|data_off[6]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.362      ; 1.620      ;
; 1.116 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27] ; DFF32:inst|q[27]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.182      ; 0.962      ;
; 1.121 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30] ; DFF32:inst|q[30]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.182      ; 0.967      ;
; 1.125 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[21] ; DFF32:inst|q[21]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.182      ; 0.971      ;
; 1.133 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28] ; DFF32:inst|q[28]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.182      ; 0.979      ;
; 1.133 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25] ; DFF32:inst|q[25]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.182      ; 0.979      ;
; 1.139 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23] ; DFF32:inst|q[23]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.182      ; 0.985      ;
; 1.171 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24] ; DFF32:inst|q[24]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.182      ; 1.017      ;
; 1.221 ; DFF32:inst|q[16]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16]                 ; CLK          ; CLK         ; -0.500       ; -0.066     ; 0.819      ;
; 1.225 ; DFF32:inst|q[20]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[20]                 ; CLK          ; CLK         ; -0.500       ; -0.066     ; 0.823      ;
; 1.228 ; DFF32:inst|q[14]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[14]                 ; CLK          ; CLK         ; -0.500       ; -0.062     ; 0.830      ;
; 1.228 ; DFF32:inst|q[12]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[12]                 ; CLK          ; CLK         ; -0.500       ; -0.062     ; 0.830      ;
; 1.229 ; DFF32:inst|q[19]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[19]                 ; CLK          ; CLK         ; -0.500       ; -0.066     ; 0.827      ;
; 1.230 ; DFF32:inst|q[1]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[1]                  ; CLK          ; CLK         ; -0.500       ; -0.062     ; 0.832      ;
; 1.231 ; DFF32:inst|q[4]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[4]                  ; CLK          ; CLK         ; -0.500       ; -0.062     ; 0.833      ;
; 1.232 ; DFF32:inst|q[9]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[9]                  ; CLK          ; CLK         ; -0.500       ; -0.062     ; 0.834      ;
; 1.235 ; DFF32:inst|q[15]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[15]                 ; CLK          ; CLK         ; -0.500       ; -0.062     ; 0.837      ;
; 1.247 ; DFF32:inst|q[18]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[18]                 ; CLK          ; CLK         ; -0.500       ; -0.066     ; 0.845      ;
; 1.252 ; DFF32:inst|q[17]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[17]                 ; CLK          ; CLK         ; -0.500       ; -0.066     ; 0.850      ;
; 1.253 ; DFF32:inst|q[11]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[11]                 ; CLK          ; CLK         ; -0.500       ; -0.062     ; 0.855      ;
; 1.254 ; DFF32:inst|q[13]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[13]                 ; CLK          ; CLK         ; -0.500       ; -0.062     ; 0.856      ;
; 1.255 ; DFF32:inst|q[10]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[10]                 ; CLK          ; CLK         ; -0.500       ; -0.062     ; 0.857      ;
; 1.255 ; DFF32:inst|q[6]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[6]                  ; CLK          ; CLK         ; -0.500       ; -0.062     ; 0.857      ;
; 1.255 ; DFF32:inst|q[5]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[5]                  ; CLK          ; CLK         ; -0.500       ; -0.062     ; 0.857      ;
; 1.255 ; DFF32:inst|q[3]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[3]                  ; CLK          ; CLK         ; -0.500       ; -0.062     ; 0.857      ;
; 1.255 ; DFF32:inst|q[2]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]                  ; CLK          ; CLK         ; -0.500       ; -0.062     ; 0.857      ;
; 1.257 ; DFF32:inst|q[7]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[7]                  ; CLK          ; CLK         ; -0.500       ; -0.062     ; 0.859      ;
; 1.258 ; DFF32:inst|q[30]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                 ; CLK          ; CLK         ; -0.500       ; -0.067     ; 0.855      ;
; 1.261 ; DFF32:inst|q[23]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23]                 ; CLK          ; CLK         ; -0.500       ; -0.067     ; 0.858      ;
; 1.268 ; DFF32:inst|q[28]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                 ; CLK          ; CLK         ; -0.500       ; -0.067     ; 0.865      ;
; 1.286 ; DFF32:inst|q[26]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                 ; CLK          ; CLK         ; -0.500       ; -0.067     ; 0.883      ;
; 1.296 ; DFF32:inst|q[22]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22]                 ; CLK          ; CLK         ; -0.500       ; -0.067     ; 0.893      ;
; 1.321 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31] ; DFF32:inst|q[31]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.182      ; 1.167      ;
; 1.348 ; DFF32:inst|q[0]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[1]                  ; CLK          ; CLK         ; -0.500       ; -0.062     ; 0.950      ;
; 1.355 ; DFF32:inst|q[0]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]                  ; CLK          ; CLK         ; -0.500       ; -0.062     ; 0.957      ;
; 1.391 ; DFF32:inst|q[27]                                                                             ; add_off:inst6|data_off[5]                                                                                    ; CLK          ; CLK         ; -0.500       ; -0.068     ; 0.987      ;
; 1.404 ; DFF32:inst|q[8]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[8]                  ; CLK          ; CLK         ; -0.500       ; -0.062     ; 1.006      ;
; 1.416 ; DFF32:inst|q[27]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                 ; CLK          ; CLK         ; -0.500       ; -0.067     ; 1.013      ;
; 1.422 ; DFF32:inst|q[29]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                 ; CLK          ; CLK         ; -0.500       ; -0.067     ; 1.019      ;
; 1.422 ; DFF32:inst|q[24]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]                 ; CLK          ; CLK         ; -0.500       ; -0.067     ; 1.019      ;
; 1.423 ; DFF32:inst|q[21]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[21]                 ; CLK          ; CLK         ; -0.500       ; -0.067     ; 1.020      ;
; 1.425 ; DFF32:inst|q[26]                                                                             ; add_off:inst6|data_off[4]                                                                                    ; CLK          ; CLK         ; -0.500       ; -0.068     ; 1.021      ;
; 1.426 ; DFF32:inst|q[23]                                                                             ; add_off:inst6|data_off[1]                                                                                    ; CLK          ; CLK         ; -0.500       ; -0.068     ; 1.022      ;
; 1.428 ; DFF32:inst|q[29]                                                                             ; add_off:inst6|data_off[7]                                                                                    ; CLK          ; CLK         ; -0.500       ; -0.068     ; 1.024      ;
; 1.436 ; DFF32:inst|q[31]                                                                             ; add_off:inst6|data_off[9]                                                                                    ; CLK          ; CLK         ; -0.500       ; -0.067     ; 1.033      ;
; 1.444 ; DFF32:inst|q[0]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[3]                  ; CLK          ; CLK         ; -0.500       ; -0.062     ; 1.046      ;
; 1.450 ; DFF32:inst|q[31]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                 ; CLK          ; CLK         ; -0.500       ; -0.067     ; 1.047      ;
; 1.451 ; DFF32:inst|q[0]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[4]                  ; CLK          ; CLK         ; -0.500       ; -0.062     ; 1.053      ;
; 1.459 ; DFF32:inst|q[25]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                 ; CLK          ; CLK         ; -0.500       ; -0.067     ; 1.056      ;
; 1.459 ; DFF32:inst|q[15]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16]                 ; CLK          ; CLK         ; -0.500       ; -0.043     ; 1.080      ;
; 1.467 ; DFF32:inst|q[14]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16]                 ; CLK          ; CLK         ; -0.500       ; -0.043     ; 1.088      ;
; 1.469 ; DFF32:inst|q[16]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[17]                 ; CLK          ; CLK         ; -0.500       ; -0.066     ; 1.067      ;
; 1.472 ; DFF32:inst|q[19]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[20]                 ; CLK          ; CLK         ; -0.500       ; -0.066     ; 1.070      ;
; 1.473 ; DFF32:inst|q[1]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]                  ; CLK          ; CLK         ; -0.500       ; -0.062     ; 1.075      ;
; 1.475 ; DFF32:inst|q[9]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[10]                 ; CLK          ; CLK         ; -0.500       ; -0.062     ; 1.077      ;
; 1.475 ; DFF32:inst|q[20]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[21]                 ; CLK          ; CLK         ; -0.500       ; -0.066     ; 1.073      ;
; 1.479 ; DFF32:inst|q[16]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[18]                 ; CLK          ; CLK         ; -0.500       ; -0.066     ; 1.077      ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0                                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLK   ; Rise       ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[0]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[10]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[11]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[12]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[13]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[14]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[15]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[17]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[18]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[19]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[1]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[20]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[21]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[3]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[4]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[5]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[6]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[7]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[8]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[9]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[0]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[10]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[11]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[12]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[13]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[14]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[15]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[16]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[17]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[18]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[19]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[1]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[20]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[21]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[22]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[23]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[24]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[25]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[26]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[27]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[28]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[29]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[2]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[30]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[31]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[3]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[4]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[5]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[6]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[7]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[8]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[9]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[0]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[1]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[2]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[3]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[4]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[5]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[6]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[7]                                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; CLK        ; 3.996  ; 4.453  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 3.971  ; 4.231  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 3.996  ; 4.453  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 3.668  ; 3.931  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 3.492  ; 3.925  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 3.822  ; 4.087  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 3.797  ; 4.255  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 3.663  ; 3.904  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 3.368  ; 3.793  ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 3.470  ; 3.742  ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 3.428  ; 3.855  ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 3.494  ; 3.738  ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 3.464  ; 3.919  ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 3.617  ; 3.922  ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 1.482  ; 1.650  ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 1.425  ; 1.428  ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 3.000  ; 3.460  ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; 2.994  ; 3.247  ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; 3.085  ; 3.530  ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; 2.821  ; 3.049  ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; 2.953  ; 3.403  ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; 2.967  ; 3.225  ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; 2.720  ; 3.183  ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; 2.966  ; 3.228  ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; 2.945  ; 3.409  ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; 2.857  ; 3.137  ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; 2.741  ; 3.210  ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; 2.745  ; 3.012  ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; 2.582  ; 2.998  ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; 2.427  ; 2.706  ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; 2.300  ; 2.763  ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; 2.270  ; 2.519  ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; 1.606  ; 1.988  ; Rise       ; CLK             ;
; PWM[*]    ; CLK        ; 30.089 ; 30.525 ; Rise       ; CLK             ;
;  PWM[0]   ; CLK        ; 29.965 ; 30.404 ; Rise       ; CLK             ;
;  PWM[1]   ; CLK        ; 29.892 ; 30.107 ; Rise       ; CLK             ;
;  PWM[2]   ; CLK        ; 30.089 ; 30.525 ; Rise       ; CLK             ;
;  PWM[3]   ; CLK        ; 29.754 ; 29.960 ; Rise       ; CLK             ;
;  PWM[4]   ; CLK        ; 29.514 ; 29.946 ; Rise       ; CLK             ;
;  PWM[5]   ; CLK        ; 29.420 ; 29.641 ; Rise       ; CLK             ;
;  PWM[6]   ; CLK        ; 28.993 ; 29.366 ; Rise       ; CLK             ;
; RANGE[*]  ; CLK        ; 8.925  ; 9.280  ; Rise       ; CLK             ;
;  RANGE[0] ; CLK        ; 7.786  ; 8.188  ; Rise       ; CLK             ;
;  RANGE[1] ; CLK        ; 7.468  ; 7.870  ; Rise       ; CLK             ;
;  RANGE[2] ; CLK        ; 7.018  ; 7.447  ; Rise       ; CLK             ;
;  RANGE[3] ; CLK        ; 8.020  ; 8.384  ; Rise       ; CLK             ;
;  RANGE[4] ; CLK        ; 7.820  ; 8.231  ; Rise       ; CLK             ;
;  RANGE[5] ; CLK        ; 8.170  ; 8.549  ; Rise       ; CLK             ;
;  RANGE[6] ; CLK        ; 8.899  ; 9.280  ; Rise       ; CLK             ;
;  RANGE[7] ; CLK        ; 8.590  ; 8.956  ; Rise       ; CLK             ;
;  RANGE[8] ; CLK        ; 8.925  ; 9.279  ; Rise       ; CLK             ;
;  RANGE[9] ; CLK        ; 8.654  ; 9.021  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; CLK        ; 0.157  ; 0.026  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -1.859 ; -2.218 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -1.752 ; -2.136 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -1.412 ; -1.794 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -1.363 ; -1.733 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -1.656 ; -2.040 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -1.754 ; -2.147 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -1.601 ; -1.960 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -1.437 ; -1.791 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -1.511 ; -1.901 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -1.590 ; -1.954 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -1.631 ; -1.993 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -1.721 ; -2.111 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -1.844 ; -2.266 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 0.079  ; -0.036 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 0.157  ; 0.026  ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -1.468 ; -1.854 ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; -1.420 ; -1.791 ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; -1.626 ; -2.007 ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; -1.348 ; -1.696 ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; -1.597 ; -1.974 ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; -1.584 ; -1.960 ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; -1.468 ; -1.857 ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; -1.679 ; -2.060 ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; -1.781 ; -2.180 ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; -1.672 ; -2.069 ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; -1.681 ; -2.076 ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; -1.660 ; -2.044 ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; -1.625 ; -1.978 ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; -1.450 ; -1.846 ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; -1.449 ; -1.838 ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; -1.397 ; -1.780 ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; -1.231 ; -1.597 ; Rise       ; CLK             ;
; PWM[*]    ; CLK        ; -2.513 ; -2.879 ; Rise       ; CLK             ;
;  PWM[0]   ; CLK        ; -2.919 ; -3.297 ; Rise       ; CLK             ;
;  PWM[1]   ; CLK        ; -2.644 ; -2.995 ; Rise       ; CLK             ;
;  PWM[2]   ; CLK        ; -3.005 ; -3.447 ; Rise       ; CLK             ;
;  PWM[3]   ; CLK        ; -2.567 ; -2.978 ; Rise       ; CLK             ;
;  PWM[4]   ; CLK        ; -2.513 ; -2.952 ; Rise       ; CLK             ;
;  PWM[5]   ; CLK        ; -2.527 ; -2.879 ; Rise       ; CLK             ;
;  PWM[6]   ; CLK        ; -2.729 ; -3.090 ; Rise       ; CLK             ;
; RANGE[*]  ; CLK        ; -1.190 ; -1.551 ; Rise       ; CLK             ;
;  RANGE[0] ; CLK        ; -1.826 ; -2.192 ; Rise       ; CLK             ;
;  RANGE[1] ; CLK        ; -1.361 ; -1.738 ; Rise       ; CLK             ;
;  RANGE[2] ; CLK        ; -1.282 ; -1.662 ; Rise       ; CLK             ;
;  RANGE[3] ; CLK        ; -1.318 ; -1.685 ; Rise       ; CLK             ;
;  RANGE[4] ; CLK        ; -1.324 ; -1.735 ; Rise       ; CLK             ;
;  RANGE[5] ; CLK        ; -1.642 ; -2.018 ; Rise       ; CLK             ;
;  RANGE[6] ; CLK        ; -1.339 ; -1.726 ; Rise       ; CLK             ;
;  RANGE[7] ; CLK        ; -1.190 ; -1.551 ; Rise       ; CLK             ;
;  RANGE[8] ; CLK        ; -1.363 ; -1.731 ; Rise       ; CLK             ;
;  RANGE[9] ; CLK        ; -1.247 ; -1.607 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DAC[*]    ; CLK        ; 17.652 ; 17.823 ; Rise       ; CLK             ;
;  DAC[0]   ; CLK        ; 17.652 ; 17.823 ; Rise       ; CLK             ;
;  DAC[1]   ; CLK        ; 16.447 ; 16.551 ; Rise       ; CLK             ;
;  DAC[2]   ; CLK        ; 13.627 ; 13.813 ; Rise       ; CLK             ;
;  DAC[3]   ; CLK        ; 10.336 ; 10.441 ; Rise       ; CLK             ;
;  DAC[4]   ; CLK        ; 8.296  ; 8.530  ; Rise       ; CLK             ;
;  DAC[5]   ; CLK        ; 6.698  ; 6.621  ; Rise       ; CLK             ;
;  DAC[6]   ; CLK        ; 6.705  ; 6.629  ; Rise       ; CLK             ;
;  DAC[7]   ; CLK        ; 6.128  ; 6.039  ; Rise       ; CLK             ;
;  DAC[8]   ; CLK        ; 6.723  ; 6.598  ; Rise       ; CLK             ;
;  DAC[9]   ; CLK        ; 5.719  ; 5.665  ; Rise       ; CLK             ;
; DAC_CLK   ; CLK        ; 3.787  ; 3.899  ; Rise       ; CLK             ;
; DAC_CLK   ; CLK        ; 3.787  ; 3.899  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAC[*]    ; CLK        ; 5.531 ; 5.475 ; Rise       ; CLK             ;
;  DAC[0]   ; CLK        ; 6.620 ; 6.793 ; Rise       ; CLK             ;
;  DAC[1]   ; CLK        ; 6.863 ; 7.002 ; Rise       ; CLK             ;
;  DAC[2]   ; CLK        ; 6.634 ; 6.756 ; Rise       ; CLK             ;
;  DAC[3]   ; CLK        ; 6.093 ; 6.224 ; Rise       ; CLK             ;
;  DAC[4]   ; CLK        ; 6.972 ; 7.124 ; Rise       ; CLK             ;
;  DAC[5]   ; CLK        ; 6.471 ; 6.393 ; Rise       ; CLK             ;
;  DAC[6]   ; CLK        ; 6.477 ; 6.400 ; Rise       ; CLK             ;
;  DAC[7]   ; CLK        ; 5.925 ; 5.835 ; Rise       ; CLK             ;
;  DAC[8]   ; CLK        ; 6.496 ; 6.372 ; Rise       ; CLK             ;
;  DAC[9]   ; CLK        ; 5.531 ; 5.475 ; Rise       ; CLK             ;
; DAC_CLK   ; CLK        ; 3.684 ; 3.793 ; Rise       ; CLK             ;
; DAC_CLK   ; CLK        ; 3.684 ; 3.793 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.539 ; -94.387           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.139 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -108.496                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.539 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[4]    ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.487      ;
; -4.539 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[3]    ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.487      ;
; -4.539 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[2]    ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.487      ;
; -4.539 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[1]    ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.487      ;
; -4.313 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[5] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.261      ;
; -4.310 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[0]    ; CLK          ; CLK         ; 1.000        ; -0.039     ; 5.258      ;
; -3.312 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[6] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 4.260      ;
; -2.648 ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[7] ; CLK          ; CLK         ; 1.000        ; -0.221     ; 3.414      ;
; -1.749 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.852      ;
; -1.745 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.848      ;
; -1.724 ; DFF32:inst|q[22]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.403     ; 1.808      ;
; -1.717 ; DFF32:inst|q[23]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.403     ; 1.801      ;
; -1.699 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.802      ;
; -1.695 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.798      ;
; -1.681 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.784      ;
; -1.679 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.782      ;
; -1.677 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.780      ;
; -1.667 ; DFF32:inst|q[27]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.403     ; 1.751      ;
; -1.664 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.767      ;
; -1.651 ; DFF32:inst|q[25]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.403     ; 1.735      ;
; -1.647 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.750      ;
; -1.644 ; DFF32:inst|q[24]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.403     ; 1.728      ;
; -1.633 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.736      ;
; -1.631 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.734      ;
; -1.629 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.732      ;
; -1.627 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.730      ;
; -1.621 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.724      ;
; -1.613 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.716      ;
; -1.611 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.714      ;
; -1.609 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.712      ;
; -1.606 ; DFF32:inst|q[23]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.404     ; 1.689      ;
; -1.603 ; DFF32:inst|q[4]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.706      ;
; -1.596 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.699      ;
; -1.579 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.682      ;
; -1.578 ; DFF32:inst|q[26]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.403     ; 1.662      ;
; -1.574 ; DFF32:inst|q[28]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.403     ; 1.658      ;
; -1.574 ; DFF32:inst|q[22]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.404     ; 1.657      ;
; -1.568 ; DFF32:inst|q[4]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.671      ;
; -1.565 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.668      ;
; -1.563 ; DFF32:inst|q[7]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.666      ;
; -1.563 ; DFF32:inst|q[8]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.666      ;
; -1.563 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.666      ;
; -1.561 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.664      ;
; -1.559 ; DFF32:inst|q[7]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.662      ;
; -1.559 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.662      ;
; -1.556 ; DFF32:inst|q[27]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.404     ; 1.639      ;
; -1.553 ; DFF32:inst|q[23]                                                                                             ; add_off:inst6|data_off[6]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.404     ; 1.636      ;
; -1.553 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.656      ;
; -1.545 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.648      ;
; -1.543 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.646      ;
; -1.542 ; DFF32:inst|q[6]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.645      ;
; -1.541 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.644      ;
; -1.540 ; DFF32:inst|q[25]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.404     ; 1.623      ;
; -1.535 ; DFF32:inst|q[8]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.638      ;
; -1.535 ; DFF32:inst|q[4]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.638      ;
; -1.528 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.631      ;
; -1.521 ; DFF32:inst|q[22]                                                                                             ; add_off:inst6|data_off[6]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.404     ; 1.604      ;
; -1.513 ; DFF32:inst|q[24]                                                                                             ; add_off:inst6|data_off[7]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.404     ; 1.596      ;
; -1.513 ; DFF32:inst|q[29]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.403     ; 1.597      ;
; -1.512 ; DFF32:inst|q[6]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.615      ;
; -1.511 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.614      ;
; -1.503 ; DFF32:inst|q[27]                                                                                             ; add_off:inst6|data_off[6]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.404     ; 1.586      ;
; -1.500 ; DFF32:inst|q[4]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.603      ;
; -1.500 ; DFF32:inst|q[23]                                                                                             ; add_off:inst6|data_off[7]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.404     ; 1.583      ;
; -1.497 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.600      ;
; -1.495 ; DFF32:inst|q[7]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.598      ;
; -1.495 ; DFF32:inst|q[8]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.598      ;
; -1.495 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.598      ;
; -1.494 ; DFF32:inst|q[24]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.404     ; 1.577      ;
; -1.493 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.596      ;
; -1.491 ; DFF32:inst|q[7]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.594      ;
; -1.491 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.594      ;
; -1.487 ; DFF32:inst|q[25]                                                                                             ; add_off:inst6|data_off[6]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.404     ; 1.570      ;
; -1.485 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.588      ;
; -1.484 ; DFF32:inst|q[22]                                                                                             ; add_off:inst6|data_off[7]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.404     ; 1.567      ;
; -1.481 ; DFF32:inst|q[9]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.584      ;
; -1.477 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.580      ;
; -1.477 ; DFF32:inst|q[9]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.580      ;
; -1.475 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.578      ;
; -1.474 ; DFF32:inst|q[6]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.577      ;
; -1.473 ; DFF32:inst|q[1]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.576      ;
; -1.467 ; DFF32:inst|q[8]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.570      ;
; -1.467 ; DFF32:inst|q[4]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.570      ;
; -1.460 ; DFF32:inst|q[0]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.563      ;
; -1.457 ; DFF32:inst|q[25]                                                                                             ; add_off:inst6|data_off[7]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.404     ; 1.540      ;
; -1.444 ; DFF32:inst|q[6]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.547      ;
; -1.443 ; DFF32:inst|q[2]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.546      ;
; -1.441 ; DFF32:inst|q[24]                                                                                             ; add_off:inst6|data_off[6]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.404     ; 1.524      ;
; -1.439 ; DFF32:inst|q[30]                                                                                             ; add_off:inst6|data_off[9]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.403     ; 1.523      ;
; -1.432 ; DFF32:inst|q[4]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.535      ;
; -1.430 ; DFF32:inst|q[28]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.404     ; 1.513      ;
; -1.429 ; DFF32:inst|q[26]                                                                                             ; add_off:inst6|data_off[8]                                                                                                                  ; CLK          ; CLK         ; 0.500        ; -0.404     ; 1.512      ;
; -1.429 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.532      ;
; -1.427 ; DFF32:inst|q[7]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.530      ;
; -1.427 ; DFF32:inst|q[8]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.530      ;
; -1.427 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.530      ;
; -1.426 ; DFF32:inst|q[11]                                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.529      ;
; -1.425 ; DFF32:inst|q[5]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.528      ;
; -1.423 ; DFF32:inst|q[7]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.526      ;
; -1.423 ; DFF32:inst|q[3]                                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22]                                               ; CLK          ; CLK         ; 0.500        ; -0.384     ; 1.526      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.139 ; add_off:inst6|data_off[8]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.479      ;
; 0.147 ; add_off:inst6|data_off[2]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.487      ;
; 0.149 ; add_off:inst6|data_off[7]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.489      ;
; 0.154 ; add_off:inst6|data_off[3]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.485      ;
; 0.235 ; add_off:inst6|data_off[9]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.574      ;
; 0.265 ; add_off:inst6|data_off[0]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.605      ;
; 0.281 ; add_off:inst6|data_off[1]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.620      ;
; 0.300 ; add_off:inst6|data_off[3]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.628      ;
; 0.315 ; add_off:inst6|data_off[8]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.652      ;
; 0.371 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[11] ; DFF32:inst|q[11]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.397      ; 0.372      ;
; 0.372 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[9]  ; DFF32:inst|q[9]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.397      ; 0.373      ;
; 0.372 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[4]  ; DFF32:inst|q[4]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.397      ; 0.373      ;
; 0.373 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[15] ; DFF32:inst|q[15]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.397      ; 0.374      ;
; 0.376 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[7]  ; DFF32:inst|q[7]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.397      ; 0.377      ;
; 0.377 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22] ; DFF32:inst|q[22]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.402      ; 0.383      ;
; 0.377 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[19] ; DFF32:inst|q[19]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.401      ; 0.382      ;
; 0.378 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[17] ; DFF32:inst|q[17]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.401      ; 0.383      ;
; 0.379 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26] ; DFF32:inst|q[26]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.402      ; 0.385      ;
; 0.379 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[14] ; DFF32:inst|q[14]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.397      ; 0.380      ;
; 0.379 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[1]  ; DFF32:inst|q[1]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.397      ; 0.380      ;
; 0.380 ; add_off:inst6|data_off[2]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.717      ;
; 0.381 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[12] ; DFF32:inst|q[12]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.397      ; 0.382      ;
; 0.381 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[6]  ; DFF32:inst|q[6]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.397      ; 0.382      ;
; 0.381 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[5]  ; DFF32:inst|q[5]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.397      ; 0.382      ;
; 0.384 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[18] ; DFF32:inst|q[18]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.401      ; 0.389      ;
; 0.384 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[10] ; DFF32:inst|q[10]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.397      ; 0.385      ;
; 0.388 ; add_off:inst6|data_off[6]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.725      ;
; 0.392 ; add_off:inst6|data_off[7]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.729      ;
; 0.395 ; add_off:inst6|data_off[4]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.732      ;
; 0.400 ; add_off:inst6|data_off[9]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.736      ;
; 0.407 ; add_off:inst6|data_off[0]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.744      ;
; 0.412 ; add_off:inst6|data_off[5]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.748      ;
; 0.426 ; add_off:inst6|data_off[1]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.762      ;
; 0.446 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[20] ; DFF32:inst|q[20]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.401      ; 0.451      ;
; 0.447 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]  ; DFF32:inst|q[2]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.397      ; 0.448      ;
; 0.450 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[3]  ; DFF32:inst|q[3]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.397      ; 0.451      ;
; 0.451 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[8]  ; DFF32:inst|q[8]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.397      ; 0.452      ;
; 0.452 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29] ; DFF32:inst|q[29]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.402      ; 0.458      ;
; 0.452 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16] ; DFF32:inst|q[16]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.401      ; 0.457      ;
; 0.456 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[13] ; DFF32:inst|q[13]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.397      ; 0.457      ;
; 0.464 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[0]  ; DFF32:inst|q[0]                                                                                              ; CLK          ; CLK         ; -0.500       ; 0.397      ; 0.465      ;
; 0.529 ; add_off:inst6|data_off[4]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.869      ;
; 0.543 ; add_off:inst6|data_off[5]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.882      ;
; 0.543 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27] ; DFF32:inst|q[27]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.402      ; 0.549      ;
; 0.547 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28] ; DFF32:inst|q[28]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.402      ; 0.553      ;
; 0.548 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25] ; DFF32:inst|q[25]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.402      ; 0.554      ;
; 0.549 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30] ; DFF32:inst|q[30]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.402      ; 0.555      ;
; 0.551 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[21] ; DFF32:inst|q[21]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.402      ; 0.557      ;
; 0.553 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23] ; DFF32:inst|q[23]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.402      ; 0.559      ;
; 0.572 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24] ; DFF32:inst|q[24]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.402      ; 0.578      ;
; 0.644 ; add_off:inst6|data_off[6]                                                                    ; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.984      ;
; 0.655 ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31] ; DFF32:inst|q[31]                                                                                             ; CLK          ; CLK         ; -0.500       ; 0.402      ; 0.661      ;
; 1.200 ; DFF32:inst|q[16]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16]                 ; CLK          ; CLK         ; -0.500       ; -0.325     ; 0.479      ;
; 1.201 ; DFF32:inst|q[20]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[20]                 ; CLK          ; CLK         ; -0.500       ; -0.325     ; 0.480      ;
; 1.202 ; DFF32:inst|q[14]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[14]                 ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.484      ;
; 1.202 ; DFF32:inst|q[12]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[12]                 ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.484      ;
; 1.203 ; DFF32:inst|q[1]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[1]                  ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.485      ;
; 1.204 ; DFF32:inst|q[19]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[19]                 ; CLK          ; CLK         ; -0.500       ; -0.325     ; 0.483      ;
; 1.204 ; DFF32:inst|q[9]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[9]                  ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.486      ;
; 1.205 ; DFF32:inst|q[4]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[4]                  ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.487      ;
; 1.208 ; DFF32:inst|q[15]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[15]                 ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.490      ;
; 1.210 ; DFF32:inst|q[18]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[18]                 ; CLK          ; CLK         ; -0.500       ; -0.325     ; 0.489      ;
; 1.212 ; DFF32:inst|q[11]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[11]                 ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.494      ;
; 1.212 ; DFF32:inst|q[2]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]                  ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.494      ;
; 1.213 ; DFF32:inst|q[17]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[17]                 ; CLK          ; CLK         ; -0.500       ; -0.325     ; 0.492      ;
; 1.213 ; DFF32:inst|q[13]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[13]                 ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.495      ;
; 1.213 ; DFF32:inst|q[10]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[10]                 ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.495      ;
; 1.213 ; DFF32:inst|q[6]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[6]                  ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.495      ;
; 1.213 ; DFF32:inst|q[3]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[3]                  ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.495      ;
; 1.214 ; DFF32:inst|q[5]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[5]                  ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.496      ;
; 1.215 ; DFF32:inst|q[7]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[7]                  ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.497      ;
; 1.223 ; DFF32:inst|q[30]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                 ; CLK          ; CLK         ; -0.500       ; -0.326     ; 0.501      ;
; 1.224 ; DFF32:inst|q[23]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23]                 ; CLK          ; CLK         ; -0.500       ; -0.326     ; 0.502      ;
; 1.225 ; DFF32:inst|q[28]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                 ; CLK          ; CLK         ; -0.500       ; -0.326     ; 0.503      ;
; 1.235 ; DFF32:inst|q[26]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                 ; CLK          ; CLK         ; -0.500       ; -0.326     ; 0.513      ;
; 1.240 ; DFF32:inst|q[22]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22]                 ; CLK          ; CLK         ; -0.500       ; -0.326     ; 0.518      ;
; 1.290 ; DFF32:inst|q[27]                                                                             ; add_off:inst6|data_off[5]                                                                                    ; CLK          ; CLK         ; -0.500       ; -0.327     ; 0.567      ;
; 1.292 ; DFF32:inst|q[0]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[1]                  ; CLK          ; CLK         ; -0.500       ; -0.321     ; 0.575      ;
; 1.295 ; DFF32:inst|q[0]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]                  ; CLK          ; CLK         ; -0.500       ; -0.321     ; 0.578      ;
; 1.297 ; DFF32:inst|q[8]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[8]                  ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.579      ;
; 1.304 ; DFF32:inst|q[23]                                                                             ; add_off:inst6|data_off[1]                                                                                    ; CLK          ; CLK         ; -0.500       ; -0.327     ; 0.581      ;
; 1.308 ; DFF32:inst|q[26]                                                                             ; add_off:inst6|data_off[4]                                                                                    ; CLK          ; CLK         ; -0.500       ; -0.327     ; 0.585      ;
; 1.309 ; DFF32:inst|q[29]                                                                             ; add_off:inst6|data_off[7]                                                                                    ; CLK          ; CLK         ; -0.500       ; -0.327     ; 0.586      ;
; 1.309 ; DFF32:inst|q[21]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[21]                 ; CLK          ; CLK         ; -0.500       ; -0.326     ; 0.587      ;
; 1.311 ; DFF32:inst|q[27]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                 ; CLK          ; CLK         ; -0.500       ; -0.326     ; 0.589      ;
; 1.313 ; DFF32:inst|q[24]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]                 ; CLK          ; CLK         ; -0.500       ; -0.326     ; 0.591      ;
; 1.314 ; DFF32:inst|q[29]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                 ; CLK          ; CLK         ; -0.500       ; -0.326     ; 0.592      ;
; 1.324 ; DFF32:inst|q[31]                                                                             ; add_off:inst6|data_off[9]                                                                                    ; CLK          ; CLK         ; -0.500       ; -0.326     ; 0.602      ;
; 1.324 ; DFF32:inst|q[31]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                 ; CLK          ; CLK         ; -0.500       ; -0.326     ; 0.602      ;
; 1.331 ; DFF32:inst|q[25]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                 ; CLK          ; CLK         ; -0.500       ; -0.326     ; 0.609      ;
; 1.343 ; DFF32:inst|q[15]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16]                 ; CLK          ; CLK         ; -0.500       ; -0.309     ; 0.638      ;
; 1.351 ; DFF32:inst|q[1]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]                  ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.633      ;
; 1.351 ; DFF32:inst|q[14]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16]                 ; CLK          ; CLK         ; -0.500       ; -0.309     ; 0.646      ;
; 1.352 ; DFF32:inst|q[19]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[20]                 ; CLK          ; CLK         ; -0.500       ; -0.325     ; 0.631      ;
; 1.352 ; DFF32:inst|q[9]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[10]                 ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.634      ;
; 1.358 ; DFF32:inst|q[0]                                                                              ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[3]                  ; CLK          ; CLK         ; -0.500       ; -0.321     ; 0.641      ;
; 1.359 ; DFF32:inst|q[16]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[17]                 ; CLK          ; CLK         ; -0.500       ; -0.325     ; 0.638      ;
; 1.360 ; DFF32:inst|q[11]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[12]                 ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.642      ;
; 1.360 ; DFF32:inst|q[20]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[21]                 ; CLK          ; CLK         ; -0.500       ; -0.325     ; 0.639      ;
; 1.361 ; DFF32:inst|q[13]                                                                             ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[14]                 ; CLK          ; CLK         ; -0.500       ; -0.322     ; 0.643      ;
+-------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[0]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[10]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[11]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[12]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[13]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[14]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[15]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[17]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[18]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[19]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[1]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[20]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[21]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[3]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[4]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[5]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[6]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[7]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[8]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[9]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[0]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[10]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[11]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[12]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[13]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[14]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[15]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[16]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[17]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[18]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[19]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[1]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[20]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[21]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[22]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[23]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[24]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[25]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[26]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[27]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[28]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[29]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[2]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[30]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[31]                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[3]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[4]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[5]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[6]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[7]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[8]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Fall       ; DFF32:inst|q[9]                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[0]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[1]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[2]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[3]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[4]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[5]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[6]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[7]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[8]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; add_off:inst6|data_off[9]                                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; CLK        ; 2.597  ; 3.311  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 2.593  ; 3.148  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 2.597  ; 3.311  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 2.400  ; 2.948  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 2.275  ; 2.936  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 2.479  ; 3.049  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 2.470  ; 3.175  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 2.376  ; 2.932  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 2.195  ; 2.860  ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 2.283  ; 2.832  ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 2.207  ; 2.895  ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 2.273  ; 2.824  ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 2.239  ; 2.938  ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 2.363  ; 2.958  ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 0.972  ; 1.259  ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 0.933  ; 1.114  ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 1.961  ; 2.636  ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; 1.957  ; 2.492  ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; 1.986  ; 2.677  ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; 1.814  ; 2.344  ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; 1.902  ; 2.592  ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; 1.912  ; 2.468  ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; 1.759  ; 2.450  ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; 1.903  ; 2.465  ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; 1.899  ; 2.610  ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; 1.833  ; 2.407  ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; 1.752  ; 2.460  ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; 1.755  ; 2.316  ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; 1.650  ; 2.326  ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; 1.565  ; 2.119  ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; 1.466  ; 2.155  ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; 1.458  ; 2.005  ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; 1.045  ; 1.660  ; Rise       ; CLK             ;
; PWM[*]    ; CLK        ; 19.025 ; 19.724 ; Rise       ; CLK             ;
;  PWM[0]   ; CLK        ; 18.959 ; 19.646 ; Rise       ; CLK             ;
;  PWM[1]   ; CLK        ; 18.897 ; 19.436 ; Rise       ; CLK             ;
;  PWM[2]   ; CLK        ; 19.025 ; 19.724 ; Rise       ; CLK             ;
;  PWM[3]   ; CLK        ; 18.818 ; 19.331 ; Rise       ; CLK             ;
;  PWM[4]   ; CLK        ; 18.697 ; 19.408 ; Rise       ; CLK             ;
;  PWM[5]   ; CLK        ; 18.619 ; 19.148 ; Rise       ; CLK             ;
;  PWM[6]   ; CLK        ; 18.341 ; 18.976 ; Rise       ; CLK             ;
; RANGE[*]  ; CLK        ; 5.619  ; 6.102  ; Rise       ; CLK             ;
;  RANGE[0] ; CLK        ; 4.832  ; 5.490  ; Rise       ; CLK             ;
;  RANGE[1] ; CLK        ; 4.641  ; 5.263  ; Rise       ; CLK             ;
;  RANGE[2] ; CLK        ; 4.404  ; 5.015  ; Rise       ; CLK             ;
;  RANGE[3] ; CLK        ; 5.039  ; 5.565  ; Rise       ; CLK             ;
;  RANGE[4] ; CLK        ; 4.936  ; 5.477  ; Rise       ; CLK             ;
;  RANGE[5] ; CLK        ; 5.150  ; 5.691  ; Rise       ; CLK             ;
;  RANGE[6] ; CLK        ; 5.616  ; 6.102  ; Rise       ; CLK             ;
;  RANGE[7] ; CLK        ; 5.421  ; 5.882  ; Rise       ; CLK             ;
;  RANGE[8] ; CLK        ; 5.619  ; 6.099  ; Rise       ; CLK             ;
;  RANGE[9] ; CLK        ; 5.452  ; 5.910  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; CLK        ; 0.103  ; -0.172 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -1.188 ; -1.800 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -1.116 ; -1.770 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -0.910 ; -1.531 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -0.872 ; -1.482 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -1.050 ; -1.693 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -1.125 ; -1.779 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -1.016 ; -1.652 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -0.926 ; -1.534 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -0.993 ; -1.621 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -1.002 ; -1.639 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -1.049 ; -1.679 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -1.098 ; -1.746 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -1.200 ; -1.872 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 0.047  ; -0.204 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 0.103  ; -0.172 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -0.963 ; -1.580 ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; -0.928 ; -1.543 ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; -1.038 ; -1.678 ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; -0.856 ; -1.461 ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; -1.024 ; -1.654 ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; -1.015 ; -1.644 ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; -0.951 ; -1.583 ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; -1.072 ; -1.707 ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; -1.152 ; -1.811 ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; -1.070 ; -1.722 ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; -1.076 ; -1.724 ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; -1.059 ; -1.700 ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; -1.044 ; -1.669 ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; -0.942 ; -1.575 ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; -0.931 ; -1.562 ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; -0.906 ; -1.532 ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; -0.801 ; -1.411 ; Rise       ; CLK             ;
; PWM[*]    ; CLK        ; -1.572 ; -2.217 ; Rise       ; CLK             ;
;  PWM[0]   ; CLK        ; -1.810 ; -2.549 ; Rise       ; CLK             ;
;  PWM[1]   ; CLK        ; -1.624 ; -2.344 ; Rise       ; CLK             ;
;  PWM[2]   ; CLK        ; -1.888 ; -2.532 ; Rise       ; CLK             ;
;  PWM[3]   ; CLK        ; -1.685 ; -2.219 ; Rise       ; CLK             ;
;  PWM[4]   ; CLK        ; -1.610 ; -2.231 ; Rise       ; CLK             ;
;  PWM[5]   ; CLK        ; -1.572 ; -2.217 ; Rise       ; CLK             ;
;  PWM[6]   ; CLK        ; -1.696 ; -2.332 ; Rise       ; CLK             ;
; RANGE[*]  ; CLK        ; -0.777 ; -1.368 ; Rise       ; CLK             ;
;  RANGE[0] ; CLK        ; -1.156 ; -1.812 ; Rise       ; CLK             ;
;  RANGE[1] ; CLK        ; -0.885 ; -1.489 ; Rise       ; CLK             ;
;  RANGE[2] ; CLK        ; -0.840 ; -1.438 ; Rise       ; CLK             ;
;  RANGE[3] ; CLK        ; -0.857 ; -1.452 ; Rise       ; CLK             ;
;  RANGE[4] ; CLK        ; -0.888 ; -1.513 ; Rise       ; CLK             ;
;  RANGE[5] ; CLK        ; -1.073 ; -1.696 ; Rise       ; CLK             ;
;  RANGE[6] ; CLK        ; -0.879 ; -1.480 ; Rise       ; CLK             ;
;  RANGE[7] ; CLK        ; -0.777 ; -1.368 ; Rise       ; CLK             ;
;  RANGE[8] ; CLK        ; -0.882 ; -1.484 ; Rise       ; CLK             ;
;  RANGE[9] ; CLK        ; -0.801 ; -1.388 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DAC[*]    ; CLK        ; 11.269 ; 11.389 ; Rise       ; CLK             ;
;  DAC[0]   ; CLK        ; 11.269 ; 11.389 ; Rise       ; CLK             ;
;  DAC[1]   ; CLK        ; 10.581 ; 10.523 ; Rise       ; CLK             ;
;  DAC[2]   ; CLK        ; 8.874  ; 8.844  ; Rise       ; CLK             ;
;  DAC[3]   ; CLK        ; 6.732  ; 6.721  ; Rise       ; CLK             ;
;  DAC[4]   ; CLK        ; 5.470  ; 5.501  ; Rise       ; CLK             ;
;  DAC[5]   ; CLK        ; 4.349  ; 4.474  ; Rise       ; CLK             ;
;  DAC[6]   ; CLK        ; 4.356  ; 4.482  ; Rise       ; CLK             ;
;  DAC[7]   ; CLK        ; 3.985  ; 4.092  ; Rise       ; CLK             ;
;  DAC[8]   ; CLK        ; 4.339  ; 4.475  ; Rise       ; CLK             ;
;  DAC[9]   ; CLK        ; 3.750  ; 3.835  ; Rise       ; CLK             ;
; DAC_CLK   ; CLK        ; 2.511  ; 2.848  ; Rise       ; CLK             ;
; DAC_CLK   ; CLK        ; 2.511  ; 2.848  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAC[*]    ; CLK        ; 3.624 ; 3.705 ; Rise       ; CLK             ;
;  DAC[0]   ; CLK        ; 4.438 ; 4.458 ; Rise       ; CLK             ;
;  DAC[1]   ; CLK        ; 4.582 ; 4.562 ; Rise       ; CLK             ;
;  DAC[2]   ; CLK        ; 4.453 ; 4.406 ; Rise       ; CLK             ;
;  DAC[3]   ; CLK        ; 4.083 ; 4.045 ; Rise       ; CLK             ;
;  DAC[4]   ; CLK        ; 4.652 ; 4.596 ; Rise       ; CLK             ;
;  DAC[5]   ; CLK        ; 4.199 ; 4.318 ; Rise       ; CLK             ;
;  DAC[6]   ; CLK        ; 4.205 ; 4.326 ; Rise       ; CLK             ;
;  DAC[7]   ; CLK        ; 3.849 ; 3.951 ; Rise       ; CLK             ;
;  DAC[8]   ; CLK        ; 4.191 ; 4.321 ; Rise       ; CLK             ;
;  DAC[9]   ; CLK        ; 3.624 ; 3.705 ; Rise       ; CLK             ;
; DAC_CLK   ; CLK        ; 2.440 ; 2.778 ; Rise       ; CLK             ;
; DAC_CLK   ; CLK        ; 2.440 ; 2.778 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.352   ; 0.139 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -9.352   ; 0.139 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -193.014 ; 0.0   ; 0.0      ; 0.0     ; -108.496            ;
;  CLK             ; -193.014 ; 0.000 ; N/A      ; N/A     ; -108.496            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; CLK        ; 4.589  ; 5.182  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 4.572  ; 4.922  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 4.589  ; 5.182  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 4.248  ; 4.590  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 4.048  ; 4.590  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 4.405  ; 4.759  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 4.361  ; 4.950  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 4.220  ; 4.552  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 3.886  ; 4.429  ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 4.012  ; 4.356  ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 3.945  ; 4.501  ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 4.028  ; 4.353  ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 3.986  ; 4.563  ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 4.146  ; 4.548  ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 1.686  ; 1.825  ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 1.623  ; 1.566  ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 3.464  ; 4.038  ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; 3.461  ; 3.790  ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; 3.542  ; 4.116  ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; 3.258  ; 3.574  ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; 3.384  ; 3.964  ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; 3.414  ; 3.763  ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; 3.130  ; 3.719  ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; 3.414  ; 3.759  ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; 3.367  ; 3.963  ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; 3.283  ; 3.648  ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; 3.141  ; 3.740  ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; 3.151  ; 3.509  ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; 2.963  ; 3.497  ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; 2.800  ; 3.163  ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; 2.647  ; 3.233  ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; 2.623  ; 2.964  ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; 1.871  ; 2.353  ; Rise       ; CLK             ;
; PWM[*]    ; CLK        ; 33.714 ; 34.274 ; Rise       ; CLK             ;
;  PWM[0]   ; CLK        ; 33.580 ; 34.141 ; Rise       ; CLK             ;
;  PWM[1]   ; CLK        ; 33.513 ; 33.810 ; Rise       ; CLK             ;
;  PWM[2]   ; CLK        ; 33.714 ; 34.274 ; Rise       ; CLK             ;
;  PWM[3]   ; CLK        ; 33.356 ; 33.635 ; Rise       ; CLK             ;
;  PWM[4]   ; CLK        ; 33.075 ; 33.636 ; Rise       ; CLK             ;
;  PWM[5]   ; CLK        ; 32.982 ; 33.278 ; Rise       ; CLK             ;
;  PWM[6]   ; CLK        ; 32.478 ; 32.965 ; Rise       ; CLK             ;
; RANGE[*]  ; CLK        ; 10.087 ; 10.467 ; Rise       ; CLK             ;
;  RANGE[0] ; CLK        ; 8.784  ; 9.299  ; Rise       ; CLK             ;
;  RANGE[1] ; CLK        ; 8.444  ; 8.944  ; Rise       ; CLK             ;
;  RANGE[2] ; CLK        ; 7.951  ; 8.448  ; Rise       ; CLK             ;
;  RANGE[3] ; CLK        ; 9.080  ; 9.489  ; Rise       ; CLK             ;
;  RANGE[4] ; CLK        ; 8.846  ; 9.309  ; Rise       ; CLK             ;
;  RANGE[5] ; CLK        ; 9.231  ; 9.661  ; Rise       ; CLK             ;
;  RANGE[6] ; CLK        ; 10.059 ; 10.467 ; Rise       ; CLK             ;
;  RANGE[7] ; CLK        ; 9.714  ; 10.101 ; Rise       ; CLK             ;
;  RANGE[8] ; CLK        ; 10.087 ; 10.465 ; Rise       ; CLK             ;
;  RANGE[9] ; CLK        ; 9.792  ; 10.172 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; B[*]      ; CLK        ; 0.190  ; 0.083  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -1.188 ; -1.800 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -1.116 ; -1.770 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -0.910 ; -1.531 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -0.872 ; -1.482 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -1.050 ; -1.693 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -1.125 ; -1.779 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -1.016 ; -1.652 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -0.926 ; -1.534 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -0.993 ; -1.621 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -1.002 ; -1.639 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -1.049 ; -1.679 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -1.098 ; -1.746 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -1.200 ; -1.872 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 0.099  ; 0.013  ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 0.190  ; 0.083  ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -0.963 ; -1.580 ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; -0.928 ; -1.543 ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; -1.038 ; -1.678 ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; -0.856 ; -1.461 ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; -1.024 ; -1.654 ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; -1.015 ; -1.644 ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; -0.951 ; -1.583 ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; -1.072 ; -1.707 ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; -1.152 ; -1.811 ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; -1.070 ; -1.722 ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; -1.076 ; -1.724 ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; -1.059 ; -1.700 ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; -1.044 ; -1.669 ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; -0.942 ; -1.575 ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; -0.931 ; -1.562 ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; -0.906 ; -1.532 ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; -0.801 ; -1.411 ; Rise       ; CLK             ;
; PWM[*]    ; CLK        ; -1.572 ; -2.217 ; Rise       ; CLK             ;
;  PWM[0]   ; CLK        ; -1.810 ; -2.549 ; Rise       ; CLK             ;
;  PWM[1]   ; CLK        ; -1.624 ; -2.344 ; Rise       ; CLK             ;
;  PWM[2]   ; CLK        ; -1.888 ; -2.532 ; Rise       ; CLK             ;
;  PWM[3]   ; CLK        ; -1.685 ; -2.219 ; Rise       ; CLK             ;
;  PWM[4]   ; CLK        ; -1.610 ; -2.231 ; Rise       ; CLK             ;
;  PWM[5]   ; CLK        ; -1.572 ; -2.217 ; Rise       ; CLK             ;
;  PWM[6]   ; CLK        ; -1.696 ; -2.332 ; Rise       ; CLK             ;
; RANGE[*]  ; CLK        ; -0.777 ; -1.368 ; Rise       ; CLK             ;
;  RANGE[0] ; CLK        ; -1.156 ; -1.812 ; Rise       ; CLK             ;
;  RANGE[1] ; CLK        ; -0.885 ; -1.489 ; Rise       ; CLK             ;
;  RANGE[2] ; CLK        ; -0.840 ; -1.438 ; Rise       ; CLK             ;
;  RANGE[3] ; CLK        ; -0.857 ; -1.452 ; Rise       ; CLK             ;
;  RANGE[4] ; CLK        ; -0.888 ; -1.513 ; Rise       ; CLK             ;
;  RANGE[5] ; CLK        ; -1.073 ; -1.696 ; Rise       ; CLK             ;
;  RANGE[6] ; CLK        ; -0.879 ; -1.480 ; Rise       ; CLK             ;
;  RANGE[7] ; CLK        ; -0.777 ; -1.368 ; Rise       ; CLK             ;
;  RANGE[8] ; CLK        ; -0.882 ; -1.484 ; Rise       ; CLK             ;
;  RANGE[9] ; CLK        ; -0.801 ; -1.388 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DAC[*]    ; CLK        ; 19.734 ; 19.989 ; Rise       ; CLK             ;
;  DAC[0]   ; CLK        ; 19.734 ; 19.989 ; Rise       ; CLK             ;
;  DAC[1]   ; CLK        ; 18.389 ; 18.491 ; Rise       ; CLK             ;
;  DAC[2]   ; CLK        ; 15.239 ; 15.441 ; Rise       ; CLK             ;
;  DAC[3]   ; CLK        ; 11.568 ; 11.689 ; Rise       ; CLK             ;
;  DAC[4]   ; CLK        ; 9.287  ; 9.509  ; Rise       ; CLK             ;
;  DAC[5]   ; CLK        ; 7.444  ; 7.401  ; Rise       ; CLK             ;
;  DAC[6]   ; CLK        ; 7.451  ; 7.411  ; Rise       ; CLK             ;
;  DAC[7]   ; CLK        ; 6.805  ; 6.777  ; Rise       ; CLK             ;
;  DAC[8]   ; CLK        ; 7.446  ; 7.408  ; Rise       ; CLK             ;
;  DAC[9]   ; CLK        ; 6.369  ; 6.355  ; Rise       ; CLK             ;
; DAC_CLK   ; CLK        ; 4.231  ; 4.347  ; Rise       ; CLK             ;
; DAC_CLK   ; CLK        ; 4.231  ; 4.347  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DAC[*]    ; CLK        ; 3.624 ; 3.705 ; Rise       ; CLK             ;
;  DAC[0]   ; CLK        ; 4.438 ; 4.458 ; Rise       ; CLK             ;
;  DAC[1]   ; CLK        ; 4.582 ; 4.562 ; Rise       ; CLK             ;
;  DAC[2]   ; CLK        ; 4.453 ; 4.406 ; Rise       ; CLK             ;
;  DAC[3]   ; CLK        ; 4.083 ; 4.045 ; Rise       ; CLK             ;
;  DAC[4]   ; CLK        ; 4.652 ; 4.596 ; Rise       ; CLK             ;
;  DAC[5]   ; CLK        ; 4.199 ; 4.318 ; Rise       ; CLK             ;
;  DAC[6]   ; CLK        ; 4.205 ; 4.326 ; Rise       ; CLK             ;
;  DAC[7]   ; CLK        ; 3.849 ; 3.951 ; Rise       ; CLK             ;
;  DAC[8]   ; CLK        ; 4.191 ; 4.321 ; Rise       ; CLK             ;
;  DAC[9]   ; CLK        ; 3.624 ; 3.705 ; Rise       ; CLK             ;
; DAC_CLK   ; CLK        ; 2.440 ; 2.778 ; Rise       ; CLK             ;
; DAC_CLK   ; CLK        ; 2.440 ; 2.778 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DAC_CLK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RANGE[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RANGE[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RANGE[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RANGE[9]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RANGE[8]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RANGE[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RANGE[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RANGE[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RANGE[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RANGE[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PWM[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PWM[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PWM[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PWM[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PWM[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PWM[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PWM[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[22]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[21]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[20]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[19]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[18]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[17]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[16]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[15]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[14]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[13]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[12]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[11]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[10]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[9]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[8]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[31]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[30]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[29]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[28]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[27]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[26]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[25]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[24]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[23]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DAC[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DAC[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DAC[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DAC[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DAC[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DAC[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DAC[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; DAC[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; DAC[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DAC[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DAC[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DAC[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DAC[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DAC[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DAC[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DAC[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DAC[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; DAC[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; DAC[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DAC[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DAC[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DAC[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DAC[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DAC[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DAC[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DAC[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DAC[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; DAC[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; DAC[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DAC[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2357     ; 658      ; 32       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2357     ; 658      ; 32       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 50    ; 50   ;
; Unconstrained Input Port Paths  ; 709   ; 709  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 96    ; 96   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Thu Dec 19 16:58:55 2024
Info: Command: quartus_sta DDS -c DDS
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 12 of the 12 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DDS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.352
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.352            -193.014 CLK 
Info (332146): Worst-case hold slack is 0.277
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.277               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -106.348 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.274
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.274            -165.744 CLK 
Info (332146): Worst-case hold slack is 0.272
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.272               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -106.348 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.539
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.539             -94.387 CLK 
Info (332146): Worst-case hold slack is 0.139
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.139               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -108.496 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4798 megabytes
    Info: Processing ended: Thu Dec 19 16:58:57 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


