#ifdef SIMULATION
#ifndef _KF32A13K_REG_SIMULATION_ADCS_H_
#define _KF32A13K_REG_SIMULATION_ADCS_H_
#ifdef __cplusplus
extern "C" {
#endif



//--------

#define HWIO_ADC0_CLKC_ADDR  0xF0003000  
#define HWIO_ADC0_CLKC_ADC0_CLKC_CLKEN_SHFT 0
#define HWIO_ADC0_CLKC_ADC0_CLKC_CLKEN_MASK 0x00000001
#define HWIO_ADC0_CLKC_ADC0_CLKC_STA_SHFT 1
#define HWIO_ADC0_CLKC_ADC0_CLKC_STA_MASK 0x00000002
#define HWIO_ADC0_CLKC_ADC0_CLKC_SLPEN_SHFT 3
#define HWIO_ADC0_CLKC_ADC0_CLKC_SLPEN_MASK 0x00000008


//--------

#define HWIO_ADC1_CLKC_ADDR  0xF0003004  
#define HWIO_ADC1_CLKC_ADC1_CLKC_CLKEN_SHFT 0
#define HWIO_ADC1_CLKC_ADC1_CLKC_CLKEN_MASK 0x00000001
#define HWIO_ADC1_CLKC_ADC1_CLKC_STA_SHFT 1
#define HWIO_ADC1_CLKC_ADC1_CLKC_STA_MASK 0x00000002
#define HWIO_ADC1_CLKC_ADC1_CLKC_SLPEN_SHFT 3
#define HWIO_ADC1_CLKC_ADC1_CLKC_SLPEN_MASK 0x00000008


//--------

#define HWIO_ADC2_CLKC_ADDR  0xF0003008  
#define HWIO_ADC2_CLKC_ADC2_CLKC_CLKEN_SHFT 0
#define HWIO_ADC2_CLKC_ADC2_CLKC_CLKEN_MASK 0x00000001
#define HWIO_ADC2_CLKC_ADC2_CLKC_STA_SHFT 1
#define HWIO_ADC2_CLKC_ADC2_CLKC_STA_MASK 0x00000002
#define HWIO_ADC2_CLKC_ADC2_CLKC_SLPEN_SHFT 3
#define HWIO_ADC2_CLKC_ADC2_CLKC_SLPEN_MASK 0x00000008


//--------

#define HWIO_ADC3_CLKC_ADDR  0xF000300C  
#define HWIO_ADC3_CLKC_ADC3_CLKC_CLKEN_SHFT 0
#define HWIO_ADC3_CLKC_ADC3_CLKC_CLKEN_MASK 0x00000001
#define HWIO_ADC3_CLKC_ADC3_CLKC_STA_SHFT 1
#define HWIO_ADC3_CLKC_ADC3_CLKC_STA_MASK 0x00000002
#define HWIO_ADC3_CLKC_ADC3_CLKC_SLPEN_SHFT 3
#define HWIO_ADC3_CLKC_ADC3_CLKC_SLPEN_MASK 0x00000008


//--------

#define HWIO_ADC0_SUBID_ADDR  0xF0003030  
#define HWIO_ADC0_SUBID_ADC0_SUBID_ADCREV_SHFT 0
#define HWIO_ADC0_SUBID_ADC0_SUBID_ADCREV_MASK 0x000000ff
#define HWIO_ADC0_SUBID_ADC0_SUBID_ADCTYPE_SHFT 8
#define HWIO_ADC0_SUBID_ADC0_SUBID_ADCTYPE_MASK 0x0000ff00


//--------

#define HWIO_ADC1_SUBID_ADDR  0xF0003034  
#define HWIO_ADC1_SUBID_ADC1_SUBID_ADCREV_SHFT 0
#define HWIO_ADC1_SUBID_ADC1_SUBID_ADCREV_MASK 0x000000ff
#define HWIO_ADC1_SUBID_ADC1_SUBID_ADCTYPE_SHFT 8
#define HWIO_ADC1_SUBID_ADC1_SUBID_ADCTYPE_MASK 0x0000ff00


//--------

#define HWIO_ADC2_SUBID_ADDR  0xF0003038  
#define HWIO_ADC2_SUBID_ADC2_SUBID_ADCREV_SHFT 0
#define HWIO_ADC2_SUBID_ADC2_SUBID_ADCREV_MASK 0x000000ff
#define HWIO_ADC2_SUBID_ADC2_SUBID_ADCTYPE_SHFT 8
#define HWIO_ADC2_SUBID_ADC2_SUBID_ADCTYPE_MASK 0x0000ff00


//--------

#define HWIO_ADC3_SUBID_ADDR  0xF000303C  
#define HWIO_ADC3_SUBID_ADC3_SUBID_ADCREV_SHFT 0
#define HWIO_ADC3_SUBID_ADC3_SUBID_ADCREV_MASK 0x000000ff
#define HWIO_ADC3_SUBID_ADC3_SUBID_ADCTYPE_SHFT 8
#define HWIO_ADC3_SUBID_ADC3_SUBID_ADCTYPE_MASK 0x0000ff00


//--------

#define HWIO_ADC0_DBG_ADDR  0xF0003060  
#define HWIO_ADC0_DBG_ADC0_DBG_TGS_SHFT 0
#define HWIO_ADC0_DBG_ADC0_DBG_TGS_MASK 0x00000003
#define HWIO_ADC0_DBG_ADC0_DBG_TG_B_SHFT 2
#define HWIO_ADC0_DBG_ADC0_DBG_TG_B_MASK 0x00000004
#define HWIO_ADC0_DBG_ADC0_DBG_TG_P_SHFT 3
#define HWIO_ADC0_DBG_ADC0_DBG_TG_P_MASK 0x00000008
#define HWIO_ADC0_DBG_ADC0_DBG_SUS_SHFT 24
#define HWIO_ADC0_DBG_ADC0_DBG_SUS_MASK 0x0f000000
#define HWIO_ADC0_DBG_ADC0_DBG_SUS_P_SHFT 28
#define HWIO_ADC0_DBG_ADC0_DBG_SUS_P_MASK 0x10000000
#define HWIO_ADC0_DBG_ADC0_DBG_SUSSTA_SHFT 29
#define HWIO_ADC0_DBG_ADC0_DBG_SUSSTA_MASK 0x20000000


//--------

#define HWIO_ADC1_DBG_ADDR  0xF0003064  
#define HWIO_ADC1_DBG_ADC1_DBG_TGS_SHFT 0
#define HWIO_ADC1_DBG_ADC1_DBG_TGS_MASK 0x00000003
#define HWIO_ADC1_DBG_ADC1_DBG_TG_B_SHFT 2
#define HWIO_ADC1_DBG_ADC1_DBG_TG_B_MASK 0x00000004
#define HWIO_ADC1_DBG_ADC1_DBG_TG_P_SHFT 3
#define HWIO_ADC1_DBG_ADC1_DBG_TG_P_MASK 0x00000008
#define HWIO_ADC1_DBG_ADC1_DBG_SUS_SHFT 24
#define HWIO_ADC1_DBG_ADC1_DBG_SUS_MASK 0x0f000000
#define HWIO_ADC1_DBG_ADC1_DBG_SUS_P_SHFT 28
#define HWIO_ADC1_DBG_ADC1_DBG_SUS_P_MASK 0x10000000
#define HWIO_ADC1_DBG_ADC1_DBG_SUSSTA_SHFT 29
#define HWIO_ADC1_DBG_ADC1_DBG_SUSSTA_MASK 0x20000000


//--------

#define HWIO_ADC2_DBG_ADDR  0xF0003068  
#define HWIO_ADC2_DBG_ADC2_DBG_TGS_SHFT 0
#define HWIO_ADC2_DBG_ADC2_DBG_TGS_MASK 0x00000003
#define HWIO_ADC2_DBG_ADC2_DBG_TG_B_SHFT 2
#define HWIO_ADC2_DBG_ADC2_DBG_TG_B_MASK 0x00000004
#define HWIO_ADC2_DBG_ADC2_DBG_TG_P_SHFT 3
#define HWIO_ADC2_DBG_ADC2_DBG_TG_P_MASK 0x00000008
#define HWIO_ADC2_DBG_ADC2_DBG_SUS_SHFT 24
#define HWIO_ADC2_DBG_ADC2_DBG_SUS_MASK 0x0f000000
#define HWIO_ADC2_DBG_ADC2_DBG_SUS_P_SHFT 28
#define HWIO_ADC2_DBG_ADC2_DBG_SUS_P_MASK 0x10000000
#define HWIO_ADC2_DBG_ADC2_DBG_SUSSTA_SHFT 29
#define HWIO_ADC2_DBG_ADC2_DBG_SUSSTA_MASK 0x20000000


//--------

#define HWIO_ADC3_DBG_ADDR  0xF000306C  
#define HWIO_ADC3_DBG_ADC3_DBG_TGS_SHFT 0
#define HWIO_ADC3_DBG_ADC3_DBG_TGS_MASK 0x00000003
#define HWIO_ADC3_DBG_ADC3_DBG_TG_B_SHFT 2
#define HWIO_ADC3_DBG_ADC3_DBG_TG_B_MASK 0x00000004
#define HWIO_ADC3_DBG_ADC3_DBG_TG_P_SHFT 3
#define HWIO_ADC3_DBG_ADC3_DBG_TG_P_MASK 0x00000008
#define HWIO_ADC3_DBG_ADC3_DBG_SUS_SHFT 24
#define HWIO_ADC3_DBG_ADC3_DBG_SUS_MASK 0x0f000000
#define HWIO_ADC3_DBG_ADC3_DBG_SUS_P_SHFT 28
#define HWIO_ADC3_DBG_ADC3_DBG_SUS_P_MASK 0x10000000
#define HWIO_ADC3_DBG_ADC3_DBG_SUSSTA_SHFT 29
#define HWIO_ADC3_DBG_ADC3_DBG_SUSSTA_MASK 0x20000000


//--------

#define HWIO_ADC0_RSTCLR_ADDR  0xF0003090  
#define HWIO_ADC0_RSTCLR_ADC0_RSTCLR_CLR_SHFT 0
#define HWIO_ADC0_RSTCLR_ADC0_RSTCLR_CLR_MASK 0x00000001


//--------

#define HWIO_ADC1_RSTCLR_ADDR  0xF0003094  
#define HWIO_ADC1_RSTCLR_ADC1_RSTCLR_CLR_SHFT 0
#define HWIO_ADC1_RSTCLR_ADC1_RSTCLR_CLR_MASK 0x00000001


//--------

#define HWIO_ADC2_RSTCLR_ADDR  0xF0003098  
#define HWIO_ADC2_RSTCLR_ADC2_RSTCLR_CLR_SHFT 0
#define HWIO_ADC2_RSTCLR_ADC2_RSTCLR_CLR_MASK 0x00000001


//--------

#define HWIO_ADC3_RSTCLR_ADDR  0xF000309C  
#define HWIO_ADC3_RSTCLR_ADC3_RSTCLR_CLR_SHFT 0
#define HWIO_ADC3_RSTCLR_ADC3_RSTCLR_CLR_MASK 0x00000001


//--------

#define HWIO_ADC0_RST1_ADDR  0xF00030C0  
#define HWIO_ADC0_RST1_ADC0_RST1_RST_SHFT 0
#define HWIO_ADC0_RST1_ADC0_RST1_RST_MASK 0x00000001


//--------

#define HWIO_ADC1_RST1_ADDR  0xF00030C4  
#define HWIO_ADC1_RST1_ADC1_RST1_RST_SHFT 0
#define HWIO_ADC1_RST1_ADC1_RST1_RST_MASK 0x00000001


//--------

#define HWIO_ADC2_RST1_ADDR  0xF00030C8  
#define HWIO_ADC2_RST1_ADC2_RST1_RST_SHFT 0
#define HWIO_ADC2_RST1_ADC2_RST1_RST_MASK 0x00000001


//--------

#define HWIO_ADC3_RST1_ADDR  0xF00030CC  
#define HWIO_ADC3_RST1_ADC3_RST1_RST_SHFT 0
#define HWIO_ADC3_RST1_ADC3_RST1_RST_MASK 0x00000001


//--------

#define HWIO_ADC0_RST0_ADDR  0xF00030F0  
#define HWIO_ADC0_RST0_ADC0_RST0_RST_SHFT 0
#define HWIO_ADC0_RST0_ADC0_RST0_RST_MASK 0x00000001
#define HWIO_ADC0_RST0_ADC0_RST0_RSTSTAT_SHFT 1
#define HWIO_ADC0_RST0_ADC0_RST0_RSTSTAT_MASK 0x00000002


//--------

#define HWIO_ADC1_RST0_ADDR  0xF00030F4  
#define HWIO_ADC1_RST0_ADC1_RST0_RST_SHFT 0
#define HWIO_ADC1_RST0_ADC1_RST0_RST_MASK 0x00000001
#define HWIO_ADC1_RST0_ADC1_RST0_RSTSTAT_SHFT 1
#define HWIO_ADC1_RST0_ADC1_RST0_RSTSTAT_MASK 0x00000002


//--------

#define HWIO_ADC2_RST0_ADDR  0xF00030F8  
#define HWIO_ADC2_RST0_ADC2_RST0_RST_SHFT 0
#define HWIO_ADC2_RST0_ADC2_RST0_RST_MASK 0x00000001
#define HWIO_ADC2_RST0_ADC2_RST0_RSTSTAT_SHFT 1
#define HWIO_ADC2_RST0_ADC2_RST0_RSTSTAT_MASK 0x00000002


//--------

#define HWIO_ADC3_RST0_ADDR  0xF00030FC  
#define HWIO_ADC3_RST0_ADC3_RST0_RST_SHFT 0
#define HWIO_ADC3_RST0_ADC3_RST0_RST_MASK 0x00000001
#define HWIO_ADC3_RST0_ADC3_RST0_RSTSTAT_SHFT 1
#define HWIO_ADC3_RST0_ADC3_RST0_RSTSTAT_MASK 0x00000002


//--------

#define HWIO_ADC0_ACCEN0_ADDR  0xF0003120  
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN0_SHFT 0
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN0_MASK 0x00000001
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN1_SHFT 1
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN1_MASK 0x00000002
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN2_SHFT 2
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN2_MASK 0x00000004
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN3_SHFT 3
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN3_MASK 0x00000008
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN4_SHFT 4
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN4_MASK 0x00000010
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN5_SHFT 5
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN5_MASK 0x00000020
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN6_SHFT 6
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN6_MASK 0x00000040
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN7_SHFT 7
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN7_MASK 0x00000080
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN8_SHFT 8
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN8_MASK 0x00000100
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN9_SHFT 9
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN9_MASK 0x00000200
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN10_SHFT 10
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN10_MASK 0x00000400
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN11_SHFT 11
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN11_MASK 0x00000800
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN12_SHFT 12
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN12_MASK 0x00001000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN13_SHFT 13
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN13_MASK 0x00002000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN14_SHFT 14
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN14_MASK 0x00004000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN15_SHFT 15
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN15_MASK 0x00008000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN16_SHFT 16
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN16_MASK 0x00010000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN17_SHFT 17
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN17_MASK 0x00020000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN18_SHFT 18
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN18_MASK 0x00040000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN19_SHFT 19
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN19_MASK 0x00080000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN20_SHFT 20
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN20_MASK 0x00100000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN21_SHFT 21
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN21_MASK 0x00200000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN22_SHFT 22
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN22_MASK 0x00400000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN23_SHFT 23
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN23_MASK 0x00800000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN24_SHFT 24
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN24_MASK 0x01000000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN25_SHFT 25
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN25_MASK 0x02000000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN26_SHFT 26
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN26_MASK 0x04000000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN27_SHFT 27
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN27_MASK 0x08000000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN28_SHFT 28
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN28_MASK 0x10000000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN29_SHFT 29
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN29_MASK 0x20000000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN30_SHFT 30
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN30_MASK 0x40000000
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN31_SHFT 31
#define HWIO_ADC0_ACCEN0_ADC0_ACCEN0_EN31_MASK 0x80000000


//--------

#define HWIO_ADC1_ACCEN0_ADDR  0xF0003124  
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN0_SHFT 0
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN0_MASK 0x00000001
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN1_SHFT 1
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN1_MASK 0x00000002
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN2_SHFT 2
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN2_MASK 0x00000004
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN3_SHFT 3
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN3_MASK 0x00000008
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN4_SHFT 4
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN4_MASK 0x00000010
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN5_SHFT 5
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN5_MASK 0x00000020
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN6_SHFT 6
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN6_MASK 0x00000040
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN7_SHFT 7
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN7_MASK 0x00000080
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN8_SHFT 8
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN8_MASK 0x00000100
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN9_SHFT 9
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN9_MASK 0x00000200
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN10_SHFT 10
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN10_MASK 0x00000400
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN11_SHFT 11
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN11_MASK 0x00000800
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN12_SHFT 12
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN12_MASK 0x00001000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN13_SHFT 13
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN13_MASK 0x00002000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN14_SHFT 14
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN14_MASK 0x00004000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN15_SHFT 15
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN15_MASK 0x00008000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN16_SHFT 16
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN16_MASK 0x00010000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN17_SHFT 17
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN17_MASK 0x00020000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN18_SHFT 18
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN18_MASK 0x00040000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN19_SHFT 19
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN19_MASK 0x00080000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN20_SHFT 20
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN20_MASK 0x00100000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN21_SHFT 21
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN21_MASK 0x00200000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN22_SHFT 22
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN22_MASK 0x00400000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN23_SHFT 23
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN23_MASK 0x00800000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN24_SHFT 24
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN24_MASK 0x01000000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN25_SHFT 25
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN25_MASK 0x02000000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN26_SHFT 26
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN26_MASK 0x04000000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN27_SHFT 27
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN27_MASK 0x08000000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN28_SHFT 28
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN28_MASK 0x10000000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN29_SHFT 29
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN29_MASK 0x20000000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN30_SHFT 30
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN30_MASK 0x40000000
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN31_SHFT 31
#define HWIO_ADC1_ACCEN0_ADC1_ACCEN0_EN31_MASK 0x80000000


//--------

#define HWIO_ADC2_ACCEN0_ADDR  0xF0003128  
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN0_SHFT 0
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN0_MASK 0x00000001
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN1_SHFT 1
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN1_MASK 0x00000002
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN2_SHFT 2
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN2_MASK 0x00000004
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN3_SHFT 3
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN3_MASK 0x00000008
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN4_SHFT 4
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN4_MASK 0x00000010
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN5_SHFT 5
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN5_MASK 0x00000020
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN6_SHFT 6
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN6_MASK 0x00000040
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN7_SHFT 7
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN7_MASK 0x00000080
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN8_SHFT 8
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN8_MASK 0x00000100
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN9_SHFT 9
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN9_MASK 0x00000200
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN10_SHFT 10
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN10_MASK 0x00000400
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN11_SHFT 11
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN11_MASK 0x00000800
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN12_SHFT 12
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN12_MASK 0x00001000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN13_SHFT 13
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN13_MASK 0x00002000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN14_SHFT 14
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN14_MASK 0x00004000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN15_SHFT 15
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN15_MASK 0x00008000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN16_SHFT 16
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN16_MASK 0x00010000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN17_SHFT 17
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN17_MASK 0x00020000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN18_SHFT 18
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN18_MASK 0x00040000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN19_SHFT 19
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN19_MASK 0x00080000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN20_SHFT 20
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN20_MASK 0x00100000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN21_SHFT 21
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN21_MASK 0x00200000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN22_SHFT 22
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN22_MASK 0x00400000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN23_SHFT 23
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN23_MASK 0x00800000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN24_SHFT 24
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN24_MASK 0x01000000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN25_SHFT 25
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN25_MASK 0x02000000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN26_SHFT 26
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN26_MASK 0x04000000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN27_SHFT 27
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN27_MASK 0x08000000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN28_SHFT 28
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN28_MASK 0x10000000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN29_SHFT 29
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN29_MASK 0x20000000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN30_SHFT 30
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN30_MASK 0x40000000
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN31_SHFT 31
#define HWIO_ADC2_ACCEN0_ADC2_ACCEN0_EN31_MASK 0x80000000


//--------

#define HWIO_ADC3_ACCEN0_ADDR  0xF000312C  
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN0_SHFT 0
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN0_MASK 0x00000001
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN1_SHFT 1
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN1_MASK 0x00000002
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN2_SHFT 2
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN2_MASK 0x00000004
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN3_SHFT 3
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN3_MASK 0x00000008
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN4_SHFT 4
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN4_MASK 0x00000010
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN5_SHFT 5
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN5_MASK 0x00000020
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN6_SHFT 6
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN6_MASK 0x00000040
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN7_SHFT 7
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN7_MASK 0x00000080
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN8_SHFT 8
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN8_MASK 0x00000100
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN9_SHFT 9
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN9_MASK 0x00000200
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN10_SHFT 10
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN10_MASK 0x00000400
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN11_SHFT 11
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN11_MASK 0x00000800
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN12_SHFT 12
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN12_MASK 0x00001000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN13_SHFT 13
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN13_MASK 0x00002000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN14_SHFT 14
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN14_MASK 0x00004000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN15_SHFT 15
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN15_MASK 0x00008000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN16_SHFT 16
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN16_MASK 0x00010000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN17_SHFT 17
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN17_MASK 0x00020000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN18_SHFT 18
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN18_MASK 0x00040000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN19_SHFT 19
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN19_MASK 0x00080000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN20_SHFT 20
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN20_MASK 0x00100000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN21_SHFT 21
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN21_MASK 0x00200000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN22_SHFT 22
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN22_MASK 0x00400000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN23_SHFT 23
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN23_MASK 0x00800000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN24_SHFT 24
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN24_MASK 0x01000000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN25_SHFT 25
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN25_MASK 0x02000000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN26_SHFT 26
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN26_MASK 0x04000000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN27_SHFT 27
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN27_MASK 0x08000000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN28_SHFT 28
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN28_MASK 0x10000000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN29_SHFT 29
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN29_MASK 0x20000000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN30_SHFT 30
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN30_MASK 0x40000000
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN31_SHFT 31
#define HWIO_ADC3_ACCEN0_ADC3_ACCEN0_EN31_MASK 0x80000000


//--------

#define HWIO_ADC0_GCTL_ADDR  0xF0003150  
#define HWIO_ADC0_GCTL_ADC0_GCTL_USC_SHFT 16
#define HWIO_ADC0_GCTL_ADC0_GCTL_USC_MASK 0x00010000
#define HWIO_ADC0_GCTL_ADC0_GCTL_SUPVSEL_SHFT 17
#define HWIO_ADC0_GCTL_ADC0_GCTL_SUPVSEL_MASK 0x00060000
#define HWIO_ADC0_GCTL_ADC0_GCTL_CPWC_SHFT 19
#define HWIO_ADC0_GCTL_ADC0_GCTL_CPWC_MASK 0x00080000
#define HWIO_ADC0_GCTL_ADC0_GCTL_QJZ_SHFT 20
#define HWIO_ADC0_GCTL_ADC0_GCTL_QJZ_MASK 0x00100000


//--------

#define HWIO_ADC1_GCTL_ADDR  0xF0003154  
#define HWIO_ADC1_GCTL_ADC1_GCTL_USC_SHFT 16
#define HWIO_ADC1_GCTL_ADC1_GCTL_USC_MASK 0x00010000
#define HWIO_ADC1_GCTL_ADC1_GCTL_SUPVSEL_SHFT 17
#define HWIO_ADC1_GCTL_ADC1_GCTL_SUPVSEL_MASK 0x00060000
#define HWIO_ADC1_GCTL_ADC1_GCTL_CPWC_SHFT 19
#define HWIO_ADC1_GCTL_ADC1_GCTL_CPWC_MASK 0x00080000
#define HWIO_ADC1_GCTL_ADC1_GCTL_QJZ_SHFT 20
#define HWIO_ADC1_GCTL_ADC1_GCTL_QJZ_MASK 0x00100000


//--------

#define HWIO_ADC2_GCTL_ADDR  0xF0003158  
#define HWIO_ADC2_GCTL_ADC2_GCTL_USC_SHFT 16
#define HWIO_ADC2_GCTL_ADC2_GCTL_USC_MASK 0x00010000
#define HWIO_ADC2_GCTL_ADC2_GCTL_SUPVSEL_SHFT 17
#define HWIO_ADC2_GCTL_ADC2_GCTL_SUPVSEL_MASK 0x00060000
#define HWIO_ADC2_GCTL_ADC2_GCTL_CPWC_SHFT 19
#define HWIO_ADC2_GCTL_ADC2_GCTL_CPWC_MASK 0x00080000
#define HWIO_ADC2_GCTL_ADC2_GCTL_QJZ_SHFT 20
#define HWIO_ADC2_GCTL_ADC2_GCTL_QJZ_MASK 0x00100000


//--------

#define HWIO_ADC3_GCTL_ADDR  0xF000315C  
#define HWIO_ADC3_GCTL_ADC3_GCTL_USC_SHFT 16
#define HWIO_ADC3_GCTL_ADC3_GCTL_USC_MASK 0x00010000
#define HWIO_ADC3_GCTL_ADC3_GCTL_SUPVSEL_SHFT 17
#define HWIO_ADC3_GCTL_ADC3_GCTL_SUPVSEL_MASK 0x00060000
#define HWIO_ADC3_GCTL_ADC3_GCTL_CPWC_SHFT 19
#define HWIO_ADC3_GCTL_ADC3_GCTL_CPWC_MASK 0x00080000
#define HWIO_ADC3_GCTL_ADC3_GCTL_QJZ_SHFT 20
#define HWIO_ADC3_GCTL_ADC3_GCTL_QJZ_MASK 0x00100000


//--------

#define HWIO_ADC0_ACESP0_ADDR  0xF0003180  
#define HWIO_ADC0_ACESP0_ADC0_ACESP0_APC_SHFT 0
#define HWIO_ADC0_ACESP0_ADC0_ACESP0_APC_MASK 0x00000001
#define HWIO_ADC0_ACESP0_ADC0_ACESP0_API_SHFT 16
#define HWIO_ADC0_ACESP0_ADC0_ACESP0_API_MASK 0x00010000


//--------

#define HWIO_ADC1_ACESP0_ADDR  0xF0003184  
#define HWIO_ADC1_ACESP0_ADC1_ACESP0_APC_SHFT 0
#define HWIO_ADC1_ACESP0_ADC1_ACESP0_APC_MASK 0x00000001
#define HWIO_ADC1_ACESP0_ADC1_ACESP0_API_SHFT 16
#define HWIO_ADC1_ACESP0_ADC1_ACESP0_API_MASK 0x00010000


//--------

#define HWIO_ADC2_ACESP0_ADDR  0xF0003188  
#define HWIO_ADC2_ACESP0_ADC2_ACESP0_APC_SHFT 0
#define HWIO_ADC2_ACESP0_ADC2_ACESP0_APC_MASK 0x00000001
#define HWIO_ADC2_ACESP0_ADC2_ACESP0_API_SHFT 16
#define HWIO_ADC2_ACESP0_ADC2_ACESP0_API_MASK 0x00010000


//--------

#define HWIO_ADC3_ACESP0_ADDR  0xF000318C  
#define HWIO_ADC3_ACESP0_ADC3_ACESP0_APC_SHFT 0
#define HWIO_ADC3_ACESP0_ADC3_ACESP0_APC_MASK 0x00000001
#define HWIO_ADC3_ACESP0_ADC3_ACESP0_API_SHFT 16
#define HWIO_ADC3_ACESP0_ADC3_ACESP0_API_MASK 0x00010000


//--------

#define HWIO_ADC0_ACESP1_ADDR  0xF00031B0  
#define HWIO_ADC0_ACESP1_ADC0_ACESP1_APS_SHFT 0
#define HWIO_ADC0_ACESP1_ADC0_ACESP1_APS_MASK 0x00000001
#define HWIO_ADC0_ACESP1_ADC0_ACESP1_APR_SHFT 16
#define HWIO_ADC0_ACESP1_ADC0_ACESP1_APR_MASK 0x00010000


//--------

#define HWIO_ADC1_ACESP1_ADDR  0xF00031B4  
#define HWIO_ADC1_ACESP1_ADC1_ACESP1_APS_SHFT 0
#define HWIO_ADC1_ACESP1_ADC1_ACESP1_APS_MASK 0x00000001
#define HWIO_ADC1_ACESP1_ADC1_ACESP1_APR_SHFT 16
#define HWIO_ADC1_ACESP1_ADC1_ACESP1_APR_MASK 0x00010000


//--------

#define HWIO_ADC2_ACESP1_ADDR  0xF00031B8  
#define HWIO_ADC2_ACESP1_ADC2_ACESP1_APS_SHFT 0
#define HWIO_ADC2_ACESP1_ADC2_ACESP1_APS_MASK 0x00000001
#define HWIO_ADC2_ACESP1_ADC2_ACESP1_APR_SHFT 16
#define HWIO_ADC2_ACESP1_ADC2_ACESP1_APR_MASK 0x00010000


//--------

#define HWIO_ADC3_ACESP1_ADDR  0xF00031BC  
#define HWIO_ADC3_ACESP1_ADC3_ACESP1_APS_SHFT 0
#define HWIO_ADC3_ACESP1_ADC3_ACESP1_APS_MASK 0x00000001
#define HWIO_ADC3_ACESP1_ADC3_ACESP1_APR_SHFT 16
#define HWIO_ADC3_ACESP1_ADC3_ACESP1_APR_MASK 0x00010000


//--------

#define HWIO_ADC0_ACESP2_ADDR  0xF00031E0  
#define HWIO_ADC0_ACESP2_ADC0_ACESP2_APF_SHFT 0
#define HWIO_ADC0_ACESP2_ADC0_ACESP2_APF_MASK 0x00000001
#define HWIO_ADC0_ACESP2_ADC0_ACESP2_APGC_SHFT 16
#define HWIO_ADC0_ACESP2_ADC0_ACESP2_APGC_MASK 0x00010000
#define HWIO_ADC0_ACESP2_ADC0_ACESP2_APEM_SHFT 17
#define HWIO_ADC0_ACESP2_ADC0_ACESP2_APEM_MASK 0x00020000
#define HWIO_ADC0_ACESP2_ADC0_ACESP2_APTF_SHFT 18
#define HWIO_ADC0_ACESP2_ADC0_ACESP2_APTF_MASK 0x00040000


//--------

#define HWIO_ADC1_ACESP2_ADDR  0xF00031E4  
#define HWIO_ADC1_ACESP2_ADC1_ACESP2_APF_SHFT 0
#define HWIO_ADC1_ACESP2_ADC1_ACESP2_APF_MASK 0x00000001
#define HWIO_ADC1_ACESP2_ADC1_ACESP2_APGC_SHFT 16
#define HWIO_ADC1_ACESP2_ADC1_ACESP2_APGC_MASK 0x00010000
#define HWIO_ADC1_ACESP2_ADC1_ACESP2_APEM_SHFT 17
#define HWIO_ADC1_ACESP2_ADC1_ACESP2_APEM_MASK 0x00020000
#define HWIO_ADC1_ACESP2_ADC1_ACESP2_APTF_SHFT 18
#define HWIO_ADC1_ACESP2_ADC1_ACESP2_APTF_MASK 0x00040000


//--------

#define HWIO_ADC2_ACESP2_ADDR  0xF00031E8  
#define HWIO_ADC2_ACESP2_ADC2_ACESP2_APF_SHFT 0
#define HWIO_ADC2_ACESP2_ADC2_ACESP2_APF_MASK 0x00000001
#define HWIO_ADC2_ACESP2_ADC2_ACESP2_APGC_SHFT 16
#define HWIO_ADC2_ACESP2_ADC2_ACESP2_APGC_MASK 0x00010000
#define HWIO_ADC2_ACESP2_ADC2_ACESP2_APEM_SHFT 17
#define HWIO_ADC2_ACESP2_ADC2_ACESP2_APEM_MASK 0x00020000
#define HWIO_ADC2_ACESP2_ADC2_ACESP2_APTF_SHFT 18
#define HWIO_ADC2_ACESP2_ADC2_ACESP2_APTF_MASK 0x00040000


//--------

#define HWIO_ADC3_ACESP2_ADDR  0xF00031EC  
#define HWIO_ADC3_ACESP2_ADC3_ACESP2_APF_SHFT 0
#define HWIO_ADC3_ACESP2_ADC3_ACESP2_APF_MASK 0x00000001
#define HWIO_ADC3_ACESP2_ADC3_ACESP2_APGC_SHFT 16
#define HWIO_ADC3_ACESP2_ADC3_ACESP2_APGC_MASK 0x00010000
#define HWIO_ADC3_ACESP2_ADC3_ACESP2_APEM_SHFT 17
#define HWIO_ADC3_ACESP2_ADC3_ACESP2_APEM_MASK 0x00020000
#define HWIO_ADC3_ACESP2_ADC3_ACESP2_APTF_SHFT 18
#define HWIO_ADC3_ACESP2_ADC3_ACESP2_APTF_MASK 0x00040000


//--------

#define HWIO_ADC0_GBOUNDSEL_ADDR  0xF0003210  
#define HWIO_ADC0_GBOUNDSEL_ADC0_GBOUNDSEL_BOUND0_SHFT 0
#define HWIO_ADC0_GBOUNDSEL_ADC0_GBOUNDSEL_BOUND0_MASK 0x00000fff
#define HWIO_ADC0_GBOUNDSEL_ADC0_GBOUNDSEL_BOUND1_SHFT 16
#define HWIO_ADC0_GBOUNDSEL_ADC0_GBOUNDSEL_BOUND1_MASK 0x0fff0000


//--------

#define HWIO_ADC1_GBOUNDSEL_ADDR  0xF0003214  
#define HWIO_ADC1_GBOUNDSEL_ADC1_GBOUNDSEL_BOUND0_SHFT 0
#define HWIO_ADC1_GBOUNDSEL_ADC1_GBOUNDSEL_BOUND0_MASK 0x00000fff
#define HWIO_ADC1_GBOUNDSEL_ADC1_GBOUNDSEL_BOUND1_SHFT 16
#define HWIO_ADC1_GBOUNDSEL_ADC1_GBOUNDSEL_BOUND1_MASK 0x0fff0000


//--------

#define HWIO_ADC2_GBOUNDSEL_ADDR  0xF0003218  
#define HWIO_ADC2_GBOUNDSEL_ADC2_GBOUNDSEL_BOUND0_SHFT 0
#define HWIO_ADC2_GBOUNDSEL_ADC2_GBOUNDSEL_BOUND0_MASK 0x00000fff
#define HWIO_ADC2_GBOUNDSEL_ADC2_GBOUNDSEL_BOUND1_SHFT 16
#define HWIO_ADC2_GBOUNDSEL_ADC2_GBOUNDSEL_BOUND1_MASK 0x0fff0000


//--------

#define HWIO_ADC3_GBOUNDSEL_ADDR  0xF000321C  
#define HWIO_ADC3_GBOUNDSEL_ADC3_GBOUNDSEL_BOUND0_SHFT 0
#define HWIO_ADC3_GBOUNDSEL_ADC3_GBOUNDSEL_BOUND0_MASK 0x00000fff
#define HWIO_ADC3_GBOUNDSEL_ADC3_GBOUNDSEL_BOUND1_SHFT 16
#define HWIO_ADC3_GBOUNDSEL_ADC3_GBOUNDSEL_BOUND1_MASK 0x0fff0000


//--------

#define HWIO_ADC0_GEF_ADDR  0xF0003240  
#define HWIO_ADC0_GEF_ADC0_GEF_REGF_SHFT 8
#define HWIO_ADC0_GEF_ADC0_GEF_REGF_MASK 0x00000100
#define HWIO_ADC0_GEF_ADC0_GEF_REGC_SHFT 24
#define HWIO_ADC0_GEF_ADC0_GEF_REGC_MASK 0x01000000


//--------

#define HWIO_ADC1_GEF_ADDR  0xF0003244  
#define HWIO_ADC1_GEF_ADC1_GEF_REGF_SHFT 8
#define HWIO_ADC1_GEF_ADC1_GEF_REGF_MASK 0x00000100
#define HWIO_ADC1_GEF_ADC1_GEF_REGC_SHFT 24
#define HWIO_ADC1_GEF_ADC1_GEF_REGC_MASK 0x01000000


//--------

#define HWIO_ADC2_GEF_ADDR  0xF0003248  
#define HWIO_ADC2_GEF_ADC2_GEF_REGF_SHFT 8
#define HWIO_ADC2_GEF_ADC2_GEF_REGF_MASK 0x00000100
#define HWIO_ADC2_GEF_ADC2_GEF_REGC_SHFT 24
#define HWIO_ADC2_GEF_ADC2_GEF_REGC_MASK 0x01000000


//--------

#define HWIO_ADC3_GEF_ADDR  0xF000324C  
#define HWIO_ADC3_GEF_ADC3_GEF_REGF_SHFT 8
#define HWIO_ADC3_GEF_ADC3_GEF_REGF_MASK 0x00000100
#define HWIO_ADC3_GEF_ADC3_GEF_REGC_SHFT 24
#define HWIO_ADC3_GEF_ADC3_GEF_REGC_MASK 0x01000000


//--------

#define HWIO_ADC0_GENP_ADDR  0xF0003270  
#define HWIO_ADC0_GENP_ADC0_GENP_REV0NP_SHFT 16
#define HWIO_ADC0_GENP_ADC0_GENP_REV0NP_MASK 0x000f0000


//--------

#define HWIO_ADC1_GENP_ADDR  0xF0003274  
#define HWIO_ADC1_GENP_ADC1_GENP_REV0NP_SHFT 16
#define HWIO_ADC1_GENP_ADC1_GENP_REV0NP_MASK 0x000f0000


//--------

#define HWIO_ADC2_GENP_ADDR  0xF0003278  
#define HWIO_ADC2_GENP_ADC2_GENP_REV0NP_SHFT 16
#define HWIO_ADC2_GENP_ADC2_GENP_REV0NP_MASK 0x000f0000


//--------

#define HWIO_ADC3_GENP_ADDR  0xF000327C  
#define HWIO_ADC3_GENP_ADC3_GENP_REV0NP_SHFT 16
#define HWIO_ADC3_GENP_ADC3_GENP_REV0NP_MASK 0x000f0000


//--------

#define HWIO_ADC0_GTESTCTL_ADDR  0xF00032A0  
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_CDCH_SHFT 0
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_CDCH_MASK 0x0000000f
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_CDGR_SHFT 4
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_CDGR_MASK 0x000000f0
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_CDEN_SHFT 8
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_CDEN_MASK 0x00000100
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_CDSEL_SHFT 9
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_CDSEL_MASK 0x00000600
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_CDWC_SHFT 15
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_CDWC_MASK 0x00008000
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_PDD_SHFT 16
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_PDD_MASK 0x00010000
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_MDPD_SHFT 17
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_MDPD_MASK 0x00020000
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_MDPU_SHFT 18
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_MDPU_MASK 0x00040000
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_MDWC_SHFT 23
#define HWIO_ADC0_GTESTCTL_ADC0_GTESTCTL_MDWC_MASK 0x00800000


//--------

#define HWIO_ADC1_GTESTCTL_ADDR  0xF00032A4  
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_CDCH_SHFT 0
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_CDCH_MASK 0x0000000f
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_CDGR_SHFT 4
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_CDGR_MASK 0x000000f0
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_CDEN_SHFT 8
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_CDEN_MASK 0x00000100
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_CDSEL_SHFT 9
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_CDSEL_MASK 0x00000600
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_CDWC_SHFT 15
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_CDWC_MASK 0x00008000
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_PDD_SHFT 16
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_PDD_MASK 0x00010000
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_MDPD_SHFT 17
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_MDPD_MASK 0x00020000
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_MDPU_SHFT 18
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_MDPU_MASK 0x00040000
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_MDWC_SHFT 23
#define HWIO_ADC1_GTESTCTL_ADC1_GTESTCTL_MDWC_MASK 0x00800000


//--------

#define HWIO_ADC2_GTESTCTL_ADDR  0xF00032A8  
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_CDCH_SHFT 0
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_CDCH_MASK 0x0000000f
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_CDGR_SHFT 4
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_CDGR_MASK 0x000000f0
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_CDEN_SHFT 8
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_CDEN_MASK 0x00000100
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_CDSEL_SHFT 9
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_CDSEL_MASK 0x00000600
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_CDWC_SHFT 15
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_CDWC_MASK 0x00008000
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_PDD_SHFT 16
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_PDD_MASK 0x00010000
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_MDPD_SHFT 17
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_MDPD_MASK 0x00020000
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_MDPU_SHFT 18
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_MDPU_MASK 0x00040000
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_MDWC_SHFT 23
#define HWIO_ADC2_GTESTCTL_ADC2_GTESTCTL_MDWC_MASK 0x00800000


//--------

#define HWIO_ADC3_GTESTCTL_ADDR  0xF00032AC  
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_CDCH_SHFT 0
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_CDCH_MASK 0x0000000f
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_CDGR_SHFT 4
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_CDGR_MASK 0x000000f0
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_CDEN_SHFT 8
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_CDEN_MASK 0x00000100
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_CDSEL_SHFT 9
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_CDSEL_MASK 0x00000600
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_CDWC_SHFT 15
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_CDWC_MASK 0x00008000
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_PDD_SHFT 16
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_PDD_MASK 0x00010000
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_MDPD_SHFT 17
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_MDPD_MASK 0x00020000
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_MDPU_SHFT 18
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_MDPU_MASK 0x00040000
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_MDWC_SHFT 23
#define HWIO_ADC3_GTESTCTL_ADC3_GTESTCTL_MDWC_MASK 0x00800000


//--------

#define HWIO_ADC0_GTESTE_ADDR  0xF00032D0  
#define HWIO_ADC0_GTESTE_ADC0_GTESTE_TFEP_SHFT 0
#define HWIO_ADC0_GTESTE_ADC0_GTESTE_TFEP_MASK 0x00000001


//--------

#define HWIO_ADC1_GTESTE_ADDR  0xF00032D4  
#define HWIO_ADC1_GTESTE_ADC1_GTESTE_TFEP_SHFT 0
#define HWIO_ADC1_GTESTE_ADC1_GTESTE_TFEP_MASK 0x00000001


//--------

#define HWIO_ADC2_GTESTE_ADDR  0xF00032D8  
#define HWIO_ADC2_GTESTE_ADC2_GTESTE_TFEP_SHFT 0
#define HWIO_ADC2_GTESTE_ADC2_GTESTE_TFEP_MASK 0x00000001


//--------

#define HWIO_ADC3_GTESTE_ADDR  0xF00032DC  
#define HWIO_ADC3_GTESTE_ADC3_GTESTE_TFEP_SHFT 0
#define HWIO_ADC3_GTESTE_ADC3_GTESTE_TFEP_MASK 0x00000001


//--------

#define HWIO_ADC0_GRESCTL_ADDR  0xF0003300  
#define HWIO_ADC0_GRESCTL_ADC0_GRESCTL_RINTCNT_SHFT 8
#define HWIO_ADC0_GRESCTL_ADC0_GRESCTL_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_GRESCTL_ADC0_GRESCTL_DRCTL_SHFT 16
#define HWIO_ADC0_GRESCTL_ADC0_GRESCTL_DRCTL_MASK 0x000f0000
#define HWIO_ADC0_GRESCTL_ADC0_GRESCTL_CFCLR_SHFT 23
#define HWIO_ADC0_GRESCTL_ADC0_GRESCTL_CFCLR_MASK 0x00800000
#define HWIO_ADC0_GRESCTL_ADC0_GRESCTL_WFR_SHFT 24
#define HWIO_ADC0_GRESCTL_ADC0_GRESCTL_WFR_MASK 0x01000000
#define HWIO_ADC0_GRESCTL_ADC0_GRESCTL_CF_SHFT 30
#define HWIO_ADC0_GRESCTL_ADC0_GRESCTL_CF_MASK 0x40000000
#define HWIO_ADC0_GRESCTL_ADC0_GRESCTL_SRGEN_SHFT 31
#define HWIO_ADC0_GRESCTL_ADC0_GRESCTL_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_GRESCTL_ADDR  0xF0003304  
#define HWIO_ADC1_GRESCTL_ADC1_GRESCTL_RINTCNT_SHFT 8
#define HWIO_ADC1_GRESCTL_ADC1_GRESCTL_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_GRESCTL_ADC1_GRESCTL_DRCTL_SHFT 16
#define HWIO_ADC1_GRESCTL_ADC1_GRESCTL_DRCTL_MASK 0x000f0000
#define HWIO_ADC1_GRESCTL_ADC1_GRESCTL_CFCLR_SHFT 23
#define HWIO_ADC1_GRESCTL_ADC1_GRESCTL_CFCLR_MASK 0x00800000
#define HWIO_ADC1_GRESCTL_ADC1_GRESCTL_WFR_SHFT 24
#define HWIO_ADC1_GRESCTL_ADC1_GRESCTL_WFR_MASK 0x01000000
#define HWIO_ADC1_GRESCTL_ADC1_GRESCTL_CF_SHFT 30
#define HWIO_ADC1_GRESCTL_ADC1_GRESCTL_CF_MASK 0x40000000
#define HWIO_ADC1_GRESCTL_ADC1_GRESCTL_SRGEN_SHFT 31
#define HWIO_ADC1_GRESCTL_ADC1_GRESCTL_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_GRESCTL_ADDR  0xF0003308  
#define HWIO_ADC2_GRESCTL_ADC2_GRESCTL_RINTCNT_SHFT 8
#define HWIO_ADC2_GRESCTL_ADC2_GRESCTL_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_GRESCTL_ADC2_GRESCTL_DRCTL_SHFT 16
#define HWIO_ADC2_GRESCTL_ADC2_GRESCTL_DRCTL_MASK 0x000f0000
#define HWIO_ADC2_GRESCTL_ADC2_GRESCTL_CFCLR_SHFT 23
#define HWIO_ADC2_GRESCTL_ADC2_GRESCTL_CFCLR_MASK 0x00800000
#define HWIO_ADC2_GRESCTL_ADC2_GRESCTL_WFR_SHFT 24
#define HWIO_ADC2_GRESCTL_ADC2_GRESCTL_WFR_MASK 0x01000000
#define HWIO_ADC2_GRESCTL_ADC2_GRESCTL_CF_SHFT 30
#define HWIO_ADC2_GRESCTL_ADC2_GRESCTL_CF_MASK 0x40000000
#define HWIO_ADC2_GRESCTL_ADC2_GRESCTL_SRGEN_SHFT 31
#define HWIO_ADC2_GRESCTL_ADC2_GRESCTL_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_GRESCTL_ADDR  0xF000330C  
#define HWIO_ADC3_GRESCTL_ADC3_GRESCTL_RINTCNT_SHFT 8
#define HWIO_ADC3_GRESCTL_ADC3_GRESCTL_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_GRESCTL_ADC3_GRESCTL_DRCTL_SHFT 16
#define HWIO_ADC3_GRESCTL_ADC3_GRESCTL_DRCTL_MASK 0x000f0000
#define HWIO_ADC3_GRESCTL_ADC3_GRESCTL_CFCLR_SHFT 23
#define HWIO_ADC3_GRESCTL_ADC3_GRESCTL_CFCLR_MASK 0x00800000
#define HWIO_ADC3_GRESCTL_ADC3_GRESCTL_WFR_SHFT 24
#define HWIO_ADC3_GRESCTL_ADC3_GRESCTL_WFR_MASK 0x01000000
#define HWIO_ADC3_GRESCTL_ADC3_GRESCTL_CF_SHFT 30
#define HWIO_ADC3_GRESCTL_ADC3_GRESCTL_CF_MASK 0x40000000
#define HWIO_ADC3_GRESCTL_ADC3_GRESCTL_SRGEN_SHFT 31
#define HWIO_ADC3_GRESCTL_ADC3_GRESCTL_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_GRES_ADDR  0xF0003330  
#define HWIO_ADC0_GRES_ADC0_GRES_RESULT_SHFT 0
#define HWIO_ADC0_GRES_ADC0_GRES_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_GRES_ADC0_GRES_GNR_SHFT 16
#define HWIO_ADC0_GRES_ADC0_GRES_GNR_MASK 0x000f0000
#define HWIO_ADC0_GRES_ADC0_GRES_CH_SHFT 20
#define HWIO_ADC0_GRES_ADC0_GRES_CH_MASK 0x01f00000
#define HWIO_ADC0_GRES_ADC0_GRES_EMUX_SHFT 25
#define HWIO_ADC0_GRES_ADC0_GRES_EMUX_MASK 0x0e000000
#define HWIO_ADC0_GRES_ADC0_GRES_CRS_SHFT 28
#define HWIO_ADC0_GRES_ADC0_GRES_CRS_MASK 0x30000000
#define HWIO_ADC0_GRES_ADC0_GRES_VF_SHFT 31
#define HWIO_ADC0_GRES_ADC0_GRES_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_GRES_ADDR  0xF0003334  
#define HWIO_ADC1_GRES_ADC1_GRES_RESULT_SHFT 0
#define HWIO_ADC1_GRES_ADC1_GRES_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_GRES_ADC1_GRES_GNR_SHFT 16
#define HWIO_ADC1_GRES_ADC1_GRES_GNR_MASK 0x000f0000
#define HWIO_ADC1_GRES_ADC1_GRES_CH_SHFT 20
#define HWIO_ADC1_GRES_ADC1_GRES_CH_MASK 0x01f00000
#define HWIO_ADC1_GRES_ADC1_GRES_EMUX_SHFT 25
#define HWIO_ADC1_GRES_ADC1_GRES_EMUX_MASK 0x0e000000
#define HWIO_ADC1_GRES_ADC1_GRES_CRS_SHFT 28
#define HWIO_ADC1_GRES_ADC1_GRES_CRS_MASK 0x30000000
#define HWIO_ADC1_GRES_ADC1_GRES_VF_SHFT 31
#define HWIO_ADC1_GRES_ADC1_GRES_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_GRES_ADDR  0xF0003338  
#define HWIO_ADC2_GRES_ADC2_GRES_RESULT_SHFT 0
#define HWIO_ADC2_GRES_ADC2_GRES_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_GRES_ADC2_GRES_GNR_SHFT 16
#define HWIO_ADC2_GRES_ADC2_GRES_GNR_MASK 0x000f0000
#define HWIO_ADC2_GRES_ADC2_GRES_CH_SHFT 20
#define HWIO_ADC2_GRES_ADC2_GRES_CH_MASK 0x01f00000
#define HWIO_ADC2_GRES_ADC2_GRES_EMUX_SHFT 25
#define HWIO_ADC2_GRES_ADC2_GRES_EMUX_MASK 0x0e000000
#define HWIO_ADC2_GRES_ADC2_GRES_CRS_SHFT 28
#define HWIO_ADC2_GRES_ADC2_GRES_CRS_MASK 0x30000000
#define HWIO_ADC2_GRES_ADC2_GRES_VF_SHFT 31
#define HWIO_ADC2_GRES_ADC2_GRES_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_GRES_ADDR  0xF000333C  
#define HWIO_ADC3_GRES_ADC3_GRES_RESULT_SHFT 0
#define HWIO_ADC3_GRES_ADC3_GRES_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_GRES_ADC3_GRES_GNR_SHFT 16
#define HWIO_ADC3_GRES_ADC3_GRES_GNR_MASK 0x000f0000
#define HWIO_ADC3_GRES_ADC3_GRES_CH_SHFT 20
#define HWIO_ADC3_GRES_ADC3_GRES_CH_MASK 0x01f00000
#define HWIO_ADC3_GRES_ADC3_GRES_EMUX_SHFT 25
#define HWIO_ADC3_GRES_ADC3_GRES_EMUX_MASK 0x0e000000
#define HWIO_ADC3_GRES_ADC3_GRES_CRS_SHFT 28
#define HWIO_ADC3_GRES_ADC3_GRES_CRS_MASK 0x30000000
#define HWIO_ADC3_GRES_ADC3_GRES_VF_SHFT 31
#define HWIO_ADC3_GRES_ADC3_GRES_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_GRESDBG_ADDR  0xF0003360  
#define HWIO_ADC0_GRESDBG_ADC0_GRESDBG_RESULT_SHFT 0
#define HWIO_ADC0_GRESDBG_ADC0_GRESDBG_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_GRESDBG_ADC0_GRESDBG_GNR_SHFT 16
#define HWIO_ADC0_GRESDBG_ADC0_GRESDBG_GNR_MASK 0x000f0000
#define HWIO_ADC0_GRESDBG_ADC0_GRESDBG_CH_SHFT 20
#define HWIO_ADC0_GRESDBG_ADC0_GRESDBG_CH_MASK 0x01f00000
#define HWIO_ADC0_GRESDBG_ADC0_GRESDBG_EMUX_SHFT 25
#define HWIO_ADC0_GRESDBG_ADC0_GRESDBG_EMUX_MASK 0x0e000000
#define HWIO_ADC0_GRESDBG_ADC0_GRESDBG_CRS_SHFT 28
#define HWIO_ADC0_GRESDBG_ADC0_GRESDBG_CRS_MASK 0x30000000
#define HWIO_ADC0_GRESDBG_ADC0_GRESDBG_VF_SHFT 31
#define HWIO_ADC0_GRESDBG_ADC0_GRESDBG_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_GRESDBG_ADDR  0xF0003364  
#define HWIO_ADC1_GRESDBG_ADC1_GRESDBG_RESULT_SHFT 0
#define HWIO_ADC1_GRESDBG_ADC1_GRESDBG_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_GRESDBG_ADC1_GRESDBG_GNR_SHFT 16
#define HWIO_ADC1_GRESDBG_ADC1_GRESDBG_GNR_MASK 0x000f0000
#define HWIO_ADC1_GRESDBG_ADC1_GRESDBG_CH_SHFT 20
#define HWIO_ADC1_GRESDBG_ADC1_GRESDBG_CH_MASK 0x01f00000
#define HWIO_ADC1_GRESDBG_ADC1_GRESDBG_EMUX_SHFT 25
#define HWIO_ADC1_GRESDBG_ADC1_GRESDBG_EMUX_MASK 0x0e000000
#define HWIO_ADC1_GRESDBG_ADC1_GRESDBG_CRS_SHFT 28
#define HWIO_ADC1_GRESDBG_ADC1_GRESDBG_CRS_MASK 0x30000000
#define HWIO_ADC1_GRESDBG_ADC1_GRESDBG_VF_SHFT 31
#define HWIO_ADC1_GRESDBG_ADC1_GRESDBG_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_GRESDBG_ADDR  0xF0003368  
#define HWIO_ADC2_GRESDBG_ADC2_GRESDBG_RESULT_SHFT 0
#define HWIO_ADC2_GRESDBG_ADC2_GRESDBG_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_GRESDBG_ADC2_GRESDBG_GNR_SHFT 16
#define HWIO_ADC2_GRESDBG_ADC2_GRESDBG_GNR_MASK 0x000f0000
#define HWIO_ADC2_GRESDBG_ADC2_GRESDBG_CH_SHFT 20
#define HWIO_ADC2_GRESDBG_ADC2_GRESDBG_CH_MASK 0x01f00000
#define HWIO_ADC2_GRESDBG_ADC2_GRESDBG_EMUX_SHFT 25
#define HWIO_ADC2_GRESDBG_ADC2_GRESDBG_EMUX_MASK 0x0e000000
#define HWIO_ADC2_GRESDBG_ADC2_GRESDBG_CRS_SHFT 28
#define HWIO_ADC2_GRESDBG_ADC2_GRESDBG_CRS_MASK 0x30000000
#define HWIO_ADC2_GRESDBG_ADC2_GRESDBG_VF_SHFT 31
#define HWIO_ADC2_GRESDBG_ADC2_GRESDBG_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_GRESDBG_ADDR  0xF000336C  
#define HWIO_ADC3_GRESDBG_ADC3_GRESDBG_RESULT_SHFT 0
#define HWIO_ADC3_GRESDBG_ADC3_GRESDBG_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_GRESDBG_ADC3_GRESDBG_GNR_SHFT 16
#define HWIO_ADC3_GRESDBG_ADC3_GRESDBG_GNR_MASK 0x000f0000
#define HWIO_ADC3_GRESDBG_ADC3_GRESDBG_CH_SHFT 20
#define HWIO_ADC3_GRESDBG_ADC3_GRESDBG_CH_MASK 0x01f00000
#define HWIO_ADC3_GRESDBG_ADC3_GRESDBG_EMUX_SHFT 25
#define HWIO_ADC3_GRESDBG_ADC3_GRESDBG_EMUX_MASK 0x0e000000
#define HWIO_ADC3_GRESDBG_ADC3_GRESDBG_CRS_SHFT 28
#define HWIO_ADC3_GRESDBG_ADC3_GRESDBG_CRS_MASK 0x30000000
#define HWIO_ADC3_GRESDBG_ADC3_GRESDBG_VF_SHFT 31
#define HWIO_ADC3_GRESDBG_ADC3_GRESDBG_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_TRGCTL_ADDR  0xF00033C0  
#define HWIO_ADC0_TRGCTL_ADC0_TRGCTL_TSC_SHFT 0
#define HWIO_ADC0_TRGCTL_ADC0_TRGCTL_TSC_MASK 0x0000003f
#define HWIO_ADC0_TRGCTL_ADC0_TRGCTL_QACT_SHFT 14
#define HWIO_ADC0_TRGCTL_ADC0_TRGCTL_QACT_MASK 0x00004000
#define HWIO_ADC0_TRGCTL_ADC0_TRGCTL_OV_SHFT 15
#define HWIO_ADC0_TRGCTL_ADC0_TRGCTL_OV_MASK 0x00008000
#define HWIO_ADC0_TRGCTL_ADC0_TRGCTL_TSCSET_SHFT 16
#define HWIO_ADC0_TRGCTL_ADC0_TRGCTL_TSCSET_MASK 0x003f0000
#define HWIO_ADC0_TRGCTL_ADC0_TRGCTL_ITSEL_SHFT 24
#define HWIO_ADC0_TRGCTL_ADC0_TRGCTL_ITSEL_MASK 0x03000000
#define HWIO_ADC0_TRGCTL_ADC0_TRGCTL_SIE_SHFT 28
#define HWIO_ADC0_TRGCTL_ADC0_TRGCTL_SIE_MASK 0x10000000
#define HWIO_ADC0_TRGCTL_ADC0_TRGCTL_COV_SHFT 31
#define HWIO_ADC0_TRGCTL_ADC0_TRGCTL_COV_MASK 0x80000000


//--------

#define HWIO_ADC1_TRGCTL_ADDR  0xF00033C4  
#define HWIO_ADC1_TRGCTL_ADC1_TRGCTL_TSC_SHFT 0
#define HWIO_ADC1_TRGCTL_ADC1_TRGCTL_TSC_MASK 0x0000003f
#define HWIO_ADC1_TRGCTL_ADC1_TRGCTL_QACT_SHFT 14
#define HWIO_ADC1_TRGCTL_ADC1_TRGCTL_QACT_MASK 0x00004000
#define HWIO_ADC1_TRGCTL_ADC1_TRGCTL_OV_SHFT 15
#define HWIO_ADC1_TRGCTL_ADC1_TRGCTL_OV_MASK 0x00008000
#define HWIO_ADC1_TRGCTL_ADC1_TRGCTL_TSCSET_SHFT 16
#define HWIO_ADC1_TRGCTL_ADC1_TRGCTL_TSCSET_MASK 0x003f0000
#define HWIO_ADC1_TRGCTL_ADC1_TRGCTL_ITSEL_SHFT 24
#define HWIO_ADC1_TRGCTL_ADC1_TRGCTL_ITSEL_MASK 0x03000000
#define HWIO_ADC1_TRGCTL_ADC1_TRGCTL_SIE_SHFT 28
#define HWIO_ADC1_TRGCTL_ADC1_TRGCTL_SIE_MASK 0x10000000
#define HWIO_ADC1_TRGCTL_ADC1_TRGCTL_COV_SHFT 31
#define HWIO_ADC1_TRGCTL_ADC1_TRGCTL_COV_MASK 0x80000000


//--------

#define HWIO_ADC2_TRGCTL_ADDR  0xF00033C8  
#define HWIO_ADC2_TRGCTL_ADC2_TRGCTL_TSC_SHFT 0
#define HWIO_ADC2_TRGCTL_ADC2_TRGCTL_TSC_MASK 0x0000003f
#define HWIO_ADC2_TRGCTL_ADC2_TRGCTL_QACT_SHFT 14
#define HWIO_ADC2_TRGCTL_ADC2_TRGCTL_QACT_MASK 0x00004000
#define HWIO_ADC2_TRGCTL_ADC2_TRGCTL_OV_SHFT 15
#define HWIO_ADC2_TRGCTL_ADC2_TRGCTL_OV_MASK 0x00008000
#define HWIO_ADC2_TRGCTL_ADC2_TRGCTL_TSCSET_SHFT 16
#define HWIO_ADC2_TRGCTL_ADC2_TRGCTL_TSCSET_MASK 0x003f0000
#define HWIO_ADC2_TRGCTL_ADC2_TRGCTL_ITSEL_SHFT 24
#define HWIO_ADC2_TRGCTL_ADC2_TRGCTL_ITSEL_MASK 0x03000000
#define HWIO_ADC2_TRGCTL_ADC2_TRGCTL_SIE_SHFT 28
#define HWIO_ADC2_TRGCTL_ADC2_TRGCTL_SIE_MASK 0x10000000
#define HWIO_ADC2_TRGCTL_ADC2_TRGCTL_COV_SHFT 31
#define HWIO_ADC2_TRGCTL_ADC2_TRGCTL_COV_MASK 0x80000000


//--------

#define HWIO_ADC3_TRGCTL_ADDR  0xF00033CC  
#define HWIO_ADC3_TRGCTL_ADC3_TRGCTL_TSC_SHFT 0
#define HWIO_ADC3_TRGCTL_ADC3_TRGCTL_TSC_MASK 0x0000003f
#define HWIO_ADC3_TRGCTL_ADC3_TRGCTL_QACT_SHFT 14
#define HWIO_ADC3_TRGCTL_ADC3_TRGCTL_QACT_MASK 0x00004000
#define HWIO_ADC3_TRGCTL_ADC3_TRGCTL_OV_SHFT 15
#define HWIO_ADC3_TRGCTL_ADC3_TRGCTL_OV_MASK 0x00008000
#define HWIO_ADC3_TRGCTL_ADC3_TRGCTL_TSCSET_SHFT 16
#define HWIO_ADC3_TRGCTL_ADC3_TRGCTL_TSCSET_MASK 0x003f0000
#define HWIO_ADC3_TRGCTL_ADC3_TRGCTL_ITSEL_SHFT 24
#define HWIO_ADC3_TRGCTL_ADC3_TRGCTL_ITSEL_MASK 0x03000000
#define HWIO_ADC3_TRGCTL_ADC3_TRGCTL_SIE_SHFT 28
#define HWIO_ADC3_TRGCTL_ADC3_TRGCTL_SIE_MASK 0x10000000
#define HWIO_ADC3_TRGCTL_ADC3_TRGCTL_COV_SHFT 31
#define HWIO_ADC3_TRGCTL_ADC3_TRGCTL_COV_MASK 0x80000000


//--------

#define HWIO_ADC0_ARBCTL_ADDR  0xF00033F0  
#define HWIO_ADC0_ARBCTL_ADC0_ARBCTL_ANONC_SHFT 0
#define HWIO_ADC0_ARBCTL_ADC0_ARBCTL_ANONC_MASK 0x00000003
#define HWIO_ADC0_ARBCTL_ADC0_ARBCTL_ANONS_SHFT 16
#define HWIO_ADC0_ARBCTL_ADC0_ARBCTL_ANONS_MASK 0x00030000
#define HWIO_ADC0_ARBCTL_ADC0_ARBCTL_CSRC_SHFT 18
#define HWIO_ADC0_ARBCTL_ADC0_ARBCTL_CSRC_MASK 0x000c0000
#define HWIO_ADC0_ARBCTL_ADC0_ARBCTL_CHNR_SHFT 20
#define HWIO_ADC0_ARBCTL_ADC0_ARBCTL_CHNR_MASK 0x01f00000
#define HWIO_ADC0_ARBCTL_ADC0_ARBCTL_SYNRUN_SHFT 25
#define HWIO_ADC0_ARBCTL_ADC0_ARBCTL_SYNRUN_MASK 0x02000000
#define HWIO_ADC0_ARBCTL_ADC0_ARBCTL_CAL_SHFT 28
#define HWIO_ADC0_ARBCTL_ADC0_ARBCTL_CAL_MASK 0x10000000
#define HWIO_ADC0_ARBCTL_ADC0_ARBCTL_BUSY_SHFT 30
#define HWIO_ADC0_ARBCTL_ADC0_ARBCTL_BUSY_MASK 0x40000000
#define HWIO_ADC0_ARBCTL_ADC0_ARBCTL_SAMPLE_SHFT 31
#define HWIO_ADC0_ARBCTL_ADC0_ARBCTL_SAMPLE_MASK 0x80000000


//--------

#define HWIO_ADC1_ARBCTL_ADDR  0xF00033F4  
#define HWIO_ADC1_ARBCTL_ADC1_ARBCTL_ANONC_SHFT 0
#define HWIO_ADC1_ARBCTL_ADC1_ARBCTL_ANONC_MASK 0x00000003
#define HWIO_ADC1_ARBCTL_ADC1_ARBCTL_ANONS_SHFT 16
#define HWIO_ADC1_ARBCTL_ADC1_ARBCTL_ANONS_MASK 0x00030000
#define HWIO_ADC1_ARBCTL_ADC1_ARBCTL_CSRC_SHFT 18
#define HWIO_ADC1_ARBCTL_ADC1_ARBCTL_CSRC_MASK 0x000c0000
#define HWIO_ADC1_ARBCTL_ADC1_ARBCTL_CHNR_SHFT 20
#define HWIO_ADC1_ARBCTL_ADC1_ARBCTL_CHNR_MASK 0x01f00000
#define HWIO_ADC1_ARBCTL_ADC1_ARBCTL_SYNRUN_SHFT 25
#define HWIO_ADC1_ARBCTL_ADC1_ARBCTL_SYNRUN_MASK 0x02000000
#define HWIO_ADC1_ARBCTL_ADC1_ARBCTL_CAL_SHFT 28
#define HWIO_ADC1_ARBCTL_ADC1_ARBCTL_CAL_MASK 0x10000000
#define HWIO_ADC1_ARBCTL_ADC1_ARBCTL_BUSY_SHFT 30
#define HWIO_ADC1_ARBCTL_ADC1_ARBCTL_BUSY_MASK 0x40000000
#define HWIO_ADC1_ARBCTL_ADC1_ARBCTL_SAMPLE_SHFT 31
#define HWIO_ADC1_ARBCTL_ADC1_ARBCTL_SAMPLE_MASK 0x80000000


//--------

#define HWIO_ADC2_ARBCTL_ADDR  0xF00033F8  
#define HWIO_ADC2_ARBCTL_ADC2_ARBCTL_ANONC_SHFT 0
#define HWIO_ADC2_ARBCTL_ADC2_ARBCTL_ANONC_MASK 0x00000003
#define HWIO_ADC2_ARBCTL_ADC2_ARBCTL_ANONS_SHFT 16
#define HWIO_ADC2_ARBCTL_ADC2_ARBCTL_ANONS_MASK 0x00030000
#define HWIO_ADC2_ARBCTL_ADC2_ARBCTL_CSRC_SHFT 18
#define HWIO_ADC2_ARBCTL_ADC2_ARBCTL_CSRC_MASK 0x000c0000
#define HWIO_ADC2_ARBCTL_ADC2_ARBCTL_CHNR_SHFT 20
#define HWIO_ADC2_ARBCTL_ADC2_ARBCTL_CHNR_MASK 0x01f00000
#define HWIO_ADC2_ARBCTL_ADC2_ARBCTL_SYNRUN_SHFT 25
#define HWIO_ADC2_ARBCTL_ADC2_ARBCTL_SYNRUN_MASK 0x02000000
#define HWIO_ADC2_ARBCTL_ADC2_ARBCTL_CAL_SHFT 28
#define HWIO_ADC2_ARBCTL_ADC2_ARBCTL_CAL_MASK 0x10000000
#define HWIO_ADC2_ARBCTL_ADC2_ARBCTL_BUSY_SHFT 30
#define HWIO_ADC2_ARBCTL_ADC2_ARBCTL_BUSY_MASK 0x40000000
#define HWIO_ADC2_ARBCTL_ADC2_ARBCTL_SAMPLE_SHFT 31
#define HWIO_ADC2_ARBCTL_ADC2_ARBCTL_SAMPLE_MASK 0x80000000


//--------

#define HWIO_ADC3_ARBCTL_ADDR  0xF00033FC  
#define HWIO_ADC3_ARBCTL_ADC3_ARBCTL_ANONC_SHFT 0
#define HWIO_ADC3_ARBCTL_ADC3_ARBCTL_ANONC_MASK 0x00000003
#define HWIO_ADC3_ARBCTL_ADC3_ARBCTL_ANONS_SHFT 16
#define HWIO_ADC3_ARBCTL_ADC3_ARBCTL_ANONS_MASK 0x00030000
#define HWIO_ADC3_ARBCTL_ADC3_ARBCTL_CSRC_SHFT 18
#define HWIO_ADC3_ARBCTL_ADC3_ARBCTL_CSRC_MASK 0x000c0000
#define HWIO_ADC3_ARBCTL_ADC3_ARBCTL_CHNR_SHFT 20
#define HWIO_ADC3_ARBCTL_ADC3_ARBCTL_CHNR_MASK 0x01f00000
#define HWIO_ADC3_ARBCTL_ADC3_ARBCTL_SYNRUN_SHFT 25
#define HWIO_ADC3_ARBCTL_ADC3_ARBCTL_SYNRUN_MASK 0x02000000
#define HWIO_ADC3_ARBCTL_ADC3_ARBCTL_CAL_SHFT 28
#define HWIO_ADC3_ARBCTL_ADC3_ARBCTL_CAL_MASK 0x10000000
#define HWIO_ADC3_ARBCTL_ADC3_ARBCTL_BUSY_SHFT 30
#define HWIO_ADC3_ARBCTL_ADC3_ARBCTL_BUSY_MASK 0x40000000
#define HWIO_ADC3_ARBCTL_ADC3_ARBCTL_SAMPLE_SHFT 31
#define HWIO_ADC3_ARBCTL_ADC3_ARBCTL_SAMPLE_MASK 0x80000000


//--------

#define HWIO_ADC0_ARBPTY_ADDR  0xF0003420  
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_PTY0_SHFT 0
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_PTY0_MASK 0x00000003
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_CSM0_SHFT 3
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_CSM0_MASK 0x00000008
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_PTY1_SHFT 4
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_PTY1_MASK 0x00000030
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_CSM1_SHFT 7
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_CSM1_MASK 0x00000080
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_PTY2_SHFT 8
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_PTY2_MASK 0x00000300
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_CSM2_SHFT 11
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_CSM2_MASK 0x00000800
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_ASEN0_SHFT 24
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_ASEN0_MASK 0x01000000
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_ASEN1_SHFT 25
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_ASEN1_MASK 0x02000000
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_ASEN2_SHFT 26
#define HWIO_ADC0_ARBPTY_ADC0_ARBPTY_ASEN2_MASK 0x04000000


//--------

#define HWIO_ADC1_ARBPTY_ADDR  0xF0003424  
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_PTY0_SHFT 0
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_PTY0_MASK 0x00000003
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_CSM0_SHFT 3
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_CSM0_MASK 0x00000008
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_PTY1_SHFT 4
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_PTY1_MASK 0x00000030
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_CSM1_SHFT 7
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_CSM1_MASK 0x00000080
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_PTY2_SHFT 8
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_PTY2_MASK 0x00000300
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_CSM2_SHFT 11
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_CSM2_MASK 0x00000800
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_ASEN0_SHFT 24
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_ASEN0_MASK 0x01000000
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_ASEN1_SHFT 25
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_ASEN1_MASK 0x02000000
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_ASEN2_SHFT 26
#define HWIO_ADC1_ARBPTY_ADC1_ARBPTY_ASEN2_MASK 0x04000000


//--------

#define HWIO_ADC2_ARBPTY_ADDR  0xF0003428  
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_PTY0_SHFT 0
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_PTY0_MASK 0x00000003
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_CSM0_SHFT 3
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_CSM0_MASK 0x00000008
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_PTY1_SHFT 4
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_PTY1_MASK 0x00000030
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_CSM1_SHFT 7
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_CSM1_MASK 0x00000080
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_PTY2_SHFT 8
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_PTY2_MASK 0x00000300
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_CSM2_SHFT 11
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_CSM2_MASK 0x00000800
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_ASEN0_SHFT 24
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_ASEN0_MASK 0x01000000
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_ASEN1_SHFT 25
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_ASEN1_MASK 0x02000000
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_ASEN2_SHFT 26
#define HWIO_ADC2_ARBPTY_ADC2_ARBPTY_ASEN2_MASK 0x04000000


//--------

#define HWIO_ADC3_ARBPTY_ADDR  0xF000342C  
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_PTY0_SHFT 0
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_PTY0_MASK 0x00000003
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_CSM0_SHFT 3
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_CSM0_MASK 0x00000008
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_PTY1_SHFT 4
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_PTY1_MASK 0x00000030
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_CSM1_SHFT 7
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_CSM1_MASK 0x00000080
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_PTY2_SHFT 8
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_PTY2_MASK 0x00000300
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_CSM2_SHFT 11
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_CSM2_MASK 0x00000800
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_ASEN0_SHFT 24
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_ASEN0_MASK 0x01000000
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_ASEN1_SHFT 25
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_ASEN1_MASK 0x02000000
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_ASEN2_SHFT 26
#define HWIO_ADC3_ARBPTY_ADC3_ARBPTY_ASEN2_MASK 0x04000000


//--------

#define HWIO_ADC0_ANCTL_ADDR  0xF0003450  
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_IPE_SHFT 0
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_IPE_MASK 0x00000001
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_BE_SHFT 1
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_BE_MASK 0x00000002
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_RPE_SHFT 2
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_RPE_MASK 0x00000004
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_RPC_SHFT 3
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_RPC_MASK 0x00000008
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_CALSTC_SHFT 4
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_CALSTC_MASK 0x00000030
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_DPCAL_SHFT 6
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_DPCAL_MASK 0x00000040
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_ACSD_SHFT 16
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_ACSD_MASK 0x00070000
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_SSE_SHFT 19
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_SSE_MASK 0x00080000
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_CLKPDIV_SHFT 20
#define HWIO_ADC0_ANCTL_ADC0_ANCTL_CLKPDIV_MASK 0x01f00000


//--------

#define HWIO_ADC1_ANCTL_ADDR  0xF0003454  
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_IPE_SHFT 0
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_IPE_MASK 0x00000001
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_BE_SHFT 1
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_BE_MASK 0x00000002
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_RPE_SHFT 2
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_RPE_MASK 0x00000004
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_RPC_SHFT 3
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_RPC_MASK 0x00000008
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_CALSTC_SHFT 4
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_CALSTC_MASK 0x00000030
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_DPCAL_SHFT 6
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_DPCAL_MASK 0x00000040
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_ACSD_SHFT 16
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_ACSD_MASK 0x00070000
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_SSE_SHFT 19
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_SSE_MASK 0x00080000
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_CLKPDIV_SHFT 20
#define HWIO_ADC1_ANCTL_ADC1_ANCTL_CLKPDIV_MASK 0x01f00000


//--------

#define HWIO_ADC2_ANCTL_ADDR  0xF0003458  
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_IPE_SHFT 0
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_IPE_MASK 0x00000001
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_BE_SHFT 1
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_BE_MASK 0x00000002
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_RPE_SHFT 2
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_RPE_MASK 0x00000004
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_RPC_SHFT 3
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_RPC_MASK 0x00000008
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_CALSTC_SHFT 4
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_CALSTC_MASK 0x00000030
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_DPCAL_SHFT 6
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_DPCAL_MASK 0x00000040
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_ACSD_SHFT 16
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_ACSD_MASK 0x00070000
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_SSE_SHFT 19
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_SSE_MASK 0x00080000
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_CLKPDIV_SHFT 20
#define HWIO_ADC2_ANCTL_ADC2_ANCTL_CLKPDIV_MASK 0x01f00000


//--------

#define HWIO_ADC3_ANCTL_ADDR  0xF000345C  
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_IPE_SHFT 0
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_IPE_MASK 0x00000001
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_BE_SHFT 1
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_BE_MASK 0x00000002
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_RPE_SHFT 2
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_RPE_MASK 0x00000004
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_RPC_SHFT 3
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_RPC_MASK 0x00000008
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_CALSTC_SHFT 4
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_CALSTC_MASK 0x00000030
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_DPCAL_SHFT 6
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_DPCAL_MASK 0x00000040
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_ACSD_SHFT 16
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_ACSD_MASK 0x00070000
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_SSE_SHFT 19
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_SSE_MASK 0x00080000
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_CLKPDIV_SHFT 20
#define HWIO_ADC3_ANCTL_ADC3_ANCTL_CLKPDIV_MASK 0x01f00000


//--------

#define HWIO_ADC0_ALIAS_ADDR  0xF0003480  
#define HWIO_ADC0_ALIAS_ADC0_ALIAS_ALIAS0_SHFT 0
#define HWIO_ADC0_ALIAS_ADC0_ALIAS_ALIAS0_MASK 0x0000001f
#define HWIO_ADC0_ALIAS_ADC0_ALIAS_ALIAS1_SHFT 8
#define HWIO_ADC0_ALIAS_ADC0_ALIAS_ALIAS1_MASK 0x00001f00


//--------

#define HWIO_ADC1_ALIAS_ADDR  0xF0003484  
#define HWIO_ADC1_ALIAS_ADC1_ALIAS_ALIAS0_SHFT 0
#define HWIO_ADC1_ALIAS_ADC1_ALIAS_ALIAS0_MASK 0x0000001f
#define HWIO_ADC1_ALIAS_ADC1_ALIAS_ALIAS1_SHFT 8
#define HWIO_ADC1_ALIAS_ADC1_ALIAS_ALIAS1_MASK 0x00001f00


//--------

#define HWIO_ADC2_ALIAS_ADDR  0xF0003488  
#define HWIO_ADC2_ALIAS_ADC2_ALIAS_ALIAS0_SHFT 0
#define HWIO_ADC2_ALIAS_ADC2_ALIAS_ALIAS0_MASK 0x0000001f
#define HWIO_ADC2_ALIAS_ADC2_ALIAS_ALIAS1_SHFT 8
#define HWIO_ADC2_ALIAS_ADC2_ALIAS_ALIAS1_MASK 0x00001f00


//--------

#define HWIO_ADC3_ALIAS_ADDR  0xF000348C  
#define HWIO_ADC3_ALIAS_ADC3_ALIAS_ALIAS0_SHFT 0
#define HWIO_ADC3_ALIAS_ADC3_ALIAS_ALIAS0_MASK 0x0000001f
#define HWIO_ADC3_ALIAS_ADC3_ALIAS_ALIAS1_SHFT 8
#define HWIO_ADC3_ALIAS_ADC3_ALIAS_ALIAS1_MASK 0x00001f00


//--------

#define HWIO_ADC0_BOUNDSEL_ADDR  0xF00034B0  
#define HWIO_ADC0_BOUNDSEL_ADC0_BOUNDSEL_BOUND0_SHFT 0
#define HWIO_ADC0_BOUNDSEL_ADC0_BOUNDSEL_BOUND0_MASK 0x00000fff
#define HWIO_ADC0_BOUNDSEL_ADC0_BOUNDSEL_BOUND1_SHFT 16
#define HWIO_ADC0_BOUNDSEL_ADC0_BOUNDSEL_BOUND1_MASK 0x0fff0000


//--------

#define HWIO_ADC1_BOUNDSEL_ADDR  0xF00034B4  
#define HWIO_ADC1_BOUNDSEL_ADC1_BOUNDSEL_BOUND0_SHFT 0
#define HWIO_ADC1_BOUNDSEL_ADC1_BOUNDSEL_BOUND0_MASK 0x00000fff
#define HWIO_ADC1_BOUNDSEL_ADC1_BOUNDSEL_BOUND1_SHFT 16
#define HWIO_ADC1_BOUNDSEL_ADC1_BOUNDSEL_BOUND1_MASK 0x0fff0000


//--------

#define HWIO_ADC2_BOUNDSEL_ADDR  0xF00034B8  
#define HWIO_ADC2_BOUNDSEL_ADC2_BOUNDSEL_BOUND0_SHFT 0
#define HWIO_ADC2_BOUNDSEL_ADC2_BOUNDSEL_BOUND0_MASK 0x00000fff
#define HWIO_ADC2_BOUNDSEL_ADC2_BOUNDSEL_BOUND1_SHFT 16
#define HWIO_ADC2_BOUNDSEL_ADC2_BOUNDSEL_BOUND1_MASK 0x0fff0000


//--------

#define HWIO_ADC3_BOUNDSEL_ADDR  0xF00034BC  
#define HWIO_ADC3_BOUNDSEL_ADC3_BOUNDSEL_BOUND0_SHFT 0
#define HWIO_ADC3_BOUNDSEL_ADC3_BOUNDSEL_BOUND0_MASK 0x00000fff
#define HWIO_ADC3_BOUNDSEL_ADC3_BOUNDSEL_BOUND1_SHFT 16
#define HWIO_ADC3_BOUNDSEL_ADC3_BOUNDSEL_BOUND1_MASK 0x0fff0000


//--------

#define HWIO_ADC0_SYNCTL_ADDR  0xF00034E0  
#define HWIO_ADC0_SYNCTL_ADC0_SYNCTL_STSEL_SHFT 0
#define HWIO_ADC0_SYNCTL_ADC0_SYNCTL_STSEL_MASK 0x00000003
#define HWIO_ADC0_SYNCTL_ADC0_SYNCTL_EVALR1_SHFT 4
#define HWIO_ADC0_SYNCTL_ADC0_SYNCTL_EVALR1_MASK 0x00000010
#define HWIO_ADC0_SYNCTL_ADC0_SYNCTL_EVALR2_SHFT 5
#define HWIO_ADC0_SYNCTL_ADC0_SYNCTL_EVALR2_MASK 0x00000020
#define HWIO_ADC0_SYNCTL_ADC0_SYNCTL_EVALR3_SHFT 6
#define HWIO_ADC0_SYNCTL_ADC0_SYNCTL_EVALR3_MASK 0x00000040


//--------

#define HWIO_ADC1_SYNCTL_ADDR  0xF00034E4  
#define HWIO_ADC1_SYNCTL_ADC1_SYNCTL_STSEL_SHFT 0
#define HWIO_ADC1_SYNCTL_ADC1_SYNCTL_STSEL_MASK 0x00000003
#define HWIO_ADC1_SYNCTL_ADC1_SYNCTL_EVALR1_SHFT 4
#define HWIO_ADC1_SYNCTL_ADC1_SYNCTL_EVALR1_MASK 0x00000010
#define HWIO_ADC1_SYNCTL_ADC1_SYNCTL_EVALR2_SHFT 5
#define HWIO_ADC1_SYNCTL_ADC1_SYNCTL_EVALR2_MASK 0x00000020
#define HWIO_ADC1_SYNCTL_ADC1_SYNCTL_EVALR3_SHFT 6
#define HWIO_ADC1_SYNCTL_ADC1_SYNCTL_EVALR3_MASK 0x00000040


//--------

#define HWIO_ADC2_SYNCTL_ADDR  0xF00034E8  
#define HWIO_ADC2_SYNCTL_ADC2_SYNCTL_STSEL_SHFT 0
#define HWIO_ADC2_SYNCTL_ADC2_SYNCTL_STSEL_MASK 0x00000003
#define HWIO_ADC2_SYNCTL_ADC2_SYNCTL_EVALR1_SHFT 4
#define HWIO_ADC2_SYNCTL_ADC2_SYNCTL_EVALR1_MASK 0x00000010
#define HWIO_ADC2_SYNCTL_ADC2_SYNCTL_EVALR2_SHFT 5
#define HWIO_ADC2_SYNCTL_ADC2_SYNCTL_EVALR2_MASK 0x00000020
#define HWIO_ADC2_SYNCTL_ADC2_SYNCTL_EVALR3_SHFT 6
#define HWIO_ADC2_SYNCTL_ADC2_SYNCTL_EVALR3_MASK 0x00000040


//--------

#define HWIO_ADC3_SYNCTL_ADDR  0xF00034EC  
#define HWIO_ADC3_SYNCTL_ADC3_SYNCTL_STSEL_SHFT 0
#define HWIO_ADC3_SYNCTL_ADC3_SYNCTL_STSEL_MASK 0x00000003
#define HWIO_ADC3_SYNCTL_ADC3_SYNCTL_EVALR1_SHFT 4
#define HWIO_ADC3_SYNCTL_ADC3_SYNCTL_EVALR1_MASK 0x00000010
#define HWIO_ADC3_SYNCTL_ADC3_SYNCTL_EVALR2_SHFT 5
#define HWIO_ADC3_SYNCTL_ADC3_SYNCTL_EVALR2_MASK 0x00000020
#define HWIO_ADC3_SYNCTL_ADC3_SYNCTL_EVALR3_SHFT 6
#define HWIO_ADC3_SYNCTL_ADC3_SYNCTL_EVALR3_MASK 0x00000040


//--------

#define HWIO_ADC0_QCTL0_ADDR  0xF0003510  
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_RESSEL_SHFT 0
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_RESSEL_MASK 0x0000000f
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_TRSEL_SHFT 4
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_TRSEL_MASK 0x00000030
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_XTSEL_SHFT 6
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_XTSEL_MASK 0x00001fc0
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_XTLVL_SHFT 13
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_XTLVL_MASK 0x00002000
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_XTMOD_SHFT 14
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_XTMOD_MASK 0x0000c000
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_XTWC_SHFT 16
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_XTWC_MASK 0x00010000
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_GTSEL_SHFT 17
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_GTSEL_MASK 0x00fe0000
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_INMOD_SHFT 27
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_INMOD_MASK 0x08000000
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_GTLVL_SHFT 28
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_GTLVL_MASK 0x10000000
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_GTWC_SHFT 29
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_GTWC_MASK 0x20000000
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_TMEN_SHFT 30
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_TMEN_MASK 0x40000000
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_TMWC_SHFT 31
#define HWIO_ADC0_QCTL0_ADC0_QCTL0_TMWC_MASK 0x80000000


//--------

#define HWIO_ADC0_QCTL1_ADDR  0xF0003514  
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_RESSEL_SHFT 0
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_RESSEL_MASK 0x0000000f
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_TRSEL_SHFT 4
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_TRSEL_MASK 0x00000030
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_XTSEL_SHFT 6
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_XTSEL_MASK 0x00001fc0
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_XTLVL_SHFT 13
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_XTLVL_MASK 0x00002000
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_XTMOD_SHFT 14
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_XTMOD_MASK 0x0000c000
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_XTWC_SHFT 16
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_XTWC_MASK 0x00010000
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_GTSEL_SHFT 17
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_GTSEL_MASK 0x00fe0000
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_INMOD_SHFT 27
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_INMOD_MASK 0x08000000
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_GTLVL_SHFT 28
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_GTLVL_MASK 0x10000000
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_GTWC_SHFT 29
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_GTWC_MASK 0x20000000
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_TMEN_SHFT 30
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_TMEN_MASK 0x40000000
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_TMWC_SHFT 31
#define HWIO_ADC0_QCTL1_ADC0_QCTL1_TMWC_MASK 0x80000000


//--------

#define HWIO_ADC0_QCTL2_ADDR  0xF0003518  
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_RESSEL_SHFT 0
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_RESSEL_MASK 0x0000000f
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_TRSEL_SHFT 4
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_TRSEL_MASK 0x00000030
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_XTSEL_SHFT 6
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_XTSEL_MASK 0x00001fc0
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_XTLVL_SHFT 13
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_XTLVL_MASK 0x00002000
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_XTMOD_SHFT 14
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_XTMOD_MASK 0x0000c000
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_XTWC_SHFT 16
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_XTWC_MASK 0x00010000
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_GTSEL_SHFT 17
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_GTSEL_MASK 0x00fe0000
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_INMOD_SHFT 27
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_INMOD_MASK 0x08000000
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_GTLVL_SHFT 28
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_GTLVL_MASK 0x10000000
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_GTWC_SHFT 29
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_GTWC_MASK 0x20000000
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_TMEN_SHFT 30
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_TMEN_MASK 0x40000000
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_TMWC_SHFT 31
#define HWIO_ADC0_QCTL2_ADC0_QCTL2_TMWC_MASK 0x80000000


//--------

#define HWIO_ADC1_QCTL0_ADDR  0xF000351C  
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_RESSEL_SHFT 0
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_RESSEL_MASK 0x0000000f
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_TRSEL_SHFT 4
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_TRSEL_MASK 0x00000030
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_XTSEL_SHFT 6
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_XTSEL_MASK 0x00001fc0
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_XTLVL_SHFT 13
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_XTLVL_MASK 0x00002000
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_XTMOD_SHFT 14
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_XTMOD_MASK 0x0000c000
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_XTWC_SHFT 16
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_XTWC_MASK 0x00010000
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_GTSEL_SHFT 17
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_GTSEL_MASK 0x00fe0000
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_INMOD_SHFT 27
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_INMOD_MASK 0x08000000
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_GTLVL_SHFT 28
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_GTLVL_MASK 0x10000000
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_GTWC_SHFT 29
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_GTWC_MASK 0x20000000
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_TMEN_SHFT 30
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_TMEN_MASK 0x40000000
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_TMWC_SHFT 31
#define HWIO_ADC1_QCTL0_ADC1_QCTL0_TMWC_MASK 0x80000000


//--------

#define HWIO_ADC1_QCTL1_ADDR  0xF0003520  
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_RESSEL_SHFT 0
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_RESSEL_MASK 0x0000000f
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_TRSEL_SHFT 4
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_TRSEL_MASK 0x00000030
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_XTSEL_SHFT 6
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_XTSEL_MASK 0x00001fc0
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_XTLVL_SHFT 13
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_XTLVL_MASK 0x00002000
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_XTMOD_SHFT 14
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_XTMOD_MASK 0x0000c000
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_XTWC_SHFT 16
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_XTWC_MASK 0x00010000
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_GTSEL_SHFT 17
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_GTSEL_MASK 0x00fe0000
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_INMOD_SHFT 27
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_INMOD_MASK 0x08000000
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_GTLVL_SHFT 28
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_GTLVL_MASK 0x10000000
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_GTWC_SHFT 29
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_GTWC_MASK 0x20000000
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_TMEN_SHFT 30
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_TMEN_MASK 0x40000000
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_TMWC_SHFT 31
#define HWIO_ADC1_QCTL1_ADC1_QCTL1_TMWC_MASK 0x80000000


//--------

#define HWIO_ADC1_QCTL2_ADDR  0xF0003524  
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_RESSEL_SHFT 0
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_RESSEL_MASK 0x0000000f
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_TRSEL_SHFT 4
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_TRSEL_MASK 0x00000030
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_XTSEL_SHFT 6
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_XTSEL_MASK 0x00001fc0
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_XTLVL_SHFT 13
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_XTLVL_MASK 0x00002000
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_XTMOD_SHFT 14
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_XTMOD_MASK 0x0000c000
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_XTWC_SHFT 16
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_XTWC_MASK 0x00010000
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_GTSEL_SHFT 17
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_GTSEL_MASK 0x00fe0000
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_INMOD_SHFT 27
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_INMOD_MASK 0x08000000
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_GTLVL_SHFT 28
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_GTLVL_MASK 0x10000000
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_GTWC_SHFT 29
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_GTWC_MASK 0x20000000
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_TMEN_SHFT 30
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_TMEN_MASK 0x40000000
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_TMWC_SHFT 31
#define HWIO_ADC1_QCTL2_ADC1_QCTL2_TMWC_MASK 0x80000000


//--------

#define HWIO_ADC2_QCTL0_ADDR  0xF0003528  
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_RESSEL_SHFT 0
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_RESSEL_MASK 0x0000000f
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_TRSEL_SHFT 4
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_TRSEL_MASK 0x00000030
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_XTSEL_SHFT 6
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_XTSEL_MASK 0x00001fc0
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_XTLVL_SHFT 13
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_XTLVL_MASK 0x00002000
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_XTMOD_SHFT 14
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_XTMOD_MASK 0x0000c000
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_XTWC_SHFT 16
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_XTWC_MASK 0x00010000
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_GTSEL_SHFT 17
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_GTSEL_MASK 0x00fe0000
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_INMOD_SHFT 27
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_INMOD_MASK 0x08000000
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_GTLVL_SHFT 28
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_GTLVL_MASK 0x10000000
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_GTWC_SHFT 29
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_GTWC_MASK 0x20000000
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_TMEN_SHFT 30
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_TMEN_MASK 0x40000000
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_TMWC_SHFT 31
#define HWIO_ADC2_QCTL0_ADC2_QCTL0_TMWC_MASK 0x80000000


//--------

#define HWIO_ADC2_QCTL1_ADDR  0xF000352C  
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_RESSEL_SHFT 0
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_RESSEL_MASK 0x0000000f
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_TRSEL_SHFT 4
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_TRSEL_MASK 0x00000030
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_XTSEL_SHFT 6
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_XTSEL_MASK 0x00001fc0
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_XTLVL_SHFT 13
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_XTLVL_MASK 0x00002000
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_XTMOD_SHFT 14
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_XTMOD_MASK 0x0000c000
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_XTWC_SHFT 16
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_XTWC_MASK 0x00010000
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_GTSEL_SHFT 17
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_GTSEL_MASK 0x00fe0000
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_INMOD_SHFT 27
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_INMOD_MASK 0x08000000
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_GTLVL_SHFT 28
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_GTLVL_MASK 0x10000000
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_GTWC_SHFT 29
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_GTWC_MASK 0x20000000
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_TMEN_SHFT 30
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_TMEN_MASK 0x40000000
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_TMWC_SHFT 31
#define HWIO_ADC2_QCTL1_ADC2_QCTL1_TMWC_MASK 0x80000000


//--------

#define HWIO_ADC2_QCTL2_ADDR  0xF0003530  
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_RESSEL_SHFT 0
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_RESSEL_MASK 0x0000000f
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_TRSEL_SHFT 4
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_TRSEL_MASK 0x00000030
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_XTSEL_SHFT 6
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_XTSEL_MASK 0x00001fc0
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_XTLVL_SHFT 13
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_XTLVL_MASK 0x00002000
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_XTMOD_SHFT 14
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_XTMOD_MASK 0x0000c000
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_XTWC_SHFT 16
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_XTWC_MASK 0x00010000
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_GTSEL_SHFT 17
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_GTSEL_MASK 0x00fe0000
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_INMOD_SHFT 27
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_INMOD_MASK 0x08000000
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_GTLVL_SHFT 28
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_GTLVL_MASK 0x10000000
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_GTWC_SHFT 29
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_GTWC_MASK 0x20000000
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_TMEN_SHFT 30
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_TMEN_MASK 0x40000000
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_TMWC_SHFT 31
#define HWIO_ADC2_QCTL2_ADC2_QCTL2_TMWC_MASK 0x80000000


//--------

#define HWIO_ADC3_QCTL0_ADDR  0xF0003534  
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_RESSEL_SHFT 0
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_RESSEL_MASK 0x0000000f
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_TRSEL_SHFT 4
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_TRSEL_MASK 0x00000030
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_XTSEL_SHFT 6
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_XTSEL_MASK 0x00001fc0
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_XTLVL_SHFT 13
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_XTLVL_MASK 0x00002000
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_XTMOD_SHFT 14
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_XTMOD_MASK 0x0000c000
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_XTWC_SHFT 16
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_XTWC_MASK 0x00010000
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_GTSEL_SHFT 17
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_GTSEL_MASK 0x00fe0000
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_INMOD_SHFT 27
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_INMOD_MASK 0x08000000
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_GTLVL_SHFT 28
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_GTLVL_MASK 0x10000000
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_GTWC_SHFT 29
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_GTWC_MASK 0x20000000
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_TMEN_SHFT 30
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_TMEN_MASK 0x40000000
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_TMWC_SHFT 31
#define HWIO_ADC3_QCTL0_ADC3_QCTL0_TMWC_MASK 0x80000000


//--------

#define HWIO_ADC3_QCTL1_ADDR  0xF0003538  
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_RESSEL_SHFT 0
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_RESSEL_MASK 0x0000000f
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_TRSEL_SHFT 4
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_TRSEL_MASK 0x00000030
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_XTSEL_SHFT 6
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_XTSEL_MASK 0x00001fc0
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_XTLVL_SHFT 13
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_XTLVL_MASK 0x00002000
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_XTMOD_SHFT 14
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_XTMOD_MASK 0x0000c000
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_XTWC_SHFT 16
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_XTWC_MASK 0x00010000
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_GTSEL_SHFT 17
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_GTSEL_MASK 0x00fe0000
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_INMOD_SHFT 27
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_INMOD_MASK 0x08000000
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_GTLVL_SHFT 28
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_GTLVL_MASK 0x10000000
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_GTWC_SHFT 29
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_GTWC_MASK 0x20000000
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_TMEN_SHFT 30
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_TMEN_MASK 0x40000000
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_TMWC_SHFT 31
#define HWIO_ADC3_QCTL1_ADC3_QCTL1_TMWC_MASK 0x80000000


//--------

#define HWIO_ADC3_QCTL2_ADDR  0xF000353C  
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_RESSEL_SHFT 0
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_RESSEL_MASK 0x0000000f
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_TRSEL_SHFT 4
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_TRSEL_MASK 0x00000030
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_XTSEL_SHFT 6
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_XTSEL_MASK 0x00001fc0
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_XTLVL_SHFT 13
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_XTLVL_MASK 0x00002000
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_XTMOD_SHFT 14
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_XTMOD_MASK 0x0000c000
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_XTWC_SHFT 16
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_XTWC_MASK 0x00010000
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_GTSEL_SHFT 17
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_GTSEL_MASK 0x00fe0000
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_INMOD_SHFT 27
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_INMOD_MASK 0x08000000
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_GTLVL_SHFT 28
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_GTLVL_MASK 0x10000000
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_GTWC_SHFT 29
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_GTWC_MASK 0x20000000
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_TMEN_SHFT 30
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_TMEN_MASK 0x40000000
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_TMWC_SHFT 31
#define HWIO_ADC3_QCTL2_ADC3_QCTL2_TMWC_MASK 0x80000000


//--------

#define HWIO_ADC0_QMOD0_ADDR  0xF00035A0  
#define HWIO_ADC0_QMOD0_ADC0_QMOD0_GTEN_SHFT 0
#define HWIO_ADC0_QMOD0_ADC0_QMOD0_GTEN_MASK 0x00000003
#define HWIO_ADC0_QMOD0_ADC0_QMOD0_EXTRGEN_SHFT 2
#define HWIO_ADC0_QMOD0_ADC0_QMOD0_EXTRGEN_MASK 0x00000004
#define HWIO_ADC0_QMOD0_ADC0_QMOD0_CLRF_SHFT 8
#define HWIO_ADC0_QMOD0_ADC0_QMOD0_CLRF_MASK 0x00000100
#define HWIO_ADC0_QMOD0_ADC0_QMOD0_TREV_SHFT 9
#define HWIO_ADC0_QMOD0_ADC0_QMOD0_TREV_MASK 0x00000200
#define HWIO_ADC0_QMOD0_ADC0_QMOD0_FLUSH_SHFT 10
#define HWIO_ADC0_QMOD0_ADC0_QMOD0_FLUSH_MASK 0x00000400
#define HWIO_ADC0_QMOD0_ADC0_QMOD0_CEF_SHFT 11
#define HWIO_ADC0_QMOD0_ADC0_QMOD0_CEF_MASK 0x00000800
#define HWIO_ADC0_QMOD0_ADC0_QMOD0_RPTDIS_SHFT 16
#define HWIO_ADC0_QMOD0_ADC0_QMOD0_RPTDIS_MASK 0x00010000


//--------

#define HWIO_ADC0_QMOD1_ADDR  0xF00035A4  
#define HWIO_ADC0_QMOD1_ADC0_QMOD1_GTEN_SHFT 0
#define HWIO_ADC0_QMOD1_ADC0_QMOD1_GTEN_MASK 0x00000003
#define HWIO_ADC0_QMOD1_ADC0_QMOD1_EXTRGEN_SHFT 2
#define HWIO_ADC0_QMOD1_ADC0_QMOD1_EXTRGEN_MASK 0x00000004
#define HWIO_ADC0_QMOD1_ADC0_QMOD1_CLRF_SHFT 8
#define HWIO_ADC0_QMOD1_ADC0_QMOD1_CLRF_MASK 0x00000100
#define HWIO_ADC0_QMOD1_ADC0_QMOD1_TREV_SHFT 9
#define HWIO_ADC0_QMOD1_ADC0_QMOD1_TREV_MASK 0x00000200
#define HWIO_ADC0_QMOD1_ADC0_QMOD1_FLUSH_SHFT 10
#define HWIO_ADC0_QMOD1_ADC0_QMOD1_FLUSH_MASK 0x00000400
#define HWIO_ADC0_QMOD1_ADC0_QMOD1_CEF_SHFT 11
#define HWIO_ADC0_QMOD1_ADC0_QMOD1_CEF_MASK 0x00000800
#define HWIO_ADC0_QMOD1_ADC0_QMOD1_RPTDIS_SHFT 16
#define HWIO_ADC0_QMOD1_ADC0_QMOD1_RPTDIS_MASK 0x00010000


//--------

#define HWIO_ADC0_QMOD2_ADDR  0xF00035A8  
#define HWIO_ADC0_QMOD2_ADC0_QMOD2_GTEN_SHFT 0
#define HWIO_ADC0_QMOD2_ADC0_QMOD2_GTEN_MASK 0x00000003
#define HWIO_ADC0_QMOD2_ADC0_QMOD2_EXTRGEN_SHFT 2
#define HWIO_ADC0_QMOD2_ADC0_QMOD2_EXTRGEN_MASK 0x00000004
#define HWIO_ADC0_QMOD2_ADC0_QMOD2_CLRF_SHFT 8
#define HWIO_ADC0_QMOD2_ADC0_QMOD2_CLRF_MASK 0x00000100
#define HWIO_ADC0_QMOD2_ADC0_QMOD2_TREV_SHFT 9
#define HWIO_ADC0_QMOD2_ADC0_QMOD2_TREV_MASK 0x00000200
#define HWIO_ADC0_QMOD2_ADC0_QMOD2_FLUSH_SHFT 10
#define HWIO_ADC0_QMOD2_ADC0_QMOD2_FLUSH_MASK 0x00000400
#define HWIO_ADC0_QMOD2_ADC0_QMOD2_CEF_SHFT 11
#define HWIO_ADC0_QMOD2_ADC0_QMOD2_CEF_MASK 0x00000800
#define HWIO_ADC0_QMOD2_ADC0_QMOD2_RPTDIS_SHFT 16
#define HWIO_ADC0_QMOD2_ADC0_QMOD2_RPTDIS_MASK 0x00010000


//--------

#define HWIO_ADC1_QMOD0_ADDR  0xF00035AC  
#define HWIO_ADC1_QMOD0_ADC1_QMOD0_GTEN_SHFT 0
#define HWIO_ADC1_QMOD0_ADC1_QMOD0_GTEN_MASK 0x00000003
#define HWIO_ADC1_QMOD0_ADC1_QMOD0_EXTRGEN_SHFT 2
#define HWIO_ADC1_QMOD0_ADC1_QMOD0_EXTRGEN_MASK 0x00000004
#define HWIO_ADC1_QMOD0_ADC1_QMOD0_CLRF_SHFT 8
#define HWIO_ADC1_QMOD0_ADC1_QMOD0_CLRF_MASK 0x00000100
#define HWIO_ADC1_QMOD0_ADC1_QMOD0_TREV_SHFT 9
#define HWIO_ADC1_QMOD0_ADC1_QMOD0_TREV_MASK 0x00000200
#define HWIO_ADC1_QMOD0_ADC1_QMOD0_FLUSH_SHFT 10
#define HWIO_ADC1_QMOD0_ADC1_QMOD0_FLUSH_MASK 0x00000400
#define HWIO_ADC1_QMOD0_ADC1_QMOD0_CEF_SHFT 11
#define HWIO_ADC1_QMOD0_ADC1_QMOD0_CEF_MASK 0x00000800
#define HWIO_ADC1_QMOD0_ADC1_QMOD0_RPTDIS_SHFT 16
#define HWIO_ADC1_QMOD0_ADC1_QMOD0_RPTDIS_MASK 0x00010000


//--------

#define HWIO_ADC1_QMOD1_ADDR  0xF00035B0  
#define HWIO_ADC1_QMOD1_ADC1_QMOD1_GTEN_SHFT 0
#define HWIO_ADC1_QMOD1_ADC1_QMOD1_GTEN_MASK 0x00000003
#define HWIO_ADC1_QMOD1_ADC1_QMOD1_EXTRGEN_SHFT 2
#define HWIO_ADC1_QMOD1_ADC1_QMOD1_EXTRGEN_MASK 0x00000004
#define HWIO_ADC1_QMOD1_ADC1_QMOD1_CLRF_SHFT 8
#define HWIO_ADC1_QMOD1_ADC1_QMOD1_CLRF_MASK 0x00000100
#define HWIO_ADC1_QMOD1_ADC1_QMOD1_TREV_SHFT 9
#define HWIO_ADC1_QMOD1_ADC1_QMOD1_TREV_MASK 0x00000200
#define HWIO_ADC1_QMOD1_ADC1_QMOD1_FLUSH_SHFT 10
#define HWIO_ADC1_QMOD1_ADC1_QMOD1_FLUSH_MASK 0x00000400
#define HWIO_ADC1_QMOD1_ADC1_QMOD1_CEF_SHFT 11
#define HWIO_ADC1_QMOD1_ADC1_QMOD1_CEF_MASK 0x00000800
#define HWIO_ADC1_QMOD1_ADC1_QMOD1_RPTDIS_SHFT 16
#define HWIO_ADC1_QMOD1_ADC1_QMOD1_RPTDIS_MASK 0x00010000


//--------

#define HWIO_ADC1_QMOD2_ADDR  0xF00035B4  
#define HWIO_ADC1_QMOD2_ADC1_QMOD2_GTEN_SHFT 0
#define HWIO_ADC1_QMOD2_ADC1_QMOD2_GTEN_MASK 0x00000003
#define HWIO_ADC1_QMOD2_ADC1_QMOD2_EXTRGEN_SHFT 2
#define HWIO_ADC1_QMOD2_ADC1_QMOD2_EXTRGEN_MASK 0x00000004
#define HWIO_ADC1_QMOD2_ADC1_QMOD2_CLRF_SHFT 8
#define HWIO_ADC1_QMOD2_ADC1_QMOD2_CLRF_MASK 0x00000100
#define HWIO_ADC1_QMOD2_ADC1_QMOD2_TREV_SHFT 9
#define HWIO_ADC1_QMOD2_ADC1_QMOD2_TREV_MASK 0x00000200
#define HWIO_ADC1_QMOD2_ADC1_QMOD2_FLUSH_SHFT 10
#define HWIO_ADC1_QMOD2_ADC1_QMOD2_FLUSH_MASK 0x00000400
#define HWIO_ADC1_QMOD2_ADC1_QMOD2_CEF_SHFT 11
#define HWIO_ADC1_QMOD2_ADC1_QMOD2_CEF_MASK 0x00000800
#define HWIO_ADC1_QMOD2_ADC1_QMOD2_RPTDIS_SHFT 16
#define HWIO_ADC1_QMOD2_ADC1_QMOD2_RPTDIS_MASK 0x00010000


//--------

#define HWIO_ADC2_QMOD0_ADDR  0xF00035B8  
#define HWIO_ADC2_QMOD0_ADC2_QMOD0_GTEN_SHFT 0
#define HWIO_ADC2_QMOD0_ADC2_QMOD0_GTEN_MASK 0x00000003
#define HWIO_ADC2_QMOD0_ADC2_QMOD0_EXTRGEN_SHFT 2
#define HWIO_ADC2_QMOD0_ADC2_QMOD0_EXTRGEN_MASK 0x00000004
#define HWIO_ADC2_QMOD0_ADC2_QMOD0_CLRF_SHFT 8
#define HWIO_ADC2_QMOD0_ADC2_QMOD0_CLRF_MASK 0x00000100
#define HWIO_ADC2_QMOD0_ADC2_QMOD0_TREV_SHFT 9
#define HWIO_ADC2_QMOD0_ADC2_QMOD0_TREV_MASK 0x00000200
#define HWIO_ADC2_QMOD0_ADC2_QMOD0_FLUSH_SHFT 10
#define HWIO_ADC2_QMOD0_ADC2_QMOD0_FLUSH_MASK 0x00000400
#define HWIO_ADC2_QMOD0_ADC2_QMOD0_CEF_SHFT 11
#define HWIO_ADC2_QMOD0_ADC2_QMOD0_CEF_MASK 0x00000800
#define HWIO_ADC2_QMOD0_ADC2_QMOD0_RPTDIS_SHFT 16
#define HWIO_ADC2_QMOD0_ADC2_QMOD0_RPTDIS_MASK 0x00010000


//--------

#define HWIO_ADC2_QMOD1_ADDR  0xF00035BC  
#define HWIO_ADC2_QMOD1_ADC2_QMOD1_GTEN_SHFT 0
#define HWIO_ADC2_QMOD1_ADC2_QMOD1_GTEN_MASK 0x00000003
#define HWIO_ADC2_QMOD1_ADC2_QMOD1_EXTRGEN_SHFT 2
#define HWIO_ADC2_QMOD1_ADC2_QMOD1_EXTRGEN_MASK 0x00000004
#define HWIO_ADC2_QMOD1_ADC2_QMOD1_CLRF_SHFT 8
#define HWIO_ADC2_QMOD1_ADC2_QMOD1_CLRF_MASK 0x00000100
#define HWIO_ADC2_QMOD1_ADC2_QMOD1_TREV_SHFT 9
#define HWIO_ADC2_QMOD1_ADC2_QMOD1_TREV_MASK 0x00000200
#define HWIO_ADC2_QMOD1_ADC2_QMOD1_FLUSH_SHFT 10
#define HWIO_ADC2_QMOD1_ADC2_QMOD1_FLUSH_MASK 0x00000400
#define HWIO_ADC2_QMOD1_ADC2_QMOD1_CEF_SHFT 11
#define HWIO_ADC2_QMOD1_ADC2_QMOD1_CEF_MASK 0x00000800
#define HWIO_ADC2_QMOD1_ADC2_QMOD1_RPTDIS_SHFT 16
#define HWIO_ADC2_QMOD1_ADC2_QMOD1_RPTDIS_MASK 0x00010000


//--------

#define HWIO_ADC2_QMOD2_ADDR  0xF00035C0  
#define HWIO_ADC2_QMOD2_ADC2_QMOD2_GTEN_SHFT 0
#define HWIO_ADC2_QMOD2_ADC2_QMOD2_GTEN_MASK 0x00000003
#define HWIO_ADC2_QMOD2_ADC2_QMOD2_EXTRGEN_SHFT 2
#define HWIO_ADC2_QMOD2_ADC2_QMOD2_EXTRGEN_MASK 0x00000004
#define HWIO_ADC2_QMOD2_ADC2_QMOD2_CLRF_SHFT 8
#define HWIO_ADC2_QMOD2_ADC2_QMOD2_CLRF_MASK 0x00000100
#define HWIO_ADC2_QMOD2_ADC2_QMOD2_TREV_SHFT 9
#define HWIO_ADC2_QMOD2_ADC2_QMOD2_TREV_MASK 0x00000200
#define HWIO_ADC2_QMOD2_ADC2_QMOD2_FLUSH_SHFT 10
#define HWIO_ADC2_QMOD2_ADC2_QMOD2_FLUSH_MASK 0x00000400
#define HWIO_ADC2_QMOD2_ADC2_QMOD2_CEF_SHFT 11
#define HWIO_ADC2_QMOD2_ADC2_QMOD2_CEF_MASK 0x00000800
#define HWIO_ADC2_QMOD2_ADC2_QMOD2_RPTDIS_SHFT 16
#define HWIO_ADC2_QMOD2_ADC2_QMOD2_RPTDIS_MASK 0x00010000


//--------

#define HWIO_ADC3_QMOD0_ADDR  0xF00035C4  
#define HWIO_ADC3_QMOD0_ADC3_QMOD0_GTEN_SHFT 0
#define HWIO_ADC3_QMOD0_ADC3_QMOD0_GTEN_MASK 0x00000003
#define HWIO_ADC3_QMOD0_ADC3_QMOD0_EXTRGEN_SHFT 2
#define HWIO_ADC3_QMOD0_ADC3_QMOD0_EXTRGEN_MASK 0x00000004
#define HWIO_ADC3_QMOD0_ADC3_QMOD0_CLRF_SHFT 8
#define HWIO_ADC3_QMOD0_ADC3_QMOD0_CLRF_MASK 0x00000100
#define HWIO_ADC3_QMOD0_ADC3_QMOD0_TREV_SHFT 9
#define HWIO_ADC3_QMOD0_ADC3_QMOD0_TREV_MASK 0x00000200
#define HWIO_ADC3_QMOD0_ADC3_QMOD0_FLUSH_SHFT 10
#define HWIO_ADC3_QMOD0_ADC3_QMOD0_FLUSH_MASK 0x00000400
#define HWIO_ADC3_QMOD0_ADC3_QMOD0_CEF_SHFT 11
#define HWIO_ADC3_QMOD0_ADC3_QMOD0_CEF_MASK 0x00000800
#define HWIO_ADC3_QMOD0_ADC3_QMOD0_RPTDIS_SHFT 16
#define HWIO_ADC3_QMOD0_ADC3_QMOD0_RPTDIS_MASK 0x00010000


//--------

#define HWIO_ADC3_QMOD1_ADDR  0xF00035C8  
#define HWIO_ADC3_QMOD1_ADC3_QMOD1_GTEN_SHFT 0
#define HWIO_ADC3_QMOD1_ADC3_QMOD1_GTEN_MASK 0x00000003
#define HWIO_ADC3_QMOD1_ADC3_QMOD1_EXTRGEN_SHFT 2
#define HWIO_ADC3_QMOD1_ADC3_QMOD1_EXTRGEN_MASK 0x00000004
#define HWIO_ADC3_QMOD1_ADC3_QMOD1_CLRF_SHFT 8
#define HWIO_ADC3_QMOD1_ADC3_QMOD1_CLRF_MASK 0x00000100
#define HWIO_ADC3_QMOD1_ADC3_QMOD1_TREV_SHFT 9
#define HWIO_ADC3_QMOD1_ADC3_QMOD1_TREV_MASK 0x00000200
#define HWIO_ADC3_QMOD1_ADC3_QMOD1_FLUSH_SHFT 10
#define HWIO_ADC3_QMOD1_ADC3_QMOD1_FLUSH_MASK 0x00000400
#define HWIO_ADC3_QMOD1_ADC3_QMOD1_CEF_SHFT 11
#define HWIO_ADC3_QMOD1_ADC3_QMOD1_CEF_MASK 0x00000800
#define HWIO_ADC3_QMOD1_ADC3_QMOD1_RPTDIS_SHFT 16
#define HWIO_ADC3_QMOD1_ADC3_QMOD1_RPTDIS_MASK 0x00010000


//--------

#define HWIO_ADC3_QMOD2_ADDR  0xF00035CC  
#define HWIO_ADC3_QMOD2_ADC3_QMOD2_GTEN_SHFT 0
#define HWIO_ADC3_QMOD2_ADC3_QMOD2_GTEN_MASK 0x00000003
#define HWIO_ADC3_QMOD2_ADC3_QMOD2_EXTRGEN_SHFT 2
#define HWIO_ADC3_QMOD2_ADC3_QMOD2_EXTRGEN_MASK 0x00000004
#define HWIO_ADC3_QMOD2_ADC3_QMOD2_CLRF_SHFT 8
#define HWIO_ADC3_QMOD2_ADC3_QMOD2_CLRF_MASK 0x00000100
#define HWIO_ADC3_QMOD2_ADC3_QMOD2_TREV_SHFT 9
#define HWIO_ADC3_QMOD2_ADC3_QMOD2_TREV_MASK 0x00000200
#define HWIO_ADC3_QMOD2_ADC3_QMOD2_FLUSH_SHFT 10
#define HWIO_ADC3_QMOD2_ADC3_QMOD2_FLUSH_MASK 0x00000400
#define HWIO_ADC3_QMOD2_ADC3_QMOD2_CEF_SHFT 11
#define HWIO_ADC3_QMOD2_ADC3_QMOD2_CEF_MASK 0x00000800
#define HWIO_ADC3_QMOD2_ADC3_QMOD2_RPTDIS_SHFT 16
#define HWIO_ADC3_QMOD2_ADC3_QMOD2_RPTDIS_MASK 0x00010000


//--------

#define HWIO_ADC0_QSTA0_ADDR  0xF0003630  
#define HWIO_ADC0_QSTA0_ADC0_QSTA0_FILL_SHFT 0
#define HWIO_ADC0_QSTA0_ADC0_QSTA0_FILL_MASK 0x0000000f
#define HWIO_ADC0_QSTA0_ADC0_QSTA0_EMPTY_SHFT 5
#define HWIO_ADC0_QSTA0_ADC0_QSTA0_EMPTY_MASK 0x00000020
#define HWIO_ADC0_QSTA0_ADC0_QSTA0_REQGT_SHFT 7
#define HWIO_ADC0_QSTA0_ADC0_QSTA0_REQGT_MASK 0x00000080
#define HWIO_ADC0_QSTA0_ADC0_QSTA0_EF_SHFT 8
#define HWIO_ADC0_QSTA0_ADC0_QSTA0_EF_MASK 0x00000100


//--------

#define HWIO_ADC0_QSTA1_ADDR  0xF0003634  
#define HWIO_ADC0_QSTA1_ADC0_QSTA1_FILL_SHFT 0
#define HWIO_ADC0_QSTA1_ADC0_QSTA1_FILL_MASK 0x0000000f
#define HWIO_ADC0_QSTA1_ADC0_QSTA1_EMPTY_SHFT 5
#define HWIO_ADC0_QSTA1_ADC0_QSTA1_EMPTY_MASK 0x00000020
#define HWIO_ADC0_QSTA1_ADC0_QSTA1_REQGT_SHFT 7
#define HWIO_ADC0_QSTA1_ADC0_QSTA1_REQGT_MASK 0x00000080
#define HWIO_ADC0_QSTA1_ADC0_QSTA1_EF_SHFT 8
#define HWIO_ADC0_QSTA1_ADC0_QSTA1_EF_MASK 0x00000100


//--------

#define HWIO_ADC0_QSTA2_ADDR  0xF0003638  
#define HWIO_ADC0_QSTA2_ADC0_QSTA2_FILL_SHFT 0
#define HWIO_ADC0_QSTA2_ADC0_QSTA2_FILL_MASK 0x0000000f
#define HWIO_ADC0_QSTA2_ADC0_QSTA2_EMPTY_SHFT 5
#define HWIO_ADC0_QSTA2_ADC0_QSTA2_EMPTY_MASK 0x00000020
#define HWIO_ADC0_QSTA2_ADC0_QSTA2_REQGT_SHFT 7
#define HWIO_ADC0_QSTA2_ADC0_QSTA2_REQGT_MASK 0x00000080
#define HWIO_ADC0_QSTA2_ADC0_QSTA2_EF_SHFT 8
#define HWIO_ADC0_QSTA2_ADC0_QSTA2_EF_MASK 0x00000100


//--------

#define HWIO_ADC1_QSTA0_ADDR  0xF000363C  
#define HWIO_ADC1_QSTA0_ADC1_QSTA0_FILL_SHFT 0
#define HWIO_ADC1_QSTA0_ADC1_QSTA0_FILL_MASK 0x0000000f
#define HWIO_ADC1_QSTA0_ADC1_QSTA0_EMPTY_SHFT 5
#define HWIO_ADC1_QSTA0_ADC1_QSTA0_EMPTY_MASK 0x00000020
#define HWIO_ADC1_QSTA0_ADC1_QSTA0_REQGT_SHFT 7
#define HWIO_ADC1_QSTA0_ADC1_QSTA0_REQGT_MASK 0x00000080
#define HWIO_ADC1_QSTA0_ADC1_QSTA0_EF_SHFT 8
#define HWIO_ADC1_QSTA0_ADC1_QSTA0_EF_MASK 0x00000100


//--------

#define HWIO_ADC1_QSTA1_ADDR  0xF0003640  
#define HWIO_ADC1_QSTA1_ADC1_QSTA1_FILL_SHFT 0
#define HWIO_ADC1_QSTA1_ADC1_QSTA1_FILL_MASK 0x0000000f
#define HWIO_ADC1_QSTA1_ADC1_QSTA1_EMPTY_SHFT 5
#define HWIO_ADC1_QSTA1_ADC1_QSTA1_EMPTY_MASK 0x00000020
#define HWIO_ADC1_QSTA1_ADC1_QSTA1_REQGT_SHFT 7
#define HWIO_ADC1_QSTA1_ADC1_QSTA1_REQGT_MASK 0x00000080
#define HWIO_ADC1_QSTA1_ADC1_QSTA1_EF_SHFT 8
#define HWIO_ADC1_QSTA1_ADC1_QSTA1_EF_MASK 0x00000100


//--------

#define HWIO_ADC1_QSTA2_ADDR  0xF0003644  
#define HWIO_ADC1_QSTA2_ADC1_QSTA2_FILL_SHFT 0
#define HWIO_ADC1_QSTA2_ADC1_QSTA2_FILL_MASK 0x0000000f
#define HWIO_ADC1_QSTA2_ADC1_QSTA2_EMPTY_SHFT 5
#define HWIO_ADC1_QSTA2_ADC1_QSTA2_EMPTY_MASK 0x00000020
#define HWIO_ADC1_QSTA2_ADC1_QSTA2_REQGT_SHFT 7
#define HWIO_ADC1_QSTA2_ADC1_QSTA2_REQGT_MASK 0x00000080
#define HWIO_ADC1_QSTA2_ADC1_QSTA2_EF_SHFT 8
#define HWIO_ADC1_QSTA2_ADC1_QSTA2_EF_MASK 0x00000100


//--------

#define HWIO_ADC2_QSTA0_ADDR  0xF0003648  
#define HWIO_ADC2_QSTA0_ADC2_QSTA0_FILL_SHFT 0
#define HWIO_ADC2_QSTA0_ADC2_QSTA0_FILL_MASK 0x0000000f
#define HWIO_ADC2_QSTA0_ADC2_QSTA0_EMPTY_SHFT 5
#define HWIO_ADC2_QSTA0_ADC2_QSTA0_EMPTY_MASK 0x00000020
#define HWIO_ADC2_QSTA0_ADC2_QSTA0_REQGT_SHFT 7
#define HWIO_ADC2_QSTA0_ADC2_QSTA0_REQGT_MASK 0x00000080
#define HWIO_ADC2_QSTA0_ADC2_QSTA0_EF_SHFT 8
#define HWIO_ADC2_QSTA0_ADC2_QSTA0_EF_MASK 0x00000100


//--------

#define HWIO_ADC2_QSTA1_ADDR  0xF000364C  
#define HWIO_ADC2_QSTA1_ADC2_QSTA1_FILL_SHFT 0
#define HWIO_ADC2_QSTA1_ADC2_QSTA1_FILL_MASK 0x0000000f
#define HWIO_ADC2_QSTA1_ADC2_QSTA1_EMPTY_SHFT 5
#define HWIO_ADC2_QSTA1_ADC2_QSTA1_EMPTY_MASK 0x00000020
#define HWIO_ADC2_QSTA1_ADC2_QSTA1_REQGT_SHFT 7
#define HWIO_ADC2_QSTA1_ADC2_QSTA1_REQGT_MASK 0x00000080
#define HWIO_ADC2_QSTA1_ADC2_QSTA1_EF_SHFT 8
#define HWIO_ADC2_QSTA1_ADC2_QSTA1_EF_MASK 0x00000100


//--------

#define HWIO_ADC2_QSTA2_ADDR  0xF0003650  
#define HWIO_ADC2_QSTA2_ADC2_QSTA2_FILL_SHFT 0
#define HWIO_ADC2_QSTA2_ADC2_QSTA2_FILL_MASK 0x0000000f
#define HWIO_ADC2_QSTA2_ADC2_QSTA2_EMPTY_SHFT 5
#define HWIO_ADC2_QSTA2_ADC2_QSTA2_EMPTY_MASK 0x00000020
#define HWIO_ADC2_QSTA2_ADC2_QSTA2_REQGT_SHFT 7
#define HWIO_ADC2_QSTA2_ADC2_QSTA2_REQGT_MASK 0x00000080
#define HWIO_ADC2_QSTA2_ADC2_QSTA2_EF_SHFT 8
#define HWIO_ADC2_QSTA2_ADC2_QSTA2_EF_MASK 0x00000100


//--------

#define HWIO_ADC3_QSTA0_ADDR  0xF0003654  
#define HWIO_ADC3_QSTA0_ADC3_QSTA0_FILL_SHFT 0
#define HWIO_ADC3_QSTA0_ADC3_QSTA0_FILL_MASK 0x0000000f
#define HWIO_ADC3_QSTA0_ADC3_QSTA0_EMPTY_SHFT 5
#define HWIO_ADC3_QSTA0_ADC3_QSTA0_EMPTY_MASK 0x00000020
#define HWIO_ADC3_QSTA0_ADC3_QSTA0_REQGT_SHFT 7
#define HWIO_ADC3_QSTA0_ADC3_QSTA0_REQGT_MASK 0x00000080
#define HWIO_ADC3_QSTA0_ADC3_QSTA0_EF_SHFT 8
#define HWIO_ADC3_QSTA0_ADC3_QSTA0_EF_MASK 0x00000100


//--------

#define HWIO_ADC3_QSTA1_ADDR  0xF0003658  
#define HWIO_ADC3_QSTA1_ADC3_QSTA1_FILL_SHFT 0
#define HWIO_ADC3_QSTA1_ADC3_QSTA1_FILL_MASK 0x0000000f
#define HWIO_ADC3_QSTA1_ADC3_QSTA1_EMPTY_SHFT 5
#define HWIO_ADC3_QSTA1_ADC3_QSTA1_EMPTY_MASK 0x00000020
#define HWIO_ADC3_QSTA1_ADC3_QSTA1_REQGT_SHFT 7
#define HWIO_ADC3_QSTA1_ADC3_QSTA1_REQGT_MASK 0x00000080
#define HWIO_ADC3_QSTA1_ADC3_QSTA1_EF_SHFT 8
#define HWIO_ADC3_QSTA1_ADC3_QSTA1_EF_MASK 0x00000100


//--------

#define HWIO_ADC3_QSTA2_ADDR  0xF000365C  
#define HWIO_ADC3_QSTA2_ADC3_QSTA2_FILL_SHFT 0
#define HWIO_ADC3_QSTA2_ADC3_QSTA2_FILL_MASK 0x0000000f
#define HWIO_ADC3_QSTA2_ADC3_QSTA2_EMPTY_SHFT 5
#define HWIO_ADC3_QSTA2_ADC3_QSTA2_EMPTY_MASK 0x00000020
#define HWIO_ADC3_QSTA2_ADC3_QSTA2_REQGT_SHFT 7
#define HWIO_ADC3_QSTA2_ADC3_QSTA2_REQGT_MASK 0x00000080
#define HWIO_ADC3_QSTA2_ADC3_QSTA2_EF_SHFT 8
#define HWIO_ADC3_QSTA2_ADC3_QSTA2_EF_MASK 0x00000100


//--------

#define HWIO_ADC0_Q0R0_ADDR  0xF00036C0  
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_REQCH_SHFT 0
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_REQCH_MASK 0x0000001f
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_RF_SHFT 5
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_RF_MASK 0x00000020
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_ENSI_SHFT 6
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_ENSI_MASK 0x00000040
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_EXTR_SHFT 7
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_EXTR_MASK 0x00000080
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_V_SHFT 8
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_V_MASK 0x00000100
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_PDD_SHFT 9
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_PDD_MASK 0x00000200
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_MDPD_SHFT 10
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_MDPD_MASK 0x00000400
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_MDPU_SHFT 11
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_MDPU_MASK 0x00000800
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_CDEN_SHFT 12
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_CDEN_MASK 0x00001000
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_CDSEL_SHFT 13
#define HWIO_ADC0_Q0R0_ADC0_Q0R0_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC0_Q0R1_ADDR  0xF00036C4  
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_REQCH_SHFT 0
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_REQCH_MASK 0x0000001f
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_RF_SHFT 5
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_RF_MASK 0x00000020
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_ENSI_SHFT 6
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_ENSI_MASK 0x00000040
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_EXTR_SHFT 7
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_EXTR_MASK 0x00000080
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_V_SHFT 8
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_V_MASK 0x00000100
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_PDD_SHFT 9
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_PDD_MASK 0x00000200
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_MDPD_SHFT 10
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_MDPD_MASK 0x00000400
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_MDPU_SHFT 11
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_MDPU_MASK 0x00000800
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_CDEN_SHFT 12
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_CDEN_MASK 0x00001000
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_CDSEL_SHFT 13
#define HWIO_ADC0_Q0R1_ADC0_Q0R1_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC0_Q0R2_ADDR  0xF00036C8  
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_REQCH_SHFT 0
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_REQCH_MASK 0x0000001f
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_RF_SHFT 5
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_RF_MASK 0x00000020
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_ENSI_SHFT 6
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_ENSI_MASK 0x00000040
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_EXTR_SHFT 7
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_EXTR_MASK 0x00000080
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_V_SHFT 8
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_V_MASK 0x00000100
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_PDD_SHFT 9
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_PDD_MASK 0x00000200
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_MDPD_SHFT 10
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_MDPD_MASK 0x00000400
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_MDPU_SHFT 11
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_MDPU_MASK 0x00000800
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_CDEN_SHFT 12
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_CDEN_MASK 0x00001000
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_CDSEL_SHFT 13
#define HWIO_ADC0_Q0R2_ADC0_Q0R2_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC1_Q0R0_ADDR  0xF00036CC  
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_REQCH_SHFT 0
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_REQCH_MASK 0x0000001f
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_RF_SHFT 5
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_RF_MASK 0x00000020
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_ENSI_SHFT 6
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_ENSI_MASK 0x00000040
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_EXTR_SHFT 7
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_EXTR_MASK 0x00000080
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_V_SHFT 8
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_V_MASK 0x00000100
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_PDD_SHFT 9
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_PDD_MASK 0x00000200
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_MDPD_SHFT 10
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_MDPD_MASK 0x00000400
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_MDPU_SHFT 11
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_MDPU_MASK 0x00000800
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_CDEN_SHFT 12
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_CDEN_MASK 0x00001000
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_CDSEL_SHFT 13
#define HWIO_ADC1_Q0R0_ADC1_Q0R0_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC1_Q0R1_ADDR  0xF00036D0  
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_REQCH_SHFT 0
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_REQCH_MASK 0x0000001f
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_RF_SHFT 5
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_RF_MASK 0x00000020
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_ENSI_SHFT 6
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_ENSI_MASK 0x00000040
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_EXTR_SHFT 7
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_EXTR_MASK 0x00000080
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_V_SHFT 8
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_V_MASK 0x00000100
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_PDD_SHFT 9
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_PDD_MASK 0x00000200
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_MDPD_SHFT 10
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_MDPD_MASK 0x00000400
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_MDPU_SHFT 11
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_MDPU_MASK 0x00000800
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_CDEN_SHFT 12
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_CDEN_MASK 0x00001000
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_CDSEL_SHFT 13
#define HWIO_ADC1_Q0R1_ADC1_Q0R1_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC1_Q0R2_ADDR  0xF00036D4  
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_REQCH_SHFT 0
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_REQCH_MASK 0x0000001f
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_RF_SHFT 5
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_RF_MASK 0x00000020
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_ENSI_SHFT 6
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_ENSI_MASK 0x00000040
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_EXTR_SHFT 7
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_EXTR_MASK 0x00000080
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_V_SHFT 8
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_V_MASK 0x00000100
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_PDD_SHFT 9
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_PDD_MASK 0x00000200
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_MDPD_SHFT 10
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_MDPD_MASK 0x00000400
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_MDPU_SHFT 11
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_MDPU_MASK 0x00000800
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_CDEN_SHFT 12
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_CDEN_MASK 0x00001000
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_CDSEL_SHFT 13
#define HWIO_ADC1_Q0R2_ADC1_Q0R2_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC2_Q0R0_ADDR  0xF00036D8  
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_REQCH_SHFT 0
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_REQCH_MASK 0x0000001f
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_RF_SHFT 5
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_RF_MASK 0x00000020
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_ENSI_SHFT 6
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_ENSI_MASK 0x00000040
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_EXTR_SHFT 7
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_EXTR_MASK 0x00000080
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_V_SHFT 8
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_V_MASK 0x00000100
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_PDD_SHFT 9
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_PDD_MASK 0x00000200
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_MDPD_SHFT 10
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_MDPD_MASK 0x00000400
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_MDPU_SHFT 11
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_MDPU_MASK 0x00000800
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_CDEN_SHFT 12
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_CDEN_MASK 0x00001000
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_CDSEL_SHFT 13
#define HWIO_ADC2_Q0R0_ADC2_Q0R0_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC2_Q0R1_ADDR  0xF00036DC  
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_REQCH_SHFT 0
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_REQCH_MASK 0x0000001f
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_RF_SHFT 5
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_RF_MASK 0x00000020
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_ENSI_SHFT 6
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_ENSI_MASK 0x00000040
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_EXTR_SHFT 7
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_EXTR_MASK 0x00000080
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_V_SHFT 8
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_V_MASK 0x00000100
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_PDD_SHFT 9
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_PDD_MASK 0x00000200
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_MDPD_SHFT 10
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_MDPD_MASK 0x00000400
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_MDPU_SHFT 11
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_MDPU_MASK 0x00000800
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_CDEN_SHFT 12
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_CDEN_MASK 0x00001000
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_CDSEL_SHFT 13
#define HWIO_ADC2_Q0R1_ADC2_Q0R1_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC2_Q0R2_ADDR  0xF00036E0  
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_REQCH_SHFT 0
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_REQCH_MASK 0x0000001f
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_RF_SHFT 5
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_RF_MASK 0x00000020
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_ENSI_SHFT 6
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_ENSI_MASK 0x00000040
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_EXTR_SHFT 7
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_EXTR_MASK 0x00000080
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_V_SHFT 8
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_V_MASK 0x00000100
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_PDD_SHFT 9
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_PDD_MASK 0x00000200
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_MDPD_SHFT 10
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_MDPD_MASK 0x00000400
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_MDPU_SHFT 11
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_MDPU_MASK 0x00000800
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_CDEN_SHFT 12
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_CDEN_MASK 0x00001000
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_CDSEL_SHFT 13
#define HWIO_ADC2_Q0R2_ADC2_Q0R2_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC3_Q0R0_ADDR  0xF00036E4  
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_REQCH_SHFT 0
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_REQCH_MASK 0x0000001f
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_RF_SHFT 5
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_RF_MASK 0x00000020
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_ENSI_SHFT 6
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_ENSI_MASK 0x00000040
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_EXTR_SHFT 7
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_EXTR_MASK 0x00000080
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_V_SHFT 8
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_V_MASK 0x00000100
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_PDD_SHFT 9
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_PDD_MASK 0x00000200
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_MDPD_SHFT 10
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_MDPD_MASK 0x00000400
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_MDPU_SHFT 11
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_MDPU_MASK 0x00000800
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_CDEN_SHFT 12
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_CDEN_MASK 0x00001000
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_CDSEL_SHFT 13
#define HWIO_ADC3_Q0R0_ADC3_Q0R0_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC3_Q0R1_ADDR  0xF00036E8  
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_REQCH_SHFT 0
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_REQCH_MASK 0x0000001f
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_RF_SHFT 5
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_RF_MASK 0x00000020
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_ENSI_SHFT 6
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_ENSI_MASK 0x00000040
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_EXTR_SHFT 7
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_EXTR_MASK 0x00000080
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_V_SHFT 8
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_V_MASK 0x00000100
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_PDD_SHFT 9
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_PDD_MASK 0x00000200
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_MDPD_SHFT 10
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_MDPD_MASK 0x00000400
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_MDPU_SHFT 11
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_MDPU_MASK 0x00000800
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_CDEN_SHFT 12
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_CDEN_MASK 0x00001000
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_CDSEL_SHFT 13
#define HWIO_ADC3_Q0R1_ADC3_Q0R1_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC3_Q0R2_ADDR  0xF00036EC  
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_REQCH_SHFT 0
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_REQCH_MASK 0x0000001f
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_RF_SHFT 5
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_RF_MASK 0x00000020
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_ENSI_SHFT 6
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_ENSI_MASK 0x00000040
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_EXTR_SHFT 7
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_EXTR_MASK 0x00000080
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_V_SHFT 8
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_V_MASK 0x00000100
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_PDD_SHFT 9
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_PDD_MASK 0x00000200
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_MDPD_SHFT 10
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_MDPD_MASK 0x00000400
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_MDPU_SHFT 11
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_MDPU_MASK 0x00000800
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_CDEN_SHFT 12
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_CDEN_MASK 0x00001000
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_CDSEL_SHFT 13
#define HWIO_ADC3_Q0R2_ADC3_Q0R2_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC0_QIN0_ADDR  0xF0003750  
#define HWIO_ADC0_QIN0_ADC0_QIN0_REQCH_SHFT 0
#define HWIO_ADC0_QIN0_ADC0_QIN0_REQCH_MASK 0x0000001f
#define HWIO_ADC0_QIN0_ADC0_QIN0_RF_SHFT 5
#define HWIO_ADC0_QIN0_ADC0_QIN0_RF_MASK 0x00000020
#define HWIO_ADC0_QIN0_ADC0_QIN0_ENSI_SHFT 6
#define HWIO_ADC0_QIN0_ADC0_QIN0_ENSI_MASK 0x00000040
#define HWIO_ADC0_QIN0_ADC0_QIN0_EXTR_SHFT 7
#define HWIO_ADC0_QIN0_ADC0_QIN0_EXTR_MASK 0x00000080
#define HWIO_ADC0_QIN0_ADC0_QIN0_PDD_SHFT 9
#define HWIO_ADC0_QIN0_ADC0_QIN0_PDD_MASK 0x00000200
#define HWIO_ADC0_QIN0_ADC0_QIN0_MDPD_SHFT 10
#define HWIO_ADC0_QIN0_ADC0_QIN0_MDPD_MASK 0x00000400
#define HWIO_ADC0_QIN0_ADC0_QIN0_MDPU_SHFT 11
#define HWIO_ADC0_QIN0_ADC0_QIN0_MDPU_MASK 0x00000800
#define HWIO_ADC0_QIN0_ADC0_QIN0_CDEN_SHFT 12
#define HWIO_ADC0_QIN0_ADC0_QIN0_CDEN_MASK 0x00001000
#define HWIO_ADC0_QIN0_ADC0_QIN0_CDSEL_SHFT 13
#define HWIO_ADC0_QIN0_ADC0_QIN0_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC0_QIN1_ADDR  0xF0003754  
#define HWIO_ADC0_QIN1_ADC0_QIN1_REQCH_SHFT 0
#define HWIO_ADC0_QIN1_ADC0_QIN1_REQCH_MASK 0x0000001f
#define HWIO_ADC0_QIN1_ADC0_QIN1_RF_SHFT 5
#define HWIO_ADC0_QIN1_ADC0_QIN1_RF_MASK 0x00000020
#define HWIO_ADC0_QIN1_ADC0_QIN1_ENSI_SHFT 6
#define HWIO_ADC0_QIN1_ADC0_QIN1_ENSI_MASK 0x00000040
#define HWIO_ADC0_QIN1_ADC0_QIN1_EXTR_SHFT 7
#define HWIO_ADC0_QIN1_ADC0_QIN1_EXTR_MASK 0x00000080
#define HWIO_ADC0_QIN1_ADC0_QIN1_PDD_SHFT 9
#define HWIO_ADC0_QIN1_ADC0_QIN1_PDD_MASK 0x00000200
#define HWIO_ADC0_QIN1_ADC0_QIN1_MDPD_SHFT 10
#define HWIO_ADC0_QIN1_ADC0_QIN1_MDPD_MASK 0x00000400
#define HWIO_ADC0_QIN1_ADC0_QIN1_MDPU_SHFT 11
#define HWIO_ADC0_QIN1_ADC0_QIN1_MDPU_MASK 0x00000800
#define HWIO_ADC0_QIN1_ADC0_QIN1_CDEN_SHFT 12
#define HWIO_ADC0_QIN1_ADC0_QIN1_CDEN_MASK 0x00001000
#define HWIO_ADC0_QIN1_ADC0_QIN1_CDSEL_SHFT 13
#define HWIO_ADC0_QIN1_ADC0_QIN1_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC0_QIN2_ADDR  0xF0003758  
#define HWIO_ADC0_QIN2_ADC0_QIN2_REQCH_SHFT 0
#define HWIO_ADC0_QIN2_ADC0_QIN2_REQCH_MASK 0x0000001f
#define HWIO_ADC0_QIN2_ADC0_QIN2_RF_SHFT 5
#define HWIO_ADC0_QIN2_ADC0_QIN2_RF_MASK 0x00000020
#define HWIO_ADC0_QIN2_ADC0_QIN2_ENSI_SHFT 6
#define HWIO_ADC0_QIN2_ADC0_QIN2_ENSI_MASK 0x00000040
#define HWIO_ADC0_QIN2_ADC0_QIN2_EXTR_SHFT 7
#define HWIO_ADC0_QIN2_ADC0_QIN2_EXTR_MASK 0x00000080
#define HWIO_ADC0_QIN2_ADC0_QIN2_PDD_SHFT 9
#define HWIO_ADC0_QIN2_ADC0_QIN2_PDD_MASK 0x00000200
#define HWIO_ADC0_QIN2_ADC0_QIN2_MDPD_SHFT 10
#define HWIO_ADC0_QIN2_ADC0_QIN2_MDPD_MASK 0x00000400
#define HWIO_ADC0_QIN2_ADC0_QIN2_MDPU_SHFT 11
#define HWIO_ADC0_QIN2_ADC0_QIN2_MDPU_MASK 0x00000800
#define HWIO_ADC0_QIN2_ADC0_QIN2_CDEN_SHFT 12
#define HWIO_ADC0_QIN2_ADC0_QIN2_CDEN_MASK 0x00001000
#define HWIO_ADC0_QIN2_ADC0_QIN2_CDSEL_SHFT 13
#define HWIO_ADC0_QIN2_ADC0_QIN2_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC1_QIN0_ADDR  0xF000375C  
#define HWIO_ADC1_QIN0_ADC1_QIN0_REQCH_SHFT 0
#define HWIO_ADC1_QIN0_ADC1_QIN0_REQCH_MASK 0x0000001f
#define HWIO_ADC1_QIN0_ADC1_QIN0_RF_SHFT 5
#define HWIO_ADC1_QIN0_ADC1_QIN0_RF_MASK 0x00000020
#define HWIO_ADC1_QIN0_ADC1_QIN0_ENSI_SHFT 6
#define HWIO_ADC1_QIN0_ADC1_QIN0_ENSI_MASK 0x00000040
#define HWIO_ADC1_QIN0_ADC1_QIN0_EXTR_SHFT 7
#define HWIO_ADC1_QIN0_ADC1_QIN0_EXTR_MASK 0x00000080
#define HWIO_ADC1_QIN0_ADC1_QIN0_PDD_SHFT 9
#define HWIO_ADC1_QIN0_ADC1_QIN0_PDD_MASK 0x00000200
#define HWIO_ADC1_QIN0_ADC1_QIN0_MDPD_SHFT 10
#define HWIO_ADC1_QIN0_ADC1_QIN0_MDPD_MASK 0x00000400
#define HWIO_ADC1_QIN0_ADC1_QIN0_MDPU_SHFT 11
#define HWIO_ADC1_QIN0_ADC1_QIN0_MDPU_MASK 0x00000800
#define HWIO_ADC1_QIN0_ADC1_QIN0_CDEN_SHFT 12
#define HWIO_ADC1_QIN0_ADC1_QIN0_CDEN_MASK 0x00001000
#define HWIO_ADC1_QIN0_ADC1_QIN0_CDSEL_SHFT 13
#define HWIO_ADC1_QIN0_ADC1_QIN0_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC1_QIN1_ADDR  0xF0003760  
#define HWIO_ADC1_QIN1_ADC1_QIN1_REQCH_SHFT 0
#define HWIO_ADC1_QIN1_ADC1_QIN1_REQCH_MASK 0x0000001f
#define HWIO_ADC1_QIN1_ADC1_QIN1_RF_SHFT 5
#define HWIO_ADC1_QIN1_ADC1_QIN1_RF_MASK 0x00000020
#define HWIO_ADC1_QIN1_ADC1_QIN1_ENSI_SHFT 6
#define HWIO_ADC1_QIN1_ADC1_QIN1_ENSI_MASK 0x00000040
#define HWIO_ADC1_QIN1_ADC1_QIN1_EXTR_SHFT 7
#define HWIO_ADC1_QIN1_ADC1_QIN1_EXTR_MASK 0x00000080
#define HWIO_ADC1_QIN1_ADC1_QIN1_PDD_SHFT 9
#define HWIO_ADC1_QIN1_ADC1_QIN1_PDD_MASK 0x00000200
#define HWIO_ADC1_QIN1_ADC1_QIN1_MDPD_SHFT 10
#define HWIO_ADC1_QIN1_ADC1_QIN1_MDPD_MASK 0x00000400
#define HWIO_ADC1_QIN1_ADC1_QIN1_MDPU_SHFT 11
#define HWIO_ADC1_QIN1_ADC1_QIN1_MDPU_MASK 0x00000800
#define HWIO_ADC1_QIN1_ADC1_QIN1_CDEN_SHFT 12
#define HWIO_ADC1_QIN1_ADC1_QIN1_CDEN_MASK 0x00001000
#define HWIO_ADC1_QIN1_ADC1_QIN1_CDSEL_SHFT 13
#define HWIO_ADC1_QIN1_ADC1_QIN1_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC1_QIN2_ADDR  0xF0003764  
#define HWIO_ADC1_QIN2_ADC1_QIN2_REQCH_SHFT 0
#define HWIO_ADC1_QIN2_ADC1_QIN2_REQCH_MASK 0x0000001f
#define HWIO_ADC1_QIN2_ADC1_QIN2_RF_SHFT 5
#define HWIO_ADC1_QIN2_ADC1_QIN2_RF_MASK 0x00000020
#define HWIO_ADC1_QIN2_ADC1_QIN2_ENSI_SHFT 6
#define HWIO_ADC1_QIN2_ADC1_QIN2_ENSI_MASK 0x00000040
#define HWIO_ADC1_QIN2_ADC1_QIN2_EXTR_SHFT 7
#define HWIO_ADC1_QIN2_ADC1_QIN2_EXTR_MASK 0x00000080
#define HWIO_ADC1_QIN2_ADC1_QIN2_PDD_SHFT 9
#define HWIO_ADC1_QIN2_ADC1_QIN2_PDD_MASK 0x00000200
#define HWIO_ADC1_QIN2_ADC1_QIN2_MDPD_SHFT 10
#define HWIO_ADC1_QIN2_ADC1_QIN2_MDPD_MASK 0x00000400
#define HWIO_ADC1_QIN2_ADC1_QIN2_MDPU_SHFT 11
#define HWIO_ADC1_QIN2_ADC1_QIN2_MDPU_MASK 0x00000800
#define HWIO_ADC1_QIN2_ADC1_QIN2_CDEN_SHFT 12
#define HWIO_ADC1_QIN2_ADC1_QIN2_CDEN_MASK 0x00001000
#define HWIO_ADC1_QIN2_ADC1_QIN2_CDSEL_SHFT 13
#define HWIO_ADC1_QIN2_ADC1_QIN2_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC2_QIN0_ADDR  0xF0003768  
#define HWIO_ADC2_QIN0_ADC2_QIN0_REQCH_SHFT 0
#define HWIO_ADC2_QIN0_ADC2_QIN0_REQCH_MASK 0x0000001f
#define HWIO_ADC2_QIN0_ADC2_QIN0_RF_SHFT 5
#define HWIO_ADC2_QIN0_ADC2_QIN0_RF_MASK 0x00000020
#define HWIO_ADC2_QIN0_ADC2_QIN0_ENSI_SHFT 6
#define HWIO_ADC2_QIN0_ADC2_QIN0_ENSI_MASK 0x00000040
#define HWIO_ADC2_QIN0_ADC2_QIN0_EXTR_SHFT 7
#define HWIO_ADC2_QIN0_ADC2_QIN0_EXTR_MASK 0x00000080
#define HWIO_ADC2_QIN0_ADC2_QIN0_PDD_SHFT 9
#define HWIO_ADC2_QIN0_ADC2_QIN0_PDD_MASK 0x00000200
#define HWIO_ADC2_QIN0_ADC2_QIN0_MDPD_SHFT 10
#define HWIO_ADC2_QIN0_ADC2_QIN0_MDPD_MASK 0x00000400
#define HWIO_ADC2_QIN0_ADC2_QIN0_MDPU_SHFT 11
#define HWIO_ADC2_QIN0_ADC2_QIN0_MDPU_MASK 0x00000800
#define HWIO_ADC2_QIN0_ADC2_QIN0_CDEN_SHFT 12
#define HWIO_ADC2_QIN0_ADC2_QIN0_CDEN_MASK 0x00001000
#define HWIO_ADC2_QIN0_ADC2_QIN0_CDSEL_SHFT 13
#define HWIO_ADC2_QIN0_ADC2_QIN0_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC2_QIN1_ADDR  0xF000376C  
#define HWIO_ADC2_QIN1_ADC2_QIN1_REQCH_SHFT 0
#define HWIO_ADC2_QIN1_ADC2_QIN1_REQCH_MASK 0x0000001f
#define HWIO_ADC2_QIN1_ADC2_QIN1_RF_SHFT 5
#define HWIO_ADC2_QIN1_ADC2_QIN1_RF_MASK 0x00000020
#define HWIO_ADC2_QIN1_ADC2_QIN1_ENSI_SHFT 6
#define HWIO_ADC2_QIN1_ADC2_QIN1_ENSI_MASK 0x00000040
#define HWIO_ADC2_QIN1_ADC2_QIN1_EXTR_SHFT 7
#define HWIO_ADC2_QIN1_ADC2_QIN1_EXTR_MASK 0x00000080
#define HWIO_ADC2_QIN1_ADC2_QIN1_PDD_SHFT 9
#define HWIO_ADC2_QIN1_ADC2_QIN1_PDD_MASK 0x00000200
#define HWIO_ADC2_QIN1_ADC2_QIN1_MDPD_SHFT 10
#define HWIO_ADC2_QIN1_ADC2_QIN1_MDPD_MASK 0x00000400
#define HWIO_ADC2_QIN1_ADC2_QIN1_MDPU_SHFT 11
#define HWIO_ADC2_QIN1_ADC2_QIN1_MDPU_MASK 0x00000800
#define HWIO_ADC2_QIN1_ADC2_QIN1_CDEN_SHFT 12
#define HWIO_ADC2_QIN1_ADC2_QIN1_CDEN_MASK 0x00001000
#define HWIO_ADC2_QIN1_ADC2_QIN1_CDSEL_SHFT 13
#define HWIO_ADC2_QIN1_ADC2_QIN1_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC2_QIN2_ADDR  0xF0003770  
#define HWIO_ADC2_QIN2_ADC2_QIN2_REQCH_SHFT 0
#define HWIO_ADC2_QIN2_ADC2_QIN2_REQCH_MASK 0x0000001f
#define HWIO_ADC2_QIN2_ADC2_QIN2_RF_SHFT 5
#define HWIO_ADC2_QIN2_ADC2_QIN2_RF_MASK 0x00000020
#define HWIO_ADC2_QIN2_ADC2_QIN2_ENSI_SHFT 6
#define HWIO_ADC2_QIN2_ADC2_QIN2_ENSI_MASK 0x00000040
#define HWIO_ADC2_QIN2_ADC2_QIN2_EXTR_SHFT 7
#define HWIO_ADC2_QIN2_ADC2_QIN2_EXTR_MASK 0x00000080
#define HWIO_ADC2_QIN2_ADC2_QIN2_PDD_SHFT 9
#define HWIO_ADC2_QIN2_ADC2_QIN2_PDD_MASK 0x00000200
#define HWIO_ADC2_QIN2_ADC2_QIN2_MDPD_SHFT 10
#define HWIO_ADC2_QIN2_ADC2_QIN2_MDPD_MASK 0x00000400
#define HWIO_ADC2_QIN2_ADC2_QIN2_MDPU_SHFT 11
#define HWIO_ADC2_QIN2_ADC2_QIN2_MDPU_MASK 0x00000800
#define HWIO_ADC2_QIN2_ADC2_QIN2_CDEN_SHFT 12
#define HWIO_ADC2_QIN2_ADC2_QIN2_CDEN_MASK 0x00001000
#define HWIO_ADC2_QIN2_ADC2_QIN2_CDSEL_SHFT 13
#define HWIO_ADC2_QIN2_ADC2_QIN2_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC3_QIN0_ADDR  0xF0003774  
#define HWIO_ADC3_QIN0_ADC3_QIN0_REQCH_SHFT 0
#define HWIO_ADC3_QIN0_ADC3_QIN0_REQCH_MASK 0x0000001f
#define HWIO_ADC3_QIN0_ADC3_QIN0_RF_SHFT 5
#define HWIO_ADC3_QIN0_ADC3_QIN0_RF_MASK 0x00000020
#define HWIO_ADC3_QIN0_ADC3_QIN0_ENSI_SHFT 6
#define HWIO_ADC3_QIN0_ADC3_QIN0_ENSI_MASK 0x00000040
#define HWIO_ADC3_QIN0_ADC3_QIN0_EXTR_SHFT 7
#define HWIO_ADC3_QIN0_ADC3_QIN0_EXTR_MASK 0x00000080
#define HWIO_ADC3_QIN0_ADC3_QIN0_PDD_SHFT 9
#define HWIO_ADC3_QIN0_ADC3_QIN0_PDD_MASK 0x00000200
#define HWIO_ADC3_QIN0_ADC3_QIN0_MDPD_SHFT 10
#define HWIO_ADC3_QIN0_ADC3_QIN0_MDPD_MASK 0x00000400
#define HWIO_ADC3_QIN0_ADC3_QIN0_MDPU_SHFT 11
#define HWIO_ADC3_QIN0_ADC3_QIN0_MDPU_MASK 0x00000800
#define HWIO_ADC3_QIN0_ADC3_QIN0_CDEN_SHFT 12
#define HWIO_ADC3_QIN0_ADC3_QIN0_CDEN_MASK 0x00001000
#define HWIO_ADC3_QIN0_ADC3_QIN0_CDSEL_SHFT 13
#define HWIO_ADC3_QIN0_ADC3_QIN0_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC3_QIN1_ADDR  0xF0003778  
#define HWIO_ADC3_QIN1_ADC3_QIN1_REQCH_SHFT 0
#define HWIO_ADC3_QIN1_ADC3_QIN1_REQCH_MASK 0x0000001f
#define HWIO_ADC3_QIN1_ADC3_QIN1_RF_SHFT 5
#define HWIO_ADC3_QIN1_ADC3_QIN1_RF_MASK 0x00000020
#define HWIO_ADC3_QIN1_ADC3_QIN1_ENSI_SHFT 6
#define HWIO_ADC3_QIN1_ADC3_QIN1_ENSI_MASK 0x00000040
#define HWIO_ADC3_QIN1_ADC3_QIN1_EXTR_SHFT 7
#define HWIO_ADC3_QIN1_ADC3_QIN1_EXTR_MASK 0x00000080
#define HWIO_ADC3_QIN1_ADC3_QIN1_PDD_SHFT 9
#define HWIO_ADC3_QIN1_ADC3_QIN1_PDD_MASK 0x00000200
#define HWIO_ADC3_QIN1_ADC3_QIN1_MDPD_SHFT 10
#define HWIO_ADC3_QIN1_ADC3_QIN1_MDPD_MASK 0x00000400
#define HWIO_ADC3_QIN1_ADC3_QIN1_MDPU_SHFT 11
#define HWIO_ADC3_QIN1_ADC3_QIN1_MDPU_MASK 0x00000800
#define HWIO_ADC3_QIN1_ADC3_QIN1_CDEN_SHFT 12
#define HWIO_ADC3_QIN1_ADC3_QIN1_CDEN_MASK 0x00001000
#define HWIO_ADC3_QIN1_ADC3_QIN1_CDSEL_SHFT 13
#define HWIO_ADC3_QIN1_ADC3_QIN1_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC3_QIN2_ADDR  0xF000377C  
#define HWIO_ADC3_QIN2_ADC3_QIN2_REQCH_SHFT 0
#define HWIO_ADC3_QIN2_ADC3_QIN2_REQCH_MASK 0x0000001f
#define HWIO_ADC3_QIN2_ADC3_QIN2_RF_SHFT 5
#define HWIO_ADC3_QIN2_ADC3_QIN2_RF_MASK 0x00000020
#define HWIO_ADC3_QIN2_ADC3_QIN2_ENSI_SHFT 6
#define HWIO_ADC3_QIN2_ADC3_QIN2_ENSI_MASK 0x00000040
#define HWIO_ADC3_QIN2_ADC3_QIN2_EXTR_SHFT 7
#define HWIO_ADC3_QIN2_ADC3_QIN2_EXTR_MASK 0x00000080
#define HWIO_ADC3_QIN2_ADC3_QIN2_PDD_SHFT 9
#define HWIO_ADC3_QIN2_ADC3_QIN2_PDD_MASK 0x00000200
#define HWIO_ADC3_QIN2_ADC3_QIN2_MDPD_SHFT 10
#define HWIO_ADC3_QIN2_ADC3_QIN2_MDPD_MASK 0x00000400
#define HWIO_ADC3_QIN2_ADC3_QIN2_MDPU_SHFT 11
#define HWIO_ADC3_QIN2_ADC3_QIN2_MDPU_MASK 0x00000800
#define HWIO_ADC3_QIN2_ADC3_QIN2_CDEN_SHFT 12
#define HWIO_ADC3_QIN2_ADC3_QIN2_CDEN_MASK 0x00001000
#define HWIO_ADC3_QIN2_ADC3_QIN2_CDSEL_SHFT 13
#define HWIO_ADC3_QIN2_ADC3_QIN2_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC0_QBKU0_ADDR  0xF00037E0  
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_REQCH_SHFT 0
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_REQCH_MASK 0x0000001f
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_RF_SHFT 5
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_RF_MASK 0x00000020
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_ENSI_SHFT 6
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_ENSI_MASK 0x00000040
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_EXTR_SHFT 7
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_EXTR_MASK 0x00000080
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_V_SHFT 8
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_V_MASK 0x00000100
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_PDD_SHFT 9
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_PDD_MASK 0x00000200
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_MDPD_SHFT 10
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_MDPD_MASK 0x00000400
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_MDPU_SHFT 11
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_MDPU_MASK 0x00000800
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_CDEN_SHFT 12
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_CDEN_MASK 0x00001000
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_CDSEL_SHFT 13
#define HWIO_ADC0_QBKU0_ADC0_QBKU0_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC0_QBKU1_ADDR  0xF00037E4  
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_REQCH_SHFT 0
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_REQCH_MASK 0x0000001f
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_RF_SHFT 5
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_RF_MASK 0x00000020
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_ENSI_SHFT 6
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_ENSI_MASK 0x00000040
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_EXTR_SHFT 7
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_EXTR_MASK 0x00000080
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_V_SHFT 8
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_V_MASK 0x00000100
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_PDD_SHFT 9
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_PDD_MASK 0x00000200
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_MDPD_SHFT 10
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_MDPD_MASK 0x00000400
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_MDPU_SHFT 11
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_MDPU_MASK 0x00000800
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_CDEN_SHFT 12
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_CDEN_MASK 0x00001000
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_CDSEL_SHFT 13
#define HWIO_ADC0_QBKU1_ADC0_QBKU1_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC0_QBKU2_ADDR  0xF00037E8  
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_REQCH_SHFT 0
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_REQCH_MASK 0x0000001f
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_RF_SHFT 5
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_RF_MASK 0x00000020
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_ENSI_SHFT 6
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_ENSI_MASK 0x00000040
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_EXTR_SHFT 7
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_EXTR_MASK 0x00000080
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_V_SHFT 8
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_V_MASK 0x00000100
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_PDD_SHFT 9
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_PDD_MASK 0x00000200
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_MDPD_SHFT 10
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_MDPD_MASK 0x00000400
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_MDPU_SHFT 11
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_MDPU_MASK 0x00000800
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_CDEN_SHFT 12
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_CDEN_MASK 0x00001000
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_CDSEL_SHFT 13
#define HWIO_ADC0_QBKU2_ADC0_QBKU2_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC1_QBKU0_ADDR  0xF00037EC  
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_REQCH_SHFT 0
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_REQCH_MASK 0x0000001f
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_RF_SHFT 5
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_RF_MASK 0x00000020
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_ENSI_SHFT 6
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_ENSI_MASK 0x00000040
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_EXTR_SHFT 7
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_EXTR_MASK 0x00000080
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_V_SHFT 8
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_V_MASK 0x00000100
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_PDD_SHFT 9
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_PDD_MASK 0x00000200
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_MDPD_SHFT 10
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_MDPD_MASK 0x00000400
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_MDPU_SHFT 11
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_MDPU_MASK 0x00000800
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_CDEN_SHFT 12
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_CDEN_MASK 0x00001000
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_CDSEL_SHFT 13
#define HWIO_ADC1_QBKU0_ADC1_QBKU0_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC1_QBKU1_ADDR  0xF00037F0  
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_REQCH_SHFT 0
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_REQCH_MASK 0x0000001f
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_RF_SHFT 5
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_RF_MASK 0x00000020
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_ENSI_SHFT 6
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_ENSI_MASK 0x00000040
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_EXTR_SHFT 7
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_EXTR_MASK 0x00000080
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_V_SHFT 8
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_V_MASK 0x00000100
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_PDD_SHFT 9
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_PDD_MASK 0x00000200
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_MDPD_SHFT 10
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_MDPD_MASK 0x00000400
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_MDPU_SHFT 11
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_MDPU_MASK 0x00000800
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_CDEN_SHFT 12
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_CDEN_MASK 0x00001000
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_CDSEL_SHFT 13
#define HWIO_ADC1_QBKU1_ADC1_QBKU1_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC1_QBKU2_ADDR  0xF00037F4  
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_REQCH_SHFT 0
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_REQCH_MASK 0x0000001f
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_RF_SHFT 5
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_RF_MASK 0x00000020
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_ENSI_SHFT 6
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_ENSI_MASK 0x00000040
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_EXTR_SHFT 7
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_EXTR_MASK 0x00000080
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_V_SHFT 8
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_V_MASK 0x00000100
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_PDD_SHFT 9
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_PDD_MASK 0x00000200
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_MDPD_SHFT 10
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_MDPD_MASK 0x00000400
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_MDPU_SHFT 11
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_MDPU_MASK 0x00000800
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_CDEN_SHFT 12
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_CDEN_MASK 0x00001000
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_CDSEL_SHFT 13
#define HWIO_ADC1_QBKU2_ADC1_QBKU2_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC2_QBKU0_ADDR  0xF00037F8  
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_REQCH_SHFT 0
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_REQCH_MASK 0x0000001f
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_RF_SHFT 5
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_RF_MASK 0x00000020
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_ENSI_SHFT 6
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_ENSI_MASK 0x00000040
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_EXTR_SHFT 7
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_EXTR_MASK 0x00000080
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_V_SHFT 8
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_V_MASK 0x00000100
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_PDD_SHFT 9
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_PDD_MASK 0x00000200
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_MDPD_SHFT 10
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_MDPD_MASK 0x00000400
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_MDPU_SHFT 11
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_MDPU_MASK 0x00000800
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_CDEN_SHFT 12
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_CDEN_MASK 0x00001000
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_CDSEL_SHFT 13
#define HWIO_ADC2_QBKU0_ADC2_QBKU0_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC2_QBKU1_ADDR  0xF00037FC  
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_REQCH_SHFT 0
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_REQCH_MASK 0x0000001f
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_RF_SHFT 5
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_RF_MASK 0x00000020
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_ENSI_SHFT 6
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_ENSI_MASK 0x00000040
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_EXTR_SHFT 7
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_EXTR_MASK 0x00000080
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_V_SHFT 8
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_V_MASK 0x00000100
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_PDD_SHFT 9
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_PDD_MASK 0x00000200
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_MDPD_SHFT 10
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_MDPD_MASK 0x00000400
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_MDPU_SHFT 11
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_MDPU_MASK 0x00000800
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_CDEN_SHFT 12
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_CDEN_MASK 0x00001000
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_CDSEL_SHFT 13
#define HWIO_ADC2_QBKU1_ADC2_QBKU1_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC2_QBKU2_ADDR  0xF0003800  
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_REQCH_SHFT 0
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_REQCH_MASK 0x0000001f
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_RF_SHFT 5
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_RF_MASK 0x00000020
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_ENSI_SHFT 6
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_ENSI_MASK 0x00000040
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_EXTR_SHFT 7
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_EXTR_MASK 0x00000080
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_V_SHFT 8
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_V_MASK 0x00000100
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_PDD_SHFT 9
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_PDD_MASK 0x00000200
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_MDPD_SHFT 10
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_MDPD_MASK 0x00000400
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_MDPU_SHFT 11
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_MDPU_MASK 0x00000800
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_CDEN_SHFT 12
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_CDEN_MASK 0x00001000
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_CDSEL_SHFT 13
#define HWIO_ADC2_QBKU2_ADC2_QBKU2_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC3_QBKU0_ADDR  0xF0003804  
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_REQCH_SHFT 0
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_REQCH_MASK 0x0000001f
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_RF_SHFT 5
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_RF_MASK 0x00000020
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_ENSI_SHFT 6
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_ENSI_MASK 0x00000040
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_EXTR_SHFT 7
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_EXTR_MASK 0x00000080
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_V_SHFT 8
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_V_MASK 0x00000100
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_PDD_SHFT 9
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_PDD_MASK 0x00000200
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_MDPD_SHFT 10
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_MDPD_MASK 0x00000400
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_MDPU_SHFT 11
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_MDPU_MASK 0x00000800
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_CDEN_SHFT 12
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_CDEN_MASK 0x00001000
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_CDSEL_SHFT 13
#define HWIO_ADC3_QBKU0_ADC3_QBKU0_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC3_QBKU1_ADDR  0xF0003808  
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_REQCH_SHFT 0
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_REQCH_MASK 0x0000001f
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_RF_SHFT 5
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_RF_MASK 0x00000020
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_ENSI_SHFT 6
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_ENSI_MASK 0x00000040
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_EXTR_SHFT 7
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_EXTR_MASK 0x00000080
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_V_SHFT 8
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_V_MASK 0x00000100
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_PDD_SHFT 9
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_PDD_MASK 0x00000200
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_MDPD_SHFT 10
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_MDPD_MASK 0x00000400
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_MDPU_SHFT 11
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_MDPU_MASK 0x00000800
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_CDEN_SHFT 12
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_CDEN_MASK 0x00001000
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_CDSEL_SHFT 13
#define HWIO_ADC3_QBKU1_ADC3_QBKU1_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC3_QBKU2_ADDR  0xF000380C  
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_REQCH_SHFT 0
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_REQCH_MASK 0x0000001f
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_RF_SHFT 5
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_RF_MASK 0x00000020
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_ENSI_SHFT 6
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_ENSI_MASK 0x00000040
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_EXTR_SHFT 7
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_EXTR_MASK 0x00000080
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_V_SHFT 8
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_V_MASK 0x00000100
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_PDD_SHFT 9
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_PDD_MASK 0x00000200
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_MDPD_SHFT 10
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_MDPD_MASK 0x00000400
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_MDPU_SHFT 11
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_MDPU_MASK 0x00000800
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_CDEN_SHFT 12
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_CDEN_MASK 0x00001000
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_CDSEL_SHFT 13
#define HWIO_ADC3_QBKU2_ADC3_QBKU2_CDSEL_MASK 0x00006000


//--------

#define HWIO_ADC0_REQTCTL0_ADDR  0xF0003870  
#define HWIO_ADC0_REQTCTL0_ADC0_REQTCTL0_SEQMOD_SHFT 0
#define HWIO_ADC0_REQTCTL0_ADC0_REQTCTL0_SEQMOD_MASK 0x00000003
#define HWIO_ADC0_REQTCTL0_ADC0_REQTCTL0_SEQTIMSET_SHFT 6
#define HWIO_ADC0_REQTCTL0_ADC0_REQTCTL0_SEQTIMSET_MASK 0x0000ffc0
#define HWIO_ADC0_REQTCTL0_ADC0_REQTCTL0_REQTS_SHFT 16
#define HWIO_ADC0_REQTCTL0_ADC0_REQTCTL0_REQTS_MASK 0x00010000
#define HWIO_ADC0_REQTCTL0_ADC0_REQTCTL0_ENTR_SHFT 17
#define HWIO_ADC0_REQTCTL0_ADC0_REQTCTL0_ENTR_MASK 0x00020000
#define HWIO_ADC0_REQTCTL0_ADC0_REQTCTL0_DEQTIMOFF_SHFT 22
#define HWIO_ADC0_REQTCTL0_ADC0_REQTCTL0_DEQTIMOFF_MASK 0xffc00000


//--------

#define HWIO_ADC0_REQTCTL1_ADDR  0xF0003874  
#define HWIO_ADC0_REQTCTL1_ADC0_REQTCTL1_SEQMOD_SHFT 0
#define HWIO_ADC0_REQTCTL1_ADC0_REQTCTL1_SEQMOD_MASK 0x00000003
#define HWIO_ADC0_REQTCTL1_ADC0_REQTCTL1_SEQTIMSET_SHFT 6
#define HWIO_ADC0_REQTCTL1_ADC0_REQTCTL1_SEQTIMSET_MASK 0x0000ffc0
#define HWIO_ADC0_REQTCTL1_ADC0_REQTCTL1_REQTS_SHFT 16
#define HWIO_ADC0_REQTCTL1_ADC0_REQTCTL1_REQTS_MASK 0x00010000
#define HWIO_ADC0_REQTCTL1_ADC0_REQTCTL1_ENTR_SHFT 17
#define HWIO_ADC0_REQTCTL1_ADC0_REQTCTL1_ENTR_MASK 0x00020000
#define HWIO_ADC0_REQTCTL1_ADC0_REQTCTL1_DEQTIMOFF_SHFT 22
#define HWIO_ADC0_REQTCTL1_ADC0_REQTCTL1_DEQTIMOFF_MASK 0xffc00000


//--------

#define HWIO_ADC0_REQTCTL2_ADDR  0xF0003878  
#define HWIO_ADC0_REQTCTL2_ADC0_REQTCTL2_SEQMOD_SHFT 0
#define HWIO_ADC0_REQTCTL2_ADC0_REQTCTL2_SEQMOD_MASK 0x00000003
#define HWIO_ADC0_REQTCTL2_ADC0_REQTCTL2_SEQTIMSET_SHFT 6
#define HWIO_ADC0_REQTCTL2_ADC0_REQTCTL2_SEQTIMSET_MASK 0x0000ffc0
#define HWIO_ADC0_REQTCTL2_ADC0_REQTCTL2_REQTS_SHFT 16
#define HWIO_ADC0_REQTCTL2_ADC0_REQTCTL2_REQTS_MASK 0x00010000
#define HWIO_ADC0_REQTCTL2_ADC0_REQTCTL2_ENTR_SHFT 17
#define HWIO_ADC0_REQTCTL2_ADC0_REQTCTL2_ENTR_MASK 0x00020000
#define HWIO_ADC0_REQTCTL2_ADC0_REQTCTL2_DEQTIMOFF_SHFT 22
#define HWIO_ADC0_REQTCTL2_ADC0_REQTCTL2_DEQTIMOFF_MASK 0xffc00000


//--------

#define HWIO_ADC1_REQTCTL0_ADDR  0xF000387C  
#define HWIO_ADC1_REQTCTL0_ADC1_REQTCTL0_SEQMOD_SHFT 0
#define HWIO_ADC1_REQTCTL0_ADC1_REQTCTL0_SEQMOD_MASK 0x00000003
#define HWIO_ADC1_REQTCTL0_ADC1_REQTCTL0_SEQTIMSET_SHFT 6
#define HWIO_ADC1_REQTCTL0_ADC1_REQTCTL0_SEQTIMSET_MASK 0x0000ffc0
#define HWIO_ADC1_REQTCTL0_ADC1_REQTCTL0_REQTS_SHFT 16
#define HWIO_ADC1_REQTCTL0_ADC1_REQTCTL0_REQTS_MASK 0x00010000
#define HWIO_ADC1_REQTCTL0_ADC1_REQTCTL0_ENTR_SHFT 17
#define HWIO_ADC1_REQTCTL0_ADC1_REQTCTL0_ENTR_MASK 0x00020000
#define HWIO_ADC1_REQTCTL0_ADC1_REQTCTL0_DEQTIMOFF_SHFT 22
#define HWIO_ADC1_REQTCTL0_ADC1_REQTCTL0_DEQTIMOFF_MASK 0xffc00000


//--------

#define HWIO_ADC1_REQTCTL1_ADDR  0xF0003880  
#define HWIO_ADC1_REQTCTL1_ADC1_REQTCTL1_SEQMOD_SHFT 0
#define HWIO_ADC1_REQTCTL1_ADC1_REQTCTL1_SEQMOD_MASK 0x00000003
#define HWIO_ADC1_REQTCTL1_ADC1_REQTCTL1_SEQTIMSET_SHFT 6
#define HWIO_ADC1_REQTCTL1_ADC1_REQTCTL1_SEQTIMSET_MASK 0x0000ffc0
#define HWIO_ADC1_REQTCTL1_ADC1_REQTCTL1_REQTS_SHFT 16
#define HWIO_ADC1_REQTCTL1_ADC1_REQTCTL1_REQTS_MASK 0x00010000
#define HWIO_ADC1_REQTCTL1_ADC1_REQTCTL1_ENTR_SHFT 17
#define HWIO_ADC1_REQTCTL1_ADC1_REQTCTL1_ENTR_MASK 0x00020000
#define HWIO_ADC1_REQTCTL1_ADC1_REQTCTL1_DEQTIMOFF_SHFT 22
#define HWIO_ADC1_REQTCTL1_ADC1_REQTCTL1_DEQTIMOFF_MASK 0xffc00000


//--------

#define HWIO_ADC1_REQTCTL2_ADDR  0xF0003884  
#define HWIO_ADC1_REQTCTL2_ADC1_REQTCTL2_SEQMOD_SHFT 0
#define HWIO_ADC1_REQTCTL2_ADC1_REQTCTL2_SEQMOD_MASK 0x00000003
#define HWIO_ADC1_REQTCTL2_ADC1_REQTCTL2_SEQTIMSET_SHFT 6
#define HWIO_ADC1_REQTCTL2_ADC1_REQTCTL2_SEQTIMSET_MASK 0x0000ffc0
#define HWIO_ADC1_REQTCTL2_ADC1_REQTCTL2_REQTS_SHFT 16
#define HWIO_ADC1_REQTCTL2_ADC1_REQTCTL2_REQTS_MASK 0x00010000
#define HWIO_ADC1_REQTCTL2_ADC1_REQTCTL2_ENTR_SHFT 17
#define HWIO_ADC1_REQTCTL2_ADC1_REQTCTL2_ENTR_MASK 0x00020000
#define HWIO_ADC1_REQTCTL2_ADC1_REQTCTL2_DEQTIMOFF_SHFT 22
#define HWIO_ADC1_REQTCTL2_ADC1_REQTCTL2_DEQTIMOFF_MASK 0xffc00000


//--------

#define HWIO_ADC2_REQTCTL0_ADDR  0xF0003888  
#define HWIO_ADC2_REQTCTL0_ADC2_REQTCTL0_SEQMOD_SHFT 0
#define HWIO_ADC2_REQTCTL0_ADC2_REQTCTL0_SEQMOD_MASK 0x00000003
#define HWIO_ADC2_REQTCTL0_ADC2_REQTCTL0_SEQTIMSET_SHFT 6
#define HWIO_ADC2_REQTCTL0_ADC2_REQTCTL0_SEQTIMSET_MASK 0x0000ffc0
#define HWIO_ADC2_REQTCTL0_ADC2_REQTCTL0_REQTS_SHFT 16
#define HWIO_ADC2_REQTCTL0_ADC2_REQTCTL0_REQTS_MASK 0x00010000
#define HWIO_ADC2_REQTCTL0_ADC2_REQTCTL0_ENTR_SHFT 17
#define HWIO_ADC2_REQTCTL0_ADC2_REQTCTL0_ENTR_MASK 0x00020000
#define HWIO_ADC2_REQTCTL0_ADC2_REQTCTL0_DEQTIMOFF_SHFT 22
#define HWIO_ADC2_REQTCTL0_ADC2_REQTCTL0_DEQTIMOFF_MASK 0xffc00000


//--------

#define HWIO_ADC2_REQTCTL1_ADDR  0xF000388C  
#define HWIO_ADC2_REQTCTL1_ADC2_REQTCTL1_SEQMOD_SHFT 0
#define HWIO_ADC2_REQTCTL1_ADC2_REQTCTL1_SEQMOD_MASK 0x00000003
#define HWIO_ADC2_REQTCTL1_ADC2_REQTCTL1_SEQTIMSET_SHFT 6
#define HWIO_ADC2_REQTCTL1_ADC2_REQTCTL1_SEQTIMSET_MASK 0x0000ffc0
#define HWIO_ADC2_REQTCTL1_ADC2_REQTCTL1_REQTS_SHFT 16
#define HWIO_ADC2_REQTCTL1_ADC2_REQTCTL1_REQTS_MASK 0x00010000
#define HWIO_ADC2_REQTCTL1_ADC2_REQTCTL1_ENTR_SHFT 17
#define HWIO_ADC2_REQTCTL1_ADC2_REQTCTL1_ENTR_MASK 0x00020000
#define HWIO_ADC2_REQTCTL1_ADC2_REQTCTL1_DEQTIMOFF_SHFT 22
#define HWIO_ADC2_REQTCTL1_ADC2_REQTCTL1_DEQTIMOFF_MASK 0xffc00000


//--------

#define HWIO_ADC2_REQTCTL2_ADDR  0xF0003890  
#define HWIO_ADC2_REQTCTL2_ADC2_REQTCTL2_SEQMOD_SHFT 0
#define HWIO_ADC2_REQTCTL2_ADC2_REQTCTL2_SEQMOD_MASK 0x00000003
#define HWIO_ADC2_REQTCTL2_ADC2_REQTCTL2_SEQTIMSET_SHFT 6
#define HWIO_ADC2_REQTCTL2_ADC2_REQTCTL2_SEQTIMSET_MASK 0x0000ffc0
#define HWIO_ADC2_REQTCTL2_ADC2_REQTCTL2_REQTS_SHFT 16
#define HWIO_ADC2_REQTCTL2_ADC2_REQTCTL2_REQTS_MASK 0x00010000
#define HWIO_ADC2_REQTCTL2_ADC2_REQTCTL2_ENTR_SHFT 17
#define HWIO_ADC2_REQTCTL2_ADC2_REQTCTL2_ENTR_MASK 0x00020000
#define HWIO_ADC2_REQTCTL2_ADC2_REQTCTL2_DEQTIMOFF_SHFT 22
#define HWIO_ADC2_REQTCTL2_ADC2_REQTCTL2_DEQTIMOFF_MASK 0xffc00000


//--------

#define HWIO_ADC3_REQTCTL0_ADDR  0xF0003894  
#define HWIO_ADC3_REQTCTL0_ADC3_REQTCTL0_SEQMOD_SHFT 0
#define HWIO_ADC3_REQTCTL0_ADC3_REQTCTL0_SEQMOD_MASK 0x00000003
#define HWIO_ADC3_REQTCTL0_ADC3_REQTCTL0_SEQTIMSET_SHFT 6
#define HWIO_ADC3_REQTCTL0_ADC3_REQTCTL0_SEQTIMSET_MASK 0x0000ffc0
#define HWIO_ADC3_REQTCTL0_ADC3_REQTCTL0_REQTS_SHFT 16
#define HWIO_ADC3_REQTCTL0_ADC3_REQTCTL0_REQTS_MASK 0x00010000
#define HWIO_ADC3_REQTCTL0_ADC3_REQTCTL0_ENTR_SHFT 17
#define HWIO_ADC3_REQTCTL0_ADC3_REQTCTL0_ENTR_MASK 0x00020000
#define HWIO_ADC3_REQTCTL0_ADC3_REQTCTL0_DEQTIMOFF_SHFT 22
#define HWIO_ADC3_REQTCTL0_ADC3_REQTCTL0_DEQTIMOFF_MASK 0xffc00000


//--------

#define HWIO_ADC3_REQTCTL1_ADDR  0xF0003898  
#define HWIO_ADC3_REQTCTL1_ADC3_REQTCTL1_SEQMOD_SHFT 0
#define HWIO_ADC3_REQTCTL1_ADC3_REQTCTL1_SEQMOD_MASK 0x00000003
#define HWIO_ADC3_REQTCTL1_ADC3_REQTCTL1_SEQTIMSET_SHFT 6
#define HWIO_ADC3_REQTCTL1_ADC3_REQTCTL1_SEQTIMSET_MASK 0x0000ffc0
#define HWIO_ADC3_REQTCTL1_ADC3_REQTCTL1_REQTS_SHFT 16
#define HWIO_ADC3_REQTCTL1_ADC3_REQTCTL1_REQTS_MASK 0x00010000
#define HWIO_ADC3_REQTCTL1_ADC3_REQTCTL1_ENTR_SHFT 17
#define HWIO_ADC3_REQTCTL1_ADC3_REQTCTL1_ENTR_MASK 0x00020000
#define HWIO_ADC3_REQTCTL1_ADC3_REQTCTL1_DEQTIMOFF_SHFT 22
#define HWIO_ADC3_REQTCTL1_ADC3_REQTCTL1_DEQTIMOFF_MASK 0xffc00000


//--------

#define HWIO_ADC3_REQTCTL2_ADDR  0xF000389C  
#define HWIO_ADC3_REQTCTL2_ADC3_REQTCTL2_SEQMOD_SHFT 0
#define HWIO_ADC3_REQTCTL2_ADC3_REQTCTL2_SEQMOD_MASK 0x00000003
#define HWIO_ADC3_REQTCTL2_ADC3_REQTCTL2_SEQTIMSET_SHFT 6
#define HWIO_ADC3_REQTCTL2_ADC3_REQTCTL2_SEQTIMSET_MASK 0x0000ffc0
#define HWIO_ADC3_REQTCTL2_ADC3_REQTCTL2_REQTS_SHFT 16
#define HWIO_ADC3_REQTCTL2_ADC3_REQTCTL2_REQTS_MASK 0x00010000
#define HWIO_ADC3_REQTCTL2_ADC3_REQTCTL2_ENTR_SHFT 17
#define HWIO_ADC3_REQTCTL2_ADC3_REQTCTL2_ENTR_MASK 0x00020000
#define HWIO_ADC3_REQTCTL2_ADC3_REQTCTL2_DEQTIMOFF_SHFT 22
#define HWIO_ADC3_REQTCTL2_ADC3_REQTCTL2_DEQTIMOFF_MASK 0xffc00000


//--------

#define HWIO_ADC0_REQTST0_ADDR  0xF0003900  
#define HWIO_ADC0_REQTST0_ADC0_REQTST0_SEQTIMER_SHFT 6
#define HWIO_ADC0_REQTST0_ADC0_REQTST0_SEQTIMER_MASK 0x0000ffc0


//--------

#define HWIO_ADC0_REQTST1_ADDR  0xF0003904  
#define HWIO_ADC0_REQTST1_ADC0_REQTST1_SEQTIMER_SHFT 6
#define HWIO_ADC0_REQTST1_ADC0_REQTST1_SEQTIMER_MASK 0x0000ffc0


//--------

#define HWIO_ADC0_REQTST2_ADDR  0xF0003908  
#define HWIO_ADC0_REQTST2_ADC0_REQTST2_SEQTIMER_SHFT 6
#define HWIO_ADC0_REQTST2_ADC0_REQTST2_SEQTIMER_MASK 0x0000ffc0


//--------

#define HWIO_ADC1_REQTST0_ADDR  0xF000390C  
#define HWIO_ADC1_REQTST0_ADC1_REQTST0_SEQTIMER_SHFT 6
#define HWIO_ADC1_REQTST0_ADC1_REQTST0_SEQTIMER_MASK 0x0000ffc0


//--------

#define HWIO_ADC1_REQTST1_ADDR  0xF0003910  
#define HWIO_ADC1_REQTST1_ADC1_REQTST1_SEQTIMER_SHFT 6
#define HWIO_ADC1_REQTST1_ADC1_REQTST1_SEQTIMER_MASK 0x0000ffc0


//--------

#define HWIO_ADC1_REQTST2_ADDR  0xF0003914  
#define HWIO_ADC1_REQTST2_ADC1_REQTST2_SEQTIMER_SHFT 6
#define HWIO_ADC1_REQTST2_ADC1_REQTST2_SEQTIMER_MASK 0x0000ffc0


//--------

#define HWIO_ADC2_REQTST0_ADDR  0xF0003918  
#define HWIO_ADC2_REQTST0_ADC2_REQTST0_SEQTIMER_SHFT 6
#define HWIO_ADC2_REQTST0_ADC2_REQTST0_SEQTIMER_MASK 0x0000ffc0


//--------

#define HWIO_ADC2_REQTST1_ADDR  0xF000391C  
#define HWIO_ADC2_REQTST1_ADC2_REQTST1_SEQTIMER_SHFT 6
#define HWIO_ADC2_REQTST1_ADC2_REQTST1_SEQTIMER_MASK 0x0000ffc0


//--------

#define HWIO_ADC2_REQTST2_ADDR  0xF0003920  
#define HWIO_ADC2_REQTST2_ADC2_REQTST2_SEQTIMER_SHFT 6
#define HWIO_ADC2_REQTST2_ADC2_REQTST2_SEQTIMER_MASK 0x0000ffc0


//--------

#define HWIO_ADC3_REQTST0_ADDR  0xF0003924  
#define HWIO_ADC3_REQTST0_ADC3_REQTST0_SEQTIMER_SHFT 6
#define HWIO_ADC3_REQTST0_ADC3_REQTST0_SEQTIMER_MASK 0x0000ffc0


//--------

#define HWIO_ADC3_REQTST1_ADDR  0xF0003928  
#define HWIO_ADC3_REQTST1_ADC3_REQTST1_SEQTIMER_SHFT 6
#define HWIO_ADC3_REQTST1_ADC3_REQTST1_SEQTIMER_MASK 0x0000ffc0


//--------

#define HWIO_ADC3_REQTST2_ADDR  0xF000392C  
#define HWIO_ADC3_REQTST2_ADC3_REQTST2_SEQTIMER_SHFT 6
#define HWIO_ADC3_REQTST2_ADC3_REQTST2_SEQTIMER_MASK 0x0000ffc0


//--------

#define HWIO_ADC0_CEF_ADDR  0xF0003990  
#define HWIO_ADC0_CEF_ADC0_CEF_CEF0_SHFT 0
#define HWIO_ADC0_CEF_ADC0_CEF_CEF0_MASK 0x00000001
#define HWIO_ADC0_CEF_ADC0_CEF_CEF1_SHFT 1
#define HWIO_ADC0_CEF_ADC0_CEF_CEF1_MASK 0x00000002
#define HWIO_ADC0_CEF_ADC0_CEF_CEF2_SHFT 2
#define HWIO_ADC0_CEF_ADC0_CEF_CEF2_MASK 0x00000004
#define HWIO_ADC0_CEF_ADC0_CEF_CEF3_SHFT 3
#define HWIO_ADC0_CEF_ADC0_CEF_CEF3_MASK 0x00000008
#define HWIO_ADC0_CEF_ADC0_CEF_CEF4_SHFT 4
#define HWIO_ADC0_CEF_ADC0_CEF_CEF4_MASK 0x00000010
#define HWIO_ADC0_CEF_ADC0_CEF_CEF5_SHFT 5
#define HWIO_ADC0_CEF_ADC0_CEF_CEF5_MASK 0x00000020
#define HWIO_ADC0_CEF_ADC0_CEF_CEF6_SHFT 6
#define HWIO_ADC0_CEF_ADC0_CEF_CEF6_MASK 0x00000040
#define HWIO_ADC0_CEF_ADC0_CEF_CEF7_SHFT 7
#define HWIO_ADC0_CEF_ADC0_CEF_CEF7_MASK 0x00000080
#define HWIO_ADC0_CEF_ADC0_CEF_CEF8_SHFT 8
#define HWIO_ADC0_CEF_ADC0_CEF_CEF8_MASK 0x00000100
#define HWIO_ADC0_CEF_ADC0_CEF_CEF9_SHFT 9
#define HWIO_ADC0_CEF_ADC0_CEF_CEF9_MASK 0x00000200
#define HWIO_ADC0_CEF_ADC0_CEF_CEF10_SHFT 10
#define HWIO_ADC0_CEF_ADC0_CEF_CEF10_MASK 0x00000400
#define HWIO_ADC0_CEF_ADC0_CEF_CEF11_SHFT 11
#define HWIO_ADC0_CEF_ADC0_CEF_CEF11_MASK 0x00000800
#define HWIO_ADC0_CEF_ADC0_CEF_CEF12_SHFT 12
#define HWIO_ADC0_CEF_ADC0_CEF_CEF12_MASK 0x00001000
#define HWIO_ADC0_CEF_ADC0_CEF_CEF13_SHFT 13
#define HWIO_ADC0_CEF_ADC0_CEF_CEF13_MASK 0x00002000
#define HWIO_ADC0_CEF_ADC0_CEF_CEF14_SHFT 14
#define HWIO_ADC0_CEF_ADC0_CEF_CEF14_MASK 0x00004000
#define HWIO_ADC0_CEF_ADC0_CEF_CEF15_SHFT 15
#define HWIO_ADC0_CEF_ADC0_CEF_CEF15_MASK 0x00008000
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF0_SHFT 16
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF0_MASK 0x00010000
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF1_SHFT 17
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF1_MASK 0x00020000
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF2_SHFT 18
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF2_MASK 0x00040000
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF3_SHFT 19
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF3_MASK 0x00080000
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF4_SHFT 20
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF4_MASK 0x00100000
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF5_SHFT 21
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF5_MASK 0x00200000
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF6_SHFT 22
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF6_MASK 0x00400000
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF7_SHFT 23
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF7_MASK 0x00800000
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF8_SHFT 24
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF8_MASK 0x01000000
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF9_SHFT 25
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF9_MASK 0x02000000
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF10_SHFT 26
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF10_MASK 0x04000000
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF11_SHFT 27
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF11_MASK 0x08000000
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF12_SHFT 28
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF12_MASK 0x10000000
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF13_SHFT 29
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF13_MASK 0x20000000
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF14_SHFT 30
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF14_MASK 0x40000000
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF15_SHFT 31
#define HWIO_ADC0_CEF_ADC0_CEF_SOFT_CEF15_MASK 0x80000000


//--------

#define HWIO_ADC1_CEF_ADDR  0xF0003994  
#define HWIO_ADC1_CEF_ADC1_CEF_CEF0_SHFT 0
#define HWIO_ADC1_CEF_ADC1_CEF_CEF0_MASK 0x00000001
#define HWIO_ADC1_CEF_ADC1_CEF_CEF1_SHFT 1
#define HWIO_ADC1_CEF_ADC1_CEF_CEF1_MASK 0x00000002
#define HWIO_ADC1_CEF_ADC1_CEF_CEF2_SHFT 2
#define HWIO_ADC1_CEF_ADC1_CEF_CEF2_MASK 0x00000004
#define HWIO_ADC1_CEF_ADC1_CEF_CEF3_SHFT 3
#define HWIO_ADC1_CEF_ADC1_CEF_CEF3_MASK 0x00000008
#define HWIO_ADC1_CEF_ADC1_CEF_CEF4_SHFT 4
#define HWIO_ADC1_CEF_ADC1_CEF_CEF4_MASK 0x00000010
#define HWIO_ADC1_CEF_ADC1_CEF_CEF5_SHFT 5
#define HWIO_ADC1_CEF_ADC1_CEF_CEF5_MASK 0x00000020
#define HWIO_ADC1_CEF_ADC1_CEF_CEF6_SHFT 6
#define HWIO_ADC1_CEF_ADC1_CEF_CEF6_MASK 0x00000040
#define HWIO_ADC1_CEF_ADC1_CEF_CEF7_SHFT 7
#define HWIO_ADC1_CEF_ADC1_CEF_CEF7_MASK 0x00000080
#define HWIO_ADC1_CEF_ADC1_CEF_CEF8_SHFT 8
#define HWIO_ADC1_CEF_ADC1_CEF_CEF8_MASK 0x00000100
#define HWIO_ADC1_CEF_ADC1_CEF_CEF9_SHFT 9
#define HWIO_ADC1_CEF_ADC1_CEF_CEF9_MASK 0x00000200
#define HWIO_ADC1_CEF_ADC1_CEF_CEF10_SHFT 10
#define HWIO_ADC1_CEF_ADC1_CEF_CEF10_MASK 0x00000400
#define HWIO_ADC1_CEF_ADC1_CEF_CEF11_SHFT 11
#define HWIO_ADC1_CEF_ADC1_CEF_CEF11_MASK 0x00000800
#define HWIO_ADC1_CEF_ADC1_CEF_CEF12_SHFT 12
#define HWIO_ADC1_CEF_ADC1_CEF_CEF12_MASK 0x00001000
#define HWIO_ADC1_CEF_ADC1_CEF_CEF13_SHFT 13
#define HWIO_ADC1_CEF_ADC1_CEF_CEF13_MASK 0x00002000
#define HWIO_ADC1_CEF_ADC1_CEF_CEF14_SHFT 14
#define HWIO_ADC1_CEF_ADC1_CEF_CEF14_MASK 0x00004000
#define HWIO_ADC1_CEF_ADC1_CEF_CEF15_SHFT 15
#define HWIO_ADC1_CEF_ADC1_CEF_CEF15_MASK 0x00008000
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF0_SHFT 16
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF0_MASK 0x00010000
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF1_SHFT 17
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF1_MASK 0x00020000
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF2_SHFT 18
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF2_MASK 0x00040000
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF3_SHFT 19
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF3_MASK 0x00080000
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF4_SHFT 20
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF4_MASK 0x00100000
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF5_SHFT 21
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF5_MASK 0x00200000
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF6_SHFT 22
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF6_MASK 0x00400000
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF7_SHFT 23
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF7_MASK 0x00800000
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF8_SHFT 24
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF8_MASK 0x01000000
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF9_SHFT 25
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF9_MASK 0x02000000
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF10_SHFT 26
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF10_MASK 0x04000000
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF11_SHFT 27
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF11_MASK 0x08000000
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF12_SHFT 28
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF12_MASK 0x10000000
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF13_SHFT 29
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF13_MASK 0x20000000
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF14_SHFT 30
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF14_MASK 0x40000000
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF15_SHFT 31
#define HWIO_ADC1_CEF_ADC1_CEF_SOFT_CEF15_MASK 0x80000000


//--------

#define HWIO_ADC2_CEF_ADDR  0xF0003998  
#define HWIO_ADC2_CEF_ADC2_CEF_CEF0_SHFT 0
#define HWIO_ADC2_CEF_ADC2_CEF_CEF0_MASK 0x00000001
#define HWIO_ADC2_CEF_ADC2_CEF_CEF1_SHFT 1
#define HWIO_ADC2_CEF_ADC2_CEF_CEF1_MASK 0x00000002
#define HWIO_ADC2_CEF_ADC2_CEF_CEF2_SHFT 2
#define HWIO_ADC2_CEF_ADC2_CEF_CEF2_MASK 0x00000004
#define HWIO_ADC2_CEF_ADC2_CEF_CEF3_SHFT 3
#define HWIO_ADC2_CEF_ADC2_CEF_CEF3_MASK 0x00000008
#define HWIO_ADC2_CEF_ADC2_CEF_CEF4_SHFT 4
#define HWIO_ADC2_CEF_ADC2_CEF_CEF4_MASK 0x00000010
#define HWIO_ADC2_CEF_ADC2_CEF_CEF5_SHFT 5
#define HWIO_ADC2_CEF_ADC2_CEF_CEF5_MASK 0x00000020
#define HWIO_ADC2_CEF_ADC2_CEF_CEF6_SHFT 6
#define HWIO_ADC2_CEF_ADC2_CEF_CEF6_MASK 0x00000040
#define HWIO_ADC2_CEF_ADC2_CEF_CEF7_SHFT 7
#define HWIO_ADC2_CEF_ADC2_CEF_CEF7_MASK 0x00000080
#define HWIO_ADC2_CEF_ADC2_CEF_CEF8_SHFT 8
#define HWIO_ADC2_CEF_ADC2_CEF_CEF8_MASK 0x00000100
#define HWIO_ADC2_CEF_ADC2_CEF_CEF9_SHFT 9
#define HWIO_ADC2_CEF_ADC2_CEF_CEF9_MASK 0x00000200
#define HWIO_ADC2_CEF_ADC2_CEF_CEF10_SHFT 10
#define HWIO_ADC2_CEF_ADC2_CEF_CEF10_MASK 0x00000400
#define HWIO_ADC2_CEF_ADC2_CEF_CEF11_SHFT 11
#define HWIO_ADC2_CEF_ADC2_CEF_CEF11_MASK 0x00000800
#define HWIO_ADC2_CEF_ADC2_CEF_CEF12_SHFT 12
#define HWIO_ADC2_CEF_ADC2_CEF_CEF12_MASK 0x00001000
#define HWIO_ADC2_CEF_ADC2_CEF_CEF13_SHFT 13
#define HWIO_ADC2_CEF_ADC2_CEF_CEF13_MASK 0x00002000
#define HWIO_ADC2_CEF_ADC2_CEF_CEF14_SHFT 14
#define HWIO_ADC2_CEF_ADC2_CEF_CEF14_MASK 0x00004000
#define HWIO_ADC2_CEF_ADC2_CEF_CEF15_SHFT 15
#define HWIO_ADC2_CEF_ADC2_CEF_CEF15_MASK 0x00008000
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF0_SHFT 16
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF0_MASK 0x00010000
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF1_SHFT 17
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF1_MASK 0x00020000
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF2_SHFT 18
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF2_MASK 0x00040000
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF3_SHFT 19
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF3_MASK 0x00080000
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF4_SHFT 20
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF4_MASK 0x00100000
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF5_SHFT 21
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF5_MASK 0x00200000
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF6_SHFT 22
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF6_MASK 0x00400000
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF7_SHFT 23
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF7_MASK 0x00800000
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF8_SHFT 24
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF8_MASK 0x01000000
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF9_SHFT 25
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF9_MASK 0x02000000
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF10_SHFT 26
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF10_MASK 0x04000000
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF11_SHFT 27
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF11_MASK 0x08000000
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF12_SHFT 28
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF12_MASK 0x10000000
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF13_SHFT 29
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF13_MASK 0x20000000
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF14_SHFT 30
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF14_MASK 0x40000000
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF15_SHFT 31
#define HWIO_ADC2_CEF_ADC2_CEF_SOFT_CEF15_MASK 0x80000000


//--------

#define HWIO_ADC3_CEF_ADDR  0xF000399C  
#define HWIO_ADC3_CEF_ADC3_CEF_CEF0_SHFT 0
#define HWIO_ADC3_CEF_ADC3_CEF_CEF0_MASK 0x00000001
#define HWIO_ADC3_CEF_ADC3_CEF_CEF1_SHFT 1
#define HWIO_ADC3_CEF_ADC3_CEF_CEF1_MASK 0x00000002
#define HWIO_ADC3_CEF_ADC3_CEF_CEF2_SHFT 2
#define HWIO_ADC3_CEF_ADC3_CEF_CEF2_MASK 0x00000004
#define HWIO_ADC3_CEF_ADC3_CEF_CEF3_SHFT 3
#define HWIO_ADC3_CEF_ADC3_CEF_CEF3_MASK 0x00000008
#define HWIO_ADC3_CEF_ADC3_CEF_CEF4_SHFT 4
#define HWIO_ADC3_CEF_ADC3_CEF_CEF4_MASK 0x00000010
#define HWIO_ADC3_CEF_ADC3_CEF_CEF5_SHFT 5
#define HWIO_ADC3_CEF_ADC3_CEF_CEF5_MASK 0x00000020
#define HWIO_ADC3_CEF_ADC3_CEF_CEF6_SHFT 6
#define HWIO_ADC3_CEF_ADC3_CEF_CEF6_MASK 0x00000040
#define HWIO_ADC3_CEF_ADC3_CEF_CEF7_SHFT 7
#define HWIO_ADC3_CEF_ADC3_CEF_CEF7_MASK 0x00000080
#define HWIO_ADC3_CEF_ADC3_CEF_CEF8_SHFT 8
#define HWIO_ADC3_CEF_ADC3_CEF_CEF8_MASK 0x00000100
#define HWIO_ADC3_CEF_ADC3_CEF_CEF9_SHFT 9
#define HWIO_ADC3_CEF_ADC3_CEF_CEF9_MASK 0x00000200
#define HWIO_ADC3_CEF_ADC3_CEF_CEF10_SHFT 10
#define HWIO_ADC3_CEF_ADC3_CEF_CEF10_MASK 0x00000400
#define HWIO_ADC3_CEF_ADC3_CEF_CEF11_SHFT 11
#define HWIO_ADC3_CEF_ADC3_CEF_CEF11_MASK 0x00000800
#define HWIO_ADC3_CEF_ADC3_CEF_CEF12_SHFT 12
#define HWIO_ADC3_CEF_ADC3_CEF_CEF12_MASK 0x00001000
#define HWIO_ADC3_CEF_ADC3_CEF_CEF13_SHFT 13
#define HWIO_ADC3_CEF_ADC3_CEF_CEF13_MASK 0x00002000
#define HWIO_ADC3_CEF_ADC3_CEF_CEF14_SHFT 14
#define HWIO_ADC3_CEF_ADC3_CEF_CEF14_MASK 0x00004000
#define HWIO_ADC3_CEF_ADC3_CEF_CEF15_SHFT 15
#define HWIO_ADC3_CEF_ADC3_CEF_CEF15_MASK 0x00008000
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF0_SHFT 16
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF0_MASK 0x00010000
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF1_SHFT 17
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF1_MASK 0x00020000
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF2_SHFT 18
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF2_MASK 0x00040000
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF3_SHFT 19
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF3_MASK 0x00080000
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF4_SHFT 20
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF4_MASK 0x00100000
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF5_SHFT 21
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF5_MASK 0x00200000
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF6_SHFT 22
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF6_MASK 0x00400000
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF7_SHFT 23
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF7_MASK 0x00800000
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF8_SHFT 24
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF8_MASK 0x01000000
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF9_SHFT 25
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF9_MASK 0x02000000
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF10_SHFT 26
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF10_MASK 0x04000000
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF11_SHFT 27
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF11_MASK 0x08000000
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF12_SHFT 28
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF12_MASK 0x10000000
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF13_SHFT 29
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF13_MASK 0x20000000
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF14_SHFT 30
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF14_MASK 0x40000000
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF15_SHFT 31
#define HWIO_ADC3_CEF_ADC3_CEF_SOFT_CEF15_MASK 0x80000000


//--------

#define HWIO_ADC0_REF_ADDR  0xF00039C0  
#define HWIO_ADC0_REF_ADC0_REF_REF0_SHFT 0
#define HWIO_ADC0_REF_ADC0_REF_REF0_MASK 0x00000001
#define HWIO_ADC0_REF_ADC0_REF_REF1_SHFT 1
#define HWIO_ADC0_REF_ADC0_REF_REF1_MASK 0x00000002
#define HWIO_ADC0_REF_ADC0_REF_REF2_SHFT 2
#define HWIO_ADC0_REF_ADC0_REF_REF2_MASK 0x00000004
#define HWIO_ADC0_REF_ADC0_REF_REF3_SHFT 3
#define HWIO_ADC0_REF_ADC0_REF_REF3_MASK 0x00000008
#define HWIO_ADC0_REF_ADC0_REF_REF4_SHFT 4
#define HWIO_ADC0_REF_ADC0_REF_REF4_MASK 0x00000010
#define HWIO_ADC0_REF_ADC0_REF_REF5_SHFT 5
#define HWIO_ADC0_REF_ADC0_REF_REF5_MASK 0x00000020
#define HWIO_ADC0_REF_ADC0_REF_REF6_SHFT 6
#define HWIO_ADC0_REF_ADC0_REF_REF6_MASK 0x00000040
#define HWIO_ADC0_REF_ADC0_REF_REF7_SHFT 7
#define HWIO_ADC0_REF_ADC0_REF_REF7_MASK 0x00000080
#define HWIO_ADC0_REF_ADC0_REF_REF8_SHFT 8
#define HWIO_ADC0_REF_ADC0_REF_REF8_MASK 0x00000100
#define HWIO_ADC0_REF_ADC0_REF_REF9_SHFT 9
#define HWIO_ADC0_REF_ADC0_REF_REF9_MASK 0x00000200
#define HWIO_ADC0_REF_ADC0_REF_REF10_SHFT 10
#define HWIO_ADC0_REF_ADC0_REF_REF10_MASK 0x00000400
#define HWIO_ADC0_REF_ADC0_REF_REF11_SHFT 11
#define HWIO_ADC0_REF_ADC0_REF_REF11_MASK 0x00000800
#define HWIO_ADC0_REF_ADC0_REF_REF12_SHFT 12
#define HWIO_ADC0_REF_ADC0_REF_REF12_MASK 0x00001000
#define HWIO_ADC0_REF_ADC0_REF_REF13_SHFT 13
#define HWIO_ADC0_REF_ADC0_REF_REF13_MASK 0x00002000
#define HWIO_ADC0_REF_ADC0_REF_REF14_SHFT 14
#define HWIO_ADC0_REF_ADC0_REF_REF14_MASK 0x00004000
#define HWIO_ADC0_REF_ADC0_REF_REF15_SHFT 15
#define HWIO_ADC0_REF_ADC0_REF_REF15_MASK 0x00008000
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF0_SHFT 16
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF0_MASK 0x00010000
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF1_SHFT 17
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF1_MASK 0x00020000
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF2_SHFT 18
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF2_MASK 0x00040000
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF3_SHFT 19
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF3_MASK 0x00080000
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF4_SHFT 20
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF4_MASK 0x00100000
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF5_SHFT 21
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF5_MASK 0x00200000
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF6_SHFT 22
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF6_MASK 0x00400000
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF7_SHFT 23
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF7_MASK 0x00800000
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF8_SHFT 24
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF8_MASK 0x01000000
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF9_SHFT 25
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF9_MASK 0x02000000
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF10_SHFT 26
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF10_MASK 0x04000000
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF11_SHFT 27
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF11_MASK 0x08000000
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF12_SHFT 28
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF12_MASK 0x10000000
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF13_SHFT 29
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF13_MASK 0x20000000
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF14_SHFT 30
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF14_MASK 0x40000000
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF15_SHFT 31
#define HWIO_ADC0_REF_ADC0_REF_SOFT_REF15_MASK 0x80000000


//--------

#define HWIO_ADC1_REF_ADDR  0xF00039C4  
#define HWIO_ADC1_REF_ADC1_REF_REF0_SHFT 0
#define HWIO_ADC1_REF_ADC1_REF_REF0_MASK 0x00000001
#define HWIO_ADC1_REF_ADC1_REF_REF1_SHFT 1
#define HWIO_ADC1_REF_ADC1_REF_REF1_MASK 0x00000002
#define HWIO_ADC1_REF_ADC1_REF_REF2_SHFT 2
#define HWIO_ADC1_REF_ADC1_REF_REF2_MASK 0x00000004
#define HWIO_ADC1_REF_ADC1_REF_REF3_SHFT 3
#define HWIO_ADC1_REF_ADC1_REF_REF3_MASK 0x00000008
#define HWIO_ADC1_REF_ADC1_REF_REF4_SHFT 4
#define HWIO_ADC1_REF_ADC1_REF_REF4_MASK 0x00000010
#define HWIO_ADC1_REF_ADC1_REF_REF5_SHFT 5
#define HWIO_ADC1_REF_ADC1_REF_REF5_MASK 0x00000020
#define HWIO_ADC1_REF_ADC1_REF_REF6_SHFT 6
#define HWIO_ADC1_REF_ADC1_REF_REF6_MASK 0x00000040
#define HWIO_ADC1_REF_ADC1_REF_REF7_SHFT 7
#define HWIO_ADC1_REF_ADC1_REF_REF7_MASK 0x00000080
#define HWIO_ADC1_REF_ADC1_REF_REF8_SHFT 8
#define HWIO_ADC1_REF_ADC1_REF_REF8_MASK 0x00000100
#define HWIO_ADC1_REF_ADC1_REF_REF9_SHFT 9
#define HWIO_ADC1_REF_ADC1_REF_REF9_MASK 0x00000200
#define HWIO_ADC1_REF_ADC1_REF_REF10_SHFT 10
#define HWIO_ADC1_REF_ADC1_REF_REF10_MASK 0x00000400
#define HWIO_ADC1_REF_ADC1_REF_REF11_SHFT 11
#define HWIO_ADC1_REF_ADC1_REF_REF11_MASK 0x00000800
#define HWIO_ADC1_REF_ADC1_REF_REF12_SHFT 12
#define HWIO_ADC1_REF_ADC1_REF_REF12_MASK 0x00001000
#define HWIO_ADC1_REF_ADC1_REF_REF13_SHFT 13
#define HWIO_ADC1_REF_ADC1_REF_REF13_MASK 0x00002000
#define HWIO_ADC1_REF_ADC1_REF_REF14_SHFT 14
#define HWIO_ADC1_REF_ADC1_REF_REF14_MASK 0x00004000
#define HWIO_ADC1_REF_ADC1_REF_REF15_SHFT 15
#define HWIO_ADC1_REF_ADC1_REF_REF15_MASK 0x00008000
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF0_SHFT 16
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF0_MASK 0x00010000
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF1_SHFT 17
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF1_MASK 0x00020000
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF2_SHFT 18
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF2_MASK 0x00040000
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF3_SHFT 19
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF3_MASK 0x00080000
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF4_SHFT 20
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF4_MASK 0x00100000
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF5_SHFT 21
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF5_MASK 0x00200000
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF6_SHFT 22
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF6_MASK 0x00400000
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF7_SHFT 23
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF7_MASK 0x00800000
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF8_SHFT 24
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF8_MASK 0x01000000
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF9_SHFT 25
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF9_MASK 0x02000000
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF10_SHFT 26
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF10_MASK 0x04000000
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF11_SHFT 27
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF11_MASK 0x08000000
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF12_SHFT 28
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF12_MASK 0x10000000
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF13_SHFT 29
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF13_MASK 0x20000000
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF14_SHFT 30
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF14_MASK 0x40000000
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF15_SHFT 31
#define HWIO_ADC1_REF_ADC1_REF_SOFT_REF15_MASK 0x80000000


//--------

#define HWIO_ADC2_REF_ADDR  0xF00039C8  
#define HWIO_ADC2_REF_ADC2_REF_REF0_SHFT 0
#define HWIO_ADC2_REF_ADC2_REF_REF0_MASK 0x00000001
#define HWIO_ADC2_REF_ADC2_REF_REF1_SHFT 1
#define HWIO_ADC2_REF_ADC2_REF_REF1_MASK 0x00000002
#define HWIO_ADC2_REF_ADC2_REF_REF2_SHFT 2
#define HWIO_ADC2_REF_ADC2_REF_REF2_MASK 0x00000004
#define HWIO_ADC2_REF_ADC2_REF_REF3_SHFT 3
#define HWIO_ADC2_REF_ADC2_REF_REF3_MASK 0x00000008
#define HWIO_ADC2_REF_ADC2_REF_REF4_SHFT 4
#define HWIO_ADC2_REF_ADC2_REF_REF4_MASK 0x00000010
#define HWIO_ADC2_REF_ADC2_REF_REF5_SHFT 5
#define HWIO_ADC2_REF_ADC2_REF_REF5_MASK 0x00000020
#define HWIO_ADC2_REF_ADC2_REF_REF6_SHFT 6
#define HWIO_ADC2_REF_ADC2_REF_REF6_MASK 0x00000040
#define HWIO_ADC2_REF_ADC2_REF_REF7_SHFT 7
#define HWIO_ADC2_REF_ADC2_REF_REF7_MASK 0x00000080
#define HWIO_ADC2_REF_ADC2_REF_REF8_SHFT 8
#define HWIO_ADC2_REF_ADC2_REF_REF8_MASK 0x00000100
#define HWIO_ADC2_REF_ADC2_REF_REF9_SHFT 9
#define HWIO_ADC2_REF_ADC2_REF_REF9_MASK 0x00000200
#define HWIO_ADC2_REF_ADC2_REF_REF10_SHFT 10
#define HWIO_ADC2_REF_ADC2_REF_REF10_MASK 0x00000400
#define HWIO_ADC2_REF_ADC2_REF_REF11_SHFT 11
#define HWIO_ADC2_REF_ADC2_REF_REF11_MASK 0x00000800
#define HWIO_ADC2_REF_ADC2_REF_REF12_SHFT 12
#define HWIO_ADC2_REF_ADC2_REF_REF12_MASK 0x00001000
#define HWIO_ADC2_REF_ADC2_REF_REF13_SHFT 13
#define HWIO_ADC2_REF_ADC2_REF_REF13_MASK 0x00002000
#define HWIO_ADC2_REF_ADC2_REF_REF14_SHFT 14
#define HWIO_ADC2_REF_ADC2_REF_REF14_MASK 0x00004000
#define HWIO_ADC2_REF_ADC2_REF_REF15_SHFT 15
#define HWIO_ADC2_REF_ADC2_REF_REF15_MASK 0x00008000
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF0_SHFT 16
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF0_MASK 0x00010000
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF1_SHFT 17
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF1_MASK 0x00020000
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF2_SHFT 18
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF2_MASK 0x00040000
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF3_SHFT 19
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF3_MASK 0x00080000
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF4_SHFT 20
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF4_MASK 0x00100000
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF5_SHFT 21
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF5_MASK 0x00200000
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF6_SHFT 22
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF6_MASK 0x00400000
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF7_SHFT 23
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF7_MASK 0x00800000
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF8_SHFT 24
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF8_MASK 0x01000000
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF9_SHFT 25
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF9_MASK 0x02000000
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF10_SHFT 26
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF10_MASK 0x04000000
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF11_SHFT 27
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF11_MASK 0x08000000
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF12_SHFT 28
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF12_MASK 0x10000000
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF13_SHFT 29
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF13_MASK 0x20000000
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF14_SHFT 30
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF14_MASK 0x40000000
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF15_SHFT 31
#define HWIO_ADC2_REF_ADC2_REF_SOFT_REF15_MASK 0x80000000


//--------

#define HWIO_ADC3_REF_ADDR  0xF00039CC  
#define HWIO_ADC3_REF_ADC3_REF_REF0_SHFT 0
#define HWIO_ADC3_REF_ADC3_REF_REF0_MASK 0x00000001
#define HWIO_ADC3_REF_ADC3_REF_REF1_SHFT 1
#define HWIO_ADC3_REF_ADC3_REF_REF1_MASK 0x00000002
#define HWIO_ADC3_REF_ADC3_REF_REF2_SHFT 2
#define HWIO_ADC3_REF_ADC3_REF_REF2_MASK 0x00000004
#define HWIO_ADC3_REF_ADC3_REF_REF3_SHFT 3
#define HWIO_ADC3_REF_ADC3_REF_REF3_MASK 0x00000008
#define HWIO_ADC3_REF_ADC3_REF_REF4_SHFT 4
#define HWIO_ADC3_REF_ADC3_REF_REF4_MASK 0x00000010
#define HWIO_ADC3_REF_ADC3_REF_REF5_SHFT 5
#define HWIO_ADC3_REF_ADC3_REF_REF5_MASK 0x00000020
#define HWIO_ADC3_REF_ADC3_REF_REF6_SHFT 6
#define HWIO_ADC3_REF_ADC3_REF_REF6_MASK 0x00000040
#define HWIO_ADC3_REF_ADC3_REF_REF7_SHFT 7
#define HWIO_ADC3_REF_ADC3_REF_REF7_MASK 0x00000080
#define HWIO_ADC3_REF_ADC3_REF_REF8_SHFT 8
#define HWIO_ADC3_REF_ADC3_REF_REF8_MASK 0x00000100
#define HWIO_ADC3_REF_ADC3_REF_REF9_SHFT 9
#define HWIO_ADC3_REF_ADC3_REF_REF9_MASK 0x00000200
#define HWIO_ADC3_REF_ADC3_REF_REF10_SHFT 10
#define HWIO_ADC3_REF_ADC3_REF_REF10_MASK 0x00000400
#define HWIO_ADC3_REF_ADC3_REF_REF11_SHFT 11
#define HWIO_ADC3_REF_ADC3_REF_REF11_MASK 0x00000800
#define HWIO_ADC3_REF_ADC3_REF_REF12_SHFT 12
#define HWIO_ADC3_REF_ADC3_REF_REF12_MASK 0x00001000
#define HWIO_ADC3_REF_ADC3_REF_REF13_SHFT 13
#define HWIO_ADC3_REF_ADC3_REF_REF13_MASK 0x00002000
#define HWIO_ADC3_REF_ADC3_REF_REF14_SHFT 14
#define HWIO_ADC3_REF_ADC3_REF_REF14_MASK 0x00004000
#define HWIO_ADC3_REF_ADC3_REF_REF15_SHFT 15
#define HWIO_ADC3_REF_ADC3_REF_REF15_MASK 0x00008000
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF0_SHFT 16
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF0_MASK 0x00010000
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF1_SHFT 17
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF1_MASK 0x00020000
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF2_SHFT 18
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF2_MASK 0x00040000
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF3_SHFT 19
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF3_MASK 0x00080000
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF4_SHFT 20
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF4_MASK 0x00100000
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF5_SHFT 21
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF5_MASK 0x00200000
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF6_SHFT 22
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF6_MASK 0x00400000
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF7_SHFT 23
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF7_MASK 0x00800000
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF8_SHFT 24
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF8_MASK 0x01000000
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF9_SHFT 25
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF9_MASK 0x02000000
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF10_SHFT 26
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF10_MASK 0x04000000
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF11_SHFT 27
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF11_MASK 0x08000000
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF12_SHFT 28
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF12_MASK 0x10000000
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF13_SHFT 29
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF13_MASK 0x20000000
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF14_SHFT 30
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF14_MASK 0x40000000
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF15_SHFT 31
#define HWIO_ADC3_REF_ADC3_REF_SOFT_REF15_MASK 0x80000000


//--------

#define HWIO_ADC0_SEF_ADDR  0xF00039F0  
#define HWIO_ADC0_SEF_ADC0_SEF_SEF0_SHFT 0
#define HWIO_ADC0_SEF_ADC0_SEF_SEF0_MASK 0x00000001
#define HWIO_ADC0_SEF_ADC0_SEF_SEF1_SHFT 1
#define HWIO_ADC0_SEF_ADC0_SEF_SEF1_MASK 0x00000002
#define HWIO_ADC0_SEF_ADC0_SEF_SEF2_SHFT 2
#define HWIO_ADC0_SEF_ADC0_SEF_SEF2_MASK 0x00000004
#define HWIO_ADC0_SEF_ADC0_SEF_SOFT_SEF0_SHFT 4
#define HWIO_ADC0_SEF_ADC0_SEF_SOFT_SEF0_MASK 0x00000010
#define HWIO_ADC0_SEF_ADC0_SEF_SOFT_SEF1_SHFT 5
#define HWIO_ADC0_SEF_ADC0_SEF_SOFT_SEF1_MASK 0x00000020
#define HWIO_ADC0_SEF_ADC0_SEF_SOFT_SEF2_SHFT 6
#define HWIO_ADC0_SEF_ADC0_SEF_SOFT_SEF2_MASK 0x00000040


//--------

#define HWIO_ADC1_SEF_ADDR  0xF00039F4  
#define HWIO_ADC1_SEF_ADC1_SEF_SEF0_SHFT 0
#define HWIO_ADC1_SEF_ADC1_SEF_SEF0_MASK 0x00000001
#define HWIO_ADC1_SEF_ADC1_SEF_SEF1_SHFT 1
#define HWIO_ADC1_SEF_ADC1_SEF_SEF1_MASK 0x00000002
#define HWIO_ADC1_SEF_ADC1_SEF_SEF2_SHFT 2
#define HWIO_ADC1_SEF_ADC1_SEF_SEF2_MASK 0x00000004
#define HWIO_ADC1_SEF_ADC1_SEF_SOFT_SEF0_SHFT 4
#define HWIO_ADC1_SEF_ADC1_SEF_SOFT_SEF0_MASK 0x00000010
#define HWIO_ADC1_SEF_ADC1_SEF_SOFT_SEF1_SHFT 5
#define HWIO_ADC1_SEF_ADC1_SEF_SOFT_SEF1_MASK 0x00000020
#define HWIO_ADC1_SEF_ADC1_SEF_SOFT_SEF2_SHFT 6
#define HWIO_ADC1_SEF_ADC1_SEF_SOFT_SEF2_MASK 0x00000040


//--------

#define HWIO_ADC2_SEF_ADDR  0xF00039F8  
#define HWIO_ADC2_SEF_ADC2_SEF_SEF0_SHFT 0
#define HWIO_ADC2_SEF_ADC2_SEF_SEF0_MASK 0x00000001
#define HWIO_ADC2_SEF_ADC2_SEF_SEF1_SHFT 1
#define HWIO_ADC2_SEF_ADC2_SEF_SEF1_MASK 0x00000002
#define HWIO_ADC2_SEF_ADC2_SEF_SEF2_SHFT 2
#define HWIO_ADC2_SEF_ADC2_SEF_SEF2_MASK 0x00000004
#define HWIO_ADC2_SEF_ADC2_SEF_SOFT_SEF0_SHFT 4
#define HWIO_ADC2_SEF_ADC2_SEF_SOFT_SEF0_MASK 0x00000010
#define HWIO_ADC2_SEF_ADC2_SEF_SOFT_SEF1_SHFT 5
#define HWIO_ADC2_SEF_ADC2_SEF_SOFT_SEF1_MASK 0x00000020
#define HWIO_ADC2_SEF_ADC2_SEF_SOFT_SEF2_SHFT 6
#define HWIO_ADC2_SEF_ADC2_SEF_SOFT_SEF2_MASK 0x00000040


//--------

#define HWIO_ADC3_SEF_ADDR  0xF00039FC  
#define HWIO_ADC3_SEF_ADC3_SEF_SEF0_SHFT 0
#define HWIO_ADC3_SEF_ADC3_SEF_SEF0_MASK 0x00000001
#define HWIO_ADC3_SEF_ADC3_SEF_SEF1_SHFT 1
#define HWIO_ADC3_SEF_ADC3_SEF_SEF1_MASK 0x00000002
#define HWIO_ADC3_SEF_ADC3_SEF_SEF2_SHFT 2
#define HWIO_ADC3_SEF_ADC3_SEF_SEF2_MASK 0x00000004
#define HWIO_ADC3_SEF_ADC3_SEF_SOFT_SEF0_SHFT 4
#define HWIO_ADC3_SEF_ADC3_SEF_SOFT_SEF0_MASK 0x00000010
#define HWIO_ADC3_SEF_ADC3_SEF_SOFT_SEF1_SHFT 5
#define HWIO_ADC3_SEF_ADC3_SEF_SOFT_SEF1_MASK 0x00000020
#define HWIO_ADC3_SEF_ADC3_SEF_SOFT_SEF2_SHFT 6
#define HWIO_ADC3_SEF_ADC3_SEF_SOFT_SEF2_MASK 0x00000040


//--------

#define HWIO_ADC0_CENP0_ADDR  0xF0003A20  
#define HWIO_ADC0_CENP0_ADC0_CENP0_CEV0NP_SHFT 0
#define HWIO_ADC0_CENP0_ADC0_CENP0_CEV0NP_MASK 0x0000000f
#define HWIO_ADC0_CENP0_ADC0_CENP0_CEV1NP_SHFT 4
#define HWIO_ADC0_CENP0_ADC0_CENP0_CEV1NP_MASK 0x000000f0
#define HWIO_ADC0_CENP0_ADC0_CENP0_CEV2NP_SHFT 8
#define HWIO_ADC0_CENP0_ADC0_CENP0_CEV2NP_MASK 0x00000f00
#define HWIO_ADC0_CENP0_ADC0_CENP0_CEV3NP_SHFT 12
#define HWIO_ADC0_CENP0_ADC0_CENP0_CEV3NP_MASK 0x0000f000
#define HWIO_ADC0_CENP0_ADC0_CENP0_CEV4NP_SHFT 16
#define HWIO_ADC0_CENP0_ADC0_CENP0_CEV4NP_MASK 0x000f0000
#define HWIO_ADC0_CENP0_ADC0_CENP0_CEV5NP_SHFT 20
#define HWIO_ADC0_CENP0_ADC0_CENP0_CEV5NP_MASK 0x00f00000
#define HWIO_ADC0_CENP0_ADC0_CENP0_CEV6NP_SHFT 24
#define HWIO_ADC0_CENP0_ADC0_CENP0_CEV6NP_MASK 0x0f000000
#define HWIO_ADC0_CENP0_ADC0_CENP0_CEV7NP_SHFT 28
#define HWIO_ADC0_CENP0_ADC0_CENP0_CEV7NP_MASK 0xf0000000


//--------

#define HWIO_ADC1_CENP0_ADDR  0xF0003A24  
#define HWIO_ADC1_CENP0_ADC1_CENP0_CEV0NP_SHFT 0
#define HWIO_ADC1_CENP0_ADC1_CENP0_CEV0NP_MASK 0x0000000f
#define HWIO_ADC1_CENP0_ADC1_CENP0_CEV1NP_SHFT 4
#define HWIO_ADC1_CENP0_ADC1_CENP0_CEV1NP_MASK 0x000000f0
#define HWIO_ADC1_CENP0_ADC1_CENP0_CEV2NP_SHFT 8
#define HWIO_ADC1_CENP0_ADC1_CENP0_CEV2NP_MASK 0x00000f00
#define HWIO_ADC1_CENP0_ADC1_CENP0_CEV3NP_SHFT 12
#define HWIO_ADC1_CENP0_ADC1_CENP0_CEV3NP_MASK 0x0000f000
#define HWIO_ADC1_CENP0_ADC1_CENP0_CEV4NP_SHFT 16
#define HWIO_ADC1_CENP0_ADC1_CENP0_CEV4NP_MASK 0x000f0000
#define HWIO_ADC1_CENP0_ADC1_CENP0_CEV5NP_SHFT 20
#define HWIO_ADC1_CENP0_ADC1_CENP0_CEV5NP_MASK 0x00f00000
#define HWIO_ADC1_CENP0_ADC1_CENP0_CEV6NP_SHFT 24
#define HWIO_ADC1_CENP0_ADC1_CENP0_CEV6NP_MASK 0x0f000000
#define HWIO_ADC1_CENP0_ADC1_CENP0_CEV7NP_SHFT 28
#define HWIO_ADC1_CENP0_ADC1_CENP0_CEV7NP_MASK 0xf0000000


//--------

#define HWIO_ADC2_CENP0_ADDR  0xF0003A28  
#define HWIO_ADC2_CENP0_ADC2_CENP0_CEV0NP_SHFT 0
#define HWIO_ADC2_CENP0_ADC2_CENP0_CEV0NP_MASK 0x0000000f
#define HWIO_ADC2_CENP0_ADC2_CENP0_CEV1NP_SHFT 4
#define HWIO_ADC2_CENP0_ADC2_CENP0_CEV1NP_MASK 0x000000f0
#define HWIO_ADC2_CENP0_ADC2_CENP0_CEV2NP_SHFT 8
#define HWIO_ADC2_CENP0_ADC2_CENP0_CEV2NP_MASK 0x00000f00
#define HWIO_ADC2_CENP0_ADC2_CENP0_CEV3NP_SHFT 12
#define HWIO_ADC2_CENP0_ADC2_CENP0_CEV3NP_MASK 0x0000f000
#define HWIO_ADC2_CENP0_ADC2_CENP0_CEV4NP_SHFT 16
#define HWIO_ADC2_CENP0_ADC2_CENP0_CEV4NP_MASK 0x000f0000
#define HWIO_ADC2_CENP0_ADC2_CENP0_CEV5NP_SHFT 20
#define HWIO_ADC2_CENP0_ADC2_CENP0_CEV5NP_MASK 0x00f00000
#define HWIO_ADC2_CENP0_ADC2_CENP0_CEV6NP_SHFT 24
#define HWIO_ADC2_CENP0_ADC2_CENP0_CEV6NP_MASK 0x0f000000
#define HWIO_ADC2_CENP0_ADC2_CENP0_CEV7NP_SHFT 28
#define HWIO_ADC2_CENP0_ADC2_CENP0_CEV7NP_MASK 0xf0000000


//--------

#define HWIO_ADC3_CENP0_ADDR  0xF0003A2C  
#define HWIO_ADC3_CENP0_ADC3_CENP0_CEV0NP_SHFT 0
#define HWIO_ADC3_CENP0_ADC3_CENP0_CEV0NP_MASK 0x0000000f
#define HWIO_ADC3_CENP0_ADC3_CENP0_CEV1NP_SHFT 4
#define HWIO_ADC3_CENP0_ADC3_CENP0_CEV1NP_MASK 0x000000f0
#define HWIO_ADC3_CENP0_ADC3_CENP0_CEV2NP_SHFT 8
#define HWIO_ADC3_CENP0_ADC3_CENP0_CEV2NP_MASK 0x00000f00
#define HWIO_ADC3_CENP0_ADC3_CENP0_CEV3NP_SHFT 12
#define HWIO_ADC3_CENP0_ADC3_CENP0_CEV3NP_MASK 0x0000f000
#define HWIO_ADC3_CENP0_ADC3_CENP0_CEV4NP_SHFT 16
#define HWIO_ADC3_CENP0_ADC3_CENP0_CEV4NP_MASK 0x000f0000
#define HWIO_ADC3_CENP0_ADC3_CENP0_CEV5NP_SHFT 20
#define HWIO_ADC3_CENP0_ADC3_CENP0_CEV5NP_MASK 0x00f00000
#define HWIO_ADC3_CENP0_ADC3_CENP0_CEV6NP_SHFT 24
#define HWIO_ADC3_CENP0_ADC3_CENP0_CEV6NP_MASK 0x0f000000
#define HWIO_ADC3_CENP0_ADC3_CENP0_CEV7NP_SHFT 28
#define HWIO_ADC3_CENP0_ADC3_CENP0_CEV7NP_MASK 0xf0000000


//--------

#define HWIO_ADC0_CENP1_ADDR  0xF0003A50  
#define HWIO_ADC0_CENP1_ADC0_CENP1_CEV8NP_SHFT 0
#define HWIO_ADC0_CENP1_ADC0_CENP1_CEV8NP_MASK 0x0000000f
#define HWIO_ADC0_CENP1_ADC0_CENP1_CEV9NP_SHFT 4
#define HWIO_ADC0_CENP1_ADC0_CENP1_CEV9NP_MASK 0x000000f0
#define HWIO_ADC0_CENP1_ADC0_CENP1_CEV10NP_SHFT 8
#define HWIO_ADC0_CENP1_ADC0_CENP1_CEV10NP_MASK 0x00000f00
#define HWIO_ADC0_CENP1_ADC0_CENP1_CEV11NP_SHFT 12
#define HWIO_ADC0_CENP1_ADC0_CENP1_CEV11NP_MASK 0x0000f000
#define HWIO_ADC0_CENP1_ADC0_CENP1_CEV12NP_SHFT 16
#define HWIO_ADC0_CENP1_ADC0_CENP1_CEV12NP_MASK 0x000f0000
#define HWIO_ADC0_CENP1_ADC0_CENP1_CEV13NP_SHFT 20
#define HWIO_ADC0_CENP1_ADC0_CENP1_CEV13NP_MASK 0x00f00000
#define HWIO_ADC0_CENP1_ADC0_CENP1_CEV14NP_SHFT 24
#define HWIO_ADC0_CENP1_ADC0_CENP1_CEV14NP_MASK 0x0f000000
#define HWIO_ADC0_CENP1_ADC0_CENP1_CEV15NP_SHFT 28
#define HWIO_ADC0_CENP1_ADC0_CENP1_CEV15NP_MASK 0xf0000000


//--------

#define HWIO_ADC1_CENP1_ADDR  0xF0003A54  
#define HWIO_ADC1_CENP1_ADC1_CENP1_CEV8NP_SHFT 0
#define HWIO_ADC1_CENP1_ADC1_CENP1_CEV8NP_MASK 0x0000000f
#define HWIO_ADC1_CENP1_ADC1_CENP1_CEV9NP_SHFT 4
#define HWIO_ADC1_CENP1_ADC1_CENP1_CEV9NP_MASK 0x000000f0
#define HWIO_ADC1_CENP1_ADC1_CENP1_CEV10NP_SHFT 8
#define HWIO_ADC1_CENP1_ADC1_CENP1_CEV10NP_MASK 0x00000f00
#define HWIO_ADC1_CENP1_ADC1_CENP1_CEV11NP_SHFT 12
#define HWIO_ADC1_CENP1_ADC1_CENP1_CEV11NP_MASK 0x0000f000
#define HWIO_ADC1_CENP1_ADC1_CENP1_CEV12NP_SHFT 16
#define HWIO_ADC1_CENP1_ADC1_CENP1_CEV12NP_MASK 0x000f0000
#define HWIO_ADC1_CENP1_ADC1_CENP1_CEV13NP_SHFT 20
#define HWIO_ADC1_CENP1_ADC1_CENP1_CEV13NP_MASK 0x00f00000
#define HWIO_ADC1_CENP1_ADC1_CENP1_CEV14NP_SHFT 24
#define HWIO_ADC1_CENP1_ADC1_CENP1_CEV14NP_MASK 0x0f000000
#define HWIO_ADC1_CENP1_ADC1_CENP1_CEV15NP_SHFT 28
#define HWIO_ADC1_CENP1_ADC1_CENP1_CEV15NP_MASK 0xf0000000


//--------

#define HWIO_ADC2_CENP1_ADDR  0xF0003A58  
#define HWIO_ADC2_CENP1_ADC2_CENP1_CEV8NP_SHFT 0
#define HWIO_ADC2_CENP1_ADC2_CENP1_CEV8NP_MASK 0x0000000f
#define HWIO_ADC2_CENP1_ADC2_CENP1_CEV9NP_SHFT 4
#define HWIO_ADC2_CENP1_ADC2_CENP1_CEV9NP_MASK 0x000000f0
#define HWIO_ADC2_CENP1_ADC2_CENP1_CEV10NP_SHFT 8
#define HWIO_ADC2_CENP1_ADC2_CENP1_CEV10NP_MASK 0x00000f00
#define HWIO_ADC2_CENP1_ADC2_CENP1_CEV11NP_SHFT 12
#define HWIO_ADC2_CENP1_ADC2_CENP1_CEV11NP_MASK 0x0000f000
#define HWIO_ADC2_CENP1_ADC2_CENP1_CEV12NP_SHFT 16
#define HWIO_ADC2_CENP1_ADC2_CENP1_CEV12NP_MASK 0x000f0000
#define HWIO_ADC2_CENP1_ADC2_CENP1_CEV13NP_SHFT 20
#define HWIO_ADC2_CENP1_ADC2_CENP1_CEV13NP_MASK 0x00f00000
#define HWIO_ADC2_CENP1_ADC2_CENP1_CEV14NP_SHFT 24
#define HWIO_ADC2_CENP1_ADC2_CENP1_CEV14NP_MASK 0x0f000000
#define HWIO_ADC2_CENP1_ADC2_CENP1_CEV15NP_SHFT 28
#define HWIO_ADC2_CENP1_ADC2_CENP1_CEV15NP_MASK 0xf0000000


//--------

#define HWIO_ADC3_CENP1_ADDR  0xF0003A5C  
#define HWIO_ADC3_CENP1_ADC3_CENP1_CEV8NP_SHFT 0
#define HWIO_ADC3_CENP1_ADC3_CENP1_CEV8NP_MASK 0x0000000f
#define HWIO_ADC3_CENP1_ADC3_CENP1_CEV9NP_SHFT 4
#define HWIO_ADC3_CENP1_ADC3_CENP1_CEV9NP_MASK 0x000000f0
#define HWIO_ADC3_CENP1_ADC3_CENP1_CEV10NP_SHFT 8
#define HWIO_ADC3_CENP1_ADC3_CENP1_CEV10NP_MASK 0x00000f00
#define HWIO_ADC3_CENP1_ADC3_CENP1_CEV11NP_SHFT 12
#define HWIO_ADC3_CENP1_ADC3_CENP1_CEV11NP_MASK 0x0000f000
#define HWIO_ADC3_CENP1_ADC3_CENP1_CEV12NP_SHFT 16
#define HWIO_ADC3_CENP1_ADC3_CENP1_CEV12NP_MASK 0x000f0000
#define HWIO_ADC3_CENP1_ADC3_CENP1_CEV13NP_SHFT 20
#define HWIO_ADC3_CENP1_ADC3_CENP1_CEV13NP_MASK 0x00f00000
#define HWIO_ADC3_CENP1_ADC3_CENP1_CEV14NP_SHFT 24
#define HWIO_ADC3_CENP1_ADC3_CENP1_CEV14NP_MASK 0x0f000000
#define HWIO_ADC3_CENP1_ADC3_CENP1_CEV15NP_SHFT 28
#define HWIO_ADC3_CENP1_ADC3_CENP1_CEV15NP_MASK 0xf0000000


//--------

#define HWIO_ADC0_RENP0_ADDR  0xF0003A80  
#define HWIO_ADC0_RENP0_ADC0_RENP0_REV0NP_SHFT 0
#define HWIO_ADC0_RENP0_ADC0_RENP0_REV0NP_MASK 0x0000000f
#define HWIO_ADC0_RENP0_ADC0_RENP0_REV1NP_SHFT 4
#define HWIO_ADC0_RENP0_ADC0_RENP0_REV1NP_MASK 0x000000f0
#define HWIO_ADC0_RENP0_ADC0_RENP0_REV2NP_SHFT 8
#define HWIO_ADC0_RENP0_ADC0_RENP0_REV2NP_MASK 0x00000f00
#define HWIO_ADC0_RENP0_ADC0_RENP0_REV3NP_SHFT 12
#define HWIO_ADC0_RENP0_ADC0_RENP0_REV3NP_MASK 0x0000f000
#define HWIO_ADC0_RENP0_ADC0_RENP0_REV4NP_SHFT 16
#define HWIO_ADC0_RENP0_ADC0_RENP0_REV4NP_MASK 0x000f0000
#define HWIO_ADC0_RENP0_ADC0_RENP0_REV5NP_SHFT 20
#define HWIO_ADC0_RENP0_ADC0_RENP0_REV5NP_MASK 0x00f00000
#define HWIO_ADC0_RENP0_ADC0_RENP0_REV6NP_SHFT 24
#define HWIO_ADC0_RENP0_ADC0_RENP0_REV6NP_MASK 0x0f000000
#define HWIO_ADC0_RENP0_ADC0_RENP0_REV7NP_SHFT 28
#define HWIO_ADC0_RENP0_ADC0_RENP0_REV7NP_MASK 0xf0000000


//--------

#define HWIO_ADC1_RENP0_ADDR  0xF0003A84  
#define HWIO_ADC1_RENP0_ADC1_RENP0_REV0NP_SHFT 0
#define HWIO_ADC1_RENP0_ADC1_RENP0_REV0NP_MASK 0x0000000f
#define HWIO_ADC1_RENP0_ADC1_RENP0_REV1NP_SHFT 4
#define HWIO_ADC1_RENP0_ADC1_RENP0_REV1NP_MASK 0x000000f0
#define HWIO_ADC1_RENP0_ADC1_RENP0_REV2NP_SHFT 8
#define HWIO_ADC1_RENP0_ADC1_RENP0_REV2NP_MASK 0x00000f00
#define HWIO_ADC1_RENP0_ADC1_RENP0_REV3NP_SHFT 12
#define HWIO_ADC1_RENP0_ADC1_RENP0_REV3NP_MASK 0x0000f000
#define HWIO_ADC1_RENP0_ADC1_RENP0_REV4NP_SHFT 16
#define HWIO_ADC1_RENP0_ADC1_RENP0_REV4NP_MASK 0x000f0000
#define HWIO_ADC1_RENP0_ADC1_RENP0_REV5NP_SHFT 20
#define HWIO_ADC1_RENP0_ADC1_RENP0_REV5NP_MASK 0x00f00000
#define HWIO_ADC1_RENP0_ADC1_RENP0_REV6NP_SHFT 24
#define HWIO_ADC1_RENP0_ADC1_RENP0_REV6NP_MASK 0x0f000000
#define HWIO_ADC1_RENP0_ADC1_RENP0_REV7NP_SHFT 28
#define HWIO_ADC1_RENP0_ADC1_RENP0_REV7NP_MASK 0xf0000000


//--------

#define HWIO_ADC2_RENP0_ADDR  0xF0003A88  
#define HWIO_ADC2_RENP0_ADC2_RENP0_REV0NP_SHFT 0
#define HWIO_ADC2_RENP0_ADC2_RENP0_REV0NP_MASK 0x0000000f
#define HWIO_ADC2_RENP0_ADC2_RENP0_REV1NP_SHFT 4
#define HWIO_ADC2_RENP0_ADC2_RENP0_REV1NP_MASK 0x000000f0
#define HWIO_ADC2_RENP0_ADC2_RENP0_REV2NP_SHFT 8
#define HWIO_ADC2_RENP0_ADC2_RENP0_REV2NP_MASK 0x00000f00
#define HWIO_ADC2_RENP0_ADC2_RENP0_REV3NP_SHFT 12
#define HWIO_ADC2_RENP0_ADC2_RENP0_REV3NP_MASK 0x0000f000
#define HWIO_ADC2_RENP0_ADC2_RENP0_REV4NP_SHFT 16
#define HWIO_ADC2_RENP0_ADC2_RENP0_REV4NP_MASK 0x000f0000
#define HWIO_ADC2_RENP0_ADC2_RENP0_REV5NP_SHFT 20
#define HWIO_ADC2_RENP0_ADC2_RENP0_REV5NP_MASK 0x00f00000
#define HWIO_ADC2_RENP0_ADC2_RENP0_REV6NP_SHFT 24
#define HWIO_ADC2_RENP0_ADC2_RENP0_REV6NP_MASK 0x0f000000
#define HWIO_ADC2_RENP0_ADC2_RENP0_REV7NP_SHFT 28
#define HWIO_ADC2_RENP0_ADC2_RENP0_REV7NP_MASK 0xf0000000


//--------

#define HWIO_ADC3_RENP0_ADDR  0xF0003A8C  
#define HWIO_ADC3_RENP0_ADC3_RENP0_REV0NP_SHFT 0
#define HWIO_ADC3_RENP0_ADC3_RENP0_REV0NP_MASK 0x0000000f
#define HWIO_ADC3_RENP0_ADC3_RENP0_REV1NP_SHFT 4
#define HWIO_ADC3_RENP0_ADC3_RENP0_REV1NP_MASK 0x000000f0
#define HWIO_ADC3_RENP0_ADC3_RENP0_REV2NP_SHFT 8
#define HWIO_ADC3_RENP0_ADC3_RENP0_REV2NP_MASK 0x00000f00
#define HWIO_ADC3_RENP0_ADC3_RENP0_REV3NP_SHFT 12
#define HWIO_ADC3_RENP0_ADC3_RENP0_REV3NP_MASK 0x0000f000
#define HWIO_ADC3_RENP0_ADC3_RENP0_REV4NP_SHFT 16
#define HWIO_ADC3_RENP0_ADC3_RENP0_REV4NP_MASK 0x000f0000
#define HWIO_ADC3_RENP0_ADC3_RENP0_REV5NP_SHFT 20
#define HWIO_ADC3_RENP0_ADC3_RENP0_REV5NP_MASK 0x00f00000
#define HWIO_ADC3_RENP0_ADC3_RENP0_REV6NP_SHFT 24
#define HWIO_ADC3_RENP0_ADC3_RENP0_REV6NP_MASK 0x0f000000
#define HWIO_ADC3_RENP0_ADC3_RENP0_REV7NP_SHFT 28
#define HWIO_ADC3_RENP0_ADC3_RENP0_REV7NP_MASK 0xf0000000


//--------

#define HWIO_ADC0_RENP1_ADDR  0xF0003AB0  
#define HWIO_ADC0_RENP1_ADC0_RENP1_REV8NP_SHFT 0
#define HWIO_ADC0_RENP1_ADC0_RENP1_REV8NP_MASK 0x0000000f
#define HWIO_ADC0_RENP1_ADC0_RENP1_REV9NP_SHFT 4
#define HWIO_ADC0_RENP1_ADC0_RENP1_REV9NP_MASK 0x000000f0
#define HWIO_ADC0_RENP1_ADC0_RENP1_REV10NP_SHFT 8
#define HWIO_ADC0_RENP1_ADC0_RENP1_REV10NP_MASK 0x00000f00
#define HWIO_ADC0_RENP1_ADC0_RENP1_REV11NP_SHFT 12
#define HWIO_ADC0_RENP1_ADC0_RENP1_REV11NP_MASK 0x0000f000
#define HWIO_ADC0_RENP1_ADC0_RENP1_REV12NP_SHFT 16
#define HWIO_ADC0_RENP1_ADC0_RENP1_REV12NP_MASK 0x000f0000
#define HWIO_ADC0_RENP1_ADC0_RENP1_REV13NP_SHFT 20
#define HWIO_ADC0_RENP1_ADC0_RENP1_REV13NP_MASK 0x00f00000
#define HWIO_ADC0_RENP1_ADC0_RENP1_REV14NP_SHFT 24
#define HWIO_ADC0_RENP1_ADC0_RENP1_REV14NP_MASK 0x0f000000
#define HWIO_ADC0_RENP1_ADC0_RENP1_REV15NP_SHFT 28
#define HWIO_ADC0_RENP1_ADC0_RENP1_REV15NP_MASK 0xf0000000


//--------

#define HWIO_ADC1_RENP1_ADDR  0xF0003AB4  
#define HWIO_ADC1_RENP1_ADC1_RENP1_REV8NP_SHFT 0
#define HWIO_ADC1_RENP1_ADC1_RENP1_REV8NP_MASK 0x0000000f
#define HWIO_ADC1_RENP1_ADC1_RENP1_REV9NP_SHFT 4
#define HWIO_ADC1_RENP1_ADC1_RENP1_REV9NP_MASK 0x000000f0
#define HWIO_ADC1_RENP1_ADC1_RENP1_REV10NP_SHFT 8
#define HWIO_ADC1_RENP1_ADC1_RENP1_REV10NP_MASK 0x00000f00
#define HWIO_ADC1_RENP1_ADC1_RENP1_REV11NP_SHFT 12
#define HWIO_ADC1_RENP1_ADC1_RENP1_REV11NP_MASK 0x0000f000
#define HWIO_ADC1_RENP1_ADC1_RENP1_REV12NP_SHFT 16
#define HWIO_ADC1_RENP1_ADC1_RENP1_REV12NP_MASK 0x000f0000
#define HWIO_ADC1_RENP1_ADC1_RENP1_REV13NP_SHFT 20
#define HWIO_ADC1_RENP1_ADC1_RENP1_REV13NP_MASK 0x00f00000
#define HWIO_ADC1_RENP1_ADC1_RENP1_REV14NP_SHFT 24
#define HWIO_ADC1_RENP1_ADC1_RENP1_REV14NP_MASK 0x0f000000
#define HWIO_ADC1_RENP1_ADC1_RENP1_REV15NP_SHFT 28
#define HWIO_ADC1_RENP1_ADC1_RENP1_REV15NP_MASK 0xf0000000


//--------

#define HWIO_ADC2_RENP1_ADDR  0xF0003AB8  
#define HWIO_ADC2_RENP1_ADC2_RENP1_REV8NP_SHFT 0
#define HWIO_ADC2_RENP1_ADC2_RENP1_REV8NP_MASK 0x0000000f
#define HWIO_ADC2_RENP1_ADC2_RENP1_REV9NP_SHFT 4
#define HWIO_ADC2_RENP1_ADC2_RENP1_REV9NP_MASK 0x000000f0
#define HWIO_ADC2_RENP1_ADC2_RENP1_REV10NP_SHFT 8
#define HWIO_ADC2_RENP1_ADC2_RENP1_REV10NP_MASK 0x00000f00
#define HWIO_ADC2_RENP1_ADC2_RENP1_REV11NP_SHFT 12
#define HWIO_ADC2_RENP1_ADC2_RENP1_REV11NP_MASK 0x0000f000
#define HWIO_ADC2_RENP1_ADC2_RENP1_REV12NP_SHFT 16
#define HWIO_ADC2_RENP1_ADC2_RENP1_REV12NP_MASK 0x000f0000
#define HWIO_ADC2_RENP1_ADC2_RENP1_REV13NP_SHFT 20
#define HWIO_ADC2_RENP1_ADC2_RENP1_REV13NP_MASK 0x00f00000
#define HWIO_ADC2_RENP1_ADC2_RENP1_REV14NP_SHFT 24
#define HWIO_ADC2_RENP1_ADC2_RENP1_REV14NP_MASK 0x0f000000
#define HWIO_ADC2_RENP1_ADC2_RENP1_REV15NP_SHFT 28
#define HWIO_ADC2_RENP1_ADC2_RENP1_REV15NP_MASK 0xf0000000


//--------

#define HWIO_ADC3_RENP1_ADDR  0xF0003ABC  
#define HWIO_ADC3_RENP1_ADC3_RENP1_REV8NP_SHFT 0
#define HWIO_ADC3_RENP1_ADC3_RENP1_REV8NP_MASK 0x0000000f
#define HWIO_ADC3_RENP1_ADC3_RENP1_REV9NP_SHFT 4
#define HWIO_ADC3_RENP1_ADC3_RENP1_REV9NP_MASK 0x000000f0
#define HWIO_ADC3_RENP1_ADC3_RENP1_REV10NP_SHFT 8
#define HWIO_ADC3_RENP1_ADC3_RENP1_REV10NP_MASK 0x00000f00
#define HWIO_ADC3_RENP1_ADC3_RENP1_REV11NP_SHFT 12
#define HWIO_ADC3_RENP1_ADC3_RENP1_REV11NP_MASK 0x0000f000
#define HWIO_ADC3_RENP1_ADC3_RENP1_REV12NP_SHFT 16
#define HWIO_ADC3_RENP1_ADC3_RENP1_REV12NP_MASK 0x000f0000
#define HWIO_ADC3_RENP1_ADC3_RENP1_REV13NP_SHFT 20
#define HWIO_ADC3_RENP1_ADC3_RENP1_REV13NP_MASK 0x00f00000
#define HWIO_ADC3_RENP1_ADC3_RENP1_REV14NP_SHFT 24
#define HWIO_ADC3_RENP1_ADC3_RENP1_REV14NP_MASK 0x0f000000
#define HWIO_ADC3_RENP1_ADC3_RENP1_REV15NP_SHFT 28
#define HWIO_ADC3_RENP1_ADC3_RENP1_REV15NP_MASK 0xf0000000


//--------

#define HWIO_ADC0_SENP_ADDR  0xF0003AE0  
#define HWIO_ADC0_SENP_ADC0_SENP_SEV0NP_SHFT 0
#define HWIO_ADC0_SENP_ADC0_SENP_SEV0NP_MASK 0x00000003
#define HWIO_ADC0_SENP_ADC0_SENP_SEV1NP_SHFT 4
#define HWIO_ADC0_SENP_ADC0_SENP_SEV1NP_MASK 0x00000030
#define HWIO_ADC0_SENP_ADC0_SENP_SEV2NP_SHFT 8
#define HWIO_ADC0_SENP_ADC0_SENP_SEV2NP_MASK 0x00000300


//--------

#define HWIO_ADC1_SENP_ADDR  0xF0003AE4  
#define HWIO_ADC1_SENP_ADC1_SENP_SEV0NP_SHFT 0
#define HWIO_ADC1_SENP_ADC1_SENP_SEV0NP_MASK 0x00000003
#define HWIO_ADC1_SENP_ADC1_SENP_SEV1NP_SHFT 4
#define HWIO_ADC1_SENP_ADC1_SENP_SEV1NP_MASK 0x00000030
#define HWIO_ADC1_SENP_ADC1_SENP_SEV2NP_SHFT 8
#define HWIO_ADC1_SENP_ADC1_SENP_SEV2NP_MASK 0x00000300


//--------

#define HWIO_ADC2_SENP_ADDR  0xF0003AE8  
#define HWIO_ADC2_SENP_ADC2_SENP_SEV0NP_SHFT 0
#define HWIO_ADC2_SENP_ADC2_SENP_SEV0NP_MASK 0x00000003
#define HWIO_ADC2_SENP_ADC2_SENP_SEV1NP_SHFT 4
#define HWIO_ADC2_SENP_ADC2_SENP_SEV1NP_MASK 0x00000030
#define HWIO_ADC2_SENP_ADC2_SENP_SEV2NP_SHFT 8
#define HWIO_ADC2_SENP_ADC2_SENP_SEV2NP_MASK 0x00000300


//--------

#define HWIO_ADC3_SENP_ADDR  0xF0003AEC  
#define HWIO_ADC3_SENP_ADC3_SENP_SEV0NP_SHFT 0
#define HWIO_ADC3_SENP_ADC3_SENP_SEV0NP_MASK 0x00000003
#define HWIO_ADC3_SENP_ADC3_SENP_SEV1NP_SHFT 4
#define HWIO_ADC3_SENP_ADC3_SENP_SEV1NP_MASK 0x00000030
#define HWIO_ADC3_SENP_ADC3_SENP_SEV2NP_SHFT 8
#define HWIO_ADC3_SENP_ADC3_SENP_SEV2NP_MASK 0x00000300


//--------

#define HWIO_ADC0_STRGACT_ADDR  0xF0003B10  
#define HWIO_ADC0_STRGACT_ADC0_STRGACT_AGSR0_SHFT 0
#define HWIO_ADC0_STRGACT_ADC0_STRGACT_AGSR0_MASK 0x00000001
#define HWIO_ADC0_STRGACT_ADC0_STRGACT_AGSR1_SHFT 1
#define HWIO_ADC0_STRGACT_ADC0_STRGACT_AGSR1_MASK 0x00000002
#define HWIO_ADC0_STRGACT_ADC0_STRGACT_AGSR2_SHFT 2
#define HWIO_ADC0_STRGACT_ADC0_STRGACT_AGSR2_MASK 0x00000004
#define HWIO_ADC0_STRGACT_ADC0_STRGACT_AGSR3_SHFT 3
#define HWIO_ADC0_STRGACT_ADC0_STRGACT_AGSR3_MASK 0x00000008
#define HWIO_ADC0_STRGACT_ADC0_STRGACT_ASSR0_SHFT 8
#define HWIO_ADC0_STRGACT_ADC0_STRGACT_ASSR0_MASK 0x00000100
#define HWIO_ADC0_STRGACT_ADC0_STRGACT_ASSR1_SHFT 9
#define HWIO_ADC0_STRGACT_ADC0_STRGACT_ASSR1_MASK 0x00000200
#define HWIO_ADC0_STRGACT_ADC0_STRGACT_ASSR2_SHFT 10
#define HWIO_ADC0_STRGACT_ADC0_STRGACT_ASSR2_MASK 0x00000400
#define HWIO_ADC0_STRGACT_ADC0_STRGACT_ASSR3_SHFT 11
#define HWIO_ADC0_STRGACT_ADC0_STRGACT_ASSR3_MASK 0x00000800


//--------

#define HWIO_ADC1_STRGACT_ADDR  0xF0003B14  
#define HWIO_ADC1_STRGACT_ADC1_STRGACT_AGSR0_SHFT 0
#define HWIO_ADC1_STRGACT_ADC1_STRGACT_AGSR0_MASK 0x00000001
#define HWIO_ADC1_STRGACT_ADC1_STRGACT_AGSR1_SHFT 1
#define HWIO_ADC1_STRGACT_ADC1_STRGACT_AGSR1_MASK 0x00000002
#define HWIO_ADC1_STRGACT_ADC1_STRGACT_AGSR2_SHFT 2
#define HWIO_ADC1_STRGACT_ADC1_STRGACT_AGSR2_MASK 0x00000004
#define HWIO_ADC1_STRGACT_ADC1_STRGACT_AGSR3_SHFT 3
#define HWIO_ADC1_STRGACT_ADC1_STRGACT_AGSR3_MASK 0x00000008
#define HWIO_ADC1_STRGACT_ADC1_STRGACT_ASSR0_SHFT 8
#define HWIO_ADC1_STRGACT_ADC1_STRGACT_ASSR0_MASK 0x00000100
#define HWIO_ADC1_STRGACT_ADC1_STRGACT_ASSR1_SHFT 9
#define HWIO_ADC1_STRGACT_ADC1_STRGACT_ASSR1_MASK 0x00000200
#define HWIO_ADC1_STRGACT_ADC1_STRGACT_ASSR2_SHFT 10
#define HWIO_ADC1_STRGACT_ADC1_STRGACT_ASSR2_MASK 0x00000400
#define HWIO_ADC1_STRGACT_ADC1_STRGACT_ASSR3_SHFT 11
#define HWIO_ADC1_STRGACT_ADC1_STRGACT_ASSR3_MASK 0x00000800


//--------

#define HWIO_ADC2_STRGACT_ADDR  0xF0003B18  
#define HWIO_ADC2_STRGACT_ADC2_STRGACT_AGSR0_SHFT 0
#define HWIO_ADC2_STRGACT_ADC2_STRGACT_AGSR0_MASK 0x00000001
#define HWIO_ADC2_STRGACT_ADC2_STRGACT_AGSR1_SHFT 1
#define HWIO_ADC2_STRGACT_ADC2_STRGACT_AGSR1_MASK 0x00000002
#define HWIO_ADC2_STRGACT_ADC2_STRGACT_AGSR2_SHFT 2
#define HWIO_ADC2_STRGACT_ADC2_STRGACT_AGSR2_MASK 0x00000004
#define HWIO_ADC2_STRGACT_ADC2_STRGACT_AGSR3_SHFT 3
#define HWIO_ADC2_STRGACT_ADC2_STRGACT_AGSR3_MASK 0x00000008
#define HWIO_ADC2_STRGACT_ADC2_STRGACT_ASSR0_SHFT 8
#define HWIO_ADC2_STRGACT_ADC2_STRGACT_ASSR0_MASK 0x00000100
#define HWIO_ADC2_STRGACT_ADC2_STRGACT_ASSR1_SHFT 9
#define HWIO_ADC2_STRGACT_ADC2_STRGACT_ASSR1_MASK 0x00000200
#define HWIO_ADC2_STRGACT_ADC2_STRGACT_ASSR2_SHFT 10
#define HWIO_ADC2_STRGACT_ADC2_STRGACT_ASSR2_MASK 0x00000400
#define HWIO_ADC2_STRGACT_ADC2_STRGACT_ASSR3_SHFT 11
#define HWIO_ADC2_STRGACT_ADC2_STRGACT_ASSR3_MASK 0x00000800


//--------

#define HWIO_ADC3_STRGACT_ADDR  0xF0003B1C  
#define HWIO_ADC3_STRGACT_ADC3_STRGACT_AGSR0_SHFT 0
#define HWIO_ADC3_STRGACT_ADC3_STRGACT_AGSR0_MASK 0x00000001
#define HWIO_ADC3_STRGACT_ADC3_STRGACT_AGSR1_SHFT 1
#define HWIO_ADC3_STRGACT_ADC3_STRGACT_AGSR1_MASK 0x00000002
#define HWIO_ADC3_STRGACT_ADC3_STRGACT_AGSR2_SHFT 2
#define HWIO_ADC3_STRGACT_ADC3_STRGACT_AGSR2_MASK 0x00000004
#define HWIO_ADC3_STRGACT_ADC3_STRGACT_AGSR3_SHFT 3
#define HWIO_ADC3_STRGACT_ADC3_STRGACT_AGSR3_MASK 0x00000008
#define HWIO_ADC3_STRGACT_ADC3_STRGACT_ASSR0_SHFT 8
#define HWIO_ADC3_STRGACT_ADC3_STRGACT_ASSR0_MASK 0x00000100
#define HWIO_ADC3_STRGACT_ADC3_STRGACT_ASSR1_SHFT 9
#define HWIO_ADC3_STRGACT_ADC3_STRGACT_ASSR1_MASK 0x00000200
#define HWIO_ADC3_STRGACT_ADC3_STRGACT_ASSR2_SHFT 10
#define HWIO_ADC3_STRGACT_ADC3_STRGACT_ASSR2_MASK 0x00000400
#define HWIO_ADC3_STRGACT_ADC3_STRGACT_ASSR3_SHFT 11
#define HWIO_ADC3_STRGACT_ADC3_STRGACT_ASSR3_MASK 0x00000800


//--------

#define HWIO_ADC0_EMUXCTL_ADDR  0xF0003B40  
#define HWIO_ADC0_EMUXCTL_ADC0_EMUXCTL_EMUXSEL_SHFT 0
#define HWIO_ADC0_EMUXCTL_ADC0_EMUXCTL_EMUXSEL_MASK 0x00000007
#define HWIO_ADC0_EMUXCTL_ADC0_EMUXCTL_EMUXMOD_SHFT 4
#define HWIO_ADC0_EMUXCTL_ADC0_EMUXCTL_EMUXMOD_MASK 0x00000070
#define HWIO_ADC0_EMUXCTL_ADC0_EMUXCTL_EMXCOD_SHFT 12
#define HWIO_ADC0_EMUXCTL_ADC0_EMUXCTL_EMXCOD_MASK 0x00001000
#define HWIO_ADC0_EMUXCTL_ADC0_EMUXCTL_EMXST_SHFT 13
#define HWIO_ADC0_EMUXCTL_ADC0_EMUXCTL_EMXST_MASK 0x00002000
#define HWIO_ADC0_EMUXCTL_ADC0_EMUXCTL_EMXWC_SHFT 15
#define HWIO_ADC0_EMUXCTL_ADC0_EMUXCTL_EMXWC_MASK 0x00008000
#define HWIO_ADC0_EMUXCTL_ADC0_EMUXCTL_EMUXACT_SHFT 16
#define HWIO_ADC0_EMUXCTL_ADC0_EMUXCTL_EMUXACT_MASK 0x00070000
#define HWIO_ADC0_EMUXCTL_ADC0_EMUXCTL_EMUXCCB_SHFT 20
#define HWIO_ADC0_EMUXCTL_ADC0_EMUXCTL_EMUXCCB_MASK 0x01f00000


//--------

#define HWIO_ADC1_EMUXCTL_ADDR  0xF0003B44  
#define HWIO_ADC1_EMUXCTL_ADC1_EMUXCTL_EMUXSEL_SHFT 0
#define HWIO_ADC1_EMUXCTL_ADC1_EMUXCTL_EMUXSEL_MASK 0x00000007
#define HWIO_ADC1_EMUXCTL_ADC1_EMUXCTL_EMUXMOD_SHFT 4
#define HWIO_ADC1_EMUXCTL_ADC1_EMUXCTL_EMUXMOD_MASK 0x00000070
#define HWIO_ADC1_EMUXCTL_ADC1_EMUXCTL_EMXCOD_SHFT 12
#define HWIO_ADC1_EMUXCTL_ADC1_EMUXCTL_EMXCOD_MASK 0x00001000
#define HWIO_ADC1_EMUXCTL_ADC1_EMUXCTL_EMXST_SHFT 13
#define HWIO_ADC1_EMUXCTL_ADC1_EMUXCTL_EMXST_MASK 0x00002000
#define HWIO_ADC1_EMUXCTL_ADC1_EMUXCTL_EMXWC_SHFT 15
#define HWIO_ADC1_EMUXCTL_ADC1_EMUXCTL_EMXWC_MASK 0x00008000
#define HWIO_ADC1_EMUXCTL_ADC1_EMUXCTL_EMUXACT_SHFT 16
#define HWIO_ADC1_EMUXCTL_ADC1_EMUXCTL_EMUXACT_MASK 0x00070000
#define HWIO_ADC1_EMUXCTL_ADC1_EMUXCTL_EMUXCCB_SHFT 20
#define HWIO_ADC1_EMUXCTL_ADC1_EMUXCTL_EMUXCCB_MASK 0x01f00000


//--------

#define HWIO_ADC2_EMUXCTL_ADDR  0xF0003B48  
#define HWIO_ADC2_EMUXCTL_ADC2_EMUXCTL_EMUXSEL_SHFT 0
#define HWIO_ADC2_EMUXCTL_ADC2_EMUXCTL_EMUXSEL_MASK 0x00000007
#define HWIO_ADC2_EMUXCTL_ADC2_EMUXCTL_EMUXMOD_SHFT 4
#define HWIO_ADC2_EMUXCTL_ADC2_EMUXCTL_EMUXMOD_MASK 0x00000070
#define HWIO_ADC2_EMUXCTL_ADC2_EMUXCTL_EMXCOD_SHFT 12
#define HWIO_ADC2_EMUXCTL_ADC2_EMUXCTL_EMXCOD_MASK 0x00001000
#define HWIO_ADC2_EMUXCTL_ADC2_EMUXCTL_EMXST_SHFT 13
#define HWIO_ADC2_EMUXCTL_ADC2_EMUXCTL_EMXST_MASK 0x00002000
#define HWIO_ADC2_EMUXCTL_ADC2_EMUXCTL_EMXWC_SHFT 15
#define HWIO_ADC2_EMUXCTL_ADC2_EMUXCTL_EMXWC_MASK 0x00008000
#define HWIO_ADC2_EMUXCTL_ADC2_EMUXCTL_EMUXACT_SHFT 16
#define HWIO_ADC2_EMUXCTL_ADC2_EMUXCTL_EMUXACT_MASK 0x00070000
#define HWIO_ADC2_EMUXCTL_ADC2_EMUXCTL_EMUXCCB_SHFT 20
#define HWIO_ADC2_EMUXCTL_ADC2_EMUXCTL_EMUXCCB_MASK 0x01f00000


//--------

#define HWIO_ADC3_EMUXCTL_ADDR  0xF0003B4C  
#define HWIO_ADC3_EMUXCTL_ADC3_EMUXCTL_EMUXSEL_SHFT 0
#define HWIO_ADC3_EMUXCTL_ADC3_EMUXCTL_EMUXSEL_MASK 0x00000007
#define HWIO_ADC3_EMUXCTL_ADC3_EMUXCTL_EMUXMOD_SHFT 4
#define HWIO_ADC3_EMUXCTL_ADC3_EMUXCTL_EMUXMOD_MASK 0x00000070
#define HWIO_ADC3_EMUXCTL_ADC3_EMUXCTL_EMXCOD_SHFT 12
#define HWIO_ADC3_EMUXCTL_ADC3_EMUXCTL_EMXCOD_MASK 0x00001000
#define HWIO_ADC3_EMUXCTL_ADC3_EMUXCTL_EMXST_SHFT 13
#define HWIO_ADC3_EMUXCTL_ADC3_EMUXCTL_EMXST_MASK 0x00002000
#define HWIO_ADC3_EMUXCTL_ADC3_EMUXCTL_EMXWC_SHFT 15
#define HWIO_ADC3_EMUXCTL_ADC3_EMUXCTL_EMXWC_MASK 0x00008000
#define HWIO_ADC3_EMUXCTL_ADC3_EMUXCTL_EMUXACT_SHFT 16
#define HWIO_ADC3_EMUXCTL_ADC3_EMUXCTL_EMUXACT_MASK 0x00070000
#define HWIO_ADC3_EMUXCTL_ADC3_EMUXCTL_EMUXCCB_SHFT 20
#define HWIO_ADC3_EMUXCTL_ADC3_EMUXCTL_EMUXCCB_MASK 0x01f00000


//--------

#define HWIO_ADC0_EMUXCSEL_ADDR  0xF0003B70  
#define HWIO_ADC0_EMUXCSEL_ADC0_EMUXCSEL_EMUXCH_SHFT 0
#define HWIO_ADC0_EMUXCSEL_ADC0_EMUXCSEL_EMUXCH_MASK 0x0000ffff


//--------

#define HWIO_ADC1_EMUXCSEL_ADDR  0xF0003B74  
#define HWIO_ADC1_EMUXCSEL_ADC1_EMUXCSEL_EMUXCH_SHFT 0
#define HWIO_ADC1_EMUXCSEL_ADC1_EMUXCSEL_EMUXCH_MASK 0x0000ffff


//--------

#define HWIO_ADC2_EMUXCSEL_ADDR  0xF0003B78  
#define HWIO_ADC2_EMUXCSEL_ADC2_EMUXCSEL_EMUXCH_SHFT 0
#define HWIO_ADC2_EMUXCSEL_ADC2_EMUXCSEL_EMUXCH_MASK 0x0000ffff


//--------

#define HWIO_ADC3_EMUXCSEL_ADDR  0xF0003B7C  
#define HWIO_ADC3_EMUXCSEL_ADC3_EMUXCSEL_EMUXCH_SHFT 0
#define HWIO_ADC3_EMUXCSEL_ADC3_EMUXCSEL_EMUXCH_MASK 0x0000ffff


//--------

#define HWIO_ADC0_VF_ADDR  0xF0003BA0  
#define HWIO_ADC0_VF_ADC0_VF_VF0_SHFT 0
#define HWIO_ADC0_VF_ADC0_VF_VF0_MASK 0x00000001
#define HWIO_ADC0_VF_ADC0_VF_VF1_SHFT 1
#define HWIO_ADC0_VF_ADC0_VF_VF1_MASK 0x00000002
#define HWIO_ADC0_VF_ADC0_VF_VF2_SHFT 2
#define HWIO_ADC0_VF_ADC0_VF_VF2_MASK 0x00000004
#define HWIO_ADC0_VF_ADC0_VF_VF3_SHFT 3
#define HWIO_ADC0_VF_ADC0_VF_VF3_MASK 0x00000008
#define HWIO_ADC0_VF_ADC0_VF_VF4_SHFT 4
#define HWIO_ADC0_VF_ADC0_VF_VF4_MASK 0x00000010
#define HWIO_ADC0_VF_ADC0_VF_VF5_SHFT 5
#define HWIO_ADC0_VF_ADC0_VF_VF5_MASK 0x00000020
#define HWIO_ADC0_VF_ADC0_VF_VF6_SHFT 6
#define HWIO_ADC0_VF_ADC0_VF_VF6_MASK 0x00000040
#define HWIO_ADC0_VF_ADC0_VF_VF7_SHFT 7
#define HWIO_ADC0_VF_ADC0_VF_VF7_MASK 0x00000080
#define HWIO_ADC0_VF_ADC0_VF_VF8_SHFT 8
#define HWIO_ADC0_VF_ADC0_VF_VF8_MASK 0x00000100
#define HWIO_ADC0_VF_ADC0_VF_VF9_SHFT 9
#define HWIO_ADC0_VF_ADC0_VF_VF9_MASK 0x00000200
#define HWIO_ADC0_VF_ADC0_VF_VF10_SHFT 10
#define HWIO_ADC0_VF_ADC0_VF_VF10_MASK 0x00000400
#define HWIO_ADC0_VF_ADC0_VF_VF11_SHFT 11
#define HWIO_ADC0_VF_ADC0_VF_VF11_MASK 0x00000800
#define HWIO_ADC0_VF_ADC0_VF_VF12_SHFT 12
#define HWIO_ADC0_VF_ADC0_VF_VF12_MASK 0x00001000
#define HWIO_ADC0_VF_ADC0_VF_VF13_SHFT 13
#define HWIO_ADC0_VF_ADC0_VF_VF13_MASK 0x00002000
#define HWIO_ADC0_VF_ADC0_VF_VF14_SHFT 14
#define HWIO_ADC0_VF_ADC0_VF_VF14_MASK 0x00004000
#define HWIO_ADC0_VF_ADC0_VF_VF15_SHFT 15
#define HWIO_ADC0_VF_ADC0_VF_VF15_MASK 0x00008000


//--------

#define HWIO_ADC1_VF_ADDR  0xF0003BA4  
#define HWIO_ADC1_VF_ADC1_VF_VF0_SHFT 0
#define HWIO_ADC1_VF_ADC1_VF_VF0_MASK 0x00000001
#define HWIO_ADC1_VF_ADC1_VF_VF1_SHFT 1
#define HWIO_ADC1_VF_ADC1_VF_VF1_MASK 0x00000002
#define HWIO_ADC1_VF_ADC1_VF_VF2_SHFT 2
#define HWIO_ADC1_VF_ADC1_VF_VF2_MASK 0x00000004
#define HWIO_ADC1_VF_ADC1_VF_VF3_SHFT 3
#define HWIO_ADC1_VF_ADC1_VF_VF3_MASK 0x00000008
#define HWIO_ADC1_VF_ADC1_VF_VF4_SHFT 4
#define HWIO_ADC1_VF_ADC1_VF_VF4_MASK 0x00000010
#define HWIO_ADC1_VF_ADC1_VF_VF5_SHFT 5
#define HWIO_ADC1_VF_ADC1_VF_VF5_MASK 0x00000020
#define HWIO_ADC1_VF_ADC1_VF_VF6_SHFT 6
#define HWIO_ADC1_VF_ADC1_VF_VF6_MASK 0x00000040
#define HWIO_ADC1_VF_ADC1_VF_VF7_SHFT 7
#define HWIO_ADC1_VF_ADC1_VF_VF7_MASK 0x00000080
#define HWIO_ADC1_VF_ADC1_VF_VF8_SHFT 8
#define HWIO_ADC1_VF_ADC1_VF_VF8_MASK 0x00000100
#define HWIO_ADC1_VF_ADC1_VF_VF9_SHFT 9
#define HWIO_ADC1_VF_ADC1_VF_VF9_MASK 0x00000200
#define HWIO_ADC1_VF_ADC1_VF_VF10_SHFT 10
#define HWIO_ADC1_VF_ADC1_VF_VF10_MASK 0x00000400
#define HWIO_ADC1_VF_ADC1_VF_VF11_SHFT 11
#define HWIO_ADC1_VF_ADC1_VF_VF11_MASK 0x00000800
#define HWIO_ADC1_VF_ADC1_VF_VF12_SHFT 12
#define HWIO_ADC1_VF_ADC1_VF_VF12_MASK 0x00001000
#define HWIO_ADC1_VF_ADC1_VF_VF13_SHFT 13
#define HWIO_ADC1_VF_ADC1_VF_VF13_MASK 0x00002000
#define HWIO_ADC1_VF_ADC1_VF_VF14_SHFT 14
#define HWIO_ADC1_VF_ADC1_VF_VF14_MASK 0x00004000
#define HWIO_ADC1_VF_ADC1_VF_VF15_SHFT 15
#define HWIO_ADC1_VF_ADC1_VF_VF15_MASK 0x00008000


//--------

#define HWIO_ADC2_VF_ADDR  0xF0003BA8  
#define HWIO_ADC2_VF_ADC2_VF_VF0_SHFT 0
#define HWIO_ADC2_VF_ADC2_VF_VF0_MASK 0x00000001
#define HWIO_ADC2_VF_ADC2_VF_VF1_SHFT 1
#define HWIO_ADC2_VF_ADC2_VF_VF1_MASK 0x00000002
#define HWIO_ADC2_VF_ADC2_VF_VF2_SHFT 2
#define HWIO_ADC2_VF_ADC2_VF_VF2_MASK 0x00000004
#define HWIO_ADC2_VF_ADC2_VF_VF3_SHFT 3
#define HWIO_ADC2_VF_ADC2_VF_VF3_MASK 0x00000008
#define HWIO_ADC2_VF_ADC2_VF_VF4_SHFT 4
#define HWIO_ADC2_VF_ADC2_VF_VF4_MASK 0x00000010
#define HWIO_ADC2_VF_ADC2_VF_VF5_SHFT 5
#define HWIO_ADC2_VF_ADC2_VF_VF5_MASK 0x00000020
#define HWIO_ADC2_VF_ADC2_VF_VF6_SHFT 6
#define HWIO_ADC2_VF_ADC2_VF_VF6_MASK 0x00000040
#define HWIO_ADC2_VF_ADC2_VF_VF7_SHFT 7
#define HWIO_ADC2_VF_ADC2_VF_VF7_MASK 0x00000080
#define HWIO_ADC2_VF_ADC2_VF_VF8_SHFT 8
#define HWIO_ADC2_VF_ADC2_VF_VF8_MASK 0x00000100
#define HWIO_ADC2_VF_ADC2_VF_VF9_SHFT 9
#define HWIO_ADC2_VF_ADC2_VF_VF9_MASK 0x00000200
#define HWIO_ADC2_VF_ADC2_VF_VF10_SHFT 10
#define HWIO_ADC2_VF_ADC2_VF_VF10_MASK 0x00000400
#define HWIO_ADC2_VF_ADC2_VF_VF11_SHFT 11
#define HWIO_ADC2_VF_ADC2_VF_VF11_MASK 0x00000800
#define HWIO_ADC2_VF_ADC2_VF_VF12_SHFT 12
#define HWIO_ADC2_VF_ADC2_VF_VF12_MASK 0x00001000
#define HWIO_ADC2_VF_ADC2_VF_VF13_SHFT 13
#define HWIO_ADC2_VF_ADC2_VF_VF13_MASK 0x00002000
#define HWIO_ADC2_VF_ADC2_VF_VF14_SHFT 14
#define HWIO_ADC2_VF_ADC2_VF_VF14_MASK 0x00004000
#define HWIO_ADC2_VF_ADC2_VF_VF15_SHFT 15
#define HWIO_ADC2_VF_ADC2_VF_VF15_MASK 0x00008000


//--------

#define HWIO_ADC3_VF_ADDR  0xF0003BAC  
#define HWIO_ADC3_VF_ADC3_VF_VF0_SHFT 0
#define HWIO_ADC3_VF_ADC3_VF_VF0_MASK 0x00000001
#define HWIO_ADC3_VF_ADC3_VF_VF1_SHFT 1
#define HWIO_ADC3_VF_ADC3_VF_VF1_MASK 0x00000002
#define HWIO_ADC3_VF_ADC3_VF_VF2_SHFT 2
#define HWIO_ADC3_VF_ADC3_VF_VF2_MASK 0x00000004
#define HWIO_ADC3_VF_ADC3_VF_VF3_SHFT 3
#define HWIO_ADC3_VF_ADC3_VF_VF3_MASK 0x00000008
#define HWIO_ADC3_VF_ADC3_VF_VF4_SHFT 4
#define HWIO_ADC3_VF_ADC3_VF_VF4_MASK 0x00000010
#define HWIO_ADC3_VF_ADC3_VF_VF5_SHFT 5
#define HWIO_ADC3_VF_ADC3_VF_VF5_MASK 0x00000020
#define HWIO_ADC3_VF_ADC3_VF_VF6_SHFT 6
#define HWIO_ADC3_VF_ADC3_VF_VF6_MASK 0x00000040
#define HWIO_ADC3_VF_ADC3_VF_VF7_SHFT 7
#define HWIO_ADC3_VF_ADC3_VF_VF7_MASK 0x00000080
#define HWIO_ADC3_VF_ADC3_VF_VF8_SHFT 8
#define HWIO_ADC3_VF_ADC3_VF_VF8_MASK 0x00000100
#define HWIO_ADC3_VF_ADC3_VF_VF9_SHFT 9
#define HWIO_ADC3_VF_ADC3_VF_VF9_MASK 0x00000200
#define HWIO_ADC3_VF_ADC3_VF_VF10_SHFT 10
#define HWIO_ADC3_VF_ADC3_VF_VF10_MASK 0x00000400
#define HWIO_ADC3_VF_ADC3_VF_VF11_SHFT 11
#define HWIO_ADC3_VF_ADC3_VF_VF11_MASK 0x00000800
#define HWIO_ADC3_VF_ADC3_VF_VF12_SHFT 12
#define HWIO_ADC3_VF_ADC3_VF_VF12_MASK 0x00001000
#define HWIO_ADC3_VF_ADC3_VF_VF13_SHFT 13
#define HWIO_ADC3_VF_ADC3_VF_VF13_MASK 0x00002000
#define HWIO_ADC3_VF_ADC3_VF_VF14_SHFT 14
#define HWIO_ADC3_VF_ADC3_VF_VF14_MASK 0x00004000
#define HWIO_ADC3_VF_ADC3_VF_VF15_SHFT 15
#define HWIO_ADC3_VF_ADC3_VF_VF15_MASK 0x00008000


//--------

#define HWIO_ADC0_CHCTL0_ADDR  0xF0003BD0  
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_BNDSELL_SHFT 2
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_BNDSELL_MASK 0x0000000c
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_BNDSELU_SHFT 4
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_BNDSELU_MASK 0x00000030
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_CHEVMOD_SHFT 6
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_SYNC_SHFT 8
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_SYNC_MASK 0x00000100
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_REFSEL_SHFT 9
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_REFSEL_MASK 0x00000200
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_BNDSELX_SHFT 10
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_BNDSELX_MASK 0x00003c00
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_RESREG_SHFT 14
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_RESREG_MASK 0x0003c000
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_RESTGT_SHFT 18
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_RESTGT_MASK 0x00040000
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_RESPOS_SHFT 19
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_RESPOS_MASK 0x00080000
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_SAMPTIME_SHFT 20
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_ESAMPTIME_SHFT 24
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_PERCCH_SHFT 28
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_PERCCH_MASK 0x30000000
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_PERCEN_SHFT 30
#define HWIO_ADC0_CHCTL0_ADC0_CHCTL0_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC0_CHCTL1_ADDR  0xF0003BD4  
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_BNDSELL_SHFT 2
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_BNDSELL_MASK 0x0000000c
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_BNDSELU_SHFT 4
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_BNDSELU_MASK 0x00000030
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_CHEVMOD_SHFT 6
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_SYNC_SHFT 8
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_SYNC_MASK 0x00000100
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_REFSEL_SHFT 9
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_REFSEL_MASK 0x00000200
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_BNDSELX_SHFT 10
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_BNDSELX_MASK 0x00003c00
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_RESREG_SHFT 14
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_RESREG_MASK 0x0003c000
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_RESTGT_SHFT 18
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_RESTGT_MASK 0x00040000
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_RESPOS_SHFT 19
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_RESPOS_MASK 0x00080000
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_SAMPTIME_SHFT 20
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_ESAMPTIME_SHFT 24
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_PERCCH_SHFT 28
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_PERCCH_MASK 0x30000000
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_PERCEN_SHFT 30
#define HWIO_ADC0_CHCTL1_ADC0_CHCTL1_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC0_CHCTL2_ADDR  0xF0003BD8  
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_BNDSELL_SHFT 2
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_BNDSELL_MASK 0x0000000c
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_BNDSELU_SHFT 4
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_BNDSELU_MASK 0x00000030
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_CHEVMOD_SHFT 6
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_SYNC_SHFT 8
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_SYNC_MASK 0x00000100
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_REFSEL_SHFT 9
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_REFSEL_MASK 0x00000200
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_BNDSELX_SHFT 10
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_BNDSELX_MASK 0x00003c00
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_RESREG_SHFT 14
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_RESREG_MASK 0x0003c000
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_RESTGT_SHFT 18
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_RESTGT_MASK 0x00040000
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_RESPOS_SHFT 19
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_RESPOS_MASK 0x00080000
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_SAMPTIME_SHFT 20
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_ESAMPTIME_SHFT 24
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_PERCCH_SHFT 28
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_PERCCH_MASK 0x30000000
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_PERCEN_SHFT 30
#define HWIO_ADC0_CHCTL2_ADC0_CHCTL2_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC0_CHCTL3_ADDR  0xF0003BDC  
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_BNDSELL_SHFT 2
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_BNDSELL_MASK 0x0000000c
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_BNDSELU_SHFT 4
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_BNDSELU_MASK 0x00000030
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_CHEVMOD_SHFT 6
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_SYNC_SHFT 8
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_SYNC_MASK 0x00000100
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_REFSEL_SHFT 9
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_REFSEL_MASK 0x00000200
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_BNDSELX_SHFT 10
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_BNDSELX_MASK 0x00003c00
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_RESREG_SHFT 14
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_RESREG_MASK 0x0003c000
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_RESTGT_SHFT 18
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_RESTGT_MASK 0x00040000
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_RESPOS_SHFT 19
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_RESPOS_MASK 0x00080000
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_SAMPTIME_SHFT 20
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_ESAMPTIME_SHFT 24
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_PERCCH_SHFT 28
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_PERCCH_MASK 0x30000000
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_PERCEN_SHFT 30
#define HWIO_ADC0_CHCTL3_ADC0_CHCTL3_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC0_CHCTL4_ADDR  0xF0003BE0  
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_BNDSELL_SHFT 2
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_BNDSELL_MASK 0x0000000c
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_BNDSELU_SHFT 4
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_BNDSELU_MASK 0x00000030
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_CHEVMOD_SHFT 6
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_SYNC_SHFT 8
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_SYNC_MASK 0x00000100
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_REFSEL_SHFT 9
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_REFSEL_MASK 0x00000200
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_BNDSELX_SHFT 10
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_BNDSELX_MASK 0x00003c00
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_RESREG_SHFT 14
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_RESREG_MASK 0x0003c000
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_RESTGT_SHFT 18
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_RESTGT_MASK 0x00040000
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_RESPOS_SHFT 19
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_RESPOS_MASK 0x00080000
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_SAMPTIME_SHFT 20
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_ESAMPTIME_SHFT 24
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_PERCCH_SHFT 28
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_PERCCH_MASK 0x30000000
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_PERCEN_SHFT 30
#define HWIO_ADC0_CHCTL4_ADC0_CHCTL4_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC0_CHCTL5_ADDR  0xF0003BE4  
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_BNDSELL_SHFT 2
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_BNDSELL_MASK 0x0000000c
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_BNDSELU_SHFT 4
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_BNDSELU_MASK 0x00000030
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_CHEVMOD_SHFT 6
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_SYNC_SHFT 8
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_SYNC_MASK 0x00000100
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_REFSEL_SHFT 9
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_REFSEL_MASK 0x00000200
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_BNDSELX_SHFT 10
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_BNDSELX_MASK 0x00003c00
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_RESREG_SHFT 14
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_RESREG_MASK 0x0003c000
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_RESTGT_SHFT 18
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_RESTGT_MASK 0x00040000
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_RESPOS_SHFT 19
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_RESPOS_MASK 0x00080000
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_SAMPTIME_SHFT 20
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_ESAMPTIME_SHFT 24
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_PERCCH_SHFT 28
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_PERCCH_MASK 0x30000000
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_PERCEN_SHFT 30
#define HWIO_ADC0_CHCTL5_ADC0_CHCTL5_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC0_CHCTL6_ADDR  0xF0003BE8  
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_BNDSELL_SHFT 2
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_BNDSELL_MASK 0x0000000c
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_BNDSELU_SHFT 4
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_BNDSELU_MASK 0x00000030
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_CHEVMOD_SHFT 6
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_SYNC_SHFT 8
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_SYNC_MASK 0x00000100
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_REFSEL_SHFT 9
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_REFSEL_MASK 0x00000200
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_BNDSELX_SHFT 10
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_BNDSELX_MASK 0x00003c00
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_RESREG_SHFT 14
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_RESREG_MASK 0x0003c000
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_RESTGT_SHFT 18
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_RESTGT_MASK 0x00040000
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_RESPOS_SHFT 19
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_RESPOS_MASK 0x00080000
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_SAMPTIME_SHFT 20
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_ESAMPTIME_SHFT 24
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_PERCCH_SHFT 28
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_PERCCH_MASK 0x30000000
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_PERCEN_SHFT 30
#define HWIO_ADC0_CHCTL6_ADC0_CHCTL6_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC0_CHCTL7_ADDR  0xF0003BEC  
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_BNDSELL_SHFT 2
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_BNDSELL_MASK 0x0000000c
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_BNDSELU_SHFT 4
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_BNDSELU_MASK 0x00000030
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_CHEVMOD_SHFT 6
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_SYNC_SHFT 8
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_SYNC_MASK 0x00000100
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_REFSEL_SHFT 9
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_REFSEL_MASK 0x00000200
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_BNDSELX_SHFT 10
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_BNDSELX_MASK 0x00003c00
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_RESREG_SHFT 14
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_RESREG_MASK 0x0003c000
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_RESTGT_SHFT 18
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_RESTGT_MASK 0x00040000
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_RESPOS_SHFT 19
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_RESPOS_MASK 0x00080000
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_SAMPTIME_SHFT 20
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_ESAMPTIME_SHFT 24
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_PERCCH_SHFT 28
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_PERCCH_MASK 0x30000000
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_PERCEN_SHFT 30
#define HWIO_ADC0_CHCTL7_ADC0_CHCTL7_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC0_CHCTL8_ADDR  0xF0003BF0  
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_BNDSELL_SHFT 2
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_BNDSELL_MASK 0x0000000c
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_BNDSELU_SHFT 4
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_BNDSELU_MASK 0x00000030
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_CHEVMOD_SHFT 6
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_SYNC_SHFT 8
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_SYNC_MASK 0x00000100
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_REFSEL_SHFT 9
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_REFSEL_MASK 0x00000200
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_BNDSELX_SHFT 10
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_BNDSELX_MASK 0x00003c00
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_RESREG_SHFT 14
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_RESREG_MASK 0x0003c000
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_RESTGT_SHFT 18
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_RESTGT_MASK 0x00040000
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_RESPOS_SHFT 19
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_RESPOS_MASK 0x00080000
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_SAMPTIME_SHFT 20
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_ESAMPTIME_SHFT 24
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_PERCCH_SHFT 28
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_PERCCH_MASK 0x30000000
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_PERCEN_SHFT 30
#define HWIO_ADC0_CHCTL8_ADC0_CHCTL8_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC0_CHCTL9_ADDR  0xF0003BF4  
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_BNDSELL_SHFT 2
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_BNDSELL_MASK 0x0000000c
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_BNDSELU_SHFT 4
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_BNDSELU_MASK 0x00000030
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_CHEVMOD_SHFT 6
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_SYNC_SHFT 8
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_SYNC_MASK 0x00000100
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_REFSEL_SHFT 9
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_REFSEL_MASK 0x00000200
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_BNDSELX_SHFT 10
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_BNDSELX_MASK 0x00003c00
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_RESREG_SHFT 14
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_RESREG_MASK 0x0003c000
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_RESTGT_SHFT 18
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_RESTGT_MASK 0x00040000
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_RESPOS_SHFT 19
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_RESPOS_MASK 0x00080000
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_SAMPTIME_SHFT 20
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_ESAMPTIME_SHFT 24
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_PERCCH_SHFT 28
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_PERCCH_MASK 0x30000000
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_PERCEN_SHFT 30
#define HWIO_ADC0_CHCTL9_ADC0_CHCTL9_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC0_CHCTL10_ADDR  0xF0003BF8  
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_BNDSELL_SHFT 2
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_BNDSELL_MASK 0x0000000c
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_BNDSELU_SHFT 4
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_BNDSELU_MASK 0x00000030
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_CHEVMOD_SHFT 6
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_SYNC_SHFT 8
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_SYNC_MASK 0x00000100
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_REFSEL_SHFT 9
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_REFSEL_MASK 0x00000200
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_BNDSELX_SHFT 10
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_BNDSELX_MASK 0x00003c00
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_RESREG_SHFT 14
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_RESREG_MASK 0x0003c000
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_RESTGT_SHFT 18
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_RESTGT_MASK 0x00040000
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_RESPOS_SHFT 19
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_RESPOS_MASK 0x00080000
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_SAMPTIME_SHFT 20
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_ESAMPTIME_SHFT 24
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_PERCCH_SHFT 28
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_PERCCH_MASK 0x30000000
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_PERCEN_SHFT 30
#define HWIO_ADC0_CHCTL10_ADC0_CHCTL10_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC0_CHCTL11_ADDR  0xF0003BFC  
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_BNDSELL_SHFT 2
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_BNDSELL_MASK 0x0000000c
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_BNDSELU_SHFT 4
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_BNDSELU_MASK 0x00000030
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_CHEVMOD_SHFT 6
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_SYNC_SHFT 8
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_SYNC_MASK 0x00000100
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_REFSEL_SHFT 9
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_REFSEL_MASK 0x00000200
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_BNDSELX_SHFT 10
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_BNDSELX_MASK 0x00003c00
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_RESREG_SHFT 14
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_RESREG_MASK 0x0003c000
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_RESTGT_SHFT 18
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_RESTGT_MASK 0x00040000
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_RESPOS_SHFT 19
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_RESPOS_MASK 0x00080000
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_SAMPTIME_SHFT 20
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_ESAMPTIME_SHFT 24
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_PERCCH_SHFT 28
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_PERCCH_MASK 0x30000000
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_PERCEN_SHFT 30
#define HWIO_ADC0_CHCTL11_ADC0_CHCTL11_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC0_CHCTL12_ADDR  0xF0003C00  
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_BNDSELL_SHFT 2
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_BNDSELL_MASK 0x0000000c
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_BNDSELU_SHFT 4
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_BNDSELU_MASK 0x00000030
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_CHEVMOD_SHFT 6
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_SYNC_SHFT 8
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_SYNC_MASK 0x00000100
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_REFSEL_SHFT 9
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_REFSEL_MASK 0x00000200
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_BNDSELX_SHFT 10
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_BNDSELX_MASK 0x00003c00
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_RESREG_SHFT 14
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_RESREG_MASK 0x0003c000
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_RESTGT_SHFT 18
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_RESTGT_MASK 0x00040000
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_RESPOS_SHFT 19
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_RESPOS_MASK 0x00080000
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_SAMPTIME_SHFT 20
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_ESAMPTIME_SHFT 24
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_PERCCH_SHFT 28
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_PERCCH_MASK 0x30000000
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_PERCEN_SHFT 30
#define HWIO_ADC0_CHCTL12_ADC0_CHCTL12_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC0_CHCTL13_ADDR  0xF0003C04  
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_BNDSELL_SHFT 2
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_BNDSELL_MASK 0x0000000c
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_BNDSELU_SHFT 4
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_BNDSELU_MASK 0x00000030
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_CHEVMOD_SHFT 6
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_SYNC_SHFT 8
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_SYNC_MASK 0x00000100
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_REFSEL_SHFT 9
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_REFSEL_MASK 0x00000200
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_BNDSELX_SHFT 10
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_BNDSELX_MASK 0x00003c00
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_RESREG_SHFT 14
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_RESREG_MASK 0x0003c000
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_RESTGT_SHFT 18
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_RESTGT_MASK 0x00040000
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_RESPOS_SHFT 19
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_RESPOS_MASK 0x00080000
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_SAMPTIME_SHFT 20
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_ESAMPTIME_SHFT 24
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_PERCCH_SHFT 28
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_PERCCH_MASK 0x30000000
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_PERCEN_SHFT 30
#define HWIO_ADC0_CHCTL13_ADC0_CHCTL13_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC0_CHCTL14_ADDR  0xF0003C08  
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_BNDSELL_SHFT 2
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_BNDSELL_MASK 0x0000000c
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_BNDSELU_SHFT 4
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_BNDSELU_MASK 0x00000030
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_CHEVMOD_SHFT 6
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_SYNC_SHFT 8
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_SYNC_MASK 0x00000100
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_REFSEL_SHFT 9
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_REFSEL_MASK 0x00000200
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_BNDSELX_SHFT 10
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_BNDSELX_MASK 0x00003c00
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_RESREG_SHFT 14
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_RESREG_MASK 0x0003c000
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_RESTGT_SHFT 18
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_RESTGT_MASK 0x00040000
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_RESPOS_SHFT 19
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_RESPOS_MASK 0x00080000
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_SAMPTIME_SHFT 20
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_ESAMPTIME_SHFT 24
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_PERCCH_SHFT 28
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_PERCCH_MASK 0x30000000
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_PERCEN_SHFT 30
#define HWIO_ADC0_CHCTL14_ADC0_CHCTL14_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC0_CHCTL15_ADDR  0xF0003C0C  
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_BNDSELL_SHFT 2
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_BNDSELL_MASK 0x0000000c
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_BNDSELU_SHFT 4
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_BNDSELU_MASK 0x00000030
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_CHEVMOD_SHFT 6
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_SYNC_SHFT 8
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_SYNC_MASK 0x00000100
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_REFSEL_SHFT 9
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_REFSEL_MASK 0x00000200
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_BNDSELX_SHFT 10
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_BNDSELX_MASK 0x00003c00
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_RESREG_SHFT 14
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_RESREG_MASK 0x0003c000
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_RESTGT_SHFT 18
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_RESTGT_MASK 0x00040000
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_RESPOS_SHFT 19
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_RESPOS_MASK 0x00080000
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_SAMPTIME_SHFT 20
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_ESAMPTIME_SHFT 24
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_PERCCH_SHFT 28
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_PERCCH_MASK 0x30000000
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_PERCEN_SHFT 30
#define HWIO_ADC0_CHCTL15_ADC0_CHCTL15_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC1_CHCTL0_ADDR  0xF0003C10  
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_BNDSELL_SHFT 2
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_BNDSELL_MASK 0x0000000c
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_BNDSELU_SHFT 4
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_BNDSELU_MASK 0x00000030
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_CHEVMOD_SHFT 6
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_SYNC_SHFT 8
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_SYNC_MASK 0x00000100
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_REFSEL_SHFT 9
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_REFSEL_MASK 0x00000200
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_BNDSELX_SHFT 10
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_BNDSELX_MASK 0x00003c00
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_RESREG_SHFT 14
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_RESREG_MASK 0x0003c000
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_RESTGT_SHFT 18
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_RESTGT_MASK 0x00040000
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_RESPOS_SHFT 19
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_RESPOS_MASK 0x00080000
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_SAMPTIME_SHFT 20
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_ESAMPTIME_SHFT 24
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_PERCCH_SHFT 28
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_PERCCH_MASK 0x30000000
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_PERCEN_SHFT 30
#define HWIO_ADC1_CHCTL0_ADC1_CHCTL0_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC1_CHCTL1_ADDR  0xF0003C14  
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_BNDSELL_SHFT 2
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_BNDSELL_MASK 0x0000000c
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_BNDSELU_SHFT 4
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_BNDSELU_MASK 0x00000030
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_CHEVMOD_SHFT 6
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_SYNC_SHFT 8
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_SYNC_MASK 0x00000100
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_REFSEL_SHFT 9
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_REFSEL_MASK 0x00000200
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_BNDSELX_SHFT 10
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_BNDSELX_MASK 0x00003c00
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_RESREG_SHFT 14
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_RESREG_MASK 0x0003c000
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_RESTGT_SHFT 18
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_RESTGT_MASK 0x00040000
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_RESPOS_SHFT 19
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_RESPOS_MASK 0x00080000
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_SAMPTIME_SHFT 20
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_ESAMPTIME_SHFT 24
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_PERCCH_SHFT 28
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_PERCCH_MASK 0x30000000
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_PERCEN_SHFT 30
#define HWIO_ADC1_CHCTL1_ADC1_CHCTL1_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC1_CHCTL2_ADDR  0xF0003C18  
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_BNDSELL_SHFT 2
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_BNDSELL_MASK 0x0000000c
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_BNDSELU_SHFT 4
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_BNDSELU_MASK 0x00000030
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_CHEVMOD_SHFT 6
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_SYNC_SHFT 8
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_SYNC_MASK 0x00000100
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_REFSEL_SHFT 9
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_REFSEL_MASK 0x00000200
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_BNDSELX_SHFT 10
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_BNDSELX_MASK 0x00003c00
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_RESREG_SHFT 14
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_RESREG_MASK 0x0003c000
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_RESTGT_SHFT 18
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_RESTGT_MASK 0x00040000
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_RESPOS_SHFT 19
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_RESPOS_MASK 0x00080000
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_SAMPTIME_SHFT 20
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_ESAMPTIME_SHFT 24
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_PERCCH_SHFT 28
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_PERCCH_MASK 0x30000000
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_PERCEN_SHFT 30
#define HWIO_ADC1_CHCTL2_ADC1_CHCTL2_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC1_CHCTL3_ADDR  0xF0003C1C  
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_BNDSELL_SHFT 2
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_BNDSELL_MASK 0x0000000c
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_BNDSELU_SHFT 4
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_BNDSELU_MASK 0x00000030
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_CHEVMOD_SHFT 6
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_SYNC_SHFT 8
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_SYNC_MASK 0x00000100
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_REFSEL_SHFT 9
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_REFSEL_MASK 0x00000200
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_BNDSELX_SHFT 10
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_BNDSELX_MASK 0x00003c00
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_RESREG_SHFT 14
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_RESREG_MASK 0x0003c000
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_RESTGT_SHFT 18
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_RESTGT_MASK 0x00040000
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_RESPOS_SHFT 19
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_RESPOS_MASK 0x00080000
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_SAMPTIME_SHFT 20
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_ESAMPTIME_SHFT 24
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_PERCCH_SHFT 28
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_PERCCH_MASK 0x30000000
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_PERCEN_SHFT 30
#define HWIO_ADC1_CHCTL3_ADC1_CHCTL3_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC1_CHCTL4_ADDR  0xF0003C20  
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_BNDSELL_SHFT 2
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_BNDSELL_MASK 0x0000000c
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_BNDSELU_SHFT 4
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_BNDSELU_MASK 0x00000030
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_CHEVMOD_SHFT 6
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_SYNC_SHFT 8
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_SYNC_MASK 0x00000100
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_REFSEL_SHFT 9
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_REFSEL_MASK 0x00000200
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_BNDSELX_SHFT 10
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_BNDSELX_MASK 0x00003c00
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_RESREG_SHFT 14
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_RESREG_MASK 0x0003c000
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_RESTGT_SHFT 18
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_RESTGT_MASK 0x00040000
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_RESPOS_SHFT 19
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_RESPOS_MASK 0x00080000
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_SAMPTIME_SHFT 20
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_ESAMPTIME_SHFT 24
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_PERCCH_SHFT 28
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_PERCCH_MASK 0x30000000
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_PERCEN_SHFT 30
#define HWIO_ADC1_CHCTL4_ADC1_CHCTL4_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC1_CHCTL5_ADDR  0xF0003C24  
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_BNDSELL_SHFT 2
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_BNDSELL_MASK 0x0000000c
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_BNDSELU_SHFT 4
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_BNDSELU_MASK 0x00000030
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_CHEVMOD_SHFT 6
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_SYNC_SHFT 8
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_SYNC_MASK 0x00000100
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_REFSEL_SHFT 9
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_REFSEL_MASK 0x00000200
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_BNDSELX_SHFT 10
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_BNDSELX_MASK 0x00003c00
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_RESREG_SHFT 14
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_RESREG_MASK 0x0003c000
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_RESTGT_SHFT 18
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_RESTGT_MASK 0x00040000
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_RESPOS_SHFT 19
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_RESPOS_MASK 0x00080000
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_SAMPTIME_SHFT 20
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_ESAMPTIME_SHFT 24
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_PERCCH_SHFT 28
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_PERCCH_MASK 0x30000000
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_PERCEN_SHFT 30
#define HWIO_ADC1_CHCTL5_ADC1_CHCTL5_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC1_CHCTL6_ADDR  0xF0003C28  
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_BNDSELL_SHFT 2
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_BNDSELL_MASK 0x0000000c
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_BNDSELU_SHFT 4
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_BNDSELU_MASK 0x00000030
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_CHEVMOD_SHFT 6
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_SYNC_SHFT 8
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_SYNC_MASK 0x00000100
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_REFSEL_SHFT 9
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_REFSEL_MASK 0x00000200
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_BNDSELX_SHFT 10
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_BNDSELX_MASK 0x00003c00
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_RESREG_SHFT 14
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_RESREG_MASK 0x0003c000
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_RESTGT_SHFT 18
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_RESTGT_MASK 0x00040000
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_RESPOS_SHFT 19
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_RESPOS_MASK 0x00080000
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_SAMPTIME_SHFT 20
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_ESAMPTIME_SHFT 24
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_PERCCH_SHFT 28
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_PERCCH_MASK 0x30000000
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_PERCEN_SHFT 30
#define HWIO_ADC1_CHCTL6_ADC1_CHCTL6_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC1_CHCTL7_ADDR  0xF0003C2C  
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_BNDSELL_SHFT 2
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_BNDSELL_MASK 0x0000000c
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_BNDSELU_SHFT 4
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_BNDSELU_MASK 0x00000030
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_CHEVMOD_SHFT 6
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_SYNC_SHFT 8
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_SYNC_MASK 0x00000100
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_REFSEL_SHFT 9
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_REFSEL_MASK 0x00000200
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_BNDSELX_SHFT 10
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_BNDSELX_MASK 0x00003c00
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_RESREG_SHFT 14
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_RESREG_MASK 0x0003c000
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_RESTGT_SHFT 18
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_RESTGT_MASK 0x00040000
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_RESPOS_SHFT 19
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_RESPOS_MASK 0x00080000
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_SAMPTIME_SHFT 20
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_ESAMPTIME_SHFT 24
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_PERCCH_SHFT 28
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_PERCCH_MASK 0x30000000
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_PERCEN_SHFT 30
#define HWIO_ADC1_CHCTL7_ADC1_CHCTL7_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC1_CHCTL8_ADDR  0xF0003C30  
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_BNDSELL_SHFT 2
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_BNDSELL_MASK 0x0000000c
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_BNDSELU_SHFT 4
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_BNDSELU_MASK 0x00000030
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_CHEVMOD_SHFT 6
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_SYNC_SHFT 8
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_SYNC_MASK 0x00000100
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_REFSEL_SHFT 9
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_REFSEL_MASK 0x00000200
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_BNDSELX_SHFT 10
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_BNDSELX_MASK 0x00003c00
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_RESREG_SHFT 14
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_RESREG_MASK 0x0003c000
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_RESTGT_SHFT 18
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_RESTGT_MASK 0x00040000
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_RESPOS_SHFT 19
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_RESPOS_MASK 0x00080000
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_SAMPTIME_SHFT 20
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_ESAMPTIME_SHFT 24
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_PERCCH_SHFT 28
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_PERCCH_MASK 0x30000000
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_PERCEN_SHFT 30
#define HWIO_ADC1_CHCTL8_ADC1_CHCTL8_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC1_CHCTL9_ADDR  0xF0003C34  
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_BNDSELL_SHFT 2
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_BNDSELL_MASK 0x0000000c
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_BNDSELU_SHFT 4
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_BNDSELU_MASK 0x00000030
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_CHEVMOD_SHFT 6
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_SYNC_SHFT 8
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_SYNC_MASK 0x00000100
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_REFSEL_SHFT 9
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_REFSEL_MASK 0x00000200
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_BNDSELX_SHFT 10
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_BNDSELX_MASK 0x00003c00
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_RESREG_SHFT 14
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_RESREG_MASK 0x0003c000
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_RESTGT_SHFT 18
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_RESTGT_MASK 0x00040000
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_RESPOS_SHFT 19
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_RESPOS_MASK 0x00080000
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_SAMPTIME_SHFT 20
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_ESAMPTIME_SHFT 24
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_PERCCH_SHFT 28
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_PERCCH_MASK 0x30000000
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_PERCEN_SHFT 30
#define HWIO_ADC1_CHCTL9_ADC1_CHCTL9_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC1_CHCTL10_ADDR  0xF0003C38  
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_BNDSELL_SHFT 2
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_BNDSELL_MASK 0x0000000c
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_BNDSELU_SHFT 4
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_BNDSELU_MASK 0x00000030
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_CHEVMOD_SHFT 6
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_SYNC_SHFT 8
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_SYNC_MASK 0x00000100
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_REFSEL_SHFT 9
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_REFSEL_MASK 0x00000200
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_BNDSELX_SHFT 10
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_BNDSELX_MASK 0x00003c00
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_RESREG_SHFT 14
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_RESREG_MASK 0x0003c000
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_RESTGT_SHFT 18
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_RESTGT_MASK 0x00040000
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_RESPOS_SHFT 19
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_RESPOS_MASK 0x00080000
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_SAMPTIME_SHFT 20
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_ESAMPTIME_SHFT 24
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_PERCCH_SHFT 28
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_PERCCH_MASK 0x30000000
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_PERCEN_SHFT 30
#define HWIO_ADC1_CHCTL10_ADC1_CHCTL10_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC1_CHCTL11_ADDR  0xF0003C3C  
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_BNDSELL_SHFT 2
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_BNDSELL_MASK 0x0000000c
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_BNDSELU_SHFT 4
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_BNDSELU_MASK 0x00000030
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_CHEVMOD_SHFT 6
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_SYNC_SHFT 8
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_SYNC_MASK 0x00000100
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_REFSEL_SHFT 9
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_REFSEL_MASK 0x00000200
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_BNDSELX_SHFT 10
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_BNDSELX_MASK 0x00003c00
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_RESREG_SHFT 14
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_RESREG_MASK 0x0003c000
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_RESTGT_SHFT 18
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_RESTGT_MASK 0x00040000
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_RESPOS_SHFT 19
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_RESPOS_MASK 0x00080000
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_SAMPTIME_SHFT 20
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_ESAMPTIME_SHFT 24
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_PERCCH_SHFT 28
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_PERCCH_MASK 0x30000000
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_PERCEN_SHFT 30
#define HWIO_ADC1_CHCTL11_ADC1_CHCTL11_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC1_CHCTL12_ADDR  0xF0003C40  
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_BNDSELL_SHFT 2
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_BNDSELL_MASK 0x0000000c
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_BNDSELU_SHFT 4
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_BNDSELU_MASK 0x00000030
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_CHEVMOD_SHFT 6
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_SYNC_SHFT 8
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_SYNC_MASK 0x00000100
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_REFSEL_SHFT 9
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_REFSEL_MASK 0x00000200
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_BNDSELX_SHFT 10
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_BNDSELX_MASK 0x00003c00
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_RESREG_SHFT 14
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_RESREG_MASK 0x0003c000
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_RESTGT_SHFT 18
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_RESTGT_MASK 0x00040000
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_RESPOS_SHFT 19
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_RESPOS_MASK 0x00080000
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_SAMPTIME_SHFT 20
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_ESAMPTIME_SHFT 24
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_PERCCH_SHFT 28
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_PERCCH_MASK 0x30000000
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_PERCEN_SHFT 30
#define HWIO_ADC1_CHCTL12_ADC1_CHCTL12_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC1_CHCTL13_ADDR  0xF0003C44  
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_BNDSELL_SHFT 2
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_BNDSELL_MASK 0x0000000c
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_BNDSELU_SHFT 4
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_BNDSELU_MASK 0x00000030
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_CHEVMOD_SHFT 6
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_SYNC_SHFT 8
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_SYNC_MASK 0x00000100
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_REFSEL_SHFT 9
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_REFSEL_MASK 0x00000200
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_BNDSELX_SHFT 10
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_BNDSELX_MASK 0x00003c00
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_RESREG_SHFT 14
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_RESREG_MASK 0x0003c000
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_RESTGT_SHFT 18
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_RESTGT_MASK 0x00040000
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_RESPOS_SHFT 19
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_RESPOS_MASK 0x00080000
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_SAMPTIME_SHFT 20
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_ESAMPTIME_SHFT 24
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_PERCCH_SHFT 28
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_PERCCH_MASK 0x30000000
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_PERCEN_SHFT 30
#define HWIO_ADC1_CHCTL13_ADC1_CHCTL13_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC1_CHCTL14_ADDR  0xF0003C48  
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_BNDSELL_SHFT 2
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_BNDSELL_MASK 0x0000000c
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_BNDSELU_SHFT 4
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_BNDSELU_MASK 0x00000030
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_CHEVMOD_SHFT 6
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_SYNC_SHFT 8
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_SYNC_MASK 0x00000100
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_REFSEL_SHFT 9
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_REFSEL_MASK 0x00000200
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_BNDSELX_SHFT 10
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_BNDSELX_MASK 0x00003c00
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_RESREG_SHFT 14
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_RESREG_MASK 0x0003c000
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_RESTGT_SHFT 18
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_RESTGT_MASK 0x00040000
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_RESPOS_SHFT 19
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_RESPOS_MASK 0x00080000
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_SAMPTIME_SHFT 20
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_ESAMPTIME_SHFT 24
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_PERCCH_SHFT 28
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_PERCCH_MASK 0x30000000
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_PERCEN_SHFT 30
#define HWIO_ADC1_CHCTL14_ADC1_CHCTL14_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC1_CHCTL15_ADDR  0xF0003C4C  
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_BNDSELL_SHFT 2
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_BNDSELL_MASK 0x0000000c
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_BNDSELU_SHFT 4
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_BNDSELU_MASK 0x00000030
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_CHEVMOD_SHFT 6
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_SYNC_SHFT 8
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_SYNC_MASK 0x00000100
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_REFSEL_SHFT 9
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_REFSEL_MASK 0x00000200
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_BNDSELX_SHFT 10
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_BNDSELX_MASK 0x00003c00
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_RESREG_SHFT 14
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_RESREG_MASK 0x0003c000
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_RESTGT_SHFT 18
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_RESTGT_MASK 0x00040000
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_RESPOS_SHFT 19
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_RESPOS_MASK 0x00080000
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_SAMPTIME_SHFT 20
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_ESAMPTIME_SHFT 24
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_PERCCH_SHFT 28
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_PERCCH_MASK 0x30000000
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_PERCEN_SHFT 30
#define HWIO_ADC1_CHCTL15_ADC1_CHCTL15_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC2_CHCTL0_ADDR  0xF0003C50  
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_BNDSELL_SHFT 2
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_BNDSELL_MASK 0x0000000c
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_BNDSELU_SHFT 4
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_BNDSELU_MASK 0x00000030
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_CHEVMOD_SHFT 6
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_SYNC_SHFT 8
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_SYNC_MASK 0x00000100
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_REFSEL_SHFT 9
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_REFSEL_MASK 0x00000200
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_BNDSELX_SHFT 10
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_BNDSELX_MASK 0x00003c00
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_RESREG_SHFT 14
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_RESREG_MASK 0x0003c000
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_RESTGT_SHFT 18
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_RESTGT_MASK 0x00040000
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_RESPOS_SHFT 19
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_RESPOS_MASK 0x00080000
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_SAMPTIME_SHFT 20
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_ESAMPTIME_SHFT 24
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_PERCCH_SHFT 28
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_PERCCH_MASK 0x30000000
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_PERCEN_SHFT 30
#define HWIO_ADC2_CHCTL0_ADC2_CHCTL0_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC2_CHCTL1_ADDR  0xF0003C54  
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_BNDSELL_SHFT 2
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_BNDSELL_MASK 0x0000000c
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_BNDSELU_SHFT 4
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_BNDSELU_MASK 0x00000030
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_CHEVMOD_SHFT 6
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_SYNC_SHFT 8
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_SYNC_MASK 0x00000100
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_REFSEL_SHFT 9
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_REFSEL_MASK 0x00000200
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_BNDSELX_SHFT 10
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_BNDSELX_MASK 0x00003c00
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_RESREG_SHFT 14
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_RESREG_MASK 0x0003c000
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_RESTGT_SHFT 18
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_RESTGT_MASK 0x00040000
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_RESPOS_SHFT 19
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_RESPOS_MASK 0x00080000
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_SAMPTIME_SHFT 20
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_ESAMPTIME_SHFT 24
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_PERCCH_SHFT 28
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_PERCCH_MASK 0x30000000
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_PERCEN_SHFT 30
#define HWIO_ADC2_CHCTL1_ADC2_CHCTL1_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC2_CHCTL2_ADDR  0xF0003C58  
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_BNDSELL_SHFT 2
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_BNDSELL_MASK 0x0000000c
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_BNDSELU_SHFT 4
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_BNDSELU_MASK 0x00000030
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_CHEVMOD_SHFT 6
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_SYNC_SHFT 8
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_SYNC_MASK 0x00000100
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_REFSEL_SHFT 9
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_REFSEL_MASK 0x00000200
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_BNDSELX_SHFT 10
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_BNDSELX_MASK 0x00003c00
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_RESREG_SHFT 14
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_RESREG_MASK 0x0003c000
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_RESTGT_SHFT 18
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_RESTGT_MASK 0x00040000
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_RESPOS_SHFT 19
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_RESPOS_MASK 0x00080000
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_SAMPTIME_SHFT 20
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_ESAMPTIME_SHFT 24
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_PERCCH_SHFT 28
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_PERCCH_MASK 0x30000000
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_PERCEN_SHFT 30
#define HWIO_ADC2_CHCTL2_ADC2_CHCTL2_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC2_CHCTL3_ADDR  0xF0003C5C  
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_BNDSELL_SHFT 2
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_BNDSELL_MASK 0x0000000c
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_BNDSELU_SHFT 4
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_BNDSELU_MASK 0x00000030
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_CHEVMOD_SHFT 6
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_SYNC_SHFT 8
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_SYNC_MASK 0x00000100
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_REFSEL_SHFT 9
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_REFSEL_MASK 0x00000200
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_BNDSELX_SHFT 10
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_BNDSELX_MASK 0x00003c00
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_RESREG_SHFT 14
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_RESREG_MASK 0x0003c000
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_RESTGT_SHFT 18
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_RESTGT_MASK 0x00040000
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_RESPOS_SHFT 19
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_RESPOS_MASK 0x00080000
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_SAMPTIME_SHFT 20
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_ESAMPTIME_SHFT 24
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_PERCCH_SHFT 28
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_PERCCH_MASK 0x30000000
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_PERCEN_SHFT 30
#define HWIO_ADC2_CHCTL3_ADC2_CHCTL3_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC2_CHCTL4_ADDR  0xF0003C60  
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_BNDSELL_SHFT 2
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_BNDSELL_MASK 0x0000000c
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_BNDSELU_SHFT 4
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_BNDSELU_MASK 0x00000030
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_CHEVMOD_SHFT 6
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_SYNC_SHFT 8
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_SYNC_MASK 0x00000100
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_REFSEL_SHFT 9
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_REFSEL_MASK 0x00000200
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_BNDSELX_SHFT 10
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_BNDSELX_MASK 0x00003c00
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_RESREG_SHFT 14
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_RESREG_MASK 0x0003c000
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_RESTGT_SHFT 18
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_RESTGT_MASK 0x00040000
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_RESPOS_SHFT 19
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_RESPOS_MASK 0x00080000
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_SAMPTIME_SHFT 20
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_ESAMPTIME_SHFT 24
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_PERCCH_SHFT 28
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_PERCCH_MASK 0x30000000
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_PERCEN_SHFT 30
#define HWIO_ADC2_CHCTL4_ADC2_CHCTL4_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC2_CHCTL5_ADDR  0xF0003C64  
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_BNDSELL_SHFT 2
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_BNDSELL_MASK 0x0000000c
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_BNDSELU_SHFT 4
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_BNDSELU_MASK 0x00000030
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_CHEVMOD_SHFT 6
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_SYNC_SHFT 8
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_SYNC_MASK 0x00000100
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_REFSEL_SHFT 9
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_REFSEL_MASK 0x00000200
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_BNDSELX_SHFT 10
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_BNDSELX_MASK 0x00003c00
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_RESREG_SHFT 14
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_RESREG_MASK 0x0003c000
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_RESTGT_SHFT 18
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_RESTGT_MASK 0x00040000
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_RESPOS_SHFT 19
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_RESPOS_MASK 0x00080000
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_SAMPTIME_SHFT 20
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_ESAMPTIME_SHFT 24
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_PERCCH_SHFT 28
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_PERCCH_MASK 0x30000000
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_PERCEN_SHFT 30
#define HWIO_ADC2_CHCTL5_ADC2_CHCTL5_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC2_CHCTL6_ADDR  0xF0003C68  
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_BNDSELL_SHFT 2
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_BNDSELL_MASK 0x0000000c
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_BNDSELU_SHFT 4
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_BNDSELU_MASK 0x00000030
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_CHEVMOD_SHFT 6
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_SYNC_SHFT 8
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_SYNC_MASK 0x00000100
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_REFSEL_SHFT 9
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_REFSEL_MASK 0x00000200
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_BNDSELX_SHFT 10
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_BNDSELX_MASK 0x00003c00
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_RESREG_SHFT 14
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_RESREG_MASK 0x0003c000
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_RESTGT_SHFT 18
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_RESTGT_MASK 0x00040000
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_RESPOS_SHFT 19
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_RESPOS_MASK 0x00080000
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_SAMPTIME_SHFT 20
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_ESAMPTIME_SHFT 24
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_PERCCH_SHFT 28
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_PERCCH_MASK 0x30000000
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_PERCEN_SHFT 30
#define HWIO_ADC2_CHCTL6_ADC2_CHCTL6_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC2_CHCTL7_ADDR  0xF0003C6C  
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_BNDSELL_SHFT 2
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_BNDSELL_MASK 0x0000000c
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_BNDSELU_SHFT 4
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_BNDSELU_MASK 0x00000030
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_CHEVMOD_SHFT 6
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_SYNC_SHFT 8
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_SYNC_MASK 0x00000100
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_REFSEL_SHFT 9
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_REFSEL_MASK 0x00000200
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_BNDSELX_SHFT 10
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_BNDSELX_MASK 0x00003c00
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_RESREG_SHFT 14
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_RESREG_MASK 0x0003c000
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_RESTGT_SHFT 18
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_RESTGT_MASK 0x00040000
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_RESPOS_SHFT 19
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_RESPOS_MASK 0x00080000
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_SAMPTIME_SHFT 20
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_ESAMPTIME_SHFT 24
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_PERCCH_SHFT 28
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_PERCCH_MASK 0x30000000
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_PERCEN_SHFT 30
#define HWIO_ADC2_CHCTL7_ADC2_CHCTL7_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC2_CHCTL8_ADDR  0xF0003C70  
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_BNDSELL_SHFT 2
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_BNDSELL_MASK 0x0000000c
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_BNDSELU_SHFT 4
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_BNDSELU_MASK 0x00000030
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_CHEVMOD_SHFT 6
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_SYNC_SHFT 8
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_SYNC_MASK 0x00000100
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_REFSEL_SHFT 9
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_REFSEL_MASK 0x00000200
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_BNDSELX_SHFT 10
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_BNDSELX_MASK 0x00003c00
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_RESREG_SHFT 14
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_RESREG_MASK 0x0003c000
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_RESTGT_SHFT 18
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_RESTGT_MASK 0x00040000
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_RESPOS_SHFT 19
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_RESPOS_MASK 0x00080000
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_SAMPTIME_SHFT 20
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_ESAMPTIME_SHFT 24
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_PERCCH_SHFT 28
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_PERCCH_MASK 0x30000000
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_PERCEN_SHFT 30
#define HWIO_ADC2_CHCTL8_ADC2_CHCTL8_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC2_CHCTL9_ADDR  0xF0003C74  
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_BNDSELL_SHFT 2
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_BNDSELL_MASK 0x0000000c
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_BNDSELU_SHFT 4
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_BNDSELU_MASK 0x00000030
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_CHEVMOD_SHFT 6
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_SYNC_SHFT 8
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_SYNC_MASK 0x00000100
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_REFSEL_SHFT 9
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_REFSEL_MASK 0x00000200
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_BNDSELX_SHFT 10
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_BNDSELX_MASK 0x00003c00
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_RESREG_SHFT 14
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_RESREG_MASK 0x0003c000
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_RESTGT_SHFT 18
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_RESTGT_MASK 0x00040000
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_RESPOS_SHFT 19
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_RESPOS_MASK 0x00080000
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_SAMPTIME_SHFT 20
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_ESAMPTIME_SHFT 24
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_PERCCH_SHFT 28
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_PERCCH_MASK 0x30000000
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_PERCEN_SHFT 30
#define HWIO_ADC2_CHCTL9_ADC2_CHCTL9_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC2_CHCTL10_ADDR  0xF0003C78  
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_BNDSELL_SHFT 2
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_BNDSELL_MASK 0x0000000c
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_BNDSELU_SHFT 4
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_BNDSELU_MASK 0x00000030
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_CHEVMOD_SHFT 6
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_SYNC_SHFT 8
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_SYNC_MASK 0x00000100
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_REFSEL_SHFT 9
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_REFSEL_MASK 0x00000200
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_BNDSELX_SHFT 10
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_BNDSELX_MASK 0x00003c00
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_RESREG_SHFT 14
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_RESREG_MASK 0x0003c000
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_RESTGT_SHFT 18
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_RESTGT_MASK 0x00040000
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_RESPOS_SHFT 19
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_RESPOS_MASK 0x00080000
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_SAMPTIME_SHFT 20
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_ESAMPTIME_SHFT 24
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_PERCCH_SHFT 28
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_PERCCH_MASK 0x30000000
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_PERCEN_SHFT 30
#define HWIO_ADC2_CHCTL10_ADC2_CHCTL10_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC2_CHCTL11_ADDR  0xF0003C7C  
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_BNDSELL_SHFT 2
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_BNDSELL_MASK 0x0000000c
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_BNDSELU_SHFT 4
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_BNDSELU_MASK 0x00000030
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_CHEVMOD_SHFT 6
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_SYNC_SHFT 8
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_SYNC_MASK 0x00000100
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_REFSEL_SHFT 9
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_REFSEL_MASK 0x00000200
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_BNDSELX_SHFT 10
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_BNDSELX_MASK 0x00003c00
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_RESREG_SHFT 14
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_RESREG_MASK 0x0003c000
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_RESTGT_SHFT 18
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_RESTGT_MASK 0x00040000
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_RESPOS_SHFT 19
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_RESPOS_MASK 0x00080000
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_SAMPTIME_SHFT 20
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_ESAMPTIME_SHFT 24
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_PERCCH_SHFT 28
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_PERCCH_MASK 0x30000000
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_PERCEN_SHFT 30
#define HWIO_ADC2_CHCTL11_ADC2_CHCTL11_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC2_CHCTL12_ADDR  0xF0003C80  
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_BNDSELL_SHFT 2
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_BNDSELL_MASK 0x0000000c
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_BNDSELU_SHFT 4
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_BNDSELU_MASK 0x00000030
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_CHEVMOD_SHFT 6
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_SYNC_SHFT 8
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_SYNC_MASK 0x00000100
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_REFSEL_SHFT 9
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_REFSEL_MASK 0x00000200
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_BNDSELX_SHFT 10
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_BNDSELX_MASK 0x00003c00
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_RESREG_SHFT 14
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_RESREG_MASK 0x0003c000
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_RESTGT_SHFT 18
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_RESTGT_MASK 0x00040000
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_RESPOS_SHFT 19
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_RESPOS_MASK 0x00080000
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_SAMPTIME_SHFT 20
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_ESAMPTIME_SHFT 24
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_PERCCH_SHFT 28
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_PERCCH_MASK 0x30000000
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_PERCEN_SHFT 30
#define HWIO_ADC2_CHCTL12_ADC2_CHCTL12_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC2_CHCTL13_ADDR  0xF0003C84  
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_BNDSELL_SHFT 2
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_BNDSELL_MASK 0x0000000c
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_BNDSELU_SHFT 4
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_BNDSELU_MASK 0x00000030
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_CHEVMOD_SHFT 6
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_SYNC_SHFT 8
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_SYNC_MASK 0x00000100
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_REFSEL_SHFT 9
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_REFSEL_MASK 0x00000200
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_BNDSELX_SHFT 10
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_BNDSELX_MASK 0x00003c00
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_RESREG_SHFT 14
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_RESREG_MASK 0x0003c000
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_RESTGT_SHFT 18
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_RESTGT_MASK 0x00040000
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_RESPOS_SHFT 19
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_RESPOS_MASK 0x00080000
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_SAMPTIME_SHFT 20
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_ESAMPTIME_SHFT 24
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_PERCCH_SHFT 28
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_PERCCH_MASK 0x30000000
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_PERCEN_SHFT 30
#define HWIO_ADC2_CHCTL13_ADC2_CHCTL13_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC2_CHCTL14_ADDR  0xF0003C88  
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_BNDSELL_SHFT 2
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_BNDSELL_MASK 0x0000000c
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_BNDSELU_SHFT 4
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_BNDSELU_MASK 0x00000030
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_CHEVMOD_SHFT 6
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_SYNC_SHFT 8
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_SYNC_MASK 0x00000100
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_REFSEL_SHFT 9
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_REFSEL_MASK 0x00000200
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_BNDSELX_SHFT 10
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_BNDSELX_MASK 0x00003c00
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_RESREG_SHFT 14
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_RESREG_MASK 0x0003c000
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_RESTGT_SHFT 18
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_RESTGT_MASK 0x00040000
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_RESPOS_SHFT 19
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_RESPOS_MASK 0x00080000
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_SAMPTIME_SHFT 20
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_ESAMPTIME_SHFT 24
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_PERCCH_SHFT 28
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_PERCCH_MASK 0x30000000
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_PERCEN_SHFT 30
#define HWIO_ADC2_CHCTL14_ADC2_CHCTL14_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC2_CHCTL15_ADDR  0xF0003C8C  
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_BNDSELL_SHFT 2
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_BNDSELL_MASK 0x0000000c
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_BNDSELU_SHFT 4
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_BNDSELU_MASK 0x00000030
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_CHEVMOD_SHFT 6
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_SYNC_SHFT 8
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_SYNC_MASK 0x00000100
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_REFSEL_SHFT 9
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_REFSEL_MASK 0x00000200
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_BNDSELX_SHFT 10
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_BNDSELX_MASK 0x00003c00
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_RESREG_SHFT 14
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_RESREG_MASK 0x0003c000
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_RESTGT_SHFT 18
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_RESTGT_MASK 0x00040000
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_RESPOS_SHFT 19
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_RESPOS_MASK 0x00080000
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_SAMPTIME_SHFT 20
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_ESAMPTIME_SHFT 24
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_PERCCH_SHFT 28
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_PERCCH_MASK 0x30000000
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_PERCEN_SHFT 30
#define HWIO_ADC2_CHCTL15_ADC2_CHCTL15_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC3_CHCTL0_ADDR  0xF0003C90  
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_BNDSELL_SHFT 2
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_BNDSELL_MASK 0x0000000c
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_BNDSELU_SHFT 4
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_BNDSELU_MASK 0x00000030
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_CHEVMOD_SHFT 6
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_SYNC_SHFT 8
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_SYNC_MASK 0x00000100
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_REFSEL_SHFT 9
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_REFSEL_MASK 0x00000200
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_BNDSELX_SHFT 10
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_BNDSELX_MASK 0x00003c00
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_RESREG_SHFT 14
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_RESREG_MASK 0x0003c000
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_RESTGT_SHFT 18
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_RESTGT_MASK 0x00040000
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_RESPOS_SHFT 19
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_RESPOS_MASK 0x00080000
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_SAMPTIME_SHFT 20
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_ESAMPTIME_SHFT 24
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_PERCCH_SHFT 28
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_PERCCH_MASK 0x30000000
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_PERCEN_SHFT 30
#define HWIO_ADC3_CHCTL0_ADC3_CHCTL0_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC3_CHCTL1_ADDR  0xF0003C94  
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_BNDSELL_SHFT 2
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_BNDSELL_MASK 0x0000000c
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_BNDSELU_SHFT 4
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_BNDSELU_MASK 0x00000030
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_CHEVMOD_SHFT 6
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_SYNC_SHFT 8
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_SYNC_MASK 0x00000100
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_REFSEL_SHFT 9
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_REFSEL_MASK 0x00000200
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_BNDSELX_SHFT 10
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_BNDSELX_MASK 0x00003c00
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_RESREG_SHFT 14
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_RESREG_MASK 0x0003c000
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_RESTGT_SHFT 18
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_RESTGT_MASK 0x00040000
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_RESPOS_SHFT 19
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_RESPOS_MASK 0x00080000
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_SAMPTIME_SHFT 20
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_ESAMPTIME_SHFT 24
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_PERCCH_SHFT 28
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_PERCCH_MASK 0x30000000
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_PERCEN_SHFT 30
#define HWIO_ADC3_CHCTL1_ADC3_CHCTL1_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC3_CHCTL2_ADDR  0xF0003C98  
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_BNDSELL_SHFT 2
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_BNDSELL_MASK 0x0000000c
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_BNDSELU_SHFT 4
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_BNDSELU_MASK 0x00000030
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_CHEVMOD_SHFT 6
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_SYNC_SHFT 8
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_SYNC_MASK 0x00000100
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_REFSEL_SHFT 9
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_REFSEL_MASK 0x00000200
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_BNDSELX_SHFT 10
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_BNDSELX_MASK 0x00003c00
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_RESREG_SHFT 14
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_RESREG_MASK 0x0003c000
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_RESTGT_SHFT 18
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_RESTGT_MASK 0x00040000
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_RESPOS_SHFT 19
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_RESPOS_MASK 0x00080000
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_SAMPTIME_SHFT 20
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_ESAMPTIME_SHFT 24
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_PERCCH_SHFT 28
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_PERCCH_MASK 0x30000000
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_PERCEN_SHFT 30
#define HWIO_ADC3_CHCTL2_ADC3_CHCTL2_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC3_CHCTL3_ADDR  0xF0003C9C  
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_BNDSELL_SHFT 2
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_BNDSELL_MASK 0x0000000c
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_BNDSELU_SHFT 4
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_BNDSELU_MASK 0x00000030
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_CHEVMOD_SHFT 6
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_SYNC_SHFT 8
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_SYNC_MASK 0x00000100
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_REFSEL_SHFT 9
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_REFSEL_MASK 0x00000200
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_BNDSELX_SHFT 10
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_BNDSELX_MASK 0x00003c00
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_RESREG_SHFT 14
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_RESREG_MASK 0x0003c000
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_RESTGT_SHFT 18
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_RESTGT_MASK 0x00040000
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_RESPOS_SHFT 19
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_RESPOS_MASK 0x00080000
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_SAMPTIME_SHFT 20
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_ESAMPTIME_SHFT 24
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_PERCCH_SHFT 28
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_PERCCH_MASK 0x30000000
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_PERCEN_SHFT 30
#define HWIO_ADC3_CHCTL3_ADC3_CHCTL3_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC3_CHCTL4_ADDR  0xF0003CA0  
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_BNDSELL_SHFT 2
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_BNDSELL_MASK 0x0000000c
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_BNDSELU_SHFT 4
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_BNDSELU_MASK 0x00000030
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_CHEVMOD_SHFT 6
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_SYNC_SHFT 8
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_SYNC_MASK 0x00000100
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_REFSEL_SHFT 9
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_REFSEL_MASK 0x00000200
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_BNDSELX_SHFT 10
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_BNDSELX_MASK 0x00003c00
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_RESREG_SHFT 14
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_RESREG_MASK 0x0003c000
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_RESTGT_SHFT 18
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_RESTGT_MASK 0x00040000
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_RESPOS_SHFT 19
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_RESPOS_MASK 0x00080000
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_SAMPTIME_SHFT 20
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_ESAMPTIME_SHFT 24
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_PERCCH_SHFT 28
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_PERCCH_MASK 0x30000000
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_PERCEN_SHFT 30
#define HWIO_ADC3_CHCTL4_ADC3_CHCTL4_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC3_CHCTL5_ADDR  0xF0003CA4  
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_BNDSELL_SHFT 2
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_BNDSELL_MASK 0x0000000c
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_BNDSELU_SHFT 4
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_BNDSELU_MASK 0x00000030
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_CHEVMOD_SHFT 6
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_SYNC_SHFT 8
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_SYNC_MASK 0x00000100
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_REFSEL_SHFT 9
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_REFSEL_MASK 0x00000200
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_BNDSELX_SHFT 10
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_BNDSELX_MASK 0x00003c00
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_RESREG_SHFT 14
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_RESREG_MASK 0x0003c000
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_RESTGT_SHFT 18
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_RESTGT_MASK 0x00040000
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_RESPOS_SHFT 19
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_RESPOS_MASK 0x00080000
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_SAMPTIME_SHFT 20
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_ESAMPTIME_SHFT 24
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_PERCCH_SHFT 28
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_PERCCH_MASK 0x30000000
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_PERCEN_SHFT 30
#define HWIO_ADC3_CHCTL5_ADC3_CHCTL5_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC3_CHCTL6_ADDR  0xF0003CA8  
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_BNDSELL_SHFT 2
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_BNDSELL_MASK 0x0000000c
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_BNDSELU_SHFT 4
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_BNDSELU_MASK 0x00000030
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_CHEVMOD_SHFT 6
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_SYNC_SHFT 8
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_SYNC_MASK 0x00000100
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_REFSEL_SHFT 9
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_REFSEL_MASK 0x00000200
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_BNDSELX_SHFT 10
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_BNDSELX_MASK 0x00003c00
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_RESREG_SHFT 14
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_RESREG_MASK 0x0003c000
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_RESTGT_SHFT 18
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_RESTGT_MASK 0x00040000
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_RESPOS_SHFT 19
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_RESPOS_MASK 0x00080000
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_SAMPTIME_SHFT 20
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_ESAMPTIME_SHFT 24
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_PERCCH_SHFT 28
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_PERCCH_MASK 0x30000000
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_PERCEN_SHFT 30
#define HWIO_ADC3_CHCTL6_ADC3_CHCTL6_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC3_CHCTL7_ADDR  0xF0003CAC  
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_BNDSELL_SHFT 2
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_BNDSELL_MASK 0x0000000c
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_BNDSELU_SHFT 4
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_BNDSELU_MASK 0x00000030
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_CHEVMOD_SHFT 6
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_SYNC_SHFT 8
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_SYNC_MASK 0x00000100
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_REFSEL_SHFT 9
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_REFSEL_MASK 0x00000200
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_BNDSELX_SHFT 10
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_BNDSELX_MASK 0x00003c00
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_RESREG_SHFT 14
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_RESREG_MASK 0x0003c000
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_RESTGT_SHFT 18
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_RESTGT_MASK 0x00040000
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_RESPOS_SHFT 19
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_RESPOS_MASK 0x00080000
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_SAMPTIME_SHFT 20
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_ESAMPTIME_SHFT 24
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_PERCCH_SHFT 28
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_PERCCH_MASK 0x30000000
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_PERCEN_SHFT 30
#define HWIO_ADC3_CHCTL7_ADC3_CHCTL7_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC3_CHCTL8_ADDR  0xF0003CB0  
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_BNDSELL_SHFT 2
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_BNDSELL_MASK 0x0000000c
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_BNDSELU_SHFT 4
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_BNDSELU_MASK 0x00000030
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_CHEVMOD_SHFT 6
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_SYNC_SHFT 8
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_SYNC_MASK 0x00000100
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_REFSEL_SHFT 9
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_REFSEL_MASK 0x00000200
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_BNDSELX_SHFT 10
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_BNDSELX_MASK 0x00003c00
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_RESREG_SHFT 14
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_RESREG_MASK 0x0003c000
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_RESTGT_SHFT 18
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_RESTGT_MASK 0x00040000
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_RESPOS_SHFT 19
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_RESPOS_MASK 0x00080000
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_SAMPTIME_SHFT 20
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_ESAMPTIME_SHFT 24
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_PERCCH_SHFT 28
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_PERCCH_MASK 0x30000000
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_PERCEN_SHFT 30
#define HWIO_ADC3_CHCTL8_ADC3_CHCTL8_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC3_CHCTL9_ADDR  0xF0003CB4  
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_BNDSELL_SHFT 2
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_BNDSELL_MASK 0x0000000c
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_BNDSELU_SHFT 4
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_BNDSELU_MASK 0x00000030
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_CHEVMOD_SHFT 6
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_SYNC_SHFT 8
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_SYNC_MASK 0x00000100
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_REFSEL_SHFT 9
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_REFSEL_MASK 0x00000200
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_BNDSELX_SHFT 10
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_BNDSELX_MASK 0x00003c00
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_RESREG_SHFT 14
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_RESREG_MASK 0x0003c000
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_RESTGT_SHFT 18
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_RESTGT_MASK 0x00040000
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_RESPOS_SHFT 19
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_RESPOS_MASK 0x00080000
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_SAMPTIME_SHFT 20
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_ESAMPTIME_SHFT 24
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_PERCCH_SHFT 28
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_PERCCH_MASK 0x30000000
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_PERCEN_SHFT 30
#define HWIO_ADC3_CHCTL9_ADC3_CHCTL9_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC3_CHCTL10_ADDR  0xF0003CB8  
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_BNDSELL_SHFT 2
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_BNDSELL_MASK 0x0000000c
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_BNDSELU_SHFT 4
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_BNDSELU_MASK 0x00000030
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_CHEVMOD_SHFT 6
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_SYNC_SHFT 8
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_SYNC_MASK 0x00000100
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_REFSEL_SHFT 9
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_REFSEL_MASK 0x00000200
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_BNDSELX_SHFT 10
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_BNDSELX_MASK 0x00003c00
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_RESREG_SHFT 14
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_RESREG_MASK 0x0003c000
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_RESTGT_SHFT 18
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_RESTGT_MASK 0x00040000
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_RESPOS_SHFT 19
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_RESPOS_MASK 0x00080000
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_SAMPTIME_SHFT 20
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_ESAMPTIME_SHFT 24
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_PERCCH_SHFT 28
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_PERCCH_MASK 0x30000000
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_PERCEN_SHFT 30
#define HWIO_ADC3_CHCTL10_ADC3_CHCTL10_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC3_CHCTL11_ADDR  0xF0003CBC  
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_BNDSELL_SHFT 2
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_BNDSELL_MASK 0x0000000c
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_BNDSELU_SHFT 4
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_BNDSELU_MASK 0x00000030
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_CHEVMOD_SHFT 6
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_SYNC_SHFT 8
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_SYNC_MASK 0x00000100
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_REFSEL_SHFT 9
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_REFSEL_MASK 0x00000200
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_BNDSELX_SHFT 10
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_BNDSELX_MASK 0x00003c00
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_RESREG_SHFT 14
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_RESREG_MASK 0x0003c000
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_RESTGT_SHFT 18
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_RESTGT_MASK 0x00040000
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_RESPOS_SHFT 19
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_RESPOS_MASK 0x00080000
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_SAMPTIME_SHFT 20
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_ESAMPTIME_SHFT 24
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_PERCCH_SHFT 28
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_PERCCH_MASK 0x30000000
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_PERCEN_SHFT 30
#define HWIO_ADC3_CHCTL11_ADC3_CHCTL11_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC3_CHCTL12_ADDR  0xF0003CC0  
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_BNDSELL_SHFT 2
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_BNDSELL_MASK 0x0000000c
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_BNDSELU_SHFT 4
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_BNDSELU_MASK 0x00000030
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_CHEVMOD_SHFT 6
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_SYNC_SHFT 8
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_SYNC_MASK 0x00000100
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_REFSEL_SHFT 9
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_REFSEL_MASK 0x00000200
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_BNDSELX_SHFT 10
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_BNDSELX_MASK 0x00003c00
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_RESREG_SHFT 14
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_RESREG_MASK 0x0003c000
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_RESTGT_SHFT 18
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_RESTGT_MASK 0x00040000
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_RESPOS_SHFT 19
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_RESPOS_MASK 0x00080000
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_SAMPTIME_SHFT 20
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_ESAMPTIME_SHFT 24
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_PERCCH_SHFT 28
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_PERCCH_MASK 0x30000000
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_PERCEN_SHFT 30
#define HWIO_ADC3_CHCTL12_ADC3_CHCTL12_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC3_CHCTL13_ADDR  0xF0003CC4  
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_BNDSELL_SHFT 2
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_BNDSELL_MASK 0x0000000c
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_BNDSELU_SHFT 4
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_BNDSELU_MASK 0x00000030
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_CHEVMOD_SHFT 6
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_SYNC_SHFT 8
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_SYNC_MASK 0x00000100
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_REFSEL_SHFT 9
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_REFSEL_MASK 0x00000200
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_BNDSELX_SHFT 10
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_BNDSELX_MASK 0x00003c00
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_RESREG_SHFT 14
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_RESREG_MASK 0x0003c000
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_RESTGT_SHFT 18
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_RESTGT_MASK 0x00040000
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_RESPOS_SHFT 19
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_RESPOS_MASK 0x00080000
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_SAMPTIME_SHFT 20
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_ESAMPTIME_SHFT 24
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_PERCCH_SHFT 28
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_PERCCH_MASK 0x30000000
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_PERCEN_SHFT 30
#define HWIO_ADC3_CHCTL13_ADC3_CHCTL13_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC3_CHCTL14_ADDR  0xF0003CC8  
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_BNDSELL_SHFT 2
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_BNDSELL_MASK 0x0000000c
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_BNDSELU_SHFT 4
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_BNDSELU_MASK 0x00000030
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_CHEVMOD_SHFT 6
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_SYNC_SHFT 8
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_SYNC_MASK 0x00000100
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_REFSEL_SHFT 9
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_REFSEL_MASK 0x00000200
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_BNDSELX_SHFT 10
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_BNDSELX_MASK 0x00003c00
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_RESREG_SHFT 14
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_RESREG_MASK 0x0003c000
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_RESTGT_SHFT 18
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_RESTGT_MASK 0x00040000
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_RESPOS_SHFT 19
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_RESPOS_MASK 0x00080000
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_SAMPTIME_SHFT 20
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_ESAMPTIME_SHFT 24
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_PERCCH_SHFT 28
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_PERCCH_MASK 0x30000000
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_PERCEN_SHFT 30
#define HWIO_ADC3_CHCTL14_ADC3_CHCTL14_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC3_CHCTL15_ADDR  0xF0003CCC  
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_BNDSELL_SHFT 2
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_BNDSELL_MASK 0x0000000c
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_BNDSELU_SHFT 4
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_BNDSELU_MASK 0x00000030
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_CHEVMOD_SHFT 6
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_CHEVMOD_MASK 0x000000c0
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_SYNC_SHFT 8
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_SYNC_MASK 0x00000100
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_REFSEL_SHFT 9
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_REFSEL_MASK 0x00000200
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_BNDSELX_SHFT 10
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_BNDSELX_MASK 0x00003c00
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_RESREG_SHFT 14
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_RESREG_MASK 0x0003c000
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_RESTGT_SHFT 18
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_RESTGT_MASK 0x00040000
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_RESPOS_SHFT 19
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_RESPOS_MASK 0x00080000
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_SAMPTIME_SHFT 20
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_SAMPTIME_MASK 0x00f00000
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_ESAMPTIME_SHFT 24
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_ESAMPTIME_MASK 0x0f000000
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_PERCCH_SHFT 28
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_PERCCH_MASK 0x30000000
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_PERCEN_SHFT 30
#define HWIO_ADC3_CHCTL15_ADC3_CHCTL15_PERCEN_MASK 0x40000000


//--------

#define HWIO_ADC0_RCTL0_ADDR  0xF0003ED0  
#define HWIO_ADC0_RCTL0_ADC0_RCTL0_RINTCNT_SHFT 8
#define HWIO_ADC0_RCTL0_ADC0_RCTL0_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_RCTL0_ADC0_RCTL0_DRCTR_SHFT 16
#define HWIO_ADC0_RCTL0_ADC0_RCTL0_DRCTR_MASK 0x000f0000
#define HWIO_ADC0_RCTL0_ADC0_RCTL0_DMM_SHFT 20
#define HWIO_ADC0_RCTL0_ADC0_RCTL0_DMM_MASK 0x00300000
#define HWIO_ADC0_RCTL0_ADC0_RCTL0_CFCLR_SHFT 23
#define HWIO_ADC0_RCTL0_ADC0_RCTL0_CFCLR_MASK 0x00800000
#define HWIO_ADC0_RCTL0_ADC0_RCTL0_WFR_SHFT 24
#define HWIO_ADC0_RCTL0_ADC0_RCTL0_WFR_MASK 0x01000000
#define HWIO_ADC0_RCTL0_ADC0_RCTL0_FEN_SHFT 25
#define HWIO_ADC0_RCTL0_ADC0_RCTL0_FEN_MASK 0x06000000
#define HWIO_ADC0_RCTL0_ADC0_RCTL0_SRGEN_SHFT 31
#define HWIO_ADC0_RCTL0_ADC0_RCTL0_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_RCTL1_ADDR  0xF0003ED4  
#define HWIO_ADC0_RCTL1_ADC0_RCTL1_RINTCNT_SHFT 8
#define HWIO_ADC0_RCTL1_ADC0_RCTL1_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_RCTL1_ADC0_RCTL1_DRCTR_SHFT 16
#define HWIO_ADC0_RCTL1_ADC0_RCTL1_DRCTR_MASK 0x000f0000
#define HWIO_ADC0_RCTL1_ADC0_RCTL1_DMM_SHFT 20
#define HWIO_ADC0_RCTL1_ADC0_RCTL1_DMM_MASK 0x00300000
#define HWIO_ADC0_RCTL1_ADC0_RCTL1_CFCLR_SHFT 23
#define HWIO_ADC0_RCTL1_ADC0_RCTL1_CFCLR_MASK 0x00800000
#define HWIO_ADC0_RCTL1_ADC0_RCTL1_WFR_SHFT 24
#define HWIO_ADC0_RCTL1_ADC0_RCTL1_WFR_MASK 0x01000000
#define HWIO_ADC0_RCTL1_ADC0_RCTL1_FEN_SHFT 25
#define HWIO_ADC0_RCTL1_ADC0_RCTL1_FEN_MASK 0x06000000
#define HWIO_ADC0_RCTL1_ADC0_RCTL1_SRGEN_SHFT 31
#define HWIO_ADC0_RCTL1_ADC0_RCTL1_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_RCTL2_ADDR  0xF0003ED8  
#define HWIO_ADC0_RCTL2_ADC0_RCTL2_RINTCNT_SHFT 8
#define HWIO_ADC0_RCTL2_ADC0_RCTL2_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_RCTL2_ADC0_RCTL2_DRCTR_SHFT 16
#define HWIO_ADC0_RCTL2_ADC0_RCTL2_DRCTR_MASK 0x000f0000
#define HWIO_ADC0_RCTL2_ADC0_RCTL2_DMM_SHFT 20
#define HWIO_ADC0_RCTL2_ADC0_RCTL2_DMM_MASK 0x00300000
#define HWIO_ADC0_RCTL2_ADC0_RCTL2_CFCLR_SHFT 23
#define HWIO_ADC0_RCTL2_ADC0_RCTL2_CFCLR_MASK 0x00800000
#define HWIO_ADC0_RCTL2_ADC0_RCTL2_WFR_SHFT 24
#define HWIO_ADC0_RCTL2_ADC0_RCTL2_WFR_MASK 0x01000000
#define HWIO_ADC0_RCTL2_ADC0_RCTL2_FEN_SHFT 25
#define HWIO_ADC0_RCTL2_ADC0_RCTL2_FEN_MASK 0x06000000
#define HWIO_ADC0_RCTL2_ADC0_RCTL2_SRGEN_SHFT 31
#define HWIO_ADC0_RCTL2_ADC0_RCTL2_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_RCTL3_ADDR  0xF0003EDC  
#define HWIO_ADC0_RCTL3_ADC0_RCTL3_RINTCNT_SHFT 8
#define HWIO_ADC0_RCTL3_ADC0_RCTL3_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_RCTL3_ADC0_RCTL3_DRCTR_SHFT 16
#define HWIO_ADC0_RCTL3_ADC0_RCTL3_DRCTR_MASK 0x000f0000
#define HWIO_ADC0_RCTL3_ADC0_RCTL3_DMM_SHFT 20
#define HWIO_ADC0_RCTL3_ADC0_RCTL3_DMM_MASK 0x00300000
#define HWIO_ADC0_RCTL3_ADC0_RCTL3_CFCLR_SHFT 23
#define HWIO_ADC0_RCTL3_ADC0_RCTL3_CFCLR_MASK 0x00800000
#define HWIO_ADC0_RCTL3_ADC0_RCTL3_WFR_SHFT 24
#define HWIO_ADC0_RCTL3_ADC0_RCTL3_WFR_MASK 0x01000000
#define HWIO_ADC0_RCTL3_ADC0_RCTL3_FEN_SHFT 25
#define HWIO_ADC0_RCTL3_ADC0_RCTL3_FEN_MASK 0x06000000
#define HWIO_ADC0_RCTL3_ADC0_RCTL3_SRGEN_SHFT 31
#define HWIO_ADC0_RCTL3_ADC0_RCTL3_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_RCTL4_ADDR  0xF0003EE0  
#define HWIO_ADC0_RCTL4_ADC0_RCTL4_RINTCNT_SHFT 8
#define HWIO_ADC0_RCTL4_ADC0_RCTL4_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_RCTL4_ADC0_RCTL4_DRCTR_SHFT 16
#define HWIO_ADC0_RCTL4_ADC0_RCTL4_DRCTR_MASK 0x000f0000
#define HWIO_ADC0_RCTL4_ADC0_RCTL4_DMM_SHFT 20
#define HWIO_ADC0_RCTL4_ADC0_RCTL4_DMM_MASK 0x00300000
#define HWIO_ADC0_RCTL4_ADC0_RCTL4_CFCLR_SHFT 23
#define HWIO_ADC0_RCTL4_ADC0_RCTL4_CFCLR_MASK 0x00800000
#define HWIO_ADC0_RCTL4_ADC0_RCTL4_WFR_SHFT 24
#define HWIO_ADC0_RCTL4_ADC0_RCTL4_WFR_MASK 0x01000000
#define HWIO_ADC0_RCTL4_ADC0_RCTL4_FEN_SHFT 25
#define HWIO_ADC0_RCTL4_ADC0_RCTL4_FEN_MASK 0x06000000
#define HWIO_ADC0_RCTL4_ADC0_RCTL4_SRGEN_SHFT 31
#define HWIO_ADC0_RCTL4_ADC0_RCTL4_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_RCTL5_ADDR  0xF0003EE4  
#define HWIO_ADC0_RCTL5_ADC0_RCTL5_RINTCNT_SHFT 8
#define HWIO_ADC0_RCTL5_ADC0_RCTL5_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_RCTL5_ADC0_RCTL5_DRCTR_SHFT 16
#define HWIO_ADC0_RCTL5_ADC0_RCTL5_DRCTR_MASK 0x000f0000
#define HWIO_ADC0_RCTL5_ADC0_RCTL5_DMM_SHFT 20
#define HWIO_ADC0_RCTL5_ADC0_RCTL5_DMM_MASK 0x00300000
#define HWIO_ADC0_RCTL5_ADC0_RCTL5_CFCLR_SHFT 23
#define HWIO_ADC0_RCTL5_ADC0_RCTL5_CFCLR_MASK 0x00800000
#define HWIO_ADC0_RCTL5_ADC0_RCTL5_WFR_SHFT 24
#define HWIO_ADC0_RCTL5_ADC0_RCTL5_WFR_MASK 0x01000000
#define HWIO_ADC0_RCTL5_ADC0_RCTL5_FEN_SHFT 25
#define HWIO_ADC0_RCTL5_ADC0_RCTL5_FEN_MASK 0x06000000
#define HWIO_ADC0_RCTL5_ADC0_RCTL5_SRGEN_SHFT 31
#define HWIO_ADC0_RCTL5_ADC0_RCTL5_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_RCTL6_ADDR  0xF0003EE8  
#define HWIO_ADC0_RCTL6_ADC0_RCTL6_RINTCNT_SHFT 8
#define HWIO_ADC0_RCTL6_ADC0_RCTL6_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_RCTL6_ADC0_RCTL6_DRCTR_SHFT 16
#define HWIO_ADC0_RCTL6_ADC0_RCTL6_DRCTR_MASK 0x000f0000
#define HWIO_ADC0_RCTL6_ADC0_RCTL6_DMM_SHFT 20
#define HWIO_ADC0_RCTL6_ADC0_RCTL6_DMM_MASK 0x00300000
#define HWIO_ADC0_RCTL6_ADC0_RCTL6_CFCLR_SHFT 23
#define HWIO_ADC0_RCTL6_ADC0_RCTL6_CFCLR_MASK 0x00800000
#define HWIO_ADC0_RCTL6_ADC0_RCTL6_WFR_SHFT 24
#define HWIO_ADC0_RCTL6_ADC0_RCTL6_WFR_MASK 0x01000000
#define HWIO_ADC0_RCTL6_ADC0_RCTL6_FEN_SHFT 25
#define HWIO_ADC0_RCTL6_ADC0_RCTL6_FEN_MASK 0x06000000
#define HWIO_ADC0_RCTL6_ADC0_RCTL6_SRGEN_SHFT 31
#define HWIO_ADC0_RCTL6_ADC0_RCTL6_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_RCTL7_ADDR  0xF0003EEC  
#define HWIO_ADC0_RCTL7_ADC0_RCTL7_RINTCNT_SHFT 8
#define HWIO_ADC0_RCTL7_ADC0_RCTL7_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_RCTL7_ADC0_RCTL7_DRCTR_SHFT 16
#define HWIO_ADC0_RCTL7_ADC0_RCTL7_DRCTR_MASK 0x000f0000
#define HWIO_ADC0_RCTL7_ADC0_RCTL7_DMM_SHFT 20
#define HWIO_ADC0_RCTL7_ADC0_RCTL7_DMM_MASK 0x00300000
#define HWIO_ADC0_RCTL7_ADC0_RCTL7_CFCLR_SHFT 23
#define HWIO_ADC0_RCTL7_ADC0_RCTL7_CFCLR_MASK 0x00800000
#define HWIO_ADC0_RCTL7_ADC0_RCTL7_WFR_SHFT 24
#define HWIO_ADC0_RCTL7_ADC0_RCTL7_WFR_MASK 0x01000000
#define HWIO_ADC0_RCTL7_ADC0_RCTL7_FEN_SHFT 25
#define HWIO_ADC0_RCTL7_ADC0_RCTL7_FEN_MASK 0x06000000
#define HWIO_ADC0_RCTL7_ADC0_RCTL7_SRGEN_SHFT 31
#define HWIO_ADC0_RCTL7_ADC0_RCTL7_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_RCTL8_ADDR  0xF0003EF0  
#define HWIO_ADC0_RCTL8_ADC0_RCTL8_RINTCNT_SHFT 8
#define HWIO_ADC0_RCTL8_ADC0_RCTL8_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_RCTL8_ADC0_RCTL8_DRCTR_SHFT 16
#define HWIO_ADC0_RCTL8_ADC0_RCTL8_DRCTR_MASK 0x000f0000
#define HWIO_ADC0_RCTL8_ADC0_RCTL8_DMM_SHFT 20
#define HWIO_ADC0_RCTL8_ADC0_RCTL8_DMM_MASK 0x00300000
#define HWIO_ADC0_RCTL8_ADC0_RCTL8_CFCLR_SHFT 23
#define HWIO_ADC0_RCTL8_ADC0_RCTL8_CFCLR_MASK 0x00800000
#define HWIO_ADC0_RCTL8_ADC0_RCTL8_WFR_SHFT 24
#define HWIO_ADC0_RCTL8_ADC0_RCTL8_WFR_MASK 0x01000000
#define HWIO_ADC0_RCTL8_ADC0_RCTL8_FEN_SHFT 25
#define HWIO_ADC0_RCTL8_ADC0_RCTL8_FEN_MASK 0x06000000
#define HWIO_ADC0_RCTL8_ADC0_RCTL8_SRGEN_SHFT 31
#define HWIO_ADC0_RCTL8_ADC0_RCTL8_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_RCTL9_ADDR  0xF0003EF4  
#define HWIO_ADC0_RCTL9_ADC0_RCTL9_RINTCNT_SHFT 8
#define HWIO_ADC0_RCTL9_ADC0_RCTL9_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_RCTL9_ADC0_RCTL9_DRCTR_SHFT 16
#define HWIO_ADC0_RCTL9_ADC0_RCTL9_DRCTR_MASK 0x000f0000
#define HWIO_ADC0_RCTL9_ADC0_RCTL9_DMM_SHFT 20
#define HWIO_ADC0_RCTL9_ADC0_RCTL9_DMM_MASK 0x00300000
#define HWIO_ADC0_RCTL9_ADC0_RCTL9_CFCLR_SHFT 23
#define HWIO_ADC0_RCTL9_ADC0_RCTL9_CFCLR_MASK 0x00800000
#define HWIO_ADC0_RCTL9_ADC0_RCTL9_WFR_SHFT 24
#define HWIO_ADC0_RCTL9_ADC0_RCTL9_WFR_MASK 0x01000000
#define HWIO_ADC0_RCTL9_ADC0_RCTL9_FEN_SHFT 25
#define HWIO_ADC0_RCTL9_ADC0_RCTL9_FEN_MASK 0x06000000
#define HWIO_ADC0_RCTL9_ADC0_RCTL9_SRGEN_SHFT 31
#define HWIO_ADC0_RCTL9_ADC0_RCTL9_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_RCTL10_ADDR  0xF0003EF8  
#define HWIO_ADC0_RCTL10_ADC0_RCTL10_RINTCNT_SHFT 8
#define HWIO_ADC0_RCTL10_ADC0_RCTL10_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_RCTL10_ADC0_RCTL10_DRCTR_SHFT 16
#define HWIO_ADC0_RCTL10_ADC0_RCTL10_DRCTR_MASK 0x000f0000
#define HWIO_ADC0_RCTL10_ADC0_RCTL10_DMM_SHFT 20
#define HWIO_ADC0_RCTL10_ADC0_RCTL10_DMM_MASK 0x00300000
#define HWIO_ADC0_RCTL10_ADC0_RCTL10_CFCLR_SHFT 23
#define HWIO_ADC0_RCTL10_ADC0_RCTL10_CFCLR_MASK 0x00800000
#define HWIO_ADC0_RCTL10_ADC0_RCTL10_WFR_SHFT 24
#define HWIO_ADC0_RCTL10_ADC0_RCTL10_WFR_MASK 0x01000000
#define HWIO_ADC0_RCTL10_ADC0_RCTL10_FEN_SHFT 25
#define HWIO_ADC0_RCTL10_ADC0_RCTL10_FEN_MASK 0x06000000
#define HWIO_ADC0_RCTL10_ADC0_RCTL10_SRGEN_SHFT 31
#define HWIO_ADC0_RCTL10_ADC0_RCTL10_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_RCTL11_ADDR  0xF0003EFC  
#define HWIO_ADC0_RCTL11_ADC0_RCTL11_RINTCNT_SHFT 8
#define HWIO_ADC0_RCTL11_ADC0_RCTL11_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_RCTL11_ADC0_RCTL11_DRCTR_SHFT 16
#define HWIO_ADC0_RCTL11_ADC0_RCTL11_DRCTR_MASK 0x000f0000
#define HWIO_ADC0_RCTL11_ADC0_RCTL11_DMM_SHFT 20
#define HWIO_ADC0_RCTL11_ADC0_RCTL11_DMM_MASK 0x00300000
#define HWIO_ADC0_RCTL11_ADC0_RCTL11_CFCLR_SHFT 23
#define HWIO_ADC0_RCTL11_ADC0_RCTL11_CFCLR_MASK 0x00800000
#define HWIO_ADC0_RCTL11_ADC0_RCTL11_WFR_SHFT 24
#define HWIO_ADC0_RCTL11_ADC0_RCTL11_WFR_MASK 0x01000000
#define HWIO_ADC0_RCTL11_ADC0_RCTL11_FEN_SHFT 25
#define HWIO_ADC0_RCTL11_ADC0_RCTL11_FEN_MASK 0x06000000
#define HWIO_ADC0_RCTL11_ADC0_RCTL11_SRGEN_SHFT 31
#define HWIO_ADC0_RCTL11_ADC0_RCTL11_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_RCTL12_ADDR  0xF0003F00  
#define HWIO_ADC0_RCTL12_ADC0_RCTL12_RINTCNT_SHFT 8
#define HWIO_ADC0_RCTL12_ADC0_RCTL12_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_RCTL12_ADC0_RCTL12_DRCTR_SHFT 16
#define HWIO_ADC0_RCTL12_ADC0_RCTL12_DRCTR_MASK 0x000f0000
#define HWIO_ADC0_RCTL12_ADC0_RCTL12_DMM_SHFT 20
#define HWIO_ADC0_RCTL12_ADC0_RCTL12_DMM_MASK 0x00300000
#define HWIO_ADC0_RCTL12_ADC0_RCTL12_CFCLR_SHFT 23
#define HWIO_ADC0_RCTL12_ADC0_RCTL12_CFCLR_MASK 0x00800000
#define HWIO_ADC0_RCTL12_ADC0_RCTL12_WFR_SHFT 24
#define HWIO_ADC0_RCTL12_ADC0_RCTL12_WFR_MASK 0x01000000
#define HWIO_ADC0_RCTL12_ADC0_RCTL12_FEN_SHFT 25
#define HWIO_ADC0_RCTL12_ADC0_RCTL12_FEN_MASK 0x06000000
#define HWIO_ADC0_RCTL12_ADC0_RCTL12_SRGEN_SHFT 31
#define HWIO_ADC0_RCTL12_ADC0_RCTL12_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_RCTL13_ADDR  0xF0003F04  
#define HWIO_ADC0_RCTL13_ADC0_RCTL13_RINTCNT_SHFT 8
#define HWIO_ADC0_RCTL13_ADC0_RCTL13_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_RCTL13_ADC0_RCTL13_DRCTR_SHFT 16
#define HWIO_ADC0_RCTL13_ADC0_RCTL13_DRCTR_MASK 0x000f0000
#define HWIO_ADC0_RCTL13_ADC0_RCTL13_DMM_SHFT 20
#define HWIO_ADC0_RCTL13_ADC0_RCTL13_DMM_MASK 0x00300000
#define HWIO_ADC0_RCTL13_ADC0_RCTL13_CFCLR_SHFT 23
#define HWIO_ADC0_RCTL13_ADC0_RCTL13_CFCLR_MASK 0x00800000
#define HWIO_ADC0_RCTL13_ADC0_RCTL13_WFR_SHFT 24
#define HWIO_ADC0_RCTL13_ADC0_RCTL13_WFR_MASK 0x01000000
#define HWIO_ADC0_RCTL13_ADC0_RCTL13_FEN_SHFT 25
#define HWIO_ADC0_RCTL13_ADC0_RCTL13_FEN_MASK 0x06000000
#define HWIO_ADC0_RCTL13_ADC0_RCTL13_SRGEN_SHFT 31
#define HWIO_ADC0_RCTL13_ADC0_RCTL13_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_RCTL14_ADDR  0xF0003F08  
#define HWIO_ADC0_RCTL14_ADC0_RCTL14_RINTCNT_SHFT 8
#define HWIO_ADC0_RCTL14_ADC0_RCTL14_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_RCTL14_ADC0_RCTL14_DRCTR_SHFT 16
#define HWIO_ADC0_RCTL14_ADC0_RCTL14_DRCTR_MASK 0x000f0000
#define HWIO_ADC0_RCTL14_ADC0_RCTL14_DMM_SHFT 20
#define HWIO_ADC0_RCTL14_ADC0_RCTL14_DMM_MASK 0x00300000
#define HWIO_ADC0_RCTL14_ADC0_RCTL14_CFCLR_SHFT 23
#define HWIO_ADC0_RCTL14_ADC0_RCTL14_CFCLR_MASK 0x00800000
#define HWIO_ADC0_RCTL14_ADC0_RCTL14_WFR_SHFT 24
#define HWIO_ADC0_RCTL14_ADC0_RCTL14_WFR_MASK 0x01000000
#define HWIO_ADC0_RCTL14_ADC0_RCTL14_FEN_SHFT 25
#define HWIO_ADC0_RCTL14_ADC0_RCTL14_FEN_MASK 0x06000000
#define HWIO_ADC0_RCTL14_ADC0_RCTL14_SRGEN_SHFT 31
#define HWIO_ADC0_RCTL14_ADC0_RCTL14_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_RCTL15_ADDR  0xF0003F0C  
#define HWIO_ADC0_RCTL15_ADC0_RCTL15_RINTCNT_SHFT 8
#define HWIO_ADC0_RCTL15_ADC0_RCTL15_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC0_RCTL15_ADC0_RCTL15_DRCTR_SHFT 16
#define HWIO_ADC0_RCTL15_ADC0_RCTL15_DRCTR_MASK 0x000f0000
#define HWIO_ADC0_RCTL15_ADC0_RCTL15_DMM_SHFT 20
#define HWIO_ADC0_RCTL15_ADC0_RCTL15_DMM_MASK 0x00300000
#define HWIO_ADC0_RCTL15_ADC0_RCTL15_CFCLR_SHFT 23
#define HWIO_ADC0_RCTL15_ADC0_RCTL15_CFCLR_MASK 0x00800000
#define HWIO_ADC0_RCTL15_ADC0_RCTL15_WFR_SHFT 24
#define HWIO_ADC0_RCTL15_ADC0_RCTL15_WFR_MASK 0x01000000
#define HWIO_ADC0_RCTL15_ADC0_RCTL15_FEN_SHFT 25
#define HWIO_ADC0_RCTL15_ADC0_RCTL15_FEN_MASK 0x06000000
#define HWIO_ADC0_RCTL15_ADC0_RCTL15_SRGEN_SHFT 31
#define HWIO_ADC0_RCTL15_ADC0_RCTL15_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_RCTL0_ADDR  0xF0003F10  
#define HWIO_ADC1_RCTL0_ADC1_RCTL0_RINTCNT_SHFT 8
#define HWIO_ADC1_RCTL0_ADC1_RCTL0_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_RCTL0_ADC1_RCTL0_DRCTR_SHFT 16
#define HWIO_ADC1_RCTL0_ADC1_RCTL0_DRCTR_MASK 0x000f0000
#define HWIO_ADC1_RCTL0_ADC1_RCTL0_DMM_SHFT 20
#define HWIO_ADC1_RCTL0_ADC1_RCTL0_DMM_MASK 0x00300000
#define HWIO_ADC1_RCTL0_ADC1_RCTL0_CFCLR_SHFT 23
#define HWIO_ADC1_RCTL0_ADC1_RCTL0_CFCLR_MASK 0x00800000
#define HWIO_ADC1_RCTL0_ADC1_RCTL0_WFR_SHFT 24
#define HWIO_ADC1_RCTL0_ADC1_RCTL0_WFR_MASK 0x01000000
#define HWIO_ADC1_RCTL0_ADC1_RCTL0_FEN_SHFT 25
#define HWIO_ADC1_RCTL0_ADC1_RCTL0_FEN_MASK 0x06000000
#define HWIO_ADC1_RCTL0_ADC1_RCTL0_SRGEN_SHFT 31
#define HWIO_ADC1_RCTL0_ADC1_RCTL0_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_RCTL1_ADDR  0xF0003F14  
#define HWIO_ADC1_RCTL1_ADC1_RCTL1_RINTCNT_SHFT 8
#define HWIO_ADC1_RCTL1_ADC1_RCTL1_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_RCTL1_ADC1_RCTL1_DRCTR_SHFT 16
#define HWIO_ADC1_RCTL1_ADC1_RCTL1_DRCTR_MASK 0x000f0000
#define HWIO_ADC1_RCTL1_ADC1_RCTL1_DMM_SHFT 20
#define HWIO_ADC1_RCTL1_ADC1_RCTL1_DMM_MASK 0x00300000
#define HWIO_ADC1_RCTL1_ADC1_RCTL1_CFCLR_SHFT 23
#define HWIO_ADC1_RCTL1_ADC1_RCTL1_CFCLR_MASK 0x00800000
#define HWIO_ADC1_RCTL1_ADC1_RCTL1_WFR_SHFT 24
#define HWIO_ADC1_RCTL1_ADC1_RCTL1_WFR_MASK 0x01000000
#define HWIO_ADC1_RCTL1_ADC1_RCTL1_FEN_SHFT 25
#define HWIO_ADC1_RCTL1_ADC1_RCTL1_FEN_MASK 0x06000000
#define HWIO_ADC1_RCTL1_ADC1_RCTL1_SRGEN_SHFT 31
#define HWIO_ADC1_RCTL1_ADC1_RCTL1_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_RCTL2_ADDR  0xF0003F18  
#define HWIO_ADC1_RCTL2_ADC1_RCTL2_RINTCNT_SHFT 8
#define HWIO_ADC1_RCTL2_ADC1_RCTL2_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_RCTL2_ADC1_RCTL2_DRCTR_SHFT 16
#define HWIO_ADC1_RCTL2_ADC1_RCTL2_DRCTR_MASK 0x000f0000
#define HWIO_ADC1_RCTL2_ADC1_RCTL2_DMM_SHFT 20
#define HWIO_ADC1_RCTL2_ADC1_RCTL2_DMM_MASK 0x00300000
#define HWIO_ADC1_RCTL2_ADC1_RCTL2_CFCLR_SHFT 23
#define HWIO_ADC1_RCTL2_ADC1_RCTL2_CFCLR_MASK 0x00800000
#define HWIO_ADC1_RCTL2_ADC1_RCTL2_WFR_SHFT 24
#define HWIO_ADC1_RCTL2_ADC1_RCTL2_WFR_MASK 0x01000000
#define HWIO_ADC1_RCTL2_ADC1_RCTL2_FEN_SHFT 25
#define HWIO_ADC1_RCTL2_ADC1_RCTL2_FEN_MASK 0x06000000
#define HWIO_ADC1_RCTL2_ADC1_RCTL2_SRGEN_SHFT 31
#define HWIO_ADC1_RCTL2_ADC1_RCTL2_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_RCTL3_ADDR  0xF0003F1C  
#define HWIO_ADC1_RCTL3_ADC1_RCTL3_RINTCNT_SHFT 8
#define HWIO_ADC1_RCTL3_ADC1_RCTL3_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_RCTL3_ADC1_RCTL3_DRCTR_SHFT 16
#define HWIO_ADC1_RCTL3_ADC1_RCTL3_DRCTR_MASK 0x000f0000
#define HWIO_ADC1_RCTL3_ADC1_RCTL3_DMM_SHFT 20
#define HWIO_ADC1_RCTL3_ADC1_RCTL3_DMM_MASK 0x00300000
#define HWIO_ADC1_RCTL3_ADC1_RCTL3_CFCLR_SHFT 23
#define HWIO_ADC1_RCTL3_ADC1_RCTL3_CFCLR_MASK 0x00800000
#define HWIO_ADC1_RCTL3_ADC1_RCTL3_WFR_SHFT 24
#define HWIO_ADC1_RCTL3_ADC1_RCTL3_WFR_MASK 0x01000000
#define HWIO_ADC1_RCTL3_ADC1_RCTL3_FEN_SHFT 25
#define HWIO_ADC1_RCTL3_ADC1_RCTL3_FEN_MASK 0x06000000
#define HWIO_ADC1_RCTL3_ADC1_RCTL3_SRGEN_SHFT 31
#define HWIO_ADC1_RCTL3_ADC1_RCTL3_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_RCTL4_ADDR  0xF0003F20  
#define HWIO_ADC1_RCTL4_ADC1_RCTL4_RINTCNT_SHFT 8
#define HWIO_ADC1_RCTL4_ADC1_RCTL4_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_RCTL4_ADC1_RCTL4_DRCTR_SHFT 16
#define HWIO_ADC1_RCTL4_ADC1_RCTL4_DRCTR_MASK 0x000f0000
#define HWIO_ADC1_RCTL4_ADC1_RCTL4_DMM_SHFT 20
#define HWIO_ADC1_RCTL4_ADC1_RCTL4_DMM_MASK 0x00300000
#define HWIO_ADC1_RCTL4_ADC1_RCTL4_CFCLR_SHFT 23
#define HWIO_ADC1_RCTL4_ADC1_RCTL4_CFCLR_MASK 0x00800000
#define HWIO_ADC1_RCTL4_ADC1_RCTL4_WFR_SHFT 24
#define HWIO_ADC1_RCTL4_ADC1_RCTL4_WFR_MASK 0x01000000
#define HWIO_ADC1_RCTL4_ADC1_RCTL4_FEN_SHFT 25
#define HWIO_ADC1_RCTL4_ADC1_RCTL4_FEN_MASK 0x06000000
#define HWIO_ADC1_RCTL4_ADC1_RCTL4_SRGEN_SHFT 31
#define HWIO_ADC1_RCTL4_ADC1_RCTL4_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_RCTL5_ADDR  0xF0003F24  
#define HWIO_ADC1_RCTL5_ADC1_RCTL5_RINTCNT_SHFT 8
#define HWIO_ADC1_RCTL5_ADC1_RCTL5_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_RCTL5_ADC1_RCTL5_DRCTR_SHFT 16
#define HWIO_ADC1_RCTL5_ADC1_RCTL5_DRCTR_MASK 0x000f0000
#define HWIO_ADC1_RCTL5_ADC1_RCTL5_DMM_SHFT 20
#define HWIO_ADC1_RCTL5_ADC1_RCTL5_DMM_MASK 0x00300000
#define HWIO_ADC1_RCTL5_ADC1_RCTL5_CFCLR_SHFT 23
#define HWIO_ADC1_RCTL5_ADC1_RCTL5_CFCLR_MASK 0x00800000
#define HWIO_ADC1_RCTL5_ADC1_RCTL5_WFR_SHFT 24
#define HWIO_ADC1_RCTL5_ADC1_RCTL5_WFR_MASK 0x01000000
#define HWIO_ADC1_RCTL5_ADC1_RCTL5_FEN_SHFT 25
#define HWIO_ADC1_RCTL5_ADC1_RCTL5_FEN_MASK 0x06000000
#define HWIO_ADC1_RCTL5_ADC1_RCTL5_SRGEN_SHFT 31
#define HWIO_ADC1_RCTL5_ADC1_RCTL5_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_RCTL6_ADDR  0xF0003F28  
#define HWIO_ADC1_RCTL6_ADC1_RCTL6_RINTCNT_SHFT 8
#define HWIO_ADC1_RCTL6_ADC1_RCTL6_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_RCTL6_ADC1_RCTL6_DRCTR_SHFT 16
#define HWIO_ADC1_RCTL6_ADC1_RCTL6_DRCTR_MASK 0x000f0000
#define HWIO_ADC1_RCTL6_ADC1_RCTL6_DMM_SHFT 20
#define HWIO_ADC1_RCTL6_ADC1_RCTL6_DMM_MASK 0x00300000
#define HWIO_ADC1_RCTL6_ADC1_RCTL6_CFCLR_SHFT 23
#define HWIO_ADC1_RCTL6_ADC1_RCTL6_CFCLR_MASK 0x00800000
#define HWIO_ADC1_RCTL6_ADC1_RCTL6_WFR_SHFT 24
#define HWIO_ADC1_RCTL6_ADC1_RCTL6_WFR_MASK 0x01000000
#define HWIO_ADC1_RCTL6_ADC1_RCTL6_FEN_SHFT 25
#define HWIO_ADC1_RCTL6_ADC1_RCTL6_FEN_MASK 0x06000000
#define HWIO_ADC1_RCTL6_ADC1_RCTL6_SRGEN_SHFT 31
#define HWIO_ADC1_RCTL6_ADC1_RCTL6_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_RCTL7_ADDR  0xF0003F2C  
#define HWIO_ADC1_RCTL7_ADC1_RCTL7_RINTCNT_SHFT 8
#define HWIO_ADC1_RCTL7_ADC1_RCTL7_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_RCTL7_ADC1_RCTL7_DRCTR_SHFT 16
#define HWIO_ADC1_RCTL7_ADC1_RCTL7_DRCTR_MASK 0x000f0000
#define HWIO_ADC1_RCTL7_ADC1_RCTL7_DMM_SHFT 20
#define HWIO_ADC1_RCTL7_ADC1_RCTL7_DMM_MASK 0x00300000
#define HWIO_ADC1_RCTL7_ADC1_RCTL7_CFCLR_SHFT 23
#define HWIO_ADC1_RCTL7_ADC1_RCTL7_CFCLR_MASK 0x00800000
#define HWIO_ADC1_RCTL7_ADC1_RCTL7_WFR_SHFT 24
#define HWIO_ADC1_RCTL7_ADC1_RCTL7_WFR_MASK 0x01000000
#define HWIO_ADC1_RCTL7_ADC1_RCTL7_FEN_SHFT 25
#define HWIO_ADC1_RCTL7_ADC1_RCTL7_FEN_MASK 0x06000000
#define HWIO_ADC1_RCTL7_ADC1_RCTL7_SRGEN_SHFT 31
#define HWIO_ADC1_RCTL7_ADC1_RCTL7_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_RCTL8_ADDR  0xF0003F30  
#define HWIO_ADC1_RCTL8_ADC1_RCTL8_RINTCNT_SHFT 8
#define HWIO_ADC1_RCTL8_ADC1_RCTL8_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_RCTL8_ADC1_RCTL8_DRCTR_SHFT 16
#define HWIO_ADC1_RCTL8_ADC1_RCTL8_DRCTR_MASK 0x000f0000
#define HWIO_ADC1_RCTL8_ADC1_RCTL8_DMM_SHFT 20
#define HWIO_ADC1_RCTL8_ADC1_RCTL8_DMM_MASK 0x00300000
#define HWIO_ADC1_RCTL8_ADC1_RCTL8_CFCLR_SHFT 23
#define HWIO_ADC1_RCTL8_ADC1_RCTL8_CFCLR_MASK 0x00800000
#define HWIO_ADC1_RCTL8_ADC1_RCTL8_WFR_SHFT 24
#define HWIO_ADC1_RCTL8_ADC1_RCTL8_WFR_MASK 0x01000000
#define HWIO_ADC1_RCTL8_ADC1_RCTL8_FEN_SHFT 25
#define HWIO_ADC1_RCTL8_ADC1_RCTL8_FEN_MASK 0x06000000
#define HWIO_ADC1_RCTL8_ADC1_RCTL8_SRGEN_SHFT 31
#define HWIO_ADC1_RCTL8_ADC1_RCTL8_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_RCTL9_ADDR  0xF0003F34  
#define HWIO_ADC1_RCTL9_ADC1_RCTL9_RINTCNT_SHFT 8
#define HWIO_ADC1_RCTL9_ADC1_RCTL9_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_RCTL9_ADC1_RCTL9_DRCTR_SHFT 16
#define HWIO_ADC1_RCTL9_ADC1_RCTL9_DRCTR_MASK 0x000f0000
#define HWIO_ADC1_RCTL9_ADC1_RCTL9_DMM_SHFT 20
#define HWIO_ADC1_RCTL9_ADC1_RCTL9_DMM_MASK 0x00300000
#define HWIO_ADC1_RCTL9_ADC1_RCTL9_CFCLR_SHFT 23
#define HWIO_ADC1_RCTL9_ADC1_RCTL9_CFCLR_MASK 0x00800000
#define HWIO_ADC1_RCTL9_ADC1_RCTL9_WFR_SHFT 24
#define HWIO_ADC1_RCTL9_ADC1_RCTL9_WFR_MASK 0x01000000
#define HWIO_ADC1_RCTL9_ADC1_RCTL9_FEN_SHFT 25
#define HWIO_ADC1_RCTL9_ADC1_RCTL9_FEN_MASK 0x06000000
#define HWIO_ADC1_RCTL9_ADC1_RCTL9_SRGEN_SHFT 31
#define HWIO_ADC1_RCTL9_ADC1_RCTL9_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_RCTL10_ADDR  0xF0003F38  
#define HWIO_ADC1_RCTL10_ADC1_RCTL10_RINTCNT_SHFT 8
#define HWIO_ADC1_RCTL10_ADC1_RCTL10_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_RCTL10_ADC1_RCTL10_DRCTR_SHFT 16
#define HWIO_ADC1_RCTL10_ADC1_RCTL10_DRCTR_MASK 0x000f0000
#define HWIO_ADC1_RCTL10_ADC1_RCTL10_DMM_SHFT 20
#define HWIO_ADC1_RCTL10_ADC1_RCTL10_DMM_MASK 0x00300000
#define HWIO_ADC1_RCTL10_ADC1_RCTL10_CFCLR_SHFT 23
#define HWIO_ADC1_RCTL10_ADC1_RCTL10_CFCLR_MASK 0x00800000
#define HWIO_ADC1_RCTL10_ADC1_RCTL10_WFR_SHFT 24
#define HWIO_ADC1_RCTL10_ADC1_RCTL10_WFR_MASK 0x01000000
#define HWIO_ADC1_RCTL10_ADC1_RCTL10_FEN_SHFT 25
#define HWIO_ADC1_RCTL10_ADC1_RCTL10_FEN_MASK 0x06000000
#define HWIO_ADC1_RCTL10_ADC1_RCTL10_SRGEN_SHFT 31
#define HWIO_ADC1_RCTL10_ADC1_RCTL10_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_RCTL11_ADDR  0xF0003F3C  
#define HWIO_ADC1_RCTL11_ADC1_RCTL11_RINTCNT_SHFT 8
#define HWIO_ADC1_RCTL11_ADC1_RCTL11_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_RCTL11_ADC1_RCTL11_DRCTR_SHFT 16
#define HWIO_ADC1_RCTL11_ADC1_RCTL11_DRCTR_MASK 0x000f0000
#define HWIO_ADC1_RCTL11_ADC1_RCTL11_DMM_SHFT 20
#define HWIO_ADC1_RCTL11_ADC1_RCTL11_DMM_MASK 0x00300000
#define HWIO_ADC1_RCTL11_ADC1_RCTL11_CFCLR_SHFT 23
#define HWIO_ADC1_RCTL11_ADC1_RCTL11_CFCLR_MASK 0x00800000
#define HWIO_ADC1_RCTL11_ADC1_RCTL11_WFR_SHFT 24
#define HWIO_ADC1_RCTL11_ADC1_RCTL11_WFR_MASK 0x01000000
#define HWIO_ADC1_RCTL11_ADC1_RCTL11_FEN_SHFT 25
#define HWIO_ADC1_RCTL11_ADC1_RCTL11_FEN_MASK 0x06000000
#define HWIO_ADC1_RCTL11_ADC1_RCTL11_SRGEN_SHFT 31
#define HWIO_ADC1_RCTL11_ADC1_RCTL11_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_RCTL12_ADDR  0xF0003F40  
#define HWIO_ADC1_RCTL12_ADC1_RCTL12_RINTCNT_SHFT 8
#define HWIO_ADC1_RCTL12_ADC1_RCTL12_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_RCTL12_ADC1_RCTL12_DRCTR_SHFT 16
#define HWIO_ADC1_RCTL12_ADC1_RCTL12_DRCTR_MASK 0x000f0000
#define HWIO_ADC1_RCTL12_ADC1_RCTL12_DMM_SHFT 20
#define HWIO_ADC1_RCTL12_ADC1_RCTL12_DMM_MASK 0x00300000
#define HWIO_ADC1_RCTL12_ADC1_RCTL12_CFCLR_SHFT 23
#define HWIO_ADC1_RCTL12_ADC1_RCTL12_CFCLR_MASK 0x00800000
#define HWIO_ADC1_RCTL12_ADC1_RCTL12_WFR_SHFT 24
#define HWIO_ADC1_RCTL12_ADC1_RCTL12_WFR_MASK 0x01000000
#define HWIO_ADC1_RCTL12_ADC1_RCTL12_FEN_SHFT 25
#define HWIO_ADC1_RCTL12_ADC1_RCTL12_FEN_MASK 0x06000000
#define HWIO_ADC1_RCTL12_ADC1_RCTL12_SRGEN_SHFT 31
#define HWIO_ADC1_RCTL12_ADC1_RCTL12_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_RCTL13_ADDR  0xF0003F44  
#define HWIO_ADC1_RCTL13_ADC1_RCTL13_RINTCNT_SHFT 8
#define HWIO_ADC1_RCTL13_ADC1_RCTL13_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_RCTL13_ADC1_RCTL13_DRCTR_SHFT 16
#define HWIO_ADC1_RCTL13_ADC1_RCTL13_DRCTR_MASK 0x000f0000
#define HWIO_ADC1_RCTL13_ADC1_RCTL13_DMM_SHFT 20
#define HWIO_ADC1_RCTL13_ADC1_RCTL13_DMM_MASK 0x00300000
#define HWIO_ADC1_RCTL13_ADC1_RCTL13_CFCLR_SHFT 23
#define HWIO_ADC1_RCTL13_ADC1_RCTL13_CFCLR_MASK 0x00800000
#define HWIO_ADC1_RCTL13_ADC1_RCTL13_WFR_SHFT 24
#define HWIO_ADC1_RCTL13_ADC1_RCTL13_WFR_MASK 0x01000000
#define HWIO_ADC1_RCTL13_ADC1_RCTL13_FEN_SHFT 25
#define HWIO_ADC1_RCTL13_ADC1_RCTL13_FEN_MASK 0x06000000
#define HWIO_ADC1_RCTL13_ADC1_RCTL13_SRGEN_SHFT 31
#define HWIO_ADC1_RCTL13_ADC1_RCTL13_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_RCTL14_ADDR  0xF0003F48  
#define HWIO_ADC1_RCTL14_ADC1_RCTL14_RINTCNT_SHFT 8
#define HWIO_ADC1_RCTL14_ADC1_RCTL14_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_RCTL14_ADC1_RCTL14_DRCTR_SHFT 16
#define HWIO_ADC1_RCTL14_ADC1_RCTL14_DRCTR_MASK 0x000f0000
#define HWIO_ADC1_RCTL14_ADC1_RCTL14_DMM_SHFT 20
#define HWIO_ADC1_RCTL14_ADC1_RCTL14_DMM_MASK 0x00300000
#define HWIO_ADC1_RCTL14_ADC1_RCTL14_CFCLR_SHFT 23
#define HWIO_ADC1_RCTL14_ADC1_RCTL14_CFCLR_MASK 0x00800000
#define HWIO_ADC1_RCTL14_ADC1_RCTL14_WFR_SHFT 24
#define HWIO_ADC1_RCTL14_ADC1_RCTL14_WFR_MASK 0x01000000
#define HWIO_ADC1_RCTL14_ADC1_RCTL14_FEN_SHFT 25
#define HWIO_ADC1_RCTL14_ADC1_RCTL14_FEN_MASK 0x06000000
#define HWIO_ADC1_RCTL14_ADC1_RCTL14_SRGEN_SHFT 31
#define HWIO_ADC1_RCTL14_ADC1_RCTL14_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC1_RCTL15_ADDR  0xF0003F4C  
#define HWIO_ADC1_RCTL15_ADC1_RCTL15_RINTCNT_SHFT 8
#define HWIO_ADC1_RCTL15_ADC1_RCTL15_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC1_RCTL15_ADC1_RCTL15_DRCTR_SHFT 16
#define HWIO_ADC1_RCTL15_ADC1_RCTL15_DRCTR_MASK 0x000f0000
#define HWIO_ADC1_RCTL15_ADC1_RCTL15_DMM_SHFT 20
#define HWIO_ADC1_RCTL15_ADC1_RCTL15_DMM_MASK 0x00300000
#define HWIO_ADC1_RCTL15_ADC1_RCTL15_CFCLR_SHFT 23
#define HWIO_ADC1_RCTL15_ADC1_RCTL15_CFCLR_MASK 0x00800000
#define HWIO_ADC1_RCTL15_ADC1_RCTL15_WFR_SHFT 24
#define HWIO_ADC1_RCTL15_ADC1_RCTL15_WFR_MASK 0x01000000
#define HWIO_ADC1_RCTL15_ADC1_RCTL15_FEN_SHFT 25
#define HWIO_ADC1_RCTL15_ADC1_RCTL15_FEN_MASK 0x06000000
#define HWIO_ADC1_RCTL15_ADC1_RCTL15_SRGEN_SHFT 31
#define HWIO_ADC1_RCTL15_ADC1_RCTL15_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_RCTL0_ADDR  0xF0003F50  
#define HWIO_ADC2_RCTL0_ADC2_RCTL0_RINTCNT_SHFT 8
#define HWIO_ADC2_RCTL0_ADC2_RCTL0_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_RCTL0_ADC2_RCTL0_DRCTR_SHFT 16
#define HWIO_ADC2_RCTL0_ADC2_RCTL0_DRCTR_MASK 0x000f0000
#define HWIO_ADC2_RCTL0_ADC2_RCTL0_DMM_SHFT 20
#define HWIO_ADC2_RCTL0_ADC2_RCTL0_DMM_MASK 0x00300000
#define HWIO_ADC2_RCTL0_ADC2_RCTL0_CFCLR_SHFT 23
#define HWIO_ADC2_RCTL0_ADC2_RCTL0_CFCLR_MASK 0x00800000
#define HWIO_ADC2_RCTL0_ADC2_RCTL0_WFR_SHFT 24
#define HWIO_ADC2_RCTL0_ADC2_RCTL0_WFR_MASK 0x01000000
#define HWIO_ADC2_RCTL0_ADC2_RCTL0_FEN_SHFT 25
#define HWIO_ADC2_RCTL0_ADC2_RCTL0_FEN_MASK 0x06000000
#define HWIO_ADC2_RCTL0_ADC2_RCTL0_SRGEN_SHFT 31
#define HWIO_ADC2_RCTL0_ADC2_RCTL0_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_RCTL1_ADDR  0xF0003F54  
#define HWIO_ADC2_RCTL1_ADC2_RCTL1_RINTCNT_SHFT 8
#define HWIO_ADC2_RCTL1_ADC2_RCTL1_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_RCTL1_ADC2_RCTL1_DRCTR_SHFT 16
#define HWIO_ADC2_RCTL1_ADC2_RCTL1_DRCTR_MASK 0x000f0000
#define HWIO_ADC2_RCTL1_ADC2_RCTL1_DMM_SHFT 20
#define HWIO_ADC2_RCTL1_ADC2_RCTL1_DMM_MASK 0x00300000
#define HWIO_ADC2_RCTL1_ADC2_RCTL1_CFCLR_SHFT 23
#define HWIO_ADC2_RCTL1_ADC2_RCTL1_CFCLR_MASK 0x00800000
#define HWIO_ADC2_RCTL1_ADC2_RCTL1_WFR_SHFT 24
#define HWIO_ADC2_RCTL1_ADC2_RCTL1_WFR_MASK 0x01000000
#define HWIO_ADC2_RCTL1_ADC2_RCTL1_FEN_SHFT 25
#define HWIO_ADC2_RCTL1_ADC2_RCTL1_FEN_MASK 0x06000000
#define HWIO_ADC2_RCTL1_ADC2_RCTL1_SRGEN_SHFT 31
#define HWIO_ADC2_RCTL1_ADC2_RCTL1_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_RCTL2_ADDR  0xF0003F58  
#define HWIO_ADC2_RCTL2_ADC2_RCTL2_RINTCNT_SHFT 8
#define HWIO_ADC2_RCTL2_ADC2_RCTL2_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_RCTL2_ADC2_RCTL2_DRCTR_SHFT 16
#define HWIO_ADC2_RCTL2_ADC2_RCTL2_DRCTR_MASK 0x000f0000
#define HWIO_ADC2_RCTL2_ADC2_RCTL2_DMM_SHFT 20
#define HWIO_ADC2_RCTL2_ADC2_RCTL2_DMM_MASK 0x00300000
#define HWIO_ADC2_RCTL2_ADC2_RCTL2_CFCLR_SHFT 23
#define HWIO_ADC2_RCTL2_ADC2_RCTL2_CFCLR_MASK 0x00800000
#define HWIO_ADC2_RCTL2_ADC2_RCTL2_WFR_SHFT 24
#define HWIO_ADC2_RCTL2_ADC2_RCTL2_WFR_MASK 0x01000000
#define HWIO_ADC2_RCTL2_ADC2_RCTL2_FEN_SHFT 25
#define HWIO_ADC2_RCTL2_ADC2_RCTL2_FEN_MASK 0x06000000
#define HWIO_ADC2_RCTL2_ADC2_RCTL2_SRGEN_SHFT 31
#define HWIO_ADC2_RCTL2_ADC2_RCTL2_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_RCTL3_ADDR  0xF0003F5C  
#define HWIO_ADC2_RCTL3_ADC2_RCTL3_RINTCNT_SHFT 8
#define HWIO_ADC2_RCTL3_ADC2_RCTL3_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_RCTL3_ADC2_RCTL3_DRCTR_SHFT 16
#define HWIO_ADC2_RCTL3_ADC2_RCTL3_DRCTR_MASK 0x000f0000
#define HWIO_ADC2_RCTL3_ADC2_RCTL3_DMM_SHFT 20
#define HWIO_ADC2_RCTL3_ADC2_RCTL3_DMM_MASK 0x00300000
#define HWIO_ADC2_RCTL3_ADC2_RCTL3_CFCLR_SHFT 23
#define HWIO_ADC2_RCTL3_ADC2_RCTL3_CFCLR_MASK 0x00800000
#define HWIO_ADC2_RCTL3_ADC2_RCTL3_WFR_SHFT 24
#define HWIO_ADC2_RCTL3_ADC2_RCTL3_WFR_MASK 0x01000000
#define HWIO_ADC2_RCTL3_ADC2_RCTL3_FEN_SHFT 25
#define HWIO_ADC2_RCTL3_ADC2_RCTL3_FEN_MASK 0x06000000
#define HWIO_ADC2_RCTL3_ADC2_RCTL3_SRGEN_SHFT 31
#define HWIO_ADC2_RCTL3_ADC2_RCTL3_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_RCTL4_ADDR  0xF0003F60  
#define HWIO_ADC2_RCTL4_ADC2_RCTL4_RINTCNT_SHFT 8
#define HWIO_ADC2_RCTL4_ADC2_RCTL4_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_RCTL4_ADC2_RCTL4_DRCTR_SHFT 16
#define HWIO_ADC2_RCTL4_ADC2_RCTL4_DRCTR_MASK 0x000f0000
#define HWIO_ADC2_RCTL4_ADC2_RCTL4_DMM_SHFT 20
#define HWIO_ADC2_RCTL4_ADC2_RCTL4_DMM_MASK 0x00300000
#define HWIO_ADC2_RCTL4_ADC2_RCTL4_CFCLR_SHFT 23
#define HWIO_ADC2_RCTL4_ADC2_RCTL4_CFCLR_MASK 0x00800000
#define HWIO_ADC2_RCTL4_ADC2_RCTL4_WFR_SHFT 24
#define HWIO_ADC2_RCTL4_ADC2_RCTL4_WFR_MASK 0x01000000
#define HWIO_ADC2_RCTL4_ADC2_RCTL4_FEN_SHFT 25
#define HWIO_ADC2_RCTL4_ADC2_RCTL4_FEN_MASK 0x06000000
#define HWIO_ADC2_RCTL4_ADC2_RCTL4_SRGEN_SHFT 31
#define HWIO_ADC2_RCTL4_ADC2_RCTL4_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_RCTL5_ADDR  0xF0003F64  
#define HWIO_ADC2_RCTL5_ADC2_RCTL5_RINTCNT_SHFT 8
#define HWIO_ADC2_RCTL5_ADC2_RCTL5_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_RCTL5_ADC2_RCTL5_DRCTR_SHFT 16
#define HWIO_ADC2_RCTL5_ADC2_RCTL5_DRCTR_MASK 0x000f0000
#define HWIO_ADC2_RCTL5_ADC2_RCTL5_DMM_SHFT 20
#define HWIO_ADC2_RCTL5_ADC2_RCTL5_DMM_MASK 0x00300000
#define HWIO_ADC2_RCTL5_ADC2_RCTL5_CFCLR_SHFT 23
#define HWIO_ADC2_RCTL5_ADC2_RCTL5_CFCLR_MASK 0x00800000
#define HWIO_ADC2_RCTL5_ADC2_RCTL5_WFR_SHFT 24
#define HWIO_ADC2_RCTL5_ADC2_RCTL5_WFR_MASK 0x01000000
#define HWIO_ADC2_RCTL5_ADC2_RCTL5_FEN_SHFT 25
#define HWIO_ADC2_RCTL5_ADC2_RCTL5_FEN_MASK 0x06000000
#define HWIO_ADC2_RCTL5_ADC2_RCTL5_SRGEN_SHFT 31
#define HWIO_ADC2_RCTL5_ADC2_RCTL5_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_RCTL6_ADDR  0xF0003F68  
#define HWIO_ADC2_RCTL6_ADC2_RCTL6_RINTCNT_SHFT 8
#define HWIO_ADC2_RCTL6_ADC2_RCTL6_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_RCTL6_ADC2_RCTL6_DRCTR_SHFT 16
#define HWIO_ADC2_RCTL6_ADC2_RCTL6_DRCTR_MASK 0x000f0000
#define HWIO_ADC2_RCTL6_ADC2_RCTL6_DMM_SHFT 20
#define HWIO_ADC2_RCTL6_ADC2_RCTL6_DMM_MASK 0x00300000
#define HWIO_ADC2_RCTL6_ADC2_RCTL6_CFCLR_SHFT 23
#define HWIO_ADC2_RCTL6_ADC2_RCTL6_CFCLR_MASK 0x00800000
#define HWIO_ADC2_RCTL6_ADC2_RCTL6_WFR_SHFT 24
#define HWIO_ADC2_RCTL6_ADC2_RCTL6_WFR_MASK 0x01000000
#define HWIO_ADC2_RCTL6_ADC2_RCTL6_FEN_SHFT 25
#define HWIO_ADC2_RCTL6_ADC2_RCTL6_FEN_MASK 0x06000000
#define HWIO_ADC2_RCTL6_ADC2_RCTL6_SRGEN_SHFT 31
#define HWIO_ADC2_RCTL6_ADC2_RCTL6_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_RCTL7_ADDR  0xF0003F6C  
#define HWIO_ADC2_RCTL7_ADC2_RCTL7_RINTCNT_SHFT 8
#define HWIO_ADC2_RCTL7_ADC2_RCTL7_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_RCTL7_ADC2_RCTL7_DRCTR_SHFT 16
#define HWIO_ADC2_RCTL7_ADC2_RCTL7_DRCTR_MASK 0x000f0000
#define HWIO_ADC2_RCTL7_ADC2_RCTL7_DMM_SHFT 20
#define HWIO_ADC2_RCTL7_ADC2_RCTL7_DMM_MASK 0x00300000
#define HWIO_ADC2_RCTL7_ADC2_RCTL7_CFCLR_SHFT 23
#define HWIO_ADC2_RCTL7_ADC2_RCTL7_CFCLR_MASK 0x00800000
#define HWIO_ADC2_RCTL7_ADC2_RCTL7_WFR_SHFT 24
#define HWIO_ADC2_RCTL7_ADC2_RCTL7_WFR_MASK 0x01000000
#define HWIO_ADC2_RCTL7_ADC2_RCTL7_FEN_SHFT 25
#define HWIO_ADC2_RCTL7_ADC2_RCTL7_FEN_MASK 0x06000000
#define HWIO_ADC2_RCTL7_ADC2_RCTL7_SRGEN_SHFT 31
#define HWIO_ADC2_RCTL7_ADC2_RCTL7_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_RCTL8_ADDR  0xF0003F70  
#define HWIO_ADC2_RCTL8_ADC2_RCTL8_RINTCNT_SHFT 8
#define HWIO_ADC2_RCTL8_ADC2_RCTL8_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_RCTL8_ADC2_RCTL8_DRCTR_SHFT 16
#define HWIO_ADC2_RCTL8_ADC2_RCTL8_DRCTR_MASK 0x000f0000
#define HWIO_ADC2_RCTL8_ADC2_RCTL8_DMM_SHFT 20
#define HWIO_ADC2_RCTL8_ADC2_RCTL8_DMM_MASK 0x00300000
#define HWIO_ADC2_RCTL8_ADC2_RCTL8_CFCLR_SHFT 23
#define HWIO_ADC2_RCTL8_ADC2_RCTL8_CFCLR_MASK 0x00800000
#define HWIO_ADC2_RCTL8_ADC2_RCTL8_WFR_SHFT 24
#define HWIO_ADC2_RCTL8_ADC2_RCTL8_WFR_MASK 0x01000000
#define HWIO_ADC2_RCTL8_ADC2_RCTL8_FEN_SHFT 25
#define HWIO_ADC2_RCTL8_ADC2_RCTL8_FEN_MASK 0x06000000
#define HWIO_ADC2_RCTL8_ADC2_RCTL8_SRGEN_SHFT 31
#define HWIO_ADC2_RCTL8_ADC2_RCTL8_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_RCTL9_ADDR  0xF0003F74  
#define HWIO_ADC2_RCTL9_ADC2_RCTL9_RINTCNT_SHFT 8
#define HWIO_ADC2_RCTL9_ADC2_RCTL9_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_RCTL9_ADC2_RCTL9_DRCTR_SHFT 16
#define HWIO_ADC2_RCTL9_ADC2_RCTL9_DRCTR_MASK 0x000f0000
#define HWIO_ADC2_RCTL9_ADC2_RCTL9_DMM_SHFT 20
#define HWIO_ADC2_RCTL9_ADC2_RCTL9_DMM_MASK 0x00300000
#define HWIO_ADC2_RCTL9_ADC2_RCTL9_CFCLR_SHFT 23
#define HWIO_ADC2_RCTL9_ADC2_RCTL9_CFCLR_MASK 0x00800000
#define HWIO_ADC2_RCTL9_ADC2_RCTL9_WFR_SHFT 24
#define HWIO_ADC2_RCTL9_ADC2_RCTL9_WFR_MASK 0x01000000
#define HWIO_ADC2_RCTL9_ADC2_RCTL9_FEN_SHFT 25
#define HWIO_ADC2_RCTL9_ADC2_RCTL9_FEN_MASK 0x06000000
#define HWIO_ADC2_RCTL9_ADC2_RCTL9_SRGEN_SHFT 31
#define HWIO_ADC2_RCTL9_ADC2_RCTL9_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_RCTL10_ADDR  0xF0003F78  
#define HWIO_ADC2_RCTL10_ADC2_RCTL10_RINTCNT_SHFT 8
#define HWIO_ADC2_RCTL10_ADC2_RCTL10_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_RCTL10_ADC2_RCTL10_DRCTR_SHFT 16
#define HWIO_ADC2_RCTL10_ADC2_RCTL10_DRCTR_MASK 0x000f0000
#define HWIO_ADC2_RCTL10_ADC2_RCTL10_DMM_SHFT 20
#define HWIO_ADC2_RCTL10_ADC2_RCTL10_DMM_MASK 0x00300000
#define HWIO_ADC2_RCTL10_ADC2_RCTL10_CFCLR_SHFT 23
#define HWIO_ADC2_RCTL10_ADC2_RCTL10_CFCLR_MASK 0x00800000
#define HWIO_ADC2_RCTL10_ADC2_RCTL10_WFR_SHFT 24
#define HWIO_ADC2_RCTL10_ADC2_RCTL10_WFR_MASK 0x01000000
#define HWIO_ADC2_RCTL10_ADC2_RCTL10_FEN_SHFT 25
#define HWIO_ADC2_RCTL10_ADC2_RCTL10_FEN_MASK 0x06000000
#define HWIO_ADC2_RCTL10_ADC2_RCTL10_SRGEN_SHFT 31
#define HWIO_ADC2_RCTL10_ADC2_RCTL10_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_RCTL11_ADDR  0xF0003F7C  
#define HWIO_ADC2_RCTL11_ADC2_RCTL11_RINTCNT_SHFT 8
#define HWIO_ADC2_RCTL11_ADC2_RCTL11_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_RCTL11_ADC2_RCTL11_DRCTR_SHFT 16
#define HWIO_ADC2_RCTL11_ADC2_RCTL11_DRCTR_MASK 0x000f0000
#define HWIO_ADC2_RCTL11_ADC2_RCTL11_DMM_SHFT 20
#define HWIO_ADC2_RCTL11_ADC2_RCTL11_DMM_MASK 0x00300000
#define HWIO_ADC2_RCTL11_ADC2_RCTL11_CFCLR_SHFT 23
#define HWIO_ADC2_RCTL11_ADC2_RCTL11_CFCLR_MASK 0x00800000
#define HWIO_ADC2_RCTL11_ADC2_RCTL11_WFR_SHFT 24
#define HWIO_ADC2_RCTL11_ADC2_RCTL11_WFR_MASK 0x01000000
#define HWIO_ADC2_RCTL11_ADC2_RCTL11_FEN_SHFT 25
#define HWIO_ADC2_RCTL11_ADC2_RCTL11_FEN_MASK 0x06000000
#define HWIO_ADC2_RCTL11_ADC2_RCTL11_SRGEN_SHFT 31
#define HWIO_ADC2_RCTL11_ADC2_RCTL11_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_RCTL12_ADDR  0xF0003F80  
#define HWIO_ADC2_RCTL12_ADC2_RCTL12_RINTCNT_SHFT 8
#define HWIO_ADC2_RCTL12_ADC2_RCTL12_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_RCTL12_ADC2_RCTL12_DRCTR_SHFT 16
#define HWIO_ADC2_RCTL12_ADC2_RCTL12_DRCTR_MASK 0x000f0000
#define HWIO_ADC2_RCTL12_ADC2_RCTL12_DMM_SHFT 20
#define HWIO_ADC2_RCTL12_ADC2_RCTL12_DMM_MASK 0x00300000
#define HWIO_ADC2_RCTL12_ADC2_RCTL12_CFCLR_SHFT 23
#define HWIO_ADC2_RCTL12_ADC2_RCTL12_CFCLR_MASK 0x00800000
#define HWIO_ADC2_RCTL12_ADC2_RCTL12_WFR_SHFT 24
#define HWIO_ADC2_RCTL12_ADC2_RCTL12_WFR_MASK 0x01000000
#define HWIO_ADC2_RCTL12_ADC2_RCTL12_FEN_SHFT 25
#define HWIO_ADC2_RCTL12_ADC2_RCTL12_FEN_MASK 0x06000000
#define HWIO_ADC2_RCTL12_ADC2_RCTL12_SRGEN_SHFT 31
#define HWIO_ADC2_RCTL12_ADC2_RCTL12_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_RCTL13_ADDR  0xF0003F84  
#define HWIO_ADC2_RCTL13_ADC2_RCTL13_RINTCNT_SHFT 8
#define HWIO_ADC2_RCTL13_ADC2_RCTL13_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_RCTL13_ADC2_RCTL13_DRCTR_SHFT 16
#define HWIO_ADC2_RCTL13_ADC2_RCTL13_DRCTR_MASK 0x000f0000
#define HWIO_ADC2_RCTL13_ADC2_RCTL13_DMM_SHFT 20
#define HWIO_ADC2_RCTL13_ADC2_RCTL13_DMM_MASK 0x00300000
#define HWIO_ADC2_RCTL13_ADC2_RCTL13_CFCLR_SHFT 23
#define HWIO_ADC2_RCTL13_ADC2_RCTL13_CFCLR_MASK 0x00800000
#define HWIO_ADC2_RCTL13_ADC2_RCTL13_WFR_SHFT 24
#define HWIO_ADC2_RCTL13_ADC2_RCTL13_WFR_MASK 0x01000000
#define HWIO_ADC2_RCTL13_ADC2_RCTL13_FEN_SHFT 25
#define HWIO_ADC2_RCTL13_ADC2_RCTL13_FEN_MASK 0x06000000
#define HWIO_ADC2_RCTL13_ADC2_RCTL13_SRGEN_SHFT 31
#define HWIO_ADC2_RCTL13_ADC2_RCTL13_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_RCTL14_ADDR  0xF0003F88  
#define HWIO_ADC2_RCTL14_ADC2_RCTL14_RINTCNT_SHFT 8
#define HWIO_ADC2_RCTL14_ADC2_RCTL14_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_RCTL14_ADC2_RCTL14_DRCTR_SHFT 16
#define HWIO_ADC2_RCTL14_ADC2_RCTL14_DRCTR_MASK 0x000f0000
#define HWIO_ADC2_RCTL14_ADC2_RCTL14_DMM_SHFT 20
#define HWIO_ADC2_RCTL14_ADC2_RCTL14_DMM_MASK 0x00300000
#define HWIO_ADC2_RCTL14_ADC2_RCTL14_CFCLR_SHFT 23
#define HWIO_ADC2_RCTL14_ADC2_RCTL14_CFCLR_MASK 0x00800000
#define HWIO_ADC2_RCTL14_ADC2_RCTL14_WFR_SHFT 24
#define HWIO_ADC2_RCTL14_ADC2_RCTL14_WFR_MASK 0x01000000
#define HWIO_ADC2_RCTL14_ADC2_RCTL14_FEN_SHFT 25
#define HWIO_ADC2_RCTL14_ADC2_RCTL14_FEN_MASK 0x06000000
#define HWIO_ADC2_RCTL14_ADC2_RCTL14_SRGEN_SHFT 31
#define HWIO_ADC2_RCTL14_ADC2_RCTL14_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC2_RCTL15_ADDR  0xF0003F8C  
#define HWIO_ADC2_RCTL15_ADC2_RCTL15_RINTCNT_SHFT 8
#define HWIO_ADC2_RCTL15_ADC2_RCTL15_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC2_RCTL15_ADC2_RCTL15_DRCTR_SHFT 16
#define HWIO_ADC2_RCTL15_ADC2_RCTL15_DRCTR_MASK 0x000f0000
#define HWIO_ADC2_RCTL15_ADC2_RCTL15_DMM_SHFT 20
#define HWIO_ADC2_RCTL15_ADC2_RCTL15_DMM_MASK 0x00300000
#define HWIO_ADC2_RCTL15_ADC2_RCTL15_CFCLR_SHFT 23
#define HWIO_ADC2_RCTL15_ADC2_RCTL15_CFCLR_MASK 0x00800000
#define HWIO_ADC2_RCTL15_ADC2_RCTL15_WFR_SHFT 24
#define HWIO_ADC2_RCTL15_ADC2_RCTL15_WFR_MASK 0x01000000
#define HWIO_ADC2_RCTL15_ADC2_RCTL15_FEN_SHFT 25
#define HWIO_ADC2_RCTL15_ADC2_RCTL15_FEN_MASK 0x06000000
#define HWIO_ADC2_RCTL15_ADC2_RCTL15_SRGEN_SHFT 31
#define HWIO_ADC2_RCTL15_ADC2_RCTL15_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_RCTL0_ADDR  0xF0003F90  
#define HWIO_ADC3_RCTL0_ADC3_RCTL0_RINTCNT_SHFT 8
#define HWIO_ADC3_RCTL0_ADC3_RCTL0_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_RCTL0_ADC3_RCTL0_DRCTR_SHFT 16
#define HWIO_ADC3_RCTL0_ADC3_RCTL0_DRCTR_MASK 0x000f0000
#define HWIO_ADC3_RCTL0_ADC3_RCTL0_DMM_SHFT 20
#define HWIO_ADC3_RCTL0_ADC3_RCTL0_DMM_MASK 0x00300000
#define HWIO_ADC3_RCTL0_ADC3_RCTL0_CFCLR_SHFT 23
#define HWIO_ADC3_RCTL0_ADC3_RCTL0_CFCLR_MASK 0x00800000
#define HWIO_ADC3_RCTL0_ADC3_RCTL0_WFR_SHFT 24
#define HWIO_ADC3_RCTL0_ADC3_RCTL0_WFR_MASK 0x01000000
#define HWIO_ADC3_RCTL0_ADC3_RCTL0_FEN_SHFT 25
#define HWIO_ADC3_RCTL0_ADC3_RCTL0_FEN_MASK 0x06000000
#define HWIO_ADC3_RCTL0_ADC3_RCTL0_SRGEN_SHFT 31
#define HWIO_ADC3_RCTL0_ADC3_RCTL0_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_RCTL1_ADDR  0xF0003F94  
#define HWIO_ADC3_RCTL1_ADC3_RCTL1_RINTCNT_SHFT 8
#define HWIO_ADC3_RCTL1_ADC3_RCTL1_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_RCTL1_ADC3_RCTL1_DRCTR_SHFT 16
#define HWIO_ADC3_RCTL1_ADC3_RCTL1_DRCTR_MASK 0x000f0000
#define HWIO_ADC3_RCTL1_ADC3_RCTL1_DMM_SHFT 20
#define HWIO_ADC3_RCTL1_ADC3_RCTL1_DMM_MASK 0x00300000
#define HWIO_ADC3_RCTL1_ADC3_RCTL1_CFCLR_SHFT 23
#define HWIO_ADC3_RCTL1_ADC3_RCTL1_CFCLR_MASK 0x00800000
#define HWIO_ADC3_RCTL1_ADC3_RCTL1_WFR_SHFT 24
#define HWIO_ADC3_RCTL1_ADC3_RCTL1_WFR_MASK 0x01000000
#define HWIO_ADC3_RCTL1_ADC3_RCTL1_FEN_SHFT 25
#define HWIO_ADC3_RCTL1_ADC3_RCTL1_FEN_MASK 0x06000000
#define HWIO_ADC3_RCTL1_ADC3_RCTL1_SRGEN_SHFT 31
#define HWIO_ADC3_RCTL1_ADC3_RCTL1_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_RCTL2_ADDR  0xF0003F98  
#define HWIO_ADC3_RCTL2_ADC3_RCTL2_RINTCNT_SHFT 8
#define HWIO_ADC3_RCTL2_ADC3_RCTL2_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_RCTL2_ADC3_RCTL2_DRCTR_SHFT 16
#define HWIO_ADC3_RCTL2_ADC3_RCTL2_DRCTR_MASK 0x000f0000
#define HWIO_ADC3_RCTL2_ADC3_RCTL2_DMM_SHFT 20
#define HWIO_ADC3_RCTL2_ADC3_RCTL2_DMM_MASK 0x00300000
#define HWIO_ADC3_RCTL2_ADC3_RCTL2_CFCLR_SHFT 23
#define HWIO_ADC3_RCTL2_ADC3_RCTL2_CFCLR_MASK 0x00800000
#define HWIO_ADC3_RCTL2_ADC3_RCTL2_WFR_SHFT 24
#define HWIO_ADC3_RCTL2_ADC3_RCTL2_WFR_MASK 0x01000000
#define HWIO_ADC3_RCTL2_ADC3_RCTL2_FEN_SHFT 25
#define HWIO_ADC3_RCTL2_ADC3_RCTL2_FEN_MASK 0x06000000
#define HWIO_ADC3_RCTL2_ADC3_RCTL2_SRGEN_SHFT 31
#define HWIO_ADC3_RCTL2_ADC3_RCTL2_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_RCTL3_ADDR  0xF0003F9C  
#define HWIO_ADC3_RCTL3_ADC3_RCTL3_RINTCNT_SHFT 8
#define HWIO_ADC3_RCTL3_ADC3_RCTL3_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_RCTL3_ADC3_RCTL3_DRCTR_SHFT 16
#define HWIO_ADC3_RCTL3_ADC3_RCTL3_DRCTR_MASK 0x000f0000
#define HWIO_ADC3_RCTL3_ADC3_RCTL3_DMM_SHFT 20
#define HWIO_ADC3_RCTL3_ADC3_RCTL3_DMM_MASK 0x00300000
#define HWIO_ADC3_RCTL3_ADC3_RCTL3_CFCLR_SHFT 23
#define HWIO_ADC3_RCTL3_ADC3_RCTL3_CFCLR_MASK 0x00800000
#define HWIO_ADC3_RCTL3_ADC3_RCTL3_WFR_SHFT 24
#define HWIO_ADC3_RCTL3_ADC3_RCTL3_WFR_MASK 0x01000000
#define HWIO_ADC3_RCTL3_ADC3_RCTL3_FEN_SHFT 25
#define HWIO_ADC3_RCTL3_ADC3_RCTL3_FEN_MASK 0x06000000
#define HWIO_ADC3_RCTL3_ADC3_RCTL3_SRGEN_SHFT 31
#define HWIO_ADC3_RCTL3_ADC3_RCTL3_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_RCTL4_ADDR  0xF0003FA0  
#define HWIO_ADC3_RCTL4_ADC3_RCTL4_RINTCNT_SHFT 8
#define HWIO_ADC3_RCTL4_ADC3_RCTL4_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_RCTL4_ADC3_RCTL4_DRCTR_SHFT 16
#define HWIO_ADC3_RCTL4_ADC3_RCTL4_DRCTR_MASK 0x000f0000
#define HWIO_ADC3_RCTL4_ADC3_RCTL4_DMM_SHFT 20
#define HWIO_ADC3_RCTL4_ADC3_RCTL4_DMM_MASK 0x00300000
#define HWIO_ADC3_RCTL4_ADC3_RCTL4_CFCLR_SHFT 23
#define HWIO_ADC3_RCTL4_ADC3_RCTL4_CFCLR_MASK 0x00800000
#define HWIO_ADC3_RCTL4_ADC3_RCTL4_WFR_SHFT 24
#define HWIO_ADC3_RCTL4_ADC3_RCTL4_WFR_MASK 0x01000000
#define HWIO_ADC3_RCTL4_ADC3_RCTL4_FEN_SHFT 25
#define HWIO_ADC3_RCTL4_ADC3_RCTL4_FEN_MASK 0x06000000
#define HWIO_ADC3_RCTL4_ADC3_RCTL4_SRGEN_SHFT 31
#define HWIO_ADC3_RCTL4_ADC3_RCTL4_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_RCTL5_ADDR  0xF0003FA4  
#define HWIO_ADC3_RCTL5_ADC3_RCTL5_RINTCNT_SHFT 8
#define HWIO_ADC3_RCTL5_ADC3_RCTL5_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_RCTL5_ADC3_RCTL5_DRCTR_SHFT 16
#define HWIO_ADC3_RCTL5_ADC3_RCTL5_DRCTR_MASK 0x000f0000
#define HWIO_ADC3_RCTL5_ADC3_RCTL5_DMM_SHFT 20
#define HWIO_ADC3_RCTL5_ADC3_RCTL5_DMM_MASK 0x00300000
#define HWIO_ADC3_RCTL5_ADC3_RCTL5_CFCLR_SHFT 23
#define HWIO_ADC3_RCTL5_ADC3_RCTL5_CFCLR_MASK 0x00800000
#define HWIO_ADC3_RCTL5_ADC3_RCTL5_WFR_SHFT 24
#define HWIO_ADC3_RCTL5_ADC3_RCTL5_WFR_MASK 0x01000000
#define HWIO_ADC3_RCTL5_ADC3_RCTL5_FEN_SHFT 25
#define HWIO_ADC3_RCTL5_ADC3_RCTL5_FEN_MASK 0x06000000
#define HWIO_ADC3_RCTL5_ADC3_RCTL5_SRGEN_SHFT 31
#define HWIO_ADC3_RCTL5_ADC3_RCTL5_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_RCTL6_ADDR  0xF0003FA8  
#define HWIO_ADC3_RCTL6_ADC3_RCTL6_RINTCNT_SHFT 8
#define HWIO_ADC3_RCTL6_ADC3_RCTL6_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_RCTL6_ADC3_RCTL6_DRCTR_SHFT 16
#define HWIO_ADC3_RCTL6_ADC3_RCTL6_DRCTR_MASK 0x000f0000
#define HWIO_ADC3_RCTL6_ADC3_RCTL6_DMM_SHFT 20
#define HWIO_ADC3_RCTL6_ADC3_RCTL6_DMM_MASK 0x00300000
#define HWIO_ADC3_RCTL6_ADC3_RCTL6_CFCLR_SHFT 23
#define HWIO_ADC3_RCTL6_ADC3_RCTL6_CFCLR_MASK 0x00800000
#define HWIO_ADC3_RCTL6_ADC3_RCTL6_WFR_SHFT 24
#define HWIO_ADC3_RCTL6_ADC3_RCTL6_WFR_MASK 0x01000000
#define HWIO_ADC3_RCTL6_ADC3_RCTL6_FEN_SHFT 25
#define HWIO_ADC3_RCTL6_ADC3_RCTL6_FEN_MASK 0x06000000
#define HWIO_ADC3_RCTL6_ADC3_RCTL6_SRGEN_SHFT 31
#define HWIO_ADC3_RCTL6_ADC3_RCTL6_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_RCTL7_ADDR  0xF0003FAC  
#define HWIO_ADC3_RCTL7_ADC3_RCTL7_RINTCNT_SHFT 8
#define HWIO_ADC3_RCTL7_ADC3_RCTL7_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_RCTL7_ADC3_RCTL7_DRCTR_SHFT 16
#define HWIO_ADC3_RCTL7_ADC3_RCTL7_DRCTR_MASK 0x000f0000
#define HWIO_ADC3_RCTL7_ADC3_RCTL7_DMM_SHFT 20
#define HWIO_ADC3_RCTL7_ADC3_RCTL7_DMM_MASK 0x00300000
#define HWIO_ADC3_RCTL7_ADC3_RCTL7_CFCLR_SHFT 23
#define HWIO_ADC3_RCTL7_ADC3_RCTL7_CFCLR_MASK 0x00800000
#define HWIO_ADC3_RCTL7_ADC3_RCTL7_WFR_SHFT 24
#define HWIO_ADC3_RCTL7_ADC3_RCTL7_WFR_MASK 0x01000000
#define HWIO_ADC3_RCTL7_ADC3_RCTL7_FEN_SHFT 25
#define HWIO_ADC3_RCTL7_ADC3_RCTL7_FEN_MASK 0x06000000
#define HWIO_ADC3_RCTL7_ADC3_RCTL7_SRGEN_SHFT 31
#define HWIO_ADC3_RCTL7_ADC3_RCTL7_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_RCTL8_ADDR  0xF0003FB0  
#define HWIO_ADC3_RCTL8_ADC3_RCTL8_RINTCNT_SHFT 8
#define HWIO_ADC3_RCTL8_ADC3_RCTL8_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_RCTL8_ADC3_RCTL8_DRCTR_SHFT 16
#define HWIO_ADC3_RCTL8_ADC3_RCTL8_DRCTR_MASK 0x000f0000
#define HWIO_ADC3_RCTL8_ADC3_RCTL8_DMM_SHFT 20
#define HWIO_ADC3_RCTL8_ADC3_RCTL8_DMM_MASK 0x00300000
#define HWIO_ADC3_RCTL8_ADC3_RCTL8_CFCLR_SHFT 23
#define HWIO_ADC3_RCTL8_ADC3_RCTL8_CFCLR_MASK 0x00800000
#define HWIO_ADC3_RCTL8_ADC3_RCTL8_WFR_SHFT 24
#define HWIO_ADC3_RCTL8_ADC3_RCTL8_WFR_MASK 0x01000000
#define HWIO_ADC3_RCTL8_ADC3_RCTL8_FEN_SHFT 25
#define HWIO_ADC3_RCTL8_ADC3_RCTL8_FEN_MASK 0x06000000
#define HWIO_ADC3_RCTL8_ADC3_RCTL8_SRGEN_SHFT 31
#define HWIO_ADC3_RCTL8_ADC3_RCTL8_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_RCTL9_ADDR  0xF0003FB4  
#define HWIO_ADC3_RCTL9_ADC3_RCTL9_RINTCNT_SHFT 8
#define HWIO_ADC3_RCTL9_ADC3_RCTL9_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_RCTL9_ADC3_RCTL9_DRCTR_SHFT 16
#define HWIO_ADC3_RCTL9_ADC3_RCTL9_DRCTR_MASK 0x000f0000
#define HWIO_ADC3_RCTL9_ADC3_RCTL9_DMM_SHFT 20
#define HWIO_ADC3_RCTL9_ADC3_RCTL9_DMM_MASK 0x00300000
#define HWIO_ADC3_RCTL9_ADC3_RCTL9_CFCLR_SHFT 23
#define HWIO_ADC3_RCTL9_ADC3_RCTL9_CFCLR_MASK 0x00800000
#define HWIO_ADC3_RCTL9_ADC3_RCTL9_WFR_SHFT 24
#define HWIO_ADC3_RCTL9_ADC3_RCTL9_WFR_MASK 0x01000000
#define HWIO_ADC3_RCTL9_ADC3_RCTL9_FEN_SHFT 25
#define HWIO_ADC3_RCTL9_ADC3_RCTL9_FEN_MASK 0x06000000
#define HWIO_ADC3_RCTL9_ADC3_RCTL9_SRGEN_SHFT 31
#define HWIO_ADC3_RCTL9_ADC3_RCTL9_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_RCTL10_ADDR  0xF0003FB8  
#define HWIO_ADC3_RCTL10_ADC3_RCTL10_RINTCNT_SHFT 8
#define HWIO_ADC3_RCTL10_ADC3_RCTL10_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_RCTL10_ADC3_RCTL10_DRCTR_SHFT 16
#define HWIO_ADC3_RCTL10_ADC3_RCTL10_DRCTR_MASK 0x000f0000
#define HWIO_ADC3_RCTL10_ADC3_RCTL10_DMM_SHFT 20
#define HWIO_ADC3_RCTL10_ADC3_RCTL10_DMM_MASK 0x00300000
#define HWIO_ADC3_RCTL10_ADC3_RCTL10_CFCLR_SHFT 23
#define HWIO_ADC3_RCTL10_ADC3_RCTL10_CFCLR_MASK 0x00800000
#define HWIO_ADC3_RCTL10_ADC3_RCTL10_WFR_SHFT 24
#define HWIO_ADC3_RCTL10_ADC3_RCTL10_WFR_MASK 0x01000000
#define HWIO_ADC3_RCTL10_ADC3_RCTL10_FEN_SHFT 25
#define HWIO_ADC3_RCTL10_ADC3_RCTL10_FEN_MASK 0x06000000
#define HWIO_ADC3_RCTL10_ADC3_RCTL10_SRGEN_SHFT 31
#define HWIO_ADC3_RCTL10_ADC3_RCTL10_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_RCTL11_ADDR  0xF0003FBC  
#define HWIO_ADC3_RCTL11_ADC3_RCTL11_RINTCNT_SHFT 8
#define HWIO_ADC3_RCTL11_ADC3_RCTL11_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_RCTL11_ADC3_RCTL11_DRCTR_SHFT 16
#define HWIO_ADC3_RCTL11_ADC3_RCTL11_DRCTR_MASK 0x000f0000
#define HWIO_ADC3_RCTL11_ADC3_RCTL11_DMM_SHFT 20
#define HWIO_ADC3_RCTL11_ADC3_RCTL11_DMM_MASK 0x00300000
#define HWIO_ADC3_RCTL11_ADC3_RCTL11_CFCLR_SHFT 23
#define HWIO_ADC3_RCTL11_ADC3_RCTL11_CFCLR_MASK 0x00800000
#define HWIO_ADC3_RCTL11_ADC3_RCTL11_WFR_SHFT 24
#define HWIO_ADC3_RCTL11_ADC3_RCTL11_WFR_MASK 0x01000000
#define HWIO_ADC3_RCTL11_ADC3_RCTL11_FEN_SHFT 25
#define HWIO_ADC3_RCTL11_ADC3_RCTL11_FEN_MASK 0x06000000
#define HWIO_ADC3_RCTL11_ADC3_RCTL11_SRGEN_SHFT 31
#define HWIO_ADC3_RCTL11_ADC3_RCTL11_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_RCTL12_ADDR  0xF0003FC0  
#define HWIO_ADC3_RCTL12_ADC3_RCTL12_RINTCNT_SHFT 8
#define HWIO_ADC3_RCTL12_ADC3_RCTL12_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_RCTL12_ADC3_RCTL12_DRCTR_SHFT 16
#define HWIO_ADC3_RCTL12_ADC3_RCTL12_DRCTR_MASK 0x000f0000
#define HWIO_ADC3_RCTL12_ADC3_RCTL12_DMM_SHFT 20
#define HWIO_ADC3_RCTL12_ADC3_RCTL12_DMM_MASK 0x00300000
#define HWIO_ADC3_RCTL12_ADC3_RCTL12_CFCLR_SHFT 23
#define HWIO_ADC3_RCTL12_ADC3_RCTL12_CFCLR_MASK 0x00800000
#define HWIO_ADC3_RCTL12_ADC3_RCTL12_WFR_SHFT 24
#define HWIO_ADC3_RCTL12_ADC3_RCTL12_WFR_MASK 0x01000000
#define HWIO_ADC3_RCTL12_ADC3_RCTL12_FEN_SHFT 25
#define HWIO_ADC3_RCTL12_ADC3_RCTL12_FEN_MASK 0x06000000
#define HWIO_ADC3_RCTL12_ADC3_RCTL12_SRGEN_SHFT 31
#define HWIO_ADC3_RCTL12_ADC3_RCTL12_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_RCTL13_ADDR  0xF0003FC4  
#define HWIO_ADC3_RCTL13_ADC3_RCTL13_RINTCNT_SHFT 8
#define HWIO_ADC3_RCTL13_ADC3_RCTL13_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_RCTL13_ADC3_RCTL13_DRCTR_SHFT 16
#define HWIO_ADC3_RCTL13_ADC3_RCTL13_DRCTR_MASK 0x000f0000
#define HWIO_ADC3_RCTL13_ADC3_RCTL13_DMM_SHFT 20
#define HWIO_ADC3_RCTL13_ADC3_RCTL13_DMM_MASK 0x00300000
#define HWIO_ADC3_RCTL13_ADC3_RCTL13_CFCLR_SHFT 23
#define HWIO_ADC3_RCTL13_ADC3_RCTL13_CFCLR_MASK 0x00800000
#define HWIO_ADC3_RCTL13_ADC3_RCTL13_WFR_SHFT 24
#define HWIO_ADC3_RCTL13_ADC3_RCTL13_WFR_MASK 0x01000000
#define HWIO_ADC3_RCTL13_ADC3_RCTL13_FEN_SHFT 25
#define HWIO_ADC3_RCTL13_ADC3_RCTL13_FEN_MASK 0x06000000
#define HWIO_ADC3_RCTL13_ADC3_RCTL13_SRGEN_SHFT 31
#define HWIO_ADC3_RCTL13_ADC3_RCTL13_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_RCTL14_ADDR  0xF0003FC8  
#define HWIO_ADC3_RCTL14_ADC3_RCTL14_RINTCNT_SHFT 8
#define HWIO_ADC3_RCTL14_ADC3_RCTL14_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_RCTL14_ADC3_RCTL14_DRCTR_SHFT 16
#define HWIO_ADC3_RCTL14_ADC3_RCTL14_DRCTR_MASK 0x000f0000
#define HWIO_ADC3_RCTL14_ADC3_RCTL14_DMM_SHFT 20
#define HWIO_ADC3_RCTL14_ADC3_RCTL14_DMM_MASK 0x00300000
#define HWIO_ADC3_RCTL14_ADC3_RCTL14_CFCLR_SHFT 23
#define HWIO_ADC3_RCTL14_ADC3_RCTL14_CFCLR_MASK 0x00800000
#define HWIO_ADC3_RCTL14_ADC3_RCTL14_WFR_SHFT 24
#define HWIO_ADC3_RCTL14_ADC3_RCTL14_WFR_MASK 0x01000000
#define HWIO_ADC3_RCTL14_ADC3_RCTL14_FEN_SHFT 25
#define HWIO_ADC3_RCTL14_ADC3_RCTL14_FEN_MASK 0x06000000
#define HWIO_ADC3_RCTL14_ADC3_RCTL14_SRGEN_SHFT 31
#define HWIO_ADC3_RCTL14_ADC3_RCTL14_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC3_RCTL15_ADDR  0xF0003FCC  
#define HWIO_ADC3_RCTL15_ADC3_RCTL15_RINTCNT_SHFT 8
#define HWIO_ADC3_RCTL15_ADC3_RCTL15_RINTCNT_MASK 0x0000ff00
#define HWIO_ADC3_RCTL15_ADC3_RCTL15_DRCTR_SHFT 16
#define HWIO_ADC3_RCTL15_ADC3_RCTL15_DRCTR_MASK 0x000f0000
#define HWIO_ADC3_RCTL15_ADC3_RCTL15_DMM_SHFT 20
#define HWIO_ADC3_RCTL15_ADC3_RCTL15_DMM_MASK 0x00300000
#define HWIO_ADC3_RCTL15_ADC3_RCTL15_CFCLR_SHFT 23
#define HWIO_ADC3_RCTL15_ADC3_RCTL15_CFCLR_MASK 0x00800000
#define HWIO_ADC3_RCTL15_ADC3_RCTL15_WFR_SHFT 24
#define HWIO_ADC3_RCTL15_ADC3_RCTL15_WFR_MASK 0x01000000
#define HWIO_ADC3_RCTL15_ADC3_RCTL15_FEN_SHFT 25
#define HWIO_ADC3_RCTL15_ADC3_RCTL15_FEN_MASK 0x06000000
#define HWIO_ADC3_RCTL15_ADC3_RCTL15_SRGEN_SHFT 31
#define HWIO_ADC3_RCTL15_ADC3_RCTL15_SRGEN_MASK 0x80000000


//--------

#define HWIO_ADC0_RES0_ADDR  0xF00041D0  
#define HWIO_ADC0_RES0_ADC0_RES0_RESULT_SHFT 0
#define HWIO_ADC0_RES0_ADC0_RES0_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RES0_ADC0_RES0_DRC_SHFT 16
#define HWIO_ADC0_RES0_ADC0_RES0_DRC_MASK 0x000f0000
#define HWIO_ADC0_RES0_ADC0_RES0_CHNR_SHFT 20
#define HWIO_ADC0_RES0_ADC0_RES0_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RES0_ADC0_RES0_EMUX_SHFT 25
#define HWIO_ADC0_RES0_ADC0_RES0_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RES0_ADC0_RES0_CRS_SHFT 28
#define HWIO_ADC0_RES0_ADC0_RES0_CRS_MASK 0x30000000
#define HWIO_ADC0_RES0_ADC0_RES0_CF_SHFT 30
#define HWIO_ADC0_RES0_ADC0_RES0_CF_MASK 0x40000000
#define HWIO_ADC0_RES0_ADC0_RES0_VF_SHFT 31
#define HWIO_ADC0_RES0_ADC0_RES0_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RES1_ADDR  0xF00041D4  
#define HWIO_ADC0_RES1_ADC0_RES1_RESULT_SHFT 0
#define HWIO_ADC0_RES1_ADC0_RES1_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RES1_ADC0_RES1_DRC_SHFT 16
#define HWIO_ADC0_RES1_ADC0_RES1_DRC_MASK 0x000f0000
#define HWIO_ADC0_RES1_ADC0_RES1_CHNR_SHFT 20
#define HWIO_ADC0_RES1_ADC0_RES1_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RES1_ADC0_RES1_EMUX_SHFT 25
#define HWIO_ADC0_RES1_ADC0_RES1_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RES1_ADC0_RES1_CRS_SHFT 28
#define HWIO_ADC0_RES1_ADC0_RES1_CRS_MASK 0x30000000
#define HWIO_ADC0_RES1_ADC0_RES1_CF_SHFT 30
#define HWIO_ADC0_RES1_ADC0_RES1_CF_MASK 0x40000000
#define HWIO_ADC0_RES1_ADC0_RES1_VF_SHFT 31
#define HWIO_ADC0_RES1_ADC0_RES1_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RES2_ADDR  0xF00041D8  
#define HWIO_ADC0_RES2_ADC0_RES2_RESULT_SHFT 0
#define HWIO_ADC0_RES2_ADC0_RES2_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RES2_ADC0_RES2_DRC_SHFT 16
#define HWIO_ADC0_RES2_ADC0_RES2_DRC_MASK 0x000f0000
#define HWIO_ADC0_RES2_ADC0_RES2_CHNR_SHFT 20
#define HWIO_ADC0_RES2_ADC0_RES2_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RES2_ADC0_RES2_EMUX_SHFT 25
#define HWIO_ADC0_RES2_ADC0_RES2_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RES2_ADC0_RES2_CRS_SHFT 28
#define HWIO_ADC0_RES2_ADC0_RES2_CRS_MASK 0x30000000
#define HWIO_ADC0_RES2_ADC0_RES2_CF_SHFT 30
#define HWIO_ADC0_RES2_ADC0_RES2_CF_MASK 0x40000000
#define HWIO_ADC0_RES2_ADC0_RES2_VF_SHFT 31
#define HWIO_ADC0_RES2_ADC0_RES2_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RES3_ADDR  0xF00041DC  
#define HWIO_ADC0_RES3_ADC0_RES3_RESULT_SHFT 0
#define HWIO_ADC0_RES3_ADC0_RES3_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RES3_ADC0_RES3_DRC_SHFT 16
#define HWIO_ADC0_RES3_ADC0_RES3_DRC_MASK 0x000f0000
#define HWIO_ADC0_RES3_ADC0_RES3_CHNR_SHFT 20
#define HWIO_ADC0_RES3_ADC0_RES3_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RES3_ADC0_RES3_EMUX_SHFT 25
#define HWIO_ADC0_RES3_ADC0_RES3_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RES3_ADC0_RES3_CRS_SHFT 28
#define HWIO_ADC0_RES3_ADC0_RES3_CRS_MASK 0x30000000
#define HWIO_ADC0_RES3_ADC0_RES3_CF_SHFT 30
#define HWIO_ADC0_RES3_ADC0_RES3_CF_MASK 0x40000000
#define HWIO_ADC0_RES3_ADC0_RES3_VF_SHFT 31
#define HWIO_ADC0_RES3_ADC0_RES3_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RES4_ADDR  0xF00041E0  
#define HWIO_ADC0_RES4_ADC0_RES4_RESULT_SHFT 0
#define HWIO_ADC0_RES4_ADC0_RES4_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RES4_ADC0_RES4_DRC_SHFT 16
#define HWIO_ADC0_RES4_ADC0_RES4_DRC_MASK 0x000f0000
#define HWIO_ADC0_RES4_ADC0_RES4_CHNR_SHFT 20
#define HWIO_ADC0_RES4_ADC0_RES4_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RES4_ADC0_RES4_EMUX_SHFT 25
#define HWIO_ADC0_RES4_ADC0_RES4_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RES4_ADC0_RES4_CRS_SHFT 28
#define HWIO_ADC0_RES4_ADC0_RES4_CRS_MASK 0x30000000
#define HWIO_ADC0_RES4_ADC0_RES4_CF_SHFT 30
#define HWIO_ADC0_RES4_ADC0_RES4_CF_MASK 0x40000000
#define HWIO_ADC0_RES4_ADC0_RES4_VF_SHFT 31
#define HWIO_ADC0_RES4_ADC0_RES4_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RES5_ADDR  0xF00041E4  
#define HWIO_ADC0_RES5_ADC0_RES5_RESULT_SHFT 0
#define HWIO_ADC0_RES5_ADC0_RES5_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RES5_ADC0_RES5_DRC_SHFT 16
#define HWIO_ADC0_RES5_ADC0_RES5_DRC_MASK 0x000f0000
#define HWIO_ADC0_RES5_ADC0_RES5_CHNR_SHFT 20
#define HWIO_ADC0_RES5_ADC0_RES5_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RES5_ADC0_RES5_EMUX_SHFT 25
#define HWIO_ADC0_RES5_ADC0_RES5_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RES5_ADC0_RES5_CRS_SHFT 28
#define HWIO_ADC0_RES5_ADC0_RES5_CRS_MASK 0x30000000
#define HWIO_ADC0_RES5_ADC0_RES5_CF_SHFT 30
#define HWIO_ADC0_RES5_ADC0_RES5_CF_MASK 0x40000000
#define HWIO_ADC0_RES5_ADC0_RES5_VF_SHFT 31
#define HWIO_ADC0_RES5_ADC0_RES5_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RES6_ADDR  0xF00041E8  
#define HWIO_ADC0_RES6_ADC0_RES6_RESULT_SHFT 0
#define HWIO_ADC0_RES6_ADC0_RES6_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RES6_ADC0_RES6_DRC_SHFT 16
#define HWIO_ADC0_RES6_ADC0_RES6_DRC_MASK 0x000f0000
#define HWIO_ADC0_RES6_ADC0_RES6_CHNR_SHFT 20
#define HWIO_ADC0_RES6_ADC0_RES6_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RES6_ADC0_RES6_EMUX_SHFT 25
#define HWIO_ADC0_RES6_ADC0_RES6_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RES6_ADC0_RES6_CRS_SHFT 28
#define HWIO_ADC0_RES6_ADC0_RES6_CRS_MASK 0x30000000
#define HWIO_ADC0_RES6_ADC0_RES6_CF_SHFT 30
#define HWIO_ADC0_RES6_ADC0_RES6_CF_MASK 0x40000000
#define HWIO_ADC0_RES6_ADC0_RES6_VF_SHFT 31
#define HWIO_ADC0_RES6_ADC0_RES6_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RES7_ADDR  0xF00041EC  
#define HWIO_ADC0_RES7_ADC0_RES7_RESULT_SHFT 0
#define HWIO_ADC0_RES7_ADC0_RES7_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RES7_ADC0_RES7_DRC_SHFT 16
#define HWIO_ADC0_RES7_ADC0_RES7_DRC_MASK 0x000f0000
#define HWIO_ADC0_RES7_ADC0_RES7_CHNR_SHFT 20
#define HWIO_ADC0_RES7_ADC0_RES7_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RES7_ADC0_RES7_EMUX_SHFT 25
#define HWIO_ADC0_RES7_ADC0_RES7_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RES7_ADC0_RES7_CRS_SHFT 28
#define HWIO_ADC0_RES7_ADC0_RES7_CRS_MASK 0x30000000
#define HWIO_ADC0_RES7_ADC0_RES7_CF_SHFT 30
#define HWIO_ADC0_RES7_ADC0_RES7_CF_MASK 0x40000000
#define HWIO_ADC0_RES7_ADC0_RES7_VF_SHFT 31
#define HWIO_ADC0_RES7_ADC0_RES7_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RES8_ADDR  0xF00041F0  
#define HWIO_ADC0_RES8_ADC0_RES8_RESULT_SHFT 0
#define HWIO_ADC0_RES8_ADC0_RES8_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RES8_ADC0_RES8_DRC_SHFT 16
#define HWIO_ADC0_RES8_ADC0_RES8_DRC_MASK 0x000f0000
#define HWIO_ADC0_RES8_ADC0_RES8_CHNR_SHFT 20
#define HWIO_ADC0_RES8_ADC0_RES8_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RES8_ADC0_RES8_EMUX_SHFT 25
#define HWIO_ADC0_RES8_ADC0_RES8_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RES8_ADC0_RES8_CRS_SHFT 28
#define HWIO_ADC0_RES8_ADC0_RES8_CRS_MASK 0x30000000
#define HWIO_ADC0_RES8_ADC0_RES8_CF_SHFT 30
#define HWIO_ADC0_RES8_ADC0_RES8_CF_MASK 0x40000000
#define HWIO_ADC0_RES8_ADC0_RES8_VF_SHFT 31
#define HWIO_ADC0_RES8_ADC0_RES8_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RES9_ADDR  0xF00041F4  
#define HWIO_ADC0_RES9_ADC0_RES9_RESULT_SHFT 0
#define HWIO_ADC0_RES9_ADC0_RES9_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RES9_ADC0_RES9_DRC_SHFT 16
#define HWIO_ADC0_RES9_ADC0_RES9_DRC_MASK 0x000f0000
#define HWIO_ADC0_RES9_ADC0_RES9_CHNR_SHFT 20
#define HWIO_ADC0_RES9_ADC0_RES9_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RES9_ADC0_RES9_EMUX_SHFT 25
#define HWIO_ADC0_RES9_ADC0_RES9_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RES9_ADC0_RES9_CRS_SHFT 28
#define HWIO_ADC0_RES9_ADC0_RES9_CRS_MASK 0x30000000
#define HWIO_ADC0_RES9_ADC0_RES9_CF_SHFT 30
#define HWIO_ADC0_RES9_ADC0_RES9_CF_MASK 0x40000000
#define HWIO_ADC0_RES9_ADC0_RES9_VF_SHFT 31
#define HWIO_ADC0_RES9_ADC0_RES9_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RES10_ADDR  0xF00041F8  
#define HWIO_ADC0_RES10_ADC0_RES10_RESULT_SHFT 0
#define HWIO_ADC0_RES10_ADC0_RES10_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RES10_ADC0_RES10_DRC_SHFT 16
#define HWIO_ADC0_RES10_ADC0_RES10_DRC_MASK 0x000f0000
#define HWIO_ADC0_RES10_ADC0_RES10_CHNR_SHFT 20
#define HWIO_ADC0_RES10_ADC0_RES10_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RES10_ADC0_RES10_EMUX_SHFT 25
#define HWIO_ADC0_RES10_ADC0_RES10_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RES10_ADC0_RES10_CRS_SHFT 28
#define HWIO_ADC0_RES10_ADC0_RES10_CRS_MASK 0x30000000
#define HWIO_ADC0_RES10_ADC0_RES10_CF_SHFT 30
#define HWIO_ADC0_RES10_ADC0_RES10_CF_MASK 0x40000000
#define HWIO_ADC0_RES10_ADC0_RES10_VF_SHFT 31
#define HWIO_ADC0_RES10_ADC0_RES10_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RES11_ADDR  0xF00041FC  
#define HWIO_ADC0_RES11_ADC0_RES11_RESULT_SHFT 0
#define HWIO_ADC0_RES11_ADC0_RES11_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RES11_ADC0_RES11_DRC_SHFT 16
#define HWIO_ADC0_RES11_ADC0_RES11_DRC_MASK 0x000f0000
#define HWIO_ADC0_RES11_ADC0_RES11_CHNR_SHFT 20
#define HWIO_ADC0_RES11_ADC0_RES11_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RES11_ADC0_RES11_EMUX_SHFT 25
#define HWIO_ADC0_RES11_ADC0_RES11_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RES11_ADC0_RES11_CRS_SHFT 28
#define HWIO_ADC0_RES11_ADC0_RES11_CRS_MASK 0x30000000
#define HWIO_ADC0_RES11_ADC0_RES11_CF_SHFT 30
#define HWIO_ADC0_RES11_ADC0_RES11_CF_MASK 0x40000000
#define HWIO_ADC0_RES11_ADC0_RES11_VF_SHFT 31
#define HWIO_ADC0_RES11_ADC0_RES11_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RES12_ADDR  0xF0004200  
#define HWIO_ADC0_RES12_ADC0_RES12_RESULT_SHFT 0
#define HWIO_ADC0_RES12_ADC0_RES12_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RES12_ADC0_RES12_DRC_SHFT 16
#define HWIO_ADC0_RES12_ADC0_RES12_DRC_MASK 0x000f0000
#define HWIO_ADC0_RES12_ADC0_RES12_CHNR_SHFT 20
#define HWIO_ADC0_RES12_ADC0_RES12_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RES12_ADC0_RES12_EMUX_SHFT 25
#define HWIO_ADC0_RES12_ADC0_RES12_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RES12_ADC0_RES12_CRS_SHFT 28
#define HWIO_ADC0_RES12_ADC0_RES12_CRS_MASK 0x30000000
#define HWIO_ADC0_RES12_ADC0_RES12_CF_SHFT 30
#define HWIO_ADC0_RES12_ADC0_RES12_CF_MASK 0x40000000
#define HWIO_ADC0_RES12_ADC0_RES12_VF_SHFT 31
#define HWIO_ADC0_RES12_ADC0_RES12_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RES13_ADDR  0xF0004204  
#define HWIO_ADC0_RES13_ADC0_RES13_RESULT_SHFT 0
#define HWIO_ADC0_RES13_ADC0_RES13_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RES13_ADC0_RES13_DRC_SHFT 16
#define HWIO_ADC0_RES13_ADC0_RES13_DRC_MASK 0x000f0000
#define HWIO_ADC0_RES13_ADC0_RES13_CHNR_SHFT 20
#define HWIO_ADC0_RES13_ADC0_RES13_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RES13_ADC0_RES13_EMUX_SHFT 25
#define HWIO_ADC0_RES13_ADC0_RES13_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RES13_ADC0_RES13_CRS_SHFT 28
#define HWIO_ADC0_RES13_ADC0_RES13_CRS_MASK 0x30000000
#define HWIO_ADC0_RES13_ADC0_RES13_CF_SHFT 30
#define HWIO_ADC0_RES13_ADC0_RES13_CF_MASK 0x40000000
#define HWIO_ADC0_RES13_ADC0_RES13_VF_SHFT 31
#define HWIO_ADC0_RES13_ADC0_RES13_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RES14_ADDR  0xF0004208  
#define HWIO_ADC0_RES14_ADC0_RES14_RESULT_SHFT 0
#define HWIO_ADC0_RES14_ADC0_RES14_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RES14_ADC0_RES14_DRC_SHFT 16
#define HWIO_ADC0_RES14_ADC0_RES14_DRC_MASK 0x000f0000
#define HWIO_ADC0_RES14_ADC0_RES14_CHNR_SHFT 20
#define HWIO_ADC0_RES14_ADC0_RES14_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RES14_ADC0_RES14_EMUX_SHFT 25
#define HWIO_ADC0_RES14_ADC0_RES14_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RES14_ADC0_RES14_CRS_SHFT 28
#define HWIO_ADC0_RES14_ADC0_RES14_CRS_MASK 0x30000000
#define HWIO_ADC0_RES14_ADC0_RES14_CF_SHFT 30
#define HWIO_ADC0_RES14_ADC0_RES14_CF_MASK 0x40000000
#define HWIO_ADC0_RES14_ADC0_RES14_VF_SHFT 31
#define HWIO_ADC0_RES14_ADC0_RES14_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RES15_ADDR  0xF000420C  
#define HWIO_ADC0_RES15_ADC0_RES15_RESULT_SHFT 0
#define HWIO_ADC0_RES15_ADC0_RES15_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RES15_ADC0_RES15_DRC_SHFT 16
#define HWIO_ADC0_RES15_ADC0_RES15_DRC_MASK 0x000f0000
#define HWIO_ADC0_RES15_ADC0_RES15_CHNR_SHFT 20
#define HWIO_ADC0_RES15_ADC0_RES15_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RES15_ADC0_RES15_EMUX_SHFT 25
#define HWIO_ADC0_RES15_ADC0_RES15_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RES15_ADC0_RES15_CRS_SHFT 28
#define HWIO_ADC0_RES15_ADC0_RES15_CRS_MASK 0x30000000
#define HWIO_ADC0_RES15_ADC0_RES15_CF_SHFT 30
#define HWIO_ADC0_RES15_ADC0_RES15_CF_MASK 0x40000000
#define HWIO_ADC0_RES15_ADC0_RES15_VF_SHFT 31
#define HWIO_ADC0_RES15_ADC0_RES15_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RES0_ADDR  0xF0004210  
#define HWIO_ADC1_RES0_ADC1_RES0_RESULT_SHFT 0
#define HWIO_ADC1_RES0_ADC1_RES0_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RES0_ADC1_RES0_DRC_SHFT 16
#define HWIO_ADC1_RES0_ADC1_RES0_DRC_MASK 0x000f0000
#define HWIO_ADC1_RES0_ADC1_RES0_CHNR_SHFT 20
#define HWIO_ADC1_RES0_ADC1_RES0_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RES0_ADC1_RES0_EMUX_SHFT 25
#define HWIO_ADC1_RES0_ADC1_RES0_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RES0_ADC1_RES0_CRS_SHFT 28
#define HWIO_ADC1_RES0_ADC1_RES0_CRS_MASK 0x30000000
#define HWIO_ADC1_RES0_ADC1_RES0_CF_SHFT 30
#define HWIO_ADC1_RES0_ADC1_RES0_CF_MASK 0x40000000
#define HWIO_ADC1_RES0_ADC1_RES0_VF_SHFT 31
#define HWIO_ADC1_RES0_ADC1_RES0_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RES1_ADDR  0xF0004214  
#define HWIO_ADC1_RES1_ADC1_RES1_RESULT_SHFT 0
#define HWIO_ADC1_RES1_ADC1_RES1_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RES1_ADC1_RES1_DRC_SHFT 16
#define HWIO_ADC1_RES1_ADC1_RES1_DRC_MASK 0x000f0000
#define HWIO_ADC1_RES1_ADC1_RES1_CHNR_SHFT 20
#define HWIO_ADC1_RES1_ADC1_RES1_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RES1_ADC1_RES1_EMUX_SHFT 25
#define HWIO_ADC1_RES1_ADC1_RES1_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RES1_ADC1_RES1_CRS_SHFT 28
#define HWIO_ADC1_RES1_ADC1_RES1_CRS_MASK 0x30000000
#define HWIO_ADC1_RES1_ADC1_RES1_CF_SHFT 30
#define HWIO_ADC1_RES1_ADC1_RES1_CF_MASK 0x40000000
#define HWIO_ADC1_RES1_ADC1_RES1_VF_SHFT 31
#define HWIO_ADC1_RES1_ADC1_RES1_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RES2_ADDR  0xF0004218  
#define HWIO_ADC1_RES2_ADC1_RES2_RESULT_SHFT 0
#define HWIO_ADC1_RES2_ADC1_RES2_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RES2_ADC1_RES2_DRC_SHFT 16
#define HWIO_ADC1_RES2_ADC1_RES2_DRC_MASK 0x000f0000
#define HWIO_ADC1_RES2_ADC1_RES2_CHNR_SHFT 20
#define HWIO_ADC1_RES2_ADC1_RES2_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RES2_ADC1_RES2_EMUX_SHFT 25
#define HWIO_ADC1_RES2_ADC1_RES2_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RES2_ADC1_RES2_CRS_SHFT 28
#define HWIO_ADC1_RES2_ADC1_RES2_CRS_MASK 0x30000000
#define HWIO_ADC1_RES2_ADC1_RES2_CF_SHFT 30
#define HWIO_ADC1_RES2_ADC1_RES2_CF_MASK 0x40000000
#define HWIO_ADC1_RES2_ADC1_RES2_VF_SHFT 31
#define HWIO_ADC1_RES2_ADC1_RES2_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RES3_ADDR  0xF000421C  
#define HWIO_ADC1_RES3_ADC1_RES3_RESULT_SHFT 0
#define HWIO_ADC1_RES3_ADC1_RES3_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RES3_ADC1_RES3_DRC_SHFT 16
#define HWIO_ADC1_RES3_ADC1_RES3_DRC_MASK 0x000f0000
#define HWIO_ADC1_RES3_ADC1_RES3_CHNR_SHFT 20
#define HWIO_ADC1_RES3_ADC1_RES3_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RES3_ADC1_RES3_EMUX_SHFT 25
#define HWIO_ADC1_RES3_ADC1_RES3_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RES3_ADC1_RES3_CRS_SHFT 28
#define HWIO_ADC1_RES3_ADC1_RES3_CRS_MASK 0x30000000
#define HWIO_ADC1_RES3_ADC1_RES3_CF_SHFT 30
#define HWIO_ADC1_RES3_ADC1_RES3_CF_MASK 0x40000000
#define HWIO_ADC1_RES3_ADC1_RES3_VF_SHFT 31
#define HWIO_ADC1_RES3_ADC1_RES3_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RES4_ADDR  0xF0004220  
#define HWIO_ADC1_RES4_ADC1_RES4_RESULT_SHFT 0
#define HWIO_ADC1_RES4_ADC1_RES4_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RES4_ADC1_RES4_DRC_SHFT 16
#define HWIO_ADC1_RES4_ADC1_RES4_DRC_MASK 0x000f0000
#define HWIO_ADC1_RES4_ADC1_RES4_CHNR_SHFT 20
#define HWIO_ADC1_RES4_ADC1_RES4_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RES4_ADC1_RES4_EMUX_SHFT 25
#define HWIO_ADC1_RES4_ADC1_RES4_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RES4_ADC1_RES4_CRS_SHFT 28
#define HWIO_ADC1_RES4_ADC1_RES4_CRS_MASK 0x30000000
#define HWIO_ADC1_RES4_ADC1_RES4_CF_SHFT 30
#define HWIO_ADC1_RES4_ADC1_RES4_CF_MASK 0x40000000
#define HWIO_ADC1_RES4_ADC1_RES4_VF_SHFT 31
#define HWIO_ADC1_RES4_ADC1_RES4_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RES5_ADDR  0xF0004224  
#define HWIO_ADC1_RES5_ADC1_RES5_RESULT_SHFT 0
#define HWIO_ADC1_RES5_ADC1_RES5_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RES5_ADC1_RES5_DRC_SHFT 16
#define HWIO_ADC1_RES5_ADC1_RES5_DRC_MASK 0x000f0000
#define HWIO_ADC1_RES5_ADC1_RES5_CHNR_SHFT 20
#define HWIO_ADC1_RES5_ADC1_RES5_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RES5_ADC1_RES5_EMUX_SHFT 25
#define HWIO_ADC1_RES5_ADC1_RES5_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RES5_ADC1_RES5_CRS_SHFT 28
#define HWIO_ADC1_RES5_ADC1_RES5_CRS_MASK 0x30000000
#define HWIO_ADC1_RES5_ADC1_RES5_CF_SHFT 30
#define HWIO_ADC1_RES5_ADC1_RES5_CF_MASK 0x40000000
#define HWIO_ADC1_RES5_ADC1_RES5_VF_SHFT 31
#define HWIO_ADC1_RES5_ADC1_RES5_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RES6_ADDR  0xF0004228  
#define HWIO_ADC1_RES6_ADC1_RES6_RESULT_SHFT 0
#define HWIO_ADC1_RES6_ADC1_RES6_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RES6_ADC1_RES6_DRC_SHFT 16
#define HWIO_ADC1_RES6_ADC1_RES6_DRC_MASK 0x000f0000
#define HWIO_ADC1_RES6_ADC1_RES6_CHNR_SHFT 20
#define HWIO_ADC1_RES6_ADC1_RES6_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RES6_ADC1_RES6_EMUX_SHFT 25
#define HWIO_ADC1_RES6_ADC1_RES6_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RES6_ADC1_RES6_CRS_SHFT 28
#define HWIO_ADC1_RES6_ADC1_RES6_CRS_MASK 0x30000000
#define HWIO_ADC1_RES6_ADC1_RES6_CF_SHFT 30
#define HWIO_ADC1_RES6_ADC1_RES6_CF_MASK 0x40000000
#define HWIO_ADC1_RES6_ADC1_RES6_VF_SHFT 31
#define HWIO_ADC1_RES6_ADC1_RES6_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RES7_ADDR  0xF000422C  
#define HWIO_ADC1_RES7_ADC1_RES7_RESULT_SHFT 0
#define HWIO_ADC1_RES7_ADC1_RES7_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RES7_ADC1_RES7_DRC_SHFT 16
#define HWIO_ADC1_RES7_ADC1_RES7_DRC_MASK 0x000f0000
#define HWIO_ADC1_RES7_ADC1_RES7_CHNR_SHFT 20
#define HWIO_ADC1_RES7_ADC1_RES7_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RES7_ADC1_RES7_EMUX_SHFT 25
#define HWIO_ADC1_RES7_ADC1_RES7_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RES7_ADC1_RES7_CRS_SHFT 28
#define HWIO_ADC1_RES7_ADC1_RES7_CRS_MASK 0x30000000
#define HWIO_ADC1_RES7_ADC1_RES7_CF_SHFT 30
#define HWIO_ADC1_RES7_ADC1_RES7_CF_MASK 0x40000000
#define HWIO_ADC1_RES7_ADC1_RES7_VF_SHFT 31
#define HWIO_ADC1_RES7_ADC1_RES7_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RES8_ADDR  0xF0004230  
#define HWIO_ADC1_RES8_ADC1_RES8_RESULT_SHFT 0
#define HWIO_ADC1_RES8_ADC1_RES8_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RES8_ADC1_RES8_DRC_SHFT 16
#define HWIO_ADC1_RES8_ADC1_RES8_DRC_MASK 0x000f0000
#define HWIO_ADC1_RES8_ADC1_RES8_CHNR_SHFT 20
#define HWIO_ADC1_RES8_ADC1_RES8_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RES8_ADC1_RES8_EMUX_SHFT 25
#define HWIO_ADC1_RES8_ADC1_RES8_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RES8_ADC1_RES8_CRS_SHFT 28
#define HWIO_ADC1_RES8_ADC1_RES8_CRS_MASK 0x30000000
#define HWIO_ADC1_RES8_ADC1_RES8_CF_SHFT 30
#define HWIO_ADC1_RES8_ADC1_RES8_CF_MASK 0x40000000
#define HWIO_ADC1_RES8_ADC1_RES8_VF_SHFT 31
#define HWIO_ADC1_RES8_ADC1_RES8_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RES9_ADDR  0xF0004234  
#define HWIO_ADC1_RES9_ADC1_RES9_RESULT_SHFT 0
#define HWIO_ADC1_RES9_ADC1_RES9_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RES9_ADC1_RES9_DRC_SHFT 16
#define HWIO_ADC1_RES9_ADC1_RES9_DRC_MASK 0x000f0000
#define HWIO_ADC1_RES9_ADC1_RES9_CHNR_SHFT 20
#define HWIO_ADC1_RES9_ADC1_RES9_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RES9_ADC1_RES9_EMUX_SHFT 25
#define HWIO_ADC1_RES9_ADC1_RES9_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RES9_ADC1_RES9_CRS_SHFT 28
#define HWIO_ADC1_RES9_ADC1_RES9_CRS_MASK 0x30000000
#define HWIO_ADC1_RES9_ADC1_RES9_CF_SHFT 30
#define HWIO_ADC1_RES9_ADC1_RES9_CF_MASK 0x40000000
#define HWIO_ADC1_RES9_ADC1_RES9_VF_SHFT 31
#define HWIO_ADC1_RES9_ADC1_RES9_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RES10_ADDR  0xF0004238  
#define HWIO_ADC1_RES10_ADC1_RES10_RESULT_SHFT 0
#define HWIO_ADC1_RES10_ADC1_RES10_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RES10_ADC1_RES10_DRC_SHFT 16
#define HWIO_ADC1_RES10_ADC1_RES10_DRC_MASK 0x000f0000
#define HWIO_ADC1_RES10_ADC1_RES10_CHNR_SHFT 20
#define HWIO_ADC1_RES10_ADC1_RES10_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RES10_ADC1_RES10_EMUX_SHFT 25
#define HWIO_ADC1_RES10_ADC1_RES10_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RES10_ADC1_RES10_CRS_SHFT 28
#define HWIO_ADC1_RES10_ADC1_RES10_CRS_MASK 0x30000000
#define HWIO_ADC1_RES10_ADC1_RES10_CF_SHFT 30
#define HWIO_ADC1_RES10_ADC1_RES10_CF_MASK 0x40000000
#define HWIO_ADC1_RES10_ADC1_RES10_VF_SHFT 31
#define HWIO_ADC1_RES10_ADC1_RES10_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RES11_ADDR  0xF000423C  
#define HWIO_ADC1_RES11_ADC1_RES11_RESULT_SHFT 0
#define HWIO_ADC1_RES11_ADC1_RES11_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RES11_ADC1_RES11_DRC_SHFT 16
#define HWIO_ADC1_RES11_ADC1_RES11_DRC_MASK 0x000f0000
#define HWIO_ADC1_RES11_ADC1_RES11_CHNR_SHFT 20
#define HWIO_ADC1_RES11_ADC1_RES11_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RES11_ADC1_RES11_EMUX_SHFT 25
#define HWIO_ADC1_RES11_ADC1_RES11_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RES11_ADC1_RES11_CRS_SHFT 28
#define HWIO_ADC1_RES11_ADC1_RES11_CRS_MASK 0x30000000
#define HWIO_ADC1_RES11_ADC1_RES11_CF_SHFT 30
#define HWIO_ADC1_RES11_ADC1_RES11_CF_MASK 0x40000000
#define HWIO_ADC1_RES11_ADC1_RES11_VF_SHFT 31
#define HWIO_ADC1_RES11_ADC1_RES11_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RES12_ADDR  0xF0004240  
#define HWIO_ADC1_RES12_ADC1_RES12_RESULT_SHFT 0
#define HWIO_ADC1_RES12_ADC1_RES12_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RES12_ADC1_RES12_DRC_SHFT 16
#define HWIO_ADC1_RES12_ADC1_RES12_DRC_MASK 0x000f0000
#define HWIO_ADC1_RES12_ADC1_RES12_CHNR_SHFT 20
#define HWIO_ADC1_RES12_ADC1_RES12_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RES12_ADC1_RES12_EMUX_SHFT 25
#define HWIO_ADC1_RES12_ADC1_RES12_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RES12_ADC1_RES12_CRS_SHFT 28
#define HWIO_ADC1_RES12_ADC1_RES12_CRS_MASK 0x30000000
#define HWIO_ADC1_RES12_ADC1_RES12_CF_SHFT 30
#define HWIO_ADC1_RES12_ADC1_RES12_CF_MASK 0x40000000
#define HWIO_ADC1_RES12_ADC1_RES12_VF_SHFT 31
#define HWIO_ADC1_RES12_ADC1_RES12_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RES13_ADDR  0xF0004244  
#define HWIO_ADC1_RES13_ADC1_RES13_RESULT_SHFT 0
#define HWIO_ADC1_RES13_ADC1_RES13_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RES13_ADC1_RES13_DRC_SHFT 16
#define HWIO_ADC1_RES13_ADC1_RES13_DRC_MASK 0x000f0000
#define HWIO_ADC1_RES13_ADC1_RES13_CHNR_SHFT 20
#define HWIO_ADC1_RES13_ADC1_RES13_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RES13_ADC1_RES13_EMUX_SHFT 25
#define HWIO_ADC1_RES13_ADC1_RES13_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RES13_ADC1_RES13_CRS_SHFT 28
#define HWIO_ADC1_RES13_ADC1_RES13_CRS_MASK 0x30000000
#define HWIO_ADC1_RES13_ADC1_RES13_CF_SHFT 30
#define HWIO_ADC1_RES13_ADC1_RES13_CF_MASK 0x40000000
#define HWIO_ADC1_RES13_ADC1_RES13_VF_SHFT 31
#define HWIO_ADC1_RES13_ADC1_RES13_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RES14_ADDR  0xF0004248  
#define HWIO_ADC1_RES14_ADC1_RES14_RESULT_SHFT 0
#define HWIO_ADC1_RES14_ADC1_RES14_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RES14_ADC1_RES14_DRC_SHFT 16
#define HWIO_ADC1_RES14_ADC1_RES14_DRC_MASK 0x000f0000
#define HWIO_ADC1_RES14_ADC1_RES14_CHNR_SHFT 20
#define HWIO_ADC1_RES14_ADC1_RES14_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RES14_ADC1_RES14_EMUX_SHFT 25
#define HWIO_ADC1_RES14_ADC1_RES14_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RES14_ADC1_RES14_CRS_SHFT 28
#define HWIO_ADC1_RES14_ADC1_RES14_CRS_MASK 0x30000000
#define HWIO_ADC1_RES14_ADC1_RES14_CF_SHFT 30
#define HWIO_ADC1_RES14_ADC1_RES14_CF_MASK 0x40000000
#define HWIO_ADC1_RES14_ADC1_RES14_VF_SHFT 31
#define HWIO_ADC1_RES14_ADC1_RES14_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RES15_ADDR  0xF000424C  
#define HWIO_ADC1_RES15_ADC1_RES15_RESULT_SHFT 0
#define HWIO_ADC1_RES15_ADC1_RES15_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RES15_ADC1_RES15_DRC_SHFT 16
#define HWIO_ADC1_RES15_ADC1_RES15_DRC_MASK 0x000f0000
#define HWIO_ADC1_RES15_ADC1_RES15_CHNR_SHFT 20
#define HWIO_ADC1_RES15_ADC1_RES15_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RES15_ADC1_RES15_EMUX_SHFT 25
#define HWIO_ADC1_RES15_ADC1_RES15_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RES15_ADC1_RES15_CRS_SHFT 28
#define HWIO_ADC1_RES15_ADC1_RES15_CRS_MASK 0x30000000
#define HWIO_ADC1_RES15_ADC1_RES15_CF_SHFT 30
#define HWIO_ADC1_RES15_ADC1_RES15_CF_MASK 0x40000000
#define HWIO_ADC1_RES15_ADC1_RES15_VF_SHFT 31
#define HWIO_ADC1_RES15_ADC1_RES15_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RES0_ADDR  0xF0004250  
#define HWIO_ADC2_RES0_ADC2_RES0_RESULT_SHFT 0
#define HWIO_ADC2_RES0_ADC2_RES0_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RES0_ADC2_RES0_DRC_SHFT 16
#define HWIO_ADC2_RES0_ADC2_RES0_DRC_MASK 0x000f0000
#define HWIO_ADC2_RES0_ADC2_RES0_CHNR_SHFT 20
#define HWIO_ADC2_RES0_ADC2_RES0_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RES0_ADC2_RES0_EMUX_SHFT 25
#define HWIO_ADC2_RES0_ADC2_RES0_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RES0_ADC2_RES0_CRS_SHFT 28
#define HWIO_ADC2_RES0_ADC2_RES0_CRS_MASK 0x30000000
#define HWIO_ADC2_RES0_ADC2_RES0_CF_SHFT 30
#define HWIO_ADC2_RES0_ADC2_RES0_CF_MASK 0x40000000
#define HWIO_ADC2_RES0_ADC2_RES0_VF_SHFT 31
#define HWIO_ADC2_RES0_ADC2_RES0_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RES1_ADDR  0xF0004254  
#define HWIO_ADC2_RES1_ADC2_RES1_RESULT_SHFT 0
#define HWIO_ADC2_RES1_ADC2_RES1_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RES1_ADC2_RES1_DRC_SHFT 16
#define HWIO_ADC2_RES1_ADC2_RES1_DRC_MASK 0x000f0000
#define HWIO_ADC2_RES1_ADC2_RES1_CHNR_SHFT 20
#define HWIO_ADC2_RES1_ADC2_RES1_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RES1_ADC2_RES1_EMUX_SHFT 25
#define HWIO_ADC2_RES1_ADC2_RES1_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RES1_ADC2_RES1_CRS_SHFT 28
#define HWIO_ADC2_RES1_ADC2_RES1_CRS_MASK 0x30000000
#define HWIO_ADC2_RES1_ADC2_RES1_CF_SHFT 30
#define HWIO_ADC2_RES1_ADC2_RES1_CF_MASK 0x40000000
#define HWIO_ADC2_RES1_ADC2_RES1_VF_SHFT 31
#define HWIO_ADC2_RES1_ADC2_RES1_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RES2_ADDR  0xF0004258  
#define HWIO_ADC2_RES2_ADC2_RES2_RESULT_SHFT 0
#define HWIO_ADC2_RES2_ADC2_RES2_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RES2_ADC2_RES2_DRC_SHFT 16
#define HWIO_ADC2_RES2_ADC2_RES2_DRC_MASK 0x000f0000
#define HWIO_ADC2_RES2_ADC2_RES2_CHNR_SHFT 20
#define HWIO_ADC2_RES2_ADC2_RES2_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RES2_ADC2_RES2_EMUX_SHFT 25
#define HWIO_ADC2_RES2_ADC2_RES2_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RES2_ADC2_RES2_CRS_SHFT 28
#define HWIO_ADC2_RES2_ADC2_RES2_CRS_MASK 0x30000000
#define HWIO_ADC2_RES2_ADC2_RES2_CF_SHFT 30
#define HWIO_ADC2_RES2_ADC2_RES2_CF_MASK 0x40000000
#define HWIO_ADC2_RES2_ADC2_RES2_VF_SHFT 31
#define HWIO_ADC2_RES2_ADC2_RES2_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RES3_ADDR  0xF000425C  
#define HWIO_ADC2_RES3_ADC2_RES3_RESULT_SHFT 0
#define HWIO_ADC2_RES3_ADC2_RES3_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RES3_ADC2_RES3_DRC_SHFT 16
#define HWIO_ADC2_RES3_ADC2_RES3_DRC_MASK 0x000f0000
#define HWIO_ADC2_RES3_ADC2_RES3_CHNR_SHFT 20
#define HWIO_ADC2_RES3_ADC2_RES3_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RES3_ADC2_RES3_EMUX_SHFT 25
#define HWIO_ADC2_RES3_ADC2_RES3_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RES3_ADC2_RES3_CRS_SHFT 28
#define HWIO_ADC2_RES3_ADC2_RES3_CRS_MASK 0x30000000
#define HWIO_ADC2_RES3_ADC2_RES3_CF_SHFT 30
#define HWIO_ADC2_RES3_ADC2_RES3_CF_MASK 0x40000000
#define HWIO_ADC2_RES3_ADC2_RES3_VF_SHFT 31
#define HWIO_ADC2_RES3_ADC2_RES3_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RES4_ADDR  0xF0004260  
#define HWIO_ADC2_RES4_ADC2_RES4_RESULT_SHFT 0
#define HWIO_ADC2_RES4_ADC2_RES4_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RES4_ADC2_RES4_DRC_SHFT 16
#define HWIO_ADC2_RES4_ADC2_RES4_DRC_MASK 0x000f0000
#define HWIO_ADC2_RES4_ADC2_RES4_CHNR_SHFT 20
#define HWIO_ADC2_RES4_ADC2_RES4_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RES4_ADC2_RES4_EMUX_SHFT 25
#define HWIO_ADC2_RES4_ADC2_RES4_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RES4_ADC2_RES4_CRS_SHFT 28
#define HWIO_ADC2_RES4_ADC2_RES4_CRS_MASK 0x30000000
#define HWIO_ADC2_RES4_ADC2_RES4_CF_SHFT 30
#define HWIO_ADC2_RES4_ADC2_RES4_CF_MASK 0x40000000
#define HWIO_ADC2_RES4_ADC2_RES4_VF_SHFT 31
#define HWIO_ADC2_RES4_ADC2_RES4_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RES5_ADDR  0xF0004264  
#define HWIO_ADC2_RES5_ADC2_RES5_RESULT_SHFT 0
#define HWIO_ADC2_RES5_ADC2_RES5_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RES5_ADC2_RES5_DRC_SHFT 16
#define HWIO_ADC2_RES5_ADC2_RES5_DRC_MASK 0x000f0000
#define HWIO_ADC2_RES5_ADC2_RES5_CHNR_SHFT 20
#define HWIO_ADC2_RES5_ADC2_RES5_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RES5_ADC2_RES5_EMUX_SHFT 25
#define HWIO_ADC2_RES5_ADC2_RES5_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RES5_ADC2_RES5_CRS_SHFT 28
#define HWIO_ADC2_RES5_ADC2_RES5_CRS_MASK 0x30000000
#define HWIO_ADC2_RES5_ADC2_RES5_CF_SHFT 30
#define HWIO_ADC2_RES5_ADC2_RES5_CF_MASK 0x40000000
#define HWIO_ADC2_RES5_ADC2_RES5_VF_SHFT 31
#define HWIO_ADC2_RES5_ADC2_RES5_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RES6_ADDR  0xF0004268  
#define HWIO_ADC2_RES6_ADC2_RES6_RESULT_SHFT 0
#define HWIO_ADC2_RES6_ADC2_RES6_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RES6_ADC2_RES6_DRC_SHFT 16
#define HWIO_ADC2_RES6_ADC2_RES6_DRC_MASK 0x000f0000
#define HWIO_ADC2_RES6_ADC2_RES6_CHNR_SHFT 20
#define HWIO_ADC2_RES6_ADC2_RES6_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RES6_ADC2_RES6_EMUX_SHFT 25
#define HWIO_ADC2_RES6_ADC2_RES6_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RES6_ADC2_RES6_CRS_SHFT 28
#define HWIO_ADC2_RES6_ADC2_RES6_CRS_MASK 0x30000000
#define HWIO_ADC2_RES6_ADC2_RES6_CF_SHFT 30
#define HWIO_ADC2_RES6_ADC2_RES6_CF_MASK 0x40000000
#define HWIO_ADC2_RES6_ADC2_RES6_VF_SHFT 31
#define HWIO_ADC2_RES6_ADC2_RES6_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RES7_ADDR  0xF000426C  
#define HWIO_ADC2_RES7_ADC2_RES7_RESULT_SHFT 0
#define HWIO_ADC2_RES7_ADC2_RES7_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RES7_ADC2_RES7_DRC_SHFT 16
#define HWIO_ADC2_RES7_ADC2_RES7_DRC_MASK 0x000f0000
#define HWIO_ADC2_RES7_ADC2_RES7_CHNR_SHFT 20
#define HWIO_ADC2_RES7_ADC2_RES7_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RES7_ADC2_RES7_EMUX_SHFT 25
#define HWIO_ADC2_RES7_ADC2_RES7_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RES7_ADC2_RES7_CRS_SHFT 28
#define HWIO_ADC2_RES7_ADC2_RES7_CRS_MASK 0x30000000
#define HWIO_ADC2_RES7_ADC2_RES7_CF_SHFT 30
#define HWIO_ADC2_RES7_ADC2_RES7_CF_MASK 0x40000000
#define HWIO_ADC2_RES7_ADC2_RES7_VF_SHFT 31
#define HWIO_ADC2_RES7_ADC2_RES7_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RES8_ADDR  0xF0004270  
#define HWIO_ADC2_RES8_ADC2_RES8_RESULT_SHFT 0
#define HWIO_ADC2_RES8_ADC2_RES8_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RES8_ADC2_RES8_DRC_SHFT 16
#define HWIO_ADC2_RES8_ADC2_RES8_DRC_MASK 0x000f0000
#define HWIO_ADC2_RES8_ADC2_RES8_CHNR_SHFT 20
#define HWIO_ADC2_RES8_ADC2_RES8_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RES8_ADC2_RES8_EMUX_SHFT 25
#define HWIO_ADC2_RES8_ADC2_RES8_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RES8_ADC2_RES8_CRS_SHFT 28
#define HWIO_ADC2_RES8_ADC2_RES8_CRS_MASK 0x30000000
#define HWIO_ADC2_RES8_ADC2_RES8_CF_SHFT 30
#define HWIO_ADC2_RES8_ADC2_RES8_CF_MASK 0x40000000
#define HWIO_ADC2_RES8_ADC2_RES8_VF_SHFT 31
#define HWIO_ADC2_RES8_ADC2_RES8_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RES9_ADDR  0xF0004274  
#define HWIO_ADC2_RES9_ADC2_RES9_RESULT_SHFT 0
#define HWIO_ADC2_RES9_ADC2_RES9_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RES9_ADC2_RES9_DRC_SHFT 16
#define HWIO_ADC2_RES9_ADC2_RES9_DRC_MASK 0x000f0000
#define HWIO_ADC2_RES9_ADC2_RES9_CHNR_SHFT 20
#define HWIO_ADC2_RES9_ADC2_RES9_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RES9_ADC2_RES9_EMUX_SHFT 25
#define HWIO_ADC2_RES9_ADC2_RES9_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RES9_ADC2_RES9_CRS_SHFT 28
#define HWIO_ADC2_RES9_ADC2_RES9_CRS_MASK 0x30000000
#define HWIO_ADC2_RES9_ADC2_RES9_CF_SHFT 30
#define HWIO_ADC2_RES9_ADC2_RES9_CF_MASK 0x40000000
#define HWIO_ADC2_RES9_ADC2_RES9_VF_SHFT 31
#define HWIO_ADC2_RES9_ADC2_RES9_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RES10_ADDR  0xF0004278  
#define HWIO_ADC2_RES10_ADC2_RES10_RESULT_SHFT 0
#define HWIO_ADC2_RES10_ADC2_RES10_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RES10_ADC2_RES10_DRC_SHFT 16
#define HWIO_ADC2_RES10_ADC2_RES10_DRC_MASK 0x000f0000
#define HWIO_ADC2_RES10_ADC2_RES10_CHNR_SHFT 20
#define HWIO_ADC2_RES10_ADC2_RES10_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RES10_ADC2_RES10_EMUX_SHFT 25
#define HWIO_ADC2_RES10_ADC2_RES10_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RES10_ADC2_RES10_CRS_SHFT 28
#define HWIO_ADC2_RES10_ADC2_RES10_CRS_MASK 0x30000000
#define HWIO_ADC2_RES10_ADC2_RES10_CF_SHFT 30
#define HWIO_ADC2_RES10_ADC2_RES10_CF_MASK 0x40000000
#define HWIO_ADC2_RES10_ADC2_RES10_VF_SHFT 31
#define HWIO_ADC2_RES10_ADC2_RES10_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RES11_ADDR  0xF000427C  
#define HWIO_ADC2_RES11_ADC2_RES11_RESULT_SHFT 0
#define HWIO_ADC2_RES11_ADC2_RES11_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RES11_ADC2_RES11_DRC_SHFT 16
#define HWIO_ADC2_RES11_ADC2_RES11_DRC_MASK 0x000f0000
#define HWIO_ADC2_RES11_ADC2_RES11_CHNR_SHFT 20
#define HWIO_ADC2_RES11_ADC2_RES11_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RES11_ADC2_RES11_EMUX_SHFT 25
#define HWIO_ADC2_RES11_ADC2_RES11_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RES11_ADC2_RES11_CRS_SHFT 28
#define HWIO_ADC2_RES11_ADC2_RES11_CRS_MASK 0x30000000
#define HWIO_ADC2_RES11_ADC2_RES11_CF_SHFT 30
#define HWIO_ADC2_RES11_ADC2_RES11_CF_MASK 0x40000000
#define HWIO_ADC2_RES11_ADC2_RES11_VF_SHFT 31
#define HWIO_ADC2_RES11_ADC2_RES11_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RES12_ADDR  0xF0004280  
#define HWIO_ADC2_RES12_ADC2_RES12_RESULT_SHFT 0
#define HWIO_ADC2_RES12_ADC2_RES12_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RES12_ADC2_RES12_DRC_SHFT 16
#define HWIO_ADC2_RES12_ADC2_RES12_DRC_MASK 0x000f0000
#define HWIO_ADC2_RES12_ADC2_RES12_CHNR_SHFT 20
#define HWIO_ADC2_RES12_ADC2_RES12_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RES12_ADC2_RES12_EMUX_SHFT 25
#define HWIO_ADC2_RES12_ADC2_RES12_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RES12_ADC2_RES12_CRS_SHFT 28
#define HWIO_ADC2_RES12_ADC2_RES12_CRS_MASK 0x30000000
#define HWIO_ADC2_RES12_ADC2_RES12_CF_SHFT 30
#define HWIO_ADC2_RES12_ADC2_RES12_CF_MASK 0x40000000
#define HWIO_ADC2_RES12_ADC2_RES12_VF_SHFT 31
#define HWIO_ADC2_RES12_ADC2_RES12_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RES13_ADDR  0xF0004284  
#define HWIO_ADC2_RES13_ADC2_RES13_RESULT_SHFT 0
#define HWIO_ADC2_RES13_ADC2_RES13_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RES13_ADC2_RES13_DRC_SHFT 16
#define HWIO_ADC2_RES13_ADC2_RES13_DRC_MASK 0x000f0000
#define HWIO_ADC2_RES13_ADC2_RES13_CHNR_SHFT 20
#define HWIO_ADC2_RES13_ADC2_RES13_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RES13_ADC2_RES13_EMUX_SHFT 25
#define HWIO_ADC2_RES13_ADC2_RES13_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RES13_ADC2_RES13_CRS_SHFT 28
#define HWIO_ADC2_RES13_ADC2_RES13_CRS_MASK 0x30000000
#define HWIO_ADC2_RES13_ADC2_RES13_CF_SHFT 30
#define HWIO_ADC2_RES13_ADC2_RES13_CF_MASK 0x40000000
#define HWIO_ADC2_RES13_ADC2_RES13_VF_SHFT 31
#define HWIO_ADC2_RES13_ADC2_RES13_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RES14_ADDR  0xF0004288  
#define HWIO_ADC2_RES14_ADC2_RES14_RESULT_SHFT 0
#define HWIO_ADC2_RES14_ADC2_RES14_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RES14_ADC2_RES14_DRC_SHFT 16
#define HWIO_ADC2_RES14_ADC2_RES14_DRC_MASK 0x000f0000
#define HWIO_ADC2_RES14_ADC2_RES14_CHNR_SHFT 20
#define HWIO_ADC2_RES14_ADC2_RES14_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RES14_ADC2_RES14_EMUX_SHFT 25
#define HWIO_ADC2_RES14_ADC2_RES14_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RES14_ADC2_RES14_CRS_SHFT 28
#define HWIO_ADC2_RES14_ADC2_RES14_CRS_MASK 0x30000000
#define HWIO_ADC2_RES14_ADC2_RES14_CF_SHFT 30
#define HWIO_ADC2_RES14_ADC2_RES14_CF_MASK 0x40000000
#define HWIO_ADC2_RES14_ADC2_RES14_VF_SHFT 31
#define HWIO_ADC2_RES14_ADC2_RES14_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RES15_ADDR  0xF000428C  
#define HWIO_ADC2_RES15_ADC2_RES15_RESULT_SHFT 0
#define HWIO_ADC2_RES15_ADC2_RES15_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RES15_ADC2_RES15_DRC_SHFT 16
#define HWIO_ADC2_RES15_ADC2_RES15_DRC_MASK 0x000f0000
#define HWIO_ADC2_RES15_ADC2_RES15_CHNR_SHFT 20
#define HWIO_ADC2_RES15_ADC2_RES15_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RES15_ADC2_RES15_EMUX_SHFT 25
#define HWIO_ADC2_RES15_ADC2_RES15_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RES15_ADC2_RES15_CRS_SHFT 28
#define HWIO_ADC2_RES15_ADC2_RES15_CRS_MASK 0x30000000
#define HWIO_ADC2_RES15_ADC2_RES15_CF_SHFT 30
#define HWIO_ADC2_RES15_ADC2_RES15_CF_MASK 0x40000000
#define HWIO_ADC2_RES15_ADC2_RES15_VF_SHFT 31
#define HWIO_ADC2_RES15_ADC2_RES15_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RES0_ADDR  0xF0004290  
#define HWIO_ADC3_RES0_ADC3_RES0_RESULT_SHFT 0
#define HWIO_ADC3_RES0_ADC3_RES0_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RES0_ADC3_RES0_DRC_SHFT 16
#define HWIO_ADC3_RES0_ADC3_RES0_DRC_MASK 0x000f0000
#define HWIO_ADC3_RES0_ADC3_RES0_CHNR_SHFT 20
#define HWIO_ADC3_RES0_ADC3_RES0_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RES0_ADC3_RES0_EMUX_SHFT 25
#define HWIO_ADC3_RES0_ADC3_RES0_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RES0_ADC3_RES0_CRS_SHFT 28
#define HWIO_ADC3_RES0_ADC3_RES0_CRS_MASK 0x30000000
#define HWIO_ADC3_RES0_ADC3_RES0_CF_SHFT 30
#define HWIO_ADC3_RES0_ADC3_RES0_CF_MASK 0x40000000
#define HWIO_ADC3_RES0_ADC3_RES0_VF_SHFT 31
#define HWIO_ADC3_RES0_ADC3_RES0_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RES1_ADDR  0xF0004294  
#define HWIO_ADC3_RES1_ADC3_RES1_RESULT_SHFT 0
#define HWIO_ADC3_RES1_ADC3_RES1_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RES1_ADC3_RES1_DRC_SHFT 16
#define HWIO_ADC3_RES1_ADC3_RES1_DRC_MASK 0x000f0000
#define HWIO_ADC3_RES1_ADC3_RES1_CHNR_SHFT 20
#define HWIO_ADC3_RES1_ADC3_RES1_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RES1_ADC3_RES1_EMUX_SHFT 25
#define HWIO_ADC3_RES1_ADC3_RES1_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RES1_ADC3_RES1_CRS_SHFT 28
#define HWIO_ADC3_RES1_ADC3_RES1_CRS_MASK 0x30000000
#define HWIO_ADC3_RES1_ADC3_RES1_CF_SHFT 30
#define HWIO_ADC3_RES1_ADC3_RES1_CF_MASK 0x40000000
#define HWIO_ADC3_RES1_ADC3_RES1_VF_SHFT 31
#define HWIO_ADC3_RES1_ADC3_RES1_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RES2_ADDR  0xF0004298  
#define HWIO_ADC3_RES2_ADC3_RES2_RESULT_SHFT 0
#define HWIO_ADC3_RES2_ADC3_RES2_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RES2_ADC3_RES2_DRC_SHFT 16
#define HWIO_ADC3_RES2_ADC3_RES2_DRC_MASK 0x000f0000
#define HWIO_ADC3_RES2_ADC3_RES2_CHNR_SHFT 20
#define HWIO_ADC3_RES2_ADC3_RES2_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RES2_ADC3_RES2_EMUX_SHFT 25
#define HWIO_ADC3_RES2_ADC3_RES2_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RES2_ADC3_RES2_CRS_SHFT 28
#define HWIO_ADC3_RES2_ADC3_RES2_CRS_MASK 0x30000000
#define HWIO_ADC3_RES2_ADC3_RES2_CF_SHFT 30
#define HWIO_ADC3_RES2_ADC3_RES2_CF_MASK 0x40000000
#define HWIO_ADC3_RES2_ADC3_RES2_VF_SHFT 31
#define HWIO_ADC3_RES2_ADC3_RES2_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RES3_ADDR  0xF000429C  
#define HWIO_ADC3_RES3_ADC3_RES3_RESULT_SHFT 0
#define HWIO_ADC3_RES3_ADC3_RES3_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RES3_ADC3_RES3_DRC_SHFT 16
#define HWIO_ADC3_RES3_ADC3_RES3_DRC_MASK 0x000f0000
#define HWIO_ADC3_RES3_ADC3_RES3_CHNR_SHFT 20
#define HWIO_ADC3_RES3_ADC3_RES3_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RES3_ADC3_RES3_EMUX_SHFT 25
#define HWIO_ADC3_RES3_ADC3_RES3_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RES3_ADC3_RES3_CRS_SHFT 28
#define HWIO_ADC3_RES3_ADC3_RES3_CRS_MASK 0x30000000
#define HWIO_ADC3_RES3_ADC3_RES3_CF_SHFT 30
#define HWIO_ADC3_RES3_ADC3_RES3_CF_MASK 0x40000000
#define HWIO_ADC3_RES3_ADC3_RES3_VF_SHFT 31
#define HWIO_ADC3_RES3_ADC3_RES3_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RES4_ADDR  0xF00042A0  
#define HWIO_ADC3_RES4_ADC3_RES4_RESULT_SHFT 0
#define HWIO_ADC3_RES4_ADC3_RES4_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RES4_ADC3_RES4_DRC_SHFT 16
#define HWIO_ADC3_RES4_ADC3_RES4_DRC_MASK 0x000f0000
#define HWIO_ADC3_RES4_ADC3_RES4_CHNR_SHFT 20
#define HWIO_ADC3_RES4_ADC3_RES4_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RES4_ADC3_RES4_EMUX_SHFT 25
#define HWIO_ADC3_RES4_ADC3_RES4_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RES4_ADC3_RES4_CRS_SHFT 28
#define HWIO_ADC3_RES4_ADC3_RES4_CRS_MASK 0x30000000
#define HWIO_ADC3_RES4_ADC3_RES4_CF_SHFT 30
#define HWIO_ADC3_RES4_ADC3_RES4_CF_MASK 0x40000000
#define HWIO_ADC3_RES4_ADC3_RES4_VF_SHFT 31
#define HWIO_ADC3_RES4_ADC3_RES4_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RES5_ADDR  0xF00042A4  
#define HWIO_ADC3_RES5_ADC3_RES5_RESULT_SHFT 0
#define HWIO_ADC3_RES5_ADC3_RES5_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RES5_ADC3_RES5_DRC_SHFT 16
#define HWIO_ADC3_RES5_ADC3_RES5_DRC_MASK 0x000f0000
#define HWIO_ADC3_RES5_ADC3_RES5_CHNR_SHFT 20
#define HWIO_ADC3_RES5_ADC3_RES5_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RES5_ADC3_RES5_EMUX_SHFT 25
#define HWIO_ADC3_RES5_ADC3_RES5_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RES5_ADC3_RES5_CRS_SHFT 28
#define HWIO_ADC3_RES5_ADC3_RES5_CRS_MASK 0x30000000
#define HWIO_ADC3_RES5_ADC3_RES5_CF_SHFT 30
#define HWIO_ADC3_RES5_ADC3_RES5_CF_MASK 0x40000000
#define HWIO_ADC3_RES5_ADC3_RES5_VF_SHFT 31
#define HWIO_ADC3_RES5_ADC3_RES5_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RES6_ADDR  0xF00042A8  
#define HWIO_ADC3_RES6_ADC3_RES6_RESULT_SHFT 0
#define HWIO_ADC3_RES6_ADC3_RES6_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RES6_ADC3_RES6_DRC_SHFT 16
#define HWIO_ADC3_RES6_ADC3_RES6_DRC_MASK 0x000f0000
#define HWIO_ADC3_RES6_ADC3_RES6_CHNR_SHFT 20
#define HWIO_ADC3_RES6_ADC3_RES6_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RES6_ADC3_RES6_EMUX_SHFT 25
#define HWIO_ADC3_RES6_ADC3_RES6_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RES6_ADC3_RES6_CRS_SHFT 28
#define HWIO_ADC3_RES6_ADC3_RES6_CRS_MASK 0x30000000
#define HWIO_ADC3_RES6_ADC3_RES6_CF_SHFT 30
#define HWIO_ADC3_RES6_ADC3_RES6_CF_MASK 0x40000000
#define HWIO_ADC3_RES6_ADC3_RES6_VF_SHFT 31
#define HWIO_ADC3_RES6_ADC3_RES6_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RES7_ADDR  0xF00042AC  
#define HWIO_ADC3_RES7_ADC3_RES7_RESULT_SHFT 0
#define HWIO_ADC3_RES7_ADC3_RES7_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RES7_ADC3_RES7_DRC_SHFT 16
#define HWIO_ADC3_RES7_ADC3_RES7_DRC_MASK 0x000f0000
#define HWIO_ADC3_RES7_ADC3_RES7_CHNR_SHFT 20
#define HWIO_ADC3_RES7_ADC3_RES7_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RES7_ADC3_RES7_EMUX_SHFT 25
#define HWIO_ADC3_RES7_ADC3_RES7_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RES7_ADC3_RES7_CRS_SHFT 28
#define HWIO_ADC3_RES7_ADC3_RES7_CRS_MASK 0x30000000
#define HWIO_ADC3_RES7_ADC3_RES7_CF_SHFT 30
#define HWIO_ADC3_RES7_ADC3_RES7_CF_MASK 0x40000000
#define HWIO_ADC3_RES7_ADC3_RES7_VF_SHFT 31
#define HWIO_ADC3_RES7_ADC3_RES7_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RES8_ADDR  0xF00042B0  
#define HWIO_ADC3_RES8_ADC3_RES8_RESULT_SHFT 0
#define HWIO_ADC3_RES8_ADC3_RES8_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RES8_ADC3_RES8_DRC_SHFT 16
#define HWIO_ADC3_RES8_ADC3_RES8_DRC_MASK 0x000f0000
#define HWIO_ADC3_RES8_ADC3_RES8_CHNR_SHFT 20
#define HWIO_ADC3_RES8_ADC3_RES8_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RES8_ADC3_RES8_EMUX_SHFT 25
#define HWIO_ADC3_RES8_ADC3_RES8_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RES8_ADC3_RES8_CRS_SHFT 28
#define HWIO_ADC3_RES8_ADC3_RES8_CRS_MASK 0x30000000
#define HWIO_ADC3_RES8_ADC3_RES8_CF_SHFT 30
#define HWIO_ADC3_RES8_ADC3_RES8_CF_MASK 0x40000000
#define HWIO_ADC3_RES8_ADC3_RES8_VF_SHFT 31
#define HWIO_ADC3_RES8_ADC3_RES8_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RES9_ADDR  0xF00042B4  
#define HWIO_ADC3_RES9_ADC3_RES9_RESULT_SHFT 0
#define HWIO_ADC3_RES9_ADC3_RES9_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RES9_ADC3_RES9_DRC_SHFT 16
#define HWIO_ADC3_RES9_ADC3_RES9_DRC_MASK 0x000f0000
#define HWIO_ADC3_RES9_ADC3_RES9_CHNR_SHFT 20
#define HWIO_ADC3_RES9_ADC3_RES9_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RES9_ADC3_RES9_EMUX_SHFT 25
#define HWIO_ADC3_RES9_ADC3_RES9_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RES9_ADC3_RES9_CRS_SHFT 28
#define HWIO_ADC3_RES9_ADC3_RES9_CRS_MASK 0x30000000
#define HWIO_ADC3_RES9_ADC3_RES9_CF_SHFT 30
#define HWIO_ADC3_RES9_ADC3_RES9_CF_MASK 0x40000000
#define HWIO_ADC3_RES9_ADC3_RES9_VF_SHFT 31
#define HWIO_ADC3_RES9_ADC3_RES9_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RES10_ADDR  0xF00042B8  
#define HWIO_ADC3_RES10_ADC3_RES10_RESULT_SHFT 0
#define HWIO_ADC3_RES10_ADC3_RES10_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RES10_ADC3_RES10_DRC_SHFT 16
#define HWIO_ADC3_RES10_ADC3_RES10_DRC_MASK 0x000f0000
#define HWIO_ADC3_RES10_ADC3_RES10_CHNR_SHFT 20
#define HWIO_ADC3_RES10_ADC3_RES10_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RES10_ADC3_RES10_EMUX_SHFT 25
#define HWIO_ADC3_RES10_ADC3_RES10_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RES10_ADC3_RES10_CRS_SHFT 28
#define HWIO_ADC3_RES10_ADC3_RES10_CRS_MASK 0x30000000
#define HWIO_ADC3_RES10_ADC3_RES10_CF_SHFT 30
#define HWIO_ADC3_RES10_ADC3_RES10_CF_MASK 0x40000000
#define HWIO_ADC3_RES10_ADC3_RES10_VF_SHFT 31
#define HWIO_ADC3_RES10_ADC3_RES10_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RES11_ADDR  0xF00042BC  
#define HWIO_ADC3_RES11_ADC3_RES11_RESULT_SHFT 0
#define HWIO_ADC3_RES11_ADC3_RES11_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RES11_ADC3_RES11_DRC_SHFT 16
#define HWIO_ADC3_RES11_ADC3_RES11_DRC_MASK 0x000f0000
#define HWIO_ADC3_RES11_ADC3_RES11_CHNR_SHFT 20
#define HWIO_ADC3_RES11_ADC3_RES11_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RES11_ADC3_RES11_EMUX_SHFT 25
#define HWIO_ADC3_RES11_ADC3_RES11_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RES11_ADC3_RES11_CRS_SHFT 28
#define HWIO_ADC3_RES11_ADC3_RES11_CRS_MASK 0x30000000
#define HWIO_ADC3_RES11_ADC3_RES11_CF_SHFT 30
#define HWIO_ADC3_RES11_ADC3_RES11_CF_MASK 0x40000000
#define HWIO_ADC3_RES11_ADC3_RES11_VF_SHFT 31
#define HWIO_ADC3_RES11_ADC3_RES11_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RES12_ADDR  0xF00042C0  
#define HWIO_ADC3_RES12_ADC3_RES12_RESULT_SHFT 0
#define HWIO_ADC3_RES12_ADC3_RES12_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RES12_ADC3_RES12_DRC_SHFT 16
#define HWIO_ADC3_RES12_ADC3_RES12_DRC_MASK 0x000f0000
#define HWIO_ADC3_RES12_ADC3_RES12_CHNR_SHFT 20
#define HWIO_ADC3_RES12_ADC3_RES12_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RES12_ADC3_RES12_EMUX_SHFT 25
#define HWIO_ADC3_RES12_ADC3_RES12_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RES12_ADC3_RES12_CRS_SHFT 28
#define HWIO_ADC3_RES12_ADC3_RES12_CRS_MASK 0x30000000
#define HWIO_ADC3_RES12_ADC3_RES12_CF_SHFT 30
#define HWIO_ADC3_RES12_ADC3_RES12_CF_MASK 0x40000000
#define HWIO_ADC3_RES12_ADC3_RES12_VF_SHFT 31
#define HWIO_ADC3_RES12_ADC3_RES12_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RES13_ADDR  0xF00042C4  
#define HWIO_ADC3_RES13_ADC3_RES13_RESULT_SHFT 0
#define HWIO_ADC3_RES13_ADC3_RES13_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RES13_ADC3_RES13_DRC_SHFT 16
#define HWIO_ADC3_RES13_ADC3_RES13_DRC_MASK 0x000f0000
#define HWIO_ADC3_RES13_ADC3_RES13_CHNR_SHFT 20
#define HWIO_ADC3_RES13_ADC3_RES13_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RES13_ADC3_RES13_EMUX_SHFT 25
#define HWIO_ADC3_RES13_ADC3_RES13_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RES13_ADC3_RES13_CRS_SHFT 28
#define HWIO_ADC3_RES13_ADC3_RES13_CRS_MASK 0x30000000
#define HWIO_ADC3_RES13_ADC3_RES13_CF_SHFT 30
#define HWIO_ADC3_RES13_ADC3_RES13_CF_MASK 0x40000000
#define HWIO_ADC3_RES13_ADC3_RES13_VF_SHFT 31
#define HWIO_ADC3_RES13_ADC3_RES13_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RES14_ADDR  0xF00042C8  
#define HWIO_ADC3_RES14_ADC3_RES14_RESULT_SHFT 0
#define HWIO_ADC3_RES14_ADC3_RES14_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RES14_ADC3_RES14_DRC_SHFT 16
#define HWIO_ADC3_RES14_ADC3_RES14_DRC_MASK 0x000f0000
#define HWIO_ADC3_RES14_ADC3_RES14_CHNR_SHFT 20
#define HWIO_ADC3_RES14_ADC3_RES14_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RES14_ADC3_RES14_EMUX_SHFT 25
#define HWIO_ADC3_RES14_ADC3_RES14_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RES14_ADC3_RES14_CRS_SHFT 28
#define HWIO_ADC3_RES14_ADC3_RES14_CRS_MASK 0x30000000
#define HWIO_ADC3_RES14_ADC3_RES14_CF_SHFT 30
#define HWIO_ADC3_RES14_ADC3_RES14_CF_MASK 0x40000000
#define HWIO_ADC3_RES14_ADC3_RES14_VF_SHFT 31
#define HWIO_ADC3_RES14_ADC3_RES14_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RES15_ADDR  0xF00042CC  
#define HWIO_ADC3_RES15_ADC3_RES15_RESULT_SHFT 0
#define HWIO_ADC3_RES15_ADC3_RES15_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RES15_ADC3_RES15_DRC_SHFT 16
#define HWIO_ADC3_RES15_ADC3_RES15_DRC_MASK 0x000f0000
#define HWIO_ADC3_RES15_ADC3_RES15_CHNR_SHFT 20
#define HWIO_ADC3_RES15_ADC3_RES15_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RES15_ADC3_RES15_EMUX_SHFT 25
#define HWIO_ADC3_RES15_ADC3_RES15_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RES15_ADC3_RES15_CRS_SHFT 28
#define HWIO_ADC3_RES15_ADC3_RES15_CRS_MASK 0x30000000
#define HWIO_ADC3_RES15_ADC3_RES15_CF_SHFT 30
#define HWIO_ADC3_RES15_ADC3_RES15_CF_MASK 0x40000000
#define HWIO_ADC3_RES15_ADC3_RES15_VF_SHFT 31
#define HWIO_ADC3_RES15_ADC3_RES15_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RESDBG0_ADDR  0xF00044D0  
#define HWIO_ADC0_RESDBG0_ADC0_RESDBG0_RESULT_SHFT 0
#define HWIO_ADC0_RESDBG0_ADC0_RESDBG0_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RESDBG0_ADC0_RESDBG0_DRC_SHFT 16
#define HWIO_ADC0_RESDBG0_ADC0_RESDBG0_DRC_MASK 0x000f0000
#define HWIO_ADC0_RESDBG0_ADC0_RESDBG0_CHNR_SHFT 20
#define HWIO_ADC0_RESDBG0_ADC0_RESDBG0_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RESDBG0_ADC0_RESDBG0_EMUX_SHFT 25
#define HWIO_ADC0_RESDBG0_ADC0_RESDBG0_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RESDBG0_ADC0_RESDBG0_CRS_SHFT 28
#define HWIO_ADC0_RESDBG0_ADC0_RESDBG0_CRS_MASK 0x30000000
#define HWIO_ADC0_RESDBG0_ADC0_RESDBG0_CF_SHFT 30
#define HWIO_ADC0_RESDBG0_ADC0_RESDBG0_CF_MASK 0x40000000
#define HWIO_ADC0_RESDBG0_ADC0_RESDBG0_VF_SHFT 31
#define HWIO_ADC0_RESDBG0_ADC0_RESDBG0_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RESDBG1_ADDR  0xF00044D4  
#define HWIO_ADC0_RESDBG1_ADC0_RESDBG1_RESULT_SHFT 0
#define HWIO_ADC0_RESDBG1_ADC0_RESDBG1_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RESDBG1_ADC0_RESDBG1_DRC_SHFT 16
#define HWIO_ADC0_RESDBG1_ADC0_RESDBG1_DRC_MASK 0x000f0000
#define HWIO_ADC0_RESDBG1_ADC0_RESDBG1_CHNR_SHFT 20
#define HWIO_ADC0_RESDBG1_ADC0_RESDBG1_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RESDBG1_ADC0_RESDBG1_EMUX_SHFT 25
#define HWIO_ADC0_RESDBG1_ADC0_RESDBG1_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RESDBG1_ADC0_RESDBG1_CRS_SHFT 28
#define HWIO_ADC0_RESDBG1_ADC0_RESDBG1_CRS_MASK 0x30000000
#define HWIO_ADC0_RESDBG1_ADC0_RESDBG1_CF_SHFT 30
#define HWIO_ADC0_RESDBG1_ADC0_RESDBG1_CF_MASK 0x40000000
#define HWIO_ADC0_RESDBG1_ADC0_RESDBG1_VF_SHFT 31
#define HWIO_ADC0_RESDBG1_ADC0_RESDBG1_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RESDBG2_ADDR  0xF00044D8  
#define HWIO_ADC0_RESDBG2_ADC0_RESDBG2_RESULT_SHFT 0
#define HWIO_ADC0_RESDBG2_ADC0_RESDBG2_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RESDBG2_ADC0_RESDBG2_DRC_SHFT 16
#define HWIO_ADC0_RESDBG2_ADC0_RESDBG2_DRC_MASK 0x000f0000
#define HWIO_ADC0_RESDBG2_ADC0_RESDBG2_CHNR_SHFT 20
#define HWIO_ADC0_RESDBG2_ADC0_RESDBG2_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RESDBG2_ADC0_RESDBG2_EMUX_SHFT 25
#define HWIO_ADC0_RESDBG2_ADC0_RESDBG2_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RESDBG2_ADC0_RESDBG2_CRS_SHFT 28
#define HWIO_ADC0_RESDBG2_ADC0_RESDBG2_CRS_MASK 0x30000000
#define HWIO_ADC0_RESDBG2_ADC0_RESDBG2_CF_SHFT 30
#define HWIO_ADC0_RESDBG2_ADC0_RESDBG2_CF_MASK 0x40000000
#define HWIO_ADC0_RESDBG2_ADC0_RESDBG2_VF_SHFT 31
#define HWIO_ADC0_RESDBG2_ADC0_RESDBG2_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RESDBG3_ADDR  0xF00044DC  
#define HWIO_ADC0_RESDBG3_ADC0_RESDBG3_RESULT_SHFT 0
#define HWIO_ADC0_RESDBG3_ADC0_RESDBG3_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RESDBG3_ADC0_RESDBG3_DRC_SHFT 16
#define HWIO_ADC0_RESDBG3_ADC0_RESDBG3_DRC_MASK 0x000f0000
#define HWIO_ADC0_RESDBG3_ADC0_RESDBG3_CHNR_SHFT 20
#define HWIO_ADC0_RESDBG3_ADC0_RESDBG3_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RESDBG3_ADC0_RESDBG3_EMUX_SHFT 25
#define HWIO_ADC0_RESDBG3_ADC0_RESDBG3_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RESDBG3_ADC0_RESDBG3_CRS_SHFT 28
#define HWIO_ADC0_RESDBG3_ADC0_RESDBG3_CRS_MASK 0x30000000
#define HWIO_ADC0_RESDBG3_ADC0_RESDBG3_CF_SHFT 30
#define HWIO_ADC0_RESDBG3_ADC0_RESDBG3_CF_MASK 0x40000000
#define HWIO_ADC0_RESDBG3_ADC0_RESDBG3_VF_SHFT 31
#define HWIO_ADC0_RESDBG3_ADC0_RESDBG3_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RESDBG4_ADDR  0xF00044E0  
#define HWIO_ADC0_RESDBG4_ADC0_RESDBG4_RESULT_SHFT 0
#define HWIO_ADC0_RESDBG4_ADC0_RESDBG4_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RESDBG4_ADC0_RESDBG4_DRC_SHFT 16
#define HWIO_ADC0_RESDBG4_ADC0_RESDBG4_DRC_MASK 0x000f0000
#define HWIO_ADC0_RESDBG4_ADC0_RESDBG4_CHNR_SHFT 20
#define HWIO_ADC0_RESDBG4_ADC0_RESDBG4_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RESDBG4_ADC0_RESDBG4_EMUX_SHFT 25
#define HWIO_ADC0_RESDBG4_ADC0_RESDBG4_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RESDBG4_ADC0_RESDBG4_CRS_SHFT 28
#define HWIO_ADC0_RESDBG4_ADC0_RESDBG4_CRS_MASK 0x30000000
#define HWIO_ADC0_RESDBG4_ADC0_RESDBG4_CF_SHFT 30
#define HWIO_ADC0_RESDBG4_ADC0_RESDBG4_CF_MASK 0x40000000
#define HWIO_ADC0_RESDBG4_ADC0_RESDBG4_VF_SHFT 31
#define HWIO_ADC0_RESDBG4_ADC0_RESDBG4_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RESDBG5_ADDR  0xF00044E4  
#define HWIO_ADC0_RESDBG5_ADC0_RESDBG5_RESULT_SHFT 0
#define HWIO_ADC0_RESDBG5_ADC0_RESDBG5_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RESDBG5_ADC0_RESDBG5_DRC_SHFT 16
#define HWIO_ADC0_RESDBG5_ADC0_RESDBG5_DRC_MASK 0x000f0000
#define HWIO_ADC0_RESDBG5_ADC0_RESDBG5_CHNR_SHFT 20
#define HWIO_ADC0_RESDBG5_ADC0_RESDBG5_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RESDBG5_ADC0_RESDBG5_EMUX_SHFT 25
#define HWIO_ADC0_RESDBG5_ADC0_RESDBG5_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RESDBG5_ADC0_RESDBG5_CRS_SHFT 28
#define HWIO_ADC0_RESDBG5_ADC0_RESDBG5_CRS_MASK 0x30000000
#define HWIO_ADC0_RESDBG5_ADC0_RESDBG5_CF_SHFT 30
#define HWIO_ADC0_RESDBG5_ADC0_RESDBG5_CF_MASK 0x40000000
#define HWIO_ADC0_RESDBG5_ADC0_RESDBG5_VF_SHFT 31
#define HWIO_ADC0_RESDBG5_ADC0_RESDBG5_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RESDBG6_ADDR  0xF00044E8  
#define HWIO_ADC0_RESDBG6_ADC0_RESDBG6_RESULT_SHFT 0
#define HWIO_ADC0_RESDBG6_ADC0_RESDBG6_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RESDBG6_ADC0_RESDBG6_DRC_SHFT 16
#define HWIO_ADC0_RESDBG6_ADC0_RESDBG6_DRC_MASK 0x000f0000
#define HWIO_ADC0_RESDBG6_ADC0_RESDBG6_CHNR_SHFT 20
#define HWIO_ADC0_RESDBG6_ADC0_RESDBG6_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RESDBG6_ADC0_RESDBG6_EMUX_SHFT 25
#define HWIO_ADC0_RESDBG6_ADC0_RESDBG6_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RESDBG6_ADC0_RESDBG6_CRS_SHFT 28
#define HWIO_ADC0_RESDBG6_ADC0_RESDBG6_CRS_MASK 0x30000000
#define HWIO_ADC0_RESDBG6_ADC0_RESDBG6_CF_SHFT 30
#define HWIO_ADC0_RESDBG6_ADC0_RESDBG6_CF_MASK 0x40000000
#define HWIO_ADC0_RESDBG6_ADC0_RESDBG6_VF_SHFT 31
#define HWIO_ADC0_RESDBG6_ADC0_RESDBG6_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RESDBG7_ADDR  0xF00044EC  
#define HWIO_ADC0_RESDBG7_ADC0_RESDBG7_RESULT_SHFT 0
#define HWIO_ADC0_RESDBG7_ADC0_RESDBG7_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RESDBG7_ADC0_RESDBG7_DRC_SHFT 16
#define HWIO_ADC0_RESDBG7_ADC0_RESDBG7_DRC_MASK 0x000f0000
#define HWIO_ADC0_RESDBG7_ADC0_RESDBG7_CHNR_SHFT 20
#define HWIO_ADC0_RESDBG7_ADC0_RESDBG7_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RESDBG7_ADC0_RESDBG7_EMUX_SHFT 25
#define HWIO_ADC0_RESDBG7_ADC0_RESDBG7_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RESDBG7_ADC0_RESDBG7_CRS_SHFT 28
#define HWIO_ADC0_RESDBG7_ADC0_RESDBG7_CRS_MASK 0x30000000
#define HWIO_ADC0_RESDBG7_ADC0_RESDBG7_CF_SHFT 30
#define HWIO_ADC0_RESDBG7_ADC0_RESDBG7_CF_MASK 0x40000000
#define HWIO_ADC0_RESDBG7_ADC0_RESDBG7_VF_SHFT 31
#define HWIO_ADC0_RESDBG7_ADC0_RESDBG7_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RESDBG8_ADDR  0xF00044F0  
#define HWIO_ADC0_RESDBG8_ADC0_RESDBG8_RESULT_SHFT 0
#define HWIO_ADC0_RESDBG8_ADC0_RESDBG8_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RESDBG8_ADC0_RESDBG8_DRC_SHFT 16
#define HWIO_ADC0_RESDBG8_ADC0_RESDBG8_DRC_MASK 0x000f0000
#define HWIO_ADC0_RESDBG8_ADC0_RESDBG8_CHNR_SHFT 20
#define HWIO_ADC0_RESDBG8_ADC0_RESDBG8_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RESDBG8_ADC0_RESDBG8_EMUX_SHFT 25
#define HWIO_ADC0_RESDBG8_ADC0_RESDBG8_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RESDBG8_ADC0_RESDBG8_CRS_SHFT 28
#define HWIO_ADC0_RESDBG8_ADC0_RESDBG8_CRS_MASK 0x30000000
#define HWIO_ADC0_RESDBG8_ADC0_RESDBG8_CF_SHFT 30
#define HWIO_ADC0_RESDBG8_ADC0_RESDBG8_CF_MASK 0x40000000
#define HWIO_ADC0_RESDBG8_ADC0_RESDBG8_VF_SHFT 31
#define HWIO_ADC0_RESDBG8_ADC0_RESDBG8_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RESDBG9_ADDR  0xF00044F4  
#define HWIO_ADC0_RESDBG9_ADC0_RESDBG9_RESULT_SHFT 0
#define HWIO_ADC0_RESDBG9_ADC0_RESDBG9_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RESDBG9_ADC0_RESDBG9_DRC_SHFT 16
#define HWIO_ADC0_RESDBG9_ADC0_RESDBG9_DRC_MASK 0x000f0000
#define HWIO_ADC0_RESDBG9_ADC0_RESDBG9_CHNR_SHFT 20
#define HWIO_ADC0_RESDBG9_ADC0_RESDBG9_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RESDBG9_ADC0_RESDBG9_EMUX_SHFT 25
#define HWIO_ADC0_RESDBG9_ADC0_RESDBG9_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RESDBG9_ADC0_RESDBG9_CRS_SHFT 28
#define HWIO_ADC0_RESDBG9_ADC0_RESDBG9_CRS_MASK 0x30000000
#define HWIO_ADC0_RESDBG9_ADC0_RESDBG9_CF_SHFT 30
#define HWIO_ADC0_RESDBG9_ADC0_RESDBG9_CF_MASK 0x40000000
#define HWIO_ADC0_RESDBG9_ADC0_RESDBG9_VF_SHFT 31
#define HWIO_ADC0_RESDBG9_ADC0_RESDBG9_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RESDBG10_ADDR  0xF00044F8  
#define HWIO_ADC0_RESDBG10_ADC0_RESDBG10_RESULT_SHFT 0
#define HWIO_ADC0_RESDBG10_ADC0_RESDBG10_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RESDBG10_ADC0_RESDBG10_DRC_SHFT 16
#define HWIO_ADC0_RESDBG10_ADC0_RESDBG10_DRC_MASK 0x000f0000
#define HWIO_ADC0_RESDBG10_ADC0_RESDBG10_CHNR_SHFT 20
#define HWIO_ADC0_RESDBG10_ADC0_RESDBG10_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RESDBG10_ADC0_RESDBG10_EMUX_SHFT 25
#define HWIO_ADC0_RESDBG10_ADC0_RESDBG10_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RESDBG10_ADC0_RESDBG10_CRS_SHFT 28
#define HWIO_ADC0_RESDBG10_ADC0_RESDBG10_CRS_MASK 0x30000000
#define HWIO_ADC0_RESDBG10_ADC0_RESDBG10_CF_SHFT 30
#define HWIO_ADC0_RESDBG10_ADC0_RESDBG10_CF_MASK 0x40000000
#define HWIO_ADC0_RESDBG10_ADC0_RESDBG10_VF_SHFT 31
#define HWIO_ADC0_RESDBG10_ADC0_RESDBG10_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RESDBG11_ADDR  0xF00044FC  
#define HWIO_ADC0_RESDBG11_ADC0_RESDBG11_RESULT_SHFT 0
#define HWIO_ADC0_RESDBG11_ADC0_RESDBG11_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RESDBG11_ADC0_RESDBG11_DRC_SHFT 16
#define HWIO_ADC0_RESDBG11_ADC0_RESDBG11_DRC_MASK 0x000f0000
#define HWIO_ADC0_RESDBG11_ADC0_RESDBG11_CHNR_SHFT 20
#define HWIO_ADC0_RESDBG11_ADC0_RESDBG11_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RESDBG11_ADC0_RESDBG11_EMUX_SHFT 25
#define HWIO_ADC0_RESDBG11_ADC0_RESDBG11_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RESDBG11_ADC0_RESDBG11_CRS_SHFT 28
#define HWIO_ADC0_RESDBG11_ADC0_RESDBG11_CRS_MASK 0x30000000
#define HWIO_ADC0_RESDBG11_ADC0_RESDBG11_CF_SHFT 30
#define HWIO_ADC0_RESDBG11_ADC0_RESDBG11_CF_MASK 0x40000000
#define HWIO_ADC0_RESDBG11_ADC0_RESDBG11_VF_SHFT 31
#define HWIO_ADC0_RESDBG11_ADC0_RESDBG11_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RESDBG12_ADDR  0xF0004500  
#define HWIO_ADC0_RESDBG12_ADC0_RESDBG12_RESULT_SHFT 0
#define HWIO_ADC0_RESDBG12_ADC0_RESDBG12_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RESDBG12_ADC0_RESDBG12_DRC_SHFT 16
#define HWIO_ADC0_RESDBG12_ADC0_RESDBG12_DRC_MASK 0x000f0000
#define HWIO_ADC0_RESDBG12_ADC0_RESDBG12_CHNR_SHFT 20
#define HWIO_ADC0_RESDBG12_ADC0_RESDBG12_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RESDBG12_ADC0_RESDBG12_EMUX_SHFT 25
#define HWIO_ADC0_RESDBG12_ADC0_RESDBG12_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RESDBG12_ADC0_RESDBG12_CRS_SHFT 28
#define HWIO_ADC0_RESDBG12_ADC0_RESDBG12_CRS_MASK 0x30000000
#define HWIO_ADC0_RESDBG12_ADC0_RESDBG12_CF_SHFT 30
#define HWIO_ADC0_RESDBG12_ADC0_RESDBG12_CF_MASK 0x40000000
#define HWIO_ADC0_RESDBG12_ADC0_RESDBG12_VF_SHFT 31
#define HWIO_ADC0_RESDBG12_ADC0_RESDBG12_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RESDBG13_ADDR  0xF0004504  
#define HWIO_ADC0_RESDBG13_ADC0_RESDBG13_RESULT_SHFT 0
#define HWIO_ADC0_RESDBG13_ADC0_RESDBG13_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RESDBG13_ADC0_RESDBG13_DRC_SHFT 16
#define HWIO_ADC0_RESDBG13_ADC0_RESDBG13_DRC_MASK 0x000f0000
#define HWIO_ADC0_RESDBG13_ADC0_RESDBG13_CHNR_SHFT 20
#define HWIO_ADC0_RESDBG13_ADC0_RESDBG13_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RESDBG13_ADC0_RESDBG13_EMUX_SHFT 25
#define HWIO_ADC0_RESDBG13_ADC0_RESDBG13_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RESDBG13_ADC0_RESDBG13_CRS_SHFT 28
#define HWIO_ADC0_RESDBG13_ADC0_RESDBG13_CRS_MASK 0x30000000
#define HWIO_ADC0_RESDBG13_ADC0_RESDBG13_CF_SHFT 30
#define HWIO_ADC0_RESDBG13_ADC0_RESDBG13_CF_MASK 0x40000000
#define HWIO_ADC0_RESDBG13_ADC0_RESDBG13_VF_SHFT 31
#define HWIO_ADC0_RESDBG13_ADC0_RESDBG13_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RESDBG14_ADDR  0xF0004508  
#define HWIO_ADC0_RESDBG14_ADC0_RESDBG14_RESULT_SHFT 0
#define HWIO_ADC0_RESDBG14_ADC0_RESDBG14_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RESDBG14_ADC0_RESDBG14_DRC_SHFT 16
#define HWIO_ADC0_RESDBG14_ADC0_RESDBG14_DRC_MASK 0x000f0000
#define HWIO_ADC0_RESDBG14_ADC0_RESDBG14_CHNR_SHFT 20
#define HWIO_ADC0_RESDBG14_ADC0_RESDBG14_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RESDBG14_ADC0_RESDBG14_EMUX_SHFT 25
#define HWIO_ADC0_RESDBG14_ADC0_RESDBG14_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RESDBG14_ADC0_RESDBG14_CRS_SHFT 28
#define HWIO_ADC0_RESDBG14_ADC0_RESDBG14_CRS_MASK 0x30000000
#define HWIO_ADC0_RESDBG14_ADC0_RESDBG14_CF_SHFT 30
#define HWIO_ADC0_RESDBG14_ADC0_RESDBG14_CF_MASK 0x40000000
#define HWIO_ADC0_RESDBG14_ADC0_RESDBG14_VF_SHFT 31
#define HWIO_ADC0_RESDBG14_ADC0_RESDBG14_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_RESDBG15_ADDR  0xF000450C  
#define HWIO_ADC0_RESDBG15_ADC0_RESDBG15_RESULT_SHFT 0
#define HWIO_ADC0_RESDBG15_ADC0_RESDBG15_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_RESDBG15_ADC0_RESDBG15_DRC_SHFT 16
#define HWIO_ADC0_RESDBG15_ADC0_RESDBG15_DRC_MASK 0x000f0000
#define HWIO_ADC0_RESDBG15_ADC0_RESDBG15_CHNR_SHFT 20
#define HWIO_ADC0_RESDBG15_ADC0_RESDBG15_CHNR_MASK 0x01f00000
#define HWIO_ADC0_RESDBG15_ADC0_RESDBG15_EMUX_SHFT 25
#define HWIO_ADC0_RESDBG15_ADC0_RESDBG15_EMUX_MASK 0x0e000000
#define HWIO_ADC0_RESDBG15_ADC0_RESDBG15_CRS_SHFT 28
#define HWIO_ADC0_RESDBG15_ADC0_RESDBG15_CRS_MASK 0x30000000
#define HWIO_ADC0_RESDBG15_ADC0_RESDBG15_CF_SHFT 30
#define HWIO_ADC0_RESDBG15_ADC0_RESDBG15_CF_MASK 0x40000000
#define HWIO_ADC0_RESDBG15_ADC0_RESDBG15_VF_SHFT 31
#define HWIO_ADC0_RESDBG15_ADC0_RESDBG15_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RESDBG0_ADDR  0xF0004510  
#define HWIO_ADC1_RESDBG0_ADC1_RESDBG0_RESULT_SHFT 0
#define HWIO_ADC1_RESDBG0_ADC1_RESDBG0_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RESDBG0_ADC1_RESDBG0_DRC_SHFT 16
#define HWIO_ADC1_RESDBG0_ADC1_RESDBG0_DRC_MASK 0x000f0000
#define HWIO_ADC1_RESDBG0_ADC1_RESDBG0_CHNR_SHFT 20
#define HWIO_ADC1_RESDBG0_ADC1_RESDBG0_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RESDBG0_ADC1_RESDBG0_EMUX_SHFT 25
#define HWIO_ADC1_RESDBG0_ADC1_RESDBG0_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RESDBG0_ADC1_RESDBG0_CRS_SHFT 28
#define HWIO_ADC1_RESDBG0_ADC1_RESDBG0_CRS_MASK 0x30000000
#define HWIO_ADC1_RESDBG0_ADC1_RESDBG0_CF_SHFT 30
#define HWIO_ADC1_RESDBG0_ADC1_RESDBG0_CF_MASK 0x40000000
#define HWIO_ADC1_RESDBG0_ADC1_RESDBG0_VF_SHFT 31
#define HWIO_ADC1_RESDBG0_ADC1_RESDBG0_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RESDBG1_ADDR  0xF0004514  
#define HWIO_ADC1_RESDBG1_ADC1_RESDBG1_RESULT_SHFT 0
#define HWIO_ADC1_RESDBG1_ADC1_RESDBG1_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RESDBG1_ADC1_RESDBG1_DRC_SHFT 16
#define HWIO_ADC1_RESDBG1_ADC1_RESDBG1_DRC_MASK 0x000f0000
#define HWIO_ADC1_RESDBG1_ADC1_RESDBG1_CHNR_SHFT 20
#define HWIO_ADC1_RESDBG1_ADC1_RESDBG1_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RESDBG1_ADC1_RESDBG1_EMUX_SHFT 25
#define HWIO_ADC1_RESDBG1_ADC1_RESDBG1_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RESDBG1_ADC1_RESDBG1_CRS_SHFT 28
#define HWIO_ADC1_RESDBG1_ADC1_RESDBG1_CRS_MASK 0x30000000
#define HWIO_ADC1_RESDBG1_ADC1_RESDBG1_CF_SHFT 30
#define HWIO_ADC1_RESDBG1_ADC1_RESDBG1_CF_MASK 0x40000000
#define HWIO_ADC1_RESDBG1_ADC1_RESDBG1_VF_SHFT 31
#define HWIO_ADC1_RESDBG1_ADC1_RESDBG1_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RESDBG2_ADDR  0xF0004518  
#define HWIO_ADC1_RESDBG2_ADC1_RESDBG2_RESULT_SHFT 0
#define HWIO_ADC1_RESDBG2_ADC1_RESDBG2_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RESDBG2_ADC1_RESDBG2_DRC_SHFT 16
#define HWIO_ADC1_RESDBG2_ADC1_RESDBG2_DRC_MASK 0x000f0000
#define HWIO_ADC1_RESDBG2_ADC1_RESDBG2_CHNR_SHFT 20
#define HWIO_ADC1_RESDBG2_ADC1_RESDBG2_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RESDBG2_ADC1_RESDBG2_EMUX_SHFT 25
#define HWIO_ADC1_RESDBG2_ADC1_RESDBG2_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RESDBG2_ADC1_RESDBG2_CRS_SHFT 28
#define HWIO_ADC1_RESDBG2_ADC1_RESDBG2_CRS_MASK 0x30000000
#define HWIO_ADC1_RESDBG2_ADC1_RESDBG2_CF_SHFT 30
#define HWIO_ADC1_RESDBG2_ADC1_RESDBG2_CF_MASK 0x40000000
#define HWIO_ADC1_RESDBG2_ADC1_RESDBG2_VF_SHFT 31
#define HWIO_ADC1_RESDBG2_ADC1_RESDBG2_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RESDBG3_ADDR  0xF000451C  
#define HWIO_ADC1_RESDBG3_ADC1_RESDBG3_RESULT_SHFT 0
#define HWIO_ADC1_RESDBG3_ADC1_RESDBG3_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RESDBG3_ADC1_RESDBG3_DRC_SHFT 16
#define HWIO_ADC1_RESDBG3_ADC1_RESDBG3_DRC_MASK 0x000f0000
#define HWIO_ADC1_RESDBG3_ADC1_RESDBG3_CHNR_SHFT 20
#define HWIO_ADC1_RESDBG3_ADC1_RESDBG3_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RESDBG3_ADC1_RESDBG3_EMUX_SHFT 25
#define HWIO_ADC1_RESDBG3_ADC1_RESDBG3_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RESDBG3_ADC1_RESDBG3_CRS_SHFT 28
#define HWIO_ADC1_RESDBG3_ADC1_RESDBG3_CRS_MASK 0x30000000
#define HWIO_ADC1_RESDBG3_ADC1_RESDBG3_CF_SHFT 30
#define HWIO_ADC1_RESDBG3_ADC1_RESDBG3_CF_MASK 0x40000000
#define HWIO_ADC1_RESDBG3_ADC1_RESDBG3_VF_SHFT 31
#define HWIO_ADC1_RESDBG3_ADC1_RESDBG3_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RESDBG4_ADDR  0xF0004520  
#define HWIO_ADC1_RESDBG4_ADC1_RESDBG4_RESULT_SHFT 0
#define HWIO_ADC1_RESDBG4_ADC1_RESDBG4_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RESDBG4_ADC1_RESDBG4_DRC_SHFT 16
#define HWIO_ADC1_RESDBG4_ADC1_RESDBG4_DRC_MASK 0x000f0000
#define HWIO_ADC1_RESDBG4_ADC1_RESDBG4_CHNR_SHFT 20
#define HWIO_ADC1_RESDBG4_ADC1_RESDBG4_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RESDBG4_ADC1_RESDBG4_EMUX_SHFT 25
#define HWIO_ADC1_RESDBG4_ADC1_RESDBG4_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RESDBG4_ADC1_RESDBG4_CRS_SHFT 28
#define HWIO_ADC1_RESDBG4_ADC1_RESDBG4_CRS_MASK 0x30000000
#define HWIO_ADC1_RESDBG4_ADC1_RESDBG4_CF_SHFT 30
#define HWIO_ADC1_RESDBG4_ADC1_RESDBG4_CF_MASK 0x40000000
#define HWIO_ADC1_RESDBG4_ADC1_RESDBG4_VF_SHFT 31
#define HWIO_ADC1_RESDBG4_ADC1_RESDBG4_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RESDBG5_ADDR  0xF0004524  
#define HWIO_ADC1_RESDBG5_ADC1_RESDBG5_RESULT_SHFT 0
#define HWIO_ADC1_RESDBG5_ADC1_RESDBG5_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RESDBG5_ADC1_RESDBG5_DRC_SHFT 16
#define HWIO_ADC1_RESDBG5_ADC1_RESDBG5_DRC_MASK 0x000f0000
#define HWIO_ADC1_RESDBG5_ADC1_RESDBG5_CHNR_SHFT 20
#define HWIO_ADC1_RESDBG5_ADC1_RESDBG5_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RESDBG5_ADC1_RESDBG5_EMUX_SHFT 25
#define HWIO_ADC1_RESDBG5_ADC1_RESDBG5_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RESDBG5_ADC1_RESDBG5_CRS_SHFT 28
#define HWIO_ADC1_RESDBG5_ADC1_RESDBG5_CRS_MASK 0x30000000
#define HWIO_ADC1_RESDBG5_ADC1_RESDBG5_CF_SHFT 30
#define HWIO_ADC1_RESDBG5_ADC1_RESDBG5_CF_MASK 0x40000000
#define HWIO_ADC1_RESDBG5_ADC1_RESDBG5_VF_SHFT 31
#define HWIO_ADC1_RESDBG5_ADC1_RESDBG5_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RESDBG6_ADDR  0xF0004528  
#define HWIO_ADC1_RESDBG6_ADC1_RESDBG6_RESULT_SHFT 0
#define HWIO_ADC1_RESDBG6_ADC1_RESDBG6_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RESDBG6_ADC1_RESDBG6_DRC_SHFT 16
#define HWIO_ADC1_RESDBG6_ADC1_RESDBG6_DRC_MASK 0x000f0000
#define HWIO_ADC1_RESDBG6_ADC1_RESDBG6_CHNR_SHFT 20
#define HWIO_ADC1_RESDBG6_ADC1_RESDBG6_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RESDBG6_ADC1_RESDBG6_EMUX_SHFT 25
#define HWIO_ADC1_RESDBG6_ADC1_RESDBG6_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RESDBG6_ADC1_RESDBG6_CRS_SHFT 28
#define HWIO_ADC1_RESDBG6_ADC1_RESDBG6_CRS_MASK 0x30000000
#define HWIO_ADC1_RESDBG6_ADC1_RESDBG6_CF_SHFT 30
#define HWIO_ADC1_RESDBG6_ADC1_RESDBG6_CF_MASK 0x40000000
#define HWIO_ADC1_RESDBG6_ADC1_RESDBG6_VF_SHFT 31
#define HWIO_ADC1_RESDBG6_ADC1_RESDBG6_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RESDBG7_ADDR  0xF000452C  
#define HWIO_ADC1_RESDBG7_ADC1_RESDBG7_RESULT_SHFT 0
#define HWIO_ADC1_RESDBG7_ADC1_RESDBG7_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RESDBG7_ADC1_RESDBG7_DRC_SHFT 16
#define HWIO_ADC1_RESDBG7_ADC1_RESDBG7_DRC_MASK 0x000f0000
#define HWIO_ADC1_RESDBG7_ADC1_RESDBG7_CHNR_SHFT 20
#define HWIO_ADC1_RESDBG7_ADC1_RESDBG7_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RESDBG7_ADC1_RESDBG7_EMUX_SHFT 25
#define HWIO_ADC1_RESDBG7_ADC1_RESDBG7_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RESDBG7_ADC1_RESDBG7_CRS_SHFT 28
#define HWIO_ADC1_RESDBG7_ADC1_RESDBG7_CRS_MASK 0x30000000
#define HWIO_ADC1_RESDBG7_ADC1_RESDBG7_CF_SHFT 30
#define HWIO_ADC1_RESDBG7_ADC1_RESDBG7_CF_MASK 0x40000000
#define HWIO_ADC1_RESDBG7_ADC1_RESDBG7_VF_SHFT 31
#define HWIO_ADC1_RESDBG7_ADC1_RESDBG7_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RESDBG8_ADDR  0xF0004530  
#define HWIO_ADC1_RESDBG8_ADC1_RESDBG8_RESULT_SHFT 0
#define HWIO_ADC1_RESDBG8_ADC1_RESDBG8_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RESDBG8_ADC1_RESDBG8_DRC_SHFT 16
#define HWIO_ADC1_RESDBG8_ADC1_RESDBG8_DRC_MASK 0x000f0000
#define HWIO_ADC1_RESDBG8_ADC1_RESDBG8_CHNR_SHFT 20
#define HWIO_ADC1_RESDBG8_ADC1_RESDBG8_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RESDBG8_ADC1_RESDBG8_EMUX_SHFT 25
#define HWIO_ADC1_RESDBG8_ADC1_RESDBG8_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RESDBG8_ADC1_RESDBG8_CRS_SHFT 28
#define HWIO_ADC1_RESDBG8_ADC1_RESDBG8_CRS_MASK 0x30000000
#define HWIO_ADC1_RESDBG8_ADC1_RESDBG8_CF_SHFT 30
#define HWIO_ADC1_RESDBG8_ADC1_RESDBG8_CF_MASK 0x40000000
#define HWIO_ADC1_RESDBG8_ADC1_RESDBG8_VF_SHFT 31
#define HWIO_ADC1_RESDBG8_ADC1_RESDBG8_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RESDBG9_ADDR  0xF0004534  
#define HWIO_ADC1_RESDBG9_ADC1_RESDBG9_RESULT_SHFT 0
#define HWIO_ADC1_RESDBG9_ADC1_RESDBG9_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RESDBG9_ADC1_RESDBG9_DRC_SHFT 16
#define HWIO_ADC1_RESDBG9_ADC1_RESDBG9_DRC_MASK 0x000f0000
#define HWIO_ADC1_RESDBG9_ADC1_RESDBG9_CHNR_SHFT 20
#define HWIO_ADC1_RESDBG9_ADC1_RESDBG9_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RESDBG9_ADC1_RESDBG9_EMUX_SHFT 25
#define HWIO_ADC1_RESDBG9_ADC1_RESDBG9_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RESDBG9_ADC1_RESDBG9_CRS_SHFT 28
#define HWIO_ADC1_RESDBG9_ADC1_RESDBG9_CRS_MASK 0x30000000
#define HWIO_ADC1_RESDBG9_ADC1_RESDBG9_CF_SHFT 30
#define HWIO_ADC1_RESDBG9_ADC1_RESDBG9_CF_MASK 0x40000000
#define HWIO_ADC1_RESDBG9_ADC1_RESDBG9_VF_SHFT 31
#define HWIO_ADC1_RESDBG9_ADC1_RESDBG9_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RESDBG10_ADDR  0xF0004538  
#define HWIO_ADC1_RESDBG10_ADC1_RESDBG10_RESULT_SHFT 0
#define HWIO_ADC1_RESDBG10_ADC1_RESDBG10_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RESDBG10_ADC1_RESDBG10_DRC_SHFT 16
#define HWIO_ADC1_RESDBG10_ADC1_RESDBG10_DRC_MASK 0x000f0000
#define HWIO_ADC1_RESDBG10_ADC1_RESDBG10_CHNR_SHFT 20
#define HWIO_ADC1_RESDBG10_ADC1_RESDBG10_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RESDBG10_ADC1_RESDBG10_EMUX_SHFT 25
#define HWIO_ADC1_RESDBG10_ADC1_RESDBG10_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RESDBG10_ADC1_RESDBG10_CRS_SHFT 28
#define HWIO_ADC1_RESDBG10_ADC1_RESDBG10_CRS_MASK 0x30000000
#define HWIO_ADC1_RESDBG10_ADC1_RESDBG10_CF_SHFT 30
#define HWIO_ADC1_RESDBG10_ADC1_RESDBG10_CF_MASK 0x40000000
#define HWIO_ADC1_RESDBG10_ADC1_RESDBG10_VF_SHFT 31
#define HWIO_ADC1_RESDBG10_ADC1_RESDBG10_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RESDBG11_ADDR  0xF000453C  
#define HWIO_ADC1_RESDBG11_ADC1_RESDBG11_RESULT_SHFT 0
#define HWIO_ADC1_RESDBG11_ADC1_RESDBG11_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RESDBG11_ADC1_RESDBG11_DRC_SHFT 16
#define HWIO_ADC1_RESDBG11_ADC1_RESDBG11_DRC_MASK 0x000f0000
#define HWIO_ADC1_RESDBG11_ADC1_RESDBG11_CHNR_SHFT 20
#define HWIO_ADC1_RESDBG11_ADC1_RESDBG11_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RESDBG11_ADC1_RESDBG11_EMUX_SHFT 25
#define HWIO_ADC1_RESDBG11_ADC1_RESDBG11_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RESDBG11_ADC1_RESDBG11_CRS_SHFT 28
#define HWIO_ADC1_RESDBG11_ADC1_RESDBG11_CRS_MASK 0x30000000
#define HWIO_ADC1_RESDBG11_ADC1_RESDBG11_CF_SHFT 30
#define HWIO_ADC1_RESDBG11_ADC1_RESDBG11_CF_MASK 0x40000000
#define HWIO_ADC1_RESDBG11_ADC1_RESDBG11_VF_SHFT 31
#define HWIO_ADC1_RESDBG11_ADC1_RESDBG11_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RESDBG12_ADDR  0xF0004540  
#define HWIO_ADC1_RESDBG12_ADC1_RESDBG12_RESULT_SHFT 0
#define HWIO_ADC1_RESDBG12_ADC1_RESDBG12_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RESDBG12_ADC1_RESDBG12_DRC_SHFT 16
#define HWIO_ADC1_RESDBG12_ADC1_RESDBG12_DRC_MASK 0x000f0000
#define HWIO_ADC1_RESDBG12_ADC1_RESDBG12_CHNR_SHFT 20
#define HWIO_ADC1_RESDBG12_ADC1_RESDBG12_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RESDBG12_ADC1_RESDBG12_EMUX_SHFT 25
#define HWIO_ADC1_RESDBG12_ADC1_RESDBG12_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RESDBG12_ADC1_RESDBG12_CRS_SHFT 28
#define HWIO_ADC1_RESDBG12_ADC1_RESDBG12_CRS_MASK 0x30000000
#define HWIO_ADC1_RESDBG12_ADC1_RESDBG12_CF_SHFT 30
#define HWIO_ADC1_RESDBG12_ADC1_RESDBG12_CF_MASK 0x40000000
#define HWIO_ADC1_RESDBG12_ADC1_RESDBG12_VF_SHFT 31
#define HWIO_ADC1_RESDBG12_ADC1_RESDBG12_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RESDBG13_ADDR  0xF0004544  
#define HWIO_ADC1_RESDBG13_ADC1_RESDBG13_RESULT_SHFT 0
#define HWIO_ADC1_RESDBG13_ADC1_RESDBG13_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RESDBG13_ADC1_RESDBG13_DRC_SHFT 16
#define HWIO_ADC1_RESDBG13_ADC1_RESDBG13_DRC_MASK 0x000f0000
#define HWIO_ADC1_RESDBG13_ADC1_RESDBG13_CHNR_SHFT 20
#define HWIO_ADC1_RESDBG13_ADC1_RESDBG13_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RESDBG13_ADC1_RESDBG13_EMUX_SHFT 25
#define HWIO_ADC1_RESDBG13_ADC1_RESDBG13_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RESDBG13_ADC1_RESDBG13_CRS_SHFT 28
#define HWIO_ADC1_RESDBG13_ADC1_RESDBG13_CRS_MASK 0x30000000
#define HWIO_ADC1_RESDBG13_ADC1_RESDBG13_CF_SHFT 30
#define HWIO_ADC1_RESDBG13_ADC1_RESDBG13_CF_MASK 0x40000000
#define HWIO_ADC1_RESDBG13_ADC1_RESDBG13_VF_SHFT 31
#define HWIO_ADC1_RESDBG13_ADC1_RESDBG13_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RESDBG14_ADDR  0xF0004548  
#define HWIO_ADC1_RESDBG14_ADC1_RESDBG14_RESULT_SHFT 0
#define HWIO_ADC1_RESDBG14_ADC1_RESDBG14_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RESDBG14_ADC1_RESDBG14_DRC_SHFT 16
#define HWIO_ADC1_RESDBG14_ADC1_RESDBG14_DRC_MASK 0x000f0000
#define HWIO_ADC1_RESDBG14_ADC1_RESDBG14_CHNR_SHFT 20
#define HWIO_ADC1_RESDBG14_ADC1_RESDBG14_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RESDBG14_ADC1_RESDBG14_EMUX_SHFT 25
#define HWIO_ADC1_RESDBG14_ADC1_RESDBG14_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RESDBG14_ADC1_RESDBG14_CRS_SHFT 28
#define HWIO_ADC1_RESDBG14_ADC1_RESDBG14_CRS_MASK 0x30000000
#define HWIO_ADC1_RESDBG14_ADC1_RESDBG14_CF_SHFT 30
#define HWIO_ADC1_RESDBG14_ADC1_RESDBG14_CF_MASK 0x40000000
#define HWIO_ADC1_RESDBG14_ADC1_RESDBG14_VF_SHFT 31
#define HWIO_ADC1_RESDBG14_ADC1_RESDBG14_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_RESDBG15_ADDR  0xF000454C  
#define HWIO_ADC1_RESDBG15_ADC1_RESDBG15_RESULT_SHFT 0
#define HWIO_ADC1_RESDBG15_ADC1_RESDBG15_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_RESDBG15_ADC1_RESDBG15_DRC_SHFT 16
#define HWIO_ADC1_RESDBG15_ADC1_RESDBG15_DRC_MASK 0x000f0000
#define HWIO_ADC1_RESDBG15_ADC1_RESDBG15_CHNR_SHFT 20
#define HWIO_ADC1_RESDBG15_ADC1_RESDBG15_CHNR_MASK 0x01f00000
#define HWIO_ADC1_RESDBG15_ADC1_RESDBG15_EMUX_SHFT 25
#define HWIO_ADC1_RESDBG15_ADC1_RESDBG15_EMUX_MASK 0x0e000000
#define HWIO_ADC1_RESDBG15_ADC1_RESDBG15_CRS_SHFT 28
#define HWIO_ADC1_RESDBG15_ADC1_RESDBG15_CRS_MASK 0x30000000
#define HWIO_ADC1_RESDBG15_ADC1_RESDBG15_CF_SHFT 30
#define HWIO_ADC1_RESDBG15_ADC1_RESDBG15_CF_MASK 0x40000000
#define HWIO_ADC1_RESDBG15_ADC1_RESDBG15_VF_SHFT 31
#define HWIO_ADC1_RESDBG15_ADC1_RESDBG15_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RESDBG0_ADDR  0xF0004550  
#define HWIO_ADC2_RESDBG0_ADC2_RESDBG0_RESULT_SHFT 0
#define HWIO_ADC2_RESDBG0_ADC2_RESDBG0_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RESDBG0_ADC2_RESDBG0_DRC_SHFT 16
#define HWIO_ADC2_RESDBG0_ADC2_RESDBG0_DRC_MASK 0x000f0000
#define HWIO_ADC2_RESDBG0_ADC2_RESDBG0_CHNR_SHFT 20
#define HWIO_ADC2_RESDBG0_ADC2_RESDBG0_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RESDBG0_ADC2_RESDBG0_EMUX_SHFT 25
#define HWIO_ADC2_RESDBG0_ADC2_RESDBG0_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RESDBG0_ADC2_RESDBG0_CRS_SHFT 28
#define HWIO_ADC2_RESDBG0_ADC2_RESDBG0_CRS_MASK 0x30000000
#define HWIO_ADC2_RESDBG0_ADC2_RESDBG0_CF_SHFT 30
#define HWIO_ADC2_RESDBG0_ADC2_RESDBG0_CF_MASK 0x40000000
#define HWIO_ADC2_RESDBG0_ADC2_RESDBG0_VF_SHFT 31
#define HWIO_ADC2_RESDBG0_ADC2_RESDBG0_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RESDBG1_ADDR  0xF0004554  
#define HWIO_ADC2_RESDBG1_ADC2_RESDBG1_RESULT_SHFT 0
#define HWIO_ADC2_RESDBG1_ADC2_RESDBG1_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RESDBG1_ADC2_RESDBG1_DRC_SHFT 16
#define HWIO_ADC2_RESDBG1_ADC2_RESDBG1_DRC_MASK 0x000f0000
#define HWIO_ADC2_RESDBG1_ADC2_RESDBG1_CHNR_SHFT 20
#define HWIO_ADC2_RESDBG1_ADC2_RESDBG1_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RESDBG1_ADC2_RESDBG1_EMUX_SHFT 25
#define HWIO_ADC2_RESDBG1_ADC2_RESDBG1_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RESDBG1_ADC2_RESDBG1_CRS_SHFT 28
#define HWIO_ADC2_RESDBG1_ADC2_RESDBG1_CRS_MASK 0x30000000
#define HWIO_ADC2_RESDBG1_ADC2_RESDBG1_CF_SHFT 30
#define HWIO_ADC2_RESDBG1_ADC2_RESDBG1_CF_MASK 0x40000000
#define HWIO_ADC2_RESDBG1_ADC2_RESDBG1_VF_SHFT 31
#define HWIO_ADC2_RESDBG1_ADC2_RESDBG1_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RESDBG2_ADDR  0xF0004558  
#define HWIO_ADC2_RESDBG2_ADC2_RESDBG2_RESULT_SHFT 0
#define HWIO_ADC2_RESDBG2_ADC2_RESDBG2_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RESDBG2_ADC2_RESDBG2_DRC_SHFT 16
#define HWIO_ADC2_RESDBG2_ADC2_RESDBG2_DRC_MASK 0x000f0000
#define HWIO_ADC2_RESDBG2_ADC2_RESDBG2_CHNR_SHFT 20
#define HWIO_ADC2_RESDBG2_ADC2_RESDBG2_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RESDBG2_ADC2_RESDBG2_EMUX_SHFT 25
#define HWIO_ADC2_RESDBG2_ADC2_RESDBG2_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RESDBG2_ADC2_RESDBG2_CRS_SHFT 28
#define HWIO_ADC2_RESDBG2_ADC2_RESDBG2_CRS_MASK 0x30000000
#define HWIO_ADC2_RESDBG2_ADC2_RESDBG2_CF_SHFT 30
#define HWIO_ADC2_RESDBG2_ADC2_RESDBG2_CF_MASK 0x40000000
#define HWIO_ADC2_RESDBG2_ADC2_RESDBG2_VF_SHFT 31
#define HWIO_ADC2_RESDBG2_ADC2_RESDBG2_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RESDBG3_ADDR  0xF000455C  
#define HWIO_ADC2_RESDBG3_ADC2_RESDBG3_RESULT_SHFT 0
#define HWIO_ADC2_RESDBG3_ADC2_RESDBG3_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RESDBG3_ADC2_RESDBG3_DRC_SHFT 16
#define HWIO_ADC2_RESDBG3_ADC2_RESDBG3_DRC_MASK 0x000f0000
#define HWIO_ADC2_RESDBG3_ADC2_RESDBG3_CHNR_SHFT 20
#define HWIO_ADC2_RESDBG3_ADC2_RESDBG3_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RESDBG3_ADC2_RESDBG3_EMUX_SHFT 25
#define HWIO_ADC2_RESDBG3_ADC2_RESDBG3_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RESDBG3_ADC2_RESDBG3_CRS_SHFT 28
#define HWIO_ADC2_RESDBG3_ADC2_RESDBG3_CRS_MASK 0x30000000
#define HWIO_ADC2_RESDBG3_ADC2_RESDBG3_CF_SHFT 30
#define HWIO_ADC2_RESDBG3_ADC2_RESDBG3_CF_MASK 0x40000000
#define HWIO_ADC2_RESDBG3_ADC2_RESDBG3_VF_SHFT 31
#define HWIO_ADC2_RESDBG3_ADC2_RESDBG3_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RESDBG4_ADDR  0xF0004560  
#define HWIO_ADC2_RESDBG4_ADC2_RESDBG4_RESULT_SHFT 0
#define HWIO_ADC2_RESDBG4_ADC2_RESDBG4_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RESDBG4_ADC2_RESDBG4_DRC_SHFT 16
#define HWIO_ADC2_RESDBG4_ADC2_RESDBG4_DRC_MASK 0x000f0000
#define HWIO_ADC2_RESDBG4_ADC2_RESDBG4_CHNR_SHFT 20
#define HWIO_ADC2_RESDBG4_ADC2_RESDBG4_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RESDBG4_ADC2_RESDBG4_EMUX_SHFT 25
#define HWIO_ADC2_RESDBG4_ADC2_RESDBG4_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RESDBG4_ADC2_RESDBG4_CRS_SHFT 28
#define HWIO_ADC2_RESDBG4_ADC2_RESDBG4_CRS_MASK 0x30000000
#define HWIO_ADC2_RESDBG4_ADC2_RESDBG4_CF_SHFT 30
#define HWIO_ADC2_RESDBG4_ADC2_RESDBG4_CF_MASK 0x40000000
#define HWIO_ADC2_RESDBG4_ADC2_RESDBG4_VF_SHFT 31
#define HWIO_ADC2_RESDBG4_ADC2_RESDBG4_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RESDBG5_ADDR  0xF0004564  
#define HWIO_ADC2_RESDBG5_ADC2_RESDBG5_RESULT_SHFT 0
#define HWIO_ADC2_RESDBG5_ADC2_RESDBG5_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RESDBG5_ADC2_RESDBG5_DRC_SHFT 16
#define HWIO_ADC2_RESDBG5_ADC2_RESDBG5_DRC_MASK 0x000f0000
#define HWIO_ADC2_RESDBG5_ADC2_RESDBG5_CHNR_SHFT 20
#define HWIO_ADC2_RESDBG5_ADC2_RESDBG5_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RESDBG5_ADC2_RESDBG5_EMUX_SHFT 25
#define HWIO_ADC2_RESDBG5_ADC2_RESDBG5_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RESDBG5_ADC2_RESDBG5_CRS_SHFT 28
#define HWIO_ADC2_RESDBG5_ADC2_RESDBG5_CRS_MASK 0x30000000
#define HWIO_ADC2_RESDBG5_ADC2_RESDBG5_CF_SHFT 30
#define HWIO_ADC2_RESDBG5_ADC2_RESDBG5_CF_MASK 0x40000000
#define HWIO_ADC2_RESDBG5_ADC2_RESDBG5_VF_SHFT 31
#define HWIO_ADC2_RESDBG5_ADC2_RESDBG5_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RESDBG6_ADDR  0xF0004568  
#define HWIO_ADC2_RESDBG6_ADC2_RESDBG6_RESULT_SHFT 0
#define HWIO_ADC2_RESDBG6_ADC2_RESDBG6_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RESDBG6_ADC2_RESDBG6_DRC_SHFT 16
#define HWIO_ADC2_RESDBG6_ADC2_RESDBG6_DRC_MASK 0x000f0000
#define HWIO_ADC2_RESDBG6_ADC2_RESDBG6_CHNR_SHFT 20
#define HWIO_ADC2_RESDBG6_ADC2_RESDBG6_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RESDBG6_ADC2_RESDBG6_EMUX_SHFT 25
#define HWIO_ADC2_RESDBG6_ADC2_RESDBG6_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RESDBG6_ADC2_RESDBG6_CRS_SHFT 28
#define HWIO_ADC2_RESDBG6_ADC2_RESDBG6_CRS_MASK 0x30000000
#define HWIO_ADC2_RESDBG6_ADC2_RESDBG6_CF_SHFT 30
#define HWIO_ADC2_RESDBG6_ADC2_RESDBG6_CF_MASK 0x40000000
#define HWIO_ADC2_RESDBG6_ADC2_RESDBG6_VF_SHFT 31
#define HWIO_ADC2_RESDBG6_ADC2_RESDBG6_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RESDBG7_ADDR  0xF000456C  
#define HWIO_ADC2_RESDBG7_ADC2_RESDBG7_RESULT_SHFT 0
#define HWIO_ADC2_RESDBG7_ADC2_RESDBG7_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RESDBG7_ADC2_RESDBG7_DRC_SHFT 16
#define HWIO_ADC2_RESDBG7_ADC2_RESDBG7_DRC_MASK 0x000f0000
#define HWIO_ADC2_RESDBG7_ADC2_RESDBG7_CHNR_SHFT 20
#define HWIO_ADC2_RESDBG7_ADC2_RESDBG7_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RESDBG7_ADC2_RESDBG7_EMUX_SHFT 25
#define HWIO_ADC2_RESDBG7_ADC2_RESDBG7_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RESDBG7_ADC2_RESDBG7_CRS_SHFT 28
#define HWIO_ADC2_RESDBG7_ADC2_RESDBG7_CRS_MASK 0x30000000
#define HWIO_ADC2_RESDBG7_ADC2_RESDBG7_CF_SHFT 30
#define HWIO_ADC2_RESDBG7_ADC2_RESDBG7_CF_MASK 0x40000000
#define HWIO_ADC2_RESDBG7_ADC2_RESDBG7_VF_SHFT 31
#define HWIO_ADC2_RESDBG7_ADC2_RESDBG7_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RESDBG8_ADDR  0xF0004570  
#define HWIO_ADC2_RESDBG8_ADC2_RESDBG8_RESULT_SHFT 0
#define HWIO_ADC2_RESDBG8_ADC2_RESDBG8_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RESDBG8_ADC2_RESDBG8_DRC_SHFT 16
#define HWIO_ADC2_RESDBG8_ADC2_RESDBG8_DRC_MASK 0x000f0000
#define HWIO_ADC2_RESDBG8_ADC2_RESDBG8_CHNR_SHFT 20
#define HWIO_ADC2_RESDBG8_ADC2_RESDBG8_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RESDBG8_ADC2_RESDBG8_EMUX_SHFT 25
#define HWIO_ADC2_RESDBG8_ADC2_RESDBG8_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RESDBG8_ADC2_RESDBG8_CRS_SHFT 28
#define HWIO_ADC2_RESDBG8_ADC2_RESDBG8_CRS_MASK 0x30000000
#define HWIO_ADC2_RESDBG8_ADC2_RESDBG8_CF_SHFT 30
#define HWIO_ADC2_RESDBG8_ADC2_RESDBG8_CF_MASK 0x40000000
#define HWIO_ADC2_RESDBG8_ADC2_RESDBG8_VF_SHFT 31
#define HWIO_ADC2_RESDBG8_ADC2_RESDBG8_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RESDBG9_ADDR  0xF0004574  
#define HWIO_ADC2_RESDBG9_ADC2_RESDBG9_RESULT_SHFT 0
#define HWIO_ADC2_RESDBG9_ADC2_RESDBG9_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RESDBG9_ADC2_RESDBG9_DRC_SHFT 16
#define HWIO_ADC2_RESDBG9_ADC2_RESDBG9_DRC_MASK 0x000f0000
#define HWIO_ADC2_RESDBG9_ADC2_RESDBG9_CHNR_SHFT 20
#define HWIO_ADC2_RESDBG9_ADC2_RESDBG9_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RESDBG9_ADC2_RESDBG9_EMUX_SHFT 25
#define HWIO_ADC2_RESDBG9_ADC2_RESDBG9_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RESDBG9_ADC2_RESDBG9_CRS_SHFT 28
#define HWIO_ADC2_RESDBG9_ADC2_RESDBG9_CRS_MASK 0x30000000
#define HWIO_ADC2_RESDBG9_ADC2_RESDBG9_CF_SHFT 30
#define HWIO_ADC2_RESDBG9_ADC2_RESDBG9_CF_MASK 0x40000000
#define HWIO_ADC2_RESDBG9_ADC2_RESDBG9_VF_SHFT 31
#define HWIO_ADC2_RESDBG9_ADC2_RESDBG9_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RESDBG10_ADDR  0xF0004578  
#define HWIO_ADC2_RESDBG10_ADC2_RESDBG10_RESULT_SHFT 0
#define HWIO_ADC2_RESDBG10_ADC2_RESDBG10_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RESDBG10_ADC2_RESDBG10_DRC_SHFT 16
#define HWIO_ADC2_RESDBG10_ADC2_RESDBG10_DRC_MASK 0x000f0000
#define HWIO_ADC2_RESDBG10_ADC2_RESDBG10_CHNR_SHFT 20
#define HWIO_ADC2_RESDBG10_ADC2_RESDBG10_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RESDBG10_ADC2_RESDBG10_EMUX_SHFT 25
#define HWIO_ADC2_RESDBG10_ADC2_RESDBG10_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RESDBG10_ADC2_RESDBG10_CRS_SHFT 28
#define HWIO_ADC2_RESDBG10_ADC2_RESDBG10_CRS_MASK 0x30000000
#define HWIO_ADC2_RESDBG10_ADC2_RESDBG10_CF_SHFT 30
#define HWIO_ADC2_RESDBG10_ADC2_RESDBG10_CF_MASK 0x40000000
#define HWIO_ADC2_RESDBG10_ADC2_RESDBG10_VF_SHFT 31
#define HWIO_ADC2_RESDBG10_ADC2_RESDBG10_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RESDBG11_ADDR  0xF000457C  
#define HWIO_ADC2_RESDBG11_ADC2_RESDBG11_RESULT_SHFT 0
#define HWIO_ADC2_RESDBG11_ADC2_RESDBG11_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RESDBG11_ADC2_RESDBG11_DRC_SHFT 16
#define HWIO_ADC2_RESDBG11_ADC2_RESDBG11_DRC_MASK 0x000f0000
#define HWIO_ADC2_RESDBG11_ADC2_RESDBG11_CHNR_SHFT 20
#define HWIO_ADC2_RESDBG11_ADC2_RESDBG11_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RESDBG11_ADC2_RESDBG11_EMUX_SHFT 25
#define HWIO_ADC2_RESDBG11_ADC2_RESDBG11_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RESDBG11_ADC2_RESDBG11_CRS_SHFT 28
#define HWIO_ADC2_RESDBG11_ADC2_RESDBG11_CRS_MASK 0x30000000
#define HWIO_ADC2_RESDBG11_ADC2_RESDBG11_CF_SHFT 30
#define HWIO_ADC2_RESDBG11_ADC2_RESDBG11_CF_MASK 0x40000000
#define HWIO_ADC2_RESDBG11_ADC2_RESDBG11_VF_SHFT 31
#define HWIO_ADC2_RESDBG11_ADC2_RESDBG11_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RESDBG12_ADDR  0xF0004580  
#define HWIO_ADC2_RESDBG12_ADC2_RESDBG12_RESULT_SHFT 0
#define HWIO_ADC2_RESDBG12_ADC2_RESDBG12_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RESDBG12_ADC2_RESDBG12_DRC_SHFT 16
#define HWIO_ADC2_RESDBG12_ADC2_RESDBG12_DRC_MASK 0x000f0000
#define HWIO_ADC2_RESDBG12_ADC2_RESDBG12_CHNR_SHFT 20
#define HWIO_ADC2_RESDBG12_ADC2_RESDBG12_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RESDBG12_ADC2_RESDBG12_EMUX_SHFT 25
#define HWIO_ADC2_RESDBG12_ADC2_RESDBG12_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RESDBG12_ADC2_RESDBG12_CRS_SHFT 28
#define HWIO_ADC2_RESDBG12_ADC2_RESDBG12_CRS_MASK 0x30000000
#define HWIO_ADC2_RESDBG12_ADC2_RESDBG12_CF_SHFT 30
#define HWIO_ADC2_RESDBG12_ADC2_RESDBG12_CF_MASK 0x40000000
#define HWIO_ADC2_RESDBG12_ADC2_RESDBG12_VF_SHFT 31
#define HWIO_ADC2_RESDBG12_ADC2_RESDBG12_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RESDBG13_ADDR  0xF0004584  
#define HWIO_ADC2_RESDBG13_ADC2_RESDBG13_RESULT_SHFT 0
#define HWIO_ADC2_RESDBG13_ADC2_RESDBG13_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RESDBG13_ADC2_RESDBG13_DRC_SHFT 16
#define HWIO_ADC2_RESDBG13_ADC2_RESDBG13_DRC_MASK 0x000f0000
#define HWIO_ADC2_RESDBG13_ADC2_RESDBG13_CHNR_SHFT 20
#define HWIO_ADC2_RESDBG13_ADC2_RESDBG13_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RESDBG13_ADC2_RESDBG13_EMUX_SHFT 25
#define HWIO_ADC2_RESDBG13_ADC2_RESDBG13_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RESDBG13_ADC2_RESDBG13_CRS_SHFT 28
#define HWIO_ADC2_RESDBG13_ADC2_RESDBG13_CRS_MASK 0x30000000
#define HWIO_ADC2_RESDBG13_ADC2_RESDBG13_CF_SHFT 30
#define HWIO_ADC2_RESDBG13_ADC2_RESDBG13_CF_MASK 0x40000000
#define HWIO_ADC2_RESDBG13_ADC2_RESDBG13_VF_SHFT 31
#define HWIO_ADC2_RESDBG13_ADC2_RESDBG13_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RESDBG14_ADDR  0xF0004588  
#define HWIO_ADC2_RESDBG14_ADC2_RESDBG14_RESULT_SHFT 0
#define HWIO_ADC2_RESDBG14_ADC2_RESDBG14_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RESDBG14_ADC2_RESDBG14_DRC_SHFT 16
#define HWIO_ADC2_RESDBG14_ADC2_RESDBG14_DRC_MASK 0x000f0000
#define HWIO_ADC2_RESDBG14_ADC2_RESDBG14_CHNR_SHFT 20
#define HWIO_ADC2_RESDBG14_ADC2_RESDBG14_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RESDBG14_ADC2_RESDBG14_EMUX_SHFT 25
#define HWIO_ADC2_RESDBG14_ADC2_RESDBG14_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RESDBG14_ADC2_RESDBG14_CRS_SHFT 28
#define HWIO_ADC2_RESDBG14_ADC2_RESDBG14_CRS_MASK 0x30000000
#define HWIO_ADC2_RESDBG14_ADC2_RESDBG14_CF_SHFT 30
#define HWIO_ADC2_RESDBG14_ADC2_RESDBG14_CF_MASK 0x40000000
#define HWIO_ADC2_RESDBG14_ADC2_RESDBG14_VF_SHFT 31
#define HWIO_ADC2_RESDBG14_ADC2_RESDBG14_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_RESDBG15_ADDR  0xF000458C  
#define HWIO_ADC2_RESDBG15_ADC2_RESDBG15_RESULT_SHFT 0
#define HWIO_ADC2_RESDBG15_ADC2_RESDBG15_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_RESDBG15_ADC2_RESDBG15_DRC_SHFT 16
#define HWIO_ADC2_RESDBG15_ADC2_RESDBG15_DRC_MASK 0x000f0000
#define HWIO_ADC2_RESDBG15_ADC2_RESDBG15_CHNR_SHFT 20
#define HWIO_ADC2_RESDBG15_ADC2_RESDBG15_CHNR_MASK 0x01f00000
#define HWIO_ADC2_RESDBG15_ADC2_RESDBG15_EMUX_SHFT 25
#define HWIO_ADC2_RESDBG15_ADC2_RESDBG15_EMUX_MASK 0x0e000000
#define HWIO_ADC2_RESDBG15_ADC2_RESDBG15_CRS_SHFT 28
#define HWIO_ADC2_RESDBG15_ADC2_RESDBG15_CRS_MASK 0x30000000
#define HWIO_ADC2_RESDBG15_ADC2_RESDBG15_CF_SHFT 30
#define HWIO_ADC2_RESDBG15_ADC2_RESDBG15_CF_MASK 0x40000000
#define HWIO_ADC2_RESDBG15_ADC2_RESDBG15_VF_SHFT 31
#define HWIO_ADC2_RESDBG15_ADC2_RESDBG15_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RESDBG0_ADDR  0xF0004590  
#define HWIO_ADC3_RESDBG0_ADC3_RESDBG0_RESULT_SHFT 0
#define HWIO_ADC3_RESDBG0_ADC3_RESDBG0_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RESDBG0_ADC3_RESDBG0_DRC_SHFT 16
#define HWIO_ADC3_RESDBG0_ADC3_RESDBG0_DRC_MASK 0x000f0000
#define HWIO_ADC3_RESDBG0_ADC3_RESDBG0_CHNR_SHFT 20
#define HWIO_ADC3_RESDBG0_ADC3_RESDBG0_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RESDBG0_ADC3_RESDBG0_EMUX_SHFT 25
#define HWIO_ADC3_RESDBG0_ADC3_RESDBG0_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RESDBG0_ADC3_RESDBG0_CRS_SHFT 28
#define HWIO_ADC3_RESDBG0_ADC3_RESDBG0_CRS_MASK 0x30000000
#define HWIO_ADC3_RESDBG0_ADC3_RESDBG0_CF_SHFT 30
#define HWIO_ADC3_RESDBG0_ADC3_RESDBG0_CF_MASK 0x40000000
#define HWIO_ADC3_RESDBG0_ADC3_RESDBG0_VF_SHFT 31
#define HWIO_ADC3_RESDBG0_ADC3_RESDBG0_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RESDBG1_ADDR  0xF0004594  
#define HWIO_ADC3_RESDBG1_ADC3_RESDBG1_RESULT_SHFT 0
#define HWIO_ADC3_RESDBG1_ADC3_RESDBG1_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RESDBG1_ADC3_RESDBG1_DRC_SHFT 16
#define HWIO_ADC3_RESDBG1_ADC3_RESDBG1_DRC_MASK 0x000f0000
#define HWIO_ADC3_RESDBG1_ADC3_RESDBG1_CHNR_SHFT 20
#define HWIO_ADC3_RESDBG1_ADC3_RESDBG1_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RESDBG1_ADC3_RESDBG1_EMUX_SHFT 25
#define HWIO_ADC3_RESDBG1_ADC3_RESDBG1_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RESDBG1_ADC3_RESDBG1_CRS_SHFT 28
#define HWIO_ADC3_RESDBG1_ADC3_RESDBG1_CRS_MASK 0x30000000
#define HWIO_ADC3_RESDBG1_ADC3_RESDBG1_CF_SHFT 30
#define HWIO_ADC3_RESDBG1_ADC3_RESDBG1_CF_MASK 0x40000000
#define HWIO_ADC3_RESDBG1_ADC3_RESDBG1_VF_SHFT 31
#define HWIO_ADC3_RESDBG1_ADC3_RESDBG1_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RESDBG2_ADDR  0xF0004598  
#define HWIO_ADC3_RESDBG2_ADC3_RESDBG2_RESULT_SHFT 0
#define HWIO_ADC3_RESDBG2_ADC3_RESDBG2_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RESDBG2_ADC3_RESDBG2_DRC_SHFT 16
#define HWIO_ADC3_RESDBG2_ADC3_RESDBG2_DRC_MASK 0x000f0000
#define HWIO_ADC3_RESDBG2_ADC3_RESDBG2_CHNR_SHFT 20
#define HWIO_ADC3_RESDBG2_ADC3_RESDBG2_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RESDBG2_ADC3_RESDBG2_EMUX_SHFT 25
#define HWIO_ADC3_RESDBG2_ADC3_RESDBG2_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RESDBG2_ADC3_RESDBG2_CRS_SHFT 28
#define HWIO_ADC3_RESDBG2_ADC3_RESDBG2_CRS_MASK 0x30000000
#define HWIO_ADC3_RESDBG2_ADC3_RESDBG2_CF_SHFT 30
#define HWIO_ADC3_RESDBG2_ADC3_RESDBG2_CF_MASK 0x40000000
#define HWIO_ADC3_RESDBG2_ADC3_RESDBG2_VF_SHFT 31
#define HWIO_ADC3_RESDBG2_ADC3_RESDBG2_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RESDBG3_ADDR  0xF000459C  
#define HWIO_ADC3_RESDBG3_ADC3_RESDBG3_RESULT_SHFT 0
#define HWIO_ADC3_RESDBG3_ADC3_RESDBG3_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RESDBG3_ADC3_RESDBG3_DRC_SHFT 16
#define HWIO_ADC3_RESDBG3_ADC3_RESDBG3_DRC_MASK 0x000f0000
#define HWIO_ADC3_RESDBG3_ADC3_RESDBG3_CHNR_SHFT 20
#define HWIO_ADC3_RESDBG3_ADC3_RESDBG3_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RESDBG3_ADC3_RESDBG3_EMUX_SHFT 25
#define HWIO_ADC3_RESDBG3_ADC3_RESDBG3_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RESDBG3_ADC3_RESDBG3_CRS_SHFT 28
#define HWIO_ADC3_RESDBG3_ADC3_RESDBG3_CRS_MASK 0x30000000
#define HWIO_ADC3_RESDBG3_ADC3_RESDBG3_CF_SHFT 30
#define HWIO_ADC3_RESDBG3_ADC3_RESDBG3_CF_MASK 0x40000000
#define HWIO_ADC3_RESDBG3_ADC3_RESDBG3_VF_SHFT 31
#define HWIO_ADC3_RESDBG3_ADC3_RESDBG3_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RESDBG4_ADDR  0xF00045A0  
#define HWIO_ADC3_RESDBG4_ADC3_RESDBG4_RESULT_SHFT 0
#define HWIO_ADC3_RESDBG4_ADC3_RESDBG4_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RESDBG4_ADC3_RESDBG4_DRC_SHFT 16
#define HWIO_ADC3_RESDBG4_ADC3_RESDBG4_DRC_MASK 0x000f0000
#define HWIO_ADC3_RESDBG4_ADC3_RESDBG4_CHNR_SHFT 20
#define HWIO_ADC3_RESDBG4_ADC3_RESDBG4_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RESDBG4_ADC3_RESDBG4_EMUX_SHFT 25
#define HWIO_ADC3_RESDBG4_ADC3_RESDBG4_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RESDBG4_ADC3_RESDBG4_CRS_SHFT 28
#define HWIO_ADC3_RESDBG4_ADC3_RESDBG4_CRS_MASK 0x30000000
#define HWIO_ADC3_RESDBG4_ADC3_RESDBG4_CF_SHFT 30
#define HWIO_ADC3_RESDBG4_ADC3_RESDBG4_CF_MASK 0x40000000
#define HWIO_ADC3_RESDBG4_ADC3_RESDBG4_VF_SHFT 31
#define HWIO_ADC3_RESDBG4_ADC3_RESDBG4_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RESDBG5_ADDR  0xF00045A4  
#define HWIO_ADC3_RESDBG5_ADC3_RESDBG5_RESULT_SHFT 0
#define HWIO_ADC3_RESDBG5_ADC3_RESDBG5_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RESDBG5_ADC3_RESDBG5_DRC_SHFT 16
#define HWIO_ADC3_RESDBG5_ADC3_RESDBG5_DRC_MASK 0x000f0000
#define HWIO_ADC3_RESDBG5_ADC3_RESDBG5_CHNR_SHFT 20
#define HWIO_ADC3_RESDBG5_ADC3_RESDBG5_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RESDBG5_ADC3_RESDBG5_EMUX_SHFT 25
#define HWIO_ADC3_RESDBG5_ADC3_RESDBG5_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RESDBG5_ADC3_RESDBG5_CRS_SHFT 28
#define HWIO_ADC3_RESDBG5_ADC3_RESDBG5_CRS_MASK 0x30000000
#define HWIO_ADC3_RESDBG5_ADC3_RESDBG5_CF_SHFT 30
#define HWIO_ADC3_RESDBG5_ADC3_RESDBG5_CF_MASK 0x40000000
#define HWIO_ADC3_RESDBG5_ADC3_RESDBG5_VF_SHFT 31
#define HWIO_ADC3_RESDBG5_ADC3_RESDBG5_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RESDBG6_ADDR  0xF00045A8  
#define HWIO_ADC3_RESDBG6_ADC3_RESDBG6_RESULT_SHFT 0
#define HWIO_ADC3_RESDBG6_ADC3_RESDBG6_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RESDBG6_ADC3_RESDBG6_DRC_SHFT 16
#define HWIO_ADC3_RESDBG6_ADC3_RESDBG6_DRC_MASK 0x000f0000
#define HWIO_ADC3_RESDBG6_ADC3_RESDBG6_CHNR_SHFT 20
#define HWIO_ADC3_RESDBG6_ADC3_RESDBG6_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RESDBG6_ADC3_RESDBG6_EMUX_SHFT 25
#define HWIO_ADC3_RESDBG6_ADC3_RESDBG6_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RESDBG6_ADC3_RESDBG6_CRS_SHFT 28
#define HWIO_ADC3_RESDBG6_ADC3_RESDBG6_CRS_MASK 0x30000000
#define HWIO_ADC3_RESDBG6_ADC3_RESDBG6_CF_SHFT 30
#define HWIO_ADC3_RESDBG6_ADC3_RESDBG6_CF_MASK 0x40000000
#define HWIO_ADC3_RESDBG6_ADC3_RESDBG6_VF_SHFT 31
#define HWIO_ADC3_RESDBG6_ADC3_RESDBG6_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RESDBG7_ADDR  0xF00045AC  
#define HWIO_ADC3_RESDBG7_ADC3_RESDBG7_RESULT_SHFT 0
#define HWIO_ADC3_RESDBG7_ADC3_RESDBG7_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RESDBG7_ADC3_RESDBG7_DRC_SHFT 16
#define HWIO_ADC3_RESDBG7_ADC3_RESDBG7_DRC_MASK 0x000f0000
#define HWIO_ADC3_RESDBG7_ADC3_RESDBG7_CHNR_SHFT 20
#define HWIO_ADC3_RESDBG7_ADC3_RESDBG7_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RESDBG7_ADC3_RESDBG7_EMUX_SHFT 25
#define HWIO_ADC3_RESDBG7_ADC3_RESDBG7_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RESDBG7_ADC3_RESDBG7_CRS_SHFT 28
#define HWIO_ADC3_RESDBG7_ADC3_RESDBG7_CRS_MASK 0x30000000
#define HWIO_ADC3_RESDBG7_ADC3_RESDBG7_CF_SHFT 30
#define HWIO_ADC3_RESDBG7_ADC3_RESDBG7_CF_MASK 0x40000000
#define HWIO_ADC3_RESDBG7_ADC3_RESDBG7_VF_SHFT 31
#define HWIO_ADC3_RESDBG7_ADC3_RESDBG7_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RESDBG8_ADDR  0xF00045B0  
#define HWIO_ADC3_RESDBG8_ADC3_RESDBG8_RESULT_SHFT 0
#define HWIO_ADC3_RESDBG8_ADC3_RESDBG8_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RESDBG8_ADC3_RESDBG8_DRC_SHFT 16
#define HWIO_ADC3_RESDBG8_ADC3_RESDBG8_DRC_MASK 0x000f0000
#define HWIO_ADC3_RESDBG8_ADC3_RESDBG8_CHNR_SHFT 20
#define HWIO_ADC3_RESDBG8_ADC3_RESDBG8_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RESDBG8_ADC3_RESDBG8_EMUX_SHFT 25
#define HWIO_ADC3_RESDBG8_ADC3_RESDBG8_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RESDBG8_ADC3_RESDBG8_CRS_SHFT 28
#define HWIO_ADC3_RESDBG8_ADC3_RESDBG8_CRS_MASK 0x30000000
#define HWIO_ADC3_RESDBG8_ADC3_RESDBG8_CF_SHFT 30
#define HWIO_ADC3_RESDBG8_ADC3_RESDBG8_CF_MASK 0x40000000
#define HWIO_ADC3_RESDBG8_ADC3_RESDBG8_VF_SHFT 31
#define HWIO_ADC3_RESDBG8_ADC3_RESDBG8_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RESDBG9_ADDR  0xF00045B4  
#define HWIO_ADC3_RESDBG9_ADC3_RESDBG9_RESULT_SHFT 0
#define HWIO_ADC3_RESDBG9_ADC3_RESDBG9_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RESDBG9_ADC3_RESDBG9_DRC_SHFT 16
#define HWIO_ADC3_RESDBG9_ADC3_RESDBG9_DRC_MASK 0x000f0000
#define HWIO_ADC3_RESDBG9_ADC3_RESDBG9_CHNR_SHFT 20
#define HWIO_ADC3_RESDBG9_ADC3_RESDBG9_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RESDBG9_ADC3_RESDBG9_EMUX_SHFT 25
#define HWIO_ADC3_RESDBG9_ADC3_RESDBG9_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RESDBG9_ADC3_RESDBG9_CRS_SHFT 28
#define HWIO_ADC3_RESDBG9_ADC3_RESDBG9_CRS_MASK 0x30000000
#define HWIO_ADC3_RESDBG9_ADC3_RESDBG9_CF_SHFT 30
#define HWIO_ADC3_RESDBG9_ADC3_RESDBG9_CF_MASK 0x40000000
#define HWIO_ADC3_RESDBG9_ADC3_RESDBG9_VF_SHFT 31
#define HWIO_ADC3_RESDBG9_ADC3_RESDBG9_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RESDBG10_ADDR  0xF00045B8  
#define HWIO_ADC3_RESDBG10_ADC3_RESDBG10_RESULT_SHFT 0
#define HWIO_ADC3_RESDBG10_ADC3_RESDBG10_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RESDBG10_ADC3_RESDBG10_DRC_SHFT 16
#define HWIO_ADC3_RESDBG10_ADC3_RESDBG10_DRC_MASK 0x000f0000
#define HWIO_ADC3_RESDBG10_ADC3_RESDBG10_CHNR_SHFT 20
#define HWIO_ADC3_RESDBG10_ADC3_RESDBG10_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RESDBG10_ADC3_RESDBG10_EMUX_SHFT 25
#define HWIO_ADC3_RESDBG10_ADC3_RESDBG10_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RESDBG10_ADC3_RESDBG10_CRS_SHFT 28
#define HWIO_ADC3_RESDBG10_ADC3_RESDBG10_CRS_MASK 0x30000000
#define HWIO_ADC3_RESDBG10_ADC3_RESDBG10_CF_SHFT 30
#define HWIO_ADC3_RESDBG10_ADC3_RESDBG10_CF_MASK 0x40000000
#define HWIO_ADC3_RESDBG10_ADC3_RESDBG10_VF_SHFT 31
#define HWIO_ADC3_RESDBG10_ADC3_RESDBG10_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RESDBG11_ADDR  0xF00045BC  
#define HWIO_ADC3_RESDBG11_ADC3_RESDBG11_RESULT_SHFT 0
#define HWIO_ADC3_RESDBG11_ADC3_RESDBG11_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RESDBG11_ADC3_RESDBG11_DRC_SHFT 16
#define HWIO_ADC3_RESDBG11_ADC3_RESDBG11_DRC_MASK 0x000f0000
#define HWIO_ADC3_RESDBG11_ADC3_RESDBG11_CHNR_SHFT 20
#define HWIO_ADC3_RESDBG11_ADC3_RESDBG11_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RESDBG11_ADC3_RESDBG11_EMUX_SHFT 25
#define HWIO_ADC3_RESDBG11_ADC3_RESDBG11_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RESDBG11_ADC3_RESDBG11_CRS_SHFT 28
#define HWIO_ADC3_RESDBG11_ADC3_RESDBG11_CRS_MASK 0x30000000
#define HWIO_ADC3_RESDBG11_ADC3_RESDBG11_CF_SHFT 30
#define HWIO_ADC3_RESDBG11_ADC3_RESDBG11_CF_MASK 0x40000000
#define HWIO_ADC3_RESDBG11_ADC3_RESDBG11_VF_SHFT 31
#define HWIO_ADC3_RESDBG11_ADC3_RESDBG11_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RESDBG12_ADDR  0xF00045C0  
#define HWIO_ADC3_RESDBG12_ADC3_RESDBG12_RESULT_SHFT 0
#define HWIO_ADC3_RESDBG12_ADC3_RESDBG12_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RESDBG12_ADC3_RESDBG12_DRC_SHFT 16
#define HWIO_ADC3_RESDBG12_ADC3_RESDBG12_DRC_MASK 0x000f0000
#define HWIO_ADC3_RESDBG12_ADC3_RESDBG12_CHNR_SHFT 20
#define HWIO_ADC3_RESDBG12_ADC3_RESDBG12_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RESDBG12_ADC3_RESDBG12_EMUX_SHFT 25
#define HWIO_ADC3_RESDBG12_ADC3_RESDBG12_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RESDBG12_ADC3_RESDBG12_CRS_SHFT 28
#define HWIO_ADC3_RESDBG12_ADC3_RESDBG12_CRS_MASK 0x30000000
#define HWIO_ADC3_RESDBG12_ADC3_RESDBG12_CF_SHFT 30
#define HWIO_ADC3_RESDBG12_ADC3_RESDBG12_CF_MASK 0x40000000
#define HWIO_ADC3_RESDBG12_ADC3_RESDBG12_VF_SHFT 31
#define HWIO_ADC3_RESDBG12_ADC3_RESDBG12_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RESDBG13_ADDR  0xF00045C4  
#define HWIO_ADC3_RESDBG13_ADC3_RESDBG13_RESULT_SHFT 0
#define HWIO_ADC3_RESDBG13_ADC3_RESDBG13_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RESDBG13_ADC3_RESDBG13_DRC_SHFT 16
#define HWIO_ADC3_RESDBG13_ADC3_RESDBG13_DRC_MASK 0x000f0000
#define HWIO_ADC3_RESDBG13_ADC3_RESDBG13_CHNR_SHFT 20
#define HWIO_ADC3_RESDBG13_ADC3_RESDBG13_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RESDBG13_ADC3_RESDBG13_EMUX_SHFT 25
#define HWIO_ADC3_RESDBG13_ADC3_RESDBG13_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RESDBG13_ADC3_RESDBG13_CRS_SHFT 28
#define HWIO_ADC3_RESDBG13_ADC3_RESDBG13_CRS_MASK 0x30000000
#define HWIO_ADC3_RESDBG13_ADC3_RESDBG13_CF_SHFT 30
#define HWIO_ADC3_RESDBG13_ADC3_RESDBG13_CF_MASK 0x40000000
#define HWIO_ADC3_RESDBG13_ADC3_RESDBG13_VF_SHFT 31
#define HWIO_ADC3_RESDBG13_ADC3_RESDBG13_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RESDBG14_ADDR  0xF00045C8  
#define HWIO_ADC3_RESDBG14_ADC3_RESDBG14_RESULT_SHFT 0
#define HWIO_ADC3_RESDBG14_ADC3_RESDBG14_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RESDBG14_ADC3_RESDBG14_DRC_SHFT 16
#define HWIO_ADC3_RESDBG14_ADC3_RESDBG14_DRC_MASK 0x000f0000
#define HWIO_ADC3_RESDBG14_ADC3_RESDBG14_CHNR_SHFT 20
#define HWIO_ADC3_RESDBG14_ADC3_RESDBG14_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RESDBG14_ADC3_RESDBG14_EMUX_SHFT 25
#define HWIO_ADC3_RESDBG14_ADC3_RESDBG14_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RESDBG14_ADC3_RESDBG14_CRS_SHFT 28
#define HWIO_ADC3_RESDBG14_ADC3_RESDBG14_CRS_MASK 0x30000000
#define HWIO_ADC3_RESDBG14_ADC3_RESDBG14_CF_SHFT 30
#define HWIO_ADC3_RESDBG14_ADC3_RESDBG14_CF_MASK 0x40000000
#define HWIO_ADC3_RESDBG14_ADC3_RESDBG14_VF_SHFT 31
#define HWIO_ADC3_RESDBG14_ADC3_RESDBG14_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_RESDBG15_ADDR  0xF00045CC  
#define HWIO_ADC3_RESDBG15_ADC3_RESDBG15_RESULT_SHFT 0
#define HWIO_ADC3_RESDBG15_ADC3_RESDBG15_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_RESDBG15_ADC3_RESDBG15_DRC_SHFT 16
#define HWIO_ADC3_RESDBG15_ADC3_RESDBG15_DRC_MASK 0x000f0000
#define HWIO_ADC3_RESDBG15_ADC3_RESDBG15_CHNR_SHFT 20
#define HWIO_ADC3_RESDBG15_ADC3_RESDBG15_CHNR_MASK 0x01f00000
#define HWIO_ADC3_RESDBG15_ADC3_RESDBG15_EMUX_SHFT 25
#define HWIO_ADC3_RESDBG15_ADC3_RESDBG15_EMUX_MASK 0x0e000000
#define HWIO_ADC3_RESDBG15_ADC3_RESDBG15_CRS_SHFT 28
#define HWIO_ADC3_RESDBG15_ADC3_RESDBG15_CRS_MASK 0x30000000
#define HWIO_ADC3_RESDBG15_ADC3_RESDBG15_CF_SHFT 30
#define HWIO_ADC3_RESDBG15_ADC3_RESDBG15_CF_MASK 0x40000000
#define HWIO_ADC3_RESDBG15_ADC3_RESDBG15_VF_SHFT 31
#define HWIO_ADC3_RESDBG15_ADC3_RESDBG15_VF_MASK 0x80000000


//--------

#define HWIO_CMP0_CCTL_ADDR  0xF00047D0  
#define HWIO_CMP0_CCTL_CMP0_CCTL_STCF_SHFT 0
#define HWIO_CMP0_CCTL_CMP0_CCTL_STCF_MASK 0x0000000f
#define HWIO_CMP0_CCTL_CMP0_CCTL_PERCCH_SHFT 4
#define HWIO_CMP0_CCTL_CMP0_CCTL_PERCCH_MASK 0x00000030
#define HWIO_CMP0_CCTL_CMP0_CCTL_INT_EN_SHFT 6
#define HWIO_CMP0_CCTL_CMP0_CCTL_INT_EN_MASK 0x00000040
#define HWIO_CMP0_CCTL_CMP0_CCTL_QJZ_SHFT 7
#define HWIO_CMP0_CCTL_CMP0_CCTL_QJZ_MASK 0x00000080
#define HWIO_CMP0_CCTL_CMP0_CCTL_CHEVMOD_SHFT 8
#define HWIO_CMP0_CCTL_CMP0_CCTL_CHEVMOD_MASK 0x00000300
#define HWIO_CMP0_CCTL_CMP0_CCTL_CLKPDIV_SHFT 10
#define HWIO_CMP0_CCTL_CMP0_CCTL_CLKPDIV_MASK 0x00007c00
#define HWIO_CMP0_CCTL_CMP0_CCTL_CPWC_SHFT 15
#define HWIO_CMP0_CCTL_CMP0_CCTL_CPWC_MASK 0x00008000
#define HWIO_CMP0_CCTL_CMP0_CCTL_XTSEL_SHFT 16
#define HWIO_CMP0_CCTL_CMP0_CCTL_XTSEL_MASK 0x000f0000
#define HWIO_CMP0_CCTL_CMP0_CCTL_XTLVL_SHFT 20
#define HWIO_CMP0_CCTL_CMP0_CCTL_XTLVL_MASK 0x00100000
#define HWIO_CMP0_CCTL_CMP0_CCTL_XTMOD_SHFT 21
#define HWIO_CMP0_CCTL_CMP0_CCTL_XTMOD_MASK 0x00600000
#define HWIO_CMP0_CCTL_CMP0_CCTL_XTPOL_SHFT 23
#define HWIO_CMP0_CCTL_CMP0_CCTL_XTPOL_MASK 0x00800000
#define HWIO_CMP0_CCTL_CMP0_CCTL_GTMOD_SHFT 24
#define HWIO_CMP0_CCTL_CMP0_CCTL_GTMOD_MASK 0x03000000
#define HWIO_CMP0_CCTL_CMP0_CCTL_FCCHNR_SHFT 26
#define HWIO_CMP0_CCTL_CMP0_CCTL_FCCHNR_MASK 0x7c000000
#define HWIO_CMP0_CCTL_CMP0_CCTL_XTWC_SHFT 31
#define HWIO_CMP0_CCTL_CMP0_CCTL_XTWC_MASK 0x80000000


//--------

#define HWIO_CMP1_CCTL_ADDR  0xF00047D4  
#define HWIO_CMP1_CCTL_CMP1_CCTL_STCF_SHFT 0
#define HWIO_CMP1_CCTL_CMP1_CCTL_STCF_MASK 0x0000000f
#define HWIO_CMP1_CCTL_CMP1_CCTL_PERCCH_SHFT 4
#define HWIO_CMP1_CCTL_CMP1_CCTL_PERCCH_MASK 0x00000030
#define HWIO_CMP1_CCTL_CMP1_CCTL_INT_EN_SHFT 6
#define HWIO_CMP1_CCTL_CMP1_CCTL_INT_EN_MASK 0x00000040
#define HWIO_CMP1_CCTL_CMP1_CCTL_QJZ_SHFT 7
#define HWIO_CMP1_CCTL_CMP1_CCTL_QJZ_MASK 0x00000080
#define HWIO_CMP1_CCTL_CMP1_CCTL_CHEVMOD_SHFT 8
#define HWIO_CMP1_CCTL_CMP1_CCTL_CHEVMOD_MASK 0x00000300
#define HWIO_CMP1_CCTL_CMP1_CCTL_CLKPDIV_SHFT 10
#define HWIO_CMP1_CCTL_CMP1_CCTL_CLKPDIV_MASK 0x00007c00
#define HWIO_CMP1_CCTL_CMP1_CCTL_CPWC_SHFT 15
#define HWIO_CMP1_CCTL_CMP1_CCTL_CPWC_MASK 0x00008000
#define HWIO_CMP1_CCTL_CMP1_CCTL_XTSEL_SHFT 16
#define HWIO_CMP1_CCTL_CMP1_CCTL_XTSEL_MASK 0x000f0000
#define HWIO_CMP1_CCTL_CMP1_CCTL_XTLVL_SHFT 20
#define HWIO_CMP1_CCTL_CMP1_CCTL_XTLVL_MASK 0x00100000
#define HWIO_CMP1_CCTL_CMP1_CCTL_XTMOD_SHFT 21
#define HWIO_CMP1_CCTL_CMP1_CCTL_XTMOD_MASK 0x00600000
#define HWIO_CMP1_CCTL_CMP1_CCTL_XTPOL_SHFT 23
#define HWIO_CMP1_CCTL_CMP1_CCTL_XTPOL_MASK 0x00800000
#define HWIO_CMP1_CCTL_CMP1_CCTL_GTMOD_SHFT 24
#define HWIO_CMP1_CCTL_CMP1_CCTL_GTMOD_MASK 0x03000000
#define HWIO_CMP1_CCTL_CMP1_CCTL_FCCHNR_SHFT 26
#define HWIO_CMP1_CCTL_CMP1_CCTL_FCCHNR_MASK 0x7c000000
#define HWIO_CMP1_CCTL_CMP1_CCTL_XTWC_SHFT 31
#define HWIO_CMP1_CCTL_CMP1_CCTL_XTWC_MASK 0x80000000


//--------

#define HWIO_CMP2_CCTL_ADDR  0xF00047D8  
#define HWIO_CMP2_CCTL_CMP2_CCTL_STCF_SHFT 0
#define HWIO_CMP2_CCTL_CMP2_CCTL_STCF_MASK 0x0000000f
#define HWIO_CMP2_CCTL_CMP2_CCTL_PERCCH_SHFT 4
#define HWIO_CMP2_CCTL_CMP2_CCTL_PERCCH_MASK 0x00000030
#define HWIO_CMP2_CCTL_CMP2_CCTL_INT_EN_SHFT 6
#define HWIO_CMP2_CCTL_CMP2_CCTL_INT_EN_MASK 0x00000040
#define HWIO_CMP2_CCTL_CMP2_CCTL_QJZ_SHFT 7
#define HWIO_CMP2_CCTL_CMP2_CCTL_QJZ_MASK 0x00000080
#define HWIO_CMP2_CCTL_CMP2_CCTL_CHEVMOD_SHFT 8
#define HWIO_CMP2_CCTL_CMP2_CCTL_CHEVMOD_MASK 0x00000300
#define HWIO_CMP2_CCTL_CMP2_CCTL_CLKPDIV_SHFT 10
#define HWIO_CMP2_CCTL_CMP2_CCTL_CLKPDIV_MASK 0x00007c00
#define HWIO_CMP2_CCTL_CMP2_CCTL_CPWC_SHFT 15
#define HWIO_CMP2_CCTL_CMP2_CCTL_CPWC_MASK 0x00008000
#define HWIO_CMP2_CCTL_CMP2_CCTL_XTSEL_SHFT 16
#define HWIO_CMP2_CCTL_CMP2_CCTL_XTSEL_MASK 0x000f0000
#define HWIO_CMP2_CCTL_CMP2_CCTL_XTLVL_SHFT 20
#define HWIO_CMP2_CCTL_CMP2_CCTL_XTLVL_MASK 0x00100000
#define HWIO_CMP2_CCTL_CMP2_CCTL_XTMOD_SHFT 21
#define HWIO_CMP2_CCTL_CMP2_CCTL_XTMOD_MASK 0x00600000
#define HWIO_CMP2_CCTL_CMP2_CCTL_XTPOL_SHFT 23
#define HWIO_CMP2_CCTL_CMP2_CCTL_XTPOL_MASK 0x00800000
#define HWIO_CMP2_CCTL_CMP2_CCTL_GTMOD_SHFT 24
#define HWIO_CMP2_CCTL_CMP2_CCTL_GTMOD_MASK 0x03000000
#define HWIO_CMP2_CCTL_CMP2_CCTL_FCCHNR_SHFT 26
#define HWIO_CMP2_CCTL_CMP2_CCTL_FCCHNR_MASK 0x7c000000
#define HWIO_CMP2_CCTL_CMP2_CCTL_XTWC_SHFT 31
#define HWIO_CMP2_CCTL_CMP2_CCTL_XTWC_MASK 0x80000000


//--------

#define HWIO_CMP3_CCTL_ADDR  0xF00047DC  
#define HWIO_CMP3_CCTL_CMP3_CCTL_STCF_SHFT 0
#define HWIO_CMP3_CCTL_CMP3_CCTL_STCF_MASK 0x0000000f
#define HWIO_CMP3_CCTL_CMP3_CCTL_PERCCH_SHFT 4
#define HWIO_CMP3_CCTL_CMP3_CCTL_PERCCH_MASK 0x00000030
#define HWIO_CMP3_CCTL_CMP3_CCTL_INT_EN_SHFT 6
#define HWIO_CMP3_CCTL_CMP3_CCTL_INT_EN_MASK 0x00000040
#define HWIO_CMP3_CCTL_CMP3_CCTL_QJZ_SHFT 7
#define HWIO_CMP3_CCTL_CMP3_CCTL_QJZ_MASK 0x00000080
#define HWIO_CMP3_CCTL_CMP3_CCTL_CHEVMOD_SHFT 8
#define HWIO_CMP3_CCTL_CMP3_CCTL_CHEVMOD_MASK 0x00000300
#define HWIO_CMP3_CCTL_CMP3_CCTL_CLKPDIV_SHFT 10
#define HWIO_CMP3_CCTL_CMP3_CCTL_CLKPDIV_MASK 0x00007c00
#define HWIO_CMP3_CCTL_CMP3_CCTL_CPWC_SHFT 15
#define HWIO_CMP3_CCTL_CMP3_CCTL_CPWC_MASK 0x00008000
#define HWIO_CMP3_CCTL_CMP3_CCTL_XTSEL_SHFT 16
#define HWIO_CMP3_CCTL_CMP3_CCTL_XTSEL_MASK 0x000f0000
#define HWIO_CMP3_CCTL_CMP3_CCTL_XTLVL_SHFT 20
#define HWIO_CMP3_CCTL_CMP3_CCTL_XTLVL_MASK 0x00100000
#define HWIO_CMP3_CCTL_CMP3_CCTL_XTMOD_SHFT 21
#define HWIO_CMP3_CCTL_CMP3_CCTL_XTMOD_MASK 0x00600000
#define HWIO_CMP3_CCTL_CMP3_CCTL_XTPOL_SHFT 23
#define HWIO_CMP3_CCTL_CMP3_CCTL_XTPOL_MASK 0x00800000
#define HWIO_CMP3_CCTL_CMP3_CCTL_GTMOD_SHFT 24
#define HWIO_CMP3_CCTL_CMP3_CCTL_GTMOD_MASK 0x03000000
#define HWIO_CMP3_CCTL_CMP3_CCTL_FCCHNR_SHFT 26
#define HWIO_CMP3_CCTL_CMP3_CCTL_FCCHNR_MASK 0x7c000000
#define HWIO_CMP3_CCTL_CMP3_CCTL_XTWC_SHFT 31
#define HWIO_CMP3_CCTL_CMP3_CCTL_XTWC_MASK 0x80000000


//--------

#define HWIO_CMP0_MOD_ADDR  0xF0004800  
#define HWIO_CMP0_MOD_CMP0_MOD_RUNCOMP_SHFT 0
#define HWIO_CMP0_MOD_CMP0_MOD_RUNCOMP_MASK 0x00000003
#define HWIO_CMP0_MOD_CMP0_MOD_RUNRAMP_SHFT 2
#define HWIO_CMP0_MOD_CMP0_MOD_RUNRAMP_MASK 0x0000000c
#define HWIO_CMP0_MOD_CMP0_MOD_FCRDIR_SHFT 4
#define HWIO_CMP0_MOD_CMP0_MOD_FCRDIR_MASK 0x00000010
#define HWIO_CMP0_MOD_CMP0_MOD_ANON_SHFT 5
#define HWIO_CMP0_MOD_CMP0_MOD_ANON_MASK 0x00000020
#define HWIO_CMP0_MOD_CMP0_MOD_ACSD_SHFT 6
#define HWIO_CMP0_MOD_CMP0_MOD_ACSD_MASK 0x000000c0
#define HWIO_CMP0_MOD_CMP0_MOD_FCRTRIV_SHFT 8
#define HWIO_CMP0_MOD_CMP0_MOD_FCRTRIV_MASK 0x0000ff00
#define HWIO_CMP0_MOD_CMP0_MOD_SRG_SHFT 16
#define HWIO_CMP0_MOD_CMP0_MOD_SRG_MASK 0x00030000
#define HWIO_CMP0_MOD_CMP0_MOD_AUE_SHFT 18
#define HWIO_CMP0_MOD_CMP0_MOD_AUE_MASK 0x000c0000
#define HWIO_CMP0_MOD_CMP0_MOD_SSE_SHFT 20
#define HWIO_CMP0_MOD_CMP0_MOD_SSE_MASK 0x00100000
#define HWIO_CMP0_MOD_CMP0_MOD_FCMWC_SHFT 21
#define HWIO_CMP0_MOD_CMP0_MOD_FCMWC_MASK 0x00200000
#define HWIO_CMP0_MOD_CMP0_MOD_FCREF_SHFT 22
#define HWIO_CMP0_MOD_CMP0_MOD_FCREF_MASK 0xffc00000


//--------

#define HWIO_CMP1_MOD_ADDR  0xF0004804  
#define HWIO_CMP1_MOD_CMP1_MOD_RUNCOMP_SHFT 0
#define HWIO_CMP1_MOD_CMP1_MOD_RUNCOMP_MASK 0x00000003
#define HWIO_CMP1_MOD_CMP1_MOD_RUNRAMP_SHFT 2
#define HWIO_CMP1_MOD_CMP1_MOD_RUNRAMP_MASK 0x0000000c
#define HWIO_CMP1_MOD_CMP1_MOD_FCRDIR_SHFT 4
#define HWIO_CMP1_MOD_CMP1_MOD_FCRDIR_MASK 0x00000010
#define HWIO_CMP1_MOD_CMP1_MOD_ANON_SHFT 5
#define HWIO_CMP1_MOD_CMP1_MOD_ANON_MASK 0x00000020
#define HWIO_CMP1_MOD_CMP1_MOD_ACSD_SHFT 6
#define HWIO_CMP1_MOD_CMP1_MOD_ACSD_MASK 0x000000c0
#define HWIO_CMP1_MOD_CMP1_MOD_FCRTRIV_SHFT 8
#define HWIO_CMP1_MOD_CMP1_MOD_FCRTRIV_MASK 0x0000ff00
#define HWIO_CMP1_MOD_CMP1_MOD_SRG_SHFT 16
#define HWIO_CMP1_MOD_CMP1_MOD_SRG_MASK 0x00030000
#define HWIO_CMP1_MOD_CMP1_MOD_AUE_SHFT 18
#define HWIO_CMP1_MOD_CMP1_MOD_AUE_MASK 0x000c0000
#define HWIO_CMP1_MOD_CMP1_MOD_SSE_SHFT 20
#define HWIO_CMP1_MOD_CMP1_MOD_SSE_MASK 0x00100000
#define HWIO_CMP1_MOD_CMP1_MOD_FCMWC_SHFT 21
#define HWIO_CMP1_MOD_CMP1_MOD_FCMWC_MASK 0x00200000
#define HWIO_CMP1_MOD_CMP1_MOD_FCREF_SHFT 22
#define HWIO_CMP1_MOD_CMP1_MOD_FCREF_MASK 0xffc00000


//--------

#define HWIO_CMP2_MOD_ADDR  0xF0004808  
#define HWIO_CMP2_MOD_CMP2_MOD_RUNCOMP_SHFT 0
#define HWIO_CMP2_MOD_CMP2_MOD_RUNCOMP_MASK 0x00000003
#define HWIO_CMP2_MOD_CMP2_MOD_RUNRAMP_SHFT 2
#define HWIO_CMP2_MOD_CMP2_MOD_RUNRAMP_MASK 0x0000000c
#define HWIO_CMP2_MOD_CMP2_MOD_FCRDIR_SHFT 4
#define HWIO_CMP2_MOD_CMP2_MOD_FCRDIR_MASK 0x00000010
#define HWIO_CMP2_MOD_CMP2_MOD_ANON_SHFT 5
#define HWIO_CMP2_MOD_CMP2_MOD_ANON_MASK 0x00000020
#define HWIO_CMP2_MOD_CMP2_MOD_ACSD_SHFT 6
#define HWIO_CMP2_MOD_CMP2_MOD_ACSD_MASK 0x000000c0
#define HWIO_CMP2_MOD_CMP2_MOD_FCRTRIV_SHFT 8
#define HWIO_CMP2_MOD_CMP2_MOD_FCRTRIV_MASK 0x0000ff00
#define HWIO_CMP2_MOD_CMP2_MOD_SRG_SHFT 16
#define HWIO_CMP2_MOD_CMP2_MOD_SRG_MASK 0x00030000
#define HWIO_CMP2_MOD_CMP2_MOD_AUE_SHFT 18
#define HWIO_CMP2_MOD_CMP2_MOD_AUE_MASK 0x000c0000
#define HWIO_CMP2_MOD_CMP2_MOD_SSE_SHFT 20
#define HWIO_CMP2_MOD_CMP2_MOD_SSE_MASK 0x00100000
#define HWIO_CMP2_MOD_CMP2_MOD_FCMWC_SHFT 21
#define HWIO_CMP2_MOD_CMP2_MOD_FCMWC_MASK 0x00200000
#define HWIO_CMP2_MOD_CMP2_MOD_FCREF_SHFT 22
#define HWIO_CMP2_MOD_CMP2_MOD_FCREF_MASK 0xffc00000


//--------

#define HWIO_CMP3_MOD_ADDR  0xF000480C  
#define HWIO_CMP3_MOD_CMP3_MOD_RUNCOMP_SHFT 0
#define HWIO_CMP3_MOD_CMP3_MOD_RUNCOMP_MASK 0x00000003
#define HWIO_CMP3_MOD_CMP3_MOD_RUNRAMP_SHFT 2
#define HWIO_CMP3_MOD_CMP3_MOD_RUNRAMP_MASK 0x0000000c
#define HWIO_CMP3_MOD_CMP3_MOD_FCRDIR_SHFT 4
#define HWIO_CMP3_MOD_CMP3_MOD_FCRDIR_MASK 0x00000010
#define HWIO_CMP3_MOD_CMP3_MOD_ANON_SHFT 5
#define HWIO_CMP3_MOD_CMP3_MOD_ANON_MASK 0x00000020
#define HWIO_CMP3_MOD_CMP3_MOD_ACSD_SHFT 6
#define HWIO_CMP3_MOD_CMP3_MOD_ACSD_MASK 0x000000c0
#define HWIO_CMP3_MOD_CMP3_MOD_FCRTRIV_SHFT 8
#define HWIO_CMP3_MOD_CMP3_MOD_FCRTRIV_MASK 0x0000ff00
#define HWIO_CMP3_MOD_CMP3_MOD_SRG_SHFT 16
#define HWIO_CMP3_MOD_CMP3_MOD_SRG_MASK 0x00030000
#define HWIO_CMP3_MOD_CMP3_MOD_AUE_SHFT 18
#define HWIO_CMP3_MOD_CMP3_MOD_AUE_MASK 0x000c0000
#define HWIO_CMP3_MOD_CMP3_MOD_SSE_SHFT 20
#define HWIO_CMP3_MOD_CMP3_MOD_SSE_MASK 0x00100000
#define HWIO_CMP3_MOD_CMP3_MOD_FCMWC_SHFT 21
#define HWIO_CMP3_MOD_CMP3_MOD_FCMWC_MASK 0x00200000
#define HWIO_CMP3_MOD_CMP3_MOD_FCREF_SHFT 22
#define HWIO_CMP3_MOD_CMP3_MOD_FCREF_MASK 0xffc00000


//--------

#define HWIO_CMP0_RAMPCTL0_ADDR  0xF0004830  
#define HWIO_CMP0_RAMPCTL0_CMP0_RAMPCTL0_FCRCOMPA_SHFT 0
#define HWIO_CMP0_RAMPCTL0_CMP0_RAMPCTL0_FCRCOMPA_MASK 0x000003ff
#define HWIO_CMP0_RAMPCTL0_CMP0_RAMPCTL0_AIPF_SHFT 12
#define HWIO_CMP0_RAMPCTL0_CMP0_RAMPCTL0_AIPF_MASK 0x0000f000
#define HWIO_CMP0_RAMPCTL0_CMP0_RAMPCTL0_FCRSTEP_SHFT 16
#define HWIO_CMP0_RAMPCTL0_CMP0_RAMPCTL0_FCRSTEP_MASK 0x00ff0000
#define HWIO_CMP0_RAMPCTL0_CMP0_RAMPCTL0_FSWC_SHFT 31
#define HWIO_CMP0_RAMPCTL0_CMP0_RAMPCTL0_FSWC_MASK 0x80000000


//--------

#define HWIO_CMP1_RAMPCTL0_ADDR  0xF0004834  
#define HWIO_CMP1_RAMPCTL0_CMP1_RAMPCTL0_FCRCOMPA_SHFT 0
#define HWIO_CMP1_RAMPCTL0_CMP1_RAMPCTL0_FCRCOMPA_MASK 0x000003ff
#define HWIO_CMP1_RAMPCTL0_CMP1_RAMPCTL0_AIPF_SHFT 12
#define HWIO_CMP1_RAMPCTL0_CMP1_RAMPCTL0_AIPF_MASK 0x0000f000
#define HWIO_CMP1_RAMPCTL0_CMP1_RAMPCTL0_FCRSTEP_SHFT 16
#define HWIO_CMP1_RAMPCTL0_CMP1_RAMPCTL0_FCRSTEP_MASK 0x00ff0000
#define HWIO_CMP1_RAMPCTL0_CMP1_RAMPCTL0_FSWC_SHFT 31
#define HWIO_CMP1_RAMPCTL0_CMP1_RAMPCTL0_FSWC_MASK 0x80000000


//--------

#define HWIO_CMP2_RAMPCTL0_ADDR  0xF0004838  
#define HWIO_CMP2_RAMPCTL0_CMP2_RAMPCTL0_FCRCOMPA_SHFT 0
#define HWIO_CMP2_RAMPCTL0_CMP2_RAMPCTL0_FCRCOMPA_MASK 0x000003ff
#define HWIO_CMP2_RAMPCTL0_CMP2_RAMPCTL0_AIPF_SHFT 12
#define HWIO_CMP2_RAMPCTL0_CMP2_RAMPCTL0_AIPF_MASK 0x0000f000
#define HWIO_CMP2_RAMPCTL0_CMP2_RAMPCTL0_FCRSTEP_SHFT 16
#define HWIO_CMP2_RAMPCTL0_CMP2_RAMPCTL0_FCRSTEP_MASK 0x00ff0000
#define HWIO_CMP2_RAMPCTL0_CMP2_RAMPCTL0_FSWC_SHFT 31
#define HWIO_CMP2_RAMPCTL0_CMP2_RAMPCTL0_FSWC_MASK 0x80000000


//--------

#define HWIO_CMP3_RAMPCTL0_ADDR  0xF000483C  
#define HWIO_CMP3_RAMPCTL0_CMP3_RAMPCTL0_FCRCOMPA_SHFT 0
#define HWIO_CMP3_RAMPCTL0_CMP3_RAMPCTL0_FCRCOMPA_MASK 0x000003ff
#define HWIO_CMP3_RAMPCTL0_CMP3_RAMPCTL0_AIPF_SHFT 12
#define HWIO_CMP3_RAMPCTL0_CMP3_RAMPCTL0_AIPF_MASK 0x0000f000
#define HWIO_CMP3_RAMPCTL0_CMP3_RAMPCTL0_FCRSTEP_SHFT 16
#define HWIO_CMP3_RAMPCTL0_CMP3_RAMPCTL0_FCRSTEP_MASK 0x00ff0000
#define HWIO_CMP3_RAMPCTL0_CMP3_RAMPCTL0_FSWC_SHFT 31
#define HWIO_CMP3_RAMPCTL0_CMP3_RAMPCTL0_FSWC_MASK 0x80000000


//--------

#define HWIO_CMP0_RAMPCTL1_ADDR  0xF0004860  
#define HWIO_CMP0_RAMPCTL1_CMP0_RAMPCTL1_FCRCOMPB_SHFT 0
#define HWIO_CMP0_RAMPCTL1_CMP0_RAMPCTL1_FCRCOMPB_MASK 0x000003ff


//--------

#define HWIO_CMP1_RAMPCTL1_ADDR  0xF0004864  
#define HWIO_CMP1_RAMPCTL1_CMP1_RAMPCTL1_FCRCOMPB_SHFT 0
#define HWIO_CMP1_RAMPCTL1_CMP1_RAMPCTL1_FCRCOMPB_MASK 0x000003ff


//--------

#define HWIO_CMP2_RAMPCTL1_ADDR  0xF0004868  
#define HWIO_CMP2_RAMPCTL1_CMP2_RAMPCTL1_FCRCOMPB_SHFT 0
#define HWIO_CMP2_RAMPCTL1_CMP2_RAMPCTL1_FCRCOMPB_MASK 0x000003ff


//--------

#define HWIO_CMP3_RAMPCTL1_ADDR  0xF000486C  
#define HWIO_CMP3_RAMPCTL1_CMP3_RAMPCTL1_FCRCOMPB_SHFT 0
#define HWIO_CMP3_RAMPCTL1_CMP3_RAMPCTL1_FCRCOMPB_MASK 0x000003ff


//--------

#define HWIO_CMP0_BOUNDF_ADDR  0xF0004890  
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_BFL_SHFT 0
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_BFL_MASK 0x00000001
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_BF_INT_EN_SHFT 1
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_BF_INT_EN_MASK 0x00000002
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_BFA_SHFT 4
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_BFA_MASK 0x00000010
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_BFI_SHFT 8
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_BFI_MASK 0x00000100
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_BFS_SHFT 12
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_BFS_MASK 0x00003000
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_BFM_SHFT 16
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_BFM_MASK 0x00010000
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_BFV_SHFT 17
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_BFV_MASK 0x00020000
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_TIMOUT_SHFT 20
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_TIMOUT_MASK 0x00100000
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_TIMOUTEN_SHFT 21
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_TIMOUTEN_MASK 0x00200000
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_BFLNP_SHFT 24
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_BFLNP_MASK 0x0f000000
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_FCR_SHFT 28
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_FCR_MASK 0x10000000
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_VF_SHFT 31
#define HWIO_CMP0_BOUNDF_CMP0_BOUNDF_VF_MASK 0x80000000


//--------

#define HWIO_CMP1_BOUNDF_ADDR  0xF0004894  
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_BFL_SHFT 0
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_BFL_MASK 0x00000001
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_BF_INT_EN_SHFT 1
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_BF_INT_EN_MASK 0x00000002
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_BFA_SHFT 4
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_BFA_MASK 0x00000010
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_BFI_SHFT 8
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_BFI_MASK 0x00000100
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_BFS_SHFT 12
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_BFS_MASK 0x00003000
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_BFM_SHFT 16
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_BFM_MASK 0x00010000
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_BFV_SHFT 17
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_BFV_MASK 0x00020000
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_TIMOUT_SHFT 20
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_TIMOUT_MASK 0x00100000
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_TIMOUTEN_SHFT 21
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_TIMOUTEN_MASK 0x00200000
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_BFLNP_SHFT 24
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_BFLNP_MASK 0x0f000000
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_FCR_SHFT 28
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_FCR_MASK 0x10000000
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_VF_SHFT 31
#define HWIO_CMP1_BOUNDF_CMP1_BOUNDF_VF_MASK 0x80000000


//--------

#define HWIO_CMP2_BOUNDF_ADDR  0xF0004898  
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_BFL_SHFT 0
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_BFL_MASK 0x00000001
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_BF_INT_EN_SHFT 1
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_BF_INT_EN_MASK 0x00000002
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_BFA_SHFT 4
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_BFA_MASK 0x00000010
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_BFI_SHFT 8
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_BFI_MASK 0x00000100
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_BFS_SHFT 12
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_BFS_MASK 0x00003000
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_BFM_SHFT 16
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_BFM_MASK 0x00010000
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_BFV_SHFT 17
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_BFV_MASK 0x00020000
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_TIMOUT_SHFT 20
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_TIMOUT_MASK 0x00100000
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_TIMOUTEN_SHFT 21
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_TIMOUTEN_MASK 0x00200000
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_BFLNP_SHFT 24
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_BFLNP_MASK 0x0f000000
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_FCR_SHFT 28
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_FCR_MASK 0x10000000
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_VF_SHFT 31
#define HWIO_CMP2_BOUNDF_CMP2_BOUNDF_VF_MASK 0x80000000


//--------

#define HWIO_CMP3_BOUNDF_ADDR  0xF000489C  
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_BFL_SHFT 0
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_BFL_MASK 0x00000001
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_BF_INT_EN_SHFT 1
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_BF_INT_EN_MASK 0x00000002
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_BFA_SHFT 4
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_BFA_MASK 0x00000010
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_BFI_SHFT 8
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_BFI_MASK 0x00000100
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_BFS_SHFT 12
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_BFS_MASK 0x00003000
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_BFM_SHFT 16
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_BFM_MASK 0x00010000
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_BFV_SHFT 17
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_BFV_MASK 0x00020000
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_TIMOUT_SHFT 20
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_TIMOUT_MASK 0x00100000
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_TIMOUTEN_SHFT 21
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_TIMOUTEN_MASK 0x00200000
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_BFLNP_SHFT 24
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_BFLNP_MASK 0x0f000000
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_FCR_SHFT 28
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_FCR_MASK 0x10000000
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_VF_SHFT 31
#define HWIO_CMP3_BOUNDF_CMP3_BOUNDF_VF_MASK 0x80000000


//--------

#define HWIO_CMP0_HYST_ADDR  0xF00048C0  
#define HWIO_CMP0_HYST_CMP0_HYST_DELTALOW_SHFT 2
#define HWIO_CMP0_HYST_CMP0_HYST_DELTALOW_MASK 0x00000ffc
#define HWIO_CMP0_HYST_CMP0_HYST_CMPV_CLR_SHFT 12
#define HWIO_CMP0_HYST_CMP0_HYST_CMPV_CLR_MASK 0x00001000
#define HWIO_CMP0_HYST_CMP0_HYST_RAMP_CLR_SHFT 13
#define HWIO_CMP0_HYST_CMP0_HYST_RAMP_CLR_MASK 0x00002000
#define HWIO_CMP0_HYST_CMP0_HYST_FCR_CLR_SHFT 14
#define HWIO_CMP0_HYST_CMP0_HYST_FCR_CLR_MASK 0x00004000
#define HWIO_CMP0_HYST_CMP0_HYST_DELTAUP_SHFT 18
#define HWIO_CMP0_HYST_CMP0_HYST_DELTAUP_MASK 0x0ffc0000
#define HWIO_CMP0_HYST_CMP0_HYST_CMPVALUE_SHFT 28
#define HWIO_CMP0_HYST_CMP0_HYST_CMPVALUE_MASK 0x10000000
#define HWIO_CMP0_HYST_CMP0_HYST_RAMP_END_SHFT 29
#define HWIO_CMP0_HYST_CMP0_HYST_RAMP_END_MASK 0x20000000
#define HWIO_CMP0_HYST_CMP0_HYST_FCR_EDGE_SHFT 30
#define HWIO_CMP0_HYST_CMP0_HYST_FCR_EDGE_MASK 0x40000000


//--------

#define HWIO_CMP1_HYST_ADDR  0xF00048C4  
#define HWIO_CMP1_HYST_CMP1_HYST_DELTALOW_SHFT 2
#define HWIO_CMP1_HYST_CMP1_HYST_DELTALOW_MASK 0x00000ffc
#define HWIO_CMP1_HYST_CMP1_HYST_CMPV_CLR_SHFT 12
#define HWIO_CMP1_HYST_CMP1_HYST_CMPV_CLR_MASK 0x00001000
#define HWIO_CMP1_HYST_CMP1_HYST_RAMP_CLR_SHFT 13
#define HWIO_CMP1_HYST_CMP1_HYST_RAMP_CLR_MASK 0x00002000
#define HWIO_CMP1_HYST_CMP1_HYST_FCR_CLR_SHFT 14
#define HWIO_CMP1_HYST_CMP1_HYST_FCR_CLR_MASK 0x00004000
#define HWIO_CMP1_HYST_CMP1_HYST_DELTAUP_SHFT 18
#define HWIO_CMP1_HYST_CMP1_HYST_DELTAUP_MASK 0x0ffc0000
#define HWIO_CMP1_HYST_CMP1_HYST_CMPVALUE_SHFT 28
#define HWIO_CMP1_HYST_CMP1_HYST_CMPVALUE_MASK 0x10000000
#define HWIO_CMP1_HYST_CMP1_HYST_RAMP_END_SHFT 29
#define HWIO_CMP1_HYST_CMP1_HYST_RAMP_END_MASK 0x20000000
#define HWIO_CMP1_HYST_CMP1_HYST_FCR_EDGE_SHFT 30
#define HWIO_CMP1_HYST_CMP1_HYST_FCR_EDGE_MASK 0x40000000


//--------

#define HWIO_CMP2_HYST_ADDR  0xF00048C8  
#define HWIO_CMP2_HYST_CMP2_HYST_DELTALOW_SHFT 2
#define HWIO_CMP2_HYST_CMP2_HYST_DELTALOW_MASK 0x00000ffc
#define HWIO_CMP2_HYST_CMP2_HYST_CMPV_CLR_SHFT 12
#define HWIO_CMP2_HYST_CMP2_HYST_CMPV_CLR_MASK 0x00001000
#define HWIO_CMP2_HYST_CMP2_HYST_RAMP_CLR_SHFT 13
#define HWIO_CMP2_HYST_CMP2_HYST_RAMP_CLR_MASK 0x00002000
#define HWIO_CMP2_HYST_CMP2_HYST_FCR_CLR_SHFT 14
#define HWIO_CMP2_HYST_CMP2_HYST_FCR_CLR_MASK 0x00004000
#define HWIO_CMP2_HYST_CMP2_HYST_DELTAUP_SHFT 18
#define HWIO_CMP2_HYST_CMP2_HYST_DELTAUP_MASK 0x0ffc0000
#define HWIO_CMP2_HYST_CMP2_HYST_CMPVALUE_SHFT 28
#define HWIO_CMP2_HYST_CMP2_HYST_CMPVALUE_MASK 0x10000000
#define HWIO_CMP2_HYST_CMP2_HYST_RAMP_END_SHFT 29
#define HWIO_CMP2_HYST_CMP2_HYST_RAMP_END_MASK 0x20000000
#define HWIO_CMP2_HYST_CMP2_HYST_FCR_EDGE_SHFT 30
#define HWIO_CMP2_HYST_CMP2_HYST_FCR_EDGE_MASK 0x40000000


//--------

#define HWIO_CMP3_HYST_ADDR  0xF00048CC  
#define HWIO_CMP3_HYST_CMP3_HYST_DELTALOW_SHFT 2
#define HWIO_CMP3_HYST_CMP3_HYST_DELTALOW_MASK 0x00000ffc
#define HWIO_CMP3_HYST_CMP3_HYST_CMPV_CLR_SHFT 12
#define HWIO_CMP3_HYST_CMP3_HYST_CMPV_CLR_MASK 0x00001000
#define HWIO_CMP3_HYST_CMP3_HYST_RAMP_CLR_SHFT 13
#define HWIO_CMP3_HYST_CMP3_HYST_RAMP_CLR_MASK 0x00002000
#define HWIO_CMP3_HYST_CMP3_HYST_FCR_CLR_SHFT 14
#define HWIO_CMP3_HYST_CMP3_HYST_FCR_CLR_MASK 0x00004000
#define HWIO_CMP3_HYST_CMP3_HYST_DELTAUP_SHFT 18
#define HWIO_CMP3_HYST_CMP3_HYST_DELTAUP_MASK 0x0ffc0000
#define HWIO_CMP3_HYST_CMP3_HYST_CMPVALUE_SHFT 28
#define HWIO_CMP3_HYST_CMP3_HYST_CMPVALUE_MASK 0x10000000
#define HWIO_CMP3_HYST_CMP3_HYST_RAMP_END_SHFT 29
#define HWIO_CMP3_HYST_CMP3_HYST_RAMP_END_MASK 0x20000000
#define HWIO_CMP3_HYST_CMP3_HYST_FCR_EDGE_SHFT 30
#define HWIO_CMP3_HYST_CMP3_HYST_FCR_EDGE_MASK 0x40000000


//--------

#define HWIO_ADC0_CEFCLR_ADDR  0xF00048F0  
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC0_SHFT 0
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC0_MASK 0x00000001
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC1_SHFT 1
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC1_MASK 0x00000002
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC2_SHFT 2
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC2_MASK 0x00000004
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC3_SHFT 3
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC3_MASK 0x00000008
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC4_SHFT 4
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC4_MASK 0x00000010
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC5_SHFT 5
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC5_MASK 0x00000020
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC6_SHFT 6
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC6_MASK 0x00000040
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC7_SHFT 7
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC7_MASK 0x00000080
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC8_SHFT 8
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC8_MASK 0x00000100
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC9_SHFT 9
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC9_MASK 0x00000200
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC10_SHFT 10
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC10_MASK 0x00000400
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC11_SHFT 11
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC11_MASK 0x00000800
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC12_SHFT 12
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC12_MASK 0x00001000
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC13_SHFT 13
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC13_MASK 0x00002000
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC14_SHFT 14
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC14_MASK 0x00004000
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC15_SHFT 15
#define HWIO_ADC0_CEFCLR_ADC0_CEFCLR_CEIC15_MASK 0x00008000


//--------

#define HWIO_ADC1_CEFCLR_ADDR  0xF00048F4  
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC0_SHFT 0
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC0_MASK 0x00000001
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC1_SHFT 1
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC1_MASK 0x00000002
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC2_SHFT 2
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC2_MASK 0x00000004
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC3_SHFT 3
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC3_MASK 0x00000008
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC4_SHFT 4
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC4_MASK 0x00000010
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC5_SHFT 5
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC5_MASK 0x00000020
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC6_SHFT 6
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC6_MASK 0x00000040
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC7_SHFT 7
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC7_MASK 0x00000080
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC8_SHFT 8
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC8_MASK 0x00000100
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC9_SHFT 9
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC9_MASK 0x00000200
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC10_SHFT 10
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC10_MASK 0x00000400
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC11_SHFT 11
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC11_MASK 0x00000800
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC12_SHFT 12
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC12_MASK 0x00001000
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC13_SHFT 13
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC13_MASK 0x00002000
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC14_SHFT 14
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC14_MASK 0x00004000
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC15_SHFT 15
#define HWIO_ADC1_CEFCLR_ADC1_CEFCLR_CEIC15_MASK 0x00008000


//--------

#define HWIO_ADC2_CEFCLR_ADDR  0xF00048F8  
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC0_SHFT 0
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC0_MASK 0x00000001
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC1_SHFT 1
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC1_MASK 0x00000002
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC2_SHFT 2
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC2_MASK 0x00000004
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC3_SHFT 3
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC3_MASK 0x00000008
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC4_SHFT 4
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC4_MASK 0x00000010
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC5_SHFT 5
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC5_MASK 0x00000020
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC6_SHFT 6
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC6_MASK 0x00000040
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC7_SHFT 7
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC7_MASK 0x00000080
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC8_SHFT 8
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC8_MASK 0x00000100
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC9_SHFT 9
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC9_MASK 0x00000200
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC10_SHFT 10
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC10_MASK 0x00000400
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC11_SHFT 11
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC11_MASK 0x00000800
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC12_SHFT 12
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC12_MASK 0x00001000
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC13_SHFT 13
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC13_MASK 0x00002000
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC14_SHFT 14
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC14_MASK 0x00004000
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC15_SHFT 15
#define HWIO_ADC2_CEFCLR_ADC2_CEFCLR_CEIC15_MASK 0x00008000


//--------

#define HWIO_ADC3_CEFCLR_ADDR  0xF00048FC  
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC0_SHFT 0
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC0_MASK 0x00000001
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC1_SHFT 1
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC1_MASK 0x00000002
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC2_SHFT 2
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC2_MASK 0x00000004
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC3_SHFT 3
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC3_MASK 0x00000008
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC4_SHFT 4
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC4_MASK 0x00000010
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC5_SHFT 5
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC5_MASK 0x00000020
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC6_SHFT 6
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC6_MASK 0x00000040
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC7_SHFT 7
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC7_MASK 0x00000080
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC8_SHFT 8
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC8_MASK 0x00000100
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC9_SHFT 9
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC9_MASK 0x00000200
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC10_SHFT 10
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC10_MASK 0x00000400
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC11_SHFT 11
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC11_MASK 0x00000800
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC12_SHFT 12
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC12_MASK 0x00001000
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC13_SHFT 13
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC13_MASK 0x00002000
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC14_SHFT 14
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC14_MASK 0x00004000
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC15_SHFT 15
#define HWIO_ADC3_CEFCLR_ADC3_CEFCLR_CEIC15_MASK 0x00008000


//--------

#define HWIO_ADC0_REFCLR_ADDR  0xF0004920  
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC0_SHFT 0
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC0_MASK 0x00000001
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC1_SHFT 1
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC1_MASK 0x00000002
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC2_SHFT 2
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC2_MASK 0x00000004
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC3_SHFT 3
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC3_MASK 0x00000008
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC4_SHFT 4
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC4_MASK 0x00000010
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC5_SHFT 5
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC5_MASK 0x00000020
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC6_SHFT 6
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC6_MASK 0x00000040
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC7_SHFT 7
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC7_MASK 0x00000080
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC8_SHFT 8
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC8_MASK 0x00000100
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC9_SHFT 9
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC9_MASK 0x00000200
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC10_SHFT 10
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC10_MASK 0x00000400
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC11_SHFT 11
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC11_MASK 0x00000800
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC12_SHFT 12
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC12_MASK 0x00001000
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC13_SHFT 13
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC13_MASK 0x00002000
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC14_SHFT 14
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC14_MASK 0x00004000
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC15_SHFT 15
#define HWIO_ADC0_REFCLR_ADC0_REFCLR_REIC15_MASK 0x00008000


//--------

#define HWIO_ADC1_REFCLR_ADDR  0xF0004924  
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC0_SHFT 0
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC0_MASK 0x00000001
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC1_SHFT 1
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC1_MASK 0x00000002
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC2_SHFT 2
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC2_MASK 0x00000004
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC3_SHFT 3
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC3_MASK 0x00000008
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC4_SHFT 4
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC4_MASK 0x00000010
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC5_SHFT 5
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC5_MASK 0x00000020
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC6_SHFT 6
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC6_MASK 0x00000040
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC7_SHFT 7
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC7_MASK 0x00000080
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC8_SHFT 8
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC8_MASK 0x00000100
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC9_SHFT 9
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC9_MASK 0x00000200
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC10_SHFT 10
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC10_MASK 0x00000400
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC11_SHFT 11
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC11_MASK 0x00000800
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC12_SHFT 12
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC12_MASK 0x00001000
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC13_SHFT 13
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC13_MASK 0x00002000
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC14_SHFT 14
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC14_MASK 0x00004000
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC15_SHFT 15
#define HWIO_ADC1_REFCLR_ADC1_REFCLR_REIC15_MASK 0x00008000


//--------

#define HWIO_ADC2_REFCLR_ADDR  0xF0004928  
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC0_SHFT 0
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC0_MASK 0x00000001
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC1_SHFT 1
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC1_MASK 0x00000002
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC2_SHFT 2
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC2_MASK 0x00000004
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC3_SHFT 3
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC3_MASK 0x00000008
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC4_SHFT 4
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC4_MASK 0x00000010
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC5_SHFT 5
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC5_MASK 0x00000020
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC6_SHFT 6
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC6_MASK 0x00000040
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC7_SHFT 7
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC7_MASK 0x00000080
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC8_SHFT 8
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC8_MASK 0x00000100
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC9_SHFT 9
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC9_MASK 0x00000200
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC10_SHFT 10
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC10_MASK 0x00000400
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC11_SHFT 11
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC11_MASK 0x00000800
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC12_SHFT 12
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC12_MASK 0x00001000
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC13_SHFT 13
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC13_MASK 0x00002000
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC14_SHFT 14
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC14_MASK 0x00004000
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC15_SHFT 15
#define HWIO_ADC2_REFCLR_ADC2_REFCLR_REIC15_MASK 0x00008000


//--------

#define HWIO_ADC3_REFCLR_ADDR  0xF000492C  
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC0_SHFT 0
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC0_MASK 0x00000001
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC1_SHFT 1
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC1_MASK 0x00000002
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC2_SHFT 2
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC2_MASK 0x00000004
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC3_SHFT 3
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC3_MASK 0x00000008
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC4_SHFT 4
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC4_MASK 0x00000010
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC5_SHFT 5
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC5_MASK 0x00000020
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC6_SHFT 6
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC6_MASK 0x00000040
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC7_SHFT 7
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC7_MASK 0x00000080
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC8_SHFT 8
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC8_MASK 0x00000100
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC9_SHFT 9
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC9_MASK 0x00000200
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC10_SHFT 10
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC10_MASK 0x00000400
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC11_SHFT 11
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC11_MASK 0x00000800
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC12_SHFT 12
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC12_MASK 0x00001000
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC13_SHFT 13
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC13_MASK 0x00002000
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC14_SHFT 14
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC14_MASK 0x00004000
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC15_SHFT 15
#define HWIO_ADC3_REFCLR_ADC3_REFCLR_REIC15_MASK 0x00008000


//--------

#define HWIO_ADC0_SEFCLR_ADDR  0xF0004950  
#define HWIO_ADC0_SEFCLR_ADC0_SEFCLR_SEIC0_SHFT 0
#define HWIO_ADC0_SEFCLR_ADC0_SEFCLR_SEIC0_MASK 0x00000001
#define HWIO_ADC0_SEFCLR_ADC0_SEFCLR_SEIC1_SHFT 1
#define HWIO_ADC0_SEFCLR_ADC0_SEFCLR_SEIC1_MASK 0x00000002
#define HWIO_ADC0_SEFCLR_ADC0_SEFCLR_SEIC2_SHFT 2
#define HWIO_ADC0_SEFCLR_ADC0_SEFCLR_SEIC2_MASK 0x00000004


//--------

#define HWIO_ADC1_SEFCLR_ADDR  0xF0004954  
#define HWIO_ADC1_SEFCLR_ADC1_SEFCLR_SEIC0_SHFT 0
#define HWIO_ADC1_SEFCLR_ADC1_SEFCLR_SEIC0_MASK 0x00000001
#define HWIO_ADC1_SEFCLR_ADC1_SEFCLR_SEIC1_SHFT 1
#define HWIO_ADC1_SEFCLR_ADC1_SEFCLR_SEIC1_MASK 0x00000002
#define HWIO_ADC1_SEFCLR_ADC1_SEFCLR_SEIC2_SHFT 2
#define HWIO_ADC1_SEFCLR_ADC1_SEFCLR_SEIC2_MASK 0x00000004


//--------

#define HWIO_ADC2_SEFCLR_ADDR  0xF0004958  
#define HWIO_ADC2_SEFCLR_ADC2_SEFCLR_SEIC0_SHFT 0
#define HWIO_ADC2_SEFCLR_ADC2_SEFCLR_SEIC0_MASK 0x00000001
#define HWIO_ADC2_SEFCLR_ADC2_SEFCLR_SEIC1_SHFT 1
#define HWIO_ADC2_SEFCLR_ADC2_SEFCLR_SEIC1_MASK 0x00000002
#define HWIO_ADC2_SEFCLR_ADC2_SEFCLR_SEIC2_SHFT 2
#define HWIO_ADC2_SEFCLR_ADC2_SEFCLR_SEIC2_MASK 0x00000004


//--------

#define HWIO_ADC3_SEFCLR_ADDR  0xF000495C  
#define HWIO_ADC3_SEFCLR_ADC3_SEFCLR_SEIC0_SHFT 0
#define HWIO_ADC3_SEFCLR_ADC3_SEFCLR_SEIC0_MASK 0x00000001
#define HWIO_ADC3_SEFCLR_ADC3_SEFCLR_SEIC1_SHFT 1
#define HWIO_ADC3_SEFCLR_ADC3_SEFCLR_SEIC1_MASK 0x00000002
#define HWIO_ADC3_SEFCLR_ADC3_SEFCLR_SEIC2_SHFT 2
#define HWIO_ADC3_SEFCLR_ADC3_SEFCLR_SEIC2_MASK 0x00000004


//--------

#define HWIO_ADC0_AVERSULT0_ADDR  0xF0004980  
#define HWIO_ADC0_AVERSULT0_ADC0_AVERSULT0_RESULT_SHFT 0
#define HWIO_ADC0_AVERSULT0_ADC0_AVERSULT0_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_AVERSULT0_ADC0_AVERSULT0_VF_SHFT 31
#define HWIO_ADC0_AVERSULT0_ADC0_AVERSULT0_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_AVERSULT1_ADDR  0xF0004984  
#define HWIO_ADC0_AVERSULT1_ADC0_AVERSULT1_RESULT_SHFT 0
#define HWIO_ADC0_AVERSULT1_ADC0_AVERSULT1_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_AVERSULT1_ADC0_AVERSULT1_VF_SHFT 31
#define HWIO_ADC0_AVERSULT1_ADC0_AVERSULT1_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_AVERSULT2_ADDR  0xF0004988  
#define HWIO_ADC0_AVERSULT2_ADC0_AVERSULT2_RESULT_SHFT 0
#define HWIO_ADC0_AVERSULT2_ADC0_AVERSULT2_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_AVERSULT2_ADC0_AVERSULT2_VF_SHFT 31
#define HWIO_ADC0_AVERSULT2_ADC0_AVERSULT2_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_AVERSULT3_ADDR  0xF000498C  
#define HWIO_ADC0_AVERSULT3_ADC0_AVERSULT3_RESULT_SHFT 0
#define HWIO_ADC0_AVERSULT3_ADC0_AVERSULT3_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_AVERSULT3_ADC0_AVERSULT3_VF_SHFT 31
#define HWIO_ADC0_AVERSULT3_ADC0_AVERSULT3_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_AVERSULT4_ADDR  0xF0004990  
#define HWIO_ADC0_AVERSULT4_ADC0_AVERSULT4_RESULT_SHFT 0
#define HWIO_ADC0_AVERSULT4_ADC0_AVERSULT4_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_AVERSULT4_ADC0_AVERSULT4_VF_SHFT 31
#define HWIO_ADC0_AVERSULT4_ADC0_AVERSULT4_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_AVERSULT5_ADDR  0xF0004994  
#define HWIO_ADC0_AVERSULT5_ADC0_AVERSULT5_RESULT_SHFT 0
#define HWIO_ADC0_AVERSULT5_ADC0_AVERSULT5_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_AVERSULT5_ADC0_AVERSULT5_VF_SHFT 31
#define HWIO_ADC0_AVERSULT5_ADC0_AVERSULT5_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_AVERSULT6_ADDR  0xF0004998  
#define HWIO_ADC0_AVERSULT6_ADC0_AVERSULT6_RESULT_SHFT 0
#define HWIO_ADC0_AVERSULT6_ADC0_AVERSULT6_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_AVERSULT6_ADC0_AVERSULT6_VF_SHFT 31
#define HWIO_ADC0_AVERSULT6_ADC0_AVERSULT6_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_AVERSULT7_ADDR  0xF000499C  
#define HWIO_ADC0_AVERSULT7_ADC0_AVERSULT7_RESULT_SHFT 0
#define HWIO_ADC0_AVERSULT7_ADC0_AVERSULT7_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_AVERSULT7_ADC0_AVERSULT7_VF_SHFT 31
#define HWIO_ADC0_AVERSULT7_ADC0_AVERSULT7_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_AVERSULT8_ADDR  0xF00049A0  
#define HWIO_ADC0_AVERSULT8_ADC0_AVERSULT8_RESULT_SHFT 0
#define HWIO_ADC0_AVERSULT8_ADC0_AVERSULT8_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_AVERSULT8_ADC0_AVERSULT8_VF_SHFT 31
#define HWIO_ADC0_AVERSULT8_ADC0_AVERSULT8_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_AVERSULT9_ADDR  0xF00049A4  
#define HWIO_ADC0_AVERSULT9_ADC0_AVERSULT9_RESULT_SHFT 0
#define HWIO_ADC0_AVERSULT9_ADC0_AVERSULT9_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_AVERSULT9_ADC0_AVERSULT9_VF_SHFT 31
#define HWIO_ADC0_AVERSULT9_ADC0_AVERSULT9_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_AVERSULT10_ADDR  0xF00049A8  
#define HWIO_ADC0_AVERSULT10_ADC0_AVERSULT10_RESULT_SHFT 0
#define HWIO_ADC0_AVERSULT10_ADC0_AVERSULT10_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_AVERSULT10_ADC0_AVERSULT10_VF_SHFT 31
#define HWIO_ADC0_AVERSULT10_ADC0_AVERSULT10_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_AVERSULT11_ADDR  0xF00049AC  
#define HWIO_ADC0_AVERSULT11_ADC0_AVERSULT11_RESULT_SHFT 0
#define HWIO_ADC0_AVERSULT11_ADC0_AVERSULT11_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_AVERSULT11_ADC0_AVERSULT11_VF_SHFT 31
#define HWIO_ADC0_AVERSULT11_ADC0_AVERSULT11_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_AVERSULT12_ADDR  0xF00049B0  
#define HWIO_ADC0_AVERSULT12_ADC0_AVERSULT12_RESULT_SHFT 0
#define HWIO_ADC0_AVERSULT12_ADC0_AVERSULT12_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_AVERSULT12_ADC0_AVERSULT12_VF_SHFT 31
#define HWIO_ADC0_AVERSULT12_ADC0_AVERSULT12_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_AVERSULT13_ADDR  0xF00049B4  
#define HWIO_ADC0_AVERSULT13_ADC0_AVERSULT13_RESULT_SHFT 0
#define HWIO_ADC0_AVERSULT13_ADC0_AVERSULT13_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_AVERSULT13_ADC0_AVERSULT13_VF_SHFT 31
#define HWIO_ADC0_AVERSULT13_ADC0_AVERSULT13_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_AVERSULT14_ADDR  0xF00049B8  
#define HWIO_ADC0_AVERSULT14_ADC0_AVERSULT14_RESULT_SHFT 0
#define HWIO_ADC0_AVERSULT14_ADC0_AVERSULT14_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_AVERSULT14_ADC0_AVERSULT14_VF_SHFT 31
#define HWIO_ADC0_AVERSULT14_ADC0_AVERSULT14_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_AVERSULT15_ADDR  0xF00049BC  
#define HWIO_ADC0_AVERSULT15_ADC0_AVERSULT15_RESULT_SHFT 0
#define HWIO_ADC0_AVERSULT15_ADC0_AVERSULT15_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_AVERSULT15_ADC0_AVERSULT15_VF_SHFT 31
#define HWIO_ADC0_AVERSULT15_ADC0_AVERSULT15_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_AVERSULT0_ADDR  0xF00049C0  
#define HWIO_ADC1_AVERSULT0_ADC1_AVERSULT0_RESULT_SHFT 0
#define HWIO_ADC1_AVERSULT0_ADC1_AVERSULT0_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_AVERSULT0_ADC1_AVERSULT0_VF_SHFT 31
#define HWIO_ADC1_AVERSULT0_ADC1_AVERSULT0_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_AVERSULT1_ADDR  0xF00049C4  
#define HWIO_ADC1_AVERSULT1_ADC1_AVERSULT1_RESULT_SHFT 0
#define HWIO_ADC1_AVERSULT1_ADC1_AVERSULT1_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_AVERSULT1_ADC1_AVERSULT1_VF_SHFT 31
#define HWIO_ADC1_AVERSULT1_ADC1_AVERSULT1_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_AVERSULT2_ADDR  0xF00049C8  
#define HWIO_ADC1_AVERSULT2_ADC1_AVERSULT2_RESULT_SHFT 0
#define HWIO_ADC1_AVERSULT2_ADC1_AVERSULT2_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_AVERSULT2_ADC1_AVERSULT2_VF_SHFT 31
#define HWIO_ADC1_AVERSULT2_ADC1_AVERSULT2_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_AVERSULT3_ADDR  0xF00049CC  
#define HWIO_ADC1_AVERSULT3_ADC1_AVERSULT3_RESULT_SHFT 0
#define HWIO_ADC1_AVERSULT3_ADC1_AVERSULT3_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_AVERSULT3_ADC1_AVERSULT3_VF_SHFT 31
#define HWIO_ADC1_AVERSULT3_ADC1_AVERSULT3_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_AVERSULT4_ADDR  0xF00049D0  
#define HWIO_ADC1_AVERSULT4_ADC1_AVERSULT4_RESULT_SHFT 0
#define HWIO_ADC1_AVERSULT4_ADC1_AVERSULT4_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_AVERSULT4_ADC1_AVERSULT4_VF_SHFT 31
#define HWIO_ADC1_AVERSULT4_ADC1_AVERSULT4_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_AVERSULT5_ADDR  0xF00049D4  
#define HWIO_ADC1_AVERSULT5_ADC1_AVERSULT5_RESULT_SHFT 0
#define HWIO_ADC1_AVERSULT5_ADC1_AVERSULT5_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_AVERSULT5_ADC1_AVERSULT5_VF_SHFT 31
#define HWIO_ADC1_AVERSULT5_ADC1_AVERSULT5_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_AVERSULT6_ADDR  0xF00049D8  
#define HWIO_ADC1_AVERSULT6_ADC1_AVERSULT6_RESULT_SHFT 0
#define HWIO_ADC1_AVERSULT6_ADC1_AVERSULT6_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_AVERSULT6_ADC1_AVERSULT6_VF_SHFT 31
#define HWIO_ADC1_AVERSULT6_ADC1_AVERSULT6_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_AVERSULT7_ADDR  0xF00049DC  
#define HWIO_ADC1_AVERSULT7_ADC1_AVERSULT7_RESULT_SHFT 0
#define HWIO_ADC1_AVERSULT7_ADC1_AVERSULT7_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_AVERSULT7_ADC1_AVERSULT7_VF_SHFT 31
#define HWIO_ADC1_AVERSULT7_ADC1_AVERSULT7_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_AVERSULT8_ADDR  0xF00049E0  
#define HWIO_ADC1_AVERSULT8_ADC1_AVERSULT8_RESULT_SHFT 0
#define HWIO_ADC1_AVERSULT8_ADC1_AVERSULT8_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_AVERSULT8_ADC1_AVERSULT8_VF_SHFT 31
#define HWIO_ADC1_AVERSULT8_ADC1_AVERSULT8_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_AVERSULT9_ADDR  0xF00049E4  
#define HWIO_ADC1_AVERSULT9_ADC1_AVERSULT9_RESULT_SHFT 0
#define HWIO_ADC1_AVERSULT9_ADC1_AVERSULT9_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_AVERSULT9_ADC1_AVERSULT9_VF_SHFT 31
#define HWIO_ADC1_AVERSULT9_ADC1_AVERSULT9_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_AVERSULT10_ADDR  0xF00049E8  
#define HWIO_ADC1_AVERSULT10_ADC1_AVERSULT10_RESULT_SHFT 0
#define HWIO_ADC1_AVERSULT10_ADC1_AVERSULT10_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_AVERSULT10_ADC1_AVERSULT10_VF_SHFT 31
#define HWIO_ADC1_AVERSULT10_ADC1_AVERSULT10_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_AVERSULT11_ADDR  0xF00049EC  
#define HWIO_ADC1_AVERSULT11_ADC1_AVERSULT11_RESULT_SHFT 0
#define HWIO_ADC1_AVERSULT11_ADC1_AVERSULT11_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_AVERSULT11_ADC1_AVERSULT11_VF_SHFT 31
#define HWIO_ADC1_AVERSULT11_ADC1_AVERSULT11_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_AVERSULT12_ADDR  0xF00049F0  
#define HWIO_ADC1_AVERSULT12_ADC1_AVERSULT12_RESULT_SHFT 0
#define HWIO_ADC1_AVERSULT12_ADC1_AVERSULT12_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_AVERSULT12_ADC1_AVERSULT12_VF_SHFT 31
#define HWIO_ADC1_AVERSULT12_ADC1_AVERSULT12_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_AVERSULT13_ADDR  0xF00049F4  
#define HWIO_ADC1_AVERSULT13_ADC1_AVERSULT13_RESULT_SHFT 0
#define HWIO_ADC1_AVERSULT13_ADC1_AVERSULT13_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_AVERSULT13_ADC1_AVERSULT13_VF_SHFT 31
#define HWIO_ADC1_AVERSULT13_ADC1_AVERSULT13_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_AVERSULT14_ADDR  0xF00049F8  
#define HWIO_ADC1_AVERSULT14_ADC1_AVERSULT14_RESULT_SHFT 0
#define HWIO_ADC1_AVERSULT14_ADC1_AVERSULT14_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_AVERSULT14_ADC1_AVERSULT14_VF_SHFT 31
#define HWIO_ADC1_AVERSULT14_ADC1_AVERSULT14_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_AVERSULT15_ADDR  0xF00049FC  
#define HWIO_ADC1_AVERSULT15_ADC1_AVERSULT15_RESULT_SHFT 0
#define HWIO_ADC1_AVERSULT15_ADC1_AVERSULT15_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_AVERSULT15_ADC1_AVERSULT15_VF_SHFT 31
#define HWIO_ADC1_AVERSULT15_ADC1_AVERSULT15_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_AVERSULT0_ADDR  0xF0004A00  
#define HWIO_ADC2_AVERSULT0_ADC2_AVERSULT0_RESULT_SHFT 0
#define HWIO_ADC2_AVERSULT0_ADC2_AVERSULT0_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_AVERSULT0_ADC2_AVERSULT0_VF_SHFT 31
#define HWIO_ADC2_AVERSULT0_ADC2_AVERSULT0_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_AVERSULT1_ADDR  0xF0004A04  
#define HWIO_ADC2_AVERSULT1_ADC2_AVERSULT1_RESULT_SHFT 0
#define HWIO_ADC2_AVERSULT1_ADC2_AVERSULT1_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_AVERSULT1_ADC2_AVERSULT1_VF_SHFT 31
#define HWIO_ADC2_AVERSULT1_ADC2_AVERSULT1_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_AVERSULT2_ADDR  0xF0004A08  
#define HWIO_ADC2_AVERSULT2_ADC2_AVERSULT2_RESULT_SHFT 0
#define HWIO_ADC2_AVERSULT2_ADC2_AVERSULT2_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_AVERSULT2_ADC2_AVERSULT2_VF_SHFT 31
#define HWIO_ADC2_AVERSULT2_ADC2_AVERSULT2_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_AVERSULT3_ADDR  0xF0004A0C  
#define HWIO_ADC2_AVERSULT3_ADC2_AVERSULT3_RESULT_SHFT 0
#define HWIO_ADC2_AVERSULT3_ADC2_AVERSULT3_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_AVERSULT3_ADC2_AVERSULT3_VF_SHFT 31
#define HWIO_ADC2_AVERSULT3_ADC2_AVERSULT3_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_AVERSULT4_ADDR  0xF0004A10  
#define HWIO_ADC2_AVERSULT4_ADC2_AVERSULT4_RESULT_SHFT 0
#define HWIO_ADC2_AVERSULT4_ADC2_AVERSULT4_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_AVERSULT4_ADC2_AVERSULT4_VF_SHFT 31
#define HWIO_ADC2_AVERSULT4_ADC2_AVERSULT4_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_AVERSULT5_ADDR  0xF0004A14  
#define HWIO_ADC2_AVERSULT5_ADC2_AVERSULT5_RESULT_SHFT 0
#define HWIO_ADC2_AVERSULT5_ADC2_AVERSULT5_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_AVERSULT5_ADC2_AVERSULT5_VF_SHFT 31
#define HWIO_ADC2_AVERSULT5_ADC2_AVERSULT5_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_AVERSULT6_ADDR  0xF0004A18  
#define HWIO_ADC2_AVERSULT6_ADC2_AVERSULT6_RESULT_SHFT 0
#define HWIO_ADC2_AVERSULT6_ADC2_AVERSULT6_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_AVERSULT6_ADC2_AVERSULT6_VF_SHFT 31
#define HWIO_ADC2_AVERSULT6_ADC2_AVERSULT6_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_AVERSULT7_ADDR  0xF0004A1C  
#define HWIO_ADC2_AVERSULT7_ADC2_AVERSULT7_RESULT_SHFT 0
#define HWIO_ADC2_AVERSULT7_ADC2_AVERSULT7_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_AVERSULT7_ADC2_AVERSULT7_VF_SHFT 31
#define HWIO_ADC2_AVERSULT7_ADC2_AVERSULT7_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_AVERSULT8_ADDR  0xF0004A20  
#define HWIO_ADC2_AVERSULT8_ADC2_AVERSULT8_RESULT_SHFT 0
#define HWIO_ADC2_AVERSULT8_ADC2_AVERSULT8_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_AVERSULT8_ADC2_AVERSULT8_VF_SHFT 31
#define HWIO_ADC2_AVERSULT8_ADC2_AVERSULT8_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_AVERSULT9_ADDR  0xF0004A24  
#define HWIO_ADC2_AVERSULT9_ADC2_AVERSULT9_RESULT_SHFT 0
#define HWIO_ADC2_AVERSULT9_ADC2_AVERSULT9_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_AVERSULT9_ADC2_AVERSULT9_VF_SHFT 31
#define HWIO_ADC2_AVERSULT9_ADC2_AVERSULT9_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_AVERSULT10_ADDR  0xF0004A28  
#define HWIO_ADC2_AVERSULT10_ADC2_AVERSULT10_RESULT_SHFT 0
#define HWIO_ADC2_AVERSULT10_ADC2_AVERSULT10_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_AVERSULT10_ADC2_AVERSULT10_VF_SHFT 31
#define HWIO_ADC2_AVERSULT10_ADC2_AVERSULT10_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_AVERSULT11_ADDR  0xF0004A2C  
#define HWIO_ADC2_AVERSULT11_ADC2_AVERSULT11_RESULT_SHFT 0
#define HWIO_ADC2_AVERSULT11_ADC2_AVERSULT11_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_AVERSULT11_ADC2_AVERSULT11_VF_SHFT 31
#define HWIO_ADC2_AVERSULT11_ADC2_AVERSULT11_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_AVERSULT12_ADDR  0xF0004A30  
#define HWIO_ADC2_AVERSULT12_ADC2_AVERSULT12_RESULT_SHFT 0
#define HWIO_ADC2_AVERSULT12_ADC2_AVERSULT12_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_AVERSULT12_ADC2_AVERSULT12_VF_SHFT 31
#define HWIO_ADC2_AVERSULT12_ADC2_AVERSULT12_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_AVERSULT13_ADDR  0xF0004A34  
#define HWIO_ADC2_AVERSULT13_ADC2_AVERSULT13_RESULT_SHFT 0
#define HWIO_ADC2_AVERSULT13_ADC2_AVERSULT13_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_AVERSULT13_ADC2_AVERSULT13_VF_SHFT 31
#define HWIO_ADC2_AVERSULT13_ADC2_AVERSULT13_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_AVERSULT14_ADDR  0xF0004A38  
#define HWIO_ADC2_AVERSULT14_ADC2_AVERSULT14_RESULT_SHFT 0
#define HWIO_ADC2_AVERSULT14_ADC2_AVERSULT14_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_AVERSULT14_ADC2_AVERSULT14_VF_SHFT 31
#define HWIO_ADC2_AVERSULT14_ADC2_AVERSULT14_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_AVERSULT15_ADDR  0xF0004A3C  
#define HWIO_ADC2_AVERSULT15_ADC2_AVERSULT15_RESULT_SHFT 0
#define HWIO_ADC2_AVERSULT15_ADC2_AVERSULT15_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_AVERSULT15_ADC2_AVERSULT15_VF_SHFT 31
#define HWIO_ADC2_AVERSULT15_ADC2_AVERSULT15_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_AVERSULT0_ADDR  0xF0004A40  
#define HWIO_ADC3_AVERSULT0_ADC3_AVERSULT0_RESULT_SHFT 0
#define HWIO_ADC3_AVERSULT0_ADC3_AVERSULT0_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_AVERSULT0_ADC3_AVERSULT0_VF_SHFT 31
#define HWIO_ADC3_AVERSULT0_ADC3_AVERSULT0_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_AVERSULT1_ADDR  0xF0004A44  
#define HWIO_ADC3_AVERSULT1_ADC3_AVERSULT1_RESULT_SHFT 0
#define HWIO_ADC3_AVERSULT1_ADC3_AVERSULT1_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_AVERSULT1_ADC3_AVERSULT1_VF_SHFT 31
#define HWIO_ADC3_AVERSULT1_ADC3_AVERSULT1_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_AVERSULT2_ADDR  0xF0004A48  
#define HWIO_ADC3_AVERSULT2_ADC3_AVERSULT2_RESULT_SHFT 0
#define HWIO_ADC3_AVERSULT2_ADC3_AVERSULT2_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_AVERSULT2_ADC3_AVERSULT2_VF_SHFT 31
#define HWIO_ADC3_AVERSULT2_ADC3_AVERSULT2_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_AVERSULT3_ADDR  0xF0004A4C  
#define HWIO_ADC3_AVERSULT3_ADC3_AVERSULT3_RESULT_SHFT 0
#define HWIO_ADC3_AVERSULT3_ADC3_AVERSULT3_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_AVERSULT3_ADC3_AVERSULT3_VF_SHFT 31
#define HWIO_ADC3_AVERSULT3_ADC3_AVERSULT3_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_AVERSULT4_ADDR  0xF0004A50  
#define HWIO_ADC3_AVERSULT4_ADC3_AVERSULT4_RESULT_SHFT 0
#define HWIO_ADC3_AVERSULT4_ADC3_AVERSULT4_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_AVERSULT4_ADC3_AVERSULT4_VF_SHFT 31
#define HWIO_ADC3_AVERSULT4_ADC3_AVERSULT4_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_AVERSULT5_ADDR  0xF0004A54  
#define HWIO_ADC3_AVERSULT5_ADC3_AVERSULT5_RESULT_SHFT 0
#define HWIO_ADC3_AVERSULT5_ADC3_AVERSULT5_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_AVERSULT5_ADC3_AVERSULT5_VF_SHFT 31
#define HWIO_ADC3_AVERSULT5_ADC3_AVERSULT5_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_AVERSULT6_ADDR  0xF0004A58  
#define HWIO_ADC3_AVERSULT6_ADC3_AVERSULT6_RESULT_SHFT 0
#define HWIO_ADC3_AVERSULT6_ADC3_AVERSULT6_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_AVERSULT6_ADC3_AVERSULT6_VF_SHFT 31
#define HWIO_ADC3_AVERSULT6_ADC3_AVERSULT6_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_AVERSULT7_ADDR  0xF0004A5C  
#define HWIO_ADC3_AVERSULT7_ADC3_AVERSULT7_RESULT_SHFT 0
#define HWIO_ADC3_AVERSULT7_ADC3_AVERSULT7_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_AVERSULT7_ADC3_AVERSULT7_VF_SHFT 31
#define HWIO_ADC3_AVERSULT7_ADC3_AVERSULT7_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_AVERSULT8_ADDR  0xF0004A60  
#define HWIO_ADC3_AVERSULT8_ADC3_AVERSULT8_RESULT_SHFT 0
#define HWIO_ADC3_AVERSULT8_ADC3_AVERSULT8_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_AVERSULT8_ADC3_AVERSULT8_VF_SHFT 31
#define HWIO_ADC3_AVERSULT8_ADC3_AVERSULT8_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_AVERSULT9_ADDR  0xF0004A64  
#define HWIO_ADC3_AVERSULT9_ADC3_AVERSULT9_RESULT_SHFT 0
#define HWIO_ADC3_AVERSULT9_ADC3_AVERSULT9_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_AVERSULT9_ADC3_AVERSULT9_VF_SHFT 31
#define HWIO_ADC3_AVERSULT9_ADC3_AVERSULT9_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_AVERSULT10_ADDR  0xF0004A68  
#define HWIO_ADC3_AVERSULT10_ADC3_AVERSULT10_RESULT_SHFT 0
#define HWIO_ADC3_AVERSULT10_ADC3_AVERSULT10_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_AVERSULT10_ADC3_AVERSULT10_VF_SHFT 31
#define HWIO_ADC3_AVERSULT10_ADC3_AVERSULT10_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_AVERSULT11_ADDR  0xF0004A6C  
#define HWIO_ADC3_AVERSULT11_ADC3_AVERSULT11_RESULT_SHFT 0
#define HWIO_ADC3_AVERSULT11_ADC3_AVERSULT11_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_AVERSULT11_ADC3_AVERSULT11_VF_SHFT 31
#define HWIO_ADC3_AVERSULT11_ADC3_AVERSULT11_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_AVERSULT12_ADDR  0xF0004A70  
#define HWIO_ADC3_AVERSULT12_ADC3_AVERSULT12_RESULT_SHFT 0
#define HWIO_ADC3_AVERSULT12_ADC3_AVERSULT12_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_AVERSULT12_ADC3_AVERSULT12_VF_SHFT 31
#define HWIO_ADC3_AVERSULT12_ADC3_AVERSULT12_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_AVERSULT13_ADDR  0xF0004A74  
#define HWIO_ADC3_AVERSULT13_ADC3_AVERSULT13_RESULT_SHFT 0
#define HWIO_ADC3_AVERSULT13_ADC3_AVERSULT13_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_AVERSULT13_ADC3_AVERSULT13_VF_SHFT 31
#define HWIO_ADC3_AVERSULT13_ADC3_AVERSULT13_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_AVERSULT14_ADDR  0xF0004A78  
#define HWIO_ADC3_AVERSULT14_ADC3_AVERSULT14_RESULT_SHFT 0
#define HWIO_ADC3_AVERSULT14_ADC3_AVERSULT14_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_AVERSULT14_ADC3_AVERSULT14_VF_SHFT 31
#define HWIO_ADC3_AVERSULT14_ADC3_AVERSULT14_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_AVERSULT15_ADDR  0xF0004A7C  
#define HWIO_ADC3_AVERSULT15_ADC3_AVERSULT15_RESULT_SHFT 0
#define HWIO_ADC3_AVERSULT15_ADC3_AVERSULT15_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_AVERSULT15_ADC3_AVERSULT15_VF_SHFT 31
#define HWIO_ADC3_AVERSULT15_ADC3_AVERSULT15_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_GAVERSULT_ADDR  0xF0004C80  
#define HWIO_ADC0_GAVERSULT_ADC0_GAVERSULT_RESULT_SHFT 0
#define HWIO_ADC0_GAVERSULT_ADC0_GAVERSULT_RESULT_MASK 0x0000ffff
#define HWIO_ADC0_GAVERSULT_ADC0_GAVERSULT_VF_SHFT 31
#define HWIO_ADC0_GAVERSULT_ADC0_GAVERSULT_VF_MASK 0x80000000


//--------

#define HWIO_ADC1_GAVERSULT_ADDR  0xF0004C84  
#define HWIO_ADC1_GAVERSULT_ADC1_GAVERSULT_RESULT_SHFT 0
#define HWIO_ADC1_GAVERSULT_ADC1_GAVERSULT_RESULT_MASK 0x0000ffff
#define HWIO_ADC1_GAVERSULT_ADC1_GAVERSULT_VF_SHFT 31
#define HWIO_ADC1_GAVERSULT_ADC1_GAVERSULT_VF_MASK 0x80000000


//--------

#define HWIO_ADC2_GAVERSULT_ADDR  0xF0004C88  
#define HWIO_ADC2_GAVERSULT_ADC2_GAVERSULT_RESULT_SHFT 0
#define HWIO_ADC2_GAVERSULT_ADC2_GAVERSULT_RESULT_MASK 0x0000ffff
#define HWIO_ADC2_GAVERSULT_ADC2_GAVERSULT_VF_SHFT 31
#define HWIO_ADC2_GAVERSULT_ADC2_GAVERSULT_VF_MASK 0x80000000


//--------

#define HWIO_ADC3_GAVERSULT_ADDR  0xF0004C8C  
#define HWIO_ADC3_GAVERSULT_ADC3_GAVERSULT_RESULT_SHFT 0
#define HWIO_ADC3_GAVERSULT_ADC3_GAVERSULT_RESULT_MASK 0x0000ffff
#define HWIO_ADC3_GAVERSULT_ADC3_GAVERSULT_VF_SHFT 31
#define HWIO_ADC3_GAVERSULT_ADC3_GAVERSULT_VF_MASK 0x80000000


//--------

#define HWIO_ADC0_CHINF0_ADDR  0xF0004CB0  
#define HWIO_ADC0_CHINF0_ADC0_CHINF0_AIPS_SHFT 4
#define HWIO_ADC0_CHINF0_ADC0_CHINF0_AIPS_MASK 0x000000f0
#define HWIO_ADC0_CHINF0_ADC0_CHINF0_SESPS_SHFT 10
#define HWIO_ADC0_CHINF0_ADC0_CHINF0_SESPS_MASK 0x00000400
#define HWIO_ADC0_CHINF0_ADC0_CHINF0_TIMOUT_SHFT 15
#define HWIO_ADC0_CHINF0_ADC0_CHINF0_TIMOUT_MASK 0x00008000
#define HWIO_ADC0_CHINF0_ADC0_CHINF0_TIMOUTEN_SHFT 19
#define HWIO_ADC0_CHINF0_ADC0_CHINF0_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC0_CHINF0_ADC0_CHINF0_AIPE_SHFT 20
#define HWIO_ADC0_CHINF0_ADC0_CHINF0_AIPE_MASK 0x00f00000
#define HWIO_ADC0_CHINF0_ADC0_CHINF0_SESPE_SHFT 26
#define HWIO_ADC0_CHINF0_ADC0_CHINF0_SESPE_MASK 0x04000000
#define HWIO_ADC0_CHINF0_ADC0_CHINF0_CHEVENT_EN_SHFT 28
#define HWIO_ADC0_CHINF0_ADC0_CHINF0_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC0_CHINF1_ADDR  0xF0004CB4  
#define HWIO_ADC0_CHINF1_ADC0_CHINF1_AIPS_SHFT 4
#define HWIO_ADC0_CHINF1_ADC0_CHINF1_AIPS_MASK 0x000000f0
#define HWIO_ADC0_CHINF1_ADC0_CHINF1_SESPS_SHFT 10
#define HWIO_ADC0_CHINF1_ADC0_CHINF1_SESPS_MASK 0x00000400
#define HWIO_ADC0_CHINF1_ADC0_CHINF1_TIMOUT_SHFT 15
#define HWIO_ADC0_CHINF1_ADC0_CHINF1_TIMOUT_MASK 0x00008000
#define HWIO_ADC0_CHINF1_ADC0_CHINF1_TIMOUTEN_SHFT 19
#define HWIO_ADC0_CHINF1_ADC0_CHINF1_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC0_CHINF1_ADC0_CHINF1_AIPE_SHFT 20
#define HWIO_ADC0_CHINF1_ADC0_CHINF1_AIPE_MASK 0x00f00000
#define HWIO_ADC0_CHINF1_ADC0_CHINF1_SESPE_SHFT 26
#define HWIO_ADC0_CHINF1_ADC0_CHINF1_SESPE_MASK 0x04000000
#define HWIO_ADC0_CHINF1_ADC0_CHINF1_CHEVENT_EN_SHFT 28
#define HWIO_ADC0_CHINF1_ADC0_CHINF1_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC0_CHINF2_ADDR  0xF0004CB8  
#define HWIO_ADC0_CHINF2_ADC0_CHINF2_AIPS_SHFT 4
#define HWIO_ADC0_CHINF2_ADC0_CHINF2_AIPS_MASK 0x000000f0
#define HWIO_ADC0_CHINF2_ADC0_CHINF2_SESPS_SHFT 10
#define HWIO_ADC0_CHINF2_ADC0_CHINF2_SESPS_MASK 0x00000400
#define HWIO_ADC0_CHINF2_ADC0_CHINF2_TIMOUT_SHFT 15
#define HWIO_ADC0_CHINF2_ADC0_CHINF2_TIMOUT_MASK 0x00008000
#define HWIO_ADC0_CHINF2_ADC0_CHINF2_TIMOUTEN_SHFT 19
#define HWIO_ADC0_CHINF2_ADC0_CHINF2_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC0_CHINF2_ADC0_CHINF2_AIPE_SHFT 20
#define HWIO_ADC0_CHINF2_ADC0_CHINF2_AIPE_MASK 0x00f00000
#define HWIO_ADC0_CHINF2_ADC0_CHINF2_SESPE_SHFT 26
#define HWIO_ADC0_CHINF2_ADC0_CHINF2_SESPE_MASK 0x04000000
#define HWIO_ADC0_CHINF2_ADC0_CHINF2_CHEVENT_EN_SHFT 28
#define HWIO_ADC0_CHINF2_ADC0_CHINF2_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC0_CHINF3_ADDR  0xF0004CBC  
#define HWIO_ADC0_CHINF3_ADC0_CHINF3_AIPS_SHFT 4
#define HWIO_ADC0_CHINF3_ADC0_CHINF3_AIPS_MASK 0x000000f0
#define HWIO_ADC0_CHINF3_ADC0_CHINF3_SESPS_SHFT 10
#define HWIO_ADC0_CHINF3_ADC0_CHINF3_SESPS_MASK 0x00000400
#define HWIO_ADC0_CHINF3_ADC0_CHINF3_TIMOUT_SHFT 15
#define HWIO_ADC0_CHINF3_ADC0_CHINF3_TIMOUT_MASK 0x00008000
#define HWIO_ADC0_CHINF3_ADC0_CHINF3_TIMOUTEN_SHFT 19
#define HWIO_ADC0_CHINF3_ADC0_CHINF3_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC0_CHINF3_ADC0_CHINF3_AIPE_SHFT 20
#define HWIO_ADC0_CHINF3_ADC0_CHINF3_AIPE_MASK 0x00f00000
#define HWIO_ADC0_CHINF3_ADC0_CHINF3_SESPE_SHFT 26
#define HWIO_ADC0_CHINF3_ADC0_CHINF3_SESPE_MASK 0x04000000
#define HWIO_ADC0_CHINF3_ADC0_CHINF3_CHEVENT_EN_SHFT 28
#define HWIO_ADC0_CHINF3_ADC0_CHINF3_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC0_CHINF4_ADDR  0xF0004CC0  
#define HWIO_ADC0_CHINF4_ADC0_CHINF4_AIPS_SHFT 4
#define HWIO_ADC0_CHINF4_ADC0_CHINF4_AIPS_MASK 0x000000f0
#define HWIO_ADC0_CHINF4_ADC0_CHINF4_SESPS_SHFT 10
#define HWIO_ADC0_CHINF4_ADC0_CHINF4_SESPS_MASK 0x00000400
#define HWIO_ADC0_CHINF4_ADC0_CHINF4_TIMOUT_SHFT 15
#define HWIO_ADC0_CHINF4_ADC0_CHINF4_TIMOUT_MASK 0x00008000
#define HWIO_ADC0_CHINF4_ADC0_CHINF4_TIMOUTEN_SHFT 19
#define HWIO_ADC0_CHINF4_ADC0_CHINF4_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC0_CHINF4_ADC0_CHINF4_AIPE_SHFT 20
#define HWIO_ADC0_CHINF4_ADC0_CHINF4_AIPE_MASK 0x00f00000
#define HWIO_ADC0_CHINF4_ADC0_CHINF4_SESPE_SHFT 26
#define HWIO_ADC0_CHINF4_ADC0_CHINF4_SESPE_MASK 0x04000000
#define HWIO_ADC0_CHINF4_ADC0_CHINF4_CHEVENT_EN_SHFT 28
#define HWIO_ADC0_CHINF4_ADC0_CHINF4_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC0_CHINF5_ADDR  0xF0004CC4  
#define HWIO_ADC0_CHINF5_ADC0_CHINF5_AIPS_SHFT 4
#define HWIO_ADC0_CHINF5_ADC0_CHINF5_AIPS_MASK 0x000000f0
#define HWIO_ADC0_CHINF5_ADC0_CHINF5_SESPS_SHFT 10
#define HWIO_ADC0_CHINF5_ADC0_CHINF5_SESPS_MASK 0x00000400
#define HWIO_ADC0_CHINF5_ADC0_CHINF5_TIMOUT_SHFT 15
#define HWIO_ADC0_CHINF5_ADC0_CHINF5_TIMOUT_MASK 0x00008000
#define HWIO_ADC0_CHINF5_ADC0_CHINF5_TIMOUTEN_SHFT 19
#define HWIO_ADC0_CHINF5_ADC0_CHINF5_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC0_CHINF5_ADC0_CHINF5_AIPE_SHFT 20
#define HWIO_ADC0_CHINF5_ADC0_CHINF5_AIPE_MASK 0x00f00000
#define HWIO_ADC0_CHINF5_ADC0_CHINF5_SESPE_SHFT 26
#define HWIO_ADC0_CHINF5_ADC0_CHINF5_SESPE_MASK 0x04000000
#define HWIO_ADC0_CHINF5_ADC0_CHINF5_CHEVENT_EN_SHFT 28
#define HWIO_ADC0_CHINF5_ADC0_CHINF5_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC0_CHINF6_ADDR  0xF0004CC8  
#define HWIO_ADC0_CHINF6_ADC0_CHINF6_AIPS_SHFT 4
#define HWIO_ADC0_CHINF6_ADC0_CHINF6_AIPS_MASK 0x000000f0
#define HWIO_ADC0_CHINF6_ADC0_CHINF6_SESPS_SHFT 10
#define HWIO_ADC0_CHINF6_ADC0_CHINF6_SESPS_MASK 0x00000400
#define HWIO_ADC0_CHINF6_ADC0_CHINF6_TIMOUT_SHFT 15
#define HWIO_ADC0_CHINF6_ADC0_CHINF6_TIMOUT_MASK 0x00008000
#define HWIO_ADC0_CHINF6_ADC0_CHINF6_TIMOUTEN_SHFT 19
#define HWIO_ADC0_CHINF6_ADC0_CHINF6_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC0_CHINF6_ADC0_CHINF6_AIPE_SHFT 20
#define HWIO_ADC0_CHINF6_ADC0_CHINF6_AIPE_MASK 0x00f00000
#define HWIO_ADC0_CHINF6_ADC0_CHINF6_SESPE_SHFT 26
#define HWIO_ADC0_CHINF6_ADC0_CHINF6_SESPE_MASK 0x04000000
#define HWIO_ADC0_CHINF6_ADC0_CHINF6_CHEVENT_EN_SHFT 28
#define HWIO_ADC0_CHINF6_ADC0_CHINF6_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC0_CHINF7_ADDR  0xF0004CCC  
#define HWIO_ADC0_CHINF7_ADC0_CHINF7_AIPS_SHFT 4
#define HWIO_ADC0_CHINF7_ADC0_CHINF7_AIPS_MASK 0x000000f0
#define HWIO_ADC0_CHINF7_ADC0_CHINF7_SESPS_SHFT 10
#define HWIO_ADC0_CHINF7_ADC0_CHINF7_SESPS_MASK 0x00000400
#define HWIO_ADC0_CHINF7_ADC0_CHINF7_TIMOUT_SHFT 15
#define HWIO_ADC0_CHINF7_ADC0_CHINF7_TIMOUT_MASK 0x00008000
#define HWIO_ADC0_CHINF7_ADC0_CHINF7_TIMOUTEN_SHFT 19
#define HWIO_ADC0_CHINF7_ADC0_CHINF7_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC0_CHINF7_ADC0_CHINF7_AIPE_SHFT 20
#define HWIO_ADC0_CHINF7_ADC0_CHINF7_AIPE_MASK 0x00f00000
#define HWIO_ADC0_CHINF7_ADC0_CHINF7_SESPE_SHFT 26
#define HWIO_ADC0_CHINF7_ADC0_CHINF7_SESPE_MASK 0x04000000
#define HWIO_ADC0_CHINF7_ADC0_CHINF7_CHEVENT_EN_SHFT 28
#define HWIO_ADC0_CHINF7_ADC0_CHINF7_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC0_CHINF8_ADDR  0xF0004CD0  
#define HWIO_ADC0_CHINF8_ADC0_CHINF8_AIPS_SHFT 4
#define HWIO_ADC0_CHINF8_ADC0_CHINF8_AIPS_MASK 0x000000f0
#define HWIO_ADC0_CHINF8_ADC0_CHINF8_SESPS_SHFT 10
#define HWIO_ADC0_CHINF8_ADC0_CHINF8_SESPS_MASK 0x00000400
#define HWIO_ADC0_CHINF8_ADC0_CHINF8_TIMOUT_SHFT 15
#define HWIO_ADC0_CHINF8_ADC0_CHINF8_TIMOUT_MASK 0x00008000
#define HWIO_ADC0_CHINF8_ADC0_CHINF8_TIMOUTEN_SHFT 19
#define HWIO_ADC0_CHINF8_ADC0_CHINF8_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC0_CHINF8_ADC0_CHINF8_AIPE_SHFT 20
#define HWIO_ADC0_CHINF8_ADC0_CHINF8_AIPE_MASK 0x00f00000
#define HWIO_ADC0_CHINF8_ADC0_CHINF8_SESPE_SHFT 26
#define HWIO_ADC0_CHINF8_ADC0_CHINF8_SESPE_MASK 0x04000000
#define HWIO_ADC0_CHINF8_ADC0_CHINF8_CHEVENT_EN_SHFT 28
#define HWIO_ADC0_CHINF8_ADC0_CHINF8_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC0_CHINF9_ADDR  0xF0004CD4  
#define HWIO_ADC0_CHINF9_ADC0_CHINF9_AIPS_SHFT 4
#define HWIO_ADC0_CHINF9_ADC0_CHINF9_AIPS_MASK 0x000000f0
#define HWIO_ADC0_CHINF9_ADC0_CHINF9_SESPS_SHFT 10
#define HWIO_ADC0_CHINF9_ADC0_CHINF9_SESPS_MASK 0x00000400
#define HWIO_ADC0_CHINF9_ADC0_CHINF9_TIMOUT_SHFT 15
#define HWIO_ADC0_CHINF9_ADC0_CHINF9_TIMOUT_MASK 0x00008000
#define HWIO_ADC0_CHINF9_ADC0_CHINF9_TIMOUTEN_SHFT 19
#define HWIO_ADC0_CHINF9_ADC0_CHINF9_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC0_CHINF9_ADC0_CHINF9_AIPE_SHFT 20
#define HWIO_ADC0_CHINF9_ADC0_CHINF9_AIPE_MASK 0x00f00000
#define HWIO_ADC0_CHINF9_ADC0_CHINF9_SESPE_SHFT 26
#define HWIO_ADC0_CHINF9_ADC0_CHINF9_SESPE_MASK 0x04000000
#define HWIO_ADC0_CHINF9_ADC0_CHINF9_CHEVENT_EN_SHFT 28
#define HWIO_ADC0_CHINF9_ADC0_CHINF9_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC0_CHINF10_ADDR  0xF0004CD8  
#define HWIO_ADC0_CHINF10_ADC0_CHINF10_AIPS_SHFT 4
#define HWIO_ADC0_CHINF10_ADC0_CHINF10_AIPS_MASK 0x000000f0
#define HWIO_ADC0_CHINF10_ADC0_CHINF10_SESPS_SHFT 10
#define HWIO_ADC0_CHINF10_ADC0_CHINF10_SESPS_MASK 0x00000400
#define HWIO_ADC0_CHINF10_ADC0_CHINF10_TIMOUT_SHFT 15
#define HWIO_ADC0_CHINF10_ADC0_CHINF10_TIMOUT_MASK 0x00008000
#define HWIO_ADC0_CHINF10_ADC0_CHINF10_TIMOUTEN_SHFT 19
#define HWIO_ADC0_CHINF10_ADC0_CHINF10_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC0_CHINF10_ADC0_CHINF10_AIPE_SHFT 20
#define HWIO_ADC0_CHINF10_ADC0_CHINF10_AIPE_MASK 0x00f00000
#define HWIO_ADC0_CHINF10_ADC0_CHINF10_SESPE_SHFT 26
#define HWIO_ADC0_CHINF10_ADC0_CHINF10_SESPE_MASK 0x04000000
#define HWIO_ADC0_CHINF10_ADC0_CHINF10_CHEVENT_EN_SHFT 28
#define HWIO_ADC0_CHINF10_ADC0_CHINF10_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC0_CHINF11_ADDR  0xF0004CDC  
#define HWIO_ADC0_CHINF11_ADC0_CHINF11_AIPS_SHFT 4
#define HWIO_ADC0_CHINF11_ADC0_CHINF11_AIPS_MASK 0x000000f0
#define HWIO_ADC0_CHINF11_ADC0_CHINF11_SESPS_SHFT 10
#define HWIO_ADC0_CHINF11_ADC0_CHINF11_SESPS_MASK 0x00000400
#define HWIO_ADC0_CHINF11_ADC0_CHINF11_TIMOUT_SHFT 15
#define HWIO_ADC0_CHINF11_ADC0_CHINF11_TIMOUT_MASK 0x00008000
#define HWIO_ADC0_CHINF11_ADC0_CHINF11_TIMOUTEN_SHFT 19
#define HWIO_ADC0_CHINF11_ADC0_CHINF11_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC0_CHINF11_ADC0_CHINF11_AIPE_SHFT 20
#define HWIO_ADC0_CHINF11_ADC0_CHINF11_AIPE_MASK 0x00f00000
#define HWIO_ADC0_CHINF11_ADC0_CHINF11_SESPE_SHFT 26
#define HWIO_ADC0_CHINF11_ADC0_CHINF11_SESPE_MASK 0x04000000
#define HWIO_ADC0_CHINF11_ADC0_CHINF11_CHEVENT_EN_SHFT 28
#define HWIO_ADC0_CHINF11_ADC0_CHINF11_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC0_CHINF12_ADDR  0xF0004CE0  
#define HWIO_ADC0_CHINF12_ADC0_CHINF12_AIPS_SHFT 4
#define HWIO_ADC0_CHINF12_ADC0_CHINF12_AIPS_MASK 0x000000f0
#define HWIO_ADC0_CHINF12_ADC0_CHINF12_SESPS_SHFT 10
#define HWIO_ADC0_CHINF12_ADC0_CHINF12_SESPS_MASK 0x00000400
#define HWIO_ADC0_CHINF12_ADC0_CHINF12_TIMOUT_SHFT 15
#define HWIO_ADC0_CHINF12_ADC0_CHINF12_TIMOUT_MASK 0x00008000
#define HWIO_ADC0_CHINF12_ADC0_CHINF12_TIMOUTEN_SHFT 19
#define HWIO_ADC0_CHINF12_ADC0_CHINF12_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC0_CHINF12_ADC0_CHINF12_AIPE_SHFT 20
#define HWIO_ADC0_CHINF12_ADC0_CHINF12_AIPE_MASK 0x00f00000
#define HWIO_ADC0_CHINF12_ADC0_CHINF12_SESPE_SHFT 26
#define HWIO_ADC0_CHINF12_ADC0_CHINF12_SESPE_MASK 0x04000000
#define HWIO_ADC0_CHINF12_ADC0_CHINF12_CHEVENT_EN_SHFT 28
#define HWIO_ADC0_CHINF12_ADC0_CHINF12_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC0_CHINF13_ADDR  0xF0004CE4  
#define HWIO_ADC0_CHINF13_ADC0_CHINF13_AIPS_SHFT 4
#define HWIO_ADC0_CHINF13_ADC0_CHINF13_AIPS_MASK 0x000000f0
#define HWIO_ADC0_CHINF13_ADC0_CHINF13_SESPS_SHFT 10
#define HWIO_ADC0_CHINF13_ADC0_CHINF13_SESPS_MASK 0x00000400
#define HWIO_ADC0_CHINF13_ADC0_CHINF13_TIMOUT_SHFT 15
#define HWIO_ADC0_CHINF13_ADC0_CHINF13_TIMOUT_MASK 0x00008000
#define HWIO_ADC0_CHINF13_ADC0_CHINF13_TIMOUTEN_SHFT 19
#define HWIO_ADC0_CHINF13_ADC0_CHINF13_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC0_CHINF13_ADC0_CHINF13_AIPE_SHFT 20
#define HWIO_ADC0_CHINF13_ADC0_CHINF13_AIPE_MASK 0x00f00000
#define HWIO_ADC0_CHINF13_ADC0_CHINF13_SESPE_SHFT 26
#define HWIO_ADC0_CHINF13_ADC0_CHINF13_SESPE_MASK 0x04000000
#define HWIO_ADC0_CHINF13_ADC0_CHINF13_CHEVENT_EN_SHFT 28
#define HWIO_ADC0_CHINF13_ADC0_CHINF13_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC0_CHINF14_ADDR  0xF0004CE8  
#define HWIO_ADC0_CHINF14_ADC0_CHINF14_AIPS_SHFT 4
#define HWIO_ADC0_CHINF14_ADC0_CHINF14_AIPS_MASK 0x000000f0
#define HWIO_ADC0_CHINF14_ADC0_CHINF14_SESPS_SHFT 10
#define HWIO_ADC0_CHINF14_ADC0_CHINF14_SESPS_MASK 0x00000400
#define HWIO_ADC0_CHINF14_ADC0_CHINF14_TIMOUT_SHFT 15
#define HWIO_ADC0_CHINF14_ADC0_CHINF14_TIMOUT_MASK 0x00008000
#define HWIO_ADC0_CHINF14_ADC0_CHINF14_TIMOUTEN_SHFT 19
#define HWIO_ADC0_CHINF14_ADC0_CHINF14_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC0_CHINF14_ADC0_CHINF14_AIPE_SHFT 20
#define HWIO_ADC0_CHINF14_ADC0_CHINF14_AIPE_MASK 0x00f00000
#define HWIO_ADC0_CHINF14_ADC0_CHINF14_SESPE_SHFT 26
#define HWIO_ADC0_CHINF14_ADC0_CHINF14_SESPE_MASK 0x04000000
#define HWIO_ADC0_CHINF14_ADC0_CHINF14_CHEVENT_EN_SHFT 28
#define HWIO_ADC0_CHINF14_ADC0_CHINF14_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC0_CHINF15_ADDR  0xF0004CEC  
#define HWIO_ADC0_CHINF15_ADC0_CHINF15_AIPS_SHFT 4
#define HWIO_ADC0_CHINF15_ADC0_CHINF15_AIPS_MASK 0x000000f0
#define HWIO_ADC0_CHINF15_ADC0_CHINF15_SESPS_SHFT 10
#define HWIO_ADC0_CHINF15_ADC0_CHINF15_SESPS_MASK 0x00000400
#define HWIO_ADC0_CHINF15_ADC0_CHINF15_TIMOUT_SHFT 15
#define HWIO_ADC0_CHINF15_ADC0_CHINF15_TIMOUT_MASK 0x00008000
#define HWIO_ADC0_CHINF15_ADC0_CHINF15_TIMOUTEN_SHFT 19
#define HWIO_ADC0_CHINF15_ADC0_CHINF15_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC0_CHINF15_ADC0_CHINF15_AIPE_SHFT 20
#define HWIO_ADC0_CHINF15_ADC0_CHINF15_AIPE_MASK 0x00f00000
#define HWIO_ADC0_CHINF15_ADC0_CHINF15_SESPE_SHFT 26
#define HWIO_ADC0_CHINF15_ADC0_CHINF15_SESPE_MASK 0x04000000
#define HWIO_ADC0_CHINF15_ADC0_CHINF15_CHEVENT_EN_SHFT 28
#define HWIO_ADC0_CHINF15_ADC0_CHINF15_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC1_CHINF0_ADDR  0xF0004CF0  
#define HWIO_ADC1_CHINF0_ADC1_CHINF0_AIPS_SHFT 4
#define HWIO_ADC1_CHINF0_ADC1_CHINF0_AIPS_MASK 0x000000f0
#define HWIO_ADC1_CHINF0_ADC1_CHINF0_SESPS_SHFT 10
#define HWIO_ADC1_CHINF0_ADC1_CHINF0_SESPS_MASK 0x00000400
#define HWIO_ADC1_CHINF0_ADC1_CHINF0_TIMOUT_SHFT 15
#define HWIO_ADC1_CHINF0_ADC1_CHINF0_TIMOUT_MASK 0x00008000
#define HWIO_ADC1_CHINF0_ADC1_CHINF0_TIMOUTEN_SHFT 19
#define HWIO_ADC1_CHINF0_ADC1_CHINF0_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC1_CHINF0_ADC1_CHINF0_AIPE_SHFT 20
#define HWIO_ADC1_CHINF0_ADC1_CHINF0_AIPE_MASK 0x00f00000
#define HWIO_ADC1_CHINF0_ADC1_CHINF0_SESPE_SHFT 26
#define HWIO_ADC1_CHINF0_ADC1_CHINF0_SESPE_MASK 0x04000000
#define HWIO_ADC1_CHINF0_ADC1_CHINF0_CHEVENT_EN_SHFT 28
#define HWIO_ADC1_CHINF0_ADC1_CHINF0_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC1_CHINF1_ADDR  0xF0004CF4  
#define HWIO_ADC1_CHINF1_ADC1_CHINF1_AIPS_SHFT 4
#define HWIO_ADC1_CHINF1_ADC1_CHINF1_AIPS_MASK 0x000000f0
#define HWIO_ADC1_CHINF1_ADC1_CHINF1_SESPS_SHFT 10
#define HWIO_ADC1_CHINF1_ADC1_CHINF1_SESPS_MASK 0x00000400
#define HWIO_ADC1_CHINF1_ADC1_CHINF1_TIMOUT_SHFT 15
#define HWIO_ADC1_CHINF1_ADC1_CHINF1_TIMOUT_MASK 0x00008000
#define HWIO_ADC1_CHINF1_ADC1_CHINF1_TIMOUTEN_SHFT 19
#define HWIO_ADC1_CHINF1_ADC1_CHINF1_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC1_CHINF1_ADC1_CHINF1_AIPE_SHFT 20
#define HWIO_ADC1_CHINF1_ADC1_CHINF1_AIPE_MASK 0x00f00000
#define HWIO_ADC1_CHINF1_ADC1_CHINF1_SESPE_SHFT 26
#define HWIO_ADC1_CHINF1_ADC1_CHINF1_SESPE_MASK 0x04000000
#define HWIO_ADC1_CHINF1_ADC1_CHINF1_CHEVENT_EN_SHFT 28
#define HWIO_ADC1_CHINF1_ADC1_CHINF1_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC1_CHINF2_ADDR  0xF0004CF8  
#define HWIO_ADC1_CHINF2_ADC1_CHINF2_AIPS_SHFT 4
#define HWIO_ADC1_CHINF2_ADC1_CHINF2_AIPS_MASK 0x000000f0
#define HWIO_ADC1_CHINF2_ADC1_CHINF2_SESPS_SHFT 10
#define HWIO_ADC1_CHINF2_ADC1_CHINF2_SESPS_MASK 0x00000400
#define HWIO_ADC1_CHINF2_ADC1_CHINF2_TIMOUT_SHFT 15
#define HWIO_ADC1_CHINF2_ADC1_CHINF2_TIMOUT_MASK 0x00008000
#define HWIO_ADC1_CHINF2_ADC1_CHINF2_TIMOUTEN_SHFT 19
#define HWIO_ADC1_CHINF2_ADC1_CHINF2_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC1_CHINF2_ADC1_CHINF2_AIPE_SHFT 20
#define HWIO_ADC1_CHINF2_ADC1_CHINF2_AIPE_MASK 0x00f00000
#define HWIO_ADC1_CHINF2_ADC1_CHINF2_SESPE_SHFT 26
#define HWIO_ADC1_CHINF2_ADC1_CHINF2_SESPE_MASK 0x04000000
#define HWIO_ADC1_CHINF2_ADC1_CHINF2_CHEVENT_EN_SHFT 28
#define HWIO_ADC1_CHINF2_ADC1_CHINF2_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC1_CHINF3_ADDR  0xF0004CFC  
#define HWIO_ADC1_CHINF3_ADC1_CHINF3_AIPS_SHFT 4
#define HWIO_ADC1_CHINF3_ADC1_CHINF3_AIPS_MASK 0x000000f0
#define HWIO_ADC1_CHINF3_ADC1_CHINF3_SESPS_SHFT 10
#define HWIO_ADC1_CHINF3_ADC1_CHINF3_SESPS_MASK 0x00000400
#define HWIO_ADC1_CHINF3_ADC1_CHINF3_TIMOUT_SHFT 15
#define HWIO_ADC1_CHINF3_ADC1_CHINF3_TIMOUT_MASK 0x00008000
#define HWIO_ADC1_CHINF3_ADC1_CHINF3_TIMOUTEN_SHFT 19
#define HWIO_ADC1_CHINF3_ADC1_CHINF3_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC1_CHINF3_ADC1_CHINF3_AIPE_SHFT 20
#define HWIO_ADC1_CHINF3_ADC1_CHINF3_AIPE_MASK 0x00f00000
#define HWIO_ADC1_CHINF3_ADC1_CHINF3_SESPE_SHFT 26
#define HWIO_ADC1_CHINF3_ADC1_CHINF3_SESPE_MASK 0x04000000
#define HWIO_ADC1_CHINF3_ADC1_CHINF3_CHEVENT_EN_SHFT 28
#define HWIO_ADC1_CHINF3_ADC1_CHINF3_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC1_CHINF4_ADDR  0xF0004D00  
#define HWIO_ADC1_CHINF4_ADC1_CHINF4_AIPS_SHFT 4
#define HWIO_ADC1_CHINF4_ADC1_CHINF4_AIPS_MASK 0x000000f0
#define HWIO_ADC1_CHINF4_ADC1_CHINF4_SESPS_SHFT 10
#define HWIO_ADC1_CHINF4_ADC1_CHINF4_SESPS_MASK 0x00000400
#define HWIO_ADC1_CHINF4_ADC1_CHINF4_TIMOUT_SHFT 15
#define HWIO_ADC1_CHINF4_ADC1_CHINF4_TIMOUT_MASK 0x00008000
#define HWIO_ADC1_CHINF4_ADC1_CHINF4_TIMOUTEN_SHFT 19
#define HWIO_ADC1_CHINF4_ADC1_CHINF4_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC1_CHINF4_ADC1_CHINF4_AIPE_SHFT 20
#define HWIO_ADC1_CHINF4_ADC1_CHINF4_AIPE_MASK 0x00f00000
#define HWIO_ADC1_CHINF4_ADC1_CHINF4_SESPE_SHFT 26
#define HWIO_ADC1_CHINF4_ADC1_CHINF4_SESPE_MASK 0x04000000
#define HWIO_ADC1_CHINF4_ADC1_CHINF4_CHEVENT_EN_SHFT 28
#define HWIO_ADC1_CHINF4_ADC1_CHINF4_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC1_CHINF5_ADDR  0xF0004D04  
#define HWIO_ADC1_CHINF5_ADC1_CHINF5_AIPS_SHFT 4
#define HWIO_ADC1_CHINF5_ADC1_CHINF5_AIPS_MASK 0x000000f0
#define HWIO_ADC1_CHINF5_ADC1_CHINF5_SESPS_SHFT 10
#define HWIO_ADC1_CHINF5_ADC1_CHINF5_SESPS_MASK 0x00000400
#define HWIO_ADC1_CHINF5_ADC1_CHINF5_TIMOUT_SHFT 15
#define HWIO_ADC1_CHINF5_ADC1_CHINF5_TIMOUT_MASK 0x00008000
#define HWIO_ADC1_CHINF5_ADC1_CHINF5_TIMOUTEN_SHFT 19
#define HWIO_ADC1_CHINF5_ADC1_CHINF5_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC1_CHINF5_ADC1_CHINF5_AIPE_SHFT 20
#define HWIO_ADC1_CHINF5_ADC1_CHINF5_AIPE_MASK 0x00f00000
#define HWIO_ADC1_CHINF5_ADC1_CHINF5_SESPE_SHFT 26
#define HWIO_ADC1_CHINF5_ADC1_CHINF5_SESPE_MASK 0x04000000
#define HWIO_ADC1_CHINF5_ADC1_CHINF5_CHEVENT_EN_SHFT 28
#define HWIO_ADC1_CHINF5_ADC1_CHINF5_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC1_CHINF6_ADDR  0xF0004D08  
#define HWIO_ADC1_CHINF6_ADC1_CHINF6_AIPS_SHFT 4
#define HWIO_ADC1_CHINF6_ADC1_CHINF6_AIPS_MASK 0x000000f0
#define HWIO_ADC1_CHINF6_ADC1_CHINF6_SESPS_SHFT 10
#define HWIO_ADC1_CHINF6_ADC1_CHINF6_SESPS_MASK 0x00000400
#define HWIO_ADC1_CHINF6_ADC1_CHINF6_TIMOUT_SHFT 15
#define HWIO_ADC1_CHINF6_ADC1_CHINF6_TIMOUT_MASK 0x00008000
#define HWIO_ADC1_CHINF6_ADC1_CHINF6_TIMOUTEN_SHFT 19
#define HWIO_ADC1_CHINF6_ADC1_CHINF6_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC1_CHINF6_ADC1_CHINF6_AIPE_SHFT 20
#define HWIO_ADC1_CHINF6_ADC1_CHINF6_AIPE_MASK 0x00f00000
#define HWIO_ADC1_CHINF6_ADC1_CHINF6_SESPE_SHFT 26
#define HWIO_ADC1_CHINF6_ADC1_CHINF6_SESPE_MASK 0x04000000
#define HWIO_ADC1_CHINF6_ADC1_CHINF6_CHEVENT_EN_SHFT 28
#define HWIO_ADC1_CHINF6_ADC1_CHINF6_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC1_CHINF7_ADDR  0xF0004D0C  
#define HWIO_ADC1_CHINF7_ADC1_CHINF7_AIPS_SHFT 4
#define HWIO_ADC1_CHINF7_ADC1_CHINF7_AIPS_MASK 0x000000f0
#define HWIO_ADC1_CHINF7_ADC1_CHINF7_SESPS_SHFT 10
#define HWIO_ADC1_CHINF7_ADC1_CHINF7_SESPS_MASK 0x00000400
#define HWIO_ADC1_CHINF7_ADC1_CHINF7_TIMOUT_SHFT 15
#define HWIO_ADC1_CHINF7_ADC1_CHINF7_TIMOUT_MASK 0x00008000
#define HWIO_ADC1_CHINF7_ADC1_CHINF7_TIMOUTEN_SHFT 19
#define HWIO_ADC1_CHINF7_ADC1_CHINF7_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC1_CHINF7_ADC1_CHINF7_AIPE_SHFT 20
#define HWIO_ADC1_CHINF7_ADC1_CHINF7_AIPE_MASK 0x00f00000
#define HWIO_ADC1_CHINF7_ADC1_CHINF7_SESPE_SHFT 26
#define HWIO_ADC1_CHINF7_ADC1_CHINF7_SESPE_MASK 0x04000000
#define HWIO_ADC1_CHINF7_ADC1_CHINF7_CHEVENT_EN_SHFT 28
#define HWIO_ADC1_CHINF7_ADC1_CHINF7_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC1_CHINF8_ADDR  0xF0004D10  
#define HWIO_ADC1_CHINF8_ADC1_CHINF8_AIPS_SHFT 4
#define HWIO_ADC1_CHINF8_ADC1_CHINF8_AIPS_MASK 0x000000f0
#define HWIO_ADC1_CHINF8_ADC1_CHINF8_SESPS_SHFT 10
#define HWIO_ADC1_CHINF8_ADC1_CHINF8_SESPS_MASK 0x00000400
#define HWIO_ADC1_CHINF8_ADC1_CHINF8_TIMOUT_SHFT 15
#define HWIO_ADC1_CHINF8_ADC1_CHINF8_TIMOUT_MASK 0x00008000
#define HWIO_ADC1_CHINF8_ADC1_CHINF8_TIMOUTEN_SHFT 19
#define HWIO_ADC1_CHINF8_ADC1_CHINF8_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC1_CHINF8_ADC1_CHINF8_AIPE_SHFT 20
#define HWIO_ADC1_CHINF8_ADC1_CHINF8_AIPE_MASK 0x00f00000
#define HWIO_ADC1_CHINF8_ADC1_CHINF8_SESPE_SHFT 26
#define HWIO_ADC1_CHINF8_ADC1_CHINF8_SESPE_MASK 0x04000000
#define HWIO_ADC1_CHINF8_ADC1_CHINF8_CHEVENT_EN_SHFT 28
#define HWIO_ADC1_CHINF8_ADC1_CHINF8_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC1_CHINF9_ADDR  0xF0004D14  
#define HWIO_ADC1_CHINF9_ADC1_CHINF9_AIPS_SHFT 4
#define HWIO_ADC1_CHINF9_ADC1_CHINF9_AIPS_MASK 0x000000f0
#define HWIO_ADC1_CHINF9_ADC1_CHINF9_SESPS_SHFT 10
#define HWIO_ADC1_CHINF9_ADC1_CHINF9_SESPS_MASK 0x00000400
#define HWIO_ADC1_CHINF9_ADC1_CHINF9_TIMOUT_SHFT 15
#define HWIO_ADC1_CHINF9_ADC1_CHINF9_TIMOUT_MASK 0x00008000
#define HWIO_ADC1_CHINF9_ADC1_CHINF9_TIMOUTEN_SHFT 19
#define HWIO_ADC1_CHINF9_ADC1_CHINF9_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC1_CHINF9_ADC1_CHINF9_AIPE_SHFT 20
#define HWIO_ADC1_CHINF9_ADC1_CHINF9_AIPE_MASK 0x00f00000
#define HWIO_ADC1_CHINF9_ADC1_CHINF9_SESPE_SHFT 26
#define HWIO_ADC1_CHINF9_ADC1_CHINF9_SESPE_MASK 0x04000000
#define HWIO_ADC1_CHINF9_ADC1_CHINF9_CHEVENT_EN_SHFT 28
#define HWIO_ADC1_CHINF9_ADC1_CHINF9_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC1_CHINF10_ADDR  0xF0004D18  
#define HWIO_ADC1_CHINF10_ADC1_CHINF10_AIPS_SHFT 4
#define HWIO_ADC1_CHINF10_ADC1_CHINF10_AIPS_MASK 0x000000f0
#define HWIO_ADC1_CHINF10_ADC1_CHINF10_SESPS_SHFT 10
#define HWIO_ADC1_CHINF10_ADC1_CHINF10_SESPS_MASK 0x00000400
#define HWIO_ADC1_CHINF10_ADC1_CHINF10_TIMOUT_SHFT 15
#define HWIO_ADC1_CHINF10_ADC1_CHINF10_TIMOUT_MASK 0x00008000
#define HWIO_ADC1_CHINF10_ADC1_CHINF10_TIMOUTEN_SHFT 19
#define HWIO_ADC1_CHINF10_ADC1_CHINF10_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC1_CHINF10_ADC1_CHINF10_AIPE_SHFT 20
#define HWIO_ADC1_CHINF10_ADC1_CHINF10_AIPE_MASK 0x00f00000
#define HWIO_ADC1_CHINF10_ADC1_CHINF10_SESPE_SHFT 26
#define HWIO_ADC1_CHINF10_ADC1_CHINF10_SESPE_MASK 0x04000000
#define HWIO_ADC1_CHINF10_ADC1_CHINF10_CHEVENT_EN_SHFT 28
#define HWIO_ADC1_CHINF10_ADC1_CHINF10_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC1_CHINF11_ADDR  0xF0004D1C  
#define HWIO_ADC1_CHINF11_ADC1_CHINF11_AIPS_SHFT 4
#define HWIO_ADC1_CHINF11_ADC1_CHINF11_AIPS_MASK 0x000000f0
#define HWIO_ADC1_CHINF11_ADC1_CHINF11_SESPS_SHFT 10
#define HWIO_ADC1_CHINF11_ADC1_CHINF11_SESPS_MASK 0x00000400
#define HWIO_ADC1_CHINF11_ADC1_CHINF11_TIMOUT_SHFT 15
#define HWIO_ADC1_CHINF11_ADC1_CHINF11_TIMOUT_MASK 0x00008000
#define HWIO_ADC1_CHINF11_ADC1_CHINF11_TIMOUTEN_SHFT 19
#define HWIO_ADC1_CHINF11_ADC1_CHINF11_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC1_CHINF11_ADC1_CHINF11_AIPE_SHFT 20
#define HWIO_ADC1_CHINF11_ADC1_CHINF11_AIPE_MASK 0x00f00000
#define HWIO_ADC1_CHINF11_ADC1_CHINF11_SESPE_SHFT 26
#define HWIO_ADC1_CHINF11_ADC1_CHINF11_SESPE_MASK 0x04000000
#define HWIO_ADC1_CHINF11_ADC1_CHINF11_CHEVENT_EN_SHFT 28
#define HWIO_ADC1_CHINF11_ADC1_CHINF11_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC1_CHINF12_ADDR  0xF0004D20  
#define HWIO_ADC1_CHINF12_ADC1_CHINF12_AIPS_SHFT 4
#define HWIO_ADC1_CHINF12_ADC1_CHINF12_AIPS_MASK 0x000000f0
#define HWIO_ADC1_CHINF12_ADC1_CHINF12_SESPS_SHFT 10
#define HWIO_ADC1_CHINF12_ADC1_CHINF12_SESPS_MASK 0x00000400
#define HWIO_ADC1_CHINF12_ADC1_CHINF12_TIMOUT_SHFT 15
#define HWIO_ADC1_CHINF12_ADC1_CHINF12_TIMOUT_MASK 0x00008000
#define HWIO_ADC1_CHINF12_ADC1_CHINF12_TIMOUTEN_SHFT 19
#define HWIO_ADC1_CHINF12_ADC1_CHINF12_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC1_CHINF12_ADC1_CHINF12_AIPE_SHFT 20
#define HWIO_ADC1_CHINF12_ADC1_CHINF12_AIPE_MASK 0x00f00000
#define HWIO_ADC1_CHINF12_ADC1_CHINF12_SESPE_SHFT 26
#define HWIO_ADC1_CHINF12_ADC1_CHINF12_SESPE_MASK 0x04000000
#define HWIO_ADC1_CHINF12_ADC1_CHINF12_CHEVENT_EN_SHFT 28
#define HWIO_ADC1_CHINF12_ADC1_CHINF12_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC1_CHINF13_ADDR  0xF0004D24  
#define HWIO_ADC1_CHINF13_ADC1_CHINF13_AIPS_SHFT 4
#define HWIO_ADC1_CHINF13_ADC1_CHINF13_AIPS_MASK 0x000000f0
#define HWIO_ADC1_CHINF13_ADC1_CHINF13_SESPS_SHFT 10
#define HWIO_ADC1_CHINF13_ADC1_CHINF13_SESPS_MASK 0x00000400
#define HWIO_ADC1_CHINF13_ADC1_CHINF13_TIMOUT_SHFT 15
#define HWIO_ADC1_CHINF13_ADC1_CHINF13_TIMOUT_MASK 0x00008000
#define HWIO_ADC1_CHINF13_ADC1_CHINF13_TIMOUTEN_SHFT 19
#define HWIO_ADC1_CHINF13_ADC1_CHINF13_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC1_CHINF13_ADC1_CHINF13_AIPE_SHFT 20
#define HWIO_ADC1_CHINF13_ADC1_CHINF13_AIPE_MASK 0x00f00000
#define HWIO_ADC1_CHINF13_ADC1_CHINF13_SESPE_SHFT 26
#define HWIO_ADC1_CHINF13_ADC1_CHINF13_SESPE_MASK 0x04000000
#define HWIO_ADC1_CHINF13_ADC1_CHINF13_CHEVENT_EN_SHFT 28
#define HWIO_ADC1_CHINF13_ADC1_CHINF13_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC1_CHINF14_ADDR  0xF0004D28  
#define HWIO_ADC1_CHINF14_ADC1_CHINF14_AIPS_SHFT 4
#define HWIO_ADC1_CHINF14_ADC1_CHINF14_AIPS_MASK 0x000000f0
#define HWIO_ADC1_CHINF14_ADC1_CHINF14_SESPS_SHFT 10
#define HWIO_ADC1_CHINF14_ADC1_CHINF14_SESPS_MASK 0x00000400
#define HWIO_ADC1_CHINF14_ADC1_CHINF14_TIMOUT_SHFT 15
#define HWIO_ADC1_CHINF14_ADC1_CHINF14_TIMOUT_MASK 0x00008000
#define HWIO_ADC1_CHINF14_ADC1_CHINF14_TIMOUTEN_SHFT 19
#define HWIO_ADC1_CHINF14_ADC1_CHINF14_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC1_CHINF14_ADC1_CHINF14_AIPE_SHFT 20
#define HWIO_ADC1_CHINF14_ADC1_CHINF14_AIPE_MASK 0x00f00000
#define HWIO_ADC1_CHINF14_ADC1_CHINF14_SESPE_SHFT 26
#define HWIO_ADC1_CHINF14_ADC1_CHINF14_SESPE_MASK 0x04000000
#define HWIO_ADC1_CHINF14_ADC1_CHINF14_CHEVENT_EN_SHFT 28
#define HWIO_ADC1_CHINF14_ADC1_CHINF14_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC1_CHINF15_ADDR  0xF0004D2C  
#define HWIO_ADC1_CHINF15_ADC1_CHINF15_AIPS_SHFT 4
#define HWIO_ADC1_CHINF15_ADC1_CHINF15_AIPS_MASK 0x000000f0
#define HWIO_ADC1_CHINF15_ADC1_CHINF15_SESPS_SHFT 10
#define HWIO_ADC1_CHINF15_ADC1_CHINF15_SESPS_MASK 0x00000400
#define HWIO_ADC1_CHINF15_ADC1_CHINF15_TIMOUT_SHFT 15
#define HWIO_ADC1_CHINF15_ADC1_CHINF15_TIMOUT_MASK 0x00008000
#define HWIO_ADC1_CHINF15_ADC1_CHINF15_TIMOUTEN_SHFT 19
#define HWIO_ADC1_CHINF15_ADC1_CHINF15_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC1_CHINF15_ADC1_CHINF15_AIPE_SHFT 20
#define HWIO_ADC1_CHINF15_ADC1_CHINF15_AIPE_MASK 0x00f00000
#define HWIO_ADC1_CHINF15_ADC1_CHINF15_SESPE_SHFT 26
#define HWIO_ADC1_CHINF15_ADC1_CHINF15_SESPE_MASK 0x04000000
#define HWIO_ADC1_CHINF15_ADC1_CHINF15_CHEVENT_EN_SHFT 28
#define HWIO_ADC1_CHINF15_ADC1_CHINF15_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC2_CHINF0_ADDR  0xF0004D30  
#define HWIO_ADC2_CHINF0_ADC2_CHINF0_AIPS_SHFT 4
#define HWIO_ADC2_CHINF0_ADC2_CHINF0_AIPS_MASK 0x000000f0
#define HWIO_ADC2_CHINF0_ADC2_CHINF0_SESPS_SHFT 10
#define HWIO_ADC2_CHINF0_ADC2_CHINF0_SESPS_MASK 0x00000400
#define HWIO_ADC2_CHINF0_ADC2_CHINF0_TIMOUT_SHFT 15
#define HWIO_ADC2_CHINF0_ADC2_CHINF0_TIMOUT_MASK 0x00008000
#define HWIO_ADC2_CHINF0_ADC2_CHINF0_TIMOUTEN_SHFT 19
#define HWIO_ADC2_CHINF0_ADC2_CHINF0_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC2_CHINF0_ADC2_CHINF0_AIPE_SHFT 20
#define HWIO_ADC2_CHINF0_ADC2_CHINF0_AIPE_MASK 0x00f00000
#define HWIO_ADC2_CHINF0_ADC2_CHINF0_SESPE_SHFT 26
#define HWIO_ADC2_CHINF0_ADC2_CHINF0_SESPE_MASK 0x04000000
#define HWIO_ADC2_CHINF0_ADC2_CHINF0_CHEVENT_EN_SHFT 28
#define HWIO_ADC2_CHINF0_ADC2_CHINF0_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC2_CHINF1_ADDR  0xF0004D34  
#define HWIO_ADC2_CHINF1_ADC2_CHINF1_AIPS_SHFT 4
#define HWIO_ADC2_CHINF1_ADC2_CHINF1_AIPS_MASK 0x000000f0
#define HWIO_ADC2_CHINF1_ADC2_CHINF1_SESPS_SHFT 10
#define HWIO_ADC2_CHINF1_ADC2_CHINF1_SESPS_MASK 0x00000400
#define HWIO_ADC2_CHINF1_ADC2_CHINF1_TIMOUT_SHFT 15
#define HWIO_ADC2_CHINF1_ADC2_CHINF1_TIMOUT_MASK 0x00008000
#define HWIO_ADC2_CHINF1_ADC2_CHINF1_TIMOUTEN_SHFT 19
#define HWIO_ADC2_CHINF1_ADC2_CHINF1_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC2_CHINF1_ADC2_CHINF1_AIPE_SHFT 20
#define HWIO_ADC2_CHINF1_ADC2_CHINF1_AIPE_MASK 0x00f00000
#define HWIO_ADC2_CHINF1_ADC2_CHINF1_SESPE_SHFT 26
#define HWIO_ADC2_CHINF1_ADC2_CHINF1_SESPE_MASK 0x04000000
#define HWIO_ADC2_CHINF1_ADC2_CHINF1_CHEVENT_EN_SHFT 28
#define HWIO_ADC2_CHINF1_ADC2_CHINF1_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC2_CHINF2_ADDR  0xF0004D38  
#define HWIO_ADC2_CHINF2_ADC2_CHINF2_AIPS_SHFT 4
#define HWIO_ADC2_CHINF2_ADC2_CHINF2_AIPS_MASK 0x000000f0
#define HWIO_ADC2_CHINF2_ADC2_CHINF2_SESPS_SHFT 10
#define HWIO_ADC2_CHINF2_ADC2_CHINF2_SESPS_MASK 0x00000400
#define HWIO_ADC2_CHINF2_ADC2_CHINF2_TIMOUT_SHFT 15
#define HWIO_ADC2_CHINF2_ADC2_CHINF2_TIMOUT_MASK 0x00008000
#define HWIO_ADC2_CHINF2_ADC2_CHINF2_TIMOUTEN_SHFT 19
#define HWIO_ADC2_CHINF2_ADC2_CHINF2_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC2_CHINF2_ADC2_CHINF2_AIPE_SHFT 20
#define HWIO_ADC2_CHINF2_ADC2_CHINF2_AIPE_MASK 0x00f00000
#define HWIO_ADC2_CHINF2_ADC2_CHINF2_SESPE_SHFT 26
#define HWIO_ADC2_CHINF2_ADC2_CHINF2_SESPE_MASK 0x04000000
#define HWIO_ADC2_CHINF2_ADC2_CHINF2_CHEVENT_EN_SHFT 28
#define HWIO_ADC2_CHINF2_ADC2_CHINF2_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC2_CHINF3_ADDR  0xF0004D3C  
#define HWIO_ADC2_CHINF3_ADC2_CHINF3_AIPS_SHFT 4
#define HWIO_ADC2_CHINF3_ADC2_CHINF3_AIPS_MASK 0x000000f0
#define HWIO_ADC2_CHINF3_ADC2_CHINF3_SESPS_SHFT 10
#define HWIO_ADC2_CHINF3_ADC2_CHINF3_SESPS_MASK 0x00000400
#define HWIO_ADC2_CHINF3_ADC2_CHINF3_TIMOUT_SHFT 15
#define HWIO_ADC2_CHINF3_ADC2_CHINF3_TIMOUT_MASK 0x00008000
#define HWIO_ADC2_CHINF3_ADC2_CHINF3_TIMOUTEN_SHFT 19
#define HWIO_ADC2_CHINF3_ADC2_CHINF3_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC2_CHINF3_ADC2_CHINF3_AIPE_SHFT 20
#define HWIO_ADC2_CHINF3_ADC2_CHINF3_AIPE_MASK 0x00f00000
#define HWIO_ADC2_CHINF3_ADC2_CHINF3_SESPE_SHFT 26
#define HWIO_ADC2_CHINF3_ADC2_CHINF3_SESPE_MASK 0x04000000
#define HWIO_ADC2_CHINF3_ADC2_CHINF3_CHEVENT_EN_SHFT 28
#define HWIO_ADC2_CHINF3_ADC2_CHINF3_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC2_CHINF4_ADDR  0xF0004D40  
#define HWIO_ADC2_CHINF4_ADC2_CHINF4_AIPS_SHFT 4
#define HWIO_ADC2_CHINF4_ADC2_CHINF4_AIPS_MASK 0x000000f0
#define HWIO_ADC2_CHINF4_ADC2_CHINF4_SESPS_SHFT 10
#define HWIO_ADC2_CHINF4_ADC2_CHINF4_SESPS_MASK 0x00000400
#define HWIO_ADC2_CHINF4_ADC2_CHINF4_TIMOUT_SHFT 15
#define HWIO_ADC2_CHINF4_ADC2_CHINF4_TIMOUT_MASK 0x00008000
#define HWIO_ADC2_CHINF4_ADC2_CHINF4_TIMOUTEN_SHFT 19
#define HWIO_ADC2_CHINF4_ADC2_CHINF4_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC2_CHINF4_ADC2_CHINF4_AIPE_SHFT 20
#define HWIO_ADC2_CHINF4_ADC2_CHINF4_AIPE_MASK 0x00f00000
#define HWIO_ADC2_CHINF4_ADC2_CHINF4_SESPE_SHFT 26
#define HWIO_ADC2_CHINF4_ADC2_CHINF4_SESPE_MASK 0x04000000
#define HWIO_ADC2_CHINF4_ADC2_CHINF4_CHEVENT_EN_SHFT 28
#define HWIO_ADC2_CHINF4_ADC2_CHINF4_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC2_CHINF5_ADDR  0xF0004D44  
#define HWIO_ADC2_CHINF5_ADC2_CHINF5_AIPS_SHFT 4
#define HWIO_ADC2_CHINF5_ADC2_CHINF5_AIPS_MASK 0x000000f0
#define HWIO_ADC2_CHINF5_ADC2_CHINF5_SESPS_SHFT 10
#define HWIO_ADC2_CHINF5_ADC2_CHINF5_SESPS_MASK 0x00000400
#define HWIO_ADC2_CHINF5_ADC2_CHINF5_TIMOUT_SHFT 15
#define HWIO_ADC2_CHINF5_ADC2_CHINF5_TIMOUT_MASK 0x00008000
#define HWIO_ADC2_CHINF5_ADC2_CHINF5_TIMOUTEN_SHFT 19
#define HWIO_ADC2_CHINF5_ADC2_CHINF5_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC2_CHINF5_ADC2_CHINF5_AIPE_SHFT 20
#define HWIO_ADC2_CHINF5_ADC2_CHINF5_AIPE_MASK 0x00f00000
#define HWIO_ADC2_CHINF5_ADC2_CHINF5_SESPE_SHFT 26
#define HWIO_ADC2_CHINF5_ADC2_CHINF5_SESPE_MASK 0x04000000
#define HWIO_ADC2_CHINF5_ADC2_CHINF5_CHEVENT_EN_SHFT 28
#define HWIO_ADC2_CHINF5_ADC2_CHINF5_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC2_CHINF6_ADDR  0xF0004D48  
#define HWIO_ADC2_CHINF6_ADC2_CHINF6_AIPS_SHFT 4
#define HWIO_ADC2_CHINF6_ADC2_CHINF6_AIPS_MASK 0x000000f0
#define HWIO_ADC2_CHINF6_ADC2_CHINF6_SESPS_SHFT 10
#define HWIO_ADC2_CHINF6_ADC2_CHINF6_SESPS_MASK 0x00000400
#define HWIO_ADC2_CHINF6_ADC2_CHINF6_TIMOUT_SHFT 15
#define HWIO_ADC2_CHINF6_ADC2_CHINF6_TIMOUT_MASK 0x00008000
#define HWIO_ADC2_CHINF6_ADC2_CHINF6_TIMOUTEN_SHFT 19
#define HWIO_ADC2_CHINF6_ADC2_CHINF6_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC2_CHINF6_ADC2_CHINF6_AIPE_SHFT 20
#define HWIO_ADC2_CHINF6_ADC2_CHINF6_AIPE_MASK 0x00f00000
#define HWIO_ADC2_CHINF6_ADC2_CHINF6_SESPE_SHFT 26
#define HWIO_ADC2_CHINF6_ADC2_CHINF6_SESPE_MASK 0x04000000
#define HWIO_ADC2_CHINF6_ADC2_CHINF6_CHEVENT_EN_SHFT 28
#define HWIO_ADC2_CHINF6_ADC2_CHINF6_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC2_CHINF7_ADDR  0xF0004D4C  
#define HWIO_ADC2_CHINF7_ADC2_CHINF7_AIPS_SHFT 4
#define HWIO_ADC2_CHINF7_ADC2_CHINF7_AIPS_MASK 0x000000f0
#define HWIO_ADC2_CHINF7_ADC2_CHINF7_SESPS_SHFT 10
#define HWIO_ADC2_CHINF7_ADC2_CHINF7_SESPS_MASK 0x00000400
#define HWIO_ADC2_CHINF7_ADC2_CHINF7_TIMOUT_SHFT 15
#define HWIO_ADC2_CHINF7_ADC2_CHINF7_TIMOUT_MASK 0x00008000
#define HWIO_ADC2_CHINF7_ADC2_CHINF7_TIMOUTEN_SHFT 19
#define HWIO_ADC2_CHINF7_ADC2_CHINF7_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC2_CHINF7_ADC2_CHINF7_AIPE_SHFT 20
#define HWIO_ADC2_CHINF7_ADC2_CHINF7_AIPE_MASK 0x00f00000
#define HWIO_ADC2_CHINF7_ADC2_CHINF7_SESPE_SHFT 26
#define HWIO_ADC2_CHINF7_ADC2_CHINF7_SESPE_MASK 0x04000000
#define HWIO_ADC2_CHINF7_ADC2_CHINF7_CHEVENT_EN_SHFT 28
#define HWIO_ADC2_CHINF7_ADC2_CHINF7_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC2_CHINF8_ADDR  0xF0004D50  
#define HWIO_ADC2_CHINF8_ADC2_CHINF8_AIPS_SHFT 4
#define HWIO_ADC2_CHINF8_ADC2_CHINF8_AIPS_MASK 0x000000f0
#define HWIO_ADC2_CHINF8_ADC2_CHINF8_SESPS_SHFT 10
#define HWIO_ADC2_CHINF8_ADC2_CHINF8_SESPS_MASK 0x00000400
#define HWIO_ADC2_CHINF8_ADC2_CHINF8_TIMOUT_SHFT 15
#define HWIO_ADC2_CHINF8_ADC2_CHINF8_TIMOUT_MASK 0x00008000
#define HWIO_ADC2_CHINF8_ADC2_CHINF8_TIMOUTEN_SHFT 19
#define HWIO_ADC2_CHINF8_ADC2_CHINF8_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC2_CHINF8_ADC2_CHINF8_AIPE_SHFT 20
#define HWIO_ADC2_CHINF8_ADC2_CHINF8_AIPE_MASK 0x00f00000
#define HWIO_ADC2_CHINF8_ADC2_CHINF8_SESPE_SHFT 26
#define HWIO_ADC2_CHINF8_ADC2_CHINF8_SESPE_MASK 0x04000000
#define HWIO_ADC2_CHINF8_ADC2_CHINF8_CHEVENT_EN_SHFT 28
#define HWIO_ADC2_CHINF8_ADC2_CHINF8_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC2_CHINF9_ADDR  0xF0004D54  
#define HWIO_ADC2_CHINF9_ADC2_CHINF9_AIPS_SHFT 4
#define HWIO_ADC2_CHINF9_ADC2_CHINF9_AIPS_MASK 0x000000f0
#define HWIO_ADC2_CHINF9_ADC2_CHINF9_SESPS_SHFT 10
#define HWIO_ADC2_CHINF9_ADC2_CHINF9_SESPS_MASK 0x00000400
#define HWIO_ADC2_CHINF9_ADC2_CHINF9_TIMOUT_SHFT 15
#define HWIO_ADC2_CHINF9_ADC2_CHINF9_TIMOUT_MASK 0x00008000
#define HWIO_ADC2_CHINF9_ADC2_CHINF9_TIMOUTEN_SHFT 19
#define HWIO_ADC2_CHINF9_ADC2_CHINF9_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC2_CHINF9_ADC2_CHINF9_AIPE_SHFT 20
#define HWIO_ADC2_CHINF9_ADC2_CHINF9_AIPE_MASK 0x00f00000
#define HWIO_ADC2_CHINF9_ADC2_CHINF9_SESPE_SHFT 26
#define HWIO_ADC2_CHINF9_ADC2_CHINF9_SESPE_MASK 0x04000000
#define HWIO_ADC2_CHINF9_ADC2_CHINF9_CHEVENT_EN_SHFT 28
#define HWIO_ADC2_CHINF9_ADC2_CHINF9_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC2_CHINF10_ADDR  0xF0004D58  
#define HWIO_ADC2_CHINF10_ADC2_CHINF10_AIPS_SHFT 4
#define HWIO_ADC2_CHINF10_ADC2_CHINF10_AIPS_MASK 0x000000f0
#define HWIO_ADC2_CHINF10_ADC2_CHINF10_SESPS_SHFT 10
#define HWIO_ADC2_CHINF10_ADC2_CHINF10_SESPS_MASK 0x00000400
#define HWIO_ADC2_CHINF10_ADC2_CHINF10_TIMOUT_SHFT 15
#define HWIO_ADC2_CHINF10_ADC2_CHINF10_TIMOUT_MASK 0x00008000
#define HWIO_ADC2_CHINF10_ADC2_CHINF10_TIMOUTEN_SHFT 19
#define HWIO_ADC2_CHINF10_ADC2_CHINF10_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC2_CHINF10_ADC2_CHINF10_AIPE_SHFT 20
#define HWIO_ADC2_CHINF10_ADC2_CHINF10_AIPE_MASK 0x00f00000
#define HWIO_ADC2_CHINF10_ADC2_CHINF10_SESPE_SHFT 26
#define HWIO_ADC2_CHINF10_ADC2_CHINF10_SESPE_MASK 0x04000000
#define HWIO_ADC2_CHINF10_ADC2_CHINF10_CHEVENT_EN_SHFT 28
#define HWIO_ADC2_CHINF10_ADC2_CHINF10_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC2_CHINF11_ADDR  0xF0004D5C  
#define HWIO_ADC2_CHINF11_ADC2_CHINF11_AIPS_SHFT 4
#define HWIO_ADC2_CHINF11_ADC2_CHINF11_AIPS_MASK 0x000000f0
#define HWIO_ADC2_CHINF11_ADC2_CHINF11_SESPS_SHFT 10
#define HWIO_ADC2_CHINF11_ADC2_CHINF11_SESPS_MASK 0x00000400
#define HWIO_ADC2_CHINF11_ADC2_CHINF11_TIMOUT_SHFT 15
#define HWIO_ADC2_CHINF11_ADC2_CHINF11_TIMOUT_MASK 0x00008000
#define HWIO_ADC2_CHINF11_ADC2_CHINF11_TIMOUTEN_SHFT 19
#define HWIO_ADC2_CHINF11_ADC2_CHINF11_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC2_CHINF11_ADC2_CHINF11_AIPE_SHFT 20
#define HWIO_ADC2_CHINF11_ADC2_CHINF11_AIPE_MASK 0x00f00000
#define HWIO_ADC2_CHINF11_ADC2_CHINF11_SESPE_SHFT 26
#define HWIO_ADC2_CHINF11_ADC2_CHINF11_SESPE_MASK 0x04000000
#define HWIO_ADC2_CHINF11_ADC2_CHINF11_CHEVENT_EN_SHFT 28
#define HWIO_ADC2_CHINF11_ADC2_CHINF11_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC2_CHINF12_ADDR  0xF0004D60  
#define HWIO_ADC2_CHINF12_ADC2_CHINF12_AIPS_SHFT 4
#define HWIO_ADC2_CHINF12_ADC2_CHINF12_AIPS_MASK 0x000000f0
#define HWIO_ADC2_CHINF12_ADC2_CHINF12_SESPS_SHFT 10
#define HWIO_ADC2_CHINF12_ADC2_CHINF12_SESPS_MASK 0x00000400
#define HWIO_ADC2_CHINF12_ADC2_CHINF12_TIMOUT_SHFT 15
#define HWIO_ADC2_CHINF12_ADC2_CHINF12_TIMOUT_MASK 0x00008000
#define HWIO_ADC2_CHINF12_ADC2_CHINF12_TIMOUTEN_SHFT 19
#define HWIO_ADC2_CHINF12_ADC2_CHINF12_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC2_CHINF12_ADC2_CHINF12_AIPE_SHFT 20
#define HWIO_ADC2_CHINF12_ADC2_CHINF12_AIPE_MASK 0x00f00000
#define HWIO_ADC2_CHINF12_ADC2_CHINF12_SESPE_SHFT 26
#define HWIO_ADC2_CHINF12_ADC2_CHINF12_SESPE_MASK 0x04000000
#define HWIO_ADC2_CHINF12_ADC2_CHINF12_CHEVENT_EN_SHFT 28
#define HWIO_ADC2_CHINF12_ADC2_CHINF12_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC2_CHINF13_ADDR  0xF0004D64  
#define HWIO_ADC2_CHINF13_ADC2_CHINF13_AIPS_SHFT 4
#define HWIO_ADC2_CHINF13_ADC2_CHINF13_AIPS_MASK 0x000000f0
#define HWIO_ADC2_CHINF13_ADC2_CHINF13_SESPS_SHFT 10
#define HWIO_ADC2_CHINF13_ADC2_CHINF13_SESPS_MASK 0x00000400
#define HWIO_ADC2_CHINF13_ADC2_CHINF13_TIMOUT_SHFT 15
#define HWIO_ADC2_CHINF13_ADC2_CHINF13_TIMOUT_MASK 0x00008000
#define HWIO_ADC2_CHINF13_ADC2_CHINF13_TIMOUTEN_SHFT 19
#define HWIO_ADC2_CHINF13_ADC2_CHINF13_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC2_CHINF13_ADC2_CHINF13_AIPE_SHFT 20
#define HWIO_ADC2_CHINF13_ADC2_CHINF13_AIPE_MASK 0x00f00000
#define HWIO_ADC2_CHINF13_ADC2_CHINF13_SESPE_SHFT 26
#define HWIO_ADC2_CHINF13_ADC2_CHINF13_SESPE_MASK 0x04000000
#define HWIO_ADC2_CHINF13_ADC2_CHINF13_CHEVENT_EN_SHFT 28
#define HWIO_ADC2_CHINF13_ADC2_CHINF13_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC2_CHINF14_ADDR  0xF0004D68  
#define HWIO_ADC2_CHINF14_ADC2_CHINF14_AIPS_SHFT 4
#define HWIO_ADC2_CHINF14_ADC2_CHINF14_AIPS_MASK 0x000000f0
#define HWIO_ADC2_CHINF14_ADC2_CHINF14_SESPS_SHFT 10
#define HWIO_ADC2_CHINF14_ADC2_CHINF14_SESPS_MASK 0x00000400
#define HWIO_ADC2_CHINF14_ADC2_CHINF14_TIMOUT_SHFT 15
#define HWIO_ADC2_CHINF14_ADC2_CHINF14_TIMOUT_MASK 0x00008000
#define HWIO_ADC2_CHINF14_ADC2_CHINF14_TIMOUTEN_SHFT 19
#define HWIO_ADC2_CHINF14_ADC2_CHINF14_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC2_CHINF14_ADC2_CHINF14_AIPE_SHFT 20
#define HWIO_ADC2_CHINF14_ADC2_CHINF14_AIPE_MASK 0x00f00000
#define HWIO_ADC2_CHINF14_ADC2_CHINF14_SESPE_SHFT 26
#define HWIO_ADC2_CHINF14_ADC2_CHINF14_SESPE_MASK 0x04000000
#define HWIO_ADC2_CHINF14_ADC2_CHINF14_CHEVENT_EN_SHFT 28
#define HWIO_ADC2_CHINF14_ADC2_CHINF14_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC2_CHINF15_ADDR  0xF0004D6C  
#define HWIO_ADC2_CHINF15_ADC2_CHINF15_AIPS_SHFT 4
#define HWIO_ADC2_CHINF15_ADC2_CHINF15_AIPS_MASK 0x000000f0
#define HWIO_ADC2_CHINF15_ADC2_CHINF15_SESPS_SHFT 10
#define HWIO_ADC2_CHINF15_ADC2_CHINF15_SESPS_MASK 0x00000400
#define HWIO_ADC2_CHINF15_ADC2_CHINF15_TIMOUT_SHFT 15
#define HWIO_ADC2_CHINF15_ADC2_CHINF15_TIMOUT_MASK 0x00008000
#define HWIO_ADC2_CHINF15_ADC2_CHINF15_TIMOUTEN_SHFT 19
#define HWIO_ADC2_CHINF15_ADC2_CHINF15_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC2_CHINF15_ADC2_CHINF15_AIPE_SHFT 20
#define HWIO_ADC2_CHINF15_ADC2_CHINF15_AIPE_MASK 0x00f00000
#define HWIO_ADC2_CHINF15_ADC2_CHINF15_SESPE_SHFT 26
#define HWIO_ADC2_CHINF15_ADC2_CHINF15_SESPE_MASK 0x04000000
#define HWIO_ADC2_CHINF15_ADC2_CHINF15_CHEVENT_EN_SHFT 28
#define HWIO_ADC2_CHINF15_ADC2_CHINF15_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC3_CHINF0_ADDR  0xF0004D70  
#define HWIO_ADC3_CHINF0_ADC3_CHINF0_AIPS_SHFT 4
#define HWIO_ADC3_CHINF0_ADC3_CHINF0_AIPS_MASK 0x000000f0
#define HWIO_ADC3_CHINF0_ADC3_CHINF0_SESPS_SHFT 10
#define HWIO_ADC3_CHINF0_ADC3_CHINF0_SESPS_MASK 0x00000400
#define HWIO_ADC3_CHINF0_ADC3_CHINF0_TIMOUT_SHFT 15
#define HWIO_ADC3_CHINF0_ADC3_CHINF0_TIMOUT_MASK 0x00008000
#define HWIO_ADC3_CHINF0_ADC3_CHINF0_TIMOUTEN_SHFT 19
#define HWIO_ADC3_CHINF0_ADC3_CHINF0_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC3_CHINF0_ADC3_CHINF0_AIPE_SHFT 20
#define HWIO_ADC3_CHINF0_ADC3_CHINF0_AIPE_MASK 0x00f00000
#define HWIO_ADC3_CHINF0_ADC3_CHINF0_SESPE_SHFT 26
#define HWIO_ADC3_CHINF0_ADC3_CHINF0_SESPE_MASK 0x04000000
#define HWIO_ADC3_CHINF0_ADC3_CHINF0_CHEVENT_EN_SHFT 28
#define HWIO_ADC3_CHINF0_ADC3_CHINF0_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC3_CHINF1_ADDR  0xF0004D74  
#define HWIO_ADC3_CHINF1_ADC3_CHINF1_AIPS_SHFT 4
#define HWIO_ADC3_CHINF1_ADC3_CHINF1_AIPS_MASK 0x000000f0
#define HWIO_ADC3_CHINF1_ADC3_CHINF1_SESPS_SHFT 10
#define HWIO_ADC3_CHINF1_ADC3_CHINF1_SESPS_MASK 0x00000400
#define HWIO_ADC3_CHINF1_ADC3_CHINF1_TIMOUT_SHFT 15
#define HWIO_ADC3_CHINF1_ADC3_CHINF1_TIMOUT_MASK 0x00008000
#define HWIO_ADC3_CHINF1_ADC3_CHINF1_TIMOUTEN_SHFT 19
#define HWIO_ADC3_CHINF1_ADC3_CHINF1_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC3_CHINF1_ADC3_CHINF1_AIPE_SHFT 20
#define HWIO_ADC3_CHINF1_ADC3_CHINF1_AIPE_MASK 0x00f00000
#define HWIO_ADC3_CHINF1_ADC3_CHINF1_SESPE_SHFT 26
#define HWIO_ADC3_CHINF1_ADC3_CHINF1_SESPE_MASK 0x04000000
#define HWIO_ADC3_CHINF1_ADC3_CHINF1_CHEVENT_EN_SHFT 28
#define HWIO_ADC3_CHINF1_ADC3_CHINF1_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC3_CHINF2_ADDR  0xF0004D78  
#define HWIO_ADC3_CHINF2_ADC3_CHINF2_AIPS_SHFT 4
#define HWIO_ADC3_CHINF2_ADC3_CHINF2_AIPS_MASK 0x000000f0
#define HWIO_ADC3_CHINF2_ADC3_CHINF2_SESPS_SHFT 10
#define HWIO_ADC3_CHINF2_ADC3_CHINF2_SESPS_MASK 0x00000400
#define HWIO_ADC3_CHINF2_ADC3_CHINF2_TIMOUT_SHFT 15
#define HWIO_ADC3_CHINF2_ADC3_CHINF2_TIMOUT_MASK 0x00008000
#define HWIO_ADC3_CHINF2_ADC3_CHINF2_TIMOUTEN_SHFT 19
#define HWIO_ADC3_CHINF2_ADC3_CHINF2_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC3_CHINF2_ADC3_CHINF2_AIPE_SHFT 20
#define HWIO_ADC3_CHINF2_ADC3_CHINF2_AIPE_MASK 0x00f00000
#define HWIO_ADC3_CHINF2_ADC3_CHINF2_SESPE_SHFT 26
#define HWIO_ADC3_CHINF2_ADC3_CHINF2_SESPE_MASK 0x04000000
#define HWIO_ADC3_CHINF2_ADC3_CHINF2_CHEVENT_EN_SHFT 28
#define HWIO_ADC3_CHINF2_ADC3_CHINF2_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC3_CHINF3_ADDR  0xF0004D7C  
#define HWIO_ADC3_CHINF3_ADC3_CHINF3_AIPS_SHFT 4
#define HWIO_ADC3_CHINF3_ADC3_CHINF3_AIPS_MASK 0x000000f0
#define HWIO_ADC3_CHINF3_ADC3_CHINF3_SESPS_SHFT 10
#define HWIO_ADC3_CHINF3_ADC3_CHINF3_SESPS_MASK 0x00000400
#define HWIO_ADC3_CHINF3_ADC3_CHINF3_TIMOUT_SHFT 15
#define HWIO_ADC3_CHINF3_ADC3_CHINF3_TIMOUT_MASK 0x00008000
#define HWIO_ADC3_CHINF3_ADC3_CHINF3_TIMOUTEN_SHFT 19
#define HWIO_ADC3_CHINF3_ADC3_CHINF3_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC3_CHINF3_ADC3_CHINF3_AIPE_SHFT 20
#define HWIO_ADC3_CHINF3_ADC3_CHINF3_AIPE_MASK 0x00f00000
#define HWIO_ADC3_CHINF3_ADC3_CHINF3_SESPE_SHFT 26
#define HWIO_ADC3_CHINF3_ADC3_CHINF3_SESPE_MASK 0x04000000
#define HWIO_ADC3_CHINF3_ADC3_CHINF3_CHEVENT_EN_SHFT 28
#define HWIO_ADC3_CHINF3_ADC3_CHINF3_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC3_CHINF4_ADDR  0xF0004D80  
#define HWIO_ADC3_CHINF4_ADC3_CHINF4_AIPS_SHFT 4
#define HWIO_ADC3_CHINF4_ADC3_CHINF4_AIPS_MASK 0x000000f0
#define HWIO_ADC3_CHINF4_ADC3_CHINF4_SESPS_SHFT 10
#define HWIO_ADC3_CHINF4_ADC3_CHINF4_SESPS_MASK 0x00000400
#define HWIO_ADC3_CHINF4_ADC3_CHINF4_TIMOUT_SHFT 15
#define HWIO_ADC3_CHINF4_ADC3_CHINF4_TIMOUT_MASK 0x00008000
#define HWIO_ADC3_CHINF4_ADC3_CHINF4_TIMOUTEN_SHFT 19
#define HWIO_ADC3_CHINF4_ADC3_CHINF4_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC3_CHINF4_ADC3_CHINF4_AIPE_SHFT 20
#define HWIO_ADC3_CHINF4_ADC3_CHINF4_AIPE_MASK 0x00f00000
#define HWIO_ADC3_CHINF4_ADC3_CHINF4_SESPE_SHFT 26
#define HWIO_ADC3_CHINF4_ADC3_CHINF4_SESPE_MASK 0x04000000
#define HWIO_ADC3_CHINF4_ADC3_CHINF4_CHEVENT_EN_SHFT 28
#define HWIO_ADC3_CHINF4_ADC3_CHINF4_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC3_CHINF5_ADDR  0xF0004D84  
#define HWIO_ADC3_CHINF5_ADC3_CHINF5_AIPS_SHFT 4
#define HWIO_ADC3_CHINF5_ADC3_CHINF5_AIPS_MASK 0x000000f0
#define HWIO_ADC3_CHINF5_ADC3_CHINF5_SESPS_SHFT 10
#define HWIO_ADC3_CHINF5_ADC3_CHINF5_SESPS_MASK 0x00000400
#define HWIO_ADC3_CHINF5_ADC3_CHINF5_TIMOUT_SHFT 15
#define HWIO_ADC3_CHINF5_ADC3_CHINF5_TIMOUT_MASK 0x00008000
#define HWIO_ADC3_CHINF5_ADC3_CHINF5_TIMOUTEN_SHFT 19
#define HWIO_ADC3_CHINF5_ADC3_CHINF5_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC3_CHINF5_ADC3_CHINF5_AIPE_SHFT 20
#define HWIO_ADC3_CHINF5_ADC3_CHINF5_AIPE_MASK 0x00f00000
#define HWIO_ADC3_CHINF5_ADC3_CHINF5_SESPE_SHFT 26
#define HWIO_ADC3_CHINF5_ADC3_CHINF5_SESPE_MASK 0x04000000
#define HWIO_ADC3_CHINF5_ADC3_CHINF5_CHEVENT_EN_SHFT 28
#define HWIO_ADC3_CHINF5_ADC3_CHINF5_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC3_CHINF6_ADDR  0xF0004D88  
#define HWIO_ADC3_CHINF6_ADC3_CHINF6_AIPS_SHFT 4
#define HWIO_ADC3_CHINF6_ADC3_CHINF6_AIPS_MASK 0x000000f0
#define HWIO_ADC3_CHINF6_ADC3_CHINF6_SESPS_SHFT 10
#define HWIO_ADC3_CHINF6_ADC3_CHINF6_SESPS_MASK 0x00000400
#define HWIO_ADC3_CHINF6_ADC3_CHINF6_TIMOUT_SHFT 15
#define HWIO_ADC3_CHINF6_ADC3_CHINF6_TIMOUT_MASK 0x00008000
#define HWIO_ADC3_CHINF6_ADC3_CHINF6_TIMOUTEN_SHFT 19
#define HWIO_ADC3_CHINF6_ADC3_CHINF6_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC3_CHINF6_ADC3_CHINF6_AIPE_SHFT 20
#define HWIO_ADC3_CHINF6_ADC3_CHINF6_AIPE_MASK 0x00f00000
#define HWIO_ADC3_CHINF6_ADC3_CHINF6_SESPE_SHFT 26
#define HWIO_ADC3_CHINF6_ADC3_CHINF6_SESPE_MASK 0x04000000
#define HWIO_ADC3_CHINF6_ADC3_CHINF6_CHEVENT_EN_SHFT 28
#define HWIO_ADC3_CHINF6_ADC3_CHINF6_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC3_CHINF7_ADDR  0xF0004D8C  
#define HWIO_ADC3_CHINF7_ADC3_CHINF7_AIPS_SHFT 4
#define HWIO_ADC3_CHINF7_ADC3_CHINF7_AIPS_MASK 0x000000f0
#define HWIO_ADC3_CHINF7_ADC3_CHINF7_SESPS_SHFT 10
#define HWIO_ADC3_CHINF7_ADC3_CHINF7_SESPS_MASK 0x00000400
#define HWIO_ADC3_CHINF7_ADC3_CHINF7_TIMOUT_SHFT 15
#define HWIO_ADC3_CHINF7_ADC3_CHINF7_TIMOUT_MASK 0x00008000
#define HWIO_ADC3_CHINF7_ADC3_CHINF7_TIMOUTEN_SHFT 19
#define HWIO_ADC3_CHINF7_ADC3_CHINF7_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC3_CHINF7_ADC3_CHINF7_AIPE_SHFT 20
#define HWIO_ADC3_CHINF7_ADC3_CHINF7_AIPE_MASK 0x00f00000
#define HWIO_ADC3_CHINF7_ADC3_CHINF7_SESPE_SHFT 26
#define HWIO_ADC3_CHINF7_ADC3_CHINF7_SESPE_MASK 0x04000000
#define HWIO_ADC3_CHINF7_ADC3_CHINF7_CHEVENT_EN_SHFT 28
#define HWIO_ADC3_CHINF7_ADC3_CHINF7_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC3_CHINF8_ADDR  0xF0004D90  
#define HWIO_ADC3_CHINF8_ADC3_CHINF8_AIPS_SHFT 4
#define HWIO_ADC3_CHINF8_ADC3_CHINF8_AIPS_MASK 0x000000f0
#define HWIO_ADC3_CHINF8_ADC3_CHINF8_SESPS_SHFT 10
#define HWIO_ADC3_CHINF8_ADC3_CHINF8_SESPS_MASK 0x00000400
#define HWIO_ADC3_CHINF8_ADC3_CHINF8_TIMOUT_SHFT 15
#define HWIO_ADC3_CHINF8_ADC3_CHINF8_TIMOUT_MASK 0x00008000
#define HWIO_ADC3_CHINF8_ADC3_CHINF8_TIMOUTEN_SHFT 19
#define HWIO_ADC3_CHINF8_ADC3_CHINF8_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC3_CHINF8_ADC3_CHINF8_AIPE_SHFT 20
#define HWIO_ADC3_CHINF8_ADC3_CHINF8_AIPE_MASK 0x00f00000
#define HWIO_ADC3_CHINF8_ADC3_CHINF8_SESPE_SHFT 26
#define HWIO_ADC3_CHINF8_ADC3_CHINF8_SESPE_MASK 0x04000000
#define HWIO_ADC3_CHINF8_ADC3_CHINF8_CHEVENT_EN_SHFT 28
#define HWIO_ADC3_CHINF8_ADC3_CHINF8_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC3_CHINF9_ADDR  0xF0004D94  
#define HWIO_ADC3_CHINF9_ADC3_CHINF9_AIPS_SHFT 4
#define HWIO_ADC3_CHINF9_ADC3_CHINF9_AIPS_MASK 0x000000f0
#define HWIO_ADC3_CHINF9_ADC3_CHINF9_SESPS_SHFT 10
#define HWIO_ADC3_CHINF9_ADC3_CHINF9_SESPS_MASK 0x00000400
#define HWIO_ADC3_CHINF9_ADC3_CHINF9_TIMOUT_SHFT 15
#define HWIO_ADC3_CHINF9_ADC3_CHINF9_TIMOUT_MASK 0x00008000
#define HWIO_ADC3_CHINF9_ADC3_CHINF9_TIMOUTEN_SHFT 19
#define HWIO_ADC3_CHINF9_ADC3_CHINF9_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC3_CHINF9_ADC3_CHINF9_AIPE_SHFT 20
#define HWIO_ADC3_CHINF9_ADC3_CHINF9_AIPE_MASK 0x00f00000
#define HWIO_ADC3_CHINF9_ADC3_CHINF9_SESPE_SHFT 26
#define HWIO_ADC3_CHINF9_ADC3_CHINF9_SESPE_MASK 0x04000000
#define HWIO_ADC3_CHINF9_ADC3_CHINF9_CHEVENT_EN_SHFT 28
#define HWIO_ADC3_CHINF9_ADC3_CHINF9_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC3_CHINF10_ADDR  0xF0004D98  
#define HWIO_ADC3_CHINF10_ADC3_CHINF10_AIPS_SHFT 4
#define HWIO_ADC3_CHINF10_ADC3_CHINF10_AIPS_MASK 0x000000f0
#define HWIO_ADC3_CHINF10_ADC3_CHINF10_SESPS_SHFT 10
#define HWIO_ADC3_CHINF10_ADC3_CHINF10_SESPS_MASK 0x00000400
#define HWIO_ADC3_CHINF10_ADC3_CHINF10_TIMOUT_SHFT 15
#define HWIO_ADC3_CHINF10_ADC3_CHINF10_TIMOUT_MASK 0x00008000
#define HWIO_ADC3_CHINF10_ADC3_CHINF10_TIMOUTEN_SHFT 19
#define HWIO_ADC3_CHINF10_ADC3_CHINF10_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC3_CHINF10_ADC3_CHINF10_AIPE_SHFT 20
#define HWIO_ADC3_CHINF10_ADC3_CHINF10_AIPE_MASK 0x00f00000
#define HWIO_ADC3_CHINF10_ADC3_CHINF10_SESPE_SHFT 26
#define HWIO_ADC3_CHINF10_ADC3_CHINF10_SESPE_MASK 0x04000000
#define HWIO_ADC3_CHINF10_ADC3_CHINF10_CHEVENT_EN_SHFT 28
#define HWIO_ADC3_CHINF10_ADC3_CHINF10_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC3_CHINF11_ADDR  0xF0004D9C  
#define HWIO_ADC3_CHINF11_ADC3_CHINF11_AIPS_SHFT 4
#define HWIO_ADC3_CHINF11_ADC3_CHINF11_AIPS_MASK 0x000000f0
#define HWIO_ADC3_CHINF11_ADC3_CHINF11_SESPS_SHFT 10
#define HWIO_ADC3_CHINF11_ADC3_CHINF11_SESPS_MASK 0x00000400
#define HWIO_ADC3_CHINF11_ADC3_CHINF11_TIMOUT_SHFT 15
#define HWIO_ADC3_CHINF11_ADC3_CHINF11_TIMOUT_MASK 0x00008000
#define HWIO_ADC3_CHINF11_ADC3_CHINF11_TIMOUTEN_SHFT 19
#define HWIO_ADC3_CHINF11_ADC3_CHINF11_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC3_CHINF11_ADC3_CHINF11_AIPE_SHFT 20
#define HWIO_ADC3_CHINF11_ADC3_CHINF11_AIPE_MASK 0x00f00000
#define HWIO_ADC3_CHINF11_ADC3_CHINF11_SESPE_SHFT 26
#define HWIO_ADC3_CHINF11_ADC3_CHINF11_SESPE_MASK 0x04000000
#define HWIO_ADC3_CHINF11_ADC3_CHINF11_CHEVENT_EN_SHFT 28
#define HWIO_ADC3_CHINF11_ADC3_CHINF11_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC3_CHINF12_ADDR  0xF0004DA0  
#define HWIO_ADC3_CHINF12_ADC3_CHINF12_AIPS_SHFT 4
#define HWIO_ADC3_CHINF12_ADC3_CHINF12_AIPS_MASK 0x000000f0
#define HWIO_ADC3_CHINF12_ADC3_CHINF12_SESPS_SHFT 10
#define HWIO_ADC3_CHINF12_ADC3_CHINF12_SESPS_MASK 0x00000400
#define HWIO_ADC3_CHINF12_ADC3_CHINF12_TIMOUT_SHFT 15
#define HWIO_ADC3_CHINF12_ADC3_CHINF12_TIMOUT_MASK 0x00008000
#define HWIO_ADC3_CHINF12_ADC3_CHINF12_TIMOUTEN_SHFT 19
#define HWIO_ADC3_CHINF12_ADC3_CHINF12_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC3_CHINF12_ADC3_CHINF12_AIPE_SHFT 20
#define HWIO_ADC3_CHINF12_ADC3_CHINF12_AIPE_MASK 0x00f00000
#define HWIO_ADC3_CHINF12_ADC3_CHINF12_SESPE_SHFT 26
#define HWIO_ADC3_CHINF12_ADC3_CHINF12_SESPE_MASK 0x04000000
#define HWIO_ADC3_CHINF12_ADC3_CHINF12_CHEVENT_EN_SHFT 28
#define HWIO_ADC3_CHINF12_ADC3_CHINF12_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC3_CHINF13_ADDR  0xF0004DA4  
#define HWIO_ADC3_CHINF13_ADC3_CHINF13_AIPS_SHFT 4
#define HWIO_ADC3_CHINF13_ADC3_CHINF13_AIPS_MASK 0x000000f0
#define HWIO_ADC3_CHINF13_ADC3_CHINF13_SESPS_SHFT 10
#define HWIO_ADC3_CHINF13_ADC3_CHINF13_SESPS_MASK 0x00000400
#define HWIO_ADC3_CHINF13_ADC3_CHINF13_TIMOUT_SHFT 15
#define HWIO_ADC3_CHINF13_ADC3_CHINF13_TIMOUT_MASK 0x00008000
#define HWIO_ADC3_CHINF13_ADC3_CHINF13_TIMOUTEN_SHFT 19
#define HWIO_ADC3_CHINF13_ADC3_CHINF13_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC3_CHINF13_ADC3_CHINF13_AIPE_SHFT 20
#define HWIO_ADC3_CHINF13_ADC3_CHINF13_AIPE_MASK 0x00f00000
#define HWIO_ADC3_CHINF13_ADC3_CHINF13_SESPE_SHFT 26
#define HWIO_ADC3_CHINF13_ADC3_CHINF13_SESPE_MASK 0x04000000
#define HWIO_ADC3_CHINF13_ADC3_CHINF13_CHEVENT_EN_SHFT 28
#define HWIO_ADC3_CHINF13_ADC3_CHINF13_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC3_CHINF14_ADDR  0xF0004DA8  
#define HWIO_ADC3_CHINF14_ADC3_CHINF14_AIPS_SHFT 4
#define HWIO_ADC3_CHINF14_ADC3_CHINF14_AIPS_MASK 0x000000f0
#define HWIO_ADC3_CHINF14_ADC3_CHINF14_SESPS_SHFT 10
#define HWIO_ADC3_CHINF14_ADC3_CHINF14_SESPS_MASK 0x00000400
#define HWIO_ADC3_CHINF14_ADC3_CHINF14_TIMOUT_SHFT 15
#define HWIO_ADC3_CHINF14_ADC3_CHINF14_TIMOUT_MASK 0x00008000
#define HWIO_ADC3_CHINF14_ADC3_CHINF14_TIMOUTEN_SHFT 19
#define HWIO_ADC3_CHINF14_ADC3_CHINF14_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC3_CHINF14_ADC3_CHINF14_AIPE_SHFT 20
#define HWIO_ADC3_CHINF14_ADC3_CHINF14_AIPE_MASK 0x00f00000
#define HWIO_ADC3_CHINF14_ADC3_CHINF14_SESPE_SHFT 26
#define HWIO_ADC3_CHINF14_ADC3_CHINF14_SESPE_MASK 0x04000000
#define HWIO_ADC3_CHINF14_ADC3_CHINF14_CHEVENT_EN_SHFT 28
#define HWIO_ADC3_CHINF14_ADC3_CHINF14_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC3_CHINF15_ADDR  0xF0004DAC  
#define HWIO_ADC3_CHINF15_ADC3_CHINF15_AIPS_SHFT 4
#define HWIO_ADC3_CHINF15_ADC3_CHINF15_AIPS_MASK 0x000000f0
#define HWIO_ADC3_CHINF15_ADC3_CHINF15_SESPS_SHFT 10
#define HWIO_ADC3_CHINF15_ADC3_CHINF15_SESPS_MASK 0x00000400
#define HWIO_ADC3_CHINF15_ADC3_CHINF15_TIMOUT_SHFT 15
#define HWIO_ADC3_CHINF15_ADC3_CHINF15_TIMOUT_MASK 0x00008000
#define HWIO_ADC3_CHINF15_ADC3_CHINF15_TIMOUTEN_SHFT 19
#define HWIO_ADC3_CHINF15_ADC3_CHINF15_TIMOUTEN_MASK 0x00080000
#define HWIO_ADC3_CHINF15_ADC3_CHINF15_AIPE_SHFT 20
#define HWIO_ADC3_CHINF15_ADC3_CHINF15_AIPE_MASK 0x00f00000
#define HWIO_ADC3_CHINF15_ADC3_CHINF15_SESPE_SHFT 26
#define HWIO_ADC3_CHINF15_ADC3_CHINF15_SESPE_MASK 0x04000000
#define HWIO_ADC3_CHINF15_ADC3_CHINF15_CHEVENT_EN_SHFT 28
#define HWIO_ADC3_CHINF15_ADC3_CHINF15_CHEVENT_EN_MASK 0x10000000


//--------

#define HWIO_ADC_EMUXITFCSEL_ADDR  0xF0004DB4  
#define HWIO_ADC_EMUXITFCSEL_ADC_EMUXITFCSEL_EMUX_SEL0_SHFT 0
#define HWIO_ADC_EMUXITFCSEL_ADC_EMUXITFCSEL_EMUX_SEL0_MASK 0x0000000f
#define HWIO_ADC_EMUXITFCSEL_ADC_EMUXITFCSEL_EMUX_SEL1_SHFT 0
#define HWIO_ADC_EMUXITFCSEL_ADC_EMUXITFCSEL_EMUX_SEL1_MASK 0x0000000f
#define HWIO_ADCS_ID_ADDR  0xF0004DB8  
#define HWIO_ADCS_ID_ADCS_ID_MODREV_SHFT 0
#define HWIO_ADCS_ID_ADCS_ID_MODREV_MASK 0x000000ff
#define HWIO_ADCS_ID_ADCS_ID_MODTYPE_SHFT 8
#define HWIO_ADCS_ID_ADCS_ID_MODTYPE_MASK 0x0000ff00
#define HWIO_ADCS_ID_ADCS_ID_MODNUMBER_SHFT 16
#define HWIO_ADCS_ID_ADCS_ID_MODNUMBER_MASK 0xffff0000


#ifdef __cplusplus
}
#endif
#endif
#endif
