clk 1 std_logic bool
rst 1 std_logic sc_logic
INPUT_rsc_dat 8 std_logic_vector sc_lv
INPUT_rsc_vld 1 std_logic sc_logic
INPUT_rsc_rdy 1 std_logic sc_logic
OUTPUT_rsc_dat 8 std_logic_vector sc_lv
OUTPUT_rsc_vld 1 std_logic sc_logic
OUTPUT_rsc_rdy 1 std_logic sc_logic
