Fitter report for pro
Sun Oct 30 15:47:36 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Oct 30 15:47:36 2016       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; pro                                         ;
; Top-level Entity Name              ; pro                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE10F17C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,988 / 10,320 ( 29 % )                     ;
;     Total combinational functions  ; 2,017 / 10,320 ( 20 % )                     ;
;     Dedicated logic registers      ; 1,770 / 10,320 ( 17 % )                     ;
; Total registers                    ; 1770                                        ;
; Total pins                         ; 64 / 180 ( 36 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                              ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.2%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; ch0      ; Missing drive strength and slew rate ;
; ch1      ; Missing drive strength and slew rate ;
; ch2      ; Missing drive strength and slew rate ;
; drst0    ; Missing drive strength and slew rate ;
; ldac0    ; Missing drive strength and slew rate ;
; scl0     ; Missing drive strength and slew rate ;
; sdo0     ; Missing drive strength and slew rate ;
; sync0    ; Missing drive strength and slew rate ;
; drst1    ; Missing drive strength and slew rate ;
; ldac1    ; Missing drive strength and slew rate ;
; scl1     ; Missing drive strength and slew rate ;
; sdo1     ; Missing drive strength and slew rate ;
; sync1    ; Missing drive strength and slew rate ;
; drst2    ; Missing drive strength and slew rate ;
; ldac2    ; Missing drive strength and slew rate ;
; scl2     ; Missing drive strength and slew rate ;
; sdo2     ; Missing drive strength and slew rate ;
; sync2    ; Missing drive strength and slew rate ;
; conA     ; Missing drive strength and slew rate ;
; conB     ; Missing drive strength and slew rate ;
; conC     ; Missing drive strength and slew rate ;
; adcrst   ; Missing drive strength and slew rate ;
; adccs    ; Missing drive strength and slew rate ;
; adcrd    ; Missing drive strength and slew rate ;
; DB[0]    ; Missing drive strength and slew rate ;
; DB[1]    ; Missing drive strength and slew rate ;
; DB[2]    ; Missing drive strength and slew rate ;
; DB[3]    ; Missing drive strength and slew rate ;
; DB[4]    ; Missing drive strength and slew rate ;
; DB[5]    ; Missing drive strength and slew rate ;
; DB[6]    ; Missing drive strength and slew rate ;
; DB[7]    ; Missing drive strength and slew rate ;
; DB[8]    ; Missing drive strength and slew rate ;
; DB[9]    ; Missing drive strength and slew rate ;
; DB[10]   ; Missing drive strength and slew rate ;
; DB[11]   ; Missing drive strength and slew rate ;
; DB[12]   ; Missing drive strength and slew rate ;
; DB[13]   ; Missing drive strength and slew rate ;
; DB[14]   ; Missing drive strength and slew rate ;
; DB[15]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3938 ) ; 0.00 % ( 0 / 3938 )        ; 0.00 % ( 0 / 3938 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3938 ) ; 0.00 % ( 0 / 3938 )        ; 0.00 % ( 0 / 3938 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3934 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 4 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/RainWerStone/Desktop/DDS/fpga/demo3/pro.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 2,988 / 10,320 ( 29 % ) ;
;     -- Combinational with no register       ; 1218                    ;
;     -- Register only                        ; 971                     ;
;     -- Combinational with a register        ; 799                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 171                     ;
;     -- 3 input functions                    ; 1589                    ;
;     -- <=2 input functions                  ; 257                     ;
;     -- Register only                        ; 971                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 517                     ;
;     -- arithmetic mode                      ; 1500                    ;
;                                             ;                         ;
; Total registers*                            ; 1,770 / 11,172 ( 16 % ) ;
;     -- Dedicated logic registers            ; 1,770 / 10,320 ( 17 % ) ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 245 / 645 ( 38 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 64 / 180 ( 36 % )       ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 10                      ;
; M9Ks                                        ; 0 / 46 ( 0 % )          ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )          ;
; PLLs                                        ; 1 / 2 ( 50 % )          ;
; Global clocks                               ; 10 / 10 ( 100 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 8% / 8% / 7%            ;
; Peak interconnect usage (total/H/V)         ; 15% / 15% / 15%         ;
; Maximum fan-out                             ; 1770                    ;
; Highest non-global fan-out                  ; 1770                    ;
; Total fan-out                               ; 12343                   ;
; Average fan-out                             ; 2.52                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2988 / 10320 ( 29 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 1218                  ; 0                              ;
;     -- Register only                        ; 971                   ; 0                              ;
;     -- Combinational with a register        ; 799                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 171                   ; 0                              ;
;     -- 3 input functions                    ; 1589                  ; 0                              ;
;     -- <=2 input functions                  ; 257                   ; 0                              ;
;     -- Register only                        ; 971                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 517                   ; 0                              ;
;     -- arithmetic mode                      ; 1500                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1770                  ; 0                              ;
;     -- Dedicated logic registers            ; 1770 / 10320 ( 17 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 245 / 645 ( 38 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 64                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )        ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 7 / 12 ( 58 % )       ; 3 / 12 ( 25 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 108                   ; 1                              ;
;     -- Registered Input Connections         ; 92                    ; 0                              ;
;     -- Output Connections                   ; 17                    ; 92                             ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 12339                 ; 97                             ;
;     -- Registered Connections               ; 3633                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 32                    ; 93                             ;
;     -- hard_block:auto_generated_inst       ; 93                    ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 24                    ; 1                              ;
;     -- Output Ports                         ; 24                    ; 3                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; A[0]      ; B10   ; 7        ; 21           ; 24           ; 14           ; 82                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; A[1]      ; A9    ; 7        ; 16           ; 24           ; 0            ; 98                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; A[2]      ; A10   ; 7        ; 21           ; 24           ; 7            ; 94                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; adcdb[0]  ; A3    ; 8        ; 3            ; 24           ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adcdb[10] ; J2    ; 2        ; 0            ; 10           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adcdb[11] ; K2    ; 2        ; 0            ; 8            ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adcdb[12] ; K8    ; 3        ; 9            ; 0            ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adcdb[13] ; K6    ; 2        ; 0            ; 9            ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adcdb[14] ; L4    ; 2        ; 0            ; 6            ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adcdb[15] ; N3    ; 3        ; 1            ; 0            ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adcdb[1]  ; A2    ; 8        ; 5            ; 24           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adcdb[2]  ; D6    ; 8        ; 3            ; 24           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adcdb[3]  ; D4    ; 1        ; 0            ; 23           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adcdb[4]  ; D3    ; 8        ; 1            ; 24           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adcdb[5]  ; E5    ; 1        ; 0            ; 23           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adcdb[6]  ; B1    ; 1        ; 0            ; 22           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adcdb[7]  ; D1    ; 1        ; 0            ; 21           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adcdb[8]  ; F1    ; 1        ; 0            ; 19           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adcdb[9]  ; G1    ; 1        ; 0            ; 18           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; busy      ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk       ; E1    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rd        ; A7    ; 8        ; 11           ; 24           ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst       ; C2    ; 1        ; 0            ; 22           ; 14           ; 1770                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; wr        ; B8    ; 8        ; 16           ; 24           ; 21           ; 62                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; adccs  ; N2    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adcrd  ; P1    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adcrst ; T3    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ch0    ; T14   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ch1    ; A15   ; 7        ; 21           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ch2    ; B7    ; 8        ; 11           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; conA   ; N6    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; conB   ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; conC   ; L7    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; drst0  ; B3    ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; drst1  ; F11   ; 7        ; 23           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; drst2  ; A5    ; 8        ; 7            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ldac0  ; C3    ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ldac1  ; A12   ; 7        ; 25           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ldac2  ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; scl0   ; B5    ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; scl1   ; A8    ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; scl2   ; C6    ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdo0   ; G5    ; 1        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdo1   ; C8    ; 8        ; 13           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdo2   ; F6    ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sync0  ; D5    ; 8        ; 3            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sync1  ; F10   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sync2  ; E6    ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; DB[0]  ; A4    ; 8        ; 5            ; 24           ; 14           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; rd~input             ; -                   ;
; DB[10] ; F9    ; 7        ; 23           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; rd~input             ; -                   ;
; DB[11] ; F8    ; 8        ; 13           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; rd~input             ; -                   ;
; DB[12] ; E8    ; 8        ; 13           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; rd~input             ; -                   ;
; DB[13] ; D8    ; 8        ; 13           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; rd~input             ; -                   ;
; DB[14] ; F7    ; 8        ; 11           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; rd~input             ; -                   ;
; DB[15] ; E7    ; 8        ; 7            ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; rd~input             ; -                   ;
; DB[1]  ; B4    ; 8        ; 5            ; 24           ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; rd~input             ; -                   ;
; DB[2]  ; B6    ; 8        ; 9            ; 24           ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; rd~input             ; -                   ;
; DB[3]  ; A6    ; 8        ; 9            ; 24           ; 14           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; rd~input             ; -                   ;
; DB[4]  ; D11   ; 7        ; 32           ; 24           ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; rd~input             ; -                   ;
; DB[5]  ; C11   ; 7        ; 23           ; 24           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; rd~input             ; -                   ;
; DB[6]  ; E10   ; 7        ; 28           ; 24           ; 21           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; rd~input             ; -                   ;
; DB[7]  ; D9    ; 7        ; 18           ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; rd~input             ; -                   ;
; DB[8]  ; C9    ; 7        ; 18           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; rd~input             ; -                   ;
; DB[9]  ; E9    ; 7        ; 18           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; rd~input             ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                  ;
+----------+--------------------+-------------------+------------------+---------------------------+
; Location ; Pin Name           ; Reserved As       ; User Signal Name ; Pin Type                  ;
+----------+--------------------+-------------------+------------------+---------------------------+
; F4       ; nSTATUS            ; -                 ; -                ; Dedicated Programming Pin ;
; H5       ; nCONFIG            ; -                 ; -                ; Dedicated Programming Pin ;
; J3       ; nCE                ; -                 ; -                ; Dedicated Programming Pin ;
; H14      ; CONF_DONE          ; -                 ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0              ; -                 ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1              ; -                 ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2              ; -                 ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3              ; -                 ; -                ; Dedicated Programming Pin ;
; E8       ; DIFFIO_T10n, DATA2 ; Use as regular IO ; DB[12]           ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3 ; Use as regular IO ; DB[11]           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4  ; Use as regular IO ; ch2              ; Dual Purpose Pin          ;
; E7       ; DATA5              ; Use as regular IO ; DB[15]           ; Dual Purpose Pin          ;
; E6       ; DATA6              ; Use as regular IO ; sync2            ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7  ; Use as regular IO ; drst2            ; Dual Purpose Pin          ;
+----------+--------------------+-------------------+------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 9 / 17 ( 53 % )   ; 2.5V          ; --           ;
; 2        ; 7 / 19 ( 37 % )   ; 2.5V          ; --           ;
; 3        ; 6 / 26 ( 23 % )   ; 2.5V          ; --           ;
; 4        ; 1 / 27 ( 4 % )    ; 2.5V          ; --           ;
; 5        ; 0 / 25 ( 0 % )    ; 2.5V          ; --           ;
; 6        ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ;
; 7        ; 15 / 26 ( 58 % )  ; 2.5V          ; --           ;
; 8        ; 26 / 26 ( 100 % ) ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; adcdb[1]       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 200        ; 8        ; adcdb[0]       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 196        ; 8        ; DB[0]          ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 192        ; 8        ; drst2          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 188        ; 8        ; DB[3]          ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 183        ; 8        ; rd             ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 8        ; scl1           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 7        ; A[1]           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 168        ; 7        ; A[2]           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 159        ; 7        ; ldac1          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 155        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 167        ; 7        ; ch1            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; adcdb[6]       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; drst0          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 197        ; 8        ; DB[1]          ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 8        ; scl0           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 189        ; 8        ; DB[2]          ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 184        ; 8        ; ch2            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 178        ; 8        ; wr             ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 176        ; 7        ; ldac2          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 169        ; 7        ; A[0]           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 160        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 156        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 5          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 4          ; 1        ; rst            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 202        ; 8        ; ldac0          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; scl2           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; sdo1           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 172        ; 7        ; DB[8]          ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; DB[5]          ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 147        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 146        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 8          ; 1        ; adcdb[7]       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 7          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 203        ; 8        ; adcdb[4]       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ; 0          ; 1        ; adcdb[3]       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 198        ; 8        ; sync0          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 199        ; 8        ; adcdb[2]       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; DB[13]         ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 173        ; 7        ; DB[7]          ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; DB[4]          ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 152        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 144        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 143        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 24         ; 1        ; clk            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; adcdb[5]       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 191        ; 8        ; sync2          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 190        ; 8        ; DB[15]         ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 181        ; 8        ; DB[12]         ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 174        ; 7        ; DB[9]          ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 158        ; 7        ; DB[6]          ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 157        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; adcdb[8]       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 11         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 185        ; 8        ; sdo2           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F7       ; 186        ; 8        ; DB[14]         ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 182        ; 8        ; DB[11]         ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 165        ; 7        ; DB[10]         ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 164        ; 7        ; sync1          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 166        ; 7        ; drst1          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 139        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 14         ; 1        ; adcdb[9]       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 13         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; sdo0           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 136        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; Off          ;
; H2       ; 16         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 19         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 27         ; 2        ; adcdb[10]      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 123        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 124        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 122        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 121        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 120        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 33         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 32         ; 2        ; adcdb[11]      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 30         ; 2        ; adcdb[13]      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; adcdb[12]      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; K9       ; 76         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K12      ; 105        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 118        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 34         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 36         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; adcdb[14]      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 65         ; 3        ; conC           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 68         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ; 77         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L11      ; 99         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 104        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 114        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 113        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 115        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 59         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 69         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 100        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 37         ; 2        ; adccs          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 45         ; 3        ; adcdb[15]      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 56         ; 3        ; conA           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 79         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 101        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ; 102        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 112        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 111        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 44         ; 2        ; adcrd          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 43         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 46         ; 3        ; busy           ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 107        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 108        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 42         ; 2        ; conB           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 53         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 61         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 63         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 66         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 72         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 74         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 80         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 83         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 85         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 91         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 97         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ; 48         ; 3        ; adcrst         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 62         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 64         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 67         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 73         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 81         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 84         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 86         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 92         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 95         ; 4        ; ch0            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 96         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------+
; PLL Summary                                                                                   ;
+-------------------------------+---------------------------------------------------------------+
; Name                          ; pll:p0|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------+
; SDC pin name                  ; p0|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                        ;
; Compensate clock              ; clock0                                                        ;
; Compensated input/output pins ; --                                                            ;
; Switchover type               ; --                                                            ;
; Input frequency 0             ; 25.0 MHz                                                      ;
; Input frequency 1             ; --                                                            ;
; Nominal PFD frequency         ; 25.0 MHz                                                      ;
; Nominal VCO frequency         ; 450.0 MHz                                                     ;
; VCO post scale K counter      ; 2                                                             ;
; VCO frequency control         ; Auto                                                          ;
; VCO phase shift step          ; 277 ps                                                        ;
; VCO multiply                  ; --                                                            ;
; VCO divide                    ; --                                                            ;
; Freq min lock                 ; 16.67 MHz                                                     ;
; Freq max lock                 ; 36.12 MHz                                                     ;
; M VCO Tap                     ; 0                                                             ;
; M Initial                     ; 1                                                             ;
; M value                       ; 18                                                            ;
; N value                       ; 1                                                             ;
; Charge pump current           ; setting 1                                                     ;
; Loop filter resistance        ; setting 24                                                    ;
; Loop filter capacitance       ; setting 0                                                     ;
; Bandwidth                     ; 450 kHz to 980 kHz                                            ;
; Bandwidth type                ; Medium                                                        ;
; Real time reconfigurable      ; Off                                                           ;
; Scan chain MIF file           ; --                                                            ;
; Preserve PLL counter order    ; Off                                                           ;
; PLL location                  ; PLL_1                                                         ;
; Inclk0 signal                 ; clk                                                           ;
; Inclk1 signal                 ; --                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                 ;
; Inclk1 signal type            ; --                                                            ;
+-------------------------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; pll:p0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 5.00 (277 ps)    ; 50/50      ; C0      ; 9             ; 5/4 Odd    ; --            ; 1       ; 0       ; p0|altpll_component|auto_generated|pll1|clk[0] ;
; pll:p0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 18   ; 5   ; 90.0 MHz         ; 0 (0 ps)    ; 9.00 (277 ps)    ; 50/50      ; C2      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; p0|altpll_component|auto_generated|pll1|clk[1] ;
; pll:p0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] ; clock3       ; 2    ; 5   ; 10.0 MHz         ; 0 (0 ps)    ; 1.00 (277 ps)    ; 50/50      ; C1      ; 45            ; 23/22 Odd  ; --            ; 1       ; 0       ; p0|altpll_component|auto_generated|pll1|clk[3] ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                               ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------+--------------+
; Compilation Hierarchy Node           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                           ; Library Name ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------+--------------+
; |pro                                 ; 2988 (0)    ; 1770 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 64   ; 0            ; 1218 (0)     ; 971 (0)           ; 799 (0)          ; |pro                                                          ; work         ;
;    |adc_module:p7|                   ; 2746 (0)    ; 1576 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1170 (0)     ; 919 (0)           ; 657 (0)          ; |pro|adc_module:p7                                            ; work         ;
;       |adc_clk_div:a9|               ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pro|adc_module:p7|adc_clk_div:a9                             ; work         ;
;       |adc_driver:a1|                ; 148 (148)   ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 18 (18)           ; 103 (103)        ; |pro|adc_module:p7|adc_driver:a1                              ; work         ;
;       |adc_fir:a2|                   ; 432 (432)   ; 256 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (174)    ; 166 (166)         ; 92 (92)          ; |pro|adc_module:p7|adc_fir:a2                                 ; work         ;
;       |adc_fir:a3|                   ; 415 (415)   ; 256 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (159)    ; 148 (148)         ; 108 (108)        ; |pro|adc_module:p7|adc_fir:a3                                 ; work         ;
;       |adc_fir:a4|                   ; 412 (412)   ; 256 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (156)    ; 151 (151)         ; 105 (105)        ; |pro|adc_module:p7|adc_fir:a4                                 ; work         ;
;       |adc_fir:a5|                   ; 397 (397)   ; 256 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (141)    ; 136 (136)         ; 120 (120)        ; |pro|adc_module:p7|adc_fir:a5                                 ; work         ;
;       |adc_fir:a6|                   ; 487 (487)   ; 256 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 231 (231)    ; 141 (141)         ; 115 (115)        ; |pro|adc_module:p7|adc_fir:a6                                 ; work         ;
;       |adc_fir:a7|                   ; 538 (538)   ; 256 (256)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 281 (281)    ; 159 (159)         ; 98 (98)          ; |pro|adc_module:p7|adc_fir:a7                                 ; work         ;
;       |adc_value_csout:a8|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pro|adc_module:p7|adc_value_csout:a8                         ; work         ;
;    |chdiv:p2|                        ; 61 (61)     ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 56 (56)          ; |pro|chdiv:p2                                                 ; work         ;
;    |clkdiv:p1|                       ; 47 (47)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 40 (40)          ; |pro|clkdiv:p1                                                ; work         ;
;    |mod_dac:p3|                      ; 28 (0)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 4 (0)             ; 13 (0)           ; |pro|mod_dac:p3                                               ; work         ;
;       |dac_clk_src:m0|               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pro|mod_dac:p3|dac_clk_src:m0                                ; work         ;
;       |dac_seq_crt:m1|               ; 26 (26)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 3 (3)             ; 12 (12)          ; |pro|mod_dac:p3|dac_seq_crt:m1                                ; work         ;
;    |mod_dac:p4|                      ; 28 (0)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 4 (0)             ; 13 (0)           ; |pro|mod_dac:p4                                               ; work         ;
;       |dac_clk_src:m0|               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pro|mod_dac:p4|dac_clk_src:m0                                ; work         ;
;       |dac_seq_crt:m1|               ; 26 (26)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 3 (3)             ; 12 (12)          ; |pro|mod_dac:p4|dac_seq_crt:m1                                ; work         ;
;    |mod_dac:p5|                      ; 28 (0)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 4 (0)             ; 13 (0)           ; |pro|mod_dac:p5                                               ; work         ;
;       |dac_clk_src:m0|               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |pro|mod_dac:p5|dac_clk_src:m0                                ; work         ;
;       |dac_seq_crt:m1|               ; 26 (26)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 3 (3)             ; 12 (12)          ; |pro|mod_dac:p5|dac_seq_crt:m1                                ; work         ;
;    |pll:p0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pro|pll:p0                                                   ; work         ;
;       |altpll:altpll_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pro|pll:p0|altpll:altpll_component                           ; work         ;
;          |pll_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pro|pll:p0|altpll:altpll_component|pll_altpll:auto_generated ; work         ;
;    |trsfrm:p6|                       ; 66 (66)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 39 (39)           ; 23 (23)          ; |pro|trsfrm:p6                                                ; work         ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; ch0       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ch1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ch2       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; drst0     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ldac0     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; scl0      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdo0      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sync0     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; drst1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ldac1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; scl1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdo1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sync1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; drst2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ldac2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; scl2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdo2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sync2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; busy      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; conA      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; conB      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; conC      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adcrst    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adccs     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adcrd     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DB[0]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DB[1]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DB[2]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DB[3]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DB[4]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DB[5]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DB[6]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DB[7]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DB[8]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DB[9]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DB[10]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DB[11]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DB[12]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DB[13]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DB[14]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DB[15]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rst       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; A[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[2]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[0]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rd        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wr        ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; adcdb[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; adcdb[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adcdb[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adcdb[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adcdb[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adcdb[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adcdb[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adcdb[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; adcdb[8]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; adcdb[9]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; adcdb[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adcdb[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adcdb[12] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adcdb[13] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adcdb[14] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adcdb[15] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; busy                                                 ;                   ;         ;
; DB[0]                                                ;                   ;         ;
;      - trsfrm:p6|Ireg2[0]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[0]~feeder                     ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg1[0]~feeder                     ; 0                 ; 6       ;
; DB[1]                                                ;                   ;         ;
;      - trsfrm:p6|Ireg1[1]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[1]~feeder                     ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[1]~feeder                     ; 0                 ; 6       ;
; DB[2]                                                ;                   ;         ;
;      - trsfrm:p6|Ireg1[2]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[2]~feeder                     ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[2]~feeder                     ; 0                 ; 6       ;
; DB[3]                                                ;                   ;         ;
;      - trsfrm:p6|Ireg2[3]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[3]~feeder                     ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg1[3]~feeder                     ; 0                 ; 6       ;
; DB[4]                                                ;                   ;         ;
;      - trsfrm:p6|Ireg1[4]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[4]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[4]~feeder                     ; 0                 ; 6       ;
; DB[5]                                                ;                   ;         ;
;      - trsfrm:p6|Ireg2[5]~feeder                     ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[5]~feeder                     ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg1[5]~feeder                     ; 0                 ; 6       ;
; DB[6]                                                ;                   ;         ;
;      - trsfrm:p6|Ireg2[6]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[6]~feeder                     ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg1[6]~feeder                     ; 0                 ; 6       ;
; DB[7]                                                ;                   ;         ;
;      - trsfrm:p6|Ireg0[7]~feeder                     ; 1                 ; 6       ;
;      - trsfrm:p6|Ireg2[7]~feeder                     ; 1                 ; 6       ;
; DB[8]                                                ;                   ;         ;
;      - trsfrm:p6|Ireg0[8]~feeder                     ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[8]~feeder                     ; 0                 ; 6       ;
; DB[9]                                                ;                   ;         ;
;      - trsfrm:p6|Ireg2[9]~feeder                     ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[9]~feeder                     ; 0                 ; 6       ;
; DB[10]                                               ;                   ;         ;
;      - trsfrm:p6|Ireg0[10]~feeder                    ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[10]~feeder                    ; 0                 ; 6       ;
; DB[11]                                               ;                   ;         ;
;      - trsfrm:p6|Ireg0[11]                           ; 1                 ; 6       ;
;      - trsfrm:p6|Ireg2[11]~feeder                    ; 1                 ; 6       ;
; DB[12]                                               ;                   ;         ;
;      - trsfrm:p6|Ireg2[12]                           ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[12]~feeder                    ; 0                 ; 6       ;
; DB[13]                                               ;                   ;         ;
;      - trsfrm:p6|Ireg2[13]                           ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[13]~feeder                    ; 0                 ; 6       ;
; DB[14]                                               ;                   ;         ;
;      - trsfrm:p6|Ireg2[14]~feeder                    ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[14]~feeder                    ; 0                 ; 6       ;
; DB[15]                                               ;                   ;         ;
;      - trsfrm:p6|Ireg0[15]~feeder                    ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[15]~feeder                    ; 0                 ; 6       ;
; rst                                                  ;                   ;         ;
;      - chdiv:p2|c2                                   ; 0                 ; 6       ;
;      - chdiv:p2|cnt[0]                               ; 0                 ; 6       ;
;      - chdiv:p2|cnt[1]                               ; 0                 ; 6       ;
;      - chdiv:p2|cnt[2]                               ; 0                 ; 6       ;
;      - mod_dac:p3|dac_seq_crt:m1|drst                ; 0                 ; 6       ;
;      - mod_dac:p3|dac_seq_crt:m1|ldac                ; 0                 ; 6       ;
;      - mod_dac:p3|dac_seq_crt:m1|sdo                 ; 0                 ; 6       ;
;      - mod_dac:p3|dac_seq_crt:m1|scl                 ; 0                 ; 6       ;
;      - mod_dac:p4|dac_seq_crt:m1|drst                ; 0                 ; 6       ;
;      - mod_dac:p4|dac_seq_crt:m1|ldac                ; 0                 ; 6       ;
;      - mod_dac:p4|dac_seq_crt:m1|sdo                 ; 0                 ; 6       ;
;      - mod_dac:p4|dac_seq_crt:m1|scl                 ; 0                 ; 6       ;
;      - mod_dac:p5|dac_seq_crt:m1|drst                ; 0                 ; 6       ;
;      - mod_dac:p5|dac_seq_crt:m1|ldac                ; 0                 ; 6       ;
;      - mod_dac:p5|dac_seq_crt:m1|sdo                 ; 0                 ; 6       ;
;      - mod_dac:p5|dac_seq_crt:m1|scl                 ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|adccs             ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|con[0]            ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|con[1]            ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|con[2]            ; 0                 ; 6       ;
;      - mod_dac:p3|dac_seq_crt:m1|cnt[3]              ; 0                 ; 6       ;
;      - mod_dac:p3|dac_seq_crt:m1|cnt[4]              ; 0                 ; 6       ;
;      - mod_dac:p3|dac_seq_crt:m1|cnt[0]              ; 0                 ; 6       ;
;      - mod_dac:p3|dac_seq_crt:m1|cnt[1]              ; 0                 ; 6       ;
;      - mod_dac:p3|dac_seq_crt:m1|cnt[2]              ; 0                 ; 6       ;
;      - mod_dac:p4|dac_seq_crt:m1|cnt[3]              ; 0                 ; 6       ;
;      - mod_dac:p4|dac_seq_crt:m1|cnt[4]              ; 0                 ; 6       ;
;      - mod_dac:p4|dac_seq_crt:m1|cnt[0]              ; 0                 ; 6       ;
;      - mod_dac:p4|dac_seq_crt:m1|cnt[1]              ; 0                 ; 6       ;
;      - mod_dac:p4|dac_seq_crt:m1|cnt[2]              ; 0                 ; 6       ;
;      - mod_dac:p5|dac_seq_crt:m1|cnt[3]              ; 0                 ; 6       ;
;      - mod_dac:p5|dac_seq_crt:m1|cnt[4]              ; 0                 ; 6       ;
;      - mod_dac:p5|dac_seq_crt:m1|cnt[0]              ; 0                 ; 6       ;
;      - mod_dac:p5|dac_seq_crt:m1|cnt[1]              ; 0                 ; 6       ;
;      - mod_dac:p5|dac_seq_crt:m1|cnt[2]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|delay[0]          ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|delay[1]          ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|delay[2]          ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|delay[3]          ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|delay[4]          ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|delay[5]          ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|delay[6]          ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[22]                             ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[21]                             ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[20]                             ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[19]                             ; 0                 ; 6       ;
;      - adc_module:p7|adc_clk_div:a9|cnt[4]           ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[18]                             ; 0                 ; 6       ;
;      - adc_module:p7|adc_clk_div:a9|cnt[3]           ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[17]                             ; 0                 ; 6       ;
;      - adc_module:p7|adc_clk_div:a9|cnt[2]           ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[16]                             ; 0                 ; 6       ;
;      - adc_module:p7|adc_clk_div:a9|cnt[1]           ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[15]                             ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[14]                             ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[13]                             ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[12]                             ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[11]                             ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[10]                             ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[9]                              ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[8]                              ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[7]                              ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[6]                              ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[5]                              ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[4]                              ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[3]                              ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[2]                              ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[1]                              ; 0                 ; 6       ;
;      - clkdiv:p1|cnt[0]                              ; 0                 ; 6       ;
;      - chdiv:p2|c0                                   ; 0                 ; 6       ;
;      - chdiv:p2|c1                                   ; 0                 ; 6       ;
;      - mod_dac:p3|dac_seq_crt:m1|sync                ; 0                 ; 6       ;
;      - mod_dac:p4|dac_seq_crt:m1|sync                ; 0                 ; 6       ;
;      - mod_dac:p5|dac_seq_crt:m1|sync                ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|adcrst            ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|adcrd             ; 0                 ; 6       ;
;      - mod_dac:p3|dac_seq_crt:m1|st.s0               ; 0                 ; 6       ;
;      - mod_dac:p3|dac_clk_src:m0|pck                 ; 0                 ; 6       ;
;      - mod_dac:p3|dac_seq_crt:m1|st.s2               ; 0                 ; 6       ;
;      - mod_dac:p3|dac_seq_crt:m1|dreg                ; 0                 ; 6       ;
;      - mod_dac:p4|dac_seq_crt:m1|st.s0               ; 0                 ; 6       ;
;      - mod_dac:p4|dac_clk_src:m0|pck                 ; 0                 ; 6       ;
;      - mod_dac:p4|dac_seq_crt:m1|st.s2               ; 0                 ; 6       ;
;      - mod_dac:p4|dac_seq_crt:m1|dreg                ; 0                 ; 6       ;
;      - mod_dac:p5|dac_seq_crt:m1|st.s0               ; 0                 ; 6       ;
;      - mod_dac:p5|dac_clk_src:m0|pck                 ; 0                 ; 6       ;
;      - mod_dac:p5|dac_seq_crt:m1|st.s2               ; 0                 ; 6       ;
;      - mod_dac:p5|dac_seq_crt:m1|dreg                ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s3             ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s4             ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s1             ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s0             ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s2             ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s5             ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s14            ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s16            ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s6             ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s10            ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s8             ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s12            ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[22]                            ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[21]                            ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[20]                            ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[19]                            ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[18]                            ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[17]                            ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[16]                            ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[15]                            ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[14]                            ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[13]                            ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[12]                            ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[11]                            ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[10]                            ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[9]                             ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[8]                             ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[7]                             ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[6]                             ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[5]                             ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[4]                             ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[3]                             ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[2]                             ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[1]                             ; 0                 ; 6       ;
;      - trsfrm:p6|dcnt[0]                             ; 0                 ; 6       ;
;      - clkdiv:p1|cd~0                                ; 0                 ; 6       ;
;      - mod_dac:p3|dac_seq_crt:m1|st.s1               ; 0                 ; 6       ;
;      - chdiv:p2|ins0[13]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins0[14]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins0[15]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins0[12]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins0[18]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins0[17]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins0[19]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins0[16]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins0[10]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins0[9]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins0[11]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins0[8]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins0[5]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins0[6]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins0[7]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins0[4]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins0[21]                             ; 0                 ; 6       ;
;      - mod_dac:p4|dac_seq_crt:m1|st.s1               ; 0                 ; 6       ;
;      - chdiv:p2|ins1[13]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins1[14]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins1[15]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins1[12]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins1[18]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins1[17]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins1[19]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins1[16]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins1[10]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins1[9]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins1[11]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins1[8]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins1[5]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins1[6]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins1[7]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins1[4]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins1[21]                             ; 0                 ; 6       ;
;      - mod_dac:p5|dac_seq_crt:m1|st.s1               ; 0                 ; 6       ;
;      - chdiv:p2|ins2[13]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins2[14]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins2[15]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins2[12]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins2[18]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins2[17]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins2[19]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins2[16]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins2[10]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins2[9]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins2[11]                             ; 0                 ; 6       ;
;      - chdiv:p2|ins2[8]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins2[5]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins2[6]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins2[7]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins2[4]                              ; 0                 ; 6       ;
;      - chdiv:p2|ins2[21]                             ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s17            ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s13            ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s15            ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s9             ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s7             ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|st.s11            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r13[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r12[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r13[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r12[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r13[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r12[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r13[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r12[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r13[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r12[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r13[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r12[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r11[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r10[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r11[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r10[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r11[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r10[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r11[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r10[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r11[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r10[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r11[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r10[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r15[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r14[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r15[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r14[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r15[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r14[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r15[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r14[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r15[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r14[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r15[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r14[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r13[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r12[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r13[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r12[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r13[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r12[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r13[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r12[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r13[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r12[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r13[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r12[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r11[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r10[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r11[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r10[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r11[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r10[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r11[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r10[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r11[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r10[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r11[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r10[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r15[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r14[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r15[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r14[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r15[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r14[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r15[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r14[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r15[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r14[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r15[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r14[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r13[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r12[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r13[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r12[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r13[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r12[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r13[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r12[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r13[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r12[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r13[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r12[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r11[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r10[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r11[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r10[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r11[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r10[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r11[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r10[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r11[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r10[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r11[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r10[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r15[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r14[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r15[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r14[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r15[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r14[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r15[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r14[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r15[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r14[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r15[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r14[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r13[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r12[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r13[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r12[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r13[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r12[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r13[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r12[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r13[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r12[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r13[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r12[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r11[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r10[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r11[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r10[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r11[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r10[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r11[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r10[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r11[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r10[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r11[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r10[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r15[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r14[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r15[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r14[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r15[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r14[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r15[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r14[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r15[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r14[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r15[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r14[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r13[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r12[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r13[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r12[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r13[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r12[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r13[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r12[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r13[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r12[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r13[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r12[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r11[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r10[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r11[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r10[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r11[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r10[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r11[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r10[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r11[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r10[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r11[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r10[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r15[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r14[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r15[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r14[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r15[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r14[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r15[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r14[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r15[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r14[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r15[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r14[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r13[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r12[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r13[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r12[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r13[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r12[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r13[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r12[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r13[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r12[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r13[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r12[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r11[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r10[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r11[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r10[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r11[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r10[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r11[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r10[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r11[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r10[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r11[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r10[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r15[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r14[5]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r15[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r14[4]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r15[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r14[3]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r15[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r14[2]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r15[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r14[1]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r15[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r14[0]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r9[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r8[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r9[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r8[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r9[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r8[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r9[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r8[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r9[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r8[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r9[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r8[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r7[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r6[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r7[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r6[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r7[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r6[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r7[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r6[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r7[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r6[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r7[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r6[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r5[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r5[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r5[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r5[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r5[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r5[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r1[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r0[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r1[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r0[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r1[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r0[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r1[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r0[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r1[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r0[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r1[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r0[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r3[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r2[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r3[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r2[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r3[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r2[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r3[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r2[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r3[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r2[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r3[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r2[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r4[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r4[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r4[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r4[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r4[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r4[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r9[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r8[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r9[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r8[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r9[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r8[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r9[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r8[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r9[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r8[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r9[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r8[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r7[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r6[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r7[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r6[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r7[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r6[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r7[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r6[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r7[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r6[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r7[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r6[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r5[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r5[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r5[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r5[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r5[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r5[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r1[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r0[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r1[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r0[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r1[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r0[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r1[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r0[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r1[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r0[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r1[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r0[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r3[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r2[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r3[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r2[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r3[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r2[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r3[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r2[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r3[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r2[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r3[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r2[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r4[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r4[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r4[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r4[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r4[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r4[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r9[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r8[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r9[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r8[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r9[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r8[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r9[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r8[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r9[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r8[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r9[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r8[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r7[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r6[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r7[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r6[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r7[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r6[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r7[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r6[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r7[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r6[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r7[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r6[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r5[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r5[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r5[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r5[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r5[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r5[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r1[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r0[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r1[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r0[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r1[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r0[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r1[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r0[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r1[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r0[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r1[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r0[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r3[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r2[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r3[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r2[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r3[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r2[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r3[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r2[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r3[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r2[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r3[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r2[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r4[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r4[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r4[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r4[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r4[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r4[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r9[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r8[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r9[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r8[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r9[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r8[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r9[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r8[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r9[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r8[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r9[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r8[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r7[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r6[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r7[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r6[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r7[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r6[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r7[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r6[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r7[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r6[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r7[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r6[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r5[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r5[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r5[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r5[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r5[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r5[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r1[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r0[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r1[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r0[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r1[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r0[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r1[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r0[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r1[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r0[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r1[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r0[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r3[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r2[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r3[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r2[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r3[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r2[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r3[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r2[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r3[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r2[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r3[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r2[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r4[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r4[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r4[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r4[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r4[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r4[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r9[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r8[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r9[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r8[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r9[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r8[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r9[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r8[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r9[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r8[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r9[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r8[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r7[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r6[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r7[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r6[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r7[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r6[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r7[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r6[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r7[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r6[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r7[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r6[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r5[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r5[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r5[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r5[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r5[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r5[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r1[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r0[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r1[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r0[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r1[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r0[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r1[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r0[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r1[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r0[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r1[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r0[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r3[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r2[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r3[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r2[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r3[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r2[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r3[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r2[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r3[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r2[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r3[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r2[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r4[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r4[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r4[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r4[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r4[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r4[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r9[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r8[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r9[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r8[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r9[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r8[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r9[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r8[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r9[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r8[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r9[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r8[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r7[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r6[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r7[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r6[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r7[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r6[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r7[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r6[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r7[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r6[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r7[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r6[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r5[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r5[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r5[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r5[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r5[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r5[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r1[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r0[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r1[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r0[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r1[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r0[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r1[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r0[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r1[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r0[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r1[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r0[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r3[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r2[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r3[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r2[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r3[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r2[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r3[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r2[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r3[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r2[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r3[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r2[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r4[5]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r4[4]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r4[3]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r4[2]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r4[1]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r4[0]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r13[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r12[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r11[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r10[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r15[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r14[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r13[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r12[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r11[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r10[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r15[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r14[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r13[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r12[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r11[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r10[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r15[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r14[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r13[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r12[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r11[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r10[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r15[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r14[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r13[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r12[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r11[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r10[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r15[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r14[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r13[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r12[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r11[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r10[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r15[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r14[6]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r9[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r8[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r7[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r6[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r5[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r1[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r0[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r3[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r2[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r4[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r9[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r8[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r7[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r6[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r5[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r1[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r0[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r3[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r2[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r4[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r9[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r8[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r7[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r6[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r5[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r1[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r0[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r3[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r2[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r4[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r9[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r8[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r7[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r6[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r5[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r1[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r0[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r3[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r2[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r4[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r9[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r8[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r7[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r6[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r5[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r1[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r0[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r3[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r2[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r4[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r9[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r8[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r7[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r6[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r5[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r1[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r0[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r3[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r2[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r4[6]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r13[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r12[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r11[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r10[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r15[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r14[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r13[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r12[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r11[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r10[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r15[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r14[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r13[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r12[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r11[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r10[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r15[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r14[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r13[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r12[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r11[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r10[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r15[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r14[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r13[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r12[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r11[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r10[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r15[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r14[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r13[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r12[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r11[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r10[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r15[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r14[7]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r9[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r8[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r7[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r6[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r5[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r1[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r0[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r3[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r2[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r4[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r9[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r8[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r7[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r6[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r5[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r1[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r0[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r3[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r2[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r4[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r9[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r8[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r7[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r6[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r5[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r1[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r0[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r3[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r2[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r4[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r9[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r8[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r7[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r6[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r5[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r1[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r0[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r3[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r2[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r4[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r9[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r8[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r7[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r6[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r5[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r1[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r0[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r3[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r2[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r4[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r9[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r8[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r7[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r6[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r5[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r1[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r0[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r3[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r2[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r4[7]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r13[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r12[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r11[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r10[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r15[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r14[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r13[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r12[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r11[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r10[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r15[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r14[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r13[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r12[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r11[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r10[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r15[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r14[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r13[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r12[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r11[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r10[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r15[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r14[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r13[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r12[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r11[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r10[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r15[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r14[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r13[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r12[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r11[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r10[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r15[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r14[8]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r9[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r8[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r7[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r6[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r5[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r1[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r0[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r3[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r2[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r4[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r9[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r8[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r7[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r6[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r5[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r1[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r0[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r3[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r2[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r4[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r9[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r8[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r7[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r6[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r5[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r1[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r0[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r3[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r2[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r4[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r9[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r8[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r7[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r6[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r5[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r1[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r0[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r3[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r2[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r4[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r9[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r8[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r7[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r6[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r5[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r1[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r0[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r3[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r2[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r4[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r9[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r8[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r7[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r6[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r5[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r1[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r0[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r3[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r2[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r4[8]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r13[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r12[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r11[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r10[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r15[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r14[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r13[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r12[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r11[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r10[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r15[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r14[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r13[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r12[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r11[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r10[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r15[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r14[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r13[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r12[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r11[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r10[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r15[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r14[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r13[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r12[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r11[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r10[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r15[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r14[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r13[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r12[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r11[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r10[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r15[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r14[9]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r9[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r8[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r7[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r6[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r5[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r1[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r0[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r3[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r2[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r4[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r9[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r8[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r7[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r6[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r5[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r1[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r0[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r3[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r2[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r4[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r9[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r8[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r7[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r6[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r5[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r1[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r0[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r3[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r2[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r4[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r9[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r8[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r7[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r6[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r5[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r1[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r0[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r3[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r2[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r4[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r9[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r8[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r7[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r6[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r5[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r1[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r0[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r3[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r2[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r4[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r9[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r8[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r7[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r6[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r5[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r1[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r0[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r3[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r2[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r4[9]                ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r13[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r12[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r11[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r10[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r15[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r14[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r13[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r12[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r11[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r10[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r15[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r14[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r13[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r12[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r11[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r10[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r15[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r14[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r13[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r12[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r11[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r10[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r15[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r14[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r13[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r12[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r11[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r10[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r15[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r14[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r13[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r12[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r11[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r10[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r15[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r14[10]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r9[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r8[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r7[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r6[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r5[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r1[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r0[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r3[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r2[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r4[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r9[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r8[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r7[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r6[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r5[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r1[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r0[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r3[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r2[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r4[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r9[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r8[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r7[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r6[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r5[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r1[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r0[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r3[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r2[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r4[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r9[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r8[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r7[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r6[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r5[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r1[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r0[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r3[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r2[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r4[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r9[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r8[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r7[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r6[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r5[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r1[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r0[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r3[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r2[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r4[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r9[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r8[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r7[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r6[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r5[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r1[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r0[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r3[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r2[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r4[10]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r13[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r12[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r11[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r10[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r15[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r14[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r13[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r12[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r11[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r10[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r15[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r14[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r13[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r12[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r11[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r10[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r15[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r14[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r13[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r12[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r11[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r10[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r15[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r14[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r13[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r12[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r11[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r10[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r15[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r14[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r13[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r12[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r11[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r10[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r15[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r14[11]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r9[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r8[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r7[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r6[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r5[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r1[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r0[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r3[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r2[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r4[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r9[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r8[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r7[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r6[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r5[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r1[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r0[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r3[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r2[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r4[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r9[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r8[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r7[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r6[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r5[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r1[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r0[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r3[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r2[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r4[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r9[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r8[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r7[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r6[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r5[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r1[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r0[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r3[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r2[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r4[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r9[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r8[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r7[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r6[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r5[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r1[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r0[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r3[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r2[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r4[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r9[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r8[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r7[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r6[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r5[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r1[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r0[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r3[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r2[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r4[11]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r13[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r12[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r11[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r10[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r15[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r14[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r13[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r12[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r11[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r10[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r15[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r14[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r13[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r12[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r11[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r10[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r15[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r14[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r13[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r12[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r11[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r10[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r15[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r14[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r13[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r12[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r11[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r10[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r15[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r14[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r13[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r12[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r11[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r10[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r15[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r14[12]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r9[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r8[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r7[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r6[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r5[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r1[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r0[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r3[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r2[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r4[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r9[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r8[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r7[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r6[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r5[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r1[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r0[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r3[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r2[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r4[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r9[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r8[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r7[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r6[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r5[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r1[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r0[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r3[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r2[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r4[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r9[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r8[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r7[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r6[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r5[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r1[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r0[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r3[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r2[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r4[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r9[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r8[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r7[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r6[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r5[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r1[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r0[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r3[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r2[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r4[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r9[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r8[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r7[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r6[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r5[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r1[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r0[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r3[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r2[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r4[12]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r13[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r12[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r11[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r10[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r15[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r14[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r13[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r12[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r11[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r10[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r15[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r14[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r13[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r12[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r11[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r10[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r15[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r14[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r13[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r12[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r11[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r10[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r15[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r14[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r13[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r12[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r11[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r10[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r15[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r14[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r13[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r12[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r11[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r10[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r15[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r14[13]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r9[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r8[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r7[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r6[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r5[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r1[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r0[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r3[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r2[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r4[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r9[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r8[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r7[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r6[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r5[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r1[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r0[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r3[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r2[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r4[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r9[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r8[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r7[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r6[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r5[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r1[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r0[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r3[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r2[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r4[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r9[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r8[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r7[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r6[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r5[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r1[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r0[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r3[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r2[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r4[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r9[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r8[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r7[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r6[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r5[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r1[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r0[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r3[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r2[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r4[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r9[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r8[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r7[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r6[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r5[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r1[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r0[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r3[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r2[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r4[13]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r13[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r12[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r11[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r10[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r15[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r14[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r13[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r12[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r11[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r10[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r15[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r14[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r13[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r12[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r11[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r10[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r15[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r14[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r13[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r12[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r11[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r10[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r15[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r14[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r13[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r12[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r11[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r10[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r15[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r14[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r13[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r12[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r11[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r10[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r15[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r14[14]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r9[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r8[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r7[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r6[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r5[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r1[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r0[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r3[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r2[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r4[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r9[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r8[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r7[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r6[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r5[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r1[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r0[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r3[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r2[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r4[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r9[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r8[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r7[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r6[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r5[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r1[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r0[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r3[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r2[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r4[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r9[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r8[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r7[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r6[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r5[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r1[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r0[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r3[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r2[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r4[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r9[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r8[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r7[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r6[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r5[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r1[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r0[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r3[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r2[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r4[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r9[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r8[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r7[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r6[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r5[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r1[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r0[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r3[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r2[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r4[14]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r13[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r12[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r11[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r10[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r15[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r14[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r13[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r12[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r11[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r10[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r15[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r14[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r13[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r12[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r11[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r10[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r15[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r14[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r13[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r12[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r11[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r10[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r15[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r14[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r13[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r12[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r11[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r10[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r15[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r14[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r13[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r12[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r11[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r10[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r15[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r14[15]              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r9[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r8[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r7[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r6[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r5[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r1[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r0[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r3[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r2[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|r4[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r9[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r8[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r7[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r6[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r5[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r1[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r0[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r3[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r2[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|r4[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r9[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r8[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r7[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r6[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r5[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r1[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r0[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r3[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r2[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a4|r4[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r9[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r8[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r7[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r6[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r5[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r1[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r0[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r3[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r2[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a3|r4[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r9[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r8[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r7[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r6[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r5[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r1[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r0[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r3[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r2[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a2|r4[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r9[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r8[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r7[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r6[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r5[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r1[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r0[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r3[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r2[15]               ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a5|r4[15]               ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg1[6]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg1[5]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg1[4]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg1[3]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg1[2]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg1[1]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg1[0]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[15]                           ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[14]                           ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[13]                           ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[12]                           ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[11]                           ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[10]                           ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[9]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[8]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[7]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[6]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[5]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[4]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[3]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[2]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[1]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg0[0]                            ; 0                 ; 6       ;
;      - mod_dac:p3|dac_clk_src:m0|nck                 ; 0                 ; 6       ;
;      - mod_dac:p3|dac_seq_crt:m1|cnt_en              ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[9]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[10]                           ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[11]                           ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[8]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[14]                           ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[13]                           ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[15]                           ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[12]                           ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[6]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[5]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[7]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[4]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[1]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[2]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[3]                            ; 0                 ; 6       ;
;      - trsfrm:p6|Ireg2[0]                            ; 0                 ; 6       ;
;      - mod_dac:p4|dac_clk_src:m0|nck                 ; 0                 ; 6       ;
;      - mod_dac:p4|dac_seq_crt:m1|cnt_en              ; 0                 ; 6       ;
;      - mod_dac:p5|dac_clk_src:m0|nck                 ; 0                 ; 6       ;
;      - mod_dac:p5|dac_seq_crt:m1|cnt_en              ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|delay_en          ; 0                 ; 6       ;
;      - adc_module:p7|adc_clk_div:a9|cnt[0]           ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|radd[0]           ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|radd[1]           ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|radd[2]           ; 0                 ; 6       ;
; clk                                                  ;                   ;         ;
; A[1]                                                 ;                   ;         ;
;      - adc_module:p7|adc_value_csout:a8|Mux15~0      ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~30             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~31             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~32             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~33             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~34             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~35             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~36             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~37             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~38             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~39             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~40             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~41             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~42             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~43             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~44             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~45             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~46             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~47             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~48             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~49             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~50             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~51             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~52             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~53             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~66             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~67             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~68             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~69             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~72             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~73             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~74             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~75             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~78             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~79             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~80             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~81             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~84             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~85             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~86             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~87             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~90             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~91             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~92             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~93             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~96             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~97             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~98             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~99             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~102            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~103            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~104            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~105            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~108            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~109            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~110            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~111            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~114            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~115            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~116            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~117            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~120            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~121            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~122            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~123            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~126            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~127            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~128            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~129            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~132            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~133            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~134            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~135            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~138            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~139            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~140            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~141            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~144            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~145            ; 0                 ; 6       ;
;      - trsfrm:p6|Decoder0~0                          ; 0                 ; 6       ;
;      - trsfrm:p6|Decoder0~1                          ; 0                 ; 6       ;
;      - trsfrm:p6|Decoder0~2                          ; 0                 ; 6       ;
;      - trsfrm:p6|Decoder0~3                          ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~148            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~149            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~150            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~151            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~152            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~153            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~154            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~155            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~156            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~157            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~158            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~159            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~160            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~161            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~162            ; 0                 ; 6       ;
; A[2]                                                 ;                   ;         ;
;      - adc_module:p7|adc_value_csout:a8|Mux15~0      ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~12             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~13             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~12              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~13              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~14             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~15             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~14              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~15              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~16             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~17             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~16              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~17              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~18             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~19             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~18              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~19              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~20             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~21             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~20              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~21              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~22             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~23             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~22              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~23              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~26             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~27             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~26              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~27              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~30             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~31             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~30              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~31              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~34             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~35             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~34              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~35              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~38             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~39             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~38              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~39              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~42             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~43             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~42              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~43              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~46             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~47             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~46              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~47              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~50             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~51             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~50              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~51              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~54             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~55             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~54              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~55              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~58             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~59             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~58              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~59              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~62             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~63             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~62              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~63              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~66             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~67             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~66              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~67              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~70             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~71             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~70              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~71              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~74             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~75             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~74              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~75              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~78              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~79              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~148            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~149            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~150            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~151            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~152            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~153            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~154            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~155            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~156            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~157            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~158            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~159            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~160            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~161            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~162            ; 0                 ; 6       ;
; A[0]                                                 ;                   ;         ;
;      - adc_module:p7|adc_fir:a6|Add12~12             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~30             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~12              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~32             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~14             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~34             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~14              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~36             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~16             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~38             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~16              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~40             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~18             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~42             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~18              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~44             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~20             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~46             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~20              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~48             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~22             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~50             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~22              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~52             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~26             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~66             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~26              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~68             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~30             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~72             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~30              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~74             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~34             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~78             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~34              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~80             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~38             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~84             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~38              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~86             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~42             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~90             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~42              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~92             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~46             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~96             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~46              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~98             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~50             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~102            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~50              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~104            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~54             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~108            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~54              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~110            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~58             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~114            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~58              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~116            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~62             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~120            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~62              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~122            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~66             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~126            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~66              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~128            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~70             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~132            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~70              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~134            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add12~74             ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~138            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~74              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~140            ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a6|Add8~78              ; 0                 ; 6       ;
;      - adc_module:p7|adc_fir:a7|Add14~144            ; 0                 ; 6       ;
;      - trsfrm:p6|Decoder0~0                          ; 0                 ; 6       ;
;      - trsfrm:p6|Decoder0~1                          ; 0                 ; 6       ;
;      - trsfrm:p6|Decoder0~2                          ; 0                 ; 6       ;
;      - trsfrm:p6|Decoder0~3                          ; 0                 ; 6       ;
; rd                                                   ;                   ;         ;
;      - DB[0]~output                                  ; 0                 ; 6       ;
;      - DB[1]~output                                  ; 0                 ; 6       ;
;      - DB[2]~output                                  ; 0                 ; 6       ;
;      - DB[3]~output                                  ; 0                 ; 6       ;
;      - DB[4]~output                                  ; 0                 ; 6       ;
;      - DB[5]~output                                  ; 0                 ; 6       ;
;      - DB[6]~output                                  ; 0                 ; 6       ;
;      - DB[7]~output                                  ; 0                 ; 6       ;
;      - DB[8]~output                                  ; 0                 ; 6       ;
;      - DB[9]~output                                  ; 0                 ; 6       ;
;      - DB[10]~output                                 ; 0                 ; 6       ;
;      - DB[11]~output                                 ; 0                 ; 6       ;
;      - DB[12]~output                                 ; 0                 ; 6       ;
;      - DB[13]~output                                 ; 0                 ; 6       ;
;      - DB[14]~output                                 ; 0                 ; 6       ;
;      - DB[15]~output                                 ; 0                 ; 6       ;
; wr                                                   ;                   ;         ;
;      - trsfrm:p6|Ireg1[6]                            ; 1                 ; 0       ;
;      - trsfrm:p6|dcnt[0]                             ; 0                 ; 0       ;
;      - trsfrm:p6|dcnt[1]                             ; 0                 ; 0       ;
;      - trsfrm:p6|dcnt[2]                             ; 1                 ; 0       ;
;      - trsfrm:p6|dcnt[3]                             ; 0                 ; 0       ;
;      - trsfrm:p6|dcnt[4]                             ; 0                 ; 0       ;
;      - trsfrm:p6|dcnt[5]                             ; 0                 ; 0       ;
;      - trsfrm:p6|dcnt[6]                             ; 0                 ; 0       ;
;      - trsfrm:p6|dcnt[7]                             ; 0                 ; 0       ;
;      - trsfrm:p6|dcnt[8]                             ; 0                 ; 0       ;
;      - trsfrm:p6|dcnt[9]                             ; 0                 ; 0       ;
;      - trsfrm:p6|dcnt[10]                            ; 0                 ; 0       ;
;      - trsfrm:p6|dcnt[11]                            ; 1                 ; 0       ;
;      - trsfrm:p6|dcnt[12]                            ; 1                 ; 0       ;
;      - trsfrm:p6|dcnt[13]                            ; 1                 ; 0       ;
;      - trsfrm:p6|dcnt[14]                            ; 1                 ; 0       ;
;      - trsfrm:p6|dcnt[15]                            ; 1                 ; 0       ;
;      - trsfrm:p6|dcnt[16]                            ; 1                 ; 0       ;
;      - trsfrm:p6|dcnt[17]                            ; 1                 ; 0       ;
;      - trsfrm:p6|dcnt[18]                            ; 1                 ; 0       ;
;      - trsfrm:p6|dcnt[19]                            ; 1                 ; 0       ;
;      - trsfrm:p6|dcnt[20]                            ; 1                 ; 0       ;
;      - trsfrm:p6|dcnt[21]                            ; 1                 ; 0       ;
;      - trsfrm:p6|dcnt[22]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg1[5]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg1[4]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg1[3]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg1[2]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg1[1]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg1[0]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg0[15]                           ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg0[14]                           ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg0[13]                           ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg0[12]                           ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg0[11]                           ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg0[10]                           ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg0[9]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg0[8]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg0[7]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg0[6]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg0[5]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg0[4]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg0[3]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg0[2]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg0[1]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg0[0]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg2[9]                            ; 0                 ; 0       ;
;      - trsfrm:p6|Ireg2[10]                           ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg2[11]                           ; 0                 ; 0       ;
;      - trsfrm:p6|Ireg2[8]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg2[14]                           ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg2[13]                           ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg2[15]                           ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg2[12]                           ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg2[6]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg2[5]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg2[7]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg2[4]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg2[1]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg2[2]                            ; 1                 ; 0       ;
;      - trsfrm:p6|Ireg2[3]                            ; 0                 ; 0       ;
;      - trsfrm:p6|Ireg2[0]                            ; 1                 ; 0       ;
; adcdb[5]                                             ;                   ;         ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[5][5]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[4][5]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[2][5]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[1][5]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[0][5]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[3][5]  ; 1                 ; 6       ;
; adcdb[4]                                             ;                   ;         ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[5][4]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[4][4]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[2][4]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[1][4]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[0][4]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[3][4]  ; 0                 ; 6       ;
; adcdb[3]                                             ;                   ;         ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[5][3]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[4][3]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[2][3]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[1][3]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[0][3]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[3][3]  ; 0                 ; 6       ;
; adcdb[2]                                             ;                   ;         ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[5][2]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[4][2]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[2][2]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[1][2]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[0][2]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[3][2]  ; 0                 ; 6       ;
; adcdb[1]                                             ;                   ;         ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[5][1]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[4][1]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[2][1]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[1][1]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[0][1]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[3][1]  ; 0                 ; 6       ;
; adcdb[0]                                             ;                   ;         ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[5][0]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[4][0]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[2][0]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[1][0]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[0][0]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[3][0]  ; 0                 ; 6       ;
; adcdb[6]                                             ;                   ;         ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[5][6]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[4][6]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[2][6]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[1][6]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[0][6]  ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[3][6]  ; 0                 ; 6       ;
; adcdb[7]                                             ;                   ;         ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[5][7]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[4][7]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[2][7]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[1][7]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[0][7]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[3][7]  ; 1                 ; 6       ;
; adcdb[8]                                             ;                   ;         ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[5][8]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[4][8]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[2][8]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[1][8]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[0][8]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[3][8]  ; 1                 ; 6       ;
; adcdb[9]                                             ;                   ;         ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[5][9]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[4][9]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[2][9]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[1][9]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[0][9]  ; 1                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[3][9]  ; 1                 ; 6       ;
; adcdb[10]                                            ;                   ;         ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[5][10] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[4][10] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[2][10] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[1][10] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[0][10] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[3][10] ; 0                 ; 6       ;
; adcdb[11]                                            ;                   ;         ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[5][11] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[4][11] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[2][11] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[1][11] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[0][11] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[3][11] ; 0                 ; 6       ;
; adcdb[12]                                            ;                   ;         ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[5][12] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[4][12] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[2][12] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[1][12] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[0][12] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[3][12] ; 0                 ; 6       ;
; adcdb[13]                                            ;                   ;         ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[5][13] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[4][13] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[2][13] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[1][13] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[0][13] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[3][13] ; 0                 ; 6       ;
; adcdb[14]                                            ;                   ;         ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[5][14] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[4][14] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[2][14] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[1][14] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[0][14] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[3][14] ; 0                 ; 6       ;
; adcdb[15]                                            ;                   ;         ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[5][15] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[4][15] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[2][15] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[1][15] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[0][15] ; 0                 ; 6       ;
;      - adc_module:p7|adc_driver:a1|v_adc_strg[3][15] ; 0                 ; 6       ;
+------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                         ;
+---------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; adc_module:p7|adc_clk_div:a9|cnt[4]                                       ; FF_X1_Y11_N27      ; 1536    ; Clock         ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; adc_module:p7|adc_driver:a1|Decoder0~0                                    ; LCCOMB_X33_Y12_N14 ; 16      ; Latch enable  ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; adc_module:p7|adc_driver:a1|Decoder0~1                                    ; LCCOMB_X33_Y12_N24 ; 16      ; Latch enable  ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; adc_module:p7|adc_driver:a1|Decoder0~2                                    ; LCCOMB_X33_Y12_N26 ; 16      ; Latch enable  ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; adc_module:p7|adc_driver:a1|Decoder0~3                                    ; LCCOMB_X33_Y12_N22 ; 16      ; Latch enable  ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; adc_module:p7|adc_driver:a1|Decoder0~4                                    ; LCCOMB_X33_Y12_N20 ; 16      ; Latch enable  ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; adc_module:p7|adc_driver:a1|Decoder0~5                                    ; LCCOMB_X33_Y12_N16 ; 16      ; Latch enable  ; no     ; --                   ; --               ; --                        ;
; adc_module:p7|adc_driver:a1|adccs                                         ; FF_X1_Y11_N19      ; 6       ; Clock         ; no     ; --                   ; --               ; --                        ;
; adc_module:p7|adc_driver:a1|delay_en                                      ; FF_X4_Y6_N19       ; 7       ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; chdiv:p2|ins0[13]~0                                                       ; LCCOMB_X11_Y21_N6  ; 17      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; chdiv:p2|ins1[12]~0                                                       ; LCCOMB_X11_Y21_N20 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; chdiv:p2|ins2[4]~0                                                        ; LCCOMB_X11_Y21_N14 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; clk                                                                       ; PIN_E1             ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; clkdiv:p1|LessThan0~44                                                    ; LCCOMB_X18_Y22_N22 ; 24      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; clkdiv:p1|cd                                                              ; FF_X9_Y11_N3       ; 57      ; Clock         ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; mod_dac:p3|dac_clk_src:m0|nck                                             ; FF_X8_Y21_N1       ; 5       ; Clock         ; no     ; --                   ; --               ; --                        ;
; mod_dac:p3|dac_clk_src:m0|pck                                             ; FF_X8_Y21_N27      ; 4       ; Clock         ; no     ; --                   ; --               ; --                        ;
; mod_dac:p3|dac_seq_crt:m1|cnt_en                                          ; FF_X8_Y21_N25      ; 5       ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; mod_dac:p4|dac_clk_src:m0|nck                                             ; FF_X10_Y22_N21     ; 5       ; Clock         ; no     ; --                   ; --               ; --                        ;
; mod_dac:p4|dac_clk_src:m0|pck                                             ; FF_X10_Y22_N3      ; 4       ; Clock         ; no     ; --                   ; --               ; --                        ;
; mod_dac:p4|dac_seq_crt:m1|cnt_en                                          ; FF_X10_Y22_N7      ; 5       ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; mod_dac:p5|dac_clk_src:m0|nck                                             ; FF_X9_Y23_N15      ; 5       ; Clock         ; no     ; --                   ; --               ; --                        ;
; mod_dac:p5|dac_clk_src:m0|pck                                             ; FF_X9_Y23_N29      ; 4       ; Clock         ; no     ; --                   ; --               ; --                        ;
; mod_dac:p5|dac_seq_crt:m1|cnt_en                                          ; FF_X9_Y23_N11      ; 5       ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; pll:p0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 33      ; Clock         ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll:p0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 24      ; Clock         ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pll:p0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] ; PLL_1              ; 35      ; Clock         ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; rd                                                                        ; PIN_A7             ; 16      ; Output enable ; no     ; --                   ; --               ; --                        ;
; rst                                                                       ; PIN_C2             ; 1770    ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; trsfrm:p6|Decoder0~0                                                      ; LCCOMB_X17_Y23_N30 ; 23      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; trsfrm:p6|Decoder0~1                                                      ; LCCOMB_X17_Y22_N18 ; 7       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; trsfrm:p6|Decoder0~2                                                      ; LCCOMB_X17_Y23_N0  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; trsfrm:p6|Decoder0~3                                                      ; LCCOMB_X17_Y23_N26 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; wr                                                                        ; PIN_B8             ; 62      ; Clock         ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                           ;
+---------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; adc_module:p7|adc_clk_div:a9|cnt[4]                                       ; FF_X1_Y11_N27      ; 1536    ; 100                                  ; Global Clock         ; GCLK0            ; --                        ;
; adc_module:p7|adc_driver:a1|Decoder0~0                                    ; LCCOMB_X33_Y12_N14 ; 16      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; adc_module:p7|adc_driver:a1|Decoder0~1                                    ; LCCOMB_X33_Y12_N24 ; 16      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; adc_module:p7|adc_driver:a1|Decoder0~2                                    ; LCCOMB_X33_Y12_N26 ; 16      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; adc_module:p7|adc_driver:a1|Decoder0~3                                    ; LCCOMB_X33_Y12_N22 ; 16      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; adc_module:p7|adc_driver:a1|Decoder0~4                                    ; LCCOMB_X33_Y12_N20 ; 16      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; clkdiv:p1|cd                                                              ; FF_X9_Y11_N3       ; 57      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; pll:p0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 33      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll:p0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 24      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pll:p0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] ; PLL_1              ; 35      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------+
; Non-Global High Fan-Out Signals                         ;
+-----------------------------------------------+---------+
; Name                                          ; Fan-Out ;
+-----------------------------------------------+---------+
; rst~input                                     ; 1770    ;
; A[1]~input                                    ; 98      ;
; A[2]~input                                    ; 94      ;
; A[0]~input                                    ; 82      ;
; wr~input                                      ; 62      ;
; chdiv:p2|cnt[2]                               ; 43      ;
; chdiv:p2|cnt[1]                               ; 27      ;
; clkdiv:p1|LessThan0~44                        ; 24      ;
; trsfrm:p6|Decoder0~0                          ; 23      ;
; chdiv:p2|ins0[13]~0                           ; 17      ;
; rd~input                                      ; 16      ;
; adc_module:p7|adc_driver:a1|Decoder0~5        ; 16      ;
; trsfrm:p6|Decoder0~3                          ; 16      ;
; trsfrm:p6|Decoder0~2                          ; 16      ;
; chdiv:p2|ins2[4]~0                            ; 16      ;
; chdiv:p2|ins1[12]~0                           ; 16      ;
; chdiv:p2|cnt[0]                               ; 11      ;
; mod_dac:p5|dac_seq_crt:m1|cnt[1]              ; 8       ;
; mod_dac:p4|dac_seq_crt:m1|cnt[1]              ; 8       ;
; mod_dac:p3|dac_seq_crt:m1|cnt[1]              ; 8       ;
; trsfrm:p6|Decoder0~1                          ; 7       ;
; adc_module:p7|adc_driver:a1|delay_en          ; 7       ;
; adc_module:p7|adc_driver:a1|adcrd             ; 7       ;
; mod_dac:p5|dac_seq_crt:m1|cnt[0]              ; 7       ;
; mod_dac:p4|dac_seq_crt:m1|cnt[0]              ; 7       ;
; mod_dac:p3|dac_seq_crt:m1|cnt[0]              ; 7       ;
; adcdb[15]~input                               ; 6       ;
; adcdb[14]~input                               ; 6       ;
; adcdb[13]~input                               ; 6       ;
; adcdb[12]~input                               ; 6       ;
; adcdb[11]~input                               ; 6       ;
; adcdb[10]~input                               ; 6       ;
; adcdb[9]~input                                ; 6       ;
; adcdb[8]~input                                ; 6       ;
; adcdb[7]~input                                ; 6       ;
; adcdb[6]~input                                ; 6       ;
; adcdb[0]~input                                ; 6       ;
; adcdb[1]~input                                ; 6       ;
; adcdb[2]~input                                ; 6       ;
; adcdb[3]~input                                ; 6       ;
; adcdb[4]~input                                ; 6       ;
; adcdb[5]~input                                ; 6       ;
; adc_module:p7|adc_driver:a1|radd[2]           ; 6       ;
; adc_module:p7|adc_driver:a1|radd[1]           ; 6       ;
; adc_module:p7|adc_driver:a1|radd[0]           ; 6       ;
; mod_dac:p5|dac_seq_crt:m1|st.s2               ; 6       ;
; mod_dac:p4|dac_seq_crt:m1|st.s2               ; 6       ;
; mod_dac:p3|dac_seq_crt:m1|st.s2               ; 6       ;
; adc_module:p7|adc_driver:a1|adccs             ; 6       ;
; mod_dac:p5|dac_seq_crt:m1|cnt_en              ; 5       ;
; mod_dac:p5|dac_clk_src:m0|nck                 ; 5       ;
; mod_dac:p4|dac_seq_crt:m1|cnt_en              ; 5       ;
; mod_dac:p4|dac_clk_src:m0|nck                 ; 5       ;
; mod_dac:p3|dac_seq_crt:m1|cnt_en              ; 5       ;
; mod_dac:p3|dac_clk_src:m0|nck                 ; 5       ;
; adc_module:p7|adc_driver:a1|st.s11            ; 4       ;
; adc_module:p7|adc_driver:a1|st.s10            ; 4       ;
; adc_module:p7|adc_driver:a1|st.s1             ; 4       ;
; mod_dac:p5|dac_clk_src:m0|pck                 ; 4       ;
; mod_dac:p4|dac_clk_src:m0|pck                 ; 4       ;
; mod_dac:p3|dac_clk_src:m0|pck                 ; 4       ;
; adc_module:p7|adc_driver:a1|delay[6]          ; 4       ;
; adc_module:p7|adc_driver:a1|delay[5]          ; 4       ;
; mod_dac:p5|dac_seq_crt:m1|cnt[4]              ; 4       ;
; mod_dac:p5|dac_seq_crt:m1|cnt[3]              ; 4       ;
; mod_dac:p4|dac_seq_crt:m1|cnt[4]              ; 4       ;
; mod_dac:p4|dac_seq_crt:m1|cnt[3]              ; 4       ;
; mod_dac:p3|dac_seq_crt:m1|cnt[4]              ; 4       ;
; mod_dac:p3|dac_seq_crt:m1|cnt[3]              ; 4       ;
; DB[6]~input                                   ; 3       ;
; DB[5]~input                                   ; 3       ;
; DB[4]~input                                   ; 3       ;
; DB[3]~input                                   ; 3       ;
; DB[2]~input                                   ; 3       ;
; DB[1]~input                                   ; 3       ;
; DB[0]~input                                   ; 3       ;
; trsfrm:p6|Ireg2[0]                            ; 3       ;
; trsfrm:p6|Ireg2[3]                            ; 3       ;
; trsfrm:p6|Ireg2[2]                            ; 3       ;
; trsfrm:p6|Ireg2[1]                            ; 3       ;
; trsfrm:p6|Ireg2[4]                            ; 3       ;
; trsfrm:p6|Ireg2[7]                            ; 3       ;
; trsfrm:p6|Ireg2[5]                            ; 3       ;
; trsfrm:p6|Ireg2[6]                            ; 3       ;
; trsfrm:p6|Ireg2[12]                           ; 3       ;
; trsfrm:p6|Ireg2[15]                           ; 3       ;
; trsfrm:p6|Ireg2[13]                           ; 3       ;
; trsfrm:p6|Ireg2[14]                           ; 3       ;
; trsfrm:p6|Ireg2[8]                            ; 3       ;
; trsfrm:p6|Ireg2[11]                           ; 3       ;
; trsfrm:p6|Ireg2[10]                           ; 3       ;
; trsfrm:p6|Ireg2[9]                            ; 3       ;
; adc_module:p7|adc_driver:a1|st.s7             ; 3       ;
; adc_module:p7|adc_driver:a1|st.s13            ; 3       ;
; adc_module:p7|adc_driver:a1|st.s12            ; 3       ;
; adc_module:p7|adc_driver:a1|st.s6             ; 3       ;
; adc_module:p7|adc_driver:a1|st.s14            ; 3       ;
; adc_module:p7|adc_driver:a1|st.s5             ; 3       ;
; adc_module:p7|adc_driver:a1|st.s0             ; 3       ;
; adc_module:p7|adc_driver:a1|con~0             ; 3       ;
; adc_module:p7|adc_driver:a1|st.s4             ; 3       ;
; adc_module:p7|adc_driver:a1|st.s3             ; 3       ;
; adc_module:p7|adc_driver:a1|delay[4]          ; 3       ;
; adc_module:p7|adc_driver:a1|delay[1]          ; 3       ;
; adc_module:p7|adc_driver:a1|delay[2]          ; 3       ;
; adc_module:p7|adc_driver:a1|delay[3]          ; 3       ;
; mod_dac:p5|dac_seq_crt:m1|cnt[2]              ; 3       ;
; mod_dac:p4|dac_seq_crt:m1|cnt[2]              ; 3       ;
; mod_dac:p3|dac_seq_crt:m1|cnt[2]              ; 3       ;
; DB[15]~input                                  ; 2       ;
; DB[14]~input                                  ; 2       ;
; DB[13]~input                                  ; 2       ;
; DB[12]~input                                  ; 2       ;
; DB[11]~input                                  ; 2       ;
; DB[10]~input                                  ; 2       ;
; DB[9]~input                                   ; 2       ;
; DB[8]~input                                   ; 2       ;
; DB[7]~input                                   ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][15] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[0][15] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[1][15] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[2][15] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[4][15] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[5][15] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][14] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[0][14] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[1][14] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[2][14] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[4][14] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[5][14] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][13] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[0][13] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[1][13] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[2][13] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[4][13] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[5][13] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][12] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[0][12] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[1][12] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[2][12] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[4][12] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[5][12] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][11] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[0][11] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[1][11] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[2][11] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[4][11] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[5][11] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][10] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[0][10] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[1][10] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[2][10] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[4][10] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[5][10] ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][9]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[0][9]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[1][9]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[2][9]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[4][9]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[5][9]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][8]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[0][8]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[1][8]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[2][8]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[4][8]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[5][8]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][7]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[0][7]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[1][7]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[2][7]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[4][7]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[5][7]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][6]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[0][6]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[1][6]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[2][6]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[4][6]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[5][6]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][0]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][1]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][2]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][3]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][4]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][5]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[0][0]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[0][1]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[0][2]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[0][3]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[0][4]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[0][5]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[1][0]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[1][1]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[1][2]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[1][3]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[1][4]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[1][5]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[2][0]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[2][1]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[2][2]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[2][3]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[2][4]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[2][5]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[4][0]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[4][1]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[4][2]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[4][3]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[4][4]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[4][5]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[5][0]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[5][1]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[5][2]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[5][3]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[5][4]  ; 2       ;
; adc_module:p7|adc_driver:a1|v_adc_strg[5][5]  ; 2       ;
; adc_module:p7|adc_clk_div:a9|cnt[0]           ; 2       ;
; adc_module:p7|adc_fir:a5|r4[15]               ; 2       ;
; adc_module:p7|adc_fir:a5|r2[15]               ; 2       ;
; adc_module:p7|adc_fir:a5|r3[15]               ; 2       ;
; adc_module:p7|adc_fir:a5|r0[15]               ; 2       ;
; adc_module:p7|adc_fir:a5|r1[15]               ; 2       ;
; adc_module:p7|adc_fir:a5|r5[15]               ; 2       ;
; adc_module:p7|adc_fir:a5|r6[15]               ; 2       ;
; adc_module:p7|adc_fir:a5|r7[15]               ; 2       ;
; adc_module:p7|adc_fir:a5|r8[15]               ; 2       ;
; adc_module:p7|adc_fir:a5|r9[15]               ; 2       ;
; adc_module:p7|adc_fir:a2|r4[15]               ; 2       ;
; adc_module:p7|adc_fir:a2|r2[15]               ; 2       ;
; adc_module:p7|adc_fir:a2|r3[15]               ; 2       ;
; adc_module:p7|adc_fir:a2|r0[15]               ; 2       ;
; adc_module:p7|adc_fir:a2|r1[15]               ; 2       ;
; adc_module:p7|adc_fir:a2|r5[15]               ; 2       ;
; adc_module:p7|adc_fir:a2|r6[15]               ; 2       ;
; adc_module:p7|adc_fir:a2|r7[15]               ; 2       ;
; adc_module:p7|adc_fir:a2|r8[15]               ; 2       ;
; adc_module:p7|adc_fir:a2|r9[15]               ; 2       ;
; adc_module:p7|adc_fir:a3|r4[15]               ; 2       ;
; adc_module:p7|adc_fir:a3|r2[15]               ; 2       ;
; adc_module:p7|adc_fir:a3|r3[15]               ; 2       ;
; adc_module:p7|adc_fir:a3|r0[15]               ; 2       ;
; adc_module:p7|adc_fir:a3|r1[15]               ; 2       ;
; adc_module:p7|adc_fir:a3|r5[15]               ; 2       ;
; adc_module:p7|adc_fir:a3|r6[15]               ; 2       ;
; adc_module:p7|adc_fir:a3|r7[15]               ; 2       ;
; adc_module:p7|adc_fir:a3|r8[15]               ; 2       ;
; adc_module:p7|adc_fir:a3|r9[15]               ; 2       ;
; adc_module:p7|adc_fir:a4|r4[15]               ; 2       ;
; adc_module:p7|adc_fir:a4|r2[15]               ; 2       ;
; adc_module:p7|adc_fir:a4|r3[15]               ; 2       ;
; adc_module:p7|adc_fir:a4|r0[15]               ; 2       ;
; adc_module:p7|adc_fir:a4|r1[15]               ; 2       ;
; adc_module:p7|adc_fir:a4|r5[15]               ; 2       ;
; adc_module:p7|adc_fir:a4|r6[15]               ; 2       ;
; adc_module:p7|adc_fir:a4|r7[15]               ; 2       ;
; adc_module:p7|adc_fir:a4|r8[15]               ; 2       ;
; adc_module:p7|adc_fir:a4|r9[15]               ; 2       ;
; adc_module:p7|adc_fir:a6|r4[15]               ; 2       ;
; adc_module:p7|adc_fir:a6|r2[15]               ; 2       ;
; adc_module:p7|adc_fir:a6|r3[15]               ; 2       ;
; adc_module:p7|adc_fir:a6|r0[15]               ; 2       ;
; adc_module:p7|adc_fir:a6|r1[15]               ; 2       ;
; adc_module:p7|adc_fir:a6|r5[15]               ; 2       ;
; adc_module:p7|adc_fir:a6|r6[15]               ; 2       ;
; adc_module:p7|adc_fir:a6|r7[15]               ; 2       ;
; adc_module:p7|adc_fir:a6|r8[15]               ; 2       ;
; adc_module:p7|adc_fir:a6|r9[15]               ; 2       ;
; adc_module:p7|adc_fir:a7|r4[15]               ; 2       ;
; adc_module:p7|adc_fir:a7|r2[15]               ; 2       ;
; adc_module:p7|adc_fir:a7|r3[15]               ; 2       ;
; adc_module:p7|adc_fir:a7|r0[15]               ; 2       ;
; adc_module:p7|adc_fir:a7|r1[15]               ; 2       ;
; adc_module:p7|adc_fir:a7|r5[15]               ; 2       ;
; adc_module:p7|adc_fir:a7|r6[15]               ; 2       ;
; adc_module:p7|adc_fir:a7|r7[15]               ; 2       ;
; adc_module:p7|adc_fir:a7|r8[15]               ; 2       ;
; adc_module:p7|adc_fir:a7|r9[15]               ; 2       ;
; adc_module:p7|adc_fir:a5|r14[15]              ; 2       ;
; adc_module:p7|adc_fir:a5|r10[15]              ; 2       ;
; adc_module:p7|adc_fir:a5|r11[15]              ; 2       ;
; adc_module:p7|adc_fir:a5|r12[15]              ; 2       ;
; adc_module:p7|adc_fir:a5|r13[15]              ; 2       ;
; adc_module:p7|adc_fir:a2|r14[15]              ; 2       ;
; adc_module:p7|adc_fir:a2|r10[15]              ; 2       ;
; adc_module:p7|adc_fir:a2|r11[15]              ; 2       ;
; adc_module:p7|adc_fir:a2|r12[15]              ; 2       ;
; adc_module:p7|adc_fir:a2|r13[15]              ; 2       ;
; adc_module:p7|adc_fir:a3|r14[15]              ; 2       ;
; adc_module:p7|adc_fir:a3|r10[15]              ; 2       ;
; adc_module:p7|adc_fir:a3|r11[15]              ; 2       ;
; adc_module:p7|adc_fir:a3|r12[15]              ; 2       ;
; adc_module:p7|adc_fir:a3|r13[15]              ; 2       ;
; adc_module:p7|adc_fir:a4|r14[15]              ; 2       ;
; adc_module:p7|adc_fir:a4|r10[15]              ; 2       ;
; adc_module:p7|adc_fir:a4|r11[15]              ; 2       ;
; adc_module:p7|adc_fir:a4|r12[15]              ; 2       ;
; adc_module:p7|adc_fir:a4|r13[15]              ; 2       ;
; adc_module:p7|adc_fir:a6|r14[15]              ; 2       ;
; adc_module:p7|adc_fir:a6|r10[15]              ; 2       ;
; adc_module:p7|adc_fir:a6|r11[15]              ; 2       ;
; adc_module:p7|adc_fir:a6|r12[15]              ; 2       ;
; adc_module:p7|adc_fir:a6|r13[15]              ; 2       ;
; adc_module:p7|adc_fir:a7|r14[15]              ; 2       ;
; adc_module:p7|adc_fir:a7|r10[15]              ; 2       ;
; adc_module:p7|adc_fir:a7|r11[15]              ; 2       ;
; adc_module:p7|adc_fir:a7|r12[15]              ; 2       ;
; adc_module:p7|adc_fir:a7|r13[15]              ; 2       ;
; adc_module:p7|adc_fir:a5|r4[14]               ; 2       ;
; adc_module:p7|adc_fir:a5|r2[14]               ; 2       ;
; adc_module:p7|adc_fir:a5|r3[14]               ; 2       ;
; adc_module:p7|adc_fir:a5|r0[14]               ; 2       ;
; adc_module:p7|adc_fir:a5|r1[14]               ; 2       ;
; adc_module:p7|adc_fir:a5|r5[14]               ; 2       ;
; adc_module:p7|adc_fir:a5|r6[14]               ; 2       ;
; adc_module:p7|adc_fir:a5|r7[14]               ; 2       ;
; adc_module:p7|adc_fir:a5|r8[14]               ; 2       ;
; adc_module:p7|adc_fir:a5|r9[14]               ; 2       ;
; adc_module:p7|adc_fir:a2|r4[14]               ; 2       ;
; adc_module:p7|adc_fir:a2|r2[14]               ; 2       ;
; adc_module:p7|adc_fir:a2|r3[14]               ; 2       ;
; adc_module:p7|adc_fir:a2|r0[14]               ; 2       ;
; adc_module:p7|adc_fir:a2|r1[14]               ; 2       ;
; adc_module:p7|adc_fir:a2|r5[14]               ; 2       ;
; adc_module:p7|adc_fir:a2|r6[14]               ; 2       ;
; adc_module:p7|adc_fir:a2|r7[14]               ; 2       ;
; adc_module:p7|adc_fir:a2|r8[14]               ; 2       ;
; adc_module:p7|adc_fir:a2|r9[14]               ; 2       ;
; adc_module:p7|adc_fir:a3|r4[14]               ; 2       ;
; adc_module:p7|adc_fir:a3|r2[14]               ; 2       ;
; adc_module:p7|adc_fir:a3|r3[14]               ; 2       ;
; adc_module:p7|adc_fir:a3|r0[14]               ; 2       ;
; adc_module:p7|adc_fir:a3|r1[14]               ; 2       ;
; adc_module:p7|adc_fir:a3|r5[14]               ; 2       ;
; adc_module:p7|adc_fir:a3|r6[14]               ; 2       ;
; adc_module:p7|adc_fir:a3|r7[14]               ; 2       ;
; adc_module:p7|adc_fir:a3|r8[14]               ; 2       ;
; adc_module:p7|adc_fir:a3|r9[14]               ; 2       ;
; adc_module:p7|adc_fir:a4|r4[14]               ; 2       ;
; adc_module:p7|adc_fir:a4|r2[14]               ; 2       ;
; adc_module:p7|adc_fir:a4|r3[14]               ; 2       ;
; adc_module:p7|adc_fir:a4|r0[14]               ; 2       ;
; adc_module:p7|adc_fir:a4|r1[14]               ; 2       ;
; adc_module:p7|adc_fir:a4|r5[14]               ; 2       ;
; adc_module:p7|adc_fir:a4|r6[14]               ; 2       ;
; adc_module:p7|adc_fir:a4|r7[14]               ; 2       ;
; adc_module:p7|adc_fir:a4|r8[14]               ; 2       ;
; adc_module:p7|adc_fir:a4|r9[14]               ; 2       ;
; adc_module:p7|adc_fir:a6|r4[14]               ; 2       ;
; adc_module:p7|adc_fir:a6|r2[14]               ; 2       ;
; adc_module:p7|adc_fir:a6|r3[14]               ; 2       ;
; adc_module:p7|adc_fir:a6|r0[14]               ; 2       ;
; adc_module:p7|adc_fir:a6|r1[14]               ; 2       ;
; adc_module:p7|adc_fir:a6|r5[14]               ; 2       ;
; adc_module:p7|adc_fir:a6|r6[14]               ; 2       ;
; adc_module:p7|adc_fir:a6|r7[14]               ; 2       ;
; adc_module:p7|adc_fir:a6|r8[14]               ; 2       ;
; adc_module:p7|adc_fir:a6|r9[14]               ; 2       ;
; adc_module:p7|adc_fir:a7|r4[14]               ; 2       ;
; adc_module:p7|adc_fir:a7|r2[14]               ; 2       ;
; adc_module:p7|adc_fir:a7|r3[14]               ; 2       ;
; adc_module:p7|adc_fir:a7|r0[14]               ; 2       ;
; adc_module:p7|adc_fir:a7|r1[14]               ; 2       ;
; adc_module:p7|adc_fir:a7|r5[14]               ; 2       ;
; adc_module:p7|adc_fir:a7|r6[14]               ; 2       ;
; adc_module:p7|adc_fir:a7|r7[14]               ; 2       ;
; adc_module:p7|adc_fir:a7|r8[14]               ; 2       ;
; adc_module:p7|adc_fir:a7|r9[14]               ; 2       ;
; adc_module:p7|adc_fir:a5|r14[14]              ; 2       ;
; adc_module:p7|adc_fir:a5|r10[14]              ; 2       ;
; adc_module:p7|adc_fir:a5|r11[14]              ; 2       ;
; adc_module:p7|adc_fir:a5|r12[14]              ; 2       ;
; adc_module:p7|adc_fir:a5|r13[14]              ; 2       ;
; adc_module:p7|adc_fir:a2|r14[14]              ; 2       ;
; adc_module:p7|adc_fir:a2|r10[14]              ; 2       ;
; adc_module:p7|adc_fir:a2|r11[14]              ; 2       ;
; adc_module:p7|adc_fir:a2|r12[14]              ; 2       ;
; adc_module:p7|adc_fir:a2|r13[14]              ; 2       ;
; adc_module:p7|adc_fir:a3|r14[14]              ; 2       ;
; adc_module:p7|adc_fir:a3|r10[14]              ; 2       ;
; adc_module:p7|adc_fir:a3|r11[14]              ; 2       ;
; adc_module:p7|adc_fir:a3|r12[14]              ; 2       ;
; adc_module:p7|adc_fir:a3|r13[14]              ; 2       ;
; adc_module:p7|adc_fir:a4|r14[14]              ; 2       ;
; adc_module:p7|adc_fir:a4|r10[14]              ; 2       ;
; adc_module:p7|adc_fir:a4|r11[14]              ; 2       ;
; adc_module:p7|adc_fir:a4|r12[14]              ; 2       ;
; adc_module:p7|adc_fir:a4|r13[14]              ; 2       ;
; adc_module:p7|adc_fir:a6|r14[14]              ; 2       ;
; adc_module:p7|adc_fir:a6|r10[14]              ; 2       ;
; adc_module:p7|adc_fir:a6|r11[14]              ; 2       ;
; adc_module:p7|adc_fir:a6|r12[14]              ; 2       ;
; adc_module:p7|adc_fir:a6|r13[14]              ; 2       ;
; adc_module:p7|adc_fir:a7|r14[14]              ; 2       ;
; adc_module:p7|adc_fir:a7|r10[14]              ; 2       ;
; adc_module:p7|adc_fir:a7|r11[14]              ; 2       ;
; adc_module:p7|adc_fir:a7|r12[14]              ; 2       ;
; adc_module:p7|adc_fir:a7|r13[14]              ; 2       ;
; adc_module:p7|adc_fir:a5|r4[13]               ; 2       ;
; adc_module:p7|adc_fir:a5|r2[13]               ; 2       ;
; adc_module:p7|adc_fir:a5|r3[13]               ; 2       ;
; adc_module:p7|adc_fir:a5|r0[13]               ; 2       ;
; adc_module:p7|adc_fir:a5|r1[13]               ; 2       ;
; adc_module:p7|adc_fir:a5|r5[13]               ; 2       ;
; adc_module:p7|adc_fir:a5|r6[13]               ; 2       ;
; adc_module:p7|adc_fir:a5|r7[13]               ; 2       ;
; adc_module:p7|adc_fir:a5|r8[13]               ; 2       ;
; adc_module:p7|adc_fir:a5|r9[13]               ; 2       ;
; adc_module:p7|adc_fir:a2|r4[13]               ; 2       ;
; adc_module:p7|adc_fir:a2|r2[13]               ; 2       ;
; adc_module:p7|adc_fir:a2|r3[13]               ; 2       ;
; adc_module:p7|adc_fir:a2|r0[13]               ; 2       ;
; adc_module:p7|adc_fir:a2|r1[13]               ; 2       ;
; adc_module:p7|adc_fir:a2|r5[13]               ; 2       ;
; adc_module:p7|adc_fir:a2|r6[13]               ; 2       ;
; adc_module:p7|adc_fir:a2|r7[13]               ; 2       ;
; adc_module:p7|adc_fir:a2|r8[13]               ; 2       ;
; adc_module:p7|adc_fir:a2|r9[13]               ; 2       ;
; adc_module:p7|adc_fir:a3|r4[13]               ; 2       ;
; adc_module:p7|adc_fir:a3|r2[13]               ; 2       ;
; adc_module:p7|adc_fir:a3|r3[13]               ; 2       ;
; adc_module:p7|adc_fir:a3|r0[13]               ; 2       ;
; adc_module:p7|adc_fir:a3|r1[13]               ; 2       ;
; adc_module:p7|adc_fir:a3|r5[13]               ; 2       ;
; adc_module:p7|adc_fir:a3|r6[13]               ; 2       ;
; adc_module:p7|adc_fir:a3|r7[13]               ; 2       ;
; adc_module:p7|adc_fir:a3|r8[13]               ; 2       ;
; adc_module:p7|adc_fir:a3|r9[13]               ; 2       ;
; adc_module:p7|adc_fir:a4|r4[13]               ; 2       ;
; adc_module:p7|adc_fir:a4|r2[13]               ; 2       ;
; adc_module:p7|adc_fir:a4|r3[13]               ; 2       ;
; adc_module:p7|adc_fir:a4|r0[13]               ; 2       ;
; adc_module:p7|adc_fir:a4|r1[13]               ; 2       ;
; adc_module:p7|adc_fir:a4|r5[13]               ; 2       ;
; adc_module:p7|adc_fir:a4|r6[13]               ; 2       ;
; adc_module:p7|adc_fir:a4|r7[13]               ; 2       ;
; adc_module:p7|adc_fir:a4|r8[13]               ; 2       ;
; adc_module:p7|adc_fir:a4|r9[13]               ; 2       ;
; adc_module:p7|adc_fir:a6|r4[13]               ; 2       ;
; adc_module:p7|adc_fir:a6|r2[13]               ; 2       ;
; adc_module:p7|adc_fir:a6|r3[13]               ; 2       ;
; adc_module:p7|adc_fir:a6|r0[13]               ; 2       ;
; adc_module:p7|adc_fir:a6|r1[13]               ; 2       ;
; adc_module:p7|adc_fir:a6|r5[13]               ; 2       ;
; adc_module:p7|adc_fir:a6|r6[13]               ; 2       ;
; adc_module:p7|adc_fir:a6|r7[13]               ; 2       ;
; adc_module:p7|adc_fir:a6|r8[13]               ; 2       ;
; adc_module:p7|adc_fir:a6|r9[13]               ; 2       ;
; adc_module:p7|adc_fir:a7|r4[13]               ; 2       ;
; adc_module:p7|adc_fir:a7|r2[13]               ; 2       ;
; adc_module:p7|adc_fir:a7|r3[13]               ; 2       ;
; adc_module:p7|adc_fir:a7|r0[13]               ; 2       ;
; adc_module:p7|adc_fir:a7|r1[13]               ; 2       ;
; adc_module:p7|adc_fir:a7|r5[13]               ; 2       ;
; adc_module:p7|adc_fir:a7|r6[13]               ; 2       ;
; adc_module:p7|adc_fir:a7|r7[13]               ; 2       ;
; adc_module:p7|adc_fir:a7|r8[13]               ; 2       ;
; adc_module:p7|adc_fir:a7|r9[13]               ; 2       ;
; adc_module:p7|adc_fir:a5|r14[13]              ; 2       ;
; adc_module:p7|adc_fir:a5|r10[13]              ; 2       ;
; adc_module:p7|adc_fir:a5|r11[13]              ; 2       ;
; adc_module:p7|adc_fir:a5|r12[13]              ; 2       ;
; adc_module:p7|adc_fir:a5|r13[13]              ; 2       ;
; adc_module:p7|adc_fir:a2|r14[13]              ; 2       ;
; adc_module:p7|adc_fir:a2|r10[13]              ; 2       ;
; adc_module:p7|adc_fir:a2|r11[13]              ; 2       ;
; adc_module:p7|adc_fir:a2|r12[13]              ; 2       ;
; adc_module:p7|adc_fir:a2|r13[13]              ; 2       ;
; adc_module:p7|adc_fir:a3|r14[13]              ; 2       ;
; adc_module:p7|adc_fir:a3|r10[13]              ; 2       ;
; adc_module:p7|adc_fir:a3|r11[13]              ; 2       ;
; adc_module:p7|adc_fir:a3|r12[13]              ; 2       ;
; adc_module:p7|adc_fir:a3|r13[13]              ; 2       ;
; adc_module:p7|adc_fir:a4|r14[13]              ; 2       ;
; adc_module:p7|adc_fir:a4|r10[13]              ; 2       ;
; adc_module:p7|adc_fir:a4|r11[13]              ; 2       ;
; adc_module:p7|adc_fir:a4|r12[13]              ; 2       ;
; adc_module:p7|adc_fir:a4|r13[13]              ; 2       ;
; adc_module:p7|adc_fir:a6|r14[13]              ; 2       ;
; adc_module:p7|adc_fir:a6|r10[13]              ; 2       ;
; adc_module:p7|adc_fir:a6|r11[13]              ; 2       ;
; adc_module:p7|adc_fir:a6|r12[13]              ; 2       ;
; adc_module:p7|adc_fir:a6|r13[13]              ; 2       ;
; adc_module:p7|adc_fir:a7|r14[13]              ; 2       ;
; adc_module:p7|adc_fir:a7|r10[13]              ; 2       ;
; adc_module:p7|adc_fir:a7|r11[13]              ; 2       ;
; adc_module:p7|adc_fir:a7|r12[13]              ; 2       ;
; adc_module:p7|adc_fir:a7|r13[13]              ; 2       ;
; adc_module:p7|adc_fir:a5|r4[12]               ; 2       ;
; adc_module:p7|adc_fir:a5|r2[12]               ; 2       ;
; adc_module:p7|adc_fir:a5|r3[12]               ; 2       ;
; adc_module:p7|adc_fir:a5|r0[12]               ; 2       ;
; adc_module:p7|adc_fir:a5|r1[12]               ; 2       ;
; adc_module:p7|adc_fir:a5|r5[12]               ; 2       ;
; adc_module:p7|adc_fir:a5|r6[12]               ; 2       ;
; adc_module:p7|adc_fir:a5|r7[12]               ; 2       ;
; adc_module:p7|adc_fir:a5|r8[12]               ; 2       ;
; adc_module:p7|adc_fir:a5|r9[12]               ; 2       ;
; adc_module:p7|adc_fir:a2|r4[12]               ; 2       ;
; adc_module:p7|adc_fir:a2|r2[12]               ; 2       ;
; adc_module:p7|adc_fir:a2|r3[12]               ; 2       ;
; adc_module:p7|adc_fir:a2|r0[12]               ; 2       ;
; adc_module:p7|adc_fir:a2|r1[12]               ; 2       ;
; adc_module:p7|adc_fir:a2|r5[12]               ; 2       ;
; adc_module:p7|adc_fir:a2|r6[12]               ; 2       ;
; adc_module:p7|adc_fir:a2|r7[12]               ; 2       ;
; adc_module:p7|adc_fir:a2|r8[12]               ; 2       ;
; adc_module:p7|adc_fir:a2|r9[12]               ; 2       ;
; adc_module:p7|adc_fir:a3|r4[12]               ; 2       ;
; adc_module:p7|adc_fir:a3|r2[12]               ; 2       ;
; adc_module:p7|adc_fir:a3|r3[12]               ; 2       ;
; adc_module:p7|adc_fir:a3|r0[12]               ; 2       ;
; adc_module:p7|adc_fir:a3|r1[12]               ; 2       ;
; adc_module:p7|adc_fir:a3|r5[12]               ; 2       ;
; adc_module:p7|adc_fir:a3|r6[12]               ; 2       ;
; adc_module:p7|adc_fir:a3|r7[12]               ; 2       ;
; adc_module:p7|adc_fir:a3|r8[12]               ; 2       ;
; adc_module:p7|adc_fir:a3|r9[12]               ; 2       ;
; adc_module:p7|adc_fir:a4|r4[12]               ; 2       ;
; adc_module:p7|adc_fir:a4|r2[12]               ; 2       ;
; adc_module:p7|adc_fir:a4|r3[12]               ; 2       ;
; adc_module:p7|adc_fir:a4|r0[12]               ; 2       ;
; adc_module:p7|adc_fir:a4|r1[12]               ; 2       ;
; adc_module:p7|adc_fir:a4|r5[12]               ; 2       ;
; adc_module:p7|adc_fir:a4|r6[12]               ; 2       ;
; adc_module:p7|adc_fir:a4|r7[12]               ; 2       ;
; adc_module:p7|adc_fir:a4|r8[12]               ; 2       ;
; adc_module:p7|adc_fir:a4|r9[12]               ; 2       ;
; adc_module:p7|adc_fir:a6|r4[12]               ; 2       ;
; adc_module:p7|adc_fir:a6|r2[12]               ; 2       ;
; adc_module:p7|adc_fir:a6|r3[12]               ; 2       ;
; adc_module:p7|adc_fir:a6|r0[12]               ; 2       ;
; adc_module:p7|adc_fir:a6|r1[12]               ; 2       ;
; adc_module:p7|adc_fir:a6|r5[12]               ; 2       ;
; adc_module:p7|adc_fir:a6|r6[12]               ; 2       ;
; adc_module:p7|adc_fir:a6|r7[12]               ; 2       ;
; adc_module:p7|adc_fir:a6|r8[12]               ; 2       ;
; adc_module:p7|adc_fir:a6|r9[12]               ; 2       ;
; adc_module:p7|adc_fir:a7|r4[12]               ; 2       ;
; adc_module:p7|adc_fir:a7|r2[12]               ; 2       ;
; adc_module:p7|adc_fir:a7|r3[12]               ; 2       ;
; adc_module:p7|adc_fir:a7|r0[12]               ; 2       ;
; adc_module:p7|adc_fir:a7|r1[12]               ; 2       ;
; adc_module:p7|adc_fir:a7|r5[12]               ; 2       ;
; adc_module:p7|adc_fir:a7|r6[12]               ; 2       ;
; adc_module:p7|adc_fir:a7|r7[12]               ; 2       ;
; adc_module:p7|adc_fir:a7|r8[12]               ; 2       ;
; adc_module:p7|adc_fir:a7|r9[12]               ; 2       ;
; adc_module:p7|adc_fir:a5|r14[12]              ; 2       ;
; adc_module:p7|adc_fir:a5|r10[12]              ; 2       ;
; adc_module:p7|adc_fir:a5|r11[12]              ; 2       ;
; adc_module:p7|adc_fir:a5|r12[12]              ; 2       ;
; adc_module:p7|adc_fir:a5|r13[12]              ; 2       ;
; adc_module:p7|adc_fir:a2|r14[12]              ; 2       ;
; adc_module:p7|adc_fir:a2|r10[12]              ; 2       ;
; adc_module:p7|adc_fir:a2|r11[12]              ; 2       ;
; adc_module:p7|adc_fir:a2|r12[12]              ; 2       ;
; adc_module:p7|adc_fir:a2|r13[12]              ; 2       ;
; adc_module:p7|adc_fir:a3|r14[12]              ; 2       ;
; adc_module:p7|adc_fir:a3|r10[12]              ; 2       ;
; adc_module:p7|adc_fir:a3|r11[12]              ; 2       ;
; adc_module:p7|adc_fir:a3|r12[12]              ; 2       ;
; adc_module:p7|adc_fir:a3|r13[12]              ; 2       ;
; adc_module:p7|adc_fir:a4|r14[12]              ; 2       ;
; adc_module:p7|adc_fir:a4|r10[12]              ; 2       ;
; adc_module:p7|adc_fir:a4|r11[12]              ; 2       ;
; adc_module:p7|adc_fir:a4|r12[12]              ; 2       ;
; adc_module:p7|adc_fir:a4|r13[12]              ; 2       ;
; adc_module:p7|adc_fir:a6|r14[12]              ; 2       ;
; adc_module:p7|adc_fir:a6|r10[12]              ; 2       ;
; adc_module:p7|adc_fir:a6|r11[12]              ; 2       ;
; adc_module:p7|adc_fir:a6|r12[12]              ; 2       ;
; adc_module:p7|adc_fir:a6|r13[12]              ; 2       ;
; adc_module:p7|adc_fir:a7|r14[12]              ; 2       ;
; adc_module:p7|adc_fir:a7|r10[12]              ; 2       ;
; adc_module:p7|adc_fir:a7|r11[12]              ; 2       ;
; adc_module:p7|adc_fir:a7|r12[12]              ; 2       ;
; adc_module:p7|adc_fir:a7|r13[12]              ; 2       ;
; adc_module:p7|adc_fir:a5|r4[11]               ; 2       ;
; adc_module:p7|adc_fir:a5|r2[11]               ; 2       ;
; adc_module:p7|adc_fir:a5|r3[11]               ; 2       ;
; adc_module:p7|adc_fir:a5|r0[11]               ; 2       ;
; adc_module:p7|adc_fir:a5|r1[11]               ; 2       ;
; adc_module:p7|adc_fir:a5|r5[11]               ; 2       ;
; adc_module:p7|adc_fir:a5|r6[11]               ; 2       ;
; adc_module:p7|adc_fir:a5|r7[11]               ; 2       ;
; adc_module:p7|adc_fir:a5|r8[11]               ; 2       ;
; adc_module:p7|adc_fir:a5|r9[11]               ; 2       ;
; adc_module:p7|adc_fir:a2|r4[11]               ; 2       ;
; adc_module:p7|adc_fir:a2|r2[11]               ; 2       ;
; adc_module:p7|adc_fir:a2|r3[11]               ; 2       ;
; adc_module:p7|adc_fir:a2|r0[11]               ; 2       ;
; adc_module:p7|adc_fir:a2|r1[11]               ; 2       ;
; adc_module:p7|adc_fir:a2|r5[11]               ; 2       ;
; adc_module:p7|adc_fir:a2|r6[11]               ; 2       ;
; adc_module:p7|adc_fir:a2|r7[11]               ; 2       ;
; adc_module:p7|adc_fir:a2|r8[11]               ; 2       ;
; adc_module:p7|adc_fir:a2|r9[11]               ; 2       ;
; adc_module:p7|adc_fir:a3|r4[11]               ; 2       ;
; adc_module:p7|adc_fir:a3|r2[11]               ; 2       ;
; adc_module:p7|adc_fir:a3|r3[11]               ; 2       ;
; adc_module:p7|adc_fir:a3|r0[11]               ; 2       ;
; adc_module:p7|adc_fir:a3|r1[11]               ; 2       ;
; adc_module:p7|adc_fir:a3|r5[11]               ; 2       ;
; adc_module:p7|adc_fir:a3|r6[11]               ; 2       ;
; adc_module:p7|adc_fir:a3|r7[11]               ; 2       ;
; adc_module:p7|adc_fir:a3|r8[11]               ; 2       ;
; adc_module:p7|adc_fir:a3|r9[11]               ; 2       ;
; adc_module:p7|adc_fir:a4|r4[11]               ; 2       ;
; adc_module:p7|adc_fir:a4|r2[11]               ; 2       ;
; adc_module:p7|adc_fir:a4|r3[11]               ; 2       ;
; adc_module:p7|adc_fir:a4|r0[11]               ; 2       ;
; adc_module:p7|adc_fir:a4|r1[11]               ; 2       ;
; adc_module:p7|adc_fir:a4|r5[11]               ; 2       ;
; adc_module:p7|adc_fir:a4|r6[11]               ; 2       ;
; adc_module:p7|adc_fir:a4|r7[11]               ; 2       ;
; adc_module:p7|adc_fir:a4|r8[11]               ; 2       ;
; adc_module:p7|adc_fir:a4|r9[11]               ; 2       ;
; adc_module:p7|adc_fir:a6|r4[11]               ; 2       ;
; adc_module:p7|adc_fir:a6|r2[11]               ; 2       ;
; adc_module:p7|adc_fir:a6|r3[11]               ; 2       ;
; adc_module:p7|adc_fir:a6|r0[11]               ; 2       ;
; adc_module:p7|adc_fir:a6|r1[11]               ; 2       ;
; adc_module:p7|adc_fir:a6|r5[11]               ; 2       ;
; adc_module:p7|adc_fir:a6|r6[11]               ; 2       ;
; adc_module:p7|adc_fir:a6|r7[11]               ; 2       ;
; adc_module:p7|adc_fir:a6|r8[11]               ; 2       ;
; adc_module:p7|adc_fir:a6|r9[11]               ; 2       ;
; adc_module:p7|adc_fir:a7|r4[11]               ; 2       ;
; adc_module:p7|adc_fir:a7|r2[11]               ; 2       ;
; adc_module:p7|adc_fir:a7|r3[11]               ; 2       ;
; adc_module:p7|adc_fir:a7|r0[11]               ; 2       ;
; adc_module:p7|adc_fir:a7|r1[11]               ; 2       ;
; adc_module:p7|adc_fir:a7|r5[11]               ; 2       ;
; adc_module:p7|adc_fir:a7|r6[11]               ; 2       ;
; adc_module:p7|adc_fir:a7|r7[11]               ; 2       ;
; adc_module:p7|adc_fir:a7|r8[11]               ; 2       ;
; adc_module:p7|adc_fir:a7|r9[11]               ; 2       ;
; adc_module:p7|adc_fir:a5|r14[11]              ; 2       ;
; adc_module:p7|adc_fir:a5|r10[11]              ; 2       ;
; adc_module:p7|adc_fir:a5|r11[11]              ; 2       ;
; adc_module:p7|adc_fir:a5|r12[11]              ; 2       ;
; adc_module:p7|adc_fir:a5|r13[11]              ; 2       ;
; adc_module:p7|adc_fir:a2|r14[11]              ; 2       ;
; adc_module:p7|adc_fir:a2|r10[11]              ; 2       ;
; adc_module:p7|adc_fir:a2|r11[11]              ; 2       ;
; adc_module:p7|adc_fir:a2|r12[11]              ; 2       ;
; adc_module:p7|adc_fir:a2|r13[11]              ; 2       ;
; adc_module:p7|adc_fir:a3|r14[11]              ; 2       ;
; adc_module:p7|adc_fir:a3|r10[11]              ; 2       ;
; adc_module:p7|adc_fir:a3|r11[11]              ; 2       ;
; adc_module:p7|adc_fir:a3|r12[11]              ; 2       ;
; adc_module:p7|adc_fir:a3|r13[11]              ; 2       ;
; adc_module:p7|adc_fir:a4|r14[11]              ; 2       ;
; adc_module:p7|adc_fir:a4|r10[11]              ; 2       ;
; adc_module:p7|adc_fir:a4|r11[11]              ; 2       ;
; adc_module:p7|adc_fir:a4|r12[11]              ; 2       ;
; adc_module:p7|adc_fir:a4|r13[11]              ; 2       ;
; adc_module:p7|adc_fir:a6|r14[11]              ; 2       ;
; adc_module:p7|adc_fir:a6|r10[11]              ; 2       ;
; adc_module:p7|adc_fir:a6|r11[11]              ; 2       ;
; adc_module:p7|adc_fir:a6|r12[11]              ; 2       ;
; adc_module:p7|adc_fir:a6|r13[11]              ; 2       ;
; adc_module:p7|adc_fir:a7|r14[11]              ; 2       ;
; adc_module:p7|adc_fir:a7|r10[11]              ; 2       ;
; adc_module:p7|adc_fir:a7|r11[11]              ; 2       ;
; adc_module:p7|adc_fir:a7|r12[11]              ; 2       ;
; adc_module:p7|adc_fir:a7|r13[11]              ; 2       ;
; adc_module:p7|adc_fir:a5|r4[10]               ; 2       ;
; adc_module:p7|adc_fir:a5|r2[10]               ; 2       ;
; adc_module:p7|adc_fir:a5|r3[10]               ; 2       ;
; adc_module:p7|adc_fir:a5|r0[10]               ; 2       ;
; adc_module:p7|adc_fir:a5|r1[10]               ; 2       ;
; adc_module:p7|adc_fir:a5|r5[10]               ; 2       ;
; adc_module:p7|adc_fir:a5|r6[10]               ; 2       ;
; adc_module:p7|adc_fir:a5|r7[10]               ; 2       ;
; adc_module:p7|adc_fir:a5|r8[10]               ; 2       ;
; adc_module:p7|adc_fir:a5|r9[10]               ; 2       ;
; adc_module:p7|adc_fir:a2|r4[10]               ; 2       ;
; adc_module:p7|adc_fir:a2|r2[10]               ; 2       ;
; adc_module:p7|adc_fir:a2|r3[10]               ; 2       ;
; adc_module:p7|adc_fir:a2|r0[10]               ; 2       ;
; adc_module:p7|adc_fir:a2|r1[10]               ; 2       ;
; adc_module:p7|adc_fir:a2|r5[10]               ; 2       ;
; adc_module:p7|adc_fir:a2|r6[10]               ; 2       ;
; adc_module:p7|adc_fir:a2|r7[10]               ; 2       ;
; adc_module:p7|adc_fir:a2|r8[10]               ; 2       ;
; adc_module:p7|adc_fir:a2|r9[10]               ; 2       ;
; adc_module:p7|adc_fir:a3|r4[10]               ; 2       ;
; adc_module:p7|adc_fir:a3|r2[10]               ; 2       ;
; adc_module:p7|adc_fir:a3|r3[10]               ; 2       ;
; adc_module:p7|adc_fir:a3|r0[10]               ; 2       ;
; adc_module:p7|adc_fir:a3|r1[10]               ; 2       ;
; adc_module:p7|adc_fir:a3|r5[10]               ; 2       ;
; adc_module:p7|adc_fir:a3|r6[10]               ; 2       ;
; adc_module:p7|adc_fir:a3|r7[10]               ; 2       ;
; adc_module:p7|adc_fir:a3|r8[10]               ; 2       ;
; adc_module:p7|adc_fir:a3|r9[10]               ; 2       ;
; adc_module:p7|adc_fir:a4|r4[10]               ; 2       ;
; adc_module:p7|adc_fir:a4|r2[10]               ; 2       ;
; adc_module:p7|adc_fir:a4|r3[10]               ; 2       ;
; adc_module:p7|adc_fir:a4|r0[10]               ; 2       ;
; adc_module:p7|adc_fir:a4|r1[10]               ; 2       ;
; adc_module:p7|adc_fir:a4|r5[10]               ; 2       ;
; adc_module:p7|adc_fir:a4|r6[10]               ; 2       ;
; adc_module:p7|adc_fir:a4|r7[10]               ; 2       ;
; adc_module:p7|adc_fir:a4|r8[10]               ; 2       ;
; adc_module:p7|adc_fir:a4|r9[10]               ; 2       ;
; adc_module:p7|adc_fir:a6|r4[10]               ; 2       ;
; adc_module:p7|adc_fir:a6|r2[10]               ; 2       ;
; adc_module:p7|adc_fir:a6|r3[10]               ; 2       ;
; adc_module:p7|adc_fir:a6|r0[10]               ; 2       ;
; adc_module:p7|adc_fir:a6|r1[10]               ; 2       ;
; adc_module:p7|adc_fir:a6|r5[10]               ; 2       ;
; adc_module:p7|adc_fir:a6|r6[10]               ; 2       ;
; adc_module:p7|adc_fir:a6|r7[10]               ; 2       ;
; adc_module:p7|adc_fir:a6|r8[10]               ; 2       ;
; adc_module:p7|adc_fir:a6|r9[10]               ; 2       ;
; adc_module:p7|adc_fir:a7|r4[10]               ; 2       ;
; adc_module:p7|adc_fir:a7|r2[10]               ; 2       ;
; adc_module:p7|adc_fir:a7|r3[10]               ; 2       ;
; adc_module:p7|adc_fir:a7|r0[10]               ; 2       ;
; adc_module:p7|adc_fir:a7|r1[10]               ; 2       ;
; adc_module:p7|adc_fir:a7|r5[10]               ; 2       ;
; adc_module:p7|adc_fir:a7|r6[10]               ; 2       ;
; adc_module:p7|adc_fir:a7|r7[10]               ; 2       ;
; adc_module:p7|adc_fir:a7|r8[10]               ; 2       ;
; adc_module:p7|adc_fir:a7|r9[10]               ; 2       ;
; adc_module:p7|adc_fir:a5|r14[10]              ; 2       ;
; adc_module:p7|adc_fir:a5|r10[10]              ; 2       ;
; adc_module:p7|adc_fir:a5|r11[10]              ; 2       ;
; adc_module:p7|adc_fir:a5|r12[10]              ; 2       ;
; adc_module:p7|adc_fir:a5|r13[10]              ; 2       ;
; adc_module:p7|adc_fir:a2|r14[10]              ; 2       ;
; adc_module:p7|adc_fir:a2|r10[10]              ; 2       ;
; adc_module:p7|adc_fir:a2|r11[10]              ; 2       ;
; adc_module:p7|adc_fir:a2|r12[10]              ; 2       ;
; adc_module:p7|adc_fir:a2|r13[10]              ; 2       ;
; adc_module:p7|adc_fir:a3|r14[10]              ; 2       ;
; adc_module:p7|adc_fir:a3|r10[10]              ; 2       ;
; adc_module:p7|adc_fir:a3|r11[10]              ; 2       ;
; adc_module:p7|adc_fir:a3|r12[10]              ; 2       ;
; adc_module:p7|adc_fir:a3|r13[10]              ; 2       ;
; adc_module:p7|adc_fir:a4|r14[10]              ; 2       ;
; adc_module:p7|adc_fir:a4|r10[10]              ; 2       ;
; adc_module:p7|adc_fir:a4|r11[10]              ; 2       ;
; adc_module:p7|adc_fir:a4|r12[10]              ; 2       ;
; adc_module:p7|adc_fir:a4|r13[10]              ; 2       ;
; adc_module:p7|adc_fir:a6|r14[10]              ; 2       ;
; adc_module:p7|adc_fir:a6|r10[10]              ; 2       ;
; adc_module:p7|adc_fir:a6|r11[10]              ; 2       ;
; adc_module:p7|adc_fir:a6|r12[10]              ; 2       ;
; adc_module:p7|adc_fir:a6|r13[10]              ; 2       ;
; adc_module:p7|adc_fir:a7|r14[10]              ; 2       ;
; adc_module:p7|adc_fir:a7|r10[10]              ; 2       ;
; adc_module:p7|adc_fir:a7|r11[10]              ; 2       ;
; adc_module:p7|adc_fir:a7|r12[10]              ; 2       ;
; adc_module:p7|adc_fir:a7|r13[10]              ; 2       ;
; adc_module:p7|adc_fir:a5|r4[9]                ; 2       ;
; adc_module:p7|adc_fir:a5|r2[9]                ; 2       ;
; adc_module:p7|adc_fir:a5|r3[9]                ; 2       ;
; adc_module:p7|adc_fir:a5|r0[9]                ; 2       ;
; adc_module:p7|adc_fir:a5|r1[9]                ; 2       ;
; adc_module:p7|adc_fir:a5|r5[9]                ; 2       ;
; adc_module:p7|adc_fir:a5|r6[9]                ; 2       ;
; adc_module:p7|adc_fir:a5|r7[9]                ; 2       ;
; adc_module:p7|adc_fir:a5|r8[9]                ; 2       ;
; adc_module:p7|adc_fir:a5|r9[9]                ; 2       ;
; adc_module:p7|adc_fir:a2|r4[9]                ; 2       ;
; adc_module:p7|adc_fir:a2|r2[9]                ; 2       ;
; adc_module:p7|adc_fir:a2|r3[9]                ; 2       ;
; adc_module:p7|adc_fir:a2|r0[9]                ; 2       ;
; adc_module:p7|adc_fir:a2|r1[9]                ; 2       ;
; adc_module:p7|adc_fir:a2|r5[9]                ; 2       ;
; adc_module:p7|adc_fir:a2|r6[9]                ; 2       ;
; adc_module:p7|adc_fir:a2|r7[9]                ; 2       ;
; adc_module:p7|adc_fir:a2|r8[9]                ; 2       ;
; adc_module:p7|adc_fir:a2|r9[9]                ; 2       ;
; adc_module:p7|adc_fir:a3|r4[9]                ; 2       ;
; adc_module:p7|adc_fir:a3|r2[9]                ; 2       ;
; adc_module:p7|adc_fir:a3|r3[9]                ; 2       ;
; adc_module:p7|adc_fir:a3|r0[9]                ; 2       ;
; adc_module:p7|adc_fir:a3|r1[9]                ; 2       ;
; adc_module:p7|adc_fir:a3|r5[9]                ; 2       ;
; adc_module:p7|adc_fir:a3|r6[9]                ; 2       ;
; adc_module:p7|adc_fir:a3|r7[9]                ; 2       ;
; adc_module:p7|adc_fir:a3|r8[9]                ; 2       ;
; adc_module:p7|adc_fir:a3|r9[9]                ; 2       ;
; adc_module:p7|adc_fir:a4|r4[9]                ; 2       ;
; adc_module:p7|adc_fir:a4|r2[9]                ; 2       ;
; adc_module:p7|adc_fir:a4|r3[9]                ; 2       ;
; adc_module:p7|adc_fir:a4|r0[9]                ; 2       ;
; adc_module:p7|adc_fir:a4|r1[9]                ; 2       ;
; adc_module:p7|adc_fir:a4|r5[9]                ; 2       ;
; adc_module:p7|adc_fir:a4|r6[9]                ; 2       ;
; adc_module:p7|adc_fir:a4|r7[9]                ; 2       ;
; adc_module:p7|adc_fir:a4|r8[9]                ; 2       ;
; adc_module:p7|adc_fir:a4|r9[9]                ; 2       ;
; adc_module:p7|adc_fir:a6|r4[9]                ; 2       ;
; adc_module:p7|adc_fir:a6|r2[9]                ; 2       ;
; adc_module:p7|adc_fir:a6|r3[9]                ; 2       ;
; adc_module:p7|adc_fir:a6|r0[9]                ; 2       ;
; adc_module:p7|adc_fir:a6|r1[9]                ; 2       ;
; adc_module:p7|adc_fir:a6|r5[9]                ; 2       ;
; adc_module:p7|adc_fir:a6|r6[9]                ; 2       ;
; adc_module:p7|adc_fir:a6|r7[9]                ; 2       ;
; adc_module:p7|adc_fir:a6|r8[9]                ; 2       ;
; adc_module:p7|adc_fir:a6|r9[9]                ; 2       ;
; adc_module:p7|adc_fir:a7|r4[9]                ; 2       ;
; adc_module:p7|adc_fir:a7|r2[9]                ; 2       ;
; adc_module:p7|adc_fir:a7|r3[9]                ; 2       ;
; adc_module:p7|adc_fir:a7|r0[9]                ; 2       ;
; adc_module:p7|adc_fir:a7|r1[9]                ; 2       ;
; adc_module:p7|adc_fir:a7|r5[9]                ; 2       ;
; adc_module:p7|adc_fir:a7|r6[9]                ; 2       ;
; adc_module:p7|adc_fir:a7|r7[9]                ; 2       ;
; adc_module:p7|adc_fir:a7|r8[9]                ; 2       ;
; adc_module:p7|adc_fir:a7|r9[9]                ; 2       ;
; adc_module:p7|adc_fir:a5|r14[9]               ; 2       ;
; adc_module:p7|adc_fir:a5|r10[9]               ; 2       ;
; adc_module:p7|adc_fir:a5|r11[9]               ; 2       ;
; adc_module:p7|adc_fir:a5|r12[9]               ; 2       ;
; adc_module:p7|adc_fir:a5|r13[9]               ; 2       ;
; adc_module:p7|adc_fir:a2|r14[9]               ; 2       ;
; adc_module:p7|adc_fir:a2|r10[9]               ; 2       ;
; adc_module:p7|adc_fir:a2|r11[9]               ; 2       ;
; adc_module:p7|adc_fir:a2|r12[9]               ; 2       ;
; adc_module:p7|adc_fir:a2|r13[9]               ; 2       ;
; adc_module:p7|adc_fir:a3|r14[9]               ; 2       ;
; adc_module:p7|adc_fir:a3|r10[9]               ; 2       ;
; adc_module:p7|adc_fir:a3|r11[9]               ; 2       ;
; adc_module:p7|adc_fir:a3|r12[9]               ; 2       ;
; adc_module:p7|adc_fir:a3|r13[9]               ; 2       ;
; adc_module:p7|adc_fir:a4|r14[9]               ; 2       ;
; adc_module:p7|adc_fir:a4|r10[9]               ; 2       ;
; adc_module:p7|adc_fir:a4|r11[9]               ; 2       ;
; adc_module:p7|adc_fir:a4|r12[9]               ; 2       ;
; adc_module:p7|adc_fir:a4|r13[9]               ; 2       ;
; adc_module:p7|adc_fir:a6|r14[9]               ; 2       ;
; adc_module:p7|adc_fir:a6|r10[9]               ; 2       ;
; adc_module:p7|adc_fir:a6|r11[9]               ; 2       ;
; adc_module:p7|adc_fir:a6|r12[9]               ; 2       ;
; adc_module:p7|adc_fir:a6|r13[9]               ; 2       ;
; adc_module:p7|adc_fir:a7|r14[9]               ; 2       ;
; adc_module:p7|adc_fir:a7|r10[9]               ; 2       ;
; adc_module:p7|adc_fir:a7|r11[9]               ; 2       ;
; adc_module:p7|adc_fir:a7|r12[9]               ; 2       ;
; adc_module:p7|adc_fir:a7|r13[9]               ; 2       ;
; adc_module:p7|adc_fir:a5|r4[8]                ; 2       ;
; adc_module:p7|adc_fir:a5|r2[8]                ; 2       ;
; adc_module:p7|adc_fir:a5|r3[8]                ; 2       ;
; adc_module:p7|adc_fir:a5|r0[8]                ; 2       ;
; adc_module:p7|adc_fir:a5|r1[8]                ; 2       ;
; adc_module:p7|adc_fir:a5|r5[8]                ; 2       ;
; adc_module:p7|adc_fir:a5|r6[8]                ; 2       ;
; adc_module:p7|adc_fir:a5|r7[8]                ; 2       ;
; adc_module:p7|adc_fir:a5|r8[8]                ; 2       ;
; adc_module:p7|adc_fir:a5|r9[8]                ; 2       ;
; adc_module:p7|adc_fir:a2|r4[8]                ; 2       ;
; adc_module:p7|adc_fir:a2|r2[8]                ; 2       ;
; adc_module:p7|adc_fir:a2|r3[8]                ; 2       ;
; adc_module:p7|adc_fir:a2|r0[8]                ; 2       ;
; adc_module:p7|adc_fir:a2|r1[8]                ; 2       ;
; adc_module:p7|adc_fir:a2|r5[8]                ; 2       ;
; adc_module:p7|adc_fir:a2|r6[8]                ; 2       ;
; adc_module:p7|adc_fir:a2|r7[8]                ; 2       ;
; adc_module:p7|adc_fir:a2|r8[8]                ; 2       ;
; adc_module:p7|adc_fir:a2|r9[8]                ; 2       ;
; adc_module:p7|adc_fir:a3|r4[8]                ; 2       ;
; adc_module:p7|adc_fir:a3|r2[8]                ; 2       ;
; adc_module:p7|adc_fir:a3|r3[8]                ; 2       ;
; adc_module:p7|adc_fir:a3|r0[8]                ; 2       ;
; adc_module:p7|adc_fir:a3|r1[8]                ; 2       ;
; adc_module:p7|adc_fir:a3|r5[8]                ; 2       ;
; adc_module:p7|adc_fir:a3|r6[8]                ; 2       ;
; adc_module:p7|adc_fir:a3|r7[8]                ; 2       ;
; adc_module:p7|adc_fir:a3|r8[8]                ; 2       ;
; adc_module:p7|adc_fir:a3|r9[8]                ; 2       ;
; adc_module:p7|adc_fir:a4|r4[8]                ; 2       ;
; adc_module:p7|adc_fir:a4|r2[8]                ; 2       ;
; adc_module:p7|adc_fir:a4|r3[8]                ; 2       ;
; adc_module:p7|adc_fir:a4|r0[8]                ; 2       ;
; adc_module:p7|adc_fir:a4|r1[8]                ; 2       ;
; adc_module:p7|adc_fir:a4|r5[8]                ; 2       ;
; adc_module:p7|adc_fir:a4|r6[8]                ; 2       ;
; adc_module:p7|adc_fir:a4|r7[8]                ; 2       ;
; adc_module:p7|adc_fir:a4|r8[8]                ; 2       ;
; adc_module:p7|adc_fir:a4|r9[8]                ; 2       ;
; adc_module:p7|adc_fir:a6|r4[8]                ; 2       ;
; adc_module:p7|adc_fir:a6|r2[8]                ; 2       ;
; adc_module:p7|adc_fir:a6|r3[8]                ; 2       ;
; adc_module:p7|adc_fir:a6|r0[8]                ; 2       ;
; adc_module:p7|adc_fir:a6|r1[8]                ; 2       ;
; adc_module:p7|adc_fir:a6|r5[8]                ; 2       ;
; adc_module:p7|adc_fir:a6|r6[8]                ; 2       ;
; adc_module:p7|adc_fir:a6|r7[8]                ; 2       ;
; adc_module:p7|adc_fir:a6|r8[8]                ; 2       ;
; adc_module:p7|adc_fir:a6|r9[8]                ; 2       ;
; adc_module:p7|adc_fir:a7|r4[8]                ; 2       ;
; adc_module:p7|adc_fir:a7|r2[8]                ; 2       ;
; adc_module:p7|adc_fir:a7|r3[8]                ; 2       ;
; adc_module:p7|adc_fir:a7|r0[8]                ; 2       ;
; adc_module:p7|adc_fir:a7|r1[8]                ; 2       ;
; adc_module:p7|adc_fir:a7|r5[8]                ; 2       ;
; adc_module:p7|adc_fir:a7|r6[8]                ; 2       ;
; adc_module:p7|adc_fir:a7|r7[8]                ; 2       ;
; adc_module:p7|adc_fir:a7|r8[8]                ; 2       ;
; adc_module:p7|adc_fir:a7|r9[8]                ; 2       ;
; adc_module:p7|adc_fir:a5|r14[8]               ; 2       ;
; adc_module:p7|adc_fir:a5|r10[8]               ; 2       ;
; adc_module:p7|adc_fir:a5|r11[8]               ; 2       ;
; adc_module:p7|adc_fir:a5|r12[8]               ; 2       ;
; adc_module:p7|adc_fir:a5|r13[8]               ; 2       ;
; adc_module:p7|adc_fir:a2|r14[8]               ; 2       ;
; adc_module:p7|adc_fir:a2|r10[8]               ; 2       ;
; adc_module:p7|adc_fir:a2|r11[8]               ; 2       ;
; adc_module:p7|adc_fir:a2|r12[8]               ; 2       ;
; adc_module:p7|adc_fir:a2|r13[8]               ; 2       ;
; adc_module:p7|adc_fir:a3|r14[8]               ; 2       ;
; adc_module:p7|adc_fir:a3|r10[8]               ; 2       ;
; adc_module:p7|adc_fir:a3|r11[8]               ; 2       ;
; adc_module:p7|adc_fir:a3|r12[8]               ; 2       ;
; adc_module:p7|adc_fir:a3|r13[8]               ; 2       ;
; adc_module:p7|adc_fir:a4|r14[8]               ; 2       ;
; adc_module:p7|adc_fir:a4|r10[8]               ; 2       ;
; adc_module:p7|adc_fir:a4|r11[8]               ; 2       ;
; adc_module:p7|adc_fir:a4|r12[8]               ; 2       ;
; adc_module:p7|adc_fir:a4|r13[8]               ; 2       ;
; adc_module:p7|adc_fir:a6|r14[8]               ; 2       ;
; adc_module:p7|adc_fir:a6|r10[8]               ; 2       ;
; adc_module:p7|adc_fir:a6|r11[8]               ; 2       ;
; adc_module:p7|adc_fir:a6|r12[8]               ; 2       ;
; adc_module:p7|adc_fir:a6|r13[8]               ; 2       ;
; adc_module:p7|adc_fir:a7|r14[8]               ; 2       ;
; adc_module:p7|adc_fir:a7|r10[8]               ; 2       ;
; adc_module:p7|adc_fir:a7|r11[8]               ; 2       ;
; adc_module:p7|adc_fir:a7|r12[8]               ; 2       ;
; adc_module:p7|adc_fir:a7|r13[8]               ; 2       ;
; adc_module:p7|adc_fir:a5|r4[7]                ; 2       ;
; adc_module:p7|adc_fir:a5|r2[7]                ; 2       ;
; adc_module:p7|adc_fir:a5|r3[7]                ; 2       ;
; adc_module:p7|adc_fir:a5|r0[7]                ; 2       ;
; adc_module:p7|adc_fir:a5|r1[7]                ; 2       ;
; adc_module:p7|adc_fir:a5|r5[7]                ; 2       ;
; adc_module:p7|adc_fir:a5|r6[7]                ; 2       ;
; adc_module:p7|adc_fir:a5|r7[7]                ; 2       ;
; adc_module:p7|adc_fir:a5|r8[7]                ; 2       ;
; adc_module:p7|adc_fir:a5|r9[7]                ; 2       ;
; adc_module:p7|adc_fir:a2|r4[7]                ; 2       ;
; adc_module:p7|adc_fir:a2|r2[7]                ; 2       ;
; adc_module:p7|adc_fir:a2|r3[7]                ; 2       ;
; adc_module:p7|adc_fir:a2|r0[7]                ; 2       ;
; adc_module:p7|adc_fir:a2|r1[7]                ; 2       ;
; adc_module:p7|adc_fir:a2|r5[7]                ; 2       ;
; adc_module:p7|adc_fir:a2|r6[7]                ; 2       ;
; adc_module:p7|adc_fir:a2|r7[7]                ; 2       ;
; adc_module:p7|adc_fir:a2|r8[7]                ; 2       ;
; adc_module:p7|adc_fir:a2|r9[7]                ; 2       ;
; adc_module:p7|adc_fir:a3|r4[7]                ; 2       ;
; adc_module:p7|adc_fir:a3|r2[7]                ; 2       ;
; adc_module:p7|adc_fir:a3|r3[7]                ; 2       ;
; adc_module:p7|adc_fir:a3|r0[7]                ; 2       ;
; adc_module:p7|adc_fir:a3|r1[7]                ; 2       ;
; adc_module:p7|adc_fir:a3|r5[7]                ; 2       ;
; adc_module:p7|adc_fir:a3|r6[7]                ; 2       ;
; adc_module:p7|adc_fir:a3|r7[7]                ; 2       ;
; adc_module:p7|adc_fir:a3|r8[7]                ; 2       ;
; adc_module:p7|adc_fir:a3|r9[7]                ; 2       ;
; adc_module:p7|adc_fir:a4|r4[7]                ; 2       ;
; adc_module:p7|adc_fir:a4|r2[7]                ; 2       ;
; adc_module:p7|adc_fir:a4|r3[7]                ; 2       ;
; adc_module:p7|adc_fir:a4|r0[7]                ; 2       ;
; adc_module:p7|adc_fir:a4|r1[7]                ; 2       ;
; adc_module:p7|adc_fir:a4|r5[7]                ; 2       ;
; adc_module:p7|adc_fir:a4|r6[7]                ; 2       ;
; adc_module:p7|adc_fir:a4|r7[7]                ; 2       ;
; adc_module:p7|adc_fir:a4|r8[7]                ; 2       ;
; adc_module:p7|adc_fir:a4|r9[7]                ; 2       ;
; adc_module:p7|adc_fir:a6|r4[7]                ; 2       ;
; adc_module:p7|adc_fir:a6|r2[7]                ; 2       ;
; adc_module:p7|adc_fir:a6|r3[7]                ; 2       ;
; adc_module:p7|adc_fir:a6|r0[7]                ; 2       ;
; adc_module:p7|adc_fir:a6|r1[7]                ; 2       ;
; adc_module:p7|adc_fir:a6|r5[7]                ; 2       ;
; adc_module:p7|adc_fir:a6|r6[7]                ; 2       ;
; adc_module:p7|adc_fir:a6|r7[7]                ; 2       ;
; adc_module:p7|adc_fir:a6|r8[7]                ; 2       ;
; adc_module:p7|adc_fir:a6|r9[7]                ; 2       ;
; adc_module:p7|adc_fir:a7|r4[7]                ; 2       ;
; adc_module:p7|adc_fir:a7|r2[7]                ; 2       ;
; adc_module:p7|adc_fir:a7|r3[7]                ; 2       ;
; adc_module:p7|adc_fir:a7|r0[7]                ; 2       ;
; adc_module:p7|adc_fir:a7|r1[7]                ; 2       ;
; adc_module:p7|adc_fir:a7|r5[7]                ; 2       ;
; adc_module:p7|adc_fir:a7|r6[7]                ; 2       ;
; adc_module:p7|adc_fir:a7|r7[7]                ; 2       ;
; adc_module:p7|adc_fir:a7|r8[7]                ; 2       ;
; adc_module:p7|adc_fir:a7|r9[7]                ; 2       ;
; adc_module:p7|adc_fir:a5|r14[7]               ; 2       ;
; adc_module:p7|adc_fir:a5|r10[7]               ; 2       ;
; adc_module:p7|adc_fir:a5|r11[7]               ; 2       ;
; adc_module:p7|adc_fir:a5|r12[7]               ; 2       ;
; adc_module:p7|adc_fir:a5|r13[7]               ; 2       ;
+-----------------------------------------------+---------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 4,130 / 32,401 ( 13 % ) ;
; C16 interconnects     ; 71 / 1,326 ( 5 % )      ;
; C4 interconnects      ; 1,585 / 21,816 ( 7 % )  ;
; Direct links          ; 1,264 / 32,401 ( 4 % )  ;
; Global clocks         ; 10 / 10 ( 100 % )       ;
; Local interconnects   ; 1,142 / 10,320 ( 11 % ) ;
; R24 interconnects     ; 79 / 1,289 ( 6 % )      ;
; R4 interconnects      ; 2,278 / 28,186 ( 8 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.20) ; Number of LABs  (Total = 245) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 12                            ;
; 2                                           ; 10                            ;
; 3                                           ; 5                             ;
; 4                                           ; 4                             ;
; 5                                           ; 2                             ;
; 6                                           ; 6                             ;
; 7                                           ; 3                             ;
; 8                                           ; 5                             ;
; 9                                           ; 13                            ;
; 10                                          ; 15                            ;
; 11                                          ; 12                            ;
; 12                                          ; 8                             ;
; 13                                          ; 9                             ;
; 14                                          ; 17                            ;
; 15                                          ; 16                            ;
; 16                                          ; 108                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.67) ; Number of LABs  (Total = 245) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 196                           ;
; 1 Clock                            ; 188                           ;
; 1 Clock enable                     ; 9                             ;
; 1 Sync. clear                      ; 3                             ;
; 2 Clock enables                    ; 4                             ;
; 2 Clocks                           ; 9                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.26) ; Number of LABs  (Total = 245) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 10                            ;
; 3                                            ; 3                             ;
; 4                                            ; 7                             ;
; 5                                            ; 2                             ;
; 6                                            ; 4                             ;
; 7                                            ; 1                             ;
; 8                                            ; 5                             ;
; 9                                            ; 12                            ;
; 10                                           ; 12                            ;
; 11                                           ; 4                             ;
; 12                                           ; 11                            ;
; 13                                           ; 9                             ;
; 14                                           ; 9                             ;
; 15                                           ; 10                            ;
; 16                                           ; 6                             ;
; 17                                           ; 1                             ;
; 18                                           ; 2                             ;
; 19                                           ; 4                             ;
; 20                                           ; 7                             ;
; 21                                           ; 4                             ;
; 22                                           ; 5                             ;
; 23                                           ; 4                             ;
; 24                                           ; 11                            ;
; 25                                           ; 7                             ;
; 26                                           ; 8                             ;
; 27                                           ; 17                            ;
; 28                                           ; 10                            ;
; 29                                           ; 12                            ;
; 30                                           ; 16                            ;
; 31                                           ; 13                            ;
; 32                                           ; 16                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 12.01) ; Number of LABs  (Total = 245) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 14                            ;
; 2                                                ; 11                            ;
; 3                                                ; 8                             ;
; 4                                                ; 7                             ;
; 5                                                ; 7                             ;
; 6                                                ; 6                             ;
; 7                                                ; 4                             ;
; 8                                                ; 5                             ;
; 9                                                ; 16                            ;
; 10                                               ; 26                            ;
; 11                                               ; 9                             ;
; 12                                               ; 10                            ;
; 13                                               ; 8                             ;
; 14                                               ; 14                            ;
; 15                                               ; 13                            ;
; 16                                               ; 15                            ;
; 17                                               ; 20                            ;
; 18                                               ; 11                            ;
; 19                                               ; 14                            ;
; 20                                               ; 11                            ;
; 21                                               ; 5                             ;
; 22                                               ; 4                             ;
; 23                                               ; 4                             ;
; 24                                               ; 1                             ;
; 25                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.83) ; Number of LABs  (Total = 245) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 12                            ;
; 4                                            ; 15                            ;
; 5                                            ; 7                             ;
; 6                                            ; 7                             ;
; 7                                            ; 2                             ;
; 8                                            ; 4                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 5                             ;
; 13                                           ; 9                             ;
; 14                                           ; 21                            ;
; 15                                           ; 19                            ;
; 16                                           ; 10                            ;
; 17                                           ; 23                            ;
; 18                                           ; 17                            ;
; 19                                           ; 12                            ;
; 20                                           ; 7                             ;
; 21                                           ; 13                            ;
; 22                                           ; 3                             ;
; 23                                           ; 8                             ;
; 24                                           ; 5                             ;
; 25                                           ; 14                            ;
; 26                                           ; 6                             ;
; 27                                           ; 7                             ;
; 28                                           ; 5                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 46           ; 0            ; 46           ; 0            ; 0            ; 64        ; 46           ; 0            ; 64        ; 64        ; 0            ; 40           ; 0            ; 0            ; 40           ; 0            ; 40           ; 40           ; 0            ; 0            ; 0            ; 40           ; 0            ; 0            ; 0            ; 0            ; 0            ; 64        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 18           ; 64           ; 18           ; 64           ; 64           ; 0         ; 18           ; 64           ; 0         ; 0         ; 64           ; 24           ; 64           ; 64           ; 24           ; 64           ; 24           ; 24           ; 64           ; 64           ; 64           ; 24           ; 64           ; 64           ; 64           ; 64           ; 64           ; 0         ; 64           ; 64           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ch0                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ch1                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ch2                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; drst0              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ldac0              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; scl0               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdo0               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sync0              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; drst1              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ldac1              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; scl1               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdo1               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sync1              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; drst2              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ldac2              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; scl2               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdo2               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sync2              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; busy               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; conA               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; conB               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; conC               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcrst             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adccs              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcrd              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[12]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[13]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[14]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DB[15]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rd                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wr                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdb[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdb[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdb[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdb[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdb[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdb[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdb[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdb[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdb[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdb[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdb[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdb[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdb[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdb[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdb[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adcdb[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; wr              ; clkdiv:p1|cd         ; 1.6               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                          ;
+----------------------------------------------+-------------------------------------+-------------------+
; Source Register                              ; Destination Register                ; Delay Added in ns ;
+----------------------------------------------+-------------------------------------+-------------------+
; adc_module:p7|adc_clk_div:a9|cnt[4]          ; adc_module:p7|adc_clk_div:a9|cnt[4] ; 0.612             ;
; trsfrm:p6|Ireg2[10]                          ; chdiv:p2|ins0[14]                   ; 0.252             ;
; trsfrm:p6|Ireg2[8]                           ; chdiv:p2|ins0[12]                   ; 0.252             ;
; trsfrm:p6|Ireg2[1]                           ; chdiv:p2|ins1[5]                    ; 0.232             ;
; trsfrm:p6|Ireg2[13]                          ; chdiv:p2|ins1[17]                   ; 0.232             ;
; trsfrm:p6|Ireg2[5]                           ; chdiv:p2|ins1[9]                    ; 0.232             ;
; wr                                           ; trsfrm:p6|dcnt[11]                  ; 0.201             ;
; mod_dac:p4|dac_seq_crt:m1|cnt_en             ; mod_dac:p4|dac_seq_crt:m1|dreg      ; 0.184             ;
; mod_dac:p3|dac_seq_crt:m1|cnt_en             ; mod_dac:p3|dac_seq_crt:m1|dreg      ; 0.184             ;
; mod_dac:p5|dac_seq_crt:m1|cnt_en             ; mod_dac:p5|dac_seq_crt:m1|dreg      ; 0.174             ;
; adc_module:p7|adc_driver:a1|v_adc_strg[3][7] ; adc_module:p7|adc_fir:a5|r0[7]      ; 0.159             ;
; mod_dac:p5|dac_clk_src:m0|pck                ; mod_dac:p5|dac_seq_crt:m1|scl       ; 0.131             ;
; trsfrm:p6|Ireg2[9]                           ; chdiv:p2|ins0[13]                   ; 0.121             ;
; trsfrm:p6|Ireg2[11]                          ; chdiv:p2|ins0[15]                   ; 0.121             ;
; trsfrm:p6|Ireg2[3]                           ; chdiv:p2|ins0[7]                    ; 0.121             ;
; mod_dac:p3|dac_clk_src:m0|pck                ; mod_dac:p3|dac_seq_crt:m1|dreg      ; 0.102             ;
; mod_dac:p4|dac_clk_src:m0|pck                ; mod_dac:p4|dac_seq_crt:m1|scl       ; 0.096             ;
+----------------------------------------------+-------------------------------------+-------------------+
Note: This table only shows the top 17 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE10F17C8 for design "pro"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:p0|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:p0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 18, clock division of 5, and phase shift of 0 degrees (0 ps) for pll:p0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 2, clock division of 5, and phase shift of 0 degrees (0 ps) for pll:p0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 18 pins of 64 total pins
    Info (169086): Pin ch1 not assigned to an exact location on the device
    Info (169086): Pin ch2 not assigned to an exact location on the device
    Info (169086): Pin drst0 not assigned to an exact location on the device
    Info (169086): Pin ldac0 not assigned to an exact location on the device
    Info (169086): Pin scl0 not assigned to an exact location on the device
    Info (169086): Pin sdo0 not assigned to an exact location on the device
    Info (169086): Pin sync0 not assigned to an exact location on the device
    Info (169086): Pin drst1 not assigned to an exact location on the device
    Info (169086): Pin ldac1 not assigned to an exact location on the device
    Info (169086): Pin scl1 not assigned to an exact location on the device
    Info (169086): Pin sdo1 not assigned to an exact location on the device
    Info (169086): Pin sync1 not assigned to an exact location on the device
    Info (169086): Pin drst2 not assigned to an exact location on the device
    Info (169086): Pin ldac2 not assigned to an exact location on the device
    Info (169086): Pin scl2 not assigned to an exact location on the device
    Info (169086): Pin sdo2 not assigned to an exact location on the device
    Info (169086): Pin sync2 not assigned to an exact location on the device
    Info (169086): Pin A[2] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 96 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pro.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll:p0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node pll:p0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node pll:p0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node adc_module:p7|adc_clk_div:a9|cnt[4] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node adc_module:p7|adc_clk_div:a9|cnt[4]~10
Info (176353): Automatically promoted node clkdiv:p1|cd 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clkdiv:p1|cd~0
Info (176353): Automatically promoted node adc_module:p7|adc_driver:a1|Decoder0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node adc_module:p7|adc_driver:a1|Decoder0~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node adc_module:p7|adc_driver:a1|Decoder0~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node adc_module:p7|adc_driver:a1|Decoder0~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node adc_module:p7|adc_driver:a1|Decoder0~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 18 (unused VREF, 2.5V VCCIO, 1 input, 17 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 7 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 6 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 15 total pin(s) used --  11 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:19
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.59 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (144001): Generated suppressed messages file C:/Users/RainWerStone/Desktop/DDS/fpga/demo3/pro.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1118 megabytes
    Info: Processing ended: Sun Oct 30 15:47:40 2016
    Info: Elapsed time: 00:01:14
    Info: Total CPU time (on all processors): 00:00:38


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/RainWerStone/Desktop/DDS/fpga/demo3/pro.fit.smsg.


