TimeQuest Timing Analyzer report for audio_synth_top
Fri Apr 06 10:29:48 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_div:clk_div_1|count[1]'
 12. Slow Model Setup: 'codec_ctrl:codec|state.START_WRITE'
 13. Slow Model Setup: 'CLOCK_50'
 14. Slow Model Setup: 'codec_ctrl:codec|regcount[0]'
 15. Slow Model Hold: 'codec_ctrl:codec|regcount[0]'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'codec_ctrl:codec|state.START_WRITE'
 18. Slow Model Hold: 'clock_div:clk_div_1|count[1]'
 19. Slow Model Recovery: 'clock_div:clk_div_1|count[1]'
 20. Slow Model Removal: 'clock_div:clk_div_1|count[1]'
 21. Slow Model Minimum Pulse Width: 'CLOCK_50'
 22. Slow Model Minimum Pulse Width: 'clock_div:clk_div_1|count[1]'
 23. Slow Model Minimum Pulse Width: 'codec_ctrl:codec|regcount[0]'
 24. Slow Model Minimum Pulse Width: 'codec_ctrl:codec|state.START_WRITE'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'clock_div:clk_div_1|count[1]'
 35. Fast Model Setup: 'codec_ctrl:codec|state.START_WRITE'
 36. Fast Model Setup: 'CLOCK_50'
 37. Fast Model Setup: 'codec_ctrl:codec|regcount[0]'
 38. Fast Model Hold: 'codec_ctrl:codec|regcount[0]'
 39. Fast Model Hold: 'CLOCK_50'
 40. Fast Model Hold: 'clock_div:clk_div_1|count[1]'
 41. Fast Model Hold: 'codec_ctrl:codec|state.START_WRITE'
 42. Fast Model Recovery: 'clock_div:clk_div_1|count[1]'
 43. Fast Model Removal: 'clock_div:clk_div_1|count[1]'
 44. Fast Model Minimum Pulse Width: 'CLOCK_50'
 45. Fast Model Minimum Pulse Width: 'clock_div:clk_div_1|count[1]'
 46. Fast Model Minimum Pulse Width: 'codec_ctrl:codec|regcount[0]'
 47. Fast Model Minimum Pulse Width: 'codec_ctrl:codec|state.START_WRITE'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; audio_synth_top                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; CLOCK_50                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                           ;
; clock_div:clk_div_1|count[1]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_div:clk_div_1|count[1] }       ;
; codec_ctrl:codec|regcount[0]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { codec_ctrl:codec|regcount[0] }       ;
; codec_ctrl:codec|state.START_WRITE ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { codec_ctrl:codec|state.START_WRITE } ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                      ;
+-------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+-------------+-----------------+------------------------------+---------------------------------------------------------------+
; INF MHz     ; 135.06 MHz      ; codec_ctrl:codec|regcount[0] ; limit due to hold check                                       ;
; 243.13 MHz  ; 243.13 MHz      ; clock_div:clk_div_1|count[1] ;                                                               ;
; 1161.44 MHz ; 380.08 MHz      ; CLOCK_50                     ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_div:clk_div_1|count[1]       ; -3.113 ; -122.339      ;
; codec_ctrl:codec|state.START_WRITE ; -2.616 ; -17.402       ;
; CLOCK_50                           ; 0.139  ; 0.000         ;
; codec_ctrl:codec|regcount[0]       ; 0.477  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; codec_ctrl:codec|regcount[0]       ; -3.702 ; -13.525       ;
; CLOCK_50                           ; -2.693 ; -2.693        ;
; codec_ctrl:codec|state.START_WRITE ; -0.982 ; -3.272        ;
; clock_div:clk_div_1|count[1]       ; -0.872 ; -2.568        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Recovery Summary                           ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clock_div:clk_div_1|count[1] ; -2.253 ; -76.243       ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow Model Removal Summary                           ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clock_div:clk_div_1|count[1] ; 1.185 ; 0.000         ;
+------------------------------+-------+---------------+


+-------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_50                           ; -1.631 ; -4.075        ;
; clock_div:clk_div_1|count[1]       ; -0.611 ; -76.986       ;
; codec_ctrl:codec|regcount[0]       ; 0.500  ; 0.000         ;
; codec_ctrl:codec|state.START_WRITE ; 0.500  ; 0.000         ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_div:clk_div_1|count[1]'                                                                                                                                         ;
+--------+----------------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -3.113 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|ack_error     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.652     ; 2.499      ;
; -2.950 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|write_done    ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.652     ; 2.336      ;
; -2.871 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[2]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 3.911      ;
; -2.871 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[3]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 3.911      ;
; -2.871 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[4]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 3.911      ;
; -2.871 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[10]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 3.911      ;
; -2.870 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|scl           ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.908      ;
; -2.851 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[0]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 3.891      ;
; -2.811 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[5]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.849      ;
; -2.811 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[6]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.849      ;
; -2.811 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[7]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.849      ;
; -2.811 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[12]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.849      ;
; -2.811 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[13]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.849      ;
; -2.811 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[14]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.849      ;
; -2.811 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[15]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.849      ;
; -2.811 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[19]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.849      ;
; -2.805 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|ack_error     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.652     ; 2.191      ;
; -2.800 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[2]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.841      ;
; -2.800 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[3]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.841      ;
; -2.800 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[4]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.841      ;
; -2.800 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[10]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.841      ;
; -2.791 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|byte_count[1] ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.832      ;
; -2.740 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[5]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.779      ;
; -2.740 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[6]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.779      ;
; -2.740 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[7]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.779      ;
; -2.740 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[12]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.779      ;
; -2.740 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[13]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.779      ;
; -2.740 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[14]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.779      ;
; -2.740 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[15]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.779      ;
; -2.740 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[19]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.779      ;
; -2.717 ; i2c_master:master|fsm_state.S_ACK_BYTE ; i2c_master:master|ack_error     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.652     ; 2.103      ;
; -2.710 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[2]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 3.750      ;
; -2.710 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[3]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 3.750      ;
; -2.710 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[4]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 3.750      ;
; -2.710 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[10]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 3.750      ;
; -2.709 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|byte_count[0] ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.750      ;
; -2.692 ; codec_ctrl:codec|next_regcount[1]      ; codec_ctrl:codec|regcount[1]    ; codec_ctrl:codec|regcount[0] ; clock_div:clk_div_1|count[1] ; 1.000        ; -3.634     ; 0.096      ;
; -2.691 ; codec_ctrl:codec|next_regcount[3]      ; codec_ctrl:codec|regcount[3]    ; codec_ctrl:codec|regcount[0] ; clock_div:clk_div_1|count[1] ; 1.000        ; -3.633     ; 0.096      ;
; -2.690 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[0]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 3.730      ;
; -2.682 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|bit_count[0]  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.721      ;
; -2.682 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|bit_count[2]  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.721      ;
; -2.682 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|bit_count[1]  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.721      ;
; -2.673 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[2]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.714      ;
; -2.673 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[3]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.714      ;
; -2.673 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[4]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.714      ;
; -2.673 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[10]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.714      ;
; -2.667 ; codec_ctrl:codec|next_regcount[2]      ; codec_ctrl:codec|regcount[2]    ; codec_ctrl:codec|regcount[0] ; clock_div:clk_div_1|count[1] ; 1.000        ; -3.609     ; 0.096      ;
; -2.664 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|byte_count[1] ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.705      ;
; -2.650 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[5]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.688      ;
; -2.650 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[6]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.688      ;
; -2.650 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[7]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.688      ;
; -2.650 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[12]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.688      ;
; -2.650 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[13]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.688      ;
; -2.650 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[14]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.688      ;
; -2.650 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[15]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.688      ;
; -2.650 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[19]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.688      ;
; -2.628 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|scl           ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.666      ;
; -2.613 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[5]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.652      ;
; -2.613 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[6]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.652      ;
; -2.613 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[7]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.652      ;
; -2.613 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[12]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.652      ;
; -2.613 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[13]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.652      ;
; -2.613 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[14]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.652      ;
; -2.613 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[15]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.652      ;
; -2.613 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[19]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.652      ;
; -2.605 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|ack_error     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.652     ; 1.991      ;
; -2.582 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|byte_count[0] ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.623      ;
; -2.563 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|data[2]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.604      ;
; -2.563 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|data[3]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.604      ;
; -2.563 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|data[4]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.604      ;
; -2.563 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|data[10]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.604      ;
; -2.555 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|bit_count[0]  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.594      ;
; -2.555 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|bit_count[2]  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.594      ;
; -2.555 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|bit_count[1]  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.594      ;
; -2.554 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|byte_count[1] ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 3.595      ;
; -2.552 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[1]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.590      ;
; -2.552 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[8]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.590      ;
; -2.552 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[9]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.590      ;
; -2.552 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[11]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.590      ;
; -2.552 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[16]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.590      ;
; -2.552 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[17]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.590      ;
; -2.552 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[18]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.590      ;
; -2.552 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[20]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.590      ;
; -2.552 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[21]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.590      ;
; -2.552 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[22]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.590      ;
; -2.552 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[23]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 3.590      ;
; -2.549 ; i2c_master:master|bit_count[2]         ; i2c_master:master|data[2]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 3.589      ;
; -2.549 ; i2c_master:master|bit_count[2]         ; i2c_master:master|data[3]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 3.589      ;
; -2.549 ; i2c_master:master|bit_count[2]         ; i2c_master:master|data[4]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 3.589      ;
; -2.549 ; i2c_master:master|bit_count[2]         ; i2c_master:master|data[10]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 3.589      ;
; -2.529 ; i2c_master:master|bit_count[2]         ; i2c_master:master|data[0]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 3.569      ;
; -2.506 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|write_done    ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.652     ; 1.892      ;
; -2.503 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|data[5]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.542      ;
; -2.503 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|data[6]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.542      ;
; -2.503 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|data[7]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.542      ;
; -2.503 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|data[12]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.542      ;
; -2.503 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|data[13]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.542      ;
; -2.503 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|data[14]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.542      ;
; -2.503 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|data[15]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.542      ;
; -2.503 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|data[19]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 3.542      ;
+--------+----------------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'codec_ctrl:codec|state.START_WRITE'                                                                                                                                 ;
+--------+------------------------------+-----------------------------------+------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock                 ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+------------------------------+------------------------------------+--------------+------------+------------+
; -2.616 ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[0]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.355      ; 2.628      ;
; -2.459 ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[0]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.355      ; 2.471      ;
; -2.325 ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[1]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.113      ; 2.757      ;
; -2.324 ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[1]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.113      ; 2.756      ;
; -2.298 ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[3]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.115      ; 2.772      ;
; -2.150 ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[3]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.114      ; 2.623      ;
; -2.135 ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[0]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.354      ; 2.146      ;
; -2.098 ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[2]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.994      ; 2.583      ;
; -2.061 ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[4]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.119      ; 2.534      ;
; -2.056 ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[4]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.120      ; 2.530      ;
; -2.044 ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[6]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.122      ; 2.529      ;
; -2.014 ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[3]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.115      ; 2.488      ;
; -2.011 ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[2]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.995      ; 2.497      ;
; -1.942 ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[6]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.121      ; 2.426      ;
; -1.896 ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[1]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.112      ; 2.327      ;
; -1.856 ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[2]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.995      ; 2.342      ;
; -1.605 ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[12] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.988      ; 2.052      ;
; -1.306 ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[10] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.968      ; 1.970      ;
; -1.049 ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[11] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.987      ; 1.732      ;
; -0.694 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[0]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 2.830      ; 2.458      ;
; -0.582 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[4]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 2.595      ; 2.808      ;
; -0.515 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[1]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 2.588      ; 2.699      ;
; -0.264 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[3]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 2.590      ; 2.490      ;
; -0.246 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[6]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 2.597      ; 2.483      ;
; -0.194 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[0]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 1.000        ; 2.830      ; 2.458      ;
; -0.082 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[4]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 1.000        ; 2.595      ; 2.808      ;
; -0.015 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[1]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 1.000        ; 2.588      ; 2.699      ;
; 0.236  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[3]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 1.000        ; 2.590      ; 2.490      ;
; 0.254  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[6]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 1.000        ; 2.597      ; 2.483      ;
; 0.678  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[9]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 2.461      ; 1.756      ;
; 1.178  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[9]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 1.000        ; 2.461      ; 1.756      ;
+--------+------------------------------+-----------------------------------+------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                              ;
+-------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.139 ; clock_div:clk_div_1|count[0] ; clock_div:clk_div_1|count[1] ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.899      ;
; 0.307 ; clock_div:clk_div_1|count[0] ; clock_div:clk_div_1|count[0] ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.731      ;
; 2.945 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; CLOCK_50    ; 0.500        ; 2.861      ; 0.731      ;
; 3.445 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; CLOCK_50    ; 1.000        ; 2.861      ; 0.731      ;
+-------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'codec_ctrl:codec|regcount[0]'                                                                                                                                     ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.477 ; codec_ctrl:codec|regcount[1]      ; codec_ctrl:codec|next_regcount[3] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 3.633      ; 2.376      ;
; 0.625 ; codec_ctrl:codec|regcount[2]      ; codec_ctrl:codec|next_regcount[3] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 3.632      ; 2.227      ;
; 0.716 ; codec_ctrl:codec|regcount[3]      ; codec_ctrl:codec|next_regcount[3] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 3.633      ; 2.137      ;
; 0.975 ; codec_ctrl:codec|state.WAIT_WRITE ; codec_ctrl:codec|next_regcount[3] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 3.642      ; 1.887      ;
; 1.233 ; codec_ctrl:codec|state.WAIT_WRITE ; codec_ctrl:codec|next_regcount[2] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 3.619      ; 2.133      ;
; 1.245 ; codec_ctrl:codec|regcount[1]      ; codec_ctrl:codec|next_regcount[1] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 3.634      ; 2.085      ;
; 1.266 ; codec_ctrl:codec|regcount[1]      ; codec_ctrl:codec|next_regcount[2] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 3.610      ; 2.091      ;
; 1.274 ; codec_ctrl:codec|state.WAIT_WRITE ; codec_ctrl:codec|next_regcount[1] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 3.643      ; 2.065      ;
; 1.306 ; codec_ctrl:codec|state.WAIT_WRITE ; codec_ctrl:codec|next_regcount[0] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 3.641      ; 1.846      ;
; 1.469 ; codec_ctrl:codec|regcount[2]      ; codec_ctrl:codec|next_regcount[2] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 3.609      ; 1.887      ;
; 1.789 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[3] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 0.500        ; 5.108      ; 2.316      ;
; 2.289 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[3] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 5.108      ; 2.316      ;
; 2.404 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[0] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 0.500        ; 5.107      ; 1.991      ;
; 2.608 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[2] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 0.500        ; 5.085      ; 2.001      ;
; 2.898 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[1] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 0.500        ; 5.109      ; 1.684      ;
; 2.904 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[0] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 5.107      ; 1.991      ;
; 3.108 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[2] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 5.085      ; 2.001      ;
; 3.398 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[1] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 5.109      ; 1.684      ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'codec_ctrl:codec|regcount[0]'                                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -3.702 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[1] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 5.109      ; 1.684      ;
; -3.393 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[0] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 5.107      ; 1.991      ;
; -3.361 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[2] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 5.085      ; 2.001      ;
; -3.202 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[1] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; -0.500       ; 5.109      ; 1.684      ;
; -3.069 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[3] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 5.108      ; 2.316      ;
; -2.893 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[0] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; -0.500       ; 5.107      ; 1.991      ;
; -2.861 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[2] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; -0.500       ; 5.085      ; 2.001      ;
; -2.569 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[3] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; -0.500       ; 5.108      ; 2.316      ;
; -1.795 ; codec_ctrl:codec|state.WAIT_WRITE ; codec_ctrl:codec|next_regcount[0] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 3.641      ; 1.846      ;
; -1.755 ; codec_ctrl:codec|state.WAIT_WRITE ; codec_ctrl:codec|next_regcount[3] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 3.642      ; 1.887      ;
; -1.722 ; codec_ctrl:codec|regcount[2]      ; codec_ctrl:codec|next_regcount[2] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 3.609      ; 1.887      ;
; -1.578 ; codec_ctrl:codec|state.WAIT_WRITE ; codec_ctrl:codec|next_regcount[1] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 3.643      ; 2.065      ;
; -1.549 ; codec_ctrl:codec|regcount[1]      ; codec_ctrl:codec|next_regcount[1] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 3.634      ; 2.085      ;
; -1.519 ; codec_ctrl:codec|regcount[1]      ; codec_ctrl:codec|next_regcount[2] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 3.610      ; 2.091      ;
; -1.496 ; codec_ctrl:codec|regcount[3]      ; codec_ctrl:codec|next_regcount[3] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 3.633      ; 2.137      ;
; -1.486 ; codec_ctrl:codec|state.WAIT_WRITE ; codec_ctrl:codec|next_regcount[2] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 3.619      ; 2.133      ;
; -1.405 ; codec_ctrl:codec|regcount[2]      ; codec_ctrl:codec|next_regcount[3] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 3.632      ; 2.227      ;
; -1.257 ; codec_ctrl:codec|regcount[1]      ; codec_ctrl:codec|next_regcount[3] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 3.633      ; 2.376      ;
+--------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -2.693 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; CLOCK_50    ; 0.000        ; 2.861      ; 0.731      ;
; -2.193 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; CLOCK_50    ; -0.500       ; 2.861      ; 0.731      ;
; 0.445  ; clock_div:clk_div_1|count[0] ; clock_div:clk_div_1|count[0] ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.613  ; clock_div:clk_div_1|count[0] ; clock_div:clk_div_1|count[1] ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.899      ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'codec_ctrl:codec|state.START_WRITE'                                                                                                                                  ;
+--------+------------------------------+-----------------------------------+------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock                 ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+------------------------------+------------------------------------+--------------+------------+------------+
; -0.982 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[9]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.000        ; 2.461      ; 1.756      ;
; -0.929 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[0]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.000        ; 2.830      ; 2.178      ;
; -0.482 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[9]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 2.461      ; 1.756      ;
; -0.429 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[0]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 2.830      ; 2.178      ;
; -0.411 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[6]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.000        ; 2.597      ; 2.463      ;
; -0.407 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[4]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.000        ; 2.595      ; 2.465      ;
; -0.377 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[3]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.000        ; 2.590      ; 2.490      ;
; -0.166 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[1]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.000        ; 2.588      ; 2.699      ;
; 0.089  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[6]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 2.597      ; 2.463      ;
; 0.093  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[4]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 2.595      ; 2.465      ;
; 0.123  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[3]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 2.590      ; 2.490      ;
; 0.334  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[1]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 2.588      ; 2.699      ;
; 1.245  ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[11] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.987      ; 1.732      ;
; 1.292  ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[0]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.354      ; 2.146      ;
; 1.502  ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[10] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.968      ; 1.970      ;
; 1.504  ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[6]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.121      ; 2.125      ;
; 1.505  ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[0]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.355      ; 2.360      ;
; 1.507  ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[4]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.119      ; 2.126      ;
; 1.564  ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[12] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.988      ; 2.052      ;
; 1.616  ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[0]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.355      ; 2.471      ;
; 1.715  ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[1]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.112      ; 2.327      ;
; 1.744  ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[3]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.115      ; 2.359      ;
; 1.775  ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[4]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.120      ; 2.395      ;
; 1.808  ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[6]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.122      ; 2.430      ;
; 1.831  ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[3]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.114      ; 2.445      ;
; 1.840  ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[3]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.115      ; 2.455      ;
; 1.847  ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[2]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.995      ; 2.342      ;
; 2.002  ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[2]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.995      ; 2.497      ;
; 2.089  ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[2]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.994      ; 2.583      ;
; 2.143  ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[1]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.113      ; 2.756      ;
; 2.144  ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[1]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.113      ; 2.757      ;
+--------+------------------------------+-----------------------------------+------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_div:clk_div_1|count[1]'                                                                                                                                                                           ;
+--------+--------------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                       ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------+--------------+------------+------------+
; -0.872 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|fsm_state.S_IDLE               ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 2.470      ;
; -0.865 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 2.477      ;
; -0.435 ; codec_ctrl:codec|state.IDLE                      ; codec_ctrl:codec|state.START_WRITE               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.315      ; 1.166      ;
; -0.396 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[0]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.781      ; 2.948      ;
; -0.372 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|fsm_state.S_IDLE               ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 2.470      ;
; -0.365 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 2.477      ;
; 0.002  ; codec_ctrl:codec|regcount[0]                     ; codec_ctrl:codec|state.IDLE                      ; codec_ctrl:codec|regcount[0]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.466      ; 2.031      ;
; 0.035  ; codec_ctrl:codec|regcount[0]                     ; codec_ctrl:codec|state.START_WRITE               ; codec_ctrl:codec|regcount[0]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.781      ; 3.379      ;
; 0.071  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[1]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.413      ;
; 0.071  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[8]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.413      ;
; 0.071  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[9]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.413      ;
; 0.071  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[11]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.413      ;
; 0.071  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[16]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.413      ;
; 0.071  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[17]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.413      ;
; 0.071  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[18]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.413      ;
; 0.071  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[20]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.413      ;
; 0.071  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[21]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.413      ;
; 0.071  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[22]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.413      ;
; 0.071  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[23]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.413      ;
; 0.076  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|fsm_state.S_WAIT_FOR_NEXT_BYTE ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.418      ;
; 0.077  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|fsm_state.S_WAIT_FOR_STOP      ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.419      ;
; 0.104  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[0]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.781      ; 2.948      ;
; 0.279  ; i2c_master:master|write_done                     ; codec_ctrl:codec|state.START_WRITE               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.655      ; 2.220      ;
; 0.330  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[5]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.672      ;
; 0.330  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[6]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.672      ;
; 0.330  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[7]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.672      ;
; 0.330  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[12]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.672      ;
; 0.330  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[13]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.672      ;
; 0.330  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[14]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.672      ;
; 0.330  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[15]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.672      ;
; 0.330  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[19]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.779      ; 3.672      ;
; 0.387  ; codec_ctrl:codec|state.START_WRITE               ; codec_ctrl:codec|state.WAIT_WRITE                ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.466      ; 2.416      ;
; 0.390  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[2]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.781      ; 3.734      ;
; 0.390  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[3]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.781      ; 3.734      ;
; 0.390  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[4]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.781      ; 3.734      ;
; 0.390  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[10]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 2.781      ; 3.734      ;
; 0.445  ; codec_ctrl:codec|state.WAIT_WRITE                ; codec_ctrl:codec|state.WAIT_WRITE                ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; i2c_master:master|clk_divider[0]                 ; i2c_master:master|clk_divider[0]                 ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; i2c_master:master|bit_count[0]                   ; i2c_master:master|bit_count[0]                   ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; i2c_master:master|bit_count[2]                   ; i2c_master:master|bit_count[2]                   ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; i2c_master:master|byte_count[0]                  ; i2c_master:master|byte_count[0]                  ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; i2c_master:master|byte_count[1]                  ; i2c_master:master|byte_count[1]                  ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; i2c_master:master|fsm_state.S_WAIT_FOR_NEXT_BYTE ; i2c_master:master|fsm_state.S_WAIT_FOR_NEXT_BYTE ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; i2c_master:master|data[0]                        ; i2c_master:master|data[0]                        ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; i2c_master:master|ack                            ; i2c_master:master|ack                            ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; i2c_master:master|fsm_state.S_WAIT_FOR_STOP      ; i2c_master:master|fsm_state.S_WAIT_FOR_STOP      ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; i2c_master:master|fsm_state.S_IDLE               ; i2c_master:master|fsm_state.S_IDLE               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; i2c_master:master|fsm_state.S_SEND_BYTE          ; i2c_master:master|fsm_state.S_SEND_BYTE          ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.450  ; i2c_master:master|ack_error                      ; codec_ctrl:codec|state.START_WRITE               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.655      ; 2.391      ;
; 0.502  ; codec_ctrl:codec|regcount[0]                     ; codec_ctrl:codec|state.IDLE                      ; codec_ctrl:codec|regcount[0]       ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.466      ; 2.031      ;
; 0.535  ; codec_ctrl:codec|regcount[0]                     ; codec_ctrl:codec|state.START_WRITE               ; codec_ctrl:codec|regcount[0]       ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.781      ; 3.379      ;
; 0.536  ; i2c_master:master|write_done                     ; codec_ctrl:codec|state.WAIT_WRITE                ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.340      ; 1.162      ;
; 0.571  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[1]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.413      ;
; 0.571  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[8]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.413      ;
; 0.571  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[9]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.413      ;
; 0.571  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[11]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.413      ;
; 0.571  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[16]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.413      ;
; 0.571  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[17]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.413      ;
; 0.571  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[18]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.413      ;
; 0.571  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[20]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.413      ;
; 0.571  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[21]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.413      ;
; 0.571  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[22]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.413      ;
; 0.571  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[23]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.413      ;
; 0.576  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|fsm_state.S_WAIT_FOR_NEXT_BYTE ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.418      ;
; 0.577  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|fsm_state.S_WAIT_FOR_STOP      ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.419      ;
; 0.594  ; codec_ctrl:codec|write_data_o[3]                 ; i2c_master:master|data[3]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 0.191      ; 0.571      ;
; 0.616  ; i2c_master:master|data[20]                       ; i2c_master:master|data[21]                       ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.902      ;
; 0.617  ; i2c_master:master|data[8]                        ; i2c_master:master|data[9]                        ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.903      ;
; 0.620  ; i2c_master:master|data[16]                       ; i2c_master:master|data[17]                       ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.906      ;
; 0.622  ; i2c_master:master|data[21]                       ; i2c_master:master|data[22]                       ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.908      ;
; 0.624  ; i2c_master:master|clk_divider[4]                 ; i2c_master:master|clk_divider[4]                 ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.910      ;
; 0.632  ; codec_ctrl:codec|write_data_o[2]                 ; i2c_master:master|data[2]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 0.311      ; 0.729      ;
; 0.634  ; sync_block:reset_sync|shiftreg[2]                ; sync_block:reset_sync|shiftreg[1]                ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.920      ;
; 0.668  ; i2c_master:master|fsm_state.S_IDLE               ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.954      ;
; 0.687  ; codec_ctrl:codec|state.WAIT_WRITE                ; codec_ctrl:codec|state.START_WRITE               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.315      ; 2.288      ;
; 0.704  ; codec_ctrl:codec|write_data_o[11]                ; i2c_master:master|data[11]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 0.316      ; 0.806      ;
; 0.763  ; sync_block:init_sync|shiftreg[2]                 ; sync_block:init_sync|shiftreg[1]                 ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.049      ;
; 0.766  ; i2c_master:master|data[13]                       ; i2c_master:master|data[14]                       ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.052      ;
; 0.775  ; i2c_master:master|clk_mask[1]                    ; i2c_master:master|clk_edge_mask[1]               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.061      ;
; 0.779  ; i2c_master:master|clk_mask[0]                    ; i2c_master:master|clk_edge_mask[0]               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.065      ;
; 0.789  ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; i2c_master:master|fsm_state.S_START              ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.075      ;
; 0.790  ; i2c_master:master|data[19]                       ; i2c_master:master|data[20]                       ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.076      ;
; 0.830  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[5]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.672      ;
; 0.830  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[6]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.672      ;
; 0.830  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[7]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.672      ;
; 0.830  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[12]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.672      ;
; 0.830  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[13]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.672      ;
; 0.830  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[14]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.672      ;
; 0.830  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[15]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.672      ;
; 0.830  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[19]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.779      ; 3.672      ;
; 0.834  ; codec_ctrl:codec|write_data_o[1]                 ; i2c_master:master|data[1]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 0.191      ; 0.811      ;
; 0.853  ; i2c_master:master|data[22]                       ; i2c_master:master|data[23]                       ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.139      ;
; 0.861  ; codec_ctrl:codec|write_data_o[12]                ; i2c_master:master|data[12]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 0.316      ; 0.963      ;
; 0.864  ; i2c_master:master|byte_count[0]                  ; i2c_master:master|byte_count[1]                  ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.150      ;
; 0.867  ; i2c_master:master|data[18]                       ; i2c_master:master|data[19]                       ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.153      ;
; 0.871  ; i2c_master:master|ack_error                      ; i2c_master:master|write_done                     ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.157      ;
; 0.887  ; codec_ctrl:codec|state.START_WRITE               ; codec_ctrl:codec|state.WAIT_WRITE                ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.466      ; 2.416      ;
; 0.890  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[2]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.781      ; 3.734      ;
; 0.890  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[3]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 2.781      ; 3.734      ;
+--------+--------------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock_div:clk_div_1|count[1]'                                                                                                                                                  ;
+--------+-----------------------------------+--------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -2.253 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|regcount[3]                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.306     ; 1.985      ;
; -2.253 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|regcount[1]                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.306     ; 1.985      ;
; -2.242 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|regcount[2]                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.305     ; 1.975      ;
; -2.088 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|write_done                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.655     ; 1.471      ;
; -2.088 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|ack_error                      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.655     ; 1.471      ;
; -1.992 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|state.IDLE                      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.315     ; 1.715      ;
; -1.992 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|state.WAIT_WRITE                ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.315     ; 1.715      ;
; -1.330 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|bit_count[0]                   ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.366      ;
; -1.330 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|bit_count[2]                   ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.366      ;
; -1.330 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[1]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.366      ;
; -1.330 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[8]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.366      ;
; -1.330 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[9]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.366      ;
; -1.330 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[11]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.366      ;
; -1.330 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[16]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.366      ;
; -1.330 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[17]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.366      ;
; -1.330 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[18]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.366      ;
; -1.330 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[20]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.366      ;
; -1.330 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[21]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.366      ;
; -1.330 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[22]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.366      ;
; -1.330 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[23]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.366      ;
; -1.330 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|bit_count[1]                   ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.366      ;
; -1.327 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[5]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.363      ;
; -1.327 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[6]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.363      ;
; -1.327 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[7]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.363      ;
; -1.327 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[12]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.363      ;
; -1.327 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[13]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.363      ;
; -1.327 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[14]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.363      ;
; -1.327 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[15]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.363      ;
; -1.327 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[19]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.363      ;
; -1.322 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[0]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 2.357      ;
; -1.322 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[1]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 2.357      ;
; -1.322 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[2]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 2.357      ;
; -1.322 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[3]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 2.357      ;
; -1.322 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[4]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 2.357      ;
; -1.322 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_WAIT_FOR_NEXT_BYTE ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.358      ;
; -1.322 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_WAIT_FOR_STOP      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.358      ;
; -1.322 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_IDLE               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.358      ;
; -1.322 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.358      ;
; -1.322 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_START              ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.358      ;
; -1.322 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_SEND_BYTE          ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 2.358      ;
; -1.284 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_mask[0]                    ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 2.319      ;
; -1.284 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_mask[1]                    ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 2.319      ;
; -1.284 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_edge_mask[2]               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 2.319      ;
; -1.284 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_edge_mask[0]               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 2.319      ;
; -1.284 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_edge_mask[1]               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 2.319      ;
; -1.284 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_ACK_BYTE           ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 2.319      ;
; -1.284 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_STOP               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 2.319      ;
; -1.284 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|scl                            ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 2.319      ;
; -0.951 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|byte_count[1]                  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.989      ;
; -0.947 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|regcount[0]                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.985      ;
; -0.947 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|state.START_WRITE               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.985      ;
; -0.677 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[2]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.715      ;
; -0.677 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[3]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.715      ;
; -0.677 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[4]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.715      ;
; -0.677 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[10]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.715      ;
; -0.433 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|byte_count[0]                  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.471      ;
; -0.433 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[0]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.471      ;
; -0.433 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|sda                            ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.471      ;
; -0.433 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|ack                            ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.471      ;
+--------+-----------------------------------+--------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock_div:clk_div_1|count[1]'                                                                                                                                                  ;
+-------+-----------------------------------+--------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 1.185 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|byte_count[0]                  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.471      ;
; 1.185 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[0]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.471      ;
; 1.185 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|sda                            ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.471      ;
; 1.185 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|ack                            ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.471      ;
; 1.429 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[2]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.715      ;
; 1.429 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[3]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.715      ;
; 1.429 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[4]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.715      ;
; 1.429 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[10]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.715      ;
; 1.699 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|regcount[0]                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.985      ;
; 1.699 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|state.START_WRITE               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.985      ;
; 1.703 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|byte_count[1]                  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 1.989      ;
; 2.036 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_mask[0]                    ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 2.319      ;
; 2.036 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_mask[1]                    ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 2.319      ;
; 2.036 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_edge_mask[2]               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 2.319      ;
; 2.036 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_edge_mask[0]               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 2.319      ;
; 2.036 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_edge_mask[1]               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 2.319      ;
; 2.036 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_ACK_BYTE           ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 2.319      ;
; 2.036 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_STOP               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 2.319      ;
; 2.036 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|scl                            ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 2.319      ;
; 2.074 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[0]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 2.357      ;
; 2.074 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[1]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 2.357      ;
; 2.074 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[2]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 2.357      ;
; 2.074 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[3]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 2.357      ;
; 2.074 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[4]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 2.357      ;
; 2.074 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_WAIT_FOR_NEXT_BYTE ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.358      ;
; 2.074 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_WAIT_FOR_STOP      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.358      ;
; 2.074 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_IDLE               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.358      ;
; 2.074 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.358      ;
; 2.074 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_START              ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.358      ;
; 2.074 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_SEND_BYTE          ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.358      ;
; 2.079 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[5]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.363      ;
; 2.079 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[6]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.363      ;
; 2.079 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[7]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.363      ;
; 2.079 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[12]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.363      ;
; 2.079 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[13]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.363      ;
; 2.079 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[14]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.363      ;
; 2.079 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[15]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.363      ;
; 2.079 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[19]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.363      ;
; 2.082 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|bit_count[0]                   ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.366      ;
; 2.082 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|bit_count[2]                   ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.366      ;
; 2.082 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[1]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.366      ;
; 2.082 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[8]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.366      ;
; 2.082 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[9]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.366      ;
; 2.082 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[11]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.366      ;
; 2.082 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[16]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.366      ;
; 2.082 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[17]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.366      ;
; 2.082 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[18]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.366      ;
; 2.082 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[20]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.366      ;
; 2.082 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[21]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.366      ;
; 2.082 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[22]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.366      ;
; 2.082 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[23]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.366      ;
; 2.082 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|bit_count[1]                   ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 2.366      ;
; 2.744 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|state.IDLE                      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -1.315     ; 1.715      ;
; 2.744 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|state.WAIT_WRITE                ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -1.315     ; 1.715      ;
; 2.840 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|write_done                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -1.655     ; 1.471      ;
; 2.840 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|ack_error                      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -1.655     ; 1.471      ;
; 2.994 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|regcount[2]                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -1.305     ; 1.975      ;
; 3.005 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|regcount[3]                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -1.306     ; 1.985      ;
; 3.005 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|regcount[1]                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -1.306     ; 1.985      ;
+-------+-----------------------------------+--------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div:clk_div_1|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div:clk_div_1|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div:clk_div_1|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div:clk_div_1|count[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div_1|count[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div_1|count[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div_1|count[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div_1|count[1]|clk       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_div:clk_div_1|count[1]'                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|regcount[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|regcount[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|regcount[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|regcount[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|regcount[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|regcount[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|regcount[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|regcount[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|state.IDLE            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|state.IDLE            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|state.START_WRITE     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|state.START_WRITE     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|state.WAIT_WRITE      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|state.WAIT_WRITE      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|ack                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|ack                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|ack_error            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|ack_error            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|bit_count[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|bit_count[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|bit_count[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|bit_count[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|bit_count[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|bit_count[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|byte_count[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|byte_count[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|byte_count[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|byte_count[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[4]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[4]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_edge_mask[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_edge_mask[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_edge_mask[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_edge_mask[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_edge_mask[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_edge_mask[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_mask[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_mask[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_mask[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_mask[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[0]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[0]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[10]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[10]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[11]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[11]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[12]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[12]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[13]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[13]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[14]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[14]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[15]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[15]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[16]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[16]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[17]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[17]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[18]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[18]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[19]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[19]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[1]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[1]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[20]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[20]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[21]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[21]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[22]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[22]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[23]             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[23]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[2]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[2]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[3]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[3]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[4]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[4]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[5]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[5]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[6]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[6]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[7]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[7]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[8]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[8]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[9]              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[9]              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|fsm_state.S_ACK_BYTE ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|fsm_state.S_ACK_BYTE ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|fsm_state.S_IDLE     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|fsm_state.S_IDLE     ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'codec_ctrl:codec|regcount[0]'                                                                            ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Rise       ; codec_ctrl:codec|next_regcount[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Rise       ; codec_ctrl:codec|next_regcount[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Rise       ; codec_ctrl:codec|next_regcount[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Rise       ; codec_ctrl:codec|next_regcount[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Rise       ; codec_ctrl:codec|next_regcount[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Rise       ; codec_ctrl:codec|next_regcount[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Rise       ; codec_ctrl:codec|next_regcount[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Rise       ; codec_ctrl:codec|next_regcount[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector13~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector13~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector13~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector13~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector13~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector13~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector13~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector13~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Rise       ; codec|Selector7~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Rise       ; codec|Selector7~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Rise       ; codec|Selector7~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Rise       ; codec|Selector7~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector7~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector7~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Rise       ; codec|Selector7~1|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Rise       ; codec|Selector7~1|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|next_regcount[0]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|next_regcount[0]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|next_regcount[1]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|next_regcount[1]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|next_regcount[2]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|next_regcount[2]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|next_regcount[3]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|next_regcount[3]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Rise       ; codec|regcount[0]|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Rise       ; codec|regcount[0]|regout           ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'codec_ctrl:codec|state.START_WRITE'                                                                                  ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[10]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[10]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[11]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[11]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[12]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[12]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[2]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[2]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[3]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[3]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[4]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[4]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[6]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[6]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[9]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[9]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|state.START_WRITE|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|state.START_WRITE|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|state.START_WRITE~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|state.START_WRITE~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|state.START_WRITE~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|state.START_WRITE~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[0]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[0]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[10]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[10]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[11]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[11]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[12]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[12]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[6]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[6]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[9]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[9]|datad              ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                        ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; KEY[*]    ; clock_div:clk_div_1|count[1]       ; 3.950  ; 3.950  ; Rise       ; clock_div:clk_div_1|count[1]       ;
;  KEY[0]   ; clock_div:clk_div_1|count[1]       ; 3.557  ; 3.557  ; Rise       ; clock_div:clk_div_1|count[1]       ;
;  KEY[1]   ; clock_div:clk_div_1|count[1]       ; 3.950  ; 3.950  ; Rise       ; clock_div:clk_div_1|count[1]       ;
; SW[*]     ; codec_ctrl:codec|state.START_WRITE ; 10.204 ; 10.204 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[0]    ; codec_ctrl:codec|state.START_WRITE ; 9.766  ; 9.766  ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[1]    ; codec_ctrl:codec|state.START_WRITE ; 9.638  ; 9.638  ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[2]    ; codec_ctrl:codec|state.START_WRITE ; 8.957  ; 8.957  ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[3]    ; codec_ctrl:codec|state.START_WRITE ; 10.204 ; 10.204 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[4]    ; codec_ctrl:codec|state.START_WRITE ; 9.894  ; 9.894  ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[5]    ; codec_ctrl:codec|state.START_WRITE ; 10.055 ; 10.055 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[6]    ; codec_ctrl:codec|state.START_WRITE ; 10.157 ; 10.157 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[7]    ; codec_ctrl:codec|state.START_WRITE ; 9.814  ; 9.814  ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[8]    ; codec_ctrl:codec|state.START_WRITE ; 9.697  ; 9.697  ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[9]    ; codec_ctrl:codec|state.START_WRITE ; 9.607  ; 9.607  ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; KEY[*]    ; clock_div:clk_div_1|count[1]       ; -3.309 ; -3.309 ; Rise       ; clock_div:clk_div_1|count[1]       ;
;  KEY[0]   ; clock_div:clk_div_1|count[1]       ; -3.309 ; -3.309 ; Rise       ; clock_div:clk_div_1|count[1]       ;
;  KEY[1]   ; clock_div:clk_div_1|count[1]       ; -3.702 ; -3.702 ; Rise       ; clock_div:clk_div_1|count[1]       ;
; SW[*]     ; codec_ctrl:codec|state.START_WRITE ; -5.729 ; -5.729 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[0]    ; codec_ctrl:codec|state.START_WRITE ; -5.898 ; -5.898 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[1]    ; codec_ctrl:codec|state.START_WRITE ; -6.015 ; -6.015 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[2]    ; codec_ctrl:codec|state.START_WRITE ; -5.729 ; -5.729 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[3]    ; codec_ctrl:codec|state.START_WRITE ; -7.060 ; -7.060 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[4]    ; codec_ctrl:codec|state.START_WRITE ; -6.750 ; -6.750 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[5]    ; codec_ctrl:codec|state.START_WRITE ; -6.911 ; -6.911 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[6]    ; codec_ctrl:codec|state.START_WRITE ; -7.013 ; -7.013 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[7]    ; codec_ctrl:codec|state.START_WRITE ; -6.345 ; -6.345 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[8]    ; codec_ctrl:codec|state.START_WRITE ; -5.967 ; -5.967 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[9]    ; codec_ctrl:codec|state.START_WRITE ; -6.015 ; -6.015 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; AUD_XCK   ; clock_div:clk_div_1|count[1] ; 3.757 ;       ; Rise       ; clock_div:clk_div_1|count[1] ;
; I2C_SCLK  ; clock_div:clk_div_1|count[1] ; 6.885 ; 6.885 ; Rise       ; clock_div:clk_div_1|count[1] ;
; I2C_SDAT  ; clock_div:clk_div_1|count[1] ; 6.842 ; 6.842 ; Rise       ; clock_div:clk_div_1|count[1] ;
; AUD_XCK   ; clock_div:clk_div_1|count[1] ;       ; 3.757 ; Fall       ; clock_div:clk_div_1|count[1] ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; AUD_XCK   ; clock_div:clk_div_1|count[1] ; 3.757 ;       ; Rise       ; clock_div:clk_div_1|count[1] ;
; I2C_SCLK  ; clock_div:clk_div_1|count[1] ; 6.885 ; 6.885 ; Rise       ; clock_div:clk_div_1|count[1] ;
; I2C_SDAT  ; clock_div:clk_div_1|count[1] ; 6.842 ; 6.842 ; Rise       ; clock_div:clk_div_1|count[1] ;
; AUD_XCK   ; clock_div:clk_div_1|count[1] ;       ; 3.757 ; Fall       ; clock_div:clk_div_1|count[1] ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_div:clk_div_1|count[1]       ; -1.053 ; -21.353       ;
; codec_ctrl:codec|state.START_WRITE ; -0.256 ; -0.754        ;
; CLOCK_50                           ; 0.643  ; 0.000         ;
; codec_ctrl:codec|regcount[0]       ; 1.202  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; codec_ctrl:codec|regcount[0]       ; -1.884 ; -7.057        ;
; CLOCK_50                           ; -1.724 ; -1.724        ;
; clock_div:clk_div_1|count[1]       ; -0.962 ; -15.578       ;
; codec_ctrl:codec|state.START_WRITE ; -0.890 ; -4.408        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Recovery Summary                           ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clock_div:clk_div_1|count[1] ; -0.870 ; -7.569        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Fast Model Removal Summary                           ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clock_div:clk_div_1|count[1] ; 0.587 ; 0.000         ;
+------------------------------+-------+---------------+


+-------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_50                           ; -1.380 ; -3.380        ;
; clock_div:clk_div_1|count[1]       ; -0.500 ; -63.000       ;
; codec_ctrl:codec|regcount[0]       ; 0.500  ; 0.000         ;
; codec_ctrl:codec|state.START_WRITE ; 0.500  ; 0.000         ;
+------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_div:clk_div_1|count[1]'                                                                                                                                         ;
+--------+----------------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                         ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.053 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|ack_error     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.092     ; 0.993      ;
; -1.003 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|write_done    ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.092     ; 0.943      ;
; -0.943 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|ack_error     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.092     ; 0.883      ;
; -0.901 ; i2c_master:master|fsm_state.S_ACK_BYTE ; i2c_master:master|ack_error     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.092     ; 0.841      ;
; -0.848 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|ack_error     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.092     ; 0.788      ;
; -0.837 ; i2c_master:master|fsm_state.S_STOP     ; i2c_master:master|write_done    ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.092     ; 0.777      ;
; -0.834 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|write_done    ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.092     ; 0.774      ;
; -0.748 ; codec_ctrl:codec|next_regcount[1]      ; codec_ctrl:codec|regcount[1]    ; codec_ctrl:codec|regcount[0] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.738     ; 0.042      ;
; -0.747 ; codec_ctrl:codec|next_regcount[3]      ; codec_ctrl:codec|regcount[3]    ; codec_ctrl:codec|regcount[0] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.737     ; 0.042      ;
; -0.734 ; codec_ctrl:codec|next_regcount[2]      ; codec_ctrl:codec|regcount[2]    ; codec_ctrl:codec|regcount[0] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.724     ; 0.042      ;
; -0.662 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|write_done    ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.092     ; 0.602      ;
; -0.607 ; sync_block:init_sync|shiftreg[1]       ; codec_ctrl:codec|state.IDLE     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.977     ; 0.662      ;
; -0.596 ; i2c_master:master|sda                  ; i2c_master:master|ack_error     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.094     ; 0.534      ;
; -0.572 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|byte_count[1] ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 1.606      ;
; -0.563 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[2]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 1.598      ;
; -0.563 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[3]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 1.598      ;
; -0.563 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[4]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 1.598      ;
; -0.563 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[10]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 1.598      ;
; -0.563 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[2]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 1.597      ;
; -0.563 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[3]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 1.597      ;
; -0.563 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[4]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 1.597      ;
; -0.563 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[10]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 1.597      ;
; -0.544 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[5]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.577      ;
; -0.544 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[6]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.577      ;
; -0.544 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[7]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.577      ;
; -0.544 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[12]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.577      ;
; -0.544 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[13]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.577      ;
; -0.544 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[14]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.577      ;
; -0.544 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[15]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.577      ;
; -0.544 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[19]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.577      ;
; -0.544 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[5]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[6]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[7]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[12]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[13]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[14]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[15]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[19]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.576      ;
; -0.518 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[2]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 1.552      ;
; -0.518 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[3]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 1.552      ;
; -0.518 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[4]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 1.552      ;
; -0.518 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[10]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 1.552      ;
; -0.515 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|bit_count[0]  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.548      ;
; -0.515 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|bit_count[2]  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.548      ;
; -0.515 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|bit_count[1]  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.548      ;
; -0.515 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|byte_count[1] ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 1.549      ;
; -0.506 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[2]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 1.541      ;
; -0.506 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[3]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 1.541      ;
; -0.506 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[4]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 1.541      ;
; -0.506 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[10]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 1.541      ;
; -0.505 ; i2c_master:master|ack                  ; i2c_master:master|ack_error     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.094     ; 0.443      ;
; -0.499 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[5]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.531      ;
; -0.499 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[6]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.531      ;
; -0.499 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[7]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.531      ;
; -0.499 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[12]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.531      ;
; -0.499 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[13]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.531      ;
; -0.499 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[14]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.531      ;
; -0.499 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[15]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.531      ;
; -0.499 ; i2c_master:master|bit_count[0]         ; i2c_master:master|data[19]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.531      ;
; -0.487 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[5]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.520      ;
; -0.487 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[6]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.520      ;
; -0.487 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[7]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.520      ;
; -0.487 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[12]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.520      ;
; -0.487 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[13]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.520      ;
; -0.487 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[14]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.520      ;
; -0.487 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[15]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.520      ;
; -0.487 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|data[19]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.520      ;
; -0.465 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|scl           ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.497      ;
; -0.459 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|byte_count[1] ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 1.493      ;
; -0.458 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|bit_count[0]  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.491      ;
; -0.458 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|bit_count[2]  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.491      ;
; -0.458 ; i2c_master:master|clk_edge_mask[0]     ; i2c_master:master|bit_count[1]  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.491      ;
; -0.450 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|data[2]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 1.485      ;
; -0.450 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|data[3]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 1.485      ;
; -0.450 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|data[4]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 1.485      ;
; -0.450 ; i2c_master:master|clk_edge_mask[2]     ; i2c_master:master|data[10]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.003      ; 1.485      ;
; -0.448 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[1]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.481      ;
; -0.448 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[8]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.481      ;
; -0.448 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[9]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.481      ;
; -0.448 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[11]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.481      ;
; -0.448 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[16]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.481      ;
; -0.448 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[17]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.481      ;
; -0.448 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[18]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.481      ;
; -0.448 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[20]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.481      ;
; -0.448 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[21]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.481      ;
; -0.448 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[22]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.481      ;
; -0.448 ; i2c_master:master|clk_edge_mask[1]     ; i2c_master:master|data[23]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 1.481      ;
; -0.448 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[1]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.480      ;
; -0.448 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[8]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.480      ;
; -0.448 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[9]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.480      ;
; -0.448 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[11]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.480      ;
; -0.448 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[16]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.480      ;
; -0.448 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[17]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.480      ;
; -0.448 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[18]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.480      ;
; -0.448 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[20]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.480      ;
; -0.448 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[21]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.480      ;
; -0.448 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[22]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.480      ;
; -0.448 ; i2c_master:master|bit_count[1]         ; i2c_master:master|data[23]      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 1.480      ;
; -0.439 ; i2c_master:master|bit_count[2]         ; i2c_master:master|data[2]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 1.473      ;
; -0.439 ; i2c_master:master|bit_count[2]         ; i2c_master:master|data[3]       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.002      ; 1.473      ;
+--------+----------------------------------------+---------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'codec_ctrl:codec|state.START_WRITE'                                                                                                                                 ;
+--------+------------------------------+-----------------------------------+------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock                 ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+------------------------------+------------------------------------+--------------+------------+------------+
; -0.256 ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[0]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.910      ; 1.014      ;
; -0.196 ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[0]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.910      ; 0.954      ;
; -0.135 ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[1]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.811      ; 1.046      ;
; -0.133 ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[1]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.811      ; 1.044      ;
; -0.118 ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[3]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.813      ; 1.039      ;
; -0.104 ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[0]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.909      ; 0.861      ;
; -0.090 ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[2]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.778      ; 1.019      ;
; -0.081 ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[4]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.816      ; 1.005      ;
; -0.076 ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[3]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.812      ; 0.996      ;
; -0.074 ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[6]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.818      ; 1.005      ;
; -0.056 ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[2]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.779      ; 0.986      ;
; -0.041 ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[4]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.815      ; 0.964      ;
; -0.037 ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[3]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.813      ; 0.958      ;
; -0.034 ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[6]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.817      ; 0.964      ;
; -0.003 ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[1]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.810      ; 0.913      ;
; 0.023  ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[2]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.779      ; 0.907      ;
; 0.114  ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[12] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.775      ; 0.808      ;
; 0.223  ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[10] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.764      ; 0.768      ;
; 0.296  ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[11] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 0.774      ; 0.705      ;
; 0.620  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[0]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.582      ; 0.951      ;
; 0.673  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[4]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.488      ; 1.064      ;
; 0.700  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[1]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.483      ; 1.024      ;
; 0.778  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[6]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.490      ; 0.966      ;
; 0.788  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[3]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.485      ; 0.946      ;
; 1.117  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[9]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.500        ; 1.445      ; 0.696      ;
; 1.120  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[0]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 1.000        ; 1.582      ; 0.951      ;
; 1.173  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[4]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 1.000        ; 1.488      ; 1.064      ;
; 1.200  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[1]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 1.000        ; 1.483      ; 1.024      ;
; 1.278  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[6]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 1.000        ; 1.490      ; 0.966      ;
; 1.288  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[3]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 1.000        ; 1.485      ; 0.946      ;
; 1.617  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[9]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 1.000        ; 1.445      ; 0.696      ;
+--------+------------------------------+-----------------------------------+------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                              ;
+-------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.643 ; clock_div:clk_div_1|count[0] ; clock_div:clk_div_1|count[1] ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.389      ;
; 0.665 ; clock_div:clk_div_1|count[0] ; clock_div:clk_div_1|count[0] ; CLOCK_50                     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.367      ;
; 2.104 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; CLOCK_50    ; 0.500        ; 1.798      ; 0.367      ;
; 2.604 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; CLOCK_50    ; 1.000        ; 1.798      ; 0.367      ;
+-------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'codec_ctrl:codec|regcount[0]'                                                                                                                                     ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 1.202 ; codec_ctrl:codec|regcount[1]      ; codec_ctrl:codec|next_regcount[3] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 1.737      ; 0.910      ;
; 1.243 ; codec_ctrl:codec|regcount[2]      ; codec_ctrl:codec|next_regcount[3] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 1.736      ; 0.868      ;
; 1.282 ; codec_ctrl:codec|regcount[3]      ; codec_ctrl:codec|next_regcount[3] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 1.737      ; 0.830      ;
; 1.346 ; codec_ctrl:codec|state.WAIT_WRITE ; codec_ctrl:codec|next_regcount[3] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 1.740      ; 0.769      ;
; 1.434 ; codec_ctrl:codec|state.WAIT_WRITE ; codec_ctrl:codec|next_regcount[2] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 1.728      ; 0.856      ;
; 1.458 ; codec_ctrl:codec|state.WAIT_WRITE ; codec_ctrl:codec|next_regcount[1] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 1.741      ; 0.827      ;
; 1.471 ; codec_ctrl:codec|regcount[1]      ; codec_ctrl:codec|next_regcount[2] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 1.725      ; 0.816      ;
; 1.477 ; codec_ctrl:codec|state.WAIT_WRITE ; codec_ctrl:codec|next_regcount[0] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 1.739      ; 0.744      ;
; 1.481 ; codec_ctrl:codec|regcount[1]      ; codec_ctrl:codec|next_regcount[1] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 1.738      ; 0.801      ;
; 1.538 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[3] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 0.500        ; 2.409      ; 0.887      ;
; 1.553 ; codec_ctrl:codec|regcount[2]      ; codec_ctrl:codec|next_regcount[2] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 1.724      ; 0.733      ;
; 1.739 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[0] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 0.500        ; 2.408      ; 0.792      ;
; 1.815 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[2] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 0.500        ; 2.397      ; 0.785      ;
; 1.928 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[1] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 0.500        ; 2.410      ; 0.667      ;
; 2.038 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[3] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 2.409      ; 0.887      ;
; 2.239 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[0] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 2.408      ; 0.792      ;
; 2.315 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[2] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 2.397      ; 0.785      ;
; 2.428 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[1] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 1.000        ; 2.410      ; 0.667      ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'codec_ctrl:codec|regcount[0]'                                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.884 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[1] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 2.410      ; 0.667      ;
; -1.757 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[0] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 2.408      ; 0.792      ;
; -1.753 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[2] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 2.397      ; 0.785      ;
; -1.663 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[3] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 2.409      ; 0.887      ;
; -1.384 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[1] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; -0.500       ; 2.410      ; 0.667      ;
; -1.257 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[0] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; -0.500       ; 2.408      ; 0.792      ;
; -1.253 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[2] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; -0.500       ; 2.397      ; 0.785      ;
; -1.163 ; codec_ctrl:codec|regcount[0]      ; codec_ctrl:codec|next_regcount[3] ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|regcount[0] ; -0.500       ; 2.409      ; 0.887      ;
; -0.995 ; codec_ctrl:codec|state.WAIT_WRITE ; codec_ctrl:codec|next_regcount[0] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 1.739      ; 0.744      ;
; -0.991 ; codec_ctrl:codec|regcount[2]      ; codec_ctrl:codec|next_regcount[2] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 1.724      ; 0.733      ;
; -0.971 ; codec_ctrl:codec|state.WAIT_WRITE ; codec_ctrl:codec|next_regcount[3] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 1.740      ; 0.769      ;
; -0.937 ; codec_ctrl:codec|regcount[1]      ; codec_ctrl:codec|next_regcount[1] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 1.738      ; 0.801      ;
; -0.914 ; codec_ctrl:codec|state.WAIT_WRITE ; codec_ctrl:codec|next_regcount[1] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 1.741      ; 0.827      ;
; -0.909 ; codec_ctrl:codec|regcount[1]      ; codec_ctrl:codec|next_regcount[2] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 1.725      ; 0.816      ;
; -0.907 ; codec_ctrl:codec|regcount[3]      ; codec_ctrl:codec|next_regcount[3] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 1.737      ; 0.830      ;
; -0.872 ; codec_ctrl:codec|state.WAIT_WRITE ; codec_ctrl:codec|next_regcount[2] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 1.728      ; 0.856      ;
; -0.868 ; codec_ctrl:codec|regcount[2]      ; codec_ctrl:codec|next_regcount[3] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 1.736      ; 0.868      ;
; -0.827 ; codec_ctrl:codec|regcount[1]      ; codec_ctrl:codec|next_regcount[3] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|regcount[0] ; 0.000        ; 1.737      ; 0.910      ;
+--------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.724 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; CLOCK_50    ; 0.000        ; 1.798      ; 0.367      ;
; -1.224 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; CLOCK_50    ; -0.500       ; 1.798      ; 0.367      ;
; 0.215  ; clock_div:clk_div_1|count[0] ; clock_div:clk_div_1|count[0] ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.237  ; clock_div:clk_div_1|count[0] ; clock_div:clk_div_1|count[1] ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.389      ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_div:clk_div_1|count[1]'                                                                                                                                                                           ;
+--------+--------------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                       ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------+--------------+------------+------------+
; -0.962 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.643      ; 0.974      ;
; -0.961 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|fsm_state.S_IDLE               ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.643      ; 0.975      ;
; -0.812 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[0]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.645      ; 1.126      ;
; -0.647 ; codec_ctrl:codec|regcount[0]                     ; codec_ctrl:codec|state.START_WRITE               ; codec_ctrl:codec|regcount[0]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.646      ; 1.292      ;
; -0.639 ; codec_ctrl:codec|state.IDLE                      ; codec_ctrl:codec|state.START_WRITE               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.977      ; 0.490      ;
; -0.627 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|fsm_state.S_WAIT_FOR_NEXT_BYTE ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.643      ; 1.309      ;
; -0.626 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|fsm_state.S_WAIT_FOR_STOP      ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.643      ; 1.310      ;
; -0.521 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[1]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.416      ;
; -0.521 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[8]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.416      ;
; -0.521 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[9]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.416      ;
; -0.521 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[11]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.416      ;
; -0.521 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[16]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.416      ;
; -0.521 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[17]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.416      ;
; -0.521 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[18]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.416      ;
; -0.521 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[20]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.416      ;
; -0.521 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[21]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.416      ;
; -0.521 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[22]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.416      ;
; -0.521 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[23]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.416      ;
; -0.462 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.643      ; 0.974      ;
; -0.461 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|fsm_state.S_IDLE               ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.643      ; 0.975      ;
; -0.425 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[5]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.512      ;
; -0.425 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[6]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.512      ;
; -0.425 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[7]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.512      ;
; -0.425 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[12]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.512      ;
; -0.425 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[13]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.512      ;
; -0.425 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[14]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.512      ;
; -0.425 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[15]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.512      ;
; -0.425 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[19]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.644      ; 1.512      ;
; -0.406 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[2]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.646      ; 1.533      ;
; -0.406 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[3]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.646      ; 1.533      ;
; -0.406 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[4]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.646      ; 1.533      ;
; -0.406 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[10]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.646      ; 1.533      ;
; -0.386 ; i2c_master:master|write_done                     ; codec_ctrl:codec|state.START_WRITE               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.095      ; 0.861      ;
; -0.327 ; i2c_master:master|ack_error                      ; codec_ctrl:codec|state.START_WRITE               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 1.095      ; 0.920      ;
; -0.312 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[0]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.645      ; 1.126      ;
; -0.231 ; codec_ctrl:codec|state.WAIT_WRITE                ; codec_ctrl:codec|state.START_WRITE               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.977      ; 0.898      ;
; -0.171 ; codec_ctrl:codec|regcount[0]                     ; codec_ctrl:codec|state.IDLE                      ; codec_ctrl:codec|regcount[0]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.669      ; 0.791      ;
; -0.147 ; codec_ctrl:codec|regcount[0]                     ; codec_ctrl:codec|state.START_WRITE               ; codec_ctrl:codec|regcount[0]       ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.646      ; 1.292      ;
; -0.127 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|fsm_state.S_WAIT_FOR_NEXT_BYTE ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.643      ; 1.309      ;
; -0.126 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|fsm_state.S_WAIT_FOR_STOP      ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.643      ; 1.310      ;
; -0.021 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[1]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.416      ;
; -0.021 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[8]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.416      ;
; -0.021 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[9]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.416      ;
; -0.021 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[11]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.416      ;
; -0.021 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[16]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.416      ;
; -0.021 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[17]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.416      ;
; -0.021 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[18]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.416      ;
; -0.021 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[20]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.416      ;
; -0.021 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[21]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.416      ;
; -0.021 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[22]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.416      ;
; -0.021 ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[23]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.416      ;
; -0.017 ; codec_ctrl:codec|state.START_WRITE               ; codec_ctrl:codec|state.WAIT_WRITE                ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.669      ; 0.945      ;
; 0.075  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[5]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.512      ;
; 0.075  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[6]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.512      ;
; 0.075  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[7]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.512      ;
; 0.075  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[12]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.512      ;
; 0.075  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[13]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.512      ;
; 0.075  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[14]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.512      ;
; 0.075  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[15]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.512      ;
; 0.075  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[19]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.644      ; 1.512      ;
; 0.094  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[2]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.646      ; 1.533      ;
; 0.094  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[3]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.646      ; 1.533      ;
; 0.094  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[4]                        ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.646      ; 1.533      ;
; 0.094  ; codec_ctrl:codec|state.START_WRITE               ; i2c_master:master|data[10]                       ; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1] ; -0.500       ; 1.646      ; 1.533      ;
; 0.141  ; codec_ctrl:codec|regcount[2]                     ; codec_ctrl:codec|state.START_WRITE               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.973      ; 1.266      ;
; 0.185  ; codec_ctrl:codec|regcount[1]                     ; codec_ctrl:codec|state.START_WRITE               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.974      ; 1.311      ;
; 0.215  ; codec_ctrl:codec|state.WAIT_WRITE                ; codec_ctrl:codec|state.WAIT_WRITE                ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; i2c_master:master|clk_divider[0]                 ; i2c_master:master|clk_divider[0]                 ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; i2c_master:master|bit_count[0]                   ; i2c_master:master|bit_count[0]                   ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; i2c_master:master|bit_count[2]                   ; i2c_master:master|bit_count[2]                   ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; i2c_master:master|byte_count[0]                  ; i2c_master:master|byte_count[0]                  ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; i2c_master:master|byte_count[1]                  ; i2c_master:master|byte_count[1]                  ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; i2c_master:master|fsm_state.S_WAIT_FOR_NEXT_BYTE ; i2c_master:master|fsm_state.S_WAIT_FOR_NEXT_BYTE ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; i2c_master:master|data[0]                        ; i2c_master:master|data[0]                        ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; i2c_master:master|ack                            ; i2c_master:master|ack                            ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; i2c_master:master|fsm_state.S_WAIT_FOR_STOP      ; i2c_master:master|fsm_state.S_WAIT_FOR_STOP      ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; i2c_master:master|fsm_state.S_IDLE               ; i2c_master:master|fsm_state.S_IDLE               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; i2c_master:master|fsm_state.S_SEND_BYTE          ; i2c_master:master|fsm_state.S_SEND_BYTE          ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.216  ; i2c_master:master|write_done                     ; codec_ctrl:codec|state.WAIT_WRITE                ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.118      ; 0.486      ;
; 0.230  ; codec_ctrl:codec|regcount[3]                     ; codec_ctrl:codec|state.START_WRITE               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.974      ; 1.356      ;
; 0.238  ; i2c_master:master|data[8]                        ; i2c_master:master|data[9]                        ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; i2c_master:master|data[20]                       ; i2c_master:master|data[21]                       ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.390      ;
; 0.240  ; i2c_master:master|clk_divider[4]                 ; i2c_master:master|clk_divider[4]                 ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; i2c_master:master|data[16]                       ; i2c_master:master|data[17]                       ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; i2c_master:master|data[21]                       ; i2c_master:master|data[22]                       ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.394      ;
; 0.250  ; sync_block:reset_sync|shiftreg[2]                ; sync_block:reset_sync|shiftreg[1]                ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.402      ;
; 0.263  ; i2c_master:master|fsm_state.S_IDLE               ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.415      ;
; 0.311  ; i2c_master:master|data[19]                       ; i2c_master:master|data[20]                       ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.463      ;
; 0.315  ; i2c_master:master|data[13]                       ; i2c_master:master|data[14]                       ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.467      ;
; 0.324  ; i2c_master:master|data[22]                       ; i2c_master:master|data[23]                       ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.476      ;
; 0.324  ; sync_block:init_sync|shiftreg[2]                 ; sync_block:init_sync|shiftreg[1]                 ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.476      ;
; 0.327  ; i2c_master:master|byte_count[0]                  ; i2c_master:master|byte_count[1]                  ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.479      ;
; 0.329  ; codec_ctrl:codec|regcount[0]                     ; codec_ctrl:codec|state.IDLE                      ; codec_ctrl:codec|regcount[0]       ; clock_div:clk_div_1|count[1] ; -0.500       ; 0.669      ; 0.791      ;
; 0.331  ; i2c_master:master|data[18]                       ; i2c_master:master|data[19]                       ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.483      ;
; 0.332  ; i2c_master:master|clk_mask[1]                    ; i2c_master:master|clk_edge_mask[1]               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.484      ;
; 0.334  ; i2c_master:master|clk_mask[0]                    ; i2c_master:master|clk_edge_mask[0]               ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.486      ;
; 0.337  ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; i2c_master:master|fsm_state.S_START              ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.489      ;
; 0.344  ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; i2c_master:master|scl                            ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.496      ;
; 0.346  ; i2c_master:master|write_done                     ; codec_ctrl:codec|state.IDLE                      ; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.118      ; 0.616      ;
+--------+--------------------------------------------------+--------------------------------------------------+------------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'codec_ctrl:codec|state.START_WRITE'                                                                                                                                  ;
+--------+------------------------------+-----------------------------------+------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock                 ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+------------------------------+------------------------------------+--------------+------------+------------+
; -0.890 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[9]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.000        ; 1.445      ; 0.696      ;
; -0.888 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[0]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.000        ; 1.582      ; 0.835      ;
; -0.680 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[3]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.000        ; 1.485      ; 0.946      ;
; -0.676 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[6]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.000        ; 1.490      ; 0.955      ;
; -0.674 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[4]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.000        ; 1.488      ; 0.955      ;
; -0.600 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[1]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; 0.000        ; 1.483      ; 1.024      ;
; -0.390 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[9]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.445      ; 0.696      ;
; -0.388 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[0]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.582      ; 0.835      ;
; -0.180 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[3]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.485      ; 0.946      ;
; -0.176 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[6]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.490      ; 0.955      ;
; -0.174 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[4]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.488      ; 0.955      ;
; -0.100 ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|write_data_o[1]  ; codec_ctrl:codec|regcount[0] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 1.483      ; 1.024      ;
; 0.431  ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[11] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.774      ; 0.705      ;
; 0.452  ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[0]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.909      ; 0.861      ;
; 0.498  ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[0]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.910      ; 0.908      ;
; 0.503  ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[6]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.817      ; 0.820      ;
; 0.504  ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[10] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.764      ; 0.768      ;
; 0.505  ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[4]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.815      ; 0.820      ;
; 0.533  ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[12] ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.775      ; 0.808      ;
; 0.544  ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[0]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.910      ; 0.954      ;
; 0.598  ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[3]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.813      ; 0.911      ;
; 0.601  ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[4]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.816      ; 0.917      ;
; 0.603  ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[1]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.810      ; 0.913      ;
; 0.603  ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[6]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.818      ; 0.921      ;
; 0.626  ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[3]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.813      ; 0.939      ;
; 0.628  ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[2]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.779      ; 0.907      ;
; 0.632  ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[3]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.812      ; 0.944      ;
; 0.707  ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[2]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.779      ; 0.986      ;
; 0.733  ; codec_ctrl:codec|regcount[3] ; codec_ctrl:codec|write_data_o[1]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.811      ; 1.044      ;
; 0.735  ; codec_ctrl:codec|regcount[1] ; codec_ctrl:codec|write_data_o[1]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.811      ; 1.046      ;
; 0.741  ; codec_ctrl:codec|regcount[2] ; codec_ctrl:codec|write_data_o[2]  ; clock_div:clk_div_1|count[1] ; codec_ctrl:codec|state.START_WRITE ; -0.500       ; 0.778      ; 1.019      ;
+--------+------------------------------+-----------------------------------+------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock_div:clk_div_1|count[1]'                                                                                                                                                  ;
+--------+-----------------------------------+--------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.870 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|regcount[3]                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.973     ; 0.929      ;
; -0.870 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|regcount[1]                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.973     ; 0.929      ;
; -0.863 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|regcount[2]                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.972     ; 0.923      ;
; -0.801 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|write_done                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.094     ; 0.739      ;
; -0.801 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|ack_error                      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -1.094     ; 0.739      ;
; -0.772 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|state.IDLE                      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.976     ; 0.828      ;
; -0.772 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|state.WAIT_WRITE                ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.976     ; 0.828      ;
; -0.048 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[0]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 1.077      ;
; -0.048 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[1]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 1.077      ;
; -0.048 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[2]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 1.077      ;
; -0.048 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[3]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 1.077      ;
; -0.048 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[4]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.003     ; 1.077      ;
; -0.047 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[5]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.078      ;
; -0.047 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[6]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.078      ;
; -0.047 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[7]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.078      ;
; -0.047 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[12]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.078      ;
; -0.047 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[13]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.078      ;
; -0.047 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[14]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.078      ;
; -0.047 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[15]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.078      ;
; -0.047 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[19]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.078      ;
; -0.044 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|bit_count[0]                   ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.075      ;
; -0.044 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|bit_count[2]                   ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.075      ;
; -0.044 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[1]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.075      ;
; -0.044 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[8]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.075      ;
; -0.044 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[9]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.075      ;
; -0.044 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[11]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.075      ;
; -0.044 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[16]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.075      ;
; -0.044 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[17]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.075      ;
; -0.044 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[18]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.075      ;
; -0.044 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[20]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.075      ;
; -0.044 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[21]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.075      ;
; -0.044 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[22]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.075      ;
; -0.044 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[23]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.075      ;
; -0.044 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|bit_count[1]                   ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.001     ; 1.075      ;
; -0.042 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_mask[0]                    ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 1.072      ;
; -0.042 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_mask[1]                    ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 1.072      ;
; -0.042 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_edge_mask[2]               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 1.072      ;
; -0.042 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_edge_mask[0]               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 1.072      ;
; -0.042 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_edge_mask[1]               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 1.072      ;
; -0.042 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_ACK_BYTE           ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 1.072      ;
; -0.042 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_WAIT_FOR_NEXT_BYTE ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 1.072      ;
; -0.042 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_WAIT_FOR_STOP      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 1.072      ;
; -0.042 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_STOP               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 1.072      ;
; -0.042 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_IDLE               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 1.072      ;
; -0.042 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 1.072      ;
; -0.042 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_START              ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 1.072      ;
; -0.042 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_SEND_BYTE          ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 1.072      ;
; -0.042 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|scl                            ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; -0.002     ; 1.072      ;
; 0.104  ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|byte_count[1]                  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 0.928      ;
; 0.104  ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|regcount[0]                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 0.929      ;
; 0.104  ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|state.START_WRITE               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 0.929      ;
; 0.205  ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[2]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 0.828      ;
; 0.205  ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[3]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 0.828      ;
; 0.205  ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[4]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 0.828      ;
; 0.205  ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[10]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.001      ; 0.828      ;
; 0.293  ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|byte_count[0]                  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 0.739      ;
; 0.293  ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[0]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 0.739      ;
; 0.293  ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|sda                            ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 0.739      ;
; 0.293  ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|ack                            ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 1.000        ; 0.000      ; 0.739      ;
+--------+-----------------------------------+--------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock_div:clk_div_1|count[1]'                                                                                                                                                  ;
+-------+-----------------------------------+--------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                          ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.587 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|byte_count[0]                  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[0]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|sda                            ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|ack                            ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.739      ;
; 0.675 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[2]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.001      ; 0.828      ;
; 0.675 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[3]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.001      ; 0.828      ;
; 0.675 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[4]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.001      ; 0.828      ;
; 0.675 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[10]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.001      ; 0.828      ;
; 0.776 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|byte_count[1]                  ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.000      ; 0.928      ;
; 0.776 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|regcount[0]                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.001      ; 0.929      ;
; 0.776 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|state.START_WRITE               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; 0.001      ; 0.929      ;
; 0.922 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_mask[0]                    ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 1.072      ;
; 0.922 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_mask[1]                    ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 1.072      ;
; 0.922 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_edge_mask[2]               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 1.072      ;
; 0.922 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_edge_mask[0]               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 1.072      ;
; 0.922 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_edge_mask[1]               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 1.072      ;
; 0.922 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_ACK_BYTE           ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 1.072      ;
; 0.922 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_WAIT_FOR_NEXT_BYTE ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 1.072      ;
; 0.922 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_WAIT_FOR_STOP      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 1.072      ;
; 0.922 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_STOP               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 1.072      ;
; 0.922 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_IDLE               ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 1.072      ;
; 0.922 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_WAIT_FOR_START     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 1.072      ;
; 0.922 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_START              ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 1.072      ;
; 0.922 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|fsm_state.S_SEND_BYTE          ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 1.072      ;
; 0.922 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|scl                            ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.002     ; 1.072      ;
; 0.924 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|bit_count[0]                   ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.075      ;
; 0.924 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|bit_count[2]                   ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.075      ;
; 0.924 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[1]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.075      ;
; 0.924 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[8]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.075      ;
; 0.924 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[9]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.075      ;
; 0.924 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[11]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.075      ;
; 0.924 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[16]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.075      ;
; 0.924 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[17]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.075      ;
; 0.924 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[18]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.075      ;
; 0.924 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[20]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.075      ;
; 0.924 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[21]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.075      ;
; 0.924 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[22]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.075      ;
; 0.924 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[23]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.075      ;
; 0.924 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|bit_count[1]                   ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.075      ;
; 0.927 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[5]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.078      ;
; 0.927 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[6]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.078      ;
; 0.927 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[7]                        ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.078      ;
; 0.927 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[12]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.078      ;
; 0.927 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[13]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.078      ;
; 0.927 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[14]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.078      ;
; 0.927 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[15]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.078      ;
; 0.927 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|data[19]                       ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.001     ; 1.078      ;
; 0.928 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[0]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 1.077      ;
; 0.928 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[1]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 1.077      ;
; 0.928 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[2]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 1.077      ;
; 0.928 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[3]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 1.077      ;
; 0.928 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|clk_divider[4]                 ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.003     ; 1.077      ;
; 1.652 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|state.IDLE                      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.976     ; 0.828      ;
; 1.652 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|state.WAIT_WRITE                ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.976     ; 0.828      ;
; 1.681 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|write_done                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -1.094     ; 0.739      ;
; 1.681 ; sync_block:reset_sync|shiftreg[1] ; i2c_master:master|ack_error                      ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -1.094     ; 0.739      ;
; 1.743 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|regcount[2]                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.972     ; 0.923      ;
; 1.750 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|regcount[3]                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.973     ; 0.929      ;
; 1.750 ; sync_block:reset_sync|shiftreg[1] ; codec_ctrl:codec|regcount[1]                     ; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 0.000        ; -0.973     ; 0.929      ;
+-------+-----------------------------------+--------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div:clk_div_1|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div:clk_div_1|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div:clk_div_1|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div:clk_div_1|count[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div_1|count[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div_1|count[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk_div_1|count[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div_1|count[1]|clk       ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_div:clk_div_1|count[1]'                                                                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|regcount[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|regcount[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|regcount[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|regcount[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|regcount[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|regcount[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|regcount[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|regcount[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|state.IDLE            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|state.IDLE            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|state.START_WRITE     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|state.START_WRITE     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|state.WAIT_WRITE      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; codec_ctrl:codec|state.WAIT_WRITE      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|ack                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|ack                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|ack_error            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|ack_error            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|bit_count[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|bit_count[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|bit_count[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|bit_count[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|bit_count[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|bit_count[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|byte_count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|byte_count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|byte_count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|byte_count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_divider[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_edge_mask[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_edge_mask[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_edge_mask[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_edge_mask[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_edge_mask[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_edge_mask[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_mask[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_mask[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_mask[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|clk_mask[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[10]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[10]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[11]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[11]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[12]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[12]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[13]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[13]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[14]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[14]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[15]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[15]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[16]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[16]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[17]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[17]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[18]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[18]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[19]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[19]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[20]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[20]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[21]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[21]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[22]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[22]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[23]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[23]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[9]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|data[9]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|fsm_state.S_ACK_BYTE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|fsm_state.S_ACK_BYTE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|fsm_state.S_IDLE     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div:clk_div_1|count[1] ; Rise       ; i2c_master:master|fsm_state.S_IDLE     ;
+--------+--------------+----------------+------------------+------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'codec_ctrl:codec|regcount[0]'                                                                            ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Rise       ; codec_ctrl:codec|next_regcount[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Rise       ; codec_ctrl:codec|next_regcount[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Rise       ; codec_ctrl:codec|next_regcount[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Rise       ; codec_ctrl:codec|next_regcount[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Rise       ; codec_ctrl:codec|next_regcount[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Rise       ; codec_ctrl:codec|next_regcount[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Rise       ; codec_ctrl:codec|next_regcount[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Rise       ; codec_ctrl:codec|next_regcount[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector13~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector13~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector13~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector13~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector13~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector13~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector13~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector13~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Rise       ; codec|Selector7~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Rise       ; codec|Selector7~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Rise       ; codec|Selector7~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Rise       ; codec|Selector7~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector7~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|Selector7~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Rise       ; codec|Selector7~1|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Rise       ; codec|Selector7~1|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|next_regcount[0]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|next_regcount[0]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|next_regcount[1]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|next_regcount[1]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|next_regcount[2]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|next_regcount[2]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|next_regcount[3]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Fall       ; codec|next_regcount[3]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|regcount[0] ; Rise       ; codec|regcount[0]|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|regcount[0] ; Rise       ; codec|regcount[0]|regout           ;
+-------+--------------+----------------+------------------+------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'codec_ctrl:codec|state.START_WRITE'                                                                                  ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[10]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[10]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[11]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[11]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[12]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[12]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[2]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[2]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[3]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[3]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[4]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[4]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[6]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[6]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[9]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Fall       ; codec_ctrl:codec|write_data_o[9]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|state.START_WRITE|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|state.START_WRITE|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|state.START_WRITE~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|state.START_WRITE~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|state.START_WRITE~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|state.START_WRITE~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[0]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[0]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[10]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[10]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[11]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[11]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[12]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[12]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[4]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[6]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[6]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[9]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; codec_ctrl:codec|state.START_WRITE ; Rise       ; codec|write_data_o[9]|datad              ;
+-------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; KEY[*]    ; clock_div:clk_div_1|count[1]       ; 1.893 ; 1.893 ; Rise       ; clock_div:clk_div_1|count[1]       ;
;  KEY[0]   ; clock_div:clk_div_1|count[1]       ; 1.728 ; 1.728 ; Rise       ; clock_div:clk_div_1|count[1]       ;
;  KEY[1]   ; clock_div:clk_div_1|count[1]       ; 1.893 ; 1.893 ; Rise       ; clock_div:clk_div_1|count[1]       ;
; SW[*]     ; codec_ctrl:codec|state.START_WRITE ; 4.234 ; 4.234 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[0]    ; codec_ctrl:codec|state.START_WRITE ; 4.041 ; 4.041 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[1]    ; codec_ctrl:codec|state.START_WRITE ; 4.023 ; 4.023 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[2]    ; codec_ctrl:codec|state.START_WRITE ; 3.737 ; 3.737 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[3]    ; codec_ctrl:codec|state.START_WRITE ; 4.234 ; 4.234 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[4]    ; codec_ctrl:codec|state.START_WRITE ; 4.087 ; 4.087 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[5]    ; codec_ctrl:codec|state.START_WRITE ; 4.152 ; 4.152 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[6]    ; codec_ctrl:codec|state.START_WRITE ; 4.232 ; 4.232 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[7]    ; codec_ctrl:codec|state.START_WRITE ; 4.056 ; 4.056 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[8]    ; codec_ctrl:codec|state.START_WRITE ; 4.055 ; 4.055 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[9]    ; codec_ctrl:codec|state.START_WRITE ; 3.971 ; 3.971 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; KEY[*]    ; clock_div:clk_div_1|count[1]       ; -1.608 ; -1.608 ; Rise       ; clock_div:clk_div_1|count[1]       ;
;  KEY[0]   ; clock_div:clk_div_1|count[1]       ; -1.608 ; -1.608 ; Rise       ; clock_div:clk_div_1|count[1]       ;
;  KEY[1]   ; clock_div:clk_div_1|count[1]       ; -1.773 ; -1.773 ; Rise       ; clock_div:clk_div_1|count[1]       ;
; SW[*]     ; codec_ctrl:codec|state.START_WRITE ; -2.595 ; -2.595 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[0]    ; codec_ctrl:codec|state.START_WRITE ; -2.672 ; -2.672 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[1]    ; codec_ctrl:codec|state.START_WRITE ; -2.766 ; -2.766 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[2]    ; codec_ctrl:codec|state.START_WRITE ; -2.595 ; -2.595 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[3]    ; codec_ctrl:codec|state.START_WRITE ; -3.113 ; -3.113 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[4]    ; codec_ctrl:codec|state.START_WRITE ; -2.966 ; -2.966 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[5]    ; codec_ctrl:codec|state.START_WRITE ; -3.031 ; -3.031 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[6]    ; codec_ctrl:codec|state.START_WRITE ; -3.111 ; -3.111 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[7]    ; codec_ctrl:codec|state.START_WRITE ; -2.836 ; -2.836 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[8]    ; codec_ctrl:codec|state.START_WRITE ; -2.696 ; -2.696 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[9]    ; codec_ctrl:codec|state.START_WRITE ; -2.684 ; -2.684 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; AUD_XCK   ; clock_div:clk_div_1|count[1] ; 1.820 ;       ; Rise       ; clock_div:clk_div_1|count[1] ;
; I2C_SCLK  ; clock_div:clk_div_1|count[1] ; 3.665 ; 3.665 ; Rise       ; clock_div:clk_div_1|count[1] ;
; I2C_SDAT  ; clock_div:clk_div_1|count[1] ; 3.634 ; 3.634 ; Rise       ; clock_div:clk_div_1|count[1] ;
; AUD_XCK   ; clock_div:clk_div_1|count[1] ;       ; 1.820 ; Fall       ; clock_div:clk_div_1|count[1] ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; AUD_XCK   ; clock_div:clk_div_1|count[1] ; 1.820 ;       ; Rise       ; clock_div:clk_div_1|count[1] ;
; I2C_SCLK  ; clock_div:clk_div_1|count[1] ; 3.665 ; 3.665 ; Rise       ; clock_div:clk_div_1|count[1] ;
; I2C_SDAT  ; clock_div:clk_div_1|count[1] ; 3.634 ; 3.634 ; Rise       ; clock_div:clk_div_1|count[1] ;
; AUD_XCK   ; clock_div:clk_div_1|count[1] ;       ; 1.820 ; Fall       ; clock_div:clk_div_1|count[1] ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+-------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                               ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                    ; -3.113   ; -3.702  ; -2.253   ; 0.587   ; -1.631              ;
;  CLOCK_50                           ; 0.139    ; -2.693  ; N/A      ; N/A     ; -1.631              ;
;  clock_div:clk_div_1|count[1]       ; -3.113   ; -0.962  ; -2.253   ; 0.587   ; -0.611              ;
;  codec_ctrl:codec|regcount[0]       ; 0.477    ; -3.702  ; N/A      ; N/A     ; 0.500               ;
;  codec_ctrl:codec|state.START_WRITE ; -2.616   ; -0.982  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                     ; -139.741 ; -28.767 ; -76.243  ; 0.0     ; -81.061             ;
;  CLOCK_50                           ; 0.000    ; -2.693  ; N/A      ; N/A     ; -4.075              ;
;  clock_div:clk_div_1|count[1]       ; -122.339 ; -15.578 ; -76.243  ; 0.000   ; -76.986             ;
;  codec_ctrl:codec|regcount[0]       ; 0.000    ; -13.525 ; N/A      ; N/A     ; 0.000               ;
;  codec_ctrl:codec|state.START_WRITE ; -17.402  ; -4.408  ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                        ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; KEY[*]    ; clock_div:clk_div_1|count[1]       ; 3.950  ; 3.950  ; Rise       ; clock_div:clk_div_1|count[1]       ;
;  KEY[0]   ; clock_div:clk_div_1|count[1]       ; 3.557  ; 3.557  ; Rise       ; clock_div:clk_div_1|count[1]       ;
;  KEY[1]   ; clock_div:clk_div_1|count[1]       ; 3.950  ; 3.950  ; Rise       ; clock_div:clk_div_1|count[1]       ;
; SW[*]     ; codec_ctrl:codec|state.START_WRITE ; 10.204 ; 10.204 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[0]    ; codec_ctrl:codec|state.START_WRITE ; 9.766  ; 9.766  ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[1]    ; codec_ctrl:codec|state.START_WRITE ; 9.638  ; 9.638  ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[2]    ; codec_ctrl:codec|state.START_WRITE ; 8.957  ; 8.957  ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[3]    ; codec_ctrl:codec|state.START_WRITE ; 10.204 ; 10.204 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[4]    ; codec_ctrl:codec|state.START_WRITE ; 9.894  ; 9.894  ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[5]    ; codec_ctrl:codec|state.START_WRITE ; 10.055 ; 10.055 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[6]    ; codec_ctrl:codec|state.START_WRITE ; 10.157 ; 10.157 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[7]    ; codec_ctrl:codec|state.START_WRITE ; 9.814  ; 9.814  ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[8]    ; codec_ctrl:codec|state.START_WRITE ; 9.697  ; 9.697  ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[9]    ; codec_ctrl:codec|state.START_WRITE ; 9.607  ; 9.607  ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; KEY[*]    ; clock_div:clk_div_1|count[1]       ; -1.608 ; -1.608 ; Rise       ; clock_div:clk_div_1|count[1]       ;
;  KEY[0]   ; clock_div:clk_div_1|count[1]       ; -1.608 ; -1.608 ; Rise       ; clock_div:clk_div_1|count[1]       ;
;  KEY[1]   ; clock_div:clk_div_1|count[1]       ; -1.773 ; -1.773 ; Rise       ; clock_div:clk_div_1|count[1]       ;
; SW[*]     ; codec_ctrl:codec|state.START_WRITE ; -2.595 ; -2.595 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[0]    ; codec_ctrl:codec|state.START_WRITE ; -2.672 ; -2.672 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[1]    ; codec_ctrl:codec|state.START_WRITE ; -2.766 ; -2.766 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[2]    ; codec_ctrl:codec|state.START_WRITE ; -2.595 ; -2.595 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[3]    ; codec_ctrl:codec|state.START_WRITE ; -3.113 ; -3.113 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[4]    ; codec_ctrl:codec|state.START_WRITE ; -2.966 ; -2.966 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[5]    ; codec_ctrl:codec|state.START_WRITE ; -3.031 ; -3.031 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[6]    ; codec_ctrl:codec|state.START_WRITE ; -3.111 ; -3.111 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[7]    ; codec_ctrl:codec|state.START_WRITE ; -2.836 ; -2.836 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[8]    ; codec_ctrl:codec|state.START_WRITE ; -2.696 ; -2.696 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
;  SW[9]    ; codec_ctrl:codec|state.START_WRITE ; -2.684 ; -2.684 ; Fall       ; codec_ctrl:codec|state.START_WRITE ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; AUD_XCK   ; clock_div:clk_div_1|count[1] ; 3.757 ;       ; Rise       ; clock_div:clk_div_1|count[1] ;
; I2C_SCLK  ; clock_div:clk_div_1|count[1] ; 6.885 ; 6.885 ; Rise       ; clock_div:clk_div_1|count[1] ;
; I2C_SDAT  ; clock_div:clk_div_1|count[1] ; 6.842 ; 6.842 ; Rise       ; clock_div:clk_div_1|count[1] ;
; AUD_XCK   ; clock_div:clk_div_1|count[1] ;       ; 3.757 ; Fall       ; clock_div:clk_div_1|count[1] ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; AUD_XCK   ; clock_div:clk_div_1|count[1] ; 1.820 ;       ; Rise       ; clock_div:clk_div_1|count[1] ;
; I2C_SCLK  ; clock_div:clk_div_1|count[1] ; 3.665 ; 3.665 ; Rise       ; clock_div:clk_div_1|count[1] ;
; I2C_SDAT  ; clock_div:clk_div_1|count[1] ; 3.634 ; 3.634 ; Rise       ; clock_div:clk_div_1|count[1] ;
; AUD_XCK   ; clock_div:clk_div_1|count[1] ;       ; 1.820 ; Fall       ; clock_div:clk_div_1|count[1] ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; CLOCK_50                           ; CLOCK_50                           ; 2        ; 0        ; 0        ; 0        ;
; clock_div:clk_div_1|count[1]       ; CLOCK_50                           ; 1        ; 1        ; 0        ; 0        ;
; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1]       ; 535      ; 0        ; 0        ; 0        ;
; codec_ctrl:codec|regcount[0]       ; clock_div:clk_div_1|count[1]       ; 6        ; 2        ; 0        ; 0        ;
; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1]       ; 29       ; 40       ; 0        ; 0        ;
; clock_div:clk_div_1|count[1]       ; codec_ctrl:codec|regcount[0]       ; 10       ; 0        ; 0        ; 0        ;
; codec_ctrl:codec|regcount[0]       ; codec_ctrl:codec|regcount[0]       ; 4        ; 4        ; 0        ; 0        ;
; clock_div:clk_div_1|count[1]       ; codec_ctrl:codec|state.START_WRITE ; 0        ; 0        ; 33       ; 0        ;
; codec_ctrl:codec|regcount[0]       ; codec_ctrl:codec|state.START_WRITE ; 0        ; 0        ; 11       ; 11       ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; CLOCK_50                           ; CLOCK_50                           ; 2        ; 0        ; 0        ; 0        ;
; clock_div:clk_div_1|count[1]       ; CLOCK_50                           ; 1        ; 1        ; 0        ; 0        ;
; clock_div:clk_div_1|count[1]       ; clock_div:clk_div_1|count[1]       ; 535      ; 0        ; 0        ; 0        ;
; codec_ctrl:codec|regcount[0]       ; clock_div:clk_div_1|count[1]       ; 6        ; 2        ; 0        ; 0        ;
; codec_ctrl:codec|state.START_WRITE ; clock_div:clk_div_1|count[1]       ; 29       ; 40       ; 0        ; 0        ;
; clock_div:clk_div_1|count[1]       ; codec_ctrl:codec|regcount[0]       ; 10       ; 0        ; 0        ; 0        ;
; codec_ctrl:codec|regcount[0]       ; codec_ctrl:codec|regcount[0]       ; 4        ; 4        ; 0        ; 0        ;
; clock_div:clk_div_1|count[1]       ; codec_ctrl:codec|state.START_WRITE ; 0        ; 0        ; 33       ; 0        ;
; codec_ctrl:codec|regcount[0]       ; codec_ctrl:codec|state.START_WRITE ; 0        ; 0        ; 11       ; 11       ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                      ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 59       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                       ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clock_div:clk_div_1|count[1] ; clock_div:clk_div_1|count[1] ; 59       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 62    ; 62   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Apr 06 10:29:47 2018
Info: Command: quartus_sta AudioBocs -c audio_synth_top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 14 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'audio_synth_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_div:clk_div_1|count[1] clock_div:clk_div_1|count[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name codec_ctrl:codec|state.START_WRITE codec_ctrl:codec|state.START_WRITE
    Info (332105): create_clock -period 1.000 -name codec_ctrl:codec|regcount[0] codec_ctrl:codec|regcount[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.113
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.113      -122.339 clock_div:clk_div_1|count[1] 
    Info (332119):    -2.616       -17.402 codec_ctrl:codec|state.START_WRITE 
    Info (332119):     0.139         0.000 CLOCK_50 
    Info (332119):     0.477         0.000 codec_ctrl:codec|regcount[0] 
Info (332146): Worst-case hold slack is -3.702
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.702       -13.525 codec_ctrl:codec|regcount[0] 
    Info (332119):    -2.693        -2.693 CLOCK_50 
    Info (332119):    -0.982        -3.272 codec_ctrl:codec|state.START_WRITE 
    Info (332119):    -0.872        -2.568 clock_div:clk_div_1|count[1] 
Info (332146): Worst-case recovery slack is -2.253
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.253       -76.243 clock_div:clk_div_1|count[1] 
Info (332146): Worst-case removal slack is 1.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.185         0.000 clock_div:clk_div_1|count[1] 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -4.075 CLOCK_50 
    Info (332119):    -0.611       -76.986 clock_div:clk_div_1|count[1] 
    Info (332119):     0.500         0.000 codec_ctrl:codec|regcount[0] 
    Info (332119):     0.500         0.000 codec_ctrl:codec|state.START_WRITE 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.053
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.053       -21.353 clock_div:clk_div_1|count[1] 
    Info (332119):    -0.256        -0.754 codec_ctrl:codec|state.START_WRITE 
    Info (332119):     0.643         0.000 CLOCK_50 
    Info (332119):     1.202         0.000 codec_ctrl:codec|regcount[0] 
Info (332146): Worst-case hold slack is -1.884
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.884        -7.057 codec_ctrl:codec|regcount[0] 
    Info (332119):    -1.724        -1.724 CLOCK_50 
    Info (332119):    -0.962       -15.578 clock_div:clk_div_1|count[1] 
    Info (332119):    -0.890        -4.408 codec_ctrl:codec|state.START_WRITE 
Info (332146): Worst-case recovery slack is -0.870
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.870        -7.569 clock_div:clk_div_1|count[1] 
Info (332146): Worst-case removal slack is 0.587
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.587         0.000 clock_div:clk_div_1|count[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -3.380 CLOCK_50 
    Info (332119):    -0.500       -63.000 clock_div:clk_div_1|count[1] 
    Info (332119):     0.500         0.000 codec_ctrl:codec|regcount[0] 
    Info (332119):     0.500         0.000 codec_ctrl:codec|state.START_WRITE 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 410 megabytes
    Info: Processing ended: Fri Apr 06 10:29:48 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


