Classic Timing Analyzer report for CPU
Thu Mar 25 21:31:39 2021
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clock'
  7. Clock Hold: 'clock'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                              ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                   ; To                                      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 8.872 ns                         ; reset                                  ; multiplier:multiplier|hi[24]            ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 18.201 ns                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1] ; MuxMemAddOut[31]                        ; clock      ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -2.579 ns                        ; reset                                  ; Controle:Controle|ALUSrcB[0]            ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A                                      ; None          ; 45.05 MHz ( period = 22.196 ns ) ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0] ; Controle:Controle|PCWrite               ; clock      ; clock    ; 0            ;
; Clock Hold: 'clock'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:MDR|Saida[24]              ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24] ; clock      ; clock    ; 707          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                        ;                                         ;            ;          ; 707          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F672C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                    ; To                                                                                                                                      ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 45.05 MHz ( period = 22.196 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 7.606 ns                ;
; N/A                                     ; 45.42 MHz ( period = 22.016 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 7.515 ns                ;
; N/A                                     ; 45.84 MHz ( period = 21.816 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 7.416 ns                ;
; N/A                                     ; 46.55 MHz ( period = 21.484 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[0]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 7.246 ns                ;
; N/A                                     ; 46.55 MHz ( period = 21.484 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[1]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 7.246 ns                ;
; N/A                                     ; 46.60 MHz ( period = 21.458 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 7.237 ns                ;
; N/A                                     ; 46.67 MHz ( period = 21.428 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 7.234 ns                ;
; N/A                                     ; 46.94 MHz ( period = 21.304 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[0]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 7.155 ns                ;
; N/A                                     ; 46.94 MHz ( period = 21.304 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[1]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 7.155 ns                ;
; N/A                                     ; 47.29 MHz ( period = 21.148 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 7.092 ns                ;
; N/A                                     ; 47.31 MHz ( period = 21.136 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 7.098 ns                ;
; N/A                                     ; 47.38 MHz ( period = 21.104 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[0]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 7.056 ns                ;
; N/A                                     ; 47.38 MHz ( period = 21.104 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[1]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 7.056 ns                ;
; N/A                                     ; 47.55 MHz ( period = 21.030 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 7.036 ns                ;
; N/A                                     ; 47.60 MHz ( period = 21.010 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|MemADD[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 7.011 ns                ;
; N/A                                     ; 48.01 MHz ( period = 20.830 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|MemADD[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.920 ns                ;
; N/A                                     ; 48.09 MHz ( period = 20.796 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[3]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.909 ns                ;
; N/A                                     ; 48.20 MHz ( period = 20.746 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[0]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.877 ns                ;
; N/A                                     ; 48.20 MHz ( period = 20.746 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[1]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.877 ns                ;
; N/A                                     ; 48.27 MHz ( period = 20.716 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[0]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.874 ns                ;
; N/A                                     ; 48.27 MHz ( period = 20.716 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[1]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.874 ns                ;
; N/A                                     ; 48.39 MHz ( period = 20.664 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14] ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.668 ns                ;
; N/A                                     ; 48.46 MHz ( period = 20.636 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[2]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.833 ns                ;
; N/A                                     ; 48.47 MHz ( period = 20.630 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|MemADD[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.821 ns                ;
; N/A                                     ; 48.48 MHz ( period = 20.628 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.832 ns                ;
; N/A                                     ; 48.51 MHz ( period = 20.616 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[3]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.818 ns                ;
; N/A                                     ; 48.52 MHz ( period = 20.610 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.842 ns                ;
; N/A                                     ; 48.60 MHz ( period = 20.576 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[5]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.804 ns                ;
; N/A                                     ; 48.71 MHz ( period = 20.528 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.794 ns                ;
; N/A                                     ; 48.81 MHz ( period = 20.488 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.761 ns                ;
; N/A                                     ; 48.89 MHz ( period = 20.456 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[2]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.742 ns                ;
; N/A                                     ; 48.90 MHz ( period = 20.448 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.741 ns                ;
; N/A                                     ; 48.93 MHz ( period = 20.436 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[0]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.732 ns                ;
; N/A                                     ; 48.93 MHz ( period = 20.436 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[1]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.732 ns                ;
; N/A                                     ; 48.95 MHz ( period = 20.428 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.747 ns                ;
; N/A                                     ; 48.96 MHz ( period = 20.424 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[0]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.738 ns                ;
; N/A                                     ; 48.96 MHz ( period = 20.424 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[1]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.738 ns                ;
; N/A                                     ; 48.98 MHz ( period = 20.416 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[3]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.719 ns                ;
; N/A                                     ; 49.03 MHz ( period = 20.396 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[5]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.713 ns                ;
; N/A                                     ; 49.10 MHz ( period = 20.368 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.731 ns                ;
; N/A                                     ; 49.15 MHz ( period = 20.346 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUSrcB[0]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.982 ns                ;
; N/A                                     ; 49.22 MHz ( period = 20.318 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[0]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.676 ns                ;
; N/A                                     ; 49.22 MHz ( period = 20.318 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[1]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.676 ns                ;
; N/A                                     ; 49.33 MHz ( period = 20.272 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|MemADD[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.642 ns                ;
; N/A                                     ; 49.34 MHz ( period = 20.268 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUSrcB[1]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.943 ns                ;
; N/A                                     ; 49.37 MHz ( period = 20.256 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[2]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.643 ns                ;
; N/A                                     ; 49.39 MHz ( period = 20.248 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.642 ns                ;
; N/A                                     ; 49.40 MHz ( period = 20.242 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|MemADD[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.639 ns                ;
; N/A                                     ; 49.51 MHz ( period = 20.196 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[5]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.614 ns                ;
; N/A                                     ; 49.59 MHz ( period = 20.166 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUSrcB[0]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.891 ns                ;
; N/A                                     ; 49.78 MHz ( period = 20.088 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUSrcB[1]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.852 ns                ;
; N/A                                     ; 49.86 MHz ( period = 20.058 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[3]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.540 ns                ;
; N/A                                     ; 49.93 MHz ( period = 20.028 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[3]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.537 ns                ;
; N/A                                     ; 49.96 MHz ( period = 20.016 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUControl[1]                                                                                                         ; clock      ; clock    ; None                        ; None                      ; 6.517 ns                ;
; N/A                                     ; 50.09 MHz ( period = 19.966 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUSrcB[0]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.792 ns                ;
; N/A                                     ; 50.10 MHz ( period = 19.962 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|MemADD[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.497 ns                ;
; N/A                                     ; 50.12 MHz ( period = 19.952 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14] ; Controle:Controle|PCSource[0]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.308 ns                ;
; N/A                                     ; 50.12 MHz ( period = 19.952 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14] ; Controle:Controle|PCSource[1]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.308 ns                ;
; N/A                                     ; 50.13 MHz ( period = 19.950 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|MemADD[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.503 ns                ;
; N/A                                     ; 50.19 MHz ( period = 19.924 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegWrite                                                                                                              ; clock      ; clock    ; None                        ; None                      ; 6.453 ns                ;
; N/A                                     ; 50.26 MHz ( period = 19.898 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[2]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.464 ns                ;
; N/A                                     ; 50.26 MHz ( period = 19.898 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCSource[0]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.482 ns                ;
; N/A                                     ; 50.26 MHz ( period = 19.898 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCSource[1]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.482 ns                ;
; N/A                                     ; 50.28 MHz ( period = 19.890 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.463 ns                ;
; N/A                                     ; 50.28 MHz ( period = 19.888 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUSrcB[1]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.753 ns                ;
; N/A                                     ; 50.30 MHz ( period = 19.880 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[30]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.448 ns                ;
; N/A                                     ; 50.33 MHz ( period = 19.868 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[2]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.461 ns                ;
; N/A                                     ; 50.35 MHz ( period = 19.860 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.460 ns                ;
; N/A                                     ; 50.38 MHz ( period = 19.850 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[2]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.429 ns                ;
; N/A                                     ; 50.39 MHz ( period = 19.844 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|MemADD[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.441 ns                ;
; N/A                                     ; 50.41 MHz ( period = 19.838 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[5]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.435 ns                ;
; N/A                                     ; 50.41 MHz ( period = 19.836 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUControl[1]                                                                                                         ; clock      ; clock    ; None                        ; None                      ; 6.426 ns                ;
; N/A                                     ; 50.48 MHz ( period = 19.808 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[5]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.432 ns                ;
; N/A                                     ; 50.57 MHz ( period = 19.776 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCSource[0]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.401 ns                ;
; N/A                                     ; 50.57 MHz ( period = 19.776 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCSource[1]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.401 ns                ;
; N/A                                     ; 50.64 MHz ( period = 19.748 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[3]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.395 ns                ;
; N/A                                     ; 50.65 MHz ( period = 19.744 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegWrite                                                                                                              ; clock      ; clock    ; None                        ; None                      ; 6.362 ns                ;
; N/A                                     ; 50.67 MHz ( period = 19.736 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[3]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.401 ns                ;
; N/A                                     ; 50.72 MHz ( period = 19.716 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCSource[0]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.387 ns                ;
; N/A                                     ; 50.72 MHz ( period = 19.716 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCSource[1]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.387 ns                ;
; N/A                                     ; 50.72 MHz ( period = 19.716 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:ALUOut|Saida[31]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.370 ns                ;
; N/A                                     ; 50.74 MHz ( period = 19.708 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:PC|Saida[31]                                                                                                                ; clock      ; clock    ; None                        ; None                      ; 6.366 ns                ;
; N/A                                     ; 50.76 MHz ( period = 19.700 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:EPC|Saida[30]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.357 ns                ;
; N/A                                     ; 50.84 MHz ( period = 19.670 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[2]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.338 ns                ;
; N/A                                     ; 50.88 MHz ( period = 19.656 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|PCSource[0]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.371 ns                ;
; N/A                                     ; 50.88 MHz ( period = 19.656 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|PCSource[1]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.371 ns                ;
; N/A                                     ; 50.93 MHz ( period = 19.636 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUControl[1]                                                                                                         ; clock      ; clock    ; None                        ; None                      ; 6.327 ns                ;
; N/A                                     ; 50.94 MHz ( period = 19.630 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[3]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.339 ns                ;
; N/A                                     ; 51.00 MHz ( period = 19.608 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUSrcB[0]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.613 ns                ;
; N/A                                     ; 51.05 MHz ( period = 19.588 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[2]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.319 ns                ;
; N/A                                     ; 51.07 MHz ( period = 19.580 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.318 ns                ;
; N/A                                     ; 51.08 MHz ( period = 19.578 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUSrcB[0]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.610 ns                ;
; N/A                                     ; 51.08 MHz ( period = 19.576 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[2]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.325 ns                ;
; N/A                                     ; 51.10 MHz ( period = 19.568 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.324 ns                ;
; N/A                                     ; 51.17 MHz ( period = 19.544 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegWrite                                                                                                              ; clock      ; clock    ; None                        ; None                      ; 6.263 ns                ;
; N/A                                     ; 51.19 MHz ( period = 19.536 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:ALUOut|Saida[31]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.279 ns                ;
; N/A                                     ; 51.20 MHz ( period = 19.530 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUSrcB[1]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.574 ns                ;
; N/A                                     ; 51.21 MHz ( period = 19.528 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[5]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.290 ns                ;
; N/A                                     ; 51.21 MHz ( period = 19.528 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:PC|Saida[31]                                                                                                                ; clock      ; clock    ; None                        ; None                      ; 6.275 ns                ;
; N/A                                     ; 51.24 MHz ( period = 19.516 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[5]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.296 ns                ;
; N/A                                     ; 51.28 MHz ( period = 19.500 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUSrcB[1]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.571 ns                ;
; N/A                                     ; 51.28 MHz ( period = 19.500 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:EPC|Saida[30]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.258 ns                ;
; N/A                                     ; 51.30 MHz ( period = 19.494 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Memoria:Memoria|lpm_ram_dq:MEM_plus_Two|altram:sram|altsyncram:ram_block|altsyncram_g2a1:auto_generated|ram_block1a0~porta_address_reg7 ; clock      ; clock    ; None                        ; None                      ; 6.200 ns                ;
; N/A                                     ; 51.34 MHz ( period = 19.478 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14] ; Controle:Controle|MemADD[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.073 ns                ;
; N/A                                     ; 51.36 MHz ( period = 19.470 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[2]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.263 ns                ;
; N/A                                     ; 51.36 MHz ( period = 19.470 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[2]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.239 ns                ;
; N/A                                     ; 51.38 MHz ( period = 19.462 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.262 ns                ;
; N/A                                     ; 51.44 MHz ( period = 19.440 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[28]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.226 ns                ;
; N/A                                     ; 51.48 MHz ( period = 19.424 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|MemADD[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.247 ns                ;
; N/A                                     ; 51.50 MHz ( period = 19.416 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:PC|Saida[27]                                                                                                                ; clock      ; clock    ; None                        ; None                      ; 6.222 ns                ;
; N/A                                     ; 51.52 MHz ( period = 19.410 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[5]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.234 ns                ;
; N/A                                     ; 51.55 MHz ( period = 19.398 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[29]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.203 ns                ;
; N/A                                     ; 51.72 MHz ( period = 19.336 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegEPCWrite                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.172 ns                ;
; N/A                                     ; 51.72 MHz ( period = 19.336 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:ALUOut|Saida[31]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.180 ns                ;
; N/A                                     ; 51.74 MHz ( period = 19.328 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:PC|Saida[31]                                                                                                                ; clock      ; clock    ; None                        ; None                      ; 6.176 ns                ;
; N/A                                     ; 51.74 MHz ( period = 19.328 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[24]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.179 ns                ;
; N/A                                     ; 51.78 MHz ( period = 19.314 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Memoria:Memoria|lpm_ram_dq:MEM_plus_Two|altram:sram|altsyncram:ram_block|altsyncram_g2a1:auto_generated|ram_block1a0~porta_address_reg7 ; clock      ; clock    ; None                        ; None                      ; 6.109 ns                ;
; N/A                                     ; 51.81 MHz ( period = 19.302 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|MemADD[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.166 ns                ;
; N/A                                     ; 51.82 MHz ( period = 19.298 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUSrcB[0]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.468 ns                ;
; N/A                                     ; 51.85 MHz ( period = 19.286 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUSrcB[0]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.474 ns                ;
; N/A                                     ; 51.87 MHz ( period = 19.278 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUControl[1]                                                                                                         ; clock      ; clock    ; None                        ; None                      ; 6.148 ns                ;
; N/A                                     ; 51.91 MHz ( period = 19.264 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14] ; Controle:Controle|estado[3]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 5.971 ns                ;
; N/A                                     ; 51.92 MHz ( period = 19.260 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:EPC|Saida[28]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.135 ns                ;
; N/A                                     ; 51.94 MHz ( period = 19.254 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:PC|Saida[29]                                                                                                                ; clock      ; clock    ; None                        ; None                      ; 6.131 ns                ;
; N/A                                     ; 51.95 MHz ( period = 19.248 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUControl[1]                                                                                                         ; clock      ; clock    ; None                        ; None                      ; 6.145 ns                ;
; N/A                                     ; 51.97 MHz ( period = 19.242 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|MemADD[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.152 ns                ;
; N/A                                     ; 51.97 MHz ( period = 19.242 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15] ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 5.955 ns                ;
; N/A                                     ; 51.99 MHz ( period = 19.236 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:PC|Saida[27]                                                                                                                ; clock      ; clock    ; None                        ; None                      ; 6.131 ns                ;
; N/A                                     ; 52.03 MHz ( period = 19.220 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUSrcB[1]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.429 ns                ;
; N/A                                     ; 52.03 MHz ( period = 19.218 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:EPC|Saida[29]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.112 ns                ;
; N/A                                     ; 52.06 MHz ( period = 19.210 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|estado[3]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.145 ns                ;
; N/A                                     ; 52.06 MHz ( period = 19.208 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUSrcB[1]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.435 ns                ;
; N/A                                     ; 52.12 MHz ( period = 19.186 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegWrite                                                                                                              ; clock      ; clock    ; None                        ; None                      ; 6.084 ns                ;
; N/A                                     ; 52.13 MHz ( period = 19.182 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|MemADD[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.136 ns                ;
; N/A                                     ; 52.14 MHz ( period = 19.180 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUSrcB[0]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.412 ns                ;
; N/A                                     ; 52.19 MHz ( period = 19.162 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17] ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 5.947 ns                ;
; N/A                                     ; 52.20 MHz ( period = 19.156 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegEPCWrite                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.081 ns                ;
; N/A                                     ; 52.20 MHz ( period = 19.156 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegWrite                                                                                                              ; clock      ; clock    ; None                        ; None                      ; 6.081 ns                ;
; N/A                                     ; 52.22 MHz ( period = 19.148 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:EPC|Saida[24]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.088 ns                ;
; N/A                                     ; 52.24 MHz ( period = 19.142 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:EPC|Saida[30]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.079 ns                ;
; N/A                                     ; 52.31 MHz ( period = 19.116 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:ALUOut|Saida[30]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.066 ns                ;
; N/A                                     ; 52.32 MHz ( period = 19.114 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.091 ns                ;
; N/A                                     ; 52.32 MHz ( period = 19.114 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Memoria:Memoria|lpm_ram_dq:MEM_plus_Two|altram:sram|altsyncram:ram_block|altsyncram_g2a1:auto_generated|ram_block1a0~porta_address_reg7 ; clock      ; clock    ; None                        ; None                      ; 6.010 ns                ;
; N/A                                     ; 52.32 MHz ( period = 19.112 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[2]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.060 ns                ;
; N/A                                     ; 52.32 MHz ( period = 19.112 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:EPC|Saida[30]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.076 ns                ;
; N/A                                     ; 52.35 MHz ( period = 19.104 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14] ; Controle:Controle|estado[2]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 5.895 ns                ;
; N/A                                     ; 52.35 MHz ( period = 19.102 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUSrcB[1]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.373 ns                ;
; N/A                                     ; 52.37 MHz ( period = 19.096 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14] ; Controle:Controle|estado[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 5.894 ns                ;
; N/A                                     ; 52.39 MHz ( period = 19.088 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|estado[3]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.064 ns                ;
; N/A                                     ; 52.41 MHz ( period = 19.082 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[2]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.057 ns                ;
; N/A                                     ; 52.43 MHz ( period = 19.074 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:PC|Saida[29]                                                                                                                ; clock      ; clock    ; None                        ; None                      ; 6.040 ns                ;
; N/A                                     ; 52.47 MHz ( period = 19.060 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:EPC|Saida[28]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.036 ns                ;
; N/A                                     ; 52.49 MHz ( period = 19.050 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|estado[2]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.069 ns                ;
; N/A                                     ; 52.49 MHz ( period = 19.050 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[27]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.035 ns                ;
; N/A                                     ; 52.51 MHz ( period = 19.044 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14] ; Controle:Controle|estado[5]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 5.866 ns                ;
; N/A                                     ; 52.52 MHz ( period = 19.042 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|estado[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.068 ns                ;
; N/A                                     ; 52.52 MHz ( period = 19.040 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[16] ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 5.889 ns                ;
; N/A                                     ; 52.53 MHz ( period = 19.036 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:PC|Saida[27]                                                                                                                ; clock      ; clock    ; None                        ; None                      ; 6.032 ns                ;
; N/A                                     ; 52.55 MHz ( period = 19.028 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|estado[3]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.050 ns                ;
; N/A                                     ; 52.55 MHz ( period = 19.028 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|PCSource[0]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.040 ns                ;
; N/A                                     ; 52.55 MHz ( period = 19.028 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|PCSource[1]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 6.040 ns                ;
; N/A                                     ; 52.58 MHz ( period = 19.018 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:EPC|Saida[29]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.013 ns                ;
; N/A                                     ; 52.66 MHz ( period = 18.990 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|estado[5]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.040 ns                ;
; N/A                                     ; 52.69 MHz ( period = 18.978 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:ALUOut|Saida[31]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.001 ns                ;
; N/A                                     ; 52.71 MHz ( period = 18.970 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:PC|Saida[31]                                                                                                                ; clock      ; clock    ; None                        ; None                      ; 5.997 ns                ;
; N/A                                     ; 52.71 MHz ( period = 18.970 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[25]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 6.004 ns                ;
; N/A                                     ; 52.72 MHz ( period = 18.968 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|estado[3]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 6.034 ns                ;
; N/A                                     ; 52.72 MHz ( period = 18.968 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUControl[1]                                                                                                         ; clock      ; clock    ; None                        ; None                      ; 6.003 ns                ;
; N/A                                     ; 52.75 MHz ( period = 18.956 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUControl[1]                                                                                                         ; clock      ; clock    ; None                        ; None                      ; 6.009 ns                ;
; N/A                                     ; 52.75 MHz ( period = 18.956 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegEPCWrite                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 5.982 ns                ;
; N/A                                     ; 52.78 MHz ( period = 18.948 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:ALUOut|Saida[31]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 5.998 ns                ;
; N/A                                     ; 52.78 MHz ( period = 18.948 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:EPC|Saida[24]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 5.989 ns                ;
; N/A                                     ; 52.80 MHz ( period = 18.940 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:PC|Saida[31]                                                                                                                ; clock      ; clock    ; None                        ; None                      ; 5.994 ns                ;
; N/A                                     ; 52.81 MHz ( period = 18.936 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:ALUOut|Saida[30]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 5.975 ns                ;
; N/A                                     ; 52.83 MHz ( period = 18.928 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|estado[2]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 5.988 ns                ;
; N/A                                     ; 52.84 MHz ( period = 18.926 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[31]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 5.975 ns                ;
; N/A                                     ; 52.85 MHz ( period = 18.920 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|estado[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 5.987 ns                ;
; N/A                                     ; 52.87 MHz ( period = 18.914 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19] ; Controle:Controle|PCWrite                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 5.818 ns                ;
; N/A                                     ; 52.89 MHz ( period = 18.908 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:PC|Saida[30]                                                                                                                ; clock      ; clock    ; None                        ; None                      ; 5.965 ns                ;
; N/A                                     ; 52.98 MHz ( period = 18.876 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegWrite                                                                                                              ; clock      ; clock    ; None                        ; None                      ; 5.939 ns                ;
; N/A                                     ; 52.98 MHz ( period = 18.874 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:PC|Saida[29]                                                                                                                ; clock      ; clock    ; None                        ; None                      ; 5.941 ns                ;
; N/A                                     ; 52.99 MHz ( period = 18.870 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:EPC|Saida[27]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 5.944 ns                ;
; N/A                                     ; 53.00 MHz ( period = 18.868 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|estado[2]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 5.974 ns                ;
; N/A                                     ; 53.00 MHz ( period = 18.868 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|estado[5]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 5.959 ns                ;
; N/A                                     ; 53.01 MHz ( period = 18.864 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegWrite                                                                                                              ; clock      ; clock    ; None                        ; None                      ; 5.945 ns                ;
; N/A                                     ; 53.02 MHz ( period = 18.860 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|estado[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 5.973 ns                ;
; N/A                                     ; 53.05 MHz ( period = 18.850 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUControl[1]                                                                                                         ; clock      ; clock    ; None                        ; None                      ; 5.947 ns                ;
; N/A                                     ; 53.08 MHz ( period = 18.840 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:ALUOut|Saida[22]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 5.923 ns                ;
; N/A                                     ; 53.10 MHz ( period = 18.832 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:EPC|Saida[30]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 5.934 ns                ;
; N/A                                     ; 53.13 MHz ( period = 18.820 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Registrador:EPC|Saida[30]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 5.940 ns                ;
; N/A                                     ; 53.15 MHz ( period = 18.814 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14] ; Controle:Controle|ALUSrcB[0]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.044 ns                ;
; N/A                                     ; 53.17 MHz ( period = 18.808 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|estado[2]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 5.958 ns                ;
; N/A                                     ; 53.17 MHz ( period = 18.808 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|estado[5]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 5.945 ns                ;
; N/A                                     ; 53.19 MHz ( period = 18.802 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[2]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 5.915 ns                ;
; N/A                                     ; 53.19 MHz ( period = 18.800 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|estado[0]                                                                                                             ; clock      ; clock    ; None                        ; None                      ; 5.957 ns                ;
; N/A                                     ; 53.22 MHz ( period = 18.790 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[2]                                                                                                           ; clock      ; clock    ; None                        ; None                      ; 5.921 ns                ;
; N/A                                     ; 53.22 MHz ( period = 18.790 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:EPC|Saida[25]                                                                                                               ; clock      ; clock    ; None                        ; None                      ; 5.913 ns                ;
; N/A                                     ; 53.27 MHz ( period = 18.774 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:PC|Saida[25]                                                                                                                ; clock      ; clock    ; None                        ; None                      ; 5.904 ns                ;
; N/A                                     ; 53.30 MHz ( period = 18.760 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|ALUSrcB[0]                                                                                                            ; clock      ; clock    ; None                        ; None                      ; 6.218 ns                ;
; N/A                                     ; 53.31 MHz ( period = 18.758 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegWrite                                                                                                              ; clock      ; clock    ; None                        ; None                      ; 5.883 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                         ;                                                                                                                                         ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clock'                                                                                                                                                                                                                                   ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                      ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24] ; clock      ; clock    ; None                       ; None                       ; 0.536 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; clock      ; clock    ; None                       ; None                       ; 0.545 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; clock      ; clock    ; None                       ; None                       ; 0.715 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[0]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; clock      ; clock    ; None                       ; None                       ; 0.674 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; clock      ; clock    ; None                       ; None                       ; 0.912 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25] ; clock      ; clock    ; None                       ; None                       ; 0.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23] ; clock      ; clock    ; None                       ; None                       ; 0.824 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20] ; clock      ; clock    ; None                       ; None                       ; 0.835 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; clock      ; clock    ; None                       ; None                       ; 0.854 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[13]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.083 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.082 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; loadsize:loadsize|saida[27]             ; clock      ; clock    ; None                       ; None                       ; 0.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[24]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24] ; clock      ; clock    ; None                       ; None                       ; 1.164 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; loadsize:loadsize|saida[19]             ; clock      ; clock    ; None                       ; None                       ; 0.462 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; loadsize:loadsize|saida[18]             ; clock      ; clock    ; None                       ; None                       ; 0.462 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[23]                          ; MuxRegData:MuxRegData|MuxRegDataOut[23] ; clock      ; clock    ; None                       ; None                       ; 0.750 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[24]                          ; MuxRegData:MuxRegData|MuxRegDataOut[24] ; clock      ; clock    ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[22]                          ; MuxRegData:MuxRegData|MuxRegDataOut[22] ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27] ; clock      ; clock    ; None                       ; None                       ; 0.998 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[20]                          ; MuxRegData:MuxRegData|MuxRegDataOut[20] ; clock      ; clock    ; None                       ; None                       ; 0.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[25]                          ; MuxRegData:MuxRegData|MuxRegDataOut[25] ; clock      ; clock    ; None                       ; None                       ; 0.795 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[31]                          ; MuxRegData:MuxRegData|MuxRegDataOut[31] ; clock      ; clock    ; None                       ; None                       ; 0.793 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[28]                          ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; None                       ; None                       ; 0.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[26]                          ; MuxRegData:MuxRegData|MuxRegDataOut[26] ; clock      ; clock    ; None                       ; None                       ; 0.811 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; clock      ; clock    ; None                       ; None                       ; 1.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[29]                          ; MuxRegData:MuxRegData|MuxRegDataOut[29] ; clock      ; clock    ; None                       ; None                       ; 0.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[30]                          ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 0.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; loadsize:loadsize|saida[16]             ; clock      ; clock    ; None                       ; None                       ; 0.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; clock      ; clock    ; None                       ; None                       ; 1.055 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.072 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[14]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; clock      ; clock    ; None                       ; None                       ; 1.073 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[0]                           ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.011 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[17]                          ; MuxRegData:MuxRegData|MuxRegDataOut[17] ; clock      ; clock    ; None                       ; None                       ; 0.857 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28] ; clock      ; clock    ; None                       ; None                       ; 1.093 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29] ; clock      ; clock    ; None                       ; None                       ; 1.112 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; loadsize:loadsize|saida[25]             ; clock      ; clock    ; None                       ; None                       ; 0.628 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; loadsize:loadsize|saida[20]             ; clock      ; clock    ; None                       ; None                       ; 0.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; loadsize:loadsize|saida[17]             ; clock      ; clock    ; None                       ; None                       ; 0.646 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[2]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.124 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; loadsize:loadsize|saida[23]             ; clock      ; clock    ; None                       ; None                       ; 0.655 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadsize:loadsize|saida[24]             ; clock      ; clock    ; None                       ; None                       ; 0.658 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[19]                          ; MuxRegData:MuxRegData|MuxRegDataOut[19] ; clock      ; clock    ; None                       ; None                       ; 0.947 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[3]                           ; MuxRegData:MuxRegData|MuxRegDataOut[3]  ; clock      ; clock    ; None                       ; None                       ; 0.953 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadsize:loadsize|saida[28]             ; clock      ; clock    ; None                       ; None                       ; 0.709 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.397 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26] ; clock      ; clock    ; None                       ; None                       ; 1.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[6]                           ; MuxRegData:MuxRegData|MuxRegDataOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.019 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; loadsize:loadsize|saida[22]             ; clock      ; clock    ; None                       ; None                       ; 0.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[7]                           ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.054 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; storesize:storesize|saida[14]           ; clock      ; clock    ; None                       ; None                       ; 0.633 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; clock      ; clock    ; None                       ; None                       ; 1.510 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.372 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; loadsize:loadsize|saida[29]             ; clock      ; clock    ; None                       ; None                       ; 0.875 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[25]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25] ; clock      ; clock    ; None                       ; None                       ; 0.839 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; storesize:storesize|saida[11]           ; clock      ; clock    ; None                       ; None                       ; 0.711 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[11]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.591 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[2]                           ; MuxRegData:MuxRegData|MuxRegDataOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[25]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25] ; clock      ; clock    ; None                       ; None                       ; 1.422 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.439 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23] ; clock      ; clock    ; None                       ; None                       ; 0.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[10]                          ; MuxRegData:MuxRegData|MuxRegDataOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.193 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[17]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.630 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24] ; clock      ; clock    ; None                       ; None                       ; 0.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadsize:loadsize|saida[7]              ; clock      ; clock    ; None                       ; None                       ; 0.797 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21] ; clock      ; clock    ; None                       ; None                       ; 0.729 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31] ; clock      ; clock    ; None                       ; None                       ; 0.728 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23] ; clock      ; clock    ; None                       ; None                       ; 0.908 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[4]                           ; MuxRegData:MuxRegData|MuxRegDataOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.217 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; storesize:storesize|saida[13]           ; clock      ; clock    ; None                       ; None                       ; 0.754 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[1]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.454 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[1]                           ; MuxRegData:MuxRegData|MuxRegDataOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19] ; clock      ; clock    ; None                       ; None                       ; 0.931 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.672 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; clock      ; clock    ; None                       ; None                       ; 1.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; storesize:storesize|saida[4]            ; clock      ; clock    ; None                       ; None                       ; 0.615 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[20]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20] ; clock      ; clock    ; None                       ; None                       ; 1.513 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[3]                              ; storesize:storesize|saida[3]            ; clock      ; clock    ; None                       ; None                       ; 0.626 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.535 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[11]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; clock      ; clock    ; None                       ; None                       ; 0.830 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[13]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.561 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19] ; clock      ; clock    ; None                       ; None                       ; 1.602 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; storesize:storesize|saida[20]           ; clock      ; clock    ; None                       ; None                       ; 0.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; storesize:storesize|saida[17]           ; clock      ; clock    ; None                       ; None                       ; 0.716 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; clock      ; clock    ; None                       ; None                       ; 1.643 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; storesize:storesize|saida[23]           ; clock      ; clock    ; None                       ; None                       ; 0.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; clock      ; clock    ; None                       ; None                       ; 1.645 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxRegData:MuxRegData|MuxRegDataOut[31] ; clock      ; clock    ; None                       ; None                       ; 1.390 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[27]                          ; MuxRegData:MuxRegData|MuxRegDataOut[27] ; clock      ; clock    ; None                       ; None                       ; 1.439 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[12]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; clock      ; clock    ; None                       ; None                       ; 1.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25] ; clock      ; clock    ; None                       ; None                       ; 1.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[2]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20] ; clock      ; clock    ; None                       ; None                       ; 1.102 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.657 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; storesize:storesize|saida[12]           ; clock      ; clock    ; None                       ; None                       ; 0.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[1]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.536 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.127 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18] ; clock      ; clock    ; None                       ; None                       ; 1.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; storesize:storesize|saida[28]           ; clock      ; clock    ; None                       ; None                       ; 0.950 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[8]                           ; MuxRegData:MuxRegData|MuxRegDataOut[8]  ; clock      ; clock    ; None                       ; None                       ; 1.438 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[1]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.412 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.711 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[7]                         ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.465 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[16]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[16] ; clock      ; clock    ; None                       ; None                       ; 1.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[8]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; clock      ; clock    ; None                       ; None                       ; 1.728 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[2]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.823 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[1]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24] ; clock      ; clock    ; None                       ; None                       ; 1.663 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[9]                           ; MuxRegData:MuxRegData|MuxRegDataOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.487 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; storesize:storesize|saida[25]           ; clock      ; clock    ; None                       ; None                       ; 1.053 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28] ; clock      ; clock    ; None                       ; None                       ; 1.180 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[24]         ; MuxRegData:MuxRegData|MuxRegDataOut[24] ; clock      ; clock    ; None                       ; None                       ; 1.536 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[21]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.017 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[22]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[22] ; clock      ; clock    ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[20]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20] ; clock      ; clock    ; None                       ; None                       ; 1.192 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[2]                              ; MuxRegData:MuxRegData|MuxRegDataOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.504 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; storesize:storesize|saida[22]           ; clock      ; clock    ; None                       ; None                       ; 1.200 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[0]                        ; MuxRegData:MuxRegData|MuxRegDataOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.504 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[21]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.945 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; storesize:storesize|saida[15]           ; clock      ; clock    ; None                       ; None                       ; 0.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[23]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23] ; clock      ; clock    ; None                       ; None                       ; 1.783 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[9]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.797 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24] ; clock      ; clock    ; None                       ; None                       ; 2.048 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[20]                             ; storesize:storesize|saida[20]           ; clock      ; clock    ; None                       ; None                       ; 1.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.072 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; storesize:storesize|saida[18]           ; clock      ; clock    ; None                       ; None                       ; 1.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[29]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29] ; clock      ; clock    ; None                       ; None                       ; 1.821 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[0]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28] ; clock      ; clock    ; None                       ; None                       ; 1.507 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; clock      ; clock    ; None                       ; None                       ; 1.080 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.084 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[22] ; clock      ; clock    ; None                       ; None                       ; 1.299 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[20]                        ; MuxRegData:MuxRegData|MuxRegDataOut[20] ; clock      ; clock    ; None                       ; None                       ; 1.578 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; storesize:storesize|saida[26]           ; clock      ; clock    ; None                       ; None                       ; 1.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[29]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[29] ; clock      ; clock    ; None                       ; None                       ; 1.264 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[0]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27] ; clock      ; clock    ; None                       ; None                       ; 1.533 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; storesize:storesize|saida[24]           ; clock      ; clock    ; None                       ; None                       ; 1.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[18]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18] ; clock      ; clock    ; None                       ; None                       ; 1.306 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.116 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26] ; clock      ; clock    ; None                       ; None                       ; 1.124 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[21]                          ; MuxRegData:MuxRegData|MuxRegDataOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.696 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[10]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; clock      ; clock    ; None                       ; None                       ; 1.887 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24] ; clock      ; clock    ; None                       ; None                       ; 1.158 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[15]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.354 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[5]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; clock      ; clock    ; None                       ; None                       ; 1.178 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[17]                        ; MuxRegData:MuxRegData|MuxRegDataOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.664 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[1]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25] ; clock      ; clock    ; None                       ; None                       ; 1.611 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[5]                             ; MuxRegData:MuxRegData|MuxRegDataOut[5]  ; clock      ; clock    ; None                       ; None                       ; 1.655 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[16] ; clock      ; clock    ; None                       ; None                       ; 1.348 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[30]         ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.656 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[4]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[6]                             ; MuxRegData:MuxRegData|MuxRegDataOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; storesize:storesize|saida[27]           ; clock      ; clock    ; None                       ; None                       ; 1.048 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[11]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.221 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[5]                           ; MuxRegData:MuxRegData|MuxRegDataOut[5]  ; clock      ; clock    ; None                       ; None                       ; 1.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; storesize:storesize|saida[19]           ; clock      ; clock    ; None                       ; None                       ; 1.054 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[19]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19] ; clock      ; clock    ; None                       ; None                       ; 1.394 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[10]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.236 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; storesize:storesize|saida[5]            ; clock      ; clock    ; None                       ; None                       ; 1.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[10]      ; MuxRegData:MuxRegData|MuxRegDataOut[26] ; clock      ; clock    ; None                       ; None                       ; 1.747 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[1]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; clock      ; clock    ; None                       ; None                       ; 1.707 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.843 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; storesize:storesize|saida[29]           ; clock      ; clock    ; None                       ; None                       ; 1.311 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[28]         ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; None                       ; None                       ; 1.779 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.863 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[1]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; clock      ; clock    ; None                       ; None                       ; 2.007 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[27] ; clock      ; clock    ; None                       ; None                       ; 1.460 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[31]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31] ; clock      ; clock    ; None                       ; None                       ; 2.024 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; storesize:storesize|saida[21]           ; clock      ; clock    ; None                       ; None                       ; 1.132 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[8]                              ; MuxRegData:MuxRegData|MuxRegDataOut[8]  ; clock      ; clock    ; None                       ; None                       ; 1.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadsize:loadsize|saida[26]             ; clock      ; clock    ; None                       ; None                       ; 1.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[12]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; clock      ; clock    ; None                       ; None                       ; 2.055 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; loadsize:loadsize|saida[12]             ; clock      ; clock    ; None                       ; None                       ; 0.611 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.912 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[3]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; clock      ; clock    ; None                       ; None                       ; 2.047 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[29] ; clock      ; clock    ; None                       ; None                       ; 1.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[22]         ; MuxRegData:MuxRegData|MuxRegDataOut[22] ; clock      ; clock    ; None                       ; None                       ; 1.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.328 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[10]                        ; MuxRegData:MuxRegData|MuxRegDataOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.795 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[13]                          ; MuxRegData:MuxRegData|MuxRegDataOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.805 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[20]         ; MuxRegData:MuxRegData|MuxRegDataOut[20] ; clock      ; clock    ; None                       ; None                       ; 1.798 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; loadsize:loadsize|saida[14]             ; clock      ; clock    ; None                       ; None                       ; 0.629 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; loadsize:loadsize|saida[15]             ; clock      ; clock    ; None                       ; None                       ; 0.664 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[12]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; clock      ; clock    ; None                       ; None                       ; 1.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[23]         ; MuxRegData:MuxRegData|MuxRegDataOut[23] ; clock      ; clock    ; None                       ; None                       ; 1.858 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[16]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; clock      ; clock    ; None                       ; None                       ; 2.263 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.945 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[10]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; clock      ; clock    ; None                       ; None                       ; 2.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[16]                          ; MuxRegData:MuxRegData|MuxRegDataOut[16] ; clock      ; clock    ; None                       ; None                       ; 1.842 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[0]                              ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.001 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[1]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; clock      ; clock    ; None                       ; None                       ; 1.963 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; clock      ; clock    ; None                       ; None                       ; 2.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; storesize:storesize|saida[1]            ; clock      ; clock    ; None                       ; None                       ; 1.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[0]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.827 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[9]          ; MuxRegData:MuxRegData|MuxRegDataOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.874 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; clock      ; clock    ; None                       ; None                       ; 2.136 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[12]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; clock      ; clock    ; None                       ; None                       ; 2.113 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[26]         ; MuxRegData:MuxRegData|MuxRegDataOut[26] ; clock      ; clock    ; None                       ; None                       ; 1.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[8]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; clock      ; clock    ; None                       ; None                       ; 1.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; storesize:storesize|saida[16]           ; clock      ; clock    ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22] ; clock      ; clock    ; None                       ; None                       ; 2.139 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                         ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; tsu                                                                                                  ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                            ; To Clock ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; N/A   ; None         ; 8.872 ns   ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A   ; None         ; 8.861 ns   ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A   ; None         ; 8.784 ns   ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A   ; None         ; 8.455 ns   ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A   ; None         ; 8.376 ns   ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A   ; None         ; 8.365 ns   ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A   ; None         ; 8.365 ns   ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A   ; None         ; 8.365 ns   ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A   ; None         ; 8.365 ns   ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A   ; None         ; 8.365 ns   ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A   ; None         ; 8.365 ns   ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A   ; None         ; 8.365 ns   ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A   ; None         ; 8.365 ns   ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A   ; None         ; 8.309 ns   ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A   ; None         ; 8.218 ns   ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A   ; None         ; 8.218 ns   ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A   ; None         ; 8.218 ns   ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A   ; None         ; 8.218 ns   ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A   ; None         ; 8.218 ns   ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A   ; None         ; 8.218 ns   ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A   ; None         ; 8.218 ns   ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A   ; None         ; 8.173 ns   ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A   ; None         ; 8.135 ns   ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A   ; None         ; 8.128 ns   ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A   ; None         ; 8.127 ns   ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A   ; None         ; 8.127 ns   ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A   ; None         ; 8.127 ns   ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A   ; None         ; 8.127 ns   ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A   ; None         ; 8.127 ns   ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A   ; None         ; 8.127 ns   ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A   ; None         ; 8.127 ns   ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A   ; None         ; 8.047 ns   ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A   ; None         ; 8.028 ns   ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A   ; None         ; 8.023 ns   ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A   ; None         ; 8.019 ns   ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A   ; None         ; 7.984 ns   ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A   ; None         ; 7.982 ns   ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A   ; None         ; 7.892 ns   ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A   ; None         ; 7.858 ns   ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A   ; None         ; 7.847 ns   ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A   ; None         ; 7.829 ns   ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A   ; None         ; 7.829 ns   ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A   ; None         ; 7.829 ns   ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A   ; None         ; 7.829 ns   ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A   ; None         ; 7.829 ns   ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A   ; None         ; 7.829 ns   ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A   ; None         ; 7.829 ns   ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A   ; None         ; 7.829 ns   ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A   ; None         ; 7.829 ns   ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A   ; None         ; 7.811 ns   ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A   ; None         ; 7.798 ns   ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A   ; None         ; 7.781 ns   ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A   ; None         ; 7.765 ns   ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A   ; None         ; 7.733 ns   ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A   ; None         ; 7.733 ns   ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A   ; None         ; 7.687 ns   ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A   ; None         ; 7.687 ns   ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A   ; None         ; 7.687 ns   ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A   ; None         ; 7.687 ns   ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A   ; None         ; 7.687 ns   ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A   ; None         ; 7.635 ns   ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A   ; None         ; 7.621 ns   ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A   ; None         ; 7.614 ns   ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A   ; None         ; 7.599 ns   ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A   ; None         ; 7.552 ns   ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A   ; None         ; 7.552 ns   ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A   ; None         ; 7.552 ns   ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A   ; None         ; 7.552 ns   ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A   ; None         ; 7.552 ns   ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A   ; None         ; 7.552 ns   ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A   ; None         ; 7.552 ns   ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A   ; None         ; 7.552 ns   ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A   ; None         ; 7.552 ns   ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A   ; None         ; 7.537 ns   ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A   ; None         ; 7.537 ns   ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A   ; None         ; 7.537 ns   ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A   ; None         ; 7.537 ns   ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A   ; None         ; 7.537 ns   ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A   ; None         ; 7.532 ns   ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A   ; None         ; 7.532 ns   ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A   ; None         ; 7.532 ns   ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A   ; None         ; 7.532 ns   ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A   ; None         ; 7.532 ns   ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A   ; None         ; 7.532 ns   ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A   ; None         ; 7.532 ns   ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A   ; None         ; 7.519 ns   ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A   ; None         ; 7.498 ns   ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A   ; None         ; 7.498 ns   ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A   ; None         ; 7.498 ns   ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A   ; None         ; 7.498 ns   ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A   ; None         ; 7.498 ns   ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A   ; None         ; 7.498 ns   ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A   ; None         ; 7.498 ns   ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A   ; None         ; 7.498 ns   ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A   ; None         ; 7.498 ns   ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A   ; None         ; 7.498 ns   ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A   ; None         ; 7.498 ns   ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A   ; None         ; 7.498 ns   ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A   ; None         ; 7.498 ns   ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A   ; None         ; 7.498 ns   ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A   ; None         ; 7.498 ns   ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A   ; None         ; 7.457 ns   ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A   ; None         ; 7.328 ns   ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A   ; None         ; 7.328 ns   ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A   ; None         ; 7.328 ns   ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A   ; None         ; 7.328 ns   ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A   ; None         ; 7.328 ns   ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A   ; None         ; 7.328 ns   ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A   ; None         ; 7.328 ns   ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A   ; None         ; 7.328 ns   ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A   ; None         ; 7.288 ns   ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A   ; None         ; 7.252 ns   ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A   ; None         ; 7.240 ns   ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A   ; None         ; 7.233 ns   ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A   ; None         ; 7.199 ns   ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A   ; None         ; 7.168 ns   ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A   ; None         ; 7.168 ns   ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A   ; None         ; 7.168 ns   ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A   ; None         ; 7.168 ns   ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A   ; None         ; 7.168 ns   ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A   ; None         ; 7.168 ns   ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A   ; None         ; 7.168 ns   ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A   ; None         ; 7.115 ns   ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A   ; None         ; 7.045 ns   ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A   ; None         ; 6.979 ns   ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A   ; None         ; 6.924 ns   ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A   ; None         ; 6.678 ns   ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A   ; None         ; 6.616 ns   ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A   ; None         ; 6.616 ns   ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A   ; None         ; 6.475 ns   ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A   ; None         ; 6.359 ns   ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A   ; None         ; 6.120 ns   ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A   ; None         ; 6.120 ns   ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A   ; None         ; 6.013 ns   ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A   ; None         ; 6.013 ns   ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A   ; None         ; 6.013 ns   ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A   ; None         ; 6.013 ns   ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A   ; None         ; 5.896 ns   ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A   ; None         ; 5.854 ns   ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A   ; None         ; 5.806 ns   ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A   ; None         ; 5.803 ns   ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A   ; None         ; 5.560 ns   ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A   ; None         ; 5.171 ns   ; reset ; Controle:Controle|ALUSrcA[0]                  ; clock    ;
; N/A   ; None         ; 5.122 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A   ; None         ; 5.122 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A   ; None         ; 5.122 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A   ; None         ; 5.122 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A   ; None         ; 5.044 ns   ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A   ; None         ; 4.850 ns   ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A   ; None         ; 4.786 ns   ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A   ; None         ; 4.777 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A   ; None         ; 4.776 ns   ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A   ; None         ; 4.776 ns   ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A   ; None         ; 4.720 ns   ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A   ; None         ; 4.720 ns   ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A   ; None         ; 4.594 ns   ; reset ; Controle:Controle|ALUSrcA[1]                  ; clock    ;
; N/A   ; None         ; 4.530 ns   ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A   ; None         ; 4.530 ns   ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A   ; None         ; 4.493 ns   ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A   ; None         ; 4.493 ns   ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A   ; None         ; 4.493 ns   ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A   ; None         ; 4.409 ns   ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A   ; None         ; 4.406 ns   ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A   ; None         ; 4.376 ns   ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A   ; None         ; 4.156 ns   ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A   ; None         ; 4.127 ns   ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A   ; None         ; 4.127 ns   ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A   ; None         ; 4.027 ns   ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A   ; None         ; 4.019 ns   ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A   ; None         ; 3.774 ns   ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A   ; None         ; 3.774 ns   ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A   ; None         ; 3.774 ns   ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A   ; None         ; 3.558 ns   ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A   ; None         ; 3.392 ns   ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A   ; None         ; 3.378 ns   ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A   ; None         ; 3.354 ns   ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A   ; None         ; 3.341 ns   ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A   ; None         ; 3.341 ns   ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A   ; None         ; 3.284 ns   ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A   ; None         ; 3.284 ns   ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A   ; None         ; 3.234 ns   ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A   ; None         ; 3.204 ns   ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A   ; None         ; 3.204 ns   ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A   ; None         ; 3.089 ns   ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A   ; None         ; 3.074 ns   ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A   ; None         ; 3.053 ns   ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A   ; None         ; 3.023 ns   ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A   ; None         ; 2.818 ns   ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A   ; None         ; 2.818 ns   ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+------------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                    ; To               ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+------------------+------------+
; N/A                                     ; None                                                ; 18.201 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 18.071 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.913 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.725 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 17.595 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 17.544 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.518 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.477 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.437 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 17.427 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 17.369 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.355 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.314 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.297 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 17.283 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.182 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.139 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 17.121 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 17.100 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 17.068 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 17.042 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 17.001 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.991 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.973 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.904 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[17] ; clock      ;
; N/A                                     ; None                                                ; 16.893 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.879 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.843 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.838 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.835 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.833 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.833 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.808 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[24] ; clock      ;
; N/A                                     ; None                                                ; 16.807 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.774 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[17] ; clock      ;
; N/A                                     ; None                                                ; 16.771 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.770 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.744 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.706 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.705 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.703 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.696 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.685 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[29]    ; clock      ;
; N/A                                     ; None                                                ; 16.685 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.681 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.681 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.678 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[24] ; clock      ;
; N/A                                     ; None                                                ; 16.624 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.616 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[17] ; clock      ;
; N/A                                     ; None                                                ; 16.595 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.581 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.581 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.566 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.555 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[29]    ; clock      ;
; N/A                                     ; None                                                ; 16.547 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.540 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.520 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[24] ; clock      ;
; N/A                                     ; None                                                ; 16.509 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.503 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[20] ; clock      ;
; N/A                                     ; None                                                ; 16.464 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.438 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.408 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.408 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.402 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.397 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.397 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[29]    ; clock      ;
; N/A                                     ; None                                                ; 16.395 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 16.389 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 16.387 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.387 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.380 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.375 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.373 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[20] ; clock      ;
; N/A                                     ; None                                                ; 16.369 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.357 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.348 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.335 ns  ; Controle:Controle|ALUControl[2]         ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.328 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.326 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.322 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.316 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.295 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.290 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.289 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.280 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.275 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.265 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 16.263 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 16.259 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 16.257 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.249 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.247 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.247 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[17] ; clock      ;
; N/A                                     ; None                                                ; 16.244 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[13] ; clock      ;
; N/A                                     ; None                                                ; 16.241 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.234 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.233 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.221 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[17] ; clock      ;
; N/A                                     ; None                                                ; 16.215 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[20] ; clock      ;
; N/A                                     ; None                                                ; 16.205 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.205 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.203 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.198 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.188 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.180 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[17] ; clock      ;
; N/A                                     ; None                                                ; 16.178 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.167 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.152 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.151 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[24] ; clock      ;
; N/A                                     ; None                                                ; 16.150 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 16.141 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.133 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 16.127 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.125 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[24] ; clock      ;
; N/A                                     ; None                                                ; 16.114 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[13] ; clock      ;
; N/A                                     ; None                                                ; 16.111 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.111 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[22] ; clock      ;
; N/A                                     ; None                                                ; 16.107 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 16.105 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.103 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 16.102 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.101 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 16.099 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 16.097 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 16.090 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 16.086 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.084 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[24] ; clock      ;
; N/A                                     ; None                                                ; 16.072 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[17] ; clock      ;
; N/A                                     ; None                                                ; 16.067 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[16] ; clock      ;
; N/A                                     ; None                                                ; 16.059 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.058 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[17] ; clock      ;
; N/A                                     ; None                                                ; 16.055 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 16.040 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.039 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.037 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 16.028 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[29]    ; clock      ;
; N/A                                     ; None                                                ; 16.020 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; AluResult[31]    ; clock      ;
; N/A                                     ; None                                                ; 16.017 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[17] ; clock      ;
; N/A                                     ; None                                                ; 16.013 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.005 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 16.003 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 16.002 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[29]    ; clock      ;
; N/A                                     ; None                                                ; 15.997 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.992 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 15.989 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.986 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[17] ; clock      ;
; N/A                                     ; None                                                ; 15.981 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[22] ; clock      ;
; N/A                                     ; None                                                ; 15.978 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.976 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[24] ; clock      ;
; N/A                                     ; None                                                ; 15.975 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 15.972 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.967 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 15.962 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.962 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[24] ; clock      ;
; N/A                                     ; None                                                ; 15.961 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[29]    ; clock      ;
; N/A                                     ; None                                                ; 15.960 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 15.956 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[13] ; clock      ;
; N/A                                     ; None                                                ; 15.954 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 15.948 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.945 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[23] ; clock      ;
; N/A                                     ; None                                                ; 15.937 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[16] ; clock      ;
; N/A                                     ; None                                                ; 15.926 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.921 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[24] ; clock      ;
; N/A                                     ; None                                                ; 15.917 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.917 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.911 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.907 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.907 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.904 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.899 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.893 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.890 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[24] ; clock      ;
; N/A                                     ; None                                                ; 15.887 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.885 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[17] ; clock      ;
; N/A                                     ; None                                                ; 15.879 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.879 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.872 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.872 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 15.864 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.859 ns  ; Controle:Controle|ALUControl[2]         ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.857 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.853 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[29]    ; clock      ;
; N/A                                     ; None                                                ; 15.850 ns  ; Controle:Controle|ALUControl[0]         ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.850 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.848 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 15.846 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.846 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[20] ; clock      ;
; N/A                                     ; None                                                ; 15.839 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[29]    ; clock      ;
; N/A                                     ; None                                                ; 15.832 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[15] ; clock      ;
; N/A                                     ; None                                                ; 15.823 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[22] ; clock      ;
; N/A                                     ; None                                                ; 15.820 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[20] ; clock      ;
; N/A                                     ; None                                                ; 15.816 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.809 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.809 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 15.807 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.803 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; MuxMemAddOut[17] ; clock      ;
; N/A                                     ; None                                                ; 15.802 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 15.798 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[29]    ; clock      ;
; N/A                                     ; None                                                ; 15.789 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[24] ; clock      ;
; N/A                                     ; None                                                ; 15.779 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[20] ; clock      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                         ;                  ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+------------------+------------+


+------------------------------------------------------------------------------------------------------------+
; th                                                                                                         ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                            ; To Clock ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; N/A           ; None        ; -2.579 ns ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A           ; None        ; -2.579 ns ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A           ; None        ; -2.784 ns ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A           ; None        ; -2.814 ns ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A           ; None        ; -2.835 ns ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A           ; None        ; -2.850 ns ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A           ; None        ; -2.965 ns ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A           ; None        ; -2.965 ns ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A           ; None        ; -2.995 ns ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A           ; None        ; -3.045 ns ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A           ; None        ; -3.045 ns ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A           ; None        ; -3.102 ns ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A           ; None        ; -3.102 ns ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A           ; None        ; -3.102 ns ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A           ; None        ; -3.102 ns ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A           ; None        ; -3.115 ns ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A           ; None        ; -3.139 ns ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A           ; None        ; -3.153 ns ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A           ; None        ; -3.284 ns ; reset ; Controle:Controle|ALUSrcA[1]                  ; clock    ;
; N/A           ; None        ; -3.315 ns ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A           ; None        ; -3.319 ns ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A           ; None        ; -3.466 ns ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A           ; None        ; -3.466 ns ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A           ; None        ; -3.466 ns ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A           ; None        ; -3.466 ns ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A           ; None        ; -3.535 ns ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A           ; None        ; -3.535 ns ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A           ; None        ; -3.535 ns ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A           ; None        ; -3.780 ns ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A           ; None        ; -3.788 ns ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A           ; None        ; -3.917 ns ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A           ; None        ; -4.022 ns ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A           ; None        ; -4.137 ns ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A           ; None        ; -4.167 ns ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A           ; None        ; -4.170 ns ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A           ; None        ; -4.212 ns ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A           ; None        ; -4.212 ns ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A           ; None        ; -4.216 ns ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A           ; None        ; -4.220 ns ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A           ; None        ; -4.220 ns ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A           ; None        ; -4.224 ns ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A           ; None        ; -4.224 ns ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A           ; None        ; -4.231 ns ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A           ; None        ; -4.231 ns ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A           ; None        ; -4.231 ns ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A           ; None        ; -4.231 ns ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A           ; None        ; -4.232 ns ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A           ; None        ; -4.232 ns ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A           ; None        ; -4.254 ns ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A           ; None        ; -4.254 ns ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A           ; None        ; -4.254 ns ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A           ; None        ; -4.313 ns ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A           ; None        ; -4.450 ns ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A           ; None        ; -4.450 ns ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A           ; None        ; -4.451 ns ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A           ; None        ; -4.451 ns ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A           ; None        ; -4.454 ns ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A           ; None        ; -4.456 ns ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A           ; None        ; -4.456 ns ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A           ; None        ; -4.457 ns ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A           ; None        ; -4.457 ns ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A           ; None        ; -4.481 ns ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A           ; None        ; -4.481 ns ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A           ; None        ; -4.491 ns ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A           ; None        ; -4.491 ns ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A           ; None        ; -4.495 ns ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A           ; None        ; -4.495 ns ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A           ; None        ; -4.501 ns ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A           ; None        ; -4.506 ns ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A           ; None        ; -4.506 ns ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A           ; None        ; -4.507 ns ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A           ; None        ; -4.507 ns ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A           ; None        ; -4.538 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A           ; None        ; -4.547 ns ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A           ; None        ; -4.550 ns ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A           ; None        ; -4.582 ns ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A           ; None        ; -4.585 ns ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A           ; None        ; -4.611 ns ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A           ; None        ; -4.662 ns ; reset ; Controle:Controle|ALUSrcA[0]                  ; clock    ;
; N/A           ; None        ; -4.686 ns ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A           ; None        ; -4.686 ns ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A           ; None        ; -4.689 ns ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A           ; None        ; -4.689 ns ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A           ; None        ; -4.693 ns ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A           ; None        ; -4.693 ns ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A           ; None        ; -4.695 ns ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A           ; None        ; -4.719 ns ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A           ; None        ; -4.719 ns ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A           ; None        ; -4.723 ns ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A           ; None        ; -4.723 ns ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A           ; None        ; -4.726 ns ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A           ; None        ; -4.726 ns ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A           ; None        ; -4.730 ns ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A           ; None        ; -4.730 ns ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A           ; None        ; -4.731 ns ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A           ; None        ; -4.731 ns ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A           ; None        ; -4.732 ns ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A           ; None        ; -4.732 ns ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A           ; None        ; -4.733 ns ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A           ; None        ; -4.733 ns ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A           ; None        ; -4.734 ns ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A           ; None        ; -4.734 ns ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A           ; None        ; -4.737 ns ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A           ; None        ; -4.737 ns ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A           ; None        ; -4.743 ns ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A           ; None        ; -4.743 ns ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A           ; None        ; -4.793 ns ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A           ; None        ; -4.796 ns ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A           ; None        ; -4.805 ns ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A           ; None        ; -4.835 ns ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A           ; None        ; -4.836 ns ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A           ; None        ; -4.875 ns ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A           ; None        ; -4.883 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A           ; None        ; -4.883 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A           ; None        ; -4.883 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A           ; None        ; -4.883 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A           ; None        ; -4.944 ns ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A           ; None        ; -4.957 ns ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A           ; None        ; -4.992 ns ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A           ; None        ; -4.995 ns ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A           ; None        ; -4.996 ns ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A           ; None        ; -5.038 ns ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A           ; None        ; -5.040 ns ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A           ; None        ; -5.050 ns ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A           ; None        ; -5.058 ns ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A           ; None        ; -5.090 ns ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A           ; None        ; -5.093 ns ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A           ; None        ; -5.093 ns ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A           ; None        ; -5.130 ns ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A           ; None        ; -5.131 ns ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A           ; None        ; -5.132 ns ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A           ; None        ; -5.145 ns ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A           ; None        ; -5.185 ns ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A           ; None        ; -5.228 ns ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A           ; None        ; -5.228 ns ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A           ; None        ; -5.234 ns ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A           ; None        ; -5.244 ns ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A           ; None        ; -5.247 ns ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A           ; None        ; -5.256 ns ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A           ; None        ; -5.258 ns ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A           ; None        ; -5.264 ns ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A           ; None        ; -5.276 ns ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A           ; None        ; -5.347 ns ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A           ; None        ; -5.349 ns ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A           ; None        ; -5.354 ns ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A           ; None        ; -5.354 ns ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A           ; None        ; -5.388 ns ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A           ; None        ; -5.388 ns ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A           ; None        ; -5.388 ns ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A           ; None        ; -5.388 ns ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A           ; None        ; -5.388 ns ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A           ; None        ; -5.388 ns ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A           ; None        ; -5.388 ns ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A           ; None        ; -5.396 ns ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A           ; None        ; -5.397 ns ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A           ; None        ; -5.402 ns ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A           ; None        ; -5.422 ns ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A           ; None        ; -5.427 ns ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A           ; None        ; -5.427 ns ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A           ; None        ; -5.427 ns ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A           ; None        ; -5.427 ns ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A           ; None        ; -5.427 ns ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A           ; None        ; -5.427 ns ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A           ; None        ; -5.427 ns ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A           ; None        ; -5.427 ns ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A           ; None        ; -5.427 ns ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A           ; None        ; -5.427 ns ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A           ; None        ; -5.427 ns ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A           ; None        ; -5.427 ns ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A           ; None        ; -5.442 ns ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A           ; None        ; -5.509 ns ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A           ; None        ; -5.558 ns ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A           ; None        ; -5.564 ns ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A           ; None        ; -5.568 ns ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A           ; None        ; -5.577 ns ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A           ; None        ; -5.577 ns ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A           ; None        ; -5.577 ns ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A           ; None        ; -5.577 ns ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A           ; None        ; -5.599 ns ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A           ; None        ; -5.600 ns ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A           ; None        ; -5.657 ns ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A           ; None        ; -5.662 ns ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A           ; None        ; -5.669 ns ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A           ; None        ; -5.694 ns ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A           ; None        ; -5.730 ns ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A           ; None        ; -5.817 ns ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A           ; None        ; -6.236 ns ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A           ; None        ; -6.377 ns ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A           ; None        ; -6.377 ns ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Mar 25 21:31:39 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off CPU -c CPU --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31]" is a latch
    Warning: Node "storesize:storesize|saida[0]" is a latch
    Warning: Node "storesize:storesize|saida[1]" is a latch
    Warning: Node "storesize:storesize|saida[2]" is a latch
    Warning: Node "storesize:storesize|saida[3]" is a latch
    Warning: Node "storesize:storesize|saida[4]" is a latch
    Warning: Node "storesize:storesize|saida[5]" is a latch
    Warning: Node "storesize:storesize|saida[6]" is a latch
    Warning: Node "storesize:storesize|saida[7]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[27]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]" is a latch
    Warning: Node "storesize:storesize|saida[24]" is a latch
    Warning: Node "storesize:storesize|saida[25]" is a latch
    Warning: Node "storesize:storesize|saida[26]" is a latch
    Warning: Node "storesize:storesize|saida[27]" is a latch
    Warning: Node "storesize:storesize|saida[28]" is a latch
    Warning: Node "storesize:storesize|saida[29]" is a latch
    Warning: Node "storesize:storesize|saida[30]" is a latch
    Warning: Node "storesize:storesize|saida[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[22]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]" is a latch
    Warning: Node "storesize:storesize|saida[8]" is a latch
    Warning: Node "storesize:storesize|saida[9]" is a latch
    Warning: Node "storesize:storesize|saida[10]" is a latch
    Warning: Node "storesize:storesize|saida[11]" is a latch
    Warning: Node "storesize:storesize|saida[12]" is a latch
    Warning: Node "storesize:storesize|saida[13]" is a latch
    Warning: Node "storesize:storesize|saida[14]" is a latch
    Warning: Node "storesize:storesize|saida[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]" is a latch
    Warning: Node "storesize:storesize|saida[16]" is a latch
    Warning: Node "storesize:storesize|saida[17]" is a latch
    Warning: Node "storesize:storesize|saida[18]" is a latch
    Warning: Node "storesize:storesize|saida[19]" is a latch
    Warning: Node "storesize:storesize|saida[20]" is a latch
    Warning: Node "storesize:storesize|saida[21]" is a latch
    Warning: Node "storesize:storesize|saida[22]" is a latch
    Warning: Node "storesize:storesize|saida[23]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[30]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[16]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[31]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[0]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[1]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[2]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[3]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[4]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[5]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[7]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[1]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[2]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[0]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[3]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[4]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[28]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[27]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[26]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[24]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[25]" is a latch
    Warning: Node "loadsize:loadsize|saida[30]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]" is a latch
    Warning: Node "loadsize:loadsize|saida[31]" is a latch
    Warning: Node "loadsize:loadsize|saida[0]" is a latch
    Warning: Node "loadsize:loadsize|saida[1]" is a latch
    Warning: Node "loadsize:loadsize|saida[2]" is a latch
    Warning: Node "loadsize:loadsize|saida[3]" is a latch
    Warning: Node "loadsize:loadsize|saida[4]" is a latch
    Warning: Node "loadsize:loadsize|saida[5]" is a latch
    Warning: Node "loadsize:loadsize|saida[6]" is a latch
    Warning: Node "loadsize:loadsize|saida[7]" is a latch
    Warning: Node "loadsize:loadsize|saida[28]" is a latch
    Warning: Node "loadsize:loadsize|saida[29]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[22]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[23]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[8]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[9]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[10]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[11]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[12]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[13]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[14]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[27]" is a latch
    Warning: Node "loadsize:loadsize|saida[26]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[20]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[21]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]" is a latch
    Warning: Node "loadsize:loadsize|saida[24]" is a latch
    Warning: Node "loadsize:loadsize|saida[25]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[16]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[17]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[18]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[19]" is a latch
    Warning: Node "loadsize:loadsize|saida[22]" is a latch
    Warning: Node "loadsize:loadsize|saida[23]" is a latch
    Warning: Node "loadsize:loadsize|saida[8]" is a latch
    Warning: Node "loadsize:loadsize|saida[9]" is a latch
    Warning: Node "loadsize:loadsize|saida[10]" is a latch
    Warning: Node "loadsize:loadsize|saida[11]" is a latch
    Warning: Node "loadsize:loadsize|saida[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[13]" is a latch
    Warning: Node "loadsize:loadsize|saida[14]" is a latch
    Warning: Node "loadsize:loadsize|saida[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[20]" is a latch
    Warning: Node "loadsize:loadsize|saida[21]" is a latch
    Warning: Node "loadsize:loadsize|saida[16]" is a latch
    Warning: Node "loadsize:loadsize|saida[17]" is a latch
    Warning: Node "loadsize:loadsize|saida[18]" is a latch
    Warning: Node "loadsize:loadsize|saida[19]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Warning: Found 22 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "loadsize:loadsize|saida[7]~0" as buffer
    Info: Detected gated clock "loadsize:loadsize|Equal0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[0]" as buffer
    Info: Detected gated clock "MuxRegDest:MuxRegDest|Mux5~0" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[3]" as buffer
    Info: Detected gated clock "MuxRegData:MuxRegData|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[1]" as buffer
    Info: Detected gated clock "storesize:storesize|saida[31]~0" as buffer
    Info: Detected gated clock "MuxALUSrcB:MuxALUSrcB|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[2]" as buffer
    Info: Detected gated clock "MuxALUSrcA:MuxALUSrcA|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcA[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcA[1]" as buffer
Info: Clock "clock" has Internal fmax of 45.05 MHz between source register "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]" and destination register "Controle:Controle|PCWrite" (period= 22.196 ns)
    Info: + Longest register to register delay is 7.606 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X26_Y15_N26; Fanout = 5; REG Node = 'MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]'
        Info: 2: + IC(0.218 ns) + CELL(0.053 ns) = 0.271 ns; Loc. = LCCOMB_X26_Y15_N20; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[0]~1'
        Info: 3: + IC(0.233 ns) + CELL(0.053 ns) = 0.557 ns; Loc. = LCCOMB_X26_Y15_N24; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[2]~4'
        Info: 4: + IC(0.226 ns) + CELL(0.225 ns) = 1.008 ns; Loc. = LCCOMB_X26_Y15_N0; Fanout = 3; COMB Node = 'Ula32:Alu|carry_temp[4]~7'
        Info: 5: + IC(0.243 ns) + CELL(0.272 ns) = 1.523 ns; Loc. = LCCOMB_X26_Y15_N4; Fanout = 3; COMB Node = 'Ula32:Alu|carry_temp[7]~10'
        Info: 6: + IC(0.208 ns) + CELL(0.053 ns) = 1.784 ns; Loc. = LCCOMB_X26_Y15_N10; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[9]~11'
        Info: 7: + IC(0.213 ns) + CELL(0.053 ns) = 2.050 ns; Loc. = LCCOMB_X26_Y15_N16; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[11]~12'
        Info: 8: + IC(0.218 ns) + CELL(0.053 ns) = 2.321 ns; Loc. = LCCOMB_X26_Y15_N14; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[13]~13'
        Info: 9: + IC(0.503 ns) + CELL(0.053 ns) = 2.877 ns; Loc. = LCCOMB_X23_Y15_N0; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[15]~14'
        Info: 10: + IC(0.244 ns) + CELL(0.053 ns) = 3.174 ns; Loc. = LCCOMB_X23_Y15_N20; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[17]~15'
        Info: 11: + IC(0.217 ns) + CELL(0.053 ns) = 3.444 ns; Loc. = LCCOMB_X23_Y15_N26; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[19]~16'
        Info: 12: + IC(0.224 ns) + CELL(0.053 ns) = 3.721 ns; Loc. = LCCOMB_X23_Y15_N14; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[21]~17'
        Info: 13: + IC(1.581 ns) + CELL(0.225 ns) = 5.527 ns; Loc. = LCCOMB_X22_Y17_N12; Fanout = 1; COMB Node = 'Ula32:Alu|Igual~8'
        Info: 14: + IC(0.210 ns) + CELL(0.225 ns) = 5.962 ns; Loc. = LCCOMB_X22_Y17_N18; Fanout = 1; COMB Node = 'Ula32:Alu|Igual~9'
        Info: 15: + IC(0.337 ns) + CELL(0.272 ns) = 6.571 ns; Loc. = LCCOMB_X23_Y17_N16; Fanout = 2; COMB Node = 'Ula32:Alu|Igual~10'
        Info: 16: + IC(0.216 ns) + CELL(0.053 ns) = 6.840 ns; Loc. = LCCOMB_X23_Y17_N24; Fanout = 1; COMB Node = 'Controle:Controle|Selector27~1'
        Info: 17: + IC(0.207 ns) + CELL(0.154 ns) = 7.201 ns; Loc. = LCCOMB_X23_Y17_N4; Fanout = 1; COMB Node = 'Controle:Controle|Selector27~3'
        Info: 18: + IC(0.197 ns) + CELL(0.053 ns) = 7.451 ns; Loc. = LCCOMB_X23_Y17_N2; Fanout = 1; COMB Node = 'Controle:Controle|Selector27~5'
        Info: 19: + IC(0.000 ns) + CELL(0.155 ns) = 7.606 ns; Loc. = LCFF_X23_Y17_N3; Fanout = 8; REG Node = 'Controle:Controle|PCWrite'
        Info: Total cell delay = 2.111 ns ( 27.75 % )
        Info: Total interconnect delay = 5.495 ns ( 72.25 % )
    Info: - Smallest clock skew is -3.402 ns
        Info: + Shortest clock path from clock "clock" to destination register is 2.473 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1786; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.658 ns) + CELL(0.618 ns) = 2.473 ns; Loc. = LCFF_X23_Y17_N3; Fanout = 8; REG Node = 'Controle:Controle|PCWrite'
            Info: Total cell delay = 1.472 ns ( 59.52 % )
            Info: Total interconnect delay = 1.001 ns ( 40.48 % )
        Info: - Longest clock path from clock "clock" to source register is 5.875 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
            Info: 2: + IC(1.078 ns) + CELL(0.712 ns) = 2.644 ns; Loc. = LCFF_X14_Y10_N29; Fanout = 33; REG Node = 'Controle:Controle|ALUSrcA[0]'
            Info: 3: + IC(0.580 ns) + CELL(0.228 ns) = 3.452 ns; Loc. = LCCOMB_X14_Y11_N28; Fanout = 1; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux32~0'
            Info: 4: + IC(1.446 ns) + CELL(0.000 ns) = 4.898 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux32~0clkctrl'
            Info: 5: + IC(0.924 ns) + CELL(0.053 ns) = 5.875 ns; Loc. = LCCOMB_X26_Y15_N26; Fanout = 5; REG Node = 'MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]'
            Info: Total cell delay = 1.847 ns ( 31.44 % )
            Info: Total interconnect delay = 4.028 ns ( 68.56 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clock" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:MDR|Saida[24]" and destination pin or register "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24]" for clock "clock" (Hold time is 3.692 ns)
    Info: + Largest clock skew is 4.322 ns
        Info: + Longest clock path from clock "clock" to destination register is 6.809 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
            Info: 2: + IC(1.077 ns) + CELL(0.712 ns) = 2.643 ns; Loc. = LCFF_X13_Y10_N7; Fanout = 38; REG Node = 'Controle:Controle|ALUSrcB[2]'
            Info: 3: + IC(1.238 ns) + CELL(0.225 ns) = 4.106 ns; Loc. = LCCOMB_X23_Y12_N22; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0'
            Info: 4: + IC(1.505 ns) + CELL(0.000 ns) = 5.611 ns; Loc. = CLKCTRL_G8; Fanout = 32; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0clkctrl'
            Info: 5: + IC(0.970 ns) + CELL(0.228 ns) = 6.809 ns; Loc. = LCCOMB_X25_Y11_N20; Fanout = 4; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24]'
            Info: Total cell delay = 2.019 ns ( 29.65 % )
            Info: Total interconnect delay = 4.790 ns ( 70.35 % )
        Info: - Shortest clock path from clock "clock" to source register is 2.487 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1786; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.672 ns) + CELL(0.618 ns) = 2.487 ns; Loc. = LCFF_X25_Y11_N27; Fanout = 5; REG Node = 'Registrador:MDR|Saida[24]'
            Info: Total cell delay = 1.472 ns ( 59.19 % )
            Info: Total interconnect delay = 1.015 ns ( 40.81 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.536 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X25_Y11_N27; Fanout = 5; REG Node = 'Registrador:MDR|Saida[24]'
        Info: 2: + IC(0.230 ns) + CELL(0.053 ns) = 0.283 ns; Loc. = LCCOMB_X25_Y11_N16; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux24~0'
        Info: 3: + IC(0.200 ns) + CELL(0.053 ns) = 0.536 ns; Loc. = LCCOMB_X25_Y11_N20; Fanout = 4; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24]'
        Info: Total cell delay = 0.106 ns ( 19.78 % )
        Info: Total interconnect delay = 0.430 ns ( 80.22 % )
    Info: + Micro hold delay of destination is 0.000 ns
Info: tsu for register "multiplier:multiplier|hi[24]" (data pin = "reset", clock pin = "clock") is 8.872 ns
    Info: + Longest pin to register delay is 11.269 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 226; PIN Node = 'reset'
        Info: 2: + IC(6.333 ns) + CELL(0.516 ns) = 7.723 ns; Loc. = LCCOMB_X29_Y10_N0; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~3'
        Info: 3: + IC(0.000 ns) + CELL(0.035 ns) = 7.758 ns; Loc. = LCCOMB_X29_Y10_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~7'
        Info: 4: + IC(0.000 ns) + CELL(0.035 ns) = 7.793 ns; Loc. = LCCOMB_X29_Y10_N4; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~11'
        Info: 5: + IC(0.000 ns) + CELL(0.035 ns) = 7.828 ns; Loc. = LCCOMB_X29_Y10_N6; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~15'
        Info: 6: + IC(0.000 ns) + CELL(0.035 ns) = 7.863 ns; Loc. = LCCOMB_X29_Y10_N8; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~19'
        Info: 7: + IC(0.000 ns) + CELL(0.035 ns) = 7.898 ns; Loc. = LCCOMB_X29_Y10_N10; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~23'
        Info: 8: + IC(0.000 ns) + CELL(0.035 ns) = 7.933 ns; Loc. = LCCOMB_X29_Y10_N12; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~27'
        Info: 9: + IC(0.000 ns) + CELL(0.124 ns) = 8.057 ns; Loc. = LCCOMB_X29_Y10_N14; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~31'
        Info: 10: + IC(0.000 ns) + CELL(0.035 ns) = 8.092 ns; Loc. = LCCOMB_X29_Y10_N16; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~35'
        Info: 11: + IC(0.000 ns) + CELL(0.035 ns) = 8.127 ns; Loc. = LCCOMB_X29_Y10_N18; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~39'
        Info: 12: + IC(0.000 ns) + CELL(0.035 ns) = 8.162 ns; Loc. = LCCOMB_X29_Y10_N20; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~43'
        Info: 13: + IC(0.000 ns) + CELL(0.035 ns) = 8.197 ns; Loc. = LCCOMB_X29_Y10_N22; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~47'
        Info: 14: + IC(0.000 ns) + CELL(0.035 ns) = 8.232 ns; Loc. = LCCOMB_X29_Y10_N24; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~51'
        Info: 15: + IC(0.000 ns) + CELL(0.035 ns) = 8.267 ns; Loc. = LCCOMB_X29_Y10_N26; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~55'
        Info: 16: + IC(0.000 ns) + CELL(0.035 ns) = 8.302 ns; Loc. = LCCOMB_X29_Y10_N28; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~59'
        Info: 17: + IC(0.000 ns) + CELL(0.178 ns) = 8.480 ns; Loc. = LCCOMB_X29_Y10_N30; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~63'
        Info: 18: + IC(0.000 ns) + CELL(0.035 ns) = 8.515 ns; Loc. = LCCOMB_X29_Y9_N16; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~67'
        Info: 19: + IC(0.000 ns) + CELL(0.035 ns) = 8.550 ns; Loc. = LCCOMB_X29_Y9_N18; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~71'
        Info: 20: + IC(0.000 ns) + CELL(0.035 ns) = 8.585 ns; Loc. = LCCOMB_X29_Y9_N20; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~75'
        Info: 21: + IC(0.000 ns) + CELL(0.035 ns) = 8.620 ns; Loc. = LCCOMB_X29_Y9_N22; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~79'
        Info: 22: + IC(0.000 ns) + CELL(0.035 ns) = 8.655 ns; Loc. = LCCOMB_X29_Y9_N24; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~83'
        Info: 23: + IC(0.000 ns) + CELL(0.035 ns) = 8.690 ns; Loc. = LCCOMB_X29_Y9_N26; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~87'
        Info: 24: + IC(0.000 ns) + CELL(0.035 ns) = 8.725 ns; Loc. = LCCOMB_X29_Y9_N28; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~91'
        Info: 25: + IC(0.000 ns) + CELL(0.168 ns) = 8.893 ns; Loc. = LCCOMB_X29_Y9_N30; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~95'
        Info: 26: + IC(0.000 ns) + CELL(0.035 ns) = 8.928 ns; Loc. = LCCOMB_X29_Y8_N0; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~99'
        Info: 27: + IC(0.000 ns) + CELL(0.035 ns) = 8.963 ns; Loc. = LCCOMB_X29_Y8_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~103'
        Info: 28: + IC(0.000 ns) + CELL(0.125 ns) = 9.088 ns; Loc. = LCCOMB_X29_Y8_N4; Fanout = 1; COMB Node = 'multiplier:multiplier|Add0~106'
        Info: 29: + IC(0.915 ns) + CELL(0.366 ns) = 10.369 ns; Loc. = LCCOMB_X30_Y10_N12; Fanout = 2; COMB Node = 'multiplier:multiplier|Selector6~0'
        Info: 30: + IC(0.517 ns) + CELL(0.228 ns) = 11.114 ns; Loc. = LCCOMB_X27_Y10_N0; Fanout = 1; COMB Node = 'multiplier:multiplier|hi[24]~feeder'
        Info: 31: + IC(0.000 ns) + CELL(0.155 ns) = 11.269 ns; Loc. = LCFF_X27_Y10_N1; Fanout = 1; REG Node = 'multiplier:multiplier|hi[24]'
        Info: Total cell delay = 3.504 ns ( 31.09 % )
        Info: Total interconnect delay = 7.765 ns ( 68.91 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.487 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1786; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.672 ns) + CELL(0.618 ns) = 2.487 ns; Loc. = LCFF_X27_Y10_N1; Fanout = 1; REG Node = 'multiplier:multiplier|hi[24]'
        Info: Total cell delay = 1.472 ns ( 59.19 % )
        Info: Total interconnect delay = 1.015 ns ( 40.81 % )
Info: tco from clock "clock" to destination pin "MuxMemAddOut[31]" through register "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is 18.201 ns
    Info: + Longest clock path from clock "clock" to source register is 6.584 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
        Info: 2: + IC(1.077 ns) + CELL(0.712 ns) = 2.643 ns; Loc. = LCFF_X13_Y10_N7; Fanout = 38; REG Node = 'Controle:Controle|ALUSrcB[2]'
        Info: 3: + IC(1.238 ns) + CELL(0.225 ns) = 4.106 ns; Loc. = LCCOMB_X23_Y12_N22; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0'
        Info: 4: + IC(1.505 ns) + CELL(0.000 ns) = 5.611 ns; Loc. = CLKCTRL_G8; Fanout = 32; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0clkctrl'
        Info: 5: + IC(0.920 ns) + CELL(0.053 ns) = 6.584 ns; Loc. = LCCOMB_X29_Y15_N20; Fanout = 6; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]'
        Info: Total cell delay = 1.844 ns ( 28.01 % )
        Info: Total interconnect delay = 4.740 ns ( 71.99 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 11.617 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X29_Y15_N20; Fanout = 6; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]'
        Info: 2: + IC(0.223 ns) + CELL(0.053 ns) = 0.276 ns; Loc. = LCCOMB_X29_Y15_N8; Fanout = 4; COMB Node = 'Ula32:Alu|Mux62~0'
        Info: 3: + IC(0.636 ns) + CELL(0.366 ns) = 1.278 ns; Loc. = LCCOMB_X26_Y15_N24; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[2]~4'
        Info: 4: + IC(0.226 ns) + CELL(0.225 ns) = 1.729 ns; Loc. = LCCOMB_X26_Y15_N0; Fanout = 3; COMB Node = 'Ula32:Alu|carry_temp[4]~7'
        Info: 5: + IC(0.243 ns) + CELL(0.272 ns) = 2.244 ns; Loc. = LCCOMB_X26_Y15_N4; Fanout = 3; COMB Node = 'Ula32:Alu|carry_temp[7]~10'
        Info: 6: + IC(0.208 ns) + CELL(0.053 ns) = 2.505 ns; Loc. = LCCOMB_X26_Y15_N10; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[9]~11'
        Info: 7: + IC(0.213 ns) + CELL(0.053 ns) = 2.771 ns; Loc. = LCCOMB_X26_Y15_N16; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[11]~12'
        Info: 8: + IC(0.218 ns) + CELL(0.053 ns) = 3.042 ns; Loc. = LCCOMB_X26_Y15_N14; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[13]~13'
        Info: 9: + IC(0.503 ns) + CELL(0.053 ns) = 3.598 ns; Loc. = LCCOMB_X23_Y15_N0; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[15]~14'
        Info: 10: + IC(0.244 ns) + CELL(0.053 ns) = 3.895 ns; Loc. = LCCOMB_X23_Y15_N20; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[17]~15'
        Info: 11: + IC(0.217 ns) + CELL(0.053 ns) = 4.165 ns; Loc. = LCCOMB_X23_Y15_N26; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[19]~16'
        Info: 12: + IC(0.224 ns) + CELL(0.053 ns) = 4.442 ns; Loc. = LCCOMB_X23_Y15_N14; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[21]~17'
        Info: 13: + IC(0.606 ns) + CELL(0.053 ns) = 5.101 ns; Loc. = LCCOMB_X22_Y17_N14; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[23]~18'
        Info: 14: + IC(0.232 ns) + CELL(0.053 ns) = 5.386 ns; Loc. = LCCOMB_X22_Y17_N16; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[25]~19'
        Info: 15: + IC(0.218 ns) + CELL(0.053 ns) = 5.657 ns; Loc. = LCCOMB_X22_Y17_N4; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[27]~20'
        Info: 16: + IC(0.227 ns) + CELL(0.053 ns) = 5.937 ns; Loc. = LCCOMB_X22_Y17_N26; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[29]~21'
        Info: 17: + IC(0.551 ns) + CELL(0.053 ns) = 6.541 ns; Loc. = LCCOMB_X26_Y17_N12; Fanout = 5; COMB Node = 'Ula32:Alu|Mux0~1'
        Info: 18: + IC(0.291 ns) + CELL(0.366 ns) = 7.198 ns; Loc. = LCCOMB_X26_Y17_N26; Fanout = 1; COMB Node = 'MuxMemAdd:MuxMemAdd|Mux31~0'
        Info: 19: + IC(2.457 ns) + CELL(1.962 ns) = 11.617 ns; Loc. = PIN_F20; Fanout = 0; PIN Node = 'MuxMemAddOut[31]'
        Info: Total cell delay = 3.880 ns ( 33.40 % )
        Info: Total interconnect delay = 7.737 ns ( 66.60 % )
Info: th for register "Controle:Controle|ALUSrcB[1]" (data pin = "reset", clock pin = "clock") is -2.579 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.774 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 16; CLK Node = 'clock'
        Info: 2: + IC(1.302 ns) + CELL(0.618 ns) = 2.774 ns; Loc. = LCFF_X22_Y12_N3; Fanout = 42; REG Node = 'Controle:Controle|ALUSrcB[1]'
        Info: Total cell delay = 1.472 ns ( 53.06 % )
        Info: Total interconnect delay = 1.302 ns ( 46.94 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.502 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 226; PIN Node = 'reset'
        Info: 2: + IC(4.231 ns) + CELL(0.397 ns) = 5.502 ns; Loc. = LCFF_X22_Y12_N3; Fanout = 42; REG Node = 'Controle:Controle|ALUSrcB[1]'
        Info: Total cell delay = 1.271 ns ( 23.10 % )
        Info: Total interconnect delay = 4.231 ns ( 76.90 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 169 warnings
    Info: Peak virtual memory: 198 megabytes
    Info: Processing ended: Thu Mar 25 21:31:40 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


