
State Machine - |lab5VHDL|StateMachineVHDL:inst|estado
Name estado.sf estado.se estado.sd estado.sc estado.sb estado.sa estado.s9 estado.s8 estado.s7 estado.s6 estado.s5 estado.s4 estado.s3 estado.s0 estado.s1 estado.s2 
estado.s2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 
estado.s1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 
estado.s0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 
estado.s3 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 
estado.s4 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 
estado.s5 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 
estado.s6 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 
estado.s7 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 
estado.s8 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 
estado.s9 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 
estado.sa 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 
estado.sb 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 
estado.sc 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 
estado.sd 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 
estado.se 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 
estado.sf 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 
