{"patent_id": "10-2022-0008398", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0044913", "출원번호": "10-2022-0008398", "발명의 명칭": "인쇄 회로 기판, 및 인쇄 회로 기판을 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "박성원"}}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "인쇄 회로 기판에 있어서,제 1 접지층;제 2 접지층;상기 제 1 접지층과 상기 제 2 접지층 사이에 배치되는 적어도 하나의 유전체 층; 및상기 제 1 접지층과 상기 제 2 접지층 사이에 배치되는 제 1 방향으로 연장되는 제 1 신호라인 및 제 2 신호 라인을 포함하는 배선층;을 포함하고,상기 제 1 접지층과 상기 제 2 접지층 각각은, 상기 제 1 방향으로 연장되는 상기 제 1 신호라인에 대응하는 제1 영역과 상기 제 2 신호라인에 대응하는 제 2 영역을 포함하고, 상기 제 1 영역과 상기 제 2 영역은 서로 다르고,상기 제 1 영역은 상기 제 1 방향으로 형성되는 복수의 제 1 홀들을 포함하고, 상기 제 2 영역은 상기 제 1 방향으로 형성되는 복수의 제 2 홀들을 포함하고,상기 제 1 방향에 수직한 제 2 방향으로 관측 시, 상기 복수의 제 1 홀들과 상기 복수의 제 2 홀들은 서로 겹치지 않도록 형성되는,인쇄 회로 기판."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 제 1 접지층에 접촉되도록 배치되는 제 1 커버층; 및상기 제 2 접지층에 접촉되도록 제 2 커버층;을 더 포함하고,상기 제 1 커버층과 상기 제 2 커버층 각각은 투명한 소재로 구현되는,인쇄 회로 기판."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 제 1 커버층에 수직한 방향으로 관측 시, 상기 제 1 커버층, 상기 복수의 제 1 홀들, 및 상기 복수의 제 2홀들을 통해 상기 제 1 신호라인의 적어도 일부와 상기 제2 신호라인의 적어도 일부가 시인되고,상기 제 2 커버층에 수직한 방향으로 관측 시, 상기 제 2 커버층, 상기 복수의 제 1 홀들, 및 상기 복수의 제 2홀들을 통해 상기 제 1 신호라인의 적어도 일부와 상기 제2 신호라인의 적어도 일부가 시인되는,인쇄 회로 기판."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 복수의 제 1 홀들의 중심점은 상기 제 1 신호라인 상에 배치되고,공개특허 10-2023-0044913-3-상기 복수의 제 2 홀들의 중심점은 상기 제 2 신호라인 상에 배치되는,인쇄 회로 기판."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서,상기 복수의 제 1 홀들의 상기 제 2 방향으로의 제 1 폭은 상기 제 1 신호라인의 상기 제 2 방향으로의 제 2 폭보다 크고,상기 복수의 제 2 홀들의 상기 제 2 방향으로의 제 3 폭은 상기 제 2 신호라인의 상기 제 2 방향으로의 제 4 폭보다 큰,인쇄 회로 기판."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5 항에 있어서,상기 제 2 폭 대비 상기 제 1 폭의 비율과 상기 제 4 폭과 상기 제 3 폭의 비율은, 2 이상 3 이하로 설정되는,인쇄 회로 기판."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,상기 제 2 방향으로 관측 시, 상기 복수의 제 1 홀들 중 제 3 홀과 상기 제 3 홀과 인접한 위치의 제 4 홀의 사이에, 상기 복수의 제 2 홀들 중 제 5 홀이 위치되는,인쇄 회로 기판."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서,상기 제 3 홀의 중심점과 상기 제 5 홀의 중심점 사이의 제 1 거리는 상기 제 4 홀의 중심점과 상기 제 5 홀의중심점 사이의 제 2 거리에 대응하는,인쇄 회로 기판."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 7 항에 있어서,상기 제 3 홀의 중심점과 상기 제 4 홀의 중심점 사이의 제 3 거리는, 상기 제 3 홀과 상기 제 4 홀이 형성되는상기 인쇄 회로 기판의 가요성에 반비례하도록 구현되는,인쇄 회로 기판."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1 항에 있어서,공개특허 10-2023-0044913-4-상기 제 1 접지 층의 상기 제 1 영역에 형성되는 상기 복수의 제 1 홀들의 위치와 상기 제 2 접지 층의 상기 제1 영역에 형성되는 상기 복수의 제 1 홀들의 위치는 서로 대응하고,상기 제 2 접지 층의 상기 제 2 영역에 형성되는 상기 복수의 제 2 홀들의 위치와 상기 제 2 접지 층의 상기 제2 영역에 형성되는 상기 복수의 제 2 홀들의 위치는 서로 대응하고,인쇄 회로 기판."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 1 항에 있어서,상기 제 1 접지 층의 상기 제 1 영역에 형성되는 상기 복수의 제 1 홀들의 위치와 상기 제 2 접지 층의 상기 제1 영역에 형성되는 상기 복수의 제 1 홀들의 위치는 서로 대응하지 않고,상기 제 2 접지 층의 상기 제 2 영역에 형성되는 상기 복수의 제 2 홀들의 위치와 상기 제 2 접지 층의 상기 제2 영역에 형성되는 상기 복수의 제 2 홀들의 위치는 서로 대응하지 않는,인쇄 회로 기판."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "전자 장치에 있어서,통신 회로; 및 상기 통신 회로와 전기적으로 연결되는 인쇄회로기판;을 포함하고,상기 인쇄회로기판은, 제 1 접지층, 제 2 접지층, 상기 제 1 접지층과 상기 제 2 접지층 사이에 배치되는 적어도 하나의 유전체 층,및 상기 제 1 접지층과 상기 제 2 접지층 사이에 배치되는 제 1 방향으로 연장되는 제 1 신호라인 및 제 2 신호라인을 포함하는 배선층을 포함하고, 상기 제 1 접지층과 상기 제 2 접지층 각각은, 상기 제 1 방향으로 연장되는 상기 제 1 신호라인에 대응하는 제1 영역과 상기 제 2 신호라인에 대응하는 제 2 영역을 포함하고, 상기 제 1 영역과 상기 제 2 영역은 서로 다르고,상기 제 1 영역은 상기 제 1 방향으로 형성되는 복수의 제 1 홀들을 포함하고,상기 제 2 영역은 상기 제 1 방향으로 형성되는 복수의 제 2 홀들을 포함하고,상기 제 1 방향에 수직한 제 2 방향으로 관측 시, 상기 복수의 제 1 홀들과 상기 복수의 제 2 홀들은 서로 겹치지 않도록 형성되는,전자 장치."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12 항에 있어서,상기 인쇄회로기판은,상기 제 1 접지층에 접촉되도록 배치되는 제 1 커버층, 및 상기 제 2 접지층에 접촉되도록 제 2 커버층을 더 포함하고, 상기 제 1 커버층과 상기 제 2 커버층 각각은 투명한 소재로 구현되는,공개특허 10-2023-0044913-5-전자 장치."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서,상기 인쇄회로기판의 제 1 커버층에 수직한 방향으로 관측 시, 상기 제 1 커버층, 상기 복수의 제 1 홀들, 및상기 복수의 제 2 홀들을 통해 상기 제 1 신호라인의 적어도 일부와 상기 제2 신호라인의 적어도 일부가 시인되고,상기 인쇄회로기판의 제 2 커버층에 수직한 방향으로 관측 시, 상기 제 2 커버층, 상기 복수의 제 1 홀들, 및상기 복수의 제 2 홀들을 통해 상기 제 1 신호라인의 적어도 일부와 상기 제2 신호라인의 적어도 일부가 시인되는,전자 장치."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 12 항에 있어서,상기 인쇄회로기판의 상기 복수의 제 1 홀들의 중심점은 상기 제 1 신호라인 상에 배치되고,상기 인쇄회로기판의 상기 복수의 제 2 홀들의 중심점은 상기 제 2 신호라인 상에 배치되는,전자 장치."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 12 항에 있어서,상기 인쇄회로기판의 상기 복수의 제 1 홀들의 상기 제 2 방향으로의 제 1 폭은 상기 제 1 신호라인의 상기 제2 방향으로의 제 2 폭 보다 크고,상기 인쇄회로기판의 상기 복수의 제 2 홀들의 상기 제 2 방향으로의 제 3 폭은 상기 제 2 신호라인의 상기 제2 방향으로의 제 4 폭 보다 큰,전자 장치."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16 항에 있어서,상기 제 2 폭 대비 상기 제 1 폭의 비율과 상기 제 4 폭과 상기 제 3 폭의 비율은, 2 이상 3 이하로 설정되는,전자 장치."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 12 항에 있어서,상기 인쇄회로기판을 상기 제 2 방향으로 관측 시, 상기 복수의 제 1 홀들 중 제 3 홀과 상기 제 3 홀과 인접한위치의 제 4 홀의 사이에, 상기 복수의 제 2 홀들 중 제 5 홀이 위치되는,전자 장치.공개특허 10-2023-0044913-6-청구항 19 제 18 항에 있어서,상기 제 3 홀의 중심점과 상기 제 5 홀의 중심점 사이의 제 1 거리는 상기 제 4 홀의 중심점과 상기 제 5 홀의중심점 사이의 제 2 거리에 대응하는,전자 장치."}
{"patent_id": "10-2022-0008398", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 19 항에 있어서,상기 제 3 홀의 중심점과 상기 제 4 홀의 중심점 사이의 제 3 거리는, 상기 제 3 홀과 상기 제 4 홀이 형성되는상기 인쇄 회로 기판의 가요성에 반비례하도록 구현되는,전자 장치."}
{"patent_id": "10-2022-0008398", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "다양한 실시예들에 따르면, 인쇄 회로 기판에 있어서, 제 1 접지층, 제 2 접지층, 상기 제 1 접지층과 상기 제 2 접지층 사이에 배치되는 적어도 하나의 유전체 층, 및 상기 제 1 접지층과 상기 제 2 접지층 사이에 배치되는 제 1 방향으로 연장되는 제 1 신호라인 및 제 2 신호 라인을 포함하는 배선층을 포함하고, 상기 제 1 접지층과 상기 (뒷면에 계속)"}
{"patent_id": "10-2022-0008398", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시의 다양한 실시예는 인쇄 회로 기판, 및 인쇄 회로 기판을 포함하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2022-0008398", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 장치는 다양한 주파수 대역의 무선 통신 서비스, 예를 들면 3G, 4G, 또는 5G 서비스 등을 지원하는 안테나 모듈들을 포함하고 있다. 전자 장치는 GSM이나 LTE와 같이 3G/4G 통신 방식을 지원하기 위해 일반적으로 전자 장치의 메탈 하우징의 일부, 또는 전자 장치 내부의 도전성 패턴을 안테나로 사용한다. 또한 전자 장치는 상대 적으로 높은 주파수 대역을 사용하는 5G 통신 방식을 지원하기 위해 복수의 안테나 패치들을 어레이(array) 형 태로 배치한 패치 안테나 모듈을 안테나로 사용한다. 한편, 전자 장치의 프로세서(예: CP, communication processor)는 기지국과 통신을 수행하고, 전자 장치에서 이 용할 통신 방식을 결정한다. 예를 들어, 전자 장치는 3G/4G 통신 방식, 또는 5G 통신 방식 중 하나 이상을 사용 하여 기지국과 통신을 수행할 수 있다. 프로세서 또는 프로세서가 장착된 인쇄 회로 기판(printed circuit board, PCB)는 각 안테나 모듈을 제어하기 위해 각 안테나 모듈과 커넥터를 통해 전기적으로 연결될 수 있다."}
{"patent_id": "10-2022-0008398", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "전자 장치에 포함된 전자 부품들(예: 통신 모듈, 안테나 모듈)은 인쇄 회로 기판에 의해 전기적으로 연결될 수 있다. 인쇄 회로 기판은 신호 및/또는 전력이 송신 및/또는 수신 가능한 복수의 신호 배선층들을 포함하고, 전 자 부품들은 복수의 신호 배선층들을 통해 서로 전기적으로 연결될 수 있다. 이때, 신호 배선층을 통한 전송 성 능을 향상시키기 위해서는, 신호 배선층의 폭을 넓게 구현될 필요가 있다. 그러나, 신호 배선층의 폭이 넓어지 는 만큼 신호 배선층과 접지층 간에 형성되는 캐패시턴스 값이 증가됨에 따라 신호 배선층의 임피던스가 증가되 어, 전송 성능의 향상에 어려움이 따를 수 있다. 다양한 실시예들에 따르면, 전자 장치는 복수의 신호 배선층들 상에 복수의 홀이 형성되는 인쇄 회로 기판을 포 함함으로써, 신호 배선층과 접지에 연관된 캐패시턴스 값이 감소되도록 하여 인쇄 회로 기판을 통한 전송 성능 이 향상되도록 할 뿐만 아니라 인쇄 회로 기판의 가요 성능도 향상에 따른 전자 장치의 실장 효율을 향상시킬 수 있다. 다양한 실시예들에 따르면, 전자 장치는 복수의 홀들이 서로 엇갈리게 형성되는 인쇄 회로 기판을 포함함으로써, 인쇄 회로 기판의 신호 배선층들 간에 자기장에 의한 영향이 감소되도록 하여 인쇄 회로 기판을 통한 전송 성능이 더 향상되도록 할 수 있다."}
{"patent_id": "10-2022-0008398", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "다양한 실시예들에 따르면, 인쇄 회로 기판에 있어서, 제 1 접지층, 제 2 접지층, 상기 제 1 접지층과 상기 제 2 접지층 사이에 배치되는 적어도 하나의 유전체 층, 및 상기 제 1 접지층과 상기 제 2 접지층 사이에 배치되는 제 1 방향으로 연장되는 제 1 신호라인 및 제 2 신호 라인을 포함하는 배선층을 포함하고, 상기 제 1 접지층과 상기 제 2 접지층 각각은, 상기 제 1 방향으로 연장되는 상기 제 1 신호라인에 대응하는 제 1 영역과 상기 제 2 신호라인에 대응하는 제 2 영역을 포함하고, 상기 제 1 영역과 상기 제 2 영역은 서로 다르고, 상기 제 1 영역 은 상기 제 1 방향으로 형성되는 복수의 제 1 홀들을 포함하고, 상기 제 2 영역은 상기 제 1 방향으로 형성되는 복수의 제 2 홀들을 포함하고, 상기 제 1 방향에 수직한 제 2 방향으로 관측 시, 상기 복수의 제 1 홀들과 상기 복수의 제 2 홀들은 서로 겹치지 않도록 형성되는, 인쇄 회로 기판이 제공될 수 있다. 다양한 실시예들에 따르면, 전자 장치에 있어서, 통신 회로, 및 상기 통신 회로와 전기적으로 연결되는 인쇄회 로기판을 포함하고, 상기 인쇄회로기판은, 제 1 접지층, 제 2 접지층, 상기 제 1 접지층과 상기 제 2 접지층 사 이에 배치되는 적어도 하나의 유전체 층, 및 상기 제 1 접지층과 상기 제 2 접지층 사이에 배치되는 제 1 방향 으로 연장되는 제 1 신호라인 및 제 2 신호 라인을 포함하는 배선층을 포함하고, 상기 제 1 접지층과 상기 제 2 접지층 각각은, 상기 제 1 방향으로 연장되는 상기 제 1 신호라인에 대응하는 제 1 영역과 상기 제 2 신호라인 에 대응하는 제 2 영역을 포함하고, 상기 제 1 영역과 상기 제 2 영역은 서로 다르고, 상기 제 1 영역은 상기 제 1 방향으로 형성되는 복수의 제 1 홀들을 포함하고, 상기 제 2 영역은 상기 제 1 방향으로 형성되는 복수의 제 2 홀들을 포함하고, 상기 제 1 방향에 수직한 제 2 방향으로 관측 시, 상기 복수의 제 1 홀들과 상기 복수의 제 2 홀들은 서로 겹치지 않도록 형성되는, 전자 장치가 제공될 수 있다."}
{"patent_id": "10-2022-0008398", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 2, "content": "다양한 실시예들에 따른, 과제의 해결 수단이 상술한 해결 수단들로 제한되는 것은 아니며, 언급되지 아니한 해"}
{"patent_id": "10-2022-0008398", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 3, "content": "결 수단들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명 확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2022-0008398", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "다양한 실시예들에 따르면, 복수의 신호 배선층들 상에 복수의 홀이 형성되는 인쇄 회로 기판을 포함하는 전자 장치를 구현함으로써, 신호 배선층과 접지에 연관된 캐패시턴스 값이 감소되도록 하여 인쇄 회로 기판을 통한 전송 성능이 향상되도록 할 뿐만 아니라 인쇄 회로 기판의 가요 성능도 향상에 따른 전자 장치의 실장 효율을 향상시키는 전자 장치 및 인쇄 회로 기판이 제공될 수 있다. 다양한 실시예들에 따르면, 복수의 홀들이 서로 엇갈리게 형성되는 인쇄 회로 기판을 포함하는 전자 장치를 구 현함으로써, 인쇄 회로 기판의 신호 배선층들 간에 자기장에 의한 영향이 감소되도록 하여 인쇄 회로 기판을 통 한 전송 성능이 더 향상되도록 하는 전자 장치 및 인쇄 회로 기판이 제공될 수 있다."}
{"patent_id": "10-2022-0008398", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 1, "content": "도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네 트워크 환경에서 전자 장치는 제 1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장 치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또 는 서버 중 적어도 하나와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 서버를 통하여 전 자 장치와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈 , 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스, 연 결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈, 가입 자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서는, 전자 장치에는, 이 구 성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어 떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서 는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메 모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메 모리에 저장할 수 있다. 일실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또 는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처 리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서 를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능에 특 화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있 다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구 성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로 세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi- supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않 는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있 다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상 기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예 에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈은 하나 이상 의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈 은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리 는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워 크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수 의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입 자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같 은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이 루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈은 복수의 안테나들 (예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모 듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품 (예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있 는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요 청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 전 자 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적 으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전 자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경 우와 임시적으로 저장되는 경우를 구분하지 않는다. 일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨 터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같 은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 도 2a는, 다양한 실시예들에 따른 전자 장치(예: 도 1의 전자 장치)의 내부 구성의 일 예를 나타내는 도면이다. 도 2b는, 다양한 실시예들에 따른 전자 장치의 내부 구성의 다른 예를 나타내는 도면이다. 도 2a를 참조하면, 일 실시예에 따른 전자 장치는, 제1 하우징과 제2 하우징을 포함하는 폴더블 하우징, 플렉서블 디스플레이(미도시), 힌지 구조(미도시), 힌지 구조를 가리는 힌지 커버, 폴더블 하우징 내부에 배치되는 복수의 전기 소자(예: 부품, 회로 등), 폴더블 하우징 내부에 배치되어 복수 의 전기 소자를 전기적으로 연결하는 인쇄 회로 기판을 포함할 수 있다. 다양한 실시예들에 따르면, 제1 하우징과 제2 하우징은 힌지 구조를 통해 회전 가능하게 연결될 수 있으며, 전자 장치는 힌지 구조를 통해 제1 하우징과 제2 하우징이 폴딩 축(R 축)을 중심으로 회전함에 따라 접힘 상태(folded state)에서 펼침 상태(unfolded state)로 또는 펼침 상태에서 접힘 상태로 전 환되는 폴딩(folding) 구조를 가질 수 있다. 일 예시(미도시)에서, 전자 장치가 펼침 상태일 때, 제1 하우징과 제2 하우징은 폴딩 축(R 축) 을 중심으로 양측에 배치될 수 있다. 다른 예시(예: 도 2a 참조)에서, 전자 장치가 접힘 상태일 때, 제1 하우징과 제2 하우징은 서로 마주보도록 배치될 수 있다. 다양한 실시예들에 따르면, 제1 하우징과 제2 하우징의 내부 공간에는 전자 장치의 다양한 기능 을 구현하기 위한 전기 소자(예: 메인 회로부, 서브 회로부)가 배치될 수 있으며, 제1 하우징 내부에 배치된 전기 소자와 제2 하우징 내부에 배치된 전기 소자는 힌지 구조를 가로지르는 인쇄 회로 기 판을 통해 전기적으로 연결될 수 있다. 상기 메인 회로부, 및 서브 회로부 각각은 소정의 기능 을 제공하도록 구현된 칩셋(chip set)(또는 집적 회로(integrated circuit, IC)), 및/또는 인쇄 회로 기판을 포함할 수 있으나, 기재된 바에 제한되지 않고 다양한 종류의 전자 부품들로 구현될 수 있다. 일 예시에서, 제1 하우징 내부 공간에는 제1 메인 회로부이 배치되고, 제2 하우징 내부 공간에 는 제2 서브 회로부이 배치될 수 있다. 제1 메인 회로부과 제2 서브 회로부은 제1 하우징 의 일 영역에서 힌지 구조를 가로질러 제2 하우징의 일 영역까지 연장되어 형성된 인쇄 회로 기판을 통해 전기적으로 연결될 수 있다. 다양한 실시예들에 따르면, 인쇄 회로 기판은 복수의 층(layer)를 포함할 수 있으며, 전기 소자들을 전기 적으로 연결하는 커넥터(connector) 역할을 할 수 있다. 이 때, 인쇄 회로 기판의 복수의 층은 일 예시로, 신호 배선이 형성된 배선층, 그라운드가 형성된 접지층, 배선층과 접지층 사이를 채우는 절연층을 포함할 수 있 으며, 이에 대한 구체적인 설명은 후술하도록 한다. 제1 인쇄 메인 회로부는 신호 배선을 포함하는 인쇄 회로 기판을 통해 제2 서브 회로부로 신호를 송신하거나, 제2 서브 회로부으로부터 신호를 수신 할 수 있다. 이와 유사하게, 제2 서브 회로부는 신호 배선을 포함하는 인쇄 회로 기판을 통해 제1 메 인 회로부로 신호를 송신하거나, 제1 메인 회로부로부터 신호를 수신할 수 있다. 다만, 인쇄 회로 기판이 전기적으로 연결하는 전기 소자가 상술한 실시예로 한정되는 것은 아니며, 다양한 실시예에 따라 인쇄 회로 기판은 제1 메인 회로부과 안테나 모듈을 전기적으로 연결하거나, 제2 서브 회로부과 패치 안테나 모듈을 전기적으로 연결할 수도 있다. 다만, 이에 대한 구체적인 설명은 후술하도록 한다. 다양한 실시예들에 따른 인쇄 회로 기판은, 적어도 하나의 플렉서블 영역(flexible area)(300a, 300b, 300c)과 적어도 하나의 리지드 영역(rigid area)(300d, 300e)을 포함할 수 있다. 일 예시에서, 플렉서블 영역(예: 300a, 300c)는 전기 소자(예: 제1 메인 회로부, 제2 서브 회로부)과 인접한 영역에 배치될 수 있으며, 플렉서블 영역(예: 300a, 300b, 300c) 사이에는 플렉서블 영역보다 덜 유연한 리지드 영역(300d, 300 e)이 배치될 수 있다. 인쇄 회로 기판이 힌지 구조를 가로지르며 형성됨에 따라, 힌지 구조와 대응되는 인쇄 회로 기판의 일 영역에 플렉서블 영역(예: 300b)가 배치될 수 있다. 힌지 구조에 대응되는 영역에 배치된 플렉서블 영역 (300b)을 통해 인쇄 회로 기판은 전자 장치가 접힘 상태에서 펼침 상태로 전환되거나, 펼침 상태에서 접힘 상태로 전환될 때, 유연하게 구부러지거나, 휘어질 수 있다. 즉, 다양한 실시예들에 따른 인쇄 회로 기판은, 전기 소자(예: 제1 메인 회로부, 제2 서브 회로부 )와 인접한 영역 및/또는 힌지 구조와 대응되는 영역은 유연한 특성을 갖도록 하여 인쇄 회로 기판과 전기 소자 사이의 결합성을 높이거나, 전자 장치의 폴딩(folding) 과정에서 인쇄 회로 기판이 손상되 는 것을 방지할 수 있다. 인쇄 회로 기판의 그 밖의 나머지 영역은 견고한(rigid) 특성을 갖도록 형성하여, 인쇄 회로 기판의 전체적인 강성을 확보할 수도 있다. 다만, 인쇄 회로 기판이 상술한 실시예에 한정되는 것은 아니며, 다른 실시예에 따르면, 인쇄 회로 기판 은 플렉서블 영역(예: 300a, 300b, 300c)과 리지드 영역(예: 300d, 300e)의 구분 없이 플렉서블 영역으로 만 형성될 수도 있다. 일 예시에서, 인쇄 회로 기판의 전기 소자와 연결되기 위한 영역은 리지드 영역으로 형성되고, 그 밖의 나머지 영역은 플렉서블 영역으로 형성될 수 있다. 다만, 인쇄 회로 기판이 유연한 특 성 및/또는 견고한 특성을 갖기 위한 구성에 대한 설명은 이하에서 자세히 살펴보도록 한다. 도 2b를 참조하면, 다양한 실시예들에 따른 전자 장치(예: 도 1의 전자 장치)는, 하우징, 하우 징 내부에 위치하는 복수의 전기 소자(예: 부품, 회로 등), 및/또는 복수의 전기 소자를 전기적으로 연결 하는 인쇄 회로 기판을 포함할 수 있다. 일 실시예에 따른 하우징은, 전자 장치의 측면(210A)의 적어도 일부 또는 후면(미도시)을 형성할 수 있다. 일 예시로, 측면(210A)은 금속 및/또는 폴리머를 포함하는 측면 베젤 구조(또는 \"측면 부재\")에 의하여 형성될 수 있으며, 후면은 실질적으로 불투명한 후면 플레이트에 의해 형성되어 측면(210A)에 결합될 수 있다. 다만, 하우징의 구조가 상술한 실시예에 한정되는 것은 아니며, 실시예에 따라 하우징의 측면(210A) 과 후면은 일체로 형성될 수도 있다. 일 실시예에 따르면, 전자 장치는 하우징의 측면(210A)이 없는 형태로 구성될 수 있다. 예컨대, 하우징의 측면은 전면에 배치된 디스플레이의 일부가 측면으로 연장되어 구성될 수 있다. 일 실시예에 따르면, 전자 장치에 포함된 하우징의 측면이 전면에 배치된 디스플레 이의 일부로 형성될 경우, 하우징의 적어도 일부에는 디스플레이를 지지하기 위한 지지부재(미도시)가 배 치될 수 있다. 다양한 실시예들에 따르면, 하우징의 측면(210A)과 후면에 의해 형성된 내부 공간에는 다양한 종류의 전기 소자들이 실장될 수 있다. 일 예시로, 전자 장치의 내부 공간에는 패치 안테나(patch antenna) 모듈, 안테나 모듈 및/또는 메인 회로 기판이 실장될 수 있다. 다양한 실시예에 따라, 메인 회로 기판(20 8)과 안테나 모듈 및/또는 메인 회로 기판과 패치 안테나 모듈은 인쇄 회로 기판을 통해 전기적으로 연결될 수 있다. 다양한 실시예들에 따르면, 인쇄 회로 기판은 안테나 모듈과 전기적으로 연결되는 제1 영역을 포함할 수 있으며, 제1 영역의 일 영역에서 분기되어 패치 안테나 모듈과 전기적으로 연결되는 제2 영역을 포함할 수 있다. 다양한 실시예들에 따르면, 패치 안테나 (patch antenna) 모듈의 적어도 일부는 메인 회로 기판과 전 기적으로 연결되기 위하여 인쇄 회로 기판의 적어도 일부(예: 제2 영역의 일부 영역)와 전기적으로 연결되는 구조를 포함하고, 적어도 일부는 하우징의 적어도 일부와 전기적으로 연결될 수 있다. 일 실시예 에 따르면 패치 안테나 모듈은 마이크로스트립 패치 안테나(microstrip patch antenna) 일 수 있다. 일 실 시예에 따르면 패치 안테나의 형태는 직사각형, 정사각형, 원형 또는 원형 링 형상으로 형성될 수 있다. 일 실 시예에 따르면, 패치 안테나 모듈은 얇고, 낮은 손실 또는 낮은 유전율을 갖도록 형성된 유전체의 적어도 일부에 얇은 금속 형태의 패치판으로 이루어진 안테나를 포함할 수 있다. 다양한 실시예들에 따른 메인 회로 기판은 인쇄 회로 기판과 결합되는 접속부를 포함할 수 있으 며, 메인 회로 기판 상에는 프로세서(예: 도 1의 프로세서) 및/또는 메모리(예: 도 1의 메모리(13 0))가 배치될 수 있다.메인 회로 기판 상에는 무선 통신 모듈(예: 도 1의 무선 통신 모듈)이 배치될 수 있으며, 무선 통신 모듈은 메인 회로 기판과 전기적으로 연결될 수 있다. 무선 통신 모듈은 메인 회로 기판 상의 접속부 와 전기적으로 연결될 수 있다. 이 때, 접속부는 인쇄 회로 기판을 통해 안 테나 모듈, 및/또는 패치 안테나 모듈과 전기적으로 연결될 수 있다. 이에 따라, 무선 통신 모듈 은 안테나 모듈, 및/또는 패치 안테나 모듈과도 전기적으로 연결될 수 있다. 다양한 실시예들에 따르면, 무선 통신 모듈은 안테나 모듈 및/또는 패치 안테나 모듈로 전력 및 /또는 신호를 송신하거나, 안테나 모듈 및/또는 패치 안테나 모듈로부터 신호를 수신할 수 있다. 다 른 예시에 따르면, 무선 통신 모듈은 안테나 모듈 및/또는 패치 안테나 모듈을 통해 무선 신호 (예: 라디오 주파수(RF: radio frequency) 신호(이하, \"RF 신호\"로 지칭함))를 송신 또는 수신하도록 구성될 수 있다. 다양한 실시예들에 따른 안테나 모듈은, 추가 회로 기판 상에 형성되어, 급전부(207-1)와 접지부 (207-3) 및 도전성 부재(207-2)를 포함할 수 있다. 다양한 실시예들에 따르면, 급전부(207-1)는 추가 회로 기판의 일 영역에 형성될 수 있으며, 급전부(207- 1)는 도전성 부재(207-2)의 일 지점과 접촉되어 도전성 부재(207-2)와 전기적으로 연결될 수 있다. 다양한 실시예들에 따르면, 접지부(207-3)는 급전부(207-1)와 이격되어 추가 회로 기판의 일 영역에 형성 될 수 있으며, 접지부(207-3)는 도전성 부재(207-2)의 일 지점과 다른 지점과 접촉되어 도전성 부재(207-2)와 전기적으로 연결될 수 있다. 다양한 실시예들에 따르면, 도전성 부재(207-2)는 하우징의 측면(210A)의 적어도 일부를 형성할 수 있다. 도전성 부재(207-2)의 양 끝에는 비도전성 부재가 형성되어, 도전성 부재(207-2)는 측면(210A)의 나머지 일부와 전기적으로 분리된 상태를 유지할 수 있다. 급전부(207-1)와 전기적으로 연결된 도전성 부재(207-2)는 급전부 (207-1)에 의해 급전되어, 안테나 모듈의 안테나 방사체로 동작할 수 있다. 다양한 실시예에 따르면, 안테 나 모듈의 도전성 부재(207-2)는 생략될 수도 있으며, 이 경우, 도전성 부재(207-2)가 아닌 전자 장치 의 다른 구성 요소가 안테나 모듈의 안테나 방사체로서 동작될 수 있다. 다양한 실시예들에 따른 패치 안테나 모듈은, 연성 인쇄 회로 기판(미도시), 상기 연성 회로 기판 상에 배 치되는 안테나 어레이(antenna array) 및/또는 RFIC(radio frequency integrate circuit)를 포함할 수 있다. 일 예시에서, 안테나 어레이는, 여러 개의 안테나를 배열하고 각각의 안테나의 빔 패턴을 합침으로써, 빔 패턴 이 더욱 샤프(sharp)하게 합쳐지도록 할 수 있다. 패치 안테나 모듈은 일 예시로, 5G 네트워크 통신을 위 한 mmWave 안테나 모듈일 수 있다. 다양한 실시예에 따라, 상기 패치 안테나 모듈은 상기 구성 요소들 중 적어도 하나가 생략되거나, 상기 구성 요소들 중 적어도 두개가 일체로 형성될 수도 있다. 상기 안테나 어레이는, 패치 안테나 모듈의 내부 또는 표면에 형성될 수 있으며, 다양한 종류의 안테나 어 레이들(예: 패치 안테나 어레이, 다이폴 안테나 어레이)을 포함할 수 있다. 상기 RFIC(또는 \"IFIC(intermediate frequency integrate circuit)\")는 안테나 어레이를 통해 송신 및/또는 수 신되는 RF 신호를 처리하도록 구성될 수 있다. 일 예시로, RFIC는 송신 시에, 무선 통신 모듈로부터 획득 된 IF(intermediate frequency) 신호 또는 기저대역 신호를 지정된 대역의 5G 네트워크에 사용될 5G Above6 대 역(예: 약 6GHz ~ 약 60GHz)의 RF 신호로 변환할 수 있다. 다른 예시로, RFIC는 수신 시에, 상기 안테나 어레이 로부터 획득된 RF 신호를 IF 신호 또는 기저대역 신호로 변환하여 무선 통신 모듈에 제공할 수 있다. 다양한 실시예들에 따르면, 인쇄 회로 기판은 복수의 층(layer)으로 구성될 수 있으며, 전기 소자들을 전 기적으로 연결하는 커넥터 역할을 할 수 있다. 일 예시에 따르면, 복수의 층은 신호 배선이 형성된 배선층, 그 라운드가 형성된 접지층, 배선층과 접지층 사이를 채우는 절연층을 포함할 수 있으며, 이에 대한 구체적인 설명 은 후술하도록 한다. 다양한 실시예들에 따르면, 인쇄 회로 기판의 신호 배선을 통해 무선 통신 모듈과 안테나 모듈 및/또는 패치 안테나 모듈 사이에 신호(예 : RF 신호)가 송신 또는 수신될 수 있다. 다만, 인쇄 회로 기판 에 의해 연결되는 전기소자가 상술한 무선 통신 모듈, 안테나 모듈, 및/또는 패치 안테나 모듈 에 한정되는 것은 아니며, 전자 장치 내부의 다양한 종류의 부품들이 인쇄 회로 기판을 통해 전기적 으로 연결될 수 있다. 다양한 실시예들에 따르면, 인쇄 회로 기판은 하우징 내부의 협소한 공간 내에 실장된 전기적 요소 (예: 부품, 회로 등)들을 연결하기 위하여 적어도 하나의 플렉서블(flexible) 영역(예: 303, 304, 305)을 포함 할 수 있다. 이에 따라, 복수의 전기적 요소를 연결하는 과정에서, 인쇄 회로 기판의 일부 영역은 플렉서 블 영역을 통해 유연하게 구부러질 수 있다. 다양한 실시예들에 따르면, 인쇄 회로 기판 은 적어도 하나의 플렉서블 영역(flexible area)(303, 304, 305)과 리지드 영역(rigid area)을 포함할 수 있다. 일 예시로, 전기 소자 (예: 메인 회로 기판, 패 치 안테나 모듈, 및/또는 안테나 모듈)와 인접한 인쇄 회로 기판은 유연하게 휘거나, 구부러질 수 있는 플렉서블 영역(303, 304, 305) 및 플렉서블 영역들(303, 304, 305) 사이에 배치되는 플렉서블 영역 (303, 304, 305)보다 덜 유연한 리지드(rigid) 영역을 포함할 수 있다. 즉, 다양한 실시예들에 따른 인쇄 회로 기판은, 전기 소자와 인접한 영역은 유연한 특성을 갖도록 형성하 여 인쇄 회로 기판과 전기 소자 사이의 결합성을 높일 수 있으며, 나머지 영역은 견고한(rigid) 특성을 갖 도록 형성하여 인쇄 회로 기판의 강성을 확보할 수 있다. 다만, 인쇄 회로 기판이 유연한 특성 및/또 는 견고한 특성을 갖기 위한 구성에 대한 설명은 이하에서 자세히 살펴보도록 한다. 다양한 실시예들에 따르면 인쇄 회로 기판은, 플렉서블 영역(301,303)과 리지드(rigid)영역의 구분없이 플 렉서블 영역으로만 형성될 수 있다. 일 실시예에 따르면 인쇄 회로 기판은 회로 기판(예: 메인 회로 기판 또는 추가 회로 기판)또는 전기 소자(예: 패치 안테나 모듈)에 연결하기 위한 영역은 리지드 영역으로 형성되고, 나머지 영역은 플렉서블 영역으로 구성될 수 있다. 이하에서는 다양한 실시예들에 따른 인쇄회로기판의 예에 대해서 설명한다. 도 3a는 다양한 실시예들에 따른 인쇄회로기판의 일부의 예를 나타내는 도면이다. 도 3b는 다양한 실시예 들에 따른 인쇄회로기판에 형성되는 홀의 형상의 일 예를 설명하기 위한 도면이다. 도 3c는 다양한 실시예 들에 따른 인쇄회로기판에 형성되는 홀의 형상의 일 예를 설명하기 위한 도면이다. 도 3d는 다양한 실시예 들에 따른 인쇄회로기판의 일부에 형성되는 복수의 홀들 간의 거리들의 예를 나타내는 도면이다. 도 3e는 다양한 실시예들에 따른 인쇄회로기판에 형성되는 복수의 홀들의 예를 설명하기 위한 도면이다. 도 3f는 다양한 실시예들에 따른 인쇄회로기판의 영역 별로 형성되는 복수의 홀들의 형상의 예를 설명하기 위한 도 면이다. 다양한 실시예들에 따르면, 인쇄회로기판은 복수의 층들을 포함할 수 있다. 상기 복수의 층들은, 복수의 접지층들(예: 제 1 접지층, 제 2 접지층, 및 제 3 접지층들), 적어도 하나의 절연층, 및 복수의 신호 배선층들을 포함할 수 있다. 일 예로 도 3a 및 도 3d에 도시된 바와 같이, 인쇄회로기판은 인쇄회로기판 의 상면(310a)을 형성(form)하는 제 1 접지층, 인쇄회로기판의 하면(310b)을 형성하는 제 2 접 지층, 상기 제 1 접지층과 상기 제 2 접지층 사이에 배치되며 상기 제 1 접지층에 접촉되 도록 배치되는 제 1 절연층과 상기 제 2 접지층에 접촉되도록 배치되는 제 2 절연층, 및 상기 제 1 절연층과 상기 제 2 절연층 사이에 배치되는 제 1 신호 배선(또는, 라인)층(340a), 제 2 신호 배선층(340b), 제 3 접지층들(313a, 313b, 313c)을 포함할 수 있다. 상기 제 1 절연층과 상기 제 2 절연 층 사이에 배치되는 층들(예: 제 1 신호 배선층(340a), 제 2 신호 배선층(340b), 및 제 3 접지층들) 사이에는 절연층(325a, 325b, 325c, 325d)이 배치(또는 구현)될 수 있다. 이하에서는 도 3a 내지 도 3d를 참조 하여, 인쇄회로기판에 포함되는 복수의 층들의 예에 대해서 설명한다. 이하에서는 다양한 실시예들에 따른 복수의 접지층들(311, 313, 315) 및 복수의 절연층들(321, 323)의 예에 대 해서 설명한다. 다양한 실시예들에 따르면, 복수의 접지층들(311, 313, 315)은 전기 전도 가능한 소재(예: 도전체)로 구현되며, 그라운드 전위를 제공할 수 있다. 예를 들어, 복수의 접지층들은 전기가 통하는 소재(예: 전도체)(또는 재질)로 구현될 수 있다. 일 예로 상기 전도체는 구리를 포함할 수 있으나, 기재된 예에 제한되지 않고 전기가 통하는 다양한 소재를 포함할 수 있다. 다양한 실시예들에 따르면, 복수의 절연층들(321, 323)(또는, 유전체층들)은 복수의 접지층들(311, 313, 315) 각각을 전기적으로 분리할 수 있다. 예를 들어, 복수의 절연층들(321, 323)은 절연 소재로 구현될 수 있다. 상 기 절연 소재는 유전상수(εr)가 절연을 위한 지정된 범위 내에 있는 소재로서, 테프론, 에폭시, FR-4, 고저항 실리콘, 유리, 알루미나, 및 LTCC를 포함할 수 있다. 제 1 절연층은 인쇄회로기판의 상면(310a)을 형 성하는 제 1 접지층과 인쇄회로기판의 내부에 배치되는 제 3 접지층들을 서로 전기적으로 분리할 수 있다. 제 2 절연층은 인쇄회로기판의 하면(310b)을 형성하는 제 2 접지층과 인쇄회로기판 의 내부에 배치되는 제 3 접지층들을 서로 전기적으로 분리할 수 있다. 다양한 실시예들에 따르면, 도 3a를 참조하면 인쇄회로기판은 복수의 접지층들(예: 제 1 접지층, 제 2 접지층, 및 제 3 접지층들)을 관통하는 복수의 비아(via) 홀들을 포함할 수 있다. 인쇄회로기 판에 수직한 방향으로 관측 시 상기 비아홀들은 일 방향(예: Y축 방향)으로 지정된 간격으로 형성될 수 있다. 상기 비아홀들의 내측면에는 도전체(또는, 도전성 물질)(예: 금속층)가 배치되며 상기 도전체를 통해 복수의 접지층들(311, 313, 315)이 서로 전기적으로 연결될 수 있다. 이에 따라, 복수의 접지층들(예: 제 1 접지층, 제 2 접지층, 및 제 3 접지층들)은 비아홀를 통해 동일 또는 유사한 전위를 갖 게 되며, 결과적으로 그라운드(또는 기준) 전위가 안정적으로 형성되며, 인쇄회로기판에 의해 전기적으로 연결되는 전기 부품들로 안정적인 그라운드 전위가 제공될 수 있다. 이하에서는 다양한 실시예들에 따른 복수의 신호 배선층들(340a, 340b)의 예에 대해서 설명한다. 다양한 실시예들에 따르면, 복수의 신호 배선층들(예: 제 1 신호 배선층(340a), 및 제 2 신호 배선층(340b))은 도전체로 구현되는 신호 배선을 형성될 수 있다. 신호 배선은 도시된 형태에 한정되지 않으며, 다양한 실시예에 따르면, 신호 배선은 전송되는 신호의 주파수 특성에 따라 두께, 너비 또는 모양 등이 다양하게 조절되어 설계 될 수 있다. 상기 신호 배선층들의 신호 배선을 통해 전기 부품들(예: 통신 회로와 프로세서)을 서로 전기적으 로 연결되며, 전기 부품들 간에 신호 또는 전력이 송신 및/또는 수신될 수 있다. 한편 도 3e를 참조하면, 복수 의 신호 배선층들(예: 제 1 신호 배선층(340a), 및 제 2 신호 배선층(340b))은 도시된 바에 제한되지 않고 더 많은 수의 배선층들(340a, 340b, 340c, 340d)로 형성될 수 있다. 다양한 실시예들에 따르면, 복수의 신호 배선층들(예: 제 1 신호 배선층(340a), 및 제 2 신호 배선층(340b))은 서로 이격되어 배치될 수 있다. 예를 들어, 도 3a를 참조하면 인쇄 회로 기판의 중심축(또는 중심부에 배 치되는 비아홀 또는 접지층(313b))으로부터 +X축 방향으로 특정 거리만큼 이격된 위치에 제 1 신호 배선 (340a)이 배치되고, 중심축(또는 중심부에 배치되는 비아홀 또는 접지층)으로부터 -X축 방향으로 동일한 특정 거리만큼 이격된 위치에 제 2 신호 배선(340b)이 배치될 수 있다. 이격된 상기 제 1 신호 배선(340a)과 상기 제 2 신호 배선(340b) 사이의 거리(b)는 인쇄회로기판의 너비(B)(예: X축 방향으로의 길이)의 절반(또는 1/ 2)보다 작도록 형성될 수 있다. 이하에서는 다양한 실시예들에 따른 인쇄회로기판의 복수의 접지층들(예: 제 1 접지층 및 제 2 접지 층)에 형성되는 홀들(또는 개구들)의 예에 대해서 설명한다. 다양한 실시예들에 따르면, 인쇄회로기판의 상면(310a)과 하면(310b)을 형성하는 접지층들(예: 제 1 접지 층 및 제 2 접지층)에는 복수의 홀들이 형성될 수 있다. 상기 각각의 접지층들(예: 제 1 접지층 및 제 2 접지층)이 복수의 홀들을 가지도록 패터닝(patterning)에 기반하여 형성될 수 있다. 예를 들어, 제 1 접지층과 제 2 접지층 각각은 신호 배선층들(예: 제 1 신호 배선층(340a) 및 제 2 신호 배선층 (340b))에 대응하는 영역들(예: 제 1 영역(311a) 및 제 2 영역(311b))을 포함하고, 제 1 영역(311a)과 제 2 영 역(311b) 각각에 복수의 홀들(예: 복수의 제 1 홀들(350a, 350c) 및 복수의 제 2 홀들(350b, 350d))이 형성될 수 있다. 접지층들(예: 제 1 접지층 및 제 2 접지층) 상에서 상기 제 1 영역(311a)과 상기 제 2 영역 (311b) 각각은 신호 배선층(예: 제 1 신호 배선층(340a) 또는 제 2 신호 배선층(340b))을 따라서 일 방향(예: Y 축 방향)으로 연장될 수 있다. 이에 따라, 제 1 영역(311a)에 형성되는 복수의 제 1 홀들(350a, 350c)과 제 2 영역(311b)에 형성되는 복수의 제 2 홀들(350b, 350d) 또한 일 방향(예: Y축 방향)으로 소정의 간격을 두고 형 성될 수 있다. 후술하겠으나, 복수의 홀들은 일 방향(예: Y축 방향)으로 일정한 간격으로 형성되거나, 또 는 불규칙한 간격으로 형성될 수도 있다. 도시된 바와 같이 복수의 홀들의 형상은 원형일 수 있으나, 도 3b 및 도 3c에 도시된 바와 같이 다양한 형상(예: 삼각형 형상(도 3b), 사각형 형상(도 3c), 마름모 형상, 타원 형상, 육각형 형상)으로 형성될 수 있다. 후술하겠으나 상기 인쇄 회로 기판의 영역 별로 서로 다른 홀 의 형상이 결정될 수 있다. 한편, 제 1 접지층과 제 2 접지층 각각에 형성되는 복수의 홀들 의 폭과 형상은 서로 동일할 수 있으나, 도시 및/또는 기재된 바에 제한되지 않고 서로 다른 폭과 형상으 로 형성될 수도 있다. 한편 전술한 바와 같이 2개 보다 더 많은 신호 배선층(340a, 340b, 340c, 340d)이 형성되 는 경우, 도 3e에 도시된 바와 같이 각각의 신호 배선층들(340a, 340b, 340c, 340d) 상의 영역(311a, 311b, 311c, 311d) 상에 복수의 홀들이 형성될 수 있다. 다양한 실시예들에 따르면, 복수의 홀들(예: 복수의 제 1 홀들(350a, 350c) 및 복수의 제 2 홀들(350b, 350d)) 은 신호 배선층(340a, 340b) 상에 형성될 수 있다. 예를 들어, 복수의 홀들의 중심점은 상기 신호 배선층(340a, 340b) 상에 위치될 수 있다. 상기 복수의 홀들의 폭(A)은 상기 신호 배선층(340a, 340b)의 폭(a) 에 비례하게 형성될 수 있다. 이때, 상기 복수의 홀들의 폭(A)은 상기 신호 배선층(340a, 340b)의 폭(a) 보다 크게 형성될 수 있다. 예를 들어, 복수의 홀들의 폭(A)은 상기 신호 배선층(340a, 340b)의 폭(A)의 특정 비율(또는 특정 배율)로 형성될 수 있다. 상기 복수의 홀들의 폭(a)이 클수록 전자 장치 내부의 다른 금속에 의해 신호 배선층(340a, 340b)이 영향을 받게되므로, 복수의 홀들의 폭(A)은 복수의 홀들 의 폭(a)에 대한 특정 비율(또는 특정 배율)로 형성될 수 있다. 일 예로, 상기 특정 비율은 2 이상 3 이하 일 수 있다. 또, 복수의 홀들의 폭(A)에 기반하여 상기 신호 배선층(340a, 340b) 상의 인쇄 회로 기판 의 잔동량(예: 잔존 금속량)이 결정될 수 있다. 예를 들어, 홀의 폭에 반비례하게 잔동량이 결정될 수 있다. 일 예로, 복수의 홀들의 폭(A)의 복수의 홀들의 폭(a)에 대한 특정 비율(또는 특정 배율) 비율이 2 이상 3 이하인 경우, 상기 신호 배선층(340a, 340b) 상의 인쇄 회로 기판의 잔동량은 약 40%로 결정될 수 있다. 이에 따라, 폭이 더 넓은 복수의 홀들을 통해 절연층(321, 323)이 노출되며, 절연층(321, 323) 아래 또는 상부에 배치된 신호 배선층(340a, 340b)이 시인될 수 있다. 예를 들어, 제 1 접지층의 복수의 제 1 홀들 (350a, 350c)을 통해 제 1 절연층과 제 1 신호 배선층(340a)의 상면(310a)이 시인되고, 제 2 접지층(31 5)의 복수의 제 1 홀들(350a, 350c)을 통해 제 2 절연층과 제 1 신호 배선층(340a)의 하면(310b)이 시인 될 수 있다. 또 예를 들어, 제 1 접지층의 복수의 제 2 홀들(350b, 350d)을 통해 제 1 절연층과 제 2 신호 배선층(340b)의 상면(310a)이 시인되고, 제 2 접지층의 복수의 제 2 홀들(350b, 350d)을 통해 제 2 절연층과 제 2 신호 배선층(340b)의 하면(310b)이 시인될 수 있다. 상기 복수의 홀들이 신호 배선 층(340a, 340b)을 따라 형성됨에 따라서, 신호 배선층(340a, 340b)에 의한 신호 전달 성능과 인쇄회로기판(30 0)의 벤딩 성능이 향상될 수 있다. [수학식 1]"}
{"patent_id": "10-2022-0008398", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "위의 [수학식 1]에서, Z는 신호 배선층(340a, 340b)의 임피던스를 나타내고, R은 신호 배선층(340a, 340b) 자체 의 저항 값을 나타내고, L은 신호 배선층(340a, 340b)의 인덕턴스(inductance) 값을 나타내고, G는 신호 배선층 (340a, 340b)과 접지층(311, 315) 사이에 배치되는 절연층(321, 323)의 저항 값을 나타내고, C는 신호 배선층 (340a, 340b)과 접지층(311, 315) 및/또는 절연층(321, 323) 사이에 형성되는 커패시턴스(C:capacitance) 값을 나타낸다. 신호 전달 성능의 향상을 위해서(예: 전달되는 신호의 손실의 저감을 위해서) 신호 배선층(340a, 340b)의 폭이 넓게 형성될 수 있다. 이때 [수학식 1]을 참조하면, 신호 배선층(340a, 340b)의 폭이 넓어짐에 따라 R 및/또는 L이 감소되나, 신호 배선층(340a, 340b) 상에 형성되는 복수의 홀들에 의해 신호 배선층(340a, 340b)과 접 지층(311, 315)의 중첩되는 면적이 감소됨에 따라서 C 또한 감소되어, 임피던스(Z)가 유지될 수 있다. 임피던스 (Z)가 유지된 상태에서, 신호 배선층(340a, 340b)의 폭이 넓게 형성됨에 따라 신호 배선층(340a, 340b)의 신호 전달 성능이 향상될 수 있다. 또한, 복수의 홀들이 형성됨에 따라서 인쇄회로기판 자체의 강성이 감소되어, 인쇄회로기판의 벤딩 성능이 향상될 수 있다. 한편, 상기 벤딩 성능은 복수의 홀들 사이의 간격에 따라서 조절될 수 있는 데, 이에 대해서는 후술한다. 결과적으로 복수의 홀들의 형성에 따라서, 신호 배선층(340a, 340b)에 의한 신호 전달 성능이 향상됨과 동 시에 인쇄회로기판의 벤딩 성능이 향상될 수 있다. 다양한 실시예들에 따르면, 복수의 신호 배선층들(340a, 340b)을 따라서 형성되는 복수의 홀들 각각은 서 로 엇갈리게 배치될 수 있다. 예를 들어, 제 1 영역(311a)에 형성되는 복수의 제 1 홀들(350a, 350c)과 제 2 영 역(311b)에 형성되는 복수의 제 2 홀들(350b, 350d)은 서로 엇갈리게 형성될 수 있다. 도 3a를 참조하면, 복수 의 홀들(350a, 350b, 350c, 350d)이 연장되는 방향(예: Y축 방향)에 수직한 방향(예: X축 방향)으로 관측 시 복 수의 홀들(350a, 350b, 350c, 350d)은 서로 중첩되지 않을 수 있다. 예를 들어 도 3d를 참조하면 수직한 방향 (예: X축 방향)으로 관측 시, 제 2 영역(311b)에 배치되는 복수의 제 2 홀들(350b) 중 제 4 홀과 제 4 홀 다음에 위치(또는 형성)되는 제 5 홀 사이에, 제 1 영역(311a)에 배치되는 복수의 제 1 홀들(350a) 중 제 3 홀이 위치(또는 형성)될 수 있다. 즉, Y축 방향의 홀들(341, 343, 345)의 위치가 서로 중첩되지않을 수 있다. 예를 들어, 제 1 영역(311a)에 배치되는 제 3 홀의 일 방향(예: Y 방향)으로의 폭 보다, 제 2 영역(311b)에 배치되는 제 4 홀과 제 5 홀 사이의 일 방향(예: Y 방향)으로의 거리(d3)가 더 크도 록 복수의 홀들이 형성될 수 있다. 다양한 실시예들에 따르면, 제 1 영역(311a)에 형성되는 복수의 제 1 홀들(350a, 350c)과 제 2 영역(311b)에 형 성되는 복수의 제 2 홀들(350b, 350d)은 특정 거리 조건을 만족하는 위치에 형성될 수 있다. 예를 들어, 상기 제 1 영역(311a)에 배치되는 특정 홀과 제 2 영역(311b)의 상기 특정 홀에 인접한 부분에 배치되는 홀들 사이의 거리(d1, d2)가 동일하도록, 복수의 제 1 홀들(350a, 350c)과 복수의 제 2 홀들(350b, 350d)이 형성될 수 있다. 일 예로 도 3d를 참조하면, 제 1 영역(311a)에 배치되는 제 3 홀과 제 2 영역(311b)에 배치되는 제 4 홀 사이의 거리(d1)(예: 중심점 사이의 거리) 및 제 3 홀과 제 2 영역(311b)에 배치되는 제 5 홀 사이의 거리(d2)는 서로 대응할 수 있다. 이에 따라 인쇄회로기판에 수직한 방향으로 관측 시, 홀들 (예: 제 3 홀, 제 4 홀, 및 제 5 홀) 사이를 연결하는 선들에 의해 양변의 각이 같은 이등변 삼 각형이 형성될 수 있다. 또 예를 들어, 복수의 홀들 사이의 신호 배선층에(340a, 340b) 대응하는 방향(예: Y축 방향)의 거리(d3)는 인쇄회로기판의 가요성에 따라 결정될 수 있다. 예를 들어, 인쇄회로기판이 요구하는 가요성에 거리는 반비례할 수 있다. 인쇄회로기판이 전기 부품들 사이의 전기적인 연결을 위해 전자 장치의 내부에 배치되는 경우, 배치된 인쇄회로기판의 일부 영역(예: 도 2a 내지 도 2b에서 전 술한 플렉서블 영역(300a, 300b, 300c, 303, 304, 305))은 굴곡된 상태로 배치되고 다른 일부 영역(예: 도 2a 내지 도 2b에서 전술한 리지드 영역(300d, 300e, 306))은 평평한 상태로 배치될 수 있다. 인쇄회로기판의 일부 영역(예: 도 2a 내지 도 2b에서 전술한 플렉서블 영역(300a, 300b, 300c, 303, 304, 305))은 다른 일부 영역(예: 도 2a 내지 도 2b에서 전술한 리지드 영역(300d, 300e, 306))과 비교하여 더 플렉서블하게 구현되고, 다른 일부 영역(예: 도 2a 내지 도 2b에서 전술한 리지드 영역(300d, 300e, 306))은 리지드하게 구현될 필요가 있다. 예를 들어, 도 3d의 391과 392를 참조하면, 상대적으로 리지드하게 구현될 필요가 있는 인쇄회로기판 의 일부 영역(예: 도 2a 내지 도 2b에서 전술한 리지드 영역(300d, 300e, 306))에 포함되는 접지층들 (311, 315)에 형성되는 복수의 홀들 사이의 거리(d3) 보다, 상기 플렉서블하게 구현될 필요가 인쇄회로기 판의 일부 영역(예: 도 2a 내지 도 2b에서 전술한 플렉서블 영역(300a, 300b, 300c, 303, 304, 305))에 포함되는 접지층들(311, 315)에 형성되는 복수의 홀들 사이의 거리(d3')는 상대적으로 작게 형성될 수 있 다. 또 다양한 실시예들에 따르면 도 3f에 도시된 바와 같이, 인쇄 회로 기판의 영역 별 가요성에 따라서 형성 되는 홀(350a, 350b)의 형상(예: 삼각형, 또는 사각형)이 결정될 수 있다. 예를 들어 가요성이 낮은 인쇄 회로 기판의 리지드한 부분에는 편차를 감소시키기 위해 사각형 형상의 홀(350a)이 형성될 수 있다. 인쇄 회로 기판의 리지드한 부분과의 경계 부분(또는 가요성이 높은 부분)에는 크랙(crack) 현상을 저감하기 위해 삼 각형 형상의 홀(350b)이 형성될 수 있다. 한편 상기 복수의 홀들이 엇갈리게 형성됨에 따라서 두 신호 배선층들(340a, 340b) 간의 RF 분리 (isolation) 특성이 향상됨으로써 신호 배선층의 신호 전달 성능이 향상될 수 있다. 예를 들어 제 1 신호 배선 층(340a)을 통해 신호가 전달됨에 따라서 제 1 신호 배선층(340a)에 자기장이 형성되는 경우, 상기 제 1 신호 배선층(340a)에 형성되는 형성된 자기장은 복수의 제 1 홀들(350a, 350c)을 통해 방출되어, 제 1 접지층의 복수의 제 2 홀들(350b, 350d)을 통해 제 2 신호 배선층(340b)으로 전달될 수 있다. 상기 제 2 신호 배선층 (340b)으로 전달된 자기장에 의해 제 2 신호 배선층(340b)의 신호 전달 성능이 저하될 수 있다. 그러나 복수의 제 2 홀들(350b, 350d)과 복수의 제 1 홀들(350a, 350c)이 엇갈리게 배치됨에 따라서 상대적으로 더 거리가 멀 어지기 때문에, 거리에 반비례하여 제 2 신호 배선층(340b)에 영향을 주는 자기장의 세기가 약해지게 될 수 있 다. 영향을 주는 자기장의 세기가 저감됨에 따라서, 신호 배선층들(340a, 340b)를 통한 신호 전달 성능의 열화 가 방지되며, 신호 전달 성능이 향상될 수 있다. 구체적인 수치에 대해서는 도 6을 참조하여 후술한다. 한편 다양한 실시예들에 따르면 인쇄회로기판은 도시 및/또는 기재된 바에 제한되지 않고 더 많은 층들을 더 포함할 수 있다. 예를 들어, 인쇄회로기판은 커버층들(미도시)을 포함할 수 있다. 예를 들어, 인쇄회로 기판은 제 1 접지층 상에 배치되는 제 1 커버층, 및 상기 제 2 접지층 아래에 배치되는 제 2 커 버층을 더 포함할 수 있다. 예를 들어, 상기 커버층들은 투명한 소재로 구현되며, 인쇄회로기판의 복수의 층들(예: 접지층들, 절연층들, 신호 배선층들)을 보호하기 위해 구현될 수 있다. 상기 커버층들은 투명한 소재 로 구현 가능하므로, 커버층을 통해 인쇄회로기판의 복수의 층들이 시인될 수 있다. 일 예로 전술한 바와 같이, 커버층과 복수의 홀들을 통해 절연층과 신호 배선층이 시인될 수 있다. 이하에서는 도 4 및 도 5를 참조하여, 다양한 실시예들에 따른 인쇄회로기판의 접지층들에 형성되는 복수 의 홀들의 위치 관계의 예들에 대해서 설명한다. 도 4는 다양한 실시예들에 따른 상면(310a)과 하면(310b)의 복수의 홀들의 위치가 서로 대응하는 인쇄회로기판 의 예를 나타내는 도면이다. 도 5는 다양한 실시예들에 따른 상면(310a)과 하면(310b)의 복수의 홀들의 위 치가 서로 다른 인쇄회로기판의 예를 나타내는 도면이다. 도 4를 참조하면, 제 1 접지층에 형성되는 복수의 홀들(350a, 350b)과 제 2 접지층에 형성되는 복수 의 홀들(350c, 350d)의 위치가 서로 대응하는 인쇄회로기판이 구현될 수 있다. 예를 들어 인쇄회로기판 의 상측면을 나타내는 도 4의 401과 인쇄회로기판의 하측면을 나타내는 도 4의 402를 참조하면, 제 1 접지층의 제 1 영역(311a)에 형성되는 복수의 제 1 홀들(350a, 350c)의 위치와 제 2 접지층의 제 1 영역(311a)에 형성되는 복수의 제 1 홀들(350a, 350c)의 위치가 서로 대응하고, 제 1 접지층의 제 2 영역 (311b)에 형성되는 복수의 제 2 홀들(350b, 350d)의 위치와 제 2 접지층의 제 2 영역(311b)에 형성되는 복수의 제 2 홀들(350b, 350d)의 위치가 서로 대응할 수 있다. 예를 들어, 도 4의 403를 참조하면, 제 1 접지층 의 제 1 홀의 중심과 제 2 접지층의 제 2 홀의 중심은 서로 대응하게 형성될 수 있다. 도 5를 참조하면, 제 1 접지층에 형성되는 복수의 홀들(350a, 350b)과 제 2 접지층에 형성되는 복수 의 홀들(350c, 350d)의 위치가 서로 다른 인쇄회로기판이 구현될 수 있다. 예를 들어 인쇄회로기판의 상측면을 나타내는 도 5의 501과 인쇄회로기판의 하측면을 나타내는 도 5의 502를 참조하면, 제 1 접지층 의 제 1 영역(311a)에 형성되는 복수의 제 1 홀들(350a, 350c)의 XY 평면 상의 위치와 제 2 접지층 의 제 1 영역(311a)에 형성되는 복수의 제 1 홀들(350a, 350c)의 XY 평면 상의 위치가 서로 중첩되지 않고, 제 1 접지층의 제 2 영역(311b)에 형성되는 복수의 제 2 홀들(350b, 350d)의 XY 평면 상에서 위치와 제 2 접 지층의 제 2 영역(311b)에 형성되는 복수의 제 2 홀들(350b, 350d)의 XY 평면 상에서 위치가 서로 중첩되 지 않을 수 있다. 예를 들어, 도 5의 503을 참조하면, 제 1 접지층의 제 1 홀의 중심에 대응하는 제 2 접지층의 홀과 제 2 접지층의 제 2 홀의 중심에 대응하는 제 1 접지층의 홀이 각각 존재 하니 않을 수 있다. 이에 따라, 도 6을 참조하여 후술하겠으나, 두 신호 배선층들(340a, 340b) 간의 RF 분리 (isolation) 특성이 향상됨으로써 신호 배선층(340a, 340b)의 신호 전달 성능이 향상될 수 있다. 도 6은 다양한 실시예들에 따른 인쇄회로기판 별로 측정한 S-파라미터의 값들을 나타내는 그래프의 예이다. 도 6을 참조하면, 복수의 홀들이 형성된 복수의 접지층들(예: 제 1 접지층 및 제 2 접지층)을 포함하 는 인쇄회로기판의 경우, 복수의 접지층들(예: 제 1 접지층 및 제 2 접지층)에 형성되는 홀들이 엇갈리게 형성되어 홀들 간의 거리가 멀어질수록 신호 전달 성능이 형성될 수 있다. 예를 들어 도 6의 610은 비 교예로서, 신호 배선층들(340a, 340b)을 따라서 일 접지층(예: 제 1 접지층 또는 제 2 접지층)에 형 성되는 복수의 홀들이 엇갈리게 형성되지 않고(또는 홀들의 위치가 서로 대응하게 형성), 상면(310a)과 하 면(310b)을 형성하는 접지층들(예: 제 1 접지층 및 제 2 접지층)에 형성되는 복수의 홀들이 서 로 엇갈리게 형성되는(또는 홀들의 위치가 서로 대응하게 형성되는) 인쇄회로기판의 신호 배선층(340a, 340b)의 S 파라미터의 값을 나타낸다. 도 6의 620은 신호 배선층들(340a, 340b)을 따라서 일 접지층(예: 제 1 접지층 또는 제 2 접지층)에 형성되는 복수의 홀들이 엇갈리게 형성(또는 홀들의 위치가 서로 다르게 형성)되고, 상면(310a)과 하면(310b)을 형성하는 접지층들(예: 제 1 접지층 및 제 2 접지층) 에 형성되는 복수의 홀들이 서로 대응하게 형성또는 홀들의 위치가 서로 대응하게 형성)되는 인쇄회로기판 (예: Type#1)의 신호 배선층(340a, 340b)의 S 파라미터의 값을 나타낸다. 도 6의 630은 신호 배선층들 (340a, 340b)을 따라서 일 접지층(예: 제 1 접지층 또는 제 2 접지층)에 형성되는 복수의 홀들(35 0)이 엇갈리게 형성(또는 홀들의 위치가 서로 다르게 형성)되고, 상면(310a)과 하면(310b)을 형성하는 접지층들 (예: 제 1 접지층 및 제 2 접지층)에 형성되는 복수의 홀들이 서로 엇갈리게 형성(또는 홀들의 위치가 서로 다르게 형성)되는 인쇄회로기판(예: Type#2) 신호 배선층(340a, 340b)의 S 파라미터의 값을 나타낸다. S 파라미터의 값이 높을수록 전달 성능이 높은 것으로 해석될 수 있다. 이에 따라 도 6을 참조하면, 일 접지층에서 신호 배선층(340a, 340b)을 따라 형성되는 복수의 홀들이 엇갈리게 형성되는 경우, 신호 전 달 성능이 향상될 수 있다. 또한, 일 접지층에서 신호 배선층(340a, 340b)을 따라 형성되는 복수의 홀들이 엇갈리게 형성될 뿐만 아니라, 상면(310a)과 하면(310b)을 형성하는 접지층들(예: 제 1 접지층 및 제 2 접지층)에 형성되는 복수의 홀들이 서로 엇갈리게 형성되는 경우, 신호 전달 성능이 더욱 향상될 수 있 다. 다양한 실시예들에 따르면, 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판)에 있어서, 제 1 접지층(예: 도 3a의 제 1 접지층), 제 2 접지층(예: 도 3a의 제 2 접지층), 상기 제 1 접지층(예: 도 3a의 제 1 접지층)과 상기 제 2 접지층(예: 도 3a의 제 2 접지층) 사이에 배치되는 적어도 하나의 유전체층(예: 도 3a의 절연층들(311, 313, 315)), 및 상기 제 1 접지층(예: 도 3a의 제 1 접지층)과 상기 제 2 접지층 (예: 도 3a의 제 2 접지층) 사이에 배치되는 제 1 방향으로 연장되는 제 1 신호라인(예: 도 3a 및 도 3d의 제 1 신호배선층(340a)) 및 제 2 신호 라인을 포함하는 배선층을 포함하고, 상기 제 1 접지층(예: 도 3a의 제 1 접지층)과 상기 제 2 접지층(예: 도 3a의 제 2 접지층) 각각은, 상기 제 1 방향으로 연장되는 상기 제 1 신호라인(예: 도 3a 및 도 3d의 제 1 신호배선층(340a))에 대응하는 제 1 영역(예: 도 3a 및 도 3d의 제 1 영역(311a))과 상기 제 2 신호라인(예: 도 3a 및 도 3d의 제 2 신호배선층(340b))에 대응하는 제 2 영역(예: 도 3a 및 도 3d의 제 1 영역(311b))을 포함하고, 상기 제 1 영역(예: 도 3a 및 도 3d의 제 1 영역(311a))과 상기 제 2 영역(예: 도 3a 및 도 3d의 제 1 영역(311b))은 서로 다르고, 상기 제 1 영역(예: 도 3a 및 도 3d의 제 1 영역(311a))은 상기 제 1 방향으로 형성되는 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a, 350c))을 포함하고, 상기 제 2 영역(예: 도 3a 및 도 3d의 제 1 영역(311b))은 상기 제 1 방향으로 형성되는 복 수의 제 2 홀들(예: 도 3a 및 도 3d의 복수의 제 2 홀들(350b, 350d))을 포함하고, 상기 제 1 방향에 수직한 제 2 방향으로 관측 시, 상기 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a, 350c))과 상기 복수 의 제 2 홀들(예: 도 3a 및 도 3d의 복수의 제 2 홀들(350b, 350d))은 서로 겹치지 않도록 형성되는, 인쇄회로 기판(예: 도 2a 및 도 2b의 인쇄회로기판)이 제공될 수 있다. 다양한 실시예들에 따르면, 상기 제 1 접지층(예: 도 3a의 제 1 접지층)에 접촉되도록 배치되는 제 1 커버 층, 및 상기 제 2 접지층(예: 도 3a의 제 2 접지층)에 접촉되도록 제 2 커버층을 더 포함하고, 상기 제 1 커버층과 상기 제 2 커버층 각각은 투명한 소재로 구현되는, 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판 )이 제공될 수 있다. 다양한 실시예들에 따르면, 상기 제 1 커버층에 수직한 방향으로 관측 시, 상기 제 1 커버층, 상기 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a)), 및 상기 복수의 제 2 홀들(예: 도 3a 및 도 3d의 복수의 제 2 홀들(350b))을 통해 상기 제 1 신호라인(예: 도 3a 및 도 3d의 제 1 신호배선층(340a))의 적어도 일부와 상기 제2 신호라인의 적어도 일부가 시인되고, 상기 제 2 커버층에 수직한 방향으로 관측 시, 상기 제 2 커버층, 상기 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350c)), 및 상기 복수의 제 2 홀들(예: 도 3a 및 도 3d의 복수의 제 2 홀들(350d))을 통해 상기 제 1 신호라인(예: 도 3a 및 도 3d의 제 1 신호배선층 (340a))의 적어도 일부와 상기 제2 신호라인의 적어도 일부가 시인되는, 인쇄회로기판(예: 도 2a 및 도 2b의 인 쇄회로기판)이 제공될 수 있다. 다양한 실시예들에 따르면, 상기 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a, 350c))의 중 심점은 상기 제 1 신호라인(예: 도 3a 및 도 3d의 제 1 신호배선층(340a)) 상에 배치되고, 상기 복수의 제 2 홀 들(예: 도 3a 및 도 3d의 복수의 제 2 홀들(350b, 350d))의 중심점은 상기 제 2 신호라인(예: 도 3a 및 도 3d 의 제 2 신호배선층(340b)) 상에 배치되는, 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판)이 제공될 수 있다. 다양한 실시예들에 따르면, 상기 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a, 350c))의 상 기 제 2 방향으로의 제 1 폭은 상기 제 1 신호라인(예: 도 3a 및 도 3d의 제 1 신호배선층(340a))의 상기 제 2 방향으로의 제 2 폭 보다 크고, 상기 복수의 제 2 홀들(예: 도 3a 및 도 3d의 복수의 제 2 홀들(350b, 350d))의 상기 제 2 방향으로의 제 3 폭은 상기 제 2 신호라인(예: 도 3a 및 도 3d의 제 2 신호배선층(340b))의 상기 제 2 방향으로의 제 4 폭 보다 큰, 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판)이 제공될 수 있다. 다양한 실시예들에 따르면, 상기 제 2 폭에 대한 상기 제 1 폭의 비율과 상기 제 4 폭에 대한 상기 제 3 폭의 비율은, 지정된 x 비율인, 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판)이 제공될 수 있다. 다양한 실시예들에 따르면, 상기 제 2 방향으로 관측 시, 상기 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a, 350c)) 중 제 3 홀과 상기 제 3 홀과 인접한 위치의 제 4 홀의 사이에, 상기 복수의 제 2 홀들 (예: 도 3a 및 도 3d의 복수의 제 2 홀들(350b, 350d)) 중 제 5 홀이 위치되는, 인쇄회로기판(예: 도 2a 및 도2b의 인쇄회로기판)이 제공될 수 있다. 다양한 실시예들에 따르면, 상기 제 3 홀의 중심점과 상기 제 5 홀의 중심점 사이의 제 1 거리는 상기 제 4 홀 의 중심점과 상기 제 5 홀의 중심점 사이의 제 2 거리에 대응하는, 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회 로기판)이 제공될 수 있다. 다양한 실시예들에 따르면, 상기 제 3 홀의 중심점과 상기 제 4 홀의 중심점 사이의 제 3 거리는, 상기 제 3 홀 과 상기 제 4 홀이 형성되는 상기 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판)의 가요성에 반비례하 도록 구현되는, 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판)이 제공될 수 있다. 다양한 실시예들에 따르면, 상기 제 1 접지 층의 상기 제 1 영역(예: 도 3a 및 도 3d의 제 1 영역(311a))에 형 성되는 상기 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a, 350c))의 위치와 상기 제 2 접지 층의 상기 제 1 영역(예: 도 3a 및 도 3d의 제 1 영역(311a))에 형성되는 상기 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a, 350c))의 위치는 서로 대응하고, 상기 제 2 접지 층의 상기 제 2 영역(예: 도 3a 및 도 3d의 제 1 영역(311b))에 형성되는 상기 복수의 제 2 홀들(예: 도 3a 및 도 3d의 복수의 제 2 홀들 (350b, 350d))의 위치와 상기 제 2 접지 층의 상기 제 2 영역(예: 도 3a 및 도 3d의 제 1 영역(311b))에 형성 되는 상기 복수의 제 2 홀들(예: 도 3a 및 도 3d의 복수의 제 2 홀들(350b, 350d))의 위치는 서로 대응하고, 인 쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판)이 제공될 수 있다. 다양한 실시예들에 따르면, 상기 제 1 접지 층의 상기 제 1 영역(예: 도 3a 및 도 3d의 제 1 영역(311a))에 형 성되는 상기 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a, 350c))의 위치와 상기 제 2 접지 층의 상기 제 1 영역(예: 도 3a 및 도 3d의 제 1 영역(311a))에 형성되는 상기 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a, 350c))의 위치는 서로 대응하지 않고, 상기 제 2 접지 층의 상기 제 2 영역(예: 도 3a 및 도 3d의 제 1 영역(311b))에 형성되는 상기 복수의 제 2 홀들(예: 도 3a 및 도 3d의 복수의 제 2 홀들(350b, 350d))의 위치와 상기 제 2 접지 층의 상기 제 2 영역(예: 도 3a 및 도 3d의 제 1 영역 (311b))에 형성되는 상기 복수의 제 2 홀들(예: 도 3a 및 도 3d의 복수의 제 2 홀들(350b, 350d))의 위치는 서 로 대응하지 않는, 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판)이 제공될 수 있다. 다양한 실시예들에 따르면, 전자 장치에 있어서, 통신 회로, 및 상기 통신 회로와 전기적으로 연결되는 인쇄회 로기판(예: 도 2a 및 도 2b의 인쇄회로기판)을 포함하고, 상기 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회 로기판)은, 제 1 접지층(예: 도 3a의 제 1 접지층), 제 2 접지층(예: 도 3a의 제 2 접지층), 상기 제 1 접지층(예: 도 3a의 제 1 접지층)과 상기 제 2 접지층(예: 도 3a의 제 2 접지층) 사이에 배치되는 적어도 하나의 유전체층(예: 도 3a의 절연층들(311, 313, 315)), 및 상기 제 1 접지층(예: 도 3a의 제 1 접지층)과 상기 제 2 접지층(예: 도 3a의 제 2 접지층) 사이에 배치되는 제 1 방향으로 연장되는 제 1 신호라인(예: 도 3a 및 도 3d의 제 1 신호배선층(340a)) 및 제 2 신호 라인을 포함하는 배선층을 포함하고, 상기 제 1 접지층(예: 도 3a의 제 1 접지층)과 상기 제 2 접지층(예: 도 3a의 제 2 접지층 ) 각각은, 상기 제 1 방향으로 연장되는 상기 제 1 신호라인(예: 도 3a 및 도 3d의 제 1 신호배선층 (340a))에 대응하는 제 1 영역(예: 도 3a 및 도 3d의 제 1 영역(311a))과 상기 제 2 신호라인(예: 도 3a 및 도 3d의 제 2 신호배선층(340b))에 대응하는 제 2 영역(예: 도 3a 및 도 3d의 제 1 영역(311b))을 포함하고, 상기 제 1 영역(예: 도 3a 및 도 3d의 제 1 영역(311a))과 상기 제 2 영역(예: 도 3a 및 도 3d의 제 1 영역(311b)) 은 서로 다르고, 상기 제 1 영역(예: 도 3a 및 도 3d의 제 1 영역(311a))은 상기 제 1 방향으로 형성되는 복수 의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a, 350c))을 포함하고, 상기 제 2 영역(예: 도 3a 및 도 3d의 제 1 영역(311b))은 상기 제 1 방향으로 형성되는 복수의 제 2 홀들(예: 도 3a 및 도 3d의 복수의 제 2 홀들(350b, 350d))을 포함하고, 상기 제 1 방향에 수직한 제 2 방향으로 관측 시, 상기 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a, 350c))과 상기 복수의 제 2 홀들(예: 도 3a 및 도 3d의 복수의 제 2 홀들(350b, 350d))은 서로 겹치지 않도록 형성되는, 전자 장치가 제공될 수 있다. 다양한 실시예들에 따르면, 상기 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판)은, 상기 제 1 접지층 (예: 도 3a의 제 1 접지층)에 접촉되도록 배치되는 제 1 커버층, 및 상기 제 2 접지층(예: 도 3a의 제 2 접지층)에 접촉되도록 제 2 커버층을 더 포함하고, 상기 제 1 커버층과 상기 제 2 커버층 각각은 투명한 소재로 구현되는, 전자 장치가 제공될 수 있다. 다양한 실시예들에 따르면, 상기 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판)의 제 1 커버층에 수직 한 방향으로 관측 시, 상기 제 1 커버층, 상기 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a, 350c)), 및 상기 복수의 제 2 홀들(예: 도 3a 및 도 3d의 복수의 제 2 홀들(350b, 350d))을 통해 상기 제 1 신호라인(예: 도 3a 및 도 3d의 제 1 신호배선층(340a))의 적어도 일부와 상기 제2 신호라인의 적어도 일부가 시 인되고, 상기 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판)의 제 2 커버층에 수직한 방향으로 관측 시, 상기 제 2 커버층, 상기 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a, 350c)), 및 상기 복수의 제 2 홀들(예: 도 3a 및 도 3d의 복수의 제 2 홀들(350b, 350d))을 통해 상기 제 1 신호라인(예: 도 3a 및 도 3d의 제 1 신호배선층(340a))의 적어도 일부와 상기 제2 신호라인의 적어도 일부가 시인되는, 전자 장치 가 제공될 수 있다. 다양한 실시예들에 따르면, 상기 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판)의 상기 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a, 350c))의 중심점은 상기 제 1 신호라인(예: 도 3a 및 도 3d의 제 1 신호배선층(340a)) 상에 배치되고, 상기 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판)의 상기 복수의 제 2 홀들(예: 도 3a 및 도 3d의 복수의 제 2 홀들(350b, 350d))의 중심점은 상기 제 2 신호라인 (예: 도 3a 및 도 3d의 제 2 신호배선층(340b)) 상에 배치되는, 전자 장치가 제공될 수 있다. 다양한 실시예들에 따르면, 상기 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판)의 상기 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a, 350c))의 상기 제 2 방향으로의 제 1 폭은 상기 제 1 신호 라인(예: 도 3a 및 도 3d의 제 1 신호배선층(340a))의 상기 제 2 방향으로의 제 2 폭 보다 크고, 상기 인쇄회로 기판(예: 도 2a 및 도 2b의 인쇄회로기판)의 상기 복수의 제 2 홀들(예: 도 3a 및 도 3d의 복수의 제 2 홀 들(350b, 350d))의 상기 제 2 방향으로의 제 3 폭은 상기 제 2 신호라인(예: 도 3a 및 도 3d의 제 2 신호배선층 (340b))의 상기 제 2 방향으로의 제 4 폭 보다 큰, 전자 장치가 제공될 수 있다. 다양한 실시예들에 따르면, 상기 제 1 폭과 상기 제 2 폭의 비율과 상기 제 3 폭과 상기 제 4 폭의 비율은, 제 1 비율인, 전자 장치가 제공될 수 있다. 다양한 실시예들에 따르면, 상기 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판)을 상기 제 2 방향으로 관측 시, 상기 복수의 제 1 홀들(예: 도 3a 및 도 3d의 복수의 제 1 홀들(350a, 350c)) 중 제 3 홀과 상기 제 3 홀과 인접한 위치의 제 4 홀의 사이에, 상기 복수의 제 2 홀들(예: 도 3a 및 도 3d의 복수의 제 2 홀들(350b, 350d)) 중 제 5 홀이 위치되는, 전자 장치가 제공될 수 있다. 다양한 실시예들에 따르면, 상기 제 3 홀의 중심점과 상기 제 5 홀의 중심점 사이의 제 1 거리는 상기 제 4 홀 의 중심점과 상기 제 5 홀의 중심점 사이의 제 2 거리에 대응하는, 전자 장치가 제공될 수 있다. 다양한 실시예들에 따르면, 상기 제 3 홀의 중심점과 상기 제 4 홀의 중심점 사이의 제 3 거리는, 상기 제 3 홀 과 상기 제 4 홀이 형성되는 상기 인쇄회로기판(예: 도 2a 및 도 2b의 인쇄회로기판)의 가요성에 반비례하 도록 구현되는, 전자 장치가 제공될 수 있다.도면 도면1 도면2a 도면2b 도면3a 도면3b 도면3c 도면3d 도면3e 도면3f 도면4 도면5 도면6"}
{"patent_id": "10-2022-0008398", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 2a는, 다양한 실시예들에 따른 전자 장치(예: 도 1의 전자 장치)의 내부 구성의 일 예를 나타내는 도면이다. 도 2b는, 다양한 실시예들에 따른 전자 장치의 내부 구성의 다른 예를 나타내는 도면이다. 도 3a는 다양한 실시예들에 따른 인쇄회로기판의 일부의 예를 나타내는 도면이다. 도 3b는 다양한 실시예들에 따른 인쇄회로기판에 형성되는 홀의 형상의 일 예를 설명하기 위한 도면이다. 도 3c는 다양한 실시예들에 따른 인쇄회로기판에 형성되는 홀의 형상의 일 예를 설명하기 위한 도면이다. 도 3d는 다양한 실시예들에 따른 인쇄회로기판의 일부에 형성되는 복수의 홀들 간의 거리들의 예를 나타내는 도면이다. 도 3e는 다양한 실시예들에 따른 인쇄회로기판에 형성되는 복수의 홀들의 예를 설명하기 위한 도면이다. 도 3f는 다양한 실시예들에 따른 인쇄회로기판의 영역 별로 형성되는 복수의 홀들의 형상의 예를 설명하기 위한 도면이다. 도 4는 다양한 실시예들에 따른 상면과 하면의 복수의 홀들의 위치가 서로 대응하는 인쇄회로기판의 예를 나타 내는 도면이다. 도 5는 다양한 실시예들에 따른 상면과 하면의 복수의 홀들의 위치가 서로 다른 인쇄회로기판의 예를 나타내는 도면이다. 도 6은 다양한 실시예들에 따른 인쇄회로기판 별로 측정한 S-파라미터의 값들을 나타내는 그래프의 예이다."}
