<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:17:50.1750</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2019.10.23</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7017533</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.06.04</openDate><openNumber>10-2025-0079078</openNumber><originalApplicationDate>2019.10.23</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2021-7013217</originalApplicationNumber><originalExaminationRequestDate>2025.05.27</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.05.27</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1368</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/129</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020217013217</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 전기 특성이 양호한 반도체 장치를 제공한다. 신뢰성이 높은 반도체 장치를 제공한다. 반도체층과, 제 1 절연층과, 제 2 절연층과, 제 3 절연층과, 금속 산화물층과, 도전층을 가지는 반도체 장치로 한다. 반도체층, 제 2 절연층, 금속 산화물층, 및 도전층은 제 1 절연층 위에 이 순서대로 적층된다. 제 2 절연층의 단부는 반도체층의 단부보다 내측에 위치하고, 도전층 및 금속 산화물층의 단부는 제 2 절연층의 단부보다 내측에 위치한다. 제 3 절연층은 제 1 절연층의 상면, 반도체층의 상면 및 측면, 제 2 절연층의 상면 및 측면, 금속 산화물층의 측면, 그리고 도전층의 상면 및 측면과 접한다. 반도체층은 제 1 영역과, 한 쌍의 제 2 영역과, 한 쌍의 제 3 영역을 가진다. 제 1 영역은 제 1 절연층 및 금속 산화물층과 중첩된다. 제 2 영역은 제 1 영역을 끼우고, 제 2 절연층과 중첩되며, 금속 산화물층과 중첩되지 않는다. 제 3 영역은 제 1 영역 및 한 쌍의 제 2 영역을 끼우고, 제 2 절연층과 중첩되지 않는다. 또한 제 3 영역은 제 3 절연층과 접하고, 제 1 영역보다 저항이 낮은 부분을 포함한다. 제 2 영역은 제 3 영역보다 저항이 높은 부분을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2020.05.07</internationOpenDate><internationOpenNumber>WO2020089733</internationOpenNumber><internationalApplicationDate>2019.10.23</internationalApplicationDate><internationalApplicationNumber>PCT/IB2019/059035</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,트랜지스터를 포함하고,상기 트랜지스터는,반도체층;상기 반도체층 위의 제 1 절연층;상기 제 1 절연층 위의 제 2 절연층으로서, 상기 제 1 절연층을 사이에 두고 상기 반도체층과 중첩되는 상기 제 2 절연층;상기 제 2 절연층 위의 제 3 절연층으로서, 상기 제 1 및 제 2 절연층을 사이에 두고 상기 반도체층과 중첩되는 상기 제 3 절연층;상기 제 3 절연층 위의 금속 산화물층으로서, 상기 제 1 내지 제 3 절연층을 사이에 두고 상기 반도체층과 중첩되는 상기 금속 산화물층;상기 금속 산화물층 위의 도전층으로서, 상기 제 1 내지 제 3 절연층 및 상기 금속 산화물층을 사이에 두고 상기 반도체층과 중첩되는 상기 도전층; 및상기 도전층 위의 영역을 포함하는 제 4 절연층을 포함하고,상기 트랜지스터의 채널 길이 방향의 단면에서, 상기 제 1 절연층의 단부, 상기 제 2 절연층의 단부 및 상기 제 3 절연층의 단부는 각각 상기 반도체층 위에 위치하고,상기 트랜지스터의 상기 채널 길이 방향의 단면에서, 상기 도전층의 단부 및 상기 금속 산화물층의 단부는 각각 상기 제 3 절연층 위에 위치하고,상기 제 4 절연층은,상기 도전층의 상면과 접촉하는 영역;상기 도전층의 측면과 접촉하는 영역;상기 금속 산화물층의 측면과 접촉하는 영역;상기 제 3 절연층의 측면과 접촉하는 영역;상기 제 2 절연층의 측면과 접촉하는 영역;상기 제 1 절연층의 측면과 접촉하는 영역; 및상기 반도체층의 상면과 접촉하는 영역을 포함하고,상기 제 3 절연층의 상면은 상기 제 4 절연층과 접하지 않는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 절연층은 제 1 막 밀도를 갖고,상기 제 2 절연층은 제 2 막 밀도를 갖고,상기 제 3 절연층은 제 3 막 밀도를 갖고,상기 제 1 막 밀도, 상기 제 2 막 밀도 및 상기 제 3 막 밀도는 서로 다른, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 트랜지스터는 상기 반도체층 아래의 제 5 절연층을 더 포함하고,상기 제 4 절연층은 상기 제 5 절연층의 상면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 제 4 절연층 및 상기 제 5 절연층은 각각 질화 실리콘을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 3 항에 있어서,상기 트랜지스터의 채널 폭 방향의 단면에서, 상기 제 1 절연층은 상기 제 5 절연층의 상면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 3 항에 있어서,상기 트랜지스터는 상기 반도체층 아래에서 상기 반도체층과 접촉하는 제 6 절연층을 더 포함하고,상기 트랜지스터의 채널 폭 방향의 단면에서, 상기 제 1 절연층은 상기 제 6 절연층의 상면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 반도체 장치로서,트랜지스터를 포함하고,상기 트랜지스터는,반도체층;상기 반도체층 위의 제 1 절연층;상기 제 1 절연층 위의 제 2 절연층으로서, 상기 제 1 절연층을 사이에 두고 상기 반도체층과 중첩되는 상기 제 2 절연층;상기 제 2 절연층 위의 제 3 절연층으로서, 상기 제 1 및 제 2 절연층을 사이에 두고 상기 반도체층과 중첩되는 상기 제 3 절연층;상기 제 3 절연층 위의 금속 산화물층으로서, 상기 제 1 내지 제 3 절연층을 사이에 두고 상기 반도체층과 중첩되는 상기 금속 산화물층;상기 금속 산화물층 위의 도전층으로서, 상기 제 1 내지 제 3 절연층 및 상기 금속 산화물층을 사이에 두고 상기 반도체층과 중첩되는 상기 도전층; 및상기 도전층 위의 영역을 포함하는 제 4 절연층을 포함하고,상기 트랜지스터의 채널 길이 방향의 단면에서, 상기 제 1 절연층의 단부, 상기 제 2 절연층의 단부 및 상기 제 3 절연층의 단부는 각각 상기 반도체층 위에 위치하고,상기 트랜지스터의 상기 채널 길이 방향의 단면에서, 상기 도전층의 단부 및 상기 금속 산화물층의 단부는 각각 상기 제 3 절연층 위에 위치하고,상기 제 4 절연층은,상기 도전층의 상면과 접촉하는 영역;상기 도전층의 측면과 접촉하는 영역;상기 금속 산화물층의 측면과 접촉하는 영역;상기 제 3 절연층의 상면과 접촉하는 영역;상기 제 3 절연층의 측면과 접촉하는 영역;상기 제 2 절연층의 측면과 접촉하는 영역;상기 제 1 절연층의 측면과 접촉하는 영역; 및상기 반도체층의 상면과 접촉하는 영역을 포함하고,상기 제 3 절연층은, 상기 제 3 절연층이 상기 금속 산화물층과 접촉하는 영역에서 제 1 두께를 갖고, 상기 제 3 절연층이 상기 제 4 절연층과 접촉하는 영역에서 제 2 두께를 가지며,상기 제 2 두께는 상기 제 1 두께보다 큰, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 제 1 절연층은 제 1 막 밀도를 갖고,상기 제 2 절연층은 제 2 막 밀도를 갖고,상기 제 3 절연층은 제 3 막 밀도를 갖고,상기 제 1 막 밀도, 상기 제 2 막 밀도 및 상기 제 3 막 밀도는 서로 다른, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 7 항에 있어서,상기 트랜지스터는 상기 반도체층 아래에 제 5 절연층을 더 포함하고,상기 제 4 절연층은 상기 제 5 절연층의 상면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 제 4 절연층 및 상기 제 5 절연층은 각각 질화 실리콘을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 9 항에 있어서,상기 트랜지스터의 채널 폭 방향의 단면에서, 상기 제 1 절연층은 상기 제 5 절연층의 상면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제 9 항에 있어서,상기 트랜지스터는 상기 반도체층 아래에서 상기 반도체층과 접촉하는 제 6 절연층을 더 포함하고,상기 트랜지스터의 채널 폭 방향의 단면에서, 상기 제 1 절연층은 상기 제 6 절연층의 상면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 반도체 장치로서,트랜지스터를 포함하고,상기 트랜지스터는,반도체층;상기 반도체층 위의 제 1 절연층;상기 제 1 절연층 위의 제 2 절연층으로서, 상기 제 1 절연층을 사이에 두고 상기 반도체층과 중첩되는 상기 제 2 절연층;상기 제 2 절연층 위의 제 3 절연층으로서, 상기 제 1 및 제 2 절연층을 사이에 두고 상기 반도체층과 중첩되는 상기 제 3 절연층;상기 제 3 절연층 위의 금속 산화물층으로서, 상기 제 1 내지 제 3 절연층을 사이에 두고 상기 반도체층과 중첩되는 상기 금속 산화물층;상기 금속 산화물층 위의 도전층으로서, 상기 제 1 내지 제 3 절연층 및 상기 금속 산화물층을 사이에 두고 상기 반도체층과 중첩되는 상기 도전층; 및상기 도전층 위의 영역을 포함하는 제 4 절연층을 포함하고,상기 트랜지스터의 채널 길이 방향의 단면에서, 상기 제 1 절연층의 단부, 상기 제 2 절연층의 단부 및 상기 제 3 절연층의 단부는 각각 상기 반도체층 위에 위치하고,상기 트랜지스터의 상기 채널 길이 방향의 단면에서, 상기 도전층의 단부 및 상기 금속 산화물층의 단부는 각각 상기 제 3 절연층 위에 위치하고,상기 제 4 절연층은,상기 도전층의 상면과 접촉하는 영역;상기 도전층의 측면과 접촉하는 영역;상기 금속 산화물층의 측면과 접촉하는 영역;상기 제 3 절연층의 상면과 접촉하는 영역;상기 제 3 절연층의 측면과 접촉하는 영역;상기 제 2 절연층의 측면과 접촉하는 영역;상기 제 1 절연층의 측면과 접촉하는 영역; 및상기 반도체층의 상면과 접촉하는 영역을 포함하고,상기 제 3 절연층은, 상기 제 3 절연층이 상기 금속 산화물층과 접촉하는 영역에서 제 1 두께를 갖고, 상기 제 3 절연층이 상기 제 4 절연층과 접촉하는 영역에서 제 2 두께를 가지며,상기 제 2 두께는 상기 제 1 두께보다 크고,상기 반도체층은 제 1 영역, 한 쌍의 제 2 영역들 및 한 쌍의 제 3 영역들을 포함하고,상기 제 1 영역은 상기 금속 산화물층 및 상기 도전층과 중첩되고,상기 한 쌍의 제 2 영역들은 상기 제 1 영역을 사이에 끼우도록 위치하며 상기 금속 산화물층 및 상기 도전층과 중첩되지 않고,상기 한 쌍의 제 3 영역들은 상기 한 쌍의 제 2 영역들을 사이에 끼우도록 위치하며 상기 제 1 내지 제 3 절연층과 중첩되지 않고,상기 제 1 영역은 제 1 저항을 갖고,상기 한 쌍의 제 2 영역들은 제 2 저항을 갖고,상기 한 쌍의 제 3 영역들은 제 3 저항을 갖고,상기 제 1 저항은 상기 제 2 저항보다 높고,상기 제 2 저항은 상기 제 3 저항보다 높은, 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 제 1 절연층은 제 1 막 밀도를 갖고,상기 제 2 절연층은 제 2 막 밀도를 갖고,상기 제 3 절연층은 제 3 막 밀도를 갖고,상기 제 1 막 밀도, 상기 제 2 막 밀도 및 상기 제 3 막 밀도는 서로 다른, 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제 13 항에 있어서,상기 트랜지스터는 상기 반도체층 아래의 제 5 절연층을 더 포함하고,상기 제 4 절연층은 상기 제 5 절연층의 상면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 제 15 항에 있어서,상기 제 4 절연층 및 상기 제 5 절연층은 각각 질화 실리콘을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>17. 제 15 항에 있어서,상기 트랜지스터의 채널 폭 방향의 단면에서, 상기 제 1 절연층은 상기 제 5 절연층의 상면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>18. 제 15 항에 있어서,상기 트랜지스터는 상기 반도체층 아래에서 상기 반도체층과 접촉하는 제 6 절연층을 더 포함하고,상기 트랜지스터의 채널 폭 방향의 단면에서, 상기 제 1 절연층은 상기 제 6 절연층의 상면과 접촉하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와껭 아쓰기시...</address><code> </code><country>일본</country><engName>YAMAZAKI, Shunpei</engName><name>야마자키, 슌페이</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와껭 아쓰기시...</address><code> </code><country>일본</country><engName>OKAZAKI, Kenichi</engName><name>오카자키, 켄이치</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와껭 아쓰기시...</address><code> </code><country>일본</country><engName>JINTYOU, Masami</engName><name>진츄, 마사미</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와껭 아쓰기시...</address><code> </code><country>일본</country><engName>SHIMA, Yukinori</engName><name>시마, 유키노리</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920010003339</code><country>대한민국</country><engName>Yoon Sun Keun</engName><name>윤선근</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030006047</code><country>대한민국</country><engName>PARK, CHUNG-BUM</engName><name>박충범</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2018.11.02</priorityApplicationDate><priorityApplicationNumber>JP-P-2018-207399</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2018.11.07</priorityApplicationDate><priorityApplicationNumber>JP-P-2018-209953</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2018.12.19</priorityApplicationDate><priorityApplicationNumber>JP-P-2018-237471</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2019.04.22</priorityApplicationDate><priorityApplicationNumber>JP-P-2019-081176</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.05.27</receiptDate><receiptNumber>1-1-2025-0594512-41</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.08.31</receiptDate><receiptNumber>9-5-2025-0833569-74</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257017533.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9351e454fd4c7cb381b1c0734e4eecc6068fc0a35bf8e202e67a67e020e1cd71b355eacfe4490b2cf0c955cdb695b0e4190afb2243e936d688</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff3a2680d1840595990e57e90bd7f5ac8f8b6634d149bc8e79c8627045f27566b148d4788c61639f541f8614a87d47dda5531587fa101e26d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>