<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë©‚Äçüî¨ üë®üèº‚Äçüé® üçá DDR SDRAM - Recursos de design e integridade de sinal üöµüèº üë©üèª‚Äçüöí üå¶Ô∏è</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Projetar dispositivos eletr√¥nicos usando m√≥dulos de mem√≥ria DDR SDRAM r√°pidos requer aten√ß√£o especial √† integridade do sinal. O artigo fala sobre uma ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>DDR SDRAM - Recursos de design e integridade de sinal</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/company/nanosoft/blog/425435/"><div style="text-align:center;"><img src="https://habrastorage.org/webt/df/8g/9l/df8g9l1jwkb9pgjrxxqm7buza3m.jpeg"></div><br><br>  <i>Projetar dispositivos eletr√¥nicos usando m√≥dulos de mem√≥ria DDR SDRAM r√°pidos requer aten√ß√£o especial √† integridade do sinal.</i>  <i>O artigo fala sobre uma moderna ferramenta de modelagem para resolver esses problemas.</i> <br><a name="habracut"></a><br>  Hoje, quase todos os eletr√¥nicos modernos est√£o equipados com m√≥dulos de mem√≥ria.  Servidores, computadores, smartphones, consoles de jogos, navegadores GPS e a maioria dos outros dispositivos s√£o projetados com base em processadores e FPGAs.  Esses dispositivos requerem uma mem√≥ria de alta velocidade com uma largura de banda de canal grande ou mem√≥ria de mem√≥ria de frequ√™ncia dupla (DDR).  Com cada nova gera√ß√£o de DDR SDRAM (mem√≥ria din√¢mica s√≠ncrona com acesso aleat√≥rio e velocidade de transfer√™ncia de dados duplicada), a velocidade de troca de dados, capacidade e consumo de mem√≥ria √© reduzida. <br><br>  Ao projetar as placas de circuito impresso de dispositivos com mem√≥ria DDR, v√°rias dificuldades podem surgir, uma das quais √© o problema da integridade do sinal.  Este artigo discute os problemas de garantir a integridade dos sinais em dispositivos que usam mem√≥ria DDR. <br><br><h2>  Ru√≠do e instabilidade do sinal de dados digitais </h2><br>  Ao receber / transmitir o sinal de clock do barramento de mem√≥ria do controlador para o microcircuito, v√°rias interfer√™ncias podem ocorrer devido ao pr√≥prio jitter dos transmissores e receptores, perdas nas linhas de transmiss√£o, ru√≠do e interfer√™ncia.  Tudo isso leva ao aparecimento de tremula√ß√£o e distor√ß√£o da forma do sinal da interface digital. <br><br>  Qualquer energia indesejada adicionada a um sinal ideal pode ser considerada ru√≠do.  Isso pode ser causado por interfer√™ncia de linhas vizinhas, canais de transmiss√£o mal projetados, imped√¢ncia inconsistente e outros fatores que levam ao emba√ßamento da parte frontal do pulso.  Na aus√™ncia de ru√≠do, o sinal real √© id√™ntico ao ideal. <br><br>  Qualquer desvio da forma de onda ideal afeta sua integridade.  Desvios de tempo (tremula√ß√£o) e desvios de amplitude / tens√£o (ru√≠do) tamb√©m afetam o desempenho do sistema.  Se voc√™ n√£o garantir a integridade dos sinais, o sistema DDR utilizar√° as informa√ß√µes incorretas, o que aumentar√° significativamente a intensidade dos erros de bits BER (Bit Error Rate).  Por fim, o sistema funcionar√° incorretamente e ineficientemente. <br><br>  Considere um exemplo espec√≠fico.  Se o engenheiro conectar o transmissor a um receptor inconsistente localizado a alguma dist√¢ncia dele, a forma de onda ser√° semelhante √† mostrada na Figura 1a: aqui voc√™ pode ver claramente o "toque" em 0,86 V e as emiss√µes esp√∫rias de aumento em 1,75 V com um sinal de 1,2 V. Tudo isso pode levar ao mau funcionamento da l√≥gica DDR4 e, se a placa de circuito for projetada com essa topologia, ocorrer√£o 100% de probabilidade de erros no fluxo de dados, o que, por sua vez, pode levar √† opera√ß√£o incorreta do sistema. . <br><br>  Teoricamente, √© poss√≠vel resolver problemas com o "toque" e as emiss√µes, reduzindo o comprimento da linha de transmiss√£o, mas, infelizmente, isso raramente funciona na pr√°tica.  A maneira mais eficaz √© combinar o receptor / transmissor por imped√¢ncia, como resultado do qual o n√≠vel de ru√≠do diminui e a forma do sinal se torna muito melhor (consulte a Fig. 1b). <br><br><img src="https://habrastorage.org/webt/5y/sm/nu/5ysmnuplzo9aoo7jmzuvqe1m9l4.jpeg"><br>  <i>Fig.</i>  <i>1. Uma topologia com problemas na qualidade do sinal: a) antes da coordena√ß√£o b) ap√≥s a coordena√ß√£o</i> <br><br>  Nesse sentido, surge a pergunta sobre qual classifica√ß√£o de aprova√ß√£o usar e como calcul√°-la, porque mesmo uma pequena altera√ß√£o na classifica√ß√£o pode afetar significativamente o desempenho do sistema.  A √∫nica maneira de resolver esse problema √© simular, em particular, usando os assistentes de reconcilia√ß√£o interativos usados ‚Äã‚Äãno HyperLynx. <br><br><h2>  Problemas de tempo no DDRx </h2><br>  Como os barramentos paralelos operando em frequ√™ncias gigahertz, como DDR3 / 4, s√£o cada vez mais usados ‚Äã‚Äãno design de placas de circuito impresso, os problemas de integridade do sinal s√£o especialmente graves.  O DDR3 SDRAM, por exemplo, difere significativamente em termos de desempenho de velocidade e frequ√™ncia do DDR2: a frequ√™ncia m√°xima de clock do DDR2 √© 800 MHz e a frequ√™ncia m√°xima do DDR3 √© 1600 MHz.  Devido √† redu√ß√£o da tens√£o de alimenta√ß√£o das c√©lulas, os criadores do novo tipo de RAM conseguiram reduzir o consumo de energia em at√© 15%, o que, dado o impressionante desempenho da DDR2, pode ser chamado de verdadeiro avan√ßo.  O DDR3 usa uma topologia de barramento de comando / endere√ßo / controle ‚ÄúFly-by‚Äù da rede com correspond√™ncia intra-m√≥dulo (ODT).  Ao mesmo tempo, o DDR3 cria novos problemas de integridade do sinal, em particular, associados a circuitos ODT, taxas de transfer√™ncia de dados mais altas e distor√ß√£o do tempo. <br><br>  Apesar de existirem controladores que executam calibra√ß√£o autom√°tica de leitura / grava√ß√£o, otimizando intervalos de tempo, o desenvolvedor precisa garantir o tempo correto.  Os limites de tempo nas interfaces DDR3 s√£o t√£o pequenos que a abordagem emp√≠rica da otimiza√ß√£o n√£o √© mais suficiente e, para garantir a opera√ß√£o da interface em altas velocidades, √© necess√°ria uma an√°lise detalhada do circuito. <br><br>  Tais rela√ß√µes temporais complexas s√£o dif√≠ceis de analisar sem a ajuda de ferramentas adicionais.  Para identificar e eliminar poss√≠veis problemas em geral ou calcular relacionamentos temporais complexos, os engenheiros devem analisar os relacionamentos de causa-efeito, que √© uma tarefa complexa e demorada. <br><br>  Tais problemas de design geralmente levam a atrasos no planejamento do projeto e, como resultado, aumentam significativamente o tempo necess√°rio para o produto final entrar no mercado.  Ferramentas de simula√ß√£o avan√ßadas e poderosas podem ajudar os engenheiros a encontrar e corrigir erros rapidamente, otimizando os sinais para um n√≠vel aceit√°vel de BER. <br><br><h2>  An√°lise de integridade de sinal de sistemas DDR SDRAM </h2><br>  O Comit√™ de Padroniza√ß√£o de Engenharia de Semicondutores da JEDEC aprovou uma lista de requisitos que devem ser seguidos ao desenvolver produtos de qualidade.  √â fundamental que as SDRAMs DDR atendam a esses requisitos para garantir a opera√ß√£o adequada e evitar problemas de integridade do sinal.  No entanto, a realiza√ß√£o de todas as medi√ß√µes e c√°lculos necess√°rios √© muitas vezes repleta de muitas dificuldades. <br><br>  √Äs vezes, esses c√°lculos podem ser totalmente evitados seguindo estritamente as instru√ß√µes de layout fornecidas pelo fornecedor do controlador.  Mas e se essas recomenda√ß√µes n√£o puderem ser implementadas devido a v√°rias limita√ß√µes em projetos espec√≠ficos?  O que fazer se demorar muito tempo para garantir que o projeto atenda a todas as recomenda√ß√µes e requisitos?  Nessas situa√ß√µes, voc√™ precisa usar ferramentas para verificar rapidamente o projeto antes de coloc√°-lo em produ√ß√£o. <br><br>  Usando o HyperLynx DDR (veja a Figura 2), voc√™ pode simular todo o canal DDR em uma itera√ß√£o.  Para fazer isso, voc√™ s√≥ precisa vincular os modelos de dispositivos apropriados dispon√≠veis nos sites dos fabricantes.  Depois disso, o tempo de configura√ß√£o da simula√ß√£o levar√° apenas dez minutos, o que permitir√° modelagem adicional sem demora. <br><br><img src="https://habrastorage.org/webt/h3/2y/mh/h32ymhqncxhxswsiqokazjs7jhc.jpeg"><br>  <i>Fig.</i>  <i>2. Modelando com o Auxiliar Interativo HyperLynx DDR</i> <br><br>  O processo de configura√ß√£o √© intuitivamente simples, pois todos os par√¢metros necess√°rios para configurar a simula√ß√£o s√£o solicitados pelo assistente interativamente.  O usu√°rio simplesmente digita informa√ß√µes relevantes, como a escolha dos modelos IBIS para controladores e dispositivos de mem√≥ria, taxas de transfer√™ncia para ciclos de leitura / grava√ß√£o, ODT etc. Todas as configura√ß√µes criadas podem ser salvas para uso futuro, o que reduzir√° o tempo de configura√ß√£o em projetos futuros.  As simula√ß√µes podem ser executadas antes ou depois do rastreamento, ajudando a determinar os requisitos para a pilha de PCB. <br><br><h2>  An√°lise dos resultados da simula√ß√£o </h2><br>  A simula√ß√£o inclui an√°lise de integridade do sinal e sincroniza√ß√£o de todo o barramento DDR.  Ap√≥s a conclus√£o do processo de simula√ß√£o, √© criado um relat√≥rio que inclui dados sobre a aprova√ß√£o (n√£o aprova√ß√£o) de verifica√ß√µes, de acordo com as informa√ß√µes de configura√ß√£o e os dados inseridos no assistente interativo.  Os resultados podem ser filtrados e organizados adequadamente para um estudo cuidadoso dos problemas de tempo e integridade do sinal nos ciclos de leitura / grava√ß√£o de dados, nos barramentos de endere√ßo e comando ou nos circuitos diferenciais.  Todos os resultados do relat√≥rio est√£o vinculados aos dados de simula√ß√£o correspondentes, para acesso r√°pido √† ferramenta de visualiza√ß√£o de formas de onda gr√°ficas de sinais. <br><br>  Os dados da simula√ß√£o no modo batch, criados pelo assistente DDRx, podem ser salvos no disco, o que permite usar o oscilosc√≥pio HyperLynx para simular v√°rios circuitos simultaneamente e estudar em detalhes os problemas de integridade do sinal no modo offline. <br><br><h2>  Conclus√£o </h2><br>  DDR SDRAM abre novas possibilidades no desenvolvimento de dispositivos eletr√¥nicos.  Como em outras interfaces de alta velocidade, o uso da mem√≥ria DDR possui v√°rios recursos.  O problema da integridade do sinal deve ser cuidadosamente estudado para evitar itera√ß√µes desnecess√°rias e caras na fabrica√ß√£o de produtos.  A modelagem √© uma excelente maneira de resolver esse problema, permitindo que voc√™ leve em considera√ß√£o os efeitos no n√≠vel da placa, como altera√ß√µes na imped√¢ncia e atrasos no tempo, fornecendo controle abrangente sobre a interface da mem√≥ria.  Poderosas ferramentas de an√°lise ajudar√£o a garantir que os projetos cumpram as recomenda√ß√µes da JEDEC e a garantir que o produto final funcione com alto desempenho e confiabilidade. <br><br>  O HyperLynx DDR pode ser compartilhado por muitas empresas de design de PCB CAD, incluindo PADS e Xpedition. <br><br>  <i>Este artigo foi publicado na revista MODERN ELECTRONICS No. 7, 2018 (www.soel.ru)</i> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt425435/">https://habr.com/ru/post/pt425435/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt425421/index.html">Sexta-feira. Os del√≠rios de um programador</a></li>
<li><a href="../pt425423/index.html">√Ä quest√£o dos pandas ou ao pr√≥ximo grito de Yaroslavna</a></li>
<li><a href="../pt425425/index.html">Revis√£o dos Pacotes R para Marketing na Internet, Parte 1</a></li>
<li><a href="../pt425431/index.html">Relat√≥rios de v√≠deo do Deerploy DevOps MeetUp</a></li>
<li><a href="../pt425433/index.html">Competi√ß√£o, novos cursos e recursos (not√≠cias de outono de Hakeslet)</a></li>
<li><a href="../pt425437/index.html">Como adicionar nitidez a uma l√¢mina usando um arco de plasma?</a></li>
<li><a href="../pt425443/index.html">"F√≥ton no microondas": a cria√ß√£o de um sistema controlado de dois n√≠veis de f√≥tons</a></li>
<li><a href="../pt425445/index.html">Defensores de todos os pa√≠ses se uniram. Falando sobre o Backend United # 2</a></li>
<li><a href="../pt425447/index.html">Desenvolvimento de interfaces acess√≠veis</a></li>
<li><a href="../pt425449/index.html">Atualizando a abordagem da publicidade contextual: Yandex.Direct Turbo Pages</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>