<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1" Minor="26">
  <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/tixijieg/memory/memory_sync/inst_dcp/inst_rom_stub.vhdl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../inst_dcp/inst_rom_stub.vhdl"/>
        <Attr Name="ImportTime" Val="1487297038"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/tixijieg/memory/memory_sync/inst_dcp/inst_rom_stub.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../inst_dcp/inst_rom_stub.v"/>
        <Attr Name="ImportTime" Val="1487297038"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/tixijieg/memory/memory_sync/inst_dcp/inst_rom.edf">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../inst_dcp/inst_rom.edf"/>
        <Attr Name="ImportTime" Val="1487297038"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/tixijieg/lcd_module/lcd_module_stub.vhdl">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../lcd_module/lcd_module_stub.vhdl"/>
        <Attr Name="ImportTime" Val="1486520252"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/tixijieg/lcd_module/lcd_module_stub.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../lcd_module/lcd_module_stub.v"/>
        <Attr Name="ImportTime" Val="1486520252"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/tixijieg/lcd_module/lcd_module.edf">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../lcd_module/lcd_module.edf"/>
        <Attr Name="ImportTime" Val="1486520252"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/inst_rom/inst_rom_display.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../loongson/fpga/a7/CPU_LAB_fpga_a7_20170217/source_code/5_memory/memory_sync/inst_rom/inst_rom_display.v"/>
        <Attr Name="ImportTime" Val="1486602986"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="inst_rom_display"/>
      <Option Name="TopLib" Val="work"/>
      <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/imports/inst_rom/inst_rom_display.v"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
</DARoots>
