TimeQuest Timing Analyzer report for g07_lab5
Tue Apr  4 15:05:15 2017
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'g07_dealerFSM:inst23|state.D'
 13. Slow Model Hold: 'clock'
 14. Slow Model Hold: 'g07_dealerFSM:inst23|state.D'
 15. Slow Model Recovery: 'clock'
 16. Slow Model Removal: 'clock'
 17. Slow Model Minimum Pulse Width: 'clock'
 18. Slow Model Minimum Pulse Width: 'g07_dealerFSM:inst23|state.D'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clock'
 31. Fast Model Setup: 'g07_dealerFSM:inst23|state.D'
 32. Fast Model Hold: 'clock'
 33. Fast Model Hold: 'g07_dealerFSM:inst23|state.D'
 34. Fast Model Recovery: 'clock'
 35. Fast Model Removal: 'clock'
 36. Fast Model Minimum Pulse Width: 'clock'
 37. Fast Model Minimum Pulse Width: 'g07_dealerFSM:inst23|state.D'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Progagation Delay
 50. Minimum Progagation Delay
 51. Setup Transfers
 52. Hold Transfers
 53. Recovery Transfers
 54. Removal Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; g07_lab5                                           ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C20F484C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clock                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                        ;
; g07_dealerFSM:inst23|state.D ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { g07_dealerFSM:inst23|state.D } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------+
; Slow Model Fmax Summary                                            ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 64.22 MHz  ; 64.22 MHz       ; clock                        ;      ;
; 290.36 MHz ; 290.36 MHz      ; g07_dealerFSM:inst23|state.D ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; clock                        ; -14.571 ; -5741.862     ;
; g07_dealerFSM:inst23|state.D ; -2.444  ; -14.664       ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clock                        ; -2.500 ; -20.764       ;
; g07_dealerFSM:inst23|state.D ; 0.971  ; 0.000         ;
+------------------------------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.048 ; -6.288        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 1.643 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clock                        ; -1.631 ; -960.901      ;
; g07_dealerFSM:inst23|state.D ; -0.611 ; -7.332        ;
+------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                              ;
+---------+------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                            ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -14.571 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[7][5]       ; clock        ; clock       ; 1.000        ; 0.003      ; 15.612     ;
; -14.559 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; 0.001      ; 15.598     ;
; -14.550 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[2][4]       ; clock        ; clock       ; 1.000        ; 0.001      ; 15.589     ;
; -14.550 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[2][2]       ; clock        ; clock       ; 1.000        ; 0.001      ; 15.589     ;
; -14.541 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][1]      ; clock        ; clock       ; 1.000        ; -0.005     ; 15.574     ;
; -14.521 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[25][0]      ; clock        ; clock       ; 1.000        ; -0.005     ; 15.554     ;
; -14.520 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[25][4]      ; clock        ; clock       ; 1.000        ; 0.000      ; 15.558     ;
; -14.520 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[25][3]      ; clock        ; clock       ; 1.000        ; 0.000      ; 15.558     ;
; -14.499 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[25][5]      ; clock        ; clock       ; 1.000        ; 0.003      ; 15.540     ;
; -14.470 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[16][0]      ; clock        ; clock       ; 1.000        ; 0.001      ; 15.509     ;
; -14.470 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[16][5]      ; clock        ; clock       ; 1.000        ; 0.001      ; 15.509     ;
; -14.470 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[16][2]      ; clock        ; clock       ; 1.000        ; 0.001      ; 15.509     ;
; -14.470 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[16][3]      ; clock        ; clock       ; 1.000        ; 0.001      ; 15.509     ;
; -14.407 ; bjt26:inst11|memory[16][1]                           ; g07_register6:inst9|data_out[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 15.442     ;
; -14.407 ; bjt26:inst11|memory[16][1]                           ; g07_register6:inst9|data_out[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 15.442     ;
; -14.392 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[7][5]       ; clock        ; clock       ; 1.000        ; 0.005      ; 15.435     ;
; -14.380 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; 0.003      ; 15.421     ;
; -14.373 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[0][4]       ; clock        ; clock       ; 1.000        ; 0.001      ; 15.412     ;
; -14.371 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[2][4]       ; clock        ; clock       ; 1.000        ; 0.003      ; 15.412     ;
; -14.371 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[2][2]       ; clock        ; clock       ; 1.000        ; 0.003      ; 15.412     ;
; -14.362 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[17][1]      ; clock        ; clock       ; 1.000        ; -0.003     ; 15.397     ;
; -14.342 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[25][0]      ; clock        ; clock       ; 1.000        ; -0.003     ; 15.377     ;
; -14.341 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[7][5]       ; clock        ; clock       ; 1.000        ; 0.003      ; 15.382     ;
; -14.341 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[25][4]      ; clock        ; clock       ; 1.000        ; 0.002      ; 15.381     ;
; -14.341 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[25][3]      ; clock        ; clock       ; 1.000        ; 0.002      ; 15.381     ;
; -14.336 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[7][5]       ; clock        ; clock       ; 1.000        ; 0.002      ; 15.376     ;
; -14.329 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; 0.001      ; 15.368     ;
; -14.324 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; 0.000      ; 15.362     ;
; -14.320 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][4]       ; clock        ; clock       ; 1.000        ; 0.001      ; 15.359     ;
; -14.320 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][2]       ; clock        ; clock       ; 1.000        ; 0.001      ; 15.359     ;
; -14.320 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[25][5]      ; clock        ; clock       ; 1.000        ; 0.005      ; 15.363     ;
; -14.315 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[2][4]       ; clock        ; clock       ; 1.000        ; 0.000      ; 15.353     ;
; -14.315 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[2][2]       ; clock        ; clock       ; 1.000        ; 0.000      ; 15.353     ;
; -14.311 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][1]      ; clock        ; clock       ; 1.000        ; -0.005     ; 15.344     ;
; -14.306 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[17][1]      ; clock        ; clock       ; 1.000        ; -0.006     ; 15.338     ;
; -14.291 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[25][0]      ; clock        ; clock       ; 1.000        ; -0.005     ; 15.324     ;
; -14.291 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[16][0]      ; clock        ; clock       ; 1.000        ; 0.003      ; 15.332     ;
; -14.291 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[16][5]      ; clock        ; clock       ; 1.000        ; 0.003      ; 15.332     ;
; -14.291 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[16][2]      ; clock        ; clock       ; 1.000        ; 0.003      ; 15.332     ;
; -14.291 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[16][3]      ; clock        ; clock       ; 1.000        ; 0.003      ; 15.332     ;
; -14.290 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[25][4]      ; clock        ; clock       ; 1.000        ; 0.000      ; 15.328     ;
; -14.290 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[25][3]      ; clock        ; clock       ; 1.000        ; 0.000      ; 15.328     ;
; -14.286 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[25][0]      ; clock        ; clock       ; 1.000        ; -0.006     ; 15.318     ;
; -14.285 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[25][4]      ; clock        ; clock       ; 1.000        ; -0.001     ; 15.322     ;
; -14.285 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[25][3]      ; clock        ; clock       ; 1.000        ; -0.001     ; 15.322     ;
; -14.269 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[25][5]      ; clock        ; clock       ; 1.000        ; 0.003      ; 15.310     ;
; -14.264 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[25][5]      ; clock        ; clock       ; 1.000        ; 0.002      ; 15.304     ;
; -14.248 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[7][5]       ; clock        ; clock       ; 1.000        ; 0.003      ; 15.289     ;
; -14.240 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[16][0]      ; clock        ; clock       ; 1.000        ; 0.001      ; 15.279     ;
; -14.240 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[16][5]      ; clock        ; clock       ; 1.000        ; 0.001      ; 15.279     ;
; -14.240 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[16][2]      ; clock        ; clock       ; 1.000        ; 0.001      ; 15.279     ;
; -14.240 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[16][3]      ; clock        ; clock       ; 1.000        ; 0.001      ; 15.279     ;
; -14.236 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; 0.001      ; 15.275     ;
; -14.235 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[16][0]      ; clock        ; clock       ; 1.000        ; 0.000      ; 15.273     ;
; -14.235 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[16][5]      ; clock        ; clock       ; 1.000        ; 0.000      ; 15.273     ;
; -14.235 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[16][2]      ; clock        ; clock       ; 1.000        ; 0.000      ; 15.273     ;
; -14.235 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[16][3]      ; clock        ; clock       ; 1.000        ; 0.000      ; 15.273     ;
; -14.234 ; bjt26:inst11|memory[17][2]                           ; bjt26:inst11|memory[7][5]       ; clock        ; clock       ; 1.000        ; 0.005      ; 15.277     ;
; -14.227 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[2][4]       ; clock        ; clock       ; 1.000        ; 0.001      ; 15.266     ;
; -14.227 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[2][2]       ; clock        ; clock       ; 1.000        ; 0.001      ; 15.266     ;
; -14.222 ; bjt26:inst11|memory[17][2]                           ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; 0.003      ; 15.263     ;
; -14.218 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[17][1]      ; clock        ; clock       ; 1.000        ; -0.005     ; 15.251     ;
; -14.213 ; bjt26:inst11|memory[17][2]                           ; bjt26:inst11|memory[2][4]       ; clock        ; clock       ; 1.000        ; 0.003      ; 15.254     ;
; -14.213 ; bjt26:inst11|memory[17][2]                           ; bjt26:inst11|memory[2][2]       ; clock        ; clock       ; 1.000        ; 0.003      ; 15.254     ;
; -14.204 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][2]      ; clock        ; clock       ; 1.000        ; -0.002     ; 15.240     ;
; -14.204 ; bjt26:inst11|memory[17][2]                           ; bjt26:inst11|memory[17][1]      ; clock        ; clock       ; 1.000        ; -0.003     ; 15.239     ;
; -14.201 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; g07_register6:inst9|data_out[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 15.239     ;
; -14.201 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; g07_register6:inst9|data_out[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 15.239     ;
; -14.198 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[25][0]      ; clock        ; clock       ; 1.000        ; -0.005     ; 15.231     ;
; -14.197 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[25][4]      ; clock        ; clock       ; 1.000        ; 0.000      ; 15.235     ;
; -14.197 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[25][3]      ; clock        ; clock       ; 1.000        ; 0.000      ; 15.235     ;
; -14.194 ; bjt26:inst11|memory[16][1]                           ; g07_register6:inst9|data_out[0] ; clock        ; clock       ; 1.000        ; -0.002     ; 15.230     ;
; -14.194 ; bjt26:inst11|memory[16][1]                           ; g07_register6:inst9|data_out[4] ; clock        ; clock       ; 1.000        ; -0.002     ; 15.230     ;
; -14.194 ; bjt26:inst11|memory[16][1]                           ; g07_register6:inst9|data_out[1] ; clock        ; clock       ; 1.000        ; -0.002     ; 15.230     ;
; -14.194 ; bjt26:inst11|memory[16][1]                           ; g07_register6:inst9|data_out[2] ; clock        ; clock       ; 1.000        ; -0.002     ; 15.230     ;
; -14.194 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[0][4]       ; clock        ; clock       ; 1.000        ; 0.003      ; 15.235     ;
; -14.184 ; bjt26:inst11|memory[17][2]                           ; bjt26:inst11|memory[25][0]      ; clock        ; clock       ; 1.000        ; -0.003     ; 15.219     ;
; -14.183 ; bjt26:inst11|memory[17][2]                           ; bjt26:inst11|memory[25][4]      ; clock        ; clock       ; 1.000        ; 0.002      ; 15.223     ;
; -14.183 ; bjt26:inst11|memory[17][2]                           ; bjt26:inst11|memory[25][3]      ; clock        ; clock       ; 1.000        ; 0.002      ; 15.223     ;
; -14.182 ; bjt26:inst11|memory[16][3]                           ; bjt26:inst11|memory[7][5]       ; clock        ; clock       ; 1.000        ; 0.002      ; 15.222     ;
; -14.176 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[25][5]      ; clock        ; clock       ; 1.000        ; 0.003      ; 15.217     ;
; -14.170 ; bjt26:inst11|memory[16][3]                           ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; 0.000      ; 15.208     ;
; -14.162 ; bjt26:inst11|memory[17][2]                           ; bjt26:inst11|memory[25][5]      ; clock        ; clock       ; 1.000        ; 0.005      ; 15.205     ;
; -14.161 ; bjt26:inst11|memory[16][3]                           ; bjt26:inst11|memory[2][4]       ; clock        ; clock       ; 1.000        ; 0.000      ; 15.199     ;
; -14.161 ; bjt26:inst11|memory[16][3]                           ; bjt26:inst11|memory[2][2]       ; clock        ; clock       ; 1.000        ; 0.000      ; 15.199     ;
; -14.156 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[6][0]       ; clock        ; clock       ; 1.000        ; -0.001     ; 15.193     ;
; -14.156 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[6][4]       ; clock        ; clock       ; 1.000        ; -0.001     ; 15.193     ;
; -14.156 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[6][1]       ; clock        ; clock       ; 1.000        ; -0.001     ; 15.193     ;
; -14.156 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[6][2]       ; clock        ; clock       ; 1.000        ; -0.001     ; 15.193     ;
; -14.156 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[6][5]       ; clock        ; clock       ; 1.000        ; -0.001     ; 15.193     ;
; -14.156 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[6][3]       ; clock        ; clock       ; 1.000        ; -0.001     ; 15.193     ;
; -14.156 ; bjt26:inst11|memory[9][4]                            ; bjt26:inst11|memory[7][5]       ; clock        ; clock       ; 1.000        ; 0.004      ; 15.198     ;
; -14.152 ; bjt26:inst11|memory[16][3]                           ; bjt26:inst11|memory[17][1]      ; clock        ; clock       ; 1.000        ; -0.006     ; 15.184     ;
; -14.149 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|t_num[4]           ; clock        ; clock       ; 1.000        ; 0.004      ; 15.191     ;
; -14.149 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|t_num[1]           ; clock        ; clock       ; 1.000        ; 0.004      ; 15.191     ;
; -14.149 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|t_num[2]           ; clock        ; clock       ; 1.000        ; 0.004      ; 15.191     ;
; -14.149 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[25][1]      ; clock        ; clock       ; 1.000        ; 0.004      ; 15.191     ;
; -14.149 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[25][2]      ; clock        ; clock       ; 1.000        ; 0.004      ; 15.191     ;
; -14.149 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|t_num[3]           ; clock        ; clock       ; 1.000        ; 0.004      ; 15.191     ;
; -14.149 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|t_num[0]           ; clock        ; clock       ; 1.000        ; 0.004      ; 15.191     ;
+---------+------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'g07_dealerFSM:inst23|state.D'                                                                                                                                                                            ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -2.444 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.482      ;
; -2.444 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.482      ;
; -2.444 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.482      ;
; -2.444 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.482      ;
; -2.444 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.482      ;
; -2.444 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.482      ;
; -2.358 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.396      ;
; -2.358 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.396      ;
; -2.358 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.396      ;
; -2.358 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.396      ;
; -2.358 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.396      ;
; -2.358 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.396      ;
; -2.294 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.332      ;
; -2.294 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.332      ;
; -2.294 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.332      ;
; -2.294 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.332      ;
; -2.294 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.332      ;
; -2.294 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.332      ;
; -2.246 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.284      ;
; -2.246 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.284      ;
; -2.246 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.284      ;
; -2.246 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.284      ;
; -2.246 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.284      ;
; -2.246 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.284      ;
; -2.142 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.180      ;
; -2.142 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.180      ;
; -2.142 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.180      ;
; -2.142 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.180      ;
; -2.142 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.180      ;
; -2.142 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.180      ;
; -2.087 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.125      ;
; -2.087 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.125      ;
; -2.087 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.125      ;
; -2.087 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.125      ;
; -2.087 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.125      ;
; -2.087 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 3.125      ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                           ;
+--------+------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -2.500 ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.B         ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.861      ; 0.924      ;
; -2.229 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.PILE          ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.860      ; 1.194      ;
; -2.229 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.HUM_RECV_CARD ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.860      ; 1.194      ;
; -2.000 ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.B         ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.861      ; 0.924      ;
; -1.729 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.PILE          ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.860      ; 1.194      ;
; -1.729 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.HUM_RECV_CARD ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.860      ; 1.194      ;
; -1.572 ; g07_dealerFSM:inst23|state.D ; compFSM:inst|state.E                 ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.856      ; 1.847      ;
; -1.569 ; g07_dealerFSM:inst23|state.D ; compFSM:inst|state.D                 ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.856      ; 1.850      ;
; -1.264 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.E             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.861      ; 2.160      ;
; -1.072 ; g07_dealerFSM:inst23|state.D ; compFSM:inst|state.E                 ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.856      ; 1.847      ;
; -1.069 ; g07_dealerFSM:inst23|state.D ; compFSM:inst|state.D                 ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.856      ; 1.850      ;
; -0.779 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.C             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.856      ; 2.640      ;
; -0.764 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.E             ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.861      ; 2.160      ;
; -0.578 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[50][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.850      ; 2.835      ;
; -0.578 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[50][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.850      ; 2.835      ;
; -0.571 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.850      ; 2.842      ;
; -0.475 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[10][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.862      ; 2.950      ;
; -0.475 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[10][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.862      ; 2.950      ;
; -0.475 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[10][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.862      ; 2.950      ;
; -0.475 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[10][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.862      ; 2.950      ;
; -0.475 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[10][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.862      ; 2.950      ;
; -0.469 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[11][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.862      ; 2.956      ;
; -0.469 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[11][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.862      ; 2.956      ;
; -0.469 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[11][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.862      ; 2.956      ;
; -0.433 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[15][0]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.861      ; 2.991      ;
; -0.433 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[15][3]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.861      ; 2.991      ;
; -0.295 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.851      ; 3.119      ;
; -0.295 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.851      ; 3.119      ;
; -0.295 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.851      ; 3.119      ;
; -0.279 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.C             ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.856      ; 2.640      ;
; -0.210 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[17][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.862      ; 3.215      ;
; -0.210 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[17][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.862      ; 3.215      ;
; -0.210 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[17][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.862      ; 3.215      ;
; -0.210 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[17][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.862      ; 3.215      ;
; -0.210 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[17][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.862      ; 3.215      ;
; -0.210 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[17][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.862      ; 3.215      ;
; -0.078 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[50][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.850      ; 2.835      ;
; -0.078 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[50][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.850      ; 2.835      ;
; -0.071 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.850      ; 2.842      ;
; -0.033 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.850      ; 3.380      ;
; -0.033 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.850      ; 3.380      ;
; -0.012 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.844      ; 3.395      ;
; -0.012 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.844      ; 3.395      ;
; -0.012 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.844      ; 3.395      ;
; 0.008  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[49][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.846      ; 3.417      ;
; 0.008  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[49][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.846      ; 3.417      ;
; 0.008  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[49][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.846      ; 3.417      ;
; 0.013  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[15][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.855      ; 3.431      ;
; 0.013  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[15][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.855      ; 3.431      ;
; 0.013  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[15][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.855      ; 3.431      ;
; 0.013  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[15][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.855      ; 3.431      ;
; 0.013  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[15][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.855      ; 3.431      ;
; 0.013  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[15][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.855      ; 3.431      ;
; 0.025  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[10][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.862      ; 2.950      ;
; 0.025  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[10][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.862      ; 2.950      ;
; 0.025  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[10][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.862      ; 2.950      ;
; 0.025  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[10][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.862      ; 2.950      ;
; 0.025  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[10][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.862      ; 2.950      ;
; 0.029  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[13][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.855      ; 3.447      ;
; 0.029  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[13][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.855      ; 3.447      ;
; 0.031  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[11][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.862      ; 2.956      ;
; 0.031  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[11][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.862      ; 2.956      ;
; 0.031  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[11][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.862      ; 2.956      ;
; 0.035  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[48][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.859      ; 3.457      ;
; 0.035  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[48][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.859      ; 3.457      ;
; 0.035  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[48][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.859      ; 3.457      ;
; 0.050  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[20][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.851      ; 3.464      ;
; 0.050  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[20][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.851      ; 3.464      ;
; 0.050  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[20][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.851      ; 3.464      ;
; 0.056  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[25][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.477      ;
; 0.056  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[25][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.477      ;
; 0.056  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[25][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.477      ;
; 0.056  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[25][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.477      ;
; 0.056  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[25][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.477      ;
; 0.059  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[26][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.851      ; 3.473      ;
; 0.059  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[26][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.851      ; 3.473      ;
; 0.059  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[26][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.851      ; 3.473      ;
; 0.065  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[41][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.844      ; 3.472      ;
; 0.065  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[41][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.844      ; 3.472      ;
; 0.065  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[41][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.844      ; 3.472      ;
; 0.065  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[41][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.844      ; 3.472      ;
; 0.067  ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[15][0]           ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.861      ; 2.991      ;
; 0.067  ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[15][3]           ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 2.861      ; 2.991      ;
; 0.075  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[40][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.844      ; 3.482      ;
; 0.075  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[40][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.844      ; 3.482      ;
; 0.075  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[40][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.844      ; 3.482      ;
; 0.075  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[40][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.844      ; 3.482      ;
; 0.080  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[23][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.501      ;
; 0.080  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[23][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.501      ;
; 0.080  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[23][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.501      ;
; 0.080  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[23][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.501      ;
; 0.080  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[23][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.501      ;
; 0.080  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[23][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.858      ; 3.501      ;
; 0.099  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.835      ; 3.497      ;
; 0.099  ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.835      ; 3.497      ;
; 0.102  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[8][1]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.857      ; 3.522      ;
; 0.102  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[8][5]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.857      ; 3.522      ;
; 0.102  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[8][2]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.857      ; 3.522      ;
; 0.102  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[8][3]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.857      ; 3.522      ;
; 0.102  ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[8][0]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 2.857      ; 3.522      ;
+--------+------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'g07_dealerFSM:inst23|state.D'                                                                                                                                                                            ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.971 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.257      ;
; 0.977 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.263      ;
; 0.987 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.273      ;
; 0.995 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.281      ;
; 1.018 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.305      ;
; 1.403 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.689      ;
; 1.409 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.695      ;
; 1.419 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.705      ;
; 1.427 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.713      ;
; 1.451 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.737      ;
; 1.483 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.769      ;
; 1.489 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.775      ;
; 1.499 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.785      ;
; 1.531 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.817      ;
; 1.563 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.849      ;
; 1.569 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.855      ;
; 1.579 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.865      ;
; 1.643 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.929      ;
; 1.649 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.935      ;
; 1.729 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.015      ;
; 1.909 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.195      ;
; 2.350 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.636      ;
; 2.350 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.636      ;
; 2.350 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.636      ;
; 2.350 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.636      ;
; 2.350 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.636      ;
; 2.519 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.805      ;
; 2.519 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.805      ;
; 2.519 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.805      ;
; 2.519 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.805      ;
; 2.639 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.925      ;
; 2.639 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.925      ;
; 2.651 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.937      ;
; 2.651 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.937      ;
; 2.651 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 2.937      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock'                                                                                                                                     ;
+--------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.048 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.086      ;
; -1.048 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.086      ;
; -1.048 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.086      ;
; -1.048 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.086      ;
; -1.048 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.086      ;
; -1.048 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 2.086      ;
; -0.891 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.929      ;
; -0.891 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.929      ;
; -0.891 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.929      ;
; -0.891 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.929      ;
; -0.891 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.929      ;
; -0.891 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.929      ;
+--------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock'                                                                                                                                     ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.643 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.929      ;
; 1.643 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.929      ;
; 1.643 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.929      ;
; 1.643 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.929      ;
; 1.643 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.929      ;
; 1.643 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.929      ;
; 1.800 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.086      ;
; 1.800 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.086      ;
; 1.800 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.086      ;
; 1.800 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.086      ;
; 1.800 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.086      ;
; 1.800 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 2.086      ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock ; Rise       ; clock                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[17][0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[17][0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[17][1] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'g07_dealerFSM:inst23|state.D'                                                                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst23|state.D|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst23|state.D|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst23|state.D~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst23|state.D~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst23|state.D~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst23|state.D~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[5]|clk       ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; downp     ; clock      ; 4.652 ; 4.652 ; Rise       ; clock           ;
; playp     ; clock      ; 4.395 ; 4.395 ; Rise       ; clock           ;
; resetp    ; clock      ; 5.571 ; 5.571 ; Rise       ; clock           ;
; upp       ; clock      ; 4.329 ; 4.329 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; downp     ; clock      ; -4.404 ; -4.404 ; Rise       ; clock           ;
; playp     ; clock      ; -4.147 ; -4.147 ; Rise       ; clock           ;
; resetp    ; clock      ; -4.129 ; -4.129 ; Rise       ; clock           ;
; upp       ; clock      ; -4.081 ; -4.081 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; d_led       ; clock      ; 11.546 ; 11.546 ; Rise       ; clock           ;
; gg_led      ; clock      ; 9.550  ; 9.550  ; Rise       ; clock           ;
; invalid_led ; clock      ; 9.008  ; 9.008  ; Rise       ; clock           ;
; l_led       ; clock      ; 11.311 ; 11.311 ; Rise       ; clock           ;
; notturn_led ; clock      ; 9.039  ; 9.039  ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 15.204 ; 15.204 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 14.567 ; 14.567 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 15.204 ; 15.204 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 14.540 ; 14.540 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 14.446 ; 14.446 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 14.688 ; 14.688 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 15.081 ; 15.081 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 17.728 ; 17.728 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 17.589 ; 17.589 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 17.361 ; 17.361 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 17.372 ; 17.372 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 17.402 ; 17.402 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 17.602 ; 17.602 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 17.675 ; 17.675 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 17.728 ; 17.728 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 23.685 ; 23.685 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 23.392 ; 23.392 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 23.478 ; 23.478 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 23.496 ; 23.496 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 23.685 ; 23.685 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 23.485 ; 23.485 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 23.513 ; 23.513 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 23.471 ; 23.471 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 20.837 ; 20.837 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 20.772 ; 20.772 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 20.634 ; 20.634 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 20.712 ; 20.712 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 20.837 ; 20.837 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 20.689 ; 20.689 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 20.718 ; 20.718 ; Rise       ; clock           ;
; turn_led    ; clock      ; 9.065  ; 9.065  ; Rise       ; clock           ;
; w_led       ; clock      ; 11.512 ; 11.512 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; d_led       ; clock      ; 9.547  ; 9.547  ; Rise       ; clock           ;
; gg_led      ; clock      ; 9.550  ; 9.550  ; Rise       ; clock           ;
; invalid_led ; clock      ; 9.008  ; 9.008  ; Rise       ; clock           ;
; l_led       ; clock      ; 10.577 ; 10.577 ; Rise       ; clock           ;
; notturn_led ; clock      ; 9.039  ; 9.039  ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 11.511 ; 11.511 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 11.628 ; 11.628 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 12.276 ; 12.276 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 11.601 ; 11.601 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 11.511 ; 11.511 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 11.752 ; 11.752 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 12.149 ; 12.149 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 12.621 ; 12.621 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 12.834 ; 12.834 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 12.621 ; 12.621 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 12.658 ; 12.658 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 12.660 ; 12.660 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 12.864 ; 12.864 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 12.958 ; 12.958 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 12.990 ; 12.990 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 12.410 ; 12.410 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 12.410 ; 12.410 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 12.787 ; 12.787 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 12.807 ; 12.807 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 12.704 ; 12.704 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 12.790 ; 12.790 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 12.819 ; 12.819 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 12.812 ; 12.812 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 11.549 ; 11.549 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 11.651 ; 11.651 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 11.549 ; 11.549 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 11.591 ; 11.591 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 11.708 ; 11.708 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 11.569 ; 11.569 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 11.589 ; 11.589 ; Rise       ; clock           ;
; turn_led    ; clock      ; 9.065  ; 9.065  ; Rise       ; clock           ;
; w_led       ; clock      ; 9.353  ; 9.353  ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+----------------+-------------+--------+--------+--------+--------+
; Input Port     ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+----------------+-------------+--------+--------+--------+--------+
; displaymode[0] ; svnll[0]    ; 13.222 ; 13.222 ; 13.222 ; 13.222 ;
; displaymode[0] ; svnll[2]    ; 13.859 ; 13.859 ; 13.859 ; 13.859 ;
; displaymode[0] ; svnll[3]    ; 13.195 ; 13.195 ; 13.195 ; 13.195 ;
; displaymode[0] ; svnll[4]    ; 13.101 ; 13.101 ; 13.101 ; 13.101 ;
; displaymode[0] ; svnll[5]    ; 13.343 ; 13.343 ; 13.343 ; 13.343 ;
; displaymode[0] ; svnll[6]    ; 13.736 ; 13.736 ; 13.736 ; 13.736 ;
; displaymode[0] ; svnlr[0]    ; 16.244 ; 16.244 ; 16.244 ; 16.244 ;
; displaymode[0] ; svnlr[1]    ; 16.016 ; 16.016 ; 16.016 ; 16.016 ;
; displaymode[0] ; svnlr[2]    ; 16.027 ; 16.027 ; 16.027 ; 16.027 ;
; displaymode[0] ; svnlr[3]    ; 16.057 ; 16.057 ; 16.057 ; 16.057 ;
; displaymode[0] ; svnlr[4]    ; 16.257 ; 16.257 ; 16.257 ; 16.257 ;
; displaymode[0] ; svnlr[5]    ; 16.330 ; 16.330 ; 16.330 ; 16.330 ;
; displaymode[0] ; svnlr[6]    ; 16.383 ; 16.383 ; 16.383 ; 16.383 ;
; displaymode[0] ; svnrl[0]    ; 15.397 ; 15.397 ; 15.397 ; 15.397 ;
; displaymode[0] ; svnrl[1]    ; 15.483 ; 15.483 ; 15.483 ; 15.483 ;
; displaymode[0] ; svnrl[2]    ; 15.501 ; 15.501 ; 15.501 ; 15.501 ;
; displaymode[0] ; svnrl[3]    ; 15.690 ; 15.690 ; 15.690 ; 15.690 ;
; displaymode[0] ; svnrl[4]    ; 15.490 ; 15.490 ; 15.490 ; 15.490 ;
; displaymode[0] ; svnrl[5]    ; 15.518 ; 15.518 ; 15.518 ; 15.518 ;
; displaymode[0] ; svnrl[6]    ; 15.476 ; 15.476 ; 15.476 ; 15.476 ;
; displaymode[0] ; svnrr[0]    ; 12.777 ; 12.777 ; 12.777 ; 12.777 ;
; displaymode[0] ; svnrr[2]    ; 12.639 ; 12.639 ; 12.639 ; 12.639 ;
; displaymode[0] ; svnrr[3]    ; 12.717 ; 12.717 ; 12.717 ; 12.717 ;
; displaymode[0] ; svnrr[4]    ; 12.842 ; 12.842 ; 12.842 ; 12.842 ;
; displaymode[0] ; svnrr[5]    ; 12.694 ; 12.694 ; 12.694 ; 12.694 ;
; displaymode[0] ; svnrr[6]    ; 12.723 ; 12.723 ; 12.723 ; 12.723 ;
; displaymode[1] ; svnll[0]    ; 13.145 ; 13.145 ; 13.145 ; 13.145 ;
; displaymode[1] ; svnll[2]    ; 13.782 ; 13.782 ; 13.782 ; 13.782 ;
; displaymode[1] ; svnll[3]    ; 13.118 ; 13.118 ; 13.118 ; 13.118 ;
; displaymode[1] ; svnll[4]    ; 13.024 ; 13.024 ; 13.024 ; 13.024 ;
; displaymode[1] ; svnll[5]    ; 13.266 ; 13.266 ; 13.266 ; 13.266 ;
; displaymode[1] ; svnll[6]    ; 13.659 ; 13.486 ; 13.486 ; 13.659 ;
; displaymode[1] ; svnlr[0]    ; 16.167 ; 16.167 ; 16.167 ; 16.167 ;
; displaymode[1] ; svnlr[1]    ; 15.939 ; 15.939 ; 15.939 ; 15.939 ;
; displaymode[1] ; svnlr[2]    ; 15.950 ; 15.950 ; 15.950 ; 15.950 ;
; displaymode[1] ; svnlr[3]    ; 15.980 ; 15.980 ; 15.980 ; 15.980 ;
; displaymode[1] ; svnlr[4]    ; 16.180 ; 16.180 ; 16.180 ; 16.180 ;
; displaymode[1] ; svnlr[5]    ; 16.253 ; 16.253 ; 16.253 ; 16.253 ;
; displaymode[1] ; svnlr[6]    ; 16.306 ; 16.306 ; 16.306 ; 16.306 ;
; displaymode[1] ; svnrl[0]    ; 15.540 ; 15.540 ; 15.540 ; 15.540 ;
; displaymode[1] ; svnrl[1]    ; 15.626 ; 15.626 ; 15.626 ; 15.626 ;
; displaymode[1] ; svnrl[2]    ; 15.644 ; 15.644 ; 15.644 ; 15.644 ;
; displaymode[1] ; svnrl[3]    ; 15.833 ; 15.833 ; 15.833 ; 15.833 ;
; displaymode[1] ; svnrl[4]    ; 15.633 ; 15.633 ; 15.633 ; 15.633 ;
; displaymode[1] ; svnrl[5]    ; 15.661 ; 15.661 ; 15.661 ; 15.661 ;
; displaymode[1] ; svnrl[6]    ; 15.619 ; 15.619 ; 15.619 ; 15.619 ;
; displaymode[1] ; svnrr[0]    ; 12.920 ; 12.920 ; 12.920 ; 12.920 ;
; displaymode[1] ; svnrr[2]    ; 12.782 ; 12.782 ; 12.782 ; 12.782 ;
; displaymode[1] ; svnrr[3]    ; 12.860 ; 12.860 ; 12.860 ; 12.860 ;
; displaymode[1] ; svnrr[4]    ; 12.985 ; 12.985 ; 12.985 ; 12.985 ;
; displaymode[1] ; svnrr[5]    ; 12.837 ; 12.837 ; 12.837 ; 12.837 ;
; displaymode[1] ; svnrr[6]    ; 12.866 ; 12.032 ; 12.032 ; 12.866 ;
+----------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+----------------+-------------+--------+--------+--------+--------+
; Input Port     ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+----------------+-------------+--------+--------+--------+--------+
; displaymode[0] ; svnll[0]    ; 10.785 ; 10.785 ; 10.785 ; 10.785 ;
; displaymode[0] ; svnll[2]    ; 11.433 ; 11.433 ; 11.433 ; 11.433 ;
; displaymode[0] ; svnll[3]    ; 10.758 ; 10.758 ; 10.758 ; 10.758 ;
; displaymode[0] ; svnll[4]    ; 11.041 ; 10.668 ; 10.668 ; 11.041 ;
; displaymode[0] ; svnll[5]    ; 10.909 ; 10.909 ; 10.909 ; 10.909 ;
; displaymode[0] ; svnll[6]    ; 11.306 ; 12.017 ; 12.017 ; 11.306 ;
; displaymode[0] ; svnlr[0]    ; 11.872 ; 11.872 ; 11.872 ; 11.872 ;
; displaymode[0] ; svnlr[1]    ; 11.659 ; 11.659 ; 11.659 ; 11.659 ;
; displaymode[0] ; svnlr[2]    ; 11.696 ; 11.696 ; 11.696 ; 11.696 ;
; displaymode[0] ; svnlr[3]    ; 11.698 ; 11.698 ; 11.698 ; 11.698 ;
; displaymode[0] ; svnlr[4]    ; 11.902 ; 11.902 ; 11.902 ; 11.902 ;
; displaymode[0] ; svnlr[5]    ; 11.996 ; 11.996 ; 11.996 ; 11.996 ;
; displaymode[0] ; svnlr[6]    ; 12.028 ; 12.028 ; 12.028 ; 12.028 ;
; displaymode[0] ; svnrl[0]    ; 10.856 ; 10.856 ; 10.856 ; 10.856 ;
; displaymode[0] ; svnrl[1]    ; 11.233 ; 11.233 ; 11.233 ; 11.233 ;
; displaymode[0] ; svnrl[2]    ; 11.253 ; 11.253 ; 11.253 ; 11.253 ;
; displaymode[0] ; svnrl[3]    ; 11.150 ; 11.150 ; 11.150 ; 11.150 ;
; displaymode[0] ; svnrl[4]    ; 11.236 ; 11.236 ; 11.236 ; 11.236 ;
; displaymode[0] ; svnrl[5]    ; 11.265 ; 11.265 ; 11.265 ; 11.265 ;
; displaymode[0] ; svnrl[6]    ; 11.258 ; 11.258 ; 11.258 ; 11.258 ;
; displaymode[0] ; svnrr[0]    ; 10.270 ; 10.270 ; 10.270 ; 10.270 ;
; displaymode[0] ; svnrr[2]    ; 10.168 ; 10.168 ; 10.168 ; 10.168 ;
; displaymode[0] ; svnrr[3]    ; 10.210 ; 10.210 ; 10.210 ; 10.210 ;
; displaymode[0] ; svnrr[4]    ; 10.327 ; 10.327 ; 10.327 ; 10.327 ;
; displaymode[0] ; svnrr[5]    ; 10.188 ; 10.188 ; 10.188 ; 10.188 ;
; displaymode[0] ; svnrr[6]    ; 10.208 ; 10.208 ; 10.208 ; 10.208 ;
; displaymode[1] ; svnll[0]    ; 10.229 ; 10.229 ; 10.229 ; 10.229 ;
; displaymode[1] ; svnll[2]    ; 10.877 ; 10.877 ; 10.877 ; 10.877 ;
; displaymode[1] ; svnll[3]    ; 10.202 ; 10.202 ; 10.202 ; 10.202 ;
; displaymode[1] ; svnll[4]    ; 10.399 ; 10.112 ; 10.112 ; 10.399 ;
; displaymode[1] ; svnll[5]    ; 10.353 ; 10.353 ; 10.353 ; 10.353 ;
; displaymode[1] ; svnll[6]    ; 10.750 ; 11.030 ; 11.030 ; 10.750 ;
; displaymode[1] ; svnlr[0]    ; 11.799 ; 11.799 ; 11.799 ; 11.799 ;
; displaymode[1] ; svnlr[1]    ; 11.586 ; 11.586 ; 11.586 ; 11.586 ;
; displaymode[1] ; svnlr[2]    ; 11.623 ; 11.623 ; 11.623 ; 11.623 ;
; displaymode[1] ; svnlr[3]    ; 11.625 ; 11.625 ; 11.625 ; 11.625 ;
; displaymode[1] ; svnlr[4]    ; 11.829 ; 11.829 ; 11.829 ; 11.829 ;
; displaymode[1] ; svnlr[5]    ; 11.923 ; 11.923 ; 11.923 ; 11.923 ;
; displaymode[1] ; svnlr[6]    ; 11.955 ; 11.955 ; 11.955 ; 11.955 ;
; displaymode[1] ; svnrl[0]    ; 9.879  ; 9.879  ; 9.879  ; 9.879  ;
; displaymode[1] ; svnrl[1]    ; 10.256 ; 10.256 ; 10.256 ; 10.256 ;
; displaymode[1] ; svnrl[2]    ; 10.276 ; 10.276 ; 10.276 ; 10.276 ;
; displaymode[1] ; svnrl[3]    ; 10.173 ; 10.173 ; 10.173 ; 10.173 ;
; displaymode[1] ; svnrl[4]    ; 10.259 ; 10.259 ; 10.259 ; 10.259 ;
; displaymode[1] ; svnrl[5]    ; 10.288 ; 10.288 ; 10.288 ; 10.288 ;
; displaymode[1] ; svnrl[6]    ; 10.281 ; 10.281 ; 10.281 ; 10.281 ;
; displaymode[1] ; svnrr[0]    ; 9.459  ; 9.459  ; 9.459  ; 9.459  ;
; displaymode[1] ; svnrr[2]    ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; displaymode[1] ; svnrr[3]    ; 9.399  ; 9.399  ; 9.399  ; 9.399  ;
; displaymode[1] ; svnrr[4]    ; 9.519  ; 9.519  ; 9.519  ; 9.519  ;
; displaymode[1] ; svnrr[5]    ; 9.377  ; 9.377  ; 9.377  ; 9.377  ;
; displaymode[1] ; svnrr[6]    ; 9.398  ; 9.398  ; 9.398  ; 9.398  ;
+----------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------+
; Fast Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clock                        ; -4.744 ; -1743.707     ;
; g07_dealerFSM:inst23|state.D ; -0.361 ; -2.166        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clock                        ; -1.692 ; -300.674      ;
; g07_dealerFSM:inst23|state.D ; 0.357  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.078 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.749 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clock                        ; -1.380 ; -786.380      ;
; g07_dealerFSM:inst23|state.D ; -0.500 ; -6.000        ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                             ;
+--------+------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -4.744 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.776      ;
; -4.730 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[2][4]       ; clock        ; clock       ; 1.000        ; 0.000      ; 5.762      ;
; -4.730 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[2][2]       ; clock        ; clock       ; 1.000        ; 0.000      ; 5.762      ;
; -4.729 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][1]      ; clock        ; clock       ; 1.000        ; -0.005     ; 5.756      ;
; -4.727 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[25][0]      ; clock        ; clock       ; 1.000        ; -0.005     ; 5.754      ;
; -4.720 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[25][4]      ; clock        ; clock       ; 1.000        ; -0.001     ; 5.751      ;
; -4.720 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[25][3]      ; clock        ; clock       ; 1.000        ; -0.001     ; 5.751      ;
; -4.703 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[7][5]       ; clock        ; clock       ; 1.000        ; 0.002      ; 5.737      ;
; -4.698 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[25][5]      ; clock        ; clock       ; 1.000        ; 0.002      ; 5.732      ;
; -4.698 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.730      ;
; -4.690 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[16][0]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.722      ;
; -4.690 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[16][5]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.722      ;
; -4.690 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[16][2]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.722      ;
; -4.690 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[16][3]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.722      ;
; -4.689 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; 0.002      ; 5.723      ;
; -4.684 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][4]       ; clock        ; clock       ; 1.000        ; 0.000      ; 5.716      ;
; -4.684 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[2][2]       ; clock        ; clock       ; 1.000        ; 0.000      ; 5.716      ;
; -4.683 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[17][1]      ; clock        ; clock       ; 1.000        ; -0.005     ; 5.710      ;
; -4.681 ; bjt26:inst11|memory[16][1]                           ; g07_register6:inst9|data_out[3] ; clock        ; clock       ; 1.000        ; -0.003     ; 5.710      ;
; -4.681 ; bjt26:inst11|memory[16][1]                           ; g07_register6:inst9|data_out[5] ; clock        ; clock       ; 1.000        ; -0.003     ; 5.710      ;
; -4.681 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[25][0]      ; clock        ; clock       ; 1.000        ; -0.005     ; 5.708      ;
; -4.675 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[2][4]       ; clock        ; clock       ; 1.000        ; 0.002      ; 5.709      ;
; -4.675 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[2][2]       ; clock        ; clock       ; 1.000        ; 0.002      ; 5.709      ;
; -4.674 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[25][4]      ; clock        ; clock       ; 1.000        ; -0.001     ; 5.705      ;
; -4.674 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[25][3]      ; clock        ; clock       ; 1.000        ; -0.001     ; 5.705      ;
; -4.674 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[17][1]      ; clock        ; clock       ; 1.000        ; -0.003     ; 5.703      ;
; -4.672 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[25][0]      ; clock        ; clock       ; 1.000        ; -0.003     ; 5.701      ;
; -4.665 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.697      ;
; -4.665 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.697      ;
; -4.665 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[25][4]      ; clock        ; clock       ; 1.000        ; 0.001      ; 5.698      ;
; -4.665 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[25][3]      ; clock        ; clock       ; 1.000        ; 0.001      ; 5.698      ;
; -4.657 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[7][5]       ; clock        ; clock       ; 1.000        ; 0.002      ; 5.691      ;
; -4.655 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[0][4]       ; clock        ; clock       ; 1.000        ; 0.000      ; 5.687      ;
; -4.652 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[25][5]      ; clock        ; clock       ; 1.000        ; 0.002      ; 5.686      ;
; -4.651 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[2][4]       ; clock        ; clock       ; 1.000        ; 0.000      ; 5.683      ;
; -4.651 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[2][2]       ; clock        ; clock       ; 1.000        ; 0.000      ; 5.683      ;
; -4.651 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[2][4]       ; clock        ; clock       ; 1.000        ; 0.000      ; 5.683      ;
; -4.651 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[2][2]       ; clock        ; clock       ; 1.000        ; 0.000      ; 5.683      ;
; -4.650 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[17][1]      ; clock        ; clock       ; 1.000        ; -0.005     ; 5.677      ;
; -4.650 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[17][1]      ; clock        ; clock       ; 1.000        ; -0.005     ; 5.677      ;
; -4.648 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[25][0]      ; clock        ; clock       ; 1.000        ; -0.005     ; 5.675      ;
; -4.648 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[25][0]      ; clock        ; clock       ; 1.000        ; -0.005     ; 5.675      ;
; -4.648 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[7][5]       ; clock        ; clock       ; 1.000        ; 0.004      ; 5.684      ;
; -4.644 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[16][0]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.676      ;
; -4.644 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[16][5]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.676      ;
; -4.644 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[16][2]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.676      ;
; -4.644 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[16][3]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.676      ;
; -4.643 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[25][5]      ; clock        ; clock       ; 1.000        ; 0.004      ; 5.679      ;
; -4.641 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[25][4]      ; clock        ; clock       ; 1.000        ; -0.001     ; 5.672      ;
; -4.641 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[25][3]      ; clock        ; clock       ; 1.000        ; -0.001     ; 5.672      ;
; -4.641 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[25][4]      ; clock        ; clock       ; 1.000        ; -0.001     ; 5.672      ;
; -4.641 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[25][3]      ; clock        ; clock       ; 1.000        ; -0.001     ; 5.672      ;
; -4.635 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[16][0]      ; clock        ; clock       ; 1.000        ; 0.002      ; 5.669      ;
; -4.635 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[16][5]      ; clock        ; clock       ; 1.000        ; 0.002      ; 5.669      ;
; -4.635 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[16][2]      ; clock        ; clock       ; 1.000        ; 0.002      ; 5.669      ;
; -4.635 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[16][3]      ; clock        ; clock       ; 1.000        ; 0.002      ; 5.669      ;
; -4.624 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[7][5]       ; clock        ; clock       ; 1.000        ; 0.002      ; 5.658      ;
; -4.624 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[7][5]       ; clock        ; clock       ; 1.000        ; 0.002      ; 5.658      ;
; -4.619 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[25][5]      ; clock        ; clock       ; 1.000        ; 0.002      ; 5.653      ;
; -4.619 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[25][5]      ; clock        ; clock       ; 1.000        ; 0.002      ; 5.653      ;
; -4.618 ; bjt26:inst11|memory[16][1]                           ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; -0.002     ; 5.648      ;
; -4.611 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[16][0]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.643      ;
; -4.611 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[16][5]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.643      ;
; -4.611 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[16][2]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.643      ;
; -4.611 ; bjt26:inst11|memory[16][2]                           ; bjt26:inst11|memory[16][3]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.643      ;
; -4.611 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[16][0]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.643      ;
; -4.611 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[16][5]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.643      ;
; -4.611 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[16][2]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.643      ;
; -4.611 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[1] ; bjt26:inst11|memory[16][3]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.643      ;
; -4.609 ; bjt26:inst11|memory[16][1]                           ; g07_register6:inst9|data_out[0] ; clock        ; clock       ; 1.000        ; -0.002     ; 5.639      ;
; -4.609 ; bjt26:inst11|memory[16][1]                           ; g07_register6:inst9|data_out[4] ; clock        ; clock       ; 1.000        ; -0.002     ; 5.639      ;
; -4.609 ; bjt26:inst11|memory[16][1]                           ; g07_register6:inst9|data_out[1] ; clock        ; clock       ; 1.000        ; -0.002     ; 5.639      ;
; -4.609 ; bjt26:inst11|memory[16][1]                           ; g07_register6:inst9|data_out[2] ; clock        ; clock       ; 1.000        ; -0.002     ; 5.639      ;
; -4.609 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[2] ; bjt26:inst11|memory[0][4]       ; clock        ; clock       ; 1.000        ; 0.000      ; 5.641      ;
; -4.604 ; bjt26:inst11|memory[16][1]                           ; bjt26:inst11|memory[2][4]       ; clock        ; clock       ; 1.000        ; -0.002     ; 5.634      ;
; -4.604 ; bjt26:inst11|memory[16][1]                           ; bjt26:inst11|memory[2][2]       ; clock        ; clock       ; 1.000        ; -0.002     ; 5.634      ;
; -4.603 ; bjt26:inst11|memory[17][2]                           ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; 0.002      ; 5.637      ;
; -4.603 ; bjt26:inst11|memory[16][1]                           ; bjt26:inst11|memory[17][1]      ; clock        ; clock       ; 1.000        ; -0.007     ; 5.628      ;
; -4.601 ; bjt26:inst11|memory[16][1]                           ; bjt26:inst11|memory[25][0]      ; clock        ; clock       ; 1.000        ; -0.007     ; 5.626      ;
; -4.600 ; bjt26:inst11|memory[17][4]                           ; bjt26:inst11|memory[0][4]       ; clock        ; clock       ; 1.000        ; 0.002      ; 5.634      ;
; -4.600 ; bjt26:inst11|memory[16][3]                           ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; 0.000      ; 5.632      ;
; -4.599 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[17][2]      ; clock        ; clock       ; 1.000        ; -0.002     ; 5.629      ;
; -4.598 ; bjt26:inst11|memory[9][4]                            ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; 0.001      ; 5.631      ;
; -4.598 ; bjt26:inst11|memory[12][2]                           ; bjt26:inst11|memory[17][0]      ; clock        ; clock       ; 1.000        ; 0.005      ; 5.635      ;
; -4.595 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; g07_register6:inst9|data_out[3] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.626      ;
; -4.595 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; g07_register6:inst9|data_out[5] ; clock        ; clock       ; 1.000        ; -0.001     ; 5.626      ;
; -4.594 ; bjt26:inst11|memory[16][1]                           ; bjt26:inst11|memory[25][4]      ; clock        ; clock       ; 1.000        ; -0.003     ; 5.623      ;
; -4.594 ; bjt26:inst11|memory[16][1]                           ; bjt26:inst11|memory[25][3]      ; clock        ; clock       ; 1.000        ; -0.003     ; 5.623      ;
; -4.589 ; bjt26:inst11|memory[17][2]                           ; bjt26:inst11|memory[2][4]       ; clock        ; clock       ; 1.000        ; 0.002      ; 5.623      ;
; -4.589 ; bjt26:inst11|memory[17][2]                           ; bjt26:inst11|memory[2][2]       ; clock        ; clock       ; 1.000        ; 0.002      ; 5.623      ;
; -4.588 ; bjt26:inst11|memory[17][2]                           ; bjt26:inst11|memory[17][1]      ; clock        ; clock       ; 1.000        ; -0.003     ; 5.617      ;
; -4.586 ; bjt26:inst11|memory[17][2]                           ; bjt26:inst11|memory[25][0]      ; clock        ; clock       ; 1.000        ; -0.003     ; 5.615      ;
; -4.586 ; bjt26:inst11|memory[16][3]                           ; bjt26:inst11|memory[2][4]       ; clock        ; clock       ; 1.000        ; 0.000      ; 5.618      ;
; -4.586 ; bjt26:inst11|memory[16][3]                           ; bjt26:inst11|memory[2][2]       ; clock        ; clock       ; 1.000        ; 0.000      ; 5.618      ;
; -4.585 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[10][0]      ; clock        ; clock       ; 1.000        ; 0.002      ; 5.619      ;
; -4.585 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[10][4]      ; clock        ; clock       ; 1.000        ; 0.002      ; 5.619      ;
; -4.585 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[10][1]      ; clock        ; clock       ; 1.000        ; 0.002      ; 5.619      ;
; -4.585 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[10][5]      ; clock        ; clock       ; 1.000        ; 0.002      ; 5.619      ;
; -4.585 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[10][2]      ; clock        ; clock       ; 1.000        ; 0.002      ; 5.619      ;
; -4.585 ; lpm_counter:inst12|cntr_t9e:auto_generated|safe_q[0] ; bjt26:inst11|memory[10][3]      ; clock        ; clock       ; 1.000        ; 0.002      ; 5.619      ;
+--------+------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'g07_dealerFSM:inst23|state.D'                                                                                                                                                                            ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.361 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.393      ;
; -0.361 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.393      ;
; -0.361 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.393      ;
; -0.361 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.393      ;
; -0.361 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.393      ;
; -0.361 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.393      ;
; -0.325 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.357      ;
; -0.301 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.333      ;
; -0.301 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.333      ;
; -0.301 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.333      ;
; -0.301 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.333      ;
; -0.301 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.333      ;
; -0.301 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.333      ;
; -0.275 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.307      ;
; -0.275 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.307      ;
; -0.275 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.307      ;
; -0.275 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.307      ;
; -0.275 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.307      ;
; -0.275 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.307      ;
; -0.236 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.268      ;
; -0.236 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.268      ;
; -0.205 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.237      ;
; -0.205 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.237      ;
; -0.205 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.237      ;
; -0.205 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.237      ;
; -0.205 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.237      ;
; -0.205 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 1.000        ; 0.000      ; 1.237      ;
+--------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                           ;
+--------+------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.692 ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.B         ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.797      ; 0.398      ;
; -1.590 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.PILE          ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 0.499      ;
; -1.588 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.HUM_RECV_CARD ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 0.501      ;
; -1.327 ; g07_dealerFSM:inst23|state.D ; compFSM:inst|state.E                 ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 0.759      ;
; -1.326 ; g07_dealerFSM:inst23|state.D ; compFSM:inst|state.D                 ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 0.760      ;
; -1.251 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.E             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.797      ; 0.839      ;
; -1.192 ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.B         ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 1.797      ; 0.398      ;
; -1.090 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.PILE          ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 1.796      ; 0.499      ;
; -1.088 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.HUM_RECV_CARD ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 1.796      ; 0.501      ;
; -1.042 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.C             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.044      ;
; -0.860 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[15][0]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.797      ; 1.230      ;
; -0.860 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[15][3]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.797      ; 1.230      ;
; -0.859 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[50][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.787      ; 1.221      ;
; -0.859 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[50][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.787      ; 1.221      ;
; -0.857 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.787      ; 1.223      ;
; -0.850 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[10][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.241      ;
; -0.850 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[10][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.241      ;
; -0.850 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[10][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.241      ;
; -0.850 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[10][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.241      ;
; -0.850 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[10][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.241      ;
; -0.845 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[11][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.246      ;
; -0.845 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[11][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.246      ;
; -0.845 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[11][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.246      ;
; -0.827 ; g07_dealerFSM:inst23|state.D ; compFSM:inst|state.E                 ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 1.793      ; 0.759      ;
; -0.826 ; g07_dealerFSM:inst23|state.D ; compFSM:inst|state.D                 ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 1.793      ; 0.760      ;
; -0.753 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.788      ; 1.328      ;
; -0.753 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.788      ; 1.328      ;
; -0.753 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.788      ; 1.328      ;
; -0.751 ; g07_dealerFSM:inst23|state.D ; systemFSM:inst84|state.E             ; g07_dealerFSM:inst23|state.D ; clock       ; -0.500       ; 1.797      ; 0.839      ;
; -0.748 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[17][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.343      ;
; -0.748 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[17][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.343      ;
; -0.748 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[17][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.343      ;
; -0.748 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[17][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.343      ;
; -0.748 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[17][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.343      ;
; -0.748 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[17][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.343      ;
; -0.656 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[48][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.433      ;
; -0.656 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[48][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.433      ;
; -0.656 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[48][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.433      ;
; -0.655 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.787      ; 1.425      ;
; -0.655 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[24][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.787      ; 1.425      ;
; -0.643 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[15][1]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.448      ;
; -0.643 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[25][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.443      ;
; -0.643 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[25][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.443      ;
; -0.643 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[25][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.443      ;
; -0.643 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[25][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.443      ;
; -0.643 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[25][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.443      ;
; -0.641 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[15][4]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.798      ; 1.450      ;
; -0.635 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[23][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.451      ;
; -0.635 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[23][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.451      ;
; -0.635 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[23][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.451      ;
; -0.635 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[23][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.451      ;
; -0.635 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[23][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.451      ;
; -0.635 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[23][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.451      ;
; -0.631 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[49][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.784      ; 1.446      ;
; -0.631 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[26][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.788      ; 1.450      ;
; -0.631 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[15][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.792      ; 1.454      ;
; -0.631 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[49][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.784      ; 1.446      ;
; -0.631 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[26][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.788      ; 1.450      ;
; -0.631 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[15][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.792      ; 1.454      ;
; -0.631 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[49][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.784      ; 1.446      ;
; -0.631 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[15][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.792      ; 1.454      ;
; -0.631 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[15][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.792      ; 1.454      ;
; -0.631 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[15][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.792      ; 1.454      ;
; -0.631 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[26][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.788      ; 1.450      ;
; -0.631 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[15][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.792      ; 1.454      ;
; -0.629 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.782      ; 1.446      ;
; -0.629 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.782      ; 1.446      ;
; -0.629 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[42][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.782      ; 1.446      ;
; -0.629 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[10][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.795      ; 1.459      ;
; -0.625 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[13][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.792      ; 1.460      ;
; -0.625 ; g07_dealerFSM:inst23|state.D ; bjt52:inst2|memory[13][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.792      ; 1.460      ;
; -0.625 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[11][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.795      ; 1.463      ;
; -0.625 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[11][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.795      ; 1.463      ;
; -0.625 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[11][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.795      ; 1.463      ;
; -0.623 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[16][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.466      ;
; -0.623 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[16][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.466      ;
; -0.623 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[8][1]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.463      ;
; -0.623 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[8][5]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.463      ;
; -0.623 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[16][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.466      ;
; -0.623 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[16][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.466      ;
; -0.623 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[8][2]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.463      ;
; -0.623 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[8][3]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.463      ;
; -0.623 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[16][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.466      ;
; -0.623 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[8][0]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.793      ; 1.463      ;
; -0.623 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[16][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.466      ;
; -0.622 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[18][4]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.467      ;
; -0.622 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[18][1]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.467      ;
; -0.622 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[15][5]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.795      ; 1.466      ;
; -0.622 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[18][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.467      ;
; -0.622 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[18][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.467      ;
; -0.622 ; g07_dealerFSM:inst23|state.D ; bjt26:inst11|memory[15][2]           ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.795      ; 1.466      ;
; -0.622 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[18][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.467      ;
; -0.622 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[18][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.796      ; 1.467      ;
; -0.614 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[13][5]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.795      ; 1.474      ;
; -0.614 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[13][2]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.795      ; 1.474      ;
; -0.614 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[13][3]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.795      ; 1.474      ;
; -0.614 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[13][0]            ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.795      ; 1.474      ;
; -0.607 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[0][4]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.485      ;
; -0.607 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[0][1]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.485      ;
; -0.607 ; g07_dealerFSM:inst23|state.D ; bjt26:inst3|memory[0][5]             ; g07_dealerFSM:inst23|state.D ; clock       ; 0.000        ; 1.799      ; 1.485      ;
+--------+------------------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'g07_dealerFSM:inst23|state.D'                                                                                                                                                                            ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.357 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.510      ;
; 0.368 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.520      ;
; 0.373 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.527      ;
; 0.495 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.648      ;
; 0.506 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.658      ;
; 0.511 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.663      ;
; 0.515 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.667      ;
; 0.530 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.683      ;
; 0.541 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.693      ;
; 0.550 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.702      ;
; 0.565 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.718      ;
; 0.576 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.728      ;
; 0.600 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.752      ;
; 0.601 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.753      ;
; 0.636 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.788      ;
; 0.773 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 0.925      ;
; 0.929 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.081      ;
; 0.929 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.081      ;
; 0.929 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.081      ;
; 0.929 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.081      ;
; 0.929 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.081      ;
; 1.016 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.168      ;
; 1.016 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.168      ;
; 1.016 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.168      ;
; 1.016 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.168      ;
; 1.058 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.210      ;
; 1.058 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.210      ;
; 1.065 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.217      ;
; 1.065 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.217      ;
; 1.065 ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 0.000        ; 0.000      ; 1.217      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock'                                                                                                                                    ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.078 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.954      ;
; 0.078 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.954      ;
; 0.078 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.954      ;
; 0.078 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.954      ;
; 0.078 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.954      ;
; 0.078 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.954      ;
; 0.131 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 0.901      ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock'                                                                                                                                     ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.749 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; compFSM:inst|state.BAD_CARD ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.901      ;
; 0.802 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.802 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.802 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.802 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.802 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.802 ; compFSM:inst|state.A        ; lpm_counter:inst4|cntr_40h:auto_generated|safe_q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.954      ;
+-------+-----------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[13][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[14][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[14][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[15][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[15][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[16][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[16][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bjt26:inst11|memory[17][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bjt26:inst11|memory[17][1] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'g07_dealerFSM:inst23|state.D'                                                                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; lpm_counter:inst31|cntr_3nh:auto_generated|safe_q[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst23|state.D|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst23|state.D|regout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst23|state.D~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst23|state.D~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst23|state.D~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst23|state.D~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; g07_dealerFSM:inst23|state.D ; Rise       ; inst31|auto_generated|counter_reg_bit1a[5]|clk       ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; downp     ; clock      ; 2.102 ; 2.102 ; Rise       ; clock           ;
; playp     ; clock      ; 2.026 ; 2.026 ; Rise       ; clock           ;
; resetp    ; clock      ; 2.506 ; 2.506 ; Rise       ; clock           ;
; upp       ; clock      ; 1.991 ; 1.991 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; downp     ; clock      ; -1.982 ; -1.982 ; Rise       ; clock           ;
; playp     ; clock      ; -1.906 ; -1.906 ; Rise       ; clock           ;
; resetp    ; clock      ; -1.884 ; -1.884 ; Rise       ; clock           ;
; upp       ; clock      ; -1.871 ; -1.871 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; d_led       ; clock      ; 5.581 ; 5.581 ; Rise       ; clock           ;
; gg_led      ; clock      ; 4.857 ; 4.857 ; Rise       ; clock           ;
; invalid_led ; clock      ; 4.554 ; 4.554 ; Rise       ; clock           ;
; l_led       ; clock      ; 5.447 ; 5.447 ; Rise       ; clock           ;
; notturn_led ; clock      ; 4.607 ; 4.607 ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 6.941 ; 6.941 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 6.627 ; 6.627 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 6.941 ; 6.941 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 6.599 ; 6.599 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 6.542 ; 6.542 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 6.685 ; 6.685 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 6.851 ; 6.851 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 7.780 ; 7.780 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 7.706 ; 7.706 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 7.627 ; 7.627 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 7.676 ; 7.676 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 7.671 ; 7.671 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 7.719 ; 7.719 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 7.763 ; 7.763 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 7.780 ; 7.780 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 9.903 ; 9.903 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 9.809 ; 9.809 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 9.830 ; 9.830 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 9.849 ; 9.849 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 9.903 ; 9.903 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 9.873 ; 9.873 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 9.871 ; 9.871 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 9.868 ; 9.868 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 8.949 ; 8.949 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 8.893 ; 8.893 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 8.857 ; 8.857 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 8.873 ; 8.873 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 8.949 ; 8.949 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 8.865 ; 8.865 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 8.882 ; 8.882 ; Rise       ; clock           ;
; turn_led    ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
; w_led       ; clock      ; 5.666 ; 5.666 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; d_led       ; clock      ; 4.837 ; 4.837 ; Rise       ; clock           ;
; gg_led      ; clock      ; 4.857 ; 4.857 ; Rise       ; clock           ;
; invalid_led ; clock      ; 4.554 ; 4.554 ; Rise       ; clock           ;
; l_led       ; clock      ; 5.223 ; 5.223 ; Rise       ; clock           ;
; notturn_led ; clock      ; 4.607 ; 4.607 ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 5.491 ; 5.491 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 5.573 ; 5.573 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 5.902 ; 5.902 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 5.545 ; 5.545 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 5.491 ; 5.491 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 5.636 ; 5.636 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 5.805 ; 5.805 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 5.931 ; 5.931 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 5.996 ; 5.996 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 5.931 ; 5.931 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 5.967 ; 5.967 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 5.969 ; 5.969 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 6.026 ; 6.026 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 6.057 ; 6.057 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 6.086 ; 6.086 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 5.785 ; 5.785 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 5.785 ; 5.785 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 5.904 ; 5.904 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 5.916 ; 5.916 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 5.877 ; 5.877 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 5.938 ; 5.938 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 5.934 ; 5.934 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 5.940 ; 5.940 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 5.495 ; 5.495 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 5.537 ; 5.537 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 5.495 ; 5.495 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 5.517 ; 5.517 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 5.589 ; 5.589 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 5.511 ; 5.511 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 5.521 ; 5.521 ; Rise       ; clock           ;
; turn_led    ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
; w_led       ; clock      ; 4.844 ; 4.844 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+----------------+-------------+-------+-------+-------+-------+
; Input Port     ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+----------------+-------------+-------+-------+-------+-------+
; displaymode[0] ; svnll[0]    ; 5.620 ; 5.620 ; 5.620 ; 5.620 ;
; displaymode[0] ; svnll[2]    ; 5.934 ; 5.934 ; 5.934 ; 5.934 ;
; displaymode[0] ; svnll[3]    ; 5.592 ; 5.592 ; 5.592 ; 5.592 ;
; displaymode[0] ; svnll[4]    ; 5.535 ; 5.535 ; 5.535 ; 5.535 ;
; displaymode[0] ; svnll[5]    ; 5.678 ; 5.678 ; 5.678 ; 5.678 ;
; displaymode[0] ; svnll[6]    ; 5.844 ; 5.844 ; 5.844 ; 5.844 ;
; displaymode[0] ; svnlr[0]    ; 6.699 ; 6.699 ; 6.699 ; 6.699 ;
; displaymode[0] ; svnlr[1]    ; 6.620 ; 6.620 ; 6.620 ; 6.620 ;
; displaymode[0] ; svnlr[2]    ; 6.669 ; 6.669 ; 6.669 ; 6.669 ;
; displaymode[0] ; svnlr[3]    ; 6.664 ; 6.664 ; 6.664 ; 6.664 ;
; displaymode[0] ; svnlr[4]    ; 6.712 ; 6.712 ; 6.712 ; 6.712 ;
; displaymode[0] ; svnlr[5]    ; 6.756 ; 6.756 ; 6.756 ; 6.756 ;
; displaymode[0] ; svnlr[6]    ; 6.773 ; 6.773 ; 6.773 ; 6.773 ;
; displaymode[0] ; svnrl[0]    ; 6.268 ; 6.268 ; 6.268 ; 6.268 ;
; displaymode[0] ; svnrl[1]    ; 6.289 ; 6.289 ; 6.289 ; 6.289 ;
; displaymode[0] ; svnrl[2]    ; 6.308 ; 6.308 ; 6.308 ; 6.308 ;
; displaymode[0] ; svnrl[3]    ; 6.362 ; 6.362 ; 6.362 ; 6.362 ;
; displaymode[0] ; svnrl[4]    ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; displaymode[0] ; svnrl[5]    ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; displaymode[0] ; svnrl[6]    ; 6.327 ; 6.327 ; 6.327 ; 6.327 ;
; displaymode[0] ; svnrr[0]    ; 5.352 ; 5.352 ; 5.352 ; 5.352 ;
; displaymode[0] ; svnrr[2]    ; 5.316 ; 5.316 ; 5.316 ; 5.316 ;
; displaymode[0] ; svnrr[3]    ; 5.332 ; 5.332 ; 5.332 ; 5.332 ;
; displaymode[0] ; svnrr[4]    ; 5.408 ; 5.408 ; 5.408 ; 5.408 ;
; displaymode[0] ; svnrr[5]    ; 5.324 ; 5.324 ; 5.324 ; 5.324 ;
; displaymode[0] ; svnrr[6]    ; 5.341 ; 5.341 ; 5.341 ; 5.341 ;
; displaymode[1] ; svnll[0]    ; 5.588 ; 5.588 ; 5.588 ; 5.588 ;
; displaymode[1] ; svnll[2]    ; 5.902 ; 5.902 ; 5.902 ; 5.902 ;
; displaymode[1] ; svnll[3]    ; 5.560 ; 5.560 ; 5.560 ; 5.560 ;
; displaymode[1] ; svnll[4]    ; 5.503 ; 5.503 ; 5.503 ; 5.503 ;
; displaymode[1] ; svnll[5]    ; 5.646 ; 5.646 ; 5.646 ; 5.646 ;
; displaymode[1] ; svnll[6]    ; 5.812 ; 5.693 ; 5.693 ; 5.812 ;
; displaymode[1] ; svnlr[0]    ; 6.667 ; 6.667 ; 6.667 ; 6.667 ;
; displaymode[1] ; svnlr[1]    ; 6.588 ; 6.588 ; 6.588 ; 6.588 ;
; displaymode[1] ; svnlr[2]    ; 6.637 ; 6.637 ; 6.637 ; 6.637 ;
; displaymode[1] ; svnlr[3]    ; 6.632 ; 6.632 ; 6.632 ; 6.632 ;
; displaymode[1] ; svnlr[4]    ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; displaymode[1] ; svnlr[5]    ; 6.724 ; 6.724 ; 6.724 ; 6.724 ;
; displaymode[1] ; svnlr[6]    ; 6.741 ; 6.741 ; 6.741 ; 6.741 ;
; displaymode[1] ; svnrl[0]    ; 6.348 ; 6.348 ; 6.348 ; 6.348 ;
; displaymode[1] ; svnrl[1]    ; 6.369 ; 6.369 ; 6.369 ; 6.369 ;
; displaymode[1] ; svnrl[2]    ; 6.388 ; 6.388 ; 6.388 ; 6.388 ;
; displaymode[1] ; svnrl[3]    ; 6.442 ; 6.442 ; 6.442 ; 6.442 ;
; displaymode[1] ; svnrl[4]    ; 6.412 ; 6.412 ; 6.412 ; 6.412 ;
; displaymode[1] ; svnrl[5]    ; 6.410 ; 6.410 ; 6.410 ; 6.410 ;
; displaymode[1] ; svnrl[6]    ; 6.407 ; 6.407 ; 6.407 ; 6.407 ;
; displaymode[1] ; svnrr[0]    ; 5.432 ; 5.432 ; 5.432 ; 5.432 ;
; displaymode[1] ; svnrr[2]    ; 5.396 ; 5.396 ; 5.396 ; 5.396 ;
; displaymode[1] ; svnrr[3]    ; 5.412 ; 5.412 ; 5.412 ; 5.412 ;
; displaymode[1] ; svnrr[4]    ; 5.488 ; 5.488 ; 5.488 ; 5.488 ;
; displaymode[1] ; svnrr[5]    ; 5.404 ; 5.404 ; 5.404 ; 5.404 ;
; displaymode[1] ; svnrr[6]    ; 5.421 ; 5.133 ; 5.133 ; 5.421 ;
+----------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+----------------+-------------+-------+-------+-------+-------+
; Input Port     ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+----------------+-------------+-------+-------+-------+-------+
; displaymode[0] ; svnll[0]    ; 4.765 ; 4.765 ; 4.765 ; 4.765 ;
; displaymode[0] ; svnll[2]    ; 5.094 ; 5.094 ; 5.094 ; 5.094 ;
; displaymode[0] ; svnll[3]    ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; displaymode[0] ; svnll[4]    ; 4.804 ; 4.683 ; 4.683 ; 4.804 ;
; displaymode[0] ; svnll[5]    ; 4.828 ; 4.828 ; 4.828 ; 4.828 ;
; displaymode[0] ; svnll[6]    ; 4.997 ; 5.247 ; 5.247 ; 4.997 ;
; displaymode[0] ; svnlr[0]    ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; displaymode[0] ; svnlr[1]    ; 5.067 ; 5.067 ; 5.067 ; 5.067 ;
; displaymode[0] ; svnlr[2]    ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; displaymode[0] ; svnlr[3]    ; 5.105 ; 5.105 ; 5.105 ; 5.105 ;
; displaymode[0] ; svnlr[4]    ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; displaymode[0] ; svnlr[5]    ; 5.193 ; 5.193 ; 5.193 ; 5.193 ;
; displaymode[0] ; svnlr[6]    ; 5.222 ; 5.222 ; 5.222 ; 5.222 ;
; displaymode[0] ; svnrl[0]    ; 4.640 ; 4.640 ; 4.640 ; 4.640 ;
; displaymode[0] ; svnrl[1]    ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; displaymode[0] ; svnrl[2]    ; 4.771 ; 4.771 ; 4.771 ; 4.771 ;
; displaymode[0] ; svnrl[3]    ; 4.732 ; 4.732 ; 4.732 ; 4.732 ;
; displaymode[0] ; svnrl[4]    ; 4.793 ; 4.793 ; 4.793 ; 4.793 ;
; displaymode[0] ; svnrl[5]    ; 4.789 ; 4.789 ; 4.789 ; 4.789 ;
; displaymode[0] ; svnrl[6]    ; 4.795 ; 4.795 ; 4.795 ; 4.795 ;
; displaymode[0] ; svnrr[0]    ; 4.460 ; 4.460 ; 4.460 ; 4.460 ;
; displaymode[0] ; svnrr[2]    ; 4.418 ; 4.418 ; 4.418 ; 4.418 ;
; displaymode[0] ; svnrr[3]    ; 4.440 ; 4.440 ; 4.440 ; 4.440 ;
; displaymode[0] ; svnrr[4]    ; 4.512 ; 4.512 ; 4.512 ; 4.512 ;
; displaymode[0] ; svnrr[5]    ; 4.434 ; 4.434 ; 4.434 ; 4.434 ;
; displaymode[0] ; svnrr[6]    ; 4.444 ; 4.444 ; 4.444 ; 4.444 ;
; displaymode[1] ; svnll[0]    ; 4.517 ; 4.517 ; 4.517 ; 4.517 ;
; displaymode[1] ; svnll[2]    ; 4.846 ; 4.846 ; 4.846 ; 4.846 ;
; displaymode[1] ; svnll[3]    ; 4.489 ; 4.489 ; 4.489 ; 4.489 ;
; displaymode[1] ; svnll[4]    ; 4.564 ; 4.435 ; 4.435 ; 4.564 ;
; displaymode[1] ; svnll[5]    ; 4.580 ; 4.580 ; 4.580 ; 4.580 ;
; displaymode[1] ; svnll[6]    ; 4.749 ; 4.876 ; 4.876 ; 4.749 ;
; displaymode[1] ; svnlr[0]    ; 5.102 ; 5.102 ; 5.102 ; 5.102 ;
; displaymode[1] ; svnlr[1]    ; 5.037 ; 5.037 ; 5.037 ; 5.037 ;
; displaymode[1] ; svnlr[2]    ; 5.073 ; 5.073 ; 5.073 ; 5.073 ;
; displaymode[1] ; svnlr[3]    ; 5.075 ; 5.075 ; 5.075 ; 5.075 ;
; displaymode[1] ; svnlr[4]    ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; displaymode[1] ; svnlr[5]    ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; displaymode[1] ; svnlr[6]    ; 5.192 ; 5.192 ; 5.192 ; 5.192 ;
; displaymode[1] ; svnrl[0]    ; 4.300 ; 4.300 ; 4.300 ; 4.300 ;
; displaymode[1] ; svnrl[1]    ; 4.419 ; 4.419 ; 4.419 ; 4.419 ;
; displaymode[1] ; svnrl[2]    ; 4.431 ; 4.431 ; 4.431 ; 4.431 ;
; displaymode[1] ; svnrl[3]    ; 4.392 ; 4.392 ; 4.392 ; 4.392 ;
; displaymode[1] ; svnrl[4]    ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; displaymode[1] ; svnrl[5]    ; 4.449 ; 4.449 ; 4.449 ; 4.449 ;
; displaymode[1] ; svnrl[6]    ; 4.455 ; 4.455 ; 4.455 ; 4.455 ;
; displaymode[1] ; svnrr[0]    ; 4.210 ; 4.210 ; 4.210 ; 4.210 ;
; displaymode[1] ; svnrr[2]    ; 4.167 ; 4.167 ; 4.167 ; 4.167 ;
; displaymode[1] ; svnrr[3]    ; 4.190 ; 4.190 ; 4.190 ; 4.190 ;
; displaymode[1] ; svnrr[4]    ; 4.262 ; 4.262 ; 4.262 ; 4.262 ;
; displaymode[1] ; svnrr[5]    ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; displaymode[1] ; svnrr[6]    ; 4.194 ; 4.194 ; 4.194 ; 4.194 ;
+----------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+-------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                         ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack              ; -14.571   ; -2.500   ; -1.048   ; 0.749   ; -1.631              ;
;  clock                        ; -14.571   ; -2.500   ; -1.048   ; 0.749   ; -1.631              ;
;  g07_dealerFSM:inst23|state.D ; -2.444    ; 0.357    ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS               ; -5756.526 ; -300.674 ; -6.288   ; 0.0     ; -968.233            ;
;  clock                        ; -5741.862 ; -300.674 ; -6.288   ; 0.000   ; -960.901            ;
;  g07_dealerFSM:inst23|state.D ; -14.664   ; 0.000    ; N/A      ; N/A     ; -7.332              ;
+-------------------------------+-----------+----------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; downp     ; clock      ; 4.652 ; 4.652 ; Rise       ; clock           ;
; playp     ; clock      ; 4.395 ; 4.395 ; Rise       ; clock           ;
; resetp    ; clock      ; 5.571 ; 5.571 ; Rise       ; clock           ;
; upp       ; clock      ; 4.329 ; 4.329 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; downp     ; clock      ; -1.982 ; -1.982 ; Rise       ; clock           ;
; playp     ; clock      ; -1.906 ; -1.906 ; Rise       ; clock           ;
; resetp    ; clock      ; -1.884 ; -1.884 ; Rise       ; clock           ;
; upp       ; clock      ; -1.871 ; -1.871 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; d_led       ; clock      ; 11.546 ; 11.546 ; Rise       ; clock           ;
; gg_led      ; clock      ; 9.550  ; 9.550  ; Rise       ; clock           ;
; invalid_led ; clock      ; 9.008  ; 9.008  ; Rise       ; clock           ;
; l_led       ; clock      ; 11.311 ; 11.311 ; Rise       ; clock           ;
; notturn_led ; clock      ; 9.039  ; 9.039  ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 15.204 ; 15.204 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 14.567 ; 14.567 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 15.204 ; 15.204 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 14.540 ; 14.540 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 14.446 ; 14.446 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 14.688 ; 14.688 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 15.081 ; 15.081 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 17.728 ; 17.728 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 17.589 ; 17.589 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 17.361 ; 17.361 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 17.372 ; 17.372 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 17.402 ; 17.402 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 17.602 ; 17.602 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 17.675 ; 17.675 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 17.728 ; 17.728 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 23.685 ; 23.685 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 23.392 ; 23.392 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 23.478 ; 23.478 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 23.496 ; 23.496 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 23.685 ; 23.685 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 23.485 ; 23.485 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 23.513 ; 23.513 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 23.471 ; 23.471 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 20.837 ; 20.837 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 20.772 ; 20.772 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 20.634 ; 20.634 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 20.712 ; 20.712 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 20.837 ; 20.837 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 20.689 ; 20.689 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 20.718 ; 20.718 ; Rise       ; clock           ;
; turn_led    ; clock      ; 9.065  ; 9.065  ; Rise       ; clock           ;
; w_led       ; clock      ; 11.512 ; 11.512 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; d_led       ; clock      ; 4.837 ; 4.837 ; Rise       ; clock           ;
; gg_led      ; clock      ; 4.857 ; 4.857 ; Rise       ; clock           ;
; invalid_led ; clock      ; 4.554 ; 4.554 ; Rise       ; clock           ;
; l_led       ; clock      ; 5.223 ; 5.223 ; Rise       ; clock           ;
; notturn_led ; clock      ; 4.607 ; 4.607 ; Rise       ; clock           ;
; svnll[*]    ; clock      ; 5.491 ; 5.491 ; Rise       ; clock           ;
;  svnll[0]   ; clock      ; 5.573 ; 5.573 ; Rise       ; clock           ;
;  svnll[2]   ; clock      ; 5.902 ; 5.902 ; Rise       ; clock           ;
;  svnll[3]   ; clock      ; 5.545 ; 5.545 ; Rise       ; clock           ;
;  svnll[4]   ; clock      ; 5.491 ; 5.491 ; Rise       ; clock           ;
;  svnll[5]   ; clock      ; 5.636 ; 5.636 ; Rise       ; clock           ;
;  svnll[6]   ; clock      ; 5.805 ; 5.805 ; Rise       ; clock           ;
; svnlr[*]    ; clock      ; 5.931 ; 5.931 ; Rise       ; clock           ;
;  svnlr[0]   ; clock      ; 5.996 ; 5.996 ; Rise       ; clock           ;
;  svnlr[1]   ; clock      ; 5.931 ; 5.931 ; Rise       ; clock           ;
;  svnlr[2]   ; clock      ; 5.967 ; 5.967 ; Rise       ; clock           ;
;  svnlr[3]   ; clock      ; 5.969 ; 5.969 ; Rise       ; clock           ;
;  svnlr[4]   ; clock      ; 6.026 ; 6.026 ; Rise       ; clock           ;
;  svnlr[5]   ; clock      ; 6.057 ; 6.057 ; Rise       ; clock           ;
;  svnlr[6]   ; clock      ; 6.086 ; 6.086 ; Rise       ; clock           ;
; svnrl[*]    ; clock      ; 5.785 ; 5.785 ; Rise       ; clock           ;
;  svnrl[0]   ; clock      ; 5.785 ; 5.785 ; Rise       ; clock           ;
;  svnrl[1]   ; clock      ; 5.904 ; 5.904 ; Rise       ; clock           ;
;  svnrl[2]   ; clock      ; 5.916 ; 5.916 ; Rise       ; clock           ;
;  svnrl[3]   ; clock      ; 5.877 ; 5.877 ; Rise       ; clock           ;
;  svnrl[4]   ; clock      ; 5.938 ; 5.938 ; Rise       ; clock           ;
;  svnrl[5]   ; clock      ; 5.934 ; 5.934 ; Rise       ; clock           ;
;  svnrl[6]   ; clock      ; 5.940 ; 5.940 ; Rise       ; clock           ;
; svnrr[*]    ; clock      ; 5.495 ; 5.495 ; Rise       ; clock           ;
;  svnrr[0]   ; clock      ; 5.537 ; 5.537 ; Rise       ; clock           ;
;  svnrr[2]   ; clock      ; 5.495 ; 5.495 ; Rise       ; clock           ;
;  svnrr[3]   ; clock      ; 5.517 ; 5.517 ; Rise       ; clock           ;
;  svnrr[4]   ; clock      ; 5.589 ; 5.589 ; Rise       ; clock           ;
;  svnrr[5]   ; clock      ; 5.511 ; 5.511 ; Rise       ; clock           ;
;  svnrr[6]   ; clock      ; 5.521 ; 5.521 ; Rise       ; clock           ;
; turn_led    ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
; w_led       ; clock      ; 4.844 ; 4.844 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------+
; Progagation Delay                                                ;
+----------------+-------------+--------+--------+--------+--------+
; Input Port     ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+----------------+-------------+--------+--------+--------+--------+
; displaymode[0] ; svnll[0]    ; 13.222 ; 13.222 ; 13.222 ; 13.222 ;
; displaymode[0] ; svnll[2]    ; 13.859 ; 13.859 ; 13.859 ; 13.859 ;
; displaymode[0] ; svnll[3]    ; 13.195 ; 13.195 ; 13.195 ; 13.195 ;
; displaymode[0] ; svnll[4]    ; 13.101 ; 13.101 ; 13.101 ; 13.101 ;
; displaymode[0] ; svnll[5]    ; 13.343 ; 13.343 ; 13.343 ; 13.343 ;
; displaymode[0] ; svnll[6]    ; 13.736 ; 13.736 ; 13.736 ; 13.736 ;
; displaymode[0] ; svnlr[0]    ; 16.244 ; 16.244 ; 16.244 ; 16.244 ;
; displaymode[0] ; svnlr[1]    ; 16.016 ; 16.016 ; 16.016 ; 16.016 ;
; displaymode[0] ; svnlr[2]    ; 16.027 ; 16.027 ; 16.027 ; 16.027 ;
; displaymode[0] ; svnlr[3]    ; 16.057 ; 16.057 ; 16.057 ; 16.057 ;
; displaymode[0] ; svnlr[4]    ; 16.257 ; 16.257 ; 16.257 ; 16.257 ;
; displaymode[0] ; svnlr[5]    ; 16.330 ; 16.330 ; 16.330 ; 16.330 ;
; displaymode[0] ; svnlr[6]    ; 16.383 ; 16.383 ; 16.383 ; 16.383 ;
; displaymode[0] ; svnrl[0]    ; 15.397 ; 15.397 ; 15.397 ; 15.397 ;
; displaymode[0] ; svnrl[1]    ; 15.483 ; 15.483 ; 15.483 ; 15.483 ;
; displaymode[0] ; svnrl[2]    ; 15.501 ; 15.501 ; 15.501 ; 15.501 ;
; displaymode[0] ; svnrl[3]    ; 15.690 ; 15.690 ; 15.690 ; 15.690 ;
; displaymode[0] ; svnrl[4]    ; 15.490 ; 15.490 ; 15.490 ; 15.490 ;
; displaymode[0] ; svnrl[5]    ; 15.518 ; 15.518 ; 15.518 ; 15.518 ;
; displaymode[0] ; svnrl[6]    ; 15.476 ; 15.476 ; 15.476 ; 15.476 ;
; displaymode[0] ; svnrr[0]    ; 12.777 ; 12.777 ; 12.777 ; 12.777 ;
; displaymode[0] ; svnrr[2]    ; 12.639 ; 12.639 ; 12.639 ; 12.639 ;
; displaymode[0] ; svnrr[3]    ; 12.717 ; 12.717 ; 12.717 ; 12.717 ;
; displaymode[0] ; svnrr[4]    ; 12.842 ; 12.842 ; 12.842 ; 12.842 ;
; displaymode[0] ; svnrr[5]    ; 12.694 ; 12.694 ; 12.694 ; 12.694 ;
; displaymode[0] ; svnrr[6]    ; 12.723 ; 12.723 ; 12.723 ; 12.723 ;
; displaymode[1] ; svnll[0]    ; 13.145 ; 13.145 ; 13.145 ; 13.145 ;
; displaymode[1] ; svnll[2]    ; 13.782 ; 13.782 ; 13.782 ; 13.782 ;
; displaymode[1] ; svnll[3]    ; 13.118 ; 13.118 ; 13.118 ; 13.118 ;
; displaymode[1] ; svnll[4]    ; 13.024 ; 13.024 ; 13.024 ; 13.024 ;
; displaymode[1] ; svnll[5]    ; 13.266 ; 13.266 ; 13.266 ; 13.266 ;
; displaymode[1] ; svnll[6]    ; 13.659 ; 13.486 ; 13.486 ; 13.659 ;
; displaymode[1] ; svnlr[0]    ; 16.167 ; 16.167 ; 16.167 ; 16.167 ;
; displaymode[1] ; svnlr[1]    ; 15.939 ; 15.939 ; 15.939 ; 15.939 ;
; displaymode[1] ; svnlr[2]    ; 15.950 ; 15.950 ; 15.950 ; 15.950 ;
; displaymode[1] ; svnlr[3]    ; 15.980 ; 15.980 ; 15.980 ; 15.980 ;
; displaymode[1] ; svnlr[4]    ; 16.180 ; 16.180 ; 16.180 ; 16.180 ;
; displaymode[1] ; svnlr[5]    ; 16.253 ; 16.253 ; 16.253 ; 16.253 ;
; displaymode[1] ; svnlr[6]    ; 16.306 ; 16.306 ; 16.306 ; 16.306 ;
; displaymode[1] ; svnrl[0]    ; 15.540 ; 15.540 ; 15.540 ; 15.540 ;
; displaymode[1] ; svnrl[1]    ; 15.626 ; 15.626 ; 15.626 ; 15.626 ;
; displaymode[1] ; svnrl[2]    ; 15.644 ; 15.644 ; 15.644 ; 15.644 ;
; displaymode[1] ; svnrl[3]    ; 15.833 ; 15.833 ; 15.833 ; 15.833 ;
; displaymode[1] ; svnrl[4]    ; 15.633 ; 15.633 ; 15.633 ; 15.633 ;
; displaymode[1] ; svnrl[5]    ; 15.661 ; 15.661 ; 15.661 ; 15.661 ;
; displaymode[1] ; svnrl[6]    ; 15.619 ; 15.619 ; 15.619 ; 15.619 ;
; displaymode[1] ; svnrr[0]    ; 12.920 ; 12.920 ; 12.920 ; 12.920 ;
; displaymode[1] ; svnrr[2]    ; 12.782 ; 12.782 ; 12.782 ; 12.782 ;
; displaymode[1] ; svnrr[3]    ; 12.860 ; 12.860 ; 12.860 ; 12.860 ;
; displaymode[1] ; svnrr[4]    ; 12.985 ; 12.985 ; 12.985 ; 12.985 ;
; displaymode[1] ; svnrr[5]    ; 12.837 ; 12.837 ; 12.837 ; 12.837 ;
; displaymode[1] ; svnrr[6]    ; 12.866 ; 12.032 ; 12.032 ; 12.866 ;
+----------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Progagation Delay                                    ;
+----------------+-------------+-------+-------+-------+-------+
; Input Port     ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+----------------+-------------+-------+-------+-------+-------+
; displaymode[0] ; svnll[0]    ; 4.765 ; 4.765 ; 4.765 ; 4.765 ;
; displaymode[0] ; svnll[2]    ; 5.094 ; 5.094 ; 5.094 ; 5.094 ;
; displaymode[0] ; svnll[3]    ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; displaymode[0] ; svnll[4]    ; 4.804 ; 4.683 ; 4.683 ; 4.804 ;
; displaymode[0] ; svnll[5]    ; 4.828 ; 4.828 ; 4.828 ; 4.828 ;
; displaymode[0] ; svnll[6]    ; 4.997 ; 5.247 ; 5.247 ; 4.997 ;
; displaymode[0] ; svnlr[0]    ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; displaymode[0] ; svnlr[1]    ; 5.067 ; 5.067 ; 5.067 ; 5.067 ;
; displaymode[0] ; svnlr[2]    ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; displaymode[0] ; svnlr[3]    ; 5.105 ; 5.105 ; 5.105 ; 5.105 ;
; displaymode[0] ; svnlr[4]    ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; displaymode[0] ; svnlr[5]    ; 5.193 ; 5.193 ; 5.193 ; 5.193 ;
; displaymode[0] ; svnlr[6]    ; 5.222 ; 5.222 ; 5.222 ; 5.222 ;
; displaymode[0] ; svnrl[0]    ; 4.640 ; 4.640 ; 4.640 ; 4.640 ;
; displaymode[0] ; svnrl[1]    ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; displaymode[0] ; svnrl[2]    ; 4.771 ; 4.771 ; 4.771 ; 4.771 ;
; displaymode[0] ; svnrl[3]    ; 4.732 ; 4.732 ; 4.732 ; 4.732 ;
; displaymode[0] ; svnrl[4]    ; 4.793 ; 4.793 ; 4.793 ; 4.793 ;
; displaymode[0] ; svnrl[5]    ; 4.789 ; 4.789 ; 4.789 ; 4.789 ;
; displaymode[0] ; svnrl[6]    ; 4.795 ; 4.795 ; 4.795 ; 4.795 ;
; displaymode[0] ; svnrr[0]    ; 4.460 ; 4.460 ; 4.460 ; 4.460 ;
; displaymode[0] ; svnrr[2]    ; 4.418 ; 4.418 ; 4.418 ; 4.418 ;
; displaymode[0] ; svnrr[3]    ; 4.440 ; 4.440 ; 4.440 ; 4.440 ;
; displaymode[0] ; svnrr[4]    ; 4.512 ; 4.512 ; 4.512 ; 4.512 ;
; displaymode[0] ; svnrr[5]    ; 4.434 ; 4.434 ; 4.434 ; 4.434 ;
; displaymode[0] ; svnrr[6]    ; 4.444 ; 4.444 ; 4.444 ; 4.444 ;
; displaymode[1] ; svnll[0]    ; 4.517 ; 4.517 ; 4.517 ; 4.517 ;
; displaymode[1] ; svnll[2]    ; 4.846 ; 4.846 ; 4.846 ; 4.846 ;
; displaymode[1] ; svnll[3]    ; 4.489 ; 4.489 ; 4.489 ; 4.489 ;
; displaymode[1] ; svnll[4]    ; 4.564 ; 4.435 ; 4.435 ; 4.564 ;
; displaymode[1] ; svnll[5]    ; 4.580 ; 4.580 ; 4.580 ; 4.580 ;
; displaymode[1] ; svnll[6]    ; 4.749 ; 4.876 ; 4.876 ; 4.749 ;
; displaymode[1] ; svnlr[0]    ; 5.102 ; 5.102 ; 5.102 ; 5.102 ;
; displaymode[1] ; svnlr[1]    ; 5.037 ; 5.037 ; 5.037 ; 5.037 ;
; displaymode[1] ; svnlr[2]    ; 5.073 ; 5.073 ; 5.073 ; 5.073 ;
; displaymode[1] ; svnlr[3]    ; 5.075 ; 5.075 ; 5.075 ; 5.075 ;
; displaymode[1] ; svnlr[4]    ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; displaymode[1] ; svnlr[5]    ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; displaymode[1] ; svnlr[6]    ; 5.192 ; 5.192 ; 5.192 ; 5.192 ;
; displaymode[1] ; svnrl[0]    ; 4.300 ; 4.300 ; 4.300 ; 4.300 ;
; displaymode[1] ; svnrl[1]    ; 4.419 ; 4.419 ; 4.419 ; 4.419 ;
; displaymode[1] ; svnrl[2]    ; 4.431 ; 4.431 ; 4.431 ; 4.431 ;
; displaymode[1] ; svnrl[3]    ; 4.392 ; 4.392 ; 4.392 ; 4.392 ;
; displaymode[1] ; svnrl[4]    ; 4.453 ; 4.453 ; 4.453 ; 4.453 ;
; displaymode[1] ; svnrl[5]    ; 4.449 ; 4.449 ; 4.449 ; 4.449 ;
; displaymode[1] ; svnrl[6]    ; 4.455 ; 4.455 ; 4.455 ; 4.455 ;
; displaymode[1] ; svnrr[0]    ; 4.210 ; 4.210 ; 4.210 ; 4.210 ;
; displaymode[1] ; svnrr[2]    ; 4.167 ; 4.167 ; 4.167 ; 4.167 ;
; displaymode[1] ; svnrr[3]    ; 4.190 ; 4.190 ; 4.190 ; 4.190 ;
; displaymode[1] ; svnrr[4]    ; 4.262 ; 4.262 ; 4.262 ; 4.262 ;
; displaymode[1] ; svnrr[5]    ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; displaymode[1] ; svnrr[6]    ; 4.194 ; 4.194 ; 4.194 ; 4.194 ;
+----------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clock                        ; clock                        ; 17172966 ; 0        ; 0        ; 0        ;
; g07_dealerFSM:inst23|state.D ; clock                        ; 976      ; 640      ; 0        ; 0        ;
; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 93       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clock                        ; clock                        ; 17172966 ; 0        ; 0        ; 0        ;
; g07_dealerFSM:inst23|state.D ; clock                        ; 976      ; 640      ; 0        ; 0        ;
; g07_dealerFSM:inst23|state.D ; g07_dealerFSM:inst23|state.D ; 93       ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 738   ; 738  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 4573  ; 4573 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Apr  4 15:05:13 2017
Info: Command: quartus_sta g07_lab5 -c g07_lab5
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'g07_lab5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name g07_dealerFSM:inst23|state.D g07_dealerFSM:inst23|state.D
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.571
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.571     -5741.862 clock 
    Info (332119):    -2.444       -14.664 g07_dealerFSM:inst23|state.D 
Info (332146): Worst-case hold slack is -2.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.500       -20.764 clock 
    Info (332119):     0.971         0.000 g07_dealerFSM:inst23|state.D 
Info (332146): Worst-case recovery slack is -1.048
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.048        -6.288 clock 
Info (332146): Worst-case removal slack is 1.643
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.643         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -960.901 clock 
    Info (332119):    -0.611        -7.332 g07_dealerFSM:inst23|state.D 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.744
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.744     -1743.707 clock 
    Info (332119):    -0.361        -2.166 g07_dealerFSM:inst23|state.D 
Info (332146): Worst-case hold slack is -1.692
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.692      -300.674 clock 
    Info (332119):     0.357         0.000 g07_dealerFSM:inst23|state.D 
Info (332146): Worst-case recovery slack is 0.078
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.078         0.000 clock 
Info (332146): Worst-case removal slack is 0.749
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.749         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -786.380 clock 
    Info (332119):    -0.500        -6.000 g07_dealerFSM:inst23|state.D 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 358 megabytes
    Info: Processing ended: Tue Apr  4 15:05:15 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


