TimeQuest Timing Analyzer report for MonocicloQuartus
Thu Jun 12 20:09:08 2014
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 13. Slow Model Setup: 'AUDIO_DAC:u8|LRCK_1X'
 14. Slow Model Setup: 'u3|altpll_component|pll|clk[1]'
 15. Slow Model Setup: 'AUDIO_DAC:u8|oAUD_BCK'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'u3|altpll_component|pll|clk[1]'
 18. Slow Model Hold: 'AUDIO_DAC:u8|oAUD_BCK'
 19. Slow Model Hold: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 20. Slow Model Hold: 'AUDIO_DAC:u8|LRCK_1X'
 21. Slow Model Minimum Pulse Width: 'CLOCK_50'
 22. Slow Model Minimum Pulse Width: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 23. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u8|LRCK_1X'
 24. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u8|oAUD_BCK'
 25. Slow Model Minimum Pulse Width: 'CLOCK_27[0]'
 26. Slow Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[1]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Fast Model Setup Summary
 32. Fast Model Hold Summary
 33. Fast Model Recovery Summary
 34. Fast Model Removal Summary
 35. Fast Model Minimum Pulse Width Summary
 36. Fast Model Setup: 'CLOCK_50'
 37. Fast Model Setup: 'u3|altpll_component|pll|clk[1]'
 38. Fast Model Setup: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 39. Fast Model Setup: 'AUDIO_DAC:u8|LRCK_1X'
 40. Fast Model Setup: 'AUDIO_DAC:u8|oAUD_BCK'
 41. Fast Model Hold: 'CLOCK_50'
 42. Fast Model Hold: 'AUDIO_DAC:u8|oAUD_BCK'
 43. Fast Model Hold: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 44. Fast Model Hold: 'u3|altpll_component|pll|clk[1]'
 45. Fast Model Hold: 'AUDIO_DAC:u8|LRCK_1X'
 46. Fast Model Minimum Pulse Width: 'CLOCK_50'
 47. Fast Model Minimum Pulse Width: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 48. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u8|LRCK_1X'
 49. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u8|oAUD_BCK'
 50. Fast Model Minimum Pulse Width: 'CLOCK_27[0]'
 51. Fast Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[1]'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MonocicloQuartus                                                ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                              ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+----------------------------------+------------------------------------+
; AUDIO_DAC:u8|LRCK_1X           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { AUDIO_DAC:u8|LRCK_1X }           ;
; AUDIO_DAC:u8|oAUD_BCK          ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { AUDIO_DAC:u8|oAUD_BCK }          ;
; CLOCK_27[0]                    ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { CLOCK_27[0] }                    ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { CLOCK_50 }                       ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { I2C_AV_Config:u7|mI2C_CTRL_CLK } ;
; u3|altpll_component|pll|clk[1] ; Generated ; 55.555 ; 18.0 MHz   ; 0.000 ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_27[0] ; u3|altpll_component|pll|inclk[0] ; { u3|altpll_component|pll|clk[1] } ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                              ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                 ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
; 71.48 MHz  ; 71.48 MHz       ; CLOCK_50                       ;                                                      ;
; 159.41 MHz ; 159.41 MHz      ; u3|altpll_component|pll|clk[1] ;                                                      ;
; 257.27 MHz ; 257.27 MHz      ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;                                                      ;
; 379.65 MHz ; 379.65 MHz      ; AUDIO_DAC:u8|LRCK_1X           ;                                                      ;
; 780.64 MHz ; 450.05 MHz      ; AUDIO_DAC:u8|oAUD_BCK          ; limit due to low minimum pulse width violation (tcl) ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+--------------------------------+---------+---------------+
; Clock                          ; Slack   ; End Point TNS ;
+--------------------------------+---------+---------------+
; CLOCK_50                       ; -12.989 ; -2016.635     ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -2.887  ; -86.393       ;
; AUDIO_DAC:u8|LRCK_1X           ; -1.634  ; -13.072       ;
; u3|altpll_component|pll|clk[1] ; -0.347  ; -0.690        ;
; AUDIO_DAC:u8|oAUD_BCK          ; -0.281  ; -0.548        ;
+--------------------------------+---------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.685 ; -2.685        ;
; u3|altpll_component|pll|clk[1] ; 0.100  ; 0.000         ;
; AUDIO_DAC:u8|oAUD_BCK          ; 0.445  ; 0.000         ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.445  ; 0.000         ;
; AUDIO_DAC:u8|LRCK_1X           ; 0.645  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.631 ; -270.471      ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -0.611 ; -48.880       ;
; AUDIO_DAC:u8|LRCK_1X           ; -0.611 ; -9.776        ;
; AUDIO_DAC:u8|oAUD_BCK          ; -0.611 ; -4.888        ;
; CLOCK_27[0]                    ; 18.518 ; 0.000         ;
; u3|altpll_component|pll|clk[1] ; 26.666 ; 0.000         ;
+--------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                              ;
+---------+--------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.989 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~65  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 14.027     ;
; -12.987 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~89  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 14.025     ;
; -12.980 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~65  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 14.018     ;
; -12.978 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~89  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 14.016     ;
; -12.935 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~65  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.973     ;
; -12.933 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~89  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.971     ;
; -12.864 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~105 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 13.916     ;
; -12.861 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~9   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 13.913     ;
; -12.855 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~105 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 13.907     ;
; -12.852 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~9   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 13.904     ;
; -12.828 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~65  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.866     ;
; -12.826 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~89  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.864     ;
; -12.810 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~105 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 13.862     ;
; -12.807 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~9   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 13.859     ;
; -12.756 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~15  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 13.784     ;
; -12.747 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~111 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 13.775     ;
; -12.739 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~15  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 13.767     ;
; -12.730 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~111 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 13.758     ;
; -12.716 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~95  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.745     ;
; -12.716 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~15  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 13.744     ;
; -12.707 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~111 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 13.735     ;
; -12.705 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~103 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.743     ;
; -12.703 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~7   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.741     ;
; -12.703 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~105 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 13.755     ;
; -12.702 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~15  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 13.730     ;
; -12.700 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~9   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 13.752     ;
; -12.699 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~95  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.728     ;
; -12.696 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~25  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.740     ;
; -12.694 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~121 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.738     ;
; -12.693 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~111 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 13.721     ;
; -12.688 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~103 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.726     ;
; -12.687 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~25  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.731     ;
; -12.686 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~7   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.724     ;
; -12.685 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~121 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.729     ;
; -12.676 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~95  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.705     ;
; -12.674 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~97  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.718     ;
; -12.674 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~49  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.718     ;
; -12.665 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~103 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.703     ;
; -12.665 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~97  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.709     ;
; -12.665 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~49  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.709     ;
; -12.663 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~7   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.701     ;
; -12.662 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~95  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.691     ;
; -12.651 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~103 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.689     ;
; -12.649 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~7   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.687     ;
; -12.647 ; microc:micro1|registro:pc|q[6] ; microc:micro1|regfile:registros|regb~15  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 13.675     ;
; -12.642 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~25  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.686     ;
; -12.640 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~121 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.684     ;
; -12.638 ; microc:micro1|registro:pc|q[6] ; microc:micro1|regfile:registros|regb~111 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 13.666     ;
; -12.620 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~97  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.664     ;
; -12.620 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~49  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.664     ;
; -12.607 ; microc:micro1|registro:pc|q[6] ; microc:micro1|regfile:registros|regb~95  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.636     ;
; -12.601 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~113 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 13.638     ;
; -12.596 ; microc:micro1|registro:pc|q[6] ; microc:micro1|regfile:registros|regb~103 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.634     ;
; -12.594 ; microc:micro1|registro:pc|q[6] ; microc:micro1|regfile:registros|regb~7   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.632     ;
; -12.592 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~113 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 13.629     ;
; -12.587 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~39  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.616     ;
; -12.570 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~39  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.599     ;
; -12.551 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~66  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.580     ;
; -12.547 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~113 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 13.584     ;
; -12.547 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~39  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.576     ;
; -12.542 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~33  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.571     ;
; -12.542 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~66  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.571     ;
; -12.537 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~17  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.581     ;
; -12.536 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~90  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.565     ;
; -12.535 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~25  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.579     ;
; -12.533 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~121 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.577     ;
; -12.533 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~39  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.562     ;
; -12.533 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~33  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.562     ;
; -12.528 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~73  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.566     ;
; -12.528 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~17  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.572     ;
; -12.527 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~69  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.556     ;
; -12.527 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~37  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.556     ;
; -12.527 ; microc:micro1|registro:pc|q[1] ; microc:micro1|regfile:registros|regb~65  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.565     ;
; -12.527 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~90  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.556     ;
; -12.525 ; microc:micro1|registro:pc|q[1] ; microc:micro1|regfile:registros|regb~89  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.563     ;
; -12.524 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~57  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.553     ;
; -12.521 ; microc:micro1|registro:pc|q[1] ; microc:micro1|regfile:registros|regb~15  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 13.549     ;
; -12.519 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~73  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.557     ;
; -12.515 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~57  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.544     ;
; -12.514 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~31  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 13.557     ;
; -12.513 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~97  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.557     ;
; -12.513 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~49  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 13.557     ;
; -12.512 ; microc:micro1|registro:pc|q[1] ; microc:micro1|regfile:registros|regb~111 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 13.540     ;
; -12.510 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~69  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.539     ;
; -12.510 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~37  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.539     ;
; -12.509 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~5   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.547     ;
; -12.509 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~101 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.547     ;
; -12.509 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~61  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.538     ;
; -12.508 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~29  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.537     ;
; -12.505 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~93  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.534     ;
; -12.497 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~66  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.526     ;
; -12.497 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~66  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.526     ;
; -12.497 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~31  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 13.540     ;
; -12.492 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~5   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.530     ;
; -12.492 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~101 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.530     ;
; -12.492 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~61  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.521     ;
; -12.491 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~45  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.529     ;
; -12.491 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~29  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.520     ;
; -12.489 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~77  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 13.527     ;
; -12.488 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~33  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 13.517     ;
+---------+--------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.887 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.926      ;
; -2.564 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.602      ;
; -2.555 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.594      ;
; -2.530 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[10]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.568      ;
; -2.530 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[11]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.568      ;
; -2.530 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[3]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.568      ;
; -2.530 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[0]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.568      ;
; -2.530 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[7]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.568      ;
; -2.530 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[9]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.568      ;
; -2.530 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[2]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.568      ;
; -2.530 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[1]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.568      ;
; -2.530 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[5]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.568      ;
; -2.530 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[12]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.568      ;
; -2.467 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.505      ;
; -2.428 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[10]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.466      ;
; -2.428 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[11]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.466      ;
; -2.428 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[3]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.466      ;
; -2.428 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[0]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.466      ;
; -2.428 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[7]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.466      ;
; -2.428 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[9]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.466      ;
; -2.428 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[2]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.466      ;
; -2.428 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[1]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.466      ;
; -2.428 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[5]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.466      ;
; -2.428 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[12]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.466      ;
; -2.372 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[10]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.411      ;
; -2.372 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[11]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.411      ;
; -2.372 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[3]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.411      ;
; -2.372 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[0]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.411      ;
; -2.372 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[7]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.411      ;
; -2.372 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[9]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.411      ;
; -2.372 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[2]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.411      ;
; -2.372 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[1]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.411      ;
; -2.372 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[5]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.411      ;
; -2.372 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[12]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.411      ;
; -2.348 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.387      ;
; -2.348 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.387      ;
; -2.348 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.387      ;
; -2.348 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.387      ;
; -2.348 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.387      ;
; -2.348 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.387      ;
; -2.348 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.387      ;
; -2.348 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.387      ;
; -2.348 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.387      ;
; -2.348 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.387      ;
; -2.334 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.373      ;
; -2.334 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.373      ;
; -2.334 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.373      ;
; -2.334 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.373      ;
; -2.334 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.373      ;
; -2.334 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.373      ;
; -2.334 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.373      ;
; -2.334 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.373      ;
; -2.334 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.373      ;
; -2.334 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.373      ;
; -2.284 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.323      ;
; -2.284 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.323      ;
; -2.284 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.323      ;
; -2.284 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.323      ;
; -2.284 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.323      ;
; -2.284 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.323      ;
; -2.284 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.323      ;
; -2.284 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.323      ;
; -2.284 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.323      ;
; -2.284 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.323      ;
; -2.281 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[10]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.320      ;
; -2.281 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[11]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.320      ;
; -2.281 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[3]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.320      ;
; -2.281 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[0]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.320      ;
; -2.281 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[7]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.320      ;
; -2.281 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[9]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.320      ;
; -2.281 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[2]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.320      ;
; -2.281 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[1]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.320      ;
; -2.281 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[5]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.320      ;
; -2.281 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[12]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.320      ;
; -2.279 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.317      ;
; -2.263 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.301      ;
; -2.245 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.284      ;
; -2.219 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.257      ;
; -2.207 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.246      ;
; -2.094 ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.132      ;
; -2.087 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.124      ;
; -2.068 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.106      ;
; -1.961 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.000      ;
; -1.961 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.000      ;
; -1.961 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.000      ;
; -1.961 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.000      ;
; -1.961 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.000      ;
; -1.961 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.000      ;
; -1.961 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.000      ;
; -1.961 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.000      ;
; -1.961 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.000      ;
; -1.961 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.000      ;
; -1.947 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.984      ;
; -1.943 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.981      ;
; -1.922 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.960      ;
; -1.910 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|END    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.947      ;
; -1.884 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.922      ;
; -1.875 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mSetup_ST.01             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.911      ;
; -1.875 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mSetup_ST.00             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.911      ;
; -1.875 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mSetup_ST.10             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.911      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u8|LRCK_1X'                                                                                                            ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.634 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.672      ;
; -1.634 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.672      ;
; -1.634 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.672      ;
; -1.634 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.672      ;
; -1.634 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.672      ;
; -1.634 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.672      ;
; -1.634 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.672      ;
; -1.634 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.672      ;
; -1.382 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.420      ;
; -1.382 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.420      ;
; -1.382 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.420      ;
; -1.382 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.420      ;
; -1.382 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.420      ;
; -1.382 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.420      ;
; -1.382 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.420      ;
; -1.382 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.420      ;
; -1.337 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.375      ;
; -1.337 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.375      ;
; -1.337 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.375      ;
; -1.337 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.375      ;
; -1.337 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.375      ;
; -1.337 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.375      ;
; -1.337 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.375      ;
; -1.337 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.375      ;
; -1.261 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.299      ;
; -1.261 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.299      ;
; -1.261 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.299      ;
; -1.261 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.299      ;
; -1.261 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.299      ;
; -1.261 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.299      ;
; -1.261 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.299      ;
; -1.261 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.299      ;
; -1.237 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.275      ;
; -1.157 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.195      ;
; -1.107 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.145      ;
; -1.077 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.115      ;
; -1.027 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.065      ;
; -0.997 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.035      ;
; -0.997 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.035      ;
; -0.997 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.035      ;
; -0.997 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.035      ;
; -0.997 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.035      ;
; -0.997 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.035      ;
; -0.997 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.035      ;
; -0.997 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.035      ;
; -0.997 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.035      ;
; -0.975 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.013      ;
; -0.975 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.013      ;
; -0.975 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.013      ;
; -0.975 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.013      ;
; -0.975 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.013      ;
; -0.975 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.013      ;
; -0.975 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.013      ;
; -0.975 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.013      ;
; -0.947 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.985      ;
; -0.917 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.955      ;
; -0.867 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.905      ;
; -0.837 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.875      ;
; -0.787 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.825      ;
; -0.757 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.795      ;
; -0.707 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.745      ;
; -0.274 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.312      ;
; -0.224 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.262      ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u3|altpll_component|pll|clk[1]'                                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.347 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.005        ; 0.064      ; 0.731      ;
; -0.347 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.005        ; 0.064      ; 0.731      ;
; -0.343 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.005        ; 0.068      ; 0.731      ;
; -0.343 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.005        ; 0.068      ; 0.731      ;
; 49.282 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.311      ;
; 49.282 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.311      ;
; 49.282 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.311      ;
; 49.282 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.311      ;
; 49.282 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.311      ;
; 49.282 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.311      ;
; 49.282 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.311      ;
; 49.282 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.311      ;
; 49.282 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.311      ;
; 49.313 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.280      ;
; 49.313 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.280      ;
; 49.313 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.280      ;
; 49.313 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.280      ;
; 49.313 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.280      ;
; 49.313 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.280      ;
; 49.313 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.280      ;
; 49.313 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.280      ;
; 49.313 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.280      ;
; 49.393 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.200      ;
; 49.393 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.200      ;
; 49.393 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.200      ;
; 49.393 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.200      ;
; 49.393 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.200      ;
; 49.393 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.200      ;
; 49.393 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.200      ;
; 49.393 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.200      ;
; 49.393 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.200      ;
; 49.442 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.151      ;
; 49.442 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.151      ;
; 49.442 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.151      ;
; 49.442 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.151      ;
; 49.442 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.151      ;
; 49.442 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.151      ;
; 49.442 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.151      ;
; 49.442 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.151      ;
; 49.442 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.151      ;
; 49.473 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.120      ;
; 49.473 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.120      ;
; 49.473 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.120      ;
; 49.473 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.120      ;
; 49.473 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.120      ;
; 49.473 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.120      ;
; 49.473 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.120      ;
; 49.473 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.120      ;
; 49.473 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 6.120      ;
; 49.611 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.982      ;
; 49.611 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.982      ;
; 49.611 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.982      ;
; 49.611 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.982      ;
; 49.611 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.982      ;
; 49.611 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.982      ;
; 49.611 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.982      ;
; 49.611 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.982      ;
; 49.611 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.982      ;
; 49.680 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.913      ;
; 49.680 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.913      ;
; 49.680 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.913      ;
; 49.680 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.913      ;
; 49.680 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.913      ;
; 49.680 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.913      ;
; 49.680 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.913      ;
; 49.680 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.913      ;
; 49.680 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.913      ;
; 49.885 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.708      ;
; 49.885 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.708      ;
; 49.885 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.708      ;
; 49.885 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.708      ;
; 49.885 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.708      ;
; 49.885 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.708      ;
; 49.885 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.708      ;
; 49.885 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.708      ;
; 49.885 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.708      ;
; 50.401 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.192      ;
; 50.401 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.192      ;
; 50.401 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.192      ;
; 50.401 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.192      ;
; 50.401 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.192      ;
; 50.401 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.192      ;
; 50.401 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.192      ;
; 50.401 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.192      ;
; 50.401 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 5.192      ;
; 50.583 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 5.019      ;
; 50.614 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 4.988      ;
; 50.615 ; AUDIO_DAC:u8|BCK_DIV[3]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.002      ; 4.980      ;
; 50.694 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 4.908      ;
; 50.743 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 4.859      ;
; 50.774 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 4.828      ;
; 50.795 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.002      ; 4.800      ;
; 50.912 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 4.690      ;
; 50.981 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 4.621      ;
; 51.157 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.002      ; 4.438      ;
; 51.186 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 4.416      ;
; 51.402 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.002      ; 4.193      ;
; 51.702 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 3.900      ;
; 51.788 ; AUDIO_DAC:u8|BCK_DIV[3]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.805      ;
; 51.968 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.625      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u8|oAUD_BCK'                                                                                                             ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.281 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 1.319      ;
; -0.267 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 1.305      ;
; -0.241 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 1.279      ;
; 0.082  ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.956      ;
; 0.085  ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.953      ;
; 0.111  ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.927      ;
; 0.307  ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                       ;
+--------+------------------------------------------+---------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                               ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+---------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.685 ; I2C_AV_Config:u7|mI2C_CTRL_CLK           ; I2C_AV_Config:u7|mI2C_CTRL_CLK        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 2.853      ; 0.731      ;
; -2.185 ; I2C_AV_Config:u7|mI2C_CTRL_CLK           ; I2C_AV_Config:u7|mI2C_CTRL_CLK        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 2.853      ; 0.731      ;
; 0.616  ; microc:micro1|mux16_s:mux_puerto_s|d1[7] ; microc:micro1|registro:puerto_s1|q[7] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.902      ;
; 0.618  ; microc:micro1|mux16_s:mux_puerto_s|d1[0] ; microc:micro1|registro:puerto_s1|q[0] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.904      ;
; 0.620  ; microc:micro1|mux16_s:mux_puerto_s|d3[7] ; microc:micro1|registro:puerto_s3|q[7] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.628  ; microc:micro1|registro:pc|q[9]           ; microc:micro1|registro:pc|q[9]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.914      ;
; 0.629  ; I2C_AV_Config:u7|mI2C_CLK_DIV[15]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[15]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.760  ; microc:micro1|mux16_s:mux_puerto_s|d1[6] ; microc:micro1|registro:puerto_s1|q[6] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.046      ;
; 0.801  ; microc:micro1|mux16_s:mux_puerto_s|d3[4] ; microc:micro1|registro:puerto_s3|q[4] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 1.086      ;
; 0.816  ; microc:micro1|mux16_s:mux_puerto_s|d0[3] ; microc:micro1|registro:puerto_s0|q[3] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 1.101      ;
; 0.853  ; microc:micro1|mux16_s:mux_puerto_s|d0[6] ; microc:micro1|registro:puerto_s0|q[6] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 1.138      ;
; 0.855  ; microc:micro1|mux16_s:mux_puerto_s|d3[1] ; microc:micro1|registro:puerto_s3|q[1] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 1.140      ;
; 0.859  ; microc:micro1|mux16_s:mux_puerto_s|d3[0] ; microc:micro1|registro:puerto_s3|q[0] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 1.144      ;
; 0.859  ; microc:micro1|mux16_s:mux_puerto_s|d3[6] ; microc:micro1|registro:puerto_s3|q[6] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 1.144      ;
; 0.960  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.246      ;
; 0.967  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.253      ;
; 0.972  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.976  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; I2C_AV_Config:u7|mI2C_CLK_DIV[14]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[14]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.980  ; microc:micro1|registro:pc|q[7]           ; microc:micro1|registro:pc|q[7]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.985  ; microc:micro1|registro:pc|q[5]           ; microc:micro1|registro:pc|q[5]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.986  ; microc:micro1|mux16_s:mux_puerto_s|d0[2] ; microc:micro1|registro:puerto_s0|q[2] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 1.271      ;
; 0.987  ; microc:micro1|mux16_s:mux_puerto_s|d3[2] ; microc:micro1|registro:puerto_s3|q[2] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 1.272      ;
; 0.988  ; microc:micro1|mux16_s:mux_puerto_s|d3[5] ; microc:micro1|registro:puerto_s3|q[5] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 1.273      ;
; 0.990  ; microc:micro1|mux16_s:mux_puerto_s|d3[3] ; microc:micro1|registro:puerto_s3|q[3] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 1.275      ;
; 0.993  ; microc:micro1|registro:pc|q[3]           ; microc:micro1|registro:pc|q[3]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.279      ;
; 0.996  ; microc:micro1|mux16_s:mux_puerto_s|d2[2] ; microc:micro1|registro:puerto_s2|q[2] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 1.281      ;
; 1.011  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.012  ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.298      ;
; 1.015  ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.016  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.047  ; microc:micro1|registro:pc|q[4]           ; microc:micro1|registro:pc|q[4]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.333      ;
; 1.078  ; microc:micro1|registro:pc|q[1]           ; microc:micro1|registro:pc|q[1]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.364      ;
; 1.079  ; microc:micro1|registro:pc|q[2]           ; microc:micro1|registro:pc|q[2]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.365      ;
; 1.125  ; microc:micro1|mux16_s:mux_puerto_s|d2[0] ; microc:micro1|registro:puerto_s2|q[0] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.008      ; 1.419      ;
; 1.143  ; microc:micro1|mux16_s:mux_puerto_s|d0[0] ; microc:micro1|registro:puerto_s0|q[0] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 1.428      ;
; 1.153  ; microc:micro1|mux16_s:mux_puerto_s|d1[4] ; microc:micro1|registro:puerto_s1|q[4] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.006     ; 1.433      ;
; 1.155  ; microc:micro1|mux16_s:mux_puerto_s|d2[7] ; microc:micro1|registro:puerto_s2|q[7] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.006     ; 1.435      ;
; 1.156  ; microc:micro1|mux16_s:mux_puerto_s|d0[4] ; microc:micro1|registro:puerto_s0|q[4] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.006     ; 1.436      ;
; 1.156  ; microc:micro1|mux16_s:mux_puerto_s|d2[1] ; microc:micro1|registro:puerto_s2|q[1] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.006     ; 1.436      ;
; 1.158  ; microc:micro1|mux16_s:mux_puerto_s|d1[3] ; microc:micro1|registro:puerto_s1|q[3] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.006     ; 1.438      ;
; 1.160  ; microc:micro1|mux16_s:mux_puerto_s|d1[5] ; microc:micro1|registro:puerto_s1|q[5] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.006     ; 1.440      ;
; 1.164  ; microc:micro1|mux16_s:mux_puerto_s|d1[2] ; microc:micro1|registro:puerto_s1|q[2] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.006     ; 1.444      ;
; 1.165  ; microc:micro1|mux16_s:mux_puerto_s|d2[5] ; microc:micro1|registro:puerto_s2|q[5] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.007     ; 1.444      ;
; 1.167  ; microc:micro1|mux16_s:mux_puerto_s|d0[7] ; microc:micro1|registro:puerto_s0|q[7] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.006     ; 1.447      ;
; 1.167  ; microc:micro1|mux16_s:mux_puerto_s|d2[4] ; microc:micro1|registro:puerto_s2|q[4] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.007     ; 1.446      ;
; 1.169  ; microc:micro1|mux16_s:mux_puerto_s|d2[6] ; microc:micro1|registro:puerto_s2|q[6] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.007     ; 1.448      ;
; 1.175  ; microc:micro1|mux16_s:mux_puerto_s|d2[3] ; microc:micro1|registro:puerto_s2|q[3] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.007     ; 1.454      ;
; 1.180  ; microc:micro1|mux16_s:mux_puerto_s|d0[1] ; microc:micro1|registro:puerto_s0|q[1] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.019      ; 1.485      ;
; 1.241  ; microc:micro1|registro:pc|q[8]           ; microc:micro1|registro:pc|q[8]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.527      ;
; 1.317  ; microc:micro1|mux16_s:mux_puerto_s|d1[1] ; microc:micro1|registro:puerto_s1|q[1] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.006     ; 1.597      ;
; 1.321  ; microc:micro1|mux16_s:mux_puerto_s|d0[5] ; microc:micro1|registro:puerto_s0|q[5] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.019      ; 1.626      ;
; 1.392  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.678      ;
; 1.399  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.685      ;
; 1.404  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.690      ;
; 1.408  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.694      ;
; 1.409  ; I2C_AV_Config:u7|mI2C_CLK_DIV[14]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[15]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[14]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.412  ; microc:micro1|registro:pc|q[7]           ; microc:micro1|registro:pc|q[8]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.698      ;
; 1.417  ; microc:micro1|registro:pc|q[5]           ; microc:micro1|registro:pc|q[6]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.703      ;
; 1.445  ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.731      ;
; 1.448  ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.734      ;
; 1.449  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.735      ;
; 1.472  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.758      ;
; 1.479  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.765      ;
; 1.480  ; microc:micro1|registro:pc|q[4]           ; microc:micro1|registro:pc|q[5]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.766      ;
; 1.488  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.489  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[15]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.775      ;
; 1.489  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.775      ;
; 1.492  ; microc:micro1|registro:pc|q[7]           ; microc:micro1|registro:pc|q[9]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.778      ;
; 1.497  ; microc:micro1|registro:pc|q[5]           ; microc:micro1|registro:pc|q[7]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.783      ;
; 1.505  ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.791      ;
; 1.511  ; microc:micro1|registro:pc|q[1]           ; microc:micro1|registro:pc|q[2]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.797      ;
; 1.512  ; microc:micro1|registro:pc|q[2]           ; microc:micro1|registro:pc|q[3]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.798      ;
; 1.526  ; microc:micro1|registro:pc|q[3]           ; microc:micro1|registro:pc|q[4]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.812      ;
; 1.528  ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.814      ;
; 1.529  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[14]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.815      ;
; 1.552  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.838      ;
; 1.560  ; microc:micro1|registro:pc|q[4]           ; microc:micro1|registro:pc|q[6]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.846      ;
; 1.568  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.854      ;
; 1.569  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[14]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.855      ;
; 1.577  ; microc:micro1|registro:pc|q[5]           ; microc:micro1|registro:pc|q[8]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.863      ;
; 1.580  ; microc:micro1|registro:pc|q[6]           ; microc:micro1|registro:pc|q[6]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.866      ;
; 1.585  ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.871      ;
; 1.591  ; microc:micro1|registro:pc|q[1]           ; microc:micro1|registro:pc|q[3]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.877      ;
; 1.604  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.890      ;
; 1.606  ; microc:micro1|registro:pc|q[3]           ; microc:micro1|registro:pc|q[5]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.892      ;
; 1.608  ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.894      ;
; 1.609  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[15]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.895      ;
; 1.609  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.895      ;
; 1.619  ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.905      ;
; 1.628  ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.002     ; 1.912      ;
; 1.640  ; microc:micro1|registro:pc|q[4]           ; microc:micro1|registro:pc|q[7]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.926      ;
+--------+------------------------------------------+---------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u3|altpll_component|pll|clk[1]'                                                                                                                            ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.100 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.068      ; 0.731      ;
; 0.100 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.068      ; 0.731      ;
; 0.104 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.064      ; 0.731      ;
; 0.104 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.064      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.625 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.911      ;
; 0.639 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.925      ;
; 0.956 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.242      ;
; 0.972 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.258      ;
; 0.983 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.269      ;
; 1.011 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.297      ;
; 1.016 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.302      ;
; 1.019 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.305      ;
; 1.279 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[3]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.565      ;
; 1.404 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.690      ;
; 1.444 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.730      ;
; 1.444 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.730      ;
; 1.449 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.735      ;
; 1.484 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.770      ;
; 1.505 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.791      ;
; 1.524 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.810      ;
; 1.529 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.815      ;
; 1.564 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.850      ;
; 1.585 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.871      ;
; 1.604 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.890      ;
; 1.609 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.895      ;
; 1.617 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[3]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.903      ;
; 1.620 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[3]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.906      ;
; 1.623 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.909      ;
; 1.665 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.951      ;
; 1.672 ; AUDIO_DAC:u8|BCK_DIV[3]     ; AUDIO_DAC:u8|BCK_DIV[3]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.958      ;
; 1.689 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.975      ;
; 1.703 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.989      ;
; 1.703 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.989      ;
; 1.738 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.024      ;
; 1.745 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.031      ;
; 1.783 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.069      ;
; 1.783 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.069      ;
; 1.818 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.104      ;
; 1.863 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.149      ;
; 1.863 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.149      ;
; 1.863 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.149      ;
; 1.898 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.184      ;
; 1.943 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.229      ;
; 1.943 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.229      ;
; 1.978 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.264      ;
; 2.023 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.309      ;
; 2.103 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.389      ;
; 2.340 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.626      ;
; 2.350 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.636      ;
; 2.585 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.871      ;
; 2.957 ; AUDIO_DAC:u8|BCK_DIV[3]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.243      ;
; 2.967 ; AUDIO_DAC:u8|BCK_DIV[3]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.253      ;
; 3.349 ; AUDIO_DAC:u8|BCK_DIV[3]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.635      ;
; 3.605 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 3.900      ;
; 3.905 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.193      ;
; 4.121 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.416      ;
; 4.150 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.438      ;
; 4.326 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.621      ;
; 4.395 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.690      ;
; 4.512 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.800      ;
; 4.522 ; AUDIO_DAC:u8|BCK_DIV[3]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.810      ;
; 4.533 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.828      ;
; 4.564 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.859      ;
; 4.613 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.908      ;
; 4.693 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 4.988      ;
; 4.724 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 5.019      ;
; 4.906 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.192      ;
; 4.906 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.192      ;
; 4.906 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.192      ;
; 4.906 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.192      ;
; 4.906 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.192      ;
; 4.906 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.192      ;
; 4.906 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.192      ;
; 4.906 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.192      ;
; 5.422 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.708      ;
; 5.422 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.708      ;
; 5.422 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.708      ;
; 5.422 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.708      ;
; 5.422 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.708      ;
; 5.422 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.708      ;
; 5.422 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.708      ;
; 5.627 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.913      ;
; 5.627 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.913      ;
; 5.627 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.913      ;
; 5.627 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.913      ;
; 5.627 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.913      ;
; 5.696 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.982      ;
; 5.696 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 5.982      ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u8|oAUD_BCK'                                                                                                             ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.445 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.641 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.927      ;
; 0.667 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.953      ;
; 0.670 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.956      ;
; 0.993 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 1.279      ;
; 1.019 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 1.305      ;
; 1.033 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 1.319      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.660 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.946      ;
; 0.703 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.989      ;
; 0.703 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.989      ;
; 0.704 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.990      ;
; 0.705 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.991      ;
; 0.705 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.991      ;
; 0.705 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.991      ;
; 0.705 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.991      ;
; 0.708 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.994      ;
; 0.710 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.996      ;
; 0.710 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.996      ;
; 0.711 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.997      ;
; 0.788 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.074      ;
; 0.860 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.146      ;
; 0.861 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.147      ;
; 0.864 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.150      ;
; 0.870 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.156      ;
; 0.870 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.156      ;
; 0.872 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.158      ;
; 0.873 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.159      ;
; 0.873 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.159      ;
; 0.874 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.160      ;
; 0.874 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.160      ;
; 0.897 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.182      ;
; 0.939 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.225      ;
; 0.948 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.233      ;
; 0.951 ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.237      ;
; 0.988 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.274      ;
; 0.991 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.277      ;
; 1.007 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.293      ;
; 1.012 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.298      ;
; 1.027 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.313      ;
; 1.030 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.316      ;
; 1.039 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.325      ;
; 1.137 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.425      ;
; 1.186 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.473      ;
; 1.191 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.478      ;
; 1.193 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.480      ;
; 1.193 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.480      ;
; 1.205 ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.485      ;
; 1.206 ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.486      ;
; 1.212 ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.492      ;
; 1.218 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.505      ;
; 1.218 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.510      ;
; 1.219 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.511      ;
; 1.220 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.512      ;
; 1.222 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 1.514      ;
; 1.243 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.530      ;
; 1.247 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.533      ;
; 1.259 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.546      ;
; 1.261 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.548      ;
; 1.282 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.569      ;
; 1.282 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.569      ;
; 1.282 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.569      ;
; 1.284 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.571      ;
; 1.284 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.571      ;
; 1.293 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.579      ;
; 1.296 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.581      ;
; 1.296 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.581      ;
; 1.298 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.585      ;
; 1.303 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.590      ;
; 1.311 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.598      ;
; 1.311 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.598      ;
; 1.313 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.600      ;
; 1.314 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.601      ;
; 1.314 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.601      ;
; 1.314 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.601      ;
; 1.342 ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.622      ;
; 1.349 ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.629      ;
; 1.351 ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.631      ;
; 1.359 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.644      ;
; 1.360 ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.640      ;
; 1.362 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.647      ;
; 1.370 ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.650      ;
; 1.376 ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.656      ;
; 1.377 ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.657      ;
; 1.439 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.724      ;
; 1.439 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.725      ;
; 1.453 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.739      ;
; 1.479 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.767      ;
; 1.501 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.787      ;
; 1.506 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.792      ;
; 1.519 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.805      ;
; 1.556 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.842      ;
; 1.573 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.859      ;
; 1.579 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.864      ;
; 1.581 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.867      ;
; 1.586 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.872      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u8|LRCK_1X'                                                                                                            ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.645 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.931      ;
; 0.976 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.262      ;
; 0.983 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.270      ;
; 0.992 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.278      ;
; 1.026 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.312      ;
; 1.027 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.313      ;
; 1.032 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.318      ;
; 1.415 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.701      ;
; 1.416 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.702      ;
; 1.424 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.710      ;
; 1.459 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.745      ;
; 1.460 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.746      ;
; 1.465 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.751      ;
; 1.495 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.781      ;
; 1.496 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.782      ;
; 1.509 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.795      ;
; 1.539 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.825      ;
; 1.540 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.826      ;
; 1.545 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.831      ;
; 1.575 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.861      ;
; 1.576 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.862      ;
; 1.589 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.875      ;
; 1.619 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.905      ;
; 1.625 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.911      ;
; 1.655 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.941      ;
; 1.669 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.955      ;
; 1.699 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.985      ;
; 1.705 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.991      ;
; 1.727 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.013      ;
; 1.727 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.013      ;
; 1.727 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.013      ;
; 1.727 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.013      ;
; 1.727 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.013      ;
; 1.727 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.013      ;
; 1.727 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.013      ;
; 1.735 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.021      ;
; 1.749 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.035      ;
; 1.749 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.035      ;
; 1.749 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.035      ;
; 1.749 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.035      ;
; 1.749 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.035      ;
; 1.749 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.035      ;
; 1.749 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.035      ;
; 1.779 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.065      ;
; 1.829 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.115      ;
; 1.859 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.145      ;
; 1.909 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.195      ;
; 1.989 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.275      ;
; 2.013 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.299      ;
; 2.013 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.299      ;
; 2.013 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.299      ;
; 2.013 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.299      ;
; 2.013 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.299      ;
; 2.089 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.375      ;
; 2.089 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.375      ;
; 2.089 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.375      ;
; 2.134 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.420      ;
; 2.134 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.420      ;
; 2.134 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.420      ;
; 2.134 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.420      ;
; 2.386 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.672      ;
; 2.386 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.672      ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[14]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[14]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[15]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[15]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|regfile:registros|regb~0   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|END           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|END           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[9]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[9]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_GO                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_GO                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.00                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.00                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.01                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.01                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.10                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.10                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[11]|clk                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u8|LRCK_1X'                                                                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[7]|clk          ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u8|oAUD_BCK'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27[0]'                                                                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|inclk[0] ;
; 34.406 ; 37.037       ; 2.631          ; Port Rate        ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]                      ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[0]                    ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[1]                    ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[2]                    ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[3]                    ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X                       ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[0]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[1]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[2]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[3]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[4]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[5]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[6]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[7]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[8]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|oAUD_BCK                      ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[0]                    ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[1]                    ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[2]                    ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[3]                    ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X                       ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[0]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[1]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[2]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[3]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[4]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[5]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[6]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[7]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[8]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|oAUD_BCK                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[3]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[3]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+--------------------------------+---------+---------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise    ; Fall    ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+---------+---------+------------+--------------------------------+
; d0_e[*]     ; CLOCK_50                       ; 8.699   ; 8.699   ; Rise       ; CLOCK_50                       ;
;  d0_e[0]    ; CLOCK_50                       ; 8.666   ; 8.666   ; Rise       ; CLOCK_50                       ;
;  d0_e[1]    ; CLOCK_50                       ; 7.956   ; 7.956   ; Rise       ; CLOCK_50                       ;
;  d0_e[2]    ; CLOCK_50                       ; 8.302   ; 8.302   ; Rise       ; CLOCK_50                       ;
;  d0_e[3]    ; CLOCK_50                       ; 7.671   ; 7.671   ; Rise       ; CLOCK_50                       ;
;  d0_e[4]    ; CLOCK_50                       ; 8.699   ; 8.699   ; Rise       ; CLOCK_50                       ;
;  d0_e[5]    ; CLOCK_50                       ; 7.731   ; 7.731   ; Rise       ; CLOCK_50                       ;
;  d0_e[6]    ; CLOCK_50                       ; 8.360   ; 8.360   ; Rise       ; CLOCK_50                       ;
;  d0_e[7]    ; CLOCK_50                       ; 8.271   ; 8.271   ; Rise       ; CLOCK_50                       ;
; d1_e[*]     ; CLOCK_50                       ; 8.304   ; 8.304   ; Rise       ; CLOCK_50                       ;
;  d1_e[0]    ; CLOCK_50                       ; 8.062   ; 8.062   ; Rise       ; CLOCK_50                       ;
;  d1_e[1]    ; CLOCK_50                       ; 7.789   ; 7.789   ; Rise       ; CLOCK_50                       ;
;  d1_e[2]    ; CLOCK_50                       ; 7.956   ; 7.956   ; Rise       ; CLOCK_50                       ;
;  d1_e[3]    ; CLOCK_50                       ; 6.849   ; 6.849   ; Rise       ; CLOCK_50                       ;
;  d1_e[4]    ; CLOCK_50                       ; 8.304   ; 8.304   ; Rise       ; CLOCK_50                       ;
;  d1_e[5]    ; CLOCK_50                       ; 6.000   ; 6.000   ; Rise       ; CLOCK_50                       ;
;  d1_e[6]    ; CLOCK_50                       ; 8.132   ; 8.132   ; Rise       ; CLOCK_50                       ;
;  d1_e[7]    ; CLOCK_50                       ; 7.446   ; 7.446   ; Rise       ; CLOCK_50                       ;
; d2_e[*]     ; CLOCK_50                       ; 7.922   ; 7.922   ; Rise       ; CLOCK_50                       ;
;  d2_e[0]    ; CLOCK_50                       ; 6.502   ; 6.502   ; Rise       ; CLOCK_50                       ;
;  d2_e[1]    ; CLOCK_50                       ; 7.823   ; 7.823   ; Rise       ; CLOCK_50                       ;
;  d2_e[2]    ; CLOCK_50                       ; 7.107   ; 7.107   ; Rise       ; CLOCK_50                       ;
;  d2_e[3]    ; CLOCK_50                       ; 7.354   ; 7.354   ; Rise       ; CLOCK_50                       ;
;  d2_e[4]    ; CLOCK_50                       ; 7.310   ; 7.310   ; Rise       ; CLOCK_50                       ;
;  d2_e[5]    ; CLOCK_50                       ; 6.675   ; 6.675   ; Rise       ; CLOCK_50                       ;
;  d2_e[6]    ; CLOCK_50                       ; 7.210   ; 7.210   ; Rise       ; CLOCK_50                       ;
;  d2_e[7]    ; CLOCK_50                       ; 7.922   ; 7.922   ; Rise       ; CLOCK_50                       ;
; d_audio[*]  ; CLOCK_50                       ; 4.565   ; 4.565   ; Rise       ; CLOCK_50                       ;
;  d_audio[0] ; CLOCK_50                       ; 2.255   ; 2.255   ; Rise       ; CLOCK_50                       ;
;  d_audio[1] ; CLOCK_50                       ; 3.097   ; 3.097   ; Rise       ; CLOCK_50                       ;
;  d_audio[2] ; CLOCK_50                       ; 3.906   ; 3.906   ; Rise       ; CLOCK_50                       ;
;  d_audio[3] ; CLOCK_50                       ; 2.047   ; 2.047   ; Rise       ; CLOCK_50                       ;
;  d_audio[4] ; CLOCK_50                       ; 4.149   ; 4.149   ; Rise       ; CLOCK_50                       ;
;  d_audio[5] ; CLOCK_50                       ; 3.528   ; 3.528   ; Rise       ; CLOCK_50                       ;
;  d_audio[6] ; CLOCK_50                       ; 4.532   ; 4.532   ; Rise       ; CLOCK_50                       ;
;  d_audio[7] ; CLOCK_50                       ; 4.565   ; 4.565   ; Rise       ; CLOCK_50                       ;
; reset       ; CLOCK_50                       ; 5.853   ; 5.853   ; Rise       ; CLOCK_50                       ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 4.586   ; 4.586   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; d_audio[*]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 7.065   ; 7.065   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.174   ; 6.174   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.226   ; 6.226   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.224   ; 6.224   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.142   ; 6.142   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.717   ; 6.717   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.873   ; 6.873   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[6] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 7.065   ; 7.065   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[7] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.516   ; 6.516   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; d_audio[*]  ; CLOCK_27[0]                    ; 284.853 ; 284.853 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[0] ; CLOCK_27[0]                    ; 283.553 ; 283.553 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[1] ; CLOCK_27[0]                    ; 283.455 ; 283.455 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[2] ; CLOCK_27[0]                    ; 283.402 ; 283.402 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[3] ; CLOCK_27[0]                    ; 283.309 ; 283.309 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[4] ; CLOCK_27[0]                    ; 284.338 ; 284.338 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[5] ; CLOCK_27[0]                    ; 284.354 ; 284.354 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[6] ; CLOCK_27[0]                    ; 284.853 ; 284.853 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[7] ; CLOCK_27[0]                    ; 284.319 ; 284.319 ; Rise       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+---------+---------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-------------+--------------------------------+---------+---------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise    ; Fall    ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+---------+---------+------------+--------------------------------+
; d0_e[*]     ; CLOCK_50                       ; -5.847  ; -5.847  ; Rise       ; CLOCK_50                       ;
;  d0_e[0]    ; CLOCK_50                       ; -7.799  ; -7.799  ; Rise       ; CLOCK_50                       ;
;  d0_e[1]    ; CLOCK_50                       ; -6.650  ; -6.650  ; Rise       ; CLOCK_50                       ;
;  d0_e[2]    ; CLOCK_50                       ; -6.516  ; -6.516  ; Rise       ; CLOCK_50                       ;
;  d0_e[3]    ; CLOCK_50                       ; -5.847  ; -5.847  ; Rise       ; CLOCK_50                       ;
;  d0_e[4]    ; CLOCK_50                       ; -7.692  ; -7.692  ; Rise       ; CLOCK_50                       ;
;  d0_e[5]    ; CLOCK_50                       ; -6.691  ; -6.691  ; Rise       ; CLOCK_50                       ;
;  d0_e[6]    ; CLOCK_50                       ; -7.463  ; -7.463  ; Rise       ; CLOCK_50                       ;
;  d0_e[7]    ; CLOCK_50                       ; -6.450  ; -6.450  ; Rise       ; CLOCK_50                       ;
; d1_e[*]     ; CLOCK_50                       ; -4.960  ; -4.960  ; Rise       ; CLOCK_50                       ;
;  d1_e[0]    ; CLOCK_50                       ; -7.195  ; -7.195  ; Rise       ; CLOCK_50                       ;
;  d1_e[1]    ; CLOCK_50                       ; -6.483  ; -6.483  ; Rise       ; CLOCK_50                       ;
;  d1_e[2]    ; CLOCK_50                       ; -6.170  ; -6.170  ; Rise       ; CLOCK_50                       ;
;  d1_e[3]    ; CLOCK_50                       ; -5.025  ; -5.025  ; Rise       ; CLOCK_50                       ;
;  d1_e[4]    ; CLOCK_50                       ; -7.297  ; -7.297  ; Rise       ; CLOCK_50                       ;
;  d1_e[5]    ; CLOCK_50                       ; -4.960  ; -4.960  ; Rise       ; CLOCK_50                       ;
;  d1_e[6]    ; CLOCK_50                       ; -7.235  ; -7.235  ; Rise       ; CLOCK_50                       ;
;  d1_e[7]    ; CLOCK_50                       ; -5.625  ; -5.625  ; Rise       ; CLOCK_50                       ;
; d2_e[*]     ; CLOCK_50                       ; -5.321  ; -5.321  ; Rise       ; CLOCK_50                       ;
;  d2_e[0]    ; CLOCK_50                       ; -5.635  ; -5.635  ; Rise       ; CLOCK_50                       ;
;  d2_e[1]    ; CLOCK_50                       ; -6.517  ; -6.517  ; Rise       ; CLOCK_50                       ;
;  d2_e[2]    ; CLOCK_50                       ; -5.321  ; -5.321  ; Rise       ; CLOCK_50                       ;
;  d2_e[3]    ; CLOCK_50                       ; -5.530  ; -5.530  ; Rise       ; CLOCK_50                       ;
;  d2_e[4]    ; CLOCK_50                       ; -6.303  ; -6.303  ; Rise       ; CLOCK_50                       ;
;  d2_e[5]    ; CLOCK_50                       ; -5.635  ; -5.635  ; Rise       ; CLOCK_50                       ;
;  d2_e[6]    ; CLOCK_50                       ; -6.313  ; -6.313  ; Rise       ; CLOCK_50                       ;
;  d2_e[7]    ; CLOCK_50                       ; -6.101  ; -6.101  ; Rise       ; CLOCK_50                       ;
; d_audio[*]  ; CLOCK_50                       ; -0.223  ; -0.223  ; Rise       ; CLOCK_50                       ;
;  d_audio[0] ; CLOCK_50                       ; -1.388  ; -1.388  ; Rise       ; CLOCK_50                       ;
;  d_audio[1] ; CLOCK_50                       ; -1.791  ; -1.791  ; Rise       ; CLOCK_50                       ;
;  d_audio[2] ; CLOCK_50                       ; -2.120  ; -2.120  ; Rise       ; CLOCK_50                       ;
;  d_audio[3] ; CLOCK_50                       ; -0.223  ; -0.223  ; Rise       ; CLOCK_50                       ;
;  d_audio[4] ; CLOCK_50                       ; -3.142  ; -3.142  ; Rise       ; CLOCK_50                       ;
;  d_audio[5] ; CLOCK_50                       ; -2.488  ; -2.488  ; Rise       ; CLOCK_50                       ;
;  d_audio[6] ; CLOCK_50                       ; -3.635  ; -3.635  ; Rise       ; CLOCK_50                       ;
;  d_audio[7] ; CLOCK_50                       ; -2.744  ; -2.744  ; Rise       ; CLOCK_50                       ;
; reset       ; CLOCK_50                       ; -1.115  ; -1.115  ; Rise       ; CLOCK_50                       ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -3.716  ; -3.716  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; d_audio[*]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -4.484  ; -4.484  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -4.484  ; -4.484  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -4.807  ; -4.807  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -4.801  ; -4.801  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -4.798  ; -4.798  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -5.262  ; -5.262  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -5.832  ; -5.832  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[6] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -5.684  ; -5.684  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[7] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -5.096  ; -5.096  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; d_audio[*]  ; CLOCK_27[0]                    ; -10.903 ; -10.903 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[0] ; CLOCK_27[0]                    ; -11.693 ; -11.693 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[1] ; CLOCK_27[0]                    ; -11.262 ; -11.262 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[2] ; CLOCK_27[0]                    ; -11.345 ; -11.345 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[3] ; CLOCK_27[0]                    ; -10.903 ; -10.903 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[4] ; CLOCK_27[0]                    ; -11.394 ; -11.394 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[5] ; CLOCK_27[0]                    ; -11.951 ; -11.951 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[6] ; CLOCK_27[0]                    ; -12.311 ; -12.311 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[7] ; CLOCK_27[0]                    ; -11.993 ; -11.993 ; Rise       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+---------+---------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 5.333  ;        ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 15.081 ; 15.081 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;        ; 5.333  ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 4.573  ;        ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;        ; 4.573  ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 14.294 ; 14.294 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; d0_s[*]     ; CLOCK_50                       ; 7.661  ; 7.661  ; Rise       ; CLOCK_50                       ;
;  d0_s[0]    ; CLOCK_50                       ; 7.608  ; 7.608  ; Rise       ; CLOCK_50                       ;
;  d0_s[1]    ; CLOCK_50                       ; 7.523  ; 7.523  ; Rise       ; CLOCK_50                       ;
;  d0_s[2]    ; CLOCK_50                       ; 7.643  ; 7.643  ; Rise       ; CLOCK_50                       ;
;  d0_s[3]    ; CLOCK_50                       ; 7.661  ; 7.661  ; Rise       ; CLOCK_50                       ;
;  d0_s[4]    ; CLOCK_50                       ; 7.294  ; 7.294  ; Rise       ; CLOCK_50                       ;
;  d0_s[5]    ; CLOCK_50                       ; 6.945  ; 6.945  ; Rise       ; CLOCK_50                       ;
;  d0_s[6]    ; CLOCK_50                       ; 7.279  ; 7.279  ; Rise       ; CLOCK_50                       ;
;  d0_s[7]    ; CLOCK_50                       ; 7.258  ; 7.258  ; Rise       ; CLOCK_50                       ;
; d1_s[*]     ; CLOCK_50                       ; 9.359  ; 9.359  ; Rise       ; CLOCK_50                       ;
;  d1_s[0]    ; CLOCK_50                       ; 9.359  ; 9.359  ; Rise       ; CLOCK_50                       ;
;  d1_s[1]    ; CLOCK_50                       ; 9.037  ; 9.037  ; Rise       ; CLOCK_50                       ;
;  d1_s[2]    ; CLOCK_50                       ; 8.965  ; 8.965  ; Rise       ; CLOCK_50                       ;
;  d1_s[3]    ; CLOCK_50                       ; 8.440  ; 8.440  ; Rise       ; CLOCK_50                       ;
;  d1_s[4]    ; CLOCK_50                       ; 9.303  ; 9.303  ; Rise       ; CLOCK_50                       ;
;  d1_s[5]    ; CLOCK_50                       ; 7.903  ; 7.903  ; Rise       ; CLOCK_50                       ;
;  d1_s[6]    ; CLOCK_50                       ; 9.127  ; 9.127  ; Rise       ; CLOCK_50                       ;
;  d1_s[7]    ; CLOCK_50                       ; 7.584  ; 7.584  ; Rise       ; CLOCK_50                       ;
; d2_s[*]     ; CLOCK_50                       ; 9.087  ; 9.087  ; Rise       ; CLOCK_50                       ;
;  d2_s[0]    ; CLOCK_50                       ; 9.087  ; 9.087  ; Rise       ; CLOCK_50                       ;
;  d2_s[1]    ; CLOCK_50                       ; 8.581  ; 8.581  ; Rise       ; CLOCK_50                       ;
;  d2_s[2]    ; CLOCK_50                       ; 8.729  ; 8.729  ; Rise       ; CLOCK_50                       ;
;  d2_s[3]    ; CLOCK_50                       ; 8.247  ; 8.247  ; Rise       ; CLOCK_50                       ;
;  d2_s[4]    ; CLOCK_50                       ; 9.062  ; 9.062  ; Rise       ; CLOCK_50                       ;
;  d2_s[5]    ; CLOCK_50                       ; 8.912  ; 8.912  ; Rise       ; CLOCK_50                       ;
;  d2_s[6]    ; CLOCK_50                       ; 9.036  ; 9.036  ; Rise       ; CLOCK_50                       ;
;  d2_s[7]    ; CLOCK_50                       ; 7.559  ; 7.559  ; Rise       ; CLOCK_50                       ;
; d3_s[*]     ; CLOCK_50                       ; 9.115  ; 9.115  ; Rise       ; CLOCK_50                       ;
;  d3_s[0]    ; CLOCK_50                       ; 9.115  ; 9.115  ; Rise       ; CLOCK_50                       ;
;  d3_s[1]    ; CLOCK_50                       ; 9.115  ; 9.115  ; Rise       ; CLOCK_50                       ;
;  d3_s[2]    ; CLOCK_50                       ; 8.907  ; 8.907  ; Rise       ; CLOCK_50                       ;
;  d3_s[3]    ; CLOCK_50                       ; 8.872  ; 8.872  ; Rise       ; CLOCK_50                       ;
;  d3_s[4]    ; CLOCK_50                       ; 8.765  ; 8.765  ; Rise       ; CLOCK_50                       ;
;  d3_s[5]    ; CLOCK_50                       ; 8.940  ; 8.940  ; Rise       ; CLOCK_50                       ;
;  d3_s[6]    ; CLOCK_50                       ; 8.918  ; 8.918  ; Rise       ; CLOCK_50                       ;
;  d3_s[7]    ; CLOCK_50                       ; 7.268  ; 7.268  ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 10.739 ; 10.739 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 7.857  ; 7.857  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 5.840  ;        ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; AUD_XCK     ; CLOCK_27[0]                    ; 2.905  ;        ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;        ; 2.905  ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 5.333 ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 7.115 ; 7.115 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;       ; 5.333 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 4.573 ;       ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;       ; 4.573 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 8.826 ; 8.826 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; d0_s[*]     ; CLOCK_50                       ; 6.945 ; 6.945 ; Rise       ; CLOCK_50                       ;
;  d0_s[0]    ; CLOCK_50                       ; 7.608 ; 7.608 ; Rise       ; CLOCK_50                       ;
;  d0_s[1]    ; CLOCK_50                       ; 7.523 ; 7.523 ; Rise       ; CLOCK_50                       ;
;  d0_s[2]    ; CLOCK_50                       ; 7.643 ; 7.643 ; Rise       ; CLOCK_50                       ;
;  d0_s[3]    ; CLOCK_50                       ; 7.661 ; 7.661 ; Rise       ; CLOCK_50                       ;
;  d0_s[4]    ; CLOCK_50                       ; 7.294 ; 7.294 ; Rise       ; CLOCK_50                       ;
;  d0_s[5]    ; CLOCK_50                       ; 6.945 ; 6.945 ; Rise       ; CLOCK_50                       ;
;  d0_s[6]    ; CLOCK_50                       ; 7.279 ; 7.279 ; Rise       ; CLOCK_50                       ;
;  d0_s[7]    ; CLOCK_50                       ; 7.258 ; 7.258 ; Rise       ; CLOCK_50                       ;
; d1_s[*]     ; CLOCK_50                       ; 7.584 ; 7.584 ; Rise       ; CLOCK_50                       ;
;  d1_s[0]    ; CLOCK_50                       ; 9.359 ; 9.359 ; Rise       ; CLOCK_50                       ;
;  d1_s[1]    ; CLOCK_50                       ; 9.037 ; 9.037 ; Rise       ; CLOCK_50                       ;
;  d1_s[2]    ; CLOCK_50                       ; 8.965 ; 8.965 ; Rise       ; CLOCK_50                       ;
;  d1_s[3]    ; CLOCK_50                       ; 8.440 ; 8.440 ; Rise       ; CLOCK_50                       ;
;  d1_s[4]    ; CLOCK_50                       ; 9.303 ; 9.303 ; Rise       ; CLOCK_50                       ;
;  d1_s[5]    ; CLOCK_50                       ; 7.903 ; 7.903 ; Rise       ; CLOCK_50                       ;
;  d1_s[6]    ; CLOCK_50                       ; 9.127 ; 9.127 ; Rise       ; CLOCK_50                       ;
;  d1_s[7]    ; CLOCK_50                       ; 7.584 ; 7.584 ; Rise       ; CLOCK_50                       ;
; d2_s[*]     ; CLOCK_50                       ; 7.559 ; 7.559 ; Rise       ; CLOCK_50                       ;
;  d2_s[0]    ; CLOCK_50                       ; 9.087 ; 9.087 ; Rise       ; CLOCK_50                       ;
;  d2_s[1]    ; CLOCK_50                       ; 8.581 ; 8.581 ; Rise       ; CLOCK_50                       ;
;  d2_s[2]    ; CLOCK_50                       ; 8.729 ; 8.729 ; Rise       ; CLOCK_50                       ;
;  d2_s[3]    ; CLOCK_50                       ; 8.247 ; 8.247 ; Rise       ; CLOCK_50                       ;
;  d2_s[4]    ; CLOCK_50                       ; 9.062 ; 9.062 ; Rise       ; CLOCK_50                       ;
;  d2_s[5]    ; CLOCK_50                       ; 8.912 ; 8.912 ; Rise       ; CLOCK_50                       ;
;  d2_s[6]    ; CLOCK_50                       ; 9.036 ; 9.036 ; Rise       ; CLOCK_50                       ;
;  d2_s[7]    ; CLOCK_50                       ; 7.559 ; 7.559 ; Rise       ; CLOCK_50                       ;
; d3_s[*]     ; CLOCK_50                       ; 7.268 ; 7.268 ; Rise       ; CLOCK_50                       ;
;  d3_s[0]    ; CLOCK_50                       ; 9.115 ; 9.115 ; Rise       ; CLOCK_50                       ;
;  d3_s[1]    ; CLOCK_50                       ; 9.115 ; 9.115 ; Rise       ; CLOCK_50                       ;
;  d3_s[2]    ; CLOCK_50                       ; 8.907 ; 8.907 ; Rise       ; CLOCK_50                       ;
;  d3_s[3]    ; CLOCK_50                       ; 8.872 ; 8.872 ; Rise       ; CLOCK_50                       ;
;  d3_s[4]    ; CLOCK_50                       ; 8.765 ; 8.765 ; Rise       ; CLOCK_50                       ;
;  d3_s[5]    ; CLOCK_50                       ; 8.940 ; 8.940 ; Rise       ; CLOCK_50                       ;
;  d3_s[6]    ; CLOCK_50                       ; 8.918 ; 8.918 ; Rise       ; CLOCK_50                       ;
;  d3_s[7]    ; CLOCK_50                       ; 7.268 ; 7.268 ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 8.572 ; 5.840 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 7.857 ; 7.857 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 5.840 ;       ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; AUD_XCK     ; CLOCK_27[0]                    ; 2.905 ;       ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;       ; 2.905 ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -4.189 ; -627.934      ;
; u3|altpll_component|pll|clk[1] ; -0.489 ; -0.975        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -0.440 ; -11.454       ;
; AUDIO_DAC:u8|LRCK_1X           ; -0.099 ; -0.792        ;
; AUDIO_DAC:u8|oAUD_BCK          ; 0.495  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.713 ; -1.713        ;
; AUDIO_DAC:u8|oAUD_BCK          ; 0.215  ; 0.000         ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
; u3|altpll_component|pll|clk[1] ; 0.215  ; 0.000         ;
; AUDIO_DAC:u8|LRCK_1X           ; 0.252  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -221.380      ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -0.500 ; -40.000       ;
; AUDIO_DAC:u8|LRCK_1X           ; -0.500 ; -8.000        ;
; AUDIO_DAC:u8|oAUD_BCK          ; -0.500 ; -4.000        ;
; CLOCK_27[0]                    ; 18.518 ; 0.000         ;
; u3|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                             ;
+--------+--------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.189 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~89  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.220      ;
; -4.189 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~65  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.220      ;
; -4.157 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~89  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.188      ;
; -4.157 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~65  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.188      ;
; -4.155 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~89  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.186      ;
; -4.155 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~65  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.186      ;
; -4.110 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~15  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.135      ;
; -4.105 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~105 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 5.149      ;
; -4.105 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~89  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.136      ;
; -4.105 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~65  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.136      ;
; -4.102 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~9   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 5.146      ;
; -4.102 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~111 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.127      ;
; -4.093 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~15  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.118      ;
; -4.085 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~95  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.110      ;
; -4.085 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~111 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.110      ;
; -4.081 ; microc:micro1|registro:pc|q[6] ; microc:micro1|regfile:registros|regb~15  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.106      ;
; -4.078 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~25  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.115      ;
; -4.078 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~121 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.115      ;
; -4.077 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~103 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.109      ;
; -4.076 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~7   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.108      ;
; -4.076 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~15  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.101      ;
; -4.073 ; microc:micro1|registro:pc|q[6] ; microc:micro1|regfile:registros|regb~111 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.098      ;
; -4.073 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~105 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 5.117      ;
; -4.071 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~105 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 5.115      ;
; -4.070 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~9   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 5.114      ;
; -4.068 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~97  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.105      ;
; -4.068 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~49  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.105      ;
; -4.068 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~9   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 5.112      ;
; -4.068 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~111 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.093      ;
; -4.068 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~15  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.093      ;
; -4.068 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~95  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.093      ;
; -4.060 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~111 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.085      ;
; -4.060 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~103 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.092      ;
; -4.059 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~7   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.091      ;
; -4.056 ; microc:micro1|registro:pc|q[6] ; microc:micro1|regfile:registros|regb~95  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.081      ;
; -4.051 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~95  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.076      ;
; -4.050 ; microc:micro1|registro:pc|q[1] ; microc:micro1|regfile:registros|regb~89  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.081      ;
; -4.050 ; microc:micro1|registro:pc|q[1] ; microc:micro1|regfile:registros|regb~65  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.081      ;
; -4.048 ; microc:micro1|registro:pc|q[6] ; microc:micro1|regfile:registros|regb~103 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.080      ;
; -4.047 ; microc:micro1|registro:pc|q[6] ; microc:micro1|regfile:registros|regb~7   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.079      ;
; -4.046 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~25  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.083      ;
; -4.046 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~121 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.083      ;
; -4.044 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~25  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.081      ;
; -4.044 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~121 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.081      ;
; -4.043 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~103 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.075      ;
; -4.043 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~95  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.068      ;
; -4.042 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~7   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.074      ;
; -4.036 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~97  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.073      ;
; -4.036 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~49  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.073      ;
; -4.035 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~103 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.067      ;
; -4.034 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~97  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.071      ;
; -4.034 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~49  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.071      ;
; -4.034 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~7   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.066      ;
; -4.031 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~113 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.062      ;
; -4.021 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~105 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 5.065      ;
; -4.018 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~9   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.012      ; 5.062      ;
; -4.016 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~66  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 5.042      ;
; -4.013 ; microc:micro1|registro:pc|q[1] ; microc:micro1|regfile:registros|regb~15  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.038      ;
; -4.011 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~90  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.036      ;
; -4.005 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~39  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 5.031      ;
; -4.005 ; microc:micro1|registro:pc|q[1] ; microc:micro1|regfile:registros|regb~111 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.030      ;
; -4.003 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~3   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.035      ;
; -4.002 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~99  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.034      ;
; -3.999 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~113 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.030      ;
; -3.997 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~113 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.028      ;
; -3.995 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~107 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.020      ;
; -3.994 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~25  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.031      ;
; -3.994 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~121 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.031      ;
; -3.993 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~11  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.018      ;
; -3.988 ; microc:micro1|registro:pc|q[1] ; microc:micro1|regfile:registros|regb~95  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.013      ;
; -3.988 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~39  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 5.014      ;
; -3.985 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~91  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.010      ;
; -3.984 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~97  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.021      ;
; -3.984 ; microc:micro1|registro:pc|q[2] ; microc:micro1|regfile:registros|regb~49  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.021      ;
; -3.984 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~66  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 5.010      ;
; -3.983 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~17  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 5.021      ;
; -3.982 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~66  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 5.008      ;
; -3.981 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~69  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 5.007      ;
; -3.980 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~33  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 5.006      ;
; -3.980 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~37  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 5.006      ;
; -3.980 ; microc:micro1|registro:pc|q[1] ; microc:micro1|regfile:registros|regb~103 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.012      ;
; -3.979 ; microc:micro1|registro:pc|q[1] ; microc:micro1|regfile:registros|regb~7   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.011      ;
; -3.979 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~90  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.004      ;
; -3.978 ; microc:micro1|registro:pc|q[5] ; microc:micro1|regfile:registros|regb~89  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.009      ;
; -3.978 ; microc:micro1|registro:pc|q[5] ; microc:micro1|regfile:registros|regb~65  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.009      ;
; -3.977 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~73  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.009      ;
; -3.977 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~28  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.008      ;
; -3.977 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~90  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 5.002      ;
; -3.976 ; microc:micro1|registro:pc|q[6] ; microc:micro1|regfile:registros|regb~39  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 5.002      ;
; -3.973 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~57  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.998      ;
; -3.973 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~61  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.998      ;
; -3.973 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~71  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 5.004      ;
; -3.971 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~29  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 4.996      ;
; -3.971 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~39  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 4.997      ;
; -3.971 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~3   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.003      ;
; -3.970 ; microc:micro1|registro:pc|q[0] ; microc:micro1|regfile:registros|regb~99  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.002      ;
; -3.969 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~93  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 4.995      ;
; -3.969 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~3   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.001      ;
; -3.968 ; microc:micro1|registro:pc|q[4] ; microc:micro1|regfile:registros|regb~99  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 5.000      ;
; -3.966 ; microc:micro1|registro:pc|q[3] ; microc:micro1|regfile:registros|regb~5   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.998      ;
+--------+--------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u3|altpll_component|pll|clk[1]'                                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.489 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.005        ; -0.300     ; 0.367      ;
; -0.489 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.005        ; -0.300     ; 0.367      ;
; -0.486 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.005        ; -0.297     ; 0.367      ;
; -0.486 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.005        ; -0.297     ; 0.367      ;
; 53.143 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.444      ;
; 53.143 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.444      ;
; 53.143 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.444      ;
; 53.143 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.444      ;
; 53.143 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.444      ;
; 53.143 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.444      ;
; 53.143 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.444      ;
; 53.143 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.444      ;
; 53.143 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.444      ;
; 53.161 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.426      ;
; 53.161 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.426      ;
; 53.161 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.426      ;
; 53.161 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.426      ;
; 53.161 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.426      ;
; 53.161 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.426      ;
; 53.161 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.426      ;
; 53.161 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.426      ;
; 53.161 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.426      ;
; 53.196 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.391      ;
; 53.196 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.391      ;
; 53.196 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.391      ;
; 53.196 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.391      ;
; 53.196 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.391      ;
; 53.196 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.391      ;
; 53.196 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.391      ;
; 53.196 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.391      ;
; 53.196 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.391      ;
; 53.231 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.356      ;
; 53.231 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.356      ;
; 53.231 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.356      ;
; 53.231 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.356      ;
; 53.231 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.356      ;
; 53.231 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.356      ;
; 53.231 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.356      ;
; 53.231 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.356      ;
; 53.231 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.356      ;
; 53.244 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.343      ;
; 53.244 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.343      ;
; 53.244 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.343      ;
; 53.244 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.343      ;
; 53.244 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.343      ;
; 53.244 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.343      ;
; 53.244 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.343      ;
; 53.244 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.343      ;
; 53.244 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.343      ;
; 53.276 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.311      ;
; 53.276 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.311      ;
; 53.276 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.311      ;
; 53.276 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.311      ;
; 53.276 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.311      ;
; 53.276 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.311      ;
; 53.276 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.311      ;
; 53.276 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.311      ;
; 53.276 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.311      ;
; 53.317 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.270      ;
; 53.317 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.270      ;
; 53.317 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.270      ;
; 53.317 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.270      ;
; 53.317 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.270      ;
; 53.317 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.270      ;
; 53.317 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.270      ;
; 53.317 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.270      ;
; 53.317 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.270      ;
; 53.428 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.159      ;
; 53.428 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.159      ;
; 53.428 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.159      ;
; 53.428 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.159      ;
; 53.428 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.159      ;
; 53.428 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.159      ;
; 53.428 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.159      ;
; 53.428 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.159      ;
; 53.428 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.159      ;
; 53.583 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.004      ;
; 53.583 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.004      ;
; 53.583 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.004      ;
; 53.583 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.004      ;
; 53.583 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.004      ;
; 53.583 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.004      ;
; 53.583 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.004      ;
; 53.583 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.004      ;
; 53.583 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.004      ;
; 53.668 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 1.928      ;
; 53.674 ; AUDIO_DAC:u8|BCK_DIV[3]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.003      ; 1.916      ;
; 53.686 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 1.910      ;
; 53.721 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 1.875      ;
; 53.755 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.003      ; 1.835      ;
; 53.756 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 1.840      ;
; 53.769 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 1.827      ;
; 53.801 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 1.795      ;
; 53.842 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 1.754      ;
; 53.888 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.003      ; 1.702      ;
; 53.953 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 1.643      ;
; 53.960 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.003      ; 1.630      ;
; 54.108 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.009      ; 1.488      ;
; 54.157 ; AUDIO_DAC:u8|BCK_DIV[3]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.430      ;
; 54.238 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.349      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.440 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.473      ;
; -0.439 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.471      ;
; -0.439 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.471      ;
; -0.420 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.452      ;
; -0.420 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.452      ;
; -0.420 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.452      ;
; -0.420 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.452      ;
; -0.420 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.452      ;
; -0.420 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.452      ;
; -0.420 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.452      ;
; -0.420 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.452      ;
; -0.420 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.452      ;
; -0.420 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.452      ;
; -0.416 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.449      ;
; -0.416 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.449      ;
; -0.416 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.449      ;
; -0.416 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.449      ;
; -0.416 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.449      ;
; -0.416 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.449      ;
; -0.416 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.449      ;
; -0.416 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.449      ;
; -0.416 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.449      ;
; -0.416 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.449      ;
; -0.383 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.416      ;
; -0.383 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.416      ;
; -0.383 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.416      ;
; -0.383 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.416      ;
; -0.383 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.416      ;
; -0.383 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.416      ;
; -0.383 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.416      ;
; -0.383 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.416      ;
; -0.383 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.416      ;
; -0.383 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.416      ;
; -0.370 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.370 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.403      ;
; -0.345 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.378      ;
; -0.345 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.378      ;
; -0.345 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.378      ;
; -0.345 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.378      ;
; -0.345 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.378      ;
; -0.345 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.378      ;
; -0.345 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.378      ;
; -0.345 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.378      ;
; -0.345 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.378      ;
; -0.345 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.378      ;
; -0.328 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.361      ;
; -0.322 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.354      ;
; -0.274 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.306      ;
; -0.236 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.268      ;
; -0.233 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.265      ;
; -0.224 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.256      ;
; -0.224 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.256      ;
; -0.224 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.256      ;
; -0.224 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.256      ;
; -0.224 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.256      ;
; -0.224 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.256      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.253      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.253      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.253      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.253      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.253      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.253      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.253      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.253      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.253      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.253      ;
; -0.214 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.242      ;
; -0.214 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.242      ;
; -0.214 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.242      ;
; -0.214 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.242      ;
; -0.214 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.242      ;
; -0.214 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.004     ; 1.242      ;
; -0.211 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.243      ;
; -0.210 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.243      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u8|LRCK_1X'                                                                                                            ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.099 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.131      ;
; -0.099 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.131      ;
; -0.099 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.131      ;
; -0.099 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.131      ;
; -0.099 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.131      ;
; -0.099 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.131      ;
; -0.099 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.131      ;
; -0.099 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.131      ;
; -0.003 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.035      ;
; 0.039  ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.993      ;
; 0.039  ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.993      ;
; 0.039  ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.993      ;
; 0.039  ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.993      ;
; 0.039  ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.993      ;
; 0.039  ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.993      ;
; 0.039  ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.993      ;
; 0.039  ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.993      ;
; 0.064  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.968      ;
; 0.064  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.968      ;
; 0.064  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.968      ;
; 0.064  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.968      ;
; 0.064  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.968      ;
; 0.064  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.968      ;
; 0.064  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.968      ;
; 0.064  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.968      ;
; 0.116  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.916      ;
; 0.148  ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.884      ;
; 0.148  ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.884      ;
; 0.148  ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.884      ;
; 0.148  ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.884      ;
; 0.148  ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.884      ;
; 0.148  ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.884      ;
; 0.148  ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.884      ;
; 0.148  ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.884      ;
; 0.151  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.881      ;
; 0.157  ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.875      ;
; 0.157  ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.875      ;
; 0.157  ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.875      ;
; 0.157  ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.875      ;
; 0.157  ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.875      ;
; 0.157  ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.875      ;
; 0.157  ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.875      ;
; 0.157  ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.875      ;
; 0.186  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.846      ;
; 0.188  ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.844      ;
; 0.221  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.811      ;
; 0.223  ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.809      ;
; 0.256  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.776      ;
; 0.258  ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.774      ;
; 0.291  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.741      ;
; 0.293  ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.739      ;
; 0.326  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.706      ;
; 0.328  ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.704      ;
; 0.363  ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.669      ;
; 0.503  ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.529      ;
; 0.519  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.513      ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u8|oAUD_BCK'                                                                                                            ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.495 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.537      ;
; 0.502 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.530      ;
; 0.511 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.521      ;
; 0.613 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.419      ;
; 0.617 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.415      ;
; 0.632 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.400      ;
; 0.665 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                       ;
+--------+------------------------------------------+---------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                               ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+---------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.713 ; I2C_AV_Config:u7|mI2C_CTRL_CLK           ; I2C_AV_Config:u7|mI2C_CTRL_CLK        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 1.787      ; 0.367      ;
; -1.213 ; I2C_AV_Config:u7|mI2C_CTRL_CLK           ; I2C_AV_Config:u7|mI2C_CTRL_CLK        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 1.787      ; 0.367      ;
; 0.238  ; microc:micro1|mux16_s:mux_puerto_s|d1[7] ; microc:micro1|registro:puerto_s1|q[7] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.240  ; microc:micro1|mux16_s:mux_puerto_s|d1[0] ; microc:micro1|registro:puerto_s1|q[0] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; microc:micro1|mux16_s:mux_puerto_s|d3[7] ; microc:micro1|registro:puerto_s3|q[7] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; microc:micro1|registro:pc|q[9]           ; microc:micro1|registro:pc|q[9]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; I2C_AV_Config:u7|mI2C_CLK_DIV[15]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[15]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.318  ; microc:micro1|mux16_s:mux_puerto_s|d3[4] ; microc:micro1|registro:puerto_s3|q[4] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.002     ; 0.468      ;
; 0.323  ; microc:micro1|mux16_s:mux_puerto_s|d0[6] ; microc:micro1|registro:puerto_s0|q[6] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 0.474      ;
; 0.323  ; microc:micro1|mux16_s:mux_puerto_s|d1[6] ; microc:micro1|registro:puerto_s1|q[6] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.475      ;
; 0.324  ; microc:micro1|mux16_s:mux_puerto_s|d0[3] ; microc:micro1|registro:puerto_s0|q[3] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 0.475      ;
; 0.325  ; microc:micro1|mux16_s:mux_puerto_s|d3[1] ; microc:micro1|registro:puerto_s3|q[1] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.002     ; 0.475      ;
; 0.328  ; microc:micro1|mux16_s:mux_puerto_s|d3[6] ; microc:micro1|registro:puerto_s3|q[6] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.002     ; 0.478      ;
; 0.329  ; microc:micro1|mux16_s:mux_puerto_s|d3[0] ; microc:micro1|registro:puerto_s3|q[0] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.002     ; 0.479      ;
; 0.353  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.505      ;
; 0.357  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_AV_Config:u7|mI2C_CLK_DIV[14]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[14]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; microc:micro1|registro:pc|q[7]           ; microc:micro1|registro:pc|q[7]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; microc:micro1|registro:pc|q[5]           ; microc:micro1|registro:pc|q[5]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.368  ; microc:micro1|registro:pc|q[3]           ; microc:micro1|registro:pc|q[3]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.388  ; microc:micro1|registro:pc|q[4]           ; microc:micro1|registro:pc|q[4]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.540      ;
; 0.403  ; microc:micro1|registro:pc|q[2]           ; microc:micro1|registro:pc|q[2]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.555      ;
; 0.403  ; microc:micro1|registro:pc|q[1]           ; microc:micro1|registro:pc|q[1]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.555      ;
; 0.403  ; microc:micro1|mux16_s:mux_puerto_s|d0[2] ; microc:micro1|registro:puerto_s0|q[2] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 0.554      ;
; 0.406  ; microc:micro1|mux16_s:mux_puerto_s|d3[2] ; microc:micro1|registro:puerto_s3|q[2] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.002     ; 0.556      ;
; 0.406  ; microc:micro1|mux16_s:mux_puerto_s|d3[5] ; microc:micro1|registro:puerto_s3|q[5] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.002     ; 0.556      ;
; 0.408  ; microc:micro1|mux16_s:mux_puerto_s|d3[3] ; microc:micro1|registro:puerto_s3|q[3] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.002     ; 0.558      ;
; 0.409  ; microc:micro1|mux16_s:mux_puerto_s|d2[2] ; microc:micro1|registro:puerto_s2|q[2] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 0.560      ;
; 0.419  ; microc:micro1|mux16_s:mux_puerto_s|d2[0] ; microc:micro1|registro:puerto_s2|q[0] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.005      ; 0.576      ;
; 0.432  ; microc:micro1|mux16_s:mux_puerto_s|d0[0] ; microc:micro1|registro:puerto_s0|q[0] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 0.583      ;
; 0.444  ; microc:micro1|mux16_s:mux_puerto_s|d0[4] ; microc:micro1|registro:puerto_s0|q[4] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.005     ; 0.591      ;
; 0.444  ; microc:micro1|mux16_s:mux_puerto_s|d2[7] ; microc:micro1|registro:puerto_s2|q[7] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.005     ; 0.591      ;
; 0.445  ; microc:micro1|mux16_s:mux_puerto_s|d1[4] ; microc:micro1|registro:puerto_s1|q[4] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.006     ; 0.591      ;
; 0.446  ; microc:micro1|mux16_s:mux_puerto_s|d2[1] ; microc:micro1|registro:puerto_s2|q[1] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.005     ; 0.593      ;
; 0.448  ; microc:micro1|mux16_s:mux_puerto_s|d0[1] ; microc:micro1|registro:puerto_s0|q[1] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.016      ; 0.616      ;
; 0.448  ; microc:micro1|mux16_s:mux_puerto_s|d1[3] ; microc:micro1|registro:puerto_s1|q[3] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.006     ; 0.594      ;
; 0.448  ; microc:micro1|mux16_s:mux_puerto_s|d1[5] ; microc:micro1|registro:puerto_s1|q[5] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.006     ; 0.594      ;
; 0.449  ; microc:micro1|mux16_s:mux_puerto_s|d1[2] ; microc:micro1|registro:puerto_s1|q[2] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.006     ; 0.595      ;
; 0.451  ; microc:micro1|mux16_s:mux_puerto_s|d0[7] ; microc:micro1|registro:puerto_s0|q[7] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.005     ; 0.598      ;
; 0.452  ; microc:micro1|mux16_s:mux_puerto_s|d2[5] ; microc:micro1|registro:puerto_s2|q[5] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.007     ; 0.597      ;
; 0.453  ; microc:micro1|mux16_s:mux_puerto_s|d2[4] ; microc:micro1|registro:puerto_s2|q[4] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.007     ; 0.598      ;
; 0.453  ; microc:micro1|mux16_s:mux_puerto_s|d2[6] ; microc:micro1|registro:puerto_s2|q[6] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.007     ; 0.598      ;
; 0.461  ; microc:micro1|registro:pc|q[8]           ; microc:micro1|registro:pc|q[8]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.613      ;
; 0.483  ; microc:micro1|mux16_s:mux_puerto_s|d2[3] ; microc:micro1|registro:puerto_s2|q[3] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.007     ; 0.628      ;
; 0.491  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.643      ;
; 0.495  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; I2C_AV_Config:u7|mI2C_CLK_DIV[14]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[15]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[14]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; microc:micro1|registro:pc|q[7]           ; microc:micro1|registro:pc|q[8]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; microc:micro1|registro:pc|q[5]           ; microc:micro1|registro:pc|q[6]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.509  ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.511  ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.526  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.528  ; microc:micro1|registro:pc|q[4]           ; microc:micro1|registro:pc|q[5]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.680      ;
; 0.530  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.532  ; microc:micro1|mux16_s:mux_puerto_s|d0[5] ; microc:micro1|registro:puerto_s0|q[5] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.016      ; 0.700      ;
; 0.533  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[15]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535  ; microc:micro1|registro:pc|q[7]           ; microc:micro1|registro:pc|q[9]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; microc:micro1|registro:pc|q[5]           ; microc:micro1|registro:pc|q[7]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.543  ; microc:micro1|registro:pc|q[2]           ; microc:micro1|registro:pc|q[3]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.695      ;
; 0.543  ; microc:micro1|registro:pc|q[1]           ; microc:micro1|registro:pc|q[2]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.695      ;
; 0.546  ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[14]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.551  ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.561  ; microc:micro1|registro:pc|q[3]           ; microc:micro1|registro:pc|q[4]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.561  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.563  ; microc:micro1|registro:pc|q[4]           ; microc:micro1|registro:pc|q[6]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.715      ;
; 0.564  ; microc:micro1|mux16_s:mux_puerto_s|d1[1] ; microc:micro1|registro:puerto_s1|q[1] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.006     ; 0.710      ;
; 0.568  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[14]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.571  ; microc:micro1|registro:pc|q[5]           ; microc:micro1|registro:pc|q[8]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.575  ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 0.726      ;
; 0.578  ; microc:micro1|registro:pc|q[1]           ; microc:micro1|registro:pc|q[3]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.730      ;
; 0.579  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.581  ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]        ; I2C_AV_Config:u7|mI2C_CLK_DIV[15]     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.734      ;
; 0.586  ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]         ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]      ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.590  ; microc:micro1|registro:pc|q[6]           ; microc:micro1|registro:pc|q[6]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.742      ;
; 0.596  ; microc:micro1|registro:pc|q[3]           ; microc:micro1|registro:pc|q[5]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.748      ;
; 0.598  ; microc:micro1|registro:pc|q[4]           ; microc:micro1|registro:pc|q[7]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.750      ;
; 0.599  ; microc:micro1|registro:pc|q[8]           ; microc:micro1|registro:pc|q[9]        ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.751      ;
+--------+------------------------------------------+---------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u8|oAUD_BCK'                                                                                                             ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.400      ;
; 0.263 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.415      ;
; 0.267 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.419      ;
; 0.369 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.521      ;
; 0.378 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.530      ;
; 0.385 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.537      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.258 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.410      ;
; 0.282 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.434      ;
; 0.284 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.436      ;
; 0.284 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.436      ;
; 0.284 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.436      ;
; 0.284 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.436      ;
; 0.285 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.437      ;
; 0.285 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.437      ;
; 0.288 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.440      ;
; 0.289 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.441      ;
; 0.289 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.441      ;
; 0.289 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.441      ;
; 0.297 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.449      ;
; 0.343 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.495      ;
; 0.346 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.498      ;
; 0.353 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.505      ;
; 0.353 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.505      ;
; 0.354 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.506      ;
; 0.356 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.517      ;
; 0.369 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.523      ;
; 0.374 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.529      ;
; 0.381 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.533      ;
; 0.384 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.536      ;
; 0.400 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.552      ;
; 0.400 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.552      ;
; 0.428 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.582      ;
; 0.457 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.610      ;
; 0.468 ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.615      ;
; 0.468 ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.615      ;
; 0.471 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 0.628      ;
; 0.472 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 0.629      ;
; 0.473 ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.620      ;
; 0.473 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 0.630      ;
; 0.475 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.627      ;
; 0.476 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 0.633      ;
; 0.480 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.632      ;
; 0.494 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.647      ;
; 0.495 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.646      ;
; 0.495 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.646      ;
; 0.498 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.651      ;
; 0.498 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.651      ;
; 0.498 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.651      ;
; 0.499 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.652      ;
; 0.500 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.653      ;
; 0.502 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.655      ;
; 0.502 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.655      ;
; 0.502 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.655      ;
; 0.504 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.657      ;
; 0.504 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.657      ;
; 0.505 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.658      ;
; 0.505 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.658      ;
; 0.506 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.659      ;
; 0.508 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.661      ;
; 0.508 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.661      ;
; 0.508 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.661      ;
; 0.510 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.663      ;
; 0.512 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.665      ;
; 0.513 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.666      ;
; 0.515 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.667      ;
; 0.519 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.671      ;
; 0.527 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.678      ;
; 0.529 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.680      ;
; 0.540 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.695      ;
; 0.550 ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.697      ;
; 0.550 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.701      ;
; 0.550 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.702      ;
; 0.555 ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.702      ;
; 0.556 ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.703      ;
; 0.561 ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.708      ;
; 0.568 ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.715      ;
; 0.569 ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.716      ;
; 0.572 ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.719      ;
; 0.575 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.727      ;
; 0.584 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.736      ;
; 0.585 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.737      ;
; 0.597 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.748      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u3|altpll_component|pll|clk[1]'                                                                                                                            ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.392      ;
; 0.250 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.402      ;
; 0.358 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.510      ;
; 0.369 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.000        ; -0.297     ; 0.367      ;
; 0.371 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.000        ; -0.297     ; 0.367      ;
; 0.372 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.000        ; -0.300     ; 0.367      ;
; 0.374 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.000        ; -0.300     ; 0.367      ;
; 0.496 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.648      ;
; 0.507 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[3]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.664      ;
; 0.531 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.683      ;
; 0.544 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.703      ;
; 0.566 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.718      ;
; 0.579 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.733      ;
; 0.586 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.738      ;
; 0.606 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.758      ;
; 0.614 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[3]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.766      ;
; 0.616 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.768      ;
; 0.621 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[3]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.774      ;
; 0.636 ; AUDIO_DAC:u8|BCK_DIV[3]     ; AUDIO_DAC:u8|BCK_DIV[3]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.788      ;
; 0.641 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.793      ;
; 0.656 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.808      ;
; 0.660 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.812      ;
; 0.676 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.828      ;
; 0.695 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.847      ;
; 0.710 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.862      ;
; 0.711 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.863      ;
; 0.711 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.863      ;
; 0.730 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.882      ;
; 0.745 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.897      ;
; 0.746 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.898      ;
; 0.765 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.917      ;
; 0.780 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.932      ;
; 0.815 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.967      ;
; 0.855 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.007      ;
; 0.862 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.014      ;
; 0.927 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.079      ;
; 1.073 ; AUDIO_DAC:u8|BCK_DIV[3]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.225      ;
; 1.080 ; AUDIO_DAC:u8|BCK_DIV[3]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.232      ;
; 1.210 ; AUDIO_DAC:u8|BCK_DIV[3]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.362      ;
; 1.327 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 1.488      ;
; 1.475 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 1.630      ;
; 1.482 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 1.643      ;
; 1.547 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 1.702      ;
; 1.593 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 1.754      ;
; 1.634 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 1.795      ;
; 1.666 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 1.827      ;
; 1.679 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 1.840      ;
; 1.680 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 1.835      ;
; 1.693 ; AUDIO_DAC:u8|BCK_DIV[3]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 1.848      ;
; 1.714 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 1.875      ;
; 1.749 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 1.910      ;
; 1.767 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 1.928      ;
; 1.852 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.004      ;
; 1.852 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.004      ;
; 1.852 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.004      ;
; 1.852 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.004      ;
; 1.852 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.004      ;
; 1.852 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.004      ;
; 1.852 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.004      ;
; 1.852 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.004      ;
; 2.007 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.159      ;
; 2.007 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.159      ;
; 2.007 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.159      ;
; 2.007 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.159      ;
; 2.007 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.159      ;
; 2.007 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.159      ;
; 2.007 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.159      ;
; 2.118 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.270      ;
; 2.118 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.270      ;
; 2.118 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.270      ;
; 2.118 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.270      ;
; 2.118 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.270      ;
; 2.159 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.311      ;
; 2.159 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.311      ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u8|LRCK_1X'                                                                                                            ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.252 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.404      ;
; 0.361 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.516      ;
; 0.371 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.523      ;
; 0.377 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.531      ;
; 0.502 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.654      ;
; 0.509 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.661      ;
; 0.517 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.671      ;
; 0.537 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.689      ;
; 0.552 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.706      ;
; 0.572 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.724      ;
; 0.587 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.739      ;
; 0.589 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.741      ;
; 0.607 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.759      ;
; 0.622 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.774      ;
; 0.624 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.776      ;
; 0.624 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.776      ;
; 0.642 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.794      ;
; 0.657 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.809      ;
; 0.659 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.811      ;
; 0.692 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.844      ;
; 0.694 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.846      ;
; 0.723 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.875      ;
; 0.723 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.875      ;
; 0.723 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.875      ;
; 0.723 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.875      ;
; 0.723 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.875      ;
; 0.723 ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.875      ;
; 0.729 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.881      ;
; 0.732 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.884      ;
; 0.732 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.884      ;
; 0.732 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.884      ;
; 0.732 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.884      ;
; 0.732 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.884      ;
; 0.732 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.884      ;
; 0.732 ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|SIN_Cont[6] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.884      ;
; 0.764 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[7] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.916      ;
; 0.816 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.968      ;
; 0.841 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.993      ;
; 0.841 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.993      ;
; 0.841 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.993      ;
; 0.883 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.035      ;
; 0.979 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.131      ;
; 0.979 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.131      ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d0[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d1[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d2[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; microc:micro1|mux16_s:mux_puerto_s|d3[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; microc:micro1|regfile:registros|regb~0   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.00                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.00                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.01                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.01                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.10                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.10                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[11]|clk                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u8|LRCK_1X'                                                                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[7]|clk          ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u8|oAUD_BCK'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27[0]'                                                                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]                      ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[0]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[1]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[2]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[3]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X                       ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[0]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[1]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[2]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[3]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[4]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[5]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[6]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[7]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[8]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|oAUD_BCK                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[0]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[1]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[2]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[3]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X                       ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[0]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[1]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[2]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[3]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[4]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[5]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[6]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[7]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[8]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|oAUD_BCK                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[3]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[3]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+--------------------------------+---------+---------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise    ; Fall    ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+---------+---------+------------+--------------------------------+
; d0_e[*]     ; CLOCK_50                       ; 3.630   ; 3.630   ; Rise       ; CLOCK_50                       ;
;  d0_e[0]    ; CLOCK_50                       ; 3.630   ; 3.630   ; Rise       ; CLOCK_50                       ;
;  d0_e[1]    ; CLOCK_50                       ; 3.380   ; 3.380   ; Rise       ; CLOCK_50                       ;
;  d0_e[2]    ; CLOCK_50                       ; 3.544   ; 3.544   ; Rise       ; CLOCK_50                       ;
;  d0_e[3]    ; CLOCK_50                       ; 3.272   ; 3.272   ; Rise       ; CLOCK_50                       ;
;  d0_e[4]    ; CLOCK_50                       ; 3.629   ; 3.629   ; Rise       ; CLOCK_50                       ;
;  d0_e[5]    ; CLOCK_50                       ; 3.307   ; 3.307   ; Rise       ; CLOCK_50                       ;
;  d0_e[6]    ; CLOCK_50                       ; 3.555   ; 3.555   ; Rise       ; CLOCK_50                       ;
;  d0_e[7]    ; CLOCK_50                       ; 3.456   ; 3.456   ; Rise       ; CLOCK_50                       ;
; d1_e[*]     ; CLOCK_50                       ; 3.415   ; 3.415   ; Rise       ; CLOCK_50                       ;
;  d1_e[0]    ; CLOCK_50                       ; 3.314   ; 3.314   ; Rise       ; CLOCK_50                       ;
;  d1_e[1]    ; CLOCK_50                       ; 3.303   ; 3.303   ; Rise       ; CLOCK_50                       ;
;  d1_e[2]    ; CLOCK_50                       ; 3.331   ; 3.331   ; Rise       ; CLOCK_50                       ;
;  d1_e[3]    ; CLOCK_50                       ; 2.877   ; 2.877   ; Rise       ; CLOCK_50                       ;
;  d1_e[4]    ; CLOCK_50                       ; 3.373   ; 3.373   ; Rise       ; CLOCK_50                       ;
;  d1_e[5]    ; CLOCK_50                       ; 2.541   ; 2.541   ; Rise       ; CLOCK_50                       ;
;  d1_e[6]    ; CLOCK_50                       ; 3.415   ; 3.415   ; Rise       ; CLOCK_50                       ;
;  d1_e[7]    ; CLOCK_50                       ; 3.092   ; 3.092   ; Rise       ; CLOCK_50                       ;
; d2_e[*]     ; CLOCK_50                       ; 3.275   ; 3.275   ; Rise       ; CLOCK_50                       ;
;  d2_e[0]    ; CLOCK_50                       ; 2.748   ; 2.748   ; Rise       ; CLOCK_50                       ;
;  d2_e[1]    ; CLOCK_50                       ; 3.252   ; 3.252   ; Rise       ; CLOCK_50                       ;
;  d2_e[2]    ; CLOCK_50                       ; 3.021   ; 3.021   ; Rise       ; CLOCK_50                       ;
;  d2_e[3]    ; CLOCK_50                       ; 3.038   ; 3.038   ; Rise       ; CLOCK_50                       ;
;  d2_e[4]    ; CLOCK_50                       ; 3.056   ; 3.056   ; Rise       ; CLOCK_50                       ;
;  d2_e[5]    ; CLOCK_50                       ; 2.773   ; 2.773   ; Rise       ; CLOCK_50                       ;
;  d2_e[6]    ; CLOCK_50                       ; 3.060   ; 3.060   ; Rise       ; CLOCK_50                       ;
;  d2_e[7]    ; CLOCK_50                       ; 3.275   ; 3.275   ; Rise       ; CLOCK_50                       ;
; d_audio[*]  ; CLOCK_50                       ; 1.325   ; 1.325   ; Rise       ; CLOCK_50                       ;
;  d_audio[0] ; CLOCK_50                       ; 0.351   ; 0.351   ; Rise       ; CLOCK_50                       ;
;  d_audio[1] ; CLOCK_50                       ; 0.597   ; 0.597   ; Rise       ; CLOCK_50                       ;
;  d_audio[2] ; CLOCK_50                       ; 0.929   ; 0.929   ; Rise       ; CLOCK_50                       ;
;  d_audio[3] ; CLOCK_50                       ; 0.222   ; 0.222   ; Rise       ; CLOCK_50                       ;
;  d_audio[4] ; CLOCK_50                       ; 1.108   ; 1.108   ; Rise       ; CLOCK_50                       ;
;  d_audio[5] ; CLOCK_50                       ; 0.842   ; 0.842   ; Rise       ; CLOCK_50                       ;
;  d_audio[6] ; CLOCK_50                       ; 1.238   ; 1.238   ; Rise       ; CLOCK_50                       ;
;  d_audio[7] ; CLOCK_50                       ; 1.325   ; 1.325   ; Rise       ; CLOCK_50                       ;
; reset       ; CLOCK_50                       ; 1.774   ; 1.774   ; Rise       ; CLOCK_50                       ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 2.062   ; 2.062   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; d_audio[*]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 2.463   ; 2.463   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 2.150   ; 2.150   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 2.098   ; 2.098   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.989   ; 1.989   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 2.052   ; 2.052   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 2.278   ; 2.278   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 2.324   ; 2.324   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[6] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 2.463   ; 2.463   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[7] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 2.294   ; 2.294   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; d_audio[*]  ; CLOCK_27[0]                    ; 113.952 ; 113.952 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[0] ; CLOCK_27[0]                    ; 113.482 ; 113.482 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[1] ; CLOCK_27[0]                    ; 113.348 ; 113.348 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[2] ; CLOCK_27[0]                    ; 113.303 ; 113.303 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[3] ; CLOCK_27[0]                    ; 113.439 ; 113.439 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[4] ; CLOCK_27[0]                    ; 113.769 ; 113.769 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[5] ; CLOCK_27[0]                    ; 113.747 ; 113.747 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[6] ; CLOCK_27[0]                    ; 113.952 ; 113.952 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[7] ; CLOCK_27[0]                    ; 113.784 ; 113.784 ; Rise       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+---------+---------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; d0_e[*]     ; CLOCK_50                       ; -2.516 ; -2.516 ; Rise       ; CLOCK_50                       ;
;  d0_e[0]    ; CLOCK_50                       ; -3.269 ; -3.269 ; Rise       ; CLOCK_50                       ;
;  d0_e[1]    ; CLOCK_50                       ; -2.819 ; -2.819 ; Rise       ; CLOCK_50                       ;
;  d0_e[2]    ; CLOCK_50                       ; -2.817 ; -2.817 ; Rise       ; CLOCK_50                       ;
;  d0_e[3]    ; CLOCK_50                       ; -2.516 ; -2.516 ; Rise       ; CLOCK_50                       ;
;  d0_e[4]    ; CLOCK_50                       ; -3.182 ; -3.182 ; Rise       ; CLOCK_50                       ;
;  d0_e[5]    ; CLOCK_50                       ; -2.834 ; -2.834 ; Rise       ; CLOCK_50                       ;
;  d0_e[6]    ; CLOCK_50                       ; -3.168 ; -3.168 ; Rise       ; CLOCK_50                       ;
;  d0_e[7]    ; CLOCK_50                       ; -2.697 ; -2.697 ; Rise       ; CLOCK_50                       ;
; d1_e[*]     ; CLOCK_50                       ; -2.068 ; -2.068 ; Rise       ; CLOCK_50                       ;
;  d1_e[0]    ; CLOCK_50                       ; -2.953 ; -2.953 ; Rise       ; CLOCK_50                       ;
;  d1_e[1]    ; CLOCK_50                       ; -2.742 ; -2.742 ; Rise       ; CLOCK_50                       ;
;  d1_e[2]    ; CLOCK_50                       ; -2.604 ; -2.604 ; Rise       ; CLOCK_50                       ;
;  d1_e[3]    ; CLOCK_50                       ; -2.121 ; -2.121 ; Rise       ; CLOCK_50                       ;
;  d1_e[4]    ; CLOCK_50                       ; -2.926 ; -2.926 ; Rise       ; CLOCK_50                       ;
;  d1_e[5]    ; CLOCK_50                       ; -2.068 ; -2.068 ; Rise       ; CLOCK_50                       ;
;  d1_e[6]    ; CLOCK_50                       ; -3.028 ; -3.028 ; Rise       ; CLOCK_50                       ;
;  d1_e[7]    ; CLOCK_50                       ; -2.333 ; -2.333 ; Rise       ; CLOCK_50                       ;
; d2_e[*]     ; CLOCK_50                       ; -2.282 ; -2.282 ; Rise       ; CLOCK_50                       ;
;  d2_e[0]    ; CLOCK_50                       ; -2.387 ; -2.387 ; Rise       ; CLOCK_50                       ;
;  d2_e[1]    ; CLOCK_50                       ; -2.691 ; -2.691 ; Rise       ; CLOCK_50                       ;
;  d2_e[2]    ; CLOCK_50                       ; -2.294 ; -2.294 ; Rise       ; CLOCK_50                       ;
;  d2_e[3]    ; CLOCK_50                       ; -2.282 ; -2.282 ; Rise       ; CLOCK_50                       ;
;  d2_e[4]    ; CLOCK_50                       ; -2.609 ; -2.609 ; Rise       ; CLOCK_50                       ;
;  d2_e[5]    ; CLOCK_50                       ; -2.300 ; -2.300 ; Rise       ; CLOCK_50                       ;
;  d2_e[6]    ; CLOCK_50                       ; -2.673 ; -2.673 ; Rise       ; CLOCK_50                       ;
;  d2_e[7]    ; CLOCK_50                       ; -2.516 ; -2.516 ; Rise       ; CLOCK_50                       ;
; d_audio[*]  ; CLOCK_50                       ; 0.534  ; 0.534  ; Rise       ; CLOCK_50                       ;
;  d_audio[0] ; CLOCK_50                       ; 0.010  ; 0.010  ; Rise       ; CLOCK_50                       ;
;  d_audio[1] ; CLOCK_50                       ; -0.036 ; -0.036 ; Rise       ; CLOCK_50                       ;
;  d_audio[2] ; CLOCK_50                       ; -0.202 ; -0.202 ; Rise       ; CLOCK_50                       ;
;  d_audio[3] ; CLOCK_50                       ; 0.534  ; 0.534  ; Rise       ; CLOCK_50                       ;
;  d_audio[4] ; CLOCK_50                       ; -0.661 ; -0.661 ; Rise       ; CLOCK_50                       ;
;  d_audio[5] ; CLOCK_50                       ; -0.369 ; -0.369 ; Rise       ; CLOCK_50                       ;
;  d_audio[6] ; CLOCK_50                       ; -0.851 ; -0.851 ; Rise       ; CLOCK_50                       ;
;  d_audio[7] ; CLOCK_50                       ; -0.566 ; -0.566 ; Rise       ; CLOCK_50                       ;
; reset       ; CLOCK_50                       ; -0.038 ; -0.038 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.735 ; -1.735 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; d_audio[*]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.364 ; -1.364 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.364 ; -1.364 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.430 ; -1.430 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.449 ; -1.449 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.565 ; -1.565 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.688 ; -1.688 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.836 ; -1.836 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[6] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.831 ; -1.831 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[7] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.625 ; -1.625 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; d_audio[*]  ; CLOCK_27[0]                    ; -4.643 ; -4.643 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[0] ; CLOCK_27[0]                    ; -4.891 ; -4.891 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[1] ; CLOCK_27[0]                    ; -4.647 ; -4.647 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[2] ; CLOCK_27[0]                    ; -4.713 ; -4.713 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[3] ; CLOCK_27[0]                    ; -4.643 ; -4.643 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[4] ; CLOCK_27[0]                    ; -4.801 ; -4.801 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[5] ; CLOCK_27[0]                    ; -5.034 ; -5.034 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[6] ; CLOCK_27[0]                    ; -5.129 ; -5.129 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[7] ; CLOCK_27[0]                    ; -5.077 ; -5.077 ; Rise       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 2.474 ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 6.588 ; 6.588 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;       ; 2.474 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 2.197 ;       ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;       ; 2.197 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 6.257 ; 6.257 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; d0_s[*]     ; CLOCK_50                       ; 4.108 ; 4.108 ; Rise       ; CLOCK_50                       ;
;  d0_s[0]    ; CLOCK_50                       ; 4.065 ; 4.065 ; Rise       ; CLOCK_50                       ;
;  d0_s[1]    ; CLOCK_50                       ; 4.024 ; 4.024 ; Rise       ; CLOCK_50                       ;
;  d0_s[2]    ; CLOCK_50                       ; 4.091 ; 4.091 ; Rise       ; CLOCK_50                       ;
;  d0_s[3]    ; CLOCK_50                       ; 4.108 ; 4.108 ; Rise       ; CLOCK_50                       ;
;  d0_s[4]    ; CLOCK_50                       ; 3.946 ; 3.946 ; Rise       ; CLOCK_50                       ;
;  d0_s[5]    ; CLOCK_50                       ; 3.801 ; 3.801 ; Rise       ; CLOCK_50                       ;
;  d0_s[6]    ; CLOCK_50                       ; 3.934 ; 3.934 ; Rise       ; CLOCK_50                       ;
;  d0_s[7]    ; CLOCK_50                       ; 3.917 ; 3.917 ; Rise       ; CLOCK_50                       ;
; d1_s[*]     ; CLOCK_50                       ; 4.713 ; 4.713 ; Rise       ; CLOCK_50                       ;
;  d1_s[0]    ; CLOCK_50                       ; 4.689 ; 4.689 ; Rise       ; CLOCK_50                       ;
;  d1_s[1]    ; CLOCK_50                       ; 4.601 ; 4.601 ; Rise       ; CLOCK_50                       ;
;  d1_s[2]    ; CLOCK_50                       ; 4.598 ; 4.598 ; Rise       ; CLOCK_50                       ;
;  d1_s[3]    ; CLOCK_50                       ; 4.393 ; 4.393 ; Rise       ; CLOCK_50                       ;
;  d1_s[4]    ; CLOCK_50                       ; 4.713 ; 4.713 ; Rise       ; CLOCK_50                       ;
;  d1_s[5]    ; CLOCK_50                       ; 4.197 ; 4.197 ; Rise       ; CLOCK_50                       ;
;  d1_s[6]    ; CLOCK_50                       ; 4.655 ; 4.655 ; Rise       ; CLOCK_50                       ;
;  d1_s[7]    ; CLOCK_50                       ; 4.046 ; 4.046 ; Rise       ; CLOCK_50                       ;
; d2_s[*]     ; CLOCK_50                       ; 4.590 ; 4.590 ; Rise       ; CLOCK_50                       ;
;  d2_s[0]    ; CLOCK_50                       ; 4.590 ; 4.590 ; Rise       ; CLOCK_50                       ;
;  d2_s[1]    ; CLOCK_50                       ; 4.415 ; 4.415 ; Rise       ; CLOCK_50                       ;
;  d2_s[2]    ; CLOCK_50                       ; 4.493 ; 4.493 ; Rise       ; CLOCK_50                       ;
;  d2_s[3]    ; CLOCK_50                       ; 4.318 ; 4.318 ; Rise       ; CLOCK_50                       ;
;  d2_s[4]    ; CLOCK_50                       ; 4.574 ; 4.574 ; Rise       ; CLOCK_50                       ;
;  d2_s[5]    ; CLOCK_50                       ; 4.546 ; 4.546 ; Rise       ; CLOCK_50                       ;
;  d2_s[6]    ; CLOCK_50                       ; 4.562 ; 4.562 ; Rise       ; CLOCK_50                       ;
;  d2_s[7]    ; CLOCK_50                       ; 4.033 ; 4.033 ; Rise       ; CLOCK_50                       ;
; d3_s[*]     ; CLOCK_50                       ; 4.613 ; 4.613 ; Rise       ; CLOCK_50                       ;
;  d3_s[0]    ; CLOCK_50                       ; 4.613 ; 4.613 ; Rise       ; CLOCK_50                       ;
;  d3_s[1]    ; CLOCK_50                       ; 4.598 ; 4.598 ; Rise       ; CLOCK_50                       ;
;  d3_s[2]    ; CLOCK_50                       ; 4.534 ; 4.534 ; Rise       ; CLOCK_50                       ;
;  d3_s[3]    ; CLOCK_50                       ; 4.558 ; 4.558 ; Rise       ; CLOCK_50                       ;
;  d3_s[4]    ; CLOCK_50                       ; 4.502 ; 4.502 ; Rise       ; CLOCK_50                       ;
;  d3_s[5]    ; CLOCK_50                       ; 4.577 ; 4.577 ; Rise       ; CLOCK_50                       ;
;  d3_s[6]    ; CLOCK_50                       ; 4.560 ; 4.560 ; Rise       ; CLOCK_50                       ;
;  d3_s[7]    ; CLOCK_50                       ; 3.927 ; 3.927 ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 5.132 ; 5.132 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 4.114 ; 4.114 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 2.618 ;       ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; AUD_XCK     ; CLOCK_27[0]                    ; 1.117 ;       ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;       ; 1.117 ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 2.474 ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 3.754 ; 3.754 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;       ; 2.474 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 2.197 ;       ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;       ; 2.197 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 4.344 ; 4.344 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; d0_s[*]     ; CLOCK_50                       ; 3.801 ; 3.801 ; Rise       ; CLOCK_50                       ;
;  d0_s[0]    ; CLOCK_50                       ; 4.065 ; 4.065 ; Rise       ; CLOCK_50                       ;
;  d0_s[1]    ; CLOCK_50                       ; 4.024 ; 4.024 ; Rise       ; CLOCK_50                       ;
;  d0_s[2]    ; CLOCK_50                       ; 4.091 ; 4.091 ; Rise       ; CLOCK_50                       ;
;  d0_s[3]    ; CLOCK_50                       ; 4.108 ; 4.108 ; Rise       ; CLOCK_50                       ;
;  d0_s[4]    ; CLOCK_50                       ; 3.946 ; 3.946 ; Rise       ; CLOCK_50                       ;
;  d0_s[5]    ; CLOCK_50                       ; 3.801 ; 3.801 ; Rise       ; CLOCK_50                       ;
;  d0_s[6]    ; CLOCK_50                       ; 3.934 ; 3.934 ; Rise       ; CLOCK_50                       ;
;  d0_s[7]    ; CLOCK_50                       ; 3.917 ; 3.917 ; Rise       ; CLOCK_50                       ;
; d1_s[*]     ; CLOCK_50                       ; 4.046 ; 4.046 ; Rise       ; CLOCK_50                       ;
;  d1_s[0]    ; CLOCK_50                       ; 4.689 ; 4.689 ; Rise       ; CLOCK_50                       ;
;  d1_s[1]    ; CLOCK_50                       ; 4.601 ; 4.601 ; Rise       ; CLOCK_50                       ;
;  d1_s[2]    ; CLOCK_50                       ; 4.598 ; 4.598 ; Rise       ; CLOCK_50                       ;
;  d1_s[3]    ; CLOCK_50                       ; 4.393 ; 4.393 ; Rise       ; CLOCK_50                       ;
;  d1_s[4]    ; CLOCK_50                       ; 4.713 ; 4.713 ; Rise       ; CLOCK_50                       ;
;  d1_s[5]    ; CLOCK_50                       ; 4.197 ; 4.197 ; Rise       ; CLOCK_50                       ;
;  d1_s[6]    ; CLOCK_50                       ; 4.655 ; 4.655 ; Rise       ; CLOCK_50                       ;
;  d1_s[7]    ; CLOCK_50                       ; 4.046 ; 4.046 ; Rise       ; CLOCK_50                       ;
; d2_s[*]     ; CLOCK_50                       ; 4.033 ; 4.033 ; Rise       ; CLOCK_50                       ;
;  d2_s[0]    ; CLOCK_50                       ; 4.590 ; 4.590 ; Rise       ; CLOCK_50                       ;
;  d2_s[1]    ; CLOCK_50                       ; 4.415 ; 4.415 ; Rise       ; CLOCK_50                       ;
;  d2_s[2]    ; CLOCK_50                       ; 4.493 ; 4.493 ; Rise       ; CLOCK_50                       ;
;  d2_s[3]    ; CLOCK_50                       ; 4.318 ; 4.318 ; Rise       ; CLOCK_50                       ;
;  d2_s[4]    ; CLOCK_50                       ; 4.574 ; 4.574 ; Rise       ; CLOCK_50                       ;
;  d2_s[5]    ; CLOCK_50                       ; 4.546 ; 4.546 ; Rise       ; CLOCK_50                       ;
;  d2_s[6]    ; CLOCK_50                       ; 4.562 ; 4.562 ; Rise       ; CLOCK_50                       ;
;  d2_s[7]    ; CLOCK_50                       ; 4.033 ; 4.033 ; Rise       ; CLOCK_50                       ;
; d3_s[*]     ; CLOCK_50                       ; 3.927 ; 3.927 ; Rise       ; CLOCK_50                       ;
;  d3_s[0]    ; CLOCK_50                       ; 4.613 ; 4.613 ; Rise       ; CLOCK_50                       ;
;  d3_s[1]    ; CLOCK_50                       ; 4.598 ; 4.598 ; Rise       ; CLOCK_50                       ;
;  d3_s[2]    ; CLOCK_50                       ; 4.534 ; 4.534 ; Rise       ; CLOCK_50                       ;
;  d3_s[3]    ; CLOCK_50                       ; 4.558 ; 4.558 ; Rise       ; CLOCK_50                       ;
;  d3_s[4]    ; CLOCK_50                       ; 4.502 ; 4.502 ; Rise       ; CLOCK_50                       ;
;  d3_s[5]    ; CLOCK_50                       ; 4.577 ; 4.577 ; Rise       ; CLOCK_50                       ;
;  d3_s[6]    ; CLOCK_50                       ; 4.560 ; 4.560 ; Rise       ; CLOCK_50                       ;
;  d3_s[7]    ; CLOCK_50                       ; 3.927 ; 3.927 ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 4.383 ; 2.618 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 4.114 ; 4.114 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 2.618 ;       ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; AUD_XCK     ; CLOCK_27[0]                    ; 1.117 ;       ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;       ; 1.117 ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+---------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                           ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                ; -12.989   ; -2.685 ; N/A      ; N/A     ; -1.631              ;
;  AUDIO_DAC:u8|LRCK_1X           ; -1.634    ; 0.252  ; N/A      ; N/A     ; -0.611              ;
;  AUDIO_DAC:u8|oAUD_BCK          ; -0.281    ; 0.215  ; N/A      ; N/A     ; -0.611              ;
;  CLOCK_27[0]                    ; N/A       ; N/A    ; N/A      ; N/A     ; 18.518              ;
;  CLOCK_50                       ; -12.989   ; -2.685 ; N/A      ; N/A     ; -1.631              ;
;  I2C_AV_Config:u7|mI2C_CTRL_CLK ; -2.887    ; 0.215  ; N/A      ; N/A     ; -0.611              ;
;  u3|altpll_component|pll|clk[1] ; -0.489    ; 0.100  ; N/A      ; N/A     ; 26.666              ;
; Design-wide TNS                 ; -2117.338 ; -2.685 ; 0.0      ; 0.0     ; -334.015            ;
;  AUDIO_DAC:u8|LRCK_1X           ; -13.072   ; 0.000  ; N/A      ; N/A     ; -9.776              ;
;  AUDIO_DAC:u8|oAUD_BCK          ; -0.548    ; 0.000  ; N/A      ; N/A     ; -4.888              ;
;  CLOCK_27[0]                    ; N/A       ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -2016.635 ; -2.685 ; N/A      ; N/A     ; -270.471            ;
;  I2C_AV_Config:u7|mI2C_CTRL_CLK ; -86.393   ; 0.000  ; N/A      ; N/A     ; -48.880             ;
;  u3|altpll_component|pll|clk[1] ; -0.975    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+--------------------------------+---------+---------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise    ; Fall    ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+---------+---------+------------+--------------------------------+
; d0_e[*]     ; CLOCK_50                       ; 8.699   ; 8.699   ; Rise       ; CLOCK_50                       ;
;  d0_e[0]    ; CLOCK_50                       ; 8.666   ; 8.666   ; Rise       ; CLOCK_50                       ;
;  d0_e[1]    ; CLOCK_50                       ; 7.956   ; 7.956   ; Rise       ; CLOCK_50                       ;
;  d0_e[2]    ; CLOCK_50                       ; 8.302   ; 8.302   ; Rise       ; CLOCK_50                       ;
;  d0_e[3]    ; CLOCK_50                       ; 7.671   ; 7.671   ; Rise       ; CLOCK_50                       ;
;  d0_e[4]    ; CLOCK_50                       ; 8.699   ; 8.699   ; Rise       ; CLOCK_50                       ;
;  d0_e[5]    ; CLOCK_50                       ; 7.731   ; 7.731   ; Rise       ; CLOCK_50                       ;
;  d0_e[6]    ; CLOCK_50                       ; 8.360   ; 8.360   ; Rise       ; CLOCK_50                       ;
;  d0_e[7]    ; CLOCK_50                       ; 8.271   ; 8.271   ; Rise       ; CLOCK_50                       ;
; d1_e[*]     ; CLOCK_50                       ; 8.304   ; 8.304   ; Rise       ; CLOCK_50                       ;
;  d1_e[0]    ; CLOCK_50                       ; 8.062   ; 8.062   ; Rise       ; CLOCK_50                       ;
;  d1_e[1]    ; CLOCK_50                       ; 7.789   ; 7.789   ; Rise       ; CLOCK_50                       ;
;  d1_e[2]    ; CLOCK_50                       ; 7.956   ; 7.956   ; Rise       ; CLOCK_50                       ;
;  d1_e[3]    ; CLOCK_50                       ; 6.849   ; 6.849   ; Rise       ; CLOCK_50                       ;
;  d1_e[4]    ; CLOCK_50                       ; 8.304   ; 8.304   ; Rise       ; CLOCK_50                       ;
;  d1_e[5]    ; CLOCK_50                       ; 6.000   ; 6.000   ; Rise       ; CLOCK_50                       ;
;  d1_e[6]    ; CLOCK_50                       ; 8.132   ; 8.132   ; Rise       ; CLOCK_50                       ;
;  d1_e[7]    ; CLOCK_50                       ; 7.446   ; 7.446   ; Rise       ; CLOCK_50                       ;
; d2_e[*]     ; CLOCK_50                       ; 7.922   ; 7.922   ; Rise       ; CLOCK_50                       ;
;  d2_e[0]    ; CLOCK_50                       ; 6.502   ; 6.502   ; Rise       ; CLOCK_50                       ;
;  d2_e[1]    ; CLOCK_50                       ; 7.823   ; 7.823   ; Rise       ; CLOCK_50                       ;
;  d2_e[2]    ; CLOCK_50                       ; 7.107   ; 7.107   ; Rise       ; CLOCK_50                       ;
;  d2_e[3]    ; CLOCK_50                       ; 7.354   ; 7.354   ; Rise       ; CLOCK_50                       ;
;  d2_e[4]    ; CLOCK_50                       ; 7.310   ; 7.310   ; Rise       ; CLOCK_50                       ;
;  d2_e[5]    ; CLOCK_50                       ; 6.675   ; 6.675   ; Rise       ; CLOCK_50                       ;
;  d2_e[6]    ; CLOCK_50                       ; 7.210   ; 7.210   ; Rise       ; CLOCK_50                       ;
;  d2_e[7]    ; CLOCK_50                       ; 7.922   ; 7.922   ; Rise       ; CLOCK_50                       ;
; d_audio[*]  ; CLOCK_50                       ; 4.565   ; 4.565   ; Rise       ; CLOCK_50                       ;
;  d_audio[0] ; CLOCK_50                       ; 2.255   ; 2.255   ; Rise       ; CLOCK_50                       ;
;  d_audio[1] ; CLOCK_50                       ; 3.097   ; 3.097   ; Rise       ; CLOCK_50                       ;
;  d_audio[2] ; CLOCK_50                       ; 3.906   ; 3.906   ; Rise       ; CLOCK_50                       ;
;  d_audio[3] ; CLOCK_50                       ; 2.047   ; 2.047   ; Rise       ; CLOCK_50                       ;
;  d_audio[4] ; CLOCK_50                       ; 4.149   ; 4.149   ; Rise       ; CLOCK_50                       ;
;  d_audio[5] ; CLOCK_50                       ; 3.528   ; 3.528   ; Rise       ; CLOCK_50                       ;
;  d_audio[6] ; CLOCK_50                       ; 4.532   ; 4.532   ; Rise       ; CLOCK_50                       ;
;  d_audio[7] ; CLOCK_50                       ; 4.565   ; 4.565   ; Rise       ; CLOCK_50                       ;
; reset       ; CLOCK_50                       ; 5.853   ; 5.853   ; Rise       ; CLOCK_50                       ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 4.586   ; 4.586   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; d_audio[*]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 7.065   ; 7.065   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.174   ; 6.174   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.226   ; 6.226   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.224   ; 6.224   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.142   ; 6.142   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.717   ; 6.717   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.873   ; 6.873   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[6] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 7.065   ; 7.065   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[7] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.516   ; 6.516   ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; d_audio[*]  ; CLOCK_27[0]                    ; 284.853 ; 284.853 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[0] ; CLOCK_27[0]                    ; 283.553 ; 283.553 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[1] ; CLOCK_27[0]                    ; 283.455 ; 283.455 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[2] ; CLOCK_27[0]                    ; 283.402 ; 283.402 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[3] ; CLOCK_27[0]                    ; 283.309 ; 283.309 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[4] ; CLOCK_27[0]                    ; 284.338 ; 284.338 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[5] ; CLOCK_27[0]                    ; 284.354 ; 284.354 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[6] ; CLOCK_27[0]                    ; 284.853 ; 284.853 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[7] ; CLOCK_27[0]                    ; 284.319 ; 284.319 ; Rise       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+---------+---------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; d0_e[*]     ; CLOCK_50                       ; -2.516 ; -2.516 ; Rise       ; CLOCK_50                       ;
;  d0_e[0]    ; CLOCK_50                       ; -3.269 ; -3.269 ; Rise       ; CLOCK_50                       ;
;  d0_e[1]    ; CLOCK_50                       ; -2.819 ; -2.819 ; Rise       ; CLOCK_50                       ;
;  d0_e[2]    ; CLOCK_50                       ; -2.817 ; -2.817 ; Rise       ; CLOCK_50                       ;
;  d0_e[3]    ; CLOCK_50                       ; -2.516 ; -2.516 ; Rise       ; CLOCK_50                       ;
;  d0_e[4]    ; CLOCK_50                       ; -3.182 ; -3.182 ; Rise       ; CLOCK_50                       ;
;  d0_e[5]    ; CLOCK_50                       ; -2.834 ; -2.834 ; Rise       ; CLOCK_50                       ;
;  d0_e[6]    ; CLOCK_50                       ; -3.168 ; -3.168 ; Rise       ; CLOCK_50                       ;
;  d0_e[7]    ; CLOCK_50                       ; -2.697 ; -2.697 ; Rise       ; CLOCK_50                       ;
; d1_e[*]     ; CLOCK_50                       ; -2.068 ; -2.068 ; Rise       ; CLOCK_50                       ;
;  d1_e[0]    ; CLOCK_50                       ; -2.953 ; -2.953 ; Rise       ; CLOCK_50                       ;
;  d1_e[1]    ; CLOCK_50                       ; -2.742 ; -2.742 ; Rise       ; CLOCK_50                       ;
;  d1_e[2]    ; CLOCK_50                       ; -2.604 ; -2.604 ; Rise       ; CLOCK_50                       ;
;  d1_e[3]    ; CLOCK_50                       ; -2.121 ; -2.121 ; Rise       ; CLOCK_50                       ;
;  d1_e[4]    ; CLOCK_50                       ; -2.926 ; -2.926 ; Rise       ; CLOCK_50                       ;
;  d1_e[5]    ; CLOCK_50                       ; -2.068 ; -2.068 ; Rise       ; CLOCK_50                       ;
;  d1_e[6]    ; CLOCK_50                       ; -3.028 ; -3.028 ; Rise       ; CLOCK_50                       ;
;  d1_e[7]    ; CLOCK_50                       ; -2.333 ; -2.333 ; Rise       ; CLOCK_50                       ;
; d2_e[*]     ; CLOCK_50                       ; -2.282 ; -2.282 ; Rise       ; CLOCK_50                       ;
;  d2_e[0]    ; CLOCK_50                       ; -2.387 ; -2.387 ; Rise       ; CLOCK_50                       ;
;  d2_e[1]    ; CLOCK_50                       ; -2.691 ; -2.691 ; Rise       ; CLOCK_50                       ;
;  d2_e[2]    ; CLOCK_50                       ; -2.294 ; -2.294 ; Rise       ; CLOCK_50                       ;
;  d2_e[3]    ; CLOCK_50                       ; -2.282 ; -2.282 ; Rise       ; CLOCK_50                       ;
;  d2_e[4]    ; CLOCK_50                       ; -2.609 ; -2.609 ; Rise       ; CLOCK_50                       ;
;  d2_e[5]    ; CLOCK_50                       ; -2.300 ; -2.300 ; Rise       ; CLOCK_50                       ;
;  d2_e[6]    ; CLOCK_50                       ; -2.673 ; -2.673 ; Rise       ; CLOCK_50                       ;
;  d2_e[7]    ; CLOCK_50                       ; -2.516 ; -2.516 ; Rise       ; CLOCK_50                       ;
; d_audio[*]  ; CLOCK_50                       ; 0.534  ; 0.534  ; Rise       ; CLOCK_50                       ;
;  d_audio[0] ; CLOCK_50                       ; 0.010  ; 0.010  ; Rise       ; CLOCK_50                       ;
;  d_audio[1] ; CLOCK_50                       ; -0.036 ; -0.036 ; Rise       ; CLOCK_50                       ;
;  d_audio[2] ; CLOCK_50                       ; -0.202 ; -0.202 ; Rise       ; CLOCK_50                       ;
;  d_audio[3] ; CLOCK_50                       ; 0.534  ; 0.534  ; Rise       ; CLOCK_50                       ;
;  d_audio[4] ; CLOCK_50                       ; -0.661 ; -0.661 ; Rise       ; CLOCK_50                       ;
;  d_audio[5] ; CLOCK_50                       ; -0.369 ; -0.369 ; Rise       ; CLOCK_50                       ;
;  d_audio[6] ; CLOCK_50                       ; -0.851 ; -0.851 ; Rise       ; CLOCK_50                       ;
;  d_audio[7] ; CLOCK_50                       ; -0.566 ; -0.566 ; Rise       ; CLOCK_50                       ;
; reset       ; CLOCK_50                       ; -0.038 ; -0.038 ; Rise       ; CLOCK_50                       ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.735 ; -1.735 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; d_audio[*]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.364 ; -1.364 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.364 ; -1.364 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.430 ; -1.430 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.449 ; -1.449 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.565 ; -1.565 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.688 ; -1.688 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.836 ; -1.836 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[6] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.831 ; -1.831 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  d_audio[7] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -1.625 ; -1.625 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; d_audio[*]  ; CLOCK_27[0]                    ; -4.643 ; -4.643 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[0] ; CLOCK_27[0]                    ; -4.891 ; -4.891 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[1] ; CLOCK_27[0]                    ; -4.647 ; -4.647 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[2] ; CLOCK_27[0]                    ; -4.713 ; -4.713 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[3] ; CLOCK_27[0]                    ; -4.643 ; -4.643 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[4] ; CLOCK_27[0]                    ; -4.801 ; -4.801 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[5] ; CLOCK_27[0]                    ; -5.034 ; -5.034 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[6] ; CLOCK_27[0]                    ; -5.129 ; -5.129 ; Rise       ; u3|altpll_component|pll|clk[1] ;
;  d_audio[7] ; CLOCK_27[0]                    ; -5.077 ; -5.077 ; Rise       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 5.333  ;        ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 15.081 ; 15.081 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;        ; 5.333  ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 4.573  ;        ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;        ; 4.573  ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 14.294 ; 14.294 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; d0_s[*]     ; CLOCK_50                       ; 7.661  ; 7.661  ; Rise       ; CLOCK_50                       ;
;  d0_s[0]    ; CLOCK_50                       ; 7.608  ; 7.608  ; Rise       ; CLOCK_50                       ;
;  d0_s[1]    ; CLOCK_50                       ; 7.523  ; 7.523  ; Rise       ; CLOCK_50                       ;
;  d0_s[2]    ; CLOCK_50                       ; 7.643  ; 7.643  ; Rise       ; CLOCK_50                       ;
;  d0_s[3]    ; CLOCK_50                       ; 7.661  ; 7.661  ; Rise       ; CLOCK_50                       ;
;  d0_s[4]    ; CLOCK_50                       ; 7.294  ; 7.294  ; Rise       ; CLOCK_50                       ;
;  d0_s[5]    ; CLOCK_50                       ; 6.945  ; 6.945  ; Rise       ; CLOCK_50                       ;
;  d0_s[6]    ; CLOCK_50                       ; 7.279  ; 7.279  ; Rise       ; CLOCK_50                       ;
;  d0_s[7]    ; CLOCK_50                       ; 7.258  ; 7.258  ; Rise       ; CLOCK_50                       ;
; d1_s[*]     ; CLOCK_50                       ; 9.359  ; 9.359  ; Rise       ; CLOCK_50                       ;
;  d1_s[0]    ; CLOCK_50                       ; 9.359  ; 9.359  ; Rise       ; CLOCK_50                       ;
;  d1_s[1]    ; CLOCK_50                       ; 9.037  ; 9.037  ; Rise       ; CLOCK_50                       ;
;  d1_s[2]    ; CLOCK_50                       ; 8.965  ; 8.965  ; Rise       ; CLOCK_50                       ;
;  d1_s[3]    ; CLOCK_50                       ; 8.440  ; 8.440  ; Rise       ; CLOCK_50                       ;
;  d1_s[4]    ; CLOCK_50                       ; 9.303  ; 9.303  ; Rise       ; CLOCK_50                       ;
;  d1_s[5]    ; CLOCK_50                       ; 7.903  ; 7.903  ; Rise       ; CLOCK_50                       ;
;  d1_s[6]    ; CLOCK_50                       ; 9.127  ; 9.127  ; Rise       ; CLOCK_50                       ;
;  d1_s[7]    ; CLOCK_50                       ; 7.584  ; 7.584  ; Rise       ; CLOCK_50                       ;
; d2_s[*]     ; CLOCK_50                       ; 9.087  ; 9.087  ; Rise       ; CLOCK_50                       ;
;  d2_s[0]    ; CLOCK_50                       ; 9.087  ; 9.087  ; Rise       ; CLOCK_50                       ;
;  d2_s[1]    ; CLOCK_50                       ; 8.581  ; 8.581  ; Rise       ; CLOCK_50                       ;
;  d2_s[2]    ; CLOCK_50                       ; 8.729  ; 8.729  ; Rise       ; CLOCK_50                       ;
;  d2_s[3]    ; CLOCK_50                       ; 8.247  ; 8.247  ; Rise       ; CLOCK_50                       ;
;  d2_s[4]    ; CLOCK_50                       ; 9.062  ; 9.062  ; Rise       ; CLOCK_50                       ;
;  d2_s[5]    ; CLOCK_50                       ; 8.912  ; 8.912  ; Rise       ; CLOCK_50                       ;
;  d2_s[6]    ; CLOCK_50                       ; 9.036  ; 9.036  ; Rise       ; CLOCK_50                       ;
;  d2_s[7]    ; CLOCK_50                       ; 7.559  ; 7.559  ; Rise       ; CLOCK_50                       ;
; d3_s[*]     ; CLOCK_50                       ; 9.115  ; 9.115  ; Rise       ; CLOCK_50                       ;
;  d3_s[0]    ; CLOCK_50                       ; 9.115  ; 9.115  ; Rise       ; CLOCK_50                       ;
;  d3_s[1]    ; CLOCK_50                       ; 9.115  ; 9.115  ; Rise       ; CLOCK_50                       ;
;  d3_s[2]    ; CLOCK_50                       ; 8.907  ; 8.907  ; Rise       ; CLOCK_50                       ;
;  d3_s[3]    ; CLOCK_50                       ; 8.872  ; 8.872  ; Rise       ; CLOCK_50                       ;
;  d3_s[4]    ; CLOCK_50                       ; 8.765  ; 8.765  ; Rise       ; CLOCK_50                       ;
;  d3_s[5]    ; CLOCK_50                       ; 8.940  ; 8.940  ; Rise       ; CLOCK_50                       ;
;  d3_s[6]    ; CLOCK_50                       ; 8.918  ; 8.918  ; Rise       ; CLOCK_50                       ;
;  d3_s[7]    ; CLOCK_50                       ; 7.268  ; 7.268  ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 10.739 ; 10.739 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 7.857  ; 7.857  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 5.840  ;        ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; AUD_XCK     ; CLOCK_27[0]                    ; 2.905  ;        ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;        ; 2.905  ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 2.474 ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 3.754 ; 3.754 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;       ; 2.474 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 2.197 ;       ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;       ; 2.197 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 4.344 ; 4.344 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; d0_s[*]     ; CLOCK_50                       ; 3.801 ; 3.801 ; Rise       ; CLOCK_50                       ;
;  d0_s[0]    ; CLOCK_50                       ; 4.065 ; 4.065 ; Rise       ; CLOCK_50                       ;
;  d0_s[1]    ; CLOCK_50                       ; 4.024 ; 4.024 ; Rise       ; CLOCK_50                       ;
;  d0_s[2]    ; CLOCK_50                       ; 4.091 ; 4.091 ; Rise       ; CLOCK_50                       ;
;  d0_s[3]    ; CLOCK_50                       ; 4.108 ; 4.108 ; Rise       ; CLOCK_50                       ;
;  d0_s[4]    ; CLOCK_50                       ; 3.946 ; 3.946 ; Rise       ; CLOCK_50                       ;
;  d0_s[5]    ; CLOCK_50                       ; 3.801 ; 3.801 ; Rise       ; CLOCK_50                       ;
;  d0_s[6]    ; CLOCK_50                       ; 3.934 ; 3.934 ; Rise       ; CLOCK_50                       ;
;  d0_s[7]    ; CLOCK_50                       ; 3.917 ; 3.917 ; Rise       ; CLOCK_50                       ;
; d1_s[*]     ; CLOCK_50                       ; 4.046 ; 4.046 ; Rise       ; CLOCK_50                       ;
;  d1_s[0]    ; CLOCK_50                       ; 4.689 ; 4.689 ; Rise       ; CLOCK_50                       ;
;  d1_s[1]    ; CLOCK_50                       ; 4.601 ; 4.601 ; Rise       ; CLOCK_50                       ;
;  d1_s[2]    ; CLOCK_50                       ; 4.598 ; 4.598 ; Rise       ; CLOCK_50                       ;
;  d1_s[3]    ; CLOCK_50                       ; 4.393 ; 4.393 ; Rise       ; CLOCK_50                       ;
;  d1_s[4]    ; CLOCK_50                       ; 4.713 ; 4.713 ; Rise       ; CLOCK_50                       ;
;  d1_s[5]    ; CLOCK_50                       ; 4.197 ; 4.197 ; Rise       ; CLOCK_50                       ;
;  d1_s[6]    ; CLOCK_50                       ; 4.655 ; 4.655 ; Rise       ; CLOCK_50                       ;
;  d1_s[7]    ; CLOCK_50                       ; 4.046 ; 4.046 ; Rise       ; CLOCK_50                       ;
; d2_s[*]     ; CLOCK_50                       ; 4.033 ; 4.033 ; Rise       ; CLOCK_50                       ;
;  d2_s[0]    ; CLOCK_50                       ; 4.590 ; 4.590 ; Rise       ; CLOCK_50                       ;
;  d2_s[1]    ; CLOCK_50                       ; 4.415 ; 4.415 ; Rise       ; CLOCK_50                       ;
;  d2_s[2]    ; CLOCK_50                       ; 4.493 ; 4.493 ; Rise       ; CLOCK_50                       ;
;  d2_s[3]    ; CLOCK_50                       ; 4.318 ; 4.318 ; Rise       ; CLOCK_50                       ;
;  d2_s[4]    ; CLOCK_50                       ; 4.574 ; 4.574 ; Rise       ; CLOCK_50                       ;
;  d2_s[5]    ; CLOCK_50                       ; 4.546 ; 4.546 ; Rise       ; CLOCK_50                       ;
;  d2_s[6]    ; CLOCK_50                       ; 4.562 ; 4.562 ; Rise       ; CLOCK_50                       ;
;  d2_s[7]    ; CLOCK_50                       ; 4.033 ; 4.033 ; Rise       ; CLOCK_50                       ;
; d3_s[*]     ; CLOCK_50                       ; 3.927 ; 3.927 ; Rise       ; CLOCK_50                       ;
;  d3_s[0]    ; CLOCK_50                       ; 4.613 ; 4.613 ; Rise       ; CLOCK_50                       ;
;  d3_s[1]    ; CLOCK_50                       ; 4.598 ; 4.598 ; Rise       ; CLOCK_50                       ;
;  d3_s[2]    ; CLOCK_50                       ; 4.534 ; 4.534 ; Rise       ; CLOCK_50                       ;
;  d3_s[3]    ; CLOCK_50                       ; 4.558 ; 4.558 ; Rise       ; CLOCK_50                       ;
;  d3_s[4]    ; CLOCK_50                       ; 4.502 ; 4.502 ; Rise       ; CLOCK_50                       ;
;  d3_s[5]    ; CLOCK_50                       ; 4.577 ; 4.577 ; Rise       ; CLOCK_50                       ;
;  d3_s[6]    ; CLOCK_50                       ; 4.560 ; 4.560 ; Rise       ; CLOCK_50                       ;
;  d3_s[7]    ; CLOCK_50                       ; 3.927 ; 3.927 ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 4.383 ; 2.618 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 4.114 ; 4.114 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 2.618 ;       ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; AUD_XCK     ; CLOCK_27[0]                    ; 1.117 ;       ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;       ; 1.117 ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; AUDIO_DAC:u8|LRCK_1X           ; AUDIO_DAC:u8|LRCK_1X           ; 0        ; 0        ; 0        ; 84       ;
; AUDIO_DAC:u8|oAUD_BCK          ; AUDIO_DAC:u8|oAUD_BCK          ; 0        ; 0        ; 0        ; 10       ;
; CLOCK_50                       ; CLOCK_50                       ; 1745882  ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 391      ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 170      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; AUDIO_DAC:u8|LRCK_1X           ; AUDIO_DAC:u8|LRCK_1X           ; 0        ; 0        ; 0        ; 84       ;
; AUDIO_DAC:u8|oAUD_BCK          ; AUDIO_DAC:u8|oAUD_BCK          ; 0        ; 0        ; 0        ; 10       ;
; CLOCK_50                       ; CLOCK_50                       ; 1745882  ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 391      ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 170      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 1390  ; 1390 ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 56    ; 56   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 12 20:09:05 2014
Info: Command: quartus_sta MonocicloQuartus -c MonocicloQuartus
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MonocicloQuartus.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27[0] CLOCK_27[0]
    Info (332110): create_generated_clock -source {u3|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {u3|altpll_component|pll|clk[1]} {u3|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name I2C_AV_Config:u7|mI2C_CTRL_CLK I2C_AV_Config:u7|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u8|LRCK_1X AUDIO_DAC:u8|LRCK_1X
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u8|oAUD_BCK AUDIO_DAC:u8|oAUD_BCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.989
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.989     -2016.635 CLOCK_50 
    Info (332119):    -2.887       -86.393 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):    -1.634       -13.072 AUDIO_DAC:u8|LRCK_1X 
    Info (332119):    -0.347        -0.690 u3|altpll_component|pll|clk[1] 
    Info (332119):    -0.281        -0.548 AUDIO_DAC:u8|oAUD_BCK 
Info (332146): Worst-case hold slack is -2.685
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.685        -2.685 CLOCK_50 
    Info (332119):     0.100         0.000 u3|altpll_component|pll|clk[1] 
    Info (332119):     0.445         0.000 AUDIO_DAC:u8|oAUD_BCK 
    Info (332119):     0.445         0.000 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):     0.645         0.000 AUDIO_DAC:u8|LRCK_1X 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -270.471 CLOCK_50 
    Info (332119):    -0.611       -48.880 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):    -0.611        -9.776 AUDIO_DAC:u8|LRCK_1X 
    Info (332119):    -0.611        -4.888 AUDIO_DAC:u8|oAUD_BCK 
    Info (332119):    18.518         0.000 CLOCK_27[0] 
    Info (332119):    26.666         0.000 u3|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.189
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.189      -627.934 CLOCK_50 
    Info (332119):    -0.489        -0.975 u3|altpll_component|pll|clk[1] 
    Info (332119):    -0.440       -11.454 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):    -0.099        -0.792 AUDIO_DAC:u8|LRCK_1X 
    Info (332119):     0.495         0.000 AUDIO_DAC:u8|oAUD_BCK 
Info (332146): Worst-case hold slack is -1.713
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.713        -1.713 CLOCK_50 
    Info (332119):     0.215         0.000 AUDIO_DAC:u8|oAUD_BCK 
    Info (332119):     0.215         0.000 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):     0.215         0.000 u3|altpll_component|pll|clk[1] 
    Info (332119):     0.252         0.000 AUDIO_DAC:u8|LRCK_1X 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -221.380 CLOCK_50 
    Info (332119):    -0.500       -40.000 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):    -0.500        -8.000 AUDIO_DAC:u8|LRCK_1X 
    Info (332119):    -0.500        -4.000 AUDIO_DAC:u8|oAUD_BCK 
    Info (332119):    18.518         0.000 CLOCK_27[0] 
    Info (332119):    26.777         0.000 u3|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 333 megabytes
    Info: Processing ended: Thu Jun 12 20:09:08 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


