TimeQuest Timing Analyzer report for P1
Mon May 07 23:28:26 2018
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK'
 22. Slow 1200mV 0C Model Hold: 'CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK'
 30. Fast 1200mV 0C Model Hold: 'CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; P1                                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 257.93 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -2.877 ; -160.649           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.344 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -70.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                       ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.877 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|clock_count[28] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.807      ;
; -2.873 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.803      ;
; -2.873 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.803      ;
; -2.873 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.803      ;
; -2.873 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.803      ;
; -2.873 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.803      ;
; -2.873 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.803      ;
; -2.873 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.803      ;
; -2.871 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.801      ;
; -2.871 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.801      ;
; -2.871 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.801      ;
; -2.871 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.801      ;
; -2.871 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.801      ;
; -2.871 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.801      ;
; -2.871 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.801      ;
; -2.867 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|clock_count[26] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.799      ;
; -2.866 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.796      ;
; -2.866 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.796      ;
; -2.866 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.796      ;
; -2.866 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.796      ;
; -2.866 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.796      ;
; -2.866 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.796      ;
; -2.866 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.796      ;
; -2.864 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.794      ;
; -2.864 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.794      ;
; -2.864 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.794      ;
; -2.864 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.794      ;
; -2.864 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.794      ;
; -2.864 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.794      ;
; -2.864 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.794      ;
; -2.848 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.776      ;
; -2.848 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.776      ;
; -2.848 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.776      ;
; -2.848 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.776      ;
; -2.848 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.776      ;
; -2.848 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.776      ;
; -2.848 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.776      ;
; -2.841 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.771      ;
; -2.841 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.771      ;
; -2.841 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.771      ;
; -2.841 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.771      ;
; -2.841 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.771      ;
; -2.841 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.771      ;
; -2.841 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.771      ;
; -2.841 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.769      ;
; -2.841 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.769      ;
; -2.841 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.769      ;
; -2.841 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.769      ;
; -2.841 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.769      ;
; -2.841 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.769      ;
; -2.841 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.769      ;
; -2.840 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[23] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.772      ;
; -2.837 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[28] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.767      ;
; -2.824 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[26] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.756      ;
; -2.823 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.753      ;
; -2.823 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.753      ;
; -2.821 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|clock_count[30] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.751      ;
; -2.821 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.751      ;
; -2.821 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.751      ;
; -2.816 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.746      ;
; -2.816 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.746      ;
; -2.814 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.744      ;
; -2.814 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.744      ;
; -2.814 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.744      ;
; -2.814 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.744      ;
; -2.808 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.429     ; 3.374      ;
; -2.808 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.429     ; 3.374      ;
; -2.798 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.726      ;
; -2.798 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.726      ;
; -2.791 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.721      ;
; -2.791 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.721      ;
; -2.791 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.719      ;
; -2.791 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.719      ;
; -2.789 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[30] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.719      ;
; -2.786 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.716      ;
; -2.786 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.716      ;
; -2.786 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.716      ;
; -2.786 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.716      ;
; -2.786 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.716      ;
; -2.786 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.716      ;
; -2.786 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.716      ;
; -2.759 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|clock_count[28] ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.689      ;
; -2.754 ; ADC_in:inst|Buffer1[9]      ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.687      ;
; -2.754 ; ADC_in:inst|Buffer1[9]      ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.687      ;
; -2.749 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|clock_count[26] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.681      ;
; -2.749 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.429     ; 3.315      ;
; -2.749 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.429     ; 3.315      ;
; -2.749 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.429     ; 3.315      ;
; -2.749 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.429     ; 3.315      ;
; -2.749 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.429     ; 3.315      ;
; -2.749 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.429     ; 3.315      ;
; -2.749 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.429     ; 3.315      ;
; -2.745 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|clock_count[23] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.677      ;
; -2.733 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.661      ;
; -2.733 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.661      ;
; -2.733 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.661      ;
; -2.733 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.661      ;
; -2.733 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.661      ;
; -2.733 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.661      ;
; -2.733 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.067     ; 3.661      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                       ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; ADC_in:inst|latched         ; ADC_in:inst|latched         ; CLK          ; CLK         ; 0.000        ; 0.076      ; 0.577      ;
; 0.365 ; ADC_in:inst|BufferCount[0]  ; ADC_in:inst|BufferCheck[0]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.597      ;
; 0.368 ; ADC_in:inst|BufferCount[2]  ; ADC_in:inst|BufferCheck[2]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.600      ;
; 0.368 ; ADC_in:inst|BufferCount[1]  ; ADC_in:inst|BufferCheck[1]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.600      ;
; 0.369 ; ADC_in:inst|BufferCount[3]  ; ADC_in:inst|BufferCheck[3]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.601      ;
; 0.389 ; ADC_in:inst|Buffer1[10]     ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.607      ;
; 0.551 ; ADC_in:inst|Buffer1[8]      ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.769      ;
; 0.555 ; ADC_in:inst|Buffer1[9]      ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.773      ;
; 0.569 ; ADC_in:inst|Buffer1[11]     ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.787      ;
; 0.698 ; ADC_in:inst|Buffer1[1]      ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.916      ;
; 0.739 ; ADC_in:inst|Buffer1[0]      ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 0.000        ; 0.061      ; 0.957      ;
; 0.766 ; ADC_in:inst|BufferCount[3]  ; ADC_in:inst|BufferCount[3]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.998      ;
; 0.838 ; ADC_in:inst|BufferCount[0]  ; ADC_in:inst|BufferCount[0]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.070      ;
; 0.841 ; ADC_in:inst|BufferCount[2]  ; ADC_in:inst|BufferCount[2]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.073      ;
; 0.893 ; ADC_in:inst|Buffer1[2]      ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 0.000        ; -0.290     ; 0.760      ;
; 0.918 ; ADC_in:inst|Buffer1[7]      ; ADC_in:inst|ADC_out[7]      ; CLK          ; CLK         ; 0.000        ; 0.430      ; 1.505      ;
; 1.013 ; ADC_in:inst|Buffer1[5]      ; ADC_in:inst|ADC_out[5]      ; CLK          ; CLK         ; 0.000        ; 0.430      ; 1.600      ;
; 1.067 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.300      ;
; 1.075 ; ADC_in:inst|BufferCount[1]  ; ADC_in:inst|BufferCount[1]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.307      ;
; 1.084 ; ADC_in:inst|Buffer1[6]      ; ADC_in:inst|ADC_out[6]      ; CLK          ; CLK         ; 0.000        ; 0.430      ; 1.671      ;
; 1.111 ; ADC_in:inst|BufferCount[1]  ; ADC_in:inst|BufferCount[2]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.343      ;
; 1.112 ; ADC_in:inst|clock_count[28] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.696      ;
; 1.120 ; ADC_in:inst|Buffer1[4]      ; ADC_in:inst|ADC_out[4]      ; CLK          ; CLK         ; 0.000        ; 0.430      ; 1.707      ;
; 1.137 ; ADC_in:inst|clock_count[25] ; ADC_in:inst|clock_count[25] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.355      ;
; 1.153 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|clock_count[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.371      ;
; 1.166 ; ADC_in:inst|clock_count[24] ; ADC_in:inst|clock_count[24] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.384      ;
; 1.170 ; ADC_in:inst|clock_count[30] ; ADC_in:inst|clock_count[30] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.388      ;
; 1.175 ; ADC_in:inst|clock_count[29] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.408      ;
; 1.180 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|clock_count[11] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.398      ;
; 1.188 ; ADC_in:inst|clock_count[27] ; ADC_in:inst|clock_count[27] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.406      ;
; 1.206 ; ADC_in:inst|clock_count[27] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.790      ;
; 1.218 ; ADC_in:inst|clock_count[30] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.802      ;
; 1.225 ; ADC_in:inst|BufferCount[0]  ; ADC_in:inst|BufferCount[2]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.457      ;
; 1.234 ; ADC_in:inst|BufferCount[2]  ; ADC_in:inst|BufferCount[3]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.466      ;
; 1.238 ; ADC_in:inst|clock_count[5]  ; ADC_in:inst|clock_count[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.456      ;
; 1.266 ; ADC_in:inst|clock_count[22] ; ADC_in:inst|clock_count[22] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.484      ;
; 1.269 ; ADC_in:inst|clock_count[25] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.853      ;
; 1.270 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|clock_count[3]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.489      ;
; 1.273 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|clock_count[10] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.491      ;
; 1.274 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|clock_count[2]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.493      ;
; 1.274 ; ADC_in:inst|clock_count[15] ; ADC_in:inst|clock_count[15] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.492      ;
; 1.301 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|clock_count[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.519      ;
; 1.305 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|clock_count[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.523      ;
; 1.312 ; ADC_in:inst|clock_count[14] ; ADC_in:inst|clock_count[14] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.530      ;
; 1.327 ; ADC_in:inst|BufferCount[1]  ; ADC_in:inst|BufferCount[3]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.559      ;
; 1.329 ; ADC_in:inst|Buffer1[3]      ; ADC_in:inst|ADC_out[3]      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.565      ;
; 1.331 ; ADC_in:inst|BufferCount[0]  ; ADC_in:inst|BufferCount[3]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.563      ;
; 1.332 ; ADC_in:inst|clock_count[28] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.916      ;
; 1.337 ; ADC_in:inst|clock_count[28] ; ADC_in:inst|clock_count[28] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.555      ;
; 1.337 ; ADC_in:inst|clock_count[24] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.921      ;
; 1.353 ; ADC_in:inst|BufferCount[0]  ; ADC_in:inst|BufferCount[1]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.585      ;
; 1.354 ; ADC_in:inst|clock_count[21] ; ADC_in:inst|clock_count[21] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.572      ;
; 1.361 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[0]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.580      ;
; 1.368 ; ADC_in:inst|clock_count[20] ; ADC_in:inst|clock_count[20] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.586      ;
; 1.391 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|clock_count[1]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.610      ;
; 1.408 ; ADC_in:inst|clock_count[22] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.992      ;
; 1.415 ; ADC_in:inst|clock_count[22] ; ADC_in:inst|clock_count[24] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.633      ;
; 1.424 ; ADC_in:inst|clock_count[27] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.008      ;
; 1.445 ; ADC_in:inst|clock_count[6]  ; ADC_in:inst|clock_count[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.663      ;
; 1.450 ; ADC_in:inst|clock_count[8]  ; ADC_in:inst|clock_count[8]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.668      ;
; 1.453 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.035      ;
; 1.461 ; ADC_in:inst|clock_count[28] ; ADC_in:inst|clock_count[30] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.679      ;
; 1.473 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|clock_count[11] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.691      ;
; 1.474 ; ADC_in:inst|clock_count[8]  ; ADC_in:inst|clock_count[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.692      ;
; 1.477 ; ADC_in:inst|clock_count[24] ; ADC_in:inst|clock_count[25] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.695      ;
; 1.489 ; ADC_in:inst|clock_count[25] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.073      ;
; 1.512 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|clock_count[10] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.730      ;
; 1.521 ; ADC_in:inst|clock_count[14] ; ADC_in:inst|clock_count[13] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.739      ;
; 1.523 ; ADC_in:inst|clock_count[14] ; ADC_in:inst|clock_count[12] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.741      ;
; 1.523 ; ADC_in:inst|clock_count[25] ; ADC_in:inst|clock_count[27] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.741      ;
; 1.534 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|clock_count[11] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.752      ;
; 1.541 ; ADC_in:inst|clock_count[21] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.125      ;
; 1.542 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|clock_count[2]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.761      ;
; 1.548 ; ADC_in:inst|clock_count[20] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.132      ;
; 1.548 ; ADC_in:inst|clock_count[21] ; ADC_in:inst|clock_count[24] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.766      ;
; 1.548 ; ADC_in:inst|clock_count[22] ; ADC_in:inst|clock_count[25] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.766      ;
; 1.555 ; ADC_in:inst|clock_count[27] ; ADC_in:inst|clock_count[30] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.773      ;
; 1.557 ; ADC_in:inst|clock_count[24] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.141      ;
; 1.561 ; ADC_in:inst|clock_count[22] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.145      ;
; 1.561 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|clock_count[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.779      ;
; 1.563 ; ADC_in:inst|clock_count[14] ; ADC_in:inst|clock_count[15] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.781      ;
; 1.563 ; ADC_in:inst|clock_count[8]  ; ADC_in:inst|clock_count[10] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.781      ;
; 1.566 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|clock_count[3]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.785      ;
; 1.566 ; ADC_in:inst|clock_count[20] ; ADC_in:inst|clock_count[24] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.784      ;
; 1.571 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|clock_count[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.789      ;
; 1.577 ; ADC_in:inst|clock_count[21] ; ADC_in:inst|clock_count[22] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.795      ;
; 1.582 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|clock_count[4]  ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.799      ;
; 1.585 ; ADC_in:inst|clock_count[8]  ; ADC_in:inst|clock_count[11] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.803      ;
; 1.585 ; ADC_in:inst|clock_count[6]  ; ADC_in:inst|clock_count[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.803      ;
; 1.588 ; ADC_in:inst|clock_count[6]  ; ADC_in:inst|clock_count[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.806      ;
; 1.591 ; ADC_in:inst|clock_count[24] ; ADC_in:inst|clock_count[27] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.809      ;
; 1.595 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|clock_count[13] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.814      ;
; 1.595 ; ADC_in:inst|clock_count[20] ; ADC_in:inst|clock_count[22] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.813      ;
; 1.601 ; ADC_in:inst|clock_count[17] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.182      ;
; 1.605 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|clock_count[4]  ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.822      ;
; 1.609 ; ADC_in:inst|clock_count[27] ; ADC_in:inst|clock_count[28] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.827      ;
; 1.618 ; ADC_in:inst|clock_count[25] ; ADC_in:inst|clock_count[30] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.836      ;
; 1.619 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[2]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.838      ;
; 1.624 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[3]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.843      ;
; 1.631 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[1]  ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.850      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 286.62 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.489 ; -137.013          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -70.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                        ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.489 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.427      ;
; -2.489 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.427      ;
; -2.489 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.427      ;
; -2.489 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.427      ;
; -2.489 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.427      ;
; -2.489 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.427      ;
; -2.489 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.427      ;
; -2.489 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.427      ;
; -2.489 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.427      ;
; -2.489 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.427      ;
; -2.489 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.427      ;
; -2.489 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.427      ;
; -2.489 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.427      ;
; -2.489 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.427      ;
; -2.484 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.422      ;
; -2.484 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.422      ;
; -2.484 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.422      ;
; -2.484 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.422      ;
; -2.484 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.422      ;
; -2.484 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.422      ;
; -2.484 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.422      ;
; -2.483 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.421      ;
; -2.483 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.421      ;
; -2.483 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.421      ;
; -2.483 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.421      ;
; -2.483 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.421      ;
; -2.483 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.421      ;
; -2.483 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.421      ;
; -2.467 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.405      ;
; -2.467 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.405      ;
; -2.467 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.405      ;
; -2.467 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.405      ;
; -2.467 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.405      ;
; -2.467 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.405      ;
; -2.467 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.405      ;
; -2.465 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.401      ;
; -2.465 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.401      ;
; -2.465 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.401      ;
; -2.465 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.401      ;
; -2.465 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.401      ;
; -2.465 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.401      ;
; -2.465 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.401      ;
; -2.460 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.396      ;
; -2.460 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.396      ;
; -2.460 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.396      ;
; -2.460 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.396      ;
; -2.460 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.396      ;
; -2.460 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.396      ;
; -2.460 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.396      ;
; -2.454 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.392      ;
; -2.454 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.392      ;
; -2.454 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.392      ;
; -2.454 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.392      ;
; -2.449 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.387      ;
; -2.449 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.387      ;
; -2.448 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.386      ;
; -2.448 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.386      ;
; -2.442 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.380      ;
; -2.442 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.380      ;
; -2.432 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.370      ;
; -2.432 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.370      ;
; -2.431 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.383     ; 3.043      ;
; -2.431 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.383     ; 3.043      ;
; -2.430 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.366      ;
; -2.430 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.366      ;
; -2.425 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.361      ;
; -2.425 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.361      ;
; -2.424 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|clock_count[28] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.362      ;
; -2.415 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.383     ; 3.027      ;
; -2.415 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.383     ; 3.027      ;
; -2.415 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.383     ; 3.027      ;
; -2.415 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.383     ; 3.027      ;
; -2.415 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.383     ; 3.027      ;
; -2.415 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.383     ; 3.027      ;
; -2.415 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.383     ; 3.027      ;
; -2.414 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|clock_count[26] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.353      ;
; -2.407 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.343      ;
; -2.407 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.343      ;
; -2.407 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.343      ;
; -2.407 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.343      ;
; -2.407 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.343      ;
; -2.407 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.343      ;
; -2.407 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.059     ; 3.343      ;
; -2.398 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.336      ;
; -2.398 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.336      ;
; -2.398 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.336      ;
; -2.398 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.336      ;
; -2.398 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.336      ;
; -2.398 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.336      ;
; -2.398 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.336      ;
; -2.388 ; ADC_in:inst|Buffer1[9]      ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.328      ;
; -2.388 ; ADC_in:inst|Buffer1[9]      ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.328      ;
; -2.387 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[23] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.326      ;
; -2.373 ; ADC_in:inst|clock_count[29] ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.383     ; 2.985      ;
; -2.373 ; ADC_in:inst|clock_count[29] ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.383     ; 2.985      ;
; -2.365 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.303      ;
; -2.365 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.303      ;
; -2.365 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.303      ;
; -2.365 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.303      ;
; -2.365 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.303      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; ADC_in:inst|latched         ; ADC_in:inst|latched         ; CLK          ; CLK         ; 0.000        ; 0.068      ; 0.511      ;
; 0.323 ; ADC_in:inst|BufferCount[0]  ; ADC_in:inst|BufferCheck[0]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.534      ;
; 0.332 ; ADC_in:inst|BufferCount[2]  ; ADC_in:inst|BufferCheck[2]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.543      ;
; 0.334 ; ADC_in:inst|BufferCount[1]  ; ADC_in:inst|BufferCheck[1]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.545      ;
; 0.335 ; ADC_in:inst|BufferCount[3]  ; ADC_in:inst|BufferCheck[3]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.546      ;
; 0.350 ; ADC_in:inst|Buffer1[10]     ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.549      ;
; 0.507 ; ADC_in:inst|Buffer1[8]      ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.705      ;
; 0.508 ; ADC_in:inst|Buffer1[11]     ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.707      ;
; 0.508 ; ADC_in:inst|Buffer1[9]      ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.706      ;
; 0.637 ; ADC_in:inst|Buffer1[1]      ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.835      ;
; 0.675 ; ADC_in:inst|Buffer1[0]      ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 0.873      ;
; 0.695 ; ADC_in:inst|BufferCount[3]  ; ADC_in:inst|BufferCount[3]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.906      ;
; 0.752 ; ADC_in:inst|BufferCount[0]  ; ADC_in:inst|BufferCount[0]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.963      ;
; 0.761 ; ADC_in:inst|BufferCount[2]  ; ADC_in:inst|BufferCount[2]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 0.972      ;
; 0.814 ; ADC_in:inst|Buffer1[2]      ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 0.000        ; -0.259     ; 0.699      ;
; 0.855 ; ADC_in:inst|Buffer1[7]      ; ADC_in:inst|ADC_out[7]      ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.382      ;
; 0.943 ; ADC_in:inst|Buffer1[5]      ; ADC_in:inst|ADC_out[5]      ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.470      ;
; 0.964 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.176      ;
; 0.971 ; ADC_in:inst|BufferCount[1]  ; ADC_in:inst|BufferCount[1]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.182      ;
; 0.994 ; ADC_in:inst|clock_count[28] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.519      ;
; 0.999 ; ADC_in:inst|BufferCount[1]  ; ADC_in:inst|BufferCount[2]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.210      ;
; 1.009 ; ADC_in:inst|Buffer1[6]      ; ADC_in:inst|ADC_out[6]      ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.536      ;
; 1.037 ; ADC_in:inst|Buffer1[4]      ; ADC_in:inst|ADC_out[4]      ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.564      ;
; 1.040 ; ADC_in:inst|clock_count[25] ; ADC_in:inst|clock_count[25] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.238      ;
; 1.052 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|clock_count[9]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.250      ;
; 1.070 ; ADC_in:inst|clock_count[24] ; ADC_in:inst|clock_count[24] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.268      ;
; 1.070 ; ADC_in:inst|clock_count[30] ; ADC_in:inst|clock_count[30] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.268      ;
; 1.073 ; ADC_in:inst|clock_count[29] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.285      ;
; 1.076 ; ADC_in:inst|clock_count[27] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.601      ;
; 1.080 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|clock_count[11] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.278      ;
; 1.086 ; ADC_in:inst|clock_count[27] ; ADC_in:inst|clock_count[27] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.284      ;
; 1.092 ; ADC_in:inst|BufferCount[0]  ; ADC_in:inst|BufferCount[2]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.303      ;
; 1.100 ; ADC_in:inst|clock_count[30] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.625      ;
; 1.109 ; ADC_in:inst|BufferCount[2]  ; ADC_in:inst|BufferCount[3]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.320      ;
; 1.127 ; ADC_in:inst|clock_count[25] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.652      ;
; 1.136 ; ADC_in:inst|clock_count[5]  ; ADC_in:inst|clock_count[5]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.334      ;
; 1.160 ; ADC_in:inst|clock_count[22] ; ADC_in:inst|clock_count[22] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.358      ;
; 1.167 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|clock_count[10] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.365      ;
; 1.169 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|clock_count[2]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.367      ;
; 1.171 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|clock_count[3]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.369      ;
; 1.171 ; ADC_in:inst|clock_count[15] ; ADC_in:inst|clock_count[15] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.369      ;
; 1.187 ; ADC_in:inst|BufferCount[1]  ; ADC_in:inst|BufferCount[3]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.398      ;
; 1.187 ; ADC_in:inst|clock_count[24] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.712      ;
; 1.194 ; ADC_in:inst|BufferCount[0]  ; ADC_in:inst|BufferCount[3]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.405      ;
; 1.195 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|clock_count[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.393      ;
; 1.197 ; ADC_in:inst|clock_count[28] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.722      ;
; 1.198 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|clock_count[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.396      ;
; 1.202 ; ADC_in:inst|clock_count[14] ; ADC_in:inst|clock_count[14] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.400      ;
; 1.214 ; ADC_in:inst|clock_count[28] ; ADC_in:inst|clock_count[28] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.412      ;
; 1.218 ; ADC_in:inst|Buffer1[3]      ; ADC_in:inst|ADC_out[3]      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.432      ;
; 1.221 ; ADC_in:inst|BufferCount[0]  ; ADC_in:inst|BufferCount[1]  ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.432      ;
; 1.231 ; ADC_in:inst|clock_count[21] ; ADC_in:inst|clock_count[21] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.429      ;
; 1.243 ; ADC_in:inst|clock_count[20] ; ADC_in:inst|clock_count[20] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.441      ;
; 1.243 ; ADC_in:inst|clock_count[22] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.768      ;
; 1.246 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[0]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.444      ;
; 1.274 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|clock_count[1]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.472      ;
; 1.275 ; ADC_in:inst|clock_count[27] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.800      ;
; 1.285 ; ADC_in:inst|clock_count[22] ; ADC_in:inst|clock_count[24] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.483      ;
; 1.300 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.824      ;
; 1.316 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|clock_count[11] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.514      ;
; 1.317 ; ADC_in:inst|clock_count[8]  ; ADC_in:inst|clock_count[9]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.515      ;
; 1.320 ; ADC_in:inst|clock_count[24] ; ADC_in:inst|clock_count[25] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.518      ;
; 1.329 ; ADC_in:inst|clock_count[28] ; ADC_in:inst|clock_count[30] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.527      ;
; 1.330 ; ADC_in:inst|clock_count[25] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.855      ;
; 1.334 ; ADC_in:inst|clock_count[6]  ; ADC_in:inst|clock_count[6]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.532      ;
; 1.338 ; ADC_in:inst|clock_count[8]  ; ADC_in:inst|clock_count[8]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.536      ;
; 1.358 ; ADC_in:inst|clock_count[25] ; ADC_in:inst|clock_count[27] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.556      ;
; 1.362 ; ADC_in:inst|clock_count[21] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.887      ;
; 1.367 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|clock_count[11] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.565      ;
; 1.376 ; ADC_in:inst|clock_count[22] ; ADC_in:inst|clock_count[25] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.574      ;
; 1.378 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|clock_count[10] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.576      ;
; 1.378 ; ADC_in:inst|clock_count[20] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.903      ;
; 1.386 ; ADC_in:inst|clock_count[14] ; ADC_in:inst|clock_count[13] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.584      ;
; 1.388 ; ADC_in:inst|clock_count[14] ; ADC_in:inst|clock_count[12] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.586      ;
; 1.390 ; ADC_in:inst|clock_count[24] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.915      ;
; 1.403 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|clock_count[9]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.601      ;
; 1.404 ; ADC_in:inst|clock_count[21] ; ADC_in:inst|clock_count[24] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.602      ;
; 1.409 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|clock_count[2]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.607      ;
; 1.411 ; ADC_in:inst|clock_count[27] ; ADC_in:inst|clock_count[30] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.609      ;
; 1.412 ; ADC_in:inst|clock_count[8]  ; ADC_in:inst|clock_count[11] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.610      ;
; 1.412 ; ADC_in:inst|clock_count[6]  ; ADC_in:inst|clock_count[9]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.610      ;
; 1.414 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|clock_count[5]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.612      ;
; 1.418 ; ADC_in:inst|clock_count[14] ; ADC_in:inst|clock_count[15] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.616      ;
; 1.418 ; ADC_in:inst|clock_count[24] ; ADC_in:inst|clock_count[27] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.616      ;
; 1.420 ; ADC_in:inst|clock_count[20] ; ADC_in:inst|clock_count[24] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.618      ;
; 1.423 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|clock_count[3]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.621      ;
; 1.423 ; ADC_in:inst|clock_count[8]  ; ADC_in:inst|clock_count[10] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.621      ;
; 1.425 ; ADC_in:inst|clock_count[22] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.381      ; 1.950      ;
; 1.439 ; ADC_in:inst|clock_count[21] ; ADC_in:inst|clock_count[22] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.637      ;
; 1.441 ; ADC_in:inst|clock_count[6]  ; ADC_in:inst|clock_count[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.639      ;
; 1.451 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|clock_count[4]  ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.647      ;
; 1.455 ; ADC_in:inst|clock_count[27] ; ADC_in:inst|clock_count[28] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.653      ;
; 1.455 ; ADC_in:inst|clock_count[20] ; ADC_in:inst|clock_count[22] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.653      ;
; 1.462 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[2]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.660      ;
; 1.462 ; ADC_in:inst|clock_count[25] ; ADC_in:inst|clock_count[30] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.660      ;
; 1.465 ; ADC_in:inst|clock_count[23] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.989      ;
; 1.466 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|clock_count[13] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.665      ;
; 1.468 ; ADC_in:inst|clock_count[20] ; ADC_in:inst|clock_count[21] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.666      ;
; 1.468 ; ADC_in:inst|clock_count[5]  ; ADC_in:inst|clock_count[9]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.666      ;
; 1.468 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|clock_count[4]  ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.664      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.227 ; -63.188           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -74.231                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                        ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.227 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|clock_count[26] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.176      ;
; -1.220 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|clock_count[28] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.168      ;
; -1.216 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[26] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.165      ;
; -1.209 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[23] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.158      ;
; -1.209 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[28] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.157      ;
; -1.189 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|clock_count[30] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.137      ;
; -1.188 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.134      ;
; -1.188 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.134      ;
; -1.188 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.134      ;
; -1.188 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.134      ;
; -1.188 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.134      ;
; -1.188 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.134      ;
; -1.188 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.134      ;
; -1.184 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.130      ;
; -1.184 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.130      ;
; -1.184 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.130      ;
; -1.184 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.130      ;
; -1.184 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.130      ;
; -1.184 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.130      ;
; -1.184 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.130      ;
; -1.178 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[30] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.126      ;
; -1.178 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.125      ;
; -1.178 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.125      ;
; -1.178 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.125      ;
; -1.178 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.125      ;
; -1.178 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.125      ;
; -1.178 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.125      ;
; -1.178 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.125      ;
; -1.178 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.125      ;
; -1.178 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.125      ;
; -1.178 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.125      ;
; -1.178 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.125      ;
; -1.178 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.125      ;
; -1.178 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.125      ;
; -1.178 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.125      ;
; -1.173 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.120      ;
; -1.173 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.120      ;
; -1.173 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.120      ;
; -1.173 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.120      ;
; -1.173 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.120      ;
; -1.173 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.120      ;
; -1.173 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.120      ;
; -1.172 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.119      ;
; -1.172 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.119      ;
; -1.172 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.119      ;
; -1.172 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.119      ;
; -1.172 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.119      ;
; -1.172 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.119      ;
; -1.172 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.119      ;
; -1.160 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|clock_count[23] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.109      ;
; -1.160 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.108      ;
; -1.160 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.108      ;
; -1.160 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.108      ;
; -1.160 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.108      ;
; -1.160 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.108      ;
; -1.160 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.108      ;
; -1.160 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.108      ;
; -1.159 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|clock_count[26] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.108      ;
; -1.152 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|clock_count[28] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.100      ;
; -1.136 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.082      ;
; -1.136 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.082      ;
; -1.132 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.078      ;
; -1.132 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.078      ;
; -1.126 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.073      ;
; -1.126 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.073      ;
; -1.126 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.073      ;
; -1.126 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.073      ;
; -1.121 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|clock_count[30] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.069      ;
; -1.121 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.068      ;
; -1.121 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.068      ;
; -1.120 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.067      ;
; -1.120 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.067      ;
; -1.119 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[27] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.067      ;
; -1.117 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|clock_count[26] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.066      ;
; -1.117 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.064      ;
; -1.117 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.064      ;
; -1.117 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.064      ;
; -1.117 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.064      ;
; -1.117 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.064      ;
; -1.117 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.064      ;
; -1.117 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.064      ;
; -1.115 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 2.252      ;
; -1.110 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|clock_count[28] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.058      ;
; -1.108 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.056      ;
; -1.108 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.056      ;
; -1.095 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|Buffer1[11]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.042      ;
; -1.095 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|Buffer1[10]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.042      ;
; -1.094 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.041      ;
; -1.094 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.041      ;
; -1.094 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.041      ;
; -1.094 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.041      ;
; -1.094 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.041      ;
; -1.094 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.041      ;
; -1.094 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.041      ;
; -1.093 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.039      ;
; -1.093 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.039      ;
; -1.093 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.039      ;
; -1.093 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.039      ;
; -1.093 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.039      ;
; -1.093 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.039      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; ADC_in:inst|latched         ; ADC_in:inst|latched         ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.190 ; ADC_in:inst|BufferCount[2]  ; ADC_in:inst|BufferCheck[2]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.318      ;
; 0.192 ; ADC_in:inst|BufferCount[3]  ; ADC_in:inst|BufferCheck[3]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.320      ;
; 0.192 ; ADC_in:inst|BufferCount[1]  ; ADC_in:inst|BufferCheck[1]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.320      ;
; 0.194 ; ADC_in:inst|BufferCount[0]  ; ADC_in:inst|BufferCheck[0]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.322      ;
; 0.202 ; ADC_in:inst|Buffer1[10]     ; ADC_in:inst|ADC_out[10]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.322      ;
; 0.283 ; ADC_in:inst|Buffer1[9]      ; ADC_in:inst|ADC_out[9]      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.402      ;
; 0.284 ; ADC_in:inst|Buffer1[8]      ; ADC_in:inst|ADC_out[8]      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.403      ;
; 0.304 ; ADC_in:inst|Buffer1[11]     ; ADC_in:inst|ADC_out[11]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.369 ; ADC_in:inst|Buffer1[1]      ; ADC_in:inst|ADC_out[1]      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.488      ;
; 0.389 ; ADC_in:inst|Buffer1[0]      ; ADC_in:inst|ADC_out[0]      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.508      ;
; 0.403 ; ADC_in:inst|BufferCount[3]  ; ADC_in:inst|BufferCount[3]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.531      ;
; 0.445 ; ADC_in:inst|BufferCount[2]  ; ADC_in:inst|BufferCount[2]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.573      ;
; 0.451 ; ADC_in:inst|BufferCount[0]  ; ADC_in:inst|BufferCount[0]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.579      ;
; 0.464 ; ADC_in:inst|Buffer1[7]      ; ADC_in:inst|ADC_out[7]      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.783      ;
; 0.469 ; ADC_in:inst|Buffer1[2]      ; ADC_in:inst|ADC_out[2]      ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.399      ;
; 0.518 ; ADC_in:inst|Buffer1[5]      ; ADC_in:inst|ADC_out[5]      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.837      ;
; 0.556 ; ADC_in:inst|clock_count[31] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.684      ;
; 0.559 ; ADC_in:inst|Buffer1[6]      ; ADC_in:inst|ADC_out[6]      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.878      ;
; 0.568 ; ADC_in:inst|BufferCount[1]  ; ADC_in:inst|BufferCount[1]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.696      ;
; 0.580 ; ADC_in:inst|Buffer1[4]      ; ADC_in:inst|ADC_out[4]      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.899      ;
; 0.581 ; ADC_in:inst|clock_count[28] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.898      ;
; 0.591 ; ADC_in:inst|BufferCount[1]  ; ADC_in:inst|BufferCount[2]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.719      ;
; 0.593 ; ADC_in:inst|clock_count[25] ; ADC_in:inst|clock_count[25] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.713      ;
; 0.601 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|clock_count[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.722      ;
; 0.609 ; ADC_in:inst|clock_count[24] ; ADC_in:inst|clock_count[24] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.729      ;
; 0.609 ; ADC_in:inst|clock_count[30] ; ADC_in:inst|clock_count[30] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.729      ;
; 0.612 ; ADC_in:inst|clock_count[11] ; ADC_in:inst|clock_count[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.733      ;
; 0.612 ; ADC_in:inst|clock_count[29] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.740      ;
; 0.618 ; ADC_in:inst|clock_count[27] ; ADC_in:inst|clock_count[27] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.738      ;
; 0.633 ; ADC_in:inst|clock_count[27] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.950      ;
; 0.639 ; ADC_in:inst|clock_count[30] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.956      ;
; 0.650 ; ADC_in:inst|clock_count[5]  ; ADC_in:inst|clock_count[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.771      ;
; 0.658 ; ADC_in:inst|BufferCount[0]  ; ADC_in:inst|BufferCount[2]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.786      ;
; 0.662 ; ADC_in:inst|BufferCount[2]  ; ADC_in:inst|BufferCount[3]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.790      ;
; 0.664 ; ADC_in:inst|clock_count[22] ; ADC_in:inst|clock_count[22] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.784      ;
; 0.665 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|clock_count[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.786      ;
; 0.668 ; ADC_in:inst|clock_count[15] ; ADC_in:inst|clock_count[15] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.789      ;
; 0.668 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|clock_count[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.789      ;
; 0.669 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|clock_count[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.790      ;
; 0.676 ; ADC_in:inst|clock_count[25] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.993      ;
; 0.678 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|clock_count[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.799      ;
; 0.681 ; ADC_in:inst|Buffer1[3]      ; ADC_in:inst|ADC_out[3]      ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.811      ;
; 0.681 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|clock_count[4]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.802      ;
; 0.686 ; ADC_in:inst|clock_count[14] ; ADC_in:inst|clock_count[14] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.807      ;
; 0.700 ; ADC_in:inst|clock_count[28] ; ADC_in:inst|clock_count[28] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.820      ;
; 0.707 ; ADC_in:inst|clock_count[28] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.024      ;
; 0.708 ; ADC_in:inst|clock_count[21] ; ADC_in:inst|clock_count[21] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.828      ;
; 0.713 ; ADC_in:inst|clock_count[20] ; ADC_in:inst|clock_count[20] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.833      ;
; 0.713 ; ADC_in:inst|BufferCount[1]  ; ADC_in:inst|BufferCount[3]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.841      ;
; 0.714 ; ADC_in:inst|clock_count[24] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.031      ;
; 0.718 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.839      ;
; 0.720 ; ADC_in:inst|BufferCount[0]  ; ADC_in:inst|BufferCount[3]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.848      ;
; 0.721 ; ADC_in:inst|BufferCount[0]  ; ADC_in:inst|BufferCount[1]  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.849      ;
; 0.728 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|clock_count[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.849      ;
; 0.737 ; ADC_in:inst|clock_count[22] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.054      ;
; 0.751 ; ADC_in:inst|clock_count[22] ; ADC_in:inst|clock_count[24] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.871      ;
; 0.759 ; ADC_in:inst|clock_count[27] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.076      ;
; 0.760 ; ADC_in:inst|clock_count[6]  ; ADC_in:inst|clock_count[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.881      ;
; 0.760 ; ADC_in:inst|clock_count[8]  ; ADC_in:inst|clock_count[8]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.881      ;
; 0.768 ; ADC_in:inst|clock_count[26] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.084      ;
; 0.772 ; ADC_in:inst|clock_count[28] ; ADC_in:inst|clock_count[30] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.892      ;
; 0.774 ; ADC_in:inst|clock_count[8]  ; ADC_in:inst|clock_count[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.895      ;
; 0.774 ; ADC_in:inst|clock_count[10] ; ADC_in:inst|clock_count[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.895      ;
; 0.777 ; ADC_in:inst|clock_count[24] ; ADC_in:inst|clock_count[25] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.897      ;
; 0.801 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|clock_count[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.922      ;
; 0.802 ; ADC_in:inst|clock_count[25] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.119      ;
; 0.807 ; ADC_in:inst|clock_count[14] ; ADC_in:inst|clock_count[12] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.927      ;
; 0.807 ; ADC_in:inst|clock_count[14] ; ADC_in:inst|clock_count[13] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.927      ;
; 0.807 ; ADC_in:inst|clock_count[25] ; ADC_in:inst|clock_count[27] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.927      ;
; 0.812 ; ADC_in:inst|clock_count[9]  ; ADC_in:inst|clock_count[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.933      ;
; 0.813 ; ADC_in:inst|clock_count[20] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.130      ;
; 0.814 ; ADC_in:inst|clock_count[1]  ; ADC_in:inst|clock_count[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.935      ;
; 0.814 ; ADC_in:inst|clock_count[21] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.131      ;
; 0.819 ; ADC_in:inst|clock_count[22] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.136      ;
; 0.821 ; ADC_in:inst|clock_count[21] ; ADC_in:inst|clock_count[24] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.941      ;
; 0.824 ; ADC_in:inst|clock_count[4]  ; ADC_in:inst|clock_count[5]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.945      ;
; 0.824 ; ADC_in:inst|clock_count[27] ; ADC_in:inst|clock_count[30] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.944      ;
; 0.824 ; ADC_in:inst|clock_count[22] ; ADC_in:inst|clock_count[25] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.944      ;
; 0.825 ; ADC_in:inst|clock_count[14] ; ADC_in:inst|clock_count[15] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.946      ;
; 0.828 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|clock_count[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.949      ;
; 0.828 ; ADC_in:inst|clock_count[7]  ; ADC_in:inst|clock_count[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.949      ;
; 0.828 ; ADC_in:inst|clock_count[8]  ; ADC_in:inst|clock_count[10] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.949      ;
; 0.829 ; ADC_in:inst|clock_count[21] ; ADC_in:inst|clock_count[22] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.949      ;
; 0.832 ; ADC_in:inst|clock_count[3]  ; ADC_in:inst|clock_count[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.952      ;
; 0.834 ; ADC_in:inst|clock_count[20] ; ADC_in:inst|clock_count[24] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.954      ;
; 0.835 ; ADC_in:inst|clock_count[17] ; ADC_in:inst|clock_count[29] ; CLK          ; CLK         ; 0.000        ; 0.231      ; 1.150      ;
; 0.837 ; ADC_in:inst|clock_count[6]  ; ADC_in:inst|clock_count[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.958      ;
; 0.839 ; ADC_in:inst|clock_count[8]  ; ADC_in:inst|clock_count[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.960      ;
; 0.840 ; ADC_in:inst|clock_count[24] ; ADC_in:inst|clock_count[31] ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.157      ;
; 0.841 ; ADC_in:inst|clock_count[6]  ; ADC_in:inst|clock_count[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.962      ;
; 0.842 ; ADC_in:inst|clock_count[20] ; ADC_in:inst|clock_count[22] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.962      ;
; 0.845 ; ADC_in:inst|clock_count[13] ; ADC_in:inst|clock_count[13] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.965      ;
; 0.845 ; ADC_in:inst|clock_count[24] ; ADC_in:inst|clock_count[27] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.965      ;
; 0.847 ; ADC_in:inst|clock_count[27] ; ADC_in:inst|clock_count[28] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.967      ;
; 0.849 ; ADC_in:inst|clock_count[2]  ; ADC_in:inst|clock_count[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.969      ;
; 0.862 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[2]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.983      ;
; 0.862 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.983      ;
; 0.866 ; ADC_in:inst|clock_count[0]  ; ADC_in:inst|clock_count[3]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.987      ;
; 0.867 ; ADC_in:inst|clock_count[20] ; ADC_in:inst|clock_count[21] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.987      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.877   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -2.877   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -160.649 ; 0.0   ; 0.0      ; 0.0     ; -74.231             ;
;  CLK             ; -160.649 ; 0.000 ; N/A      ; N/A     ; -74.231             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Y[15]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[14]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[13]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[12]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[11]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[10]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RESET                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; USER_BUTTON             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Y[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; Y[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Z[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; Z[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Z[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Z[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Y[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; Y[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Z[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; Z[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Z[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Z[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Y[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Y[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Z[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; Z[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Z[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Z[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3021     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3021     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 278   ; 278  ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; ADC_IN[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RESET       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; USER_BUTTON ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Y[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[4]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[5]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[6]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[7]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[8]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[9]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[10]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[11]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[12]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[13]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[15]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Z[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Z[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Z[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Z[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; ADC_IN[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RESET       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; USER_BUTTON ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Y[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[4]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[5]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[6]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[7]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[8]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[9]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[10]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[11]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[12]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[13]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[15]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Z[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Z[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Z[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Z[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Mon May 07 23:28:15 2018
Info: Command: quartus_sta P1 -c P1
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'P1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.877
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.877            -160.649 CLK 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -70.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.489
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.489            -137.013 CLK 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -70.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.227
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.227             -63.188 CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -74.231 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 705 megabytes
    Info: Processing ended: Mon May 07 23:28:26 2018
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:07


