<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1508964350">
  <File Type="VDS-TIMING-PB" Name="red_pitaya_top_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="red_pitaya_top_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="red_pitaya_top.dcp"/>
  <File Type="RDS-UTIL-PB" Name="red_pitaya_top_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="red_pitaya_top_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="red_pitaya_top_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="red_pitaya_top.vds"/>
  <File Type="PA-TCL" Name="red_pitaya_top.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/system/system.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/classic/axi_master.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/classic/axi_master.v"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/classic/axi_wr_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/classic/axi_wr_fifo.v"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/classic/red_pitaya_ams.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/classic/red_pitaya_ams.v"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/classic/red_pitaya_asg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/classic/red_pitaya_asg.v"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/classic/red_pitaya_asg_ch.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/classic/red_pitaya_asg_ch.v"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/classic/red_pitaya_hk.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/classic/red_pitaya_hk.v"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/classic/red_pitaya_pid.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/classic/red_pitaya_pid.v"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/classic/red_pitaya_pid_block.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/classic/red_pitaya_pid_block.v"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/classic/red_pitaya_scope.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/classic/red_pitaya_scope.v"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/axi4_if.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/interface/axi4_if.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_slave.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/axi4_slave.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/controller.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/gpio_if.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/interface/gpio_if.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/red_pitaya_dfilt1.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/red_pitaya_dfilt1.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/red_pitaya_pll.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/red_pitaya_pll.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/v0.94/rtl/red_pitaya_ps.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/prj/v0.94/rtl/red_pitaya_ps.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/classic/red_pitaya_pwm.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/classic/red_pitaya_pwm.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/sys_bus_if.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/interface/sys_bus_if.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/sys_bus_interconnect.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/sys_bus_interconnect.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/sys_bus_stub.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/sys_bus_stub.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/v0.94/rtl/red_pitaya_top.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_lite_slave.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/axi4_lite_slave.v"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/classic/red_pitaya_id.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/classic/red_pitaya_id.v"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/acq.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/acq.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/evn_pkg.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/evn_pkg.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/asg.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/asg.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/asg_bst.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/asg_bst.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/asg_per.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/asg_per.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_stream_cnt.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/axi4_stream_cnt.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_stream_demux.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/axi4_stream_demux.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_stream_dly.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/axi4_stream_dly.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/axi4_stream_if.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/interface/axi4_stream_if.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_stream_mux.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/axi4_stream_mux.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_stream_pas.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/axi4_stream_pas.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_stream_reg.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/axi4_stream_reg.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/bin_and.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/bin_and.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/clb.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/clb.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/clkdiv.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/clkdiv.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/cts.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/cts.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/debounce.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/debounce.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/gen.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/gen.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/id.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/id.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/la.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/la.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/la_trigger.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/la_trigger.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/lg.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/lg.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/lin_add.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/lin_add.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/lin_mul.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/lin_mul.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/mgmt.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/mgmt.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/muxctl.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/muxctl.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/old_acq.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/old_acq.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/old_asg.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/old_asg.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/old_asg_top.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/old_asg_top.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/old_id.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/old_id.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/old_la_top.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/old_la_top.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/osc.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/osc.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/pdm.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/pdm.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/pid.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/pid.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/pid_block.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/pid_block.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/pwm.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/pwm.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/rle.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/rle.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/scope_dec_avg.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/scope_dec_avg.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/scope_edge.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/scope_edge.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/scope_filter.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/scope_filter.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/str2mm.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/str2mm.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/str_dec.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/str_dec.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/sys_reg_array_o.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/sys_reg_array_o.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/spi_if.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/interface/spi_if.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/axi4_lite_if.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/rtl/interface/axi4_lite_if.sv"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="red_pitaya_top"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/sdc/red_pitaya.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../fpga/sdc/red_pitaya.xdc"/>
        <Attr Name="ImportTime" Val="1501492318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="system_axi_protocol_converter_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_proc_sys_reset_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_xlconstant_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_processing_system7_0"/>
  <BlockFileSet Type="BlockSrcs" Name="system_xadc_0"/>
</GenRun>
