# Compte rendu : TP FPGA AVANCE  

Lien vers sujet FPGA AVANCE : [sujet TP FPGA AVANCE](https://github.com/lfiack/ENSEA_2A_FPGA_Public/blob/main/majeure/3-tp/fpga_adv_tp.md)  

## Introduction  

Durant ces s√©ances de travaux pratiques, nous allons concevoir un SOPC (System On a Programmable Chip).  
Notre syst√®me comportera les diff√©rents blocs de composants suivants :  
<img width="344" height="347" alt="image" src="https://github.com/user-attachments/assets/41b0f7eb-3913-46e6-9715-fca536032a1f" />  

## Tutoriel Nios V  

### Organisation  

Un projet soft-processeur pouvant rapidement devenir complexe, il est n√©cessaire de bien organiser son projet.  
Ainsi, nous adoptons l'organisation suivante : 
- Un dossier principal nomm√© tp_nios_v contenant notre projet et compos√© des sous-dossiers suivants :
	- rtl : contiens les codes VHDL et Verilog
	- synt : le projet Quartus pour la synth√®se
	- sim : les fichiers de simulation Modelsim
	- sopc : la configuration du soft-processeur
	- soft : le code C ex√©cut√© par le soft-processeur  

### Cr√©ation du projet  

1. Dans le dossier ```synt```, nous cr√©eons deux fichiers :
    * ```tp_nios_v.qpf```
    * ```tp_nios_v.qsf```

2. Dans le fichier ```tp_nios_v.qpf```, nous ajoutons les deux lignes suivantes :
```tcl
QUARTUS_VERSION = "24.1"
PROJECT_REVISION = "tp_nios_v"
```

3. Dans le fichier ```tp_nios_v.qsf```, nous ajoutons les lignes suivantes :

```tcl
set_global_assignment -name FAMILY "Cyclone V"
set_global_assignment -name DEVICE 5CSEBA6U23I7
set_global_assignment -name TOP_LEVEL_ENTITY "tp_nios_v"
set_global_assignment -name PROJECT_OUTPUT_DIRECTORY output_files
set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -section_id Top

set_global_assignment -name VHDL_FILE ../rtl/tp_nios_v.vhd
```

4. Dans le dossier ```rtl```, nous cr√©eons le fichier ```tp_nios_v.vhd```

```vhdl
library ieee;
use ieee.std_logic_1164.all;

entity tp_nios_v is
    port (
        i_clk : in std_logic;
        i_rst_n : in std_logic;

        o_led : out std_logic_vector(9 downto 0)
    );
end entity tp_nios_v;

architecture rtl of tp_nios_v is
    
begin
    
end architecture rtl;
```

5. Enfin, nous ajoutons les contraintes directement dans le fichier ```tp_nios_v.qsf``` :

```tcl
set_location_assignment PIN_V11 -to i_clk
set_location_assignment PIN_AH17 -to i_rst_n
set_location_assignment PIN_AG28 -to o_led[0]
set_location_assignment PIN_AE25 -to o_led[1]
set_location_assignment PIN_AG26 -to o_led[2]
set_location_assignment PIN_AG25 -to o_led[3]
set_location_assignment PIN_AG23 -to o_led[4]
set_location_assignment PIN_AH21 -to o_led[5]
set_location_assignment PIN_AF22 -to o_led[6]
set_location_assignment PIN_AG20 -to o_led[7]
set_location_assignment PIN_AG18 -to o_led[8]
set_location_assignment PIN_AG15 -to o_led[9]

set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to i_clk
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to i_rst_n
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to o_led[0]
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to o_led[1]
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to o_led[2]
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to o_led[3]
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to o_led[4]
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to o_led[5]
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to o_led[6]
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to o_led[7]
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to o_led[8]
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to o_led[9]
```

6. Puis nous ouvrons le projet (```tp_nios_v.qpf```) dans Quartus.

### Cr√©ation du SOPC  

1. Nous lan√ßons maintenant ```Platform Designer```

> Tools > Platform Designer

Cet outil va nous permettre de construire notre propre micro-contr√¥leur ! üòÅ

2. Sur Platform Designer, nous cr√©eons alors notre propre syst√®me compos√© : d'un soft-processeur NIOS V, d'une m√©moire ROM, du JTAG UART et de GPIOS. Une fois tous les composants ajout√©s et les diff√©rents signaux connect√©s entre eux, nous obtenons alors la structure globale suivante :

<img width="1064" height="661" alt="image" src="https://github.com/user-attachments/assets/96b83f9c-8d9e-402b-89ee-39df9c965fd4" />  

4. Ensuite, nous g√©n√©rons les adresses.  

> System > Assign Base Addresses

4. Puis, nous configurons le vecteur de reset :

> Nous double-cliquons sur le processeur ```intel_niosv_m_0```
> Dans la section ```Traps, Exceptions and Interrupts```, nous configurons ```Reset Agent``` sur ```on_chip_memory2_0.s1```

![rest_agent](figures/reset_agent.png)

5. Et nous sauvegardons.

6. Pour finir, nous g√©n√©rons le code HDL puis fermons Platform Designer.

> Cliquez sur Generate HDL. Choisissez VHDL au lieu de Verilog. Laisser le reste des param√®tres par d√©fault.

### De retour dans Quartus

1. Nous ajoutons le fichier ```sopc/nios/synthesis/nios.qip``` au projet, comme propos√© par le logiciel.

2. Puis nous ouvrons le fichier ```tp_nios_v.vhd```, avant la d√©claration de l'```entity```, nous ajoutons les deux lignes suivantes :

```vhdl
library nios;
use nios.nios;
```

3. Nous instan√ßons le soft-processeur :

```vhdl
nios0 : entity nios.nios
    port map (
        clk_clk                          => i_clk,
        reset_reset_n                    => i_rst_n,
        pio_0_external_connection_export => o_led
    );
```

> NOTE :  
> Les noms des signaux peuvent √™tre copi√©-coll√©s depuis le fichier ```sopc/nios/nios_inst.vhd```

4. Puis, nous compilons le projet et programmons la carte, comme d'habitude.

>[!IMPORTANT]  
>A ce stade l√†, il nous est impossible de flasher notre carte FPGA car il nous manque certains fichier et une licence.  
>Nous suivons donc le tutoriel suivant afin d'obtenir une licence aupr√®s d'INTEL [tutoriel](https://github.com/lfiack/ENSEA_2A_FPGA_Public/blob/main/majeure/3-tp/get_licence.md).  

### Cr√©ation du projet soft

1. Dans le dossier ```soft```, nous cr√©ons un dossier ```app```

2. Dans ce dossier ```app```, nous cr√©eons un fichier ```main.c```

3. Puis, nous lan√ßons l'outil ```niosv-shell```.

4. √Ä l'aide de la commande ```cd```, nous nous d√©pla√ßons jusqu'√† notre dossier de travail (```tp_nios_v```).

5. Nous cr√©eons la bsp : 

> niosv-bsp -c -t=hal --sopc-info=sopc/nios.sopcinfo soft/bsp/settings.bsp

6. Nous cr√©eons le projet de l'application :

> niosv-app -a=soft/app/ -b=soft/bsp/ -s=soft/app/main.c

7. Enfin, nous lan√ßons l'IDE depuis le terminal ```niosv-shell```:

> RiscFree

8. Une fen√™tre nous demande de choisir un _workspace_. Nous choisissons le dossier ```soft```.

9. Nous importons alors la ```bsp```

> File > Import Nios V CMake project...

10. Et l'```app```

> File > Import Nios V CMake project...

### Hello, world!

1. Nous ouvrons le fichier ```main.c``` et ajoutons le code suivant :

```C
#include <stdio.h>

int main (void)
{
	printf("Hello, world!\n");

	return 0;
}
```

2. Nous compilons le projet

3. Lan√ßons le programme :

> Run > Run 

Choisissons :  

> Ashling RISC-V Hardware Debugging

Puis :  

> app.elf

Dans l'onglet ```Debugger``` :  

> Cliquez sur Auto-detect Scan Chain

Puis, nous choisissons :   

> 5CSEBA6

![debugger](figures/debugger.png)

Enfin, nous cliquons sur ```Run```.

4. Le soft-processeur est maintenant programm√©. Nous d√©connectons le debugger (cf. image ci-dessous)

![stop](figures/stop.png)

5. Dans le terminal, nous nous connectons au soft-processeur 

> juart-terminal

Nous voyons alors bel et bien appara√Ætre le contenu de notre printf !  
<img width="1471" height="143" alt="image" src="https://github.com/user-attachments/assets/d584a7e5-c777-4003-8fa7-f0e83126cfce" />  

### L'in√©vitable chenillard

Notre printf √©tant fonctionnel, nous nous attaquons alors √† l'impl√©mentation d'un chenillard en C dans notre SOPC.  

Voici le code C que nous √©crivons :  

```C
#include <unistd.h>  // usleep
#include "system.h"
#include "altera_avalon_pio_regs.h"

#define NB_LEDS 10
#define DELAY_US 200000  // 200 ms

int main(void)
{
    unsigned int led_value;
    int i;

    while (1)
    {
        /* D√©filement de gauche √† droite */
        for (i = 0; i < NB_LEDS; i++)
        {
            led_value = (1 << i);
            IOWR_ALTERA_AVALON_PIO_DATA(PIO_0_BASE, led_value);
            usleep(DELAY_US);
        }

        /* D√©filement de droite √† gauche */
        for (i = NB_LEDS - 2; i > 0; i--)
        {
            led_value = (1 << i);
            IOWR_ALTERA_AVALON_PIO_DATA(PIO_0_BASE, led_value);
            usleep(DELAY_US);
        }
    }

    return 0;
}
```

Une fois le code compil√© puis runn√©, nous obtenons alors le magnifique r√©sultat suivant :  
![PXL_20260112_150929661 TS](https://github.com/user-attachments/assets/2d724ff2-b589-4237-8b92-580db8ce0cee)  

## Petit projet  

### Le niveau √† bulles 

Dans un premier temps, on commence par modifier le fichier Quartus Platform Designer.  

```C
#include <stdio.h>
#include <stdint.h>
#include <unistd.h>
#include "altera_avalon_i2c.h"
#include "altera_avalon_pio_regs.h"
#include "system.h"

/* ADXL345 */
#define ADXL345_ADDR       0x53
#define REG_DEVID          0x00
#define REG_POWER_CTL      0x2D
#define REG_DATAX0         0x32

/* LED */
#define LED_COUNT          10
#define LED_CENTER         4   // LED centrale (0 √† 9)

/* Prototypes */
void adxl345_init(ALT_AVALON_I2C_DEV_t *i2c);
void adxl345_read_xyz(ALT_AVALON_I2C_DEV_t *i2c, int16_t *x, int16_t *y, int16_t *z);
uint16_t angle_to_leds(int16_t x);

/* ---------------- MAIN ---------------- */
int main(void)
{
    ALT_AVALON_I2C_DEV_t *i2c_dev;
    int16_t x, y, z;
    uint16_t led_value;

    printf("Initialisation I2C...\n");

    i2c_dev = alt_avalon_i2c_open("/dev/i2c_0");
    if (!i2c_dev) {
        printf("Erreur ouverture I2C\n");
        return -1;
    }

    alt_avalon_i2c_master_target_set(i2c_dev, ADXL345_ADDR);

    adxl345_init(i2c_dev);

    printf("ADXL345 pr√™t\n");

    while (1) {
        adxl345_read_xyz(i2c_dev, &x, &y, &z);

        led_value = angle_to_leds(x);

        IOWR_ALTERA_AVALON_PIO_DATA(PIO_0_BASE, led_value);

        usleep(50000); // 50 ms
    }
}

/* ------------ ADXL345 INIT ------------ */
void adxl345_init(ALT_AVALON_I2C_DEV_t *i2c)
{
    uint8_t tx[2];
    uint8_t rx;

    /* V√©rification DEVID */
    tx[0] = REG_DEVID;
    alt_avalon_i2c_master_tx_rx(i2c, tx, 1, &rx, 1, ALT_AVALON_I2C_NO_INTERRUPTS);

    if (rx != 0xE5) {
        printf("ADXL345 non d√©tect√© (DEVID=0x%02X)\n", rx);
    }

    /* POWER_CTL -> Measure = 1 */
    tx[0] = REG_POWER_CTL;
    tx[1] = 0x08;
    alt_avalon_i2c_master_tx(i2c, tx, 2, ALT_AVALON_I2C_NO_INTERRUPTS);
}

/* ----------- READ XYZ ----------- */
void adxl345_read_xyz(ALT_AVALON_I2C_DEV_t *i2c, int16_t *x, int16_t *y, int16_t *z)
{
    uint8_t tx = REG_DATAX0;
    uint8_t rx[6];

    alt_avalon_i2c_master_tx_rx(
        i2c,
        &tx,
        1,
        rx,
        6,
        ALT_AVALON_I2C_NO_INTERRUPTS
    );

    *x = (int16_t)((rx[1] << 8) | rx[0]);
    *y = (int16_t)((rx[3] << 8) | rx[2]);
    *z = (int16_t)((rx[5] << 8) | rx[4]);
}

/* -------- ANGLE ‚Üí LED -------- */
uint16_t angle_to_leds(int16_t x)
{
    int led;
    uint16_t value = 0;

    /* x ‚âà ¬±256 ‚âà ¬±1g (mode ¬±2g) */
    if (x > 300) x = 300;
    if (x < -300) x = -300;

    led = LED_CENTER + (x * LED_CENTER) / 300;

    if (led < 0) led = 0;
    if (led >= LED_COUNT) led = LED_COUNT - 1;

    value = (1 << led);

    return value;
}
```

