2 
寸所以這張皮革看起來就像是沒有意義的圖像。現代的加解密系統利用複雜的演算法是建立在難以
在短暫時間內解題的數理問題之上]。 
一般而言，一個加解密系統包含三種角色於傳輸的過程之中：傳送者(sender)，接收者(receiver)
與侵入者(intruder)，如圖一所示。在傳送端，傳送者將明文M利用加密器 E與鑰匙 k1加密為密文 C 
= E(M, k1)。然後，傳送者將密文 C透過公眾網路傳送到接收端，當接收者收到密文 C後則利用解碼
器 D與鑰匙 k2解密還原為明文M=(D, k2)。而侵入者，雖然可以透過監聽公眾網路上的訊息得知密文
C的內容，但因為入侵者並不知道解密所需要的鑰匙 k2來窺探明文M的內文。因此，如何保護解密
所需的鑰匙在維持資料傳輸上的安全性亦是非常重要的。 
 
圖一、加解密系統架構 
在加解密方法的分類上，如果 k1及 k2使用相同的鑰匙則稱為對稱性鑰匙的加解密方法。反之，
若使用不同的鑰匙分別用於加密及解密上則稱之為非對稱性加解密演算法。在加解密的執行效率
上，對稱性的加解密演算法通常運算較為簡單且迅速，因此，非常適用於大量資料的加解密的使用，
但是因為其演算架構大多為簡單的資料對調、取代及位移等運算，較容易遭受入侵者攻擊猜測。另
一方面，非對稱性加解密演算法，則是利用複雜的數學運算，如 1024位元長度的加減乘除運算，相
對而言，比較難以遭受入侵者攻擊破解，但是其複雜的運算使得不適用於大量資料的處理。所以，
目前大部分的架構則是利用複雜的非對稱性加密演算對於對稱性演算法上所要的雙方鑰匙進行加密
並傳輸到接收者及傳送者兩端，再利用這些鑰匙以對稱性加密演算法來對傳送的大量資料進行加密
保護，為了防止對稱性演算遭受入侵者攻擊而得知鑰匙，在一段時間之後，必須重新交換一把對稱
性演算法的鑰匙來加強對資料的保護。 
我們針對目前最為廣泛應用的對稱性及非對稱性的加解密演算法，研究其運算的結構並設計出
其相對應的可重組式計算架構。其中，對稱性加密演算法是以 AES(Advanced Encryption Standard)[1]
與 DES(Data Encryption Standard)[2]為研究對象，而非對稱性演算法則是以 RSA[3]為對象。如圖
二所示，編碼鑰匙(Key)與明文(Plaintext)為 AES 加密時所需要的輸入，鑰匙經過延展而成為每一
個加密步驟執行執行時所需要的 Round Key，而加密過程則分別執行 AddRoundKey，以及每個 Round
中各分別包含了 ShiftRows, SubBytes, MixColumn及 AddRoundKey等步驟。而以上這些步驟則主要
由不同組合的 Shift，XOR與查表(Table lookup)等運算所組成。如圖三所示，在鑰匙排程部分，輸
入的鑰匙經過位元對調(Permute)與左循環移位(Left circular shift)產生每一個 Round 所需要的
鑰匙(RoundKey)，而在資料加密步驟中，則是利用 XOR及字組對調的運算來完成加密動作。 
Public Channel 
 
Decryptor D 
 
Encryptor E 
ciphertext C 
Intruder 
Sender Receiver 
k2 k1 
plaintext M plaintext M 
4 
下： 
l Encryption : C = Pe mod n. 
l Decryption :P = Cd mod n. 
 
圖四、RSA加解密運算架構圖 
傳統的 FPGA架構[4-5]以數萬個單一位元的基本運算單元 CLB（Configurable Logic Block）所排
列組成，在其所形成的龐大的二維結構上利用複雜的連結網路交互連結為可重組式計算架構。此架
構中，每個 CLB間透過交金屬連線與交換電路來形成更大單元的運算基礎，如：加、減、乘、除等
數學運算。因為，每個 CLB 皆可執行位元運算，FPGA擁有執行各種形形色色的運算的能力。相對
地，其繞線通路耗費了晶片上大量的資源與耗能。目前，產業界多用 FPGA於開發新型產品的設計原
型。而其資料傳輸的繞線面積與重組時間的耗時長，則使得 FPGA在量產品的使用上成為最大的阻力。 
新一代的可重組式計算架構，寄望於突破以上的限制來使得高效能且多變化的需求及早實現。
針對通用性質且高效能的分散式運算概念，有許多高效能的可重組式架構被提出來，如:GARP[6], 
PRISC[7], Raw[8], PipeRench[9]等。由於，這些可重組式架構中經常搭配一個通用處理器(General 
Purpose CPU)。因此，透過編譯技術將適合於硬體加速的程式片段從原始程式執行流程中獨立分割為
多個獨立的運算程序並將這些運算程序分配予可重組式運算電路加速執行這些片段之執行效率。相
對地，為了配合這些高效率運算單元的龐大資料需求其記憶體配置與管理亦成為提昇效率的重要關
鍵。可重組式架構透過高效率的運算單元來加速程式的執行，有效地節省能源對於 SoC 的應用上佔
有舉足輕重的角色。傳統的晶片設計與系統單晶片設計，必須整合獨立的加/解密加速電路。然而，
當使用者耗費大部分的時間在系統上處理非機密的事務時，這樣的獨立電路卻必須閒置而造成不必
要的資源浪費。本計畫利用可重組式邏輯電路在系統產品進行資料傳送等高度安全考量的工作上，
提供快速的加/解密運算有助於提供高速的雙向溝通機制。而當使用者利用相同產品享受其他附加的
娛樂功能的同時，亦可以相同的概念將此可重組式邏輯電路變更為其他運算的加速電路來達到多方
面的效能提升。 
3.研究方法 
我們提出的可重組式計算的架構適當地提高運算單元的運算資料位元數，減少繞線佔晶片面積
的比例並縮短重組時間，提高可重組式架構應用於系統單晶片的可行性。我們將運算單元的資料位
元數，由 CLB的單一位元提高八位元或三十二位元運算能力的處理單元(Processing Elelemt)，並定義
所需的運算功能，如：加法、位元互換…等運算。經過運算能力的提升，原本在 CLB間為了執行相
同的運算所產生的區域資料網路，被轉換成為運算單元的內部網路。相對地，因為資料流網路用於
傳遞運算單元間的資料，大量減少的繞線的需求。同時，在單一運算單元中，多個位元的運算僅共
用相同的重組設定，而非個別位元運算使用獨立的重組設定。在此情況下，不僅減少了可重組式邏
1 
1 
P 
(＊) 
e0 e1 
(＊) 
P2mod n P4mod n 
e2 
(＊) 
… 
ei 
(＊) (＊) 
(＊) 
(＊) 
(＊) 
en … 
… 
(＊) 
P2^n-2mod n 
6 
 
圖六、應用於加解密應用之可重組式計算架構 
 
本計畫基於目前電子產品的設計多樣化以及越來越短的產品生命週期，設計可重組式運算架構，
可以應用於開發單一晶片卻多用途的 SoC 產品，其優勢在於快速的新產品開發流程且在使用相同的
晶片而利用不同的組態設定達到彈性功能的需求。這項設計不僅是在於功能上的變化，更可以利用
動態的調校進而配合需求提供適當的執行效能來達到提升能源效率的目的。透過軟硬體協同開發的
設計流程，我們可以獲得高效率的運算單元並同時減短研發時程。為了更進一步地提升可重組式運
算架構在執行加解密運算的效能，我們特化部分 PE已提供更適切的運算處理模式。最後，達到減少
運算時間與使用硬體空間的乘積量為我們具體的成果。 
4. 研究成果與討論 
在第一年的計畫執行過程中，我們首先針對加解密演算法進行運算結構的統計與分析。根據加
解密運算的特性提出可重組式架構，使用 Verilog硬體描述語言將實際的電路予以實作並配合台積電
公司的 0.35um半導體製程與 Synopsys公司的電路合成軟體將本架構轉換為Cell-Based設計進一步分
析評估其運作效能與可行性。另一方面，為了檢視我們所提出的架構相較於現今客製化設計流程所
設計完成的產品間的執行效能與晶片空間上的優劣之處。我們仿造現有的加解密電路設計出在相同
的電路並在相同的製程技術下評比。以晶片面積與執行時間的乘積為比較標準之下，我們的可重組
架構只需客製化流程所設計出的產品百分之七十八的硬體成本便可以達到相同的執行效能。最後，
我們將此研究成果彙整分析後投稿於國際學術會議 ACM Symposium on Information, Computer and 
Communications Security (ASIACCS’06)，並於當次會議期間發表本論文研究成果[13]。 
在第二年的計畫執行過程中，我們針對如何透過有系統的方式設計並選用可重組式運算處理單
元(Reconfigurable Processing Element, PE)來探討如何有效的設計可重組式架構。如圖七所示，我們利
用 JPEG 的演算法進行分析，針對其運算的特性我們設計一個運算單元功能選擇演算法 (PE 
Selections），在二維的 PE配置架構下選擇最有效率的運算單元配置與相互間溝通的流程。 
 
  
P.E. 
…
.. 
PCU-1 
CU 
MU 
Context  
decoder 
P.E 
input buffer 
Context   
memory 
Ctrl 
CMD 
128 
Output 
P.E. 
P.E. 
P.E. 
 
128 
 
DES 
M 
U 
X PCU-2 
8 
式計算在設計方面的可行性。最後並以此研究成果發表於國際性學術會議之中。在第三年的計畫執
行時間，我們對於多媒體的資訊運用的影像處理上，因其大資料量且重複性的運算特性，相當適合
可重組式運算架構的應用。我們針對其運算的行為模式與執行的瓶頸設計出一個多資料流向的處理
結構，不僅可以有效地降低硬體資源的使用需求，並且可以有效的維持執行的效率。根據以上的研
究成果，我們將其彙整並發表於國際性學術會議之中。並被評選為最佳論文之一。 
本計畫針對消費性電子產品的應用提出可重組式計算之架構，執行該應用對於加速產品的研發
速度、提高產品多樣性、降低研發成本與提升產業競爭力具有積極的幫助。可重組式計算可以針對
相同類型的應用提供單一的系統單晶片，廠商可以透過軟/硬體整合的環境，快速地特化新型產品而
避免重新研發專用硬體電路的曠日廢時。不僅可以加速新產品所需的研發時程，同時亦可針對不同
的客戶客製化其個性化的商品。此外，廠商對於開發新產品必須承受產品失敗的風險，而這些風險
無形的也成為業界最大的負擔，所有失敗的產品無形的都成為其他產品的成本負擔。透過可重組式
計算的架構，廠商無須針對新產品開發新的 SoC 晶片，可以將可重組式架構透過軟體的修改其重組
設定，而產生新型產品。這些快速且低成本的 SoC解決方案，可以大幅提昇產業的競爭力。 
最後，運用過去三年的研究成果，我們可以結合成為目前最適用於具安全考量的多媒體運算架
構。除了在傳輸個人化的隱私資料外，更可以透過影像處理的重組電路與加解密運算的重組機制，
我們可以延伸出具有安全與版權機制的多媒體平台。在處理有版權授權的影片時，必須配合快速有
效率的多媒體解碼與利用加解密的運算將沒有意義的編碼後影像轉換回真實影像的呈現。可以有效
的保護智慧財產的重要內容，這亦是本計畫能夠提供的重要貢獻之一。 
參考資料 
[1] Joan Daemen, Vincent Rijmen , Document Version 2"AES Proposal: Rijndael", Mar, 9, 
1999.Federal Information Processing Standards Publication 197 "Specification for the 
ADVANCED ENCRYPTION STANDARD (AES)" November 26, 2001 
[2] Federal information processing standard publication, "DATA ENCRYPTION STANDARD 
(DES)" October, 25, 1999. 
[3] R. L. Rivest, A. Shamir, and L. Adleman, "A method for obtaining digital signatures and 
public-key cryptosystems," Commun. ACM, vol. 21, no. 2, pp. 120-126, Feb. 1978. 
[4] M. Platzner, “Reconfigurable accelerators for combinatorial problems,” IEEE Computer, Vol. 33, 
No. 4, pp. 58-60, 2001. 
[5] M. McLoone and J. McCanny, “High performance single-chip FPGA Rijndael algorithm 
implementations,” in Proc. CHES, 2001, pp. 68–80. 
[6] J. Hauser, and J. Wawrzynek, “Garp: A MIPS Processor with a Reconfigurable Coprocessor,” 
Proc. IEEE Symp. Field-Programmable Custom Computing Machines, 1997. 
[7] Andr’e DeHon: Reconfigurable Architectures for General-Purpose Computing, A.I. Technical 
Report No. 1586, Massachusetts Institute of Technology. 1996 
[8] M. B. Taylor, “The Raw Processor: A Scalable 32 bit Fabric for General Purpose and Embedded 
Computing,” Proceedings of 13th Hotchips Workshop, August 21, 2001  
[9] S. C. Goldstein, et. al., “PipeRench: A Reconfigurable Architecture and Compiler,” IEEE 
出席國際學術會議報告 
 
 
 
報告內容應包括下列各項： 
 
一、 參加會議經過 
    此次參加的會議由上海交通大學主辦， IEEE Computer Society 
Technical Committee on Scalable Computing (TCSC) 協辦，於 12月 17日至 20
日在中國上海市的齊魯萬怡飯店舉行。此次主要會議的論文投稿數有 233
篇，最後發表的有 70篇。除此之外，EUC 2008 Workshop 也同時進行了 10個
Workshops的發表與討論。會議有來自 22個國家的研究人員參與，這些國家
分別是美、加、英、法、德、義、波蘭、挪威、希臘、巴西、紐西蘭、澳
洲、印度、馬來西亞、泰國、日本、韓國、香港、新加坡、台灣、伊朗、
大陸的學術論文。在台灣方面，台大、成大、清大、中正、逢甲等校皆有
論文發表，其中擔任上屆大會主席的台大郭大維教授指導的學生論文獲得
了 Best Paper Award。 
 
此次會議的 Keynote Speeches為 
1. The Challenges and Opportunities in Transparent Computing 
Speaker: Prof. Zhang Yaoxue (Department of Higher Education, Ministry of 
Education, China) 
2. Research issues and Challenges to Advance System Software for Multicore 
Processors and Data-intensive Applications 
報告人姓名  
鍾崇斌 
 
服務機構 
及職稱 國立交通大學資訊工程系教授 
     時間 
會議 
     地點 
2008年 12月 17 - 20日 
上海，中國 
本會核定 
補助文號 
NSC 待查 
會議 
名稱 
 (中文) 第五屆嵌入式與無所不在的計算 2008年國際會議 
 (英文) 2008 IEEE/IFIP The 5th International Conference on Embedded and 
Ubiquitous Computing (EUC 2008)  
發表 
論文 
題目 
  
附件一 
4. The 2nd IEEE/IFIP International Workshop on Ubiquitous Underwater Sensor 
Network (UUWSN’08) 
5. The IEEE/IFIP International Workshop on Ubiquitous Wireless Multihop 
Networking (UWMN’08) 
6. The 4th IEEE/IFIP International Symposium on Network Centric Ubiquitous 
Systems (NCUS’08) 
7. The 3rd IEEE/IFIP International Workshop on Trustworthiness, Reliability and 
services in Ubiquitous and Sensor neTworks (TRUST’08) 
8. The 2008 IEEE/IFIP International Symposium on Trust, Security and Privacy for 
Pervasive Applications (TSP’08) 
9. The 2008 IEEE/IFIP International Symposium on Trust, Security and Privacy for 
Pervasive Applications (TSP’08) 
10. The 2008 IEEE/IFIP International Symposium on Trust, Security and Privacy for 
Pervasive Applications (TSP’08) 
 
四天的會議期間，大會共分三個場地做論文之發表，每個場次約為 100
分鐘。 
 
二、 與會心得     
本次會議之議題稍嫌過多，即使是同一場次，各篇論文之內容仍偶有
相當之差異。每一場次各佔 100分鐘，約發表 4篇論文。在稍嫌多元之情
境下，會場的討論不是很熱絡，是為不足之處。每一場次安排的時間恰當，
休息時間亦可讓與會人員做充份的溝通。這次的經驗，可看出大陸若干城
市已有承辦國際重要會議之實力，而且對許多國際人士而言，具有很高的
與會吸引力。此會議在上海舉行，與主辦單位及大陸地區與會者語言交流
相當方便，建立許多良好關係。另外參與此會的外籍人士眾多，也因此認
識了不少人。 
 
三、 考察參觀活動(無是項活動者省略) 
     無。 
 
四、 建議 
 
攜回資料名稱及內容 
1. PROCEEDINGS OF The 5th International Conference on Embedded and 
Ubiquitous Computing, EUC 2008, Volume 1, Shanghai, China, December 17-20, 
2008, IEEE Computer Society. 
 
報告人姓名
鍾崇斌
服務機構
及職稱 國立交通大學資訊工程系教授
時間
會議
地點
2008 年 12 月 17 - 20 日
上海，中國
本會核定
補助文號
NSC 待查
會議
名稱
(中文) 第五屆嵌入式與無所不在的計算 2008 年國際會議
(英文) 2008 IEEE/IFIP The 5th International Conference on Embedded and
Ubiquitous Computing (EUC 2008)
發表
論文
題目
報告內容應包括下列各項：
一、 參加會議經過
此次參加的會議由上海交通大學主辦， IEEE Computer Society
Technical Committee on Scalable Computing (TCSC) 協辦，於 12 月 17 日至 20
日在中國上海市的齊魯萬怡飯店舉行。此次主要會議的論文投稿數有 233
篇，最後發表的有 70 篇。除此之外，EUC 2008 Workshop 也同時進行了 10 個
Workshops 的發表與討論。會議有來自 22 個國家的研究人員參與，這些國家
分別是美、加、英、法、德、義、波蘭、挪威、希臘、巴西、紐西蘭、澳
洲、印度、馬來西亞、泰國、日本、韓國、香港、新加坡、台灣、伊朗、
大陸的學術論文。在台灣方面，台大、成大、清大、中正、逢甲等校皆有
論文發表，其中擔任上屆大會主席的台大郭大維教授指導的學生論文獲得
了 Best Paper Award。
此次會議的 Keynote Speeches 為
1. The Challenges and Opportunities in Transparent Computing
Speaker: Prof. Zhang Yaoxue (Department of Higher Education, Ministry of
Education, China)
2. Research issues and Challenges to Advance System Software for Multicore
Processors and Data-intensive Applications
Speaker: Prof. Xiaodong Zhang (Department of Computer Science and
Engineering The Ohio State University)
3. Research Challenges in Distributed Cyber-Physical Systems
