TimeQuest Timing Analyzer report for UART_5
Fri May 26 18:11:17 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; UART_5                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 208.16 MHz ; 208.16 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -3.804 ; -296.046      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.941 ; -196.345              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                ;
+--------+----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.804 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.842      ;
; -3.762 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.781      ;
; -3.761 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.780      ;
; -3.760 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.779      ;
; -3.759 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.778      ;
; -3.758 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.777      ;
; -3.757 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.776      ;
; -3.750 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.769      ;
; -3.747 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.787      ;
; -3.745 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.785      ;
; -3.743 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.783      ;
; -3.741 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.779      ;
; -3.741 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.781      ;
; -3.734 ; RX:UART_RX_instance|clkCount[8]  ; RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.774      ;
; -3.732 ; RX:UART_RX_instance|clkCount[8]  ; RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.772      ;
; -3.687 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 4.707      ;
; -3.686 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 4.706      ;
; -3.685 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 4.705      ;
; -3.684 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 4.704      ;
; -3.683 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 4.703      ;
; -3.682 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 4.702      ;
; -3.678 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|state.s_dataBits ; CLK          ; CLK         ; 1.000        ; 0.002      ; 4.720      ;
; -3.675 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 4.695      ;
; -3.674 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|state.s_stopBit  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 4.716      ;
; -3.624 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 4.644      ;
; -3.623 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 4.643      ;
; -3.622 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 4.642      ;
; -3.621 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 4.641      ;
; -3.620 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 4.640      ;
; -3.619 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|dataIndex[2]     ; CLK          ; CLK         ; 1.000        ; 0.002      ; 4.661      ;
; -3.619 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 4.639      ;
; -3.612 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 4.632      ;
; -3.606 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.646      ;
; -3.604 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.644      ;
; -3.600 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|TX_ACTIVE        ; CLK          ; CLK         ; 1.000        ; 0.003      ; 4.643      ;
; -3.596 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.633      ;
; -3.583 ; RX:UART_RX_instance|clkCount[6]  ; RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.624      ;
; -3.581 ; RX:UART_RX_instance|clkCount[6]  ; RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.622      ;
; -3.557 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.598      ;
; -3.555 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.596      ;
; -3.553 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.572      ;
; -3.552 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.571      ;
; -3.551 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.570      ;
; -3.550 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.569      ;
; -3.549 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.568      ;
; -3.549 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.586      ;
; -3.548 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.567      ;
; -3.547 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.588      ;
; -3.545 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.586      ;
; -3.541 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.560      ;
; -3.529 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|state.s_idle     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.567      ;
; -3.523 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.563      ;
; -3.523 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.563      ;
; -3.523 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.563      ;
; -3.523 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.563      ;
; -3.523 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.563      ;
; -3.523 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.563      ;
; -3.523 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.563      ;
; -3.523 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.563      ;
; -3.523 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.563      ;
; -3.523 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.563      ;
; -3.523 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.563      ;
; -3.523 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.563      ;
; -3.523 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.563      ;
; -3.510 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|clkCount[10]     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.551      ;
; -3.498 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.536      ;
; -3.466 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|state.s_idle     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.504      ;
; -3.460 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|clkCount[5]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.499      ;
; -3.459 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|clkCount[3]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.498      ;
; -3.453 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|clkCount[10]     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.494      ;
; -3.452 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|clkCount[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.491      ;
; -3.448 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|clkCount[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.487      ;
; -3.446 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|state.s_dataBits ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.483      ;
; -3.446 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.483      ;
; -3.442 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|state.s_dataBits ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.479      ;
; -3.439 ; RX:UART_RX_instance|clkCount[8]  ; RX:UART_RX_instance|clkCount[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.478      ;
; -3.438 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.475      ;
; -3.436 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|clkCount[12]     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.477      ;
; -3.435 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.454      ;
; -3.434 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.453      ;
; -3.433 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.452      ;
; -3.433 ; RX:UART_RX_instance|clkCount[8]  ; RX:UART_RX_instance|state.s_dataBits ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.470      ;
; -3.432 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.451      ;
; -3.431 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.450      ;
; -3.430 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|clkCount[7]      ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.471      ;
; -3.430 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.449      ;
; -3.423 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.442      ;
; -3.418 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; 0.002      ; 4.460      ;
; -3.413 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|clkCount[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.453      ;
; -3.413 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|clkCount[5]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.452      ;
; -3.412 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|clkCount[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.452      ;
; -3.412 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|clkCount[3]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.451      ;
; -3.398 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.439      ;
; -3.397 ; RX:UART_RX_instance|clkCount[7]  ; RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.437      ;
; -3.396 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.437      ;
; -3.395 ; RX:UART_RX_instance|clkCount[7]  ; RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.435      ;
; -3.393 ; RX:UART_RX_instance|clkCount[7]  ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.430      ;
; -3.390 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 1.000        ; 0.002      ; 4.432      ;
; -3.381 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 4.401      ;
; -3.380 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 1.000        ; -0.020     ; 4.400      ;
+--------+----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; TX:UART_TX_instance|TX_ACTIVE        ; TX:UART_TX_instance|TX_ACTIVE        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; TX:UART_TX_instance|state.s_startBit ; TX:UART_TX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; TX:UART_TX_instance|state.s_dataBits ; TX:UART_TX_instance|state.s_dataBits ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; TX:UART_TX_instance|dataIndex[0]     ; TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; TX:UART_TX_instance|dataIndex[1]     ; TX:UART_TX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; TX:UART_TX_instance|state.s_stopBit  ; TX:UART_TX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|dataIndex[0]     ; RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|dataIndex[1]     ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|dataIndex[2]     ; RX:UART_RX_instance|dataIndex[2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|state.s_stopBit  ; RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|state.s_idle     ; RX:UART_RX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|state.s_startBit ; RX:UART_RX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|data[0]          ; RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|data[1]          ; RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|data[2]          ; RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|data[3]          ; RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|data[4]          ; RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|data[5]          ; RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|data[6]          ; RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; RX:UART_RX_instance|data[7]          ; RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.739 ; data_TX[0]                           ; TX:UART_TX_instance|data[0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
; 0.742 ; data_TX[3]                           ; TX:UART_TX_instance|data[3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.048      ;
; 0.900 ; data_TX[1]                           ; TX:UART_TX_instance|data[1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.206      ;
; 0.900 ; data_TX[2]                           ; TX:UART_TX_instance|data[2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.206      ;
; 0.901 ; data_TX[7]                           ; TX:UART_TX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.207      ;
; 1.037 ; data_TX[4]                           ; TX:UART_TX_instance|data[4]          ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.344      ;
; 1.053 ; data_TX[6]                           ; TX:UART_TX_instance|data[6]          ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.360      ;
; 1.086 ; mem~33                               ; LEDS[28]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.392      ;
; 1.087 ; mem~33                               ; LEDS[4]~reg0                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.393      ;
; 1.087 ; mem~43                               ; LEDS[14]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.393      ;
; 1.087 ; mem~37                               ; LEDS[16]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.393      ;
; 1.087 ; mem~43                               ; LEDS[22]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.393      ;
; 1.088 ; mem~37                               ; LEDS[0]~reg0                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.394      ;
; 1.088 ; mem~43                               ; LEDS[6]~reg0                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.394      ;
; 1.088 ; mem~37                               ; LEDS[8]~reg0                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.394      ;
; 1.088 ; mem~33                               ; LEDS[12]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.394      ;
; 1.088 ; mem~37                               ; LEDS[24]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.394      ;
; 1.088 ; mem~43                               ; LEDS[30]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.394      ;
; 1.089 ; mem~33                               ; LEDS[20]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.395      ;
; 1.167 ; TX:UART_TX_instance|clkCount[0]      ; TX:UART_TX_instance|clkCount[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.473      ;
; 1.184 ; TX:UART_TX_instance|clkCount[1]      ; TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.186 ; TX:UART_TX_instance|clkCount[2]      ; TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; TX:UART_TX_instance|clkCount[4]      ; TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; TX:UART_TX_instance|clkCount[9]      ; TX:UART_TX_instance|clkCount[9]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.492      ;
; 1.187 ; TX:UART_TX_instance|clkCount[7]      ; TX:UART_TX_instance|clkCount[7]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.493      ;
; 1.193 ; data_TX[5]                           ; TX:UART_TX_instance|data[5]          ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.500      ;
; 1.195 ; TX:UART_TX_instance|clkCount[11]     ; TX:UART_TX_instance|clkCount[11]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.501      ;
; 1.224 ; TX:UART_TX_instance|clkCount[8]      ; TX:UART_TX_instance|clkCount[8]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.530      ;
; 1.229 ; TX:UART_TX_instance|clkCount[10]     ; TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; TX:UART_TX_instance|clkCount[5]      ; TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; TX:UART_TX_instance|clkCount[3]      ; TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.536      ;
; 1.234 ; TX:UART_TX_instance|clkCount[12]     ; TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; TX:UART_TX_instance|clkCount[6]      ; TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.541      ;
; 1.259 ; TX:UART_TX_instance|state.s_stopBit  ; TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.565      ;
; 1.259 ; TX:UART_TX_instance|state.s_dataBits ; TX:UART_TX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.565      ;
; 1.260 ; TX:UART_TX_instance|state.s_dataBits ; TX:UART_TX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.566      ;
; 1.326 ; mem~24                               ; LEDS[3]~reg0                         ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.633      ;
; 1.327 ; mem~24                               ; LEDS[19]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.634      ;
; 1.327 ; mem~24                               ; LEDS[27]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.634      ;
; 1.329 ; mem~24                               ; LEDS[11]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.636      ;
; 1.366 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[0]      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.670      ;
; 1.366 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.670      ;
; 1.366 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.670      ;
; 1.366 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.670      ;
; 1.366 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.670      ;
; 1.366 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.670      ;
; 1.366 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[7]      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.670      ;
; 1.366 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[8]      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.670      ;
; 1.366 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[9]      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.670      ;
; 1.366 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[11]     ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.670      ;
; 1.366 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.670      ;
; 1.366 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.670      ;
; 1.366 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.670      ;
; 1.368 ; TX:UART_TX_instance|dataIndex[0]     ; TX:UART_TX_instance|dataIndex[2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.674      ;
; 1.376 ; RX:UART_RX_instance|dataIndex[2]     ; RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.682      ;
; 1.384 ; RX:UART_RX_instance|dataIndex[2]     ; RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.690      ;
; 1.393 ; mem~39                               ; LEDS[18]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.700      ;
; 1.395 ; mem~44                               ; LEDS[23]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.702      ;
; 1.397 ; mem~39                               ; LEDS[2]~reg0                         ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.704      ;
; 1.397 ; mem~39                               ; LEDS[10]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.704      ;
; 1.398 ; mem~44                               ; LEDS[7]~reg0                         ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.705      ;
; 1.398 ; mem~44                               ; LEDS[31]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.705      ;
; 1.399 ; mem~44                               ; LEDS[15]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.706      ;
; 1.412 ; mem~26                               ; LEDS[13]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.719      ;
; 1.413 ; mem~26                               ; LEDS[5]~reg0                         ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.720      ;
; 1.441 ; RX:UART_RX_instance|data[4]          ; mem~17                               ; CLK          ; CLK         ; 0.000        ; 0.018      ; 1.765      ;
; 1.479 ; TX:UART_TX_instance|state.s_stopBit  ; TX:UART_TX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.785      ;
; 1.488 ; TX:UART_TX_instance|state.s_startBit ; TX:UART_TX_instance|TX_ACTIVE        ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.795      ;
; 1.489 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.795      ;
; 1.504 ; RX:UART_RX_instance|state.s_dataBits ; RX:UART_RX_instance|dataIndex[2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.810      ;
; 1.506 ; RX:UART_RX_instance|state.s_stopBit  ; RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.812      ;
; 1.507 ; RX:UART_RX_instance|state.s_stopBit  ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.813      ;
; 1.522 ; RX:UART_RX_instance|state.s_dataBits ; RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.828      ;
; 1.523 ; dataValid_TX                         ; TX:UART_TX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.828      ;
; 1.527 ; dataValid_TX                         ; TX:UART_TX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.832      ;
; 1.530 ; RX:UART_RX_instance|state.s_idle     ; RX:UART_RX_instance|clkCount[0]      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.838      ;
; 1.531 ; RX:UART_RX_instance|state.s_idle     ; RX:UART_RX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.839      ;
; 1.531 ; RX:UART_RX_instance|state.s_idle     ; RX:UART_RX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.839      ;
; 1.546 ; RX:UART_RX_instance|data[4]          ; mem~33                               ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.856      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; CLK   ; Rise       ; CLK                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[0]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[0]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[10]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[10]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[11]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[11]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[12]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[12]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[13]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[13]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[14]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[14]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[15]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[15]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[16]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[16]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[17]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[17]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[18]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[18]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[19]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[19]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[1]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[1]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[20]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[20]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[21]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[21]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[22]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[22]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[23]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[23]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[24]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[24]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[25]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[25]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[26]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[26]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[27]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[27]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[28]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[28]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[29]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[29]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[2]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[2]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[30]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[30]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[31]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[31]~reg0                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[3]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[3]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[4]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[4]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[5]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[5]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[6]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[6]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[7]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[7]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[8]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[8]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[9]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[9]~reg0                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[1]      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN       ; CLK        ; 6.735 ; 6.735 ; Rise       ; CLK             ;
; DATO[*]   ; CLK        ; 5.178 ; 5.178 ; Rise       ; CLK             ;
;  DATO[0]  ; CLK        ; 4.937 ; 4.937 ; Rise       ; CLK             ;
;  DATO[1]  ; CLK        ; 4.572 ; 4.572 ; Rise       ; CLK             ;
;  DATO[2]  ; CLK        ; 4.175 ; 4.175 ; Rise       ; CLK             ;
;  DATO[3]  ; CLK        ; 5.178 ; 5.178 ; Rise       ; CLK             ;
;  DATO[4]  ; CLK        ; 4.186 ; 4.186 ; Rise       ; CLK             ;
;  DATO[5]  ; CLK        ; 4.204 ; 4.204 ; Rise       ; CLK             ;
;  DATO[6]  ; CLK        ; 4.213 ; 4.213 ; Rise       ; CLK             ;
;  DATO[7]  ; CLK        ; 4.876 ; 4.876 ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; 6.956 ; 6.956 ; Rise       ; CLK             ;
; dir[*]    ; CLK        ; 8.595 ; 8.595 ; Rise       ; CLK             ;
;  dir[0]   ; CLK        ; 8.595 ; 8.595 ; Rise       ; CLK             ;
;  dir[1]   ; CLK        ; 8.149 ; 8.149 ; Rise       ; CLK             ;
; esc       ; CLK        ; 7.759 ; 7.759 ; Rise       ; CLK             ;
; lee       ; CLK        ; 8.080 ; 8.080 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN       ; CLK        ; -6.140 ; -6.140 ; Rise       ; CLK             ;
; DATO[*]   ; CLK        ; -3.909 ; -3.909 ; Rise       ; CLK             ;
;  DATO[0]  ; CLK        ; -4.671 ; -4.671 ; Rise       ; CLK             ;
;  DATO[1]  ; CLK        ; -4.306 ; -4.306 ; Rise       ; CLK             ;
;  DATO[2]  ; CLK        ; -3.909 ; -3.909 ; Rise       ; CLK             ;
;  DATO[3]  ; CLK        ; -4.912 ; -4.912 ; Rise       ; CLK             ;
;  DATO[4]  ; CLK        ; -3.920 ; -3.920 ; Rise       ; CLK             ;
;  DATO[5]  ; CLK        ; -3.938 ; -3.938 ; Rise       ; CLK             ;
;  DATO[6]  ; CLK        ; -3.947 ; -3.947 ; Rise       ; CLK             ;
;  DATO[7]  ; CLK        ; -4.610 ; -4.610 ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; -5.563 ; -5.563 ; Rise       ; CLK             ;
; dir[*]    ; CLK        ; -5.456 ; -5.456 ; Rise       ; CLK             ;
;  dir[0]   ; CLK        ; -5.465 ; -5.465 ; Rise       ; CLK             ;
;  dir[1]   ; CLK        ; -5.456 ; -5.456 ; Rise       ; CLK             ;
; esc       ; CLK        ; -6.414 ; -6.414 ; Rise       ; CLK             ;
; lee       ; CLK        ; -5.755 ; -5.755 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDS[*]   ; CLK        ; 8.865 ; 8.865 ; Rise       ; CLK             ;
;  LEDS[0]  ; CLK        ; 8.404 ; 8.404 ; Rise       ; CLK             ;
;  LEDS[1]  ; CLK        ; 8.417 ; 8.417 ; Rise       ; CLK             ;
;  LEDS[2]  ; CLK        ; 8.759 ; 8.759 ; Rise       ; CLK             ;
;  LEDS[3]  ; CLK        ; 8.425 ; 8.425 ; Rise       ; CLK             ;
;  LEDS[4]  ; CLK        ; 8.801 ; 8.801 ; Rise       ; CLK             ;
;  LEDS[5]  ; CLK        ; 8.382 ; 8.382 ; Rise       ; CLK             ;
;  LEDS[6]  ; CLK        ; 7.844 ; 7.844 ; Rise       ; CLK             ;
;  LEDS[7]  ; CLK        ; 8.003 ; 8.003 ; Rise       ; CLK             ;
;  LEDS[8]  ; CLK        ; 7.645 ; 7.645 ; Rise       ; CLK             ;
;  LEDS[9]  ; CLK        ; 7.646 ; 7.646 ; Rise       ; CLK             ;
;  LEDS[10] ; CLK        ; 7.295 ; 7.295 ; Rise       ; CLK             ;
;  LEDS[11] ; CLK        ; 7.295 ; 7.295 ; Rise       ; CLK             ;
;  LEDS[12] ; CLK        ; 7.643 ; 7.643 ; Rise       ; CLK             ;
;  LEDS[13] ; CLK        ; 7.664 ; 7.664 ; Rise       ; CLK             ;
;  LEDS[14] ; CLK        ; 8.032 ; 8.032 ; Rise       ; CLK             ;
;  LEDS[15] ; CLK        ; 8.021 ; 8.021 ; Rise       ; CLK             ;
;  LEDS[16] ; CLK        ; 8.287 ; 8.287 ; Rise       ; CLK             ;
;  LEDS[17] ; CLK        ; 7.977 ; 7.977 ; Rise       ; CLK             ;
;  LEDS[18] ; CLK        ; 7.925 ; 7.925 ; Rise       ; CLK             ;
;  LEDS[19] ; CLK        ; 7.523 ; 7.523 ; Rise       ; CLK             ;
;  LEDS[20] ; CLK        ; 7.495 ; 7.495 ; Rise       ; CLK             ;
;  LEDS[21] ; CLK        ; 7.529 ; 7.529 ; Rise       ; CLK             ;
;  LEDS[22] ; CLK        ; 8.298 ; 8.298 ; Rise       ; CLK             ;
;  LEDS[23] ; CLK        ; 7.948 ; 7.948 ; Rise       ; CLK             ;
;  LEDS[24] ; CLK        ; 8.263 ; 8.263 ; Rise       ; CLK             ;
;  LEDS[25] ; CLK        ; 8.407 ; 8.407 ; Rise       ; CLK             ;
;  LEDS[26] ; CLK        ; 7.892 ; 7.892 ; Rise       ; CLK             ;
;  LEDS[27] ; CLK        ; 8.383 ; 8.383 ; Rise       ; CLK             ;
;  LEDS[28] ; CLK        ; 8.310 ; 8.310 ; Rise       ; CLK             ;
;  LEDS[29] ; CLK        ; 8.299 ; 8.299 ; Rise       ; CLK             ;
;  LEDS[30] ; CLK        ; 8.865 ; 8.865 ; Rise       ; CLK             ;
;  LEDS[31] ; CLK        ; 8.546 ; 8.546 ; Rise       ; CLK             ;
; TX_LINE   ; CLK        ; 9.498 ; 9.498 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDS[*]   ; CLK        ; 7.295 ; 7.295 ; Rise       ; CLK             ;
;  LEDS[0]  ; CLK        ; 8.404 ; 8.404 ; Rise       ; CLK             ;
;  LEDS[1]  ; CLK        ; 8.417 ; 8.417 ; Rise       ; CLK             ;
;  LEDS[2]  ; CLK        ; 8.759 ; 8.759 ; Rise       ; CLK             ;
;  LEDS[3]  ; CLK        ; 8.425 ; 8.425 ; Rise       ; CLK             ;
;  LEDS[4]  ; CLK        ; 8.801 ; 8.801 ; Rise       ; CLK             ;
;  LEDS[5]  ; CLK        ; 8.382 ; 8.382 ; Rise       ; CLK             ;
;  LEDS[6]  ; CLK        ; 7.844 ; 7.844 ; Rise       ; CLK             ;
;  LEDS[7]  ; CLK        ; 8.003 ; 8.003 ; Rise       ; CLK             ;
;  LEDS[8]  ; CLK        ; 7.645 ; 7.645 ; Rise       ; CLK             ;
;  LEDS[9]  ; CLK        ; 7.646 ; 7.646 ; Rise       ; CLK             ;
;  LEDS[10] ; CLK        ; 7.295 ; 7.295 ; Rise       ; CLK             ;
;  LEDS[11] ; CLK        ; 7.295 ; 7.295 ; Rise       ; CLK             ;
;  LEDS[12] ; CLK        ; 7.643 ; 7.643 ; Rise       ; CLK             ;
;  LEDS[13] ; CLK        ; 7.664 ; 7.664 ; Rise       ; CLK             ;
;  LEDS[14] ; CLK        ; 8.032 ; 8.032 ; Rise       ; CLK             ;
;  LEDS[15] ; CLK        ; 8.021 ; 8.021 ; Rise       ; CLK             ;
;  LEDS[16] ; CLK        ; 8.287 ; 8.287 ; Rise       ; CLK             ;
;  LEDS[17] ; CLK        ; 7.977 ; 7.977 ; Rise       ; CLK             ;
;  LEDS[18] ; CLK        ; 7.925 ; 7.925 ; Rise       ; CLK             ;
;  LEDS[19] ; CLK        ; 7.523 ; 7.523 ; Rise       ; CLK             ;
;  LEDS[20] ; CLK        ; 7.495 ; 7.495 ; Rise       ; CLK             ;
;  LEDS[21] ; CLK        ; 7.529 ; 7.529 ; Rise       ; CLK             ;
;  LEDS[22] ; CLK        ; 8.298 ; 8.298 ; Rise       ; CLK             ;
;  LEDS[23] ; CLK        ; 7.948 ; 7.948 ; Rise       ; CLK             ;
;  LEDS[24] ; CLK        ; 8.263 ; 8.263 ; Rise       ; CLK             ;
;  LEDS[25] ; CLK        ; 8.407 ; 8.407 ; Rise       ; CLK             ;
;  LEDS[26] ; CLK        ; 7.892 ; 7.892 ; Rise       ; CLK             ;
;  LEDS[27] ; CLK        ; 8.383 ; 8.383 ; Rise       ; CLK             ;
;  LEDS[28] ; CLK        ; 8.310 ; 8.310 ; Rise       ; CLK             ;
;  LEDS[29] ; CLK        ; 8.299 ; 8.299 ; Rise       ; CLK             ;
;  LEDS[30] ; CLK        ; 8.865 ; 8.865 ; Rise       ; CLK             ;
;  LEDS[31] ; CLK        ; 8.546 ; 8.546 ; Rise       ; CLK             ;
; TX_LINE   ; CLK        ; 9.498 ; 9.498 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.516 ; -21.514       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -132.380              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                ;
+--------+----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.516 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.532      ;
; -0.514 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.530      ;
; -0.514 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.530      ;
; -0.513 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.529      ;
; -0.511 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.527      ;
; -0.510 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.526      ;
; -0.507 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.523      ;
; -0.506 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|clkCount[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.538      ;
; -0.495 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.511      ;
; -0.494 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|clkCount[12]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.526      ;
; -0.493 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.509      ;
; -0.493 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.509      ;
; -0.492 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.508      ;
; -0.491 ; RX:UART_RX_instance|clkCount[8]  ; RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.523      ;
; -0.490 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.506      ;
; -0.489 ; RX:UART_RX_instance|clkCount[8]  ; RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.521      ;
; -0.489 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.505      ;
; -0.489 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|clkCount[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.521      ;
; -0.486 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.517      ;
; -0.486 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.502      ;
; -0.477 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.509      ;
; -0.477 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|clkCount[12]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.509      ;
; -0.474 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.490      ;
; -0.472 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.488      ;
; -0.472 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.488      ;
; -0.471 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.487      ;
; -0.469 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.501      ;
; -0.469 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.485      ;
; -0.468 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.484      ;
; -0.467 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.499      ;
; -0.466 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.498      ;
; -0.465 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.496      ;
; -0.465 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.481      ;
; -0.452 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.468      ;
; -0.452 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.483      ;
; -0.450 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.466      ;
; -0.450 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.466      ;
; -0.449 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.465      ;
; -0.449 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.481      ;
; -0.447 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.463      ;
; -0.447 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.479      ;
; -0.446 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.462      ;
; -0.445 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.477      ;
; -0.443 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.459      ;
; -0.443 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.459      ;
; -0.441 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.457      ;
; -0.441 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.457      ;
; -0.440 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.456      ;
; -0.438 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.454      ;
; -0.437 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|clkCount[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.469      ;
; -0.437 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.453      ;
; -0.434 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.450      ;
; -0.433 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|state.s_dataBits ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.466      ;
; -0.433 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|dataIndex[2]     ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.466      ;
; -0.432 ; RX:UART_RX_instance|clkCount[9]  ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.463      ;
; -0.429 ; TX:UART_TX_instance|clkCount[0]  ; TX:UART_TX_instance|state.s_stopBit  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.462      ;
; -0.428 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.460      ;
; -0.426 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|clkCount[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.458      ;
; -0.426 ; RX:UART_RX_instance|clkCount[10] ; RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.458      ;
; -0.425 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|clkCount[12]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.457      ;
; -0.423 ; RX:UART_RX_instance|clkCount[2]  ; RX:UART_RX_instance|state.s_idle     ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.454      ;
; -0.419 ; RX:UART_RX_instance|clkCount[8]  ; RX:UART_RX_instance|clkCount[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.451      ;
; -0.413 ; RX:UART_RX_instance|clkCount[8]  ; RX:UART_RX_instance|state.s_dataBits ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.444      ;
; -0.410 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|clkCount[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.442      ;
; -0.409 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|clkCount[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.441      ;
; -0.409 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|clkCount[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.441      ;
; -0.408 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.424      ;
; -0.406 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.437      ;
; -0.406 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.422      ;
; -0.406 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.422      ;
; -0.406 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.438      ;
; -0.405 ; RX:UART_RX_instance|clkCount[3]  ; RX:UART_RX_instance|clkCount[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.437      ;
; -0.405 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.421      ;
; -0.403 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.419      ;
; -0.402 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.418      ;
; -0.402 ; RX:UART_RX_instance|clkCount[6]  ; RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.434      ;
; -0.402 ; RX:UART_RX_instance|clkCount[1]  ; RX:UART_RX_instance|state.s_idle     ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.433      ;
; -0.400 ; RX:UART_RX_instance|clkCount[6]  ; RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.432      ;
; -0.399 ; RX:UART_RX_instance|clkCount[11] ; RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.430      ;
; -0.399 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.430      ;
; -0.399 ; RX:UART_RX_instance|clkCount[0]  ; RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.016     ; 1.415      ;
; -0.397 ; TX:UART_TX_instance|clkCount[1]  ; TX:UART_TX_instance|clkCount[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; TX:UART_TX_instance|clkCount[1]  ; TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; TX:UART_TX_instance|clkCount[1]  ; TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; TX:UART_TX_instance|clkCount[1]  ; TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; TX:UART_TX_instance|clkCount[1]  ; TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; TX:UART_TX_instance|clkCount[1]  ; TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; TX:UART_TX_instance|clkCount[1]  ; TX:UART_TX_instance|clkCount[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.429      ;
+--------+----------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; TX:UART_TX_instance|TX_ACTIVE        ; TX:UART_TX_instance|TX_ACTIVE        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX:UART_TX_instance|state.s_startBit ; TX:UART_TX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX:UART_TX_instance|state.s_dataBits ; TX:UART_TX_instance|state.s_dataBits ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX:UART_TX_instance|dataIndex[0]     ; TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX:UART_TX_instance|dataIndex[1]     ; TX:UART_TX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX:UART_TX_instance|state.s_stopBit  ; TX:UART_TX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|dataIndex[0]     ; RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|dataIndex[1]     ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|dataIndex[2]     ; RX:UART_RX_instance|dataIndex[2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|state.s_stopBit  ; RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|state.s_idle     ; RX:UART_RX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|state.s_startBit ; RX:UART_RX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|data[0]          ; RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|data[1]          ; RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|data[2]          ; RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|data[3]          ; RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|data[4]          ; RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|data[5]          ; RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|data[6]          ; RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RX:UART_RX_instance|data[7]          ; RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; data_TX[0]                           ; TX:UART_TX_instance|data[0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; data_TX[3]                           ; TX:UART_TX_instance|data[3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.318 ; data_TX[4]                           ; TX:UART_TX_instance|data[4]          ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.471      ;
; 0.326 ; data_TX[6]                           ; TX:UART_TX_instance|data[6]          ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.479      ;
; 0.327 ; data_TX[1]                           ; TX:UART_TX_instance|data[1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; data_TX[2]                           ; TX:UART_TX_instance|data[2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; data_TX[7]                           ; TX:UART_TX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.479      ;
; 0.355 ; TX:UART_TX_instance|clkCount[0]      ; TX:UART_TX_instance|clkCount[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.507      ;
; 0.365 ; TX:UART_TX_instance|clkCount[1]      ; TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; TX:UART_TX_instance|clkCount[9]      ; TX:UART_TX_instance|clkCount[9]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; TX:UART_TX_instance|clkCount[2]      ; TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; TX:UART_TX_instance|clkCount[4]      ; TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; TX:UART_TX_instance|clkCount[7]      ; TX:UART_TX_instance|clkCount[7]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; TX:UART_TX_instance|clkCount[11]     ; TX:UART_TX_instance|clkCount[11]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.373 ; TX:UART_TX_instance|clkCount[8]      ; TX:UART_TX_instance|clkCount[8]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; TX:UART_TX_instance|clkCount[12]     ; TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; TX:UART_TX_instance|clkCount[10]     ; TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; TX:UART_TX_instance|clkCount[3]      ; TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; TX:UART_TX_instance|clkCount[5]      ; TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; TX:UART_TX_instance|clkCount[6]      ; TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.387 ; TX:UART_TX_instance|state.s_stopBit  ; TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; TX:UART_TX_instance|state.s_dataBits ; TX:UART_TX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; mem~43                               ; LEDS[14]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; mem~33                               ; LEDS[28]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; TX:UART_TX_instance|state.s_dataBits ; TX:UART_TX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; mem~37                               ; LEDS[0]~reg0                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; mem~33                               ; LEDS[4]~reg0                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; mem~43                               ; LEDS[6]~reg0                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; mem~37                               ; LEDS[8]~reg0                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; mem~37                               ; LEDS[16]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; mem~43                               ; LEDS[22]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.541      ;
; 0.390 ; mem~33                               ; LEDS[12]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; mem~37                               ; LEDS[24]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; mem~43                               ; LEDS[30]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.542      ;
; 0.391 ; mem~33                               ; LEDS[20]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.543      ;
; 0.404 ; data_TX[5]                           ; TX:UART_TX_instance|data[5]          ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.557      ;
; 0.433 ; TX:UART_TX_instance|dataIndex[0]     ; TX:UART_TX_instance|dataIndex[2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.585      ;
; 0.433 ; RX:UART_RX_instance|dataIndex[2]     ; RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.585      ;
; 0.440 ; RX:UART_RX_instance|dataIndex[2]     ; RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.592      ;
; 0.443 ; TX:UART_TX_instance|state.s_stopBit  ; TX:UART_TX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.595      ;
; 0.444 ; RX:UART_RX_instance|data[4]          ; mem~17                               ; CLK          ; CLK         ; 0.000        ; 0.016      ; 0.612      ;
; 0.447 ; TX:UART_TX_instance|state.s_startBit ; TX:UART_TX_instance|TX_ACTIVE        ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.601      ;
; 0.453 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.605      ;
; 0.456 ; RX:UART_RX_instance|state.s_stopBit  ; RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.608      ;
; 0.456 ; RX:UART_RX_instance|state.s_stopBit  ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.608      ;
; 0.457 ; dataValid_TX                         ; TX:UART_TX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.607      ;
; 0.459 ; dataValid_TX                         ; TX:UART_TX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.609      ;
; 0.465 ; RX:UART_RX_instance|state.s_dataBits ; RX:UART_RX_instance|dataIndex[2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.617      ;
; 0.471 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|TX_LINE          ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.625      ;
; 0.471 ; mem~24                               ; LEDS[3]~reg0                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.623      ;
; 0.471 ; mem~24                               ; LEDS[19]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.623      ;
; 0.471 ; mem~24                               ; LEDS[27]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.623      ;
; 0.472 ; mem~39                               ; LEDS[18]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.624      ;
; 0.473 ; mem~24                               ; LEDS[11]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.625      ;
; 0.473 ; mem~44                               ; LEDS[23]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.625      ;
; 0.475 ; mem~39                               ; LEDS[2]~reg0                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.627      ;
; 0.475 ; mem~39                               ; LEDS[10]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.627      ;
; 0.475 ; RX:UART_RX_instance|state.s_startBit ; RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.626      ;
; 0.476 ; mem~44                               ; LEDS[31]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.628      ;
; 0.476 ; RX:UART_RX_instance|state.s_startBit ; RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.627      ;
; 0.477 ; mem~44                               ; LEDS[7]~reg0                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.629      ;
; 0.478 ; mem~44                               ; LEDS[15]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.630      ;
; 0.480 ; RX:UART_RX_instance|state.s_idle     ; RX:UART_RX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.633      ;
; 0.483 ; mem~26                               ; LEDS[13]~reg0                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.635      ;
; 0.484 ; mem~26                               ; LEDS[5]~reg0                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.636      ;
; 0.485 ; RX:UART_RX_instance|state.s_idle     ; RX:UART_RX_instance|clkCount[0]      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.638      ;
; 0.486 ; RX:UART_RX_instance|state.s_idle     ; RX:UART_RX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.639      ;
; 0.487 ; RX:UART_RX_instance|state.s_idle     ; RX:UART_RX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.640      ;
; 0.493 ; TX:UART_TX_instance|clkCount[0]      ; TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.645      ;
; 0.498 ; RX:UART_RX_instance|state.s_dataBits ; RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.503 ; TX:UART_TX_instance|clkCount[1]      ; TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; TX:UART_TX_instance|clkCount[9]      ; TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; TX:UART_TX_instance|clkCount[2]      ; TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; TX:UART_TX_instance|clkCount[4]      ; TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.507 ; TX:UART_TX_instance|clkCount[11]     ; TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; RX:UART_RX_instance|data[4]          ; mem~33                               ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.663      ;
; 0.509 ; TX:UART_TX_instance|dataIndex[1]     ; TX:UART_TX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.661      ;
; 0.512 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[0]      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.663      ;
; 0.512 ; TX:UART_TX_instance|state.s_idle     ; TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.663      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[0]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[0]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[10]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[10]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[11]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[11]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[12]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[12]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[13]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[13]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[14]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[14]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[15]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[15]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[16]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[16]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[17]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[17]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[18]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[18]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[19]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[19]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[1]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[1]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[20]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[20]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[21]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[21]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[22]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[22]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[23]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[23]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[24]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[24]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[25]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[25]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[26]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[26]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[27]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[27]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[28]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[28]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[29]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[29]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[2]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[2]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[30]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[30]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[31]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[31]~reg0                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[3]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[3]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[4]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[4]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[5]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[5]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[6]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[6]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[7]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[7]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[8]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[8]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[9]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[9]~reg0                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|clkCount[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|dataIndex[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RX:UART_RX_instance|data[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RX:UART_RX_instance|data[1]      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN       ; CLK        ; 2.902 ; 2.902 ; Rise       ; CLK             ;
; DATO[*]   ; CLK        ; 2.316 ; 2.316 ; Rise       ; CLK             ;
;  DATO[0]  ; CLK        ; 2.176 ; 2.176 ; Rise       ; CLK             ;
;  DATO[1]  ; CLK        ; 2.067 ; 2.067 ; Rise       ; CLK             ;
;  DATO[2]  ; CLK        ; 1.936 ; 1.936 ; Rise       ; CLK             ;
;  DATO[3]  ; CLK        ; 2.316 ; 2.316 ; Rise       ; CLK             ;
;  DATO[4]  ; CLK        ; 1.944 ; 1.944 ; Rise       ; CLK             ;
;  DATO[5]  ; CLK        ; 1.955 ; 1.955 ; Rise       ; CLK             ;
;  DATO[6]  ; CLK        ; 1.961 ; 1.961 ; Rise       ; CLK             ;
;  DATO[7]  ; CLK        ; 2.138 ; 2.138 ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; 2.895 ; 2.895 ; Rise       ; CLK             ;
; dir[*]    ; CLK        ; 3.429 ; 3.429 ; Rise       ; CLK             ;
;  dir[0]   ; CLK        ; 3.429 ; 3.429 ; Rise       ; CLK             ;
;  dir[1]   ; CLK        ; 3.409 ; 3.409 ; Rise       ; CLK             ;
; esc       ; CLK        ; 3.285 ; 3.285 ; Rise       ; CLK             ;
; lee       ; CLK        ; 3.406 ; 3.406 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN       ; CLK        ; -2.609 ; -2.609 ; Rise       ; CLK             ;
; DATO[*]   ; CLK        ; -1.816 ; -1.816 ; Rise       ; CLK             ;
;  DATO[0]  ; CLK        ; -2.056 ; -2.056 ; Rise       ; CLK             ;
;  DATO[1]  ; CLK        ; -1.947 ; -1.947 ; Rise       ; CLK             ;
;  DATO[2]  ; CLK        ; -1.816 ; -1.816 ; Rise       ; CLK             ;
;  DATO[3]  ; CLK        ; -2.196 ; -2.196 ; Rise       ; CLK             ;
;  DATO[4]  ; CLK        ; -1.824 ; -1.824 ; Rise       ; CLK             ;
;  DATO[5]  ; CLK        ; -1.835 ; -1.835 ; Rise       ; CLK             ;
;  DATO[6]  ; CLK        ; -1.841 ; -1.841 ; Rise       ; CLK             ;
;  DATO[7]  ; CLK        ; -2.018 ; -2.018 ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; -2.428 ; -2.428 ; Rise       ; CLK             ;
; dir[*]    ; CLK        ; -2.432 ; -2.432 ; Rise       ; CLK             ;
;  dir[0]   ; CLK        ; -2.432 ; -2.432 ; Rise       ; CLK             ;
;  dir[1]   ; CLK        ; -2.436 ; -2.436 ; Rise       ; CLK             ;
; esc       ; CLK        ; -2.824 ; -2.824 ; Rise       ; CLK             ;
; lee       ; CLK        ; -2.648 ; -2.648 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDS[*]   ; CLK        ; 3.956 ; 3.956 ; Rise       ; CLK             ;
;  LEDS[0]  ; CLK        ; 3.822 ; 3.822 ; Rise       ; CLK             ;
;  LEDS[1]  ; CLK        ; 3.825 ; 3.825 ; Rise       ; CLK             ;
;  LEDS[2]  ; CLK        ; 3.924 ; 3.924 ; Rise       ; CLK             ;
;  LEDS[3]  ; CLK        ; 3.827 ; 3.827 ; Rise       ; CLK             ;
;  LEDS[4]  ; CLK        ; 3.939 ; 3.939 ; Rise       ; CLK             ;
;  LEDS[5]  ; CLK        ; 3.796 ; 3.796 ; Rise       ; CLK             ;
;  LEDS[6]  ; CLK        ; 3.695 ; 3.695 ; Rise       ; CLK             ;
;  LEDS[7]  ; CLK        ; 3.680 ; 3.680 ; Rise       ; CLK             ;
;  LEDS[8]  ; CLK        ; 3.576 ; 3.576 ; Rise       ; CLK             ;
;  LEDS[9]  ; CLK        ; 3.577 ; 3.577 ; Rise       ; CLK             ;
;  LEDS[10] ; CLK        ; 3.474 ; 3.474 ; Rise       ; CLK             ;
;  LEDS[11] ; CLK        ; 3.472 ; 3.472 ; Rise       ; CLK             ;
;  LEDS[12] ; CLK        ; 3.563 ; 3.563 ; Rise       ; CLK             ;
;  LEDS[13] ; CLK        ; 3.581 ; 3.581 ; Rise       ; CLK             ;
;  LEDS[14] ; CLK        ; 3.699 ; 3.699 ; Rise       ; CLK             ;
;  LEDS[15] ; CLK        ; 3.696 ; 3.696 ; Rise       ; CLK             ;
;  LEDS[16] ; CLK        ; 3.707 ; 3.707 ; Rise       ; CLK             ;
;  LEDS[17] ; CLK        ; 3.631 ; 3.631 ; Rise       ; CLK             ;
;  LEDS[18] ; CLK        ; 3.598 ; 3.598 ; Rise       ; CLK             ;
;  LEDS[19] ; CLK        ; 3.462 ; 3.462 ; Rise       ; CLK             ;
;  LEDS[20] ; CLK        ; 3.440 ; 3.440 ; Rise       ; CLK             ;
;  LEDS[21] ; CLK        ; 3.455 ; 3.455 ; Rise       ; CLK             ;
;  LEDS[22] ; CLK        ; 3.709 ; 3.709 ; Rise       ; CLK             ;
;  LEDS[23] ; CLK        ; 3.604 ; 3.604 ; Rise       ; CLK             ;
;  LEDS[24] ; CLK        ; 3.690 ; 3.690 ; Rise       ; CLK             ;
;  LEDS[25] ; CLK        ; 3.761 ; 3.761 ; Rise       ; CLK             ;
;  LEDS[26] ; CLK        ; 3.565 ; 3.565 ; Rise       ; CLK             ;
;  LEDS[27] ; CLK        ; 3.756 ; 3.756 ; Rise       ; CLK             ;
;  LEDS[28] ; CLK        ; 3.704 ; 3.704 ; Rise       ; CLK             ;
;  LEDS[29] ; CLK        ; 3.700 ; 3.700 ; Rise       ; CLK             ;
;  LEDS[30] ; CLK        ; 3.956 ; 3.956 ; Rise       ; CLK             ;
;  LEDS[31] ; CLK        ; 3.880 ; 3.880 ; Rise       ; CLK             ;
; TX_LINE   ; CLK        ; 4.234 ; 4.234 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDS[*]   ; CLK        ; 3.440 ; 3.440 ; Rise       ; CLK             ;
;  LEDS[0]  ; CLK        ; 3.822 ; 3.822 ; Rise       ; CLK             ;
;  LEDS[1]  ; CLK        ; 3.825 ; 3.825 ; Rise       ; CLK             ;
;  LEDS[2]  ; CLK        ; 3.924 ; 3.924 ; Rise       ; CLK             ;
;  LEDS[3]  ; CLK        ; 3.827 ; 3.827 ; Rise       ; CLK             ;
;  LEDS[4]  ; CLK        ; 3.939 ; 3.939 ; Rise       ; CLK             ;
;  LEDS[5]  ; CLK        ; 3.796 ; 3.796 ; Rise       ; CLK             ;
;  LEDS[6]  ; CLK        ; 3.695 ; 3.695 ; Rise       ; CLK             ;
;  LEDS[7]  ; CLK        ; 3.680 ; 3.680 ; Rise       ; CLK             ;
;  LEDS[8]  ; CLK        ; 3.576 ; 3.576 ; Rise       ; CLK             ;
;  LEDS[9]  ; CLK        ; 3.577 ; 3.577 ; Rise       ; CLK             ;
;  LEDS[10] ; CLK        ; 3.474 ; 3.474 ; Rise       ; CLK             ;
;  LEDS[11] ; CLK        ; 3.472 ; 3.472 ; Rise       ; CLK             ;
;  LEDS[12] ; CLK        ; 3.563 ; 3.563 ; Rise       ; CLK             ;
;  LEDS[13] ; CLK        ; 3.581 ; 3.581 ; Rise       ; CLK             ;
;  LEDS[14] ; CLK        ; 3.699 ; 3.699 ; Rise       ; CLK             ;
;  LEDS[15] ; CLK        ; 3.696 ; 3.696 ; Rise       ; CLK             ;
;  LEDS[16] ; CLK        ; 3.707 ; 3.707 ; Rise       ; CLK             ;
;  LEDS[17] ; CLK        ; 3.631 ; 3.631 ; Rise       ; CLK             ;
;  LEDS[18] ; CLK        ; 3.598 ; 3.598 ; Rise       ; CLK             ;
;  LEDS[19] ; CLK        ; 3.462 ; 3.462 ; Rise       ; CLK             ;
;  LEDS[20] ; CLK        ; 3.440 ; 3.440 ; Rise       ; CLK             ;
;  LEDS[21] ; CLK        ; 3.455 ; 3.455 ; Rise       ; CLK             ;
;  LEDS[22] ; CLK        ; 3.709 ; 3.709 ; Rise       ; CLK             ;
;  LEDS[23] ; CLK        ; 3.604 ; 3.604 ; Rise       ; CLK             ;
;  LEDS[24] ; CLK        ; 3.690 ; 3.690 ; Rise       ; CLK             ;
;  LEDS[25] ; CLK        ; 3.761 ; 3.761 ; Rise       ; CLK             ;
;  LEDS[26] ; CLK        ; 3.565 ; 3.565 ; Rise       ; CLK             ;
;  LEDS[27] ; CLK        ; 3.756 ; 3.756 ; Rise       ; CLK             ;
;  LEDS[28] ; CLK        ; 3.704 ; 3.704 ; Rise       ; CLK             ;
;  LEDS[29] ; CLK        ; 3.700 ; 3.700 ; Rise       ; CLK             ;
;  LEDS[30] ; CLK        ; 3.956 ; 3.956 ; Rise       ; CLK             ;
;  LEDS[31] ; CLK        ; 3.880 ; 3.880 ; Rise       ; CLK             ;
; TX_LINE   ; CLK        ; 4.234 ; 4.234 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.804   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  CLK             ; -3.804   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -296.046 ; 0.0   ; 0.0      ; 0.0     ; -196.345            ;
;  CLK             ; -296.046 ; 0.000 ; N/A      ; N/A     ; -196.345            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN       ; CLK        ; 6.735 ; 6.735 ; Rise       ; CLK             ;
; DATO[*]   ; CLK        ; 5.178 ; 5.178 ; Rise       ; CLK             ;
;  DATO[0]  ; CLK        ; 4.937 ; 4.937 ; Rise       ; CLK             ;
;  DATO[1]  ; CLK        ; 4.572 ; 4.572 ; Rise       ; CLK             ;
;  DATO[2]  ; CLK        ; 4.175 ; 4.175 ; Rise       ; CLK             ;
;  DATO[3]  ; CLK        ; 5.178 ; 5.178 ; Rise       ; CLK             ;
;  DATO[4]  ; CLK        ; 4.186 ; 4.186 ; Rise       ; CLK             ;
;  DATO[5]  ; CLK        ; 4.204 ; 4.204 ; Rise       ; CLK             ;
;  DATO[6]  ; CLK        ; 4.213 ; 4.213 ; Rise       ; CLK             ;
;  DATO[7]  ; CLK        ; 4.876 ; 4.876 ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; 6.956 ; 6.956 ; Rise       ; CLK             ;
; dir[*]    ; CLK        ; 8.595 ; 8.595 ; Rise       ; CLK             ;
;  dir[0]   ; CLK        ; 8.595 ; 8.595 ; Rise       ; CLK             ;
;  dir[1]   ; CLK        ; 8.149 ; 8.149 ; Rise       ; CLK             ;
; esc       ; CLK        ; 7.759 ; 7.759 ; Rise       ; CLK             ;
; lee       ; CLK        ; 8.080 ; 8.080 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN       ; CLK        ; -2.609 ; -2.609 ; Rise       ; CLK             ;
; DATO[*]   ; CLK        ; -1.816 ; -1.816 ; Rise       ; CLK             ;
;  DATO[0]  ; CLK        ; -2.056 ; -2.056 ; Rise       ; CLK             ;
;  DATO[1]  ; CLK        ; -1.947 ; -1.947 ; Rise       ; CLK             ;
;  DATO[2]  ; CLK        ; -1.816 ; -1.816 ; Rise       ; CLK             ;
;  DATO[3]  ; CLK        ; -2.196 ; -2.196 ; Rise       ; CLK             ;
;  DATO[4]  ; CLK        ; -1.824 ; -1.824 ; Rise       ; CLK             ;
;  DATO[5]  ; CLK        ; -1.835 ; -1.835 ; Rise       ; CLK             ;
;  DATO[6]  ; CLK        ; -1.841 ; -1.841 ; Rise       ; CLK             ;
;  DATO[7]  ; CLK        ; -2.018 ; -2.018 ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; -2.428 ; -2.428 ; Rise       ; CLK             ;
; dir[*]    ; CLK        ; -2.432 ; -2.432 ; Rise       ; CLK             ;
;  dir[0]   ; CLK        ; -2.432 ; -2.432 ; Rise       ; CLK             ;
;  dir[1]   ; CLK        ; -2.436 ; -2.436 ; Rise       ; CLK             ;
; esc       ; CLK        ; -2.824 ; -2.824 ; Rise       ; CLK             ;
; lee       ; CLK        ; -2.648 ; -2.648 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDS[*]   ; CLK        ; 8.865 ; 8.865 ; Rise       ; CLK             ;
;  LEDS[0]  ; CLK        ; 8.404 ; 8.404 ; Rise       ; CLK             ;
;  LEDS[1]  ; CLK        ; 8.417 ; 8.417 ; Rise       ; CLK             ;
;  LEDS[2]  ; CLK        ; 8.759 ; 8.759 ; Rise       ; CLK             ;
;  LEDS[3]  ; CLK        ; 8.425 ; 8.425 ; Rise       ; CLK             ;
;  LEDS[4]  ; CLK        ; 8.801 ; 8.801 ; Rise       ; CLK             ;
;  LEDS[5]  ; CLK        ; 8.382 ; 8.382 ; Rise       ; CLK             ;
;  LEDS[6]  ; CLK        ; 7.844 ; 7.844 ; Rise       ; CLK             ;
;  LEDS[7]  ; CLK        ; 8.003 ; 8.003 ; Rise       ; CLK             ;
;  LEDS[8]  ; CLK        ; 7.645 ; 7.645 ; Rise       ; CLK             ;
;  LEDS[9]  ; CLK        ; 7.646 ; 7.646 ; Rise       ; CLK             ;
;  LEDS[10] ; CLK        ; 7.295 ; 7.295 ; Rise       ; CLK             ;
;  LEDS[11] ; CLK        ; 7.295 ; 7.295 ; Rise       ; CLK             ;
;  LEDS[12] ; CLK        ; 7.643 ; 7.643 ; Rise       ; CLK             ;
;  LEDS[13] ; CLK        ; 7.664 ; 7.664 ; Rise       ; CLK             ;
;  LEDS[14] ; CLK        ; 8.032 ; 8.032 ; Rise       ; CLK             ;
;  LEDS[15] ; CLK        ; 8.021 ; 8.021 ; Rise       ; CLK             ;
;  LEDS[16] ; CLK        ; 8.287 ; 8.287 ; Rise       ; CLK             ;
;  LEDS[17] ; CLK        ; 7.977 ; 7.977 ; Rise       ; CLK             ;
;  LEDS[18] ; CLK        ; 7.925 ; 7.925 ; Rise       ; CLK             ;
;  LEDS[19] ; CLK        ; 7.523 ; 7.523 ; Rise       ; CLK             ;
;  LEDS[20] ; CLK        ; 7.495 ; 7.495 ; Rise       ; CLK             ;
;  LEDS[21] ; CLK        ; 7.529 ; 7.529 ; Rise       ; CLK             ;
;  LEDS[22] ; CLK        ; 8.298 ; 8.298 ; Rise       ; CLK             ;
;  LEDS[23] ; CLK        ; 7.948 ; 7.948 ; Rise       ; CLK             ;
;  LEDS[24] ; CLK        ; 8.263 ; 8.263 ; Rise       ; CLK             ;
;  LEDS[25] ; CLK        ; 8.407 ; 8.407 ; Rise       ; CLK             ;
;  LEDS[26] ; CLK        ; 7.892 ; 7.892 ; Rise       ; CLK             ;
;  LEDS[27] ; CLK        ; 8.383 ; 8.383 ; Rise       ; CLK             ;
;  LEDS[28] ; CLK        ; 8.310 ; 8.310 ; Rise       ; CLK             ;
;  LEDS[29] ; CLK        ; 8.299 ; 8.299 ; Rise       ; CLK             ;
;  LEDS[30] ; CLK        ; 8.865 ; 8.865 ; Rise       ; CLK             ;
;  LEDS[31] ; CLK        ; 8.546 ; 8.546 ; Rise       ; CLK             ;
; TX_LINE   ; CLK        ; 9.498 ; 9.498 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDS[*]   ; CLK        ; 3.440 ; 3.440 ; Rise       ; CLK             ;
;  LEDS[0]  ; CLK        ; 3.822 ; 3.822 ; Rise       ; CLK             ;
;  LEDS[1]  ; CLK        ; 3.825 ; 3.825 ; Rise       ; CLK             ;
;  LEDS[2]  ; CLK        ; 3.924 ; 3.924 ; Rise       ; CLK             ;
;  LEDS[3]  ; CLK        ; 3.827 ; 3.827 ; Rise       ; CLK             ;
;  LEDS[4]  ; CLK        ; 3.939 ; 3.939 ; Rise       ; CLK             ;
;  LEDS[5]  ; CLK        ; 3.796 ; 3.796 ; Rise       ; CLK             ;
;  LEDS[6]  ; CLK        ; 3.695 ; 3.695 ; Rise       ; CLK             ;
;  LEDS[7]  ; CLK        ; 3.680 ; 3.680 ; Rise       ; CLK             ;
;  LEDS[8]  ; CLK        ; 3.576 ; 3.576 ; Rise       ; CLK             ;
;  LEDS[9]  ; CLK        ; 3.577 ; 3.577 ; Rise       ; CLK             ;
;  LEDS[10] ; CLK        ; 3.474 ; 3.474 ; Rise       ; CLK             ;
;  LEDS[11] ; CLK        ; 3.472 ; 3.472 ; Rise       ; CLK             ;
;  LEDS[12] ; CLK        ; 3.563 ; 3.563 ; Rise       ; CLK             ;
;  LEDS[13] ; CLK        ; 3.581 ; 3.581 ; Rise       ; CLK             ;
;  LEDS[14] ; CLK        ; 3.699 ; 3.699 ; Rise       ; CLK             ;
;  LEDS[15] ; CLK        ; 3.696 ; 3.696 ; Rise       ; CLK             ;
;  LEDS[16] ; CLK        ; 3.707 ; 3.707 ; Rise       ; CLK             ;
;  LEDS[17] ; CLK        ; 3.631 ; 3.631 ; Rise       ; CLK             ;
;  LEDS[18] ; CLK        ; 3.598 ; 3.598 ; Rise       ; CLK             ;
;  LEDS[19] ; CLK        ; 3.462 ; 3.462 ; Rise       ; CLK             ;
;  LEDS[20] ; CLK        ; 3.440 ; 3.440 ; Rise       ; CLK             ;
;  LEDS[21] ; CLK        ; 3.455 ; 3.455 ; Rise       ; CLK             ;
;  LEDS[22] ; CLK        ; 3.709 ; 3.709 ; Rise       ; CLK             ;
;  LEDS[23] ; CLK        ; 3.604 ; 3.604 ; Rise       ; CLK             ;
;  LEDS[24] ; CLK        ; 3.690 ; 3.690 ; Rise       ; CLK             ;
;  LEDS[25] ; CLK        ; 3.761 ; 3.761 ; Rise       ; CLK             ;
;  LEDS[26] ; CLK        ; 3.565 ; 3.565 ; Rise       ; CLK             ;
;  LEDS[27] ; CLK        ; 3.756 ; 3.756 ; Rise       ; CLK             ;
;  LEDS[28] ; CLK        ; 3.704 ; 3.704 ; Rise       ; CLK             ;
;  LEDS[29] ; CLK        ; 3.700 ; 3.700 ; Rise       ; CLK             ;
;  LEDS[30] ; CLK        ; 3.956 ; 3.956 ; Rise       ; CLK             ;
;  LEDS[31] ; CLK        ; 3.880 ; 3.880 ; Rise       ; CLK             ;
; TX_LINE   ; CLK        ; 4.234 ; 4.234 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1614     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1614     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 257   ; 257  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri May 26 18:11:15 2023
Info: Command: quartus_sta UART_5 -c UART_5
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.804
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.804      -296.046 CLK 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -196.345 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.516
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.516       -21.514 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -132.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4526 megabytes
    Info: Processing ended: Fri May 26 18:11:17 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


