Timing Analyzer report for spi
Thu Apr  8 14:19:57 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'spi_clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'spi_clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'spi_clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Hold: 'spi_clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'spi_clk'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Hold: 'spi_clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                     ;
; Revision Name         ; spi                                                 ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL025YU256C8G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.20        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   1.4%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; spi_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 258.73 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 328.41 MHz ; 250.0 MHz       ; spi_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; clk     ; -2.865 ; -75.922          ;
; spi_clk ; -2.045 ; -25.724          ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; clk     ; 0.455 ; 0.000            ;
; spi_clk ; 0.456 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; clk     ; -3.000 ; -55.045                        ;
; spi_clk ; -3.000 ; -32.740                        ;
+---------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                               ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.865 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.788      ;
; -2.865 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.788      ;
; -2.865 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.788      ;
; -2.858 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.780      ;
; -2.858 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.780      ;
; -2.858 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.780      ;
; -2.858 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.780      ;
; -2.858 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.780      ;
; -2.858 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.780      ;
; -2.858 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.780      ;
; -2.858 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.780      ;
; -2.858 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.780      ;
; -2.858 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.780      ;
; -2.858 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.780      ;
; -2.819 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.742      ;
; -2.819 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.742      ;
; -2.819 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.742      ;
; -2.812 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.734      ;
; -2.812 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.734      ;
; -2.812 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.734      ;
; -2.812 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.734      ;
; -2.812 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.734      ;
; -2.812 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.734      ;
; -2.812 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.734      ;
; -2.812 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.734      ;
; -2.812 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.734      ;
; -2.812 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.734      ;
; -2.812 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.734      ;
; -2.796 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.719      ;
; -2.796 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.719      ;
; -2.796 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.719      ;
; -2.789 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.711      ;
; -2.789 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.711      ;
; -2.789 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.711      ;
; -2.789 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.711      ;
; -2.789 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.711      ;
; -2.789 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.711      ;
; -2.789 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.711      ;
; -2.789 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.711      ;
; -2.789 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.711      ;
; -2.789 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.711      ;
; -2.789 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.711      ;
; -2.788 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.711      ;
; -2.788 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.711      ;
; -2.788 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.711      ;
; -2.781 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.703      ;
; -2.781 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.703      ;
; -2.781 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.703      ;
; -2.781 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.703      ;
; -2.781 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.703      ;
; -2.781 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.703      ;
; -2.781 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.703      ;
; -2.781 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.703      ;
; -2.781 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.703      ;
; -2.781 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.703      ;
; -2.781 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.703      ;
; -2.774 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.697      ;
; -2.774 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.697      ;
; -2.774 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.697      ;
; -2.767 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.689      ;
; -2.767 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.689      ;
; -2.767 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.689      ;
; -2.767 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.689      ;
; -2.767 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.689      ;
; -2.767 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.689      ;
; -2.767 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.689      ;
; -2.767 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.689      ;
; -2.767 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.689      ;
; -2.767 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.689      ;
; -2.767 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.689      ;
; -2.761 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.571     ; 3.191      ;
; -2.761 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.571     ; 3.191      ;
; -2.761 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.571     ; 3.191      ;
; -2.754 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.572     ; 3.183      ;
; -2.754 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.183      ;
; -2.754 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.183      ;
; -2.754 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.183      ;
; -2.754 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.183      ;
; -2.754 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.572     ; 3.183      ;
; -2.754 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.572     ; 3.183      ;
; -2.754 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.183      ;
; -2.754 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.572     ; 3.183      ;
; -2.754 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.183      ;
; -2.754 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.183      ;
; -2.733 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.656      ;
; -2.733 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.656      ;
; -2.733 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.656      ;
; -2.726 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.648      ;
; -2.726 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.648      ;
; -2.726 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.648      ;
; -2.726 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.648      ;
; -2.726 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.648      ;
; -2.726 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.648      ;
; -2.726 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.648      ;
; -2.726 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.648      ;
; -2.726 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.648      ;
; -2.726 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.648      ;
; -2.726 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.648      ;
; -2.716 ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.639      ;
; -2.716 ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.639      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_clk'                                                                           ;
+--------+-------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.045 ; r_byte_counter[1] ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.968      ;
; -1.992 ; r_data_out[0]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.914      ;
; -1.927 ; r_data_out[3]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.849      ;
; -1.828 ; r_byte_counter[0] ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.751      ;
; -1.777 ; r_data_out[4]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.699      ;
; -1.776 ; r_data_out[2]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.698      ;
; -1.760 ; r_data_out[7]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.682      ;
; -1.698 ; r_byte_counter[1] ; r_data_in[6]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.620      ;
; -1.572 ; r_byte_counter[2] ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.495      ;
; -1.543 ; r_byte_counter[2] ; r_data_in[6]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.465      ;
; -1.514 ; r_byte_counter[0] ; r_data_in[4]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.436      ;
; -1.504 ; r_byte_counter[0] ; r_data_in[6]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.426      ;
; -1.483 ; r_byte_counter[0] ; r_data_in[1]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.405      ;
; -1.480 ; r_byte_counter[2] ; r_data_in[1]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.402      ;
; -1.463 ; r_data_out[1]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.385      ;
; -1.452 ; r_byte_counter[2] ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.375      ;
; -1.452 ; r_byte_counter[2] ; r_data_out[1] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.375      ;
; -1.452 ; r_byte_counter[2] ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.375      ;
; -1.452 ; r_byte_counter[2] ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.375      ;
; -1.452 ; r_byte_counter[2] ; r_data_out[0] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.375      ;
; -1.452 ; r_byte_counter[2] ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.375      ;
; -1.452 ; r_byte_counter[2] ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.375      ;
; -1.452 ; r_byte_counter[2] ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.375      ;
; -1.447 ; r_byte_counter[2] ; r_data_in[4]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.369      ;
; -1.430 ; r_byte_counter[2] ; r_data_in[2]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.352      ;
; -1.375 ; r_data_out[0]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.297      ;
; -1.373 ; r_byte_counter[1] ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.296      ;
; -1.373 ; r_byte_counter[1] ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.296      ;
; -1.373 ; r_byte_counter[1] ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.296      ;
; -1.373 ; r_byte_counter[1] ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.296      ;
; -1.373 ; r_byte_counter[1] ; r_data_out[1] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.296      ;
; -1.373 ; r_byte_counter[1] ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.296      ;
; -1.373 ; r_byte_counter[1] ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.296      ;
; -1.373 ; r_byte_counter[1] ; r_data_out[0] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.296      ;
; -1.357 ; r_data_out[0]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.279      ;
; -1.352 ; r_byte_counter[0] ; r_data_in[0]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.274      ;
; -1.348 ; r_data_out[1]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.270      ;
; -1.339 ; r_data_out[1]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.261      ;
; -1.320 ; r_data_out[6]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.242      ;
; -1.309 ; r_data_out[1]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.231      ;
; -1.275 ; r_byte_counter[2] ; r_data_in[5]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.197      ;
; -1.271 ; r_byte_counter[2] ; r_data_in[7]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.193      ;
; -1.270 ; r_byte_counter[2] ; r_data_in[0]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.192      ;
; -1.267 ; r_byte_counter[0] ; r_data_in[2]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.189      ;
; -1.254 ; r_data_in[2]      ; r_data_in[2]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.176      ;
; -1.253 ; r_byte_counter[1] ; r_data_in[4]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.175      ;
; -1.251 ; r_data_out[0]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.173      ;
; -1.251 ; r_data_out[5]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.173      ;
; -1.248 ; r_byte_counter[2] ; r_data_in[3]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.171      ;
; -1.243 ; r_byte_counter[0] ; r_data_in[5]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.165      ;
; -1.239 ; r_byte_counter[0] ; r_data_in[7]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.161      ;
; -1.234 ; r_data_out[2]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.156      ;
; -1.231 ; r_byte_counter[1] ; r_data_in[3]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.154      ;
; -1.212 ; r_data_in[0]      ; r_data_in[0]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.134      ;
; -1.211 ; r_data_out[0]     ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.133      ;
; -1.198 ; r_byte_counter[0] ; r_data_in[3]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.121      ;
; -1.196 ; r_data_out[3]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.118      ;
; -1.193 ; r_data_out[1]     ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.115      ;
; -1.166 ; r_data_out[3]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.088      ;
; -1.166 ; r_byte_counter[1] ; r_data_in[2]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.088      ;
; -1.163 ; r_data_out[1]     ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.085      ;
; -1.149 ; r_byte_counter[0] ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.072      ;
; -1.149 ; r_byte_counter[0] ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.072      ;
; -1.149 ; r_byte_counter[0] ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.072      ;
; -1.149 ; r_byte_counter[0] ; r_data_out[0] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.072      ;
; -1.149 ; r_byte_counter[0] ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.072      ;
; -1.149 ; r_byte_counter[0] ; r_data_out[1] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.072      ;
; -1.149 ; r_byte_counter[0] ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.072      ;
; -1.149 ; r_byte_counter[0] ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.078     ; 2.072      ;
; -1.107 ; r_data_out[2]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.029      ;
; -1.105 ; r_data_out[0]     ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.027      ;
; -1.100 ; r_byte_counter[1] ; r_data_in[0]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.022      ;
; -1.089 ; r_byte_counter[1] ; r_data_in[1]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.011      ;
; -1.088 ; r_data_out[2]     ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.010      ;
; -1.084 ; r_data_out[7]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 2.006      ;
; -1.068 ; r_data_out[4]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.990      ;
; -1.065 ; r_data_out[0]     ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.987      ;
; -1.061 ; r_data_out[6]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.983      ;
; -1.050 ; r_data_out[3]     ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.972      ;
; -1.044 ; r_data_out[5]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.966      ;
; -1.020 ; r_data_out[3]     ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.942      ;
; -1.017 ; r_data_out[1]     ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.939      ;
; -1.014 ; r_data_out[5]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.936      ;
; -1.014 ; r_byte_counter[1] ; r_data_in[5]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.936      ;
; -1.010 ; r_byte_counter[1] ; r_data_in[7]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.932      ;
; -0.961 ; r_data_out[2]     ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.883      ;
; -0.948 ; r_data_out[4]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.870      ;
; -0.945 ; r_data_in[6]      ; r_data_in[6]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.867      ;
; -0.942 ; r_data_out[2]     ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.864      ;
; -0.935 ; r_data_in[1]      ; r_data_in[1]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.857      ;
; -0.922 ; r_data_out[4]     ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.844      ;
; -0.921 ; r_data_out[6]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.843      ;
; -0.919 ; r_data_out[0]     ; r_data_out[1] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.841      ;
; -0.911 ; r_data_out[3]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.833      ;
; -0.861 ; r_data_out[5]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.783      ;
; -0.791 ; r_data_in[5]      ; r_data_in[5]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.713      ;
; -0.776 ; r_data_in[4]      ; r_data_in[4]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.698      ;
; -0.773 ; r_data_in[7]      ; r_data_in[7]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.695      ;
; -0.773 ; r_data_out[2]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.695      ;
; -0.726 ; r_data_out[4]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.079     ; 1.648      ;
+--------+-------------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                             ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.455 ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_START_BIT ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_START_BIT ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_tx:uart_tx_inst_|r_Bit_Index[1]           ; uart_tx:uart_tx_inst_|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_tx:uart_tx_inst_|r_Bit_Index[0]           ; uart_tx:uart_tx_inst_|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_STOP_BIT  ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_STOP_BIT  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.635 ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.572      ; 1.419      ;
; 0.636 ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.572      ; 1.420      ;
; 0.669 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_STOP_BIT  ; uart_tx:uart_tx_inst_|r_SM_Main.s_CLEANUP      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.960      ;
; 0.737 ; r_data_in[3]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[3]             ; spi_clk      ; clk         ; 0.000        ; 0.281      ; 1.270      ;
; 0.746 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.098      ; 1.056      ;
; 0.748 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_START_BIT ; clk          ; clk         ; 0.000        ; 0.078      ; 1.038      ;
; 0.755 ; uart_tx:uart_tx_inst_|r_SM_Main.s_CLEANUP      ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.047      ;
; 0.757 ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.572      ; 1.541      ;
; 0.763 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_START_BIT ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; clk          ; clk         ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.054      ;
; 0.764 ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.055      ;
; 0.766 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.056      ;
; 0.766 ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.057      ;
; 0.767 ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.058      ;
; 0.768 ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.059      ;
; 0.770 ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.098      ; 1.080      ;
; 0.776 ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.572      ; 1.560      ;
; 0.788 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.079      ;
; 0.795 ; r_data_in[1]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[1]             ; spi_clk      ; clk         ; 0.000        ; 0.285      ; 1.332      ;
; 0.800 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.079      ; 1.091      ;
; 0.822 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.079      ; 1.113      ;
; 0.837 ; r_data_valid                                   ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.128      ;
; 0.844 ; r_data_in[5]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[5]             ; spi_clk      ; clk         ; 0.000        ; 0.285      ; 1.381      ;
; 0.861 ; r_data_in[3]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.281      ; 1.394      ;
; 0.882 ; uart_tx:uart_tx_inst_|r_SM_Main.s_CLEANUP      ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.571      ; 1.665      ;
; 0.882 ; uart_tx:uart_tx_inst_|r_SM_Main.s_CLEANUP      ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.571      ; 1.665      ;
; 0.896 ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.572      ; 1.680      ;
; 0.897 ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.572      ; 1.681      ;
; 0.908 ; r_data_in[0]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[0]             ; spi_clk      ; clk         ; 0.000        ; 0.285      ; 1.445      ;
; 0.915 ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.572      ; 1.699      ;
; 0.941 ; uart_tx:uart_tx_inst_|r_Clock_Count[7]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.571      ; 1.724      ;
; 0.972 ; r_data_in[4]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.282      ; 1.506      ;
; 0.990 ; r_data_in[0]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.282      ; 1.524      ;
; 1.008 ; r_data_in[6]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[6]             ; spi_clk      ; clk         ; 0.000        ; 0.285      ; 1.545      ;
; 1.010 ; r_data_in[7]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[7]             ; spi_clk      ; clk         ; 0.000        ; 0.285      ; 1.547      ;
; 1.017 ; r_data_in[1]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.282      ; 1.551      ;
; 1.023 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.313      ;
; 1.036 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.572      ; 1.820      ;
; 1.041 ; r_data_in[5]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.282      ; 1.575      ;
; 1.048 ; r_data_in[4]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[4]             ; spi_clk      ; clk         ; 0.000        ; 0.285      ; 1.585      ;
; 1.054 ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.572      ; 1.838      ;
; 1.056 ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.572      ; 1.840      ;
; 1.063 ; r_data_in[2]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[2]             ; spi_clk      ; clk         ; 0.000        ; 0.285      ; 1.600      ;
; 1.064 ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; clk          ; clk         ; 0.000        ; 0.079      ; 1.355      ;
; 1.068 ; uart_tx:uart_tx_inst_|r_SM_Main.s_CLEANUP      ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.360      ;
; 1.083 ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_STOP_BIT  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.374      ;
; 1.094 ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.386      ;
; 1.118 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.409      ;
; 1.119 ; uart_tx:uart_tx_inst_|r_Clock_Count[10]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.571      ; 1.902      ;
; 1.119 ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.410      ;
; 1.126 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.417      ;
; 1.127 ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.418      ;
; 1.128 ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.419      ;
; 1.129 ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.420      ;
; 1.135 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.426      ;
; 1.136 ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.427      ;
; 1.138 ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.429      ;
; 1.158 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.448      ;
; 1.176 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.572      ; 1.960      ;
; 1.181 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.472      ;
; 1.190 ; r_data_in[7]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.282      ; 1.724      ;
; 1.193 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.572      ; 1.977      ;
; 1.194 ; uart_tx:uart_tx_inst_|r_Clock_Count[6]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.571      ; 1.977      ;
; 1.245 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_STOP_BIT  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.536      ;
; 1.249 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.540      ;
; 1.249 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.540      ;
; 1.250 ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.541      ;
; 1.252 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.079      ; 1.543      ;
; 1.258 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.549      ;
; 1.258 ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.549      ;
; 1.259 ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.550      ;
; 1.266 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.557      ;
; 1.267 ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.558      ;
; 1.269 ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.560      ;
; 1.275 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.566      ;
; 1.277 ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.568      ;
; 1.278 ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.569      ;
; 1.303 ; r_data_valid                                   ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_START_BIT ; clk          ; clk         ; 0.000        ; 0.078      ; 1.593      ;
; 1.312 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.604      ;
; 1.316 ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.572      ; 2.100      ;
; 1.332 ; uart_tx:uart_tx_inst_|r_Clock_Count[10]        ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; clk          ; clk         ; 0.000        ; 0.078      ; 1.622      ;
; 1.335 ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.572      ; 2.119      ;
; 1.355 ; uart_tx:uart_tx_inst_|r_Clock_Count[7]         ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; clk          ; clk         ; 0.000        ; 0.078      ; 1.645      ;
; 1.361 ; uart_tx:uart_tx_inst_|r_Clock_Count[7]         ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.571      ; 2.144      ;
; 1.377 ; r_data_in[6]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.282      ; 1.911      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_clk'                                                                               ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.456 ; r_buffer          ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; r_byte_counter[2] ; r_byte_counter[2] ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; r_byte_counter[1] ; r_byte_counter[1] ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 0.746      ;
; 0.468 ; r_byte_counter[0] ; r_byte_counter[0] ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 0.758      ;
; 0.580 ; r_byte_counter[1] ; r_byte_counter[2] ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 0.870      ;
; 0.717 ; r_data_out[7]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.008      ;
; 0.755 ; r_data_out[5]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.046      ;
; 0.756 ; r_data_out[3]     ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.047      ;
; 0.757 ; r_data_out[1]     ; r_data_out[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.048      ;
; 0.757 ; r_data_out[6]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.048      ;
; 0.758 ; r_data_out[4]     ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.049      ;
; 0.774 ; r_data_out[0]     ; r_data_out[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.065      ;
; 0.831 ; r_byte_counter[0] ; r_byte_counter[2] ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.121      ;
; 0.873 ; r_byte_counter[0] ; r_byte_counter[1] ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.163      ;
; 0.930 ; r_data_in[3]      ; r_data_in[3]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.220      ;
; 1.046 ; r_data_out[2]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.337      ;
; 1.110 ; r_data_out[5]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.401      ;
; 1.110 ; r_data_out[3]     ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.401      ;
; 1.118 ; r_data_out[6]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; r_data_out[0]     ; r_data_out[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.409      ;
; 1.119 ; r_data_out[4]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.410      ;
; 1.128 ; r_data_out[4]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.419      ;
; 1.138 ; r_data_out[2]     ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.429      ;
; 1.147 ; r_data_out[2]     ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.438      ;
; 1.174 ; r_data_out[4]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.465      ;
; 1.174 ; r_data_in[7]      ; r_data_in[7]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.465      ;
; 1.175 ; r_data_in[4]      ; r_data_in[4]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.466      ;
; 1.185 ; r_data_out[1]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.476      ;
; 1.193 ; r_data_in[5]      ; r_data_in[5]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.484      ;
; 1.241 ; r_data_out[3]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.532      ;
; 1.241 ; r_data_out[5]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.532      ;
; 1.242 ; r_data_out[1]     ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.533      ;
; 1.250 ; r_data_out[3]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.541      ;
; 1.251 ; r_data_out[1]     ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.542      ;
; 1.258 ; r_data_out[0]     ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.549      ;
; 1.259 ; r_data_out[4]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.550      ;
; 1.267 ; r_data_out[0]     ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.558      ;
; 1.278 ; r_data_out[2]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.569      ;
; 1.287 ; r_data_out[2]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.578      ;
; 1.315 ; r_data_out[5]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.606      ;
; 1.348 ; r_data_out[0]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.639      ;
; 1.381 ; r_data_out[3]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.672      ;
; 1.382 ; r_data_out[1]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.673      ;
; 1.388 ; r_data_out[3]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.679      ;
; 1.391 ; r_data_out[1]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.682      ;
; 1.398 ; r_data_out[0]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.689      ;
; 1.407 ; r_data_out[0]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.698      ;
; 1.418 ; r_data_out[2]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.709      ;
; 1.426 ; r_data_in[6]      ; r_data_in[6]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.717      ;
; 1.454 ; r_data_in[1]      ; r_data_in[1]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.745      ;
; 1.516 ; r_byte_counter[1] ; r_data_in[7]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.806      ;
; 1.520 ; r_byte_counter[1] ; r_data_in[5]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.810      ;
; 1.522 ; r_data_out[1]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.813      ;
; 1.531 ; r_byte_counter[1] ; r_data_in[2]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.821      ;
; 1.533 ; r_data_out[6]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.824      ;
; 1.538 ; r_data_out[0]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.829      ;
; 1.551 ; r_data_out[7]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.842      ;
; 1.593 ; r_byte_counter[1] ; r_data_in[1]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.883      ;
; 1.597 ; r_byte_counter[1] ; r_data_in[0]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.887      ;
; 1.619 ; r_byte_counter[1] ; r_data_in[3]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.909      ;
; 1.636 ; r_byte_counter[2] ; r_data_in[7]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.926      ;
; 1.637 ; r_byte_counter[1] ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.927      ;
; 1.640 ; r_byte_counter[2] ; r_data_in[5]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.930      ;
; 1.645 ; r_data_in[0]      ; r_data_in[0]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.936      ;
; 1.647 ; r_byte_counter[2] ; r_data_in[3]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.937      ;
; 1.668 ; r_byte_counter[0] ; r_data_in[7]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.958      ;
; 1.672 ; r_byte_counter[0] ; r_data_in[5]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.962      ;
; 1.674 ; r_data_in[2]      ; r_data_in[2]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 1.965      ;
; 1.693 ; r_byte_counter[0] ; r_data_in[3]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 1.983      ;
; 1.711 ; r_byte_counter[0] ; r_data_in[2]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.001      ;
; 1.712 ; r_byte_counter[2] ; r_data_in[0]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.002      ;
; 1.742 ; r_byte_counter[1] ; r_data_in[4]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.032      ;
; 1.751 ; r_byte_counter[0] ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.041      ;
; 1.753 ; r_data_out[5]     ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.043      ;
; 1.819 ; r_data_out[6]     ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.109      ;
; 1.829 ; r_byte_counter[2] ; r_data_in[4]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.119      ;
; 1.832 ; r_byte_counter[0] ; r_data_in[0]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.122      ;
; 1.833 ; r_byte_counter[0] ; r_data_out[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.124      ;
; 1.833 ; r_byte_counter[0] ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.124      ;
; 1.833 ; r_byte_counter[0] ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.124      ;
; 1.833 ; r_byte_counter[0] ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.124      ;
; 1.833 ; r_byte_counter[0] ; r_data_out[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.124      ;
; 1.833 ; r_byte_counter[0] ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.124      ;
; 1.833 ; r_byte_counter[0] ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.124      ;
; 1.833 ; r_byte_counter[0] ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.124      ;
; 1.841 ; r_data_out[1]     ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.131      ;
; 1.844 ; r_byte_counter[2] ; r_data_in[6]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.134      ;
; 1.865 ; r_byte_counter[2] ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.155      ;
; 1.888 ; r_byte_counter[2] ; r_data_in[2]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.178      ;
; 1.893 ; r_byte_counter[0] ; r_data_in[6]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.183      ;
; 1.937 ; r_byte_counter[0] ; r_data_in[1]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.227      ;
; 1.968 ; r_byte_counter[2] ; r_data_in[1]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.258      ;
; 1.976 ; r_byte_counter[0] ; r_data_in[4]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.266      ;
; 2.007 ; r_byte_counter[1] ; r_data_in[6]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.078      ; 2.297      ;
; 2.043 ; r_byte_counter[1] ; r_data_out[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.334      ;
; 2.043 ; r_byte_counter[1] ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.334      ;
; 2.043 ; r_byte_counter[1] ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.334      ;
; 2.043 ; r_byte_counter[1] ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.334      ;
; 2.043 ; r_byte_counter[1] ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.334      ;
; 2.043 ; r_byte_counter[1] ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.079      ; 2.334      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 278.94 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 350.02 MHz ; 250.0 MHz       ; spi_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk     ; -2.585 ; -67.518         ;
; spi_clk ; -1.857 ; -22.840         ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk     ; 0.403 ; 0.000           ;
; spi_clk ; 0.403 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk     ; -3.000 ; -55.045                       ;
; spi_clk ; -3.000 ; -32.740                       ;
+---------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.585 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.518      ;
; -2.585 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.069     ; 3.518      ;
; -2.585 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.518      ;
; -2.578 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.510      ;
; -2.578 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.510      ;
; -2.578 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.510      ;
; -2.578 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.510      ;
; -2.578 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.510      ;
; -2.578 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.510      ;
; -2.578 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.510      ;
; -2.578 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.510      ;
; -2.578 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.510      ;
; -2.578 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.510      ;
; -2.578 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.510      ;
; -2.558 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.491      ;
; -2.558 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.069     ; 3.491      ;
; -2.558 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.491      ;
; -2.551 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.483      ;
; -2.551 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.483      ;
; -2.551 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.483      ;
; -2.551 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.483      ;
; -2.551 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.483      ;
; -2.551 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.483      ;
; -2.551 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.483      ;
; -2.551 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.483      ;
; -2.551 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.483      ;
; -2.551 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.483      ;
; -2.551 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.483      ;
; -2.534 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.467      ;
; -2.534 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.069     ; 3.467      ;
; -2.534 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.467      ;
; -2.527 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.460      ;
; -2.527 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.460      ;
; -2.527 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.069     ; 3.460      ;
; -2.527 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.459      ;
; -2.527 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.459      ;
; -2.527 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.459      ;
; -2.527 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.459      ;
; -2.527 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.459      ;
; -2.527 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.459      ;
; -2.527 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.459      ;
; -2.527 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.459      ;
; -2.527 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.459      ;
; -2.527 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.459      ;
; -2.527 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.459      ;
; -2.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.452      ;
; -2.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.452      ;
; -2.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.452      ;
; -2.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.452      ;
; -2.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.452      ;
; -2.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.452      ;
; -2.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.452      ;
; -2.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.452      ;
; -2.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.452      ;
; -2.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.452      ;
; -2.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.452      ;
; -2.515 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.448      ;
; -2.515 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.069     ; 3.448      ;
; -2.515 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.448      ;
; -2.508 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.440      ;
; -2.508 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.440      ;
; -2.508 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.440      ;
; -2.508 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.440      ;
; -2.508 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.440      ;
; -2.508 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.440      ;
; -2.508 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.440      ;
; -2.508 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.440      ;
; -2.508 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.440      ;
; -2.508 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.440      ;
; -2.508 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.440      ;
; -2.505 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.530     ; 2.977      ;
; -2.505 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.530     ; 2.977      ;
; -2.505 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.530     ; 2.977      ;
; -2.498 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.531     ; 2.969      ;
; -2.498 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.531     ; 2.969      ;
; -2.498 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.531     ; 2.969      ;
; -2.498 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.531     ; 2.969      ;
; -2.498 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.531     ; 2.969      ;
; -2.498 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.531     ; 2.969      ;
; -2.498 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.531     ; 2.969      ;
; -2.498 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.531     ; 2.969      ;
; -2.498 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.531     ; 2.969      ;
; -2.498 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.531     ; 2.969      ;
; -2.498 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.531     ; 2.969      ;
; -2.476 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.409      ;
; -2.476 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.069     ; 3.409      ;
; -2.476 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.409      ;
; -2.472 ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.069     ; 3.405      ;
; -2.472 ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.405      ;
; -2.472 ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.405      ;
; -2.469 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.401      ;
; -2.469 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.401      ;
; -2.469 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.401      ;
; -2.469 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.401      ;
; -2.469 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.401      ;
; -2.469 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.401      ;
; -2.469 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.401      ;
; -2.469 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.401      ;
; -2.469 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.401      ;
; -2.469 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.401      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_clk'                                                                            ;
+--------+-------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------+--------------+-------------+--------------+------------+------------+
; -1.857 ; r_byte_counter[1] ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.788      ;
; -1.777 ; r_data_out[0]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.708      ;
; -1.713 ; r_data_out[3]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.644      ;
; -1.669 ; r_byte_counter[0] ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.600      ;
; -1.639 ; r_data_out[2]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.570      ;
; -1.573 ; r_data_out[4]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.504      ;
; -1.556 ; r_data_out[7]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.487      ;
; -1.522 ; r_byte_counter[1] ; r_data_in[6]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.453      ;
; -1.395 ; r_byte_counter[2] ; r_data_in[6]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.326      ;
; -1.392 ; r_byte_counter[0] ; r_data_in[6]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.323      ;
; -1.346 ; r_byte_counter[0] ; r_data_in[4]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.277      ;
; -1.340 ; r_byte_counter[2] ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.271      ;
; -1.314 ; r_byte_counter[2] ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.246      ;
; -1.314 ; r_byte_counter[2] ; r_data_out[1] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.246      ;
; -1.314 ; r_byte_counter[2] ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.246      ;
; -1.314 ; r_byte_counter[2] ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.246      ;
; -1.314 ; r_byte_counter[2] ; r_data_out[0] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.246      ;
; -1.314 ; r_byte_counter[2] ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.246      ;
; -1.314 ; r_byte_counter[2] ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.246      ;
; -1.314 ; r_byte_counter[2] ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.246      ;
; -1.302 ; r_byte_counter[0] ; r_data_in[1]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.233      ;
; -1.288 ; r_byte_counter[2] ; r_data_in[4]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.219      ;
; -1.279 ; r_byte_counter[2] ; r_data_in[1]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.210      ;
; -1.261 ; r_byte_counter[2] ; r_data_in[2]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.192      ;
; -1.235 ; r_data_out[1]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.167      ;
; -1.208 ; r_byte_counter[0] ; r_data_in[0]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.139      ;
; -1.206 ; r_byte_counter[1] ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.138      ;
; -1.206 ; r_byte_counter[1] ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.138      ;
; -1.206 ; r_byte_counter[1] ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.138      ;
; -1.206 ; r_byte_counter[1] ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.138      ;
; -1.206 ; r_byte_counter[1] ; r_data_out[0] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.138      ;
; -1.206 ; r_byte_counter[1] ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.138      ;
; -1.206 ; r_byte_counter[1] ; r_data_out[1] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.138      ;
; -1.206 ; r_byte_counter[1] ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.138      ;
; -1.180 ; r_data_out[1]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.111      ;
; -1.171 ; r_data_out[6]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.102      ;
; -1.156 ; r_data_out[0]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.088      ;
; -1.139 ; r_data_in[2]      ; r_data_in[2]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.071      ;
; -1.130 ; r_data_out[0]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.062      ;
; -1.124 ; r_byte_counter[2] ; r_data_in[5]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.055      ;
; -1.120 ; r_byte_counter[2] ; r_data_in[7]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.051      ;
; -1.113 ; r_data_out[5]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.044      ;
; -1.112 ; r_byte_counter[1] ; r_data_in[4]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.043      ;
; -1.101 ; r_data_in[0]      ; r_data_in[0]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.033      ;
; -1.091 ; r_data_out[1]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 2.023      ;
; -1.090 ; r_byte_counter[1] ; r_data_in[3]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.021      ;
; -1.088 ; r_byte_counter[2] ; r_data_in[0]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.019      ;
; -1.087 ; r_byte_counter[0] ; r_data_in[2]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.018      ;
; -1.086 ; r_byte_counter[0] ; r_data_in[5]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.017      ;
; -1.082 ; r_byte_counter[0] ; r_data_in[7]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 2.013      ;
; -1.052 ; r_data_out[1]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.984      ;
; -1.042 ; r_byte_counter[2] ; r_data_in[3]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 1.973      ;
; -1.025 ; r_byte_counter[1] ; r_data_in[2]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 1.956      ;
; -1.024 ; r_byte_counter[0] ; r_data_in[3]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 1.955      ;
; -1.021 ; r_byte_counter[0] ; r_data_out[0] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.953      ;
; -1.021 ; r_byte_counter[0] ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.953      ;
; -1.021 ; r_byte_counter[0] ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.953      ;
; -1.021 ; r_byte_counter[0] ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.953      ;
; -1.021 ; r_byte_counter[0] ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.953      ;
; -1.021 ; r_byte_counter[0] ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.953      ;
; -1.021 ; r_byte_counter[0] ; r_data_out[1] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.953      ;
; -1.021 ; r_byte_counter[0] ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.953      ;
; -1.020 ; r_data_out[2]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.952      ;
; -1.012 ; r_data_out[0]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.944      ;
; -1.004 ; r_data_out[0]     ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.936      ;
; -0.972 ; r_byte_counter[1] ; r_data_in[0]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 1.903      ;
; -0.966 ; r_data_out[3]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.898      ;
; -0.965 ; r_data_out[1]     ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.897      ;
; -0.927 ; r_data_out[3]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.859      ;
; -0.927 ; r_byte_counter[1] ; r_data_in[1]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 1.858      ;
; -0.926 ; r_data_out[1]     ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.858      ;
; -0.907 ; r_byte_counter[1] ; r_data_in[5]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 1.838      ;
; -0.904 ; r_byte_counter[1] ; r_data_in[7]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.071     ; 1.835      ;
; -0.895 ; r_data_out[7]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.827      ;
; -0.894 ; r_data_out[2]     ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.826      ;
; -0.886 ; r_data_out[2]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.818      ;
; -0.886 ; r_data_out[0]     ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.818      ;
; -0.879 ; r_data_out[4]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.811      ;
; -0.878 ; r_data_out[0]     ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.810      ;
; -0.875 ; r_data_out[6]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.807      ;
; -0.840 ; r_data_out[3]     ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.772      ;
; -0.836 ; r_data_out[5]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.768      ;
; -0.801 ; r_data_out[3]     ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.733      ;
; -0.800 ; r_data_out[1]     ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.732      ;
; -0.797 ; r_data_out[5]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.729      ;
; -0.794 ; r_data_in[6]      ; r_data_in[6]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.726      ;
; -0.768 ; r_data_out[2]     ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.700      ;
; -0.764 ; r_data_in[1]      ; r_data_in[1]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.696      ;
; -0.760 ; r_data_out[2]     ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.692      ;
; -0.754 ; r_data_out[6]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.686      ;
; -0.753 ; r_data_out[4]     ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.685      ;
; -0.752 ; r_data_out[0]     ; r_data_out[1] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.684      ;
; -0.747 ; r_data_out[4]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.679      ;
; -0.738 ; r_data_out[3]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.670      ;
; -0.709 ; r_data_out[5]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.641      ;
; -0.613 ; r_data_in[5]      ; r_data_in[5]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.545      ;
; -0.599 ; r_data_in[4]      ; r_data_in[4]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.531      ;
; -0.597 ; r_data_out[2]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.529      ;
; -0.595 ; r_data_in[7]      ; r_data_in[7]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.527      ;
; -0.580 ; r_data_out[4]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.070     ; 1.512      ;
+--------+-------------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                              ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_START_BIT ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_START_BIT ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_tx:uart_tx_inst_|r_Bit_Index[1]           ; uart_tx:uart_tx_inst_|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_tx:uart_tx_inst_|r_Bit_Index[0]           ; uart_tx:uart_tx_inst_|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_STOP_BIT  ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_STOP_BIT  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.571 ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.531      ; 1.297      ;
; 0.571 ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.531      ; 1.297      ;
; 0.622 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_STOP_BIT  ; uart_tx:uart_tx_inst_|r_SM_Main.s_CLEANUP      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.887      ;
; 0.663 ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.531      ; 1.389      ;
; 0.666 ; r_data_in[3]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[3]             ; spi_clk      ; clk         ; 0.000        ; 0.247      ; 1.148      ;
; 0.685 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.950      ;
; 0.692 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.089      ; 0.976      ;
; 0.693 ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.531      ; 1.419      ;
; 0.698 ; uart_tx:uart_tx_inst_|r_SM_Main.s_CLEANUP      ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.964      ;
; 0.706 ; r_data_in[1]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[1]             ; spi_clk      ; clk         ; 0.000        ; 0.249      ; 1.190      ;
; 0.707 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_START_BIT ; clk          ; clk         ; 0.000        ; 0.070      ; 0.972      ;
; 0.707 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.972      ;
; 0.708 ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.973      ;
; 0.708 ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.973      ;
; 0.709 ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.974      ;
; 0.709 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.974      ;
; 0.713 ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.089      ; 0.997      ;
; 0.713 ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.978      ;
; 0.713 ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.978      ;
; 0.714 ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.979      ;
; 0.715 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_START_BIT ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; clk          ; clk         ; 0.000        ; 0.070      ; 0.980      ;
; 0.736 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.001      ;
; 0.744 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.070      ; 1.009      ;
; 0.753 ; r_data_in[5]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[5]             ; spi_clk      ; clk         ; 0.000        ; 0.249      ; 1.237      ;
; 0.769 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.070      ; 1.034      ;
; 0.774 ; r_data_valid                                   ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.040      ;
; 0.784 ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.531      ; 1.510      ;
; 0.785 ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.531      ; 1.511      ;
; 0.802 ; uart_tx:uart_tx_inst_|r_SM_Main.s_CLEANUP      ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.530      ; 1.527      ;
; 0.802 ; uart_tx:uart_tx_inst_|r_SM_Main.s_CLEANUP      ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.530      ; 1.527      ;
; 0.808 ; r_data_in[3]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.247      ; 1.290      ;
; 0.814 ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.531      ; 1.540      ;
; 0.821 ; uart_tx:uart_tx_inst_|r_Clock_Count[7]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.530      ; 1.546      ;
; 0.821 ; r_data_in[0]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[0]             ; spi_clk      ; clk         ; 0.000        ; 0.249      ; 1.305      ;
; 0.899 ; r_data_in[4]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.247      ; 1.381      ;
; 0.906 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.531      ; 1.632      ;
; 0.914 ; r_data_in[0]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.247      ; 1.396      ;
; 0.914 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.070      ; 1.179      ;
; 0.920 ; r_data_in[7]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[7]             ; spi_clk      ; clk         ; 0.000        ; 0.249      ; 1.404      ;
; 0.920 ; r_data_in[6]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[6]             ; spi_clk      ; clk         ; 0.000        ; 0.249      ; 1.404      ;
; 0.926 ; r_data_in[1]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.247      ; 1.408      ;
; 0.935 ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.531      ; 1.661      ;
; 0.937 ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.531      ; 1.663      ;
; 0.951 ; uart_tx:uart_tx_inst_|r_SM_Main.s_CLEANUP      ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.217      ;
; 0.951 ; r_data_in[4]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[4]             ; spi_clk      ; clk         ; 0.000        ; 0.249      ; 1.435      ;
; 0.966 ; r_data_in[2]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[2]             ; spi_clk      ; clk         ; 0.000        ; 0.249      ; 1.450      ;
; 0.972 ; r_data_in[5]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.247      ; 1.454      ;
; 0.975 ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.241      ;
; 0.978 ; uart_tx:uart_tx_inst_|r_Clock_Count[10]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.530      ; 1.703      ;
; 0.991 ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; clk          ; clk         ; 0.000        ; 0.070      ; 1.256      ;
; 1.015 ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_STOP_BIT  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.280      ;
; 1.029 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.294      ;
; 1.030 ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.295      ;
; 1.031 ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.296      ;
; 1.031 ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.296      ;
; 1.032 ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.297      ;
; 1.032 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.070      ; 1.297      ;
; 1.033 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.531      ; 1.759      ;
; 1.033 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.298      ;
; 1.042 ; uart_tx:uart_tx_inst_|r_Clock_Count[6]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.530      ; 1.767      ;
; 1.046 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.311      ;
; 1.047 ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.312      ;
; 1.048 ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.313      ;
; 1.057 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.531      ; 1.783      ;
; 1.087 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.353      ;
; 1.107 ; r_data_in[7]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.247      ; 1.589      ;
; 1.110 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_STOP_BIT  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.375      ;
; 1.116 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.070      ; 1.381      ;
; 1.123 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.388      ;
; 1.124 ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.389      ;
; 1.128 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.393      ;
; 1.150 ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.531      ; 1.876      ;
; 1.152 ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.417      ;
; 1.152 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.417      ;
; 1.152 ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.417      ;
; 1.153 ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.418      ;
; 1.154 ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.419      ;
; 1.155 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.420      ;
; 1.156 ; r_data_valid                                   ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_START_BIT ; clk          ; clk         ; 0.000        ; 0.070      ; 1.421      ;
; 1.168 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.433      ;
; 1.169 ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.434      ;
; 1.170 ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.435      ;
; 1.180 ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.531      ; 1.906      ;
; 1.180 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.446      ;
; 1.187 ; uart_tx:uart_tx_inst_|r_Clock_Count[7]         ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.530      ; 1.912      ;
; 1.195 ; uart_tx:uart_tx_inst_|r_Clock_Count[10]        ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.459      ;
; 1.250 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; clk          ; clk         ; 0.000        ; 0.070      ; 1.515      ;
; 1.255 ; r_data_in[6]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.247      ; 1.737      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_clk'                                                                                ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; r_buffer          ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_byte_counter[2] ; r_byte_counter[2] ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; r_byte_counter[1] ; r_byte_counter[1] ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; r_byte_counter[0] ; r_byte_counter[0] ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 0.684      ;
; 0.533 ; r_byte_counter[1] ; r_byte_counter[2] ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 0.799      ;
; 0.640 ; r_data_out[7]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 0.905      ;
; 0.704 ; r_data_out[5]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 0.969      ;
; 0.707 ; r_data_out[1]     ; r_data_out[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 0.972      ;
; 0.707 ; r_data_out[3]     ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 0.972      ;
; 0.708 ; r_data_out[4]     ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 0.973      ;
; 0.709 ; r_data_out[6]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 0.974      ;
; 0.728 ; r_data_out[0]     ; r_data_out[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 0.993      ;
; 0.779 ; r_byte_counter[0] ; r_byte_counter[2] ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.045      ;
; 0.811 ; r_byte_counter[0] ; r_byte_counter[1] ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.077      ;
; 0.847 ; r_data_in[3]      ; r_data_in[3]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.113      ;
; 0.965 ; r_data_out[2]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.230      ;
; 1.026 ; r_data_out[0]     ; r_data_out[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.291      ;
; 1.026 ; r_data_out[5]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.291      ;
; 1.027 ; r_data_out[4]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.292      ;
; 1.028 ; r_data_out[6]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.293      ;
; 1.031 ; r_data_out[3]     ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.296      ;
; 1.041 ; r_data_out[2]     ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.306      ;
; 1.042 ; r_data_out[4]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.307      ;
; 1.056 ; r_data_out[2]     ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.321      ;
; 1.072 ; r_data_out[4]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.337      ;
; 1.087 ; r_data_in[7]      ; r_data_in[7]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.352      ;
; 1.098 ; r_data_in[4]      ; r_data_in[4]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.363      ;
; 1.108 ; r_data_out[1]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.373      ;
; 1.112 ; r_data_in[5]      ; r_data_in[5]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.377      ;
; 1.125 ; r_data_out[5]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.390      ;
; 1.130 ; r_data_out[1]     ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.395      ;
; 1.131 ; r_data_out[3]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.396      ;
; 1.148 ; r_data_out[0]     ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.413      ;
; 1.149 ; r_data_out[4]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.414      ;
; 1.153 ; r_data_out[3]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.418      ;
; 1.153 ; r_data_out[1]     ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.418      ;
; 1.163 ; r_data_out[0]     ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.428      ;
; 1.163 ; r_data_out[2]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.428      ;
; 1.178 ; r_data_out[2]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.443      ;
; 1.203 ; r_data_out[5]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.468      ;
; 1.252 ; r_data_out[1]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.517      ;
; 1.253 ; r_data_out[3]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.518      ;
; 1.264 ; r_data_out[0]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.529      ;
; 1.270 ; r_data_out[0]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.535      ;
; 1.275 ; r_data_out[1]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.540      ;
; 1.279 ; r_data_in[6]      ; r_data_in[6]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.544      ;
; 1.285 ; r_data_out[0]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.550      ;
; 1.285 ; r_data_out[2]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.550      ;
; 1.291 ; r_data_out[3]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.556      ;
; 1.360 ; r_byte_counter[1] ; r_data_in[7]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.625      ;
; 1.365 ; r_byte_counter[1] ; r_data_in[5]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.630      ;
; 1.366 ; r_data_in[1]      ; r_data_in[1]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.631      ;
; 1.374 ; r_data_out[1]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.639      ;
; 1.380 ; r_byte_counter[1] ; r_data_in[2]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.645      ;
; 1.392 ; r_data_out[0]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.657      ;
; 1.410 ; r_data_out[6]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.675      ;
; 1.424 ; r_data_out[7]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.689      ;
; 1.430 ; r_byte_counter[1] ; r_data_in[0]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.695      ;
; 1.440 ; r_byte_counter[1] ; r_data_in[3]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.706      ;
; 1.466 ; r_data_in[0]      ; r_data_in[0]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.731      ;
; 1.485 ; r_byte_counter[1] ; r_data_in[1]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.750      ;
; 1.488 ; r_byte_counter[2] ; r_data_in[7]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.753      ;
; 1.489 ; r_byte_counter[1] ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.755      ;
; 1.492 ; r_data_in[2]      ; r_data_in[2]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.757      ;
; 1.492 ; r_byte_counter[2] ; r_data_in[5]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.757      ;
; 1.523 ; r_byte_counter[0] ; r_data_in[7]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.788      ;
; 1.524 ; r_byte_counter[2] ; r_data_in[3]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.790      ;
; 1.527 ; r_byte_counter[0] ; r_data_in[5]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.792      ;
; 1.547 ; r_byte_counter[0] ; r_data_in[3]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.813      ;
; 1.570 ; r_data_out[5]     ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.835      ;
; 1.572 ; r_byte_counter[0] ; r_data_in[2]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.837      ;
; 1.581 ; r_byte_counter[2] ; r_data_in[0]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.846      ;
; 1.595 ; r_byte_counter[1] ; r_data_in[4]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.860      ;
; 1.605 ; r_byte_counter[0] ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.871      ;
; 1.635 ; r_data_out[6]     ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.900      ;
; 1.642 ; r_byte_counter[0] ; r_data_in[0]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.907      ;
; 1.667 ; r_byte_counter[0] ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.933      ;
; 1.667 ; r_byte_counter[0] ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.933      ;
; 1.667 ; r_byte_counter[0] ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.933      ;
; 1.667 ; r_byte_counter[0] ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.933      ;
; 1.667 ; r_byte_counter[0] ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.933      ;
; 1.667 ; r_byte_counter[0] ; r_data_out[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.933      ;
; 1.667 ; r_byte_counter[0] ; r_data_out[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.933      ;
; 1.667 ; r_byte_counter[0] ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.933      ;
; 1.668 ; r_byte_counter[2] ; r_data_in[6]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.933      ;
; 1.670 ; r_byte_counter[2] ; r_data_in[4]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.935      ;
; 1.681 ; r_data_out[1]     ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.946      ;
; 1.682 ; r_byte_counter[0] ; r_data_in[6]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.947      ;
; 1.713 ; r_byte_counter[2] ; r_data_in[2]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 1.978      ;
; 1.730 ; r_byte_counter[2] ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 1.996      ;
; 1.786 ; r_byte_counter[0] ; r_data_in[1]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 2.051      ;
; 1.815 ; r_byte_counter[0] ; r_data_in[4]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 2.080      ;
; 1.815 ; r_byte_counter[1] ; r_data_in[6]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 2.080      ;
; 1.826 ; r_byte_counter[2] ; r_data_in[1]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.070      ; 2.091      ;
; 1.879 ; r_byte_counter[1] ; r_data_out[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 2.145      ;
; 1.879 ; r_byte_counter[1] ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 2.145      ;
; 1.879 ; r_byte_counter[1] ; r_data_out[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 2.145      ;
; 1.879 ; r_byte_counter[1] ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 2.145      ;
; 1.879 ; r_byte_counter[1] ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 2.145      ;
; 1.879 ; r_byte_counter[1] ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.071      ; 2.145      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk     ; -0.588 ; -12.661         ;
; spi_clk ; -0.307 ; -1.142          ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk     ; 0.186 ; 0.000           ;
; spi_clk ; 0.187 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk     ; -3.000 ; -40.861                       ;
; spi_clk ; -3.000 ; -24.865                       ;
+---------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.588 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.539      ;
; -0.588 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.538      ;
; -0.588 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.538      ;
; -0.583 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.534      ;
; -0.558 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.508      ;
; -0.558 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.508      ;
; -0.558 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.508      ;
; -0.558 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.508      ;
; -0.558 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.508      ;
; -0.558 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.508      ;
; -0.558 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.508      ;
; -0.558 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.508      ;
; -0.558 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.509      ;
; -0.558 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.508      ;
; -0.558 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.509      ;
; -0.558 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.508      ;
; -0.558 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.508      ;
; -0.540 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.490      ;
; -0.540 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.490      ;
; -0.540 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.490      ;
; -0.540 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.490      ;
; -0.540 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.490      ;
; -0.540 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.490      ;
; -0.540 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.490      ;
; -0.540 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.490      ;
; -0.540 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.490      ;
; -0.540 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.490      ;
; -0.540 ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.490      ;
; -0.534 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.485      ;
; -0.534 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; uart_tx:uart_tx_inst_|r_Bit_Index[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.485      ;
; -0.533 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.483      ;
; -0.533 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.483      ;
; -0.533 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.483      ;
; -0.533 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.483      ;
; -0.533 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.484      ;
; -0.533 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.484      ;
; -0.533 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.483      ;
; -0.533 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.483      ;
; -0.533 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.483      ;
; -0.533 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.483      ;
; -0.533 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.483      ;
; -0.533 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.483      ;
; -0.533 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.483      ;
; -0.533 ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.484      ;
; -0.531 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.530 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.530 ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.480      ;
; -0.528 ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.479      ;
; -0.523 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.278      ;
; -0.523 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.278      ;
; -0.523 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[10] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.278      ;
; -0.522 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.276      ;
; -0.522 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.276      ;
; -0.522 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.276      ;
; -0.522 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.276      ;
; -0.522 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.276      ;
; -0.522 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.276      ;
; -0.522 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.276      ;
; -0.522 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.276      ;
; -0.522 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.276      ;
; -0.522 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.276      ;
; -0.522 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]  ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.276      ;
; -0.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.470      ;
; -0.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.471      ;
; -0.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.470      ;
; -0.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.470      ;
; -0.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.470      ;
; -0.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.470      ;
; -0.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.470      ;
; -0.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.470      ;
; -0.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.471      ;
; -0.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.470      ;
; -0.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.470      ;
; -0.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.470      ;
; -0.520 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]  ; uart_tx:uart_tx_inst_|r_Clock_Count[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.470      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_clk'                                                                            ;
+--------+-------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.307 ; r_byte_counter[1] ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 1.258      ;
; -0.282 ; r_data_out[0]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 1.232      ;
; -0.261 ; r_data_out[3]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 1.211      ;
; -0.210 ; r_byte_counter[0] ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 1.161      ;
; -0.199 ; r_data_out[2]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 1.149      ;
; -0.189 ; r_data_out[4]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 1.139      ;
; -0.181 ; r_data_out[7]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 1.131      ;
; -0.136 ; r_byte_counter[2] ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 1.087      ;
; -0.122 ; r_byte_counter[1] ; r_data_in[6]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 1.072      ;
; -0.104 ; r_byte_counter[0] ; r_data_in[4]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 1.054      ;
; -0.074 ; r_byte_counter[0] ; r_data_in[6]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 1.024      ;
; -0.071 ; r_byte_counter[2] ; r_data_in[2]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 1.021      ;
; -0.066 ; r_byte_counter[2] ; r_data_in[1]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 1.016      ;
; -0.062 ; r_data_out[1]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 1.012      ;
; -0.054 ; r_byte_counter[2] ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 1.005      ;
; -0.054 ; r_byte_counter[2] ; r_data_out[1] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 1.005      ;
; -0.054 ; r_byte_counter[2] ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 1.005      ;
; -0.054 ; r_byte_counter[2] ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 1.005      ;
; -0.054 ; r_byte_counter[2] ; r_data_out[0] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 1.005      ;
; -0.054 ; r_byte_counter[2] ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 1.005      ;
; -0.054 ; r_byte_counter[2] ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 1.005      ;
; -0.054 ; r_byte_counter[2] ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 1.005      ;
; -0.045 ; r_byte_counter[2] ; r_data_in[6]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.995      ;
; -0.039 ; r_byte_counter[1] ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.990      ;
; -0.039 ; r_byte_counter[1] ; r_data_out[0] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.990      ;
; -0.039 ; r_byte_counter[1] ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.990      ;
; -0.039 ; r_byte_counter[1] ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.990      ;
; -0.039 ; r_byte_counter[1] ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.990      ;
; -0.039 ; r_byte_counter[1] ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.990      ;
; -0.039 ; r_byte_counter[1] ; r_data_out[1] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.990      ;
; -0.039 ; r_byte_counter[1] ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.990      ;
; -0.032 ; r_byte_counter[0] ; r_data_in[0]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.982      ;
; -0.030 ; r_byte_counter[0] ; r_data_in[1]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.980      ;
; -0.029 ; r_data_out[1]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.979      ;
; -0.028 ; r_data_out[6]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.978      ;
; -0.025 ; r_data_out[1]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.975      ;
; -0.025 ; r_data_out[1]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.975      ;
; -0.013 ; r_data_out[0]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.963      ;
; -0.013 ; r_byte_counter[2] ; r_data_in[4]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.963      ;
; -0.011 ; r_data_out[0]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.961      ;
; 0.001  ; r_data_out[5]     ; r_buffer      ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.949      ;
; 0.008  ; r_byte_counter[1] ; r_data_in[4]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.942      ;
; 0.009  ; r_byte_counter[2] ; r_data_in[0]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.941      ;
; 0.009  ; r_data_in[2]      ; r_data_in[2]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.941      ;
; 0.019  ; r_byte_counter[0] ; r_data_in[2]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.931      ;
; 0.020  ; r_byte_counter[2] ; r_data_in[3]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.931      ;
; 0.024  ; r_data_out[0]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.926      ;
; 0.025  ; r_data_in[0]      ; r_data_in[0]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.925      ;
; 0.036  ; r_byte_counter[1] ; r_data_in[3]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.915      ;
; 0.039  ; r_data_out[1]     ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.911      ;
; 0.040  ; r_data_out[3]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.910      ;
; 0.043  ; r_data_out[1]     ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.907      ;
; 0.044  ; r_data_out[3]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.906      ;
; 0.047  ; r_byte_counter[2] ; r_data_in[5]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.903      ;
; 0.049  ; r_data_out[2]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.901      ;
; 0.051  ; r_byte_counter[2] ; r_data_in[7]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.899      ;
; 0.056  ; r_byte_counter[0] ; r_data_in[5]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.894      ;
; 0.057  ; r_data_out[0]     ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.893      ;
; 0.059  ; r_byte_counter[0] ; r_data_in[3]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.892      ;
; 0.060  ; r_byte_counter[0] ; r_data_in[7]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.890      ;
; 0.061  ; r_byte_counter[0] ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.890      ;
; 0.061  ; r_byte_counter[0] ; r_data_out[0] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.890      ;
; 0.061  ; r_byte_counter[0] ; r_data_out[1] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.890      ;
; 0.061  ; r_byte_counter[0] ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.890      ;
; 0.061  ; r_byte_counter[0] ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.890      ;
; 0.061  ; r_byte_counter[0] ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.890      ;
; 0.061  ; r_byte_counter[0] ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.890      ;
; 0.061  ; r_byte_counter[0] ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.036     ; 0.890      ;
; 0.078  ; r_byte_counter[1] ; r_data_in[0]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.872      ;
; 0.085  ; r_data_out[2]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.865      ;
; 0.092  ; r_data_out[0]     ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.858      ;
; 0.100  ; r_byte_counter[1] ; r_data_in[1]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.850      ;
; 0.104  ; r_byte_counter[1] ; r_data_in[2]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.846      ;
; 0.107  ; r_data_out[7]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.843      ;
; 0.107  ; r_data_out[1]     ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.843      ;
; 0.108  ; r_data_out[3]     ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.842      ;
; 0.111  ; r_byte_counter[1] ; r_data_in[5]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.839      ;
; 0.112  ; r_data_out[5]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.838      ;
; 0.112  ; r_data_out[3]     ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.838      ;
; 0.115  ; r_byte_counter[1] ; r_data_in[7]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.835      ;
; 0.116  ; r_data_out[5]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.834      ;
; 0.117  ; r_data_out[2]     ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.833      ;
; 0.120  ; r_data_out[6]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.830      ;
; 0.125  ; r_data_out[0]     ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.825      ;
; 0.127  ; r_data_out[4]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.823      ;
; 0.135  ; r_data_in[6]      ; r_data_in[6]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.815      ;
; 0.153  ; r_data_out[2]     ; r_data_out[4] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.797      ;
; 0.162  ; r_data_out[4]     ; r_data_out[6] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.788      ;
; 0.174  ; r_data_in[1]      ; r_data_in[1]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.776      ;
; 0.175  ; r_data_out[3]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.775      ;
; 0.185  ; r_data_out[2]     ; r_data_out[3] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.765      ;
; 0.193  ; r_data_out[0]     ; r_data_out[1] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.757      ;
; 0.194  ; r_data_out[6]     ; r_data_out[7] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.756      ;
; 0.195  ; r_data_out[4]     ; r_data_out[5] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.755      ;
; 0.208  ; r_data_in[5]      ; r_data_in[5]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.742      ;
; 0.216  ; r_data_out[2]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.734      ;
; 0.216  ; r_data_out[5]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.734      ;
; 0.217  ; r_data_in[4]      ; r_data_in[4]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.733      ;
; 0.220  ; r_data_in[7]      ; r_data_in[7]  ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.730      ;
; 0.269  ; r_data_out[4]     ; r_data_out[2] ; spi_clk      ; spi_clk     ; 1.000        ; -0.037     ; 0.681      ;
+--------+-------------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                              ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_START_BIT ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_START_BIT ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst_|r_Bit_Index[1]           ; uart_tx:uart_tx_inst_|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst_|r_Bit_Index[0]           ; uart_tx:uart_tx_inst_|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_STOP_BIT  ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_STOP_BIT  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.243 ; r_data_in[3]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[3]             ; spi_clk      ; clk         ; 0.000        ; 0.130      ; 0.497      ;
; 0.265 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_STOP_BIT  ; uart_tx:uart_tx_inst_|r_SM_Main.s_CLEANUP      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.385      ;
; 0.268 ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.233      ; 0.585      ;
; 0.268 ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.233      ; 0.585      ;
; 0.276 ; r_data_in[1]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[1]             ; spi_clk      ; clk         ; 0.000        ; 0.133      ; 0.533      ;
; 0.293 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_START_BIT ; clk          ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; uart_tx:uart_tx_inst_|r_SM_Main.s_CLEANUP      ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.298 ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.300 ; r_data_in[5]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[5]             ; spi_clk      ; clk         ; 0.000        ; 0.133      ; 0.557      ;
; 0.301 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_START_BIT ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.303 ; r_data_in[0]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[0]             ; spi_clk      ; clk         ; 0.000        ; 0.133      ; 0.560      ;
; 0.304 ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.436      ;
; 0.313 ; r_data_in[3]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.130      ; 0.567      ;
; 0.316 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.320 ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.233      ; 0.637      ;
; 0.324 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.444      ;
; 0.330 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.450      ;
; 0.335 ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.233      ; 0.652      ;
; 0.338 ; r_data_valid                                   ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.459      ;
; 0.346 ; r_data_in[1]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.131      ; 0.601      ;
; 0.347 ; r_data_in[7]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[7]             ; spi_clk      ; clk         ; 0.000        ; 0.133      ; 0.604      ;
; 0.352 ; r_data_in[0]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.131      ; 0.607      ;
; 0.352 ; r_data_in[6]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[6]             ; spi_clk      ; clk         ; 0.000        ; 0.133      ; 0.609      ;
; 0.356 ; uart_tx:uart_tx_inst_|r_SM_Main.s_CLEANUP      ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.232      ; 0.672      ;
; 0.356 ; uart_tx:uart_tx_inst_|r_SM_Main.s_CLEANUP      ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.232      ; 0.672      ;
; 0.363 ; r_data_in[4]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[4]             ; spi_clk      ; clk         ; 0.000        ; 0.133      ; 0.620      ;
; 0.367 ; r_data_in[4]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.131      ; 0.622      ;
; 0.368 ; r_data_in[2]                                   ; uart_tx:uart_tx_inst_|r_Tx_Data[2]             ; spi_clk      ; clk         ; 0.000        ; 0.133      ; 0.625      ;
; 0.386 ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.233      ; 0.703      ;
; 0.386 ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.233      ; 0.703      ;
; 0.386 ; r_data_in[5]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.131      ; 0.641      ;
; 0.396 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|r_Bit_Index[0]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.516      ;
; 0.398 ; uart_tx:uart_tx_inst_|r_Clock_Count[7]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.232      ; 0.714      ;
; 0.400 ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.233      ; 0.717      ;
; 0.422 ; uart_tx:uart_tx_inst_|r_SM_Main.s_CLEANUP      ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.543      ;
; 0.424 ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.545      ;
; 0.425 ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_STOP_BIT  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.545      ;
; 0.428 ; uart_tx:uart_tx_inst_|r_Bit_Index[2]           ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; clk          ; clk         ; 0.000        ; 0.036      ; 0.548      ;
; 0.447 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.452 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.233      ; 0.769      ;
; 0.453 ; r_data_in[7]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.131      ; 0.708      ;
; 0.453 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.463 ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.233      ; 0.782      ;
; 0.465 ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.233      ; 0.783      ;
; 0.466 ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.468 ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.476 ; uart_tx:uart_tx_inst_|r_Clock_Count[10]        ; uart_tx:uart_tx_inst_|r_Clock_Count[15]        ; clk          ; clk         ; 0.000        ; 0.232      ; 0.792      ;
; 0.489 ; uart_tx:uart_tx_inst_|r_SM_Main.000            ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.610      ;
; 0.493 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_STOP_BIT  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.613      ;
; 0.499 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|r_Bit_Index[1]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.619      ;
; 0.504 ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; uart_tx:uart_tx_inst_|o_Tx_Serial              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.625      ;
; 0.508 ; uart_tx:uart_tx_inst_|r_Clock_Count[6]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.232      ; 0.824      ;
; 0.516 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; uart_tx:uart_tx_inst_|r_Clock_Count[13]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.518 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.233      ; 0.835      ;
; 0.519 ; uart_tx:uart_tx_inst_|r_Clock_Count[1]         ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; uart_tx:uart_tx_inst_|r_Clock_Count[14]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; r_data_in[6]                                   ; r_led                                          ; spi_clk      ; clk         ; 0.000        ; 0.131      ; 0.774      ;
; 0.519 ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.522 ; r_data_valid                                   ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_START_BIT ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.529 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[3]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; uart_tx:uart_tx_inst_|r_Clock_Count[2]         ; uart_tx:uart_tx_inst_|r_Clock_Count[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[9]         ; clk          ; clk         ; 0.000        ; 0.233      ; 0.848      ;
; 0.531 ; uart_tx:uart_tx_inst_|r_Clock_Count[7]         ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; uart_tx:uart_tx_inst_|r_Clock_Count[0]         ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; uart_tx:uart_tx_inst_|r_Clock_Count[4]         ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; uart_tx:uart_tx_inst_|r_Clock_Count[8]         ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.540 ; uart_tx:uart_tx_inst_|r_Clock_Count[10]        ; uart_tx:uart_tx_inst_|r_Clock_Count[11]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.660      ;
; 0.543 ; uart_tx:uart_tx_inst_|r_Clock_Count[10]        ; uart_tx:uart_tx_inst_|r_Clock_Count[12]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.663      ;
; 0.558 ; uart_tx:uart_tx_inst_|r_Bit_Index[0]           ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_STOP_BIT  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.678      ;
; 0.561 ; uart_tx:uart_tx_inst_|r_Bit_Index[0]           ; uart_tx:uart_tx_inst_|r_SM_Main.s_TX_DATA_BITS ; clk          ; clk         ; 0.000        ; 0.036      ; 0.681      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_clk'                                                                                ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; r_buffer          ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_byte_counter[2] ; r_byte_counter[2] ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_byte_counter[1] ; r_byte_counter[1] ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; r_byte_counter[0] ; r_byte_counter[0] ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.240 ; r_byte_counter[1] ; r_byte_counter[2] ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.360      ;
; 0.271 ; r_data_out[7]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.392      ;
; 0.303 ; r_data_out[5]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; r_data_out[1]     ; r_data_out[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; r_data_out[3]     ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; r_data_out[4]     ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; r_data_out[6]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.425      ;
; 0.313 ; r_data_out[0]     ; r_data_out[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.434      ;
; 0.339 ; r_byte_counter[0] ; r_byte_counter[2] ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.459      ;
; 0.359 ; r_byte_counter[0] ; r_byte_counter[1] ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.479      ;
; 0.361 ; r_data_in[3]      ; r_data_in[3]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.481      ;
; 0.426 ; r_data_out[2]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.547      ;
; 0.452 ; r_data_out[3]     ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; r_data_out[5]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.573      ;
; 0.462 ; r_data_out[0]     ; r_data_out[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; r_data_out[6]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; r_data_out[4]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; r_data_in[7]      ; r_data_in[7]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; r_data_in[4]      ; r_data_in[4]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.584      ;
; 0.465 ; r_data_out[4]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.586      ;
; 0.471 ; r_data_out[2]     ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.592      ;
; 0.472 ; r_data_out[1]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.593      ;
; 0.474 ; r_data_out[2]     ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.595      ;
; 0.474 ; r_data_in[5]      ; r_data_in[5]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.595      ;
; 0.497 ; r_data_out[4]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.618      ;
; 0.515 ; r_data_out[1]     ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.636      ;
; 0.515 ; r_data_out[3]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.636      ;
; 0.515 ; r_data_out[5]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.636      ;
; 0.518 ; r_data_out[3]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; r_data_out[1]     ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.639      ;
; 0.528 ; r_data_out[4]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.649      ;
; 0.528 ; r_data_out[0]     ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.649      ;
; 0.531 ; r_data_out[0]     ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.652      ;
; 0.537 ; r_data_out[2]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.658      ;
; 0.540 ; r_data_out[2]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.661      ;
; 0.544 ; r_data_out[0]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.665      ;
; 0.552 ; r_data_out[5]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.673      ;
; 0.554 ; r_data_in[1]      ; r_data_in[1]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.675      ;
; 0.555 ; r_data_in[6]      ; r_data_in[6]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.676      ;
; 0.568 ; r_data_out[3]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.689      ;
; 0.581 ; r_data_out[1]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.702      ;
; 0.581 ; r_data_out[3]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.702      ;
; 0.584 ; r_data_out[1]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.705      ;
; 0.594 ; r_data_out[0]     ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.715      ;
; 0.597 ; r_data_out[0]     ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.718      ;
; 0.598 ; r_byte_counter[1] ; r_data_in[7]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.718      ;
; 0.600 ; r_byte_counter[1] ; r_data_in[5]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.720      ;
; 0.603 ; r_data_out[2]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.724      ;
; 0.611 ; r_byte_counter[1] ; r_data_in[1]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.731      ;
; 0.627 ; r_byte_counter[1] ; r_data_in[0]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.747      ;
; 0.637 ; r_data_out[6]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.758      ;
; 0.644 ; r_data_out[7]     ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.765      ;
; 0.647 ; r_data_out[1]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.768      ;
; 0.651 ; r_byte_counter[1] ; r_data_in[3]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.771      ;
; 0.657 ; r_byte_counter[1] ; r_data_in[2]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.777      ;
; 0.659 ; r_data_in[0]      ; r_data_in[0]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.780      ;
; 0.660 ; r_data_out[0]     ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.781      ;
; 0.668 ; r_byte_counter[2] ; r_data_in[3]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.788      ;
; 0.668 ; r_byte_counter[1] ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.788      ;
; 0.670 ; r_data_in[2]      ; r_data_in[2]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.791      ;
; 0.671 ; r_byte_counter[0] ; r_data_in[2]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.791      ;
; 0.671 ; r_byte_counter[0] ; r_data_in[3]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.791      ;
; 0.676 ; r_byte_counter[2] ; r_data_in[0]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.796      ;
; 0.676 ; r_data_out[5]     ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.796      ;
; 0.683 ; r_byte_counter[1] ; r_data_in[4]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.803      ;
; 0.691 ; r_byte_counter[0] ; r_data_in[7]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.811      ;
; 0.694 ; r_byte_counter[0] ; r_data_in[5]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.814      ;
; 0.701 ; r_byte_counter[2] ; r_data_in[7]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.821      ;
; 0.704 ; r_byte_counter[2] ; r_data_in[5]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.824      ;
; 0.706 ; r_data_out[6]     ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.826      ;
; 0.707 ; r_data_out[1]     ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.827      ;
; 0.718 ; r_byte_counter[0] ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.838      ;
; 0.726 ; r_byte_counter[0] ; r_data_in[0]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.846      ;
; 0.739 ; r_byte_counter[0] ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.860      ;
; 0.739 ; r_byte_counter[0] ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.860      ;
; 0.739 ; r_byte_counter[0] ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.860      ;
; 0.739 ; r_byte_counter[0] ; r_data_out[7]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.860      ;
; 0.739 ; r_byte_counter[0] ; r_data_out[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.860      ;
; 0.739 ; r_byte_counter[0] ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.860      ;
; 0.739 ; r_byte_counter[0] ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.860      ;
; 0.739 ; r_byte_counter[0] ; r_data_out[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.860      ;
; 0.755 ; r_byte_counter[2] ; r_data_in[2]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.875      ;
; 0.760 ; r_byte_counter[2] ; r_data_in[4]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.880      ;
; 0.760 ; r_byte_counter[2] ; r_data_in[1]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.880      ;
; 0.761 ; r_byte_counter[0] ; r_data_in[6]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.881      ;
; 0.774 ; r_byte_counter[2] ; r_buffer          ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.894      ;
; 0.782 ; r_byte_counter[0] ; r_data_in[4]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.902      ;
; 0.786 ; r_byte_counter[0] ; r_data_in[1]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.906      ;
; 0.802 ; r_byte_counter[2] ; r_data_in[6]      ; spi_clk      ; spi_clk     ; 0.000        ; 0.036      ; 0.922      ;
; 0.824 ; r_byte_counter[1] ; r_data_out[6]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.945      ;
; 0.824 ; r_byte_counter[1] ; r_data_out[1]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.945      ;
; 0.824 ; r_byte_counter[1] ; r_data_out[5]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.945      ;
; 0.824 ; r_byte_counter[1] ; r_data_out[2]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.945      ;
; 0.824 ; r_byte_counter[1] ; r_data_out[3]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.945      ;
; 0.824 ; r_byte_counter[1] ; r_data_out[0]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.945      ;
; 0.824 ; r_byte_counter[1] ; r_data_out[4]     ; spi_clk      ; spi_clk     ; 0.000        ; 0.037      ; 0.945      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.865   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.865   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  spi_clk         ; -2.045   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -101.646 ; 0.0   ; 0.0      ; 0.0     ; -87.785             ;
;  clk             ; -75.922  ; 0.000 ; N/A      ; N/A     ; -55.045             ;
;  spi_clk         ; -25.724  ; 0.000 ; N/A      ; N/A     ; -32.740             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; cs                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; spi_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 636      ; 0        ; 0        ; 0        ;
; spi_clk    ; clk      ; 16       ; 0        ; 0        ; 0        ;
; spi_clk    ; spi_clk  ; 124      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 636      ; 0        ; 0        ; 0        ;
; spi_clk    ; clk      ; 16       ; 0        ; 0        ; 0        ;
; spi_clk    ; spi_clk  ; 124      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+----------------------------------------+
; Clock Status Summary                   ;
+---------+---------+------+-------------+
; Target  ; Clock   ; Type ; Status      ;
+---------+---------+------+-------------+
; clk     ; clk     ; Base ; Constrained ;
; spi_clk ; spi_clk ; Base ; Constrained ;
+---------+---------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; button     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cs         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; miso        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; button     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cs         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; miso        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Apr  8 14:19:55 2021
Info: Command: quartus_sta spi -c spi
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 32 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'spi.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name spi_clk spi_clk
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.865
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.865             -75.922 clk 
    Info (332119):    -2.045             -25.724 spi_clk 
Info (332146): Worst-case hold slack is 0.455
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.455               0.000 clk 
    Info (332119):     0.456               0.000 spi_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.045 clk 
    Info (332119):    -3.000             -32.740 spi_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.585
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.585             -67.518 clk 
    Info (332119):    -1.857             -22.840 spi_clk 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clk 
    Info (332119):     0.403               0.000 spi_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.045 clk 
    Info (332119):    -3.000             -32.740 spi_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.588
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.588             -12.661 clk 
    Info (332119):    -0.307              -1.142 spi_clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
    Info (332119):     0.187               0.000 spi_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.861 clk 
    Info (332119):    -3.000             -24.865 spi_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 596 megabytes
    Info: Processing ended: Thu Apr  8 14:19:57 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


