var g_data = {"name":"/home/noname/Documents/project_tiny/Floating_point/Temp_Code/02_rtl/LOPD_16bit.sv","src":"module LOPD_16bit(\n    input logic [15:0]       i_data  ,\n    output logic [3:0]      o_pos_one,\n    output logic            o_zero_flag\n);\n\n\n////////////////////////////////////////////////////////////\n// LOPD_8bit_unit_0\n////////////////////////////////////////////////////////////\nlogic [2:0]         w_pos_one_0;  \nlogic               w_zero_flag_0;\nLOPD_8bit LOPD_8bit_unit_0(\n    .i_data         (i_data[7:0]),\n    .o_pos_one      (w_pos_one_0),\n    .o_zero_flag    (w_zero_flag_0)\n);\n////////////////////////////////////////////////////////////\n// LOPD_8bit_unit_1\n////////////////////////////////////////////////////////////\nlogic [2:0]         w_pos_one_1;  \nlogic               w_zero_flag_1;\nLOPD_8bit LOPD_8bit_unit_1(\n    .i_data         (i_data[15:8]),\n    .o_pos_one      (w_pos_one_1),\n    .o_zero_flag    (w_zero_flag_1)\n);\n\n////////////////////////////////////////////////////////////\n// LOD_16bit_unit\n////////////////////////////////////////////////////////////\nassign o_zero_flag = w_zero_flag_0 & w_zero_flag_1;\nassign o_pos_one[3] = ~(w_zero_flag_1);\nassign o_pos_one[2] = w_zero_flag_1 ? w_pos_one_0[2] : w_pos_one_1[2];\nassign o_pos_one[1] = w_zero_flag_1 ? w_pos_one_0[1] : w_pos_one_1[1];\nassign o_pos_one[0] = w_zero_flag_1 ? w_pos_one_0[0] : w_pos_one_1[0];\n\n// // Bult on the LOPD-4bit\n// logic [1:0] w_one_position_0_0;\n// logic       w_zero_flag_0_0;\n// LOPD_4bit LOPD4BIT_0_0 (\n//     .i_data         (i_data[3:0]),\n//     .o_pos_one      (w_one_position_0_0),\n//     .o_zero_flag    (w_zero_flag_0_0)\n// );\n// logic [1:0] w_one_position_0_1;\n// logic       w_zero_flag_0_1;\n// LOPD_4bit LOPD4BIT_0_1 (\n//     .i_data         (i_data[7:4]),\n//     .o_pos_one      (w_one_position_0_1),\n//     .o_zero_flag    (w_zero_flag_0_1)\n// );\n// logic [1:0] w_one_position_0_2;\n// logic       w_zero_flag_0_2;\n// LOPD_4bit LOPD4BIT_0_2 (\n//     .i_data         (i_data[11:8]),\n//     .o_pos_one      (w_one_position_0_2),\n//     .o_zero_flag    (w_zero_flag_0_2)\n// );\n// logic [1:0] w_one_position_0_3;\n// logic       w_zero_flag_0_3;\n// LOPD_4bit LOPD4BIT_0_3 (\n//     .i_data         (i_data[15:12]),\n//     .o_pos_one      (w_one_position_0_3),\n//     .o_zero_flag    (w_zero_flag_0_3)\n// );\n\n// logic [1:0] w_one_position_1_0;\n// LOPD_4bit LOPD4BIT_1_0 (\n//     .i_data         ({~w_zero_flag_0_3, ~w_zero_flag_0_2, ~w_zero_flag_0_1, ~w_zero_flag_0_2}),\n//     .o_pos_one      (w_one_position_1_0),\n//     .o_zero_flag    (o_zero_flag)\n// );\n\n// always_comb begin : MUX_4_1_LSB\n//     case ({o_pos_one[3], o_pos_one[2]})\n//         2'b00:\n//             o_pos_one[0] = w_one_position_0_0[0];\n//         2'b01:\n//             o_pos_one[0] = w_one_position_0_1[0];\n//         2'b10:\n//             o_pos_one[0] = w_one_position_0_2[0];\n//         2'b11:\n//             o_pos_one[0] = w_one_position_0_3[0];\n//         default: \n//             o_pos_one[0] = 1'b0;\n//     endcase\n// end\n// always_comb begin : MUX_4_1_1\n//     case ({o_pos_one[3], o_pos_one[2]})\n//         2'b00:\n//             o_pos_one[1] = w_one_position_0_0[1];\n//         2'b01:\n//             o_pos_one[1] = w_one_position_0_1[1];\n//         2'b10:\n//             o_pos_one[1] = w_one_position_0_2[1];\n//         2'b11:\n//             o_pos_one[1] = w_one_position_0_3[1];\n//         default: \n//             o_pos_one[1] = 1'b0;\n//     endcase\n// end\n// always_comb begin : OUTPUT_MSB\n//     o_pos_one[2] = w_one_position_1_0[0];\n//     o_pos_one[3] = w_one_position_1_0[1];\n// end\n\nendmodule\n","lang":"verilog"};
processSrcData(g_data);