// Copyright 2017-2018 Espressif Systems (Shanghai) PTE LTD
//
// Licensed under the Apache License, Version 2.0 (the "License");
// you may not use this file except in compliance with the License.
// You may obtain a copy of the License at

//     http://www.apache.org/licenses/LICENSE-2.0
//
// Unless required by applicable law or agreed to in writing, software
// distributed under the License is distributed on an "AS IS" BASIS,
// WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
// See the License for the specific language governing permissions and
// limitations under the License.
#ifndef _SOC_PERIPH_ADDR_H_
#define _SOC_PERIPH_ADDR_H_

#define INTMEM_BASE 0x30000000
#define HPCPUTCP_BASE 0x3FF00000
#define EXTMEM_BASE 0x80000000
#define EXTMEM_CACHE_BASE 0x40000000
#define SYSPERIPH_BASE 0x50100000
#define CPUPERIPH_BASE 0x50000000
#define HPPERIPH2_BASE 0x50020000
#define HPPERIPH0_BASE 0x50040000
#define HPPERIPH1_BASE 0x50060000
#define LPTCM_BASE 0x50080000
#define LPAON_BASE 0x500A0000
#define LPPERIPH0_BASE 0x500B0000
#define LPPERIPH1_BASE 0x500B8000
#define CPU_SUBSYS 0x10000000
#define DR_REG_L2_ROM_BASE (EXTMEM_BASE + 0xFC00000)
#define DR_REG_L2_ROM_CACHE_BASE (EXTMEM_CACHE_BASE + 0xFC00000)
#define DR_REG_TCM_BASE (INTMEM_BASE + 0x100000)
#define DR_REG_L2_MEM_BASE (EXTMEM_BASE + 0xFF00000)
#define DR_REG_L2_MEM_CACHE_BASE (EXTMEM_CACHE_BASE + 0xFF00000)
// #define DR_REG_SDMMC_BASE (SYSPERIPH_BASE + 0x2000)
#define DR_REG_USB_BASE (SYSPERIPH_BASE + 0x80000)
#define DR_REG_USB11OTG_BASE (SYSPERIPH_BASE + 0xC0000)
#define DR_REG_MSPI_MEM_BASE (EXTMEM_BASE + 0x0)
#define DR_REG_MSPI_MEM_CACHE_BASE (EXTMEM_CACHE_BASE + 0x0)
#define DR_REG_DDR_MEM_BASE (EXTMEM_BASE + 0x8000000)
#define DR_REG_DDR_MEM_CACHE_BASE (EXTMEM_CACHE_BASE + 0x8000000)
#define DR_REG_CACHE_BASE (CPUPERIPH_BASE + 0x0)
// #define DR_REG_ICM_CPU_BASE (CPUPERIPH_BASE + 0xA000)
// #define DR_REG_HP_CLKRST_BASE (CPUPERIPH_BASE + 0xB000)
#define DR_REG_HP_SYSCTRL_BASE (CPUPERIPH_BASE + 0xC000)
#define DR_REG_HP_TRACE_CORE0_BASE (CPUPERIPH_BASE + 0xD000)
#define DR_REG_HP_TRACE_CORE1_BASE (CPUPERIPH_BASE + 0xD400)
#define DR_REG_HP_TRACE_CORE2_BASE (CPUPERIPH_BASE + 0xD800)
#define DR_REG_HP_TRACE_CORE3_BASE (CPUPERIPH_BASE + 0xDC00)
#define DR_REG_CORE0_INTERRUPT_BASE (HPCPUTCP_BASE + 0x0)
#define DR_REG_CORE1_INTERRUPT_BASE (HPCPUTCP_BASE + 0x800)
#define DR_REG_CORE2_INTERRUPT_BASE (HPCPUTCP_BASE + 0x1000)
#define DR_REG_CORE3_INTERRUPT_BASE (HPCPUTCP_BASE + 0x1800)
// #define DR_REG_HP_LP_INTERRUPT_BASE (HPCPUTCP_BASE + 0x2000)
// #define DR_REG_HP_PERI_PMS_BASE (HPCPUTCP_BASE + 0x3000)
// #define DR_REG_DMA_PMS_BASE (HPCPUTCP_BASE + 0x3800)
// #define DR_REG_HP_CORE_CTRL_BASE (HPCPUTCP_BASE + 0x4000)
// #define DR_REG_AES_BASE (HPPERIPH2_BASE + 0x0)
// #define DR_REG_SHA_BASE (HPPERIPH2_BASE + 0x1000)
// #define DR_REG_RSA_BASE (HPPERIPH2_BASE + 0x2000)
// #define DR_REG_DS_BASE (HPPERIPH2_BASE + 0x3000)
// #define DR_REG_HM_BASE (HPPERIPH2_BASE + 0x4000)
// #define DR_REG_ECC_MULT_BASE (HPPERIPH2_BASE + 0x5000)
// #define DR_REG_SPI2_BASE (HPPERIPH2_BASE + 0x6000)
// #define DR_REG_SPI3_BASE (HPPERIPH2_BASE + 0x7000)
// #define DR_REG_UART0_BASE (HPPERIPH2_BASE + 0x9000)
// #define DR_REG_UART1_BASE (HPPERIPH2_BASE + 0xA000)
// #define DR_REG_UART2_BASE (HPPERIPH2_BASE + 0xB000)
// #define DR_REG_UART3_BASE (HPPERIPH2_BASE + 0xC000)
// #define DR_REG_UART4_BASE (HPPERIPH2_BASE + 0xD000)
// #define DR_REG_APB_SARADC_BASE (HPPERIPH2_BASE + 0x10000)
// #define DR_REG_PDMA_BASE (HPPERIPH2_BASE + 0x16000)
// #define DR_REG_AUDIO_BASE (HPPERIPH2_BASE + 0x17000)
// #define DR_REG_I2S0_BASE (HPPERIPH2_BASE + 0x18000)
// #define DR_REG_I2S1_BASE (HPPERIPH2_BASE + 0x19000)
// #define DR_REG_I2S2_BASE (HPPERIPH2_BASE + 0x1A000)
// #define DR_REG_PERI2_CLKRST_BASE (HPPERIPH2_BASE + 0x1B000)
// #define DR_REG_I3C_MST_BASE (HPPERIPH2_BASE + 0x1C000)
// #define DR_REG_I3C_MST_MEM_BASE (HPPERIPH2_BASE + 0x1C000)
// #define DR_REG_GDMA_BASE (HPPERIPH0_BASE + 0x0)
// #define DR_REG_ICM_SYS_BASE (HPPERIPH0_BASE + 0x3000)
// #define DR_REG_ICM_SYS_QOS_BASE (HPPERIPH0_BASE + 0x3400)
// #define DR_REG_GMAC_BASE (HPPERIPH0_BASE + 0x4000)
// #define DR_REG_MSPI_ENHANCE0_BASE (HPPERIPH0_BASE + 0x8000)
// #define DR_REG_MSPI_ENHANCE1_BASE (HPPERIPH0_BASE + 0x9000)
// #define DR_REG_MSPI2_BASE (HPPERIPH0_BASE + 0xA000)
// #define DR_REG_DDRC_BASE (HPPERIPH0_BASE + 0xA000)
// #define DR_REG_DDRPHY_BASE (HPPERIPH0_BASE + 0xB000)
// #define DR_REG_SYS_CLKRST_BASE (HPPERIPH0_BASE + 0xC000)
// #define DR_REG_USBPHY_BASE (HPPERIPH0_BASE + 0xD000)
// #define DR_REG_JPEG_BASE (HPPERIPH0_BASE + 0xE000)
// #define DR_REG_PPA_BASE (HPPERIPH0_BASE + 0xF000)
// #define DR_REG_ISP_BASE (HPPERIPH0_BASE + 0x10000)
// #define DR_REG_USBWRAP_BASE (HPPERIPH0_BASE + 0x11000)
// #define DR_REG_SDIO_HINF_BASE (HPPERIPH0_BASE + 0x12000)
// #define DR_REG_SDIO_SLC_BASE (HPPERIPH0_BASE + 0x13000)
// #define DR_REG_SDIO_SLC_HOST_BASE (HPPERIPH0_BASE + 0x14000)
// #define DR_REG_DMA2D_BASE (HPPERIPH0_BASE + 0x15000)
// #define DR_REG_PVT_BASE (HPPERIPH0_BASE + 0x16000)
// #define DR_REG_TIMER_BASE (HPPERIPH1_BASE + 0x0)
// #define DR_REG_SYS_TIMER_BASE (HPPERIPH1_BASE + 0x5000)
// #define DR_REG_LEDC_BASE (HPPERIPH1_BASE + 0x8000)
// #define DR_REG_RMT_BASE (HPPERIPH1_BASE + 0x9000)
// #define DR_REG_CAN0_BASE (HPPERIPH1_BASE + 0xA000)
// #define DR_REG_CAN1_BASE (HPPERIPH1_BASE + 0xB000)
// #define DR_REG_CAN2_BASE (HPPERIPH1_BASE + 0xC000)
// #define DR_REG_I2C0_BASE (HPPERIPH1_BASE + 0xD000)
// #define DR_REG_I2C1_BASE (HPPERIPH1_BASE + 0xE000)
// #define DR_REG_GPIO_BASE (HPPERIPH1_BASE + 0xF000)
// #define DR_REG_GPIO_SD_BASE (HPPERIPH1_BASE + 0xFF00)
// #define DR_REG_IOMUX_DED_BASE (HPPERIPH1_BASE + 0x10000)
// #define DR_REG_TRNG_BASE (HPPERIPH1_BASE + 0x11000)
// #define DR_REG_USB2JTAG_BASE (HPPERIPH1_BASE + 0x12000)
// #define DR_REG_PERI1_CLKRST_BASE (HPPERIPH1_BASE + 0x13000)
// #define DR_REG_I3C_SLV_BASE (HPPERIPH1_BASE + 0x14000)
// #define DR_REG_LP_TCM_ROM_BASE (LPTCM_BASE + 0x0)
// #define DR_REG_LP_TCM_RAM_BASE (LPTCM_BASE + 0x8000)
// #define DR_REG_LP_SYS_BASE (LPAON_BASE + 0x0)
// #define DR_REG_LP_EFUSE_SYSREG_BASE (LPAON_BASE + 0x0)
// #define DR_REG_LP_GPIO_BASE (LPAON_BASE + 0x1000)
// #define DR_REG_LP_HP_INTERRUPT_BASE (LPAON_BASE + 0x2000)
// #define DR_REG_LP_CLKRST_BASE (LPAON_BASE + 0x3000)
// #define DR_REG_LP_MAILBOX_BASE (LPAON_BASE + 0x5000)
// #define DR_REG_LP_EFUSE_BASE (LPAON_BASE + 0x6000)
// #define DR_REG_LP_EFUSE_MEM_BASE (LPAON_BASE + 0x6000)
// #define DR_REG_LP_PERI_PMS_BASE (LPAON_BASE + 0x7000)
// #define DR_REG_LP_TOUCH_BASE (LPPERIPH0_BASE + 0x1000)
// #define DR_REG_LP_WDT_BASE (LPPERIPH0_BASE + 0x2000)
// #define DR_REG_LP_SYS_TMR_BASE (LPPERIPH0_BASE + 0x3000)
// #define DR_REG_LP_ADC_BASE (LPPERIPH1_BASE + 0x0)
// #define DR_REG_LP_I3C_MST_BASE (LPPERIPH1_BASE + 0x1000)
// #define DR_REG_LP_I3C_MST_MEM_BASE (LPPERIPH1_BASE + 0x1000)
// #define DR_REG_LP_TSENS_BASE (LPPERIPH1_BASE + 0x2000)
// #define DR_REG_LP_SPI_BASE (LPPERIPH1_BASE + 0x3000)
// #define DR_REG_LP_UART_BASE (LPPERIPH1_BASE + 0x4000)
// #define DR_REG_LP_I2C_BASE (LPPERIPH1_BASE + 0x5000)
// #define DR_REG_LP_I2S_BASE (LPPERIPH1_BASE + 0x6000)
// #define DR_REG_LP_I3C_SLV_BASE (LPPERIPH1_BASE + 0x7000)
// #define DR_REG_DUMMY_FOR_TEST_BASE (EXTMEM_BASE + 0x4000000)
// #define DR_REG_LP_SYS_DUMMY_BASE (LPAON_BASE + 0x200)
#define DR_REG_MIPI_CSI_MEM_BASE (SYSPERIPH_BASE + 0x0)
// #define DR_REG_MIPI_DSI_MEM_BASE (SYSPERIPH_BASE + 0x1000)
// #define DR_REG_UHCI0_BASE (HPPERIPH2_BASE + 0x8000)
// #define DR_REG_LCD_CAM_BASE (HPPERIPH2_BASE + 0xE000)
// #define DR_REG_MIPI_CSI_HOST_BASE (HPPERIPH0_BASE + 0x1000)
// #define DR_REG_MIPI_CSI_BRIDGE_BASE (HPPERIPH0_BASE + 0x1800)
// #define DR_REG_MIPI_DSI_HOST_BASE (HPPERIPH0_BASE + 0x2000)
// #define DR_REG_MIPI_DSI_BRIDGE_BASE (HPPERIPH0_BASE + 0x2800)
// #define DR_REG_DSPI_MEM_BASE (HPPERIPH0_BASE + 0xA000)
// #define DR_REG_SPI_MEM0_BASE (HPPERIPH0_BASE + 0x8000)
// #define DR_REG_SPI_MEM1_BASE (HPPERIPH0_BASE + 0x9000)
// #define DR_REG_TIMERG0_BASE (HPPERIPH1_BASE + 0x1000)
// #define DR_REG_TIMERG1_BASE (HPPERIPH1_BASE + 0x2000)
// #define DR_REG_TIMERG2_BASE (HPPERIPH1_BASE + 0x3000)
// #define DR_REG_TIMERG3_BASE (HPPERIPH1_BASE + 0x4000)
// #define DR_REG_MCPWM0_BASE (HPPERIPH1_BASE + 0x6000)
// #define DR_REG_MCPWM1_BASE (HPPERIPH1_BASE + 0x7000)
// #define DR_REG_IO_MUX_BASE (HPPERIPH1_BASE + 0x10000)
// #define DR_REG_REGI2C_CTRL_BASE (LPPERIPH0_BASE + 0x7000)
// #define DR_REG_LP_IO_MUX_BASE (LPAON_BASE + 0x4000)
// #define DR_REG_LP_TMR_BASE (LPPERIPH0_BASE + 0x0)

#endif  /* _SOC_PERIPH_ADDR_H_ */
