---
title: "Chapter06_Bipolar Amplifiers"
excerpt: "MicroElectronics_Chap06"

categories:
  - MicroElectronics
tags:
  - [MicroElectronics]

permalink: /categories/MicroElectronics/Chapter06_MicroElectronics

toc: true
toc_sticky: true

date: 2025-05-27
last_modified_at: 2025-05-27
---

# 📘 Chapter 6: Physics of MOS Transistor

## 6.1 Structure of MOSFET
- MOS 구조: 평행판 커패시터 유사
- NMOS 구조 및 심볼

## 6.2 Operation of MOSFET
- 채널 형성 (inversion)
- 전압 의존 저항
- MOSFET의 저항 특성, 게이트 길이/폭의 영향
- Pinch-off, 포화 영역 조건
- 채널 전하 밀도 & 전류 관계
- Triode vs Saturation 구분법
- Channel-length modulation
- Transconductance & Velocity Saturation
- Body effect

## 6.3 MOS Device Models
- Large-Signal 모델 (Triode, Saturation)
- Small-Signal 모델: $$r_o, g_m$$ 표현

## 6.4 PMOS Transistor
- PMOS의 기본 동작과 전류 수식
- PMOS = NMOS + 극성 반전
- PMOS 예제 및 소신호 저항 계산

## 6.5 CMOS Technology
- NMOS + PMOS를 한 기판에 구현
- CMOS 기본 개념 정리

## 6.6 Comparison of Bipolar and CMOS Devices
- 주요 특성 비교

## Summary (6.1–6.6 종합 요약)
- MOSFET 작동 원리 요약
- 소신호/대신호 모델링 핵심
- Region 구분법, $$g_m$$ 식 3가지 등

---

# 6.1 Structure of MOSFET – MOS 트랜지스터의 구조

## ✅ 개념 흐름 요약
MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor)은  
**게이트 전압을 이용해 채널을 형성하고, 전류를 제어하는 전계 효과 트랜지스터**다.

기본 구조는 **MOS 커패시터**와 유사하며, **게이트-산화막-기판**의 형태를 가진다.

---

## ✅ NMOS 트랜지스터 구조

- Substrate: p형 반도체
- Source / Drain: n형 확산 영역
- Gate: 폴리실리콘 or 금속
- Oxide: SiO₂ 절연막 (매우 얇음)

```text
     Gate
      │
   ┌──┴──┐
   │ SiO₂│ ← thin oxide
   └─────┘
Source     Drain
  |          |
  └────p-substrate────┘
```

- 게이트에 **전압을 인가**하면, **산화막 아래에 전도 채널(n형)** 형성

---

## ✅ 평행판 커패시터 모델

MOS 구조는 다음과 같이 **전하 축적 메커니즘**을 설명 가능:

- 유전체: 산화막 (SiO₂)
- 도체: 게이트 (금속), 기판 (반도체)
- 커패시턴스:
  $$
  C_{ox} = \frac{\varepsilon_{ox}}{t_{ox}}
  $$

---

## ✅ MOSFET의 세 단자 + 바디

| 단자      | 설명                      |
|-----------|---------------------------|
| Gate (G)  | 입력 전압 인가            |
| Source (S)| 전류 시작점               |
| Drain (D) | 전류 도착점               |
| Body (B)  | 보통 source에 연결 (p-sub) |

→ 일반적으로 **4단자 소자**지만, 회로에서는 3단자 모델로 많이 사용됨

---

## ✅ NMOS vs PMOS 구조 비교

| NMOS (p-sub)         | PMOS (n-sub)          |
|----------------------|-----------------------|
| 전도 채널: n형        | 전도 채널: p형         |
| 전류: 전자(e⁻)         | 전류: 정공(h⁺)          |
| $$V_{GS} > V_T$$ 조건 | $$V_{SG} > |V_T|$$ 조건 |

---

## ✅ 정리 포인트

| 항목             | 설명                                               |
|------------------|----------------------------------------------------|
| 구조              | Gate–Oxide–Substrate 구조, 평행판 커패시터 유사     |
| 게이트 산화막     | 매우 얇고 고절연, 전계 효과 유도                    |
| 전류 흐름         | 게이트에 의해 형성된 채널을 통해 흐름               |
| 단자 명칭         | Gate / Source / Drain / Body (4단자 구조)           |

> ✅ MOSFET 구조는 **전계 효과에 의한 채널 제어**를 바탕으로  
> 동작하며, **전류 제어가 아닌 전압 제어 소자**라는 것이 핵심이다.

---

# 6.2 Operation of MOSFET – MOSFET의 동작 원리

## ✅ 개념 흐름 요약
MOSFET은 게이트 전압에 따라 채널을 형성하고,  
드레인-소스 간 전류가 **채널을 통해 흐르는 구조**다.

게이트 전압 $$V_{GS}$$의 크기에 따라  
**Cutoff → Triode → Saturation** 영역으로 구분된다.

---

## ✅ 채널 형성: Inversion

- p-sub 기판 위에 $$V_{GS} > V_T$$가 되면,  
  산화막 아래 전자가 모여 **n형 반전층(channel)** 형성

- **Threshold Voltage**:
  - 채널이 처음 형성되는 전압
  - $$V_T = V_{th}$$

---

## ✅ 전류 흐름: 전압 의존 저항 모델

- $$V_{DS}$$가 작을 경우:  
  채널은 균일한 저항 → **Triode 영역**

- $$V_{DS}$$가 커질수록:
  - 드레인 쪽 전계 감소 → **Pinch-off 발생**
  - 더 이상 $$I_D$$가 $$V_{DS}$$에 민감하지 않음 → **Saturation**

---

## ✅ 영역 구분 조건

| 동작 영역     | 조건                                   | 주요 특징                      |
|---------------|----------------------------------------|---------------------------------|
| Cutoff        | $$V_{GS} < V_T$$                       | 채널 형성 안 됨, $$I_D \approx 0$$ |
| Triode (Linear)| $$V_{GS} > V_T$$ and $$V_{DS} < V_{GS} - V_T$$ | 저항처럼 동작                  |
| Saturation    | $$V_{DS} \geq V_{GS} - V_T$$           | 포화 전류 유지                  |

---

## ✅ 전류 수식 요약

### ▪️ Triode Region
$$
I_D = \mu_n C_{ox} \frac{W}{L} \left[ (V_{GS} - V_T)V_{DS} - \frac{1}{2}V_{DS}^2 \right]
$$

### ▪️ Saturation Region
$$
I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T)^2
$$

- $$\mu_n$$: 전자 이동도  
- $$W, L$$: 채널 폭/길이  
- $$C_{ox}$$: 산화막 단위 면적 커패시턴스

---

## ✅ Channel-Length Modulation

- 채널이 **pinch-off 후에도 짧아짐 → $$I_D$$ 증가**

- 보정된 포화 전류 모델:
$$
I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})
$$

- $$\lambda$$: channel-length modulation 계수

---

## ✅ Transconductance ($$g_m$$)

- $$g_m = \frac{dI_D}{dV_{GS}}$$

- 포화영역에서:
$$
g_m = \mu_n C_{ox} \frac{W}{L}(V_{GS} - V_T) = \sqrt{2 K_n I_D}
$$

→ $$g_m$$은 **전류 제어 능력**, 즉 입력 전압 대비 출력 전류의 민감도

---

## ✅ Velocity Saturation

- 짧은 채널에서는 이동도가 전계에 따라 감소함
- 고속 동작 시 고려 필요

---

## ✅ Body Effect

- Source와 Body 간 전압 차이 → $$V_T$$ 증가

- 보정된 임계 전압:
$$
V_T = V_{T0} + \gamma (\sqrt{|\!V_{SB} + 2\phi_F|} - \sqrt{2\phi_F})
$$

- $$\gamma$$: body effect 계수  
- $$\phi_F$$: Fermi 전위

---

## ✅ 정리 포인트

| 항목               | 주요 수식 또는 개념                                      |
|--------------------|-----------------------------------------------------------|
| Triode 전류         | $$I_D = \mu C_{ox} \frac{W}{L}[(V_{GS} - V_T)V_{DS} - \frac{1}{2}V_{DS}^2]$$ |
| Saturation 전류     | $$I_D = \frac{1}{2} \mu C_{ox} \frac{W}{L}(V_{GS} - V_T)^2$$ |
| 채널 길이 보정      | $$(1 + \lambda V_{DS})$$ 항 추가                           |
| Transconductance   | $$g_m = \frac{dI_D}{dV_{GS}} = \mu C_{ox} \frac{W}{L}(V_{GS} - V_T)$$ |
| Body Effect         | $$V_T↑$$ when $$V_{SB} > 0$$ (NMOS 기준)                    |

> ✅ MOSFET 동작은 **게이트 전압에 따른 채널 제어**,  
> 그리고 $$V_{DS}$$에 따른 **운영 영역의 구분**이 핵심이다.

---

# 6.3 MOS Device Models – MOSFET의 회로 모델

## ✅ 개념 흐름 요약
MOSFET을 회로 해석에 활용하기 위해서는 **동작 영역에 따른 등가 모델**이 필요하다.  
크게 **Large-Signal Model**과 **Small-Signal Model**로 나뉜다.

---

## ✅ 1. Large-Signal Model (대신호 모델)

- Triode, Saturation 영역에 따라 $$I_D$$ 수식 다름
- 회로 해석용 **직접적인 전류 계산 모델**

### ▪️ Triode 영역 전류 모델
$$
I_D = \mu_n C_{ox} \frac{W}{L} \left[ (V_{GS} - V_T)V_{DS} - \frac{1}{2}V_{DS}^2 \right]
$$

### ▪️ Saturation 영역 전류 모델
$$
I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})
$$

- $$\lambda$$: channel-length modulation 계수 포함 시  
- 대신호 모델은 SPICE 등 시뮬레이션 도구에서도 활용됨

---

## ✅ 2. Small-Signal Model (소신호 모델)

- 작고 선형적인 $$v_{gs}, v_{ds}$$에 대한 반응 분석
- AC 해석, 주파수 응답, 증폭기 분석에 사용

---

### ▪️ 기본 구성 요소

| 요소       | 수식 또는 설명                        |
|------------|----------------------------------------|
| $$g_m$$     | Transconductance: $$g_m = \frac{\partial I_D}{\partial V_{GS}} = \frac{2 I_D}{V_{OV}}$$ |
| $$r_o$$     | Output resistance: $$r_o = \frac{1}{\lambda I_D}$$ |
| $$v_{gs}$$  | 입력 전압                              |
| $$g_m v_{gs}$$ | 소신호 출력 전류                         |

---

### ▪️ Small-Signal Equivalent Circuit

```text
Gate ●─────┬─────┬───────● Drain
           │     │       │
          ∞Ω    ||r_o    g_m·v_gs → →
           │     │       │
         GND   Source   GND
```

- 입력은 Gate → 무전류 (infinite resistance)
- 출력은 $$g_m v_{gs}$$ 전류 소스 + $$r_o$$ 저항 병렬

---

### ▪️ 소신호 조건

- MOSFET이 **saturation 영역**에서 bias된 경우
- 입력 전압은 작게 진동: $$|v_{gs}| \ll V_{OV}$$
- 출력은 AC로 분석됨

---

## ✅ 파라미터 정리

| 파라미터     | 수식                          | 의미                    |
|--------------|-------------------------------|-------------------------|
| $$g_m$$       | $$\frac{2 I_D}{V_{OV}}$$ 또는 $$\mu C_{ox} \frac{W}{L} (V_{GS} - V_T)$$ | 입력전압 → 출력전류 감도 |
| $$r_o$$       | $$\frac{1}{\lambda I_D}$$     | 출력 전압 → 출력전류 감도 |
| $$V_{OV}$$     | $$V_{GS} - V_T$$              | 오버드라이브 전압         |

---

## ✅ 정리 포인트

| 모델 유형          | 용도                             | 수식 기반                        |
|--------------------|----------------------------------|----------------------------------|
| Large-Signal Model | DC 동작점, 포화/삼극 영역 구분     | $$I_D$$ 계산 수식 위주            |
| Small-Signal Model | AC 분석, 증폭기 해석, $$g_m, r_o$$ 추출 | 선형 등가 회로 기반               |

> ✅ MOSFET 모델링은 **해석 목적(DC vs AC)에 따라 Large/Small 신호 모델을 구분**하고,  
> 특히 소신호 모델은 증폭기 분석에 필수적이다.

---

# 6.4 PMOS Transistor – PMOS 트랜지스터의 물리 및 모델링

## ✅ 개념 흐름 요약
PMOS는 NMOS와 구조적으로 유사하지만,  
**기판이 n형이고, 정공(h⁺)이 전류를 운반**한다는 점에서 차이가 있다.  
모든 전압 조건이 **극성 반전**된다는 점을 기억하자.

---

## ✅ PMOS 구조와 심볼

- Substrate: n형
- Source/Drain: p형 확산
- Gate: 금속 또는 폴리실리콘
- 전류 운반자: 정공(h⁺)

```text
     Gate
      │
     |||   ← SiO₂
      │
Source     Drain
  |          |
  └────n-sub────┘

→ 심볼: ▽ 방향 화살표
```

---

## ✅ 전류 조건 비교

| 항목            | NMOS                          | PMOS                          |
|------------------|-------------------------------|-------------------------------|
| 채널 형성       | $$V_{GS} > V_T$$              | $$V_{SG} > |V_T|$$            |
| 전류 방향       | D → S (전자)                  | S → D (정공)                  |
| 전압 극성       | 양의 전압 기준                | 음의 전압 기준                |

---

## ✅ 전류 수식 (Saturation)

- NMOS와 동일한 형식 (단, 전압 기호 반전):
$$
I_D = \frac{1}{2} \mu_p C_{ox} \frac{W}{L} (V_{SG} - |V_T|)^2 (1 + \lambda V_{SD})
$$

- $$\mu_p$$: 정공 이동도 (NMOS보다 작음)  
- $$V_{SG} = V_S - V_G$$  
- $$V_{SD} = V_S - V_D$$

---

## ✅ Small-Signal 모델에서도 동일

| 파라미터 | 수식                                        |
|----------|---------------------------------------------|
| $$g_m$$   | $$g_m = \frac{2 I_D}{V_{SG} - |V_T|}$$      |
| $$r_o$$   | $$r_o = \frac{1}{\lambda I_D}$$             |

→ NMOS와 완전히 동일한 형식  
→ 단지 **전압과 전류 방향만 반대**

---

## ✅ 예제: PMOS 저항 계산

- PMOS 동작 중인 $$r_o$$는:
$$
r_o = \frac{1}{\lambda I_D}
$$

- $$g_m$$는:
$$
g_m = \frac{2 I_D}{V_{SG} - |V_T|}
$$

→ 증폭기 회로에서 동일한 방식으로 사용 가능

---

## ✅ 정리 포인트

| 항목          | PMOS 기준 설명                                       |
|---------------|------------------------------------------------------|
| 채널 형성      | $$V_{SG} > |V_T|$$                                   |
| 전류 방향      | Source → Drain (정공 흐름)                          |
| 수식 구조      | NMOS와 동일하나 모든 전압 극성이 반대                |
| 주요 파라미터  | $$\mu_p < \mu_n$$ → 느린 전류 응답                   |
| 소신호 등가     | $$g_m, r_o$$ 식 NMOS와 동일하게 적용 가능           |

> ✅ PMOS는 **NMOS 모델에 전압 방향만 반전**하면 되며,  
> 주로 **CMOS 회로의 P-side에 사용**되어 complementary 동작을 구성한다.

---

# 6.5 CMOS Technology – CMOS 기술 개요

## ✅ 개념 흐름 요약
CMOS (Complementary MOS)는 **NMOS + PMOS를 함께 사용**하여  
전력 효율이 뛰어난 디지털 회로를 구성하는 기술이다.

**NMOS는 0 출력에 강하고**, **PMOS는 1 출력에 강하므로**  
두 소자를 상보적으로 조합하면 **고성능 + 저전력** 회로가 된다.

---

## ✅ CMOS 인버터 기본 구조

```text
VDD
 │
PMOS
 │
OUT ──────→
 │
NMOS
 │
GND
```

- 입력이 LOW → PMOS ON, NMOS OFF → 출력 HIGH  
- 입력이 HIGH → PMOS OFF, NMOS ON → 출력 LOW  
- → 완벽한 0 또는 1을 출력하며 **정적 전력 소모 거의 없음**

---

## ✅ 동작 요약

| 입력 | PMOS | NMOS | 출력 |
|------|------|------|------|
| 0    | ON   | OFF  | 1    |
| 1    | OFF  | ON   | 0    |

- 두 소자가 동시에 켜지지 않도록 설계됨

---

## ✅ CMOS 기술의 장점

| 항목           | 설명                                              |
|----------------|---------------------------------------------------|
| 전력 소모       | 정지 상태에서는 거의 0 (정적 소비 전력 ≈ 0)         |
| 속도           | 빠름, fan-out 처리 용이                             |
| 집적도         | 높은 밀도로 회로 구현 가능 (디지털 회로 최적)       |
| 상보성          | NMOS와 PMOS의 전류 전달 특성 보완 → 안정된 출력 구현 |

---

## ✅ CMOS의 주요 응용

- CMOS 인버터, NAND, NOR, XOR 등 **디지털 기본 게이트**
- 마이크로프로세서, SRAM, FPGAs 등 모든 디지털 논리 회로
- 저전력 IC 설계에 필수

---

## ✅ 공정 관점

- 동일 웨이퍼에 **n-well 또는 p-well**을 이용해  
  NMOS와 PMOS를 모두 집적

- 웰 구조:
  - NMOS: p-substrate 위에 제작
  - PMOS: n-well 위에 제작

---

## ✅ 정리 포인트

| 항목             | 요약 내용                                             |
|------------------|------------------------------------------------------|
| 구성             | NMOS + PMOS 상보적 조합                               |
| 주요 특징         | 정적 전력 소모 낮음, 높은 스위칭 속도, 대규모 집적 가능  |
| 인버터 동작       | 입력 반전 + 이상적 HIGH/LOW 출력 구현 가능           |
| 공정 구조         | n-well 또는 twin-well 공정으로 구현                    |

> ✅ CMOS는 오늘날 모든 디지털 IC의 기반이며,  
> **전력 효율 + 스위칭 특성 + 집적성 측면에서 가장 이상적인 기술 플랫폼**이다.

---

# 6.6 Comparison of Bipolar and CMOS Devices – 바이폴라 vs CMOS 비교

## ✅ 개념 흐름 요약
Bipolar(BJT)와 MOSFET(CMOS)은 각기 다른 특성과 장단점을 가진  
**서로 보완적인 전자 소자**다.

어떤 소자를 사용할지는 **속도, 전력, 면적, 공정 비용, 용도** 등에 따라 결정된다.

---

## ✅ 동작 원리 비교

| 항목           | Bipolar (BJT)                       | CMOS (MOSFET)                          |
|----------------|-------------------------------------|----------------------------------------|
| 동작 방식       | 전류 제어 소자                      | 전압 제어 소자                         |
| 주 캐리어       | 소수 캐리어 (electron/hole injection) | 다수 캐리어 (전계에 의한 채널 형성)     |
| 입력 저항       | 낮음                                | 매우 높음                              |
| 전력 소모       | 높음 (정지 상태에도 $$I_B$$ 소모됨)   | 낮음 (정지 상태 정적 전력 ≈ 0)         |
| 스위칭 속도     | 빠름 (high transconductance)        | 느림 (그러나 현대 CMOS는 고속화됨)     |

---

## ✅ 특성 비교

| 특성              | BJT                      | CMOS                            |
|-------------------|--------------------------|---------------------------------|
| 이득 ($$\beta$$)  | 수십~수백                | 없음 (전압 증폭은 $$g_m R_D$$로 결정) |
| 선형성             | 우수                      | 중간 수준                        |
| 소신호 해석        | 정밀함                    | 소신호 $$g_m, r_o$$ 모델 사용      |
| 집적도             | 낮음                      | 매우 높음                         |
| 온도 민감도        | 높음                      | 중간                              |

---

## ✅ 공정 및 집적 측면

- CMOS는 **디지털 회로에 최적화**되어 있으며,
  수백만 개의 트랜지스터를 집적 가능

- BJT는 **아날로그 고정밀 회로**, RF, 고속 통신용에 적합

- 현대 IC는 **BiCMOS**로 양쪽의 장점 결합:
  - 디지털은 CMOS
  - 아날로그/출력단은 BJT 사용

---

## ✅ 용도별 정리

| 용도                     | 적합한 소자 유형      |
|--------------------------|------------------------|
| 디지털 회로              | CMOS                   |
| 고속 RF 증폭기           | Bipolar                |
| 고전류 출력 드라이버     | Bipolar or BiCMOS      |
| 아날로그 연산 증폭기     | Bipolar                |
| 저전력 시스템            | CMOS                   |

---

## ✅ 정리 포인트

| 항목         | 요약 내용                                         |
|--------------|--------------------------------------------------|
| 제어 방식     | BJT는 전류 제어, MOSFET은 전압 제어               |
| 입력 저항     | CMOS가 훨씬 높음                                 |
| 정지 소비 전력 | CMOS는 거의 0, BJT는 상시 $$I_B$$ 소모            |
| 집적도        | CMOS가 훨씬 우수                                 |
| 응용 분야     | CMOS = 디지털, BJT = 아날로그/RF, BiCMOS = 혼합 회로 |

> ✅ BJT와 MOSFET은 각자의 장점이 있으며,  
> 현대 회로에서는 두 기술을 **적절히 혼합하여 최적 성능**을 구현한다.

---

# 📘 Chapter 6 Summary – Physics of MOS Transistor

## ✅ 전체 요약 흐름
MOSFET은 전계 효과에 의해 동작하는 전압 제어 소자로,  
게이트 전압 $$V_{GS}$$를 이용해 채널을 형성하고 $$I_D$$ 전류를 제어한다.

채널 전류의 동작은 **Cutoff, Triode, Saturation** 세 영역으로 구분되며,  
설계 시에는 **소신호/대신호 모델**을 사용하여 해석한다.

---

## ✅ 핵심 개념 요약

| 항목               | 요약 내용                                              |
|--------------------|---------------------------------------------------------|
| 구조                | Gate–Oxide–Semiconductor, 평행판 커패시터 유사 구조     |
| 작동 원리           | 게이트 전압으로 채널 형성, $$V_{GS} > V_T$$ 시 전도 시작 |
| 동작 영역           | Cutoff / Triode / Saturation (조건식 기억)             |
| 전류 수식           | Triode/Saturation 각각 수식 다름 (channel modulation 포함) |
| 소신호 파라미터     | $$g_m = \frac{2I_D}{V_{OV}},\quad r_o = \frac{1}{\lambda I_D}$$ |
| PMOS               | NMOS와 구조 동일, 전압/전류 극성만 반대                 |
| CMOS               | PMOS + NMOS 조합으로 저전력 고성능 회로 구현            |

---

## ✅ 핵심 수식 요약

### ▪️ Triode Region
$$
I_D = \mu_n C_{ox} \frac{W}{L} \left[ (V_{GS} - V_T)V_{DS} - \frac{1}{2}V_{DS}^2 \right]
$$

### ▪️ Saturation Region (with channel-length modulation)
$$
I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})
$$

### ▪️ 소신호 파라미터
- Overdrive 전압: $$V_{OV} = V_{GS} - V_T$$
- 트랜스컨덕턴스: $$g_m = \frac{2 I_D}{V_{OV}}$$
- 출력 저항: $$r_o = \frac{1}{\lambda I_D}$$

---

## ✅ 영역 구분 기준

| 동작 영역 | 조건                                  |
|-----------|---------------------------------------|
| Cutoff    | $$V_{GS} < V_T$$                      |
| Triode    | $$V_{GS} > V_T$$ and $$V_{DS} < V_{OV}$$ |
| Saturation| $$V_{DS} \geq V_{OV}$$                |

---

## ✅ 활용 팁

- 소신호 해석 시 반드시 **saturation 영역에서 바이어싱**
- PMOS는 NMOS 모델을 그대로 쓰되, **전압/전류 방향만 반전**
- CMOS 인버터 동작 구조 완벽히 이해할 것
- $$g_m$$, $$r_o$$는 반드시 손계산 가능하도록 암기!

---

## ✅ 마무리 요약 문장

> ✅ MOSFET 회로 해석의 핵심은 **채널 형성 원리 + 동작 영역 구분 + 모델링 적용**이며,  
> 이들 기반 위에 증폭기, 디지털 회로, CMOS IC까지 확장된다.