# Step Up Verilogへようこそ

このRepositoryは、Vivado HLx IDEを用いてVerilogを学習するN研の初学者向けページです。そのため、読む際にはVivado (出来れば2020.1版をインストールした状態で、かつ起動できる状態でいることが望ましいです。)<br>
N研の計算機にはVivado2020.1がInstallされたサーバが存在するので、許可を得てそこにアクセスして学習することも可能です。
このRepositoryを学習することで、2022年10月現在のWire Segment Reconstruction moduleとTrack Selector module (for HL-LHC ATLAS phase2 upgrade)の構造の理解と文法の理解を達成できます。

### 章の説明
本Repositoryは

```Verilog:title
wire i = 1'b0;
```
```python:title
a = []
```
```html:sample
   <div class="radioWave">
      <p>迷いの中あてなく見上げた空彩る星たちが</p>
      <p>嘘みたいに晴れた朝に繋がることを教えてくれた</p>
   </div>
```