TimeQuest Timing Analyzer report for de0_doorlock_2modes
Tue Apr 11 22:38:06 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'clk'
 45. Fast 1200mV 0C Model Hold: 'clk'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Propagation Delay
 52. Minimum Propagation Delay
 53. Fast 1200mV 0C Model Metastability Report
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; de0_doorlock_2modes                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------+
; SDC File List                                               ;
+-------------------------+--------+--------------------------+
; SDC File Path           ; Status ; Read at                  ;
+-------------------------+--------+--------------------------+
; de0_doorlock_2modes.sdc ; OK     ; Tue Apr 11 22:38:05 2023 ;
+-------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 149.14 MHz ; 149.14 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 13.295 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.593 ; 0.000                             ;
+-------+-------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                              ;
+--------+--------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.295 ; delay:u_delay01|c_cnt[0]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.061     ; 6.639      ;
; 13.337 ; delay:u_delay01|c_cnt[1]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.061     ; 6.597      ;
; 13.367 ; delay:u_delay01|c_cnt[10]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.071     ; 6.557      ;
; 13.371 ; delay:u_delay01|c_cnt[11]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.071     ; 6.553      ;
; 13.438 ; delay:u_delay01|c_cnt[3]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.061     ; 6.496      ;
; 13.441 ; delay:u_delay01|c_cnt[2]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.061     ; 6.493      ;
; 13.490 ; delay:u_delay01|c_cnt[9]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.071     ; 6.434      ;
; 13.516 ; delay:u_delay01|c_cnt[4]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.060     ; 6.419      ;
; 13.525 ; debounce:u_debounce2|cnt[1]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.066     ; 6.404      ;
; 13.527 ; debounce:u_debounce2|cnt[1]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.066     ; 6.402      ;
; 13.552 ; doorlock_2modes:u_doorlock_2modes|a_state.A_OPEN ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.071     ; 6.372      ;
; 13.557 ; debounce:u_debounce2|cnt[1]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.066     ; 6.372      ;
; 13.563 ; debounce:u_debounce2|cnt[1]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.066     ; 6.366      ;
; 13.574 ; delay:u_delay01|c_cnt[5]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.060     ; 6.361      ;
; 13.635 ; delay:u_delay01|c_cnt[6]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.060     ; 6.300      ;
; 13.670 ; debounce:u_debounce2|cnt[0]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.067     ; 6.258      ;
; 13.672 ; debounce:u_debounce2|cnt[0]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.067     ; 6.256      ;
; 13.702 ; debounce:u_debounce2|cnt[0]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.067     ; 6.226      ;
; 13.708 ; debounce:u_debounce2|cnt[0]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.067     ; 6.220      ;
; 13.718 ; debounce:u_debounce2|cnt[4]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.066     ; 6.211      ;
; 13.720 ; debounce:u_debounce2|cnt[4]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.066     ; 6.209      ;
; 13.748 ; delay:u_delay01|c_cnt[8]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.060     ; 6.187      ;
; 13.750 ; debounce:u_debounce2|cnt[4]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.066     ; 6.179      ;
; 13.753 ; delay:u_delay01|c_cnt[13]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.071     ; 6.171      ;
; 13.756 ; debounce:u_debounce2|cnt[4]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.066     ; 6.173      ;
; 13.786 ; debounce:u_debounce2|cnt[2]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.067     ; 6.142      ;
; 13.788 ; debounce:u_debounce2|cnt[2]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.067     ; 6.140      ;
; 13.818 ; debounce:u_debounce2|cnt[2]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.067     ; 6.110      ;
; 13.824 ; debounce:u_debounce2|cnt[2]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.067     ; 6.104      ;
; 13.825 ; delay:u_delay01|c_cnt[7]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.061     ; 6.109      ;
; 13.830 ; debounce:u_debounce2|cnt[3]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.067     ; 6.098      ;
; 13.832 ; debounce:u_debounce2|cnt[3]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.067     ; 6.096      ;
; 13.862 ; debounce:u_debounce2|cnt[3]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.067     ; 6.066      ;
; 13.868 ; debounce:u_debounce2|cnt[3]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.067     ; 6.060      ;
; 14.156 ; delay:u_delay01|c_cnt[12]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.061     ; 5.778      ;
; 14.167 ; debounce:u_debounce2|cnt[5]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.066     ; 5.762      ;
; 14.169 ; debounce:u_debounce2|cnt[5]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.066     ; 5.760      ;
; 14.178 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[4] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.766      ;
; 14.178 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[5] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.766      ;
; 14.178 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[2] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.766      ;
; 14.178 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[3] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.766      ;
; 14.197 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[6] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.747      ;
; 14.197 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[7] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.747      ;
; 14.197 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[8] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.747      ;
; 14.197 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[9] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.747      ;
; 14.197 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[1] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.747      ;
; 14.197 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[0] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.747      ;
; 14.197 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[2] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.747      ;
; 14.197 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[3] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.747      ;
; 14.197 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[4] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.747      ;
; 14.197 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[5] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.747      ;
; 14.199 ; debounce:u_debounce2|cnt[5]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.066     ; 5.730      ;
; 14.205 ; debounce:u_debounce2|cnt[5]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.066     ; 5.724      ;
; 14.224 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[0] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.709      ;
; 14.224 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[1] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.709      ;
; 14.224 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[8] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.709      ;
; 14.224 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[9] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.709      ;
; 14.224 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[7] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.709      ;
; 14.224 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[6] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.709      ;
; 14.233 ; delay:u_delay02|c_cnt[2]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.062     ; 5.700      ;
; 14.262 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[5] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.671      ;
; 14.262 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[4] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.671      ;
; 14.262 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[1] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.671      ;
; 14.262 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[3] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.671      ;
; 14.262 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[2] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.671      ;
; 14.262 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[7] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.671      ;
; 14.262 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[6] ; clk          ; clk         ; 20.000       ; -0.062     ; 5.671      ;
; 14.277 ; debounce:u_debounce2|cnt[7]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.066     ; 5.652      ;
; 14.279 ; debounce:u_debounce2|cnt[7]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.066     ; 5.650      ;
; 14.289 ; delay:u_delay02|c_cnt[1]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.062     ; 5.644      ;
; 14.306 ; delay:u_delay02|c_cnt[0]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.062     ; 5.627      ;
; 14.309 ; delay:u_delay01|c_cnt[16]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.071     ; 5.615      ;
; 14.309 ; debounce:u_debounce2|cnt[7]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.066     ; 5.620      ;
; 14.315 ; debounce:u_debounce2|cnt[7]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.066     ; 5.614      ;
; 14.318 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[0] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.626      ;
; 14.318 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[9] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.626      ;
; 14.318 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[8] ; clk          ; clk         ; 20.000       ; -0.051     ; 5.626      ;
; 14.329 ; debounce:u_debounce2|cnt[6]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.066     ; 5.600      ;
; 14.331 ; debounce:u_debounce2|cnt[6]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.066     ; 5.598      ;
; 14.361 ; debounce:u_debounce2|cnt[6]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.066     ; 5.568      ;
; 14.367 ; debounce:u_debounce2|cnt[6]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.066     ; 5.562      ;
; 14.425 ; debounce:u_debounce2|cnt[9]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.066     ; 5.504      ;
; 14.427 ; debounce:u_debounce2|cnt[9]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.066     ; 5.502      ;
; 14.435 ; delay:u_delay01|c_cnt[15]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.071     ; 5.489      ;
; 14.457 ; debounce:u_debounce2|cnt[9]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.066     ; 5.472      ;
; 14.463 ; debounce:u_debounce2|cnt[9]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.066     ; 5.466      ;
; 14.504 ; delay:u_delay02|c_cnt[4]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.061     ; 5.430      ;
; 14.508 ; debounce:u_debounce2|cnt[8]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.066     ; 5.421      ;
; 14.510 ; debounce:u_debounce2|cnt[8]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.066     ; 5.419      ;
; 14.523 ; delay:u_delay02|c_cnt[9]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.058     ; 5.414      ;
; 14.540 ; debounce:u_debounce2|cnt[8]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.066     ; 5.389      ;
; 14.543 ; debounce:u_debounce2|cnt[10]                     ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.066     ; 5.386      ;
; 14.545 ; debounce:u_debounce2|cnt[10]                     ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.066     ; 5.384      ;
; 14.546 ; debounce:u_debounce2|cnt[8]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.066     ; 5.383      ;
; 14.567 ; delay:u_delay02|c_cnt[3]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.061     ; 5.367      ;
; 14.575 ; debounce:u_debounce2|cnt[10]                     ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.066     ; 5.354      ;
; 14.577 ; delay:u_delay01|c_cnt[14]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.071     ; 5.347      ;
; 14.581 ; debounce:u_debounce2|cnt[10]                     ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.066     ; 5.348      ;
; 14.585 ; delay:u_delay01|c_cnt[17]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.071     ; 5.339      ;
; 14.599 ; delay:u_delay02|c_cnt[10]                        ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.058     ; 5.338      ;
+--------+--------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                  ;
+-------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; doorlock_2modes:u_doorlock_2modes|pw_length      ; doorlock_2modes:u_doorlock_2modes|pw_length       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET3 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET3  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET2 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET2  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET1 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET1  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; doorlock_2modes:u_doorlock_2modes|s_state.S_IDLE ; doorlock_2modes:u_doorlock_2modes|s_state.S_IDLE  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; doorlock_2modes:u_doorlock_2modes|s_state.S_RDY  ; doorlock_2modes:u_doorlock_2modes|s_state.S_RDY   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; doorlock_2modes:u_doorlock_2modes|g_state        ; doorlock_2modes:u_doorlock_2modes|g_state         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; debounce:u_debounce2|state.S_ZERO                ; debounce:u_debounce2|state.S_ZERO                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; debounce:u_debounce2|state.S_WAIT1               ; debounce:u_debounce2|state.S_WAIT1                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; debounce:u_debounce2|state.S_WAIT0               ; debounce:u_debounce2|state.S_WAIT0                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; debounce:u_debounce2|state.S_ONE                 ; debounce:u_debounce2|state.S_ONE                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[27]                        ; delay:u_delay01|c_cnt[27]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[21]                        ; delay:u_delay01|c_cnt[21]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[20]                        ; delay:u_delay01|c_cnt[20]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[19]                        ; delay:u_delay01|c_cnt[19]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[18]                        ; delay:u_delay01|c_cnt[18]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[17]                        ; delay:u_delay01|c_cnt[17]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[16]                        ; delay:u_delay01|c_cnt[16]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[15]                        ; delay:u_delay01|c_cnt[15]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[14]                        ; delay:u_delay01|c_cnt[14]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[13]                        ; delay:u_delay01|c_cnt[13]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[11]                        ; delay:u_delay01|c_cnt[11]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[10]                        ; delay:u_delay01|c_cnt[10]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[9]                         ; delay:u_delay01|c_cnt[9]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[27]                        ; delay:u_delay02|c_cnt[27]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[26]                        ; delay:u_delay02|c_cnt[26]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[25]                        ; delay:u_delay02|c_cnt[25]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[24]                        ; delay:u_delay02|c_cnt[24]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[23]                        ; delay:u_delay02|c_cnt[23]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[22]                        ; delay:u_delay02|c_cnt[22]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[21]                        ; delay:u_delay02|c_cnt[21]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[20]                        ; delay:u_delay02|c_cnt[20]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[19]                        ; delay:u_delay02|c_cnt[19]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[18]                        ; delay:u_delay02|c_cnt[18]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[17]                        ; delay:u_delay02|c_cnt[17]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[16]                        ; delay:u_delay02|c_cnt[16]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[15]                        ; delay:u_delay02|c_cnt[15]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[14]                        ; delay:u_delay02|c_cnt[14]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[13]                        ; delay:u_delay02|c_cnt[13]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[12]                        ; delay:u_delay02|c_cnt[12]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[11]                        ; delay:u_delay02|c_cnt[11]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[10]                        ; delay:u_delay02|c_cnt[10]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[9]                         ; delay:u_delay02|c_cnt[9]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[8]                         ; delay:u_delay02|c_cnt[8]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[7]                         ; delay:u_delay02|c_cnt[7]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[6]                         ; delay:u_delay02|c_cnt[6]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[5]                         ; delay:u_delay02|c_cnt[5]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[4]                         ; delay:u_delay02|c_cnt[4]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[3]                         ; delay:u_delay02|c_cnt[3]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[2]                         ; delay:u_delay02|c_cnt[2]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[1]                         ; delay:u_delay02|c_cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay02|c_cnt[0]                         ; delay:u_delay02|c_cnt[0]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:u_debounce1|state.S_WAIT0               ; debounce:u_debounce1|state.S_WAIT0                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:u_debounce1|state.S_ZERO                ; debounce:u_debounce1|state.S_ZERO                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|state.S_ONE                  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; debounce:u_debounce1|state.S_WAIT1               ; debounce:u_debounce1|state.S_WAIT1                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[25]                        ; delay:u_delay01|c_cnt[25]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[24]                        ; delay:u_delay01|c_cnt[24]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[23]                        ; delay:u_delay01|c_cnt[23]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[22]                        ; delay:u_delay01|c_cnt[22]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[12]                        ; delay:u_delay01|c_cnt[12]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[8]                         ; delay:u_delay01|c_cnt[8]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[7]                         ; delay:u_delay01|c_cnt[7]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[6]                         ; delay:u_delay01|c_cnt[6]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[5]                         ; delay:u_delay01|c_cnt[5]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[4]                         ; delay:u_delay01|c_cnt[4]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[3]                         ; delay:u_delay01|c_cnt[3]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[2]                         ; delay:u_delay01|c_cnt[2]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[1]                         ; delay:u_delay01|c_cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[0]                         ; delay:u_delay01|c_cnt[0]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; delay:u_delay01|c_cnt[26]                        ; delay:u_delay01|c_cnt[26]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; doorlock_2modes:u_doorlock_2modes|a_state.A_IDLE ; doorlock_2modes:u_doorlock_2modes|a_state.A_IDLE  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW1  ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW1   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW2  ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW2   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; doorlock_2modes:u_doorlock_2modes|a_state.A_ERR  ; doorlock_2modes:u_doorlock_2modes|a_state.A_ERR   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW3  ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW3   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.374 ; debounce:u_debounce2|state.S_WAIT1               ; debounce:u_debounce2|state.S_ONE                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; doorlock_2modes:u_doorlock_2modes|set_pw_1[6]    ; doorlock_2modes:u_doorlock_2modes|pw_1[6]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; doorlock_2modes:u_doorlock_2modes|set_pw_1[4]    ; doorlock_2modes:u_doorlock_2modes|pw_1[4]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.377 ; doorlock_2modes:u_doorlock_2modes|set_pw_1[2]    ; doorlock_2modes:u_doorlock_2modes|pw_1[2]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.595      ;
; 0.386 ; doorlock_2modes:u_doorlock_2modes|a_state.A_IDLE ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW1   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.604      ;
; 0.394 ; debounce:u_debounce2|state.S_ONE                 ; debounce:u_debounce2|state.S_WAIT0                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW2  ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW3   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.612      ;
; 0.395 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW2  ; doorlock_2modes:u_doorlock_2modes|a_state.A_CHECK ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.398 ; debounce:u_debounce1|state.S_WAIT0               ; debounce:u_debounce1|state.S_ZERO                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.616      ;
; 0.399 ; debounce:u_debounce1|state.S_WAIT0               ; edge_detection:u_edge_detection1|state            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.617      ;
; 0.404 ; debounce:u_debounce2|state.S_WAIT0               ; debounce:u_debounce2|state.S_ZERO                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.623      ;
; 0.418 ; debounce:u_debounce2|state.S_ZERO                ; debounce:u_debounce2|state.S_WAIT1                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.637      ;
; 0.419 ; debounce:u_debounce2|state.S_ZERO                ; doorlock_2modes:u_doorlock_2modes|g_state         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.638      ;
; 0.424 ; debounce:u_debounce2|state.S_ZERO                ; edge_detection:u_edge_detection2|state            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.643      ;
; 0.444 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|cnt[10]                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.662      ;
; 0.449 ; delay:u_delay02|c_state                          ; delay:u_delay02|c_cnt[4]                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.667      ;
; 0.451 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|cnt[16]                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.669      ;
; 0.455 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|cnt[9]                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.673      ;
; 0.455 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|state.S_WAIT0                ; clk          ; clk         ; 0.000        ; 0.061      ; 0.673      ;
; 0.455 ; delay:u_delay02|c_state                          ; delay:u_delay02|c_cnt[25]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.673      ;
; 0.456 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|cnt[17]                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.674      ;
; 0.460 ; delay:u_delay02|c_state                          ; delay:u_delay02|c_cnt[26]                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.678      ;
; 0.489 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW3  ; doorlock_2modes:u_doorlock_2modes|a_state.A_CHECK ; clk          ; clk         ; 0.000        ; 0.061      ; 0.707      ;
; 0.516 ; doorlock_2modes:u_doorlock_2modes|set_pw_1[5]    ; doorlock_2modes:u_doorlock_2modes|pw_1[5]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.734      ;
+-------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                 ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                            ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[10]                         ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[11]                         ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[13]                         ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[15]                         ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[16]                         ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[17]                         ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[19]                         ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[20]                         ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[21]                         ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[27]                         ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[9]                          ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[15]                         ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[19]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[0]                       ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[10]                      ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[13]                      ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[15]                      ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[16]                      ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[17]                      ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[18]                      ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[19]                      ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[1]                       ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[2]                       ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[3]                       ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[4]                       ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[5]                       ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[6]                       ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[7]                       ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[8]                       ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[9]                       ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_ONE                  ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_WAIT0                ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_WAIT1                ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_ZERO                 ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[0]                          ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[14]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[18]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[1]                          ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[22]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[23]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[24]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[25]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[26]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[2]                          ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[3]                          ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_state                           ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[10]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[11]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[16]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[17]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[18]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[20]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[21]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[22]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[23]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[24]                         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[3]                          ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[5]                          ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[9]                          ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_ALARM ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_CHECK ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_ERR   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_IDLE  ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_OPEN  ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW1   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW2   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW3   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|g_state         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_1[8]         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_1[9]         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[1]         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[2]         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[3]         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[4]         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[5]         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[6]         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_3[1]         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_3[2]         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_3[3]         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_3[4]         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_3[5]         ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_length       ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|s_state.S_IDLE  ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|s_state.S_RDY   ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET1  ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET2  ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET3  ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|set_pw_1[0]     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|set_pw_1[8]     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|set_pw_1[9]     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw1[5]     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw1[6]     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw1[7]     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw1[8]     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw1[9]     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[0]     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[1]     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[2]     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[3]     ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[4]     ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; number[*]  ; clk        ; 6.772 ; 7.255 ; Rise       ; clk             ;
;  number[0] ; clk        ; 6.772 ; 7.255 ; Rise       ; clk             ;
;  number[1] ; clk        ; 5.684 ; 6.237 ; Rise       ; clk             ;
;  number[2] ; clk        ; 5.737 ; 6.255 ; Rise       ; clk             ;
;  number[3] ; clk        ; 5.562 ; 6.095 ; Rise       ; clk             ;
;  number[4] ; clk        ; 5.898 ; 6.464 ; Rise       ; clk             ;
;  number[5] ; clk        ; 6.696 ; 7.192 ; Rise       ; clk             ;
;  number[6] ; clk        ; 6.631 ; 7.105 ; Rise       ; clk             ;
;  number[7] ; clk        ; 6.359 ; 6.963 ; Rise       ; clk             ;
;  number[8] ; clk        ; 6.720 ; 7.217 ; Rise       ; clk             ;
;  number[9] ; clk        ; 6.449 ; 7.041 ; Rise       ; clk             ;
; sharp      ; clk        ; 1.972 ; 2.467 ; Rise       ; clk             ;
; star       ; clk        ; 2.178 ; 2.700 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; number[*]  ; clk        ; -1.181 ; -1.654 ; Rise       ; clk             ;
;  number[0] ; clk        ; -1.399 ; -1.927 ; Rise       ; clk             ;
;  number[1] ; clk        ; -1.416 ; -1.921 ; Rise       ; clk             ;
;  number[2] ; clk        ; -1.181 ; -1.654 ; Rise       ; clk             ;
;  number[3] ; clk        ; -1.319 ; -1.824 ; Rise       ; clk             ;
;  number[4] ; clk        ; -1.463 ; -1.982 ; Rise       ; clk             ;
;  number[5] ; clk        ; -1.393 ; -1.927 ; Rise       ; clk             ;
;  number[6] ; clk        ; -1.297 ; -1.802 ; Rise       ; clk             ;
;  number[7] ; clk        ; -1.322 ; -1.825 ; Rise       ; clk             ;
;  number[8] ; clk        ; -1.401 ; -1.922 ; Rise       ; clk             ;
;  number[9] ; clk        ; -1.475 ; -1.991 ; Rise       ; clk             ;
; sharp      ; clk        ; -1.483 ; -1.997 ; Rise       ; clk             ;
; star       ; clk        ; -1.680 ; -2.211 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; alarm       ; clk        ; 6.567 ; 6.529 ; Rise       ; clk             ;
; mode_active ; clk        ; 6.366 ; 6.430 ; Rise       ; clk             ;
; mode_set    ; clk        ; 6.430 ; 6.366 ; Rise       ; clk             ;
; open        ; clk        ; 6.340 ; 6.248 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; alarm       ; clk        ; 6.415 ; 6.373 ; Rise       ; clk             ;
; mode_active ; clk        ; 6.217 ; 6.284 ; Rise       ; clk             ;
; mode_set    ; clk        ; 6.284 ; 6.217 ; Rise       ; clk             ;
; open        ; clk        ; 6.197 ; 6.104 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; number[0]  ; fnd_on[0]   ; 11.463 ; 11.594 ; 12.016 ; 12.108 ;
; number[0]  ; fnd_on[1]   ; 11.504 ; 11.450 ; 12.097 ; 11.894 ;
; number[0]  ; fnd_on[2]   ; 11.511 ; 11.347 ; 12.004 ; 11.943 ;
; number[0]  ; fnd_on[3]   ; 11.544 ; 11.442 ; 12.082 ; 11.975 ;
; number[0]  ; fnd_on[4]   ; 11.527 ; 11.459 ; 12.118 ; 11.923 ;
; number[0]  ; fnd_on[5]   ; 11.253 ; 10.704 ; 11.320 ; 11.671 ;
; number[0]  ; fnd_on[6]   ; 11.238 ; 11.160 ; 11.777 ; 11.694 ;
; number[1]  ; fnd_on[0]   ; 11.083 ; 11.214 ; 11.651 ; 11.743 ;
; number[1]  ; fnd_on[1]   ; 11.124 ; 11.070 ; 11.732 ; 11.529 ;
; number[1]  ; fnd_on[2]   ; 11.131 ; 10.967 ; 11.639 ; 11.578 ;
; number[1]  ; fnd_on[3]   ; 11.164 ; 11.062 ; 11.717 ; 11.610 ;
; number[1]  ; fnd_on[4]   ; 11.147 ; 11.079 ; 11.753 ; 11.558 ;
; number[1]  ; fnd_on[5]   ; 10.873 ; 10.365 ; 10.955 ; 11.306 ;
; number[1]  ; fnd_on[6]   ; 10.858 ; 10.780 ; 11.412 ; 11.329 ;
; number[2]  ; fnd_on[0]   ; 11.566 ; 11.697 ; 12.094 ; 12.186 ;
; number[2]  ; fnd_on[1]   ; 11.607 ; 11.553 ; 12.175 ; 11.972 ;
; number[2]  ; fnd_on[2]   ; 11.614 ; 11.450 ; 12.082 ; 12.021 ;
; number[2]  ; fnd_on[3]   ; 11.647 ; 11.545 ; 12.160 ; 12.053 ;
; number[2]  ; fnd_on[4]   ; 11.630 ; 11.562 ; 12.196 ; 12.001 ;
; number[2]  ; fnd_on[5]   ; 11.356 ; 10.807 ; 11.398 ; 11.749 ;
; number[2]  ; fnd_on[6]   ; 11.341 ; 11.263 ; 11.855 ; 11.772 ;
; number[3]  ; fnd_on[0]   ; 11.606 ; 11.737 ; 12.177 ; 12.269 ;
; number[3]  ; fnd_on[1]   ; 11.647 ; 11.593 ; 12.258 ; 12.055 ;
; number[3]  ; fnd_on[2]   ; 11.654 ; 11.490 ; 12.165 ; 12.104 ;
; number[3]  ; fnd_on[3]   ; 11.687 ; 11.585 ; 12.243 ; 12.136 ;
; number[3]  ; fnd_on[4]   ; 11.670 ; 11.602 ; 12.279 ; 12.084 ;
; number[3]  ; fnd_on[5]   ; 11.396 ; 10.847 ; 11.481 ; 11.832 ;
; number[3]  ; fnd_on[6]   ; 11.381 ; 11.303 ; 11.938 ; 11.855 ;
; number[4]  ; fnd_on[0]   ; 11.329 ; 11.460 ; 11.894 ; 11.986 ;
; number[4]  ; fnd_on[1]   ; 11.370 ; 11.316 ; 11.975 ; 11.772 ;
; number[4]  ; fnd_on[2]   ; 11.377 ; 11.213 ; 11.882 ; 11.821 ;
; number[4]  ; fnd_on[3]   ; 11.410 ; 11.308 ; 11.960 ; 11.853 ;
; number[4]  ; fnd_on[4]   ; 11.393 ; 11.325 ; 11.996 ; 11.801 ;
; number[4]  ; fnd_on[5]   ; 11.119 ; 10.570 ; 11.198 ; 11.549 ;
; number[4]  ; fnd_on[6]   ; 11.104 ; 11.026 ; 11.655 ; 11.572 ;
; number[5]  ; fnd_on[0]   ; 11.136 ; 11.267 ; 11.700 ; 11.792 ;
; number[5]  ; fnd_on[1]   ; 11.177 ; 11.123 ; 11.781 ; 11.578 ;
; number[5]  ; fnd_on[2]   ; 11.184 ; 11.020 ; 11.688 ; 11.627 ;
; number[5]  ; fnd_on[3]   ; 11.217 ; 11.115 ; 11.766 ; 11.659 ;
; number[5]  ; fnd_on[4]   ; 11.200 ; 11.132 ; 11.802 ; 11.607 ;
; number[5]  ; fnd_on[5]   ; 10.926 ; 10.402 ; 11.004 ; 11.355 ;
; number[5]  ; fnd_on[6]   ; 10.911 ; 10.833 ; 11.461 ; 11.378 ;
; number[6]  ; fnd_on[0]   ; 11.781 ; 11.912 ; 12.233 ; 12.325 ;
; number[6]  ; fnd_on[1]   ; 11.822 ; 11.768 ; 12.314 ; 12.111 ;
; number[6]  ; fnd_on[2]   ; 11.829 ; 11.665 ; 12.221 ; 12.160 ;
; number[6]  ; fnd_on[3]   ; 11.862 ; 11.760 ; 12.299 ; 12.192 ;
; number[6]  ; fnd_on[4]   ; 11.845 ; 11.777 ; 12.335 ; 12.140 ;
; number[6]  ; fnd_on[5]   ; 11.571 ; 11.022 ; 11.537 ; 11.888 ;
; number[6]  ; fnd_on[6]   ; 11.556 ; 11.478 ; 11.994 ; 11.911 ;
; number[7]  ; fnd_on[0]   ; 11.252 ; 11.383 ; 11.738 ; 11.830 ;
; number[7]  ; fnd_on[1]   ; 11.293 ; 11.239 ; 11.819 ; 11.616 ;
; number[7]  ; fnd_on[2]   ; 11.300 ; 11.136 ; 11.726 ; 11.665 ;
; number[7]  ; fnd_on[3]   ; 11.333 ; 11.231 ; 11.804 ; 11.697 ;
; number[7]  ; fnd_on[4]   ; 11.316 ; 11.248 ; 11.840 ; 11.645 ;
; number[7]  ; fnd_on[5]   ; 11.042 ; 10.493 ; 11.042 ; 11.393 ;
; number[7]  ; fnd_on[6]   ; 11.027 ; 10.949 ; 11.499 ; 11.416 ;
; number[8]  ; fnd_on[0]   ; 11.591 ; 11.722 ; 12.092 ; 12.184 ;
; number[8]  ; fnd_on[1]   ; 11.632 ; 11.578 ; 12.173 ; 11.970 ;
; number[8]  ; fnd_on[2]   ; 11.639 ; 11.475 ; 12.080 ; 12.019 ;
; number[8]  ; fnd_on[3]   ; 11.672 ; 11.570 ; 12.158 ; 12.051 ;
; number[8]  ; fnd_on[4]   ; 11.655 ; 11.587 ; 12.194 ; 11.999 ;
; number[8]  ; fnd_on[5]   ; 11.381 ; 10.832 ; 11.396 ; 11.747 ;
; number[8]  ; fnd_on[6]   ; 11.366 ; 11.288 ; 11.853 ; 11.770 ;
; number[9]  ; fnd_on[0]   ; 11.484 ; 11.615 ; 11.980 ; 12.072 ;
; number[9]  ; fnd_on[1]   ; 11.525 ; 11.471 ; 12.061 ; 11.858 ;
; number[9]  ; fnd_on[2]   ; 11.532 ; 11.368 ; 11.968 ; 11.907 ;
; number[9]  ; fnd_on[3]   ; 11.565 ; 11.463 ; 12.046 ; 11.939 ;
; number[9]  ; fnd_on[4]   ; 11.548 ; 11.480 ; 12.082 ; 11.887 ;
; number[9]  ; fnd_on[5]   ; 11.274 ; 10.725 ; 11.284 ; 11.635 ;
; number[9]  ; fnd_on[6]   ; 11.259 ; 11.181 ; 11.741 ; 11.658 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; number[0]  ; fnd_on[0]   ; 8.200 ; 8.257 ; 8.666 ; 8.804 ;
; number[0]  ; fnd_on[1]   ; 8.271 ; 8.089 ; 8.750 ; 8.633 ;
; number[0]  ; fnd_on[2]   ; 8.245 ; 8.030 ; 8.681 ; 8.598 ;
; number[0]  ; fnd_on[3]   ; 8.223 ; 8.087 ; 8.737 ; 8.634 ;
; number[0]  ; fnd_on[4]   ; 8.251 ; 8.176 ; 8.784 ; 8.630 ;
; number[0]  ; fnd_on[5]   ; 7.923 ; 7.788 ; 8.430 ; 8.361 ;
; number[0]  ; fnd_on[6]   ; 7.937 ; 7.797 ; 8.431 ; 8.358 ;
; number[1]  ; fnd_on[0]   ; 8.135 ; 8.241 ; 8.570 ; 8.708 ;
; number[1]  ; fnd_on[1]   ; 8.206 ; 8.103 ; 8.670 ; 8.537 ;
; number[1]  ; fnd_on[2]   ; 8.180 ; 8.072 ; 8.726 ; 8.502 ;
; number[1]  ; fnd_on[3]   ; 8.209 ; 8.101 ; 8.676 ; 8.538 ;
; number[1]  ; fnd_on[4]   ; 8.265 ; 8.111 ; 8.688 ; 8.626 ;
; number[1]  ; fnd_on[5]   ; 7.919 ; 7.828 ; 8.386 ; 8.265 ;
; number[1]  ; fnd_on[6]   ; 7.909 ; 7.826 ; 8.377 ; 8.262 ;
; number[2]  ; fnd_on[0]   ; 8.195 ; 8.301 ; 8.616 ; 8.754 ;
; number[2]  ; fnd_on[1]   ; 8.266 ; 8.163 ; 8.716 ; 8.583 ;
; number[2]  ; fnd_on[2]   ; 8.240 ; 8.187 ; 8.824 ; 8.548 ;
; number[2]  ; fnd_on[3]   ; 8.269 ; 8.161 ; 8.722 ; 8.584 ;
; number[2]  ; fnd_on[4]   ; 8.408 ; 8.171 ; 8.734 ; 8.773 ;
; number[2]  ; fnd_on[5]   ; 7.979 ; 7.888 ; 8.432 ; 8.311 ;
; number[2]  ; fnd_on[6]   ; 7.969 ; 7.886 ; 8.423 ; 8.308 ;
; number[3]  ; fnd_on[0]   ; 8.254 ; 8.392 ; 8.875 ; 8.932 ;
; number[3]  ; fnd_on[1]   ; 8.338 ; 8.221 ; 8.946 ; 8.764 ;
; number[3]  ; fnd_on[2]   ; 8.269 ; 8.186 ; 8.920 ; 8.705 ;
; number[3]  ; fnd_on[3]   ; 8.325 ; 8.222 ; 8.898 ; 8.762 ;
; number[3]  ; fnd_on[4]   ; 8.372 ; 8.218 ; 8.926 ; 8.851 ;
; number[3]  ; fnd_on[5]   ; 8.018 ; 7.949 ; 8.598 ; 8.463 ;
; number[3]  ; fnd_on[6]   ; 8.019 ; 7.946 ; 8.612 ; 8.472 ;
; number[4]  ; fnd_on[0]   ; 8.070 ; 8.127 ; 8.545 ; 8.683 ;
; number[4]  ; fnd_on[1]   ; 8.141 ; 7.959 ; 8.629 ; 8.512 ;
; number[4]  ; fnd_on[2]   ; 8.115 ; 7.900 ; 8.560 ; 8.477 ;
; number[4]  ; fnd_on[3]   ; 8.093 ; 7.957 ; 8.616 ; 8.513 ;
; number[4]  ; fnd_on[4]   ; 8.121 ; 8.046 ; 8.663 ; 8.509 ;
; number[4]  ; fnd_on[5]   ; 7.793 ; 7.658 ; 8.309 ; 8.240 ;
; number[4]  ; fnd_on[6]   ; 7.807 ; 7.667 ; 8.310 ; 8.237 ;
; number[5]  ; fnd_on[0]   ; 8.047 ; 8.167 ; 8.615 ; 8.727 ;
; number[5]  ; fnd_on[1]   ; 8.091 ; 8.012 ; 8.688 ; 8.517 ;
; number[5]  ; fnd_on[2]   ; 8.099 ; 7.936 ; 8.629 ; 8.565 ;
; number[5]  ; fnd_on[3]   ; 8.094 ; 8.029 ; 8.702 ; 8.509 ;
; number[5]  ; fnd_on[4]   ; 8.102 ; 8.043 ; 8.738 ; 8.521 ;
; number[5]  ; fnd_on[5]   ; 7.793 ; 7.870 ; 8.453 ; 8.259 ;
; number[5]  ; fnd_on[6]   ; 7.798 ; 7.699 ; 8.362 ; 8.244 ;
; number[6]  ; fnd_on[0]   ; 8.700 ; 9.048 ; 9.352 ; 9.253 ;
; number[6]  ; fnd_on[1]   ; 8.804 ; 8.663 ; 9.214 ; 9.082 ;
; number[6]  ; fnd_on[2]   ; 8.771 ; 8.888 ; 9.446 ; 9.042 ;
; number[6]  ; fnd_on[3]   ; 8.801 ; 8.832 ; 9.441 ; 9.077 ;
; number[6]  ; fnd_on[4]   ; 8.825 ; 8.671 ; 9.235 ; 9.090 ;
; number[6]  ; fnd_on[5]   ; 8.513 ; 8.385 ; 8.924 ; 8.805 ;
; number[6]  ; fnd_on[6]   ; 8.512 ; 8.390 ; 8.922 ; 8.809 ;
; number[7]  ; fnd_on[0]   ; 7.993 ; 8.540 ; 8.877 ; 8.612 ;
; number[7]  ; fnd_on[1]   ; 8.097 ; 7.956 ; 8.573 ; 8.441 ;
; number[7]  ; fnd_on[2]   ; 8.064 ; 8.341 ; 8.971 ; 8.401 ;
; number[7]  ; fnd_on[3]   ; 8.094 ; 8.324 ; 8.966 ; 8.436 ;
; number[7]  ; fnd_on[4]   ; 8.118 ; 7.964 ; 8.594 ; 8.449 ;
; number[7]  ; fnd_on[5]   ; 7.806 ; 7.678 ; 8.283 ; 8.164 ;
; number[7]  ; fnd_on[6]   ; 7.805 ; 7.683 ; 8.281 ; 8.168 ;
; number[8]  ; fnd_on[0]   ; 7.845 ; 7.957 ; 8.366 ; 8.487 ;
; number[8]  ; fnd_on[1]   ; 7.918 ; 7.786 ; 8.448 ; 8.316 ;
; number[8]  ; fnd_on[2]   ; 7.916 ; 7.746 ; 8.437 ; 8.276 ;
; number[8]  ; fnd_on[3]   ; 7.946 ; 7.781 ; 8.467 ; 8.311 ;
; number[8]  ; fnd_on[4]   ; 7.939 ; 7.794 ; 8.469 ; 8.324 ;
; number[8]  ; fnd_on[5]   ; 7.628 ; 7.509 ; 8.158 ; 8.039 ;
; number[8]  ; fnd_on[6]   ; 7.626 ; 7.513 ; 8.156 ; 8.043 ;
; number[9]  ; fnd_on[0]   ; 8.112 ; 8.253 ; 8.675 ; 8.761 ;
; number[9]  ; fnd_on[1]   ; 8.214 ; 8.075 ; 8.722 ; 8.590 ;
; number[9]  ; fnd_on[2]   ; 8.183 ; 8.042 ; 8.746 ; 8.550 ;
; number[9]  ; fnd_on[3]   ; 8.213 ; 8.077 ; 8.776 ; 8.585 ;
; number[9]  ; fnd_on[4]   ; 8.235 ; 8.083 ; 8.743 ; 8.598 ;
; number[9]  ; fnd_on[5]   ; 7.924 ; 7.797 ; 8.432 ; 8.313 ;
; number[9]  ; fnd_on[6]   ; 7.922 ; 7.802 ; 8.430 ; 8.317 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 166.28 MHz ; 166.28 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 13.986 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.587 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                               ;
+--------+--------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.986 ; delay:u_delay01|c_cnt[0]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.055     ; 5.954      ;
; 14.024 ; delay:u_delay01|c_cnt[10]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.062     ; 5.909      ;
; 14.065 ; delay:u_delay01|c_cnt[1]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.055     ; 5.875      ;
; 14.086 ; delay:u_delay01|c_cnt[11]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.062     ; 5.847      ;
; 14.116 ; delay:u_delay01|c_cnt[2]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.055     ; 5.824      ;
; 14.128 ; doorlock_2modes:u_doorlock_2modes|a_state.A_OPEN ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.061     ; 5.806      ;
; 14.154 ; delay:u_delay01|c_cnt[3]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.055     ; 5.786      ;
; 14.174 ; delay:u_delay01|c_cnt[4]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.053     ; 5.768      ;
; 14.189 ; delay:u_delay01|c_cnt[9]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.062     ; 5.744      ;
; 14.247 ; debounce:u_debounce2|cnt[1]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.059     ; 5.689      ;
; 14.248 ; debounce:u_debounce2|cnt[1]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.059     ; 5.688      ;
; 14.275 ; delay:u_delay01|c_cnt[5]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.053     ; 5.667      ;
; 14.277 ; debounce:u_debounce2|cnt[1]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.059     ; 5.659      ;
; 14.278 ; delay:u_delay01|c_cnt[6]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.053     ; 5.664      ;
; 14.291 ; debounce:u_debounce2|cnt[1]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.059     ; 5.645      ;
; 14.374 ; debounce:u_debounce2|cnt[0]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.060     ; 5.561      ;
; 14.375 ; debounce:u_debounce2|cnt[0]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.060     ; 5.560      ;
; 14.376 ; delay:u_delay01|c_cnt[8]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.053     ; 5.566      ;
; 14.395 ; debounce:u_debounce2|cnt[4]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.059     ; 5.541      ;
; 14.396 ; debounce:u_debounce2|cnt[4]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.059     ; 5.540      ;
; 14.398 ; delay:u_delay01|c_cnt[13]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.062     ; 5.535      ;
; 14.404 ; debounce:u_debounce2|cnt[0]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.060     ; 5.531      ;
; 14.418 ; debounce:u_debounce2|cnt[0]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.060     ; 5.517      ;
; 14.425 ; debounce:u_debounce2|cnt[4]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.059     ; 5.511      ;
; 14.439 ; debounce:u_debounce2|cnt[4]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.059     ; 5.497      ;
; 14.474 ; debounce:u_debounce2|cnt[2]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.060     ; 5.461      ;
; 14.475 ; debounce:u_debounce2|cnt[2]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.060     ; 5.460      ;
; 14.490 ; delay:u_delay01|c_cnt[7]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.054     ; 5.451      ;
; 14.504 ; debounce:u_debounce2|cnt[2]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.060     ; 5.431      ;
; 14.517 ; debounce:u_debounce2|cnt[3]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.060     ; 5.418      ;
; 14.518 ; debounce:u_debounce2|cnt[3]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.060     ; 5.417      ;
; 14.518 ; debounce:u_debounce2|cnt[2]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.060     ; 5.417      ;
; 14.547 ; debounce:u_debounce2|cnt[3]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.060     ; 5.388      ;
; 14.561 ; debounce:u_debounce2|cnt[3]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.060     ; 5.374      ;
; 14.745 ; delay:u_delay01|c_cnt[12]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.054     ; 5.196      ;
; 14.750 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[4] ; clk          ; clk         ; 20.000       ; -0.048     ; 5.197      ;
; 14.750 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[5] ; clk          ; clk         ; 20.000       ; -0.048     ; 5.197      ;
; 14.750 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[2] ; clk          ; clk         ; 20.000       ; -0.048     ; 5.197      ;
; 14.750 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[3] ; clk          ; clk         ; 20.000       ; -0.048     ; 5.197      ;
; 14.785 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[0] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.155      ;
; 14.785 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[1] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.155      ;
; 14.785 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[8] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.155      ;
; 14.785 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[9] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.155      ;
; 14.785 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[7] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.155      ;
; 14.785 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[6] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.155      ;
; 14.789 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[6] ; clk          ; clk         ; 20.000       ; -0.047     ; 5.159      ;
; 14.789 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[7] ; clk          ; clk         ; 20.000       ; -0.047     ; 5.159      ;
; 14.789 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[8] ; clk          ; clk         ; 20.000       ; -0.047     ; 5.159      ;
; 14.789 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[9] ; clk          ; clk         ; 20.000       ; -0.047     ; 5.159      ;
; 14.789 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[1] ; clk          ; clk         ; 20.000       ; -0.047     ; 5.159      ;
; 14.789 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[0] ; clk          ; clk         ; 20.000       ; -0.047     ; 5.159      ;
; 14.789 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[2] ; clk          ; clk         ; 20.000       ; -0.047     ; 5.159      ;
; 14.789 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[3] ; clk          ; clk         ; 20.000       ; -0.047     ; 5.159      ;
; 14.789 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[4] ; clk          ; clk         ; 20.000       ; -0.047     ; 5.159      ;
; 14.789 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[5] ; clk          ; clk         ; 20.000       ; -0.047     ; 5.159      ;
; 14.814 ; debounce:u_debounce2|cnt[5]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.059     ; 5.122      ;
; 14.815 ; debounce:u_debounce2|cnt[5]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.059     ; 5.121      ;
; 14.844 ; debounce:u_debounce2|cnt[5]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.059     ; 5.092      ;
; 14.848 ; delay:u_delay02|c_cnt[2]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.056     ; 5.091      ;
; 14.848 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[5] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.092      ;
; 14.848 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[4] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.092      ;
; 14.848 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[1] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.092      ;
; 14.848 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[3] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.092      ;
; 14.848 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[2] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.092      ;
; 14.848 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[7] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.092      ;
; 14.848 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[6] ; clk          ; clk         ; 20.000       ; -0.055     ; 5.092      ;
; 14.858 ; debounce:u_debounce2|cnt[5]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.059     ; 5.078      ;
; 14.880 ; delay:u_delay01|c_cnt[16]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.062     ; 5.053      ;
; 14.882 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[0] ; clk          ; clk         ; 20.000       ; -0.047     ; 5.066      ;
; 14.882 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[9] ; clk          ; clk         ; 20.000       ; -0.047     ; 5.066      ;
; 14.882 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[8] ; clk          ; clk         ; 20.000       ; -0.047     ; 5.066      ;
; 14.915 ; debounce:u_debounce2|cnt[7]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.059     ; 5.021      ;
; 14.916 ; debounce:u_debounce2|cnt[7]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.059     ; 5.020      ;
; 14.930 ; delay:u_delay02|c_cnt[0]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.056     ; 5.009      ;
; 14.939 ; delay:u_delay02|c_cnt[1]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.056     ; 5.000      ;
; 14.939 ; debounce:u_debounce2|cnt[6]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.059     ; 4.997      ;
; 14.940 ; debounce:u_debounce2|cnt[6]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.059     ; 4.996      ;
; 14.945 ; debounce:u_debounce2|cnt[7]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.059     ; 4.991      ;
; 14.959 ; debounce:u_debounce2|cnt[7]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.059     ; 4.977      ;
; 14.969 ; debounce:u_debounce2|cnt[6]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.059     ; 4.967      ;
; 14.983 ; debounce:u_debounce2|cnt[6]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.059     ; 4.953      ;
; 15.001 ; delay:u_delay01|c_cnt[15]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.062     ; 4.932      ;
; 15.043 ; debounce:u_debounce2|cnt[9]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.059     ; 4.893      ;
; 15.044 ; debounce:u_debounce2|cnt[9]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.059     ; 4.892      ;
; 15.073 ; debounce:u_debounce2|cnt[9]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.059     ; 4.863      ;
; 15.087 ; debounce:u_debounce2|cnt[9]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.059     ; 4.849      ;
; 15.098 ; delay:u_delay02|c_cnt[4]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.055     ; 4.842      ;
; 15.111 ; debounce:u_debounce2|cnt[8]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.059     ; 4.825      ;
; 15.112 ; debounce:u_debounce2|cnt[8]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.059     ; 4.824      ;
; 15.124 ; debounce:u_debounce2|cnt[10]                     ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.059     ; 4.812      ;
; 15.125 ; debounce:u_debounce2|cnt[10]                     ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.059     ; 4.811      ;
; 15.127 ; delay:u_delay02|c_cnt[9]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.053     ; 4.815      ;
; 15.136 ; delay:u_delay01|c_cnt[14]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.061     ; 4.798      ;
; 15.141 ; delay:u_delay01|c_cnt[17]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.062     ; 4.792      ;
; 15.141 ; debounce:u_debounce2|cnt[8]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.059     ; 4.795      ;
; 15.155 ; debounce:u_debounce2|cnt[8]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.059     ; 4.781      ;
; 15.160 ; debounce:u_debounce2|cnt[10]                     ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.059     ; 4.776      ;
; 15.170 ; delay:u_delay02|c_cnt[10]                        ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.053     ; 4.772      ;
; 15.176 ; delay:u_delay02|c_cnt[3]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.055     ; 4.764      ;
; 15.185 ; debounce:u_debounce2|cnt[10]                     ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.059     ; 4.751      ;
+--------+--------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                   ;
+-------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; delay:u_delay02|c_cnt[26]                        ; delay:u_delay02|c_cnt[26]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay02|c_cnt[25]                        ; delay:u_delay02|c_cnt[25]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay02|c_cnt[19]                        ; delay:u_delay02|c_cnt[19]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay02|c_cnt[15]                        ; delay:u_delay02|c_cnt[15]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay02|c_cnt[14]                        ; delay:u_delay02|c_cnt[14]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay02|c_cnt[13]                        ; delay:u_delay02|c_cnt[13]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay02|c_cnt[12]                        ; delay:u_delay02|c_cnt[12]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay02|c_cnt[8]                         ; delay:u_delay02|c_cnt[8]                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay02|c_cnt[7]                         ; delay:u_delay02|c_cnt[7]                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay02|c_cnt[6]                         ; delay:u_delay02|c_cnt[6]                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay02|c_cnt[4]                         ; delay:u_delay02|c_cnt[4]                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:u_debounce1|state.S_WAIT0               ; debounce:u_debounce1|state.S_WAIT0                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:u_debounce1|state.S_ZERO                ; debounce:u_debounce1|state.S_ZERO                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|state.S_ONE                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:u_debounce1|state.S_WAIT1               ; debounce:u_debounce1|state.S_WAIT1                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay01|c_cnt[25]                        ; delay:u_delay01|c_cnt[25]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay01|c_cnt[24]                        ; delay:u_delay01|c_cnt[24]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay01|c_cnt[23]                        ; delay:u_delay01|c_cnt[23]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay01|c_cnt[22]                        ; delay:u_delay01|c_cnt[22]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay01|c_cnt[3]                         ; delay:u_delay01|c_cnt[3]                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay01|c_cnt[2]                         ; delay:u_delay01|c_cnt[2]                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay01|c_cnt[1]                         ; delay:u_delay01|c_cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay01|c_cnt[0]                         ; delay:u_delay01|c_cnt[0]                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; delay:u_delay01|c_cnt[26]                        ; delay:u_delay01|c_cnt[26]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; doorlock_2modes:u_doorlock_2modes|a_state.A_IDLE ; doorlock_2modes:u_doorlock_2modes|a_state.A_IDLE  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW1  ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW1   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW2  ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW2   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; doorlock_2modes:u_doorlock_2modes|a_state.A_ERR  ; doorlock_2modes:u_doorlock_2modes|a_state.A_ERR   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW3  ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW3   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[27]                        ; delay:u_delay01|c_cnt[27]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[21]                        ; delay:u_delay01|c_cnt[21]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[20]                        ; delay:u_delay01|c_cnt[20]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[19]                        ; delay:u_delay01|c_cnt[19]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[18]                        ; delay:u_delay01|c_cnt[18]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[17]                        ; delay:u_delay01|c_cnt[17]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[16]                        ; delay:u_delay01|c_cnt[16]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[15]                        ; delay:u_delay01|c_cnt[15]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[14]                        ; delay:u_delay01|c_cnt[14]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[13]                        ; delay:u_delay01|c_cnt[13]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[11]                        ; delay:u_delay01|c_cnt[11]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[10]                        ; delay:u_delay01|c_cnt[10]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[9]                         ; delay:u_delay01|c_cnt[9]                          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[27]                        ; delay:u_delay02|c_cnt[27]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[24]                        ; delay:u_delay02|c_cnt[24]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[23]                        ; delay:u_delay02|c_cnt[23]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[22]                        ; delay:u_delay02|c_cnt[22]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[21]                        ; delay:u_delay02|c_cnt[21]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[20]                        ; delay:u_delay02|c_cnt[20]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[18]                        ; delay:u_delay02|c_cnt[18]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[17]                        ; delay:u_delay02|c_cnt[17]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[16]                        ; delay:u_delay02|c_cnt[16]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[11]                        ; delay:u_delay02|c_cnt[11]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[10]                        ; delay:u_delay02|c_cnt[10]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[9]                         ; delay:u_delay02|c_cnt[9]                          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[5]                         ; delay:u_delay02|c_cnt[5]                          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[3]                         ; delay:u_delay02|c_cnt[3]                          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[2]                         ; delay:u_delay02|c_cnt[2]                          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[1]                         ; delay:u_delay02|c_cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay02|c_cnt[0]                         ; delay:u_delay02|c_cnt[0]                          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[12]                        ; delay:u_delay01|c_cnt[12]                         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[8]                         ; delay:u_delay01|c_cnt[8]                          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[7]                         ; delay:u_delay01|c_cnt[7]                          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[6]                         ; delay:u_delay01|c_cnt[6]                          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[5]                         ; delay:u_delay01|c_cnt[5]                          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; delay:u_delay01|c_cnt[4]                         ; delay:u_delay01|c_cnt[4]                          ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; doorlock_2modes:u_doorlock_2modes|pw_length      ; doorlock_2modes:u_doorlock_2modes|pw_length       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET3 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET3  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET2 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET2  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET1 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET1  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; doorlock_2modes:u_doorlock_2modes|s_state.S_IDLE ; doorlock_2modes:u_doorlock_2modes|s_state.S_IDLE  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; doorlock_2modes:u_doorlock_2modes|s_state.S_RDY  ; doorlock_2modes:u_doorlock_2modes|s_state.S_RDY   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; doorlock_2modes:u_doorlock_2modes|g_state        ; doorlock_2modes:u_doorlock_2modes|g_state         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debounce:u_debounce2|state.S_ZERO                ; debounce:u_debounce2|state.S_ZERO                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debounce:u_debounce2|state.S_WAIT1               ; debounce:u_debounce2|state.S_WAIT1                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debounce:u_debounce2|state.S_WAIT0               ; debounce:u_debounce2|state.S_WAIT0                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; debounce:u_debounce2|state.S_ONE                 ; debounce:u_debounce2|state.S_ONE                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.339 ; doorlock_2modes:u_doorlock_2modes|set_pw_1[4]    ; doorlock_2modes:u_doorlock_2modes|pw_1[4]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; doorlock_2modes:u_doorlock_2modes|set_pw_1[6]    ; doorlock_2modes:u_doorlock_2modes|pw_1[6]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; doorlock_2modes:u_doorlock_2modes|set_pw_1[2]    ; doorlock_2modes:u_doorlock_2modes|pw_1[2]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.341 ; debounce:u_debounce2|state.S_WAIT1               ; debounce:u_debounce2|state.S_ONE                  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.342 ; doorlock_2modes:u_doorlock_2modes|a_state.A_IDLE ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW1   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.541      ;
; 0.354 ; debounce:u_debounce1|state.S_WAIT0               ; debounce:u_debounce1|state.S_ZERO                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.553      ;
; 0.355 ; debounce:u_debounce1|state.S_WAIT0               ; edge_detection:u_edge_detection1|state            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.554      ;
; 0.355 ; debounce:u_debounce2|state.S_WAIT0               ; debounce:u_debounce2|state.S_ZERO                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.553      ;
; 0.357 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW2  ; doorlock_2modes:u_doorlock_2modes|a_state.A_CHECK ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW2  ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW3   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; debounce:u_debounce2|state.S_ONE                 ; debounce:u_debounce2|state.S_WAIT0                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.374 ; debounce:u_debounce2|state.S_ZERO                ; debounce:u_debounce2|state.S_WAIT1                ; clk          ; clk         ; 0.000        ; 0.054      ; 0.572      ;
; 0.376 ; debounce:u_debounce2|state.S_ZERO                ; doorlock_2modes:u_doorlock_2modes|g_state         ; clk          ; clk         ; 0.000        ; 0.054      ; 0.574      ;
; 0.386 ; debounce:u_debounce2|state.S_ZERO                ; edge_detection:u_edge_detection2|state            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.584      ;
; 0.396 ; delay:u_delay02|c_state                          ; delay:u_delay02|c_cnt[4]                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.595      ;
; 0.399 ; delay:u_delay02|c_state                          ; delay:u_delay02|c_cnt[25]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.598      ;
; 0.400 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|cnt[10]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.599      ;
; 0.402 ; delay:u_delay02|c_state                          ; delay:u_delay02|c_cnt[26]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.601      ;
; 0.404 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|cnt[16]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.603      ;
; 0.405 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|cnt[9]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.604      ;
; 0.407 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|state.S_WAIT0                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.606      ;
; 0.408 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|cnt[17]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.607      ;
; 0.441 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW3  ; doorlock_2modes:u_doorlock_2modes|a_state.A_CHECK ; clk          ; clk         ; 0.000        ; 0.055      ; 0.640      ;
; 0.464 ; doorlock_2modes:u_doorlock_2modes|set_pw_1[5]    ; doorlock_2modes:u_doorlock_2modes|pw_1[5]         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.663      ;
+-------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                  ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                            ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_ALARM ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_CHECK ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_ERR   ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_IDLE  ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_OPEN  ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW1   ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW2   ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW3   ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_3[1]         ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_3[2]         ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_3[3]         ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_3[4]         ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_3[5]         ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw1[5]     ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw1[6]     ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw1[7]     ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw1[8]     ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw1[9]     ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw3[2]     ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw3[3]     ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw3[4]     ;
; 9.587 ; 9.771        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw3[5]     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[0]                       ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[10]                      ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[11]                      ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[12]                      ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[13]                      ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[14]                      ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[15]                      ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[16]                      ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[17]                      ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[18]                      ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[19]                      ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[1]                       ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[2]                       ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[3]                       ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[4]                       ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[5]                       ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[6]                       ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[7]                       ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[8]                       ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[9]                       ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_ONE                  ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_WAIT0                ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_WAIT1                ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_ZERO                 ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|g_state         ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_1[8]         ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_1[9]         ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[1]         ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[2]         ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[3]         ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[4]         ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[5]         ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[6]         ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_length       ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|s_state.S_IDLE  ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|s_state.S_RDY   ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET1  ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET2  ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET3  ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|set_pw_1[0]     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|set_pw_1[8]     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|set_pw_1[9]     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[0]     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[1]     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[2]     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[3]     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[4]     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[5]     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[6]     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[7]     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[8]     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[9]     ;
; 9.588 ; 9.772        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detection:u_edge_detection2|state            ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[10]                         ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[11]                         ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[13]                         ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[14]                         ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[15]                         ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[16]                         ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[17]                         ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[18]                         ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[19]                         ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[20]                         ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[21]                         ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[27]                         ;
; 9.589 ; 9.773        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[9]                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[0]                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[1]                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[22]                         ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[23]                         ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[24]                         ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[25]                         ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[26]                         ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[2]                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[3]                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_state                           ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[0]                          ;
; 9.590 ; 9.774        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay02|c_cnt[10]                         ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; number[*]  ; clk        ; 5.987 ; 6.489 ; Rise       ; clk             ;
;  number[0] ; clk        ; 5.987 ; 6.489 ; Rise       ; clk             ;
;  number[1] ; clk        ; 5.046 ; 5.543 ; Rise       ; clk             ;
;  number[2] ; clk        ; 5.060 ; 5.572 ; Rise       ; clk             ;
;  number[3] ; clk        ; 4.916 ; 5.429 ; Rise       ; clk             ;
;  number[4] ; clk        ; 5.240 ; 5.750 ; Rise       ; clk             ;
;  number[5] ; clk        ; 5.914 ; 6.424 ; Rise       ; clk             ;
;  number[6] ; clk        ; 5.866 ; 6.346 ; Rise       ; clk             ;
;  number[7] ; clk        ; 5.620 ; 6.213 ; Rise       ; clk             ;
;  number[8] ; clk        ; 5.940 ; 6.452 ; Rise       ; clk             ;
;  number[9] ; clk        ; 5.716 ; 6.307 ; Rise       ; clk             ;
; sharp      ; clk        ; 1.671 ; 2.103 ; Rise       ; clk             ;
; star       ; clk        ; 1.868 ; 2.307 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; number[*]  ; clk        ; -0.984 ; -1.385 ; Rise       ; clk             ;
;  number[0] ; clk        ; -1.189 ; -1.633 ; Rise       ; clk             ;
;  number[1] ; clk        ; -1.198 ; -1.639 ; Rise       ; clk             ;
;  number[2] ; clk        ; -0.984 ; -1.385 ; Rise       ; clk             ;
;  number[3] ; clk        ; -1.117 ; -1.535 ; Rise       ; clk             ;
;  number[4] ; clk        ; -1.238 ; -1.673 ; Rise       ; clk             ;
;  number[5] ; clk        ; -1.174 ; -1.628 ; Rise       ; clk             ;
;  number[6] ; clk        ; -1.090 ; -1.516 ; Rise       ; clk             ;
;  number[7] ; clk        ; -1.108 ; -1.538 ; Rise       ; clk             ;
;  number[8] ; clk        ; -1.189 ; -1.628 ; Rise       ; clk             ;
;  number[9] ; clk        ; -1.257 ; -1.691 ; Rise       ; clk             ;
; sharp      ; clk        ; -1.247 ; -1.686 ; Rise       ; clk             ;
; star       ; clk        ; -1.433 ; -1.872 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; alarm       ; clk        ; 6.238 ; 6.131 ; Rise       ; clk             ;
; mode_active ; clk        ; 5.996 ; 6.108 ; Rise       ; clk             ;
; mode_set    ; clk        ; 6.108 ; 5.996 ; Rise       ; clk             ;
; open        ; clk        ; 6.032 ; 5.872 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; alarm       ; clk        ; 6.099 ; 5.992 ; Rise       ; clk             ;
; mode_active ; clk        ; 5.865 ; 5.978 ; Rise       ; clk             ;
; mode_set    ; clk        ; 5.978 ; 5.865 ; Rise       ; clk             ;
; open        ; clk        ; 5.902 ; 5.743 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; number[0]  ; fnd_on[0]   ; 10.451 ; 10.581 ; 10.999 ; 11.098 ;
; number[0]  ; fnd_on[1]   ; 10.502 ; 10.433 ; 11.090 ; 10.887 ;
; number[0]  ; fnd_on[2]   ; 10.502 ; 10.328 ; 11.002 ; 10.918 ;
; number[0]  ; fnd_on[3]   ; 10.539 ; 10.420 ; 11.075 ; 10.951 ;
; number[0]  ; fnd_on[4]   ; 10.521 ; 10.418 ; 11.108 ; 10.890 ;
; number[0]  ; fnd_on[5]   ; 10.268 ; 9.755  ; 10.380 ; 10.668 ;
; number[0]  ; fnd_on[6]   ; 10.253 ; 10.156 ; 10.793 ; 10.689 ;
; number[1]  ; fnd_on[0]   ; 10.120 ; 10.250 ; 10.630 ; 10.729 ;
; number[1]  ; fnd_on[1]   ; 10.171 ; 10.102 ; 10.721 ; 10.518 ;
; number[1]  ; fnd_on[2]   ; 10.171 ; 9.997  ; 10.633 ; 10.549 ;
; number[1]  ; fnd_on[3]   ; 10.208 ; 10.089 ; 10.706 ; 10.582 ;
; number[1]  ; fnd_on[4]   ; 10.190 ; 10.087 ; 10.739 ; 10.521 ;
; number[1]  ; fnd_on[5]   ; 9.937  ; 9.473  ; 10.011 ; 10.299 ;
; number[1]  ; fnd_on[6]   ; 9.922  ; 9.825  ; 10.424 ; 10.320 ;
; number[2]  ; fnd_on[0]   ; 10.545 ; 10.675 ; 11.046 ; 11.145 ;
; number[2]  ; fnd_on[1]   ; 10.596 ; 10.527 ; 11.137 ; 10.934 ;
; number[2]  ; fnd_on[2]   ; 10.596 ; 10.422 ; 11.049 ; 10.965 ;
; number[2]  ; fnd_on[3]   ; 10.633 ; 10.514 ; 11.122 ; 10.998 ;
; number[2]  ; fnd_on[4]   ; 10.615 ; 10.512 ; 11.155 ; 10.937 ;
; number[2]  ; fnd_on[5]   ; 10.362 ; 9.849  ; 10.427 ; 10.715 ;
; number[2]  ; fnd_on[6]   ; 10.347 ; 10.250 ; 10.840 ; 10.736 ;
; number[3]  ; fnd_on[0]   ; 10.585 ; 10.715 ; 11.124 ; 11.223 ;
; number[3]  ; fnd_on[1]   ; 10.636 ; 10.567 ; 11.215 ; 11.012 ;
; number[3]  ; fnd_on[2]   ; 10.636 ; 10.462 ; 11.127 ; 11.043 ;
; number[3]  ; fnd_on[3]   ; 10.673 ; 10.554 ; 11.200 ; 11.076 ;
; number[3]  ; fnd_on[4]   ; 10.655 ; 10.552 ; 11.233 ; 11.015 ;
; number[3]  ; fnd_on[5]   ; 10.402 ; 9.889  ; 10.505 ; 10.793 ;
; number[3]  ; fnd_on[6]   ; 10.387 ; 10.290 ; 10.918 ; 10.814 ;
; number[4]  ; fnd_on[0]   ; 10.340 ; 10.470 ; 10.876 ; 10.975 ;
; number[4]  ; fnd_on[1]   ; 10.391 ; 10.322 ; 10.967 ; 10.764 ;
; number[4]  ; fnd_on[2]   ; 10.391 ; 10.217 ; 10.879 ; 10.795 ;
; number[4]  ; fnd_on[3]   ; 10.428 ; 10.309 ; 10.952 ; 10.828 ;
; number[4]  ; fnd_on[4]   ; 10.410 ; 10.307 ; 10.985 ; 10.767 ;
; number[4]  ; fnd_on[5]   ; 10.157 ; 9.644  ; 10.257 ; 10.545 ;
; number[4]  ; fnd_on[6]   ; 10.142 ; 10.045 ; 10.670 ; 10.566 ;
; number[5]  ; fnd_on[0]   ; 10.174 ; 10.304 ; 10.675 ; 10.774 ;
; number[5]  ; fnd_on[1]   ; 10.225 ; 10.156 ; 10.766 ; 10.563 ;
; number[5]  ; fnd_on[2]   ; 10.225 ; 10.051 ; 10.678 ; 10.594 ;
; number[5]  ; fnd_on[3]   ; 10.262 ; 10.143 ; 10.751 ; 10.627 ;
; number[5]  ; fnd_on[4]   ; 10.244 ; 10.141 ; 10.784 ; 10.566 ;
; number[5]  ; fnd_on[5]   ; 9.991  ; 9.520  ; 10.056 ; 10.344 ;
; number[5]  ; fnd_on[6]   ; 9.976  ; 9.879  ; 10.469 ; 10.365 ;
; number[6]  ; fnd_on[0]   ; 10.755 ; 10.885 ; 11.186 ; 11.285 ;
; number[6]  ; fnd_on[1]   ; 10.806 ; 10.737 ; 11.277 ; 11.074 ;
; number[6]  ; fnd_on[2]   ; 10.806 ; 10.632 ; 11.189 ; 11.105 ;
; number[6]  ; fnd_on[3]   ; 10.843 ; 10.724 ; 11.262 ; 11.138 ;
; number[6]  ; fnd_on[4]   ; 10.825 ; 10.722 ; 11.295 ; 11.077 ;
; number[6]  ; fnd_on[5]   ; 10.572 ; 10.059 ; 10.567 ; 10.855 ;
; number[6]  ; fnd_on[6]   ; 10.557 ; 10.460 ; 10.980 ; 10.876 ;
; number[7]  ; fnd_on[0]   ; 10.266 ; 10.396 ; 10.750 ; 10.849 ;
; number[7]  ; fnd_on[1]   ; 10.317 ; 10.248 ; 10.841 ; 10.638 ;
; number[7]  ; fnd_on[2]   ; 10.317 ; 10.143 ; 10.753 ; 10.669 ;
; number[7]  ; fnd_on[3]   ; 10.354 ; 10.235 ; 10.826 ; 10.702 ;
; number[7]  ; fnd_on[4]   ; 10.336 ; 10.233 ; 10.859 ; 10.641 ;
; number[7]  ; fnd_on[5]   ; 10.083 ; 9.570  ; 10.131 ; 10.419 ;
; number[7]  ; fnd_on[6]   ; 10.068 ; 9.971  ; 10.544 ; 10.440 ;
; number[8]  ; fnd_on[0]   ; 10.574 ; 10.704 ; 11.073 ; 11.172 ;
; number[8]  ; fnd_on[1]   ; 10.625 ; 10.556 ; 11.164 ; 10.961 ;
; number[8]  ; fnd_on[2]   ; 10.625 ; 10.451 ; 11.076 ; 10.992 ;
; number[8]  ; fnd_on[3]   ; 10.662 ; 10.543 ; 11.149 ; 11.025 ;
; number[8]  ; fnd_on[4]   ; 10.644 ; 10.541 ; 11.182 ; 10.964 ;
; number[8]  ; fnd_on[5]   ; 10.391 ; 9.878  ; 10.454 ; 10.742 ;
; number[8]  ; fnd_on[6]   ; 10.376 ; 10.279 ; 10.867 ; 10.763 ;
; number[9]  ; fnd_on[0]   ; 10.492 ; 10.622 ; 10.982 ; 11.081 ;
; number[9]  ; fnd_on[1]   ; 10.543 ; 10.474 ; 11.073 ; 10.870 ;
; number[9]  ; fnd_on[2]   ; 10.543 ; 10.369 ; 10.985 ; 10.901 ;
; number[9]  ; fnd_on[3]   ; 10.580 ; 10.461 ; 11.058 ; 10.934 ;
; number[9]  ; fnd_on[4]   ; 10.562 ; 10.459 ; 11.091 ; 10.873 ;
; number[9]  ; fnd_on[5]   ; 10.309 ; 9.796  ; 10.363 ; 10.651 ;
; number[9]  ; fnd_on[6]   ; 10.294 ; 10.197 ; 10.776 ; 10.672 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; number[0]  ; fnd_on[0]   ; 7.540 ; 7.634 ; 7.982 ; 8.122 ;
; number[0]  ; fnd_on[1]   ; 7.621 ; 7.465 ; 8.063 ; 7.950 ;
; number[0]  ; fnd_on[2]   ; 7.595 ; 7.403 ; 7.998 ; 7.906 ;
; number[0]  ; fnd_on[3]   ; 7.605 ; 7.456 ; 8.056 ; 7.944 ;
; number[0]  ; fnd_on[4]   ; 7.633 ; 7.493 ; 8.107 ; 7.915 ;
; number[0]  ; fnd_on[5]   ; 7.325 ; 7.180 ; 7.770 ; 7.682 ;
; number[0]  ; fnd_on[6]   ; 7.342 ; 7.191 ; 7.773 ; 7.685 ;
; number[1]  ; fnd_on[0]   ; 7.483 ; 7.594 ; 7.882 ; 8.022 ;
; number[1]  ; fnd_on[1]   ; 7.564 ; 7.450 ; 7.992 ; 7.850 ;
; number[1]  ; fnd_on[2]   ; 7.538 ; 7.418 ; 8.049 ; 7.806 ;
; number[1]  ; fnd_on[3]   ; 7.569 ; 7.443 ; 7.997 ; 7.844 ;
; number[1]  ; fnd_on[4]   ; 7.623 ; 7.436 ; 8.007 ; 7.923 ;
; number[1]  ; fnd_on[5]   ; 7.299 ; 7.187 ; 7.726 ; 7.587 ;
; number[1]  ; fnd_on[6]   ; 7.291 ; 7.185 ; 7.720 ; 7.585 ;
; number[2]  ; fnd_on[0]   ; 7.540 ; 7.651 ; 7.910 ; 8.050 ;
; number[2]  ; fnd_on[1]   ; 7.621 ; 7.507 ; 8.020 ; 7.878 ;
; number[2]  ; fnd_on[2]   ; 7.595 ; 7.548 ; 8.099 ; 7.834 ;
; number[2]  ; fnd_on[3]   ; 7.626 ; 7.500 ; 8.025 ; 7.872 ;
; number[2]  ; fnd_on[4]   ; 7.778 ; 7.493 ; 8.035 ; 8.016 ;
; number[2]  ; fnd_on[5]   ; 7.356 ; 7.244 ; 7.754 ; 7.615 ;
; number[2]  ; fnd_on[6]   ; 7.348 ; 7.242 ; 7.748 ; 7.613 ;
; number[3]  ; fnd_on[0]   ; 7.614 ; 7.754 ; 8.129 ; 8.223 ;
; number[3]  ; fnd_on[1]   ; 7.695 ; 7.582 ; 8.210 ; 8.054 ;
; number[3]  ; fnd_on[2]   ; 7.630 ; 7.538 ; 8.184 ; 7.992 ;
; number[3]  ; fnd_on[3]   ; 7.688 ; 7.576 ; 8.194 ; 8.045 ;
; number[3]  ; fnd_on[4]   ; 7.739 ; 7.547 ; 8.222 ; 8.082 ;
; number[3]  ; fnd_on[5]   ; 7.402 ; 7.314 ; 7.914 ; 7.769 ;
; number[3]  ; fnd_on[6]   ; 7.405 ; 7.317 ; 7.931 ; 7.780 ;
; number[4]  ; fnd_on[0]   ; 7.435 ; 7.529 ; 7.858 ; 7.998 ;
; number[4]  ; fnd_on[1]   ; 7.516 ; 7.360 ; 7.939 ; 7.826 ;
; number[4]  ; fnd_on[2]   ; 7.490 ; 7.298 ; 7.874 ; 7.782 ;
; number[4]  ; fnd_on[3]   ; 7.500 ; 7.351 ; 7.932 ; 7.820 ;
; number[4]  ; fnd_on[4]   ; 7.528 ; 7.388 ; 7.983 ; 7.791 ;
; number[4]  ; fnd_on[5]   ; 7.220 ; 7.075 ; 7.646 ; 7.558 ;
; number[4]  ; fnd_on[6]   ; 7.237 ; 7.086 ; 7.649 ; 7.561 ;
; number[5]  ; fnd_on[0]   ; 7.431 ; 7.548 ; 7.902 ; 8.020 ;
; number[5]  ; fnd_on[1]   ; 7.485 ; 7.395 ; 7.988 ; 7.812 ;
; number[5]  ; fnd_on[2]   ; 7.485 ; 7.314 ; 7.927 ; 7.841 ;
; number[5]  ; fnd_on[3]   ; 7.490 ; 7.403 ; 7.996 ; 7.798 ;
; number[5]  ; fnd_on[4]   ; 7.492 ; 7.401 ; 8.028 ; 7.794 ;
; number[5]  ; fnd_on[5]   ; 7.207 ; 7.231 ; 7.773 ; 7.563 ;
; number[5]  ; fnd_on[6]   ; 7.215 ; 7.097 ; 7.687 ; 7.550 ;
; number[6]  ; fnd_on[0]   ; 8.015 ; 8.335 ; 8.578 ; 8.510 ;
; number[6]  ; fnd_on[1]   ; 8.124 ; 7.978 ; 8.476 ; 8.336 ;
; number[6]  ; fnd_on[2]   ; 8.089 ; 8.159 ; 8.674 ; 8.288 ;
; number[6]  ; fnd_on[3]   ; 8.121 ; 8.116 ; 8.679 ; 8.325 ;
; number[6]  ; fnd_on[4]   ; 8.140 ; 7.963 ; 8.493 ; 8.322 ;
; number[6]  ; fnd_on[5]   ; 7.853 ; 7.710 ; 8.207 ; 8.070 ;
; number[6]  ; fnd_on[6]   ; 7.854 ; 7.715 ; 8.208 ; 8.075 ;
; number[7]  ; fnd_on[0]   ; 7.371 ; 7.865 ; 8.159 ; 7.940 ;
; number[7]  ; fnd_on[1]   ; 7.480 ; 7.334 ; 7.906 ; 7.766 ;
; number[7]  ; fnd_on[2]   ; 7.445 ; 7.665 ; 8.255 ; 7.718 ;
; number[7]  ; fnd_on[3]   ; 7.477 ; 7.646 ; 8.260 ; 7.755 ;
; number[7]  ; fnd_on[4]   ; 7.496 ; 7.319 ; 7.923 ; 7.752 ;
; number[7]  ; fnd_on[5]   ; 7.209 ; 7.066 ; 7.637 ; 7.500 ;
; number[7]  ; fnd_on[6]   ; 7.210 ; 7.071 ; 7.638 ; 7.505 ;
; number[8]  ; fnd_on[0]   ; 7.242 ; 7.381 ; 7.696 ; 7.841 ;
; number[8]  ; fnd_on[1]   ; 7.347 ; 7.205 ; 7.805 ; 7.659 ;
; number[8]  ; fnd_on[2]   ; 7.316 ; 7.159 ; 7.770 ; 7.619 ;
; number[8]  ; fnd_on[3]   ; 7.348 ; 7.196 ; 7.802 ; 7.656 ;
; number[8]  ; fnd_on[4]   ; 7.364 ; 7.190 ; 7.821 ; 7.644 ;
; number[8]  ; fnd_on[5]   ; 7.078 ; 6.937 ; 7.534 ; 7.391 ;
; number[8]  ; fnd_on[6]   ; 7.079 ; 6.942 ; 7.535 ; 7.396 ;
; number[9]  ; fnd_on[0]   ; 7.493 ; 7.655 ; 7.967 ; 8.081 ;
; number[9]  ; fnd_on[1]   ; 7.602 ; 7.456 ; 8.047 ; 7.907 ;
; number[9]  ; fnd_on[2]   ; 7.567 ; 7.433 ; 8.041 ; 7.859 ;
; number[9]  ; fnd_on[3]   ; 7.599 ; 7.470 ; 8.073 ; 7.896 ;
; number[9]  ; fnd_on[4]   ; 7.618 ; 7.441 ; 8.064 ; 7.893 ;
; number[9]  ; fnd_on[5]   ; 7.331 ; 7.188 ; 7.778 ; 7.641 ;
; number[9]  ; fnd_on[6]   ; 7.332 ; 7.193 ; 7.779 ; 7.646 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 16.276 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.264 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                               ;
+--------+--------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.276 ; delay:u_delay01|c_cnt[1]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.035     ; 3.676      ;
; 16.280 ; delay:u_delay01|c_cnt[11]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.042     ; 3.665      ;
; 16.288 ; doorlock_2modes:u_doorlock_2modes|a_state.A_OPEN ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.039     ; 3.660      ;
; 16.290 ; delay:u_delay01|c_cnt[0]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.035     ; 3.662      ;
; 16.334 ; delay:u_delay01|c_cnt[10]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.042     ; 3.611      ;
; 16.336 ; delay:u_delay01|c_cnt[3]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.035     ; 3.616      ;
; 16.343 ; delay:u_delay01|c_cnt[9]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.042     ; 3.602      ;
; 16.345 ; debounce:u_debounce2|cnt[1]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.038     ; 3.604      ;
; 16.349 ; debounce:u_debounce2|cnt[1]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.038     ; 3.600      ;
; 16.364 ; debounce:u_debounce2|cnt[1]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.038     ; 3.585      ;
; 16.371 ; debounce:u_debounce2|cnt[1]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.038     ; 3.578      ;
; 16.373 ; delay:u_delay01|c_cnt[2]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.035     ; 3.579      ;
; 16.414 ; delay:u_delay01|c_cnt[5]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.034     ; 3.539      ;
; 16.420 ; delay:u_delay01|c_cnt[4]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.034     ; 3.533      ;
; 16.431 ; debounce:u_debounce2|cnt[0]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.039     ; 3.517      ;
; 16.435 ; debounce:u_debounce2|cnt[0]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.039     ; 3.513      ;
; 16.450 ; debounce:u_debounce2|cnt[0]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.039     ; 3.498      ;
; 16.457 ; debounce:u_debounce2|cnt[0]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.039     ; 3.491      ;
; 16.477 ; debounce:u_debounce2|cnt[4]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.038     ; 3.472      ;
; 16.481 ; debounce:u_debounce2|cnt[4]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.038     ; 3.468      ;
; 16.492 ; delay:u_delay01|c_cnt[6]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.034     ; 3.461      ;
; 16.496 ; debounce:u_debounce2|cnt[4]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.038     ; 3.453      ;
; 16.497 ; delay:u_delay01|c_cnt[13]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.042     ; 3.448      ;
; 16.499 ; debounce:u_debounce2|cnt[2]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.039     ; 3.449      ;
; 16.503 ; debounce:u_debounce2|cnt[2]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.039     ; 3.445      ;
; 16.503 ; debounce:u_debounce2|cnt[4]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.038     ; 3.446      ;
; 16.507 ; debounce:u_debounce2|cnt[3]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.039     ; 3.441      ;
; 16.511 ; debounce:u_debounce2|cnt[3]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.039     ; 3.437      ;
; 16.518 ; debounce:u_debounce2|cnt[2]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.039     ; 3.430      ;
; 16.525 ; debounce:u_debounce2|cnt[2]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.039     ; 3.423      ;
; 16.526 ; debounce:u_debounce2|cnt[3]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.039     ; 3.422      ;
; 16.533 ; debounce:u_debounce2|cnt[3]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.039     ; 3.415      ;
; 16.559 ; delay:u_delay01|c_cnt[8]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.034     ; 3.394      ;
; 16.560 ; delay:u_delay01|c_cnt[7]                         ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.035     ; 3.392      ;
; 16.634 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[4] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.321      ;
; 16.634 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[5] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.321      ;
; 16.634 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[2] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.321      ;
; 16.634 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[3] ; clk          ; clk         ; 20.000       ; -0.032     ; 3.321      ;
; 16.666 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[0] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.285      ;
; 16.666 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[1] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.285      ;
; 16.666 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[8] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.285      ;
; 16.666 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[9] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.285      ;
; 16.666 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[7] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.285      ;
; 16.666 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw3[6] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.285      ;
; 16.670 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[6] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.286      ;
; 16.670 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[7] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.286      ;
; 16.670 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[8] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.286      ;
; 16.670 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[9] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.286      ;
; 16.670 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[1] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.286      ;
; 16.670 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[0] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.286      ;
; 16.670 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[2] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.286      ;
; 16.670 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[3] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.286      ;
; 16.670 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[4] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.286      ;
; 16.670 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|user_pw2[5] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.286      ;
; 16.688 ; debounce:u_debounce2|cnt[5]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.038     ; 3.261      ;
; 16.692 ; debounce:u_debounce2|cnt[5]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.038     ; 3.257      ;
; 16.698 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[5] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.253      ;
; 16.698 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[4] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.253      ;
; 16.698 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[1] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.253      ;
; 16.698 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[3] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.253      ;
; 16.698 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[2] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.253      ;
; 16.698 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[7] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.253      ;
; 16.698 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[6] ; clk          ; clk         ; 20.000       ; -0.036     ; 3.253      ;
; 16.707 ; debounce:u_debounce2|cnt[5]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.038     ; 3.242      ;
; 16.714 ; debounce:u_debounce2|cnt[5]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.038     ; 3.235      ;
; 16.738 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[0] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.218      ;
; 16.738 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[9] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.218      ;
; 16.738 ; edge_detection:u_edge_detection3|state           ; doorlock_2modes:u_doorlock_2modes|set_pw_1[8] ; clk          ; clk         ; 20.000       ; -0.031     ; 3.218      ;
; 16.755 ; delay:u_delay02|c_cnt[1]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.036     ; 3.196      ;
; 16.759 ; debounce:u_debounce2|cnt[7]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.038     ; 3.190      ;
; 16.762 ; delay:u_delay02|c_cnt[2]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.036     ; 3.189      ;
; 16.763 ; debounce:u_debounce2|cnt[7]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.038     ; 3.186      ;
; 16.777 ; delay:u_delay01|c_cnt[12]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.035     ; 3.175      ;
; 16.778 ; debounce:u_debounce2|cnt[7]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.038     ; 3.171      ;
; 16.785 ; debounce:u_debounce2|cnt[7]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.038     ; 3.164      ;
; 16.793 ; delay:u_delay02|c_cnt[0]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.036     ; 3.158      ;
; 16.812 ; debounce:u_debounce2|cnt[6]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.038     ; 3.137      ;
; 16.816 ; debounce:u_debounce2|cnt[6]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.038     ; 3.133      ;
; 16.831 ; debounce:u_debounce2|cnt[6]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.038     ; 3.118      ;
; 16.838 ; debounce:u_debounce2|cnt[6]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.038     ; 3.111      ;
; 16.845 ; debounce:u_debounce2|cnt[9]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.038     ; 3.104      ;
; 16.849 ; debounce:u_debounce2|cnt[9]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.038     ; 3.100      ;
; 16.864 ; debounce:u_debounce2|cnt[9]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.038     ; 3.085      ;
; 16.870 ; debounce:u_debounce2|cnt[10]                     ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.038     ; 3.079      ;
; 16.871 ; debounce:u_debounce2|cnt[9]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.038     ; 3.078      ;
; 16.874 ; debounce:u_debounce2|cnt[10]                     ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.038     ; 3.075      ;
; 16.877 ; delay:u_delay01|c_cnt[16]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.042     ; 3.068      ;
; 16.878 ; delay:u_delay02|c_cnt[9]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.033     ; 3.076      ;
; 16.889 ; debounce:u_debounce2|cnt[10]                     ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.038     ; 3.060      ;
; 16.896 ; debounce:u_debounce2|cnt[8]                      ; debounce:u_debounce2|state.S_WAIT1            ; clk          ; clk         ; 20.000       ; -0.038     ; 3.053      ;
; 16.896 ; debounce:u_debounce2|cnt[10]                     ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.038     ; 3.053      ;
; 16.900 ; debounce:u_debounce2|cnt[8]                      ; debounce:u_debounce2|state.S_WAIT0            ; clk          ; clk         ; 20.000       ; -0.038     ; 3.049      ;
; 16.913 ; delay:u_delay02|c_cnt[4]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.035     ; 3.039      ;
; 16.914 ; delay:u_delay01|c_cnt[15]                        ; delay:u_delay01|c_state                       ; clk          ; clk         ; 20.000       ; -0.042     ; 3.031      ;
; 16.915 ; debounce:u_debounce2|cnt[8]                      ; debounce:u_debounce2|state.S_ZERO             ; clk          ; clk         ; 20.000       ; -0.038     ; 3.034      ;
; 16.920 ; delay:u_delay02|c_cnt[3]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.035     ; 3.032      ;
; 16.922 ; debounce:u_debounce2|cnt[8]                      ; debounce:u_debounce2|state.S_ONE              ; clk          ; clk         ; 20.000       ; -0.038     ; 3.027      ;
; 16.930 ; delay:u_delay02|c_cnt[11]                        ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.033     ; 3.024      ;
; 16.974 ; delay:u_delay02|c_cnt[10]                        ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.033     ; 2.980      ;
; 16.984 ; delay:u_delay02|c_cnt[7]                         ; delay:u_delay02|c_state                       ; clk          ; clk         ; 20.000       ; -0.035     ; 2.968      ;
+--------+--------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                   ;
+-------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; delay:u_delay01|c_cnt[18]                        ; delay:u_delay01|c_cnt[18]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delay:u_delay01|c_cnt[14]                        ; delay:u_delay01|c_cnt[14]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; debounce:u_debounce1|state.S_WAIT0               ; debounce:u_debounce1|state.S_WAIT0                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; debounce:u_debounce1|state.S_ZERO                ; debounce:u_debounce1|state.S_ZERO                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|state.S_ONE                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; debounce:u_debounce1|state.S_WAIT1               ; debounce:u_debounce1|state.S_WAIT1                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delay:u_delay01|c_cnt[12]                        ; delay:u_delay01|c_cnt[12]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; delay:u_delay01|c_cnt[7]                         ; delay:u_delay01|c_cnt[7]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[27]                        ; delay:u_delay01|c_cnt[27]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[21]                        ; delay:u_delay01|c_cnt[21]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[20]                        ; delay:u_delay01|c_cnt[20]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[19]                        ; delay:u_delay01|c_cnt[19]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[17]                        ; delay:u_delay01|c_cnt[17]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[16]                        ; delay:u_delay01|c_cnt[16]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[15]                        ; delay:u_delay01|c_cnt[15]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[13]                        ; delay:u_delay01|c_cnt[13]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[11]                        ; delay:u_delay01|c_cnt[11]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[10]                        ; delay:u_delay01|c_cnt[10]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[9]                         ; delay:u_delay01|c_cnt[9]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[27]                        ; delay:u_delay02|c_cnt[27]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[26]                        ; delay:u_delay02|c_cnt[26]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[25]                        ; delay:u_delay02|c_cnt[25]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[24]                        ; delay:u_delay02|c_cnt[24]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[23]                        ; delay:u_delay02|c_cnt[23]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[22]                        ; delay:u_delay02|c_cnt[22]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[21]                        ; delay:u_delay02|c_cnt[21]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[20]                        ; delay:u_delay02|c_cnt[20]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[19]                        ; delay:u_delay02|c_cnt[19]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[18]                        ; delay:u_delay02|c_cnt[18]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[17]                        ; delay:u_delay02|c_cnt[17]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[16]                        ; delay:u_delay02|c_cnt[16]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[15]                        ; delay:u_delay02|c_cnt[15]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[14]                        ; delay:u_delay02|c_cnt[14]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[13]                        ; delay:u_delay02|c_cnt[13]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[12]                        ; delay:u_delay02|c_cnt[12]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[11]                        ; delay:u_delay02|c_cnt[11]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[10]                        ; delay:u_delay02|c_cnt[10]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[9]                         ; delay:u_delay02|c_cnt[9]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[8]                         ; delay:u_delay02|c_cnt[8]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[7]                         ; delay:u_delay02|c_cnt[7]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[6]                         ; delay:u_delay02|c_cnt[6]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[5]                         ; delay:u_delay02|c_cnt[5]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[4]                         ; delay:u_delay02|c_cnt[4]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[3]                         ; delay:u_delay02|c_cnt[3]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[2]                         ; delay:u_delay02|c_cnt[2]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[1]                         ; delay:u_delay02|c_cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay02|c_cnt[0]                         ; delay:u_delay02|c_cnt[0]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[25]                        ; delay:u_delay01|c_cnt[25]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[24]                        ; delay:u_delay01|c_cnt[24]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[23]                        ; delay:u_delay01|c_cnt[23]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[22]                        ; delay:u_delay01|c_cnt[22]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[8]                         ; delay:u_delay01|c_cnt[8]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[6]                         ; delay:u_delay01|c_cnt[6]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[5]                         ; delay:u_delay01|c_cnt[5]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[4]                         ; delay:u_delay01|c_cnt[4]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[3]                         ; delay:u_delay01|c_cnt[3]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[2]                         ; delay:u_delay01|c_cnt[2]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[1]                         ; delay:u_delay01|c_cnt[1]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[0]                         ; delay:u_delay01|c_cnt[0]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; delay:u_delay01|c_cnt[26]                        ; delay:u_delay01|c_cnt[26]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; doorlock_2modes:u_doorlock_2modes|a_state.A_IDLE ; doorlock_2modes:u_doorlock_2modes|a_state.A_IDLE  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; doorlock_2modes:u_doorlock_2modes|pw_length      ; doorlock_2modes:u_doorlock_2modes|pw_length       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET3 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET3  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET2 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET2  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET1 ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET1  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; doorlock_2modes:u_doorlock_2modes|s_state.S_IDLE ; doorlock_2modes:u_doorlock_2modes|s_state.S_IDLE  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; doorlock_2modes:u_doorlock_2modes|s_state.S_RDY  ; doorlock_2modes:u_doorlock_2modes|s_state.S_RDY   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW1  ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW1   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW2  ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW2   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; doorlock_2modes:u_doorlock_2modes|a_state.A_ERR  ; doorlock_2modes:u_doorlock_2modes|a_state.A_ERR   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW3  ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW3   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; doorlock_2modes:u_doorlock_2modes|g_state        ; doorlock_2modes:u_doorlock_2modes|g_state         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debounce:u_debounce2|state.S_ZERO                ; debounce:u_debounce2|state.S_ZERO                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debounce:u_debounce2|state.S_WAIT1               ; debounce:u_debounce2|state.S_WAIT1                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debounce:u_debounce2|state.S_WAIT0               ; debounce:u_debounce2|state.S_WAIT0                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; debounce:u_debounce2|state.S_ONE                 ; debounce:u_debounce2|state.S_ONE                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; doorlock_2modes:u_doorlock_2modes|set_pw_1[4]    ; doorlock_2modes:u_doorlock_2modes|pw_1[4]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; debounce:u_debounce2|state.S_WAIT1               ; debounce:u_debounce2|state.S_ONE                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.196 ; doorlock_2modes:u_doorlock_2modes|set_pw_1[6]    ; doorlock_2modes:u_doorlock_2modes|pw_1[6]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.197 ; doorlock_2modes:u_doorlock_2modes|set_pw_1[2]    ; doorlock_2modes:u_doorlock_2modes|pw_1[2]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.316      ;
; 0.205 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW2  ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW3   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.324      ;
; 0.206 ; debounce:u_debounce2|state.S_ONE                 ; debounce:u_debounce2|state.S_WAIT0                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.325      ;
; 0.207 ; doorlock_2modes:u_doorlock_2modes|a_state.A_IDLE ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW1   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.326      ;
; 0.210 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW2  ; doorlock_2modes:u_doorlock_2modes|a_state.A_CHECK ; clk          ; clk         ; 0.000        ; 0.035      ; 0.329      ;
; 0.213 ; debounce:u_debounce1|state.S_WAIT0               ; edge_detection:u_edge_detection1|state            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.333      ;
; 0.213 ; debounce:u_debounce1|state.S_WAIT0               ; debounce:u_debounce1|state.S_ZERO                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.333      ;
; 0.220 ; debounce:u_debounce2|state.S_WAIT0               ; debounce:u_debounce2|state.S_ZERO                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.339      ;
; 0.225 ; debounce:u_debounce2|state.S_ZERO                ; doorlock_2modes:u_doorlock_2modes|g_state         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.344      ;
; 0.226 ; debounce:u_debounce2|state.S_ZERO                ; edge_detection:u_edge_detection2|state            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.345      ;
; 0.226 ; debounce:u_debounce2|state.S_ZERO                ; debounce:u_debounce2|state.S_WAIT1                ; clk          ; clk         ; 0.000        ; 0.035      ; 0.345      ;
; 0.235 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|cnt[10]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.355      ;
; 0.241 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|cnt[16]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.361      ;
; 0.241 ; delay:u_delay02|c_state                          ; delay:u_delay02|c_cnt[4]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.360      ;
; 0.243 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|cnt[9]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.363      ;
; 0.243 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|state.S_WAIT0                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.363      ;
; 0.243 ; delay:u_delay02|c_state                          ; delay:u_delay02|c_cnt[25]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.362      ;
; 0.244 ; debounce:u_debounce1|state.S_ONE                 ; debounce:u_debounce1|cnt[17]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.364      ;
; 0.245 ; delay:u_delay02|c_state                          ; delay:u_delay02|c_cnt[26]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.364      ;
; 0.262 ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW3  ; doorlock_2modes:u_doorlock_2modes|a_state.A_CHECK ; clk          ; clk         ; 0.000        ; 0.035      ; 0.381      ;
; 0.267 ; doorlock_2modes:u_doorlock_2modes|set_pw_1[5]    ; doorlock_2modes:u_doorlock_2modes|pw_1[5]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.386      ;
+-------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                  ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                            ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[10]                      ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[13]                      ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[15]                      ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[16]                      ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[17]                      ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[18]                      ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[19]                      ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[1]                       ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[4]                       ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[5]                       ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[6]                       ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[7]                       ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[8]                       ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[9]                       ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_1[8]         ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_1[9]         ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[1]         ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[2]         ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[3]         ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[4]         ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[5]         ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_2[6]         ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|set_pw_1[0]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|set_pw_1[8]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|set_pw_1[9]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[0]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[1]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[2]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[3]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[4]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[5]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[6]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[7]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[8]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw2[9]     ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[0]                       ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[11]                      ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[12]                      ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[14]                      ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[2]                       ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|cnt[3]                       ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_ONE                  ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_WAIT0                ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_WAIT1                ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce2|state.S_ZERO                 ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_ALARM ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_CHECK ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_ERR   ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_IDLE  ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_OPEN  ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW1   ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW2   ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|a_state.A_PW3   ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|g_state         ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_3[1]         ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_3[2]         ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_3[3]         ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_3[4]         ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_3[5]         ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|pw_length       ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|s_state.S_IDLE  ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|s_state.S_RDY   ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET1  ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET2  ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|s_state.S_SET3  ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw1[5]     ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw1[6]     ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw1[7]     ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw1[8]     ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw1[9]     ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw3[2]     ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw3[3]     ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw3[4]     ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; doorlock_2modes:u_doorlock_2modes|user_pw3[5]     ;
; 9.265 ; 9.449        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; edge_detection:u_edge_detection2|state            ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[0]                       ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[10]                      ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[11]                      ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[12]                      ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[13]                      ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[14]                      ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[15]                      ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[16]                      ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[17]                      ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[18]                      ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[19]                      ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[1]                       ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[2]                       ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[3]                       ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[4]                       ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[5]                       ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[6]                       ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[7]                       ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[8]                       ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|cnt[9]                       ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|state.S_ONE                  ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|state.S_WAIT0                ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|state.S_WAIT1                ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; debounce:u_debounce1|state.S_ZERO                 ;
; 9.267 ; 9.451        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; delay:u_delay01|c_cnt[0]                          ;
+-------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; number[*]  ; clk        ; 3.885 ; 4.456 ; Rise       ; clk             ;
;  number[0] ; clk        ; 3.885 ; 4.456 ; Rise       ; clk             ;
;  number[1] ; clk        ; 3.206 ; 3.920 ; Rise       ; clk             ;
;  number[2] ; clk        ; 3.251 ; 3.879 ; Rise       ; clk             ;
;  number[3] ; clk        ; 3.173 ; 3.810 ; Rise       ; clk             ;
;  number[4] ; clk        ; 3.335 ; 4.060 ; Rise       ; clk             ;
;  number[5] ; clk        ; 3.846 ; 4.409 ; Rise       ; clk             ;
;  number[6] ; clk        ; 3.794 ; 4.356 ; Rise       ; clk             ;
;  number[7] ; clk        ; 3.636 ; 4.281 ; Rise       ; clk             ;
;  number[8] ; clk        ; 3.843 ; 4.423 ; Rise       ; clk             ;
;  number[9] ; clk        ; 3.728 ; 4.352 ; Rise       ; clk             ;
; sharp      ; clk        ; 1.083 ; 1.859 ; Rise       ; clk             ;
; star       ; clk        ; 1.200 ; 1.994 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; number[*]  ; clk        ; -0.625 ; -1.368 ; Rise       ; clk             ;
;  number[0] ; clk        ; -0.770 ; -1.546 ; Rise       ; clk             ;
;  number[1] ; clk        ; -0.771 ; -1.544 ; Rise       ; clk             ;
;  number[2] ; clk        ; -0.625 ; -1.368 ; Rise       ; clk             ;
;  number[3] ; clk        ; -0.721 ; -1.496 ; Rise       ; clk             ;
;  number[4] ; clk        ; -0.803 ; -1.577 ; Rise       ; clk             ;
;  number[5] ; clk        ; -0.773 ; -1.539 ; Rise       ; clk             ;
;  number[6] ; clk        ; -0.697 ; -1.455 ; Rise       ; clk             ;
;  number[7] ; clk        ; -0.710 ; -1.463 ; Rise       ; clk             ;
;  number[8] ; clk        ; -0.770 ; -1.546 ; Rise       ; clk             ;
;  number[9] ; clk        ; -0.823 ; -1.596 ; Rise       ; clk             ;
; sharp      ; clk        ; -0.807 ; -1.590 ; Rise       ; clk             ;
; star       ; clk        ; -0.915 ; -1.707 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; alarm       ; clk        ; 3.925 ; 4.002 ; Rise       ; clk             ;
; mode_active ; clk        ; 3.905 ; 3.841 ; Rise       ; clk             ;
; mode_set    ; clk        ; 3.841 ; 3.905 ; Rise       ; clk             ;
; open        ; clk        ; 3.763 ; 3.791 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; alarm       ; clk        ; 3.836 ; 3.907 ; Rise       ; clk             ;
; mode_active ; clk        ; 3.816 ; 3.757 ; Rise       ; clk             ;
; mode_set    ; clk        ; 3.757 ; 3.816 ; Rise       ; clk             ;
; open        ; clk        ; 3.681 ; 3.705 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; number[0]  ; fnd_on[0]   ; 6.678 ; 6.695 ; 7.467 ; 7.460 ;
; number[0]  ; fnd_on[1]   ; 6.645 ; 6.674 ; 7.461 ; 7.398 ;
; number[0]  ; fnd_on[2]   ; 6.653 ; 6.611 ; 7.403 ; 7.423 ;
; number[0]  ; fnd_on[3]   ; 6.675 ; 6.666 ; 7.451 ; 7.446 ;
; number[0]  ; fnd_on[4]   ; 6.653 ; 6.676 ; 7.467 ; 7.415 ;
; number[0]  ; fnd_on[5]   ; 6.505 ; 6.244 ; 7.029 ; 7.245 ;
; number[0]  ; fnd_on[6]   ; 6.501 ; 6.481 ; 7.277 ; 7.261 ;
; number[1]  ; fnd_on[0]   ; 6.446 ; 6.463 ; 7.287 ; 7.280 ;
; number[1]  ; fnd_on[1]   ; 6.413 ; 6.442 ; 7.281 ; 7.218 ;
; number[1]  ; fnd_on[2]   ; 6.421 ; 6.379 ; 7.223 ; 7.243 ;
; number[1]  ; fnd_on[3]   ; 6.443 ; 6.434 ; 7.271 ; 7.266 ;
; number[1]  ; fnd_on[4]   ; 6.421 ; 6.444 ; 7.287 ; 7.235 ;
; number[1]  ; fnd_on[5]   ; 6.273 ; 6.047 ; 6.849 ; 7.065 ;
; number[1]  ; fnd_on[6]   ; 6.269 ; 6.249 ; 7.097 ; 7.081 ;
; number[2]  ; fnd_on[0]   ; 6.718 ; 6.735 ; 7.508 ; 7.501 ;
; number[2]  ; fnd_on[1]   ; 6.685 ; 6.714 ; 7.502 ; 7.439 ;
; number[2]  ; fnd_on[2]   ; 6.693 ; 6.651 ; 7.444 ; 7.464 ;
; number[2]  ; fnd_on[3]   ; 6.715 ; 6.706 ; 7.492 ; 7.487 ;
; number[2]  ; fnd_on[4]   ; 6.693 ; 6.716 ; 7.508 ; 7.456 ;
; number[2]  ; fnd_on[5]   ; 6.545 ; 6.284 ; 7.070 ; 7.286 ;
; number[2]  ; fnd_on[6]   ; 6.541 ; 6.521 ; 7.318 ; 7.302 ;
; number[3]  ; fnd_on[0]   ; 6.762 ; 6.779 ; 7.559 ; 7.552 ;
; number[3]  ; fnd_on[1]   ; 6.729 ; 6.758 ; 7.553 ; 7.490 ;
; number[3]  ; fnd_on[2]   ; 6.737 ; 6.695 ; 7.495 ; 7.515 ;
; number[3]  ; fnd_on[3]   ; 6.759 ; 6.750 ; 7.543 ; 7.538 ;
; number[3]  ; fnd_on[4]   ; 6.737 ; 6.760 ; 7.559 ; 7.507 ;
; number[3]  ; fnd_on[5]   ; 6.589 ; 6.328 ; 7.121 ; 7.337 ;
; number[3]  ; fnd_on[6]   ; 6.585 ; 6.565 ; 7.369 ; 7.353 ;
; number[4]  ; fnd_on[0]   ; 6.603 ; 6.620 ; 7.394 ; 7.387 ;
; number[4]  ; fnd_on[1]   ; 6.570 ; 6.599 ; 7.388 ; 7.325 ;
; number[4]  ; fnd_on[2]   ; 6.578 ; 6.536 ; 7.330 ; 7.350 ;
; number[4]  ; fnd_on[3]   ; 6.600 ; 6.591 ; 7.378 ; 7.373 ;
; number[4]  ; fnd_on[4]   ; 6.578 ; 6.601 ; 7.394 ; 7.342 ;
; number[4]  ; fnd_on[5]   ; 6.430 ; 6.169 ; 6.956 ; 7.172 ;
; number[4]  ; fnd_on[6]   ; 6.426 ; 6.406 ; 7.204 ; 7.188 ;
; number[5]  ; fnd_on[0]   ; 6.487 ; 6.504 ; 7.307 ; 7.300 ;
; number[5]  ; fnd_on[1]   ; 6.454 ; 6.483 ; 7.301 ; 7.238 ;
; number[5]  ; fnd_on[2]   ; 6.462 ; 6.420 ; 7.243 ; 7.263 ;
; number[5]  ; fnd_on[3]   ; 6.484 ; 6.475 ; 7.291 ; 7.286 ;
; number[5]  ; fnd_on[4]   ; 6.462 ; 6.485 ; 7.307 ; 7.255 ;
; number[5]  ; fnd_on[5]   ; 6.314 ; 6.077 ; 6.869 ; 7.085 ;
; number[5]  ; fnd_on[6]   ; 6.310 ; 6.290 ; 7.117 ; 7.101 ;
; number[6]  ; fnd_on[0]   ; 6.825 ; 6.842 ; 7.519 ; 7.512 ;
; number[6]  ; fnd_on[1]   ; 6.792 ; 6.821 ; 7.513 ; 7.450 ;
; number[6]  ; fnd_on[2]   ; 6.800 ; 6.758 ; 7.455 ; 7.475 ;
; number[6]  ; fnd_on[3]   ; 6.822 ; 6.813 ; 7.503 ; 7.498 ;
; number[6]  ; fnd_on[4]   ; 6.800 ; 6.823 ; 7.519 ; 7.467 ;
; number[6]  ; fnd_on[5]   ; 6.652 ; 6.391 ; 7.081 ; 7.297 ;
; number[6]  ; fnd_on[6]   ; 6.648 ; 6.628 ; 7.329 ; 7.313 ;
; number[7]  ; fnd_on[0]   ; 6.542 ; 6.559 ; 7.233 ; 7.226 ;
; number[7]  ; fnd_on[1]   ; 6.509 ; 6.538 ; 7.227 ; 7.164 ;
; number[7]  ; fnd_on[2]   ; 6.517 ; 6.475 ; 7.169 ; 7.189 ;
; number[7]  ; fnd_on[3]   ; 6.539 ; 6.530 ; 7.217 ; 7.212 ;
; number[7]  ; fnd_on[4]   ; 6.517 ; 6.540 ; 7.233 ; 7.181 ;
; number[7]  ; fnd_on[5]   ; 6.369 ; 6.108 ; 6.795 ; 7.011 ;
; number[7]  ; fnd_on[6]   ; 6.365 ; 6.345 ; 7.043 ; 7.027 ;
; number[8]  ; fnd_on[0]   ; 6.733 ; 6.750 ; 7.447 ; 7.440 ;
; number[8]  ; fnd_on[1]   ; 6.700 ; 6.729 ; 7.441 ; 7.378 ;
; number[8]  ; fnd_on[2]   ; 6.708 ; 6.666 ; 7.383 ; 7.403 ;
; number[8]  ; fnd_on[3]   ; 6.730 ; 6.721 ; 7.431 ; 7.426 ;
; number[8]  ; fnd_on[4]   ; 6.708 ; 6.731 ; 7.447 ; 7.395 ;
; number[8]  ; fnd_on[5]   ; 6.560 ; 6.299 ; 7.009 ; 7.225 ;
; number[8]  ; fnd_on[6]   ; 6.556 ; 6.536 ; 7.257 ; 7.241 ;
; number[9]  ; fnd_on[0]   ; 6.715 ; 6.732 ; 7.404 ; 7.397 ;
; number[9]  ; fnd_on[1]   ; 6.682 ; 6.711 ; 7.398 ; 7.335 ;
; number[9]  ; fnd_on[2]   ; 6.690 ; 6.648 ; 7.340 ; 7.360 ;
; number[9]  ; fnd_on[3]   ; 6.712 ; 6.703 ; 7.388 ; 7.383 ;
; number[9]  ; fnd_on[4]   ; 6.690 ; 6.713 ; 7.404 ; 7.352 ;
; number[9]  ; fnd_on[5]   ; 6.542 ; 6.281 ; 6.966 ; 7.182 ;
; number[9]  ; fnd_on[6]   ; 6.538 ; 6.518 ; 7.214 ; 7.198 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; number[0]  ; fnd_on[0]   ; 4.876 ; 4.815 ; 5.575 ; 5.592 ;
; number[0]  ; fnd_on[1]   ; 4.859 ; 4.780 ; 5.576 ; 5.558 ;
; number[0]  ; fnd_on[2]   ; 4.846 ; 4.733 ; 5.579 ; 5.535 ;
; number[0]  ; fnd_on[3]   ; 4.802 ; 4.776 ; 5.587 ; 5.563 ;
; number[0]  ; fnd_on[4]   ; 4.811 ; 4.862 ; 5.583 ; 5.605 ;
; number[0]  ; fnd_on[5]   ; 4.629 ; 4.583 ; 5.417 ; 5.382 ;
; number[0]  ; fnd_on[6]   ; 4.641 ; 4.588 ; 5.411 ; 5.376 ;
; number[1]  ; fnd_on[0]   ; 4.837 ; 4.835 ; 5.520 ; 5.537 ;
; number[1]  ; fnd_on[1]   ; 4.820 ; 4.812 ; 5.521 ; 5.503 ;
; number[1]  ; fnd_on[2]   ; 4.807 ; 4.781 ; 5.543 ; 5.480 ;
; number[1]  ; fnd_on[3]   ; 4.832 ; 4.808 ; 5.532 ; 5.508 ;
; number[1]  ; fnd_on[4]   ; 4.831 ; 4.812 ; 5.528 ; 5.542 ;
; number[1]  ; fnd_on[5]   ; 4.660 ; 4.630 ; 5.362 ; 5.327 ;
; number[1]  ; fnd_on[6]   ; 4.653 ; 4.633 ; 5.356 ; 5.321 ;
; number[2]  ; fnd_on[0]   ; 4.854 ; 4.852 ; 5.540 ; 5.557 ;
; number[2]  ; fnd_on[1]   ; 4.837 ; 4.838 ; 5.541 ; 5.523 ;
; number[2]  ; fnd_on[2]   ; 4.824 ; 4.801 ; 5.649 ; 5.500 ;
; number[2]  ; fnd_on[3]   ; 4.849 ; 4.844 ; 5.552 ; 5.528 ;
; number[2]  ; fnd_on[4]   ; 4.879 ; 4.840 ; 5.548 ; 5.675 ;
; number[2]  ; fnd_on[5]   ; 4.679 ; 4.651 ; 5.382 ; 5.347 ;
; number[2]  ; fnd_on[6]   ; 4.670 ; 4.655 ; 5.376 ; 5.341 ;
; number[3]  ; fnd_on[0]   ; 4.874 ; 4.891 ; 5.724 ; 5.675 ;
; number[3]  ; fnd_on[1]   ; 4.875 ; 4.857 ; 5.695 ; 5.640 ;
; number[3]  ; fnd_on[2]   ; 4.878 ; 4.834 ; 5.704 ; 5.593 ;
; number[3]  ; fnd_on[3]   ; 4.886 ; 4.862 ; 5.662 ; 5.636 ;
; number[3]  ; fnd_on[4]   ; 4.882 ; 4.904 ; 5.671 ; 5.720 ;
; number[3]  ; fnd_on[5]   ; 4.716 ; 4.681 ; 5.489 ; 5.443 ;
; number[3]  ; fnd_on[6]   ; 4.710 ; 4.675 ; 5.501 ; 5.448 ;
; number[4]  ; fnd_on[0]   ; 4.803 ; 4.742 ; 5.499 ; 5.516 ;
; number[4]  ; fnd_on[1]   ; 4.784 ; 4.707 ; 5.500 ; 5.482 ;
; number[4]  ; fnd_on[2]   ; 4.773 ; 4.660 ; 5.503 ; 5.459 ;
; number[4]  ; fnd_on[3]   ; 4.729 ; 4.703 ; 5.511 ; 5.487 ;
; number[4]  ; fnd_on[4]   ; 4.738 ; 4.789 ; 5.507 ; 5.529 ;
; number[4]  ; fnd_on[5]   ; 4.556 ; 4.510 ; 5.341 ; 5.306 ;
; number[4]  ; fnd_on[6]   ; 4.568 ; 4.515 ; 5.335 ; 5.300 ;
; number[5]  ; fnd_on[0]   ; 4.739 ; 4.752 ; 5.551 ; 5.568 ;
; number[5]  ; fnd_on[1]   ; 4.710 ; 4.718 ; 5.552 ; 5.527 ;
; number[5]  ; fnd_on[2]   ; 4.719 ; 4.675 ; 5.536 ; 5.511 ;
; number[5]  ; fnd_on[3]   ; 4.717 ; 4.728 ; 5.563 ; 5.525 ;
; number[5]  ; fnd_on[4]   ; 4.712 ; 4.735 ; 5.559 ; 5.527 ;
; number[5]  ; fnd_on[5]   ; 4.542 ; 4.664 ; 5.393 ; 5.358 ;
; number[5]  ; fnd_on[6]   ; 4.549 ; 4.521 ; 5.387 ; 5.349 ;
; number[6]  ; fnd_on[0]   ; 5.126 ; 5.264 ; 5.927 ; 5.816 ;
; number[6]  ; fnd_on[1]   ; 5.122 ; 5.101 ; 5.798 ; 5.784 ;
; number[6]  ; fnd_on[2]   ; 5.103 ; 5.213 ; 5.917 ; 5.753 ;
; number[6]  ; fnd_on[3]   ; 5.124 ; 5.212 ; 5.915 ; 5.780 ;
; number[6]  ; fnd_on[4]   ; 5.128 ; 5.102 ; 5.803 ; 5.784 ;
; number[6]  ; fnd_on[5]   ; 4.955 ; 4.918 ; 5.632 ; 5.602 ;
; number[6]  ; fnd_on[6]   ; 4.964 ; 4.927 ; 5.635 ; 5.605 ;
; number[7]  ; fnd_on[0]   ; 4.740 ; 4.954 ; 5.652 ; 5.464 ;
; number[7]  ; fnd_on[1]   ; 4.736 ; 4.715 ; 5.446 ; 5.432 ;
; number[7]  ; fnd_on[2]   ; 4.717 ; 4.872 ; 5.642 ; 5.401 ;
; number[7]  ; fnd_on[3]   ; 4.738 ; 4.915 ; 5.640 ; 5.428 ;
; number[7]  ; fnd_on[4]   ; 4.742 ; 4.716 ; 5.451 ; 5.432 ;
; number[7]  ; fnd_on[5]   ; 4.569 ; 4.532 ; 5.280 ; 5.250 ;
; number[7]  ; fnd_on[6]   ; 4.578 ; 4.541 ; 5.283 ; 5.253 ;
; number[8]  ; fnd_on[0]   ; 4.672 ; 4.618 ; 5.448 ; 5.401 ;
; number[8]  ; fnd_on[1]   ; 4.600 ; 4.586 ; 5.383 ; 5.369 ;
; number[8]  ; fnd_on[2]   ; 4.649 ; 4.555 ; 5.425 ; 5.338 ;
; number[8]  ; fnd_on[3]   ; 4.670 ; 4.582 ; 5.446 ; 5.365 ;
; number[8]  ; fnd_on[4]   ; 4.605 ; 4.586 ; 5.388 ; 5.369 ;
; number[8]  ; fnd_on[5]   ; 4.434 ; 4.404 ; 5.217 ; 5.187 ;
; number[8]  ; fnd_on[6]   ; 4.437 ; 4.407 ; 5.220 ; 5.190 ;
; number[9]  ; fnd_on[0]   ; 4.848 ; 4.817 ; 5.645 ; 5.583 ;
; number[9]  ; fnd_on[1]   ; 4.799 ; 4.785 ; 5.565 ; 5.551 ;
; number[9]  ; fnd_on[2]   ; 4.825 ; 4.754 ; 5.622 ; 5.520 ;
; number[9]  ; fnd_on[3]   ; 4.846 ; 4.781 ; 5.643 ; 5.547 ;
; number[9]  ; fnd_on[4]   ; 4.804 ; 4.785 ; 5.570 ; 5.551 ;
; number[9]  ; fnd_on[5]   ; 4.633 ; 4.603 ; 5.399 ; 5.369 ;
; number[9]  ; fnd_on[6]   ; 4.636 ; 4.606 ; 5.402 ; 5.372 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 13.295 ; 0.187 ; N/A      ; N/A     ; 9.264               ;
;  clk             ; 13.295 ; 0.187 ; N/A      ; N/A     ; 9.264               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; number[*]  ; clk        ; 6.772 ; 7.255 ; Rise       ; clk             ;
;  number[0] ; clk        ; 6.772 ; 7.255 ; Rise       ; clk             ;
;  number[1] ; clk        ; 5.684 ; 6.237 ; Rise       ; clk             ;
;  number[2] ; clk        ; 5.737 ; 6.255 ; Rise       ; clk             ;
;  number[3] ; clk        ; 5.562 ; 6.095 ; Rise       ; clk             ;
;  number[4] ; clk        ; 5.898 ; 6.464 ; Rise       ; clk             ;
;  number[5] ; clk        ; 6.696 ; 7.192 ; Rise       ; clk             ;
;  number[6] ; clk        ; 6.631 ; 7.105 ; Rise       ; clk             ;
;  number[7] ; clk        ; 6.359 ; 6.963 ; Rise       ; clk             ;
;  number[8] ; clk        ; 6.720 ; 7.217 ; Rise       ; clk             ;
;  number[9] ; clk        ; 6.449 ; 7.041 ; Rise       ; clk             ;
; sharp      ; clk        ; 1.972 ; 2.467 ; Rise       ; clk             ;
; star       ; clk        ; 2.178 ; 2.700 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; number[*]  ; clk        ; -0.625 ; -1.368 ; Rise       ; clk             ;
;  number[0] ; clk        ; -0.770 ; -1.546 ; Rise       ; clk             ;
;  number[1] ; clk        ; -0.771 ; -1.544 ; Rise       ; clk             ;
;  number[2] ; clk        ; -0.625 ; -1.368 ; Rise       ; clk             ;
;  number[3] ; clk        ; -0.721 ; -1.496 ; Rise       ; clk             ;
;  number[4] ; clk        ; -0.803 ; -1.577 ; Rise       ; clk             ;
;  number[5] ; clk        ; -0.773 ; -1.539 ; Rise       ; clk             ;
;  number[6] ; clk        ; -0.697 ; -1.455 ; Rise       ; clk             ;
;  number[7] ; clk        ; -0.710 ; -1.463 ; Rise       ; clk             ;
;  number[8] ; clk        ; -0.770 ; -1.546 ; Rise       ; clk             ;
;  number[9] ; clk        ; -0.823 ; -1.596 ; Rise       ; clk             ;
; sharp      ; clk        ; -0.807 ; -1.590 ; Rise       ; clk             ;
; star       ; clk        ; -0.915 ; -1.707 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; alarm       ; clk        ; 6.567 ; 6.529 ; Rise       ; clk             ;
; mode_active ; clk        ; 6.366 ; 6.430 ; Rise       ; clk             ;
; mode_set    ; clk        ; 6.430 ; 6.366 ; Rise       ; clk             ;
; open        ; clk        ; 6.340 ; 6.248 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; alarm       ; clk        ; 3.836 ; 3.907 ; Rise       ; clk             ;
; mode_active ; clk        ; 3.816 ; 3.757 ; Rise       ; clk             ;
; mode_set    ; clk        ; 3.757 ; 3.816 ; Rise       ; clk             ;
; open        ; clk        ; 3.681 ; 3.705 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; number[0]  ; fnd_on[0]   ; 11.463 ; 11.594 ; 12.016 ; 12.108 ;
; number[0]  ; fnd_on[1]   ; 11.504 ; 11.450 ; 12.097 ; 11.894 ;
; number[0]  ; fnd_on[2]   ; 11.511 ; 11.347 ; 12.004 ; 11.943 ;
; number[0]  ; fnd_on[3]   ; 11.544 ; 11.442 ; 12.082 ; 11.975 ;
; number[0]  ; fnd_on[4]   ; 11.527 ; 11.459 ; 12.118 ; 11.923 ;
; number[0]  ; fnd_on[5]   ; 11.253 ; 10.704 ; 11.320 ; 11.671 ;
; number[0]  ; fnd_on[6]   ; 11.238 ; 11.160 ; 11.777 ; 11.694 ;
; number[1]  ; fnd_on[0]   ; 11.083 ; 11.214 ; 11.651 ; 11.743 ;
; number[1]  ; fnd_on[1]   ; 11.124 ; 11.070 ; 11.732 ; 11.529 ;
; number[1]  ; fnd_on[2]   ; 11.131 ; 10.967 ; 11.639 ; 11.578 ;
; number[1]  ; fnd_on[3]   ; 11.164 ; 11.062 ; 11.717 ; 11.610 ;
; number[1]  ; fnd_on[4]   ; 11.147 ; 11.079 ; 11.753 ; 11.558 ;
; number[1]  ; fnd_on[5]   ; 10.873 ; 10.365 ; 10.955 ; 11.306 ;
; number[1]  ; fnd_on[6]   ; 10.858 ; 10.780 ; 11.412 ; 11.329 ;
; number[2]  ; fnd_on[0]   ; 11.566 ; 11.697 ; 12.094 ; 12.186 ;
; number[2]  ; fnd_on[1]   ; 11.607 ; 11.553 ; 12.175 ; 11.972 ;
; number[2]  ; fnd_on[2]   ; 11.614 ; 11.450 ; 12.082 ; 12.021 ;
; number[2]  ; fnd_on[3]   ; 11.647 ; 11.545 ; 12.160 ; 12.053 ;
; number[2]  ; fnd_on[4]   ; 11.630 ; 11.562 ; 12.196 ; 12.001 ;
; number[2]  ; fnd_on[5]   ; 11.356 ; 10.807 ; 11.398 ; 11.749 ;
; number[2]  ; fnd_on[6]   ; 11.341 ; 11.263 ; 11.855 ; 11.772 ;
; number[3]  ; fnd_on[0]   ; 11.606 ; 11.737 ; 12.177 ; 12.269 ;
; number[3]  ; fnd_on[1]   ; 11.647 ; 11.593 ; 12.258 ; 12.055 ;
; number[3]  ; fnd_on[2]   ; 11.654 ; 11.490 ; 12.165 ; 12.104 ;
; number[3]  ; fnd_on[3]   ; 11.687 ; 11.585 ; 12.243 ; 12.136 ;
; number[3]  ; fnd_on[4]   ; 11.670 ; 11.602 ; 12.279 ; 12.084 ;
; number[3]  ; fnd_on[5]   ; 11.396 ; 10.847 ; 11.481 ; 11.832 ;
; number[3]  ; fnd_on[6]   ; 11.381 ; 11.303 ; 11.938 ; 11.855 ;
; number[4]  ; fnd_on[0]   ; 11.329 ; 11.460 ; 11.894 ; 11.986 ;
; number[4]  ; fnd_on[1]   ; 11.370 ; 11.316 ; 11.975 ; 11.772 ;
; number[4]  ; fnd_on[2]   ; 11.377 ; 11.213 ; 11.882 ; 11.821 ;
; number[4]  ; fnd_on[3]   ; 11.410 ; 11.308 ; 11.960 ; 11.853 ;
; number[4]  ; fnd_on[4]   ; 11.393 ; 11.325 ; 11.996 ; 11.801 ;
; number[4]  ; fnd_on[5]   ; 11.119 ; 10.570 ; 11.198 ; 11.549 ;
; number[4]  ; fnd_on[6]   ; 11.104 ; 11.026 ; 11.655 ; 11.572 ;
; number[5]  ; fnd_on[0]   ; 11.136 ; 11.267 ; 11.700 ; 11.792 ;
; number[5]  ; fnd_on[1]   ; 11.177 ; 11.123 ; 11.781 ; 11.578 ;
; number[5]  ; fnd_on[2]   ; 11.184 ; 11.020 ; 11.688 ; 11.627 ;
; number[5]  ; fnd_on[3]   ; 11.217 ; 11.115 ; 11.766 ; 11.659 ;
; number[5]  ; fnd_on[4]   ; 11.200 ; 11.132 ; 11.802 ; 11.607 ;
; number[5]  ; fnd_on[5]   ; 10.926 ; 10.402 ; 11.004 ; 11.355 ;
; number[5]  ; fnd_on[6]   ; 10.911 ; 10.833 ; 11.461 ; 11.378 ;
; number[6]  ; fnd_on[0]   ; 11.781 ; 11.912 ; 12.233 ; 12.325 ;
; number[6]  ; fnd_on[1]   ; 11.822 ; 11.768 ; 12.314 ; 12.111 ;
; number[6]  ; fnd_on[2]   ; 11.829 ; 11.665 ; 12.221 ; 12.160 ;
; number[6]  ; fnd_on[3]   ; 11.862 ; 11.760 ; 12.299 ; 12.192 ;
; number[6]  ; fnd_on[4]   ; 11.845 ; 11.777 ; 12.335 ; 12.140 ;
; number[6]  ; fnd_on[5]   ; 11.571 ; 11.022 ; 11.537 ; 11.888 ;
; number[6]  ; fnd_on[6]   ; 11.556 ; 11.478 ; 11.994 ; 11.911 ;
; number[7]  ; fnd_on[0]   ; 11.252 ; 11.383 ; 11.738 ; 11.830 ;
; number[7]  ; fnd_on[1]   ; 11.293 ; 11.239 ; 11.819 ; 11.616 ;
; number[7]  ; fnd_on[2]   ; 11.300 ; 11.136 ; 11.726 ; 11.665 ;
; number[7]  ; fnd_on[3]   ; 11.333 ; 11.231 ; 11.804 ; 11.697 ;
; number[7]  ; fnd_on[4]   ; 11.316 ; 11.248 ; 11.840 ; 11.645 ;
; number[7]  ; fnd_on[5]   ; 11.042 ; 10.493 ; 11.042 ; 11.393 ;
; number[7]  ; fnd_on[6]   ; 11.027 ; 10.949 ; 11.499 ; 11.416 ;
; number[8]  ; fnd_on[0]   ; 11.591 ; 11.722 ; 12.092 ; 12.184 ;
; number[8]  ; fnd_on[1]   ; 11.632 ; 11.578 ; 12.173 ; 11.970 ;
; number[8]  ; fnd_on[2]   ; 11.639 ; 11.475 ; 12.080 ; 12.019 ;
; number[8]  ; fnd_on[3]   ; 11.672 ; 11.570 ; 12.158 ; 12.051 ;
; number[8]  ; fnd_on[4]   ; 11.655 ; 11.587 ; 12.194 ; 11.999 ;
; number[8]  ; fnd_on[5]   ; 11.381 ; 10.832 ; 11.396 ; 11.747 ;
; number[8]  ; fnd_on[6]   ; 11.366 ; 11.288 ; 11.853 ; 11.770 ;
; number[9]  ; fnd_on[0]   ; 11.484 ; 11.615 ; 11.980 ; 12.072 ;
; number[9]  ; fnd_on[1]   ; 11.525 ; 11.471 ; 12.061 ; 11.858 ;
; number[9]  ; fnd_on[2]   ; 11.532 ; 11.368 ; 11.968 ; 11.907 ;
; number[9]  ; fnd_on[3]   ; 11.565 ; 11.463 ; 12.046 ; 11.939 ;
; number[9]  ; fnd_on[4]   ; 11.548 ; 11.480 ; 12.082 ; 11.887 ;
; number[9]  ; fnd_on[5]   ; 11.274 ; 10.725 ; 11.284 ; 11.635 ;
; number[9]  ; fnd_on[6]   ; 11.259 ; 11.181 ; 11.741 ; 11.658 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; number[0]  ; fnd_on[0]   ; 4.876 ; 4.815 ; 5.575 ; 5.592 ;
; number[0]  ; fnd_on[1]   ; 4.859 ; 4.780 ; 5.576 ; 5.558 ;
; number[0]  ; fnd_on[2]   ; 4.846 ; 4.733 ; 5.579 ; 5.535 ;
; number[0]  ; fnd_on[3]   ; 4.802 ; 4.776 ; 5.587 ; 5.563 ;
; number[0]  ; fnd_on[4]   ; 4.811 ; 4.862 ; 5.583 ; 5.605 ;
; number[0]  ; fnd_on[5]   ; 4.629 ; 4.583 ; 5.417 ; 5.382 ;
; number[0]  ; fnd_on[6]   ; 4.641 ; 4.588 ; 5.411 ; 5.376 ;
; number[1]  ; fnd_on[0]   ; 4.837 ; 4.835 ; 5.520 ; 5.537 ;
; number[1]  ; fnd_on[1]   ; 4.820 ; 4.812 ; 5.521 ; 5.503 ;
; number[1]  ; fnd_on[2]   ; 4.807 ; 4.781 ; 5.543 ; 5.480 ;
; number[1]  ; fnd_on[3]   ; 4.832 ; 4.808 ; 5.532 ; 5.508 ;
; number[1]  ; fnd_on[4]   ; 4.831 ; 4.812 ; 5.528 ; 5.542 ;
; number[1]  ; fnd_on[5]   ; 4.660 ; 4.630 ; 5.362 ; 5.327 ;
; number[1]  ; fnd_on[6]   ; 4.653 ; 4.633 ; 5.356 ; 5.321 ;
; number[2]  ; fnd_on[0]   ; 4.854 ; 4.852 ; 5.540 ; 5.557 ;
; number[2]  ; fnd_on[1]   ; 4.837 ; 4.838 ; 5.541 ; 5.523 ;
; number[2]  ; fnd_on[2]   ; 4.824 ; 4.801 ; 5.649 ; 5.500 ;
; number[2]  ; fnd_on[3]   ; 4.849 ; 4.844 ; 5.552 ; 5.528 ;
; number[2]  ; fnd_on[4]   ; 4.879 ; 4.840 ; 5.548 ; 5.675 ;
; number[2]  ; fnd_on[5]   ; 4.679 ; 4.651 ; 5.382 ; 5.347 ;
; number[2]  ; fnd_on[6]   ; 4.670 ; 4.655 ; 5.376 ; 5.341 ;
; number[3]  ; fnd_on[0]   ; 4.874 ; 4.891 ; 5.724 ; 5.675 ;
; number[3]  ; fnd_on[1]   ; 4.875 ; 4.857 ; 5.695 ; 5.640 ;
; number[3]  ; fnd_on[2]   ; 4.878 ; 4.834 ; 5.704 ; 5.593 ;
; number[3]  ; fnd_on[3]   ; 4.886 ; 4.862 ; 5.662 ; 5.636 ;
; number[3]  ; fnd_on[4]   ; 4.882 ; 4.904 ; 5.671 ; 5.720 ;
; number[3]  ; fnd_on[5]   ; 4.716 ; 4.681 ; 5.489 ; 5.443 ;
; number[3]  ; fnd_on[6]   ; 4.710 ; 4.675 ; 5.501 ; 5.448 ;
; number[4]  ; fnd_on[0]   ; 4.803 ; 4.742 ; 5.499 ; 5.516 ;
; number[4]  ; fnd_on[1]   ; 4.784 ; 4.707 ; 5.500 ; 5.482 ;
; number[4]  ; fnd_on[2]   ; 4.773 ; 4.660 ; 5.503 ; 5.459 ;
; number[4]  ; fnd_on[3]   ; 4.729 ; 4.703 ; 5.511 ; 5.487 ;
; number[4]  ; fnd_on[4]   ; 4.738 ; 4.789 ; 5.507 ; 5.529 ;
; number[4]  ; fnd_on[5]   ; 4.556 ; 4.510 ; 5.341 ; 5.306 ;
; number[4]  ; fnd_on[6]   ; 4.568 ; 4.515 ; 5.335 ; 5.300 ;
; number[5]  ; fnd_on[0]   ; 4.739 ; 4.752 ; 5.551 ; 5.568 ;
; number[5]  ; fnd_on[1]   ; 4.710 ; 4.718 ; 5.552 ; 5.527 ;
; number[5]  ; fnd_on[2]   ; 4.719 ; 4.675 ; 5.536 ; 5.511 ;
; number[5]  ; fnd_on[3]   ; 4.717 ; 4.728 ; 5.563 ; 5.525 ;
; number[5]  ; fnd_on[4]   ; 4.712 ; 4.735 ; 5.559 ; 5.527 ;
; number[5]  ; fnd_on[5]   ; 4.542 ; 4.664 ; 5.393 ; 5.358 ;
; number[5]  ; fnd_on[6]   ; 4.549 ; 4.521 ; 5.387 ; 5.349 ;
; number[6]  ; fnd_on[0]   ; 5.126 ; 5.264 ; 5.927 ; 5.816 ;
; number[6]  ; fnd_on[1]   ; 5.122 ; 5.101 ; 5.798 ; 5.784 ;
; number[6]  ; fnd_on[2]   ; 5.103 ; 5.213 ; 5.917 ; 5.753 ;
; number[6]  ; fnd_on[3]   ; 5.124 ; 5.212 ; 5.915 ; 5.780 ;
; number[6]  ; fnd_on[4]   ; 5.128 ; 5.102 ; 5.803 ; 5.784 ;
; number[6]  ; fnd_on[5]   ; 4.955 ; 4.918 ; 5.632 ; 5.602 ;
; number[6]  ; fnd_on[6]   ; 4.964 ; 4.927 ; 5.635 ; 5.605 ;
; number[7]  ; fnd_on[0]   ; 4.740 ; 4.954 ; 5.652 ; 5.464 ;
; number[7]  ; fnd_on[1]   ; 4.736 ; 4.715 ; 5.446 ; 5.432 ;
; number[7]  ; fnd_on[2]   ; 4.717 ; 4.872 ; 5.642 ; 5.401 ;
; number[7]  ; fnd_on[3]   ; 4.738 ; 4.915 ; 5.640 ; 5.428 ;
; number[7]  ; fnd_on[4]   ; 4.742 ; 4.716 ; 5.451 ; 5.432 ;
; number[7]  ; fnd_on[5]   ; 4.569 ; 4.532 ; 5.280 ; 5.250 ;
; number[7]  ; fnd_on[6]   ; 4.578 ; 4.541 ; 5.283 ; 5.253 ;
; number[8]  ; fnd_on[0]   ; 4.672 ; 4.618 ; 5.448 ; 5.401 ;
; number[8]  ; fnd_on[1]   ; 4.600 ; 4.586 ; 5.383 ; 5.369 ;
; number[8]  ; fnd_on[2]   ; 4.649 ; 4.555 ; 5.425 ; 5.338 ;
; number[8]  ; fnd_on[3]   ; 4.670 ; 4.582 ; 5.446 ; 5.365 ;
; number[8]  ; fnd_on[4]   ; 4.605 ; 4.586 ; 5.388 ; 5.369 ;
; number[8]  ; fnd_on[5]   ; 4.434 ; 4.404 ; 5.217 ; 5.187 ;
; number[8]  ; fnd_on[6]   ; 4.437 ; 4.407 ; 5.220 ; 5.190 ;
; number[9]  ; fnd_on[0]   ; 4.848 ; 4.817 ; 5.645 ; 5.583 ;
; number[9]  ; fnd_on[1]   ; 4.799 ; 4.785 ; 5.565 ; 5.551 ;
; number[9]  ; fnd_on[2]   ; 4.825 ; 4.754 ; 5.622 ; 5.520 ;
; number[9]  ; fnd_on[3]   ; 4.846 ; 4.781 ; 5.643 ; 5.547 ;
; number[9]  ; fnd_on[4]   ; 4.804 ; 4.785 ; 5.570 ; 5.551 ;
; number[9]  ; fnd_on[5]   ; 4.633 ; 4.603 ; 5.399 ; 5.369 ;
; number[9]  ; fnd_on[6]   ; 4.636 ; 4.606 ; 5.402 ; 5.372 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; open          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; alarm         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mode_active   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mode_set      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_on[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_on[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_on[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_on[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_on[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_on[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd_on[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; number[8]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; number[7]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; number[9]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; number[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; number[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; number[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; number[4]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; number[6]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; number[5]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; number[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; n_rst                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sharp                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; star                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; open          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; alarm         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; mode_active   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; mode_set      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; fnd_on[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_on[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_on[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_on[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_on[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_on[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd_on[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; open          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; alarm         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; mode_active   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; mode_set      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; fnd_on[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_on[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_on[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_on[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_on[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_on[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd_on[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.064 V            ; 0.234 V                              ; 0.085 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.064 V           ; 0.234 V                             ; 0.085 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5760     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5760     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 1102  ; 1102 ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 74    ; 74   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Apr 11 22:38:04 2023
Info: Command: quartus_sta de0_doorlock_2modes -c de0_doorlock_2modes
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'de0_doorlock_2modes.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 13.295
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.295               0.000 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.593
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.593               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 13.986
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.986               0.000 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.587
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.587               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 16.276
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.276               0.000 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.264
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.264               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4685 megabytes
    Info: Processing ended: Tue Apr 11 22:38:06 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


