<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1" Minor="26">
  <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/ClockPrescaler.vhd">
      <FileInfo>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/top_adc.vhd">
      <FileInfo>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="0"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/edk/osc/osc.xmp">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="0"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/edk/osc/osc_stub.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PSRCDIR/sources_1/edk/osc/osc_stub.v"/>
        <Attr Name="ImportTime" Val="1415656491"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="0"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/microblaze/mb_bootloop_le.elf">
      <FileInfo>
        <Attr Name="AddrMapCells" Val="{{osc_i/microblaze_0}}"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Xilinx/14.7/ISE_DS/EDK/sw/lib/microblaze/mb_bootloop_le.elf"/>
        <Attr Name="ImportTime" Val="1381699382"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="IsVisible" Val="0"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top_adc"/>
    </Config>
  </FileSet>
</DARoots>
