1.  时钟边沿（填表过程中的收获）
2. 状态如何体现
3. MEM不用时钟
4. IRWre
5. ControlUnit里面同时存在时序逻辑和组合逻辑PCWre和PCSrc同时改变避免PC模块的数据错误
6. 控制写不写的信号不能是X
7. 对于同一个指令在不同阶段有不同信号，比如RegDst
8. PCWre的初始化
9. 在每一条指令的最后输出PCWre和PCSrc，而不是在PC模块不使用时钟。但是IRWre不需要理会这一点，因为其在时钟下降沿才发挥作用。
10. jal也要写进去
11. 清零指令为按键。
12. EAL写DBSrc。
13. MST时写入的地址改变。
14. 刷新regfile
15. reset
16. 无须分状态，有信号调控。
17. 寄存器使用的目的。
18. result的输出方向。
19. 寄存器属于谁。


实验报告：
指令周期分配表
多周期CPU每个状态要完成的动作
状态转移图