module A2 : sig
  val a1 : int -> int
end
